                                      1 ;--------------------------------------------------------
                                      2 ; File Created by SDCC : free open source ANSI-C Compiler
                                      3 ; Version 4.1.0 #12072 (MINGW64)
                                      4 ;--------------------------------------------------------
                                      5 	.module stm8s_clk
                                      6 	.optsdcc -mstm8
                                      7 	
                                      8 ;--------------------------------------------------------
                                      9 ; Public variables in this module
                                     10 ;--------------------------------------------------------
                                     11 	.globl _CLKPrescTable
                                     12 	.globl _HSIDivFactor
                                     13 	.globl _assert_failed
                                     14 	.globl _CLK_DeInit
                                     15 	.globl _CLK_FastHaltWakeUpCmd
                                     16 	.globl _CLK_HSECmd
                                     17 	.globl _CLK_HSICmd
                                     18 	.globl _CLK_LSICmd
                                     19 	.globl _CLK_CCOCmd
                                     20 	.globl _CLK_ClockSwitchCmd
                                     21 	.globl _CLK_SlowActiveHaltWakeUpCmd
                                     22 	.globl _CLK_PeripheralClockConfig
                                     23 	.globl _CLK_ClockSwitchConfig
                                     24 	.globl _CLK_HSIPrescalerConfig
                                     25 	.globl _CLK_CCOConfig
                                     26 	.globl _CLK_ITConfig
                                     27 	.globl _CLK_SYSCLKConfig
                                     28 	.globl _CLK_SWIMConfig
                                     29 	.globl _CLK_ClockSecuritySystemEnable
                                     30 	.globl _CLK_GetSYSCLKSource
                                     31 	.globl _CLK_GetClockFreq
                                     32 	.globl _CLK_AdjustHSICalibrationValue
                                     33 	.globl _CLK_SYSCLKEmergencyClear
                                     34 	.globl _CLK_GetFlagStatus
                                     35 	.globl _CLK_GetITStatus
                                     36 	.globl _CLK_ClearITPendingBit
                                     37 ;--------------------------------------------------------
                                     38 ; ram data
                                     39 ;--------------------------------------------------------
                                     40 	.area DATA
                                     41 ;--------------------------------------------------------
                                     42 ; ram data
                                     43 ;--------------------------------------------------------
                                     44 	.area INITIALIZED
                                     45 ;--------------------------------------------------------
                                     46 ; absolute external ram data
                                     47 ;--------------------------------------------------------
                                     48 	.area DABS (ABS)
                                     49 
                                     50 ; default segment ordering for linker
                                     51 	.area HOME
                                     52 	.area GSINIT
                                     53 	.area GSFINAL
                                     54 	.area CONST
                                     55 	.area INITIALIZER
                                     56 	.area CODE
                                     57 
                                     58 ;--------------------------------------------------------
                                     59 ; global & static initialisations
                                     60 ;--------------------------------------------------------
                                     61 	.area HOME
                                     62 	.area GSINIT
                                     63 	.area GSFINAL
                                     64 	.area GSINIT
                                     65 ;--------------------------------------------------------
                                     66 ; Home
                                     67 ;--------------------------------------------------------
                                     68 	.area HOME
                                     69 	.area HOME
                                     70 ;--------------------------------------------------------
                                     71 ; code
                                     72 ;--------------------------------------------------------
                                     73 	.area CODE
                           000000    74 	Sstm8s_clk$CLK_DeInit$0 ==.
                                     75 ;	../SPL/src/stm8s_clk.c: 72: void CLK_DeInit(void)
                                     76 ; genLabel
                                     77 ;	-----------------------------------------
                                     78 ;	 function CLK_DeInit
                                     79 ;	-----------------------------------------
                                     80 ;	Register assignment is optimal.
                                     81 ;	Stack space usage: 0 bytes.
      000000                         82 _CLK_DeInit:
                           000000    83 	Sstm8s_clk$CLK_DeInit$1 ==.
                           000000    84 	Sstm8s_clk$CLK_DeInit$2 ==.
                                     85 ;	../SPL/src/stm8s_clk.c: 74: CLK->ICKR = CLK_ICKR_RESET_VALUE;
                                     86 ; genPointerSet
      000000 35 01 50 C0      [ 1]   87 	mov	0x50c0+0, #0x01
                           000004    88 	Sstm8s_clk$CLK_DeInit$3 ==.
                                     89 ;	../SPL/src/stm8s_clk.c: 75: CLK->ECKR = CLK_ECKR_RESET_VALUE;
                                     90 ; genPointerSet
      000004 35 00 50 C1      [ 1]   91 	mov	0x50c1+0, #0x00
                           000008    92 	Sstm8s_clk$CLK_DeInit$4 ==.
                                     93 ;	../SPL/src/stm8s_clk.c: 76: CLK->SWR  = CLK_SWR_RESET_VALUE;
                                     94 ; genPointerSet
      000008 35 E1 50 C4      [ 1]   95 	mov	0x50c4+0, #0xe1
                           00000C    96 	Sstm8s_clk$CLK_DeInit$5 ==.
                                     97 ;	../SPL/src/stm8s_clk.c: 77: CLK->SWCR = CLK_SWCR_RESET_VALUE;
                                     98 ; genPointerSet
      00000C 35 00 50 C5      [ 1]   99 	mov	0x50c5+0, #0x00
                           000010   100 	Sstm8s_clk$CLK_DeInit$6 ==.
                                    101 ;	../SPL/src/stm8s_clk.c: 78: CLK->CKDIVR = CLK_CKDIVR_RESET_VALUE;
                                    102 ; genPointerSet
      000010 35 18 50 C6      [ 1]  103 	mov	0x50c6+0, #0x18
                           000014   104 	Sstm8s_clk$CLK_DeInit$7 ==.
                                    105 ;	../SPL/src/stm8s_clk.c: 79: CLK->PCKENR1 = CLK_PCKENR1_RESET_VALUE;
                                    106 ; genPointerSet
      000014 35 FF 50 C7      [ 1]  107 	mov	0x50c7+0, #0xff
                           000018   108 	Sstm8s_clk$CLK_DeInit$8 ==.
                                    109 ;	../SPL/src/stm8s_clk.c: 80: CLK->PCKENR2 = CLK_PCKENR2_RESET_VALUE;
                                    110 ; genPointerSet
      000018 35 FF 50 CA      [ 1]  111 	mov	0x50ca+0, #0xff
                           00001C   112 	Sstm8s_clk$CLK_DeInit$9 ==.
                                    113 ;	../SPL/src/stm8s_clk.c: 81: CLK->CSSR = CLK_CSSR_RESET_VALUE;
                                    114 ; genPointerSet
      00001C 35 00 50 C8      [ 1]  115 	mov	0x50c8+0, #0x00
                           000020   116 	Sstm8s_clk$CLK_DeInit$10 ==.
                                    117 ;	../SPL/src/stm8s_clk.c: 82: CLK->CCOR = CLK_CCOR_RESET_VALUE;
                                    118 ; genPointerSet
      000020 35 00 50 C9      [ 1]  119 	mov	0x50c9+0, #0x00
                           000024   120 	Sstm8s_clk$CLK_DeInit$11 ==.
                                    121 ;	../SPL/src/stm8s_clk.c: 83: while ((CLK->CCOR & CLK_CCOR_CCOEN)!= 0)
                                    122 ; genLabel
      000024                        123 00101$:
                                    124 ; genPointerGet
      000024 C6 50 C9         [ 1]  125 	ld	a, 0x50c9
                                    126 ; genAnd
      000027 44               [ 1]  127 	srl	a
      000028 24 03            [ 1]  128 	jrnc	00116$
      00002A CCr00r24         [ 2]  129 	jp	00101$
      00002D                        130 00116$:
                                    131 ; skipping generated iCode
                           00002D   132 	Sstm8s_clk$CLK_DeInit$12 ==.
                                    133 ;	../SPL/src/stm8s_clk.c: 85: CLK->CCOR = CLK_CCOR_RESET_VALUE;
                                    134 ; genPointerSet
      00002D 35 00 50 C9      [ 1]  135 	mov	0x50c9+0, #0x00
                           000031   136 	Sstm8s_clk$CLK_DeInit$13 ==.
                                    137 ;	../SPL/src/stm8s_clk.c: 86: CLK->HSITRIMR = CLK_HSITRIMR_RESET_VALUE;
                                    138 ; genPointerSet
      000031 35 00 50 CC      [ 1]  139 	mov	0x50cc+0, #0x00
                           000035   140 	Sstm8s_clk$CLK_DeInit$14 ==.
                                    141 ;	../SPL/src/stm8s_clk.c: 87: CLK->SWIMCCR = CLK_SWIMCCR_RESET_VALUE;
                                    142 ; genPointerSet
      000035 35 00 50 CD      [ 1]  143 	mov	0x50cd+0, #0x00
                                    144 ; genLabel
      000039                        145 00104$:
                           000039   146 	Sstm8s_clk$CLK_DeInit$15 ==.
                                    147 ;	../SPL/src/stm8s_clk.c: 88: }
                                    148 ; genEndFunction
                           000039   149 	Sstm8s_clk$CLK_DeInit$16 ==.
                           000039   150 	XG$CLK_DeInit$0$0 ==.
      000039 81               [ 4]  151 	ret
                           00003A   152 	Sstm8s_clk$CLK_DeInit$17 ==.
                           00003A   153 	Sstm8s_clk$CLK_FastHaltWakeUpCmd$18 ==.
                                    154 ;	../SPL/src/stm8s_clk.c: 99: void CLK_FastHaltWakeUpCmd(FunctionalState NewState)
                                    155 ; genLabel
                                    156 ;	-----------------------------------------
                                    157 ;	 function CLK_FastHaltWakeUpCmd
                                    158 ;	-----------------------------------------
                                    159 ;	Register assignment is optimal.
                                    160 ;	Stack space usage: 0 bytes.
      00003A                        161 _CLK_FastHaltWakeUpCmd:
                           00003A   162 	Sstm8s_clk$CLK_FastHaltWakeUpCmd$19 ==.
                           00003A   163 	Sstm8s_clk$CLK_FastHaltWakeUpCmd$20 ==.
                                    164 ;	../SPL/src/stm8s_clk.c: 102: assert_param(IS_FUNCTIONALSTATE_OK(NewState));
                                    165 ; genIfx
      00003A 0D 03            [ 1]  166 	tnz	(0x03, sp)
      00003C 26 03            [ 1]  167 	jrne	00126$
      00003E CCr00r58         [ 2]  168 	jp	00107$
      000041                        169 00126$:
                                    170 ; genCmpEQorNE
      000041 7B 03            [ 1]  171 	ld	a, (0x03, sp)
      000043 4A               [ 1]  172 	dec	a
      000044 26 03            [ 1]  173 	jrne	00128$
      000046 CCr00r58         [ 2]  174 	jp	00107$
      000049                        175 00128$:
                           000049   176 	Sstm8s_clk$CLK_FastHaltWakeUpCmd$21 ==.
                                    177 ; skipping generated iCode
                                    178 ; skipping iCode since result will be rematerialized
                                    179 ; skipping iCode since result will be rematerialized
                                    180 ; genIPush
      000049 4B 66            [ 1]  181 	push	#0x66
                           00004B   182 	Sstm8s_clk$CLK_FastHaltWakeUpCmd$22 ==.
      00004B 5F               [ 1]  183 	clrw	x
      00004C 89               [ 2]  184 	pushw	x
                           00004D   185 	Sstm8s_clk$CLK_FastHaltWakeUpCmd$23 ==.
      00004D 4B 00            [ 1]  186 	push	#0x00
                           00004F   187 	Sstm8s_clk$CLK_FastHaltWakeUpCmd$24 ==.
                                    188 ; genIPush
      00004F 4Br0C            [ 1]  189 	push	#<(___str_0+0)
                           000051   190 	Sstm8s_clk$CLK_FastHaltWakeUpCmd$25 ==.
      000051 4Bs00            [ 1]  191 	push	#((___str_0+0) >> 8)
                           000053   192 	Sstm8s_clk$CLK_FastHaltWakeUpCmd$26 ==.
                                    193 ; genCall
      000053 CDr00r00         [ 4]  194 	call	_assert_failed
      000056 5B 06            [ 2]  195 	addw	sp, #6
                           000058   196 	Sstm8s_clk$CLK_FastHaltWakeUpCmd$27 ==.
                                    197 ; genLabel
      000058                        198 00107$:
                           000058   199 	Sstm8s_clk$CLK_FastHaltWakeUpCmd$28 ==.
                                    200 ;	../SPL/src/stm8s_clk.c: 107: CLK->ICKR |= CLK_ICKR_FHWU;
                                    201 ; genPointerGet
      000058 C6 50 C0         [ 1]  202 	ld	a, 0x50c0
                           00005B   203 	Sstm8s_clk$CLK_FastHaltWakeUpCmd$29 ==.
                                    204 ;	../SPL/src/stm8s_clk.c: 104: if (NewState != DISABLE)
                                    205 ; genIfx
      00005B 0D 03            [ 1]  206 	tnz	(0x03, sp)
      00005D 26 03            [ 1]  207 	jrne	00130$
      00005F CCr00r6A         [ 2]  208 	jp	00102$
      000062                        209 00130$:
                           000062   210 	Sstm8s_clk$CLK_FastHaltWakeUpCmd$30 ==.
                           000062   211 	Sstm8s_clk$CLK_FastHaltWakeUpCmd$31 ==.
                                    212 ;	../SPL/src/stm8s_clk.c: 107: CLK->ICKR |= CLK_ICKR_FHWU;
                                    213 ; genOr
      000062 AA 04            [ 1]  214 	or	a, #0x04
                                    215 ; genPointerSet
      000064 C7 50 C0         [ 1]  216 	ld	0x50c0, a
                           000067   217 	Sstm8s_clk$CLK_FastHaltWakeUpCmd$32 ==.
                                    218 ; genGoto
      000067 CCr00r6F         [ 2]  219 	jp	00104$
                                    220 ; genLabel
      00006A                        221 00102$:
                           00006A   222 	Sstm8s_clk$CLK_FastHaltWakeUpCmd$33 ==.
                           00006A   223 	Sstm8s_clk$CLK_FastHaltWakeUpCmd$34 ==.
                                    224 ;	../SPL/src/stm8s_clk.c: 112: CLK->ICKR &= (uint8_t)(~CLK_ICKR_FHWU);
                                    225 ; genAnd
      00006A A4 FB            [ 1]  226 	and	a, #0xfb
                                    227 ; genPointerSet
      00006C C7 50 C0         [ 1]  228 	ld	0x50c0, a
                           00006F   229 	Sstm8s_clk$CLK_FastHaltWakeUpCmd$35 ==.
                                    230 ; genLabel
      00006F                        231 00104$:
                           00006F   232 	Sstm8s_clk$CLK_FastHaltWakeUpCmd$36 ==.
                                    233 ;	../SPL/src/stm8s_clk.c: 114: }
                                    234 ; genEndFunction
                           00006F   235 	Sstm8s_clk$CLK_FastHaltWakeUpCmd$37 ==.
                           00006F   236 	XG$CLK_FastHaltWakeUpCmd$0$0 ==.
      00006F 81               [ 4]  237 	ret
                           000070   238 	Sstm8s_clk$CLK_FastHaltWakeUpCmd$38 ==.
                           000070   239 	Sstm8s_clk$CLK_HSECmd$39 ==.
                                    240 ;	../SPL/src/stm8s_clk.c: 121: void CLK_HSECmd(FunctionalState NewState)
                                    241 ; genLabel
                                    242 ;	-----------------------------------------
                                    243 ;	 function CLK_HSECmd
                                    244 ;	-----------------------------------------
                                    245 ;	Register assignment is optimal.
                                    246 ;	Stack space usage: 0 bytes.
      000070                        247 _CLK_HSECmd:
                           000070   248 	Sstm8s_clk$CLK_HSECmd$40 ==.
                           000070   249 	Sstm8s_clk$CLK_HSECmd$41 ==.
                                    250 ;	../SPL/src/stm8s_clk.c: 124: assert_param(IS_FUNCTIONALSTATE_OK(NewState));
                                    251 ; genIfx
      000070 0D 03            [ 1]  252 	tnz	(0x03, sp)
      000072 26 03            [ 1]  253 	jrne	00126$
      000074 CCr00r8E         [ 2]  254 	jp	00107$
      000077                        255 00126$:
                                    256 ; genCmpEQorNE
      000077 7B 03            [ 1]  257 	ld	a, (0x03, sp)
      000079 4A               [ 1]  258 	dec	a
      00007A 26 03            [ 1]  259 	jrne	00128$
      00007C CCr00r8E         [ 2]  260 	jp	00107$
      00007F                        261 00128$:
                           00007F   262 	Sstm8s_clk$CLK_HSECmd$42 ==.
                                    263 ; skipping generated iCode
                                    264 ; skipping iCode since result will be rematerialized
                                    265 ; skipping iCode since result will be rematerialized
                                    266 ; genIPush
      00007F 4B 7C            [ 1]  267 	push	#0x7c
                           000081   268 	Sstm8s_clk$CLK_HSECmd$43 ==.
      000081 5F               [ 1]  269 	clrw	x
      000082 89               [ 2]  270 	pushw	x
                           000083   271 	Sstm8s_clk$CLK_HSECmd$44 ==.
      000083 4B 00            [ 1]  272 	push	#0x00
                           000085   273 	Sstm8s_clk$CLK_HSECmd$45 ==.
                                    274 ; genIPush
      000085 4Br0C            [ 1]  275 	push	#<(___str_0+0)
                           000087   276 	Sstm8s_clk$CLK_HSECmd$46 ==.
      000087 4Bs00            [ 1]  277 	push	#((___str_0+0) >> 8)
                           000089   278 	Sstm8s_clk$CLK_HSECmd$47 ==.
                                    279 ; genCall
      000089 CDr00r00         [ 4]  280 	call	_assert_failed
      00008C 5B 06            [ 2]  281 	addw	sp, #6
                           00008E   282 	Sstm8s_clk$CLK_HSECmd$48 ==.
                                    283 ; genLabel
      00008E                        284 00107$:
                           00008E   285 	Sstm8s_clk$CLK_HSECmd$49 ==.
                                    286 ;	../SPL/src/stm8s_clk.c: 129: CLK->ECKR |= CLK_ECKR_HSEEN;
                                    287 ; genPointerGet
      00008E C6 50 C1         [ 1]  288 	ld	a, 0x50c1
                           000091   289 	Sstm8s_clk$CLK_HSECmd$50 ==.
                                    290 ;	../SPL/src/stm8s_clk.c: 126: if (NewState != DISABLE)
                                    291 ; genIfx
      000091 0D 03            [ 1]  292 	tnz	(0x03, sp)
      000093 26 03            [ 1]  293 	jrne	00130$
      000095 CCr00rA0         [ 2]  294 	jp	00102$
      000098                        295 00130$:
                           000098   296 	Sstm8s_clk$CLK_HSECmd$51 ==.
                           000098   297 	Sstm8s_clk$CLK_HSECmd$52 ==.
                                    298 ;	../SPL/src/stm8s_clk.c: 129: CLK->ECKR |= CLK_ECKR_HSEEN;
                                    299 ; genOr
      000098 AA 01            [ 1]  300 	or	a, #0x01
                                    301 ; genPointerSet
      00009A C7 50 C1         [ 1]  302 	ld	0x50c1, a
                           00009D   303 	Sstm8s_clk$CLK_HSECmd$53 ==.
                                    304 ; genGoto
      00009D CCr00rA5         [ 2]  305 	jp	00104$
                                    306 ; genLabel
      0000A0                        307 00102$:
                           0000A0   308 	Sstm8s_clk$CLK_HSECmd$54 ==.
                           0000A0   309 	Sstm8s_clk$CLK_HSECmd$55 ==.
                                    310 ;	../SPL/src/stm8s_clk.c: 134: CLK->ECKR &= (uint8_t)(~CLK_ECKR_HSEEN);
                                    311 ; genAnd
      0000A0 A4 FE            [ 1]  312 	and	a, #0xfe
                                    313 ; genPointerSet
      0000A2 C7 50 C1         [ 1]  314 	ld	0x50c1, a
                           0000A5   315 	Sstm8s_clk$CLK_HSECmd$56 ==.
                                    316 ; genLabel
      0000A5                        317 00104$:
                           0000A5   318 	Sstm8s_clk$CLK_HSECmd$57 ==.
                                    319 ;	../SPL/src/stm8s_clk.c: 136: }
                                    320 ; genEndFunction
                           0000A5   321 	Sstm8s_clk$CLK_HSECmd$58 ==.
                           0000A5   322 	XG$CLK_HSECmd$0$0 ==.
      0000A5 81               [ 4]  323 	ret
                           0000A6   324 	Sstm8s_clk$CLK_HSECmd$59 ==.
                           0000A6   325 	Sstm8s_clk$CLK_HSICmd$60 ==.
                                    326 ;	../SPL/src/stm8s_clk.c: 143: void CLK_HSICmd(FunctionalState NewState)
                                    327 ; genLabel
                                    328 ;	-----------------------------------------
                                    329 ;	 function CLK_HSICmd
                                    330 ;	-----------------------------------------
                                    331 ;	Register assignment is optimal.
                                    332 ;	Stack space usage: 0 bytes.
      0000A6                        333 _CLK_HSICmd:
                           0000A6   334 	Sstm8s_clk$CLK_HSICmd$61 ==.
                           0000A6   335 	Sstm8s_clk$CLK_HSICmd$62 ==.
                                    336 ;	../SPL/src/stm8s_clk.c: 146: assert_param(IS_FUNCTIONALSTATE_OK(NewState));
                                    337 ; genIfx
      0000A6 0D 03            [ 1]  338 	tnz	(0x03, sp)
      0000A8 26 03            [ 1]  339 	jrne	00126$
      0000AA CCr00rC4         [ 2]  340 	jp	00107$
      0000AD                        341 00126$:
                                    342 ; genCmpEQorNE
      0000AD 7B 03            [ 1]  343 	ld	a, (0x03, sp)
      0000AF 4A               [ 1]  344 	dec	a
      0000B0 26 03            [ 1]  345 	jrne	00128$
      0000B2 CCr00rC4         [ 2]  346 	jp	00107$
      0000B5                        347 00128$:
                           0000B5   348 	Sstm8s_clk$CLK_HSICmd$63 ==.
                                    349 ; skipping generated iCode
                                    350 ; skipping iCode since result will be rematerialized
                                    351 ; skipping iCode since result will be rematerialized
                                    352 ; genIPush
      0000B5 4B 92            [ 1]  353 	push	#0x92
                           0000B7   354 	Sstm8s_clk$CLK_HSICmd$64 ==.
      0000B7 5F               [ 1]  355 	clrw	x
      0000B8 89               [ 2]  356 	pushw	x
                           0000B9   357 	Sstm8s_clk$CLK_HSICmd$65 ==.
      0000B9 4B 00            [ 1]  358 	push	#0x00
                           0000BB   359 	Sstm8s_clk$CLK_HSICmd$66 ==.
                                    360 ; genIPush
      0000BB 4Br0C            [ 1]  361 	push	#<(___str_0+0)
                           0000BD   362 	Sstm8s_clk$CLK_HSICmd$67 ==.
      0000BD 4Bs00            [ 1]  363 	push	#((___str_0+0) >> 8)
                           0000BF   364 	Sstm8s_clk$CLK_HSICmd$68 ==.
                                    365 ; genCall
      0000BF CDr00r00         [ 4]  366 	call	_assert_failed
      0000C2 5B 06            [ 2]  367 	addw	sp, #6
                           0000C4   368 	Sstm8s_clk$CLK_HSICmd$69 ==.
                                    369 ; genLabel
      0000C4                        370 00107$:
                           0000C4   371 	Sstm8s_clk$CLK_HSICmd$70 ==.
                                    372 ;	../SPL/src/stm8s_clk.c: 151: CLK->ICKR |= CLK_ICKR_HSIEN;
                                    373 ; genPointerGet
      0000C4 C6 50 C0         [ 1]  374 	ld	a, 0x50c0
                           0000C7   375 	Sstm8s_clk$CLK_HSICmd$71 ==.
                                    376 ;	../SPL/src/stm8s_clk.c: 148: if (NewState != DISABLE)
                                    377 ; genIfx
      0000C7 0D 03            [ 1]  378 	tnz	(0x03, sp)
      0000C9 26 03            [ 1]  379 	jrne	00130$
      0000CB CCr00rD6         [ 2]  380 	jp	00102$
      0000CE                        381 00130$:
                           0000CE   382 	Sstm8s_clk$CLK_HSICmd$72 ==.
                           0000CE   383 	Sstm8s_clk$CLK_HSICmd$73 ==.
                                    384 ;	../SPL/src/stm8s_clk.c: 151: CLK->ICKR |= CLK_ICKR_HSIEN;
                                    385 ; genOr
      0000CE AA 01            [ 1]  386 	or	a, #0x01
                                    387 ; genPointerSet
      0000D0 C7 50 C0         [ 1]  388 	ld	0x50c0, a
                           0000D3   389 	Sstm8s_clk$CLK_HSICmd$74 ==.
                                    390 ; genGoto
      0000D3 CCr00rDB         [ 2]  391 	jp	00104$
                                    392 ; genLabel
      0000D6                        393 00102$:
                           0000D6   394 	Sstm8s_clk$CLK_HSICmd$75 ==.
                           0000D6   395 	Sstm8s_clk$CLK_HSICmd$76 ==.
                                    396 ;	../SPL/src/stm8s_clk.c: 156: CLK->ICKR &= (uint8_t)(~CLK_ICKR_HSIEN);
                                    397 ; genAnd
      0000D6 A4 FE            [ 1]  398 	and	a, #0xfe
                                    399 ; genPointerSet
      0000D8 C7 50 C0         [ 1]  400 	ld	0x50c0, a
                           0000DB   401 	Sstm8s_clk$CLK_HSICmd$77 ==.
                                    402 ; genLabel
      0000DB                        403 00104$:
                           0000DB   404 	Sstm8s_clk$CLK_HSICmd$78 ==.
                                    405 ;	../SPL/src/stm8s_clk.c: 158: }
                                    406 ; genEndFunction
                           0000DB   407 	Sstm8s_clk$CLK_HSICmd$79 ==.
                           0000DB   408 	XG$CLK_HSICmd$0$0 ==.
      0000DB 81               [ 4]  409 	ret
                           0000DC   410 	Sstm8s_clk$CLK_HSICmd$80 ==.
                           0000DC   411 	Sstm8s_clk$CLK_LSICmd$81 ==.
                                    412 ;	../SPL/src/stm8s_clk.c: 166: void CLK_LSICmd(FunctionalState NewState)
                                    413 ; genLabel
                                    414 ;	-----------------------------------------
                                    415 ;	 function CLK_LSICmd
                                    416 ;	-----------------------------------------
                                    417 ;	Register assignment is optimal.
                                    418 ;	Stack space usage: 0 bytes.
      0000DC                        419 _CLK_LSICmd:
                           0000DC   420 	Sstm8s_clk$CLK_LSICmd$82 ==.
                           0000DC   421 	Sstm8s_clk$CLK_LSICmd$83 ==.
                                    422 ;	../SPL/src/stm8s_clk.c: 169: assert_param(IS_FUNCTIONALSTATE_OK(NewState));
                                    423 ; genIfx
      0000DC 0D 03            [ 1]  424 	tnz	(0x03, sp)
      0000DE 26 03            [ 1]  425 	jrne	00126$
      0000E0 CCr00rFA         [ 2]  426 	jp	00107$
      0000E3                        427 00126$:
                                    428 ; genCmpEQorNE
      0000E3 7B 03            [ 1]  429 	ld	a, (0x03, sp)
      0000E5 4A               [ 1]  430 	dec	a
      0000E6 26 03            [ 1]  431 	jrne	00128$
      0000E8 CCr00rFA         [ 2]  432 	jp	00107$
      0000EB                        433 00128$:
                           0000EB   434 	Sstm8s_clk$CLK_LSICmd$84 ==.
                                    435 ; skipping generated iCode
                                    436 ; skipping iCode since result will be rematerialized
                                    437 ; skipping iCode since result will be rematerialized
                                    438 ; genIPush
      0000EB 4B A9            [ 1]  439 	push	#0xa9
                           0000ED   440 	Sstm8s_clk$CLK_LSICmd$85 ==.
      0000ED 5F               [ 1]  441 	clrw	x
      0000EE 89               [ 2]  442 	pushw	x
                           0000EF   443 	Sstm8s_clk$CLK_LSICmd$86 ==.
      0000EF 4B 00            [ 1]  444 	push	#0x00
                           0000F1   445 	Sstm8s_clk$CLK_LSICmd$87 ==.
                                    446 ; genIPush
      0000F1 4Br0C            [ 1]  447 	push	#<(___str_0+0)
                           0000F3   448 	Sstm8s_clk$CLK_LSICmd$88 ==.
      0000F3 4Bs00            [ 1]  449 	push	#((___str_0+0) >> 8)
                           0000F5   450 	Sstm8s_clk$CLK_LSICmd$89 ==.
                                    451 ; genCall
      0000F5 CDr00r00         [ 4]  452 	call	_assert_failed
      0000F8 5B 06            [ 2]  453 	addw	sp, #6
                           0000FA   454 	Sstm8s_clk$CLK_LSICmd$90 ==.
                                    455 ; genLabel
      0000FA                        456 00107$:
                           0000FA   457 	Sstm8s_clk$CLK_LSICmd$91 ==.
                                    458 ;	../SPL/src/stm8s_clk.c: 174: CLK->ICKR |= CLK_ICKR_LSIEN;
                                    459 ; genPointerGet
      0000FA C6 50 C0         [ 1]  460 	ld	a, 0x50c0
                           0000FD   461 	Sstm8s_clk$CLK_LSICmd$92 ==.
                                    462 ;	../SPL/src/stm8s_clk.c: 171: if (NewState != DISABLE)
                                    463 ; genIfx
      0000FD 0D 03            [ 1]  464 	tnz	(0x03, sp)
      0000FF 26 03            [ 1]  465 	jrne	00130$
      000101 CCr01r0C         [ 2]  466 	jp	00102$
      000104                        467 00130$:
                           000104   468 	Sstm8s_clk$CLK_LSICmd$93 ==.
                           000104   469 	Sstm8s_clk$CLK_LSICmd$94 ==.
                                    470 ;	../SPL/src/stm8s_clk.c: 174: CLK->ICKR |= CLK_ICKR_LSIEN;
                                    471 ; genOr
      000104 AA 08            [ 1]  472 	or	a, #0x08
                                    473 ; genPointerSet
      000106 C7 50 C0         [ 1]  474 	ld	0x50c0, a
                           000109   475 	Sstm8s_clk$CLK_LSICmd$95 ==.
                                    476 ; genGoto
      000109 CCr01r11         [ 2]  477 	jp	00104$
                                    478 ; genLabel
      00010C                        479 00102$:
                           00010C   480 	Sstm8s_clk$CLK_LSICmd$96 ==.
                           00010C   481 	Sstm8s_clk$CLK_LSICmd$97 ==.
                                    482 ;	../SPL/src/stm8s_clk.c: 179: CLK->ICKR &= (uint8_t)(~CLK_ICKR_LSIEN);
                                    483 ; genAnd
      00010C A4 F7            [ 1]  484 	and	a, #0xf7
                                    485 ; genPointerSet
      00010E C7 50 C0         [ 1]  486 	ld	0x50c0, a
                           000111   487 	Sstm8s_clk$CLK_LSICmd$98 ==.
                                    488 ; genLabel
      000111                        489 00104$:
                           000111   490 	Sstm8s_clk$CLK_LSICmd$99 ==.
                                    491 ;	../SPL/src/stm8s_clk.c: 181: }
                                    492 ; genEndFunction
                           000111   493 	Sstm8s_clk$CLK_LSICmd$100 ==.
                           000111   494 	XG$CLK_LSICmd$0$0 ==.
      000111 81               [ 4]  495 	ret
                           000112   496 	Sstm8s_clk$CLK_LSICmd$101 ==.
                           000112   497 	Sstm8s_clk$CLK_CCOCmd$102 ==.
                                    498 ;	../SPL/src/stm8s_clk.c: 189: void CLK_CCOCmd(FunctionalState NewState)
                                    499 ; genLabel
                                    500 ;	-----------------------------------------
                                    501 ;	 function CLK_CCOCmd
                                    502 ;	-----------------------------------------
                                    503 ;	Register assignment is optimal.
                                    504 ;	Stack space usage: 0 bytes.
      000112                        505 _CLK_CCOCmd:
                           000112   506 	Sstm8s_clk$CLK_CCOCmd$103 ==.
                           000112   507 	Sstm8s_clk$CLK_CCOCmd$104 ==.
                                    508 ;	../SPL/src/stm8s_clk.c: 192: assert_param(IS_FUNCTIONALSTATE_OK(NewState));
                                    509 ; genIfx
      000112 0D 03            [ 1]  510 	tnz	(0x03, sp)
      000114 26 03            [ 1]  511 	jrne	00126$
      000116 CCr01r30         [ 2]  512 	jp	00107$
      000119                        513 00126$:
                                    514 ; genCmpEQorNE
      000119 7B 03            [ 1]  515 	ld	a, (0x03, sp)
      00011B 4A               [ 1]  516 	dec	a
      00011C 26 03            [ 1]  517 	jrne	00128$
      00011E CCr01r30         [ 2]  518 	jp	00107$
      000121                        519 00128$:
                           000121   520 	Sstm8s_clk$CLK_CCOCmd$105 ==.
                                    521 ; skipping generated iCode
                                    522 ; skipping iCode since result will be rematerialized
                                    523 ; skipping iCode since result will be rematerialized
                                    524 ; genIPush
      000121 4B C0            [ 1]  525 	push	#0xc0
                           000123   526 	Sstm8s_clk$CLK_CCOCmd$106 ==.
      000123 5F               [ 1]  527 	clrw	x
      000124 89               [ 2]  528 	pushw	x
                           000125   529 	Sstm8s_clk$CLK_CCOCmd$107 ==.
      000125 4B 00            [ 1]  530 	push	#0x00
                           000127   531 	Sstm8s_clk$CLK_CCOCmd$108 ==.
                                    532 ; genIPush
      000127 4Br0C            [ 1]  533 	push	#<(___str_0+0)
                           000129   534 	Sstm8s_clk$CLK_CCOCmd$109 ==.
      000129 4Bs00            [ 1]  535 	push	#((___str_0+0) >> 8)
                           00012B   536 	Sstm8s_clk$CLK_CCOCmd$110 ==.
                                    537 ; genCall
      00012B CDr00r00         [ 4]  538 	call	_assert_failed
      00012E 5B 06            [ 2]  539 	addw	sp, #6
                           000130   540 	Sstm8s_clk$CLK_CCOCmd$111 ==.
                                    541 ; genLabel
      000130                        542 00107$:
                           000130   543 	Sstm8s_clk$CLK_CCOCmd$112 ==.
                                    544 ;	../SPL/src/stm8s_clk.c: 197: CLK->CCOR |= CLK_CCOR_CCOEN;
                                    545 ; genPointerGet
      000130 C6 50 C9         [ 1]  546 	ld	a, 0x50c9
                           000133   547 	Sstm8s_clk$CLK_CCOCmd$113 ==.
                                    548 ;	../SPL/src/stm8s_clk.c: 194: if (NewState != DISABLE)
                                    549 ; genIfx
      000133 0D 03            [ 1]  550 	tnz	(0x03, sp)
      000135 26 03            [ 1]  551 	jrne	00130$
      000137 CCr01r42         [ 2]  552 	jp	00102$
      00013A                        553 00130$:
                           00013A   554 	Sstm8s_clk$CLK_CCOCmd$114 ==.
                           00013A   555 	Sstm8s_clk$CLK_CCOCmd$115 ==.
                                    556 ;	../SPL/src/stm8s_clk.c: 197: CLK->CCOR |= CLK_CCOR_CCOEN;
                                    557 ; genOr
      00013A AA 01            [ 1]  558 	or	a, #0x01
                                    559 ; genPointerSet
      00013C C7 50 C9         [ 1]  560 	ld	0x50c9, a
                           00013F   561 	Sstm8s_clk$CLK_CCOCmd$116 ==.
                                    562 ; genGoto
      00013F CCr01r47         [ 2]  563 	jp	00104$
                                    564 ; genLabel
      000142                        565 00102$:
                           000142   566 	Sstm8s_clk$CLK_CCOCmd$117 ==.
                           000142   567 	Sstm8s_clk$CLK_CCOCmd$118 ==.
                                    568 ;	../SPL/src/stm8s_clk.c: 202: CLK->CCOR &= (uint8_t)(~CLK_CCOR_CCOEN);
                                    569 ; genAnd
      000142 A4 FE            [ 1]  570 	and	a, #0xfe
                                    571 ; genPointerSet
      000144 C7 50 C9         [ 1]  572 	ld	0x50c9, a
                           000147   573 	Sstm8s_clk$CLK_CCOCmd$119 ==.
                                    574 ; genLabel
      000147                        575 00104$:
                           000147   576 	Sstm8s_clk$CLK_CCOCmd$120 ==.
                                    577 ;	../SPL/src/stm8s_clk.c: 204: }
                                    578 ; genEndFunction
                           000147   579 	Sstm8s_clk$CLK_CCOCmd$121 ==.
                           000147   580 	XG$CLK_CCOCmd$0$0 ==.
      000147 81               [ 4]  581 	ret
                           000148   582 	Sstm8s_clk$CLK_CCOCmd$122 ==.
                           000148   583 	Sstm8s_clk$CLK_ClockSwitchCmd$123 ==.
                                    584 ;	../SPL/src/stm8s_clk.c: 213: void CLK_ClockSwitchCmd(FunctionalState NewState)
                                    585 ; genLabel
                                    586 ;	-----------------------------------------
                                    587 ;	 function CLK_ClockSwitchCmd
                                    588 ;	-----------------------------------------
                                    589 ;	Register assignment is optimal.
                                    590 ;	Stack space usage: 0 bytes.
      000148                        591 _CLK_ClockSwitchCmd:
                           000148   592 	Sstm8s_clk$CLK_ClockSwitchCmd$124 ==.
                           000148   593 	Sstm8s_clk$CLK_ClockSwitchCmd$125 ==.
                                    594 ;	../SPL/src/stm8s_clk.c: 216: assert_param(IS_FUNCTIONALSTATE_OK(NewState));
                                    595 ; genIfx
      000148 0D 03            [ 1]  596 	tnz	(0x03, sp)
      00014A 26 03            [ 1]  597 	jrne	00126$
      00014C CCr01r66         [ 2]  598 	jp	00107$
      00014F                        599 00126$:
                                    600 ; genCmpEQorNE
      00014F 7B 03            [ 1]  601 	ld	a, (0x03, sp)
      000151 4A               [ 1]  602 	dec	a
      000152 26 03            [ 1]  603 	jrne	00128$
      000154 CCr01r66         [ 2]  604 	jp	00107$
      000157                        605 00128$:
                           000157   606 	Sstm8s_clk$CLK_ClockSwitchCmd$126 ==.
                                    607 ; skipping generated iCode
                                    608 ; skipping iCode since result will be rematerialized
                                    609 ; skipping iCode since result will be rematerialized
                                    610 ; genIPush
      000157 4B D8            [ 1]  611 	push	#0xd8
                           000159   612 	Sstm8s_clk$CLK_ClockSwitchCmd$127 ==.
      000159 5F               [ 1]  613 	clrw	x
      00015A 89               [ 2]  614 	pushw	x
                           00015B   615 	Sstm8s_clk$CLK_ClockSwitchCmd$128 ==.
      00015B 4B 00            [ 1]  616 	push	#0x00
                           00015D   617 	Sstm8s_clk$CLK_ClockSwitchCmd$129 ==.
                                    618 ; genIPush
      00015D 4Br0C            [ 1]  619 	push	#<(___str_0+0)
                           00015F   620 	Sstm8s_clk$CLK_ClockSwitchCmd$130 ==.
      00015F 4Bs00            [ 1]  621 	push	#((___str_0+0) >> 8)
                           000161   622 	Sstm8s_clk$CLK_ClockSwitchCmd$131 ==.
                                    623 ; genCall
      000161 CDr00r00         [ 4]  624 	call	_assert_failed
      000164 5B 06            [ 2]  625 	addw	sp, #6
                           000166   626 	Sstm8s_clk$CLK_ClockSwitchCmd$132 ==.
                                    627 ; genLabel
      000166                        628 00107$:
                           000166   629 	Sstm8s_clk$CLK_ClockSwitchCmd$133 ==.
                                    630 ;	../SPL/src/stm8s_clk.c: 221: CLK->SWCR |= CLK_SWCR_SWEN;
                                    631 ; genPointerGet
      000166 C6 50 C5         [ 1]  632 	ld	a, 0x50c5
                           000169   633 	Sstm8s_clk$CLK_ClockSwitchCmd$134 ==.
                                    634 ;	../SPL/src/stm8s_clk.c: 218: if (NewState != DISABLE )
                                    635 ; genIfx
      000169 0D 03            [ 1]  636 	tnz	(0x03, sp)
      00016B 26 03            [ 1]  637 	jrne	00130$
      00016D CCr01r78         [ 2]  638 	jp	00102$
      000170                        639 00130$:
                           000170   640 	Sstm8s_clk$CLK_ClockSwitchCmd$135 ==.
                           000170   641 	Sstm8s_clk$CLK_ClockSwitchCmd$136 ==.
                                    642 ;	../SPL/src/stm8s_clk.c: 221: CLK->SWCR |= CLK_SWCR_SWEN;
                                    643 ; genOr
      000170 AA 02            [ 1]  644 	or	a, #0x02
                                    645 ; genPointerSet
      000172 C7 50 C5         [ 1]  646 	ld	0x50c5, a
                           000175   647 	Sstm8s_clk$CLK_ClockSwitchCmd$137 ==.
                                    648 ; genGoto
      000175 CCr01r7D         [ 2]  649 	jp	00104$
                                    650 ; genLabel
      000178                        651 00102$:
                           000178   652 	Sstm8s_clk$CLK_ClockSwitchCmd$138 ==.
                           000178   653 	Sstm8s_clk$CLK_ClockSwitchCmd$139 ==.
                                    654 ;	../SPL/src/stm8s_clk.c: 226: CLK->SWCR &= (uint8_t)(~CLK_SWCR_SWEN);
                                    655 ; genAnd
      000178 A4 FD            [ 1]  656 	and	a, #0xfd
                                    657 ; genPointerSet
      00017A C7 50 C5         [ 1]  658 	ld	0x50c5, a
                           00017D   659 	Sstm8s_clk$CLK_ClockSwitchCmd$140 ==.
                                    660 ; genLabel
      00017D                        661 00104$:
                           00017D   662 	Sstm8s_clk$CLK_ClockSwitchCmd$141 ==.
                                    663 ;	../SPL/src/stm8s_clk.c: 228: }
                                    664 ; genEndFunction
                           00017D   665 	Sstm8s_clk$CLK_ClockSwitchCmd$142 ==.
                           00017D   666 	XG$CLK_ClockSwitchCmd$0$0 ==.
      00017D 81               [ 4]  667 	ret
                           00017E   668 	Sstm8s_clk$CLK_ClockSwitchCmd$143 ==.
                           00017E   669 	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$144 ==.
                                    670 ;	../SPL/src/stm8s_clk.c: 238: void CLK_SlowActiveHaltWakeUpCmd(FunctionalState NewState)
                                    671 ; genLabel
                                    672 ;	-----------------------------------------
                                    673 ;	 function CLK_SlowActiveHaltWakeUpCmd
                                    674 ;	-----------------------------------------
                                    675 ;	Register assignment is optimal.
                                    676 ;	Stack space usage: 0 bytes.
      00017E                        677 _CLK_SlowActiveHaltWakeUpCmd:
                           00017E   678 	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$145 ==.
                           00017E   679 	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$146 ==.
                                    680 ;	../SPL/src/stm8s_clk.c: 241: assert_param(IS_FUNCTIONALSTATE_OK(NewState));
                                    681 ; genIfx
      00017E 0D 03            [ 1]  682 	tnz	(0x03, sp)
      000180 26 03            [ 1]  683 	jrne	00126$
      000182 CCr01r9C         [ 2]  684 	jp	00107$
      000185                        685 00126$:
                                    686 ; genCmpEQorNE
      000185 7B 03            [ 1]  687 	ld	a, (0x03, sp)
      000187 4A               [ 1]  688 	dec	a
      000188 26 03            [ 1]  689 	jrne	00128$
      00018A CCr01r9C         [ 2]  690 	jp	00107$
      00018D                        691 00128$:
                           00018D   692 	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$147 ==.
                                    693 ; skipping generated iCode
                                    694 ; skipping iCode since result will be rematerialized
                                    695 ; skipping iCode since result will be rematerialized
                                    696 ; genIPush
      00018D 4B F1            [ 1]  697 	push	#0xf1
                           00018F   698 	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$148 ==.
      00018F 5F               [ 1]  699 	clrw	x
      000190 89               [ 2]  700 	pushw	x
                           000191   701 	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$149 ==.
      000191 4B 00            [ 1]  702 	push	#0x00
                           000193   703 	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$150 ==.
                                    704 ; genIPush
      000193 4Br0C            [ 1]  705 	push	#<(___str_0+0)
                           000195   706 	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$151 ==.
      000195 4Bs00            [ 1]  707 	push	#((___str_0+0) >> 8)
                           000197   708 	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$152 ==.
                                    709 ; genCall
      000197 CDr00r00         [ 4]  710 	call	_assert_failed
      00019A 5B 06            [ 2]  711 	addw	sp, #6
                           00019C   712 	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$153 ==.
                                    713 ; genLabel
      00019C                        714 00107$:
                           00019C   715 	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$154 ==.
                                    716 ;	../SPL/src/stm8s_clk.c: 246: CLK->ICKR |= CLK_ICKR_SWUAH;
                                    717 ; genPointerGet
      00019C C6 50 C0         [ 1]  718 	ld	a, 0x50c0
                           00019F   719 	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$155 ==.
                                    720 ;	../SPL/src/stm8s_clk.c: 243: if (NewState != DISABLE)
                                    721 ; genIfx
      00019F 0D 03            [ 1]  722 	tnz	(0x03, sp)
      0001A1 26 03            [ 1]  723 	jrne	00130$
      0001A3 CCr01rAE         [ 2]  724 	jp	00102$
      0001A6                        725 00130$:
                           0001A6   726 	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$156 ==.
                           0001A6   727 	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$157 ==.
                                    728 ;	../SPL/src/stm8s_clk.c: 246: CLK->ICKR |= CLK_ICKR_SWUAH;
                                    729 ; genOr
      0001A6 AA 20            [ 1]  730 	or	a, #0x20
                                    731 ; genPointerSet
      0001A8 C7 50 C0         [ 1]  732 	ld	0x50c0, a
                           0001AB   733 	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$158 ==.
                                    734 ; genGoto
      0001AB CCr01rB3         [ 2]  735 	jp	00104$
                                    736 ; genLabel
      0001AE                        737 00102$:
                           0001AE   738 	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$159 ==.
                           0001AE   739 	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$160 ==.
                                    740 ;	../SPL/src/stm8s_clk.c: 251: CLK->ICKR &= (uint8_t)(~CLK_ICKR_SWUAH);
                                    741 ; genAnd
      0001AE A4 DF            [ 1]  742 	and	a, #0xdf
                                    743 ; genPointerSet
      0001B0 C7 50 C0         [ 1]  744 	ld	0x50c0, a
                           0001B3   745 	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$161 ==.
                                    746 ; genLabel
      0001B3                        747 00104$:
                           0001B3   748 	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$162 ==.
                                    749 ;	../SPL/src/stm8s_clk.c: 253: }
                                    750 ; genEndFunction
                           0001B3   751 	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$163 ==.
                           0001B3   752 	XG$CLK_SlowActiveHaltWakeUpCmd$0$0 ==.
      0001B3 81               [ 4]  753 	ret
                           0001B4   754 	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$164 ==.
                           0001B4   755 	Sstm8s_clk$CLK_PeripheralClockConfig$165 ==.
                                    756 ;	../SPL/src/stm8s_clk.c: 263: void CLK_PeripheralClockConfig(CLK_Peripheral_TypeDef CLK_Peripheral, FunctionalState NewState)
                                    757 ; genLabel
                                    758 ;	-----------------------------------------
                                    759 ;	 function CLK_PeripheralClockConfig
                                    760 ;	-----------------------------------------
                                    761 ;	Register assignment is optimal.
                                    762 ;	Stack space usage: 2 bytes.
      0001B4                        763 _CLK_PeripheralClockConfig:
                           0001B4   764 	Sstm8s_clk$CLK_PeripheralClockConfig$166 ==.
      0001B4 89               [ 2]  765 	pushw	x
                           0001B5   766 	Sstm8s_clk$CLK_PeripheralClockConfig$167 ==.
                           0001B5   767 	Sstm8s_clk$CLK_PeripheralClockConfig$168 ==.
                                    768 ;	../SPL/src/stm8s_clk.c: 266: assert_param(IS_FUNCTIONALSTATE_OK(NewState));
                                    769 ; genIfx
      0001B5 0D 06            [ 1]  770 	tnz	(0x06, sp)
      0001B7 26 03            [ 1]  771 	jrne	00253$
      0001B9 CCr01rD3         [ 2]  772 	jp	00113$
      0001BC                        773 00253$:
                                    774 ; genCmpEQorNE
      0001BC 7B 06            [ 1]  775 	ld	a, (0x06, sp)
      0001BE 4A               [ 1]  776 	dec	a
      0001BF 26 03            [ 1]  777 	jrne	00255$
      0001C1 CCr01rD3         [ 2]  778 	jp	00113$
      0001C4                        779 00255$:
                           0001C4   780 	Sstm8s_clk$CLK_PeripheralClockConfig$169 ==.
                                    781 ; skipping generated iCode
                                    782 ; skipping iCode since result will be rematerialized
                                    783 ; skipping iCode since result will be rematerialized
                                    784 ; genIPush
      0001C4 4B 0A            [ 1]  785 	push	#0x0a
                           0001C6   786 	Sstm8s_clk$CLK_PeripheralClockConfig$170 ==.
      0001C6 4B 01            [ 1]  787 	push	#0x01
                           0001C8   788 	Sstm8s_clk$CLK_PeripheralClockConfig$171 ==.
      0001C8 5F               [ 1]  789 	clrw	x
      0001C9 89               [ 2]  790 	pushw	x
                           0001CA   791 	Sstm8s_clk$CLK_PeripheralClockConfig$172 ==.
                                    792 ; genIPush
      0001CA 4Br0C            [ 1]  793 	push	#<(___str_0+0)
                           0001CC   794 	Sstm8s_clk$CLK_PeripheralClockConfig$173 ==.
      0001CC 4Bs00            [ 1]  795 	push	#((___str_0+0) >> 8)
                           0001CE   796 	Sstm8s_clk$CLK_PeripheralClockConfig$174 ==.
                                    797 ; genCall
      0001CE CDr00r00         [ 4]  798 	call	_assert_failed
      0001D1 5B 06            [ 2]  799 	addw	sp, #6
                           0001D3   800 	Sstm8s_clk$CLK_PeripheralClockConfig$175 ==.
                                    801 ; genLabel
      0001D3                        802 00113$:
                           0001D3   803 	Sstm8s_clk$CLK_PeripheralClockConfig$176 ==.
                                    804 ;	../SPL/src/stm8s_clk.c: 267: assert_param(IS_CLK_PERIPHERAL_OK(CLK_Peripheral));
                                    805 ; genIfx
      0001D3 0D 05            [ 1]  806 	tnz	(0x05, sp)
      0001D5 26 03            [ 1]  807 	jrne	00257$
      0001D7 CCr02r73         [ 2]  808 	jp	00118$
      0001DA                        809 00257$:
                                    810 ; genCmpEQorNE
      0001DA 7B 05            [ 1]  811 	ld	a, (0x05, sp)
      0001DC 4A               [ 1]  812 	dec	a
      0001DD 26 03            [ 1]  813 	jrne	00259$
      0001DF CCr02r73         [ 2]  814 	jp	00118$
      0001E2                        815 00259$:
                           0001E2   816 	Sstm8s_clk$CLK_PeripheralClockConfig$177 ==.
                                    817 ; skipping generated iCode
                                    818 ; genCmpEQorNE
      0001E2 7B 05            [ 1]  819 	ld	a, (0x05, sp)
      0001E4 A1 03            [ 1]  820 	cp	a, #0x03
      0001E6 26 05            [ 1]  821 	jrne	00262$
      0001E8 A6 01            [ 1]  822 	ld	a, #0x01
      0001EA CCr01rEE         [ 2]  823 	jp	00263$
      0001ED                        824 00262$:
      0001ED 4F               [ 1]  825 	clr	a
      0001EE                        826 00263$:
                           0001EE   827 	Sstm8s_clk$CLK_PeripheralClockConfig$178 ==.
                                    828 ; genIfx
      0001EE 4D               [ 1]  829 	tnz	a
      0001EF 27 03            [ 1]  830 	jreq	00264$
      0001F1 CCr02r73         [ 2]  831 	jp	00118$
      0001F4                        832 00264$:
                                    833 ; genIfx
      0001F4 4D               [ 1]  834 	tnz	a
      0001F5 27 03            [ 1]  835 	jreq	00265$
      0001F7 CCr02r73         [ 2]  836 	jp	00118$
      0001FA                        837 00265$:
                                    838 ; genCmpEQorNE
      0001FA 7B 05            [ 1]  839 	ld	a, (0x05, sp)
      0001FC A1 02            [ 1]  840 	cp	a, #0x02
      0001FE 26 03            [ 1]  841 	jrne	00267$
      000200 CCr02r73         [ 2]  842 	jp	00118$
      000203                        843 00267$:
                           000203   844 	Sstm8s_clk$CLK_PeripheralClockConfig$179 ==.
                                    845 ; skipping generated iCode
                                    846 ; genCmpEQorNE
      000203 7B 05            [ 1]  847 	ld	a, (0x05, sp)
      000205 A1 04            [ 1]  848 	cp	a, #0x04
      000207 26 06            [ 1]  849 	jrne	00270$
      000209 A6 01            [ 1]  850 	ld	a, #0x01
      00020B 97               [ 1]  851 	ld	xl, a
      00020C CCr02r11         [ 2]  852 	jp	00271$
      00020F                        853 00270$:
      00020F 4F               [ 1]  854 	clr	a
      000210 97               [ 1]  855 	ld	xl, a
      000211                        856 00271$:
                           000211   857 	Sstm8s_clk$CLK_PeripheralClockConfig$180 ==.
                                    858 ; genIfx
      000211 9F               [ 1]  859 	ld	a, xl
      000212 4D               [ 1]  860 	tnz	a
      000213 27 03            [ 1]  861 	jreq	00272$
      000215 CCr02r73         [ 2]  862 	jp	00118$
      000218                        863 00272$:
                                    864 ; genCmpEQorNE
      000218 7B 05            [ 1]  865 	ld	a, (0x05, sp)
      00021A A1 05            [ 1]  866 	cp	a, #0x05
      00021C 26 05            [ 1]  867 	jrne	00274$
      00021E A6 01            [ 1]  868 	ld	a, #0x01
      000220 CCr02r24         [ 2]  869 	jp	00275$
      000223                        870 00274$:
      000223 4F               [ 1]  871 	clr	a
      000224                        872 00275$:
                           000224   873 	Sstm8s_clk$CLK_PeripheralClockConfig$181 ==.
                                    874 ; genIfx
      000224 4D               [ 1]  875 	tnz	a
      000225 27 03            [ 1]  876 	jreq	00276$
      000227 CCr02r73         [ 2]  877 	jp	00118$
      00022A                        878 00276$:
                                    879 ; genIfx
      00022A 4D               [ 1]  880 	tnz	a
      00022B 27 03            [ 1]  881 	jreq	00277$
      00022D CCr02r73         [ 2]  882 	jp	00118$
      000230                        883 00277$:
                                    884 ; genIfx
      000230 9F               [ 1]  885 	ld	a, xl
      000231 4D               [ 1]  886 	tnz	a
      000232 27 03            [ 1]  887 	jreq	00278$
      000234 CCr02r73         [ 2]  888 	jp	00118$
      000237                        889 00278$:
                                    890 ; genCmpEQorNE
      000237 7B 05            [ 1]  891 	ld	a, (0x05, sp)
      000239 A1 06            [ 1]  892 	cp	a, #0x06
      00023B 26 03            [ 1]  893 	jrne	00280$
      00023D CCr02r73         [ 2]  894 	jp	00118$
      000240                        895 00280$:
                           000240   896 	Sstm8s_clk$CLK_PeripheralClockConfig$182 ==.
                                    897 ; skipping generated iCode
                                    898 ; genCmpEQorNE
      000240 7B 05            [ 1]  899 	ld	a, (0x05, sp)
      000242 A1 07            [ 1]  900 	cp	a, #0x07
      000244 26 03            [ 1]  901 	jrne	00283$
      000246 CCr02r73         [ 2]  902 	jp	00118$
      000249                        903 00283$:
                           000249   904 	Sstm8s_clk$CLK_PeripheralClockConfig$183 ==.
                                    905 ; skipping generated iCode
                                    906 ; genCmpEQorNE
      000249 7B 05            [ 1]  907 	ld	a, (0x05, sp)
      00024B A1 17            [ 1]  908 	cp	a, #0x17
      00024D 26 03            [ 1]  909 	jrne	00286$
      00024F CCr02r73         [ 2]  910 	jp	00118$
      000252                        911 00286$:
                           000252   912 	Sstm8s_clk$CLK_PeripheralClockConfig$184 ==.
                                    913 ; skipping generated iCode
                                    914 ; genCmpEQorNE
      000252 7B 05            [ 1]  915 	ld	a, (0x05, sp)
      000254 A1 13            [ 1]  916 	cp	a, #0x13
      000256 26 03            [ 1]  917 	jrne	00289$
      000258 CCr02r73         [ 2]  918 	jp	00118$
      00025B                        919 00289$:
                           00025B   920 	Sstm8s_clk$CLK_PeripheralClockConfig$185 ==.
                                    921 ; skipping generated iCode
                                    922 ; genCmpEQorNE
      00025B 7B 05            [ 1]  923 	ld	a, (0x05, sp)
      00025D A1 12            [ 1]  924 	cp	a, #0x12
      00025F 26 03            [ 1]  925 	jrne	00292$
      000261 CCr02r73         [ 2]  926 	jp	00118$
      000264                        927 00292$:
                           000264   928 	Sstm8s_clk$CLK_PeripheralClockConfig$186 ==.
                                    929 ; skipping generated iCode
                                    930 ; skipping iCode since result will be rematerialized
                                    931 ; skipping iCode since result will be rematerialized
                                    932 ; genIPush
      000264 4B 0B            [ 1]  933 	push	#0x0b
                           000266   934 	Sstm8s_clk$CLK_PeripheralClockConfig$187 ==.
      000266 4B 01            [ 1]  935 	push	#0x01
                           000268   936 	Sstm8s_clk$CLK_PeripheralClockConfig$188 ==.
      000268 5F               [ 1]  937 	clrw	x
      000269 89               [ 2]  938 	pushw	x
                           00026A   939 	Sstm8s_clk$CLK_PeripheralClockConfig$189 ==.
                                    940 ; genIPush
      00026A 4Br0C            [ 1]  941 	push	#<(___str_0+0)
                           00026C   942 	Sstm8s_clk$CLK_PeripheralClockConfig$190 ==.
      00026C 4Bs00            [ 1]  943 	push	#((___str_0+0) >> 8)
                           00026E   944 	Sstm8s_clk$CLK_PeripheralClockConfig$191 ==.
                                    945 ; genCall
      00026E CDr00r00         [ 4]  946 	call	_assert_failed
      000271 5B 06            [ 2]  947 	addw	sp, #6
                           000273   948 	Sstm8s_clk$CLK_PeripheralClockConfig$192 ==.
                                    949 ; genLabel
      000273                        950 00118$:
                           000273   951 	Sstm8s_clk$CLK_PeripheralClockConfig$193 ==.
                                    952 ;	../SPL/src/stm8s_clk.c: 274: CLK->PCKENR1 |= (uint8_t)((uint8_t)1 << ((uint8_t)CLK_Peripheral & (uint8_t)0x0F));
                                    953 ; genAnd
      000273 7B 05            [ 1]  954 	ld	a, (0x05, sp)
      000275 A4 0F            [ 1]  955 	and	a, #0x0f
                                    956 ; genLeftShift
      000277 88               [ 1]  957 	push	a
                           000278   958 	Sstm8s_clk$CLK_PeripheralClockConfig$194 ==.
      000278 A6 01            [ 1]  959 	ld	a, #0x01
      00027A 6B 02            [ 1]  960 	ld	(0x02, sp), a
      00027C 84               [ 1]  961 	pop	a
                           00027D   962 	Sstm8s_clk$CLK_PeripheralClockConfig$195 ==.
      00027D 4D               [ 1]  963 	tnz	a
      00027E 27 05            [ 1]  964 	jreq	00295$
      000280                        965 00294$:
      000280 08 01            [ 1]  966 	sll	(0x01, sp)
      000282 4A               [ 1]  967 	dec	a
      000283 26 FB            [ 1]  968 	jrne	00294$
      000285                        969 00295$:
                           000285   970 	Sstm8s_clk$CLK_PeripheralClockConfig$196 ==.
                                    971 ;	../SPL/src/stm8s_clk.c: 279: CLK->PCKENR1 &= (uint8_t)(~(uint8_t)(((uint8_t)1 << ((uint8_t)CLK_Peripheral & (uint8_t)0x0F))));
                                    972 ; genCpl
      000285 7B 01            [ 1]  973 	ld	a, (0x01, sp)
      000287 43               [ 1]  974 	cpl	a
      000288 6B 02            [ 1]  975 	ld	(0x02, sp), a
                           00028A   976 	Sstm8s_clk$CLK_PeripheralClockConfig$197 ==.
                                    977 ;	../SPL/src/stm8s_clk.c: 269: if (((uint8_t)CLK_Peripheral & (uint8_t)0x10) == 0x00)
                                    978 ; genAnd
      00028A 7B 05            [ 1]  979 	ld	a, (0x05, sp)
      00028C A5 10            [ 1]  980 	bcp	a, #0x10
      00028E 27 03            [ 1]  981 	jreq	00296$
      000290 CCr02rAD         [ 2]  982 	jp	00108$
      000293                        983 00296$:
                                    984 ; skipping generated iCode
                           000293   985 	Sstm8s_clk$CLK_PeripheralClockConfig$198 ==.
                                    986 ;	../SPL/src/stm8s_clk.c: 274: CLK->PCKENR1 |= (uint8_t)((uint8_t)1 << ((uint8_t)CLK_Peripheral & (uint8_t)0x0F));
                                    987 ; genPointerGet
      000293 C6 50 C7         [ 1]  988 	ld	a, 0x50c7
                           000296   989 	Sstm8s_clk$CLK_PeripheralClockConfig$199 ==.
                           000296   990 	Sstm8s_clk$CLK_PeripheralClockConfig$200 ==.
                                    991 ;	../SPL/src/stm8s_clk.c: 271: if (NewState != DISABLE)
                                    992 ; genIfx
      000296 0D 06            [ 1]  993 	tnz	(0x06, sp)
      000298 26 03            [ 1]  994 	jrne	00297$
      00029A CCr02rA5         [ 2]  995 	jp	00102$
      00029D                        996 00297$:
                           00029D   997 	Sstm8s_clk$CLK_PeripheralClockConfig$201 ==.
                           00029D   998 	Sstm8s_clk$CLK_PeripheralClockConfig$202 ==.
                                    999 ;	../SPL/src/stm8s_clk.c: 274: CLK->PCKENR1 |= (uint8_t)((uint8_t)1 << ((uint8_t)CLK_Peripheral & (uint8_t)0x0F));
                                   1000 ; genOr
      00029D 1A 01            [ 1] 1001 	or	a, (0x01, sp)
                                   1002 ; genPointerSet
      00029F C7 50 C7         [ 1] 1003 	ld	0x50c7, a
                           0002A2  1004 	Sstm8s_clk$CLK_PeripheralClockConfig$203 ==.
                                   1005 ; genGoto
      0002A2 CCr02rC4         [ 2] 1006 	jp	00110$
                                   1007 ; genLabel
      0002A5                       1008 00102$:
                           0002A5  1009 	Sstm8s_clk$CLK_PeripheralClockConfig$204 ==.
                           0002A5  1010 	Sstm8s_clk$CLK_PeripheralClockConfig$205 ==.
                                   1011 ;	../SPL/src/stm8s_clk.c: 279: CLK->PCKENR1 &= (uint8_t)(~(uint8_t)(((uint8_t)1 << ((uint8_t)CLK_Peripheral & (uint8_t)0x0F))));
                                   1012 ; genAnd
      0002A5 14 02            [ 1] 1013 	and	a, (0x02, sp)
                                   1014 ; genPointerSet
      0002A7 C7 50 C7         [ 1] 1015 	ld	0x50c7, a
                           0002AA  1016 	Sstm8s_clk$CLK_PeripheralClockConfig$206 ==.
                                   1017 ; genGoto
      0002AA CCr02rC4         [ 2] 1018 	jp	00110$
                                   1019 ; genLabel
      0002AD                       1020 00108$:
                           0002AD  1021 	Sstm8s_clk$CLK_PeripheralClockConfig$207 ==.
                                   1022 ;	../SPL/src/stm8s_clk.c: 287: CLK->PCKENR2 |= (uint8_t)((uint8_t)1 << ((uint8_t)CLK_Peripheral & (uint8_t)0x0F));
                                   1023 ; genPointerGet
      0002AD C6 50 CA         [ 1] 1024 	ld	a, 0x50ca
                           0002B0  1025 	Sstm8s_clk$CLK_PeripheralClockConfig$208 ==.
                           0002B0  1026 	Sstm8s_clk$CLK_PeripheralClockConfig$209 ==.
                                   1027 ;	../SPL/src/stm8s_clk.c: 284: if (NewState != DISABLE)
                                   1028 ; genIfx
      0002B0 0D 06            [ 1] 1029 	tnz	(0x06, sp)
      0002B2 26 03            [ 1] 1030 	jrne	00298$
      0002B4 CCr02rBF         [ 2] 1031 	jp	00105$
      0002B7                       1032 00298$:
                           0002B7  1033 	Sstm8s_clk$CLK_PeripheralClockConfig$210 ==.
                           0002B7  1034 	Sstm8s_clk$CLK_PeripheralClockConfig$211 ==.
                                   1035 ;	../SPL/src/stm8s_clk.c: 287: CLK->PCKENR2 |= (uint8_t)((uint8_t)1 << ((uint8_t)CLK_Peripheral & (uint8_t)0x0F));
                                   1036 ; genOr
      0002B7 1A 01            [ 1] 1037 	or	a, (0x01, sp)
                                   1038 ; genPointerSet
      0002B9 C7 50 CA         [ 1] 1039 	ld	0x50ca, a
                           0002BC  1040 	Sstm8s_clk$CLK_PeripheralClockConfig$212 ==.
                                   1041 ; genGoto
      0002BC CCr02rC4         [ 2] 1042 	jp	00110$
                                   1043 ; genLabel
      0002BF                       1044 00105$:
                           0002BF  1045 	Sstm8s_clk$CLK_PeripheralClockConfig$213 ==.
                           0002BF  1046 	Sstm8s_clk$CLK_PeripheralClockConfig$214 ==.
                                   1047 ;	../SPL/src/stm8s_clk.c: 292: CLK->PCKENR2 &= (uint8_t)(~(uint8_t)(((uint8_t)1 << ((uint8_t)CLK_Peripheral & (uint8_t)0x0F))));
                                   1048 ; genAnd
      0002BF 14 02            [ 1] 1049 	and	a, (0x02, sp)
                                   1050 ; genPointerSet
      0002C1 C7 50 CA         [ 1] 1051 	ld	0x50ca, a
                           0002C4  1052 	Sstm8s_clk$CLK_PeripheralClockConfig$215 ==.
                                   1053 ; genLabel
      0002C4                       1054 00110$:
                           0002C4  1055 	Sstm8s_clk$CLK_PeripheralClockConfig$216 ==.
                                   1056 ;	../SPL/src/stm8s_clk.c: 295: }
                                   1057 ; genEndFunction
      0002C4 85               [ 2] 1058 	popw	x
                           0002C5  1059 	Sstm8s_clk$CLK_PeripheralClockConfig$217 ==.
                           0002C5  1060 	Sstm8s_clk$CLK_PeripheralClockConfig$218 ==.
                           0002C5  1061 	XG$CLK_PeripheralClockConfig$0$0 ==.
      0002C5 81               [ 4] 1062 	ret
                           0002C6  1063 	Sstm8s_clk$CLK_PeripheralClockConfig$219 ==.
                           0002C6  1064 	Sstm8s_clk$CLK_ClockSwitchConfig$220 ==.
                                   1065 ;	../SPL/src/stm8s_clk.c: 309: ErrorStatus CLK_ClockSwitchConfig(CLK_SwitchMode_TypeDef CLK_SwitchMode, CLK_Source_TypeDef CLK_NewClock, FunctionalState ITState, CLK_CurrentClockState_TypeDef CLK_CurrentClockState)
                                   1066 ; genLabel
                                   1067 ;	-----------------------------------------
                                   1068 ;	 function CLK_ClockSwitchConfig
                                   1069 ;	-----------------------------------------
                                   1070 ;	Register assignment might be sub-optimal.
                                   1071 ;	Stack space usage: 3 bytes.
      0002C6                       1072 _CLK_ClockSwitchConfig:
                           0002C6  1073 	Sstm8s_clk$CLK_ClockSwitchConfig$221 ==.
      0002C6 52 03            [ 2] 1074 	sub	sp, #3
                           0002C8  1075 	Sstm8s_clk$CLK_ClockSwitchConfig$222 ==.
                           0002C8  1076 	Sstm8s_clk$CLK_ClockSwitchConfig$223 ==.
                                   1077 ;	../SPL/src/stm8s_clk.c: 312: uint16_t DownCounter = CLK_TIMEOUT;
                                   1078 ; genAssign
      0002C8 AE FF FF         [ 2] 1079 	ldw	x, #0xffff
      0002CB 1F 01            [ 2] 1080 	ldw	(0x01, sp), x
                           0002CD  1081 	Sstm8s_clk$CLK_ClockSwitchConfig$224 ==.
                                   1082 ;	../SPL/src/stm8s_clk.c: 316: assert_param(IS_CLK_SOURCE_OK(CLK_NewClock));
                                   1083 ; genCmpEQorNE
      0002CD 7B 07            [ 1] 1084 	ld	a, (0x07, sp)
      0002CF A1 E1            [ 1] 1085 	cp	a, #0xe1
      0002D1 26 03            [ 1] 1086 	jrne	00300$
      0002D3 CCr02rF7         [ 2] 1087 	jp	00140$
      0002D6                       1088 00300$:
                           0002D6  1089 	Sstm8s_clk$CLK_ClockSwitchConfig$225 ==.
                                   1090 ; skipping generated iCode
                                   1091 ; genCmpEQorNE
      0002D6 7B 07            [ 1] 1092 	ld	a, (0x07, sp)
      0002D8 A1 D2            [ 1] 1093 	cp	a, #0xd2
      0002DA 26 03            [ 1] 1094 	jrne	00303$
      0002DC CCr02rF7         [ 2] 1095 	jp	00140$
      0002DF                       1096 00303$:
                           0002DF  1097 	Sstm8s_clk$CLK_ClockSwitchConfig$226 ==.
                                   1098 ; skipping generated iCode
                                   1099 ; genCmpEQorNE
      0002DF 7B 07            [ 1] 1100 	ld	a, (0x07, sp)
      0002E1 A1 B4            [ 1] 1101 	cp	a, #0xb4
      0002E3 26 03            [ 1] 1102 	jrne	00306$
      0002E5 CCr02rF7         [ 2] 1103 	jp	00140$
      0002E8                       1104 00306$:
                           0002E8  1105 	Sstm8s_clk$CLK_ClockSwitchConfig$227 ==.
                                   1106 ; skipping generated iCode
                                   1107 ; skipping iCode since result will be rematerialized
                                   1108 ; skipping iCode since result will be rematerialized
                                   1109 ; genIPush
      0002E8 4B 3C            [ 1] 1110 	push	#0x3c
                           0002EA  1111 	Sstm8s_clk$CLK_ClockSwitchConfig$228 ==.
      0002EA 4B 01            [ 1] 1112 	push	#0x01
                           0002EC  1113 	Sstm8s_clk$CLK_ClockSwitchConfig$229 ==.
      0002EC 5F               [ 1] 1114 	clrw	x
      0002ED 89               [ 2] 1115 	pushw	x
                           0002EE  1116 	Sstm8s_clk$CLK_ClockSwitchConfig$230 ==.
                                   1117 ; genIPush
      0002EE 4Br0C            [ 1] 1118 	push	#<(___str_0+0)
                           0002F0  1119 	Sstm8s_clk$CLK_ClockSwitchConfig$231 ==.
      0002F0 4Bs00            [ 1] 1120 	push	#((___str_0+0) >> 8)
                           0002F2  1121 	Sstm8s_clk$CLK_ClockSwitchConfig$232 ==.
                                   1122 ; genCall
      0002F2 CDr00r00         [ 4] 1123 	call	_assert_failed
      0002F5 5B 06            [ 2] 1124 	addw	sp, #6
                           0002F7  1125 	Sstm8s_clk$CLK_ClockSwitchConfig$233 ==.
                                   1126 ; genLabel
      0002F7                       1127 00140$:
                           0002F7  1128 	Sstm8s_clk$CLK_ClockSwitchConfig$234 ==.
                                   1129 ;	../SPL/src/stm8s_clk.c: 317: assert_param(IS_CLK_SWITCHMODE_OK(CLK_SwitchMode));
                                   1130 ; genCmpEQorNE
      0002F7 7B 06            [ 1] 1131 	ld	a, (0x06, sp)
      0002F9 4A               [ 1] 1132 	dec	a
      0002FA 26 07            [ 1] 1133 	jrne	00309$
      0002FC A6 01            [ 1] 1134 	ld	a, #0x01
      0002FE 6B 03            [ 1] 1135 	ld	(0x03, sp), a
      000300 CCr03r05         [ 2] 1136 	jp	00310$
      000303                       1137 00309$:
      000303 0F 03            [ 1] 1138 	clr	(0x03, sp)
      000305                       1139 00310$:
                           000305  1140 	Sstm8s_clk$CLK_ClockSwitchConfig$235 ==.
                                   1141 ; genIfx
      000305 0D 06            [ 1] 1142 	tnz	(0x06, sp)
      000307 26 03            [ 1] 1143 	jrne	00311$
      000309 CCr03r22         [ 2] 1144 	jp	00148$
      00030C                       1145 00311$:
                                   1146 ; genIfx
      00030C 0D 03            [ 1] 1147 	tnz	(0x03, sp)
      00030E 27 03            [ 1] 1148 	jreq	00312$
      000310 CCr03r22         [ 2] 1149 	jp	00148$
      000313                       1150 00312$:
                                   1151 ; skipping iCode since result will be rematerialized
                                   1152 ; skipping iCode since result will be rematerialized
                                   1153 ; genIPush
      000313 4B 3D            [ 1] 1154 	push	#0x3d
                           000315  1155 	Sstm8s_clk$CLK_ClockSwitchConfig$236 ==.
      000315 4B 01            [ 1] 1156 	push	#0x01
                           000317  1157 	Sstm8s_clk$CLK_ClockSwitchConfig$237 ==.
      000317 5F               [ 1] 1158 	clrw	x
      000318 89               [ 2] 1159 	pushw	x
                           000319  1160 	Sstm8s_clk$CLK_ClockSwitchConfig$238 ==.
                                   1161 ; genIPush
      000319 4Br0C            [ 1] 1162 	push	#<(___str_0+0)
                           00031B  1163 	Sstm8s_clk$CLK_ClockSwitchConfig$239 ==.
      00031B 4Bs00            [ 1] 1164 	push	#((___str_0+0) >> 8)
                           00031D  1165 	Sstm8s_clk$CLK_ClockSwitchConfig$240 ==.
                                   1166 ; genCall
      00031D CDr00r00         [ 4] 1167 	call	_assert_failed
      000320 5B 06            [ 2] 1168 	addw	sp, #6
                           000322  1169 	Sstm8s_clk$CLK_ClockSwitchConfig$241 ==.
                                   1170 ; genLabel
      000322                       1171 00148$:
                           000322  1172 	Sstm8s_clk$CLK_ClockSwitchConfig$242 ==.
                                   1173 ;	../SPL/src/stm8s_clk.c: 318: assert_param(IS_FUNCTIONALSTATE_OK(ITState));
                                   1174 ; genIfx
      000322 0D 08            [ 1] 1175 	tnz	(0x08, sp)
      000324 26 03            [ 1] 1176 	jrne	00313$
      000326 CCr03r40         [ 2] 1177 	jp	00153$
      000329                       1178 00313$:
                                   1179 ; genCmpEQorNE
      000329 7B 08            [ 1] 1180 	ld	a, (0x08, sp)
      00032B 4A               [ 1] 1181 	dec	a
      00032C 26 03            [ 1] 1182 	jrne	00315$
      00032E CCr03r40         [ 2] 1183 	jp	00153$
      000331                       1184 00315$:
                           000331  1185 	Sstm8s_clk$CLK_ClockSwitchConfig$243 ==.
                                   1186 ; skipping generated iCode
                                   1187 ; skipping iCode since result will be rematerialized
                                   1188 ; skipping iCode since result will be rematerialized
                                   1189 ; genIPush
      000331 4B 3E            [ 1] 1190 	push	#0x3e
                           000333  1191 	Sstm8s_clk$CLK_ClockSwitchConfig$244 ==.
      000333 4B 01            [ 1] 1192 	push	#0x01
                           000335  1193 	Sstm8s_clk$CLK_ClockSwitchConfig$245 ==.
      000335 5F               [ 1] 1194 	clrw	x
      000336 89               [ 2] 1195 	pushw	x
                           000337  1196 	Sstm8s_clk$CLK_ClockSwitchConfig$246 ==.
                                   1197 ; genIPush
      000337 4Br0C            [ 1] 1198 	push	#<(___str_0+0)
                           000339  1199 	Sstm8s_clk$CLK_ClockSwitchConfig$247 ==.
      000339 4Bs00            [ 1] 1200 	push	#((___str_0+0) >> 8)
                           00033B  1201 	Sstm8s_clk$CLK_ClockSwitchConfig$248 ==.
                                   1202 ; genCall
      00033B CDr00r00         [ 4] 1203 	call	_assert_failed
      00033E 5B 06            [ 2] 1204 	addw	sp, #6
                           000340  1205 	Sstm8s_clk$CLK_ClockSwitchConfig$249 ==.
                                   1206 ; genLabel
      000340                       1207 00153$:
                           000340  1208 	Sstm8s_clk$CLK_ClockSwitchConfig$250 ==.
                                   1209 ;	../SPL/src/stm8s_clk.c: 319: assert_param(IS_CLK_CURRENTCLOCKSTATE_OK(CLK_CurrentClockState));
                                   1210 ; genIfx
      000340 0D 09            [ 1] 1211 	tnz	(0x09, sp)
      000342 26 03            [ 1] 1212 	jrne	00317$
      000344 CCr03r5E         [ 2] 1213 	jp	00158$
      000347                       1214 00317$:
                                   1215 ; genCmpEQorNE
      000347 7B 09            [ 1] 1216 	ld	a, (0x09, sp)
      000349 4A               [ 1] 1217 	dec	a
      00034A 26 03            [ 1] 1218 	jrne	00319$
      00034C CCr03r5E         [ 2] 1219 	jp	00158$
      00034F                       1220 00319$:
                           00034F  1221 	Sstm8s_clk$CLK_ClockSwitchConfig$251 ==.
                                   1222 ; skipping generated iCode
                                   1223 ; skipping iCode since result will be rematerialized
                                   1224 ; skipping iCode since result will be rematerialized
                                   1225 ; genIPush
      00034F 4B 3F            [ 1] 1226 	push	#0x3f
                           000351  1227 	Sstm8s_clk$CLK_ClockSwitchConfig$252 ==.
      000351 4B 01            [ 1] 1228 	push	#0x01
                           000353  1229 	Sstm8s_clk$CLK_ClockSwitchConfig$253 ==.
      000353 5F               [ 1] 1230 	clrw	x
      000354 89               [ 2] 1231 	pushw	x
                           000355  1232 	Sstm8s_clk$CLK_ClockSwitchConfig$254 ==.
                                   1233 ; genIPush
      000355 4Br0C            [ 1] 1234 	push	#<(___str_0+0)
                           000357  1235 	Sstm8s_clk$CLK_ClockSwitchConfig$255 ==.
      000357 4Bs00            [ 1] 1236 	push	#((___str_0+0) >> 8)
                           000359  1237 	Sstm8s_clk$CLK_ClockSwitchConfig$256 ==.
                                   1238 ; genCall
      000359 CDr00r00         [ 4] 1239 	call	_assert_failed
      00035C 5B 06            [ 2] 1240 	addw	sp, #6
                           00035E  1241 	Sstm8s_clk$CLK_ClockSwitchConfig$257 ==.
                                   1242 ; genLabel
      00035E                       1243 00158$:
                           00035E  1244 	Sstm8s_clk$CLK_ClockSwitchConfig$258 ==.
                                   1245 ;	../SPL/src/stm8s_clk.c: 322: clock_master = (CLK_Source_TypeDef)CLK->CMSR;
                                   1246 ; genPointerGet
      00035E C6 50 C3         [ 1] 1247 	ld	a, 0x50c3
      000361 90 97            [ 1] 1248 	ld	yl, a
                           000363  1249 	Sstm8s_clk$CLK_ClockSwitchConfig$259 ==.
                                   1250 ;	../SPL/src/stm8s_clk.c: 328: CLK->SWCR |= CLK_SWCR_SWEN;
                                   1251 ; genPointerGet
      000363 C6 50 C5         [ 1] 1252 	ld	a, 0x50c5
      000366 97               [ 1] 1253 	ld	xl, a
                           000367  1254 	Sstm8s_clk$CLK_ClockSwitchConfig$260 ==.
                                   1255 ;	../SPL/src/stm8s_clk.c: 325: if (CLK_SwitchMode == CLK_SWITCHMODE_AUTO)
                                   1256 ; genAssign
      000367 7B 03            [ 1] 1257 	ld	a, (0x03, sp)
                                   1258 ; genIfx
      000369 4D               [ 1] 1259 	tnz	a
      00036A 26 03            [ 1] 1260 	jrne	00321$
      00036C CCr03rB7         [ 2] 1261 	jp	00122$
      00036F                       1262 00321$:
                           00036F  1263 	Sstm8s_clk$CLK_ClockSwitchConfig$261 ==.
                           00036F  1264 	Sstm8s_clk$CLK_ClockSwitchConfig$262 ==.
                                   1265 ;	../SPL/src/stm8s_clk.c: 328: CLK->SWCR |= CLK_SWCR_SWEN;
                                   1266 ; genOr
      00036F 9F               [ 1] 1267 	ld	a, xl
      000370 AA 02            [ 1] 1268 	or	a, #0x02
                                   1269 ; genPointerSet
      000372 C7 50 C5         [ 1] 1270 	ld	0x50c5, a
                           000375  1271 	Sstm8s_clk$CLK_ClockSwitchConfig$263 ==.
                                   1272 ; genPointerGet
      000375 C6 50 C5         [ 1] 1273 	ld	a, 0x50c5
                           000378  1274 	Sstm8s_clk$CLK_ClockSwitchConfig$264 ==.
                                   1275 ;	../SPL/src/stm8s_clk.c: 331: if (ITState != DISABLE)
                                   1276 ; genIfx
      000378 0D 08            [ 1] 1277 	tnz	(0x08, sp)
      00037A 26 03            [ 1] 1278 	jrne	00322$
      00037C CCr03r87         [ 2] 1279 	jp	00102$
      00037F                       1280 00322$:
                           00037F  1281 	Sstm8s_clk$CLK_ClockSwitchConfig$265 ==.
                           00037F  1282 	Sstm8s_clk$CLK_ClockSwitchConfig$266 ==.
                                   1283 ;	../SPL/src/stm8s_clk.c: 333: CLK->SWCR |= CLK_SWCR_SWIEN;
                                   1284 ; genOr
      00037F AA 04            [ 1] 1285 	or	a, #0x04
                                   1286 ; genPointerSet
      000381 C7 50 C5         [ 1] 1287 	ld	0x50c5, a
                           000384  1288 	Sstm8s_clk$CLK_ClockSwitchConfig$267 ==.
                                   1289 ; genGoto
      000384 CCr03r8C         [ 2] 1290 	jp	00103$
                                   1291 ; genLabel
      000387                       1292 00102$:
                           000387  1293 	Sstm8s_clk$CLK_ClockSwitchConfig$268 ==.
                           000387  1294 	Sstm8s_clk$CLK_ClockSwitchConfig$269 ==.
                                   1295 ;	../SPL/src/stm8s_clk.c: 337: CLK->SWCR &= (uint8_t)(~CLK_SWCR_SWIEN);
                                   1296 ; genAnd
      000387 A4 FB            [ 1] 1297 	and	a, #0xfb
                                   1298 ; genPointerSet
      000389 C7 50 C5         [ 1] 1299 	ld	0x50c5, a
                           00038C  1300 	Sstm8s_clk$CLK_ClockSwitchConfig$270 ==.
                                   1301 ; genLabel
      00038C                       1302 00103$:
                           00038C  1303 	Sstm8s_clk$CLK_ClockSwitchConfig$271 ==.
                                   1304 ;	../SPL/src/stm8s_clk.c: 341: CLK->SWR = (uint8_t)CLK_NewClock;
                                   1305 ; genPointerSet
      00038C AE 50 C4         [ 2] 1306 	ldw	x, #0x50c4
      00038F 7B 07            [ 1] 1307 	ld	a, (0x07, sp)
      000391 F7               [ 1] 1308 	ld	(x), a
                           000392  1309 	Sstm8s_clk$CLK_ClockSwitchConfig$272 ==.
                           000392  1310 	Sstm8s_clk$CLK_ClockSwitchConfig$273 ==.
                                   1311 ;	../SPL/src/stm8s_clk.c: 344: while((((CLK->SWCR & CLK_SWCR_SWBSY) != 0 )&& (DownCounter != 0)))
                                   1312 ; genAssign
      000392 1E 01            [ 2] 1313 	ldw	x, (0x01, sp)
                                   1314 ; genLabel
      000394                       1315 00105$:
                                   1316 ; genPointerGet
      000394 C6 50 C5         [ 1] 1317 	ld	a, 0x50c5
                                   1318 ; genAnd
      000397 44               [ 1] 1319 	srl	a
      000398 25 03            [ 1] 1320 	jrc	00323$
      00039A CCr03rA7         [ 2] 1321 	jp	00189$
      00039D                       1322 00323$:
                                   1323 ; skipping generated iCode
                                   1324 ; genIfx
      00039D 5D               [ 2] 1325 	tnzw	x
      00039E 26 03            [ 1] 1326 	jrne	00324$
      0003A0 CCr03rA7         [ 2] 1327 	jp	00189$
      0003A3                       1328 00324$:
                           0003A3  1329 	Sstm8s_clk$CLK_ClockSwitchConfig$274 ==.
                           0003A3  1330 	Sstm8s_clk$CLK_ClockSwitchConfig$275 ==.
                                   1331 ;	../SPL/src/stm8s_clk.c: 346: DownCounter--;
                                   1332 ; genMinus
      0003A3 5A               [ 2] 1333 	decw	x
                           0003A4  1334 	Sstm8s_clk$CLK_ClockSwitchConfig$276 ==.
                                   1335 ; genGoto
      0003A4 CCr03r94         [ 2] 1336 	jp	00105$
                           0003A7  1337 	Sstm8s_clk$CLK_ClockSwitchConfig$277 ==.
                                   1338 ; genLabel
      0003A7                       1339 00189$:
                                   1340 ; genAssign
                           0003A7  1341 	Sstm8s_clk$CLK_ClockSwitchConfig$278 ==.
                                   1342 ;	../SPL/src/stm8s_clk.c: 349: if(DownCounter != 0)
                                   1343 ; genIfx
      0003A7 5D               [ 2] 1344 	tnzw	x
      0003A8 26 03            [ 1] 1345 	jrne	00325$
      0003AA CCr03rB3         [ 2] 1346 	jp	00109$
      0003AD                       1347 00325$:
                           0003AD  1348 	Sstm8s_clk$CLK_ClockSwitchConfig$279 ==.
                           0003AD  1349 	Sstm8s_clk$CLK_ClockSwitchConfig$280 ==.
                                   1350 ;	../SPL/src/stm8s_clk.c: 351: Swif = SUCCESS;
                                   1351 ; genAssign
      0003AD A6 01            [ 1] 1352 	ld	a, #0x01
      0003AF 97               [ 1] 1353 	ld	xl, a
                           0003B0  1354 	Sstm8s_clk$CLK_ClockSwitchConfig$281 ==.
                                   1355 ; genGoto
      0003B0 CCr03rFE         [ 2] 1356 	jp	00123$
                                   1357 ; genLabel
      0003B3                       1358 00109$:
                           0003B3  1359 	Sstm8s_clk$CLK_ClockSwitchConfig$282 ==.
                           0003B3  1360 	Sstm8s_clk$CLK_ClockSwitchConfig$283 ==.
                                   1361 ;	../SPL/src/stm8s_clk.c: 355: Swif = ERROR;
                                   1362 ; genAssign
      0003B3 5F               [ 1] 1363 	clrw	x
                           0003B4  1364 	Sstm8s_clk$CLK_ClockSwitchConfig$284 ==.
                                   1365 ; genGoto
      0003B4 CCr03rFE         [ 2] 1366 	jp	00123$
                                   1367 ; genLabel
      0003B7                       1368 00122$:
                           0003B7  1369 	Sstm8s_clk$CLK_ClockSwitchConfig$285 ==.
                           0003B7  1370 	Sstm8s_clk$CLK_ClockSwitchConfig$286 ==.
                                   1371 ;	../SPL/src/stm8s_clk.c: 361: if (ITState != DISABLE)
                                   1372 ; genIfx
      0003B7 0D 08            [ 1] 1373 	tnz	(0x08, sp)
      0003B9 26 03            [ 1] 1374 	jrne	00326$
      0003BB CCr03rC7         [ 2] 1375 	jp	00112$
      0003BE                       1376 00326$:
                           0003BE  1377 	Sstm8s_clk$CLK_ClockSwitchConfig$287 ==.
                           0003BE  1378 	Sstm8s_clk$CLK_ClockSwitchConfig$288 ==.
                                   1379 ;	../SPL/src/stm8s_clk.c: 363: CLK->SWCR |= CLK_SWCR_SWIEN;
                                   1380 ; genOr
      0003BE 9F               [ 1] 1381 	ld	a, xl
      0003BF AA 04            [ 1] 1382 	or	a, #0x04
                                   1383 ; genPointerSet
      0003C1 C7 50 C5         [ 1] 1384 	ld	0x50c5, a
                           0003C4  1385 	Sstm8s_clk$CLK_ClockSwitchConfig$289 ==.
                                   1386 ; genGoto
      0003C4 CCr03rCD         [ 2] 1387 	jp	00113$
                                   1388 ; genLabel
      0003C7                       1389 00112$:
                           0003C7  1390 	Sstm8s_clk$CLK_ClockSwitchConfig$290 ==.
                           0003C7  1391 	Sstm8s_clk$CLK_ClockSwitchConfig$291 ==.
                                   1392 ;	../SPL/src/stm8s_clk.c: 367: CLK->SWCR &= (uint8_t)(~CLK_SWCR_SWIEN);
                                   1393 ; genAnd
      0003C7 9F               [ 1] 1394 	ld	a, xl
      0003C8 A4 FB            [ 1] 1395 	and	a, #0xfb
                                   1396 ; genPointerSet
      0003CA C7 50 C5         [ 1] 1397 	ld	0x50c5, a
                           0003CD  1398 	Sstm8s_clk$CLK_ClockSwitchConfig$292 ==.
                                   1399 ; genLabel
      0003CD                       1400 00113$:
                           0003CD  1401 	Sstm8s_clk$CLK_ClockSwitchConfig$293 ==.
                                   1402 ;	../SPL/src/stm8s_clk.c: 371: CLK->SWR = (uint8_t)CLK_NewClock;
                                   1403 ; genPointerSet
      0003CD AE 50 C4         [ 2] 1404 	ldw	x, #0x50c4
      0003D0 7B 07            [ 1] 1405 	ld	a, (0x07, sp)
      0003D2 F7               [ 1] 1406 	ld	(x), a
                           0003D3  1407 	Sstm8s_clk$CLK_ClockSwitchConfig$294 ==.
                           0003D3  1408 	Sstm8s_clk$CLK_ClockSwitchConfig$295 ==.
                                   1409 ;	../SPL/src/stm8s_clk.c: 374: while((((CLK->SWCR & CLK_SWCR_SWIF) != 0 ) && (DownCounter != 0)))
                                   1410 ; genAssign
      0003D3 1E 01            [ 2] 1411 	ldw	x, (0x01, sp)
                                   1412 ; genLabel
      0003D5                       1413 00115$:
                                   1414 ; genPointerGet
      0003D5 C6 50 C5         [ 1] 1415 	ld	a, 0x50c5
                                   1416 ; genAnd
      0003D8 A5 08            [ 1] 1417 	bcp	a, #0x08
      0003DA 26 03            [ 1] 1418 	jrne	00327$
      0003DC CCr03rE9         [ 2] 1419 	jp	00190$
      0003DF                       1420 00327$:
                                   1421 ; skipping generated iCode
                                   1422 ; genIfx
      0003DF 5D               [ 2] 1423 	tnzw	x
      0003E0 26 03            [ 1] 1424 	jrne	00328$
      0003E2 CCr03rE9         [ 2] 1425 	jp	00190$
      0003E5                       1426 00328$:
                           0003E5  1427 	Sstm8s_clk$CLK_ClockSwitchConfig$296 ==.
                           0003E5  1428 	Sstm8s_clk$CLK_ClockSwitchConfig$297 ==.
                                   1429 ;	../SPL/src/stm8s_clk.c: 376: DownCounter--;
                                   1430 ; genMinus
      0003E5 5A               [ 2] 1431 	decw	x
                           0003E6  1432 	Sstm8s_clk$CLK_ClockSwitchConfig$298 ==.
                                   1433 ; genGoto
      0003E6 CCr03rD5         [ 2] 1434 	jp	00115$
                           0003E9  1435 	Sstm8s_clk$CLK_ClockSwitchConfig$299 ==.
                                   1436 ; genLabel
      0003E9                       1437 00190$:
                                   1438 ; genAssign
                           0003E9  1439 	Sstm8s_clk$CLK_ClockSwitchConfig$300 ==.
                                   1440 ;	../SPL/src/stm8s_clk.c: 379: if(DownCounter != 0)
                                   1441 ; genIfx
      0003E9 5D               [ 2] 1442 	tnzw	x
      0003EA 26 03            [ 1] 1443 	jrne	00329$
      0003EC CCr03rFD         [ 2] 1444 	jp	00119$
      0003EF                       1445 00329$:
                           0003EF  1446 	Sstm8s_clk$CLK_ClockSwitchConfig$301 ==.
                           0003EF  1447 	Sstm8s_clk$CLK_ClockSwitchConfig$302 ==.
                                   1448 ;	../SPL/src/stm8s_clk.c: 382: CLK->SWCR |= CLK_SWCR_SWEN;
                                   1449 ; genPointerGet
      0003EF C6 50 C5         [ 1] 1450 	ld	a, 0x50c5
                                   1451 ; genOr
      0003F2 AA 02            [ 1] 1452 	or	a, #0x02
                                   1453 ; genPointerSet
      0003F4 C7 50 C5         [ 1] 1454 	ld	0x50c5, a
                           0003F7  1455 	Sstm8s_clk$CLK_ClockSwitchConfig$303 ==.
                                   1456 ;	../SPL/src/stm8s_clk.c: 383: Swif = SUCCESS;
                                   1457 ; genAssign
      0003F7 A6 01            [ 1] 1458 	ld	a, #0x01
      0003F9 97               [ 1] 1459 	ld	xl, a
                           0003FA  1460 	Sstm8s_clk$CLK_ClockSwitchConfig$304 ==.
                                   1461 ; genGoto
      0003FA CCr03rFE         [ 2] 1462 	jp	00123$
                                   1463 ; genLabel
      0003FD                       1464 00119$:
                           0003FD  1465 	Sstm8s_clk$CLK_ClockSwitchConfig$305 ==.
                           0003FD  1466 	Sstm8s_clk$CLK_ClockSwitchConfig$306 ==.
                                   1467 ;	../SPL/src/stm8s_clk.c: 387: Swif = ERROR;
                                   1468 ; genAssign
      0003FD 5F               [ 1] 1469 	clrw	x
                           0003FE  1470 	Sstm8s_clk$CLK_ClockSwitchConfig$307 ==.
                                   1471 ; genLabel
      0003FE                       1472 00123$:
                           0003FE  1473 	Sstm8s_clk$CLK_ClockSwitchConfig$308 ==.
                                   1474 ;	../SPL/src/stm8s_clk.c: 390: if(Swif != ERROR)
                                   1475 ; genIfx
      0003FE 9F               [ 1] 1476 	ld	a, xl
      0003FF 4D               [ 1] 1477 	tnz	a
      000400 26 03            [ 1] 1478 	jrne	00330$
      000402 CCr04r5C         [ 2] 1479 	jp	00136$
      000405                       1480 00330$:
                           000405  1481 	Sstm8s_clk$CLK_ClockSwitchConfig$309 ==.
                           000405  1482 	Sstm8s_clk$CLK_ClockSwitchConfig$310 ==.
                                   1483 ;	../SPL/src/stm8s_clk.c: 393: if((CLK_CurrentClockState == CLK_CURRENTCLOCKSTATE_DISABLE) && ( clock_master == CLK_SOURCE_HSI))
                                   1484 ; genIfx
      000405 0D 09            [ 1] 1485 	tnz	(0x09, sp)
      000407 27 03            [ 1] 1486 	jreq	00331$
      000409 CCr04r23         [ 2] 1487 	jp	00132$
      00040C                       1488 00331$:
                                   1489 ; genCmpEQorNE
      00040C 90 9F            [ 1] 1490 	ld	a, yl
      00040E A1 E1            [ 1] 1491 	cp	a, #0xe1
      000410 26 03            [ 1] 1492 	jrne	00333$
      000412 CCr04r18         [ 2] 1493 	jp	00334$
      000415                       1494 00333$:
      000415 CCr04r23         [ 2] 1495 	jp	00132$
      000418                       1496 00334$:
                           000418  1497 	Sstm8s_clk$CLK_ClockSwitchConfig$311 ==.
                                   1498 ; skipping generated iCode
                           000418  1499 	Sstm8s_clk$CLK_ClockSwitchConfig$312 ==.
                           000418  1500 	Sstm8s_clk$CLK_ClockSwitchConfig$313 ==.
                                   1501 ;	../SPL/src/stm8s_clk.c: 395: CLK->ICKR &= (uint8_t)(~CLK_ICKR_HSIEN);
                                   1502 ; genPointerGet
      000418 C6 50 C0         [ 1] 1503 	ld	a, 0x50c0
                                   1504 ; genAnd
      00041B A4 FE            [ 1] 1505 	and	a, #0xfe
                                   1506 ; genPointerSet
      00041D C7 50 C0         [ 1] 1507 	ld	0x50c0, a
                           000420  1508 	Sstm8s_clk$CLK_ClockSwitchConfig$314 ==.
                                   1509 ; genGoto
      000420 CCr04r5C         [ 2] 1510 	jp	00136$
                                   1511 ; genLabel
      000423                       1512 00132$:
                           000423  1513 	Sstm8s_clk$CLK_ClockSwitchConfig$315 ==.
                                   1514 ;	../SPL/src/stm8s_clk.c: 397: else if((CLK_CurrentClockState == CLK_CURRENTCLOCKSTATE_DISABLE) && ( clock_master == CLK_SOURCE_LSI))
                                   1515 ; genIfx
      000423 0D 09            [ 1] 1516 	tnz	(0x09, sp)
      000425 27 03            [ 1] 1517 	jreq	00335$
      000427 CCr04r41         [ 2] 1518 	jp	00128$
      00042A                       1519 00335$:
                                   1520 ; genCmpEQorNE
      00042A 90 9F            [ 1] 1521 	ld	a, yl
      00042C A1 D2            [ 1] 1522 	cp	a, #0xd2
      00042E 26 03            [ 1] 1523 	jrne	00337$
      000430 CCr04r36         [ 2] 1524 	jp	00338$
      000433                       1525 00337$:
      000433 CCr04r41         [ 2] 1526 	jp	00128$
      000436                       1527 00338$:
                           000436  1528 	Sstm8s_clk$CLK_ClockSwitchConfig$316 ==.
                                   1529 ; skipping generated iCode
                           000436  1530 	Sstm8s_clk$CLK_ClockSwitchConfig$317 ==.
                           000436  1531 	Sstm8s_clk$CLK_ClockSwitchConfig$318 ==.
                                   1532 ;	../SPL/src/stm8s_clk.c: 399: CLK->ICKR &= (uint8_t)(~CLK_ICKR_LSIEN);
                                   1533 ; genPointerGet
      000436 C6 50 C0         [ 1] 1534 	ld	a, 0x50c0
                                   1535 ; genAnd
      000439 A4 F7            [ 1] 1536 	and	a, #0xf7
                                   1537 ; genPointerSet
      00043B C7 50 C0         [ 1] 1538 	ld	0x50c0, a
                           00043E  1539 	Sstm8s_clk$CLK_ClockSwitchConfig$319 ==.
                                   1540 ; genGoto
      00043E CCr04r5C         [ 2] 1541 	jp	00136$
                                   1542 ; genLabel
      000441                       1543 00128$:
                           000441  1544 	Sstm8s_clk$CLK_ClockSwitchConfig$320 ==.
                                   1545 ;	../SPL/src/stm8s_clk.c: 401: else if ((CLK_CurrentClockState == CLK_CURRENTCLOCKSTATE_DISABLE) && ( clock_master == CLK_SOURCE_HSE))
                                   1546 ; genIfx
      000441 0D 09            [ 1] 1547 	tnz	(0x09, sp)
      000443 27 03            [ 1] 1548 	jreq	00339$
      000445 CCr04r5C         [ 2] 1549 	jp	00136$
      000448                       1550 00339$:
                                   1551 ; genCmpEQorNE
      000448 90 9F            [ 1] 1552 	ld	a, yl
      00044A A1 B4            [ 1] 1553 	cp	a, #0xb4
      00044C 26 03            [ 1] 1554 	jrne	00341$
      00044E CCr04r54         [ 2] 1555 	jp	00342$
      000451                       1556 00341$:
      000451 CCr04r5C         [ 2] 1557 	jp	00136$
      000454                       1558 00342$:
                           000454  1559 	Sstm8s_clk$CLK_ClockSwitchConfig$321 ==.
                                   1560 ; skipping generated iCode
                           000454  1561 	Sstm8s_clk$CLK_ClockSwitchConfig$322 ==.
                           000454  1562 	Sstm8s_clk$CLK_ClockSwitchConfig$323 ==.
                                   1563 ;	../SPL/src/stm8s_clk.c: 403: CLK->ECKR &= (uint8_t)(~CLK_ECKR_HSEEN);
                                   1564 ; genPointerGet
      000454 C6 50 C1         [ 1] 1565 	ld	a, 0x50c1
                                   1566 ; genAnd
      000457 A4 FE            [ 1] 1567 	and	a, #0xfe
                                   1568 ; genPointerSet
      000459 C7 50 C1         [ 1] 1569 	ld	0x50c1, a
                           00045C  1570 	Sstm8s_clk$CLK_ClockSwitchConfig$324 ==.
                                   1571 ; genLabel
      00045C                       1572 00136$:
                           00045C  1573 	Sstm8s_clk$CLK_ClockSwitchConfig$325 ==.
                                   1574 ;	../SPL/src/stm8s_clk.c: 406: return(Swif);
                                   1575 ; genReturn
      00045C 9F               [ 1] 1576 	ld	a, xl
                                   1577 ; genLabel
      00045D                       1578 00137$:
                           00045D  1579 	Sstm8s_clk$CLK_ClockSwitchConfig$326 ==.
                                   1580 ;	../SPL/src/stm8s_clk.c: 407: }
                                   1581 ; genEndFunction
      00045D 5B 03            [ 2] 1582 	addw	sp, #3
                           00045F  1583 	Sstm8s_clk$CLK_ClockSwitchConfig$327 ==.
                           00045F  1584 	Sstm8s_clk$CLK_ClockSwitchConfig$328 ==.
                           00045F  1585 	XG$CLK_ClockSwitchConfig$0$0 ==.
      00045F 81               [ 4] 1586 	ret
                           000460  1587 	Sstm8s_clk$CLK_ClockSwitchConfig$329 ==.
                           000460  1588 	Sstm8s_clk$CLK_HSIPrescalerConfig$330 ==.
                                   1589 ;	../SPL/src/stm8s_clk.c: 415: void CLK_HSIPrescalerConfig(CLK_Prescaler_TypeDef HSIPrescaler)
                                   1590 ; genLabel
                                   1591 ;	-----------------------------------------
                                   1592 ;	 function CLK_HSIPrescalerConfig
                                   1593 ;	-----------------------------------------
                                   1594 ;	Register assignment is optimal.
                                   1595 ;	Stack space usage: 0 bytes.
      000460                       1596 _CLK_HSIPrescalerConfig:
                           000460  1597 	Sstm8s_clk$CLK_HSIPrescalerConfig$331 ==.
                           000460  1598 	Sstm8s_clk$CLK_HSIPrescalerConfig$332 ==.
                                   1599 ;	../SPL/src/stm8s_clk.c: 418: assert_param(IS_CLK_HSIPRESCALER_OK(HSIPrescaler));
                                   1600 ; genIfx
      000460 0D 03            [ 1] 1601 	tnz	(0x03, sp)
      000462 26 03            [ 1] 1602 	jrne	00134$
      000464 CCr04r91         [ 2] 1603 	jp	00104$
      000467                       1604 00134$:
                                   1605 ; genCmpEQorNE
      000467 7B 03            [ 1] 1606 	ld	a, (0x03, sp)
      000469 A1 08            [ 1] 1607 	cp	a, #0x08
      00046B 26 03            [ 1] 1608 	jrne	00136$
      00046D CCr04r91         [ 2] 1609 	jp	00104$
      000470                       1610 00136$:
                           000470  1611 	Sstm8s_clk$CLK_HSIPrescalerConfig$333 ==.
                                   1612 ; skipping generated iCode
                                   1613 ; genCmpEQorNE
      000470 7B 03            [ 1] 1614 	ld	a, (0x03, sp)
      000472 A1 10            [ 1] 1615 	cp	a, #0x10
      000474 26 03            [ 1] 1616 	jrne	00139$
      000476 CCr04r91         [ 2] 1617 	jp	00104$
      000479                       1618 00139$:
                           000479  1619 	Sstm8s_clk$CLK_HSIPrescalerConfig$334 ==.
                                   1620 ; skipping generated iCode
                                   1621 ; genCmpEQorNE
      000479 7B 03            [ 1] 1622 	ld	a, (0x03, sp)
      00047B A1 18            [ 1] 1623 	cp	a, #0x18
      00047D 26 03            [ 1] 1624 	jrne	00142$
      00047F CCr04r91         [ 2] 1625 	jp	00104$
      000482                       1626 00142$:
                           000482  1627 	Sstm8s_clk$CLK_HSIPrescalerConfig$335 ==.
                                   1628 ; skipping generated iCode
                                   1629 ; skipping iCode since result will be rematerialized
                                   1630 ; skipping iCode since result will be rematerialized
                                   1631 ; genIPush
      000482 4B A2            [ 1] 1632 	push	#0xa2
                           000484  1633 	Sstm8s_clk$CLK_HSIPrescalerConfig$336 ==.
      000484 4B 01            [ 1] 1634 	push	#0x01
                           000486  1635 	Sstm8s_clk$CLK_HSIPrescalerConfig$337 ==.
      000486 5F               [ 1] 1636 	clrw	x
      000487 89               [ 2] 1637 	pushw	x
                           000488  1638 	Sstm8s_clk$CLK_HSIPrescalerConfig$338 ==.
                                   1639 ; genIPush
      000488 4Br0C            [ 1] 1640 	push	#<(___str_0+0)
                           00048A  1641 	Sstm8s_clk$CLK_HSIPrescalerConfig$339 ==.
      00048A 4Bs00            [ 1] 1642 	push	#((___str_0+0) >> 8)
                           00048C  1643 	Sstm8s_clk$CLK_HSIPrescalerConfig$340 ==.
                                   1644 ; genCall
      00048C CDr00r00         [ 4] 1645 	call	_assert_failed
      00048F 5B 06            [ 2] 1646 	addw	sp, #6
                           000491  1647 	Sstm8s_clk$CLK_HSIPrescalerConfig$341 ==.
                                   1648 ; genLabel
      000491                       1649 00104$:
                           000491  1650 	Sstm8s_clk$CLK_HSIPrescalerConfig$342 ==.
                                   1651 ;	../SPL/src/stm8s_clk.c: 421: CLK->CKDIVR &= (uint8_t)(~CLK_CKDIVR_HSIDIV);
                                   1652 ; genPointerGet
      000491 C6 50 C6         [ 1] 1653 	ld	a, 0x50c6
                                   1654 ; genAnd
      000494 A4 E7            [ 1] 1655 	and	a, #0xe7
                                   1656 ; genPointerSet
      000496 C7 50 C6         [ 1] 1657 	ld	0x50c6, a
                           000499  1658 	Sstm8s_clk$CLK_HSIPrescalerConfig$343 ==.
                                   1659 ;	../SPL/src/stm8s_clk.c: 424: CLK->CKDIVR |= (uint8_t)HSIPrescaler;
                                   1660 ; genPointerGet
      000499 C6 50 C6         [ 1] 1661 	ld	a, 0x50c6
                                   1662 ; genOr
      00049C 1A 03            [ 1] 1663 	or	a, (0x03, sp)
                                   1664 ; genPointerSet
      00049E C7 50 C6         [ 1] 1665 	ld	0x50c6, a
                                   1666 ; genLabel
      0004A1                       1667 00101$:
                           0004A1  1668 	Sstm8s_clk$CLK_HSIPrescalerConfig$344 ==.
                                   1669 ;	../SPL/src/stm8s_clk.c: 425: }
                                   1670 ; genEndFunction
                           0004A1  1671 	Sstm8s_clk$CLK_HSIPrescalerConfig$345 ==.
                           0004A1  1672 	XG$CLK_HSIPrescalerConfig$0$0 ==.
      0004A1 81               [ 4] 1673 	ret
                           0004A2  1674 	Sstm8s_clk$CLK_HSIPrescalerConfig$346 ==.
                           0004A2  1675 	Sstm8s_clk$CLK_CCOConfig$347 ==.
                                   1676 ;	../SPL/src/stm8s_clk.c: 436: void CLK_CCOConfig(CLK_Output_TypeDef CLK_CCO)
                                   1677 ; genLabel
                                   1678 ;	-----------------------------------------
                                   1679 ;	 function CLK_CCOConfig
                                   1680 ;	-----------------------------------------
                                   1681 ;	Register assignment is optimal.
                                   1682 ;	Stack space usage: 0 bytes.
      0004A2                       1683 _CLK_CCOConfig:
                           0004A2  1684 	Sstm8s_clk$CLK_CCOConfig$348 ==.
                           0004A2  1685 	Sstm8s_clk$CLK_CCOConfig$349 ==.
                                   1686 ;	../SPL/src/stm8s_clk.c: 439: assert_param(IS_CLK_OUTPUT_OK(CLK_CCO));
                                   1687 ; genIfx
      0004A2 0D 03            [ 1] 1688 	tnz	(0x03, sp)
      0004A4 26 03            [ 1] 1689 	jrne	00206$
      0004A6 CCr05r24         [ 2] 1690 	jp	00104$
      0004A9                       1691 00206$:
                                   1692 ; genCmpEQorNE
      0004A9 7B 03            [ 1] 1693 	ld	a, (0x03, sp)
      0004AB A1 04            [ 1] 1694 	cp	a, #0x04
      0004AD 26 03            [ 1] 1695 	jrne	00208$
      0004AF CCr05r24         [ 2] 1696 	jp	00104$
      0004B2                       1697 00208$:
                           0004B2  1698 	Sstm8s_clk$CLK_CCOConfig$350 ==.
                                   1699 ; skipping generated iCode
                                   1700 ; genCmpEQorNE
      0004B2 7B 03            [ 1] 1701 	ld	a, (0x03, sp)
      0004B4 A1 02            [ 1] 1702 	cp	a, #0x02
      0004B6 26 03            [ 1] 1703 	jrne	00211$
      0004B8 CCr05r24         [ 2] 1704 	jp	00104$
      0004BB                       1705 00211$:
                           0004BB  1706 	Sstm8s_clk$CLK_CCOConfig$351 ==.
                                   1707 ; skipping generated iCode
                                   1708 ; genCmpEQorNE
      0004BB 7B 03            [ 1] 1709 	ld	a, (0x03, sp)
      0004BD A1 08            [ 1] 1710 	cp	a, #0x08
      0004BF 26 03            [ 1] 1711 	jrne	00214$
      0004C1 CCr05r24         [ 2] 1712 	jp	00104$
      0004C4                       1713 00214$:
                           0004C4  1714 	Sstm8s_clk$CLK_CCOConfig$352 ==.
                                   1715 ; skipping generated iCode
                                   1716 ; genCmpEQorNE
      0004C4 7B 03            [ 1] 1717 	ld	a, (0x03, sp)
      0004C6 A1 0A            [ 1] 1718 	cp	a, #0x0a
      0004C8 26 03            [ 1] 1719 	jrne	00217$
      0004CA CCr05r24         [ 2] 1720 	jp	00104$
      0004CD                       1721 00217$:
                           0004CD  1722 	Sstm8s_clk$CLK_CCOConfig$353 ==.
                                   1723 ; skipping generated iCode
                                   1724 ; genCmpEQorNE
      0004CD 7B 03            [ 1] 1725 	ld	a, (0x03, sp)
      0004CF A1 0C            [ 1] 1726 	cp	a, #0x0c
      0004D1 26 03            [ 1] 1727 	jrne	00220$
      0004D3 CCr05r24         [ 2] 1728 	jp	00104$
      0004D6                       1729 00220$:
                           0004D6  1730 	Sstm8s_clk$CLK_CCOConfig$354 ==.
                                   1731 ; skipping generated iCode
                                   1732 ; genCmpEQorNE
      0004D6 7B 03            [ 1] 1733 	ld	a, (0x03, sp)
      0004D8 A1 0E            [ 1] 1734 	cp	a, #0x0e
      0004DA 26 03            [ 1] 1735 	jrne	00223$
      0004DC CCr05r24         [ 2] 1736 	jp	00104$
      0004DF                       1737 00223$:
                           0004DF  1738 	Sstm8s_clk$CLK_CCOConfig$355 ==.
                                   1739 ; skipping generated iCode
                                   1740 ; genCmpEQorNE
      0004DF 7B 03            [ 1] 1741 	ld	a, (0x03, sp)
      0004E1 A1 10            [ 1] 1742 	cp	a, #0x10
      0004E3 26 03            [ 1] 1743 	jrne	00226$
      0004E5 CCr05r24         [ 2] 1744 	jp	00104$
      0004E8                       1745 00226$:
                           0004E8  1746 	Sstm8s_clk$CLK_CCOConfig$356 ==.
                                   1747 ; skipping generated iCode
                                   1748 ; genCmpEQorNE
      0004E8 7B 03            [ 1] 1749 	ld	a, (0x03, sp)
      0004EA A1 12            [ 1] 1750 	cp	a, #0x12
      0004EC 26 03            [ 1] 1751 	jrne	00229$
      0004EE CCr05r24         [ 2] 1752 	jp	00104$
      0004F1                       1753 00229$:
                           0004F1  1754 	Sstm8s_clk$CLK_CCOConfig$357 ==.
                                   1755 ; skipping generated iCode
                                   1756 ; genCmpEQorNE
      0004F1 7B 03            [ 1] 1757 	ld	a, (0x03, sp)
      0004F3 A1 14            [ 1] 1758 	cp	a, #0x14
      0004F5 26 03            [ 1] 1759 	jrne	00232$
      0004F7 CCr05r24         [ 2] 1760 	jp	00104$
      0004FA                       1761 00232$:
                           0004FA  1762 	Sstm8s_clk$CLK_CCOConfig$358 ==.
                                   1763 ; skipping generated iCode
                                   1764 ; genCmpEQorNE
      0004FA 7B 03            [ 1] 1765 	ld	a, (0x03, sp)
      0004FC A1 16            [ 1] 1766 	cp	a, #0x16
      0004FE 26 03            [ 1] 1767 	jrne	00235$
      000500 CCr05r24         [ 2] 1768 	jp	00104$
      000503                       1769 00235$:
                           000503  1770 	Sstm8s_clk$CLK_CCOConfig$359 ==.
                                   1771 ; skipping generated iCode
                                   1772 ; genCmpEQorNE
      000503 7B 03            [ 1] 1773 	ld	a, (0x03, sp)
      000505 A1 18            [ 1] 1774 	cp	a, #0x18
      000507 26 03            [ 1] 1775 	jrne	00238$
      000509 CCr05r24         [ 2] 1776 	jp	00104$
      00050C                       1777 00238$:
                           00050C  1778 	Sstm8s_clk$CLK_CCOConfig$360 ==.
                                   1779 ; skipping generated iCode
                                   1780 ; genCmpEQorNE
      00050C 7B 03            [ 1] 1781 	ld	a, (0x03, sp)
      00050E A1 1A            [ 1] 1782 	cp	a, #0x1a
      000510 26 03            [ 1] 1783 	jrne	00241$
      000512 CCr05r24         [ 2] 1784 	jp	00104$
      000515                       1785 00241$:
                           000515  1786 	Sstm8s_clk$CLK_CCOConfig$361 ==.
                                   1787 ; skipping generated iCode
                                   1788 ; skipping iCode since result will be rematerialized
                                   1789 ; skipping iCode since result will be rematerialized
                                   1790 ; genIPush
      000515 4B B7            [ 1] 1791 	push	#0xb7
                           000517  1792 	Sstm8s_clk$CLK_CCOConfig$362 ==.
      000517 4B 01            [ 1] 1793 	push	#0x01
                           000519  1794 	Sstm8s_clk$CLK_CCOConfig$363 ==.
      000519 5F               [ 1] 1795 	clrw	x
      00051A 89               [ 2] 1796 	pushw	x
                           00051B  1797 	Sstm8s_clk$CLK_CCOConfig$364 ==.
                                   1798 ; genIPush
      00051B 4Br0C            [ 1] 1799 	push	#<(___str_0+0)
                           00051D  1800 	Sstm8s_clk$CLK_CCOConfig$365 ==.
      00051D 4Bs00            [ 1] 1801 	push	#((___str_0+0) >> 8)
                           00051F  1802 	Sstm8s_clk$CLK_CCOConfig$366 ==.
                                   1803 ; genCall
      00051F CDr00r00         [ 4] 1804 	call	_assert_failed
      000522 5B 06            [ 2] 1805 	addw	sp, #6
                           000524  1806 	Sstm8s_clk$CLK_CCOConfig$367 ==.
                                   1807 ; genLabel
      000524                       1808 00104$:
                           000524  1809 	Sstm8s_clk$CLK_CCOConfig$368 ==.
                                   1810 ;	../SPL/src/stm8s_clk.c: 442: CLK->CCOR &= (uint8_t)(~CLK_CCOR_CCOSEL);
                                   1811 ; genPointerGet
      000524 C6 50 C9         [ 1] 1812 	ld	a, 0x50c9
                                   1813 ; genAnd
      000527 A4 E1            [ 1] 1814 	and	a, #0xe1
                                   1815 ; genPointerSet
      000529 C7 50 C9         [ 1] 1816 	ld	0x50c9, a
                           00052C  1817 	Sstm8s_clk$CLK_CCOConfig$369 ==.
                                   1818 ;	../SPL/src/stm8s_clk.c: 445: CLK->CCOR |= (uint8_t)CLK_CCO;
                                   1819 ; genPointerGet
      00052C C6 50 C9         [ 1] 1820 	ld	a, 0x50c9
                                   1821 ; genOr
      00052F 1A 03            [ 1] 1822 	or	a, (0x03, sp)
                                   1823 ; genPointerSet
      000531 C7 50 C9         [ 1] 1824 	ld	0x50c9, a
                           000534  1825 	Sstm8s_clk$CLK_CCOConfig$370 ==.
                                   1826 ;	../SPL/src/stm8s_clk.c: 448: CLK->CCOR |= CLK_CCOR_CCOEN;
                                   1827 ; genPointerGet
      000534 C6 50 C9         [ 1] 1828 	ld	a, 0x50c9
                                   1829 ; genOr
      000537 AA 01            [ 1] 1830 	or	a, #0x01
                                   1831 ; genPointerSet
      000539 C7 50 C9         [ 1] 1832 	ld	0x50c9, a
                                   1833 ; genLabel
      00053C                       1834 00101$:
                           00053C  1835 	Sstm8s_clk$CLK_CCOConfig$371 ==.
                                   1836 ;	../SPL/src/stm8s_clk.c: 449: }
                                   1837 ; genEndFunction
                           00053C  1838 	Sstm8s_clk$CLK_CCOConfig$372 ==.
                           00053C  1839 	XG$CLK_CCOConfig$0$0 ==.
      00053C 81               [ 4] 1840 	ret
                           00053D  1841 	Sstm8s_clk$CLK_CCOConfig$373 ==.
                           00053D  1842 	Sstm8s_clk$CLK_ITConfig$374 ==.
                                   1843 ;	../SPL/src/stm8s_clk.c: 459: void CLK_ITConfig(CLK_IT_TypeDef CLK_IT, FunctionalState NewState)
                                   1844 ; genLabel
                                   1845 ;	-----------------------------------------
                                   1846 ;	 function CLK_ITConfig
                                   1847 ;	-----------------------------------------
                                   1848 ;	Register assignment might be sub-optimal.
                                   1849 ;	Stack space usage: 1 bytes.
      00053D                       1850 _CLK_ITConfig:
                           00053D  1851 	Sstm8s_clk$CLK_ITConfig$375 ==.
      00053D 88               [ 1] 1852 	push	a
                           00053E  1853 	Sstm8s_clk$CLK_ITConfig$376 ==.
                           00053E  1854 	Sstm8s_clk$CLK_ITConfig$377 ==.
                                   1855 ;	../SPL/src/stm8s_clk.c: 462: assert_param(IS_FUNCTIONALSTATE_OK(NewState));
                                   1856 ; genIfx
      00053E 0D 05            [ 1] 1857 	tnz	(0x05, sp)
      000540 26 03            [ 1] 1858 	jrne	00169$
      000542 CCr05r5C         [ 2] 1859 	jp	00115$
      000545                       1860 00169$:
                                   1861 ; genCmpEQorNE
      000545 7B 05            [ 1] 1862 	ld	a, (0x05, sp)
      000547 4A               [ 1] 1863 	dec	a
      000548 26 03            [ 1] 1864 	jrne	00171$
      00054A CCr05r5C         [ 2] 1865 	jp	00115$
      00054D                       1866 00171$:
                           00054D  1867 	Sstm8s_clk$CLK_ITConfig$378 ==.
                                   1868 ; skipping generated iCode
                                   1869 ; skipping iCode since result will be rematerialized
                                   1870 ; skipping iCode since result will be rematerialized
                                   1871 ; genIPush
      00054D 4B CE            [ 1] 1872 	push	#0xce
                           00054F  1873 	Sstm8s_clk$CLK_ITConfig$379 ==.
      00054F 4B 01            [ 1] 1874 	push	#0x01
                           000551  1875 	Sstm8s_clk$CLK_ITConfig$380 ==.
      000551 5F               [ 1] 1876 	clrw	x
      000552 89               [ 2] 1877 	pushw	x
                           000553  1878 	Sstm8s_clk$CLK_ITConfig$381 ==.
                                   1879 ; genIPush
      000553 4Br0C            [ 1] 1880 	push	#<(___str_0+0)
                           000555  1881 	Sstm8s_clk$CLK_ITConfig$382 ==.
      000555 4Bs00            [ 1] 1882 	push	#((___str_0+0) >> 8)
                           000557  1883 	Sstm8s_clk$CLK_ITConfig$383 ==.
                                   1884 ; genCall
      000557 CDr00r00         [ 4] 1885 	call	_assert_failed
      00055A 5B 06            [ 2] 1886 	addw	sp, #6
                           00055C  1887 	Sstm8s_clk$CLK_ITConfig$384 ==.
                                   1888 ; genLabel
      00055C                       1889 00115$:
                           00055C  1890 	Sstm8s_clk$CLK_ITConfig$385 ==.
                                   1891 ;	../SPL/src/stm8s_clk.c: 463: assert_param(IS_CLK_IT_OK(CLK_IT));
                                   1892 ; genCmpEQorNE
      00055C 7B 04            [ 1] 1893 	ld	a, (0x04, sp)
      00055E A1 0C            [ 1] 1894 	cp	a, #0x0c
      000560 26 05            [ 1] 1895 	jrne	00174$
      000562 A6 01            [ 1] 1896 	ld	a, #0x01
      000564 CCr05r68         [ 2] 1897 	jp	00175$
      000567                       1898 00174$:
      000567 4F               [ 1] 1899 	clr	a
      000568                       1900 00175$:
                           000568  1901 	Sstm8s_clk$CLK_ITConfig$386 ==.
                                   1902 ; genCmpEQorNE
      000568 88               [ 1] 1903 	push	a
                           000569  1904 	Sstm8s_clk$CLK_ITConfig$387 ==.
      000569 7B 05            [ 1] 1905 	ld	a, (0x05, sp)
      00056B A1 1C            [ 1] 1906 	cp	a, #0x1c
      00056D 84               [ 1] 1907 	pop	a
                           00056E  1908 	Sstm8s_clk$CLK_ITConfig$388 ==.
      00056E 26 09            [ 1] 1909 	jrne	00177$
      000570 88               [ 1] 1910 	push	a
                           000571  1911 	Sstm8s_clk$CLK_ITConfig$389 ==.
      000571 A6 01            [ 1] 1912 	ld	a, #0x01
      000573 6B 02            [ 1] 1913 	ld	(0x02, sp), a
      000575 84               [ 1] 1914 	pop	a
                           000576  1915 	Sstm8s_clk$CLK_ITConfig$390 ==.
      000576 CCr05r7B         [ 2] 1916 	jp	00178$
      000579                       1917 00177$:
      000579 0F 01            [ 1] 1918 	clr	(0x01, sp)
      00057B                       1919 00178$:
                           00057B  1920 	Sstm8s_clk$CLK_ITConfig$391 ==.
                                   1921 ; genIfx
      00057B 4D               [ 1] 1922 	tnz	a
      00057C 27 03            [ 1] 1923 	jreq	00179$
      00057E CCr05r99         [ 2] 1924 	jp	00120$
      000581                       1925 00179$:
                                   1926 ; genIfx
      000581 0D 01            [ 1] 1927 	tnz	(0x01, sp)
      000583 27 03            [ 1] 1928 	jreq	00180$
      000585 CCr05r99         [ 2] 1929 	jp	00120$
      000588                       1930 00180$:
                                   1931 ; skipping iCode since result will be rematerialized
                                   1932 ; skipping iCode since result will be rematerialized
                                   1933 ; genIPush
      000588 88               [ 1] 1934 	push	a
                           000589  1935 	Sstm8s_clk$CLK_ITConfig$392 ==.
      000589 4B CF            [ 1] 1936 	push	#0xcf
                           00058B  1937 	Sstm8s_clk$CLK_ITConfig$393 ==.
      00058B 4B 01            [ 1] 1938 	push	#0x01
                           00058D  1939 	Sstm8s_clk$CLK_ITConfig$394 ==.
      00058D 5F               [ 1] 1940 	clrw	x
      00058E 89               [ 2] 1941 	pushw	x
                           00058F  1942 	Sstm8s_clk$CLK_ITConfig$395 ==.
                                   1943 ; genIPush
      00058F 4Br0C            [ 1] 1944 	push	#<(___str_0+0)
                           000591  1945 	Sstm8s_clk$CLK_ITConfig$396 ==.
      000591 4Bs00            [ 1] 1946 	push	#((___str_0+0) >> 8)
                           000593  1947 	Sstm8s_clk$CLK_ITConfig$397 ==.
                                   1948 ; genCall
      000593 CDr00r00         [ 4] 1949 	call	_assert_failed
      000596 5B 06            [ 2] 1950 	addw	sp, #6
                           000598  1951 	Sstm8s_clk$CLK_ITConfig$398 ==.
      000598 84               [ 1] 1952 	pop	a
                           000599  1953 	Sstm8s_clk$CLK_ITConfig$399 ==.
                                   1954 ; genLabel
      000599                       1955 00120$:
                           000599  1956 	Sstm8s_clk$CLK_ITConfig$400 ==.
                                   1957 ;	../SPL/src/stm8s_clk.c: 465: if (NewState != DISABLE)
                                   1958 ; genIfx
      000599 0D 05            [ 1] 1959 	tnz	(0x05, sp)
      00059B 26 03            [ 1] 1960 	jrne	00181$
      00059D CCr05rC4         [ 2] 1961 	jp	00110$
      0005A0                       1962 00181$:
                           0005A0  1963 	Sstm8s_clk$CLK_ITConfig$401 ==.
                           0005A0  1964 	Sstm8s_clk$CLK_ITConfig$402 ==.
                                   1965 ;	../SPL/src/stm8s_clk.c: 467: switch (CLK_IT)
                                   1966 ; genAssign
                                   1967 ; genIfx
      0005A0 4D               [ 1] 1968 	tnz	a
      0005A1 27 03            [ 1] 1969 	jreq	00182$
      0005A3 CCr05rB9         [ 2] 1970 	jp	00102$
      0005A6                       1971 00182$:
                                   1972 ; genAssign
      0005A6 7B 01            [ 1] 1973 	ld	a, (0x01, sp)
                                   1974 ; genIfx
      0005A8 4D               [ 1] 1975 	tnz	a
      0005A9 26 03            [ 1] 1976 	jrne	00183$
      0005AB CCr05rE5         [ 2] 1977 	jp	00112$
      0005AE                       1978 00183$:
                           0005AE  1979 	Sstm8s_clk$CLK_ITConfig$403 ==.
                           0005AE  1980 	Sstm8s_clk$CLK_ITConfig$404 ==.
                                   1981 ;	../SPL/src/stm8s_clk.c: 470: CLK->SWCR |= CLK_SWCR_SWIEN;
                                   1982 ; genPointerGet
      0005AE C6 50 C5         [ 1] 1983 	ld	a, 0x50c5
                                   1984 ; genOr
      0005B1 AA 04            [ 1] 1985 	or	a, #0x04
                                   1986 ; genPointerSet
      0005B3 C7 50 C5         [ 1] 1987 	ld	0x50c5, a
                           0005B6  1988 	Sstm8s_clk$CLK_ITConfig$405 ==.
                                   1989 ;	../SPL/src/stm8s_clk.c: 471: break;
                                   1990 ; genGoto
      0005B6 CCr05rE5         [ 2] 1991 	jp	00112$
                           0005B9  1992 	Sstm8s_clk$CLK_ITConfig$406 ==.
                                   1993 ;	../SPL/src/stm8s_clk.c: 472: case CLK_IT_CSSD: /* Enable the clock security system detection interrupt */
                                   1994 ; genLabel
      0005B9                       1995 00102$:
                           0005B9  1996 	Sstm8s_clk$CLK_ITConfig$407 ==.
                                   1997 ;	../SPL/src/stm8s_clk.c: 473: CLK->CSSR |= CLK_CSSR_CSSDIE;
                                   1998 ; genPointerGet
      0005B9 C6 50 C8         [ 1] 1999 	ld	a, 0x50c8
                                   2000 ; genOr
      0005BC AA 04            [ 1] 2001 	or	a, #0x04
                                   2002 ; genPointerSet
      0005BE C7 50 C8         [ 1] 2003 	ld	0x50c8, a
                           0005C1  2004 	Sstm8s_clk$CLK_ITConfig$408 ==.
                                   2005 ;	../SPL/src/stm8s_clk.c: 474: break;
                                   2006 ; genGoto
      0005C1 CCr05rE5         [ 2] 2007 	jp	00112$
                           0005C4  2008 	Sstm8s_clk$CLK_ITConfig$409 ==.
                           0005C4  2009 	Sstm8s_clk$CLK_ITConfig$410 ==.
                                   2010 ;	../SPL/src/stm8s_clk.c: 477: }
                                   2011 ; genLabel
      0005C4                       2012 00110$:
                           0005C4  2013 	Sstm8s_clk$CLK_ITConfig$411 ==.
                           0005C4  2014 	Sstm8s_clk$CLK_ITConfig$412 ==.
                                   2015 ;	../SPL/src/stm8s_clk.c: 481: switch (CLK_IT)
                                   2016 ; genAssign
                                   2017 ; genIfx
      0005C4 4D               [ 1] 2018 	tnz	a
      0005C5 27 03            [ 1] 2019 	jreq	00184$
      0005C7 CCr05rDD         [ 2] 2020 	jp	00106$
      0005CA                       2021 00184$:
                                   2022 ; genAssign
      0005CA 7B 01            [ 1] 2023 	ld	a, (0x01, sp)
                                   2024 ; genIfx
      0005CC 4D               [ 1] 2025 	tnz	a
      0005CD 26 03            [ 1] 2026 	jrne	00185$
      0005CF CCr05rE5         [ 2] 2027 	jp	00112$
      0005D2                       2028 00185$:
                           0005D2  2029 	Sstm8s_clk$CLK_ITConfig$413 ==.
                           0005D2  2030 	Sstm8s_clk$CLK_ITConfig$414 ==.
                                   2031 ;	../SPL/src/stm8s_clk.c: 484: CLK->SWCR  &= (uint8_t)(~CLK_SWCR_SWIEN);
                                   2032 ; genPointerGet
      0005D2 C6 50 C5         [ 1] 2033 	ld	a, 0x50c5
                                   2034 ; genAnd
      0005D5 A4 FB            [ 1] 2035 	and	a, #0xfb
                                   2036 ; genPointerSet
      0005D7 C7 50 C5         [ 1] 2037 	ld	0x50c5, a
                           0005DA  2038 	Sstm8s_clk$CLK_ITConfig$415 ==.
                                   2039 ;	../SPL/src/stm8s_clk.c: 485: break;
                                   2040 ; genGoto
      0005DA CCr05rE5         [ 2] 2041 	jp	00112$
                           0005DD  2042 	Sstm8s_clk$CLK_ITConfig$416 ==.
                                   2043 ;	../SPL/src/stm8s_clk.c: 486: case CLK_IT_CSSD: /* Disable the clock security system detection interrupt */
                                   2044 ; genLabel
      0005DD                       2045 00106$:
                           0005DD  2046 	Sstm8s_clk$CLK_ITConfig$417 ==.
                                   2047 ;	../SPL/src/stm8s_clk.c: 487: CLK->CSSR &= (uint8_t)(~CLK_CSSR_CSSDIE);
                                   2048 ; genPointerGet
      0005DD C6 50 C8         [ 1] 2049 	ld	a, 0x50c8
                                   2050 ; genAnd
      0005E0 A4 FB            [ 1] 2051 	and	a, #0xfb
                                   2052 ; genPointerSet
      0005E2 C7 50 C8         [ 1] 2053 	ld	0x50c8, a
                           0005E5  2054 	Sstm8s_clk$CLK_ITConfig$418 ==.
                           0005E5  2055 	Sstm8s_clk$CLK_ITConfig$419 ==.
                                   2056 ;	../SPL/src/stm8s_clk.c: 491: }
                                   2057 ; genLabel
      0005E5                       2058 00112$:
                           0005E5  2059 	Sstm8s_clk$CLK_ITConfig$420 ==.
                                   2060 ;	../SPL/src/stm8s_clk.c: 493: }
                                   2061 ; genEndFunction
      0005E5 84               [ 1] 2062 	pop	a
                           0005E6  2063 	Sstm8s_clk$CLK_ITConfig$421 ==.
                           0005E6  2064 	Sstm8s_clk$CLK_ITConfig$422 ==.
                           0005E6  2065 	XG$CLK_ITConfig$0$0 ==.
      0005E6 81               [ 4] 2066 	ret
                           0005E7  2067 	Sstm8s_clk$CLK_ITConfig$423 ==.
                           0005E7  2068 	Sstm8s_clk$CLK_SYSCLKConfig$424 ==.
                                   2069 ;	../SPL/src/stm8s_clk.c: 500: void CLK_SYSCLKConfig(CLK_Prescaler_TypeDef CLK_Prescaler)
                                   2070 ; genLabel
                                   2071 ;	-----------------------------------------
                                   2072 ;	 function CLK_SYSCLKConfig
                                   2073 ;	-----------------------------------------
                                   2074 ;	Register assignment is optimal.
                                   2075 ;	Stack space usage: 1 bytes.
      0005E7                       2076 _CLK_SYSCLKConfig:
                           0005E7  2077 	Sstm8s_clk$CLK_SYSCLKConfig$425 ==.
      0005E7 88               [ 1] 2078 	push	a
                           0005E8  2079 	Sstm8s_clk$CLK_SYSCLKConfig$426 ==.
                           0005E8  2080 	Sstm8s_clk$CLK_SYSCLKConfig$427 ==.
                                   2081 ;	../SPL/src/stm8s_clk.c: 503: assert_param(IS_CLK_PRESCALER_OK(CLK_Prescaler));
                                   2082 ; genIfx
      0005E8 0D 04            [ 1] 2083 	tnz	(0x04, sp)
      0005EA 26 03            [ 1] 2084 	jrne	00206$
      0005EC CCr06r61         [ 2] 2085 	jp	00107$
      0005EF                       2086 00206$:
                                   2087 ; genCmpEQorNE
      0005EF 7B 04            [ 1] 2088 	ld	a, (0x04, sp)
      0005F1 A1 08            [ 1] 2089 	cp	a, #0x08
      0005F3 26 03            [ 1] 2090 	jrne	00208$
      0005F5 CCr06r61         [ 2] 2091 	jp	00107$
      0005F8                       2092 00208$:
                           0005F8  2093 	Sstm8s_clk$CLK_SYSCLKConfig$428 ==.
                                   2094 ; skipping generated iCode
                                   2095 ; genCmpEQorNE
      0005F8 7B 04            [ 1] 2096 	ld	a, (0x04, sp)
      0005FA A1 10            [ 1] 2097 	cp	a, #0x10
      0005FC 26 03            [ 1] 2098 	jrne	00211$
      0005FE CCr06r61         [ 2] 2099 	jp	00107$
      000601                       2100 00211$:
                           000601  2101 	Sstm8s_clk$CLK_SYSCLKConfig$429 ==.
                                   2102 ; skipping generated iCode
                                   2103 ; genCmpEQorNE
      000601 7B 04            [ 1] 2104 	ld	a, (0x04, sp)
      000603 A1 18            [ 1] 2105 	cp	a, #0x18
      000605 26 03            [ 1] 2106 	jrne	00214$
      000607 CCr06r61         [ 2] 2107 	jp	00107$
      00060A                       2108 00214$:
                           00060A  2109 	Sstm8s_clk$CLK_SYSCLKConfig$430 ==.
                                   2110 ; skipping generated iCode
                                   2111 ; genCmpEQorNE
      00060A 7B 04            [ 1] 2112 	ld	a, (0x04, sp)
      00060C A1 80            [ 1] 2113 	cp	a, #0x80
      00060E 26 03            [ 1] 2114 	jrne	00217$
      000610 CCr06r61         [ 2] 2115 	jp	00107$
      000613                       2116 00217$:
                           000613  2117 	Sstm8s_clk$CLK_SYSCLKConfig$431 ==.
                                   2118 ; skipping generated iCode
                                   2119 ; genCmpEQorNE
      000613 7B 04            [ 1] 2120 	ld	a, (0x04, sp)
      000615 A1 81            [ 1] 2121 	cp	a, #0x81
      000617 26 03            [ 1] 2122 	jrne	00220$
      000619 CCr06r61         [ 2] 2123 	jp	00107$
      00061C                       2124 00220$:
                           00061C  2125 	Sstm8s_clk$CLK_SYSCLKConfig$432 ==.
                                   2126 ; skipping generated iCode
                                   2127 ; genCmpEQorNE
      00061C 7B 04            [ 1] 2128 	ld	a, (0x04, sp)
      00061E A1 82            [ 1] 2129 	cp	a, #0x82
      000620 26 03            [ 1] 2130 	jrne	00223$
      000622 CCr06r61         [ 2] 2131 	jp	00107$
      000625                       2132 00223$:
                           000625  2133 	Sstm8s_clk$CLK_SYSCLKConfig$433 ==.
                                   2134 ; skipping generated iCode
                                   2135 ; genCmpEQorNE
      000625 7B 04            [ 1] 2136 	ld	a, (0x04, sp)
      000627 A1 83            [ 1] 2137 	cp	a, #0x83
      000629 26 03            [ 1] 2138 	jrne	00226$
      00062B CCr06r61         [ 2] 2139 	jp	00107$
      00062E                       2140 00226$:
                           00062E  2141 	Sstm8s_clk$CLK_SYSCLKConfig$434 ==.
                                   2142 ; skipping generated iCode
                                   2143 ; genCmpEQorNE
      00062E 7B 04            [ 1] 2144 	ld	a, (0x04, sp)
      000630 A1 84            [ 1] 2145 	cp	a, #0x84
      000632 26 03            [ 1] 2146 	jrne	00229$
      000634 CCr06r61         [ 2] 2147 	jp	00107$
      000637                       2148 00229$:
                           000637  2149 	Sstm8s_clk$CLK_SYSCLKConfig$435 ==.
                                   2150 ; skipping generated iCode
                                   2151 ; genCmpEQorNE
      000637 7B 04            [ 1] 2152 	ld	a, (0x04, sp)
      000639 A1 85            [ 1] 2153 	cp	a, #0x85
      00063B 26 03            [ 1] 2154 	jrne	00232$
      00063D CCr06r61         [ 2] 2155 	jp	00107$
      000640                       2156 00232$:
                           000640  2157 	Sstm8s_clk$CLK_SYSCLKConfig$436 ==.
                                   2158 ; skipping generated iCode
                                   2159 ; genCmpEQorNE
      000640 7B 04            [ 1] 2160 	ld	a, (0x04, sp)
      000642 A1 86            [ 1] 2161 	cp	a, #0x86
      000644 26 03            [ 1] 2162 	jrne	00235$
      000646 CCr06r61         [ 2] 2163 	jp	00107$
      000649                       2164 00235$:
                           000649  2165 	Sstm8s_clk$CLK_SYSCLKConfig$437 ==.
                                   2166 ; skipping generated iCode
                                   2167 ; genCmpEQorNE
      000649 7B 04            [ 1] 2168 	ld	a, (0x04, sp)
      00064B A1 87            [ 1] 2169 	cp	a, #0x87
      00064D 26 03            [ 1] 2170 	jrne	00238$
      00064F CCr06r61         [ 2] 2171 	jp	00107$
      000652                       2172 00238$:
                           000652  2173 	Sstm8s_clk$CLK_SYSCLKConfig$438 ==.
                                   2174 ; skipping generated iCode
                                   2175 ; skipping iCode since result will be rematerialized
                                   2176 ; skipping iCode since result will be rematerialized
                                   2177 ; genIPush
      000652 4B F7            [ 1] 2178 	push	#0xf7
                           000654  2179 	Sstm8s_clk$CLK_SYSCLKConfig$439 ==.
      000654 4B 01            [ 1] 2180 	push	#0x01
                           000656  2181 	Sstm8s_clk$CLK_SYSCLKConfig$440 ==.
      000656 5F               [ 1] 2182 	clrw	x
      000657 89               [ 2] 2183 	pushw	x
                           000658  2184 	Sstm8s_clk$CLK_SYSCLKConfig$441 ==.
                                   2185 ; genIPush
      000658 4Br0C            [ 1] 2186 	push	#<(___str_0+0)
                           00065A  2187 	Sstm8s_clk$CLK_SYSCLKConfig$442 ==.
      00065A 4Bs00            [ 1] 2188 	push	#((___str_0+0) >> 8)
                           00065C  2189 	Sstm8s_clk$CLK_SYSCLKConfig$443 ==.
                                   2190 ; genCall
      00065C CDr00r00         [ 4] 2191 	call	_assert_failed
      00065F 5B 06            [ 2] 2192 	addw	sp, #6
                           000661  2193 	Sstm8s_clk$CLK_SYSCLKConfig$444 ==.
                                   2194 ; genLabel
      000661                       2195 00107$:
                           000661  2196 	Sstm8s_clk$CLK_SYSCLKConfig$445 ==.
                                   2197 ;	../SPL/src/stm8s_clk.c: 507: CLK->CKDIVR &= (uint8_t)(~CLK_CKDIVR_HSIDIV);
                                   2198 ; genPointerGet
      000661 C6 50 C6         [ 1] 2199 	ld	a, 0x50c6
                           000664  2200 	Sstm8s_clk$CLK_SYSCLKConfig$446 ==.
                                   2201 ;	../SPL/src/stm8s_clk.c: 505: if (((uint8_t)CLK_Prescaler & (uint8_t)0x80) == 0x00) /* Bit7 = 0 means HSI divider */
                                   2202 ; genAnd
      000664 0D 04            [ 1] 2203 	tnz	(0x04, sp)
      000666 2A 03            [ 1] 2204 	jrpl	00240$
      000668 CCr06r81         [ 2] 2205 	jp	00102$
      00066B                       2206 00240$:
                                   2207 ; skipping generated iCode
                           00066B  2208 	Sstm8s_clk$CLK_SYSCLKConfig$447 ==.
                           00066B  2209 	Sstm8s_clk$CLK_SYSCLKConfig$448 ==.
                                   2210 ;	../SPL/src/stm8s_clk.c: 507: CLK->CKDIVR &= (uint8_t)(~CLK_CKDIVR_HSIDIV);
                                   2211 ; genAnd
      00066B A4 E7            [ 1] 2212 	and	a, #0xe7
                                   2213 ; genPointerSet
      00066D C7 50 C6         [ 1] 2214 	ld	0x50c6, a
                           000670  2215 	Sstm8s_clk$CLK_SYSCLKConfig$449 ==.
                                   2216 ;	../SPL/src/stm8s_clk.c: 508: CLK->CKDIVR |= (uint8_t)((uint8_t)CLK_Prescaler & (uint8_t)CLK_CKDIVR_HSIDIV);
                                   2217 ; genPointerGet
      000670 C6 50 C6         [ 1] 2218 	ld	a, 0x50c6
      000673 6B 01            [ 1] 2219 	ld	(0x01, sp), a
                                   2220 ; genAnd
      000675 7B 04            [ 1] 2221 	ld	a, (0x04, sp)
      000677 A4 18            [ 1] 2222 	and	a, #0x18
                                   2223 ; genOr
      000679 1A 01            [ 1] 2224 	or	a, (0x01, sp)
                                   2225 ; genPointerSet
      00067B C7 50 C6         [ 1] 2226 	ld	0x50c6, a
                           00067E  2227 	Sstm8s_clk$CLK_SYSCLKConfig$450 ==.
                                   2228 ; genGoto
      00067E CCr06r94         [ 2] 2229 	jp	00104$
                                   2230 ; genLabel
      000681                       2231 00102$:
                           000681  2232 	Sstm8s_clk$CLK_SYSCLKConfig$451 ==.
                           000681  2233 	Sstm8s_clk$CLK_SYSCLKConfig$452 ==.
                                   2234 ;	../SPL/src/stm8s_clk.c: 512: CLK->CKDIVR &= (uint8_t)(~CLK_CKDIVR_CPUDIV);
                                   2235 ; genAnd
      000681 A4 F8            [ 1] 2236 	and	a, #0xf8
                                   2237 ; genPointerSet
      000683 C7 50 C6         [ 1] 2238 	ld	0x50c6, a
                           000686  2239 	Sstm8s_clk$CLK_SYSCLKConfig$453 ==.
                                   2240 ;	../SPL/src/stm8s_clk.c: 513: CLK->CKDIVR |= (uint8_t)((uint8_t)CLK_Prescaler & (uint8_t)CLK_CKDIVR_CPUDIV);
                                   2241 ; genPointerGet
      000686 C6 50 C6         [ 1] 2242 	ld	a, 0x50c6
      000689 6B 01            [ 1] 2243 	ld	(0x01, sp), a
                                   2244 ; genAnd
      00068B 7B 04            [ 1] 2245 	ld	a, (0x04, sp)
      00068D A4 07            [ 1] 2246 	and	a, #0x07
                                   2247 ; genOr
      00068F 1A 01            [ 1] 2248 	or	a, (0x01, sp)
                                   2249 ; genPointerSet
      000691 C7 50 C6         [ 1] 2250 	ld	0x50c6, a
                           000694  2251 	Sstm8s_clk$CLK_SYSCLKConfig$454 ==.
                                   2252 ; genLabel
      000694                       2253 00104$:
                           000694  2254 	Sstm8s_clk$CLK_SYSCLKConfig$455 ==.
                                   2255 ;	../SPL/src/stm8s_clk.c: 515: }
                                   2256 ; genEndFunction
      000694 84               [ 1] 2257 	pop	a
                           000695  2258 	Sstm8s_clk$CLK_SYSCLKConfig$456 ==.
                           000695  2259 	Sstm8s_clk$CLK_SYSCLKConfig$457 ==.
                           000695  2260 	XG$CLK_SYSCLKConfig$0$0 ==.
      000695 81               [ 4] 2261 	ret
                           000696  2262 	Sstm8s_clk$CLK_SYSCLKConfig$458 ==.
                           000696  2263 	Sstm8s_clk$CLK_SWIMConfig$459 ==.
                                   2264 ;	../SPL/src/stm8s_clk.c: 523: void CLK_SWIMConfig(CLK_SWIMDivider_TypeDef CLK_SWIMDivider)
                                   2265 ; genLabel
                                   2266 ;	-----------------------------------------
                                   2267 ;	 function CLK_SWIMConfig
                                   2268 ;	-----------------------------------------
                                   2269 ;	Register assignment is optimal.
                                   2270 ;	Stack space usage: 0 bytes.
      000696                       2271 _CLK_SWIMConfig:
                           000696  2272 	Sstm8s_clk$CLK_SWIMConfig$460 ==.
                           000696  2273 	Sstm8s_clk$CLK_SWIMConfig$461 ==.
                                   2274 ;	../SPL/src/stm8s_clk.c: 526: assert_param(IS_CLK_SWIMDIVIDER_OK(CLK_SWIMDivider));
                                   2275 ; genIfx
      000696 0D 03            [ 1] 2276 	tnz	(0x03, sp)
      000698 26 03            [ 1] 2277 	jrne	00126$
      00069A CCr06rB4         [ 2] 2278 	jp	00107$
      00069D                       2279 00126$:
                                   2280 ; genCmpEQorNE
      00069D 7B 03            [ 1] 2281 	ld	a, (0x03, sp)
      00069F 4A               [ 1] 2282 	dec	a
      0006A0 26 03            [ 1] 2283 	jrne	00128$
      0006A2 CCr06rB4         [ 2] 2284 	jp	00107$
      0006A5                       2285 00128$:
                           0006A5  2286 	Sstm8s_clk$CLK_SWIMConfig$462 ==.
                                   2287 ; skipping generated iCode
                                   2288 ; skipping iCode since result will be rematerialized
                                   2289 ; skipping iCode since result will be rematerialized
                                   2290 ; genIPush
      0006A5 4B 0E            [ 1] 2291 	push	#0x0e
                           0006A7  2292 	Sstm8s_clk$CLK_SWIMConfig$463 ==.
      0006A7 4B 02            [ 1] 2293 	push	#0x02
                           0006A9  2294 	Sstm8s_clk$CLK_SWIMConfig$464 ==.
      0006A9 5F               [ 1] 2295 	clrw	x
      0006AA 89               [ 2] 2296 	pushw	x
                           0006AB  2297 	Sstm8s_clk$CLK_SWIMConfig$465 ==.
                                   2298 ; genIPush
      0006AB 4Br0C            [ 1] 2299 	push	#<(___str_0+0)
                           0006AD  2300 	Sstm8s_clk$CLK_SWIMConfig$466 ==.
      0006AD 4Bs00            [ 1] 2301 	push	#((___str_0+0) >> 8)
                           0006AF  2302 	Sstm8s_clk$CLK_SWIMConfig$467 ==.
                                   2303 ; genCall
      0006AF CDr00r00         [ 4] 2304 	call	_assert_failed
      0006B2 5B 06            [ 2] 2305 	addw	sp, #6
                           0006B4  2306 	Sstm8s_clk$CLK_SWIMConfig$468 ==.
                                   2307 ; genLabel
      0006B4                       2308 00107$:
                           0006B4  2309 	Sstm8s_clk$CLK_SWIMConfig$469 ==.
                                   2310 ;	../SPL/src/stm8s_clk.c: 531: CLK->SWIMCCR |= CLK_SWIMCCR_SWIMDIV;
                                   2311 ; genPointerGet
      0006B4 C6 50 CD         [ 1] 2312 	ld	a, 0x50cd
                           0006B7  2313 	Sstm8s_clk$CLK_SWIMConfig$470 ==.
                                   2314 ;	../SPL/src/stm8s_clk.c: 528: if (CLK_SWIMDivider != CLK_SWIMDIVIDER_2)
                                   2315 ; genIfx
      0006B7 0D 03            [ 1] 2316 	tnz	(0x03, sp)
      0006B9 26 03            [ 1] 2317 	jrne	00130$
      0006BB CCr06rC6         [ 2] 2318 	jp	00102$
      0006BE                       2319 00130$:
                           0006BE  2320 	Sstm8s_clk$CLK_SWIMConfig$471 ==.
                           0006BE  2321 	Sstm8s_clk$CLK_SWIMConfig$472 ==.
                                   2322 ;	../SPL/src/stm8s_clk.c: 531: CLK->SWIMCCR |= CLK_SWIMCCR_SWIMDIV;
                                   2323 ; genOr
      0006BE AA 01            [ 1] 2324 	or	a, #0x01
                                   2325 ; genPointerSet
      0006C0 C7 50 CD         [ 1] 2326 	ld	0x50cd, a
                           0006C3  2327 	Sstm8s_clk$CLK_SWIMConfig$473 ==.
                                   2328 ; genGoto
      0006C3 CCr06rCB         [ 2] 2329 	jp	00104$
                                   2330 ; genLabel
      0006C6                       2331 00102$:
                           0006C6  2332 	Sstm8s_clk$CLK_SWIMConfig$474 ==.
                           0006C6  2333 	Sstm8s_clk$CLK_SWIMConfig$475 ==.
                                   2334 ;	../SPL/src/stm8s_clk.c: 536: CLK->SWIMCCR &= (uint8_t)(~CLK_SWIMCCR_SWIMDIV);
                                   2335 ; genAnd
      0006C6 A4 FE            [ 1] 2336 	and	a, #0xfe
                                   2337 ; genPointerSet
      0006C8 C7 50 CD         [ 1] 2338 	ld	0x50cd, a
                           0006CB  2339 	Sstm8s_clk$CLK_SWIMConfig$476 ==.
                                   2340 ; genLabel
      0006CB                       2341 00104$:
                           0006CB  2342 	Sstm8s_clk$CLK_SWIMConfig$477 ==.
                                   2343 ;	../SPL/src/stm8s_clk.c: 538: }
                                   2344 ; genEndFunction
                           0006CB  2345 	Sstm8s_clk$CLK_SWIMConfig$478 ==.
                           0006CB  2346 	XG$CLK_SWIMConfig$0$0 ==.
      0006CB 81               [ 4] 2347 	ret
                           0006CC  2348 	Sstm8s_clk$CLK_SWIMConfig$479 ==.
                           0006CC  2349 	Sstm8s_clk$CLK_ClockSecuritySystemEnable$480 ==.
                                   2350 ;	../SPL/src/stm8s_clk.c: 547: void CLK_ClockSecuritySystemEnable(void)
                                   2351 ; genLabel
                                   2352 ;	-----------------------------------------
                                   2353 ;	 function CLK_ClockSecuritySystemEnable
                                   2354 ;	-----------------------------------------
                                   2355 ;	Register assignment is optimal.
                                   2356 ;	Stack space usage: 0 bytes.
      0006CC                       2357 _CLK_ClockSecuritySystemEnable:
                           0006CC  2358 	Sstm8s_clk$CLK_ClockSecuritySystemEnable$481 ==.
                           0006CC  2359 	Sstm8s_clk$CLK_ClockSecuritySystemEnable$482 ==.
                                   2360 ;	../SPL/src/stm8s_clk.c: 550: CLK->CSSR |= CLK_CSSR_CSSEN;
                                   2361 ; genPointerGet
      0006CC C6 50 C8         [ 1] 2362 	ld	a, 0x50c8
                                   2363 ; genOr
      0006CF AA 01            [ 1] 2364 	or	a, #0x01
                                   2365 ; genPointerSet
      0006D1 C7 50 C8         [ 1] 2366 	ld	0x50c8, a
                                   2367 ; genLabel
      0006D4                       2368 00101$:
                           0006D4  2369 	Sstm8s_clk$CLK_ClockSecuritySystemEnable$483 ==.
                                   2370 ;	../SPL/src/stm8s_clk.c: 551: }
                                   2371 ; genEndFunction
                           0006D4  2372 	Sstm8s_clk$CLK_ClockSecuritySystemEnable$484 ==.
                           0006D4  2373 	XG$CLK_ClockSecuritySystemEnable$0$0 ==.
      0006D4 81               [ 4] 2374 	ret
                           0006D5  2375 	Sstm8s_clk$CLK_ClockSecuritySystemEnable$485 ==.
                           0006D5  2376 	Sstm8s_clk$CLK_GetSYSCLKSource$486 ==.
                                   2377 ;	../SPL/src/stm8s_clk.c: 559: CLK_Source_TypeDef CLK_GetSYSCLKSource(void)
                                   2378 ; genLabel
                                   2379 ;	-----------------------------------------
                                   2380 ;	 function CLK_GetSYSCLKSource
                                   2381 ;	-----------------------------------------
                                   2382 ;	Register assignment is optimal.
                                   2383 ;	Stack space usage: 0 bytes.
      0006D5                       2384 _CLK_GetSYSCLKSource:
                           0006D5  2385 	Sstm8s_clk$CLK_GetSYSCLKSource$487 ==.
                           0006D5  2386 	Sstm8s_clk$CLK_GetSYSCLKSource$488 ==.
                                   2387 ;	../SPL/src/stm8s_clk.c: 561: return((CLK_Source_TypeDef)CLK->CMSR);
                                   2388 ; genPointerGet
      0006D5 C6 50 C3         [ 1] 2389 	ld	a, 0x50c3
                                   2390 ; genReturn
                                   2391 ; genLabel
      0006D8                       2392 00101$:
                           0006D8  2393 	Sstm8s_clk$CLK_GetSYSCLKSource$489 ==.
                                   2394 ;	../SPL/src/stm8s_clk.c: 562: }
                                   2395 ; genEndFunction
                           0006D8  2396 	Sstm8s_clk$CLK_GetSYSCLKSource$490 ==.
                           0006D8  2397 	XG$CLK_GetSYSCLKSource$0$0 ==.
      0006D8 81               [ 4] 2398 	ret
                           0006D9  2399 	Sstm8s_clk$CLK_GetSYSCLKSource$491 ==.
                           0006D9  2400 	Sstm8s_clk$CLK_GetClockFreq$492 ==.
                                   2401 ;	../SPL/src/stm8s_clk.c: 569: uint32_t CLK_GetClockFreq(void)
                                   2402 ; genLabel
                                   2403 ;	-----------------------------------------
                                   2404 ;	 function CLK_GetClockFreq
                                   2405 ;	-----------------------------------------
                                   2406 ;	Register assignment might be sub-optimal.
                                   2407 ;	Stack space usage: 4 bytes.
      0006D9                       2408 _CLK_GetClockFreq:
                           0006D9  2409 	Sstm8s_clk$CLK_GetClockFreq$493 ==.
      0006D9 52 04            [ 2] 2410 	sub	sp, #4
                           0006DB  2411 	Sstm8s_clk$CLK_GetClockFreq$494 ==.
                           0006DB  2412 	Sstm8s_clk$CLK_GetClockFreq$495 ==.
                                   2413 ;	../SPL/src/stm8s_clk.c: 576: clocksource = (CLK_Source_TypeDef)CLK->CMSR;
                                   2414 ; genPointerGet
      0006DB C6 50 C3         [ 1] 2415 	ld	a, 0x50c3
      0006DE 6B 04            [ 1] 2416 	ld	(0x04, sp), a
                           0006E0  2417 	Sstm8s_clk$CLK_GetClockFreq$496 ==.
                                   2418 ;	../SPL/src/stm8s_clk.c: 578: if (clocksource == CLK_SOURCE_HSI)
                                   2419 ; genCmpEQorNE
      0006E0 7B 04            [ 1] 2420 	ld	a, (0x04, sp)
      0006E2 A1 E1            [ 1] 2421 	cp	a, #0xe1
      0006E4 26 03            [ 1] 2422 	jrne	00120$
      0006E6 CCr06rEC         [ 2] 2423 	jp	00121$
      0006E9                       2424 00120$:
      0006E9 CCr07r14         [ 2] 2425 	jp	00105$
      0006EC                       2426 00121$:
                           0006EC  2427 	Sstm8s_clk$CLK_GetClockFreq$497 ==.
                                   2428 ; skipping generated iCode
                           0006EC  2429 	Sstm8s_clk$CLK_GetClockFreq$498 ==.
                           0006EC  2430 	Sstm8s_clk$CLK_GetClockFreq$499 ==.
                                   2431 ;	../SPL/src/stm8s_clk.c: 580: tmp = (uint8_t)(CLK->CKDIVR & CLK_CKDIVR_HSIDIV);
                                   2432 ; genPointerGet
      0006EC C6 50 C6         [ 1] 2433 	ld	a, 0x50c6
                                   2434 ; genAnd
      0006EF A4 18            [ 1] 2435 	and	a, #0x18
                           0006F1  2436 	Sstm8s_clk$CLK_GetClockFreq$500 ==.
                                   2437 ;	../SPL/src/stm8s_clk.c: 581: tmp = (uint8_t)(tmp >> 3);
                                   2438 ; genRightShiftLiteral
      0006F1 44               [ 1] 2439 	srl	a
      0006F2 44               [ 1] 2440 	srl	a
      0006F3 44               [ 1] 2441 	srl	a
                           0006F4  2442 	Sstm8s_clk$CLK_GetClockFreq$501 ==.
                                   2443 ;	../SPL/src/stm8s_clk.c: 582: presc = HSIDivFactor[tmp];
                                   2444 ; skipping iCode since result will be rematerialized
                                   2445 ; genPlus
      0006F4 5F               [ 1] 2446 	clrw	x
      0006F5 97               [ 1] 2447 	ld	xl, a
      0006F6 1Cr00r00         [ 2] 2448 	addw	x, #(_HSIDivFactor+0)
                                   2449 ; genPointerGet
      0006F9 F6               [ 1] 2450 	ld	a, (x)
                           0006FA  2451 	Sstm8s_clk$CLK_GetClockFreq$502 ==.
                                   2452 ;	../SPL/src/stm8s_clk.c: 583: clockfrequency = HSI_VALUE / presc;
                                   2453 ; genCast
                                   2454 ; genAssign
      0006FA 5F               [ 1] 2455 	clrw	x
      0006FB 97               [ 1] 2456 	ld	xl, a
      0006FC 90 5F            [ 1] 2457 	clrw	y
                           0006FE  2458 	Sstm8s_clk$CLK_GetClockFreq$503 ==.
                                   2459 ; genIPush
      0006FE 89               [ 2] 2460 	pushw	x
                           0006FF  2461 	Sstm8s_clk$CLK_GetClockFreq$504 ==.
      0006FF 90 89            [ 2] 2462 	pushw	y
                           000701  2463 	Sstm8s_clk$CLK_GetClockFreq$505 ==.
                                   2464 ; genIPush
      000701 4B 00            [ 1] 2465 	push	#0x00
                           000703  2466 	Sstm8s_clk$CLK_GetClockFreq$506 ==.
      000703 4B 24            [ 1] 2467 	push	#0x24
                           000705  2468 	Sstm8s_clk$CLK_GetClockFreq$507 ==.
      000705 4B F4            [ 1] 2469 	push	#0xf4
                           000707  2470 	Sstm8s_clk$CLK_GetClockFreq$508 ==.
      000707 4B 00            [ 1] 2471 	push	#0x00
                           000709  2472 	Sstm8s_clk$CLK_GetClockFreq$509 ==.
                                   2473 ; genCall
      000709 CDr00r00         [ 4] 2474 	call	__divulong
      00070C 5B 08            [ 2] 2475 	addw	sp, #8
                           00070E  2476 	Sstm8s_clk$CLK_GetClockFreq$510 ==.
      00070E 51               [ 1] 2477 	exgw	x, y
                                   2478 ; genAssign
      00070F 17 03            [ 2] 2479 	ldw	(0x03, sp), y
                                   2480 ; genGoto
      000711 CCr07r32         [ 2] 2481 	jp	00106$
                                   2482 ; genLabel
      000714                       2483 00105$:
                           000714  2484 	Sstm8s_clk$CLK_GetClockFreq$511 ==.
                                   2485 ;	../SPL/src/stm8s_clk.c: 585: else if ( clocksource == CLK_SOURCE_LSI)
                                   2486 ; genCmpEQorNE
      000714 7B 04            [ 1] 2487 	ld	a, (0x04, sp)
      000716 A1 D2            [ 1] 2488 	cp	a, #0xd2
      000718 26 03            [ 1] 2489 	jrne	00123$
      00071A CCr07r20         [ 2] 2490 	jp	00124$
      00071D                       2491 00123$:
      00071D CCr07r2A         [ 2] 2492 	jp	00102$
      000720                       2493 00124$:
                           000720  2494 	Sstm8s_clk$CLK_GetClockFreq$512 ==.
                                   2495 ; skipping generated iCode
                           000720  2496 	Sstm8s_clk$CLK_GetClockFreq$513 ==.
                           000720  2497 	Sstm8s_clk$CLK_GetClockFreq$514 ==.
                                   2498 ;	../SPL/src/stm8s_clk.c: 587: clockfrequency = LSI_VALUE;
                                   2499 ; genAssign
      000720 AE F4 00         [ 2] 2500 	ldw	x, #0xf400
      000723 1F 03            [ 2] 2501 	ldw	(0x03, sp), x
      000725 5F               [ 1] 2502 	clrw	x
      000726 5C               [ 1] 2503 	incw	x
                           000727  2504 	Sstm8s_clk$CLK_GetClockFreq$515 ==.
                                   2505 ; genGoto
      000727 CCr07r32         [ 2] 2506 	jp	00106$
                                   2507 ; genLabel
      00072A                       2508 00102$:
                           00072A  2509 	Sstm8s_clk$CLK_GetClockFreq$516 ==.
                           00072A  2510 	Sstm8s_clk$CLK_GetClockFreq$517 ==.
                                   2511 ;	../SPL/src/stm8s_clk.c: 591: clockfrequency = HSE_VALUE;
                                   2512 ; genAssign
      00072A AE 36 00         [ 2] 2513 	ldw	x, #0x3600
      00072D 1F 03            [ 2] 2514 	ldw	(0x03, sp), x
      00072F AE 01 6E         [ 2] 2515 	ldw	x, #0x016e
                           000732  2516 	Sstm8s_clk$CLK_GetClockFreq$518 ==.
                                   2517 ; genLabel
      000732                       2518 00106$:
                           000732  2519 	Sstm8s_clk$CLK_GetClockFreq$519 ==.
                                   2520 ;	../SPL/src/stm8s_clk.c: 594: return((uint32_t)clockfrequency);
                                   2521 ; genReturn
      000732 51               [ 1] 2522 	exgw	x, y
      000733 1E 03            [ 2] 2523 	ldw	x, (0x03, sp)
                                   2524 ; genLabel
      000735                       2525 00107$:
                           000735  2526 	Sstm8s_clk$CLK_GetClockFreq$520 ==.
                                   2527 ;	../SPL/src/stm8s_clk.c: 595: }
                                   2528 ; genEndFunction
      000735 5B 04            [ 2] 2529 	addw	sp, #4
                           000737  2530 	Sstm8s_clk$CLK_GetClockFreq$521 ==.
                           000737  2531 	Sstm8s_clk$CLK_GetClockFreq$522 ==.
                           000737  2532 	XG$CLK_GetClockFreq$0$0 ==.
      000737 81               [ 4] 2533 	ret
                           000738  2534 	Sstm8s_clk$CLK_GetClockFreq$523 ==.
                           000738  2535 	Sstm8s_clk$CLK_AdjustHSICalibrationValue$524 ==.
                                   2536 ;	../SPL/src/stm8s_clk.c: 604: void CLK_AdjustHSICalibrationValue(CLK_HSITrimValue_TypeDef CLK_HSICalibrationValue)
                                   2537 ; genLabel
                                   2538 ;	-----------------------------------------
                                   2539 ;	 function CLK_AdjustHSICalibrationValue
                                   2540 ;	-----------------------------------------
                                   2541 ;	Register assignment is optimal.
                                   2542 ;	Stack space usage: 0 bytes.
      000738                       2543 _CLK_AdjustHSICalibrationValue:
                           000738  2544 	Sstm8s_clk$CLK_AdjustHSICalibrationValue$525 ==.
                           000738  2545 	Sstm8s_clk$CLK_AdjustHSICalibrationValue$526 ==.
                                   2546 ;	../SPL/src/stm8s_clk.c: 607: assert_param(IS_CLK_HSITRIMVALUE_OK(CLK_HSICalibrationValue));
                                   2547 ; genIfx
      000738 0D 03            [ 1] 2548 	tnz	(0x03, sp)
      00073A 26 03            [ 1] 2549 	jrne	00166$
      00073C CCr07r8C         [ 2] 2550 	jp	00104$
      00073F                       2551 00166$:
                                   2552 ; genCmpEQorNE
      00073F 7B 03            [ 1] 2553 	ld	a, (0x03, sp)
      000741 4A               [ 1] 2554 	dec	a
      000742 26 03            [ 1] 2555 	jrne	00168$
      000744 CCr07r8C         [ 2] 2556 	jp	00104$
      000747                       2557 00168$:
                           000747  2558 	Sstm8s_clk$CLK_AdjustHSICalibrationValue$527 ==.
                                   2559 ; skipping generated iCode
                                   2560 ; genCmpEQorNE
      000747 7B 03            [ 1] 2561 	ld	a, (0x03, sp)
      000749 A1 02            [ 1] 2562 	cp	a, #0x02
      00074B 26 03            [ 1] 2563 	jrne	00171$
      00074D CCr07r8C         [ 2] 2564 	jp	00104$
      000750                       2565 00171$:
                           000750  2566 	Sstm8s_clk$CLK_AdjustHSICalibrationValue$528 ==.
                                   2567 ; skipping generated iCode
                                   2568 ; genCmpEQorNE
      000750 7B 03            [ 1] 2569 	ld	a, (0x03, sp)
      000752 A1 03            [ 1] 2570 	cp	a, #0x03
      000754 26 03            [ 1] 2571 	jrne	00174$
      000756 CCr07r8C         [ 2] 2572 	jp	00104$
      000759                       2573 00174$:
                           000759  2574 	Sstm8s_clk$CLK_AdjustHSICalibrationValue$529 ==.
                                   2575 ; skipping generated iCode
                                   2576 ; genCmpEQorNE
      000759 7B 03            [ 1] 2577 	ld	a, (0x03, sp)
      00075B A1 04            [ 1] 2578 	cp	a, #0x04
      00075D 26 03            [ 1] 2579 	jrne	00177$
      00075F CCr07r8C         [ 2] 2580 	jp	00104$
      000762                       2581 00177$:
                           000762  2582 	Sstm8s_clk$CLK_AdjustHSICalibrationValue$530 ==.
                                   2583 ; skipping generated iCode
                                   2584 ; genCmpEQorNE
      000762 7B 03            [ 1] 2585 	ld	a, (0x03, sp)
      000764 A1 05            [ 1] 2586 	cp	a, #0x05
      000766 26 03            [ 1] 2587 	jrne	00180$
      000768 CCr07r8C         [ 2] 2588 	jp	00104$
      00076B                       2589 00180$:
                           00076B  2590 	Sstm8s_clk$CLK_AdjustHSICalibrationValue$531 ==.
                                   2591 ; skipping generated iCode
                                   2592 ; genCmpEQorNE
      00076B 7B 03            [ 1] 2593 	ld	a, (0x03, sp)
      00076D A1 06            [ 1] 2594 	cp	a, #0x06
      00076F 26 03            [ 1] 2595 	jrne	00183$
      000771 CCr07r8C         [ 2] 2596 	jp	00104$
      000774                       2597 00183$:
                           000774  2598 	Sstm8s_clk$CLK_AdjustHSICalibrationValue$532 ==.
                                   2599 ; skipping generated iCode
                                   2600 ; genCmpEQorNE
      000774 7B 03            [ 1] 2601 	ld	a, (0x03, sp)
      000776 A1 07            [ 1] 2602 	cp	a, #0x07
      000778 26 03            [ 1] 2603 	jrne	00186$
      00077A CCr07r8C         [ 2] 2604 	jp	00104$
      00077D                       2605 00186$:
                           00077D  2606 	Sstm8s_clk$CLK_AdjustHSICalibrationValue$533 ==.
                                   2607 ; skipping generated iCode
                                   2608 ; skipping iCode since result will be rematerialized
                                   2609 ; skipping iCode since result will be rematerialized
                                   2610 ; genIPush
      00077D 4B 5F            [ 1] 2611 	push	#0x5f
                           00077F  2612 	Sstm8s_clk$CLK_AdjustHSICalibrationValue$534 ==.
      00077F 4B 02            [ 1] 2613 	push	#0x02
                           000781  2614 	Sstm8s_clk$CLK_AdjustHSICalibrationValue$535 ==.
      000781 5F               [ 1] 2615 	clrw	x
      000782 89               [ 2] 2616 	pushw	x
                           000783  2617 	Sstm8s_clk$CLK_AdjustHSICalibrationValue$536 ==.
                                   2618 ; genIPush
      000783 4Br0C            [ 1] 2619 	push	#<(___str_0+0)
                           000785  2620 	Sstm8s_clk$CLK_AdjustHSICalibrationValue$537 ==.
      000785 4Bs00            [ 1] 2621 	push	#((___str_0+0) >> 8)
                           000787  2622 	Sstm8s_clk$CLK_AdjustHSICalibrationValue$538 ==.
                                   2623 ; genCall
      000787 CDr00r00         [ 4] 2624 	call	_assert_failed
      00078A 5B 06            [ 2] 2625 	addw	sp, #6
                           00078C  2626 	Sstm8s_clk$CLK_AdjustHSICalibrationValue$539 ==.
                                   2627 ; genLabel
      00078C                       2628 00104$:
                           00078C  2629 	Sstm8s_clk$CLK_AdjustHSICalibrationValue$540 ==.
                                   2630 ;	../SPL/src/stm8s_clk.c: 610: CLK->HSITRIMR = (uint8_t)( (uint8_t)(CLK->HSITRIMR & (uint8_t)(~CLK_HSITRIMR_HSITRIM))|((uint8_t)CLK_HSICalibrationValue));
                                   2631 ; genPointerGet
      00078C C6 50 CC         [ 1] 2632 	ld	a, 0x50cc
                                   2633 ; genAnd
      00078F A4 F8            [ 1] 2634 	and	a, #0xf8
                                   2635 ; genOr
      000791 1A 03            [ 1] 2636 	or	a, (0x03, sp)
                                   2637 ; genPointerSet
      000793 C7 50 CC         [ 1] 2638 	ld	0x50cc, a
                                   2639 ; genLabel
      000796                       2640 00101$:
                           000796  2641 	Sstm8s_clk$CLK_AdjustHSICalibrationValue$541 ==.
                                   2642 ;	../SPL/src/stm8s_clk.c: 611: }
                                   2643 ; genEndFunction
                           000796  2644 	Sstm8s_clk$CLK_AdjustHSICalibrationValue$542 ==.
                           000796  2645 	XG$CLK_AdjustHSICalibrationValue$0$0 ==.
      000796 81               [ 4] 2646 	ret
                           000797  2647 	Sstm8s_clk$CLK_AdjustHSICalibrationValue$543 ==.
                           000797  2648 	Sstm8s_clk$CLK_SYSCLKEmergencyClear$544 ==.
                                   2649 ;	../SPL/src/stm8s_clk.c: 622: void CLK_SYSCLKEmergencyClear(void)
                                   2650 ; genLabel
                                   2651 ;	-----------------------------------------
                                   2652 ;	 function CLK_SYSCLKEmergencyClear
                                   2653 ;	-----------------------------------------
                                   2654 ;	Register assignment is optimal.
                                   2655 ;	Stack space usage: 0 bytes.
      000797                       2656 _CLK_SYSCLKEmergencyClear:
                           000797  2657 	Sstm8s_clk$CLK_SYSCLKEmergencyClear$545 ==.
                           000797  2658 	Sstm8s_clk$CLK_SYSCLKEmergencyClear$546 ==.
                                   2659 ;	../SPL/src/stm8s_clk.c: 624: CLK->SWCR &= (uint8_t)(~CLK_SWCR_SWBSY);
                                   2660 ; genPointerGet
      000797 C6 50 C5         [ 1] 2661 	ld	a, 0x50c5
                                   2662 ; genAnd
      00079A A4 FE            [ 1] 2663 	and	a, #0xfe
                                   2664 ; genPointerSet
      00079C C7 50 C5         [ 1] 2665 	ld	0x50c5, a
                                   2666 ; genLabel
      00079F                       2667 00101$:
                           00079F  2668 	Sstm8s_clk$CLK_SYSCLKEmergencyClear$547 ==.
                                   2669 ;	../SPL/src/stm8s_clk.c: 625: }
                                   2670 ; genEndFunction
                           00079F  2671 	Sstm8s_clk$CLK_SYSCLKEmergencyClear$548 ==.
                           00079F  2672 	XG$CLK_SYSCLKEmergencyClear$0$0 ==.
      00079F 81               [ 4] 2673 	ret
                           0007A0  2674 	Sstm8s_clk$CLK_SYSCLKEmergencyClear$549 ==.
                           0007A0  2675 	Sstm8s_clk$CLK_GetFlagStatus$550 ==.
                                   2676 ;	../SPL/src/stm8s_clk.c: 634: FlagStatus CLK_GetFlagStatus(CLK_Flag_TypeDef CLK_FLAG)
                                   2677 ; genLabel
                                   2678 ;	-----------------------------------------
                                   2679 ;	 function CLK_GetFlagStatus
                                   2680 ;	-----------------------------------------
                                   2681 ;	Register assignment might be sub-optimal.
                                   2682 ;	Stack space usage: 1 bytes.
      0007A0                       2683 _CLK_GetFlagStatus:
                           0007A0  2684 	Sstm8s_clk$CLK_GetFlagStatus$551 ==.
      0007A0 88               [ 1] 2685 	push	a
                           0007A1  2686 	Sstm8s_clk$CLK_GetFlagStatus$552 ==.
                           0007A1  2687 	Sstm8s_clk$CLK_GetFlagStatus$553 ==.
                                   2688 ;	../SPL/src/stm8s_clk.c: 641: assert_param(IS_CLK_FLAG_OK(CLK_FLAG));
                                   2689 ; genCast
                                   2690 ; genAssign
      0007A1 1E 04            [ 2] 2691 	ldw	x, (0x04, sp)
                                   2692 ; genCmpEQorNE
      0007A3 A3 01 10         [ 2] 2693 	cpw	x, #0x0110
      0007A6 26 03            [ 1] 2694 	jrne	00215$
      0007A8 CCr07rFE         [ 2] 2695 	jp	00119$
      0007AB                       2696 00215$:
                           0007AB  2697 	Sstm8s_clk$CLK_GetFlagStatus$554 ==.
                                   2698 ; skipping generated iCode
                                   2699 ; genCmpEQorNE
      0007AB A3 01 02         [ 2] 2700 	cpw	x, #0x0102
      0007AE 26 03            [ 1] 2701 	jrne	00218$
      0007B0 CCr07rFE         [ 2] 2702 	jp	00119$
      0007B3                       2703 00218$:
                           0007B3  2704 	Sstm8s_clk$CLK_GetFlagStatus$555 ==.
                                   2705 ; skipping generated iCode
                                   2706 ; genCmpEQorNE
      0007B3 A3 02 02         [ 2] 2707 	cpw	x, #0x0202
      0007B6 26 03            [ 1] 2708 	jrne	00221$
      0007B8 CCr07rFE         [ 2] 2709 	jp	00119$
      0007BB                       2710 00221$:
                           0007BB  2711 	Sstm8s_clk$CLK_GetFlagStatus$556 ==.
                                   2712 ; skipping generated iCode
                                   2713 ; genCmpEQorNE
      0007BB A3 03 08         [ 2] 2714 	cpw	x, #0x0308
      0007BE 26 03            [ 1] 2715 	jrne	00224$
      0007C0 CCr07rFE         [ 2] 2716 	jp	00119$
      0007C3                       2717 00224$:
                           0007C3  2718 	Sstm8s_clk$CLK_GetFlagStatus$557 ==.
                                   2719 ; skipping generated iCode
                                   2720 ; genCmpEQorNE
      0007C3 A3 03 01         [ 2] 2721 	cpw	x, #0x0301
      0007C6 26 03            [ 1] 2722 	jrne	00227$
      0007C8 CCr07rFE         [ 2] 2723 	jp	00119$
      0007CB                       2724 00227$:
                           0007CB  2725 	Sstm8s_clk$CLK_GetFlagStatus$558 ==.
                                   2726 ; skipping generated iCode
                                   2727 ; genCmpEQorNE
      0007CB A3 04 08         [ 2] 2728 	cpw	x, #0x0408
      0007CE 26 03            [ 1] 2729 	jrne	00230$
      0007D0 CCr07rFE         [ 2] 2730 	jp	00119$
      0007D3                       2731 00230$:
                           0007D3  2732 	Sstm8s_clk$CLK_GetFlagStatus$559 ==.
                                   2733 ; skipping generated iCode
                                   2734 ; genCmpEQorNE
      0007D3 A3 04 02         [ 2] 2735 	cpw	x, #0x0402
      0007D6 26 03            [ 1] 2736 	jrne	00233$
      0007D8 CCr07rFE         [ 2] 2737 	jp	00119$
      0007DB                       2738 00233$:
                           0007DB  2739 	Sstm8s_clk$CLK_GetFlagStatus$560 ==.
                                   2740 ; skipping generated iCode
                                   2741 ; genCmpEQorNE
      0007DB A3 05 04         [ 2] 2742 	cpw	x, #0x0504
      0007DE 26 03            [ 1] 2743 	jrne	00236$
      0007E0 CCr07rFE         [ 2] 2744 	jp	00119$
      0007E3                       2745 00236$:
                           0007E3  2746 	Sstm8s_clk$CLK_GetFlagStatus$561 ==.
                                   2747 ; skipping generated iCode
                                   2748 ; genCmpEQorNE
      0007E3 A3 05 02         [ 2] 2749 	cpw	x, #0x0502
      0007E6 26 03            [ 1] 2750 	jrne	00239$
      0007E8 CCr07rFE         [ 2] 2751 	jp	00119$
      0007EB                       2752 00239$:
                           0007EB  2753 	Sstm8s_clk$CLK_GetFlagStatus$562 ==.
                                   2754 ; skipping generated iCode
                                   2755 ; skipping iCode since result will be rematerialized
                                   2756 ; skipping iCode since result will be rematerialized
                                   2757 ; genIPush
      0007EB 89               [ 2] 2758 	pushw	x
                           0007EC  2759 	Sstm8s_clk$CLK_GetFlagStatus$563 ==.
      0007EC 4B 81            [ 1] 2760 	push	#0x81
                           0007EE  2761 	Sstm8s_clk$CLK_GetFlagStatus$564 ==.
      0007EE 4B 02            [ 1] 2762 	push	#0x02
                           0007F0  2763 	Sstm8s_clk$CLK_GetFlagStatus$565 ==.
      0007F0 4B 00            [ 1] 2764 	push	#0x00
                           0007F2  2765 	Sstm8s_clk$CLK_GetFlagStatus$566 ==.
      0007F2 4B 00            [ 1] 2766 	push	#0x00
                           0007F4  2767 	Sstm8s_clk$CLK_GetFlagStatus$567 ==.
                                   2768 ; genIPush
      0007F4 4Br0C            [ 1] 2769 	push	#<(___str_0+0)
                           0007F6  2770 	Sstm8s_clk$CLK_GetFlagStatus$568 ==.
      0007F6 4Bs00            [ 1] 2771 	push	#((___str_0+0) >> 8)
                           0007F8  2772 	Sstm8s_clk$CLK_GetFlagStatus$569 ==.
                                   2773 ; genCall
      0007F8 CDr00r00         [ 4] 2774 	call	_assert_failed
      0007FB 5B 06            [ 2] 2775 	addw	sp, #6
                           0007FD  2776 	Sstm8s_clk$CLK_GetFlagStatus$570 ==.
      0007FD 85               [ 2] 2777 	popw	x
                           0007FE  2778 	Sstm8s_clk$CLK_GetFlagStatus$571 ==.
                                   2779 ; genLabel
      0007FE                       2780 00119$:
                           0007FE  2781 	Sstm8s_clk$CLK_GetFlagStatus$572 ==.
                                   2782 ;	../SPL/src/stm8s_clk.c: 644: statusreg = (uint16_t)((uint16_t)CLK_FLAG & (uint16_t)0xFF00);
                                   2783 ; genAnd
      0007FE 4F               [ 1] 2784 	clr	a
                                   2785 ; genAssign
                           0007FF  2786 	Sstm8s_clk$CLK_GetFlagStatus$573 ==.
                                   2787 ;	../SPL/src/stm8s_clk.c: 647: if (statusreg == 0x0100) /* The flag to check is in ICKRregister */
                                   2788 ; genCast
                                   2789 ; genAssign
      0007FF 97               [ 1] 2790 	ld	xl, a
                                   2791 ; genCmpEQorNE
      000800 A3 01 00         [ 2] 2792 	cpw	x, #0x0100
      000803 26 03            [ 1] 2793 	jrne	00242$
      000805 CCr08r0B         [ 2] 2794 	jp	00243$
      000808                       2795 00242$:
      000808 CCr08r11         [ 2] 2796 	jp	00111$
      00080B                       2797 00243$:
                           00080B  2798 	Sstm8s_clk$CLK_GetFlagStatus$574 ==.
                                   2799 ; skipping generated iCode
                           00080B  2800 	Sstm8s_clk$CLK_GetFlagStatus$575 ==.
                           00080B  2801 	Sstm8s_clk$CLK_GetFlagStatus$576 ==.
                                   2802 ;	../SPL/src/stm8s_clk.c: 649: tmpreg = CLK->ICKR;
                                   2803 ; genPointerGet
      00080B C6 50 C0         [ 1] 2804 	ld	a, 0x50c0
                           00080E  2805 	Sstm8s_clk$CLK_GetFlagStatus$577 ==.
                                   2806 ; genGoto
      00080E CCr08r47         [ 2] 2807 	jp	00112$
                                   2808 ; genLabel
      000811                       2809 00111$:
                           000811  2810 	Sstm8s_clk$CLK_GetFlagStatus$578 ==.
                                   2811 ;	../SPL/src/stm8s_clk.c: 651: else if (statusreg == 0x0200) /* The flag to check is in ECKRregister */
                                   2812 ; genCmpEQorNE
      000811 A3 02 00         [ 2] 2813 	cpw	x, #0x0200
      000814 26 03            [ 1] 2814 	jrne	00245$
      000816 CCr08r1C         [ 2] 2815 	jp	00246$
      000819                       2816 00245$:
      000819 CCr08r22         [ 2] 2817 	jp	00108$
      00081C                       2818 00246$:
                           00081C  2819 	Sstm8s_clk$CLK_GetFlagStatus$579 ==.
                                   2820 ; skipping generated iCode
                           00081C  2821 	Sstm8s_clk$CLK_GetFlagStatus$580 ==.
                           00081C  2822 	Sstm8s_clk$CLK_GetFlagStatus$581 ==.
                                   2823 ;	../SPL/src/stm8s_clk.c: 653: tmpreg = CLK->ECKR;
                                   2824 ; genPointerGet
      00081C C6 50 C1         [ 1] 2825 	ld	a, 0x50c1
                           00081F  2826 	Sstm8s_clk$CLK_GetFlagStatus$582 ==.
                                   2827 ; genGoto
      00081F CCr08r47         [ 2] 2828 	jp	00112$
                                   2829 ; genLabel
      000822                       2830 00108$:
                           000822  2831 	Sstm8s_clk$CLK_GetFlagStatus$583 ==.
                                   2832 ;	../SPL/src/stm8s_clk.c: 655: else if (statusreg == 0x0300) /* The flag to check is in SWIC register */
                                   2833 ; genCmpEQorNE
      000822 A3 03 00         [ 2] 2834 	cpw	x, #0x0300
      000825 26 03            [ 1] 2835 	jrne	00248$
      000827 CCr08r2D         [ 2] 2836 	jp	00249$
      00082A                       2837 00248$:
      00082A CCr08r33         [ 2] 2838 	jp	00105$
      00082D                       2839 00249$:
                           00082D  2840 	Sstm8s_clk$CLK_GetFlagStatus$584 ==.
                                   2841 ; skipping generated iCode
                           00082D  2842 	Sstm8s_clk$CLK_GetFlagStatus$585 ==.
                           00082D  2843 	Sstm8s_clk$CLK_GetFlagStatus$586 ==.
                                   2844 ;	../SPL/src/stm8s_clk.c: 657: tmpreg = CLK->SWCR;
                                   2845 ; genPointerGet
      00082D C6 50 C5         [ 1] 2846 	ld	a, 0x50c5
                           000830  2847 	Sstm8s_clk$CLK_GetFlagStatus$587 ==.
                                   2848 ; genGoto
      000830 CCr08r47         [ 2] 2849 	jp	00112$
                                   2850 ; genLabel
      000833                       2851 00105$:
                           000833  2852 	Sstm8s_clk$CLK_GetFlagStatus$588 ==.
                                   2853 ;	../SPL/src/stm8s_clk.c: 659: else if (statusreg == 0x0400) /* The flag to check is in CSS register */
                                   2854 ; genCmpEQorNE
      000833 A3 04 00         [ 2] 2855 	cpw	x, #0x0400
      000836 26 03            [ 1] 2856 	jrne	00251$
      000838 CCr08r3E         [ 2] 2857 	jp	00252$
      00083B                       2858 00251$:
      00083B CCr08r44         [ 2] 2859 	jp	00102$
      00083E                       2860 00252$:
                           00083E  2861 	Sstm8s_clk$CLK_GetFlagStatus$589 ==.
                                   2862 ; skipping generated iCode
                           00083E  2863 	Sstm8s_clk$CLK_GetFlagStatus$590 ==.
                           00083E  2864 	Sstm8s_clk$CLK_GetFlagStatus$591 ==.
                                   2865 ;	../SPL/src/stm8s_clk.c: 661: tmpreg = CLK->CSSR;
                                   2866 ; genPointerGet
      00083E C6 50 C8         [ 1] 2867 	ld	a, 0x50c8
                           000841  2868 	Sstm8s_clk$CLK_GetFlagStatus$592 ==.
                                   2869 ; genGoto
      000841 CCr08r47         [ 2] 2870 	jp	00112$
                                   2871 ; genLabel
      000844                       2872 00102$:
                           000844  2873 	Sstm8s_clk$CLK_GetFlagStatus$593 ==.
                           000844  2874 	Sstm8s_clk$CLK_GetFlagStatus$594 ==.
                                   2875 ;	../SPL/src/stm8s_clk.c: 665: tmpreg = CLK->CCOR;
                                   2876 ; genPointerGet
      000844 C6 50 C9         [ 1] 2877 	ld	a, 0x50c9
                           000847  2878 	Sstm8s_clk$CLK_GetFlagStatus$595 ==.
                                   2879 ; genLabel
      000847                       2880 00112$:
                           000847  2881 	Sstm8s_clk$CLK_GetFlagStatus$596 ==.
                                   2882 ;	../SPL/src/stm8s_clk.c: 668: if ((tmpreg & (uint8_t)CLK_FLAG) != (uint8_t)RESET)
                                   2883 ; genCast
                                   2884 ; genAssign
      000847 88               [ 1] 2885 	push	a
                           000848  2886 	Sstm8s_clk$CLK_GetFlagStatus$597 ==.
      000848 7B 06            [ 1] 2887 	ld	a, (0x06, sp)
      00084A 6B 02            [ 1] 2888 	ld	(0x02, sp), a
      00084C 84               [ 1] 2889 	pop	a
                           00084D  2890 	Sstm8s_clk$CLK_GetFlagStatus$598 ==.
                                   2891 ; genAnd
      00084D 14 01            [ 1] 2892 	and	a, (0x01, sp)
                                   2893 ; genIfx
      00084F 4D               [ 1] 2894 	tnz	a
      000850 26 03            [ 1] 2895 	jrne	00253$
      000852 CCr08r5A         [ 2] 2896 	jp	00114$
      000855                       2897 00253$:
                           000855  2898 	Sstm8s_clk$CLK_GetFlagStatus$599 ==.
                           000855  2899 	Sstm8s_clk$CLK_GetFlagStatus$600 ==.
                                   2900 ;	../SPL/src/stm8s_clk.c: 670: bitstatus = SET;
                                   2901 ; genAssign
      000855 A6 01            [ 1] 2902 	ld	a, #0x01
                           000857  2903 	Sstm8s_clk$CLK_GetFlagStatus$601 ==.
                                   2904 ; genGoto
      000857 CCr08r5B         [ 2] 2905 	jp	00115$
                                   2906 ; genLabel
      00085A                       2907 00114$:
                           00085A  2908 	Sstm8s_clk$CLK_GetFlagStatus$602 ==.
                           00085A  2909 	Sstm8s_clk$CLK_GetFlagStatus$603 ==.
                                   2910 ;	../SPL/src/stm8s_clk.c: 674: bitstatus = RESET;
                                   2911 ; genAssign
      00085A 4F               [ 1] 2912 	clr	a
                           00085B  2913 	Sstm8s_clk$CLK_GetFlagStatus$604 ==.
                                   2914 ; genLabel
      00085B                       2915 00115$:
                           00085B  2916 	Sstm8s_clk$CLK_GetFlagStatus$605 ==.
                                   2917 ;	../SPL/src/stm8s_clk.c: 678: return((FlagStatus)bitstatus);
                                   2918 ; genReturn
                                   2919 ; genLabel
      00085B                       2920 00116$:
                           00085B  2921 	Sstm8s_clk$CLK_GetFlagStatus$606 ==.
                                   2922 ;	../SPL/src/stm8s_clk.c: 679: }
                                   2923 ; genEndFunction
      00085B 5B 01            [ 2] 2924 	addw	sp, #1
                           00085D  2925 	Sstm8s_clk$CLK_GetFlagStatus$607 ==.
                           00085D  2926 	Sstm8s_clk$CLK_GetFlagStatus$608 ==.
                           00085D  2927 	XG$CLK_GetFlagStatus$0$0 ==.
      00085D 81               [ 4] 2928 	ret
                           00085E  2929 	Sstm8s_clk$CLK_GetFlagStatus$609 ==.
                           00085E  2930 	Sstm8s_clk$CLK_GetITStatus$610 ==.
                                   2931 ;	../SPL/src/stm8s_clk.c: 687: ITStatus CLK_GetITStatus(CLK_IT_TypeDef CLK_IT)
                                   2932 ; genLabel
                                   2933 ;	-----------------------------------------
                                   2934 ;	 function CLK_GetITStatus
                                   2935 ;	-----------------------------------------
                                   2936 ;	Register assignment might be sub-optimal.
                                   2937 ;	Stack space usage: 0 bytes.
      00085E                       2938 _CLK_GetITStatus:
                           00085E  2939 	Sstm8s_clk$CLK_GetITStatus$611 ==.
                           00085E  2940 	Sstm8s_clk$CLK_GetITStatus$612 ==.
                                   2941 ;	../SPL/src/stm8s_clk.c: 692: assert_param(IS_CLK_IT_OK(CLK_IT));
                                   2942 ; genCmpEQorNE
      00085E 7B 03            [ 1] 2943 	ld	a, (0x03, sp)
      000860 A1 1C            [ 1] 2944 	cp	a, #0x1c
      000862 26 05            [ 1] 2945 	jrne	00143$
      000864 A6 01            [ 1] 2946 	ld	a, #0x01
      000866 CCr08r6A         [ 2] 2947 	jp	00144$
      000869                       2948 00143$:
      000869 4F               [ 1] 2949 	clr	a
      00086A                       2950 00144$:
                           00086A  2951 	Sstm8s_clk$CLK_GetITStatus$613 ==.
                                   2952 ; genCmpEQorNE
      00086A 88               [ 1] 2953 	push	a
                           00086B  2954 	Sstm8s_clk$CLK_GetITStatus$614 ==.
      00086B 7B 04            [ 1] 2955 	ld	a, (0x04, sp)
      00086D A1 0C            [ 1] 2956 	cp	a, #0x0c
      00086F 84               [ 1] 2957 	pop	a
                           000870  2958 	Sstm8s_clk$CLK_GetITStatus$615 ==.
      000870 26 03            [ 1] 2959 	jrne	00146$
      000872 CCr08r8C         [ 2] 2960 	jp	00113$
      000875                       2961 00146$:
                           000875  2962 	Sstm8s_clk$CLK_GetITStatus$616 ==.
                                   2963 ; skipping generated iCode
                                   2964 ; genIfx
      000875 4D               [ 1] 2965 	tnz	a
      000876 27 03            [ 1] 2966 	jreq	00148$
      000878 CCr08r8C         [ 2] 2967 	jp	00113$
      00087B                       2968 00148$:
                                   2969 ; skipping iCode since result will be rematerialized
                                   2970 ; skipping iCode since result will be rematerialized
                                   2971 ; genIPush
      00087B 88               [ 1] 2972 	push	a
                           00087C  2973 	Sstm8s_clk$CLK_GetITStatus$617 ==.
      00087C 4B B4            [ 1] 2974 	push	#0xb4
                           00087E  2975 	Sstm8s_clk$CLK_GetITStatus$618 ==.
      00087E 4B 02            [ 1] 2976 	push	#0x02
                           000880  2977 	Sstm8s_clk$CLK_GetITStatus$619 ==.
      000880 5F               [ 1] 2978 	clrw	x
      000881 89               [ 2] 2979 	pushw	x
                           000882  2980 	Sstm8s_clk$CLK_GetITStatus$620 ==.
                                   2981 ; genIPush
      000882 4Br0C            [ 1] 2982 	push	#<(___str_0+0)
                           000884  2983 	Sstm8s_clk$CLK_GetITStatus$621 ==.
      000884 4Bs00            [ 1] 2984 	push	#((___str_0+0) >> 8)
                           000886  2985 	Sstm8s_clk$CLK_GetITStatus$622 ==.
                                   2986 ; genCall
      000886 CDr00r00         [ 4] 2987 	call	_assert_failed
      000889 5B 06            [ 2] 2988 	addw	sp, #6
                           00088B  2989 	Sstm8s_clk$CLK_GetITStatus$623 ==.
      00088B 84               [ 1] 2990 	pop	a
                           00088C  2991 	Sstm8s_clk$CLK_GetITStatus$624 ==.
                                   2992 ; genLabel
      00088C                       2993 00113$:
                           00088C  2994 	Sstm8s_clk$CLK_GetITStatus$625 ==.
                                   2995 ;	../SPL/src/stm8s_clk.c: 694: if (CLK_IT == CLK_IT_SWIF)
                                   2996 ; genAssign
                                   2997 ; genIfx
      00088C 4D               [ 1] 2998 	tnz	a
      00088D 26 03            [ 1] 2999 	jrne	00149$
      00088F CCr08rAA         [ 2] 3000 	jp	00108$
      000892                       3001 00149$:
                           000892  3002 	Sstm8s_clk$CLK_GetITStatus$626 ==.
                           000892  3003 	Sstm8s_clk$CLK_GetITStatus$627 ==.
                                   3004 ;	../SPL/src/stm8s_clk.c: 697: if ((CLK->SWCR & (uint8_t)CLK_IT) == (uint8_t)0x0C)
                                   3005 ; genPointerGet
      000892 C6 50 C5         [ 1] 3006 	ld	a, 0x50c5
                                   3007 ; genAnd
      000895 14 03            [ 1] 3008 	and	a, (0x03, sp)
                                   3009 ; genCmpEQorNE
      000897 A1 0C            [ 1] 3010 	cp	a, #0x0c
      000899 26 03            [ 1] 3011 	jrne	00151$
      00089B CCr08rA1         [ 2] 3012 	jp	00152$
      00089E                       3013 00151$:
      00089E CCr08rA6         [ 2] 3014 	jp	00102$
      0008A1                       3015 00152$:
                           0008A1  3016 	Sstm8s_clk$CLK_GetITStatus$628 ==.
                                   3017 ; skipping generated iCode
                           0008A1  3018 	Sstm8s_clk$CLK_GetITStatus$629 ==.
                           0008A1  3019 	Sstm8s_clk$CLK_GetITStatus$630 ==.
                                   3020 ;	../SPL/src/stm8s_clk.c: 699: bitstatus = SET;
                                   3021 ; genAssign
      0008A1 A6 01            [ 1] 3022 	ld	a, #0x01
                           0008A3  3023 	Sstm8s_clk$CLK_GetITStatus$631 ==.
                                   3024 ; genGoto
      0008A3 CCr08rBF         [ 2] 3025 	jp	00109$
                                   3026 ; genLabel
      0008A6                       3027 00102$:
                           0008A6  3028 	Sstm8s_clk$CLK_GetITStatus$632 ==.
                           0008A6  3029 	Sstm8s_clk$CLK_GetITStatus$633 ==.
                                   3030 ;	../SPL/src/stm8s_clk.c: 703: bitstatus = RESET;
                                   3031 ; genAssign
      0008A6 4F               [ 1] 3032 	clr	a
                           0008A7  3033 	Sstm8s_clk$CLK_GetITStatus$634 ==.
                                   3034 ; genGoto
      0008A7 CCr08rBF         [ 2] 3035 	jp	00109$
                                   3036 ; genLabel
      0008AA                       3037 00108$:
                           0008AA  3038 	Sstm8s_clk$CLK_GetITStatus$635 ==.
                           0008AA  3039 	Sstm8s_clk$CLK_GetITStatus$636 ==.
                                   3040 ;	../SPL/src/stm8s_clk.c: 709: if ((CLK->CSSR & (uint8_t)CLK_IT) == (uint8_t)0x0C)
                                   3041 ; genPointerGet
      0008AA C6 50 C8         [ 1] 3042 	ld	a, 0x50c8
                                   3043 ; genAnd
      0008AD 14 03            [ 1] 3044 	and	a, (0x03, sp)
                                   3045 ; genCmpEQorNE
      0008AF A1 0C            [ 1] 3046 	cp	a, #0x0c
      0008B1 26 03            [ 1] 3047 	jrne	00154$
      0008B3 CCr08rB9         [ 2] 3048 	jp	00155$
      0008B6                       3049 00154$:
      0008B6 CCr08rBE         [ 2] 3050 	jp	00105$
      0008B9                       3051 00155$:
                           0008B9  3052 	Sstm8s_clk$CLK_GetITStatus$637 ==.
                                   3053 ; skipping generated iCode
                           0008B9  3054 	Sstm8s_clk$CLK_GetITStatus$638 ==.
                           0008B9  3055 	Sstm8s_clk$CLK_GetITStatus$639 ==.
                                   3056 ;	../SPL/src/stm8s_clk.c: 711: bitstatus = SET;
                                   3057 ; genAssign
      0008B9 A6 01            [ 1] 3058 	ld	a, #0x01
                           0008BB  3059 	Sstm8s_clk$CLK_GetITStatus$640 ==.
                                   3060 ; genGoto
      0008BB CCr08rBF         [ 2] 3061 	jp	00109$
                                   3062 ; genLabel
      0008BE                       3063 00105$:
                           0008BE  3064 	Sstm8s_clk$CLK_GetITStatus$641 ==.
                           0008BE  3065 	Sstm8s_clk$CLK_GetITStatus$642 ==.
                                   3066 ;	../SPL/src/stm8s_clk.c: 715: bitstatus = RESET;
                                   3067 ; genAssign
      0008BE 4F               [ 1] 3068 	clr	a
                           0008BF  3069 	Sstm8s_clk$CLK_GetITStatus$643 ==.
                                   3070 ; genLabel
      0008BF                       3071 00109$:
                           0008BF  3072 	Sstm8s_clk$CLK_GetITStatus$644 ==.
                                   3073 ;	../SPL/src/stm8s_clk.c: 720: return bitstatus;
                                   3074 ; genReturn
                                   3075 ; genLabel
      0008BF                       3076 00110$:
                           0008BF  3077 	Sstm8s_clk$CLK_GetITStatus$645 ==.
                                   3078 ;	../SPL/src/stm8s_clk.c: 721: }
                                   3079 ; genEndFunction
                           0008BF  3080 	Sstm8s_clk$CLK_GetITStatus$646 ==.
                           0008BF  3081 	XG$CLK_GetITStatus$0$0 ==.
      0008BF 81               [ 4] 3082 	ret
                           0008C0  3083 	Sstm8s_clk$CLK_GetITStatus$647 ==.
                           0008C0  3084 	Sstm8s_clk$CLK_ClearITPendingBit$648 ==.
                                   3085 ;	../SPL/src/stm8s_clk.c: 729: void CLK_ClearITPendingBit(CLK_IT_TypeDef CLK_IT)
                                   3086 ; genLabel
                                   3087 ;	-----------------------------------------
                                   3088 ;	 function CLK_ClearITPendingBit
                                   3089 ;	-----------------------------------------
                                   3090 ;	Register assignment might be sub-optimal.
                                   3091 ;	Stack space usage: 0 bytes.
      0008C0                       3092 _CLK_ClearITPendingBit:
                           0008C0  3093 	Sstm8s_clk$CLK_ClearITPendingBit$649 ==.
                           0008C0  3094 	Sstm8s_clk$CLK_ClearITPendingBit$650 ==.
                                   3095 ;	../SPL/src/stm8s_clk.c: 732: assert_param(IS_CLK_IT_OK(CLK_IT));
                                   3096 ; genCmpEQorNE
      0008C0 7B 03            [ 1] 3097 	ld	a, (0x03, sp)
      0008C2 A1 0C            [ 1] 3098 	cp	a, #0x0c
      0008C4 26 05            [ 1] 3099 	jrne	00127$
      0008C6 A6 01            [ 1] 3100 	ld	a, #0x01
      0008C8 CCr08rCC         [ 2] 3101 	jp	00128$
      0008CB                       3102 00127$:
      0008CB 4F               [ 1] 3103 	clr	a
      0008CC                       3104 00128$:
                           0008CC  3105 	Sstm8s_clk$CLK_ClearITPendingBit$651 ==.
                                   3106 ; genIfx
      0008CC 4D               [ 1] 3107 	tnz	a
      0008CD 27 03            [ 1] 3108 	jreq	00129$
      0008CF CCr08rEE         [ 2] 3109 	jp	00107$
      0008D2                       3110 00129$:
                                   3111 ; genCmpEQorNE
      0008D2 88               [ 1] 3112 	push	a
                           0008D3  3113 	Sstm8s_clk$CLK_ClearITPendingBit$652 ==.
      0008D3 7B 04            [ 1] 3114 	ld	a, (0x04, sp)
      0008D5 A1 1C            [ 1] 3115 	cp	a, #0x1c
      0008D7 84               [ 1] 3116 	pop	a
                           0008D8  3117 	Sstm8s_clk$CLK_ClearITPendingBit$653 ==.
      0008D8 26 03            [ 1] 3118 	jrne	00131$
      0008DA CCr08rEE         [ 2] 3119 	jp	00107$
      0008DD                       3120 00131$:
                           0008DD  3121 	Sstm8s_clk$CLK_ClearITPendingBit$654 ==.
                                   3122 ; skipping generated iCode
                                   3123 ; skipping iCode since result will be rematerialized
                                   3124 ; skipping iCode since result will be rematerialized
                                   3125 ; genIPush
      0008DD 88               [ 1] 3126 	push	a
                           0008DE  3127 	Sstm8s_clk$CLK_ClearITPendingBit$655 ==.
      0008DE 4B DC            [ 1] 3128 	push	#0xdc
                           0008E0  3129 	Sstm8s_clk$CLK_ClearITPendingBit$656 ==.
      0008E0 4B 02            [ 1] 3130 	push	#0x02
                           0008E2  3131 	Sstm8s_clk$CLK_ClearITPendingBit$657 ==.
      0008E2 5F               [ 1] 3132 	clrw	x
      0008E3 89               [ 2] 3133 	pushw	x
                           0008E4  3134 	Sstm8s_clk$CLK_ClearITPendingBit$658 ==.
                                   3135 ; genIPush
      0008E4 4Br0C            [ 1] 3136 	push	#<(___str_0+0)
                           0008E6  3137 	Sstm8s_clk$CLK_ClearITPendingBit$659 ==.
      0008E6 4Bs00            [ 1] 3138 	push	#((___str_0+0) >> 8)
                           0008E8  3139 	Sstm8s_clk$CLK_ClearITPendingBit$660 ==.
                                   3140 ; genCall
      0008E8 CDr00r00         [ 4] 3141 	call	_assert_failed
      0008EB 5B 06            [ 2] 3142 	addw	sp, #6
                           0008ED  3143 	Sstm8s_clk$CLK_ClearITPendingBit$661 ==.
      0008ED 84               [ 1] 3144 	pop	a
                           0008EE  3145 	Sstm8s_clk$CLK_ClearITPendingBit$662 ==.
                                   3146 ; genLabel
      0008EE                       3147 00107$:
                           0008EE  3148 	Sstm8s_clk$CLK_ClearITPendingBit$663 ==.
                                   3149 ;	../SPL/src/stm8s_clk.c: 734: if (CLK_IT == (uint8_t)CLK_IT_CSSD)
                                   3150 ; genAssign
                                   3151 ; genIfx
      0008EE 4D               [ 1] 3152 	tnz	a
      0008EF 26 03            [ 1] 3153 	jrne	00133$
      0008F1 CCr08rFF         [ 2] 3154 	jp	00102$
      0008F4                       3155 00133$:
                           0008F4  3156 	Sstm8s_clk$CLK_ClearITPendingBit$664 ==.
                           0008F4  3157 	Sstm8s_clk$CLK_ClearITPendingBit$665 ==.
                                   3158 ;	../SPL/src/stm8s_clk.c: 737: CLK->CSSR &= (uint8_t)(~CLK_CSSR_CSSD);
                                   3159 ; genPointerGet
      0008F4 C6 50 C8         [ 1] 3160 	ld	a, 0x50c8
                                   3161 ; genAnd
      0008F7 A4 F7            [ 1] 3162 	and	a, #0xf7
                                   3163 ; genPointerSet
      0008F9 C7 50 C8         [ 1] 3164 	ld	0x50c8, a
                           0008FC  3165 	Sstm8s_clk$CLK_ClearITPendingBit$666 ==.
                                   3166 ; genGoto
      0008FC CCr09r07         [ 2] 3167 	jp	00104$
                                   3168 ; genLabel
      0008FF                       3169 00102$:
                           0008FF  3170 	Sstm8s_clk$CLK_ClearITPendingBit$667 ==.
                           0008FF  3171 	Sstm8s_clk$CLK_ClearITPendingBit$668 ==.
                                   3172 ;	../SPL/src/stm8s_clk.c: 742: CLK->SWCR &= (uint8_t)(~CLK_SWCR_SWIF);
                                   3173 ; genPointerGet
      0008FF C6 50 C5         [ 1] 3174 	ld	a, 0x50c5
                                   3175 ; genAnd
      000902 A4 F7            [ 1] 3176 	and	a, #0xf7
                                   3177 ; genPointerSet
      000904 C7 50 C5         [ 1] 3178 	ld	0x50c5, a
                           000907  3179 	Sstm8s_clk$CLK_ClearITPendingBit$669 ==.
                                   3180 ; genLabel
      000907                       3181 00104$:
                           000907  3182 	Sstm8s_clk$CLK_ClearITPendingBit$670 ==.
                                   3183 ;	../SPL/src/stm8s_clk.c: 745: }
                                   3184 ; genEndFunction
                           000907  3185 	Sstm8s_clk$CLK_ClearITPendingBit$671 ==.
                           000907  3186 	XG$CLK_ClearITPendingBit$0$0 ==.
      000907 81               [ 4] 3187 	ret
                           000908  3188 	Sstm8s_clk$CLK_ClearITPendingBit$672 ==.
                                   3189 	.area CODE
                                   3190 	.area CONST
                           000000  3191 G$HSIDivFactor$0_0$0 == .
      000000                       3192 _HSIDivFactor:
      000000 01                    3193 	.db #0x01	; 1
      000001 02                    3194 	.db #0x02	; 2
      000002 04                    3195 	.db #0x04	; 4
      000003 08                    3196 	.db #0x08	; 8
                           000004  3197 G$CLKPrescTable$0_0$0 == .
      000004                       3198 _CLKPrescTable:
      000004 01                    3199 	.db #0x01	; 1
      000005 02                    3200 	.db #0x02	; 2
      000006 04                    3201 	.db #0x04	; 4
      000007 08                    3202 	.db #0x08	; 8
      000008 0A                    3203 	.db #0x0a	; 10
      000009 10                    3204 	.db #0x10	; 16
      00000A 14                    3205 	.db #0x14	; 20
      00000B 28                    3206 	.db #0x28	; 40
                           00000C  3207 Fstm8s_clk$__str_0$0_0$0 == .
                                   3208 	.area CONST
      00000C                       3209 ___str_0:
      00000C 2E 2E 2F 53 50 4C 2F  3210 	.ascii "../SPL/src/stm8s_clk.c"
             73 72 63 2F 73 74 6D
             38 73 5F 63 6C 6B 2E
             63
      000022 00                    3211 	.db 0x00
                                   3212 	.area CODE
                                   3213 	.area INITIALIZER
                                   3214 	.area CABS (ABS)
                                   3215 
                                   3216 	.area .debug_line (NOLOAD)
      000000 00 00 06 A8           3217 	.dw	0,Ldebug_line_end-Ldebug_line_start
      000004                       3218 Ldebug_line_start:
      000004 00 02                 3219 	.dw	2
      000006 00 00 00 77           3220 	.dw	0,Ldebug_line_stmt-6-Ldebug_line_start
      00000A 01                    3221 	.db	1
      00000B 01                    3222 	.db	1
      00000C FB                    3223 	.db	-5
      00000D 0F                    3224 	.db	15
      00000E 0A                    3225 	.db	10
      00000F 00                    3226 	.db	0
      000010 01                    3227 	.db	1
      000011 01                    3228 	.db	1
      000012 01                    3229 	.db	1
      000013 01                    3230 	.db	1
      000014 00                    3231 	.db	0
      000015 00                    3232 	.db	0
      000016 00                    3233 	.db	0
      000017 01                    3234 	.db	1
      000018 43 3A 5C 50 72 6F 67  3235 	.ascii "C:\Program Files\SDCC\bin\..\include\stm8"
             72 61 6D 20 46 69 6C
             65 73 5C 53 44 43 43
             08 69 6E 5C 2E 2E 5C
             69 6E 63 6C 75 64 65
             5C 73 74 6D 38
      000040 00                    3236 	.db	0
      000041 43 3A 5C 50 72 6F 67  3237 	.ascii "C:\Program Files\SDCC\bin\..\include"
             72 61 6D 20 46 69 6C
             65 73 5C 53 44 43 43
             08 69 6E 5C 2E 2E 5C
             69 6E 63 6C 75 64 65
      000064 00                    3238 	.db	0
      000065 00                    3239 	.db	0
      000066 2E 2E 2F 53 50 4C 2F  3240 	.ascii "../SPL/src/stm8s_clk.c"
             73 72 63 2F 73 74 6D
             38 73 5F 63 6C 6B 2E
             63
      00007C 00                    3241 	.db	0
      00007D 00                    3242 	.uleb128	0
      00007E 00                    3243 	.uleb128	0
      00007F 00                    3244 	.uleb128	0
      000080 00                    3245 	.db	0
      000081                       3246 Ldebug_line_stmt:
      000081 00                    3247 	.db	0
      000082 05                    3248 	.uleb128	5
      000083 02                    3249 	.db	2
      000084 00 00r00r00           3250 	.dw	0,(Sstm8s_clk$CLK_DeInit$0)
      000088 03                    3251 	.db	3
      000089 C7 00                 3252 	.sleb128	71
      00008B 01                    3253 	.db	1
      00008C 09                    3254 	.db	9
      00008D 00 00                 3255 	.dw	Sstm8s_clk$CLK_DeInit$2-Sstm8s_clk$CLK_DeInit$0
      00008F 03                    3256 	.db	3
      000090 02                    3257 	.sleb128	2
      000091 01                    3258 	.db	1
      000092 09                    3259 	.db	9
      000093 00 04                 3260 	.dw	Sstm8s_clk$CLK_DeInit$3-Sstm8s_clk$CLK_DeInit$2
      000095 03                    3261 	.db	3
      000096 01                    3262 	.sleb128	1
      000097 01                    3263 	.db	1
      000098 09                    3264 	.db	9
      000099 00 04                 3265 	.dw	Sstm8s_clk$CLK_DeInit$4-Sstm8s_clk$CLK_DeInit$3
      00009B 03                    3266 	.db	3
      00009C 01                    3267 	.sleb128	1
      00009D 01                    3268 	.db	1
      00009E 09                    3269 	.db	9
      00009F 00 04                 3270 	.dw	Sstm8s_clk$CLK_DeInit$5-Sstm8s_clk$CLK_DeInit$4
      0000A1 03                    3271 	.db	3
      0000A2 01                    3272 	.sleb128	1
      0000A3 01                    3273 	.db	1
      0000A4 09                    3274 	.db	9
      0000A5 00 04                 3275 	.dw	Sstm8s_clk$CLK_DeInit$6-Sstm8s_clk$CLK_DeInit$5
      0000A7 03                    3276 	.db	3
      0000A8 01                    3277 	.sleb128	1
      0000A9 01                    3278 	.db	1
      0000AA 09                    3279 	.db	9
      0000AB 00 04                 3280 	.dw	Sstm8s_clk$CLK_DeInit$7-Sstm8s_clk$CLK_DeInit$6
      0000AD 03                    3281 	.db	3
      0000AE 01                    3282 	.sleb128	1
      0000AF 01                    3283 	.db	1
      0000B0 09                    3284 	.db	9
      0000B1 00 04                 3285 	.dw	Sstm8s_clk$CLK_DeInit$8-Sstm8s_clk$CLK_DeInit$7
      0000B3 03                    3286 	.db	3
      0000B4 01                    3287 	.sleb128	1
      0000B5 01                    3288 	.db	1
      0000B6 09                    3289 	.db	9
      0000B7 00 04                 3290 	.dw	Sstm8s_clk$CLK_DeInit$9-Sstm8s_clk$CLK_DeInit$8
      0000B9 03                    3291 	.db	3
      0000BA 01                    3292 	.sleb128	1
      0000BB 01                    3293 	.db	1
      0000BC 09                    3294 	.db	9
      0000BD 00 04                 3295 	.dw	Sstm8s_clk$CLK_DeInit$10-Sstm8s_clk$CLK_DeInit$9
      0000BF 03                    3296 	.db	3
      0000C0 01                    3297 	.sleb128	1
      0000C1 01                    3298 	.db	1
      0000C2 09                    3299 	.db	9
      0000C3 00 04                 3300 	.dw	Sstm8s_clk$CLK_DeInit$11-Sstm8s_clk$CLK_DeInit$10
      0000C5 03                    3301 	.db	3
      0000C6 01                    3302 	.sleb128	1
      0000C7 01                    3303 	.db	1
      0000C8 09                    3304 	.db	9
      0000C9 00 09                 3305 	.dw	Sstm8s_clk$CLK_DeInit$12-Sstm8s_clk$CLK_DeInit$11
      0000CB 03                    3306 	.db	3
      0000CC 02                    3307 	.sleb128	2
      0000CD 01                    3308 	.db	1
      0000CE 09                    3309 	.db	9
      0000CF 00 04                 3310 	.dw	Sstm8s_clk$CLK_DeInit$13-Sstm8s_clk$CLK_DeInit$12
      0000D1 03                    3311 	.db	3
      0000D2 01                    3312 	.sleb128	1
      0000D3 01                    3313 	.db	1
      0000D4 09                    3314 	.db	9
      0000D5 00 04                 3315 	.dw	Sstm8s_clk$CLK_DeInit$14-Sstm8s_clk$CLK_DeInit$13
      0000D7 03                    3316 	.db	3
      0000D8 01                    3317 	.sleb128	1
      0000D9 01                    3318 	.db	1
      0000DA 09                    3319 	.db	9
      0000DB 00 04                 3320 	.dw	Sstm8s_clk$CLK_DeInit$15-Sstm8s_clk$CLK_DeInit$14
      0000DD 03                    3321 	.db	3
      0000DE 01                    3322 	.sleb128	1
      0000DF 01                    3323 	.db	1
      0000E0 09                    3324 	.db	9
      0000E1 00 01                 3325 	.dw	1+Sstm8s_clk$CLK_DeInit$16-Sstm8s_clk$CLK_DeInit$15
      0000E3 00                    3326 	.db	0
      0000E4 01                    3327 	.uleb128	1
      0000E5 01                    3328 	.db	1
      0000E6 00                    3329 	.db	0
      0000E7 05                    3330 	.uleb128	5
      0000E8 02                    3331 	.db	2
      0000E9 00 00r00r3A           3332 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$18)
      0000ED 03                    3333 	.db	3
      0000EE E2 00                 3334 	.sleb128	98
      0000F0 01                    3335 	.db	1
      0000F1 09                    3336 	.db	9
      0000F2 00 00                 3337 	.dw	Sstm8s_clk$CLK_FastHaltWakeUpCmd$20-Sstm8s_clk$CLK_FastHaltWakeUpCmd$18
      0000F4 03                    3338 	.db	3
      0000F5 03                    3339 	.sleb128	3
      0000F6 01                    3340 	.db	1
      0000F7 09                    3341 	.db	9
      0000F8 00 1E                 3342 	.dw	Sstm8s_clk$CLK_FastHaltWakeUpCmd$28-Sstm8s_clk$CLK_FastHaltWakeUpCmd$20
      0000FA 03                    3343 	.db	3
      0000FB 05                    3344 	.sleb128	5
      0000FC 01                    3345 	.db	1
      0000FD 09                    3346 	.db	9
      0000FE 00 03                 3347 	.dw	Sstm8s_clk$CLK_FastHaltWakeUpCmd$29-Sstm8s_clk$CLK_FastHaltWakeUpCmd$28
      000100 03                    3348 	.db	3
      000101 7D                    3349 	.sleb128	-3
      000102 01                    3350 	.db	1
      000103 09                    3351 	.db	9
      000104 00 07                 3352 	.dw	Sstm8s_clk$CLK_FastHaltWakeUpCmd$31-Sstm8s_clk$CLK_FastHaltWakeUpCmd$29
      000106 03                    3353 	.db	3
      000107 03                    3354 	.sleb128	3
      000108 01                    3355 	.db	1
      000109 09                    3356 	.db	9
      00010A 00 08                 3357 	.dw	Sstm8s_clk$CLK_FastHaltWakeUpCmd$34-Sstm8s_clk$CLK_FastHaltWakeUpCmd$31
      00010C 03                    3358 	.db	3
      00010D 05                    3359 	.sleb128	5
      00010E 01                    3360 	.db	1
      00010F 09                    3361 	.db	9
      000110 00 05                 3362 	.dw	Sstm8s_clk$CLK_FastHaltWakeUpCmd$36-Sstm8s_clk$CLK_FastHaltWakeUpCmd$34
      000112 03                    3363 	.db	3
      000113 02                    3364 	.sleb128	2
      000114 01                    3365 	.db	1
      000115 09                    3366 	.db	9
      000116 00 01                 3367 	.dw	1+Sstm8s_clk$CLK_FastHaltWakeUpCmd$37-Sstm8s_clk$CLK_FastHaltWakeUpCmd$36
      000118 00                    3368 	.db	0
      000119 01                    3369 	.uleb128	1
      00011A 01                    3370 	.db	1
      00011B 00                    3371 	.db	0
      00011C 05                    3372 	.uleb128	5
      00011D 02                    3373 	.db	2
      00011E 00 00r00r70           3374 	.dw	0,(Sstm8s_clk$CLK_HSECmd$39)
      000122 03                    3375 	.db	3
      000123 F8 00                 3376 	.sleb128	120
      000125 01                    3377 	.db	1
      000126 09                    3378 	.db	9
      000127 00 00                 3379 	.dw	Sstm8s_clk$CLK_HSECmd$41-Sstm8s_clk$CLK_HSECmd$39
      000129 03                    3380 	.db	3
      00012A 03                    3381 	.sleb128	3
      00012B 01                    3382 	.db	1
      00012C 09                    3383 	.db	9
      00012D 00 1E                 3384 	.dw	Sstm8s_clk$CLK_HSECmd$49-Sstm8s_clk$CLK_HSECmd$41
      00012F 03                    3385 	.db	3
      000130 05                    3386 	.sleb128	5
      000131 01                    3387 	.db	1
      000132 09                    3388 	.db	9
      000133 00 03                 3389 	.dw	Sstm8s_clk$CLK_HSECmd$50-Sstm8s_clk$CLK_HSECmd$49
      000135 03                    3390 	.db	3
      000136 7D                    3391 	.sleb128	-3
      000137 01                    3392 	.db	1
      000138 09                    3393 	.db	9
      000139 00 07                 3394 	.dw	Sstm8s_clk$CLK_HSECmd$52-Sstm8s_clk$CLK_HSECmd$50
      00013B 03                    3395 	.db	3
      00013C 03                    3396 	.sleb128	3
      00013D 01                    3397 	.db	1
      00013E 09                    3398 	.db	9
      00013F 00 08                 3399 	.dw	Sstm8s_clk$CLK_HSECmd$55-Sstm8s_clk$CLK_HSECmd$52
      000141 03                    3400 	.db	3
      000142 05                    3401 	.sleb128	5
      000143 01                    3402 	.db	1
      000144 09                    3403 	.db	9
      000145 00 05                 3404 	.dw	Sstm8s_clk$CLK_HSECmd$57-Sstm8s_clk$CLK_HSECmd$55
      000147 03                    3405 	.db	3
      000148 02                    3406 	.sleb128	2
      000149 01                    3407 	.db	1
      00014A 09                    3408 	.db	9
      00014B 00 01                 3409 	.dw	1+Sstm8s_clk$CLK_HSECmd$58-Sstm8s_clk$CLK_HSECmd$57
      00014D 00                    3410 	.db	0
      00014E 01                    3411 	.uleb128	1
      00014F 01                    3412 	.db	1
      000150 00                    3413 	.db	0
      000151 05                    3414 	.uleb128	5
      000152 02                    3415 	.db	2
      000153 00 00r00rA6           3416 	.dw	0,(Sstm8s_clk$CLK_HSICmd$60)
      000157 03                    3417 	.db	3
      000158 8E 01                 3418 	.sleb128	142
      00015A 01                    3419 	.db	1
      00015B 09                    3420 	.db	9
      00015C 00 00                 3421 	.dw	Sstm8s_clk$CLK_HSICmd$62-Sstm8s_clk$CLK_HSICmd$60
      00015E 03                    3422 	.db	3
      00015F 03                    3423 	.sleb128	3
      000160 01                    3424 	.db	1
      000161 09                    3425 	.db	9
      000162 00 1E                 3426 	.dw	Sstm8s_clk$CLK_HSICmd$70-Sstm8s_clk$CLK_HSICmd$62
      000164 03                    3427 	.db	3
      000165 05                    3428 	.sleb128	5
      000166 01                    3429 	.db	1
      000167 09                    3430 	.db	9
      000168 00 03                 3431 	.dw	Sstm8s_clk$CLK_HSICmd$71-Sstm8s_clk$CLK_HSICmd$70
      00016A 03                    3432 	.db	3
      00016B 7D                    3433 	.sleb128	-3
      00016C 01                    3434 	.db	1
      00016D 09                    3435 	.db	9
      00016E 00 07                 3436 	.dw	Sstm8s_clk$CLK_HSICmd$73-Sstm8s_clk$CLK_HSICmd$71
      000170 03                    3437 	.db	3
      000171 03                    3438 	.sleb128	3
      000172 01                    3439 	.db	1
      000173 09                    3440 	.db	9
      000174 00 08                 3441 	.dw	Sstm8s_clk$CLK_HSICmd$76-Sstm8s_clk$CLK_HSICmd$73
      000176 03                    3442 	.db	3
      000177 05                    3443 	.sleb128	5
      000178 01                    3444 	.db	1
      000179 09                    3445 	.db	9
      00017A 00 05                 3446 	.dw	Sstm8s_clk$CLK_HSICmd$78-Sstm8s_clk$CLK_HSICmd$76
      00017C 03                    3447 	.db	3
      00017D 02                    3448 	.sleb128	2
      00017E 01                    3449 	.db	1
      00017F 09                    3450 	.db	9
      000180 00 01                 3451 	.dw	1+Sstm8s_clk$CLK_HSICmd$79-Sstm8s_clk$CLK_HSICmd$78
      000182 00                    3452 	.db	0
      000183 01                    3453 	.uleb128	1
      000184 01                    3454 	.db	1
      000185 00                    3455 	.db	0
      000186 05                    3456 	.uleb128	5
      000187 02                    3457 	.db	2
      000188 00 00r00rDC           3458 	.dw	0,(Sstm8s_clk$CLK_LSICmd$81)
      00018C 03                    3459 	.db	3
      00018D A5 01                 3460 	.sleb128	165
      00018F 01                    3461 	.db	1
      000190 09                    3462 	.db	9
      000191 00 00                 3463 	.dw	Sstm8s_clk$CLK_LSICmd$83-Sstm8s_clk$CLK_LSICmd$81
      000193 03                    3464 	.db	3
      000194 03                    3465 	.sleb128	3
      000195 01                    3466 	.db	1
      000196 09                    3467 	.db	9
      000197 00 1E                 3468 	.dw	Sstm8s_clk$CLK_LSICmd$91-Sstm8s_clk$CLK_LSICmd$83
      000199 03                    3469 	.db	3
      00019A 05                    3470 	.sleb128	5
      00019B 01                    3471 	.db	1
      00019C 09                    3472 	.db	9
      00019D 00 03                 3473 	.dw	Sstm8s_clk$CLK_LSICmd$92-Sstm8s_clk$CLK_LSICmd$91
      00019F 03                    3474 	.db	3
      0001A0 7D                    3475 	.sleb128	-3
      0001A1 01                    3476 	.db	1
      0001A2 09                    3477 	.db	9
      0001A3 00 07                 3478 	.dw	Sstm8s_clk$CLK_LSICmd$94-Sstm8s_clk$CLK_LSICmd$92
      0001A5 03                    3479 	.db	3
      0001A6 03                    3480 	.sleb128	3
      0001A7 01                    3481 	.db	1
      0001A8 09                    3482 	.db	9
      0001A9 00 08                 3483 	.dw	Sstm8s_clk$CLK_LSICmd$97-Sstm8s_clk$CLK_LSICmd$94
      0001AB 03                    3484 	.db	3
      0001AC 05                    3485 	.sleb128	5
      0001AD 01                    3486 	.db	1
      0001AE 09                    3487 	.db	9
      0001AF 00 05                 3488 	.dw	Sstm8s_clk$CLK_LSICmd$99-Sstm8s_clk$CLK_LSICmd$97
      0001B1 03                    3489 	.db	3
      0001B2 02                    3490 	.sleb128	2
      0001B3 01                    3491 	.db	1
      0001B4 09                    3492 	.db	9
      0001B5 00 01                 3493 	.dw	1+Sstm8s_clk$CLK_LSICmd$100-Sstm8s_clk$CLK_LSICmd$99
      0001B7 00                    3494 	.db	0
      0001B8 01                    3495 	.uleb128	1
      0001B9 01                    3496 	.db	1
      0001BA 00                    3497 	.db	0
      0001BB 05                    3498 	.uleb128	5
      0001BC 02                    3499 	.db	2
      0001BD 00 00r01r12           3500 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$102)
      0001C1 03                    3501 	.db	3
      0001C2 BC 01                 3502 	.sleb128	188
      0001C4 01                    3503 	.db	1
      0001C5 09                    3504 	.db	9
      0001C6 00 00                 3505 	.dw	Sstm8s_clk$CLK_CCOCmd$104-Sstm8s_clk$CLK_CCOCmd$102
      0001C8 03                    3506 	.db	3
      0001C9 03                    3507 	.sleb128	3
      0001CA 01                    3508 	.db	1
      0001CB 09                    3509 	.db	9
      0001CC 00 1E                 3510 	.dw	Sstm8s_clk$CLK_CCOCmd$112-Sstm8s_clk$CLK_CCOCmd$104
      0001CE 03                    3511 	.db	3
      0001CF 05                    3512 	.sleb128	5
      0001D0 01                    3513 	.db	1
      0001D1 09                    3514 	.db	9
      0001D2 00 03                 3515 	.dw	Sstm8s_clk$CLK_CCOCmd$113-Sstm8s_clk$CLK_CCOCmd$112
      0001D4 03                    3516 	.db	3
      0001D5 7D                    3517 	.sleb128	-3
      0001D6 01                    3518 	.db	1
      0001D7 09                    3519 	.db	9
      0001D8 00 07                 3520 	.dw	Sstm8s_clk$CLK_CCOCmd$115-Sstm8s_clk$CLK_CCOCmd$113
      0001DA 03                    3521 	.db	3
      0001DB 03                    3522 	.sleb128	3
      0001DC 01                    3523 	.db	1
      0001DD 09                    3524 	.db	9
      0001DE 00 08                 3525 	.dw	Sstm8s_clk$CLK_CCOCmd$118-Sstm8s_clk$CLK_CCOCmd$115
      0001E0 03                    3526 	.db	3
      0001E1 05                    3527 	.sleb128	5
      0001E2 01                    3528 	.db	1
      0001E3 09                    3529 	.db	9
      0001E4 00 05                 3530 	.dw	Sstm8s_clk$CLK_CCOCmd$120-Sstm8s_clk$CLK_CCOCmd$118
      0001E6 03                    3531 	.db	3
      0001E7 02                    3532 	.sleb128	2
      0001E8 01                    3533 	.db	1
      0001E9 09                    3534 	.db	9
      0001EA 00 01                 3535 	.dw	1+Sstm8s_clk$CLK_CCOCmd$121-Sstm8s_clk$CLK_CCOCmd$120
      0001EC 00                    3536 	.db	0
      0001ED 01                    3537 	.uleb128	1
      0001EE 01                    3538 	.db	1
      0001EF 00                    3539 	.db	0
      0001F0 05                    3540 	.uleb128	5
      0001F1 02                    3541 	.db	2
      0001F2 00 00r01r48           3542 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$123)
      0001F6 03                    3543 	.db	3
      0001F7 D4 01                 3544 	.sleb128	212
      0001F9 01                    3545 	.db	1
      0001FA 09                    3546 	.db	9
      0001FB 00 00                 3547 	.dw	Sstm8s_clk$CLK_ClockSwitchCmd$125-Sstm8s_clk$CLK_ClockSwitchCmd$123
      0001FD 03                    3548 	.db	3
      0001FE 03                    3549 	.sleb128	3
      0001FF 01                    3550 	.db	1
      000200 09                    3551 	.db	9
      000201 00 1E                 3552 	.dw	Sstm8s_clk$CLK_ClockSwitchCmd$133-Sstm8s_clk$CLK_ClockSwitchCmd$125
      000203 03                    3553 	.db	3
      000204 05                    3554 	.sleb128	5
      000205 01                    3555 	.db	1
      000206 09                    3556 	.db	9
      000207 00 03                 3557 	.dw	Sstm8s_clk$CLK_ClockSwitchCmd$134-Sstm8s_clk$CLK_ClockSwitchCmd$133
      000209 03                    3558 	.db	3
      00020A 7D                    3559 	.sleb128	-3
      00020B 01                    3560 	.db	1
      00020C 09                    3561 	.db	9
      00020D 00 07                 3562 	.dw	Sstm8s_clk$CLK_ClockSwitchCmd$136-Sstm8s_clk$CLK_ClockSwitchCmd$134
      00020F 03                    3563 	.db	3
      000210 03                    3564 	.sleb128	3
      000211 01                    3565 	.db	1
      000212 09                    3566 	.db	9
      000213 00 08                 3567 	.dw	Sstm8s_clk$CLK_ClockSwitchCmd$139-Sstm8s_clk$CLK_ClockSwitchCmd$136
      000215 03                    3568 	.db	3
      000216 05                    3569 	.sleb128	5
      000217 01                    3570 	.db	1
      000218 09                    3571 	.db	9
      000219 00 05                 3572 	.dw	Sstm8s_clk$CLK_ClockSwitchCmd$141-Sstm8s_clk$CLK_ClockSwitchCmd$139
      00021B 03                    3573 	.db	3
      00021C 02                    3574 	.sleb128	2
      00021D 01                    3575 	.db	1
      00021E 09                    3576 	.db	9
      00021F 00 01                 3577 	.dw	1+Sstm8s_clk$CLK_ClockSwitchCmd$142-Sstm8s_clk$CLK_ClockSwitchCmd$141
      000221 00                    3578 	.db	0
      000222 01                    3579 	.uleb128	1
      000223 01                    3580 	.db	1
      000224 00                    3581 	.db	0
      000225 05                    3582 	.uleb128	5
      000226 02                    3583 	.db	2
      000227 00 00r01r7E           3584 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$144)
      00022B 03                    3585 	.db	3
      00022C ED 01                 3586 	.sleb128	237
      00022E 01                    3587 	.db	1
      00022F 09                    3588 	.db	9
      000230 00 00                 3589 	.dw	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$146-Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$144
      000232 03                    3590 	.db	3
      000233 03                    3591 	.sleb128	3
      000234 01                    3592 	.db	1
      000235 09                    3593 	.db	9
      000236 00 1E                 3594 	.dw	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$154-Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$146
      000238 03                    3595 	.db	3
      000239 05                    3596 	.sleb128	5
      00023A 01                    3597 	.db	1
      00023B 09                    3598 	.db	9
      00023C 00 03                 3599 	.dw	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$155-Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$154
      00023E 03                    3600 	.db	3
      00023F 7D                    3601 	.sleb128	-3
      000240 01                    3602 	.db	1
      000241 09                    3603 	.db	9
      000242 00 07                 3604 	.dw	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$157-Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$155
      000244 03                    3605 	.db	3
      000245 03                    3606 	.sleb128	3
      000246 01                    3607 	.db	1
      000247 09                    3608 	.db	9
      000248 00 08                 3609 	.dw	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$160-Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$157
      00024A 03                    3610 	.db	3
      00024B 05                    3611 	.sleb128	5
      00024C 01                    3612 	.db	1
      00024D 09                    3613 	.db	9
      00024E 00 05                 3614 	.dw	Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$162-Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$160
      000250 03                    3615 	.db	3
      000251 02                    3616 	.sleb128	2
      000252 01                    3617 	.db	1
      000253 09                    3618 	.db	9
      000254 00 01                 3619 	.dw	1+Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$163-Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$162
      000256 00                    3620 	.db	0
      000257 01                    3621 	.uleb128	1
      000258 01                    3622 	.db	1
      000259 00                    3623 	.db	0
      00025A 05                    3624 	.uleb128	5
      00025B 02                    3625 	.db	2
      00025C 00 00r01rB4           3626 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$165)
      000260 03                    3627 	.db	3
      000261 86 02                 3628 	.sleb128	262
      000263 01                    3629 	.db	1
      000264 09                    3630 	.db	9
      000265 00 01                 3631 	.dw	Sstm8s_clk$CLK_PeripheralClockConfig$168-Sstm8s_clk$CLK_PeripheralClockConfig$165
      000267 03                    3632 	.db	3
      000268 03                    3633 	.sleb128	3
      000269 01                    3634 	.db	1
      00026A 09                    3635 	.db	9
      00026B 00 1E                 3636 	.dw	Sstm8s_clk$CLK_PeripheralClockConfig$176-Sstm8s_clk$CLK_PeripheralClockConfig$168
      00026D 03                    3637 	.db	3
      00026E 01                    3638 	.sleb128	1
      00026F 01                    3639 	.db	1
      000270 09                    3640 	.db	9
      000271 00 A0                 3641 	.dw	Sstm8s_clk$CLK_PeripheralClockConfig$193-Sstm8s_clk$CLK_PeripheralClockConfig$176
      000273 03                    3642 	.db	3
      000274 07                    3643 	.sleb128	7
      000275 01                    3644 	.db	1
      000276 09                    3645 	.db	9
      000277 00 12                 3646 	.dw	Sstm8s_clk$CLK_PeripheralClockConfig$196-Sstm8s_clk$CLK_PeripheralClockConfig$193
      000279 03                    3647 	.db	3
      00027A 05                    3648 	.sleb128	5
      00027B 01                    3649 	.db	1
      00027C 09                    3650 	.db	9
      00027D 00 05                 3651 	.dw	Sstm8s_clk$CLK_PeripheralClockConfig$197-Sstm8s_clk$CLK_PeripheralClockConfig$196
      00027F 03                    3652 	.db	3
      000280 76                    3653 	.sleb128	-10
      000281 01                    3654 	.db	1
      000282 09                    3655 	.db	9
      000283 00 09                 3656 	.dw	Sstm8s_clk$CLK_PeripheralClockConfig$198-Sstm8s_clk$CLK_PeripheralClockConfig$197
      000285 03                    3657 	.db	3
      000286 05                    3658 	.sleb128	5
      000287 01                    3659 	.db	1
      000288 09                    3660 	.db	9
      000289 00 03                 3661 	.dw	Sstm8s_clk$CLK_PeripheralClockConfig$200-Sstm8s_clk$CLK_PeripheralClockConfig$198
      00028B 03                    3662 	.db	3
      00028C 7D                    3663 	.sleb128	-3
      00028D 01                    3664 	.db	1
      00028E 09                    3665 	.db	9
      00028F 00 07                 3666 	.dw	Sstm8s_clk$CLK_PeripheralClockConfig$202-Sstm8s_clk$CLK_PeripheralClockConfig$200
      000291 03                    3667 	.db	3
      000292 03                    3668 	.sleb128	3
      000293 01                    3669 	.db	1
      000294 09                    3670 	.db	9
      000295 00 08                 3671 	.dw	Sstm8s_clk$CLK_PeripheralClockConfig$205-Sstm8s_clk$CLK_PeripheralClockConfig$202
      000297 03                    3672 	.db	3
      000298 05                    3673 	.sleb128	5
      000299 01                    3674 	.db	1
      00029A 09                    3675 	.db	9
      00029B 00 08                 3676 	.dw	Sstm8s_clk$CLK_PeripheralClockConfig$207-Sstm8s_clk$CLK_PeripheralClockConfig$205
      00029D 03                    3677 	.db	3
      00029E 08                    3678 	.sleb128	8
      00029F 01                    3679 	.db	1
      0002A0 09                    3680 	.db	9
      0002A1 00 03                 3681 	.dw	Sstm8s_clk$CLK_PeripheralClockConfig$209-Sstm8s_clk$CLK_PeripheralClockConfig$207
      0002A3 03                    3682 	.db	3
      0002A4 7D                    3683 	.sleb128	-3
      0002A5 01                    3684 	.db	1
      0002A6 09                    3685 	.db	9
      0002A7 00 07                 3686 	.dw	Sstm8s_clk$CLK_PeripheralClockConfig$211-Sstm8s_clk$CLK_PeripheralClockConfig$209
      0002A9 03                    3687 	.db	3
      0002AA 03                    3688 	.sleb128	3
      0002AB 01                    3689 	.db	1
      0002AC 09                    3690 	.db	9
      0002AD 00 08                 3691 	.dw	Sstm8s_clk$CLK_PeripheralClockConfig$214-Sstm8s_clk$CLK_PeripheralClockConfig$211
      0002AF 03                    3692 	.db	3
      0002B0 05                    3693 	.sleb128	5
      0002B1 01                    3694 	.db	1
      0002B2 09                    3695 	.db	9
      0002B3 00 05                 3696 	.dw	Sstm8s_clk$CLK_PeripheralClockConfig$216-Sstm8s_clk$CLK_PeripheralClockConfig$214
      0002B5 03                    3697 	.db	3
      0002B6 03                    3698 	.sleb128	3
      0002B7 01                    3699 	.db	1
      0002B8 09                    3700 	.db	9
      0002B9 00 02                 3701 	.dw	1+Sstm8s_clk$CLK_PeripheralClockConfig$218-Sstm8s_clk$CLK_PeripheralClockConfig$216
      0002BB 00                    3702 	.db	0
      0002BC 01                    3703 	.uleb128	1
      0002BD 01                    3704 	.db	1
      0002BE 00                    3705 	.db	0
      0002BF 05                    3706 	.uleb128	5
      0002C0 02                    3707 	.db	2
      0002C1 00 00r02rC6           3708 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$220)
      0002C5 03                    3709 	.db	3
      0002C6 B4 02                 3710 	.sleb128	308
      0002C8 01                    3711 	.db	1
      0002C9 09                    3712 	.db	9
      0002CA 00 02                 3713 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$223-Sstm8s_clk$CLK_ClockSwitchConfig$220
      0002CC 03                    3714 	.db	3
      0002CD 03                    3715 	.sleb128	3
      0002CE 01                    3716 	.db	1
      0002CF 09                    3717 	.db	9
      0002D0 00 05                 3718 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$224-Sstm8s_clk$CLK_ClockSwitchConfig$223
      0002D2 03                    3719 	.db	3
      0002D3 04                    3720 	.sleb128	4
      0002D4 01                    3721 	.db	1
      0002D5 09                    3722 	.db	9
      0002D6 00 2A                 3723 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$234-Sstm8s_clk$CLK_ClockSwitchConfig$224
      0002D8 03                    3724 	.db	3
      0002D9 01                    3725 	.sleb128	1
      0002DA 01                    3726 	.db	1
      0002DB 09                    3727 	.db	9
      0002DC 00 2B                 3728 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$242-Sstm8s_clk$CLK_ClockSwitchConfig$234
      0002DE 03                    3729 	.db	3
      0002DF 01                    3730 	.sleb128	1
      0002E0 01                    3731 	.db	1
      0002E1 09                    3732 	.db	9
      0002E2 00 1E                 3733 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$250-Sstm8s_clk$CLK_ClockSwitchConfig$242
      0002E4 03                    3734 	.db	3
      0002E5 01                    3735 	.sleb128	1
      0002E6 01                    3736 	.db	1
      0002E7 09                    3737 	.db	9
      0002E8 00 1E                 3738 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$258-Sstm8s_clk$CLK_ClockSwitchConfig$250
      0002EA 03                    3739 	.db	3
      0002EB 03                    3740 	.sleb128	3
      0002EC 01                    3741 	.db	1
      0002ED 09                    3742 	.db	9
      0002EE 00 05                 3743 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$259-Sstm8s_clk$CLK_ClockSwitchConfig$258
      0002F0 03                    3744 	.db	3
      0002F1 06                    3745 	.sleb128	6
      0002F2 01                    3746 	.db	1
      0002F3 09                    3747 	.db	9
      0002F4 00 04                 3748 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$260-Sstm8s_clk$CLK_ClockSwitchConfig$259
      0002F6 03                    3749 	.db	3
      0002F7 7D                    3750 	.sleb128	-3
      0002F8 01                    3751 	.db	1
      0002F9 09                    3752 	.db	9
      0002FA 00 08                 3753 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$262-Sstm8s_clk$CLK_ClockSwitchConfig$260
      0002FC 03                    3754 	.db	3
      0002FD 03                    3755 	.sleb128	3
      0002FE 01                    3756 	.db	1
      0002FF 09                    3757 	.db	9
      000300 00 09                 3758 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$264-Sstm8s_clk$CLK_ClockSwitchConfig$262
      000302 03                    3759 	.db	3
      000303 03                    3760 	.sleb128	3
      000304 01                    3761 	.db	1
      000305 09                    3762 	.db	9
      000306 00 07                 3763 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$266-Sstm8s_clk$CLK_ClockSwitchConfig$264
      000308 03                    3764 	.db	3
      000309 02                    3765 	.sleb128	2
      00030A 01                    3766 	.db	1
      00030B 09                    3767 	.db	9
      00030C 00 08                 3768 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$269-Sstm8s_clk$CLK_ClockSwitchConfig$266
      00030E 03                    3769 	.db	3
      00030F 04                    3770 	.sleb128	4
      000310 01                    3771 	.db	1
      000311 09                    3772 	.db	9
      000312 00 05                 3773 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$271-Sstm8s_clk$CLK_ClockSwitchConfig$269
      000314 03                    3774 	.db	3
      000315 04                    3775 	.sleb128	4
      000316 01                    3776 	.db	1
      000317 09                    3777 	.db	9
      000318 00 06                 3778 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$273-Sstm8s_clk$CLK_ClockSwitchConfig$271
      00031A 03                    3779 	.db	3
      00031B 03                    3780 	.sleb128	3
      00031C 01                    3781 	.db	1
      00031D 09                    3782 	.db	9
      00031E 00 11                 3783 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$275-Sstm8s_clk$CLK_ClockSwitchConfig$273
      000320 03                    3784 	.db	3
      000321 02                    3785 	.sleb128	2
      000322 01                    3786 	.db	1
      000323 09                    3787 	.db	9
      000324 00 04                 3788 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$278-Sstm8s_clk$CLK_ClockSwitchConfig$275
      000326 03                    3789 	.db	3
      000327 03                    3790 	.sleb128	3
      000328 01                    3791 	.db	1
      000329 09                    3792 	.db	9
      00032A 00 06                 3793 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$280-Sstm8s_clk$CLK_ClockSwitchConfig$278
      00032C 03                    3794 	.db	3
      00032D 02                    3795 	.sleb128	2
      00032E 01                    3796 	.db	1
      00032F 09                    3797 	.db	9
      000330 00 06                 3798 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$283-Sstm8s_clk$CLK_ClockSwitchConfig$280
      000332 03                    3799 	.db	3
      000333 04                    3800 	.sleb128	4
      000334 01                    3801 	.db	1
      000335 09                    3802 	.db	9
      000336 00 04                 3803 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$286-Sstm8s_clk$CLK_ClockSwitchConfig$283
      000338 03                    3804 	.db	3
      000339 06                    3805 	.sleb128	6
      00033A 01                    3806 	.db	1
      00033B 09                    3807 	.db	9
      00033C 00 07                 3808 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$288-Sstm8s_clk$CLK_ClockSwitchConfig$286
      00033E 03                    3809 	.db	3
      00033F 02                    3810 	.sleb128	2
      000340 01                    3811 	.db	1
      000341 09                    3812 	.db	9
      000342 00 09                 3813 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$291-Sstm8s_clk$CLK_ClockSwitchConfig$288
      000344 03                    3814 	.db	3
      000345 04                    3815 	.sleb128	4
      000346 01                    3816 	.db	1
      000347 09                    3817 	.db	9
      000348 00 06                 3818 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$293-Sstm8s_clk$CLK_ClockSwitchConfig$291
      00034A 03                    3819 	.db	3
      00034B 04                    3820 	.sleb128	4
      00034C 01                    3821 	.db	1
      00034D 09                    3822 	.db	9
      00034E 00 06                 3823 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$295-Sstm8s_clk$CLK_ClockSwitchConfig$293
      000350 03                    3824 	.db	3
      000351 03                    3825 	.sleb128	3
      000352 01                    3826 	.db	1
      000353 09                    3827 	.db	9
      000354 00 12                 3828 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$297-Sstm8s_clk$CLK_ClockSwitchConfig$295
      000356 03                    3829 	.db	3
      000357 02                    3830 	.sleb128	2
      000358 01                    3831 	.db	1
      000359 09                    3832 	.db	9
      00035A 00 04                 3833 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$300-Sstm8s_clk$CLK_ClockSwitchConfig$297
      00035C 03                    3834 	.db	3
      00035D 03                    3835 	.sleb128	3
      00035E 01                    3836 	.db	1
      00035F 09                    3837 	.db	9
      000360 00 06                 3838 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$302-Sstm8s_clk$CLK_ClockSwitchConfig$300
      000362 03                    3839 	.db	3
      000363 03                    3840 	.sleb128	3
      000364 01                    3841 	.db	1
      000365 09                    3842 	.db	9
      000366 00 08                 3843 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$303-Sstm8s_clk$CLK_ClockSwitchConfig$302
      000368 03                    3844 	.db	3
      000369 01                    3845 	.sleb128	1
      00036A 01                    3846 	.db	1
      00036B 09                    3847 	.db	9
      00036C 00 06                 3848 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$306-Sstm8s_clk$CLK_ClockSwitchConfig$303
      00036E 03                    3849 	.db	3
      00036F 04                    3850 	.sleb128	4
      000370 01                    3851 	.db	1
      000371 09                    3852 	.db	9
      000372 00 01                 3853 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$308-Sstm8s_clk$CLK_ClockSwitchConfig$306
      000374 03                    3854 	.db	3
      000375 03                    3855 	.sleb128	3
      000376 01                    3856 	.db	1
      000377 09                    3857 	.db	9
      000378 00 07                 3858 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$310-Sstm8s_clk$CLK_ClockSwitchConfig$308
      00037A 03                    3859 	.db	3
      00037B 03                    3860 	.sleb128	3
      00037C 01                    3861 	.db	1
      00037D 09                    3862 	.db	9
      00037E 00 13                 3863 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$313-Sstm8s_clk$CLK_ClockSwitchConfig$310
      000380 03                    3864 	.db	3
      000381 02                    3865 	.sleb128	2
      000382 01                    3866 	.db	1
      000383 09                    3867 	.db	9
      000384 00 0B                 3868 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$315-Sstm8s_clk$CLK_ClockSwitchConfig$313
      000386 03                    3869 	.db	3
      000387 02                    3870 	.sleb128	2
      000388 01                    3871 	.db	1
      000389 09                    3872 	.db	9
      00038A 00 13                 3873 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$318-Sstm8s_clk$CLK_ClockSwitchConfig$315
      00038C 03                    3874 	.db	3
      00038D 02                    3875 	.sleb128	2
      00038E 01                    3876 	.db	1
      00038F 09                    3877 	.db	9
      000390 00 0B                 3878 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$320-Sstm8s_clk$CLK_ClockSwitchConfig$318
      000392 03                    3879 	.db	3
      000393 02                    3880 	.sleb128	2
      000394 01                    3881 	.db	1
      000395 09                    3882 	.db	9
      000396 00 13                 3883 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$323-Sstm8s_clk$CLK_ClockSwitchConfig$320
      000398 03                    3884 	.db	3
      000399 02                    3885 	.sleb128	2
      00039A 01                    3886 	.db	1
      00039B 09                    3887 	.db	9
      00039C 00 08                 3888 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$325-Sstm8s_clk$CLK_ClockSwitchConfig$323
      00039E 03                    3889 	.db	3
      00039F 03                    3890 	.sleb128	3
      0003A0 01                    3891 	.db	1
      0003A1 09                    3892 	.db	9
      0003A2 00 01                 3893 	.dw	Sstm8s_clk$CLK_ClockSwitchConfig$326-Sstm8s_clk$CLK_ClockSwitchConfig$325
      0003A4 03                    3894 	.db	3
      0003A5 01                    3895 	.sleb128	1
      0003A6 01                    3896 	.db	1
      0003A7 09                    3897 	.db	9
      0003A8 00 03                 3898 	.dw	1+Sstm8s_clk$CLK_ClockSwitchConfig$328-Sstm8s_clk$CLK_ClockSwitchConfig$326
      0003AA 00                    3899 	.db	0
      0003AB 01                    3900 	.uleb128	1
      0003AC 01                    3901 	.db	1
      0003AD 00                    3902 	.db	0
      0003AE 05                    3903 	.uleb128	5
      0003AF 02                    3904 	.db	2
      0003B0 00 00r04r60           3905 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$330)
      0003B4 03                    3906 	.db	3
      0003B5 9E 03                 3907 	.sleb128	414
      0003B7 01                    3908 	.db	1
      0003B8 09                    3909 	.db	9
      0003B9 00 00                 3910 	.dw	Sstm8s_clk$CLK_HSIPrescalerConfig$332-Sstm8s_clk$CLK_HSIPrescalerConfig$330
      0003BB 03                    3911 	.db	3
      0003BC 03                    3912 	.sleb128	3
      0003BD 01                    3913 	.db	1
      0003BE 09                    3914 	.db	9
      0003BF 00 31                 3915 	.dw	Sstm8s_clk$CLK_HSIPrescalerConfig$342-Sstm8s_clk$CLK_HSIPrescalerConfig$332
      0003C1 03                    3916 	.db	3
      0003C2 03                    3917 	.sleb128	3
      0003C3 01                    3918 	.db	1
      0003C4 09                    3919 	.db	9
      0003C5 00 08                 3920 	.dw	Sstm8s_clk$CLK_HSIPrescalerConfig$343-Sstm8s_clk$CLK_HSIPrescalerConfig$342
      0003C7 03                    3921 	.db	3
      0003C8 03                    3922 	.sleb128	3
      0003C9 01                    3923 	.db	1
      0003CA 09                    3924 	.db	9
      0003CB 00 08                 3925 	.dw	Sstm8s_clk$CLK_HSIPrescalerConfig$344-Sstm8s_clk$CLK_HSIPrescalerConfig$343
      0003CD 03                    3926 	.db	3
      0003CE 01                    3927 	.sleb128	1
      0003CF 01                    3928 	.db	1
      0003D0 09                    3929 	.db	9
      0003D1 00 01                 3930 	.dw	1+Sstm8s_clk$CLK_HSIPrescalerConfig$345-Sstm8s_clk$CLK_HSIPrescalerConfig$344
      0003D3 00                    3931 	.db	0
      0003D4 01                    3932 	.uleb128	1
      0003D5 01                    3933 	.db	1
      0003D6 00                    3934 	.db	0
      0003D7 05                    3935 	.uleb128	5
      0003D8 02                    3936 	.db	2
      0003D9 00 00r04rA2           3937 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$347)
      0003DD 03                    3938 	.db	3
      0003DE B3 03                 3939 	.sleb128	435
      0003E0 01                    3940 	.db	1
      0003E1 09                    3941 	.db	9
      0003E2 00 00                 3942 	.dw	Sstm8s_clk$CLK_CCOConfig$349-Sstm8s_clk$CLK_CCOConfig$347
      0003E4 03                    3943 	.db	3
      0003E5 03                    3944 	.sleb128	3
      0003E6 01                    3945 	.db	1
      0003E7 09                    3946 	.db	9
      0003E8 00 82                 3947 	.dw	Sstm8s_clk$CLK_CCOConfig$368-Sstm8s_clk$CLK_CCOConfig$349
      0003EA 03                    3948 	.db	3
      0003EB 03                    3949 	.sleb128	3
      0003EC 01                    3950 	.db	1
      0003ED 09                    3951 	.db	9
      0003EE 00 08                 3952 	.dw	Sstm8s_clk$CLK_CCOConfig$369-Sstm8s_clk$CLK_CCOConfig$368
      0003F0 03                    3953 	.db	3
      0003F1 03                    3954 	.sleb128	3
      0003F2 01                    3955 	.db	1
      0003F3 09                    3956 	.db	9
      0003F4 00 08                 3957 	.dw	Sstm8s_clk$CLK_CCOConfig$370-Sstm8s_clk$CLK_CCOConfig$369
      0003F6 03                    3958 	.db	3
      0003F7 03                    3959 	.sleb128	3
      0003F8 01                    3960 	.db	1
      0003F9 09                    3961 	.db	9
      0003FA 00 08                 3962 	.dw	Sstm8s_clk$CLK_CCOConfig$371-Sstm8s_clk$CLK_CCOConfig$370
      0003FC 03                    3963 	.db	3
      0003FD 01                    3964 	.sleb128	1
      0003FE 01                    3965 	.db	1
      0003FF 09                    3966 	.db	9
      000400 00 01                 3967 	.dw	1+Sstm8s_clk$CLK_CCOConfig$372-Sstm8s_clk$CLK_CCOConfig$371
      000402 00                    3968 	.db	0
      000403 01                    3969 	.uleb128	1
      000404 01                    3970 	.db	1
      000405 00                    3971 	.db	0
      000406 05                    3972 	.uleb128	5
      000407 02                    3973 	.db	2
      000408 00 00r05r3D           3974 	.dw	0,(Sstm8s_clk$CLK_ITConfig$374)
      00040C 03                    3975 	.db	3
      00040D CA 03                 3976 	.sleb128	458
      00040F 01                    3977 	.db	1
      000410 09                    3978 	.db	9
      000411 00 01                 3979 	.dw	Sstm8s_clk$CLK_ITConfig$377-Sstm8s_clk$CLK_ITConfig$374
      000413 03                    3980 	.db	3
      000414 03                    3981 	.sleb128	3
      000415 01                    3982 	.db	1
      000416 09                    3983 	.db	9
      000417 00 1E                 3984 	.dw	Sstm8s_clk$CLK_ITConfig$385-Sstm8s_clk$CLK_ITConfig$377
      000419 03                    3985 	.db	3
      00041A 01                    3986 	.sleb128	1
      00041B 01                    3987 	.db	1
      00041C 09                    3988 	.db	9
      00041D 00 3D                 3989 	.dw	Sstm8s_clk$CLK_ITConfig$400-Sstm8s_clk$CLK_ITConfig$385
      00041F 03                    3990 	.db	3
      000420 02                    3991 	.sleb128	2
      000421 01                    3992 	.db	1
      000422 09                    3993 	.db	9
      000423 00 07                 3994 	.dw	Sstm8s_clk$CLK_ITConfig$402-Sstm8s_clk$CLK_ITConfig$400
      000425 03                    3995 	.db	3
      000426 02                    3996 	.sleb128	2
      000427 01                    3997 	.db	1
      000428 09                    3998 	.db	9
      000429 00 0E                 3999 	.dw	Sstm8s_clk$CLK_ITConfig$404-Sstm8s_clk$CLK_ITConfig$402
      00042B 03                    4000 	.db	3
      00042C 03                    4001 	.sleb128	3
      00042D 01                    4002 	.db	1
      00042E 09                    4003 	.db	9
      00042F 00 08                 4004 	.dw	Sstm8s_clk$CLK_ITConfig$405-Sstm8s_clk$CLK_ITConfig$404
      000431 03                    4005 	.db	3
      000432 01                    4006 	.sleb128	1
      000433 01                    4007 	.db	1
      000434 09                    4008 	.db	9
      000435 00 03                 4009 	.dw	Sstm8s_clk$CLK_ITConfig$406-Sstm8s_clk$CLK_ITConfig$405
      000437 03                    4010 	.db	3
      000438 01                    4011 	.sleb128	1
      000439 01                    4012 	.db	1
      00043A 09                    4013 	.db	9
      00043B 00 00                 4014 	.dw	Sstm8s_clk$CLK_ITConfig$407-Sstm8s_clk$CLK_ITConfig$406
      00043D 03                    4015 	.db	3
      00043E 01                    4016 	.sleb128	1
      00043F 01                    4017 	.db	1
      000440 09                    4018 	.db	9
      000441 00 08                 4019 	.dw	Sstm8s_clk$CLK_ITConfig$408-Sstm8s_clk$CLK_ITConfig$407
      000443 03                    4020 	.db	3
      000444 01                    4021 	.sleb128	1
      000445 01                    4022 	.db	1
      000446 09                    4023 	.db	9
      000447 00 03                 4024 	.dw	Sstm8s_clk$CLK_ITConfig$410-Sstm8s_clk$CLK_ITConfig$408
      000449 03                    4025 	.db	3
      00044A 03                    4026 	.sleb128	3
      00044B 01                    4027 	.db	1
      00044C 09                    4028 	.db	9
      00044D 00 00                 4029 	.dw	Sstm8s_clk$CLK_ITConfig$412-Sstm8s_clk$CLK_ITConfig$410
      00044F 03                    4030 	.db	3
      000450 04                    4031 	.sleb128	4
      000451 01                    4032 	.db	1
      000452 09                    4033 	.db	9
      000453 00 0E                 4034 	.dw	Sstm8s_clk$CLK_ITConfig$414-Sstm8s_clk$CLK_ITConfig$412
      000455 03                    4035 	.db	3
      000456 03                    4036 	.sleb128	3
      000457 01                    4037 	.db	1
      000458 09                    4038 	.db	9
      000459 00 08                 4039 	.dw	Sstm8s_clk$CLK_ITConfig$415-Sstm8s_clk$CLK_ITConfig$414
      00045B 03                    4040 	.db	3
      00045C 01                    4041 	.sleb128	1
      00045D 01                    4042 	.db	1
      00045E 09                    4043 	.db	9
      00045F 00 03                 4044 	.dw	Sstm8s_clk$CLK_ITConfig$416-Sstm8s_clk$CLK_ITConfig$415
      000461 03                    4045 	.db	3
      000462 01                    4046 	.sleb128	1
      000463 01                    4047 	.db	1
      000464 09                    4048 	.db	9
      000465 00 00                 4049 	.dw	Sstm8s_clk$CLK_ITConfig$417-Sstm8s_clk$CLK_ITConfig$416
      000467 03                    4050 	.db	3
      000468 01                    4051 	.sleb128	1
      000469 01                    4052 	.db	1
      00046A 09                    4053 	.db	9
      00046B 00 08                 4054 	.dw	Sstm8s_clk$CLK_ITConfig$419-Sstm8s_clk$CLK_ITConfig$417
      00046D 03                    4055 	.db	3
      00046E 04                    4056 	.sleb128	4
      00046F 01                    4057 	.db	1
      000470 09                    4058 	.db	9
      000471 00 00                 4059 	.dw	Sstm8s_clk$CLK_ITConfig$420-Sstm8s_clk$CLK_ITConfig$419
      000473 03                    4060 	.db	3
      000474 02                    4061 	.sleb128	2
      000475 01                    4062 	.db	1
      000476 09                    4063 	.db	9
      000477 00 02                 4064 	.dw	1+Sstm8s_clk$CLK_ITConfig$422-Sstm8s_clk$CLK_ITConfig$420
      000479 00                    4065 	.db	0
      00047A 01                    4066 	.uleb128	1
      00047B 01                    4067 	.db	1
      00047C 00                    4068 	.db	0
      00047D 05                    4069 	.uleb128	5
      00047E 02                    4070 	.db	2
      00047F 00 00r05rE7           4071 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$424)
      000483 03                    4072 	.db	3
      000484 F3 03                 4073 	.sleb128	499
      000486 01                    4074 	.db	1
      000487 09                    4075 	.db	9
      000488 00 01                 4076 	.dw	Sstm8s_clk$CLK_SYSCLKConfig$427-Sstm8s_clk$CLK_SYSCLKConfig$424
      00048A 03                    4077 	.db	3
      00048B 03                    4078 	.sleb128	3
      00048C 01                    4079 	.db	1
      00048D 09                    4080 	.db	9
      00048E 00 79                 4081 	.dw	Sstm8s_clk$CLK_SYSCLKConfig$445-Sstm8s_clk$CLK_SYSCLKConfig$427
      000490 03                    4082 	.db	3
      000491 04                    4083 	.sleb128	4
      000492 01                    4084 	.db	1
      000493 09                    4085 	.db	9
      000494 00 03                 4086 	.dw	Sstm8s_clk$CLK_SYSCLKConfig$446-Sstm8s_clk$CLK_SYSCLKConfig$445
      000496 03                    4087 	.db	3
      000497 7E                    4088 	.sleb128	-2
      000498 01                    4089 	.db	1
      000499 09                    4090 	.db	9
      00049A 00 07                 4091 	.dw	Sstm8s_clk$CLK_SYSCLKConfig$448-Sstm8s_clk$CLK_SYSCLKConfig$446
      00049C 03                    4092 	.db	3
      00049D 02                    4093 	.sleb128	2
      00049E 01                    4094 	.db	1
      00049F 09                    4095 	.db	9
      0004A0 00 05                 4096 	.dw	Sstm8s_clk$CLK_SYSCLKConfig$449-Sstm8s_clk$CLK_SYSCLKConfig$448
      0004A2 03                    4097 	.db	3
      0004A3 01                    4098 	.sleb128	1
      0004A4 01                    4099 	.db	1
      0004A5 09                    4100 	.db	9
      0004A6 00 11                 4101 	.dw	Sstm8s_clk$CLK_SYSCLKConfig$452-Sstm8s_clk$CLK_SYSCLKConfig$449
      0004A8 03                    4102 	.db	3
      0004A9 04                    4103 	.sleb128	4
      0004AA 01                    4104 	.db	1
      0004AB 09                    4105 	.db	9
      0004AC 00 05                 4106 	.dw	Sstm8s_clk$CLK_SYSCLKConfig$453-Sstm8s_clk$CLK_SYSCLKConfig$452
      0004AE 03                    4107 	.db	3
      0004AF 01                    4108 	.sleb128	1
      0004B0 01                    4109 	.db	1
      0004B1 09                    4110 	.db	9
      0004B2 00 0E                 4111 	.dw	Sstm8s_clk$CLK_SYSCLKConfig$455-Sstm8s_clk$CLK_SYSCLKConfig$453
      0004B4 03                    4112 	.db	3
      0004B5 02                    4113 	.sleb128	2
      0004B6 01                    4114 	.db	1
      0004B7 09                    4115 	.db	9
      0004B8 00 02                 4116 	.dw	1+Sstm8s_clk$CLK_SYSCLKConfig$457-Sstm8s_clk$CLK_SYSCLKConfig$455
      0004BA 00                    4117 	.db	0
      0004BB 01                    4118 	.uleb128	1
      0004BC 01                    4119 	.db	1
      0004BD 00                    4120 	.db	0
      0004BE 05                    4121 	.uleb128	5
      0004BF 02                    4122 	.db	2
      0004C0 00 00r06r96           4123 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$459)
      0004C4 03                    4124 	.db	3
      0004C5 8A 04                 4125 	.sleb128	522
      0004C7 01                    4126 	.db	1
      0004C8 09                    4127 	.db	9
      0004C9 00 00                 4128 	.dw	Sstm8s_clk$CLK_SWIMConfig$461-Sstm8s_clk$CLK_SWIMConfig$459
      0004CB 03                    4129 	.db	3
      0004CC 03                    4130 	.sleb128	3
      0004CD 01                    4131 	.db	1
      0004CE 09                    4132 	.db	9
      0004CF 00 1E                 4133 	.dw	Sstm8s_clk$CLK_SWIMConfig$469-Sstm8s_clk$CLK_SWIMConfig$461
      0004D1 03                    4134 	.db	3
      0004D2 05                    4135 	.sleb128	5
      0004D3 01                    4136 	.db	1
      0004D4 09                    4137 	.db	9
      0004D5 00 03                 4138 	.dw	Sstm8s_clk$CLK_SWIMConfig$470-Sstm8s_clk$CLK_SWIMConfig$469
      0004D7 03                    4139 	.db	3
      0004D8 7D                    4140 	.sleb128	-3
      0004D9 01                    4141 	.db	1
      0004DA 09                    4142 	.db	9
      0004DB 00 07                 4143 	.dw	Sstm8s_clk$CLK_SWIMConfig$472-Sstm8s_clk$CLK_SWIMConfig$470
      0004DD 03                    4144 	.db	3
      0004DE 03                    4145 	.sleb128	3
      0004DF 01                    4146 	.db	1
      0004E0 09                    4147 	.db	9
      0004E1 00 08                 4148 	.dw	Sstm8s_clk$CLK_SWIMConfig$475-Sstm8s_clk$CLK_SWIMConfig$472
      0004E3 03                    4149 	.db	3
      0004E4 05                    4150 	.sleb128	5
      0004E5 01                    4151 	.db	1
      0004E6 09                    4152 	.db	9
      0004E7 00 05                 4153 	.dw	Sstm8s_clk$CLK_SWIMConfig$477-Sstm8s_clk$CLK_SWIMConfig$475
      0004E9 03                    4154 	.db	3
      0004EA 02                    4155 	.sleb128	2
      0004EB 01                    4156 	.db	1
      0004EC 09                    4157 	.db	9
      0004ED 00 01                 4158 	.dw	1+Sstm8s_clk$CLK_SWIMConfig$478-Sstm8s_clk$CLK_SWIMConfig$477
      0004EF 00                    4159 	.db	0
      0004F0 01                    4160 	.uleb128	1
      0004F1 01                    4161 	.db	1
      0004F2 00                    4162 	.db	0
      0004F3 05                    4163 	.uleb128	5
      0004F4 02                    4164 	.db	2
      0004F5 00 00r06rCC           4165 	.dw	0,(Sstm8s_clk$CLK_ClockSecuritySystemEnable$480)
      0004F9 03                    4166 	.db	3
      0004FA A2 04                 4167 	.sleb128	546
      0004FC 01                    4168 	.db	1
      0004FD 09                    4169 	.db	9
      0004FE 00 00                 4170 	.dw	Sstm8s_clk$CLK_ClockSecuritySystemEnable$482-Sstm8s_clk$CLK_ClockSecuritySystemEnable$480
      000500 03                    4171 	.db	3
      000501 03                    4172 	.sleb128	3
      000502 01                    4173 	.db	1
      000503 09                    4174 	.db	9
      000504 00 08                 4175 	.dw	Sstm8s_clk$CLK_ClockSecuritySystemEnable$483-Sstm8s_clk$CLK_ClockSecuritySystemEnable$482
      000506 03                    4176 	.db	3
      000507 01                    4177 	.sleb128	1
      000508 01                    4178 	.db	1
      000509 09                    4179 	.db	9
      00050A 00 01                 4180 	.dw	1+Sstm8s_clk$CLK_ClockSecuritySystemEnable$484-Sstm8s_clk$CLK_ClockSecuritySystemEnable$483
      00050C 00                    4181 	.db	0
      00050D 01                    4182 	.uleb128	1
      00050E 01                    4183 	.db	1
      00050F 00                    4184 	.db	0
      000510 05                    4185 	.uleb128	5
      000511 02                    4186 	.db	2
      000512 00 00r06rD5           4187 	.dw	0,(Sstm8s_clk$CLK_GetSYSCLKSource$486)
      000516 03                    4188 	.db	3
      000517 AE 04                 4189 	.sleb128	558
      000519 01                    4190 	.db	1
      00051A 09                    4191 	.db	9
      00051B 00 00                 4192 	.dw	Sstm8s_clk$CLK_GetSYSCLKSource$488-Sstm8s_clk$CLK_GetSYSCLKSource$486
      00051D 03                    4193 	.db	3
      00051E 02                    4194 	.sleb128	2
      00051F 01                    4195 	.db	1
      000520 09                    4196 	.db	9
      000521 00 03                 4197 	.dw	Sstm8s_clk$CLK_GetSYSCLKSource$489-Sstm8s_clk$CLK_GetSYSCLKSource$488
      000523 03                    4198 	.db	3
      000524 01                    4199 	.sleb128	1
      000525 01                    4200 	.db	1
      000526 09                    4201 	.db	9
      000527 00 01                 4202 	.dw	1+Sstm8s_clk$CLK_GetSYSCLKSource$490-Sstm8s_clk$CLK_GetSYSCLKSource$489
      000529 00                    4203 	.db	0
      00052A 01                    4204 	.uleb128	1
      00052B 01                    4205 	.db	1
      00052C 00                    4206 	.db	0
      00052D 05                    4207 	.uleb128	5
      00052E 02                    4208 	.db	2
      00052F 00 00r06rD9           4209 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$492)
      000533 03                    4210 	.db	3
      000534 B8 04                 4211 	.sleb128	568
      000536 01                    4212 	.db	1
      000537 09                    4213 	.db	9
      000538 00 02                 4214 	.dw	Sstm8s_clk$CLK_GetClockFreq$495-Sstm8s_clk$CLK_GetClockFreq$492
      00053A 03                    4215 	.db	3
      00053B 07                    4216 	.sleb128	7
      00053C 01                    4217 	.db	1
      00053D 09                    4218 	.db	9
      00053E 00 05                 4219 	.dw	Sstm8s_clk$CLK_GetClockFreq$496-Sstm8s_clk$CLK_GetClockFreq$495
      000540 03                    4220 	.db	3
      000541 02                    4221 	.sleb128	2
      000542 01                    4222 	.db	1
      000543 09                    4223 	.db	9
      000544 00 0C                 4224 	.dw	Sstm8s_clk$CLK_GetClockFreq$499-Sstm8s_clk$CLK_GetClockFreq$496
      000546 03                    4225 	.db	3
      000547 02                    4226 	.sleb128	2
      000548 01                    4227 	.db	1
      000549 09                    4228 	.db	9
      00054A 00 05                 4229 	.dw	Sstm8s_clk$CLK_GetClockFreq$500-Sstm8s_clk$CLK_GetClockFreq$499
      00054C 03                    4230 	.db	3
      00054D 01                    4231 	.sleb128	1
      00054E 01                    4232 	.db	1
      00054F 09                    4233 	.db	9
      000550 00 03                 4234 	.dw	Sstm8s_clk$CLK_GetClockFreq$501-Sstm8s_clk$CLK_GetClockFreq$500
      000552 03                    4235 	.db	3
      000553 01                    4236 	.sleb128	1
      000554 01                    4237 	.db	1
      000555 09                    4238 	.db	9
      000556 00 06                 4239 	.dw	Sstm8s_clk$CLK_GetClockFreq$502-Sstm8s_clk$CLK_GetClockFreq$501
      000558 03                    4240 	.db	3
      000559 01                    4241 	.sleb128	1
      00055A 01                    4242 	.db	1
      00055B 09                    4243 	.db	9
      00055C 00 1A                 4244 	.dw	Sstm8s_clk$CLK_GetClockFreq$511-Sstm8s_clk$CLK_GetClockFreq$502
      00055E 03                    4245 	.db	3
      00055F 02                    4246 	.sleb128	2
      000560 01                    4247 	.db	1
      000561 09                    4248 	.db	9
      000562 00 0C                 4249 	.dw	Sstm8s_clk$CLK_GetClockFreq$514-Sstm8s_clk$CLK_GetClockFreq$511
      000564 03                    4250 	.db	3
      000565 02                    4251 	.sleb128	2
      000566 01                    4252 	.db	1
      000567 09                    4253 	.db	9
      000568 00 0A                 4254 	.dw	Sstm8s_clk$CLK_GetClockFreq$517-Sstm8s_clk$CLK_GetClockFreq$514
      00056A 03                    4255 	.db	3
      00056B 04                    4256 	.sleb128	4
      00056C 01                    4257 	.db	1
      00056D 09                    4258 	.db	9
      00056E 00 08                 4259 	.dw	Sstm8s_clk$CLK_GetClockFreq$519-Sstm8s_clk$CLK_GetClockFreq$517
      000570 03                    4260 	.db	3
      000571 03                    4261 	.sleb128	3
      000572 01                    4262 	.db	1
      000573 09                    4263 	.db	9
      000574 00 03                 4264 	.dw	Sstm8s_clk$CLK_GetClockFreq$520-Sstm8s_clk$CLK_GetClockFreq$519
      000576 03                    4265 	.db	3
      000577 01                    4266 	.sleb128	1
      000578 01                    4267 	.db	1
      000579 09                    4268 	.db	9
      00057A 00 03                 4269 	.dw	1+Sstm8s_clk$CLK_GetClockFreq$522-Sstm8s_clk$CLK_GetClockFreq$520
      00057C 00                    4270 	.db	0
      00057D 01                    4271 	.uleb128	1
      00057E 01                    4272 	.db	1
      00057F 00                    4273 	.db	0
      000580 05                    4274 	.uleb128	5
      000581 02                    4275 	.db	2
      000582 00 00r07r38           4276 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$524)
      000586 03                    4277 	.db	3
      000587 DB 04                 4278 	.sleb128	603
      000589 01                    4279 	.db	1
      00058A 09                    4280 	.db	9
      00058B 00 00                 4281 	.dw	Sstm8s_clk$CLK_AdjustHSICalibrationValue$526-Sstm8s_clk$CLK_AdjustHSICalibrationValue$524
      00058D 03                    4282 	.db	3
      00058E 03                    4283 	.sleb128	3
      00058F 01                    4284 	.db	1
      000590 09                    4285 	.db	9
      000591 00 54                 4286 	.dw	Sstm8s_clk$CLK_AdjustHSICalibrationValue$540-Sstm8s_clk$CLK_AdjustHSICalibrationValue$526
      000593 03                    4287 	.db	3
      000594 03                    4288 	.sleb128	3
      000595 01                    4289 	.db	1
      000596 09                    4290 	.db	9
      000597 00 0A                 4291 	.dw	Sstm8s_clk$CLK_AdjustHSICalibrationValue$541-Sstm8s_clk$CLK_AdjustHSICalibrationValue$540
      000599 03                    4292 	.db	3
      00059A 01                    4293 	.sleb128	1
      00059B 01                    4294 	.db	1
      00059C 09                    4295 	.db	9
      00059D 00 01                 4296 	.dw	1+Sstm8s_clk$CLK_AdjustHSICalibrationValue$542-Sstm8s_clk$CLK_AdjustHSICalibrationValue$541
      00059F 00                    4297 	.db	0
      0005A0 01                    4298 	.uleb128	1
      0005A1 01                    4299 	.db	1
      0005A2 00                    4300 	.db	0
      0005A3 05                    4301 	.uleb128	5
      0005A4 02                    4302 	.db	2
      0005A5 00 00r07r97           4303 	.dw	0,(Sstm8s_clk$CLK_SYSCLKEmergencyClear$544)
      0005A9 03                    4304 	.db	3
      0005AA ED 04                 4305 	.sleb128	621
      0005AC 01                    4306 	.db	1
      0005AD 09                    4307 	.db	9
      0005AE 00 00                 4308 	.dw	Sstm8s_clk$CLK_SYSCLKEmergencyClear$546-Sstm8s_clk$CLK_SYSCLKEmergencyClear$544
      0005B0 03                    4309 	.db	3
      0005B1 02                    4310 	.sleb128	2
      0005B2 01                    4311 	.db	1
      0005B3 09                    4312 	.db	9
      0005B4 00 08                 4313 	.dw	Sstm8s_clk$CLK_SYSCLKEmergencyClear$547-Sstm8s_clk$CLK_SYSCLKEmergencyClear$546
      0005B6 03                    4314 	.db	3
      0005B7 01                    4315 	.sleb128	1
      0005B8 01                    4316 	.db	1
      0005B9 09                    4317 	.db	9
      0005BA 00 01                 4318 	.dw	1+Sstm8s_clk$CLK_SYSCLKEmergencyClear$548-Sstm8s_clk$CLK_SYSCLKEmergencyClear$547
      0005BC 00                    4319 	.db	0
      0005BD 01                    4320 	.uleb128	1
      0005BE 01                    4321 	.db	1
      0005BF 00                    4322 	.db	0
      0005C0 05                    4323 	.uleb128	5
      0005C1 02                    4324 	.db	2
      0005C2 00 00r07rA0           4325 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$550)
      0005C6 03                    4326 	.db	3
      0005C7 F9 04                 4327 	.sleb128	633
      0005C9 01                    4328 	.db	1
      0005CA 09                    4329 	.db	9
      0005CB 00 01                 4330 	.dw	Sstm8s_clk$CLK_GetFlagStatus$553-Sstm8s_clk$CLK_GetFlagStatus$550
      0005CD 03                    4331 	.db	3
      0005CE 07                    4332 	.sleb128	7
      0005CF 01                    4333 	.db	1
      0005D0 09                    4334 	.db	9
      0005D1 00 5D                 4335 	.dw	Sstm8s_clk$CLK_GetFlagStatus$572-Sstm8s_clk$CLK_GetFlagStatus$553
      0005D3 03                    4336 	.db	3
      0005D4 03                    4337 	.sleb128	3
      0005D5 01                    4338 	.db	1
      0005D6 09                    4339 	.db	9
      0005D7 00 01                 4340 	.dw	Sstm8s_clk$CLK_GetFlagStatus$573-Sstm8s_clk$CLK_GetFlagStatus$572
      0005D9 03                    4341 	.db	3
      0005DA 03                    4342 	.sleb128	3
      0005DB 01                    4343 	.db	1
      0005DC 09                    4344 	.db	9
      0005DD 00 0C                 4345 	.dw	Sstm8s_clk$CLK_GetFlagStatus$576-Sstm8s_clk$CLK_GetFlagStatus$573
      0005DF 03                    4346 	.db	3
      0005E0 02                    4347 	.sleb128	2
      0005E1 01                    4348 	.db	1
      0005E2 09                    4349 	.db	9
      0005E3 00 06                 4350 	.dw	Sstm8s_clk$CLK_GetFlagStatus$578-Sstm8s_clk$CLK_GetFlagStatus$576
      0005E5 03                    4351 	.db	3
      0005E6 02                    4352 	.sleb128	2
      0005E7 01                    4353 	.db	1
      0005E8 09                    4354 	.db	9
      0005E9 00 0B                 4355 	.dw	Sstm8s_clk$CLK_GetFlagStatus$581-Sstm8s_clk$CLK_GetFlagStatus$578
      0005EB 03                    4356 	.db	3
      0005EC 02                    4357 	.sleb128	2
      0005ED 01                    4358 	.db	1
      0005EE 09                    4359 	.db	9
      0005EF 00 06                 4360 	.dw	Sstm8s_clk$CLK_GetFlagStatus$583-Sstm8s_clk$CLK_GetFlagStatus$581
      0005F1 03                    4361 	.db	3
      0005F2 02                    4362 	.sleb128	2
      0005F3 01                    4363 	.db	1
      0005F4 09                    4364 	.db	9
      0005F5 00 0B                 4365 	.dw	Sstm8s_clk$CLK_GetFlagStatus$586-Sstm8s_clk$CLK_GetFlagStatus$583
      0005F7 03                    4366 	.db	3
      0005F8 02                    4367 	.sleb128	2
      0005F9 01                    4368 	.db	1
      0005FA 09                    4369 	.db	9
      0005FB 00 06                 4370 	.dw	Sstm8s_clk$CLK_GetFlagStatus$588-Sstm8s_clk$CLK_GetFlagStatus$586
      0005FD 03                    4371 	.db	3
      0005FE 02                    4372 	.sleb128	2
      0005FF 01                    4373 	.db	1
      000600 09                    4374 	.db	9
      000601 00 0B                 4375 	.dw	Sstm8s_clk$CLK_GetFlagStatus$591-Sstm8s_clk$CLK_GetFlagStatus$588
      000603 03                    4376 	.db	3
      000604 02                    4377 	.sleb128	2
      000605 01                    4378 	.db	1
      000606 09                    4379 	.db	9
      000607 00 06                 4380 	.dw	Sstm8s_clk$CLK_GetFlagStatus$594-Sstm8s_clk$CLK_GetFlagStatus$591
      000609 03                    4381 	.db	3
      00060A 04                    4382 	.sleb128	4
      00060B 01                    4383 	.db	1
      00060C 09                    4384 	.db	9
      00060D 00 03                 4385 	.dw	Sstm8s_clk$CLK_GetFlagStatus$596-Sstm8s_clk$CLK_GetFlagStatus$594
      00060F 03                    4386 	.db	3
      000610 03                    4387 	.sleb128	3
      000611 01                    4388 	.db	1
      000612 09                    4389 	.db	9
      000613 00 0E                 4390 	.dw	Sstm8s_clk$CLK_GetFlagStatus$600-Sstm8s_clk$CLK_GetFlagStatus$596
      000615 03                    4391 	.db	3
      000616 02                    4392 	.sleb128	2
      000617 01                    4393 	.db	1
      000618 09                    4394 	.db	9
      000619 00 05                 4395 	.dw	Sstm8s_clk$CLK_GetFlagStatus$603-Sstm8s_clk$CLK_GetFlagStatus$600
      00061B 03                    4396 	.db	3
      00061C 04                    4397 	.sleb128	4
      00061D 01                    4398 	.db	1
      00061E 09                    4399 	.db	9
      00061F 00 01                 4400 	.dw	Sstm8s_clk$CLK_GetFlagStatus$605-Sstm8s_clk$CLK_GetFlagStatus$603
      000621 03                    4401 	.db	3
      000622 04                    4402 	.sleb128	4
      000623 01                    4403 	.db	1
      000624 09                    4404 	.db	9
      000625 00 00                 4405 	.dw	Sstm8s_clk$CLK_GetFlagStatus$606-Sstm8s_clk$CLK_GetFlagStatus$605
      000627 03                    4406 	.db	3
      000628 01                    4407 	.sleb128	1
      000629 01                    4408 	.db	1
      00062A 09                    4409 	.db	9
      00062B 00 03                 4410 	.dw	1+Sstm8s_clk$CLK_GetFlagStatus$608-Sstm8s_clk$CLK_GetFlagStatus$606
      00062D 00                    4411 	.db	0
      00062E 01                    4412 	.uleb128	1
      00062F 01                    4413 	.db	1
      000630 00                    4414 	.db	0
      000631 05                    4415 	.uleb128	5
      000632 02                    4416 	.db	2
      000633 00 00r08r5E           4417 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$610)
      000637 03                    4418 	.db	3
      000638 AE 05                 4419 	.sleb128	686
      00063A 01                    4420 	.db	1
      00063B 09                    4421 	.db	9
      00063C 00 00                 4422 	.dw	Sstm8s_clk$CLK_GetITStatus$612-Sstm8s_clk$CLK_GetITStatus$610
      00063E 03                    4423 	.db	3
      00063F 05                    4424 	.sleb128	5
      000640 01                    4425 	.db	1
      000641 09                    4426 	.db	9
      000642 00 2E                 4427 	.dw	Sstm8s_clk$CLK_GetITStatus$625-Sstm8s_clk$CLK_GetITStatus$612
      000644 03                    4428 	.db	3
      000645 02                    4429 	.sleb128	2
      000646 01                    4430 	.db	1
      000647 09                    4431 	.db	9
      000648 00 06                 4432 	.dw	Sstm8s_clk$CLK_GetITStatus$627-Sstm8s_clk$CLK_GetITStatus$625
      00064A 03                    4433 	.db	3
      00064B 03                    4434 	.sleb128	3
      00064C 01                    4435 	.db	1
      00064D 09                    4436 	.db	9
      00064E 00 0F                 4437 	.dw	Sstm8s_clk$CLK_GetITStatus$630-Sstm8s_clk$CLK_GetITStatus$627
      000650 03                    4438 	.db	3
      000651 02                    4439 	.sleb128	2
      000652 01                    4440 	.db	1
      000653 09                    4441 	.db	9
      000654 00 05                 4442 	.dw	Sstm8s_clk$CLK_GetITStatus$633-Sstm8s_clk$CLK_GetITStatus$630
      000656 03                    4443 	.db	3
      000657 04                    4444 	.sleb128	4
      000658 01                    4445 	.db	1
      000659 09                    4446 	.db	9
      00065A 00 04                 4447 	.dw	Sstm8s_clk$CLK_GetITStatus$636-Sstm8s_clk$CLK_GetITStatus$633
      00065C 03                    4448 	.db	3
      00065D 06                    4449 	.sleb128	6
      00065E 01                    4450 	.db	1
      00065F 09                    4451 	.db	9
      000660 00 0F                 4452 	.dw	Sstm8s_clk$CLK_GetITStatus$639-Sstm8s_clk$CLK_GetITStatus$636
      000662 03                    4453 	.db	3
      000663 02                    4454 	.sleb128	2
      000664 01                    4455 	.db	1
      000665 09                    4456 	.db	9
      000666 00 05                 4457 	.dw	Sstm8s_clk$CLK_GetITStatus$642-Sstm8s_clk$CLK_GetITStatus$639
      000668 03                    4458 	.db	3
      000669 04                    4459 	.sleb128	4
      00066A 01                    4460 	.db	1
      00066B 09                    4461 	.db	9
      00066C 00 01                 4462 	.dw	Sstm8s_clk$CLK_GetITStatus$644-Sstm8s_clk$CLK_GetITStatus$642
      00066E 03                    4463 	.db	3
      00066F 05                    4464 	.sleb128	5
      000670 01                    4465 	.db	1
      000671 09                    4466 	.db	9
      000672 00 00                 4467 	.dw	Sstm8s_clk$CLK_GetITStatus$645-Sstm8s_clk$CLK_GetITStatus$644
      000674 03                    4468 	.db	3
      000675 01                    4469 	.sleb128	1
      000676 01                    4470 	.db	1
      000677 09                    4471 	.db	9
      000678 00 01                 4472 	.dw	1+Sstm8s_clk$CLK_GetITStatus$646-Sstm8s_clk$CLK_GetITStatus$645
      00067A 00                    4473 	.db	0
      00067B 01                    4474 	.uleb128	1
      00067C 01                    4475 	.db	1
      00067D 00                    4476 	.db	0
      00067E 05                    4477 	.uleb128	5
      00067F 02                    4478 	.db	2
      000680 00 00r08rC0           4479 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$648)
      000684 03                    4480 	.db	3
      000685 D8 05                 4481 	.sleb128	728
      000687 01                    4482 	.db	1
      000688 09                    4483 	.db	9
      000689 00 00                 4484 	.dw	Sstm8s_clk$CLK_ClearITPendingBit$650-Sstm8s_clk$CLK_ClearITPendingBit$648
      00068B 03                    4485 	.db	3
      00068C 03                    4486 	.sleb128	3
      00068D 01                    4487 	.db	1
      00068E 09                    4488 	.db	9
      00068F 00 2E                 4489 	.dw	Sstm8s_clk$CLK_ClearITPendingBit$663-Sstm8s_clk$CLK_ClearITPendingBit$650
      000691 03                    4490 	.db	3
      000692 02                    4491 	.sleb128	2
      000693 01                    4492 	.db	1
      000694 09                    4493 	.db	9
      000695 00 06                 4494 	.dw	Sstm8s_clk$CLK_ClearITPendingBit$665-Sstm8s_clk$CLK_ClearITPendingBit$663
      000697 03                    4495 	.db	3
      000698 03                    4496 	.sleb128	3
      000699 01                    4497 	.db	1
      00069A 09                    4498 	.db	9
      00069B 00 0B                 4499 	.dw	Sstm8s_clk$CLK_ClearITPendingBit$668-Sstm8s_clk$CLK_ClearITPendingBit$665
      00069D 03                    4500 	.db	3
      00069E 05                    4501 	.sleb128	5
      00069F 01                    4502 	.db	1
      0006A0 09                    4503 	.db	9
      0006A1 00 08                 4504 	.dw	Sstm8s_clk$CLK_ClearITPendingBit$670-Sstm8s_clk$CLK_ClearITPendingBit$668
      0006A3 03                    4505 	.db	3
      0006A4 03                    4506 	.sleb128	3
      0006A5 01                    4507 	.db	1
      0006A6 09                    4508 	.db	9
      0006A7 00 01                 4509 	.dw	1+Sstm8s_clk$CLK_ClearITPendingBit$671-Sstm8s_clk$CLK_ClearITPendingBit$670
      0006A9 00                    4510 	.db	0
      0006AA 01                    4511 	.uleb128	1
      0006AB 01                    4512 	.db	1
      0006AC                       4513 Ldebug_line_end:
                                   4514 
                                   4515 	.area .debug_loc (NOLOAD)
      000000                       4516 Ldebug_loc_start:
      000000 00 00r08rEE           4517 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$662)
      000004 00 00r09r08           4518 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$672)
      000008 00 02                 4519 	.dw	2
      00000A 78                    4520 	.db	120
      00000B 01                    4521 	.sleb128	1
      00000C 00 00r08rED           4522 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$661)
      000010 00 00r08rEE           4523 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$662)
      000014 00 02                 4524 	.dw	2
      000016 78                    4525 	.db	120
      000017 02                    4526 	.sleb128	2
      000018 00 00r08rE8           4527 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$660)
      00001C 00 00r08rED           4528 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$661)
      000020 00 02                 4529 	.dw	2
      000022 78                    4530 	.db	120
      000023 08                    4531 	.sleb128	8
      000024 00 00r08rE6           4532 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$659)
      000028 00 00r08rE8           4533 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$660)
      00002C 00 02                 4534 	.dw	2
      00002E 78                    4535 	.db	120
      00002F 07                    4536 	.sleb128	7
      000030 00 00r08rE4           4537 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$658)
      000034 00 00r08rE6           4538 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$659)
      000038 00 02                 4539 	.dw	2
      00003A 78                    4540 	.db	120
      00003B 06                    4541 	.sleb128	6
      00003C 00 00r08rE2           4542 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$657)
      000040 00 00r08rE4           4543 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$658)
      000044 00 02                 4544 	.dw	2
      000046 78                    4545 	.db	120
      000047 04                    4546 	.sleb128	4
      000048 00 00r08rE0           4547 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$656)
      00004C 00 00r08rE2           4548 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$657)
      000050 00 02                 4549 	.dw	2
      000052 78                    4550 	.db	120
      000053 03                    4551 	.sleb128	3
      000054 00 00r08rDE           4552 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$655)
      000058 00 00r08rE0           4553 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$656)
      00005C 00 02                 4554 	.dw	2
      00005E 78                    4555 	.db	120
      00005F 02                    4556 	.sleb128	2
      000060 00 00r08rDD           4557 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$654)
      000064 00 00r08rDE           4558 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$655)
      000068 00 02                 4559 	.dw	2
      00006A 78                    4560 	.db	120
      00006B 01                    4561 	.sleb128	1
      00006C 00 00r08rD8           4562 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$653)
      000070 00 00r08rDD           4563 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$654)
      000074 00 02                 4564 	.dw	2
      000076 78                    4565 	.db	120
      000077 01                    4566 	.sleb128	1
      000078 00 00r08rD3           4567 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$652)
      00007C 00 00r08rD8           4568 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$653)
      000080 00 02                 4569 	.dw	2
      000082 78                    4570 	.db	120
      000083 02                    4571 	.sleb128	2
      000084 00 00r08rCC           4572 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$651)
      000088 00 00r08rD3           4573 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$652)
      00008C 00 02                 4574 	.dw	2
      00008E 78                    4575 	.db	120
      00008F 01                    4576 	.sleb128	1
      000090 00 00r08rC0           4577 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$649)
      000094 00 00r08rCC           4578 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$651)
      000098 00 02                 4579 	.dw	2
      00009A 78                    4580 	.db	120
      00009B 01                    4581 	.sleb128	1
      00009C 00 00 00 00           4582 	.dw	0,0
      0000A0 00 00 00 00           4583 	.dw	0,0
      0000A4 00 00r08rB9           4584 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$637)
      0000A8 00 00r08rC0           4585 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$647)
      0000AC 00 02                 4586 	.dw	2
      0000AE 78                    4587 	.db	120
      0000AF 01                    4588 	.sleb128	1
      0000B0 00 00r08rA1           4589 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$628)
      0000B4 00 00r08rB9           4590 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$637)
      0000B8 00 02                 4591 	.dw	2
      0000BA 78                    4592 	.db	120
      0000BB 01                    4593 	.sleb128	1
      0000BC 00 00r08r8C           4594 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$624)
      0000C0 00 00r08rA1           4595 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$628)
      0000C4 00 02                 4596 	.dw	2
      0000C6 78                    4597 	.db	120
      0000C7 01                    4598 	.sleb128	1
      0000C8 00 00r08r8B           4599 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$623)
      0000CC 00 00r08r8C           4600 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$624)
      0000D0 00 02                 4601 	.dw	2
      0000D2 78                    4602 	.db	120
      0000D3 02                    4603 	.sleb128	2
      0000D4 00 00r08r86           4604 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$622)
      0000D8 00 00r08r8B           4605 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$623)
      0000DC 00 02                 4606 	.dw	2
      0000DE 78                    4607 	.db	120
      0000DF 08                    4608 	.sleb128	8
      0000E0 00 00r08r84           4609 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$621)
      0000E4 00 00r08r86           4610 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$622)
      0000E8 00 02                 4611 	.dw	2
      0000EA 78                    4612 	.db	120
      0000EB 07                    4613 	.sleb128	7
      0000EC 00 00r08r82           4614 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$620)
      0000F0 00 00r08r84           4615 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$621)
      0000F4 00 02                 4616 	.dw	2
      0000F6 78                    4617 	.db	120
      0000F7 06                    4618 	.sleb128	6
      0000F8 00 00r08r80           4619 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$619)
      0000FC 00 00r08r82           4620 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$620)
      000100 00 02                 4621 	.dw	2
      000102 78                    4622 	.db	120
      000103 04                    4623 	.sleb128	4
      000104 00 00r08r7E           4624 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$618)
      000108 00 00r08r80           4625 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$619)
      00010C 00 02                 4626 	.dw	2
      00010E 78                    4627 	.db	120
      00010F 03                    4628 	.sleb128	3
      000110 00 00r08r7C           4629 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$617)
      000114 00 00r08r7E           4630 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$618)
      000118 00 02                 4631 	.dw	2
      00011A 78                    4632 	.db	120
      00011B 02                    4633 	.sleb128	2
      00011C 00 00r08r75           4634 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$616)
      000120 00 00r08r7C           4635 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$617)
      000124 00 02                 4636 	.dw	2
      000126 78                    4637 	.db	120
      000127 01                    4638 	.sleb128	1
      000128 00 00r08r70           4639 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$615)
      00012C 00 00r08r75           4640 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$616)
      000130 00 02                 4641 	.dw	2
      000132 78                    4642 	.db	120
      000133 01                    4643 	.sleb128	1
      000134 00 00r08r6B           4644 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$614)
      000138 00 00r08r70           4645 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$615)
      00013C 00 02                 4646 	.dw	2
      00013E 78                    4647 	.db	120
      00013F 02                    4648 	.sleb128	2
      000140 00 00r08r6A           4649 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$613)
      000144 00 00r08r6B           4650 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$614)
      000148 00 02                 4651 	.dw	2
      00014A 78                    4652 	.db	120
      00014B 01                    4653 	.sleb128	1
      00014C 00 00r08r5E           4654 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$611)
      000150 00 00r08r6A           4655 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$613)
      000154 00 02                 4656 	.dw	2
      000156 78                    4657 	.db	120
      000157 01                    4658 	.sleb128	1
      000158 00 00 00 00           4659 	.dw	0,0
      00015C 00 00 00 00           4660 	.dw	0,0
      000160 00 00r08r5D           4661 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$607)
      000164 00 00r08r5E           4662 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$609)
      000168 00 02                 4663 	.dw	2
      00016A 78                    4664 	.db	120
      00016B 01                    4665 	.sleb128	1
      00016C 00 00r08r4D           4666 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$598)
      000170 00 00r08r5D           4667 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$607)
      000174 00 02                 4668 	.dw	2
      000176 78                    4669 	.db	120
      000177 02                    4670 	.sleb128	2
      000178 00 00r08r48           4671 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$597)
      00017C 00 00r08r4D           4672 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$598)
      000180 00 02                 4673 	.dw	2
      000182 78                    4674 	.db	120
      000183 03                    4675 	.sleb128	3
      000184 00 00r08r3E           4676 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$589)
      000188 00 00r08r48           4677 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$597)
      00018C 00 02                 4678 	.dw	2
      00018E 78                    4679 	.db	120
      00018F 02                    4680 	.sleb128	2
      000190 00 00r08r2D           4681 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$584)
      000194 00 00r08r3E           4682 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$589)
      000198 00 02                 4683 	.dw	2
      00019A 78                    4684 	.db	120
      00019B 02                    4685 	.sleb128	2
      00019C 00 00r08r1C           4686 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$579)
      0001A0 00 00r08r2D           4687 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$584)
      0001A4 00 02                 4688 	.dw	2
      0001A6 78                    4689 	.db	120
      0001A7 02                    4690 	.sleb128	2
      0001A8 00 00r08r0B           4691 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$574)
      0001AC 00 00r08r1C           4692 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$579)
      0001B0 00 02                 4693 	.dw	2
      0001B2 78                    4694 	.db	120
      0001B3 02                    4695 	.sleb128	2
      0001B4 00 00r07rFE           4696 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$571)
      0001B8 00 00r08r0B           4697 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$574)
      0001BC 00 02                 4698 	.dw	2
      0001BE 78                    4699 	.db	120
      0001BF 02                    4700 	.sleb128	2
      0001C0 00 00r07rFD           4701 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$570)
      0001C4 00 00r07rFE           4702 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$571)
      0001C8 00 02                 4703 	.dw	2
      0001CA 78                    4704 	.db	120
      0001CB 04                    4705 	.sleb128	4
      0001CC 00 00r07rF8           4706 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$569)
      0001D0 00 00r07rFD           4707 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$570)
      0001D4 00 02                 4708 	.dw	2
      0001D6 78                    4709 	.db	120
      0001D7 0A                    4710 	.sleb128	10
      0001D8 00 00r07rF6           4711 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$568)
      0001DC 00 00r07rF8           4712 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$569)
      0001E0 00 02                 4713 	.dw	2
      0001E2 78                    4714 	.db	120
      0001E3 09                    4715 	.sleb128	9
      0001E4 00 00r07rF4           4716 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$567)
      0001E8 00 00r07rF6           4717 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$568)
      0001EC 00 02                 4718 	.dw	2
      0001EE 78                    4719 	.db	120
      0001EF 08                    4720 	.sleb128	8
      0001F0 00 00r07rF2           4721 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$566)
      0001F4 00 00r07rF4           4722 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$567)
      0001F8 00 02                 4723 	.dw	2
      0001FA 78                    4724 	.db	120
      0001FB 07                    4725 	.sleb128	7
      0001FC 00 00r07rF0           4726 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$565)
      000200 00 00r07rF2           4727 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$566)
      000204 00 02                 4728 	.dw	2
      000206 78                    4729 	.db	120
      000207 06                    4730 	.sleb128	6
      000208 00 00r07rEE           4731 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$564)
      00020C 00 00r07rF0           4732 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$565)
      000210 00 02                 4733 	.dw	2
      000212 78                    4734 	.db	120
      000213 05                    4735 	.sleb128	5
      000214 00 00r07rEC           4736 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$563)
      000218 00 00r07rEE           4737 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$564)
      00021C 00 02                 4738 	.dw	2
      00021E 78                    4739 	.db	120
      00021F 04                    4740 	.sleb128	4
      000220 00 00r07rEB           4741 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$562)
      000224 00 00r07rEC           4742 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$563)
      000228 00 02                 4743 	.dw	2
      00022A 78                    4744 	.db	120
      00022B 02                    4745 	.sleb128	2
      00022C 00 00r07rE3           4746 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$561)
      000230 00 00r07rEB           4747 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$562)
      000234 00 02                 4748 	.dw	2
      000236 78                    4749 	.db	120
      000237 02                    4750 	.sleb128	2
      000238 00 00r07rDB           4751 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$560)
      00023C 00 00r07rE3           4752 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$561)
      000240 00 02                 4753 	.dw	2
      000242 78                    4754 	.db	120
      000243 02                    4755 	.sleb128	2
      000244 00 00r07rD3           4756 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$559)
      000248 00 00r07rDB           4757 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$560)
      00024C 00 02                 4758 	.dw	2
      00024E 78                    4759 	.db	120
      00024F 02                    4760 	.sleb128	2
      000250 00 00r07rCB           4761 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$558)
      000254 00 00r07rD3           4762 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$559)
      000258 00 02                 4763 	.dw	2
      00025A 78                    4764 	.db	120
      00025B 02                    4765 	.sleb128	2
      00025C 00 00r07rC3           4766 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$557)
      000260 00 00r07rCB           4767 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$558)
      000264 00 02                 4768 	.dw	2
      000266 78                    4769 	.db	120
      000267 02                    4770 	.sleb128	2
      000268 00 00r07rBB           4771 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$556)
      00026C 00 00r07rC3           4772 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$557)
      000270 00 02                 4773 	.dw	2
      000272 78                    4774 	.db	120
      000273 02                    4775 	.sleb128	2
      000274 00 00r07rB3           4776 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$555)
      000278 00 00r07rBB           4777 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$556)
      00027C 00 02                 4778 	.dw	2
      00027E 78                    4779 	.db	120
      00027F 02                    4780 	.sleb128	2
      000280 00 00r07rAB           4781 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$554)
      000284 00 00r07rB3           4782 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$555)
      000288 00 02                 4783 	.dw	2
      00028A 78                    4784 	.db	120
      00028B 02                    4785 	.sleb128	2
      00028C 00 00r07rA1           4786 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$552)
      000290 00 00r07rAB           4787 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$554)
      000294 00 02                 4788 	.dw	2
      000296 78                    4789 	.db	120
      000297 02                    4790 	.sleb128	2
      000298 00 00r07rA0           4791 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$551)
      00029C 00 00r07rA1           4792 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$552)
      0002A0 00 02                 4793 	.dw	2
      0002A2 78                    4794 	.db	120
      0002A3 01                    4795 	.sleb128	1
      0002A4 00 00 00 00           4796 	.dw	0,0
      0002A8 00 00 00 00           4797 	.dw	0,0
      0002AC 00 00r07r97           4798 	.dw	0,(Sstm8s_clk$CLK_SYSCLKEmergencyClear$545)
      0002B0 00 00r07rA0           4799 	.dw	0,(Sstm8s_clk$CLK_SYSCLKEmergencyClear$549)
      0002B4 00 02                 4800 	.dw	2
      0002B6 78                    4801 	.db	120
      0002B7 01                    4802 	.sleb128	1
      0002B8 00 00 00 00           4803 	.dw	0,0
      0002BC 00 00 00 00           4804 	.dw	0,0
      0002C0 00 00r07r8C           4805 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$539)
      0002C4 00 00r07r97           4806 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$543)
      0002C8 00 02                 4807 	.dw	2
      0002CA 78                    4808 	.db	120
      0002CB 01                    4809 	.sleb128	1
      0002CC 00 00r07r87           4810 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$538)
      0002D0 00 00r07r8C           4811 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$539)
      0002D4 00 02                 4812 	.dw	2
      0002D6 78                    4813 	.db	120
      0002D7 07                    4814 	.sleb128	7
      0002D8 00 00r07r85           4815 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$537)
      0002DC 00 00r07r87           4816 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$538)
      0002E0 00 02                 4817 	.dw	2
      0002E2 78                    4818 	.db	120
      0002E3 06                    4819 	.sleb128	6
      0002E4 00 00r07r83           4820 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$536)
      0002E8 00 00r07r85           4821 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$537)
      0002EC 00 02                 4822 	.dw	2
      0002EE 78                    4823 	.db	120
      0002EF 05                    4824 	.sleb128	5
      0002F0 00 00r07r81           4825 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$535)
      0002F4 00 00r07r83           4826 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$536)
      0002F8 00 02                 4827 	.dw	2
      0002FA 78                    4828 	.db	120
      0002FB 03                    4829 	.sleb128	3
      0002FC 00 00r07r7F           4830 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$534)
      000300 00 00r07r81           4831 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$535)
      000304 00 02                 4832 	.dw	2
      000306 78                    4833 	.db	120
      000307 02                    4834 	.sleb128	2
      000308 00 00r07r7D           4835 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$533)
      00030C 00 00r07r7F           4836 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$534)
      000310 00 02                 4837 	.dw	2
      000312 78                    4838 	.db	120
      000313 01                    4839 	.sleb128	1
      000314 00 00r07r74           4840 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$532)
      000318 00 00r07r7D           4841 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$533)
      00031C 00 02                 4842 	.dw	2
      00031E 78                    4843 	.db	120
      00031F 01                    4844 	.sleb128	1
      000320 00 00r07r6B           4845 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$531)
      000324 00 00r07r74           4846 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$532)
      000328 00 02                 4847 	.dw	2
      00032A 78                    4848 	.db	120
      00032B 01                    4849 	.sleb128	1
      00032C 00 00r07r62           4850 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$530)
      000330 00 00r07r6B           4851 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$531)
      000334 00 02                 4852 	.dw	2
      000336 78                    4853 	.db	120
      000337 01                    4854 	.sleb128	1
      000338 00 00r07r59           4855 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$529)
      00033C 00 00r07r62           4856 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$530)
      000340 00 02                 4857 	.dw	2
      000342 78                    4858 	.db	120
      000343 01                    4859 	.sleb128	1
      000344 00 00r07r50           4860 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$528)
      000348 00 00r07r59           4861 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$529)
      00034C 00 02                 4862 	.dw	2
      00034E 78                    4863 	.db	120
      00034F 01                    4864 	.sleb128	1
      000350 00 00r07r47           4865 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$527)
      000354 00 00r07r50           4866 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$528)
      000358 00 02                 4867 	.dw	2
      00035A 78                    4868 	.db	120
      00035B 01                    4869 	.sleb128	1
      00035C 00 00r07r38           4870 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$525)
      000360 00 00r07r47           4871 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$527)
      000364 00 02                 4872 	.dw	2
      000366 78                    4873 	.db	120
      000367 01                    4874 	.sleb128	1
      000368 00 00 00 00           4875 	.dw	0,0
      00036C 00 00 00 00           4876 	.dw	0,0
      000370 00 00r07r37           4877 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$521)
      000374 00 00r07r38           4878 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$523)
      000378 00 02                 4879 	.dw	2
      00037A 78                    4880 	.db	120
      00037B 01                    4881 	.sleb128	1
      00037C 00 00r07r20           4882 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$512)
      000380 00 00r07r37           4883 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$521)
      000384 00 02                 4884 	.dw	2
      000386 78                    4885 	.db	120
      000387 05                    4886 	.sleb128	5
      000388 00 00r07r0E           4887 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$510)
      00038C 00 00r07r20           4888 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$512)
      000390 00 02                 4889 	.dw	2
      000392 78                    4890 	.db	120
      000393 05                    4891 	.sleb128	5
      000394 00 00r07r09           4892 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$509)
      000398 00 00r07r0E           4893 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$510)
      00039C 00 02                 4894 	.dw	2
      00039E 78                    4895 	.db	120
      00039F 0D                    4896 	.sleb128	13
      0003A0 00 00r07r07           4897 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$508)
      0003A4 00 00r07r09           4898 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$509)
      0003A8 00 02                 4899 	.dw	2
      0003AA 78                    4900 	.db	120
      0003AB 0C                    4901 	.sleb128	12
      0003AC 00 00r07r05           4902 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$507)
      0003B0 00 00r07r07           4903 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$508)
      0003B4 00 02                 4904 	.dw	2
      0003B6 78                    4905 	.db	120
      0003B7 0B                    4906 	.sleb128	11
      0003B8 00 00r07r03           4907 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$506)
      0003BC 00 00r07r05           4908 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$507)
      0003C0 00 02                 4909 	.dw	2
      0003C2 78                    4910 	.db	120
      0003C3 0A                    4911 	.sleb128	10
      0003C4 00 00r07r01           4912 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$505)
      0003C8 00 00r07r03           4913 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$506)
      0003CC 00 02                 4914 	.dw	2
      0003CE 78                    4915 	.db	120
      0003CF 09                    4916 	.sleb128	9
      0003D0 00 00r06rFF           4917 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$504)
      0003D4 00 00r07r01           4918 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$505)
      0003D8 00 02                 4919 	.dw	2
      0003DA 78                    4920 	.db	120
      0003DB 07                    4921 	.sleb128	7
      0003DC 00 00r06rEC           4922 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$497)
      0003E0 00 00r06rFF           4923 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$504)
      0003E4 00 02                 4924 	.dw	2
      0003E6 78                    4925 	.db	120
      0003E7 05                    4926 	.sleb128	5
      0003E8 00 00r06rDB           4927 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$494)
      0003EC 00 00r06rEC           4928 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$497)
      0003F0 00 02                 4929 	.dw	2
      0003F2 78                    4930 	.db	120
      0003F3 05                    4931 	.sleb128	5
      0003F4 00 00r06rD9           4932 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$493)
      0003F8 00 00r06rDB           4933 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$494)
      0003FC 00 02                 4934 	.dw	2
      0003FE 78                    4935 	.db	120
      0003FF 01                    4936 	.sleb128	1
      000400 00 00 00 00           4937 	.dw	0,0
      000404 00 00 00 00           4938 	.dw	0,0
      000408 00 00r06rD5           4939 	.dw	0,(Sstm8s_clk$CLK_GetSYSCLKSource$487)
      00040C 00 00r06rD9           4940 	.dw	0,(Sstm8s_clk$CLK_GetSYSCLKSource$491)
      000410 00 02                 4941 	.dw	2
      000412 78                    4942 	.db	120
      000413 01                    4943 	.sleb128	1
      000414 00 00 00 00           4944 	.dw	0,0
      000418 00 00 00 00           4945 	.dw	0,0
      00041C 00 00r06rCC           4946 	.dw	0,(Sstm8s_clk$CLK_ClockSecuritySystemEnable$481)
      000420 00 00r06rD5           4947 	.dw	0,(Sstm8s_clk$CLK_ClockSecuritySystemEnable$485)
      000424 00 02                 4948 	.dw	2
      000426 78                    4949 	.db	120
      000427 01                    4950 	.sleb128	1
      000428 00 00 00 00           4951 	.dw	0,0
      00042C 00 00 00 00           4952 	.dw	0,0
      000430 00 00r06rB4           4953 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$468)
      000434 00 00r06rCC           4954 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$479)
      000438 00 02                 4955 	.dw	2
      00043A 78                    4956 	.db	120
      00043B 01                    4957 	.sleb128	1
      00043C 00 00r06rAF           4958 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$467)
      000440 00 00r06rB4           4959 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$468)
      000444 00 02                 4960 	.dw	2
      000446 78                    4961 	.db	120
      000447 07                    4962 	.sleb128	7
      000448 00 00r06rAD           4963 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$466)
      00044C 00 00r06rAF           4964 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$467)
      000450 00 02                 4965 	.dw	2
      000452 78                    4966 	.db	120
      000453 06                    4967 	.sleb128	6
      000454 00 00r06rAB           4968 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$465)
      000458 00 00r06rAD           4969 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$466)
      00045C 00 02                 4970 	.dw	2
      00045E 78                    4971 	.db	120
      00045F 05                    4972 	.sleb128	5
      000460 00 00r06rA9           4973 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$464)
      000464 00 00r06rAB           4974 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$465)
      000468 00 02                 4975 	.dw	2
      00046A 78                    4976 	.db	120
      00046B 03                    4977 	.sleb128	3
      00046C 00 00r06rA7           4978 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$463)
      000470 00 00r06rA9           4979 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$464)
      000474 00 02                 4980 	.dw	2
      000476 78                    4981 	.db	120
      000477 02                    4982 	.sleb128	2
      000478 00 00r06rA5           4983 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$462)
      00047C 00 00r06rA7           4984 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$463)
      000480 00 02                 4985 	.dw	2
      000482 78                    4986 	.db	120
      000483 01                    4987 	.sleb128	1
      000484 00 00r06r96           4988 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$460)
      000488 00 00r06rA5           4989 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$462)
      00048C 00 02                 4990 	.dw	2
      00048E 78                    4991 	.db	120
      00048F 01                    4992 	.sleb128	1
      000490 00 00 00 00           4993 	.dw	0,0
      000494 00 00 00 00           4994 	.dw	0,0
      000498 00 00r06r95           4995 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$456)
      00049C 00 00r06r96           4996 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$458)
      0004A0 00 02                 4997 	.dw	2
      0004A2 78                    4998 	.db	120
      0004A3 01                    4999 	.sleb128	1
      0004A4 00 00r06r61           5000 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$444)
      0004A8 00 00r06r95           5001 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$456)
      0004AC 00 02                 5002 	.dw	2
      0004AE 78                    5003 	.db	120
      0004AF 02                    5004 	.sleb128	2
      0004B0 00 00r06r5C           5005 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$443)
      0004B4 00 00r06r61           5006 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$444)
      0004B8 00 02                 5007 	.dw	2
      0004BA 78                    5008 	.db	120
      0004BB 08                    5009 	.sleb128	8
      0004BC 00 00r06r5A           5010 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$442)
      0004C0 00 00r06r5C           5011 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$443)
      0004C4 00 02                 5012 	.dw	2
      0004C6 78                    5013 	.db	120
      0004C7 07                    5014 	.sleb128	7
      0004C8 00 00r06r58           5015 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$441)
      0004CC 00 00r06r5A           5016 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$442)
      0004D0 00 02                 5017 	.dw	2
      0004D2 78                    5018 	.db	120
      0004D3 06                    5019 	.sleb128	6
      0004D4 00 00r06r56           5020 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$440)
      0004D8 00 00r06r58           5021 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$441)
      0004DC 00 02                 5022 	.dw	2
      0004DE 78                    5023 	.db	120
      0004DF 04                    5024 	.sleb128	4
      0004E0 00 00r06r54           5025 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$439)
      0004E4 00 00r06r56           5026 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$440)
      0004E8 00 02                 5027 	.dw	2
      0004EA 78                    5028 	.db	120
      0004EB 03                    5029 	.sleb128	3
      0004EC 00 00r06r52           5030 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$438)
      0004F0 00 00r06r54           5031 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$439)
      0004F4 00 02                 5032 	.dw	2
      0004F6 78                    5033 	.db	120
      0004F7 02                    5034 	.sleb128	2
      0004F8 00 00r06r49           5035 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$437)
      0004FC 00 00r06r52           5036 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$438)
      000500 00 02                 5037 	.dw	2
      000502 78                    5038 	.db	120
      000503 02                    5039 	.sleb128	2
      000504 00 00r06r40           5040 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$436)
      000508 00 00r06r49           5041 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$437)
      00050C 00 02                 5042 	.dw	2
      00050E 78                    5043 	.db	120
      00050F 02                    5044 	.sleb128	2
      000510 00 00r06r37           5045 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$435)
      000514 00 00r06r40           5046 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$436)
      000518 00 02                 5047 	.dw	2
      00051A 78                    5048 	.db	120
      00051B 02                    5049 	.sleb128	2
      00051C 00 00r06r2E           5050 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$434)
      000520 00 00r06r37           5051 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$435)
      000524 00 02                 5052 	.dw	2
      000526 78                    5053 	.db	120
      000527 02                    5054 	.sleb128	2
      000528 00 00r06r25           5055 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$433)
      00052C 00 00r06r2E           5056 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$434)
      000530 00 02                 5057 	.dw	2
      000532 78                    5058 	.db	120
      000533 02                    5059 	.sleb128	2
      000534 00 00r06r1C           5060 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$432)
      000538 00 00r06r25           5061 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$433)
      00053C 00 02                 5062 	.dw	2
      00053E 78                    5063 	.db	120
      00053F 02                    5064 	.sleb128	2
      000540 00 00r06r13           5065 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$431)
      000544 00 00r06r1C           5066 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$432)
      000548 00 02                 5067 	.dw	2
      00054A 78                    5068 	.db	120
      00054B 02                    5069 	.sleb128	2
      00054C 00 00r06r0A           5070 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$430)
      000550 00 00r06r13           5071 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$431)
      000554 00 02                 5072 	.dw	2
      000556 78                    5073 	.db	120
      000557 02                    5074 	.sleb128	2
      000558 00 00r06r01           5075 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$429)
      00055C 00 00r06r0A           5076 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$430)
      000560 00 02                 5077 	.dw	2
      000562 78                    5078 	.db	120
      000563 02                    5079 	.sleb128	2
      000564 00 00r05rF8           5080 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$428)
      000568 00 00r06r01           5081 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$429)
      00056C 00 02                 5082 	.dw	2
      00056E 78                    5083 	.db	120
      00056F 02                    5084 	.sleb128	2
      000570 00 00r05rE8           5085 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$426)
      000574 00 00r05rF8           5086 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$428)
      000578 00 02                 5087 	.dw	2
      00057A 78                    5088 	.db	120
      00057B 02                    5089 	.sleb128	2
      00057C 00 00r05rE7           5090 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$425)
      000580 00 00r05rE8           5091 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$426)
      000584 00 02                 5092 	.dw	2
      000586 78                    5093 	.db	120
      000587 01                    5094 	.sleb128	1
      000588 00 00 00 00           5095 	.dw	0,0
      00058C 00 00 00 00           5096 	.dw	0,0
      000590 00 00r05rE6           5097 	.dw	0,(Sstm8s_clk$CLK_ITConfig$421)
      000594 00 00r05rE7           5098 	.dw	0,(Sstm8s_clk$CLK_ITConfig$423)
      000598 00 02                 5099 	.dw	2
      00059A 78                    5100 	.db	120
      00059B 01                    5101 	.sleb128	1
      00059C 00 00r05r99           5102 	.dw	0,(Sstm8s_clk$CLK_ITConfig$399)
      0005A0 00 00r05rE6           5103 	.dw	0,(Sstm8s_clk$CLK_ITConfig$421)
      0005A4 00 02                 5104 	.dw	2
      0005A6 78                    5105 	.db	120
      0005A7 02                    5106 	.sleb128	2
      0005A8 00 00r05r98           5107 	.dw	0,(Sstm8s_clk$CLK_ITConfig$398)
      0005AC 00 00r05r99           5108 	.dw	0,(Sstm8s_clk$CLK_ITConfig$399)
      0005B0 00 02                 5109 	.dw	2
      0005B2 78                    5110 	.db	120
      0005B3 03                    5111 	.sleb128	3
      0005B4 00 00r05r93           5112 	.dw	0,(Sstm8s_clk$CLK_ITConfig$397)
      0005B8 00 00r05r98           5113 	.dw	0,(Sstm8s_clk$CLK_ITConfig$398)
      0005BC 00 02                 5114 	.dw	2
      0005BE 78                    5115 	.db	120
      0005BF 09                    5116 	.sleb128	9
      0005C0 00 00r05r91           5117 	.dw	0,(Sstm8s_clk$CLK_ITConfig$396)
      0005C4 00 00r05r93           5118 	.dw	0,(Sstm8s_clk$CLK_ITConfig$397)
      0005C8 00 02                 5119 	.dw	2
      0005CA 78                    5120 	.db	120
      0005CB 08                    5121 	.sleb128	8
      0005CC 00 00r05r8F           5122 	.dw	0,(Sstm8s_clk$CLK_ITConfig$395)
      0005D0 00 00r05r91           5123 	.dw	0,(Sstm8s_clk$CLK_ITConfig$396)
      0005D4 00 02                 5124 	.dw	2
      0005D6 78                    5125 	.db	120
      0005D7 07                    5126 	.sleb128	7
      0005D8 00 00r05r8D           5127 	.dw	0,(Sstm8s_clk$CLK_ITConfig$394)
      0005DC 00 00r05r8F           5128 	.dw	0,(Sstm8s_clk$CLK_ITConfig$395)
      0005E0 00 02                 5129 	.dw	2
      0005E2 78                    5130 	.db	120
      0005E3 05                    5131 	.sleb128	5
      0005E4 00 00r05r8B           5132 	.dw	0,(Sstm8s_clk$CLK_ITConfig$393)
      0005E8 00 00r05r8D           5133 	.dw	0,(Sstm8s_clk$CLK_ITConfig$394)
      0005EC 00 02                 5134 	.dw	2
      0005EE 78                    5135 	.db	120
      0005EF 04                    5136 	.sleb128	4
      0005F0 00 00r05r89           5137 	.dw	0,(Sstm8s_clk$CLK_ITConfig$392)
      0005F4 00 00r05r8B           5138 	.dw	0,(Sstm8s_clk$CLK_ITConfig$393)
      0005F8 00 02                 5139 	.dw	2
      0005FA 78                    5140 	.db	120
      0005FB 03                    5141 	.sleb128	3
      0005FC 00 00r05r7B           5142 	.dw	0,(Sstm8s_clk$CLK_ITConfig$391)
      000600 00 00r05r89           5143 	.dw	0,(Sstm8s_clk$CLK_ITConfig$392)
      000604 00 02                 5144 	.dw	2
      000606 78                    5145 	.db	120
      000607 02                    5146 	.sleb128	2
      000608 00 00r05r76           5147 	.dw	0,(Sstm8s_clk$CLK_ITConfig$390)
      00060C 00 00r05r7B           5148 	.dw	0,(Sstm8s_clk$CLK_ITConfig$391)
      000610 00 02                 5149 	.dw	2
      000612 78                    5150 	.db	120
      000613 02                    5151 	.sleb128	2
      000614 00 00r05r71           5152 	.dw	0,(Sstm8s_clk$CLK_ITConfig$389)
      000618 00 00r05r76           5153 	.dw	0,(Sstm8s_clk$CLK_ITConfig$390)
      00061C 00 02                 5154 	.dw	2
      00061E 78                    5155 	.db	120
      00061F 03                    5156 	.sleb128	3
      000620 00 00r05r6E           5157 	.dw	0,(Sstm8s_clk$CLK_ITConfig$388)
      000624 00 00r05r71           5158 	.dw	0,(Sstm8s_clk$CLK_ITConfig$389)
      000628 00 02                 5159 	.dw	2
      00062A 78                    5160 	.db	120
      00062B 02                    5161 	.sleb128	2
      00062C 00 00r05r69           5162 	.dw	0,(Sstm8s_clk$CLK_ITConfig$387)
      000630 00 00r05r6E           5163 	.dw	0,(Sstm8s_clk$CLK_ITConfig$388)
      000634 00 02                 5164 	.dw	2
      000636 78                    5165 	.db	120
      000637 03                    5166 	.sleb128	3
      000638 00 00r05r68           5167 	.dw	0,(Sstm8s_clk$CLK_ITConfig$386)
      00063C 00 00r05r69           5168 	.dw	0,(Sstm8s_clk$CLK_ITConfig$387)
      000640 00 02                 5169 	.dw	2
      000642 78                    5170 	.db	120
      000643 02                    5171 	.sleb128	2
      000644 00 00r05r5C           5172 	.dw	0,(Sstm8s_clk$CLK_ITConfig$384)
      000648 00 00r05r68           5173 	.dw	0,(Sstm8s_clk$CLK_ITConfig$386)
      00064C 00 02                 5174 	.dw	2
      00064E 78                    5175 	.db	120
      00064F 02                    5176 	.sleb128	2
      000650 00 00r05r57           5177 	.dw	0,(Sstm8s_clk$CLK_ITConfig$383)
      000654 00 00r05r5C           5178 	.dw	0,(Sstm8s_clk$CLK_ITConfig$384)
      000658 00 02                 5179 	.dw	2
      00065A 78                    5180 	.db	120
      00065B 08                    5181 	.sleb128	8
      00065C 00 00r05r55           5182 	.dw	0,(Sstm8s_clk$CLK_ITConfig$382)
      000660 00 00r05r57           5183 	.dw	0,(Sstm8s_clk$CLK_ITConfig$383)
      000664 00 02                 5184 	.dw	2
      000666 78                    5185 	.db	120
      000667 07                    5186 	.sleb128	7
      000668 00 00r05r53           5187 	.dw	0,(Sstm8s_clk$CLK_ITConfig$381)
      00066C 00 00r05r55           5188 	.dw	0,(Sstm8s_clk$CLK_ITConfig$382)
      000670 00 02                 5189 	.dw	2
      000672 78                    5190 	.db	120
      000673 06                    5191 	.sleb128	6
      000674 00 00r05r51           5192 	.dw	0,(Sstm8s_clk$CLK_ITConfig$380)
      000678 00 00r05r53           5193 	.dw	0,(Sstm8s_clk$CLK_ITConfig$381)
      00067C 00 02                 5194 	.dw	2
      00067E 78                    5195 	.db	120
      00067F 04                    5196 	.sleb128	4
      000680 00 00r05r4F           5197 	.dw	0,(Sstm8s_clk$CLK_ITConfig$379)
      000684 00 00r05r51           5198 	.dw	0,(Sstm8s_clk$CLK_ITConfig$380)
      000688 00 02                 5199 	.dw	2
      00068A 78                    5200 	.db	120
      00068B 03                    5201 	.sleb128	3
      00068C 00 00r05r4D           5202 	.dw	0,(Sstm8s_clk$CLK_ITConfig$378)
      000690 00 00r05r4F           5203 	.dw	0,(Sstm8s_clk$CLK_ITConfig$379)
      000694 00 02                 5204 	.dw	2
      000696 78                    5205 	.db	120
      000697 02                    5206 	.sleb128	2
      000698 00 00r05r3E           5207 	.dw	0,(Sstm8s_clk$CLK_ITConfig$376)
      00069C 00 00r05r4D           5208 	.dw	0,(Sstm8s_clk$CLK_ITConfig$378)
      0006A0 00 02                 5209 	.dw	2
      0006A2 78                    5210 	.db	120
      0006A3 02                    5211 	.sleb128	2
      0006A4 00 00r05r3D           5212 	.dw	0,(Sstm8s_clk$CLK_ITConfig$375)
      0006A8 00 00r05r3E           5213 	.dw	0,(Sstm8s_clk$CLK_ITConfig$376)
      0006AC 00 02                 5214 	.dw	2
      0006AE 78                    5215 	.db	120
      0006AF 01                    5216 	.sleb128	1
      0006B0 00 00 00 00           5217 	.dw	0,0
      0006B4 00 00 00 00           5218 	.dw	0,0
      0006B8 00 00r05r24           5219 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$367)
      0006BC 00 00r05r3D           5220 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$373)
      0006C0 00 02                 5221 	.dw	2
      0006C2 78                    5222 	.db	120
      0006C3 01                    5223 	.sleb128	1
      0006C4 00 00r05r1F           5224 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$366)
      0006C8 00 00r05r24           5225 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$367)
      0006CC 00 02                 5226 	.dw	2
      0006CE 78                    5227 	.db	120
      0006CF 07                    5228 	.sleb128	7
      0006D0 00 00r05r1D           5229 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$365)
      0006D4 00 00r05r1F           5230 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$366)
      0006D8 00 02                 5231 	.dw	2
      0006DA 78                    5232 	.db	120
      0006DB 06                    5233 	.sleb128	6
      0006DC 00 00r05r1B           5234 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$364)
      0006E0 00 00r05r1D           5235 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$365)
      0006E4 00 02                 5236 	.dw	2
      0006E6 78                    5237 	.db	120
      0006E7 05                    5238 	.sleb128	5
      0006E8 00 00r05r19           5239 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$363)
      0006EC 00 00r05r1B           5240 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$364)
      0006F0 00 02                 5241 	.dw	2
      0006F2 78                    5242 	.db	120
      0006F3 03                    5243 	.sleb128	3
      0006F4 00 00r05r17           5244 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$362)
      0006F8 00 00r05r19           5245 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$363)
      0006FC 00 02                 5246 	.dw	2
      0006FE 78                    5247 	.db	120
      0006FF 02                    5248 	.sleb128	2
      000700 00 00r05r15           5249 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$361)
      000704 00 00r05r17           5250 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$362)
      000708 00 02                 5251 	.dw	2
      00070A 78                    5252 	.db	120
      00070B 01                    5253 	.sleb128	1
      00070C 00 00r05r0C           5254 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$360)
      000710 00 00r05r15           5255 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$361)
      000714 00 02                 5256 	.dw	2
      000716 78                    5257 	.db	120
      000717 01                    5258 	.sleb128	1
      000718 00 00r05r03           5259 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$359)
      00071C 00 00r05r0C           5260 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$360)
      000720 00 02                 5261 	.dw	2
      000722 78                    5262 	.db	120
      000723 01                    5263 	.sleb128	1
      000724 00 00r04rFA           5264 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$358)
      000728 00 00r05r03           5265 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$359)
      00072C 00 02                 5266 	.dw	2
      00072E 78                    5267 	.db	120
      00072F 01                    5268 	.sleb128	1
      000730 00 00r04rF1           5269 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$357)
      000734 00 00r04rFA           5270 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$358)
      000738 00 02                 5271 	.dw	2
      00073A 78                    5272 	.db	120
      00073B 01                    5273 	.sleb128	1
      00073C 00 00r04rE8           5274 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$356)
      000740 00 00r04rF1           5275 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$357)
      000744 00 02                 5276 	.dw	2
      000746 78                    5277 	.db	120
      000747 01                    5278 	.sleb128	1
      000748 00 00r04rDF           5279 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$355)
      00074C 00 00r04rE8           5280 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$356)
      000750 00 02                 5281 	.dw	2
      000752 78                    5282 	.db	120
      000753 01                    5283 	.sleb128	1
      000754 00 00r04rD6           5284 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$354)
      000758 00 00r04rDF           5285 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$355)
      00075C 00 02                 5286 	.dw	2
      00075E 78                    5287 	.db	120
      00075F 01                    5288 	.sleb128	1
      000760 00 00r04rCD           5289 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$353)
      000764 00 00r04rD6           5290 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$354)
      000768 00 02                 5291 	.dw	2
      00076A 78                    5292 	.db	120
      00076B 01                    5293 	.sleb128	1
      00076C 00 00r04rC4           5294 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$352)
      000770 00 00r04rCD           5295 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$353)
      000774 00 02                 5296 	.dw	2
      000776 78                    5297 	.db	120
      000777 01                    5298 	.sleb128	1
      000778 00 00r04rBB           5299 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$351)
      00077C 00 00r04rC4           5300 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$352)
      000780 00 02                 5301 	.dw	2
      000782 78                    5302 	.db	120
      000783 01                    5303 	.sleb128	1
      000784 00 00r04rB2           5304 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$350)
      000788 00 00r04rBB           5305 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$351)
      00078C 00 02                 5306 	.dw	2
      00078E 78                    5307 	.db	120
      00078F 01                    5308 	.sleb128	1
      000790 00 00r04rA2           5309 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$348)
      000794 00 00r04rB2           5310 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$350)
      000798 00 02                 5311 	.dw	2
      00079A 78                    5312 	.db	120
      00079B 01                    5313 	.sleb128	1
      00079C 00 00 00 00           5314 	.dw	0,0
      0007A0 00 00 00 00           5315 	.dw	0,0
      0007A4 00 00r04r91           5316 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$341)
      0007A8 00 00r04rA2           5317 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$346)
      0007AC 00 02                 5318 	.dw	2
      0007AE 78                    5319 	.db	120
      0007AF 01                    5320 	.sleb128	1
      0007B0 00 00r04r8C           5321 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$340)
      0007B4 00 00r04r91           5322 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$341)
      0007B8 00 02                 5323 	.dw	2
      0007BA 78                    5324 	.db	120
      0007BB 07                    5325 	.sleb128	7
      0007BC 00 00r04r8A           5326 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$339)
      0007C0 00 00r04r8C           5327 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$340)
      0007C4 00 02                 5328 	.dw	2
      0007C6 78                    5329 	.db	120
      0007C7 06                    5330 	.sleb128	6
      0007C8 00 00r04r88           5331 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$338)
      0007CC 00 00r04r8A           5332 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$339)
      0007D0 00 02                 5333 	.dw	2
      0007D2 78                    5334 	.db	120
      0007D3 05                    5335 	.sleb128	5
      0007D4 00 00r04r86           5336 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$337)
      0007D8 00 00r04r88           5337 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$338)
      0007DC 00 02                 5338 	.dw	2
      0007DE 78                    5339 	.db	120
      0007DF 03                    5340 	.sleb128	3
      0007E0 00 00r04r84           5341 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$336)
      0007E4 00 00r04r86           5342 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$337)
      0007E8 00 02                 5343 	.dw	2
      0007EA 78                    5344 	.db	120
      0007EB 02                    5345 	.sleb128	2
      0007EC 00 00r04r82           5346 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$335)
      0007F0 00 00r04r84           5347 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$336)
      0007F4 00 02                 5348 	.dw	2
      0007F6 78                    5349 	.db	120
      0007F7 01                    5350 	.sleb128	1
      0007F8 00 00r04r79           5351 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$334)
      0007FC 00 00r04r82           5352 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$335)
      000800 00 02                 5353 	.dw	2
      000802 78                    5354 	.db	120
      000803 01                    5355 	.sleb128	1
      000804 00 00r04r70           5356 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$333)
      000808 00 00r04r79           5357 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$334)
      00080C 00 02                 5358 	.dw	2
      00080E 78                    5359 	.db	120
      00080F 01                    5360 	.sleb128	1
      000810 00 00r04r60           5361 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$331)
      000814 00 00r04r70           5362 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$333)
      000818 00 02                 5363 	.dw	2
      00081A 78                    5364 	.db	120
      00081B 01                    5365 	.sleb128	1
      00081C 00 00 00 00           5366 	.dw	0,0
      000820 00 00 00 00           5367 	.dw	0,0
      000824 00 00r04r5F           5368 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$327)
      000828 00 00r04r60           5369 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$329)
      00082C 00 02                 5370 	.dw	2
      00082E 78                    5371 	.db	120
      00082F 01                    5372 	.sleb128	1
      000830 00 00r04r54           5373 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$321)
      000834 00 00r04r5F           5374 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$327)
      000838 00 02                 5375 	.dw	2
      00083A 78                    5376 	.db	120
      00083B 04                    5377 	.sleb128	4
      00083C 00 00r04r36           5378 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$316)
      000840 00 00r04r54           5379 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$321)
      000844 00 02                 5380 	.dw	2
      000846 78                    5381 	.db	120
      000847 04                    5382 	.sleb128	4
      000848 00 00r04r18           5383 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$311)
      00084C 00 00r04r36           5384 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$316)
      000850 00 02                 5385 	.dw	2
      000852 78                    5386 	.db	120
      000853 04                    5387 	.sleb128	4
      000854 00 00r03r5E           5388 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$257)
      000858 00 00r04r18           5389 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$311)
      00085C 00 02                 5390 	.dw	2
      00085E 78                    5391 	.db	120
      00085F 04                    5392 	.sleb128	4
      000860 00 00r03r59           5393 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$256)
      000864 00 00r03r5E           5394 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$257)
      000868 00 02                 5395 	.dw	2
      00086A 78                    5396 	.db	120
      00086B 0A                    5397 	.sleb128	10
      00086C 00 00r03r57           5398 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$255)
      000870 00 00r03r59           5399 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$256)
      000874 00 02                 5400 	.dw	2
      000876 78                    5401 	.db	120
      000877 09                    5402 	.sleb128	9
      000878 00 00r03r55           5403 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$254)
      00087C 00 00r03r57           5404 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$255)
      000880 00 02                 5405 	.dw	2
      000882 78                    5406 	.db	120
      000883 08                    5407 	.sleb128	8
      000884 00 00r03r53           5408 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$253)
      000888 00 00r03r55           5409 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$254)
      00088C 00 02                 5410 	.dw	2
      00088E 78                    5411 	.db	120
      00088F 06                    5412 	.sleb128	6
      000890 00 00r03r51           5413 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$252)
      000894 00 00r03r53           5414 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$253)
      000898 00 02                 5415 	.dw	2
      00089A 78                    5416 	.db	120
      00089B 05                    5417 	.sleb128	5
      00089C 00 00r03r4F           5418 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$251)
      0008A0 00 00r03r51           5419 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$252)
      0008A4 00 02                 5420 	.dw	2
      0008A6 78                    5421 	.db	120
      0008A7 04                    5422 	.sleb128	4
      0008A8 00 00r03r40           5423 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$249)
      0008AC 00 00r03r4F           5424 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$251)
      0008B0 00 02                 5425 	.dw	2
      0008B2 78                    5426 	.db	120
      0008B3 04                    5427 	.sleb128	4
      0008B4 00 00r03r3B           5428 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$248)
      0008B8 00 00r03r40           5429 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$249)
      0008BC 00 02                 5430 	.dw	2
      0008BE 78                    5431 	.db	120
      0008BF 0A                    5432 	.sleb128	10
      0008C0 00 00r03r39           5433 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$247)
      0008C4 00 00r03r3B           5434 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$248)
      0008C8 00 02                 5435 	.dw	2
      0008CA 78                    5436 	.db	120
      0008CB 09                    5437 	.sleb128	9
      0008CC 00 00r03r37           5438 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$246)
      0008D0 00 00r03r39           5439 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$247)
      0008D4 00 02                 5440 	.dw	2
      0008D6 78                    5441 	.db	120
      0008D7 08                    5442 	.sleb128	8
      0008D8 00 00r03r35           5443 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$245)
      0008DC 00 00r03r37           5444 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$246)
      0008E0 00 02                 5445 	.dw	2
      0008E2 78                    5446 	.db	120
      0008E3 06                    5447 	.sleb128	6
      0008E4 00 00r03r33           5448 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$244)
      0008E8 00 00r03r35           5449 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$245)
      0008EC 00 02                 5450 	.dw	2
      0008EE 78                    5451 	.db	120
      0008EF 05                    5452 	.sleb128	5
      0008F0 00 00r03r31           5453 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$243)
      0008F4 00 00r03r33           5454 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$244)
      0008F8 00 02                 5455 	.dw	2
      0008FA 78                    5456 	.db	120
      0008FB 04                    5457 	.sleb128	4
      0008FC 00 00r03r22           5458 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$241)
      000900 00 00r03r31           5459 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$243)
      000904 00 02                 5460 	.dw	2
      000906 78                    5461 	.db	120
      000907 04                    5462 	.sleb128	4
      000908 00 00r03r1D           5463 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$240)
      00090C 00 00r03r22           5464 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$241)
      000910 00 02                 5465 	.dw	2
      000912 78                    5466 	.db	120
      000913 0A                    5467 	.sleb128	10
      000914 00 00r03r1B           5468 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$239)
      000918 00 00r03r1D           5469 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$240)
      00091C 00 02                 5470 	.dw	2
      00091E 78                    5471 	.db	120
      00091F 09                    5472 	.sleb128	9
      000920 00 00r03r19           5473 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$238)
      000924 00 00r03r1B           5474 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$239)
      000928 00 02                 5475 	.dw	2
      00092A 78                    5476 	.db	120
      00092B 08                    5477 	.sleb128	8
      00092C 00 00r03r17           5478 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$237)
      000930 00 00r03r19           5479 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$238)
      000934 00 02                 5480 	.dw	2
      000936 78                    5481 	.db	120
      000937 06                    5482 	.sleb128	6
      000938 00 00r03r15           5483 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$236)
      00093C 00 00r03r17           5484 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$237)
      000940 00 02                 5485 	.dw	2
      000942 78                    5486 	.db	120
      000943 05                    5487 	.sleb128	5
      000944 00 00r03r05           5488 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$235)
      000948 00 00r03r15           5489 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$236)
      00094C 00 02                 5490 	.dw	2
      00094E 78                    5491 	.db	120
      00094F 04                    5492 	.sleb128	4
      000950 00 00r02rF7           5493 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$233)
      000954 00 00r03r05           5494 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$235)
      000958 00 02                 5495 	.dw	2
      00095A 78                    5496 	.db	120
      00095B 04                    5497 	.sleb128	4
      00095C 00 00r02rF2           5498 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$232)
      000960 00 00r02rF7           5499 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$233)
      000964 00 02                 5500 	.dw	2
      000966 78                    5501 	.db	120
      000967 0A                    5502 	.sleb128	10
      000968 00 00r02rF0           5503 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$231)
      00096C 00 00r02rF2           5504 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$232)
      000970 00 02                 5505 	.dw	2
      000972 78                    5506 	.db	120
      000973 09                    5507 	.sleb128	9
      000974 00 00r02rEE           5508 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$230)
      000978 00 00r02rF0           5509 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$231)
      00097C 00 02                 5510 	.dw	2
      00097E 78                    5511 	.db	120
      00097F 08                    5512 	.sleb128	8
      000980 00 00r02rEC           5513 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$229)
      000984 00 00r02rEE           5514 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$230)
      000988 00 02                 5515 	.dw	2
      00098A 78                    5516 	.db	120
      00098B 06                    5517 	.sleb128	6
      00098C 00 00r02rEA           5518 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$228)
      000990 00 00r02rEC           5519 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$229)
      000994 00 02                 5520 	.dw	2
      000996 78                    5521 	.db	120
      000997 05                    5522 	.sleb128	5
      000998 00 00r02rE8           5523 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$227)
      00099C 00 00r02rEA           5524 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$228)
      0009A0 00 02                 5525 	.dw	2
      0009A2 78                    5526 	.db	120
      0009A3 04                    5527 	.sleb128	4
      0009A4 00 00r02rDF           5528 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$226)
      0009A8 00 00r02rE8           5529 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$227)
      0009AC 00 02                 5530 	.dw	2
      0009AE 78                    5531 	.db	120
      0009AF 04                    5532 	.sleb128	4
      0009B0 00 00r02rD6           5533 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$225)
      0009B4 00 00r02rDF           5534 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$226)
      0009B8 00 02                 5535 	.dw	2
      0009BA 78                    5536 	.db	120
      0009BB 04                    5537 	.sleb128	4
      0009BC 00 00r02rC8           5538 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$222)
      0009C0 00 00r02rD6           5539 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$225)
      0009C4 00 02                 5540 	.dw	2
      0009C6 78                    5541 	.db	120
      0009C7 04                    5542 	.sleb128	4
      0009C8 00 00r02rC6           5543 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$221)
      0009CC 00 00r02rC8           5544 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$222)
      0009D0 00 02                 5545 	.dw	2
      0009D2 78                    5546 	.db	120
      0009D3 01                    5547 	.sleb128	1
      0009D4 00 00 00 00           5548 	.dw	0,0
      0009D8 00 00 00 00           5549 	.dw	0,0
      0009DC 00 00r02rC5           5550 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$217)
      0009E0 00 00r02rC6           5551 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$219)
      0009E4 00 02                 5552 	.dw	2
      0009E6 78                    5553 	.db	120
      0009E7 01                    5554 	.sleb128	1
      0009E8 00 00r02r7D           5555 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$195)
      0009EC 00 00r02rC5           5556 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$217)
      0009F0 00 02                 5557 	.dw	2
      0009F2 78                    5558 	.db	120
      0009F3 03                    5559 	.sleb128	3
      0009F4 00 00r02r78           5560 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$194)
      0009F8 00 00r02r7D           5561 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$195)
      0009FC 00 02                 5562 	.dw	2
      0009FE 78                    5563 	.db	120
      0009FF 04                    5564 	.sleb128	4
      000A00 00 00r02r73           5565 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$192)
      000A04 00 00r02r78           5566 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$194)
      000A08 00 02                 5567 	.dw	2
      000A0A 78                    5568 	.db	120
      000A0B 03                    5569 	.sleb128	3
      000A0C 00 00r02r6E           5570 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$191)
      000A10 00 00r02r73           5571 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$192)
      000A14 00 02                 5572 	.dw	2
      000A16 78                    5573 	.db	120
      000A17 09                    5574 	.sleb128	9
      000A18 00 00r02r6C           5575 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$190)
      000A1C 00 00r02r6E           5576 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$191)
      000A20 00 02                 5577 	.dw	2
      000A22 78                    5578 	.db	120
      000A23 08                    5579 	.sleb128	8
      000A24 00 00r02r6A           5580 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$189)
      000A28 00 00r02r6C           5581 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$190)
      000A2C 00 02                 5582 	.dw	2
      000A2E 78                    5583 	.db	120
      000A2F 07                    5584 	.sleb128	7
      000A30 00 00r02r68           5585 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$188)
      000A34 00 00r02r6A           5586 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$189)
      000A38 00 02                 5587 	.dw	2
      000A3A 78                    5588 	.db	120
      000A3B 05                    5589 	.sleb128	5
      000A3C 00 00r02r66           5590 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$187)
      000A40 00 00r02r68           5591 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$188)
      000A44 00 02                 5592 	.dw	2
      000A46 78                    5593 	.db	120
      000A47 04                    5594 	.sleb128	4
      000A48 00 00r02r64           5595 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$186)
      000A4C 00 00r02r66           5596 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$187)
      000A50 00 02                 5597 	.dw	2
      000A52 78                    5598 	.db	120
      000A53 03                    5599 	.sleb128	3
      000A54 00 00r02r5B           5600 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$185)
      000A58 00 00r02r64           5601 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$186)
      000A5C 00 02                 5602 	.dw	2
      000A5E 78                    5603 	.db	120
      000A5F 03                    5604 	.sleb128	3
      000A60 00 00r02r52           5605 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$184)
      000A64 00 00r02r5B           5606 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$185)
      000A68 00 02                 5607 	.dw	2
      000A6A 78                    5608 	.db	120
      000A6B 03                    5609 	.sleb128	3
      000A6C 00 00r02r49           5610 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$183)
      000A70 00 00r02r52           5611 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$184)
      000A74 00 02                 5612 	.dw	2
      000A76 78                    5613 	.db	120
      000A77 03                    5614 	.sleb128	3
      000A78 00 00r02r40           5615 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$182)
      000A7C 00 00r02r49           5616 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$183)
      000A80 00 02                 5617 	.dw	2
      000A82 78                    5618 	.db	120
      000A83 03                    5619 	.sleb128	3
      000A84 00 00r02r24           5620 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$181)
      000A88 00 00r02r40           5621 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$182)
      000A8C 00 02                 5622 	.dw	2
      000A8E 78                    5623 	.db	120
      000A8F 03                    5624 	.sleb128	3
      000A90 00 00r02r11           5625 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$180)
      000A94 00 00r02r24           5626 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$181)
      000A98 00 02                 5627 	.dw	2
      000A9A 78                    5628 	.db	120
      000A9B 03                    5629 	.sleb128	3
      000A9C 00 00r02r03           5630 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$179)
      000AA0 00 00r02r11           5631 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$180)
      000AA4 00 02                 5632 	.dw	2
      000AA6 78                    5633 	.db	120
      000AA7 03                    5634 	.sleb128	3
      000AA8 00 00r01rEE           5635 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$178)
      000AAC 00 00r02r03           5636 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$179)
      000AB0 00 02                 5637 	.dw	2
      000AB2 78                    5638 	.db	120
      000AB3 03                    5639 	.sleb128	3
      000AB4 00 00r01rE2           5640 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$177)
      000AB8 00 00r01rEE           5641 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$178)
      000ABC 00 02                 5642 	.dw	2
      000ABE 78                    5643 	.db	120
      000ABF 03                    5644 	.sleb128	3
      000AC0 00 00r01rD3           5645 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$175)
      000AC4 00 00r01rE2           5646 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$177)
      000AC8 00 02                 5647 	.dw	2
      000ACA 78                    5648 	.db	120
      000ACB 03                    5649 	.sleb128	3
      000ACC 00 00r01rCE           5650 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$174)
      000AD0 00 00r01rD3           5651 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$175)
      000AD4 00 02                 5652 	.dw	2
      000AD6 78                    5653 	.db	120
      000AD7 09                    5654 	.sleb128	9
      000AD8 00 00r01rCC           5655 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$173)
      000ADC 00 00r01rCE           5656 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$174)
      000AE0 00 02                 5657 	.dw	2
      000AE2 78                    5658 	.db	120
      000AE3 08                    5659 	.sleb128	8
      000AE4 00 00r01rCA           5660 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$172)
      000AE8 00 00r01rCC           5661 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$173)
      000AEC 00 02                 5662 	.dw	2
      000AEE 78                    5663 	.db	120
      000AEF 07                    5664 	.sleb128	7
      000AF0 00 00r01rC8           5665 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$171)
      000AF4 00 00r01rCA           5666 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$172)
      000AF8 00 02                 5667 	.dw	2
      000AFA 78                    5668 	.db	120
      000AFB 05                    5669 	.sleb128	5
      000AFC 00 00r01rC6           5670 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$170)
      000B00 00 00r01rC8           5671 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$171)
      000B04 00 02                 5672 	.dw	2
      000B06 78                    5673 	.db	120
      000B07 04                    5674 	.sleb128	4
      000B08 00 00r01rC4           5675 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$169)
      000B0C 00 00r01rC6           5676 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$170)
      000B10 00 02                 5677 	.dw	2
      000B12 78                    5678 	.db	120
      000B13 03                    5679 	.sleb128	3
      000B14 00 00r01rB5           5680 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$167)
      000B18 00 00r01rC4           5681 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$169)
      000B1C 00 02                 5682 	.dw	2
      000B1E 78                    5683 	.db	120
      000B1F 03                    5684 	.sleb128	3
      000B20 00 00r01rB4           5685 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$166)
      000B24 00 00r01rB5           5686 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$167)
      000B28 00 02                 5687 	.dw	2
      000B2A 78                    5688 	.db	120
      000B2B 01                    5689 	.sleb128	1
      000B2C 00 00 00 00           5690 	.dw	0,0
      000B30 00 00 00 00           5691 	.dw	0,0
      000B34 00 00r01r9C           5692 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$153)
      000B38 00 00r01rB4           5693 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$164)
      000B3C 00 02                 5694 	.dw	2
      000B3E 78                    5695 	.db	120
      000B3F 01                    5696 	.sleb128	1
      000B40 00 00r01r97           5697 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$152)
      000B44 00 00r01r9C           5698 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$153)
      000B48 00 02                 5699 	.dw	2
      000B4A 78                    5700 	.db	120
      000B4B 07                    5701 	.sleb128	7
      000B4C 00 00r01r95           5702 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$151)
      000B50 00 00r01r97           5703 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$152)
      000B54 00 02                 5704 	.dw	2
      000B56 78                    5705 	.db	120
      000B57 06                    5706 	.sleb128	6
      000B58 00 00r01r93           5707 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$150)
      000B5C 00 00r01r95           5708 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$151)
      000B60 00 02                 5709 	.dw	2
      000B62 78                    5710 	.db	120
      000B63 05                    5711 	.sleb128	5
      000B64 00 00r01r91           5712 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$149)
      000B68 00 00r01r93           5713 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$150)
      000B6C 00 02                 5714 	.dw	2
      000B6E 78                    5715 	.db	120
      000B6F 04                    5716 	.sleb128	4
      000B70 00 00r01r8F           5717 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$148)
      000B74 00 00r01r91           5718 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$149)
      000B78 00 02                 5719 	.dw	2
      000B7A 78                    5720 	.db	120
      000B7B 02                    5721 	.sleb128	2
      000B7C 00 00r01r8D           5722 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$147)
      000B80 00 00r01r8F           5723 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$148)
      000B84 00 02                 5724 	.dw	2
      000B86 78                    5725 	.db	120
      000B87 01                    5726 	.sleb128	1
      000B88 00 00r01r7E           5727 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$145)
      000B8C 00 00r01r8D           5728 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$147)
      000B90 00 02                 5729 	.dw	2
      000B92 78                    5730 	.db	120
      000B93 01                    5731 	.sleb128	1
      000B94 00 00 00 00           5732 	.dw	0,0
      000B98 00 00 00 00           5733 	.dw	0,0
      000B9C 00 00r01r66           5734 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$132)
      000BA0 00 00r01r7E           5735 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$143)
      000BA4 00 02                 5736 	.dw	2
      000BA6 78                    5737 	.db	120
      000BA7 01                    5738 	.sleb128	1
      000BA8 00 00r01r61           5739 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$131)
      000BAC 00 00r01r66           5740 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$132)
      000BB0 00 02                 5741 	.dw	2
      000BB2 78                    5742 	.db	120
      000BB3 07                    5743 	.sleb128	7
      000BB4 00 00r01r5F           5744 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$130)
      000BB8 00 00r01r61           5745 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$131)
      000BBC 00 02                 5746 	.dw	2
      000BBE 78                    5747 	.db	120
      000BBF 06                    5748 	.sleb128	6
      000BC0 00 00r01r5D           5749 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$129)
      000BC4 00 00r01r5F           5750 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$130)
      000BC8 00 02                 5751 	.dw	2
      000BCA 78                    5752 	.db	120
      000BCB 05                    5753 	.sleb128	5
      000BCC 00 00r01r5B           5754 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$128)
      000BD0 00 00r01r5D           5755 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$129)
      000BD4 00 02                 5756 	.dw	2
      000BD6 78                    5757 	.db	120
      000BD7 04                    5758 	.sleb128	4
      000BD8 00 00r01r59           5759 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$127)
      000BDC 00 00r01r5B           5760 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$128)
      000BE0 00 02                 5761 	.dw	2
      000BE2 78                    5762 	.db	120
      000BE3 02                    5763 	.sleb128	2
      000BE4 00 00r01r57           5764 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$126)
      000BE8 00 00r01r59           5765 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$127)
      000BEC 00 02                 5766 	.dw	2
      000BEE 78                    5767 	.db	120
      000BEF 01                    5768 	.sleb128	1
      000BF0 00 00r01r48           5769 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$124)
      000BF4 00 00r01r57           5770 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$126)
      000BF8 00 02                 5771 	.dw	2
      000BFA 78                    5772 	.db	120
      000BFB 01                    5773 	.sleb128	1
      000BFC 00 00 00 00           5774 	.dw	0,0
      000C00 00 00 00 00           5775 	.dw	0,0
      000C04 00 00r01r30           5776 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$111)
      000C08 00 00r01r48           5777 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$122)
      000C0C 00 02                 5778 	.dw	2
      000C0E 78                    5779 	.db	120
      000C0F 01                    5780 	.sleb128	1
      000C10 00 00r01r2B           5781 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$110)
      000C14 00 00r01r30           5782 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$111)
      000C18 00 02                 5783 	.dw	2
      000C1A 78                    5784 	.db	120
      000C1B 07                    5785 	.sleb128	7
      000C1C 00 00r01r29           5786 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$109)
      000C20 00 00r01r2B           5787 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$110)
      000C24 00 02                 5788 	.dw	2
      000C26 78                    5789 	.db	120
      000C27 06                    5790 	.sleb128	6
      000C28 00 00r01r27           5791 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$108)
      000C2C 00 00r01r29           5792 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$109)
      000C30 00 02                 5793 	.dw	2
      000C32 78                    5794 	.db	120
      000C33 05                    5795 	.sleb128	5
      000C34 00 00r01r25           5796 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$107)
      000C38 00 00r01r27           5797 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$108)
      000C3C 00 02                 5798 	.dw	2
      000C3E 78                    5799 	.db	120
      000C3F 04                    5800 	.sleb128	4
      000C40 00 00r01r23           5801 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$106)
      000C44 00 00r01r25           5802 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$107)
      000C48 00 02                 5803 	.dw	2
      000C4A 78                    5804 	.db	120
      000C4B 02                    5805 	.sleb128	2
      000C4C 00 00r01r21           5806 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$105)
      000C50 00 00r01r23           5807 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$106)
      000C54 00 02                 5808 	.dw	2
      000C56 78                    5809 	.db	120
      000C57 01                    5810 	.sleb128	1
      000C58 00 00r01r12           5811 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$103)
      000C5C 00 00r01r21           5812 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$105)
      000C60 00 02                 5813 	.dw	2
      000C62 78                    5814 	.db	120
      000C63 01                    5815 	.sleb128	1
      000C64 00 00 00 00           5816 	.dw	0,0
      000C68 00 00 00 00           5817 	.dw	0,0
      000C6C 00 00r00rFA           5818 	.dw	0,(Sstm8s_clk$CLK_LSICmd$90)
      000C70 00 00r01r12           5819 	.dw	0,(Sstm8s_clk$CLK_LSICmd$101)
      000C74 00 02                 5820 	.dw	2
      000C76 78                    5821 	.db	120
      000C77 01                    5822 	.sleb128	1
      000C78 00 00r00rF5           5823 	.dw	0,(Sstm8s_clk$CLK_LSICmd$89)
      000C7C 00 00r00rFA           5824 	.dw	0,(Sstm8s_clk$CLK_LSICmd$90)
      000C80 00 02                 5825 	.dw	2
      000C82 78                    5826 	.db	120
      000C83 07                    5827 	.sleb128	7
      000C84 00 00r00rF3           5828 	.dw	0,(Sstm8s_clk$CLK_LSICmd$88)
      000C88 00 00r00rF5           5829 	.dw	0,(Sstm8s_clk$CLK_LSICmd$89)
      000C8C 00 02                 5830 	.dw	2
      000C8E 78                    5831 	.db	120
      000C8F 06                    5832 	.sleb128	6
      000C90 00 00r00rF1           5833 	.dw	0,(Sstm8s_clk$CLK_LSICmd$87)
      000C94 00 00r00rF3           5834 	.dw	0,(Sstm8s_clk$CLK_LSICmd$88)
      000C98 00 02                 5835 	.dw	2
      000C9A 78                    5836 	.db	120
      000C9B 05                    5837 	.sleb128	5
      000C9C 00 00r00rEF           5838 	.dw	0,(Sstm8s_clk$CLK_LSICmd$86)
      000CA0 00 00r00rF1           5839 	.dw	0,(Sstm8s_clk$CLK_LSICmd$87)
      000CA4 00 02                 5840 	.dw	2
      000CA6 78                    5841 	.db	120
      000CA7 04                    5842 	.sleb128	4
      000CA8 00 00r00rED           5843 	.dw	0,(Sstm8s_clk$CLK_LSICmd$85)
      000CAC 00 00r00rEF           5844 	.dw	0,(Sstm8s_clk$CLK_LSICmd$86)
      000CB0 00 02                 5845 	.dw	2
      000CB2 78                    5846 	.db	120
      000CB3 02                    5847 	.sleb128	2
      000CB4 00 00r00rEB           5848 	.dw	0,(Sstm8s_clk$CLK_LSICmd$84)
      000CB8 00 00r00rED           5849 	.dw	0,(Sstm8s_clk$CLK_LSICmd$85)
      000CBC 00 02                 5850 	.dw	2
      000CBE 78                    5851 	.db	120
      000CBF 01                    5852 	.sleb128	1
      000CC0 00 00r00rDC           5853 	.dw	0,(Sstm8s_clk$CLK_LSICmd$82)
      000CC4 00 00r00rEB           5854 	.dw	0,(Sstm8s_clk$CLK_LSICmd$84)
      000CC8 00 02                 5855 	.dw	2
      000CCA 78                    5856 	.db	120
      000CCB 01                    5857 	.sleb128	1
      000CCC 00 00 00 00           5858 	.dw	0,0
      000CD0 00 00 00 00           5859 	.dw	0,0
      000CD4 00 00r00rC4           5860 	.dw	0,(Sstm8s_clk$CLK_HSICmd$69)
      000CD8 00 00r00rDC           5861 	.dw	0,(Sstm8s_clk$CLK_HSICmd$80)
      000CDC 00 02                 5862 	.dw	2
      000CDE 78                    5863 	.db	120
      000CDF 01                    5864 	.sleb128	1
      000CE0 00 00r00rBF           5865 	.dw	0,(Sstm8s_clk$CLK_HSICmd$68)
      000CE4 00 00r00rC4           5866 	.dw	0,(Sstm8s_clk$CLK_HSICmd$69)
      000CE8 00 02                 5867 	.dw	2
      000CEA 78                    5868 	.db	120
      000CEB 07                    5869 	.sleb128	7
      000CEC 00 00r00rBD           5870 	.dw	0,(Sstm8s_clk$CLK_HSICmd$67)
      000CF0 00 00r00rBF           5871 	.dw	0,(Sstm8s_clk$CLK_HSICmd$68)
      000CF4 00 02                 5872 	.dw	2
      000CF6 78                    5873 	.db	120
      000CF7 06                    5874 	.sleb128	6
      000CF8 00 00r00rBB           5875 	.dw	0,(Sstm8s_clk$CLK_HSICmd$66)
      000CFC 00 00r00rBD           5876 	.dw	0,(Sstm8s_clk$CLK_HSICmd$67)
      000D00 00 02                 5877 	.dw	2
      000D02 78                    5878 	.db	120
      000D03 05                    5879 	.sleb128	5
      000D04 00 00r00rB9           5880 	.dw	0,(Sstm8s_clk$CLK_HSICmd$65)
      000D08 00 00r00rBB           5881 	.dw	0,(Sstm8s_clk$CLK_HSICmd$66)
      000D0C 00 02                 5882 	.dw	2
      000D0E 78                    5883 	.db	120
      000D0F 04                    5884 	.sleb128	4
      000D10 00 00r00rB7           5885 	.dw	0,(Sstm8s_clk$CLK_HSICmd$64)
      000D14 00 00r00rB9           5886 	.dw	0,(Sstm8s_clk$CLK_HSICmd$65)
      000D18 00 02                 5887 	.dw	2
      000D1A 78                    5888 	.db	120
      000D1B 02                    5889 	.sleb128	2
      000D1C 00 00r00rB5           5890 	.dw	0,(Sstm8s_clk$CLK_HSICmd$63)
      000D20 00 00r00rB7           5891 	.dw	0,(Sstm8s_clk$CLK_HSICmd$64)
      000D24 00 02                 5892 	.dw	2
      000D26 78                    5893 	.db	120
      000D27 01                    5894 	.sleb128	1
      000D28 00 00r00rA6           5895 	.dw	0,(Sstm8s_clk$CLK_HSICmd$61)
      000D2C 00 00r00rB5           5896 	.dw	0,(Sstm8s_clk$CLK_HSICmd$63)
      000D30 00 02                 5897 	.dw	2
      000D32 78                    5898 	.db	120
      000D33 01                    5899 	.sleb128	1
      000D34 00 00 00 00           5900 	.dw	0,0
      000D38 00 00 00 00           5901 	.dw	0,0
      000D3C 00 00r00r8E           5902 	.dw	0,(Sstm8s_clk$CLK_HSECmd$48)
      000D40 00 00r00rA6           5903 	.dw	0,(Sstm8s_clk$CLK_HSECmd$59)
      000D44 00 02                 5904 	.dw	2
      000D46 78                    5905 	.db	120
      000D47 01                    5906 	.sleb128	1
      000D48 00 00r00r89           5907 	.dw	0,(Sstm8s_clk$CLK_HSECmd$47)
      000D4C 00 00r00r8E           5908 	.dw	0,(Sstm8s_clk$CLK_HSECmd$48)
      000D50 00 02                 5909 	.dw	2
      000D52 78                    5910 	.db	120
      000D53 07                    5911 	.sleb128	7
      000D54 00 00r00r87           5912 	.dw	0,(Sstm8s_clk$CLK_HSECmd$46)
      000D58 00 00r00r89           5913 	.dw	0,(Sstm8s_clk$CLK_HSECmd$47)
      000D5C 00 02                 5914 	.dw	2
      000D5E 78                    5915 	.db	120
      000D5F 06                    5916 	.sleb128	6
      000D60 00 00r00r85           5917 	.dw	0,(Sstm8s_clk$CLK_HSECmd$45)
      000D64 00 00r00r87           5918 	.dw	0,(Sstm8s_clk$CLK_HSECmd$46)
      000D68 00 02                 5919 	.dw	2
      000D6A 78                    5920 	.db	120
      000D6B 05                    5921 	.sleb128	5
      000D6C 00 00r00r83           5922 	.dw	0,(Sstm8s_clk$CLK_HSECmd$44)
      000D70 00 00r00r85           5923 	.dw	0,(Sstm8s_clk$CLK_HSECmd$45)
      000D74 00 02                 5924 	.dw	2
      000D76 78                    5925 	.db	120
      000D77 04                    5926 	.sleb128	4
      000D78 00 00r00r81           5927 	.dw	0,(Sstm8s_clk$CLK_HSECmd$43)
      000D7C 00 00r00r83           5928 	.dw	0,(Sstm8s_clk$CLK_HSECmd$44)
      000D80 00 02                 5929 	.dw	2
      000D82 78                    5930 	.db	120
      000D83 02                    5931 	.sleb128	2
      000D84 00 00r00r7F           5932 	.dw	0,(Sstm8s_clk$CLK_HSECmd$42)
      000D88 00 00r00r81           5933 	.dw	0,(Sstm8s_clk$CLK_HSECmd$43)
      000D8C 00 02                 5934 	.dw	2
      000D8E 78                    5935 	.db	120
      000D8F 01                    5936 	.sleb128	1
      000D90 00 00r00r70           5937 	.dw	0,(Sstm8s_clk$CLK_HSECmd$40)
      000D94 00 00r00r7F           5938 	.dw	0,(Sstm8s_clk$CLK_HSECmd$42)
      000D98 00 02                 5939 	.dw	2
      000D9A 78                    5940 	.db	120
      000D9B 01                    5941 	.sleb128	1
      000D9C 00 00 00 00           5942 	.dw	0,0
      000DA0 00 00 00 00           5943 	.dw	0,0
      000DA4 00 00r00r58           5944 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$27)
      000DA8 00 00r00r70           5945 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$38)
      000DAC 00 02                 5946 	.dw	2
      000DAE 78                    5947 	.db	120
      000DAF 01                    5948 	.sleb128	1
      000DB0 00 00r00r53           5949 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$26)
      000DB4 00 00r00r58           5950 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$27)
      000DB8 00 02                 5951 	.dw	2
      000DBA 78                    5952 	.db	120
      000DBB 07                    5953 	.sleb128	7
      000DBC 00 00r00r51           5954 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$25)
      000DC0 00 00r00r53           5955 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$26)
      000DC4 00 02                 5956 	.dw	2
      000DC6 78                    5957 	.db	120
      000DC7 06                    5958 	.sleb128	6
      000DC8 00 00r00r4F           5959 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$24)
      000DCC 00 00r00r51           5960 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$25)
      000DD0 00 02                 5961 	.dw	2
      000DD2 78                    5962 	.db	120
      000DD3 05                    5963 	.sleb128	5
      000DD4 00 00r00r4D           5964 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$23)
      000DD8 00 00r00r4F           5965 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$24)
      000DDC 00 02                 5966 	.dw	2
      000DDE 78                    5967 	.db	120
      000DDF 04                    5968 	.sleb128	4
      000DE0 00 00r00r4B           5969 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$22)
      000DE4 00 00r00r4D           5970 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$23)
      000DE8 00 02                 5971 	.dw	2
      000DEA 78                    5972 	.db	120
      000DEB 02                    5973 	.sleb128	2
      000DEC 00 00r00r49           5974 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$21)
      000DF0 00 00r00r4B           5975 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$22)
      000DF4 00 02                 5976 	.dw	2
      000DF6 78                    5977 	.db	120
      000DF7 01                    5978 	.sleb128	1
      000DF8 00 00r00r3A           5979 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$19)
      000DFC 00 00r00r49           5980 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$21)
      000E00 00 02                 5981 	.dw	2
      000E02 78                    5982 	.db	120
      000E03 01                    5983 	.sleb128	1
      000E04 00 00 00 00           5984 	.dw	0,0
      000E08 00 00 00 00           5985 	.dw	0,0
      000E0C 00 00r00r00           5986 	.dw	0,(Sstm8s_clk$CLK_DeInit$1)
      000E10 00 00r00r3A           5987 	.dw	0,(Sstm8s_clk$CLK_DeInit$17)
      000E14 00 02                 5988 	.dw	2
      000E16 78                    5989 	.db	120
      000E17 01                    5990 	.sleb128	1
      000E18 00 00 00 00           5991 	.dw	0,0
      000E1C 00 00 00 00           5992 	.dw	0,0
                                   5993 
                                   5994 	.area .debug_abbrev (NOLOAD)
      000000                       5995 Ldebug_abbrev:
      000000 0C                    5996 	.uleb128	12
      000001 2E                    5997 	.uleb128	46
      000002 00                    5998 	.db	0
      000003 03                    5999 	.uleb128	3
      000004 08                    6000 	.uleb128	8
      000005 11                    6001 	.uleb128	17
      000006 01                    6002 	.uleb128	1
      000007 12                    6003 	.uleb128	18
      000008 01                    6004 	.uleb128	1
      000009 3F                    6005 	.uleb128	63
      00000A 0C                    6006 	.uleb128	12
      00000B 40                    6007 	.uleb128	64
      00000C 06                    6008 	.uleb128	6
      00000D 49                    6009 	.uleb128	73
      00000E 13                    6010 	.uleb128	19
      00000F 00                    6011 	.uleb128	0
      000010 00                    6012 	.uleb128	0
      000011 10                    6013 	.uleb128	16
      000012 34                    6014 	.uleb128	52
      000013 00                    6015 	.db	0
      000014 02                    6016 	.uleb128	2
      000015 0A                    6017 	.uleb128	10
      000016 03                    6018 	.uleb128	3
      000017 08                    6019 	.uleb128	8
      000018 3F                    6020 	.uleb128	63
      000019 0C                    6021 	.uleb128	12
      00001A 49                    6022 	.uleb128	73
      00001B 13                    6023 	.uleb128	19
      00001C 00                    6024 	.uleb128	0
      00001D 00                    6025 	.uleb128	0
      00001E 04                    6026 	.uleb128	4
      00001F 05                    6027 	.uleb128	5
      000020 00                    6028 	.db	0
      000021 02                    6029 	.uleb128	2
      000022 0A                    6030 	.uleb128	10
      000023 03                    6031 	.uleb128	3
      000024 08                    6032 	.uleb128	8
      000025 49                    6033 	.uleb128	73
      000026 13                    6034 	.uleb128	19
      000027 00                    6035 	.uleb128	0
      000028 00                    6036 	.uleb128	0
      000029 0E                    6037 	.uleb128	14
      00002A 01                    6038 	.uleb128	1
      00002B 01                    6039 	.db	1
      00002C 01                    6040 	.uleb128	1
      00002D 13                    6041 	.uleb128	19
      00002E 0B                    6042 	.uleb128	11
      00002F 0B                    6043 	.uleb128	11
      000030 49                    6044 	.uleb128	73
      000031 13                    6045 	.uleb128	19
      000032 00                    6046 	.uleb128	0
      000033 00                    6047 	.uleb128	0
      000034 03                    6048 	.uleb128	3
      000035 2E                    6049 	.uleb128	46
      000036 01                    6050 	.db	1
      000037 01                    6051 	.uleb128	1
      000038 13                    6052 	.uleb128	19
      000039 03                    6053 	.uleb128	3
      00003A 08                    6054 	.uleb128	8
      00003B 11                    6055 	.uleb128	17
      00003C 01                    6056 	.uleb128	1
      00003D 12                    6057 	.uleb128	18
      00003E 01                    6058 	.uleb128	1
      00003F 3F                    6059 	.uleb128	63
      000040 0C                    6060 	.uleb128	12
      000041 40                    6061 	.uleb128	64
      000042 06                    6062 	.uleb128	6
      000043 00                    6063 	.uleb128	0
      000044 00                    6064 	.uleb128	0
      000045 0B                    6065 	.uleb128	11
      000046 34                    6066 	.uleb128	52
      000047 00                    6067 	.db	0
      000048 02                    6068 	.uleb128	2
      000049 0A                    6069 	.uleb128	10
      00004A 03                    6070 	.uleb128	3
      00004B 08                    6071 	.uleb128	8
      00004C 49                    6072 	.uleb128	73
      00004D 13                    6073 	.uleb128	19
      00004E 00                    6074 	.uleb128	0
      00004F 00                    6075 	.uleb128	0
      000050 09                    6076 	.uleb128	9
      000051 2E                    6077 	.uleb128	46
      000052 01                    6078 	.db	1
      000053 01                    6079 	.uleb128	1
      000054 13                    6080 	.uleb128	19
      000055 03                    6081 	.uleb128	3
      000056 08                    6082 	.uleb128	8
      000057 11                    6083 	.uleb128	17
      000058 01                    6084 	.uleb128	1
      000059 12                    6085 	.uleb128	18
      00005A 01                    6086 	.uleb128	1
      00005B 3F                    6087 	.uleb128	63
      00005C 0C                    6088 	.uleb128	12
      00005D 40                    6089 	.uleb128	64
      00005E 06                    6090 	.uleb128	6
      00005F 49                    6091 	.uleb128	73
      000060 13                    6092 	.uleb128	19
      000061 00                    6093 	.uleb128	0
      000062 00                    6094 	.uleb128	0
      000063 0D                    6095 	.uleb128	13
      000064 26                    6096 	.uleb128	38
      000065 00                    6097 	.db	0
      000066 49                    6098 	.uleb128	73
      000067 13                    6099 	.uleb128	19
      000068 00                    6100 	.uleb128	0
      000069 00                    6101 	.uleb128	0
      00006A 08                    6102 	.uleb128	8
      00006B 0B                    6103 	.uleb128	11
      00006C 01                    6104 	.db	1
      00006D 11                    6105 	.uleb128	17
      00006E 01                    6106 	.uleb128	1
      00006F 00                    6107 	.uleb128	0
      000070 00                    6108 	.uleb128	0
      000071 01                    6109 	.uleb128	1
      000072 11                    6110 	.uleb128	17
      000073 01                    6111 	.db	1
      000074 03                    6112 	.uleb128	3
      000075 08                    6113 	.uleb128	8
      000076 10                    6114 	.uleb128	16
      000077 06                    6115 	.uleb128	6
      000078 13                    6116 	.uleb128	19
      000079 0B                    6117 	.uleb128	11
      00007A 25                    6118 	.uleb128	37
      00007B 08                    6119 	.uleb128	8
      00007C 00                    6120 	.uleb128	0
      00007D 00                    6121 	.uleb128	0
      00007E 05                    6122 	.uleb128	5
      00007F 0B                    6123 	.uleb128	11
      000080 00                    6124 	.db	0
      000081 11                    6125 	.uleb128	17
      000082 01                    6126 	.uleb128	1
      000083 12                    6127 	.uleb128	18
      000084 01                    6128 	.uleb128	1
      000085 00                    6129 	.uleb128	0
      000086 00                    6130 	.uleb128	0
      000087 07                    6131 	.uleb128	7
      000088 0B                    6132 	.uleb128	11
      000089 01                    6133 	.db	1
      00008A 01                    6134 	.uleb128	1
      00008B 13                    6135 	.uleb128	19
      00008C 11                    6136 	.uleb128	17
      00008D 01                    6137 	.uleb128	1
      00008E 00                    6138 	.uleb128	0
      00008F 00                    6139 	.uleb128	0
      000090 02                    6140 	.uleb128	2
      000091 2E                    6141 	.uleb128	46
      000092 00                    6142 	.db	0
      000093 03                    6143 	.uleb128	3
      000094 08                    6144 	.uleb128	8
      000095 11                    6145 	.uleb128	17
      000096 01                    6146 	.uleb128	1
      000097 12                    6147 	.uleb128	18
      000098 01                    6148 	.uleb128	1
      000099 3F                    6149 	.uleb128	63
      00009A 0C                    6150 	.uleb128	12
      00009B 40                    6151 	.uleb128	64
      00009C 06                    6152 	.uleb128	6
      00009D 00                    6153 	.uleb128	0
      00009E 00                    6154 	.uleb128	0
      00009F 0A                    6155 	.uleb128	10
      0000A0 0B                    6156 	.uleb128	11
      0000A1 01                    6157 	.db	1
      0000A2 01                    6158 	.uleb128	1
      0000A3 13                    6159 	.uleb128	19
      0000A4 11                    6160 	.uleb128	17
      0000A5 01                    6161 	.uleb128	1
      0000A6 12                    6162 	.uleb128	18
      0000A7 01                    6163 	.uleb128	1
      0000A8 00                    6164 	.uleb128	0
      0000A9 00                    6165 	.uleb128	0
      0000AA 0F                    6166 	.uleb128	15
      0000AB 21                    6167 	.uleb128	33
      0000AC 00                    6168 	.db	0
      0000AD 2F                    6169 	.uleb128	47
      0000AE 0B                    6170 	.uleb128	11
      0000AF 00                    6171 	.uleb128	0
      0000B0 00                    6172 	.uleb128	0
      0000B1 06                    6173 	.uleb128	6
      0000B2 24                    6174 	.uleb128	36
      0000B3 00                    6175 	.db	0
      0000B4 03                    6176 	.uleb128	3
      0000B5 08                    6177 	.uleb128	8
      0000B6 0B                    6178 	.uleb128	11
      0000B7 0B                    6179 	.uleb128	11
      0000B8 3E                    6180 	.uleb128	62
      0000B9 0B                    6181 	.uleb128	11
      0000BA 00                    6182 	.uleb128	0
      0000BB 00                    6183 	.uleb128	0
      0000BC 00                    6184 	.uleb128	0
                                   6185 
                                   6186 	.area .debug_info (NOLOAD)
      000000 00 00 09 19           6187 	.dw	0,Ldebug_info_end-Ldebug_info_start
      000004                       6188 Ldebug_info_start:
      000004 00 02                 6189 	.dw	2
      000006 00 00r00r00           6190 	.dw	0,(Ldebug_abbrev)
      00000A 04                    6191 	.db	4
      00000B 01                    6192 	.uleb128	1
      00000C 2E 2E 2F 53 50 4C 2F  6193 	.ascii "../SPL/src/stm8s_clk.c"
             73 72 63 2F 73 74 6D
             38 73 5F 63 6C 6B 2E
             63
      000022 00                    6194 	.db	0
      000023 00 00r00r00           6195 	.dw	0,(Ldebug_line_start+-4)
      000027 01                    6196 	.db	1
      000028 53 44 43 43 20 76 65  6197 	.ascii "SDCC version 4.1.0 #12072"
             72 73 69 6F 6E 20 34
             2E 31 2E 30 20 23 31
             32 30 37 32
      000041 00                    6198 	.db	0
      000042 02                    6199 	.uleb128	2
      000043 43 4C 4B 5F 44 65 49  6200 	.ascii "CLK_DeInit"
             6E 69 74
      00004D 00                    6201 	.db	0
      00004E 00 00r00r00           6202 	.dw	0,(_CLK_DeInit)
      000052 00 00r00r3A           6203 	.dw	0,(XG$CLK_DeInit$0$0+1)
      000056 01                    6204 	.db	1
      000057 00 00r0Er0C           6205 	.dw	0,(Ldebug_loc_start+3596)
      00005B 03                    6206 	.uleb128	3
      00005C 00 00 00 A7           6207 	.dw	0,167
      000060 43 4C 4B 5F 46 61 73  6208 	.ascii "CLK_FastHaltWakeUpCmd"
             74 48 61 6C 74 57 61
             6B 65 55 70 43 6D 64
      000075 00                    6209 	.db	0
      000076 00 00r00r3A           6210 	.dw	0,(_CLK_FastHaltWakeUpCmd)
      00007A 00 00r00r70           6211 	.dw	0,(XG$CLK_FastHaltWakeUpCmd$0$0+1)
      00007E 01                    6212 	.db	1
      00007F 00 00r0DrA4           6213 	.dw	0,(Ldebug_loc_start+3492)
      000083 04                    6214 	.uleb128	4
      000084 02                    6215 	.db	2
      000085 91                    6216 	.db	145
      000086 02                    6217 	.sleb128	2
      000087 4E 65 77 53 74 61 74  6218 	.ascii "NewState"
             65
      00008F 00                    6219 	.db	0
      000090 00 00 00 A7           6220 	.dw	0,167
      000094 05                    6221 	.uleb128	5
      000095 00 00r00r62           6222 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$30)
      000099 00 00r00r67           6223 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$32)
      00009D 05                    6224 	.uleb128	5
      00009E 00 00r00r6A           6225 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$33)
      0000A2 00 00r00r6F           6226 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$35)
      0000A6 00                    6227 	.uleb128	0
      0000A7 06                    6228 	.uleb128	6
      0000A8 75 6E 73 69 67 6E 65  6229 	.ascii "unsigned char"
             64 20 63 68 61 72
      0000B5 00                    6230 	.db	0
      0000B6 01                    6231 	.db	1
      0000B7 08                    6232 	.db	8
      0000B8 03                    6233 	.uleb128	3
      0000B9 00 00 00 F9           6234 	.dw	0,249
      0000BD 43 4C 4B 5F 48 53 45  6235 	.ascii "CLK_HSECmd"
             43 6D 64
      0000C7 00                    6236 	.db	0
      0000C8 00 00r00r70           6237 	.dw	0,(_CLK_HSECmd)
      0000CC 00 00r00rA6           6238 	.dw	0,(XG$CLK_HSECmd$0$0+1)
      0000D0 01                    6239 	.db	1
      0000D1 00 00r0Dr3C           6240 	.dw	0,(Ldebug_loc_start+3388)
      0000D5 04                    6241 	.uleb128	4
      0000D6 02                    6242 	.db	2
      0000D7 91                    6243 	.db	145
      0000D8 02                    6244 	.sleb128	2
      0000D9 4E 65 77 53 74 61 74  6245 	.ascii "NewState"
             65
      0000E1 00                    6246 	.db	0
      0000E2 00 00 00 A7           6247 	.dw	0,167
      0000E6 05                    6248 	.uleb128	5
      0000E7 00 00r00r98           6249 	.dw	0,(Sstm8s_clk$CLK_HSECmd$51)
      0000EB 00 00r00r9D           6250 	.dw	0,(Sstm8s_clk$CLK_HSECmd$53)
      0000EF 05                    6251 	.uleb128	5
      0000F0 00 00r00rA0           6252 	.dw	0,(Sstm8s_clk$CLK_HSECmd$54)
      0000F4 00 00r00rA5           6253 	.dw	0,(Sstm8s_clk$CLK_HSECmd$56)
      0000F8 00                    6254 	.uleb128	0
      0000F9 03                    6255 	.uleb128	3
      0000FA 00 00 01 3A           6256 	.dw	0,314
      0000FE 43 4C 4B 5F 48 53 49  6257 	.ascii "CLK_HSICmd"
             43 6D 64
      000108 00                    6258 	.db	0
      000109 00 00r00rA6           6259 	.dw	0,(_CLK_HSICmd)
      00010D 00 00r00rDC           6260 	.dw	0,(XG$CLK_HSICmd$0$0+1)
      000111 01                    6261 	.db	1
      000112 00 00r0CrD4           6262 	.dw	0,(Ldebug_loc_start+3284)
      000116 04                    6263 	.uleb128	4
      000117 02                    6264 	.db	2
      000118 91                    6265 	.db	145
      000119 02                    6266 	.sleb128	2
      00011A 4E 65 77 53 74 61 74  6267 	.ascii "NewState"
             65
      000122 00                    6268 	.db	0
      000123 00 00 00 A7           6269 	.dw	0,167
      000127 05                    6270 	.uleb128	5
      000128 00 00r00rCE           6271 	.dw	0,(Sstm8s_clk$CLK_HSICmd$72)
      00012C 00 00r00rD3           6272 	.dw	0,(Sstm8s_clk$CLK_HSICmd$74)
      000130 05                    6273 	.uleb128	5
      000131 00 00r00rD6           6274 	.dw	0,(Sstm8s_clk$CLK_HSICmd$75)
      000135 00 00r00rDB           6275 	.dw	0,(Sstm8s_clk$CLK_HSICmd$77)
      000139 00                    6276 	.uleb128	0
      00013A 03                    6277 	.uleb128	3
      00013B 00 00 01 7B           6278 	.dw	0,379
      00013F 43 4C 4B 5F 4C 53 49  6279 	.ascii "CLK_LSICmd"
             43 6D 64
      000149 00                    6280 	.db	0
      00014A 00 00r00rDC           6281 	.dw	0,(_CLK_LSICmd)
      00014E 00 00r01r12           6282 	.dw	0,(XG$CLK_LSICmd$0$0+1)
      000152 01                    6283 	.db	1
      000153 00 00r0Cr6C           6284 	.dw	0,(Ldebug_loc_start+3180)
      000157 04                    6285 	.uleb128	4
      000158 02                    6286 	.db	2
      000159 91                    6287 	.db	145
      00015A 02                    6288 	.sleb128	2
      00015B 4E 65 77 53 74 61 74  6289 	.ascii "NewState"
             65
      000163 00                    6290 	.db	0
      000164 00 00 00 A7           6291 	.dw	0,167
      000168 05                    6292 	.uleb128	5
      000169 00 00r01r04           6293 	.dw	0,(Sstm8s_clk$CLK_LSICmd$93)
      00016D 00 00r01r09           6294 	.dw	0,(Sstm8s_clk$CLK_LSICmd$95)
      000171 05                    6295 	.uleb128	5
      000172 00 00r01r0C           6296 	.dw	0,(Sstm8s_clk$CLK_LSICmd$96)
      000176 00 00r01r11           6297 	.dw	0,(Sstm8s_clk$CLK_LSICmd$98)
      00017A 00                    6298 	.uleb128	0
      00017B 03                    6299 	.uleb128	3
      00017C 00 00 01 BC           6300 	.dw	0,444
      000180 43 4C 4B 5F 43 43 4F  6301 	.ascii "CLK_CCOCmd"
             43 6D 64
      00018A 00                    6302 	.db	0
      00018B 00 00r01r12           6303 	.dw	0,(_CLK_CCOCmd)
      00018F 00 00r01r48           6304 	.dw	0,(XG$CLK_CCOCmd$0$0+1)
      000193 01                    6305 	.db	1
      000194 00 00r0Cr04           6306 	.dw	0,(Ldebug_loc_start+3076)
      000198 04                    6307 	.uleb128	4
      000199 02                    6308 	.db	2
      00019A 91                    6309 	.db	145
      00019B 02                    6310 	.sleb128	2
      00019C 4E 65 77 53 74 61 74  6311 	.ascii "NewState"
             65
      0001A4 00                    6312 	.db	0
      0001A5 00 00 00 A7           6313 	.dw	0,167
      0001A9 05                    6314 	.uleb128	5
      0001AA 00 00r01r3A           6315 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$114)
      0001AE 00 00r01r3F           6316 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$116)
      0001B2 05                    6317 	.uleb128	5
      0001B3 00 00r01r42           6318 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$117)
      0001B7 00 00r01r47           6319 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$119)
      0001BB 00                    6320 	.uleb128	0
      0001BC 03                    6321 	.uleb128	3
      0001BD 00 00 02 05           6322 	.dw	0,517
      0001C1 43 4C 4B 5F 43 6C 6F  6323 	.ascii "CLK_ClockSwitchCmd"
             63 6B 53 77 69 74 63
             68 43 6D 64
      0001D3 00                    6324 	.db	0
      0001D4 00 00r01r48           6325 	.dw	0,(_CLK_ClockSwitchCmd)
      0001D8 00 00r01r7E           6326 	.dw	0,(XG$CLK_ClockSwitchCmd$0$0+1)
      0001DC 01                    6327 	.db	1
      0001DD 00 00r0Br9C           6328 	.dw	0,(Ldebug_loc_start+2972)
      0001E1 04                    6329 	.uleb128	4
      0001E2 02                    6330 	.db	2
      0001E3 91                    6331 	.db	145
      0001E4 02                    6332 	.sleb128	2
      0001E5 4E 65 77 53 74 61 74  6333 	.ascii "NewState"
             65
      0001ED 00                    6334 	.db	0
      0001EE 00 00 00 A7           6335 	.dw	0,167
      0001F2 05                    6336 	.uleb128	5
      0001F3 00 00r01r70           6337 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$135)
      0001F7 00 00r01r75           6338 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$137)
      0001FB 05                    6339 	.uleb128	5
      0001FC 00 00r01r78           6340 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$138)
      000200 00 00r01r7D           6341 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$140)
      000204 00                    6342 	.uleb128	0
      000205 03                    6343 	.uleb128	3
      000206 00 00 02 57           6344 	.dw	0,599
      00020A 43 4C 4B 5F 53 6C 6F  6345 	.ascii "CLK_SlowActiveHaltWakeUpCmd"
             77 41 63 74 69 76 65
             48 61 6C 74 57 61 6B
             65 55 70 43 6D 64
      000225 00                    6346 	.db	0
      000226 00 00r01r7E           6347 	.dw	0,(_CLK_SlowActiveHaltWakeUpCmd)
      00022A 00 00r01rB4           6348 	.dw	0,(XG$CLK_SlowActiveHaltWakeUpCmd$0$0+1)
      00022E 01                    6349 	.db	1
      00022F 00 00r0Br34           6350 	.dw	0,(Ldebug_loc_start+2868)
      000233 04                    6351 	.uleb128	4
      000234 02                    6352 	.db	2
      000235 91                    6353 	.db	145
      000236 02                    6354 	.sleb128	2
      000237 4E 65 77 53 74 61 74  6355 	.ascii "NewState"
             65
      00023F 00                    6356 	.db	0
      000240 00 00 00 A7           6357 	.dw	0,167
      000244 05                    6358 	.uleb128	5
      000245 00 00r01rA6           6359 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$156)
      000249 00 00r01rAB           6360 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$158)
      00024D 05                    6361 	.uleb128	5
      00024E 00 00r01rAE           6362 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$159)
      000252 00 00r01rB3           6363 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$161)
      000256 00                    6364 	.uleb128	0
      000257 03                    6365 	.uleb128	3
      000258 00 00 02 E0           6366 	.dw	0,736
      00025C 43 4C 4B 5F 50 65 72  6367 	.ascii "CLK_PeripheralClockConfig"
             69 70 68 65 72 61 6C
             43 6C 6F 63 6B 43 6F
             6E 66 69 67
      000275 00                    6368 	.db	0
      000276 00 00r01rB4           6369 	.dw	0,(_CLK_PeripheralClockConfig)
      00027A 00 00r02rC6           6370 	.dw	0,(XG$CLK_PeripheralClockConfig$0$0+1)
      00027E 01                    6371 	.db	1
      00027F 00 00r09rDC           6372 	.dw	0,(Ldebug_loc_start+2524)
      000283 04                    6373 	.uleb128	4
      000284 02                    6374 	.db	2
      000285 91                    6375 	.db	145
      000286 02                    6376 	.sleb128	2
      000287 43 4C 4B 5F 50 65 72  6377 	.ascii "CLK_Peripheral"
             69 70 68 65 72 61 6C
      000295 00                    6378 	.db	0
      000296 00 00 00 A7           6379 	.dw	0,167
      00029A 04                    6380 	.uleb128	4
      00029B 02                    6381 	.db	2
      00029C 91                    6382 	.db	145
      00029D 03                    6383 	.sleb128	3
      00029E 4E 65 77 53 74 61 74  6384 	.ascii "NewState"
             65
      0002A6 00                    6385 	.db	0
      0002A7 00 00 00 A7           6386 	.dw	0,167
      0002AB 07                    6387 	.uleb128	7
      0002AC 00 00 02 C7           6388 	.dw	0,711
      0002B0 00 00r02r96           6389 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$199)
      0002B4 05                    6390 	.uleb128	5
      0002B5 00 00r02r9D           6391 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$201)
      0002B9 00 00r02rA2           6392 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$203)
      0002BD 05                    6393 	.uleb128	5
      0002BE 00 00r02rA5           6394 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$204)
      0002C2 00 00r02rAA           6395 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$206)
      0002C6 00                    6396 	.uleb128	0
      0002C7 08                    6397 	.uleb128	8
      0002C8 00 00r02rB0           6398 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$208)
      0002CC 05                    6399 	.uleb128	5
      0002CD 00 00r02rB7           6400 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$210)
      0002D1 00 00r02rBC           6401 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$212)
      0002D5 05                    6402 	.uleb128	5
      0002D6 00 00r02rBF           6403 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$213)
      0002DA 00 00r02rC4           6404 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$215)
      0002DE 00                    6405 	.uleb128	0
      0002DF 00                    6406 	.uleb128	0
      0002E0 09                    6407 	.uleb128	9
      0002E1 00 00 04 3A           6408 	.dw	0,1082
      0002E5 43 4C 4B 5F 43 6C 6F  6409 	.ascii "CLK_ClockSwitchConfig"
             63 6B 53 77 69 74 63
             68 43 6F 6E 66 69 67
      0002FA 00                    6410 	.db	0
      0002FB 00 00r02rC6           6411 	.dw	0,(_CLK_ClockSwitchConfig)
      0002FF 00 00r04r60           6412 	.dw	0,(XG$CLK_ClockSwitchConfig$0$0+1)
      000303 01                    6413 	.db	1
      000304 00 00r08r24           6414 	.dw	0,(Ldebug_loc_start+2084)
      000308 00 00 00 A7           6415 	.dw	0,167
      00030C 04                    6416 	.uleb128	4
      00030D 02                    6417 	.db	2
      00030E 91                    6418 	.db	145
      00030F 02                    6419 	.sleb128	2
      000310 43 4C 4B 5F 53 77 69  6420 	.ascii "CLK_SwitchMode"
             74 63 68 4D 6F 64 65
      00031E 00                    6421 	.db	0
      00031F 00 00 00 A7           6422 	.dw	0,167
      000323 04                    6423 	.uleb128	4
      000324 02                    6424 	.db	2
      000325 91                    6425 	.db	145
      000326 03                    6426 	.sleb128	3
      000327 43 4C 4B 5F 4E 65 77  6427 	.ascii "CLK_NewClock"
             43 6C 6F 63 6B
      000333 00                    6428 	.db	0
      000334 00 00 00 A7           6429 	.dw	0,167
      000338 04                    6430 	.uleb128	4
      000339 02                    6431 	.db	2
      00033A 91                    6432 	.db	145
      00033B 04                    6433 	.sleb128	4
      00033C 49 54 53 74 61 74 65  6434 	.ascii "ITState"
      000343 00                    6435 	.db	0
      000344 00 00 00 A7           6436 	.dw	0,167
      000348 04                    6437 	.uleb128	4
      000349 02                    6438 	.db	2
      00034A 91                    6439 	.db	145
      00034B 05                    6440 	.sleb128	5
      00034C 43 4C 4B 5F 43 75 72  6441 	.ascii "CLK_CurrentClockState"
             72 65 6E 74 43 6C 6F
             63 6B 53 74 61 74 65
      000361 00                    6442 	.db	0
      000362 00 00 00 A7           6443 	.dw	0,167
      000366 0A                    6444 	.uleb128	10
      000367 00 00 03 A1           6445 	.dw	0,929
      00036B 00 00r03r6F           6446 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$261)
      00036F 00 00r03rA7           6447 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$277)
      000373 05                    6448 	.uleb128	5
      000374 00 00r03r7F           6449 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$265)
      000378 00 00r03r84           6450 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$267)
      00037C 05                    6451 	.uleb128	5
      00037D 00 00r03r87           6452 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$268)
      000381 00 00r03r8C           6453 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$270)
      000385 05                    6454 	.uleb128	5
      000386 00 00r03rA3           6455 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$274)
      00038A 00 00r03rA4           6456 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$276)
      00038E 05                    6457 	.uleb128	5
      00038F 00 00r03rAD           6458 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$279)
      000393 00 00r03rB0           6459 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$281)
      000397 05                    6460 	.uleb128	5
      000398 00 00r03rB3           6461 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$282)
      00039C 00 00r03rB4           6462 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$284)
      0003A0 00                    6463 	.uleb128	0
      0003A1 0A                    6464 	.uleb128	10
      0003A2 00 00 03 DC           6465 	.dw	0,988
      0003A6 00 00r03rB7           6466 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$285)
      0003AA 00 00r03rE9           6467 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$299)
      0003AE 05                    6468 	.uleb128	5
      0003AF 00 00r03rBE           6469 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$287)
      0003B3 00 00r03rC4           6470 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$289)
      0003B7 05                    6471 	.uleb128	5
      0003B8 00 00r03rC7           6472 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$290)
      0003BC 00 00r03rCD           6473 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$292)
      0003C0 05                    6474 	.uleb128	5
      0003C1 00 00r03rE5           6475 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$296)
      0003C5 00 00r03rE6           6476 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$298)
      0003C9 05                    6477 	.uleb128	5
      0003CA 00 00r03rEF           6478 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$301)
      0003CE 00 00r03rFA           6479 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$304)
      0003D2 05                    6480 	.uleb128	5
      0003D3 00 00r03rFD           6481 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$305)
      0003D7 00 00r03rFE           6482 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$307)
      0003DB 00                    6483 	.uleb128	0
      0003DC 07                    6484 	.uleb128	7
      0003DD 00 00 04 01           6485 	.dw	0,1025
      0003E1 00 00r04r05           6486 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$309)
      0003E5 05                    6487 	.uleb128	5
      0003E6 00 00r04r18           6488 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$312)
      0003EA 00 00r04r20           6489 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$314)
      0003EE 05                    6490 	.uleb128	5
      0003EF 00 00r04r36           6491 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$317)
      0003F3 00 00r04r3E           6492 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$319)
      0003F7 05                    6493 	.uleb128	5
      0003F8 00 00r04r54           6494 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$322)
      0003FC 00 00r04r5C           6495 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$324)
      000400 00                    6496 	.uleb128	0
      000401 0B                    6497 	.uleb128	11
      000402 01                    6498 	.db	1
      000403 53                    6499 	.db	83
      000404 63 6C 6F 63 6B 5F 6D  6500 	.ascii "clock_master"
             61 73 74 65 72
      000410 00                    6501 	.db	0
      000411 00 00 00 A7           6502 	.dw	0,167
      000415 0B                    6503 	.uleb128	11
      000416 06                    6504 	.db	6
      000417 52                    6505 	.db	82
      000418 93                    6506 	.db	147
      000419 01                    6507 	.uleb128	1
      00041A 51                    6508 	.db	81
      00041B 93                    6509 	.db	147
      00041C 01                    6510 	.uleb128	1
      00041D 44 6F 77 6E 43 6F 75  6511 	.ascii "DownCounter"
             6E 74 65 72
      000428 00                    6512 	.db	0
      000429 00 00 04 3A           6513 	.dw	0,1082
      00042D 0B                    6514 	.uleb128	11
      00042E 01                    6515 	.db	1
      00042F 51                    6516 	.db	81
      000430 53 77 69 66           6517 	.ascii "Swif"
      000434 00                    6518 	.db	0
      000435 00 00 00 A7           6519 	.dw	0,167
      000439 00                    6520 	.uleb128	0
      00043A 06                    6521 	.uleb128	6
      00043B 75 6E 73 69 67 6E 65  6522 	.ascii "unsigned int"
             64 20 69 6E 74
      000447 00                    6523 	.db	0
      000448 02                    6524 	.db	2
      000449 07                    6525 	.db	7
      00044A 03                    6526 	.uleb128	3
      00044B 00 00 04 89           6527 	.dw	0,1161
      00044F 43 4C 4B 5F 48 53 49  6528 	.ascii "CLK_HSIPrescalerConfig"
             50 72 65 73 63 61 6C
             65 72 43 6F 6E 66 69
             67
      000465 00                    6529 	.db	0
      000466 00 00r04r60           6530 	.dw	0,(_CLK_HSIPrescalerConfig)
      00046A 00 00r04rA2           6531 	.dw	0,(XG$CLK_HSIPrescalerConfig$0$0+1)
      00046E 01                    6532 	.db	1
      00046F 00 00r07rA4           6533 	.dw	0,(Ldebug_loc_start+1956)
      000473 04                    6534 	.uleb128	4
      000474 02                    6535 	.db	2
      000475 91                    6536 	.db	145
      000476 02                    6537 	.sleb128	2
      000477 48 53 49 50 72 65 73  6538 	.ascii "HSIPrescaler"
             63 61 6C 65 72
      000483 00                    6539 	.db	0
      000484 00 00 00 A7           6540 	.dw	0,167
      000488 00                    6541 	.uleb128	0
      000489 03                    6542 	.uleb128	3
      00048A 00 00 04 BA           6543 	.dw	0,1210
      00048E 43 4C 4B 5F 43 43 4F  6544 	.ascii "CLK_CCOConfig"
             43 6F 6E 66 69 67
      00049B 00                    6545 	.db	0
      00049C 00 00r04rA2           6546 	.dw	0,(_CLK_CCOConfig)
      0004A0 00 00r05r3D           6547 	.dw	0,(XG$CLK_CCOConfig$0$0+1)
      0004A4 01                    6548 	.db	1
      0004A5 00 00r06rB8           6549 	.dw	0,(Ldebug_loc_start+1720)
      0004A9 04                    6550 	.uleb128	4
      0004AA 02                    6551 	.db	2
      0004AB 91                    6552 	.db	145
      0004AC 02                    6553 	.sleb128	2
      0004AD 43 4C 4B 5F 43 43 4F  6554 	.ascii "CLK_CCO"
      0004B4 00                    6555 	.db	0
      0004B5 00 00 00 A7           6556 	.dw	0,167
      0004B9 00                    6557 	.uleb128	0
      0004BA 03                    6558 	.uleb128	3
      0004BB 00 00 05 1C           6559 	.dw	0,1308
      0004BF 43 4C 4B 5F 49 54 43  6560 	.ascii "CLK_ITConfig"
             6F 6E 66 69 67
      0004CB 00                    6561 	.db	0
      0004CC 00 00r05r3D           6562 	.dw	0,(_CLK_ITConfig)
      0004D0 00 00r05rE7           6563 	.dw	0,(XG$CLK_ITConfig$0$0+1)
      0004D4 01                    6564 	.db	1
      0004D5 00 00r05r90           6565 	.dw	0,(Ldebug_loc_start+1424)
      0004D9 04                    6566 	.uleb128	4
      0004DA 02                    6567 	.db	2
      0004DB 91                    6568 	.db	145
      0004DC 02                    6569 	.sleb128	2
      0004DD 43 4C 4B 5F 49 54     6570 	.ascii "CLK_IT"
      0004E3 00                    6571 	.db	0
      0004E4 00 00 00 A7           6572 	.dw	0,167
      0004E8 04                    6573 	.uleb128	4
      0004E9 02                    6574 	.db	2
      0004EA 91                    6575 	.db	145
      0004EB 03                    6576 	.sleb128	3
      0004EC 4E 65 77 53 74 61 74  6577 	.ascii "NewState"
             65
      0004F4 00                    6578 	.db	0
      0004F5 00 00 00 A7           6579 	.dw	0,167
      0004F9 07                    6580 	.uleb128	7
      0004FA 00 00 05 0C           6581 	.dw	0,1292
      0004FE 00 00r05rA0           6582 	.dw	0,(Sstm8s_clk$CLK_ITConfig$401)
      000502 05                    6583 	.uleb128	5
      000503 00 00r05rAE           6584 	.dw	0,(Sstm8s_clk$CLK_ITConfig$403)
      000507 00 00r05rC4           6585 	.dw	0,(Sstm8s_clk$CLK_ITConfig$409)
      00050B 00                    6586 	.uleb128	0
      00050C 08                    6587 	.uleb128	8
      00050D 00 00r05rC4           6588 	.dw	0,(Sstm8s_clk$CLK_ITConfig$411)
      000511 05                    6589 	.uleb128	5
      000512 00 00r05rD2           6590 	.dw	0,(Sstm8s_clk$CLK_ITConfig$413)
      000516 00 00r05rE5           6591 	.dw	0,(Sstm8s_clk$CLK_ITConfig$418)
      00051A 00                    6592 	.uleb128	0
      00051B 00                    6593 	.uleb128	0
      00051C 03                    6594 	.uleb128	3
      00051D 00 00 05 68           6595 	.dw	0,1384
      000521 43 4C 4B 5F 53 59 53  6596 	.ascii "CLK_SYSCLKConfig"
             43 4C 4B 43 6F 6E 66
             69 67
      000531 00                    6597 	.db	0
      000532 00 00r05rE7           6598 	.dw	0,(_CLK_SYSCLKConfig)
      000536 00 00r06r96           6599 	.dw	0,(XG$CLK_SYSCLKConfig$0$0+1)
      00053A 01                    6600 	.db	1
      00053B 00 00r04r98           6601 	.dw	0,(Ldebug_loc_start+1176)
      00053F 04                    6602 	.uleb128	4
      000540 02                    6603 	.db	2
      000541 91                    6604 	.db	145
      000542 02                    6605 	.sleb128	2
      000543 43 4C 4B 5F 50 72 65  6606 	.ascii "CLK_Prescaler"
             73 63 61 6C 65 72
      000550 00                    6607 	.db	0
      000551 00 00 00 A7           6608 	.dw	0,167
      000555 05                    6609 	.uleb128	5
      000556 00 00r06r6B           6610 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$447)
      00055A 00 00r06r7E           6611 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$450)
      00055E 05                    6612 	.uleb128	5
      00055F 00 00r06r81           6613 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$451)
      000563 00 00r06r94           6614 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$454)
      000567 00                    6615 	.uleb128	0
      000568 03                    6616 	.uleb128	3
      000569 00 00 05 B4           6617 	.dw	0,1460
      00056D 43 4C 4B 5F 53 57 49  6618 	.ascii "CLK_SWIMConfig"
             4D 43 6F 6E 66 69 67
      00057B 00                    6619 	.db	0
      00057C 00 00r06r96           6620 	.dw	0,(_CLK_SWIMConfig)
      000580 00 00r06rCC           6621 	.dw	0,(XG$CLK_SWIMConfig$0$0+1)
      000584 01                    6622 	.db	1
      000585 00 00r04r30           6623 	.dw	0,(Ldebug_loc_start+1072)
      000589 04                    6624 	.uleb128	4
      00058A 02                    6625 	.db	2
      00058B 91                    6626 	.db	145
      00058C 02                    6627 	.sleb128	2
      00058D 43 4C 4B 5F 53 57 49  6628 	.ascii "CLK_SWIMDivider"
             4D 44 69 76 69 64 65
             72
      00059C 00                    6629 	.db	0
      00059D 00 00 00 A7           6630 	.dw	0,167
      0005A1 05                    6631 	.uleb128	5
      0005A2 00 00r06rBE           6632 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$471)
      0005A6 00 00r06rC3           6633 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$473)
      0005AA 05                    6634 	.uleb128	5
      0005AB 00 00r06rC6           6635 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$474)
      0005AF 00 00r06rCB           6636 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$476)
      0005B3 00                    6637 	.uleb128	0
      0005B4 02                    6638 	.uleb128	2
      0005B5 43 4C 4B 5F 43 6C 6F  6639 	.ascii "CLK_ClockSecuritySystemEnable"
             63 6B 53 65 63 75 72
             69 74 79 53 79 73 74
             65 6D 45 6E 61 62 6C
             65
      0005D2 00                    6640 	.db	0
      0005D3 00 00r06rCC           6641 	.dw	0,(_CLK_ClockSecuritySystemEnable)
      0005D7 00 00r06rD5           6642 	.dw	0,(XG$CLK_ClockSecuritySystemEnable$0$0+1)
      0005DB 01                    6643 	.db	1
      0005DC 00 00r04r1C           6644 	.dw	0,(Ldebug_loc_start+1052)
      0005E0 0C                    6645 	.uleb128	12
      0005E1 43 4C 4B 5F 47 65 74  6646 	.ascii "CLK_GetSYSCLKSource"
             53 59 53 43 4C 4B 53
             6F 75 72 63 65
      0005F4 00                    6647 	.db	0
      0005F5 00 00r06rD5           6648 	.dw	0,(_CLK_GetSYSCLKSource)
      0005F9 00 00r06rD9           6649 	.dw	0,(XG$CLK_GetSYSCLKSource$0$0+1)
      0005FD 01                    6650 	.db	1
      0005FE 00 00r04r08           6651 	.dw	0,(Ldebug_loc_start+1032)
      000602 00 00 00 A7           6652 	.dw	0,167
      000606 06                    6653 	.uleb128	6
      000607 75 6E 73 69 67 6E 65  6654 	.ascii "unsigned long"
             64 20 6C 6F 6E 67
      000614 00                    6655 	.db	0
      000615 04                    6656 	.db	4
      000616 07                    6657 	.db	7
      000617 09                    6658 	.uleb128	9
      000618 00 00 06 A9           6659 	.dw	0,1705
      00061C 43 4C 4B 5F 47 65 74  6660 	.ascii "CLK_GetClockFreq"
             43 6C 6F 63 6B 46 72
             65 71
      00062C 00                    6661 	.db	0
      00062D 00 00r06rD9           6662 	.dw	0,(_CLK_GetClockFreq)
      000631 00 00r07r38           6663 	.dw	0,(XG$CLK_GetClockFreq$0$0+1)
      000635 01                    6664 	.db	1
      000636 00 00r03r70           6665 	.dw	0,(Ldebug_loc_start+880)
      00063A 00 00 06 06           6666 	.dw	0,1542
      00063E 05                    6667 	.uleb128	5
      00063F 00 00r06rEC           6668 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$498)
      000643 00 00r06rFE           6669 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$503)
      000647 05                    6670 	.uleb128	5
      000648 00 00r07r20           6671 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$513)
      00064C 00 00r07r27           6672 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$515)
      000650 05                    6673 	.uleb128	5
      000651 00 00r07r2A           6674 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$516)
      000655 00 00r07r32           6675 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$518)
      000659 0B                    6676 	.uleb128	11
      00065A 0E                    6677 	.db	14
      00065B 52                    6678 	.db	82
      00065C 93                    6679 	.db	147
      00065D 01                    6680 	.uleb128	1
      00065E 51                    6681 	.db	81
      00065F 93                    6682 	.db	147
      000660 01                    6683 	.uleb128	1
      000661 91                    6684 	.db	145
      000662 7E                    6685 	.sleb128	-2
      000663 93                    6686 	.db	147
      000664 01                    6687 	.uleb128	1
      000665 91                    6688 	.db	145
      000666 7F                    6689 	.sleb128	-1
      000667 93                    6690 	.db	147
      000668 01                    6691 	.uleb128	1
      000669 63 6C 6F 63 6B 66 72  6692 	.ascii "clockfrequency"
             65 71 75 65 6E 63 79
      000677 00                    6693 	.db	0
      000678 00 00 06 06           6694 	.dw	0,1542
      00067C 0B                    6695 	.uleb128	11
      00067D 02                    6696 	.db	2
      00067E 91                    6697 	.db	145
      00067F 7F                    6698 	.sleb128	-1
      000680 63 6C 6F 63 6B 73 6F  6699 	.ascii "clocksource"
             75 72 63 65
      00068B 00                    6700 	.db	0
      00068C 00 00 00 A7           6701 	.dw	0,167
      000690 0B                    6702 	.uleb128	11
      000691 01                    6703 	.db	1
      000692 50                    6704 	.db	80
      000693 74 6D 70              6705 	.ascii "tmp"
      000696 00                    6706 	.db	0
      000697 00 00 00 A7           6707 	.dw	0,167
      00069B 0B                    6708 	.uleb128	11
      00069C 01                    6709 	.db	1
      00069D 50                    6710 	.db	80
      00069E 70 72 65 73 63        6711 	.ascii "presc"
      0006A3 00                    6712 	.db	0
      0006A4 00 00 00 A7           6713 	.dw	0,167
      0006A8 00                    6714 	.uleb128	0
      0006A9 03                    6715 	.uleb128	3
      0006AA 00 00 06 FA           6716 	.dw	0,1786
      0006AE 43 4C 4B 5F 41 64 6A  6717 	.ascii "CLK_AdjustHSICalibrationValue"
             75 73 74 48 53 49 43
             61 6C 69 62 72 61 74
             69 6F 6E 56 61 6C 75
             65
      0006CB 00                    6718 	.db	0
      0006CC 00 00r07r38           6719 	.dw	0,(_CLK_AdjustHSICalibrationValue)
      0006D0 00 00r07r97           6720 	.dw	0,(XG$CLK_AdjustHSICalibrationValue$0$0+1)
      0006D4 01                    6721 	.db	1
      0006D5 00 00r02rC0           6722 	.dw	0,(Ldebug_loc_start+704)
      0006D9 04                    6723 	.uleb128	4
      0006DA 02                    6724 	.db	2
      0006DB 91                    6725 	.db	145
      0006DC 02                    6726 	.sleb128	2
      0006DD 43 4C 4B 5F 48 53 49  6727 	.ascii "CLK_HSICalibrationValue"
             43 61 6C 69 62 72 61
             74 69 6F 6E 56 61 6C
             75 65
      0006F4 00                    6728 	.db	0
      0006F5 00 00 00 A7           6729 	.dw	0,167
      0006F9 00                    6730 	.uleb128	0
      0006FA 02                    6731 	.uleb128	2
      0006FB 43 4C 4B 5F 53 59 53  6732 	.ascii "CLK_SYSCLKEmergencyClear"
             43 4C 4B 45 6D 65 72
             67 65 6E 63 79 43 6C
             65 61 72
      000713 00                    6733 	.db	0
      000714 00 00r07r97           6734 	.dw	0,(_CLK_SYSCLKEmergencyClear)
      000718 00 00r07rA0           6735 	.dw	0,(XG$CLK_SYSCLKEmergencyClear$0$0+1)
      00071C 01                    6736 	.db	1
      00071D 00 00r02rAC           6737 	.dw	0,(Ldebug_loc_start+684)
      000721 09                    6738 	.uleb128	9
      000722 00 00 07 CF           6739 	.dw	0,1999
      000726 43 4C 4B 5F 47 65 74  6740 	.ascii "CLK_GetFlagStatus"
             46 6C 61 67 53 74 61
             74 75 73
      000737 00                    6741 	.db	0
      000738 00 00r07rA0           6742 	.dw	0,(_CLK_GetFlagStatus)
      00073C 00 00r08r5E           6743 	.dw	0,(XG$CLK_GetFlagStatus$0$0+1)
      000740 01                    6744 	.db	1
      000741 00 00r01r60           6745 	.dw	0,(Ldebug_loc_start+352)
      000745 00 00 00 A7           6746 	.dw	0,167
      000749 04                    6747 	.uleb128	4
      00074A 02                    6748 	.db	2
      00074B 91                    6749 	.db	145
      00074C 02                    6750 	.sleb128	2
      00074D 43 4C 4B 5F 46 4C 41  6751 	.ascii "CLK_FLAG"
             47
      000755 00                    6752 	.db	0
      000756 00 00 07 CF           6753 	.dw	0,1999
      00075A 05                    6754 	.uleb128	5
      00075B 00 00r08r0B           6755 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$575)
      00075F 00 00r08r0E           6756 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$577)
      000763 05                    6757 	.uleb128	5
      000764 00 00r08r1C           6758 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$580)
      000768 00 00r08r1F           6759 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$582)
      00076C 05                    6760 	.uleb128	5
      00076D 00 00r08r2D           6761 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$585)
      000771 00 00r08r30           6762 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$587)
      000775 05                    6763 	.uleb128	5
      000776 00 00r08r3E           6764 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$590)
      00077A 00 00r08r41           6765 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$592)
      00077E 05                    6766 	.uleb128	5
      00077F 00 00r08r44           6767 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$593)
      000783 00 00r08r47           6768 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$595)
      000787 05                    6769 	.uleb128	5
      000788 00 00r08r55           6770 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$599)
      00078C 00 00r08r57           6771 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$601)
      000790 05                    6772 	.uleb128	5
      000791 00 00r08r5A           6773 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$602)
      000795 00 00r08r5B           6774 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$604)
      000799 0B                    6775 	.uleb128	11
      00079A 06                    6776 	.db	6
      00079B 52                    6777 	.db	82
      00079C 93                    6778 	.db	147
      00079D 01                    6779 	.uleb128	1
      00079E 50                    6780 	.db	80
      00079F 93                    6781 	.db	147
      0007A0 01                    6782 	.uleb128	1
      0007A1 73 74 61 74 75 73 72  6783 	.ascii "statusreg"
             65 67
      0007AA 00                    6784 	.db	0
      0007AB 00 00 04 3A           6785 	.dw	0,1082
      0007AF 0B                    6786 	.uleb128	11
      0007B0 01                    6787 	.db	1
      0007B1 50                    6788 	.db	80
      0007B2 74 6D 70 72 65 67     6789 	.ascii "tmpreg"
      0007B8 00                    6790 	.db	0
      0007B9 00 00 00 A7           6791 	.dw	0,167
      0007BD 0B                    6792 	.uleb128	11
      0007BE 01                    6793 	.db	1
      0007BF 50                    6794 	.db	80
      0007C0 62 69 74 73 74 61 74  6795 	.ascii "bitstatus"
             75 73
      0007C9 00                    6796 	.db	0
      0007CA 00 00 00 A7           6797 	.dw	0,167
      0007CE 00                    6798 	.uleb128	0
      0007CF 06                    6799 	.uleb128	6
      0007D0 75 6E 73 69 67 6E 65  6800 	.ascii "unsigned int"
             64 20 69 6E 74
      0007DC 00                    6801 	.db	0
      0007DD 02                    6802 	.db	2
      0007DE 07                    6803 	.db	7
      0007DF 09                    6804 	.uleb128	9
      0007E0 00 00 08 5E           6805 	.dw	0,2142
      0007E4 43 4C 4B 5F 47 65 74  6806 	.ascii "CLK_GetITStatus"
             49 54 53 74 61 74 75
             73
      0007F3 00                    6807 	.db	0
      0007F4 00 00r08r5E           6808 	.dw	0,(_CLK_GetITStatus)
      0007F8 00 00r08rC0           6809 	.dw	0,(XG$CLK_GetITStatus$0$0+1)
      0007FC 01                    6810 	.db	1
      0007FD 00 00r00rA4           6811 	.dw	0,(Ldebug_loc_start+164)
      000801 00 00 00 A7           6812 	.dw	0,167
      000805 04                    6813 	.uleb128	4
      000806 02                    6814 	.db	2
      000807 91                    6815 	.db	145
      000808 02                    6816 	.sleb128	2
      000809 43 4C 4B 5F 49 54     6817 	.ascii "CLK_IT"
      00080F 00                    6818 	.db	0
      000810 00 00 00 A7           6819 	.dw	0,167
      000814 07                    6820 	.uleb128	7
      000815 00 00 08 30           6821 	.dw	0,2096
      000819 00 00r08r92           6822 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$626)
      00081D 05                    6823 	.uleb128	5
      00081E 00 00r08rA1           6824 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$629)
      000822 00 00r08rA3           6825 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$631)
      000826 05                    6826 	.uleb128	5
      000827 00 00r08rA6           6827 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$632)
      00082B 00 00r08rA7           6828 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$634)
      00082F 00                    6829 	.uleb128	0
      000830 07                    6830 	.uleb128	7
      000831 00 00 08 4C           6831 	.dw	0,2124
      000835 00 00r08rAA           6832 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$635)
      000839 05                    6833 	.uleb128	5
      00083A 00 00r08rB9           6834 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$638)
      00083E 00 00r08rBB           6835 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$640)
      000842 05                    6836 	.uleb128	5
      000843 00 00r08rBE           6837 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$641)
      000847 00 00r08rBF           6838 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$643)
      00084B 00                    6839 	.uleb128	0
      00084C 0B                    6840 	.uleb128	11
      00084D 01                    6841 	.db	1
      00084E 50                    6842 	.db	80
      00084F 62 69 74 73 74 61 74  6843 	.ascii "bitstatus"
             75 73
      000858 00                    6844 	.db	0
      000859 00 00 00 A7           6845 	.dw	0,167
      00085D 00                    6846 	.uleb128	0
      00085E 03                    6847 	.uleb128	3
      00085F 00 00 08 A8           6848 	.dw	0,2216
      000863 43 4C 4B 5F 43 6C 65  6849 	.ascii "CLK_ClearITPendingBit"
             61 72 49 54 50 65 6E
             64 69 6E 67 42 69 74
      000878 00                    6850 	.db	0
      000879 00 00r08rC0           6851 	.dw	0,(_CLK_ClearITPendingBit)
      00087D 00 00r09r08           6852 	.dw	0,(XG$CLK_ClearITPendingBit$0$0+1)
      000881 01                    6853 	.db	1
      000882 00 00r00r00           6854 	.dw	0,(Ldebug_loc_start)
      000886 04                    6855 	.uleb128	4
      000887 02                    6856 	.db	2
      000888 91                    6857 	.db	145
      000889 02                    6858 	.sleb128	2
      00088A 43 4C 4B 5F 49 54     6859 	.ascii "CLK_IT"
      000890 00                    6860 	.db	0
      000891 00 00 00 A7           6861 	.dw	0,167
      000895 05                    6862 	.uleb128	5
      000896 00 00r08rF4           6863 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$664)
      00089A 00 00r08rFC           6864 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$666)
      00089E 05                    6865 	.uleb128	5
      00089F 00 00r08rFF           6866 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$667)
      0008A3 00 00r09r07           6867 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$669)
      0008A7 00                    6868 	.uleb128	0
      0008A8 0D                    6869 	.uleb128	13
      0008A9 00 00 00 A7           6870 	.dw	0,167
      0008AD 0E                    6871 	.uleb128	14
      0008AE 00 00 08 BA           6872 	.dw	0,2234
      0008B2 04                    6873 	.db	4
      0008B3 00 00 08 A8           6874 	.dw	0,2216
      0008B7 0F                    6875 	.uleb128	15
      0008B8 03                    6876 	.db	3
      0008B9 00                    6877 	.uleb128	0
      0008BA 10                    6878 	.uleb128	16
      0008BB 05                    6879 	.db	5
      0008BC 03                    6880 	.db	3
      0008BD 00 00r00r00           6881 	.dw	0,(_HSIDivFactor)
      0008C1 48 53 49 44 69 76 46  6882 	.ascii "HSIDivFactor"
             61 63 74 6F 72
      0008CD 00                    6883 	.db	0
      0008CE 01                    6884 	.db	1
      0008CF 00 00 08 AD           6885 	.dw	0,2221
      0008D3 0E                    6886 	.uleb128	14
      0008D4 00 00 08 E0           6887 	.dw	0,2272
      0008D8 08                    6888 	.db	8
      0008D9 00 00 08 A8           6889 	.dw	0,2216
      0008DD 0F                    6890 	.uleb128	15
      0008DE 07                    6891 	.db	7
      0008DF 00                    6892 	.uleb128	0
      0008E0 10                    6893 	.uleb128	16
      0008E1 05                    6894 	.db	5
      0008E2 03                    6895 	.db	3
      0008E3 00 00r00r04           6896 	.dw	0,(_CLKPrescTable)
      0008E7 43 4C 4B 50 72 65 73  6897 	.ascii "CLKPrescTable"
             63 54 61 62 6C 65
      0008F4 00                    6898 	.db	0
      0008F5 01                    6899 	.db	1
      0008F6 00 00 08 D3           6900 	.dw	0,2259
      0008FA 0E                    6901 	.uleb128	14
      0008FB 00 00 09 07           6902 	.dw	0,2311
      0008FF 17                    6903 	.db	23
      000900 00 00 08 A8           6904 	.dw	0,2216
      000904 0F                    6905 	.uleb128	15
      000905 16                    6906 	.db	22
      000906 00                    6907 	.uleb128	0
      000907 0B                    6908 	.uleb128	11
      000908 05                    6909 	.db	5
      000909 03                    6910 	.db	3
      00090A 00 00r00r0C           6911 	.dw	0,(___str_0)
      00090E 5F 5F 73 74 72 5F 30  6912 	.ascii "__str_0"
      000915 00                    6913 	.db	0
      000916 00 00 08 FA           6914 	.dw	0,2298
      00091A 00                    6915 	.uleb128	0
      00091B 00                    6916 	.uleb128	0
      00091C 00                    6917 	.uleb128	0
      00091D                       6918 Ldebug_info_end:
                                   6919 
                                   6920 	.area .debug_pubnames (NOLOAD)
      000000 00 00 02 3D           6921 	.dw	0,Ldebug_pubnames_end-Ldebug_pubnames_start
      000004                       6922 Ldebug_pubnames_start:
      000004 00 02                 6923 	.dw	2
      000006 00 00r00r00           6924 	.dw	0,(Ldebug_info_start-4)
      00000A 00 00 09 1D           6925 	.dw	0,4+Ldebug_info_end-Ldebug_info_start
      00000E 00 00 00 42           6926 	.dw	0,66
      000012 43 4C 4B 5F 44 65 49  6927 	.ascii "CLK_DeInit"
             6E 69 74
      00001C 00                    6928 	.db	0
      00001D 00 00 00 5B           6929 	.dw	0,91
      000021 43 4C 4B 5F 46 61 73  6930 	.ascii "CLK_FastHaltWakeUpCmd"
             74 48 61 6C 74 57 61
             6B 65 55 70 43 6D 64
      000036 00                    6931 	.db	0
      000037 00 00 00 B8           6932 	.dw	0,184
      00003B 43 4C 4B 5F 48 53 45  6933 	.ascii "CLK_HSECmd"
             43 6D 64
      000045 00                    6934 	.db	0
      000046 00 00 00 F9           6935 	.dw	0,249
      00004A 43 4C 4B 5F 48 53 49  6936 	.ascii "CLK_HSICmd"
             43 6D 64
      000054 00                    6937 	.db	0
      000055 00 00 01 3A           6938 	.dw	0,314
      000059 43 4C 4B 5F 4C 53 49  6939 	.ascii "CLK_LSICmd"
             43 6D 64
      000063 00                    6940 	.db	0
      000064 00 00 01 7B           6941 	.dw	0,379
      000068 43 4C 4B 5F 43 43 4F  6942 	.ascii "CLK_CCOCmd"
             43 6D 64
      000072 00                    6943 	.db	0
      000073 00 00 01 BC           6944 	.dw	0,444
      000077 43 4C 4B 5F 43 6C 6F  6945 	.ascii "CLK_ClockSwitchCmd"
             63 6B 53 77 69 74 63
             68 43 6D 64
      000089 00                    6946 	.db	0
      00008A 00 00 02 05           6947 	.dw	0,517
      00008E 43 4C 4B 5F 53 6C 6F  6948 	.ascii "CLK_SlowActiveHaltWakeUpCmd"
             77 41 63 74 69 76 65
             48 61 6C 74 57 61 6B
             65 55 70 43 6D 64
      0000A9 00                    6949 	.db	0
      0000AA 00 00 02 57           6950 	.dw	0,599
      0000AE 43 4C 4B 5F 50 65 72  6951 	.ascii "CLK_PeripheralClockConfig"
             69 70 68 65 72 61 6C
             43 6C 6F 63 6B 43 6F
             6E 66 69 67
      0000C7 00                    6952 	.db	0
      0000C8 00 00 02 E0           6953 	.dw	0,736
      0000CC 43 4C 4B 5F 43 6C 6F  6954 	.ascii "CLK_ClockSwitchConfig"
             63 6B 53 77 69 74 63
             68 43 6F 6E 66 69 67
      0000E1 00                    6955 	.db	0
      0000E2 00 00 04 4A           6956 	.dw	0,1098
      0000E6 43 4C 4B 5F 48 53 49  6957 	.ascii "CLK_HSIPrescalerConfig"
             50 72 65 73 63 61 6C
             65 72 43 6F 6E 66 69
             67
      0000FC 00                    6958 	.db	0
      0000FD 00 00 04 89           6959 	.dw	0,1161
      000101 43 4C 4B 5F 43 43 4F  6960 	.ascii "CLK_CCOConfig"
             43 6F 6E 66 69 67
      00010E 00                    6961 	.db	0
      00010F 00 00 04 BA           6962 	.dw	0,1210
      000113 43 4C 4B 5F 49 54 43  6963 	.ascii "CLK_ITConfig"
             6F 6E 66 69 67
      00011F 00                    6964 	.db	0
      000120 00 00 05 1C           6965 	.dw	0,1308
      000124 43 4C 4B 5F 53 59 53  6966 	.ascii "CLK_SYSCLKConfig"
             43 4C 4B 43 6F 6E 66
             69 67
      000134 00                    6967 	.db	0
      000135 00 00 05 68           6968 	.dw	0,1384
      000139 43 4C 4B 5F 53 57 49  6969 	.ascii "CLK_SWIMConfig"
             4D 43 6F 6E 66 69 67
      000147 00                    6970 	.db	0
      000148 00 00 05 B4           6971 	.dw	0,1460
      00014C 43 4C 4B 5F 43 6C 6F  6972 	.ascii "CLK_ClockSecuritySystemEnable"
             63 6B 53 65 63 75 72
             69 74 79 53 79 73 74
             65 6D 45 6E 61 62 6C
             65
      000169 00                    6973 	.db	0
      00016A 00 00 05 E0           6974 	.dw	0,1504
      00016E 43 4C 4B 5F 47 65 74  6975 	.ascii "CLK_GetSYSCLKSource"
             53 59 53 43 4C 4B 53
             6F 75 72 63 65
      000181 00                    6976 	.db	0
      000182 00 00 06 17           6977 	.dw	0,1559
      000186 43 4C 4B 5F 47 65 74  6978 	.ascii "CLK_GetClockFreq"
             43 6C 6F 63 6B 46 72
             65 71
      000196 00                    6979 	.db	0
      000197 00 00 06 A9           6980 	.dw	0,1705
      00019B 43 4C 4B 5F 41 64 6A  6981 	.ascii "CLK_AdjustHSICalibrationValue"
             75 73 74 48 53 49 43
             61 6C 69 62 72 61 74
             69 6F 6E 56 61 6C 75
             65
      0001B8 00                    6982 	.db	0
      0001B9 00 00 06 FA           6983 	.dw	0,1786
      0001BD 43 4C 4B 5F 53 59 53  6984 	.ascii "CLK_SYSCLKEmergencyClear"
             43 4C 4B 45 6D 65 72
             67 65 6E 63 79 43 6C
             65 61 72
      0001D5 00                    6985 	.db	0
      0001D6 00 00 07 21           6986 	.dw	0,1825
      0001DA 43 4C 4B 5F 47 65 74  6987 	.ascii "CLK_GetFlagStatus"
             46 6C 61 67 53 74 61
             74 75 73
      0001EB 00                    6988 	.db	0
      0001EC 00 00 07 DF           6989 	.dw	0,2015
      0001F0 43 4C 4B 5F 47 65 74  6990 	.ascii "CLK_GetITStatus"
             49 54 53 74 61 74 75
             73
      0001FF 00                    6991 	.db	0
      000200 00 00 08 5E           6992 	.dw	0,2142
      000204 43 4C 4B 5F 43 6C 65  6993 	.ascii "CLK_ClearITPendingBit"
             61 72 49 54 50 65 6E
             64 69 6E 67 42 69 74
      000219 00                    6994 	.db	0
      00021A 00 00 08 BA           6995 	.dw	0,2234
      00021E 48 53 49 44 69 76 46  6996 	.ascii "HSIDivFactor"
             61 63 74 6F 72
      00022A 00                    6997 	.db	0
      00022B 00 00 08 E0           6998 	.dw	0,2272
      00022F 43 4C 4B 50 72 65 73  6999 	.ascii "CLKPrescTable"
             63 54 61 62 6C 65
      00023C 00                    7000 	.db	0
      00023D 00 00 00 00           7001 	.dw	0,0
      000241                       7002 Ldebug_pubnames_end:
                                   7003 
                                   7004 	.area .debug_frame (NOLOAD)
      000000 00 00                 7005 	.dw	0
      000002 00 0E                 7006 	.dw	Ldebug_CIE0_end-Ldebug_CIE0_start
      000004                       7007 Ldebug_CIE0_start:
      000004 FF FF                 7008 	.dw	0xffff
      000006 FF FF                 7009 	.dw	0xffff
      000008 01                    7010 	.db	1
      000009 00                    7011 	.db	0
      00000A 01                    7012 	.uleb128	1
      00000B 7F                    7013 	.sleb128	-1
      00000C 09                    7014 	.db	9
      00000D 0C                    7015 	.db	12
      00000E 08                    7016 	.uleb128	8
      00000F 02                    7017 	.uleb128	2
      000010 89                    7018 	.db	137
      000011 01                    7019 	.uleb128	1
      000012                       7020 Ldebug_CIE0_end:
      000012 00 00 00 67           7021 	.dw	0,103
      000016 00 00r00r00           7022 	.dw	0,(Ldebug_CIE0_start-4)
      00001A 00 00r08rC0           7023 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$649)	;initial loc
      00001E 00 00 00 48           7024 	.dw	0,Sstm8s_clk$CLK_ClearITPendingBit$672-Sstm8s_clk$CLK_ClearITPendingBit$649
      000022 01                    7025 	.db	1
      000023 00 00r08rC0           7026 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$649)
      000027 0E                    7027 	.db	14
      000028 02                    7028 	.uleb128	2
      000029 01                    7029 	.db	1
      00002A 00 00r08rCC           7030 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$651)
      00002E 0E                    7031 	.db	14
      00002F 02                    7032 	.uleb128	2
      000030 01                    7033 	.db	1
      000031 00 00r08rD3           7034 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$652)
      000035 0E                    7035 	.db	14
      000036 03                    7036 	.uleb128	3
      000037 01                    7037 	.db	1
      000038 00 00r08rD8           7038 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$653)
      00003C 0E                    7039 	.db	14
      00003D 02                    7040 	.uleb128	2
      00003E 01                    7041 	.db	1
      00003F 00 00r08rDD           7042 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$654)
      000043 0E                    7043 	.db	14
      000044 02                    7044 	.uleb128	2
      000045 01                    7045 	.db	1
      000046 00 00r08rDE           7046 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$655)
      00004A 0E                    7047 	.db	14
      00004B 03                    7048 	.uleb128	3
      00004C 01                    7049 	.db	1
      00004D 00 00r08rE0           7050 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$656)
      000051 0E                    7051 	.db	14
      000052 04                    7052 	.uleb128	4
      000053 01                    7053 	.db	1
      000054 00 00r08rE2           7054 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$657)
      000058 0E                    7055 	.db	14
      000059 05                    7056 	.uleb128	5
      00005A 01                    7057 	.db	1
      00005B 00 00r08rE4           7058 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$658)
      00005F 0E                    7059 	.db	14
      000060 07                    7060 	.uleb128	7
      000061 01                    7061 	.db	1
      000062 00 00r08rE6           7062 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$659)
      000066 0E                    7063 	.db	14
      000067 08                    7064 	.uleb128	8
      000068 01                    7065 	.db	1
      000069 00 00r08rE8           7066 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$660)
      00006D 0E                    7067 	.db	14
      00006E 09                    7068 	.uleb128	9
      00006F 01                    7069 	.db	1
      000070 00 00r08rED           7070 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$661)
      000074 0E                    7071 	.db	14
      000075 03                    7072 	.uleb128	3
      000076 01                    7073 	.db	1
      000077 00 00r08rEE           7074 	.dw	0,(Sstm8s_clk$CLK_ClearITPendingBit$662)
      00007B 0E                    7075 	.db	14
      00007C 02                    7076 	.uleb128	2
                                   7077 
                                   7078 	.area .debug_frame (NOLOAD)
      00007D 00 00                 7079 	.dw	0
      00007F 00 0E                 7080 	.dw	Ldebug_CIE1_end-Ldebug_CIE1_start
      000081                       7081 Ldebug_CIE1_start:
      000081 FF FF                 7082 	.dw	0xffff
      000083 FF FF                 7083 	.dw	0xffff
      000085 01                    7084 	.db	1
      000086 00                    7085 	.db	0
      000087 01                    7086 	.uleb128	1
      000088 7F                    7087 	.sleb128	-1
      000089 09                    7088 	.db	9
      00008A 0C                    7089 	.db	12
      00008B 08                    7090 	.uleb128	8
      00008C 02                    7091 	.uleb128	2
      00008D 89                    7092 	.db	137
      00008E 01                    7093 	.uleb128	1
      00008F                       7094 Ldebug_CIE1_end:
      00008F 00 00 00 75           7095 	.dw	0,117
      000093 00 00r00r7D           7096 	.dw	0,(Ldebug_CIE1_start-4)
      000097 00 00r08r5E           7097 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$611)	;initial loc
      00009B 00 00 00 62           7098 	.dw	0,Sstm8s_clk$CLK_GetITStatus$647-Sstm8s_clk$CLK_GetITStatus$611
      00009F 01                    7099 	.db	1
      0000A0 00 00r08r5E           7100 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$611)
      0000A4 0E                    7101 	.db	14
      0000A5 02                    7102 	.uleb128	2
      0000A6 01                    7103 	.db	1
      0000A7 00 00r08r6A           7104 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$613)
      0000AB 0E                    7105 	.db	14
      0000AC 02                    7106 	.uleb128	2
      0000AD 01                    7107 	.db	1
      0000AE 00 00r08r6B           7108 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$614)
      0000B2 0E                    7109 	.db	14
      0000B3 03                    7110 	.uleb128	3
      0000B4 01                    7111 	.db	1
      0000B5 00 00r08r70           7112 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$615)
      0000B9 0E                    7113 	.db	14
      0000BA 02                    7114 	.uleb128	2
      0000BB 01                    7115 	.db	1
      0000BC 00 00r08r75           7116 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$616)
      0000C0 0E                    7117 	.db	14
      0000C1 02                    7118 	.uleb128	2
      0000C2 01                    7119 	.db	1
      0000C3 00 00r08r7C           7120 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$617)
      0000C7 0E                    7121 	.db	14
      0000C8 03                    7122 	.uleb128	3
      0000C9 01                    7123 	.db	1
      0000CA 00 00r08r7E           7124 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$618)
      0000CE 0E                    7125 	.db	14
      0000CF 04                    7126 	.uleb128	4
      0000D0 01                    7127 	.db	1
      0000D1 00 00r08r80           7128 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$619)
      0000D5 0E                    7129 	.db	14
      0000D6 05                    7130 	.uleb128	5
      0000D7 01                    7131 	.db	1
      0000D8 00 00r08r82           7132 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$620)
      0000DC 0E                    7133 	.db	14
      0000DD 07                    7134 	.uleb128	7
      0000DE 01                    7135 	.db	1
      0000DF 00 00r08r84           7136 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$621)
      0000E3 0E                    7137 	.db	14
      0000E4 08                    7138 	.uleb128	8
      0000E5 01                    7139 	.db	1
      0000E6 00 00r08r86           7140 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$622)
      0000EA 0E                    7141 	.db	14
      0000EB 09                    7142 	.uleb128	9
      0000EC 01                    7143 	.db	1
      0000ED 00 00r08r8B           7144 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$623)
      0000F1 0E                    7145 	.db	14
      0000F2 03                    7146 	.uleb128	3
      0000F3 01                    7147 	.db	1
      0000F4 00 00r08r8C           7148 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$624)
      0000F8 0E                    7149 	.db	14
      0000F9 02                    7150 	.uleb128	2
      0000FA 01                    7151 	.db	1
      0000FB 00 00r08rA1           7152 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$628)
      0000FF 0E                    7153 	.db	14
      000100 02                    7154 	.uleb128	2
      000101 01                    7155 	.db	1
      000102 00 00r08rB9           7156 	.dw	0,(Sstm8s_clk$CLK_GetITStatus$637)
      000106 0E                    7157 	.db	14
      000107 02                    7158 	.uleb128	2
                                   7159 
                                   7160 	.area .debug_frame (NOLOAD)
      000108 00 00                 7161 	.dw	0
      00010A 00 0E                 7162 	.dw	Ldebug_CIE2_end-Ldebug_CIE2_start
      00010C                       7163 Ldebug_CIE2_start:
      00010C FF FF                 7164 	.dw	0xffff
      00010E FF FF                 7165 	.dw	0xffff
      000110 01                    7166 	.db	1
      000111 00                    7167 	.db	0
      000112 01                    7168 	.uleb128	1
      000113 7F                    7169 	.sleb128	-1
      000114 09                    7170 	.db	9
      000115 0C                    7171 	.db	12
      000116 08                    7172 	.uleb128	8
      000117 02                    7173 	.uleb128	2
      000118 89                    7174 	.db	137
      000119 01                    7175 	.uleb128	1
      00011A                       7176 Ldebug_CIE2_end:
      00011A 00 00 00 C9           7177 	.dw	0,201
      00011E 00 00r01r08           7178 	.dw	0,(Ldebug_CIE2_start-4)
      000122 00 00r07rA0           7179 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$551)	;initial loc
      000126 00 00 00 BE           7180 	.dw	0,Sstm8s_clk$CLK_GetFlagStatus$609-Sstm8s_clk$CLK_GetFlagStatus$551
      00012A 01                    7181 	.db	1
      00012B 00 00r07rA0           7182 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$551)
      00012F 0E                    7183 	.db	14
      000130 02                    7184 	.uleb128	2
      000131 01                    7185 	.db	1
      000132 00 00r07rA1           7186 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$552)
      000136 0E                    7187 	.db	14
      000137 03                    7188 	.uleb128	3
      000138 01                    7189 	.db	1
      000139 00 00r07rAB           7190 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$554)
      00013D 0E                    7191 	.db	14
      00013E 03                    7192 	.uleb128	3
      00013F 01                    7193 	.db	1
      000140 00 00r07rB3           7194 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$555)
      000144 0E                    7195 	.db	14
      000145 03                    7196 	.uleb128	3
      000146 01                    7197 	.db	1
      000147 00 00r07rBB           7198 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$556)
      00014B 0E                    7199 	.db	14
      00014C 03                    7200 	.uleb128	3
      00014D 01                    7201 	.db	1
      00014E 00 00r07rC3           7202 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$557)
      000152 0E                    7203 	.db	14
      000153 03                    7204 	.uleb128	3
      000154 01                    7205 	.db	1
      000155 00 00r07rCB           7206 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$558)
      000159 0E                    7207 	.db	14
      00015A 03                    7208 	.uleb128	3
      00015B 01                    7209 	.db	1
      00015C 00 00r07rD3           7210 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$559)
      000160 0E                    7211 	.db	14
      000161 03                    7212 	.uleb128	3
      000162 01                    7213 	.db	1
      000163 00 00r07rDB           7214 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$560)
      000167 0E                    7215 	.db	14
      000168 03                    7216 	.uleb128	3
      000169 01                    7217 	.db	1
      00016A 00 00r07rE3           7218 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$561)
      00016E 0E                    7219 	.db	14
      00016F 03                    7220 	.uleb128	3
      000170 01                    7221 	.db	1
      000171 00 00r07rEB           7222 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$562)
      000175 0E                    7223 	.db	14
      000176 03                    7224 	.uleb128	3
      000177 01                    7225 	.db	1
      000178 00 00r07rEC           7226 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$563)
      00017C 0E                    7227 	.db	14
      00017D 05                    7228 	.uleb128	5
      00017E 01                    7229 	.db	1
      00017F 00 00r07rEE           7230 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$564)
      000183 0E                    7231 	.db	14
      000184 06                    7232 	.uleb128	6
      000185 01                    7233 	.db	1
      000186 00 00r07rF0           7234 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$565)
      00018A 0E                    7235 	.db	14
      00018B 07                    7236 	.uleb128	7
      00018C 01                    7237 	.db	1
      00018D 00 00r07rF2           7238 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$566)
      000191 0E                    7239 	.db	14
      000192 08                    7240 	.uleb128	8
      000193 01                    7241 	.db	1
      000194 00 00r07rF4           7242 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$567)
      000198 0E                    7243 	.db	14
      000199 09                    7244 	.uleb128	9
      00019A 01                    7245 	.db	1
      00019B 00 00r07rF6           7246 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$568)
      00019F 0E                    7247 	.db	14
      0001A0 0A                    7248 	.uleb128	10
      0001A1 01                    7249 	.db	1
      0001A2 00 00r07rF8           7250 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$569)
      0001A6 0E                    7251 	.db	14
      0001A7 0B                    7252 	.uleb128	11
      0001A8 01                    7253 	.db	1
      0001A9 00 00r07rFD           7254 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$570)
      0001AD 0E                    7255 	.db	14
      0001AE 05                    7256 	.uleb128	5
      0001AF 01                    7257 	.db	1
      0001B0 00 00r07rFE           7258 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$571)
      0001B4 0E                    7259 	.db	14
      0001B5 03                    7260 	.uleb128	3
      0001B6 01                    7261 	.db	1
      0001B7 00 00r08r0B           7262 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$574)
      0001BB 0E                    7263 	.db	14
      0001BC 03                    7264 	.uleb128	3
      0001BD 01                    7265 	.db	1
      0001BE 00 00r08r1C           7266 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$579)
      0001C2 0E                    7267 	.db	14
      0001C3 03                    7268 	.uleb128	3
      0001C4 01                    7269 	.db	1
      0001C5 00 00r08r2D           7270 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$584)
      0001C9 0E                    7271 	.db	14
      0001CA 03                    7272 	.uleb128	3
      0001CB 01                    7273 	.db	1
      0001CC 00 00r08r3E           7274 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$589)
      0001D0 0E                    7275 	.db	14
      0001D1 03                    7276 	.uleb128	3
      0001D2 01                    7277 	.db	1
      0001D3 00 00r08r48           7278 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$597)
      0001D7 0E                    7279 	.db	14
      0001D8 04                    7280 	.uleb128	4
      0001D9 01                    7281 	.db	1
      0001DA 00 00r08r4D           7282 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$598)
      0001DE 0E                    7283 	.db	14
      0001DF 03                    7284 	.uleb128	3
      0001E0 01                    7285 	.db	1
      0001E1 00 00r08r5D           7286 	.dw	0,(Sstm8s_clk$CLK_GetFlagStatus$607)
      0001E5 0E                    7287 	.db	14
      0001E6 02                    7288 	.uleb128	2
                                   7289 
                                   7290 	.area .debug_frame (NOLOAD)
      0001E7 00 00                 7291 	.dw	0
      0001E9 00 0E                 7292 	.dw	Ldebug_CIE3_end-Ldebug_CIE3_start
      0001EB                       7293 Ldebug_CIE3_start:
      0001EB FF FF                 7294 	.dw	0xffff
      0001ED FF FF                 7295 	.dw	0xffff
      0001EF 01                    7296 	.db	1
      0001F0 00                    7297 	.db	0
      0001F1 01                    7298 	.uleb128	1
      0001F2 7F                    7299 	.sleb128	-1
      0001F3 09                    7300 	.db	9
      0001F4 0C                    7301 	.db	12
      0001F5 08                    7302 	.uleb128	8
      0001F6 02                    7303 	.uleb128	2
      0001F7 89                    7304 	.db	137
      0001F8 01                    7305 	.uleb128	1
      0001F9                       7306 Ldebug_CIE3_end:
      0001F9 00 00 00 13           7307 	.dw	0,19
      0001FD 00 00r01rE7           7308 	.dw	0,(Ldebug_CIE3_start-4)
      000201 00 00r07r97           7309 	.dw	0,(Sstm8s_clk$CLK_SYSCLKEmergencyClear$545)	;initial loc
      000205 00 00 00 09           7310 	.dw	0,Sstm8s_clk$CLK_SYSCLKEmergencyClear$549-Sstm8s_clk$CLK_SYSCLKEmergencyClear$545
      000209 01                    7311 	.db	1
      00020A 00 00r07r97           7312 	.dw	0,(Sstm8s_clk$CLK_SYSCLKEmergencyClear$545)
      00020E 0E                    7313 	.db	14
      00020F 02                    7314 	.uleb128	2
                                   7315 
                                   7316 	.area .debug_frame (NOLOAD)
      000210 00 00                 7317 	.dw	0
      000212 00 0E                 7318 	.dw	Ldebug_CIE4_end-Ldebug_CIE4_start
      000214                       7319 Ldebug_CIE4_start:
      000214 FF FF                 7320 	.dw	0xffff
      000216 FF FF                 7321 	.dw	0xffff
      000218 01                    7322 	.db	1
      000219 00                    7323 	.db	0
      00021A 01                    7324 	.uleb128	1
      00021B 7F                    7325 	.sleb128	-1
      00021C 09                    7326 	.db	9
      00021D 0C                    7327 	.db	12
      00021E 08                    7328 	.uleb128	8
      00021F 02                    7329 	.uleb128	2
      000220 89                    7330 	.db	137
      000221 01                    7331 	.uleb128	1
      000222                       7332 Ldebug_CIE4_end:
      000222 00 00 00 6E           7333 	.dw	0,110
      000226 00 00r02r10           7334 	.dw	0,(Ldebug_CIE4_start-4)
      00022A 00 00r07r38           7335 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$525)	;initial loc
      00022E 00 00 00 5F           7336 	.dw	0,Sstm8s_clk$CLK_AdjustHSICalibrationValue$543-Sstm8s_clk$CLK_AdjustHSICalibrationValue$525
      000232 01                    7337 	.db	1
      000233 00 00r07r38           7338 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$525)
      000237 0E                    7339 	.db	14
      000238 02                    7340 	.uleb128	2
      000239 01                    7341 	.db	1
      00023A 00 00r07r47           7342 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$527)
      00023E 0E                    7343 	.db	14
      00023F 02                    7344 	.uleb128	2
      000240 01                    7345 	.db	1
      000241 00 00r07r50           7346 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$528)
      000245 0E                    7347 	.db	14
      000246 02                    7348 	.uleb128	2
      000247 01                    7349 	.db	1
      000248 00 00r07r59           7350 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$529)
      00024C 0E                    7351 	.db	14
      00024D 02                    7352 	.uleb128	2
      00024E 01                    7353 	.db	1
      00024F 00 00r07r62           7354 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$530)
      000253 0E                    7355 	.db	14
      000254 02                    7356 	.uleb128	2
      000255 01                    7357 	.db	1
      000256 00 00r07r6B           7358 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$531)
      00025A 0E                    7359 	.db	14
      00025B 02                    7360 	.uleb128	2
      00025C 01                    7361 	.db	1
      00025D 00 00r07r74           7362 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$532)
      000261 0E                    7363 	.db	14
      000262 02                    7364 	.uleb128	2
      000263 01                    7365 	.db	1
      000264 00 00r07r7D           7366 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$533)
      000268 0E                    7367 	.db	14
      000269 02                    7368 	.uleb128	2
      00026A 01                    7369 	.db	1
      00026B 00 00r07r7F           7370 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$534)
      00026F 0E                    7371 	.db	14
      000270 03                    7372 	.uleb128	3
      000271 01                    7373 	.db	1
      000272 00 00r07r81           7374 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$535)
      000276 0E                    7375 	.db	14
      000277 04                    7376 	.uleb128	4
      000278 01                    7377 	.db	1
      000279 00 00r07r83           7378 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$536)
      00027D 0E                    7379 	.db	14
      00027E 06                    7380 	.uleb128	6
      00027F 01                    7381 	.db	1
      000280 00 00r07r85           7382 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$537)
      000284 0E                    7383 	.db	14
      000285 07                    7384 	.uleb128	7
      000286 01                    7385 	.db	1
      000287 00 00r07r87           7386 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$538)
      00028B 0E                    7387 	.db	14
      00028C 08                    7388 	.uleb128	8
      00028D 01                    7389 	.db	1
      00028E 00 00r07r8C           7390 	.dw	0,(Sstm8s_clk$CLK_AdjustHSICalibrationValue$539)
      000292 0E                    7391 	.db	14
      000293 02                    7392 	.uleb128	2
                                   7393 
                                   7394 	.area .debug_frame (NOLOAD)
      000294 00 00                 7395 	.dw	0
      000296 00 0E                 7396 	.dw	Ldebug_CIE5_end-Ldebug_CIE5_start
      000298                       7397 Ldebug_CIE5_start:
      000298 FF FF                 7398 	.dw	0xffff
      00029A FF FF                 7399 	.dw	0xffff
      00029C 01                    7400 	.db	1
      00029D 00                    7401 	.db	0
      00029E 01                    7402 	.uleb128	1
      00029F 7F                    7403 	.sleb128	-1
      0002A0 09                    7404 	.db	9
      0002A1 0C                    7405 	.db	12
      0002A2 08                    7406 	.uleb128	8
      0002A3 02                    7407 	.uleb128	2
      0002A4 89                    7408 	.db	137
      0002A5 01                    7409 	.uleb128	1
      0002A6                       7410 Ldebug_CIE5_end:
      0002A6 00 00 00 60           7411 	.dw	0,96
      0002AA 00 00r02r94           7412 	.dw	0,(Ldebug_CIE5_start-4)
      0002AE 00 00r06rD9           7413 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$493)	;initial loc
      0002B2 00 00 00 5F           7414 	.dw	0,Sstm8s_clk$CLK_GetClockFreq$523-Sstm8s_clk$CLK_GetClockFreq$493
      0002B6 01                    7415 	.db	1
      0002B7 00 00r06rD9           7416 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$493)
      0002BB 0E                    7417 	.db	14
      0002BC 02                    7418 	.uleb128	2
      0002BD 01                    7419 	.db	1
      0002BE 00 00r06rDB           7420 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$494)
      0002C2 0E                    7421 	.db	14
      0002C3 06                    7422 	.uleb128	6
      0002C4 01                    7423 	.db	1
      0002C5 00 00r06rEC           7424 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$497)
      0002C9 0E                    7425 	.db	14
      0002CA 06                    7426 	.uleb128	6
      0002CB 01                    7427 	.db	1
      0002CC 00 00r06rFF           7428 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$504)
      0002D0 0E                    7429 	.db	14
      0002D1 08                    7430 	.uleb128	8
      0002D2 01                    7431 	.db	1
      0002D3 00 00r07r01           7432 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$505)
      0002D7 0E                    7433 	.db	14
      0002D8 0A                    7434 	.uleb128	10
      0002D9 01                    7435 	.db	1
      0002DA 00 00r07r03           7436 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$506)
      0002DE 0E                    7437 	.db	14
      0002DF 0B                    7438 	.uleb128	11
      0002E0 01                    7439 	.db	1
      0002E1 00 00r07r05           7440 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$507)
      0002E5 0E                    7441 	.db	14
      0002E6 0C                    7442 	.uleb128	12
      0002E7 01                    7443 	.db	1
      0002E8 00 00r07r07           7444 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$508)
      0002EC 0E                    7445 	.db	14
      0002ED 0D                    7446 	.uleb128	13
      0002EE 01                    7447 	.db	1
      0002EF 00 00r07r09           7448 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$509)
      0002F3 0E                    7449 	.db	14
      0002F4 0E                    7450 	.uleb128	14
      0002F5 01                    7451 	.db	1
      0002F6 00 00r07r0E           7452 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$510)
      0002FA 0E                    7453 	.db	14
      0002FB 06                    7454 	.uleb128	6
      0002FC 01                    7455 	.db	1
      0002FD 00 00r07r20           7456 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$512)
      000301 0E                    7457 	.db	14
      000302 06                    7458 	.uleb128	6
      000303 01                    7459 	.db	1
      000304 00 00r07r37           7460 	.dw	0,(Sstm8s_clk$CLK_GetClockFreq$521)
      000308 0E                    7461 	.db	14
      000309 02                    7462 	.uleb128	2
                                   7463 
                                   7464 	.area .debug_frame (NOLOAD)
      00030A 00 00                 7465 	.dw	0
      00030C 00 0E                 7466 	.dw	Ldebug_CIE6_end-Ldebug_CIE6_start
      00030E                       7467 Ldebug_CIE6_start:
      00030E FF FF                 7468 	.dw	0xffff
      000310 FF FF                 7469 	.dw	0xffff
      000312 01                    7470 	.db	1
      000313 00                    7471 	.db	0
      000314 01                    7472 	.uleb128	1
      000315 7F                    7473 	.sleb128	-1
      000316 09                    7474 	.db	9
      000317 0C                    7475 	.db	12
      000318 08                    7476 	.uleb128	8
      000319 02                    7477 	.uleb128	2
      00031A 89                    7478 	.db	137
      00031B 01                    7479 	.uleb128	1
      00031C                       7480 Ldebug_CIE6_end:
      00031C 00 00 00 13           7481 	.dw	0,19
      000320 00 00r03r0A           7482 	.dw	0,(Ldebug_CIE6_start-4)
      000324 00 00r06rD5           7483 	.dw	0,(Sstm8s_clk$CLK_GetSYSCLKSource$487)	;initial loc
      000328 00 00 00 04           7484 	.dw	0,Sstm8s_clk$CLK_GetSYSCLKSource$491-Sstm8s_clk$CLK_GetSYSCLKSource$487
      00032C 01                    7485 	.db	1
      00032D 00 00r06rD5           7486 	.dw	0,(Sstm8s_clk$CLK_GetSYSCLKSource$487)
      000331 0E                    7487 	.db	14
      000332 02                    7488 	.uleb128	2
                                   7489 
                                   7490 	.area .debug_frame (NOLOAD)
      000333 00 00                 7491 	.dw	0
      000335 00 0E                 7492 	.dw	Ldebug_CIE7_end-Ldebug_CIE7_start
      000337                       7493 Ldebug_CIE7_start:
      000337 FF FF                 7494 	.dw	0xffff
      000339 FF FF                 7495 	.dw	0xffff
      00033B 01                    7496 	.db	1
      00033C 00                    7497 	.db	0
      00033D 01                    7498 	.uleb128	1
      00033E 7F                    7499 	.sleb128	-1
      00033F 09                    7500 	.db	9
      000340 0C                    7501 	.db	12
      000341 08                    7502 	.uleb128	8
      000342 02                    7503 	.uleb128	2
      000343 89                    7504 	.db	137
      000344 01                    7505 	.uleb128	1
      000345                       7506 Ldebug_CIE7_end:
      000345 00 00 00 13           7507 	.dw	0,19
      000349 00 00r03r33           7508 	.dw	0,(Ldebug_CIE7_start-4)
      00034D 00 00r06rCC           7509 	.dw	0,(Sstm8s_clk$CLK_ClockSecuritySystemEnable$481)	;initial loc
      000351 00 00 00 09           7510 	.dw	0,Sstm8s_clk$CLK_ClockSecuritySystemEnable$485-Sstm8s_clk$CLK_ClockSecuritySystemEnable$481
      000355 01                    7511 	.db	1
      000356 00 00r06rCC           7512 	.dw	0,(Sstm8s_clk$CLK_ClockSecuritySystemEnable$481)
      00035A 0E                    7513 	.db	14
      00035B 02                    7514 	.uleb128	2
                                   7515 
                                   7516 	.area .debug_frame (NOLOAD)
      00035C 00 00                 7517 	.dw	0
      00035E 00 0E                 7518 	.dw	Ldebug_CIE8_end-Ldebug_CIE8_start
      000360                       7519 Ldebug_CIE8_start:
      000360 FF FF                 7520 	.dw	0xffff
      000362 FF FF                 7521 	.dw	0xffff
      000364 01                    7522 	.db	1
      000365 00                    7523 	.db	0
      000366 01                    7524 	.uleb128	1
      000367 7F                    7525 	.sleb128	-1
      000368 09                    7526 	.db	9
      000369 0C                    7527 	.db	12
      00036A 08                    7528 	.uleb128	8
      00036B 02                    7529 	.uleb128	2
      00036C 89                    7530 	.db	137
      00036D 01                    7531 	.uleb128	1
      00036E                       7532 Ldebug_CIE8_end:
      00036E 00 00 00 44           7533 	.dw	0,68
      000372 00 00r03r5C           7534 	.dw	0,(Ldebug_CIE8_start-4)
      000376 00 00r06r96           7535 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$460)	;initial loc
      00037A 00 00 00 36           7536 	.dw	0,Sstm8s_clk$CLK_SWIMConfig$479-Sstm8s_clk$CLK_SWIMConfig$460
      00037E 01                    7537 	.db	1
      00037F 00 00r06r96           7538 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$460)
      000383 0E                    7539 	.db	14
      000384 02                    7540 	.uleb128	2
      000385 01                    7541 	.db	1
      000386 00 00r06rA5           7542 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$462)
      00038A 0E                    7543 	.db	14
      00038B 02                    7544 	.uleb128	2
      00038C 01                    7545 	.db	1
      00038D 00 00r06rA7           7546 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$463)
      000391 0E                    7547 	.db	14
      000392 03                    7548 	.uleb128	3
      000393 01                    7549 	.db	1
      000394 00 00r06rA9           7550 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$464)
      000398 0E                    7551 	.db	14
      000399 04                    7552 	.uleb128	4
      00039A 01                    7553 	.db	1
      00039B 00 00r06rAB           7554 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$465)
      00039F 0E                    7555 	.db	14
      0003A0 06                    7556 	.uleb128	6
      0003A1 01                    7557 	.db	1
      0003A2 00 00r06rAD           7558 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$466)
      0003A6 0E                    7559 	.db	14
      0003A7 07                    7560 	.uleb128	7
      0003A8 01                    7561 	.db	1
      0003A9 00 00r06rAF           7562 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$467)
      0003AD 0E                    7563 	.db	14
      0003AE 08                    7564 	.uleb128	8
      0003AF 01                    7565 	.db	1
      0003B0 00 00r06rB4           7566 	.dw	0,(Sstm8s_clk$CLK_SWIMConfig$468)
      0003B4 0E                    7567 	.db	14
      0003B5 02                    7568 	.uleb128	2
                                   7569 
                                   7570 	.area .debug_frame (NOLOAD)
      0003B6 00 00                 7571 	.dw	0
      0003B8 00 0E                 7572 	.dw	Ldebug_CIE9_end-Ldebug_CIE9_start
      0003BA                       7573 Ldebug_CIE9_start:
      0003BA FF FF                 7574 	.dw	0xffff
      0003BC FF FF                 7575 	.dw	0xffff
      0003BE 01                    7576 	.db	1
      0003BF 00                    7577 	.db	0
      0003C0 01                    7578 	.uleb128	1
      0003C1 7F                    7579 	.sleb128	-1
      0003C2 09                    7580 	.db	9
      0003C3 0C                    7581 	.db	12
      0003C4 08                    7582 	.uleb128	8
      0003C5 02                    7583 	.uleb128	2
      0003C6 89                    7584 	.db	137
      0003C7 01                    7585 	.uleb128	1
      0003C8                       7586 Ldebug_CIE9_end:
      0003C8 00 00 00 98           7587 	.dw	0,152
      0003CC 00 00r03rB6           7588 	.dw	0,(Ldebug_CIE9_start-4)
      0003D0 00 00r05rE7           7589 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$425)	;initial loc
      0003D4 00 00 00 AF           7590 	.dw	0,Sstm8s_clk$CLK_SYSCLKConfig$458-Sstm8s_clk$CLK_SYSCLKConfig$425
      0003D8 01                    7591 	.db	1
      0003D9 00 00r05rE7           7592 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$425)
      0003DD 0E                    7593 	.db	14
      0003DE 02                    7594 	.uleb128	2
      0003DF 01                    7595 	.db	1
      0003E0 00 00r05rE8           7596 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$426)
      0003E4 0E                    7597 	.db	14
      0003E5 03                    7598 	.uleb128	3
      0003E6 01                    7599 	.db	1
      0003E7 00 00r05rF8           7600 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$428)
      0003EB 0E                    7601 	.db	14
      0003EC 03                    7602 	.uleb128	3
      0003ED 01                    7603 	.db	1
      0003EE 00 00r06r01           7604 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$429)
      0003F2 0E                    7605 	.db	14
      0003F3 03                    7606 	.uleb128	3
      0003F4 01                    7607 	.db	1
      0003F5 00 00r06r0A           7608 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$430)
      0003F9 0E                    7609 	.db	14
      0003FA 03                    7610 	.uleb128	3
      0003FB 01                    7611 	.db	1
      0003FC 00 00r06r13           7612 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$431)
      000400 0E                    7613 	.db	14
      000401 03                    7614 	.uleb128	3
      000402 01                    7615 	.db	1
      000403 00 00r06r1C           7616 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$432)
      000407 0E                    7617 	.db	14
      000408 03                    7618 	.uleb128	3
      000409 01                    7619 	.db	1
      00040A 00 00r06r25           7620 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$433)
      00040E 0E                    7621 	.db	14
      00040F 03                    7622 	.uleb128	3
      000410 01                    7623 	.db	1
      000411 00 00r06r2E           7624 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$434)
      000415 0E                    7625 	.db	14
      000416 03                    7626 	.uleb128	3
      000417 01                    7627 	.db	1
      000418 00 00r06r37           7628 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$435)
      00041C 0E                    7629 	.db	14
      00041D 03                    7630 	.uleb128	3
      00041E 01                    7631 	.db	1
      00041F 00 00r06r40           7632 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$436)
      000423 0E                    7633 	.db	14
      000424 03                    7634 	.uleb128	3
      000425 01                    7635 	.db	1
      000426 00 00r06r49           7636 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$437)
      00042A 0E                    7637 	.db	14
      00042B 03                    7638 	.uleb128	3
      00042C 01                    7639 	.db	1
      00042D 00 00r06r52           7640 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$438)
      000431 0E                    7641 	.db	14
      000432 03                    7642 	.uleb128	3
      000433 01                    7643 	.db	1
      000434 00 00r06r54           7644 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$439)
      000438 0E                    7645 	.db	14
      000439 04                    7646 	.uleb128	4
      00043A 01                    7647 	.db	1
      00043B 00 00r06r56           7648 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$440)
      00043F 0E                    7649 	.db	14
      000440 05                    7650 	.uleb128	5
      000441 01                    7651 	.db	1
      000442 00 00r06r58           7652 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$441)
      000446 0E                    7653 	.db	14
      000447 07                    7654 	.uleb128	7
      000448 01                    7655 	.db	1
      000449 00 00r06r5A           7656 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$442)
      00044D 0E                    7657 	.db	14
      00044E 08                    7658 	.uleb128	8
      00044F 01                    7659 	.db	1
      000450 00 00r06r5C           7660 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$443)
      000454 0E                    7661 	.db	14
      000455 09                    7662 	.uleb128	9
      000456 01                    7663 	.db	1
      000457 00 00r06r61           7664 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$444)
      00045B 0E                    7665 	.db	14
      00045C 03                    7666 	.uleb128	3
      00045D 01                    7667 	.db	1
      00045E 00 00r06r95           7668 	.dw	0,(Sstm8s_clk$CLK_SYSCLKConfig$456)
      000462 0E                    7669 	.db	14
      000463 02                    7670 	.uleb128	2
                                   7671 
                                   7672 	.area .debug_frame (NOLOAD)
      000464 00 00                 7673 	.dw	0
      000466 00 0E                 7674 	.dw	Ldebug_CIE10_end-Ldebug_CIE10_start
      000468                       7675 Ldebug_CIE10_start:
      000468 FF FF                 7676 	.dw	0xffff
      00046A FF FF                 7677 	.dw	0xffff
      00046C 01                    7678 	.db	1
      00046D 00                    7679 	.db	0
      00046E 01                    7680 	.uleb128	1
      00046F 7F                    7681 	.sleb128	-1
      000470 09                    7682 	.db	9
      000471 0C                    7683 	.db	12
      000472 08                    7684 	.uleb128	8
      000473 02                    7685 	.uleb128	2
      000474 89                    7686 	.db	137
      000475 01                    7687 	.uleb128	1
      000476                       7688 Ldebug_CIE10_end:
      000476 00 00 00 B4           7689 	.dw	0,180
      00047A 00 00r04r64           7690 	.dw	0,(Ldebug_CIE10_start-4)
      00047E 00 00r05r3D           7691 	.dw	0,(Sstm8s_clk$CLK_ITConfig$375)	;initial loc
      000482 00 00 00 AA           7692 	.dw	0,Sstm8s_clk$CLK_ITConfig$423-Sstm8s_clk$CLK_ITConfig$375
      000486 01                    7693 	.db	1
      000487 00 00r05r3D           7694 	.dw	0,(Sstm8s_clk$CLK_ITConfig$375)
      00048B 0E                    7695 	.db	14
      00048C 02                    7696 	.uleb128	2
      00048D 01                    7697 	.db	1
      00048E 00 00r05r3E           7698 	.dw	0,(Sstm8s_clk$CLK_ITConfig$376)
      000492 0E                    7699 	.db	14
      000493 03                    7700 	.uleb128	3
      000494 01                    7701 	.db	1
      000495 00 00r05r4D           7702 	.dw	0,(Sstm8s_clk$CLK_ITConfig$378)
      000499 0E                    7703 	.db	14
      00049A 03                    7704 	.uleb128	3
      00049B 01                    7705 	.db	1
      00049C 00 00r05r4F           7706 	.dw	0,(Sstm8s_clk$CLK_ITConfig$379)
      0004A0 0E                    7707 	.db	14
      0004A1 04                    7708 	.uleb128	4
      0004A2 01                    7709 	.db	1
      0004A3 00 00r05r51           7710 	.dw	0,(Sstm8s_clk$CLK_ITConfig$380)
      0004A7 0E                    7711 	.db	14
      0004A8 05                    7712 	.uleb128	5
      0004A9 01                    7713 	.db	1
      0004AA 00 00r05r53           7714 	.dw	0,(Sstm8s_clk$CLK_ITConfig$381)
      0004AE 0E                    7715 	.db	14
      0004AF 07                    7716 	.uleb128	7
      0004B0 01                    7717 	.db	1
      0004B1 00 00r05r55           7718 	.dw	0,(Sstm8s_clk$CLK_ITConfig$382)
      0004B5 0E                    7719 	.db	14
      0004B6 08                    7720 	.uleb128	8
      0004B7 01                    7721 	.db	1
      0004B8 00 00r05r57           7722 	.dw	0,(Sstm8s_clk$CLK_ITConfig$383)
      0004BC 0E                    7723 	.db	14
      0004BD 09                    7724 	.uleb128	9
      0004BE 01                    7725 	.db	1
      0004BF 00 00r05r5C           7726 	.dw	0,(Sstm8s_clk$CLK_ITConfig$384)
      0004C3 0E                    7727 	.db	14
      0004C4 03                    7728 	.uleb128	3
      0004C5 01                    7729 	.db	1
      0004C6 00 00r05r68           7730 	.dw	0,(Sstm8s_clk$CLK_ITConfig$386)
      0004CA 0E                    7731 	.db	14
      0004CB 03                    7732 	.uleb128	3
      0004CC 01                    7733 	.db	1
      0004CD 00 00r05r69           7734 	.dw	0,(Sstm8s_clk$CLK_ITConfig$387)
      0004D1 0E                    7735 	.db	14
      0004D2 04                    7736 	.uleb128	4
      0004D3 01                    7737 	.db	1
      0004D4 00 00r05r6E           7738 	.dw	0,(Sstm8s_clk$CLK_ITConfig$388)
      0004D8 0E                    7739 	.db	14
      0004D9 03                    7740 	.uleb128	3
      0004DA 01                    7741 	.db	1
      0004DB 00 00r05r71           7742 	.dw	0,(Sstm8s_clk$CLK_ITConfig$389)
      0004DF 0E                    7743 	.db	14
      0004E0 04                    7744 	.uleb128	4
      0004E1 01                    7745 	.db	1
      0004E2 00 00r05r76           7746 	.dw	0,(Sstm8s_clk$CLK_ITConfig$390)
      0004E6 0E                    7747 	.db	14
      0004E7 03                    7748 	.uleb128	3
      0004E8 01                    7749 	.db	1
      0004E9 00 00r05r7B           7750 	.dw	0,(Sstm8s_clk$CLK_ITConfig$391)
      0004ED 0E                    7751 	.db	14
      0004EE 03                    7752 	.uleb128	3
      0004EF 01                    7753 	.db	1
      0004F0 00 00r05r89           7754 	.dw	0,(Sstm8s_clk$CLK_ITConfig$392)
      0004F4 0E                    7755 	.db	14
      0004F5 04                    7756 	.uleb128	4
      0004F6 01                    7757 	.db	1
      0004F7 00 00r05r8B           7758 	.dw	0,(Sstm8s_clk$CLK_ITConfig$393)
      0004FB 0E                    7759 	.db	14
      0004FC 05                    7760 	.uleb128	5
      0004FD 01                    7761 	.db	1
      0004FE 00 00r05r8D           7762 	.dw	0,(Sstm8s_clk$CLK_ITConfig$394)
      000502 0E                    7763 	.db	14
      000503 06                    7764 	.uleb128	6
      000504 01                    7765 	.db	1
      000505 00 00r05r8F           7766 	.dw	0,(Sstm8s_clk$CLK_ITConfig$395)
      000509 0E                    7767 	.db	14
      00050A 08                    7768 	.uleb128	8
      00050B 01                    7769 	.db	1
      00050C 00 00r05r91           7770 	.dw	0,(Sstm8s_clk$CLK_ITConfig$396)
      000510 0E                    7771 	.db	14
      000511 09                    7772 	.uleb128	9
      000512 01                    7773 	.db	1
      000513 00 00r05r93           7774 	.dw	0,(Sstm8s_clk$CLK_ITConfig$397)
      000517 0E                    7775 	.db	14
      000518 0A                    7776 	.uleb128	10
      000519 01                    7777 	.db	1
      00051A 00 00r05r98           7778 	.dw	0,(Sstm8s_clk$CLK_ITConfig$398)
      00051E 0E                    7779 	.db	14
      00051F 04                    7780 	.uleb128	4
      000520 01                    7781 	.db	1
      000521 00 00r05r99           7782 	.dw	0,(Sstm8s_clk$CLK_ITConfig$399)
      000525 0E                    7783 	.db	14
      000526 03                    7784 	.uleb128	3
      000527 01                    7785 	.db	1
      000528 00 00r05rE6           7786 	.dw	0,(Sstm8s_clk$CLK_ITConfig$421)
      00052C 0E                    7787 	.db	14
      00052D 02                    7788 	.uleb128	2
                                   7789 
                                   7790 	.area .debug_frame (NOLOAD)
      00052E 00 00                 7791 	.dw	0
      000530 00 0E                 7792 	.dw	Ldebug_CIE11_end-Ldebug_CIE11_start
      000532                       7793 Ldebug_CIE11_start:
      000532 FF FF                 7794 	.dw	0xffff
      000534 FF FF                 7795 	.dw	0xffff
      000536 01                    7796 	.db	1
      000537 00                    7797 	.db	0
      000538 01                    7798 	.uleb128	1
      000539 7F                    7799 	.sleb128	-1
      00053A 09                    7800 	.db	9
      00053B 0C                    7801 	.db	12
      00053C 08                    7802 	.uleb128	8
      00053D 02                    7803 	.uleb128	2
      00053E 89                    7804 	.db	137
      00053F 01                    7805 	.uleb128	1
      000540                       7806 Ldebug_CIE11_end:
      000540 00 00 00 91           7807 	.dw	0,145
      000544 00 00r05r2E           7808 	.dw	0,(Ldebug_CIE11_start-4)
      000548 00 00r04rA2           7809 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$348)	;initial loc
      00054C 00 00 00 9B           7810 	.dw	0,Sstm8s_clk$CLK_CCOConfig$373-Sstm8s_clk$CLK_CCOConfig$348
      000550 01                    7811 	.db	1
      000551 00 00r04rA2           7812 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$348)
      000555 0E                    7813 	.db	14
      000556 02                    7814 	.uleb128	2
      000557 01                    7815 	.db	1
      000558 00 00r04rB2           7816 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$350)
      00055C 0E                    7817 	.db	14
      00055D 02                    7818 	.uleb128	2
      00055E 01                    7819 	.db	1
      00055F 00 00r04rBB           7820 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$351)
      000563 0E                    7821 	.db	14
      000564 02                    7822 	.uleb128	2
      000565 01                    7823 	.db	1
      000566 00 00r04rC4           7824 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$352)
      00056A 0E                    7825 	.db	14
      00056B 02                    7826 	.uleb128	2
      00056C 01                    7827 	.db	1
      00056D 00 00r04rCD           7828 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$353)
      000571 0E                    7829 	.db	14
      000572 02                    7830 	.uleb128	2
      000573 01                    7831 	.db	1
      000574 00 00r04rD6           7832 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$354)
      000578 0E                    7833 	.db	14
      000579 02                    7834 	.uleb128	2
      00057A 01                    7835 	.db	1
      00057B 00 00r04rDF           7836 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$355)
      00057F 0E                    7837 	.db	14
      000580 02                    7838 	.uleb128	2
      000581 01                    7839 	.db	1
      000582 00 00r04rE8           7840 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$356)
      000586 0E                    7841 	.db	14
      000587 02                    7842 	.uleb128	2
      000588 01                    7843 	.db	1
      000589 00 00r04rF1           7844 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$357)
      00058D 0E                    7845 	.db	14
      00058E 02                    7846 	.uleb128	2
      00058F 01                    7847 	.db	1
      000590 00 00r04rFA           7848 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$358)
      000594 0E                    7849 	.db	14
      000595 02                    7850 	.uleb128	2
      000596 01                    7851 	.db	1
      000597 00 00r05r03           7852 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$359)
      00059B 0E                    7853 	.db	14
      00059C 02                    7854 	.uleb128	2
      00059D 01                    7855 	.db	1
      00059E 00 00r05r0C           7856 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$360)
      0005A2 0E                    7857 	.db	14
      0005A3 02                    7858 	.uleb128	2
      0005A4 01                    7859 	.db	1
      0005A5 00 00r05r15           7860 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$361)
      0005A9 0E                    7861 	.db	14
      0005AA 02                    7862 	.uleb128	2
      0005AB 01                    7863 	.db	1
      0005AC 00 00r05r17           7864 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$362)
      0005B0 0E                    7865 	.db	14
      0005B1 03                    7866 	.uleb128	3
      0005B2 01                    7867 	.db	1
      0005B3 00 00r05r19           7868 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$363)
      0005B7 0E                    7869 	.db	14
      0005B8 04                    7870 	.uleb128	4
      0005B9 01                    7871 	.db	1
      0005BA 00 00r05r1B           7872 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$364)
      0005BE 0E                    7873 	.db	14
      0005BF 06                    7874 	.uleb128	6
      0005C0 01                    7875 	.db	1
      0005C1 00 00r05r1D           7876 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$365)
      0005C5 0E                    7877 	.db	14
      0005C6 07                    7878 	.uleb128	7
      0005C7 01                    7879 	.db	1
      0005C8 00 00r05r1F           7880 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$366)
      0005CC 0E                    7881 	.db	14
      0005CD 08                    7882 	.uleb128	8
      0005CE 01                    7883 	.db	1
      0005CF 00 00r05r24           7884 	.dw	0,(Sstm8s_clk$CLK_CCOConfig$367)
      0005D3 0E                    7885 	.db	14
      0005D4 02                    7886 	.uleb128	2
                                   7887 
                                   7888 	.area .debug_frame (NOLOAD)
      0005D5 00 00                 7889 	.dw	0
      0005D7 00 0E                 7890 	.dw	Ldebug_CIE12_end-Ldebug_CIE12_start
      0005D9                       7891 Ldebug_CIE12_start:
      0005D9 FF FF                 7892 	.dw	0xffff
      0005DB FF FF                 7893 	.dw	0xffff
      0005DD 01                    7894 	.db	1
      0005DE 00                    7895 	.db	0
      0005DF 01                    7896 	.uleb128	1
      0005E0 7F                    7897 	.sleb128	-1
      0005E1 09                    7898 	.db	9
      0005E2 0C                    7899 	.db	12
      0005E3 08                    7900 	.uleb128	8
      0005E4 02                    7901 	.uleb128	2
      0005E5 89                    7902 	.db	137
      0005E6 01                    7903 	.uleb128	1
      0005E7                       7904 Ldebug_CIE12_end:
      0005E7 00 00 00 52           7905 	.dw	0,82
      0005EB 00 00r05rD5           7906 	.dw	0,(Ldebug_CIE12_start-4)
      0005EF 00 00r04r60           7907 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$331)	;initial loc
      0005F3 00 00 00 42           7908 	.dw	0,Sstm8s_clk$CLK_HSIPrescalerConfig$346-Sstm8s_clk$CLK_HSIPrescalerConfig$331
      0005F7 01                    7909 	.db	1
      0005F8 00 00r04r60           7910 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$331)
      0005FC 0E                    7911 	.db	14
      0005FD 02                    7912 	.uleb128	2
      0005FE 01                    7913 	.db	1
      0005FF 00 00r04r70           7914 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$333)
      000603 0E                    7915 	.db	14
      000604 02                    7916 	.uleb128	2
      000605 01                    7917 	.db	1
      000606 00 00r04r79           7918 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$334)
      00060A 0E                    7919 	.db	14
      00060B 02                    7920 	.uleb128	2
      00060C 01                    7921 	.db	1
      00060D 00 00r04r82           7922 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$335)
      000611 0E                    7923 	.db	14
      000612 02                    7924 	.uleb128	2
      000613 01                    7925 	.db	1
      000614 00 00r04r84           7926 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$336)
      000618 0E                    7927 	.db	14
      000619 03                    7928 	.uleb128	3
      00061A 01                    7929 	.db	1
      00061B 00 00r04r86           7930 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$337)
      00061F 0E                    7931 	.db	14
      000620 04                    7932 	.uleb128	4
      000621 01                    7933 	.db	1
      000622 00 00r04r88           7934 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$338)
      000626 0E                    7935 	.db	14
      000627 06                    7936 	.uleb128	6
      000628 01                    7937 	.db	1
      000629 00 00r04r8A           7938 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$339)
      00062D 0E                    7939 	.db	14
      00062E 07                    7940 	.uleb128	7
      00062F 01                    7941 	.db	1
      000630 00 00r04r8C           7942 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$340)
      000634 0E                    7943 	.db	14
      000635 08                    7944 	.uleb128	8
      000636 01                    7945 	.db	1
      000637 00 00r04r91           7946 	.dw	0,(Sstm8s_clk$CLK_HSIPrescalerConfig$341)
      00063B 0E                    7947 	.db	14
      00063C 02                    7948 	.uleb128	2
                                   7949 
                                   7950 	.area .debug_frame (NOLOAD)
      00063D 00 00                 7951 	.dw	0
      00063F 00 0E                 7952 	.dw	Ldebug_CIE13_end-Ldebug_CIE13_start
      000641                       7953 Ldebug_CIE13_start:
      000641 FF FF                 7954 	.dw	0xffff
      000643 FF FF                 7955 	.dw	0xffff
      000645 01                    7956 	.db	1
      000646 00                    7957 	.db	0
      000647 01                    7958 	.uleb128	1
      000648 7F                    7959 	.sleb128	-1
      000649 09                    7960 	.db	9
      00064A 0C                    7961 	.db	12
      00064B 08                    7962 	.uleb128	8
      00064C 02                    7963 	.uleb128	2
      00064D 89                    7964 	.db	137
      00064E 01                    7965 	.uleb128	1
      00064F                       7966 Ldebug_CIE13_end:
      00064F 00 00 01 08           7967 	.dw	0,264
      000653 00 00r06r3D           7968 	.dw	0,(Ldebug_CIE13_start-4)
      000657 00 00r02rC6           7969 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$221)	;initial loc
      00065B 00 00 01 9A           7970 	.dw	0,Sstm8s_clk$CLK_ClockSwitchConfig$329-Sstm8s_clk$CLK_ClockSwitchConfig$221
      00065F 01                    7971 	.db	1
      000660 00 00r02rC6           7972 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$221)
      000664 0E                    7973 	.db	14
      000665 02                    7974 	.uleb128	2
      000666 01                    7975 	.db	1
      000667 00 00r02rC8           7976 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$222)
      00066B 0E                    7977 	.db	14
      00066C 05                    7978 	.uleb128	5
      00066D 01                    7979 	.db	1
      00066E 00 00r02rD6           7980 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$225)
      000672 0E                    7981 	.db	14
      000673 05                    7982 	.uleb128	5
      000674 01                    7983 	.db	1
      000675 00 00r02rDF           7984 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$226)
      000679 0E                    7985 	.db	14
      00067A 05                    7986 	.uleb128	5
      00067B 01                    7987 	.db	1
      00067C 00 00r02rE8           7988 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$227)
      000680 0E                    7989 	.db	14
      000681 05                    7990 	.uleb128	5
      000682 01                    7991 	.db	1
      000683 00 00r02rEA           7992 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$228)
      000687 0E                    7993 	.db	14
      000688 06                    7994 	.uleb128	6
      000689 01                    7995 	.db	1
      00068A 00 00r02rEC           7996 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$229)
      00068E 0E                    7997 	.db	14
      00068F 07                    7998 	.uleb128	7
      000690 01                    7999 	.db	1
      000691 00 00r02rEE           8000 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$230)
      000695 0E                    8001 	.db	14
      000696 09                    8002 	.uleb128	9
      000697 01                    8003 	.db	1
      000698 00 00r02rF0           8004 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$231)
      00069C 0E                    8005 	.db	14
      00069D 0A                    8006 	.uleb128	10
      00069E 01                    8007 	.db	1
      00069F 00 00r02rF2           8008 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$232)
      0006A3 0E                    8009 	.db	14
      0006A4 0B                    8010 	.uleb128	11
      0006A5 01                    8011 	.db	1
      0006A6 00 00r02rF7           8012 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$233)
      0006AA 0E                    8013 	.db	14
      0006AB 05                    8014 	.uleb128	5
      0006AC 01                    8015 	.db	1
      0006AD 00 00r03r05           8016 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$235)
      0006B1 0E                    8017 	.db	14
      0006B2 05                    8018 	.uleb128	5
      0006B3 01                    8019 	.db	1
      0006B4 00 00r03r15           8020 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$236)
      0006B8 0E                    8021 	.db	14
      0006B9 06                    8022 	.uleb128	6
      0006BA 01                    8023 	.db	1
      0006BB 00 00r03r17           8024 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$237)
      0006BF 0E                    8025 	.db	14
      0006C0 07                    8026 	.uleb128	7
      0006C1 01                    8027 	.db	1
      0006C2 00 00r03r19           8028 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$238)
      0006C6 0E                    8029 	.db	14
      0006C7 09                    8030 	.uleb128	9
      0006C8 01                    8031 	.db	1
      0006C9 00 00r03r1B           8032 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$239)
      0006CD 0E                    8033 	.db	14
      0006CE 0A                    8034 	.uleb128	10
      0006CF 01                    8035 	.db	1
      0006D0 00 00r03r1D           8036 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$240)
      0006D4 0E                    8037 	.db	14
      0006D5 0B                    8038 	.uleb128	11
      0006D6 01                    8039 	.db	1
      0006D7 00 00r03r22           8040 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$241)
      0006DB 0E                    8041 	.db	14
      0006DC 05                    8042 	.uleb128	5
      0006DD 01                    8043 	.db	1
      0006DE 00 00r03r31           8044 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$243)
      0006E2 0E                    8045 	.db	14
      0006E3 05                    8046 	.uleb128	5
      0006E4 01                    8047 	.db	1
      0006E5 00 00r03r33           8048 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$244)
      0006E9 0E                    8049 	.db	14
      0006EA 06                    8050 	.uleb128	6
      0006EB 01                    8051 	.db	1
      0006EC 00 00r03r35           8052 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$245)
      0006F0 0E                    8053 	.db	14
      0006F1 07                    8054 	.uleb128	7
      0006F2 01                    8055 	.db	1
      0006F3 00 00r03r37           8056 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$246)
      0006F7 0E                    8057 	.db	14
      0006F8 09                    8058 	.uleb128	9
      0006F9 01                    8059 	.db	1
      0006FA 00 00r03r39           8060 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$247)
      0006FE 0E                    8061 	.db	14
      0006FF 0A                    8062 	.uleb128	10
      000700 01                    8063 	.db	1
      000701 00 00r03r3B           8064 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$248)
      000705 0E                    8065 	.db	14
      000706 0B                    8066 	.uleb128	11
      000707 01                    8067 	.db	1
      000708 00 00r03r40           8068 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$249)
      00070C 0E                    8069 	.db	14
      00070D 05                    8070 	.uleb128	5
      00070E 01                    8071 	.db	1
      00070F 00 00r03r4F           8072 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$251)
      000713 0E                    8073 	.db	14
      000714 05                    8074 	.uleb128	5
      000715 01                    8075 	.db	1
      000716 00 00r03r51           8076 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$252)
      00071A 0E                    8077 	.db	14
      00071B 06                    8078 	.uleb128	6
      00071C 01                    8079 	.db	1
      00071D 00 00r03r53           8080 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$253)
      000721 0E                    8081 	.db	14
      000722 07                    8082 	.uleb128	7
      000723 01                    8083 	.db	1
      000724 00 00r03r55           8084 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$254)
      000728 0E                    8085 	.db	14
      000729 09                    8086 	.uleb128	9
      00072A 01                    8087 	.db	1
      00072B 00 00r03r57           8088 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$255)
      00072F 0E                    8089 	.db	14
      000730 0A                    8090 	.uleb128	10
      000731 01                    8091 	.db	1
      000732 00 00r03r59           8092 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$256)
      000736 0E                    8093 	.db	14
      000737 0B                    8094 	.uleb128	11
      000738 01                    8095 	.db	1
      000739 00 00r03r5E           8096 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$257)
      00073D 0E                    8097 	.db	14
      00073E 05                    8098 	.uleb128	5
      00073F 01                    8099 	.db	1
      000740 00 00r04r18           8100 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$311)
      000744 0E                    8101 	.db	14
      000745 05                    8102 	.uleb128	5
      000746 01                    8103 	.db	1
      000747 00 00r04r36           8104 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$316)
      00074B 0E                    8105 	.db	14
      00074C 05                    8106 	.uleb128	5
      00074D 01                    8107 	.db	1
      00074E 00 00r04r54           8108 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$321)
      000752 0E                    8109 	.db	14
      000753 05                    8110 	.uleb128	5
      000754 01                    8111 	.db	1
      000755 00 00r04r5F           8112 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchConfig$327)
      000759 0E                    8113 	.db	14
      00075A 02                    8114 	.uleb128	2
                                   8115 
                                   8116 	.area .debug_frame (NOLOAD)
      00075B 00 00                 8117 	.dw	0
      00075D 00 0E                 8118 	.dw	Ldebug_CIE14_end-Ldebug_CIE14_start
      00075F                       8119 Ldebug_CIE14_start:
      00075F FF FF                 8120 	.dw	0xffff
      000761 FF FF                 8121 	.dw	0xffff
      000763 01                    8122 	.db	1
      000764 00                    8123 	.db	0
      000765 01                    8124 	.uleb128	1
      000766 7F                    8125 	.sleb128	-1
      000767 09                    8126 	.db	9
      000768 0C                    8127 	.db	12
      000769 08                    8128 	.uleb128	8
      00076A 02                    8129 	.uleb128	2
      00076B 89                    8130 	.db	137
      00076C 01                    8131 	.uleb128	1
      00076D                       8132 Ldebug_CIE14_end:
      00076D 00 00 00 D0           8133 	.dw	0,208
      000771 00 00r07r5B           8134 	.dw	0,(Ldebug_CIE14_start-4)
      000775 00 00r01rB4           8135 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$166)	;initial loc
      000779 00 00 01 12           8136 	.dw	0,Sstm8s_clk$CLK_PeripheralClockConfig$219-Sstm8s_clk$CLK_PeripheralClockConfig$166
      00077D 01                    8137 	.db	1
      00077E 00 00r01rB4           8138 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$166)
      000782 0E                    8139 	.db	14
      000783 02                    8140 	.uleb128	2
      000784 01                    8141 	.db	1
      000785 00 00r01rB5           8142 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$167)
      000789 0E                    8143 	.db	14
      00078A 04                    8144 	.uleb128	4
      00078B 01                    8145 	.db	1
      00078C 00 00r01rC4           8146 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$169)
      000790 0E                    8147 	.db	14
      000791 04                    8148 	.uleb128	4
      000792 01                    8149 	.db	1
      000793 00 00r01rC6           8150 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$170)
      000797 0E                    8151 	.db	14
      000798 05                    8152 	.uleb128	5
      000799 01                    8153 	.db	1
      00079A 00 00r01rC8           8154 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$171)
      00079E 0E                    8155 	.db	14
      00079F 06                    8156 	.uleb128	6
      0007A0 01                    8157 	.db	1
      0007A1 00 00r01rCA           8158 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$172)
      0007A5 0E                    8159 	.db	14
      0007A6 08                    8160 	.uleb128	8
      0007A7 01                    8161 	.db	1
      0007A8 00 00r01rCC           8162 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$173)
      0007AC 0E                    8163 	.db	14
      0007AD 09                    8164 	.uleb128	9
      0007AE 01                    8165 	.db	1
      0007AF 00 00r01rCE           8166 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$174)
      0007B3 0E                    8167 	.db	14
      0007B4 0A                    8168 	.uleb128	10
      0007B5 01                    8169 	.db	1
      0007B6 00 00r01rD3           8170 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$175)
      0007BA 0E                    8171 	.db	14
      0007BB 04                    8172 	.uleb128	4
      0007BC 01                    8173 	.db	1
      0007BD 00 00r01rE2           8174 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$177)
      0007C1 0E                    8175 	.db	14
      0007C2 04                    8176 	.uleb128	4
      0007C3 01                    8177 	.db	1
      0007C4 00 00r01rEE           8178 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$178)
      0007C8 0E                    8179 	.db	14
      0007C9 04                    8180 	.uleb128	4
      0007CA 01                    8181 	.db	1
      0007CB 00 00r02r03           8182 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$179)
      0007CF 0E                    8183 	.db	14
      0007D0 04                    8184 	.uleb128	4
      0007D1 01                    8185 	.db	1
      0007D2 00 00r02r11           8186 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$180)
      0007D6 0E                    8187 	.db	14
      0007D7 04                    8188 	.uleb128	4
      0007D8 01                    8189 	.db	1
      0007D9 00 00r02r24           8190 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$181)
      0007DD 0E                    8191 	.db	14
      0007DE 04                    8192 	.uleb128	4
      0007DF 01                    8193 	.db	1
      0007E0 00 00r02r40           8194 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$182)
      0007E4 0E                    8195 	.db	14
      0007E5 04                    8196 	.uleb128	4
      0007E6 01                    8197 	.db	1
      0007E7 00 00r02r49           8198 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$183)
      0007EB 0E                    8199 	.db	14
      0007EC 04                    8200 	.uleb128	4
      0007ED 01                    8201 	.db	1
      0007EE 00 00r02r52           8202 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$184)
      0007F2 0E                    8203 	.db	14
      0007F3 04                    8204 	.uleb128	4
      0007F4 01                    8205 	.db	1
      0007F5 00 00r02r5B           8206 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$185)
      0007F9 0E                    8207 	.db	14
      0007FA 04                    8208 	.uleb128	4
      0007FB 01                    8209 	.db	1
      0007FC 00 00r02r64           8210 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$186)
      000800 0E                    8211 	.db	14
      000801 04                    8212 	.uleb128	4
      000802 01                    8213 	.db	1
      000803 00 00r02r66           8214 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$187)
      000807 0E                    8215 	.db	14
      000808 05                    8216 	.uleb128	5
      000809 01                    8217 	.db	1
      00080A 00 00r02r68           8218 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$188)
      00080E 0E                    8219 	.db	14
      00080F 06                    8220 	.uleb128	6
      000810 01                    8221 	.db	1
      000811 00 00r02r6A           8222 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$189)
      000815 0E                    8223 	.db	14
      000816 08                    8224 	.uleb128	8
      000817 01                    8225 	.db	1
      000818 00 00r02r6C           8226 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$190)
      00081C 0E                    8227 	.db	14
      00081D 09                    8228 	.uleb128	9
      00081E 01                    8229 	.db	1
      00081F 00 00r02r6E           8230 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$191)
      000823 0E                    8231 	.db	14
      000824 0A                    8232 	.uleb128	10
      000825 01                    8233 	.db	1
      000826 00 00r02r73           8234 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$192)
      00082A 0E                    8235 	.db	14
      00082B 04                    8236 	.uleb128	4
      00082C 01                    8237 	.db	1
      00082D 00 00r02r78           8238 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$194)
      000831 0E                    8239 	.db	14
      000832 05                    8240 	.uleb128	5
      000833 01                    8241 	.db	1
      000834 00 00r02r7D           8242 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$195)
      000838 0E                    8243 	.db	14
      000839 04                    8244 	.uleb128	4
      00083A 01                    8245 	.db	1
      00083B 00 00r02rC5           8246 	.dw	0,(Sstm8s_clk$CLK_PeripheralClockConfig$217)
      00083F 0E                    8247 	.db	14
      000840 02                    8248 	.uleb128	2
                                   8249 
                                   8250 	.area .debug_frame (NOLOAD)
      000841 00 00                 8251 	.dw	0
      000843 00 0E                 8252 	.dw	Ldebug_CIE15_end-Ldebug_CIE15_start
      000845                       8253 Ldebug_CIE15_start:
      000845 FF FF                 8254 	.dw	0xffff
      000847 FF FF                 8255 	.dw	0xffff
      000849 01                    8256 	.db	1
      00084A 00                    8257 	.db	0
      00084B 01                    8258 	.uleb128	1
      00084C 7F                    8259 	.sleb128	-1
      00084D 09                    8260 	.db	9
      00084E 0C                    8261 	.db	12
      00084F 08                    8262 	.uleb128	8
      000850 02                    8263 	.uleb128	2
      000851 89                    8264 	.db	137
      000852 01                    8265 	.uleb128	1
      000853                       8266 Ldebug_CIE15_end:
      000853 00 00 00 44           8267 	.dw	0,68
      000857 00 00r08r41           8268 	.dw	0,(Ldebug_CIE15_start-4)
      00085B 00 00r01r7E           8269 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$145)	;initial loc
      00085F 00 00 00 36           8270 	.dw	0,Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$164-Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$145
      000863 01                    8271 	.db	1
      000864 00 00r01r7E           8272 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$145)
      000868 0E                    8273 	.db	14
      000869 02                    8274 	.uleb128	2
      00086A 01                    8275 	.db	1
      00086B 00 00r01r8D           8276 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$147)
      00086F 0E                    8277 	.db	14
      000870 02                    8278 	.uleb128	2
      000871 01                    8279 	.db	1
      000872 00 00r01r8F           8280 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$148)
      000876 0E                    8281 	.db	14
      000877 03                    8282 	.uleb128	3
      000878 01                    8283 	.db	1
      000879 00 00r01r91           8284 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$149)
      00087D 0E                    8285 	.db	14
      00087E 05                    8286 	.uleb128	5
      00087F 01                    8287 	.db	1
      000880 00 00r01r93           8288 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$150)
      000884 0E                    8289 	.db	14
      000885 06                    8290 	.uleb128	6
      000886 01                    8291 	.db	1
      000887 00 00r01r95           8292 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$151)
      00088B 0E                    8293 	.db	14
      00088C 07                    8294 	.uleb128	7
      00088D 01                    8295 	.db	1
      00088E 00 00r01r97           8296 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$152)
      000892 0E                    8297 	.db	14
      000893 08                    8298 	.uleb128	8
      000894 01                    8299 	.db	1
      000895 00 00r01r9C           8300 	.dw	0,(Sstm8s_clk$CLK_SlowActiveHaltWakeUpCmd$153)
      000899 0E                    8301 	.db	14
      00089A 02                    8302 	.uleb128	2
                                   8303 
                                   8304 	.area .debug_frame (NOLOAD)
      00089B 00 00                 8305 	.dw	0
      00089D 00 0E                 8306 	.dw	Ldebug_CIE16_end-Ldebug_CIE16_start
      00089F                       8307 Ldebug_CIE16_start:
      00089F FF FF                 8308 	.dw	0xffff
      0008A1 FF FF                 8309 	.dw	0xffff
      0008A3 01                    8310 	.db	1
      0008A4 00                    8311 	.db	0
      0008A5 01                    8312 	.uleb128	1
      0008A6 7F                    8313 	.sleb128	-1
      0008A7 09                    8314 	.db	9
      0008A8 0C                    8315 	.db	12
      0008A9 08                    8316 	.uleb128	8
      0008AA 02                    8317 	.uleb128	2
      0008AB 89                    8318 	.db	137
      0008AC 01                    8319 	.uleb128	1
      0008AD                       8320 Ldebug_CIE16_end:
      0008AD 00 00 00 44           8321 	.dw	0,68
      0008B1 00 00r08r9B           8322 	.dw	0,(Ldebug_CIE16_start-4)
      0008B5 00 00r01r48           8323 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$124)	;initial loc
      0008B9 00 00 00 36           8324 	.dw	0,Sstm8s_clk$CLK_ClockSwitchCmd$143-Sstm8s_clk$CLK_ClockSwitchCmd$124
      0008BD 01                    8325 	.db	1
      0008BE 00 00r01r48           8326 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$124)
      0008C2 0E                    8327 	.db	14
      0008C3 02                    8328 	.uleb128	2
      0008C4 01                    8329 	.db	1
      0008C5 00 00r01r57           8330 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$126)
      0008C9 0E                    8331 	.db	14
      0008CA 02                    8332 	.uleb128	2
      0008CB 01                    8333 	.db	1
      0008CC 00 00r01r59           8334 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$127)
      0008D0 0E                    8335 	.db	14
      0008D1 03                    8336 	.uleb128	3
      0008D2 01                    8337 	.db	1
      0008D3 00 00r01r5B           8338 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$128)
      0008D7 0E                    8339 	.db	14
      0008D8 05                    8340 	.uleb128	5
      0008D9 01                    8341 	.db	1
      0008DA 00 00r01r5D           8342 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$129)
      0008DE 0E                    8343 	.db	14
      0008DF 06                    8344 	.uleb128	6
      0008E0 01                    8345 	.db	1
      0008E1 00 00r01r5F           8346 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$130)
      0008E5 0E                    8347 	.db	14
      0008E6 07                    8348 	.uleb128	7
      0008E7 01                    8349 	.db	1
      0008E8 00 00r01r61           8350 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$131)
      0008EC 0E                    8351 	.db	14
      0008ED 08                    8352 	.uleb128	8
      0008EE 01                    8353 	.db	1
      0008EF 00 00r01r66           8354 	.dw	0,(Sstm8s_clk$CLK_ClockSwitchCmd$132)
      0008F3 0E                    8355 	.db	14
      0008F4 02                    8356 	.uleb128	2
                                   8357 
                                   8358 	.area .debug_frame (NOLOAD)
      0008F5 00 00                 8359 	.dw	0
      0008F7 00 0E                 8360 	.dw	Ldebug_CIE17_end-Ldebug_CIE17_start
      0008F9                       8361 Ldebug_CIE17_start:
      0008F9 FF FF                 8362 	.dw	0xffff
      0008FB FF FF                 8363 	.dw	0xffff
      0008FD 01                    8364 	.db	1
      0008FE 00                    8365 	.db	0
      0008FF 01                    8366 	.uleb128	1
      000900 7F                    8367 	.sleb128	-1
      000901 09                    8368 	.db	9
      000902 0C                    8369 	.db	12
      000903 08                    8370 	.uleb128	8
      000904 02                    8371 	.uleb128	2
      000905 89                    8372 	.db	137
      000906 01                    8373 	.uleb128	1
      000907                       8374 Ldebug_CIE17_end:
      000907 00 00 00 44           8375 	.dw	0,68
      00090B 00 00r08rF5           8376 	.dw	0,(Ldebug_CIE17_start-4)
      00090F 00 00r01r12           8377 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$103)	;initial loc
      000913 00 00 00 36           8378 	.dw	0,Sstm8s_clk$CLK_CCOCmd$122-Sstm8s_clk$CLK_CCOCmd$103
      000917 01                    8379 	.db	1
      000918 00 00r01r12           8380 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$103)
      00091C 0E                    8381 	.db	14
      00091D 02                    8382 	.uleb128	2
      00091E 01                    8383 	.db	1
      00091F 00 00r01r21           8384 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$105)
      000923 0E                    8385 	.db	14
      000924 02                    8386 	.uleb128	2
      000925 01                    8387 	.db	1
      000926 00 00r01r23           8388 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$106)
      00092A 0E                    8389 	.db	14
      00092B 03                    8390 	.uleb128	3
      00092C 01                    8391 	.db	1
      00092D 00 00r01r25           8392 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$107)
      000931 0E                    8393 	.db	14
      000932 05                    8394 	.uleb128	5
      000933 01                    8395 	.db	1
      000934 00 00r01r27           8396 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$108)
      000938 0E                    8397 	.db	14
      000939 06                    8398 	.uleb128	6
      00093A 01                    8399 	.db	1
      00093B 00 00r01r29           8400 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$109)
      00093F 0E                    8401 	.db	14
      000940 07                    8402 	.uleb128	7
      000941 01                    8403 	.db	1
      000942 00 00r01r2B           8404 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$110)
      000946 0E                    8405 	.db	14
      000947 08                    8406 	.uleb128	8
      000948 01                    8407 	.db	1
      000949 00 00r01r30           8408 	.dw	0,(Sstm8s_clk$CLK_CCOCmd$111)
      00094D 0E                    8409 	.db	14
      00094E 02                    8410 	.uleb128	2
                                   8411 
                                   8412 	.area .debug_frame (NOLOAD)
      00094F 00 00                 8413 	.dw	0
      000951 00 0E                 8414 	.dw	Ldebug_CIE18_end-Ldebug_CIE18_start
      000953                       8415 Ldebug_CIE18_start:
      000953 FF FF                 8416 	.dw	0xffff
      000955 FF FF                 8417 	.dw	0xffff
      000957 01                    8418 	.db	1
      000958 00                    8419 	.db	0
      000959 01                    8420 	.uleb128	1
      00095A 7F                    8421 	.sleb128	-1
      00095B 09                    8422 	.db	9
      00095C 0C                    8423 	.db	12
      00095D 08                    8424 	.uleb128	8
      00095E 02                    8425 	.uleb128	2
      00095F 89                    8426 	.db	137
      000960 01                    8427 	.uleb128	1
      000961                       8428 Ldebug_CIE18_end:
      000961 00 00 00 44           8429 	.dw	0,68
      000965 00 00r09r4F           8430 	.dw	0,(Ldebug_CIE18_start-4)
      000969 00 00r00rDC           8431 	.dw	0,(Sstm8s_clk$CLK_LSICmd$82)	;initial loc
      00096D 00 00 00 36           8432 	.dw	0,Sstm8s_clk$CLK_LSICmd$101-Sstm8s_clk$CLK_LSICmd$82
      000971 01                    8433 	.db	1
      000972 00 00r00rDC           8434 	.dw	0,(Sstm8s_clk$CLK_LSICmd$82)
      000976 0E                    8435 	.db	14
      000977 02                    8436 	.uleb128	2
      000978 01                    8437 	.db	1
      000979 00 00r00rEB           8438 	.dw	0,(Sstm8s_clk$CLK_LSICmd$84)
      00097D 0E                    8439 	.db	14
      00097E 02                    8440 	.uleb128	2
      00097F 01                    8441 	.db	1
      000980 00 00r00rED           8442 	.dw	0,(Sstm8s_clk$CLK_LSICmd$85)
      000984 0E                    8443 	.db	14
      000985 03                    8444 	.uleb128	3
      000986 01                    8445 	.db	1
      000987 00 00r00rEF           8446 	.dw	0,(Sstm8s_clk$CLK_LSICmd$86)
      00098B 0E                    8447 	.db	14
      00098C 05                    8448 	.uleb128	5
      00098D 01                    8449 	.db	1
      00098E 00 00r00rF1           8450 	.dw	0,(Sstm8s_clk$CLK_LSICmd$87)
      000992 0E                    8451 	.db	14
      000993 06                    8452 	.uleb128	6
      000994 01                    8453 	.db	1
      000995 00 00r00rF3           8454 	.dw	0,(Sstm8s_clk$CLK_LSICmd$88)
      000999 0E                    8455 	.db	14
      00099A 07                    8456 	.uleb128	7
      00099B 01                    8457 	.db	1
      00099C 00 00r00rF5           8458 	.dw	0,(Sstm8s_clk$CLK_LSICmd$89)
      0009A0 0E                    8459 	.db	14
      0009A1 08                    8460 	.uleb128	8
      0009A2 01                    8461 	.db	1
      0009A3 00 00r00rFA           8462 	.dw	0,(Sstm8s_clk$CLK_LSICmd$90)
      0009A7 0E                    8463 	.db	14
      0009A8 02                    8464 	.uleb128	2
                                   8465 
                                   8466 	.area .debug_frame (NOLOAD)
      0009A9 00 00                 8467 	.dw	0
      0009AB 00 0E                 8468 	.dw	Ldebug_CIE19_end-Ldebug_CIE19_start
      0009AD                       8469 Ldebug_CIE19_start:
      0009AD FF FF                 8470 	.dw	0xffff
      0009AF FF FF                 8471 	.dw	0xffff
      0009B1 01                    8472 	.db	1
      0009B2 00                    8473 	.db	0
      0009B3 01                    8474 	.uleb128	1
      0009B4 7F                    8475 	.sleb128	-1
      0009B5 09                    8476 	.db	9
      0009B6 0C                    8477 	.db	12
      0009B7 08                    8478 	.uleb128	8
      0009B8 02                    8479 	.uleb128	2
      0009B9 89                    8480 	.db	137
      0009BA 01                    8481 	.uleb128	1
      0009BB                       8482 Ldebug_CIE19_end:
      0009BB 00 00 00 44           8483 	.dw	0,68
      0009BF 00 00r09rA9           8484 	.dw	0,(Ldebug_CIE19_start-4)
      0009C3 00 00r00rA6           8485 	.dw	0,(Sstm8s_clk$CLK_HSICmd$61)	;initial loc
      0009C7 00 00 00 36           8486 	.dw	0,Sstm8s_clk$CLK_HSICmd$80-Sstm8s_clk$CLK_HSICmd$61
      0009CB 01                    8487 	.db	1
      0009CC 00 00r00rA6           8488 	.dw	0,(Sstm8s_clk$CLK_HSICmd$61)
      0009D0 0E                    8489 	.db	14
      0009D1 02                    8490 	.uleb128	2
      0009D2 01                    8491 	.db	1
      0009D3 00 00r00rB5           8492 	.dw	0,(Sstm8s_clk$CLK_HSICmd$63)
      0009D7 0E                    8493 	.db	14
      0009D8 02                    8494 	.uleb128	2
      0009D9 01                    8495 	.db	1
      0009DA 00 00r00rB7           8496 	.dw	0,(Sstm8s_clk$CLK_HSICmd$64)
      0009DE 0E                    8497 	.db	14
      0009DF 03                    8498 	.uleb128	3
      0009E0 01                    8499 	.db	1
      0009E1 00 00r00rB9           8500 	.dw	0,(Sstm8s_clk$CLK_HSICmd$65)
      0009E5 0E                    8501 	.db	14
      0009E6 05                    8502 	.uleb128	5
      0009E7 01                    8503 	.db	1
      0009E8 00 00r00rBB           8504 	.dw	0,(Sstm8s_clk$CLK_HSICmd$66)
      0009EC 0E                    8505 	.db	14
      0009ED 06                    8506 	.uleb128	6
      0009EE 01                    8507 	.db	1
      0009EF 00 00r00rBD           8508 	.dw	0,(Sstm8s_clk$CLK_HSICmd$67)
      0009F3 0E                    8509 	.db	14
      0009F4 07                    8510 	.uleb128	7
      0009F5 01                    8511 	.db	1
      0009F6 00 00r00rBF           8512 	.dw	0,(Sstm8s_clk$CLK_HSICmd$68)
      0009FA 0E                    8513 	.db	14
      0009FB 08                    8514 	.uleb128	8
      0009FC 01                    8515 	.db	1
      0009FD 00 00r00rC4           8516 	.dw	0,(Sstm8s_clk$CLK_HSICmd$69)
      000A01 0E                    8517 	.db	14
      000A02 02                    8518 	.uleb128	2
                                   8519 
                                   8520 	.area .debug_frame (NOLOAD)
      000A03 00 00                 8521 	.dw	0
      000A05 00 0E                 8522 	.dw	Ldebug_CIE20_end-Ldebug_CIE20_start
      000A07                       8523 Ldebug_CIE20_start:
      000A07 FF FF                 8524 	.dw	0xffff
      000A09 FF FF                 8525 	.dw	0xffff
      000A0B 01                    8526 	.db	1
      000A0C 00                    8527 	.db	0
      000A0D 01                    8528 	.uleb128	1
      000A0E 7F                    8529 	.sleb128	-1
      000A0F 09                    8530 	.db	9
      000A10 0C                    8531 	.db	12
      000A11 08                    8532 	.uleb128	8
      000A12 02                    8533 	.uleb128	2
      000A13 89                    8534 	.db	137
      000A14 01                    8535 	.uleb128	1
      000A15                       8536 Ldebug_CIE20_end:
      000A15 00 00 00 44           8537 	.dw	0,68
      000A19 00 00r0Ar03           8538 	.dw	0,(Ldebug_CIE20_start-4)
      000A1D 00 00r00r70           8539 	.dw	0,(Sstm8s_clk$CLK_HSECmd$40)	;initial loc
      000A21 00 00 00 36           8540 	.dw	0,Sstm8s_clk$CLK_HSECmd$59-Sstm8s_clk$CLK_HSECmd$40
      000A25 01                    8541 	.db	1
      000A26 00 00r00r70           8542 	.dw	0,(Sstm8s_clk$CLK_HSECmd$40)
      000A2A 0E                    8543 	.db	14
      000A2B 02                    8544 	.uleb128	2
      000A2C 01                    8545 	.db	1
      000A2D 00 00r00r7F           8546 	.dw	0,(Sstm8s_clk$CLK_HSECmd$42)
      000A31 0E                    8547 	.db	14
      000A32 02                    8548 	.uleb128	2
      000A33 01                    8549 	.db	1
      000A34 00 00r00r81           8550 	.dw	0,(Sstm8s_clk$CLK_HSECmd$43)
      000A38 0E                    8551 	.db	14
      000A39 03                    8552 	.uleb128	3
      000A3A 01                    8553 	.db	1
      000A3B 00 00r00r83           8554 	.dw	0,(Sstm8s_clk$CLK_HSECmd$44)
      000A3F 0E                    8555 	.db	14
      000A40 05                    8556 	.uleb128	5
      000A41 01                    8557 	.db	1
      000A42 00 00r00r85           8558 	.dw	0,(Sstm8s_clk$CLK_HSECmd$45)
      000A46 0E                    8559 	.db	14
      000A47 06                    8560 	.uleb128	6
      000A48 01                    8561 	.db	1
      000A49 00 00r00r87           8562 	.dw	0,(Sstm8s_clk$CLK_HSECmd$46)
      000A4D 0E                    8563 	.db	14
      000A4E 07                    8564 	.uleb128	7
      000A4F 01                    8565 	.db	1
      000A50 00 00r00r89           8566 	.dw	0,(Sstm8s_clk$CLK_HSECmd$47)
      000A54 0E                    8567 	.db	14
      000A55 08                    8568 	.uleb128	8
      000A56 01                    8569 	.db	1
      000A57 00 00r00r8E           8570 	.dw	0,(Sstm8s_clk$CLK_HSECmd$48)
      000A5B 0E                    8571 	.db	14
      000A5C 02                    8572 	.uleb128	2
                                   8573 
                                   8574 	.area .debug_frame (NOLOAD)
      000A5D 00 00                 8575 	.dw	0
      000A5F 00 0E                 8576 	.dw	Ldebug_CIE21_end-Ldebug_CIE21_start
      000A61                       8577 Ldebug_CIE21_start:
      000A61 FF FF                 8578 	.dw	0xffff
      000A63 FF FF                 8579 	.dw	0xffff
      000A65 01                    8580 	.db	1
      000A66 00                    8581 	.db	0
      000A67 01                    8582 	.uleb128	1
      000A68 7F                    8583 	.sleb128	-1
      000A69 09                    8584 	.db	9
      000A6A 0C                    8585 	.db	12
      000A6B 08                    8586 	.uleb128	8
      000A6C 02                    8587 	.uleb128	2
      000A6D 89                    8588 	.db	137
      000A6E 01                    8589 	.uleb128	1
      000A6F                       8590 Ldebug_CIE21_end:
      000A6F 00 00 00 44           8591 	.dw	0,68
      000A73 00 00r0Ar5D           8592 	.dw	0,(Ldebug_CIE21_start-4)
      000A77 00 00r00r3A           8593 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$19)	;initial loc
      000A7B 00 00 00 36           8594 	.dw	0,Sstm8s_clk$CLK_FastHaltWakeUpCmd$38-Sstm8s_clk$CLK_FastHaltWakeUpCmd$19
      000A7F 01                    8595 	.db	1
      000A80 00 00r00r3A           8596 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$19)
      000A84 0E                    8597 	.db	14
      000A85 02                    8598 	.uleb128	2
      000A86 01                    8599 	.db	1
      000A87 00 00r00r49           8600 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$21)
      000A8B 0E                    8601 	.db	14
      000A8C 02                    8602 	.uleb128	2
      000A8D 01                    8603 	.db	1
      000A8E 00 00r00r4B           8604 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$22)
      000A92 0E                    8605 	.db	14
      000A93 03                    8606 	.uleb128	3
      000A94 01                    8607 	.db	1
      000A95 00 00r00r4D           8608 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$23)
      000A99 0E                    8609 	.db	14
      000A9A 05                    8610 	.uleb128	5
      000A9B 01                    8611 	.db	1
      000A9C 00 00r00r4F           8612 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$24)
      000AA0 0E                    8613 	.db	14
      000AA1 06                    8614 	.uleb128	6
      000AA2 01                    8615 	.db	1
      000AA3 00 00r00r51           8616 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$25)
      000AA7 0E                    8617 	.db	14
      000AA8 07                    8618 	.uleb128	7
      000AA9 01                    8619 	.db	1
      000AAA 00 00r00r53           8620 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$26)
      000AAE 0E                    8621 	.db	14
      000AAF 08                    8622 	.uleb128	8
      000AB0 01                    8623 	.db	1
      000AB1 00 00r00r58           8624 	.dw	0,(Sstm8s_clk$CLK_FastHaltWakeUpCmd$27)
      000AB5 0E                    8625 	.db	14
      000AB6 02                    8626 	.uleb128	2
                                   8627 
                                   8628 	.area .debug_frame (NOLOAD)
      000AB7 00 00                 8629 	.dw	0
      000AB9 00 0E                 8630 	.dw	Ldebug_CIE22_end-Ldebug_CIE22_start
      000ABB                       8631 Ldebug_CIE22_start:
      000ABB FF FF                 8632 	.dw	0xffff
      000ABD FF FF                 8633 	.dw	0xffff
      000ABF 01                    8634 	.db	1
      000AC0 00                    8635 	.db	0
      000AC1 01                    8636 	.uleb128	1
      000AC2 7F                    8637 	.sleb128	-1
      000AC3 09                    8638 	.db	9
      000AC4 0C                    8639 	.db	12
      000AC5 08                    8640 	.uleb128	8
      000AC6 02                    8641 	.uleb128	2
      000AC7 89                    8642 	.db	137
      000AC8 01                    8643 	.uleb128	1
      000AC9                       8644 Ldebug_CIE22_end:
      000AC9 00 00 00 13           8645 	.dw	0,19
      000ACD 00 00r0ArB7           8646 	.dw	0,(Ldebug_CIE22_start-4)
      000AD1 00 00r00r00           8647 	.dw	0,(Sstm8s_clk$CLK_DeInit$1)	;initial loc
      000AD5 00 00 00 3A           8648 	.dw	0,Sstm8s_clk$CLK_DeInit$17-Sstm8s_clk$CLK_DeInit$1
      000AD9 01                    8649 	.db	1
      000ADA 00 00r00r00           8650 	.dw	0,(Sstm8s_clk$CLK_DeInit$1)
      000ADE 0E                    8651 	.db	14
      000ADF 02                    8652 	.uleb128	2
