# 5.21

本周完成了所需要的系统调用以及UINTC的驱动，对于内核的改动只剩下将将UINTC作为设备注册到内核中。其中，系统调用中的create_cap将会被弃用，在注册sender时直接将receivers idx和vector作为系统调用的参数直接传递。

目前已经进行了一些相关的尝试：

观察原有的plic是如何注册的：

在plic的驱动程序(```include/drivers/irq/riscv_plic0.h```)中，通过宏```PLIC_PPTR```定义了指向plic的物理内存地址。进一步调查```PLIC_PPTR```的来源，发现它出现在```tools/hardware.yml```中，观察构建用的ninja文件，可知在编译时首先会根据上述yml文件和```kernel.dtb```生成出一个定义了上述宏的头文件。而```kernel.dtb```生成于```spike.dts```。以下是该dts文件的内容：

```
/dts-v1/;

/ {
  #address-cells = <0x00000002>;
  #size-cells = <0x00000002>;
  compatible = "ucbbar,spike-bare-dev";
  model = "ucbbar,spike-bare,qemu";
  chosen {
    bootargs = "";
  };
  cpus {
    #address-cells = <0x00000001>;
    #size-cells = <0x00000000>;
    timebase-frequency = <0x00989680>;
    cpu@0 {
      device_type = "cpu";
      reg = <0x00000000>;
      status = "okay";
      compatible = "riscv";
      riscv,isa = "rv64imafdcsu";
      mmu-type = "riscv,sv48";
      clock-frequency = <0x3b9aca00>;
      interrupt-controller {
        #interrupt-cells = <0x00000001>;
        interrupt-controller;
        compatible = "riscv,cpu-intc";
        linux,phandle = <0x00000001>;
        phandle = <0x00000001>;
      };
    };
  };
  memory@80000000 {
    device_type = "memory";
    reg = <0x00000000 0x80000000 0x00000000 0xfff00000>;
  };
  soc {
    #address-cells = <0x00000002>;
    #size-cells = <0x00000002>;
    compatible = "simple-bus";
    ranges;
  };
  htif {
    compatible = "ucb,htif0";
  };
};
```

可以发现，这是一个设备树的信息。QEMU也会生成UINTC的相关信息：

```
uintc@2f10000 {
    interrupts-extended = <0x08 0x00 0x06 0x00 0x04 0x00 0x02 0x00>;
    reg = <0x00 0x2f10000 0x00 0x4000>;
    interrupt-controller;
    compatible = "riscv,uintc0";
};
```

推测需要将QEMU生成的内容加入dts文件中。

~~吐槽：seL4的文档真的很少，对于内核开发有用的文档基本没有，基本靠读代码和猜来解决，所以花的时间大部分都在了解如何调用一个接口或类似地事情上~~