verilog work "netgen/par/Integradorv2_timesim.v"
verilog work "inter_tst.v"
