<?xml version='1.0' encoding='UTF-8'?>
<BUFGConfig>
    <GeneralConfig>
        <Type>EG_LOGIC_BUFG</Type>
        <Device>EG4X20BG256</Device>
        <create_VHDL>true</create_VHDL>
        <inst>rst_BUFG</inst>
    </GeneralConfig>
    <GeneratedFiles>
        <Verilog Enable="true">rst_BUFG.v</Verilog>
        <VHDL Enable="false">rst_BUFG.vhd</VHDL>
    </GeneratedFiles>
</BUFGConfig>
