{"patent_id": "10-2022-0183580", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0101176", "출원번호": "10-2022-0183580", "발명의 명칭": "대면적 III-V 반도체 층의 전사 방법", "출원인": "한국전자통신연구원", "발명자": "김호성"}}
{"patent_id": "10-2022-0183580", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "하부 기판 상에 III-V 반도체 다이들을 형성하는 단계;상기 III-V 반도체 다이들 및 상기 III-V 반도체 다이들 사이에 노출되는 상기 하부 기판 상에 유전체 패턴들을형성하는 단계;상기 유전체 패턴들 및 상기 III-V 반도체 다이들 상에 하부 III-V 반도체 층을 형성하는 단계;상기 하부 III-V 반도체 층 상에 희생 층을 형성하는 단계;상기 희생 층 상에 상부 III-V 반도체 층을 형성하는 단계;상기 상부 III-V 반도체 층 상에 상부 기판을 접합하는 단계; 및상기 희생 층을 제거하는 단계를 포함하는 대면적 III-V 반도체 층의 전사 방법."}
{"patent_id": "10-2022-0183580", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 III-V 반도체 다이들은 InP 및 GaAs를 포함하는 대면적 하부 기판 위에 III-V 반도체 층의 전사 방법."}
{"patent_id": "10-2022-0183580", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서,상기 유전체 패턴들은 에피텍셜 래터럴 오버성장 방법에 의해 형성된 실리콘 산화물을 포함하는 대면적 III-V반도체 층의 전사 방법."}
{"patent_id": "10-2022-0183580", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서, 상기 유전체 패턴들의 각각은 T자 모양을 갖는 대면적 III-V 반도체 층의 전사 방법."}
{"patent_id": "10-2022-0183580", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서, 상기 III-V 반도체 다이들은 빗 모양을 갖는 대면적 III-V 반도체 층의 전사 방법."}
{"patent_id": "10-2022-0183580", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서, 상기 하부 기판은 실리콘 웨이퍼를 포함하는 대면적 III-V 반도체 층의 전사 방법.공개특허 10-2024-0101176-3-청구항 7 제 1 항에 있어서, 상기 상부 기판은 SOI 기판을 포함하는 대면적 III-V 반도체 층의 전사 방법."}
{"patent_id": "10-2022-0183580", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 1 항에 있어서, 상기 유전체 패턴들은 1마이크로미터 이하의 두께를 갖는 대면적 III-V 반도체 층의 전사 방법."}
{"patent_id": "10-2022-0183580", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 1 항에 있어서, 상기 하부 III-V 반도체 층은 에피텍셜 래터럴 오버성장 방법으로 형성된 InP 또는 GaAs를 포함하는 대면적III-V 반도체 층의 전사 방법."}
{"patent_id": "10-2022-0183580", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 1 항에 있어서, 상기 상부 III-V 반도체 층은 대면적 하부 III-V/Si 기판 위에 InP또는 GaAs를 포함하는 대면적 III-V 반도체층의 전사 방법."}
{"patent_id": "10-2022-0183580", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "하부 기판 상에 III-V/Si 템플릿을 형성하는 단계;상기 III-V/Si 템플릿 상에 희생 층을 형성하는 단계;상기 희생 층 상에 상부 III-V 반도체 층을 형성하는 단계;상기 상부 III-V 반도체 층 상에 상부 기판을 접합하는 단계; 및상기 희생 층을 제거하는 단계를 포함하는 대면적 III-V 반도체 층의 전사 방법."}
{"patent_id": "10-2022-0183580", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11 항에 있어서,상기 III-V/Si 템플릿을 형성하는 단계는:III-V 반도체 다이들을 전사하는 단계; 상기 III-V 반도체 다이들 및 상기 III-V 반도체 다이들 사이에 노출되는 상기 하부 기판 상에 유전체 패턴들을형성하는 단계; 및 상기 유전체 패턴들 및 상기 III-V 반도체 다이들 상에 하부 III-V 반도체 층을 형성하는 단계를 더 포함하는대면적 III-V 반도체 층의 전사 방법."}
{"patent_id": "10-2022-0183580", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 대면적 III-V 반도체 층의 전사 방법을 개시한다. 그의 전사 방법은 대면적 하부 기판 상에 III-V 반 도체 다이들을 전사하는 단계와, 상기 III-V 반도체 다이들 및 상기 하부 기판 상에 유전체 패턴들을 형성하는 단계와, 상기 유전체 패턴들 및 상기 III-V 반도체 다이들 상에 하부 III-V 반도체 층을 형성하는 단계와, 상기 하부 III-V 반도체 층 상에 희생 층을 형성하는 단계와, 상기 희생 층 상에 상부 III-V 반도체 층을 형성하는 단 계와, 상기 상부 III-V 반도체 층 상에 상부 기판을 접합하는 단계와, 상기 희생 층을 제거하는 단계를 포함한다."}
{"patent_id": "10-2022-0183580", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 III-V 반도체 층의 전사 방법에 관한 것으로서, 보다 상세하게는 대면적 III-V 반도체 층의 전사 방 법에 관한 것이다."}
{"patent_id": "10-2022-0183580", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "최근 인공지능, 5G, 전기자동차, 자율주행, 스마트폰 등 새로운 산업이 급부상하면서 에너지 효율 증대, 빅데이 터 전송, 고속 데이터 처리 등에 대한 요구가 높아지면서 실리콘 반도체만으로는 극복할 수 없는 물질 한계에 도달하게 되었다. 이로 인하여 실리콘 물질의 한계를 극복하기 위한 이종반도체와 융합하려는 시도가 빠르게 발 전하고 있다. 특히, 실리콘 반도체로는 구현할 수 없는 광원 부분에 있어서 III-V 화합물 반도체와 이종접합연 구가 빠르게 발전하고 있다. 실리콘 반도체 소자와 화합물 반도체 소자를 집적하는 방법으로 1) 실리콘 기판상 에 III-V 화합물 반도체를 직접 성장하는 직접성장기법 (direct growth epitaxy), 2) 실리콘 기판의 특정 위치 에 화합물 반도체 소자를 접합하는 소자접합 (chip bonding)과 실리콘 기판상에 III-V 화합물 반도체 완충층을 이식 후 소자를 재성장하는 재성장기법 (regrowth epitaxy) 등이 있다"}
{"patent_id": "10-2022-0183580", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 해결 과제는, 결함을 최소화할 수 있는 대면적 III-V 반도체 층의 전사 방법을 제공하는 데 있다."}
{"patent_id": "10-2022-0183580", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명은 대면적 III-V 반도체 층의 전사 방법을 개시한다. 그의 전사 방법은 하부 기판 상에 III-V 반도체 다 이들을 전사하는 단계; 상기 III-V 반도체 다이들 및 상기 III-V 반도체 다이들 사이에 노출되는 상기 하부 기 판 상에 유전체 패턴들을 형성하는 단계; 상기 유전체 패턴들 및 상기 III-V 반도체 다이들 상에 하부 III-V 반 도체 층을 형성하는 단계; 상기 하부 III-V 반도체 층 상에 희생 층을 형성하는 단계; 상기 희생 층 상에 상부 III-V 반도체 층을 형성하는 단계; 상기 상부 III-V 반도체 층 상에 상부 기판을 접합하는 단계; 및 상기 희생 층을 제거하는 단계를 포함한다. 일 예에 따르면, 상기 III-V 반도체 다이들은 InP 및 GaAs를 포함할 수 있다. 일 예에 따르면, 상기 유전체 패턴들은 에피텍셜 래터럴 오버성장을 위해 실리콘 산화물 또는 산화 알루미늄를 포함할 수 있다. 일 예에 따르면, 상기 유전체 패턴들의 각각은 T자 모양을 가질 수 있다. 일 예에 따르면, 상기 III-V 반도체 다이들은 빗 모양을 가질 수 있다. 일 예에 따르면, 상기 하부 기판은 실리콘 웨이퍼를 포함할 수 있다. 일 예에 따르면, 상기 상부 기판은 SOI 기판을 포함할 수 있다. 일 예에 따르면, 상기 유전체 패턴들은 1마이크로미터 이하의 두께를 가질 수 있다. 일 예에 따르면, 상기 하부 III-V 반도체 층은 웨이퍼 본딩방법으로 전사된 InP 및 GaAs를 포함할 수 있다. 일 예에 따르면, 상기 상부 III-V 반도체 층은 에피텍셜 래터럴 오버성장 방법으로 형성된 InP 및 GaAs를 포함 할 수 있다. 본 발명의 일 예에 따른 대면적 III-V 반도체 층의 전사 방법은, 하부 기판 상에 InP/Si 또는 GaAs/Si 템플릿을 형성하는 단계; 상기 III-V/Si 템플릿 상에 희생 층을 형성하는 단계; 상기 희생 층 상에 상부 III-V 반도체 층 을 형성하는 단계; 상기 상부 III-V 반도체 층 상에 상부 기판을 접합하는 단계; 및 상기 희생 층을 제거하는 단계를 포함한다. 일 예에 따르면, 상기 III-V/Si 템플릿을 형성하는 단계는: III-V 반도체를 전사하는 단계; 상기 III-V 반도체 다이들 및 상기 III-V 반도체 다이들 사이에 노출되는 상기 하부 기판 상에 유전체 패턴들을 형성하는 단계; 및 상기 유전체 패턴들 및 상기 III-V 반도체 다이들 상에 하부 III-V 반도체 층을 형성하는 단계를 더 포함할 수 있다."}
{"patent_id": "10-2022-0183580", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "상술한 바와 같이, 본 발명의 실시 예에 따른 대면적 III-V 반도체 층의 전사 방법은 III-V/Si 템플릿을 이용하 여 대면적으로 고품질의 III-V 층을 타겟 기판 위에 전사시킬 수 있다."}
{"patent_id": "10-2022-0183580", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다. 본 발명의 이점 및 특 징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명 확해질 것이다. 그러나 본 발명은 여기서 설명되는 실시 예에 한정되는 것이 아니라 서로 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당 업자에 게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정 의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 포함한다 (comprises) 및/또는 포함하는(comprising)은 언급된 구성요소, 단계, 동작 및/또는 장치는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한, 명세서에서 칩, 패드, 배선, 및 점착 층은 반도체 분야에서 주로 사용되는 의미로 이해될 수 있을 것이다. 바람직한 실시 예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다. 위에서 설명한 내용은 본 발명을 실시하기 위한 구체적인 예들이다. 본 발명에는 위에서 설명한 실시 예들뿐만 아니라, 단순하게 설계 변경하거나 용이하게 변경할 수 있는 실시 예들도 포함될 것이다. 또한, 본 발명에는 위 에서 설명한 실시 예들을 이용하여 앞으로 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 도 1은 본 발명의 개념에 따른 III-V 반도체 층의 전사 방법의 일 예를 보여준다. 도 2 내지 도 8은 본 발명의 III-V 반도체 층의 전사 방법을 보여주는 공정 단면도들이다. 도 1 및 도 2를 참조하면, 하부 기판 상에 III-V 반도체 다이들을 전사한다(S10). 하부 기판은 실 리콘 웨이퍼를 포함할 수 있다. 전사된(transferred) III-V 반도체 다이들은 결함 없는 InP 결정 또는 GaAs 결정의 III-V 반도체 결정들을 포함할 수 있다. III-V 반도체 다이들은 InP 또는 GaAs의 wafer bonding 공 정 및 기판 제거 공정에 의해 형성될 수 있다. 서로 인접한 III-V 반도체 다이들은 약 3μm 이하의 간극 (distance)을 갖고, 하부 기판의 상부면 일부를 노출할 수 있다. 간극은 III-V 반도체 다이들의 전사 마진 또는 본딩 마진일 수 있으며, 본 발명은 이에 한정되지 않는다. 도 1 및 도 3을 참조하면, III-V 반도체 다이들 및 상기 III-V 반도체 다이들 사이에 노출되는 하부 기 판 상에 유전체 패턴들을 형성한다(S20). 유전체 패턴들은 에피텍셜 래터럴 오버 성장(Epitaxial lateral Over Growth: ELOG) 공정을 위한 것으로, 실리콘 산화물(SiO2) 또는 산화 알루미늄(Al2O3)을 포함할 수 있다. 유전체 패턴들은 ELOG 방법을 통해 약 600℃이상의 고온에서 열처리될 수 있다. 유전체 패턴들의 각각은 수직적 관점에서 T자 모양을 가질 수 있다. 유전체 패턴들은 약 1μm 이하의 두께를 가질 수 있다. III-V 반도체 다이들이 결함을 갖지 않기 때문에 약 1μm 두께의 유전체 패턴들 만으로도 고품질의 III-V 반도체를 성장 할 수 있다. 도 1 및 도 4를 참조하면, 전사된 III-V 반도체 및 유전체 패턴들 상에 하부 III-V 반도체 층을 형성한다(S30). 예를 들어, 하부 III-V 반도체 층은 ELOG 방법에 의해 형성된 InP및 GaAs를 포함할 수 있다. 일 예에 따르면, 하부 III-V 반도체 층은 수직적 관점에서 빗(comb) 모양을 가질 수 있다. 하부 기판 , 전사된 III-V 반도체 , 유전체 패턴들, 및 하부 III-V 반도체 층은 후속에서 형성될 상부 III-V 반도체 층을 형성하기 위한 III-V/Si 템플릿(template, 42)으로 사용될 수 있다. 도 1 및 도 5를 참조하면, 하부 III-V 반도체 층 상에 희생 층을 형성한다(S40). 희생 층은 하부 III-V 반도체 층과 식각 선택비를 가질 수 있다. 예를 들어, 희생 층은 Al 화합물 반도체 (AlAs 또는InAlAs)를 포함할 수 있다. AlAs는 GaAs 층과 선택적 식각이 가능하고 InAlAs는 InP 층과 선택적 식각이 가능하 며, 본 발명은 이에 한정되지 않는다. 도 1 및 도 6을 참조하면, 희생 층 상에 상부 III-V 반도체 층을 형성한다(S50). 상부 III-V 반도체 층 은 InP 또는 GaAs 기반의 화합물 반도체를 포함할 수 있다. 도 1 및 도 7을 참조하면, 상부 III-V 반도체 층 상에 상부 기판을 접합한다(S60). 상부 기판은 SOI(Silicon On Insulator) 기판을 포함할 수 있다. 상부 기판의 접합공정은 압착 공정 및 열처리 공정을 포함할 수 있다. 상부 기판은 타겟 기판일 수 있다. 도 1 및 도 8을 참조하면, 희생 층을 제거한다(S70). 희생 층은 완충 용액(HF)을 식각액(etchant)으로 사용하는 습식 식각 방법에 의해 제거될 수 있다. 하부 기판, 전사된 III-V 반도체 , 유전체 패턴들 , 및 하부 III-V 반도체 층의 III-V/Si 템플릿은 상부 III-V 반도체 층으로부터 분리될 수 있 다. 상부 III-V 반도체 층은 상부 기판에 전사될 수 있다. 상부 III-V 반도체 층의 상부면은 노출 될 수 있다. 상부 III-V 반도체 층은 대면적을 가질 수 있다. III-V/Si 템플릿은 희생 층 및 상부 III-V 반도체 층의 형성 시에 재사용될 수 있다. 즉, III-V/Si 템플릿은 상부 희생층을 이용하여 복수개의 III-V 반도체 층들을 반복적으로 생성시킬 수 있다."}
{"patent_id": "10-2022-0183580", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "따라서, 본 발명의 대면적 III-V 반도체 층의 전사 방법은 하부 기판에 전사된 III-V 반도체 패턴 및 유전 체 패턴들 상의 하부 III-V 반도체 층을 포함하는 III-V/Si 템플릿을 이용하여 대면적으로 상부 III-V 반도체 층들 고품질의 III-V 층을 상부 기판 상에 전사시킬 수 있다. 위에서 설명한 내용은 본 발명을 실시하기 위한 구체적인 예들이다. 본 발명에는 위에서 설명한 실시 예들뿐만 아니라, 단순하게 설계 변경하거나 용이하게 변경할 수 있는 실시 예들도 포함될 것이다. 또한, 본 발명에는 위 에서 설명한 실시 예들을 이용하여 앞으로 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다.도면 도면1 도면2 도면3 도면4 도면5 도면6 도면7 도면8"}
{"patent_id": "10-2022-0183580", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 개념에 따른 III-V 반도체 층의 전사 방법을 보여주는 플로우 차트이다. 도 2 내지 도 8은 본 발명의 III-V 반도체 층의 전사 방법을 보여주는 공정 단면도들이다."}
