############################################################
## This file is generated automatically by Vivado HLS.
## Please DO NOT edit it.
## Copyright (C) 1986-2019 Xilinx, Inc. All Rights Reserved.
############################################################
open_project fft_ac
open_solution "solution1"
export_design -flow impl -rtl verilog -format ip_catalog
