#UCiSW 2

### Schemat

Ten Sam co ostanio, akurat tutaj nic sie nie zmieniło!

![alt](http://i.imgur.com/8M0L7Is.png)

### Nowe pomysły

 * Dodanie skrzyneczki zadającej wysokośc sygnału

### Magiczna Skrzyneczka

Docelowo to te maleństwo czeka lekka przebudowa przy okazji spotkania z klaiwaturą na PS2. Zamiast wejść **A**, **B**, **C** będzie trzeba zrobić jedno wejście na jakiś wektor z klawiatury i zrobić Jego tłumaczenie. To co było do tej pory było takim etapem przechodnim bardziej skupionym na wyciągnięciu sterowania częstotliwością z generatora piły na osobną skrzyneczkę. Działa jak złoto, a dwód znajduję się w ostatnim punkcie!

```vhd
process(A,B,C,Clr,tmp)
begin
  if(Clr = '1') then 
    tmp <= 0; --czy aby na pewno tak?
  elsif (A = '1') then
      tmp <= 1;
   elsif (B = '1') then
      tmp <= 2;
   elsif (C = '1') then
      tmp <= 3;
   else
      tmp <= 0;
   end if;
FreqOUT <= conv_std_logic_vector(tmp,4);
end process;
```

### Dzielenie Częstotliwości

Tutaj łatwo można zauważyć dwie zmiany. Po pierwsze Ustawianie częstotliwości to teraz osobny proces. I lepiej to wygląda i lepiej się tym zarządza, a co najważniejsze to działa to lepiej. Po drugie w samym sterowaniu dzieleniem częstotliwości z 50MHz do zadanej dodałem obsługę **StartOUT** gdy na poczatku nie dostajemy żadnego sygnału, oraz wymusiłem spoczynek gdy zadana częstotliwość będzie równa zero.

 ```vhd
SetFreq: process(FreqIN, Freq)
begin
-- Otrzymane obrobione
  if(FreqIN = "0001") then
    Freq <= 164;
  elsif(FreqIN = "0010") then
    Freq <= 264;
  elsif(FreqIN = "0011") then
    Freq <= 464;
  else
    Freq <= 0;
  end if;
end process;


-- Nasze podzielenie 50MHz do 1,5KHz
FreqDiv: process( Clk, Clr, tmpFreqDiv )
begin
  if(Clr = '1' ) or (Freq = 0) then 
    iFreqDiv <= 1;
    tmpFreqDiv <= '0';
      StartOUT <= '0';
  elsif rising_edge(Clk)  then
    if (iFreqDiv = Freq) then
      tmpFreqDiv <= NOT tmpFreqDiv;
      iFreqDiv <= 1;
         if (stCnt mod 2 = 0) then
            StartOUT <= '1';
            stCnt <= stCnt + 1;
         else
            stCnt <= stCnt + 1;
         end if;
      else
         iFreqDiv <= iFreqDiv + 1;
         StartOUT <= '0';
    end if;
  end if;
ClkSawTooth <= tmpFreqDiv;
end process;
 ```

### Pila

Trzy razy i nadal to samo. Można chyba założyć że żadne nowości się tutaj nie pojawią.

```vhd
awToothGen: process( ClkSawTooth, Clr )
begin
  if(Clr = '1') then
        iSawGen <= 0;
    elsif(rising_edge(ClkSawTooth)) then
        if(iSawGen = 63) then
            iSawGen <= 0;
        else
            iSawGen <= iSawGen + 1;
        end if;
    end if;
end process;
```

### UCF

W większości jest to *ADC_DAC.ucf*  z [strony Pana Profesora](http://www.zsk.ict.pwr.wroc.pl/zsk_ftp/fpga/). Dodałem tylko guziczki *A*, *B* i *C*. Jak co to tym razem nic nie dodałem. Po staremu. Troszkę tutaj namieszam następnym razem

```
# soldered 50MHz Clock.
NET "ClkIN" LOC = "C9" | IOSTANDARD = LVTTL;
NET "ClkIN" PERIOD = 20.0ns HIGH 50%;

#
# Push-buttons (Press = Hi)
#
NET "ClrIN" LOC = "K17" | IOSTANDARD = LVTTL | PULLDOWN;
NET "A" LOC = "V4"  | IOSTANDARD = LVTTL | PULLDOWN;
NET "B"  LOC = "H13" | IOSTANDARD = LVTTL | PULLDOWN;
NET "C"  LOC = "D18" | IOSTANDARD = LVTTL | PULLDOWN;


# ==== Common SPI signals ===================
NET "SPI_MISO" LOC = "N10" | IOSTANDARD = LVCMOS33 ;
NET "SPI_MOSI" LOC = "T4" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 6 ;
NET "SPI_SCK" LOC = "U16" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 6 ;

# ==== Digital-to-Analog Converter (DAC) ====
# some connections shared with SPI Flash, DAC, ADC, and AMP
NET "DAC_CLR" LOC = "P8" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 8 ;
NET "DAC_CS" LOC = "N8" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 8 ;

# ==== Other SPI devices ====================
NET "SF_CE0" LOC = "D16" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW ;
NET "SPI_SS_B" LOC = "U3" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 6 ;
NET "FPGA_INIT_B" LOC = "T3" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 4 ;

# ==== Analog-to-Digital Converter (ADC) ====
# some connections shared with SPI Flash, DAC, ADC, and AMP
NET "AD_CONV" LOC = "P11" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 6 ;

# ==== Programmable Gain Amplifier (AMP) ====
NET "AMP_CS" LOC = "N7" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 6 ;
```

### Wideo

[Perełka na koniec](https://youtu.be/sTBALjq0myU)