# 🧩 レイアウト実例とDRCルール適用事例

---

## 📘 概要

本セクションでは、レイアウト設計における**代表的な実例**を通じて、設計ルール（DRC）の適用例を紹介します。  
DRCルールは抽象的に見えますが、**構造と配置を具体化することで理解が深まります**。

---

## 📐 実例①：Inverterレイアウト（手動配置）

| 要素 | 説明 |
|------|------|
| Poly | ゲート構造。NMOS/PMOSの間に配置 |
| Diffusion | P+/N+ 領域を拡張し、ソース/ドレイン形成 |
| Metal1 | 信号・電源配線に使用 |
| Via | 層間接続（Poly〜Metal1、M1〜M2など） |
| GND/VDD | 上層Metalでグリッド化またはリング配置 |

📎 **DRCルールの確認点：**
- PolyとDiffusionの最小間隔・Enclosure
- Contactの被覆（Metal1 overhang）
- N+/P+の分離距離
- Well Tapの間隔と配置有無

---

## 🧪 実例②：Metal Fillあり・なしの比較

| 状況 | 効果 | DRC適合性 |
|------|------|-----------|
| Fillなし | CMP不均一による段差・露出不良 | Density違反の可能性 |
| Fillあり（自動） | 配線密度を局所調整 | CMP均一性向上・DRC合格 |
| Fillあり（除外領域あり） | 高速信号周辺に影響抑制 | クロストーク低減と歩留まり確保の両立 |

---

## 🔍 実例③：Guard Ringの配置効果

- **構造**：PMOS/NMOSの周囲にN+/P+リング＋Via＋Metal1接続
- **目的**：
  - ラッチアップ防止
  - 電源/グランドのノイズ隔離
- **設計上の工夫**：
  - ストライプ状で面積節約
  - アナログブロックとデジタルブロックの境界に配置

---

## 🧠 教材的補足

- 実例を通じて、**DRCルールが“形状・構造・距離”に基づく**ことを実感
- **配線密度・寄生要素・プロセス制約**が交錯するレイアウト現場の複雑さを体験
- Sky130等のPDKで**手動配置＋ルール違反検出→改善**の演習が有効

---

## 🔗 応用編全体の関連章

- [応用編　第2章：高耐圧デバイス](../d_chapter2_high_voltage_devices/)
- [応用編　第6章：PDKとEDA環境](../d_chapter6_pdk_and_eda_environment/)
- [応用編　第7章：自動化と実装検証技術](../d_chapter7_automation_and_verification/)

---

© 2025 Shinichi Samizo / MIT License
