**Interconex√£o, Mem√≥ria e Entrada/Sa√≠da( 08/05 )**

## üî∞ 1. Estrutura B√°sica de um Computador

Para entender a interconex√£o de mem√≥rias e dispositivos, partimos da **estrutura b√°sica** do computador:

- **Unidade de Processamento (CPU)**
- **Mem√≥ria (RAM, ROM, Cache)**
- **Dispositivos de Entrada/Sa√≠da (E/S)**
- **Barramentos**: canal f√≠sico para comunica√ß√£o entre os componentes.

---

## üß† 2. Interconex√£o de Mem√≥rias

### 2.1 Sele√ß√£o de Chips com MSB

Quando se utiliza **mais de um chip de mem√≥ria**, √© preciso definir **qual deles responde** a determinado intervalo de endere√ßos. Isso √© feito com:

- **MSB (Most Significant Bits)** do endere√ßo, que v√£o para um decodificador.
- A sa√≠da do decodificador ativa o sinal **CS (Chip Select)** do chip correspondente.
- **OE (Output Enable)** e **WE (Write Enable)** controlam leitura e escrita.

üìå *Exemplo:* Dois chips de 32 KB podem ser endere√ßados como um bloco cont√≠nuo de 64 KB usando 1 bit extra de sele√ß√£o (2‚Å∂ = 64).

---

### 2.2 Expans√£o da Largura de Palavra

Para formar **palavras maiores** (ex: 16 bits em vez de 8), combina-se chips **em paralelo**:

- Ex: Dois chips de 8 bits ‚Üí um para os 8 bits mais baixos, outro para os mais altos.
- Compartilham os mesmos sinais de controle e endere√ßamento.

---

### 2.3 Expans√£o da Capacidade Total

A **placa-m√£e** suporta **m√∫ltimos slots ou bancos de mem√≥ria** para aumentar a capacidade:

- Ex: 4 slots de DDR4 ‚Üí at√© 64 GB.
- A CPU ou o controlador de mem√≥ria gerencia a leitura de cada m√≥dulo.

---

## üèÅ 3. Representa√ß√£o de Dados em Mem√≥ria

### 3.1 Big Endian vs Little Endian

As arquiteturas diferem na forma como armazenam os **bytes** de uma palavra multibyte:

| Ordem | Exemplo (0x12345678) | Arquit. comum |
| --- | --- | --- |
| Big Endian | `12 34 56 78` | SPARC, PowerPC |
| Little Endian | `78 56 34 12` | Intel x86, ARM (default) |

Esses detalhes importam para **interpreta√ß√£o correta de dados bin√°rios**, comunica√ß√£o e sistemas embarcados.

---

## üîå 4. Entrada e Sa√≠da (E/S)

Os dispositivos E/S n√£o se conectam diretamente √† CPU. Eles usam **barramentos** e mecanismos de controle.

---

### 4.1 Barramentos

Barramentos s√£o caminhos compartilhados entre componentes. Tipos:

- **Dados**: leva dados.
- **Endere√ßo**: especifica a localiza√ß√£o da mem√≥ria ou dispositivo.
- **Controle**: envia sinais de leitura, escrita, interrup√ß√£o, etc.

### 4.1.1 Internos vs Externos

| Tipo | Exemplos | Onde atuam |
| --- | --- | --- |
| Internos | Barramento entre ALU e registradores | Dentro da CPU |
| Externos | PCIe, USB, SATA | CPU ‚Üî perif√©ricos |

---

### 4.2 Estrutura PCI e PCI Express

- **PCI** (antigo): barramento paralelo, largura de banda limitada.
- **PCIe** (moderno): barramento serial ponto a ponto, alta velocidade, lanes escal√°veis.

üìå Exemplo: GPUs modernas usam PCIe x16 para transfer√™ncias massivas de dados.

---

### 4.3 Componentes de Comunica√ß√£o

### a) **Pontes (Bridges)**

Antigamente, a comunica√ß√£o era dividida em:

- **Northbridge**: mem√≥ria e GPU.
- **Southbridge**: E/S, USB, disco.

Hoje, muitas fun√ß√µes dessas pontes est√£o **integradas ao processador ou chipset**.

### b) **Interrup√ß√µes**

Permitem que o dispositivo **chame a aten√ß√£o da CPU** sem polling (espera ativa):

- CPU pausa o que estava fazendo.
- Executa a **rotina de tratamento de interrup√ß√£o (ISR)**.
- Retorna √† tarefa anterior.

### c) **Arbitragem**

Quando m√∫ltiplos dispositivos querem usar o barramento, um mecanismo de **arbitragem** decide a ordem.

- Pode ser por prioridade (hierarquia) ou round-robin (rod√≠zio).

### d) **Estados do barramento**

O barramento pode estar em diferentes estados:

- **Idle** ‚Äì ocioso
- **Read** ‚Äì leitura ativa
- **Write** ‚Äì escrita ativa
- **Acknowledge** ‚Äì reconhecimento

---

## üìà 5. Evolu√ß√£o dos Barramentos

Com o tempo, os barramentos evolu√≠ram em **velocidade**, **efici√™ncia energ√©tica** e **modo de opera√ß√£o**:

| Barramento | Tipo | Velocidade |
| --- | --- | --- |
| ISA | Paralelo | ~8 MB/s |
| PCI | Paralelo | ~133 MB/s |
| PCIe 4.0 | Serial | ~32 GB/s |
| USB 1.1 | Serial | 12 Mbps |
| USB 3.2 | Serial | at√© 20 Gbps |

---
