{"patent_id": "10-2022-0063871", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0164302", "출원번호": "10-2022-0063871", "발명의 명칭": "단기 기억 소자와 장기 기억 소자를 결합한 메모리 셀과 이를 이용한 어레이 및 그 동작방법", "출원인": "서울시립대학교 산학협력단", "발명자": "김 윤"}}
{"patent_id": "10-2022-0063871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "반도체 기판에 pn 접합으로 고립된 제 1 도전형 웰에 채널 영역을 사이에 두고 상기 제 1 도전형과 반대인 제 2도전형으로 형성된 소스와 드레인; 및상기 채널 영역 상에 채널의 길이 방향으로 분리 절연막을 사이에 두고 일렬로 배치된 단기 기억 게이트와 장기기억 게이트로 각각 형성된 단기 저장 수단을 구비한 단기 기억 소자와 장기 저장 수단을 구비한 장기 기억 소자를 포함하고,상기 단기 기억 소자와 상기 장기 기억 소자의 결합으로 하나의 셀을 구성하는 것을 특징으로 하는 메모리 셀."}
{"patent_id": "10-2022-0063871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 장기 기억 게이트는 상기 단기 기억 게이트의 일 측벽에 측벽 게이트로 형성된 것을 특징으로 하는 메모리셀."}
{"patent_id": "10-2022-0063871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항 또는 제 2 항에 있어서,상기 단기 기억 소자와 상기 장기 기억 소자는 charge-trap flash(CTF) 기반 소자이되,상기 장기 기억 소자의 게이트 절연막은 상기 채널 영역으로부터 터널링 산화막/전하 트랩층/블로킹 산화막 구조를 갖고,상기 단기 기억 소자의 게이트 절연막은 상기 채널 영역으로부터 전하 트랩층/블로킹 산화막 구조 또는 상기 장기 기억 소자의 터널링 산화막보다 얇은 터널링 산화막/전하 트랩층/블로킹 산화막 구조를 갖는 것을 특징으로하는 메모리 셀."}
{"patent_id": "10-2022-0063871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 3 항에 있어서,상기 반도체 기판에는 상기 제 1 도전형 웰을 상기 pn 접합으로 고립시키기 위해 상기 제 1 도전형 웰을 둘러싸며 상기 제 2 도전형으로 딥 웰이 더 형성되고,상기 제 1 도전형 웰의 일측에는 상기 제 1 도전형 웰과 전기적으로 연결되기 위한 웰 컨택 영역이 상기 제 1도전형으로 상기 웰보다 고농도로 더 형성되고,상기 딥 웰의 일측에는 상기 딥 웰과 전기적으로 연결되기 위한 딥 웰 컨택 영역이 상기 제 2 도전형으로 상기딥 웰보다 고농도로 더 형성된 것을 특징으로 하는 메모리 셀."}
{"patent_id": "10-2022-0063871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 4 항의 메모리 셀이 여러 개로 행렬 m x n로 배치된 어레이에 있어서,상기 제 1 도전형 웰은 상기 반도체 기판에 행 방향으로 일정 길이를 가지며 열 방향으로 행의 개수(m) 만큼 여공개특허 10-2023-0164302-3-러 개로 상기 딥 웰로 구분되어 형성되고,각 행으로 배치된 n개의 메모리 셀들은 같은 제 1 도전형 웰에 형성되되 드레인과 소스 중 하나를 교대로 공유하도록 상기 행 방향을 따라 형성된 것을 특징으로 하는 메모리 셀 어레이."}
{"patent_id": "10-2022-0063871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 5 항에 있어서,상기 행렬 m x n로 배치된 메모리 셀들을 선택하기 위해 상기 행 방향으로 배치된 복수의 비트 라인들, 소스 라인들, 웰 컨택 라인들 및 상기 열 방향으로 배치된 복수의 워드 라인들로 어레이 라인들을 포함하여 구성되되,상기 비트 라인들은 각각 상기 각 행으로 배치된 n개의 메모리 셀들의 각 드레인과 연결되고,상기 소스 라인들은 각각 상기 각 행으로 배치된 n개의 메모리 셀들의 각 소스와 연결되고,상기 웰 컨택 라인들은 각각 상기 각 행으로 배치된 n개의 메모리 셀들의 제 1 도전형 웰의 웰 컨택 영역과 연결되고,상기 워드 라인들은 상기 열 방향으로 각 열로 배치된 m개의 메모리 셀들의 각 단기 기억 게이트와 연결된 단기기억 워드 라인들과 각 장기 기억 게이트와 연결된 장기 기억 워드 라인들로 구성된 것을 특징으로 하는 메모리셀 어레이."}
{"patent_id": "10-2022-0063871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 6 항의 메모리 셀 어레이로 메모리 동작을 하는 방법에 있어서,상기 단기 기억 워드 라인들 중 쓰기로 선택된 셀이 연결된 라인에는 VSTM_PGM, 상기 소스 라인들 중 상기 쓰기로선택된 셀이 연결되지 않은 라인들에는 VSL_PASS를 각각 인가하고, 상기 어레이 라인들 중 나머지 라인들은 접지(GND)로 하여 상기 쓰기로 선택된 셀의 단기 기억 소자를 프로그램하고,상기 단기 기억 워드 라인들 중 읽기로 선택된 셀이 연결된 라인에는 VSTM_READ, 상기 장기 기억 워드 라인들 중상기 읽기로 선택된 셀이 연결된 라인에는 VLTM_PASS, 상기 비트 라인들 중 상기 읽기로 선택된 셀이 연결된 라인에는 VBL_READ를 각각 인가하고, 상기 어레이 라인들 중 나머지 라인들은 접지(GND)로 하여 상기 읽기로 선택된 셀의 단기 기억 소자를 읽기하고,상기 단기 기억 워드 라인들 중 상기 쓰기로 선택된 셀이 연결된 라인에는 VSTM_PASS, 상기 장기 기억 워드 라인들중 상기 쓰기로 선택된 셀이 연결된 라인에는 VLTM_PGM, 상기 비트 라인들 중 상기 쓰기로 선택된 셀이 연결된 라인에는 VBL_PGM을 각각 인가하고, 상기 어레이 라인들 중 나머지 라인들은 접지(GND)로 하여 상기 쓰기로 선택된셀의 장기 기억 소자를 프로그램하고,상기 단기 기억 워드 라인들 중 상기 읽기로 선택된 셀이 연결된 라인에는 VSTM_RASS, 상기 장기 기억 워드 라인들중 상기 읽기로 선택된 셀이 연결된 라인에는 VLTM_READ, 상기 비트 라인들 중 상기 읽기로 선택된 셀이 연결된 라인에는 VBL_READ를 각각 인가하고, 상기 어레이 라인들 중 나머지 라인들은 접지(GND)로 하여 상기 읽기로 선택된셀의 장기 기억 소자를 읽기하는 것을 특징으로 하는 동작방법."}
{"patent_id": "10-2022-0063871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 6 항의 메모리 셀 어레이로 시냅스 동작을 하는 방법에 있어서,상기 단기 기억 워드 라인들 중 시냅스 소자로 선택된 셀이 연결된 라인에는 VSTM_READ, 상기 장기 기억 워드 라인들 중 상기 시냅스 소자로 선택된 셀이 연결된 라인에는 VLTM_PGM, 상기 비트 라인들 중 상기 시냅스 소자로 선택공개특허 10-2023-0164302-4-된 셀이 연결된 라인에는 VBL_PGM을 각각 인가하고, 상기 어레이 라인들 중 나머지 라인들은 접지(GND)로 하여 상기 시냅스 소자로 선택된 셀의 단기 기억 소자에 저장된 데이터를 장기 기억 소자로 이동하는 것을 특징으로 하는 동작방법."}
{"patent_id": "10-2022-0063871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 6 항의 메모리 셀 어레이에 있어서, 상기 비트 라인들은 이웃한 2개를 한 쌍으로 하여 각 뉴런 회로를 거쳐 비트 라인 디코더에 연결되고,상기 한 쌍 중 하나의 비트 라인에 연결된 셀들은 양의 synaptic weight를 구현하고, 다른 하나의 비트 라인에연결된 셀들은 음의 synaptic weight를 구현하도록 구비된 것을 특징으로 하는 뉴로모픽 시스템 구현 어레이."}
{"patent_id": "10-2022-0063871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 5 항의 메모리 어레이를 제조하는 방법에 있어서,각 행마다 제 1 도전형의 반도체 기판에 상기 제 1 도전형과 반대인 제 2 도전형으로 딥 웰을 형성하여, pn 접합으로 삼중 웰을 형성하는 제 1 단계;상기 반도체 기판 상에 단기 기억 소자의 게이트 절연막 형성을 위한 전하 트랩층과 블로킹 산화막을 순차 적층하는 제 2 단계;상기 단기 기억 소자의 블로킹 산화막 상에 게이트 물질을 증착하고 식각하여 단기 기억 소자 형성 영역들에 전하 트랩층/블로킹 산화막을 게이트 절연막으로 하는 단기 기억 게이트들을 형성하는 제 3 단계;상기 단기 기억 게이트들을 포함한 상기 반도체 기판 상에 장기 기억 소자의 게이트 절연막 형성을 위한 터널링산화막, 전하 트랩층과 블로킹 산화막을 순차 적층하는 제 4 단계;상기 장기 기억 소자의 블로킹 산화막 상에 게이트 물질을 증착하고 식각하여 터널링 산화막/전하 트랩층/블로킹 산화막으로 둘러싼 상기 단기 기억 게이트들의 측벽에 측벽 스페이서들을 형성하는 제 5 단계;상기 측벽 스페이서들을 포함한 상기 반도체 기판 상에 감광막을 도포하고 식각하여 상기 측벽 스페이서들 중마주보는 것들을 각 행을 따라 가며 교대로 남기고 제거하여 장기 기억 게이트들을 형성하는 제 6 단계;제 1 감광막 마스크 형성 후 이온주입 공정으로 상기 삼중 웰 중 최상의 제 1 도전형의 웰에 각 셀의 소스, 드레인을, 상기 딥 웰의 각 일측에 딥 웰 컨택 영역을 각각 상기 제 2 도전형으로 상기 딥 웰보다 고농도로 형성하는 제 7 단계;제 2 감광막 마스크 형성 후 다시 이온주입 공정으로 상기 제 1 도전형 웰의 일측에 웰 컨택 영역을 상기 제 1도전형으로 상기 웰보다 고농도로 형성하는 제 8 단계;상기 제 2 감광막 마스크 제거로 드러난 상기 터널링 산화막/전하 트랩층/블로킹 산화막을 제거하여 셀들 간에장기 기억 소자의 게이트 절연막을 분리하는 제 9 단계; 및층간 절연막을 증착한 후 상기 메모리 어레이의 설계에 맞게 컨택 플러그들을 통해 금속 라인들을 연결하는Back end of line 공정을 진행하는 제 10 단계를 포함하는 것을 특징으로 하는 메모리 어레이의 제조방법."}
{"patent_id": "10-2022-0063871", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 단기 기억 소자와 장기 기억 소자를 결합한 메모리 셀과 이를 이용한 어레이 및 그 동작방법과 제조방 법에 관한 것으로, 소스와 드레인 사이 채널 영역에 채널의 길이 방향으로 일렬로 형성된 단기 기억 소자와 장기 저장 소자를 결합하여 하나의 메모리 셀로 함으로써, 각자의 장점을 살려 시냅스 소자로도 활용할 수 있고, 메모 리 셀 어레이 및 뉴로모픽 시스템 구현 어레이로 가능하며, 어레이 제조방법도 통상의 CMOS 공정을 그대로 이용 할 수 있는 효과가 있다."}
{"patent_id": "10-2022-0063871", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 통상적인 메모리 시스템에서 storage-class memory로 활용될 뿐만 아니라 시냅스 소자로 인공지능 반 도체 기술에서 training 및 inference 동작으로 활용될 수 있는 단기 기억 소자와 장기 기억 소자를 결합한 메 모리 셀과 이를 이용한 어레이 및 그 동작방법과 제조방법에 관한 것이다."}
{"patent_id": "10-2022-0063871", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "최근, 폰노이만 아키텍처를 기반으로 하는 기존 컴퓨팅 시스템의 한계를 극복하기 위하여, 생물 신경계의 뉴런 과 시냅스를 모방하는 뉴로모픽 시스템이 연구되고 있다. 뉴런과 시냅스의 병렬적인 구성 및 동작을 주요 특징 으로 하는 뉴로모픽 시스템은 전력 소모를 획기적으로 낮출 수 있으며, 특히 4차 산업혁명의 핵심기술로 꼽히는 인공지능 구현을 위한 차세대 시스템으로 주목받고 있다. 인공신경망을 구현하는 뉴로모픽 시스템의 동작은 크게 학습(training) 동작과 추론(inference) 동작으로 나눌 수 있다. 학습은 원하는 출력 값을 얻기 위하여 시냅스 소자의 synaptic weight를 조절하는 과정이며, 시냅스 소자의 program 동작을 통하여 이루어진다. 통상적인 딥러닝 학습은 빅데이터 수준의 많은 학습 데이터를 바탕 으로 이루어지므로, 하나의 시냅스 소자에서 대략 십만번 이상의 program 동작이 발생한다. 추론은 입력을 넣어 서 출력을 확인하는 과정이며, 시냅스 소자의 read 동작을 통하여 이루어진다. 시냅스 소자는 다양한 메모리 소자들로 구현 가능하다. SRAM과 DRAM과 같은 휘발성 메모리로도 구현 가능하며, RRAM, PRAM, MRAM, CTF(charge-trap flash)와 같은 비휘발성 메모리로도 구현 가능하다. 하지만, 휘발성 메모 리와 비휘발성 메모리는 시냅스 소자로 활용됨에 있어 각각 한계를 가지고 있다. 휘발성 메모리의 경우는 endurance 동작이 매우 우수(약 1016)하기 때문에 학습 동작에 유리하다. 대신, 학습이 완료된 synaptic weight 정보를 영구히 저장할 수 없다는 단점을 가지며, 이를 장기 저장하기 위해서는 별도의 하드웨어 칩으로 구성된 플래시 메모리로의 data transfer를 필요로 하게 된다. 이때, data transfer에 소모되는 에너지와 delay는 data의 크기에 비례하여 증가하게 된다. 비휘발성 메모리의 경우에는 학습된 데이터를 장기 저장할 수 있다는 장점을 가지지만, endurance 동작에 한계가 있으므로 많은 데이터를 학습하는 데에 있어 불리하다. 시냅스 소자와 관련하여 한국 등록특허 제10-1425857호가 있다. 여기에서는 플로팅 바디를 단기기억 장소로 하 여, 충격이온화로 생성된 과잉 전자(excess electron)나 과잉 홀(excess hole)을 저장하였다가 재결합으로 소멸 되기 전에 추가로 유입되는 과잉 홀이나 과잉 전자로 플로팅 바디의 전도대나 가전자대에 변화를 주어 이웃한 장기기억 수단으로 전자 또는 홀이 저장 또는 억제되도록 하는 기술이 개시되어 있다. 시냅스 소자와 관련된 일 반적인 배경 기술은 위 특허를 참조할 수 있다."}
{"patent_id": "10-2022-0063871", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 각자의 장점을 살려 시냅스 소자로도 활용될 수 있도록 두 개의 단기 기억 소자와 장기 기억 소자를 결합한 메모리 셀과 이를 이용한 어레이 및 그 동작방법과 제조방법을 제공하고자 한다."}
{"patent_id": "10-2022-0063871", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기 목적을 달성하기 위하여, 본 발명에 의한 메모리 셀은 반도체 기판에 pn 접합으로 고립된 제 1 도전형 웰 에 채널 영역을 사이에 두고 상기 제 1 도전형과 반대인 제 2 도전형으로 형성된 소스와 드레인; 및 상기 채널 영역 상에 채널의 길이 방향으로 분리 절연막을 사이에 두고 일렬로 배치된 단기 기억 게이트와 장기 기억 게이 트로 각각 형성된 단기 저장 수단을 구비한 단기 기억 소자와 장기 저장 수단을 구비한 장기 기억 소자를 포함 하고, 상기 단기 기억 소자와 상기 장기 기억 소자의 결합으로 하나의 셀을 구성하는 것을 특징으로 한다. 상기 장기 기억 게이트는 상기 단기 기억 게이트의 일 측벽에 측벽 게이트로 형성될 수 있다. 상기 단기 기억 소자와 상기 장기 기억 소자는 charge-trap flash(CTF) 기반 소자이되, 상기 장기 기억 소자의 게이트 절연막은 상기 채널 영역으로부터 터널링 산화막/전하 트랩층/블로킹 산화막 구조를 갖고, 상기 단기 기 억 소자의 게이트 절연막은 상기 채널 영역으로부터 전하 트랩층/블로킹 산화막 구조 또는 상기 장기 기억 소자 의 터널링 산화막보다 얇은 터널링 산화막/전하 트랩층/블로킹 산화막 구조를 가질 수 있다. 상기 반도체 기판에는 상기 제 1 도전형 웰을 상기 pn 접합으로 고립시키기 위해 상기 제 1 도전형 웰을 둘러싸 며 상기 제 2 도전형으로 딥 웰이 더 형성되고, 상기 제 1 도전형 웰의 일측에는 상기 제 1 도전형 웰과 전기적 으로 연결되기 위한 웰 컨택 영역이 상기 제 1 도전형으로 상기 웰보다 고농도로 더 형성되고, 상기 딥 웰의 일 측에는 상기 딥 웰과 전기적으로 연결되기 위한 딥 웰 컨택 영역이 상기 제 2 도전형으로 상기 딥 웰보다 고농 도로 더 형성될 수 있다. 본 발명에 의한 메모리 셀 어레이는 상술한 메모리 셀이 여러 개로 행렬 m x n로 배치되되, 상기 제 1 도전형 웰은 상기 반도체 기판에 행 방향으로 일정 길이를 가지며 열 방향으로 행의 개수(m) 만큼 여러 개로 상기 딥웰로 구분되어 형성되고, 각 행으로 배치된 n개의 메모리 셀들은 같은 제 1 도전형 웰에 형성되되 드레인과 소 스 중 하나를 교대로 공유하도록 상기 행 방향을 따라 형성된 것을 특징으로 한다. 상술한 메모리 셀 어레이의 일 실시예로, 상기 행렬 m x n로 배치된 메모리 셀들을 선택하기 위해 상기 행 방향 으로 배치된 복수의 비트 라인들, 소스 라인들 및, 컨택 라인들 및 상기 열 방향으로 배치된 복수의 워드 라인 들로 어레이 라인들을 포함하여 구성되되, 상기 비트 라인들은 각각 상기 각 행으로 배치된 n개의 메모리 셀들 의 각 드레인과 연결되고, 상기 소스 라인들은 각각 상기 각 행으로 배치된 n개의 메모리 셀들의 각 소스와 연 결되고, 상기 웰 컨택 라인들은 각각 상기 각 행으로 배치된 n개의 메모리 셀들의 제 1 도전형 웰의 웰 컨택 영 역과 연결되고, 상기 워드 라인들은 상기 열 방향으로 각 열로 배치된 m개의 메모리 셀들의 각 단기 기억 게이 트와 연결된 단기 기억 워드 라인들과 각 장기 기억 게이트와 연결된 장기 기억 워드 라인들로 구성될 수 있다. 본 발명에 의한 메모리 셀 어레이의 동작방법은, 상술한 메모리 셀 어레이의 일 실시예로 메모리 동작을 하는 방법에 있어서, 상기 단기 기억 워드 라인들 중 쓰기로 선택된 셀이 연결된 라인에는 VSTM_PGM, 상기 소스 라인들 중 상기 쓰기로 선택된 셀이 연결되지 않은 라인들에는 VSL_PASS를 각각 인가하고, 상기 어레이 라인들 중 나머지 라인들은 접지(GND)로 하여 상기 쓰기로 선택된 셀의 단기 기억 소자를 프로그램하고, 상기 단기 기억 워드 라 인들 중 읽기로 선택된 셀이 연결된 라인에는 VSTM_READ, 상기 장기 기억 워드 라인들 중 상기 읽기로 선택된 셀이 연결된 라인에는 VLTM_PASS, 상기 비트 라인들 중 상기 읽기로 선택된 셀이 연결된 라인에는 VBL_READ를 각각 인가하 고, 상기 어레이 라인들 중 나머지 라인들은 접지(GND)로 하여 상기 읽기로 선택된 셀의 단기 기억 소자를 읽기 하고, 상기 단기 기억 워드 라인들 중 상기 쓰기로 선택된 셀이 연결된 라인에는 VSTM_PASS, 상기 장기 기억 워드 라인들 중 상기 쓰기로 선택된 셀이 연결된 라인에는 VLTM_PGM, 상기 비트 라인들 중 상기 쓰기로 선택된 셀이 연 결된 라인에는 VBL_PGM을 각각 인가하고, 상기 어레이 라인들 중 나머지 라인들은 접지(GND)로 하여 상기 쓰기로 선택된 셀의 장기 기억 소자를 프로그램하고, 상기 단기 기억 워드 라인들 중 상기 읽기로 선택된 셀이 연결된 라인에는 VSTM_RASS, 상기 장기 기억 워드 라인들 중 상기 읽기로 선택된 셀이 연결된 라인에는 VLTM_READ, 상기 비트 라인들 중 상기 읽기로 선택된 셀이 연결된 라인에는 VBL_READ를 각각 인가하고, 상기 어레이 라인들 중 나머지 라 인들은 접지(GND)로 하여 상기 읽기로 선택된 셀의 장기 기억 소자를 읽기하는 것을 특징으로 한다. 본 발명에 의한 메모리 셀 어레이의 동작방법은, 상술한 메모리 셀 어레이의 일 실시예로 시냅스 동작을 하는 방법에 있어서, 상기 단기 기억 워드 라인들 중 시냅스 소자로 선택된 셀이 연결된 라인에는 VSTM_READ, 상기 장기 기억 워드 라인들 중 상기 시냅스 소자로 선택된 셀이 연결된 라인에는 VLTM_PGM, 상기 비트 라인들 중 상기 시냅 스 소자로 선택된 셀이 연결된 라인에는 VBL_PGM을 각각 인가하고, 상기 어레이 라인들 중 나머지 라인들은 접지 (GND)로 하여 상기 시냅스 소자로 선택된 셀의 단기 기억 소자에 저장된 데이터를 장기 기억 소자로 이동하는 것을 특징으로 한다. 본 발명에 의한 뉴로모픽 시스템 구현 어레이는 상술한 메모리 셀 어레이의 일 실시예에 있어서, 상기 비트 라 인들은 이웃한 2개를 한 쌍으로 하여 각 뉴런 회로를 거쳐 비트 라인 디코더에 연결되고, 상기 한 쌍 중 하나의 비트 라인에 연결된 셀들은 양의 synaptic weight를 구현하고, 다른 하나의 비트 라인에 연결된 셀들은 음의 synaptic weight를 구현하도록 구비된 것을 특징으로 한다. 본 발명에 의한 메모리 어레이의 제조방법은 상술한 메모리 어레이의 일 실시예를 제조하는 방법에 있어서, 각 행마다 제 1 도전형의 반도체 기판에 상기 제 1 도전형과 반대인 제 2 도전형으로 딥 웰을 형성하여, pn 접합으 로 삼중 웰을 형성하는 제 1 단계; 상기 반도체 기판 상에 단기 기억 소자의 게이트 절연막 형성을 위한 전하 트랩층과 블로킹 산화막을 순차 적층하는 제 2 단계; 상기 단기 기억 소자의 블로킹 산화막 상에 게이트 물질을 증착하고 식각하여 단기 기억 소자 형성 영역들에 전하 트랩층/블로킹 산화막을 게이트 절연막으로 하는 단기 기억 게이트들을 형성하는 제 3 단계; 상기 단기 기억 게이트들을 포함한 상기 반도체 기판 상에 장기 기억 소 자의 게이트 절연막 형성을 위한 터널링 산화막, 전하 트랩층과 블로킹 산화막을 순차 적층하는 제 4 단계; 상 기 장기 기억 소자의 블로킹 산화막 상에 게이트 물질을 증착하고 식각하여 터널링 산화막/전하 트랩층/블로킹 산화막으로 둘러싼 상기 단기 기억 게이트들의 측벽에 측벽 스페이서들을 형성하는 제 5 단계; 상기 측벽 스페 이서들을 포함한 상기 반도체 기판 상에 감광막을 도포하고 식각하여 상기 측벽 스페이서들 중 마주보는 것들을 각 행을 따라 가며 교대로 남기고 제거하여 장기 기억 게이트들을 형성하는 제 6 단계; 제 1 감광막 마스크 형 성 후 이온주입 공정으로 상기 삼중 웰 중 최상의 제 1 도전형의 웰에 각 셀의 소스, 드레인을, 상기 딥 웰의각 일측에 딥 웰 컨택 영역을 각각 상기 제 2 도전형으로 상기 딥 웰보다 고농도로 형성하는 제 7 단계; 제 2 감광막 마스크 형성 후 다시 이온주입 공정으로 상기 제 1 도전형 웰의 일측에 웰 컨택 영역을 상기 제 1 도전 형으로 상기 웰보다 고농도로 형성하는 제 8 단계; 상기 제 2 감광막 마스크 제거로 드러난 상기 터널링 산화막 /전하 트랩층/블로킹 산화막을 제거하여 셀들 간에 장기 기억 소자의 게이트 절연막을 분리하는 제 9 단계; 및 층간 절연막을 증착한 후 상기 메모리 어레이의 설계에 맞게 컨택 플러그들을 통해 금속 라인들을 연결하는 Back end of line 공정을 진행하는 제 10 단계를 포함하는 것을 특징으로 한다."}
{"patent_id": "10-2022-0063871", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명은 소스와 드레인 사이 채널 영역에 채널의 길이 방향으로 일렬로 형성된 단기 기억 소자와 장기 저장 소자를 결합하여 하나의 메모리 셀로 함으로써, 각자의 장점을 살려 시냅스 소자로도 활용할 수 있고, 메모리 셀 어레이 및 뉴로모픽 시스템 구현 어레이로 가능하며, 어레이 제조방법도 통상의 CMOS 공정을 그대로 이용할 수 있는 효과가 있다."}
{"patent_id": "10-2022-0063871", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면을 참조하며, 본 발명의 바람직한 실시예에 대하여 설명한다. 본 발명의 일 실시예에 따른 메모리 셀은, 도 1에 예시된 바와 같이, 반도체 기판에 소스와 드레인(3 4)을 공유하며 채널의 길이 방향으로 분리 절연막을 사이에 두고 일렬로 형성된 단기 기억 소자(211, STM) 와 장기 기억 소자(212, LTM)를 결합하여 하나의 단위 셀로 구성된다. 여기서, 상기 단기 기억 소자는 휘발성 메모리 소자(예컨대, SRAM과 DRAM)로, 상기 장기 기억 소자는 비휘발성 메모리 소자(예컨대, RRAM, PRAM, MRAM, CTF)로 형성하여, 각자의 장점을 살려 본 발명의 메모리 셀 이 시냅스 소자로도 활용될 수 있도록 함이 바람직하다. 실시예에 따라, 단기 기억 소자도 장기 기억 소자와 함께, 도 1과 같이, CTF 기반의 소자로 하되, 단 기 기억 소자의 게이트 절연막은 채널 영역으로부터 전하 트랩층/블로킹 산화막 구조를 가지거 나, 장기 기억 소자의 게이트 절연막의 터널링 산화막보다 얇은 터널링 산화막(미도시)을 채널 영역 과 전하 트랩층 사이에 더 구비될 수 있다. 이렇게 함으로써, 단기 기억 소자와 장기 기억 소자 모두 전하 트랩층(예컨대, Nitride layer)을 전하 저장 수단으로 이용하되, 전자는 터널링 산화막(tunneling oxide layer)이 없거나 후자에 비해 얇기 때문에 동작 전압이 상대적으로 작고, 이로 인하여 endurance 특성이 우수하게 된다. 하지만, trap된 charge가 쉽게 채널쪽으로 빠져나올 수 있기 때문에 retention 특성이 좋지 않다. 반면, 후자는 터널링 산화막/전하 트랩층/블로킹 산화막의 O/N/O 게 이트 절연막 구조를 가져 비휘발성 메모리의 특성을 가질 수 있게 된다. 이 경우, 장기 기억 소자의 프로그램 원리는 hot carrier injection(HCI)에 의한 charge trap이며, 단기 기억 소자에 비하여 두꺼운 터널링 산화막가 존재하기 때문에 retention 특성이 우수하다. 이와 같은 특성을 바탕으로 반복되는 weight update를 통한 학습 진행은 endurance 특성이 우수한 단기 기억 소자를 이용하여 수행하고, 학습이 완료된 weight data를 높은 retention 특성을 가지는 장기 기억 소자로 데이터 이동(data transfer) 하여 data를 장기 보관함으로써, 시냅스 소자로 활용 가능하게 된다. 물론, 단기 기억 소자와 장기 기억 소자는 각각 개별적인 메모리 동작도 가능하다. 첨부된 도면에는 셀을 구성하는 단기 기억 소자와 장기 기억 소자가 모두 CTF 기반의 소자로 도 시되어 있으나, 이에 한정되는 것은 아니다. 상기 셀의 소스와 드레인은 pn 접합으로 고립된 제 1 도전형 웰에 채널 영역을 사이에 두 고 상기 제 1 도전형과 반대인 제 2 도전형으로 형성된다. 도 1에서는 제 1 도전형을 P형, 제 2 도전형을 N형으 로 하여, 단기 기억 소자와 장기 기억 소자가 P형 웰에 N형(N+) 소스와 드레인으로 N채 널 MOSFET(NMOS) 형태로 형성된 것으로 도시되어 있으나, 제 1, 2 도전형을 바꾸어, N형 웰에 P채널 MOSFET(PNMOS) 형태로도 형성될 수 있다. 도 1을 참조하면, 반도체 기판에는 상기 제 1 도전형 웰을 pn 접합으로 고립시키기 위해, 제 1 도전형 웰을 둘러싸며 제 2 도전형으로 딥 웰(20; 예컨대, Deep N- well)이 더 형성될 수 있다. 이때, 상기 제 1 도전형 웰의 일측에는 제 1 도전형 웰과 전기적으로 연결되기 위한 웰 컨택 영역이 제 1 도전형으로 상 기 웰보다 고농도(예컨대, P+)로 더 형성된다. 상기 딥 웰의 일측에는 딥 웰과 전기적으로 연결되기 위 한 딥 웰 컨택 영역이 제 2 도전형으로 상기 딥 웰보다 고농도(예컨대, N+)로 더 형성된다 상기 셀을 이루는 단기 기억 소자와 장기 기억 소자는, 도 1과 같이, 소스와 드레인 사 이의 채널 영역 상에 채널의 길이 방향으로 분리 절연막을 사이에 두고 일렬로 배치된 단기 기억 게이 트와 장기 기억 게이트로 각각 형성될 수 있다. 특히, 상기 장기 기억 게이트는, 도 1과 같이, 단기 기억 게이트의 일 측벽에 측벽 게이트로 형성되어 단기 기억 소자와 장기 기억 소자 사이에 별도의 연결 노드(예컨대, P형 웰에 별도 형성한 N+ 도핑층) 없이 채널 영역을 공유하게 함이 바람직하다. 이때, 상기 분리 절연막은 별도 절연막으로 형성될 수 있으나, 도 1과 같이, 장기 기억 소자의 게이트 절연 막과 같은 터널링 산화막/전하 트랩층/블로킹 산화막 구조로 형성함이, 뒤에서 살펴보는 것처럼 제조 공정 이 단순해지는 장점도 있게 된다. 단기 기억 소자와 장기 기억 소자가 모두 CTF 기반의 소자로 형성될 경우, 단기 기억 소자의 단 기 저장 수단과 장기 기억 소자의 장기 저장 수단으로, 각각 전자는 단기 기억 소자의 게이트 절연막 을 채널 영역으로부터 전하 트랩층/블로킹 산화막 구조 또는 장기 기억 소자의 터널링 산화막 보다 얇은 터널링 산화막(미도시)이 있는 터널링 산화막/전하 트랩층/블로킹 산화막 구조로 형성하고, 후자 는 장기 기억 소자의 게이트 절연막을 채널 영역으로부터 터널링 산화막/전하 트랩층/블로킹 산화막의 구조로 형성하여 실시될 수 있다. 도 2는 도 1의 메모리 셀이 두개의 워드라인들(SWL, LWL)이 연결된 모습을 보인 회로도이고, 도 3은 도 1 의 메모리 셀을 포함한 메모리 셀 4개(210, 220, 230, 240)로 행렬 2 x 2로 배치된 모습을 보인 어레이 회로도 이다. 도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 메모리 셀 어레이는 상술한 메모리 셀 여러 개로 임의 행렬 m x n로 배치된 어레이로 구현할 수 있음을 알 수 있다(여기서, m과 n은 각각 1 또는 2보다 큰 자연 수). 여기서, 도 1 및 도 27을 함께 참조하면, 상술한 제 1 도전형 웰은 반도체 기판에 행 방향으로 일 정 길이를 가지며 열 방향으로 행의 개수(m) 만큼 여러 개로 딥 웰로 구분되어(즉, 전기적으로 고립되어) 형성될 수 있다. 이때, 각 행으로 배치된 n개의 메모리 셀들(예컨대, 210, 220)은 같은 제 1 도전형 웰에 형성되되 드레인과 소스 중 하나를 교대로 공유하도록 상기 행 방향을 따라 형성된 것이 바람직하다. 본 발명의 일 실시예에 따른 메모리 셀 어레이는, 도 3을 참조하면, 상기 행렬 m x n로 배치된 메모리 셀 들(210, 220, 230, 240)을 선택하기 위해 상기 행 방향으로 배치된 복수의 비트 라인들(BL1, BL2), 소스 라인들(SL1, SL2), 웰 컨택 라인들(iPL1, iPL2) 및 상기 열 방향으로 배치된 복수의 워드 라인들(SWL1, LWL1; LWL2, SWL2)을 포함하여 구성될 수 있다. 여기서, 상기 비트 라인들(BL1, BL2)은 각각 상기 각 행으로 배치된 n개의 메모리 셀들(210와 220; 230과 240)의 각 드레인과 연결된다. 상기 소스 라인들(SL1, SL2)은 각각 상기 각 행으로 배치된 n개의 메모리 셀들(210와 220; 230과 240)의 각 소스와 연결된다. 상기 웰 컨택 라인들 (iPL1, iPL2)은 각각 상기 각 행으로 배치된 n개의 메모리 셀들(210와 220; 230과 240)의 제 1 도전형 웰의 웰 컨택 영역과 연결된다. 상기 워드 라인들(SWL1, LWL1; LWL2, SWL2)은 상기 열 방향으로 각 열로 배치된 m개 의 메모리 셀들(210와 230; 220과 240)의 각 단기 기억 게이트와 연결된 단기 기억 워드 라인들(SWL1, SWL2)과 각 장기 기억 게이트와 연결된 장기 기억 워드 라인들(LWL1, LWL2)로 구성된다. 다음은, 도 4 내지 도 10을 참조하며, 상술한 메모리 셀 어레이로 메모리 동작을 하는 방법에 대하여 설명한다. 이는 각 선택된 셀의 단기 기억 소자와 장기 기억 소자를 프로그램/읽기/지우기 하는 방식으로 동작할 수 있으 므로, 아래에서는 각 동작 모드(mode)로 나누어 설명한다. 1. 단기 기억 소자의 프로그램 동작 이는 표 1과 같은 단기 기억 소자의 프로그램 동작 스킴(operation scheme)으로, 도 4와 같이 어레이의 각 라인 에 전압을 인가할 수 있다. 표 1"}
{"patent_id": "10-2022-0063871", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "상술한 메모리 셀 어레이에서, 상기 단기 기억 워드 라인들(SWL1, SWL2) 중 쓰기로 선택된 셀이 연결된 라 인(SWL1)에는 VSTM_PGM, 상기 소스 라인들(SL1, SL2) 중 상기 쓰기로 선택된 셀이 연결되지 않은 라인들 (SL2)에는 VSL_PASS를 각각 인가하고, 상기 어레이 라인들 중 나머지 라인들은 접지(GND)로 하여 상기 쓰기로 선 택된 셀의 단기 기억 소자를 프로그램(쓰기)로 동작시킬 수 있다. 구체적으로, 쓰기로 선택된 셀이 연결된 단기 기억 워드 라인(SWL1)에 STM program voltage(VSTM_PGM, ~ 6 V)를 인가할 경우, 선택된 셀의 단기 기억 소자의 채널 voltage와 gate에 인가하는 voltage 차이로 인해 tunneling이 발생하여 전하 트랩층에 charge가 trap 되는 원리로 program 된다. 이때, 선택되지 않은 셀의 단기 기억 소자이 연결된 소스 라인(SL2)에는 PASS 전압(VSL_PASS, 3 ~ 4 V)이 인가됨으로써, 선 택되지 않은 셀의 단기 기억 소자는 채널과 gate 사이에는 tunneling이 일어나기 충분한 전압 차이가 발생하지 않게 되어 program이 방지된다. 2. 단기 기억 소자의 읽기 동작 이는 표 2와 같은 단기 기억 소자의 읽기 동작 스킴으로, 도 5와 같이 어레이의 각 라인에 전압을 인가할 수 있 다.표 2"}
{"patent_id": "10-2022-0063871", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "상술한 메모리 셀 어레이에서, 상기 단기 기억 워드 라인들(SWL1, SWL2) 중 읽기로 선택된 셀이 연결된 라 인(SWL1)에는 VSTM_READ, 상기 장기 기억 워드 라인들(LWL1, LWL2) 중 상기 읽기로 선택된 셀이 연결된 라인 (LWL1)에는 VLTM_PASS, 상기 비트 라인들(BL1, BL2) 중 상기 읽기로 선택된 셀이 연결된 라인(BL1)에는 VBL_READ를 각각 인가하고, 상기 어레이 라인들 중 나머지 라인들은 접지(GND)로 하여 상기 읽기로 선택된 셀 의 단기 기억 소자를 읽기로 동작시킬 수 있다. 구체적으로, 읽기로 선택된 셀이 연결된 단기 기억 워드 라인(SWL1)에는 erased state의 문턱전압과 programmed state의 문턱전압 사이의 크기에 해당하는 read voltage(VSTM_READ)를 인가한다. 이때, 읽기로 선택된 셀의 단기 기억 소자와 장기 기억 소자는 저장된 data와 상관없이 항상 turn-on 시켜주어야 하 므로, 읽기로 선택된 셀이 연결된 장기 기억 워드 라인(LWL1)에는 장기 기억 소자의 programmed state 문턱전압보다 큰 pass voltage(VLTM_PASS)를 인가한다. 또한, 읽기로 선택된 셀이 연결된 소스 라인 (SL1)과 비트 라인(BL1)에는 각각 GND, read voltage(VBL_READ)를 인가한다. 실시예에 따라, 선택된 단기 기억 워드 라인(예컨대, SWL1)이 연결된 모든 단기 기억 소자들을 한꺼번에 읽는 parallel read 동작의 경우에는 모든 비트 라인들에 VBL_READ를 인가하여 동작한다. 3. 단기 기억 소자의 지우기 동작 이는 표 3과 같은 단기 기억 소자의 기우기 동작 스킴으로, 도 6과 같이 어레이의 각 라인에 전압을 인가할 수 있다. 표 3 상술한 메모리 셀 어레이에서, 상기 웰 컨택 라인들(iPL1, iPL2) 중 지우기로 선택된 셀이 연결된 라인 (iPL1)에는 VSTM_ERS, 상기 단기 기억 워드 라인들(SWL1, SWL2) 중 상기 지우기로 선택된 셀이 연결된 라인 (SWL1)과 상기 웰 컨택 라인들(iPL1, iPL2) 중 상기 지우기로 선택된 셀이 연결되지 않은 라인들(iPL2)에 는 접지(GND)로 하고, 상기 어레이 라인들 중 나머지 라인들은 플로팅(Floating) 하여 상기 지우기로 선택된 셀 의 단기 기억 소자를 지우기로 동작시킬 수 있다. 구체적으로, 단기 기억 소자의 지우기 동작은 tunneling mechanism에 의하여 trap 된 전자를 다시 채널로 빼주 거나, 홀(hole)을 trap 시킴으로써 동작한다. 선택된 셀이 연결된 단기 기억 워드 라인(SWL1)과 웰 컨택 라인(iPL1)에는 각각 GND와 STM erase voltage(VSTM_ERS ~6 V)를 인가하여 준다. 이때, 나머지 라인들(LWL1, LWL2, SWL2, BL1, SL1, BL2, SL2)은 floating 하여 준다. 실시예에 따라, 선택된 웰 컨택 라인(예컨대, iPL1)을 공유하는 단기 기억 소자들을 중에서 지우기(erase) 동작 을 원하는 소자들이 연결된 단기 기억 워드 라인들에 VSTM_ERS을 인가하는 것으로 복수 개의 단기 기억 소자들을 동시에 erase하는 방법도 가능하다. 4. 장기 기억 소자의 프로그램 동작 이는 표 4와 같은 장기 기억 소자의 프로그램 동작 스킴으로, 도 7과 같이 어레이의 각 라인에 전압을 인가할 수 있다. 표 4"}
{"patent_id": "10-2022-0063871", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "상술한 메모리 셀 어레이에서, 상기 단기 기억 워드 라인들(SWL1, SWL2) 중 상기 쓰기로 선택된 셀이 연결 된 라인(SWL1)에는 VSTM_PASS, 상기 장기 기억 워드 라인들(LWL1, LWL2) 중 상기 쓰기로 선택된 셀이 연결된 라인(LWL1)에는 VLTM_PGM, 상기 비트 라인들(BL1, BL2) 중 상기 쓰기로 선택된 셀이 연결된 라인(BL1)에는 VBL_PGM을 각각 인가하고, 상기 어레이 라인들 중 나머지 라인들은 접지(GND)로 하여 상기 쓰기로 선택된 셀(21 0)의 장기 기억 소자를 프로그램으로 동작시킬 수 있다. 구체적으로, 장기 기억 소자의 프로그램 동작은 hot-electron injection (HEI) mechanism을 기반으로 이루어진 다. 쓰기로 선택된 셀이 연결된 장기 기억 워드 라인(LWL1)과 비트 라인(BL1)에는 각각 HEI을 유발할 수 있는 크기의 LTM program voltage(VLTM_PGM ~6 V)와 BL program voltage(VBL_PGM ~4 V)를 인가한다. 이때, 쓰기로 선택된 셀의 장기 기억 소자와 이웃한 단기 기억 소자는 저장된 data와 상관없이 항상 turn-on 시켜주어야 하므로, 쓰기로 선택된 셀이 연결된 단기 기억 워드 라인(SWL1)에는 단기 기억 소자의 programmed state 문턱전압보다 큰 STM pass voltage(VSTM_PASS)를 인가한다. 나머지 라인들(LWL2, SWL2, SL1, BL2, SL2, iPL1, iPL2)에는 GND를 인가하여 쓰기로 선택된 셀의 장기 기억 소자 이외에는 드레인 전류가 흐르지 않도록 한다.5. 장기 기억 소자의 읽기 동작 이는 표 5와 같은 장기 기억 소자의 읽기 동작 스킴으로, 도 8과 같이 어레이의 각 라인에 전압을 인가할 수 있 다. 표 5"}
{"patent_id": "10-2022-0063871", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "상술한 메모리 셀 어레이에서, 상기 단기 기억 워드 라인들(SWL1, SWL2) 중 상기 읽기로 선택된 셀이 연결 된 라인(SWL1)에는 VSTM_RASS, 상기 장기 기억 워드 라인들(LWL1, LWL2) 중 상기 읽기로 선택된 셀이 연결된 라인(LWL1)에는 VLTM_READ, 상기 비트 라인들(BL1, BL2) 중 상기 읽기로 선택된 셀이 연결된 라인(BL1)에는 VBL_READ를 각각 인가하고, 상기 어레이 라인들 중 나머지 라인들은 접지(GND)로 하여 상기 읽기로 선택된 셀 의 장기 기억 소자를 읽기로 동작시킬 수 있다. 구체적으로, 선택된 셀이 연결된 장기 기억 워드 라인(LWL1)에는 장기 기억 소자의 1(erased state) 과 0(programmed state) 사이의 문턱전압에 해당하는 LTM read voltage(VLTM_READ)를 인가한다. 이때, 선택된 셀 의 장기 기억 소자와 이웃하는 단기 기억 소자는 저장된 data와 상관없이 항상 turn-on 시켜주어야 하므로, 선택된 셀이 연결된 단기 기억 워드 라인(SWL1)에는 단기 기억 소자의 programmed state 문턱전압 보다 큰 STM pass voltage(VSTM_PASS)를 인가한다. 또한, 선택된 셀이 연결된 소스 라인(SL1)과 비트 라인 (BL1)에는 각각 GND와 read voltage(VBL_READ)를 인가한다. 실시예에 따라, 선택된 장기 기억 워드 라인(예컨대, LWL1)이 연결된 모든 단기 기억 소자들을 한꺼번에 읽는 parallel read 동작의 경우에는 모든 비트 라인들에 VBL_READ를 인가하여 동작할 수 있다. 6. 장기 기억 소자의 지우기 동작 이는 표 6과 같은 장기 기억 소자의 지우기 동작 스킴으로, 도 9와 같이 어레이의 각 라인에 전압을 인가할 수 있다.표 6"}
{"patent_id": "10-2022-0063871", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 6, "content": "상술한 메모리 셀 어레이에서, 상기 웰 컨택 라인들(iPL1, iPL2) 중 지우기로 선택된 셀이 연결된 라인 (iPL1)에는 VLTM,ERS, 상기 장기 기억 워드 라인들(LWL1, LWL2) 중 상기 지우기로 선택된 셀이 연결된 라인 (LWL1)과 상기 웰 컨택 라인들(iPL1, iPL2) 중 상기 지우기로 선택된 셀이 연결되지 않은 라인들(iPL2)에 는 접지(GND)로 하고, 상기 어레이 라인들 중 나머지 라인들은 플로팅(Floating) 하여 상기 지우기로 선택된 셀 의 장기 기억 소자를 지우기로 동작시킬 수 있다. 구체적으로, 단기 기억 소자의 지우기 동작과 마찬가지로 장기 기억 소자에서도 tunneling mechanism에 의하여 trap 된 전자를 다시 채널로 빼주거나, 홀(hole)을 trap 시킴으로써 지우기 동작을 한다. 선택된 셀이 연 결된 장기 기억 워드 라인(LWL1)과 웰 컨택 라인(iPL1)에는 각각 GND와 LTM erase voltage(VLTM_ERS ~20 V)를 인 가하여 준다. 이때, 나머지 라인들(SWL1, LWL2, SWL2, BL1, SL1, BL2, SL2)은 floating 하여 준다. 실시예에 따라, 선택된 웰 컨택 라인(예컨대, iPL1)을 공유하는 장기 기억 소자들을 중에서 지우기(erase) 동작 을 원하는 소자들이 연결된 장기 기억 워드 라인들에 VLTM_ERS을 인가하는 것으로 복수 개의 장기 기억 소자들을 동시에 erase하는 것도 가능하다. 7. 단기 기억 소자와 장기 기억 소자의 동시 지우기 동작 이는 표 7과 같은 단기 기억 소자와 장기 기억 소자의 동시 지우기 동작 스킴으로, 도 10과 같이 어레이의 각 라인에 전압을 인가할 수 있다. 표 7"}
{"patent_id": "10-2022-0063871", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 7, "content": "상술한 메모리 셀 어레이에서, 상기 웰 컨택 라인들(iPL1, iPL2) 중 지우기로 선택된 셀이 연결된 라인 (iPL1)에는 VLTM_ERS, 상기 단기 기억 워드 라인들(SWL1, SWL2) 중 상기 지우기로 선택된 셀이 연결된 라인 (SWL1)에는 VLTM_ERS-VSTM_ERS, 상기 장기 기억 워드 라인들(LWL1, LWL2) 중 상기 지우기로 선택된 셀이 연결된 라인(LWL1)과 상기 웰 컨택 라인들(iPL1, iPL2) 중 상기 지우기로 선택된 셀이 연결되지 않은 라인들 (iPL2)에는 접지(GND)로 하고, 상기 어레이 라인들 중 나머지 라인들은 플로팅(Floating) 하여 상기 지우기로 선택된 셀의 단기 기억 소자와 장기 기억 소자를 동시 지우기로 동작시킬 수 있다. 구체적으로, 지우기로 선택된 셀이 연결된 라인(iPL1)에는 LTM erase voltage(VLTM_ERS ~20 V)를 인가하여 주고, 상기 지우기로 선택된 셀이 연결되지 않은 라인들(iPL2)에는 GND를 인가한다. 이때, 상기 지우기로 선택된 셀이 연결된 라인(LWL1)과 단기 기억 워드 라인(SWL1)은 각각 GND와 VLTM_ERS-VSTM_ERS을 인가하여서 단 기 기억 소자에는 등가적으로 VSTM_ERS에 해당하는 유효 전기장이 생기도록 하여 준다. 또한, 그 밖에 나머지 라인들(LWL2, SWL2, BL1, SL1, BL2, SL2)은 floating 하여 준다. 실시예에 따라, 선택된 웰 컨택 라인, 선택된 단기 기억 워드 라인 및 선택된 장기 기억 워드 라인은 꼭 1개씩 이 아니라 복수 개 일수도 있다. 이 경우에는 복수 개의 단기 기억 소자들과 장기 기억 소자들을 동시에 erase 하는 것도 가능하다. 다음은, 표 8 및 도 11 내지 도 13을 참조하며, 상술한 메모리 셀 어레이로 시냅스 동작을 하는 방법에 대하여 설명한다. 표 8"}
{"patent_id": "10-2022-0063871", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 8, "content": "표 8과 도 11은 선택된 셀에서 단기 기억 소자의 데이터를 장기 기억 소자로 이동시키기 위한 전압 인가 스킴과 그 전압 인가 예를 보인 어레이 회로도이다. 상술한 메모리 셀 어레이에서, 상기 단기 기억 워드 라인들(SWL1, SWL2) 중 시냅스 소자로 선택된 셀이 연 결된 라인(SWL1)에는 VSTM_READ, 상기 장기 기억 워드 라인들(LWL1, LWL2) 중 상기 시냅스 소자로 선택된 셀(21 0)이 연결된 라인(LWL1)에는 VLTM_PGM, 상기 비트 라인들(BL1, BL2) 중 상기 시냅스 소자로 선택된 셀이 연 결된 라인(BL1)에는 VBL_PGM을 각각 인가하고, 상기 어레이 라인들 중 나머지 라인들은 접지(GND)로 하면 상기 시 냅스 소자로 선택된 셀의 단기 기억 소자에 저장된 데이터를 장기 기억 소자로 이동하는 STM- to-LTM data transfer 동작을 할 수 있다. 상기 STM-to-LTM data transfer 동작은 선택된 셀의 단기 기억 소자의 프로그램 여부에 따라 장기 기억 소자의 프로그램이 결정되는 것으로 상술한 장기 기억 소자의 프로그램 동작(LTM program operatio n)과 유사하나, 단기 기억 소자에 VSTM_PASS 대신에 VSTM_READ를 인가하는 것의 차이가 있다. VSTM_READ은 단기 기 억 소자의 erased state 문턱전압과 programmed state 문턱전압 사이의 크기이며, 만약 단기 기억 소자 가 erased state인 경우에는 단기 기억 소자 및 장기 기억 소자 모두에 채널이 형성되므로, 장 기 기억 소자에는 HEI에 의한 program 동작이 발생하게 된다. 반면에 단기 기억 소자이 programmed state인 경우에는 단기 기억 소자에 채널이 형성되지 않으므로 장기 기억 소자에도 드레인 전류가 흐르지 않게 된다. 따라서 HEI에 의한 program 동작이 발생하지 않고 처음 상태인 erased state를 유지하게 된다."}
{"patent_id": "10-2022-0063871", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 9, "content": "도 12를 참조하여 요약하면, 도 12(a)와 같이, 상기 STM-to-LTM data transfer 동작은 erased state of STM -> programmed state of LTM으로 data transfer가 되고, programmed state of STM -> erased state of LTM으로 data transfer가 된다. 이때, sensing 결과에 해당하는 state variable의 정의는 STM(단기 기억 소자, 211)과 LTM(장기 기억 소자, 212)이 반대가 되도록 하여 준다. 가령, 도 12(b)와 같이, STM(단기 기억 소자, 211)에서 erased state가 ‘1’, programmed state가 ‘0’이라 하면, LTM(장기 기억 소자, 212)에서는 erased state가 ‘0’, programmed state가 ‘1’이 되도록 한다. 이것은 각 비트 라인(BL)에 연결되어 있는 sense amplifier (혹은 page buffer)에서의 output latch를 통해 쉽게 구현될 수 있다. 상술한 data transfer의 특징은 셀 한 개가 아니라, 복수 개의 셀들에서도 동시에 parallel transfer가 가능하 다는 점이다. 도 13(a) 내지 도 13(c)는 각각 행 단위, 열 단위 및 평면 단위로 데이터 이동이 가능함을 보여준 다. 결국, data의 size와 무관하게 단 한번의 LTM program 동작만으로 STM의 data를 LTM의 data로 transfer할 수 있다. 다음은, 도 14를 참조하며, 상술한 메모리 셀 어레이를 이용한 본 발명의 일 실시예에 따른 뉴로모픽 시스 템 구현 어레이에 대하여 설명한다. 본 발명의 일 실시예에 따른 뉴로모픽 시스템 구현 어레이는, 도 14와 같이, 상술한 메모리 셀 어레이에서, 비트 라인들(BL1, BL2)이 이웃한 2개(예컨대, 202와 204)를 한 쌍으로 하여 각 뉴런 회로 를 거쳐 비트 라인 디코더에 연결된다. 여기서, 상기 한 쌍 중 하나의 비트 라인(예컨대, 202)에 연 결된 셀들은 양의 synaptic weight를 구현하고, 다른 하나의 비트 라인(예컨대, 204)에 연결된 셀들은 음의 synaptic weight를 구현하도록 구비될 수 있다. 상술한 메모리 셀은 뉴런 회로에 연결된 시냅스 소자로 활용되며 셀의 단기 기억 소자로 training 동 작 및 장기 기억 소자로 inference 동작을 수행한다. 따라서, 상기 뉴로모픽 시스템 구현 어레이의 특징으 로는 상대적으로 endurance가 우수한 단기 기억 소자에 training date를 인가하여 학습을 진행하고, 이때 의 학습된 synaptic weight는 장기 기억 소자로 transfer mode 동작을 통해 data transfer 된다. 이후 장 기 기억 소자에 test date를 인가하여 inference 동작을 수행한다. 읽기 동작 시 해당 비트 라인(예컨대, 202 또는 204)에 연결된 모든 시냅스 소자들에서 나오는 current를 합하여 뉴런 회로로 전달되도록 하여 뉴로모픽 시스템을 구현할 수 있다. 또한 시냅스 동작 시 발생할 수 있는 long term depression(LTD)과 long term potentiation(LTP) 구현을 위해 필요한 음과 양의 synaptic weight를 구현하기 위해, 도 14와 같이, 이웃 한 2개의 비트 라인들(예컨대, 202와 204)을 한 쌍으로 하여, 이 중 하나의 비트 라인(예컨대, 202)에 연결된 시냅스 소자들의 current 합은 양의 synaptic weight를 구현하고, 다른 하나의 비트 라인(예컨대, 204)에 시냅 스 소자들의 current 합은 음의 synaptic weight를 구현하게 구비될 수 있다. 이하, 도 15 내지 도 28을 참조하며, 본 발명의 일 실시예에 따른 메모리 어레이의 제조방법에 대하여 설명한다. 도 15(a)는 상술한 도 1의 CTF 소자를 기반으로 하는 단기 기억 소자와 장기 기억 소자가 결합된 메 모리 셀을 단위 셀로 하여 어레이의 각 행으로 복수 개 형성됨을 보여주고, 도 15(b)는 전체 공정의 흐름 을 보여준다. 먼저, 도 16과 같이, 상기 각 행마다 제 1 도전형(예컨대, P형)의 반도체 기판에 상기 제 1 도전형과 반대 인 제 2 도전형(예컨대, N형)으로 딥 웰을 형성하여, pn 접합으로 서로 전기적으로 고립(절연)되도록 삼중 웰(triple well)을 형성한다(제 1 단계). 여기서, 상기 딥 웰은 어레이의 행 사이 전기적인 분리를 위한 것 이고, 상기 삼중 웰은 각 행의 웰 컨택 라인(iPL)을 통한 각 셀의 단기 기억 소자와 장기 기억 소자 에 program, erase 등의 동작을 구현하기 위함이다. 다음, 도 17과 같이, 상기 반도체 기판 상에 단기 기억 소자의 게이트 절연막 형성을 위한 전하 트랩층 과 블로킹 산화막을 순차 적층한다(제 2 단계). 여기서, 상기 전하 트랩층은 silicon nitride가 바 람직하나, 다른 유전체(HfOx, AlOx 등)도 가능하다. 이어, 도 18과 같이, 상기 단기 기억 소자의 블로킹 산화막 상에 게이트 물질을 증착하고, 도 19 와 같이, 식각하여 일정 거리 이격된 단기 기억 소자 형성 영역들(211', 221')에 전하 트랩층/블로킹 산화막을 게이트 절연막으로 하는 단기 기억 게이트들을 형성한다(제 3 단계). 여기서, 상기 게이트 물질로 도핑된 폴리 실리콘으로 하였으나, 이에 제한되는 것은 아니다. 이후, 도 20과 같이, 상기 단기 기억 게이트들을 포함한 상기 반도체 기판 상에 장기 기억 소자의 게 이트 절연막 형성을 위한 터널링 산화막, 전하 트랩층과 블로킹 산화막을 순차 적층한다(제 4 단계). 다음, 도 21과 같이, 상기 장기 기억 소자의 블로킹 산화막 상에 게이트 물질을 증착하고, 도 22 와 같이, 식각하여 터널링 산화막/전하 트랩층/블로킹 산화막으로 둘러싼 상기 단기 기억 게이트들 의 측벽에 측벽 스페이서들을 형성한다(제 5 단계). 이어, 도 23과 같이, 상기 측벽 스페이서들을 포함한 상기 반도체 기판 상에 감광막(Photoresist, 104)을 도포 하고 식각하여, 도 24와 같이, 상기 측벽 스페이서들 중 마주보는 것들(102A, 102B)을 각 행을 따라 가며 교대 로 남기고 제거하여 장기 기억 게이트들을 측벽 게이트로 형성한다(제 6 단계). 여기서, 감광막 식각 시, 제거하고자 하는 측벽 스페이서들이 조금이라도 남아있게 되면 단기 기억 소자의 오동작을 유발할 수 있으므로, 도 23에 도시된 화살표와 같이 지우고자 하는 측벽 스페이서들 보다 더 넓은 영역(S 영역)이 노출되 도록 마스크 패턴을 형성하고, misalignment가 발생하더라도 Si selective etch를 통해 불필요한 측벽 스페이서 들을 확실하게 제거함이 바람직하다. 이후, 도 25와 같이, 제 1 감광막 마스크 형성 후 이온주입 공정으로 상기 삼중 웰 중 최상의 제 1 도전형 의 웰에 각 셀의 소스, 드레인을, 상기 딥 웰의 각 일측에 딥 웰 컨택 영역을 각각 상기 제 2 도전형으로 상기 딥 웰보다 고농도(예컨대, N+)로 형성한다(제 7 단계). 위에서 장기 기억 게이트들 을 측벽 게이트로 형성함과 함께, 도 27로 참조되는 바와 같이, 드레인 또는 소스을 이웃한 셀들 (210, 220)이 공유하게 되어, 각 셀의 소스 또는 드레인이 개별적으로 분리되어 있는 구조보다 면적을 줄일 수 있는 장점이 있게 된다. 다음, 도 26과 같이, 제 2 감광막 마스크 형성 후 다시 이온주입 공정으로 상기 제 1 도전형 웰의 일 측에 웰 컨택 영역을 상기 제 1 도전형으로 상기 웰보다 고농도(예컨대, P+)로 형성한다(제 8 단계). 이어, 도 27과 같이, 상기 제 2 감광막 마스크 제거로 드러난 상기 터널링 산화막/전하 트랩층/블 로킹 산화막을 제거하여 셀들(210, 220) 간에 장기 기억 소자(212, 221)의 게이트 절연막을 분리한다 (제 9 단계). 이후, 도 28과 같이, 층간 절연막을 증착한 후 상기 메모리 어레이의 설계에 맞게 컨택 플러그들 을 통해 금속 라인들을 연결하는 Back end of line 공정을 진행한다(제 10 단계). 이상으로, 첨부된 도면을 참조하며 어레이 제조방법에 대하여 설명하였으나, 각 공정 단계에서 미설명된 부분은 통상의 CMOS 공정을 참조할 수 있다."}
{"patent_id": "10-2022-0063871", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 메모리 셀에서 단기 기억 소자와 장기 저장 소자가 결합된 모습을 보인 단 면 구조도이다. 도 2는 도 1의 메모리 셀을 표현한 회로도이다. 도 3은 도 1의 메모리 셀 4개로 행렬 2 x 2로 배치된 모습을 보인 어레이 회로도이다. 도 4 내지 도 6은 각각 도 3의 어레이 회로도로 선택된 셀에서 단기 기억 소자의 프로그램 동작, 읽기 동작 및 지우기 동작을 보인 것이다. 도 7 내지 도 9는 각각 도 3의 어레이 회로도로 선택된 셀에서 장기 기억 소자의 프로그램 동작, 읽기 동작 및 지우기 동작을 보인 것이다. 도 10은 도 3의 어레이 회로도로 선택된 셀에서 단기 기억 소자와 장기 기억 소자의 동시 지우기 동작을 보인 것이다. 도 11은 도 3의 어레이 회로도로 선택된 셀에서 단기 기억 소자의 데이터를 장기 기억 소자로 이동시키기 위한 전압 인가의 예시를 보인 것이다. 도 12는 도 11의 어레이에서 시냅스 동작으로 단기 기억 소자의 데이터(프로그램과 이레이즈 정보)를 장기 기억 소자로 이동하는 과정을 보인 것이다. 도 13(a) 내지 도 13(c)는 각각 행 단위, 열 단위 및 평면 단위로 데이터 이동 동작을 보인 어레이 회로도이다. 도 14는 본 발명의 일 실시예에 따른 뉴로모픽 시스템 구현 어레이의 회로 구조도이다. 도 15 내지 도 28은 본 발명의 일 실시예에 따른 메모리 어레이의 제조방법을 보인 공정 단면도이다."}
