Fitter report for top
Wed Aug 02 16:08:30 2017
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Control Signals
 16. Global & Other Fast Signals
 17. Non-Global High Fan-Out Signals
 18. Routing Usage Summary
 19. LAB Logic Elements
 20. LAB-wide Signals
 21. LAB Signals Sourced
 22. LAB Signals Sourced Out
 23. LAB Distinct Inputs
 24. Fitter Device Options
 25. Estimated Delay Added for Hold Timing Summary
 26. Estimated Delay Added for Hold Timing Details
 27. Fitter Messages
 28. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------+
; Fitter Summary                                                         ;
+---------------------------+--------------------------------------------+
; Fitter Status             ; Successful - Wed Aug 02 16:08:30 2017      ;
; Quartus II 64-Bit Version ; 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name             ; top                                        ;
; Top-level Entity Name     ; top                                        ;
; Family                    ; MAX II                                     ;
; Device                    ; EPM570T100C5                               ;
; Timing Models             ; Final                                      ;
; Total logic elements      ; 438 / 570 ( 77 % )                         ;
; Total pins                ; 32 / 76 ( 42 % )                           ;
; Total virtual pins        ; 0                                          ;
; UFM blocks                ; 0 / 1 ( 0 % )                              ;
+---------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EPM570T100C5                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner                     ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.40        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  40.0%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/code/CPLD/mcu_cpld_prd/Auto_Generator/pycpld/quartus-II/top_frdmk3s_board4/top.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+---------------------------------------------+-----------------------+
; Resource                                    ; Usage                 ;
+---------------------------------------------+-----------------------+
; Total logic elements                        ; 438 / 570 ( 77 % )    ;
;     -- Combinational with no register       ; 149                   ;
;     -- Register only                        ; 36                    ;
;     -- Combinational with a register        ; 253                   ;
;                                             ;                       ;
; Logic element usage by number of LUT inputs ;                       ;
;     -- 4 input functions                    ; 168                   ;
;     -- 3 input functions                    ; 43                    ;
;     -- 2 input functions                    ; 177                   ;
;     -- 1 input functions                    ; 12                    ;
;     -- 0 input functions                    ; 2                     ;
;                                             ;                       ;
; Logic elements by mode                      ;                       ;
;     -- normal mode                          ; 310                   ;
;     -- arithmetic mode                      ; 128                   ;
;     -- qfbk mode                            ; 22                    ;
;     -- register cascade mode                ; 0                     ;
;     -- synchronous clear/load mode          ; 114                   ;
;     -- asynchronous clear/load mode         ; 280                   ;
;                                             ;                       ;
; Total registers                             ; 289 / 570 ( 51 % )    ;
; Total LABs                                  ; 51 / 57 ( 89 % )      ;
; Logic elements in carry chains              ; 143                   ;
; Virtual pins                                ; 0                     ;
; I/O pins                                    ; 32 / 76 ( 42 % )      ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )        ;
;                                             ;                       ;
; Global signals                              ; 4                     ;
; UFM blocks                                  ; 0 / 1 ( 0 % )         ;
; Global clocks                               ; 4 / 4 ( 100 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )         ;
; Average interconnect usage (total/H/V)      ; 17.5% / 21.3% / 13.5% ;
; Peak interconnect usage (total/H/V)         ; 17.5% / 21.3% / 13.5% ;
; Maximum fan-out                             ; 212                   ;
; Highest non-global fan-out                  ; 111                   ;
; Total fan-out                               ; 2031                  ;
; Average fan-out                             ; 4.32                  ;
+---------------------------------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                      ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; clk      ; 12    ; 1        ; 0            ; 5            ; 0           ; 212                   ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; rs232_rx ; 6     ; 1        ; 0            ; 7            ; 3           ; 6                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; rst_n    ; 44    ; 1        ; 8            ; 3            ; 2           ; 111                   ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                            ;
+------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; led  ; 1     ; 2        ; 3            ; 8            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                  ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+---------------------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source            ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+---------------------------------+---------------------+
; BusA[10] ; 82    ; 2        ; 9            ; 8            ; 0           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                               ; -                   ;
; BusA[11] ; 97    ; 2        ; 5            ; 8            ; 2           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                               ; -                   ;
; BusA[12] ; 81    ; 2        ; 10           ; 8            ; 3           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                               ; -                   ;
; BusA[13] ; 71    ; 2        ; 13           ; 6            ; 2           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                               ; -                   ;
; BusA[14] ; 3     ; 1        ; 1            ; 8            ; 2           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                               ; -                   ;
; BusA[15] ; 72    ; 2        ; 13           ; 6            ; 1           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                               ; -                   ;
; BusA[16] ; 52    ; 2        ; 13           ; 1            ; 4           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                               ; -                   ;
; BusA[17] ; 17    ; 1        ; 0            ; 5            ; 4           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; BusA[17]~24                     ; -                   ;
; BusA[7]  ; 7     ; 1        ; 0            ; 7            ; 4           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; my_uart_tx:my_uart_tx|uart_tx~0 ; -                   ;
; BusA[8]  ; 92    ; 2        ; 6            ; 8            ; 3           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                               ; -                   ;
; BusA[9]  ; 86    ; 2        ; 8            ; 8            ; 3           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                               ; -                   ;
; BusB[54] ; 54    ; 2        ; 13           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                               ; -                   ;
; BusB[55] ; 70    ; 2        ; 13           ; 6            ; 5           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                               ; -                   ;
; BusB[56] ; 47    ; 1        ; 10           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                               ; -                   ;
; BusB[57] ; 57    ; 2        ; 13           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; linkUSH                         ; -                   ;
; BusB[58] ; 84    ; 2        ; 8            ; 8            ; 1           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                               ; -                   ;
; BusB[59] ; 74    ; 2        ; 13           ; 7            ; 3           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                               ; -                   ;
; BusB[60] ; 53    ; 2        ; 13           ; 1            ; 3           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                               ; -                   ;
; BusB[61] ; 61    ; 2        ; 13           ; 3            ; 1           ; 2                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                               ; -                   ;
; BusC[83] ; 83    ; 2        ; 8            ; 8            ; 0           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; linkSIO                         ; -                   ;
; BusC[84] ; 38    ; 1        ; 7            ; 3            ; 3           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                               ; -                   ;
; BusC[85] ; 85    ; 2        ; 8            ; 8            ; 2           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                               ; -                   ;
; BusC[86] ; 26    ; 1        ; 3            ; 3            ; 2           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                               ; -                   ;
; BusC[87] ; 87    ; 2        ; 7            ; 8            ; 0           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; linkSIO                         ; -                   ;
; BusC[88] ; 99    ; 2        ; 4            ; 8            ; 2           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                               ; -                   ;
; BusC[89] ; 73    ; 2        ; 13           ; 7            ; 5           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                               ; -                   ;
; BusC[90] ; 14    ; 1        ; 0            ; 5            ; 1           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                               ; -                   ;
; BusC[91] ; 91    ; 2        ; 6            ; 8            ; 2           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; linkSIO                         ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+---------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 10 / 36 ( 28 % ) ; 3.3V          ; --           ;
; 2        ; 22 / 40 ( 55 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                               ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; 1        ; 161        ; 2        ; led            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 2        ; 2          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 3        ; 4          ; 1        ; BusA[14]       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 4        ; 6          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 8          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 9          ; 1        ; rs232_rx       ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ; 10         ; 1        ; BusA[7]        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 11         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 12       ; 20         ; 1        ; clk            ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 13       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 14       ; 21         ; 1        ; BusC[90]       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 15       ; 22         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 23         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 17       ; 24         ; 1        ; BusA[17]       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 25         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 19       ; 32         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 20       ; 34         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 21       ; 36         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 22       ; 38         ; 1        ; #TMS           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 23       ; 39         ; 1        ; #TDI           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 24       ; 40         ; 1        ; #TCK           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 25       ; 41         ; 1        ; #TDO           ; output ;              ;           ; --         ;                 ; --       ; --           ;
; 26       ; 47         ; 1        ; BusC[86]       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 27       ; 48         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 28       ; 50         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 29       ; 51         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 30       ; 52         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 31       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 32       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 33       ; 58         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 34       ; 59         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 35       ; 60         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 36       ; 61         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 37       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 38       ; 62         ; 1        ; BusC[84]       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 39       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 40       ; 63         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 64         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 65         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 66         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 67         ; 1        ; rst_n          ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 46       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 47       ; 71         ; 1        ; BusB[56]       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 48       ; 72         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 49       ; 73         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 75         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 79         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 83         ; 2        ; BusA[16]       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 53       ; 84         ; 2        ; BusB[60]       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 54       ; 86         ; 2        ; BusB[54]       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 55       ; 89         ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 56       ; 91         ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 57       ; 92         ; 2        ; BusB[57]       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 58       ; 93         ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 59       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 61       ; 98         ; 2        ; BusB[61]       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 62       ; 101        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 63       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 64       ; 102        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 65       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 66       ; 103        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 67       ; 104        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 68       ; 105        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 69       ; 111        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 70       ; 112        ; 2        ; BusB[55]       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 71       ; 115        ; 2        ; BusA[13]       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 72       ; 116        ; 2        ; BusA[15]       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 73       ; 118        ; 2        ; BusC[89]       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 74       ; 120        ; 2        ; BusB[59]       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 75       ; 122        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 125        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 126        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 78       ; 127        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 79       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 80       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 81       ; 135        ; 2        ; BusA[12]       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 82       ; 136        ; 2        ; BusA[10]       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 83       ; 139        ; 2        ; BusC[83]       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 84       ; 140        ; 2        ; BusB[58]       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 85       ; 141        ; 2        ; BusC[85]       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 86       ; 142        ; 2        ; BusA[9]        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 87       ; 143        ; 2        ; BusC[87]       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 88       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 89       ; 144        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 90       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 91       ; 149        ; 2        ; BusC[91]       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 92       ; 150        ; 2        ; BusA[8]        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 93       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 94       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 95       ; 151        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 152        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 153        ; 2        ; BusA[11]       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 98       ; 155        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 99       ; 156        ; 2        ; BusC[88]       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 100      ; 158        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                       ;
+----------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                            ; Library Name ;
+----------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------+--------------+
; |top                                   ; 438 (74)    ; 289          ; 0          ; 32   ; 0            ; 149 (13)     ; 36 (12)           ; 253 (49)         ; 143 (0)         ; 22 (17)    ; |top                                                           ; work         ;
;    |check_pin:check_pin_instance|      ; 31 (31)     ; 24           ; 0          ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 23 (23)          ; 16 (16)         ; 0 (0)      ; |top|check_pin:check_pin_instance                              ; work         ;
;    |my_uart_rx:my_uart_rx|             ; 36 (36)     ; 22           ; 0          ; 0    ; 0            ; 14 (14)      ; 4 (4)             ; 18 (18)          ; 0 (0)           ; 0 (0)      ; |top|my_uart_rx:my_uart_rx                                     ; work         ;
;    |my_uart_tx:my_uart_tx|             ; 17 (17)     ; 11           ; 0          ; 0    ; 0            ; 6 (6)        ; 2 (2)             ; 9 (9)            ; 0 (0)           ; 1 (1)      ; |top|my_uart_tx:my_uart_tx                                     ; work         ;
;    |speed_select:speed_select|         ; 44 (44)     ; 28           ; 0          ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 28 (28)          ; 26 (26)         ; 0 (0)      ; |top|speed_select:speed_select                                 ; work         ;
;    |spi_ctrl:spi_ctrl_instance|        ; 88 (23)     ; 59           ; 0          ; 0    ; 0            ; 29 (4)       ; 0 (0)             ; 59 (19)          ; 43 (15)         ; 0 (0)      ; |top|spi_ctrl:spi_ctrl_instance                                ; work         ;
;       |spi_master:spi_master_instance| ; 65 (65)     ; 40           ; 0          ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 40 (40)          ; 28 (28)         ; 0 (0)      ; |top|spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance ; work         ;
;    |uart_top7to7:uart_top7to7|         ; 148 (29)    ; 84           ; 0          ; 0    ; 0            ; 64 (14)      ; 17 (13)           ; 67 (2)           ; 58 (14)         ; 4 (0)      ; |top|uart_top7to7:uart_top7to7                                 ; work         ;
;       |data_deal:data_deal|            ; 32 (32)     ; 20           ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 20 (20)          ; 13 (13)         ; 1 (1)      ; |top|uart_top7to7:uart_top7to7|data_deal:data_deal             ; work         ;
;       |my_uart_rx7to7:rx_inst|         ; 40 (40)     ; 28           ; 0          ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 28 (28)          ; 18 (18)         ; 0 (0)      ; |top|uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst          ; work         ;
;       |my_uart_tx7to7:tx_inst|         ; 47 (47)     ; 21           ; 0          ; 0    ; 0            ; 26 (26)      ; 4 (4)             ; 17 (17)          ; 13 (13)         ; 3 (3)      ; |top|uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst          ; work         ;
+----------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------+
; Delay Chain Summary                 ;
+----------+----------+---------------+
; Name     ; Pin Type ; Pad to Core 0 ;
+----------+----------+---------------+
; led      ; Output   ; --            ;
; BusA[8]  ; Bidir    ; (0)           ;
; BusA[9]  ; Bidir    ; (0)           ;
; BusA[10] ; Bidir    ; (0)           ;
; BusA[11] ; Bidir    ; (0)           ;
; BusA[12] ; Bidir    ; (0)           ;
; BusA[13] ; Bidir    ; (0)           ;
; BusA[14] ; Bidir    ; (0)           ;
; BusA[15] ; Bidir    ; (0)           ;
; BusA[16] ; Bidir    ; (0)           ;
; BusB[55] ; Bidir    ; (0)           ;
; BusB[56] ; Bidir    ; (0)           ;
; BusB[58] ; Bidir    ; (0)           ;
; BusB[59] ; Bidir    ; (0)           ;
; BusB[60] ; Bidir    ; (0)           ;
; BusC[84] ; Bidir    ; (0)           ;
; BusC[85] ; Bidir    ; (0)           ;
; BusC[86] ; Bidir    ; (0)           ;
; BusC[88] ; Bidir    ; (0)           ;
; BusC[89] ; Bidir    ; (0)           ;
; BusC[90] ; Bidir    ; (0)           ;
; BusA[7]  ; Bidir    ; (0)           ;
; BusA[17] ; Bidir    ; (0)           ;
; BusB[54] ; Bidir    ; (1)           ;
; BusB[57] ; Bidir    ; (1)           ;
; BusB[61] ; Bidir    ; (1)           ;
; BusC[83] ; Bidir    ; (0)           ;
; BusC[87] ; Bidir    ; (0)           ;
; BusC[91] ; Bidir    ; (0)           ;
; clk      ; Input    ; (0)           ;
; rst_n    ; Input    ; (1)           ;
; rs232_rx ; Input    ; (0)           ;
+----------+----------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                      ;
+-----------------------------------------------------------------------------+--------------+---------+----------------------------+--------+----------------------+------------------+
; Name                                                                        ; Location     ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------------------------------------------------------------+--------------+---------+----------------------------+--------+----------------------+------------------+
; BusA[17]~24                                                                 ; LC_X7_Y4_N6  ; 1       ; Output enable              ; no     ; --                   ; --               ;
; Current.SAVE                                                                ; LC_X7_Y7_N0  ; 27      ; Clock enable               ; no     ; --                   ; --               ;
; capture_rst                                                                 ; LC_X8_Y4_N5  ; 29      ; Async. clear               ; no     ; --                   ; --               ;
; check_pin:check_pin_instance|tx_data[7]~1                                   ; LC_X8_Y6_N7  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; check_pin:check_pin_instance|tx_start                                       ; LC_X9_Y4_N4  ; 2       ; Clock                      ; no     ; --                   ; --               ;
; clk                                                                         ; PIN_12       ; 212     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ;
; linkSIO                                                                     ; LC_X9_Y7_N1  ; 8       ; Output enable              ; no     ; --                   ; --               ;
; linkUSH                                                                     ; LC_X8_Y4_N4  ; 6       ; Output enable              ; no     ; --                   ; --               ;
; my_uart_rx:my_uart_rx|Mux2~0                                                ; LC_X2_Y7_N9  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; my_uart_rx:my_uart_rx|Mux7~3                                                ; LC_X1_Y7_N1  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; my_uart_rx:my_uart_rx|rx_complete_reg~1                                     ; LC_X4_Y7_N7  ; 1       ; Async. clear               ; no     ; --                   ; --               ;
; my_uart_rx:my_uart_rx|rx_data_reg[7]~1                                      ; LC_X4_Y7_N3  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                         ; LC_X4_Y7_N5  ; 4       ; Clock                      ; no     ; --                   ; --               ;
; my_uart_rx:my_uart_rx|rx_enable_reg~0                                       ; LC_X4_Y7_N9  ; 1       ; Async. clear               ; no     ; --                   ; --               ;
; my_uart_tx:my_uart_tx|Decoder0~0                                            ; LC_X8_Y6_N9  ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                       ; LC_X7_Y6_N5  ; 5       ; Clock                      ; no     ; --                   ; --               ;
; my_uart_tx:my_uart_tx|tx_complete_reg~1                                     ; LC_X7_Y6_N1  ; 1       ; Async. clear               ; no     ; --                   ; --               ;
; my_uart_tx:my_uart_tx|tx_enable_reg                                         ; LC_X7_Y6_N7  ; 18      ; Sync. clear                ; no     ; --                   ; --               ;
; my_uart_tx:my_uart_tx|tx_enable_reg~0                                       ; LC_X7_Y6_N4  ; 1       ; Async. clear               ; no     ; --                   ; --               ;
; my_uart_tx:my_uart_tx|uart_tx~0                                             ; LC_X9_Y6_N7  ; 1       ; Output enable              ; no     ; --                   ; --               ;
; rs232_rx                                                                    ; PIN_6        ; 6       ; Clock                      ; no     ; --                   ; --               ;
; rst_n                                                                       ; PIN_44       ; 111     ; Async. clear, Clock enable ; no     ; --                   ; --               ;
; speed_select:speed_select|always1~0                                         ; LC_X5_Y7_N1  ; 13      ; Sync. clear                ; no     ; --                   ; --               ;
; speed_select:speed_select|always3~0                                         ; LC_X5_Y6_N2  ; 13      ; Sync. clear                ; no     ; --                   ; --               ;
; speed_select:speed_select|buad_clk_rx_reg                                   ; LC_X5_Y5_N6  ; 21      ; Clock                      ; yes    ; Global Clock         ; GCLK1            ;
; speed_select:speed_select|buad_clk_tx_reg                                   ; LC_X4_Y6_N4  ; 10      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ;
; spi_ctrl:spi_ctrl_instance|LessThan0~1                                      ; LC_X6_Y5_N9  ; 9       ; Sync. clear                ; no     ; --                   ; --               ;
; spi_ctrl:spi_ctrl_instance|LessThan1~1                                      ; LC_X3_Y4_N0  ; 9       ; Clock enable               ; no     ; --                   ; --               ;
; spi_ctrl:spi_ctrl_instance|rst_flag                                         ; LC_X2_Y4_N0  ; 41      ; Async. clear               ; no     ; --                   ; --               ;
; spi_ctrl:spi_ctrl_instance|spi_clk                                          ; LC_X10_Y5_N3 ; 41      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|cnt8[2]~10        ; LC_X3_Y6_N3  ; 5       ; Sync. clear                ; no     ; --                   ; --               ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[7]~17 ; LC_X2_Y5_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[7]~22 ; LC_X3_Y5_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; spi_rst                                                                     ; LC_X5_Y4_N0  ; 25      ; Async. clear               ; no     ; --                   ; --               ;
; tx_start_f_7bit                                                             ; LC_X9_Y4_N9  ; 16      ; Async. clear               ; no     ; --                   ; --               ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|Equal0~0                      ; LC_X12_Y5_N7 ; 9       ; Clock enable               ; no     ; --                   ; --               ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[6]~12                ; LC_X12_Y3_N4 ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|state.TRAN                 ; LC_X10_Y3_N7 ; 8       ; Sync. clear                ; no     ; --                   ; --               ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[0]~10             ; LC_X10_Y1_N3 ; 18      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|bps_sel                    ; LC_X12_Y3_N2 ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; uart_top7to7:uart_top7to7|rst_cnt[14]                                       ; LC_X11_Y4_N2 ; 85      ; Async. clear, Clock enable ; no     ; --                   ; --               ;
+-----------------------------------------------------------------------------+--------------+---------+----------------------------+--------+----------------------+------------------+


+--------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                  ;
+-------------------------------------------+--------------+---------+----------------------+------------------+
; Name                                      ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------------------------------------------+--------------+---------+----------------------+------------------+
; clk                                       ; PIN_12       ; 212     ; Global Clock         ; GCLK0            ;
; speed_select:speed_select|buad_clk_rx_reg ; LC_X5_Y5_N6  ; 21      ; Global Clock         ; GCLK1            ;
; speed_select:speed_select|buad_clk_tx_reg ; LC_X4_Y6_N4  ; 10      ; Global Clock         ; GCLK2            ;
; spi_ctrl:spi_ctrl_instance|spi_clk        ; LC_X10_Y5_N3 ; 41      ; Global Clock         ; GCLK3            ;
+-------------------------------------------+--------------+---------+----------------------+------------------+


+-----------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                               ;
+-------------------------------------------------------------------------------------+---------+
; Name                                                                                ; Fan-Out ;
+-------------------------------------------------------------------------------------+---------+
; rst_n                                                                               ; 111     ;
; uart_top7to7:uart_top7to7|rst_cnt[14]                                               ; 85      ;
; spi_ctrl:spi_ctrl_instance|rst_flag                                                 ; 41      ;
; capture_rst                                                                         ; 29      ;
; Current.SAVE                                                                        ; 27      ;
; spi_rst                                                                             ; 25      ;
; Current.WAIT                                                                        ; 25      ;
; Current.S1                                                                          ; 25      ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[0]~10                     ; 18      ;
; my_uart_tx:my_uart_tx|tx_enable_reg                                                 ; 18      ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[7]~17         ; 16      ;
; tx_start_f_7bit                                                                     ; 16      ;
; my_uart_rx:my_uart_rx|rx_count[0]                                                   ; 15      ;
; my_uart_rx:my_uart_rx|rx_count[1]                                                   ; 15      ;
; speed_select:speed_select|always1~0                                                 ; 13      ;
; speed_select:speed_select|always3~0                                                 ; 13      ;
; my_uart_rx:my_uart_rx|rx_count[2]                                                   ; 11      ;
; my_uart_rx:my_uart_rx|rx_count[3]                                                   ; 11      ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_sign                          ; 10      ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[0]                        ; 10      ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[3]                        ; 9       ;
; spi_ctrl:spi_ctrl_instance|LessThan1~1                                              ; 9       ;
; spi_ctrl:spi_ctrl_instance|LessThan0~1                                              ; 9       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|cnt8[2]                   ; 9       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[1]                        ; 9       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|Equal0~0                              ; 9       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|state.TRAN                         ; 8       ;
; sm_miso~0                                                                           ; 8       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[1]                             ; 8       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[7]~22         ; 8       ;
; my_uart_rx:my_uart_rx|rx_data_reg[7]~1                                              ; 8       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|cnt8[4]                   ; 8       ;
; my_uart_tx:my_uart_tx|tx_count[1]                                                   ; 8       ;
; my_uart_tx:my_uart_tx|tx_count[2]                                                   ; 8       ;
; my_uart_tx:my_uart_tx|tx_count[0]                                                   ; 8       ;
; linkSIO                                                                             ; 8       ;
; rs232_rx7to7~0                                                                      ; 7       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Equal3~2                           ; 7       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|cnt8[3]                   ; 7       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|cnt8[1]                   ; 7       ;
; my_uart_tx:my_uart_tx|tx_count[3]                                                   ; 7       ;
; Equal4~4                                                                            ; 7       ;
; Equal3~2                                                                            ; 7       ;
; Equal2~7                                                                            ; 7       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Equal3~3                           ; 6       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[2]                        ; 6       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[1]                        ; 6       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[4]                        ; 6       ;
; check_pin:check_pin_instance|tx_count[1]                                            ; 6       ;
; rs232_rx                                                                            ; 6       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[6]~12                        ; 6       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out_sign                         ; 6       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|bps_sel                            ; 6       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[2]                        ; 6       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[0]                        ; 6       ;
; linkUSH                                                                             ; 6       ;
; uart_top7to7:uart_top7to7|Add0~62                                                   ; 5       ;
; uart_top7to7:uart_top7to7|Add0~37                                                   ; 5       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[5]~10                          ; 5       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[0]~6                           ; 5       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~52                            ; 5       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~17                            ; 5       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|bps_sel                            ; 5       ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                               ; 5       ;
; check_pin:check_pin_instance|tx_counter[2]~19                                       ; 5       ;
; check_pin:check_pin_instance|tx_counter[7]~3                                        ; 5       ;
; check_pin:check_pin_instance|tx_count[0]                                            ; 5       ;
; speed_select:speed_select|cnt_rx[0]~21                                              ; 5       ;
; speed_select:speed_select|cnt_rx[7]                                                 ; 5       ;
; speed_select:speed_select|cnt_rx[5]~13                                              ; 5       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|cnt8[2]~10                ; 5       ;
; speed_select:speed_select|cnt_tx[0]~21                                              ; 5       ;
; speed_select:speed_select|cnt_tx[7]                                                 ; 5       ;
; speed_select:speed_select|cnt_tx[5]~13                                              ; 5       ;
; my_uart_rx:my_uart_rx|rx_data_reg[7]~0                                              ; 5       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[1]                        ; 5       ;
; flag_reg                                                                            ; 5       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_ok                               ; 5       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|Decoder0~2                ; 4       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|Decoder0~0                ; 4       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[0]                        ; 4       ;
; check_pin:check_pin_instance|tx_data[7]~1                                           ; 4       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|data_valid                         ; 4       ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                                 ; 4       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|LessThan1~0               ; 4       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|cnt8[0]                   ; 4       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|data_count[7]             ; 4       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|data_count[6]             ; 4       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|data_count[0]             ; 4       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[3]                        ; 4       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[2]                        ; 4       ;
; Current.IDLE                                                                        ; 4       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|receive_status            ; 4       ;
; Rx_cmd[16]                                                                          ; 4       ;
; Equal2~3                                                                            ; 4       ;
; check_pin:check_pin_instance|tx_counter[12]~25                                      ; 3       ;
; my_uart_rx:my_uart_rx|Mux2~0                                                        ; 3       ;
; speed_select:speed_select|cnt_rx[2]                                                 ; 3       ;
; speed_select:speed_select|cnt_rx[1]                                                 ; 3       ;
; speed_select:speed_select|cnt_rx[4]                                                 ; 3       ;
; speed_select:speed_select|cnt_rx[3]                                                 ; 3       ;
; speed_select:speed_select|cnt_rx[5]                                                 ; 3       ;
; speed_select:speed_select|cnt_rx[6]                                                 ; 3       ;
; speed_select:speed_select|cnt_rx[8]                                                 ; 3       ;
; my_uart_rx:my_uart_rx|Mux7~3                                                        ; 3       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[4]                             ; 3       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[5]                             ; 3       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[7]                             ; 3       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[8]                             ; 3       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|sign_delay                         ; 3       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Equal6~0                           ; 3       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|LessThan0~0                           ; 3       ;
; spi_ctrl:spi_ctrl_instance|rst_count[4]~5                                           ; 3       ;
; spi_ctrl:spi_ctrl_instance|clk_count[4]~5                                           ; 3       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[7]~16         ; 3       ;
; speed_select:speed_select|cnt_tx[2]                                                 ; 3       ;
; speed_select:speed_select|cnt_tx[1]                                                 ; 3       ;
; speed_select:speed_select|cnt_tx[4]                                                 ; 3       ;
; speed_select:speed_select|cnt_tx[3]                                                 ; 3       ;
; speed_select:speed_select|cnt_tx[5]                                                 ; 3       ;
; speed_select:speed_select|cnt_tx[6]                                                 ; 3       ;
; speed_select:speed_select|cnt_tx[8]                                                 ; 3       ;
; my_uart_tx:my_uart_tx|Decoder0~0                                                    ; 3       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_tx_db[4]~15           ; 3       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|data_count[3]             ; 3       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|data_count[2]             ; 3       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|data_count[5]             ; 3       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|data_count[4]~5           ; 3       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|data_count[4]             ; 3       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|data_count[1]             ; 3       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[0]                           ; 3       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[4]~7          ; 3       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[3]                        ; 3       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[3]~1                         ; 3       ;
; my_uart_rx:my_uart_rx|rx_data_reg[0]                                                ; 3       ;
; linkPUL                                                                             ; 3       ;
; Buff_temp[3]                                                                        ; 3       ;
; Buff_temp[2]                                                                        ; 3       ;
; Buff_temp[10]                                                                       ; 3       ;
; Buff_temp[9]                                                                        ; 3       ;
; Buff_temp[0]                                                                        ; 3       ;
; Buff_temp[1]                                                                        ; 3       ;
; Buff_temp[11]                                                                       ; 3       ;
; Buff_temp[12]                                                                       ; 3       ;
; Buff_temp[5]                                                                        ; 3       ;
; Buff_temp[7]                                                                        ; 3       ;
; Buff_temp[6]                                                                        ; 3       ;
; Buff_temp[8]                                                                        ; 3       ;
; Buff_temp[13]                                                                       ; 3       ;
; Buff_temp[15]                                                                       ; 3       ;
; Buff_temp[14]                                                                       ; 3       ;
; Buff_temp[4]                                                                        ; 3       ;
; Rx_cmd[10]                                                                          ; 3       ;
; Rx_cmd[17]                                                                          ; 3       ;
; Rx_cmd[18]                                                                          ; 3       ;
; Equal2~4                                                                            ; 3       ;
; Rx_cmd[4]                                                                           ; 2       ;
; uart_top7to7:uart_top7to7|rst_cnt[0]                                                ; 2       ;
; spi_ctrl:spi_ctrl_instance|rst_count[0]                                             ; 2       ;
; uart_top7to7:uart_top7to7|Add0~12                                                   ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|Equal4~3                           ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[11]                            ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[10]~24                         ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[10]                            ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[9]                             ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[8]                             ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[12]                            ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[7]                             ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[6]                             ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[4]                             ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[5]                             ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[3]                             ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[0]                             ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[2]                             ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[1]                             ; 2       ;
; check_pin:check_pin_instance|tx_end                                                 ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~57                            ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|Decoder0~5                ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|Decoder0~4                ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|Decoder0~3                ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|Decoder0~1                ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|Decoder0~3                         ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|Decoder0~2                         ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|Decoder0~1                         ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_sign~1                        ; 2       ;
; check_pin:check_pin_instance|tx_start                                               ; 2       ;
; check_pin:check_pin_instance|tx_counter[15]                                         ; 2       ;
; check_pin:check_pin_instance|tx_counter[14]                                         ; 2       ;
; check_pin:check_pin_instance|tx_counter[13]                                         ; 2       ;
; check_pin:check_pin_instance|tx_counter[12]                                         ; 2       ;
; check_pin:check_pin_instance|tx_counter[11]                                         ; 2       ;
; check_pin:check_pin_instance|tx_counter[10]                                         ; 2       ;
; check_pin:check_pin_instance|tx_counter[2]                                          ; 2       ;
; check_pin:check_pin_instance|tx_counter[1]                                          ; 2       ;
; check_pin:check_pin_instance|tx_counter[0]                                          ; 2       ;
; check_pin:check_pin_instance|tx_counter[3]                                          ; 2       ;
; check_pin:check_pin_instance|tx_counter[5]                                          ; 2       ;
; check_pin:check_pin_instance|tx_counter[4]                                          ; 2       ;
; check_pin:check_pin_instance|tx_counter[6]                                          ; 2       ;
; check_pin:check_pin_instance|tx_counter[8]                                          ; 2       ;
; check_pin:check_pin_instance|tx_counter[7]                                          ; 2       ;
; check_pin:check_pin_instance|tx_counter[9]                                          ; 2       ;
; check_pin:check_pin_instance|tx_data[7]~0                                           ; 2       ;
; my_uart_rx:my_uart_rx|rx_data_temp[1]~4                                             ; 2       ;
; my_uart_rx:my_uart_rx|Mux8~0                                                        ; 2       ;
; my_uart_rx:my_uart_rx|rx_data_temp[7]~1                                             ; 2       ;
; my_uart_rx:my_uart_rx|rx_data_temp[7]~0                                             ; 2       ;
; my_uart_rx:my_uart_rx|rx_complete_reg                                               ; 2       ;
; speed_select:speed_select|cnt_rx[0]                                                 ; 2       ;
; speed_select:speed_select|always2~1                                                 ; 2       ;
; speed_select:speed_select|cnt_rx[11]                                                ; 2       ;
; speed_select:speed_select|cnt_rx[10]~5                                              ; 2       ;
; speed_select:speed_select|cnt_rx[10]                                                ; 2       ;
; speed_select:speed_select|cnt_rx[12]                                                ; 2       ;
; speed_select:speed_select|cnt_rx[9]                                                 ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[9]                             ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[0]                             ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[2]                             ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[3]                             ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[11]                            ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|always1~0                          ; 2       ;
; spi_ctrl:spi_ctrl_instance|rst_count[7]                                             ; 2       ;
; spi_ctrl:spi_ctrl_instance|rst_count[6]                                             ; 2       ;
; spi_ctrl:spi_ctrl_instance|rst_count[5]                                             ; 2       ;
; spi_ctrl:spi_ctrl_instance|rst_count[4]                                             ; 2       ;
; spi_ctrl:spi_ctrl_instance|rst_count[3]                                             ; 2       ;
; spi_ctrl:spi_ctrl_instance|rst_count[2]                                             ; 2       ;
; spi_ctrl:spi_ctrl_instance|clk_count[7]                                             ; 2       ;
; spi_ctrl:spi_ctrl_instance|clk_count[5]                                             ; 2       ;
; spi_ctrl:spi_ctrl_instance|clk_count[6]                                             ; 2       ;
; spi_ctrl:spi_ctrl_instance|clk_count[4]                                             ; 2       ;
; spi_ctrl:spi_ctrl_instance|clk_count[3]                                             ; 2       ;
; spi_ctrl:spi_ctrl_instance|clk_count[2]                                             ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_rx_dbr[4]             ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_rx_dbr[5]             ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_rx_dbr[7]             ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_rx_dbr[6]             ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_rx_dbr[3]             ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_rx_dbr[2]             ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_rx_dbr[1]             ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_rx_dbr[0]             ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[6]                         ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[1]                         ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[0]                         ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[2]                         ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[5]                         ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[4]                         ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[3]                         ; 2       ;
; speed_select:speed_select|cnt_tx[0]                                                 ; 2       ;
; speed_select:speed_select|always4~1                                                 ; 2       ;
; speed_select:speed_select|cnt_tx[11]                                                ; 2       ;
; speed_select:speed_select|cnt_tx[10]~5                                              ; 2       ;
; speed_select:speed_select|cnt_tx[10]                                                ; 2       ;
; speed_select:speed_select|cnt_tx[12]                                                ; 2       ;
; speed_select:speed_select|cnt_tx[9]                                                 ; 2       ;
; my_uart_rx:my_uart_rx|rx_data_temp[5]                                               ; 2       ;
; my_uart_rx:my_uart_rx|rx_data_temp[0]                                               ; 2       ;
; my_uart_rx:my_uart_rx|rx_data_temp[3]                                               ; 2       ;
; my_uart_rx:my_uart_rx|rx_data_temp[1]                                               ; 2       ;
; my_uart_rx:my_uart_rx|rx_data_temp[2]                                               ; 2       ;
; my_uart_rx:my_uart_rx|rx_data_temp[6]                                               ; 2       ;
; my_uart_rx:my_uart_rx|rx_data_temp[7]                                               ; 2       ;
; my_uart_rx:my_uart_rx|rx_data_temp[4]                                               ; 2       ;
; my_uart_rx:my_uart_rx|rx_data_reg[5]                                                ; 2       ;
; Equal0~2                                                                            ; 2       ;
; Flag_temp                                                                           ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_tx_db[4]              ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_tx_db[7]              ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_tx_db[6]              ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_tx_db[5]              ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_tx_db[0]              ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_tx_db[3]              ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_tx_db[1]              ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_tx_db[2]              ; 2       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[3]                           ; 2       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[1]                           ; 2       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[2]                           ; 2       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add2~0                             ; 2       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[4]~5                         ; 2       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[4]                           ; 2       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[5]                           ; 2       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[6]                           ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[3]            ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[2]            ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[7]            ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[5]            ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[4]            ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[6]            ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[1]            ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[0]            ; 2       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[6]                           ; 2       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[1]                           ; 2       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[0]                           ; 2       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[2]                           ; 2       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[5]                           ; 2       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[4]                           ; 2       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[3]                           ; 2       ;
; my_uart_rx:my_uart_rx|rx_data_reg[3]                                                ; 2       ;
; Equal1~0                                                                            ; 2       ;
; Equal0~1                                                                            ; 2       ;
; my_uart_rx:my_uart_rx|rx_data_reg[1]                                                ; 2       ;
; my_uart_rx:my_uart_rx|rx_data_reg[6]                                                ; 2       ;
; my_uart_rx:my_uart_rx|rx_data_reg[4]                                                ; 2       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_clkr                  ; 2       ;
; Buff_temp[16]                                                                       ; 2       ;
; Buff_temp[18]                                                                       ; 2       ;
; Buff_temp[17]                                                                       ; 2       ;
; Buff_temp[19]                                                                       ; 2       ;
; Buff_temp[21]                                                                       ; 2       ;
; Buff_temp[23]                                                                       ; 2       ;
; Buff_temp[20]                                                                       ; 2       ;
; Buff_temp[22]                                                                       ; 2       ;
; Rx_cmd[9]                                                                           ; 2       ;
; Rx_cmd[2]                                                                           ; 2       ;
; Equal2~5                                                                            ; 2       ;
; Rx_cmd[3]                                                                           ; 2       ;
; Equal5~2                                                                            ; 2       ;
; Rx_cmd[0]                                                                           ; 2       ;
; BusB[61]~7                                                                          ; 2       ;
; Equal4~5                                                                            ; 1       ;
; uart_top7to7:uart_top7to7|rst_cnt[1]                                                ; 1       ;
; uart_top7to7:uart_top7to7|Add0~67COUT1_82                                           ; 1       ;
; uart_top7to7:uart_top7to7|Add0~67                                                   ; 1       ;
; uart_top7to7:uart_top7to7|Add0~65                                                   ; 1       ;
; uart_top7to7:uart_top7to7|rst_cnt[2]                                                ; 1       ;
; uart_top7to7:uart_top7to7|Add0~60                                                   ; 1       ;
; uart_top7to7:uart_top7to7|rst_cnt[3]                                                ; 1       ;
; uart_top7to7:uart_top7to7|Add0~57COUT1_84                                           ; 1       ;
; uart_top7to7:uart_top7to7|Add0~57                                                   ; 1       ;
; uart_top7to7:uart_top7to7|Add0~55                                                   ; 1       ;
; uart_top7to7:uart_top7to7|rst_cnt[4]                                                ; 1       ;
; uart_top7to7:uart_top7to7|Add0~52COUT1_86                                           ; 1       ;
; uart_top7to7:uart_top7to7|Add0~52                                                   ; 1       ;
; uart_top7to7:uart_top7to7|Add0~50                                                   ; 1       ;
; uart_top7to7:uart_top7to7|rst_cnt[5]                                                ; 1       ;
; uart_top7to7:uart_top7to7|Add0~47COUT1_88                                           ; 1       ;
; uart_top7to7:uart_top7to7|Add0~47                                                   ; 1       ;
; uart_top7to7:uart_top7to7|Add0~45                                                   ; 1       ;
; uart_top7to7:uart_top7to7|rst_cnt[6]                                                ; 1       ;
; uart_top7to7:uart_top7to7|Add0~42COUT1_90                                           ; 1       ;
; uart_top7to7:uart_top7to7|Add0~42                                                   ; 1       ;
; uart_top7to7:uart_top7to7|Add0~40                                                   ; 1       ;
; uart_top7to7:uart_top7to7|rst_cnt[7]                                                ; 1       ;
; uart_top7to7:uart_top7to7|Add0~35                                                   ; 1       ;
; uart_top7to7:uart_top7to7|rst_cnt[8]                                                ; 1       ;
; uart_top7to7:uart_top7to7|Add0~32COUT1_92                                           ; 1       ;
; uart_top7to7:uart_top7to7|Add0~32                                                   ; 1       ;
; uart_top7to7:uart_top7to7|Add0~30                                                   ; 1       ;
; uart_top7to7:uart_top7to7|rst_cnt[9]                                                ; 1       ;
; uart_top7to7:uart_top7to7|Add0~27COUT1_94                                           ; 1       ;
; uart_top7to7:uart_top7to7|Add0~27                                                   ; 1       ;
; uart_top7to7:uart_top7to7|Add0~25                                                   ; 1       ;
; uart_top7to7:uart_top7to7|rst_cnt[10]                                               ; 1       ;
; uart_top7to7:uart_top7to7|Add0~22COUT1_96                                           ; 1       ;
; uart_top7to7:uart_top7to7|Add0~22                                                   ; 1       ;
; uart_top7to7:uart_top7to7|Add0~20                                                   ; 1       ;
; uart_top7to7:uart_top7to7|rst_cnt[11]                                               ; 1       ;
; uart_top7to7:uart_top7to7|Add0~17COUT1_98                                           ; 1       ;
; uart_top7to7:uart_top7to7|Add0~17                                                   ; 1       ;
; uart_top7to7:uart_top7to7|Add0~15                                                   ; 1       ;
; uart_top7to7:uart_top7to7|rst_cnt[12]                                               ; 1       ;
; spi_ctrl:spi_ctrl_instance|clk_count[0]~15COUT1_24                                  ; 1       ;
; spi_ctrl:spi_ctrl_instance|clk_count[0]~15                                          ; 1       ;
; spi_ctrl:spi_ctrl_instance|clk_count[0]                                             ; 1       ;
; uart_top7to7:uart_top7to7|Add0~10                                                   ; 1       ;
; uart_top7to7:uart_top7to7|rst_cnt[13]                                               ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|Equal4~2                           ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[11]~26COUT1_54                 ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[11]~26                         ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[9]~22COUT1_52                  ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[9]~22                          ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[8]~20COUT1_50                  ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[8]~20                          ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|Equal4~1                           ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[7]~16COUT1_48                  ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[7]~16                          ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[6]~14COUT1_46                  ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[6]~14                          ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[4]~12COUT1_44                  ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[4]~12                          ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|Equal4~0                           ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[3]~8COUT1_42                   ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[3]~8                           ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[2]~4COUT1_40                   ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[2]~4                           ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[1]~2COUT1_38                   ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[1]~2                           ; 1       ;
; my_uart_tx:my_uart_tx|tx_complete_reg~1                                             ; 1       ;
; my_uart_tx:my_uart_tx|Mux5~1                                                        ; 1       ;
; my_uart_rx:my_uart_rx|rx_complete_reg~1                                             ; 1       ;
; speed_select:speed_select|LessThan0~1                                               ; 1       ;
; speed_select:speed_select|LessThan0~0                                               ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~62COUT1_90                    ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~62                            ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~60                            ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~55                            ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~50                            ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~47COUT1_78                    ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~47                            ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~45                            ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~42COUT1_80                    ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~42                            ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~40                            ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~37COUT1_84                    ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~37                            ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~35                            ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~32COUT1_92                    ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~32                            ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~30                            ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~25                            ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~22COUT1_82                    ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~22                            ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~20                            ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~15                            ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~12COUT1_86                    ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~12                            ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~10                            ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~7COUT1_88                     ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~7                             ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~5                             ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~2COUT1_76                     ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~2                             ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add0~0                             ; 1       ;
; spi_ctrl:spi_ctrl_instance|rst_count[1]~13COUT1_22                                  ; 1       ;
; spi_ctrl:spi_ctrl_instance|rst_count[1]~13                                          ; 1       ;
; spi_ctrl:spi_ctrl_instance|rst_count[1]                                             ; 1       ;
; spi_ctrl:spi_ctrl_instance|clk_count[1]~13COUT1_26                                  ; 1       ;
; spi_ctrl:spi_ctrl_instance|clk_count[1]~13                                          ; 1       ;
; spi_ctrl:spi_ctrl_instance|clk_count[1]                                             ; 1       ;
; uart_top7to7:uart_top7to7|Add0~7COUT1_100                                           ; 1       ;
; uart_top7to7:uart_top7to7|Add0~7                                                    ; 1       ;
; uart_top7to7:uart_top7to7|Add0~5                                                    ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_sign~2                        ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|Decoder0~0                         ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[3]~9COUT1_23              ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[3]~9                      ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_sign~0                        ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[2]~7COUT1_21              ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[2]~7                      ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[1]~5COUT1_19              ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[1]~5                      ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[0]~1COUT1_17              ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[0]~1                      ; 1       ;
; speed_select:speed_select|LessThan3~1                                               ; 1       ;
; speed_select:speed_select|LessThan3~0                                               ; 1       ;
; my_uart_tx:my_uart_tx|tx_enable_reg~0                                               ; 1       ;
; check_pin:check_pin_instance|LessThan0~4                                            ; 1       ;
; check_pin:check_pin_instance|tx_counter[14]~29COUT1_68                              ; 1       ;
; check_pin:check_pin_instance|tx_counter[14]~29                                      ; 1       ;
; check_pin:check_pin_instance|LessThan0~3                                            ; 1       ;
; check_pin:check_pin_instance|tx_counter[13]~27COUT1_66                              ; 1       ;
; check_pin:check_pin_instance|tx_counter[13]~27                                      ; 1       ;
; check_pin:check_pin_instance|tx_counter[11]~23COUT1_64                              ; 1       ;
; check_pin:check_pin_instance|tx_counter[11]~23                                      ; 1       ;
; check_pin:check_pin_instance|tx_counter[10]~21COUT1_62                              ; 1       ;
; check_pin:check_pin_instance|tx_counter[10]~21                                      ; 1       ;
; check_pin:check_pin_instance|LessThan0~2                                            ; 1       ;
; check_pin:check_pin_instance|LessThan0~1                                            ; 1       ;
; check_pin:check_pin_instance|LessThan0~0                                            ; 1       ;
; check_pin:check_pin_instance|tx_counter[1]~17COUT1_48                               ; 1       ;
; check_pin:check_pin_instance|tx_counter[1]~17                                       ; 1       ;
; check_pin:check_pin_instance|tx_counter[0]~15COUT1_46                               ; 1       ;
; check_pin:check_pin_instance|tx_counter[0]~15                                       ; 1       ;
; check_pin:check_pin_instance|tx_counter[3]~13COUT1_50                               ; 1       ;
; check_pin:check_pin_instance|tx_counter[3]~13                                       ; 1       ;
; check_pin:check_pin_instance|tx_counter[5]~11COUT1_54                               ; 1       ;
; check_pin:check_pin_instance|tx_counter[5]~11                                       ; 1       ;
; check_pin:check_pin_instance|tx_counter[4]~9COUT1_52                                ; 1       ;
; check_pin:check_pin_instance|tx_counter[4]~9                                        ; 1       ;
; check_pin:check_pin_instance|tx_counter[6]~7COUT1_56                                ; 1       ;
; check_pin:check_pin_instance|tx_counter[6]~7                                        ; 1       ;
; check_pin:check_pin_instance|tx_counter[8]~5COUT1_58                                ; 1       ;
; check_pin:check_pin_instance|tx_counter[8]~5                                        ; 1       ;
; check_pin:check_pin_instance|tx_counter[9]~1COUT1_60                                ; 1       ;
; check_pin:check_pin_instance|tx_counter[9]~1                                        ; 1       ;
; check_pin:check_pin_instance|end_ready                                              ; 1       ;
; my_uart_rx:my_uart_rx|Mux6~2                                                        ; 1       ;
; my_uart_rx:my_uart_rx|rx_data_temp[0]~6                                             ; 1       ;
; my_uart_rx:my_uart_rx|Mux5~0                                                        ; 1       ;
; my_uart_rx:my_uart_rx|rx_enable_reg~0                                               ; 1       ;
; speed_select:speed_select|always2~4                                                 ; 1       ;
; speed_select:speed_select|always2~3                                                 ; 1       ;
; speed_select:speed_select|always2~2                                                 ; 1       ;
; speed_select:speed_select|cnt_rx[2]~25COUT1_39                                      ; 1       ;
; speed_select:speed_select|cnt_rx[2]~25                                              ; 1       ;
; speed_select:speed_select|cnt_rx[1]~23COUT1_37                                      ; 1       ;
; speed_select:speed_select|cnt_rx[1]~23                                              ; 1       ;
; speed_select:speed_select|cnt_rx[4]~19COUT1_43                                      ; 1       ;
; speed_select:speed_select|cnt_rx[4]~19                                              ; 1       ;
; speed_select:speed_select|cnt_rx[3]~17COUT1_41                                      ; 1       ;
; speed_select:speed_select|cnt_rx[3]~17                                              ; 1       ;
; speed_select:speed_select|cnt_rx[7]~15COUT1_47                                      ; 1       ;
; speed_select:speed_select|cnt_rx[7]~15                                              ; 1       ;
; speed_select:speed_select|cnt_rx[6]~11COUT1_45                                      ; 1       ;
; speed_select:speed_select|cnt_rx[6]~11                                              ; 1       ;
; speed_select:speed_select|cnt_rx[8]~9COUT1_49                                       ; 1       ;
; speed_select:speed_select|cnt_rx[8]~9                                               ; 1       ;
; speed_select:speed_select|cnt_rx[11]~7COUT1_53                                      ; 1       ;
; speed_select:speed_select|cnt_rx[11]~7                                              ; 1       ;
; speed_select:speed_select|always2~0                                                 ; 1       ;
; speed_select:speed_select|cnt_rx[9]~1COUT1_51                                       ; 1       ;
; speed_select:speed_select|cnt_rx[9]~1                                               ; 1       ;
; my_uart_rx:my_uart_rx|Mux7~2                                                        ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[10]                            ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[6]                             ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Equal3~1                           ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[12]                            ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Equal3~0                           ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|WideNor0~0                         ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Add1~0                             ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|always1~1                          ; 1       ;
; spi_ctrl:spi_ctrl_instance|rst_count[6]~9COUT1_30                                   ; 1       ;
; spi_ctrl:spi_ctrl_instance|rst_count[6]~9                                           ; 1       ;
; spi_ctrl:spi_ctrl_instance|rst_count[5]~7COUT1_28                                   ; 1       ;
; spi_ctrl:spi_ctrl_instance|rst_count[5]~7                                           ; 1       ;
; spi_ctrl:spi_ctrl_instance|LessThan1~0                                              ; 1       ;
; spi_ctrl:spi_ctrl_instance|rst_count[3]~3COUT1_26                                   ; 1       ;
; spi_ctrl:spi_ctrl_instance|rst_count[3]~3                                           ; 1       ;
; spi_ctrl:spi_ctrl_instance|rst_count[2]~1COUT1_24                                   ; 1       ;
; spi_ctrl:spi_ctrl_instance|rst_count[2]~1                                           ; 1       ;
; spi_ctrl:spi_ctrl_instance|clk_count[5]~9COUT1_32                                   ; 1       ;
; spi_ctrl:spi_ctrl_instance|clk_count[5]~9                                           ; 1       ;
; spi_ctrl:spi_ctrl_instance|clk_count[6]~7COUT1_34                                   ; 1       ;
; spi_ctrl:spi_ctrl_instance|clk_count[6]~7                                           ; 1       ;
; spi_ctrl:spi_ctrl_instance|LessThan0~0                                              ; 1       ;
; spi_ctrl:spi_ctrl_instance|clk_count[3]~3COUT1_30                                   ; 1       ;
; spi_ctrl:spi_ctrl_instance|clk_count[3]~3                                           ; 1       ;
; spi_ctrl:spi_ctrl_instance|clk_count[2]~1COUT1_28                                   ; 1       ;
; spi_ctrl:spi_ctrl_instance|clk_count[2]~1                                           ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[7]~21         ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|Equal0~0                  ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[7]~20         ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[7]~19         ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[7]~18         ; 1       ;
; uart_top7to7:uart_top7to7|Add0~0                                                    ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[1]~0                      ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg~20                           ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg~19                           ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg~18                           ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg~17                           ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg~16                           ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg~15                           ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg~14                           ; 1       ;
; speed_select:speed_select|always4~4                                                 ; 1       ;
; speed_select:speed_select|always4~3                                                 ; 1       ;
; speed_select:speed_select|always4~2                                                 ; 1       ;
; speed_select:speed_select|cnt_tx[2]~25COUT1_39                                      ; 1       ;
; speed_select:speed_select|cnt_tx[2]~25                                              ; 1       ;
; speed_select:speed_select|cnt_tx[1]~23COUT1_37                                      ; 1       ;
; speed_select:speed_select|cnt_tx[1]~23                                              ; 1       ;
; speed_select:speed_select|cnt_tx[4]~19COUT1_43                                      ; 1       ;
; speed_select:speed_select|cnt_tx[4]~19                                              ; 1       ;
; speed_select:speed_select|cnt_tx[3]~17COUT1_41                                      ; 1       ;
; speed_select:speed_select|cnt_tx[3]~17                                              ; 1       ;
; speed_select:speed_select|cnt_tx[7]~15COUT1_47                                      ; 1       ;
; speed_select:speed_select|cnt_tx[7]~15                                              ; 1       ;
; speed_select:speed_select|cnt_tx[6]~11COUT1_45                                      ; 1       ;
; speed_select:speed_select|cnt_tx[6]~11                                              ; 1       ;
; speed_select:speed_select|cnt_tx[8]~9COUT1_49                                       ; 1       ;
; speed_select:speed_select|cnt_tx[8]~9                                               ; 1       ;
; speed_select:speed_select|cnt_tx[11]~7COUT1_53                                      ; 1       ;
; speed_select:speed_select|cnt_tx[11]~7                                              ; 1       ;
; speed_select:speed_select|always4~0                                                 ; 1       ;
; speed_select:speed_select|cnt_tx[9]~1COUT1_51                                       ; 1       ;
; speed_select:speed_select|cnt_tx[9]~1                                               ; 1       ;
; check_pin:check_pin_instance|tx_data[0]~reg0                                        ; 1       ;
; check_pin:check_pin_instance|tx_data[1]~reg0                                        ; 1       ;
; check_pin:check_pin_instance|tx_data[4]~reg0                                        ; 1       ;
; Selector1~0                                                                         ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|cnt8[0]~9COUT1_17         ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|cnt8[0]~9                 ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_mosir~0               ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|cnt8[3]~5COUT1_23         ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|cnt8[3]~5                 ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|Mux0~3                    ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|Mux0~2                    ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_tx_db[6]~11COUT1_34   ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_tx_db[6]~11           ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_tx_db[5]~9COUT1_32    ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_tx_db[5]~9            ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|Mux0~1                    ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_tx_db[0]~7COUT1_24    ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_tx_db[0]~7            ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|Mux0~0                    ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_tx_db[3]~5COUT1_30    ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_tx_db[3]~5            ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|cnt8[2]~3COUT1_21         ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|cnt8[2]~3                 ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_tx_db[1]~3COUT1_26    ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_tx_db[1]~3            ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|cnt8[1]~1COUT1_19         ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|cnt8[1]~1                 ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_tx_db[2]~1COUT1_28    ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_tx_db[2]~1            ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|data_count[3]~13COUT1_26  ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|data_count[3]~13          ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|data_count[2]~11COUT1_24  ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|data_count[2]~11          ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|Equal1~1                  ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|data_count[5]~7COUT1_28   ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|data_count[5]~7           ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|data_count[6]~3COUT1_30   ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|data_count[6]~3           ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|Equal1~0                  ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|data_count[1]~1COUT1_22   ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|data_count[1]~1           ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|rs_tx~3                            ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Mux13~1                            ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|Mux13~0                            ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[3]~11COUT1_24                ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[3]~11                        ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[1]~9COUT1_20                 ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[1]~9                         ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[2]~7COUT1_22                 ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[2]~7                         ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|rs_tx~2                            ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|rs_tx~1                            ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|rs_tx~0                            ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[5]~3COUT1_26                 ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[5]~3                         ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[3]~15COUT1_37 ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[3]~15         ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[2]~13COUT1_35 ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[2]~13         ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|Equal2~1                  ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[5]~9COUT1_39  ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[5]~9          ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[6]~5COUT1_41  ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[6]~5          ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|Equal2~0                  ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[1]~3COUT1_33  ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[1]~3          ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[0]~1COUT1_31  ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|recv_detect[0]~1          ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_ok~1                             ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[1]~11COUT1_30                ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[1]~11                        ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[0]~9COUT1_28                 ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[0]~9                         ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[2]~7COUT1_32                 ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[2]~7                         ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_ok~0                             ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[5]~5COUT1_36                 ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[5]~5                         ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[4]~3COUT1_34                 ; 1       ;
; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[4]~3                         ; 1       ;
; my_uart_tx:my_uart_tx|tx_data_reg[0]                                                ; 1       ;
; my_uart_tx:my_uart_tx|Mux4~1                                                        ; 1       ;
; my_uart_tx:my_uart_tx|tx_data_reg[1]                                                ; 1       ;
; my_uart_tx:my_uart_tx|Mux4~0                                                        ; 1       ;
; always2~0                                                                           ; 1       ;
; my_uart_rx:my_uart_rx|rx_data_reg[2]                                                ; 1       ;
; my_uart_rx:my_uart_rx|rx_data_reg[7]                                                ; 1       ;
; Equal0~0                                                                            ; 1       ;
; spi_ctrl:spi_ctrl_instance|spi_master:spi_master_instance|spi_mosir                 ; 1       ;
; spi_ctrl:spi_ctrl_instance|cs_n                                                     ; 1       ;
; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|rs_tx                              ; 1       ;
; BusA[17]~24                                                                         ; 1       ;
; BusA[17]~23                                                                         ; 1       ;
; BusA[17]~22                                                                         ; 1       ;
; my_uart_tx:my_uart_tx|uart_tx~0                                                     ; 1       ;
; my_uart_tx:my_uart_tx|uart_tx_reg~en                                                ; 1       ;
; my_uart_tx:my_uart_tx|uart_tx_reg                                                   ; 1       ;
; Equal4~3                                                                            ; 1       ;
; WideNor1~0                                                                          ; 1       ;
; Rx_cmd[1]                                                                           ; 1       ;
; Equal3~1                                                                            ; 1       ;
; Rx_cmd[11]                                                                          ; 1       ;
; Equal3~0                                                                            ; 1       ;
; Equal2~6                                                                            ; 1       ;
; Equal4~2                                                                            ; 1       ;
; Equal5~1                                                                            ; 1       ;
; Equal5~0                                                                            ; 1       ;
; Rx_cmd[12]                                                                          ; 1       ;
; Equal2~2                                                                            ; 1       ;
; Rx_cmd[5]                                                                           ; 1       ;
; Rx_cmd[7]                                                                           ; 1       ;
; Rx_cmd[6]                                                                           ; 1       ;
; Equal2~1                                                                            ; 1       ;
; Rx_cmd[13]                                                                          ; 1       ;
; Rx_cmd[15]                                                                          ; 1       ;
; Rx_cmd[19]                                                                          ; 1       ;
; Equal2~0                                                                            ; 1       ;
; Rx_cmd[21]                                                                          ; 1       ;
; Rx_cmd[23]                                                                          ; 1       ;
; Rx_cmd[20]                                                                          ; 1       ;
; led~reg0                                                                            ; 1       ;
; BusB[57]~6                                                                          ; 1       ;
; BusB[54]~5                                                                          ; 1       ;
+-------------------------------------------------------------------------------------+---------+


+----------------------------------------------+
; Routing Usage Summary                        ;
+-----------------------+----------------------+
; Routing Resource Type ; Usage                ;
+-----------------------+----------------------+
; C4s                   ; 168 / 1,624 ( 10 % ) ;
; Direct links          ; 175 / 1,930 ( 9 % )  ;
; Global clocks         ; 4 / 4 ( 100 % )      ;
; LAB clocks            ; 25 / 56 ( 45 % )     ;
; LUT chains            ; 24 / 513 ( 5 % )     ;
; Local interconnects   ; 517 / 1,930 ( 27 % ) ;
; R4s                   ; 254 / 1,472 ( 17 % ) ;
+-----------------------+----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.59) ; Number of LABs  (Total = 51) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 2                            ;
; 2                                          ; 2                            ;
; 3                                          ; 0                            ;
; 4                                          ; 3                            ;
; 5                                          ; 0                            ;
; 6                                          ; 2                            ;
; 7                                          ; 1                            ;
; 8                                          ; 3                            ;
; 9                                          ; 3                            ;
; 10                                         ; 35                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.27) ; Number of LABs  (Total = 51) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 42                           ;
; 1 Clock                            ; 42                           ;
; 1 Clock enable                     ; 13                           ;
; 1 Sync. clear                      ; 5                            ;
; 2 Async. clears                    ; 5                            ;
; 2 Clocks                           ; 9                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 8.94) ; Number of LABs  (Total = 51) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 2                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 3                            ;
; 5                                           ; 0                            ;
; 6                                           ; 2                            ;
; 7                                           ; 1                            ;
; 8                                           ; 3                            ;
; 9                                           ; 1                            ;
; 10                                          ; 31                           ;
; 11                                          ; 2                            ;
; 12                                          ; 2                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.75) ; Number of LABs  (Total = 51) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 7                            ;
; 2                                               ; 4                            ;
; 3                                               ; 2                            ;
; 4                                               ; 8                            ;
; 5                                               ; 4                            ;
; 6                                               ; 4                            ;
; 7                                               ; 0                            ;
; 8                                               ; 10                           ;
; 9                                               ; 6                            ;
; 10                                              ; 4                            ;
; 11                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.51) ; Number of LABs  (Total = 51) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 2                            ;
; 3                                           ; 2                            ;
; 4                                           ; 3                            ;
; 5                                           ; 3                            ;
; 6                                           ; 4                            ;
; 7                                           ; 4                            ;
; 8                                           ; 6                            ;
; 9                                           ; 2                            ;
; 10                                          ; 6                            ;
; 11                                          ; 1                            ;
; 12                                          ; 3                            ;
; 13                                          ; 5                            ;
; 14                                          ; 3                            ;
; 15                                          ; 2                            ;
; 16                                          ; 2                            ;
; 17                                          ; 2                            ;
; 18                                          ; 0                            ;
; 19                                          ; 0                            ;
; 20                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Reserve all unused pins                      ; As input tri-stated ;
+----------------------------------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                 ;
+-----------------------------------------------+-------------------------------------------+-------------------+
; Source Clock(s)                               ; Destination Clock(s)                      ; Delay Added in ns ;
+-----------------------------------------------+-------------------------------------------+-------------------+
; speed_select:speed_select|buad_clk_rx_reg,I/O ; speed_select:speed_select|buad_clk_rx_reg ; 8.1               ;
; I/O                                           ; speed_select:speed_select|buad_clk_rx_reg ; 5.2               ;
+-----------------------------------------------+-------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                     ;
+---------------------------------------+---------------------------------------+-------------------+
; Source Register                       ; Destination Register                  ; Delay Added in ns ;
+---------------------------------------+---------------------------------------+-------------------+
; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; 2.445             ;
; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; 1.222             ;
; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; 1.222             ;
; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; 1.222             ;
; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; 1.175             ;
; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; 0.817             ;
+---------------------------------------+---------------------------------------+-------------------+
Note: This table only shows the top 6 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EPM570T100C5 for design "top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EPM240T100C5 is compatible
    Info (176445): Device EPM240T100I5 is compatible
    Info (176445): Device EPM240T100A5 is compatible
    Info (176445): Device EPM570T100I5 is compatible
    Info (176445): Device EPM570T100A5 is compatible
Critical Warning (169085): No exact pin location assignment(s) for 19 pins of 32 total pins. For the list of the pins please refer to the Input Pins, Output Pins, and Bidir Pins tables in the Fitter report and look for the user pins whose location is assigned by Fitter.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 8 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000 check_pin:check_pin_instance|tx_start
    Info (332111):    1.000          clk
    Info (332111):    1.000 my_uart_rx:my_uart_rx|rx_enable_reg
    Info (332111):    1.000 my_uart_tx:my_uart_tx|tx_complete_reg
    Info (332111):    1.000     rs232_rx
    Info (332111):    1.000 speed_select:speed_select|buad_clk_rx_reg
    Info (332111):    1.000 speed_select:speed_select|buad_clk_tx_reg
    Info (332111):    1.000 spi_ctrl:spi_ctrl_instance|spi_clk
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186215): Automatically promoted signal "clk" to use Global clock in PIN 12
Info (186216): Automatically promoted some destinations of signal "spi_ctrl:spi_ctrl_instance|spi_clk" to use Global clock
    Info (186217): Destination "spi_ctrl:spi_ctrl_instance|spi_clk" may be non-global or may not use global clock
Info (186215): Automatically promoted signal "speed_select:speed_select|buad_clk_rx_reg" to use Global clock
Info (186215): Automatically promoted signal "speed_select:speed_select|buad_clk_tx_reg" to use Global clock
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186468): Started processing fast register assignments
Info (186469): Finished processing fast register assignments
Info (176235): Finished register packing
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 19 (unused VREF, 3.3V VCCIO, 0 input, 0 output, 19 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 5 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 8 total pin(s) used --  32 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 13% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 13% of the available device resources in the region that extends from location X0_Y0 to location X13_Y8
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.66 seconds.
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (169064): Following 22 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin BusA[8] has a permanently disabled output enable
    Info (169065): Pin BusA[9] has a permanently disabled output enable
    Info (169065): Pin BusA[10] has a permanently disabled output enable
    Info (169065): Pin BusA[11] has a permanently disabled output enable
    Info (169065): Pin BusA[12] has a permanently disabled output enable
    Info (169065): Pin BusA[13] has a permanently disabled output enable
    Info (169065): Pin BusA[14] has a permanently disabled output enable
    Info (169065): Pin BusA[15] has a permanently disabled output enable
    Info (169065): Pin BusA[16] has a permanently disabled output enable
    Info (169065): Pin BusB[55] has a permanently disabled output enable
    Info (169065): Pin BusB[56] has a permanently disabled output enable
    Info (169065): Pin BusB[58] has a permanently disabled output enable
    Info (169065): Pin BusB[59] has a permanently disabled output enable
    Info (169065): Pin BusB[60] has a permanently disabled output enable
    Info (169065): Pin BusC[84] has a permanently disabled output enable
    Info (169065): Pin BusC[85] has a permanently disabled output enable
    Info (169065): Pin BusC[86] has a permanently disabled output enable
    Info (169065): Pin BusC[88] has a permanently disabled output enable
    Info (169065): Pin BusC[89] has a permanently disabled output enable
    Info (169065): Pin BusC[90] has a permanently disabled output enable
    Info (169065): Pin BusB[54] has a permanently disabled output enable
    Info (169065): Pin BusB[61] has a permanently disabled output enable
Info (144001): Generated suppressed messages file D:/code/CPLD/mcu_cpld_prd/Auto_Generator/pycpld/quartus-II/top_frdmk3s_board4/top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 791 megabytes
    Info: Processing ended: Wed Aug 02 16:08:30 2017
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/code/CPLD/mcu_cpld_prd/Auto_Generator/pycpld/quartus-II/top_frdmk3s_board4/top.fit.smsg.


