
object.riscv:	file format elf32-littleriscv

Disassembly of section .text:

80000000 <_start>:
80000000: 97 41 00 00  	auipc	gp, 4
80000004: 93 81 81 80  	addi	gp, gp, -2040
80000008: 93 0e 00 02  	li	t4, 32
8000000c: d7 fe 0e 0d  	vsetvli	t4, t4, e32, m1, ta, ma
80000010: b7 2e 00 00  	lui	t4, 2
80000014: f3 ae 0e 30  	csrrs	t4, mstatus, t4
80000018: 93 0e 00 00  	li	t4, 0
8000001c: 73 23 50 80  	csrr	t1, 2053
80000020: f3 23 60 80  	csrr	t2, 2054
80000024: 13 0e 00 40  	li	t3, 1024
80000028: 33 03 c3 03  	mul	t1, t1, t3
8000002c: 33 01 73 00  	add	sp, t1, t2
80000030: 13 02 00 00  	li	tp, 0
80000034: 73 2f 10 80  	csrr	t5, 2049
80000038: 13 0e 00 40  	li	t3, 1024
8000003c: 33 0f cf 03  	mul	t5, t5, t3
80000040: 33 84 e3 01  	add	s0, t2, t5

80000044 <.Lpcrel_hi1>:
80000044: 17 35 00 00  	auipc	a0, 3
80000048: 13 05 85 fc  	addi	a0, a0, -56

8000004c <.Lpcrel_hi2>:
8000004c: 17 36 00 00  	auipc	a2, 3
80000050: 13 06 06 fc  	addi	a2, a2, -64
80000054: 63 08 c5 00  	beq	a0, a2, 0x80000064 <.Ltmp0>

80000058 <.Ltmp1>:
80000058: 23 20 05 00  	sw	zero, 0(a0)
8000005c: 13 05 45 00  	addi	a0, a0, 4
80000060: e3 6c c5 fe  	bltu	a0, a2, 0x80000058 <.Ltmp1>

80000064 <.Ltmp0>:
80000064: f3 22 30 80  	csrr	t0, 2051
80000068: 03 a3 02 00  	lw	t1, 0(t0)
8000006c: 03 a5 42 00  	lw	a0, 4(t0)
80000070: 83 a3 02 03  	lw	t2, 48(t0)
80000074: 03 ae 42 03  	lw	t3, 52(t0)

80000078 <.Lpcrel_hi3>:
80000078: 97 3e 00 00  	auipc	t4, 3
8000007c: 93 8e 8e f8  	addi	t4, t4, -120

80000080 <.Lpcrel_hi4>:
80000080: 17 3f 00 00  	auipc	t5, 3
80000084: 13 0f 4f f8  	addi	t5, t5, -124
80000088: 23 a0 7e 00  	sw	t2, 0(t4)
8000008c: 23 20 cf 01  	sw	t3, 0(t5)

80000090 <.Lpcrel_hi5>:
80000090: 97 0f 00 00  	auipc	t6, 0
80000094: 93 8f 8f 01  	addi	t6, t6, 24
80000098: 73 90 5f 30  	csrw	mtvec, t6
8000009c: e7 00 03 00  	jalr	t1
800000a0: 0b 40 00 00  	endprg	x0, x0, x0
800000a4: 6f 00 40 00  	j	0x800000a8 <spike_end>

800000a8 <spike_end>:
800000a8: 13 03 10 00  	li	t1, 1

800000ac <.Lpcrel_hi6>:
800000ac: 97 12 00 00  	auipc	t0, 1
800000b0: 93 82 42 f5  	addi	t0, t0, -172
800000b4: 23 a0 62 00  	sw	t1, 0(t0)

800000b8 <Attention>:
800000b8: 13 01 41 01  	addi	sp, sp, 20
800000bc: 23 26 11 fe  	sw	ra, -20(sp)
800000c0: 83 22 05 01  	lw	t0, 16(a0)
800000c4: 23 2e 51 fe  	sw	t0, -4(sp)
800000c8: 83 22 c5 00  	lw	t0, 12(a0)
800000cc: 23 2c 51 fe  	sw	t0, -8(sp)
800000d0: 83 22 05 00  	lw	t0, 0(a0)
800000d4: 23 2a 51 fe  	sw	t0, -12(sp)
800000d8: 83 22 85 00  	lw	t0, 8(a0)
800000dc: 23 28 51 fe  	sw	t0, -16(sp)
800000e0: 57 40 00 5e  	vmv.v.x	v0, zero
800000e4: ef 00 c0 27  	jal	0x80000360 <_Z13get_global_idj>
800000e8: 83 23 41 ff  	lw	t2, -12(sp)
800000ec: 03 25 01 ff  	lw	a0, -16(sp)
800000f0: 57 41 00 5e  	vmv.v.x	v2, zero
800000f4: d7 b0 0f a6  	vsra.vi	v1, v0, 31
800000f8: d7 b0 1e a2  	vsrl.vi	v1, v1, 29
800000fc: d7 80 00 02  	vadd.vv	v1, v0, v1
80000100: d7 b1 11 a6  	vsra.vi	v3, v1, 3
80000104: d7 30 1c 26  	vand.vi	v1, v1, -8
80000108: d7 80 00 0a  	vsub.vv	v1, v0, v1
8000010c: 57 32 11 96  	vsll.vi	v4, v1, 2
80000110: d7 42 45 02  	vadd.vx	v5, v4, a0
80000114: d7 b0 32 96  	vsll.vi	v1, v3, 5
80000118: b7 32 00 80  	lui	t0, 524291
8000011c: 03 a3 82 00  	lw	t1, 8(t0)
80000120: 57 c3 13 02  	vadd.vx	v6, v1, t2
80000124: 93 02 00 01  	li	t0, 16
80000128: d7 41 03 5e  	vmv.v.x	v3, t1

8000012c <.LBB0_1>:
8000012c: d7 43 30 02  	vadd.vx	v7, v3, zero
80000130: d7 01 61 02  	vadd.vv	v3, v6, v2
80000134: fb a1 01 00  	vlw12.v	v3, 0(v3)
80000138: 7b a4 02 00  	vlw12.v	v8, 0(v5)
8000013c: d7 11 74 a2  	vfmadd.vv	v3, v8, v7
80000140: 57 31 22 02  	vadd.vi	v2, v2, 4
80000144: d7 c3 02 5e  	vmv.v.x	v7, t0
80000148: 8b 82 02 02  	vadd12.vi	v5, v5, 32

8000014c <.Lpcrel_hi0>:
8000014c: 17 03 00 00  	auipc	t1, 0
80000150: 5b 30 c3 00  	setrpc	zero, t1, 12
80000154: db 9c 23 fc  	vbne	v2, v7, 0x8000012c <.LBB0_1>

80000158 <.LBB0_2>:
80000158: 5b 20 00 00  	join	zero, zero, 0
8000015c: 57 31 01 96  	vsll.vi	v2, v0, 2
80000160: 83 24 81 ff  	lw	s1, -8(sp)
80000164: d7 c2 24 02  	vadd.vx	v5, v2, s1
80000168: fb a3 02 00  	vlw12.v	v7, 0(v5)
8000016c: 57 43 00 5e  	vmv.v.x	v6, zero
80000170: d7 93 33 02  	vfadd.vv	v7, v3, v7
80000174: 7b e0 72 00  	vsw12.v	v7, 0(v5)
80000178: d7 41 45 02  	vadd.vx	v3, v4, a0
8000017c: 57 c4 13 02  	vadd.vx	v8, v1, t2
80000180: b7 32 00 80  	lui	t0, 524291
80000184: 03 a3 82 00  	lw	t1, 8(t0)
80000188: 8b 04 04 08  	vadd12.vi	v9, v8, 128
8000018c: 93 02 00 02  	li	t0, 32
80000190: 57 44 03 5e  	vmv.v.x	v8, t1

80000194 <.LBB0_3>:
80000194: 57 45 80 02  	vadd.vx	v10, v8, zero
80000198: 57 04 93 02  	vadd.vv	v8, v9, v6
8000019c: 7b 24 04 00  	vlw12.v	v8, 0(v8)
800001a0: fb a5 01 00  	vlw12.v	v11, 0(v3)
800001a4: 57 94 a5 a2  	vfmadd.vv	v8, v11, v10
800001a8: 57 33 62 02  	vadd.vi	v6, v6, 4
800001ac: 57 c5 02 5e  	vmv.v.x	v10, t0
800001b0: 8b 81 01 02  	vadd12.vi	v3, v3, 32

800001b4 <.Lpcrel_hi1>:
800001b4: 17 03 00 00  	auipc	t1, 0
800001b8: 5b 30 c3 00  	setrpc	zero, t1, 12
800001bc: db 1c 65 fc  	vbne	v6, v10, 0x80000194 <.LBB0_3>

800001c0 <.LBB0_4>:
800001c0: 5b 20 00 00  	join	zero, zero, 0
800001c4: 8b 01 00 02  	vadd12.vi	v3, v0, 32
800001c8: d7 31 31 96  	vsll.vi	v3, v3, 2
800001cc: 57 c3 34 02  	vadd.vx	v6, v3, s1
800001d0: fb 24 03 00  	vlw12.v	v9, 0(v6)
800001d4: 57 94 84 02  	vfadd.vv	v8, v8, v9
800001d8: 7b 60 83 00  	vsw12.v	v8, 0(v6)
800001dc: 8b 63 70 0a  	vfexp	v7, v7
800001e0: 7b 24 03 00  	vlw12.v	v8, 0(v6)
800001e4: 0b 64 80 0a  	vfexp	v8, v8
800001e8: 7b e0 72 00  	vsw12.v	v7, 0(v5)
800001ec: 7b 60 83 00  	vsw12.v	v8, 0(v6)
800001f0: 57 b0 00 02  	vadd.vi	v0, v0, 1
800001f4: 13 03 10 00  	li	t1, 1
800001f8: 93 02 00 02  	li	t0, 32
800001fc: d7 44 03 5e  	vmv.v.x	v9, t1
80000200: 83 23 c1 ff  	lw	t2, -4(sp)
80000204: 6f 00 c0 01  	j	0x80000220 <.LBB0_6>

80000208 <.LBB0_5>:
80000208: 5b 20 00 00  	join	zero, zero, 0
8000020c: 57 c5 02 5e  	vmv.v.x	v10, t0
80000210: 0b c0 00 04  	barrier	x0, x0, 1

80000214 <.Lpcrel_hi2>:
80000214: 17 03 00 00  	auipc	t1, 0
80000218: 5b 30 43 05  	setrpc	zero, t1, 84
8000021c: 5b 76 95 04  	vbgeu	v9, v10, 0x80000268 <.LBB0_8>

80000220 <.LBB0_6>:
80000220: 7b a5 02 00  	vlw12.v	v10, 0(v5)
80000224: 57 95 a4 2e  	<unknown>
80000228: fb 25 03 00  	vlw12.v	v11, 0(v6)
8000022c: 57 46 00 5e  	vmv.v.x	v12, zero
80000230: d7 95 b4 2e  	<unknown>
80000234: d7 b4 90 96  	vsll.vi	v9, v9, 1
80000238: 8b 96 14 00  	vsub12.vi	v13, v9, 1
8000023c: d7 06 d0 26  	vand.vv	v13, v13, v0

80000240 <.Lpcrel_hi3>:
80000240: 17 03 00 00  	auipc	t1, 0
80000244: 5b 30 83 fc  	setrpc	zero, t1, -56
80000248: db 10 d6 fc  	vbne	v13, v12, 0x80000208 <.LBB0_5>
8000024c: 7b a6 02 00  	vlw12.v	v12, 0(v5)
80000250: 57 15 a6 02  	vfadd.vv	v10, v10, v12
80000254: 7b e0 a2 00  	vsw12.v	v10, 0(v5)
80000258: 7b 25 03 00  	vlw12.v	v10, 0(v6)
8000025c: 57 15 b5 02  	vfadd.vv	v10, v11, v10
80000260: 7b 60 a3 00  	vsw12.v	v10, 0(v6)
80000264: 6f f0 5f fa  	j	0x80000208 <.LBB0_5>

80000268 <.LBB0_8>:
80000268: 5b 20 00 00  	join	zero, zero, 0
8000026c: 83 a2 c4 07  	lw	t0, 124(s1)
80000270: d7 44 00 5e  	vmv.v.x	v9, zero
80000274: 03 a3 c4 0f  	lw	t1, 252(s1)
80000278: 57 c0 02 5e  	vmv.v.x	v0, t0
8000027c: 57 10 70 82  	vfdiv.vv	v0, v7, v0
80000280: 7b e0 02 00  	vsw12.v	v0, 0(v5)
80000284: 57 40 03 5e  	vmv.v.x	v0, t1
80000288: 57 10 80 82  	vfdiv.vv	v0, v8, v0
8000028c: 7b 60 03 00  	vsw12.v	v0, 0(v6)
80000290: 57 40 45 02  	vadd.vx	v0, v4, a0
80000294: 0b 02 00 10  	vadd12.vi	v4, v0, 256
80000298: b7 32 00 80  	lui	t0, 524291
8000029c: 03 a3 82 00  	lw	t1, 8(t0)
800002a0: d7 c2 14 02  	vadd.vx	v5, v1, s1
800002a4: 93 02 00 01  	li	t0, 16
800002a8: 57 40 03 5e  	vmv.v.x	v0, t1

800002ac <.LBB0_9>:
800002ac: 57 43 00 02  	vadd.vx	v6, v0, zero
800002b0: 57 80 54 02  	vadd.vv	v0, v5, v9
800002b4: 7b 20 00 00  	vlw12.v	v0, 0(v0)
800002b8: fb 23 02 00  	vlw12.v	v7, 0(v4)
800002bc: 57 90 63 a2  	vfmadd.vv	v0, v7, v6
800002c0: d7 34 92 02  	vadd.vi	v9, v9, 4
800002c4: 57 c3 02 5e  	vmv.v.x	v6, t0
800002c8: 0b 02 02 02  	vadd12.vi	v4, v4, 32

800002cc <.Lpcrel_hi4>:
800002cc: 17 03 00 00  	auipc	t1, 0
800002d0: 5b 30 c3 00  	setrpc	zero, t1, 12
800002d4: db 1c 93 fc  	vbne	v9, v6, 0x800002ac <.LBB0_9>

800002d8 <.LBB0_10>:
800002d8: 5b 20 00 00  	join	zero, zero, 0
800002dc: d7 c2 23 02  	vadd.vx	v5, v2, t2
800002e0: 7b a3 02 00  	vlw12.v	v6, 0(v5)
800002e4: 57 42 00 5e  	vmv.v.x	v4, zero
800002e8: 57 10 03 02  	vfadd.vv	v0, v0, v6
800002ec: 7b e0 02 00  	vsw12.v	v0, 0(v5)
800002f0: 57 80 20 0a  	vsub.vv	v0, v2, v1
800002f4: 57 40 05 02  	vadd.vx	v0, v0, a0
800002f8: 0b 00 00 10  	vadd12.vi	v0, v0, 256
800002fc: d7 c0 14 02  	vadd.vx	v1, v1, s1
80000300: b7 32 00 80  	lui	t0, 524291
80000304: 03 a3 82 00  	lw	t1, 8(t0)
80000308: 8b 80 00 08  	vadd12.vi	v1, v1, 128
8000030c: 93 02 00 02  	li	t0, 32
80000310: 57 41 03 5e  	vmv.v.x	v2, t1

80000314 <.LBB0_11>:
80000314: d7 42 20 02  	vadd.vx	v5, v2, zero
80000318: 57 01 12 02  	vadd.vv	v2, v1, v4
8000031c: 7b 21 01 00  	vlw12.v	v2, 0(v2)
80000320: 7b 23 00 00  	vlw12.v	v6, 0(v0)
80000324: 57 11 53 a2  	vfmadd.vv	v2, v6, v5
80000328: 57 32 42 02  	vadd.vi	v4, v4, 4
8000032c: d7 c2 02 5e  	vmv.v.x	v5, t0
80000330: 0b 00 00 02  	vadd12.vi	v0, v0, 32

80000334 <.Lpcrel_hi5>:
80000334: 17 03 00 00  	auipc	t1, 0
80000338: 5b 30 c3 00  	setrpc	zero, t1, 12
8000033c: db 9c 42 fc  	vbne	v4, v5, 0x80000314 <.LBB0_11>

80000340 <.LBB0_12>:
80000340: 5b 20 00 00  	join	zero, zero, 0
80000344: 57 c0 33 02  	vadd.vx	v0, v3, t2
80000348: fb 20 00 00  	vlw12.v	v1, 0(v0)
8000034c: d7 90 20 02  	vfadd.vv	v1, v2, v1
80000350: 7b 60 10 00  	vsw12.v	v1, 0(v0)
80000354: 83 20 c1 fe  	lw	ra, -20(sp)
80000358: 13 01 c1 fe  	addi	sp, sp, -20
8000035c: 67 80 00 00  	ret

80000360 <_Z13get_global_idj>:
80000360: 13 01 41 00  	addi	sp, sp, 4
80000364: 23 2e 11 fe  	sw	ra, -4(sp)
80000368: 93 02 20 00  	li	t0, 2
8000036c: d7 c0 02 5e  	vmv.v.x	v1, t0

80000370 <.Lpcrel_hi0>:
80000370: 17 03 00 00  	auipc	t1, 0
80000374: 5b 30 c3 04  	setrpc	zero, t1, 76
80000378: 5b 88 00 02  	vbeq	v0, v1, 0x800003a8 <.LBB0_4>
8000037c: 93 02 10 00  	li	t0, 1
80000380: d7 c0 02 5e  	vmv.v.x	v1, t0

80000384 <.Lpcrel_hi1>:
80000384: 17 03 00 00  	auipc	t1, 0
80000388: 5b 30 83 03  	setrpc	zero, t1, 56
8000038c: 5b 82 00 02  	vbeq	v0, v1, 0x800003b0 <.LBB0_5>
80000390: d7 40 00 5e  	vmv.v.x	v1, zero

80000394 <.Lpcrel_hi2>:
80000394: 17 03 00 00  	auipc	t1, 0
80000398: 5b 30 83 02  	setrpc	zero, t1, 40
8000039c: 5b 9e 00 00  	vbne	v0, v1, 0x800003b8 <.LBB0_6>
800003a0: ef 00 80 10  	jal	0x800004a8 <__builtin_riscv_global_id_x>
800003a4: 6f 00 80 01  	j	0x800003bc <.LBB0_7>

800003a8 <.LBB0_4>:
800003a8: ef 00 40 16  	jal	0x8000050c <__builtin_riscv_global_id_z>
800003ac: 6f 00 00 01  	j	0x800003bc <.LBB0_7>

800003b0 <.LBB0_5>:
800003b0: ef 00 c0 12  	jal	0x800004dc <__builtin_riscv_global_id_y>
800003b4: 6f 00 80 00  	j	0x800003bc <.LBB0_7>

800003b8 <.LBB0_6>:
800003b8: 57 40 00 5e  	vmv.v.x	v0, zero

800003bc <.LBB0_7>:
800003bc: 5b 20 00 00  	join	zero, zero, 0
800003c0: 83 20 c1 ff  	lw	ra, -4(sp)
800003c4: 13 01 c1 ff  	addi	sp, sp, -4
800003c8: 67 80 00 00  	ret

800003cc <__builtin_riscv_workitem_id_x>:
800003cc: 13 01 41 00  	addi	sp, sp, 4
800003d0: 23 2e 11 fe  	sw	ra, -4(sp)
800003d4: 73 25 30 80  	csrr	a0, 2051
800003d8: 83 22 85 00  	lw	t0, 8(a0)
800003dc: 73 23 00 80  	csrr	t1, 2048
800003e0: 57 a1 08 52  	vid.v	v2
800003e4: 57 40 23 02  	vadd.vx	v0, v2, t1
800003e8: 03 2e 85 01  	lw	t3, 24(a0)
800003ec: 57 60 0e 8a  	vremu.vx	v0, v0, t3
800003f0: 83 20 c1 ff  	lw	ra, -4(sp)
800003f4: 13 01 c1 ff  	addi	sp, sp, -4
800003f8: 67 80 00 00  	ret

800003fc <__builtin_riscv_workitem_id_y>:
800003fc: 13 01 41 00  	addi	sp, sp, 4
80000400: 23 2e 11 fe  	sw	ra, -4(sp)
80000404: 73 25 30 80  	csrr	a0, 2051
80000408: 83 22 85 00  	lw	t0, 8(a0)
8000040c: 73 23 00 80  	csrr	t1, 2048
80000410: 57 a1 08 52  	vid.v	v2
80000414: 57 40 23 02  	vadd.vx	v0, v2, t1
80000418: 03 2e 85 01  	lw	t3, 24(a0)
8000041c: 83 2e c5 01  	lw	t4, 28(a0)
80000420: 33 8f ce 03  	mul	t5, t4, t3
80000424: 57 60 0f 8a  	vremu.vx	v0, v0, t5
80000428: 57 60 0e 82  	vdivu.vx	v0, v0, t3
8000042c: d7 c0 0e 5e  	vmv.v.x	v1, t4

80000430 <.hi2>:
80000430: 17 03 00 00  	auipc	t1, 0
80000434: 5b 30 43 01  	setrpc	zero, t1, 20
80000438: 5b c6 00 00  	vblt	v0, v1, 0x80000444 <.end2>
8000043c: 13 0f f0 ff  	li	t5, -1
80000440: 57 40 1f 02  	vadd.vx	v0, v1, t5

80000444 <.end2>:
80000444: 5b 20 00 00  	join	zero, zero, 0
80000448: 83 20 c1 ff  	lw	ra, -4(sp)
8000044c: 13 01 c1 ff  	addi	sp, sp, -4
80000450: 67 80 00 00  	ret

80000454 <__builtin_riscv_workitem_id_z>:
80000454: 13 01 41 00  	addi	sp, sp, 4
80000458: 23 2e 11 fe  	sw	ra, -4(sp)
8000045c: 73 25 30 80  	csrr	a0, 2051
80000460: 73 23 00 80  	csrr	t1, 2048
80000464: 57 a1 08 52  	vid.v	v2
80000468: 57 40 23 02  	vadd.vx	v0, v2, t1
8000046c: 03 2e 85 01  	lw	t3, 24(a0)
80000470: 83 2e c5 01  	lw	t4, 28(a0)
80000474: 03 2f 05 02  	lw	t5, 32(a0)
80000478: b3 8e ce 03  	mul	t4, t4, t3
8000047c: 57 e0 0e 82  	vdivu.vx	v0, v0, t4
80000480: d7 40 0f 5e  	vmv.v.x	v1, t5

80000484 <.hi3>:
80000484: 17 03 00 00  	auipc	t1, 0
80000488: 5b 30 43 01  	setrpc	zero, t1, 20
8000048c: 5b c6 00 00  	vblt	v0, v1, 0x80000498 <.end3>
80000490: 13 0f f0 ff  	li	t5, -1
80000494: 57 40 1f 02  	vadd.vx	v0, v1, t5

80000498 <.end3>:
80000498: 5b 20 00 00  	join	zero, zero, 0
8000049c: 83 20 c1 ff  	lw	ra, -4(sp)
800004a0: 13 01 c1 ff  	addi	sp, sp, -4
800004a4: 67 80 00 00  	ret

800004a8 <__builtin_riscv_global_id_x>:
800004a8: 13 01 41 00  	addi	sp, sp, 4
800004ac: 23 2e 11 fe  	sw	ra, -4(sp)
800004b0: ef f0 df f1  	jal	0x800003cc <__builtin_riscv_workitem_id_x>
800004b4: 73 25 30 80  	csrr	a0, 2051
800004b8: 73 23 80 80  	csrr	t1, 2056
800004bc: 03 2e 85 01  	lw	t3, 24(a0)
800004c0: 83 2e 45 02  	lw	t4, 36(a0)
800004c4: b3 0f c3 03  	mul	t6, t1, t3
800004c8: b3 8f df 01  	add	t6, t6, t4
800004cc: 57 c0 0f 02  	vadd.vx	v0, v0, t6
800004d0: 83 20 c1 ff  	lw	ra, -4(sp)
800004d4: 13 01 c1 ff  	addi	sp, sp, -4
800004d8: 67 80 00 00  	ret

800004dc <__builtin_riscv_global_id_y>:
800004dc: 13 01 41 00  	addi	sp, sp, 4
800004e0: 23 2e 11 fe  	sw	ra, -4(sp)
800004e4: ef f0 9f f1  	jal	0x800003fc <__builtin_riscv_workitem_id_y>
800004e8: 73 23 90 80  	csrr	t1, 2057
800004ec: 83 23 c5 01  	lw	t2, 28(a0)
800004f0: 83 2e 85 02  	lw	t4, 40(a0)
800004f4: 33 0e 73 02  	mul	t3, t1, t2
800004f8: 33 0e de 01  	add	t3, t3, t4
800004fc: 57 40 0e 02  	vadd.vx	v0, v0, t3
80000500: 83 20 c1 ff  	lw	ra, -4(sp)
80000504: 13 01 c1 ff  	addi	sp, sp, -4
80000508: 67 80 00 00  	ret

8000050c <__builtin_riscv_global_id_z>:
8000050c: 13 01 41 00  	addi	sp, sp, 4
80000510: 23 2e 11 fe  	sw	ra, -4(sp)
80000514: ef f0 1f f4  	jal	0x80000454 <__builtin_riscv_workitem_id_z>
80000518: 73 25 30 80  	csrr	a0, 2051
8000051c: 73 23 a0 80  	csrr	t1, 2058
80000520: 83 23 05 02  	lw	t2, 32(a0)
80000524: 03 2e c5 02  	lw	t3, 44(a0)
80000528: b3 83 63 02  	mul	t2, t2, t1
8000052c: b3 83 c3 01  	add	t2, t2, t3
80000530: 57 c0 03 02  	vadd.vx	v0, v0, t2
80000534: 83 20 c1 ff  	lw	ra, -4(sp)
80000538: 13 01 c1 ff  	addi	sp, sp, -4
8000053c: 67 80 00 00  	ret
