TimeQuest Timing Analyzer report for Project2
Sat Oct 24 03:23:20 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'
 13. Slow Model Setup: 'Clock10'
 14. Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Hold: 'Clock10'
 16. Slow Model Minimum Pulse Width: 'Clock10'
 17. Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'
 28. Fast Model Setup: 'Clock10'
 29. Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'
 30. Fast Model Hold: 'Clock10'
 31. Fast Model Minimum Pulse Width: 'Clock10'
 32. Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Setup Transfers
 43. Hold Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Project2                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Timing.sdc    ; OK     ; Sat Oct 24 03:23:19 2015 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                             ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+
; Clock Name                           ; Type      ; Period  ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                 ; Targets                                  ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+
; Clock10                              ; Base      ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                        ; { CLOCK_50 }                             ;
; PLL_inst|altpll_component|pll|clk[0] ; Generated ; 500.000 ; 2.0 MHz   ; 0.000 ; 250.000 ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; Clock10 ; PLL_inst|altpll_component|pll|inclk[0] ; { PLL_inst|altpll_component|pll|clk[0] } ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+


+---------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                   ;
+-----------+-----------------+--------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                           ; Note ;
+-----------+-----------------+--------------------------------------+------+
; 55.62 MHz ; 55.62 MHz       ; PLL_inst|altpll_component|pll|clk[0] ;      ;
+-----------+-----------------+--------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------+
; Slow Model Setup Summary                                       ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 193.347 ; 0.000         ;
; Clock10                              ; 193.515 ; 0.000         ;
+--------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Slow Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 0.615 ; 0.000         ;
; Clock10                              ; 3.764 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                         ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; Clock10                              ; 50.000  ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 247.436 ; 0.000         ;
+--------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                            ;
+---------+-----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                 ; To Node                                                                                                ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 193.347 ; KEY[3]                                                                                                    ; DataMemory:datamem|key_reg[3]                                                                          ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.096      ; 6.787      ;
; 193.368 ; KEY[0]                                                                                                    ; DataMemory:datamem|key_reg[0]                                                                          ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.096      ; 6.766      ;
; 193.373 ; KEY[1]                                                                                                    ; DataMemory:datamem|key_reg[1]                                                                          ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.096      ; 6.761      ;
; 193.406 ; KEY[2]                                                                                                    ; DataMemory:datamem|key_reg[2]                                                                          ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.096      ; 6.728      ;
; 196.575 ; SW[6]                                                                                                     ; DataMemory:datamem|sw_reg[6]                                                                           ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.104      ; 3.567      ;
; 196.605 ; SW[7]                                                                                                     ; DataMemory:datamem|sw_reg[7]                                                                           ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.104      ; 3.537      ;
; 196.698 ; SW[5]                                                                                                     ; DataMemory:datamem|sw_reg[5]                                                                           ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.104      ; 3.444      ;
; 196.859 ; SW[1]                                                                                                     ; DataMemory:datamem|sw_reg[1]                                                                           ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.096      ; 3.275      ;
; 196.934 ; SW[0]                                                                                                     ; DataMemory:datamem|sw_reg[0]                                                                           ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.096      ; 3.200      ;
; 196.993 ; SW[3]                                                                                                     ; DataMemory:datamem|sw_reg[3]                                                                           ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.096      ; 3.141      ;
; 197.019 ; SW[4]                                                                                                     ; DataMemory:datamem|sw_reg[4]                                                                           ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.096      ; 3.115      ;
; 197.107 ; SW[2]                                                                                                     ; DataMemory:datamem|sw_reg[2]                                                                           ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.096      ; 3.027      ;
; 197.151 ; SW[9]                                                                                                     ; DataMemory:datamem|sw_reg[9]                                                                           ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.102      ; 2.989      ;
; 197.436 ; SW[8]                                                                                                     ; DataMemory:datamem|sw_reg[8]                                                                           ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.102      ; 2.704      ;
; 241.011 ; Register:pc|dataOut[9]                                                                                    ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_datain_reg1 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.094      ; 9.043      ;
; 241.047 ; Register:pc|dataOut[8]                                                                                    ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_datain_reg1 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.094      ; 9.007      ;
; 241.120 ; Register:pc|dataOut[4]                                                                                    ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_datain_reg1 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.085      ; 8.925      ;
; 241.141 ; Register:pc|dataOut[7]                                                                                    ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_datain_reg1 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.094      ; 8.913      ;
; 241.158 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_we_reg        ; DPRF:dprf|Register:reg1|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 8.806      ;
; 241.158 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_we_reg        ; DPRF:dprf|Register:reg3|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 8.806      ;
; 241.158 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg0  ; DPRF:dprf|Register:reg1|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 8.806      ;
; 241.158 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg1  ; DPRF:dprf|Register:reg1|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 8.806      ;
; 241.158 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg2  ; DPRF:dprf|Register:reg1|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 8.806      ;
; 241.158 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg3  ; DPRF:dprf|Register:reg1|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 8.806      ;
; 241.158 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg4  ; DPRF:dprf|Register:reg1|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 8.806      ;
; 241.158 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg5  ; DPRF:dprf|Register:reg1|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 8.806      ;
; 241.158 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg6  ; DPRF:dprf|Register:reg1|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 8.806      ;
; 241.158 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg7  ; DPRF:dprf|Register:reg1|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 8.806      ;
; 241.158 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg8  ; DPRF:dprf|Register:reg1|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 8.806      ;
; 241.158 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg9  ; DPRF:dprf|Register:reg1|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 8.806      ;
; 241.158 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg10 ; DPRF:dprf|Register:reg1|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 8.806      ;
; 241.158 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg0  ; DPRF:dprf|Register:reg3|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 8.806      ;
; 241.158 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg1  ; DPRF:dprf|Register:reg3|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 8.806      ;
; 241.158 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg2  ; DPRF:dprf|Register:reg3|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 8.806      ;
; 241.158 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg3  ; DPRF:dprf|Register:reg3|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 8.806      ;
; 241.158 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg4  ; DPRF:dprf|Register:reg3|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 8.806      ;
; 241.158 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg5  ; DPRF:dprf|Register:reg3|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 8.806      ;
; 241.158 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg6  ; DPRF:dprf|Register:reg3|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 8.806      ;
; 241.158 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg7  ; DPRF:dprf|Register:reg3|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 8.806      ;
; 241.158 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg8  ; DPRF:dprf|Register:reg3|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 8.806      ;
; 241.158 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg9  ; DPRF:dprf|Register:reg3|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 8.806      ;
; 241.158 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg10 ; DPRF:dprf|Register:reg3|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.074     ; 8.806      ;
; 241.252 ; Register:pc|dataOut[5]                                                                                    ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_datain_reg1 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.085      ; 8.793      ;
; 241.288 ; Register:pc|dataOut[6]                                                                                    ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_datain_reg1 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.094      ; 8.766      ;
; 241.378 ; Register:pc|dataOut[2]                                                                                    ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_datain_reg1 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.085      ; 8.667      ;
; 241.383 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_we_reg        ; DPRF:dprf|Register:reg14|dataOut[16]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 8.592      ;
; 241.383 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_we_reg        ; DPRF:dprf|Register:reg0|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.582      ;
; 241.383 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg0  ; DPRF:dprf|Register:reg14|dataOut[16]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 8.592      ;
; 241.383 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg1  ; DPRF:dprf|Register:reg14|dataOut[16]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 8.592      ;
; 241.383 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg2  ; DPRF:dprf|Register:reg14|dataOut[16]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 8.592      ;
; 241.383 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg3  ; DPRF:dprf|Register:reg14|dataOut[16]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 8.592      ;
; 241.383 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg4  ; DPRF:dprf|Register:reg14|dataOut[16]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 8.592      ;
; 241.383 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg5  ; DPRF:dprf|Register:reg14|dataOut[16]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 8.592      ;
; 241.383 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg6  ; DPRF:dprf|Register:reg14|dataOut[16]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 8.592      ;
; 241.383 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg7  ; DPRF:dprf|Register:reg14|dataOut[16]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 8.592      ;
; 241.383 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg8  ; DPRF:dprf|Register:reg14|dataOut[16]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 8.592      ;
; 241.383 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg9  ; DPRF:dprf|Register:reg14|dataOut[16]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 8.592      ;
; 241.383 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg10 ; DPRF:dprf|Register:reg14|dataOut[16]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 8.592      ;
; 241.383 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg0  ; DPRF:dprf|Register:reg0|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.582      ;
; 241.383 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg1  ; DPRF:dprf|Register:reg0|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.582      ;
; 241.383 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg2  ; DPRF:dprf|Register:reg0|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.582      ;
; 241.383 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg3  ; DPRF:dprf|Register:reg0|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.582      ;
; 241.383 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg4  ; DPRF:dprf|Register:reg0|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.582      ;
; 241.383 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg5  ; DPRF:dprf|Register:reg0|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.582      ;
; 241.383 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg6  ; DPRF:dprf|Register:reg0|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.582      ;
; 241.383 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg7  ; DPRF:dprf|Register:reg0|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.582      ;
; 241.383 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg8  ; DPRF:dprf|Register:reg0|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.582      ;
; 241.383 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg9  ; DPRF:dprf|Register:reg0|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.582      ;
; 241.383 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg10 ; DPRF:dprf|Register:reg0|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.582      ;
; 241.385 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_we_reg        ; DPRF:dprf|Register:reg6|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.580      ;
; 241.385 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg0  ; DPRF:dprf|Register:reg6|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.580      ;
; 241.385 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg1  ; DPRF:dprf|Register:reg6|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.580      ;
; 241.385 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg2  ; DPRF:dprf|Register:reg6|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.580      ;
; 241.385 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg3  ; DPRF:dprf|Register:reg6|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.580      ;
; 241.385 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg4  ; DPRF:dprf|Register:reg6|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.580      ;
; 241.385 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg5  ; DPRF:dprf|Register:reg6|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.580      ;
; 241.385 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg6  ; DPRF:dprf|Register:reg6|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.580      ;
; 241.385 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg7  ; DPRF:dprf|Register:reg6|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.580      ;
; 241.385 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg8  ; DPRF:dprf|Register:reg6|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.580      ;
; 241.385 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg9  ; DPRF:dprf|Register:reg6|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.580      ;
; 241.385 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg10 ; DPRF:dprf|Register:reg6|dataOut[16]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.073     ; 8.580      ;
; 241.389 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_we_reg        ; DPRF:dprf|Register:reg10|dataOut[16]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 8.586      ;
; 241.389 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg0  ; DPRF:dprf|Register:reg10|dataOut[16]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 8.586      ;
; 241.389 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg1  ; DPRF:dprf|Register:reg10|dataOut[16]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 8.586      ;
; 241.389 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg2  ; DPRF:dprf|Register:reg10|dataOut[16]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 8.586      ;
; 241.389 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg3  ; DPRF:dprf|Register:reg10|dataOut[16]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 8.586      ;
; 241.389 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg4  ; DPRF:dprf|Register:reg10|dataOut[16]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 8.586      ;
; 241.389 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg5  ; DPRF:dprf|Register:reg10|dataOut[16]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 8.586      ;
; 241.389 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg6  ; DPRF:dprf|Register:reg10|dataOut[16]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 8.586      ;
; 241.389 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg7  ; DPRF:dprf|Register:reg10|dataOut[16]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 8.586      ;
; 241.389 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg8  ; DPRF:dprf|Register:reg10|dataOut[16]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 8.586      ;
; 241.389 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg9  ; DPRF:dprf|Register:reg10|dataOut[16]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 8.586      ;
; 241.389 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg10 ; DPRF:dprf|Register:reg10|dataOut[16]                                                                   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 8.586      ;
; 241.490 ; Register:pc|dataOut[11]                                                                                   ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_datain_reg1 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.094      ; 8.564      ;
; 241.502 ; Register:pc|dataOut[3]                                                                                    ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a8~porta_datain_reg1 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.085      ; 8.543      ;
; 241.505 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_we_reg        ; DPRF:dprf|Register:reg1|dataOut[12]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.457      ;
; 241.505 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg0  ; DPRF:dprf|Register:reg1|dataOut[12]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.457      ;
; 241.505 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg1  ; DPRF:dprf|Register:reg1|dataOut[12]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.457      ;
; 241.505 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg2  ; DPRF:dprf|Register:reg1|dataOut[12]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.457      ;
; 241.505 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg3  ; DPRF:dprf|Register:reg1|dataOut[12]                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.076     ; 8.457      ;
+---------+-----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock10'                                                                                                                       ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 193.515 ; SevenSeg:hex1|dOut[2]~2_OTERM47 ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.107     ; 6.378      ;
; 194.080 ; SevenSeg:hex1|dOut[6]~6_OTERM55 ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.107     ; 5.813      ;
; 194.112 ; SevenSeg:hex1|dOut[3]~3_OTERM49 ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.107     ; 5.781      ;
; 194.253 ; SevenSeg:hex1|dOut[5]~5_OTERM53 ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.107     ; 5.640      ;
; 194.361 ; SevenSeg:hex1|dOut[0]~0_OTERM43 ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.107     ; 5.532      ;
; 194.364 ; SevenSeg:hex1|dOut[4]~4_OTERM51 ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.107     ; 5.529      ;
; 194.367 ; DataMemory:datamem|ledr[6]      ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.108     ; 5.525      ;
; 194.379 ; SevenSeg:hex1|dOut[1]~1_OTERM45 ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.107     ; 5.514      ;
; 194.480 ; DataMemory:datamem|ledg[0]      ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.099     ; 5.421      ;
; 194.480 ; DataMemory:datamem|ledg[3]      ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.099     ; 5.421      ;
; 194.831 ; DataMemory:datamem|ledr[7]      ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.106     ; 5.063      ;
; 194.874 ; DataMemory:datamem|ledr[8]      ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.092     ; 5.034      ;
; 194.929 ; DataMemory:datamem|ledr[4]      ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.106     ; 4.965      ;
; 194.966 ; DataMemory:datamem|ledg[5]      ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.106     ; 4.928      ;
; 194.969 ; DataMemory:datamem|ledr[3]      ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.106     ; 4.925      ;
; 194.984 ; DataMemory:datamem|ledr[5]      ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.106     ; 4.910      ;
; 194.991 ; DataMemory:datamem|ledg[4]      ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.106     ; 4.903      ;
; 195.072 ; DataMemory:datamem|ledr[9]      ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.096     ; 4.832      ;
; 195.199 ; DataMemory:datamem|ledr[1]      ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.093     ; 4.708      ;
; 195.254 ; DataMemory:datamem|ledg[7]      ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.106     ; 4.640      ;
; 195.288 ; DataMemory:datamem|ledg[1]      ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.106     ; 4.606      ;
; 195.290 ; DataMemory:datamem|ledg[2]      ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.106     ; 4.604      ;
; 195.294 ; DataMemory:datamem|ledg[6]      ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.106     ; 4.600      ;
; 195.345 ; DataMemory:datamem|ledr[2]      ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.093     ; 4.562      ;
; 195.581 ; SevenSeg:hex2|dOut[6]~6_OTERM41 ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.104     ; 4.315      ;
; 195.601 ; SevenSeg:hex2|dOut[5]~5_OTERM39 ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.104     ; 4.295      ;
; 195.688 ; SevenSeg:hex3|dOut[1]~1_OTERM17 ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.100     ; 4.212      ;
; 195.703 ; DataMemory:datamem|ledr[0]      ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.106     ; 4.191      ;
; 195.805 ; SevenSeg:hex3|dOut[2]~2_OTERM19 ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.100     ; 4.095      ;
; 195.842 ; SevenSeg:hex0|dOut[4]~4_OTERM9  ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.063      ;
; 195.845 ; SevenSeg:hex0|dOut[5]~5_OTERM11 ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.060      ;
; 195.846 ; SevenSeg:hex0|dOut[6]~6_OTERM13 ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.059      ;
; 195.855 ; SevenSeg:hex3|dOut[6]~6_OTERM27 ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.100     ; 4.045      ;
; 195.866 ; SevenSeg:hex0|dOut[2]~2_OTERM5  ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.039      ;
; 195.868 ; SevenSeg:hex0|dOut[3]~3_OTERM7  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.037      ;
; 195.885 ; SevenSeg:hex3|dOut[4]~4_OTERM23 ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 4.020      ;
; 195.908 ; SevenSeg:hex2|dOut[3]~3_OTERM35 ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.104     ; 3.988      ;
; 195.913 ; SevenSeg:hex2|dOut[2]~2_OTERM33 ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.104     ; 3.983      ;
; 195.936 ; SevenSeg:hex2|dOut[4]~4_OTERM37 ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.104     ; 3.960      ;
; 195.945 ; SevenSeg:hex2|dOut[0]~0_OTERM29 ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.104     ; 3.951      ;
; 195.957 ; SevenSeg:hex2|dOut[1]~1_OTERM31 ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.104     ; 3.939      ;
; 195.980 ; SevenSeg:hex3|dOut[5]~5_OTERM25 ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.100     ; 3.920      ;
; 196.206 ; SevenSeg:hex0|dOut[1]~1_OTERM3  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 3.699      ;
; 196.211 ; SevenSeg:hex3|dOut[0]~0_OTERM15 ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.100     ; 3.689      ;
; 196.216 ; SevenSeg:hex3|dOut[3]~3_OTERM21 ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 3.689      ;
; 196.236 ; SevenSeg:hex0|dOut[0]~0_OTERM1  ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.095     ; 3.669      ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.615 ; pcIn[1]                              ; Register:pc|dataOut[1]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.901      ;
; 0.618 ; pcIn[0]                              ; Register:pc|dataOut[0]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.904      ;
; 0.636 ; Register:pc|dataOut[1]               ; pcIn[1]                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.922      ;
; 0.643 ; Register:pc|dataOut[0]               ; pcIn[0]                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.929      ;
; 1.130 ; pcIn[7]                              ; Register:pc|dataOut[7]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.418      ;
; 1.140 ; pcIn[11]                             ; Register:pc|dataOut[11]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.428      ;
; 1.148 ; pcIn[6]                              ; Register:pc|dataOut[6]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.436      ;
; 1.157 ; DataMemory:datamem|sw_reg[7]         ; DPRF:dprf|Register:reg8|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.449      ;
; 1.167 ; DataMemory:datamem|sw_reg[5]         ; DPRF:dprf|Register:reg12|dataOut[5]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.459      ;
; 1.207 ; Register:pc|dataOut[2]               ; Controller:controller|ctrl_alu_op[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.493      ;
; 1.272 ; pcIn[12]                             ; Register:pc|dataOut[12]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.560      ;
; 1.278 ; pcIn[9]                              ; Register:pc|dataOut[9]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.566      ;
; 1.424 ; DataMemory:datamem|sw_reg[4]         ; DPRF:dprf|Register:reg2|dataOut[4]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 1.715      ;
; 1.447 ; Register:pc|dataOut[12]              ; Controller:controller|ctrl_alu_op[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.733      ;
; 1.474 ; pcIn[10]                             ; Register:pc|dataOut[10]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.762      ;
; 1.531 ; Register:pc|dataOut[10]              ; Controller:controller|ctrl_alu_op[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.817      ;
; 1.550 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg4|dataOut[6]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.008      ; 1.844      ;
; 1.550 ; DataMemory:datamem|sw_reg[6]         ; DPRF:dprf|Register:reg4|dataOut[6]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.840      ;
; 1.551 ; Controller:controller|ctrl_alu_op[5] ; ALU:alu|out[2]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.846      ;
; 1.593 ; Register:pc|dataOut[11]              ; Controller:controller|ctrl_alu_op[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.879      ;
; 1.634 ; ALU:alu|out[1]                       ; ALU:alu|out[1]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.920      ;
; 1.668 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg2|dataOut[4]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.955      ;
; 1.795 ; Register:pc|dataOut[6]               ; Controller:controller|ctrl_alu_op[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.081      ;
; 1.870 ; ALU:alu|out[22]                      ; DPRF:dprf|Register:reg10|dataOut[22] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.011     ; 2.145      ;
; 1.876 ; Register:pc|dataOut[4]               ; Controller:controller|ctrl_alu_op[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.162      ;
; 1.899 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg0|dataOut[9]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 2.180      ;
; 1.910 ; Register:pc|dataOut[5]               ; Controller:controller|ctrl_alu_op[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.196      ;
; 1.942 ; Register:pc|dataOut[7]               ; Controller:controller|ctrl_alu_op[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.228      ;
; 1.963 ; Controller:controller|ctrl_alu_op[5] ; ALU:alu|out[4]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.026      ; 2.275      ;
; 1.993 ; ALU:alu|out[6]                       ; DPRF:dprf|Register:reg4|dataOut[6]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.278      ;
; 2.012 ; Register:pc|dataOut[10]              ; Controller:controller|ctrl_alu_op[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 2.307      ;
; 2.036 ; DataMemory:datamem|sw_reg[7]         ; DPRF:dprf|Register:reg12|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.328      ;
; 2.036 ; Register:pc|dataOut[8]               ; Controller:controller|ctrl_alu_op[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.322      ;
; 2.056 ; DataMemory:datamem|sw_reg[7]         ; DPRF:dprf|Register:reg14|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.348      ;
; 2.059 ; DataMemory:datamem|sw_reg[7]         ; DPRF:dprf|Register:reg10|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.351      ;
; 2.061 ; DataMemory:datamem|sw_reg[5]         ; DPRF:dprf|Register:reg14|dataOut[5]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.353      ;
; 2.064 ; DataMemory:datamem|sw_reg[5]         ; DPRF:dprf|Register:reg10|dataOut[5]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.356      ;
; 2.072 ; Register:pc|dataOut[9]               ; Controller:controller|ctrl_alu_op[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.358      ;
; 2.096 ; Register:pc|dataOut[12]              ; Controller:controller|ctrl_out[5]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.018      ; 2.400      ;
; 2.098 ; Controller:controller|ctrl_out[2]    ; DataMemory:datamem|key_reg[3]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.380      ;
; 2.098 ; Controller:controller|ctrl_out[2]    ; DataMemory:datamem|key_reg[2]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.380      ;
; 2.098 ; Controller:controller|ctrl_out[2]    ; DataMemory:datamem|key_reg[0]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.380      ;
; 2.098 ; Controller:controller|ctrl_out[2]    ; DataMemory:datamem|key_reg[1]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.380      ;
; 2.146 ; DPRF:dprf|Register:reg14|dataOut[22] ; ALU:alu|out[22]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.011      ; 2.443      ;
; 2.178 ; Register:pc|dataOut[11]              ; Controller:controller|ctrl_alu_op[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 2.473      ;
; 2.180 ; Register:pc|dataOut[10]              ; Controller:controller|ctrl_out[5]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.018      ; 2.484      ;
; 2.183 ; DataMemory:datamem|sw_reg[4]         ; DPRF:dprf|Register:reg4|dataOut[4]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 2.474      ;
; 2.188 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg14|dataOut[25] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.014     ; 2.460      ;
; 2.190 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg14|dataOut[24] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.014     ; 2.462      ;
; 2.192 ; Controller:controller|ctrl_alu_op[5] ; ALU:alu|out[6]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.026      ; 2.504      ;
; 2.196 ; DataMemory:datamem|sw_reg[7]         ; DPRF:dprf|Register:reg0|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.483      ;
; 2.198 ; DataMemory:datamem|sw_reg[7]         ; DPRF:dprf|Register:reg2|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.485      ;
; 2.207 ; Register:pc|dataOut[10]              ; Controller:controller|ctrl_out[0]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.018      ; 2.511      ;
; 2.212 ; Register:pc|dataOut[6]               ; Controller:controller|ctrl_alu_op[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 2.507      ;
; 2.213 ; ALU:alu|out[5]                       ; DPRF:dprf|Register:reg12|dataOut[5]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.500      ;
; 2.237 ; ALU:alu|out[14]                      ; DPRF:dprf|Register:reg8|dataOut[14]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 2.526      ;
; 2.242 ; Register:pc|dataOut[11]              ; Controller:controller|ctrl_out[5]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.018      ; 2.546      ;
; 2.262 ; Register:pc|dataOut[12]              ; Controller:controller|ctrl_alu_op[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.014      ; 2.562      ;
; 2.275 ; DataMemory:datamem|sw_reg[3]         ; DPRF:dprf|Register:reg1|dataOut[3]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 2.564      ;
; 2.278 ; Register:pc|dataOut[3]               ; Controller:controller|ctrl_out[2]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 2.569      ;
; 2.282 ; Register:pc|dataOut[3]               ; Controller:controller|ctrl_out[4]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 2.573      ;
; 2.290 ; DPRF:dprf|Register:reg14|dataOut[6]  ; DataMemory:datamem|ledr[6]           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 2.574      ;
; 2.297 ; pcIn[8]                              ; Register:pc|dataOut[8]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.585      ;
; 2.306 ; Register:pc|dataOut[12]              ; Controller:controller|ctrl_alu_op[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 2.601      ;
; 2.316 ; SW[8]                                ; DataMemory:datamem|sw_reg[8]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.102      ; 2.704      ;
; 2.318 ; DPRF:dprf|Register:reg10|dataOut[22] ; ALU:alu|out[22]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.011      ; 2.615      ;
; 2.324 ; pcIn[5]                              ; Register:pc|dataOut[5]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.011      ; 2.621      ;
; 2.324 ; DataMemory:datamem|sw_reg[9]         ; DPRF:dprf|Register:reg0|dataOut[9]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 2.603      ;
; 2.334 ; Register:pc|dataOut[4]               ; Controller:controller|ctrl_out[1]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 2.625      ;
; 2.334 ; DPRF:dprf|Register:reg10|dataOut[27] ; ALU:alu|out[27]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.620      ;
; 2.346 ; Register:pc|dataOut[10]              ; Controller:controller|ctrl_alu_op[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.014      ; 2.646      ;
; 2.347 ; Register:pc|dataOut[4]               ; Controller:controller|ctrl_out[2]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 2.638      ;
; 2.353 ; DataMemory:datamem|sw_reg[5]         ; DPRF:dprf|Register:reg8|dataOut[5]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 2.645      ;
; 2.359 ; Register:pc|dataOut[7]               ; Controller:controller|ctrl_alu_op[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 2.654      ;
; 2.360 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg0|dataOut[30]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.648      ;
; 2.361 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg8|dataOut[30]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.649      ;
; 2.362 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg4|dataOut[12]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.648      ;
; 2.373 ; Register:pc|dataOut[11]              ; Controller:controller|ctrl_out[0]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.018      ; 2.677      ;
; 2.378 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg12|dataOut[5]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 2.674      ;
; 2.380 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg8|dataOut[8]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 2.676      ;
; 2.382 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg8|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 2.678      ;
; 2.393 ; Register:pc|dataOut[0]               ; DPRF:dprf|Register:reg3|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.679      ;
; 2.402 ; Register:pc|dataOut[12]              ; Controller:controller|ctrl_out[2]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.014      ; 2.702      ;
; 2.408 ; Register:pc|dataOut[11]              ; Controller:controller|ctrl_alu_op[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.014      ; 2.708      ;
; 2.412 ; Controller:controller|ctrl_out[2]    ; DataMemory:datamem|sw_reg[5]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.702      ;
; 2.412 ; Controller:controller|ctrl_out[2]    ; DataMemory:datamem|sw_reg[6]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.702      ;
; 2.412 ; Controller:controller|ctrl_out[2]    ; DataMemory:datamem|sw_reg[7]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.702      ;
; 2.412 ; DPRF:dprf|Register:reg0|dataOut[2]   ; DataMemory:datamem|ledr[2]           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.697      ;
; 2.413 ; DPRF:dprf|Register:reg14|dataOut[3]  ; DataMemory:datamem|ledg[3]           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.698      ;
; 2.422 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg0|dataOut[6]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.710      ;
; 2.422 ; DataMemory:datamem|sw_reg[6]         ; DPRF:dprf|Register:reg0|dataOut[6]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 2.706      ;
; 2.423 ; Register:pc|dataOut[6]               ; Controller:controller|ctrl_out[5]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.018      ; 2.727      ;
; 2.424 ; Register:pc|dataOut[1]               ; DPRF:dprf|Register:reg3|dataOut[0]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.710      ;
; 2.427 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg4|dataOut[4]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.714      ;
; 2.428 ; DataMemory:datamem|sw_reg[5]         ; DPRF:dprf|Register:reg1|dataOut[5]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.715      ;
; 2.429 ; DataMemory:datamem|sw_reg[5]         ; DPRF:dprf|Register:reg3|dataOut[5]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.716      ;
; 2.437 ; Register:pc|dataOut[3]               ; Controller:controller|ctrl_alu_op[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.723      ;
; 2.438 ; DPRF:dprf|Register:reg14|dataOut[0]  ; DataMemory:datamem|ledg[0]           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.724      ;
; 2.453 ; DataMemory:datamem|sw_reg[1]         ; DPRF:dprf|Register:reg8|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 2.751      ;
; 2.453 ; Register:pc|dataOut[8]               ; Controller:controller|ctrl_alu_op[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 2.748      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock10'                                                                                                                      ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 3.764 ; SevenSeg:hex0|dOut[0]~0_OTERM1  ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 3.669      ;
; 3.784 ; SevenSeg:hex3|dOut[3]~3_OTERM21 ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 3.689      ;
; 3.789 ; SevenSeg:hex3|dOut[0]~0_OTERM15 ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.100     ; 3.689      ;
; 3.794 ; SevenSeg:hex0|dOut[1]~1_OTERM3  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 3.699      ;
; 4.020 ; SevenSeg:hex3|dOut[5]~5_OTERM25 ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.100     ; 3.920      ;
; 4.043 ; SevenSeg:hex2|dOut[1]~1_OTERM31 ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.104     ; 3.939      ;
; 4.055 ; SevenSeg:hex2|dOut[0]~0_OTERM29 ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.104     ; 3.951      ;
; 4.064 ; SevenSeg:hex2|dOut[4]~4_OTERM37 ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.104     ; 3.960      ;
; 4.087 ; SevenSeg:hex2|dOut[2]~2_OTERM33 ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.104     ; 3.983      ;
; 4.092 ; SevenSeg:hex2|dOut[3]~3_OTERM35 ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.104     ; 3.988      ;
; 4.115 ; SevenSeg:hex3|dOut[4]~4_OTERM23 ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.020      ;
; 4.132 ; SevenSeg:hex0|dOut[3]~3_OTERM7  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.037      ;
; 4.134 ; SevenSeg:hex0|dOut[2]~2_OTERM5  ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.039      ;
; 4.145 ; SevenSeg:hex3|dOut[6]~6_OTERM27 ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.100     ; 4.045      ;
; 4.154 ; SevenSeg:hex0|dOut[6]~6_OTERM13 ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.059      ;
; 4.155 ; SevenSeg:hex0|dOut[5]~5_OTERM11 ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.060      ;
; 4.158 ; SevenSeg:hex0|dOut[4]~4_OTERM9  ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.095     ; 4.063      ;
; 4.195 ; SevenSeg:hex3|dOut[2]~2_OTERM19 ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.100     ; 4.095      ;
; 4.297 ; DataMemory:datamem|ledr[0]      ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.106     ; 4.191      ;
; 4.312 ; SevenSeg:hex3|dOut[1]~1_OTERM17 ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.100     ; 4.212      ;
; 4.399 ; SevenSeg:hex2|dOut[5]~5_OTERM39 ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.104     ; 4.295      ;
; 4.419 ; SevenSeg:hex2|dOut[6]~6_OTERM41 ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.104     ; 4.315      ;
; 4.655 ; DataMemory:datamem|ledr[2]      ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.093     ; 4.562      ;
; 4.706 ; DataMemory:datamem|ledg[6]      ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.106     ; 4.600      ;
; 4.710 ; DataMemory:datamem|ledg[2]      ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.106     ; 4.604      ;
; 4.712 ; DataMemory:datamem|ledg[1]      ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.106     ; 4.606      ;
; 4.746 ; DataMemory:datamem|ledg[7]      ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.106     ; 4.640      ;
; 4.801 ; DataMemory:datamem|ledr[1]      ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.093     ; 4.708      ;
; 4.928 ; DataMemory:datamem|ledr[9]      ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.096     ; 4.832      ;
; 5.009 ; DataMemory:datamem|ledg[4]      ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.106     ; 4.903      ;
; 5.016 ; DataMemory:datamem|ledr[5]      ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.106     ; 4.910      ;
; 5.031 ; DataMemory:datamem|ledr[3]      ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.106     ; 4.925      ;
; 5.034 ; DataMemory:datamem|ledg[5]      ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.106     ; 4.928      ;
; 5.071 ; DataMemory:datamem|ledr[4]      ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.106     ; 4.965      ;
; 5.126 ; DataMemory:datamem|ledr[8]      ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.092     ; 5.034      ;
; 5.169 ; DataMemory:datamem|ledr[7]      ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.106     ; 5.063      ;
; 5.520 ; DataMemory:datamem|ledg[0]      ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.099     ; 5.421      ;
; 5.520 ; DataMemory:datamem|ledg[3]      ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.099     ; 5.421      ;
; 5.621 ; SevenSeg:hex1|dOut[1]~1_OTERM45 ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.107     ; 5.514      ;
; 5.633 ; DataMemory:datamem|ledr[6]      ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.108     ; 5.525      ;
; 5.636 ; SevenSeg:hex1|dOut[4]~4_OTERM51 ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.107     ; 5.529      ;
; 5.639 ; SevenSeg:hex1|dOut[0]~0_OTERM43 ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.107     ; 5.532      ;
; 5.747 ; SevenSeg:hex1|dOut[5]~5_OTERM53 ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.107     ; 5.640      ;
; 5.888 ; SevenSeg:hex1|dOut[3]~3_OTERM49 ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.107     ; 5.781      ;
; 5.920 ; SevenSeg:hex1|dOut[6]~6_OTERM55 ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.107     ; 5.813      ;
; 6.485 ; SevenSeg:hex1|dOut[2]~2_OTERM47 ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.107     ; 6.378      ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock10'                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 97.369 ; 100.000      ; 2.631          ; Port Rate        ; Clock10 ; Rise       ; CLOCK_50                               ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                     ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                    ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg2  ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 6.653 ; 6.653 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 6.632 ; 6.632 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 6.627 ; 6.627 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 6.594 ; 6.594 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 6.653 ; 6.653 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 3.425 ; 3.425 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 3.066 ; 3.066 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 3.141 ; 3.141 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 2.893 ; 2.893 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 3.007 ; 3.007 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 2.981 ; 2.981 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 3.302 ; 3.302 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 3.425 ; 3.425 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 3.395 ; 3.395 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 2.564 ; 2.564 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 2.849 ; 2.849 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -6.346 ; -6.346 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -6.384 ; -6.384 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -6.379 ; -6.379 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -6.346 ; -6.346 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -6.405 ; -6.405 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -2.316 ; -2.316 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -2.818 ; -2.818 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -2.893 ; -2.893 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -2.645 ; -2.645 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -2.759 ; -2.759 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -2.733 ; -2.733 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -3.054 ; -3.054 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -3.177 ; -3.177 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -3.147 ; -3.147 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -2.316 ; -2.316 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -2.601 ; -2.601 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 4.158 ; 4.158 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 3.764 ; 3.764 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 3.794 ; 3.794 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 4.134 ; 4.134 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 4.132 ; 4.132 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 4.158 ; 4.158 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 4.155 ; 4.155 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 4.154 ; 4.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 6.485 ; 6.485 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 5.639 ; 5.639 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 5.621 ; 5.621 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 6.485 ; 6.485 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 5.888 ; 5.888 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 5.636 ; 5.636 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 5.747 ; 5.747 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 5.920 ; 5.920 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 4.419 ; 4.419 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 4.055 ; 4.055 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 4.043 ; 4.043 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 4.087 ; 4.087 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 4.092 ; 4.092 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 4.064 ; 4.064 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 4.399 ; 4.399 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 4.419 ; 4.419 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 4.312 ; 4.312 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 3.789 ; 3.789 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 4.312 ; 4.312 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 4.195 ; 4.195 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 3.784 ; 3.784 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 4.115 ; 4.115 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 4.020 ; 4.020 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 4.145 ; 4.145 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 5.520 ; 5.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 5.520 ; 5.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 4.712 ; 4.712 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 4.710 ; 4.710 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 5.520 ; 5.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 5.009 ; 5.009 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 5.034 ; 5.034 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 4.706 ; 4.706 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 4.746 ; 4.746 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 5.633 ; 5.633 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 4.297 ; 4.297 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 4.801 ; 4.801 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 4.655 ; 4.655 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 5.031 ; 5.031 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 5.071 ; 5.071 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 5.016 ; 5.016 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 5.633 ; 5.633 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 5.169 ; 5.169 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 5.126 ; 5.126 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 4.928 ; 4.928 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 3.764 ; 3.764 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 3.764 ; 3.764 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 3.794 ; 3.794 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 4.134 ; 4.134 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 4.132 ; 4.132 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 4.158 ; 4.158 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 4.155 ; 4.155 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 4.154 ; 4.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 5.621 ; 5.621 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 5.639 ; 5.639 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 5.621 ; 5.621 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 6.485 ; 6.485 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 5.888 ; 5.888 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 5.636 ; 5.636 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 5.747 ; 5.747 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 5.920 ; 5.920 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 4.043 ; 4.043 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 4.055 ; 4.055 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 4.043 ; 4.043 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 4.087 ; 4.087 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 4.092 ; 4.092 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 4.064 ; 4.064 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 4.399 ; 4.399 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 4.419 ; 4.419 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 3.784 ; 3.784 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 3.789 ; 3.789 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 4.312 ; 4.312 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 4.195 ; 4.195 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 3.784 ; 3.784 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 4.115 ; 4.115 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 4.020 ; 4.020 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 4.145 ; 4.145 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 4.706 ; 4.706 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 5.520 ; 5.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 4.712 ; 4.712 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 4.710 ; 4.710 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 5.520 ; 5.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 5.009 ; 5.009 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 5.034 ; 5.034 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 4.706 ; 4.706 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 4.746 ; 4.746 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 4.297 ; 4.297 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 4.297 ; 4.297 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 4.801 ; 4.801 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 4.655 ; 4.655 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 5.031 ; 5.031 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 5.071 ; 5.071 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 5.016 ; 5.016 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 5.633 ; 5.633 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 5.169 ; 5.169 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 5.126 ; 5.126 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 4.928 ; 4.928 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------+
; Fast Model Setup Summary                                       ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 196.117 ; 0.000         ;
; Clock10                              ; 197.431 ; 0.000         ;
+--------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Fast Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 0.238 ; 0.000         ;
; Clock10                              ; 1.505 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                         ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; Clock10                              ; 50.000  ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 247.873 ; 0.000         ;
+--------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                          ;
+---------+-----------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                 ; To Node                              ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 196.117 ; KEY[3]                                                                                                    ; DataMemory:datamem|key_reg[3]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.273     ; 3.642      ;
; 196.120 ; KEY[0]                                                                                                    ; DataMemory:datamem|key_reg[0]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.273     ; 3.639      ;
; 196.145 ; KEY[1]                                                                                                    ; DataMemory:datamem|key_reg[1]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.273     ; 3.614      ;
; 196.153 ; KEY[2]                                                                                                    ; DataMemory:datamem|key_reg[2]        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.273     ; 3.606      ;
; 198.122 ; SW[6]                                                                                                     ; DataMemory:datamem|sw_reg[6]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.265     ; 1.645      ;
; 198.148 ; SW[7]                                                                                                     ; DataMemory:datamem|sw_reg[7]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.265     ; 1.619      ;
; 198.209 ; SW[5]                                                                                                     ; DataMemory:datamem|sw_reg[5]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.265     ; 1.558      ;
; 198.284 ; SW[0]                                                                                                     ; DataMemory:datamem|sw_reg[0]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.273     ; 1.475      ;
; 198.289 ; SW[1]                                                                                                     ; DataMemory:datamem|sw_reg[1]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.273     ; 1.470      ;
; 198.323 ; SW[3]                                                                                                     ; DataMemory:datamem|sw_reg[3]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.273     ; 1.436      ;
; 198.334 ; SW[4]                                                                                                     ; DataMemory:datamem|sw_reg[4]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.273     ; 1.425      ;
; 198.371 ; SW[2]                                                                                                     ; DataMemory:datamem|sw_reg[2]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.273     ; 1.388      ;
; 198.398 ; SW[9]                                                                                                     ; DataMemory:datamem|sw_reg[9]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.265     ; 1.369      ;
; 198.505 ; SW[8]                                                                                                     ; DataMemory:datamem|sw_reg[8]         ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.265     ; 1.262      ;
; 245.956 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_we_reg        ; DPRF:dprf|Register:reg1|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 4.013      ;
; 245.956 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_we_reg        ; DPRF:dprf|Register:reg3|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 4.013      ;
; 245.956 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg0  ; DPRF:dprf|Register:reg1|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 4.013      ;
; 245.956 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg1  ; DPRF:dprf|Register:reg1|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 4.013      ;
; 245.956 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg2  ; DPRF:dprf|Register:reg1|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 4.013      ;
; 245.956 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg3  ; DPRF:dprf|Register:reg1|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 4.013      ;
; 245.956 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg4  ; DPRF:dprf|Register:reg1|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 4.013      ;
; 245.956 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg5  ; DPRF:dprf|Register:reg1|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 4.013      ;
; 245.956 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg6  ; DPRF:dprf|Register:reg1|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 4.013      ;
; 245.956 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg7  ; DPRF:dprf|Register:reg1|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 4.013      ;
; 245.956 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg8  ; DPRF:dprf|Register:reg1|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 4.013      ;
; 245.956 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg9  ; DPRF:dprf|Register:reg1|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 4.013      ;
; 245.956 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg10 ; DPRF:dprf|Register:reg1|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 4.013      ;
; 245.956 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg0  ; DPRF:dprf|Register:reg3|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 4.013      ;
; 245.956 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg1  ; DPRF:dprf|Register:reg3|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 4.013      ;
; 245.956 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg2  ; DPRF:dprf|Register:reg3|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 4.013      ;
; 245.956 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg3  ; DPRF:dprf|Register:reg3|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 4.013      ;
; 245.956 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg4  ; DPRF:dprf|Register:reg3|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 4.013      ;
; 245.956 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg5  ; DPRF:dprf|Register:reg3|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 4.013      ;
; 245.956 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg6  ; DPRF:dprf|Register:reg3|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 4.013      ;
; 245.956 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg7  ; DPRF:dprf|Register:reg3|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 4.013      ;
; 245.956 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg8  ; DPRF:dprf|Register:reg3|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 4.013      ;
; 245.956 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg9  ; DPRF:dprf|Register:reg3|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 4.013      ;
; 245.956 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg10 ; DPRF:dprf|Register:reg3|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 4.013      ;
; 245.998 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_we_reg        ; DPRF:dprf|Register:reg3|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 3.971      ;
; 245.998 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg0  ; DPRF:dprf|Register:reg3|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 3.971      ;
; 245.998 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg1  ; DPRF:dprf|Register:reg3|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 3.971      ;
; 245.998 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg2  ; DPRF:dprf|Register:reg3|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 3.971      ;
; 245.998 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg3  ; DPRF:dprf|Register:reg3|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 3.971      ;
; 245.998 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg4  ; DPRF:dprf|Register:reg3|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 3.971      ;
; 245.998 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg5  ; DPRF:dprf|Register:reg3|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 3.971      ;
; 245.998 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg6  ; DPRF:dprf|Register:reg3|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 3.971      ;
; 245.998 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg7  ; DPRF:dprf|Register:reg3|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 3.971      ;
; 245.998 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg8  ; DPRF:dprf|Register:reg3|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 3.971      ;
; 245.998 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg9  ; DPRF:dprf|Register:reg3|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 3.971      ;
; 245.998 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg10 ; DPRF:dprf|Register:reg3|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 3.971      ;
; 246.002 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_we_reg        ; DPRF:dprf|Register:reg1|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 3.967      ;
; 246.002 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg0  ; DPRF:dprf|Register:reg1|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 3.967      ;
; 246.002 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg1  ; DPRF:dprf|Register:reg1|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 3.967      ;
; 246.002 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg2  ; DPRF:dprf|Register:reg1|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 3.967      ;
; 246.002 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg3  ; DPRF:dprf|Register:reg1|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 3.967      ;
; 246.002 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg4  ; DPRF:dprf|Register:reg1|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 3.967      ;
; 246.002 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg5  ; DPRF:dprf|Register:reg1|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 3.967      ;
; 246.002 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg6  ; DPRF:dprf|Register:reg1|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 3.967      ;
; 246.002 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg7  ; DPRF:dprf|Register:reg1|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 3.967      ;
; 246.002 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg8  ; DPRF:dprf|Register:reg1|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 3.967      ;
; 246.002 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg9  ; DPRF:dprf|Register:reg1|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 3.967      ;
; 246.002 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg10 ; DPRF:dprf|Register:reg1|dataOut[17]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.063     ; 3.967      ;
; 246.031 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_we_reg        ; DPRF:dprf|Register:reg0|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.939      ;
; 246.031 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg0  ; DPRF:dprf|Register:reg0|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.939      ;
; 246.031 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg1  ; DPRF:dprf|Register:reg0|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.939      ;
; 246.031 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg2  ; DPRF:dprf|Register:reg0|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.939      ;
; 246.031 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg3  ; DPRF:dprf|Register:reg0|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.939      ;
; 246.031 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg4  ; DPRF:dprf|Register:reg0|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.939      ;
; 246.031 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg5  ; DPRF:dprf|Register:reg0|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.939      ;
; 246.031 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg6  ; DPRF:dprf|Register:reg0|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.939      ;
; 246.031 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg7  ; DPRF:dprf|Register:reg0|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.939      ;
; 246.031 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg8  ; DPRF:dprf|Register:reg0|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.939      ;
; 246.031 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg9  ; DPRF:dprf|Register:reg0|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.939      ;
; 246.031 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg10 ; DPRF:dprf|Register:reg0|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.939      ;
; 246.033 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_we_reg        ; DPRF:dprf|Register:reg6|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.937      ;
; 246.033 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg0  ; DPRF:dprf|Register:reg6|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.937      ;
; 246.033 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg1  ; DPRF:dprf|Register:reg6|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.937      ;
; 246.033 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg2  ; DPRF:dprf|Register:reg6|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.937      ;
; 246.033 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg3  ; DPRF:dprf|Register:reg6|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.937      ;
; 246.033 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg4  ; DPRF:dprf|Register:reg6|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.937      ;
; 246.033 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg5  ; DPRF:dprf|Register:reg6|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.937      ;
; 246.033 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg6  ; DPRF:dprf|Register:reg6|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.937      ;
; 246.033 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg7  ; DPRF:dprf|Register:reg6|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.937      ;
; 246.033 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg8  ; DPRF:dprf|Register:reg6|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.937      ;
; 246.033 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg9  ; DPRF:dprf|Register:reg6|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.937      ;
; 246.033 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg10 ; DPRF:dprf|Register:reg6|dataOut[16]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.062     ; 3.937      ;
; 246.043 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_we_reg        ; DPRF:dprf|Register:reg14|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.053     ; 3.936      ;
; 246.043 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg0  ; DPRF:dprf|Register:reg14|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.053     ; 3.936      ;
; 246.043 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg1  ; DPRF:dprf|Register:reg14|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.053     ; 3.936      ;
; 246.043 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg2  ; DPRF:dprf|Register:reg14|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.053     ; 3.936      ;
; 246.043 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg3  ; DPRF:dprf|Register:reg14|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.053     ; 3.936      ;
; 246.043 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg4  ; DPRF:dprf|Register:reg14|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.053     ; 3.936      ;
; 246.043 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg5  ; DPRF:dprf|Register:reg14|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.053     ; 3.936      ;
; 246.043 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg6  ; DPRF:dprf|Register:reg14|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.053     ; 3.936      ;
; 246.043 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg7  ; DPRF:dprf|Register:reg14|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.053     ; 3.936      ;
; 246.043 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg8  ; DPRF:dprf|Register:reg14|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.053     ; 3.936      ;
; 246.043 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg9  ; DPRF:dprf|Register:reg14|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.053     ; 3.936      ;
; 246.043 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg10 ; DPRF:dprf|Register:reg14|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.053     ; 3.936      ;
; 246.047 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_we_reg        ; DPRF:dprf|Register:reg10|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.053     ; 3.932      ;
; 246.047 ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a16~porta_address_reg0  ; DPRF:dprf|Register:reg10|dataOut[16] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; -0.053     ; 3.932      ;
+---------+-----------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock10'                                                                                                                       ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 197.431 ; SevenSeg:hex1|dOut[2]~2_OTERM47 ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.262      ; 2.831      ;
; 197.576 ; SevenSeg:hex1|dOut[6]~6_OTERM55 ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.262      ; 2.686      ;
; 197.608 ; SevenSeg:hex1|dOut[3]~3_OTERM49 ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.262      ; 2.654      ;
; 197.626 ; SevenSeg:hex1|dOut[5]~5_OTERM53 ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.262      ; 2.636      ;
; 197.681 ; SevenSeg:hex1|dOut[0]~0_OTERM43 ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.262      ; 2.581      ;
; 197.688 ; SevenSeg:hex1|dOut[4]~4_OTERM51 ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.262      ; 2.574      ;
; 197.704 ; SevenSeg:hex1|dOut[1]~1_OTERM45 ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.262      ; 2.558      ;
; 197.704 ; DataMemory:datamem|ledr[6]      ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.261      ; 2.557      ;
; 197.803 ; DataMemory:datamem|ledg[3]      ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.466      ;
; 197.809 ; DataMemory:datamem|ledg[0]      ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.460      ;
; 197.881 ; DataMemory:datamem|ledr[7]      ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.263      ; 2.382      ;
; 197.895 ; DataMemory:datamem|ledr[4]      ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.263      ; 2.368      ;
; 197.973 ; DataMemory:datamem|ledg[5]      ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.263      ; 2.290      ;
; 197.974 ; DataMemory:datamem|ledr[3]      ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.263      ; 2.289      ;
; 197.986 ; DataMemory:datamem|ledr[5]      ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.263      ; 2.277      ;
; 197.989 ; DataMemory:datamem|ledr[8]      ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.275      ; 2.286      ;
; 197.993 ; DataMemory:datamem|ledg[4]      ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.263      ; 2.270      ;
; 198.002 ; DataMemory:datamem|ledr[9]      ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.271      ; 2.269      ;
; 198.066 ; DataMemory:datamem|ledr[1]      ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 2.208      ;
; 198.072 ; DataMemory:datamem|ledg[7]      ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.263      ; 2.191      ;
; 198.089 ; DataMemory:datamem|ledr[2]      ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 2.185      ;
; 198.096 ; DataMemory:datamem|ledg[6]      ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.263      ; 2.167      ;
; 198.102 ; DataMemory:datamem|ledg[1]      ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.263      ; 2.161      ;
; 198.102 ; DataMemory:datamem|ledg[2]      ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.263      ; 2.161      ;
; 198.206 ; SevenSeg:hex3|dOut[1]~1_OTERM17 ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 2.064      ;
; 198.223 ; SevenSeg:hex2|dOut[6]~6_OTERM41 ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.266      ; 2.043      ;
; 198.245 ; SevenSeg:hex2|dOut[5]~5_OTERM39 ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.266      ; 2.021      ;
; 198.257 ; SevenSeg:hex3|dOut[2]~2_OTERM19 ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 2.013      ;
; 198.285 ; DataMemory:datamem|ledr[0]      ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.263      ; 1.978      ;
; 198.317 ; SevenSeg:hex0|dOut[4]~4_OTERM9  ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.957      ;
; 198.319 ; SevenSeg:hex0|dOut[5]~5_OTERM11 ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.955      ;
; 198.319 ; SevenSeg:hex0|dOut[6]~6_OTERM13 ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.955      ;
; 198.327 ; SevenSeg:hex3|dOut[6]~6_OTERM27 ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 1.943      ;
; 198.338 ; SevenSeg:hex0|dOut[2]~2_OTERM5  ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.936      ;
; 198.340 ; SevenSeg:hex0|dOut[3]~3_OTERM7  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.934      ;
; 198.340 ; SevenSeg:hex2|dOut[2]~2_OTERM33 ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.266      ; 1.926      ;
; 198.340 ; SevenSeg:hex2|dOut[3]~3_OTERM35 ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.266      ; 1.926      ;
; 198.358 ; SevenSeg:hex3|dOut[4]~4_OTERM23 ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.916      ;
; 198.362 ; SevenSeg:hex2|dOut[4]~4_OTERM37 ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.266      ; 1.904      ;
; 198.378 ; SevenSeg:hex2|dOut[0]~0_OTERM29 ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.266      ; 1.888      ;
; 198.383 ; SevenSeg:hex2|dOut[1]~1_OTERM31 ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.266      ; 1.883      ;
; 198.387 ; SevenSeg:hex3|dOut[5]~5_OTERM25 ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 1.883      ;
; 198.465 ; SevenSeg:hex0|dOut[1]~1_OTERM3  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.809      ;
; 198.471 ; SevenSeg:hex3|dOut[0]~0_OTERM15 ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 1.799      ;
; 198.475 ; SevenSeg:hex3|dOut[3]~3_OTERM21 ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.799      ;
; 198.495 ; SevenSeg:hex0|dOut[0]~0_OTERM1  ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.274      ; 1.779      ;
+---------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.238 ; pcIn[1]                              ; Register:pc|dataOut[1]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.240 ; pcIn[0]                              ; Register:pc|dataOut[0]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.250 ; Register:pc|dataOut[1]               ; pcIn[1]                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.402      ;
; 0.253 ; Register:pc|dataOut[0]               ; pcIn[0]                              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.427 ; pcIn[7]                              ; Register:pc|dataOut[7]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.581      ;
; 0.430 ; pcIn[11]                             ; Register:pc|dataOut[11]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.584      ;
; 0.436 ; pcIn[6]                              ; Register:pc|dataOut[6]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.590      ;
; 0.466 ; DataMemory:datamem|sw_reg[7]         ; DPRF:dprf|Register:reg8|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.624      ;
; 0.471 ; DataMemory:datamem|sw_reg[5]         ; DPRF:dprf|Register:reg12|dataOut[5]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.629      ;
; 0.499 ; pcIn[12]                             ; Register:pc|dataOut[12]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.653      ;
; 0.501 ; Register:pc|dataOut[2]               ; Controller:controller|ctrl_alu_op[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; pcIn[9]                              ; Register:pc|dataOut[9]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.656      ;
; 0.546 ; pcIn[10]                             ; Register:pc|dataOut[10]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.700      ;
; 0.557 ; Register:pc|dataOut[12]              ; Controller:controller|ctrl_alu_op[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.709      ;
; 0.561 ; DataMemory:datamem|sw_reg[4]         ; DPRF:dprf|Register:reg2|dataOut[4]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.719      ;
; 0.577 ; Controller:controller|ctrl_alu_op[5] ; ALU:alu|out[2]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.735      ;
; 0.587 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg4|dataOut[6]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 0.748      ;
; 0.611 ; ALU:alu|out[1]                       ; ALU:alu|out[1]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.763      ;
; 0.618 ; Register:pc|dataOut[10]              ; Controller:controller|ctrl_alu_op[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.770      ;
; 0.626 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg2|dataOut[4]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.780      ;
; 0.629 ; DataMemory:datamem|sw_reg[6]         ; DPRF:dprf|Register:reg4|dataOut[6]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 0.786      ;
; 0.635 ; Register:pc|dataOut[11]              ; Controller:controller|ctrl_alu_op[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.681 ; Register:pc|dataOut[6]               ; Controller:controller|ctrl_alu_op[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.833      ;
; 0.703 ; Register:pc|dataOut[4]               ; Controller:controller|ctrl_alu_op[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.855      ;
; 0.711 ; ALU:alu|out[22]                      ; DPRF:dprf|Register:reg10|dataOut[22] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 0.854      ;
; 0.726 ; Register:pc|dataOut[5]               ; Controller:controller|ctrl_alu_op[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.878      ;
; 0.729 ; Register:pc|dataOut[7]               ; Controller:controller|ctrl_alu_op[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.881      ;
; 0.731 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg0|dataOut[9]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.880      ;
; 0.758 ; Controller:controller|ctrl_alu_op[5] ; ALU:alu|out[4]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.021      ; 0.931      ;
; 0.762 ; Register:pc|dataOut[10]              ; Controller:controller|ctrl_alu_op[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.920      ;
; 0.775 ; ALU:alu|out[6]                       ; DPRF:dprf|Register:reg4|dataOut[6]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.927      ;
; 0.792 ; Register:pc|dataOut[12]              ; Controller:controller|ctrl_out[5]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 0.959      ;
; 0.797 ; Register:pc|dataOut[8]               ; Controller:controller|ctrl_alu_op[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.949      ;
; 0.801 ; Register:pc|dataOut[9]               ; Controller:controller|ctrl_alu_op[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.953      ;
; 0.808 ; Register:pc|dataOut[6]               ; Controller:controller|ctrl_alu_op[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.966      ;
; 0.818 ; DataMemory:datamem|sw_reg[7]         ; DPRF:dprf|Register:reg12|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.976      ;
; 0.819 ; ALU:alu|out[14]                      ; DPRF:dprf|Register:reg8|dataOut[14]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.973      ;
; 0.823 ; Register:pc|dataOut[11]              ; Controller:controller|ctrl_alu_op[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.981      ;
; 0.827 ; DataMemory:datamem|sw_reg[3]         ; DPRF:dprf|Register:reg1|dataOut[3]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.982      ;
; 0.828 ; DataMemory:datamem|sw_reg[7]         ; DPRF:dprf|Register:reg14|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.986      ;
; 0.830 ; DataMemory:datamem|sw_reg[7]         ; DPRF:dprf|Register:reg10|dataOut[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.988      ;
; 0.831 ; Register:pc|dataOut[10]              ; Controller:controller|ctrl_out[5]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 0.998      ;
; 0.832 ; DPRF:dprf|Register:reg14|dataOut[22] ; ALU:alu|out[22]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 0.993      ;
; 0.833 ; DataMemory:datamem|sw_reg[5]         ; DPRF:dprf|Register:reg14|dataOut[5]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.991      ;
; 0.836 ; DataMemory:datamem|sw_reg[5]         ; DPRF:dprf|Register:reg10|dataOut[5]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.994      ;
; 0.837 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg14|dataOut[25] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 0.980      ;
; 0.837 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg14|dataOut[24] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 0.980      ;
; 0.840 ; DataMemory:datamem|sw_reg[4]         ; DPRF:dprf|Register:reg4|dataOut[4]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.998      ;
; 0.847 ; DataMemory:datamem|sw_reg[7]         ; DPRF:dprf|Register:reg0|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.000      ;
; 0.848 ; DataMemory:datamem|sw_reg[7]         ; DPRF:dprf|Register:reg2|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.001      ;
; 0.855 ; Controller:controller|ctrl_alu_op[5] ; ALU:alu|out[6]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.021      ; 1.028      ;
; 0.856 ; Register:pc|dataOut[7]               ; Controller:controller|ctrl_alu_op[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.014      ;
; 0.856 ; DPRF:dprf|Register:reg10|dataOut[22] ; ALU:alu|out[22]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.017      ;
; 0.857 ; Register:pc|dataOut[10]              ; Controller:controller|ctrl_out[0]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 1.024      ;
; 0.863 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg0|dataOut[30]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.017      ;
; 0.864 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg8|dataOut[30]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.018      ;
; 0.868 ; Register:pc|dataOut[12]              ; Controller:controller|ctrl_alu_op[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 1.030      ;
; 0.870 ; Register:pc|dataOut[11]              ; Controller:controller|ctrl_out[5]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 1.037      ;
; 0.874 ; DPRF:dprf|Register:reg10|dataOut[27] ; ALU:alu|out[27]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.025      ;
; 0.878 ; ALU:alu|out[5]                       ; DPRF:dprf|Register:reg12|dataOut[5]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.031      ;
; 0.880 ; Register:pc|dataOut[3]               ; Controller:controller|ctrl_out[2]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.036      ;
; 0.881 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg4|dataOut[12]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.034      ;
; 0.881 ; DPRF:dprf|Register:reg0|dataOut[2]   ; DataMemory:datamem|ledr[2]           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.032      ;
; 0.884 ; pcIn[8]                              ; Register:pc|dataOut[8]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.038      ;
; 0.884 ; Register:pc|dataOut[3]               ; Controller:controller|ctrl_out[4]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.040      ;
; 0.885 ; Register:pc|dataOut[4]               ; Controller:controller|ctrl_out[1]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.041      ;
; 0.891 ; Register:pc|dataOut[4]               ; Controller:controller|ctrl_out[2]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.047      ;
; 0.893 ; Register:pc|dataOut[12]              ; Controller:controller|ctrl_alu_op[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.051      ;
; 0.900 ; Controller:controller|ctrl_out[2]    ; DataMemory:datamem|key_reg[3]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.048      ;
; 0.900 ; Controller:controller|ctrl_out[2]    ; DataMemory:datamem|key_reg[2]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.048      ;
; 0.900 ; Controller:controller|ctrl_out[2]    ; DataMemory:datamem|key_reg[0]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.048      ;
; 0.900 ; Controller:controller|ctrl_out[2]    ; DataMemory:datamem|key_reg[1]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.048      ;
; 0.905 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg4|dataOut[4]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.059      ;
; 0.906 ; DPRF:dprf|Register:reg14|dataOut[6]  ; DataMemory:datamem|ledr[6]           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.056      ;
; 0.911 ; DPRF:dprf|Register:reg14|dataOut[0]  ; DataMemory:datamem|ledg[0]           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.063      ;
; 0.912 ; pcIn[5]                              ; Register:pc|dataOut[5]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.008      ; 1.072      ;
; 0.912 ; Register:pc|dataOut[12]              ; Controller:controller|ctrl_out[2]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 1.074      ;
; 0.913 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg12|dataOut[5]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 1.075      ;
; 0.916 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg8|dataOut[8]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 1.078      ;
; 0.916 ; Register:pc|dataOut[6]               ; Controller:controller|ctrl_out[5]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 1.083      ;
; 0.918 ; Register:pc|dataOut[11]              ; Controller:controller|ctrl_out[0]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 1.085      ;
; 0.919 ; ALU:alu|out[10]                      ; DPRF:dprf|Register:reg2|dataOut[10]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.073      ;
; 0.919 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg8|dataOut[7]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 1.081      ;
; 0.924 ; Register:pc|dataOut[8]               ; Controller:controller|ctrl_alu_op[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.082      ;
; 0.928 ; Register:pc|dataOut[9]               ; Controller:controller|ctrl_alu_op[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.086      ;
; 0.929 ; Register:pc|dataOut[10]              ; Controller:controller|ctrl_alu_op[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 1.091      ;
; 0.935 ; DataMemory:datamem|key_reg[3]        ; DPRF:dprf|Register:reg1|dataOut[3]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.090      ;
; 0.938 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg0|dataOut[6]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.092      ;
; 0.941 ; DataMemory:datamem|sw_reg[5]         ; DPRF:dprf|Register:reg8|dataOut[5]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.099      ;
; 0.942 ; Register:pc|dataOut[4]               ; Controller:controller|ctrl_alu_op[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 1.088      ;
; 0.943 ; Register:pc|dataOut[5]               ; Controller:controller|ctrl_out[1]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.099      ;
; 0.946 ; Register:pc|dataOut[11]              ; Controller:controller|ctrl_alu_op[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 1.108      ;
; 0.949 ; Register:pc|dataOut[5]               ; Controller:controller|ctrl_out[2]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.105      ;
; 0.950 ; DPRF:dprf|Register:reg6|dataOut[28]  ; ALU:alu|out[28]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.100      ;
; 0.950 ; Register:pc|dataOut[5]               ; Controller:controller|ctrl_alu_op[3] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.106      ;
; 0.952 ; Register:pc|dataOut[3]               ; Controller:controller|ctrl_alu_op[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.954 ; DataMemory:datamem|sw_reg[1]         ; DPRF:dprf|Register:reg8|dataOut[1]   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 1.118      ;
; 0.955 ; DPRF:dprf|Register:reg14|dataOut[3]  ; DataMemory:datamem|ledg[3]           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.105      ;
; 0.956 ; Controller:controller|ctrl_out[3]    ; DPRF:dprf|Register:reg0|dataOut[28]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.110      ;
; 0.958 ; DPRF:dprf|Register:reg6|dataOut[22]  ; ALU:alu|out[22]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.113      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock10'                                                                                                                      ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 1.505 ; SevenSeg:hex0|dOut[0]~0_OTERM1  ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.779      ;
; 1.525 ; SevenSeg:hex3|dOut[3]~3_OTERM21 ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.799      ;
; 1.529 ; SevenSeg:hex3|dOut[0]~0_OTERM15 ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 1.799      ;
; 1.535 ; SevenSeg:hex0|dOut[1]~1_OTERM3  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.809      ;
; 1.613 ; SevenSeg:hex3|dOut[5]~5_OTERM25 ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 1.883      ;
; 1.617 ; SevenSeg:hex2|dOut[1]~1_OTERM31 ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.266      ; 1.883      ;
; 1.622 ; SevenSeg:hex2|dOut[0]~0_OTERM29 ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.266      ; 1.888      ;
; 1.638 ; SevenSeg:hex2|dOut[4]~4_OTERM37 ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.266      ; 1.904      ;
; 1.642 ; SevenSeg:hex3|dOut[4]~4_OTERM23 ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.916      ;
; 1.660 ; SevenSeg:hex0|dOut[3]~3_OTERM7  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.934      ;
; 1.660 ; SevenSeg:hex2|dOut[2]~2_OTERM33 ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.266      ; 1.926      ;
; 1.660 ; SevenSeg:hex2|dOut[3]~3_OTERM35 ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.266      ; 1.926      ;
; 1.662 ; SevenSeg:hex0|dOut[2]~2_OTERM5  ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.936      ;
; 1.673 ; SevenSeg:hex3|dOut[6]~6_OTERM27 ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 1.943      ;
; 1.681 ; SevenSeg:hex0|dOut[5]~5_OTERM11 ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.955      ;
; 1.681 ; SevenSeg:hex0|dOut[6]~6_OTERM13 ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.955      ;
; 1.683 ; SevenSeg:hex0|dOut[4]~4_OTERM9  ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 1.957      ;
; 1.715 ; DataMemory:datamem|ledr[0]      ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.263      ; 1.978      ;
; 1.743 ; SevenSeg:hex3|dOut[2]~2_OTERM19 ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 2.013      ;
; 1.755 ; SevenSeg:hex2|dOut[5]~5_OTERM39 ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.266      ; 2.021      ;
; 1.777 ; SevenSeg:hex2|dOut[6]~6_OTERM41 ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.266      ; 2.043      ;
; 1.794 ; SevenSeg:hex3|dOut[1]~1_OTERM17 ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 2.064      ;
; 1.898 ; DataMemory:datamem|ledg[1]      ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.263      ; 2.161      ;
; 1.898 ; DataMemory:datamem|ledg[2]      ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.263      ; 2.161      ;
; 1.904 ; DataMemory:datamem|ledg[6]      ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.263      ; 2.167      ;
; 1.911 ; DataMemory:datamem|ledr[2]      ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 2.185      ;
; 1.928 ; DataMemory:datamem|ledg[7]      ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.263      ; 2.191      ;
; 1.934 ; DataMemory:datamem|ledr[1]      ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.274      ; 2.208      ;
; 1.998 ; DataMemory:datamem|ledr[9]      ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.271      ; 2.269      ;
; 2.007 ; DataMemory:datamem|ledg[4]      ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.263      ; 2.270      ;
; 2.011 ; DataMemory:datamem|ledr[8]      ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.275      ; 2.286      ;
; 2.014 ; DataMemory:datamem|ledr[5]      ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.263      ; 2.277      ;
; 2.026 ; DataMemory:datamem|ledr[3]      ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.263      ; 2.289      ;
; 2.027 ; DataMemory:datamem|ledg[5]      ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.263      ; 2.290      ;
; 2.105 ; DataMemory:datamem|ledr[4]      ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.263      ; 2.368      ;
; 2.119 ; DataMemory:datamem|ledr[7]      ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.263      ; 2.382      ;
; 2.191 ; DataMemory:datamem|ledg[0]      ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.460      ;
; 2.197 ; DataMemory:datamem|ledg[3]      ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.466      ;
; 2.296 ; SevenSeg:hex1|dOut[1]~1_OTERM45 ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.262      ; 2.558      ;
; 2.296 ; DataMemory:datamem|ledr[6]      ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.261      ; 2.557      ;
; 2.312 ; SevenSeg:hex1|dOut[4]~4_OTERM51 ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.262      ; 2.574      ;
; 2.319 ; SevenSeg:hex1|dOut[0]~0_OTERM43 ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.262      ; 2.581      ;
; 2.374 ; SevenSeg:hex1|dOut[5]~5_OTERM53 ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.262      ; 2.636      ;
; 2.392 ; SevenSeg:hex1|dOut[3]~3_OTERM49 ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.262      ; 2.654      ;
; 2.424 ; SevenSeg:hex1|dOut[6]~6_OTERM55 ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.262      ; 2.686      ;
; 2.569 ; SevenSeg:hex1|dOut[2]~2_OTERM47 ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.262      ; 2.831      ;
+-------+---------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock10'                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 97.620 ; 100.000      ; 2.380          ; Port Rate        ; Clock10 ; Rise       ; CLOCK_50                               ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                     ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                    ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a10~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a12~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a13~porta_address_reg2  ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 3.883 ; 3.883 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 3.880 ; 3.880 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 3.855 ; 3.855 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 3.847 ; 3.847 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 3.883 ; 3.883 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 1.878 ; 1.878 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 1.716 ; 1.716 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 1.711 ; 1.711 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 1.629 ; 1.629 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 1.677 ; 1.677 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 1.666 ; 1.666 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 1.791 ; 1.791 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 1.878 ; 1.878 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 1.852 ; 1.852 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 1.495 ; 1.495 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 1.602 ; 1.602 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -3.727 ; -3.727 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -3.760 ; -3.760 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -3.735 ; -3.735 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -3.727 ; -3.727 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -3.763 ; -3.763 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -1.375 ; -1.375 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -1.596 ; -1.596 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -1.591 ; -1.591 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -1.509 ; -1.509 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -1.557 ; -1.557 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -1.546 ; -1.546 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -1.671 ; -1.671 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -1.758 ; -1.758 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -1.732 ; -1.732 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -1.375 ; -1.375 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -1.482 ; -1.482 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 1.683 ; 1.683 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 1.505 ; 1.505 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 1.535 ; 1.535 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 1.662 ; 1.662 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 1.660 ; 1.660 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 1.683 ; 1.683 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 1.681 ; 1.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 1.681 ; 1.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 2.569 ; 2.569 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 2.319 ; 2.319 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 2.296 ; 2.296 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 2.569 ; 2.569 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 2.392 ; 2.392 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 2.312 ; 2.312 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 2.374 ; 2.374 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 2.424 ; 2.424 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 1.777 ; 1.777 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 1.622 ; 1.622 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 1.617 ; 1.617 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 1.660 ; 1.660 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 1.660 ; 1.660 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 1.638 ; 1.638 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 1.755 ; 1.755 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 1.777 ; 1.777 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 1.794 ; 1.794 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 1.529 ; 1.529 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 1.794 ; 1.794 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 1.743 ; 1.743 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 1.525 ; 1.525 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 1.642 ; 1.642 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 1.613 ; 1.613 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 1.673 ; 1.673 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 2.197 ; 2.197 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 2.191 ; 2.191 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 1.898 ; 1.898 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 1.898 ; 1.898 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 2.197 ; 2.197 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 2.007 ; 2.007 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 2.027 ; 2.027 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 1.904 ; 1.904 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 1.928 ; 1.928 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 2.296 ; 2.296 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 1.715 ; 1.715 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 1.934 ; 1.934 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 1.911 ; 1.911 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 2.026 ; 2.026 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 2.105 ; 2.105 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 2.014 ; 2.014 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 2.296 ; 2.296 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 2.119 ; 2.119 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 2.011 ; 2.011 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 1.998 ; 1.998 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 1.505 ; 1.505 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 1.505 ; 1.505 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 1.535 ; 1.535 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 1.662 ; 1.662 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 1.660 ; 1.660 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 1.683 ; 1.683 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 1.681 ; 1.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 1.681 ; 1.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 2.296 ; 2.296 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 2.319 ; 2.319 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 2.296 ; 2.296 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 2.569 ; 2.569 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 2.392 ; 2.392 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 2.312 ; 2.312 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 2.374 ; 2.374 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 2.424 ; 2.424 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 1.617 ; 1.617 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 1.622 ; 1.622 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 1.617 ; 1.617 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 1.660 ; 1.660 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 1.660 ; 1.660 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 1.638 ; 1.638 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 1.755 ; 1.755 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 1.777 ; 1.777 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 1.525 ; 1.525 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 1.529 ; 1.529 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 1.794 ; 1.794 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 1.743 ; 1.743 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 1.525 ; 1.525 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 1.642 ; 1.642 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 1.613 ; 1.613 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 1.673 ; 1.673 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 1.898 ; 1.898 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 2.191 ; 2.191 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 1.898 ; 1.898 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 1.898 ; 1.898 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 2.197 ; 2.197 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 2.007 ; 2.007 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 2.027 ; 2.027 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 1.904 ; 1.904 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 1.928 ; 1.928 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 1.715 ; 1.715 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 1.715 ; 1.715 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 1.934 ; 1.934 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 1.911 ; 1.911 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 2.026 ; 2.026 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 2.105 ; 2.105 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 2.014 ; 2.014 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 2.296 ; 2.296 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 2.119 ; 2.119 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 2.011 ; 2.011 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 1.998 ; 1.998 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                 ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                      ; 193.347 ; 0.238 ; N/A      ; N/A     ; 50.000              ;
;  Clock10                              ; 193.515 ; 1.505 ; N/A      ; N/A     ; 50.000              ;
;  PLL_inst|altpll_component|pll|clk[0] ; 193.347 ; 0.238 ; N/A      ; N/A     ; 247.436             ;
; Design-wide TNS                       ; 0.0     ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock10                              ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  PLL_inst|altpll_component|pll|clk[0] ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 6.653 ; 6.653 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 6.632 ; 6.632 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 6.627 ; 6.627 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 6.594 ; 6.594 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 6.653 ; 6.653 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 3.425 ; 3.425 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 3.066 ; 3.066 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 3.141 ; 3.141 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 2.893 ; 2.893 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 3.007 ; 3.007 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 2.981 ; 2.981 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 3.302 ; 3.302 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 3.425 ; 3.425 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 3.395 ; 3.395 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 2.564 ; 2.564 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 2.849 ; 2.849 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -3.727 ; -3.727 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -3.760 ; -3.760 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -3.735 ; -3.735 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -3.727 ; -3.727 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -3.763 ; -3.763 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -1.375 ; -1.375 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -1.596 ; -1.596 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -1.591 ; -1.591 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -1.509 ; -1.509 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -1.557 ; -1.557 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -1.546 ; -1.546 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -1.671 ; -1.671 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -1.758 ; -1.758 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -1.732 ; -1.732 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -1.375 ; -1.375 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -1.482 ; -1.482 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 4.158 ; 4.158 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 3.764 ; 3.764 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 3.794 ; 3.794 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 4.134 ; 4.134 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 4.132 ; 4.132 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 4.158 ; 4.158 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 4.155 ; 4.155 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 4.154 ; 4.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 6.485 ; 6.485 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 5.639 ; 5.639 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 5.621 ; 5.621 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 6.485 ; 6.485 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 5.888 ; 5.888 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 5.636 ; 5.636 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 5.747 ; 5.747 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 5.920 ; 5.920 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 4.419 ; 4.419 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 4.055 ; 4.055 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 4.043 ; 4.043 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 4.087 ; 4.087 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 4.092 ; 4.092 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 4.064 ; 4.064 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 4.399 ; 4.399 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 4.419 ; 4.419 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 4.312 ; 4.312 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 3.789 ; 3.789 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 4.312 ; 4.312 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 4.195 ; 4.195 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 3.784 ; 3.784 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 4.115 ; 4.115 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 4.020 ; 4.020 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 4.145 ; 4.145 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 5.520 ; 5.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 5.520 ; 5.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 4.712 ; 4.712 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 4.710 ; 4.710 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 5.520 ; 5.520 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 5.009 ; 5.009 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 5.034 ; 5.034 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 4.706 ; 4.706 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 4.746 ; 4.746 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 5.633 ; 5.633 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 4.297 ; 4.297 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 4.801 ; 4.801 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 4.655 ; 4.655 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 5.031 ; 5.031 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 5.071 ; 5.071 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 5.016 ; 5.016 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 5.633 ; 5.633 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 5.169 ; 5.169 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 5.126 ; 5.126 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 4.928 ; 4.928 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 1.505 ; 1.505 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 1.505 ; 1.505 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 1.535 ; 1.535 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 1.662 ; 1.662 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 1.660 ; 1.660 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 1.683 ; 1.683 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 1.681 ; 1.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 1.681 ; 1.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 2.296 ; 2.296 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 2.319 ; 2.319 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 2.296 ; 2.296 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 2.569 ; 2.569 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 2.392 ; 2.392 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 2.312 ; 2.312 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 2.374 ; 2.374 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 2.424 ; 2.424 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 1.617 ; 1.617 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 1.622 ; 1.622 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 1.617 ; 1.617 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 1.660 ; 1.660 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 1.660 ; 1.660 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 1.638 ; 1.638 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 1.755 ; 1.755 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 1.777 ; 1.777 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 1.525 ; 1.525 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 1.529 ; 1.529 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 1.794 ; 1.794 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 1.743 ; 1.743 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 1.525 ; 1.525 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 1.642 ; 1.642 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 1.613 ; 1.613 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 1.673 ; 1.673 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 1.898 ; 1.898 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 2.191 ; 2.191 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 1.898 ; 1.898 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 1.898 ; 1.898 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 2.197 ; 2.197 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 2.007 ; 2.007 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 2.027 ; 2.027 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 1.904 ; 1.904 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 1.928 ; 1.928 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 1.715 ; 1.715 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 1.715 ; 1.715 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 1.934 ; 1.934 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 1.911 ; 1.911 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 2.026 ; 2.026 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 2.105 ; 2.105 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 2.014 ; 2.014 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 2.296 ; 2.296 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 2.119 ; 2.119 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 2.011 ; 2.011 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 1.998 ; 1.998 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[0] ; Clock10                              ; 46       ; 0        ; 0        ; 0        ;
; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 14       ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 484074   ; 3840     ; 3804     ; 32       ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[0] ; Clock10                              ; 46       ; 0        ; 0        ; 0        ;
; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 14       ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 484074   ; 3840     ; 3804     ; 32       ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Oct 24 03:23:18 2015
Info: Command: quartus_sta Project2 -c Project2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Timing.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|pll|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {PLL_inst|altpll_component|pll|clk[0]} {PLL_inst|altpll_component|pll|clk[0]}
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: PLL_inst|altpll_component|pll|clk[0] with master clock period: 100.000 found on PLL node: PLL_inst|altpll_component|pll|clk[0] does not match the master clock period requirement: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 193.347
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   193.347         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):   193.515         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.615
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.615         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     3.764         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 50.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    50.000         0.000 Clock10 
    Info (332119):   247.436         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 193.347
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 193.347 
    Info (332115): ===================================================================
    Info (332115): From Node    : KEY[3]
    Info (332115): To Node      : DataMemory:datamem|key_reg[3]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    400.000    400.000           launch edge time
    Info (332115):    400.000      0.000  R        clock network delay
    Info (332115):    300.000   -100.000  F  iExt  KEY[3]
    Info (332115):    300.874      0.874 FF  CELL  KEY[3]|combout
    Info (332115):    306.514      5.640 FF    IC  datamem|key_reg[3]~5|datad
    Info (332115):    306.691      0.177 FR  CELL  datamem|key_reg[3]~5|combout
    Info (332115):    306.691      0.000 RR    IC  datamem|key_reg[3]|datain
    Info (332115):    306.787      0.096 RR  CELL  DataMemory:datamem|key_reg[3]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    500.000    500.000           latch edge time
    Info (332115):    500.096      0.096  R        clock network delay
    Info (332115):    500.134      0.038     uTsu  DataMemory:datamem|key_reg[3]
    Info (332115): 
    Info (332115): Data Arrival Time  :   306.787
    Info (332115): Data Required Time :   500.134
    Info (332115): Slack              :   193.347 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 193.515
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 193.515 
    Info (332115): ===================================================================
    Info (332115): From Node    : SevenSeg:hex1|dOut[2]~2_OTERM47
    Info (332115): To Node      : HEX1[2]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.107      0.107  R        clock network delay
    Info (332115):      0.384      0.277     uTco  SevenSeg:hex1|dOut[2]~2_OTERM47
    Info (332115):      0.384      0.000 RR  CELL  hex1|dOut[2]~2_NEW_REG46|regout
    Info (332115):      3.665      3.281 RR    IC  HEX1[2]|datain
    Info (332115):      6.485      2.820 RR  CELL  HEX1[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    100.000      0.000  R        clock network delay
    Info (332115):    200.000    100.000  R  oExt  HEX1[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     6.485
    Info (332115): Data Required Time :   200.000
    Info (332115): Slack              :   193.515 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.615
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.615 
    Info (332115): ===================================================================
    Info (332115): From Node    : pcIn[1]
    Info (332115): To Node      : Register:pc|dataOut[1]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.083      0.083  R        clock network delay
    Info (332115):      0.360      0.277     uTco  pcIn[1]
    Info (332115):      0.360      0.000 RR  CELL  pcIn[1]|regout
    Info (332115):      0.710      0.350 RR    IC  pc|dataOut~11|datad
    Info (332115):      0.888      0.178 RR  CELL  pc|dataOut~11|combout
    Info (332115):      0.888      0.000 RR    IC  pc|dataOut[1]|datain
    Info (332115):      0.984      0.096 RR  CELL  Register:pc|dataOut[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.083      0.083  R        clock network delay
    Info (332115):      0.369      0.286      uTh  Register:pc|dataOut[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.984
    Info (332115): Data Required Time :     0.369
    Info (332115): Slack              :     0.615 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 3.764
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 3.764 
    Info (332115): ===================================================================
    Info (332115): From Node    : SevenSeg:hex0|dOut[0]~0_OTERM1
    Info (332115): To Node      : HEX0[0]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.095      0.095  R        clock network delay
    Info (332115):      0.372      0.277     uTco  SevenSeg:hex0|dOut[0]~0_OTERM1
    Info (332115):      0.372      0.000 RR  CELL  hex0|dOut[0]~0_NEW_REG0|regout
    Info (332115):      0.954      0.582 RR    IC  HEX0[0]|datain
    Info (332115):      3.764      2.810 RR  CELL  HEX0[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  oExt  HEX0[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.764
    Info (332115): Data Required Time :     0.000
    Info (332115): Slack              :     3.764 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 50.000
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 50.000 
    Info (332113): ===================================================================
    Info (332113): Node             : CLOCK_50|combout
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      1.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     51.026      1.026 FF  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    50.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 247.436
    Info (332113): Targets: [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 247.436 
    Info (332113): ===================================================================
    Info (332113): Node             : DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL_inst|altpll_component|pll|clk[0] (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    250.000    250.000           launch edge time
    Info (332113):    250.000      0.000           source latency
    Info (332113):    250.000      0.000           CLOCK_50
    Info (332113):    251.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):    253.518      2.492 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    247.581     -5.937 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    248.510      0.929 FF    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    248.510      0.000 FF  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    249.432      0.922 FF    IC  datamem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    250.179      0.747 FR  CELL  DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    500.000    500.000           launch edge time
    Info (332113):    500.000      0.000           source latency
    Info (332113):    500.000      0.000           CLOCK_50
    Info (332113):    501.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):    503.518      2.492 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    497.581     -5.937 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    498.510      0.929 RR    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    498.510      0.000 RR  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    499.432      0.922 RR    IC  datamem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    500.179      0.747 RF  CELL  DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.564
    Info (332113): Actual Width     :   250.000
    Info (332113): Slack            :   247.436
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: PLL_inst|altpll_component|pll|clk[0] with master clock period: 100.000 found on PLL node: PLL_inst|altpll_component|pll|clk[0] does not match the master clock period requirement: 20.000
Info (332146): Worst-case setup slack is 196.117
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   196.117         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):   197.431         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.238
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.238         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     1.505         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 50.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    50.000         0.000 Clock10 
    Info (332119):   247.873         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 196.117
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 196.117 
    Info (332115): ===================================================================
    Info (332115): From Node    : KEY[3]
    Info (332115): To Node      : DataMemory:datamem|key_reg[3]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    400.000    400.000           launch edge time
    Info (332115):    400.000      0.000  R        clock network delay
    Info (332115):    300.000   -100.000  F  iExt  KEY[3]
    Info (332115):    300.474      0.474 FF  CELL  KEY[3]|combout
    Info (332115):    303.521      3.047 FF    IC  datamem|key_reg[3]~5|datad
    Info (332115):    303.600      0.079 FR  CELL  datamem|key_reg[3]~5|combout
    Info (332115):    303.600      0.000 RR    IC  datamem|key_reg[3]|datain
    Info (332115):    303.642      0.042 RR  CELL  DataMemory:datamem|key_reg[3]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    500.000    500.000           latch edge time
    Info (332115):    499.727     -0.273  R        clock network delay
    Info (332115):    499.759      0.032     uTsu  DataMemory:datamem|key_reg[3]
    Info (332115): 
    Info (332115): Data Arrival Time  :   303.642
    Info (332115): Data Required Time :   499.759
    Info (332115): Slack              :   196.117 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 197.431
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 197.431 
    Info (332115): ===================================================================
    Info (332115): From Node    : SevenSeg:hex1|dOut[2]~2_OTERM47
    Info (332115): To Node      : HEX1[2]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.262     -0.262  R        clock network delay
    Info (332115):     -0.121      0.141     uTco  SevenSeg:hex1|dOut[2]~2_OTERM47
    Info (332115):     -0.121      0.000 RR  CELL  hex1|dOut[2]~2_NEW_REG46|regout
    Info (332115):      1.181      1.302 RR    IC  HEX1[2]|datain
    Info (332115):      2.569      1.388 RR  CELL  HEX1[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    100.000      0.000  R        clock network delay
    Info (332115):    200.000    100.000  R  oExt  HEX1[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.569
    Info (332115): Data Required Time :   200.000
    Info (332115): Slack              :   197.431 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.238
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.238 
    Info (332115): ===================================================================
    Info (332115): From Node    : pcIn[1]
    Info (332115): To Node      : Register:pc|dataOut[1]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.281     -0.281  R        clock network delay
    Info (332115):     -0.140      0.141     uTco  pcIn[1]
    Info (332115):     -0.140      0.000 RR  CELL  pcIn[1]|regout
    Info (332115):      0.008      0.148 RR    IC  pc|dataOut~11|datad
    Info (332115):      0.067      0.059 RR  CELL  pc|dataOut~11|combout
    Info (332115):      0.067      0.000 RR    IC  pc|dataOut[1]|datain
    Info (332115):      0.109      0.042 RR  CELL  Register:pc|dataOut[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):     -0.281     -0.281  R        clock network delay
    Info (332115):     -0.129      0.152      uTh  Register:pc|dataOut[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.109
    Info (332115): Data Required Time :    -0.129
    Info (332115): Slack              :     0.238 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 1.505
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 1.505 
    Info (332115): ===================================================================
    Info (332115): From Node    : SevenSeg:hex0|dOut[0]~0_OTERM1
    Info (332115): To Node      : HEX0[0]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.274     -0.274  R        clock network delay
    Info (332115):     -0.133      0.141     uTco  SevenSeg:hex0|dOut[0]~0_OTERM1
    Info (332115):     -0.133      0.000 RR  CELL  hex0|dOut[0]~0_NEW_REG0|regout
    Info (332115):      0.127      0.260 RR    IC  HEX0[0]|datain
    Info (332115):      1.505      1.378 RR  CELL  HEX0[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  oExt  HEX0[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.505
    Info (332115): Data Required Time :     0.000
    Info (332115): Slack              :     1.505 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 50.000
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 50.000 
    Info (332113): ===================================================================
    Info (332113): Node             : CLOCK_50|combout
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     50.571      0.571 FF  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    50.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 247.873
    Info (332113): Targets: [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 247.873 
    Info (332113): ===================================================================
    Info (332113): Node             : DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL_inst|altpll_component|pll|clk[0] (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    250.000    250.000           launch edge time
    Info (332113):    250.000      0.000           source latency
    Info (332113):    250.000      0.000           CLOCK_50
    Info (332113):    250.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):    252.241      1.670 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    248.056     -4.185 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    248.698      0.642 FF    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    248.698      0.000 FF  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    249.371      0.673 FF    IC  datamem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    249.798      0.427 FR  CELL  DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    500.000    500.000           launch edge time
    Info (332113):    500.000      0.000           source latency
    Info (332113):    500.000      0.000           CLOCK_50
    Info (332113):    500.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):    502.241      1.670 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    498.056     -4.185 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    498.698      0.642 RR    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    498.698      0.000 RR  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    499.371      0.673 RR    IC  datamem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    499.798      0.427 RF  CELL  DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_bq61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :   250.000
    Info (332113): Slack            :   247.873
    Info (332113): ===================================================================
    Info (332113): 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 453 megabytes
    Info: Processing ended: Sat Oct 24 03:23:20 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


