汇编riscv

riscv常见指令集：

不同规模的指令集：RV32I（int）、RV32M （乘除）、RV32F（浮点）、 RV32D（浮点）



计算：

数据搬移：

流程控制：

ABI-应用程序二进制接口（CPU-ABI-OS-APP）

chisel语言



乱序-不影响因果



SOC:[core MC(控制内存) IO] 内存 中断

![image-20250911143632744](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20250911143632744.png)

rocket-chip generator

YARD项目 - 工具库 DSL定制



Humming Bird



助记符：slt（set less than）{immediate unsigned}、slti、sltu、sltiu



FPGA平台跑起来







小作业：

1、八字形（汇编）

![image-20250918105056483](../../pic_to_typora/image-20250918105056483.png)



RISCV ASM(汇编) ISA

RIPS(微架构)

——————————————————————————

Chisel 语言：描述同步时序逻辑

汇编     < - C语言

verilog < - Chisel



HDL硬件描述语言

常见HDL

VHDL（教学性质的）

verilog（工业）

verilog发展：System Verilog System C（约束的C）、Chisel



行为描述、结构描述、数据流描述

EDA工具仿真、综合，可由FPGA ASIC实现



正方形：编译器  波浪：代码

Tredle仿真？生成vcd GTKWave

Hello.v -> verilator->Hello.vcd->GTKWave

