此项目用于FPGA实现基于LMS算法的主动降噪
编程语言为verilog,用vivado进行编译
