# FPGA-basics-VHDL-Verilog

---

/src â†’ CÃ³digo fuente (VHDL/Verilog)
/tb â†’ Testbenches
/docs â†’ DocumentaciÃ³n y apuntes
/examples â†’ Casos de uso y proyectos simples

## âš™ï¸ Componentes bÃ¡sicos incluidos

### ğŸ”¹ LÃ³gica combinacional
- Puertas lÃ³gicas (AND, OR, NOT, XOR, etc.)
- Multiplexores (2:1, 4:1, parametrizables)
- Demultiplexores
- Codificadores y decodificadores
- Comparadores de magnitud

### ğŸ”¹ LÃ³gica secuencial
- Flip-Flops (D, T, JK, SR)
- Latches
- Registros de desplazamiento
- Contadores (binarios, BCD, ascendentes, descendentes, con carga)
- MÃ¡quinas de estados finitos (FSM: Moore y Mealy)

### ğŸ”¹ TemporizaciÃ³n y control
- Divisores de reloj
- Generadores de pulso
- Debouncers para pulsadores
- Watchdog timer bÃ¡sico

### ğŸ”¹ Memorias
- ROM simple
- RAM (single-port y dual-port)
- FIFO sÃ­ncrono y asÃ­ncrono
- Shift-register FIFO

### ğŸ”¹ Interfaces de comunicaciÃ³n
- UART Tx/Rx
- SPI Master/Slave
- I2C bÃ¡sico
- Handshake genÃ©rico (valid/ready)

### ğŸ”¹ DSP / procesamiento de datos
- Sumadores/restadores (con y sin acarreo)
- Multiplicadores
- Acumuladores
- Filtros FIR simples
- PWM

---

## ğŸ› ï¸ Herramientas recomendadas
- **Vivado** (Xilinx)
- **Quartus** (Intel/Altera)
- **GHDL + GTKWave** (simulaciÃ³n open source)
- **Icarus Verilog** (para mÃ³dulos en Verilog)

---

## ğŸ¯ Objetivo
- Reforzar fundamentos de diseÃ±o digital aplicado a FPGAs.  
- Disponer de una librerÃ­a de mÃ³dulos bÃ¡sicos reutilizables.  
- Practicar la escritura clara y documentada en VHDL/Verilog.  
- Mantener ejemplos con **testbench asociado** para cada componente.  

---

## ğŸ“– Recursos Ãºtiles
- [Free Range VHDL](https://freerangefactory.org/freerange-vhdl/)
- [nandland.com FPGA tutorials](https://nandland.com)
- [asic-world.com Verilog tutorials](http://asic-world.com/verilog/index.html)

---

âœï¸ *SiÃ©ntete libre de clonar, practicar, y ampliar este repo con tus propios mÃ³dulos.*
