TimeQuest Timing Analyzer report for SDMapper
Tue Mar 14 18:56:34 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_i'
 12. Slow Model Setup: 'sd_sel_q[0]'
 13. Slow Model Setup: 'A[2]'
 14. Slow Model Setup: 'CLOCK_50'
 15. Slow Model Hold: 'A[2]'
 16. Slow Model Hold: 'CLOCK_50'
 17. Slow Model Hold: 'clock_i'
 18. Slow Model Hold: 'sd_sel_q[0]'
 19. Slow Model Recovery: 'clock_i'
 20. Slow Model Recovery: 'A[2]'
 21. Slow Model Removal: 'A[2]'
 22. Slow Model Removal: 'clock_i'
 23. Slow Model Minimum Pulse Width: 'A[2]'
 24. Slow Model Minimum Pulse Width: 'CLOCK_50'
 25. Slow Model Minimum Pulse Width: 'clock_i'
 26. Slow Model Minimum Pulse Width: 'sd_sel_q[0]'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Fast Model Setup Summary
 38. Fast Model Hold Summary
 39. Fast Model Recovery Summary
 40. Fast Model Removal Summary
 41. Fast Model Minimum Pulse Width Summary
 42. Fast Model Setup: 'clock_i'
 43. Fast Model Setup: 'sd_sel_q[0]'
 44. Fast Model Setup: 'A[2]'
 45. Fast Model Setup: 'CLOCK_50'
 46. Fast Model Hold: 'A[2]'
 47. Fast Model Hold: 'CLOCK_50'
 48. Fast Model Hold: 'clock_i'
 49. Fast Model Hold: 'sd_sel_q[0]'
 50. Fast Model Recovery: 'clock_i'
 51. Fast Model Recovery: 'A[2]'
 52. Fast Model Removal: 'A[2]'
 53. Fast Model Removal: 'clock_i'
 54. Fast Model Minimum Pulse Width: 'A[2]'
 55. Fast Model Minimum Pulse Width: 'CLOCK_50'
 56. Fast Model Minimum Pulse Width: 'clock_i'
 57. Fast Model Minimum Pulse Width: 'sd_sel_q[0]'
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Propagation Delay
 63. Minimum Propagation Delay
 64. Output Enable Times
 65. Minimum Output Enable Times
 66. Output Disable Times
 67. Minimum Output Disable Times
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Progagation Delay
 74. Minimum Progagation Delay
 75. Setup Transfers
 76. Hold Transfers
 77. Recovery Transfers
 78. Removal Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; SDMapper                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; A[2]        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[2] }        ;
; CLOCK_50    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }    ;
; clock_i     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_i }     ;
; sd_sel_q[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sd_sel_q[0] } ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 149.84 MHz ; 139.66 MHz      ; A[2]       ; limit due to high minimum pulse width violation (tch) ;
; 228.78 MHz ; 228.78 MHz      ; clock_i    ;                                                       ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow Model Setup Summary             ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clock_i     ; -7.476 ; -216.276      ;
; sd_sel_q[0] ; -6.933 ; -6.933        ;
; A[2]        ; -2.837 ; -12.779       ;
; CLOCK_50    ; 2.116  ; 0.000         ;
+-------------+--------+---------------+


+---------------------------------------+
; Slow Model Hold Summary               ;
+-------------+---------+---------------+
; Clock       ; Slack   ; End Point TNS ;
+-------------+---------+---------------+
; A[2]        ; -12.674 ; -87.966       ;
; CLOCK_50    ; -1.864  ; -1.864        ;
; clock_i     ; 0.172   ; 0.000         ;
; sd_sel_q[0] ; 6.576   ; 0.000         ;
+-------------+---------+---------------+


+----------------------------------+
; Slow Model Recovery Summary      ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clock_i ; -0.418 ; -0.418        ;
; A[2]    ; 4.494  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------+
; Slow Model Removal Summary       ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; A[2]    ; -4.250 ; -34.186       ;
; clock_i ; 1.170  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; A[2]        ; -3.080 ; -110.591        ;
; CLOCK_50    ; -1.631 ; -2.853          ;
; clock_i     ; -0.611 ; -57.434         ;
; sd_sel_q[0] ; 0.500  ; 0.000           ;
+-------------+--------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_i'                                                                                                                 ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -7.476 ; spi:portaspi|start_s           ; spi:portaspi|wait_n_s       ; A[2]         ; clock_i     ; 0.500        ; -6.920     ; 1.094      ;
; -7.466 ; spi:portaspi|start_s           ; spi:portaspi|ff_q           ; A[2]         ; clock_i     ; 0.500        ; -6.920     ; 1.084      ;
; -7.442 ; spi:portaspi|spi_data_buf_s[0] ; spi:portaspi|shift_reg_s[1] ; A[2]         ; clock_i     ; 0.500        ; -6.920     ; 1.060      ;
; -7.439 ; spi:portaspi|spi_data_buf_s[6] ; spi:portaspi|shift_reg_s[7] ; A[2]         ; clock_i     ; 0.500        ; -6.920     ; 1.057      ;
; -7.293 ; spi:portaspi|spi_data_buf_s[3] ; spi:portaspi|shift_reg_s[4] ; A[2]         ; clock_i     ; 0.500        ; -6.920     ; 0.911      ;
; -7.291 ; spi:portaspi|spi_data_buf_s[4] ; spi:portaspi|shift_reg_s[5] ; A[2]         ; clock_i     ; 0.500        ; -6.920     ; 0.909      ;
; -7.291 ; spi:portaspi|spi_data_buf_s[5] ; spi:portaspi|shift_reg_s[6] ; A[2]         ; clock_i     ; 0.500        ; -6.920     ; 0.909      ;
; -7.290 ; spi:portaspi|spi_data_buf_s[7] ; spi:portaspi|shift_reg_s[8] ; A[2]         ; clock_i     ; 0.500        ; -6.920     ; 0.908      ;
; -7.287 ; spi:portaspi|spi_data_buf_s[1] ; spi:portaspi|shift_reg_s[2] ; A[2]         ; clock_i     ; 0.500        ; -6.920     ; 0.905      ;
; -7.285 ; spi:portaspi|spi_data_buf_s[2] ; spi:portaspi|shift_reg_s[3] ; A[2]         ; clock_i     ; 0.500        ; -6.920     ; 0.903      ;
; -6.874 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.338      ;
; -6.874 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.338      ;
; -6.874 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.338      ;
; -6.874 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.338      ;
; -6.874 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.338      ;
; -6.874 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.338      ;
; -6.874 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.338      ;
; -6.874 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.338      ;
; -6.874 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.338      ;
; -6.874 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.338      ;
; -6.874 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.338      ;
; -6.874 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.338      ;
; -6.874 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.338      ;
; -6.874 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.338      ;
; -6.874 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.338      ;
; -6.874 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.338      ;
; -6.714 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.178      ;
; -6.714 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.178      ;
; -6.714 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.178      ;
; -6.714 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.178      ;
; -6.714 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.178      ;
; -6.714 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.178      ;
; -6.714 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.178      ;
; -6.714 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.178      ;
; -6.714 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.178      ;
; -6.714 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.178      ;
; -6.714 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.178      ;
; -6.714 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.178      ;
; -6.714 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.178      ;
; -6.714 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.178      ;
; -6.714 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.178      ;
; -6.714 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.178      ;
; -6.588 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.052      ;
; -6.588 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.052      ;
; -6.588 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.052      ;
; -6.588 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.052      ;
; -6.588 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.052      ;
; -6.588 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.052      ;
; -6.588 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.052      ;
; -6.588 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.052      ;
; -6.588 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.052      ;
; -6.588 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.052      ;
; -6.588 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.052      ;
; -6.588 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.052      ;
; -6.588 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.052      ;
; -6.588 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.052      ;
; -6.588 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.052      ;
; -6.588 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 4.052      ;
; -6.452 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.916      ;
; -6.452 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.916      ;
; -6.452 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.916      ;
; -6.452 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.916      ;
; -6.452 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.916      ;
; -6.452 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.916      ;
; -6.452 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.916      ;
; -6.452 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.916      ;
; -6.452 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.916      ;
; -6.452 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.916      ;
; -6.452 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.916      ;
; -6.452 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.916      ;
; -6.452 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.916      ;
; -6.452 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.916      ;
; -6.452 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.916      ;
; -6.452 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.916      ;
; -6.422 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -3.305     ; 3.655      ;
; -6.422 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -3.305     ; 3.655      ;
; -6.422 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -3.305     ; 3.655      ;
; -6.422 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -3.305     ; 3.655      ;
; -6.422 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -3.305     ; 3.655      ;
; -6.422 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -3.305     ; 3.655      ;
; -6.422 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -3.305     ; 3.655      ;
; -6.422 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -3.305     ; 3.655      ;
; -6.422 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -3.305     ; 3.655      ;
; -6.422 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -3.305     ; 3.655      ;
; -6.422 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -3.305     ; 3.655      ;
; -6.422 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -3.305     ; 3.655      ;
; -6.422 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -3.305     ; 3.655      ;
; -6.422 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -3.305     ; 3.655      ;
; -6.422 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -3.305     ; 3.655      ;
; -6.422 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -3.305     ; 3.655      ;
; -6.272 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.736      ;
; -6.272 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.736      ;
; -6.272 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.736      ;
; -6.272 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.736      ;
; -6.272 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.736      ;
; -6.272 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.736      ;
; -6.272 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.736      ;
; -6.272 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.736      ;
; -6.272 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.736      ;
; -6.272 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -3.074     ; 3.736      ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sd_sel_q[0]'                                                                        ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; -6.933 ; sd_sel_q[1] ; s_sd_miso ; A[2]         ; sd_sel_q[0] ; 0.500        ; -4.972     ; 1.280      ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'A[2]'                                                                                                             ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.837 ; sd_chg_q[1]~_emulated   ; sd_chg_s[1]                 ; A[2]         ; A[2]        ; 0.500        ; -2.469     ; 0.906      ;
; -2.830 ; sd_chg_q[0]~_emulated   ; sd_chg_s[0]                 ; A[2]         ; A[2]        ; 0.500        ; -2.469     ; 0.899      ;
; -2.802 ; sd_chg_q[0]~_emulated   ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; -2.469     ; 1.371      ;
; -2.801 ; sd_chg_q[1]~_emulated   ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; -2.469     ; 1.370      ;
; -0.150 ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.500        ; 6.497      ; 7.185      ;
; -0.150 ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.500        ; 6.497      ; 7.185      ;
; -0.150 ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.500        ; 6.497      ; 7.185      ;
; -0.150 ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.500        ; 6.497      ; 7.185      ;
; -0.150 ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.500        ; 6.497      ; 7.185      ;
; -0.083 ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.500        ; 6.497      ; 7.118      ;
; -0.083 ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.500        ; 6.497      ; 7.118      ;
; -0.083 ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.500        ; 6.497      ; 7.118      ;
; -0.083 ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.500        ; 6.497      ; 7.118      ;
; -0.083 ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.500        ; 6.497      ; 7.118      ;
; -0.071 ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.500        ; 6.497      ; 7.106      ;
; -0.071 ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.500        ; 6.497      ; 7.106      ;
; -0.071 ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.500        ; 6.497      ; 7.106      ;
; -0.071 ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.500        ; 6.497      ; 7.106      ;
; -0.060 ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.500        ; 6.497      ; 7.095      ;
; 0.020  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.500        ; 6.502      ; 7.020      ;
; 0.020  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.500        ; 6.502      ; 7.020      ;
; 0.020  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.500        ; 6.502      ; 7.020      ;
; 0.020  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.500        ; 6.502      ; 7.020      ;
; 0.020  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.500        ; 6.502      ; 7.020      ;
; 0.350  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 1.000        ; 6.497      ; 7.185      ;
; 0.350  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 1.000        ; 6.497      ; 7.185      ;
; 0.350  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 1.000        ; 6.497      ; 7.185      ;
; 0.350  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 1.000        ; 6.497      ; 7.185      ;
; 0.350  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 1.000        ; 6.497      ; 7.185      ;
; 0.417  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 1.000        ; 6.497      ; 7.118      ;
; 0.417  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 1.000        ; 6.497      ; 7.118      ;
; 0.417  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 1.000        ; 6.497      ; 7.118      ;
; 0.417  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 1.000        ; 6.497      ; 7.118      ;
; 0.417  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 1.000        ; 6.497      ; 7.118      ;
; 0.429  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 1.000        ; 6.497      ; 7.106      ;
; 0.429  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 1.000        ; 6.497      ; 7.106      ;
; 0.429  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 1.000        ; 6.497      ; 7.106      ;
; 0.429  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 1.000        ; 6.497      ; 7.106      ;
; 0.440  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 1.000        ; 6.497      ; 7.095      ;
; 0.520  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 1.000        ; 6.502      ; 7.020      ;
; 0.520  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 1.000        ; 6.502      ; 7.020      ;
; 0.520  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 1.000        ; 6.502      ; 7.020      ;
; 0.520  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 1.000        ; 6.502      ; 7.020      ;
; 0.520  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 1.000        ; 6.502      ; 7.020      ;
; 3.765  ; sd_sel_q[1]             ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; 5.159      ; 2.432      ;
; 4.270  ; sd_sel_q[1]             ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; 5.159      ; 1.927      ;
; 7.078  ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 1.000        ; 8.287      ; 1.209      ;
; 7.263  ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 1.000        ; 8.288      ; 1.217      ;
; 7.351  ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 1.000        ; 8.562      ; 1.206      ;
; 7.367  ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 1.000        ; 8.562      ; 0.635      ;
; 7.592  ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 1.000        ; 8.560      ; 1.160      ;
; 7.602  ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 1.000        ; 8.565      ; 1.165      ;
; 7.690  ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 1.000        ; 8.561      ; 0.635      ;
; 7.698  ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 1.000        ; 8.564      ; 0.635      ;
; 10.283 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.500        ; 11.300     ; 1.832      ;
; 10.457 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.500        ; 11.300     ; 1.658      ;
; 10.783 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 1.000        ; 11.300     ; 1.832      ;
; 10.957 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 1.000        ; 11.300     ; 1.658      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 2.116 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 0.500        ; 2.032      ; 0.731      ;
; 2.616 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 1.000        ; 2.032      ; 0.731      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'A[2]'                                                                                                               ;
+---------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -12.674 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.000        ; 13.769     ; 1.658      ;
; -12.500 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.000        ; 13.769     ; 1.832      ;
; -12.174 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; -0.500       ; 13.769     ; 1.658      ;
; -12.000 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; -0.500       ; 13.769     ; 1.832      ;
; -7.929  ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 0.000        ; 8.564      ; 0.635      ;
; -7.927  ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 0.000        ; 8.562      ; 0.635      ;
; -7.926  ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 0.000        ; 8.561      ; 0.635      ;
; -7.400  ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 0.000        ; 8.565      ; 1.165      ;
; -7.400  ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 0.000        ; 8.560      ; 1.160      ;
; -7.356  ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 0.000        ; 8.562      ; 1.206      ;
; -7.078  ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 0.000        ; 8.287      ; 1.209      ;
; -7.071  ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 0.000        ; 8.288      ; 1.217      ;
; -6.163  ; sd_sel_q[1]             ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 7.804      ; 1.927      ;
; -5.658  ; sd_sel_q[1]             ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 7.804      ; 2.432      ;
; -1.385  ; sd_chg_q[1]~_emulated   ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 2.469      ; 1.370      ;
; -1.384  ; sd_chg_q[0]~_emulated   ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 2.469      ; 1.371      ;
; -1.356  ; sd_chg_q[0]~_emulated   ; sd_chg_s[0]                 ; A[2]         ; A[2]        ; -0.500       ; 2.469      ; 0.899      ;
; -1.349  ; sd_chg_q[1]~_emulated   ; sd_chg_s[1]                 ; A[2]         ; A[2]        ; -0.500       ; 2.469      ; 0.906      ;
; 0.232   ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.000        ; 6.502      ; 7.020      ;
; 0.232   ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.000        ; 6.502      ; 7.020      ;
; 0.232   ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.000        ; 6.502      ; 7.020      ;
; 0.232   ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.000        ; 6.502      ; 7.020      ;
; 0.232   ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.000        ; 6.502      ; 7.020      ;
; 0.312   ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.000        ; 6.497      ; 7.095      ;
; 0.323   ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.000        ; 6.497      ; 7.106      ;
; 0.323   ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.000        ; 6.497      ; 7.106      ;
; 0.323   ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.000        ; 6.497      ; 7.106      ;
; 0.323   ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.000        ; 6.497      ; 7.106      ;
; 0.335   ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.000        ; 6.497      ; 7.118      ;
; 0.335   ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.000        ; 6.497      ; 7.118      ;
; 0.335   ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.000        ; 6.497      ; 7.118      ;
; 0.335   ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.000        ; 6.497      ; 7.118      ;
; 0.335   ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.000        ; 6.497      ; 7.118      ;
; 0.402   ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.000        ; 6.497      ; 7.185      ;
; 0.402   ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.000        ; 6.497      ; 7.185      ;
; 0.402   ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.000        ; 6.497      ; 7.185      ;
; 0.402   ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.000        ; 6.497      ; 7.185      ;
; 0.402   ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.000        ; 6.497      ; 7.185      ;
; 0.732   ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; -0.500       ; 6.502      ; 7.020      ;
; 0.732   ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; -0.500       ; 6.502      ; 7.020      ;
; 0.732   ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; -0.500       ; 6.502      ; 7.020      ;
; 0.732   ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; -0.500       ; 6.502      ; 7.020      ;
; 0.732   ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; -0.500       ; 6.502      ; 7.020      ;
; 0.812   ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; -0.500       ; 6.497      ; 7.095      ;
; 0.823   ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; -0.500       ; 6.497      ; 7.106      ;
; 0.823   ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; -0.500       ; 6.497      ; 7.106      ;
; 0.823   ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; -0.500       ; 6.497      ; 7.106      ;
; 0.823   ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; -0.500       ; 6.497      ; 7.106      ;
; 0.835   ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; -0.500       ; 6.497      ; 7.118      ;
; 0.835   ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; -0.500       ; 6.497      ; 7.118      ;
; 0.835   ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; -0.500       ; 6.497      ; 7.118      ;
; 0.835   ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; -0.500       ; 6.497      ; 7.118      ;
; 0.835   ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; -0.500       ; 6.497      ; 7.118      ;
; 0.902   ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; -0.500       ; 6.497      ; 7.185      ;
; 0.902   ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; -0.500       ; 6.497      ; 7.185      ;
; 0.902   ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; -0.500       ; 6.497      ; 7.185      ;
; 0.902   ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; -0.500       ; 6.497      ; 7.185      ;
; 0.902   ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; -0.500       ; 6.497      ; 7.185      ;
+---------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                        ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.864 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 0.000        ; 2.032      ; 0.731      ;
; -1.364 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; -0.500       ; 2.032      ; 0.731      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_i'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.172 ; s_sd_miso                       ; spi:portaspi|shift_reg_s[0]     ; sd_sel_q[0]  ; clock_i     ; -0.500       ; 1.126      ; 1.084      ;
; 0.445 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[0]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|spi_clk_buf_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|count_q[3]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|wait_n_s           ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|spi_clk_out_s      ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.626 ; spi:portaspi|state_s.s_cleaning ; spi:portaspi|state_s.s_running  ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.912      ;
; 0.638 ; tmr_cnt_q[15]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.924      ;
; 0.639 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.925      ;
; 0.641 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.927      ;
; 0.770 ; spi:portaspi|ff_q               ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.056      ;
; 0.782 ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|shift_reg_s[5]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.068      ;
; 0.784 ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|shift_reg_s[3]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.070      ;
; 0.796 ; spi:portaspi|prev_spi_clk_s     ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.082      ;
; 0.797 ; spi:portaspi|state_s.s_done     ; spi:portaspi|state_s.s_idle     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.083      ;
; 0.855 ; spi:portaspi|count_q[3]         ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.141      ;
; 0.880 ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.166      ;
; 0.945 ; tmr_cnt_q[1]                    ; tmr_cnt_q[1]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.231      ;
; 0.946 ; tmr_cnt_q[9]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.232      ;
; 0.947 ; tmr_cnt_q[7]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; tmr_cnt_q[11]                   ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; tmr_cnt_q[13]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.233      ;
; 0.968 ; tmr_cnt_q[0]                    ; tmr_cnt_q[0]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.254      ;
; 0.974 ; spi:portaspi|shift_reg_s[6]     ; spi:portaspi|shift_reg_s[7]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.260      ;
; 0.976 ; tmr_cnt_q[2]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; tmr_cnt_q[4]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; spi:portaspi|shift_reg_s[1]     ; spi:portaspi|shift_reg_s[2]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; spi:portaspi|shift_reg_s[5]     ; spi:portaspi|shift_reg_s[6]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; tmr_cnt_q[14]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.263      ;
; 0.979 ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|shift_reg_s[8]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.265      ;
; 0.987 ; tmr_cnt_q[3]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; tmr_cnt_q[5]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.273      ;
; 0.989 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.275      ;
; 0.996 ; spi:portaspi|state_s.s_running  ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.282      ;
; 1.006 ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|shift_reg_s[4]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.292      ;
; 1.018 ; tmr_cnt_q[8]                    ; tmr_cnt_q[8]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.304      ;
; 1.019 ; tmr_cnt_q[6]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; tmr_cnt_q[12]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; tmr_cnt_q[10]                   ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.305      ;
; 1.145 ; spi:portaspi|ff_q               ; spi:portaspi|state_s.s_cleaning ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 1.432      ;
; 1.160 ; spi:portaspi|state_s.s_idle     ; spi:portaspi|state_s.s_cleaning ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.446      ;
; 1.218 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[0]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.504      ;
; 1.219 ; spi:portaspi|state_s.s_running  ; spi:portaspi|spi_clk_buf_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.505      ;
; 1.224 ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.510      ;
; 1.238 ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.524      ;
; 1.277 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[6]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.563      ;
; 1.278 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[8]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.564      ;
; 1.279 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[3]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.565      ;
; 1.280 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[1]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.566      ;
; 1.280 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[5]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.566      ;
; 1.281 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[7]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.567      ;
; 1.281 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[2]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.567      ;
; 1.282 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[4]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.568      ;
; 1.400 ; tmr_cnt_q[0]                    ; tmr_cnt_q[1]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.686      ;
; 1.407 ; tmr_cnt_q[1]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; tmr_cnt_q[2]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; tmr_cnt_q[9]                    ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; tmr_cnt_q[14]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; tmr_cnt_q[13]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; tmr_cnt_q[4]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; tmr_cnt_q[11]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.695      ;
; 1.448 ; tmr_cnt_q[8]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; tmr_cnt_q[6]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; tmr_cnt_q[10]                   ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; tmr_cnt_q[12]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; tmr_cnt_q[3]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; tmr_cnt_q[5]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.462 ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|prev_spi_clk_s     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.748      ;
; 1.474 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.760      ;
; 1.474 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.760      ;
; 1.474 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.760      ;
; 1.480 ; tmr_cnt_q[0]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.766      ;
; 1.482 ; spi:portaspi|shift_reg_s[0]     ; spi:portaspi|shift_reg_s[1]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.768      ;
; 1.487 ; tmr_cnt_q[1]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; tmr_cnt_q[9]                    ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; tmr_cnt_q[2]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; spi:portaspi|state_s.s_idle     ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.774      ;
; 1.489 ; tmr_cnt_q[13]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; tmr_cnt_q[11]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; tmr_cnt_q[4]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.775      ;
; 1.510 ; tmr_cnt_q[7]                    ; tmr_cnt_q[8]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.796      ;
; 1.525 ; spi:portaspi|prev_spi_clk_s     ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.811      ;
; 1.528 ; tmr_cnt_q[8]                    ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.814      ;
; 1.529 ; tmr_cnt_q[12]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; tmr_cnt_q[3]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; tmr_cnt_q[10]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; tmr_cnt_q[5]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.815      ;
; 1.540 ; spi:portaspi|state_s.s_running  ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.825      ;
; 1.550 ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|spi_data_q[4]      ; clock_i      ; clock_i     ; 0.000        ; -0.002     ; 1.834      ;
; 1.555 ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|spi_data_q[7]      ; clock_i      ; clock_i     ; 0.000        ; -0.002     ; 1.839      ;
; 1.560 ; tmr_cnt_q[0]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.846      ;
; 1.564 ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|spi_data_q[2]      ; clock_i      ; clock_i     ; 0.000        ; -0.002     ; 1.848      ;
; 1.566 ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|spi_data_q[3]      ; clock_i      ; clock_i     ; 0.000        ; -0.002     ; 1.850      ;
; 1.567 ; tmr_cnt_q[1]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.853      ;
; 1.568 ; tmr_cnt_q[2]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.854      ;
; 1.568 ; tmr_cnt_q[9]                    ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.854      ;
; 1.569 ; tmr_cnt_q[11]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.855      ;
; 1.569 ; tmr_cnt_q[4]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.855      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sd_sel_q[0]'                                                                        ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; 6.576 ; sd_sel_q[1] ; s_sd_miso ; A[2]         ; sd_sel_q[0] ; -0.500       ; -4.796     ; 1.280      ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock_i'                                                                                           ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.418 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; clock_i      ; clock_i     ; 1.000        ; 0.000      ; 1.456      ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'A[2]'                                                                                                          ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 4.494 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; clock_i      ; A[2]        ; 0.500        ; 6.921      ; 2.965      ;
; 4.494 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; clock_i      ; A[2]        ; 0.500        ; 6.921      ; 2.965      ;
; 4.494 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; clock_i      ; A[2]        ; 0.500        ; 6.921      ; 2.965      ;
; 4.494 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; clock_i      ; A[2]        ; 0.500        ; 6.921      ; 2.965      ;
; 4.494 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; clock_i      ; A[2]        ; 0.500        ; 6.921      ; 2.965      ;
; 4.494 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; clock_i      ; A[2]        ; 0.500        ; 6.921      ; 2.965      ;
; 4.494 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; clock_i      ; A[2]        ; 0.500        ; 6.921      ; 2.965      ;
; 4.494 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; clock_i      ; A[2]        ; 0.500        ; 6.921      ; 2.965      ;
; 5.002 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; clock_i      ; A[2]        ; 0.500        ; 6.920      ; 2.456      ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'A[2]'                                                                                                            ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -4.250 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; clock_i      ; A[2]        ; -0.500       ; 6.920      ; 2.456      ;
; -3.742 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; clock_i      ; A[2]        ; -0.500       ; 6.921      ; 2.965      ;
; -3.742 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; clock_i      ; A[2]        ; -0.500       ; 6.921      ; 2.965      ;
; -3.742 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; clock_i      ; A[2]        ; -0.500       ; 6.921      ; 2.965      ;
; -3.742 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; clock_i      ; A[2]        ; -0.500       ; 6.921      ; 2.965      ;
; -3.742 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; clock_i      ; A[2]        ; -0.500       ; 6.921      ; 2.965      ;
; -3.742 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; clock_i      ; A[2]        ; -0.500       ; 6.921      ; 2.965      ;
; -3.742 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; clock_i      ; A[2]        ; -0.500       ; 6.921      ; 2.965      ;
; -3.742 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; clock_i      ; A[2]        ; -0.500       ; 6.921      ; 2.965      ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock_i'                                                                                           ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 1.170 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.456      ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'A[2]'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -3.080 ; -1.969       ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated          ;
; -3.080 ; -1.969       ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated          ;
; -3.080 ; -1.969       ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated          ;
; -3.080 ; -1.969       ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated          ;
; -3.080 ; -1.969       ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; sd_chg_s[0]                    ;
; -3.080 ; -1.969       ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; sd_chg_s[0]                    ;
; -3.080 ; -1.969       ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; sd_chg_s[1]                    ;
; -3.080 ; -1.969       ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; sd_chg_s[1]                    ;
; -1.969 ; -1.969       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated|clk      ;
; -1.969 ; -1.969       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated|clk      ;
; -1.969 ; -1.969       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated|clk      ;
; -1.969 ; -1.969       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated|clk      ;
; -1.969 ; -1.969       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_s[0]|clk                ;
; -1.969 ; -1.969       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_s[0]|clk                ;
; -1.969 ; -1.969       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_s[1]|clk                ;
; -1.969 ; -1.969       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_s[1]|clk                ;
; -1.969 ; -1.969       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; spi_ctrl_rd_s|combout          ;
; -1.969 ; -1.969       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; spi_ctrl_rd_s|combout          ;
; -1.969 ; -1.969       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|inclk[0] ;
; -1.969 ; -1.969       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|inclk[0] ;
; -1.969 ; -1.969       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|outclk   ;
; -1.969 ; -1.969       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|outclk   ;
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; A[2]  ; Rise       ; A[2]                           ;
; -0.787 ; 0.324        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[0]                    ;
; -0.787 ; 0.324        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[0]                    ;
; -0.787 ; 0.324        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[1]                    ;
; -0.787 ; 0.324        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[1] ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_i          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_i          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_i|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_i|clk      ;
+--------+--------------+----------------+------------------+----------+------------+------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_i'                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|ff_clr_s           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|ff_clr_s           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|ff_q               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|ff_q               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|prev_spi_clk_s     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|prev_spi_clk_s     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[7]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[8]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[8]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_clk_buf_s      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_clk_buf_s      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_clk_out_s      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_clk_out_s      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[1]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[1]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[2]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[2]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[3]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[3]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[4]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[4]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[5]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[5]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[6]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[6]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[7]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[7]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_cleaning ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_cleaning ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_done     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_done     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_idle     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_idle     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_running  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_running  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|wait_n_s           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|wait_n_s           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[10]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[10]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[11]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[11]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[12]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[12]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[13]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[13]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[14]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[14]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[15]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[15]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[8]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[8]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[9]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[9]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i~clkctrl|outclk          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sd_sel_q[0]'                                                             ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target              ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Fall       ; s_sd_miso           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Fall       ; s_sd_miso           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; sd_sel_q[0]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; sd_sel_q[0]|regout  ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; 2.133  ; 2.133  ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 2.133  ; 2.133  ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 3.547  ; 3.547  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 3.547  ; 3.547  ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 3.354  ; 3.354  ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.585  ; 1.585  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; 0.807  ; 0.807  ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; -1.449 ; -1.449 ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -1.449 ; -1.449 ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; -0.159 ; -0.159 ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; -7.493 ; -7.493 ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; -7.493 ; -7.493 ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; -7.758 ; -7.758 ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 5.591  ; 5.591  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; 5.235  ; 5.235  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; 5.591  ; 5.591  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; 0.650  ; 0.650  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; 5.096  ; 5.096  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; 3.986  ; 3.986  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; 4.031  ; 4.031  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; 5.280  ; 5.280  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; 4.626  ; 4.626  ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 4.169  ; 4.169  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 3.495  ; 3.495  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 3.912  ; 3.912  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 2.443  ; 2.443  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 4.169  ; 4.169  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 2.617  ; 2.617  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 2.117  ; 2.117  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 3.620  ; 3.620  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 1.651  ; 1.651  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; -1.913 ; -1.913 ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -1.913 ; -1.913 ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; -0.512 ; -0.512 ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; -0.623 ; -0.623 ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; -7.965 ; -7.965 ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; -7.965 ; -7.965 ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; -8.222 ; -8.222 ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; 11.761 ; 11.761 ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; 8.516  ; 8.516  ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; 8.872  ; 8.872  ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; 3.761  ; 3.761  ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; 8.377  ; 8.377  ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; 10.302 ; 10.302 ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; 10.347 ; 10.347 ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; 11.596 ; 11.596 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; 10.942 ; 10.942 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; 11.687 ; 11.687 ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; 10.559 ; 10.559 ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; 11.535 ; 11.535 ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; 10.882 ; 10.882 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; 10.655 ; 10.655 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; 11.761 ; 11.761 ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; 11.520 ; 11.520 ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; 9.438  ; 9.438  ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; 7.548  ; 7.548  ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; 6.922  ; 6.922  ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; 6.690  ; 6.690  ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; 5.250  ; 5.250  ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; 7.548  ; 7.548  ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; 5.945  ; 5.945  ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; 5.688  ; 5.688  ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; 6.177  ; 6.177  ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; 4.673  ; 4.673  ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; 7.432  ; 7.432  ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; 7.432  ; 7.432  ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; 8.722  ; 8.722  ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; 8.800  ; 8.800  ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; 4.340  ; 4.340  ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; 4.340  ; 4.340  ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; 7.429  ; 7.429  ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; 7.829  ; 7.829  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; 7.982  ; 7.982  ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+-----------+-------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port  ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+-------------+---------+---------+------------+-----------------+
; A[*]      ; A[2]        ; 0.524   ; 0.524   ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 0.524   ; 0.524   ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 1.193   ; 1.193   ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 0.174   ; 0.174   ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 0.072   ; 0.072   ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.193   ; 1.193   ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; -0.559  ; -0.559  ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; 4.563   ; 4.563   ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 4.563   ; 4.563   ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; 3.273   ; 3.273   ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; 10.475  ; 10.475  ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; 10.210  ; 10.210  ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; 10.475  ; 10.475  ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; -0.232  ; -0.232  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; -2.462  ; -2.462  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; -2.942  ; -2.942  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; -0.232  ; -0.232  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; -3.600  ; -3.600  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; -2.790  ; -2.790  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; -2.835  ; -2.835  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; -4.084  ; -4.084  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; -3.430  ; -3.430  ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 2.308   ; 2.308   ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; -0.174  ; -0.174  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; -0.008  ; -0.008  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.836   ; 1.836   ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 0.354   ; 0.354   ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 1.864   ; 1.864   ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 1.337   ; 1.337   ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 0.825   ; 0.825   ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 2.308   ; 2.308   ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; 5.035   ; 5.035   ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 5.035   ; 5.035   ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 1.157   ; 1.157   ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; 3.745   ; 3.745   ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; 10.939  ; 10.939  ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; 10.682  ; 10.682  ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; 10.939  ; 10.939  ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; -3.178  ; -3.178  ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; -7.458  ; -7.458  ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; -8.239  ; -8.239  ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; -3.178  ; -3.178  ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; -7.793  ; -7.793  ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; -9.718  ; -9.718  ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; -9.763  ; -9.763  ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; -11.012 ; -11.012 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; -10.358 ; -10.358 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; -11.103 ; -11.103 ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; -9.975  ; -9.975  ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; -10.951 ; -10.951 ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; -10.298 ; -10.298 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; -10.071 ; -10.071 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; -11.177 ; -11.177 ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; -9.087  ; -9.087  ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; -8.089  ; -8.089  ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; -4.425  ; -4.425  ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; -6.674  ; -6.674  ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; -6.442  ; -6.442  ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; -5.002  ; -5.002  ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; -7.300  ; -7.300  ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; -5.697  ; -5.697  ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; -5.440  ; -5.440  ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; -5.929  ; -5.929  ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; -4.425  ; -4.425  ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; -6.057  ; -6.057  ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; -6.057  ; -6.057  ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; -7.347  ; -7.347  ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; -8.530  ; -8.530  ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; -4.070  ; -4.070  ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; -4.070  ; -4.070  ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; -7.066  ; -7.066  ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; -6.648  ; -6.648  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; -6.801  ; -6.801  ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+----------------+-------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+-------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 10.088 ; 10.088 ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 22.494 ; 22.494 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 22.168 ; 22.168 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 21.911 ; 21.911 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 20.811 ; 20.811 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 22.146 ; 22.146 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 21.050 ; 21.050 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 21.924 ; 21.924 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 22.494 ; 22.494 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 20.018 ; 20.018 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 15.972 ; 15.972 ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 10.246 ; 10.246 ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 14.116 ; 14.116 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 15.292 ; 15.292 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 15.534 ; 15.534 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 15.972 ; 15.972 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 16.602 ; 16.602 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 15.019 ; 15.019 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 14.640 ; 14.640 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 15.017 ; 15.017 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 14.184 ; 14.184 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 13.895 ; 13.895 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 14.991 ; 14.991 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 15.019 ; 15.019 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 14.439 ; 14.439 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 17.928 ; 17.928 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 17.384 ; 17.384 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 17.252 ; 17.252 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 17.765 ; 17.765 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 17.928 ; 17.928 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 17.499 ; 17.499 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 17.334 ; 17.334 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 17.758 ; 17.758 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 14.848 ; 14.848 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 10.489 ; 10.489 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 14.848 ; 14.848 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 11.242 ; 11.242 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 10.500 ; 10.500 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 12.735 ; 12.735 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 13.050 ; 13.050 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 13.619 ; 13.619 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 13.255 ; 13.255 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 11.248 ; 11.248 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 11.193 ; 11.193 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 13.255 ; 13.255 ; Rise       ; A[2]            ;
; SD_DAT3        ; A[2]        ; 11.248 ; 11.248 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 11.042 ; 11.042 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 11.042 ; 11.042 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 15.219 ; 15.219 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 10.378 ; 10.378 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 10.088 ; 10.088 ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 25.585 ; 25.585 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 25.585 ; 25.585 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 25.328 ; 25.328 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 24.128 ; 24.128 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 25.563 ; 25.563 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 24.467 ; 24.467 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 24.989 ; 24.989 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 25.559 ; 25.559 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 23.083 ; 23.083 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 16.503 ; 16.503 ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 10.246 ; 10.246 ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 13.111 ; 13.111 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 13.115 ; 13.115 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 14.060 ; 14.060 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 16.503 ; 16.503 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 15.331 ; 15.331 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 14.660 ; 14.660 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 14.280 ; 14.280 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 14.660 ; 14.660 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 14.583 ; 14.583 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 14.552 ; 14.552 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 14.422 ; 14.422 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 13.851 ; 13.851 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 13.857 ; 13.857 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 14.719 ; 14.719 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 14.719 ; 14.719 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 14.334 ; 14.334 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 14.338 ; 14.338 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 14.350 ; 14.350 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 14.351 ; 14.351 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 14.719 ; 14.719 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 14.588 ; 14.588 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 14.848 ; 14.848 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 14.102 ; 14.102 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 14.848 ; 14.848 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 11.242 ; 11.242 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 14.113 ; 14.113 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 12.735 ; 12.735 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 13.050 ; 13.050 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 13.619 ; 13.619 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 14.806 ; 14.806 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 14.806 ; 14.806 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 13.731 ; 13.731 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 18.123 ; 18.123 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 11.042 ; 11.042 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 16.703 ; 16.703 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 17.600 ; 17.600 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 17.646 ; 17.646 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 18.123 ; 18.123 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 15.219 ; 15.219 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 18.282 ; 18.282 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 18.265 ; 18.265 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 10.378 ; 10.378 ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 12.787 ; 12.787 ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 12.787 ; 12.787 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 12.750 ; 12.750 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 10.237 ; 10.237 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 11.421 ; 11.421 ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 10.218 ; 10.218 ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 11.112 ; 11.112 ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 10.900 ; 10.900 ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 9.618  ; 9.618  ; Rise       ; clock_i         ;
; LEDR[*]        ; clock_i     ; 8.211  ; 8.211  ; Rise       ; clock_i         ;
;  LEDR[7]       ; clock_i     ; 8.211  ; 8.211  ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 8.465  ; 8.465  ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 8.663  ; 8.663  ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 9.283  ; 9.283  ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 8.495  ; 8.495  ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 8.546  ; 8.546  ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 10.984 ; 10.984 ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 10.785 ; 10.785 ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 10.984 ; 10.984 ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 8.129  ;        ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 4.700  ;        ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 4.700  ;        ; Rise       ; sd_sel_q[0]     ;
; SD2_CS         ; sd_sel_q[0] ;        ; 5.883  ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 10.984 ; 10.984 ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 10.785 ; 10.785 ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 10.984 ; 10.984 ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;        ; 8.129  ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;        ; 4.700  ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;        ; 4.700  ; Fall       ; sd_sel_q[0]     ;
; SD2_CS         ; sd_sel_q[0] ; 5.883  ;        ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+----------------+-------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+-------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 10.088 ; 10.088 ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 11.173 ; 11.173 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 13.105 ; 13.105 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 11.798 ; 11.798 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 12.598 ; 12.598 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 13.488 ; 13.488 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 12.841 ; 12.841 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 13.179 ; 13.179 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 13.146 ; 13.146 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 11.173 ; 11.173 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 9.498  ; 9.498  ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 10.246 ; 10.246 ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 9.498  ; 9.498  ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 9.502  ; 9.502  ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 10.447 ; 10.447 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 12.890 ; 12.890 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 11.285 ; 11.285 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 13.331 ; 13.331 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 14.045 ; 14.045 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 14.423 ; 14.423 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 13.594 ; 13.594 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 13.331 ; 13.331 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 14.427 ; 14.427 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 14.429 ; 14.429 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 13.873 ; 13.873 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 16.007 ; 16.007 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 16.171 ; 16.171 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 16.040 ; 16.040 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 16.607 ; 16.607 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 16.716 ; 16.716 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 16.283 ; 16.283 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 16.124 ; 16.124 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 16.007 ; 16.007 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 10.489 ; 10.489 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 10.489 ; 10.489 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 14.848 ; 14.848 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 11.242 ; 11.242 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 10.500 ; 10.500 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 12.735 ; 12.735 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 13.050 ; 13.050 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 13.619 ; 13.619 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 10.118 ; 10.118 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 11.072 ; 11.072 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 11.193 ; 11.193 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 10.118 ; 10.118 ; Rise       ; A[2]            ;
; SD_DAT3        ; A[2]        ; 11.072 ; 11.072 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 11.042 ; 11.042 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 11.042 ; 11.042 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 15.219 ; 15.219 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 10.101 ; 10.101 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 10.088 ; 10.088 ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 11.173 ; 11.173 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 13.105 ; 13.105 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 11.798 ; 11.798 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 12.598 ; 12.598 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 13.488 ; 13.488 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 12.841 ; 12.841 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 13.179 ; 13.179 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 13.146 ; 13.146 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 11.173 ; 11.173 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 9.498  ; 9.498  ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 10.246 ; 10.246 ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 9.498  ; 9.498  ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 9.502  ; 9.502  ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 10.447 ; 10.447 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 12.890 ; 12.890 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 11.285 ; 11.285 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 13.382 ; 13.382 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 13.812 ; 13.812 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 14.192 ; 14.192 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 14.117 ; 14.117 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 14.088 ; 14.088 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 13.958 ; 13.958 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 13.382 ; 13.382 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 13.387 ; 13.387 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 13.352 ; 13.352 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 13.763 ; 13.763 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 13.380 ; 13.380 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 13.352 ; 13.352 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 13.394 ; 13.394 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 13.398 ; 13.398 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 13.762 ; 13.762 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 13.640 ; 13.640 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 10.489 ; 10.489 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 10.489 ; 10.489 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 13.416 ; 13.416 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 11.242 ; 11.242 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 10.500 ; 10.500 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 11.303 ; 11.303 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 11.576 ; 11.576 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 12.190 ; 12.190 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 10.118 ; 10.118 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 11.193 ; 11.193 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 10.118 ; 10.118 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 11.042 ; 11.042 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 11.042 ; 11.042 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 13.794 ; 13.794 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 14.142 ; 14.142 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 15.086 ; 15.086 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 14.568 ; 14.568 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 13.787 ; 13.787 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 14.669 ; 14.669 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 14.652 ; 14.652 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 10.101 ; 10.101 ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 8.367  ; 8.367  ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 10.226 ; 10.226 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 9.558  ; 9.558  ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 10.050 ; 10.050 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 10.067 ; 10.067 ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 10.068 ; 10.068 ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 8.367  ; 8.367  ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 8.378  ; 8.378  ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 8.943  ; 8.943  ; Rise       ; clock_i         ;
; LEDR[*]        ; clock_i     ; 8.211  ; 8.211  ; Rise       ; clock_i         ;
;  LEDR[7]       ; clock_i     ; 8.211  ; 8.211  ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 8.465  ; 8.465  ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 8.663  ; 8.663  ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 9.283  ; 9.283  ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 8.495  ; 8.495  ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 8.546  ; 8.546  ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 8.129  ; 10.201 ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 10.201 ; 10.201 ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 10.984 ; 10.984 ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 8.129  ;        ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 4.700  ;        ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 4.700  ;        ; Rise       ; sd_sel_q[0]     ;
; SD2_CS         ; sd_sel_q[0] ;        ; 5.883  ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 10.201 ; 8.129  ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 10.201 ; 10.201 ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 10.984 ; 10.984 ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;        ; 8.129  ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;        ; 4.700  ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;        ; 4.700  ; Fall       ; sd_sel_q[0]     ;
; SD2_CS         ; sd_sel_q[0] ; 5.883  ;        ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 26.923 ; 26.923 ; 26.923 ; 26.923 ;
; A[0]        ; D[1]          ; 26.666 ; 26.666 ; 26.666 ; 26.666 ;
; A[0]        ; D[2]          ; 24.874 ; 24.874 ; 24.874 ; 24.874 ;
; A[0]        ; D[3]          ; 26.901 ; 26.901 ; 26.901 ; 26.901 ;
; A[0]        ; D[4]          ; 25.805 ; 25.805 ; 25.805 ; 25.805 ;
; A[0]        ; D[5]          ; 26.500 ; 26.500 ; 26.500 ; 26.500 ;
; A[0]        ; D[6]          ; 27.070 ; 27.070 ; 27.070 ; 27.070 ;
; A[0]        ; D[7]          ; 24.594 ; 24.594 ; 24.594 ; 24.594 ;
; A[0]        ; FL_ADDR[0]    ; 11.300 ;        ;        ; 11.300 ;
; A[0]        ; FL_ADDR[14]   ; 14.253 ; 14.253 ; 14.253 ; 14.253 ;
; A[0]        ; FL_ADDR[15]   ; 14.257 ; 14.257 ; 14.257 ; 14.257 ;
; A[0]        ; FL_ADDR[16]   ; 15.202 ; 15.202 ; 15.202 ; 15.202 ;
; A[0]        ; FL_ADDR[17]   ; 17.645 ;        ;        ; 17.645 ;
; A[0]        ; FL_CE_N       ; 16.473 ; 16.202 ; 16.202 ; 16.473 ;
; A[0]        ; LEDG[0]       ;        ; 15.244 ; 15.244 ;        ;
; A[0]        ; LEDG[1]       ;        ; 19.603 ; 19.603 ;        ;
; A[0]        ; LEDG[2]       ; 15.997 ;        ;        ; 15.997 ;
; A[0]        ; LEDG[3]       ; 15.255 ;        ;        ; 15.255 ;
; A[0]        ; LEDG[4]       ; 17.490 ;        ;        ; 17.490 ;
; A[0]        ; LEDG[5]       ; 17.805 ;        ;        ; 17.805 ;
; A[0]        ; LEDG[6]       ; 18.374 ;        ;        ; 18.374 ;
; A[0]        ; LEDR[6]       ;        ; 15.948 ; 15.948 ;        ;
; A[0]        ; LEDR[8]       ;        ; 14.873 ; 14.873 ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 11.221 ;        ;        ; 11.221 ;
; A[0]        ; SRAM_CE_N     ; 19.974 ;        ;        ; 19.974 ;
; A[0]        ; SRAM_DQ[0]    ; 20.360 ; 20.360 ; 20.360 ; 20.360 ;
; A[0]        ; SRAM_DQ[1]    ; 20.370 ; 20.370 ; 20.370 ; 20.370 ;
; A[0]        ; SRAM_DQ[2]    ; 20.093 ; 20.093 ; 20.093 ; 20.093 ;
; A[0]        ; SRAM_DQ[3]    ; 20.103 ; 20.103 ; 20.103 ; 20.103 ;
; A[0]        ; SRAM_DQ[4]    ; 19.814 ; 19.814 ; 19.814 ; 19.814 ;
; A[0]        ; SRAM_DQ[5]    ; 19.814 ; 19.814 ; 19.814 ; 19.814 ;
; A[0]        ; SRAM_DQ[6]    ; 19.417 ; 19.417 ; 19.417 ; 19.417 ;
; A[0]        ; SRAM_DQ[7]    ; 19.787 ; 19.787 ; 19.787 ; 19.787 ;
; A[0]        ; SRAM_DQ[8]    ; 20.046 ; 20.046 ; 20.046 ; 20.046 ;
; A[0]        ; SRAM_DQ[9]    ; 20.046 ; 20.046 ; 20.046 ; 20.046 ;
; A[0]        ; SRAM_DQ[10]   ; 20.311 ; 20.311 ; 20.311 ; 20.311 ;
; A[0]        ; SRAM_DQ[11]   ; 20.036 ; 20.036 ; 20.036 ; 20.036 ;
; A[0]        ; SRAM_DQ[12]   ; 19.818 ; 19.818 ; 19.818 ; 19.818 ;
; A[0]        ; SRAM_DQ[13]   ; 20.321 ; 20.321 ; 20.321 ; 20.321 ;
; A[0]        ; SRAM_DQ[14]   ; 20.321 ; 20.321 ; 20.321 ; 20.321 ;
; A[0]        ; SRAM_DQ[15]   ; 20.310 ; 20.310 ; 20.310 ; 20.310 ;
; A[1]        ; D[0]          ; 27.279 ; 27.279 ; 27.279 ; 27.279 ;
; A[1]        ; D[1]          ; 27.022 ; 27.022 ; 27.022 ; 27.022 ;
; A[1]        ; D[2]          ; 25.872 ; 25.230 ; 25.230 ; 25.872 ;
; A[1]        ; D[3]          ; 27.257 ; 27.257 ; 27.257 ; 27.257 ;
; A[1]        ; D[4]          ; 26.161 ; 26.161 ; 26.161 ; 26.161 ;
; A[1]        ; D[5]          ; 26.856 ; 26.856 ; 26.856 ; 26.856 ;
; A[1]        ; D[6]          ; 27.426 ; 27.426 ; 27.426 ; 27.426 ;
; A[1]        ; D[7]          ; 24.950 ; 24.950 ; 24.950 ; 24.950 ;
; A[1]        ; FL_ADDR[1]    ; 10.824 ;        ;        ; 10.824 ;
; A[1]        ; FL_ADDR[14]   ; 14.609 ; 14.609 ; 14.609 ; 14.609 ;
; A[1]        ; FL_ADDR[15]   ; 14.613 ; 14.613 ; 14.613 ; 14.613 ;
; A[1]        ; FL_ADDR[16]   ; 15.558 ; 15.558 ; 15.558 ; 15.558 ;
; A[1]        ; FL_ADDR[17]   ; 18.001 ;        ;        ; 18.001 ;
; A[1]        ; FL_CE_N       ; 16.829 ; 16.558 ; 16.558 ; 16.829 ;
; A[1]        ; LEDG[0]       ;        ; 15.600 ; 15.600 ;        ;
; A[1]        ; LEDG[1]       ;        ; 19.959 ; 19.959 ;        ;
; A[1]        ; LEDG[2]       ; 16.353 ;        ;        ; 16.353 ;
; A[1]        ; LEDG[3]       ; 15.611 ;        ;        ; 15.611 ;
; A[1]        ; LEDG[4]       ; 17.846 ;        ;        ; 17.846 ;
; A[1]        ; LEDG[5]       ; 18.161 ;        ;        ; 18.161 ;
; A[1]        ; LEDG[6]       ; 18.730 ;        ;        ; 18.730 ;
; A[1]        ; LEDR[6]       ;        ; 16.304 ; 16.304 ;        ;
; A[1]        ; LEDR[8]       ;        ; 15.229 ; 15.229 ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 11.105 ;        ;        ; 11.105 ;
; A[1]        ; SRAM_CE_N     ; 20.330 ;        ;        ; 20.330 ;
; A[1]        ; SRAM_DQ[0]    ; 20.716 ; 20.716 ; 20.716 ; 20.716 ;
; A[1]        ; SRAM_DQ[1]    ; 20.726 ; 20.726 ; 20.726 ; 20.726 ;
; A[1]        ; SRAM_DQ[2]    ; 20.449 ; 20.449 ; 20.449 ; 20.449 ;
; A[1]        ; SRAM_DQ[3]    ; 20.459 ; 20.459 ; 20.459 ; 20.459 ;
; A[1]        ; SRAM_DQ[4]    ; 20.170 ; 20.170 ; 20.170 ; 20.170 ;
; A[1]        ; SRAM_DQ[5]    ; 20.170 ; 20.170 ; 20.170 ; 20.170 ;
; A[1]        ; SRAM_DQ[6]    ; 19.773 ; 19.773 ; 19.773 ; 19.773 ;
; A[1]        ; SRAM_DQ[7]    ; 20.143 ; 20.143 ; 20.143 ; 20.143 ;
; A[1]        ; SRAM_DQ[8]    ; 20.402 ; 20.402 ; 20.402 ; 20.402 ;
; A[1]        ; SRAM_DQ[9]    ; 20.402 ; 20.402 ; 20.402 ; 20.402 ;
; A[1]        ; SRAM_DQ[10]   ; 20.667 ; 20.667 ; 20.667 ; 20.667 ;
; A[1]        ; SRAM_DQ[11]   ; 20.392 ; 20.392 ; 20.392 ; 20.392 ;
; A[1]        ; SRAM_DQ[12]   ; 20.174 ; 20.174 ; 20.174 ; 20.174 ;
; A[1]        ; SRAM_DQ[13]   ; 20.677 ; 20.677 ; 20.677 ; 20.677 ;
; A[1]        ; SRAM_DQ[14]   ; 20.677 ; 20.677 ; 20.677 ; 20.677 ;
; A[1]        ; SRAM_DQ[15]   ; 20.666 ; 20.666 ; 20.666 ; 20.666 ;
; A[3]        ; BUSDIR_n      ;        ; 14.601 ; 14.601 ;        ;
; A[3]        ; D[0]          ; 26.784 ; 26.784 ; 26.784 ; 26.784 ;
; A[3]        ; D[1]          ; 26.527 ; 26.527 ; 26.527 ; 26.527 ;
; A[3]        ; D[2]          ; 25.426 ; 24.735 ; 24.735 ; 25.426 ;
; A[3]        ; D[3]          ; 26.762 ; 26.762 ; 26.762 ; 26.762 ;
; A[3]        ; D[4]          ; 25.666 ; 25.666 ; 25.666 ; 25.666 ;
; A[3]        ; D[5]          ; 26.361 ; 26.361 ; 26.361 ; 26.361 ;
; A[3]        ; D[6]          ; 26.931 ; 26.931 ; 26.931 ; 26.931 ;
; A[3]        ; D[7]          ; 24.455 ; 24.455 ; 24.455 ; 24.455 ;
; A[3]        ; FL_ADDR[3]    ; 9.588  ;        ;        ; 9.588  ;
; A[3]        ; FL_ADDR[14]   ; 14.114 ; 14.114 ; 14.114 ; 14.114 ;
; A[3]        ; FL_ADDR[15]   ; 14.118 ; 14.118 ; 14.118 ; 14.118 ;
; A[3]        ; FL_ADDR[16]   ; 15.063 ; 15.063 ; 15.063 ; 15.063 ;
; A[3]        ; FL_ADDR[17]   ; 17.506 ;        ;        ; 17.506 ;
; A[3]        ; FL_CE_N       ; 16.334 ; 16.063 ; 16.063 ; 16.334 ;
; A[3]        ; LEDG[0]       ;        ; 15.105 ; 15.105 ;        ;
; A[3]        ; LEDG[1]       ;        ; 19.464 ; 19.464 ;        ;
; A[3]        ; LEDG[2]       ; 15.858 ;        ;        ; 15.858 ;
; A[3]        ; LEDG[3]       ; 15.116 ;        ;        ; 15.116 ;
; A[3]        ; LEDG[4]       ; 17.351 ;        ;        ; 17.351 ;
; A[3]        ; LEDG[5]       ; 17.666 ;        ;        ; 17.666 ;
; A[3]        ; LEDG[6]       ; 18.235 ;        ;        ; 18.235 ;
; A[3]        ; LEDR[6]       ;        ; 15.809 ; 15.809 ;        ;
; A[3]        ; LEDR[8]       ;        ; 14.734 ; 14.734 ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 10.777 ;        ;        ; 10.777 ;
; A[3]        ; SRAM_CE_N     ; 19.835 ;        ;        ; 19.835 ;
; A[3]        ; SRAM_DQ[0]    ; 20.221 ; 20.221 ; 20.221 ; 20.221 ;
; A[3]        ; SRAM_DQ[1]    ; 20.231 ; 20.231 ; 20.231 ; 20.231 ;
; A[3]        ; SRAM_DQ[2]    ; 19.954 ; 19.954 ; 19.954 ; 19.954 ;
; A[3]        ; SRAM_DQ[3]    ; 19.964 ; 19.964 ; 19.964 ; 19.964 ;
; A[3]        ; SRAM_DQ[4]    ; 19.675 ; 19.675 ; 19.675 ; 19.675 ;
; A[3]        ; SRAM_DQ[5]    ; 19.675 ; 19.675 ; 19.675 ; 19.675 ;
; A[3]        ; SRAM_DQ[6]    ; 19.278 ; 19.278 ; 19.278 ; 19.278 ;
; A[3]        ; SRAM_DQ[7]    ; 19.648 ; 19.648 ; 19.648 ; 19.648 ;
; A[3]        ; SRAM_DQ[8]    ; 19.907 ; 19.907 ; 19.907 ; 19.907 ;
; A[3]        ; SRAM_DQ[9]    ; 19.907 ; 19.907 ; 19.907 ; 19.907 ;
; A[3]        ; SRAM_DQ[10]   ; 20.172 ; 20.172 ; 20.172 ; 20.172 ;
; A[3]        ; SRAM_DQ[11]   ; 19.897 ; 19.897 ; 19.897 ; 19.897 ;
; A[3]        ; SRAM_DQ[12]   ; 19.679 ; 19.679 ; 19.679 ; 19.679 ;
; A[3]        ; SRAM_DQ[13]   ; 20.182 ; 20.182 ; 20.182 ; 20.182 ;
; A[3]        ; SRAM_DQ[14]   ; 20.182 ; 20.182 ; 20.182 ; 20.182 ;
; A[3]        ; SRAM_DQ[15]   ; 20.171 ; 20.171 ; 20.171 ; 20.171 ;
; A[3]        ; U1OE_n        ;        ; 14.891 ; 14.891 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 15.550 ; 15.550 ;        ;
; A[4]        ; D[0]          ; 28.709 ; 28.709 ; 28.709 ; 28.709 ;
; A[4]        ; D[1]          ; 28.452 ; 28.452 ; 28.452 ; 28.452 ;
; A[4]        ; D[2]          ; 26.660 ; 26.660 ; 26.660 ; 26.660 ;
; A[4]        ; D[3]          ; 28.687 ; 28.687 ; 28.687 ; 28.687 ;
; A[4]        ; D[4]          ; 27.591 ; 27.591 ; 27.591 ; 27.591 ;
; A[4]        ; D[5]          ; 28.286 ; 28.286 ; 28.286 ; 28.286 ;
; A[4]        ; D[6]          ; 28.856 ; 28.856 ; 28.856 ; 28.856 ;
; A[4]        ; D[7]          ; 26.380 ; 26.380 ; 26.380 ; 26.380 ;
; A[4]        ; FL_ADDR[4]    ; 10.166 ;        ;        ; 10.166 ;
; A[4]        ; FL_ADDR[14]   ; 16.039 ; 16.039 ; 16.039 ; 16.039 ;
; A[4]        ; FL_ADDR[15]   ; 16.043 ; 16.043 ; 16.043 ; 16.043 ;
; A[4]        ; FL_ADDR[16]   ; 16.988 ; 16.988 ; 16.988 ; 16.988 ;
; A[4]        ; FL_ADDR[17]   ; 19.431 ;        ;        ; 19.431 ;
; A[4]        ; FL_CE_N       ; 18.259 ; 17.988 ; 17.988 ; 18.259 ;
; A[4]        ; LEDG[0]       ;        ; 17.030 ; 17.030 ;        ;
; A[4]        ; LEDG[1]       ;        ; 21.389 ; 21.389 ;        ;
; A[4]        ; LEDG[2]       ; 17.783 ;        ;        ; 17.783 ;
; A[4]        ; LEDG[3]       ; 17.041 ;        ;        ; 17.041 ;
; A[4]        ; LEDG[4]       ; 19.276 ;        ;        ; 19.276 ;
; A[4]        ; LEDG[5]       ; 19.591 ;        ;        ; 19.591 ;
; A[4]        ; LEDG[6]       ; 20.160 ;        ;        ; 20.160 ;
; A[4]        ; LEDR[6]       ; 14.508 ; 17.734 ; 17.734 ; 14.508 ;
; A[4]        ; LEDR[8]       ;        ; 16.659 ; 16.659 ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 10.498 ;        ;        ; 10.498 ;
; A[4]        ; SRAM_CE_N     ; 21.760 ;        ;        ; 21.760 ;
; A[4]        ; SRAM_DQ[0]    ; 22.146 ; 22.146 ; 22.146 ; 22.146 ;
; A[4]        ; SRAM_DQ[1]    ; 22.156 ; 22.156 ; 22.156 ; 22.156 ;
; A[4]        ; SRAM_DQ[2]    ; 21.879 ; 21.879 ; 21.879 ; 21.879 ;
; A[4]        ; SRAM_DQ[3]    ; 21.889 ; 21.889 ; 21.889 ; 21.889 ;
; A[4]        ; SRAM_DQ[4]    ; 21.600 ; 21.600 ; 21.600 ; 21.600 ;
; A[4]        ; SRAM_DQ[5]    ; 21.600 ; 21.600 ; 21.600 ; 21.600 ;
; A[4]        ; SRAM_DQ[6]    ; 21.203 ; 21.203 ; 21.203 ; 21.203 ;
; A[4]        ; SRAM_DQ[7]    ; 21.573 ; 21.573 ; 21.573 ; 21.573 ;
; A[4]        ; SRAM_DQ[8]    ; 21.832 ; 21.832 ; 21.832 ; 21.832 ;
; A[4]        ; SRAM_DQ[9]    ; 21.832 ; 21.832 ; 21.832 ; 21.832 ;
; A[4]        ; SRAM_DQ[10]   ; 22.097 ; 22.097 ; 22.097 ; 22.097 ;
; A[4]        ; SRAM_DQ[11]   ; 21.822 ; 21.822 ; 21.822 ; 21.822 ;
; A[4]        ; SRAM_DQ[12]   ; 21.604 ; 21.604 ; 21.604 ; 21.604 ;
; A[4]        ; SRAM_DQ[13]   ; 22.107 ; 22.107 ; 22.107 ; 22.107 ;
; A[4]        ; SRAM_DQ[14]   ; 22.107 ; 22.107 ; 22.107 ; 22.107 ;
; A[4]        ; SRAM_DQ[15]   ; 22.096 ; 22.096 ; 22.096 ; 22.096 ;
; A[4]        ; U1OE_n        ;        ; 15.840 ; 15.840 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 15.595 ; 15.595 ;        ;
; A[5]        ; D[0]          ; 28.754 ; 28.754 ; 28.754 ; 28.754 ;
; A[5]        ; D[1]          ; 28.497 ; 28.497 ; 28.497 ; 28.497 ;
; A[5]        ; D[2]          ; 26.705 ; 26.705 ; 26.705 ; 26.705 ;
; A[5]        ; D[3]          ; 28.732 ; 28.732 ; 28.732 ; 28.732 ;
; A[5]        ; D[4]          ; 27.636 ; 27.636 ; 27.636 ; 27.636 ;
; A[5]        ; D[5]          ; 28.331 ; 28.331 ; 28.331 ; 28.331 ;
; A[5]        ; D[6]          ; 28.901 ; 28.901 ; 28.901 ; 28.901 ;
; A[5]        ; D[7]          ; 26.425 ; 26.425 ; 26.425 ; 26.425 ;
; A[5]        ; FL_ADDR[5]    ; 9.589  ;        ;        ; 9.589  ;
; A[5]        ; FL_ADDR[14]   ; 16.084 ; 16.084 ; 16.084 ; 16.084 ;
; A[5]        ; FL_ADDR[15]   ; 16.088 ; 16.088 ; 16.088 ; 16.088 ;
; A[5]        ; FL_ADDR[16]   ; 17.033 ; 17.033 ; 17.033 ; 17.033 ;
; A[5]        ; FL_ADDR[17]   ; 19.476 ;        ;        ; 19.476 ;
; A[5]        ; FL_CE_N       ; 18.304 ; 18.033 ; 18.033 ; 18.304 ;
; A[5]        ; LEDG[0]       ;        ; 17.075 ; 17.075 ;        ;
; A[5]        ; LEDG[1]       ;        ; 21.434 ; 21.434 ;        ;
; A[5]        ; LEDG[2]       ; 17.828 ;        ;        ; 17.828 ;
; A[5]        ; LEDG[3]       ; 17.086 ;        ;        ; 17.086 ;
; A[5]        ; LEDG[4]       ; 19.321 ;        ;        ; 19.321 ;
; A[5]        ; LEDG[5]       ; 19.636 ;        ;        ; 19.636 ;
; A[5]        ; LEDG[6]       ; 20.205 ;        ;        ; 20.205 ;
; A[5]        ; LEDR[6]       ; 14.553 ; 17.779 ; 17.779 ; 14.553 ;
; A[5]        ; LEDR[8]       ;        ; 16.704 ; 16.704 ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 10.115 ;        ;        ; 10.115 ;
; A[5]        ; SRAM_CE_N     ; 21.805 ;        ;        ; 21.805 ;
; A[5]        ; SRAM_DQ[0]    ; 22.191 ; 22.191 ; 22.191 ; 22.191 ;
; A[5]        ; SRAM_DQ[1]    ; 22.201 ; 22.201 ; 22.201 ; 22.201 ;
; A[5]        ; SRAM_DQ[2]    ; 21.924 ; 21.924 ; 21.924 ; 21.924 ;
; A[5]        ; SRAM_DQ[3]    ; 21.934 ; 21.934 ; 21.934 ; 21.934 ;
; A[5]        ; SRAM_DQ[4]    ; 21.645 ; 21.645 ; 21.645 ; 21.645 ;
; A[5]        ; SRAM_DQ[5]    ; 21.645 ; 21.645 ; 21.645 ; 21.645 ;
; A[5]        ; SRAM_DQ[6]    ; 21.248 ; 21.248 ; 21.248 ; 21.248 ;
; A[5]        ; SRAM_DQ[7]    ; 21.618 ; 21.618 ; 21.618 ; 21.618 ;
; A[5]        ; SRAM_DQ[8]    ; 21.877 ; 21.877 ; 21.877 ; 21.877 ;
; A[5]        ; SRAM_DQ[9]    ; 21.877 ; 21.877 ; 21.877 ; 21.877 ;
; A[5]        ; SRAM_DQ[10]   ; 22.142 ; 22.142 ; 22.142 ; 22.142 ;
; A[5]        ; SRAM_DQ[11]   ; 21.867 ; 21.867 ; 21.867 ; 21.867 ;
; A[5]        ; SRAM_DQ[12]   ; 21.649 ; 21.649 ; 21.649 ; 21.649 ;
; A[5]        ; SRAM_DQ[13]   ; 22.152 ; 22.152 ; 22.152 ; 22.152 ;
; A[5]        ; SRAM_DQ[14]   ; 22.152 ; 22.152 ; 22.152 ; 22.152 ;
; A[5]        ; SRAM_DQ[15]   ; 22.141 ; 22.141 ; 22.141 ; 22.141 ;
; A[5]        ; U1OE_n        ;        ; 15.885 ; 15.885 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 16.844 ; 16.844 ;        ;
; A[6]        ; D[0]          ; 30.003 ; 30.003 ; 30.003 ; 30.003 ;
; A[6]        ; D[1]          ; 29.746 ; 29.746 ; 29.746 ; 29.746 ;
; A[6]        ; D[2]          ; 27.954 ; 27.954 ; 27.954 ; 27.954 ;
; A[6]        ; D[3]          ; 29.981 ; 29.981 ; 29.981 ; 29.981 ;
; A[6]        ; D[4]          ; 28.885 ; 28.885 ; 28.885 ; 28.885 ;
; A[6]        ; D[5]          ; 29.580 ; 29.580 ; 29.580 ; 29.580 ;
; A[6]        ; D[6]          ; 30.150 ; 30.150 ; 30.150 ; 30.150 ;
; A[6]        ; D[7]          ; 27.674 ; 27.674 ; 27.674 ; 27.674 ;
; A[6]        ; FL_ADDR[6]    ; 10.582 ;        ;        ; 10.582 ;
; A[6]        ; FL_ADDR[14]   ; 17.333 ; 17.333 ; 17.333 ; 17.333 ;
; A[6]        ; FL_ADDR[15]   ; 17.337 ; 17.337 ; 17.337 ; 17.337 ;
; A[6]        ; FL_ADDR[16]   ; 18.282 ; 18.282 ; 18.282 ; 18.282 ;
; A[6]        ; FL_ADDR[17]   ; 20.725 ;        ;        ; 20.725 ;
; A[6]        ; FL_CE_N       ; 19.553 ; 19.282 ; 19.282 ; 19.553 ;
; A[6]        ; LEDG[0]       ;        ; 18.324 ; 18.324 ;        ;
; A[6]        ; LEDG[1]       ;        ; 22.683 ; 22.683 ;        ;
; A[6]        ; LEDG[2]       ; 19.077 ;        ;        ; 19.077 ;
; A[6]        ; LEDG[3]       ; 18.335 ;        ;        ; 18.335 ;
; A[6]        ; LEDG[4]       ; 20.570 ;        ;        ; 20.570 ;
; A[6]        ; LEDG[5]       ; 20.885 ;        ;        ; 20.885 ;
; A[6]        ; LEDG[6]       ; 21.454 ;        ;        ; 21.454 ;
; A[6]        ; LEDR[6]       ; 15.802 ; 19.028 ; 19.028 ; 15.802 ;
; A[6]        ; LEDR[8]       ;        ; 17.953 ; 17.953 ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 10.583 ;        ;        ; 10.583 ;
; A[6]        ; SRAM_CE_N     ; 23.054 ;        ;        ; 23.054 ;
; A[6]        ; SRAM_DQ[0]    ; 23.440 ; 23.440 ; 23.440 ; 23.440 ;
; A[6]        ; SRAM_DQ[1]    ; 23.450 ; 23.450 ; 23.450 ; 23.450 ;
; A[6]        ; SRAM_DQ[2]    ; 23.173 ; 23.173 ; 23.173 ; 23.173 ;
; A[6]        ; SRAM_DQ[3]    ; 23.183 ; 23.183 ; 23.183 ; 23.183 ;
; A[6]        ; SRAM_DQ[4]    ; 22.894 ; 22.894 ; 22.894 ; 22.894 ;
; A[6]        ; SRAM_DQ[5]    ; 22.894 ; 22.894 ; 22.894 ; 22.894 ;
; A[6]        ; SRAM_DQ[6]    ; 22.497 ; 22.497 ; 22.497 ; 22.497 ;
; A[6]        ; SRAM_DQ[7]    ; 22.867 ; 22.867 ; 22.867 ; 22.867 ;
; A[6]        ; SRAM_DQ[8]    ; 23.126 ; 23.126 ; 23.126 ; 23.126 ;
; A[6]        ; SRAM_DQ[9]    ; 23.126 ; 23.126 ; 23.126 ; 23.126 ;
; A[6]        ; SRAM_DQ[10]   ; 23.391 ; 23.391 ; 23.391 ; 23.391 ;
; A[6]        ; SRAM_DQ[11]   ; 23.116 ; 23.116 ; 23.116 ; 23.116 ;
; A[6]        ; SRAM_DQ[12]   ; 22.898 ; 22.898 ; 22.898 ; 22.898 ;
; A[6]        ; SRAM_DQ[13]   ; 23.401 ; 23.401 ; 23.401 ; 23.401 ;
; A[6]        ; SRAM_DQ[14]   ; 23.401 ; 23.401 ; 23.401 ; 23.401 ;
; A[6]        ; SRAM_DQ[15]   ; 23.390 ; 23.390 ; 23.390 ; 23.390 ;
; A[6]        ; U1OE_n        ;        ; 17.134 ; 17.134 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 16.190 ; 16.190 ;        ;
; A[7]        ; D[0]          ; 29.349 ; 29.349 ; 29.349 ; 29.349 ;
; A[7]        ; D[1]          ; 29.092 ; 29.092 ; 29.092 ; 29.092 ;
; A[7]        ; D[2]          ; 27.300 ; 27.300 ; 27.300 ; 27.300 ;
; A[7]        ; D[3]          ; 29.327 ; 29.327 ; 29.327 ; 29.327 ;
; A[7]        ; D[4]          ; 28.231 ; 28.231 ; 28.231 ; 28.231 ;
; A[7]        ; D[5]          ; 28.926 ; 28.926 ; 28.926 ; 28.926 ;
; A[7]        ; D[6]          ; 29.496 ; 29.496 ; 29.496 ; 29.496 ;
; A[7]        ; D[7]          ; 27.020 ; 27.020 ; 27.020 ; 27.020 ;
; A[7]        ; FL_ADDR[7]    ; 10.922 ;        ;        ; 10.922 ;
; A[7]        ; FL_ADDR[14]   ; 16.679 ; 16.679 ; 16.679 ; 16.679 ;
; A[7]        ; FL_ADDR[15]   ; 16.683 ; 16.683 ; 16.683 ; 16.683 ;
; A[7]        ; FL_ADDR[16]   ; 17.628 ; 17.628 ; 17.628 ; 17.628 ;
; A[7]        ; FL_ADDR[17]   ; 20.071 ;        ;        ; 20.071 ;
; A[7]        ; FL_CE_N       ; 18.899 ; 18.628 ; 18.628 ; 18.899 ;
; A[7]        ; LEDG[0]       ;        ; 17.670 ; 17.670 ;        ;
; A[7]        ; LEDG[1]       ;        ; 22.029 ; 22.029 ;        ;
; A[7]        ; LEDG[2]       ; 18.423 ;        ;        ; 18.423 ;
; A[7]        ; LEDG[3]       ; 17.681 ;        ;        ; 17.681 ;
; A[7]        ; LEDG[4]       ; 19.916 ;        ;        ; 19.916 ;
; A[7]        ; LEDG[5]       ; 20.231 ;        ;        ; 20.231 ;
; A[7]        ; LEDG[6]       ; 20.800 ;        ;        ; 20.800 ;
; A[7]        ; LEDR[6]       ; 15.148 ; 18.374 ; 18.374 ; 15.148 ;
; A[7]        ; LEDR[8]       ;        ; 17.299 ; 17.299 ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 10.845 ;        ;        ; 10.845 ;
; A[7]        ; SRAM_CE_N     ; 22.400 ;        ;        ; 22.400 ;
; A[7]        ; SRAM_DQ[0]    ; 22.786 ; 22.786 ; 22.786 ; 22.786 ;
; A[7]        ; SRAM_DQ[1]    ; 22.796 ; 22.796 ; 22.796 ; 22.796 ;
; A[7]        ; SRAM_DQ[2]    ; 22.519 ; 22.519 ; 22.519 ; 22.519 ;
; A[7]        ; SRAM_DQ[3]    ; 22.529 ; 22.529 ; 22.529 ; 22.529 ;
; A[7]        ; SRAM_DQ[4]    ; 22.240 ; 22.240 ; 22.240 ; 22.240 ;
; A[7]        ; SRAM_DQ[5]    ; 22.240 ; 22.240 ; 22.240 ; 22.240 ;
; A[7]        ; SRAM_DQ[6]    ; 21.843 ; 21.843 ; 21.843 ; 21.843 ;
; A[7]        ; SRAM_DQ[7]    ; 22.213 ; 22.213 ; 22.213 ; 22.213 ;
; A[7]        ; SRAM_DQ[8]    ; 22.472 ; 22.472 ; 22.472 ; 22.472 ;
; A[7]        ; SRAM_DQ[9]    ; 22.472 ; 22.472 ; 22.472 ; 22.472 ;
; A[7]        ; SRAM_DQ[10]   ; 22.737 ; 22.737 ; 22.737 ; 22.737 ;
; A[7]        ; SRAM_DQ[11]   ; 22.462 ; 22.462 ; 22.462 ; 22.462 ;
; A[7]        ; SRAM_DQ[12]   ; 22.244 ; 22.244 ; 22.244 ; 22.244 ;
; A[7]        ; SRAM_DQ[13]   ; 22.747 ; 22.747 ; 22.747 ; 22.747 ;
; A[7]        ; SRAM_DQ[14]   ; 22.747 ; 22.747 ; 22.747 ; 22.747 ;
; A[7]        ; SRAM_DQ[15]   ; 22.736 ; 22.736 ; 22.736 ; 22.736 ;
; A[7]        ; U1OE_n        ;        ; 16.480 ; 16.480 ;        ;
; A[8]        ; D[0]          ; 30.094 ; 30.094 ; 30.094 ; 30.094 ;
; A[8]        ; D[1]          ; 29.837 ; 29.837 ; 29.837 ; 29.837 ;
; A[8]        ; D[2]          ; 28.045 ; 28.045 ; 28.045 ; 28.045 ;
; A[8]        ; D[3]          ; 30.072 ; 30.072 ; 30.072 ; 30.072 ;
; A[8]        ; D[4]          ; 28.976 ; 28.976 ; 28.976 ; 28.976 ;
; A[8]        ; D[5]          ; 29.671 ; 29.671 ; 29.671 ; 29.671 ;
; A[8]        ; D[6]          ; 30.241 ; 30.241 ; 30.241 ; 30.241 ;
; A[8]        ; D[7]          ; 27.765 ; 27.765 ; 27.765 ; 27.765 ;
; A[8]        ; FL_ADDR[8]    ; 11.076 ;        ;        ; 11.076 ;
; A[8]        ; FL_ADDR[14]   ; 17.424 ; 17.424 ; 17.424 ; 17.424 ;
; A[8]        ; FL_ADDR[15]   ; 17.428 ; 17.428 ; 17.428 ; 17.428 ;
; A[8]        ; FL_ADDR[16]   ; 18.373 ; 18.373 ; 18.373 ; 18.373 ;
; A[8]        ; FL_ADDR[17]   ; 20.816 ;        ;        ; 20.816 ;
; A[8]        ; FL_CE_N       ; 19.644 ; 19.373 ; 19.373 ; 19.644 ;
; A[8]        ; LEDG[0]       ;        ; 18.415 ; 18.415 ;        ;
; A[8]        ; LEDG[1]       ;        ; 22.774 ; 22.774 ;        ;
; A[8]        ; LEDG[2]       ; 19.168 ;        ;        ; 19.168 ;
; A[8]        ; LEDG[3]       ; 18.426 ;        ;        ; 18.426 ;
; A[8]        ; LEDG[4]       ; 20.661 ;        ;        ; 20.661 ;
; A[8]        ; LEDG[5]       ; 20.976 ;        ;        ; 20.976 ;
; A[8]        ; LEDG[6]       ; 21.545 ;        ;        ; 21.545 ;
; A[8]        ; LEDR[6]       ; 16.525 ; 19.119 ; 19.119 ; 16.525 ;
; A[8]        ; LEDR[8]       ; 15.952 ; 18.044 ; 18.044 ; 15.952 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.498 ;        ;        ; 10.498 ;
; A[8]        ; SRAM_CE_N     ; 23.145 ;        ;        ; 23.145 ;
; A[8]        ; SRAM_DQ[0]    ; 23.531 ; 23.531 ; 23.531 ; 23.531 ;
; A[8]        ; SRAM_DQ[1]    ; 23.541 ; 23.541 ; 23.541 ; 23.541 ;
; A[8]        ; SRAM_DQ[2]    ; 23.264 ; 23.264 ; 23.264 ; 23.264 ;
; A[8]        ; SRAM_DQ[3]    ; 23.274 ; 23.274 ; 23.274 ; 23.274 ;
; A[8]        ; SRAM_DQ[4]    ; 22.985 ; 22.985 ; 22.985 ; 22.985 ;
; A[8]        ; SRAM_DQ[5]    ; 22.985 ; 22.985 ; 22.985 ; 22.985 ;
; A[8]        ; SRAM_DQ[6]    ; 22.588 ; 22.588 ; 22.588 ; 22.588 ;
; A[8]        ; SRAM_DQ[7]    ; 22.958 ; 22.958 ; 22.958 ; 22.958 ;
; A[8]        ; SRAM_DQ[8]    ; 23.217 ; 23.217 ; 23.217 ; 23.217 ;
; A[8]        ; SRAM_DQ[9]    ; 23.217 ; 23.217 ; 23.217 ; 23.217 ;
; A[8]        ; SRAM_DQ[10]   ; 23.482 ; 23.482 ; 23.482 ; 23.482 ;
; A[8]        ; SRAM_DQ[11]   ; 23.207 ; 23.207 ; 23.207 ; 23.207 ;
; A[8]        ; SRAM_DQ[12]   ; 22.989 ; 22.989 ; 22.989 ; 22.989 ;
; A[8]        ; SRAM_DQ[13]   ; 23.492 ; 23.492 ; 23.492 ; 23.492 ;
; A[8]        ; SRAM_DQ[14]   ; 23.492 ; 23.492 ; 23.492 ; 23.492 ;
; A[8]        ; SRAM_DQ[15]   ; 23.481 ; 23.481 ; 23.481 ; 23.481 ;
; A[9]        ; D[0]          ; 28.966 ; 28.966 ; 28.966 ; 28.966 ;
; A[9]        ; D[1]          ; 28.709 ; 28.709 ; 28.709 ; 28.709 ;
; A[9]        ; D[2]          ; 26.917 ; 26.917 ; 26.917 ; 26.917 ;
; A[9]        ; D[3]          ; 28.944 ; 28.944 ; 28.944 ; 28.944 ;
; A[9]        ; D[4]          ; 27.848 ; 27.848 ; 27.848 ; 27.848 ;
; A[9]        ; D[5]          ; 28.543 ; 28.543 ; 28.543 ; 28.543 ;
; A[9]        ; D[6]          ; 29.113 ; 29.113 ; 29.113 ; 29.113 ;
; A[9]        ; D[7]          ; 26.637 ; 26.637 ; 26.637 ; 26.637 ;
; A[9]        ; FL_ADDR[9]    ; 10.838 ;        ;        ; 10.838 ;
; A[9]        ; FL_ADDR[14]   ; 16.296 ; 16.296 ; 16.296 ; 16.296 ;
; A[9]        ; FL_ADDR[15]   ; 16.300 ; 16.300 ; 16.300 ; 16.300 ;
; A[9]        ; FL_ADDR[16]   ; 17.245 ; 17.245 ; 17.245 ; 17.245 ;
; A[9]        ; FL_ADDR[17]   ; 19.688 ;        ;        ; 19.688 ;
; A[9]        ; FL_CE_N       ; 18.516 ; 18.245 ; 18.245 ; 18.516 ;
; A[9]        ; LEDG[0]       ;        ; 17.287 ; 17.287 ;        ;
; A[9]        ; LEDG[1]       ;        ; 21.646 ; 21.646 ;        ;
; A[9]        ; LEDG[2]       ; 18.040 ;        ;        ; 18.040 ;
; A[9]        ; LEDG[3]       ; 17.298 ;        ;        ; 17.298 ;
; A[9]        ; LEDG[4]       ; 19.533 ;        ;        ; 19.533 ;
; A[9]        ; LEDG[5]       ; 19.848 ;        ;        ; 19.848 ;
; A[9]        ; LEDG[6]       ; 20.417 ;        ;        ; 20.417 ;
; A[9]        ; LEDR[6]       ; 15.397 ; 17.991 ; 17.991 ; 15.397 ;
; A[9]        ; LEDR[8]       ; 15.659 ; 16.916 ; 16.916 ; 15.659 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.348 ;        ;        ; 10.348 ;
; A[9]        ; SRAM_CE_N     ; 22.017 ;        ;        ; 22.017 ;
; A[9]        ; SRAM_DQ[0]    ; 22.403 ; 22.403 ; 22.403 ; 22.403 ;
; A[9]        ; SRAM_DQ[1]    ; 22.413 ; 22.413 ; 22.413 ; 22.413 ;
; A[9]        ; SRAM_DQ[2]    ; 22.136 ; 22.136 ; 22.136 ; 22.136 ;
; A[9]        ; SRAM_DQ[3]    ; 22.146 ; 22.146 ; 22.146 ; 22.146 ;
; A[9]        ; SRAM_DQ[4]    ; 21.857 ; 21.857 ; 21.857 ; 21.857 ;
; A[9]        ; SRAM_DQ[5]    ; 21.857 ; 21.857 ; 21.857 ; 21.857 ;
; A[9]        ; SRAM_DQ[6]    ; 21.460 ; 21.460 ; 21.460 ; 21.460 ;
; A[9]        ; SRAM_DQ[7]    ; 21.830 ; 21.830 ; 21.830 ; 21.830 ;
; A[9]        ; SRAM_DQ[8]    ; 22.089 ; 22.089 ; 22.089 ; 22.089 ;
; A[9]        ; SRAM_DQ[9]    ; 22.089 ; 22.089 ; 22.089 ; 22.089 ;
; A[9]        ; SRAM_DQ[10]   ; 22.354 ; 22.354 ; 22.354 ; 22.354 ;
; A[9]        ; SRAM_DQ[11]   ; 22.079 ; 22.079 ; 22.079 ; 22.079 ;
; A[9]        ; SRAM_DQ[12]   ; 21.861 ; 21.861 ; 21.861 ; 21.861 ;
; A[9]        ; SRAM_DQ[13]   ; 22.364 ; 22.364 ; 22.364 ; 22.364 ;
; A[9]        ; SRAM_DQ[14]   ; 22.364 ; 22.364 ; 22.364 ; 22.364 ;
; A[9]        ; SRAM_DQ[15]   ; 22.353 ; 22.353 ; 22.353 ; 22.353 ;
; A[10]       ; D[0]          ; 29.942 ; 29.942 ; 29.942 ; 29.942 ;
; A[10]       ; D[1]          ; 29.685 ; 29.685 ; 29.685 ; 29.685 ;
; A[10]       ; D[2]          ; 27.893 ; 27.893 ; 27.893 ; 27.893 ;
; A[10]       ; D[3]          ; 29.920 ; 29.920 ; 29.920 ; 29.920 ;
; A[10]       ; D[4]          ; 28.824 ; 28.824 ; 28.824 ; 28.824 ;
; A[10]       ; D[5]          ; 29.519 ; 29.519 ; 29.519 ; 29.519 ;
; A[10]       ; D[6]          ; 30.089 ; 30.089 ; 30.089 ; 30.089 ;
; A[10]       ; D[7]          ; 27.613 ; 27.613 ; 27.613 ; 27.613 ;
; A[10]       ; FL_ADDR[10]   ; 10.923 ;        ;        ; 10.923 ;
; A[10]       ; FL_ADDR[14]   ; 17.272 ; 17.272 ; 17.272 ; 17.272 ;
; A[10]       ; FL_ADDR[15]   ; 17.276 ; 17.276 ; 17.276 ; 17.276 ;
; A[10]       ; FL_ADDR[16]   ; 18.221 ; 18.221 ; 18.221 ; 18.221 ;
; A[10]       ; FL_ADDR[17]   ; 20.664 ;        ;        ; 20.664 ;
; A[10]       ; FL_CE_N       ; 19.492 ; 19.221 ; 19.221 ; 19.492 ;
; A[10]       ; LEDG[0]       ;        ; 18.263 ; 18.263 ;        ;
; A[10]       ; LEDG[1]       ;        ; 22.622 ; 22.622 ;        ;
; A[10]       ; LEDG[2]       ; 19.016 ;        ;        ; 19.016 ;
; A[10]       ; LEDG[3]       ; 18.274 ;        ;        ; 18.274 ;
; A[10]       ; LEDG[4]       ; 20.509 ;        ;        ; 20.509 ;
; A[10]       ; LEDG[5]       ; 20.824 ;        ;        ; 20.824 ;
; A[10]       ; LEDG[6]       ; 21.393 ;        ;        ; 21.393 ;
; A[10]       ; LEDR[6]       ; 15.293 ; 18.967 ; 18.967 ; 15.293 ;
; A[10]       ; LEDR[8]       ; 15.516 ; 17.892 ; 17.892 ; 15.516 ;
; A[10]       ; SRAM_ADDR[10] ; 10.868 ;        ;        ; 10.868 ;
; A[10]       ; SRAM_CE_N     ; 22.993 ;        ;        ; 22.993 ;
; A[10]       ; SRAM_DQ[0]    ; 23.379 ; 23.379 ; 23.379 ; 23.379 ;
; A[10]       ; SRAM_DQ[1]    ; 23.389 ; 23.389 ; 23.389 ; 23.389 ;
; A[10]       ; SRAM_DQ[2]    ; 23.112 ; 23.112 ; 23.112 ; 23.112 ;
; A[10]       ; SRAM_DQ[3]    ; 23.122 ; 23.122 ; 23.122 ; 23.122 ;
; A[10]       ; SRAM_DQ[4]    ; 22.833 ; 22.833 ; 22.833 ; 22.833 ;
; A[10]       ; SRAM_DQ[5]    ; 22.833 ; 22.833 ; 22.833 ; 22.833 ;
; A[10]       ; SRAM_DQ[6]    ; 22.436 ; 22.436 ; 22.436 ; 22.436 ;
; A[10]       ; SRAM_DQ[7]    ; 22.806 ; 22.806 ; 22.806 ; 22.806 ;
; A[10]       ; SRAM_DQ[8]    ; 23.065 ; 23.065 ; 23.065 ; 23.065 ;
; A[10]       ; SRAM_DQ[9]    ; 23.065 ; 23.065 ; 23.065 ; 23.065 ;
; A[10]       ; SRAM_DQ[10]   ; 23.330 ; 23.330 ; 23.330 ; 23.330 ;
; A[10]       ; SRAM_DQ[11]   ; 23.055 ; 23.055 ; 23.055 ; 23.055 ;
; A[10]       ; SRAM_DQ[12]   ; 22.837 ; 22.837 ; 22.837 ; 22.837 ;
; A[10]       ; SRAM_DQ[13]   ; 23.340 ; 23.340 ; 23.340 ; 23.340 ;
; A[10]       ; SRAM_DQ[14]   ; 23.340 ; 23.340 ; 23.340 ; 23.340 ;
; A[10]       ; SRAM_DQ[15]   ; 23.329 ; 23.329 ; 23.329 ; 23.329 ;
; A[11]       ; D[0]          ; 29.289 ; 29.289 ; 29.289 ; 29.289 ;
; A[11]       ; D[1]          ; 29.032 ; 29.032 ; 29.032 ; 29.032 ;
; A[11]       ; D[2]          ; 27.240 ; 27.240 ; 27.240 ; 27.240 ;
; A[11]       ; D[3]          ; 29.267 ; 29.267 ; 29.267 ; 29.267 ;
; A[11]       ; D[4]          ; 28.171 ; 28.171 ; 28.171 ; 28.171 ;
; A[11]       ; D[5]          ; 28.866 ; 28.866 ; 28.866 ; 28.866 ;
; A[11]       ; D[6]          ; 29.436 ; 29.436 ; 29.436 ; 29.436 ;
; A[11]       ; D[7]          ; 26.960 ; 26.960 ; 26.960 ; 26.960 ;
; A[11]       ; FL_ADDR[11]   ; 10.544 ;        ;        ; 10.544 ;
; A[11]       ; FL_ADDR[14]   ; 16.619 ; 16.619 ; 16.619 ; 16.619 ;
; A[11]       ; FL_ADDR[15]   ; 16.623 ; 16.623 ; 16.623 ; 16.623 ;
; A[11]       ; FL_ADDR[16]   ; 17.568 ; 17.568 ; 17.568 ; 17.568 ;
; A[11]       ; FL_ADDR[17]   ; 20.011 ;        ;        ; 20.011 ;
; A[11]       ; FL_CE_N       ; 18.839 ; 18.568 ; 18.568 ; 18.839 ;
; A[11]       ; LEDG[0]       ;        ; 17.610 ; 17.610 ;        ;
; A[11]       ; LEDG[1]       ;        ; 21.969 ; 21.969 ;        ;
; A[11]       ; LEDG[2]       ; 18.363 ;        ;        ; 18.363 ;
; A[11]       ; LEDG[3]       ; 17.621 ;        ;        ; 17.621 ;
; A[11]       ; LEDG[4]       ; 19.856 ;        ;        ; 19.856 ;
; A[11]       ; LEDG[5]       ; 20.171 ;        ;        ; 20.171 ;
; A[11]       ; LEDG[6]       ; 20.740 ;        ;        ; 20.740 ;
; A[11]       ; LEDR[6]       ; 15.720 ; 18.314 ; 18.314 ; 15.720 ;
; A[11]       ; LEDR[8]       ; 14.126 ; 17.239 ; 17.239 ; 14.126 ;
; A[11]       ; SRAM_ADDR[11] ; 10.876 ;        ;        ; 10.876 ;
; A[11]       ; SRAM_CE_N     ; 22.340 ;        ;        ; 22.340 ;
; A[11]       ; SRAM_DQ[0]    ; 22.726 ; 22.726 ; 22.726 ; 22.726 ;
; A[11]       ; SRAM_DQ[1]    ; 22.736 ; 22.736 ; 22.736 ; 22.736 ;
; A[11]       ; SRAM_DQ[2]    ; 22.459 ; 22.459 ; 22.459 ; 22.459 ;
; A[11]       ; SRAM_DQ[3]    ; 22.469 ; 22.469 ; 22.469 ; 22.469 ;
; A[11]       ; SRAM_DQ[4]    ; 22.180 ; 22.180 ; 22.180 ; 22.180 ;
; A[11]       ; SRAM_DQ[5]    ; 22.180 ; 22.180 ; 22.180 ; 22.180 ;
; A[11]       ; SRAM_DQ[6]    ; 21.783 ; 21.783 ; 21.783 ; 21.783 ;
; A[11]       ; SRAM_DQ[7]    ; 22.153 ; 22.153 ; 22.153 ; 22.153 ;
; A[11]       ; SRAM_DQ[8]    ; 22.412 ; 22.412 ; 22.412 ; 22.412 ;
; A[11]       ; SRAM_DQ[9]    ; 22.412 ; 22.412 ; 22.412 ; 22.412 ;
; A[11]       ; SRAM_DQ[10]   ; 22.677 ; 22.677 ; 22.677 ; 22.677 ;
; A[11]       ; SRAM_DQ[11]   ; 22.402 ; 22.402 ; 22.402 ; 22.402 ;
; A[11]       ; SRAM_DQ[12]   ; 22.184 ; 22.184 ; 22.184 ; 22.184 ;
; A[11]       ; SRAM_DQ[13]   ; 22.687 ; 22.687 ; 22.687 ; 22.687 ;
; A[11]       ; SRAM_DQ[14]   ; 22.687 ; 22.687 ; 22.687 ; 22.687 ;
; A[11]       ; SRAM_DQ[15]   ; 22.676 ; 22.676 ; 22.676 ; 22.676 ;
; A[12]       ; D[0]          ; 29.062 ; 29.062 ; 29.062 ; 29.062 ;
; A[12]       ; D[1]          ; 28.805 ; 28.805 ; 28.805 ; 28.805 ;
; A[12]       ; D[2]          ; 27.013 ; 27.013 ; 27.013 ; 27.013 ;
; A[12]       ; D[3]          ; 29.040 ; 29.040 ; 29.040 ; 29.040 ;
; A[12]       ; D[4]          ; 27.944 ; 27.944 ; 27.944 ; 27.944 ;
; A[12]       ; D[5]          ; 28.639 ; 28.639 ; 28.639 ; 28.639 ;
; A[12]       ; D[6]          ; 29.209 ; 29.209 ; 29.209 ; 29.209 ;
; A[12]       ; D[7]          ; 26.733 ; 26.733 ; 26.733 ; 26.733 ;
; A[12]       ; FL_ADDR[12]   ; 10.762 ;        ;        ; 10.762 ;
; A[12]       ; FL_ADDR[14]   ; 16.392 ; 16.392 ; 16.392 ; 16.392 ;
; A[12]       ; FL_ADDR[15]   ; 16.396 ; 16.396 ; 16.396 ; 16.396 ;
; A[12]       ; FL_ADDR[16]   ; 17.341 ; 17.341 ; 17.341 ; 17.341 ;
; A[12]       ; FL_ADDR[17]   ; 19.784 ;        ;        ; 19.784 ;
; A[12]       ; FL_CE_N       ; 18.612 ; 18.341 ; 18.341 ; 18.612 ;
; A[12]       ; LEDG[0]       ;        ; 17.383 ; 17.383 ;        ;
; A[12]       ; LEDG[1]       ;        ; 21.742 ; 21.742 ;        ;
; A[12]       ; LEDG[2]       ; 18.136 ;        ;        ; 18.136 ;
; A[12]       ; LEDG[3]       ; 17.394 ;        ;        ; 17.394 ;
; A[12]       ; LEDG[4]       ; 19.629 ;        ;        ; 19.629 ;
; A[12]       ; LEDG[5]       ; 19.944 ;        ;        ; 19.944 ;
; A[12]       ; LEDG[6]       ; 20.513 ;        ;        ; 20.513 ;
; A[12]       ; LEDR[6]       ; 15.493 ; 18.087 ; 18.087 ; 15.493 ;
; A[12]       ; LEDR[8]       ; 13.544 ; 17.012 ; 17.012 ; 13.544 ;
; A[12]       ; SRAM_ADDR[12] ; 10.928 ;        ;        ; 10.928 ;
; A[12]       ; SRAM_CE_N     ; 22.113 ;        ;        ; 22.113 ;
; A[12]       ; SRAM_DQ[0]    ; 22.499 ; 22.499 ; 22.499 ; 22.499 ;
; A[12]       ; SRAM_DQ[1]    ; 22.509 ; 22.509 ; 22.509 ; 22.509 ;
; A[12]       ; SRAM_DQ[2]    ; 22.232 ; 22.232 ; 22.232 ; 22.232 ;
; A[12]       ; SRAM_DQ[3]    ; 22.242 ; 22.242 ; 22.242 ; 22.242 ;
; A[12]       ; SRAM_DQ[4]    ; 21.953 ; 21.953 ; 21.953 ; 21.953 ;
; A[12]       ; SRAM_DQ[5]    ; 21.953 ; 21.953 ; 21.953 ; 21.953 ;
; A[12]       ; SRAM_DQ[6]    ; 21.556 ; 21.556 ; 21.556 ; 21.556 ;
; A[12]       ; SRAM_DQ[7]    ; 21.926 ; 21.926 ; 21.926 ; 21.926 ;
; A[12]       ; SRAM_DQ[8]    ; 22.185 ; 22.185 ; 22.185 ; 22.185 ;
; A[12]       ; SRAM_DQ[9]    ; 22.185 ; 22.185 ; 22.185 ; 22.185 ;
; A[12]       ; SRAM_DQ[10]   ; 22.450 ; 22.450 ; 22.450 ; 22.450 ;
; A[12]       ; SRAM_DQ[11]   ; 22.175 ; 22.175 ; 22.175 ; 22.175 ;
; A[12]       ; SRAM_DQ[12]   ; 21.957 ; 21.957 ; 21.957 ; 21.957 ;
; A[12]       ; SRAM_DQ[13]   ; 22.460 ; 22.460 ; 22.460 ; 22.460 ;
; A[12]       ; SRAM_DQ[14]   ; 22.460 ; 22.460 ; 22.460 ; 22.460 ;
; A[12]       ; SRAM_DQ[15]   ; 22.449 ; 22.449 ; 22.449 ; 22.449 ;
; A[13]       ; D[0]          ; 30.168 ; 30.168 ; 30.168 ; 30.168 ;
; A[13]       ; D[1]          ; 29.911 ; 29.911 ; 29.911 ; 29.911 ;
; A[13]       ; D[2]          ; 28.119 ; 28.119 ; 28.119 ; 28.119 ;
; A[13]       ; D[3]          ; 30.146 ; 30.146 ; 30.146 ; 30.146 ;
; A[13]       ; D[4]          ; 29.050 ; 29.050 ; 29.050 ; 29.050 ;
; A[13]       ; D[5]          ; 29.745 ; 29.745 ; 29.745 ; 29.745 ;
; A[13]       ; D[6]          ; 30.315 ; 30.315 ; 30.315 ; 30.315 ;
; A[13]       ; D[7]          ; 27.839 ; 27.839 ; 27.839 ; 27.839 ;
; A[13]       ; FL_ADDR[13]   ; 10.670 ;        ;        ; 10.670 ;
; A[13]       ; FL_ADDR[14]   ; 17.498 ; 17.498 ; 17.498 ; 17.498 ;
; A[13]       ; FL_ADDR[15]   ; 17.502 ; 17.502 ; 17.502 ; 17.502 ;
; A[13]       ; FL_ADDR[16]   ; 18.447 ; 18.447 ; 18.447 ; 18.447 ;
; A[13]       ; FL_ADDR[17]   ; 20.890 ;        ;        ; 20.890 ;
; A[13]       ; FL_CE_N       ; 19.718 ; 19.447 ; 19.447 ; 19.718 ;
; A[13]       ; LEDG[0]       ;        ; 18.489 ; 18.489 ;        ;
; A[13]       ; LEDG[1]       ;        ; 22.848 ; 22.848 ;        ;
; A[13]       ; LEDG[2]       ; 19.242 ;        ;        ; 19.242 ;
; A[13]       ; LEDG[3]       ; 18.500 ;        ;        ; 18.500 ;
; A[13]       ; LEDG[4]       ; 20.735 ;        ;        ; 20.735 ;
; A[13]       ; LEDG[5]       ; 21.050 ;        ;        ; 21.050 ;
; A[13]       ; LEDG[6]       ; 21.619 ;        ;        ; 21.619 ;
; A[13]       ; LEDR[6]       ; 15.519 ; 19.193 ; 19.193 ; 15.519 ;
; A[13]       ; LEDR[8]       ; 14.288 ; 18.118 ; 18.118 ; 14.288 ;
; A[13]       ; SRAM_ADDR[13] ; 10.877 ;        ;        ; 10.877 ;
; A[13]       ; SRAM_CE_N     ; 23.219 ;        ;        ; 23.219 ;
; A[13]       ; SRAM_DQ[0]    ; 23.605 ; 23.605 ; 23.605 ; 23.605 ;
; A[13]       ; SRAM_DQ[1]    ; 23.615 ; 23.615 ; 23.615 ; 23.615 ;
; A[13]       ; SRAM_DQ[2]    ; 23.338 ; 23.338 ; 23.338 ; 23.338 ;
; A[13]       ; SRAM_DQ[3]    ; 23.348 ; 23.348 ; 23.348 ; 23.348 ;
; A[13]       ; SRAM_DQ[4]    ; 23.059 ; 23.059 ; 23.059 ; 23.059 ;
; A[13]       ; SRAM_DQ[5]    ; 23.059 ; 23.059 ; 23.059 ; 23.059 ;
; A[13]       ; SRAM_DQ[6]    ; 22.662 ; 22.662 ; 22.662 ; 22.662 ;
; A[13]       ; SRAM_DQ[7]    ; 23.032 ; 23.032 ; 23.032 ; 23.032 ;
; A[13]       ; SRAM_DQ[8]    ; 23.291 ; 23.291 ; 23.291 ; 23.291 ;
; A[13]       ; SRAM_DQ[9]    ; 23.291 ; 23.291 ; 23.291 ; 23.291 ;
; A[13]       ; SRAM_DQ[10]   ; 23.556 ; 23.556 ; 23.556 ; 23.556 ;
; A[13]       ; SRAM_DQ[11]   ; 23.281 ; 23.281 ; 23.281 ; 23.281 ;
; A[13]       ; SRAM_DQ[12]   ; 23.063 ; 23.063 ; 23.063 ; 23.063 ;
; A[13]       ; SRAM_DQ[13]   ; 23.566 ; 23.566 ; 23.566 ; 23.566 ;
; A[13]       ; SRAM_DQ[14]   ; 23.566 ; 23.566 ; 23.566 ; 23.566 ;
; A[13]       ; SRAM_DQ[15]   ; 23.555 ; 23.555 ; 23.555 ; 23.555 ;
; A[14]       ; D[0]          ; 29.927 ; 29.927 ; 29.927 ; 29.927 ;
; A[14]       ; D[1]          ; 29.670 ; 29.670 ; 29.670 ; 29.670 ;
; A[14]       ; D[2]          ; 27.878 ; 27.878 ; 27.878 ; 27.878 ;
; A[14]       ; D[3]          ; 29.905 ; 29.905 ; 29.905 ; 29.905 ;
; A[14]       ; D[4]          ; 28.809 ; 28.809 ; 28.809 ; 28.809 ;
; A[14]       ; D[5]          ; 29.504 ; 29.504 ; 29.504 ; 29.504 ;
; A[14]       ; D[6]          ; 30.074 ; 30.074 ; 30.074 ; 30.074 ;
; A[14]       ; D[7]          ; 27.598 ; 27.598 ; 27.598 ; 27.598 ;
; A[14]       ; FL_ADDR[14]   ; 17.257 ; 17.257 ; 17.257 ; 17.257 ;
; A[14]       ; FL_ADDR[15]   ; 17.261 ; 17.261 ; 17.261 ; 17.261 ;
; A[14]       ; FL_ADDR[16]   ; 18.206 ; 18.206 ; 18.206 ; 18.206 ;
; A[14]       ; FL_ADDR[17]   ; 20.649 ; 18.754 ; 18.754 ; 20.649 ;
; A[14]       ; FL_CE_N       ; 19.477 ; 19.206 ; 19.206 ; 19.477 ;
; A[14]       ; LEDG[0]       ; 16.353 ; 18.248 ; 18.248 ; 16.353 ;
; A[14]       ; LEDG[1]       ; 17.116 ; 22.607 ; 22.607 ; 17.116 ;
; A[14]       ; LEDG[2]       ; 19.001 ;        ;        ; 19.001 ;
; A[14]       ; LEDG[3]       ; 18.259 ; 16.364 ; 16.364 ; 18.259 ;
; A[14]       ; LEDG[4]       ; 20.494 ; 15.003 ; 15.003 ; 20.494 ;
; A[14]       ; LEDG[5]       ; 20.809 ; 15.311 ; 15.311 ; 20.809 ;
; A[14]       ; LEDG[6]       ; 21.378 ; 15.887 ; 15.887 ; 21.378 ;
; A[14]       ; LEDR[6]       ; 17.057 ; 18.952 ; 18.952 ; 17.057 ;
; A[14]       ; LEDR[8]       ; 15.982 ; 17.877 ; 17.877 ; 15.982 ;
; A[14]       ; SRAM_ADDR[14] ; 16.435 ; 16.435 ; 16.435 ; 16.435 ;
; A[14]       ; SRAM_ADDR[15] ; 16.949 ; 16.949 ; 16.949 ; 16.949 ;
; A[14]       ; SRAM_ADDR[16] ; 17.717 ; 17.717 ; 17.717 ; 17.717 ;
; A[14]       ; SRAM_ADDR[17] ; 17.457 ; 17.457 ; 17.457 ; 17.457 ;
; A[14]       ; SRAM_CE_N     ; 22.978 ; 17.487 ; 17.487 ; 22.978 ;
; A[14]       ; SRAM_DQ[0]    ; 23.364 ; 23.364 ; 23.364 ; 23.364 ;
; A[14]       ; SRAM_DQ[1]    ; 23.374 ; 23.374 ; 23.374 ; 23.374 ;
; A[14]       ; SRAM_DQ[2]    ; 23.097 ; 23.097 ; 23.097 ; 23.097 ;
; A[14]       ; SRAM_DQ[3]    ; 23.107 ; 23.107 ; 23.107 ; 23.107 ;
; A[14]       ; SRAM_DQ[4]    ; 22.818 ; 22.818 ; 22.818 ; 22.818 ;
; A[14]       ; SRAM_DQ[5]    ; 22.818 ; 22.818 ; 22.818 ; 22.818 ;
; A[14]       ; SRAM_DQ[6]    ; 22.421 ; 22.421 ; 22.421 ; 22.421 ;
; A[14]       ; SRAM_DQ[7]    ; 22.791 ; 22.791 ; 22.791 ; 22.791 ;
; A[14]       ; SRAM_DQ[8]    ; 23.050 ; 23.050 ; 23.050 ; 23.050 ;
; A[14]       ; SRAM_DQ[9]    ; 23.050 ; 23.050 ; 23.050 ; 23.050 ;
; A[14]       ; SRAM_DQ[10]   ; 23.315 ; 23.315 ; 23.315 ; 23.315 ;
; A[14]       ; SRAM_DQ[11]   ; 23.040 ; 23.040 ; 23.040 ; 23.040 ;
; A[14]       ; SRAM_DQ[12]   ; 22.822 ; 22.822 ; 22.822 ; 22.822 ;
; A[14]       ; SRAM_DQ[13]   ; 23.325 ; 23.325 ; 23.325 ; 23.325 ;
; A[14]       ; SRAM_DQ[14]   ; 23.325 ; 23.325 ; 23.325 ; 23.325 ;
; A[14]       ; SRAM_DQ[15]   ; 23.314 ; 23.314 ; 23.314 ; 23.314 ;
; A[14]       ; SRAM_LB_N     ; 17.616 ; 17.616 ; 17.616 ; 17.616 ;
; A[14]       ; SRAM_UB_N     ; 17.599 ; 17.599 ; 17.599 ; 17.599 ;
; A[15]       ; D[0]          ; 26.766 ; 26.766 ; 26.766 ; 26.766 ;
; A[15]       ; D[1]          ; 26.509 ; 26.509 ; 26.509 ; 26.509 ;
; A[15]       ; D[2]          ; 25.845 ; 24.717 ; 24.717 ; 25.845 ;
; A[15]       ; D[3]          ; 26.744 ; 26.744 ; 26.744 ; 26.744 ;
; A[15]       ; D[4]          ; 25.648 ; 25.648 ; 25.648 ; 25.648 ;
; A[15]       ; D[5]          ; 26.343 ; 26.343 ; 26.343 ; 26.343 ;
; A[15]       ; D[6]          ; 26.913 ; 26.913 ; 26.913 ; 26.913 ;
; A[15]       ; D[7]          ; 24.437 ; 24.437 ; 24.437 ; 24.437 ;
; A[15]       ; FL_ADDR[14]   ; 15.175 ; 15.175 ; 15.175 ; 15.175 ;
; A[15]       ; FL_ADDR[15]   ; 15.179 ; 15.179 ; 15.179 ; 15.179 ;
; A[15]       ; FL_ADDR[16]   ; 16.124 ; 16.124 ; 16.124 ; 16.124 ;
; A[15]       ; FL_ADDR[17]   ; 18.567 ; 18.567 ; 18.567 ; 18.567 ;
; A[15]       ; FL_CE_N       ; 17.395 ; 17.395 ; 17.395 ; 17.395 ;
; A[15]       ; LEDG[0]       ; 16.166 ; 16.166 ; 16.166 ; 16.166 ;
; A[15]       ; LEDG[1]       ; 16.931 ; 19.446 ; 19.446 ; 16.931 ;
; A[15]       ; LEDG[2]       ; 15.840 ;        ;        ; 15.840 ;
; A[15]       ; LEDG[3]       ; 16.177 ; 16.177 ; 16.177 ; 16.177 ;
; A[15]       ; LEDG[4]       ; 17.333 ; 14.818 ; 14.818 ; 17.333 ;
; A[15]       ; LEDG[5]       ; 17.648 ; 15.126 ; 15.126 ; 17.648 ;
; A[15]       ; LEDG[6]       ; 18.217 ; 15.702 ; 15.702 ; 18.217 ;
; A[15]       ; LEDR[6]       ; 16.870 ; 16.870 ; 16.870 ; 16.870 ;
; A[15]       ; LEDR[8]       ; 15.795 ; 15.795 ; 15.795 ; 15.795 ;
; A[15]       ; SRAM_ADDR[14] ; 13.531 ; 13.531 ; 13.531 ; 13.531 ;
; A[15]       ; SRAM_ADDR[15] ; 16.509 ; 16.509 ; 16.509 ; 16.509 ;
; A[15]       ; SRAM_ADDR[16] ; 17.549 ; 17.549 ; 17.549 ; 17.549 ;
; A[15]       ; SRAM_ADDR[17] ; 17.339 ; 17.339 ; 17.339 ; 17.339 ;
; A[15]       ; SRAM_CE_N     ; 19.817 ; 17.302 ; 17.302 ; 19.817 ;
; A[15]       ; SRAM_DQ[0]    ; 20.203 ; 20.203 ; 20.203 ; 20.203 ;
; A[15]       ; SRAM_DQ[1]    ; 20.213 ; 20.213 ; 20.213 ; 20.213 ;
; A[15]       ; SRAM_DQ[2]    ; 19.936 ; 19.936 ; 19.936 ; 19.936 ;
; A[15]       ; SRAM_DQ[3]    ; 19.946 ; 19.946 ; 19.946 ; 19.946 ;
; A[15]       ; SRAM_DQ[4]    ; 19.657 ; 19.657 ; 19.657 ; 19.657 ;
; A[15]       ; SRAM_DQ[5]    ; 19.657 ; 19.657 ; 19.657 ; 19.657 ;
; A[15]       ; SRAM_DQ[6]    ; 19.260 ; 19.260 ; 19.260 ; 19.260 ;
; A[15]       ; SRAM_DQ[7]    ; 19.630 ; 19.630 ; 19.630 ; 19.630 ;
; A[15]       ; SRAM_DQ[8]    ; 19.889 ; 19.889 ; 19.889 ; 19.889 ;
; A[15]       ; SRAM_DQ[9]    ; 19.889 ; 19.889 ; 19.889 ; 19.889 ;
; A[15]       ; SRAM_DQ[10]   ; 20.154 ; 20.154 ; 20.154 ; 20.154 ;
; A[15]       ; SRAM_DQ[11]   ; 19.879 ; 19.879 ; 19.879 ; 19.879 ;
; A[15]       ; SRAM_DQ[12]   ; 19.661 ; 19.661 ; 19.661 ; 19.661 ;
; A[15]       ; SRAM_DQ[13]   ; 20.164 ; 20.164 ; 20.164 ; 20.164 ;
; A[15]       ; SRAM_DQ[14]   ; 20.164 ; 20.164 ; 20.164 ; 20.164 ;
; A[15]       ; SRAM_DQ[15]   ; 20.153 ; 20.153 ; 20.153 ; 20.153 ;
; A[15]       ; SRAM_LB_N     ; 17.795 ; 17.795 ; 17.795 ; 17.795 ;
; A[15]       ; SRAM_UB_N     ; 17.778 ; 17.778 ; 17.778 ; 17.778 ;
; D[0]        ; SRAM_DQ[0]    ; 11.391 ;        ;        ; 11.391 ;
; D[0]        ; SRAM_DQ[8]    ; 11.362 ;        ;        ; 11.362 ;
; D[1]        ; SRAM_DQ[1]    ; 11.248 ;        ;        ; 11.248 ;
; D[1]        ; SRAM_DQ[9]    ; 11.287 ;        ;        ; 11.287 ;
; D[2]        ; SRAM_DQ[2]    ; 10.894 ;        ;        ; 10.894 ;
; D[2]        ; SRAM_DQ[10]   ; 10.867 ;        ;        ; 10.867 ;
; D[3]        ; SRAM_DQ[3]    ; 13.387 ;        ;        ; 13.387 ;
; D[3]        ; SRAM_DQ[11]   ; 13.347 ;        ;        ; 13.347 ;
; D[4]        ; SRAM_DQ[4]    ; 10.818 ;        ;        ; 10.818 ;
; D[4]        ; SRAM_DQ[12]   ; 10.601 ;        ;        ; 10.601 ;
; D[5]        ; SRAM_DQ[5]    ; 10.500 ;        ;        ; 10.500 ;
; D[5]        ; SRAM_DQ[13]   ; 10.482 ;        ;        ; 10.482 ;
; D[6]        ; SRAM_DQ[6]    ; 10.723 ;        ;        ; 10.723 ;
; D[6]        ; SRAM_DQ[14]   ; 10.665 ;        ;        ; 10.665 ;
; D[7]        ; SRAM_DQ[7]    ; 10.973 ;        ;        ; 10.973 ;
; D[7]        ; SRAM_DQ[15]   ; 10.109 ;        ;        ; 10.109 ;
; FL_DQ[0]    ; D[0]          ; 16.284 ;        ;        ; 16.284 ;
; FL_DQ[1]    ; D[1]          ; 15.602 ;        ;        ; 15.602 ;
; FL_DQ[2]    ; D[2]          ; 15.997 ;        ;        ; 15.997 ;
; FL_DQ[3]    ; D[3]          ; 15.878 ;        ;        ; 15.878 ;
; FL_DQ[4]    ; D[4]          ; 15.563 ;        ;        ; 15.563 ;
; FL_DQ[5]    ; D[5]          ; 16.526 ; 16.526 ; 16.526 ; 16.526 ;
; FL_DQ[6]    ; D[6]          ; 17.347 ; 17.347 ; 17.347 ; 17.347 ;
; FL_DQ[7]    ; D[7]          ; 14.680 ; 14.680 ; 14.680 ; 14.680 ;
; IORQ_n      ; BUSDIR_n      ; 13.437 ;        ;        ; 13.437 ;
; IORQ_n      ; D[0]          ; 21.810 ; 21.810 ; 21.810 ; 21.810 ;
; IORQ_n      ; D[1]          ; 20.926 ; 20.926 ; 20.926 ; 20.926 ;
; IORQ_n      ; D[2]          ; 20.340 ; 20.340 ; 20.340 ; 20.340 ;
; IORQ_n      ; D[3]          ; 20.441 ; 20.441 ; 20.441 ; 20.441 ;
; IORQ_n      ; D[4]          ; 19.664 ; 19.664 ; 19.664 ; 19.664 ;
; IORQ_n      ; D[5]          ; 17.137 ; 15.961 ; 15.961 ; 17.137 ;
; IORQ_n      ; D[6]          ; 17.145 ; 15.966 ; 15.966 ; 17.145 ;
; IORQ_n      ; D[7]          ; 15.973 ; 15.973 ; 15.973 ; 15.973 ;
; IORQ_n      ; U1OE_n        ; 14.030 ;        ;        ; 14.030 ;
; KEY[0]      ; LEDG[7]       ;        ; 10.835 ; 10.835 ;        ;
; KEY[0]      ; LEDR[9]       ;        ; 10.781 ; 10.781 ;        ;
; M1_n        ; BUSDIR_n      ;        ; 13.869 ; 13.869 ;        ;
; M1_n        ; D[0]          ; 22.243 ; 22.243 ; 22.243 ; 22.243 ;
; M1_n        ; D[1]          ; 21.359 ; 21.359 ; 21.359 ; 21.359 ;
; M1_n        ; D[2]          ; 20.773 ; 20.773 ; 20.773 ; 20.773 ;
; M1_n        ; D[3]          ; 20.874 ; 20.874 ; 20.874 ; 20.874 ;
; M1_n        ; D[4]          ; 20.097 ; 20.097 ; 20.097 ; 20.097 ;
; M1_n        ; D[5]          ; 16.393 ; 17.569 ; 17.569 ; 16.393 ;
; M1_n        ; D[6]          ; 16.398 ; 17.577 ; 17.577 ; 16.398 ;
; M1_n        ; D[7]          ; 16.405 ; 16.405 ; 16.405 ; 16.405 ;
; M1_n        ; U1OE_n        ;        ; 14.510 ; 14.510 ;        ;
; RD_n        ; BUSDIR_n      ; 13.868 ;        ;        ; 13.868 ;
; RD_n        ; D[0]          ; 22.241 ; 22.241 ; 22.241 ; 22.241 ;
; RD_n        ; D[1]          ; 21.357 ; 21.357 ; 21.357 ; 21.357 ;
; RD_n        ; D[2]          ; 20.771 ; 20.771 ; 20.771 ; 20.771 ;
; RD_n        ; D[3]          ; 20.872 ; 20.872 ; 20.872 ; 20.872 ;
; RD_n        ; D[4]          ; 20.095 ; 20.095 ; 20.095 ; 20.095 ;
; RD_n        ; D[5]          ; 20.495 ; 20.495 ; 20.495 ; 20.495 ;
; RD_n        ; D[6]          ; 21.218 ; 21.218 ; 21.218 ; 21.218 ;
; RD_n        ; D[7]          ; 18.401 ; 18.401 ; 18.401 ; 18.401 ;
; RD_n        ; FL_CE_N       ; 13.563 ;        ;        ; 13.563 ;
; RD_n        ; FL_OE_N       ; 10.913 ;        ;        ; 10.913 ;
; RD_n        ; U1OE_n        ; 14.379 ;        ;        ; 14.379 ;
; RESET_n     ; LEDG[7]       ;        ; 12.125 ; 12.125 ;        ;
; RESET_n     ; LEDR[9]       ;        ; 12.071 ; 12.071 ;        ;
; SLTSL_n     ; D[0]          ; 23.768 ; 23.768 ; 23.768 ; 23.768 ;
; SLTSL_n     ; D[1]          ; 23.511 ; 23.511 ; 23.511 ; 23.511 ;
; SLTSL_n     ; D[2]          ; 23.381 ; 22.134 ; 22.134 ; 23.381 ;
; SLTSL_n     ; D[3]          ; 23.746 ; 23.746 ; 23.746 ; 23.746 ;
; SLTSL_n     ; D[4]          ; 22.650 ; 22.650 ; 22.650 ; 22.650 ;
; SLTSL_n     ; D[5]          ; 23.430 ; 23.430 ; 23.430 ; 23.430 ;
; SLTSL_n     ; D[6]          ; 24.153 ; 24.153 ; 24.153 ; 24.153 ;
; SLTSL_n     ; D[7]          ; 21.391 ; 21.391 ; 21.391 ; 21.391 ;
; SLTSL_n     ; FL_ADDR[14]   ; 14.537 ; 14.537 ; 14.537 ; 14.537 ;
; SLTSL_n     ; FL_ADDR[15]   ; 14.541 ; 14.541 ; 14.541 ; 14.541 ;
; SLTSL_n     ; FL_ADDR[16]   ; 15.486 ; 15.486 ; 15.486 ; 15.486 ;
; SLTSL_n     ; FL_ADDR[17]   ; 17.929 ;        ;        ; 17.929 ;
; SLTSL_n     ; FL_CE_N       ; 16.757 ; 16.486 ; 16.486 ; 16.757 ;
; SLTSL_n     ; LEDG[0]       ;        ; 15.528 ; 15.528 ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 15.857 ; 15.857 ;        ;
; SLTSL_n     ; LEDG[3]       ; 15.539 ;        ;        ; 15.539 ;
; SLTSL_n     ; LEDG[4]       ; 13.744 ;        ;        ; 13.744 ;
; SLTSL_n     ; LEDG[5]       ; 14.052 ;        ;        ; 14.052 ;
; SLTSL_n     ; LEDG[6]       ; 14.628 ;        ;        ; 14.628 ;
; SLTSL_n     ; LEDR[6]       ;        ; 16.232 ; 16.232 ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 15.157 ; 15.157 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 16.228 ;        ;        ; 16.228 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 16.614 ; 16.614 ; 16.614 ; 16.614 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 16.624 ; 16.624 ; 16.624 ; 16.624 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 16.347 ; 16.347 ; 16.347 ; 16.347 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 16.357 ; 16.357 ; 16.357 ; 16.357 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 16.068 ; 16.068 ; 16.068 ; 16.068 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 16.068 ; 16.068 ; 16.068 ; 16.068 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 15.671 ; 15.671 ; 15.671 ; 15.671 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 16.041 ; 16.041 ; 16.041 ; 16.041 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 16.300 ; 16.300 ; 16.300 ; 16.300 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 16.300 ; 16.300 ; 16.300 ; 16.300 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 16.565 ; 16.565 ; 16.565 ; 16.565 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 16.290 ; 16.290 ; 16.290 ; 16.290 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 16.072 ; 16.072 ; 16.072 ; 16.072 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 16.575 ; 16.575 ; 16.575 ; 16.575 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 16.575 ; 16.575 ; 16.575 ; 16.575 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 16.564 ; 16.564 ; 16.564 ; 16.564 ;
; SLTSL_n     ; U1OE_n        ; 15.389 ;        ;        ; 15.389 ;
; SRAM_DQ[0]  ; D[0]          ; 16.307 ;        ;        ; 16.307 ;
; SRAM_DQ[1]  ; D[1]          ; 16.630 ; 16.630 ; 16.630 ; 16.630 ;
; SRAM_DQ[2]  ; D[2]          ; 15.629 ;        ;        ; 15.629 ;
; SRAM_DQ[3]  ; D[3]          ; 16.291 ;        ;        ; 16.291 ;
; SRAM_DQ[4]  ; D[4]          ; 15.606 ; 15.606 ; 15.606 ; 15.606 ;
; SRAM_DQ[5]  ; D[5]          ; 15.632 ;        ;        ; 15.632 ;
; SRAM_DQ[6]  ; D[6]          ; 15.721 ;        ;        ; 15.721 ;
; SRAM_DQ[7]  ; D[7]          ; 13.248 ;        ;        ; 13.248 ;
; SRAM_DQ[8]  ; D[0]          ; 16.973 ; 16.973 ; 16.973 ; 16.973 ;
; SRAM_DQ[9]  ; D[1]          ; 16.140 ;        ;        ; 16.140 ;
; SRAM_DQ[10] ; D[2]          ; 16.308 ;        ;        ; 16.308 ;
; SRAM_DQ[11] ; D[3]          ; 17.233 ; 17.233 ; 17.233 ; 17.233 ;
; SRAM_DQ[12] ; D[4]          ; 15.472 ;        ;        ; 15.472 ;
; SRAM_DQ[13] ; D[5]          ; 15.667 ;        ;        ; 15.667 ;
; SRAM_DQ[14] ; D[6]          ; 15.611 ;        ;        ; 15.611 ;
; SRAM_DQ[15] ; D[7]          ; 13.488 ;        ;        ; 13.488 ;
; SW[0]       ; D[1]          ;        ; 10.932 ; 10.932 ;        ;
; SW[0]       ; LEDR[0]       ; 4.635  ;        ;        ; 4.635  ;
; SW[1]       ; D[1]          ; 11.908 ; 11.908 ; 11.908 ; 11.908 ;
; SW[1]       ; LEDR[1]       ; 4.978  ;        ;        ; 4.978  ;
; SW[2]       ; D[2]          ;        ; 11.441 ; 11.441 ;        ;
; SW[2]       ; LEDR[2]       ; 5.387  ;        ;        ; 5.387  ;
; SW[3]       ; D[2]          ;        ; 10.940 ; 10.940 ;        ;
; SW[3]       ; LEDR[3]       ; 5.185  ;        ;        ; 5.185  ;
; SW[7]       ; D[1]          ; 11.021 ;        ;        ; 11.021 ;
; SW[8]       ; D[0]          ; 15.421 ; 15.421 ; 15.421 ; 15.421 ;
; SW[8]       ; D[1]          ; 15.164 ; 15.164 ; 15.164 ; 15.164 ;
; SW[8]       ; D[2]          ; 13.372 ; 13.372 ; 13.372 ; 13.372 ;
; SW[8]       ; D[3]          ; 15.399 ; 15.399 ; 15.399 ; 15.399 ;
; SW[8]       ; D[4]          ; 14.303 ; 14.303 ; 14.303 ; 14.303 ;
; SW[8]       ; D[5]          ; 14.841 ; 14.841 ; 14.841 ; 14.841 ;
; SW[8]       ; D[6]          ; 15.411 ; 15.411 ; 15.411 ; 15.411 ;
; SW[8]       ; D[7]          ; 12.935 ; 12.935 ; 12.935 ; 12.935 ;
; SW[8]       ; LEDG[1]       ; 8.149  ;        ;        ; 8.149  ;
; SW[8]       ; SRAM_CE_N     ;        ; 8.520  ; 8.520  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 8.516  ; 8.516  ; 8.516  ; 8.516  ;
; SW[8]       ; SRAM_DQ[1]    ; 8.526  ; 8.526  ; 8.526  ; 8.526  ;
; SW[8]       ; SRAM_DQ[2]    ; 8.249  ; 8.249  ; 8.249  ; 8.249  ;
; SW[8]       ; SRAM_DQ[3]    ; 8.259  ; 8.259  ; 8.259  ; 8.259  ;
; SW[8]       ; SRAM_DQ[4]    ; 7.970  ; 7.970  ; 7.970  ; 7.970  ;
; SW[8]       ; SRAM_DQ[5]    ; 7.970  ; 7.970  ; 7.970  ; 7.970  ;
; SW[8]       ; SRAM_DQ[6]    ; 7.573  ; 7.573  ; 7.573  ; 7.573  ;
; SW[8]       ; SRAM_DQ[7]    ; 7.943  ; 7.943  ; 7.943  ; 7.943  ;
; SW[8]       ; SRAM_DQ[8]    ; 8.197  ; 8.197  ; 8.197  ; 8.197  ;
; SW[8]       ; SRAM_DQ[9]    ; 8.197  ; 8.197  ; 8.197  ; 8.197  ;
; SW[8]       ; SRAM_DQ[10]   ; 8.462  ; 8.462  ; 8.462  ; 8.462  ;
; SW[8]       ; SRAM_DQ[11]   ; 8.187  ; 8.187  ; 8.187  ; 8.187  ;
; SW[8]       ; SRAM_DQ[12]   ; 7.969  ; 7.969  ; 7.969  ; 7.969  ;
; SW[8]       ; SRAM_DQ[13]   ; 8.472  ; 8.472  ; 8.472  ; 8.472  ;
; SW[8]       ; SRAM_DQ[14]   ; 8.472  ; 8.472  ; 8.472  ; 8.472  ;
; SW[8]       ; SRAM_DQ[15]   ; 8.461  ; 8.461  ; 8.461  ; 8.461  ;
; SW[9]       ; D[0]          ; 19.308 ; 19.308 ; 19.308 ; 19.308 ;
; SW[9]       ; D[1]          ; 19.051 ; 19.051 ; 19.051 ; 19.051 ;
; SW[9]       ; D[2]          ; 17.674 ; 18.921 ; 18.921 ; 17.674 ;
; SW[9]       ; D[3]          ; 19.286 ; 19.286 ; 19.286 ; 19.286 ;
; SW[9]       ; D[4]          ; 18.190 ; 18.190 ; 18.190 ; 18.190 ;
; SW[9]       ; D[5]          ; 18.970 ; 18.970 ; 18.970 ; 18.970 ;
; SW[9]       ; D[6]          ; 19.693 ; 19.693 ; 19.693 ; 19.693 ;
; SW[9]       ; D[7]          ; 16.931 ; 16.931 ; 16.931 ; 16.931 ;
; SW[9]       ; FL_ADDR[14]   ; 10.077 ; 10.077 ; 10.077 ; 10.077 ;
; SW[9]       ; FL_ADDR[15]   ; 10.081 ; 10.081 ; 10.081 ; 10.081 ;
; SW[9]       ; FL_ADDR[16]   ; 11.026 ; 11.026 ; 11.026 ; 11.026 ;
; SW[9]       ; FL_ADDR[17]   ;        ; 13.469 ; 13.469 ;        ;
; SW[9]       ; FL_CE_N       ; 12.026 ; 12.297 ; 12.297 ; 12.026 ;
; SW[9]       ; LEDG[0]       ; 11.068 ;        ;        ; 11.068 ;
; SW[9]       ; LEDG[1]       ; 11.397 ;        ;        ; 11.397 ;
; SW[9]       ; LEDG[3]       ;        ; 11.079 ; 11.079 ;        ;
; SW[9]       ; LEDG[4]       ;        ; 9.284  ; 9.284  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 9.592  ; 9.592  ;        ;
; SW[9]       ; LEDG[6]       ;        ; 10.168 ; 10.168 ;        ;
; SW[9]       ; LEDR[6]       ; 11.772 ;        ;        ; 11.772 ;
; SW[9]       ; LEDR[8]       ; 10.697 ;        ;        ; 10.697 ;
; SW[9]       ; SRAM_CE_N     ;        ; 11.768 ; 11.768 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 12.154 ; 12.154 ; 12.154 ; 12.154 ;
; SW[9]       ; SRAM_DQ[1]    ; 12.164 ; 12.164 ; 12.164 ; 12.164 ;
; SW[9]       ; SRAM_DQ[2]    ; 11.887 ; 11.887 ; 11.887 ; 11.887 ;
; SW[9]       ; SRAM_DQ[3]    ; 11.897 ; 11.897 ; 11.897 ; 11.897 ;
; SW[9]       ; SRAM_DQ[4]    ; 11.608 ; 11.608 ; 11.608 ; 11.608 ;
; SW[9]       ; SRAM_DQ[5]    ; 11.608 ; 11.608 ; 11.608 ; 11.608 ;
; SW[9]       ; SRAM_DQ[6]    ; 11.211 ; 11.211 ; 11.211 ; 11.211 ;
; SW[9]       ; SRAM_DQ[7]    ; 11.581 ; 11.581 ; 11.581 ; 11.581 ;
; SW[9]       ; SRAM_DQ[8]    ; 11.840 ; 11.840 ; 11.840 ; 11.840 ;
; SW[9]       ; SRAM_DQ[9]    ; 11.840 ; 11.840 ; 11.840 ; 11.840 ;
; SW[9]       ; SRAM_DQ[10]   ; 12.105 ; 12.105 ; 12.105 ; 12.105 ;
; SW[9]       ; SRAM_DQ[11]   ; 11.830 ; 11.830 ; 11.830 ; 11.830 ;
; SW[9]       ; SRAM_DQ[12]   ; 11.612 ; 11.612 ; 11.612 ; 11.612 ;
; SW[9]       ; SRAM_DQ[13]   ; 12.115 ; 12.115 ; 12.115 ; 12.115 ;
; SW[9]       ; SRAM_DQ[14]   ; 12.115 ; 12.115 ; 12.115 ; 12.115 ;
; SW[9]       ; SRAM_DQ[15]   ; 12.104 ; 12.104 ; 12.104 ; 12.104 ;
; SW[9]       ; U1OE_n        ;        ; 10.929 ; 10.929 ;        ;
; WR_n        ; SRAM_DQ[0]    ; 14.056 ; 14.056 ; 14.056 ; 14.056 ;
; WR_n        ; SRAM_DQ[1]    ; 14.066 ; 14.066 ; 14.066 ; 14.066 ;
; WR_n        ; SRAM_DQ[2]    ; 13.789 ; 13.789 ; 13.789 ; 13.789 ;
; WR_n        ; SRAM_DQ[3]    ; 13.799 ; 13.799 ; 13.799 ; 13.799 ;
; WR_n        ; SRAM_DQ[4]    ; 13.510 ; 13.510 ; 13.510 ; 13.510 ;
; WR_n        ; SRAM_DQ[5]    ; 13.510 ; 13.510 ; 13.510 ; 13.510 ;
; WR_n        ; SRAM_DQ[6]    ; 13.113 ; 13.113 ; 13.113 ; 13.113 ;
; WR_n        ; SRAM_DQ[7]    ; 13.483 ; 13.483 ; 13.483 ; 13.483 ;
; WR_n        ; SRAM_DQ[8]    ; 13.736 ; 13.736 ; 13.736 ; 13.736 ;
; WR_n        ; SRAM_DQ[9]    ; 13.736 ; 13.736 ; 13.736 ; 13.736 ;
; WR_n        ; SRAM_DQ[10]   ; 14.001 ; 14.001 ; 14.001 ; 14.001 ;
; WR_n        ; SRAM_DQ[11]   ; 13.726 ; 13.726 ; 13.726 ; 13.726 ;
; WR_n        ; SRAM_DQ[12]   ; 13.508 ; 13.508 ; 13.508 ; 13.508 ;
; WR_n        ; SRAM_DQ[13]   ; 14.011 ; 14.011 ; 14.011 ; 14.011 ;
; WR_n        ; SRAM_DQ[14]   ; 14.011 ; 14.011 ; 14.011 ; 14.011 ;
; WR_n        ; SRAM_DQ[15]   ; 14.000 ; 14.000 ; 14.000 ; 14.000 ;
; WR_n        ; SRAM_WE_N     ; 10.563 ;        ;        ; 10.563 ;
; WR_n        ; U1OE_n        ; 15.237 ;        ;        ; 15.237 ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 17.385 ; 18.071 ; 18.071 ; 17.385 ;
; A[0]        ; D[1]          ; 16.078 ; 18.065 ; 18.065 ; 16.078 ;
; A[0]        ; D[2]          ; 16.878 ; 17.824 ; 17.824 ; 16.878 ;
; A[0]        ; D[3]          ; 17.692 ; 17.692 ; 17.692 ; 17.692 ;
; A[0]        ; D[4]          ; 17.484 ; 17.692 ; 17.692 ; 17.484 ;
; A[0]        ; D[5]          ; 17.282 ; 17.282 ; 17.282 ; 17.282 ;
; A[0]        ; D[6]          ; 17.287 ; 17.287 ; 17.287 ; 17.287 ;
; A[0]        ; D[7]          ; 15.928 ; 16.407 ; 16.407 ; 15.928 ;
; A[0]        ; FL_ADDR[0]    ; 11.300 ;        ;        ; 11.300 ;
; A[0]        ; FL_ADDR[14]   ; 14.253 ; 14.253 ; 14.253 ; 14.253 ;
; A[0]        ; FL_ADDR[15]   ; 14.257 ; 14.257 ; 14.257 ; 14.257 ;
; A[0]        ; FL_ADDR[16]   ; 15.202 ; 15.202 ; 15.202 ; 15.202 ;
; A[0]        ; FL_ADDR[17]   ; 17.645 ;        ;        ; 17.645 ;
; A[0]        ; FL_CE_N       ; 16.473 ; 16.040 ; 16.040 ; 16.473 ;
; A[0]        ; LEDG[0]       ;        ; 15.244 ; 15.244 ;        ;
; A[0]        ; LEDG[1]       ;        ; 19.603 ; 19.603 ;        ;
; A[0]        ; LEDG[2]       ; 15.997 ;        ;        ; 15.997 ;
; A[0]        ; LEDG[3]       ; 15.255 ;        ;        ; 15.255 ;
; A[0]        ; LEDG[4]       ; 17.490 ;        ;        ; 17.490 ;
; A[0]        ; LEDG[5]       ; 17.805 ;        ;        ; 17.805 ;
; A[0]        ; LEDG[6]       ; 18.374 ;        ;        ; 18.374 ;
; A[0]        ; LEDR[6]       ;        ; 15.948 ; 15.948 ;        ;
; A[0]        ; LEDR[8]       ;        ; 14.873 ; 14.873 ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 11.221 ;        ;        ; 11.221 ;
; A[0]        ; SRAM_CE_N     ; 19.974 ;        ;        ; 19.974 ;
; A[0]        ; SRAM_DQ[0]    ; 20.360 ; 20.360 ; 20.360 ; 20.360 ;
; A[0]        ; SRAM_DQ[1]    ; 20.370 ; 20.370 ; 20.370 ; 20.370 ;
; A[0]        ; SRAM_DQ[2]    ; 20.093 ; 20.093 ; 20.093 ; 20.093 ;
; A[0]        ; SRAM_DQ[3]    ; 20.103 ; 20.103 ; 20.103 ; 20.103 ;
; A[0]        ; SRAM_DQ[4]    ; 19.814 ; 19.814 ; 19.814 ; 19.814 ;
; A[0]        ; SRAM_DQ[5]    ; 19.814 ; 19.814 ; 19.814 ; 19.814 ;
; A[0]        ; SRAM_DQ[6]    ; 19.417 ; 19.417 ; 19.417 ; 19.417 ;
; A[0]        ; SRAM_DQ[7]    ; 19.787 ; 19.787 ; 19.787 ; 19.787 ;
; A[0]        ; SRAM_DQ[8]    ; 20.046 ; 20.046 ; 20.046 ; 20.046 ;
; A[0]        ; SRAM_DQ[9]    ; 20.046 ; 20.046 ; 20.046 ; 20.046 ;
; A[0]        ; SRAM_DQ[10]   ; 20.311 ; 20.311 ; 20.311 ; 20.311 ;
; A[0]        ; SRAM_DQ[11]   ; 20.036 ; 20.036 ; 20.036 ; 20.036 ;
; A[0]        ; SRAM_DQ[12]   ; 19.818 ; 19.818 ; 19.818 ; 19.818 ;
; A[0]        ; SRAM_DQ[13]   ; 20.321 ; 20.321 ; 20.321 ; 20.321 ;
; A[0]        ; SRAM_DQ[14]   ; 20.321 ; 20.321 ; 20.321 ; 20.321 ;
; A[0]        ; SRAM_DQ[15]   ; 20.310 ; 20.310 ; 20.310 ; 20.310 ;
; A[1]        ; D[0]          ; 18.427 ; 18.166 ; 18.166 ; 18.427 ;
; A[1]        ; D[1]          ; 18.421 ; 16.859 ; 16.859 ; 18.421 ;
; A[1]        ; D[2]          ; 18.393 ; 17.659 ; 17.659 ; 18.393 ;
; A[1]        ; D[3]          ; 18.048 ; 18.048 ; 18.048 ; 18.048 ;
; A[1]        ; D[4]          ; 17.952 ; 18.048 ; 18.048 ; 17.952 ;
; A[1]        ; D[5]          ; 17.638 ; 17.638 ; 17.638 ; 17.638 ;
; A[1]        ; D[6]          ; 17.643 ; 17.643 ; 17.643 ; 17.643 ;
; A[1]        ; D[7]          ; 16.284 ; 17.001 ; 17.001 ; 16.284 ;
; A[1]        ; FL_ADDR[1]    ; 10.824 ;        ;        ; 10.824 ;
; A[1]        ; FL_ADDR[14]   ; 14.609 ; 14.609 ; 14.609 ; 14.609 ;
; A[1]        ; FL_ADDR[15]   ; 14.613 ; 14.613 ; 14.613 ; 14.613 ;
; A[1]        ; FL_ADDR[16]   ; 15.558 ; 15.558 ; 15.558 ; 15.558 ;
; A[1]        ; FL_ADDR[17]   ; 18.001 ;        ;        ; 18.001 ;
; A[1]        ; FL_CE_N       ; 16.829 ; 16.396 ; 16.396 ; 16.829 ;
; A[1]        ; LEDG[0]       ;        ; 15.600 ; 15.600 ;        ;
; A[1]        ; LEDG[1]       ;        ; 19.959 ; 19.959 ;        ;
; A[1]        ; LEDG[2]       ; 16.353 ;        ;        ; 16.353 ;
; A[1]        ; LEDG[3]       ; 15.611 ;        ;        ; 15.611 ;
; A[1]        ; LEDG[4]       ; 17.846 ;        ;        ; 17.846 ;
; A[1]        ; LEDG[5]       ; 18.161 ;        ;        ; 18.161 ;
; A[1]        ; LEDG[6]       ; 18.730 ;        ;        ; 18.730 ;
; A[1]        ; LEDR[6]       ;        ; 16.304 ; 16.304 ;        ;
; A[1]        ; LEDR[8]       ;        ; 15.229 ; 15.229 ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 11.105 ;        ;        ; 11.105 ;
; A[1]        ; SRAM_CE_N     ; 20.330 ;        ;        ; 20.330 ;
; A[1]        ; SRAM_DQ[0]    ; 20.716 ; 20.716 ; 20.716 ; 20.716 ;
; A[1]        ; SRAM_DQ[1]    ; 20.726 ; 20.726 ; 20.726 ; 20.726 ;
; A[1]        ; SRAM_DQ[2]    ; 20.449 ; 20.449 ; 20.449 ; 20.449 ;
; A[1]        ; SRAM_DQ[3]    ; 20.459 ; 20.459 ; 20.459 ; 20.459 ;
; A[1]        ; SRAM_DQ[4]    ; 20.170 ; 20.170 ; 20.170 ; 20.170 ;
; A[1]        ; SRAM_DQ[5]    ; 20.170 ; 20.170 ; 20.170 ; 20.170 ;
; A[1]        ; SRAM_DQ[6]    ; 19.773 ; 19.773 ; 19.773 ; 19.773 ;
; A[1]        ; SRAM_DQ[7]    ; 20.143 ; 20.143 ; 20.143 ; 20.143 ;
; A[1]        ; SRAM_DQ[8]    ; 20.402 ; 20.402 ; 20.402 ; 20.402 ;
; A[1]        ; SRAM_DQ[9]    ; 20.402 ; 20.402 ; 20.402 ; 20.402 ;
; A[1]        ; SRAM_DQ[10]   ; 20.667 ; 20.667 ; 20.667 ; 20.667 ;
; A[1]        ; SRAM_DQ[11]   ; 20.392 ; 20.392 ; 20.392 ; 20.392 ;
; A[1]        ; SRAM_DQ[12]   ; 20.174 ; 20.174 ; 20.174 ; 20.174 ;
; A[1]        ; SRAM_DQ[13]   ; 20.677 ; 20.677 ; 20.677 ; 20.677 ;
; A[1]        ; SRAM_DQ[14]   ; 20.677 ; 20.677 ; 20.677 ; 20.677 ;
; A[1]        ; SRAM_DQ[15]   ; 20.666 ; 20.666 ; 20.666 ; 20.666 ;
; A[3]        ; BUSDIR_n      ;        ; 14.601 ; 14.601 ;        ;
; A[3]        ; D[0]          ; 17.914 ; 17.720 ; 17.720 ; 17.914 ;
; A[3]        ; D[1]          ; 17.908 ; 16.413 ; 16.413 ; 17.908 ;
; A[3]        ; D[2]          ; 17.880 ; 17.213 ; 17.213 ; 17.880 ;
; A[3]        ; D[3]          ; 17.535 ; 17.535 ; 17.535 ; 17.535 ;
; A[3]        ; D[4]          ; 17.457 ; 17.535 ; 17.535 ; 17.457 ;
; A[3]        ; D[5]          ; 17.125 ; 17.125 ; 17.125 ; 17.125 ;
; A[3]        ; D[6]          ; 17.130 ; 17.130 ; 17.130 ; 17.130 ;
; A[3]        ; D[7]          ; 15.789 ; 16.180 ; 16.180 ; 15.789 ;
; A[3]        ; FL_ADDR[3]    ; 9.588  ;        ;        ; 9.588  ;
; A[3]        ; FL_ADDR[14]   ; 14.114 ; 14.114 ; 14.114 ; 14.114 ;
; A[3]        ; FL_ADDR[15]   ; 14.118 ; 14.118 ; 14.118 ; 14.118 ;
; A[3]        ; FL_ADDR[16]   ; 15.063 ; 15.063 ; 15.063 ; 15.063 ;
; A[3]        ; FL_ADDR[17]   ; 17.506 ;        ;        ; 17.506 ;
; A[3]        ; FL_CE_N       ; 16.334 ; 15.901 ; 15.901 ; 16.334 ;
; A[3]        ; LEDG[0]       ;        ; 15.105 ; 15.105 ;        ;
; A[3]        ; LEDG[1]       ;        ; 19.464 ; 19.464 ;        ;
; A[3]        ; LEDG[2]       ; 15.858 ;        ;        ; 15.858 ;
; A[3]        ; LEDG[3]       ; 15.116 ;        ;        ; 15.116 ;
; A[3]        ; LEDG[4]       ; 17.351 ;        ;        ; 17.351 ;
; A[3]        ; LEDG[5]       ; 17.666 ;        ;        ; 17.666 ;
; A[3]        ; LEDG[6]       ; 18.235 ;        ;        ; 18.235 ;
; A[3]        ; LEDR[6]       ;        ; 15.809 ; 15.809 ;        ;
; A[3]        ; LEDR[8]       ;        ; 14.734 ; 14.734 ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 10.777 ;        ;        ; 10.777 ;
; A[3]        ; SRAM_CE_N     ; 19.835 ;        ;        ; 19.835 ;
; A[3]        ; SRAM_DQ[0]    ; 20.221 ; 20.221 ; 20.221 ; 20.221 ;
; A[3]        ; SRAM_DQ[1]    ; 20.231 ; 20.231 ; 20.231 ; 20.231 ;
; A[3]        ; SRAM_DQ[2]    ; 19.954 ; 19.954 ; 19.954 ; 19.954 ;
; A[3]        ; SRAM_DQ[3]    ; 19.964 ; 19.964 ; 19.964 ; 19.964 ;
; A[3]        ; SRAM_DQ[4]    ; 19.675 ; 19.675 ; 19.675 ; 19.675 ;
; A[3]        ; SRAM_DQ[5]    ; 19.675 ; 19.675 ; 19.675 ; 19.675 ;
; A[3]        ; SRAM_DQ[6]    ; 19.278 ; 19.278 ; 19.278 ; 19.278 ;
; A[3]        ; SRAM_DQ[7]    ; 19.648 ; 19.648 ; 19.648 ; 19.648 ;
; A[3]        ; SRAM_DQ[8]    ; 19.907 ; 19.907 ; 19.907 ; 19.907 ;
; A[3]        ; SRAM_DQ[9]    ; 19.907 ; 19.907 ; 19.907 ; 19.907 ;
; A[3]        ; SRAM_DQ[10]   ; 20.172 ; 20.172 ; 20.172 ; 20.172 ;
; A[3]        ; SRAM_DQ[11]   ; 19.897 ; 19.897 ; 19.897 ; 19.897 ;
; A[3]        ; SRAM_DQ[12]   ; 19.679 ; 19.679 ; 19.679 ; 19.679 ;
; A[3]        ; SRAM_DQ[13]   ; 20.182 ; 20.182 ; 20.182 ; 20.182 ;
; A[3]        ; SRAM_DQ[14]   ; 20.182 ; 20.182 ; 20.182 ; 20.182 ;
; A[3]        ; SRAM_DQ[15]   ; 20.171 ; 20.171 ; 20.171 ; 20.171 ;
; A[3]        ; U1OE_n        ;        ; 14.614 ; 14.614 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 15.550 ; 15.550 ;        ;
; A[4]        ; D[0]          ; 18.863 ; 18.863 ; 18.863 ; 18.863 ;
; A[4]        ; D[1]          ; 18.338 ; 18.857 ; 18.857 ; 18.338 ;
; A[4]        ; D[2]          ; 18.829 ; 18.829 ; 18.829 ; 18.829 ;
; A[4]        ; D[3]          ; 18.484 ; 18.484 ; 18.484 ; 18.484 ;
; A[4]        ; D[4]          ; 18.484 ; 18.484 ; 18.484 ; 18.484 ;
; A[4]        ; D[5]          ; 18.074 ; 18.074 ; 18.074 ; 18.074 ;
; A[4]        ; D[6]          ; 18.079 ; 18.079 ; 18.079 ; 18.079 ;
; A[4]        ; D[7]          ; 17.714 ; 17.129 ; 17.129 ; 17.714 ;
; A[4]        ; FL_ADDR[4]    ; 10.166 ;        ;        ; 10.166 ;
; A[4]        ; FL_ADDR[14]   ; 16.039 ; 16.039 ; 16.039 ; 16.039 ;
; A[4]        ; FL_ADDR[15]   ; 16.043 ; 16.043 ; 16.043 ; 16.043 ;
; A[4]        ; FL_ADDR[16]   ; 16.988 ; 16.988 ; 16.988 ; 16.988 ;
; A[4]        ; FL_ADDR[17]   ; 19.431 ;        ;        ; 19.431 ;
; A[4]        ; FL_CE_N       ; 14.817 ; 17.826 ; 17.826 ; 14.817 ;
; A[4]        ; LEDG[0]       ;        ; 17.030 ; 17.030 ;        ;
; A[4]        ; LEDG[1]       ;        ; 21.389 ; 21.389 ;        ;
; A[4]        ; LEDG[2]       ; 17.783 ;        ;        ; 17.783 ;
; A[4]        ; LEDG[3]       ; 17.041 ;        ;        ; 17.041 ;
; A[4]        ; LEDG[4]       ; 19.276 ;        ;        ; 19.276 ;
; A[4]        ; LEDG[5]       ; 19.591 ;        ;        ; 19.591 ;
; A[4]        ; LEDG[6]       ; 20.160 ;        ;        ; 20.160 ;
; A[4]        ; LEDR[6]       ; 14.508 ; 17.734 ; 17.734 ; 14.508 ;
; A[4]        ; LEDR[8]       ;        ; 16.659 ; 16.659 ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 10.498 ;        ;        ; 10.498 ;
; A[4]        ; SRAM_CE_N     ; 21.760 ;        ;        ; 21.760 ;
; A[4]        ; SRAM_DQ[0]    ; 22.146 ; 22.146 ; 22.146 ; 22.146 ;
; A[4]        ; SRAM_DQ[1]    ; 22.156 ; 22.156 ; 22.156 ; 22.156 ;
; A[4]        ; SRAM_DQ[2]    ; 21.879 ; 21.879 ; 21.879 ; 21.879 ;
; A[4]        ; SRAM_DQ[3]    ; 21.889 ; 21.889 ; 21.889 ; 21.889 ;
; A[4]        ; SRAM_DQ[4]    ; 21.600 ; 21.600 ; 21.600 ; 21.600 ;
; A[4]        ; SRAM_DQ[5]    ; 21.600 ; 21.600 ; 21.600 ; 21.600 ;
; A[4]        ; SRAM_DQ[6]    ; 21.203 ; 21.203 ; 21.203 ; 21.203 ;
; A[4]        ; SRAM_DQ[7]    ; 21.573 ; 21.573 ; 21.573 ; 21.573 ;
; A[4]        ; SRAM_DQ[8]    ; 21.832 ; 21.832 ; 21.832 ; 21.832 ;
; A[4]        ; SRAM_DQ[9]    ; 21.832 ; 21.832 ; 21.832 ; 21.832 ;
; A[4]        ; SRAM_DQ[10]   ; 22.097 ; 22.097 ; 22.097 ; 22.097 ;
; A[4]        ; SRAM_DQ[11]   ; 21.822 ; 21.822 ; 21.822 ; 21.822 ;
; A[4]        ; SRAM_DQ[12]   ; 21.604 ; 21.604 ; 21.604 ; 21.604 ;
; A[4]        ; SRAM_DQ[13]   ; 22.107 ; 22.107 ; 22.107 ; 22.107 ;
; A[4]        ; SRAM_DQ[14]   ; 22.107 ; 22.107 ; 22.107 ; 22.107 ;
; A[4]        ; SRAM_DQ[15]   ; 22.096 ; 22.096 ; 22.096 ; 22.096 ;
; A[4]        ; U1OE_n        ;        ; 15.563 ; 15.563 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 15.595 ; 15.595 ;        ;
; A[5]        ; D[0]          ; 18.908 ; 18.908 ; 18.908 ; 18.908 ;
; A[5]        ; D[1]          ; 18.383 ; 18.902 ; 18.902 ; 18.383 ;
; A[5]        ; D[2]          ; 18.874 ; 18.874 ; 18.874 ; 18.874 ;
; A[5]        ; D[3]          ; 18.529 ; 18.529 ; 18.529 ; 18.529 ;
; A[5]        ; D[4]          ; 18.529 ; 18.529 ; 18.529 ; 18.529 ;
; A[5]        ; D[5]          ; 18.119 ; 18.119 ; 18.119 ; 18.119 ;
; A[5]        ; D[6]          ; 18.124 ; 18.124 ; 18.124 ; 18.124 ;
; A[5]        ; D[7]          ; 17.759 ; 17.174 ; 17.174 ; 17.759 ;
; A[5]        ; FL_ADDR[5]    ; 9.589  ;        ;        ; 9.589  ;
; A[5]        ; FL_ADDR[14]   ; 16.084 ; 16.084 ; 16.084 ; 16.084 ;
; A[5]        ; FL_ADDR[15]   ; 16.088 ; 16.088 ; 16.088 ; 16.088 ;
; A[5]        ; FL_ADDR[16]   ; 17.033 ; 17.033 ; 17.033 ; 17.033 ;
; A[5]        ; FL_ADDR[17]   ; 19.476 ;        ;        ; 19.476 ;
; A[5]        ; FL_CE_N       ; 14.862 ; 17.871 ; 17.871 ; 14.862 ;
; A[5]        ; LEDG[0]       ;        ; 17.075 ; 17.075 ;        ;
; A[5]        ; LEDG[1]       ;        ; 21.434 ; 21.434 ;        ;
; A[5]        ; LEDG[2]       ; 17.828 ;        ;        ; 17.828 ;
; A[5]        ; LEDG[3]       ; 17.086 ;        ;        ; 17.086 ;
; A[5]        ; LEDG[4]       ; 19.321 ;        ;        ; 19.321 ;
; A[5]        ; LEDG[5]       ; 19.636 ;        ;        ; 19.636 ;
; A[5]        ; LEDG[6]       ; 20.205 ;        ;        ; 20.205 ;
; A[5]        ; LEDR[6]       ; 14.553 ; 17.779 ; 17.779 ; 14.553 ;
; A[5]        ; LEDR[8]       ;        ; 16.704 ; 16.704 ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 10.115 ;        ;        ; 10.115 ;
; A[5]        ; SRAM_CE_N     ; 21.805 ;        ;        ; 21.805 ;
; A[5]        ; SRAM_DQ[0]    ; 22.191 ; 22.191 ; 22.191 ; 22.191 ;
; A[5]        ; SRAM_DQ[1]    ; 22.201 ; 22.201 ; 22.201 ; 22.201 ;
; A[5]        ; SRAM_DQ[2]    ; 21.924 ; 21.924 ; 21.924 ; 21.924 ;
; A[5]        ; SRAM_DQ[3]    ; 21.934 ; 21.934 ; 21.934 ; 21.934 ;
; A[5]        ; SRAM_DQ[4]    ; 21.645 ; 21.645 ; 21.645 ; 21.645 ;
; A[5]        ; SRAM_DQ[5]    ; 21.645 ; 21.645 ; 21.645 ; 21.645 ;
; A[5]        ; SRAM_DQ[6]    ; 21.248 ; 21.248 ; 21.248 ; 21.248 ;
; A[5]        ; SRAM_DQ[7]    ; 21.618 ; 21.618 ; 21.618 ; 21.618 ;
; A[5]        ; SRAM_DQ[8]    ; 21.877 ; 21.877 ; 21.877 ; 21.877 ;
; A[5]        ; SRAM_DQ[9]    ; 21.877 ; 21.877 ; 21.877 ; 21.877 ;
; A[5]        ; SRAM_DQ[10]   ; 22.142 ; 22.142 ; 22.142 ; 22.142 ;
; A[5]        ; SRAM_DQ[11]   ; 21.867 ; 21.867 ; 21.867 ; 21.867 ;
; A[5]        ; SRAM_DQ[12]   ; 21.649 ; 21.649 ; 21.649 ; 21.649 ;
; A[5]        ; SRAM_DQ[13]   ; 22.152 ; 22.152 ; 22.152 ; 22.152 ;
; A[5]        ; SRAM_DQ[14]   ; 22.152 ; 22.152 ; 22.152 ; 22.152 ;
; A[5]        ; SRAM_DQ[15]   ; 22.141 ; 22.141 ; 22.141 ; 22.141 ;
; A[5]        ; U1OE_n        ;        ; 15.608 ; 15.608 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 16.844 ; 16.844 ;        ;
; A[6]        ; D[0]          ; 20.157 ; 20.157 ; 20.157 ; 20.157 ;
; A[6]        ; D[1]          ; 19.632 ; 20.151 ; 20.151 ; 19.632 ;
; A[6]        ; D[2]          ; 20.123 ; 20.123 ; 20.123 ; 20.123 ;
; A[6]        ; D[3]          ; 19.778 ; 19.778 ; 19.778 ; 19.778 ;
; A[6]        ; D[4]          ; 19.778 ; 19.778 ; 19.778 ; 19.778 ;
; A[6]        ; D[5]          ; 19.368 ; 19.368 ; 19.368 ; 19.368 ;
; A[6]        ; D[6]          ; 19.373 ; 19.373 ; 19.373 ; 19.373 ;
; A[6]        ; D[7]          ; 19.008 ; 18.423 ; 18.423 ; 19.008 ;
; A[6]        ; FL_ADDR[6]    ; 10.582 ;        ;        ; 10.582 ;
; A[6]        ; FL_ADDR[14]   ; 17.333 ; 17.333 ; 17.333 ; 17.333 ;
; A[6]        ; FL_ADDR[15]   ; 17.337 ; 17.337 ; 17.337 ; 17.337 ;
; A[6]        ; FL_ADDR[16]   ; 18.282 ; 18.282 ; 18.282 ; 18.282 ;
; A[6]        ; FL_ADDR[17]   ; 20.725 ;        ;        ; 20.725 ;
; A[6]        ; FL_CE_N       ; 16.111 ; 19.120 ; 19.120 ; 16.111 ;
; A[6]        ; LEDG[0]       ;        ; 18.324 ; 18.324 ;        ;
; A[6]        ; LEDG[1]       ;        ; 22.683 ; 22.683 ;        ;
; A[6]        ; LEDG[2]       ; 19.077 ;        ;        ; 19.077 ;
; A[6]        ; LEDG[3]       ; 18.335 ;        ;        ; 18.335 ;
; A[6]        ; LEDG[4]       ; 20.570 ;        ;        ; 20.570 ;
; A[6]        ; LEDG[5]       ; 20.885 ;        ;        ; 20.885 ;
; A[6]        ; LEDG[6]       ; 21.454 ;        ;        ; 21.454 ;
; A[6]        ; LEDR[6]       ; 15.802 ; 19.028 ; 19.028 ; 15.802 ;
; A[6]        ; LEDR[8]       ;        ; 17.953 ; 17.953 ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 10.583 ;        ;        ; 10.583 ;
; A[6]        ; SRAM_CE_N     ; 23.054 ;        ;        ; 23.054 ;
; A[6]        ; SRAM_DQ[0]    ; 23.440 ; 23.440 ; 23.440 ; 23.440 ;
; A[6]        ; SRAM_DQ[1]    ; 23.450 ; 23.450 ; 23.450 ; 23.450 ;
; A[6]        ; SRAM_DQ[2]    ; 23.173 ; 23.173 ; 23.173 ; 23.173 ;
; A[6]        ; SRAM_DQ[3]    ; 23.183 ; 23.183 ; 23.183 ; 23.183 ;
; A[6]        ; SRAM_DQ[4]    ; 22.894 ; 22.894 ; 22.894 ; 22.894 ;
; A[6]        ; SRAM_DQ[5]    ; 22.894 ; 22.894 ; 22.894 ; 22.894 ;
; A[6]        ; SRAM_DQ[6]    ; 22.497 ; 22.497 ; 22.497 ; 22.497 ;
; A[6]        ; SRAM_DQ[7]    ; 22.867 ; 22.867 ; 22.867 ; 22.867 ;
; A[6]        ; SRAM_DQ[8]    ; 23.126 ; 23.126 ; 23.126 ; 23.126 ;
; A[6]        ; SRAM_DQ[9]    ; 23.126 ; 23.126 ; 23.126 ; 23.126 ;
; A[6]        ; SRAM_DQ[10]   ; 23.391 ; 23.391 ; 23.391 ; 23.391 ;
; A[6]        ; SRAM_DQ[11]   ; 23.116 ; 23.116 ; 23.116 ; 23.116 ;
; A[6]        ; SRAM_DQ[12]   ; 22.898 ; 22.898 ; 22.898 ; 22.898 ;
; A[6]        ; SRAM_DQ[13]   ; 23.401 ; 23.401 ; 23.401 ; 23.401 ;
; A[6]        ; SRAM_DQ[14]   ; 23.401 ; 23.401 ; 23.401 ; 23.401 ;
; A[6]        ; SRAM_DQ[15]   ; 23.390 ; 23.390 ; 23.390 ; 23.390 ;
; A[6]        ; U1OE_n        ;        ; 16.857 ; 16.857 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 16.190 ; 16.190 ;        ;
; A[7]        ; D[0]          ; 19.503 ; 19.503 ; 19.503 ; 19.503 ;
; A[7]        ; D[1]          ; 18.978 ; 19.497 ; 19.497 ; 18.978 ;
; A[7]        ; D[2]          ; 19.469 ; 19.469 ; 19.469 ; 19.469 ;
; A[7]        ; D[3]          ; 19.124 ; 19.124 ; 19.124 ; 19.124 ;
; A[7]        ; D[4]          ; 19.124 ; 19.124 ; 19.124 ; 19.124 ;
; A[7]        ; D[5]          ; 18.714 ; 18.714 ; 18.714 ; 18.714 ;
; A[7]        ; D[6]          ; 18.719 ; 18.719 ; 18.719 ; 18.719 ;
; A[7]        ; D[7]          ; 18.354 ; 17.769 ; 17.769 ; 18.354 ;
; A[7]        ; FL_ADDR[7]    ; 10.922 ;        ;        ; 10.922 ;
; A[7]        ; FL_ADDR[14]   ; 16.679 ; 16.679 ; 16.679 ; 16.679 ;
; A[7]        ; FL_ADDR[15]   ; 16.683 ; 16.683 ; 16.683 ; 16.683 ;
; A[7]        ; FL_ADDR[16]   ; 17.628 ; 17.628 ; 17.628 ; 17.628 ;
; A[7]        ; FL_ADDR[17]   ; 20.071 ;        ;        ; 20.071 ;
; A[7]        ; FL_CE_N       ; 15.457 ; 18.466 ; 18.466 ; 15.457 ;
; A[7]        ; LEDG[0]       ;        ; 17.670 ; 17.670 ;        ;
; A[7]        ; LEDG[1]       ;        ; 22.029 ; 22.029 ;        ;
; A[7]        ; LEDG[2]       ; 18.423 ;        ;        ; 18.423 ;
; A[7]        ; LEDG[3]       ; 17.681 ;        ;        ; 17.681 ;
; A[7]        ; LEDG[4]       ; 19.916 ;        ;        ; 19.916 ;
; A[7]        ; LEDG[5]       ; 20.231 ;        ;        ; 20.231 ;
; A[7]        ; LEDG[6]       ; 20.800 ;        ;        ; 20.800 ;
; A[7]        ; LEDR[6]       ; 15.148 ; 18.374 ; 18.374 ; 15.148 ;
; A[7]        ; LEDR[8]       ;        ; 17.299 ; 17.299 ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 10.845 ;        ;        ; 10.845 ;
; A[7]        ; SRAM_CE_N     ; 22.400 ;        ;        ; 22.400 ;
; A[7]        ; SRAM_DQ[0]    ; 22.786 ; 22.786 ; 22.786 ; 22.786 ;
; A[7]        ; SRAM_DQ[1]    ; 22.796 ; 22.796 ; 22.796 ; 22.796 ;
; A[7]        ; SRAM_DQ[2]    ; 22.519 ; 22.519 ; 22.519 ; 22.519 ;
; A[7]        ; SRAM_DQ[3]    ; 22.529 ; 22.529 ; 22.529 ; 22.529 ;
; A[7]        ; SRAM_DQ[4]    ; 22.240 ; 22.240 ; 22.240 ; 22.240 ;
; A[7]        ; SRAM_DQ[5]    ; 22.240 ; 22.240 ; 22.240 ; 22.240 ;
; A[7]        ; SRAM_DQ[6]    ; 21.843 ; 21.843 ; 21.843 ; 21.843 ;
; A[7]        ; SRAM_DQ[7]    ; 22.213 ; 22.213 ; 22.213 ; 22.213 ;
; A[7]        ; SRAM_DQ[8]    ; 22.472 ; 22.472 ; 22.472 ; 22.472 ;
; A[7]        ; SRAM_DQ[9]    ; 22.472 ; 22.472 ; 22.472 ; 22.472 ;
; A[7]        ; SRAM_DQ[10]   ; 22.737 ; 22.737 ; 22.737 ; 22.737 ;
; A[7]        ; SRAM_DQ[11]   ; 22.462 ; 22.462 ; 22.462 ; 22.462 ;
; A[7]        ; SRAM_DQ[12]   ; 22.244 ; 22.244 ; 22.244 ; 22.244 ;
; A[7]        ; SRAM_DQ[13]   ; 22.747 ; 22.747 ; 22.747 ; 22.747 ;
; A[7]        ; SRAM_DQ[14]   ; 22.747 ; 22.747 ; 22.747 ; 22.747 ;
; A[7]        ; SRAM_DQ[15]   ; 22.736 ; 22.736 ; 22.736 ; 22.736 ;
; A[7]        ; U1OE_n        ;        ; 16.203 ; 16.203 ;        ;
; A[8]        ; D[0]          ; 20.594 ; 20.594 ; 20.594 ; 20.594 ;
; A[8]        ; D[1]          ; 19.723 ; 19.919 ; 19.919 ; 19.723 ;
; A[8]        ; D[2]          ; 20.417 ; 20.417 ; 20.417 ; 20.417 ;
; A[8]        ; D[3]          ; 20.427 ; 20.427 ; 20.427 ; 20.427 ;
; A[8]        ; D[4]          ; 20.433 ; 20.433 ; 20.433 ; 20.433 ;
; A[8]        ; D[5]          ; 19.013 ; 19.013 ; 19.013 ; 19.013 ;
; A[8]        ; D[6]          ; 19.026 ; 19.026 ; 19.026 ; 19.026 ;
; A[8]        ; D[7]          ; 19.079 ; 19.079 ; 19.079 ; 19.079 ;
; A[8]        ; FL_ADDR[8]    ; 11.076 ;        ;        ; 11.076 ;
; A[8]        ; FL_ADDR[14]   ; 17.424 ; 17.424 ; 17.424 ; 17.424 ;
; A[8]        ; FL_ADDR[15]   ; 17.428 ; 17.428 ; 17.428 ; 17.428 ;
; A[8]        ; FL_ADDR[16]   ; 18.373 ; 18.373 ; 18.373 ; 18.373 ;
; A[8]        ; FL_ADDR[17]   ; 20.816 ;        ;        ; 20.816 ;
; A[8]        ; FL_CE_N       ; 16.834 ; 17.119 ; 17.119 ; 16.834 ;
; A[8]        ; LEDG[0]       ;        ; 18.415 ; 18.415 ;        ;
; A[8]        ; LEDG[1]       ;        ; 22.774 ; 22.774 ;        ;
; A[8]        ; LEDG[2]       ; 19.168 ;        ;        ; 19.168 ;
; A[8]        ; LEDG[3]       ; 18.426 ;        ;        ; 18.426 ;
; A[8]        ; LEDG[4]       ; 20.661 ;        ;        ; 20.661 ;
; A[8]        ; LEDG[5]       ; 20.976 ;        ;        ; 20.976 ;
; A[8]        ; LEDG[6]       ; 21.545 ;        ;        ; 21.545 ;
; A[8]        ; LEDR[6]       ; 16.525 ; 19.119 ; 19.119 ; 16.525 ;
; A[8]        ; LEDR[8]       ; 15.952 ; 15.952 ; 15.952 ; 15.952 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.498 ;        ;        ; 10.498 ;
; A[8]        ; SRAM_CE_N     ; 23.145 ;        ;        ; 23.145 ;
; A[8]        ; SRAM_DQ[0]    ; 23.531 ; 23.531 ; 23.531 ; 23.531 ;
; A[8]        ; SRAM_DQ[1]    ; 23.541 ; 23.541 ; 23.541 ; 23.541 ;
; A[8]        ; SRAM_DQ[2]    ; 23.264 ; 23.264 ; 23.264 ; 23.264 ;
; A[8]        ; SRAM_DQ[3]    ; 23.274 ; 23.274 ; 23.274 ; 23.274 ;
; A[8]        ; SRAM_DQ[4]    ; 22.985 ; 22.985 ; 22.985 ; 22.985 ;
; A[8]        ; SRAM_DQ[5]    ; 22.985 ; 22.985 ; 22.985 ; 22.985 ;
; A[8]        ; SRAM_DQ[6]    ; 22.588 ; 22.588 ; 22.588 ; 22.588 ;
; A[8]        ; SRAM_DQ[7]    ; 22.958 ; 22.958 ; 22.958 ; 22.958 ;
; A[8]        ; SRAM_DQ[8]    ; 23.217 ; 23.217 ; 23.217 ; 23.217 ;
; A[8]        ; SRAM_DQ[9]    ; 23.217 ; 23.217 ; 23.217 ; 23.217 ;
; A[8]        ; SRAM_DQ[10]   ; 23.482 ; 23.482 ; 23.482 ; 23.482 ;
; A[8]        ; SRAM_DQ[11]   ; 23.207 ; 23.207 ; 23.207 ; 23.207 ;
; A[8]        ; SRAM_DQ[12]   ; 22.989 ; 22.989 ; 22.989 ; 22.989 ;
; A[8]        ; SRAM_DQ[13]   ; 23.492 ; 23.492 ; 23.492 ; 23.492 ;
; A[8]        ; SRAM_DQ[14]   ; 23.492 ; 23.492 ; 23.492 ; 23.492 ;
; A[8]        ; SRAM_DQ[15]   ; 23.481 ; 23.481 ; 23.481 ; 23.481 ;
; A[9]        ; D[0]          ; 19.902 ; 20.114 ; 20.114 ; 19.902 ;
; A[9]        ; D[1]          ; 18.595 ; 19.626 ; 19.626 ; 18.595 ;
; A[9]        ; D[2]          ; 19.395 ; 19.867 ; 19.867 ; 19.395 ;
; A[9]        ; D[3]          ; 19.735 ; 19.735 ; 19.735 ; 19.735 ;
; A[9]        ; D[4]          ; 19.639 ; 19.735 ; 19.735 ; 19.639 ;
; A[9]        ; D[5]          ; 18.720 ; 18.720 ; 18.720 ; 18.720 ;
; A[9]        ; D[6]          ; 18.733 ; 18.733 ; 18.733 ; 18.733 ;
; A[9]        ; D[7]          ; 17.971 ; 18.786 ; 18.786 ; 17.971 ;
; A[9]        ; FL_ADDR[9]    ; 10.838 ;        ;        ; 10.838 ;
; A[9]        ; FL_ADDR[14]   ; 16.296 ; 16.296 ; 16.296 ; 16.296 ;
; A[9]        ; FL_ADDR[15]   ; 16.300 ; 16.300 ; 16.300 ; 16.300 ;
; A[9]        ; FL_ADDR[16]   ; 17.245 ; 17.245 ; 17.245 ; 17.245 ;
; A[9]        ; FL_ADDR[17]   ; 19.688 ;        ;        ; 19.688 ;
; A[9]        ; FL_CE_N       ; 15.706 ; 16.826 ; 16.826 ; 15.706 ;
; A[9]        ; LEDG[0]       ;        ; 17.287 ; 17.287 ;        ;
; A[9]        ; LEDG[1]       ;        ; 21.646 ; 21.646 ;        ;
; A[9]        ; LEDG[2]       ; 18.040 ;        ;        ; 18.040 ;
; A[9]        ; LEDG[3]       ; 17.298 ;        ;        ; 17.298 ;
; A[9]        ; LEDG[4]       ; 19.533 ;        ;        ; 19.533 ;
; A[9]        ; LEDG[5]       ; 19.848 ;        ;        ; 19.848 ;
; A[9]        ; LEDG[6]       ; 20.417 ;        ;        ; 20.417 ;
; A[9]        ; LEDR[6]       ; 15.397 ; 17.991 ; 17.991 ; 15.397 ;
; A[9]        ; LEDR[8]       ; 15.659 ; 15.659 ; 15.659 ; 15.659 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.348 ;        ;        ; 10.348 ;
; A[9]        ; SRAM_CE_N     ; 22.017 ;        ;        ; 22.017 ;
; A[9]        ; SRAM_DQ[0]    ; 22.403 ; 22.403 ; 22.403 ; 22.403 ;
; A[9]        ; SRAM_DQ[1]    ; 22.413 ; 22.413 ; 22.413 ; 22.413 ;
; A[9]        ; SRAM_DQ[2]    ; 22.136 ; 22.136 ; 22.136 ; 22.136 ;
; A[9]        ; SRAM_DQ[3]    ; 22.146 ; 22.146 ; 22.146 ; 22.146 ;
; A[9]        ; SRAM_DQ[4]    ; 21.857 ; 21.857 ; 21.857 ; 21.857 ;
; A[9]        ; SRAM_DQ[5]    ; 21.857 ; 21.857 ; 21.857 ; 21.857 ;
; A[9]        ; SRAM_DQ[6]    ; 21.460 ; 21.460 ; 21.460 ; 21.460 ;
; A[9]        ; SRAM_DQ[7]    ; 21.830 ; 21.830 ; 21.830 ; 21.830 ;
; A[9]        ; SRAM_DQ[8]    ; 22.089 ; 22.089 ; 22.089 ; 22.089 ;
; A[9]        ; SRAM_DQ[9]    ; 22.089 ; 22.089 ; 22.089 ; 22.089 ;
; A[9]        ; SRAM_DQ[10]   ; 22.354 ; 22.354 ; 22.354 ; 22.354 ;
; A[9]        ; SRAM_DQ[11]   ; 22.079 ; 22.079 ; 22.079 ; 22.079 ;
; A[9]        ; SRAM_DQ[12]   ; 21.861 ; 21.861 ; 21.861 ; 21.861 ;
; A[9]        ; SRAM_DQ[13]   ; 22.364 ; 22.364 ; 22.364 ; 22.364 ;
; A[9]        ; SRAM_DQ[14]   ; 22.364 ; 22.364 ; 22.364 ; 22.364 ;
; A[9]        ; SRAM_DQ[15]   ; 22.353 ; 22.353 ; 22.353 ; 22.353 ;
; A[10]       ; D[0]          ; 20.025 ; 19.346 ; 19.346 ; 20.025 ;
; A[10]       ; D[1]          ; 19.483 ; 18.671 ; 18.671 ; 19.483 ;
; A[10]       ; D[2]          ; 19.981 ; 19.169 ; 19.169 ; 19.981 ;
; A[10]       ; D[3]          ; 19.646 ; 19.179 ; 19.179 ; 19.646 ;
; A[10]       ; D[4]          ; 19.550 ; 19.185 ; 19.185 ; 19.550 ;
; A[10]       ; D[5]          ; 18.577 ; 17.765 ; 17.765 ; 18.577 ;
; A[10]       ; D[6]          ; 18.590 ; 17.778 ; 17.778 ; 18.590 ;
; A[10]       ; D[7]          ; 17.882 ; 17.831 ; 17.831 ; 17.882 ;
; A[10]       ; FL_ADDR[10]   ; 10.923 ;        ;        ; 10.923 ;
; A[10]       ; FL_ADDR[14]   ; 17.272 ; 17.272 ; 17.272 ; 17.272 ;
; A[10]       ; FL_ADDR[15]   ; 17.276 ; 17.276 ; 17.276 ; 17.276 ;
; A[10]       ; FL_ADDR[16]   ; 18.221 ; 18.221 ; 18.221 ; 18.221 ;
; A[10]       ; FL_ADDR[17]   ; 20.664 ;        ;        ; 20.664 ;
; A[10]       ; FL_CE_N       ; 15.602 ; 16.683 ; 16.683 ; 15.602 ;
; A[10]       ; LEDG[0]       ;        ; 18.263 ; 18.263 ;        ;
; A[10]       ; LEDG[1]       ;        ; 22.622 ; 22.622 ;        ;
; A[10]       ; LEDG[2]       ; 19.016 ;        ;        ; 19.016 ;
; A[10]       ; LEDG[3]       ; 18.274 ;        ;        ; 18.274 ;
; A[10]       ; LEDG[4]       ; 20.509 ;        ;        ; 20.509 ;
; A[10]       ; LEDG[5]       ; 20.824 ;        ;        ; 20.824 ;
; A[10]       ; LEDG[6]       ; 21.393 ;        ;        ; 21.393 ;
; A[10]       ; LEDR[6]       ; 15.293 ; 18.967 ; 18.967 ; 15.293 ;
; A[10]       ; LEDR[8]       ; 14.704 ; 15.516 ; 15.516 ; 14.704 ;
; A[10]       ; SRAM_ADDR[10] ; 10.868 ;        ;        ; 10.868 ;
; A[10]       ; SRAM_CE_N     ; 22.993 ;        ;        ; 22.993 ;
; A[10]       ; SRAM_DQ[0]    ; 23.379 ; 23.379 ; 23.379 ; 23.379 ;
; A[10]       ; SRAM_DQ[1]    ; 23.389 ; 23.389 ; 23.389 ; 23.389 ;
; A[10]       ; SRAM_DQ[2]    ; 23.112 ; 23.112 ; 23.112 ; 23.112 ;
; A[10]       ; SRAM_DQ[3]    ; 23.122 ; 23.122 ; 23.122 ; 23.122 ;
; A[10]       ; SRAM_DQ[4]    ; 22.833 ; 22.833 ; 22.833 ; 22.833 ;
; A[10]       ; SRAM_DQ[5]    ; 22.833 ; 22.833 ; 22.833 ; 22.833 ;
; A[10]       ; SRAM_DQ[6]    ; 22.436 ; 22.436 ; 22.436 ; 22.436 ;
; A[10]       ; SRAM_DQ[7]    ; 22.806 ; 22.806 ; 22.806 ; 22.806 ;
; A[10]       ; SRAM_DQ[8]    ; 23.065 ; 23.065 ; 23.065 ; 23.065 ;
; A[10]       ; SRAM_DQ[9]    ; 23.065 ; 23.065 ; 23.065 ; 23.065 ;
; A[10]       ; SRAM_DQ[10]   ; 23.330 ; 23.330 ; 23.330 ; 23.330 ;
; A[10]       ; SRAM_DQ[11]   ; 23.055 ; 23.055 ; 23.055 ; 23.055 ;
; A[10]       ; SRAM_DQ[12]   ; 22.837 ; 22.837 ; 22.837 ; 22.837 ;
; A[10]       ; SRAM_DQ[13]   ; 23.340 ; 23.340 ; 23.340 ; 23.340 ;
; A[10]       ; SRAM_DQ[14]   ; 23.340 ; 23.340 ; 23.340 ; 23.340 ;
; A[10]       ; SRAM_DQ[15]   ; 23.329 ; 23.329 ; 23.329 ; 23.329 ;
; A[11]       ; D[0]          ; 19.447 ; 18.768 ; 18.768 ; 19.447 ;
; A[11]       ; D[1]          ; 18.918 ; 18.093 ; 18.093 ; 18.918 ;
; A[11]       ; D[2]          ; 19.413 ; 18.591 ; 18.591 ; 19.413 ;
; A[11]       ; D[3]          ; 19.068 ; 18.601 ; 18.601 ; 19.068 ;
; A[11]       ; D[4]          ; 18.972 ; 18.607 ; 18.607 ; 18.972 ;
; A[11]       ; D[5]          ; 18.658 ; 17.187 ; 17.187 ; 18.658 ;
; A[11]       ; D[6]          ; 18.663 ; 17.200 ; 17.200 ; 18.663 ;
; A[11]       ; D[7]          ; 17.304 ; 17.253 ; 17.253 ; 17.304 ;
; A[11]       ; FL_ADDR[11]   ; 10.544 ;        ;        ; 10.544 ;
; A[11]       ; FL_ADDR[14]   ; 16.619 ; 16.619 ; 16.619 ; 16.619 ;
; A[11]       ; FL_ADDR[15]   ; 16.623 ; 16.623 ; 16.623 ; 16.623 ;
; A[11]       ; FL_ADDR[16]   ; 17.568 ; 17.568 ; 17.568 ; 17.568 ;
; A[11]       ; FL_ADDR[17]   ; 20.011 ;        ;        ; 20.011 ;
; A[11]       ; FL_CE_N       ; 15.293 ; 18.406 ; 18.406 ; 15.293 ;
; A[11]       ; LEDG[0]       ;        ; 17.610 ; 17.610 ;        ;
; A[11]       ; LEDG[1]       ;        ; 21.969 ; 21.969 ;        ;
; A[11]       ; LEDG[2]       ; 18.363 ;        ;        ; 18.363 ;
; A[11]       ; LEDG[3]       ; 17.621 ;        ;        ; 17.621 ;
; A[11]       ; LEDG[4]       ; 19.856 ;        ;        ; 19.856 ;
; A[11]       ; LEDG[5]       ; 20.171 ;        ;        ; 20.171 ;
; A[11]       ; LEDG[6]       ; 20.740 ;        ;        ; 20.740 ;
; A[11]       ; LEDR[6]       ; 15.720 ; 18.314 ; 18.314 ; 15.720 ;
; A[11]       ; LEDR[8]       ; 14.126 ; 17.239 ; 17.239 ; 14.126 ;
; A[11]       ; SRAM_ADDR[11] ; 10.876 ;        ;        ; 10.876 ;
; A[11]       ; SRAM_CE_N     ; 22.340 ;        ;        ; 22.340 ;
; A[11]       ; SRAM_DQ[0]    ; 22.726 ; 22.726 ; 22.726 ; 22.726 ;
; A[11]       ; SRAM_DQ[1]    ; 22.736 ; 22.736 ; 22.736 ; 22.736 ;
; A[11]       ; SRAM_DQ[2]    ; 22.459 ; 22.459 ; 22.459 ; 22.459 ;
; A[11]       ; SRAM_DQ[3]    ; 22.469 ; 22.469 ; 22.469 ; 22.469 ;
; A[11]       ; SRAM_DQ[4]    ; 22.180 ; 22.180 ; 22.180 ; 22.180 ;
; A[11]       ; SRAM_DQ[5]    ; 22.180 ; 22.180 ; 22.180 ; 22.180 ;
; A[11]       ; SRAM_DQ[6]    ; 21.783 ; 21.783 ; 21.783 ; 21.783 ;
; A[11]       ; SRAM_DQ[7]    ; 22.153 ; 22.153 ; 22.153 ; 22.153 ;
; A[11]       ; SRAM_DQ[8]    ; 22.412 ; 22.412 ; 22.412 ; 22.412 ;
; A[11]       ; SRAM_DQ[9]    ; 22.412 ; 22.412 ; 22.412 ; 22.412 ;
; A[11]       ; SRAM_DQ[10]   ; 22.677 ; 22.677 ; 22.677 ; 22.677 ;
; A[11]       ; SRAM_DQ[11]   ; 22.402 ; 22.402 ; 22.402 ; 22.402 ;
; A[11]       ; SRAM_DQ[12]   ; 22.184 ; 22.184 ; 22.184 ; 22.184 ;
; A[11]       ; SRAM_DQ[13]   ; 22.687 ; 22.687 ; 22.687 ; 22.687 ;
; A[11]       ; SRAM_DQ[14]   ; 22.687 ; 22.687 ; 22.687 ; 22.687 ;
; A[11]       ; SRAM_DQ[15]   ; 22.676 ; 22.676 ; 22.676 ; 22.676 ;
; A[12]       ; D[0]          ; 18.865 ; 18.186 ; 18.186 ; 18.865 ;
; A[12]       ; D[1]          ; 18.691 ; 17.511 ; 17.511 ; 18.691 ;
; A[12]       ; D[2]          ; 18.831 ; 18.009 ; 18.009 ; 18.831 ;
; A[12]       ; D[3]          ; 18.486 ; 18.019 ; 18.019 ; 18.486 ;
; A[12]       ; D[4]          ; 18.390 ; 18.025 ; 18.025 ; 18.390 ;
; A[12]       ; D[5]          ; 18.076 ; 16.605 ; 16.605 ; 18.076 ;
; A[12]       ; D[6]          ; 18.081 ; 16.618 ; 16.618 ; 18.081 ;
; A[12]       ; D[7]          ; 16.722 ; 16.671 ; 16.671 ; 16.722 ;
; A[12]       ; FL_ADDR[12]   ; 10.762 ;        ;        ; 10.762 ;
; A[12]       ; FL_ADDR[14]   ; 16.392 ; 16.392 ; 16.392 ; 16.392 ;
; A[12]       ; FL_ADDR[15]   ; 16.396 ; 16.396 ; 16.396 ; 16.396 ;
; A[12]       ; FL_ADDR[16]   ; 17.341 ; 17.341 ; 17.341 ; 17.341 ;
; A[12]       ; FL_ADDR[17]   ; 19.784 ;        ;        ; 19.784 ;
; A[12]       ; FL_CE_N       ; 14.711 ; 18.179 ; 18.179 ; 14.711 ;
; A[12]       ; LEDG[0]       ;        ; 17.383 ; 17.383 ;        ;
; A[12]       ; LEDG[1]       ;        ; 21.742 ; 21.742 ;        ;
; A[12]       ; LEDG[2]       ; 18.136 ;        ;        ; 18.136 ;
; A[12]       ; LEDG[3]       ; 17.394 ;        ;        ; 17.394 ;
; A[12]       ; LEDG[4]       ; 19.629 ;        ;        ; 19.629 ;
; A[12]       ; LEDG[5]       ; 19.944 ;        ;        ; 19.944 ;
; A[12]       ; LEDG[6]       ; 20.513 ;        ;        ; 20.513 ;
; A[12]       ; LEDR[6]       ; 15.493 ; 18.087 ; 18.087 ; 15.493 ;
; A[12]       ; LEDR[8]       ; 13.544 ; 17.012 ; 17.012 ; 13.544 ;
; A[12]       ; SRAM_ADDR[12] ; 10.928 ;        ;        ; 10.928 ;
; A[12]       ; SRAM_CE_N     ; 22.113 ;        ;        ; 22.113 ;
; A[12]       ; SRAM_DQ[0]    ; 22.499 ; 22.499 ; 22.499 ; 22.499 ;
; A[12]       ; SRAM_DQ[1]    ; 22.509 ; 22.509 ; 22.509 ; 22.509 ;
; A[12]       ; SRAM_DQ[2]    ; 22.232 ; 22.232 ; 22.232 ; 22.232 ;
; A[12]       ; SRAM_DQ[3]    ; 22.242 ; 22.242 ; 22.242 ; 22.242 ;
; A[12]       ; SRAM_DQ[4]    ; 21.953 ; 21.953 ; 21.953 ; 21.953 ;
; A[12]       ; SRAM_DQ[5]    ; 21.953 ; 21.953 ; 21.953 ; 21.953 ;
; A[12]       ; SRAM_DQ[6]    ; 21.556 ; 21.556 ; 21.556 ; 21.556 ;
; A[12]       ; SRAM_DQ[7]    ; 21.926 ; 21.926 ; 21.926 ; 21.926 ;
; A[12]       ; SRAM_DQ[8]    ; 22.185 ; 22.185 ; 22.185 ; 22.185 ;
; A[12]       ; SRAM_DQ[9]    ; 22.185 ; 22.185 ; 22.185 ; 22.185 ;
; A[12]       ; SRAM_DQ[10]   ; 22.450 ; 22.450 ; 22.450 ; 22.450 ;
; A[12]       ; SRAM_DQ[11]   ; 22.175 ; 22.175 ; 22.175 ; 22.175 ;
; A[12]       ; SRAM_DQ[12]   ; 21.957 ; 21.957 ; 21.957 ; 21.957 ;
; A[12]       ; SRAM_DQ[13]   ; 22.460 ; 22.460 ; 22.460 ; 22.460 ;
; A[12]       ; SRAM_DQ[14]   ; 22.460 ; 22.460 ; 22.460 ; 22.460 ;
; A[12]       ; SRAM_DQ[15]   ; 22.449 ; 22.449 ; 22.449 ; 22.449 ;
; A[13]       ; D[0]          ; 19.609 ; 18.930 ; 18.930 ; 19.609 ;
; A[13]       ; D[1]          ; 19.603 ; 18.255 ; 18.255 ; 19.603 ;
; A[13]       ; D[2]          ; 19.575 ; 18.753 ; 18.753 ; 19.575 ;
; A[13]       ; D[3]          ; 19.230 ; 18.763 ; 18.763 ; 19.230 ;
; A[13]       ; D[4]          ; 19.134 ; 18.769 ; 18.769 ; 19.134 ;
; A[13]       ; D[5]          ; 18.820 ; 17.349 ; 17.349 ; 18.820 ;
; A[13]       ; D[6]          ; 18.825 ; 17.362 ; 17.362 ; 18.825 ;
; A[13]       ; D[7]          ; 17.466 ; 17.415 ; 17.415 ; 17.466 ;
; A[13]       ; FL_ADDR[13]   ; 10.670 ;        ;        ; 10.670 ;
; A[13]       ; FL_ADDR[14]   ; 17.498 ; 17.498 ; 17.498 ; 17.498 ;
; A[13]       ; FL_ADDR[15]   ; 17.502 ; 17.502 ; 17.502 ; 17.502 ;
; A[13]       ; FL_ADDR[16]   ; 18.447 ; 18.447 ; 18.447 ; 18.447 ;
; A[13]       ; FL_ADDR[17]   ; 20.890 ;        ;        ; 20.890 ;
; A[13]       ; FL_CE_N       ; 15.455 ; 19.285 ; 19.285 ; 15.455 ;
; A[13]       ; LEDG[0]       ;        ; 18.489 ; 18.489 ;        ;
; A[13]       ; LEDG[1]       ;        ; 22.848 ; 22.848 ;        ;
; A[13]       ; LEDG[2]       ; 19.242 ;        ;        ; 19.242 ;
; A[13]       ; LEDG[3]       ; 18.500 ;        ;        ; 18.500 ;
; A[13]       ; LEDG[4]       ; 20.735 ;        ;        ; 20.735 ;
; A[13]       ; LEDG[5]       ; 21.050 ;        ;        ; 21.050 ;
; A[13]       ; LEDG[6]       ; 21.619 ;        ;        ; 21.619 ;
; A[13]       ; LEDR[6]       ; 15.519 ; 19.193 ; 19.193 ; 15.519 ;
; A[13]       ; LEDR[8]       ; 14.288 ; 18.118 ; 18.118 ; 14.288 ;
; A[13]       ; SRAM_ADDR[13] ; 10.877 ;        ;        ; 10.877 ;
; A[13]       ; SRAM_CE_N     ; 23.219 ;        ;        ; 23.219 ;
; A[13]       ; SRAM_DQ[0]    ; 23.605 ; 23.605 ; 23.605 ; 23.605 ;
; A[13]       ; SRAM_DQ[1]    ; 23.615 ; 23.615 ; 23.615 ; 23.615 ;
; A[13]       ; SRAM_DQ[2]    ; 23.338 ; 23.338 ; 23.338 ; 23.338 ;
; A[13]       ; SRAM_DQ[3]    ; 23.348 ; 23.348 ; 23.348 ; 23.348 ;
; A[13]       ; SRAM_DQ[4]    ; 23.059 ; 23.059 ; 23.059 ; 23.059 ;
; A[13]       ; SRAM_DQ[5]    ; 23.059 ; 23.059 ; 23.059 ; 23.059 ;
; A[13]       ; SRAM_DQ[6]    ; 22.662 ; 22.662 ; 22.662 ; 22.662 ;
; A[13]       ; SRAM_DQ[7]    ; 23.032 ; 23.032 ; 23.032 ; 23.032 ;
; A[13]       ; SRAM_DQ[8]    ; 23.291 ; 23.291 ; 23.291 ; 23.291 ;
; A[13]       ; SRAM_DQ[9]    ; 23.291 ; 23.291 ; 23.291 ; 23.291 ;
; A[13]       ; SRAM_DQ[10]   ; 23.556 ; 23.556 ; 23.556 ; 23.556 ;
; A[13]       ; SRAM_DQ[11]   ; 23.281 ; 23.281 ; 23.281 ; 23.281 ;
; A[13]       ; SRAM_DQ[12]   ; 23.063 ; 23.063 ; 23.063 ; 23.063 ;
; A[13]       ; SRAM_DQ[13]   ; 23.566 ; 23.566 ; 23.566 ; 23.566 ;
; A[13]       ; SRAM_DQ[14]   ; 23.566 ; 23.566 ; 23.566 ; 23.566 ;
; A[13]       ; SRAM_DQ[15]   ; 23.555 ; 23.555 ; 23.555 ; 23.555 ;
; A[14]       ; D[0]          ; 18.191 ; 17.701 ; 17.701 ; 18.191 ;
; A[14]       ; D[1]          ; 18.185 ; 17.026 ; 17.026 ; 18.185 ;
; A[14]       ; D[2]          ; 18.157 ; 17.524 ; 17.524 ; 18.157 ;
; A[14]       ; D[3]          ; 17.812 ; 17.534 ; 17.534 ; 17.812 ;
; A[14]       ; D[4]          ; 17.812 ; 17.540 ; 17.540 ; 17.812 ;
; A[14]       ; D[5]          ; 17.402 ; 16.120 ; 16.120 ; 17.402 ;
; A[14]       ; D[6]          ; 17.407 ; 16.133 ; 16.133 ; 17.407 ;
; A[14]       ; D[7]          ; 16.237 ; 16.186 ; 16.186 ; 16.237 ;
; A[14]       ; FL_ADDR[14]   ; 12.453 ; 12.453 ; 12.453 ; 12.453 ;
; A[14]       ; FL_ADDR[15]   ; 12.459 ; 12.459 ; 12.459 ; 12.459 ;
; A[14]       ; FL_ADDR[16]   ; 12.742 ; 12.742 ; 12.742 ; 12.742 ;
; A[14]       ; FL_ADDR[17]   ; 18.486 ; 14.418 ; 14.418 ; 18.486 ;
; A[14]       ; FL_CE_N       ; 14.226 ; 13.358 ; 13.358 ; 14.226 ;
; A[14]       ; LEDG[0]       ; 16.085 ; 16.085 ; 16.085 ; 16.085 ;
; A[14]       ; LEDG[1]       ; 16.474 ; 16.474 ; 16.474 ; 16.474 ;
; A[14]       ; LEDG[2]       ; 19.001 ;        ;        ; 19.001 ;
; A[14]       ; LEDG[3]       ; 16.096 ; 16.096 ; 16.096 ; 16.096 ;
; A[14]       ; LEDG[4]       ; 14.361 ; 14.361 ; 14.361 ; 14.361 ;
; A[14]       ; LEDG[5]       ; 14.634 ; 14.634 ; 14.634 ; 14.634 ;
; A[14]       ; LEDG[6]       ; 15.248 ; 15.248 ; 15.248 ; 15.248 ;
; A[14]       ; LEDR[6]       ; 15.278 ; 16.789 ; 16.789 ; 15.278 ;
; A[14]       ; LEDR[8]       ; 13.059 ; 15.714 ; 15.714 ; 13.059 ;
; A[14]       ; SRAM_ADDR[14] ; 14.102 ; 14.102 ; 14.102 ; 14.102 ;
; A[14]       ; SRAM_ADDR[15] ; 14.531 ; 14.531 ; 14.531 ; 14.531 ;
; A[14]       ; SRAM_ADDR[16] ; 14.193 ; 14.193 ; 14.193 ; 14.193 ;
; A[14]       ; SRAM_ADDR[17] ; 14.488 ; 14.488 ; 14.488 ; 14.488 ;
; A[14]       ; SRAM_CE_N     ; 16.845 ; 16.845 ; 16.845 ; 16.845 ;
; A[14]       ; SRAM_DQ[0]    ; 16.113 ; 16.113 ; 16.113 ; 16.113 ;
; A[14]       ; SRAM_DQ[1]    ; 16.123 ; 16.123 ; 16.123 ; 16.123 ;
; A[14]       ; SRAM_DQ[2]    ; 15.846 ; 15.846 ; 15.846 ; 15.846 ;
; A[14]       ; SRAM_DQ[3]    ; 15.856 ; 15.856 ; 15.856 ; 15.856 ;
; A[14]       ; SRAM_DQ[4]    ; 15.567 ; 15.567 ; 15.567 ; 15.567 ;
; A[14]       ; SRAM_DQ[5]    ; 15.567 ; 15.567 ; 15.567 ; 15.567 ;
; A[14]       ; SRAM_DQ[6]    ; 15.170 ; 15.170 ; 15.170 ; 15.170 ;
; A[14]       ; SRAM_DQ[7]    ; 15.540 ; 15.540 ; 15.540 ; 15.540 ;
; A[14]       ; SRAM_DQ[8]    ; 15.862 ; 15.862 ; 15.862 ; 15.862 ;
; A[14]       ; SRAM_DQ[9]    ; 15.862 ; 15.862 ; 15.862 ; 15.862 ;
; A[14]       ; SRAM_DQ[10]   ; 16.127 ; 16.127 ; 16.127 ; 16.127 ;
; A[14]       ; SRAM_DQ[11]   ; 15.852 ; 15.852 ; 15.852 ; 15.852 ;
; A[14]       ; SRAM_DQ[12]   ; 15.634 ; 15.634 ; 15.634 ; 15.634 ;
; A[14]       ; SRAM_DQ[13]   ; 16.137 ; 16.137 ; 16.137 ; 16.137 ;
; A[14]       ; SRAM_DQ[14]   ; 16.137 ; 16.137 ; 16.137 ; 16.137 ;
; A[14]       ; SRAM_DQ[15]   ; 16.126 ; 16.126 ; 16.126 ; 16.126 ;
; A[14]       ; SRAM_LB_N     ; 14.590 ; 14.590 ; 14.590 ; 14.590 ;
; A[14]       ; SRAM_UB_N     ; 14.573 ; 14.573 ; 14.573 ; 14.573 ;
; A[15]       ; D[0]          ; 16.749 ; 16.749 ; 16.749 ; 16.749 ;
; A[15]       ; D[1]          ; 16.743 ; 16.743 ; 16.743 ; 16.743 ;
; A[15]       ; D[2]          ; 16.715 ; 16.715 ; 16.715 ; 16.715 ;
; A[15]       ; D[3]          ; 16.370 ; 16.370 ; 16.370 ; 16.370 ;
; A[15]       ; D[4]          ; 16.370 ; 16.370 ; 16.370 ; 16.370 ;
; A[15]       ; D[5]          ; 15.960 ; 15.960 ; 15.960 ; 15.960 ;
; A[15]       ; D[6]          ; 15.965 ; 15.965 ; 15.965 ; 15.965 ;
; A[15]       ; D[7]          ; 15.338 ; 15.338 ; 15.338 ; 15.338 ;
; A[15]       ; FL_ADDR[14]   ; 14.096 ; 14.096 ; 14.096 ; 14.096 ;
; A[15]       ; FL_ADDR[15]   ; 14.100 ; 14.100 ; 14.100 ; 14.100 ;
; A[15]       ; FL_ADDR[16]   ; 15.045 ; 15.045 ; 15.045 ; 15.045 ;
; A[15]       ; FL_ADDR[17]   ; 17.488 ; 17.623 ; 17.623 ; 17.488 ;
; A[15]       ; FL_CE_N       ; 13.897 ; 14.114 ; 14.114 ; 13.897 ;
; A[15]       ; LEDG[0]       ; 15.222 ; 15.087 ; 15.087 ; 15.222 ;
; A[15]       ; LEDG[1]       ; 15.816 ; 15.816 ; 15.816 ; 15.816 ;
; A[15]       ; LEDG[2]       ; 15.840 ;        ;        ; 15.840 ;
; A[15]       ; LEDG[3]       ; 15.098 ; 15.233 ; 15.233 ; 15.098 ;
; A[15]       ; LEDG[4]       ; 13.703 ; 13.703 ; 13.703 ; 13.703 ;
; A[15]       ; LEDG[5]       ; 13.976 ; 13.976 ; 13.976 ; 13.976 ;
; A[15]       ; LEDG[6]       ; 14.590 ; 14.590 ; 14.590 ; 14.590 ;
; A[15]       ; LEDR[6]       ; 13.588 ; 15.791 ; 15.791 ; 13.588 ;
; A[15]       ; LEDR[8]       ; 14.851 ; 13.183 ; 13.183 ; 14.851 ;
; A[15]       ; SRAM_ADDR[14] ; 12.711 ; 12.711 ; 12.711 ; 12.711 ;
; A[15]       ; SRAM_ADDR[15] ; 13.131 ; 13.131 ; 13.131 ; 13.131 ;
; A[15]       ; SRAM_ADDR[16] ; 13.042 ; 13.042 ; 13.042 ; 13.042 ;
; A[15]       ; SRAM_ADDR[17] ; 13.092 ; 13.092 ; 13.092 ; 13.092 ;
; A[15]       ; SRAM_CE_N     ; 16.187 ; 16.187 ; 16.187 ; 16.187 ;
; A[15]       ; SRAM_DQ[0]    ; 14.671 ; 14.671 ; 14.671 ; 14.671 ;
; A[15]       ; SRAM_DQ[1]    ; 14.681 ; 14.681 ; 14.681 ; 14.681 ;
; A[15]       ; SRAM_DQ[2]    ; 14.404 ; 14.404 ; 14.404 ; 14.404 ;
; A[15]       ; SRAM_DQ[3]    ; 14.414 ; 14.414 ; 14.414 ; 14.414 ;
; A[15]       ; SRAM_DQ[4]    ; 14.125 ; 14.125 ; 14.125 ; 14.125 ;
; A[15]       ; SRAM_DQ[5]    ; 14.125 ; 14.125 ; 14.125 ; 14.125 ;
; A[15]       ; SRAM_DQ[6]    ; 13.728 ; 13.728 ; 13.728 ; 13.728 ;
; A[15]       ; SRAM_DQ[7]    ; 14.098 ; 14.098 ; 14.098 ; 14.098 ;
; A[15]       ; SRAM_DQ[8]    ; 14.420 ; 14.420 ; 14.420 ; 14.420 ;
; A[15]       ; SRAM_DQ[9]    ; 14.420 ; 14.420 ; 14.420 ; 14.420 ;
; A[15]       ; SRAM_DQ[10]   ; 14.685 ; 14.685 ; 14.685 ; 14.685 ;
; A[15]       ; SRAM_DQ[11]   ; 14.410 ; 14.410 ; 14.410 ; 14.410 ;
; A[15]       ; SRAM_DQ[12]   ; 14.192 ; 14.192 ; 14.192 ; 14.192 ;
; A[15]       ; SRAM_DQ[13]   ; 14.695 ; 14.695 ; 14.695 ; 14.695 ;
; A[15]       ; SRAM_DQ[14]   ; 14.695 ; 14.695 ; 14.695 ; 14.695 ;
; A[15]       ; SRAM_DQ[15]   ; 14.684 ; 14.684 ; 14.684 ; 14.684 ;
; A[15]       ; SRAM_LB_N     ; 13.148 ; 13.148 ; 13.148 ; 13.148 ;
; A[15]       ; SRAM_UB_N     ; 13.131 ; 13.131 ; 13.131 ; 13.131 ;
; D[0]        ; SRAM_DQ[0]    ; 11.391 ;        ;        ; 11.391 ;
; D[0]        ; SRAM_DQ[8]    ; 11.362 ;        ;        ; 11.362 ;
; D[1]        ; SRAM_DQ[1]    ; 11.248 ;        ;        ; 11.248 ;
; D[1]        ; SRAM_DQ[9]    ; 11.287 ;        ;        ; 11.287 ;
; D[2]        ; SRAM_DQ[2]    ; 10.894 ;        ;        ; 10.894 ;
; D[2]        ; SRAM_DQ[10]   ; 10.867 ;        ;        ; 10.867 ;
; D[3]        ; SRAM_DQ[3]    ; 13.387 ;        ;        ; 13.387 ;
; D[3]        ; SRAM_DQ[11]   ; 13.347 ;        ;        ; 13.347 ;
; D[4]        ; SRAM_DQ[4]    ; 10.818 ;        ;        ; 10.818 ;
; D[4]        ; SRAM_DQ[12]   ; 10.601 ;        ;        ; 10.601 ;
; D[5]        ; SRAM_DQ[5]    ; 10.500 ;        ;        ; 10.500 ;
; D[5]        ; SRAM_DQ[13]   ; 10.482 ;        ;        ; 10.482 ;
; D[6]        ; SRAM_DQ[6]    ; 10.723 ;        ;        ; 10.723 ;
; D[6]        ; SRAM_DQ[14]   ; 10.665 ;        ;        ; 10.665 ;
; D[7]        ; SRAM_DQ[7]    ; 10.973 ;        ;        ; 10.973 ;
; D[7]        ; SRAM_DQ[15]   ; 10.109 ;        ;        ; 10.109 ;
; FL_DQ[0]    ; D[0]          ; 16.284 ;        ;        ; 16.284 ;
; FL_DQ[1]    ; D[1]          ; 15.602 ;        ;        ; 15.602 ;
; FL_DQ[2]    ; D[2]          ; 15.997 ;        ;        ; 15.997 ;
; FL_DQ[3]    ; D[3]          ; 15.878 ;        ;        ; 15.878 ;
; FL_DQ[4]    ; D[4]          ; 15.563 ;        ;        ; 15.563 ;
; FL_DQ[5]    ; D[5]          ; 16.526 ; 16.526 ; 16.526 ; 16.526 ;
; FL_DQ[6]    ; D[6]          ; 17.347 ; 17.347 ; 17.347 ; 17.347 ;
; FL_DQ[7]    ; D[7]          ; 14.680 ; 14.680 ; 14.680 ; 14.680 ;
; IORQ_n      ; BUSDIR_n      ; 13.437 ;        ;        ; 13.437 ;
; IORQ_n      ; D[0]          ; 16.750 ; 16.750 ; 16.750 ; 16.750 ;
; IORQ_n      ; D[1]          ; 16.744 ; 16.744 ; 16.744 ; 16.744 ;
; IORQ_n      ; D[2]          ; 16.716 ; 16.716 ; 16.716 ; 16.716 ;
; IORQ_n      ; D[3]          ; 16.371 ; 16.371 ; 16.371 ; 16.371 ;
; IORQ_n      ; D[4]          ; 16.371 ; 16.371 ; 16.371 ; 16.371 ;
; IORQ_n      ; D[5]          ; 15.961 ; 15.961 ; 15.961 ; 15.961 ;
; IORQ_n      ; D[6]          ; 15.966 ; 15.966 ; 15.966 ; 15.966 ;
; IORQ_n      ; D[7]          ; 15.016 ; 15.973 ; 15.973 ; 15.016 ;
; IORQ_n      ; U1OE_n        ; 13.948 ;        ;        ; 13.948 ;
; KEY[0]      ; LEDG[7]       ;        ; 10.835 ; 10.835 ;        ;
; KEY[0]      ; LEDR[9]       ;        ; 10.781 ; 10.781 ;        ;
; M1_n        ; BUSDIR_n      ;        ; 13.869 ; 13.869 ;        ;
; M1_n        ; D[0]          ; 17.182 ; 17.182 ; 17.182 ; 17.182 ;
; M1_n        ; D[1]          ; 17.176 ; 17.176 ; 17.176 ; 17.176 ;
; M1_n        ; D[2]          ; 17.148 ; 17.148 ; 17.148 ; 17.148 ;
; M1_n        ; D[3]          ; 16.803 ; 16.803 ; 16.803 ; 16.803 ;
; M1_n        ; D[4]          ; 16.803 ; 16.803 ; 16.803 ; 16.803 ;
; M1_n        ; D[5]          ; 16.393 ; 16.393 ; 16.393 ; 16.393 ;
; M1_n        ; D[6]          ; 16.398 ; 16.398 ; 16.398 ; 16.398 ;
; M1_n        ; D[7]          ; 16.405 ; 15.448 ; 15.448 ; 16.405 ;
; M1_n        ; U1OE_n        ;        ; 14.381 ; 14.381 ;        ;
; RD_n        ; BUSDIR_n      ; 13.868 ;        ;        ; 13.868 ;
; RD_n        ; D[0]          ; 15.229 ; 15.840 ; 15.840 ; 15.229 ;
; RD_n        ; D[1]          ; 14.556 ; 15.834 ; 15.834 ; 14.556 ;
; RD_n        ; D[2]          ; 15.051 ; 15.629 ; 15.629 ; 15.051 ;
; RD_n        ; D[3]          ; 15.065 ; 15.461 ; 15.461 ; 15.065 ;
; RD_n        ; D[4]          ; 15.069 ; 15.461 ; 15.461 ; 15.069 ;
; RD_n        ; D[5]          ; 13.845 ; 15.051 ; 15.051 ; 13.845 ;
; RD_n        ; D[6]          ; 13.858 ; 15.056 ; 15.056 ; 13.858 ;
; RD_n        ; D[7]          ; 13.911 ; 15.063 ; 15.063 ; 13.911 ;
; RD_n        ; FL_CE_N       ; 13.563 ;        ;        ; 13.563 ;
; RD_n        ; FL_OE_N       ; 10.913 ;        ;        ; 10.913 ;
; RD_n        ; U1OE_n        ; 14.379 ;        ;        ; 14.379 ;
; RESET_n     ; LEDG[7]       ;        ; 12.125 ; 12.125 ;        ;
; RESET_n     ; LEDR[9]       ;        ; 12.071 ; 12.071 ;        ;
; SLTSL_n     ; D[0]          ; 16.838 ; 16.838 ; 16.838 ; 16.838 ;
; SLTSL_n     ; D[1]          ; 16.425 ; 16.832 ; 16.832 ; 16.425 ;
; SLTSL_n     ; D[2]          ; 16.804 ; 16.804 ; 16.804 ; 16.804 ;
; SLTSL_n     ; D[3]          ; 16.459 ; 16.286 ; 16.286 ; 16.459 ;
; SLTSL_n     ; D[4]          ; 16.143 ; 16.363 ; 16.363 ; 16.143 ;
; SLTSL_n     ; D[5]          ; 16.049 ; 16.049 ; 16.049 ; 16.049 ;
; SLTSL_n     ; D[6]          ; 16.054 ; 16.054 ; 16.054 ; 16.054 ;
; SLTSL_n     ; D[7]          ; 14.695 ; 15.969 ; 15.969 ; 14.695 ;
; SLTSL_n     ; FL_ADDR[14]   ; 14.537 ; 14.537 ; 14.537 ; 14.537 ;
; SLTSL_n     ; FL_ADDR[15]   ; 14.541 ; 14.541 ; 14.541 ; 14.541 ;
; SLTSL_n     ; FL_ADDR[16]   ; 15.486 ; 15.486 ; 15.486 ; 15.486 ;
; SLTSL_n     ; FL_ADDR[17]   ; 17.929 ;        ;        ; 17.929 ;
; SLTSL_n     ; FL_CE_N       ; 16.757 ; 16.324 ; 16.324 ; 16.757 ;
; SLTSL_n     ; LEDG[0]       ;        ; 15.528 ; 15.528 ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 15.857 ; 15.857 ;        ;
; SLTSL_n     ; LEDG[3]       ; 15.539 ;        ;        ; 15.539 ;
; SLTSL_n     ; LEDG[4]       ; 13.744 ;        ;        ; 13.744 ;
; SLTSL_n     ; LEDG[5]       ; 14.052 ;        ;        ; 14.052 ;
; SLTSL_n     ; LEDG[6]       ; 14.628 ;        ;        ; 14.628 ;
; SLTSL_n     ; LEDR[6]       ;        ; 16.232 ; 16.232 ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 15.157 ; 15.157 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 16.228 ;        ;        ; 16.228 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 16.614 ; 16.614 ; 16.614 ; 16.614 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 16.624 ; 16.624 ; 16.624 ; 16.624 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 16.347 ; 16.347 ; 16.347 ; 16.347 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 16.357 ; 16.357 ; 16.357 ; 16.357 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 16.068 ; 16.068 ; 16.068 ; 16.068 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 16.068 ; 16.068 ; 16.068 ; 16.068 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 15.671 ; 15.671 ; 15.671 ; 15.671 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 16.041 ; 16.041 ; 16.041 ; 16.041 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 16.300 ; 16.300 ; 16.300 ; 16.300 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 16.300 ; 16.300 ; 16.300 ; 16.300 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 16.565 ; 16.565 ; 16.565 ; 16.565 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 16.290 ; 16.290 ; 16.290 ; 16.290 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 16.072 ; 16.072 ; 16.072 ; 16.072 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 16.575 ; 16.575 ; 16.575 ; 16.575 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 16.575 ; 16.575 ; 16.575 ; 16.575 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 16.564 ; 16.564 ; 16.564 ; 16.564 ;
; SLTSL_n     ; U1OE_n        ; 15.389 ;        ;        ; 15.389 ;
; SRAM_DQ[0]  ; D[0]          ; 16.307 ;        ;        ; 16.307 ;
; SRAM_DQ[1]  ; D[1]          ; 16.630 ; 16.630 ; 16.630 ; 16.630 ;
; SRAM_DQ[2]  ; D[2]          ; 15.629 ;        ;        ; 15.629 ;
; SRAM_DQ[3]  ; D[3]          ; 16.291 ;        ;        ; 16.291 ;
; SRAM_DQ[4]  ; D[4]          ; 15.606 ; 15.606 ; 15.606 ; 15.606 ;
; SRAM_DQ[5]  ; D[5]          ; 15.632 ;        ;        ; 15.632 ;
; SRAM_DQ[6]  ; D[6]          ; 15.721 ;        ;        ; 15.721 ;
; SRAM_DQ[7]  ; D[7]          ; 13.248 ;        ;        ; 13.248 ;
; SRAM_DQ[8]  ; D[0]          ; 16.973 ; 16.973 ; 16.973 ; 16.973 ;
; SRAM_DQ[9]  ; D[1]          ; 16.140 ;        ;        ; 16.140 ;
; SRAM_DQ[10] ; D[2]          ; 16.308 ;        ;        ; 16.308 ;
; SRAM_DQ[11] ; D[3]          ; 17.233 ; 17.233 ; 17.233 ; 17.233 ;
; SRAM_DQ[12] ; D[4]          ; 15.472 ;        ;        ; 15.472 ;
; SRAM_DQ[13] ; D[5]          ; 15.667 ;        ;        ; 15.667 ;
; SRAM_DQ[14] ; D[6]          ; 15.611 ;        ;        ; 15.611 ;
; SRAM_DQ[15] ; D[7]          ; 13.488 ;        ;        ; 13.488 ;
; SW[0]       ; D[1]          ;        ; 10.932 ; 10.932 ;        ;
; SW[0]       ; LEDR[0]       ; 4.635  ;        ;        ; 4.635  ;
; SW[1]       ; D[1]          ; 11.908 ; 11.908 ; 11.908 ; 11.908 ;
; SW[1]       ; LEDR[1]       ; 4.978  ;        ;        ; 4.978  ;
; SW[2]       ; D[2]          ;        ; 11.441 ; 11.441 ;        ;
; SW[2]       ; LEDR[2]       ; 5.387  ;        ;        ; 5.387  ;
; SW[3]       ; D[2]          ;        ; 10.940 ; 10.940 ;        ;
; SW[3]       ; LEDR[3]       ; 5.185  ;        ;        ; 5.185  ;
; SW[7]       ; D[1]          ; 11.021 ;        ;        ; 11.021 ;
; SW[8]       ; D[0]          ; 10.485 ; 10.485 ; 10.485 ; 10.485 ;
; SW[8]       ; D[1]          ; 10.479 ; 10.479 ; 10.479 ; 10.479 ;
; SW[8]       ; D[2]          ; 10.451 ; 10.451 ; 10.451 ; 10.451 ;
; SW[8]       ; D[3]          ; 10.106 ; 10.106 ; 10.106 ; 10.106 ;
; SW[8]       ; D[4]          ; 10.106 ; 10.106 ; 10.106 ; 10.106 ;
; SW[8]       ; D[5]          ; 9.696  ; 9.696  ; 9.696  ; 9.696  ;
; SW[8]       ; D[6]          ; 9.701  ; 9.701  ; 9.701  ; 9.701  ;
; SW[8]       ; D[7]          ; 9.708  ; 9.074  ; 9.074  ; 9.708  ;
; SW[8]       ; LEDG[1]       ; 8.149  ;        ;        ; 8.149  ;
; SW[8]       ; SRAM_CE_N     ;        ; 8.520  ; 8.520  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 8.516  ; 8.516  ; 8.516  ; 8.516  ;
; SW[8]       ; SRAM_DQ[1]    ; 8.526  ; 8.526  ; 8.526  ; 8.526  ;
; SW[8]       ; SRAM_DQ[2]    ; 8.249  ; 8.249  ; 8.249  ; 8.249  ;
; SW[8]       ; SRAM_DQ[3]    ; 8.259  ; 8.259  ; 8.259  ; 8.259  ;
; SW[8]       ; SRAM_DQ[4]    ; 7.970  ; 7.970  ; 7.970  ; 7.970  ;
; SW[8]       ; SRAM_DQ[5]    ; 7.970  ; 7.970  ; 7.970  ; 7.970  ;
; SW[8]       ; SRAM_DQ[6]    ; 7.573  ; 7.573  ; 7.573  ; 7.573  ;
; SW[8]       ; SRAM_DQ[7]    ; 7.943  ; 7.943  ; 7.943  ; 7.943  ;
; SW[8]       ; SRAM_DQ[8]    ; 8.197  ; 8.197  ; 8.197  ; 8.197  ;
; SW[8]       ; SRAM_DQ[9]    ; 8.197  ; 8.197  ; 8.197  ; 8.197  ;
; SW[8]       ; SRAM_DQ[10]   ; 8.462  ; 8.462  ; 8.462  ; 8.462  ;
; SW[8]       ; SRAM_DQ[11]   ; 8.187  ; 8.187  ; 8.187  ; 8.187  ;
; SW[8]       ; SRAM_DQ[12]   ; 7.969  ; 7.969  ; 7.969  ; 7.969  ;
; SW[8]       ; SRAM_DQ[13]   ; 8.472  ; 8.472  ; 8.472  ; 8.472  ;
; SW[8]       ; SRAM_DQ[14]   ; 8.472  ; 8.472  ; 8.472  ; 8.472  ;
; SW[8]       ; SRAM_DQ[15]   ; 8.461  ; 8.461  ; 8.461  ; 8.461  ;
; SW[9]       ; D[0]          ; 12.566 ; 12.566 ; 12.566 ; 12.566 ;
; SW[9]       ; D[1]          ; 12.560 ; 12.153 ; 12.153 ; 12.560 ;
; SW[9]       ; D[2]          ; 12.532 ; 12.532 ; 12.532 ; 12.532 ;
; SW[9]       ; D[3]          ; 12.014 ; 12.187 ; 12.187 ; 12.014 ;
; SW[9]       ; D[4]          ; 12.091 ; 11.871 ; 11.871 ; 12.091 ;
; SW[9]       ; D[5]          ; 11.777 ; 11.777 ; 11.777 ; 11.777 ;
; SW[9]       ; D[6]          ; 11.782 ; 11.782 ; 11.782 ; 11.782 ;
; SW[9]       ; D[7]          ; 11.697 ; 10.423 ; 10.423 ; 11.697 ;
; SW[9]       ; FL_ADDR[14]   ; 10.077 ; 10.077 ; 10.077 ; 10.077 ;
; SW[9]       ; FL_ADDR[15]   ; 10.081 ; 10.081 ; 10.081 ; 10.081 ;
; SW[9]       ; FL_ADDR[16]   ; 11.026 ; 11.026 ; 11.026 ; 11.026 ;
; SW[9]       ; FL_ADDR[17]   ;        ; 13.469 ; 13.469 ;        ;
; SW[9]       ; FL_CE_N       ; 11.864 ; 12.297 ; 12.297 ; 11.864 ;
; SW[9]       ; LEDG[0]       ; 11.068 ;        ;        ; 11.068 ;
; SW[9]       ; LEDG[1]       ; 11.397 ;        ;        ; 11.397 ;
; SW[9]       ; LEDG[3]       ;        ; 11.079 ; 11.079 ;        ;
; SW[9]       ; LEDG[4]       ;        ; 9.284  ; 9.284  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 9.592  ; 9.592  ;        ;
; SW[9]       ; LEDG[6]       ;        ; 10.168 ; 10.168 ;        ;
; SW[9]       ; LEDR[6]       ; 11.772 ;        ;        ; 11.772 ;
; SW[9]       ; LEDR[8]       ; 10.697 ;        ;        ; 10.697 ;
; SW[9]       ; SRAM_CE_N     ;        ; 11.768 ; 11.768 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 12.154 ; 12.154 ; 12.154 ; 12.154 ;
; SW[9]       ; SRAM_DQ[1]    ; 12.164 ; 12.164 ; 12.164 ; 12.164 ;
; SW[9]       ; SRAM_DQ[2]    ; 11.887 ; 11.887 ; 11.887 ; 11.887 ;
; SW[9]       ; SRAM_DQ[3]    ; 11.897 ; 11.897 ; 11.897 ; 11.897 ;
; SW[9]       ; SRAM_DQ[4]    ; 11.608 ; 11.608 ; 11.608 ; 11.608 ;
; SW[9]       ; SRAM_DQ[5]    ; 11.608 ; 11.608 ; 11.608 ; 11.608 ;
; SW[9]       ; SRAM_DQ[6]    ; 11.211 ; 11.211 ; 11.211 ; 11.211 ;
; SW[9]       ; SRAM_DQ[7]    ; 11.581 ; 11.581 ; 11.581 ; 11.581 ;
; SW[9]       ; SRAM_DQ[8]    ; 11.840 ; 11.840 ; 11.840 ; 11.840 ;
; SW[9]       ; SRAM_DQ[9]    ; 11.840 ; 11.840 ; 11.840 ; 11.840 ;
; SW[9]       ; SRAM_DQ[10]   ; 12.105 ; 12.105 ; 12.105 ; 12.105 ;
; SW[9]       ; SRAM_DQ[11]   ; 11.830 ; 11.830 ; 11.830 ; 11.830 ;
; SW[9]       ; SRAM_DQ[12]   ; 11.612 ; 11.612 ; 11.612 ; 11.612 ;
; SW[9]       ; SRAM_DQ[13]   ; 12.115 ; 12.115 ; 12.115 ; 12.115 ;
; SW[9]       ; SRAM_DQ[14]   ; 12.115 ; 12.115 ; 12.115 ; 12.115 ;
; SW[9]       ; SRAM_DQ[15]   ; 12.104 ; 12.104 ; 12.104 ; 12.104 ;
; SW[9]       ; U1OE_n        ;        ; 10.929 ; 10.929 ;        ;
; WR_n        ; SRAM_DQ[0]    ; 14.056 ; 14.056 ; 14.056 ; 14.056 ;
; WR_n        ; SRAM_DQ[1]    ; 14.066 ; 14.066 ; 14.066 ; 14.066 ;
; WR_n        ; SRAM_DQ[2]    ; 13.789 ; 13.789 ; 13.789 ; 13.789 ;
; WR_n        ; SRAM_DQ[3]    ; 13.799 ; 13.799 ; 13.799 ; 13.799 ;
; WR_n        ; SRAM_DQ[4]    ; 13.510 ; 13.510 ; 13.510 ; 13.510 ;
; WR_n        ; SRAM_DQ[5]    ; 13.510 ; 13.510 ; 13.510 ; 13.510 ;
; WR_n        ; SRAM_DQ[6]    ; 13.113 ; 13.113 ; 13.113 ; 13.113 ;
; WR_n        ; SRAM_DQ[7]    ; 13.483 ; 13.483 ; 13.483 ; 13.483 ;
; WR_n        ; SRAM_DQ[8]    ; 13.736 ; 13.736 ; 13.736 ; 13.736 ;
; WR_n        ; SRAM_DQ[9]    ; 13.736 ; 13.736 ; 13.736 ; 13.736 ;
; WR_n        ; SRAM_DQ[10]   ; 14.001 ; 14.001 ; 14.001 ; 14.001 ;
; WR_n        ; SRAM_DQ[11]   ; 13.726 ; 13.726 ; 13.726 ; 13.726 ;
; WR_n        ; SRAM_DQ[12]   ; 13.508 ; 13.508 ; 13.508 ; 13.508 ;
; WR_n        ; SRAM_DQ[13]   ; 14.011 ; 14.011 ; 14.011 ; 14.011 ;
; WR_n        ; SRAM_DQ[14]   ; 14.011 ; 14.011 ; 14.011 ; 14.011 ;
; WR_n        ; SRAM_DQ[15]   ; 14.000 ; 14.000 ; 14.000 ; 14.000 ;
; WR_n        ; SRAM_WE_N     ; 10.563 ;        ;        ; 10.563 ;
; WR_n        ; U1OE_n        ; 15.237 ;        ;        ; 15.237 ;
+-------------+---------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; D[*]         ; A[2]       ; 18.809 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 19.598 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 19.592 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 19.564 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 19.219 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 19.219 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 18.809 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 18.814 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 18.821 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 14.662 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 15.605 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 15.615 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 15.338 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 15.348 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 15.059 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 15.059 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 14.662 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 15.032 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 15.291 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 15.291 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 15.556 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 15.281 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 15.063 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 15.566 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 15.566 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 15.555 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 21.455 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 22.244 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 22.238 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 22.210 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 21.865 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 21.865 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 21.455 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 21.460 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 21.467 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 18.862 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 19.805 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 19.815 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 19.538 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 19.548 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 19.259 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 19.259 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 18.862 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 19.232 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 19.554 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 19.554 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 19.819 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 19.544 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 19.326 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 19.829 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 19.829 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 19.818 ;      ; Fall       ; A[2]            ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; D[*]         ; A[2]       ; 12.527 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 13.316 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 13.310 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 13.282 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 12.937 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 12.937 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 12.527 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 12.532 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 12.539 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 14.662 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 15.605 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 15.615 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 15.338 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 15.348 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 15.059 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 15.059 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 14.662 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 15.032 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 15.291 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 15.291 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 15.556 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 15.281 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 15.063 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 15.566 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 15.566 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 15.555 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 12.527 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 13.316 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 13.310 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 13.282 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 12.937 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 12.937 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 12.527 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 12.532 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 12.539 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 13.230 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 14.173 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 14.183 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 13.906 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 13.916 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 13.627 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 13.627 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 13.230 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 13.600 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 13.859 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 13.859 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 14.124 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 13.849 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 13.631 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 14.134 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 14.134 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 14.123 ;      ; Fall       ; A[2]            ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 18.809    ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 19.598    ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 19.592    ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 19.564    ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 19.219    ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 19.219    ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 18.809    ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 18.814    ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 18.821    ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 14.662    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 15.605    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 15.615    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 15.338    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 15.348    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 15.059    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 15.059    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 14.662    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 15.032    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 15.291    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 15.291    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 15.556    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 15.281    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 15.063    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 15.566    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 15.566    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 15.555    ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 21.455    ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 22.244    ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 22.238    ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 22.210    ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 21.865    ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 21.865    ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 21.455    ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 21.460    ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 21.467    ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 18.862    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 19.805    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 19.815    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 19.538    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 19.548    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 19.259    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 19.259    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 18.862    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 19.232    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 19.554    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 19.554    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 19.819    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 19.544    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 19.326    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 19.829    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 19.829    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 19.818    ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 12.527    ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 13.316    ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 13.310    ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 13.282    ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 12.937    ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 12.937    ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 12.527    ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 12.532    ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 12.539    ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 14.662    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 15.605    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 15.615    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 15.338    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 15.348    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 15.059    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 15.059    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 14.662    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 15.032    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 15.291    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 15.291    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 15.556    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 15.281    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 15.063    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 15.566    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 15.566    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 15.555    ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 12.527    ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 13.316    ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 13.310    ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 13.282    ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 12.937    ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 12.937    ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 12.527    ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 12.532    ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 12.539    ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 13.230    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 14.173    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 14.183    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 13.906    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 13.916    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 13.627    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 13.627    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 13.230    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 13.600    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 13.859    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 13.859    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 14.124    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 13.849    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 13.631    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 14.134    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 14.134    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 14.123    ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------+
; Fast Model Setup Summary             ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clock_i     ; -2.809 ; -63.952       ;
; sd_sel_q[0] ; -2.663 ; -2.663        ;
; A[2]        ; -0.942 ; -3.088        ;
; CLOCK_50    ; 1.343  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Hold Summary              ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; A[2]        ; -5.928 ; -48.743       ;
; CLOCK_50    ; -0.963 ; -0.963        ;
; clock_i     ; -0.306 ; -0.306        ;
; sd_sel_q[0] ; 3.192  ; 0.000         ;
+-------------+--------+---------------+


+---------------------------------+
; Fast Model Recovery Summary     ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clock_i ; 0.300 ; 0.000         ;
; A[2]    ; 2.133 ; 0.000         ;
+---------+-------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; A[2]    ; -1.434 ; -11.458       ;
; clock_i ; 0.580  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; A[2]        ; -1.581 ; -68.288         ;
; CLOCK_50    ; -1.380 ; -2.380          ;
; clock_i     ; -0.500 ; -47.000         ;
; sd_sel_q[0] ; 0.500  ; 0.000           ;
+-------------+--------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_i'                                                                                                                 ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.809 ; spi:portaspi|start_s           ; spi:portaspi|wait_n_s       ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 0.470      ;
; -2.804 ; spi:portaspi|start_s           ; spi:portaspi|ff_q           ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 0.465      ;
; -2.784 ; spi:portaspi|spi_data_buf_s[0] ; spi:portaspi|shift_reg_s[1] ; A[2]         ; clock_i     ; 0.500        ; -2.872     ; 0.444      ;
; -2.783 ; spi:portaspi|spi_data_buf_s[6] ; spi:portaspi|shift_reg_s[7] ; A[2]         ; clock_i     ; 0.500        ; -2.872     ; 0.443      ;
; -2.737 ; spi:portaspi|spi_data_buf_s[3] ; spi:portaspi|shift_reg_s[4] ; A[2]         ; clock_i     ; 0.500        ; -2.872     ; 0.397      ;
; -2.735 ; spi:portaspi|spi_data_buf_s[4] ; spi:portaspi|shift_reg_s[5] ; A[2]         ; clock_i     ; 0.500        ; -2.872     ; 0.395      ;
; -2.734 ; spi:portaspi|spi_data_buf_s[5] ; spi:portaspi|shift_reg_s[6] ; A[2]         ; clock_i     ; 0.500        ; -2.872     ; 0.394      ;
; -2.733 ; spi:portaspi|spi_data_buf_s[1] ; spi:portaspi|shift_reg_s[2] ; A[2]         ; clock_i     ; 0.500        ; -2.872     ; 0.393      ;
; -2.733 ; spi:portaspi|spi_data_buf_s[7] ; spi:portaspi|shift_reg_s[8] ; A[2]         ; clock_i     ; 0.500        ; -2.872     ; 0.393      ;
; -2.731 ; spi:portaspi|spi_data_buf_s[2] ; spi:portaspi|shift_reg_s[3] ; A[2]         ; clock_i     ; 0.500        ; -2.872     ; 0.391      ;
; -2.129 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.718      ;
; -2.129 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.718      ;
; -2.129 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.718      ;
; -2.129 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.718      ;
; -2.129 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.718      ;
; -2.129 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.718      ;
; -2.129 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.718      ;
; -2.129 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.718      ;
; -2.129 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.718      ;
; -2.129 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.718      ;
; -2.129 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.718      ;
; -2.129 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.718      ;
; -2.129 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.718      ;
; -2.129 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.718      ;
; -2.129 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.718      ;
; -2.129 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.718      ;
; -2.074 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.663      ;
; -2.074 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.663      ;
; -2.074 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.663      ;
; -2.074 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.663      ;
; -2.074 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.663      ;
; -2.074 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.663      ;
; -2.074 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.663      ;
; -2.074 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.663      ;
; -2.074 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.663      ;
; -2.074 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.663      ;
; -2.074 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.663      ;
; -2.074 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.663      ;
; -2.074 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.663      ;
; -2.074 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.663      ;
; -2.074 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.663      ;
; -2.074 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.663      ;
; -2.025 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.614      ;
; -2.025 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.614      ;
; -2.025 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.614      ;
; -2.025 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.614      ;
; -2.025 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.614      ;
; -2.025 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.614      ;
; -2.025 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.614      ;
; -2.025 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.614      ;
; -2.025 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.614      ;
; -2.025 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.614      ;
; -2.025 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.614      ;
; -2.025 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.614      ;
; -2.025 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.614      ;
; -2.025 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.614      ;
; -2.025 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.614      ;
; -2.025 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.614      ;
; -2.003 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.592      ;
; -2.003 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.592      ;
; -2.003 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.592      ;
; -2.003 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.592      ;
; -2.003 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.592      ;
; -2.003 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.592      ;
; -2.003 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.592      ;
; -2.003 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.592      ;
; -2.003 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.592      ;
; -2.003 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.592      ;
; -2.003 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.592      ;
; -2.003 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.592      ;
; -2.003 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.592      ;
; -2.003 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.592      ;
; -2.003 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.592      ;
; -2.003 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.592      ;
; -1.975 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -1.025     ; 1.482      ;
; -1.975 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.564      ;
; -1.975 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -1.025     ; 1.482      ;
; -1.975 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.564      ;
; -1.975 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -1.025     ; 1.482      ;
; -1.975 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.564      ;
; -1.975 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -1.025     ; 1.482      ;
; -1.975 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.564      ;
; -1.975 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -1.025     ; 1.482      ;
; -1.975 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.564      ;
; -1.975 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -1.025     ; 1.482      ;
; -1.975 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.564      ;
; -1.975 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -1.025     ; 1.482      ;
; -1.975 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.564      ;
; -1.975 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -1.025     ; 1.482      ;
; -1.975 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.564      ;
; -1.975 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -1.025     ; 1.482      ;
; -1.975 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.564      ;
; -1.975 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -1.025     ; 1.482      ;
; -1.975 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.564      ;
; -1.975 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -1.025     ; 1.482      ;
; -1.975 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.564      ;
; -1.975 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -1.025     ; 1.482      ;
; -1.975 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.564      ;
; -1.975 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -1.025     ; 1.482      ;
; -1.975 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.943     ; 1.564      ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sd_sel_q[0]'                                                                        ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; -2.663 ; sd_sel_q[1] ; s_sd_miso ; A[2]         ; sd_sel_q[0] ; 0.500        ; -2.249     ; 0.514      ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'A[2]'                                                                                                             ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.942 ; sd_chg_q[1]~_emulated   ; sd_chg_s[1]                 ; A[2]         ; A[2]        ; 0.500        ; -1.081     ; 0.393      ;
; -0.938 ; sd_chg_q[0]~_emulated   ; sd_chg_s[0]                 ; A[2]         ; A[2]        ; 0.500        ; -1.081     ; 0.389      ;
; -0.604 ; sd_chg_q[1]~_emulated   ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; -1.081     ; 0.555      ;
; -0.604 ; sd_chg_q[0]~_emulated   ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; -1.081     ; 0.555      ;
; 0.714  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.500        ; 3.331      ; 3.149      ;
; 0.714  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.500        ; 3.331      ; 3.149      ;
; 0.714  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.500        ; 3.331      ; 3.149      ;
; 0.714  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.500        ; 3.331      ; 3.149      ;
; 0.714  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.500        ; 3.331      ; 3.149      ;
; 0.771  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.500        ; 3.331      ; 3.092      ;
; 0.771  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.500        ; 3.331      ; 3.092      ;
; 0.771  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.500        ; 3.331      ; 3.092      ;
; 0.771  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.500        ; 3.331      ; 3.092      ;
; 0.771  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.500        ; 3.331      ; 3.092      ;
; 0.784  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.500        ; 3.331      ; 3.079      ;
; 0.784  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.500        ; 3.331      ; 3.079      ;
; 0.784  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.500        ; 3.331      ; 3.079      ;
; 0.784  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.500        ; 3.331      ; 3.079      ;
; 0.794  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.500        ; 3.331      ; 3.069      ;
; 0.867  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.500        ; 3.336      ; 3.001      ;
; 0.867  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.500        ; 3.336      ; 3.001      ;
; 0.867  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.500        ; 3.336      ; 3.001      ;
; 0.867  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.500        ; 3.336      ; 3.001      ;
; 0.867  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.500        ; 3.336      ; 3.001      ;
; 1.214  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 1.000        ; 3.331      ; 3.149      ;
; 1.214  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 1.000        ; 3.331      ; 3.149      ;
; 1.214  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 1.000        ; 3.331      ; 3.149      ;
; 1.214  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 1.000        ; 3.331      ; 3.149      ;
; 1.214  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 1.000        ; 3.331      ; 3.149      ;
; 1.271  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 1.000        ; 3.331      ; 3.092      ;
; 1.271  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 1.000        ; 3.331      ; 3.092      ;
; 1.271  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 1.000        ; 3.331      ; 3.092      ;
; 1.271  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 1.000        ; 3.331      ; 3.092      ;
; 1.271  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 1.000        ; 3.331      ; 3.092      ;
; 1.284  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 1.000        ; 3.331      ; 3.079      ;
; 1.284  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 1.000        ; 3.331      ; 3.079      ;
; 1.284  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 1.000        ; 3.331      ; 3.079      ;
; 1.284  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 1.000        ; 3.331      ; 3.079      ;
; 1.294  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 1.000        ; 3.331      ; 3.069      ;
; 1.367  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 1.000        ; 3.336      ; 3.001      ;
; 1.367  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 1.000        ; 3.336      ; 3.001      ;
; 1.367  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 1.000        ; 3.336      ; 3.001      ;
; 1.367  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 1.000        ; 3.336      ; 3.001      ;
; 1.367  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 1.000        ; 3.336      ; 3.001      ;
; 2.602  ; sd_sel_q[1]             ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; 2.543      ; 0.973      ;
; 2.812  ; sd_sel_q[1]             ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; 2.543      ; 0.763      ;
; 4.038  ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 1.000        ; 3.864      ; 0.485      ;
; 4.098  ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 1.000        ; 3.865      ; 0.492      ;
; 4.105  ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 1.000        ; 3.969      ; 0.325      ;
; 4.143  ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 1.000        ; 3.970      ; 0.484      ;
; 4.215  ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 1.000        ; 3.969      ; 0.325      ;
; 4.220  ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 1.000        ; 3.968      ; 0.470      ;
; 4.221  ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 1.000        ; 3.972      ; 0.325      ;
; 4.226  ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 1.000        ; 3.972      ; 0.474      ;
; 5.171  ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.500        ; 5.222      ; 0.724      ;
; 5.227  ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.500        ; 5.222      ; 0.668      ;
; 5.671  ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 1.000        ; 5.222      ; 0.724      ;
; 5.727  ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 1.000        ; 5.222      ; 0.668      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 1.343 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 0.500        ; 1.037      ; 0.367      ;
; 1.843 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 1.000        ; 1.037      ; 0.367      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'A[2]'                                                                                                              ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -5.928 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.000        ; 6.303      ; 0.668      ;
; -5.872 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.000        ; 6.303      ; 0.724      ;
; -5.428 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; -0.500       ; 6.303      ; 0.668      ;
; -5.372 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; -0.500       ; 6.303      ; 0.724      ;
; -3.647 ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.972      ; 0.325      ;
; -3.644 ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.969      ; 0.325      ;
; -3.644 ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.969      ; 0.325      ;
; -3.498 ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.972      ; 0.474      ;
; -3.498 ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.968      ; 0.470      ;
; -3.486 ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.970      ; 0.484      ;
; -3.379 ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.864      ; 0.485      ;
; -3.373 ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.865      ; 0.492      ;
; -3.084 ; sd_sel_q[1]             ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 3.695      ; 0.763      ;
; -2.874 ; sd_sel_q[1]             ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 3.695      ; 0.973      ;
; -0.678 ; sd_chg_q[1]~_emulated   ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 1.081      ; 0.555      ;
; -0.678 ; sd_chg_q[0]~_emulated   ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 1.081      ; 0.555      ;
; -0.487 ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.000        ; 3.336      ; 3.001      ;
; -0.487 ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.000        ; 3.336      ; 3.001      ;
; -0.487 ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.000        ; 3.336      ; 3.001      ;
; -0.487 ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.000        ; 3.336      ; 3.001      ;
; -0.487 ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.000        ; 3.336      ; 3.001      ;
; -0.414 ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.000        ; 3.331      ; 3.069      ;
; -0.404 ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.000        ; 3.331      ; 3.079      ;
; -0.404 ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.000        ; 3.331      ; 3.079      ;
; -0.404 ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.000        ; 3.331      ; 3.079      ;
; -0.404 ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.000        ; 3.331      ; 3.079      ;
; -0.391 ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.000        ; 3.331      ; 3.092      ;
; -0.391 ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.000        ; 3.331      ; 3.092      ;
; -0.391 ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.000        ; 3.331      ; 3.092      ;
; -0.391 ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.000        ; 3.331      ; 3.092      ;
; -0.391 ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.000        ; 3.331      ; 3.092      ;
; -0.344 ; sd_chg_q[0]~_emulated   ; sd_chg_s[0]                 ; A[2]         ; A[2]        ; -0.500       ; 1.081      ; 0.389      ;
; -0.340 ; sd_chg_q[1]~_emulated   ; sd_chg_s[1]                 ; A[2]         ; A[2]        ; -0.500       ; 1.081      ; 0.393      ;
; -0.334 ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.000        ; 3.331      ; 3.149      ;
; -0.334 ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.000        ; 3.331      ; 3.149      ;
; -0.334 ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.000        ; 3.331      ; 3.149      ;
; -0.334 ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.000        ; 3.331      ; 3.149      ;
; -0.334 ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.000        ; 3.331      ; 3.149      ;
; 0.013  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; -0.500       ; 3.336      ; 3.001      ;
; 0.013  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; -0.500       ; 3.336      ; 3.001      ;
; 0.013  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; -0.500       ; 3.336      ; 3.001      ;
; 0.013  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; -0.500       ; 3.336      ; 3.001      ;
; 0.013  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; -0.500       ; 3.336      ; 3.001      ;
; 0.086  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; -0.500       ; 3.331      ; 3.069      ;
; 0.096  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; -0.500       ; 3.331      ; 3.079      ;
; 0.096  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; -0.500       ; 3.331      ; 3.079      ;
; 0.096  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; -0.500       ; 3.331      ; 3.079      ;
; 0.096  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; -0.500       ; 3.331      ; 3.079      ;
; 0.109  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; -0.500       ; 3.331      ; 3.092      ;
; 0.109  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; -0.500       ; 3.331      ; 3.092      ;
; 0.109  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; -0.500       ; 3.331      ; 3.092      ;
; 0.109  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; -0.500       ; 3.331      ; 3.092      ;
; 0.109  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; -0.500       ; 3.331      ; 3.092      ;
; 0.166  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; -0.500       ; 3.331      ; 3.149      ;
; 0.166  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; -0.500       ; 3.331      ; 3.149      ;
; 0.166  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; -0.500       ; 3.331      ; 3.149      ;
; 0.166  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; -0.500       ; 3.331      ; 3.149      ;
; 0.166  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; -0.500       ; 3.331      ; 3.149      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                        ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.963 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 0.000        ; 1.037      ; 0.367      ;
; -0.463 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; -0.500       ; 1.037      ; 0.367      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_i'                                                                                                                       ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.306 ; s_sd_miso                       ; spi:portaspi|shift_reg_s[0]     ; sd_sel_q[0]  ; clock_i     ; -0.500       ; 1.049      ; 0.395      ;
; 0.215  ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[0]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|spi_clk_buf_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|count_q[3]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|wait_n_s           ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|spi_clk_out_s      ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.244  ; spi:portaspi|state_s.s_cleaning ; spi:portaspi|state_s.s_running  ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.396      ;
; 0.246  ; tmr_cnt_q[15]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.398      ;
; 0.251  ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.403      ;
; 0.252  ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.404      ;
; 0.290  ; spi:portaspi|ff_q               ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.442      ;
; 0.297  ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|shift_reg_s[5]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.449      ;
; 0.299  ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|shift_reg_s[3]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.451      ;
; 0.305  ; spi:portaspi|state_s.s_done     ; spi:portaspi|state_s.s_idle     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.457      ;
; 0.323  ; spi:portaspi|count_q[3]         ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.475      ;
; 0.330  ; spi:portaspi|prev_spi_clk_s     ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.482      ;
; 0.333  ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.485      ;
; 0.355  ; tmr_cnt_q[0]                    ; tmr_cnt_q[0]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.507      ;
; 0.359  ; tmr_cnt_q[1]                    ; tmr_cnt_q[1]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; tmr_cnt_q[2]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; tmr_cnt_q[9]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; tmr_cnt_q[11]                   ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; spi:portaspi|shift_reg_s[6]     ; spi:portaspi|shift_reg_s[7]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; tmr_cnt_q[4]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; tmr_cnt_q[7]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; tmr_cnt_q[13]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; tmr_cnt_q[14]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.513      ;
; 0.366  ; spi:portaspi|shift_reg_s[1]     ; spi:portaspi|shift_reg_s[2]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; spi:portaspi|shift_reg_s[5]     ; spi:portaspi|shift_reg_s[6]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.518      ;
; 0.368  ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|shift_reg_s[8]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.520      ;
; 0.371  ; tmr_cnt_q[3]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; tmr_cnt_q[8]                    ; tmr_cnt_q[8]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; tmr_cnt_q[10]                   ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; tmr_cnt_q[5]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; tmr_cnt_q[6]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; tmr_cnt_q[12]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.524      ;
; 0.375  ; spi:portaspi|state_s.s_running  ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.527      ;
; 0.380  ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|shift_reg_s[4]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.532      ;
; 0.431  ; spi:portaspi|ff_q               ; spi:portaspi|state_s.s_cleaning ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.584      ;
; 0.450  ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.602      ;
; 0.453  ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.605      ;
; 0.460  ; spi:portaspi|state_s.s_idle     ; spi:portaspi|state_s.s_cleaning ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.612      ;
; 0.493  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[1]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.645      ;
; 0.493  ; tmr_cnt_q[0]                    ; tmr_cnt_q[1]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.645      ;
; 0.494  ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[0]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[7]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.646      ;
; 0.495  ; spi:portaspi|state_s.s_running  ; spi:portaspi|spi_clk_buf_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.647      ;
; 0.497  ; tmr_cnt_q[1]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[6]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[3]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[8]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; tmr_cnt_q[2]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; tmr_cnt_q[9]                    ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; tmr_cnt_q[11]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; tmr_cnt_q[14]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[5]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; tmr_cnt_q[13]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; tmr_cnt_q[4]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.651      ;
; 0.501  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[2]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[4]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.653      ;
; 0.511  ; tmr_cnt_q[8]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; tmr_cnt_q[10]                   ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; tmr_cnt_q[3]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; tmr_cnt_q[6]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; tmr_cnt_q[12]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; tmr_cnt_q[5]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.664      ;
; 0.528  ; tmr_cnt_q[0]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.680      ;
; 0.532  ; tmr_cnt_q[1]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; tmr_cnt_q[9]                    ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; tmr_cnt_q[2]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; tmr_cnt_q[11]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; tmr_cnt_q[13]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; tmr_cnt_q[4]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.686      ;
; 0.546  ; tmr_cnt_q[8]                    ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; tmr_cnt_q[10]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; tmr_cnt_q[3]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; spi:portaspi|shift_reg_s[0]     ; spi:portaspi|shift_reg_s[1]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; tmr_cnt_q[12]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; tmr_cnt_q[5]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.699      ;
; 0.551  ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|prev_spi_clk_s     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.703      ;
; 0.554  ; tmr_cnt_q[7]                    ; tmr_cnt_q[8]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.706      ;
; 0.557  ; spi:portaspi|state_s.s_idle     ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.708      ;
; 0.563  ; tmr_cnt_q[0]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.715      ;
; 0.567  ; tmr_cnt_q[1]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; tmr_cnt_q[9]                    ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; tmr_cnt_q[2]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; tmr_cnt_q[11]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; tmr_cnt_q[4]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.721      ;
; 0.581  ; tmr_cnt_q[8]                    ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; tmr_cnt_q[10]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; tmr_cnt_q[3]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.733      ;
; 0.582  ; tmr_cnt_q[12]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.734      ;
; 0.587  ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.739      ;
; 0.589  ; tmr_cnt_q[7]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.741      ;
; 0.589  ; spi:portaspi|prev_spi_clk_s     ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.741      ;
; 0.598  ; tmr_cnt_q[0]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.750      ;
; 0.600  ; spi:portaspi|state_s.s_running  ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.751      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sd_sel_q[0]'                                                                        ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; 3.192 ; sd_sel_q[1] ; s_sd_miso ; A[2]         ; sd_sel_q[0] ; -0.500       ; -2.178     ; 0.514      ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock_i'                                                                                          ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.300 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; clock_i      ; clock_i     ; 1.000        ; 0.000      ; 0.732      ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'A[2]'                                                                                                          ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 2.133 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; clock_i      ; A[2]        ; 0.500        ; 2.873      ; 1.272      ;
; 2.133 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; clock_i      ; A[2]        ; 0.500        ; 2.873      ; 1.272      ;
; 2.133 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; clock_i      ; A[2]        ; 0.500        ; 2.873      ; 1.272      ;
; 2.133 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; clock_i      ; A[2]        ; 0.500        ; 2.873      ; 1.272      ;
; 2.133 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; clock_i      ; A[2]        ; 0.500        ; 2.873      ; 1.272      ;
; 2.133 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; clock_i      ; A[2]        ; 0.500        ; 2.873      ; 1.272      ;
; 2.133 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; clock_i      ; A[2]        ; 0.500        ; 2.873      ; 1.272      ;
; 2.133 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; clock_i      ; A[2]        ; 0.500        ; 2.873      ; 1.272      ;
; 2.314 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; clock_i      ; A[2]        ; 0.500        ; 2.871      ; 1.089      ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'A[2]'                                                                                                            ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.434 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; clock_i      ; A[2]        ; -0.500       ; 2.871      ; 1.089      ;
; -1.253 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; clock_i      ; A[2]        ; -0.500       ; 2.873      ; 1.272      ;
; -1.253 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; clock_i      ; A[2]        ; -0.500       ; 2.873      ; 1.272      ;
; -1.253 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; clock_i      ; A[2]        ; -0.500       ; 2.873      ; 1.272      ;
; -1.253 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; clock_i      ; A[2]        ; -0.500       ; 2.873      ; 1.272      ;
; -1.253 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; clock_i      ; A[2]        ; -0.500       ; 2.873      ; 1.272      ;
; -1.253 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; clock_i      ; A[2]        ; -0.500       ; 2.873      ; 1.272      ;
; -1.253 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; clock_i      ; A[2]        ; -0.500       ; 2.873      ; 1.272      ;
; -1.253 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; clock_i      ; A[2]        ; -0.500       ; 2.873      ; 1.272      ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock_i'                                                                                           ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.580 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.732      ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'A[2]'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.581 ; -0.581       ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated          ;
; -1.581 ; -0.581       ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated          ;
; -1.581 ; -0.581       ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated          ;
; -1.581 ; -0.581       ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated          ;
; -1.581 ; -0.581       ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; sd_chg_s[0]                    ;
; -1.581 ; -0.581       ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; sd_chg_s[0]                    ;
; -1.581 ; -0.581       ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; sd_chg_s[1]                    ;
; -1.581 ; -0.581       ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; sd_chg_s[1]                    ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; A[2]  ; Rise       ; A[2]                           ;
; -0.581 ; -0.581       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated|clk      ;
; -0.581 ; -0.581       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated|clk      ;
; -0.581 ; -0.581       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated|clk      ;
; -0.581 ; -0.581       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated|clk      ;
; -0.581 ; -0.581       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_s[0]|clk                ;
; -0.581 ; -0.581       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_s[0]|clk                ;
; -0.581 ; -0.581       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_s[1]|clk                ;
; -0.581 ; -0.581       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_s[1]|clk                ;
; -0.581 ; -0.581       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; spi_ctrl_rd_s|combout          ;
; -0.581 ; -0.581       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; spi_ctrl_rd_s|combout          ;
; -0.581 ; -0.581       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|inclk[0] ;
; -0.581 ; -0.581       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|inclk[0] ;
; -0.581 ; -0.581       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|outclk   ;
; -0.581 ; -0.581       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|outclk   ;
; -0.571 ; 0.429        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[0]                    ;
; -0.571 ; 0.429        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[0]                    ;
; -0.571 ; 0.429        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[1]                    ;
; -0.571 ; 0.429        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[1] ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_i          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_i          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_i|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_i|clk      ;
+--------+--------------+----------------+------------------+----------+------------+------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_i'                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|ff_clr_s           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|ff_clr_s           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|ff_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|ff_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|prev_spi_clk_s     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|prev_spi_clk_s     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_clk_buf_s      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_clk_buf_s      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_clk_out_s      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_clk_out_s      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_cleaning ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_cleaning ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_done     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_done     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_idle     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_idle     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_running  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_running  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|wait_n_s           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|wait_n_s           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[9]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i~clkctrl|outclk          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sd_sel_q[0]'                                                             ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target              ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Fall       ; s_sd_miso           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Fall       ; s_sd_miso           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; sd_sel_q[0]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; sd_sel_q[0]|regout  ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; 1.634  ; 1.634  ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 1.634  ; 1.634  ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 2.260  ; 2.260  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 2.260  ; 2.260  ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 2.188  ; 2.188  ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.372  ; 1.372  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; 0.483  ; 0.483  ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; -0.482 ; -0.482 ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -0.482 ; -0.482 ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; 0.051  ; 0.051  ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; -3.587 ; -3.587 ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; -3.587 ; -3.587 ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; -3.684 ; -3.684 ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 2.396  ; 2.396  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; 2.281  ; 2.281  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; 2.396  ; 2.396  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; -0.214 ; -0.214 ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; 2.187  ; 2.187  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; 1.774  ; 1.774  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; 1.749  ; 1.749  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; 2.291  ; 2.291  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; 2.038  ; 2.038  ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 2.349  ; 2.349  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 2.157  ; 2.157  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 2.349  ; 2.349  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.672  ; 1.672  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 2.250  ; 2.250  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 1.745  ; 1.745  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 1.522  ; 1.522  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 2.165  ; 2.165  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 1.314  ; 1.314  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; -0.644 ; -0.644 ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -0.644 ; -0.644 ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 0.066  ; 0.066  ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; -0.111 ; -0.111 ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; -3.753 ; -3.753 ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; -3.753 ; -3.753 ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; -3.846 ; -3.846 ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; 5.032  ; 5.032  ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; 3.796  ; 3.796  ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; 3.911  ; 3.911  ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; 1.148  ; 1.148  ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; 3.702  ; 3.702  ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; 4.393  ; 4.393  ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; 4.368  ; 4.368  ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; 4.910  ; 4.910  ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; 4.657  ; 4.657  ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; 5.032  ; 5.032  ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; 4.560  ; 4.560  ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; 4.924  ; 4.924  ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; 4.711  ; 4.711  ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; 4.558  ; 4.558  ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; 4.996  ; 4.996  ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; 4.936  ; 4.936  ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; 4.051  ; 4.051  ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; 3.315  ; 3.315  ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; 3.279  ; 3.279  ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; 3.182  ; 3.182  ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; 2.521  ; 2.521  ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; 3.315  ; 3.315  ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; 2.776  ; 2.776  ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; 2.642  ; 2.642  ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; 2.909  ; 2.909  ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; 2.237  ; 2.237  ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; 3.328  ; 3.328  ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; 3.328  ; 3.328  ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; 3.861  ; 3.861  ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; 3.884  ; 3.884  ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; 1.355  ; 1.355  ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; 1.355  ; 1.355  ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; 3.389  ; 3.389  ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; 3.962  ; 3.962  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; 3.998  ; 3.998  ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; -0.101 ; -0.101 ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; -0.101 ; -0.101 ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 0.236  ; 0.236  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; -0.275 ; -0.275 ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; -0.299 ; -0.299 ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 0.236  ; 0.236  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; -0.363 ; -0.363 ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; 1.841  ; 1.841  ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 1.841  ; 1.841  ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; 1.308  ; 1.308  ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; 4.885  ; 4.885  ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; 4.788  ; 4.788  ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; 4.885  ; 4.885  ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 0.487  ; 0.487  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; -1.231 ; -1.231 ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; -1.435 ; -1.435 ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; 0.487  ; 0.487  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; -1.574 ; -1.574 ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; -1.264 ; -1.264 ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; -1.239 ; -1.239 ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; -1.781 ; -1.781 ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; -1.528 ; -1.528 ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 0.691  ; 0.691  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; -0.407 ; -0.407 ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; -0.354 ; -0.354 ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 0.493  ; 0.493  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; -0.020 ; -0.020 ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 0.513  ; 0.513  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 0.329  ; 0.329  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; -0.011 ; -0.011 ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 0.691  ; 0.691  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; 2.007  ; 2.007  ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 2.007  ; 2.007  ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 0.197  ; 0.197  ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; 1.474  ; 1.474  ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; 5.047  ; 5.047  ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; 4.954  ; 4.954  ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; 5.047  ; 5.047  ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; -0.883 ; -0.883 ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; -3.369 ; -3.369 ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; -3.653 ; -3.653 ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; -0.883 ; -0.883 ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; -3.413 ; -3.413 ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; -4.132 ; -4.132 ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; -4.107 ; -4.107 ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; -4.649 ; -4.649 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; -4.396 ; -4.396 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; -4.771 ; -4.771 ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; -4.299 ; -4.299 ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; -4.663 ; -4.663 ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; -4.450 ; -4.450 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; -4.297 ; -4.297 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; -4.735 ; -4.735 ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; -3.986 ; -3.986 ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; -3.536 ; -3.536 ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; -2.117 ; -2.117 ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; -3.159 ; -3.159 ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; -3.062 ; -3.062 ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; -2.401 ; -2.401 ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; -3.195 ; -3.195 ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; -2.656 ; -2.656 ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; -2.522 ; -2.522 ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; -2.789 ; -2.789 ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; -2.117 ; -2.117 ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; -2.659 ; -2.659 ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; -2.659 ; -2.659 ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; -3.192 ; -3.192 ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; -3.730 ; -3.730 ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; -1.201 ; -1.201 ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; -1.201 ; -1.201 ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; -3.234 ; -3.234 ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; -3.562 ; -3.562 ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; -3.598 ; -3.598 ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+----------------+-------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+-------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 4.534  ; 4.534  ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 9.186  ; 9.186  ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 9.186  ; 9.186  ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 9.100  ; 9.100  ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 8.677  ; 8.677  ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 9.158  ; 9.158  ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 8.722  ; 8.722  ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 8.976  ; 8.976  ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 9.154  ; 9.154  ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 8.278  ; 8.278  ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 7.410  ; 7.410  ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.400  ; 5.400  ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 6.712  ; 6.712  ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 7.166  ; 7.166  ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 7.273  ; 7.273  ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 7.410  ; 7.410  ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 7.587  ; 7.587  ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 6.481  ; 6.481  ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 6.344  ; 6.344  ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 6.469  ; 6.469  ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 6.231  ; 6.231  ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 6.137  ; 6.137  ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 6.481  ; 6.481  ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 6.472  ; 6.472  ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 6.322  ; 6.322  ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 8.220  ; 8.220  ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 7.973  ; 7.973  ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 7.991  ; 7.991  ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 8.172  ; 8.172  ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 8.220  ; 8.220  ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 8.107  ; 8.107  ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 7.942  ; 7.942  ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 8.208  ; 8.208  ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 6.444  ; 6.444  ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 4.798  ; 4.798  ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 6.444  ; 6.444  ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 5.078  ; 5.078  ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 4.806  ; 4.806  ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 5.628  ; 5.628  ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 5.748  ; 5.748  ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 5.921  ; 5.921  ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 5.757  ; 5.757  ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 5.049  ; 5.049  ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 4.866  ; 4.866  ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 5.757  ; 5.757  ; Rise       ; A[2]            ;
; SD_DAT3        ; A[2]        ; 5.049  ; 5.049  ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.805  ; 5.805  ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.805  ; 5.805  ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 6.645  ; 6.645  ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.710  ; 4.710  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 4.534  ; 4.534  ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 10.957 ; 10.957 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 10.957 ; 10.957 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 10.871 ; 10.871 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 10.584 ; 10.584 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 10.929 ; 10.929 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 10.493 ; 10.493 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 10.622 ; 10.622 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 10.888 ; 10.888 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 9.924  ; 9.924  ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 7.085  ; 7.085  ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.400  ; 5.400  ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 5.777  ; 5.777  ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 5.781  ; 5.781  ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 6.117  ; 6.117  ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 7.085  ; 7.085  ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 6.644  ; 6.644  ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 6.963  ; 6.963  ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 6.694  ; 6.694  ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 6.945  ; 6.945  ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 6.963  ; 6.963  ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 6.856  ; 6.856  ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 6.762  ; 6.762  ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 6.587  ; 6.587  ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 6.637  ; 6.637  ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 6.898  ; 6.898  ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 6.897  ; 6.897  ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 6.728  ; 6.728  ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 6.730  ; 6.730  ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 6.741  ; 6.741  ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 6.746  ; 6.746  ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 6.898  ; 6.898  ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 6.838  ; 6.838  ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 6.444  ; 6.444  ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 6.279  ; 6.279  ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 6.444  ; 6.444  ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 5.078  ; 5.078  ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 6.287  ; 6.287  ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 5.628  ; 5.628  ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 5.748  ; 5.748  ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 5.921  ; 5.921  ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 6.347  ; 6.347  ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 6.347  ; 6.347  ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 5.921  ; 5.921  ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 8.131  ; 8.131  ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.805  ; 5.805  ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 7.613  ; 7.613  ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 7.917  ; 7.917  ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 7.925  ; 7.925  ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 8.131  ; 8.131  ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 6.645  ; 6.645  ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 8.182  ; 8.182  ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 8.168  ; 8.168  ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.710  ; 4.710  ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 5.891  ; 5.891  ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 5.879  ; 5.879  ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 5.891  ; 5.891  ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 4.911  ; 4.911  ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 5.372  ; 5.372  ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 4.912  ; 4.912  ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 5.170  ; 5.170  ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 5.080  ; 5.080  ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 4.644  ; 4.644  ; Rise       ; clock_i         ;
; LEDR[*]        ; clock_i     ; 4.223  ; 4.223  ; Rise       ; clock_i         ;
;  LEDR[7]       ; clock_i     ; 4.223  ; 4.223  ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 4.337  ; 4.337  ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 4.389  ; 4.389  ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 4.647  ; 4.647  ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 4.367  ; 4.367  ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 4.349  ; 4.349  ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 4.561  ; 4.561  ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 4.476  ; 4.476  ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 4.561  ; 4.561  ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 3.491  ;        ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 2.235  ;        ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 2.235  ;        ; Rise       ; sd_sel_q[0]     ;
; SD2_CS         ; sd_sel_q[0] ;        ; 2.773  ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 4.561  ; 4.561  ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 4.476  ; 4.476  ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 4.561  ; 4.561  ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;        ; 3.491  ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;        ; 2.235  ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;        ; 2.235  ; Fall       ; sd_sel_q[0]     ;
; SD2_CS         ; sd_sel_q[0] ; 2.773  ;        ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+----------------+-------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+-------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 4.534 ; 4.534 ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 4.875 ; 4.875 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 5.624 ; 5.624 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 5.197 ; 5.197 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 5.399 ; 5.399 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 5.754 ; 5.754 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 5.516 ; 5.516 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 5.630 ; 5.630 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 5.554 ; 5.554 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 4.875 ; 4.875 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 4.296 ; 4.296 ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.400 ; 5.400 ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 4.296 ; 4.296 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 4.300 ; 4.300 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 4.636 ; 4.636 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 5.604 ; 5.604 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 4.940 ; 4.940 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 5.942 ; 5.942 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 6.147 ; 6.147 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 6.271 ; 6.271 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 6.031 ; 6.031 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 5.942 ; 5.942 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 6.286 ; 6.286 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 6.277 ; 6.277 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 6.124 ; 6.124 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 7.501 ; 7.501 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 7.522 ; 7.522 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 7.546 ; 7.546 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 7.727 ; 7.727 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 7.776 ; 7.776 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 7.658 ; 7.658 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 7.501 ; 7.501 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 7.587 ; 7.587 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 4.798 ; 4.798 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 4.798 ; 4.798 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 6.444 ; 6.444 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 5.078 ; 5.078 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 4.806 ; 4.806 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 5.628 ; 5.628 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 5.748 ; 5.748 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 5.921 ; 5.921 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 4.440 ; 4.440 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 4.978 ; 4.978 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 4.866 ; 4.866 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 4.440 ; 4.440 ; Rise       ; A[2]            ;
; SD_DAT3        ; A[2]        ; 4.978 ; 4.978 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.805 ; 5.805 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.805 ; 5.805 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 6.645 ; 6.645 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.594 ; 4.594 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 4.534 ; 4.534 ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 4.875 ; 4.875 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 5.624 ; 5.624 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 5.197 ; 5.197 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 5.399 ; 5.399 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 5.754 ; 5.754 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 5.516 ; 5.516 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 5.630 ; 5.630 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 5.554 ; 5.554 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 4.875 ; 4.875 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 4.296 ; 4.296 ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.400 ; 5.400 ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 4.296 ; 4.296 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 4.300 ; 4.300 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 4.636 ; 4.636 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 5.604 ; 5.604 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 4.940 ; 4.940 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 6.434 ; 6.434 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 6.543 ; 6.543 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 6.787 ; 6.787 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 6.807 ; 6.807 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 6.706 ; 6.706 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 6.612 ; 6.612 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 6.434 ; 6.434 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 6.484 ; 6.484 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 6.440 ; 6.440 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 6.609 ; 6.609 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 6.440 ; 6.440 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 6.442 ; 6.442 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 6.453 ; 6.453 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 6.458 ; 6.458 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 6.617 ; 6.617 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 6.552 ; 6.552 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 4.798 ; 4.798 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 4.798 ; 4.798 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 5.932 ; 5.932 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 5.078 ; 5.078 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 4.806 ; 4.806 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 5.116 ; 5.116 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 5.236 ; 5.236 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 5.410 ; 5.410 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 4.440 ; 4.440 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 4.866 ; 4.866 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 4.440 ; 4.440 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.805 ; 5.805 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.805 ; 5.805 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 6.588 ; 6.588 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 6.660 ; 6.660 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 7.007 ; 7.007 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 6.857 ; 6.857 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 6.133 ; 6.133 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 6.849 ; 6.849 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 6.835 ; 6.835 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.594 ; 4.594 ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 4.220 ; 4.220 ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 4.973 ; 4.973 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 4.771 ; 4.771 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 4.880 ; 4.880 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 4.954 ; 4.954 ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 4.912 ; 4.912 ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 4.223 ; 4.223 ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 4.220 ; 4.220 ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 4.430 ; 4.430 ; Rise       ; clock_i         ;
; LEDR[*]        ; clock_i     ; 4.223 ; 4.223 ; Rise       ; clock_i         ;
;  LEDR[7]       ; clock_i     ; 4.223 ; 4.223 ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 4.337 ; 4.337 ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 4.389 ; 4.389 ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 4.647 ; 4.647 ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 4.367 ; 4.367 ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 4.349 ; 4.349 ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 3.491 ; 4.263 ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 4.263 ; 4.263 ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 4.561 ; 4.561 ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 3.491 ;       ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 2.235 ;       ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 2.235 ;       ; Rise       ; sd_sel_q[0]     ;
; SD2_CS         ; sd_sel_q[0] ;       ; 2.773 ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 4.263 ; 3.491 ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 4.263 ; 4.263 ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 4.561 ; 4.561 ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;       ; 3.491 ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;       ; 2.235 ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;       ; 2.235 ; Fall       ; sd_sel_q[0]     ;
; SD2_CS         ; sd_sel_q[0] ; 2.773 ;       ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 11.834 ; 11.834 ; 11.834 ; 11.834 ;
; A[0]        ; D[1]          ; 11.748 ; 11.748 ; 11.748 ; 11.748 ;
; A[0]        ; D[2]          ; 11.065 ; 10.987 ; 10.987 ; 11.065 ;
; A[0]        ; D[3]          ; 11.806 ; 11.806 ; 11.806 ; 11.806 ;
; A[0]        ; D[4]          ; 11.370 ; 11.370 ; 11.370 ; 11.370 ;
; A[0]        ; D[5]          ; 11.581 ; 11.581 ; 11.581 ; 11.581 ;
; A[0]        ; D[6]          ; 11.759 ; 11.759 ; 11.759 ; 11.759 ;
; A[0]        ; D[7]          ; 10.883 ; 10.883 ; 10.883 ; 10.883 ;
; A[0]        ; FL_ADDR[0]    ; 5.902  ;        ;        ; 5.902  ;
; A[0]        ; FL_ADDR[14]   ; 6.944  ; 6.944  ; 6.944  ; 6.944  ;
; A[0]        ; FL_ADDR[15]   ; 6.948  ; 6.948  ; 6.948  ; 6.948  ;
; A[0]        ; FL_ADDR[16]   ; 7.284  ; 7.284  ; 7.284  ; 7.284  ;
; A[0]        ; FL_ADDR[17]   ; 8.252  ;        ;        ; 8.252  ;
; A[0]        ; FL_CE_N       ; 7.811  ; 7.635  ; 7.635  ; 7.811  ;
; A[0]        ; LEDG[0]       ;        ; 7.446  ; 7.446  ;        ;
; A[0]        ; LEDG[1]       ;        ; 9.092  ; 9.092  ;        ;
; A[0]        ; LEDG[2]       ; 7.726  ;        ;        ; 7.726  ;
; A[0]        ; LEDG[3]       ; 7.454  ;        ;        ; 7.454  ;
; A[0]        ; LEDG[4]       ; 8.276  ;        ;        ; 8.276  ;
; A[0]        ; LEDG[5]       ; 8.396  ;        ;        ; 8.396  ;
; A[0]        ; LEDG[6]       ; 8.569  ;        ;        ; 8.569  ;
; A[0]        ; LEDR[6]       ;        ; 7.514  ; 7.514  ;        ;
; A[0]        ; LEDR[8]       ;        ; 7.088  ; 7.088  ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 5.858  ;        ;        ; 5.858  ;
; A[0]        ; SRAM_CE_N     ; 9.293  ;        ;        ; 9.293  ;
; A[0]        ; SRAM_DQ[0]    ; 9.370  ; 9.370  ; 9.370  ; 9.370  ;
; A[0]        ; SRAM_DQ[1]    ; 9.380  ; 9.380  ; 9.380  ; 9.380  ;
; A[0]        ; SRAM_DQ[2]    ; 9.272  ; 9.272  ; 9.272  ; 9.272  ;
; A[0]        ; SRAM_DQ[3]    ; 9.282  ; 9.282  ; 9.282  ; 9.282  ;
; A[0]        ; SRAM_DQ[4]    ; 9.171  ; 9.171  ; 9.171  ; 9.171  ;
; A[0]        ; SRAM_DQ[5]    ; 9.171  ; 9.171  ; 9.171  ; 9.171  ;
; A[0]        ; SRAM_DQ[6]    ; 8.992  ; 8.992  ; 8.992  ; 8.992  ;
; A[0]        ; SRAM_DQ[7]    ; 9.148  ; 9.148  ; 9.148  ; 9.148  ;
; A[0]        ; SRAM_DQ[8]    ; 9.244  ; 9.244  ; 9.244  ; 9.244  ;
; A[0]        ; SRAM_DQ[9]    ; 9.244  ; 9.244  ; 9.244  ; 9.244  ;
; A[0]        ; SRAM_DQ[10]   ; 9.336  ; 9.336  ; 9.336  ; 9.336  ;
; A[0]        ; SRAM_DQ[11]   ; 9.234  ; 9.234  ; 9.234  ; 9.234  ;
; A[0]        ; SRAM_DQ[12]   ; 9.178  ; 9.178  ; 9.178  ; 9.178  ;
; A[0]        ; SRAM_DQ[13]   ; 9.346  ; 9.346  ; 9.346  ; 9.346  ;
; A[0]        ; SRAM_DQ[14]   ; 9.346  ; 9.346  ; 9.346  ; 9.346  ;
; A[0]        ; SRAM_DQ[15]   ; 9.337  ; 9.337  ; 9.337  ; 9.337  ;
; A[1]        ; D[0]          ; 11.949 ; 11.949 ; 11.949 ; 11.949 ;
; A[1]        ; D[1]          ; 11.863 ; 11.863 ; 11.863 ; 11.863 ;
; A[1]        ; D[2]          ; 11.447 ; 11.102 ; 11.102 ; 11.447 ;
; A[1]        ; D[3]          ; 11.921 ; 11.921 ; 11.921 ; 11.921 ;
; A[1]        ; D[4]          ; 11.485 ; 11.485 ; 11.485 ; 11.485 ;
; A[1]        ; D[5]          ; 11.696 ; 11.696 ; 11.696 ; 11.696 ;
; A[1]        ; D[6]          ; 11.874 ; 11.874 ; 11.874 ; 11.874 ;
; A[1]        ; D[7]          ; 10.998 ; 10.998 ; 10.998 ; 10.998 ;
; A[1]        ; FL_ADDR[1]    ; 5.669  ;        ;        ; 5.669  ;
; A[1]        ; FL_ADDR[14]   ; 7.059  ; 7.059  ; 7.059  ; 7.059  ;
; A[1]        ; FL_ADDR[15]   ; 7.063  ; 7.063  ; 7.063  ; 7.063  ;
; A[1]        ; FL_ADDR[16]   ; 7.399  ; 7.399  ; 7.399  ; 7.399  ;
; A[1]        ; FL_ADDR[17]   ; 8.367  ;        ;        ; 8.367  ;
; A[1]        ; FL_CE_N       ; 7.926  ; 7.750  ; 7.750  ; 7.926  ;
; A[1]        ; LEDG[0]       ;        ; 7.561  ; 7.561  ;        ;
; A[1]        ; LEDG[1]       ;        ; 9.207  ; 9.207  ;        ;
; A[1]        ; LEDG[2]       ; 7.841  ;        ;        ; 7.841  ;
; A[1]        ; LEDG[3]       ; 7.569  ;        ;        ; 7.569  ;
; A[1]        ; LEDG[4]       ; 8.391  ;        ;        ; 8.391  ;
; A[1]        ; LEDG[5]       ; 8.511  ;        ;        ; 8.511  ;
; A[1]        ; LEDG[6]       ; 8.684  ;        ;        ; 8.684  ;
; A[1]        ; LEDR[6]       ;        ; 7.629  ; 7.629  ;        ;
; A[1]        ; LEDR[8]       ;        ; 7.203  ; 7.203  ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 5.826  ;        ;        ; 5.826  ;
; A[1]        ; SRAM_CE_N     ; 9.408  ;        ;        ; 9.408  ;
; A[1]        ; SRAM_DQ[0]    ; 9.485  ; 9.485  ; 9.485  ; 9.485  ;
; A[1]        ; SRAM_DQ[1]    ; 9.495  ; 9.495  ; 9.495  ; 9.495  ;
; A[1]        ; SRAM_DQ[2]    ; 9.387  ; 9.387  ; 9.387  ; 9.387  ;
; A[1]        ; SRAM_DQ[3]    ; 9.397  ; 9.397  ; 9.397  ; 9.397  ;
; A[1]        ; SRAM_DQ[4]    ; 9.286  ; 9.286  ; 9.286  ; 9.286  ;
; A[1]        ; SRAM_DQ[5]    ; 9.286  ; 9.286  ; 9.286  ; 9.286  ;
; A[1]        ; SRAM_DQ[6]    ; 9.107  ; 9.107  ; 9.107  ; 9.107  ;
; A[1]        ; SRAM_DQ[7]    ; 9.263  ; 9.263  ; 9.263  ; 9.263  ;
; A[1]        ; SRAM_DQ[8]    ; 9.359  ; 9.359  ; 9.359  ; 9.359  ;
; A[1]        ; SRAM_DQ[9]    ; 9.359  ; 9.359  ; 9.359  ; 9.359  ;
; A[1]        ; SRAM_DQ[10]   ; 9.451  ; 9.451  ; 9.451  ; 9.451  ;
; A[1]        ; SRAM_DQ[11]   ; 9.349  ; 9.349  ; 9.349  ; 9.349  ;
; A[1]        ; SRAM_DQ[12]   ; 9.293  ; 9.293  ; 9.293  ; 9.293  ;
; A[1]        ; SRAM_DQ[13]   ; 9.461  ; 9.461  ; 9.461  ; 9.461  ;
; A[1]        ; SRAM_DQ[14]   ; 9.461  ; 9.461  ; 9.461  ; 9.461  ;
; A[1]        ; SRAM_DQ[15]   ; 9.452  ; 9.452  ; 9.452  ; 9.452  ;
; A[3]        ; BUSDIR_n      ;        ; 7.035  ; 7.035  ;        ;
; A[3]        ; D[0]          ; 11.740 ; 11.740 ; 11.740 ; 11.740 ;
; A[3]        ; D[1]          ; 11.654 ; 11.654 ; 11.654 ; 11.654 ;
; A[3]        ; D[2]          ; 11.207 ; 10.893 ; 10.893 ; 11.207 ;
; A[3]        ; D[3]          ; 11.712 ; 11.712 ; 11.712 ; 11.712 ;
; A[3]        ; D[4]          ; 11.276 ; 11.276 ; 11.276 ; 11.276 ;
; A[3]        ; D[5]          ; 11.487 ; 11.487 ; 11.487 ; 11.487 ;
; A[3]        ; D[6]          ; 11.665 ; 11.665 ; 11.665 ; 11.665 ;
; A[3]        ; D[7]          ; 10.789 ; 10.789 ; 10.789 ; 10.789 ;
; A[3]        ; FL_ADDR[3]    ; 5.118  ;        ;        ; 5.118  ;
; A[3]        ; FL_ADDR[14]   ; 6.850  ; 6.850  ; 6.850  ; 6.850  ;
; A[3]        ; FL_ADDR[15]   ; 6.854  ; 6.854  ; 6.854  ; 6.854  ;
; A[3]        ; FL_ADDR[16]   ; 7.190  ; 7.190  ; 7.190  ; 7.190  ;
; A[3]        ; FL_ADDR[17]   ; 8.158  ;        ;        ; 8.158  ;
; A[3]        ; FL_CE_N       ; 7.717  ; 7.541  ; 7.541  ; 7.717  ;
; A[3]        ; LEDG[0]       ;        ; 7.352  ; 7.352  ;        ;
; A[3]        ; LEDG[1]       ;        ; 8.998  ; 8.998  ;        ;
; A[3]        ; LEDG[2]       ; 7.632  ;        ;        ; 7.632  ;
; A[3]        ; LEDG[3]       ; 7.360  ;        ;        ; 7.360  ;
; A[3]        ; LEDG[4]       ; 8.182  ;        ;        ; 8.182  ;
; A[3]        ; LEDG[5]       ; 8.302  ;        ;        ; 8.302  ;
; A[3]        ; LEDG[6]       ; 8.475  ;        ;        ; 8.475  ;
; A[3]        ; LEDR[6]       ;        ; 7.420  ; 7.420  ;        ;
; A[3]        ; LEDR[8]       ;        ; 6.994  ; 6.994  ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 5.660  ;        ;        ; 5.660  ;
; A[3]        ; SRAM_CE_N     ; 9.199  ;        ;        ; 9.199  ;
; A[3]        ; SRAM_DQ[0]    ; 9.276  ; 9.276  ; 9.276  ; 9.276  ;
; A[3]        ; SRAM_DQ[1]    ; 9.286  ; 9.286  ; 9.286  ; 9.286  ;
; A[3]        ; SRAM_DQ[2]    ; 9.178  ; 9.178  ; 9.178  ; 9.178  ;
; A[3]        ; SRAM_DQ[3]    ; 9.188  ; 9.188  ; 9.188  ; 9.188  ;
; A[3]        ; SRAM_DQ[4]    ; 9.077  ; 9.077  ; 9.077  ; 9.077  ;
; A[3]        ; SRAM_DQ[5]    ; 9.077  ; 9.077  ; 9.077  ; 9.077  ;
; A[3]        ; SRAM_DQ[6]    ; 8.898  ; 8.898  ; 8.898  ; 8.898  ;
; A[3]        ; SRAM_DQ[7]    ; 9.054  ; 9.054  ; 9.054  ; 9.054  ;
; A[3]        ; SRAM_DQ[8]    ; 9.150  ; 9.150  ; 9.150  ; 9.150  ;
; A[3]        ; SRAM_DQ[9]    ; 9.150  ; 9.150  ; 9.150  ; 9.150  ;
; A[3]        ; SRAM_DQ[10]   ; 9.242  ; 9.242  ; 9.242  ; 9.242  ;
; A[3]        ; SRAM_DQ[11]   ; 9.140  ; 9.140  ; 9.140  ; 9.140  ;
; A[3]        ; SRAM_DQ[12]   ; 9.084  ; 9.084  ; 9.084  ; 9.084  ;
; A[3]        ; SRAM_DQ[13]   ; 9.252  ; 9.252  ; 9.252  ; 9.252  ;
; A[3]        ; SRAM_DQ[14]   ; 9.252  ; 9.252  ; 9.252  ; 9.252  ;
; A[3]        ; SRAM_DQ[15]   ; 9.243  ; 9.243  ; 9.243  ; 9.243  ;
; A[3]        ; U1OE_n        ;        ; 7.211  ; 7.211  ;        ;
; A[4]        ; BUSDIR_n      ;        ; 7.394  ; 7.394  ;        ;
; A[4]        ; D[0]          ; 12.431 ; 12.431 ; 12.431 ; 12.431 ;
; A[4]        ; D[1]          ; 12.345 ; 12.345 ; 12.345 ; 12.345 ;
; A[4]        ; D[2]          ; 11.584 ; 11.584 ; 11.584 ; 11.584 ;
; A[4]        ; D[3]          ; 12.403 ; 12.403 ; 12.403 ; 12.403 ;
; A[4]        ; D[4]          ; 11.967 ; 11.967 ; 11.967 ; 11.967 ;
; A[4]        ; D[5]          ; 12.178 ; 12.178 ; 12.178 ; 12.178 ;
; A[4]        ; D[6]          ; 12.356 ; 12.356 ; 12.356 ; 12.356 ;
; A[4]        ; D[7]          ; 11.480 ; 11.480 ; 11.480 ; 11.480 ;
; A[4]        ; FL_ADDR[4]    ; 5.338  ;        ;        ; 5.338  ;
; A[4]        ; FL_ADDR[14]   ; 7.541  ; 7.541  ; 7.541  ; 7.541  ;
; A[4]        ; FL_ADDR[15]   ; 7.545  ; 7.545  ; 7.545  ; 7.545  ;
; A[4]        ; FL_ADDR[16]   ; 7.881  ; 7.881  ; 7.881  ; 7.881  ;
; A[4]        ; FL_ADDR[17]   ; 8.849  ;        ;        ; 8.849  ;
; A[4]        ; FL_CE_N       ; 8.408  ; 8.232  ; 8.232  ; 8.408  ;
; A[4]        ; LEDG[0]       ;        ; 8.043  ; 8.043  ;        ;
; A[4]        ; LEDG[1]       ;        ; 9.689  ; 9.689  ;        ;
; A[4]        ; LEDG[2]       ; 8.323  ;        ;        ; 8.323  ;
; A[4]        ; LEDG[3]       ; 8.051  ;        ;        ; 8.051  ;
; A[4]        ; LEDG[4]       ; 8.873  ;        ;        ; 8.873  ;
; A[4]        ; LEDG[5]       ; 8.993  ;        ;        ; 8.993  ;
; A[4]        ; LEDG[6]       ; 9.166  ;        ;        ; 9.166  ;
; A[4]        ; LEDR[6]       ; 6.904  ; 8.111  ; 8.111  ; 6.904  ;
; A[4]        ; LEDR[8]       ;        ; 7.685  ; 7.685  ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 5.543  ;        ;        ; 5.543  ;
; A[4]        ; SRAM_CE_N     ; 9.890  ;        ;        ; 9.890  ;
; A[4]        ; SRAM_DQ[0]    ; 9.967  ; 9.967  ; 9.967  ; 9.967  ;
; A[4]        ; SRAM_DQ[1]    ; 9.977  ; 9.977  ; 9.977  ; 9.977  ;
; A[4]        ; SRAM_DQ[2]    ; 9.869  ; 9.869  ; 9.869  ; 9.869  ;
; A[4]        ; SRAM_DQ[3]    ; 9.879  ; 9.879  ; 9.879  ; 9.879  ;
; A[4]        ; SRAM_DQ[4]    ; 9.768  ; 9.768  ; 9.768  ; 9.768  ;
; A[4]        ; SRAM_DQ[5]    ; 9.768  ; 9.768  ; 9.768  ; 9.768  ;
; A[4]        ; SRAM_DQ[6]    ; 9.589  ; 9.589  ; 9.589  ; 9.589  ;
; A[4]        ; SRAM_DQ[7]    ; 9.745  ; 9.745  ; 9.745  ; 9.745  ;
; A[4]        ; SRAM_DQ[8]    ; 9.841  ; 9.841  ; 9.841  ; 9.841  ;
; A[4]        ; SRAM_DQ[9]    ; 9.841  ; 9.841  ; 9.841  ; 9.841  ;
; A[4]        ; SRAM_DQ[10]   ; 9.933  ; 9.933  ; 9.933  ; 9.933  ;
; A[4]        ; SRAM_DQ[11]   ; 9.831  ; 9.831  ; 9.831  ; 9.831  ;
; A[4]        ; SRAM_DQ[12]   ; 9.775  ; 9.775  ; 9.775  ; 9.775  ;
; A[4]        ; SRAM_DQ[13]   ; 9.943  ; 9.943  ; 9.943  ; 9.943  ;
; A[4]        ; SRAM_DQ[14]   ; 9.943  ; 9.943  ; 9.943  ; 9.943  ;
; A[4]        ; SRAM_DQ[15]   ; 9.934  ; 9.934  ; 9.934  ; 9.934  ;
; A[4]        ; U1OE_n        ;        ; 7.570  ; 7.570  ;        ;
; A[5]        ; BUSDIR_n      ;        ; 7.369  ; 7.369  ;        ;
; A[5]        ; D[0]          ; 12.406 ; 12.406 ; 12.406 ; 12.406 ;
; A[5]        ; D[1]          ; 12.320 ; 12.320 ; 12.320 ; 12.320 ;
; A[5]        ; D[2]          ; 11.559 ; 11.559 ; 11.559 ; 11.559 ;
; A[5]        ; D[3]          ; 12.378 ; 12.378 ; 12.378 ; 12.378 ;
; A[5]        ; D[4]          ; 11.942 ; 11.942 ; 11.942 ; 11.942 ;
; A[5]        ; D[5]          ; 12.153 ; 12.153 ; 12.153 ; 12.153 ;
; A[5]        ; D[6]          ; 12.331 ; 12.331 ; 12.331 ; 12.331 ;
; A[5]        ; D[7]          ; 11.455 ; 11.455 ; 11.455 ; 11.455 ;
; A[5]        ; FL_ADDR[5]    ; 5.062  ;        ;        ; 5.062  ;
; A[5]        ; FL_ADDR[14]   ; 7.516  ; 7.516  ; 7.516  ; 7.516  ;
; A[5]        ; FL_ADDR[15]   ; 7.520  ; 7.520  ; 7.520  ; 7.520  ;
; A[5]        ; FL_ADDR[16]   ; 7.856  ; 7.856  ; 7.856  ; 7.856  ;
; A[5]        ; FL_ADDR[17]   ; 8.824  ;        ;        ; 8.824  ;
; A[5]        ; FL_CE_N       ; 8.383  ; 8.207  ; 8.207  ; 8.383  ;
; A[5]        ; LEDG[0]       ;        ; 8.018  ; 8.018  ;        ;
; A[5]        ; LEDG[1]       ;        ; 9.664  ; 9.664  ;        ;
; A[5]        ; LEDG[2]       ; 8.298  ;        ;        ; 8.298  ;
; A[5]        ; LEDG[3]       ; 8.026  ;        ;        ; 8.026  ;
; A[5]        ; LEDG[4]       ; 8.848  ;        ;        ; 8.848  ;
; A[5]        ; LEDG[5]       ; 8.968  ;        ;        ; 8.968  ;
; A[5]        ; LEDG[6]       ; 9.141  ;        ;        ; 9.141  ;
; A[5]        ; LEDR[6]       ; 6.879  ; 8.086  ; 8.086  ; 6.879  ;
; A[5]        ; LEDR[8]       ;        ; 7.660  ; 7.660  ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 5.320  ;        ;        ; 5.320  ;
; A[5]        ; SRAM_CE_N     ; 9.865  ;        ;        ; 9.865  ;
; A[5]        ; SRAM_DQ[0]    ; 9.942  ; 9.942  ; 9.942  ; 9.942  ;
; A[5]        ; SRAM_DQ[1]    ; 9.952  ; 9.952  ; 9.952  ; 9.952  ;
; A[5]        ; SRAM_DQ[2]    ; 9.844  ; 9.844  ; 9.844  ; 9.844  ;
; A[5]        ; SRAM_DQ[3]    ; 9.854  ; 9.854  ; 9.854  ; 9.854  ;
; A[5]        ; SRAM_DQ[4]    ; 9.743  ; 9.743  ; 9.743  ; 9.743  ;
; A[5]        ; SRAM_DQ[5]    ; 9.743  ; 9.743  ; 9.743  ; 9.743  ;
; A[5]        ; SRAM_DQ[6]    ; 9.564  ; 9.564  ; 9.564  ; 9.564  ;
; A[5]        ; SRAM_DQ[7]    ; 9.720  ; 9.720  ; 9.720  ; 9.720  ;
; A[5]        ; SRAM_DQ[8]    ; 9.816  ; 9.816  ; 9.816  ; 9.816  ;
; A[5]        ; SRAM_DQ[9]    ; 9.816  ; 9.816  ; 9.816  ; 9.816  ;
; A[5]        ; SRAM_DQ[10]   ; 9.908  ; 9.908  ; 9.908  ; 9.908  ;
; A[5]        ; SRAM_DQ[11]   ; 9.806  ; 9.806  ; 9.806  ; 9.806  ;
; A[5]        ; SRAM_DQ[12]   ; 9.750  ; 9.750  ; 9.750  ; 9.750  ;
; A[5]        ; SRAM_DQ[13]   ; 9.918  ; 9.918  ; 9.918  ; 9.918  ;
; A[5]        ; SRAM_DQ[14]   ; 9.918  ; 9.918  ; 9.918  ; 9.918  ;
; A[5]        ; SRAM_DQ[15]   ; 9.909  ; 9.909  ; 9.909  ; 9.909  ;
; A[5]        ; U1OE_n        ;        ; 7.545  ; 7.545  ;        ;
; A[6]        ; BUSDIR_n      ;        ; 7.911  ; 7.911  ;        ;
; A[6]        ; D[0]          ; 12.948 ; 12.948 ; 12.948 ; 12.948 ;
; A[6]        ; D[1]          ; 12.862 ; 12.862 ; 12.862 ; 12.862 ;
; A[6]        ; D[2]          ; 12.101 ; 12.101 ; 12.101 ; 12.101 ;
; A[6]        ; D[3]          ; 12.920 ; 12.920 ; 12.920 ; 12.920 ;
; A[6]        ; D[4]          ; 12.484 ; 12.484 ; 12.484 ; 12.484 ;
; A[6]        ; D[5]          ; 12.695 ; 12.695 ; 12.695 ; 12.695 ;
; A[6]        ; D[6]          ; 12.873 ; 12.873 ; 12.873 ; 12.873 ;
; A[6]        ; D[7]          ; 11.997 ; 11.997 ; 11.997 ; 11.997 ;
; A[6]        ; FL_ADDR[6]    ; 5.506  ;        ;        ; 5.506  ;
; A[6]        ; FL_ADDR[14]   ; 8.058  ; 8.058  ; 8.058  ; 8.058  ;
; A[6]        ; FL_ADDR[15]   ; 8.062  ; 8.062  ; 8.062  ; 8.062  ;
; A[6]        ; FL_ADDR[16]   ; 8.398  ; 8.398  ; 8.398  ; 8.398  ;
; A[6]        ; FL_ADDR[17]   ; 9.366  ;        ;        ; 9.366  ;
; A[6]        ; FL_CE_N       ; 8.925  ; 8.749  ; 8.749  ; 8.925  ;
; A[6]        ; LEDG[0]       ;        ; 8.560  ; 8.560  ;        ;
; A[6]        ; LEDG[1]       ;        ; 10.206 ; 10.206 ;        ;
; A[6]        ; LEDG[2]       ; 8.840  ;        ;        ; 8.840  ;
; A[6]        ; LEDG[3]       ; 8.568  ;        ;        ; 8.568  ;
; A[6]        ; LEDG[4]       ; 9.390  ;        ;        ; 9.390  ;
; A[6]        ; LEDG[5]       ; 9.510  ;        ;        ; 9.510  ;
; A[6]        ; LEDG[6]       ; 9.683  ;        ;        ; 9.683  ;
; A[6]        ; LEDR[6]       ; 7.421  ; 8.628  ; 8.628  ; 7.421  ;
; A[6]        ; LEDR[8]       ;        ; 8.202  ; 8.202  ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 5.567  ;        ;        ; 5.567  ;
; A[6]        ; SRAM_CE_N     ; 10.407 ;        ;        ; 10.407 ;
; A[6]        ; SRAM_DQ[0]    ; 10.484 ; 10.484 ; 10.484 ; 10.484 ;
; A[6]        ; SRAM_DQ[1]    ; 10.494 ; 10.494 ; 10.494 ; 10.494 ;
; A[6]        ; SRAM_DQ[2]    ; 10.386 ; 10.386 ; 10.386 ; 10.386 ;
; A[6]        ; SRAM_DQ[3]    ; 10.396 ; 10.396 ; 10.396 ; 10.396 ;
; A[6]        ; SRAM_DQ[4]    ; 10.285 ; 10.285 ; 10.285 ; 10.285 ;
; A[6]        ; SRAM_DQ[5]    ; 10.285 ; 10.285 ; 10.285 ; 10.285 ;
; A[6]        ; SRAM_DQ[6]    ; 10.106 ; 10.106 ; 10.106 ; 10.106 ;
; A[6]        ; SRAM_DQ[7]    ; 10.262 ; 10.262 ; 10.262 ; 10.262 ;
; A[6]        ; SRAM_DQ[8]    ; 10.358 ; 10.358 ; 10.358 ; 10.358 ;
; A[6]        ; SRAM_DQ[9]    ; 10.358 ; 10.358 ; 10.358 ; 10.358 ;
; A[6]        ; SRAM_DQ[10]   ; 10.450 ; 10.450 ; 10.450 ; 10.450 ;
; A[6]        ; SRAM_DQ[11]   ; 10.348 ; 10.348 ; 10.348 ; 10.348 ;
; A[6]        ; SRAM_DQ[12]   ; 10.292 ; 10.292 ; 10.292 ; 10.292 ;
; A[6]        ; SRAM_DQ[13]   ; 10.460 ; 10.460 ; 10.460 ; 10.460 ;
; A[6]        ; SRAM_DQ[14]   ; 10.460 ; 10.460 ; 10.460 ; 10.460 ;
; A[6]        ; SRAM_DQ[15]   ; 10.451 ; 10.451 ; 10.451 ; 10.451 ;
; A[6]        ; U1OE_n        ;        ; 8.087  ; 8.087  ;        ;
; A[7]        ; BUSDIR_n      ;        ; 7.658  ; 7.658  ;        ;
; A[7]        ; D[0]          ; 12.695 ; 12.695 ; 12.695 ; 12.695 ;
; A[7]        ; D[1]          ; 12.609 ; 12.609 ; 12.609 ; 12.609 ;
; A[7]        ; D[2]          ; 11.848 ; 11.848 ; 11.848 ; 11.848 ;
; A[7]        ; D[3]          ; 12.667 ; 12.667 ; 12.667 ; 12.667 ;
; A[7]        ; D[4]          ; 12.231 ; 12.231 ; 12.231 ; 12.231 ;
; A[7]        ; D[5]          ; 12.442 ; 12.442 ; 12.442 ; 12.442 ;
; A[7]        ; D[6]          ; 12.620 ; 12.620 ; 12.620 ; 12.620 ;
; A[7]        ; D[7]          ; 11.744 ; 11.744 ; 11.744 ; 11.744 ;
; A[7]        ; FL_ADDR[7]    ; 5.710  ;        ;        ; 5.710  ;
; A[7]        ; FL_ADDR[14]   ; 7.805  ; 7.805  ; 7.805  ; 7.805  ;
; A[7]        ; FL_ADDR[15]   ; 7.809  ; 7.809  ; 7.809  ; 7.809  ;
; A[7]        ; FL_ADDR[16]   ; 8.145  ; 8.145  ; 8.145  ; 8.145  ;
; A[7]        ; FL_ADDR[17]   ; 9.113  ;        ;        ; 9.113  ;
; A[7]        ; FL_CE_N       ; 8.672  ; 8.496  ; 8.496  ; 8.672  ;
; A[7]        ; LEDG[0]       ;        ; 8.307  ; 8.307  ;        ;
; A[7]        ; LEDG[1]       ;        ; 9.953  ; 9.953  ;        ;
; A[7]        ; LEDG[2]       ; 8.587  ;        ;        ; 8.587  ;
; A[7]        ; LEDG[3]       ; 8.315  ;        ;        ; 8.315  ;
; A[7]        ; LEDG[4]       ; 9.137  ;        ;        ; 9.137  ;
; A[7]        ; LEDG[5]       ; 9.257  ;        ;        ; 9.257  ;
; A[7]        ; LEDG[6]       ; 9.430  ;        ;        ; 9.430  ;
; A[7]        ; LEDR[6]       ; 7.168  ; 8.375  ; 8.375  ; 7.168  ;
; A[7]        ; LEDR[8]       ;        ; 7.949  ; 7.949  ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 5.688  ;        ;        ; 5.688  ;
; A[7]        ; SRAM_CE_N     ; 10.154 ;        ;        ; 10.154 ;
; A[7]        ; SRAM_DQ[0]    ; 10.231 ; 10.231 ; 10.231 ; 10.231 ;
; A[7]        ; SRAM_DQ[1]    ; 10.241 ; 10.241 ; 10.241 ; 10.241 ;
; A[7]        ; SRAM_DQ[2]    ; 10.133 ; 10.133 ; 10.133 ; 10.133 ;
; A[7]        ; SRAM_DQ[3]    ; 10.143 ; 10.143 ; 10.143 ; 10.143 ;
; A[7]        ; SRAM_DQ[4]    ; 10.032 ; 10.032 ; 10.032 ; 10.032 ;
; A[7]        ; SRAM_DQ[5]    ; 10.032 ; 10.032 ; 10.032 ; 10.032 ;
; A[7]        ; SRAM_DQ[6]    ; 9.853  ; 9.853  ; 9.853  ; 9.853  ;
; A[7]        ; SRAM_DQ[7]    ; 10.009 ; 10.009 ; 10.009 ; 10.009 ;
; A[7]        ; SRAM_DQ[8]    ; 10.105 ; 10.105 ; 10.105 ; 10.105 ;
; A[7]        ; SRAM_DQ[9]    ; 10.105 ; 10.105 ; 10.105 ; 10.105 ;
; A[7]        ; SRAM_DQ[10]   ; 10.197 ; 10.197 ; 10.197 ; 10.197 ;
; A[7]        ; SRAM_DQ[11]   ; 10.095 ; 10.095 ; 10.095 ; 10.095 ;
; A[7]        ; SRAM_DQ[12]   ; 10.039 ; 10.039 ; 10.039 ; 10.039 ;
; A[7]        ; SRAM_DQ[13]   ; 10.207 ; 10.207 ; 10.207 ; 10.207 ;
; A[7]        ; SRAM_DQ[14]   ; 10.207 ; 10.207 ; 10.207 ; 10.207 ;
; A[7]        ; SRAM_DQ[15]   ; 10.198 ; 10.198 ; 10.198 ; 10.198 ;
; A[7]        ; U1OE_n        ;        ; 7.834  ; 7.834  ;        ;
; A[8]        ; D[0]          ; 13.070 ; 13.070 ; 13.070 ; 13.070 ;
; A[8]        ; D[1]          ; 12.984 ; 12.984 ; 12.984 ; 12.984 ;
; A[8]        ; D[2]          ; 12.223 ; 12.223 ; 12.223 ; 12.223 ;
; A[8]        ; D[3]          ; 13.042 ; 13.042 ; 13.042 ; 13.042 ;
; A[8]        ; D[4]          ; 12.606 ; 12.606 ; 12.606 ; 12.606 ;
; A[8]        ; D[5]          ; 12.817 ; 12.817 ; 12.817 ; 12.817 ;
; A[8]        ; D[6]          ; 12.995 ; 12.995 ; 12.995 ; 12.995 ;
; A[8]        ; D[7]          ; 12.119 ; 12.119 ; 12.119 ; 12.119 ;
; A[8]        ; FL_ADDR[8]    ; 5.782  ;        ;        ; 5.782  ;
; A[8]        ; FL_ADDR[14]   ; 8.180  ; 8.180  ; 8.180  ; 8.180  ;
; A[8]        ; FL_ADDR[15]   ; 8.184  ; 8.184  ; 8.184  ; 8.184  ;
; A[8]        ; FL_ADDR[16]   ; 8.520  ; 8.520  ; 8.520  ; 8.520  ;
; A[8]        ; FL_ADDR[17]   ; 9.488  ;        ;        ; 9.488  ;
; A[8]        ; FL_CE_N       ; 9.047  ; 8.871  ; 8.871  ; 9.047  ;
; A[8]        ; LEDG[0]       ;        ; 8.682  ; 8.682  ;        ;
; A[8]        ; LEDG[1]       ;        ; 10.328 ; 10.328 ;        ;
; A[8]        ; LEDG[2]       ; 8.962  ;        ;        ; 8.962  ;
; A[8]        ; LEDG[3]       ; 8.690  ;        ;        ; 8.690  ;
; A[8]        ; LEDG[4]       ; 9.512  ;        ;        ; 9.512  ;
; A[8]        ; LEDG[5]       ; 9.632  ;        ;        ; 9.632  ;
; A[8]        ; LEDG[6]       ; 9.805  ;        ;        ; 9.805  ;
; A[8]        ; LEDR[6]       ; 7.777  ; 8.750  ; 8.750  ; 7.777  ;
; A[8]        ; LEDR[8]       ; 7.609  ; 8.324  ; 8.324  ; 7.609  ;
; A[8]        ; SRAM_ADDR[8]  ; 5.498  ;        ;        ; 5.498  ;
; A[8]        ; SRAM_CE_N     ; 10.529 ;        ;        ; 10.529 ;
; A[8]        ; SRAM_DQ[0]    ; 10.606 ; 10.606 ; 10.606 ; 10.606 ;
; A[8]        ; SRAM_DQ[1]    ; 10.616 ; 10.616 ; 10.616 ; 10.616 ;
; A[8]        ; SRAM_DQ[2]    ; 10.508 ; 10.508 ; 10.508 ; 10.508 ;
; A[8]        ; SRAM_DQ[3]    ; 10.518 ; 10.518 ; 10.518 ; 10.518 ;
; A[8]        ; SRAM_DQ[4]    ; 10.407 ; 10.407 ; 10.407 ; 10.407 ;
; A[8]        ; SRAM_DQ[5]    ; 10.407 ; 10.407 ; 10.407 ; 10.407 ;
; A[8]        ; SRAM_DQ[6]    ; 10.228 ; 10.228 ; 10.228 ; 10.228 ;
; A[8]        ; SRAM_DQ[7]    ; 10.384 ; 10.384 ; 10.384 ; 10.384 ;
; A[8]        ; SRAM_DQ[8]    ; 10.480 ; 10.480 ; 10.480 ; 10.480 ;
; A[8]        ; SRAM_DQ[9]    ; 10.480 ; 10.480 ; 10.480 ; 10.480 ;
; A[8]        ; SRAM_DQ[10]   ; 10.572 ; 10.572 ; 10.572 ; 10.572 ;
; A[8]        ; SRAM_DQ[11]   ; 10.470 ; 10.470 ; 10.470 ; 10.470 ;
; A[8]        ; SRAM_DQ[12]   ; 10.414 ; 10.414 ; 10.414 ; 10.414 ;
; A[8]        ; SRAM_DQ[13]   ; 10.582 ; 10.582 ; 10.582 ; 10.582 ;
; A[8]        ; SRAM_DQ[14]   ; 10.582 ; 10.582 ; 10.582 ; 10.582 ;
; A[8]        ; SRAM_DQ[15]   ; 10.573 ; 10.573 ; 10.573 ; 10.573 ;
; A[9]        ; D[0]          ; 12.598 ; 12.598 ; 12.598 ; 12.598 ;
; A[9]        ; D[1]          ; 12.512 ; 12.512 ; 12.512 ; 12.512 ;
; A[9]        ; D[2]          ; 11.751 ; 11.751 ; 11.751 ; 11.751 ;
; A[9]        ; D[3]          ; 12.570 ; 12.570 ; 12.570 ; 12.570 ;
; A[9]        ; D[4]          ; 12.134 ; 12.134 ; 12.134 ; 12.134 ;
; A[9]        ; D[5]          ; 12.345 ; 12.345 ; 12.345 ; 12.345 ;
; A[9]        ; D[6]          ; 12.523 ; 12.523 ; 12.523 ; 12.523 ;
; A[9]        ; D[7]          ; 11.647 ; 11.647 ; 11.647 ; 11.647 ;
; A[9]        ; FL_ADDR[9]    ; 5.643  ;        ;        ; 5.643  ;
; A[9]        ; FL_ADDR[14]   ; 7.708  ; 7.708  ; 7.708  ; 7.708  ;
; A[9]        ; FL_ADDR[15]   ; 7.712  ; 7.712  ; 7.712  ; 7.712  ;
; A[9]        ; FL_ADDR[16]   ; 8.048  ; 8.048  ; 8.048  ; 8.048  ;
; A[9]        ; FL_ADDR[17]   ; 9.016  ;        ;        ; 9.016  ;
; A[9]        ; FL_CE_N       ; 8.575  ; 8.399  ; 8.399  ; 8.575  ;
; A[9]        ; LEDG[0]       ;        ; 8.210  ; 8.210  ;        ;
; A[9]        ; LEDG[1]       ;        ; 9.856  ; 9.856  ;        ;
; A[9]        ; LEDG[2]       ; 8.490  ;        ;        ; 8.490  ;
; A[9]        ; LEDG[3]       ; 8.218  ;        ;        ; 8.218  ;
; A[9]        ; LEDG[4]       ; 9.040  ;        ;        ; 9.040  ;
; A[9]        ; LEDG[5]       ; 9.160  ;        ;        ; 9.160  ;
; A[9]        ; LEDG[6]       ; 9.333  ;        ;        ; 9.333  ;
; A[9]        ; LEDR[6]       ; 7.305  ; 8.278  ; 8.278  ; 7.305  ;
; A[9]        ; LEDR[8]       ; 7.379  ; 7.852  ; 7.852  ; 7.379  ;
; A[9]        ; SRAM_ADDR[9]  ; 5.490  ;        ;        ; 5.490  ;
; A[9]        ; SRAM_CE_N     ; 10.057 ;        ;        ; 10.057 ;
; A[9]        ; SRAM_DQ[0]    ; 10.134 ; 10.134 ; 10.134 ; 10.134 ;
; A[9]        ; SRAM_DQ[1]    ; 10.144 ; 10.144 ; 10.144 ; 10.144 ;
; A[9]        ; SRAM_DQ[2]    ; 10.036 ; 10.036 ; 10.036 ; 10.036 ;
; A[9]        ; SRAM_DQ[3]    ; 10.046 ; 10.046 ; 10.046 ; 10.046 ;
; A[9]        ; SRAM_DQ[4]    ; 9.935  ; 9.935  ; 9.935  ; 9.935  ;
; A[9]        ; SRAM_DQ[5]    ; 9.935  ; 9.935  ; 9.935  ; 9.935  ;
; A[9]        ; SRAM_DQ[6]    ; 9.756  ; 9.756  ; 9.756  ; 9.756  ;
; A[9]        ; SRAM_DQ[7]    ; 9.912  ; 9.912  ; 9.912  ; 9.912  ;
; A[9]        ; SRAM_DQ[8]    ; 10.008 ; 10.008 ; 10.008 ; 10.008 ;
; A[9]        ; SRAM_DQ[9]    ; 10.008 ; 10.008 ; 10.008 ; 10.008 ;
; A[9]        ; SRAM_DQ[10]   ; 10.100 ; 10.100 ; 10.100 ; 10.100 ;
; A[9]        ; SRAM_DQ[11]   ; 9.998  ; 9.998  ; 9.998  ; 9.998  ;
; A[9]        ; SRAM_DQ[12]   ; 9.942  ; 9.942  ; 9.942  ; 9.942  ;
; A[9]        ; SRAM_DQ[13]   ; 10.110 ; 10.110 ; 10.110 ; 10.110 ;
; A[9]        ; SRAM_DQ[14]   ; 10.110 ; 10.110 ; 10.110 ; 10.110 ;
; A[9]        ; SRAM_DQ[15]   ; 10.101 ; 10.101 ; 10.101 ; 10.101 ;
; A[10]       ; D[0]          ; 12.962 ; 12.962 ; 12.962 ; 12.962 ;
; A[10]       ; D[1]          ; 12.876 ; 12.876 ; 12.876 ; 12.876 ;
; A[10]       ; D[2]          ; 12.115 ; 12.115 ; 12.115 ; 12.115 ;
; A[10]       ; D[3]          ; 12.934 ; 12.934 ; 12.934 ; 12.934 ;
; A[10]       ; D[4]          ; 12.498 ; 12.498 ; 12.498 ; 12.498 ;
; A[10]       ; D[5]          ; 12.709 ; 12.709 ; 12.709 ; 12.709 ;
; A[10]       ; D[6]          ; 12.887 ; 12.887 ; 12.887 ; 12.887 ;
; A[10]       ; D[7]          ; 12.011 ; 12.011 ; 12.011 ; 12.011 ;
; A[10]       ; FL_ADDR[10]   ; 5.694  ;        ;        ; 5.694  ;
; A[10]       ; FL_ADDR[14]   ; 8.072  ; 8.072  ; 8.072  ; 8.072  ;
; A[10]       ; FL_ADDR[15]   ; 8.076  ; 8.076  ; 8.076  ; 8.076  ;
; A[10]       ; FL_ADDR[16]   ; 8.412  ; 8.412  ; 8.412  ; 8.412  ;
; A[10]       ; FL_ADDR[17]   ; 9.380  ;        ;        ; 9.380  ;
; A[10]       ; FL_CE_N       ; 8.939  ; 8.763  ; 8.763  ; 8.939  ;
; A[10]       ; LEDG[0]       ;        ; 8.574  ; 8.574  ;        ;
; A[10]       ; LEDG[1]       ;        ; 10.220 ; 10.220 ;        ;
; A[10]       ; LEDG[2]       ; 8.854  ;        ;        ; 8.854  ;
; A[10]       ; LEDG[3]       ; 8.582  ;        ;        ; 8.582  ;
; A[10]       ; LEDG[4]       ; 9.404  ;        ;        ; 9.404  ;
; A[10]       ; LEDG[5]       ; 9.524  ;        ;        ; 9.524  ;
; A[10]       ; LEDG[6]       ; 9.697  ;        ;        ; 9.697  ;
; A[10]       ; LEDR[6]       ; 7.271  ; 8.642  ; 8.642  ; 7.271  ;
; A[10]       ; LEDR[8]       ; 7.333  ; 8.216  ; 8.216  ; 7.333  ;
; A[10]       ; SRAM_ADDR[10] ; 5.661  ;        ;        ; 5.661  ;
; A[10]       ; SRAM_CE_N     ; 10.421 ;        ;        ; 10.421 ;
; A[10]       ; SRAM_DQ[0]    ; 10.498 ; 10.498 ; 10.498 ; 10.498 ;
; A[10]       ; SRAM_DQ[1]    ; 10.508 ; 10.508 ; 10.508 ; 10.508 ;
; A[10]       ; SRAM_DQ[2]    ; 10.400 ; 10.400 ; 10.400 ; 10.400 ;
; A[10]       ; SRAM_DQ[3]    ; 10.410 ; 10.410 ; 10.410 ; 10.410 ;
; A[10]       ; SRAM_DQ[4]    ; 10.299 ; 10.299 ; 10.299 ; 10.299 ;
; A[10]       ; SRAM_DQ[5]    ; 10.299 ; 10.299 ; 10.299 ; 10.299 ;
; A[10]       ; SRAM_DQ[6]    ; 10.120 ; 10.120 ; 10.120 ; 10.120 ;
; A[10]       ; SRAM_DQ[7]    ; 10.276 ; 10.276 ; 10.276 ; 10.276 ;
; A[10]       ; SRAM_DQ[8]    ; 10.372 ; 10.372 ; 10.372 ; 10.372 ;
; A[10]       ; SRAM_DQ[9]    ; 10.372 ; 10.372 ; 10.372 ; 10.372 ;
; A[10]       ; SRAM_DQ[10]   ; 10.464 ; 10.464 ; 10.464 ; 10.464 ;
; A[10]       ; SRAM_DQ[11]   ; 10.362 ; 10.362 ; 10.362 ; 10.362 ;
; A[10]       ; SRAM_DQ[12]   ; 10.306 ; 10.306 ; 10.306 ; 10.306 ;
; A[10]       ; SRAM_DQ[13]   ; 10.474 ; 10.474 ; 10.474 ; 10.474 ;
; A[10]       ; SRAM_DQ[14]   ; 10.474 ; 10.474 ; 10.474 ; 10.474 ;
; A[10]       ; SRAM_DQ[15]   ; 10.465 ; 10.465 ; 10.465 ; 10.465 ;
; A[11]       ; D[0]          ; 12.749 ; 12.749 ; 12.749 ; 12.749 ;
; A[11]       ; D[1]          ; 12.663 ; 12.663 ; 12.663 ; 12.663 ;
; A[11]       ; D[2]          ; 11.902 ; 11.902 ; 11.902 ; 11.902 ;
; A[11]       ; D[3]          ; 12.721 ; 12.721 ; 12.721 ; 12.721 ;
; A[11]       ; D[4]          ; 12.285 ; 12.285 ; 12.285 ; 12.285 ;
; A[11]       ; D[5]          ; 12.496 ; 12.496 ; 12.496 ; 12.496 ;
; A[11]       ; D[6]          ; 12.674 ; 12.674 ; 12.674 ; 12.674 ;
; A[11]       ; D[7]          ; 11.798 ; 11.798 ; 11.798 ; 11.798 ;
; A[11]       ; FL_ADDR[11]   ; 5.530  ;        ;        ; 5.530  ;
; A[11]       ; FL_ADDR[14]   ; 7.859  ; 7.859  ; 7.859  ; 7.859  ;
; A[11]       ; FL_ADDR[15]   ; 7.863  ; 7.863  ; 7.863  ; 7.863  ;
; A[11]       ; FL_ADDR[16]   ; 8.199  ; 8.199  ; 8.199  ; 8.199  ;
; A[11]       ; FL_ADDR[17]   ; 9.167  ;        ;        ; 9.167  ;
; A[11]       ; FL_CE_N       ; 8.726  ; 8.550  ; 8.550  ; 8.726  ;
; A[11]       ; LEDG[0]       ;        ; 8.361  ; 8.361  ;        ;
; A[11]       ; LEDG[1]       ;        ; 10.007 ; 10.007 ;        ;
; A[11]       ; LEDG[2]       ; 8.641  ;        ;        ; 8.641  ;
; A[11]       ; LEDG[3]       ; 8.369  ;        ;        ; 8.369  ;
; A[11]       ; LEDG[4]       ; 9.191  ;        ;        ; 9.191  ;
; A[11]       ; LEDG[5]       ; 9.311  ;        ;        ; 9.311  ;
; A[11]       ; LEDG[6]       ; 9.484  ;        ;        ; 9.484  ;
; A[11]       ; LEDR[6]       ; 7.456  ; 8.429  ; 8.429  ; 7.456  ;
; A[11]       ; LEDR[8]       ; 6.868  ; 8.003  ; 8.003  ; 6.868  ;
; A[11]       ; SRAM_ADDR[11] ; 5.672  ;        ;        ; 5.672  ;
; A[11]       ; SRAM_CE_N     ; 10.208 ;        ;        ; 10.208 ;
; A[11]       ; SRAM_DQ[0]    ; 10.285 ; 10.285 ; 10.285 ; 10.285 ;
; A[11]       ; SRAM_DQ[1]    ; 10.295 ; 10.295 ; 10.295 ; 10.295 ;
; A[11]       ; SRAM_DQ[2]    ; 10.187 ; 10.187 ; 10.187 ; 10.187 ;
; A[11]       ; SRAM_DQ[3]    ; 10.197 ; 10.197 ; 10.197 ; 10.197 ;
; A[11]       ; SRAM_DQ[4]    ; 10.086 ; 10.086 ; 10.086 ; 10.086 ;
; A[11]       ; SRAM_DQ[5]    ; 10.086 ; 10.086 ; 10.086 ; 10.086 ;
; A[11]       ; SRAM_DQ[6]    ; 9.907  ; 9.907  ; 9.907  ; 9.907  ;
; A[11]       ; SRAM_DQ[7]    ; 10.063 ; 10.063 ; 10.063 ; 10.063 ;
; A[11]       ; SRAM_DQ[8]    ; 10.159 ; 10.159 ; 10.159 ; 10.159 ;
; A[11]       ; SRAM_DQ[9]    ; 10.159 ; 10.159 ; 10.159 ; 10.159 ;
; A[11]       ; SRAM_DQ[10]   ; 10.251 ; 10.251 ; 10.251 ; 10.251 ;
; A[11]       ; SRAM_DQ[11]   ; 10.149 ; 10.149 ; 10.149 ; 10.149 ;
; A[11]       ; SRAM_DQ[12]   ; 10.093 ; 10.093 ; 10.093 ; 10.093 ;
; A[11]       ; SRAM_DQ[13]   ; 10.261 ; 10.261 ; 10.261 ; 10.261 ;
; A[11]       ; SRAM_DQ[14]   ; 10.261 ; 10.261 ; 10.261 ; 10.261 ;
; A[11]       ; SRAM_DQ[15]   ; 10.252 ; 10.252 ; 10.252 ; 10.252 ;
; A[12]       ; D[0]          ; 12.596 ; 12.596 ; 12.596 ; 12.596 ;
; A[12]       ; D[1]          ; 12.510 ; 12.510 ; 12.510 ; 12.510 ;
; A[12]       ; D[2]          ; 11.749 ; 11.749 ; 11.749 ; 11.749 ;
; A[12]       ; D[3]          ; 12.568 ; 12.568 ; 12.568 ; 12.568 ;
; A[12]       ; D[4]          ; 12.132 ; 12.132 ; 12.132 ; 12.132 ;
; A[12]       ; D[5]          ; 12.343 ; 12.343 ; 12.343 ; 12.343 ;
; A[12]       ; D[6]          ; 12.521 ; 12.521 ; 12.521 ; 12.521 ;
; A[12]       ; D[7]          ; 11.645 ; 11.645 ; 11.645 ; 11.645 ;
; A[12]       ; FL_ADDR[12]   ; 5.641  ;        ;        ; 5.641  ;
; A[12]       ; FL_ADDR[14]   ; 7.706  ; 7.706  ; 7.706  ; 7.706  ;
; A[12]       ; FL_ADDR[15]   ; 7.710  ; 7.710  ; 7.710  ; 7.710  ;
; A[12]       ; FL_ADDR[16]   ; 8.046  ; 8.046  ; 8.046  ; 8.046  ;
; A[12]       ; FL_ADDR[17]   ; 9.014  ;        ;        ; 9.014  ;
; A[12]       ; FL_CE_N       ; 8.573  ; 8.397  ; 8.397  ; 8.573  ;
; A[12]       ; LEDG[0]       ;        ; 8.208  ; 8.208  ;        ;
; A[12]       ; LEDG[1]       ;        ; 9.854  ; 9.854  ;        ;
; A[12]       ; LEDG[2]       ; 8.488  ;        ;        ; 8.488  ;
; A[12]       ; LEDG[3]       ; 8.216  ;        ;        ; 8.216  ;
; A[12]       ; LEDG[4]       ; 9.038  ;        ;        ; 9.038  ;
; A[12]       ; LEDG[5]       ; 9.158  ;        ;        ; 9.158  ;
; A[12]       ; LEDG[6]       ; 9.331  ;        ;        ; 9.331  ;
; A[12]       ; LEDR[6]       ; 7.303  ; 8.276  ; 8.276  ; 7.303  ;
; A[12]       ; LEDR[8]       ; 6.580  ; 7.850  ; 7.850  ; 6.580  ;
; A[12]       ; SRAM_ADDR[12] ; 5.732  ;        ;        ; 5.732  ;
; A[12]       ; SRAM_CE_N     ; 10.055 ;        ;        ; 10.055 ;
; A[12]       ; SRAM_DQ[0]    ; 10.132 ; 10.132 ; 10.132 ; 10.132 ;
; A[12]       ; SRAM_DQ[1]    ; 10.142 ; 10.142 ; 10.142 ; 10.142 ;
; A[12]       ; SRAM_DQ[2]    ; 10.034 ; 10.034 ; 10.034 ; 10.034 ;
; A[12]       ; SRAM_DQ[3]    ; 10.044 ; 10.044 ; 10.044 ; 10.044 ;
; A[12]       ; SRAM_DQ[4]    ; 9.933  ; 9.933  ; 9.933  ; 9.933  ;
; A[12]       ; SRAM_DQ[5]    ; 9.933  ; 9.933  ; 9.933  ; 9.933  ;
; A[12]       ; SRAM_DQ[6]    ; 9.754  ; 9.754  ; 9.754  ; 9.754  ;
; A[12]       ; SRAM_DQ[7]    ; 9.910  ; 9.910  ; 9.910  ; 9.910  ;
; A[12]       ; SRAM_DQ[8]    ; 10.006 ; 10.006 ; 10.006 ; 10.006 ;
; A[12]       ; SRAM_DQ[9]    ; 10.006 ; 10.006 ; 10.006 ; 10.006 ;
; A[12]       ; SRAM_DQ[10]   ; 10.098 ; 10.098 ; 10.098 ; 10.098 ;
; A[12]       ; SRAM_DQ[11]   ; 9.996  ; 9.996  ; 9.996  ; 9.996  ;
; A[12]       ; SRAM_DQ[12]   ; 9.940  ; 9.940  ; 9.940  ; 9.940  ;
; A[12]       ; SRAM_DQ[13]   ; 10.108 ; 10.108 ; 10.108 ; 10.108 ;
; A[12]       ; SRAM_DQ[14]   ; 10.108 ; 10.108 ; 10.108 ; 10.108 ;
; A[12]       ; SRAM_DQ[15]   ; 10.099 ; 10.099 ; 10.099 ; 10.099 ;
; A[13]       ; D[0]          ; 13.034 ; 13.034 ; 13.034 ; 13.034 ;
; A[13]       ; D[1]          ; 12.948 ; 12.948 ; 12.948 ; 12.948 ;
; A[13]       ; D[2]          ; 12.187 ; 12.187 ; 12.187 ; 12.187 ;
; A[13]       ; D[3]          ; 13.006 ; 13.006 ; 13.006 ; 13.006 ;
; A[13]       ; D[4]          ; 12.570 ; 12.570 ; 12.570 ; 12.570 ;
; A[13]       ; D[5]          ; 12.781 ; 12.781 ; 12.781 ; 12.781 ;
; A[13]       ; D[6]          ; 12.959 ; 12.959 ; 12.959 ; 12.959 ;
; A[13]       ; D[7]          ; 12.083 ; 12.083 ; 12.083 ; 12.083 ;
; A[13]       ; FL_ADDR[13]   ; 5.599  ;        ;        ; 5.599  ;
; A[13]       ; FL_ADDR[14]   ; 8.144  ; 8.144  ; 8.144  ; 8.144  ;
; A[13]       ; FL_ADDR[15]   ; 8.148  ; 8.148  ; 8.148  ; 8.148  ;
; A[13]       ; FL_ADDR[16]   ; 8.484  ; 8.484  ; 8.484  ; 8.484  ;
; A[13]       ; FL_ADDR[17]   ; 9.452  ;        ;        ; 9.452  ;
; A[13]       ; FL_CE_N       ; 9.011  ; 8.835  ; 8.835  ; 9.011  ;
; A[13]       ; LEDG[0]       ;        ; 8.646  ; 8.646  ;        ;
; A[13]       ; LEDG[1]       ;        ; 10.292 ; 10.292 ;        ;
; A[13]       ; LEDG[2]       ; 8.926  ;        ;        ; 8.926  ;
; A[13]       ; LEDG[3]       ; 8.654  ;        ;        ; 8.654  ;
; A[13]       ; LEDG[4]       ; 9.476  ;        ;        ; 9.476  ;
; A[13]       ; LEDG[5]       ; 9.596  ;        ;        ; 9.596  ;
; A[13]       ; LEDG[6]       ; 9.769  ;        ;        ; 9.769  ;
; A[13]       ; LEDR[6]       ; 7.343  ; 8.714  ; 8.714  ; 7.343  ;
; A[13]       ; LEDR[8]       ; 6.841  ; 8.288  ; 8.288  ; 6.841  ;
; A[13]       ; SRAM_ADDR[13] ; 5.709  ;        ;        ; 5.709  ;
; A[13]       ; SRAM_CE_N     ; 10.493 ;        ;        ; 10.493 ;
; A[13]       ; SRAM_DQ[0]    ; 10.570 ; 10.570 ; 10.570 ; 10.570 ;
; A[13]       ; SRAM_DQ[1]    ; 10.580 ; 10.580 ; 10.580 ; 10.580 ;
; A[13]       ; SRAM_DQ[2]    ; 10.472 ; 10.472 ; 10.472 ; 10.472 ;
; A[13]       ; SRAM_DQ[3]    ; 10.482 ; 10.482 ; 10.482 ; 10.482 ;
; A[13]       ; SRAM_DQ[4]    ; 10.371 ; 10.371 ; 10.371 ; 10.371 ;
; A[13]       ; SRAM_DQ[5]    ; 10.371 ; 10.371 ; 10.371 ; 10.371 ;
; A[13]       ; SRAM_DQ[6]    ; 10.192 ; 10.192 ; 10.192 ; 10.192 ;
; A[13]       ; SRAM_DQ[7]    ; 10.348 ; 10.348 ; 10.348 ; 10.348 ;
; A[13]       ; SRAM_DQ[8]    ; 10.444 ; 10.444 ; 10.444 ; 10.444 ;
; A[13]       ; SRAM_DQ[9]    ; 10.444 ; 10.444 ; 10.444 ; 10.444 ;
; A[13]       ; SRAM_DQ[10]   ; 10.536 ; 10.536 ; 10.536 ; 10.536 ;
; A[13]       ; SRAM_DQ[11]   ; 10.434 ; 10.434 ; 10.434 ; 10.434 ;
; A[13]       ; SRAM_DQ[12]   ; 10.378 ; 10.378 ; 10.378 ; 10.378 ;
; A[13]       ; SRAM_DQ[13]   ; 10.546 ; 10.546 ; 10.546 ; 10.546 ;
; A[13]       ; SRAM_DQ[14]   ; 10.546 ; 10.546 ; 10.546 ; 10.546 ;
; A[13]       ; SRAM_DQ[15]   ; 10.537 ; 10.537 ; 10.537 ; 10.537 ;
; A[14]       ; D[0]          ; 12.974 ; 12.974 ; 12.974 ; 12.974 ;
; A[14]       ; D[1]          ; 12.888 ; 12.888 ; 12.888 ; 12.888 ;
; A[14]       ; D[2]          ; 12.127 ; 12.127 ; 12.127 ; 12.127 ;
; A[14]       ; D[3]          ; 12.946 ; 12.946 ; 12.946 ; 12.946 ;
; A[14]       ; D[4]          ; 12.510 ; 12.510 ; 12.510 ; 12.510 ;
; A[14]       ; D[5]          ; 12.721 ; 12.721 ; 12.721 ; 12.721 ;
; A[14]       ; D[6]          ; 12.899 ; 12.899 ; 12.899 ; 12.899 ;
; A[14]       ; D[7]          ; 12.023 ; 12.023 ; 12.023 ; 12.023 ;
; A[14]       ; FL_ADDR[14]   ; 8.084  ; 8.084  ; 8.084  ; 8.084  ;
; A[14]       ; FL_ADDR[15]   ; 8.088  ; 8.088  ; 8.088  ; 8.088  ;
; A[14]       ; FL_ADDR[16]   ; 8.424  ; 8.424  ; 8.424  ; 8.424  ;
; A[14]       ; FL_ADDR[17]   ; 9.392  ; 8.671  ; 8.671  ; 9.392  ;
; A[14]       ; FL_CE_N       ; 8.951  ; 8.775  ; 8.775  ; 8.951  ;
; A[14]       ; LEDG[0]       ; 7.865  ; 8.586  ; 8.586  ; 7.865  ;
; A[14]       ; LEDG[1]       ; 8.011  ; 10.232 ; 10.232 ; 8.011  ;
; A[14]       ; LEDG[2]       ; 8.866  ;        ;        ; 8.866  ;
; A[14]       ; LEDG[3]       ; 8.594  ; 7.873  ; 7.873  ; 8.594  ;
; A[14]       ; LEDG[4]       ; 9.416  ; 7.195  ; 7.195  ; 9.416  ;
; A[14]       ; LEDG[5]       ; 9.536  ; 7.327  ; 7.327  ; 9.536  ;
; A[14]       ; LEDG[6]       ; 9.709  ; 7.508  ; 7.508  ; 9.709  ;
; A[14]       ; LEDR[6]       ; 7.933  ; 8.654  ; 8.654  ; 7.933  ;
; A[14]       ; LEDR[8]       ; 7.507  ; 8.228  ; 8.228  ; 7.507  ;
; A[14]       ; SRAM_ADDR[14] ; 7.789  ; 7.789  ; 7.789  ; 7.789  ;
; A[14]       ; SRAM_ADDR[15] ; 7.929  ; 7.929  ; 7.929  ; 7.929  ;
; A[14]       ; SRAM_ADDR[16] ; 8.177  ; 8.177  ; 8.177  ; 8.177  ;
; A[14]       ; SRAM_ADDR[17] ; 8.129  ; 8.129  ; 8.129  ; 8.129  ;
; A[14]       ; SRAM_CE_N     ; 10.433 ; 8.212  ; 8.212  ; 10.433 ;
; A[14]       ; SRAM_DQ[0]    ; 10.510 ; 10.510 ; 10.510 ; 10.510 ;
; A[14]       ; SRAM_DQ[1]    ; 10.520 ; 10.520 ; 10.520 ; 10.520 ;
; A[14]       ; SRAM_DQ[2]    ; 10.412 ; 10.412 ; 10.412 ; 10.412 ;
; A[14]       ; SRAM_DQ[3]    ; 10.422 ; 10.422 ; 10.422 ; 10.422 ;
; A[14]       ; SRAM_DQ[4]    ; 10.311 ; 10.311 ; 10.311 ; 10.311 ;
; A[14]       ; SRAM_DQ[5]    ; 10.311 ; 10.311 ; 10.311 ; 10.311 ;
; A[14]       ; SRAM_DQ[6]    ; 10.132 ; 10.132 ; 10.132 ; 10.132 ;
; A[14]       ; SRAM_DQ[7]    ; 10.288 ; 10.288 ; 10.288 ; 10.288 ;
; A[14]       ; SRAM_DQ[8]    ; 10.384 ; 10.384 ; 10.384 ; 10.384 ;
; A[14]       ; SRAM_DQ[9]    ; 10.384 ; 10.384 ; 10.384 ; 10.384 ;
; A[14]       ; SRAM_DQ[10]   ; 10.476 ; 10.476 ; 10.476 ; 10.476 ;
; A[14]       ; SRAM_DQ[11]   ; 10.374 ; 10.374 ; 10.374 ; 10.374 ;
; A[14]       ; SRAM_DQ[12]   ; 10.318 ; 10.318 ; 10.318 ; 10.318 ;
; A[14]       ; SRAM_DQ[13]   ; 10.486 ; 10.486 ; 10.486 ; 10.486 ;
; A[14]       ; SRAM_DQ[14]   ; 10.486 ; 10.486 ; 10.486 ; 10.486 ;
; A[14]       ; SRAM_DQ[15]   ; 10.477 ; 10.477 ; 10.477 ; 10.477 ;
; A[14]       ; SRAM_LB_N     ; 8.180  ; 8.180  ; 8.180  ; 8.180  ;
; A[14]       ; SRAM_UB_N     ; 8.166  ; 8.166  ; 8.166  ; 8.166  ;
; A[15]       ; D[0]          ; 11.728 ; 11.728 ; 11.728 ; 11.728 ;
; A[15]       ; D[1]          ; 11.642 ; 11.642 ; 11.642 ; 11.642 ;
; A[15]       ; D[2]          ; 11.390 ; 10.914 ; 10.914 ; 11.390 ;
; A[15]       ; D[3]          ; 11.700 ; 11.700 ; 11.700 ; 11.700 ;
; A[15]       ; D[4]          ; 11.264 ; 11.264 ; 11.264 ; 11.264 ;
; A[15]       ; D[5]          ; 11.475 ; 11.475 ; 11.475 ; 11.475 ;
; A[15]       ; D[6]          ; 11.653 ; 11.653 ; 11.653 ; 11.653 ;
; A[15]       ; D[7]          ; 10.777 ; 10.777 ; 10.777 ; 10.777 ;
; A[15]       ; FL_ADDR[14]   ; 7.199  ; 7.199  ; 7.199  ; 7.199  ;
; A[15]       ; FL_ADDR[15]   ; 7.203  ; 7.203  ; 7.203  ; 7.203  ;
; A[15]       ; FL_ADDR[16]   ; 7.539  ; 7.539  ; 7.539  ; 7.539  ;
; A[15]       ; FL_ADDR[17]   ; 8.507  ; 8.507  ; 8.507  ; 8.507  ;
; A[15]       ; FL_CE_N       ; 8.066  ; 8.066  ; 8.066  ; 8.066  ;
; A[15]       ; LEDG[0]       ; 7.701  ; 7.701  ; 7.701  ; 7.701  ;
; A[15]       ; LEDG[1]       ; 7.849  ; 8.986  ; 8.986  ; 7.849  ;
; A[15]       ; LEDG[2]       ; 7.620  ;        ;        ; 7.620  ;
; A[15]       ; LEDG[3]       ; 7.709  ; 7.709  ; 7.709  ; 7.709  ;
; A[15]       ; LEDG[4]       ; 8.170  ; 7.033  ; 7.033  ; 8.170  ;
; A[15]       ; LEDG[5]       ; 8.290  ; 7.165  ; 7.165  ; 8.290  ;
; A[15]       ; LEDG[6]       ; 8.463  ; 7.346  ; 7.346  ; 8.463  ;
; A[15]       ; LEDR[6]       ; 7.769  ; 7.769  ; 7.769  ; 7.769  ;
; A[15]       ; LEDR[8]       ; 7.343  ; 7.343  ; 7.343  ; 7.343  ;
; A[15]       ; SRAM_ADDR[14] ; 6.702  ; 6.702  ; 6.702  ; 6.702  ;
; A[15]       ; SRAM_ADDR[15] ; 7.689  ; 7.689  ; 7.689  ; 7.689  ;
; A[15]       ; SRAM_ADDR[16] ; 8.035  ; 8.035  ; 8.035  ; 8.035  ;
; A[15]       ; SRAM_ADDR[17] ; 7.992  ; 7.992  ; 7.992  ; 7.992  ;
; A[15]       ; SRAM_CE_N     ; 9.187  ; 8.050  ; 8.050  ; 9.187  ;
; A[15]       ; SRAM_DQ[0]    ; 9.264  ; 9.264  ; 9.264  ; 9.264  ;
; A[15]       ; SRAM_DQ[1]    ; 9.274  ; 9.274  ; 9.274  ; 9.274  ;
; A[15]       ; SRAM_DQ[2]    ; 9.166  ; 9.166  ; 9.166  ; 9.166  ;
; A[15]       ; SRAM_DQ[3]    ; 9.176  ; 9.176  ; 9.176  ; 9.176  ;
; A[15]       ; SRAM_DQ[4]    ; 9.065  ; 9.065  ; 9.065  ; 9.065  ;
; A[15]       ; SRAM_DQ[5]    ; 9.065  ; 9.065  ; 9.065  ; 9.065  ;
; A[15]       ; SRAM_DQ[6]    ; 8.886  ; 8.886  ; 8.886  ; 8.886  ;
; A[15]       ; SRAM_DQ[7]    ; 9.042  ; 9.042  ; 9.042  ; 9.042  ;
; A[15]       ; SRAM_DQ[8]    ; 9.138  ; 9.138  ; 9.138  ; 9.138  ;
; A[15]       ; SRAM_DQ[9]    ; 9.138  ; 9.138  ; 9.138  ; 9.138  ;
; A[15]       ; SRAM_DQ[10]   ; 9.230  ; 9.230  ; 9.230  ; 9.230  ;
; A[15]       ; SRAM_DQ[11]   ; 9.128  ; 9.128  ; 9.128  ; 9.128  ;
; A[15]       ; SRAM_DQ[12]   ; 9.072  ; 9.072  ; 9.072  ; 9.072  ;
; A[15]       ; SRAM_DQ[13]   ; 9.240  ; 9.240  ; 9.240  ; 9.240  ;
; A[15]       ; SRAM_DQ[14]   ; 9.240  ; 9.240  ; 9.240  ; 9.240  ;
; A[15]       ; SRAM_DQ[15]   ; 9.231  ; 9.231  ; 9.231  ; 9.231  ;
; A[15]       ; SRAM_LB_N     ; 8.115  ; 8.115  ; 8.115  ; 8.115  ;
; A[15]       ; SRAM_UB_N     ; 8.101  ; 8.101  ; 8.101  ; 8.101  ;
; D[0]        ; SRAM_DQ[0]    ; 5.944  ;        ;        ; 5.944  ;
; D[0]        ; SRAM_DQ[8]    ; 5.916  ;        ;        ; 5.916  ;
; D[1]        ; SRAM_DQ[1]    ; 5.865  ;        ;        ; 5.865  ;
; D[1]        ; SRAM_DQ[9]    ; 5.875  ;        ;        ; 5.875  ;
; D[2]        ; SRAM_DQ[2]    ; 5.720  ;        ;        ; 5.720  ;
; D[2]        ; SRAM_DQ[10]   ; 5.691  ;        ;        ; 5.691  ;
; D[3]        ; SRAM_DQ[3]    ; 6.590  ;        ;        ; 6.590  ;
; D[3]        ; SRAM_DQ[11]   ; 6.548  ;        ;        ; 6.548  ;
; D[4]        ; SRAM_DQ[4]    ; 5.668  ;        ;        ; 5.668  ;
; D[4]        ; SRAM_DQ[12]   ; 5.610  ;        ;        ; 5.610  ;
; D[5]        ; SRAM_DQ[5]    ; 5.542  ;        ;        ; 5.542  ;
; D[5]        ; SRAM_DQ[13]   ; 5.527  ;        ;        ; 5.527  ;
; D[6]        ; SRAM_DQ[6]    ; 5.594  ;        ;        ; 5.594  ;
; D[6]        ; SRAM_DQ[14]   ; 5.568  ;        ;        ; 5.568  ;
; D[7]        ; SRAM_DQ[7]    ; 5.740  ;        ;        ; 5.740  ;
; D[7]        ; SRAM_DQ[15]   ; 5.357  ;        ;        ; 5.357  ;
; FL_DQ[0]    ; D[0]          ; 7.600  ;        ;        ; 7.600  ;
; FL_DQ[1]    ; D[1]          ; 7.336  ;        ;        ; 7.336  ;
; FL_DQ[2]    ; D[2]          ; 7.461  ;        ;        ; 7.461  ;
; FL_DQ[3]    ; D[3]          ; 7.402  ;        ;        ; 7.402  ;
; FL_DQ[4]    ; D[4]          ; 7.299  ;        ;        ; 7.299  ;
; FL_DQ[5]    ; D[5]          ; 7.550  ; 7.550  ; 7.550  ; 7.550  ;
; FL_DQ[6]    ; D[6]          ; 7.864  ; 7.864  ; 7.864  ; 7.864  ;
; FL_DQ[7]    ; D[7]          ; 6.870  ; 6.870  ; 6.870  ; 6.870  ;
; IORQ_n      ; BUSDIR_n      ; 6.601  ;        ;        ; 6.601  ;
; IORQ_n      ; D[0]          ; 9.665  ; 9.665  ; 9.665  ; 9.665  ;
; IORQ_n      ; D[1]          ; 9.330  ; 9.330  ; 9.330  ; 9.330  ;
; IORQ_n      ; D[2]          ; 9.007  ; 9.007  ; 9.007  ; 9.007  ;
; IORQ_n      ; D[3]          ; 9.134  ; 9.134  ; 9.134  ; 9.134  ;
; IORQ_n      ; D[4]          ; 8.820  ; 8.820  ; 8.820  ; 8.820  ;
; IORQ_n      ; D[5]          ; 7.866  ; 7.428  ; 7.428  ; 7.866  ;
; IORQ_n      ; D[6]          ; 7.859  ; 7.433  ; 7.433  ; 7.859  ;
; IORQ_n      ; D[7]          ; 7.436  ; 7.436  ; 7.436  ; 7.436  ;
; IORQ_n      ; U1OE_n        ; 6.877  ;        ;        ; 6.877  ;
; KEY[0]      ; LEDG[7]       ;        ; 5.500  ; 5.500  ;        ;
; KEY[0]      ; LEDR[9]       ;        ; 5.445  ; 5.445  ;        ;
; M1_n        ; BUSDIR_n      ;        ; 6.810  ; 6.810  ;        ;
; M1_n        ; D[0]          ; 9.875  ; 9.875  ; 9.875  ; 9.875  ;
; M1_n        ; D[1]          ; 9.540  ; 9.540  ; 9.540  ; 9.540  ;
; M1_n        ; D[2]          ; 9.217  ; 9.217  ; 9.217  ; 9.217  ;
; M1_n        ; D[3]          ; 9.344  ; 9.344  ; 9.344  ; 9.344  ;
; M1_n        ; D[4]          ; 9.030  ; 9.030  ; 9.030  ; 9.030  ;
; M1_n        ; D[5]          ; 7.637  ; 8.075  ; 8.075  ; 7.637  ;
; M1_n        ; D[6]          ; 7.642  ; 8.068  ; 8.068  ; 7.642  ;
; M1_n        ; D[7]          ; 7.645  ; 7.645  ; 7.645  ; 7.645  ;
; M1_n        ; U1OE_n        ;        ; 7.082  ; 7.082  ;        ;
; RD_n        ; BUSDIR_n      ; 6.848  ;        ;        ; 6.848  ;
; RD_n        ; D[0]          ; 9.911  ; 9.911  ; 9.911  ; 9.911  ;
; RD_n        ; D[1]          ; 9.576  ; 9.576  ; 9.576  ; 9.576  ;
; RD_n        ; D[2]          ; 9.253  ; 9.253  ; 9.253  ; 9.253  ;
; RD_n        ; D[3]          ; 9.380  ; 9.380  ; 9.380  ; 9.380  ;
; RD_n        ; D[4]          ; 9.066  ; 9.066  ; 9.066  ; 9.066  ;
; RD_n        ; D[5]          ; 9.239  ; 9.239  ; 9.239  ; 9.239  ;
; RD_n        ; D[6]          ; 9.471  ; 9.471  ; 9.471  ; 9.471  ;
; RD_n        ; D[7]          ; 8.477  ; 8.477  ; 8.477  ; 8.477  ;
; RD_n        ; FL_CE_N       ; 6.699  ;        ;        ; 6.699  ;
; RD_n        ; FL_OE_N       ; 5.694  ;        ;        ; 5.694  ;
; RD_n        ; U1OE_n        ; 7.092  ;        ;        ; 7.092  ;
; RESET_n     ; LEDG[7]       ;        ; 6.033  ; 6.033  ;        ;
; RESET_n     ; LEDR[9]       ;        ; 5.978  ; 5.978  ;        ;
; SLTSL_n     ; D[0]          ; 10.535 ; 10.535 ; 10.535 ; 10.535 ;
; SLTSL_n     ; D[1]          ; 10.449 ; 10.449 ; 10.449 ; 10.449 ;
; SLTSL_n     ; D[2]          ; 10.332 ; 9.856  ; 9.856  ; 10.332 ;
; SLTSL_n     ; D[3]          ; 10.507 ; 10.507 ; 10.507 ; 10.507 ;
; SLTSL_n     ; D[4]          ; 10.071 ; 10.071 ; 10.071 ; 10.071 ;
; SLTSL_n     ; D[5]          ; 10.273 ; 10.273 ; 10.273 ; 10.273 ;
; SLTSL_n     ; D[6]          ; 10.505 ; 10.505 ; 10.505 ; 10.505 ;
; SLTSL_n     ; D[7]          ; 9.544  ; 9.544  ; 9.544  ; 9.544  ;
; SLTSL_n     ; FL_ADDR[14]   ; 7.032  ; 7.032  ; 7.032  ; 7.032  ;
; SLTSL_n     ; FL_ADDR[15]   ; 7.036  ; 7.036  ; 7.036  ; 7.036  ;
; SLTSL_n     ; FL_ADDR[16]   ; 7.372  ; 7.372  ; 7.372  ; 7.372  ;
; SLTSL_n     ; FL_ADDR[17]   ; 8.340  ;        ;        ; 8.340  ;
; SLTSL_n     ; FL_CE_N       ; 7.899  ; 7.723  ; 7.723  ; 7.899  ;
; SLTSL_n     ; LEDG[0]       ;        ; 7.534  ; 7.534  ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 7.506  ; 7.506  ;        ;
; SLTSL_n     ; LEDG[3]       ; 7.542  ;        ;        ; 7.542  ;
; SLTSL_n     ; LEDG[4]       ; 6.690  ;        ;        ; 6.690  ;
; SLTSL_n     ; LEDG[5]       ; 6.803  ;        ;        ; 6.803  ;
; SLTSL_n     ; LEDG[6]       ; 6.984  ;        ;        ; 6.984  ;
; SLTSL_n     ; LEDR[6]       ;        ; 7.602  ; 7.602  ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 7.176  ; 7.176  ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 7.707  ;        ;        ; 7.707  ;
; SLTSL_n     ; SRAM_DQ[0]    ; 7.784  ; 7.784  ; 7.784  ; 7.784  ;
; SLTSL_n     ; SRAM_DQ[1]    ; 7.794  ; 7.794  ; 7.794  ; 7.794  ;
; SLTSL_n     ; SRAM_DQ[2]    ; 7.686  ; 7.686  ; 7.686  ; 7.686  ;
; SLTSL_n     ; SRAM_DQ[3]    ; 7.696  ; 7.696  ; 7.696  ; 7.696  ;
; SLTSL_n     ; SRAM_DQ[4]    ; 7.585  ; 7.585  ; 7.585  ; 7.585  ;
; SLTSL_n     ; SRAM_DQ[5]    ; 7.585  ; 7.585  ; 7.585  ; 7.585  ;
; SLTSL_n     ; SRAM_DQ[6]    ; 7.406  ; 7.406  ; 7.406  ; 7.406  ;
; SLTSL_n     ; SRAM_DQ[7]    ; 7.562  ; 7.562  ; 7.562  ; 7.562  ;
; SLTSL_n     ; SRAM_DQ[8]    ; 7.658  ; 7.658  ; 7.658  ; 7.658  ;
; SLTSL_n     ; SRAM_DQ[9]    ; 7.658  ; 7.658  ; 7.658  ; 7.658  ;
; SLTSL_n     ; SRAM_DQ[10]   ; 7.750  ; 7.750  ; 7.750  ; 7.750  ;
; SLTSL_n     ; SRAM_DQ[11]   ; 7.648  ; 7.648  ; 7.648  ; 7.648  ;
; SLTSL_n     ; SRAM_DQ[12]   ; 7.592  ; 7.592  ; 7.592  ; 7.592  ;
; SLTSL_n     ; SRAM_DQ[13]   ; 7.760  ; 7.760  ; 7.760  ; 7.760  ;
; SLTSL_n     ; SRAM_DQ[14]   ; 7.760  ; 7.760  ; 7.760  ; 7.760  ;
; SLTSL_n     ; SRAM_DQ[15]   ; 7.751  ; 7.751  ; 7.751  ; 7.751  ;
; SLTSL_n     ; U1OE_n        ; 7.436  ;        ;        ; 7.436  ;
; SRAM_DQ[0]  ; D[0]          ; 7.658  ;        ;        ; 7.658  ;
; SRAM_DQ[1]  ; D[1]          ; 7.782  ; 7.782  ; 7.782  ; 7.782  ;
; SRAM_DQ[2]  ; D[2]          ; 7.352  ;        ;        ; 7.352  ;
; SRAM_DQ[3]  ; D[3]          ; 7.658  ;        ;        ; 7.658  ;
; SRAM_DQ[4]  ; D[4]          ; 7.258  ; 7.258  ; 7.258  ; 7.258  ;
; SRAM_DQ[5]  ; D[5]          ; 7.259  ;        ;        ; 7.259  ;
; SRAM_DQ[6]  ; D[6]          ; 7.207  ;        ;        ; 7.207  ;
; SRAM_DQ[7]  ; D[7]          ; 6.333  ;        ;        ; 6.333  ;
; SRAM_DQ[8]  ; D[0]          ; 7.835  ; 7.835  ; 7.835  ; 7.835  ;
; SRAM_DQ[9]  ; D[1]          ; 7.612  ;        ;        ; 7.612  ;
; SRAM_DQ[10] ; D[2]          ; 7.552  ;        ;        ; 7.552  ;
; SRAM_DQ[11] ; D[3]          ; 7.946  ; 7.946  ; 7.946  ; 7.946  ;
; SRAM_DQ[12] ; D[4]          ; 7.245  ;        ;        ; 7.245  ;
; SRAM_DQ[13] ; D[5]          ; 7.270  ;        ;        ; 7.270  ;
; SRAM_DQ[14] ; D[6]          ; 7.224  ;        ;        ; 7.224  ;
; SRAM_DQ[15] ; D[7]          ; 6.473  ;        ;        ; 6.473  ;
; SW[0]       ; D[1]          ;        ; 4.803  ; 4.803  ;        ;
; SW[0]       ; LEDR[0]       ; 2.289  ;        ;        ; 2.289  ;
; SW[1]       ; D[1]          ; 5.149  ; 5.149  ; 5.149  ; 5.149  ;
; SW[1]       ; LEDR[1]       ; 2.423  ;        ;        ; 2.423  ;
; SW[2]       ; D[2]          ;        ; 4.950  ; 4.950  ;        ;
; SW[2]       ; LEDR[2]       ; 2.611  ;        ;        ; 2.611  ;
; SW[3]       ; D[2]          ;        ; 4.684  ; 4.684  ;        ;
; SW[3]       ; LEDR[3]       ; 2.540  ;        ;        ; 2.540  ;
; SW[7]       ; D[1]          ; 4.871  ;        ;        ; 4.871  ;
; SW[8]       ; D[0]          ; 6.463  ; 6.463  ; 6.463  ; 6.463  ;
; SW[8]       ; D[1]          ; 6.377  ; 6.377  ; 6.377  ; 6.377  ;
; SW[8]       ; D[2]          ; 5.616  ; 5.616  ; 5.616  ; 5.616  ;
; SW[8]       ; D[3]          ; 6.435  ; 6.435  ; 6.435  ; 6.435  ;
; SW[8]       ; D[4]          ; 5.999  ; 5.999  ; 5.999  ; 5.999  ;
; SW[8]       ; D[5]          ; 6.135  ; 6.135  ; 6.135  ; 6.135  ;
; SW[8]       ; D[6]          ; 6.313  ; 6.313  ; 6.313  ; 6.313  ;
; SW[8]       ; D[7]          ; 5.437  ; 5.437  ; 5.437  ; 5.437  ;
; SW[8]       ; LEDG[1]       ; 3.725  ;        ;        ; 3.725  ;
; SW[8]       ; SRAM_CE_N     ;        ; 3.926  ; 3.926  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 3.887  ; 3.887  ; 3.887  ; 3.887  ;
; SW[8]       ; SRAM_DQ[1]    ; 3.897  ; 3.897  ; 3.897  ; 3.897  ;
; SW[8]       ; SRAM_DQ[2]    ; 3.789  ; 3.789  ; 3.789  ; 3.789  ;
; SW[8]       ; SRAM_DQ[3]    ; 3.799  ; 3.799  ; 3.799  ; 3.799  ;
; SW[8]       ; SRAM_DQ[4]    ; 3.688  ; 3.688  ; 3.688  ; 3.688  ;
; SW[8]       ; SRAM_DQ[5]    ; 3.688  ; 3.688  ; 3.688  ; 3.688  ;
; SW[8]       ; SRAM_DQ[6]    ; 3.509  ; 3.509  ; 3.509  ; 3.509  ;
; SW[8]       ; SRAM_DQ[7]    ; 3.665  ; 3.665  ; 3.665  ; 3.665  ;
; SW[8]       ; SRAM_DQ[8]    ; 3.753  ; 3.753  ; 3.753  ; 3.753  ;
; SW[8]       ; SRAM_DQ[9]    ; 3.753  ; 3.753  ; 3.753  ; 3.753  ;
; SW[8]       ; SRAM_DQ[10]   ; 3.845  ; 3.845  ; 3.845  ; 3.845  ;
; SW[8]       ; SRAM_DQ[11]   ; 3.743  ; 3.743  ; 3.743  ; 3.743  ;
; SW[8]       ; SRAM_DQ[12]   ; 3.687  ; 3.687  ; 3.687  ; 3.687  ;
; SW[8]       ; SRAM_DQ[13]   ; 3.855  ; 3.855  ; 3.855  ; 3.855  ;
; SW[8]       ; SRAM_DQ[14]   ; 3.855  ; 3.855  ; 3.855  ; 3.855  ;
; SW[8]       ; SRAM_DQ[15]   ; 3.846  ; 3.846  ; 3.846  ; 3.846  ;
; SW[9]       ; D[0]          ; 8.006  ; 8.006  ; 8.006  ; 8.006  ;
; SW[9]       ; D[1]          ; 7.920  ; 7.920  ; 7.920  ; 7.920  ;
; SW[9]       ; D[2]          ; 7.327  ; 7.803  ; 7.803  ; 7.327  ;
; SW[9]       ; D[3]          ; 7.978  ; 7.978  ; 7.978  ; 7.978  ;
; SW[9]       ; D[4]          ; 7.542  ; 7.542  ; 7.542  ; 7.542  ;
; SW[9]       ; D[5]          ; 7.744  ; 7.744  ; 7.744  ; 7.744  ;
; SW[9]       ; D[6]          ; 7.976  ; 7.976  ; 7.976  ; 7.976  ;
; SW[9]       ; D[7]          ; 7.015  ; 7.015  ; 7.015  ; 7.015  ;
; SW[9]       ; FL_ADDR[14]   ; 4.503  ; 4.503  ; 4.503  ; 4.503  ;
; SW[9]       ; FL_ADDR[15]   ; 4.507  ; 4.507  ; 4.507  ; 4.507  ;
; SW[9]       ; FL_ADDR[16]   ; 4.843  ; 4.843  ; 4.843  ; 4.843  ;
; SW[9]       ; FL_ADDR[17]   ;        ; 5.811  ; 5.811  ;        ;
; SW[9]       ; FL_CE_N       ; 5.194  ; 5.370  ; 5.370  ; 5.194  ;
; SW[9]       ; LEDG[0]       ; 5.005  ;        ;        ; 5.005  ;
; SW[9]       ; LEDG[1]       ; 4.977  ;        ;        ; 4.977  ;
; SW[9]       ; LEDG[3]       ;        ; 5.013  ; 5.013  ;        ;
; SW[9]       ; LEDG[4]       ;        ; 4.161  ; 4.161  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 4.274  ; 4.274  ;        ;
; SW[9]       ; LEDG[6]       ;        ; 4.455  ; 4.455  ;        ;
; SW[9]       ; LEDR[6]       ; 5.073  ;        ;        ; 5.073  ;
; SW[9]       ; LEDR[8]       ; 4.647  ;        ;        ; 4.647  ;
; SW[9]       ; SRAM_CE_N     ;        ; 5.178  ; 5.178  ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 5.255  ; 5.255  ; 5.255  ; 5.255  ;
; SW[9]       ; SRAM_DQ[1]    ; 5.265  ; 5.265  ; 5.265  ; 5.265  ;
; SW[9]       ; SRAM_DQ[2]    ; 5.157  ; 5.157  ; 5.157  ; 5.157  ;
; SW[9]       ; SRAM_DQ[3]    ; 5.167  ; 5.167  ; 5.167  ; 5.167  ;
; SW[9]       ; SRAM_DQ[4]    ; 5.056  ; 5.056  ; 5.056  ; 5.056  ;
; SW[9]       ; SRAM_DQ[5]    ; 5.056  ; 5.056  ; 5.056  ; 5.056  ;
; SW[9]       ; SRAM_DQ[6]    ; 4.877  ; 4.877  ; 4.877  ; 4.877  ;
; SW[9]       ; SRAM_DQ[7]    ; 5.033  ; 5.033  ; 5.033  ; 5.033  ;
; SW[9]       ; SRAM_DQ[8]    ; 5.129  ; 5.129  ; 5.129  ; 5.129  ;
; SW[9]       ; SRAM_DQ[9]    ; 5.129  ; 5.129  ; 5.129  ; 5.129  ;
; SW[9]       ; SRAM_DQ[10]   ; 5.221  ; 5.221  ; 5.221  ; 5.221  ;
; SW[9]       ; SRAM_DQ[11]   ; 5.119  ; 5.119  ; 5.119  ; 5.119  ;
; SW[9]       ; SRAM_DQ[12]   ; 5.063  ; 5.063  ; 5.063  ; 5.063  ;
; SW[9]       ; SRAM_DQ[13]   ; 5.231  ; 5.231  ; 5.231  ; 5.231  ;
; SW[9]       ; SRAM_DQ[14]   ; 5.231  ; 5.231  ; 5.231  ; 5.231  ;
; SW[9]       ; SRAM_DQ[15]   ; 5.222  ; 5.222  ; 5.222  ; 5.222  ;
; SW[9]       ; U1OE_n        ;        ; 4.907  ; 4.907  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 6.893  ; 6.893  ; 6.893  ; 6.893  ;
; WR_n        ; SRAM_DQ[1]    ; 6.903  ; 6.903  ; 6.903  ; 6.903  ;
; WR_n        ; SRAM_DQ[2]    ; 6.795  ; 6.795  ; 6.795  ; 6.795  ;
; WR_n        ; SRAM_DQ[3]    ; 6.805  ; 6.805  ; 6.805  ; 6.805  ;
; WR_n        ; SRAM_DQ[4]    ; 6.694  ; 6.694  ; 6.694  ; 6.694  ;
; WR_n        ; SRAM_DQ[5]    ; 6.694  ; 6.694  ; 6.694  ; 6.694  ;
; WR_n        ; SRAM_DQ[6]    ; 6.515  ; 6.515  ; 6.515  ; 6.515  ;
; WR_n        ; SRAM_DQ[7]    ; 6.671  ; 6.671  ; 6.671  ; 6.671  ;
; WR_n        ; SRAM_DQ[8]    ; 6.759  ; 6.759  ; 6.759  ; 6.759  ;
; WR_n        ; SRAM_DQ[9]    ; 6.759  ; 6.759  ; 6.759  ; 6.759  ;
; WR_n        ; SRAM_DQ[10]   ; 6.851  ; 6.851  ; 6.851  ; 6.851  ;
; WR_n        ; SRAM_DQ[11]   ; 6.749  ; 6.749  ; 6.749  ; 6.749  ;
; WR_n        ; SRAM_DQ[12]   ; 6.693  ; 6.693  ; 6.693  ; 6.693  ;
; WR_n        ; SRAM_DQ[13]   ; 6.861  ; 6.861  ; 6.861  ; 6.861  ;
; WR_n        ; SRAM_DQ[14]   ; 6.861  ; 6.861  ; 6.861  ; 6.861  ;
; WR_n        ; SRAM_DQ[15]   ; 6.852  ; 6.852  ; 6.852  ; 6.852  ;
; WR_n        ; SRAM_WE_N     ; 5.552  ;        ;        ; 5.552  ;
; WR_n        ; U1OE_n        ; 7.384  ;        ;        ; 7.384  ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 8.110  ; 8.294  ; 8.294  ; 8.110  ;
; A[0]        ; D[1]          ; 7.683  ; 8.287  ; 8.287  ; 7.683  ;
; A[0]        ; D[2]          ; 7.885  ; 8.216  ; 8.216  ; 7.885  ;
; A[0]        ; D[3]          ; 8.126  ; 8.126  ; 8.126  ; 8.126  ;
; A[0]        ; D[4]          ; 8.126  ; 8.126  ; 8.126  ; 8.126  ;
; A[0]        ; D[5]          ; 7.942  ; 7.942  ; 7.942  ; 7.942  ;
; A[0]        ; D[6]          ; 7.947  ; 7.947  ; 7.947  ; 7.947  ;
; A[0]        ; D[7]          ; 7.523  ; 7.675  ; 7.675  ; 7.523  ;
; A[0]        ; FL_ADDR[0]    ; 5.902  ;        ;        ; 5.902  ;
; A[0]        ; FL_ADDR[14]   ; 6.944  ; 6.944  ; 6.944  ; 6.944  ;
; A[0]        ; FL_ADDR[15]   ; 6.948  ; 6.948  ; 6.948  ; 6.948  ;
; A[0]        ; FL_ADDR[16]   ; 7.284  ; 7.284  ; 7.284  ; 7.284  ;
; A[0]        ; FL_ADDR[17]   ; 8.252  ;        ;        ; 8.252  ;
; A[0]        ; FL_CE_N       ; 7.811  ; 7.588  ; 7.588  ; 7.811  ;
; A[0]        ; LEDG[0]       ;        ; 7.446  ; 7.446  ;        ;
; A[0]        ; LEDG[1]       ;        ; 9.092  ; 9.092  ;        ;
; A[0]        ; LEDG[2]       ; 7.726  ;        ;        ; 7.726  ;
; A[0]        ; LEDG[3]       ; 7.454  ;        ;        ; 7.454  ;
; A[0]        ; LEDG[4]       ; 8.276  ;        ;        ; 8.276  ;
; A[0]        ; LEDG[5]       ; 8.396  ;        ;        ; 8.396  ;
; A[0]        ; LEDG[6]       ; 8.569  ;        ;        ; 8.569  ;
; A[0]        ; LEDR[6]       ;        ; 7.514  ; 7.514  ;        ;
; A[0]        ; LEDR[8]       ;        ; 7.088  ; 7.088  ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 5.858  ;        ;        ; 5.858  ;
; A[0]        ; SRAM_CE_N     ; 9.293  ;        ;        ; 9.293  ;
; A[0]        ; SRAM_DQ[0]    ; 9.370  ; 9.370  ; 9.370  ; 9.370  ;
; A[0]        ; SRAM_DQ[1]    ; 9.380  ; 9.380  ; 9.380  ; 9.380  ;
; A[0]        ; SRAM_DQ[2]    ; 9.272  ; 9.272  ; 9.272  ; 9.272  ;
; A[0]        ; SRAM_DQ[3]    ; 9.282  ; 9.282  ; 9.282  ; 9.282  ;
; A[0]        ; SRAM_DQ[4]    ; 9.171  ; 9.171  ; 9.171  ; 9.171  ;
; A[0]        ; SRAM_DQ[5]    ; 9.171  ; 9.171  ; 9.171  ; 9.171  ;
; A[0]        ; SRAM_DQ[6]    ; 8.992  ; 8.992  ; 8.992  ; 8.992  ;
; A[0]        ; SRAM_DQ[7]    ; 9.148  ; 9.148  ; 9.148  ; 9.148  ;
; A[0]        ; SRAM_DQ[8]    ; 9.244  ; 9.244  ; 9.244  ; 9.244  ;
; A[0]        ; SRAM_DQ[9]    ; 9.244  ; 9.244  ; 9.244  ; 9.244  ;
; A[0]        ; SRAM_DQ[10]   ; 9.336  ; 9.336  ; 9.336  ; 9.336  ;
; A[0]        ; SRAM_DQ[11]   ; 9.234  ; 9.234  ; 9.234  ; 9.234  ;
; A[0]        ; SRAM_DQ[12]   ; 9.178  ; 9.178  ; 9.178  ; 9.178  ;
; A[0]        ; SRAM_DQ[13]   ; 9.346  ; 9.346  ; 9.346  ; 9.346  ;
; A[0]        ; SRAM_DQ[14]   ; 9.346  ; 9.346  ; 9.346  ; 9.346  ;
; A[0]        ; SRAM_DQ[15]   ; 9.337  ; 9.337  ; 9.337  ; 9.337  ;
; A[1]        ; D[0]          ; 8.409  ; 8.394  ; 8.394  ; 8.409  ;
; A[1]        ; D[1]          ; 8.402  ; 7.967  ; 7.967  ; 8.402  ;
; A[1]        ; D[2]          ; 8.377  ; 8.169  ; 8.169  ; 8.377  ;
; A[1]        ; D[3]          ; 8.241  ; 8.241  ; 8.241  ; 8.241  ;
; A[1]        ; D[4]          ; 8.241  ; 8.241  ; 8.241  ; 8.241  ;
; A[1]        ; D[5]          ; 8.057  ; 8.057  ; 8.057  ; 8.057  ;
; A[1]        ; D[6]          ; 8.062  ; 8.062  ; 8.062  ; 8.062  ;
; A[1]        ; D[7]          ; 7.638  ; 7.925  ; 7.925  ; 7.638  ;
; A[1]        ; FL_ADDR[1]    ; 5.669  ;        ;        ; 5.669  ;
; A[1]        ; FL_ADDR[14]   ; 7.059  ; 7.059  ; 7.059  ; 7.059  ;
; A[1]        ; FL_ADDR[15]   ; 7.063  ; 7.063  ; 7.063  ; 7.063  ;
; A[1]        ; FL_ADDR[16]   ; 7.399  ; 7.399  ; 7.399  ; 7.399  ;
; A[1]        ; FL_ADDR[17]   ; 8.367  ;        ;        ; 8.367  ;
; A[1]        ; FL_CE_N       ; 7.926  ; 7.703  ; 7.703  ; 7.926  ;
; A[1]        ; LEDG[0]       ;        ; 7.561  ; 7.561  ;        ;
; A[1]        ; LEDG[1]       ;        ; 9.207  ; 9.207  ;        ;
; A[1]        ; LEDG[2]       ; 7.841  ;        ;        ; 7.841  ;
; A[1]        ; LEDG[3]       ; 7.569  ;        ;        ; 7.569  ;
; A[1]        ; LEDG[4]       ; 8.391  ;        ;        ; 8.391  ;
; A[1]        ; LEDG[5]       ; 8.511  ;        ;        ; 8.511  ;
; A[1]        ; LEDG[6]       ; 8.684  ;        ;        ; 8.684  ;
; A[1]        ; LEDR[6]       ;        ; 7.629  ; 7.629  ;        ;
; A[1]        ; LEDR[8]       ;        ; 7.203  ; 7.203  ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 5.826  ;        ;        ; 5.826  ;
; A[1]        ; SRAM_CE_N     ; 9.408  ;        ;        ; 9.408  ;
; A[1]        ; SRAM_DQ[0]    ; 9.485  ; 9.485  ; 9.485  ; 9.485  ;
; A[1]        ; SRAM_DQ[1]    ; 9.495  ; 9.495  ; 9.495  ; 9.495  ;
; A[1]        ; SRAM_DQ[2]    ; 9.387  ; 9.387  ; 9.387  ; 9.387  ;
; A[1]        ; SRAM_DQ[3]    ; 9.397  ; 9.397  ; 9.397  ; 9.397  ;
; A[1]        ; SRAM_DQ[4]    ; 9.286  ; 9.286  ; 9.286  ; 9.286  ;
; A[1]        ; SRAM_DQ[5]    ; 9.286  ; 9.286  ; 9.286  ; 9.286  ;
; A[1]        ; SRAM_DQ[6]    ; 9.107  ; 9.107  ; 9.107  ; 9.107  ;
; A[1]        ; SRAM_DQ[7]    ; 9.263  ; 9.263  ; 9.263  ; 9.263  ;
; A[1]        ; SRAM_DQ[8]    ; 9.359  ; 9.359  ; 9.359  ; 9.359  ;
; A[1]        ; SRAM_DQ[9]    ; 9.359  ; 9.359  ; 9.359  ; 9.359  ;
; A[1]        ; SRAM_DQ[10]   ; 9.451  ; 9.451  ; 9.451  ; 9.451  ;
; A[1]        ; SRAM_DQ[11]   ; 9.349  ; 9.349  ; 9.349  ; 9.349  ;
; A[1]        ; SRAM_DQ[12]   ; 9.293  ; 9.293  ; 9.293  ; 9.293  ;
; A[1]        ; SRAM_DQ[13]   ; 9.461  ; 9.461  ; 9.461  ; 9.461  ;
; A[1]        ; SRAM_DQ[14]   ; 9.461  ; 9.461  ; 9.461  ; 9.461  ;
; A[1]        ; SRAM_DQ[15]   ; 9.452  ; 9.452  ; 9.452  ; 9.452  ;
; A[3]        ; BUSDIR_n      ;        ; 7.035  ; 7.035  ;        ;
; A[3]        ; D[0]          ; 8.200  ; 8.154  ; 8.154  ; 8.200  ;
; A[3]        ; D[1]          ; 8.193  ; 7.727  ; 7.727  ; 8.193  ;
; A[3]        ; D[2]          ; 8.168  ; 7.929  ; 7.929  ; 8.168  ;
; A[3]        ; D[3]          ; 8.032  ; 8.032  ; 8.032  ; 8.032  ;
; A[3]        ; D[4]          ; 8.032  ; 8.032  ; 8.032  ; 8.032  ;
; A[3]        ; D[5]          ; 7.848  ; 7.848  ; 7.848  ; 7.848  ;
; A[3]        ; D[6]          ; 7.853  ; 7.853  ; 7.853  ; 7.853  ;
; A[3]        ; D[7]          ; 7.429  ; 7.539  ; 7.539  ; 7.429  ;
; A[3]        ; FL_ADDR[3]    ; 5.118  ;        ;        ; 5.118  ;
; A[3]        ; FL_ADDR[14]   ; 6.850  ; 6.850  ; 6.850  ; 6.850  ;
; A[3]        ; FL_ADDR[15]   ; 6.854  ; 6.854  ; 6.854  ; 6.854  ;
; A[3]        ; FL_ADDR[16]   ; 7.190  ; 7.190  ; 7.190  ; 7.190  ;
; A[3]        ; FL_ADDR[17]   ; 8.158  ;        ;        ; 8.158  ;
; A[3]        ; FL_CE_N       ; 7.717  ; 7.494  ; 7.494  ; 7.717  ;
; A[3]        ; LEDG[0]       ;        ; 7.352  ; 7.352  ;        ;
; A[3]        ; LEDG[1]       ;        ; 8.998  ; 8.998  ;        ;
; A[3]        ; LEDG[2]       ; 7.632  ;        ;        ; 7.632  ;
; A[3]        ; LEDG[3]       ; 7.360  ;        ;        ; 7.360  ;
; A[3]        ; LEDG[4]       ; 8.182  ;        ;        ; 8.182  ;
; A[3]        ; LEDG[5]       ; 8.302  ;        ;        ; 8.302  ;
; A[3]        ; LEDG[6]       ; 8.475  ;        ;        ; 8.475  ;
; A[3]        ; LEDR[6]       ;        ; 7.420  ; 7.420  ;        ;
; A[3]        ; LEDR[8]       ;        ; 6.994  ; 6.994  ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 5.660  ;        ;        ; 5.660  ;
; A[3]        ; SRAM_CE_N     ; 9.199  ;        ;        ; 9.199  ;
; A[3]        ; SRAM_DQ[0]    ; 9.276  ; 9.276  ; 9.276  ; 9.276  ;
; A[3]        ; SRAM_DQ[1]    ; 9.286  ; 9.286  ; 9.286  ; 9.286  ;
; A[3]        ; SRAM_DQ[2]    ; 9.178  ; 9.178  ; 9.178  ; 9.178  ;
; A[3]        ; SRAM_DQ[3]    ; 9.188  ; 9.188  ; 9.188  ; 9.188  ;
; A[3]        ; SRAM_DQ[4]    ; 9.077  ; 9.077  ; 9.077  ; 9.077  ;
; A[3]        ; SRAM_DQ[5]    ; 9.077  ; 9.077  ; 9.077  ; 9.077  ;
; A[3]        ; SRAM_DQ[6]    ; 8.898  ; 8.898  ; 8.898  ; 8.898  ;
; A[3]        ; SRAM_DQ[7]    ; 9.054  ; 9.054  ; 9.054  ; 9.054  ;
; A[3]        ; SRAM_DQ[8]    ; 9.150  ; 9.150  ; 9.150  ; 9.150  ;
; A[3]        ; SRAM_DQ[9]    ; 9.150  ; 9.150  ; 9.150  ; 9.150  ;
; A[3]        ; SRAM_DQ[10]   ; 9.242  ; 9.242  ; 9.242  ; 9.242  ;
; A[3]        ; SRAM_DQ[11]   ; 9.140  ; 9.140  ; 9.140  ; 9.140  ;
; A[3]        ; SRAM_DQ[12]   ; 9.084  ; 9.084  ; 9.084  ; 9.084  ;
; A[3]        ; SRAM_DQ[13]   ; 9.252  ; 9.252  ; 9.252  ; 9.252  ;
; A[3]        ; SRAM_DQ[14]   ; 9.252  ; 9.252  ; 9.252  ; 9.252  ;
; A[3]        ; SRAM_DQ[15]   ; 9.243  ; 9.243  ; 9.243  ; 9.243  ;
; A[3]        ; U1OE_n        ;        ; 7.095  ; 7.095  ;        ;
; A[4]        ; BUSDIR_n      ;        ; 7.394  ; 7.394  ;        ;
; A[4]        ; D[0]          ; 8.573  ; 8.573  ; 8.573  ; 8.573  ;
; A[4]        ; D[1]          ; 8.446  ; 8.566  ; 8.566  ; 8.446  ;
; A[4]        ; D[2]          ; 8.541  ; 8.541  ; 8.541  ; 8.541  ;
; A[4]        ; D[3]          ; 8.405  ; 8.405  ; 8.405  ; 8.405  ;
; A[4]        ; D[4]          ; 8.405  ; 8.405  ; 8.405  ; 8.405  ;
; A[4]        ; D[5]          ; 8.221  ; 8.221  ; 8.221  ; 8.221  ;
; A[4]        ; D[6]          ; 8.226  ; 8.226  ; 8.226  ; 8.226  ;
; A[4]        ; D[7]          ; 8.120  ; 7.898  ; 7.898  ; 8.120  ;
; A[4]        ; FL_ADDR[4]    ; 5.338  ;        ;        ; 5.338  ;
; A[4]        ; FL_ADDR[14]   ; 7.541  ; 7.541  ; 7.541  ; 7.541  ;
; A[4]        ; FL_ADDR[15]   ; 7.545  ; 7.545  ; 7.545  ; 7.545  ;
; A[4]        ; FL_ADDR[16]   ; 7.881  ; 7.881  ; 7.881  ; 7.881  ;
; A[4]        ; FL_ADDR[17]   ; 8.849  ;        ;        ; 8.849  ;
; A[4]        ; FL_CE_N       ; 7.051  ; 8.185  ; 8.185  ; 7.051  ;
; A[4]        ; LEDG[0]       ;        ; 8.043  ; 8.043  ;        ;
; A[4]        ; LEDG[1]       ;        ; 9.689  ; 9.689  ;        ;
; A[4]        ; LEDG[2]       ; 8.323  ;        ;        ; 8.323  ;
; A[4]        ; LEDG[3]       ; 8.051  ;        ;        ; 8.051  ;
; A[4]        ; LEDG[4]       ; 8.873  ;        ;        ; 8.873  ;
; A[4]        ; LEDG[5]       ; 8.993  ;        ;        ; 8.993  ;
; A[4]        ; LEDG[6]       ; 9.166  ;        ;        ; 9.166  ;
; A[4]        ; LEDR[6]       ; 6.904  ; 8.111  ; 8.111  ; 6.904  ;
; A[4]        ; LEDR[8]       ;        ; 7.685  ; 7.685  ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 5.543  ;        ;        ; 5.543  ;
; A[4]        ; SRAM_CE_N     ; 9.890  ;        ;        ; 9.890  ;
; A[4]        ; SRAM_DQ[0]    ; 9.967  ; 9.967  ; 9.967  ; 9.967  ;
; A[4]        ; SRAM_DQ[1]    ; 9.977  ; 9.977  ; 9.977  ; 9.977  ;
; A[4]        ; SRAM_DQ[2]    ; 9.869  ; 9.869  ; 9.869  ; 9.869  ;
; A[4]        ; SRAM_DQ[3]    ; 9.879  ; 9.879  ; 9.879  ; 9.879  ;
; A[4]        ; SRAM_DQ[4]    ; 9.768  ; 9.768  ; 9.768  ; 9.768  ;
; A[4]        ; SRAM_DQ[5]    ; 9.768  ; 9.768  ; 9.768  ; 9.768  ;
; A[4]        ; SRAM_DQ[6]    ; 9.589  ; 9.589  ; 9.589  ; 9.589  ;
; A[4]        ; SRAM_DQ[7]    ; 9.745  ; 9.745  ; 9.745  ; 9.745  ;
; A[4]        ; SRAM_DQ[8]    ; 9.841  ; 9.841  ; 9.841  ; 9.841  ;
; A[4]        ; SRAM_DQ[9]    ; 9.841  ; 9.841  ; 9.841  ; 9.841  ;
; A[4]        ; SRAM_DQ[10]   ; 9.933  ; 9.933  ; 9.933  ; 9.933  ;
; A[4]        ; SRAM_DQ[11]   ; 9.831  ; 9.831  ; 9.831  ; 9.831  ;
; A[4]        ; SRAM_DQ[12]   ; 9.775  ; 9.775  ; 9.775  ; 9.775  ;
; A[4]        ; SRAM_DQ[13]   ; 9.943  ; 9.943  ; 9.943  ; 9.943  ;
; A[4]        ; SRAM_DQ[14]   ; 9.943  ; 9.943  ; 9.943  ; 9.943  ;
; A[4]        ; SRAM_DQ[15]   ; 9.934  ; 9.934  ; 9.934  ; 9.934  ;
; A[4]        ; U1OE_n        ;        ; 7.454  ; 7.454  ;        ;
; A[5]        ; BUSDIR_n      ;        ; 7.369  ; 7.369  ;        ;
; A[5]        ; D[0]          ; 8.548  ; 8.548  ; 8.548  ; 8.548  ;
; A[5]        ; D[1]          ; 8.421  ; 8.541  ; 8.541  ; 8.421  ;
; A[5]        ; D[2]          ; 8.516  ; 8.516  ; 8.516  ; 8.516  ;
; A[5]        ; D[3]          ; 8.380  ; 8.380  ; 8.380  ; 8.380  ;
; A[5]        ; D[4]          ; 8.380  ; 8.380  ; 8.380  ; 8.380  ;
; A[5]        ; D[5]          ; 8.196  ; 8.196  ; 8.196  ; 8.196  ;
; A[5]        ; D[6]          ; 8.201  ; 8.201  ; 8.201  ; 8.201  ;
; A[5]        ; D[7]          ; 8.095  ; 7.873  ; 7.873  ; 8.095  ;
; A[5]        ; FL_ADDR[5]    ; 5.062  ;        ;        ; 5.062  ;
; A[5]        ; FL_ADDR[14]   ; 7.516  ; 7.516  ; 7.516  ; 7.516  ;
; A[5]        ; FL_ADDR[15]   ; 7.520  ; 7.520  ; 7.520  ; 7.520  ;
; A[5]        ; FL_ADDR[16]   ; 7.856  ; 7.856  ; 7.856  ; 7.856  ;
; A[5]        ; FL_ADDR[17]   ; 8.824  ;        ;        ; 8.824  ;
; A[5]        ; FL_CE_N       ; 7.026  ; 8.160  ; 8.160  ; 7.026  ;
; A[5]        ; LEDG[0]       ;        ; 8.018  ; 8.018  ;        ;
; A[5]        ; LEDG[1]       ;        ; 9.664  ; 9.664  ;        ;
; A[5]        ; LEDG[2]       ; 8.298  ;        ;        ; 8.298  ;
; A[5]        ; LEDG[3]       ; 8.026  ;        ;        ; 8.026  ;
; A[5]        ; LEDG[4]       ; 8.848  ;        ;        ; 8.848  ;
; A[5]        ; LEDG[5]       ; 8.968  ;        ;        ; 8.968  ;
; A[5]        ; LEDG[6]       ; 9.141  ;        ;        ; 9.141  ;
; A[5]        ; LEDR[6]       ; 6.879  ; 8.086  ; 8.086  ; 6.879  ;
; A[5]        ; LEDR[8]       ;        ; 7.660  ; 7.660  ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 5.320  ;        ;        ; 5.320  ;
; A[5]        ; SRAM_CE_N     ; 9.865  ;        ;        ; 9.865  ;
; A[5]        ; SRAM_DQ[0]    ; 9.942  ; 9.942  ; 9.942  ; 9.942  ;
; A[5]        ; SRAM_DQ[1]    ; 9.952  ; 9.952  ; 9.952  ; 9.952  ;
; A[5]        ; SRAM_DQ[2]    ; 9.844  ; 9.844  ; 9.844  ; 9.844  ;
; A[5]        ; SRAM_DQ[3]    ; 9.854  ; 9.854  ; 9.854  ; 9.854  ;
; A[5]        ; SRAM_DQ[4]    ; 9.743  ; 9.743  ; 9.743  ; 9.743  ;
; A[5]        ; SRAM_DQ[5]    ; 9.743  ; 9.743  ; 9.743  ; 9.743  ;
; A[5]        ; SRAM_DQ[6]    ; 9.564  ; 9.564  ; 9.564  ; 9.564  ;
; A[5]        ; SRAM_DQ[7]    ; 9.720  ; 9.720  ; 9.720  ; 9.720  ;
; A[5]        ; SRAM_DQ[8]    ; 9.816  ; 9.816  ; 9.816  ; 9.816  ;
; A[5]        ; SRAM_DQ[9]    ; 9.816  ; 9.816  ; 9.816  ; 9.816  ;
; A[5]        ; SRAM_DQ[10]   ; 9.908  ; 9.908  ; 9.908  ; 9.908  ;
; A[5]        ; SRAM_DQ[11]   ; 9.806  ; 9.806  ; 9.806  ; 9.806  ;
; A[5]        ; SRAM_DQ[12]   ; 9.750  ; 9.750  ; 9.750  ; 9.750  ;
; A[5]        ; SRAM_DQ[13]   ; 9.918  ; 9.918  ; 9.918  ; 9.918  ;
; A[5]        ; SRAM_DQ[14]   ; 9.918  ; 9.918  ; 9.918  ; 9.918  ;
; A[5]        ; SRAM_DQ[15]   ; 9.909  ; 9.909  ; 9.909  ; 9.909  ;
; A[5]        ; U1OE_n        ;        ; 7.429  ; 7.429  ;        ;
; A[6]        ; BUSDIR_n      ;        ; 7.911  ; 7.911  ;        ;
; A[6]        ; D[0]          ; 9.090  ; 9.090  ; 9.090  ; 9.090  ;
; A[6]        ; D[1]          ; 8.963  ; 9.083  ; 9.083  ; 8.963  ;
; A[6]        ; D[2]          ; 9.058  ; 9.058  ; 9.058  ; 9.058  ;
; A[6]        ; D[3]          ; 8.922  ; 8.922  ; 8.922  ; 8.922  ;
; A[6]        ; D[4]          ; 8.922  ; 8.922  ; 8.922  ; 8.922  ;
; A[6]        ; D[5]          ; 8.738  ; 8.738  ; 8.738  ; 8.738  ;
; A[6]        ; D[6]          ; 8.743  ; 8.743  ; 8.743  ; 8.743  ;
; A[6]        ; D[7]          ; 8.637  ; 8.415  ; 8.415  ; 8.637  ;
; A[6]        ; FL_ADDR[6]    ; 5.506  ;        ;        ; 5.506  ;
; A[6]        ; FL_ADDR[14]   ; 8.058  ; 8.058  ; 8.058  ; 8.058  ;
; A[6]        ; FL_ADDR[15]   ; 8.062  ; 8.062  ; 8.062  ; 8.062  ;
; A[6]        ; FL_ADDR[16]   ; 8.398  ; 8.398  ; 8.398  ; 8.398  ;
; A[6]        ; FL_ADDR[17]   ; 9.366  ;        ;        ; 9.366  ;
; A[6]        ; FL_CE_N       ; 7.568  ; 8.702  ; 8.702  ; 7.568  ;
; A[6]        ; LEDG[0]       ;        ; 8.560  ; 8.560  ;        ;
; A[6]        ; LEDG[1]       ;        ; 10.206 ; 10.206 ;        ;
; A[6]        ; LEDG[2]       ; 8.840  ;        ;        ; 8.840  ;
; A[6]        ; LEDG[3]       ; 8.568  ;        ;        ; 8.568  ;
; A[6]        ; LEDG[4]       ; 9.390  ;        ;        ; 9.390  ;
; A[6]        ; LEDG[5]       ; 9.510  ;        ;        ; 9.510  ;
; A[6]        ; LEDG[6]       ; 9.683  ;        ;        ; 9.683  ;
; A[6]        ; LEDR[6]       ; 7.421  ; 8.628  ; 8.628  ; 7.421  ;
; A[6]        ; LEDR[8]       ;        ; 8.202  ; 8.202  ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 5.567  ;        ;        ; 5.567  ;
; A[6]        ; SRAM_CE_N     ; 10.407 ;        ;        ; 10.407 ;
; A[6]        ; SRAM_DQ[0]    ; 10.484 ; 10.484 ; 10.484 ; 10.484 ;
; A[6]        ; SRAM_DQ[1]    ; 10.494 ; 10.494 ; 10.494 ; 10.494 ;
; A[6]        ; SRAM_DQ[2]    ; 10.386 ; 10.386 ; 10.386 ; 10.386 ;
; A[6]        ; SRAM_DQ[3]    ; 10.396 ; 10.396 ; 10.396 ; 10.396 ;
; A[6]        ; SRAM_DQ[4]    ; 10.285 ; 10.285 ; 10.285 ; 10.285 ;
; A[6]        ; SRAM_DQ[5]    ; 10.285 ; 10.285 ; 10.285 ; 10.285 ;
; A[6]        ; SRAM_DQ[6]    ; 10.106 ; 10.106 ; 10.106 ; 10.106 ;
; A[6]        ; SRAM_DQ[7]    ; 10.262 ; 10.262 ; 10.262 ; 10.262 ;
; A[6]        ; SRAM_DQ[8]    ; 10.358 ; 10.358 ; 10.358 ; 10.358 ;
; A[6]        ; SRAM_DQ[9]    ; 10.358 ; 10.358 ; 10.358 ; 10.358 ;
; A[6]        ; SRAM_DQ[10]   ; 10.450 ; 10.450 ; 10.450 ; 10.450 ;
; A[6]        ; SRAM_DQ[11]   ; 10.348 ; 10.348 ; 10.348 ; 10.348 ;
; A[6]        ; SRAM_DQ[12]   ; 10.292 ; 10.292 ; 10.292 ; 10.292 ;
; A[6]        ; SRAM_DQ[13]   ; 10.460 ; 10.460 ; 10.460 ; 10.460 ;
; A[6]        ; SRAM_DQ[14]   ; 10.460 ; 10.460 ; 10.460 ; 10.460 ;
; A[6]        ; SRAM_DQ[15]   ; 10.451 ; 10.451 ; 10.451 ; 10.451 ;
; A[6]        ; U1OE_n        ;        ; 7.971  ; 7.971  ;        ;
; A[7]        ; BUSDIR_n      ;        ; 7.658  ; 7.658  ;        ;
; A[7]        ; D[0]          ; 8.837  ; 8.837  ; 8.837  ; 8.837  ;
; A[7]        ; D[1]          ; 8.710  ; 8.830  ; 8.830  ; 8.710  ;
; A[7]        ; D[2]          ; 8.805  ; 8.805  ; 8.805  ; 8.805  ;
; A[7]        ; D[3]          ; 8.669  ; 8.669  ; 8.669  ; 8.669  ;
; A[7]        ; D[4]          ; 8.669  ; 8.669  ; 8.669  ; 8.669  ;
; A[7]        ; D[5]          ; 8.485  ; 8.485  ; 8.485  ; 8.485  ;
; A[7]        ; D[6]          ; 8.490  ; 8.490  ; 8.490  ; 8.490  ;
; A[7]        ; D[7]          ; 8.384  ; 8.162  ; 8.162  ; 8.384  ;
; A[7]        ; FL_ADDR[7]    ; 5.710  ;        ;        ; 5.710  ;
; A[7]        ; FL_ADDR[14]   ; 7.805  ; 7.805  ; 7.805  ; 7.805  ;
; A[7]        ; FL_ADDR[15]   ; 7.809  ; 7.809  ; 7.809  ; 7.809  ;
; A[7]        ; FL_ADDR[16]   ; 8.145  ; 8.145  ; 8.145  ; 8.145  ;
; A[7]        ; FL_ADDR[17]   ; 9.113  ;        ;        ; 9.113  ;
; A[7]        ; FL_CE_N       ; 7.315  ; 8.449  ; 8.449  ; 7.315  ;
; A[7]        ; LEDG[0]       ;        ; 8.307  ; 8.307  ;        ;
; A[7]        ; LEDG[1]       ;        ; 9.953  ; 9.953  ;        ;
; A[7]        ; LEDG[2]       ; 8.587  ;        ;        ; 8.587  ;
; A[7]        ; LEDG[3]       ; 8.315  ;        ;        ; 8.315  ;
; A[7]        ; LEDG[4]       ; 9.137  ;        ;        ; 9.137  ;
; A[7]        ; LEDG[5]       ; 9.257  ;        ;        ; 9.257  ;
; A[7]        ; LEDG[6]       ; 9.430  ;        ;        ; 9.430  ;
; A[7]        ; LEDR[6]       ; 7.168  ; 8.375  ; 8.375  ; 7.168  ;
; A[7]        ; LEDR[8]       ;        ; 7.949  ; 7.949  ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 5.688  ;        ;        ; 5.688  ;
; A[7]        ; SRAM_CE_N     ; 10.154 ;        ;        ; 10.154 ;
; A[7]        ; SRAM_DQ[0]    ; 10.231 ; 10.231 ; 10.231 ; 10.231 ;
; A[7]        ; SRAM_DQ[1]    ; 10.241 ; 10.241 ; 10.241 ; 10.241 ;
; A[7]        ; SRAM_DQ[2]    ; 10.133 ; 10.133 ; 10.133 ; 10.133 ;
; A[7]        ; SRAM_DQ[3]    ; 10.143 ; 10.143 ; 10.143 ; 10.143 ;
; A[7]        ; SRAM_DQ[4]    ; 10.032 ; 10.032 ; 10.032 ; 10.032 ;
; A[7]        ; SRAM_DQ[5]    ; 10.032 ; 10.032 ; 10.032 ; 10.032 ;
; A[7]        ; SRAM_DQ[6]    ; 9.853  ; 9.853  ; 9.853  ; 9.853  ;
; A[7]        ; SRAM_DQ[7]    ; 10.009 ; 10.009 ; 10.009 ; 10.009 ;
; A[7]        ; SRAM_DQ[8]    ; 10.105 ; 10.105 ; 10.105 ; 10.105 ;
; A[7]        ; SRAM_DQ[9]    ; 10.105 ; 10.105 ; 10.105 ; 10.105 ;
; A[7]        ; SRAM_DQ[10]   ; 10.197 ; 10.197 ; 10.197 ; 10.197 ;
; A[7]        ; SRAM_DQ[11]   ; 10.095 ; 10.095 ; 10.095 ; 10.095 ;
; A[7]        ; SRAM_DQ[12]   ; 10.039 ; 10.039 ; 10.039 ; 10.039 ;
; A[7]        ; SRAM_DQ[13]   ; 10.207 ; 10.207 ; 10.207 ; 10.207 ;
; A[7]        ; SRAM_DQ[14]   ; 10.207 ; 10.207 ; 10.207 ; 10.207 ;
; A[7]        ; SRAM_DQ[15]   ; 10.198 ; 10.198 ; 10.198 ; 10.198 ;
; A[7]        ; U1OE_n        ;        ; 7.718  ; 7.718  ;        ;
; A[8]        ; D[0]          ; 9.426  ; 9.426  ; 9.426  ; 9.426  ;
; A[8]        ; D[1]          ; 9.085  ; 9.220  ; 9.220  ; 9.085  ;
; A[8]        ; D[2]          ; 9.287  ; 9.331  ; 9.331  ; 9.287  ;
; A[8]        ; D[3]          ; 9.362  ; 9.362  ; 9.362  ; 9.362  ;
; A[8]        ; D[4]          ; 9.362  ; 9.362  ; 9.362  ; 9.362  ;
; A[8]        ; D[5]          ; 8.799  ; 8.799  ; 8.799  ; 8.799  ;
; A[8]        ; D[6]          ; 8.798  ; 8.798  ; 8.798  ; 8.798  ;
; A[8]        ; D[7]          ; 8.759  ; 8.848  ; 8.848  ; 8.759  ;
; A[8]        ; FL_ADDR[8]    ; 5.782  ;        ;        ; 5.782  ;
; A[8]        ; FL_ADDR[14]   ; 8.180  ; 8.180  ; 8.180  ; 8.180  ;
; A[8]        ; FL_ADDR[15]   ; 8.184  ; 8.184  ; 8.184  ; 8.184  ;
; A[8]        ; FL_ADDR[16]   ; 8.520  ; 8.520  ; 8.520  ; 8.520  ;
; A[8]        ; FL_ADDR[17]   ; 9.488  ;        ;        ; 9.488  ;
; A[8]        ; FL_CE_N       ; 7.924  ; 8.109  ; 8.109  ; 7.924  ;
; A[8]        ; LEDG[0]       ;        ; 8.682  ; 8.682  ;        ;
; A[8]        ; LEDG[1]       ;        ; 10.328 ; 10.328 ;        ;
; A[8]        ; LEDG[2]       ; 8.962  ;        ;        ; 8.962  ;
; A[8]        ; LEDG[3]       ; 8.690  ;        ;        ; 8.690  ;
; A[8]        ; LEDG[4]       ; 9.512  ;        ;        ; 9.512  ;
; A[8]        ; LEDG[5]       ; 9.632  ;        ;        ; 9.632  ;
; A[8]        ; LEDG[6]       ; 9.805  ;        ;        ; 9.805  ;
; A[8]        ; LEDR[6]       ; 7.777  ; 8.750  ; 8.750  ; 7.777  ;
; A[8]        ; LEDR[8]       ; 7.609  ; 7.609  ; 7.609  ; 7.609  ;
; A[8]        ; SRAM_ADDR[8]  ; 5.498  ;        ;        ; 5.498  ;
; A[8]        ; SRAM_CE_N     ; 10.529 ;        ;        ; 10.529 ;
; A[8]        ; SRAM_DQ[0]    ; 10.606 ; 10.606 ; 10.606 ; 10.606 ;
; A[8]        ; SRAM_DQ[1]    ; 10.616 ; 10.616 ; 10.616 ; 10.616 ;
; A[8]        ; SRAM_DQ[2]    ; 10.508 ; 10.508 ; 10.508 ; 10.508 ;
; A[8]        ; SRAM_DQ[3]    ; 10.518 ; 10.518 ; 10.518 ; 10.518 ;
; A[8]        ; SRAM_DQ[4]    ; 10.407 ; 10.407 ; 10.407 ; 10.407 ;
; A[8]        ; SRAM_DQ[5]    ; 10.407 ; 10.407 ; 10.407 ; 10.407 ;
; A[8]        ; SRAM_DQ[6]    ; 10.228 ; 10.228 ; 10.228 ; 10.228 ;
; A[8]        ; SRAM_DQ[7]    ; 10.384 ; 10.384 ; 10.384 ; 10.384 ;
; A[8]        ; SRAM_DQ[8]    ; 10.480 ; 10.480 ; 10.480 ; 10.480 ;
; A[8]        ; SRAM_DQ[9]    ; 10.480 ; 10.480 ; 10.480 ; 10.480 ;
; A[8]        ; SRAM_DQ[10]   ; 10.572 ; 10.572 ; 10.572 ; 10.572 ;
; A[8]        ; SRAM_DQ[11]   ; 10.470 ; 10.470 ; 10.470 ; 10.470 ;
; A[8]        ; SRAM_DQ[12]   ; 10.414 ; 10.414 ; 10.414 ; 10.414 ;
; A[8]        ; SRAM_DQ[13]   ; 10.582 ; 10.582 ; 10.582 ; 10.582 ;
; A[8]        ; SRAM_DQ[14]   ; 10.582 ; 10.582 ; 10.582 ; 10.582 ;
; A[8]        ; SRAM_DQ[15]   ; 10.573 ; 10.573 ; 10.573 ; 10.573 ;
; A[9]        ; D[0]          ; 9.040  ; 9.058  ; 9.058  ; 9.040  ;
; A[9]        ; D[1]          ; 8.613  ; 8.990  ; 8.990  ; 8.613  ;
; A[9]        ; D[2]          ; 8.815  ; 8.980  ; 8.980  ; 8.815  ;
; A[9]        ; D[3]          ; 8.890  ; 8.890  ; 8.890  ; 8.890  ;
; A[9]        ; D[4]          ; 8.890  ; 8.890  ; 8.890  ; 8.890  ;
; A[9]        ; D[5]          ; 8.569  ; 8.569  ; 8.569  ; 8.569  ;
; A[9]        ; D[6]          ; 8.568  ; 8.568  ; 8.568  ; 8.568  ;
; A[9]        ; D[7]          ; 8.287  ; 8.582  ; 8.582  ; 8.287  ;
; A[9]        ; FL_ADDR[9]    ; 5.643  ;        ;        ; 5.643  ;
; A[9]        ; FL_ADDR[14]   ; 7.708  ; 7.708  ; 7.708  ; 7.708  ;
; A[9]        ; FL_ADDR[15]   ; 7.712  ; 7.712  ; 7.712  ; 7.712  ;
; A[9]        ; FL_ADDR[16]   ; 8.048  ; 8.048  ; 8.048  ; 8.048  ;
; A[9]        ; FL_ADDR[17]   ; 9.016  ;        ;        ; 9.016  ;
; A[9]        ; FL_CE_N       ; 7.452  ; 7.879  ; 7.879  ; 7.452  ;
; A[9]        ; LEDG[0]       ;        ; 8.210  ; 8.210  ;        ;
; A[9]        ; LEDG[1]       ;        ; 9.856  ; 9.856  ;        ;
; A[9]        ; LEDG[2]       ; 8.490  ;        ;        ; 8.490  ;
; A[9]        ; LEDG[3]       ; 8.218  ;        ;        ; 8.218  ;
; A[9]        ; LEDG[4]       ; 9.040  ;        ;        ; 9.040  ;
; A[9]        ; LEDG[5]       ; 9.160  ;        ;        ; 9.160  ;
; A[9]        ; LEDG[6]       ; 9.333  ;        ;        ; 9.333  ;
; A[9]        ; LEDR[6]       ; 7.305  ; 8.278  ; 8.278  ; 7.305  ;
; A[9]        ; LEDR[8]       ; 7.379  ; 7.379  ; 7.379  ; 7.379  ;
; A[9]        ; SRAM_ADDR[9]  ; 5.490  ;        ;        ; 5.490  ;
; A[9]        ; SRAM_CE_N     ; 10.057 ;        ;        ; 10.057 ;
; A[9]        ; SRAM_DQ[0]    ; 10.134 ; 10.134 ; 10.134 ; 10.134 ;
; A[9]        ; SRAM_DQ[1]    ; 10.144 ; 10.144 ; 10.144 ; 10.144 ;
; A[9]        ; SRAM_DQ[2]    ; 10.036 ; 10.036 ; 10.036 ; 10.036 ;
; A[9]        ; SRAM_DQ[3]    ; 10.046 ; 10.046 ; 10.046 ; 10.046 ;
; A[9]        ; SRAM_DQ[4]    ; 9.935  ; 9.935  ; 9.935  ; 9.935  ;
; A[9]        ; SRAM_DQ[5]    ; 9.935  ; 9.935  ; 9.935  ; 9.935  ;
; A[9]        ; SRAM_DQ[6]    ; 9.756  ; 9.756  ; 9.756  ; 9.756  ;
; A[9]        ; SRAM_DQ[7]    ; 9.912  ; 9.912  ; 9.912  ; 9.912  ;
; A[9]        ; SRAM_DQ[8]    ; 10.008 ; 10.008 ; 10.008 ; 10.008 ;
; A[9]        ; SRAM_DQ[9]    ; 10.008 ; 10.008 ; 10.008 ; 10.008 ;
; A[9]        ; SRAM_DQ[10]   ; 10.100 ; 10.100 ; 10.100 ; 10.100 ;
; A[9]        ; SRAM_DQ[11]   ; 9.998  ; 9.998  ; 9.998  ; 9.998  ;
; A[9]        ; SRAM_DQ[12]   ; 9.942  ; 9.942  ; 9.942  ; 9.942  ;
; A[9]        ; SRAM_DQ[13]   ; 10.110 ; 10.110 ; 10.110 ; 10.110 ;
; A[9]        ; SRAM_DQ[14]   ; 10.110 ; 10.110 ; 10.110 ; 10.110 ;
; A[9]        ; SRAM_DQ[15]   ; 10.101 ; 10.101 ; 10.101 ; 10.101 ;
; A[10]       ; D[0]          ; 9.111  ; 8.869  ; 8.869  ; 9.111  ;
; A[10]       ; D[1]          ; 8.944  ; 8.663  ; 8.663  ; 8.944  ;
; A[10]       ; D[2]          ; 9.055  ; 8.774  ; 8.774  ; 9.055  ;
; A[10]       ; D[3]          ; 8.943  ; 8.845  ; 8.845  ; 8.943  ;
; A[10]       ; D[4]          ; 8.943  ; 8.806  ; 8.806  ; 8.943  ;
; A[10]       ; D[5]          ; 8.523  ; 8.242  ; 8.242  ; 8.523  ;
; A[10]       ; D[6]          ; 8.522  ; 8.241  ; 8.241  ; 8.522  ;
; A[10]       ; D[7]          ; 8.340  ; 8.291  ; 8.291  ; 8.340  ;
; A[10]       ; FL_ADDR[10]   ; 5.694  ;        ;        ; 5.694  ;
; A[10]       ; FL_ADDR[14]   ; 8.072  ; 8.072  ; 8.072  ; 8.072  ;
; A[10]       ; FL_ADDR[15]   ; 8.076  ; 8.076  ; 8.076  ; 8.076  ;
; A[10]       ; FL_ADDR[16]   ; 8.412  ; 8.412  ; 8.412  ; 8.412  ;
; A[10]       ; FL_ADDR[17]   ; 9.380  ;        ;        ; 9.380  ;
; A[10]       ; FL_CE_N       ; 7.418  ; 7.833  ; 7.833  ; 7.418  ;
; A[10]       ; LEDG[0]       ;        ; 8.574  ; 8.574  ;        ;
; A[10]       ; LEDG[1]       ;        ; 10.220 ; 10.220 ;        ;
; A[10]       ; LEDG[2]       ; 8.854  ;        ;        ; 8.854  ;
; A[10]       ; LEDG[3]       ; 8.582  ;        ;        ; 8.582  ;
; A[10]       ; LEDG[4]       ; 9.404  ;        ;        ; 9.404  ;
; A[10]       ; LEDG[5]       ; 9.524  ;        ;        ; 9.524  ;
; A[10]       ; LEDG[6]       ; 9.697  ;        ;        ; 9.697  ;
; A[10]       ; LEDR[6]       ; 7.271  ; 8.642  ; 8.642  ; 7.271  ;
; A[10]       ; LEDR[8]       ; 7.052  ; 7.333  ; 7.333  ; 7.052  ;
; A[10]       ; SRAM_ADDR[10] ; 5.661  ;        ;        ; 5.661  ;
; A[10]       ; SRAM_CE_N     ; 10.421 ;        ;        ; 10.421 ;
; A[10]       ; SRAM_DQ[0]    ; 10.498 ; 10.498 ; 10.498 ; 10.498 ;
; A[10]       ; SRAM_DQ[1]    ; 10.508 ; 10.508 ; 10.508 ; 10.508 ;
; A[10]       ; SRAM_DQ[2]    ; 10.400 ; 10.400 ; 10.400 ; 10.400 ;
; A[10]       ; SRAM_DQ[3]    ; 10.410 ; 10.410 ; 10.410 ; 10.410 ;
; A[10]       ; SRAM_DQ[4]    ; 10.299 ; 10.299 ; 10.299 ; 10.299 ;
; A[10]       ; SRAM_DQ[5]    ; 10.299 ; 10.299 ; 10.299 ; 10.299 ;
; A[10]       ; SRAM_DQ[6]    ; 10.120 ; 10.120 ; 10.120 ; 10.120 ;
; A[10]       ; SRAM_DQ[7]    ; 10.276 ; 10.276 ; 10.276 ; 10.276 ;
; A[10]       ; SRAM_DQ[8]    ; 10.372 ; 10.372 ; 10.372 ; 10.372 ;
; A[10]       ; SRAM_DQ[9]    ; 10.372 ; 10.372 ; 10.372 ; 10.372 ;
; A[10]       ; SRAM_DQ[10]   ; 10.464 ; 10.464 ; 10.464 ; 10.464 ;
; A[10]       ; SRAM_DQ[11]   ; 10.362 ; 10.362 ; 10.362 ; 10.362 ;
; A[10]       ; SRAM_DQ[12]   ; 10.306 ; 10.306 ; 10.306 ; 10.306 ;
; A[10]       ; SRAM_DQ[13]   ; 10.474 ; 10.474 ; 10.474 ; 10.474 ;
; A[10]       ; SRAM_DQ[14]   ; 10.474 ; 10.474 ; 10.474 ; 10.474 ;
; A[10]       ; SRAM_DQ[15]   ; 10.465 ; 10.465 ; 10.465 ; 10.465 ;
; A[11]       ; D[0]          ; 8.927  ; 8.685  ; 8.685  ; 8.927  ;
; A[11]       ; D[1]          ; 8.764  ; 8.479  ; 8.479  ; 8.764  ;
; A[11]       ; D[2]          ; 8.895  ; 8.590  ; 8.590  ; 8.895  ;
; A[11]       ; D[3]          ; 8.759  ; 8.661  ; 8.661  ; 8.759  ;
; A[11]       ; D[4]          ; 8.759  ; 8.622  ; 8.622  ; 8.759  ;
; A[11]       ; D[5]          ; 8.575  ; 8.058  ; 8.058  ; 8.575  ;
; A[11]       ; D[6]          ; 8.580  ; 8.057  ; 8.057  ; 8.580  ;
; A[11]       ; D[7]          ; 8.156  ; 8.107  ; 8.107  ; 8.156  ;
; A[11]       ; FL_ADDR[11]   ; 5.530  ;        ;        ; 5.530  ;
; A[11]       ; FL_ADDR[14]   ; 7.859  ; 7.859  ; 7.859  ; 7.859  ;
; A[11]       ; FL_ADDR[15]   ; 7.863  ; 7.863  ; 7.863  ; 7.863  ;
; A[11]       ; FL_ADDR[16]   ; 8.199  ; 8.199  ; 8.199  ; 8.199  ;
; A[11]       ; FL_ADDR[17]   ; 9.167  ;        ;        ; 9.167  ;
; A[11]       ; FL_CE_N       ; 7.368  ; 8.503  ; 8.503  ; 7.368  ;
; A[11]       ; LEDG[0]       ;        ; 8.361  ; 8.361  ;        ;
; A[11]       ; LEDG[1]       ;        ; 10.007 ; 10.007 ;        ;
; A[11]       ; LEDG[2]       ; 8.641  ;        ;        ; 8.641  ;
; A[11]       ; LEDG[3]       ; 8.369  ;        ;        ; 8.369  ;
; A[11]       ; LEDG[4]       ; 9.191  ;        ;        ; 9.191  ;
; A[11]       ; LEDG[5]       ; 9.311  ;        ;        ; 9.311  ;
; A[11]       ; LEDG[6]       ; 9.484  ;        ;        ; 9.484  ;
; A[11]       ; LEDR[6]       ; 7.456  ; 8.429  ; 8.429  ; 7.456  ;
; A[11]       ; LEDR[8]       ; 6.868  ; 8.003  ; 8.003  ; 6.868  ;
; A[11]       ; SRAM_ADDR[11] ; 5.672  ;        ;        ; 5.672  ;
; A[11]       ; SRAM_CE_N     ; 10.208 ;        ;        ; 10.208 ;
; A[11]       ; SRAM_DQ[0]    ; 10.285 ; 10.285 ; 10.285 ; 10.285 ;
; A[11]       ; SRAM_DQ[1]    ; 10.295 ; 10.295 ; 10.295 ; 10.295 ;
; A[11]       ; SRAM_DQ[2]    ; 10.187 ; 10.187 ; 10.187 ; 10.187 ;
; A[11]       ; SRAM_DQ[3]    ; 10.197 ; 10.197 ; 10.197 ; 10.197 ;
; A[11]       ; SRAM_DQ[4]    ; 10.086 ; 10.086 ; 10.086 ; 10.086 ;
; A[11]       ; SRAM_DQ[5]    ; 10.086 ; 10.086 ; 10.086 ; 10.086 ;
; A[11]       ; SRAM_DQ[6]    ; 9.907  ; 9.907  ; 9.907  ; 9.907  ;
; A[11]       ; SRAM_DQ[7]    ; 10.063 ; 10.063 ; 10.063 ; 10.063 ;
; A[11]       ; SRAM_DQ[8]    ; 10.159 ; 10.159 ; 10.159 ; 10.159 ;
; A[11]       ; SRAM_DQ[9]    ; 10.159 ; 10.159 ; 10.159 ; 10.159 ;
; A[11]       ; SRAM_DQ[10]   ; 10.251 ; 10.251 ; 10.251 ; 10.251 ;
; A[11]       ; SRAM_DQ[11]   ; 10.149 ; 10.149 ; 10.149 ; 10.149 ;
; A[11]       ; SRAM_DQ[12]   ; 10.093 ; 10.093 ; 10.093 ; 10.093 ;
; A[11]       ; SRAM_DQ[13]   ; 10.261 ; 10.261 ; 10.261 ; 10.261 ;
; A[11]       ; SRAM_DQ[14]   ; 10.261 ; 10.261 ; 10.261 ; 10.261 ;
; A[11]       ; SRAM_DQ[15]   ; 10.252 ; 10.252 ; 10.252 ; 10.252 ;
; A[12]       ; D[0]          ; 8.639  ; 8.397  ; 8.397  ; 8.639  ;
; A[12]       ; D[1]          ; 8.611  ; 8.191  ; 8.191  ; 8.611  ;
; A[12]       ; D[2]          ; 8.607  ; 8.302  ; 8.302  ; 8.607  ;
; A[12]       ; D[3]          ; 8.471  ; 8.373  ; 8.373  ; 8.471  ;
; A[12]       ; D[4]          ; 8.471  ; 8.334  ; 8.334  ; 8.471  ;
; A[12]       ; D[5]          ; 8.287  ; 7.770  ; 7.770  ; 8.287  ;
; A[12]       ; D[6]          ; 8.292  ; 7.769  ; 7.769  ; 8.292  ;
; A[12]       ; D[7]          ; 7.868  ; 7.819  ; 7.819  ; 7.868  ;
; A[12]       ; FL_ADDR[12]   ; 5.641  ;        ;        ; 5.641  ;
; A[12]       ; FL_ADDR[14]   ; 7.706  ; 7.706  ; 7.706  ; 7.706  ;
; A[12]       ; FL_ADDR[15]   ; 7.710  ; 7.710  ; 7.710  ; 7.710  ;
; A[12]       ; FL_ADDR[16]   ; 8.046  ; 8.046  ; 8.046  ; 8.046  ;
; A[12]       ; FL_ADDR[17]   ; 9.014  ;        ;        ; 9.014  ;
; A[12]       ; FL_CE_N       ; 7.080  ; 8.350  ; 8.350  ; 7.080  ;
; A[12]       ; LEDG[0]       ;        ; 8.208  ; 8.208  ;        ;
; A[12]       ; LEDG[1]       ;        ; 9.854  ; 9.854  ;        ;
; A[12]       ; LEDG[2]       ; 8.488  ;        ;        ; 8.488  ;
; A[12]       ; LEDG[3]       ; 8.216  ;        ;        ; 8.216  ;
; A[12]       ; LEDG[4]       ; 9.038  ;        ;        ; 9.038  ;
; A[12]       ; LEDG[5]       ; 9.158  ;        ;        ; 9.158  ;
; A[12]       ; LEDG[6]       ; 9.331  ;        ;        ; 9.331  ;
; A[12]       ; LEDR[6]       ; 7.303  ; 8.276  ; 8.276  ; 7.303  ;
; A[12]       ; LEDR[8]       ; 6.580  ; 7.850  ; 7.850  ; 6.580  ;
; A[12]       ; SRAM_ADDR[12] ; 5.732  ;        ;        ; 5.732  ;
; A[12]       ; SRAM_CE_N     ; 10.055 ;        ;        ; 10.055 ;
; A[12]       ; SRAM_DQ[0]    ; 10.132 ; 10.132 ; 10.132 ; 10.132 ;
; A[12]       ; SRAM_DQ[1]    ; 10.142 ; 10.142 ; 10.142 ; 10.142 ;
; A[12]       ; SRAM_DQ[2]    ; 10.034 ; 10.034 ; 10.034 ; 10.034 ;
; A[12]       ; SRAM_DQ[3]    ; 10.044 ; 10.044 ; 10.044 ; 10.044 ;
; A[12]       ; SRAM_DQ[4]    ; 9.933  ; 9.933  ; 9.933  ; 9.933  ;
; A[12]       ; SRAM_DQ[5]    ; 9.933  ; 9.933  ; 9.933  ; 9.933  ;
; A[12]       ; SRAM_DQ[6]    ; 9.754  ; 9.754  ; 9.754  ; 9.754  ;
; A[12]       ; SRAM_DQ[7]    ; 9.910  ; 9.910  ; 9.910  ; 9.910  ;
; A[12]       ; SRAM_DQ[8]    ; 10.006 ; 10.006 ; 10.006 ; 10.006 ;
; A[12]       ; SRAM_DQ[9]    ; 10.006 ; 10.006 ; 10.006 ; 10.006 ;
; A[12]       ; SRAM_DQ[10]   ; 10.098 ; 10.098 ; 10.098 ; 10.098 ;
; A[12]       ; SRAM_DQ[11]   ; 9.996  ; 9.996  ; 9.996  ; 9.996  ;
; A[12]       ; SRAM_DQ[12]   ; 9.940  ; 9.940  ; 9.940  ; 9.940  ;
; A[12]       ; SRAM_DQ[13]   ; 10.108 ; 10.108 ; 10.108 ; 10.108 ;
; A[12]       ; SRAM_DQ[14]   ; 10.108 ; 10.108 ; 10.108 ; 10.108 ;
; A[12]       ; SRAM_DQ[15]   ; 10.099 ; 10.099 ; 10.099 ; 10.099 ;
; A[13]       ; D[0]          ; 8.900  ; 8.658  ; 8.658  ; 8.900  ;
; A[13]       ; D[1]          ; 8.893  ; 8.452  ; 8.452  ; 8.893  ;
; A[13]       ; D[2]          ; 8.868  ; 8.563  ; 8.563  ; 8.868  ;
; A[13]       ; D[3]          ; 8.732  ; 8.634  ; 8.634  ; 8.732  ;
; A[13]       ; D[4]          ; 8.732  ; 8.595  ; 8.595  ; 8.732  ;
; A[13]       ; D[5]          ; 8.548  ; 8.031  ; 8.031  ; 8.548  ;
; A[13]       ; D[6]          ; 8.553  ; 8.030  ; 8.030  ; 8.553  ;
; A[13]       ; D[7]          ; 8.129  ; 8.080  ; 8.080  ; 8.129  ;
; A[13]       ; FL_ADDR[13]   ; 5.599  ;        ;        ; 5.599  ;
; A[13]       ; FL_ADDR[14]   ; 8.144  ; 8.144  ; 8.144  ; 8.144  ;
; A[13]       ; FL_ADDR[15]   ; 8.148  ; 8.148  ; 8.148  ; 8.148  ;
; A[13]       ; FL_ADDR[16]   ; 8.484  ; 8.484  ; 8.484  ; 8.484  ;
; A[13]       ; FL_ADDR[17]   ; 9.452  ;        ;        ; 9.452  ;
; A[13]       ; FL_CE_N       ; 7.341  ; 8.788  ; 8.788  ; 7.341  ;
; A[13]       ; LEDG[0]       ;        ; 8.646  ; 8.646  ;        ;
; A[13]       ; LEDG[1]       ;        ; 10.292 ; 10.292 ;        ;
; A[13]       ; LEDG[2]       ; 8.926  ;        ;        ; 8.926  ;
; A[13]       ; LEDG[3]       ; 8.654  ;        ;        ; 8.654  ;
; A[13]       ; LEDG[4]       ; 9.476  ;        ;        ; 9.476  ;
; A[13]       ; LEDG[5]       ; 9.596  ;        ;        ; 9.596  ;
; A[13]       ; LEDG[6]       ; 9.769  ;        ;        ; 9.769  ;
; A[13]       ; LEDR[6]       ; 7.343  ; 8.714  ; 8.714  ; 7.343  ;
; A[13]       ; LEDR[8]       ; 6.841  ; 8.288  ; 8.288  ; 6.841  ;
; A[13]       ; SRAM_ADDR[13] ; 5.709  ;        ;        ; 5.709  ;
; A[13]       ; SRAM_CE_N     ; 10.493 ;        ;        ; 10.493 ;
; A[13]       ; SRAM_DQ[0]    ; 10.570 ; 10.570 ; 10.570 ; 10.570 ;
; A[13]       ; SRAM_DQ[1]    ; 10.580 ; 10.580 ; 10.580 ; 10.580 ;
; A[13]       ; SRAM_DQ[2]    ; 10.472 ; 10.472 ; 10.472 ; 10.472 ;
; A[13]       ; SRAM_DQ[3]    ; 10.482 ; 10.482 ; 10.482 ; 10.482 ;
; A[13]       ; SRAM_DQ[4]    ; 10.371 ; 10.371 ; 10.371 ; 10.371 ;
; A[13]       ; SRAM_DQ[5]    ; 10.371 ; 10.371 ; 10.371 ; 10.371 ;
; A[13]       ; SRAM_DQ[6]    ; 10.192 ; 10.192 ; 10.192 ; 10.192 ;
; A[13]       ; SRAM_DQ[7]    ; 10.348 ; 10.348 ; 10.348 ; 10.348 ;
; A[13]       ; SRAM_DQ[8]    ; 10.444 ; 10.444 ; 10.444 ; 10.444 ;
; A[13]       ; SRAM_DQ[9]    ; 10.444 ; 10.444 ; 10.444 ; 10.444 ;
; A[13]       ; SRAM_DQ[10]   ; 10.536 ; 10.536 ; 10.536 ; 10.536 ;
; A[13]       ; SRAM_DQ[11]   ; 10.434 ; 10.434 ; 10.434 ; 10.434 ;
; A[13]       ; SRAM_DQ[12]   ; 10.378 ; 10.378 ; 10.378 ; 10.378 ;
; A[13]       ; SRAM_DQ[13]   ; 10.546 ; 10.546 ; 10.546 ; 10.546 ;
; A[13]       ; SRAM_DQ[14]   ; 10.546 ; 10.546 ; 10.546 ; 10.546 ;
; A[13]       ; SRAM_DQ[15]   ; 10.537 ; 10.537 ; 10.537 ; 10.537 ;
; A[14]       ; D[0]          ; 8.460  ; 8.248  ; 8.248  ; 8.460  ;
; A[14]       ; D[1]          ; 8.453  ; 8.042  ; 8.042  ; 8.453  ;
; A[14]       ; D[2]          ; 8.428  ; 8.153  ; 8.153  ; 8.428  ;
; A[14]       ; D[3]          ; 8.292  ; 8.224  ; 8.224  ; 8.292  ;
; A[14]       ; D[4]          ; 8.292  ; 8.185  ; 8.185  ; 8.292  ;
; A[14]       ; D[5]          ; 8.108  ; 7.621  ; 7.621  ; 8.108  ;
; A[14]       ; D[6]          ; 8.113  ; 7.620  ; 7.620  ; 8.113  ;
; A[14]       ; D[7]          ; 7.719  ; 7.670  ; 7.670  ; 7.719  ;
; A[14]       ; FL_ADDR[14]   ; 6.296  ; 6.296  ; 6.296  ; 6.296  ;
; A[14]       ; FL_ADDR[15]   ; 6.299  ; 6.299  ; 6.299  ; 6.299  ;
; A[14]       ; FL_ADDR[16]   ; 6.402  ; 6.402  ; 6.402  ; 6.402  ;
; A[14]       ; FL_ADDR[17]   ; 8.596  ; 7.040  ; 7.040  ; 8.596  ;
; A[14]       ; FL_CE_N       ; 6.931  ; 6.630  ; 6.630  ; 6.931  ;
; A[14]       ; LEDG[0]       ; 7.790  ; 7.790  ; 7.790  ; 7.790  ;
; A[14]       ; LEDG[1]       ; 7.765  ; 7.765  ; 7.765  ; 7.765  ;
; A[14]       ; LEDG[2]       ; 8.866  ;        ;        ; 8.866  ;
; A[14]       ; LEDG[3]       ; 7.798  ; 7.798  ; 7.798  ; 7.798  ;
; A[14]       ; LEDG[4]       ; 6.949  ; 6.949  ; 6.949  ; 6.949  ;
; A[14]       ; LEDG[5]       ; 7.069  ; 7.069  ; 7.069  ; 7.069  ;
; A[14]       ; LEDG[6]       ; 7.243  ; 7.243  ; 7.243  ; 7.243  ;
; A[14]       ; LEDR[6]       ; 7.283  ; 7.858  ; 7.858  ; 7.283  ;
; A[14]       ; LEDR[8]       ; 6.431  ; 7.432  ; 7.432  ; 6.431  ;
; A[14]       ; SRAM_ADDR[14] ; 6.974  ; 6.974  ; 6.974  ; 6.974  ;
; A[14]       ; SRAM_ADDR[15] ; 7.094  ; 7.094  ; 7.094  ; 7.094  ;
; A[14]       ; SRAM_ADDR[16] ; 6.930  ; 6.930  ; 6.930  ; 6.930  ;
; A[14]       ; SRAM_ADDR[17] ; 7.120  ; 7.120  ; 7.120  ; 7.120  ;
; A[14]       ; SRAM_CE_N     ; 7.966  ; 7.966  ; 7.966  ; 7.966  ;
; A[14]       ; SRAM_DQ[0]    ; 7.740  ; 7.740  ; 7.740  ; 7.740  ;
; A[14]       ; SRAM_DQ[1]    ; 7.750  ; 7.750  ; 7.750  ; 7.750  ;
; A[14]       ; SRAM_DQ[2]    ; 7.642  ; 7.642  ; 7.642  ; 7.642  ;
; A[14]       ; SRAM_DQ[3]    ; 7.652  ; 7.652  ; 7.652  ; 7.652  ;
; A[14]       ; SRAM_DQ[4]    ; 7.541  ; 7.541  ; 7.541  ; 7.541  ;
; A[14]       ; SRAM_DQ[5]    ; 7.541  ; 7.541  ; 7.541  ; 7.541  ;
; A[14]       ; SRAM_DQ[6]    ; 7.362  ; 7.362  ; 7.362  ; 7.362  ;
; A[14]       ; SRAM_DQ[7]    ; 7.518  ; 7.518  ; 7.518  ; 7.518  ;
; A[14]       ; SRAM_DQ[8]    ; 7.617  ; 7.617  ; 7.617  ; 7.617  ;
; A[14]       ; SRAM_DQ[9]    ; 7.617  ; 7.617  ; 7.617  ; 7.617  ;
; A[14]       ; SRAM_DQ[10]   ; 7.709  ; 7.709  ; 7.709  ; 7.709  ;
; A[14]       ; SRAM_DQ[11]   ; 7.607  ; 7.607  ; 7.607  ; 7.607  ;
; A[14]       ; SRAM_DQ[12]   ; 7.551  ; 7.551  ; 7.551  ; 7.551  ;
; A[14]       ; SRAM_DQ[13]   ; 7.719  ; 7.719  ; 7.719  ; 7.719  ;
; A[14]       ; SRAM_DQ[14]   ; 7.719  ; 7.719  ; 7.719  ; 7.719  ;
; A[14]       ; SRAM_DQ[15]   ; 7.710  ; 7.710  ; 7.710  ; 7.710  ;
; A[14]       ; SRAM_LB_N     ; 7.110  ; 7.110  ; 7.110  ; 7.110  ;
; A[14]       ; SRAM_UB_N     ; 7.096  ; 7.096  ; 7.096  ; 7.096  ;
; A[15]       ; D[0]          ; 7.886  ; 7.886  ; 7.886  ; 7.886  ;
; A[15]       ; D[1]          ; 7.879  ; 7.879  ; 7.879  ; 7.879  ;
; A[15]       ; D[2]          ; 7.854  ; 7.854  ; 7.854  ; 7.854  ;
; A[15]       ; D[3]          ; 7.718  ; 7.718  ; 7.718  ; 7.718  ;
; A[15]       ; D[4]          ; 7.718  ; 7.718  ; 7.718  ; 7.718  ;
; A[15]       ; D[5]          ; 7.534  ; 7.534  ; 7.534  ; 7.534  ;
; A[15]       ; D[6]          ; 7.539  ; 7.539  ; 7.539  ; 7.539  ;
; A[15]       ; D[7]          ; 7.322  ; 7.322  ; 7.322  ; 7.322  ;
; A[15]       ; FL_ADDR[14]   ; 6.838  ; 6.838  ; 6.838  ; 6.838  ;
; A[15]       ; FL_ADDR[15]   ; 6.842  ; 6.842  ; 6.842  ; 6.842  ;
; A[15]       ; FL_ADDR[16]   ; 7.178  ; 7.178  ; 7.178  ; 7.178  ;
; A[15]       ; FL_ADDR[17]   ; 8.146  ; 8.189  ; 8.189  ; 8.146  ;
; A[15]       ; FL_CE_N       ; 6.722  ; 6.788  ; 6.788  ; 6.722  ;
; A[15]       ; LEDG[0]       ; 7.383  ; 7.340  ; 7.340  ; 7.383  ;
; A[15]       ; LEDG[1]       ; 7.436  ; 7.436  ; 7.436  ; 7.436  ;
; A[15]       ; LEDG[2]       ; 7.620  ;        ;        ; 7.620  ;
; A[15]       ; LEDG[3]       ; 7.348  ; 7.391  ; 7.391  ; 7.348  ;
; A[15]       ; LEDG[4]       ; 6.620  ; 6.620  ; 6.620  ; 6.620  ;
; A[15]       ; LEDG[5]       ; 6.740  ; 6.740  ; 6.740  ; 6.740  ;
; A[15]       ; LEDG[6]       ; 6.914  ; 6.914  ; 6.914  ; 6.914  ;
; A[15]       ; LEDR[6]       ; 6.575  ; 7.408  ; 7.408  ; 6.575  ;
; A[15]       ; LEDR[8]       ; 7.025  ; 6.376  ; 6.376  ; 7.025  ;
; A[15]       ; SRAM_ADDR[14] ; 6.415  ; 6.415  ; 6.415  ; 6.415  ;
; A[15]       ; SRAM_ADDR[15] ; 6.530  ; 6.530  ; 6.530  ; 6.530  ;
; A[15]       ; SRAM_ADDR[16] ; 6.444  ; 6.444  ; 6.444  ; 6.444  ;
; A[15]       ; SRAM_ADDR[17] ; 6.559  ; 6.559  ; 6.559  ; 6.559  ;
; A[15]       ; SRAM_CE_N     ; 7.637  ; 7.637  ; 7.637  ; 7.637  ;
; A[15]       ; SRAM_DQ[0]    ; 7.166  ; 7.166  ; 7.166  ; 7.166  ;
; A[15]       ; SRAM_DQ[1]    ; 7.176  ; 7.176  ; 7.176  ; 7.176  ;
; A[15]       ; SRAM_DQ[2]    ; 7.068  ; 7.068  ; 7.068  ; 7.068  ;
; A[15]       ; SRAM_DQ[3]    ; 7.078  ; 7.078  ; 7.078  ; 7.078  ;
; A[15]       ; SRAM_DQ[4]    ; 6.967  ; 6.967  ; 6.967  ; 6.967  ;
; A[15]       ; SRAM_DQ[5]    ; 6.967  ; 6.967  ; 6.967  ; 6.967  ;
; A[15]       ; SRAM_DQ[6]    ; 6.788  ; 6.788  ; 6.788  ; 6.788  ;
; A[15]       ; SRAM_DQ[7]    ; 6.944  ; 6.944  ; 6.944  ; 6.944  ;
; A[15]       ; SRAM_DQ[8]    ; 7.043  ; 7.043  ; 7.043  ; 7.043  ;
; A[15]       ; SRAM_DQ[9]    ; 7.043  ; 7.043  ; 7.043  ; 7.043  ;
; A[15]       ; SRAM_DQ[10]   ; 7.135  ; 7.135  ; 7.135  ; 7.135  ;
; A[15]       ; SRAM_DQ[11]   ; 7.033  ; 7.033  ; 7.033  ; 7.033  ;
; A[15]       ; SRAM_DQ[12]   ; 6.977  ; 6.977  ; 6.977  ; 6.977  ;
; A[15]       ; SRAM_DQ[13]   ; 7.145  ; 7.145  ; 7.145  ; 7.145  ;
; A[15]       ; SRAM_DQ[14]   ; 7.145  ; 7.145  ; 7.145  ; 7.145  ;
; A[15]       ; SRAM_DQ[15]   ; 7.136  ; 7.136  ; 7.136  ; 7.136  ;
; A[15]       ; SRAM_LB_N     ; 6.536  ; 6.536  ; 6.536  ; 6.536  ;
; A[15]       ; SRAM_UB_N     ; 6.522  ; 6.522  ; 6.522  ; 6.522  ;
; D[0]        ; SRAM_DQ[0]    ; 5.944  ;        ;        ; 5.944  ;
; D[0]        ; SRAM_DQ[8]    ; 5.916  ;        ;        ; 5.916  ;
; D[1]        ; SRAM_DQ[1]    ; 5.865  ;        ;        ; 5.865  ;
; D[1]        ; SRAM_DQ[9]    ; 5.875  ;        ;        ; 5.875  ;
; D[2]        ; SRAM_DQ[2]    ; 5.720  ;        ;        ; 5.720  ;
; D[2]        ; SRAM_DQ[10]   ; 5.691  ;        ;        ; 5.691  ;
; D[3]        ; SRAM_DQ[3]    ; 6.590  ;        ;        ; 6.590  ;
; D[3]        ; SRAM_DQ[11]   ; 6.548  ;        ;        ; 6.548  ;
; D[4]        ; SRAM_DQ[4]    ; 5.668  ;        ;        ; 5.668  ;
; D[4]        ; SRAM_DQ[12]   ; 5.610  ;        ;        ; 5.610  ;
; D[5]        ; SRAM_DQ[5]    ; 5.542  ;        ;        ; 5.542  ;
; D[5]        ; SRAM_DQ[13]   ; 5.527  ;        ;        ; 5.527  ;
; D[6]        ; SRAM_DQ[6]    ; 5.594  ;        ;        ; 5.594  ;
; D[6]        ; SRAM_DQ[14]   ; 5.568  ;        ;        ; 5.568  ;
; D[7]        ; SRAM_DQ[7]    ; 5.740  ;        ;        ; 5.740  ;
; D[7]        ; SRAM_DQ[15]   ; 5.357  ;        ;        ; 5.357  ;
; FL_DQ[0]    ; D[0]          ; 7.600  ;        ;        ; 7.600  ;
; FL_DQ[1]    ; D[1]          ; 7.336  ;        ;        ; 7.336  ;
; FL_DQ[2]    ; D[2]          ; 7.461  ;        ;        ; 7.461  ;
; FL_DQ[3]    ; D[3]          ; 7.402  ;        ;        ; 7.402  ;
; FL_DQ[4]    ; D[4]          ; 7.299  ;        ;        ; 7.299  ;
; FL_DQ[5]    ; D[5]          ; 7.550  ; 7.550  ; 7.550  ; 7.550  ;
; FL_DQ[6]    ; D[6]          ; 7.864  ; 7.864  ; 7.864  ; 7.864  ;
; FL_DQ[7]    ; D[7]          ; 6.870  ; 6.870  ; 6.870  ; 6.870  ;
; IORQ_n      ; BUSDIR_n      ; 6.601  ;        ;        ; 6.601  ;
; IORQ_n      ; D[0]          ; 7.780  ; 7.780  ; 7.780  ; 7.780  ;
; IORQ_n      ; D[1]          ; 7.773  ; 7.773  ; 7.773  ; 7.773  ;
; IORQ_n      ; D[2]          ; 7.748  ; 7.748  ; 7.748  ; 7.748  ;
; IORQ_n      ; D[3]          ; 7.612  ; 7.612  ; 7.612  ; 7.612  ;
; IORQ_n      ; D[4]          ; 7.612  ; 7.612  ; 7.612  ; 7.612  ;
; IORQ_n      ; D[5]          ; 7.428  ; 7.428  ; 7.428  ; 7.428  ;
; IORQ_n      ; D[6]          ; 7.433  ; 7.433  ; 7.433  ; 7.433  ;
; IORQ_n      ; D[7]          ; 7.105  ; 7.436  ; 7.436  ; 7.105  ;
; IORQ_n      ; U1OE_n        ; 6.846  ;        ;        ; 6.846  ;
; KEY[0]      ; LEDG[7]       ;        ; 5.500  ; 5.500  ;        ;
; KEY[0]      ; LEDR[9]       ;        ; 5.445  ; 5.445  ;        ;
; M1_n        ; BUSDIR_n      ;        ; 6.810  ; 6.810  ;        ;
; M1_n        ; D[0]          ; 7.989  ; 7.989  ; 7.989  ; 7.989  ;
; M1_n        ; D[1]          ; 7.982  ; 7.982  ; 7.982  ; 7.982  ;
; M1_n        ; D[2]          ; 7.957  ; 7.957  ; 7.957  ; 7.957  ;
; M1_n        ; D[3]          ; 7.821  ; 7.821  ; 7.821  ; 7.821  ;
; M1_n        ; D[4]          ; 7.821  ; 7.821  ; 7.821  ; 7.821  ;
; M1_n        ; D[5]          ; 7.637  ; 7.637  ; 7.637  ; 7.637  ;
; M1_n        ; D[6]          ; 7.642  ; 7.642  ; 7.642  ; 7.642  ;
; M1_n        ; D[7]          ; 7.645  ; 7.314  ; 7.314  ; 7.645  ;
; M1_n        ; U1OE_n        ;        ; 7.056  ; 7.056  ;        ;
; RD_n        ; BUSDIR_n      ; 6.848  ;        ;        ; 6.848  ;
; RD_n        ; D[0]          ; 7.315  ; 7.511  ; 7.511  ; 7.315  ;
; RD_n        ; D[1]          ; 7.110  ; 7.504  ; 7.504  ; 7.110  ;
; RD_n        ; D[2]          ; 7.221  ; 7.424  ; 7.424  ; 7.221  ;
; RD_n        ; D[3]          ; 7.292  ; 7.343  ; 7.343  ; 7.292  ;
; RD_n        ; D[4]          ; 7.253  ; 7.343  ; 7.343  ; 7.253  ;
; RD_n        ; D[5]          ; 6.730  ; 7.159  ; 7.159  ; 6.730  ;
; RD_n        ; D[6]          ; 6.729  ; 7.164  ; 7.164  ; 6.729  ;
; RD_n        ; D[7]          ; 6.779  ; 7.167  ; 7.167  ; 6.779  ;
; RD_n        ; FL_CE_N       ; 6.699  ;        ;        ; 6.699  ;
; RD_n        ; FL_OE_N       ; 5.694  ;        ;        ; 5.694  ;
; RD_n        ; U1OE_n        ; 7.092  ;        ;        ; 7.092  ;
; RESET_n     ; LEDG[7]       ;        ; 6.033  ; 6.033  ;        ;
; RESET_n     ; LEDR[9]       ;        ; 5.978  ; 5.978  ;        ;
; SLTSL_n     ; D[0]          ; 7.873  ; 7.873  ; 7.873  ; 7.873  ;
; SLTSL_n     ; D[1]          ; 7.794  ; 7.866  ; 7.866  ; 7.794  ;
; SLTSL_n     ; D[2]          ; 7.841  ; 7.841  ; 7.841  ; 7.841  ;
; SLTSL_n     ; D[3]          ; 7.705  ; 7.703  ; 7.703  ; 7.705  ;
; SLTSL_n     ; D[4]          ; 7.609  ; 7.698  ; 7.698  ; 7.609  ;
; SLTSL_n     ; D[5]          ; 7.521  ; 7.521  ; 7.521  ; 7.521  ;
; SLTSL_n     ; D[6]          ; 7.526  ; 7.526  ; 7.526  ; 7.526  ;
; SLTSL_n     ; D[7]          ; 7.102  ; 7.483  ; 7.483  ; 7.102  ;
; SLTSL_n     ; FL_ADDR[14]   ; 7.032  ; 7.032  ; 7.032  ; 7.032  ;
; SLTSL_n     ; FL_ADDR[15]   ; 7.036  ; 7.036  ; 7.036  ; 7.036  ;
; SLTSL_n     ; FL_ADDR[16]   ; 7.372  ; 7.372  ; 7.372  ; 7.372  ;
; SLTSL_n     ; FL_ADDR[17]   ; 8.340  ;        ;        ; 8.340  ;
; SLTSL_n     ; FL_CE_N       ; 7.899  ; 7.676  ; 7.676  ; 7.899  ;
; SLTSL_n     ; LEDG[0]       ;        ; 7.534  ; 7.534  ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 7.506  ; 7.506  ;        ;
; SLTSL_n     ; LEDG[3]       ; 7.542  ;        ;        ; 7.542  ;
; SLTSL_n     ; LEDG[4]       ; 6.690  ;        ;        ; 6.690  ;
; SLTSL_n     ; LEDG[5]       ; 6.803  ;        ;        ; 6.803  ;
; SLTSL_n     ; LEDG[6]       ; 6.984  ;        ;        ; 6.984  ;
; SLTSL_n     ; LEDR[6]       ;        ; 7.602  ; 7.602  ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 7.176  ; 7.176  ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 7.707  ;        ;        ; 7.707  ;
; SLTSL_n     ; SRAM_DQ[0]    ; 7.784  ; 7.784  ; 7.784  ; 7.784  ;
; SLTSL_n     ; SRAM_DQ[1]    ; 7.794  ; 7.794  ; 7.794  ; 7.794  ;
; SLTSL_n     ; SRAM_DQ[2]    ; 7.686  ; 7.686  ; 7.686  ; 7.686  ;
; SLTSL_n     ; SRAM_DQ[3]    ; 7.696  ; 7.696  ; 7.696  ; 7.696  ;
; SLTSL_n     ; SRAM_DQ[4]    ; 7.585  ; 7.585  ; 7.585  ; 7.585  ;
; SLTSL_n     ; SRAM_DQ[5]    ; 7.585  ; 7.585  ; 7.585  ; 7.585  ;
; SLTSL_n     ; SRAM_DQ[6]    ; 7.406  ; 7.406  ; 7.406  ; 7.406  ;
; SLTSL_n     ; SRAM_DQ[7]    ; 7.562  ; 7.562  ; 7.562  ; 7.562  ;
; SLTSL_n     ; SRAM_DQ[8]    ; 7.658  ; 7.658  ; 7.658  ; 7.658  ;
; SLTSL_n     ; SRAM_DQ[9]    ; 7.658  ; 7.658  ; 7.658  ; 7.658  ;
; SLTSL_n     ; SRAM_DQ[10]   ; 7.750  ; 7.750  ; 7.750  ; 7.750  ;
; SLTSL_n     ; SRAM_DQ[11]   ; 7.648  ; 7.648  ; 7.648  ; 7.648  ;
; SLTSL_n     ; SRAM_DQ[12]   ; 7.592  ; 7.592  ; 7.592  ; 7.592  ;
; SLTSL_n     ; SRAM_DQ[13]   ; 7.760  ; 7.760  ; 7.760  ; 7.760  ;
; SLTSL_n     ; SRAM_DQ[14]   ; 7.760  ; 7.760  ; 7.760  ; 7.760  ;
; SLTSL_n     ; SRAM_DQ[15]   ; 7.751  ; 7.751  ; 7.751  ; 7.751  ;
; SLTSL_n     ; U1OE_n        ; 7.436  ;        ;        ; 7.436  ;
; SRAM_DQ[0]  ; D[0]          ; 7.658  ;        ;        ; 7.658  ;
; SRAM_DQ[1]  ; D[1]          ; 7.782  ; 7.782  ; 7.782  ; 7.782  ;
; SRAM_DQ[2]  ; D[2]          ; 7.352  ;        ;        ; 7.352  ;
; SRAM_DQ[3]  ; D[3]          ; 7.658  ;        ;        ; 7.658  ;
; SRAM_DQ[4]  ; D[4]          ; 7.258  ; 7.258  ; 7.258  ; 7.258  ;
; SRAM_DQ[5]  ; D[5]          ; 7.259  ;        ;        ; 7.259  ;
; SRAM_DQ[6]  ; D[6]          ; 7.207  ;        ;        ; 7.207  ;
; SRAM_DQ[7]  ; D[7]          ; 6.333  ;        ;        ; 6.333  ;
; SRAM_DQ[8]  ; D[0]          ; 7.835  ; 7.835  ; 7.835  ; 7.835  ;
; SRAM_DQ[9]  ; D[1]          ; 7.612  ;        ;        ; 7.612  ;
; SRAM_DQ[10] ; D[2]          ; 7.552  ;        ;        ; 7.552  ;
; SRAM_DQ[11] ; D[3]          ; 7.946  ; 7.946  ; 7.946  ; 7.946  ;
; SRAM_DQ[12] ; D[4]          ; 7.245  ;        ;        ; 7.245  ;
; SRAM_DQ[13] ; D[5]          ; 7.270  ;        ;        ; 7.270  ;
; SRAM_DQ[14] ; D[6]          ; 7.224  ;        ;        ; 7.224  ;
; SRAM_DQ[15] ; D[7]          ; 6.473  ;        ;        ; 6.473  ;
; SW[0]       ; D[1]          ;        ; 4.803  ; 4.803  ;        ;
; SW[0]       ; LEDR[0]       ; 2.289  ;        ;        ; 2.289  ;
; SW[1]       ; D[1]          ; 5.149  ; 5.149  ; 5.149  ; 5.149  ;
; SW[1]       ; LEDR[1]       ; 2.423  ;        ;        ; 2.423  ;
; SW[2]       ; D[2]          ;        ; 4.950  ; 4.950  ;        ;
; SW[2]       ; LEDR[2]       ; 2.611  ;        ;        ; 2.611  ;
; SW[3]       ; D[2]          ;        ; 4.684  ; 4.684  ;        ;
; SW[3]       ; LEDR[3]       ; 2.540  ;        ;        ; 2.540  ;
; SW[7]       ; D[1]          ; 4.871  ;        ;        ; 4.871  ;
; SW[8]       ; D[0]          ; 4.624  ; 4.624  ; 4.624  ; 4.624  ;
; SW[8]       ; D[1]          ; 4.617  ; 4.617  ; 4.617  ; 4.617  ;
; SW[8]       ; D[2]          ; 4.592  ; 4.592  ; 4.592  ; 4.592  ;
; SW[8]       ; D[3]          ; 4.456  ; 4.456  ; 4.456  ; 4.456  ;
; SW[8]       ; D[4]          ; 4.456  ; 4.456  ; 4.456  ; 4.456  ;
; SW[8]       ; D[5]          ; 4.272  ; 4.272  ; 4.272  ; 4.272  ;
; SW[8]       ; D[6]          ; 4.277  ; 4.277  ; 4.277  ; 4.277  ;
; SW[8]       ; D[7]          ; 4.280  ; 4.060  ; 4.060  ; 4.280  ;
; SW[8]       ; LEDG[1]       ; 3.725  ;        ;        ; 3.725  ;
; SW[8]       ; SRAM_CE_N     ;        ; 3.926  ; 3.926  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 3.887  ; 3.887  ; 3.887  ; 3.887  ;
; SW[8]       ; SRAM_DQ[1]    ; 3.897  ; 3.897  ; 3.897  ; 3.897  ;
; SW[8]       ; SRAM_DQ[2]    ; 3.789  ; 3.789  ; 3.789  ; 3.789  ;
; SW[8]       ; SRAM_DQ[3]    ; 3.799  ; 3.799  ; 3.799  ; 3.799  ;
; SW[8]       ; SRAM_DQ[4]    ; 3.688  ; 3.688  ; 3.688  ; 3.688  ;
; SW[8]       ; SRAM_DQ[5]    ; 3.688  ; 3.688  ; 3.688  ; 3.688  ;
; SW[8]       ; SRAM_DQ[6]    ; 3.509  ; 3.509  ; 3.509  ; 3.509  ;
; SW[8]       ; SRAM_DQ[7]    ; 3.665  ; 3.665  ; 3.665  ; 3.665  ;
; SW[8]       ; SRAM_DQ[8]    ; 3.753  ; 3.753  ; 3.753  ; 3.753  ;
; SW[8]       ; SRAM_DQ[9]    ; 3.753  ; 3.753  ; 3.753  ; 3.753  ;
; SW[8]       ; SRAM_DQ[10]   ; 3.845  ; 3.845  ; 3.845  ; 3.845  ;
; SW[8]       ; SRAM_DQ[11]   ; 3.743  ; 3.743  ; 3.743  ; 3.743  ;
; SW[8]       ; SRAM_DQ[12]   ; 3.687  ; 3.687  ; 3.687  ; 3.687  ;
; SW[8]       ; SRAM_DQ[13]   ; 3.855  ; 3.855  ; 3.855  ; 3.855  ;
; SW[8]       ; SRAM_DQ[14]   ; 3.855  ; 3.855  ; 3.855  ; 3.855  ;
; SW[8]       ; SRAM_DQ[15]   ; 3.846  ; 3.846  ; 3.846  ; 3.846  ;
; SW[9]       ; D[0]          ; 5.387  ; 5.387  ; 5.387  ; 5.387  ;
; SW[9]       ; D[1]          ; 5.380  ; 5.308  ; 5.308  ; 5.380  ;
; SW[9]       ; D[2]          ; 5.355  ; 5.355  ; 5.355  ; 5.355  ;
; SW[9]       ; D[3]          ; 5.217  ; 5.219  ; 5.219  ; 5.217  ;
; SW[9]       ; D[4]          ; 5.212  ; 5.123  ; 5.123  ; 5.212  ;
; SW[9]       ; D[5]          ; 5.035  ; 5.035  ; 5.035  ; 5.035  ;
; SW[9]       ; D[6]          ; 5.040  ; 5.040  ; 5.040  ; 5.040  ;
; SW[9]       ; D[7]          ; 4.997  ; 4.616  ; 4.616  ; 4.997  ;
; SW[9]       ; FL_ADDR[14]   ; 4.503  ; 4.503  ; 4.503  ; 4.503  ;
; SW[9]       ; FL_ADDR[15]   ; 4.507  ; 4.507  ; 4.507  ; 4.507  ;
; SW[9]       ; FL_ADDR[16]   ; 4.843  ; 4.843  ; 4.843  ; 4.843  ;
; SW[9]       ; FL_ADDR[17]   ;        ; 5.811  ; 5.811  ;        ;
; SW[9]       ; FL_CE_N       ; 5.147  ; 5.370  ; 5.370  ; 5.147  ;
; SW[9]       ; LEDG[0]       ; 5.005  ;        ;        ; 5.005  ;
; SW[9]       ; LEDG[1]       ; 4.977  ;        ;        ; 4.977  ;
; SW[9]       ; LEDG[3]       ;        ; 5.013  ; 5.013  ;        ;
; SW[9]       ; LEDG[4]       ;        ; 4.161  ; 4.161  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 4.274  ; 4.274  ;        ;
; SW[9]       ; LEDG[6]       ;        ; 4.455  ; 4.455  ;        ;
; SW[9]       ; LEDR[6]       ; 5.073  ;        ;        ; 5.073  ;
; SW[9]       ; LEDR[8]       ; 4.647  ;        ;        ; 4.647  ;
; SW[9]       ; SRAM_CE_N     ;        ; 5.178  ; 5.178  ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 5.255  ; 5.255  ; 5.255  ; 5.255  ;
; SW[9]       ; SRAM_DQ[1]    ; 5.265  ; 5.265  ; 5.265  ; 5.265  ;
; SW[9]       ; SRAM_DQ[2]    ; 5.157  ; 5.157  ; 5.157  ; 5.157  ;
; SW[9]       ; SRAM_DQ[3]    ; 5.167  ; 5.167  ; 5.167  ; 5.167  ;
; SW[9]       ; SRAM_DQ[4]    ; 5.056  ; 5.056  ; 5.056  ; 5.056  ;
; SW[9]       ; SRAM_DQ[5]    ; 5.056  ; 5.056  ; 5.056  ; 5.056  ;
; SW[9]       ; SRAM_DQ[6]    ; 4.877  ; 4.877  ; 4.877  ; 4.877  ;
; SW[9]       ; SRAM_DQ[7]    ; 5.033  ; 5.033  ; 5.033  ; 5.033  ;
; SW[9]       ; SRAM_DQ[8]    ; 5.129  ; 5.129  ; 5.129  ; 5.129  ;
; SW[9]       ; SRAM_DQ[9]    ; 5.129  ; 5.129  ; 5.129  ; 5.129  ;
; SW[9]       ; SRAM_DQ[10]   ; 5.221  ; 5.221  ; 5.221  ; 5.221  ;
; SW[9]       ; SRAM_DQ[11]   ; 5.119  ; 5.119  ; 5.119  ; 5.119  ;
; SW[9]       ; SRAM_DQ[12]   ; 5.063  ; 5.063  ; 5.063  ; 5.063  ;
; SW[9]       ; SRAM_DQ[13]   ; 5.231  ; 5.231  ; 5.231  ; 5.231  ;
; SW[9]       ; SRAM_DQ[14]   ; 5.231  ; 5.231  ; 5.231  ; 5.231  ;
; SW[9]       ; SRAM_DQ[15]   ; 5.222  ; 5.222  ; 5.222  ; 5.222  ;
; SW[9]       ; U1OE_n        ;        ; 4.907  ; 4.907  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 6.893  ; 6.893  ; 6.893  ; 6.893  ;
; WR_n        ; SRAM_DQ[1]    ; 6.903  ; 6.903  ; 6.903  ; 6.903  ;
; WR_n        ; SRAM_DQ[2]    ; 6.795  ; 6.795  ; 6.795  ; 6.795  ;
; WR_n        ; SRAM_DQ[3]    ; 6.805  ; 6.805  ; 6.805  ; 6.805  ;
; WR_n        ; SRAM_DQ[4]    ; 6.694  ; 6.694  ; 6.694  ; 6.694  ;
; WR_n        ; SRAM_DQ[5]    ; 6.694  ; 6.694  ; 6.694  ; 6.694  ;
; WR_n        ; SRAM_DQ[6]    ; 6.515  ; 6.515  ; 6.515  ; 6.515  ;
; WR_n        ; SRAM_DQ[7]    ; 6.671  ; 6.671  ; 6.671  ; 6.671  ;
; WR_n        ; SRAM_DQ[8]    ; 6.759  ; 6.759  ; 6.759  ; 6.759  ;
; WR_n        ; SRAM_DQ[9]    ; 6.759  ; 6.759  ; 6.759  ; 6.759  ;
; WR_n        ; SRAM_DQ[10]   ; 6.851  ; 6.851  ; 6.851  ; 6.851  ;
; WR_n        ; SRAM_DQ[11]   ; 6.749  ; 6.749  ; 6.749  ; 6.749  ;
; WR_n        ; SRAM_DQ[12]   ; 6.693  ; 6.693  ; 6.693  ; 6.693  ;
; WR_n        ; SRAM_DQ[13]   ; 6.861  ; 6.861  ; 6.861  ; 6.861  ;
; WR_n        ; SRAM_DQ[14]   ; 6.861  ; 6.861  ; 6.861  ; 6.861  ;
; WR_n        ; SRAM_DQ[15]   ; 6.852  ; 6.852  ; 6.852  ; 6.852  ;
; WR_n        ; SRAM_WE_N     ; 5.552  ;        ;        ; 5.552  ;
; WR_n        ; U1OE_n        ; 7.384  ;        ;        ; 7.384  ;
+-------------+---------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; D[*]         ; A[2]       ; 7.881 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 8.233 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 8.226 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 8.201 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 8.065 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 8.065 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 7.881 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 7.886 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 7.889 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 6.344 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 6.722 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 6.732 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 6.624 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 6.634 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 6.523 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 6.523 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 6.344 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 6.500 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 6.596 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 6.596 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 6.688 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 6.586 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 6.530 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 6.698 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 6.698 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 6.689 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 9.303 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 9.655 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 9.648 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 9.623 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 9.487 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 9.487 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 9.303 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 9.308 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 9.311 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 8.434 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 8.812 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 8.822 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 8.714 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 8.724 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 8.613 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 8.613 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 8.434 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 8.590 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 8.689 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 8.689 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 8.781 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 8.679 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 8.623 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 8.791 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 8.791 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 8.782 ;      ; Fall       ; A[2]            ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; D[*]         ; A[2]       ; 5.294 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 5.646 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 5.639 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 5.614 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 5.478 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 5.478 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 5.294 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 5.299 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 5.302 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 6.344 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 6.722 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 6.732 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 6.624 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 6.634 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 6.523 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 6.523 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 6.344 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 6.500 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 6.596 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 6.596 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 6.688 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 6.586 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 6.530 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 6.698 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 6.698 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 6.689 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 5.294 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 5.646 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 5.639 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 5.614 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 5.478 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 5.478 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 5.294 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 5.299 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 5.302 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.832 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 6.210 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 6.220 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 6.112 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 6.122 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 6.011 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 6.011 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.832 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.988 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 6.084 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 6.084 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 6.176 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 6.074 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 6.018 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 6.186 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 6.186 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 6.177 ;      ; Fall       ; A[2]            ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 7.881     ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 8.233     ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 8.226     ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 8.201     ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 8.065     ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 8.065     ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 7.881     ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 7.886     ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 7.889     ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 6.344     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 6.722     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 6.732     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 6.624     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 6.634     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 6.523     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 6.523     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 6.344     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 6.500     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 6.596     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 6.596     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 6.688     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 6.586     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 6.530     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 6.698     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 6.698     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 6.689     ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 9.303     ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 9.655     ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 9.648     ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 9.623     ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 9.487     ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 9.487     ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 9.303     ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 9.308     ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 9.311     ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 8.434     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 8.812     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 8.822     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 8.714     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 8.724     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 8.613     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 8.613     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 8.434     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 8.590     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 8.689     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 8.689     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 8.781     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 8.679     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 8.623     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 8.791     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 8.791     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 8.782     ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 5.294     ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 5.646     ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 5.639     ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 5.614     ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 5.478     ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 5.478     ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 5.294     ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 5.299     ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 5.302     ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 6.344     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 6.722     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 6.732     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 6.624     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 6.634     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 6.523     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 6.523     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 6.344     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 6.500     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 6.596     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 6.596     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 6.688     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 6.586     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 6.530     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 6.698     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 6.698     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 6.689     ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 5.294     ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 5.646     ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 5.639     ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 5.614     ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 5.478     ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 5.478     ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 5.294     ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 5.299     ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 5.302     ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.832     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 6.210     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 6.220     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 6.112     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 6.122     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 6.011     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 6.011     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.832     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.988     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 6.084     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 6.084     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 6.176     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 6.074     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 6.018     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 6.186     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 6.186     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 6.177     ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+----------+---------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -7.476   ; -12.674 ; -0.418   ; -4.250  ; -3.080              ;
;  A[2]            ; -2.837   ; -12.674 ; 2.133    ; -4.250  ; -3.080              ;
;  CLOCK_50        ; 1.343    ; -1.864  ; N/A      ; N/A     ; -1.631              ;
;  clock_i         ; -7.476   ; -0.306  ; -0.418   ; 0.580   ; -0.611              ;
;  sd_sel_q[0]     ; -6.933   ; 3.192   ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS  ; -235.988 ; -89.83  ; -0.418   ; -34.186 ; -170.878            ;
;  A[2]            ; -12.779  ; -87.966 ; 0.000    ; -34.186 ; -110.591            ;
;  CLOCK_50        ; 0.000    ; -1.864  ; N/A      ; N/A     ; -2.853              ;
;  clock_i         ; -216.276 ; -0.306  ; -0.418   ; 0.000   ; -57.434             ;
;  sd_sel_q[0]     ; -6.933   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; 2.133  ; 2.133  ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 2.133  ; 2.133  ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 3.547  ; 3.547  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 3.547  ; 3.547  ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 3.354  ; 3.354  ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.585  ; 1.585  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; 0.807  ; 0.807  ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; -0.482 ; -0.482 ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -0.482 ; -0.482 ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; 0.051  ; 0.051  ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; -3.587 ; -3.587 ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; -3.587 ; -3.587 ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; -3.684 ; -3.684 ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 5.591  ; 5.591  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; 5.235  ; 5.235  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; 5.591  ; 5.591  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; 0.650  ; 0.650  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; 5.096  ; 5.096  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; 3.986  ; 3.986  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; 4.031  ; 4.031  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; 5.280  ; 5.280  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; 4.626  ; 4.626  ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 4.169  ; 4.169  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 3.495  ; 3.495  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 3.912  ; 3.912  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 2.443  ; 2.443  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 4.169  ; 4.169  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 2.617  ; 2.617  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 2.117  ; 2.117  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 3.620  ; 3.620  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 1.651  ; 1.651  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; -0.644 ; -0.644 ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -0.644 ; -0.644 ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 0.066  ; 0.066  ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; -0.111 ; -0.111 ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; -3.753 ; -3.753 ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; -3.753 ; -3.753 ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; -3.846 ; -3.846 ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; 11.761 ; 11.761 ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; 8.516  ; 8.516  ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; 8.872  ; 8.872  ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; 3.761  ; 3.761  ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; 8.377  ; 8.377  ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; 10.302 ; 10.302 ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; 10.347 ; 10.347 ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; 11.596 ; 11.596 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; 10.942 ; 10.942 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; 11.687 ; 11.687 ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; 10.559 ; 10.559 ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; 11.535 ; 11.535 ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; 10.882 ; 10.882 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; 10.655 ; 10.655 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; 11.761 ; 11.761 ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; 11.520 ; 11.520 ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; 9.438  ; 9.438  ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; 7.548  ; 7.548  ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; 6.922  ; 6.922  ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; 6.690  ; 6.690  ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; 5.250  ; 5.250  ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; 7.548  ; 7.548  ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; 5.945  ; 5.945  ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; 5.688  ; 5.688  ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; 6.177  ; 6.177  ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; 4.673  ; 4.673  ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; 7.432  ; 7.432  ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; 7.432  ; 7.432  ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; 8.722  ; 8.722  ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; 8.800  ; 8.800  ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; 4.340  ; 4.340  ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; 4.340  ; 4.340  ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; 7.429  ; 7.429  ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; 7.829  ; 7.829  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; 7.982  ; 7.982  ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; 0.524  ; 0.524  ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 0.524  ; 0.524  ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 1.193  ; 1.193  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 0.174  ; 0.174  ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 0.072  ; 0.072  ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.193  ; 1.193  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; -0.363 ; -0.363 ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; 4.563  ; 4.563  ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 4.563  ; 4.563  ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; 3.273  ; 3.273  ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; 10.475 ; 10.475 ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; 10.210 ; 10.210 ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; 10.475 ; 10.475 ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 0.487  ; 0.487  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; -1.231 ; -1.231 ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; -1.435 ; -1.435 ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; 0.487  ; 0.487  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; -1.574 ; -1.574 ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; -1.264 ; -1.264 ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; -1.239 ; -1.239 ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; -1.781 ; -1.781 ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; -1.528 ; -1.528 ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 2.308  ; 2.308  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; -0.174 ; -0.174 ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; -0.008 ; -0.008 ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.836  ; 1.836  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 0.354  ; 0.354  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 1.864  ; 1.864  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 1.337  ; 1.337  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 0.825  ; 0.825  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 2.308  ; 2.308  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; 5.035  ; 5.035  ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 5.035  ; 5.035  ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 1.157  ; 1.157  ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; 3.745  ; 3.745  ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; 10.939 ; 10.939 ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; 10.682 ; 10.682 ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; 10.939 ; 10.939 ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; -0.883 ; -0.883 ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; -3.369 ; -3.369 ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; -3.653 ; -3.653 ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; -0.883 ; -0.883 ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; -3.413 ; -3.413 ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; -4.132 ; -4.132 ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; -4.107 ; -4.107 ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; -4.649 ; -4.649 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; -4.396 ; -4.396 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; -4.771 ; -4.771 ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; -4.299 ; -4.299 ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; -4.663 ; -4.663 ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; -4.450 ; -4.450 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; -4.297 ; -4.297 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; -4.735 ; -4.735 ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; -3.986 ; -3.986 ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; -3.536 ; -3.536 ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; -2.117 ; -2.117 ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; -3.159 ; -3.159 ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; -3.062 ; -3.062 ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; -2.401 ; -2.401 ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; -3.195 ; -3.195 ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; -2.656 ; -2.656 ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; -2.522 ; -2.522 ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; -2.789 ; -2.789 ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; -2.117 ; -2.117 ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; -2.659 ; -2.659 ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; -2.659 ; -2.659 ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; -3.192 ; -3.192 ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; -3.730 ; -3.730 ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; -1.201 ; -1.201 ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; -1.201 ; -1.201 ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; -3.234 ; -3.234 ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; -3.562 ; -3.562 ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; -3.598 ; -3.598 ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+----------------+-------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+-------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 10.088 ; 10.088 ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 22.494 ; 22.494 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 22.168 ; 22.168 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 21.911 ; 21.911 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 20.811 ; 20.811 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 22.146 ; 22.146 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 21.050 ; 21.050 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 21.924 ; 21.924 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 22.494 ; 22.494 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 20.018 ; 20.018 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 15.972 ; 15.972 ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 10.246 ; 10.246 ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 14.116 ; 14.116 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 15.292 ; 15.292 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 15.534 ; 15.534 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 15.972 ; 15.972 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 16.602 ; 16.602 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 15.019 ; 15.019 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 14.640 ; 14.640 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 15.017 ; 15.017 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 14.184 ; 14.184 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 13.895 ; 13.895 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 14.991 ; 14.991 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 15.019 ; 15.019 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 14.439 ; 14.439 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 17.928 ; 17.928 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 17.384 ; 17.384 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 17.252 ; 17.252 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 17.765 ; 17.765 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 17.928 ; 17.928 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 17.499 ; 17.499 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 17.334 ; 17.334 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 17.758 ; 17.758 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 14.848 ; 14.848 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 10.489 ; 10.489 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 14.848 ; 14.848 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 11.242 ; 11.242 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 10.500 ; 10.500 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 12.735 ; 12.735 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 13.050 ; 13.050 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 13.619 ; 13.619 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 13.255 ; 13.255 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 11.248 ; 11.248 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 11.193 ; 11.193 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 13.255 ; 13.255 ; Rise       ; A[2]            ;
; SD_DAT3        ; A[2]        ; 11.248 ; 11.248 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 11.042 ; 11.042 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 11.042 ; 11.042 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 15.219 ; 15.219 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 10.378 ; 10.378 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 10.088 ; 10.088 ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 25.585 ; 25.585 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 25.585 ; 25.585 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 25.328 ; 25.328 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 24.128 ; 24.128 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 25.563 ; 25.563 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 24.467 ; 24.467 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 24.989 ; 24.989 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 25.559 ; 25.559 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 23.083 ; 23.083 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 16.503 ; 16.503 ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 10.246 ; 10.246 ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 13.111 ; 13.111 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 13.115 ; 13.115 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 14.060 ; 14.060 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 16.503 ; 16.503 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 15.331 ; 15.331 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 14.660 ; 14.660 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 14.280 ; 14.280 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 14.660 ; 14.660 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 14.583 ; 14.583 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 14.552 ; 14.552 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 14.422 ; 14.422 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 13.851 ; 13.851 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 13.857 ; 13.857 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 14.719 ; 14.719 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 14.719 ; 14.719 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 14.334 ; 14.334 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 14.338 ; 14.338 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 14.350 ; 14.350 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 14.351 ; 14.351 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 14.719 ; 14.719 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 14.588 ; 14.588 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 14.848 ; 14.848 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 14.102 ; 14.102 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 14.848 ; 14.848 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 11.242 ; 11.242 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 14.113 ; 14.113 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 12.735 ; 12.735 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 13.050 ; 13.050 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 13.619 ; 13.619 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 14.806 ; 14.806 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 14.806 ; 14.806 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 13.731 ; 13.731 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 18.123 ; 18.123 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 11.042 ; 11.042 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 16.703 ; 16.703 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 17.600 ; 17.600 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 17.646 ; 17.646 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 18.123 ; 18.123 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 15.219 ; 15.219 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 18.282 ; 18.282 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 18.265 ; 18.265 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 10.378 ; 10.378 ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 12.787 ; 12.787 ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 12.787 ; 12.787 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 12.750 ; 12.750 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 10.237 ; 10.237 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 11.421 ; 11.421 ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 10.218 ; 10.218 ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 11.112 ; 11.112 ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 10.900 ; 10.900 ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 9.618  ; 9.618  ; Rise       ; clock_i         ;
; LEDR[*]        ; clock_i     ; 8.211  ; 8.211  ; Rise       ; clock_i         ;
;  LEDR[7]       ; clock_i     ; 8.211  ; 8.211  ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 8.465  ; 8.465  ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 8.663  ; 8.663  ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 9.283  ; 9.283  ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 8.495  ; 8.495  ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 8.546  ; 8.546  ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 10.984 ; 10.984 ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 10.785 ; 10.785 ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 10.984 ; 10.984 ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 8.129  ;        ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 4.700  ;        ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 4.700  ;        ; Rise       ; sd_sel_q[0]     ;
; SD2_CS         ; sd_sel_q[0] ;        ; 5.883  ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 10.984 ; 10.984 ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 10.785 ; 10.785 ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 10.984 ; 10.984 ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;        ; 8.129  ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;        ; 4.700  ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;        ; 4.700  ; Fall       ; sd_sel_q[0]     ;
; SD2_CS         ; sd_sel_q[0] ; 5.883  ;        ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+----------------+-------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+-------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 4.534 ; 4.534 ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 4.875 ; 4.875 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 5.624 ; 5.624 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 5.197 ; 5.197 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 5.399 ; 5.399 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 5.754 ; 5.754 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 5.516 ; 5.516 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 5.630 ; 5.630 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 5.554 ; 5.554 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 4.875 ; 4.875 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 4.296 ; 4.296 ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.400 ; 5.400 ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 4.296 ; 4.296 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 4.300 ; 4.300 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 4.636 ; 4.636 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 5.604 ; 5.604 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 4.940 ; 4.940 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 5.942 ; 5.942 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 6.147 ; 6.147 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 6.271 ; 6.271 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 6.031 ; 6.031 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 5.942 ; 5.942 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 6.286 ; 6.286 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 6.277 ; 6.277 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 6.124 ; 6.124 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 7.501 ; 7.501 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 7.522 ; 7.522 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 7.546 ; 7.546 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 7.727 ; 7.727 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 7.776 ; 7.776 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 7.658 ; 7.658 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 7.501 ; 7.501 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 7.587 ; 7.587 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 4.798 ; 4.798 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 4.798 ; 4.798 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 6.444 ; 6.444 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 5.078 ; 5.078 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 4.806 ; 4.806 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 5.628 ; 5.628 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 5.748 ; 5.748 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 5.921 ; 5.921 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 4.440 ; 4.440 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 4.978 ; 4.978 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 4.866 ; 4.866 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 4.440 ; 4.440 ; Rise       ; A[2]            ;
; SD_DAT3        ; A[2]        ; 4.978 ; 4.978 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.805 ; 5.805 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.805 ; 5.805 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 6.645 ; 6.645 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.594 ; 4.594 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 4.534 ; 4.534 ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 4.875 ; 4.875 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 5.624 ; 5.624 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 5.197 ; 5.197 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 5.399 ; 5.399 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 5.754 ; 5.754 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 5.516 ; 5.516 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 5.630 ; 5.630 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 5.554 ; 5.554 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 4.875 ; 4.875 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 4.296 ; 4.296 ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.400 ; 5.400 ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 4.296 ; 4.296 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 4.300 ; 4.300 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 4.636 ; 4.636 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 5.604 ; 5.604 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 4.940 ; 4.940 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 6.434 ; 6.434 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 6.543 ; 6.543 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 6.787 ; 6.787 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 6.807 ; 6.807 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 6.706 ; 6.706 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 6.612 ; 6.612 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 6.434 ; 6.434 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 6.484 ; 6.484 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 6.440 ; 6.440 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 6.609 ; 6.609 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 6.440 ; 6.440 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 6.442 ; 6.442 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 6.453 ; 6.453 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 6.458 ; 6.458 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 6.617 ; 6.617 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 6.552 ; 6.552 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 4.798 ; 4.798 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 4.798 ; 4.798 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 5.932 ; 5.932 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 5.078 ; 5.078 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 4.806 ; 4.806 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 5.116 ; 5.116 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 5.236 ; 5.236 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 5.410 ; 5.410 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 4.440 ; 4.440 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 4.866 ; 4.866 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 4.440 ; 4.440 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.805 ; 5.805 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.805 ; 5.805 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 6.588 ; 6.588 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 6.660 ; 6.660 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 7.007 ; 7.007 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 6.857 ; 6.857 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 6.133 ; 6.133 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 6.849 ; 6.849 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 6.835 ; 6.835 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.594 ; 4.594 ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 4.220 ; 4.220 ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 4.973 ; 4.973 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 4.771 ; 4.771 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 4.880 ; 4.880 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 4.954 ; 4.954 ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 4.912 ; 4.912 ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 4.223 ; 4.223 ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 4.220 ; 4.220 ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 4.430 ; 4.430 ; Rise       ; clock_i         ;
; LEDR[*]        ; clock_i     ; 4.223 ; 4.223 ; Rise       ; clock_i         ;
;  LEDR[7]       ; clock_i     ; 4.223 ; 4.223 ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 4.337 ; 4.337 ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 4.389 ; 4.389 ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 4.647 ; 4.647 ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 4.367 ; 4.367 ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 4.349 ; 4.349 ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 3.491 ; 4.263 ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 4.263 ; 4.263 ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 4.561 ; 4.561 ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 3.491 ;       ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 2.235 ;       ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 2.235 ;       ; Rise       ; sd_sel_q[0]     ;
; SD2_CS         ; sd_sel_q[0] ;       ; 2.773 ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 4.263 ; 3.491 ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 4.263 ; 4.263 ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 4.561 ; 4.561 ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;       ; 3.491 ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;       ; 2.235 ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;       ; 2.235 ; Fall       ; sd_sel_q[0]     ;
; SD2_CS         ; sd_sel_q[0] ; 2.773 ;       ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Progagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 26.923 ; 26.923 ; 26.923 ; 26.923 ;
; A[0]        ; D[1]          ; 26.666 ; 26.666 ; 26.666 ; 26.666 ;
; A[0]        ; D[2]          ; 24.874 ; 24.874 ; 24.874 ; 24.874 ;
; A[0]        ; D[3]          ; 26.901 ; 26.901 ; 26.901 ; 26.901 ;
; A[0]        ; D[4]          ; 25.805 ; 25.805 ; 25.805 ; 25.805 ;
; A[0]        ; D[5]          ; 26.500 ; 26.500 ; 26.500 ; 26.500 ;
; A[0]        ; D[6]          ; 27.070 ; 27.070 ; 27.070 ; 27.070 ;
; A[0]        ; D[7]          ; 24.594 ; 24.594 ; 24.594 ; 24.594 ;
; A[0]        ; FL_ADDR[0]    ; 11.300 ;        ;        ; 11.300 ;
; A[0]        ; FL_ADDR[14]   ; 14.253 ; 14.253 ; 14.253 ; 14.253 ;
; A[0]        ; FL_ADDR[15]   ; 14.257 ; 14.257 ; 14.257 ; 14.257 ;
; A[0]        ; FL_ADDR[16]   ; 15.202 ; 15.202 ; 15.202 ; 15.202 ;
; A[0]        ; FL_ADDR[17]   ; 17.645 ;        ;        ; 17.645 ;
; A[0]        ; FL_CE_N       ; 16.473 ; 16.202 ; 16.202 ; 16.473 ;
; A[0]        ; LEDG[0]       ;        ; 15.244 ; 15.244 ;        ;
; A[0]        ; LEDG[1]       ;        ; 19.603 ; 19.603 ;        ;
; A[0]        ; LEDG[2]       ; 15.997 ;        ;        ; 15.997 ;
; A[0]        ; LEDG[3]       ; 15.255 ;        ;        ; 15.255 ;
; A[0]        ; LEDG[4]       ; 17.490 ;        ;        ; 17.490 ;
; A[0]        ; LEDG[5]       ; 17.805 ;        ;        ; 17.805 ;
; A[0]        ; LEDG[6]       ; 18.374 ;        ;        ; 18.374 ;
; A[0]        ; LEDR[6]       ;        ; 15.948 ; 15.948 ;        ;
; A[0]        ; LEDR[8]       ;        ; 14.873 ; 14.873 ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 11.221 ;        ;        ; 11.221 ;
; A[0]        ; SRAM_CE_N     ; 19.974 ;        ;        ; 19.974 ;
; A[0]        ; SRAM_DQ[0]    ; 20.360 ; 20.360 ; 20.360 ; 20.360 ;
; A[0]        ; SRAM_DQ[1]    ; 20.370 ; 20.370 ; 20.370 ; 20.370 ;
; A[0]        ; SRAM_DQ[2]    ; 20.093 ; 20.093 ; 20.093 ; 20.093 ;
; A[0]        ; SRAM_DQ[3]    ; 20.103 ; 20.103 ; 20.103 ; 20.103 ;
; A[0]        ; SRAM_DQ[4]    ; 19.814 ; 19.814 ; 19.814 ; 19.814 ;
; A[0]        ; SRAM_DQ[5]    ; 19.814 ; 19.814 ; 19.814 ; 19.814 ;
; A[0]        ; SRAM_DQ[6]    ; 19.417 ; 19.417 ; 19.417 ; 19.417 ;
; A[0]        ; SRAM_DQ[7]    ; 19.787 ; 19.787 ; 19.787 ; 19.787 ;
; A[0]        ; SRAM_DQ[8]    ; 20.046 ; 20.046 ; 20.046 ; 20.046 ;
; A[0]        ; SRAM_DQ[9]    ; 20.046 ; 20.046 ; 20.046 ; 20.046 ;
; A[0]        ; SRAM_DQ[10]   ; 20.311 ; 20.311 ; 20.311 ; 20.311 ;
; A[0]        ; SRAM_DQ[11]   ; 20.036 ; 20.036 ; 20.036 ; 20.036 ;
; A[0]        ; SRAM_DQ[12]   ; 19.818 ; 19.818 ; 19.818 ; 19.818 ;
; A[0]        ; SRAM_DQ[13]   ; 20.321 ; 20.321 ; 20.321 ; 20.321 ;
; A[0]        ; SRAM_DQ[14]   ; 20.321 ; 20.321 ; 20.321 ; 20.321 ;
; A[0]        ; SRAM_DQ[15]   ; 20.310 ; 20.310 ; 20.310 ; 20.310 ;
; A[1]        ; D[0]          ; 27.279 ; 27.279 ; 27.279 ; 27.279 ;
; A[1]        ; D[1]          ; 27.022 ; 27.022 ; 27.022 ; 27.022 ;
; A[1]        ; D[2]          ; 25.872 ; 25.230 ; 25.230 ; 25.872 ;
; A[1]        ; D[3]          ; 27.257 ; 27.257 ; 27.257 ; 27.257 ;
; A[1]        ; D[4]          ; 26.161 ; 26.161 ; 26.161 ; 26.161 ;
; A[1]        ; D[5]          ; 26.856 ; 26.856 ; 26.856 ; 26.856 ;
; A[1]        ; D[6]          ; 27.426 ; 27.426 ; 27.426 ; 27.426 ;
; A[1]        ; D[7]          ; 24.950 ; 24.950 ; 24.950 ; 24.950 ;
; A[1]        ; FL_ADDR[1]    ; 10.824 ;        ;        ; 10.824 ;
; A[1]        ; FL_ADDR[14]   ; 14.609 ; 14.609 ; 14.609 ; 14.609 ;
; A[1]        ; FL_ADDR[15]   ; 14.613 ; 14.613 ; 14.613 ; 14.613 ;
; A[1]        ; FL_ADDR[16]   ; 15.558 ; 15.558 ; 15.558 ; 15.558 ;
; A[1]        ; FL_ADDR[17]   ; 18.001 ;        ;        ; 18.001 ;
; A[1]        ; FL_CE_N       ; 16.829 ; 16.558 ; 16.558 ; 16.829 ;
; A[1]        ; LEDG[0]       ;        ; 15.600 ; 15.600 ;        ;
; A[1]        ; LEDG[1]       ;        ; 19.959 ; 19.959 ;        ;
; A[1]        ; LEDG[2]       ; 16.353 ;        ;        ; 16.353 ;
; A[1]        ; LEDG[3]       ; 15.611 ;        ;        ; 15.611 ;
; A[1]        ; LEDG[4]       ; 17.846 ;        ;        ; 17.846 ;
; A[1]        ; LEDG[5]       ; 18.161 ;        ;        ; 18.161 ;
; A[1]        ; LEDG[6]       ; 18.730 ;        ;        ; 18.730 ;
; A[1]        ; LEDR[6]       ;        ; 16.304 ; 16.304 ;        ;
; A[1]        ; LEDR[8]       ;        ; 15.229 ; 15.229 ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 11.105 ;        ;        ; 11.105 ;
; A[1]        ; SRAM_CE_N     ; 20.330 ;        ;        ; 20.330 ;
; A[1]        ; SRAM_DQ[0]    ; 20.716 ; 20.716 ; 20.716 ; 20.716 ;
; A[1]        ; SRAM_DQ[1]    ; 20.726 ; 20.726 ; 20.726 ; 20.726 ;
; A[1]        ; SRAM_DQ[2]    ; 20.449 ; 20.449 ; 20.449 ; 20.449 ;
; A[1]        ; SRAM_DQ[3]    ; 20.459 ; 20.459 ; 20.459 ; 20.459 ;
; A[1]        ; SRAM_DQ[4]    ; 20.170 ; 20.170 ; 20.170 ; 20.170 ;
; A[1]        ; SRAM_DQ[5]    ; 20.170 ; 20.170 ; 20.170 ; 20.170 ;
; A[1]        ; SRAM_DQ[6]    ; 19.773 ; 19.773 ; 19.773 ; 19.773 ;
; A[1]        ; SRAM_DQ[7]    ; 20.143 ; 20.143 ; 20.143 ; 20.143 ;
; A[1]        ; SRAM_DQ[8]    ; 20.402 ; 20.402 ; 20.402 ; 20.402 ;
; A[1]        ; SRAM_DQ[9]    ; 20.402 ; 20.402 ; 20.402 ; 20.402 ;
; A[1]        ; SRAM_DQ[10]   ; 20.667 ; 20.667 ; 20.667 ; 20.667 ;
; A[1]        ; SRAM_DQ[11]   ; 20.392 ; 20.392 ; 20.392 ; 20.392 ;
; A[1]        ; SRAM_DQ[12]   ; 20.174 ; 20.174 ; 20.174 ; 20.174 ;
; A[1]        ; SRAM_DQ[13]   ; 20.677 ; 20.677 ; 20.677 ; 20.677 ;
; A[1]        ; SRAM_DQ[14]   ; 20.677 ; 20.677 ; 20.677 ; 20.677 ;
; A[1]        ; SRAM_DQ[15]   ; 20.666 ; 20.666 ; 20.666 ; 20.666 ;
; A[3]        ; BUSDIR_n      ;        ; 14.601 ; 14.601 ;        ;
; A[3]        ; D[0]          ; 26.784 ; 26.784 ; 26.784 ; 26.784 ;
; A[3]        ; D[1]          ; 26.527 ; 26.527 ; 26.527 ; 26.527 ;
; A[3]        ; D[2]          ; 25.426 ; 24.735 ; 24.735 ; 25.426 ;
; A[3]        ; D[3]          ; 26.762 ; 26.762 ; 26.762 ; 26.762 ;
; A[3]        ; D[4]          ; 25.666 ; 25.666 ; 25.666 ; 25.666 ;
; A[3]        ; D[5]          ; 26.361 ; 26.361 ; 26.361 ; 26.361 ;
; A[3]        ; D[6]          ; 26.931 ; 26.931 ; 26.931 ; 26.931 ;
; A[3]        ; D[7]          ; 24.455 ; 24.455 ; 24.455 ; 24.455 ;
; A[3]        ; FL_ADDR[3]    ; 9.588  ;        ;        ; 9.588  ;
; A[3]        ; FL_ADDR[14]   ; 14.114 ; 14.114 ; 14.114 ; 14.114 ;
; A[3]        ; FL_ADDR[15]   ; 14.118 ; 14.118 ; 14.118 ; 14.118 ;
; A[3]        ; FL_ADDR[16]   ; 15.063 ; 15.063 ; 15.063 ; 15.063 ;
; A[3]        ; FL_ADDR[17]   ; 17.506 ;        ;        ; 17.506 ;
; A[3]        ; FL_CE_N       ; 16.334 ; 16.063 ; 16.063 ; 16.334 ;
; A[3]        ; LEDG[0]       ;        ; 15.105 ; 15.105 ;        ;
; A[3]        ; LEDG[1]       ;        ; 19.464 ; 19.464 ;        ;
; A[3]        ; LEDG[2]       ; 15.858 ;        ;        ; 15.858 ;
; A[3]        ; LEDG[3]       ; 15.116 ;        ;        ; 15.116 ;
; A[3]        ; LEDG[4]       ; 17.351 ;        ;        ; 17.351 ;
; A[3]        ; LEDG[5]       ; 17.666 ;        ;        ; 17.666 ;
; A[3]        ; LEDG[6]       ; 18.235 ;        ;        ; 18.235 ;
; A[3]        ; LEDR[6]       ;        ; 15.809 ; 15.809 ;        ;
; A[3]        ; LEDR[8]       ;        ; 14.734 ; 14.734 ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 10.777 ;        ;        ; 10.777 ;
; A[3]        ; SRAM_CE_N     ; 19.835 ;        ;        ; 19.835 ;
; A[3]        ; SRAM_DQ[0]    ; 20.221 ; 20.221 ; 20.221 ; 20.221 ;
; A[3]        ; SRAM_DQ[1]    ; 20.231 ; 20.231 ; 20.231 ; 20.231 ;
; A[3]        ; SRAM_DQ[2]    ; 19.954 ; 19.954 ; 19.954 ; 19.954 ;
; A[3]        ; SRAM_DQ[3]    ; 19.964 ; 19.964 ; 19.964 ; 19.964 ;
; A[3]        ; SRAM_DQ[4]    ; 19.675 ; 19.675 ; 19.675 ; 19.675 ;
; A[3]        ; SRAM_DQ[5]    ; 19.675 ; 19.675 ; 19.675 ; 19.675 ;
; A[3]        ; SRAM_DQ[6]    ; 19.278 ; 19.278 ; 19.278 ; 19.278 ;
; A[3]        ; SRAM_DQ[7]    ; 19.648 ; 19.648 ; 19.648 ; 19.648 ;
; A[3]        ; SRAM_DQ[8]    ; 19.907 ; 19.907 ; 19.907 ; 19.907 ;
; A[3]        ; SRAM_DQ[9]    ; 19.907 ; 19.907 ; 19.907 ; 19.907 ;
; A[3]        ; SRAM_DQ[10]   ; 20.172 ; 20.172 ; 20.172 ; 20.172 ;
; A[3]        ; SRAM_DQ[11]   ; 19.897 ; 19.897 ; 19.897 ; 19.897 ;
; A[3]        ; SRAM_DQ[12]   ; 19.679 ; 19.679 ; 19.679 ; 19.679 ;
; A[3]        ; SRAM_DQ[13]   ; 20.182 ; 20.182 ; 20.182 ; 20.182 ;
; A[3]        ; SRAM_DQ[14]   ; 20.182 ; 20.182 ; 20.182 ; 20.182 ;
; A[3]        ; SRAM_DQ[15]   ; 20.171 ; 20.171 ; 20.171 ; 20.171 ;
; A[3]        ; U1OE_n        ;        ; 14.891 ; 14.891 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 15.550 ; 15.550 ;        ;
; A[4]        ; D[0]          ; 28.709 ; 28.709 ; 28.709 ; 28.709 ;
; A[4]        ; D[1]          ; 28.452 ; 28.452 ; 28.452 ; 28.452 ;
; A[4]        ; D[2]          ; 26.660 ; 26.660 ; 26.660 ; 26.660 ;
; A[4]        ; D[3]          ; 28.687 ; 28.687 ; 28.687 ; 28.687 ;
; A[4]        ; D[4]          ; 27.591 ; 27.591 ; 27.591 ; 27.591 ;
; A[4]        ; D[5]          ; 28.286 ; 28.286 ; 28.286 ; 28.286 ;
; A[4]        ; D[6]          ; 28.856 ; 28.856 ; 28.856 ; 28.856 ;
; A[4]        ; D[7]          ; 26.380 ; 26.380 ; 26.380 ; 26.380 ;
; A[4]        ; FL_ADDR[4]    ; 10.166 ;        ;        ; 10.166 ;
; A[4]        ; FL_ADDR[14]   ; 16.039 ; 16.039 ; 16.039 ; 16.039 ;
; A[4]        ; FL_ADDR[15]   ; 16.043 ; 16.043 ; 16.043 ; 16.043 ;
; A[4]        ; FL_ADDR[16]   ; 16.988 ; 16.988 ; 16.988 ; 16.988 ;
; A[4]        ; FL_ADDR[17]   ; 19.431 ;        ;        ; 19.431 ;
; A[4]        ; FL_CE_N       ; 18.259 ; 17.988 ; 17.988 ; 18.259 ;
; A[4]        ; LEDG[0]       ;        ; 17.030 ; 17.030 ;        ;
; A[4]        ; LEDG[1]       ;        ; 21.389 ; 21.389 ;        ;
; A[4]        ; LEDG[2]       ; 17.783 ;        ;        ; 17.783 ;
; A[4]        ; LEDG[3]       ; 17.041 ;        ;        ; 17.041 ;
; A[4]        ; LEDG[4]       ; 19.276 ;        ;        ; 19.276 ;
; A[4]        ; LEDG[5]       ; 19.591 ;        ;        ; 19.591 ;
; A[4]        ; LEDG[6]       ; 20.160 ;        ;        ; 20.160 ;
; A[4]        ; LEDR[6]       ; 14.508 ; 17.734 ; 17.734 ; 14.508 ;
; A[4]        ; LEDR[8]       ;        ; 16.659 ; 16.659 ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 10.498 ;        ;        ; 10.498 ;
; A[4]        ; SRAM_CE_N     ; 21.760 ;        ;        ; 21.760 ;
; A[4]        ; SRAM_DQ[0]    ; 22.146 ; 22.146 ; 22.146 ; 22.146 ;
; A[4]        ; SRAM_DQ[1]    ; 22.156 ; 22.156 ; 22.156 ; 22.156 ;
; A[4]        ; SRAM_DQ[2]    ; 21.879 ; 21.879 ; 21.879 ; 21.879 ;
; A[4]        ; SRAM_DQ[3]    ; 21.889 ; 21.889 ; 21.889 ; 21.889 ;
; A[4]        ; SRAM_DQ[4]    ; 21.600 ; 21.600 ; 21.600 ; 21.600 ;
; A[4]        ; SRAM_DQ[5]    ; 21.600 ; 21.600 ; 21.600 ; 21.600 ;
; A[4]        ; SRAM_DQ[6]    ; 21.203 ; 21.203 ; 21.203 ; 21.203 ;
; A[4]        ; SRAM_DQ[7]    ; 21.573 ; 21.573 ; 21.573 ; 21.573 ;
; A[4]        ; SRAM_DQ[8]    ; 21.832 ; 21.832 ; 21.832 ; 21.832 ;
; A[4]        ; SRAM_DQ[9]    ; 21.832 ; 21.832 ; 21.832 ; 21.832 ;
; A[4]        ; SRAM_DQ[10]   ; 22.097 ; 22.097 ; 22.097 ; 22.097 ;
; A[4]        ; SRAM_DQ[11]   ; 21.822 ; 21.822 ; 21.822 ; 21.822 ;
; A[4]        ; SRAM_DQ[12]   ; 21.604 ; 21.604 ; 21.604 ; 21.604 ;
; A[4]        ; SRAM_DQ[13]   ; 22.107 ; 22.107 ; 22.107 ; 22.107 ;
; A[4]        ; SRAM_DQ[14]   ; 22.107 ; 22.107 ; 22.107 ; 22.107 ;
; A[4]        ; SRAM_DQ[15]   ; 22.096 ; 22.096 ; 22.096 ; 22.096 ;
; A[4]        ; U1OE_n        ;        ; 15.840 ; 15.840 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 15.595 ; 15.595 ;        ;
; A[5]        ; D[0]          ; 28.754 ; 28.754 ; 28.754 ; 28.754 ;
; A[5]        ; D[1]          ; 28.497 ; 28.497 ; 28.497 ; 28.497 ;
; A[5]        ; D[2]          ; 26.705 ; 26.705 ; 26.705 ; 26.705 ;
; A[5]        ; D[3]          ; 28.732 ; 28.732 ; 28.732 ; 28.732 ;
; A[5]        ; D[4]          ; 27.636 ; 27.636 ; 27.636 ; 27.636 ;
; A[5]        ; D[5]          ; 28.331 ; 28.331 ; 28.331 ; 28.331 ;
; A[5]        ; D[6]          ; 28.901 ; 28.901 ; 28.901 ; 28.901 ;
; A[5]        ; D[7]          ; 26.425 ; 26.425 ; 26.425 ; 26.425 ;
; A[5]        ; FL_ADDR[5]    ; 9.589  ;        ;        ; 9.589  ;
; A[5]        ; FL_ADDR[14]   ; 16.084 ; 16.084 ; 16.084 ; 16.084 ;
; A[5]        ; FL_ADDR[15]   ; 16.088 ; 16.088 ; 16.088 ; 16.088 ;
; A[5]        ; FL_ADDR[16]   ; 17.033 ; 17.033 ; 17.033 ; 17.033 ;
; A[5]        ; FL_ADDR[17]   ; 19.476 ;        ;        ; 19.476 ;
; A[5]        ; FL_CE_N       ; 18.304 ; 18.033 ; 18.033 ; 18.304 ;
; A[5]        ; LEDG[0]       ;        ; 17.075 ; 17.075 ;        ;
; A[5]        ; LEDG[1]       ;        ; 21.434 ; 21.434 ;        ;
; A[5]        ; LEDG[2]       ; 17.828 ;        ;        ; 17.828 ;
; A[5]        ; LEDG[3]       ; 17.086 ;        ;        ; 17.086 ;
; A[5]        ; LEDG[4]       ; 19.321 ;        ;        ; 19.321 ;
; A[5]        ; LEDG[5]       ; 19.636 ;        ;        ; 19.636 ;
; A[5]        ; LEDG[6]       ; 20.205 ;        ;        ; 20.205 ;
; A[5]        ; LEDR[6]       ; 14.553 ; 17.779 ; 17.779 ; 14.553 ;
; A[5]        ; LEDR[8]       ;        ; 16.704 ; 16.704 ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 10.115 ;        ;        ; 10.115 ;
; A[5]        ; SRAM_CE_N     ; 21.805 ;        ;        ; 21.805 ;
; A[5]        ; SRAM_DQ[0]    ; 22.191 ; 22.191 ; 22.191 ; 22.191 ;
; A[5]        ; SRAM_DQ[1]    ; 22.201 ; 22.201 ; 22.201 ; 22.201 ;
; A[5]        ; SRAM_DQ[2]    ; 21.924 ; 21.924 ; 21.924 ; 21.924 ;
; A[5]        ; SRAM_DQ[3]    ; 21.934 ; 21.934 ; 21.934 ; 21.934 ;
; A[5]        ; SRAM_DQ[4]    ; 21.645 ; 21.645 ; 21.645 ; 21.645 ;
; A[5]        ; SRAM_DQ[5]    ; 21.645 ; 21.645 ; 21.645 ; 21.645 ;
; A[5]        ; SRAM_DQ[6]    ; 21.248 ; 21.248 ; 21.248 ; 21.248 ;
; A[5]        ; SRAM_DQ[7]    ; 21.618 ; 21.618 ; 21.618 ; 21.618 ;
; A[5]        ; SRAM_DQ[8]    ; 21.877 ; 21.877 ; 21.877 ; 21.877 ;
; A[5]        ; SRAM_DQ[9]    ; 21.877 ; 21.877 ; 21.877 ; 21.877 ;
; A[5]        ; SRAM_DQ[10]   ; 22.142 ; 22.142 ; 22.142 ; 22.142 ;
; A[5]        ; SRAM_DQ[11]   ; 21.867 ; 21.867 ; 21.867 ; 21.867 ;
; A[5]        ; SRAM_DQ[12]   ; 21.649 ; 21.649 ; 21.649 ; 21.649 ;
; A[5]        ; SRAM_DQ[13]   ; 22.152 ; 22.152 ; 22.152 ; 22.152 ;
; A[5]        ; SRAM_DQ[14]   ; 22.152 ; 22.152 ; 22.152 ; 22.152 ;
; A[5]        ; SRAM_DQ[15]   ; 22.141 ; 22.141 ; 22.141 ; 22.141 ;
; A[5]        ; U1OE_n        ;        ; 15.885 ; 15.885 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 16.844 ; 16.844 ;        ;
; A[6]        ; D[0]          ; 30.003 ; 30.003 ; 30.003 ; 30.003 ;
; A[6]        ; D[1]          ; 29.746 ; 29.746 ; 29.746 ; 29.746 ;
; A[6]        ; D[2]          ; 27.954 ; 27.954 ; 27.954 ; 27.954 ;
; A[6]        ; D[3]          ; 29.981 ; 29.981 ; 29.981 ; 29.981 ;
; A[6]        ; D[4]          ; 28.885 ; 28.885 ; 28.885 ; 28.885 ;
; A[6]        ; D[5]          ; 29.580 ; 29.580 ; 29.580 ; 29.580 ;
; A[6]        ; D[6]          ; 30.150 ; 30.150 ; 30.150 ; 30.150 ;
; A[6]        ; D[7]          ; 27.674 ; 27.674 ; 27.674 ; 27.674 ;
; A[6]        ; FL_ADDR[6]    ; 10.582 ;        ;        ; 10.582 ;
; A[6]        ; FL_ADDR[14]   ; 17.333 ; 17.333 ; 17.333 ; 17.333 ;
; A[6]        ; FL_ADDR[15]   ; 17.337 ; 17.337 ; 17.337 ; 17.337 ;
; A[6]        ; FL_ADDR[16]   ; 18.282 ; 18.282 ; 18.282 ; 18.282 ;
; A[6]        ; FL_ADDR[17]   ; 20.725 ;        ;        ; 20.725 ;
; A[6]        ; FL_CE_N       ; 19.553 ; 19.282 ; 19.282 ; 19.553 ;
; A[6]        ; LEDG[0]       ;        ; 18.324 ; 18.324 ;        ;
; A[6]        ; LEDG[1]       ;        ; 22.683 ; 22.683 ;        ;
; A[6]        ; LEDG[2]       ; 19.077 ;        ;        ; 19.077 ;
; A[6]        ; LEDG[3]       ; 18.335 ;        ;        ; 18.335 ;
; A[6]        ; LEDG[4]       ; 20.570 ;        ;        ; 20.570 ;
; A[6]        ; LEDG[5]       ; 20.885 ;        ;        ; 20.885 ;
; A[6]        ; LEDG[6]       ; 21.454 ;        ;        ; 21.454 ;
; A[6]        ; LEDR[6]       ; 15.802 ; 19.028 ; 19.028 ; 15.802 ;
; A[6]        ; LEDR[8]       ;        ; 17.953 ; 17.953 ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 10.583 ;        ;        ; 10.583 ;
; A[6]        ; SRAM_CE_N     ; 23.054 ;        ;        ; 23.054 ;
; A[6]        ; SRAM_DQ[0]    ; 23.440 ; 23.440 ; 23.440 ; 23.440 ;
; A[6]        ; SRAM_DQ[1]    ; 23.450 ; 23.450 ; 23.450 ; 23.450 ;
; A[6]        ; SRAM_DQ[2]    ; 23.173 ; 23.173 ; 23.173 ; 23.173 ;
; A[6]        ; SRAM_DQ[3]    ; 23.183 ; 23.183 ; 23.183 ; 23.183 ;
; A[6]        ; SRAM_DQ[4]    ; 22.894 ; 22.894 ; 22.894 ; 22.894 ;
; A[6]        ; SRAM_DQ[5]    ; 22.894 ; 22.894 ; 22.894 ; 22.894 ;
; A[6]        ; SRAM_DQ[6]    ; 22.497 ; 22.497 ; 22.497 ; 22.497 ;
; A[6]        ; SRAM_DQ[7]    ; 22.867 ; 22.867 ; 22.867 ; 22.867 ;
; A[6]        ; SRAM_DQ[8]    ; 23.126 ; 23.126 ; 23.126 ; 23.126 ;
; A[6]        ; SRAM_DQ[9]    ; 23.126 ; 23.126 ; 23.126 ; 23.126 ;
; A[6]        ; SRAM_DQ[10]   ; 23.391 ; 23.391 ; 23.391 ; 23.391 ;
; A[6]        ; SRAM_DQ[11]   ; 23.116 ; 23.116 ; 23.116 ; 23.116 ;
; A[6]        ; SRAM_DQ[12]   ; 22.898 ; 22.898 ; 22.898 ; 22.898 ;
; A[6]        ; SRAM_DQ[13]   ; 23.401 ; 23.401 ; 23.401 ; 23.401 ;
; A[6]        ; SRAM_DQ[14]   ; 23.401 ; 23.401 ; 23.401 ; 23.401 ;
; A[6]        ; SRAM_DQ[15]   ; 23.390 ; 23.390 ; 23.390 ; 23.390 ;
; A[6]        ; U1OE_n        ;        ; 17.134 ; 17.134 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 16.190 ; 16.190 ;        ;
; A[7]        ; D[0]          ; 29.349 ; 29.349 ; 29.349 ; 29.349 ;
; A[7]        ; D[1]          ; 29.092 ; 29.092 ; 29.092 ; 29.092 ;
; A[7]        ; D[2]          ; 27.300 ; 27.300 ; 27.300 ; 27.300 ;
; A[7]        ; D[3]          ; 29.327 ; 29.327 ; 29.327 ; 29.327 ;
; A[7]        ; D[4]          ; 28.231 ; 28.231 ; 28.231 ; 28.231 ;
; A[7]        ; D[5]          ; 28.926 ; 28.926 ; 28.926 ; 28.926 ;
; A[7]        ; D[6]          ; 29.496 ; 29.496 ; 29.496 ; 29.496 ;
; A[7]        ; D[7]          ; 27.020 ; 27.020 ; 27.020 ; 27.020 ;
; A[7]        ; FL_ADDR[7]    ; 10.922 ;        ;        ; 10.922 ;
; A[7]        ; FL_ADDR[14]   ; 16.679 ; 16.679 ; 16.679 ; 16.679 ;
; A[7]        ; FL_ADDR[15]   ; 16.683 ; 16.683 ; 16.683 ; 16.683 ;
; A[7]        ; FL_ADDR[16]   ; 17.628 ; 17.628 ; 17.628 ; 17.628 ;
; A[7]        ; FL_ADDR[17]   ; 20.071 ;        ;        ; 20.071 ;
; A[7]        ; FL_CE_N       ; 18.899 ; 18.628 ; 18.628 ; 18.899 ;
; A[7]        ; LEDG[0]       ;        ; 17.670 ; 17.670 ;        ;
; A[7]        ; LEDG[1]       ;        ; 22.029 ; 22.029 ;        ;
; A[7]        ; LEDG[2]       ; 18.423 ;        ;        ; 18.423 ;
; A[7]        ; LEDG[3]       ; 17.681 ;        ;        ; 17.681 ;
; A[7]        ; LEDG[4]       ; 19.916 ;        ;        ; 19.916 ;
; A[7]        ; LEDG[5]       ; 20.231 ;        ;        ; 20.231 ;
; A[7]        ; LEDG[6]       ; 20.800 ;        ;        ; 20.800 ;
; A[7]        ; LEDR[6]       ; 15.148 ; 18.374 ; 18.374 ; 15.148 ;
; A[7]        ; LEDR[8]       ;        ; 17.299 ; 17.299 ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 10.845 ;        ;        ; 10.845 ;
; A[7]        ; SRAM_CE_N     ; 22.400 ;        ;        ; 22.400 ;
; A[7]        ; SRAM_DQ[0]    ; 22.786 ; 22.786 ; 22.786 ; 22.786 ;
; A[7]        ; SRAM_DQ[1]    ; 22.796 ; 22.796 ; 22.796 ; 22.796 ;
; A[7]        ; SRAM_DQ[2]    ; 22.519 ; 22.519 ; 22.519 ; 22.519 ;
; A[7]        ; SRAM_DQ[3]    ; 22.529 ; 22.529 ; 22.529 ; 22.529 ;
; A[7]        ; SRAM_DQ[4]    ; 22.240 ; 22.240 ; 22.240 ; 22.240 ;
; A[7]        ; SRAM_DQ[5]    ; 22.240 ; 22.240 ; 22.240 ; 22.240 ;
; A[7]        ; SRAM_DQ[6]    ; 21.843 ; 21.843 ; 21.843 ; 21.843 ;
; A[7]        ; SRAM_DQ[7]    ; 22.213 ; 22.213 ; 22.213 ; 22.213 ;
; A[7]        ; SRAM_DQ[8]    ; 22.472 ; 22.472 ; 22.472 ; 22.472 ;
; A[7]        ; SRAM_DQ[9]    ; 22.472 ; 22.472 ; 22.472 ; 22.472 ;
; A[7]        ; SRAM_DQ[10]   ; 22.737 ; 22.737 ; 22.737 ; 22.737 ;
; A[7]        ; SRAM_DQ[11]   ; 22.462 ; 22.462 ; 22.462 ; 22.462 ;
; A[7]        ; SRAM_DQ[12]   ; 22.244 ; 22.244 ; 22.244 ; 22.244 ;
; A[7]        ; SRAM_DQ[13]   ; 22.747 ; 22.747 ; 22.747 ; 22.747 ;
; A[7]        ; SRAM_DQ[14]   ; 22.747 ; 22.747 ; 22.747 ; 22.747 ;
; A[7]        ; SRAM_DQ[15]   ; 22.736 ; 22.736 ; 22.736 ; 22.736 ;
; A[7]        ; U1OE_n        ;        ; 16.480 ; 16.480 ;        ;
; A[8]        ; D[0]          ; 30.094 ; 30.094 ; 30.094 ; 30.094 ;
; A[8]        ; D[1]          ; 29.837 ; 29.837 ; 29.837 ; 29.837 ;
; A[8]        ; D[2]          ; 28.045 ; 28.045 ; 28.045 ; 28.045 ;
; A[8]        ; D[3]          ; 30.072 ; 30.072 ; 30.072 ; 30.072 ;
; A[8]        ; D[4]          ; 28.976 ; 28.976 ; 28.976 ; 28.976 ;
; A[8]        ; D[5]          ; 29.671 ; 29.671 ; 29.671 ; 29.671 ;
; A[8]        ; D[6]          ; 30.241 ; 30.241 ; 30.241 ; 30.241 ;
; A[8]        ; D[7]          ; 27.765 ; 27.765 ; 27.765 ; 27.765 ;
; A[8]        ; FL_ADDR[8]    ; 11.076 ;        ;        ; 11.076 ;
; A[8]        ; FL_ADDR[14]   ; 17.424 ; 17.424 ; 17.424 ; 17.424 ;
; A[8]        ; FL_ADDR[15]   ; 17.428 ; 17.428 ; 17.428 ; 17.428 ;
; A[8]        ; FL_ADDR[16]   ; 18.373 ; 18.373 ; 18.373 ; 18.373 ;
; A[8]        ; FL_ADDR[17]   ; 20.816 ;        ;        ; 20.816 ;
; A[8]        ; FL_CE_N       ; 19.644 ; 19.373 ; 19.373 ; 19.644 ;
; A[8]        ; LEDG[0]       ;        ; 18.415 ; 18.415 ;        ;
; A[8]        ; LEDG[1]       ;        ; 22.774 ; 22.774 ;        ;
; A[8]        ; LEDG[2]       ; 19.168 ;        ;        ; 19.168 ;
; A[8]        ; LEDG[3]       ; 18.426 ;        ;        ; 18.426 ;
; A[8]        ; LEDG[4]       ; 20.661 ;        ;        ; 20.661 ;
; A[8]        ; LEDG[5]       ; 20.976 ;        ;        ; 20.976 ;
; A[8]        ; LEDG[6]       ; 21.545 ;        ;        ; 21.545 ;
; A[8]        ; LEDR[6]       ; 16.525 ; 19.119 ; 19.119 ; 16.525 ;
; A[8]        ; LEDR[8]       ; 15.952 ; 18.044 ; 18.044 ; 15.952 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.498 ;        ;        ; 10.498 ;
; A[8]        ; SRAM_CE_N     ; 23.145 ;        ;        ; 23.145 ;
; A[8]        ; SRAM_DQ[0]    ; 23.531 ; 23.531 ; 23.531 ; 23.531 ;
; A[8]        ; SRAM_DQ[1]    ; 23.541 ; 23.541 ; 23.541 ; 23.541 ;
; A[8]        ; SRAM_DQ[2]    ; 23.264 ; 23.264 ; 23.264 ; 23.264 ;
; A[8]        ; SRAM_DQ[3]    ; 23.274 ; 23.274 ; 23.274 ; 23.274 ;
; A[8]        ; SRAM_DQ[4]    ; 22.985 ; 22.985 ; 22.985 ; 22.985 ;
; A[8]        ; SRAM_DQ[5]    ; 22.985 ; 22.985 ; 22.985 ; 22.985 ;
; A[8]        ; SRAM_DQ[6]    ; 22.588 ; 22.588 ; 22.588 ; 22.588 ;
; A[8]        ; SRAM_DQ[7]    ; 22.958 ; 22.958 ; 22.958 ; 22.958 ;
; A[8]        ; SRAM_DQ[8]    ; 23.217 ; 23.217 ; 23.217 ; 23.217 ;
; A[8]        ; SRAM_DQ[9]    ; 23.217 ; 23.217 ; 23.217 ; 23.217 ;
; A[8]        ; SRAM_DQ[10]   ; 23.482 ; 23.482 ; 23.482 ; 23.482 ;
; A[8]        ; SRAM_DQ[11]   ; 23.207 ; 23.207 ; 23.207 ; 23.207 ;
; A[8]        ; SRAM_DQ[12]   ; 22.989 ; 22.989 ; 22.989 ; 22.989 ;
; A[8]        ; SRAM_DQ[13]   ; 23.492 ; 23.492 ; 23.492 ; 23.492 ;
; A[8]        ; SRAM_DQ[14]   ; 23.492 ; 23.492 ; 23.492 ; 23.492 ;
; A[8]        ; SRAM_DQ[15]   ; 23.481 ; 23.481 ; 23.481 ; 23.481 ;
; A[9]        ; D[0]          ; 28.966 ; 28.966 ; 28.966 ; 28.966 ;
; A[9]        ; D[1]          ; 28.709 ; 28.709 ; 28.709 ; 28.709 ;
; A[9]        ; D[2]          ; 26.917 ; 26.917 ; 26.917 ; 26.917 ;
; A[9]        ; D[3]          ; 28.944 ; 28.944 ; 28.944 ; 28.944 ;
; A[9]        ; D[4]          ; 27.848 ; 27.848 ; 27.848 ; 27.848 ;
; A[9]        ; D[5]          ; 28.543 ; 28.543 ; 28.543 ; 28.543 ;
; A[9]        ; D[6]          ; 29.113 ; 29.113 ; 29.113 ; 29.113 ;
; A[9]        ; D[7]          ; 26.637 ; 26.637 ; 26.637 ; 26.637 ;
; A[9]        ; FL_ADDR[9]    ; 10.838 ;        ;        ; 10.838 ;
; A[9]        ; FL_ADDR[14]   ; 16.296 ; 16.296 ; 16.296 ; 16.296 ;
; A[9]        ; FL_ADDR[15]   ; 16.300 ; 16.300 ; 16.300 ; 16.300 ;
; A[9]        ; FL_ADDR[16]   ; 17.245 ; 17.245 ; 17.245 ; 17.245 ;
; A[9]        ; FL_ADDR[17]   ; 19.688 ;        ;        ; 19.688 ;
; A[9]        ; FL_CE_N       ; 18.516 ; 18.245 ; 18.245 ; 18.516 ;
; A[9]        ; LEDG[0]       ;        ; 17.287 ; 17.287 ;        ;
; A[9]        ; LEDG[1]       ;        ; 21.646 ; 21.646 ;        ;
; A[9]        ; LEDG[2]       ; 18.040 ;        ;        ; 18.040 ;
; A[9]        ; LEDG[3]       ; 17.298 ;        ;        ; 17.298 ;
; A[9]        ; LEDG[4]       ; 19.533 ;        ;        ; 19.533 ;
; A[9]        ; LEDG[5]       ; 19.848 ;        ;        ; 19.848 ;
; A[9]        ; LEDG[6]       ; 20.417 ;        ;        ; 20.417 ;
; A[9]        ; LEDR[6]       ; 15.397 ; 17.991 ; 17.991 ; 15.397 ;
; A[9]        ; LEDR[8]       ; 15.659 ; 16.916 ; 16.916 ; 15.659 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.348 ;        ;        ; 10.348 ;
; A[9]        ; SRAM_CE_N     ; 22.017 ;        ;        ; 22.017 ;
; A[9]        ; SRAM_DQ[0]    ; 22.403 ; 22.403 ; 22.403 ; 22.403 ;
; A[9]        ; SRAM_DQ[1]    ; 22.413 ; 22.413 ; 22.413 ; 22.413 ;
; A[9]        ; SRAM_DQ[2]    ; 22.136 ; 22.136 ; 22.136 ; 22.136 ;
; A[9]        ; SRAM_DQ[3]    ; 22.146 ; 22.146 ; 22.146 ; 22.146 ;
; A[9]        ; SRAM_DQ[4]    ; 21.857 ; 21.857 ; 21.857 ; 21.857 ;
; A[9]        ; SRAM_DQ[5]    ; 21.857 ; 21.857 ; 21.857 ; 21.857 ;
; A[9]        ; SRAM_DQ[6]    ; 21.460 ; 21.460 ; 21.460 ; 21.460 ;
; A[9]        ; SRAM_DQ[7]    ; 21.830 ; 21.830 ; 21.830 ; 21.830 ;
; A[9]        ; SRAM_DQ[8]    ; 22.089 ; 22.089 ; 22.089 ; 22.089 ;
; A[9]        ; SRAM_DQ[9]    ; 22.089 ; 22.089 ; 22.089 ; 22.089 ;
; A[9]        ; SRAM_DQ[10]   ; 22.354 ; 22.354 ; 22.354 ; 22.354 ;
; A[9]        ; SRAM_DQ[11]   ; 22.079 ; 22.079 ; 22.079 ; 22.079 ;
; A[9]        ; SRAM_DQ[12]   ; 21.861 ; 21.861 ; 21.861 ; 21.861 ;
; A[9]        ; SRAM_DQ[13]   ; 22.364 ; 22.364 ; 22.364 ; 22.364 ;
; A[9]        ; SRAM_DQ[14]   ; 22.364 ; 22.364 ; 22.364 ; 22.364 ;
; A[9]        ; SRAM_DQ[15]   ; 22.353 ; 22.353 ; 22.353 ; 22.353 ;
; A[10]       ; D[0]          ; 29.942 ; 29.942 ; 29.942 ; 29.942 ;
; A[10]       ; D[1]          ; 29.685 ; 29.685 ; 29.685 ; 29.685 ;
; A[10]       ; D[2]          ; 27.893 ; 27.893 ; 27.893 ; 27.893 ;
; A[10]       ; D[3]          ; 29.920 ; 29.920 ; 29.920 ; 29.920 ;
; A[10]       ; D[4]          ; 28.824 ; 28.824 ; 28.824 ; 28.824 ;
; A[10]       ; D[5]          ; 29.519 ; 29.519 ; 29.519 ; 29.519 ;
; A[10]       ; D[6]          ; 30.089 ; 30.089 ; 30.089 ; 30.089 ;
; A[10]       ; D[7]          ; 27.613 ; 27.613 ; 27.613 ; 27.613 ;
; A[10]       ; FL_ADDR[10]   ; 10.923 ;        ;        ; 10.923 ;
; A[10]       ; FL_ADDR[14]   ; 17.272 ; 17.272 ; 17.272 ; 17.272 ;
; A[10]       ; FL_ADDR[15]   ; 17.276 ; 17.276 ; 17.276 ; 17.276 ;
; A[10]       ; FL_ADDR[16]   ; 18.221 ; 18.221 ; 18.221 ; 18.221 ;
; A[10]       ; FL_ADDR[17]   ; 20.664 ;        ;        ; 20.664 ;
; A[10]       ; FL_CE_N       ; 19.492 ; 19.221 ; 19.221 ; 19.492 ;
; A[10]       ; LEDG[0]       ;        ; 18.263 ; 18.263 ;        ;
; A[10]       ; LEDG[1]       ;        ; 22.622 ; 22.622 ;        ;
; A[10]       ; LEDG[2]       ; 19.016 ;        ;        ; 19.016 ;
; A[10]       ; LEDG[3]       ; 18.274 ;        ;        ; 18.274 ;
; A[10]       ; LEDG[4]       ; 20.509 ;        ;        ; 20.509 ;
; A[10]       ; LEDG[5]       ; 20.824 ;        ;        ; 20.824 ;
; A[10]       ; LEDG[6]       ; 21.393 ;        ;        ; 21.393 ;
; A[10]       ; LEDR[6]       ; 15.293 ; 18.967 ; 18.967 ; 15.293 ;
; A[10]       ; LEDR[8]       ; 15.516 ; 17.892 ; 17.892 ; 15.516 ;
; A[10]       ; SRAM_ADDR[10] ; 10.868 ;        ;        ; 10.868 ;
; A[10]       ; SRAM_CE_N     ; 22.993 ;        ;        ; 22.993 ;
; A[10]       ; SRAM_DQ[0]    ; 23.379 ; 23.379 ; 23.379 ; 23.379 ;
; A[10]       ; SRAM_DQ[1]    ; 23.389 ; 23.389 ; 23.389 ; 23.389 ;
; A[10]       ; SRAM_DQ[2]    ; 23.112 ; 23.112 ; 23.112 ; 23.112 ;
; A[10]       ; SRAM_DQ[3]    ; 23.122 ; 23.122 ; 23.122 ; 23.122 ;
; A[10]       ; SRAM_DQ[4]    ; 22.833 ; 22.833 ; 22.833 ; 22.833 ;
; A[10]       ; SRAM_DQ[5]    ; 22.833 ; 22.833 ; 22.833 ; 22.833 ;
; A[10]       ; SRAM_DQ[6]    ; 22.436 ; 22.436 ; 22.436 ; 22.436 ;
; A[10]       ; SRAM_DQ[7]    ; 22.806 ; 22.806 ; 22.806 ; 22.806 ;
; A[10]       ; SRAM_DQ[8]    ; 23.065 ; 23.065 ; 23.065 ; 23.065 ;
; A[10]       ; SRAM_DQ[9]    ; 23.065 ; 23.065 ; 23.065 ; 23.065 ;
; A[10]       ; SRAM_DQ[10]   ; 23.330 ; 23.330 ; 23.330 ; 23.330 ;
; A[10]       ; SRAM_DQ[11]   ; 23.055 ; 23.055 ; 23.055 ; 23.055 ;
; A[10]       ; SRAM_DQ[12]   ; 22.837 ; 22.837 ; 22.837 ; 22.837 ;
; A[10]       ; SRAM_DQ[13]   ; 23.340 ; 23.340 ; 23.340 ; 23.340 ;
; A[10]       ; SRAM_DQ[14]   ; 23.340 ; 23.340 ; 23.340 ; 23.340 ;
; A[10]       ; SRAM_DQ[15]   ; 23.329 ; 23.329 ; 23.329 ; 23.329 ;
; A[11]       ; D[0]          ; 29.289 ; 29.289 ; 29.289 ; 29.289 ;
; A[11]       ; D[1]          ; 29.032 ; 29.032 ; 29.032 ; 29.032 ;
; A[11]       ; D[2]          ; 27.240 ; 27.240 ; 27.240 ; 27.240 ;
; A[11]       ; D[3]          ; 29.267 ; 29.267 ; 29.267 ; 29.267 ;
; A[11]       ; D[4]          ; 28.171 ; 28.171 ; 28.171 ; 28.171 ;
; A[11]       ; D[5]          ; 28.866 ; 28.866 ; 28.866 ; 28.866 ;
; A[11]       ; D[6]          ; 29.436 ; 29.436 ; 29.436 ; 29.436 ;
; A[11]       ; D[7]          ; 26.960 ; 26.960 ; 26.960 ; 26.960 ;
; A[11]       ; FL_ADDR[11]   ; 10.544 ;        ;        ; 10.544 ;
; A[11]       ; FL_ADDR[14]   ; 16.619 ; 16.619 ; 16.619 ; 16.619 ;
; A[11]       ; FL_ADDR[15]   ; 16.623 ; 16.623 ; 16.623 ; 16.623 ;
; A[11]       ; FL_ADDR[16]   ; 17.568 ; 17.568 ; 17.568 ; 17.568 ;
; A[11]       ; FL_ADDR[17]   ; 20.011 ;        ;        ; 20.011 ;
; A[11]       ; FL_CE_N       ; 18.839 ; 18.568 ; 18.568 ; 18.839 ;
; A[11]       ; LEDG[0]       ;        ; 17.610 ; 17.610 ;        ;
; A[11]       ; LEDG[1]       ;        ; 21.969 ; 21.969 ;        ;
; A[11]       ; LEDG[2]       ; 18.363 ;        ;        ; 18.363 ;
; A[11]       ; LEDG[3]       ; 17.621 ;        ;        ; 17.621 ;
; A[11]       ; LEDG[4]       ; 19.856 ;        ;        ; 19.856 ;
; A[11]       ; LEDG[5]       ; 20.171 ;        ;        ; 20.171 ;
; A[11]       ; LEDG[6]       ; 20.740 ;        ;        ; 20.740 ;
; A[11]       ; LEDR[6]       ; 15.720 ; 18.314 ; 18.314 ; 15.720 ;
; A[11]       ; LEDR[8]       ; 14.126 ; 17.239 ; 17.239 ; 14.126 ;
; A[11]       ; SRAM_ADDR[11] ; 10.876 ;        ;        ; 10.876 ;
; A[11]       ; SRAM_CE_N     ; 22.340 ;        ;        ; 22.340 ;
; A[11]       ; SRAM_DQ[0]    ; 22.726 ; 22.726 ; 22.726 ; 22.726 ;
; A[11]       ; SRAM_DQ[1]    ; 22.736 ; 22.736 ; 22.736 ; 22.736 ;
; A[11]       ; SRAM_DQ[2]    ; 22.459 ; 22.459 ; 22.459 ; 22.459 ;
; A[11]       ; SRAM_DQ[3]    ; 22.469 ; 22.469 ; 22.469 ; 22.469 ;
; A[11]       ; SRAM_DQ[4]    ; 22.180 ; 22.180 ; 22.180 ; 22.180 ;
; A[11]       ; SRAM_DQ[5]    ; 22.180 ; 22.180 ; 22.180 ; 22.180 ;
; A[11]       ; SRAM_DQ[6]    ; 21.783 ; 21.783 ; 21.783 ; 21.783 ;
; A[11]       ; SRAM_DQ[7]    ; 22.153 ; 22.153 ; 22.153 ; 22.153 ;
; A[11]       ; SRAM_DQ[8]    ; 22.412 ; 22.412 ; 22.412 ; 22.412 ;
; A[11]       ; SRAM_DQ[9]    ; 22.412 ; 22.412 ; 22.412 ; 22.412 ;
; A[11]       ; SRAM_DQ[10]   ; 22.677 ; 22.677 ; 22.677 ; 22.677 ;
; A[11]       ; SRAM_DQ[11]   ; 22.402 ; 22.402 ; 22.402 ; 22.402 ;
; A[11]       ; SRAM_DQ[12]   ; 22.184 ; 22.184 ; 22.184 ; 22.184 ;
; A[11]       ; SRAM_DQ[13]   ; 22.687 ; 22.687 ; 22.687 ; 22.687 ;
; A[11]       ; SRAM_DQ[14]   ; 22.687 ; 22.687 ; 22.687 ; 22.687 ;
; A[11]       ; SRAM_DQ[15]   ; 22.676 ; 22.676 ; 22.676 ; 22.676 ;
; A[12]       ; D[0]          ; 29.062 ; 29.062 ; 29.062 ; 29.062 ;
; A[12]       ; D[1]          ; 28.805 ; 28.805 ; 28.805 ; 28.805 ;
; A[12]       ; D[2]          ; 27.013 ; 27.013 ; 27.013 ; 27.013 ;
; A[12]       ; D[3]          ; 29.040 ; 29.040 ; 29.040 ; 29.040 ;
; A[12]       ; D[4]          ; 27.944 ; 27.944 ; 27.944 ; 27.944 ;
; A[12]       ; D[5]          ; 28.639 ; 28.639 ; 28.639 ; 28.639 ;
; A[12]       ; D[6]          ; 29.209 ; 29.209 ; 29.209 ; 29.209 ;
; A[12]       ; D[7]          ; 26.733 ; 26.733 ; 26.733 ; 26.733 ;
; A[12]       ; FL_ADDR[12]   ; 10.762 ;        ;        ; 10.762 ;
; A[12]       ; FL_ADDR[14]   ; 16.392 ; 16.392 ; 16.392 ; 16.392 ;
; A[12]       ; FL_ADDR[15]   ; 16.396 ; 16.396 ; 16.396 ; 16.396 ;
; A[12]       ; FL_ADDR[16]   ; 17.341 ; 17.341 ; 17.341 ; 17.341 ;
; A[12]       ; FL_ADDR[17]   ; 19.784 ;        ;        ; 19.784 ;
; A[12]       ; FL_CE_N       ; 18.612 ; 18.341 ; 18.341 ; 18.612 ;
; A[12]       ; LEDG[0]       ;        ; 17.383 ; 17.383 ;        ;
; A[12]       ; LEDG[1]       ;        ; 21.742 ; 21.742 ;        ;
; A[12]       ; LEDG[2]       ; 18.136 ;        ;        ; 18.136 ;
; A[12]       ; LEDG[3]       ; 17.394 ;        ;        ; 17.394 ;
; A[12]       ; LEDG[4]       ; 19.629 ;        ;        ; 19.629 ;
; A[12]       ; LEDG[5]       ; 19.944 ;        ;        ; 19.944 ;
; A[12]       ; LEDG[6]       ; 20.513 ;        ;        ; 20.513 ;
; A[12]       ; LEDR[6]       ; 15.493 ; 18.087 ; 18.087 ; 15.493 ;
; A[12]       ; LEDR[8]       ; 13.544 ; 17.012 ; 17.012 ; 13.544 ;
; A[12]       ; SRAM_ADDR[12] ; 10.928 ;        ;        ; 10.928 ;
; A[12]       ; SRAM_CE_N     ; 22.113 ;        ;        ; 22.113 ;
; A[12]       ; SRAM_DQ[0]    ; 22.499 ; 22.499 ; 22.499 ; 22.499 ;
; A[12]       ; SRAM_DQ[1]    ; 22.509 ; 22.509 ; 22.509 ; 22.509 ;
; A[12]       ; SRAM_DQ[2]    ; 22.232 ; 22.232 ; 22.232 ; 22.232 ;
; A[12]       ; SRAM_DQ[3]    ; 22.242 ; 22.242 ; 22.242 ; 22.242 ;
; A[12]       ; SRAM_DQ[4]    ; 21.953 ; 21.953 ; 21.953 ; 21.953 ;
; A[12]       ; SRAM_DQ[5]    ; 21.953 ; 21.953 ; 21.953 ; 21.953 ;
; A[12]       ; SRAM_DQ[6]    ; 21.556 ; 21.556 ; 21.556 ; 21.556 ;
; A[12]       ; SRAM_DQ[7]    ; 21.926 ; 21.926 ; 21.926 ; 21.926 ;
; A[12]       ; SRAM_DQ[8]    ; 22.185 ; 22.185 ; 22.185 ; 22.185 ;
; A[12]       ; SRAM_DQ[9]    ; 22.185 ; 22.185 ; 22.185 ; 22.185 ;
; A[12]       ; SRAM_DQ[10]   ; 22.450 ; 22.450 ; 22.450 ; 22.450 ;
; A[12]       ; SRAM_DQ[11]   ; 22.175 ; 22.175 ; 22.175 ; 22.175 ;
; A[12]       ; SRAM_DQ[12]   ; 21.957 ; 21.957 ; 21.957 ; 21.957 ;
; A[12]       ; SRAM_DQ[13]   ; 22.460 ; 22.460 ; 22.460 ; 22.460 ;
; A[12]       ; SRAM_DQ[14]   ; 22.460 ; 22.460 ; 22.460 ; 22.460 ;
; A[12]       ; SRAM_DQ[15]   ; 22.449 ; 22.449 ; 22.449 ; 22.449 ;
; A[13]       ; D[0]          ; 30.168 ; 30.168 ; 30.168 ; 30.168 ;
; A[13]       ; D[1]          ; 29.911 ; 29.911 ; 29.911 ; 29.911 ;
; A[13]       ; D[2]          ; 28.119 ; 28.119 ; 28.119 ; 28.119 ;
; A[13]       ; D[3]          ; 30.146 ; 30.146 ; 30.146 ; 30.146 ;
; A[13]       ; D[4]          ; 29.050 ; 29.050 ; 29.050 ; 29.050 ;
; A[13]       ; D[5]          ; 29.745 ; 29.745 ; 29.745 ; 29.745 ;
; A[13]       ; D[6]          ; 30.315 ; 30.315 ; 30.315 ; 30.315 ;
; A[13]       ; D[7]          ; 27.839 ; 27.839 ; 27.839 ; 27.839 ;
; A[13]       ; FL_ADDR[13]   ; 10.670 ;        ;        ; 10.670 ;
; A[13]       ; FL_ADDR[14]   ; 17.498 ; 17.498 ; 17.498 ; 17.498 ;
; A[13]       ; FL_ADDR[15]   ; 17.502 ; 17.502 ; 17.502 ; 17.502 ;
; A[13]       ; FL_ADDR[16]   ; 18.447 ; 18.447 ; 18.447 ; 18.447 ;
; A[13]       ; FL_ADDR[17]   ; 20.890 ;        ;        ; 20.890 ;
; A[13]       ; FL_CE_N       ; 19.718 ; 19.447 ; 19.447 ; 19.718 ;
; A[13]       ; LEDG[0]       ;        ; 18.489 ; 18.489 ;        ;
; A[13]       ; LEDG[1]       ;        ; 22.848 ; 22.848 ;        ;
; A[13]       ; LEDG[2]       ; 19.242 ;        ;        ; 19.242 ;
; A[13]       ; LEDG[3]       ; 18.500 ;        ;        ; 18.500 ;
; A[13]       ; LEDG[4]       ; 20.735 ;        ;        ; 20.735 ;
; A[13]       ; LEDG[5]       ; 21.050 ;        ;        ; 21.050 ;
; A[13]       ; LEDG[6]       ; 21.619 ;        ;        ; 21.619 ;
; A[13]       ; LEDR[6]       ; 15.519 ; 19.193 ; 19.193 ; 15.519 ;
; A[13]       ; LEDR[8]       ; 14.288 ; 18.118 ; 18.118 ; 14.288 ;
; A[13]       ; SRAM_ADDR[13] ; 10.877 ;        ;        ; 10.877 ;
; A[13]       ; SRAM_CE_N     ; 23.219 ;        ;        ; 23.219 ;
; A[13]       ; SRAM_DQ[0]    ; 23.605 ; 23.605 ; 23.605 ; 23.605 ;
; A[13]       ; SRAM_DQ[1]    ; 23.615 ; 23.615 ; 23.615 ; 23.615 ;
; A[13]       ; SRAM_DQ[2]    ; 23.338 ; 23.338 ; 23.338 ; 23.338 ;
; A[13]       ; SRAM_DQ[3]    ; 23.348 ; 23.348 ; 23.348 ; 23.348 ;
; A[13]       ; SRAM_DQ[4]    ; 23.059 ; 23.059 ; 23.059 ; 23.059 ;
; A[13]       ; SRAM_DQ[5]    ; 23.059 ; 23.059 ; 23.059 ; 23.059 ;
; A[13]       ; SRAM_DQ[6]    ; 22.662 ; 22.662 ; 22.662 ; 22.662 ;
; A[13]       ; SRAM_DQ[7]    ; 23.032 ; 23.032 ; 23.032 ; 23.032 ;
; A[13]       ; SRAM_DQ[8]    ; 23.291 ; 23.291 ; 23.291 ; 23.291 ;
; A[13]       ; SRAM_DQ[9]    ; 23.291 ; 23.291 ; 23.291 ; 23.291 ;
; A[13]       ; SRAM_DQ[10]   ; 23.556 ; 23.556 ; 23.556 ; 23.556 ;
; A[13]       ; SRAM_DQ[11]   ; 23.281 ; 23.281 ; 23.281 ; 23.281 ;
; A[13]       ; SRAM_DQ[12]   ; 23.063 ; 23.063 ; 23.063 ; 23.063 ;
; A[13]       ; SRAM_DQ[13]   ; 23.566 ; 23.566 ; 23.566 ; 23.566 ;
; A[13]       ; SRAM_DQ[14]   ; 23.566 ; 23.566 ; 23.566 ; 23.566 ;
; A[13]       ; SRAM_DQ[15]   ; 23.555 ; 23.555 ; 23.555 ; 23.555 ;
; A[14]       ; D[0]          ; 29.927 ; 29.927 ; 29.927 ; 29.927 ;
; A[14]       ; D[1]          ; 29.670 ; 29.670 ; 29.670 ; 29.670 ;
; A[14]       ; D[2]          ; 27.878 ; 27.878 ; 27.878 ; 27.878 ;
; A[14]       ; D[3]          ; 29.905 ; 29.905 ; 29.905 ; 29.905 ;
; A[14]       ; D[4]          ; 28.809 ; 28.809 ; 28.809 ; 28.809 ;
; A[14]       ; D[5]          ; 29.504 ; 29.504 ; 29.504 ; 29.504 ;
; A[14]       ; D[6]          ; 30.074 ; 30.074 ; 30.074 ; 30.074 ;
; A[14]       ; D[7]          ; 27.598 ; 27.598 ; 27.598 ; 27.598 ;
; A[14]       ; FL_ADDR[14]   ; 17.257 ; 17.257 ; 17.257 ; 17.257 ;
; A[14]       ; FL_ADDR[15]   ; 17.261 ; 17.261 ; 17.261 ; 17.261 ;
; A[14]       ; FL_ADDR[16]   ; 18.206 ; 18.206 ; 18.206 ; 18.206 ;
; A[14]       ; FL_ADDR[17]   ; 20.649 ; 18.754 ; 18.754 ; 20.649 ;
; A[14]       ; FL_CE_N       ; 19.477 ; 19.206 ; 19.206 ; 19.477 ;
; A[14]       ; LEDG[0]       ; 16.353 ; 18.248 ; 18.248 ; 16.353 ;
; A[14]       ; LEDG[1]       ; 17.116 ; 22.607 ; 22.607 ; 17.116 ;
; A[14]       ; LEDG[2]       ; 19.001 ;        ;        ; 19.001 ;
; A[14]       ; LEDG[3]       ; 18.259 ; 16.364 ; 16.364 ; 18.259 ;
; A[14]       ; LEDG[4]       ; 20.494 ; 15.003 ; 15.003 ; 20.494 ;
; A[14]       ; LEDG[5]       ; 20.809 ; 15.311 ; 15.311 ; 20.809 ;
; A[14]       ; LEDG[6]       ; 21.378 ; 15.887 ; 15.887 ; 21.378 ;
; A[14]       ; LEDR[6]       ; 17.057 ; 18.952 ; 18.952 ; 17.057 ;
; A[14]       ; LEDR[8]       ; 15.982 ; 17.877 ; 17.877 ; 15.982 ;
; A[14]       ; SRAM_ADDR[14] ; 16.435 ; 16.435 ; 16.435 ; 16.435 ;
; A[14]       ; SRAM_ADDR[15] ; 16.949 ; 16.949 ; 16.949 ; 16.949 ;
; A[14]       ; SRAM_ADDR[16] ; 17.717 ; 17.717 ; 17.717 ; 17.717 ;
; A[14]       ; SRAM_ADDR[17] ; 17.457 ; 17.457 ; 17.457 ; 17.457 ;
; A[14]       ; SRAM_CE_N     ; 22.978 ; 17.487 ; 17.487 ; 22.978 ;
; A[14]       ; SRAM_DQ[0]    ; 23.364 ; 23.364 ; 23.364 ; 23.364 ;
; A[14]       ; SRAM_DQ[1]    ; 23.374 ; 23.374 ; 23.374 ; 23.374 ;
; A[14]       ; SRAM_DQ[2]    ; 23.097 ; 23.097 ; 23.097 ; 23.097 ;
; A[14]       ; SRAM_DQ[3]    ; 23.107 ; 23.107 ; 23.107 ; 23.107 ;
; A[14]       ; SRAM_DQ[4]    ; 22.818 ; 22.818 ; 22.818 ; 22.818 ;
; A[14]       ; SRAM_DQ[5]    ; 22.818 ; 22.818 ; 22.818 ; 22.818 ;
; A[14]       ; SRAM_DQ[6]    ; 22.421 ; 22.421 ; 22.421 ; 22.421 ;
; A[14]       ; SRAM_DQ[7]    ; 22.791 ; 22.791 ; 22.791 ; 22.791 ;
; A[14]       ; SRAM_DQ[8]    ; 23.050 ; 23.050 ; 23.050 ; 23.050 ;
; A[14]       ; SRAM_DQ[9]    ; 23.050 ; 23.050 ; 23.050 ; 23.050 ;
; A[14]       ; SRAM_DQ[10]   ; 23.315 ; 23.315 ; 23.315 ; 23.315 ;
; A[14]       ; SRAM_DQ[11]   ; 23.040 ; 23.040 ; 23.040 ; 23.040 ;
; A[14]       ; SRAM_DQ[12]   ; 22.822 ; 22.822 ; 22.822 ; 22.822 ;
; A[14]       ; SRAM_DQ[13]   ; 23.325 ; 23.325 ; 23.325 ; 23.325 ;
; A[14]       ; SRAM_DQ[14]   ; 23.325 ; 23.325 ; 23.325 ; 23.325 ;
; A[14]       ; SRAM_DQ[15]   ; 23.314 ; 23.314 ; 23.314 ; 23.314 ;
; A[14]       ; SRAM_LB_N     ; 17.616 ; 17.616 ; 17.616 ; 17.616 ;
; A[14]       ; SRAM_UB_N     ; 17.599 ; 17.599 ; 17.599 ; 17.599 ;
; A[15]       ; D[0]          ; 26.766 ; 26.766 ; 26.766 ; 26.766 ;
; A[15]       ; D[1]          ; 26.509 ; 26.509 ; 26.509 ; 26.509 ;
; A[15]       ; D[2]          ; 25.845 ; 24.717 ; 24.717 ; 25.845 ;
; A[15]       ; D[3]          ; 26.744 ; 26.744 ; 26.744 ; 26.744 ;
; A[15]       ; D[4]          ; 25.648 ; 25.648 ; 25.648 ; 25.648 ;
; A[15]       ; D[5]          ; 26.343 ; 26.343 ; 26.343 ; 26.343 ;
; A[15]       ; D[6]          ; 26.913 ; 26.913 ; 26.913 ; 26.913 ;
; A[15]       ; D[7]          ; 24.437 ; 24.437 ; 24.437 ; 24.437 ;
; A[15]       ; FL_ADDR[14]   ; 15.175 ; 15.175 ; 15.175 ; 15.175 ;
; A[15]       ; FL_ADDR[15]   ; 15.179 ; 15.179 ; 15.179 ; 15.179 ;
; A[15]       ; FL_ADDR[16]   ; 16.124 ; 16.124 ; 16.124 ; 16.124 ;
; A[15]       ; FL_ADDR[17]   ; 18.567 ; 18.567 ; 18.567 ; 18.567 ;
; A[15]       ; FL_CE_N       ; 17.395 ; 17.395 ; 17.395 ; 17.395 ;
; A[15]       ; LEDG[0]       ; 16.166 ; 16.166 ; 16.166 ; 16.166 ;
; A[15]       ; LEDG[1]       ; 16.931 ; 19.446 ; 19.446 ; 16.931 ;
; A[15]       ; LEDG[2]       ; 15.840 ;        ;        ; 15.840 ;
; A[15]       ; LEDG[3]       ; 16.177 ; 16.177 ; 16.177 ; 16.177 ;
; A[15]       ; LEDG[4]       ; 17.333 ; 14.818 ; 14.818 ; 17.333 ;
; A[15]       ; LEDG[5]       ; 17.648 ; 15.126 ; 15.126 ; 17.648 ;
; A[15]       ; LEDG[6]       ; 18.217 ; 15.702 ; 15.702 ; 18.217 ;
; A[15]       ; LEDR[6]       ; 16.870 ; 16.870 ; 16.870 ; 16.870 ;
; A[15]       ; LEDR[8]       ; 15.795 ; 15.795 ; 15.795 ; 15.795 ;
; A[15]       ; SRAM_ADDR[14] ; 13.531 ; 13.531 ; 13.531 ; 13.531 ;
; A[15]       ; SRAM_ADDR[15] ; 16.509 ; 16.509 ; 16.509 ; 16.509 ;
; A[15]       ; SRAM_ADDR[16] ; 17.549 ; 17.549 ; 17.549 ; 17.549 ;
; A[15]       ; SRAM_ADDR[17] ; 17.339 ; 17.339 ; 17.339 ; 17.339 ;
; A[15]       ; SRAM_CE_N     ; 19.817 ; 17.302 ; 17.302 ; 19.817 ;
; A[15]       ; SRAM_DQ[0]    ; 20.203 ; 20.203 ; 20.203 ; 20.203 ;
; A[15]       ; SRAM_DQ[1]    ; 20.213 ; 20.213 ; 20.213 ; 20.213 ;
; A[15]       ; SRAM_DQ[2]    ; 19.936 ; 19.936 ; 19.936 ; 19.936 ;
; A[15]       ; SRAM_DQ[3]    ; 19.946 ; 19.946 ; 19.946 ; 19.946 ;
; A[15]       ; SRAM_DQ[4]    ; 19.657 ; 19.657 ; 19.657 ; 19.657 ;
; A[15]       ; SRAM_DQ[5]    ; 19.657 ; 19.657 ; 19.657 ; 19.657 ;
; A[15]       ; SRAM_DQ[6]    ; 19.260 ; 19.260 ; 19.260 ; 19.260 ;
; A[15]       ; SRAM_DQ[7]    ; 19.630 ; 19.630 ; 19.630 ; 19.630 ;
; A[15]       ; SRAM_DQ[8]    ; 19.889 ; 19.889 ; 19.889 ; 19.889 ;
; A[15]       ; SRAM_DQ[9]    ; 19.889 ; 19.889 ; 19.889 ; 19.889 ;
; A[15]       ; SRAM_DQ[10]   ; 20.154 ; 20.154 ; 20.154 ; 20.154 ;
; A[15]       ; SRAM_DQ[11]   ; 19.879 ; 19.879 ; 19.879 ; 19.879 ;
; A[15]       ; SRAM_DQ[12]   ; 19.661 ; 19.661 ; 19.661 ; 19.661 ;
; A[15]       ; SRAM_DQ[13]   ; 20.164 ; 20.164 ; 20.164 ; 20.164 ;
; A[15]       ; SRAM_DQ[14]   ; 20.164 ; 20.164 ; 20.164 ; 20.164 ;
; A[15]       ; SRAM_DQ[15]   ; 20.153 ; 20.153 ; 20.153 ; 20.153 ;
; A[15]       ; SRAM_LB_N     ; 17.795 ; 17.795 ; 17.795 ; 17.795 ;
; A[15]       ; SRAM_UB_N     ; 17.778 ; 17.778 ; 17.778 ; 17.778 ;
; D[0]        ; SRAM_DQ[0]    ; 11.391 ;        ;        ; 11.391 ;
; D[0]        ; SRAM_DQ[8]    ; 11.362 ;        ;        ; 11.362 ;
; D[1]        ; SRAM_DQ[1]    ; 11.248 ;        ;        ; 11.248 ;
; D[1]        ; SRAM_DQ[9]    ; 11.287 ;        ;        ; 11.287 ;
; D[2]        ; SRAM_DQ[2]    ; 10.894 ;        ;        ; 10.894 ;
; D[2]        ; SRAM_DQ[10]   ; 10.867 ;        ;        ; 10.867 ;
; D[3]        ; SRAM_DQ[3]    ; 13.387 ;        ;        ; 13.387 ;
; D[3]        ; SRAM_DQ[11]   ; 13.347 ;        ;        ; 13.347 ;
; D[4]        ; SRAM_DQ[4]    ; 10.818 ;        ;        ; 10.818 ;
; D[4]        ; SRAM_DQ[12]   ; 10.601 ;        ;        ; 10.601 ;
; D[5]        ; SRAM_DQ[5]    ; 10.500 ;        ;        ; 10.500 ;
; D[5]        ; SRAM_DQ[13]   ; 10.482 ;        ;        ; 10.482 ;
; D[6]        ; SRAM_DQ[6]    ; 10.723 ;        ;        ; 10.723 ;
; D[6]        ; SRAM_DQ[14]   ; 10.665 ;        ;        ; 10.665 ;
; D[7]        ; SRAM_DQ[7]    ; 10.973 ;        ;        ; 10.973 ;
; D[7]        ; SRAM_DQ[15]   ; 10.109 ;        ;        ; 10.109 ;
; FL_DQ[0]    ; D[0]          ; 16.284 ;        ;        ; 16.284 ;
; FL_DQ[1]    ; D[1]          ; 15.602 ;        ;        ; 15.602 ;
; FL_DQ[2]    ; D[2]          ; 15.997 ;        ;        ; 15.997 ;
; FL_DQ[3]    ; D[3]          ; 15.878 ;        ;        ; 15.878 ;
; FL_DQ[4]    ; D[4]          ; 15.563 ;        ;        ; 15.563 ;
; FL_DQ[5]    ; D[5]          ; 16.526 ; 16.526 ; 16.526 ; 16.526 ;
; FL_DQ[6]    ; D[6]          ; 17.347 ; 17.347 ; 17.347 ; 17.347 ;
; FL_DQ[7]    ; D[7]          ; 14.680 ; 14.680 ; 14.680 ; 14.680 ;
; IORQ_n      ; BUSDIR_n      ; 13.437 ;        ;        ; 13.437 ;
; IORQ_n      ; D[0]          ; 21.810 ; 21.810 ; 21.810 ; 21.810 ;
; IORQ_n      ; D[1]          ; 20.926 ; 20.926 ; 20.926 ; 20.926 ;
; IORQ_n      ; D[2]          ; 20.340 ; 20.340 ; 20.340 ; 20.340 ;
; IORQ_n      ; D[3]          ; 20.441 ; 20.441 ; 20.441 ; 20.441 ;
; IORQ_n      ; D[4]          ; 19.664 ; 19.664 ; 19.664 ; 19.664 ;
; IORQ_n      ; D[5]          ; 17.137 ; 15.961 ; 15.961 ; 17.137 ;
; IORQ_n      ; D[6]          ; 17.145 ; 15.966 ; 15.966 ; 17.145 ;
; IORQ_n      ; D[7]          ; 15.973 ; 15.973 ; 15.973 ; 15.973 ;
; IORQ_n      ; U1OE_n        ; 14.030 ;        ;        ; 14.030 ;
; KEY[0]      ; LEDG[7]       ;        ; 10.835 ; 10.835 ;        ;
; KEY[0]      ; LEDR[9]       ;        ; 10.781 ; 10.781 ;        ;
; M1_n        ; BUSDIR_n      ;        ; 13.869 ; 13.869 ;        ;
; M1_n        ; D[0]          ; 22.243 ; 22.243 ; 22.243 ; 22.243 ;
; M1_n        ; D[1]          ; 21.359 ; 21.359 ; 21.359 ; 21.359 ;
; M1_n        ; D[2]          ; 20.773 ; 20.773 ; 20.773 ; 20.773 ;
; M1_n        ; D[3]          ; 20.874 ; 20.874 ; 20.874 ; 20.874 ;
; M1_n        ; D[4]          ; 20.097 ; 20.097 ; 20.097 ; 20.097 ;
; M1_n        ; D[5]          ; 16.393 ; 17.569 ; 17.569 ; 16.393 ;
; M1_n        ; D[6]          ; 16.398 ; 17.577 ; 17.577 ; 16.398 ;
; M1_n        ; D[7]          ; 16.405 ; 16.405 ; 16.405 ; 16.405 ;
; M1_n        ; U1OE_n        ;        ; 14.510 ; 14.510 ;        ;
; RD_n        ; BUSDIR_n      ; 13.868 ;        ;        ; 13.868 ;
; RD_n        ; D[0]          ; 22.241 ; 22.241 ; 22.241 ; 22.241 ;
; RD_n        ; D[1]          ; 21.357 ; 21.357 ; 21.357 ; 21.357 ;
; RD_n        ; D[2]          ; 20.771 ; 20.771 ; 20.771 ; 20.771 ;
; RD_n        ; D[3]          ; 20.872 ; 20.872 ; 20.872 ; 20.872 ;
; RD_n        ; D[4]          ; 20.095 ; 20.095 ; 20.095 ; 20.095 ;
; RD_n        ; D[5]          ; 20.495 ; 20.495 ; 20.495 ; 20.495 ;
; RD_n        ; D[6]          ; 21.218 ; 21.218 ; 21.218 ; 21.218 ;
; RD_n        ; D[7]          ; 18.401 ; 18.401 ; 18.401 ; 18.401 ;
; RD_n        ; FL_CE_N       ; 13.563 ;        ;        ; 13.563 ;
; RD_n        ; FL_OE_N       ; 10.913 ;        ;        ; 10.913 ;
; RD_n        ; U1OE_n        ; 14.379 ;        ;        ; 14.379 ;
; RESET_n     ; LEDG[7]       ;        ; 12.125 ; 12.125 ;        ;
; RESET_n     ; LEDR[9]       ;        ; 12.071 ; 12.071 ;        ;
; SLTSL_n     ; D[0]          ; 23.768 ; 23.768 ; 23.768 ; 23.768 ;
; SLTSL_n     ; D[1]          ; 23.511 ; 23.511 ; 23.511 ; 23.511 ;
; SLTSL_n     ; D[2]          ; 23.381 ; 22.134 ; 22.134 ; 23.381 ;
; SLTSL_n     ; D[3]          ; 23.746 ; 23.746 ; 23.746 ; 23.746 ;
; SLTSL_n     ; D[4]          ; 22.650 ; 22.650 ; 22.650 ; 22.650 ;
; SLTSL_n     ; D[5]          ; 23.430 ; 23.430 ; 23.430 ; 23.430 ;
; SLTSL_n     ; D[6]          ; 24.153 ; 24.153 ; 24.153 ; 24.153 ;
; SLTSL_n     ; D[7]          ; 21.391 ; 21.391 ; 21.391 ; 21.391 ;
; SLTSL_n     ; FL_ADDR[14]   ; 14.537 ; 14.537 ; 14.537 ; 14.537 ;
; SLTSL_n     ; FL_ADDR[15]   ; 14.541 ; 14.541 ; 14.541 ; 14.541 ;
; SLTSL_n     ; FL_ADDR[16]   ; 15.486 ; 15.486 ; 15.486 ; 15.486 ;
; SLTSL_n     ; FL_ADDR[17]   ; 17.929 ;        ;        ; 17.929 ;
; SLTSL_n     ; FL_CE_N       ; 16.757 ; 16.486 ; 16.486 ; 16.757 ;
; SLTSL_n     ; LEDG[0]       ;        ; 15.528 ; 15.528 ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 15.857 ; 15.857 ;        ;
; SLTSL_n     ; LEDG[3]       ; 15.539 ;        ;        ; 15.539 ;
; SLTSL_n     ; LEDG[4]       ; 13.744 ;        ;        ; 13.744 ;
; SLTSL_n     ; LEDG[5]       ; 14.052 ;        ;        ; 14.052 ;
; SLTSL_n     ; LEDG[6]       ; 14.628 ;        ;        ; 14.628 ;
; SLTSL_n     ; LEDR[6]       ;        ; 16.232 ; 16.232 ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 15.157 ; 15.157 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 16.228 ;        ;        ; 16.228 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 16.614 ; 16.614 ; 16.614 ; 16.614 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 16.624 ; 16.624 ; 16.624 ; 16.624 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 16.347 ; 16.347 ; 16.347 ; 16.347 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 16.357 ; 16.357 ; 16.357 ; 16.357 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 16.068 ; 16.068 ; 16.068 ; 16.068 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 16.068 ; 16.068 ; 16.068 ; 16.068 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 15.671 ; 15.671 ; 15.671 ; 15.671 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 16.041 ; 16.041 ; 16.041 ; 16.041 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 16.300 ; 16.300 ; 16.300 ; 16.300 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 16.300 ; 16.300 ; 16.300 ; 16.300 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 16.565 ; 16.565 ; 16.565 ; 16.565 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 16.290 ; 16.290 ; 16.290 ; 16.290 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 16.072 ; 16.072 ; 16.072 ; 16.072 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 16.575 ; 16.575 ; 16.575 ; 16.575 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 16.575 ; 16.575 ; 16.575 ; 16.575 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 16.564 ; 16.564 ; 16.564 ; 16.564 ;
; SLTSL_n     ; U1OE_n        ; 15.389 ;        ;        ; 15.389 ;
; SRAM_DQ[0]  ; D[0]          ; 16.307 ;        ;        ; 16.307 ;
; SRAM_DQ[1]  ; D[1]          ; 16.630 ; 16.630 ; 16.630 ; 16.630 ;
; SRAM_DQ[2]  ; D[2]          ; 15.629 ;        ;        ; 15.629 ;
; SRAM_DQ[3]  ; D[3]          ; 16.291 ;        ;        ; 16.291 ;
; SRAM_DQ[4]  ; D[4]          ; 15.606 ; 15.606 ; 15.606 ; 15.606 ;
; SRAM_DQ[5]  ; D[5]          ; 15.632 ;        ;        ; 15.632 ;
; SRAM_DQ[6]  ; D[6]          ; 15.721 ;        ;        ; 15.721 ;
; SRAM_DQ[7]  ; D[7]          ; 13.248 ;        ;        ; 13.248 ;
; SRAM_DQ[8]  ; D[0]          ; 16.973 ; 16.973 ; 16.973 ; 16.973 ;
; SRAM_DQ[9]  ; D[1]          ; 16.140 ;        ;        ; 16.140 ;
; SRAM_DQ[10] ; D[2]          ; 16.308 ;        ;        ; 16.308 ;
; SRAM_DQ[11] ; D[3]          ; 17.233 ; 17.233 ; 17.233 ; 17.233 ;
; SRAM_DQ[12] ; D[4]          ; 15.472 ;        ;        ; 15.472 ;
; SRAM_DQ[13] ; D[5]          ; 15.667 ;        ;        ; 15.667 ;
; SRAM_DQ[14] ; D[6]          ; 15.611 ;        ;        ; 15.611 ;
; SRAM_DQ[15] ; D[7]          ; 13.488 ;        ;        ; 13.488 ;
; SW[0]       ; D[1]          ;        ; 10.932 ; 10.932 ;        ;
; SW[0]       ; LEDR[0]       ; 4.635  ;        ;        ; 4.635  ;
; SW[1]       ; D[1]          ; 11.908 ; 11.908 ; 11.908 ; 11.908 ;
; SW[1]       ; LEDR[1]       ; 4.978  ;        ;        ; 4.978  ;
; SW[2]       ; D[2]          ;        ; 11.441 ; 11.441 ;        ;
; SW[2]       ; LEDR[2]       ; 5.387  ;        ;        ; 5.387  ;
; SW[3]       ; D[2]          ;        ; 10.940 ; 10.940 ;        ;
; SW[3]       ; LEDR[3]       ; 5.185  ;        ;        ; 5.185  ;
; SW[7]       ; D[1]          ; 11.021 ;        ;        ; 11.021 ;
; SW[8]       ; D[0]          ; 15.421 ; 15.421 ; 15.421 ; 15.421 ;
; SW[8]       ; D[1]          ; 15.164 ; 15.164 ; 15.164 ; 15.164 ;
; SW[8]       ; D[2]          ; 13.372 ; 13.372 ; 13.372 ; 13.372 ;
; SW[8]       ; D[3]          ; 15.399 ; 15.399 ; 15.399 ; 15.399 ;
; SW[8]       ; D[4]          ; 14.303 ; 14.303 ; 14.303 ; 14.303 ;
; SW[8]       ; D[5]          ; 14.841 ; 14.841 ; 14.841 ; 14.841 ;
; SW[8]       ; D[6]          ; 15.411 ; 15.411 ; 15.411 ; 15.411 ;
; SW[8]       ; D[7]          ; 12.935 ; 12.935 ; 12.935 ; 12.935 ;
; SW[8]       ; LEDG[1]       ; 8.149  ;        ;        ; 8.149  ;
; SW[8]       ; SRAM_CE_N     ;        ; 8.520  ; 8.520  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 8.516  ; 8.516  ; 8.516  ; 8.516  ;
; SW[8]       ; SRAM_DQ[1]    ; 8.526  ; 8.526  ; 8.526  ; 8.526  ;
; SW[8]       ; SRAM_DQ[2]    ; 8.249  ; 8.249  ; 8.249  ; 8.249  ;
; SW[8]       ; SRAM_DQ[3]    ; 8.259  ; 8.259  ; 8.259  ; 8.259  ;
; SW[8]       ; SRAM_DQ[4]    ; 7.970  ; 7.970  ; 7.970  ; 7.970  ;
; SW[8]       ; SRAM_DQ[5]    ; 7.970  ; 7.970  ; 7.970  ; 7.970  ;
; SW[8]       ; SRAM_DQ[6]    ; 7.573  ; 7.573  ; 7.573  ; 7.573  ;
; SW[8]       ; SRAM_DQ[7]    ; 7.943  ; 7.943  ; 7.943  ; 7.943  ;
; SW[8]       ; SRAM_DQ[8]    ; 8.197  ; 8.197  ; 8.197  ; 8.197  ;
; SW[8]       ; SRAM_DQ[9]    ; 8.197  ; 8.197  ; 8.197  ; 8.197  ;
; SW[8]       ; SRAM_DQ[10]   ; 8.462  ; 8.462  ; 8.462  ; 8.462  ;
; SW[8]       ; SRAM_DQ[11]   ; 8.187  ; 8.187  ; 8.187  ; 8.187  ;
; SW[8]       ; SRAM_DQ[12]   ; 7.969  ; 7.969  ; 7.969  ; 7.969  ;
; SW[8]       ; SRAM_DQ[13]   ; 8.472  ; 8.472  ; 8.472  ; 8.472  ;
; SW[8]       ; SRAM_DQ[14]   ; 8.472  ; 8.472  ; 8.472  ; 8.472  ;
; SW[8]       ; SRAM_DQ[15]   ; 8.461  ; 8.461  ; 8.461  ; 8.461  ;
; SW[9]       ; D[0]          ; 19.308 ; 19.308 ; 19.308 ; 19.308 ;
; SW[9]       ; D[1]          ; 19.051 ; 19.051 ; 19.051 ; 19.051 ;
; SW[9]       ; D[2]          ; 17.674 ; 18.921 ; 18.921 ; 17.674 ;
; SW[9]       ; D[3]          ; 19.286 ; 19.286 ; 19.286 ; 19.286 ;
; SW[9]       ; D[4]          ; 18.190 ; 18.190 ; 18.190 ; 18.190 ;
; SW[9]       ; D[5]          ; 18.970 ; 18.970 ; 18.970 ; 18.970 ;
; SW[9]       ; D[6]          ; 19.693 ; 19.693 ; 19.693 ; 19.693 ;
; SW[9]       ; D[7]          ; 16.931 ; 16.931 ; 16.931 ; 16.931 ;
; SW[9]       ; FL_ADDR[14]   ; 10.077 ; 10.077 ; 10.077 ; 10.077 ;
; SW[9]       ; FL_ADDR[15]   ; 10.081 ; 10.081 ; 10.081 ; 10.081 ;
; SW[9]       ; FL_ADDR[16]   ; 11.026 ; 11.026 ; 11.026 ; 11.026 ;
; SW[9]       ; FL_ADDR[17]   ;        ; 13.469 ; 13.469 ;        ;
; SW[9]       ; FL_CE_N       ; 12.026 ; 12.297 ; 12.297 ; 12.026 ;
; SW[9]       ; LEDG[0]       ; 11.068 ;        ;        ; 11.068 ;
; SW[9]       ; LEDG[1]       ; 11.397 ;        ;        ; 11.397 ;
; SW[9]       ; LEDG[3]       ;        ; 11.079 ; 11.079 ;        ;
; SW[9]       ; LEDG[4]       ;        ; 9.284  ; 9.284  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 9.592  ; 9.592  ;        ;
; SW[9]       ; LEDG[6]       ;        ; 10.168 ; 10.168 ;        ;
; SW[9]       ; LEDR[6]       ; 11.772 ;        ;        ; 11.772 ;
; SW[9]       ; LEDR[8]       ; 10.697 ;        ;        ; 10.697 ;
; SW[9]       ; SRAM_CE_N     ;        ; 11.768 ; 11.768 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 12.154 ; 12.154 ; 12.154 ; 12.154 ;
; SW[9]       ; SRAM_DQ[1]    ; 12.164 ; 12.164 ; 12.164 ; 12.164 ;
; SW[9]       ; SRAM_DQ[2]    ; 11.887 ; 11.887 ; 11.887 ; 11.887 ;
; SW[9]       ; SRAM_DQ[3]    ; 11.897 ; 11.897 ; 11.897 ; 11.897 ;
; SW[9]       ; SRAM_DQ[4]    ; 11.608 ; 11.608 ; 11.608 ; 11.608 ;
; SW[9]       ; SRAM_DQ[5]    ; 11.608 ; 11.608 ; 11.608 ; 11.608 ;
; SW[9]       ; SRAM_DQ[6]    ; 11.211 ; 11.211 ; 11.211 ; 11.211 ;
; SW[9]       ; SRAM_DQ[7]    ; 11.581 ; 11.581 ; 11.581 ; 11.581 ;
; SW[9]       ; SRAM_DQ[8]    ; 11.840 ; 11.840 ; 11.840 ; 11.840 ;
; SW[9]       ; SRAM_DQ[9]    ; 11.840 ; 11.840 ; 11.840 ; 11.840 ;
; SW[9]       ; SRAM_DQ[10]   ; 12.105 ; 12.105 ; 12.105 ; 12.105 ;
; SW[9]       ; SRAM_DQ[11]   ; 11.830 ; 11.830 ; 11.830 ; 11.830 ;
; SW[9]       ; SRAM_DQ[12]   ; 11.612 ; 11.612 ; 11.612 ; 11.612 ;
; SW[9]       ; SRAM_DQ[13]   ; 12.115 ; 12.115 ; 12.115 ; 12.115 ;
; SW[9]       ; SRAM_DQ[14]   ; 12.115 ; 12.115 ; 12.115 ; 12.115 ;
; SW[9]       ; SRAM_DQ[15]   ; 12.104 ; 12.104 ; 12.104 ; 12.104 ;
; SW[9]       ; U1OE_n        ;        ; 10.929 ; 10.929 ;        ;
; WR_n        ; SRAM_DQ[0]    ; 14.056 ; 14.056 ; 14.056 ; 14.056 ;
; WR_n        ; SRAM_DQ[1]    ; 14.066 ; 14.066 ; 14.066 ; 14.066 ;
; WR_n        ; SRAM_DQ[2]    ; 13.789 ; 13.789 ; 13.789 ; 13.789 ;
; WR_n        ; SRAM_DQ[3]    ; 13.799 ; 13.799 ; 13.799 ; 13.799 ;
; WR_n        ; SRAM_DQ[4]    ; 13.510 ; 13.510 ; 13.510 ; 13.510 ;
; WR_n        ; SRAM_DQ[5]    ; 13.510 ; 13.510 ; 13.510 ; 13.510 ;
; WR_n        ; SRAM_DQ[6]    ; 13.113 ; 13.113 ; 13.113 ; 13.113 ;
; WR_n        ; SRAM_DQ[7]    ; 13.483 ; 13.483 ; 13.483 ; 13.483 ;
; WR_n        ; SRAM_DQ[8]    ; 13.736 ; 13.736 ; 13.736 ; 13.736 ;
; WR_n        ; SRAM_DQ[9]    ; 13.736 ; 13.736 ; 13.736 ; 13.736 ;
; WR_n        ; SRAM_DQ[10]   ; 14.001 ; 14.001 ; 14.001 ; 14.001 ;
; WR_n        ; SRAM_DQ[11]   ; 13.726 ; 13.726 ; 13.726 ; 13.726 ;
; WR_n        ; SRAM_DQ[12]   ; 13.508 ; 13.508 ; 13.508 ; 13.508 ;
; WR_n        ; SRAM_DQ[13]   ; 14.011 ; 14.011 ; 14.011 ; 14.011 ;
; WR_n        ; SRAM_DQ[14]   ; 14.011 ; 14.011 ; 14.011 ; 14.011 ;
; WR_n        ; SRAM_DQ[15]   ; 14.000 ; 14.000 ; 14.000 ; 14.000 ;
; WR_n        ; SRAM_WE_N     ; 10.563 ;        ;        ; 10.563 ;
; WR_n        ; U1OE_n        ; 15.237 ;        ;        ; 15.237 ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Progagation Delay                                       ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 8.110  ; 8.294  ; 8.294  ; 8.110  ;
; A[0]        ; D[1]          ; 7.683  ; 8.287  ; 8.287  ; 7.683  ;
; A[0]        ; D[2]          ; 7.885  ; 8.216  ; 8.216  ; 7.885  ;
; A[0]        ; D[3]          ; 8.126  ; 8.126  ; 8.126  ; 8.126  ;
; A[0]        ; D[4]          ; 8.126  ; 8.126  ; 8.126  ; 8.126  ;
; A[0]        ; D[5]          ; 7.942  ; 7.942  ; 7.942  ; 7.942  ;
; A[0]        ; D[6]          ; 7.947  ; 7.947  ; 7.947  ; 7.947  ;
; A[0]        ; D[7]          ; 7.523  ; 7.675  ; 7.675  ; 7.523  ;
; A[0]        ; FL_ADDR[0]    ; 5.902  ;        ;        ; 5.902  ;
; A[0]        ; FL_ADDR[14]   ; 6.944  ; 6.944  ; 6.944  ; 6.944  ;
; A[0]        ; FL_ADDR[15]   ; 6.948  ; 6.948  ; 6.948  ; 6.948  ;
; A[0]        ; FL_ADDR[16]   ; 7.284  ; 7.284  ; 7.284  ; 7.284  ;
; A[0]        ; FL_ADDR[17]   ; 8.252  ;        ;        ; 8.252  ;
; A[0]        ; FL_CE_N       ; 7.811  ; 7.588  ; 7.588  ; 7.811  ;
; A[0]        ; LEDG[0]       ;        ; 7.446  ; 7.446  ;        ;
; A[0]        ; LEDG[1]       ;        ; 9.092  ; 9.092  ;        ;
; A[0]        ; LEDG[2]       ; 7.726  ;        ;        ; 7.726  ;
; A[0]        ; LEDG[3]       ; 7.454  ;        ;        ; 7.454  ;
; A[0]        ; LEDG[4]       ; 8.276  ;        ;        ; 8.276  ;
; A[0]        ; LEDG[5]       ; 8.396  ;        ;        ; 8.396  ;
; A[0]        ; LEDG[6]       ; 8.569  ;        ;        ; 8.569  ;
; A[0]        ; LEDR[6]       ;        ; 7.514  ; 7.514  ;        ;
; A[0]        ; LEDR[8]       ;        ; 7.088  ; 7.088  ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 5.858  ;        ;        ; 5.858  ;
; A[0]        ; SRAM_CE_N     ; 9.293  ;        ;        ; 9.293  ;
; A[0]        ; SRAM_DQ[0]    ; 9.370  ; 9.370  ; 9.370  ; 9.370  ;
; A[0]        ; SRAM_DQ[1]    ; 9.380  ; 9.380  ; 9.380  ; 9.380  ;
; A[0]        ; SRAM_DQ[2]    ; 9.272  ; 9.272  ; 9.272  ; 9.272  ;
; A[0]        ; SRAM_DQ[3]    ; 9.282  ; 9.282  ; 9.282  ; 9.282  ;
; A[0]        ; SRAM_DQ[4]    ; 9.171  ; 9.171  ; 9.171  ; 9.171  ;
; A[0]        ; SRAM_DQ[5]    ; 9.171  ; 9.171  ; 9.171  ; 9.171  ;
; A[0]        ; SRAM_DQ[6]    ; 8.992  ; 8.992  ; 8.992  ; 8.992  ;
; A[0]        ; SRAM_DQ[7]    ; 9.148  ; 9.148  ; 9.148  ; 9.148  ;
; A[0]        ; SRAM_DQ[8]    ; 9.244  ; 9.244  ; 9.244  ; 9.244  ;
; A[0]        ; SRAM_DQ[9]    ; 9.244  ; 9.244  ; 9.244  ; 9.244  ;
; A[0]        ; SRAM_DQ[10]   ; 9.336  ; 9.336  ; 9.336  ; 9.336  ;
; A[0]        ; SRAM_DQ[11]   ; 9.234  ; 9.234  ; 9.234  ; 9.234  ;
; A[0]        ; SRAM_DQ[12]   ; 9.178  ; 9.178  ; 9.178  ; 9.178  ;
; A[0]        ; SRAM_DQ[13]   ; 9.346  ; 9.346  ; 9.346  ; 9.346  ;
; A[0]        ; SRAM_DQ[14]   ; 9.346  ; 9.346  ; 9.346  ; 9.346  ;
; A[0]        ; SRAM_DQ[15]   ; 9.337  ; 9.337  ; 9.337  ; 9.337  ;
; A[1]        ; D[0]          ; 8.409  ; 8.394  ; 8.394  ; 8.409  ;
; A[1]        ; D[1]          ; 8.402  ; 7.967  ; 7.967  ; 8.402  ;
; A[1]        ; D[2]          ; 8.377  ; 8.169  ; 8.169  ; 8.377  ;
; A[1]        ; D[3]          ; 8.241  ; 8.241  ; 8.241  ; 8.241  ;
; A[1]        ; D[4]          ; 8.241  ; 8.241  ; 8.241  ; 8.241  ;
; A[1]        ; D[5]          ; 8.057  ; 8.057  ; 8.057  ; 8.057  ;
; A[1]        ; D[6]          ; 8.062  ; 8.062  ; 8.062  ; 8.062  ;
; A[1]        ; D[7]          ; 7.638  ; 7.925  ; 7.925  ; 7.638  ;
; A[1]        ; FL_ADDR[1]    ; 5.669  ;        ;        ; 5.669  ;
; A[1]        ; FL_ADDR[14]   ; 7.059  ; 7.059  ; 7.059  ; 7.059  ;
; A[1]        ; FL_ADDR[15]   ; 7.063  ; 7.063  ; 7.063  ; 7.063  ;
; A[1]        ; FL_ADDR[16]   ; 7.399  ; 7.399  ; 7.399  ; 7.399  ;
; A[1]        ; FL_ADDR[17]   ; 8.367  ;        ;        ; 8.367  ;
; A[1]        ; FL_CE_N       ; 7.926  ; 7.703  ; 7.703  ; 7.926  ;
; A[1]        ; LEDG[0]       ;        ; 7.561  ; 7.561  ;        ;
; A[1]        ; LEDG[1]       ;        ; 9.207  ; 9.207  ;        ;
; A[1]        ; LEDG[2]       ; 7.841  ;        ;        ; 7.841  ;
; A[1]        ; LEDG[3]       ; 7.569  ;        ;        ; 7.569  ;
; A[1]        ; LEDG[4]       ; 8.391  ;        ;        ; 8.391  ;
; A[1]        ; LEDG[5]       ; 8.511  ;        ;        ; 8.511  ;
; A[1]        ; LEDG[6]       ; 8.684  ;        ;        ; 8.684  ;
; A[1]        ; LEDR[6]       ;        ; 7.629  ; 7.629  ;        ;
; A[1]        ; LEDR[8]       ;        ; 7.203  ; 7.203  ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 5.826  ;        ;        ; 5.826  ;
; A[1]        ; SRAM_CE_N     ; 9.408  ;        ;        ; 9.408  ;
; A[1]        ; SRAM_DQ[0]    ; 9.485  ; 9.485  ; 9.485  ; 9.485  ;
; A[1]        ; SRAM_DQ[1]    ; 9.495  ; 9.495  ; 9.495  ; 9.495  ;
; A[1]        ; SRAM_DQ[2]    ; 9.387  ; 9.387  ; 9.387  ; 9.387  ;
; A[1]        ; SRAM_DQ[3]    ; 9.397  ; 9.397  ; 9.397  ; 9.397  ;
; A[1]        ; SRAM_DQ[4]    ; 9.286  ; 9.286  ; 9.286  ; 9.286  ;
; A[1]        ; SRAM_DQ[5]    ; 9.286  ; 9.286  ; 9.286  ; 9.286  ;
; A[1]        ; SRAM_DQ[6]    ; 9.107  ; 9.107  ; 9.107  ; 9.107  ;
; A[1]        ; SRAM_DQ[7]    ; 9.263  ; 9.263  ; 9.263  ; 9.263  ;
; A[1]        ; SRAM_DQ[8]    ; 9.359  ; 9.359  ; 9.359  ; 9.359  ;
; A[1]        ; SRAM_DQ[9]    ; 9.359  ; 9.359  ; 9.359  ; 9.359  ;
; A[1]        ; SRAM_DQ[10]   ; 9.451  ; 9.451  ; 9.451  ; 9.451  ;
; A[1]        ; SRAM_DQ[11]   ; 9.349  ; 9.349  ; 9.349  ; 9.349  ;
; A[1]        ; SRAM_DQ[12]   ; 9.293  ; 9.293  ; 9.293  ; 9.293  ;
; A[1]        ; SRAM_DQ[13]   ; 9.461  ; 9.461  ; 9.461  ; 9.461  ;
; A[1]        ; SRAM_DQ[14]   ; 9.461  ; 9.461  ; 9.461  ; 9.461  ;
; A[1]        ; SRAM_DQ[15]   ; 9.452  ; 9.452  ; 9.452  ; 9.452  ;
; A[3]        ; BUSDIR_n      ;        ; 7.035  ; 7.035  ;        ;
; A[3]        ; D[0]          ; 8.200  ; 8.154  ; 8.154  ; 8.200  ;
; A[3]        ; D[1]          ; 8.193  ; 7.727  ; 7.727  ; 8.193  ;
; A[3]        ; D[2]          ; 8.168  ; 7.929  ; 7.929  ; 8.168  ;
; A[3]        ; D[3]          ; 8.032  ; 8.032  ; 8.032  ; 8.032  ;
; A[3]        ; D[4]          ; 8.032  ; 8.032  ; 8.032  ; 8.032  ;
; A[3]        ; D[5]          ; 7.848  ; 7.848  ; 7.848  ; 7.848  ;
; A[3]        ; D[6]          ; 7.853  ; 7.853  ; 7.853  ; 7.853  ;
; A[3]        ; D[7]          ; 7.429  ; 7.539  ; 7.539  ; 7.429  ;
; A[3]        ; FL_ADDR[3]    ; 5.118  ;        ;        ; 5.118  ;
; A[3]        ; FL_ADDR[14]   ; 6.850  ; 6.850  ; 6.850  ; 6.850  ;
; A[3]        ; FL_ADDR[15]   ; 6.854  ; 6.854  ; 6.854  ; 6.854  ;
; A[3]        ; FL_ADDR[16]   ; 7.190  ; 7.190  ; 7.190  ; 7.190  ;
; A[3]        ; FL_ADDR[17]   ; 8.158  ;        ;        ; 8.158  ;
; A[3]        ; FL_CE_N       ; 7.717  ; 7.494  ; 7.494  ; 7.717  ;
; A[3]        ; LEDG[0]       ;        ; 7.352  ; 7.352  ;        ;
; A[3]        ; LEDG[1]       ;        ; 8.998  ; 8.998  ;        ;
; A[3]        ; LEDG[2]       ; 7.632  ;        ;        ; 7.632  ;
; A[3]        ; LEDG[3]       ; 7.360  ;        ;        ; 7.360  ;
; A[3]        ; LEDG[4]       ; 8.182  ;        ;        ; 8.182  ;
; A[3]        ; LEDG[5]       ; 8.302  ;        ;        ; 8.302  ;
; A[3]        ; LEDG[6]       ; 8.475  ;        ;        ; 8.475  ;
; A[3]        ; LEDR[6]       ;        ; 7.420  ; 7.420  ;        ;
; A[3]        ; LEDR[8]       ;        ; 6.994  ; 6.994  ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 5.660  ;        ;        ; 5.660  ;
; A[3]        ; SRAM_CE_N     ; 9.199  ;        ;        ; 9.199  ;
; A[3]        ; SRAM_DQ[0]    ; 9.276  ; 9.276  ; 9.276  ; 9.276  ;
; A[3]        ; SRAM_DQ[1]    ; 9.286  ; 9.286  ; 9.286  ; 9.286  ;
; A[3]        ; SRAM_DQ[2]    ; 9.178  ; 9.178  ; 9.178  ; 9.178  ;
; A[3]        ; SRAM_DQ[3]    ; 9.188  ; 9.188  ; 9.188  ; 9.188  ;
; A[3]        ; SRAM_DQ[4]    ; 9.077  ; 9.077  ; 9.077  ; 9.077  ;
; A[3]        ; SRAM_DQ[5]    ; 9.077  ; 9.077  ; 9.077  ; 9.077  ;
; A[3]        ; SRAM_DQ[6]    ; 8.898  ; 8.898  ; 8.898  ; 8.898  ;
; A[3]        ; SRAM_DQ[7]    ; 9.054  ; 9.054  ; 9.054  ; 9.054  ;
; A[3]        ; SRAM_DQ[8]    ; 9.150  ; 9.150  ; 9.150  ; 9.150  ;
; A[3]        ; SRAM_DQ[9]    ; 9.150  ; 9.150  ; 9.150  ; 9.150  ;
; A[3]        ; SRAM_DQ[10]   ; 9.242  ; 9.242  ; 9.242  ; 9.242  ;
; A[3]        ; SRAM_DQ[11]   ; 9.140  ; 9.140  ; 9.140  ; 9.140  ;
; A[3]        ; SRAM_DQ[12]   ; 9.084  ; 9.084  ; 9.084  ; 9.084  ;
; A[3]        ; SRAM_DQ[13]   ; 9.252  ; 9.252  ; 9.252  ; 9.252  ;
; A[3]        ; SRAM_DQ[14]   ; 9.252  ; 9.252  ; 9.252  ; 9.252  ;
; A[3]        ; SRAM_DQ[15]   ; 9.243  ; 9.243  ; 9.243  ; 9.243  ;
; A[3]        ; U1OE_n        ;        ; 7.095  ; 7.095  ;        ;
; A[4]        ; BUSDIR_n      ;        ; 7.394  ; 7.394  ;        ;
; A[4]        ; D[0]          ; 8.573  ; 8.573  ; 8.573  ; 8.573  ;
; A[4]        ; D[1]          ; 8.446  ; 8.566  ; 8.566  ; 8.446  ;
; A[4]        ; D[2]          ; 8.541  ; 8.541  ; 8.541  ; 8.541  ;
; A[4]        ; D[3]          ; 8.405  ; 8.405  ; 8.405  ; 8.405  ;
; A[4]        ; D[4]          ; 8.405  ; 8.405  ; 8.405  ; 8.405  ;
; A[4]        ; D[5]          ; 8.221  ; 8.221  ; 8.221  ; 8.221  ;
; A[4]        ; D[6]          ; 8.226  ; 8.226  ; 8.226  ; 8.226  ;
; A[4]        ; D[7]          ; 8.120  ; 7.898  ; 7.898  ; 8.120  ;
; A[4]        ; FL_ADDR[4]    ; 5.338  ;        ;        ; 5.338  ;
; A[4]        ; FL_ADDR[14]   ; 7.541  ; 7.541  ; 7.541  ; 7.541  ;
; A[4]        ; FL_ADDR[15]   ; 7.545  ; 7.545  ; 7.545  ; 7.545  ;
; A[4]        ; FL_ADDR[16]   ; 7.881  ; 7.881  ; 7.881  ; 7.881  ;
; A[4]        ; FL_ADDR[17]   ; 8.849  ;        ;        ; 8.849  ;
; A[4]        ; FL_CE_N       ; 7.051  ; 8.185  ; 8.185  ; 7.051  ;
; A[4]        ; LEDG[0]       ;        ; 8.043  ; 8.043  ;        ;
; A[4]        ; LEDG[1]       ;        ; 9.689  ; 9.689  ;        ;
; A[4]        ; LEDG[2]       ; 8.323  ;        ;        ; 8.323  ;
; A[4]        ; LEDG[3]       ; 8.051  ;        ;        ; 8.051  ;
; A[4]        ; LEDG[4]       ; 8.873  ;        ;        ; 8.873  ;
; A[4]        ; LEDG[5]       ; 8.993  ;        ;        ; 8.993  ;
; A[4]        ; LEDG[6]       ; 9.166  ;        ;        ; 9.166  ;
; A[4]        ; LEDR[6]       ; 6.904  ; 8.111  ; 8.111  ; 6.904  ;
; A[4]        ; LEDR[8]       ;        ; 7.685  ; 7.685  ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 5.543  ;        ;        ; 5.543  ;
; A[4]        ; SRAM_CE_N     ; 9.890  ;        ;        ; 9.890  ;
; A[4]        ; SRAM_DQ[0]    ; 9.967  ; 9.967  ; 9.967  ; 9.967  ;
; A[4]        ; SRAM_DQ[1]    ; 9.977  ; 9.977  ; 9.977  ; 9.977  ;
; A[4]        ; SRAM_DQ[2]    ; 9.869  ; 9.869  ; 9.869  ; 9.869  ;
; A[4]        ; SRAM_DQ[3]    ; 9.879  ; 9.879  ; 9.879  ; 9.879  ;
; A[4]        ; SRAM_DQ[4]    ; 9.768  ; 9.768  ; 9.768  ; 9.768  ;
; A[4]        ; SRAM_DQ[5]    ; 9.768  ; 9.768  ; 9.768  ; 9.768  ;
; A[4]        ; SRAM_DQ[6]    ; 9.589  ; 9.589  ; 9.589  ; 9.589  ;
; A[4]        ; SRAM_DQ[7]    ; 9.745  ; 9.745  ; 9.745  ; 9.745  ;
; A[4]        ; SRAM_DQ[8]    ; 9.841  ; 9.841  ; 9.841  ; 9.841  ;
; A[4]        ; SRAM_DQ[9]    ; 9.841  ; 9.841  ; 9.841  ; 9.841  ;
; A[4]        ; SRAM_DQ[10]   ; 9.933  ; 9.933  ; 9.933  ; 9.933  ;
; A[4]        ; SRAM_DQ[11]   ; 9.831  ; 9.831  ; 9.831  ; 9.831  ;
; A[4]        ; SRAM_DQ[12]   ; 9.775  ; 9.775  ; 9.775  ; 9.775  ;
; A[4]        ; SRAM_DQ[13]   ; 9.943  ; 9.943  ; 9.943  ; 9.943  ;
; A[4]        ; SRAM_DQ[14]   ; 9.943  ; 9.943  ; 9.943  ; 9.943  ;
; A[4]        ; SRAM_DQ[15]   ; 9.934  ; 9.934  ; 9.934  ; 9.934  ;
; A[4]        ; U1OE_n        ;        ; 7.454  ; 7.454  ;        ;
; A[5]        ; BUSDIR_n      ;        ; 7.369  ; 7.369  ;        ;
; A[5]        ; D[0]          ; 8.548  ; 8.548  ; 8.548  ; 8.548  ;
; A[5]        ; D[1]          ; 8.421  ; 8.541  ; 8.541  ; 8.421  ;
; A[5]        ; D[2]          ; 8.516  ; 8.516  ; 8.516  ; 8.516  ;
; A[5]        ; D[3]          ; 8.380  ; 8.380  ; 8.380  ; 8.380  ;
; A[5]        ; D[4]          ; 8.380  ; 8.380  ; 8.380  ; 8.380  ;
; A[5]        ; D[5]          ; 8.196  ; 8.196  ; 8.196  ; 8.196  ;
; A[5]        ; D[6]          ; 8.201  ; 8.201  ; 8.201  ; 8.201  ;
; A[5]        ; D[7]          ; 8.095  ; 7.873  ; 7.873  ; 8.095  ;
; A[5]        ; FL_ADDR[5]    ; 5.062  ;        ;        ; 5.062  ;
; A[5]        ; FL_ADDR[14]   ; 7.516  ; 7.516  ; 7.516  ; 7.516  ;
; A[5]        ; FL_ADDR[15]   ; 7.520  ; 7.520  ; 7.520  ; 7.520  ;
; A[5]        ; FL_ADDR[16]   ; 7.856  ; 7.856  ; 7.856  ; 7.856  ;
; A[5]        ; FL_ADDR[17]   ; 8.824  ;        ;        ; 8.824  ;
; A[5]        ; FL_CE_N       ; 7.026  ; 8.160  ; 8.160  ; 7.026  ;
; A[5]        ; LEDG[0]       ;        ; 8.018  ; 8.018  ;        ;
; A[5]        ; LEDG[1]       ;        ; 9.664  ; 9.664  ;        ;
; A[5]        ; LEDG[2]       ; 8.298  ;        ;        ; 8.298  ;
; A[5]        ; LEDG[3]       ; 8.026  ;        ;        ; 8.026  ;
; A[5]        ; LEDG[4]       ; 8.848  ;        ;        ; 8.848  ;
; A[5]        ; LEDG[5]       ; 8.968  ;        ;        ; 8.968  ;
; A[5]        ; LEDG[6]       ; 9.141  ;        ;        ; 9.141  ;
; A[5]        ; LEDR[6]       ; 6.879  ; 8.086  ; 8.086  ; 6.879  ;
; A[5]        ; LEDR[8]       ;        ; 7.660  ; 7.660  ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 5.320  ;        ;        ; 5.320  ;
; A[5]        ; SRAM_CE_N     ; 9.865  ;        ;        ; 9.865  ;
; A[5]        ; SRAM_DQ[0]    ; 9.942  ; 9.942  ; 9.942  ; 9.942  ;
; A[5]        ; SRAM_DQ[1]    ; 9.952  ; 9.952  ; 9.952  ; 9.952  ;
; A[5]        ; SRAM_DQ[2]    ; 9.844  ; 9.844  ; 9.844  ; 9.844  ;
; A[5]        ; SRAM_DQ[3]    ; 9.854  ; 9.854  ; 9.854  ; 9.854  ;
; A[5]        ; SRAM_DQ[4]    ; 9.743  ; 9.743  ; 9.743  ; 9.743  ;
; A[5]        ; SRAM_DQ[5]    ; 9.743  ; 9.743  ; 9.743  ; 9.743  ;
; A[5]        ; SRAM_DQ[6]    ; 9.564  ; 9.564  ; 9.564  ; 9.564  ;
; A[5]        ; SRAM_DQ[7]    ; 9.720  ; 9.720  ; 9.720  ; 9.720  ;
; A[5]        ; SRAM_DQ[8]    ; 9.816  ; 9.816  ; 9.816  ; 9.816  ;
; A[5]        ; SRAM_DQ[9]    ; 9.816  ; 9.816  ; 9.816  ; 9.816  ;
; A[5]        ; SRAM_DQ[10]   ; 9.908  ; 9.908  ; 9.908  ; 9.908  ;
; A[5]        ; SRAM_DQ[11]   ; 9.806  ; 9.806  ; 9.806  ; 9.806  ;
; A[5]        ; SRAM_DQ[12]   ; 9.750  ; 9.750  ; 9.750  ; 9.750  ;
; A[5]        ; SRAM_DQ[13]   ; 9.918  ; 9.918  ; 9.918  ; 9.918  ;
; A[5]        ; SRAM_DQ[14]   ; 9.918  ; 9.918  ; 9.918  ; 9.918  ;
; A[5]        ; SRAM_DQ[15]   ; 9.909  ; 9.909  ; 9.909  ; 9.909  ;
; A[5]        ; U1OE_n        ;        ; 7.429  ; 7.429  ;        ;
; A[6]        ; BUSDIR_n      ;        ; 7.911  ; 7.911  ;        ;
; A[6]        ; D[0]          ; 9.090  ; 9.090  ; 9.090  ; 9.090  ;
; A[6]        ; D[1]          ; 8.963  ; 9.083  ; 9.083  ; 8.963  ;
; A[6]        ; D[2]          ; 9.058  ; 9.058  ; 9.058  ; 9.058  ;
; A[6]        ; D[3]          ; 8.922  ; 8.922  ; 8.922  ; 8.922  ;
; A[6]        ; D[4]          ; 8.922  ; 8.922  ; 8.922  ; 8.922  ;
; A[6]        ; D[5]          ; 8.738  ; 8.738  ; 8.738  ; 8.738  ;
; A[6]        ; D[6]          ; 8.743  ; 8.743  ; 8.743  ; 8.743  ;
; A[6]        ; D[7]          ; 8.637  ; 8.415  ; 8.415  ; 8.637  ;
; A[6]        ; FL_ADDR[6]    ; 5.506  ;        ;        ; 5.506  ;
; A[6]        ; FL_ADDR[14]   ; 8.058  ; 8.058  ; 8.058  ; 8.058  ;
; A[6]        ; FL_ADDR[15]   ; 8.062  ; 8.062  ; 8.062  ; 8.062  ;
; A[6]        ; FL_ADDR[16]   ; 8.398  ; 8.398  ; 8.398  ; 8.398  ;
; A[6]        ; FL_ADDR[17]   ; 9.366  ;        ;        ; 9.366  ;
; A[6]        ; FL_CE_N       ; 7.568  ; 8.702  ; 8.702  ; 7.568  ;
; A[6]        ; LEDG[0]       ;        ; 8.560  ; 8.560  ;        ;
; A[6]        ; LEDG[1]       ;        ; 10.206 ; 10.206 ;        ;
; A[6]        ; LEDG[2]       ; 8.840  ;        ;        ; 8.840  ;
; A[6]        ; LEDG[3]       ; 8.568  ;        ;        ; 8.568  ;
; A[6]        ; LEDG[4]       ; 9.390  ;        ;        ; 9.390  ;
; A[6]        ; LEDG[5]       ; 9.510  ;        ;        ; 9.510  ;
; A[6]        ; LEDG[6]       ; 9.683  ;        ;        ; 9.683  ;
; A[6]        ; LEDR[6]       ; 7.421  ; 8.628  ; 8.628  ; 7.421  ;
; A[6]        ; LEDR[8]       ;        ; 8.202  ; 8.202  ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 5.567  ;        ;        ; 5.567  ;
; A[6]        ; SRAM_CE_N     ; 10.407 ;        ;        ; 10.407 ;
; A[6]        ; SRAM_DQ[0]    ; 10.484 ; 10.484 ; 10.484 ; 10.484 ;
; A[6]        ; SRAM_DQ[1]    ; 10.494 ; 10.494 ; 10.494 ; 10.494 ;
; A[6]        ; SRAM_DQ[2]    ; 10.386 ; 10.386 ; 10.386 ; 10.386 ;
; A[6]        ; SRAM_DQ[3]    ; 10.396 ; 10.396 ; 10.396 ; 10.396 ;
; A[6]        ; SRAM_DQ[4]    ; 10.285 ; 10.285 ; 10.285 ; 10.285 ;
; A[6]        ; SRAM_DQ[5]    ; 10.285 ; 10.285 ; 10.285 ; 10.285 ;
; A[6]        ; SRAM_DQ[6]    ; 10.106 ; 10.106 ; 10.106 ; 10.106 ;
; A[6]        ; SRAM_DQ[7]    ; 10.262 ; 10.262 ; 10.262 ; 10.262 ;
; A[6]        ; SRAM_DQ[8]    ; 10.358 ; 10.358 ; 10.358 ; 10.358 ;
; A[6]        ; SRAM_DQ[9]    ; 10.358 ; 10.358 ; 10.358 ; 10.358 ;
; A[6]        ; SRAM_DQ[10]   ; 10.450 ; 10.450 ; 10.450 ; 10.450 ;
; A[6]        ; SRAM_DQ[11]   ; 10.348 ; 10.348 ; 10.348 ; 10.348 ;
; A[6]        ; SRAM_DQ[12]   ; 10.292 ; 10.292 ; 10.292 ; 10.292 ;
; A[6]        ; SRAM_DQ[13]   ; 10.460 ; 10.460 ; 10.460 ; 10.460 ;
; A[6]        ; SRAM_DQ[14]   ; 10.460 ; 10.460 ; 10.460 ; 10.460 ;
; A[6]        ; SRAM_DQ[15]   ; 10.451 ; 10.451 ; 10.451 ; 10.451 ;
; A[6]        ; U1OE_n        ;        ; 7.971  ; 7.971  ;        ;
; A[7]        ; BUSDIR_n      ;        ; 7.658  ; 7.658  ;        ;
; A[7]        ; D[0]          ; 8.837  ; 8.837  ; 8.837  ; 8.837  ;
; A[7]        ; D[1]          ; 8.710  ; 8.830  ; 8.830  ; 8.710  ;
; A[7]        ; D[2]          ; 8.805  ; 8.805  ; 8.805  ; 8.805  ;
; A[7]        ; D[3]          ; 8.669  ; 8.669  ; 8.669  ; 8.669  ;
; A[7]        ; D[4]          ; 8.669  ; 8.669  ; 8.669  ; 8.669  ;
; A[7]        ; D[5]          ; 8.485  ; 8.485  ; 8.485  ; 8.485  ;
; A[7]        ; D[6]          ; 8.490  ; 8.490  ; 8.490  ; 8.490  ;
; A[7]        ; D[7]          ; 8.384  ; 8.162  ; 8.162  ; 8.384  ;
; A[7]        ; FL_ADDR[7]    ; 5.710  ;        ;        ; 5.710  ;
; A[7]        ; FL_ADDR[14]   ; 7.805  ; 7.805  ; 7.805  ; 7.805  ;
; A[7]        ; FL_ADDR[15]   ; 7.809  ; 7.809  ; 7.809  ; 7.809  ;
; A[7]        ; FL_ADDR[16]   ; 8.145  ; 8.145  ; 8.145  ; 8.145  ;
; A[7]        ; FL_ADDR[17]   ; 9.113  ;        ;        ; 9.113  ;
; A[7]        ; FL_CE_N       ; 7.315  ; 8.449  ; 8.449  ; 7.315  ;
; A[7]        ; LEDG[0]       ;        ; 8.307  ; 8.307  ;        ;
; A[7]        ; LEDG[1]       ;        ; 9.953  ; 9.953  ;        ;
; A[7]        ; LEDG[2]       ; 8.587  ;        ;        ; 8.587  ;
; A[7]        ; LEDG[3]       ; 8.315  ;        ;        ; 8.315  ;
; A[7]        ; LEDG[4]       ; 9.137  ;        ;        ; 9.137  ;
; A[7]        ; LEDG[5]       ; 9.257  ;        ;        ; 9.257  ;
; A[7]        ; LEDG[6]       ; 9.430  ;        ;        ; 9.430  ;
; A[7]        ; LEDR[6]       ; 7.168  ; 8.375  ; 8.375  ; 7.168  ;
; A[7]        ; LEDR[8]       ;        ; 7.949  ; 7.949  ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 5.688  ;        ;        ; 5.688  ;
; A[7]        ; SRAM_CE_N     ; 10.154 ;        ;        ; 10.154 ;
; A[7]        ; SRAM_DQ[0]    ; 10.231 ; 10.231 ; 10.231 ; 10.231 ;
; A[7]        ; SRAM_DQ[1]    ; 10.241 ; 10.241 ; 10.241 ; 10.241 ;
; A[7]        ; SRAM_DQ[2]    ; 10.133 ; 10.133 ; 10.133 ; 10.133 ;
; A[7]        ; SRAM_DQ[3]    ; 10.143 ; 10.143 ; 10.143 ; 10.143 ;
; A[7]        ; SRAM_DQ[4]    ; 10.032 ; 10.032 ; 10.032 ; 10.032 ;
; A[7]        ; SRAM_DQ[5]    ; 10.032 ; 10.032 ; 10.032 ; 10.032 ;
; A[7]        ; SRAM_DQ[6]    ; 9.853  ; 9.853  ; 9.853  ; 9.853  ;
; A[7]        ; SRAM_DQ[7]    ; 10.009 ; 10.009 ; 10.009 ; 10.009 ;
; A[7]        ; SRAM_DQ[8]    ; 10.105 ; 10.105 ; 10.105 ; 10.105 ;
; A[7]        ; SRAM_DQ[9]    ; 10.105 ; 10.105 ; 10.105 ; 10.105 ;
; A[7]        ; SRAM_DQ[10]   ; 10.197 ; 10.197 ; 10.197 ; 10.197 ;
; A[7]        ; SRAM_DQ[11]   ; 10.095 ; 10.095 ; 10.095 ; 10.095 ;
; A[7]        ; SRAM_DQ[12]   ; 10.039 ; 10.039 ; 10.039 ; 10.039 ;
; A[7]        ; SRAM_DQ[13]   ; 10.207 ; 10.207 ; 10.207 ; 10.207 ;
; A[7]        ; SRAM_DQ[14]   ; 10.207 ; 10.207 ; 10.207 ; 10.207 ;
; A[7]        ; SRAM_DQ[15]   ; 10.198 ; 10.198 ; 10.198 ; 10.198 ;
; A[7]        ; U1OE_n        ;        ; 7.718  ; 7.718  ;        ;
; A[8]        ; D[0]          ; 9.426  ; 9.426  ; 9.426  ; 9.426  ;
; A[8]        ; D[1]          ; 9.085  ; 9.220  ; 9.220  ; 9.085  ;
; A[8]        ; D[2]          ; 9.287  ; 9.331  ; 9.331  ; 9.287  ;
; A[8]        ; D[3]          ; 9.362  ; 9.362  ; 9.362  ; 9.362  ;
; A[8]        ; D[4]          ; 9.362  ; 9.362  ; 9.362  ; 9.362  ;
; A[8]        ; D[5]          ; 8.799  ; 8.799  ; 8.799  ; 8.799  ;
; A[8]        ; D[6]          ; 8.798  ; 8.798  ; 8.798  ; 8.798  ;
; A[8]        ; D[7]          ; 8.759  ; 8.848  ; 8.848  ; 8.759  ;
; A[8]        ; FL_ADDR[8]    ; 5.782  ;        ;        ; 5.782  ;
; A[8]        ; FL_ADDR[14]   ; 8.180  ; 8.180  ; 8.180  ; 8.180  ;
; A[8]        ; FL_ADDR[15]   ; 8.184  ; 8.184  ; 8.184  ; 8.184  ;
; A[8]        ; FL_ADDR[16]   ; 8.520  ; 8.520  ; 8.520  ; 8.520  ;
; A[8]        ; FL_ADDR[17]   ; 9.488  ;        ;        ; 9.488  ;
; A[8]        ; FL_CE_N       ; 7.924  ; 8.109  ; 8.109  ; 7.924  ;
; A[8]        ; LEDG[0]       ;        ; 8.682  ; 8.682  ;        ;
; A[8]        ; LEDG[1]       ;        ; 10.328 ; 10.328 ;        ;
; A[8]        ; LEDG[2]       ; 8.962  ;        ;        ; 8.962  ;
; A[8]        ; LEDG[3]       ; 8.690  ;        ;        ; 8.690  ;
; A[8]        ; LEDG[4]       ; 9.512  ;        ;        ; 9.512  ;
; A[8]        ; LEDG[5]       ; 9.632  ;        ;        ; 9.632  ;
; A[8]        ; LEDG[6]       ; 9.805  ;        ;        ; 9.805  ;
; A[8]        ; LEDR[6]       ; 7.777  ; 8.750  ; 8.750  ; 7.777  ;
; A[8]        ; LEDR[8]       ; 7.609  ; 7.609  ; 7.609  ; 7.609  ;
; A[8]        ; SRAM_ADDR[8]  ; 5.498  ;        ;        ; 5.498  ;
; A[8]        ; SRAM_CE_N     ; 10.529 ;        ;        ; 10.529 ;
; A[8]        ; SRAM_DQ[0]    ; 10.606 ; 10.606 ; 10.606 ; 10.606 ;
; A[8]        ; SRAM_DQ[1]    ; 10.616 ; 10.616 ; 10.616 ; 10.616 ;
; A[8]        ; SRAM_DQ[2]    ; 10.508 ; 10.508 ; 10.508 ; 10.508 ;
; A[8]        ; SRAM_DQ[3]    ; 10.518 ; 10.518 ; 10.518 ; 10.518 ;
; A[8]        ; SRAM_DQ[4]    ; 10.407 ; 10.407 ; 10.407 ; 10.407 ;
; A[8]        ; SRAM_DQ[5]    ; 10.407 ; 10.407 ; 10.407 ; 10.407 ;
; A[8]        ; SRAM_DQ[6]    ; 10.228 ; 10.228 ; 10.228 ; 10.228 ;
; A[8]        ; SRAM_DQ[7]    ; 10.384 ; 10.384 ; 10.384 ; 10.384 ;
; A[8]        ; SRAM_DQ[8]    ; 10.480 ; 10.480 ; 10.480 ; 10.480 ;
; A[8]        ; SRAM_DQ[9]    ; 10.480 ; 10.480 ; 10.480 ; 10.480 ;
; A[8]        ; SRAM_DQ[10]   ; 10.572 ; 10.572 ; 10.572 ; 10.572 ;
; A[8]        ; SRAM_DQ[11]   ; 10.470 ; 10.470 ; 10.470 ; 10.470 ;
; A[8]        ; SRAM_DQ[12]   ; 10.414 ; 10.414 ; 10.414 ; 10.414 ;
; A[8]        ; SRAM_DQ[13]   ; 10.582 ; 10.582 ; 10.582 ; 10.582 ;
; A[8]        ; SRAM_DQ[14]   ; 10.582 ; 10.582 ; 10.582 ; 10.582 ;
; A[8]        ; SRAM_DQ[15]   ; 10.573 ; 10.573 ; 10.573 ; 10.573 ;
; A[9]        ; D[0]          ; 9.040  ; 9.058  ; 9.058  ; 9.040  ;
; A[9]        ; D[1]          ; 8.613  ; 8.990  ; 8.990  ; 8.613  ;
; A[9]        ; D[2]          ; 8.815  ; 8.980  ; 8.980  ; 8.815  ;
; A[9]        ; D[3]          ; 8.890  ; 8.890  ; 8.890  ; 8.890  ;
; A[9]        ; D[4]          ; 8.890  ; 8.890  ; 8.890  ; 8.890  ;
; A[9]        ; D[5]          ; 8.569  ; 8.569  ; 8.569  ; 8.569  ;
; A[9]        ; D[6]          ; 8.568  ; 8.568  ; 8.568  ; 8.568  ;
; A[9]        ; D[7]          ; 8.287  ; 8.582  ; 8.582  ; 8.287  ;
; A[9]        ; FL_ADDR[9]    ; 5.643  ;        ;        ; 5.643  ;
; A[9]        ; FL_ADDR[14]   ; 7.708  ; 7.708  ; 7.708  ; 7.708  ;
; A[9]        ; FL_ADDR[15]   ; 7.712  ; 7.712  ; 7.712  ; 7.712  ;
; A[9]        ; FL_ADDR[16]   ; 8.048  ; 8.048  ; 8.048  ; 8.048  ;
; A[9]        ; FL_ADDR[17]   ; 9.016  ;        ;        ; 9.016  ;
; A[9]        ; FL_CE_N       ; 7.452  ; 7.879  ; 7.879  ; 7.452  ;
; A[9]        ; LEDG[0]       ;        ; 8.210  ; 8.210  ;        ;
; A[9]        ; LEDG[1]       ;        ; 9.856  ; 9.856  ;        ;
; A[9]        ; LEDG[2]       ; 8.490  ;        ;        ; 8.490  ;
; A[9]        ; LEDG[3]       ; 8.218  ;        ;        ; 8.218  ;
; A[9]        ; LEDG[4]       ; 9.040  ;        ;        ; 9.040  ;
; A[9]        ; LEDG[5]       ; 9.160  ;        ;        ; 9.160  ;
; A[9]        ; LEDG[6]       ; 9.333  ;        ;        ; 9.333  ;
; A[9]        ; LEDR[6]       ; 7.305  ; 8.278  ; 8.278  ; 7.305  ;
; A[9]        ; LEDR[8]       ; 7.379  ; 7.379  ; 7.379  ; 7.379  ;
; A[9]        ; SRAM_ADDR[9]  ; 5.490  ;        ;        ; 5.490  ;
; A[9]        ; SRAM_CE_N     ; 10.057 ;        ;        ; 10.057 ;
; A[9]        ; SRAM_DQ[0]    ; 10.134 ; 10.134 ; 10.134 ; 10.134 ;
; A[9]        ; SRAM_DQ[1]    ; 10.144 ; 10.144 ; 10.144 ; 10.144 ;
; A[9]        ; SRAM_DQ[2]    ; 10.036 ; 10.036 ; 10.036 ; 10.036 ;
; A[9]        ; SRAM_DQ[3]    ; 10.046 ; 10.046 ; 10.046 ; 10.046 ;
; A[9]        ; SRAM_DQ[4]    ; 9.935  ; 9.935  ; 9.935  ; 9.935  ;
; A[9]        ; SRAM_DQ[5]    ; 9.935  ; 9.935  ; 9.935  ; 9.935  ;
; A[9]        ; SRAM_DQ[6]    ; 9.756  ; 9.756  ; 9.756  ; 9.756  ;
; A[9]        ; SRAM_DQ[7]    ; 9.912  ; 9.912  ; 9.912  ; 9.912  ;
; A[9]        ; SRAM_DQ[8]    ; 10.008 ; 10.008 ; 10.008 ; 10.008 ;
; A[9]        ; SRAM_DQ[9]    ; 10.008 ; 10.008 ; 10.008 ; 10.008 ;
; A[9]        ; SRAM_DQ[10]   ; 10.100 ; 10.100 ; 10.100 ; 10.100 ;
; A[9]        ; SRAM_DQ[11]   ; 9.998  ; 9.998  ; 9.998  ; 9.998  ;
; A[9]        ; SRAM_DQ[12]   ; 9.942  ; 9.942  ; 9.942  ; 9.942  ;
; A[9]        ; SRAM_DQ[13]   ; 10.110 ; 10.110 ; 10.110 ; 10.110 ;
; A[9]        ; SRAM_DQ[14]   ; 10.110 ; 10.110 ; 10.110 ; 10.110 ;
; A[9]        ; SRAM_DQ[15]   ; 10.101 ; 10.101 ; 10.101 ; 10.101 ;
; A[10]       ; D[0]          ; 9.111  ; 8.869  ; 8.869  ; 9.111  ;
; A[10]       ; D[1]          ; 8.944  ; 8.663  ; 8.663  ; 8.944  ;
; A[10]       ; D[2]          ; 9.055  ; 8.774  ; 8.774  ; 9.055  ;
; A[10]       ; D[3]          ; 8.943  ; 8.845  ; 8.845  ; 8.943  ;
; A[10]       ; D[4]          ; 8.943  ; 8.806  ; 8.806  ; 8.943  ;
; A[10]       ; D[5]          ; 8.523  ; 8.242  ; 8.242  ; 8.523  ;
; A[10]       ; D[6]          ; 8.522  ; 8.241  ; 8.241  ; 8.522  ;
; A[10]       ; D[7]          ; 8.340  ; 8.291  ; 8.291  ; 8.340  ;
; A[10]       ; FL_ADDR[10]   ; 5.694  ;        ;        ; 5.694  ;
; A[10]       ; FL_ADDR[14]   ; 8.072  ; 8.072  ; 8.072  ; 8.072  ;
; A[10]       ; FL_ADDR[15]   ; 8.076  ; 8.076  ; 8.076  ; 8.076  ;
; A[10]       ; FL_ADDR[16]   ; 8.412  ; 8.412  ; 8.412  ; 8.412  ;
; A[10]       ; FL_ADDR[17]   ; 9.380  ;        ;        ; 9.380  ;
; A[10]       ; FL_CE_N       ; 7.418  ; 7.833  ; 7.833  ; 7.418  ;
; A[10]       ; LEDG[0]       ;        ; 8.574  ; 8.574  ;        ;
; A[10]       ; LEDG[1]       ;        ; 10.220 ; 10.220 ;        ;
; A[10]       ; LEDG[2]       ; 8.854  ;        ;        ; 8.854  ;
; A[10]       ; LEDG[3]       ; 8.582  ;        ;        ; 8.582  ;
; A[10]       ; LEDG[4]       ; 9.404  ;        ;        ; 9.404  ;
; A[10]       ; LEDG[5]       ; 9.524  ;        ;        ; 9.524  ;
; A[10]       ; LEDG[6]       ; 9.697  ;        ;        ; 9.697  ;
; A[10]       ; LEDR[6]       ; 7.271  ; 8.642  ; 8.642  ; 7.271  ;
; A[10]       ; LEDR[8]       ; 7.052  ; 7.333  ; 7.333  ; 7.052  ;
; A[10]       ; SRAM_ADDR[10] ; 5.661  ;        ;        ; 5.661  ;
; A[10]       ; SRAM_CE_N     ; 10.421 ;        ;        ; 10.421 ;
; A[10]       ; SRAM_DQ[0]    ; 10.498 ; 10.498 ; 10.498 ; 10.498 ;
; A[10]       ; SRAM_DQ[1]    ; 10.508 ; 10.508 ; 10.508 ; 10.508 ;
; A[10]       ; SRAM_DQ[2]    ; 10.400 ; 10.400 ; 10.400 ; 10.400 ;
; A[10]       ; SRAM_DQ[3]    ; 10.410 ; 10.410 ; 10.410 ; 10.410 ;
; A[10]       ; SRAM_DQ[4]    ; 10.299 ; 10.299 ; 10.299 ; 10.299 ;
; A[10]       ; SRAM_DQ[5]    ; 10.299 ; 10.299 ; 10.299 ; 10.299 ;
; A[10]       ; SRAM_DQ[6]    ; 10.120 ; 10.120 ; 10.120 ; 10.120 ;
; A[10]       ; SRAM_DQ[7]    ; 10.276 ; 10.276 ; 10.276 ; 10.276 ;
; A[10]       ; SRAM_DQ[8]    ; 10.372 ; 10.372 ; 10.372 ; 10.372 ;
; A[10]       ; SRAM_DQ[9]    ; 10.372 ; 10.372 ; 10.372 ; 10.372 ;
; A[10]       ; SRAM_DQ[10]   ; 10.464 ; 10.464 ; 10.464 ; 10.464 ;
; A[10]       ; SRAM_DQ[11]   ; 10.362 ; 10.362 ; 10.362 ; 10.362 ;
; A[10]       ; SRAM_DQ[12]   ; 10.306 ; 10.306 ; 10.306 ; 10.306 ;
; A[10]       ; SRAM_DQ[13]   ; 10.474 ; 10.474 ; 10.474 ; 10.474 ;
; A[10]       ; SRAM_DQ[14]   ; 10.474 ; 10.474 ; 10.474 ; 10.474 ;
; A[10]       ; SRAM_DQ[15]   ; 10.465 ; 10.465 ; 10.465 ; 10.465 ;
; A[11]       ; D[0]          ; 8.927  ; 8.685  ; 8.685  ; 8.927  ;
; A[11]       ; D[1]          ; 8.764  ; 8.479  ; 8.479  ; 8.764  ;
; A[11]       ; D[2]          ; 8.895  ; 8.590  ; 8.590  ; 8.895  ;
; A[11]       ; D[3]          ; 8.759  ; 8.661  ; 8.661  ; 8.759  ;
; A[11]       ; D[4]          ; 8.759  ; 8.622  ; 8.622  ; 8.759  ;
; A[11]       ; D[5]          ; 8.575  ; 8.058  ; 8.058  ; 8.575  ;
; A[11]       ; D[6]          ; 8.580  ; 8.057  ; 8.057  ; 8.580  ;
; A[11]       ; D[7]          ; 8.156  ; 8.107  ; 8.107  ; 8.156  ;
; A[11]       ; FL_ADDR[11]   ; 5.530  ;        ;        ; 5.530  ;
; A[11]       ; FL_ADDR[14]   ; 7.859  ; 7.859  ; 7.859  ; 7.859  ;
; A[11]       ; FL_ADDR[15]   ; 7.863  ; 7.863  ; 7.863  ; 7.863  ;
; A[11]       ; FL_ADDR[16]   ; 8.199  ; 8.199  ; 8.199  ; 8.199  ;
; A[11]       ; FL_ADDR[17]   ; 9.167  ;        ;        ; 9.167  ;
; A[11]       ; FL_CE_N       ; 7.368  ; 8.503  ; 8.503  ; 7.368  ;
; A[11]       ; LEDG[0]       ;        ; 8.361  ; 8.361  ;        ;
; A[11]       ; LEDG[1]       ;        ; 10.007 ; 10.007 ;        ;
; A[11]       ; LEDG[2]       ; 8.641  ;        ;        ; 8.641  ;
; A[11]       ; LEDG[3]       ; 8.369  ;        ;        ; 8.369  ;
; A[11]       ; LEDG[4]       ; 9.191  ;        ;        ; 9.191  ;
; A[11]       ; LEDG[5]       ; 9.311  ;        ;        ; 9.311  ;
; A[11]       ; LEDG[6]       ; 9.484  ;        ;        ; 9.484  ;
; A[11]       ; LEDR[6]       ; 7.456  ; 8.429  ; 8.429  ; 7.456  ;
; A[11]       ; LEDR[8]       ; 6.868  ; 8.003  ; 8.003  ; 6.868  ;
; A[11]       ; SRAM_ADDR[11] ; 5.672  ;        ;        ; 5.672  ;
; A[11]       ; SRAM_CE_N     ; 10.208 ;        ;        ; 10.208 ;
; A[11]       ; SRAM_DQ[0]    ; 10.285 ; 10.285 ; 10.285 ; 10.285 ;
; A[11]       ; SRAM_DQ[1]    ; 10.295 ; 10.295 ; 10.295 ; 10.295 ;
; A[11]       ; SRAM_DQ[2]    ; 10.187 ; 10.187 ; 10.187 ; 10.187 ;
; A[11]       ; SRAM_DQ[3]    ; 10.197 ; 10.197 ; 10.197 ; 10.197 ;
; A[11]       ; SRAM_DQ[4]    ; 10.086 ; 10.086 ; 10.086 ; 10.086 ;
; A[11]       ; SRAM_DQ[5]    ; 10.086 ; 10.086 ; 10.086 ; 10.086 ;
; A[11]       ; SRAM_DQ[6]    ; 9.907  ; 9.907  ; 9.907  ; 9.907  ;
; A[11]       ; SRAM_DQ[7]    ; 10.063 ; 10.063 ; 10.063 ; 10.063 ;
; A[11]       ; SRAM_DQ[8]    ; 10.159 ; 10.159 ; 10.159 ; 10.159 ;
; A[11]       ; SRAM_DQ[9]    ; 10.159 ; 10.159 ; 10.159 ; 10.159 ;
; A[11]       ; SRAM_DQ[10]   ; 10.251 ; 10.251 ; 10.251 ; 10.251 ;
; A[11]       ; SRAM_DQ[11]   ; 10.149 ; 10.149 ; 10.149 ; 10.149 ;
; A[11]       ; SRAM_DQ[12]   ; 10.093 ; 10.093 ; 10.093 ; 10.093 ;
; A[11]       ; SRAM_DQ[13]   ; 10.261 ; 10.261 ; 10.261 ; 10.261 ;
; A[11]       ; SRAM_DQ[14]   ; 10.261 ; 10.261 ; 10.261 ; 10.261 ;
; A[11]       ; SRAM_DQ[15]   ; 10.252 ; 10.252 ; 10.252 ; 10.252 ;
; A[12]       ; D[0]          ; 8.639  ; 8.397  ; 8.397  ; 8.639  ;
; A[12]       ; D[1]          ; 8.611  ; 8.191  ; 8.191  ; 8.611  ;
; A[12]       ; D[2]          ; 8.607  ; 8.302  ; 8.302  ; 8.607  ;
; A[12]       ; D[3]          ; 8.471  ; 8.373  ; 8.373  ; 8.471  ;
; A[12]       ; D[4]          ; 8.471  ; 8.334  ; 8.334  ; 8.471  ;
; A[12]       ; D[5]          ; 8.287  ; 7.770  ; 7.770  ; 8.287  ;
; A[12]       ; D[6]          ; 8.292  ; 7.769  ; 7.769  ; 8.292  ;
; A[12]       ; D[7]          ; 7.868  ; 7.819  ; 7.819  ; 7.868  ;
; A[12]       ; FL_ADDR[12]   ; 5.641  ;        ;        ; 5.641  ;
; A[12]       ; FL_ADDR[14]   ; 7.706  ; 7.706  ; 7.706  ; 7.706  ;
; A[12]       ; FL_ADDR[15]   ; 7.710  ; 7.710  ; 7.710  ; 7.710  ;
; A[12]       ; FL_ADDR[16]   ; 8.046  ; 8.046  ; 8.046  ; 8.046  ;
; A[12]       ; FL_ADDR[17]   ; 9.014  ;        ;        ; 9.014  ;
; A[12]       ; FL_CE_N       ; 7.080  ; 8.350  ; 8.350  ; 7.080  ;
; A[12]       ; LEDG[0]       ;        ; 8.208  ; 8.208  ;        ;
; A[12]       ; LEDG[1]       ;        ; 9.854  ; 9.854  ;        ;
; A[12]       ; LEDG[2]       ; 8.488  ;        ;        ; 8.488  ;
; A[12]       ; LEDG[3]       ; 8.216  ;        ;        ; 8.216  ;
; A[12]       ; LEDG[4]       ; 9.038  ;        ;        ; 9.038  ;
; A[12]       ; LEDG[5]       ; 9.158  ;        ;        ; 9.158  ;
; A[12]       ; LEDG[6]       ; 9.331  ;        ;        ; 9.331  ;
; A[12]       ; LEDR[6]       ; 7.303  ; 8.276  ; 8.276  ; 7.303  ;
; A[12]       ; LEDR[8]       ; 6.580  ; 7.850  ; 7.850  ; 6.580  ;
; A[12]       ; SRAM_ADDR[12] ; 5.732  ;        ;        ; 5.732  ;
; A[12]       ; SRAM_CE_N     ; 10.055 ;        ;        ; 10.055 ;
; A[12]       ; SRAM_DQ[0]    ; 10.132 ; 10.132 ; 10.132 ; 10.132 ;
; A[12]       ; SRAM_DQ[1]    ; 10.142 ; 10.142 ; 10.142 ; 10.142 ;
; A[12]       ; SRAM_DQ[2]    ; 10.034 ; 10.034 ; 10.034 ; 10.034 ;
; A[12]       ; SRAM_DQ[3]    ; 10.044 ; 10.044 ; 10.044 ; 10.044 ;
; A[12]       ; SRAM_DQ[4]    ; 9.933  ; 9.933  ; 9.933  ; 9.933  ;
; A[12]       ; SRAM_DQ[5]    ; 9.933  ; 9.933  ; 9.933  ; 9.933  ;
; A[12]       ; SRAM_DQ[6]    ; 9.754  ; 9.754  ; 9.754  ; 9.754  ;
; A[12]       ; SRAM_DQ[7]    ; 9.910  ; 9.910  ; 9.910  ; 9.910  ;
; A[12]       ; SRAM_DQ[8]    ; 10.006 ; 10.006 ; 10.006 ; 10.006 ;
; A[12]       ; SRAM_DQ[9]    ; 10.006 ; 10.006 ; 10.006 ; 10.006 ;
; A[12]       ; SRAM_DQ[10]   ; 10.098 ; 10.098 ; 10.098 ; 10.098 ;
; A[12]       ; SRAM_DQ[11]   ; 9.996  ; 9.996  ; 9.996  ; 9.996  ;
; A[12]       ; SRAM_DQ[12]   ; 9.940  ; 9.940  ; 9.940  ; 9.940  ;
; A[12]       ; SRAM_DQ[13]   ; 10.108 ; 10.108 ; 10.108 ; 10.108 ;
; A[12]       ; SRAM_DQ[14]   ; 10.108 ; 10.108 ; 10.108 ; 10.108 ;
; A[12]       ; SRAM_DQ[15]   ; 10.099 ; 10.099 ; 10.099 ; 10.099 ;
; A[13]       ; D[0]          ; 8.900  ; 8.658  ; 8.658  ; 8.900  ;
; A[13]       ; D[1]          ; 8.893  ; 8.452  ; 8.452  ; 8.893  ;
; A[13]       ; D[2]          ; 8.868  ; 8.563  ; 8.563  ; 8.868  ;
; A[13]       ; D[3]          ; 8.732  ; 8.634  ; 8.634  ; 8.732  ;
; A[13]       ; D[4]          ; 8.732  ; 8.595  ; 8.595  ; 8.732  ;
; A[13]       ; D[5]          ; 8.548  ; 8.031  ; 8.031  ; 8.548  ;
; A[13]       ; D[6]          ; 8.553  ; 8.030  ; 8.030  ; 8.553  ;
; A[13]       ; D[7]          ; 8.129  ; 8.080  ; 8.080  ; 8.129  ;
; A[13]       ; FL_ADDR[13]   ; 5.599  ;        ;        ; 5.599  ;
; A[13]       ; FL_ADDR[14]   ; 8.144  ; 8.144  ; 8.144  ; 8.144  ;
; A[13]       ; FL_ADDR[15]   ; 8.148  ; 8.148  ; 8.148  ; 8.148  ;
; A[13]       ; FL_ADDR[16]   ; 8.484  ; 8.484  ; 8.484  ; 8.484  ;
; A[13]       ; FL_ADDR[17]   ; 9.452  ;        ;        ; 9.452  ;
; A[13]       ; FL_CE_N       ; 7.341  ; 8.788  ; 8.788  ; 7.341  ;
; A[13]       ; LEDG[0]       ;        ; 8.646  ; 8.646  ;        ;
; A[13]       ; LEDG[1]       ;        ; 10.292 ; 10.292 ;        ;
; A[13]       ; LEDG[2]       ; 8.926  ;        ;        ; 8.926  ;
; A[13]       ; LEDG[3]       ; 8.654  ;        ;        ; 8.654  ;
; A[13]       ; LEDG[4]       ; 9.476  ;        ;        ; 9.476  ;
; A[13]       ; LEDG[5]       ; 9.596  ;        ;        ; 9.596  ;
; A[13]       ; LEDG[6]       ; 9.769  ;        ;        ; 9.769  ;
; A[13]       ; LEDR[6]       ; 7.343  ; 8.714  ; 8.714  ; 7.343  ;
; A[13]       ; LEDR[8]       ; 6.841  ; 8.288  ; 8.288  ; 6.841  ;
; A[13]       ; SRAM_ADDR[13] ; 5.709  ;        ;        ; 5.709  ;
; A[13]       ; SRAM_CE_N     ; 10.493 ;        ;        ; 10.493 ;
; A[13]       ; SRAM_DQ[0]    ; 10.570 ; 10.570 ; 10.570 ; 10.570 ;
; A[13]       ; SRAM_DQ[1]    ; 10.580 ; 10.580 ; 10.580 ; 10.580 ;
; A[13]       ; SRAM_DQ[2]    ; 10.472 ; 10.472 ; 10.472 ; 10.472 ;
; A[13]       ; SRAM_DQ[3]    ; 10.482 ; 10.482 ; 10.482 ; 10.482 ;
; A[13]       ; SRAM_DQ[4]    ; 10.371 ; 10.371 ; 10.371 ; 10.371 ;
; A[13]       ; SRAM_DQ[5]    ; 10.371 ; 10.371 ; 10.371 ; 10.371 ;
; A[13]       ; SRAM_DQ[6]    ; 10.192 ; 10.192 ; 10.192 ; 10.192 ;
; A[13]       ; SRAM_DQ[7]    ; 10.348 ; 10.348 ; 10.348 ; 10.348 ;
; A[13]       ; SRAM_DQ[8]    ; 10.444 ; 10.444 ; 10.444 ; 10.444 ;
; A[13]       ; SRAM_DQ[9]    ; 10.444 ; 10.444 ; 10.444 ; 10.444 ;
; A[13]       ; SRAM_DQ[10]   ; 10.536 ; 10.536 ; 10.536 ; 10.536 ;
; A[13]       ; SRAM_DQ[11]   ; 10.434 ; 10.434 ; 10.434 ; 10.434 ;
; A[13]       ; SRAM_DQ[12]   ; 10.378 ; 10.378 ; 10.378 ; 10.378 ;
; A[13]       ; SRAM_DQ[13]   ; 10.546 ; 10.546 ; 10.546 ; 10.546 ;
; A[13]       ; SRAM_DQ[14]   ; 10.546 ; 10.546 ; 10.546 ; 10.546 ;
; A[13]       ; SRAM_DQ[15]   ; 10.537 ; 10.537 ; 10.537 ; 10.537 ;
; A[14]       ; D[0]          ; 8.460  ; 8.248  ; 8.248  ; 8.460  ;
; A[14]       ; D[1]          ; 8.453  ; 8.042  ; 8.042  ; 8.453  ;
; A[14]       ; D[2]          ; 8.428  ; 8.153  ; 8.153  ; 8.428  ;
; A[14]       ; D[3]          ; 8.292  ; 8.224  ; 8.224  ; 8.292  ;
; A[14]       ; D[4]          ; 8.292  ; 8.185  ; 8.185  ; 8.292  ;
; A[14]       ; D[5]          ; 8.108  ; 7.621  ; 7.621  ; 8.108  ;
; A[14]       ; D[6]          ; 8.113  ; 7.620  ; 7.620  ; 8.113  ;
; A[14]       ; D[7]          ; 7.719  ; 7.670  ; 7.670  ; 7.719  ;
; A[14]       ; FL_ADDR[14]   ; 6.296  ; 6.296  ; 6.296  ; 6.296  ;
; A[14]       ; FL_ADDR[15]   ; 6.299  ; 6.299  ; 6.299  ; 6.299  ;
; A[14]       ; FL_ADDR[16]   ; 6.402  ; 6.402  ; 6.402  ; 6.402  ;
; A[14]       ; FL_ADDR[17]   ; 8.596  ; 7.040  ; 7.040  ; 8.596  ;
; A[14]       ; FL_CE_N       ; 6.931  ; 6.630  ; 6.630  ; 6.931  ;
; A[14]       ; LEDG[0]       ; 7.790  ; 7.790  ; 7.790  ; 7.790  ;
; A[14]       ; LEDG[1]       ; 7.765  ; 7.765  ; 7.765  ; 7.765  ;
; A[14]       ; LEDG[2]       ; 8.866  ;        ;        ; 8.866  ;
; A[14]       ; LEDG[3]       ; 7.798  ; 7.798  ; 7.798  ; 7.798  ;
; A[14]       ; LEDG[4]       ; 6.949  ; 6.949  ; 6.949  ; 6.949  ;
; A[14]       ; LEDG[5]       ; 7.069  ; 7.069  ; 7.069  ; 7.069  ;
; A[14]       ; LEDG[6]       ; 7.243  ; 7.243  ; 7.243  ; 7.243  ;
; A[14]       ; LEDR[6]       ; 7.283  ; 7.858  ; 7.858  ; 7.283  ;
; A[14]       ; LEDR[8]       ; 6.431  ; 7.432  ; 7.432  ; 6.431  ;
; A[14]       ; SRAM_ADDR[14] ; 6.974  ; 6.974  ; 6.974  ; 6.974  ;
; A[14]       ; SRAM_ADDR[15] ; 7.094  ; 7.094  ; 7.094  ; 7.094  ;
; A[14]       ; SRAM_ADDR[16] ; 6.930  ; 6.930  ; 6.930  ; 6.930  ;
; A[14]       ; SRAM_ADDR[17] ; 7.120  ; 7.120  ; 7.120  ; 7.120  ;
; A[14]       ; SRAM_CE_N     ; 7.966  ; 7.966  ; 7.966  ; 7.966  ;
; A[14]       ; SRAM_DQ[0]    ; 7.740  ; 7.740  ; 7.740  ; 7.740  ;
; A[14]       ; SRAM_DQ[1]    ; 7.750  ; 7.750  ; 7.750  ; 7.750  ;
; A[14]       ; SRAM_DQ[2]    ; 7.642  ; 7.642  ; 7.642  ; 7.642  ;
; A[14]       ; SRAM_DQ[3]    ; 7.652  ; 7.652  ; 7.652  ; 7.652  ;
; A[14]       ; SRAM_DQ[4]    ; 7.541  ; 7.541  ; 7.541  ; 7.541  ;
; A[14]       ; SRAM_DQ[5]    ; 7.541  ; 7.541  ; 7.541  ; 7.541  ;
; A[14]       ; SRAM_DQ[6]    ; 7.362  ; 7.362  ; 7.362  ; 7.362  ;
; A[14]       ; SRAM_DQ[7]    ; 7.518  ; 7.518  ; 7.518  ; 7.518  ;
; A[14]       ; SRAM_DQ[8]    ; 7.617  ; 7.617  ; 7.617  ; 7.617  ;
; A[14]       ; SRAM_DQ[9]    ; 7.617  ; 7.617  ; 7.617  ; 7.617  ;
; A[14]       ; SRAM_DQ[10]   ; 7.709  ; 7.709  ; 7.709  ; 7.709  ;
; A[14]       ; SRAM_DQ[11]   ; 7.607  ; 7.607  ; 7.607  ; 7.607  ;
; A[14]       ; SRAM_DQ[12]   ; 7.551  ; 7.551  ; 7.551  ; 7.551  ;
; A[14]       ; SRAM_DQ[13]   ; 7.719  ; 7.719  ; 7.719  ; 7.719  ;
; A[14]       ; SRAM_DQ[14]   ; 7.719  ; 7.719  ; 7.719  ; 7.719  ;
; A[14]       ; SRAM_DQ[15]   ; 7.710  ; 7.710  ; 7.710  ; 7.710  ;
; A[14]       ; SRAM_LB_N     ; 7.110  ; 7.110  ; 7.110  ; 7.110  ;
; A[14]       ; SRAM_UB_N     ; 7.096  ; 7.096  ; 7.096  ; 7.096  ;
; A[15]       ; D[0]          ; 7.886  ; 7.886  ; 7.886  ; 7.886  ;
; A[15]       ; D[1]          ; 7.879  ; 7.879  ; 7.879  ; 7.879  ;
; A[15]       ; D[2]          ; 7.854  ; 7.854  ; 7.854  ; 7.854  ;
; A[15]       ; D[3]          ; 7.718  ; 7.718  ; 7.718  ; 7.718  ;
; A[15]       ; D[4]          ; 7.718  ; 7.718  ; 7.718  ; 7.718  ;
; A[15]       ; D[5]          ; 7.534  ; 7.534  ; 7.534  ; 7.534  ;
; A[15]       ; D[6]          ; 7.539  ; 7.539  ; 7.539  ; 7.539  ;
; A[15]       ; D[7]          ; 7.322  ; 7.322  ; 7.322  ; 7.322  ;
; A[15]       ; FL_ADDR[14]   ; 6.838  ; 6.838  ; 6.838  ; 6.838  ;
; A[15]       ; FL_ADDR[15]   ; 6.842  ; 6.842  ; 6.842  ; 6.842  ;
; A[15]       ; FL_ADDR[16]   ; 7.178  ; 7.178  ; 7.178  ; 7.178  ;
; A[15]       ; FL_ADDR[17]   ; 8.146  ; 8.189  ; 8.189  ; 8.146  ;
; A[15]       ; FL_CE_N       ; 6.722  ; 6.788  ; 6.788  ; 6.722  ;
; A[15]       ; LEDG[0]       ; 7.383  ; 7.340  ; 7.340  ; 7.383  ;
; A[15]       ; LEDG[1]       ; 7.436  ; 7.436  ; 7.436  ; 7.436  ;
; A[15]       ; LEDG[2]       ; 7.620  ;        ;        ; 7.620  ;
; A[15]       ; LEDG[3]       ; 7.348  ; 7.391  ; 7.391  ; 7.348  ;
; A[15]       ; LEDG[4]       ; 6.620  ; 6.620  ; 6.620  ; 6.620  ;
; A[15]       ; LEDG[5]       ; 6.740  ; 6.740  ; 6.740  ; 6.740  ;
; A[15]       ; LEDG[6]       ; 6.914  ; 6.914  ; 6.914  ; 6.914  ;
; A[15]       ; LEDR[6]       ; 6.575  ; 7.408  ; 7.408  ; 6.575  ;
; A[15]       ; LEDR[8]       ; 7.025  ; 6.376  ; 6.376  ; 7.025  ;
; A[15]       ; SRAM_ADDR[14] ; 6.415  ; 6.415  ; 6.415  ; 6.415  ;
; A[15]       ; SRAM_ADDR[15] ; 6.530  ; 6.530  ; 6.530  ; 6.530  ;
; A[15]       ; SRAM_ADDR[16] ; 6.444  ; 6.444  ; 6.444  ; 6.444  ;
; A[15]       ; SRAM_ADDR[17] ; 6.559  ; 6.559  ; 6.559  ; 6.559  ;
; A[15]       ; SRAM_CE_N     ; 7.637  ; 7.637  ; 7.637  ; 7.637  ;
; A[15]       ; SRAM_DQ[0]    ; 7.166  ; 7.166  ; 7.166  ; 7.166  ;
; A[15]       ; SRAM_DQ[1]    ; 7.176  ; 7.176  ; 7.176  ; 7.176  ;
; A[15]       ; SRAM_DQ[2]    ; 7.068  ; 7.068  ; 7.068  ; 7.068  ;
; A[15]       ; SRAM_DQ[3]    ; 7.078  ; 7.078  ; 7.078  ; 7.078  ;
; A[15]       ; SRAM_DQ[4]    ; 6.967  ; 6.967  ; 6.967  ; 6.967  ;
; A[15]       ; SRAM_DQ[5]    ; 6.967  ; 6.967  ; 6.967  ; 6.967  ;
; A[15]       ; SRAM_DQ[6]    ; 6.788  ; 6.788  ; 6.788  ; 6.788  ;
; A[15]       ; SRAM_DQ[7]    ; 6.944  ; 6.944  ; 6.944  ; 6.944  ;
; A[15]       ; SRAM_DQ[8]    ; 7.043  ; 7.043  ; 7.043  ; 7.043  ;
; A[15]       ; SRAM_DQ[9]    ; 7.043  ; 7.043  ; 7.043  ; 7.043  ;
; A[15]       ; SRAM_DQ[10]   ; 7.135  ; 7.135  ; 7.135  ; 7.135  ;
; A[15]       ; SRAM_DQ[11]   ; 7.033  ; 7.033  ; 7.033  ; 7.033  ;
; A[15]       ; SRAM_DQ[12]   ; 6.977  ; 6.977  ; 6.977  ; 6.977  ;
; A[15]       ; SRAM_DQ[13]   ; 7.145  ; 7.145  ; 7.145  ; 7.145  ;
; A[15]       ; SRAM_DQ[14]   ; 7.145  ; 7.145  ; 7.145  ; 7.145  ;
; A[15]       ; SRAM_DQ[15]   ; 7.136  ; 7.136  ; 7.136  ; 7.136  ;
; A[15]       ; SRAM_LB_N     ; 6.536  ; 6.536  ; 6.536  ; 6.536  ;
; A[15]       ; SRAM_UB_N     ; 6.522  ; 6.522  ; 6.522  ; 6.522  ;
; D[0]        ; SRAM_DQ[0]    ; 5.944  ;        ;        ; 5.944  ;
; D[0]        ; SRAM_DQ[8]    ; 5.916  ;        ;        ; 5.916  ;
; D[1]        ; SRAM_DQ[1]    ; 5.865  ;        ;        ; 5.865  ;
; D[1]        ; SRAM_DQ[9]    ; 5.875  ;        ;        ; 5.875  ;
; D[2]        ; SRAM_DQ[2]    ; 5.720  ;        ;        ; 5.720  ;
; D[2]        ; SRAM_DQ[10]   ; 5.691  ;        ;        ; 5.691  ;
; D[3]        ; SRAM_DQ[3]    ; 6.590  ;        ;        ; 6.590  ;
; D[3]        ; SRAM_DQ[11]   ; 6.548  ;        ;        ; 6.548  ;
; D[4]        ; SRAM_DQ[4]    ; 5.668  ;        ;        ; 5.668  ;
; D[4]        ; SRAM_DQ[12]   ; 5.610  ;        ;        ; 5.610  ;
; D[5]        ; SRAM_DQ[5]    ; 5.542  ;        ;        ; 5.542  ;
; D[5]        ; SRAM_DQ[13]   ; 5.527  ;        ;        ; 5.527  ;
; D[6]        ; SRAM_DQ[6]    ; 5.594  ;        ;        ; 5.594  ;
; D[6]        ; SRAM_DQ[14]   ; 5.568  ;        ;        ; 5.568  ;
; D[7]        ; SRAM_DQ[7]    ; 5.740  ;        ;        ; 5.740  ;
; D[7]        ; SRAM_DQ[15]   ; 5.357  ;        ;        ; 5.357  ;
; FL_DQ[0]    ; D[0]          ; 7.600  ;        ;        ; 7.600  ;
; FL_DQ[1]    ; D[1]          ; 7.336  ;        ;        ; 7.336  ;
; FL_DQ[2]    ; D[2]          ; 7.461  ;        ;        ; 7.461  ;
; FL_DQ[3]    ; D[3]          ; 7.402  ;        ;        ; 7.402  ;
; FL_DQ[4]    ; D[4]          ; 7.299  ;        ;        ; 7.299  ;
; FL_DQ[5]    ; D[5]          ; 7.550  ; 7.550  ; 7.550  ; 7.550  ;
; FL_DQ[6]    ; D[6]          ; 7.864  ; 7.864  ; 7.864  ; 7.864  ;
; FL_DQ[7]    ; D[7]          ; 6.870  ; 6.870  ; 6.870  ; 6.870  ;
; IORQ_n      ; BUSDIR_n      ; 6.601  ;        ;        ; 6.601  ;
; IORQ_n      ; D[0]          ; 7.780  ; 7.780  ; 7.780  ; 7.780  ;
; IORQ_n      ; D[1]          ; 7.773  ; 7.773  ; 7.773  ; 7.773  ;
; IORQ_n      ; D[2]          ; 7.748  ; 7.748  ; 7.748  ; 7.748  ;
; IORQ_n      ; D[3]          ; 7.612  ; 7.612  ; 7.612  ; 7.612  ;
; IORQ_n      ; D[4]          ; 7.612  ; 7.612  ; 7.612  ; 7.612  ;
; IORQ_n      ; D[5]          ; 7.428  ; 7.428  ; 7.428  ; 7.428  ;
; IORQ_n      ; D[6]          ; 7.433  ; 7.433  ; 7.433  ; 7.433  ;
; IORQ_n      ; D[7]          ; 7.105  ; 7.436  ; 7.436  ; 7.105  ;
; IORQ_n      ; U1OE_n        ; 6.846  ;        ;        ; 6.846  ;
; KEY[0]      ; LEDG[7]       ;        ; 5.500  ; 5.500  ;        ;
; KEY[0]      ; LEDR[9]       ;        ; 5.445  ; 5.445  ;        ;
; M1_n        ; BUSDIR_n      ;        ; 6.810  ; 6.810  ;        ;
; M1_n        ; D[0]          ; 7.989  ; 7.989  ; 7.989  ; 7.989  ;
; M1_n        ; D[1]          ; 7.982  ; 7.982  ; 7.982  ; 7.982  ;
; M1_n        ; D[2]          ; 7.957  ; 7.957  ; 7.957  ; 7.957  ;
; M1_n        ; D[3]          ; 7.821  ; 7.821  ; 7.821  ; 7.821  ;
; M1_n        ; D[4]          ; 7.821  ; 7.821  ; 7.821  ; 7.821  ;
; M1_n        ; D[5]          ; 7.637  ; 7.637  ; 7.637  ; 7.637  ;
; M1_n        ; D[6]          ; 7.642  ; 7.642  ; 7.642  ; 7.642  ;
; M1_n        ; D[7]          ; 7.645  ; 7.314  ; 7.314  ; 7.645  ;
; M1_n        ; U1OE_n        ;        ; 7.056  ; 7.056  ;        ;
; RD_n        ; BUSDIR_n      ; 6.848  ;        ;        ; 6.848  ;
; RD_n        ; D[0]          ; 7.315  ; 7.511  ; 7.511  ; 7.315  ;
; RD_n        ; D[1]          ; 7.110  ; 7.504  ; 7.504  ; 7.110  ;
; RD_n        ; D[2]          ; 7.221  ; 7.424  ; 7.424  ; 7.221  ;
; RD_n        ; D[3]          ; 7.292  ; 7.343  ; 7.343  ; 7.292  ;
; RD_n        ; D[4]          ; 7.253  ; 7.343  ; 7.343  ; 7.253  ;
; RD_n        ; D[5]          ; 6.730  ; 7.159  ; 7.159  ; 6.730  ;
; RD_n        ; D[6]          ; 6.729  ; 7.164  ; 7.164  ; 6.729  ;
; RD_n        ; D[7]          ; 6.779  ; 7.167  ; 7.167  ; 6.779  ;
; RD_n        ; FL_CE_N       ; 6.699  ;        ;        ; 6.699  ;
; RD_n        ; FL_OE_N       ; 5.694  ;        ;        ; 5.694  ;
; RD_n        ; U1OE_n        ; 7.092  ;        ;        ; 7.092  ;
; RESET_n     ; LEDG[7]       ;        ; 6.033  ; 6.033  ;        ;
; RESET_n     ; LEDR[9]       ;        ; 5.978  ; 5.978  ;        ;
; SLTSL_n     ; D[0]          ; 7.873  ; 7.873  ; 7.873  ; 7.873  ;
; SLTSL_n     ; D[1]          ; 7.794  ; 7.866  ; 7.866  ; 7.794  ;
; SLTSL_n     ; D[2]          ; 7.841  ; 7.841  ; 7.841  ; 7.841  ;
; SLTSL_n     ; D[3]          ; 7.705  ; 7.703  ; 7.703  ; 7.705  ;
; SLTSL_n     ; D[4]          ; 7.609  ; 7.698  ; 7.698  ; 7.609  ;
; SLTSL_n     ; D[5]          ; 7.521  ; 7.521  ; 7.521  ; 7.521  ;
; SLTSL_n     ; D[6]          ; 7.526  ; 7.526  ; 7.526  ; 7.526  ;
; SLTSL_n     ; D[7]          ; 7.102  ; 7.483  ; 7.483  ; 7.102  ;
; SLTSL_n     ; FL_ADDR[14]   ; 7.032  ; 7.032  ; 7.032  ; 7.032  ;
; SLTSL_n     ; FL_ADDR[15]   ; 7.036  ; 7.036  ; 7.036  ; 7.036  ;
; SLTSL_n     ; FL_ADDR[16]   ; 7.372  ; 7.372  ; 7.372  ; 7.372  ;
; SLTSL_n     ; FL_ADDR[17]   ; 8.340  ;        ;        ; 8.340  ;
; SLTSL_n     ; FL_CE_N       ; 7.899  ; 7.676  ; 7.676  ; 7.899  ;
; SLTSL_n     ; LEDG[0]       ;        ; 7.534  ; 7.534  ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 7.506  ; 7.506  ;        ;
; SLTSL_n     ; LEDG[3]       ; 7.542  ;        ;        ; 7.542  ;
; SLTSL_n     ; LEDG[4]       ; 6.690  ;        ;        ; 6.690  ;
; SLTSL_n     ; LEDG[5]       ; 6.803  ;        ;        ; 6.803  ;
; SLTSL_n     ; LEDG[6]       ; 6.984  ;        ;        ; 6.984  ;
; SLTSL_n     ; LEDR[6]       ;        ; 7.602  ; 7.602  ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 7.176  ; 7.176  ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 7.707  ;        ;        ; 7.707  ;
; SLTSL_n     ; SRAM_DQ[0]    ; 7.784  ; 7.784  ; 7.784  ; 7.784  ;
; SLTSL_n     ; SRAM_DQ[1]    ; 7.794  ; 7.794  ; 7.794  ; 7.794  ;
; SLTSL_n     ; SRAM_DQ[2]    ; 7.686  ; 7.686  ; 7.686  ; 7.686  ;
; SLTSL_n     ; SRAM_DQ[3]    ; 7.696  ; 7.696  ; 7.696  ; 7.696  ;
; SLTSL_n     ; SRAM_DQ[4]    ; 7.585  ; 7.585  ; 7.585  ; 7.585  ;
; SLTSL_n     ; SRAM_DQ[5]    ; 7.585  ; 7.585  ; 7.585  ; 7.585  ;
; SLTSL_n     ; SRAM_DQ[6]    ; 7.406  ; 7.406  ; 7.406  ; 7.406  ;
; SLTSL_n     ; SRAM_DQ[7]    ; 7.562  ; 7.562  ; 7.562  ; 7.562  ;
; SLTSL_n     ; SRAM_DQ[8]    ; 7.658  ; 7.658  ; 7.658  ; 7.658  ;
; SLTSL_n     ; SRAM_DQ[9]    ; 7.658  ; 7.658  ; 7.658  ; 7.658  ;
; SLTSL_n     ; SRAM_DQ[10]   ; 7.750  ; 7.750  ; 7.750  ; 7.750  ;
; SLTSL_n     ; SRAM_DQ[11]   ; 7.648  ; 7.648  ; 7.648  ; 7.648  ;
; SLTSL_n     ; SRAM_DQ[12]   ; 7.592  ; 7.592  ; 7.592  ; 7.592  ;
; SLTSL_n     ; SRAM_DQ[13]   ; 7.760  ; 7.760  ; 7.760  ; 7.760  ;
; SLTSL_n     ; SRAM_DQ[14]   ; 7.760  ; 7.760  ; 7.760  ; 7.760  ;
; SLTSL_n     ; SRAM_DQ[15]   ; 7.751  ; 7.751  ; 7.751  ; 7.751  ;
; SLTSL_n     ; U1OE_n        ; 7.436  ;        ;        ; 7.436  ;
; SRAM_DQ[0]  ; D[0]          ; 7.658  ;        ;        ; 7.658  ;
; SRAM_DQ[1]  ; D[1]          ; 7.782  ; 7.782  ; 7.782  ; 7.782  ;
; SRAM_DQ[2]  ; D[2]          ; 7.352  ;        ;        ; 7.352  ;
; SRAM_DQ[3]  ; D[3]          ; 7.658  ;        ;        ; 7.658  ;
; SRAM_DQ[4]  ; D[4]          ; 7.258  ; 7.258  ; 7.258  ; 7.258  ;
; SRAM_DQ[5]  ; D[5]          ; 7.259  ;        ;        ; 7.259  ;
; SRAM_DQ[6]  ; D[6]          ; 7.207  ;        ;        ; 7.207  ;
; SRAM_DQ[7]  ; D[7]          ; 6.333  ;        ;        ; 6.333  ;
; SRAM_DQ[8]  ; D[0]          ; 7.835  ; 7.835  ; 7.835  ; 7.835  ;
; SRAM_DQ[9]  ; D[1]          ; 7.612  ;        ;        ; 7.612  ;
; SRAM_DQ[10] ; D[2]          ; 7.552  ;        ;        ; 7.552  ;
; SRAM_DQ[11] ; D[3]          ; 7.946  ; 7.946  ; 7.946  ; 7.946  ;
; SRAM_DQ[12] ; D[4]          ; 7.245  ;        ;        ; 7.245  ;
; SRAM_DQ[13] ; D[5]          ; 7.270  ;        ;        ; 7.270  ;
; SRAM_DQ[14] ; D[6]          ; 7.224  ;        ;        ; 7.224  ;
; SRAM_DQ[15] ; D[7]          ; 6.473  ;        ;        ; 6.473  ;
; SW[0]       ; D[1]          ;        ; 4.803  ; 4.803  ;        ;
; SW[0]       ; LEDR[0]       ; 2.289  ;        ;        ; 2.289  ;
; SW[1]       ; D[1]          ; 5.149  ; 5.149  ; 5.149  ; 5.149  ;
; SW[1]       ; LEDR[1]       ; 2.423  ;        ;        ; 2.423  ;
; SW[2]       ; D[2]          ;        ; 4.950  ; 4.950  ;        ;
; SW[2]       ; LEDR[2]       ; 2.611  ;        ;        ; 2.611  ;
; SW[3]       ; D[2]          ;        ; 4.684  ; 4.684  ;        ;
; SW[3]       ; LEDR[3]       ; 2.540  ;        ;        ; 2.540  ;
; SW[7]       ; D[1]          ; 4.871  ;        ;        ; 4.871  ;
; SW[8]       ; D[0]          ; 4.624  ; 4.624  ; 4.624  ; 4.624  ;
; SW[8]       ; D[1]          ; 4.617  ; 4.617  ; 4.617  ; 4.617  ;
; SW[8]       ; D[2]          ; 4.592  ; 4.592  ; 4.592  ; 4.592  ;
; SW[8]       ; D[3]          ; 4.456  ; 4.456  ; 4.456  ; 4.456  ;
; SW[8]       ; D[4]          ; 4.456  ; 4.456  ; 4.456  ; 4.456  ;
; SW[8]       ; D[5]          ; 4.272  ; 4.272  ; 4.272  ; 4.272  ;
; SW[8]       ; D[6]          ; 4.277  ; 4.277  ; 4.277  ; 4.277  ;
; SW[8]       ; D[7]          ; 4.280  ; 4.060  ; 4.060  ; 4.280  ;
; SW[8]       ; LEDG[1]       ; 3.725  ;        ;        ; 3.725  ;
; SW[8]       ; SRAM_CE_N     ;        ; 3.926  ; 3.926  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 3.887  ; 3.887  ; 3.887  ; 3.887  ;
; SW[8]       ; SRAM_DQ[1]    ; 3.897  ; 3.897  ; 3.897  ; 3.897  ;
; SW[8]       ; SRAM_DQ[2]    ; 3.789  ; 3.789  ; 3.789  ; 3.789  ;
; SW[8]       ; SRAM_DQ[3]    ; 3.799  ; 3.799  ; 3.799  ; 3.799  ;
; SW[8]       ; SRAM_DQ[4]    ; 3.688  ; 3.688  ; 3.688  ; 3.688  ;
; SW[8]       ; SRAM_DQ[5]    ; 3.688  ; 3.688  ; 3.688  ; 3.688  ;
; SW[8]       ; SRAM_DQ[6]    ; 3.509  ; 3.509  ; 3.509  ; 3.509  ;
; SW[8]       ; SRAM_DQ[7]    ; 3.665  ; 3.665  ; 3.665  ; 3.665  ;
; SW[8]       ; SRAM_DQ[8]    ; 3.753  ; 3.753  ; 3.753  ; 3.753  ;
; SW[8]       ; SRAM_DQ[9]    ; 3.753  ; 3.753  ; 3.753  ; 3.753  ;
; SW[8]       ; SRAM_DQ[10]   ; 3.845  ; 3.845  ; 3.845  ; 3.845  ;
; SW[8]       ; SRAM_DQ[11]   ; 3.743  ; 3.743  ; 3.743  ; 3.743  ;
; SW[8]       ; SRAM_DQ[12]   ; 3.687  ; 3.687  ; 3.687  ; 3.687  ;
; SW[8]       ; SRAM_DQ[13]   ; 3.855  ; 3.855  ; 3.855  ; 3.855  ;
; SW[8]       ; SRAM_DQ[14]   ; 3.855  ; 3.855  ; 3.855  ; 3.855  ;
; SW[8]       ; SRAM_DQ[15]   ; 3.846  ; 3.846  ; 3.846  ; 3.846  ;
; SW[9]       ; D[0]          ; 5.387  ; 5.387  ; 5.387  ; 5.387  ;
; SW[9]       ; D[1]          ; 5.380  ; 5.308  ; 5.308  ; 5.380  ;
; SW[9]       ; D[2]          ; 5.355  ; 5.355  ; 5.355  ; 5.355  ;
; SW[9]       ; D[3]          ; 5.217  ; 5.219  ; 5.219  ; 5.217  ;
; SW[9]       ; D[4]          ; 5.212  ; 5.123  ; 5.123  ; 5.212  ;
; SW[9]       ; D[5]          ; 5.035  ; 5.035  ; 5.035  ; 5.035  ;
; SW[9]       ; D[6]          ; 5.040  ; 5.040  ; 5.040  ; 5.040  ;
; SW[9]       ; D[7]          ; 4.997  ; 4.616  ; 4.616  ; 4.997  ;
; SW[9]       ; FL_ADDR[14]   ; 4.503  ; 4.503  ; 4.503  ; 4.503  ;
; SW[9]       ; FL_ADDR[15]   ; 4.507  ; 4.507  ; 4.507  ; 4.507  ;
; SW[9]       ; FL_ADDR[16]   ; 4.843  ; 4.843  ; 4.843  ; 4.843  ;
; SW[9]       ; FL_ADDR[17]   ;        ; 5.811  ; 5.811  ;        ;
; SW[9]       ; FL_CE_N       ; 5.147  ; 5.370  ; 5.370  ; 5.147  ;
; SW[9]       ; LEDG[0]       ; 5.005  ;        ;        ; 5.005  ;
; SW[9]       ; LEDG[1]       ; 4.977  ;        ;        ; 4.977  ;
; SW[9]       ; LEDG[3]       ;        ; 5.013  ; 5.013  ;        ;
; SW[9]       ; LEDG[4]       ;        ; 4.161  ; 4.161  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 4.274  ; 4.274  ;        ;
; SW[9]       ; LEDG[6]       ;        ; 4.455  ; 4.455  ;        ;
; SW[9]       ; LEDR[6]       ; 5.073  ;        ;        ; 5.073  ;
; SW[9]       ; LEDR[8]       ; 4.647  ;        ;        ; 4.647  ;
; SW[9]       ; SRAM_CE_N     ;        ; 5.178  ; 5.178  ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 5.255  ; 5.255  ; 5.255  ; 5.255  ;
; SW[9]       ; SRAM_DQ[1]    ; 5.265  ; 5.265  ; 5.265  ; 5.265  ;
; SW[9]       ; SRAM_DQ[2]    ; 5.157  ; 5.157  ; 5.157  ; 5.157  ;
; SW[9]       ; SRAM_DQ[3]    ; 5.167  ; 5.167  ; 5.167  ; 5.167  ;
; SW[9]       ; SRAM_DQ[4]    ; 5.056  ; 5.056  ; 5.056  ; 5.056  ;
; SW[9]       ; SRAM_DQ[5]    ; 5.056  ; 5.056  ; 5.056  ; 5.056  ;
; SW[9]       ; SRAM_DQ[6]    ; 4.877  ; 4.877  ; 4.877  ; 4.877  ;
; SW[9]       ; SRAM_DQ[7]    ; 5.033  ; 5.033  ; 5.033  ; 5.033  ;
; SW[9]       ; SRAM_DQ[8]    ; 5.129  ; 5.129  ; 5.129  ; 5.129  ;
; SW[9]       ; SRAM_DQ[9]    ; 5.129  ; 5.129  ; 5.129  ; 5.129  ;
; SW[9]       ; SRAM_DQ[10]   ; 5.221  ; 5.221  ; 5.221  ; 5.221  ;
; SW[9]       ; SRAM_DQ[11]   ; 5.119  ; 5.119  ; 5.119  ; 5.119  ;
; SW[9]       ; SRAM_DQ[12]   ; 5.063  ; 5.063  ; 5.063  ; 5.063  ;
; SW[9]       ; SRAM_DQ[13]   ; 5.231  ; 5.231  ; 5.231  ; 5.231  ;
; SW[9]       ; SRAM_DQ[14]   ; 5.231  ; 5.231  ; 5.231  ; 5.231  ;
; SW[9]       ; SRAM_DQ[15]   ; 5.222  ; 5.222  ; 5.222  ; 5.222  ;
; SW[9]       ; U1OE_n        ;        ; 4.907  ; 4.907  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 6.893  ; 6.893  ; 6.893  ; 6.893  ;
; WR_n        ; SRAM_DQ[1]    ; 6.903  ; 6.903  ; 6.903  ; 6.903  ;
; WR_n        ; SRAM_DQ[2]    ; 6.795  ; 6.795  ; 6.795  ; 6.795  ;
; WR_n        ; SRAM_DQ[3]    ; 6.805  ; 6.805  ; 6.805  ; 6.805  ;
; WR_n        ; SRAM_DQ[4]    ; 6.694  ; 6.694  ; 6.694  ; 6.694  ;
; WR_n        ; SRAM_DQ[5]    ; 6.694  ; 6.694  ; 6.694  ; 6.694  ;
; WR_n        ; SRAM_DQ[6]    ; 6.515  ; 6.515  ; 6.515  ; 6.515  ;
; WR_n        ; SRAM_DQ[7]    ; 6.671  ; 6.671  ; 6.671  ; 6.671  ;
; WR_n        ; SRAM_DQ[8]    ; 6.759  ; 6.759  ; 6.759  ; 6.759  ;
; WR_n        ; SRAM_DQ[9]    ; 6.759  ; 6.759  ; 6.759  ; 6.759  ;
; WR_n        ; SRAM_DQ[10]   ; 6.851  ; 6.851  ; 6.851  ; 6.851  ;
; WR_n        ; SRAM_DQ[11]   ; 6.749  ; 6.749  ; 6.749  ; 6.749  ;
; WR_n        ; SRAM_DQ[12]   ; 6.693  ; 6.693  ; 6.693  ; 6.693  ;
; WR_n        ; SRAM_DQ[13]   ; 6.861  ; 6.861  ; 6.861  ; 6.861  ;
; WR_n        ; SRAM_DQ[14]   ; 6.861  ; 6.861  ; 6.861  ; 6.861  ;
; WR_n        ; SRAM_DQ[15]   ; 6.852  ; 6.852  ; 6.852  ; 6.852  ;
; WR_n        ; SRAM_WE_N     ; 5.552  ;        ;        ; 5.552  ;
; WR_n        ; U1OE_n        ; 7.384  ;        ;        ; 7.384  ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; A[2]        ; A[2]        ; 4        ; 0        ; 22       ; 28       ;
; sd_sel_q[0] ; A[2]        ; 2        ; 2        ; 0        ; 0        ;
; clock_i     ; CLOCK_50    ; 1        ; 1        ; 0        ; 0        ;
; A[2]        ; clock_i     ; 64       ; 330      ; 0        ; 0        ;
; clock_i     ; clock_i     ; 556      ; 0        ; 0        ; 0        ;
; sd_sel_q[0] ; clock_i     ; 0        ; 1        ; 0        ; 0        ;
; A[2]        ; sd_sel_q[0] ; 0        ; 0        ; 1        ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; A[2]        ; A[2]        ; 4        ; 0        ; 22       ; 28       ;
; sd_sel_q[0] ; A[2]        ; 2        ; 2        ; 0        ; 0        ;
; clock_i     ; CLOCK_50    ; 1        ; 1        ; 0        ; 0        ;
; A[2]        ; clock_i     ; 64       ; 330      ; 0        ; 0        ;
; clock_i     ; clock_i     ; 556      ; 0        ; 0        ; 0        ;
; sd_sel_q[0] ; clock_i     ; 0        ; 1        ; 0        ; 0        ;
; A[2]        ; sd_sel_q[0] ; 0        ; 0        ; 1        ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_i    ; A[2]     ; 0        ; 0        ; 9        ; 0        ;
; clock_i    ; clock_i  ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_i    ; A[2]     ; 0        ; 0        ; 9        ; 0        ;
; clock_i    ; clock_i  ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 64    ; 64   ;
; Unconstrained Input Port Paths  ; 1551  ; 1551 ;
; Unconstrained Output Ports      ; 121   ; 121  ;
; Unconstrained Output Port Paths ; 1932  ; 1932 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Mar 14 18:56:33 2023
Info: Command: quartus_sta SDMapper_Top -c SDMapper
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 11 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SDMapper.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name A[2] A[2]
    Info (332105): create_clock -period 1.000 -name clock_i clock_i
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name sd_sel_q[0] sd_sel_q[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.476
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.476      -216.276 clock_i 
    Info (332119):    -6.933        -6.933 sd_sel_q[0] 
    Info (332119):    -2.837       -12.779 A[2] 
    Info (332119):     2.116         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -12.674
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.674       -87.966 A[2] 
    Info (332119):    -1.864        -1.864 CLOCK_50 
    Info (332119):     0.172         0.000 clock_i 
    Info (332119):     6.576         0.000 sd_sel_q[0] 
Info (332146): Worst-case recovery slack is -0.418
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.418        -0.418 clock_i 
    Info (332119):     4.494         0.000 A[2] 
Info (332146): Worst-case removal slack is -4.250
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.250       -34.186 A[2] 
    Info (332119):     1.170         0.000 clock_i 
Info (332146): Worst-case minimum pulse width slack is -3.080
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.080      -110.591 A[2] 
    Info (332119):    -1.631        -2.853 CLOCK_50 
    Info (332119):    -0.611       -57.434 clock_i 
    Info (332119):     0.500         0.000 sd_sel_q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.809
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.809       -63.952 clock_i 
    Info (332119):    -2.663        -2.663 sd_sel_q[0] 
    Info (332119):    -0.942        -3.088 A[2] 
    Info (332119):     1.343         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -5.928
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.928       -48.743 A[2] 
    Info (332119):    -0.963        -0.963 CLOCK_50 
    Info (332119):    -0.306        -0.306 clock_i 
    Info (332119):     3.192         0.000 sd_sel_q[0] 
Info (332146): Worst-case recovery slack is 0.300
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.300         0.000 clock_i 
    Info (332119):     2.133         0.000 A[2] 
Info (332146): Worst-case removal slack is -1.434
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.434       -11.458 A[2] 
    Info (332119):     0.580         0.000 clock_i 
Info (332146): Worst-case minimum pulse width slack is -1.581
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.581       -68.288 A[2] 
    Info (332119):    -1.380        -2.380 CLOCK_50 
    Info (332119):    -0.500       -47.000 clock_i 
    Info (332119):     0.500         0.000 sd_sel_q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4551 megabytes
    Info: Processing ended: Tue Mar 14 18:56:34 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


