network dictident_decl_1 {
  gen for (uint N < 1) {
    in  bool i#[0];
    in  bool i#[1];
    out bool o#[0];
    out bool o#[1];
  }

  i#[0] -> o#[0];
  i#[1] -> o#[1];
}
// @fec/golden {{{
//  module dictident_decl_1(
//    input  wire i__0,
//    input  wire i__1,
//    output wire o__0,
//    output wire o__1
//  );
//    assign o__0 = i__0;
//    assign o__1 = i__1;
//  endmodule
// }}}
