TimeQuest Timing Analyzer report for vga_with_hw_test_image
Tue Nov 30 11:12:08 2021
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'clk'
 23. Slow 1200mV 0C Model Hold: 'clk'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'clk'
 31. Fast 1200mV 0C Model Hold: 'clk'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; vga_with_hw_test_image                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.6%      ;
;     Processors 3-4         ;   1.4%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------+
; SDC File List                                                      ;
+--------------------------------+--------+--------------------------+
; SDC File Path                  ; Status ; Read at                  ;
+--------------------------------+--------+--------------------------+
; vga_with_hw_test_image.out.sdc ; OK     ; Tue Nov 30 11:12:07 2021 ;
+--------------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 93.75 MHz ; 93.75 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 9.333 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.401 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.700 ; 0.000                             ;
+-------+-------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                            ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 9.333  ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.074     ; 10.591     ;
; 9.333  ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.074     ; 10.591     ;
; 9.333  ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.074     ; 10.591     ;
; 9.333  ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.074     ; 10.591     ;
; 9.440  ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.075     ; 10.483     ;
; 9.440  ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.075     ; 10.483     ;
; 9.440  ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.075     ; 10.483     ;
; 9.642  ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.074     ; 10.282     ;
; 9.642  ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.074     ; 10.282     ;
; 9.642  ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.074     ; 10.282     ;
; 9.642  ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.074     ; 10.282     ;
; 9.748  ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.074     ; 10.176     ;
; 9.748  ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.074     ; 10.176     ;
; 9.748  ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.074     ; 10.176     ;
; 9.748  ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.074     ; 10.176     ;
; 9.855  ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.075     ; 10.068     ;
; 9.855  ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.075     ; 10.068     ;
; 9.855  ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.075     ; 10.068     ;
; 9.997  ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.927      ;
; 9.997  ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.927      ;
; 9.997  ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.074     ; 9.927      ;
; 9.997  ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.927      ;
; 10.008 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.916      ;
; 10.008 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.916      ;
; 10.008 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.074     ; 9.916      ;
; 10.008 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.916      ;
; 10.042 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.882      ;
; 10.042 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.882      ;
; 10.042 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.074     ; 9.882      ;
; 10.042 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.882      ;
; 10.050 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.874      ;
; 10.050 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.874      ;
; 10.050 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.074     ; 9.874      ;
; 10.050 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.874      ;
; 10.057 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.867      ;
; 10.057 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.867      ;
; 10.057 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.867      ;
; 10.057 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.867      ;
; 10.125 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.075     ; 9.798      ;
; 10.125 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.075     ; 9.798      ;
; 10.125 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.075     ; 9.798      ;
; 10.136 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.075     ; 9.787      ;
; 10.136 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.075     ; 9.787      ;
; 10.136 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.075     ; 9.787      ;
; 10.149 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.075     ; 9.774      ;
; 10.149 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.075     ; 9.774      ;
; 10.149 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.075     ; 9.774      ;
; 10.157 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.075     ; 9.766      ;
; 10.157 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.075     ; 9.766      ;
; 10.157 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.075     ; 9.766      ;
; 10.275 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.649      ;
; 10.275 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.649      ;
; 10.275 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.074     ; 9.649      ;
; 10.275 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.649      ;
; 10.306 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.618      ;
; 10.306 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.618      ;
; 10.306 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.618      ;
; 10.306 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.618      ;
; 10.307 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.617      ;
; 10.307 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.617      ;
; 10.307 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.074     ; 9.617      ;
; 10.307 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.617      ;
; 10.317 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.607      ;
; 10.317 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.607      ;
; 10.317 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.607      ;
; 10.317 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.607      ;
; 10.351 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.573      ;
; 10.351 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.573      ;
; 10.351 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.573      ;
; 10.351 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.573      ;
; 10.359 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.565      ;
; 10.359 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.565      ;
; 10.359 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.565      ;
; 10.359 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.565      ;
; 10.403 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.075     ; 9.520      ;
; 10.403 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.075     ; 9.520      ;
; 10.403 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.075     ; 9.520      ;
; 10.414 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.075     ; 9.509      ;
; 10.414 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.075     ; 9.509      ;
; 10.414 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.075     ; 9.509      ;
; 10.449 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.073     ; 9.476      ;
; 10.584 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.340      ;
; 10.584 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.340      ;
; 10.584 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.340      ;
; 10.584 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.340      ;
; 10.616 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.308      ;
; 10.616 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.308      ;
; 10.616 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.308      ;
; 10.616 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.308      ;
; 10.719 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.082     ; 9.197      ;
; 10.719 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.082     ; 9.197      ;
; 10.719 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.082     ; 9.197      ;
; 10.719 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.082     ; 9.197      ;
; 10.756 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.168      ;
; 10.756 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.168      ;
; 10.756 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.074     ; 9.168      ;
; 10.756 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.074     ; 9.168      ;
; 10.826 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.083     ; 9.089      ;
; 10.826 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.083     ; 9.089      ;
; 10.826 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.083     ; 9.089      ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                 ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.448 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[10]     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.716      ;
; 0.691 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.959      ;
; 0.723 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.991      ;
; 0.851 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.119      ;
; 0.879 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.146      ;
; 0.972 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.240      ;
; 0.988 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.256      ;
; 1.052 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.320      ;
; 1.151 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.417      ;
; 1.158 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.426      ;
; 1.194 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.462      ;
; 1.207 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.474      ;
; 1.208 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.475      ;
; 1.208 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.475      ;
; 1.212 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.096      ; 1.494      ;
; 1.213 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.481      ;
; 1.214 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.482      ;
; 1.217 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.096      ; 1.499      ;
; 1.217 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.096      ; 1.499      ;
; 1.332 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.097      ; 1.615      ;
; 1.387 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.652      ;
; 1.391 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.658      ;
; 1.395 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.112      ; 1.693      ;
; 1.420 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.688      ;
; 1.428 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.696      ;
; 1.471 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.738      ;
; 1.489 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.083      ; 1.758      ;
; 1.553 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.821      ;
; 1.554 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.822      ;
; 1.572 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.083      ; 1.841      ;
; 1.583 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.851      ;
; 1.601 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.098      ; 1.885      ;
; 1.625 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.096      ; 1.907      ;
; 1.625 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.096      ; 1.907      ;
; 1.629 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.897      ;
; 1.629 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.096      ; 1.911      ;
; 1.704 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.097      ; 1.987      ;
; 1.709 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.098      ; 1.993      ;
; 1.711 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.098      ; 1.995      ;
; 1.713 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.098      ; 1.997      ;
; 1.736 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 2.003      ;
; 1.756 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.082      ; 2.024      ;
; 1.765 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.082      ; 2.033      ;
; 1.770 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.082      ; 2.038      ;
; 1.771 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.082      ; 2.039      ;
; 1.789 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.098      ; 2.073      ;
; 1.794 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.098      ; 2.078      ;
; 1.796 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 2.064      ;
; 1.802 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.081      ; 2.069      ;
; 1.810 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.083      ; 2.079      ;
; 1.813 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.099      ; 2.098      ;
; 1.816 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.099      ; 2.101      ;
; 1.834 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.083      ; 2.103      ;
; 1.839 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[0]   ; clk          ; clk         ; 0.000        ; 0.096      ; 2.121      ;
; 1.844 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.083      ; 2.113      ;
; 1.848 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.081      ; 2.115      ;
; 1.853 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 2.121      ;
; 1.857 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.098      ; 2.141      ;
; 1.863 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.081      ; 2.130      ;
; 1.897 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.098      ; 2.181      ;
; 1.908 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.121      ; 2.215      ;
; 1.911 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 2.179      ;
; 1.924 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.096      ; 2.206      ;
; 1.924 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.096      ; 2.206      ;
; 1.926 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.096      ; 2.208      ;
; 1.928 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.096      ; 2.210      ;
; 1.931 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.197      ;
; 1.933 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 2.201      ;
; 1.934 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.099      ; 2.219      ;
; 1.935 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.120      ; 2.241      ;
; 1.938 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 2.206      ;
; 1.943 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.098      ; 2.227      ;
; 1.949 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.099      ; 2.234      ;
; 1.952 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.120      ; 2.258      ;
; 1.954 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.083      ; 2.223      ;
; 1.963 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 2.231      ;
; 1.969 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.096      ; 2.251      ;
; 1.970 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.096      ; 2.252      ;
; 1.971 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.099      ; 2.256      ;
; 1.974 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.082      ; 2.242      ;
; 1.975 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.099      ; 2.260      ;
; 1.977 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.082      ; 2.245      ;
; 1.989 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 2.257      ;
; 1.999 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[10]     ; clk          ; clk         ; 0.000        ; 0.081      ; 2.266      ;
; 2.012 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.097      ; 2.295      ;
; 2.014 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[10]     ; clk          ; clk         ; 0.000        ; 0.081      ; 2.281      ;
; 2.023 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[10]     ; clk          ; clk         ; 0.000        ; 0.082      ; 2.291      ;
; 2.030 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.097      ; 2.313      ;
; 2.043 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 2.310      ;
; 2.046 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.083      ; 2.315      ;
; 2.057 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.082      ; 2.325      ;
; 2.057 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.081      ; 2.324      ;
; 2.058 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.082      ; 2.326      ;
; 2.088 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.354      ;
; 2.098 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.098      ; 2.382      ;
; 2.103 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.098      ; 2.387      ;
; 2.117 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.082      ; 2.385      ;
; 2.118 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.082      ; 2.386      ;
; 2.118 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.081      ; 2.385      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 101.57 MHz ; 101.57 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 10.155 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.353 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.681 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                             ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 10.155 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.067     ; 9.777      ;
; 10.155 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.067     ; 9.777      ;
; 10.155 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.067     ; 9.777      ;
; 10.155 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.067     ; 9.777      ;
; 10.255 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.067     ; 9.677      ;
; 10.255 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.067     ; 9.677      ;
; 10.255 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.067     ; 9.677      ;
; 10.444 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.066     ; 9.489      ;
; 10.444 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.066     ; 9.489      ;
; 10.444 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.066     ; 9.489      ;
; 10.444 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.066     ; 9.489      ;
; 10.553 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.067     ; 9.379      ;
; 10.553 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.067     ; 9.379      ;
; 10.553 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.067     ; 9.379      ;
; 10.553 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.067     ; 9.379      ;
; 10.653 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.067     ; 9.279      ;
; 10.653 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.067     ; 9.279      ;
; 10.653 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.067     ; 9.279      ;
; 10.820 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.067     ; 9.112      ;
; 10.820 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.067     ; 9.112      ;
; 10.820 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.067     ; 9.112      ;
; 10.820 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.067     ; 9.112      ;
; 10.838 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.067     ; 9.094      ;
; 10.838 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.067     ; 9.094      ;
; 10.838 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.067     ; 9.094      ;
; 10.838 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.067     ; 9.094      ;
; 10.842 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.066     ; 9.091      ;
; 10.842 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.066     ; 9.091      ;
; 10.842 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.066     ; 9.091      ;
; 10.842 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.066     ; 9.091      ;
; 10.879 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.067     ; 9.053      ;
; 10.879 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.067     ; 9.053      ;
; 10.879 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.067     ; 9.053      ;
; 10.879 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.067     ; 9.053      ;
; 10.882 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.067     ; 9.050      ;
; 10.882 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.067     ; 9.050      ;
; 10.882 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.067     ; 9.050      ;
; 10.882 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.067     ; 9.050      ;
; 10.920 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.067     ; 9.012      ;
; 10.920 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.067     ; 9.012      ;
; 10.920 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.067     ; 9.012      ;
; 10.938 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.067     ; 8.994      ;
; 10.938 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.067     ; 8.994      ;
; 10.938 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.067     ; 8.994      ;
; 10.979 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.067     ; 8.953      ;
; 10.979 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.067     ; 8.953      ;
; 10.979 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.067     ; 8.953      ;
; 10.982 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.067     ; 8.950      ;
; 10.982 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.067     ; 8.950      ;
; 10.982 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.067     ; 8.950      ;
; 11.077 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.067     ; 8.855      ;
; 11.077 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.067     ; 8.855      ;
; 11.077 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.067     ; 8.855      ;
; 11.077 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.067     ; 8.855      ;
; 11.096 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.067     ; 8.836      ;
; 11.096 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.067     ; 8.836      ;
; 11.096 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.067     ; 8.836      ;
; 11.096 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.067     ; 8.836      ;
; 11.109 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.824      ;
; 11.109 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.824      ;
; 11.109 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.824      ;
; 11.109 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.824      ;
; 11.127 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.806      ;
; 11.127 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.806      ;
; 11.127 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.806      ;
; 11.127 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.806      ;
; 11.140 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.793      ;
; 11.168 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.765      ;
; 11.168 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.765      ;
; 11.168 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.765      ;
; 11.168 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.765      ;
; 11.171 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.762      ;
; 11.171 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.762      ;
; 11.171 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.762      ;
; 11.171 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.762      ;
; 11.177 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.067     ; 8.755      ;
; 11.177 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.067     ; 8.755      ;
; 11.177 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.067     ; 8.755      ;
; 11.196 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.067     ; 8.736      ;
; 11.196 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.067     ; 8.736      ;
; 11.196 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.067     ; 8.736      ;
; 11.366 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.567      ;
; 11.366 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.567      ;
; 11.366 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.567      ;
; 11.366 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.567      ;
; 11.385 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.548      ;
; 11.385 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.548      ;
; 11.385 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.548      ;
; 11.385 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.548      ;
; 11.498 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.074     ; 8.427      ;
; 11.498 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.074     ; 8.427      ;
; 11.498 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.074     ; 8.427      ;
; 11.498 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.074     ; 8.427      ;
; 11.538 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.066     ; 8.395      ;
; 11.572 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.067     ; 8.360      ;
; 11.572 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.067     ; 8.360      ;
; 11.572 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.067     ; 8.360      ;
; 11.572 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.067     ; 8.360      ;
; 11.636 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.074     ; 8.289      ;
; 11.636 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.074     ; 8.289      ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.353 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.414 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[10]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.658      ;
; 0.631 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.875      ;
; 0.674 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.918      ;
; 0.789 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.033      ;
; 0.795 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.038      ;
; 0.887 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.131      ;
; 0.907 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.151      ;
; 0.966 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.210      ;
; 1.047 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.290      ;
; 1.058 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.302      ;
; 1.062 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.306      ;
; 1.076 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.320      ;
; 1.077 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.321      ;
; 1.120 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.363      ;
; 1.121 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.364      ;
; 1.121 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.364      ;
; 1.128 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.084      ; 1.383      ;
; 1.133 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.084      ; 1.388      ;
; 1.133 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.084      ; 1.388      ;
; 1.221 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.085      ; 1.477      ;
; 1.259 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.501      ;
; 1.261 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.101      ; 1.533      ;
; 1.273 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.517      ;
; 1.306 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.550      ;
; 1.308 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.552      ;
; 1.328 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.572      ;
; 1.365 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.610      ;
; 1.381 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.625      ;
; 1.416 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.661      ;
; 1.417 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.661      ;
; 1.431 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.676      ;
; 1.434 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.691      ;
; 1.456 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.084      ; 1.711      ;
; 1.456 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.084      ; 1.711      ;
; 1.460 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.084      ; 1.715      ;
; 1.478 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.723      ;
; 1.536 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.085      ; 1.792      ;
; 1.542 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.799      ;
; 1.545 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.802      ;
; 1.547 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.804      ;
; 1.577 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.821      ;
; 1.579 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.823      ;
; 1.588 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.832      ;
; 1.589 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.833      ;
; 1.598 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.855      ;
; 1.604 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.861      ;
; 1.613 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.857      ;
; 1.619 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.862      ;
; 1.631 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.888      ;
; 1.634 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.086      ; 1.891      ;
; 1.649 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.893      ;
; 1.659 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.902      ;
; 1.661 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.906      ;
; 1.662 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.906      ;
; 1.665 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[0]   ; clk          ; clk         ; 0.000        ; 0.084      ; 1.920      ;
; 1.669 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.914      ;
; 1.669 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.912      ;
; 1.686 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.086      ; 1.943      ;
; 1.687 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.932      ;
; 1.697 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.108      ; 1.976      ;
; 1.711 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.955      ;
; 1.721 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.108      ; 2.000      ;
; 1.731 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.084      ; 1.986      ;
; 1.731 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.974      ;
; 1.732 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.976      ;
; 1.734 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.086      ; 1.991      ;
; 1.736 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.086      ; 1.993      ;
; 1.737 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.107      ; 2.015      ;
; 1.755 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.999      ;
; 1.755 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.086      ; 2.012      ;
; 1.758 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.086      ; 2.015      ;
; 1.759 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.086      ; 2.016      ;
; 1.763 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.086      ; 2.020      ;
; 1.773 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.074      ; 2.018      ;
; 1.774 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.029      ;
; 1.775 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.030      ;
; 1.782 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.026      ;
; 1.782 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.074      ; 2.027      ;
; 1.782 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.037      ;
; 1.783 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.038      ;
; 1.786 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.041      ;
; 1.794 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[10]     ; clk          ; clk         ; 0.000        ; 0.072      ; 2.037      ;
; 1.804 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[10]     ; clk          ; clk         ; 0.000        ; 0.072      ; 2.047      ;
; 1.806 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.085      ; 2.062      ;
; 1.812 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.085      ; 2.068      ;
; 1.818 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.073      ; 2.062      ;
; 1.833 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.073      ; 2.077      ;
; 1.833 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[10]     ; clk          ; clk         ; 0.000        ; 0.073      ; 2.077      ;
; 1.837 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.081      ;
; 1.843 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.072      ; 2.086      ;
; 1.844 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.073      ; 2.088      ;
; 1.845 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.073      ; 2.089      ;
; 1.877 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.074      ; 2.122      ;
; 1.881 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.125      ;
; 1.891 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.135      ;
; 1.893 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.072      ; 2.136      ;
; 1.894 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.073      ; 2.138      ;
; 1.895 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.073      ; 2.139      ;
; 1.902 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.085      ; 2.158      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 14.694 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.180 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.216 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 14.694 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.034     ; 5.259      ;
; 14.694 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.034     ; 5.259      ;
; 14.694 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.034     ; 5.259      ;
; 14.694 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.034     ; 5.259      ;
; 14.775 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.034     ; 5.178      ;
; 14.775 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.034     ; 5.178      ;
; 14.775 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.034     ; 5.178      ;
; 14.863 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.033     ; 5.091      ;
; 14.863 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.033     ; 5.091      ;
; 14.863 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.033     ; 5.091      ;
; 14.863 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.033     ; 5.091      ;
; 14.887 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.034     ; 5.066      ;
; 14.887 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.034     ; 5.066      ;
; 14.887 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.034     ; 5.066      ;
; 14.887 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.034     ; 5.066      ;
; 14.968 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.985      ;
; 14.968 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.985      ;
; 14.968 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.985      ;
; 14.988 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.965      ;
; 14.988 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.965      ;
; 14.988 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.965      ;
; 14.988 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.965      ;
; 14.991 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.962      ;
; 14.991 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.962      ;
; 14.991 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.962      ;
; 14.991 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.962      ;
; 15.041 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.912      ;
; 15.041 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.912      ;
; 15.041 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.912      ;
; 15.041 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.912      ;
; 15.056 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.898      ;
; 15.056 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.898      ;
; 15.056 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.898      ;
; 15.056 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.898      ;
; 15.069 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.884      ;
; 15.069 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.884      ;
; 15.069 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.884      ;
; 15.070 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.883      ;
; 15.070 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.883      ;
; 15.070 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.883      ;
; 15.070 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.883      ;
; 15.072 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.881      ;
; 15.072 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.881      ;
; 15.072 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.881      ;
; 15.122 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.831      ;
; 15.122 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.831      ;
; 15.122 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.831      ;
; 15.126 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.827      ;
; 15.126 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.827      ;
; 15.126 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.827      ;
; 15.126 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.827      ;
; 15.151 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.802      ;
; 15.151 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.802      ;
; 15.151 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.802      ;
; 15.156 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.797      ;
; 15.156 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.797      ;
; 15.156 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.797      ;
; 15.156 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.797      ;
; 15.157 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.797      ;
; 15.157 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.797      ;
; 15.157 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.797      ;
; 15.157 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.797      ;
; 15.160 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.794      ;
; 15.160 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.794      ;
; 15.160 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.794      ;
; 15.160 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.794      ;
; 15.207 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.746      ;
; 15.207 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.746      ;
; 15.207 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.746      ;
; 15.210 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.744      ;
; 15.210 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.744      ;
; 15.210 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.744      ;
; 15.210 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.744      ;
; 15.237 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.716      ;
; 15.237 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.716      ;
; 15.237 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.716      ;
; 15.239 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.715      ;
; 15.239 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.715      ;
; 15.239 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.715      ;
; 15.239 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.715      ;
; 15.240 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.714      ;
; 15.295 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.659      ;
; 15.295 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.659      ;
; 15.295 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.659      ;
; 15.295 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.659      ;
; 15.325 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.629      ;
; 15.325 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.629      ;
; 15.325 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.629      ;
; 15.325 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.629      ;
; 15.371 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.582      ;
; 15.371 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.582      ;
; 15.371 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.582      ;
; 15.371 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.582      ;
; 15.433 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.033     ; 4.521      ;
; 15.440 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.513      ;
; 15.440 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.513      ;
; 15.440 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.513      ;
; 15.440 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.513      ;
; 15.452 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.501      ;
; 15.452 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.501      ;
+--------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.180 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.198 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[10]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.325      ;
; 0.317 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.443      ;
; 0.319 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.446      ;
; 0.383 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.509      ;
; 0.390 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.516      ;
; 0.426 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.552      ;
; 0.436 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.563      ;
; 0.478 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.605      ;
; 0.516 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.640      ;
; 0.532 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.658      ;
; 0.540 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.666      ;
; 0.545 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.672      ;
; 0.546 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.673      ;
; 0.560 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.052      ; 0.696      ;
; 0.564 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.052      ; 0.700      ;
; 0.564 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.052      ; 0.700      ;
; 0.571 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.696      ;
; 0.571 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.696      ;
; 0.572 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.697      ;
; 0.614 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.053      ; 0.751      ;
; 0.625 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.752      ;
; 0.631 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.754      ;
; 0.638 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.765      ;
; 0.645 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.772      ;
; 0.649 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.058      ; 0.791      ;
; 0.660 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.787      ;
; 0.677 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.804      ;
; 0.697 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.824      ;
; 0.719 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.845      ;
; 0.733 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.860      ;
; 0.740 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.878      ;
; 0.742 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.869      ;
; 0.746 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.873      ;
; 0.757 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.052      ; 0.893      ;
; 0.757 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.052      ; 0.893      ;
; 0.761 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.052      ; 0.897      ;
; 0.784 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.053      ; 0.921      ;
; 0.789 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.916      ;
; 0.795 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.933      ;
; 0.796 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.923      ;
; 0.798 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.936      ;
; 0.799 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.937      ;
; 0.800 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.927      ;
; 0.801 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.928      ;
; 0.816 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.943      ;
; 0.820 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.946      ;
; 0.828 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.955      ;
; 0.831 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.957      ;
; 0.834 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.961      ;
; 0.839 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.977      ;
; 0.842 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.968      ;
; 0.843 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.970      ;
; 0.843 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.981      ;
; 0.844 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.970      ;
; 0.846 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.985      ;
; 0.849 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.988      ;
; 0.851 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.978      ;
; 0.853 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.980      ;
; 0.854 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.992      ;
; 0.856 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.982      ;
; 0.864 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.067      ; 1.015      ;
; 0.872 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.999      ;
; 0.877 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.015      ;
; 0.881 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.067      ; 1.032      ;
; 0.882 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.067      ; 1.033      ;
; 0.884 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 1.010      ;
; 0.888 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.052      ; 1.024      ;
; 0.894 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.052      ; 1.030      ;
; 0.894 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.052      ; 1.030      ;
; 0.896 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 1.022      ;
; 0.897 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.043      ; 1.024      ;
; 0.898 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.052      ; 1.034      ;
; 0.899 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.037      ;
; 0.900 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.043      ; 1.027      ;
; 0.902 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.041      ;
; 0.903 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.042      ; 1.029      ;
; 0.905 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.044      ;
; 0.906 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[0]   ; clk          ; clk         ; 0.000        ; 0.052      ; 1.042      ;
; 0.906 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.052      ; 1.042      ;
; 0.907 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[10]     ; clk          ; clk         ; 0.000        ; 0.043      ; 1.034      ;
; 0.911 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.052      ; 1.047      ;
; 0.911 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[10]     ; clk          ; clk         ; 0.000        ; 0.042      ; 1.037      ;
; 0.914 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.053      ;
; 0.917 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.056      ;
; 0.923 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.043      ; 1.050      ;
; 0.923 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[10]     ; clk          ; clk         ; 0.000        ; 0.042      ; 1.049      ;
; 0.931 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 1.057      ;
; 0.932 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.043      ; 1.059      ;
; 0.940 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.040      ; 1.064      ;
; 0.942 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.042      ; 1.068      ;
; 0.944 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.053      ; 1.081      ;
; 0.949 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.053      ; 1.086      ;
; 0.954 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.043      ; 1.081      ;
; 0.955 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.043      ; 1.082      ;
; 0.964 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.042      ; 1.090      ;
; 0.966 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.043      ; 1.093      ;
; 0.972 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 1.098      ;
; 0.976 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.043      ; 1.103      ;
; 0.976 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.114      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 9.333 ; 0.180 ; N/A      ; N/A     ; 9.216               ;
;  clk             ; 9.333 ; 0.180 ; N/A      ; N/A     ; 9.216               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; v_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_blank       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r2            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; moveFoward              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; confirmButton           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Reset                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clock                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; moveBackward            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; r1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; r2            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; r1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; r2            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; r1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; r2            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5672     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5672     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 127   ; 127  ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------+
; Clock Status Summary                                         ;
+-------------------------------+-------+------+---------------+
; Target                        ; Clock ; Type ; Status        ;
+-------------------------------+-------+------+---------------+
; clk                           ; clk   ; Base ; Constrained   ;
; clock                         ;       ; Base ; Unconstrained ;
; hw_image_generator:inst6|A[0] ;       ; Base ; Unconstrained ;
+-------------------------------+-------+------+---------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; Reset         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; confirmButton ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; moveBackward  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; moveFoward    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r2          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; Reset         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; confirmButton ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; moveBackward  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; moveFoward    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r2          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Tue Nov 30 11:12:06 2021
Info: Command: quartus_sta vga_with_hw_test_image -c vga_with_hw_test_image
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 9 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'vga_with_hw_test_image.out.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: clock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register hw_image_generator:inst6|buttonConfirmCounter[0] is being clocked by clock
Warning (332060): Node: hw_image_generator:inst6|A[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch hw_image_generator:inst6|blue[6] is being clocked by hw_image_generator:inst6|A[0]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 9.333
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.333               0.000 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.700
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.700               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: clock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register hw_image_generator:inst6|buttonConfirmCounter[0] is being clocked by clock
Warning (332060): Node: hw_image_generator:inst6|A[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch hw_image_generator:inst6|blue[6] is being clocked by hw_image_generator:inst6|A[0]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 10.155
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    10.155               0.000 clk 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.353               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.681
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.681               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: clock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register hw_image_generator:inst6|buttonConfirmCounter[0] is being clocked by clock
Warning (332060): Node: hw_image_generator:inst6|A[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch hw_image_generator:inst6|blue[6] is being clocked by hw_image_generator:inst6|A[0]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 14.694
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.694               0.000 clk 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.180               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.216
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.216               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 17 warnings
    Info: Peak virtual memory: 4851 megabytes
    Info: Processing ended: Tue Nov 30 11:12:08 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


