# 计算机系统体系结构

###### 2019年6月29日

###### 22：43

### 1.什么是计算机系统体系结构

计算机系统：计算机系统包括读取并执行程序的中央处理单元，保存程序和数据的存储器，以及将芯片转换为实用系统的其他子系统。这些子系统会使CPU与显示器、打印机、Internet等外部设备之间的通信变得更加容易。

 ### 2.体系结构和组成

指令集体系结构：程序员所看到的是计算机的抽象视图，对他们来说，计算机的实际硬件和实现都被隐藏起来了。计算机体系结构的这个抽象视图现在通常被称为**指令集体系结构**。

### 3.存储程序的概念

存储程序计算机上执行的指令的格式。存储程序计算机的一种直观合理的指令格式可以用下面的形式表示。

Operaion Address1,Address2,Address3.

这里Operation表示要执行的指令的动作，Address1、Address2和Address3分别是3个操作数在存储器中的位置。在这条一般性的指令中，操作数为数据的地址，而不是数据本身。

Add P,Q,R是一条典型的三操作数指令，这里P、Q、R是三个存储单元地址的符号名。操作数的书写顺序没有严格标准。有些计算机使用***destination***,source1,source2的形式，另一些则使用source1,source2,***destination***的形式。

这个三操作数指令格式可用RTL符号表示为	[Address1] $\leftarrow$ [Address2]	Operation	[Address3]

Address2 和 Address3 所指定的存储单元的内容由指令所指定的二元操作处理。操作的结果保存在 Address1 所指的存储单元中。这样一条指令的执行过程，它一共需要4次访存（即一次取指令，两次去两个源操作数，一次保存结果）。指令与操作数 P、Q、R 可存放在存储器的任何位置。

##### （1）两地址指令

有些计算机实现了两地址指令，其格式为

Operation	**Address1**, Address2

这里 Address2 为源操作数， Address1 既是源操作数也是目的源操作数。这种指令格式意味着从存储器中读出源操作数，对其进行操作，并将结果写回存储器中第一个源操作数的位置。指令 ADD P , Q 的RTL定义为

[P] $\leftarrow$ [P] + [Q]

两地址指令会破坏它的一个操作数。也就是说，它会用结果替换源操作数P。

##### （2）单地址指令

将指令数量减到最少的压力使得第一代计算机没能实现两操作数指令。它们一般都实现了单地址指令，形如

Operation address

由于指令中只提供了一个操作数地址而指令却需要至少两个地址，处理器不得不使用一个不需要显示地址的第二操作数。也就是说，第二个操作数来自CPU内一个叫作累加器的寄存器。操作结果将一直保存在寄存器中，直到另一条指令将它送入存储器。如下面实现 P = Q + R 的序列所示。

LOAD	Q	;将Q中的数据读入累加器
ADD		R	;将R与累加器中的数据相加
STORE	 P  ;将累加器的结果保存在P中

###  计算机系统概览

##### （1）存储层次

由于CPU与存储器的性能之间的差距不断加大，设计者们试图通过在使用数据之前将它们从存储器中取出来消除相对慢速的存储器的影响，以隐藏等待时间（也叫做延迟）

寄存器存放处理器的工作数据，Cache是缓存常用数据的快速存储器，DRAM存放工作数据块，硬盘则保存程序和数据。硬盘的容量是寄存器的4000万倍，但其速度却比寄存器满2000万倍。

经常被使用到的数据保存在Cache中，Cache的访问时间比主存短的多。Cache对计算机总体性能的影响也许与处理器体系结构的影响相同。尽管由于它的实现细节，Cache是一个非常复杂的话题，但它的基本操作却非常简单。Cache保存着主存中经常使用的数据的副本，就像笔记本和手机中保存着常用的用户名和地址一样，以便我们能方便地使用。Cache系统与计算机的地址总线和数据总线相连，监听者CPU与存储器之间的事务。

只要Cache注意到CPU发出的地址与它保存的某个数据元素的地址相同，它就会喊道：“我有这个数据“，之后把这个数据发送给CPU，并告诉存储器不要为此次访问而烦恼了。在日常生活中，如果你要给一个朋友打电话，你也会首先查看你的地址簿。如果他的名字不在地址簿中，你必须在一本更大的电话目录中查找。一旦找到了朋友的号码，你就会将它记在地址簿中，当你下次要给他打电话时就可以节约时间了。

人类世界与Cache还有另一种类比。你也许会随身携带一本记载了你最重要朋友的地址簿，而将另外一本放在办公桌上。当你想给某个朋友打电话时，你会首先查找你个人地址簿中的姓名。如果那里没有，你会试着查找桌子上的那本。多个地址簿类似于多级Cache。处理器会访问快速的L1（一级）Cache，它是CPU的一部分，并希望92%的信息都会在那里找到。如果数据不再L1Cache中，则会去访问容量更大但速度更忙的L2（二级）Cache。也许在那里找到数据的概率为98%。如果这次访问也失败了，计算机也许还会去另外一个Cache中查找——三级Cache。如果那里也没有，就只能从主存中取出这个数据了。

按照Cache的术语，当Cache中填满数据元素时，你必须删除某个旧的数据，以便腾出空间容纳新的数据。

Cache与地址簿之间也还有另外一种类比。假设某人有三个地址簿，当他结识了一位新朋友后，他会将名字写入3本地址簿中。如果这个朋友搬家了，他可能只更新了一个地址簿而忘记去更新另外两个。当他从办公室给这位朋友电话时，他可能会拨打旧的号码，因为他恰好使用了未更新的地址簿。如何保持Cache存储器和磁盘中的数据一致，是计算机设计者所关注的主要问题。

##### （2）总线

总线将计算机的两个或多个功能单元连接在一起并允许它们相会交换数据。总线还将计算机与外设连接在一起。

一个没有总线的假想系统的结构中，一些单元只能与另外一些单元通信，而其他单元必须与另外几个单元通信，节点之间的互连复杂且凌乱。而且，若要向该系统中增加一个新的单元，必须在这个新单元与它所连接的每一个单元之间增加一条新的连线。

公共总线将所有单元连接在一起，此时只有一条高速数据通路，每个单元通过一个接口与这条通路相连。

互连结构的问题在于，每次只有唯一一个设备能够与其他设备通信，因为这里只有一条信息通路。如果两个设备同时请求总线，它们不得不去竞争总线的控制权。我们用术语仲裁来表示这种两个或多个设备竞争同一资源的过程。一些系统使用一个名为仲裁器的专用部件来决定允许哪个设备继续工作，而其他竞争者只能等待轮到自己。

现代计算机中有多条总线，包括片内总线、功能单元间的总线以及总线间的总线。

一台计算机可能拥有完整的总线层次结构——每条总线都面向其预期应用进行了优化。计算机中速度最快的总线是那些与高速存储或视频设备通信的。这些总线的设计和结构必须面向速度专门优化。另一些总线则担任不同的角色。USB和FireWire总线都是非常典型的、专门为了某些功能而设计的低开销总线的实例。这些总线的通路长度比存储总线长得多。