Clock Cycle 0:
IF - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 0, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 1:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 0, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 2:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 0, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 3:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 0, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 4:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096000, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 5:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096004, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 6:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096008, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 7:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096012, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 8:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096016, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 9:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096020, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 10:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096024, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 11:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096028, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 12:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096032, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 13:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096036, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 14:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096040, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 15:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096044, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 16:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096048, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 17:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096052, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 18:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096056, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 19:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096060, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 20:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096064, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 21:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096068, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 22:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096072, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 23:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096076, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 24:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096080, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 25:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096084, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 26:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096088, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 27:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096092, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 28:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096096, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 29:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096100, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 30:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096104, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 31:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096108, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 32:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096112, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 33:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096116, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
Clock Cycle 34:
IF - 00000000001111101000000010010111
ID - 00000000001111101000000010010111
EX - 00000000001111101000000010010111
MEM - 00000000001111101000000010010111
WB - 00000000001111101000000010010111
Registers: {'zero': 0, 'ra': 4096120, 'sp': 0, 'gp': 0, 'tp': 0, 't0': 0, 't1': 0, 't2': 0, 't3': 0, 't4': 0, 't5': 0, 't6': 0, 's0': 0, 's1': 0, 's2': 0, 's3': 0, 's4': 0, 's5': 0, 's6': 0, 's7': 0, 's8': 0, 's9': 0, 's10': 0, 's11': 0, 'a0': 0, 'a1': 0, 'a2': 0, 'a3': 0, 'a4': 0, 'a5': 0, 'a6': 0, 'a7': 0}
--------------------------------------------------
