<!DOCTYPE html><html lang="en" dir="ltr"><head><meta charset="latin-1"><title>Baza pytan</title><link rel="stylesheet" type="text/css" href="style.css"><meta name="viewport" content="width=device-width, initial-scale=1.0"></head><body><div class="pytanie"><div class="nazwaPytania">\001.txt</div><div class="tresc_pytania">Aby w układzie Spartan-3E zrealizować 9-bitowy rejestr przesuwny za pomocą LUT na jego weście adresowe należy podać wektor bitowy:
</div>
<div class="zla_odpowiedz"><li>B”1001”
</li></div>
<div class="dobra_odpowiedz"><li>B”1000”
</li></div>
<div class="zla_odpowiedz"><li>B”0110”
</li></div>
<div class="zla_odpowiedz"><li>B”0111”</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\002.txt</div><div class="tresc_pytania">W układzie Spartan-3E moduł ROM32x4 zajmie:
</div>
<div class="zla_odpowiedz"><li>8x LUT + 2x F6MUX
</li></div>
<div class="dobra_odpowiedz"><li>8x LUT + 4x F5MUX
</li></div>
<div class="zla_odpowiedz"><li>4x LUT + 2x F5MUX
</li></div>
<div class="zla_odpowiedz"><li>8x LUT + 4x F5MUX + 2x F6MUX</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\003.txt</div><div class="tresc_pytania">Pewien układ zawiera 5 przerzutników, a czasy propagacji sygnału zegarowego z wyprowadzenia pinClk do nich nie są jednakowe i wynoszą: 1.2ns, 1.4ns, 1.6ns, 1.8ns oraz 2.0ns. Skos sygnału zegarowego w tym układzie jest równy:
</div>
<div class="zla_odpowiedz"><li>1.2ns
</li></div>
<div class="dobra_odpowiedz"><li>0.8ns
</li></div>
<div class="zla_odpowiedz"><li>1.6ns
</li></div>
<div class="zla_odpowiedz"><li>2.0ns</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\004.txt</div><div class="tresc_pytania">Czy w jednym plastrze układu serii Spartan-3E można zrealizować multiplekser 8:1?
</div>
<div class="zla_odpowiedz"><li>Prawda
</li></div>
<div class="dobra_odpowiedz"><li>Fałsz</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\005.txt</div><div class="tresc_pytania">Czy w jednym plastrze układu serii Spartan-3E można zrealizować multiplekser 4:1?
</div>
<div class="dobra_odpowiedz"><li>Prawda
</li></div>
<div class="zla_odpowiedz"><li>Fałsz</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\006.txt</div><div class="tresc_pytania">W układzie Spartan-3E pamięć RAM16X3D zajmie:
</div>
<div class="zla_odpowiedz"><li>8x LUT
</li></div>
<div class="zla_odpowiedz"><li>4x LUT
</li></div>
<div class="zla_odpowiedz"><li>3x LUT
</li></div>
<div class="dobra_odpowiedz"><li>6x LUT</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\007.txt</div><div class="tresc_pytania">W modelu zastępczym pozwalającym szacować straty mocy w układzie cyfrowym, straty te zależą:
</div>
<div class="zla_odpowiedz"><li>liniowo od różnicy pojemności obciążającej i zastępczej pojemności wewnętrznej
</li></div>
<div class="zla_odpowiedz"><li>liniowo od kwadratu (drugiej potęgi) częstotliwości pracy
</li></div>
<div class="zla_odpowiedz"><li>nieliniowo od sumarycznej pojemności obciążającej i zastępczej pojemności wewnętrznej
</li></div>
<div class="dobra_odpowiedz"><li>liniowo od częstotliwości pracy</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\008.txt</div><div class="tresc_pytania">Czy w jednym bloku CLB układu serii XC4000 można zrealizować 3 dowolne funkcje kombinacyjne 4 zm.?
</div>
<div class="zla_odpowiedz"><li>Prawda
</li></div>
<div class="dobra_odpowiedz"><li>Fałsz</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\009.txt</div><div class="tresc_pytania">Jeden moduł blokowej pamięci RAM układu Spartan-3E udostępnia całkowitą pojemność wynoszącą:
</div>
<div class="dobra_odpowiedz"><li>w zależności od konfiguracji 16kb (przy rozmiarze słowa poniżej 8b) lub 18kb (dla pozostałych przypadków)
</li></div>
<div class="zla_odpowiedz"><li>zawsze 16kb
</li></div>
<div class="zla_odpowiedz"><li>w zależności od konfiguracji 16kb (przy rozmiarze słowa poniżej 8b) lub 20kb (dla pozostałych przypadków)
</li></div>
<div class="zla_odpowiedz"><li>zawsze 20kb</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\010.txt</div><div class="tresc_pytania">Czy problemy w przełączaniu się przerzutników spowodowane dużym skosem sygnału zegarowego nasilają się, gdy maleją czasy przełączania się przerzutników?
</div>
<div class="dobra_odpowiedz"><li>Prawda
</li></div>
<div class="zla_odpowiedz"><li>Fałsz</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\011.txt</div><div class="tresc_pytania">W blokowej pamięci RAM układu Spartan-3E podaj liczbę bitów parzystości dla konfiguracji o czterobajtowej magistrali danych:
</div>
<div class="zla_odpowiedz"><li>1
</li></div>
<div class="zla_odpowiedz"><li>0
</li></div>
<div class="dobra_odpowiedz"><li>4
</li></div>
<div class="zla_odpowiedz"><li>2</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\012.txt</div><div class="tresc_pytania">W module RAM16X1D w układzie Spartan-3E:
</div>
<div class="zla_odpowiedz"><li>zapis następuje synchronicznie oraz występuje port dualny tylko do odczytu synchronicznego
</li></div>
<div class="zla_odpowiedz"><li>zapis i odczyt następuje asynchronicznie oraz występuje port dualny
</li></div>
<div class="zla_odpowiedz"><li>zapis następuje asynchronicznie oraz występuje port dualny tylko do odczytu asynchronicznego
</li></div>
<div class="dobra_odpowiedz"><li>zapis następuje synchronicznie oraz występuje port dualny tylko do odczytu asynchronicznego</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\013.txt</div><div class="tresc_pytania">Czy w jednym bloku CLB układu serii XC4000 można zrealizować dowolną funkcję kombinacyjną 5 zm.?
</div>
<div class="dobra_odpowiedz"><li>Prawda
</li></div>
<div class="zla_odpowiedz"><li>Fałsz</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\014.txt</div><div class="tresc_pytania">W pewnym układzie synchronizatora próbkującego sygnał danych o częstotliwości Fd = 500MHz średni czas pomiędzy zakłóceniami metastabilnymi (MTBF) wynosi 1sec. Przy zmianie częstotliwości sygnału danych na Fd = 250MHz czas ten będzie wynosił:
</div>
<div class="zla_odpowiedz"><li>0.50sec
</li></div>
<div class="dobra_odpowiedz"><li>2.00sec
</li></div>
<div class="zla_odpowiedz"><li>4.00sec
</li></div>
<div class="zla_odpowiedz"><li>0.25sec</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\015.txt</div><div class="tresc_pytania">Wypadkowy czas propagacji bramki logicznej wyznaczany jest z czasów propagacji Tlh oraz Thl (dla przełączeń low->high oraz high->low) jako:
</div>
<div class="dobra_odpowiedz"><li>średnia arytmetyczna Tlh oraz Thl
</li></div>
<div class="zla_odpowiedz"><li>max( Tlh, Thl)
</li></div>
<div class="zla_odpowiedz"><li>min( Tlh, Thl)
</li></div>
<div class="zla_odpowiedz"><li>średnia geometryczna Tlh oraz Thl</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\016.txt</div><div class="tresc_pytania">Maksymalna częstotliwość pracy układu synchronicznego jest odwrotnością minimalnego okresu zegara, tj. odwrotnością sumy:
</div>
<div class="zla_odpowiedz"><li>czasu przełączania się oraz podtrzymania (hold) przerzutników plus najkrótszy czas propagacji kombinacyjnej występującej pomiędzy przerzutnikami w układzie
</li></div>
<div class="dobra_odpowiedz"><li>czasu przełączania się oraz ustawienia (set-up) przerzutników plus najdłuższy czas propagacji kombinacyjnej występującej pomiędzy przerzutnikami w układzie
</li></div>
<div class="zla_odpowiedz"><li>czasu przełączania się oraz podtrzymania (hold) przerzutników plus najdłuższy czas propagacji kombinacyjnej występującej pomiędzy przerzutnikami w układzie
</li></div>
<div class="zla_odpowiedz"><li>czasu przełączania się oraz ustawienia (set-up) przerzutników plus najkrótszy czas propagacji kombinacyjnej występującej pomiędzy przerzutnikami w układzie</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\017.txt</div><div class="tresc_pytania">Czy problemy w przełączaniu się przerzutników spowodowane dużym skosem sygnału zegarowego można eliminować zmniejszając jego częstotliwość?
</div>
<div class="zla_odpowiedz"><li>Prawda
</li></div>
<div class="dobra_odpowiedz"><li>Fałsz</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\018.txt</div><div class="tresc_pytania">W trybie dwuportowym pamięci blokowej układu Spartan-3E, jeśli ta sama komórka jest jednocześnie odczytywana przez oba porty . . .
</div>
<div class="zla_odpowiedz"><li>poprawny odczyt wykona tylko jeden port, określony ustawieniem atrybutu WRITE_MODE
</li></div>
<div class="zla_odpowiedz"><li>nastąpi konflikt dostępu i oba odczyty będą błędne
</li></div>
<div class="zla_odpowiedz"><li>odczyt portu A będzie poprawny, natomiast portu B błędny
</li></div>
<div class="dobra_odpowiedz"><li>oba odczyty wykonają się poprawnie</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\019.txt</div><div class="tresc_pytania">Czy problemy w przełączaniu się przerzutników spowodowane dużym skosem sygnału zegarowego nasilają się, gdy maleją czasy propagacji ścieżek danych pomiędzy przerzutnikami?
</div>
<div class="dobra_odpowiedz"><li>Prawda
</li></div>
<div class="zla_odpowiedz"><li>Fałsz</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\020.txt</div><div class="tresc_pytania">W pamięci blokowej układu Spartan-3E, parametr clock-to-clock set-up określa ...
</div>
<div class="zla_odpowiedz"><li>minimalny wymagany odstęp w czasie pomiędzy dwiema kolejnymi operacjami danego portu
</li></div>
<div class="zla_odpowiedz"><li>w trybie dwuportowym minimalny wymagany odstęp w czasie pomiędzy dwiema kolejnymi jednoczesnymi operacjami portów A i B
</li></div>
<div class="zla_odpowiedz"><li>w trybie dwuportowym minimalny wymagany odstęp w czasie pomiędzy dwiema kolejnymi operacjami portów A i B
</li></div>
<div class="dobra_odpowiedz"><li>w trybie dwuportowym maksymalny odstęp w czasie pomiędzy operacjami portu A oraz B uważanymi za jednoczesne</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\021.txt</div><div class="tresc_pytania">Aby w pamięci blokowej układu Spartan-3E podczas każdej operacji zapisu można było odczytać nadpisywaną (traconą) wartość, atrybut WRITE_MODE musi być ustawiony na:
</div>
<div class="zla_odpowiedz"><li>IGNORE
</li></div>
<div class="zla_odpowiedz"><li>NO_CHANGE
</li></div>
<div class="zla_odpowiedz"><li>WRITE_FIRST
</li></div>
<div class="dobra_odpowiedz"><li>READ_FIRST</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\022.txt</div><div class="tresc_pytania">Czy użycie dedykowanych sieci dystrybucji sygnału zegarowego pomaga eliminować problem jego skosu?
</div>
<div class="dobra_odpowiedz"><li>Prawda
</li></div>
<div class="zla_odpowiedz"><li>Fałsz</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\023.txt</div><div class="tresc_pytania">Całkowity czas, przez który sygnał wejściowy przerzutnika musi być stabilny wokół zbocza zegarowego, oblicza się jako:
</div>
<div class="zla_odpowiedz"><li>sumę czasu przełączania się przerzutnika oraz skosu zegara
</li></div>
<div class="zla_odpowiedz"><li>sumę czasu przełączania się oraz podtrzymania (hold) przerzutnika
</li></div>
<div class="dobra_odpowiedz"><li>sumę czasu ustawienia (set-up) oraz podtrzymania (hold)
</li></div>
<div class="zla_odpowiedz"><li>sumę czasu ustawienia (set-up) przerzutnika oraz skosu zegara</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\024.txt</div><div class="tresc_pytania">W trybie dwuportowym pamięci blokowej układu Spartan-3E, jeśli oba porty jednocześnie wykonują operację zapisu tej samej komórki ...
</div>
<div class="zla_odpowiedz"><li>do komórki zostanie wpisana wartość będąca bitowym iloczynem (AND) obu portów
</li></div>
<div class="zla_odpowiedz"><li>do komórki zostanie wpisana wartość będąca bitową sumą (OR) obu portów
</li></div>
<div class="zla_odpowiedz"><li>zapisana zostanie wartość z portu A jako tego o wyższym priorytecie
</li></div>
<div class="dobra_odpowiedz"><li>zapisana zostanie wartość błędna (nieokreślona)</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\025.txt</div><div class="tresc_pytania">Dla blokowej pamięci RAM układu Spartan-3E dopasuj liczbę bitów parzystości do szerokości magistrali danych: (COMBOBOX)
</div>
<div class="dobra_odpowiedz"><li>dane 32b – 4 bity parzystości
</li></div>
<div class="dobra_odpowiedz"><li>dane 4b – 0 bitów parzystości
</li></div>
<div class="dobra_odpowiedz"><li>dane 16b – 2 bity parzystości
</li></div>
<div class="dobra_odpowiedz"><li>dane 8b – 1 bit parzystości</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\026.txt</div><div class="tresc_pytania">Dwa przerzutniki o parametrach: czas przełączania 3ns, czas ustawienia 1.5ns oraz czas podtrzymania 0.5ns, połączone są ścieżką propagacji kombinacyjnej o opóźnieniu 4.5ns. Minimalny okres zegara, przy którym taki układ będzie pracować poprawnie, wynosi:
</div>
<div class="zla_odpowiedz"><li>8.0ns
</li></div>
<div class="zla_odpowiedz"><li>9.5ns
</li></div>
<div class="dobra_odpowiedz"><li>9.0ns
</li></div>
<div class="zla_odpowiedz"><li>7.5ns</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\027.txt</div><div class="tresc_pytania">Czy problemy w przełączaniu się przerzutników spowodowane dużym skosem sygnału zegarowego można eliminować stosując przerzutniki o jak najmniejszym (np. zerowym) czasie ustawienia (set-up)?
</div>
<div class="zla_odpowiedz"><li>Prawda
</li></div>
<div class="dobra_odpowiedz"><li>Fałsz</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\028.txt</div><div class="tresc_pytania">Wymagany czas, przez który sygnał wejściowy przerzutnika musi być stabilny przed zboczem zegarowym, nazywa się:
</div>
<div class="zla_odpowiedz"><li>czasem przełączania
</li></div>
<div class="zla_odpowiedz"><li>czasem podtrzymania (hold)
</li></div>
<div class="zla_odpowiedz"><li>skosem
</li></div>
<div class="dobra_odpowiedz"><li>czasem ustawienia (set-up)</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\029.txt</div><div class="tresc_pytania">Czy w jednym plastrze układu serii Spartan-3E można zrealizować 2 dowolne funkcje kombinacyjne 4 zm. oraz dodatkowo jedną dowolną funkcję 3 zm.?
</div>
<div class="zla_odpowiedz"><li>Prawda
</li></div>
<div class="dobra_odpowiedz"><li>Fałsz</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\030.txt</div><div class="tresc_pytania">Czy w jednym bloku CLB układu serii XC4000 można zrealizować pewną (spełniającą określone warunki) funkcję kombinacyjną 10 zm.?
</div>
<div class="zla_odpowiedz"><li>Prawda
</li></div>
<div class="dobra_odpowiedz"><li>Fałsz</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\031.txt</div><div class="tresc_pytania">Czy generacja sygnału zegarowego używająca moduł DLL daje – w porównaniu do PLL – lepszą stabilność generowanego sygnału przy przejściowych zakłóceniach wzorcowego sygnału WE?
</div>
<div class="zla_odpowiedz"><li>Prawda
</li></div>
<div class="dobra_odpowiedz"><li>Fałsz</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\032.txt</div><div class="tresc_pytania">Pewną funkcję kombinacyjną 39 zmiennych udało się (dość szczęśliwie) zrealizować w jednym bloku CLB układu Spartan-3E. Ile elementów FiMUX zostało użytych?
</div>
<div class="dobra_odpowiedz"><li>4x F5MUX + 2x F6MUX + 1x F7MUX
</li></div>
<div class="zla_odpowiedz"><li>4x F5MUX + 2x F6MUX + 1x F8MUX
</li></div>
<div class="zla_odpowiedz"><li>4x F5MUX + 2x F6MUX + 2x F7MUX
</li></div>
<div class="zla_odpowiedz"><li>4x F5MUX + 2x F7MUX</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\033.txt</div><div class="tresc_pytania">Czy w jednym bloku CLB układu serii XC4000 można zrealizować określoną funkcję kombinacyjną 6 zm. oraz dowolną funkcję 4 zm.?
</div>
<div class="dobra_odpowiedz"><li>Prawda
</li></div>
<div class="zla_odpowiedz"><li>Fałsz</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\034.txt</div><div class="tresc_pytania">Czy problemy w przełączaniu się przerzutników spowodowane dużym skosem sygnału zegarowego eliminuje się wprowadzając dodatkowe opóźnienia w ścieżkach propagacji danych?
</div>
<div class="dobra_odpowiedz"><li>Prawda
</li></div>
<div class="zla_odpowiedz"><li>Fałsz</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\035.txt</div><div class="tresc_pytania">Globalne sieci dystrybucji sygnałów zegarowych w układach FPGA są konstruowane tak, aby w pierwszej kolejności:
</div>
<div class="zla_odpowiedz"><li>zredukować zajmowaną przez nie powierzchnię układu
</li></div>
<div class="zla_odpowiedz"><li>zredukować generowane przez nie straty mocy w układzie
</li></div>
<div class="zla_odpowiedz"><li>zapewnić jak najkrótsze czasy propagacji od PinClk do najbliższych przerzutników w matrycy, nawet kosztem wydłużenia propagacji do pozostałych
</li></div>
<div class="dobra_odpowiedz"><li>zapewnić jak najbardziej wyrównane czasy propagacji od PinClk do wszystkich przerzutników w matrycy, nawet kosztem ich zwiększenia</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\036.txt</div><div class="tresc_pytania">Układ Spartan-II o rozmiarze matrycy 16 wierszy na 24 kolumny będzie posiadał:
</div>
<div class="zla_odpowiedz"><li>8 bloków pamięci RAM o łącznej pojemności 48kb
</li></div>
<div class="zla_odpowiedz"><li>4 bloki pamięci RAM o łącznej pojemności 16kb
</li></div>
<div class="zla_odpowiedz"><li>4 bloki pamięci RAM o łącznej pojemności 24kb
</li></div>
<div class="dobra_odpowiedz"><li>8 bloków pamięci RAM o łącznej pojemności 32kb</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\037.txt</div><div class="tresc_pytania">Ile elementów FiMUX występuje w jednym bloku CLB układu Spartan-3E? Dopasuj podane liczby: (COMBOBOX)
</div>
<div class="dobra_odpowiedz"><li>F5MUX	- 4
</li></div>
<div class="dobra_odpowiedz"><li>F8MUX	- 0.5 (jeden na dwa bloki)
</li></div>
<div class="dobra_odpowiedz"><li>F7MUX	- 1
</li></div>
<div class="dobra_odpowiedz"><li>F6MUX	- 2</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\038.txt</div><div class="tresc_pytania">Czas odczytu komórki w pamięci RAM16X1S jest identyczny jak:
</div>
<div class="zla_odpowiedz"><li>czas ustawienia sygnału adresu dla tej pamięci
</li></div>
<div class="zla_odpowiedz"><li>czas przełączania się przerzutnika w bloku CLB
</li></div>
<div class="dobra_odpowiedz"><li>czas propagacji funkcji boolowskiej generowanej w elemencie LUT
</li></div>
<div class="zla_odpowiedz"><li>czas ustawienia dla przerzutnika w bloku CLB</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\039.txt</div><div class="tresc_pytania">Dostępny w rodzinie XC4000 element RAM16X1S:
</div>
<div class="zla_odpowiedz"><li>ma Synchroniczny zapis oraz Synchroniczny odczyt
</li></div>
<div class="zla_odpowiedz"><li>ma Asynchroniczny zapis oraz Asynchroniczny odczyt
</li></div>
<div class="zla_odpowiedz"><li>ma Asynchroniczny zapis oraz Synchroniczny odczyt
</li></div>
<div class="dobra_odpowiedz"><li>ma Synchroniczny zapis oraz Asynchroniczny odczyt</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\040.txt</div><div class="tresc_pytania">W układzie Spartan-3E pamięć RAM32X3S zajmie:
</div>
<div class="zla_odpowiedz"><li>6x LUT + 2x F5MUX
</li></div>
<div class="zla_odpowiedz"><li>3x LUT + 6x F5MUX
</li></div>
<div class="dobra_odpowiedz"><li>6x LUT + 3x F5MUX
</li></div>
<div class="zla_odpowiedz"><li>3x LUT + 3x F5MUX</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\041.txt</div><div class="tresc_pytania">Dopasuj ideę pracy układu generacji sygnału zegarowego przy wykorzystaniu modułów DLL oraz PLL: (COMBOBOX)
</div>
<div class="dobra_odpowiedz"><li>DLL - zestrojenie tylko wyprzedzenia fazowego
</li></div>
<div class="dobra_odpowiedz"><li>PLL - zestrojenie częstotliwości oraz wyprzedzenia fazowego</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\042.txt</div><div class="tresc_pytania">Element RAMB16_S4_S36 ma magistrale adresowe o szerokościach:
</div>
<div class="dobra_odpowiedz"><li>12b oraz 9b
</li></div>
<div class="zla_odpowiedz"><li>11b oraz 9b
</li></div>
<div class="zla_odpowiedz"><li>11b oraz 10b
</li></div>
<div class="zla_odpowiedz"><li>12b oraz 10b</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\043.txt</div><div class="tresc_pytania">Zrealizowany za pomocą LUT 59-bitowy rejestr przesuwny zajmie w układzie Spartan-3E:
</div>
<div class="zla_odpowiedz"><li>6x LUT + 3x F5MUX + F6MUX
</li></div>
<div class="zla_odpowiedz"><li>4x LUT + 2x F5MUX
</li></div>
<div class="zla_odpowiedz"><li>4x LUT + 4x F5MUX + 2x F6MUX + 1x F7MUX
</li></div>
<div class="dobra_odpowiedz"><li>4x LUT + 2x F5MUX + F6MUX</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\044.txt</div><div class="tresc_pytania">Czy problemy w przełączaniu się przerzutników spowodowane dużym skosem sygnału zegarowego można eliminować stosując przerzutniki o jak najmniejszym (np. zerowym) czasie podtrzymania (hold)?
</div>
<div class="dobra_odpowiedz"><li>Prawda
</li></div>
<div class="zla_odpowiedz"><li>Fałsz</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\045.txt</div><div class="tresc_pytania">Czy w jednym plastrze układu serii Spartan-3E można zrealizować dowolną funkcję kombinacyjną 6 zm.?
</div>
<div class="zla_odpowiedz"><li>Prawda
</li></div>
<div class="dobra_odpowiedz"><li>Fałsz</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\046.txt</div><div class="tresc_pytania">Atrybut WRITE_MODE pamięci blokowej układu Spartan-3E określa:
</div>
<div class="zla_odpowiedz"><li>zachowanie się komórek pamięci podczas operacji zapisu
</li></div>
<div class="zla_odpowiedz"><li>synchroniczny bądź asynchroniczny tryb zapisu
</li></div>
<div class="zla_odpowiedz"><li>zachowanie się komórek pamięci podczas operacji odczytu
</li></div>
<div class="dobra_odpowiedz"><li>zachowanie się portu odczytu danych (DO) podczas operacji zapisu</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\047.txt</div><div class="tresc_pytania">Generacja on-chip sygnalu zegarowego ma na celu przede wszystkim:
</div>
<div class="zla_odpowiedz"><li>eliminację problemu skosu zegara
</li></div>
<div class="zla_odpowiedz"><li>kompensację czasów propagacji wnoszonych przez rozległe sieci dystrybucji sygnału zegarowego w matrycy FPGA
</li></div>
<div class="zla_odpowiedz"><li>uproszczenie organizacji systemu cyfrowego (układ FPGA jako źródło globalnego sygnału synchronizującego)
</li></div>
<div class="dobra_odpowiedz"><li>umożliwienie osiągania wyższych częstotliwości pracy niż przy generacji zewnętrznej</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\048.txt</div><div class="tresc_pytania">Układy FPGA firmy Xilinx wykorzystują architekturę typu:
</div>
<div class="zla_odpowiedz"><li>architektura wierszowa
</li></div>
<div class="zla_odpowiedz"><li>hierarchia bloków PLD
</li></div>
<div class="zla_odpowiedz"><li>morze bramek
</li></div>
<div class="dobra_odpowiedz"><li>macierz symetryczna</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\049.txt</div><div class="tresc_pytania">Jesli przerzutnik próbkuje pewien (nieskorelowany z nim) sygnal D z częstotliwością Fs=100MHz, a jego przedział metastabilny ma dlugosc W = 100ps, to prawdopodobienstwo wystapienia metastabilnosci przy każdej zmianie D wynosi:
</div>
<div class="zla_odpowiedz"><li>0.1%
</li></div>
<div class="zla_odpowiedz"><li>0.001%
</li></div>
<div class="zla_odpowiedz"><li>0.01%
</li></div>
<div class="dobra_odpowiedz"><li>1%</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\050.txt</div><div class="tresc_pytania">W pewnym układzie para rejestrów sekwencyjnie sąsiednich ma nastepujące parametry: czas przełączania 3.5ns, czas ustawienia 1.5ns, czas podtrzymania 0.5ns oraz czas propagacji danych z wyjścia Q do wejścia D 0.5ns. Maksymalny skos zegara, przy którym para ta bedzie jeszcze poprawnie pracować, wynosi:
</div>
<div class="zla_odpowiedz"><li>3.5ns
</li></div>
<div class="dobra_odpowiedz"><li>2.5ns
</li></div>
<div class="zla_odpowiedz"><li>5.0ns
</li></div>
<div class="zla_odpowiedz"><li>4.5ns</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\051.txt</div><div class="tresc_pytania">W trybie dwuportowym pamięci blokowej układu Spartan-3E, jeśli ta sama komórka jest jednocześnie zapisywana w jednym porcie oraz odczytywana w drugim ...
</div>
<div class="dobra_odpowiedz"><li>zapis wykona się poprawnie, a odczyt będzie błędny (nieokreślony)
</li></div>
<div class="zla_odpowiedz"><li>zapis wykona się poprawnie, a odczytana zostanie wartość poprzednia (sprzed zapisu)
</li></div>
<div class="zla_odpowiedz"><li>zapis wykona się poprawnie, a odczytana zostanie wartość nowa lub poprzednia w zależności od ustawienia atrybutu WRITE_MODE
</li></div>
<div class="zla_odpowiedz"><li>zapis wykona się poprawnie, a odczytana zostanie wartość nowa (po zapisie)</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\052.txt</div><div class="tresc_pytania">Ile elementów zostanie użytych do realizacji multipleksera 8:1 w jednym bloku CLB układu Spartan-3E?
</div>
<div class="zla_odpowiedz"><li>2x LUT + 1x F5MUX
</li></div>
<div class="zla_odpowiedz"><li>4x LUT + 4x F5MUX + 2x F6MUX + 1x F7MUX
</li></div>
<div class="dobra_odpowiedz"><li>4x LUT + 2x F5MUX + 1x F6MUX
</li></div>
<div class="zla_odpowiedz"><li>2x LUT + 2x F5MUX + 1x F6MUX</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\053.txt</div><div class="tresc_pytania">Czy w jednym plastrze ukladu serii Spartan-3E można zrealizować 2 dowolne funkcje kombinacyjne 4 zm.?
</div>
<div class="dobra_odpowiedz"><li>Prawda
</li></div>
<div class="zla_odpowiedz"><li>Fałsz</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\054.txt</div><div class="tresc_pytania">Blokowa pamiec RAM ukladu Spartan-3E o 12-bitowej magistrali adresowej bedzie miala:
</div>
<div class="zla_odpowiedz"><li>1-bitowe magistrale danych (WE+WY) bez bitów parzystosci
</li></div>
<div class="zla_odpowiedz"><li>8-bitowe magistrale danych (WE+WY) z jednym bitem parzystosci
</li></div>
<div class="dobra_odpowiedz"><li>4-bitowe magistrale danych (WE+WY) bez bitów parzystosci
</li></div>
<div class="zla_odpowiedz"><li>2-bitowe magistrale danych (WE+WY) bez bitów parzystości</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\055.txt</div><div class="tresc_pytania">Tryb dwuportowy pamięci blokowej układu Spartan-3E umożliwia dostęp do komórek pamięci ...:
</div>
<div class="dobra_odpowiedz"><li>Przez dwa niezależne i w pełni równoważone porty, bez rozróżnienia ich priorytetu
</li></div>
<div class="zla_odpowiedz"><li>Przez dodatkowy port dualny, ale mogący pracować tylko w trybie odczytu
</li></div>
<div class="zla_odpowiedz"><li>Przez dwa niezależne i w pełni równoważone porty, przy czym port podstawowy A ma wyższy priorytet niż port dualny B
</li></div>
<div class="zla_odpowiedz"><li>Przez dodatkowy port dualny, ale tylko gdy port podstawowy jest nieaktywny</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\056.txt</div><div class="tresc_pytania">Któremu elementowi dopowiada funkcjonalnie 4-wejściowy generator funkcji logicznej LUT (bez dodatkowych rozszerzeń w jego strukturze)?
</div>
<div class="dobra_odpowiedz"><li>ROM16X1
</li></div>
<div class="zla_odpowiedz"><li>RAM16X1D
</li></div>
<div class="zla_odpowiedz"><li>RAM16X1S
</li></div>
<div class="zla_odpowiedz"><li>ROM32X1</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\057.txt</div><div class="tresc_pytania">Problemy czasowe w układach, w których występuje duży skos zegara, można eliminować:
</div>
<div class="zla_odpowiedz"><li>Wydłużając czas propagacji połączeń na ścieżce zegara
</li></div>
<div class="zla_odpowiedz"><li>Stosując przerzutniki o małym czasie propagacji Clk->Q
</li></div>
<div class="zla_odpowiedz"><li>Ustalając współczynnik wypełniania sygnału zegarowego na dokładnie 50%
</li></div>
<div class="dobra_odpowiedz"><li>Odwracając kierunek propagacji sygnału zegarowego w rejestrze przesuwnym przeciwnie do kierunku propagacji.
</li></div>
<div class="zla_odpowiedz"><li>Stosując przerzutniki o jak najkrótszym czasie ustawiania t_SET-UP</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\058.txt</div><div class="tresc_pytania">Prąd wejściowy bramki przy zwarciu do masy można wyznaczyć z:
</div>
<div class="zla_odpowiedz"><li>wyjściowej charakterystyki prąd/napięcie dla bramki w stanie wysokim
</li></div>
<div class="zla_odpowiedz"><li>wyjściowej charakterystyki prąd/napięcie dla bramki w stanie niskim
</li></div>
<div class="dobra_odpowiedz"><li>wejściowej charakterystyki prąd/napięcie 
</li></div>
<div class="zla_odpowiedz"><li>przejściowej charakterystyki napięciowej</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\059.txt</div><div class="tresc_pytania">Przy częstotliwości sygnału zegarowego Fclk = 100 MHz moduł DLL w układzie FPGA osiągnął synchronizację dla opóźnienia 27ns. Opóźnienie sieci dystrybucji sygnału zegarowego można oszacować na:
</div>
<div class="dobra_odpowiedz"><li>3ns
</li></div>
<div class="zla_odpowiedz"><li>4ns
</li></div>
<div class="zla_odpowiedz"><li>5ns
</li></div>
<div class="zla_odpowiedz"><li>7ns</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\060.txt</div><div class="tresc_pytania">Jeśli w pamięci blokowej układu Spartan-3E port odczytu danych DO nie zmienia się podczas każdej operacji zapisu, atrybut WRITE_MODE ma wartość:
</div>
<div class="dobra_odpowiedz"><li>NO_CHANGE
</li></div>
<div class="zla_odpowiedz"><li>READ_FIRST
</li></div>
<div class="zla_odpowiedz"><li>WRITE_FIRST
</li></div>
<div class="zla_odpowiedz"><li>IGNORE</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\061.txt</div><div class="tresc_pytania">W układzie scalonym zawierającym przerzutnik, którego porty (Clk, D, Q) są dołączone do wyprowadzeń zewnętrznych obudowy poprzez bufory, wzrost czasu ustawienia (set-up) wymaganego na wyprowadzeniu pinD nastąpi wskutek:
</div>
<div class="dobra_odpowiedz"><li>wzrostu opóźnienia w wejściowej ścieżce D
</li></div>
<div class="zla_odpowiedz"><li>wzrostu opóźnienia w wyjściowej ścieżce Q
</li></div>
<div class="zla_odpowiedz"><li>spadku opóźnienia w wejściowej ścieżce D
</li></div>
<div class="zla_odpowiedz"><li>wzrostu opóźnienia w wejściowej ścieżce Clk</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\062.txt</div><div class="tresc_pytania">W szczegółowym modelu czasowym układów rodziny XC9500, maksymalna częstotliwość pracy układu przy wyłącznie wewnętrznych pętlach sprzężenia zwrotnego . . .
</div>
<div class="zla_odpowiedz"><li>zależy od opóźnienia wnoszonego przez wyjściowy bufor danych (Tout)
</li></div>
<div class="zla_odpowiedz"><li>nie zależy od opóźnienia matrycy PLD (Tlogi)
</li></div>
<div class="dobra_odpowiedz"><li>nie zależy od opóźnienia wnoszonego przez bufor globalnego sygnału zegarowego (Tgck)
</li></div>
<div class="zla_odpowiedz"><li>zależy od opóźnienia wnoszonego przez wejściowy bufor danych (Tin)</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\063.txt</div><div class="tresc_pytania">Wejściowa charakterystyka prądowo-napięciowa bramki logicznej pozwala wyznaczyć:
</div>
<div class="dobra_odpowiedz"><li>prąd wejściowy bramki przy zwarciu WE do masy
</li></div>
<div class="zla_odpowiedz"><li>stałoprądowy margines szumów
</li></div>
<div class="zla_odpowiedz"><li>rezystancję wyjściową bramki w stanie niskim oraz wysokim
</li></div>
<div class="zla_odpowiedz"><li>wzmocnienie logiczne bramki</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\064.txt</div><div class="tresc_pytania">Czy generacja sygnału zegarowego używająca moduł PLL daje – w porównaniu do DLL – lepszą stabilność generowanego sygnału przy przejściowych zakłóceniach wzorcowego sygnału WE?
</div>
<div class="dobra_odpowiedz"><li>Prawda
</li></div>
<div class="zla_odpowiedz"><li>Fałsz </li></div>
</div><div class="pytanie"><div class="nazwaPytania">\065.txt</div><div class="tresc_pytania">Czy w jednym bloku CLB układu serii XC4000 można zrealizować 2 dowolne funkcje kombinacyjne 4 zm. oraz dodatkowo jedną dowolną funkcji 3 zm.?
</div>
<div class="dobra_odpowiedz"><li>Prawda
</li></div>
<div class="zla_odpowiedz"><li>Fałsz </li></div>
</div><div class="pytanie"><div class="nazwaPytania">\066.txt</div><div class="tresc_pytania">Prąd wejściowy bramki w stanie wysokim przy zwarciu do masy można wyznaczyć z:
</div>
<div class="dobra_odpowiedz"><li>wejściowej charakterystyki prąd/napięcie
</li></div>
<div class="zla_odpowiedz"><li>wyjściowej charakterystyki prąd/napięcie dla bramki w stanie wysokim
</li></div>
<div class="zla_odpowiedz"><li>wyjściowej charakterystyki prąd/napięcie dla bramki w stanie niskim
</li></div>
<div class="zla_odpowiedz"><li>przejściowej charakterystyki napięciowej</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\067.txt</div><div class="tresc_pytania">Synchronizator pojedynczy próbkuje pewien sygnał D z częstotliwością Fs = 100MHz, a parametry przerzutników (w synchronizatorze oraz w układzie) wynoszą: czas przełączania 3.5ns, czas ustawienia 1.5ns oraz czas podtrzymania 0.5ns. Aby stan metastabilny, który pojawił się w synchronizatorze, zakłócił pracę układu, musi trwać co najmniej:
</div>
<div class="zla_odpowiedz"><li>4.5ns
</li></div>
<div class="zla_odpowiedz"><li>3.5ns
</li></div>
<div class="dobra_odpowiedz"><li>5ns
</li></div>
<div class="zla_odpowiedz"><li>4.0ns</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\068.txt</div><div class="tresc_pytania">Stałoprądowy margines szumów bramki można wyznaczyć z:
</div>
<div class="zla_odpowiedz"><li>wyjściowej charakterystyki prądowo-napięciowej dla bramki w stanie wysokim
</li></div>
<div class="zla_odpowiedz"><li>wyjściowej charakterystyki prądowo-napięciowej dla bramki w stanie niskim
</li></div>
<div class="dobra_odpowiedz"><li>przejściowej charakterystyki napięciowej
</li></div>
<div class="zla_odpowiedz"><li>wejściowej charakterystyki prądowo-napięciowej</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\069.txt</div><div class="tresc_pytania">Wyjściowa charakterystyka prądowo-napięciowa bramki logicznej w stanie wysokim pozwala wyznaczyć:
</div>
<div class="zla_odpowiedz"><li>dynamiczną rezystancję wejściową bramki
</li></div>
<div class="dobra_odpowiedz"><li>maksymalną obciążalność bramki w tym stanie
</li></div>
<div class="zla_odpowiedz"><li>stałoprądowy margines szumów dla stanu wysokiego
</li></div>
<div class="zla_odpowiedz"><li>dopuszczalny zakres napięć jedynki logicznej dla WY bramki</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\070.txt</div><div class="tresc_pytania">Prądy wyjściowy bramki w stanie wysokim przy zwarciu do masy można wyznaczyć z:
</div>
<div class="dobra_odpowiedz"><li>wyjściowej charakterystyki prąd/napięcie dla bramki w stanie wysokim
</li></div>
<div class="zla_odpowiedz"><li>wejściowej charakterystyki prąd/napięcie
</li></div>
<div class="zla_odpowiedz"><li>przejściowej charakterystyki napięciowej
</li></div>
<div class="zla_odpowiedz"><li>wyjściowej charakterystyki prąd/napięcie dla bramki w stanie niskim</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\071.txt</div><div class="tresc_pytania">Z przejściowej charakterystyki napięciowej bramki logicznej można odczytać:
</div>
<div class="zla_odpowiedz"><li>dopuszczalne zakresy napięć zera i jedynki logicznej, ale tylko dla WY bramki
</li></div>
<div class="dobra_odpowiedz"><li>dopuszczalne zakresy napięć zera i jedynki logicznej dla WE i WY bramki
</li></div>
<div class="zla_odpowiedz"><li>wydajność prądową bramki w stanie niskim oraz wysokim
</li></div>
<div class="zla_odpowiedz"><li>czasy propagacji bramki dla przełączania się LH oraz HL</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\072.txt</div><div class="tresc_pytania">Wyjściowa charakterystyka prądowo-napięciowa bramki logicznej w stanie wysokim pozwala wyznaczyć:
</div>
<div class="zla_odpowiedz"><li>dopuszczalny zakres napięć jedynki logicznej dla WY bramki
</li></div>
<div class="dobra_odpowiedz"><li>dynamiczną rezystancję WY bramki w tym stanie
</li></div>
<div class="zla_odpowiedz"><li>margines szumów bramki w tym stanie
</li></div>
<div class="zla_odpowiedz"><li>wzmocnienie logiczne bramki</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\073.txt</div><div class="tresc_pytania">Aby wyznaczyć stałoprądowy margines szumów bramki, potrzebna jest / potrzebne są ...
</div>
<div class="zla_odpowiedz"><li>prądowo-napięciowe charakterystyki wejściowe oraz wyjściowe bramki
</li></div>
<div class="zla_odpowiedz"><li>prądowo-napięciowe charakterystyki wyjściowe bramki w stanie wysokim oraz niskim
</li></div>
<div class="dobra_odpowiedz"><li>przejściowa charakterystyka napięciowa
</li></div>
<div class="zla_odpowiedz"><li>prądowo-napięciowa charakterystyka wejśiowa bramki</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\074.txt</div><div class="tresc_pytania">Aby nastąpiło poprawne przełączenie się przerzutnika synchronicznego, jego sygnał WE musi być stabilny wokół zbocza zegarowego przez czas równy:
</div>
<div class="zla_odpowiedz"><li>sumie czasu ustawienia (set-up) przerzutnika oraz skosu zegara
</li></div>
<div class="zla_odpowiedz"><li>sumie czasu przełączania się oraz podtrzymania (hold) przerzutnika
</li></div>
<div class="dobra_odpowiedz"><li>sumie czasu ustawienia (set-up) oraz podtrzymania (hold)
</li></div>
<div class="zla_odpowiedz"><li>sumie czasu przełączania się przerzutnika oraz czasu ustawienia (set-up)</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\075.txt</div><div class="tresc_pytania">Blok pamięci RAM w układzie Spartan-3E został skonfigurowany w trybie jedno portowym z 11-bitową magistralą adresową. Magistrale danych (DI oraz DO) będą miały szerokość:
</div>
<div class="dobra_odpowiedz"><li>8b + 1b parzystości
</li></div>
<div class="zla_odpowiedz"><li>2b
</li></div>
<div class="zla_odpowiedz"><li>8b
</li></div>
<div class="zla_odpowiedz"><li>4b</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\076.txt</div><div class="tresc_pytania">Czy implementacje stosujące szybkie ścieżki propagacji danych pomiędzy przerzutnikami potęguje problemy w ich przełączaniu powodowane dużym skosem sygnału zegarowego?
</div>
<div class="dobra_odpowiedz"><li>Prawda
</li></div>
<div class="zla_odpowiedz"><li>Fałsz</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\077.txt</div><div class="tresc_pytania">Czy zmniejszanie częstotliwości sygnału zegarowego pomaga eliminować problemy w przełączaniu się przerzutników spowodowane jego dużym skosem?
</div>
<div class="zla_odpowiedz"><li>Prawda
</li></div>
<div class="dobra_odpowiedz"><li>Fałsz</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\078.txt</div><div class="tresc_pytania">Czy można zrealizować pewną funkcję kombinacyjną 6 zm. oraz dowolną funkcję 4 zm. - obie w jednym bloku CLB układu z rodziny XC4000?
</div>
<div class="dobra_odpowiedz"><li>Prawda
</li></div>
<div class="zla_odpowiedz"><li>Fałsz</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\079.txt</div><div class="tresc_pytania">Dla idealnej napięciowej charakterystyki przejściowej bramki logicznej znamienne jest to, że ...
</div>
<div class="dobra_odpowiedz"><li>pokazuje jednostkowe nachylenie w obszarze przełączania się bramki pomiędzy 0 i 1 log
</li></div>
<div class="zla_odpowiedz"><li>pokazuje minimalne nachylenie w obszarze przełączania się bramki pomiędzy 0 i 1 log
</li></div>
<div class="zla_odpowiedz"><li>przecina się z prostą o nachyleniu 45 stopni w 3 punktach
</li></div>
<div class="zla_odpowiedz"><li>pokazuje maksymalne nachylenie w obszarze przełączania się bramki pomiędzy 0 i 1 log</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\080.txt</div><div class="tresc_pytania">Dwuportowy tryb pracy modułu RAM16X1D układu Spartan-3E umożliwia ...
</div>
<div class="zla_odpowiedz"><li>synchroniczny zapis oraz asynchroniczny odczyt na obu portach (podstawowym i dualnym)
</li></div>
<div class="zla_odpowiedz"><li>synchroniczny zapis oraz odczyt na porcie podstawowym + asynchroniczny odczyt na porcie dualnym
</li></div>
<div class="dobra_odpowiedz"><li>synchroniczny zapis oraz asynchroniczny odczyt na porcie podstawowym + asynchroniczny odczyt na porcie dualnym
</li></div>
<div class="zla_odpowiedz"><li>synchroniczny zapis oraz odczyt na porcie podstawowym + synchroniczny odczyt na porcie dualnym</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\081.txt</div><div class="tresc_pytania">Dla pewnej bramki logicznej maksymalne prądy WE wynoszą 2mA dla zera / 0.5mA dla jedynki logicznej, a maksymalne prądy WY - 12mA dla zera / 8 mA dla jedynki. Obciążalność tej bramki wynosi:
</div>
<div class="zla_odpowiedz"><li>10
</li></div>
<div class="zla_odpowiedz"><li>16
</li></div>
<div class="dobra_odpowiedz"><li>6
</li></div>
<div class="zla_odpowiedz"><li>11</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\082.txt</div><div class="tresc_pytania">Dla pewnej bramki dana jest charakterystyka napięciowa (przejściowa). Parametry, jakie z niej można odczytać, to:
</div>
<div class="zla_odpowiedz"><li>czas reakcji bramki przy przełączaniu się z 0 na 1
</li></div>
<div class="zla_odpowiedz"><li>zakresy napięć definiujące zero i jedynkę logiczną, ale tylko na WE bramki
</li></div>
<div class="dobra_odpowiedz"><li>zakresy napięć definiujące zero i jedynkę logiczną na WE i WY bramki
</li></div>
<div class="zla_odpowiedz"><li>czasy reakcji bramki przy przełączaniu się z 0 na 1 oraz z 1 na 0</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\083.txt</div><div class="tresc_pytania">Dla pewnej bramki logicznej zakresy napięć zera log. wynoszą 0 - 1.8V na WE oraz 0 - 1.0 na WY, a jedynki log. - 2.5 - 3.3V na WE / 3.0 - 3.3V na WY. Margines szumów tej bramki jest równy:
</div>
<div class="zla_odpowiedz"><li>0.30V
</li></div>
<div class="zla_odpowiedz"><li>0.65V
</li></div>
<div class="zla_odpowiedz"><li>0.80V
</li></div>
<div class="dobra_odpowiedz"><li>0.50V</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\084.txt</div><div class="tresc_pytania">Dopasuj opis najlepiej pasujący do typu architektury:
</div>
<div class="dobra_odpowiedz"><li>architektura hierarchiczna - najbardziej złożone bloki konfigurowalne
</li></div>
<div class="dobra_odpowiedz"><li>morze bramek - brak wyróżnionych globalnych zasobów połączeniowych
</li></div>
<div class="dobra_odpowiedz"><li>macierz symetryczna - połączenia biegnące przez globalną matrycę połączeniową
</li></div>
<div class="dobra_odpowiedz"><li>architektura wierszowa - zasoby połączeniowe biegnące w jednym kierunku</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\085.txt</div><div class="tresc_pytania">Funkcję  f = (not x1) or (x2 and x3 and x4) zaprogramowano w generatorze LUT układu Spartan-3E. Jakie wartości wpisano do komórek tablicy LUT pod na młodszym i najstarszym adresem?
</div>
<div class="zla_odpowiedz"><li>zero (adres najmłodszy) oraz zero (adres najstarszy)
</li></div>
<div class="dobra_odpowiedz"><li>jeden (adres najmłodszy) oraz jeden (adres najstarszy)
</li></div>
<div class="zla_odpowiedz"><li>jeden (adres najmłodszy) oraz zero (adres najstarszy)
</li></div>
<div class="zla_odpowiedz"><li>zero (adres najmłodszy) oraz jeden (adres najstarszy)</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\086.txt</div><div class="tresc_pytania">W generatorze LUT układu Spartan-3E zaprogramowano funkcję obliczaną dla argumentu x(3:0), gdzie x jest inrepretowana jak liczba w naturalnym kodzie binarnym. Funkcja zwraca wartość jeden wtedy i tylko wtedy, gdy 3 < x < 8. Ile zer oraz ile jedynek wpisano do komórek pamięci generatora?
</div>
<div class="dobra_odpowiedz"><li>12 zer oraz 4 jedynki
</li></div>
<div class="zla_odpowiedz"><li>4 zera oraz 4 jedynki
</li></div>
<div class="zla_odpowiedz"><li>3 zera oraz 5 jedynek
</li></div>
<div class="zla_odpowiedz"><li>4 zera oraz 12 jedynek</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\087.txt</div><div class="tresc_pytania">Jaką ilość pamięci blokowej ma układ Spartan-II o rozmiarze matrycy 20 wierszy na 30 kolumn?
</div>
<div class="zla_odpowiedz"><li>10 bloków pamięci RAM o łącznej pojemności 180kb
</li></div>
<div class="dobra_odpowiedz"><li>10 bloków pamięci RAM o łącznej pojemności 40kb
</li></div>
<div class="zla_odpowiedz"><li>8 bloków pamięci RAM o łącznej pojemności 180kb
</li></div>
<div class="zla_odpowiedz"><li>8 bloków pamięci RAM o łącznej pojemności 40kb</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\088.txt</div><div class="tresc_pytania">Moduł Digital Clock Manager w układach Spartan-3E uzyskuje synchronizację wewnętrznego sygnału zegarowego z zewnętrznym źródłem referencyjnym poprzez
</div>
<div class="zla_odpowiedz"><li>sterowanie częstotliwością oraz wyprzedzeniem fazowym
</li></div>
<div class="dobra_odpowiedz"><li>sterowanie tylko wyprzedzeniem fazowym
</li></div>
<div class="zla_odpowiedz"><li>sterowanie tylko współczynnikiem wypełnienia
</li></div>
<div class="zla_odpowiedz"><li>sterowanie tylko częstotliwością</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\089.txt</div><div class="tresc_pytania">Minimalny okres zegara (wyznaczający maksymalną częstotliwość pracy układu cyfrowego) jest obliczany jako suma ...
</div>
<div class="zla_odpowiedz"><li>czasu przełączania się oraz ustawienia (set-up) przerzutników plus najdłuższy czas propagacji kombinacyjnej występującej pomiędzy przerzutnikami w układzie
</li></div>
<div class="zla_odpowiedz"><li>czasu przełączania się oraz podtrzymania (hold) przerzutników plus najdłuższy czas propagacji kombinacyjnej występującej pomiędzy przerzutnikami w układzie
</li></div>
<div class="dobra_odpowiedz"><li>czasu przełączania się oraz ustawienia (set-up) przerzutników plus najkrótszy czas propagacji kombinacyjnej występującej pomiędzy przerzutnikami w układzie
</li></div>
<div class="zla_odpowiedz"><li>czasu przełączania się oraz podtrzymania (hold) przerzutników plus najkrótszy czas propagacji kombinacyjnej występującej pomiędzy przerzutnikami w układzie</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\090.txt</div><div class="tresc_pytania">Organizacja matrycy Logic Cell Array (LCA) to ...
</div>
<div class="zla_odpowiedz"><li>hierarchia bloków PLD
</li></div>
<div class="dobra_odpowiedz"><li>macierz symetryczna
</li></div>
<div class="zla_odpowiedz"><li>morze bramek
</li></div>
<div class="zla_odpowiedz"><li>architektura wierszowa</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\091.txt</div><div class="tresc_pytania">Obciążalność (fan-out) bramki danej rodziny zależy tylko i wyłącznie od:
</div>
<div class="zla_odpowiedz"><li>rezystancji dynamicznych na WE oraz WY bramki
</li></div>
<div class="zla_odpowiedz"><li>zakresów napięć definiujących zero i jedynkę logiczną na WE oraz WY bramki
</li></div>
<div class="dobra_odpowiedz"><li>maksymalnych prądów WE oraz WY bramki dla 0 oraz 1 log.
</li></div>
<div class="zla_odpowiedz"><li>minimalnych prądów WE oraz WY bramki dla 0 oraz 1 log.</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\092.txt</div><div class="tresc_pytania">Podaj minimalne zasoby niezbędne do realizacji modułu RAM64X3S w układzie Spartan-3E:
</div>
<div class="zla_odpowiedz"><li>8x LUT + 3x F6MUX
</li></div>
<div class="dobra_odpowiedz"><li>12x LUT + 6x F5MUX + 3x F6MUX
</li></div>
<div class="zla_odpowiedz"><li>12x LUT + 3x F5MUX + 3x F6MUX
</li></div>
<div class="zla_odpowiedz"><li>8x LUT + 4x F5MUX + 2x F6MUX</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\093.txt</div><div class="tresc_pytania">Podaj funkcjonalność, którą ustawia atrybut WRITE_MODE dla pamięci blokowej układu Spartan-3E:
</div>
<div class="zla_odpowiedz"><li>sposób zapisu komórek pamięci podczas operacji MEM_WRITE
</li></div>
<div class="dobra_odpowiedz"><li>źródło danych, które pojawiają się na porcie odczytu (DO) podczas operacji zapisu
</li></div>
<div class="zla_odpowiedz"><li>tryb zapisu synchroniczny bądź asynchroniczny
</li></div>
<div class="zla_odpowiedz"><li>sposób odczytu komórek pamięci podczas operacji MEM_READ</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\094.txt</div><div class="tresc_pytania">Poniżej podano różne liczby dedykowanych multiplekserów określonego typu występujących w obrębie jednego bloku CLB układu Spartan-3E = dopasuj do nich typ multipleksera:
</div>
<div class="dobra_odpowiedz"><li>4 - F5MUX
</li></div>
<div class="dobra_odpowiedz"><li>1 - F7MUX
</li></div>
<div class="dobra_odpowiedz"><li>2 - F6MUX
</li></div>
<div class="dobra_odpowiedz"><li>0.5 (jeden na dwa bloki) - F8MUX</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\095.txt</div><div class="tresc_pytania">Przyjmując uproszczony model zastępczy szacujący straty mocy w układzie cyfrowym, straty te zależą:
</div>
<div class="zla_odpowiedz"><li>liniowo od kwadratu (drugiej potęgi) częstotliwości pracy
</li></div>
<div class="dobra_odpowiedz"><li>liniowo od sumy pojemności obciążającej i zastępczej pojemności wewnętrznej
</li></div>
<div class="zla_odpowiedz"><li>liniowo od kwadratu (drugiej potęgi) sumy pojemności obciążającej i zastępczej pojemności wewnętrznej
</li></div>
<div class="zla_odpowiedz"><li>liniowo od róznicy pojemności obciążającej i zastępczej pojemności wewnętrznej</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\096.txt</div><div class="tresc_pytania">Wybierz, co jest głównym kryterium konstrukcji globalnych sieci dystrybucji sygnałów zegarowych w układach cyfrowych: 
</div>
<div class="zla_odpowiedz"><li>redukcja zajmowanej powierzchni układu
</li></div>
<div class="zla_odpowiedz"><li>uzyskanie jak najkrótszych czasów propagacji od pinClk do przerzutników
</li></div>
<div class="dobra_odpowiedz"><li>uzyskanie jak najbardziej wyrównanwych czasów propagacji od pinClk do wszystkich przerzutników w układzie, nawet kosztem wydłużenia tych czasów
</li></div>
<div class="zla_odpowiedz"><li>redukcja strat mocy w układzie</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\097.txt</div><div class="tresc_pytania">W pewnym układzie występują problemy powodowane przez duży skos sygnału zegarowego. Wybierz, która z poniższych modyfikacji może doprowadzić do ich usunięcia.
</div>
<div class="zla_odpowiedz"><li>użycie dedykowanych elementów do generacji on-chip sygnałów zegarowych
</li></div>
<div class="zla_odpowiedz"><li>zmniejszenie częstotliwości sygnałów zegarowych
</li></div>
<div class="zla_odpowiedz"><li>użycie synchronizatorów podwójnych na WE sygnałów zegarowych
</li></div>
<div class="dobra_odpowiedz"><li>użycie wyłącznie dedykowanych wyprowadzeń i sieci do dystrybucji sygnałów zegarowych</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\098.txt</div><div class="tresc_pytania">Wybierz metodę generacji sygnał zegarowego, która daje lepszą stabilność przy przejściowych zakłóceniach wzorcowego sygnału WE:
</div>
<div class="zla_odpowiedz"><li>DLL
</li></div>
<div class="dobra_odpowiedz"><li>PLL</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\099.txt</div><div class="tresc_pytania">Pewien przerzutnik w bloku WE/Wy próbkuje (nie zsynchronizowany) sygnał wejściowy D z częstotliwością 500Mhz, Podaj prawdopodobieństwo wystąpienia w nim metastabilnosci przy każdej zmianie D, jesli dlugosc jego przedziału metastabilnego W wynosi 100ps.
</div>
<div class="zla_odpowiedz"><li>2.0%
</li></div>
<div class="dobra_odpowiedz"><li>5.0%
</li></div>
<div class="zla_odpowiedz"><li>0.5%
</li></div>
<div class="zla_odpowiedz"><li>0.2%</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\100.txt</div><div class="tresc_pytania">W elemencie RAM16X1S rodziny XC4000:
</div>
<div class="zla_odpowiedz"><li>odczyt i zapis następuje Synchronicznie
</li></div>
<div class="dobra_odpowiedz"><li>odczyt następuje Asynchronicznie, natomiast zapis - Synchronicznie
</li></div>
<div class="zla_odpowiedz"><li>odczyt następuje Synchronicznie, natomiast zapis - Asynchronicznie
</li></div>
<div class="zla_odpowiedz"><li>odczyt i zapis następuje Asynchronicznie</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\101.txt</div><div class="tresc_pytania">W układzie Spartan-3E magistrale adresowe o szerokościach 11b oraz 9b ma element:
</div>
<div class="zla_odpowiedz"><li>RAMB16_S18_S36
</li></div>
<div class="dobra_odpowiedz"><li>RAMB16_S9_S36
</li></div>
<div class="zla_odpowiedz"><li>RAMB16_S9_S18
</li></div>
<div class="zla_odpowiedz"><li>RAMB16_S36_S9</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\102.txt</div><div class="tresc_pytania">W pewnym układzie występują problemy powodowane przez duży skos sygnału zegarowego. Czy można je eliminować prowadząc sygnały zegarowe wszystkich przerzutników przez dedykowane sieci ich dystrybucji?
</div>
<div class="dobra_odpowiedz"><li>Prawda
</li></div>
<div class="zla_odpowiedz"><li>Fałsz</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\103.txt</div><div class="tresc_pytania">W układach Spartan-3E pamięć blokowa skonfigurowana dwuportowo ma porty, które przy jednoczesnym dostępie do tej samej komórki...
</div>
<div class="zla_odpowiedz"><li>mają różny priorytet - zawsze port A przed portem B
</li></div>
<div class="dobra_odpowiedz"><li>mają ten sam priorytet
</li></div>
<div class="zla_odpowiedz"><li>mają różny priorytet - zawsze port B przed portem A
</li></div>
<div class="zla_odpowiedz"><li>mają różny priorytet ustalany atrybutem</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\104.txt</div><div class="tresc_pytania">W układzie Spartan-3E element RAMB16_Sx został skonfigurowany tak, że jego magistrala adresowa ma szerokość 10b. W tej konfiguracji magistrala DIP ma szerokość
</div>
<div class="zla_odpowiedz"><li>4b
</li></div>
<div class="zla_odpowiedz"><li>3b
</li></div>
<div class="zla_odpowiedz"><li>1b
</li></div>
<div class="dobra_odpowiedz"><li>2b</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\105.txt</div><div class="tresc_pytania">W układzie Spartan-3E moduł pamięci blokowej został skonfigurowany w trybie pracy dwuportowej. Jeśli oba porty wykonują w tym samym momencie zapis jednej komórki . . .
</div>
<div class="zla_odpowiedz"><li>nowa zawartość komórki będzie wczytana z portu B jako tego o wyższym priorytecie
</li></div>
<div class="zla_odpowiedz"><li>nowa zawartość komórki będzie wczytana z portu A jako tego o wyższym priorytecie
</li></div>
<div class="dobra_odpowiedz"><li>nowa zawartość komórki będzie nieokreślona
</li></div>
<div class="zla_odpowiedz"><li>nowa zawartość komórki będzie wczytana z portu A lub B w zależności od ustawienia atrybutu</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\106.txt</div><div class="tresc_pytania">W układzie Spartan-3E moduł pamięci blokowej został skonfigurowany w trybie pracy dwuportowej. Jeśli oba porty wykonują w tym samym momencie odczyt jednej komórki . . .
</div>
<div class="dobra_odpowiedz"><li>na obu portach pojawi się poprawny wynik odczytu
</li></div>
<div class="zla_odpowiedz"><li>port B pokaże poprawny wynik odczytu, a port A - błędny
</li></div>
<div class="zla_odpowiedz"><li>na obu portach pojawią się nieokreślone dane z powodu konfliktu dostępu
</li></div>
<div class="zla_odpowiedz"><li>port A pokaże poprawny wynik odczytu, a port B - błędny</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\107.txt</div><div class="tresc_pytania">W parametrach przerzutnika czas ustawienia (set-up) to . . .
</div>
<div class="zla_odpowiedz"><li>czas zmiany sygnału WY z 0 na 1 log.
</li></div>
<div class="dobra_odpowiedz"><li>wymagany czas stabilności WE przed zboczem zegara
</li></div>
<div class="zla_odpowiedz"><li>czas zmiany sygnału WY z 1 na 0 log.
</li></div>
<div class="zla_odpowiedz"><li>wymagany czas stabilności WE po zboczu zegara</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\108.txt</div><div class="tresc_pytania">Zmierzono czasy opóźnień pewnej bramki logicznej i wyniosły one 1.0ns przy przełączaniu 0->1 oraz 1.5ns przy przełączaniu 1->0. Czas propagacji tej bramki wynosi …
</div>
<div class="zla_odpowiedz"><li>1.75ns
</li></div>
<div class="zla_odpowiedz"><li>1.25ns
</li></div>
<div class="zla_odpowiedz"><li>1.00ns
</li></div>
<div class="dobra_odpowiedz"><li>1.50ns</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\109.txt</div><div class="tresc_pytania">Z jakiego wykresu można wyznaczyć margines szumów (stałoprądowy) bramki logicznej?
</div>
<div class="zla_odpowiedz"><li>z wyjściowej charakterystyki prądowo-napięciowej dla bramki w stanie wysokim
</li></div>
<div class="dobra_odpowiedz"><li>z przejściowej charakterystyki napięciowej
</li></div>
<div class="zla_odpowiedz"><li>z wejściowej charakterystyki prądowo-napięciowej
</li></div>
<div class="zla_odpowiedz"><li>z wyjściowej charakterystyki prądowo-napięciowej dla bramki w stanie niskim</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\110.txt</div><div class="tresc_pytania">Optymalne zrealizowany za pomocą LUT rejestr przesuwny o stałej długości 120 bitów zajmie w układzie Spartan-3E:
</div>
<div class="zla_odpowiedz"><li>8x LUT + 4x F5MUX + 3x F6MUX
</li></div>
<div class="dobra_odpowiedz"><li>8x LUT + 4x F5MUX + 2x F6MUX + F7MUX
</li></div>
<div class="zla_odpowiedz"><li>9x LUT
</li></div>
<div class="zla_odpowiedz"><li>8x LUT + 1 przerzutnik</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\111.txt</div><div class="tresc_pytania">Oblicz czas propagacji sieci dystrybucji sygnału zegarowego jeśli wiadomo, że moduł DLL w układzie FPGA osiągnął synchronizację przy opóźnieniu 34ns dla sygnału zegarowego o częstotliwości 50Mhz.
</div>
<div class="zla_odpowiedz"><li>6ns
</li></div>
<div class="dobra_odpowiedz"><li>3ns
</li></div>
<div class="zla_odpowiedz"><li>4ns
</li></div>
<div class="zla_odpowiedz"><li>5ns</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\112.txt</div><div class="tresc_pytania">Pewien układ cyfrowy składa się z dwóch identycznych przerzutników (czas przełączania 2.5ns, czas ustawienia 1.0ns, czas podtrzymania 0.5 ns) połączonych ścieżką kombinacyjną . Jaki może być maksymalny czas propagacji ścieżki, aby układ ten mógł pracować z częstotliwością 100Mhz?
</div>
<div class="zla_odpowiedz"><li>7.0ns
</li></div>
<div class="zla_odpowiedz"><li>7.5ns
</li></div>
<div class="dobra_odpowiedz"><li>6.5ns
</li></div>
<div class="zla_odpowiedz"><li>6.0ns</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\113.txt</div><div class="tresc_pytania">Para przerzutników sekwencyjnie sąsiednich ma następujące parametry: czas przełączania 3.0ns, czas ustawienia 2.0ns, czas podtrzymania 1.0ns. Jeśli wiadomo, że skos zegara pomiędzy tymi przerzutnikami moze osiagnac 5.0ns, jakie opóźnienie trzeba wprowadzić do łączącej je ścieżki danych, aby zapewnic ich poprawna prace?
</div>
<div class="zla_odpowiedz"><li>2.0ns
</li></div>
<div class="zla_odpowiedz"><li>5.0ns
</li></div>
<div class="dobra_odpowiedz"><li>3.0ns
</li></div>
<div class="zla_odpowiedz"><li>4.0ns</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\114.txt</div><div class="tresc_pytania">Pewną funkcją 10 zmiennych po podziale udalo sie zrealizowac w jednym bloku CLB układu Spartan-3E. Podaj minimalną ilość zasobów, jaka mogła zostać użyta w najbardziej korzystnym przypadku podziału zmiennych funkcji.
</div>
<div class="zla_odpowiedz"><li>1x F5MUX + 2x LUT
</li></div>
<div class="zla_odpowiedz"><li>1x F6MUX + 1x F5MUX + 4x LUT
</li></div>
<div class="dobra_odpowiedz"><li>1x F6MUX + 2x F5MUX + 4x LUT
</li></div>
<div class="zla_odpowiedz"><li>1x F7MUX + 2x F6MUX + 4x F5MUX + 8x LUT</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\115.txt</div><div class="tresc_pytania">Podaj minimalne zasoby niezbędne do realizacji modułu RAM16X3D w układzie Spartan-3E:
</div>
<div class="zla_odpowiedz"><li>8x LUT
</li></div>
<div class="dobra_odpowiedz"><li>6x LUT
</li></div>
<div class="zla_odpowiedz"><li>6x LUT + 3x F5MUX
</li></div>
<div class="zla_odpowiedz"><li>8x LUT + 4x F5MUX</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\116.txt</div><div class="tresc_pytania">Podaj, ile bitów parzystości oferuje pamięć blokowa w układach Spartan-3E w zależności od rozmiaru komórki danych:
</div>
<div class="dobra_odpowiedz"><li>1b - 0
</li></div>
<div class="dobra_odpowiedz"><li>2b - 0
</li></div>
<div class="dobra_odpowiedz"><li>4b - 0
</li></div>
<div class="dobra_odpowiedz"><li>8b - 1
</li></div>
<div class="dobra_odpowiedz"><li>16b - 2
</li></div>
<div class="dobra_odpowiedz"><li>32b - 4</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\117.txt</div><div class="tresc_pytania">W układzie Spartan-3E został optymalnie zrealizowany multiplekser 16:1. Ile zasobów zostało użytych?
</div>
<div class="zla_odpowiedz"><li>4x LUT + 2x F5MUX + 1x F6MUX
</li></div>
<div class="zla_odpowiedz"><li>2x LUT + 2x F5MUX + 1x F6MUX
</li></div>
<div class="dobra_odpowiedz"><li>8x LUT + 4x F5MUX + 2x F6MUX + 1x F7MUX
</li></div>
<div class="zla_odpowiedz"><li>16x LUT + 8x F5MUX + 4x F6MUX + 2x F7MUX + 1x F8MUX</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\118.txt</div><div class="tresc_pytania">W generatorach sygnałów zegarowych PLL, głównym zadaniem układu sterującego jest
</div>
<div class="zla_odpowiedz"><li>uzgodnienie tylko współczynnika wypełnienia z sygnałem referencyjnym
</li></div>
<div class="dobra_odpowiedz"><li>uzgodnienie częstotliwości oraz wyprzedzenia fazowego z sygnałem referencyjnym
</li></div>
<div class="zla_odpowiedz"><li>uzgodnienie tylko wyprzedzenia fazowego z sygnałem referencyjnym
</li></div>
<div class="zla_odpowiedz"><li>uzgodnienie tylko częstotliwości z sygnałem referencyjnym</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\119.txt</div><div class="tresc_pytania">W pewnej matrycy programowalnej zrealizowano układ złożony z 4 przerzutników. Ile wynosi skos zegara w tej implementacji, jeśli czasy propagacji sygnału zegarowego z wyprowadzenia pinClk do przerzutników wynoszą: 0.8ns, 0.8ns, 1.0ns oraz 1.2ns?
</div>
<div class="dobra_odpowiedz"><li>0.4ns
</li></div>
<div class="zla_odpowiedz"><li>1.2ns
</li></div>
<div class="zla_odpowiedz"><li>0.8ns
</li></div>
<div class="zla_odpowiedz"><li>0.95ns</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\120.txt</div><div class="tresc_pytania">Oblicz minimalny czas trwania stanu metastabilnego w przerzutniku wejściowym synchronizatora pojedynczego, który zakłóci pracę układu, tzn. nie zostanie wygaszony w synchronizatorze. Częstotliwość próbkowania jest równa 200MHz, a parametry przerzutników w synchronizatorze wynoszą: czas ustawienia Ts = 1.0ns, czas przełączania Tco = 1.5ns, a czas podtrzymania Th = 0.5ns.
</div>
<div class="dobra_odpowiedz"><li>2.5ns
</li></div>
<div class="zla_odpowiedz"><li>3.0ns
</li></div>
<div class="zla_odpowiedz"><li>2.0ns
</li></div>
<div class="zla_odpowiedz"><li>3.5ns</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\121.txt</div><div class="tresc_pytania">Czy stosowanie szybko przełączających się przerzutników potęguje problemy spowodowane dużym skosem sygnału zegarowego?
</div>
<div class="dobra_odpowiedz"><li>Prawda
</li></div>
<div class="zla_odpowiedz"><li>Fałsz</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\122.txt</div><div class="tresc_pytania">Dana jest wejściowa charakterystyka prądowo-napięciowa pewnej bramki logicznej. Korzystając tylko z niej można wyznaczyć:
</div>
<div class="zla_odpowiedz"><li>zakresy napięć definiujące zero i jedynkę logiczną na WE bramki
</li></div>
<div class="dobra_odpowiedz"><li>dynamiczną rezystancję wejściową bramki
</li></div>
<div class="zla_odpowiedz"><li>margines szumów na WE bramki
</li></div>
<div class="zla_odpowiedz"><li>obciążalność wejściową bramki</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\123.txt</div><div class="tresc_pytania">Pewien układ scalony zawiera przerzutniki typu T, którego porty (Clk, T, Q) są dołączone do wyprowadzeń zewnętrznych obudowy poprzez bufory. Aby uzyskać spadek wymaganego czasu ustawienia (set-up) na wyprowadzeniu pinT względem pin CLK, należy:
</div>
<div class="zla_odpowiedz"><li>zwiększyć opóźnienie bufora w wyjściowej ścieżce Q
</li></div>
<div class="zla_odpowiedz"><li>zmniejszyć opóźnienie bufora w wejściowej ścieżce T
</li></div>
<div class="zla_odpowiedz"><li>zmniejszyć opóźnienie bufora w wejściowej ścieżce Clk
</li></div>
<div class="dobra_odpowiedz"><li>zwiększyć opóźnienie bufora w wejściowej ścieżce T</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\124.txt</div><div class="tresc_pytania">Optymalnie zrealizowany za pomocą LUT rejestr przesuwny o zmiennej (przełączanej) długości od 1 do 60 bitów zajmie w układzie Spartan-3E:
</div>
<div class="zla_odpowiedz"><li>5x LUT
</li></div>
<div class="zla_odpowiedz"><li>4x LUT + 2x F5MUX + 2x F6MUX
</li></div>
<div class="dobra_odpowiedz"><li>4x LUT + 2x F5MUX + F6MUX + 1 przerzutnik
</li></div>
<div class="zla_odpowiedz"><li>4x LUT + 1 przerzutnik</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\125.txt</div><div class="tresc_pytania">Średni czas trwania stanu metastabilnego w pewnym przerzutniku wynosi 100ps. Prawdopodobieństwo, że stan ten - jeśli już wystąpił - będzie trwał co najmniej 200ps wynosi:
</div>
<div class="zla_odpowiedz"><li>0.5
</li></div>
<div class="zla_odpowiedz"><li>e^(-1)
</li></div>
<div class="zla_odpowiedz"><li>0.25
</li></div>
<div class="dobra_odpowiedz"><li>e^(-2)</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\126.txt</div><div class="tresc_pytania">W układzie Spartan-3E zrealizowano rejestr przesuwny przy użyciu 1 generatora LUT oraz 1 przerzutnika. Jaką wartość należy podać na WE adresowe LUT, aby ten miał długość 12 bitów?
</div>
<div class="zla_odpowiedz"><li>B"0111"
</li></div>
<div class="dobra_odpowiedz"><li>B"1011"
</li></div>
<div class="zla_odpowiedz"><li>B"1010"
</li></div>
<div class="zla_odpowiedz"><li>B"1110"</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\127.txt</div><div class="tresc_pytania">W układzie odbiornika transmisji szeregowej z synchronizatorem pojedynczym zakłócenia metastabilne występują średnio co 3sec przy częstotliwości sygnału danych F = 200MHz. Co jaki czas będą one występowały , jeśli częstotliwość ta zmieni się na F = 400MHz?
</div>
<div class="zla_odpowiedz"><li>co 5.00sec
</li></div>
<div class="zla_odpowiedz"><li>co 0.50sec
</li></div>
<div class="dobra_odpowiedz"><li>co 1.50sec
</li></div>
<div class="zla_odpowiedz"><li>co 0.75sec</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\128.txt</div><div class="tresc_pytania">Wybierz charakterystykę, z której można wyznaczyć prąd wyjściowy bramki w stanie wysokim przy zwarciu do masy:
</div>
<div class="dobra_odpowiedz"><li>wyjściowa charakterystyka prądowo-napięciowa dla bramki w stanie wysokim
</li></div>
<div class="zla_odpowiedz"><li>przejściowa charakterystyka napięciowa
</li></div>
<div class="zla_odpowiedz"><li>wejściowa charakterystyka prądowo-napięciowa
</li></div>
<div class="zla_odpowiedz"><li>wyjściowa charakterystyka prądowo-napięciowa dla bramki w stanie niskim</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\129.txt</div><div class="tresc_pytania">(NIEPOTWIERDZONE) Napięciowa charakterystyka przejściowa bramki logicznej przecina się z prostą o nachyleniu jednostkowym w 3 punktach. Punkty te ...
</div>
<div class="zla_odpowiedz"><li>wyznaczają dopuszczalne zakresy napięć dla zera i jedynki logicznej na WE bramki
</li></div>
<div class="zla_odpowiedz"><li>wyznaczają napięcia WE/WY, które ustalają się w łańcuchu kaskadowo połączonych bramek tego typu
</li></div>
<div class="dobra_odpowiedz"><li>wyznaczają dopuszczalne zakresy napięć dla zera i jedynki logicznej zarówno na WE, jak i na WY bramki
</li></div>
<div class="zla_odpowiedz"><li>wyznaczają dopuszczalne zakresy napięć dla zera i jedynki logicznej na WY bramki</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\130.txt</div><div class="tresc_pytania">(NIEPOTWIERDZONE) Pewien układ sekwencyjny został zaprogramowany w układzie rodziny XC9500 i jego przerzutniki przełączają się w takt jednego globalnego sygnału zegarowego. Jego czas przełączania sie widziany na wyprowadzeniach ( od pin GCK do pin I/O) zalezy m.in. od …
</div>
<div class="zla_odpowiedz"><li>czasu propagacji wewnętrznych sprzężeń zwrotnych (Tf)
</li></div>
<div class="zla_odpowiedz"><li>czasu propagacji wejściowego bufora globalnych linii set/reset (Tgsr)
</li></div>
<div class="zla_odpowiedz"><li>czasu propagacji wejściowego bufora danych (Tin)
</li></div>
<div class="dobra_odpowiedz"><li>czasu propagacji wyjściowego bufora danych (Tout)</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\131.txt</div><div class="tresc_pytania">(NIEPOTWIERDZONE) Pewien układ scalony zawiera przerzutniki typu D o niezerowym czasie podtrzymania (hold), którego port (Clk, D, Q) są dołączone do wyprowadzeń zewnętrznych obudowy poprzez bufory. Aby uzyskać zerowy czas podtrzymania sygnału pinD, wzgledem pinClk, należy:
</div>
<div class="zla_odpowiedz"><li>uzyskać opóźnienie ścieżce pinD mniejsze niż w pinC o czas podtrzymania przerzutnika
</li></div>
<div class="zla_odpowiedz"><li>uzyskać opóźnienie ścieżce pinD mniejsze niż w pinC o czas ustawienia przerzutnika
</li></div>
<div class="zla_odpowiedz"><li>uzyskać opóźnienie ścieżce pinD większe niż w pinC o czas ustawienia przerzutnika
</li></div>
<div class="dobra_odpowiedz"><li>uzyskać opóźnienie ścieżce pinD większe niż w pinC o czas podtrzymania przerzutnika</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\132.txt</div><div class="tresc_pytania">(NIEPOTWIERDZONE) W pewnym projekcie zaimplementowanym w układzie Spartan-3E występuje jeden globalny sygnał zegarowy o częstotliwości 100MHz, a sieć jego dystrybucji ma łączny czas propagacji 16ns. Które opóźnienia linii DLL poprawnie je skompensują? Wybierz jedną z poniższych opcji.
</div>
<div class="zla_odpowiedz"><li>np. 16ns
</li></div>
<div class="zla_odpowiedz"><li>np. 4ns i 6ns
</li></div>
<div class="zla_odpowiedz"><li>np. 6ns
</li></div>
<div class="dobra_odpowiedz"><li>np. 4ns i 24ns</li></div>
</div><div class="pytanie"><div class="nazwaPytania">\133.txt</div><div class="tresc_pytania">W układzie Virtex-5 generator funkcji logicznej LUT odpowiada wprost elementowi . . .
</div>
<div class="dobra_odpowiedz"><li>ROM64X1
</li></div>
<div class="zla_odpowiedz"><li>ROM32X1
</li></div>
<div class="zla_odpowiedz"><li>RAM32X1S
</li></div>
<div class="zla_odpowiedz"><li>RAM64X1D</li></div>
</div>