<!doctype html><html lang=en dir=auto><head><meta charset=utf-8><meta http-equiv=X-UA-Compatible content="IE=edge"><meta name=viewport content="width=device-width,initial-scale=1,shrink-to-fit=no"><meta name=robots content="index, follow"><title>十一月工作月更 | xyenchi's blog</title><meta name=keywords content><meta name=description content='社区活动
参加宁夏理工的 RISC-V 校园行。宁夏理工的社区氛围不错，不愧是之前举办过安同校园行的学校。
分享过程中发现不乏大一新生来参加活动，Slides 加入更多内容的决定是对的。后续可能更新一些如何区分指令集架构，放入教程链接。
参加应急管理大学 RISC-V 校园行，没啥活力，结束后有签到领学分环节。
RIF
还是需要看 IEEE 754 获取一些前置知识，之前调用 roundToInt 函数的方法不对。fadd函数里面还套了一层。
在 RIF 的头文件中使用函数改写 softfloat_roundingMode 即可。
vrgather
当 vlen = 128 bit，sew = 64 bit时，因为进行测试设置的 vl 是5，vlmax = 2，小于 vl，所以 vsetvl 指令一直非法，vl 没有设置成功，intrinsic 的 c 测例
中多进行了循环。
在我看来别的指令也应该收到影响，但是由于复用 spike 头文件中并没有与 i 相关的展开，掩盖了这一可能的问题，但也可能是我没想清楚，等待复议。
spike
template<class T> T& vectorUnit_t::elt(reg_t vReg, reg_t n, bool UNUSED is_write) {
  assert(vsew != 0);
  assert((VLEN >> 3)/sizeof(T) > 0);
  reg_t elts_per_reg = (VLEN >> 3) / (sizeof(T));
  vReg += n / elts_per_reg;
  n = n % elts_per_reg;
#ifdef WORDS_BIGENDIAN
  // "V" spec 0.7.1 requires lower indices to map to lower significant
  // bits when changing SEW, thus we need to index from the end on BE.
  n ^= elts_per_reg - 1;
#endif
  reg_referenced[vReg] = 1;

  if (unlikely(p->get_log_commits_enabled() && is_write))
    p->get_state()->log_reg_write[((vReg) << 4) | 2] = {0, 0};

  T *regStart = (T*)((char*)reg_file + vReg * (VLEN >> 3));
  return regStart[n];
}
Spike的实现建立在模拟器本身需要找到向量寄存器的位置，但 RIF 并不需要。所以简化为以下函数模板：'><meta name=author content="xyenchi"><link rel=canonical href=https://xyenchi.github.io/nonsence/202511/><link crossorigin=anonymous href=/assets/css/stylesheet.2211ca3164be7830024f6aad2b3a2e520843a64f8f048445c3401c1249aa051d.css integrity="sha256-IhHKMWS+eDACT2qtKzouUghDpk+PBIRFw0AcEkmqBR0=" rel="preload stylesheet" as=style><link rel=icon href=https://xyenchi.github.io/favicon.ico><link rel=icon type=image/png sizes=16x16 href=https://xyenchi.github.io/favicon-16x16.png><link rel=icon type=image/png sizes=32x32 href=https://xyenchi.github.io/favicon-32x32.png><link rel=apple-touch-icon href=https://xyenchi.github.io/apple-touch-icon.png><link rel=mask-icon href=https://xyenchi.github.io/safari-pinned-tab.svg><meta name=theme-color content="#2e2e33"><meta name=msapplication-TileColor content="#2e2e33"><link rel=alternate hreflang=en href=https://xyenchi.github.io/nonsence/202511/><noscript><style>#theme-toggle,.top-link{display:none}</style><style>@media(prefers-color-scheme:dark){:root{--theme:rgb(29, 30, 32);--entry:rgb(46, 46, 51);--primary:rgb(218, 218, 219);--secondary:rgb(155, 156, 157);--tertiary:rgb(65, 66, 68);--content:rgb(196, 196, 197);--code-block-bg:rgb(46, 46, 51);--code-bg:rgb(55, 56, 62);--border:rgb(51, 51, 51)}.list{background:var(--theme)}.list:not(.dark)::-webkit-scrollbar-track{background:0 0}.list:not(.dark)::-webkit-scrollbar-thumb{border-color:var(--theme)}}</style></noscript><meta property="og:url" content="https://xyenchi.github.io/nonsence/202511/"><meta property="og:site_name" content="xyenchi's blog"><meta property="og:title" content="十一月工作月更"><meta property="og:description" content='社区活动 参加宁夏理工的 RISC-V 校园行。宁夏理工的社区氛围不错，不愧是之前举办过安同校园行的学校。
分享过程中发现不乏大一新生来参加活动，Slides 加入更多内容的决定是对的。后续可能更新一些如何区分指令集架构，放入教程链接。
参加应急管理大学 RISC-V 校园行，没啥活力，结束后有签到领学分环节。
RIF 还是需要看 IEEE 754 获取一些前置知识，之前调用 roundToInt 函数的方法不对。fadd函数里面还套了一层。
在 RIF 的头文件中使用函数改写 softfloat_roundingMode 即可。
vrgather 当 vlen = 128 bit，sew = 64 bit时，因为进行测试设置的 vl 是5，vlmax = 2，小于 vl，所以 vsetvl 指令一直非法，vl 没有设置成功，intrinsic 的 c 测例 中多进行了循环。
在我看来别的指令也应该收到影响，但是由于复用 spike 头文件中并没有与 i 相关的展开，掩盖了这一可能的问题，但也可能是我没想清楚，等待复议。
spike template<class T> T& vectorUnit_t::elt(reg_t vReg, reg_t n, bool UNUSED is_write) { assert(vsew != 0); assert((VLEN >> 3)/sizeof(T) > 0); reg_t elts_per_reg = (VLEN >> 3) / (sizeof(T)); vReg += n / elts_per_reg; n = n % elts_per_reg; #ifdef WORDS_BIGENDIAN // "V" spec 0.7.1 requires lower indices to map to lower significant // bits when changing SEW, thus we need to index from the end on BE. n ^= elts_per_reg - 1; #endif reg_referenced[vReg] = 1; if (unlikely(p->get_log_commits_enabled() && is_write)) p->get_state()->log_reg_write[((vReg) << 4) | 2] = {0, 0}; T *regStart = (T*)((char*)reg_file + vReg * (VLEN >> 3)); return regStart[n]; } Spike的实现建立在模拟器本身需要找到向量寄存器的位置，但 RIF 并不需要。所以简化为以下函数模板：'><meta property="og:locale" content="en"><meta property="og:type" content="article"><meta property="article:section" content="nonsence"><meta property="article:published_time" content="2025-11-15T11:30:03+00:00"><meta property="article:modified_time" content="2025-11-15T11:30:03+00:00"><meta property="og:image" content="https://xyenchi.github.io/%3Clink%20or%20path%20of%20image%20for%20opengraph,%20twitter-cards%3E"><meta name=twitter:card content="summary_large_image"><meta name=twitter:image content="https://xyenchi.github.io/%3Clink%20or%20path%20of%20image%20for%20opengraph,%20twitter-cards%3E"><meta name=twitter:title content="十一月工作月更"><meta name=twitter:description content='社区活动
参加宁夏理工的 RISC-V 校园行。宁夏理工的社区氛围不错，不愧是之前举办过安同校园行的学校。
分享过程中发现不乏大一新生来参加活动，Slides 加入更多内容的决定是对的。后续可能更新一些如何区分指令集架构，放入教程链接。
参加应急管理大学 RISC-V 校园行，没啥活力，结束后有签到领学分环节。
RIF
还是需要看 IEEE 754 获取一些前置知识，之前调用 roundToInt 函数的方法不对。fadd函数里面还套了一层。
在 RIF 的头文件中使用函数改写 softfloat_roundingMode 即可。
vrgather
当 vlen = 128 bit，sew = 64 bit时，因为进行测试设置的 vl 是5，vlmax = 2，小于 vl，所以 vsetvl 指令一直非法，vl 没有设置成功，intrinsic 的 c 测例
中多进行了循环。
在我看来别的指令也应该收到影响，但是由于复用 spike 头文件中并没有与 i 相关的展开，掩盖了这一可能的问题，但也可能是我没想清楚，等待复议。
spike
template<class T> T& vectorUnit_t::elt(reg_t vReg, reg_t n, bool UNUSED is_write) {
  assert(vsew != 0);
  assert((VLEN >> 3)/sizeof(T) > 0);
  reg_t elts_per_reg = (VLEN >> 3) / (sizeof(T));
  vReg += n / elts_per_reg;
  n = n % elts_per_reg;
#ifdef WORDS_BIGENDIAN
  // "V" spec 0.7.1 requires lower indices to map to lower significant
  // bits when changing SEW, thus we need to index from the end on BE.
  n ^= elts_per_reg - 1;
#endif
  reg_referenced[vReg] = 1;

  if (unlikely(p->get_log_commits_enabled() && is_write))
    p->get_state()->log_reg_write[((vReg) << 4) | 2] = {0, 0};

  T *regStart = (T*)((char*)reg_file + vReg * (VLEN >> 3));
  return regStart[n];
}
Spike的实现建立在模拟器本身需要找到向量寄存器的位置，但 RIF 并不需要。所以简化为以下函数模板：'><script type=application/ld+json>{"@context":"https://schema.org","@type":"BreadcrumbList","itemListElement":[{"@type":"ListItem","position":1,"name":"Nonsences","item":"https://xyenchi.github.io/nonsence/"},{"@type":"ListItem","position":2,"name":"十一月工作月更","item":"https://xyenchi.github.io/nonsence/202511/"}]}</script><script type=application/ld+json>{"@context":"https://schema.org","@type":"BlogPosting","headline":"十一月工作月更","name":"十一月工作月更","description":"社区活动 参加宁夏理工的 RISC-V 校园行。宁夏理工的社区氛围不错，不愧是之前举办过安同校园行的学校。\n分享过程中发现不乏大一新生来参加活动，Slides 加入更多内容的决定是对的。后续可能更新一些如何区分指令集架构，放入教程链接。\n参加应急管理大学 RISC-V 校园行，没啥活力，结束后有签到领学分环节。\nRIF 还是需要看 IEEE 754 获取一些前置知识，之前调用 roundToInt 函数的方法不对。fadd函数里面还套了一层。\n在 RIF 的头文件中使用函数改写 softfloat_roundingMode 即可。\nvrgather 当 vlen = 128 bit，sew = 64 bit时，因为进行测试设置的 vl 是5，vlmax = 2，小于 vl，所以 vsetvl 指令一直非法，vl 没有设置成功，intrinsic 的 c 测例 中多进行了循环。\n在我看来别的指令也应该收到影响，但是由于复用 spike 头文件中并没有与 i 相关的展开，掩盖了这一可能的问题，但也可能是我没想清楚，等待复议。\nspike template\u0026lt;class T\u0026gt; T\u0026amp; vectorUnit_t::elt(reg_t vReg, reg_t n, bool UNUSED is_write) { assert(vsew != 0); assert((VLEN \u0026gt;\u0026gt; 3)/sizeof(T) \u0026gt; 0); reg_t elts_per_reg = (VLEN \u0026gt;\u0026gt; 3) / (sizeof(T)); vReg += n / elts_per_reg; n = n % elts_per_reg; #ifdef WORDS_BIGENDIAN // \u0026#34;V\u0026#34; spec 0.7.1 requires lower indices to map to lower significant // bits when changing SEW, thus we need to index from the end on BE. n ^= elts_per_reg - 1; #endif reg_referenced[vReg] = 1; if (unlikely(p-\u0026gt;get_log_commits_enabled() \u0026amp;\u0026amp; is_write)) p-\u0026gt;get_state()-\u0026gt;log_reg_write[((vReg) \u0026lt;\u0026lt; 4) | 2] = {0, 0}; T *regStart = (T*)((char*)reg_file + vReg * (VLEN \u0026gt;\u0026gt; 3)); return regStart[n]; } Spike的实现建立在模拟器本身需要找到向量寄存器的位置，但 RIF 并不需要。所以简化为以下函数模板：\n","keywords":[],"articleBody":"社区活动 参加宁夏理工的 RISC-V 校园行。宁夏理工的社区氛围不错，不愧是之前举办过安同校园行的学校。\n分享过程中发现不乏大一新生来参加活动，Slides 加入更多内容的决定是对的。后续可能更新一些如何区分指令集架构，放入教程链接。\n参加应急管理大学 RISC-V 校园行，没啥活力，结束后有签到领学分环节。\nRIF 还是需要看 IEEE 754 获取一些前置知识，之前调用 roundToInt 函数的方法不对。fadd函数里面还套了一层。\n在 RIF 的头文件中使用函数改写 softfloat_roundingMode 即可。\nvrgather 当 vlen = 128 bit，sew = 64 bit时，因为进行测试设置的 vl 是5，vlmax = 2，小于 vl，所以 vsetvl 指令一直非法，vl 没有设置成功，intrinsic 的 c 测例 中多进行了循环。\n在我看来别的指令也应该收到影响，但是由于复用 spike 头文件中并没有与 i 相关的展开，掩盖了这一可能的问题，但也可能是我没想清楚，等待复议。\nspike template\u003cclass T\u003e T\u0026 vectorUnit_t::elt(reg_t vReg, reg_t n, bool UNUSED is_write) { assert(vsew != 0); assert((VLEN \u003e\u003e 3)/sizeof(T) \u003e 0); reg_t elts_per_reg = (VLEN \u003e\u003e 3) / (sizeof(T)); vReg += n / elts_per_reg; n = n % elts_per_reg; #ifdef WORDS_BIGENDIAN // \"V\" spec 0.7.1 requires lower indices to map to lower significant // bits when changing SEW, thus we need to index from the end on BE. n ^= elts_per_reg - 1; #endif reg_referenced[vReg] = 1; if (unlikely(p-\u003eget_log_commits_enabled() \u0026\u0026 is_write)) p-\u003eget_state()-\u003elog_reg_write[((vReg) \u003c\u003c 4) | 2] = {0, 0}; T *regStart = (T*)((char*)reg_file + vReg * (VLEN \u003e\u003e 3)); return regStart[n]; } Spike的实现建立在模拟器本身需要找到向量寄存器的位置，但 RIF 并不需要。所以简化为以下函数模板：\ntemplate \u003cclass T\u003e T\u0026 elt(void* vReg, uint64_t n, bool is_write = false) { T* vRegPtr = reinterpret_cast\u003cT*\u003e(vReg); return vRegPtr[n]; } 传入 void 指针和第几个元素，根据对应的 sew 返回数组元素。\n在编译阶段，头文件 switch 的 case 全部都会进行判断，所以需要 void 指针。\n","wordCount":"183","inLanguage":"en","image":"https://xyenchi.github.io/%3Clink%20or%20path%20of%20image%20for%20opengraph,%20twitter-cards%3E","datePublished":"2025-11-15T11:30:03Z","dateModified":"2025-11-15T11:30:03Z","author":{"@type":"Person","name":"xyenchi"},"mainEntityOfPage":{"@type":"WebPage","@id":"https://xyenchi.github.io/nonsence/202511/"},"publisher":{"@type":"Organization","name":"xyenchi's blog","logo":{"@type":"ImageObject","url":"https://xyenchi.github.io/favicon.ico"}}}</script></head><body id=top><script>localStorage.getItem("pref-theme")==="dark"?document.body.classList.add("dark"):localStorage.getItem("pref-theme")==="light"?document.body.classList.remove("dark"):window.matchMedia("(prefers-color-scheme: dark)").matches&&document.body.classList.add("dark")</script><header class=header><nav class=nav><div class=logo><a href=https://xyenchi.github.io/ accesskey=h title="xyenchi's blog (Alt + H)">xyenchi's blog</a><div class=logo-switches><button id=theme-toggle accesskey=t title="(Alt + T)" aria-label="Toggle theme">
<svg id="moon" width="24" height="18" viewBox="0 0 24 24" fill="none" stroke="currentColor" stroke-width="2" stroke-linecap="round" stroke-linejoin="round"><path d="M21 12.79A9 9 0 1111.21 3 7 7 0 0021 12.79z"/></svg>
<svg id="sun" width="24" height="18" viewBox="0 0 24 24" fill="none" stroke="currentColor" stroke-width="2" stroke-linecap="round" stroke-linejoin="round"><circle cx="12" cy="12" r="5"/><line x1="12" y1="1" x2="12" y2="3"/><line x1="12" y1="21" x2="12" y2="23"/><line x1="4.22" y1="4.22" x2="5.64" y2="5.64"/><line x1="18.36" y1="18.36" x2="19.78" y2="19.78"/><line x1="1" y1="12" x2="3" y2="12"/><line x1="21" y1="12" x2="23" y2="12"/><line x1="4.22" y1="19.78" x2="5.64" y2="18.36"/><line x1="18.36" y1="5.64" x2="19.78" y2="4.22"/></svg></button></div></div><ul id=menu><li><a href=https://xyenchi.github.io/posts/ title=Posts><span>Posts</span></a></li><li><a href=https://xyenchi.github.io/record/ title=Record><span>Record</span></a></li><li><a href=https://xyenchi.github.io/perf/ title=Perf><span>Perf</span></a></li><li><a href=https://xyenchi.github.io/note/ title=Note><span>Note</span></a></li><li><a href=https://xyenchi.github.io/nonsence/ title=Nonsence><span>Nonsence</span></a></li><li><a href=https://xyenchi.github.io/novel/ title=Novel><span>Novel</span></a></li><li><a href=https://xyenchi.github.io/about/ title=About><span>About</span></a></li><li><a href=https://xyenchi.github.io/friends/ title=Friends><span>Friends</span></a></li></ul></nav></header><main class=main><article class=post-single><header class=post-header><h1 class="post-title entry-hint-parent">十一月工作月更</h1><div class=post-meta><span title='2025-11-15 11:30:03 +0000 UTC'>November 15, 2025</span>&nbsp;·&nbsp;1 min&nbsp;·&nbsp;183 words&nbsp;·&nbsp;xyenchi</div></header><div class=post-content><h3 id=社区活动>社区活动<a hidden class=anchor aria-hidden=true href=#社区活动>#</a></h3><p>参加宁夏理工的 RISC-V 校园行。宁夏理工的社区氛围不错，不愧是之前举办过安同校园行的学校。<br>分享过程中发现不乏大一新生来参加活动，Slides 加入更多内容的决定是对的。后续可能更新一些如何区分指令集架构，放入教程链接。<br>参加应急管理大学 RISC-V 校园行，没啥活力，结束后有签到领学分环节。</p><h3 id=rif>RIF<a hidden class=anchor aria-hidden=true href=#rif>#</a></h3><p>还是需要看 IEEE 754 获取一些前置知识，之前调用 roundToInt 函数的方法不对。fadd函数里面还套了一层。<br>在 RIF 的头文件中使用函数改写 softfloat_roundingMode 即可。</p><h4 id=vrgather>vrgather<a hidden class=anchor aria-hidden=true href=#vrgather>#</a></h4><p>当 vlen = 128 bit，sew = 64 bit时，因为进行测试设置的 vl 是5，vlmax = 2，小于 vl，所以 vsetvl 指令一直非法，vl 没有设置成功，intrinsic 的 c 测例
中多进行了循环。<br>在我看来别的指令也应该收到影响，但是由于复用 spike 头文件中并没有与 i 相关的展开，掩盖了这一可能的问题，但也可能是我没想清楚，等待复议。</p><h4 id=spike>spike<a hidden class=anchor aria-hidden=true href=#spike>#</a></h4><div class=highlight><pre tabindex=0 class=chroma><code class=language-C++ data-lang=C++><span class=line><span class=cl><span class=k>template</span><span class=o>&lt;</span><span class=k>class</span> <span class=nc>T</span><span class=o>&gt;</span> <span class=n>T</span><span class=o>&amp;</span> <span class=n>vectorUnit_t</span><span class=o>::</span><span class=n>elt</span><span class=p>(</span><span class=n>reg_t</span> <span class=n>vReg</span><span class=p>,</span> <span class=n>reg_t</span> <span class=n>n</span><span class=p>,</span> <span class=kt>bool</span> <span class=n>UNUSED</span> <span class=n>is_write</span><span class=p>)</span> <span class=p>{</span>
</span></span><span class=line><span class=cl>  <span class=n>assert</span><span class=p>(</span><span class=n>vsew</span> <span class=o>!=</span> <span class=mi>0</span><span class=p>);</span>
</span></span><span class=line><span class=cl>  <span class=n>assert</span><span class=p>((</span><span class=n>VLEN</span> <span class=o>&gt;&gt;</span> <span class=mi>3</span><span class=p>)</span><span class=o>/</span><span class=k>sizeof</span><span class=p>(</span><span class=n>T</span><span class=p>)</span> <span class=o>&gt;</span> <span class=mi>0</span><span class=p>);</span>
</span></span><span class=line><span class=cl>  <span class=n>reg_t</span> <span class=n>elts_per_reg</span> <span class=o>=</span> <span class=p>(</span><span class=n>VLEN</span> <span class=o>&gt;&gt;</span> <span class=mi>3</span><span class=p>)</span> <span class=o>/</span> <span class=p>(</span><span class=k>sizeof</span><span class=p>(</span><span class=n>T</span><span class=p>));</span>
</span></span><span class=line><span class=cl>  <span class=n>vReg</span> <span class=o>+=</span> <span class=n>n</span> <span class=o>/</span> <span class=n>elts_per_reg</span><span class=p>;</span>
</span></span><span class=line><span class=cl>  <span class=n>n</span> <span class=o>=</span> <span class=n>n</span> <span class=o>%</span> <span class=n>elts_per_reg</span><span class=p>;</span>
</span></span><span class=line><span class=cl><span class=cp>#ifdef WORDS_BIGENDIAN
</span></span></span><span class=line><span class=cl>  <span class=c1>// &#34;V&#34; spec 0.7.1 requires lower indices to map to lower significant
</span></span></span><span class=line><span class=cl>  <span class=c1>// bits when changing SEW, thus we need to index from the end on BE.
</span></span></span><span class=line><span class=cl>  <span class=n>n</span> <span class=o>^=</span> <span class=n>elts_per_reg</span> <span class=o>-</span> <span class=mi>1</span><span class=p>;</span>
</span></span><span class=line><span class=cl><span class=cp>#endif
</span></span></span><span class=line><span class=cl>  <span class=n>reg_referenced</span><span class=p>[</span><span class=n>vReg</span><span class=p>]</span> <span class=o>=</span> <span class=mi>1</span><span class=p>;</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl>  <span class=k>if</span> <span class=p>(</span><span class=n>unlikely</span><span class=p>(</span><span class=n>p</span><span class=o>-&gt;</span><span class=n>get_log_commits_enabled</span><span class=p>()</span> <span class=o>&amp;&amp;</span> <span class=n>is_write</span><span class=p>))</span>
</span></span><span class=line><span class=cl>    <span class=n>p</span><span class=o>-&gt;</span><span class=n>get_state</span><span class=p>()</span><span class=o>-&gt;</span><span class=n>log_reg_write</span><span class=p>[((</span><span class=n>vReg</span><span class=p>)</span> <span class=o>&lt;&lt;</span> <span class=mi>4</span><span class=p>)</span> <span class=o>|</span> <span class=mi>2</span><span class=p>]</span> <span class=o>=</span> <span class=p>{</span><span class=mi>0</span><span class=p>,</span> <span class=mi>0</span><span class=p>};</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl>  <span class=n>T</span> <span class=o>*</span><span class=n>regStart</span> <span class=o>=</span> <span class=p>(</span><span class=n>T</span><span class=o>*</span><span class=p>)((</span><span class=kt>char</span><span class=o>*</span><span class=p>)</span><span class=n>reg_file</span> <span class=o>+</span> <span class=n>vReg</span> <span class=o>*</span> <span class=p>(</span><span class=n>VLEN</span> <span class=o>&gt;&gt;</span> <span class=mi>3</span><span class=p>));</span>
</span></span><span class=line><span class=cl>  <span class=k>return</span> <span class=n>regStart</span><span class=p>[</span><span class=n>n</span><span class=p>];</span>
</span></span><span class=line><span class=cl><span class=p>}</span>
</span></span></code></pre></div><p>Spike的实现建立在模拟器本身需要找到向量寄存器的位置，但 RIF 并不需要。所以简化为以下函数模板：</p><div class=highlight><pre tabindex=0 class=chroma><code class=language-C++ data-lang=C++><span class=line><span class=cl><span class=k>template</span> <span class=o>&lt;</span><span class=k>class</span> <span class=nc>T</span><span class=o>&gt;</span> <span class=n>T</span><span class=o>&amp;</span> <span class=n>elt</span><span class=p>(</span><span class=kt>void</span><span class=o>*</span> <span class=n>vReg</span><span class=p>,</span> <span class=kt>uint64_t</span> <span class=n>n</span><span class=p>,</span> <span class=kt>bool</span> <span class=n>is_write</span> <span class=o>=</span> <span class=nb>false</span><span class=p>)</span> <span class=p>{</span>
</span></span><span class=line><span class=cl>	<span class=n>T</span><span class=o>*</span> <span class=n>vRegPtr</span> <span class=o>=</span> <span class=k>reinterpret_cast</span><span class=o>&lt;</span><span class=n>T</span><span class=o>*&gt;</span><span class=p>(</span><span class=n>vReg</span><span class=p>);</span>
</span></span><span class=line><span class=cl>	<span class=k>return</span> <span class=n>vRegPtr</span><span class=p>[</span><span class=n>n</span><span class=p>];</span>
</span></span><span class=line><span class=cl><span class=p>}</span>
</span></span></code></pre></div><p>传入 void 指针和第几个元素，根据对应的 sew 返回数组元素。<br>在编译阶段，头文件 switch 的 case 全部都会进行判断，所以需要 void 指针。</p></div><footer class=post-footer><ul class=post-tags></ul></footer></article></main><footer class=footer><span>&copy; 2026 <a href=https://xyenchi.github.io/>xyenchi's blog</a></span> ·
<span>Powered by
<a href=https://gohugo.io/ rel="noopener noreferrer" target=_blank>Hugo</a> &
<a href=https://github.com/adityatelange/hugo-PaperMod/ rel=noopener target=_blank>PaperMod</a></span></footer><a href=#top aria-label="go to top" title="Go to Top (Alt + G)" class=top-link id=top-link accesskey=g><svg viewBox="0 0 12 6" fill="currentColor"><path d="M12 6H0l6-6z"/></svg>
</a><script>let menu=document.getElementById("menu");menu&&(menu.scrollLeft=localStorage.getItem("menu-scroll-position"),menu.onscroll=function(){localStorage.setItem("menu-scroll-position",menu.scrollLeft)}),document.querySelectorAll('a[href^="#"]').forEach(e=>{e.addEventListener("click",function(e){e.preventDefault();var t=this.getAttribute("href").substr(1);window.matchMedia("(prefers-reduced-motion: reduce)").matches?document.querySelector(`[id='${decodeURIComponent(t)}']`).scrollIntoView():document.querySelector(`[id='${decodeURIComponent(t)}']`).scrollIntoView({behavior:"smooth"}),t==="top"?history.replaceState(null,null," "):history.pushState(null,null,`#${t}`)})})</script><script>var mybutton=document.getElementById("top-link");window.onscroll=function(){document.body.scrollTop>800||document.documentElement.scrollTop>800?(mybutton.style.visibility="visible",mybutton.style.opacity="1"):(mybutton.style.visibility="hidden",mybutton.style.opacity="0")}</script><script>document.getElementById("theme-toggle").addEventListener("click",()=>{document.body.className.includes("dark")?(document.body.classList.remove("dark"),localStorage.setItem("pref-theme","light")):(document.body.classList.add("dark"),localStorage.setItem("pref-theme","dark"))})</script><script>document.querySelectorAll("pre > code").forEach(e=>{const n=e.parentNode.parentNode,t=document.createElement("button");t.classList.add("copy-code"),t.innerHTML="copy";function s(){t.innerHTML="copied!",setTimeout(()=>{t.innerHTML="copy"},2e3)}t.addEventListener("click",t=>{if("clipboard"in navigator){navigator.clipboard.writeText(e.textContent),s();return}const n=document.createRange();n.selectNodeContents(e);const o=window.getSelection();o.removeAllRanges(),o.addRange(n);try{document.execCommand("copy"),s()}catch{}o.removeRange(n)}),n.classList.contains("highlight")?n.appendChild(t):n.parentNode.firstChild==n||(e.parentNode.parentNode.parentNode.parentNode.parentNode.nodeName=="TABLE"?e.parentNode.parentNode.parentNode.parentNode.parentNode.appendChild(t):e.parentNode.appendChild(t))})</script></body></html>