---
lang: es
---
# Recursos

En esta sección se encuentran diferentes documentos en formato PDF
como también enlaces de consulta de manera general para el diseño
de sistemas digitales.

* [Verilog-Intro.pdf](./Verilog-Intro.pdf): Se trata de una introducción práctica
en español a la descripción de circuitos tanto secuenciales como
combinacionales en lenguaje verilog.
* [Verilog_Tutorial_v1.pdf](./Verilog_Tutorial_v1.pdf): Plante el uso de Verilog
para el diseño de sistemas digitales prestando atención en la descripción
jerárquica, procesos, creación de testbench, memorias, uso de parámetros,
sentencias de preprocesamiento.
* [Notas de electrónica
digital](https://codeberg.org/johnnycubides/digital-electronics-i-book/releases/download/v0.1/book.pdf):
Se trata de un documento pdf que explica el flujo de diseño con herramientas
opensource, explica sobre simulaciones y diseño jerárquico.
* [Gtkwave manual.pdf](./gtkwave.pdf): Este es el manual de uso para gtkwave (herramienta
para ver las formas de onda). Aunque a través de ejemplos en vídeo se puede
hacer uso de esta herramienta, es importante tener la documentación para
conocer las diferentes posibilidades.
* [Yosys Manual.pdf](./yosyshq-readthedocs-io-yosys-en-latest.pdf): Esta
herramienta creada por Clare Wolf, es el pilar fundamental para la sistesis de
diseños digitales en FPGA de manera opensource, el manual técnico plantea
diferentes maneras de aprovechar los resultados, para probar código Verilog.
* [Guía de diseño RTL](https://www.wevolver.com/article/rtl-design-a-comprehensive-guide-to-unlocking-the-power-of-register-transfer-level-design)
* [RTL introduction](https://classes.engineering.wustl.edu/2006/fall/jee2600/rtl/rtl.html)
