TimeQuest Timing Analyzer report for alu2
Sun Dec  2 16:33:49 2018
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; alu2                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 171.97 MHz ; 171.97 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.815 ; -715.556           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.310 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -335.696                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -4.815 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 5.748      ;
; -4.783 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.330     ; 5.448      ;
; -4.714 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.317     ; 5.392      ;
; -4.641 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[8]  ; clk          ; clk         ; 1.000        ; -0.321     ; 5.315      ;
; -4.575 ; i3reg:a11|B_outreg[0]                                                                         ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.055     ; 5.515      ;
; -4.555 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[2]  ; clk          ; clk         ; 1.000        ; -0.330     ; 5.220      ;
; -4.538 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.330     ; 5.203      ;
; -4.526 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 5.459      ;
; -4.522 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.327     ; 5.190      ;
; -4.459 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[5]  ; clk          ; clk         ; 1.000        ; -0.328     ; 5.126      ;
; -4.420 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[11] ; clk          ; clk         ; 1.000        ; 0.037      ; 5.452      ;
; -4.420 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[11] ; clk          ; clk         ; 1.000        ; 0.037      ; 5.452      ;
; -4.412 ; i3reg:a11|se16reg[1]                                                                          ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.062     ; 5.345      ;
; -4.406 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[6]  ; clk          ; clk         ; 1.000        ; -0.330     ; 5.071      ;
; -4.383 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 5.316      ;
; -4.380 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.068     ; 5.307      ;
; -4.368 ; i2reg:a7|rf_a1reg[2]                                                                          ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 5.302      ;
; -4.358 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.327     ; 5.026      ;
; -4.350 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 5.283      ;
; -4.336 ; i3reg:a11|B_outreg[3]                                                                         ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.066     ; 5.265      ;
; -4.331 ; i3reg:a11|EX_cont_outreg[7]                                                                   ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.062     ; 5.264      ;
; -4.328 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 5.261      ;
; -4.315 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[14] ; clk          ; clk         ; 1.000        ; 0.002      ; 5.312      ;
; -4.314 ; i4reg:a20|dest_outreg[1]                                                                      ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 5.248      ;
; -4.304 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[1]  ; clk          ; clk         ; 1.000        ; -0.320     ; 4.979      ;
; -4.284 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[15] ; clk          ; clk         ; 1.000        ; 0.296      ; 5.575      ;
; -4.280 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.330     ; 4.945      ;
; -4.276 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[14] ; clk          ; clk         ; 1.000        ; 0.261      ; 5.532      ;
; -4.274 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 5.207      ;
; -4.267 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[5]  ; clk          ; clk         ; 1.000        ; -0.330     ; 4.932      ;
; -4.245 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 5.178      ;
; -4.245 ; i3reg:a11|B_outreg[5]                                                                         ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.054     ; 5.186      ;
; -4.235 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[15] ; clk          ; clk         ; 1.000        ; 0.037      ; 5.267      ;
; -4.234 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.068     ; 5.161      ;
; -4.230 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.058     ; 5.167      ;
; -4.210 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 5.143      ;
; -4.200 ; i2reg:a7|rf_a2reg[1]                                                                          ; i1reg:a3|inter1reg[0]  ; clk          ; clk         ; 1.000        ; -0.070     ; 5.125      ;
; -4.187 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[12] ; clk          ; clk         ; 1.000        ; 0.290      ; 5.472      ;
; -4.182 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 5.116      ;
; -4.178 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[11] ; clk          ; clk         ; 1.000        ; 0.296      ; 5.469      ;
; -4.164 ; i4reg:a20|WB_contreg                                                                          ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 5.098      ;
; -4.158 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.058     ; 5.095      ;
; -4.152 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[11] ; clk          ; clk         ; 1.000        ; 0.305      ; 5.452      ;
; -4.141 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[9]  ; clk          ; clk         ; 1.000        ; -0.013     ; 5.123      ;
; -4.140 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[9]  ; clk          ; clk         ; 1.000        ; -0.013     ; 5.122      ;
; -4.137 ; i3reg:a11|B_outreg[4]                                                                         ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.055     ; 5.077      ;
; -4.137 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[12] ; clk          ; clk         ; 1.000        ; 0.022      ; 5.154      ;
; -4.130 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[1]  ; clk          ; clk         ; 1.000        ; -0.330     ; 4.795      ;
; -4.130 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[2]  ; clk          ; clk         ; 1.000        ; -0.320     ; 4.805      ;
; -4.129 ; mem2:a21|mem2_rtl_0_bypass[12]                                                                ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 5.061      ;
; -4.127 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[8]  ; clk          ; clk         ; 1.000        ; -0.053     ; 5.069      ;
; -4.124 ; i3reg:a11|B_outreg[1]                                                                         ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.062     ; 5.057      ;
; -4.124 ; mem2:a21|mem2_rtl_0_bypass[11]                                                                ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 5.056      ;
; -4.121 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 5.055      ;
; -4.120 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.068     ; 5.047      ;
; -4.118 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[10] ; clk          ; clk         ; 1.000        ; 0.003      ; 5.116      ;
; -4.118 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.068     ; 5.045      ;
; -4.116 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[13] ; clk          ; clk         ; 1.000        ; 0.266      ; 5.377      ;
; -4.110 ; i3reg:a11|B_outreg[2]                                                                         ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.063     ; 5.042      ;
; -4.098 ; i5reg:a22|i5_WBreg                                                                            ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 5.032      ;
; -4.094 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 5.027      ;
; -4.087 ; mem2:a21|mem2_rtl_0_bypass[7]                                                                 ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 5.019      ;
; -4.074 ; i5reg:a22|i5_destreg[0]                                                                       ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 5.008      ;
; -4.066 ; mem2:a21|mem2_rtl_0_bypass[5]                                                                 ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.998      ;
; -4.061 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 4.994      ;
; -4.060 ; i5reg:a22|i5_destreg[1]                                                                       ; i3reg:a11|B_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.058     ; 4.997      ;
; -4.056 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 4.990      ;
; -4.039 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 4.972      ;
; -4.039 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[15] ; clk          ; clk         ; 1.000        ; 0.305      ; 5.339      ;
; -4.029 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[9]  ; clk          ; clk         ; 1.000        ; 0.255      ; 5.279      ;
; -4.006 ; i3reg:a11|se16reg[0]                                                                          ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.062     ; 4.939      ;
; -3.998 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[15] ; clk          ; clk         ; 1.000        ; 0.296      ; 5.289      ;
; -3.990 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[14] ; clk          ; clk         ; 1.000        ; 0.261      ; 5.246      ;
; -3.987 ; i4reg:a20|dest_outreg[0]                                                                      ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 4.921      ;
; -3.987 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[11] ; clk          ; clk         ; 1.000        ; 0.296      ; 5.278      ;
; -3.985 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 4.918      ;
; -3.979 ; i4reg:a20|i4_validreg                                                                         ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.911      ;
; -3.968 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 4.901      ;
; -3.967 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[13] ; clk          ; clk         ; 1.000        ; 0.266      ; 5.228      ;
; -3.964 ; i5reg:a22|i5_destreg[1]                                                                       ; i3reg:a11|B_outreg[15] ; clk          ; clk         ; 1.000        ; 0.306      ; 5.265      ;
; -3.956 ; i5reg:a22|i5_destreg[1]                                                                       ; i3reg:a11|B_outreg[14] ; clk          ; clk         ; 1.000        ; 0.271      ; 5.222      ;
; -3.954 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[12] ; clk          ; clk         ; 1.000        ; 0.281      ; 5.230      ;
; -3.952 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[6]  ; clk          ; clk         ; 1.000        ; -0.003     ; 4.944      ;
; -3.941 ; i2reg:a7|rf_a2reg[0]                                                                          ; i1reg:a3|inter1reg[0]  ; clk          ; clk         ; 1.000        ; -0.070     ; 4.866      ;
; -3.939 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[7]  ; clk          ; clk         ; 1.000        ; 0.019      ; 4.953      ;
; -3.936 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[7]  ; clk          ; clk         ; 1.000        ; 0.019      ; 4.950      ;
; -3.936 ; i2reg:a7|rf_a1reg[2]                                                                          ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 4.870      ;
; -3.936 ; i5reg:a22|i5_destreg[2]                                                                       ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 4.870      ;
; -3.934 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[12] ; clk          ; clk         ; 1.000        ; 0.281      ; 5.210      ;
; -3.931 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 4.864      ;
; -3.930 ; mem2:a21|mem2_rtl_0_bypass[12]                                                                ; i3reg:a11|A_outreg[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 4.871      ;
; -3.928 ; i4reg:a20|WB_contreg                                                                          ; i3reg:a11|B_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.048     ; 4.875      ;
; -3.925 ; mem2:a21|mem2_rtl_0_bypass[11]                                                                ; i3reg:a11|A_outreg[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 4.866      ;
; -3.922 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[13] ; clk          ; clk         ; 1.000        ; 0.275      ; 5.192      ;
; -3.917 ; i4reg:a20|dest_outreg[2]                                                                      ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 4.851      ;
; -3.914 ; i5reg:a22|i5_destreg[1]                                                                       ; i3reg:a11|B_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.058     ; 4.851      ;
; -3.911 ; mem2:a21|mem2_rtl_0_bypass[12]                                                                ; i3reg:a11|B_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 4.846      ;
; -3.910 ; i5reg:a22|i5_destreg[1]                                                                       ; i3reg:a11|B_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.048     ; 4.857      ;
; -3.906 ; mem2:a21|mem2_rtl_0_bypass[11]                                                                ; i3reg:a11|B_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 4.841      ;
; -3.903 ; i2reg:a7|rf_a1reg[2]                                                                          ; i3reg:a11|A_outreg[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 4.837      ;
+--------+-----------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                            ;
+-------+--------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; i4reg:a20|W_outreg[14]         ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.387      ; 0.884      ;
; 0.321 ; i4reg:a20|W_outreg[4]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.394      ; 0.902      ;
; 0.358 ; i1reg:a3|inter1reg[18]         ; i1reg:a3|inter1reg[18]                                                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i1reg:a3|inter1reg[21]         ; i1reg:a3|inter1reg[21]                                                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i4reg:a20|W_outreg[11]         ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.381      ; 0.926      ;
; 0.358 ; i4reg:a20|W_outreg[15]         ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.381      ; 0.926      ;
; 0.373 ; i2reg:a7|i2_opcode_outreg[3]   ; i3reg:a11|EX_cont_outreg[5]                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.592      ;
; 0.393 ; i3reg:a11|MEM_cont_outreg[1]   ; i4reg:a20|MEM_contreg[1]                                                                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.612      ;
; 0.395 ; i3reg:a11|B_outreg[0]          ; i4reg:a20|W_outreg[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.403      ; 0.955      ;
; 0.401 ; i4reg:a20|W_outreg[4]          ; mem2:a21|mem2_rtl_0_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.620      ;
; 0.412 ; i2reg:a7|OR_cont_outreg[1]     ; i3reg:a11|se16reg[4]                                                                          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.631      ;
; 0.417 ; i2reg:a7|OR_cont_outreg[1]     ; i3reg:a11|se16reg[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.636      ;
; 0.427 ; i1reg:a3|inter1reg[21]         ; i2reg:a7|imm9reg[4]                                                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.646      ;
; 0.480 ; i2reg:a7|MEM_cont_outreg[1]    ; i3reg:a11|MEM_cont_outreg[1]                                                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.699      ;
; 0.485 ; i3reg:a11|B_outreg[10]         ; i4reg:a20|W_outreg[10]                                                                        ; clk          ; clk         ; 0.000        ; 0.076      ; 0.718      ;
; 0.507 ; i4reg:a20|W_outreg[13]         ; mem2:a21|mem2_rtl_0_bypass[39]                                                                ; clk          ; clk         ; 0.000        ; 0.076      ; 0.740      ;
; 0.513 ; i4reg:a20|W_outreg[8]          ; mem2:a21|mem2_rtl_0_bypass[29]                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.733      ;
; 0.519 ; i4reg:a20|W_outreg[11]         ; i3reg:a11|A_outreg[11]                                                                        ; clk          ; clk         ; 0.000        ; 0.428      ; 1.104      ;
; 0.519 ; i4reg:a20|W_outreg[7]          ; i3reg:a11|A_outreg[7]                                                                         ; clk          ; clk         ; 0.000        ; 0.428      ; 1.104      ;
; 0.520 ; i4reg:a20|L_outreg[2]          ; mem2:a21|mem2_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.739      ;
; 0.522 ; i4reg:a20|W_outreg[15]         ; i3reg:a11|A_outreg[15]                                                                        ; clk          ; clk         ; 0.000        ; 0.428      ; 1.107      ;
; 0.524 ; i4reg:a20|dest_outreg[1]       ; i5reg:a22|i5_destreg[1]                                                                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.743      ;
; 0.529 ; i4reg:a20|W_outreg[12]         ; i3reg:a11|A_outreg[12]                                                                        ; clk          ; clk         ; 0.000        ; 0.428      ; 1.114      ;
; 0.529 ; i4reg:a20|L_outreg[2]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.392      ; 1.108      ;
; 0.536 ; i3reg:a11|i3_d_outreg[2]       ; i4reg:a20|dest_outreg[2]                                                                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.755      ;
; 0.536 ; i4reg:a20|L_outreg[4]          ; mem2:a21|mem2_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.755      ;
; 0.538 ; i4reg:a20|dest_outreg[2]       ; i5reg:a22|i5_destreg[2]                                                                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.757      ;
; 0.544 ; i4reg:a20|W_outreg[1]          ; mem2:a21|mem2_rtl_0_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.763      ;
; 0.544 ; i3reg:a11|i3_d_outreg[1]       ; i4reg:a20|dest_outreg[1]                                                                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.763      ;
; 0.545 ; i3reg:a11|i3_d_outreg[0]       ; i4reg:a20|dest_outreg[0]                                                                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.764      ;
; 0.549 ; i4reg:a20|W_outreg[12]         ; mem2:a21|mem2_rtl_0_bypass[37]                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.768      ;
; 0.550 ; mem2:a21|mem2_rtl_0_bypass[21] ; i5reg:a22|i5_W2_outreg[4]                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.769      ;
; 0.550 ; i3reg:a11|B_outreg[13]         ; i4reg:a20|W_outreg[13]                                                                        ; clk          ; clk         ; 0.000        ; 0.076      ; 0.783      ;
; 0.551 ; mem2:a21|mem2_rtl_0_bypass[33] ; i5reg:a22|i5_W2_outreg[10]                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.770      ;
; 0.551 ; mem2:a21|mem2_rtl_0_bypass[29] ; i5reg:a22|i5_W2_outreg[8]                                                                     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.771      ;
; 0.551 ; i4reg:a20|W_outreg[8]          ; i5reg:a22|i5_W2_outreg[8]                                                                     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.771      ;
; 0.551 ; i4reg:a20|L_outreg[4]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.392      ; 1.130      ;
; 0.552 ; mem2:a21|mem2_rtl_0_bypass[41] ; i5reg:a22|i5_W2_outreg[14]                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.771      ;
; 0.552 ; mem2:a21|mem2_rtl_0_bypass[31] ; i5reg:a22|i5_W2_outreg[9]                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.771      ;
; 0.552 ; mem2:a21|mem2_rtl_0_bypass[27] ; i5reg:a22|i5_W2_outreg[7]                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.771      ;
; 0.552 ; i5reg:a22|i5_W2_outreg[3]      ; RegisterBank:a8|RAM[3][3]                                                                     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.772      ;
; 0.554 ; i5reg:a22|i5_W2_outreg[3]      ; RegisterBank:a8|RAM[2][3]                                                                     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.774      ;
; 0.560 ; penc:a5|treg[4]                ; penc:a5|treg[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.779      ;
; 0.561 ; i3reg:a11|B_outreg[1]          ; i4reg:a20|W_outreg[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.780      ;
; 0.562 ; penc:a5|treg[2]                ; penc:a5|treg[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.781      ;
; 0.562 ; i4reg:a20|W_outreg[8]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.137      ;
; 0.562 ; penc:a5|treg[4]                ; i2reg:a7|imm9reg[4]                                                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.781      ;
; 0.565 ; penc:a5|treg[2]                ; i2reg:a7|imm9reg[2]                                                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.784      ;
; 0.569 ; penc:a5|treg[1]                ; penc:a5|treg[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; penc:a5|treg[3]                ; penc:a5|treg[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.572 ; i4reg:a20|W_outreg[15]         ; mem2:a21|mem2_rtl_0_bypass[43]                                                                ; clk          ; clk         ; 0.000        ; 0.394      ; 1.123      ;
; 0.573 ; i4reg:a20|W_outreg[5]          ; i3reg:a11|A_outreg[5]                                                                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; i4reg:a20|W_outreg[2]          ; i3reg:a11|A_outreg[2]                                                                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; penc:a5|treg[5]                ; penc:a5|treg[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.575 ; i3reg:a11|B_outreg[4]          ; i4reg:a20|W_outreg[4]                                                                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.794      ;
; 0.576 ; i4reg:a20|W_outreg[3]          ; i3reg:a11|A_outreg[3]                                                                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.795      ;
; 0.577 ; i3reg:a11|valid_outreg         ; i4reg:a20|i4_validreg                                                                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.796      ;
; 0.580 ; i4reg:a20|W_outreg[6]          ; mem2:a21|mem2_rtl_0_bypass[25]                                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.799      ;
; 0.584 ; i4reg:a20|L_outreg[3]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.395      ; 1.166      ;
; 0.585 ; i1reg:a3|inter1reg[18]         ; i2reg:a7|i2_opcode_outreg[1]                                                                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.805      ;
; 0.585 ; i4reg:a20|W_outreg[12]         ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.396      ; 1.168      ;
; 0.587 ; mem2:a21|mem2_rtl_0_bypass[25] ; i5reg:a22|i5_W2_outreg[6]                                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.806      ;
; 0.587 ; mem2:a21|mem2_rtl_0_bypass[17] ; i5reg:a22|i5_W2_outreg[2]                                                                     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.807      ;
; 0.589 ; i4reg:a20|W_outreg[3]          ; mem2:a21|mem2_rtl_0_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.416      ; 1.162      ;
; 0.592 ; i4reg:a20|W_outreg[6]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.397      ; 1.176      ;
; 0.593 ; i1reg:a3|inter1reg[18]         ; i2reg:a7|imm9reg[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.813      ;
; 0.593 ; penc:a5|treg[0]                ; penc:a5|treg[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.812      ;
; 0.594 ; i4reg:a20|W_outreg[6]          ; i3reg:a11|A_outreg[6]                                                                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.813      ;
; 0.595 ; i4reg:a20|W_outreg[1]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.169      ;
; 0.599 ; i2reg:a7|OR_cont_outreg[1]     ; i3reg:a11|se16reg[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.818      ;
; 0.600 ; i4reg:a20|W_outreg[11]         ; mem2:a21|mem2_rtl_0_bypass[35]                                                                ; clk          ; clk         ; 0.000        ; 0.394      ; 1.151      ;
; 0.605 ; i1reg:a3|inter1reg[17]         ; i2reg:a7|WB_cont_outreg                                                                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.825      ;
; 0.606 ; i4reg:a20|W_outreg[7]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.400      ; 1.193      ;
; 0.615 ; i4reg:a20|W_outreg[2]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.397      ; 1.199      ;
; 0.619 ; i4reg:a20|W_outreg[12]         ; i3reg:a11|B_outreg[12]                                                                        ; clk          ; clk         ; 0.000        ; 0.428      ; 1.204      ;
; 0.622 ; i4reg:a20|W_outreg[15]         ; i3reg:a11|B_outreg[15]                                                                        ; clk          ; clk         ; 0.000        ; 0.428      ; 1.207      ;
; 0.622 ; i1reg:a3|inter1reg[17]         ; i1reg:a3|inter1reg[18]                                                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.841      ;
; 0.652 ; i4reg:a20|W_outreg[0]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.906      ;
; 0.653 ; i4reg:a20|W_outreg[10]         ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.904      ;
; 0.668 ; i4reg:a20|WB_contreg           ; i5reg:a22|i5_WBreg                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.887      ;
; 0.677 ; i4reg:a20|W_outreg[7]          ; mem2:a21|mem2_rtl_0_bypass[27]                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.897      ;
; 0.686 ; i3reg:a11|A_outreg[5]          ; i4reg:a20|L_outreg[5]                                                                         ; clk          ; clk         ; 0.000        ; 0.060      ; 0.903      ;
; 0.686 ; i2reg:a7|i2_opcode_outreg[2]   ; i3reg:a11|i3_opcode_outreg[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.905      ;
; 0.688 ; i4reg:a20|W_outreg[13]         ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.935      ;
; 0.690 ; i1reg:a3|inter1reg[26]         ; i2reg:a7|dest_outreg[0]                                                                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.910      ;
; 0.694 ; mem2:a21|mem2_rtl_0_bypass[35] ; i5reg:a22|i5_W2_outreg[11]                                                                    ; clk          ; clk         ; 0.000        ; -0.259     ; 0.592      ;
; 0.695 ; i4reg:a20|W_outreg[7]          ; i3reg:a11|B_outreg[7]                                                                         ; clk          ; clk         ; 0.000        ; 0.428      ; 1.280      ;
; 0.698 ; i4reg:a20|W_outreg[5]          ; mem2:a21|mem2_rtl_0_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; 0.427      ; 1.282      ;
; 0.703 ; i3reg:a11|B_outreg[8]          ; i4reg:a20|W_outreg[8]                                                                         ; clk          ; clk         ; 0.000        ; -0.259     ; 0.601      ;
; 0.708 ; i4reg:a20|W_outreg[12]         ; i5reg:a22|i5_W2_outreg[12]                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.927      ;
; 0.717 ; i4reg:a20|W_outreg[7]          ; i5reg:a22|i5_W2_outreg[7]                                                                     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.937      ;
; 0.719 ; i3reg:a11|A_outreg[2]          ; PC:a1|pc[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.060      ; 0.936      ;
; 0.721 ; i1reg:a3|inter1reg[21]         ; i1reg:a3|inter1reg[22]                                                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.940      ;
; 0.726 ; i4reg:a20|W_outreg[6]          ; i3reg:a11|B_outreg[6]                                                                         ; clk          ; clk         ; 0.000        ; 0.403      ; 1.286      ;
; 0.726 ; i2reg:a7|imm9reg[0]            ; i3reg:a11|se16reg[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.947      ;
; 0.728 ; i2reg:a7|imm9reg[1]            ; i3reg:a11|se16reg[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.949      ;
; 0.731 ; i4reg:a20|W_outreg[10]         ; mem2:a21|mem2_rtl_0_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; -0.259     ; 0.629      ;
; 0.742 ; i4reg:a20|W_outreg[14]         ; mem2:a21|mem2_rtl_0_bypass[41]                                                                ; clk          ; clk         ; 0.000        ; 0.058      ; 0.957      ;
; 0.745 ; i3reg:a11|B_outreg[15]         ; i4reg:a20|W_outreg[15]                                                                        ; clk          ; clk         ; 0.000        ; -0.289     ; 0.613      ;
; 0.745 ; i3reg:a11|B_outreg[11]         ; i4reg:a20|W_outreg[11]                                                                        ; clk          ; clk         ; 0.000        ; -0.289     ; 0.613      ;
+-------+--------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 191.09 MHz ; 191.09 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.233 ; -614.230          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.308 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -335.696                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -4.233 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.290     ; 4.938      ;
; -4.191 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 5.131      ;
; -4.160 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.280     ; 4.875      ;
; -4.079 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[8]  ; clk          ; clk         ; 1.000        ; -0.284     ; 4.790      ;
; -4.012 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.290     ; 4.717      ;
; -4.011 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[2]  ; clk          ; clk         ; 1.000        ; -0.290     ; 4.716      ;
; -4.001 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.287     ; 4.709      ;
; -3.963 ; i3reg:a11|B_outreg[0]                                                                         ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.051     ; 4.907      ;
; -3.944 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 4.884      ;
; -3.903 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[5]  ; clk          ; clk         ; 1.000        ; -0.289     ; 4.609      ;
; -3.893 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[11] ; clk          ; clk         ; 1.000        ; 0.038      ; 4.926      ;
; -3.891 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[11] ; clk          ; clk         ; 1.000        ; 0.038      ; 4.924      ;
; -3.888 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[6]  ; clk          ; clk         ; 1.000        ; -0.290     ; 4.593      ;
; -3.884 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 4.824      ;
; -3.835 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.287     ; 4.543      ;
; -3.821 ; i3reg:a11|se16reg[1]                                                                          ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.055     ; 4.761      ;
; -3.817 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 4.757      ;
; -3.812 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[14] ; clk          ; clk         ; 1.000        ; 0.004      ; 4.811      ;
; -3.788 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[1]  ; clk          ; clk         ; 1.000        ; -0.283     ; 4.500      ;
; -3.772 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 4.712      ;
; -3.771 ; i3reg:a11|EX_cont_outreg[7]                                                                   ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.055     ; 4.711      ;
; -3.767 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.290     ; 4.472      ;
; -3.767 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.705      ;
; -3.759 ; i2reg:a7|rf_a1reg[2]                                                                          ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 4.700      ;
; -3.759 ; i3reg:a11|B_outreg[3]                                                                         ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.059     ; 4.695      ;
; -3.757 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 4.697      ;
; -3.756 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 4.696      ;
; -3.747 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[15] ; clk          ; clk         ; 1.000        ; 0.038      ; 4.780      ;
; -3.738 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[5]  ; clk          ; clk         ; 1.000        ; -0.290     ; 4.443      ;
; -3.736 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[15] ; clk          ; clk         ; 1.000        ; 0.268      ; 4.999      ;
; -3.733 ; i4reg:a20|dest_outreg[1]                                                                      ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 4.674      ;
; -3.711 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[14] ; clk          ; clk         ; 1.000        ; 0.234      ; 4.940      ;
; -3.691 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 4.631      ;
; -3.687 ; i2reg:a7|rf_a2reg[1]                                                                          ; i1reg:a3|inter1reg[0]  ; clk          ; clk         ; 1.000        ; -0.059     ; 4.623      ;
; -3.681 ; i3reg:a11|B_outreg[5]                                                                         ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.049     ; 4.627      ;
; -3.663 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[11] ; clk          ; clk         ; 1.000        ; 0.268      ; 4.926      ;
; -3.660 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[12] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.916      ;
; -3.659 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.050     ; 4.604      ;
; -3.645 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[11] ; clk          ; clk         ; 1.000        ; 0.273      ; 4.913      ;
; -3.643 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.581      ;
; -3.639 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[8]  ; clk          ; clk         ; 1.000        ; -0.049     ; 4.585      ;
; -3.637 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 4.577      ;
; -3.634 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.572      ;
; -3.631 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.050     ; 4.576      ;
; -3.631 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.569      ;
; -3.628 ; i4reg:a20|WB_contreg                                                                          ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 4.569      ;
; -3.626 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[1]  ; clk          ; clk         ; 1.000        ; -0.290     ; 4.331      ;
; -3.619 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[9]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.606      ;
; -3.619 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[2]  ; clk          ; clk         ; 1.000        ; -0.283     ; 4.331      ;
; -3.618 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[9]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.605      ;
; -3.600 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[2]  ; clk          ; clk         ; 1.000        ; -0.053     ; 4.542      ;
; -3.599 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[13] ; clk          ; clk         ; 1.000        ; 0.239      ; 4.833      ;
; -3.598 ; mem2:a21|mem2_rtl_0_bypass[12]                                                                ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.537      ;
; -3.598 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[12] ; clk          ; clk         ; 1.000        ; 0.026      ; 4.619      ;
; -3.597 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[10] ; clk          ; clk         ; 1.000        ; 0.005      ; 4.597      ;
; -3.594 ; mem2:a21|mem2_rtl_0_bypass[11]                                                                ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.533      ;
; -3.589 ; i3reg:a11|B_outreg[2]                                                                         ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.056     ; 4.528      ;
; -3.588 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[1]  ; clk          ; clk         ; 1.000        ; -0.053     ; 4.530      ;
; -3.586 ; i3reg:a11|B_outreg[4]                                                                         ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.051     ; 4.530      ;
; -3.568 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[1]  ; clk          ; clk         ; 1.000        ; -0.053     ; 4.510      ;
; -3.567 ; i5reg:a22|i5_WBreg                                                                            ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 4.508      ;
; -3.565 ; i3reg:a11|B_outreg[1]                                                                         ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.055     ; 4.505      ;
; -3.562 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 4.502      ;
; -3.560 ; mem2:a21|mem2_rtl_0_bypass[7]                                                                 ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.499      ;
; -3.542 ; mem2:a21|mem2_rtl_0_bypass[5]                                                                 ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.481      ;
; -3.538 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[9]  ; clk          ; clk         ; 1.000        ; 0.227      ; 4.760      ;
; -3.525 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 4.465      ;
; -3.524 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[15] ; clk          ; clk         ; 1.000        ; 0.273      ; 4.792      ;
; -3.510 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 4.450      ;
; -3.509 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 4.449      ;
; -3.506 ; i5reg:a22|i5_destreg[0]                                                                       ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 4.447      ;
; -3.490 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[11] ; clk          ; clk         ; 1.000        ; 0.268      ; 4.753      ;
; -3.488 ; i5reg:a22|i5_destreg[1]                                                                       ; i3reg:a11|B_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.051     ; 4.432      ;
; -3.487 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[15] ; clk          ; clk         ; 1.000        ; 0.268      ; 4.750      ;
; -3.476 ; i4reg:a20|dest_outreg[0]                                                                      ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 4.417      ;
; -3.473 ; i4reg:a20|i4_validreg                                                                         ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.412      ;
; -3.472 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[6]  ; clk          ; clk         ; 1.000        ; 0.002      ; 4.469      ;
; -3.469 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[13] ; clk          ; clk         ; 1.000        ; 0.239      ; 4.703      ;
; -3.463 ; i3reg:a11|se16reg[0]                                                                          ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.055     ; 4.403      ;
; -3.463 ; i2reg:a7|rf_a2reg[0]                                                                          ; i1reg:a3|inter1reg[0]  ; clk          ; clk         ; 1.000        ; -0.059     ; 4.399      ;
; -3.462 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[14] ; clk          ; clk         ; 1.000        ; 0.234      ; 4.691      ;
; -3.458 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[7]  ; clk          ; clk         ; 1.000        ; 0.022      ; 4.475      ;
; -3.457 ; i5reg:a22|i5_destreg[1]                                                                       ; i3reg:a11|B_outreg[15] ; clk          ; clk         ; 1.000        ; 0.274      ; 4.726      ;
; -3.456 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[7]  ; clk          ; clk         ; 1.000        ; 0.022      ; 4.473      ;
; -3.452 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[12] ; clk          ; clk         ; 1.000        ; 0.256      ; 4.703      ;
; -3.444 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 4.384      ;
; -3.432 ; i5reg:a22|i5_destreg[1]                                                                       ; i3reg:a11|B_outreg[14] ; clk          ; clk         ; 1.000        ; 0.240      ; 4.667      ;
; -3.423 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[15] ; clk          ; clk         ; 1.000        ; 0.038      ; 4.456      ;
; -3.421 ; i2reg:a7|rf_a1reg[2]                                                                          ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 4.362      ;
; -3.418 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[12] ; clk          ; clk         ; 1.000        ; 0.256      ; 4.669      ;
; -3.417 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[13] ; clk          ; clk         ; 1.000        ; 0.244      ; 4.656      ;
; -3.415 ; i4reg:a20|WB_contreg                                                                          ; i3reg:a11|B_outreg[11] ; clk          ; clk         ; 1.000        ; 0.274      ; 4.684      ;
; -3.413 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[12] ; clk          ; clk         ; 1.000        ; 0.261      ; 4.669      ;
; -3.411 ; i4reg:a20|dest_outreg[1]                                                                      ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 4.352      ;
; -3.399 ; i2reg:a7|rf_a1reg[2]                                                                          ; i3reg:a11|A_outreg[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 4.340      ;
; -3.398 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[11] ; clk          ; clk         ; 1.000        ; 0.273      ; 4.666      ;
; -3.395 ; mem2:a21|mem2_rtl_0_bypass[12]                                                                ; i3reg:a11|A_outreg[8]  ; clk          ; clk         ; 1.000        ; -0.050     ; 4.340      ;
; -3.392 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[8]  ; clk          ; clk         ; 1.000        ; -0.049     ; 4.338      ;
; -3.391 ; mem2:a21|mem2_rtl_0_bypass[11]                                                                ; i3reg:a11|A_outreg[8]  ; clk          ; clk         ; 1.000        ; -0.050     ; 4.336      ;
; -3.386 ; mem2:a21|mem2_rtl_0_bypass[12]                                                                ; i3reg:a11|B_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.053     ; 4.328      ;
+--------+-----------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                             ;
+-------+--------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.308 ; i4reg:a20|W_outreg[14]         ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.347      ; 0.824      ;
; 0.312 ; i1reg:a3|inter1reg[18]         ; i1reg:a3|inter1reg[18]                                                                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; i1reg:a3|inter1reg[21]         ; i1reg:a3|inter1reg[21]                                                                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; i4reg:a20|W_outreg[4]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.351      ; 0.833      ;
; 0.332 ; i2reg:a7|i2_opcode_outreg[3]   ; i3reg:a11|EX_cont_outreg[5]                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.531      ;
; 0.347 ; i4reg:a20|W_outreg[11]         ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.342      ; 0.858      ;
; 0.348 ; i4reg:a20|W_outreg[15]         ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.342      ; 0.859      ;
; 0.356 ; i3reg:a11|MEM_cont_outreg[1]   ; i4reg:a20|MEM_contreg[1]                                                                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.555      ;
; 0.362 ; i4reg:a20|W_outreg[4]          ; mem2:a21|mem2_rtl_0_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.561      ;
; 0.363 ; i3reg:a11|B_outreg[0]          ; i4reg:a20|W_outreg[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.360      ; 0.867      ;
; 0.373 ; i2reg:a7|OR_cont_outreg[1]     ; i3reg:a11|se16reg[4]                                                                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.572      ;
; 0.377 ; i2reg:a7|OR_cont_outreg[1]     ; i3reg:a11|se16reg[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.576      ;
; 0.389 ; i1reg:a3|inter1reg[21]         ; i2reg:a7|imm9reg[4]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.588      ;
; 0.433 ; i2reg:a7|MEM_cont_outreg[1]    ; i3reg:a11|MEM_cont_outreg[1]                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.632      ;
; 0.437 ; i3reg:a11|B_outreg[10]         ; i4reg:a20|W_outreg[10]                                                                        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.649      ;
; 0.457 ; i4reg:a20|W_outreg[13]         ; mem2:a21|mem2_rtl_0_bypass[39]                                                                ; clk          ; clk         ; 0.000        ; 0.067      ; 0.668      ;
; 0.461 ; i4reg:a20|W_outreg[8]          ; mem2:a21|mem2_rtl_0_bypass[29]                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.661      ;
; 0.471 ; i4reg:a20|dest_outreg[1]       ; i5reg:a22|i5_destreg[1]                                                                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.670      ;
; 0.472 ; i4reg:a20|W_outreg[11]         ; i3reg:a11|A_outreg[11]                                                                        ; clk          ; clk         ; 0.000        ; 0.385      ; 1.001      ;
; 0.473 ; i4reg:a20|W_outreg[15]         ; i3reg:a11|A_outreg[15]                                                                        ; clk          ; clk         ; 0.000        ; 0.385      ; 1.002      ;
; 0.474 ; i4reg:a20|W_outreg[7]          ; i3reg:a11|A_outreg[7]                                                                         ; clk          ; clk         ; 0.000        ; 0.384      ; 1.002      ;
; 0.480 ; i4reg:a20|L_outreg[2]          ; mem2:a21|mem2_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.679      ;
; 0.481 ; i4reg:a20|W_outreg[12]         ; i3reg:a11|A_outreg[12]                                                                        ; clk          ; clk         ; 0.000        ; 0.384      ; 1.009      ;
; 0.483 ; i3reg:a11|i3_d_outreg[2]       ; i4reg:a20|dest_outreg[2]                                                                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.682      ;
; 0.483 ; i4reg:a20|L_outreg[4]          ; mem2:a21|mem2_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.682      ;
; 0.485 ; i4reg:a20|dest_outreg[2]       ; i5reg:a22|i5_destreg[2]                                                                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.684      ;
; 0.489 ; i4reg:a20|W_outreg[1]          ; mem2:a21|mem2_rtl_0_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.688      ;
; 0.489 ; i3reg:a11|i3_d_outreg[1]       ; i4reg:a20|dest_outreg[1]                                                                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.688      ;
; 0.490 ; i3reg:a11|i3_d_outreg[0]       ; i4reg:a20|dest_outreg[0]                                                                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.689      ;
; 0.494 ; i4reg:a20|W_outreg[8]          ; i5reg:a22|i5_W2_outreg[8]                                                                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.694      ;
; 0.494 ; mem2:a21|mem2_rtl_0_bypass[21] ; i5reg:a22|i5_W2_outreg[4]                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.693      ;
; 0.494 ; i3reg:a11|B_outreg[13]         ; i4reg:a20|W_outreg[13]                                                                        ; clk          ; clk         ; 0.000        ; 0.067      ; 0.705      ;
; 0.495 ; mem2:a21|mem2_rtl_0_bypass[33] ; i5reg:a22|i5_W2_outreg[10]                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.695      ;
; 0.495 ; i4reg:a20|W_outreg[12]         ; mem2:a21|mem2_rtl_0_bypass[37]                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.694      ;
; 0.496 ; mem2:a21|mem2_rtl_0_bypass[41] ; i5reg:a22|i5_W2_outreg[14]                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.695      ;
; 0.496 ; mem2:a21|mem2_rtl_0_bypass[31] ; i5reg:a22|i5_W2_outreg[9]                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.695      ;
; 0.496 ; mem2:a21|mem2_rtl_0_bypass[29] ; i5reg:a22|i5_W2_outreg[8]                                                                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.696      ;
; 0.496 ; mem2:a21|mem2_rtl_0_bypass[27] ; i5reg:a22|i5_W2_outreg[7]                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.695      ;
; 0.503 ; penc:a5|treg[4]                ; penc:a5|treg[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; i5reg:a22|i5_W2_outreg[3]      ; RegisterBank:a8|RAM[3][3]                                                                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.703      ;
; 0.504 ; penc:a5|treg[2]                ; penc:a5|treg[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; i3reg:a11|B_outreg[1]          ; i4reg:a20|W_outreg[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; i5reg:a22|i5_W2_outreg[3]      ; RegisterBank:a8|RAM[2][3]                                                                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.704      ;
; 0.505 ; penc:a5|treg[4]                ; i2reg:a7|imm9reg[4]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.704      ;
; 0.506 ; i4reg:a20|L_outreg[2]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.349      ; 1.024      ;
; 0.507 ; penc:a5|treg[2]                ; i2reg:a7|imm9reg[2]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.706      ;
; 0.511 ; penc:a5|treg[1]                ; penc:a5|treg[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; penc:a5|treg[3]                ; penc:a5|treg[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.514 ; i4reg:a20|W_outreg[5]          ; i3reg:a11|A_outreg[5]                                                                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.516 ; i4reg:a20|W_outreg[2]          ; i3reg:a11|A_outreg[2]                                                                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; penc:a5|treg[5]                ; penc:a5|treg[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; i3reg:a11|B_outreg[4]          ; i4reg:a20|W_outreg[4]                                                                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; i4reg:a20|W_outreg[3]          ; i3reg:a11|A_outreg[3]                                                                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.717      ;
; 0.518 ; i3reg:a11|valid_outreg         ; i4reg:a20|i4_validreg                                                                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.717      ;
; 0.520 ; mem2:a21|mem2_rtl_0_bypass[25] ; i5reg:a22|i5_W2_outreg[6]                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.719      ;
; 0.520 ; mem2:a21|mem2_rtl_0_bypass[17] ; i5reg:a22|i5_W2_outreg[2]                                                                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.720      ;
; 0.524 ; i4reg:a20|W_outreg[6]          ; mem2:a21|mem2_rtl_0_bypass[25]                                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.723      ;
; 0.525 ; i4reg:a20|L_outreg[4]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.349      ; 1.043      ;
; 0.532 ; penc:a5|treg[0]                ; penc:a5|treg[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.731      ;
; 0.535 ; i4reg:a20|W_outreg[6]          ; i3reg:a11|A_outreg[6]                                                                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.734      ;
; 0.535 ; i1reg:a3|inter1reg[18]         ; i2reg:a7|i2_opcode_outreg[1]                                                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.734      ;
; 0.538 ; i4reg:a20|W_outreg[15]         ; mem2:a21|mem2_rtl_0_bypass[43]                                                                ; clk          ; clk         ; 0.000        ; 0.351      ; 1.033      ;
; 0.539 ; i2reg:a7|OR_cont_outreg[1]     ; i3reg:a11|se16reg[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.738      ;
; 0.542 ; i1reg:a3|inter1reg[18]         ; i2reg:a7|imm9reg[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.741      ;
; 0.546 ; i4reg:a20|W_outreg[8]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.348      ; 1.063      ;
; 0.553 ; i1reg:a3|inter1reg[17]         ; i2reg:a7|WB_cont_outreg                                                                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.752      ;
; 0.554 ; i4reg:a20|L_outreg[3]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.352      ; 1.075      ;
; 0.557 ; i4reg:a20|W_outreg[3]          ; mem2:a21|mem2_rtl_0_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.370      ; 1.071      ;
; 0.558 ; i4reg:a20|W_outreg[12]         ; i3reg:a11|B_outreg[12]                                                                        ; clk          ; clk         ; 0.000        ; 0.384      ; 1.086      ;
; 0.558 ; i4reg:a20|W_outreg[12]         ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.354      ; 1.081      ;
; 0.560 ; i4reg:a20|W_outreg[11]         ; mem2:a21|mem2_rtl_0_bypass[35]                                                                ; clk          ; clk         ; 0.000        ; 0.351      ; 1.055      ;
; 0.561 ; i1reg:a3|inter1reg[17]         ; i1reg:a3|inter1reg[18]                                                                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.760      ;
; 0.562 ; i4reg:a20|W_outreg[15]         ; i3reg:a11|B_outreg[15]                                                                        ; clk          ; clk         ; 0.000        ; 0.385      ; 1.091      ;
; 0.566 ; i4reg:a20|W_outreg[6]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.354      ; 1.089      ;
; 0.569 ; i4reg:a20|W_outreg[1]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.347      ; 1.085      ;
; 0.582 ; i4reg:a20|W_outreg[7]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.357      ; 1.108      ;
; 0.584 ; i4reg:a20|W_outreg[2]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.354      ; 1.107      ;
; 0.608 ; i4reg:a20|W_outreg[0]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.059      ; 0.836      ;
; 0.608 ; i4reg:a20|WB_contreg           ; i5reg:a22|i5_WBreg                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.807      ;
; 0.611 ; i4reg:a20|W_outreg[10]         ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.059      ; 0.839      ;
; 0.623 ; i4reg:a20|W_outreg[7]          ; mem2:a21|mem2_rtl_0_bypass[27]                                                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.823      ;
; 0.625 ; i3reg:a11|A_outreg[5]          ; i4reg:a20|L_outreg[5]                                                                         ; clk          ; clk         ; 0.000        ; 0.053      ; 0.822      ;
; 0.626 ; mem2:a21|mem2_rtl_0_bypass[35] ; i5reg:a22|i5_W2_outreg[11]                                                                    ; clk          ; clk         ; 0.000        ; -0.232     ; 0.538      ;
; 0.628 ; i4reg:a20|W_outreg[7]          ; i3reg:a11|B_outreg[7]                                                                         ; clk          ; clk         ; 0.000        ; 0.384      ; 1.156      ;
; 0.629 ; i2reg:a7|i2_opcode_outreg[2]   ; i3reg:a11|i3_opcode_outreg[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.829      ;
; 0.632 ; i1reg:a3|inter1reg[26]         ; i2reg:a7|dest_outreg[0]                                                                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.831      ;
; 0.633 ; i3reg:a11|B_outreg[8]          ; i4reg:a20|W_outreg[8]                                                                         ; clk          ; clk         ; 0.000        ; -0.231     ; 0.546      ;
; 0.640 ; i4reg:a20|W_outreg[13]         ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.864      ;
; 0.650 ; i4reg:a20|W_outreg[12]         ; i5reg:a22|i5_W2_outreg[12]                                                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.850      ;
; 0.651 ; i4reg:a20|W_outreg[5]          ; mem2:a21|mem2_rtl_0_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; 0.382      ; 1.177      ;
; 0.655 ; i3reg:a11|A_outreg[2]          ; PC:a1|pc[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.053      ; 0.852      ;
; 0.657 ; i1reg:a3|inter1reg[21]         ; i1reg:a3|inter1reg[22]                                                                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.856      ;
; 0.658 ; i4reg:a20|W_outreg[7]          ; i5reg:a22|i5_W2_outreg[7]                                                                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.858      ;
; 0.659 ; i4reg:a20|W_outreg[10]         ; mem2:a21|mem2_rtl_0_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; -0.231     ; 0.572      ;
; 0.664 ; i2reg:a7|imm9reg[0]            ; i3reg:a11|se16reg[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.865      ;
; 0.667 ; i2reg:a7|imm9reg[1]            ; i3reg:a11|se16reg[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.868      ;
; 0.672 ; i3reg:a11|B_outreg[15]         ; i4reg:a20|W_outreg[15]                                                                        ; clk          ; clk         ; 0.000        ; -0.260     ; 0.556      ;
; 0.672 ; i3reg:a11|B_outreg[11]         ; i4reg:a20|W_outreg[11]                                                                        ; clk          ; clk         ; 0.000        ; -0.260     ; 0.556      ;
; 0.673 ; i4reg:a20|W_outreg[6]          ; i3reg:a11|B_outreg[6]                                                                         ; clk          ; clk         ; 0.000        ; 0.360      ; 1.177      ;
; 0.689 ; i4reg:a20|W_outreg[14]         ; mem2:a21|mem2_rtl_0_bypass[41]                                                                ; clk          ; clk         ; 0.000        ; 0.051      ; 0.884      ;
+-------+--------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.392 ; -289.414          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.148 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -350.101                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.392 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.343      ;
; -2.233 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.184      ;
; -2.166 ; i3reg:a11|B_outreg[0]                                                                         ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.035     ; 3.118      ;
; -2.141 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.092      ;
; -2.126 ; i2reg:a7|rf_a1reg[2]                                                                          ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.076      ;
; -2.119 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.070      ;
; -2.086 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.189     ; 2.884      ;
; -2.082 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.032      ;
; -2.079 ; i4reg:a20|dest_outreg[1]                                                                      ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.029      ;
; -2.076 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 3.027      ;
; -2.060 ; i3reg:a11|se16reg[1]                                                                          ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.036     ; 3.011      ;
; -2.048 ; i3reg:a11|B_outreg[3]                                                                         ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.039     ; 2.996      ;
; -2.046 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[14] ; clk          ; clk         ; 1.000        ; 0.138      ; 3.171      ;
; -2.045 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.996      ;
; -2.043 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[15] ; clk          ; clk         ; 1.000        ; 0.159      ; 3.189      ;
; -2.035 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.986      ;
; -2.035 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.986      ;
; -2.031 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.180     ; 2.838      ;
; -2.023 ; i3reg:a11|EX_cont_outreg[7]                                                                   ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.974      ;
; -2.012 ; i4reg:a20|WB_contreg                                                                          ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.962      ;
; -2.009 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[12] ; clk          ; clk         ; 1.000        ; 0.156      ; 3.152      ;
; -2.003 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.953      ;
; -1.999 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.032     ; 2.954      ;
; -1.993 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.032     ; 2.948      ;
; -1.985 ; i3reg:a11|B_outreg[5]                                                                         ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.032     ; 2.940      ;
; -1.982 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.933      ;
; -1.975 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[11] ; clk          ; clk         ; 1.000        ; 0.164      ; 3.126      ;
; -1.971 ; i2reg:a7|rf_a2reg[1]                                                                          ; i1reg:a3|inter1reg[0]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.918      ;
; -1.967 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.917      ;
; -1.963 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.913      ;
; -1.962 ; i5reg:a22|i5_WBreg                                                                            ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.912      ;
; -1.961 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.189     ; 2.759      ;
; -1.960 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.912      ;
; -1.960 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.911      ;
; -1.959 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[8]  ; clk          ; clk         ; 1.000        ; -0.184     ; 2.762      ;
; -1.949 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[2]  ; clk          ; clk         ; 1.000        ; -0.189     ; 2.747      ;
; -1.948 ; i5reg:a22|i5_destreg[0]                                                                       ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.898      ;
; -1.938 ; mem2:a21|mem2_rtl_0_bypass[12]                                                                ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.888      ;
; -1.938 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[8]  ; clk          ; clk         ; 1.000        ; -0.031     ; 2.894      ;
; -1.937 ; mem2:a21|mem2_rtl_0_bypass[11]                                                                ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.887      ;
; -1.928 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.879      ;
; -1.925 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.185     ; 2.727      ;
; -1.924 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.875      ;
; -1.919 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[15] ; clk          ; clk         ; 1.000        ; 0.164      ; 3.070      ;
; -1.919 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[13] ; clk          ; clk         ; 1.000        ; 0.143      ; 3.049      ;
; -1.919 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[11] ; clk          ; clk         ; 1.000        ; 0.159      ; 3.065      ;
; -1.917 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.868      ;
; -1.916 ; i3reg:a11|B_outreg[4]                                                                         ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.035     ; 2.868      ;
; -1.912 ; mem2:a21|mem2_rtl_0_bypass[7]                                                                 ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.862      ;
; -1.910 ; i4reg:a20|dest_outreg[0]                                                                      ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.860      ;
; -1.906 ; i4reg:a20|i4_validreg                                                                         ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.856      ;
; -1.903 ; mem2:a21|mem2_rtl_0_bypass[5]                                                                 ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.853      ;
; -1.900 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[9]  ; clk          ; clk         ; 1.000        ; 0.135      ; 3.022      ;
; -1.898 ; i3reg:a11|B_outreg[1]                                                                         ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.849      ;
; -1.889 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[12] ; clk          ; clk         ; 1.000        ; 0.151      ; 3.027      ;
; -1.888 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[14] ; clk          ; clk         ; 1.000        ; 0.138      ; 3.013      ;
; -1.886 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.837      ;
; -1.885 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[15] ; clk          ; clk         ; 1.000        ; 0.159      ; 3.031      ;
; -1.880 ; i5reg:a22|i5_destreg[2]                                                                       ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.830      ;
; -1.878 ; i5reg:a22|i5_destreg[1]                                                                       ; i3reg:a11|B_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.033     ; 2.832      ;
; -1.876 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.827      ;
; -1.876 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.827      ;
; -1.875 ; i2reg:a7|rf_a1reg[2]                                                                          ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.825      ;
; -1.872 ; i4reg:a20|dest_outreg[2]                                                                      ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.822      ;
; -1.871 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[5]  ; clk          ; clk         ; 1.000        ; -0.187     ; 2.671      ;
; -1.870 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[11] ; clk          ; clk         ; 1.000        ; 0.011      ; 2.868      ;
; -1.869 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[11] ; clk          ; clk         ; 1.000        ; 0.011      ; 2.867      ;
; -1.853 ; i2reg:a7|rf_a1reg[2]                                                                          ; i3reg:a11|A_outreg[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.803      ;
; -1.850 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[12] ; clk          ; clk         ; 1.000        ; 0.156      ; 2.993      ;
; -1.847 ; i5reg:a22|i5_validreg                                                                         ; i3reg:a11|A_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.797      ;
; -1.842 ; i5reg:a22|i5_destreg[1]                                                                       ; i3reg:a11|B_outreg[14] ; clk          ; clk         ; 1.000        ; 0.142      ; 2.971      ;
; -1.841 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[6]  ; clk          ; clk         ; 1.000        ; -0.189     ; 2.639      ;
; -1.839 ; i5reg:a22|i5_destreg[1]                                                                       ; i3reg:a11|B_outreg[15] ; clk          ; clk         ; 1.000        ; 0.163      ; 2.989      ;
; -1.839 ; i4reg:a20|WB_contreg                                                                          ; i3reg:a11|B_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.028     ; 2.798      ;
; -1.837 ; i2reg:a7|rf_a1reg[0]                                                                          ; i3reg:a11|A_outreg[13] ; clk          ; clk         ; 1.000        ; 0.148      ; 2.972      ;
; -1.835 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[15] ; clk          ; clk         ; 1.000        ; 0.164      ; 2.986      ;
; -1.832 ; i2reg:a7|rf_a2reg[0]                                                                          ; i3reg:a11|B_outreg[11] ; clk          ; clk         ; 1.000        ; 0.159      ; 2.978      ;
; -1.828 ; i3reg:a11|se16reg[0]                                                                          ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.779      ;
; -1.828 ; i4reg:a20|dest_outreg[1]                                                                      ; i3reg:a11|A_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.778      ;
; -1.826 ; i3reg:a11|B_outreg[2]                                                                         ; alu2:a12|zero          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.777      ;
; -1.823 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.185     ; 2.625      ;
; -1.816 ; i2reg:a7|rf_a1reg[1]                                                                          ; i3reg:a11|A_outreg[11] ; clk          ; clk         ; 1.000        ; 0.164      ; 2.967      ;
; -1.816 ; mem2:a21|mem2_rtl_0_bypass[12]                                                                ; i3reg:a11|B_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.033     ; 2.770      ;
; -1.815 ; i2reg:a7|rf_a2reg[0]                                                                          ; i1reg:a3|inter1reg[0]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.762      ;
; -1.815 ; mem2:a21|mem2_rtl_0_bypass[11]                                                                ; i3reg:a11|B_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.033     ; 2.769      ;
; -1.813 ; i4reg:a20|WB_contreg                                                                          ; i3reg:a11|B_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.033     ; 2.767      ;
; -1.813 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.765      ;
; -1.812 ; mem2:a21|mem2_rtl_0_bypass[12]                                                                ; i3reg:a11|A_outreg[8]  ; clk          ; clk         ; 1.000        ; -0.032     ; 2.767      ;
; -1.811 ; mem2:a21|mem2_rtl_0_bypass[11]                                                                ; i3reg:a11|A_outreg[8]  ; clk          ; clk         ; 1.000        ; -0.032     ; 2.766      ;
; -1.810 ; i2reg:a7|rf_a1reg[2]                                                                          ; i3reg:a11|A_outreg[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.760      ;
; -1.810 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[12] ; clk          ; clk         ; 1.000        ; 0.151      ; 2.948      ;
; -1.809 ; i4reg:a20|WB_contreg                                                                          ; i3reg:a11|B_outreg[4]  ; clk          ; clk         ; 1.000        ; -0.033     ; 2.763      ;
; -1.809 ; i2reg:a7|rf_a2reg[1]                                                                          ; i3reg:a11|B_outreg[13] ; clk          ; clk         ; 1.000        ; 0.143      ; 2.939      ;
; -1.806 ; i4reg:a20|dest_outreg[1]                                                                      ; i3reg:a11|A_outreg[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.756      ;
; -1.804 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[14] ; clk          ; clk         ; 1.000        ; -0.010     ; 2.781      ;
; -1.799 ; i5reg:a22|i5_destreg[1]                                                                       ; i3reg:a11|B_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.033     ; 2.753      ;
; -1.796 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|A_outreg[5]  ; clk          ; clk         ; 1.000        ; -0.189     ; 2.594      ;
; -1.795 ; i5reg:a22|i5_destreg[1]                                                                       ; i3reg:a11|B_outreg[3]  ; clk          ; clk         ; 1.000        ; -0.028     ; 2.754      ;
; -1.791 ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~portb_address_reg0 ; i3reg:a11|B_outreg[1]  ; clk          ; clk         ; 1.000        ; -0.184     ; 2.594      ;
; -1.790 ; mem2:a21|mem2_rtl_0_bypass[7]                                                                 ; i3reg:a11|B_outreg[0]  ; clk          ; clk         ; 1.000        ; -0.033     ; 2.744      ;
+--------+-----------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                             ;
+-------+--------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.148 ; i4reg:a20|W_outreg[14]         ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.226      ; 0.478      ;
; 0.155 ; i4reg:a20|W_outreg[4]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.228      ; 0.487      ;
; 0.173 ; i4reg:a20|W_outreg[11]         ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.222      ; 0.499      ;
; 0.174 ; i4reg:a20|W_outreg[15]         ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.222      ; 0.500      ;
; 0.186 ; i1reg:a3|inter1reg[18]         ; i1reg:a3|inter1reg[18]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i1reg:a3|inter1reg[21]         ; i1reg:a3|inter1reg[21]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.200 ; i2reg:a7|i2_opcode_outreg[3]   ; i3reg:a11|EX_cont_outreg[5]                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.321      ;
; 0.201 ; i3reg:a11|B_outreg[0]          ; i4reg:a20|W_outreg[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.222      ; 0.507      ;
; 0.204 ; i3reg:a11|MEM_cont_outreg[1]   ; i4reg:a20|MEM_contreg[1]                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.208 ; i4reg:a20|W_outreg[4]          ; mem2:a21|mem2_rtl_0_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.329      ;
; 0.214 ; i2reg:a7|OR_cont_outreg[1]     ; i3reg:a11|se16reg[4]                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.335      ;
; 0.219 ; i2reg:a7|OR_cont_outreg[1]     ; i3reg:a11|se16reg[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.340      ;
; 0.224 ; i1reg:a3|inter1reg[21]         ; i2reg:a7|imm9reg[4]                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.345      ;
; 0.253 ; i2reg:a7|MEM_cont_outreg[1]    ; i3reg:a11|MEM_cont_outreg[1]                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.256 ; i3reg:a11|B_outreg[10]         ; i4reg:a20|W_outreg[10]                                                                        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.384      ;
; 0.259 ; i4reg:a20|L_outreg[2]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.229      ; 0.592      ;
; 0.267 ; i4reg:a20|L_outreg[2]          ; mem2:a21|mem2_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.269 ; i4reg:a20|W_outreg[13]         ; mem2:a21|mem2_rtl_0_bypass[39]                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.397      ;
; 0.271 ; i4reg:a20|dest_outreg[1]       ; i5reg:a22|i5_destreg[1]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.392      ;
; 0.272 ; i4reg:a20|W_outreg[11]         ; i3reg:a11|A_outreg[11]                                                                        ; clk          ; clk         ; 0.000        ; 0.235      ; 0.591      ;
; 0.272 ; i4reg:a20|W_outreg[7]          ; i3reg:a11|A_outreg[7]                                                                         ; clk          ; clk         ; 0.000        ; 0.234      ; 0.590      ;
; 0.273 ; i4reg:a20|W_outreg[15]         ; i3reg:a11|A_outreg[15]                                                                        ; clk          ; clk         ; 0.000        ; 0.235      ; 0.592      ;
; 0.274 ; i4reg:a20|L_outreg[4]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.229      ; 0.607      ;
; 0.274 ; i4reg:a20|W_outreg[8]          ; mem2:a21|mem2_rtl_0_bypass[29]                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.395      ;
; 0.277 ; i3reg:a11|i3_d_outreg[2]       ; i4reg:a20|dest_outreg[2]                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.398      ;
; 0.279 ; i4reg:a20|L_outreg[4]          ; mem2:a21|mem2_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.279 ; i4reg:a20|dest_outreg[2]       ; i5reg:a22|i5_destreg[2]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.400      ;
; 0.280 ; i4reg:a20|W_outreg[12]         ; i3reg:a11|A_outreg[12]                                                                        ; clk          ; clk         ; 0.000        ; 0.234      ; 0.598      ;
; 0.282 ; i4reg:a20|W_outreg[1]          ; mem2:a21|mem2_rtl_0_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.403      ;
; 0.282 ; i3reg:a11|i3_d_outreg[1]       ; i4reg:a20|dest_outreg[1]                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.403      ;
; 0.283 ; i3reg:a11|i3_d_outreg[0]       ; i4reg:a20|dest_outreg[0]                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.404      ;
; 0.286 ; i4reg:a20|W_outreg[12]         ; mem2:a21|mem2_rtl_0_bypass[37]                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.406      ;
; 0.287 ; i4reg:a20|W_outreg[8]          ; i5reg:a22|i5_W2_outreg[8]                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.408      ;
; 0.290 ; i4reg:a20|L_outreg[3]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.231      ; 0.625      ;
; 0.291 ; i4reg:a20|W_outreg[8]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.227      ; 0.622      ;
; 0.293 ; i3reg:a11|B_outreg[13]         ; i4reg:a20|W_outreg[13]                                                                        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.421      ;
; 0.293 ; i5reg:a22|i5_W2_outreg[3]      ; RegisterBank:a8|RAM[2][3]                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; i5reg:a22|i5_W2_outreg[3]      ; RegisterBank:a8|RAM[3][3]                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; mem2:a21|mem2_rtl_0_bypass[29] ; i5reg:a22|i5_W2_outreg[8]                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; mem2:a21|mem2_rtl_0_bypass[27] ; i5reg:a22|i5_W2_outreg[7]                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; mem2:a21|mem2_rtl_0_bypass[31] ; i5reg:a22|i5_W2_outreg[9]                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; mem2:a21|mem2_rtl_0_bypass[21] ; i5reg:a22|i5_W2_outreg[4]                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.296 ; mem2:a21|mem2_rtl_0_bypass[33] ; i5reg:a22|i5_W2_outreg[10]                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; mem2:a21|mem2_rtl_0_bypass[41] ; i5reg:a22|i5_W2_outreg[14]                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; i3reg:a11|B_outreg[1]          ; i4reg:a20|W_outreg[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; penc:a5|treg[4]                ; penc:a5|treg[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; penc:a5|treg[2]                ; penc:a5|treg[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.301 ; penc:a5|treg[2]                ; i2reg:a7|imm9reg[2]                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.422      ;
; 0.301 ; i4reg:a20|W_outreg[6]          ; mem2:a21|mem2_rtl_0_bypass[25]                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.422      ;
; 0.301 ; penc:a5|treg[4]                ; i2reg:a7|imm9reg[4]                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.422      ;
; 0.302 ; i1reg:a3|inter1reg[18]         ; i2reg:a7|i2_opcode_outreg[1]                                                                  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.424      ;
; 0.304 ; penc:a5|treg[3]                ; penc:a5|treg[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; penc:a5|treg[1]                ; penc:a5|treg[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; penc:a5|treg[5]                ; penc:a5|treg[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; i3reg:a11|B_outreg[4]          ; i4reg:a20|W_outreg[4]                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; i4reg:a20|W_outreg[6]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.642      ;
; 0.307 ; i4reg:a20|W_outreg[5]          ; i3reg:a11|A_outreg[5]                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; i4reg:a20|W_outreg[2]          ; i3reg:a11|A_outreg[2]                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; i1reg:a3|inter1reg[18]         ; i2reg:a7|imm9reg[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.430      ;
; 0.308 ; i3reg:a11|valid_outreg         ; i4reg:a20|i4_validreg                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.310 ; i4reg:a20|W_outreg[3]          ; i3reg:a11|A_outreg[3]                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; i4reg:a20|W_outreg[3]          ; mem2:a21|mem2_rtl_0_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.230      ; 0.624      ;
; 0.312 ; i4reg:a20|W_outreg[15]         ; mem2:a21|mem2_rtl_0_bypass[43]                                                                ; clk          ; clk         ; 0.000        ; 0.215      ; 0.611      ;
; 0.313 ; i4reg:a20|W_outreg[12]         ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.230      ; 0.647      ;
; 0.314 ; mem2:a21|mem2_rtl_0_bypass[25] ; i5reg:a22|i5_W2_outreg[6]                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.435      ;
; 0.314 ; i4reg:a20|W_outreg[2]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.650      ;
; 0.315 ; i4reg:a20|W_outreg[1]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.227      ; 0.646      ;
; 0.317 ; mem2:a21|mem2_rtl_0_bypass[17] ; i5reg:a22|i5_W2_outreg[2]                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; penc:a5|treg[0]                ; penc:a5|treg[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.438      ;
; 0.319 ; i4reg:a20|W_outreg[7]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.234      ; 0.657      ;
; 0.320 ; i4reg:a20|W_outreg[6]          ; i3reg:a11|A_outreg[6]                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.440      ;
; 0.322 ; i2reg:a7|OR_cont_outreg[1]     ; i3reg:a11|se16reg[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.443      ;
; 0.323 ; i1reg:a3|inter1reg[17]         ; i2reg:a7|WB_cont_outreg                                                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.445      ;
; 0.325 ; i4reg:a20|W_outreg[11]         ; mem2:a21|mem2_rtl_0_bypass[35]                                                                ; clk          ; clk         ; 0.000        ; 0.215      ; 0.624      ;
; 0.330 ; i4reg:a20|W_outreg[15]         ; i3reg:a11|B_outreg[15]                                                                        ; clk          ; clk         ; 0.000        ; 0.235      ; 0.649      ;
; 0.332 ; i4reg:a20|W_outreg[10]         ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.052      ; 0.488      ;
; 0.333 ; i1reg:a3|inter1reg[17]         ; i1reg:a3|inter1reg[18]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.454      ;
; 0.334 ; i4reg:a20|W_outreg[12]         ; i3reg:a11|B_outreg[12]                                                                        ; clk          ; clk         ; 0.000        ; 0.234      ; 0.652      ;
; 0.334 ; i4reg:a20|W_outreg[0]          ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.050      ; 0.488      ;
; 0.340 ; i4reg:a20|WB_contreg           ; i5reg:a22|i5_WBreg                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.461      ;
; 0.348 ; i2reg:a7|i2_opcode_outreg[2]   ; i3reg:a11|i3_opcode_outreg[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.470      ;
; 0.351 ; i4reg:a20|W_outreg[13]         ; mem2:a21|altsyncram:mem2_rtl_0|altsyncram_43g1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.503      ;
; 0.355 ; i1reg:a3|inter1reg[26]         ; i2reg:a7|dest_outreg[0]                                                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.477      ;
; 0.355 ; i4reg:a20|W_outreg[7]          ; mem2:a21|mem2_rtl_0_bypass[27]                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.476      ;
; 0.361 ; i3reg:a11|A_outreg[5]          ; i4reg:a20|L_outreg[5]                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.481      ;
; 0.363 ; i4reg:a20|W_outreg[12]         ; i5reg:a22|i5_W2_outreg[12]                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.484      ;
; 0.367 ; mem2:a21|mem2_rtl_0_bypass[35] ; i5reg:a22|i5_W2_outreg[11]                                                                    ; clk          ; clk         ; 0.000        ; -0.137     ; 0.314      ;
; 0.369 ; i4reg:a20|W_outreg[7]          ; i5reg:a22|i5_W2_outreg[7]                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.490      ;
; 0.373 ; i4reg:a20|W_outreg[7]          ; i3reg:a11|B_outreg[7]                                                                         ; clk          ; clk         ; 0.000        ; 0.234      ; 0.691      ;
; 0.373 ; i3reg:a11|B_outreg[8]          ; i4reg:a20|W_outreg[8]                                                                         ; clk          ; clk         ; 0.000        ; -0.137     ; 0.320      ;
; 0.375 ; i4reg:a20|W_outreg[6]          ; i3reg:a11|B_outreg[6]                                                                         ; clk          ; clk         ; 0.000        ; 0.222      ; 0.681      ;
; 0.375 ; i3reg:a11|A_outreg[2]          ; PC:a1|pc[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.495      ;
; 0.375 ; i4reg:a20|W_outreg[5]          ; mem2:a21|mem2_rtl_0_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; 0.233      ; 0.692      ;
; 0.378 ; i1reg:a3|inter1reg[21]         ; i1reg:a3|inter1reg[22]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.499      ;
; 0.378 ; i2reg:a7|imm9reg[1]            ; i3reg:a11|se16reg[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.500      ;
; 0.379 ; i2reg:a7|imm9reg[0]            ; i3reg:a11|se16reg[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.501      ;
; 0.390 ; i4reg:a20|W_outreg[10]         ; mem2:a21|mem2_rtl_0_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; -0.137     ; 0.337      ;
; 0.393 ; i4reg:a20|W_outreg[14]         ; mem2:a21|mem2_rtl_0_bypass[41]                                                                ; clk          ; clk         ; 0.000        ; 0.032      ; 0.509      ;
; 0.394 ; i3reg:a11|B_outreg[11]         ; i4reg:a20|W_outreg[11]                                                                        ; clk          ; clk         ; 0.000        ; -0.153     ; 0.325      ;
; 0.395 ; i3reg:a11|B_outreg[15]         ; i4reg:a20|W_outreg[15]                                                                        ; clk          ; clk         ; 0.000        ; -0.153     ; 0.326      ;
+-------+--------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.815   ; 0.148 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.815   ; 0.148 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -715.556 ; 0.0   ; 0.0      ; 0.0     ; -350.101            ;
;  clk             ; -715.556 ; 0.000 ; N/A      ; N/A     ; -350.101            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; reg[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; nreset                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; reg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; reg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; reg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; reg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; reg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; reg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; reg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; reg[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; reg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; reg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; reg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; reg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; reg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; reg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; reg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; reg[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; reg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; reg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; reg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; reg[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9039     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9039     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 5     ; 5    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; nreset     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; reg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; nreset     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; reg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition
    Info: Processing started: Sun Dec  2 16:33:46 2018
Info: Command: quartus_sta alu2 -c alu2
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'alu2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.815
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.815            -715.556 clk 
Info (332146): Worst-case hold slack is 0.310
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.310               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -335.696 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.233
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.233            -614.230 clk 
Info (332146): Worst-case hold slack is 0.308
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.308               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -335.696 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.392
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.392            -289.414 clk 
Info (332146): Worst-case hold slack is 0.148
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.148               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -350.101 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 1164 megabytes
    Info: Processing ended: Sun Dec  2 16:33:49 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


