Глава 16. Универсальный асинхронный приемопередатчик 
Блок передатчика включает одноуровневый буфер, сдвиговый регистр, 
схему формирования бита четности (только USART) и схему управления. 
Блок приемника, в свою очередь, включает схемы восстановления  
тактового сигнала и данных, схему контроля четности (только USART),  
двухуровневый (USART) или одноуровневый (UART) буфер, сдвиговый регистр, а 
также схему управления. 
Буферные регистры приемника и передатчика располагаются по одному 
адресу пространства ввода/вывода и обозначаются как регистр данных UDR 
(Universal Data Register) (UDRrt). В этом регистре хранятся младшие 8  
разрядов принимаемых и передаваемых данных. При чтении выполняется  
обращение к буферному регистру UDR приемника, при записи — к  
буферному регистру передатчика. Размещение регистров данных UDR для 
различных моделей микроконтроллеров приведено в Табл. 2.123. 
Таблица 2.123. Размещение регистров данных модулей USART/UART 
Регистр 
Адрес 
Описание 
UDR 
$0С($2С) 
Регистр данных 
USART/UART 
UDR0 
$0С($2С) 
Регистр данных 
USART0/UART0 
$03($23) 
UDR1 
($9С) 
Регистр данных 
USART1/UART1 
В модулях USART буфер приемника является двухуровневым 
(FIFO-буфер), изменение состояния которого происходит при любом  
обращении к регистру UDR. В связи с этим не следует использовать регистр 
UDR в качестве операндов команд типа «чтение/модификация/запись» 
(SBI и CBI). Кроме того, следует быть очень аккуратными при  
использовании команд проверки SBIC и SBIS, поскольку они также изменяют  
состояние буфера приемника. 
Для управления модулями UART используются два регистра: UCSRA 
(UCSR/jA) и UCSRB (UCSR/iB). А для управления модулями USART  
используются уже три регистра: UCSRA (UCSRa/A) , UCSRB (UCSRflB) и 
UCSRC (UCSR/fC). Адреса этих регистров указаны в Табл. 2.124. 
-327- 
ATmega8x 
Altaega8515x 
ATmegal6x 
AThiegal61x 
ATmegal62x 
ATmegal63x 
ATmega32x 
ATtaega323x 
ATmega64x 
ATtaegal28x 
