# 6. μΈν„°λ½νΈ
`μΈν„°λ½νΈ`λ€?  
- CPUκ°€ ν”„λ΅κ·Έλ¨μ„ μμ°¨μ μΌλ΅ μ‹¤ν–‰ν•λ” λ„μ¤‘, κ°‘μ‘μ¤λ½κ² λ°μƒν• μ‚¬κ±΄(μ™Έλ¶€ μ‹ νΈ λ“±)μ„ μ¦‰μ‹ μ²λ¦¬ν•κΈ° μ„ν•΄ ν„μ¬ μ‹¤ν–‰ νλ¦„μ„ μ μ‹ μ¤‘λ‹¨μ‹ν‚¤κ³ , ν•΄λ‹Ή μ‚¬κ±΄ μ²λ¦¬ λ£¨ν‹΄μΌλ΅ μ μ–΄λ¥Ό λ„κΈ°λ” λ§¤μ»¤λ‹μ¦.  

μΈν„°λ½νΈ μ²λ¦¬λ¥Ό μ„ν•΄μ„λ” `μΈν„°λ½νΈ μ»¨νΈλ΅¤λ¬`λ¥Ό μ΄κΈ°ν™”ν•κ³  μ‚¬μ©ν•λ” μ½”λ“ μ‘μ„± ν•„μ” -> μ‹¤μ  μΈν„°λ½νΈλ¥Ό λ°μƒμ‹ν‚¤λ” ν•λ“μ›¨μ–΄μ™€ μΈν„°λ½νΈ μ»¨νΈλ΅¤λ¬λ¥Ό μ—°κ²°  

π‘‰ **ARM κΈ°λ° MCUμ—μ„ μΈν„°λ½νΈ μ²λ¦¬ κ³Όμ •**  
`ν•λ“μ›¨μ–΄ β†’ μΈν„°λ½νΈ μ»¨νΈλ΅¤λ¬ β†’ CPU μμ™Έ λ°μƒ β†’ ν•Έλ“¤λ¬ μ‹¤ν–‰`  

1. ν•λ“μ›¨μ–΄ μ΄λ²¤νΈ λ°μƒ
- ν•΄λ‹Ή ν•λ“μ›¨μ–΄λ” μΈν„°λ½νΈ μ”μ²­ (IRQ μ‹ νΈ / FIQ μ‹ νΈ)μ„ μΈν„°λ½νΈ μ»¨νΈλ΅¤λ¬μ— μ „λ‹¬  

2. μΈν„°λ½νΈ μ»¨νΈλ΅¤λ¬ 
- μ—¬λ¬ μ¥μΉμ—μ„ μ¬λΌμ¨ μΈν„°λ½νΈλ¥Ό κ΄€λ¦¬  
- μ„ νƒλ μΈν„°λ½νΈλ¥Ό CPU(μ½”μ–΄)μ— μ „λ‹¬  

3. CPU (ARM μ½”μ–΄)  
- `CPSR` λ μ§€μ¤ν„°μ I(IRQ Mask), F(FIQ Mask) λΉ„νΈ μƒνƒ ν™•μΈ  
    - `I=0` -> IRQ  ν—μ©
    - `F=0` -> FIQ ν—μ©  
- ν—μ© μƒνƒλΌλ©΄ Exception λ°μƒμΌλ΅ κ°„μ£Όν•κ³  PCλ¥Ό ν•΄λ‹Ή Exception vectorλ΅ jump  

4. Exception Vector -> ν•Έλ“¤λ¬ μ‹¤ν–‰  
- ARMμ€ μΈν„°λ½νΈ μΆ…λ¥λ³„λ΅ κ³ μ •λ μ£Όμ†(μμ™Έ λ²΅ν„° ν…μ΄λΈ”)μ„ κ°–κ³  μμ  
- λ²΅ν„° μ£Όμ†μ— μ‘μ„±λ μµμ…‰μ… ν•Έλ“¤λ¬ μ½”λ“λ΅ μ μ–΄κ°€ μ΄λ™  
μ΄λ• CPUλ” μΌλ¶€ λ μ§€μ¤ν„°(PC, CPSR λ“±)μ„ μ¤νƒμ΄λ‚ μ „μ© λ¨λ“ λ μ§€μ¤ν„°μ— μ €μ¥  

5. μΈν„°λ½νΈ μ„λΉ„μ¤ λ£¨ν‹΄(ISR, ν•Έλ“¤λ¬)  
- νμ›¨μ–΄μ—μ„ μ‘μ„±ν•λ” λ¶€λ¶„  
    1. μ»¨ν…μ¤νΈ μ €μ¥(μΌλ¶€ λ μ§€μ¤ν„° ν‘Έμ‹)  
    2. μΈν„°λ½νΈ λ°μƒ μ›μΈ ν™•μΈ (UARTμ RT/TX μƒνƒ λ μ§€μ¤ν„° μ½κΈ°)  
    3. ν•΄λ‹Ή μ‘μ—… μ²λ¦¬ (λ°μ΄ν„° μ½κΈ°/μ“°κΈ°, ν”λκ·Έ ν΄λ¦¬μ–΄)  
    4. μ»¨ν…μ¤νΈ λ³µμ›  
    5. eretλ“±μΌλ΅ μ›λ μ½”λ“λ΅ λ³µκ·€

6. μ›λ μ‹¤ν–‰μ¤‘μ΄λ ν”„λ΅κ·Έλ¨ λ³µκ·€  
- ISR μν–‰ λλ‚λ©΄ μ €μ¥ν•΄λ‘μ—λ λ μ§€μ¤ν„° μƒνƒ λ³µμ›ν•κ³  μ¤‘λ‹¨ν–λ μ§€μ λ¶€ν„° μ •μƒ μ‹¤ν–‰μ„ μ΄μ–΄κ°.  

### 6.1 μΈν„°λ½νΈ μ»¨νΈλ΅¤λ¬  
- RealViewPBμ—μ„λ” μΈν„°λ½νΈ μ»¨νΈλ΅¤λ¬λ¥Ό `GIC(Generic Intterrupt Controller)`λΌ λ¶€λ¥Έλ‹¤.  

1. GIC λ μ§€μ¤ν„° κµ¬μ΅°μ²΄ λ§λ“¤κΈ°
```C
// CPU Interface Registers
typedef struct GicCput_t
{
    CpuControl_t       cpucontrol;        //0x000
    PriorityMask_t     prioritymask;      //0x004
    BinaryPoint_t      binarypoint;       //0x008
    InterruptAck_t     interruptack;      //0x00C
    EndOfInterrupt_t   endofinterrupt;    //0x010
    RunningInterrupt_t runninginterrupt;  //0x014
    HighestPendInter_t highestpendinter;  //0x018
} GicCput_t;

// Distributor registers
typedef struct GicDist_t
{
    DistributorCtrl_t   distributorctrl;    //0x000
    ControllerType_t    controllertype;     //0x004
    uint32_t            reserved0[62];      //0x008-0x0FC
    uint32_t            reserved1;          //0x100
    uint32_t            setenable1;         //0x104
    uint32_t            setenable2;         //0x108
    uint32_t            reserved2[29];      //0x10C-0x17C
    uint32_t            reserved3;          //0x180
    uint32_t            clearenable1;       //0x184
    uint32_t            clearenable2;       //0x188
} GicDist_t;

#define GIC_CPU_BASE  0x1E000000  //CPU interface
#define GIC_DIST_BASE 0x1E001000  //distributor

```  
![alt text](image.png)
![alt text](image-1.png)  
- κ° CPU interface / distributor μ£Όμ† memory mapκ³Ό μΌμΉ  
- CPU interface (GICC): Distributorκ°€ νΉμ • CPUλ΅ λ³΄λ‚Έ μΈν„°λ½νΈλ¥Ό μ‹¤μ  CPUκ°€ λ°›μ•„ μ²λ¦¬ν•  μ μλ„λ΅ μ—°κ²°  
- μΈν„°λ½νΈλ¥Ό λ°°λ¶„ν•λ” μ—­ν•   

2. Hal/Regs.cμ— GICμ λ μ§€μ¤ν„° μΈμ¤ν„΄μ¤ 2κ° μƒμ„±  
```C
#include "Interrupt.h"

volatile GicCput_t* GicCpu = (GicCput_t*)GIC_CPU_BASE;
volatile GicDist_t* GicDist = (GicDist_t*)GIC_DIST_BASE;
```

3. Hal/HalInterrupt.h νμΌ μ¶”κ°€ν•μ—¬ μΈν„°λ½νΈ API μ„¤κ³„  
```C
void Hal_interrupt_init(void); // μ΄κΈ°ν™”
void Hal_interrupt_enable(uint32_t interrupt_num); // ν™μ„±ν™”
void Hal_interrupt_disable(uint32_t interrupt_num); // λΉ„ν™μ„±ν™”
void Hal_interrupt_register_handler(InterHdlr_fptr handler, uint32_t interrupt_num); // κ°λ³„ μΈν„°λ½νΈ λ³„λ΅ λ”°λ΅ μ—°κ²°ν•΄μ•Ό ν•λ” μΈν„°λ½νΈ ν•Έλ“¤λ¬ λ“±λ΅
void Hal_interrupt_run_handler(void); // κ°λ³„ μΈν„°λ½νΈμ ν•Έλ“¤λ¬λ¥Ό IRQ / FIQλ΅ κµ¬λ¶„ν•΄μ„ μΈν„°λ½νΈ ν•Έλ“¤λ¬ μ‹¤ν–‰
```  

4. Hal/rvpb/Interrupt.c μ„¤κ³„ν• API λ‚΄μ© κµ¬ν„  

1. `Hal_interrupt_init()`  
- CPU interface / Distributor λ μ§€μ¤ν„° λ¨λ‘ on  
- Interrupt ν‚¤κΈ° μ„ν•΄ Priority mask 0xFλ΅ μ„¤μ •  
- Handler ν•¨μ λ¨λ‘ μ΄κΈ°ν™”  

**`enable_irq()` μ¶”κ°€ λ°©λ²•**  
-> cpsrμ IRQ λ§μ¤ν¬λ¥Ό λ„λ” μ½”λ“  
1. `/lib/armcpu.h` / `/lib/armcpu.c` λ‚΄μ© μ¶”κ°€
- IRQ / FIQ ν‚¤κ³  λ„λ” ν•¨μ   
- cpsrμ„ μ μ–΄ν•λ ¤λ©΄ μ–΄μ…λΈ”λ¦¬μ–΄λ¥Ό μ‚¬μ©ν•  μ λ°–μ— μ—†κΈ° λ•λ¬Έμ— 
    1. μ–΄μ…λΈ”λ¦¬μ–΄ μ†μ¤ νμΌ λ§λ“¤μ–΄ μ™„μ „ν μ–΄μ…λΈ”λ¦¬μ–΄λ΅ μ‘μ„±
    2. Cμ–Έμ–΄ μ†μ¤ νμΌμ„ λ§λ“¤κ³  Cμ–Έμ–΄ ν•¨μ μ†μ—μ„ μΈλΌμΈ μ–΄μ…λΈ”λ¦¬μ–΄λ¥Ό μ‚¬μ©ν•λ” λ°©λ²• -> μ΄κ±Έλ΅ μ‘μ„± μμ •  
    ->μ¥μ : μ¤νƒμ— λ μ§€μ¤ν„°λ¥Ό λ°±μ—… λ° λ³µκµ¬ν•λ” μ½”λ“μ™€ λ¦¬ν„΄ μ²λ¦¬ν•λ” μ½”λ“λ¥Ό μ»΄νμΌλ¬κ°€ μλ™μΌλ΅ λ§λ“¬. 
* BICλ” 1μ΄ μλ” λΉ„νΈμ— 0μ„ μ“°κ³ , ORRμ€ λ°λ€λ΅ 1μ„ μ“΄λ‹¤. 

**priority mask**  
![alt text](image-2.png)  
- 4λ²λ¶€ν„° 7λ² λΉ„νΈκΉμ§€λ§ μλ―Έκ°€ μμ–΄, λ¨λ‘ 0μΌλ΅ μ„¤μ •ν•λ©΄ λ¨λ“  μΈν„°λ½νΈλ¥Ό λ‹¤ λ§μ¤ν¬ν•΄λ²„λ¦Ό = μ¦‰ λ¨λ“  μΈν„°λ½νΈλ¥Ό λ§‰μ. 
- 4λ²λ¶€ν„° 7λ² λΉ„νΈκΉμ§€λ¥Ό 0xFλ΅ μ„¤μ •ν•λ©΄ μΈν„°λ½νΈμ μ°μ„ μμ„κ°€ 0x0λ¶€ν„° 0xEκΉμ§€μΈ μΈν„°λ½νΈλ¥Ό ν—μ©ν•λ‹¤λ” μλ―Έ -> μ°μ„ μμ„μ κΈ°λ³Έκ°’μ€ 0μ΄λ―€λ΅ μ‹¤μ λ΅λ” λ¨λ“  μΈν„°λ½νΈλ¥Ό λ‹¤ ν—μ©  

2. `Hal_interrupt_enable` / `Hal_interrupt_disable`  

![alt text](image-3.png)  

- νΉμ • IRQ IDλ¥Ό λ°›μ•„ ν•΄λ‹Ή μΈν„°λ½νΈλ¥Ό Enable / disable ν•λ„λ΅ GIC λ μ§€μ¤ν„°μ— λ°μ  
- GICλ” μ΄ 64κ°μ μΈν„°λ½νΈλ¥Ό κ΄€λ¦¬
    - ν• λ μ§€μ¤ν„°(Set Enable)κ°€ 32κ°μ μΈν„°λ½νΈλ¥Ό λ‹΄λ‹Ή
    - `SetEnable1` β†’ IRQ32 ~ IRQ63  
    - `SetEnable2` β†’ IRQ64 ~ IRQ95  
- λ”°λΌμ„ μ›ν•λ” λΉ„νΈ μ¤ν”„μ…‹μ„ κµ¬ν•λ ¤λ©΄ IRQ λ²νΈμ—μ„ 32λ¥Ό λΉΌμ•Ό ν•¨  
- μ΄ κ³„μ‚°μ„ μλ™ν™”ν• μ•κ³ λ¦¬μ¦μ„ Hal_interrupt_enable/disable ν•¨μμ— κµ¬ν„ β†’ λ“λΌμ΄λ²„λ” IRQ λ²νΈλ§ μ „λ‹¬ν•λ©΄ μ•μ•„μ„ λ μ§€μ¤ν„°/λΉ„νΈ μ„μΉ κ³„μ‚° ν›„ λ°μ    

3. `Hal_interrupt_register_handler()` / `Hal_interrupt_run_handler()`  
- μΈν„°λ½νΈ ν•Έλ“¤λ¬λ¥Ό μ²λ¦¬ν•λ” ν•¨μ
- `Hal_interrupt_register_handler`: μΈν„°λ½νΈ ν•Έλ“¤λ¬ ν•¨μμ— λ“±λ΅ν•λ” ν•¨μ  
- `Hal_interrupt_run_handler` : μΈν„°λ½νΈ ν•Έλ“¤λ¬ μ‹¤ν–‰ν•λ” ν•¨μ






