unroll info;unroll confidence level;unroll loop type;unroll factor;RecMII;RecMII (best case for DIV/SQRT);comp_str;comp_opts;nb paths;cycles L1;cycles L1 (best case for DIV/SQRT);cycles L1 if clean;cycles L1 (best case for DIV/SQRT) if clean;cycles L1 if FP arith vectorized;cycles L1 (best case for DIV/SQRT) if FP arith vectorized;cycles L1 if fully vectorized;cycles L1 (best case for DIV/SQRT) if fully vectorized;cycles L1 if no deps;cycles L1 (best case for DIV/SQRT) if no deps;cycles L1 if hitting next bottleneck;cycles L1 (best case for DIV/SQRT) if hitting next bottleneck;bottlenecks;cycles front end;cycles dispatch;cycles P0;cycles P1;cycles P2;cycles P3;cycles P4;cycles P5;cycles P6;cycles P7;uops P0;uops P1;uops P2;uops P3;uops P4;uops P5;uops P6;uops P7;cycles div sqrt max;cycles div sqrt min;nb instructions;nb uops;nb pure loads;nb impl loads;nb stores;nb stack references;nb total FP operations;nb FP add-sub operations;nb FP mul operations;nb FP fma operations;nb FP div operations;nb FP rcp operations;nb FP sqrt operations;nb FP rsqrt operations;FP operations per cycle L1;bytes loaded or stored per cycle L1;bytes loaded or stored per cycle L1 (best case for DIV/SQRT);bytes prefetched;bytes loaded;bytes stored;packed ratio all;packed ratio load;packed ratio store;packed ratio mul;packed ratio add_sub;packed ratio other;vec eff ratio all;vec eff ratio load;vec eff ratio store;vec eff ratio mul;vec eff ratio add_sub;vec eff ratio other;stride_0;stride_1;stride_n;stride_unknown;stride_indirect;Nb_insn_SD;Nb_insn_SS;Nb_insn_PD_XMM;Nb_insn_PD_YMM;Nb_insn_PD_ZMM;Nb_insn_PS_XMM;Nb_insn_PS_YMM;Nb_insn_PS_ZMM;Nb_FLOP_add_sub;Nb_FLOP_div;Nb_FLOP_mul;Nb_FLOP_fma;Nb_FLOP_rcp;Nb_FLOP_sqrt;Nb_FLOP_rsqrt;Nb_8_bits_loads;Nb_8_bits_stores;Nb_16_bits_loads;Nb_16_bits_stores;Nb_32_bits_loads;Nb_32_bits_stores;Nb_64_bits_loads;Nb_64_bits_stores;Nb_128_bits_loads;Nb_128_bits_stores;Nb_256_bits_loads;Nb_256_bits_stores;Nb_MOVH/LPS/D_loads;Nb_MOVH/LPS/D_stores;Nb_insn_ADD/SUBPD_XMM;Nb_insn_ADD/SUBPD_YMM;Nb_insn_ADD/SUBPD_ZMM;Nb_insn_ADD/SUBPS_XMM;Nb_insn_ADD/SUBPS_YMM;Nb_insn_ADD/SUBPS_ZMM;Nb_insn_ADD/SUBSD;Nb_insn_ADD/SUBSS;Nb_insn_DIVPD_XMM;Nb_insn_DIVPD_YMM;Nb_insn_DIVPD_ZMM;Nb_insn_DIVPS_XMM;Nb_insn_DIVPS_YMM;Nb_insn_DIVPS_ZMM;Nb_insn_DIVSD;Nb_insn_DIVSS;Nb_insn_FMAPD_XMM;Nb_insn_FMAPD_YMM;Nb_insn_FMAPD_ZMM;Nb_insn_FMAPS_XMM;Nb_insn_FMAPS_YMM;Nb_insn_FMAPS_ZMM;Nb_insn_FMASD;Nb_insn_FMASS;Nb_insn_MULPD_XMM;Nb_insn_MULPD_YMM;Nb_insn_MULPD_ZMM;Nb_insn_MULPS_XMM;Nb_insn_MULPS_YMM;Nb_insn_MULPS_ZMM;Nb_insn_MULSD;Nb_insn_MULSS;Nb_insn_SQRTPD_XMM;Nb_insn_SQRTPD_YMM;Nb_insn_SQRTPD_ZMM;Nb_insn_SQRTPS_XMM;Nb_insn_SQRTPS_YMM;Nb_insn_SQRTPS_ZMM;Nb_insn_SQRTSD;Nb_insn_SQRTSS;Nb_insn_RSQRTPD_XMM;Nb_insn_RSQRTPD_YMM;Nb_insn_RSQRTPD_ZMM;Nb_insn_RSQRTPS_XMM;Nb_insn_RSQRTPS_YMM;Nb_insn_RSQRTPS_ZMM;Nb_insn_RSQRTSD;Nb_insn_RSQRTSS;Nb_insn_RCPPD_XMM;Nb_insn_RCPPD_YMM;Nb_insn_RCPPD_ZMM;Nb_insn_RCPPS_XMM;Nb_insn_RCPPS_YMM;Nb_insn_RCPPS_ZMM;Nb_insn_RCPSD;Nb_insn_RCPSS;Nb INT arith insn: ADD/SUB-XMM;Nb INT arith insn: ADD/SUB-YMM;Nb INT arith insn: ADD/SUB-ZMM;Nb INT arith insn: CMP-XMM;Nb INT arith insn: CMP-YMM;Nb INT arith insn: CMP-ZMM;Nb INT arith insn: MUL-XMM;Nb INT arith insn: MUL-YMM;Nb INT arith insn: MUL-ZMM;Nb INT arith insn: FMA-XMM;Nb INT arith insn: FMA-YMM;Nb INT arith insn: FMA-ZMM;Nb INT arith insn: SAD-XMM;Nb INT arith insn: SAD-YMM;Nb INT arith insn: SAD-ZMM;Nb INT arith insn: OTHER-XMM;Nb INT arith insn: OTHER-YMM;Nb INT arith insn: OTHER-ZMM;Nb INT logic insn: TEST-XMM;Nb INT logic insn: TEST-YMM;Nb INT logic insn: TEST-ZMM;Nb INT logic insn: AND-XMM;Nb INT logic insn: AND-YMM;Nb INT logic insn: AND-ZMM;Nb INT logic insn: ANDN-XMM;Nb INT logic insn: ANDN-YMM;Nb INT logic insn: ANDN-ZMM;Nb INT logic insn: XOR-XMM;Nb INT logic insn: XOR-YMM;Nb INT logic insn: XOR-ZMM;Nb INT logic insn: OR-XMM;Nb INT logic insn: OR-YMM;Nb INT logic insn: OR-ZMM;Nb INT logic insn: SHIFT-XMM;Nb INT logic insn: SHIFT-YMM;Nb INT logic insn: SHIFT-ZMM;Nb INT other insn: XMM;Nb INT other insn: YMM;Nb INT other insn: ZMM;Nb IOP: add-sub;Nb IOP: mul;Nb IOP: fma;Nb IOP;Nb scalar INT arith insn: ADD/SUB;Nb scalar INT arith insn: CMP;Nb scalar INT arith insn: MUL;Nb scalar INT arith insn: OTHER;Nb scalar INT logic insn: AND;Nb scalar INT logic insn: XOR;Nb scalar INT logic insn: OR;Nb scalar INT logic insn: SHIFT;Nb INT other insns;Nb loop control insns;ID;MAQAO Nb Path;
NA;NA;NA;NA;1;1;NA;NA;2;1.75;1.75;1.25;1.25;1.75;1.75;0.4375;0.4375;NA;NA;1.5;1.5;micro-operation queue, ;1.75;1.5;1;1;1.5;1.5;1;1;1;1;1;1;1.5;1.5;1;1;1;1;0;0;8;7;2;1;1;0;0;0;0;0;0;0;0;0;0.00, 0.00, ;18.285714285714;18.285714285714;0;24;8;0;0;0;NA;NA;0;25;25;25;NA;NA;25;1;3;0;0;0;2;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;3;1;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;NA;0;0;0;0;0;0;0;0;0;4;1498;2
NA;NA;NA;NA;1;1;NA;NA;2;2;2;1.5;1.5;2;2;0.375;0.375;NA;NA;1.5;1.5;micro-operation queue, ;2;1.5;1.5;1.5;1;1;1;1.5;1.5;1;1.5;1.5;1;1;1;1.5;1.5;1;0;0;8;8;1;1;1;0;0;0;0;0;0;0;0;0;0.00, 0.00, ;12;12;0;16;8;0;0;0;NA;0;0;22.5;25;12.5;NA;25;25;1;2;0;0;0;2;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;2;1;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;NA;1;0;0;0;0;0;0;0;0;4;1498;2
NA;NA;NA;NA;1;1;NA;NA;2;1.875;1.875;1.375;1.375;1.875;1.875;0.40625;0.40625;NA;NA;1.5;1.5;;1.875;1.5;1.25;1.25;1.25;1.25;1;1.25;1.25;1;1.25;1.25;1.25;1.25;1;1.25;1.25;1;0;0;8;7.5;1.5;1;1;0;0;0;0;0;0;0;0;0;0.00, 0.00, ;15.142857142857;15.142857142857;0;20;8;0;0;0;NA;0;0;23.75;25;18.75;NA;25;25;1;2.5;0;0;0;2;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;2.5;1;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;NA;0.5;0;0;0;NA;NA;NA;NA;0;4;1498;2
