library ieee ;
use ieee.std_logic_1164.all ;
use ieee.std_logic_vector.all ;
use ieee.std_logic_arith.all ;

entity COMPTEUR is
	port( ARst, CLK, EN	:	in std_logic ;
			Q					: out std_logic_vector(7 downto 0)
	) ;
end COMPTEUR ;

architecture DESC of COMPTEUR is
begin
	PRO_COMPT : process (COMPTEUR)
	begin
		if(CLK'event and CLK='1' and EN = '1') then Q <= Q+1 ; -- etape incrementation
		if(ARst = '0') then Q <= 0 ;
		end if ;
	end process ;
end ;