Ecco le varie fasi per lo sviluppo di una CPU RISC-V (<font color="#ffff00">senza pipeline</font>):
1) Definire come viene elaborata una istruzione (fasi di esecuzione)
2) Scegliere le <font color="#0070c0">istruzioni da realizzare</font>
3) Scegliere le <font color="#ff0000">unità funzionali necessarie</font>
4) <font color="#00b050">Collegare</font> le unità funzionali
5) <font color="#e36c09">Costruire la CU </font>(Control Unit) che controlla il funzionamento della CPU
6) Calcolare il massimo tempo di esecuzione delle istruzioni (che ci dà il <font color="#c4bd97">periodo di clock</font>)

Inoltre vengono illustrate le **Fasi di esecuzione di un'istruzione:**
1) **FETCH:** Caricamento di un'istruzione dalla memoria alla CU 
2) **DECODIFICA:** Decodifica dell'istruzione e lettura argomenti dai registri
3) **ESECUZIONE:** Esecuzione (attivazione delle unità funzionali necessarie)
4) **MEMORIA:** Accesso alla memoria
5) **WRITE BACK:** Scrittura dei risultati nei registri
- (Opzionale) **Aggiornamento del Program Counter**

Le istruzioni da realizzare quindi sono:
- Istruzioni per l'accesso alla memoria: lw e sw (di tipo I ed S)
- Salto condizionati: beq (di tipo SB)
- Operazioni logico-aritmetiche: add, sub, and, or (di tipo R)

Ecco poi un riassunto sul formato delle istruzioni in assembly RISC-V, per approfondire [[1. Le Istruzioni Fondamentali 1|clicca qui]].
![[Pasted image 20250506150743.png]]

##### **Unita Funzionali Necessarie:**
Le unità funzionali che sono di solito all'interno di ogni CPU in RISC-V sono numerose. E necessario quindi includere in ogni progetto di una CPU i seguenti componenti:
- <font color="#ff0000">PC (Program Counter):</font> Registro che contiene l'indirizzo dell'istruzione
- <font color="#4bacc6">Memoria Istruzioni:</font> Contiene le istruzioni
- <font color="#de7802">Adder:</font> Per calcolare il PC
- <font color="#00b050">Registri:</font> Contengono gli argomenti delle istruzioni
- <font color="#ffff00">ALU:</font> Fa le operazioni aritmetico-logiche, confronti, indirizzi in memoria
- <font color="#d99694">Memoria Dati:</font> Da cui leggere/in cui scrivere i dati (load/store)

Le unità collegate da diversi **datapath** (Interconnesioni che definiscono il flusso delle informazioni nella CPU).

Se un'unità funzionale può ricevere dati da **più sorgenti** è necessario inserire un multiplexer (MUX) per selezionare la sorgente necessaria. Le unità funzionali sono attivate e coordinate dai segnali prodotti dalla **Control Unit.**

##### **Ingredienti: Memoria delle istruzioni, PC, adder:**
1) <font color="#76923c">Memoria istruzioni:</font>
	- Input: Indirizzo a 32 bit
	- Output: Istruzione (da 32 bit) situata nell'indirizzo di input
2) <font color="#e36c09">Program Counter (PC):</font> 
	- Registro che contiene l'indirizzo dell'istruzione corrente
3) <font color="#ffc000">Sommatore:</font>
	- Necessario per calcolare il nuovo PC e le destinazioni dei salti relativi
	- Riceve due valori a 32 bit e ne fornisce in uscita la somma 

![[Pasted image 20250506151904.png]]

##### **Ingredienti: Registri e ALU:**
1) <font color="#ff0000">Blocco dei registri (register file):</font>
	- Contiene **32 registri** a 32 bit, indirizzabili con 5 bit ($2^5$ = 32)
	- Può memorizzare un dato in un registro e contemporaneamente fornirlo in uscita
	- 3 porte a 5 bit per indicare quali 2 registri leggere e quale registro scrivere
	- 3 porte dati (a 32 bit): Una in ingresso per il valore da memorizzare e 2 di uscita per i valori letti
	- Il segnale **RegWrite** abilita (se 1) la scrittura nel registro di scrittura
	
2) <font color="#00b050">ALU:</font> Riceve due valori interi a 32 bit e svolge un'operazione indicata dai segnali **Op.ALU**
    - Oltre al risultato da 32 bit produce un segnale da 1 bit "**Zero**" asserito se il risultato è zero

![[Pasted image 20250506152512.png]]


##### **Ingredienti: Memoria dati ed unità di estensione del segno:**
1) <font color="#4f81bd">Unità di memoria:</font> 
    - Riceve un **Indirizzo** (da 32 bit) che indica quale word della memoria va letta/scritta
    - Riceve il segnale **MemRead** che abilita la lettura dall'indirizzo (se lw)
    - Riceve un dato da 32 bit da scrivere in memoria a quell'indirizzo (se sw)
    - Riceve il segnale di controllo **MemWrite** che abilita (1) la scrittura del dato all'indirizzo
    - Fornisce su una porta di uscita da 32 bit il lato letto (se MemRead = 1)

2) <font color="#ff0000">L'unità di estensione del segno:</font> Serve a trasformare un intero relativo (in CA2) da 16 a 32 bit, ovvero copia il bit del segno nei 16 bit più significativi della parola

![[Pasted image 20250506153149.png]]


##### **Fetch dell'istruzione/Aggiornamento del PC:**
![[Pasted image 20250506154527.png]]

APPROFONDISCI

##### **Operazioni ALU e accesso a MEM (ADD):**
Decodifica Facilitata: I formati I, R e S sono simili. 
- Il primo argomento dell'istruzione è il registro (rs1 in $[19:15]$)
- Il secondo argomento dell'istruzione è il registro (rs2 in $[24:20]$) o campo immediato ($[31:20]$ per tipo I e $[31:25], [11:7]$ per tipo S)
- Il registro di scrittura (rd in $[11:7]$) per R e I, assente per tipo S che non scrive in un registro a seconda del segnale di controllo **ALUSrc** che seleziona la porta corrispondente del MUX. Per calcolare l'indirizzo di accesso alla memoria si usa la stessa ALU (reg.base + campo i.). Il risultato dell'ALU o della memoria viene selezionato da **MemtoReg** che comanda il MUX a destra

![[Pasted image 20250506155502.png]]

##### **Operazioni ALU e accesso a MEM (LW):**
Decodifica facilitata: I formati I, R e S sono simili.
- Il Primo argomento dell'istruzione è il registro (rs1 in $[19:15]$)
- Secondo argomento dell'istruzione è il registro (rs2$[24:20]$) o campo immediato ($[31:20]$ per tipo I e $[31:25]$, $[11:7]$ per tipo S)
- Registro di scrittura (rd in $[11:7]$ per R e O, assente per tipo S che non scrive in un registro) a seconda del segnale di controllo **ALUsrc** che seleziona la porta corrispondente del MUX. Per calcolare l'indirizzo di accesso alla memoria si usa la stessa ALI (reg. base + campo i.). Il risultato dell'ALU o della memoria viene selezionato da **MemtoReg** che comanda il MUX a destra  

![[Pasted image 20250508092635.png]]

##### **Operazioni ALU e accesso a MEM (SW):**
Decodifica facilitata: i formati I, R e S sono simili
- Primo argomento dell'istruzione è un registro (rs1 in $[19:15]$)
- Secondo argomento dell'istruzione è un registro (rs2$[24:20]$) o campo immediato ($([31:20]$ per tipo I e $[31:25]$,$[11:7]$ per tipo S)
- Registro di scrittura (rd in [11:7] per R e I, assente per tipo S che non scrive in un registro a seconda del segnale di controllo ALUSrc che seleziona la porta corrispondente del MUX. Per calcolare l’indirizzo di accesso alla memoria si usa la stessa ALU (reg. base + campo i.). Il risultato dell’ALU o della memoria viene selezionato da MemtoReg che comanda il MUX a destra

![[Pasted image 20250508093123.png]]

##### **Salti condizionati (beq):**
L'ALU è il comparatore (sottrazione). Il segnale 0 dell'ALU indica se operare il salto. La destinazione dei salti è un numero relativo di istruzioni rispetto al PC
- estesa nel segno (Genera cost)
- moltiplicata per 2 (genera cost)
- sommata al PC
Il nuovo valore del PC può provenire da:
- PC+4 (istruzione seguente)
- Uscita dell'adder (salto)
Abbiamo necessariamente bisogno di un MUX di selezione per gestire i salti condizionati

![[Pasted image 20250508093558.png]]

##### **Tutte le istruzioni insieme:**

![[Pasted image 20250508095746.png]]

##### **ALU:**
![[Pasted image 20250508095821.png]]

Di seguito una tabella con associato ai bit in ingresso e il rispettivo output dell'ALU.

| ALU control lines     | Funzione             |
| --------------------- | -------------------- |
| <center>0000</center> | <center>AND</center> |
| <center>0001</center> | <center>OR</center>  |
| <center>0010</center> | <center>add</center> |
| <center>0110</center> | <center>sub</center> |

La logica di controllo per l'ALU è implementata a "cascata", ciò comporta livelli multipli di decodifica e la circuiteria è più semplice. Prima vi sono 3 codici di selezione per l'ALUOp. Poi, a seconda dei casi, vengono considerati i campi **funz** nell'istruzione.

Queste sono le tabelle delle verità:

![[Pasted image 20250508101029.png]]
![[Pasted image 20250508101109.png]]

##### **Segnali di controllo:**

![[Pasted image 20250508101557.png]]

##### **Segnali da generare:**
L'ALU deve seguire 4 tipi di comportamento:
- Se l'istruzione è di **tipo R** esegue l'operazione indicata dal campo **funz** dell'istruzione
- Se l'istruzione accede alla memoria **(lw, sw)** svolge la somma che calcola l'indirizzo
- Se l'istruzione è un **beq** deve svolgere una differenza
Per codificare 3 comportamenti bastano 2 segnali dalla CU: ALUOp1 e ALUOp2

Quindi i segnali che la CU deve produrre per i diversi tipi di istruzione devono essere:

![[Pasted image 20250508101535.png]]

##### **Tempi di esecuzione:**
Conoscendo il tempo necessario a produrre i risultati delle diverse unità funzionali è possibile calcolare il tempo totale di ciascuna istruzione. Supponendo che i tempi siano.
- Accesso alla memoria = 100 ns    (Fetch e MEM)
- ALU e sommatori = 150 ns    (EX e PC)
- Accesso ai registri = 50 ns    (ID e WB)
- Tutte le altre componenti = 0 ns 

Allora i tempi di esecuzione saranno:

![[Pasted image 20250508101940.png]]

