# MESI

SMP架构如果存在多核心会出现每个CPU Core都有自己的Cache(L1-i-Cache,L1-d-Cache,L2-Cache),同时所有的CPU Core共享 L3-Cache,同时访问相同的Memory,所以读写时会出现Cache Coherence(一致性)问题,这就需要 Cache Coherence Protocols来定义如何保持一致性, MESI及其各种扩展就是这样一些协议.

## Miss

* Cache Miss : Startup Cache Miss
* Capacity Miss : Cache Line Miss 同时Cache 已满,需要替换一个Cache Line
* Aassociativity Miss : Cache Line被替换掉之后又要被访问
* Write Miss : Cache Line 是 Shared or Invalidated

## Status

* M : Modified
* E : Exclusive
* S : Shared
* I : Invalidated

## State Mechine

## Store Buffer

`Write Miss`/`Write` 发送 `Read Invalidate`/ `Invalidate` 需要等待其他所有的CPU返回 `Acknowledgement` 消息才会将内容写回Cache Line同时标记为 `M`,等待 `Acknowledgement` 之前,发送方是 `halt` 状态.

因此增加Store Buffer,发送消息,写入到Store Buffer,不需要`halt`直接继续执行后续指令,等待 `Acknowledgement` 和写入Cache Line并标记 `M` 的事情交给Store Buffer **异步**处理.

## Invalidate Queue

CPU 收到 `Invalidate` 消息,需要等空闲并且处理完本地Cache Line(Cache Line 标记为 `I`)后才会响应`Acknowledgement`,如果大量`Invalidate` 消息到达导致无法很快响应.增加 Invalidate Queue目的即为了提供快速响应功能:收到 `Invalidate` 消息即响应`Acknowledgement`,本地消息处理(Cache Line 标记为 `I`)通过 Invalidate Queue异步等待合适的时机进行.
