<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z010clg400-1" LaunchTime="1708031048">
  <File Type="VDS-TIMING-PB" Name="red_pitaya_top_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="red_pitaya_top_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="red_pitaya_top.dcp"/>
  <File Type="RDS-UTIL-PB" Name="red_pitaya_top_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="red_pitaya_top_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="red_pitaya_top_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="red_pitaya_top.vds"/>
  <File Type="REPORTS-TCL" Name="red_pitaya_top_reports.tcl"/>
  <File Type="PA-TCL" Name="red_pitaya_top.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/ip/bram_20x49k_80x12k/bram_20x49k_80x12k.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/bram_18x4k_36x2k/bram_18x4k_36x2k.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/system/system.bd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/LPFilterGain1.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RP_LockInPILD/rp_lock-in_pid_src/lock_in+pid/fpga_project/redpitaya.srcs/sources_1/new/LPFilterGain1.v"/>
        <Attr Name="ImportTime" Val="1600075944"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/classic/axi_master.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/classic/axi_master.v"/>
        <Attr Name="ImportTime" Val="1585098264"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/pidlim.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/satsigned.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/scaler.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/seqgen.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/seqpid_ch.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/seqpid_instr.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/interface/axi4_if.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/interface/axi4_if.sv"/>
        <Attr Name="ImportTime" Val="1585098264"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/axi4_slave.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/axi4_slave.sv"/>
        <Attr Name="ImportTime" Val="1585098264"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/extclkdetect.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/interface/gpio_if.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/interface/gpio_if.sv"/>
        <Attr Name="ImportTime" Val="1585098264"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/prj/v0.94/rtl/red_pitaya_ps.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/red_pitaya_ps.sv"/>
        <Attr Name="ImportTime" Val="1585098264"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/interface/sys_bus_if.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/interface/sys_bus_if.sv"/>
        <Attr Name="ImportTime" Val="1585098264"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/sys_bus_interconnect.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/sys_bus_interconnect.sv"/>
        <Attr Name="ImportTime" Val="1585098264"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/sys_bus_stub.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/sys_bus_stub.sv"/>
        <Attr Name="ImportTime" Val="1585098264"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/prj/v0.94/rtl/red_pitaya_top.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/red_pitaya_top.sv"/>
        <Attr Name="ImportTime" Val="1585098264"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/evn_pkg.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/evn_pkg.sv"/>
        <Attr Name="ImportTime" Val="1585098264"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/interface/axi4_stream_if.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/interface/axi4_stream_if.sv"/>
        <Attr Name="ImportTime" Val="1585098264"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/interface/spi_if.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/interface/spi_if.sv"/>
        <Attr Name="ImportTime" Val="1585098264"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/interface/axi4_lite_if.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/interface/axi4_lite_if.sv"/>
        <Attr Name="ImportTime" Val="1585098264"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="red_pitaya_top"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/sdc/red_pitaya.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../sdc/red_pitaya.xdc"/>
        <Attr Name="ImportTime" Val="1585098264"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/sdc/red_pitaya.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2017"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="system_xadc_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_processing_system7_0"/>
  <BlockFileSet Type="BlockSrcs" Name="red_pitaya_pll_mod"/>
  <BlockFileSet Type="BlockSrcs" Name="system_proc_sys_reset_0"/>
  <BlockFileSet Type="BlockSrcs" Name="div_gen_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_axi_protocol_converter_0_0"/>
</GenRun>
