TimeQuest Timing Analyzer report for Lab4
Tue Nov 05 10:16:45 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK2'
 12. Slow Model Setup: 'CLK1'
 13. Slow Model Hold: 'CLK1'
 14. Slow Model Hold: 'CLK2'
 15. Slow Model Minimum Pulse Width: 'CLK2'
 16. Slow Model Minimum Pulse Width: 'CLK1'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'CLK2'
 27. Fast Model Setup: 'CLK1'
 28. Fast Model Hold: 'CLK1'
 29. Fast Model Hold: 'CLK2'
 30. Fast Model Minimum Pulse Width: 'CLK2'
 31. Fast Model Minimum Pulse Width: 'CLK1'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Lab4                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; CLK1       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK1 } ;
; CLK2       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK2 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 150.88 MHz ; 150.88 MHz      ; CLK2       ;      ;
; 174.13 MHz ; 174.13 MHz      ; CLK1       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK2  ; -5.871 ; -182.400      ;
; CLK1  ; -4.743 ; -20.925       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK1  ; 0.391 ; 0.000         ;
; CLK2  ; 0.551 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK2  ; -1.380 ; -37.380               ;
; CLK1  ; -1.380 ; -22.380               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK2'                                                                                                                                           ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.871 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK1         ; CLK2        ; 1.000        ; -0.001     ; 6.906      ;
; -5.817 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK1         ; CLK2        ; 1.000        ; 0.002      ; 6.855      ;
; -5.746 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK1         ; CLK2        ; 1.000        ; -0.001     ; 6.781      ;
; -5.742 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK1         ; CLK2        ; 1.000        ; -0.001     ; 6.777      ;
; -5.702 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; CLK1         ; CLK2        ; 1.000        ; -0.006     ; 6.732      ;
; -5.702 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK1         ; CLK2        ; 1.000        ; -0.006     ; 6.732      ;
; -5.692 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK1         ; CLK2        ; 1.000        ; 0.002      ; 6.730      ;
; -5.688 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK1         ; CLK2        ; 1.000        ; 0.002      ; 6.726      ;
; -5.651 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK1         ; CLK2        ; 1.000        ; 0.010      ; 6.697      ;
; -5.648 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; CLK1         ; CLK2        ; 1.000        ; -0.003     ; 6.681      ;
; -5.648 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK1         ; CLK2        ; 1.000        ; -0.003     ; 6.681      ;
; -5.628 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK2         ; CLK2        ; 1.000        ; -0.002     ; 6.662      ;
; -5.578 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~23 ; CLK1         ; CLK2        ; 1.000        ; -0.001     ; 6.613      ;
; -5.560 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK1         ; CLK2        ; 1.000        ; 0.010      ; 6.606      ;
; -5.557 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK2         ; CLK2        ; 1.000        ; -0.002     ; 6.591      ;
; -5.537 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~19 ; CLK1         ; CLK2        ; 1.000        ; -0.001     ; 6.572      ;
; -5.536 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; CLK1         ; CLK2        ; 1.000        ; -0.009     ; 6.563      ;
; -5.526 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK1         ; CLK2        ; 1.000        ; 0.010      ; 6.572      ;
; -5.524 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~23 ; CLK1         ; CLK2        ; 1.000        ; 0.002      ; 6.562      ;
; -5.523 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 6.564      ;
; -5.522 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK1         ; CLK2        ; 1.000        ; 0.010      ; 6.568      ;
; -5.503 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK2         ; CLK2        ; 1.000        ; -0.002     ; 6.537      ;
; -5.499 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK2         ; CLK2        ; 1.000        ; -0.002     ; 6.533      ;
; -5.483 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~19 ; CLK1         ; CLK2        ; 1.000        ; 0.002      ; 6.521      ;
; -5.482 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; CLK1         ; CLK2        ; 1.000        ; 0.005      ; 6.523      ;
; -5.482 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK1         ; CLK2        ; 1.000        ; 0.005      ; 6.523      ;
; -5.482 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; CLK1         ; CLK2        ; 1.000        ; -0.006     ; 6.512      ;
; -5.466 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; CLK1         ; CLK2        ; 1.000        ; 0.001      ; 6.503      ;
; -5.459 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; CLK2         ; CLK2        ; 1.000        ; -0.007     ; 6.488      ;
; -5.459 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK2         ; CLK2        ; 1.000        ; -0.007     ; 6.488      ;
; -5.455 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; CLK1         ; CLK2        ; 1.000        ; -0.009     ; 6.482      ;
; -5.450 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 6.491      ;
; -5.438 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~20 ; CLK1         ; CLK2        ; 1.000        ; -0.001     ; 6.473      ;
; -5.435 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK1         ; CLK2        ; 1.000        ; 0.010      ; 6.481      ;
; -5.432 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK2         ; CLK2        ; 1.000        ; -0.002     ; 6.466      ;
; -5.431 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK1         ; CLK2        ; 1.000        ; 0.010      ; 6.477      ;
; -5.428 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK2         ; CLK2        ; 1.000        ; -0.002     ; 6.462      ;
; -5.411 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK2         ; CLK2        ; 1.000        ; 0.008      ; 6.455      ;
; -5.411 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; CLK1         ; CLK2        ; 1.000        ; 0.004      ; 6.451      ;
; -5.400 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; CLK1         ; CLK2        ; 1.000        ; -0.006     ; 6.430      ;
; -5.398 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 6.439      ;
; -5.394 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 6.435      ;
; -5.391 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; CLK1         ; CLK2        ; 1.000        ; 0.005      ; 6.432      ;
; -5.391 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK1         ; CLK2        ; 1.000        ; 0.005      ; 6.432      ;
; -5.388 ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 6.429      ;
; -5.388 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; CLK2         ; CLK2        ; 1.000        ; -0.007     ; 6.417      ;
; -5.388 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK2         ; CLK2        ; 1.000        ; -0.007     ; 6.417      ;
; -5.384 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~20 ; CLK1         ; CLK2        ; 1.000        ; 0.002      ; 6.422      ;
; -5.364 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 6.405      ;
; -5.361 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile~20 ; CLK1         ; CLK2        ; 1.000        ; 0.010      ; 6.407      ;
; -5.358 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile~23 ; CLK1         ; CLK2        ; 1.000        ; 0.010      ; 6.404      ;
; -5.354 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; CLK2         ; CLK2        ; 1.000        ; 0.000      ; 6.390      ;
; -5.354 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK2         ; CLK2        ; 1.000        ; 0.000      ; 6.390      ;
; -5.354 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~31 ; CLK1         ; CLK2        ; 1.000        ; -0.001     ; 6.389      ;
; -5.335 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Data_Path:DP|RegisterFile:Reg|regfile~23 ; CLK2         ; CLK2        ; 1.000        ; -0.002     ; 6.369      ;
; -5.334 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; CLK1         ; CLK2        ; 1.000        ; 0.001      ; 6.371      ;
; -5.325 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 6.366      ;
; -5.322 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~28 ; CLK1         ; CLK2        ; 1.000        ; -0.001     ; 6.357      ;
; -5.321 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 6.362      ;
; -5.317 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile~19 ; CLK1         ; CLK2        ; 1.000        ; 0.010      ; 6.363      ;
; -5.316 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; CLK1         ; CLK2        ; 1.000        ; 0.002      ; 6.354      ;
; -5.314 ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK2         ; CLK2        ; 1.000        ; 0.001      ; 6.351      ;
; -5.314 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~14 ; CLK1         ; CLK2        ; 1.000        ; 0.020      ; 6.370      ;
; -5.312 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; CLK1         ; CLK2        ; 1.000        ; 0.012      ; 6.360      ;
; -5.301 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; CLK1         ; CLK2        ; 1.000        ; 0.002      ; 6.339      ;
; -5.300 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~31 ; CLK1         ; CLK2        ; 1.000        ; 0.002      ; 6.338      ;
; -5.294 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Data_Path:DP|RegisterFile:Reg|regfile~19 ; CLK2         ; CLK2        ; 1.000        ; -0.002     ; 6.328      ;
; -5.293 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; CLK2         ; CLK2        ; 1.000        ; -0.010     ; 6.319      ;
; -5.292 ; Data_Path:DP|RegisterFile:Reg|regfile~26 ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK2         ; CLK2        ; 1.000        ; 0.008      ; 6.336      ;
; -5.286 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK2         ; CLK2        ; 1.000        ; 0.008      ; 6.330      ;
; -5.282 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK2         ; CLK2        ; 1.000        ; 0.008      ; 6.326      ;
; -5.281 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; CLK2         ; CLK2        ; 1.000        ; 0.000      ; 6.317      ;
; -5.281 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK2         ; CLK2        ; 1.000        ; 0.000      ; 6.317      ;
; -5.279 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; CLK1         ; CLK2        ; 1.000        ; 0.004      ; 6.319      ;
; -5.268 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~28 ; CLK1         ; CLK2        ; 1.000        ; 0.002      ; 6.306      ;
; -5.267 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~23 ; CLK1         ; CLK2        ; 1.000        ; 0.010      ; 6.313      ;
; -5.264 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~23 ; CLK2         ; CLK2        ; 1.000        ; -0.002     ; 6.298      ;
; -5.263 ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 6.304      ;
; -5.260 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~14 ; CLK1         ; CLK2        ; 1.000        ; 0.023      ; 6.319      ;
; -5.259 ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 6.300      ;
; -5.245 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile~28 ; CLK1         ; CLK2        ; 1.000        ; 0.010      ; 6.291      ;
; -5.242 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; CLK2         ; CLK2        ; 1.000        ; 0.003      ; 6.281      ;
; -5.242 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK2         ; CLK2        ; 1.000        ; 0.003      ; 6.281      ;
; -5.239 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 6.280      ;
; -5.238 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~16 ; CLK1         ; CLK2        ; 1.000        ; 0.001      ; 6.275      ;
; -5.238 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; CLK1         ; CLK2        ; 1.000        ; 0.001      ; 6.275      ;
; -5.235 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 6.276      ;
; -5.235 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~20 ; CLK1         ; CLK2        ; 1.000        ; 0.010      ; 6.281      ;
; -5.230 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~23 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 6.271      ;
; -5.226 ; Data_Path:DP|RegisterFile:Reg|regfile~16 ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK2         ; CLK2        ; 1.000        ; -0.002     ; 6.260      ;
; -5.226 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~19 ; CLK1         ; CLK2        ; 1.000        ; 0.010      ; 6.272      ;
; -5.225 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; CLK1         ; CLK2        ; 1.000        ; 0.002      ; 6.263      ;
; -5.223 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~19 ; CLK2         ; CLK2        ; 1.000        ; -0.002     ; 6.257      ;
; -5.222 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; CLK2         ; CLK2        ; 1.000        ; -0.010     ; 6.248      ;
; -5.221 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; CLK1         ; CLK2        ; 1.000        ; 0.012      ; 6.269      ;
; -5.219 ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; CLK2         ; CLK2        ; 1.000        ; 0.000      ; 6.255      ;
; -5.219 ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK2         ; CLK2        ; 1.000        ; 0.000      ; 6.255      ;
; -5.218 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; CLK2         ; CLK2        ; 1.000        ; 0.000      ; 6.254      ;
; -5.213 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~21 ; CLK1         ; CLK2        ; 1.000        ; -0.008     ; 6.241      ;
; -5.210 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~3  ; CLK1         ; CLK2        ; 1.000        ; -0.006     ; 6.240      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK1'                                                                                                                                 ;
+--------+------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -4.743 ; Control_Unit:CU|RAA[1]                   ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 1.000        ; -0.011     ; 5.768      ;
; -4.688 ; Control_Unit:CU|RAA[0]                   ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 1.000        ; -0.008     ; 5.716      ;
; -4.589 ; Control_Unit:CU|RAA[2]                   ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 5.625      ;
; -4.498 ; Control_Unit:CU|RAB[1]                   ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 5.534      ;
; -4.495 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.012     ; 5.519      ;
; -4.461 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.005     ; 5.492      ;
; -4.441 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.012     ; 5.465      ;
; -4.423 ; Control_Unit:CU|RAA[1]                   ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 1.000        ; -0.011     ; 5.448      ;
; -4.368 ; Control_Unit:CU|RAA[0]                   ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 1.000        ; -0.008     ; 5.396      ;
; -4.349 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.002     ; 5.383      ;
; -4.326 ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.005     ; 5.357      ;
; -4.302 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.005     ; 5.333      ;
; -4.269 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.005     ; 5.300      ;
; -4.269 ; Control_Unit:CU|RAA[2]                   ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 5.305      ;
; -4.252 ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.009     ; 5.279      ;
; -4.178 ; Control_Unit:CU|RAB[1]                   ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 5.214      ;
; -4.175 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.012     ; 5.199      ;
; -4.141 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.005     ; 5.172      ;
; -4.119 ; Data_Path:DP|RegisterFile:Reg|regfile~26 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.002     ; 5.153      ;
; -4.098 ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.012     ; 5.122      ;
; -4.086 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.012     ; 5.110      ;
; -4.046 ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.009     ; 5.073      ;
; -4.039 ; Data_Path:DP|RegisterFile:Reg|regfile~16 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.012     ; 5.063      ;
; -4.029 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.002     ; 5.063      ;
; -4.006 ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.005     ; 5.037      ;
; -3.982 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.005     ; 5.013      ;
; -3.949 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.005     ; 4.980      ;
; -3.940 ; Data_Path:DP|RegisterFile:Reg|regfile~12 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.009     ; 4.967      ;
; -3.932 ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.009     ; 4.959      ;
; -3.912 ; Data_Path:DP|RegisterFile:Reg|regfile~8  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 4.938      ;
; -3.911 ; Data_Path:DP|RegisterFile:Reg|regfile~28 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 4.937      ;
; -3.799 ; Data_Path:DP|RegisterFile:Reg|regfile~26 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.002     ; 4.833      ;
; -3.781 ; Data_Path:DP|RegisterFile:Reg|regfile~27 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.002     ; 4.815      ;
; -3.778 ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.012     ; 4.802      ;
; -3.726 ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.009     ; 4.753      ;
; -3.684 ; Data_Path:DP|RegisterFile:Reg|regfile~16 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.012     ; 4.708      ;
; -3.677 ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.005     ; 4.708      ;
; -3.592 ; Data_Path:DP|RegisterFile:Reg|regfile~8  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 4.618      ;
; -3.585 ; Data_Path:DP|RegisterFile:Reg|regfile~12 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.009     ; 4.612      ;
; -3.576 ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.002     ; 4.610      ;
; -3.556 ; Data_Path:DP|RegisterFile:Reg|regfile~28 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 4.582      ;
; -3.549 ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.005     ; 4.580      ;
; -3.519 ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 4.545      ;
; -3.484 ; Data_Path:DP|RegisterFile:Reg|regfile~14 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.031     ; 4.489      ;
; -3.471 ; Data_Path:DP|RegisterFile:Reg|regfile~20 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 4.497      ;
; -3.458 ; Data_Path:DP|RegisterFile:Reg|regfile~15 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.031     ; 4.463      ;
; -3.357 ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 4.383      ;
; -3.256 ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.002     ; 4.290      ;
; -3.243 ; Data_Path:DP|RegisterFile:Reg|regfile~27 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.002     ; 4.277      ;
; -3.229 ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.005     ; 4.260      ;
; -3.226 ; Data_Path:DP|RegisterFile:Reg|regfile~21 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.003     ; 4.259      ;
; -3.220 ; Data_Path:DP|RegisterFile:Reg|regfile~7  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.005     ; 4.251      ;
; -3.199 ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 4.225      ;
; -3.169 ; Data_Path:DP|RegisterFile:Reg|regfile~19 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 4.195      ;
; -3.164 ; Data_Path:DP|RegisterFile:Reg|regfile~14 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.031     ; 4.169      ;
; -3.139 ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.005     ; 4.170      ;
; -3.116 ; Data_Path:DP|RegisterFile:Reg|regfile~20 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 4.142      ;
; -3.104 ; Data_Path:DP|RegisterFile:Reg|regfile~11 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.002     ; 4.138      ;
; -3.037 ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 4.063      ;
; -3.011 ; Data_Path:DP|RegisterFile:Reg|regfile~31 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 4.037      ;
; -2.920 ; Data_Path:DP|RegisterFile:Reg|regfile~15 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.031     ; 3.925      ;
; -2.916 ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 3.942      ;
; -2.910 ; Data_Path:DP|RegisterFile:Reg|regfile~3  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.005     ; 3.941      ;
; -2.906 ; Data_Path:DP|RegisterFile:Reg|regfile~21 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.003     ; 3.939      ;
; -2.682 ; Data_Path:DP|RegisterFile:Reg|regfile~7  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.005     ; 3.713      ;
; -2.645 ; Control_Unit:CU|S_ALU1[1]                ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 3.681      ;
; -2.631 ; Data_Path:DP|RegisterFile:Reg|regfile~19 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 3.657      ;
; -2.596 ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 3.622      ;
; -2.569 ; Data_Path:DP|RegisterFile:Reg|regfile~23 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 3.595      ;
; -2.566 ; Data_Path:DP|RegisterFile:Reg|regfile~11 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.002     ; 3.600      ;
; -2.473 ; Data_Path:DP|RegisterFile:Reg|regfile~31 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 3.499      ;
; -2.460 ; Control_Unit:CU|c_state.state5           ; Control_Unit:CU|RAB[1]         ; CLK1         ; CLK1        ; 1.000        ; -0.029     ; 3.467      ;
; -2.372 ; Data_Path:DP|RegisterFile:Reg|regfile~3  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.005     ; 3.403      ;
; -2.372 ; Control_Unit:CU|RAB[1]                   ; Control_Unit:CU|RAB[1]         ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 3.408      ;
; -2.309 ; Control_Unit:CU|c_state.state4           ; Control_Unit:CU|RAB[1]         ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 3.345      ;
; -2.291 ; Control_Unit:CU|S_ALU1[1]                ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 3.327      ;
; -2.254 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|RAB[1]         ; CLK1         ; CLK1        ; 1.000        ; -0.029     ; 3.261      ;
; -2.195 ; Control_Unit:CU|c_state.state5           ; Control_Unit:CU|RAA[2]         ; CLK1         ; CLK1        ; 1.000        ; -0.029     ; 3.202      ;
; -2.085 ; Control_Unit:CU|S_ALU1[2]                ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 3.121      ;
; -2.077 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|RAB[1]         ; CLK1         ; CLK1        ; 1.000        ; -0.029     ; 3.084      ;
; -2.031 ; Data_Path:DP|RegisterFile:Reg|regfile~23 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 3.057      ;
; -1.769 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|RAA[2]         ; CLK1         ; CLK1        ; 1.000        ; -0.029     ; 2.776      ;
; -1.731 ; Control_Unit:CU|S_ALU1[2]                ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 2.767      ;
; -1.530 ; Control_Unit:CU|RAA[2]                   ; Control_Unit:CU|RAA[2]         ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 2.566      ;
; -1.420 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|RAA[2]         ; CLK1         ; CLK1        ; 1.000        ; -0.029     ; 2.427      ;
; -1.386 ; Control_Unit:CU|c_state.state4           ; Control_Unit:CU|RAA[0]         ; CLK1         ; CLK1        ; 1.000        ; 0.008      ; 2.430      ;
; -1.208 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|RAA[1]         ; CLK1         ; CLK1        ; 1.000        ; -0.018     ; 2.226      ;
; -1.096 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|RAA[0]         ; CLK1         ; CLK1        ; 1.000        ; -0.021     ; 2.111      ;
; -0.927 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|RAA[0]         ; CLK1         ; CLK1        ; 1.000        ; -0.021     ; 1.942      ;
; -0.908 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|RAA[1]         ; CLK1         ; CLK1        ; 1.000        ; -0.018     ; 1.926      ;
; -0.804 ; Control_Unit:CU|S_shift[1]               ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 1.840      ;
; -0.764 ; Control_Unit:CU|IE                       ; Control_Unit:CU|WA[1]          ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 1.800      ;
; -0.747 ; Control_Unit:CU|c_state.state7           ; Control_Unit:CU|RAA[0]         ; CLK1         ; CLK1        ; 1.000        ; 0.008      ; 1.791      ;
; -0.713 ; Control_Unit:CU|WA[1]                    ; Control_Unit:CU|WA[1]          ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 1.749      ;
; -0.607 ; Control_Unit:CU|IE                       ; Control_Unit:CU|WA[0]          ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 1.643      ;
; -0.596 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|WA[1]          ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 1.632      ;
; -0.593 ; Control_Unit:CU|RAA[0]                   ; Control_Unit:CU|RAA[0]         ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 1.629      ;
; -0.580 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|WA[0]          ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 1.616      ;
; -0.575 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|S_shift[1]     ; CLK1         ; CLK1        ; 1.000        ; -0.029     ; 1.582      ;
; -0.571 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|S_ALU1[1]      ; CLK1         ; CLK1        ; 1.000        ; -0.029     ; 1.578      ;
+--------+------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK1'                                                                                                                                 ;
+-------+------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|c_state.state0 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Control_Unit:CU|WA[2]                    ; Control_Unit:CU|WA[2]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Control_Unit:CU|S_shift[1]               ; Control_Unit:CU|S_shift[1]     ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Control_Unit:CU|RAA[1]                   ; Control_Unit:CU|RAA[1]         ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Control_Unit:CU|S_ALU1[1]                ; Control_Unit:CU|S_ALU1[1]      ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Control_Unit:CU|S_ALU1[2]                ; Control_Unit:CU|S_ALU1[2]      ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.657      ;
; 0.533 ; Control_Unit:CU|c_state.state3           ; Control_Unit:CU|WA[1]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.799      ;
; 0.538 ; Control_Unit:CU|c_state.state5           ; Control_Unit:CU|c_state.state6 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.804      ;
; 0.541 ; Control_Unit:CU|c_state.state6           ; Control_Unit:CU|WA[0]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.807      ;
; 0.693 ; Control_Unit:CU|IE                       ; Control_Unit:CU|c_state.state3 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.959      ;
; 0.696 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|IE             ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.962      ;
; 0.699 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|WE             ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.965      ;
; 0.700 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|c_state.state1 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.966      ;
; 0.814 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|WA[2]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 1.080      ;
; 0.822 ; Control_Unit:CU|c_state.state4           ; Control_Unit:CU|S_ALU1[2]      ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 1.088      ;
; 0.866 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|WA[0]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 1.132      ;
; 0.921 ; Control_Unit:CU|c_state.state7           ; Control_Unit:CU|Done           ; CLK1         ; CLK1        ; 0.000        ; 0.029      ; 1.216      ;
; 0.937 ; Control_Unit:CU|c_state.state7           ; Control_Unit:CU|WE             ; CLK1         ; CLK1        ; 0.000        ; 0.029      ; 1.232      ;
; 0.962 ; Control_Unit:CU|c_state.state4           ; Control_Unit:CU|WA[2]          ; CLK1         ; CLK1        ; 0.000        ; 0.029      ; 1.257      ;
; 0.963 ; Control_Unit:CU|c_state.state4           ; Control_Unit:CU|c_state.state5 ; CLK1         ; CLK1        ; 0.000        ; 0.029      ; 1.258      ;
; 1.050 ; Control_Unit:CU|c_state.state5           ; Control_Unit:CU|WA[0]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 1.316      ;
; 1.057 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|S_shift[1]     ; CLK1         ; CLK1        ; 0.000        ; -0.029     ; 1.294      ;
; 1.060 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|S_ALU1[1]      ; CLK1         ; CLK1        ; 0.000        ; -0.029     ; 1.297      ;
; 1.060 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|S_ALU1[2]      ; CLK1         ; CLK1        ; 0.000        ; -0.029     ; 1.297      ;
; 1.090 ; Control_Unit:CU|c_state.state7           ; Control_Unit:CU|OE             ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 1.356      ;
; 1.092 ; Control_Unit:CU|S_shift[1]               ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 1.358      ;
; 1.169 ; Control_Unit:CU|c_state.state7           ; Control_Unit:CU|c_state.state0 ; CLK1         ; CLK1        ; 0.000        ; 0.029      ; 1.464      ;
; 1.193 ; Control_Unit:CU|WA[0]                    ; Control_Unit:CU|WA[0]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 1.459      ;
; 1.213 ; Control_Unit:CU|c_state.state5           ; Control_Unit:CU|WA[1]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 1.479      ;
; 1.217 ; Control_Unit:CU|c_state.state7           ; Control_Unit:CU|RAA[1]         ; CLK1         ; CLK1        ; 0.000        ; 0.011      ; 1.494      ;
; 1.242 ; Control_Unit:CU|c_state.state6           ; Control_Unit:CU|RAA[0]         ; CLK1         ; CLK1        ; 0.000        ; -0.021     ; 1.487      ;
; 1.255 ; Control_Unit:CU|S_shift[1]               ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 1.521      ;
; 1.293 ; Control_Unit:CU|c_state.state3           ; Control_Unit:CU|S_ALU1[1]      ; CLK1         ; CLK1        ; 0.000        ; -0.029     ; 1.530      ;
; 1.295 ; Control_Unit:CU|c_state.state3           ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 0.000        ; -0.029     ; 1.532      ;
; 1.297 ; Control_Unit:CU|c_state.state6           ; Control_Unit:CU|S_shift[1]     ; CLK1         ; CLK1        ; 0.000        ; -0.029     ; 1.534      ;
; 1.298 ; Control_Unit:CU|c_state.state6           ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 0.000        ; -0.029     ; 1.535      ;
; 1.330 ; Control_Unit:CU|c_state.state6           ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 0.000        ; -0.029     ; 1.567      ;
; 1.341 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|S_ALU1[1]      ; CLK1         ; CLK1        ; 0.000        ; -0.029     ; 1.578      ;
; 1.341 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|S_ALU1[2]      ; CLK1         ; CLK1        ; 0.000        ; -0.029     ; 1.578      ;
; 1.345 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|S_shift[1]     ; CLK1         ; CLK1        ; 0.000        ; -0.029     ; 1.582      ;
; 1.350 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|WA[0]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 1.616      ;
; 1.363 ; Control_Unit:CU|RAA[0]                   ; Control_Unit:CU|RAA[0]         ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 1.629      ;
; 1.366 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|WA[1]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 1.632      ;
; 1.377 ; Control_Unit:CU|IE                       ; Control_Unit:CU|WA[0]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 1.643      ;
; 1.483 ; Control_Unit:CU|WA[1]                    ; Control_Unit:CU|WA[1]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 1.749      ;
; 1.517 ; Control_Unit:CU|c_state.state7           ; Control_Unit:CU|RAA[0]         ; CLK1         ; CLK1        ; 0.000        ; 0.008      ; 1.791      ;
; 1.534 ; Control_Unit:CU|IE                       ; Control_Unit:CU|WA[1]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 1.800      ;
; 1.557 ; Control_Unit:CU|S_ALU1[1]                ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 1.823      ;
; 1.678 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|RAA[1]         ; CLK1         ; CLK1        ; 0.000        ; -0.018     ; 1.926      ;
; 1.697 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|RAA[0]         ; CLK1         ; CLK1        ; 0.000        ; -0.021     ; 1.942      ;
; 1.866 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|RAA[0]         ; CLK1         ; CLK1        ; 0.000        ; -0.021     ; 2.111      ;
; 1.881 ; Control_Unit:CU|RAA[2]                   ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 2.147      ;
; 1.913 ; Control_Unit:CU|S_ALU1[2]                ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 2.179      ;
; 1.954 ; Control_Unit:CU|S_ALU1[1]                ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 2.220      ;
; 1.978 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|RAA[1]         ; CLK1         ; CLK1        ; 0.000        ; -0.018     ; 2.226      ;
; 2.156 ; Control_Unit:CU|c_state.state4           ; Control_Unit:CU|RAA[0]         ; CLK1         ; CLK1        ; 0.000        ; 0.008      ; 2.430      ;
; 2.190 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|RAA[2]         ; CLK1         ; CLK1        ; 0.000        ; -0.029     ; 2.427      ;
; 2.201 ; Control_Unit:CU|RAB[1]                   ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 2.467      ;
; 2.230 ; Control_Unit:CU|S_ALU1[2]                ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 2.496      ;
; 2.278 ; Control_Unit:CU|RAA[2]                   ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 2.544      ;
; 2.300 ; Control_Unit:CU|RAA[2]                   ; Control_Unit:CU|RAA[2]         ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 2.566      ;
; 2.356 ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.002     ; 2.620      ;
; 2.363 ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 0.000        ; -0.002     ; 2.627      ;
; 2.539 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|RAA[2]         ; CLK1         ; CLK1        ; 0.000        ; -0.029     ; 2.776      ;
; 2.587 ; Data_Path:DP|RegisterFile:Reg|regfile~12 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.009     ; 2.844      ;
; 2.598 ; Control_Unit:CU|RAB[1]                   ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 2.864      ;
; 2.801 ; Data_Path:DP|RegisterFile:Reg|regfile~23 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.010     ; 3.057      ;
; 2.830 ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.010     ; 3.086      ;
; 2.847 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|RAB[1]         ; CLK1         ; CLK1        ; 0.000        ; -0.029     ; 3.084      ;
; 2.865 ; Data_Path:DP|RegisterFile:Reg|regfile~11 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.002     ; 3.129      ;
; 2.904 ; Data_Path:DP|RegisterFile:Reg|regfile~12 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 0.000        ; -0.009     ; 3.161      ;
; 2.907 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.002     ; 3.171      ;
; 2.948 ; Data_Path:DP|RegisterFile:Reg|regfile~8  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.010     ; 3.204      ;
; 2.965 ; Control_Unit:CU|c_state.state5           ; Control_Unit:CU|RAA[2]         ; CLK1         ; CLK1        ; 0.000        ; -0.029     ; 3.202      ;
; 3.004 ; Data_Path:DP|RegisterFile:Reg|regfile~14 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.031     ; 3.239      ;
; 3.011 ; Data_Path:DP|RegisterFile:Reg|regfile~14 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 0.000        ; -0.031     ; 3.246      ;
; 3.011 ; Data_Path:DP|RegisterFile:Reg|regfile~7  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.005     ; 3.272      ;
; 3.024 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|RAB[1]         ; CLK1         ; CLK1        ; 0.000        ; -0.029     ; 3.261      ;
; 3.045 ; Data_Path:DP|RegisterFile:Reg|regfile~3  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.005     ; 3.306      ;
; 3.048 ; Data_Path:DP|RegisterFile:Reg|regfile~21 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.003     ; 3.311      ;
; 3.060 ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.005     ; 3.321      ;
; 3.079 ; Control_Unit:CU|c_state.state4           ; Control_Unit:CU|RAB[1]         ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 3.345      ;
; 3.094 ; Data_Path:DP|RegisterFile:Reg|regfile~20 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.010     ; 3.350      ;
; 3.142 ; Control_Unit:CU|RAB[1]                   ; Control_Unit:CU|RAB[1]         ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 3.408      ;
; 3.143 ; Data_Path:DP|RegisterFile:Reg|regfile~21 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 0.000        ; -0.003     ; 3.406      ;
; 3.144 ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.009     ; 3.401      ;
; 3.194 ; Data_Path:DP|RegisterFile:Reg|regfile~15 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.031     ; 3.429      ;
; 3.198 ; Data_Path:DP|RegisterFile:Reg|regfile~23 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 0.000        ; -0.010     ; 3.454      ;
; 3.205 ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.005     ; 3.466      ;
; 3.212 ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 0.000        ; -0.005     ; 3.473      ;
; 3.227 ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 0.000        ; -0.010     ; 3.483      ;
; 3.230 ; Control_Unit:CU|c_state.state5           ; Control_Unit:CU|RAB[1]         ; CLK1         ; CLK1        ; 0.000        ; -0.029     ; 3.467      ;
; 3.243 ; Data_Path:DP|RegisterFile:Reg|regfile~31 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.010     ; 3.499      ;
; 3.261 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 0.000        ; -0.002     ; 3.525      ;
; 3.262 ; Data_Path:DP|RegisterFile:Reg|regfile~11 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 0.000        ; -0.002     ; 3.526      ;
; 3.265 ; Data_Path:DP|RegisterFile:Reg|regfile~8  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 0.000        ; -0.010     ; 3.521      ;
; 3.271 ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.010     ; 3.527      ;
; 3.305 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.005     ; 3.566      ;
; 3.338 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.005     ; 3.599      ;
; 3.363 ; Control_Unit:CU|RAA[1]                   ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 0.000        ; -0.011     ; 3.618      ;
+-------+------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK2'                                                                                                                                               ;
+-------+------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.551 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|Register4Bit:comb_3|data_out[3] ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 0.819      ;
; 0.856 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~11     ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 1.124      ;
; 1.002 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|Register4Bit:comb_3|data_out[2] ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 1.270      ;
; 1.009 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|Register4Bit:comb_3|data_out[1] ; CLK1         ; CLK2        ; 0.000        ; 0.003      ; 1.278      ;
; 1.035 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|Register4Bit:comb_3|data_out[0] ; CLK1         ; CLK2        ; 0.000        ; 0.003      ; 1.304      ;
; 1.055 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~11     ; CLK1         ; CLK2        ; 0.000        ; -0.027     ; 1.294      ;
; 1.255 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~27     ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 1.523      ;
; 1.283 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~0      ; CLK1         ; CLK2        ; 0.000        ; -0.024     ; 1.525      ;
; 1.339 ; Control_Unit:CU|OE                       ; Data_Path:DP|Register4Bit:comb_3|data_out[2] ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 1.607      ;
; 1.339 ; Control_Unit:CU|OE                       ; Data_Path:DP|Register4Bit:comb_3|data_out[3] ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 1.607      ;
; 1.347 ; Control_Unit:CU|OE                       ; Data_Path:DP|Register4Bit:comb_3|data_out[0] ; CLK1         ; CLK2        ; 0.000        ; 0.003      ; 1.616      ;
; 1.347 ; Control_Unit:CU|OE                       ; Data_Path:DP|Register4Bit:comb_3|data_out[1] ; CLK1         ; CLK2        ; 0.000        ; 0.003      ; 1.616      ;
; 1.351 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~14     ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 1.619      ;
; 1.351 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~15     ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 1.619      ;
; 1.423 ; Control_Unit:CU|S_ALU1[1]                ; Data_Path:DP|Register4Bit:comb_3|data_out[1] ; CLK1         ; CLK2        ; 0.000        ; 0.003      ; 1.692      ;
; 1.434 ; Control_Unit:CU|S_ALU1[2]                ; Data_Path:DP|Register4Bit:comb_3|data_out[0] ; CLK1         ; CLK2        ; 0.000        ; 0.003      ; 1.703      ;
; 1.454 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~27     ; CLK1         ; CLK2        ; 0.000        ; -0.027     ; 1.693      ;
; 1.455 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~26     ; CLK1         ; CLK2        ; 0.000        ; -0.027     ; 1.694      ;
; 1.470 ; Control_Unit:CU|S_ALU1[1]                ; Data_Path:DP|Register4Bit:comb_3|data_out[0] ; CLK1         ; CLK2        ; 0.000        ; 0.003      ; 1.739      ;
; 1.552 ; Control_Unit:CU|S_ALU1[1]                ; Data_Path:DP|Register4Bit:comb_3|data_out[2] ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 1.820      ;
; 1.554 ; Control_Unit:CU|S_ALU1[1]                ; Data_Path:DP|Register4Bit:comb_3|data_out[3] ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 1.822      ;
; 1.570 ; Control_Unit:CU|WA[2]                    ; Data_Path:DP|RegisterFile:Reg|regfile~14     ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 1.838      ;
; 1.570 ; Control_Unit:CU|WA[2]                    ; Data_Path:DP|RegisterFile:Reg|regfile~15     ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 1.838      ;
; 1.583 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~15     ; CLK1         ; CLK2        ; 0.000        ; 0.031      ; 1.880      ;
; 1.596 ; Control_Unit:CU|S_ALU1[1]                ; Data_Path:DP|RegisterFile:Reg|regfile~11     ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 1.864      ;
; 1.612 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~0      ; CLK1         ; CLK2        ; 0.000        ; 0.005      ; 1.883      ;
; 1.637 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~9      ; CLK1         ; CLK2        ; 0.000        ; -0.027     ; 1.876      ;
; 1.637 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~10     ; CLK1         ; CLK2        ; 0.000        ; -0.027     ; 1.876      ;
; 1.637 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~11     ; CLK1         ; CLK2        ; 0.000        ; -0.027     ; 1.876      ;
; 1.651 ; Control_Unit:CU|S_ALU1[2]                ; Data_Path:DP|Register4Bit:comb_3|data_out[1] ; CLK1         ; CLK2        ; 0.000        ; 0.003      ; 1.920      ;
; 1.652 ; Control_Unit:CU|WA[0]                    ; Data_Path:DP|RegisterFile:Reg|regfile~14     ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 1.920      ;
; 1.652 ; Control_Unit:CU|WA[0]                    ; Data_Path:DP|RegisterFile:Reg|regfile~15     ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 1.920      ;
; 1.654 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~26     ; CLK1         ; CLK2        ; 0.000        ; -0.027     ; 1.893      ;
; 1.654 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~27     ; CLK1         ; CLK2        ; 0.000        ; -0.027     ; 1.893      ;
; 1.663 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~14     ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 1.931      ;
; 1.673 ; Control_Unit:CU|WE                       ; Data_Path:DP|RegisterFile:Reg|regfile~14     ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 1.941      ;
; 1.673 ; Control_Unit:CU|WE                       ; Data_Path:DP|RegisterFile:Reg|regfile~15     ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 1.941      ;
; 1.699 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~5      ; CLK1         ; CLK2        ; 0.000        ; -0.024     ; 1.941      ;
; 1.700 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~1      ; CLK1         ; CLK2        ; 0.000        ; -0.024     ; 1.942      ;
; 1.781 ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; Data_Path:DP|Register4Bit:comb_3|data_out[1] ; CLK2         ; CLK2        ; 0.000        ; 0.001      ; 2.048      ;
; 1.782 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~15     ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 2.050      ;
; 1.831 ; Control_Unit:CU|S_ALU1[2]                ; Data_Path:DP|Register4Bit:comb_3|data_out[2] ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 2.099      ;
; 1.866 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~12     ; CLK1         ; CLK2        ; 0.000        ; -0.020     ; 2.112      ;
; 1.873 ; Control_Unit:CU|WE                       ; Data_Path:DP|RegisterFile:Reg|regfile~9      ; CLK1         ; CLK2        ; 0.000        ; -0.027     ; 2.112      ;
; 1.873 ; Control_Unit:CU|WE                       ; Data_Path:DP|RegisterFile:Reg|regfile~10     ; CLK1         ; CLK2        ; 0.000        ; -0.027     ; 2.112      ;
; 1.873 ; Control_Unit:CU|WE                       ; Data_Path:DP|RegisterFile:Reg|regfile~11     ; CLK1         ; CLK2        ; 0.000        ; -0.027     ; 2.112      ;
; 1.876 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|Register4Bit:comb_3|data_out[2] ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 2.144      ;
; 1.878 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|Register4Bit:comb_3|data_out[3] ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 2.146      ;
; 1.879 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~7      ; CLK1         ; CLK2        ; 0.000        ; 0.005      ; 2.150      ;
; 1.880 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~29     ; CLK1         ; CLK2        ; 0.000        ; -0.020     ; 2.126      ;
; 1.880 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~13     ; CLK1         ; CLK2        ; 0.000        ; -0.020     ; 2.126      ;
; 1.881 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~3      ; CLK1         ; CLK2        ; 0.000        ; 0.005      ; 2.152      ;
; 1.885 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~4      ; CLK1         ; CLK2        ; 0.000        ; -0.024     ; 2.127      ;
; 1.885 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~10     ; CLK1         ; CLK2        ; 0.000        ; -0.027     ; 2.124      ;
; 1.905 ; Control_Unit:CU|WA[2]                    ; Data_Path:DP|RegisterFile:Reg|regfile~9      ; CLK1         ; CLK2        ; 0.000        ; -0.027     ; 2.144      ;
; 1.905 ; Control_Unit:CU|WA[2]                    ; Data_Path:DP|RegisterFile:Reg|regfile~10     ; CLK1         ; CLK2        ; 0.000        ; -0.027     ; 2.144      ;
; 1.905 ; Control_Unit:CU|WA[2]                    ; Data_Path:DP|RegisterFile:Reg|regfile~11     ; CLK1         ; CLK2        ; 0.000        ; -0.027     ; 2.144      ;
; 1.907 ; Control_Unit:CU|WE                       ; Data_Path:DP|RegisterFile:Reg|regfile~26     ; CLK1         ; CLK2        ; 0.000        ; -0.027     ; 2.146      ;
; 1.907 ; Control_Unit:CU|WE                       ; Data_Path:DP|RegisterFile:Reg|regfile~27     ; CLK1         ; CLK2        ; 0.000        ; -0.027     ; 2.146      ;
; 1.917 ; Control_Unit:CU|S_ALU1[2]                ; Data_Path:DP|Register4Bit:comb_3|data_out[3] ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 2.185      ;
; 1.920 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile~11     ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 2.188      ;
; 1.939 ; Control_Unit:CU|WA[2]                    ; Data_Path:DP|RegisterFile:Reg|regfile~26     ; CLK1         ; CLK2        ; 0.000        ; -0.027     ; 2.178      ;
; 1.939 ; Control_Unit:CU|WA[2]                    ; Data_Path:DP|RegisterFile:Reg|regfile~27     ; CLK1         ; CLK2        ; 0.000        ; -0.027     ; 2.178      ;
; 1.959 ; Control_Unit:CU|S_ALU1[2]                ; Data_Path:DP|RegisterFile:Reg|regfile~11     ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 2.227      ;
; 1.961 ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; Data_Path:DP|Register4Bit:comb_3|data_out[2] ; CLK2         ; CLK2        ; 0.000        ; 0.000      ; 2.227      ;
; 1.967 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~26     ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 2.235      ;
; 1.995 ; Control_Unit:CU|S_ALU1[1]                ; Data_Path:DP|RegisterFile:Reg|regfile~27     ; CLK1         ; CLK2        ; 0.000        ; 0.002      ; 2.263      ;
; 2.011 ; Control_Unit:CU|S_ALU1[2]                ; Data_Path:DP|RegisterFile:Reg|regfile~0      ; CLK1         ; CLK2        ; 0.000        ; 0.005      ; 2.282      ;
; 2.018 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~5      ; CLK1         ; CLK2        ; 0.000        ; 0.005      ; 2.289      ;
; 2.019 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~1      ; CLK1         ; CLK2        ; 0.000        ; 0.005      ; 2.290      ;
; 2.025 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~31     ; CLK1         ; CLK2        ; 0.000        ; 0.010      ; 2.301      ;
; 2.029 ; Control_Unit:CU|WA[0]                    ; Data_Path:DP|RegisterFile:Reg|regfile~9      ; CLK1         ; CLK2        ; 0.000        ; -0.027     ; 2.268      ;
; 2.029 ; Control_Unit:CU|WA[0]                    ; Data_Path:DP|RegisterFile:Reg|regfile~10     ; CLK1         ; CLK2        ; 0.000        ; -0.027     ; 2.268      ;
; 2.029 ; Control_Unit:CU|WA[0]                    ; Data_Path:DP|RegisterFile:Reg|regfile~11     ; CLK1         ; CLK2        ; 0.000        ; -0.027     ; 2.268      ;
; 2.036 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~25     ; CLK1         ; CLK2        ; 0.000        ; -0.017     ; 2.285      ;
; 2.036 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~24     ; CLK1         ; CLK2        ; 0.000        ; -0.017     ; 2.285      ;
; 2.047 ; Control_Unit:CU|S_ALU1[1]                ; Data_Path:DP|RegisterFile:Reg|regfile~0      ; CLK1         ; CLK2        ; 0.000        ; 0.005      ; 2.318      ;
; 2.051 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~2      ; CLK1         ; CLK2        ; 0.000        ; -0.024     ; 2.293      ;
; 2.051 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~6      ; CLK1         ; CLK2        ; 0.000        ; -0.024     ; 2.293      ;
; 2.055 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~21     ; CLK1         ; CLK2        ; 0.000        ; -0.026     ; 2.295      ;
; 2.059 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~13     ; CLK1         ; CLK2        ; 0.000        ; -0.020     ; 2.305      ;
; 2.059 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~12     ; CLK1         ; CLK2        ; 0.000        ; -0.020     ; 2.305      ;
; 2.060 ; Control_Unit:CU|WA[0]                    ; Data_Path:DP|RegisterFile:Reg|regfile~26     ; CLK1         ; CLK2        ; 0.000        ; -0.027     ; 2.299      ;
; 2.060 ; Control_Unit:CU|WA[0]                    ; Data_Path:DP|RegisterFile:Reg|regfile~27     ; CLK1         ; CLK2        ; 0.000        ; -0.027     ; 2.299      ;
; 2.066 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~21     ; CLK1         ; CLK2        ; 0.000        ; -0.026     ; 2.306      ;
; 2.077 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~5      ; CLK1         ; CLK2        ; 0.000        ; -0.024     ; 2.319      ;
; 2.077 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~4      ; CLK1         ; CLK2        ; 0.000        ; -0.024     ; 2.319      ;
; 2.077 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~6      ; CLK1         ; CLK2        ; 0.000        ; -0.024     ; 2.319      ;
; 2.077 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~7      ; CLK1         ; CLK2        ; 0.000        ; -0.024     ; 2.319      ;
; 2.078 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~7      ; CLK1         ; CLK2        ; 0.000        ; -0.024     ; 2.320      ;
; 2.080 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~3      ; CLK1         ; CLK2        ; 0.000        ; -0.024     ; 2.322      ;
; 2.091 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~22     ; CLK1         ; CLK2        ; 0.000        ; -0.019     ; 2.338      ;
; 2.095 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~30     ; CLK1         ; CLK2        ; 0.000        ; -0.019     ; 2.342      ;
; 2.108 ; Data_Path:DP|RegisterFile:Reg|regfile~12 ; Data_Path:DP|Register4Bit:comb_3|data_out[0] ; CLK2         ; CLK2        ; 0.000        ; -0.006     ; 2.368      ;
; 2.111 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~8      ; CLK1         ; CLK2        ; 0.000        ; -0.019     ; 2.358      ;
; 2.111 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~22     ; CLK1         ; CLK2        ; 0.000        ; -0.019     ; 2.358      ;
; 2.111 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~23     ; CLK1         ; CLK2        ; 0.000        ; -0.019     ; 2.358      ;
; 2.111 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~20     ; CLK1         ; CLK2        ; 0.000        ; -0.019     ; 2.358      ;
; 2.119 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~18     ; CLK1         ; CLK2        ; 0.000        ; -0.019     ; 2.366      ;
; 2.119 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~19     ; CLK1         ; CLK2        ; 0.000        ; -0.019     ; 2.366      ;
+-------+------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK2'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK2  ; Rise       ; CLK2                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|Register4Bit:comb_3|data_out[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|Register4Bit:comb_3|data_out[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|Register4Bit:comb_3|data_out[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|Register4Bit:comb_3|data_out[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|Register4Bit:comb_3|data_out[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|Register4Bit:comb_3|data_out[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|Register4Bit:comb_3|data_out[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|Register4Bit:comb_3|data_out[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~10     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~10     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~11     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~11     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~12     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~12     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~13     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~13     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~14     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~14     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~15     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~15     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~16     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~16     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~17     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~17     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~18     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~18     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~19     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~19     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~20     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~20     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~21     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~21     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~22     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~22     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~23     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~23     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~24     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~24     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~25     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~25     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~26     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~26     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~27     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~27     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~28     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~28     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~29     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~29     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~3      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~3      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~30     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~30     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~31     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~31     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~4      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~4      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~5      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~5      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~6      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~6      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~7      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~7      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~8      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~8      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~9      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~9      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; CLK2|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; CLK2|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; CLK2~clkctrl|inclk[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; CLK2~clkctrl|inclk[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; CLK2~clkctrl|outclk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; CLK2~clkctrl|outclk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; DP|Reg|regfile~0|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; DP|Reg|regfile~0|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; DP|Reg|regfile~10|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; DP|Reg|regfile~10|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; DP|Reg|regfile~11|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; DP|Reg|regfile~11|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; DP|Reg|regfile~12|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; DP|Reg|regfile~12|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; DP|Reg|regfile~13|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; DP|Reg|regfile~13|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; DP|Reg|regfile~14|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; DP|Reg|regfile~14|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; DP|Reg|regfile~15|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; DP|Reg|regfile~15|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; DP|Reg|regfile~16|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; DP|Reg|regfile~16|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; DP|Reg|regfile~17|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; DP|Reg|regfile~17|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; DP|Reg|regfile~18|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; DP|Reg|regfile~18|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; DP|Reg|regfile~19|clk                        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK1'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK1  ; Rise       ; CLK1                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|Done           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|Done           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|IE             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|IE             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|OE             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|OE             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|RAA[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|RAA[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|RAA[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|RAA[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|RAA[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|RAA[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|RAB[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|RAB[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|S_ALU1[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|S_ALU1[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|S_ALU1[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|S_ALU1[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|S_shift[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|S_shift[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|WA[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|WA[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|WA[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|WA[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|WA[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|WA[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|WE             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|WE             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state4 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state4 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state5 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state6 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state6 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state7 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CLK1|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CLK1|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CLK1~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CLK1~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CLK1~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CLK1~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|Done|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|Done|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|IE|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|IE|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|OE|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|OE|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|RAA[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|RAA[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|RAA[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|RAA[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|RAA[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|RAA[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|RAB[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|RAB[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|S_ALU1[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|S_ALU1[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|S_ALU1[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|S_ALU1[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|S_shift[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|S_shift[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|WA[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|WA[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|WA[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|WA[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|WA[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|WA[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|WE|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|WE|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|c_state.state0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|c_state.state0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|c_state.state1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|c_state.state1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|c_state.state3|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|c_state.state3|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|c_state.state4|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|c_state.state4|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|c_state.state5|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|c_state.state5|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|c_state.state6|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|c_state.state6|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|c_state.state7|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|c_state.state7|clk          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Start      ; CLK1       ; 3.620 ; 3.620 ; Rise       ; CLK1            ;
; DataIn[*]  ; CLK2       ; 5.377 ; 5.377 ; Rise       ; CLK2            ;
;  DataIn[0] ; CLK2       ; 1.131 ; 1.131 ; Rise       ; CLK2            ;
;  DataIn[1] ; CLK2       ; 1.207 ; 1.207 ; Rise       ; CLK2            ;
;  DataIn[2] ; CLK2       ; 4.841 ; 4.841 ; Rise       ; CLK2            ;
;  DataIn[3] ; CLK2       ; 5.377 ; 5.377 ; Rise       ; CLK2            ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Start      ; CLK1       ; -3.387 ; -3.387 ; Rise       ; CLK1            ;
; DataIn[*]  ; CLK2       ; 0.327  ; 0.327  ; Rise       ; CLK2            ;
;  DataIn[0] ; CLK2       ; 0.327  ; 0.327  ; Rise       ; CLK2            ;
;  DataIn[1] ; CLK2       ; -0.368 ; -0.368 ; Rise       ; CLK2            ;
;  DataIn[2] ; CLK2       ; -3.846 ; -3.846 ; Rise       ; CLK2            ;
;  DataIn[3] ; CLK2       ; -3.754 ; -3.754 ; Rise       ; CLK2            ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; CLK1       ; 6.722 ; 6.722 ; Rise       ; CLK1            ;
; Out[*]    ; CLK2       ; 6.936 ; 6.936 ; Rise       ; CLK2            ;
;  Out[0]   ; CLK2       ; 6.698 ; 6.698 ; Rise       ; CLK2            ;
;  Out[1]   ; CLK2       ; 6.692 ; 6.692 ; Rise       ; CLK2            ;
;  Out[2]   ; CLK2       ; 6.732 ; 6.732 ; Rise       ; CLK2            ;
;  Out[3]   ; CLK2       ; 6.936 ; 6.936 ; Rise       ; CLK2            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; CLK1       ; 6.722 ; 6.722 ; Rise       ; CLK1            ;
; Out[*]    ; CLK2       ; 6.692 ; 6.692 ; Rise       ; CLK2            ;
;  Out[0]   ; CLK2       ; 6.698 ; 6.698 ; Rise       ; CLK2            ;
;  Out[1]   ; CLK2       ; 6.692 ; 6.692 ; Rise       ; CLK2            ;
;  Out[2]   ; CLK2       ; 6.732 ; 6.732 ; Rise       ; CLK2            ;
;  Out[3]   ; CLK2       ; 6.936 ; 6.936 ; Rise       ; CLK2            ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK2  ; -2.047 ; -59.846       ;
; CLK1  ; -1.522 ; -4.187        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK1  ; 0.215 ; 0.000         ;
; CLK2  ; 0.253 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK2  ; -1.380 ; -37.380               ;
; CLK1  ; -1.380 ; -22.380               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK2'                                                                                                                                           ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.047 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK1         ; CLK2        ; 1.000        ; -0.002     ; 3.077      ;
; -2.024 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK1         ; CLK2        ; 1.000        ; 0.001      ; 3.057      ;
; -1.968 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK1         ; CLK2        ; 1.000        ; -0.002     ; 2.998      ;
; -1.966 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK1         ; CLK2        ; 1.000        ; -0.002     ; 2.996      ;
; -1.963 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK1         ; CLK2        ; 1.000        ; 0.009      ; 3.004      ;
; -1.955 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; CLK1         ; CLK2        ; 1.000        ; -0.007     ; 2.980      ;
; -1.955 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK1         ; CLK2        ; 1.000        ; -0.007     ; 2.980      ;
; -1.945 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK1         ; CLK2        ; 1.000        ; 0.001      ; 2.978      ;
; -1.943 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK1         ; CLK2        ; 1.000        ; 0.001      ; 2.976      ;
; -1.933 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK2         ; CLK2        ; 1.000        ; -0.001     ; 2.964      ;
; -1.933 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~23 ; CLK1         ; CLK2        ; 1.000        ; -0.002     ; 2.963      ;
; -1.932 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; CLK1         ; CLK2        ; 1.000        ; -0.004     ; 2.960      ;
; -1.932 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK1         ; CLK2        ; 1.000        ; -0.004     ; 2.960      ;
; -1.918 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK1         ; CLK2        ; 1.000        ; 0.009      ; 2.959      ;
; -1.916 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~19 ; CLK1         ; CLK2        ; 1.000        ; -0.002     ; 2.946      ;
; -1.910 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~23 ; CLK1         ; CLK2        ; 1.000        ; 0.001      ; 2.943      ;
; -1.909 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK2         ; CLK2        ; 1.000        ; -0.001     ; 2.940      ;
; -1.894 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 2.931      ;
; -1.893 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~19 ; CLK1         ; CLK2        ; 1.000        ; 0.001      ; 2.926      ;
; -1.892 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; CLK1         ; CLK2        ; 1.000        ; -0.010     ; 2.914      ;
; -1.884 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK1         ; CLK2        ; 1.000        ; 0.009      ; 2.925      ;
; -1.882 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK1         ; CLK2        ; 1.000        ; 0.009      ; 2.923      ;
; -1.871 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; CLK1         ; CLK2        ; 1.000        ; 0.004      ; 2.907      ;
; -1.871 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK1         ; CLK2        ; 1.000        ; 0.004      ; 2.907      ;
; -1.869 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; CLK1         ; CLK2        ; 1.000        ; -0.007     ; 2.894      ;
; -1.854 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK2         ; CLK2        ; 1.000        ; -0.001     ; 2.885      ;
; -1.852 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK2         ; CLK2        ; 1.000        ; -0.001     ; 2.883      ;
; -1.849 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile~23 ; CLK1         ; CLK2        ; 1.000        ; 0.009      ; 2.890      ;
; -1.847 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK2         ; CLK2        ; 1.000        ; 0.008      ; 2.887      ;
; -1.844 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; CLK1         ; CLK2        ; 1.000        ; -0.010     ; 2.866      ;
; -1.842 ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 2.879      ;
; -1.841 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; CLK2         ; CLK2        ; 1.000        ; -0.006     ; 2.867      ;
; -1.841 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK2         ; CLK2        ; 1.000        ; -0.006     ; 2.867      ;
; -1.839 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK1         ; CLK2        ; 1.000        ; 0.009      ; 2.880      ;
; -1.838 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; CLK1         ; CLK2        ; 1.000        ; -0.001     ; 2.869      ;
; -1.837 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK1         ; CLK2        ; 1.000        ; 0.009      ; 2.878      ;
; -1.832 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 2.869      ;
; -1.832 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile~19 ; CLK1         ; CLK2        ; 1.000        ; 0.009      ; 2.873      ;
; -1.830 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK2         ; CLK2        ; 1.000        ; -0.001     ; 2.861      ;
; -1.829 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~20 ; CLK1         ; CLK2        ; 1.000        ; -0.002     ; 2.859      ;
; -1.828 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK2         ; CLK2        ; 1.000        ; -0.001     ; 2.859      ;
; -1.826 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; CLK1         ; CLK2        ; 1.000        ; 0.004      ; 2.862      ;
; -1.826 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK1         ; CLK2        ; 1.000        ; 0.004      ; 2.862      ;
; -1.819 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Data_Path:DP|RegisterFile:Reg|regfile~23 ; CLK2         ; CLK2        ; 1.000        ; -0.001     ; 2.850      ;
; -1.817 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; CLK2         ; CLK2        ; 1.000        ; -0.006     ; 2.843      ;
; -1.817 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK2         ; CLK2        ; 1.000        ; -0.006     ; 2.843      ;
; -1.817 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; CLK1         ; CLK2        ; 1.000        ; -0.007     ; 2.842      ;
; -1.815 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 2.852      ;
; -1.815 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 2.852      ;
; -1.813 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 2.850      ;
; -1.811 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; CLK1         ; CLK2        ; 1.000        ; 0.002      ; 2.845      ;
; -1.809 ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK2         ; CLK2        ; 1.000        ; 0.003      ; 2.844      ;
; -1.808 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; CLK1         ; CLK2        ; 1.000        ; 0.001      ; 2.841      ;
; -1.806 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~20 ; CLK1         ; CLK2        ; 1.000        ; 0.001      ; 2.839      ;
; -1.804 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~23 ; CLK1         ; CLK2        ; 1.000        ; 0.009      ; 2.845      ;
; -1.802 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Data_Path:DP|RegisterFile:Reg|regfile~19 ; CLK2         ; CLK2        ; 1.000        ; -0.001     ; 2.833      ;
; -1.802 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; CLK2         ; CLK2        ; 1.000        ; 0.000      ; 2.834      ;
; -1.802 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK2         ; CLK2        ; 1.000        ; 0.000      ; 2.834      ;
; -1.795 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~23 ; CLK2         ; CLK2        ; 1.000        ; -0.001     ; 2.826      ;
; -1.791 ; Data_Path:DP|RegisterFile:Reg|regfile~26 ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK2         ; CLK2        ; 1.000        ; 0.008      ; 2.831      ;
; -1.789 ; Data_Path:DP|RegisterFile:Reg|regfile~16 ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK2         ; CLK2        ; 1.000        ; -0.001     ; 2.820      ;
; -1.788 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~31 ; CLK1         ; CLK2        ; 1.000        ; -0.002     ; 2.818      ;
; -1.787 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~19 ; CLK1         ; CLK2        ; 1.000        ; 0.009      ; 2.828      ;
; -1.781 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile~20 ; CLK1         ; CLK2        ; 1.000        ; 0.009      ; 2.822      ;
; -1.780 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~23 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 2.817      ;
; -1.780 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; CLK1         ; CLK2        ; 1.000        ; 0.001      ; 2.813      ;
; -1.778 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; CLK2         ; CLK2        ; 1.000        ; -0.009     ; 2.801      ;
; -1.778 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~19 ; CLK2         ; CLK2        ; 1.000        ; -0.001     ; 2.809      ;
; -1.774 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; CLK1         ; CLK2        ; 1.000        ; 0.010      ; 2.816      ;
; -1.768 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK2         ; CLK2        ; 1.000        ; 0.008      ; 2.808      ;
; -1.766 ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK2         ; CLK2        ; 1.000        ; -0.001     ; 2.797      ;
; -1.766 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK2         ; CLK2        ; 1.000        ; 0.008      ; 2.806      ;
; -1.765 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~31 ; CLK1         ; CLK2        ; 1.000        ; 0.001      ; 2.798      ;
; -1.763 ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 2.800      ;
; -1.763 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~19 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 2.800      ;
; -1.763 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; CLK1         ; CLK2        ; 1.000        ; 0.001      ; 2.796      ;
; -1.761 ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 2.798      ;
; -1.756 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; CLK1         ; CLK2        ; 1.000        ; -0.001     ; 2.787      ;
; -1.755 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; CLK2         ; CLK2        ; 1.000        ; 0.003      ; 2.790      ;
; -1.755 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK2         ; CLK2        ; 1.000        ; 0.003      ; 2.790      ;
; -1.754 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; CLK2         ; CLK2        ; 1.000        ; -0.009     ; 2.777      ;
; -1.754 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~28 ; CLK1         ; CLK2        ; 1.000        ; -0.002     ; 2.784      ;
; -1.753 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 2.790      ;
; -1.752 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~3  ; CLK1         ; CLK2        ; 1.000        ; -0.007     ; 2.777      ;
; -1.751 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 2.788      ;
; -1.750 ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; CLK2         ; CLK2        ; 1.000        ; 0.000      ; 2.782      ;
; -1.750 ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK2         ; CLK2        ; 1.000        ; 0.000      ; 2.782      ;
; -1.749 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~14 ; CLK1         ; CLK2        ; 1.000        ; 0.014      ; 2.795      ;
; -1.749 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~7  ; CLK1         ; CLK2        ; 1.000        ; -0.007     ; 2.774      ;
; -1.743 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~16 ; CLK1         ; CLK2        ; 1.000        ; -0.001     ; 2.774      ;
; -1.742 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; CLK1         ; CLK2        ; 1.000        ; -0.001     ; 2.773      ;
; -1.740 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; CLK2         ; CLK2        ; 1.000        ; 0.000      ; 2.772      ;
; -1.740 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK2         ; CLK2        ; 1.000        ; 0.000      ; 2.772      ;
; -1.739 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; CLK2         ; CLK2        ; 1.000        ; -0.003     ; 2.768      ;
; -1.736 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 2.773      ;
; -1.735 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; CLK1         ; CLK2        ; 1.000        ; 0.001      ; 2.768      ;
; -1.734 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK2         ; CLK2        ; 1.000        ; 0.005      ; 2.771      ;
; -1.733 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Data_Path:DP|RegisterFile:Reg|regfile~23 ; CLK2         ; CLK2        ; 1.000        ; 0.008      ; 2.773      ;
; -1.732 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~21 ; CLK1         ; CLK2        ; 1.000        ; -0.008     ; 2.756      ;
; -1.731 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~28 ; CLK1         ; CLK2        ; 1.000        ; 0.001      ; 2.764      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK1'                                                                                                                                 ;
+--------+------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.522 ; Control_Unit:CU|RAA[1]                   ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 1.000        ; -0.011     ; 2.543      ;
; -1.495 ; Control_Unit:CU|RAA[0]                   ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 1.000        ; -0.008     ; 2.519      ;
; -1.458 ; Control_Unit:CU|RAA[2]                   ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 2.490      ;
; -1.413 ; Control_Unit:CU|RAB[1]                   ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 2.445      ;
; -1.404 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 2.426      ;
; -1.389 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.004     ; 2.417      ;
; -1.386 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 2.408      ;
; -1.377 ; Control_Unit:CU|RAA[1]                   ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 1.000        ; -0.011     ; 2.398      ;
; -1.350 ; Control_Unit:CU|RAA[0]                   ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 1.000        ; -0.008     ; 2.374      ;
; -1.342 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.001     ; 2.373      ;
; -1.337 ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.004     ; 2.365      ;
; -1.313 ; Control_Unit:CU|RAA[2]                   ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 2.345      ;
; -1.310 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.004     ; 2.338      ;
; -1.304 ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.006     ; 2.330      ;
; -1.298 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.004     ; 2.326      ;
; -1.268 ; Control_Unit:CU|RAB[1]                   ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 2.300      ;
; -1.261 ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 2.283      ;
; -1.259 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 2.281      ;
; -1.245 ; Data_Path:DP|RegisterFile:Reg|regfile~26 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.001     ; 2.276      ;
; -1.244 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.004     ; 2.272      ;
; -1.242 ; Data_Path:DP|RegisterFile:Reg|regfile~16 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 2.264      ;
; -1.227 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 2.249      ;
; -1.213 ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.006     ; 2.239      ;
; -1.197 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.001     ; 2.228      ;
; -1.192 ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.004     ; 2.220      ;
; -1.165 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.004     ; 2.193      ;
; -1.160 ; Data_Path:DP|RegisterFile:Reg|regfile~12 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.006     ; 2.186      ;
; -1.159 ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.006     ; 2.185      ;
; -1.153 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.004     ; 2.181      ;
; -1.149 ; Data_Path:DP|RegisterFile:Reg|regfile~8  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.007     ; 2.174      ;
; -1.146 ; Data_Path:DP|RegisterFile:Reg|regfile~28 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.009     ; 2.169      ;
; -1.116 ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 2.138      ;
; -1.100 ; Data_Path:DP|RegisterFile:Reg|regfile~26 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.001     ; 2.131      ;
; -1.095 ; Data_Path:DP|RegisterFile:Reg|regfile~27 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.001     ; 2.126      ;
; -1.083 ; Data_Path:DP|RegisterFile:Reg|regfile~16 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.010     ; 2.105      ;
; -1.072 ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.004     ; 2.100      ;
; -1.068 ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.006     ; 2.094      ;
; -1.014 ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.009     ; 2.037      ;
; -1.004 ; Data_Path:DP|RegisterFile:Reg|regfile~8  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.007     ; 2.029      ;
; -1.003 ; Data_Path:DP|RegisterFile:Reg|regfile~15 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.025     ; 2.010      ;
; -1.001 ; Data_Path:DP|RegisterFile:Reg|regfile~12 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.006     ; 2.027      ;
; -1.000 ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.001     ; 2.031      ;
; -0.991 ; Data_Path:DP|RegisterFile:Reg|regfile~20 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.009     ; 2.014      ;
; -0.987 ; Data_Path:DP|RegisterFile:Reg|regfile~28 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.009     ; 2.010      ;
; -0.982 ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.004     ; 2.010      ;
; -0.974 ; Data_Path:DP|RegisterFile:Reg|regfile~14 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.025     ; 1.981      ;
; -0.911 ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.009     ; 1.934      ;
; -0.883 ; Data_Path:DP|RegisterFile:Reg|regfile~21 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.003     ; 1.912      ;
; -0.869 ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.009     ; 1.892      ;
; -0.857 ; Data_Path:DP|RegisterFile:Reg|regfile~19 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.009     ; 1.880      ;
; -0.855 ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.001     ; 1.886      ;
; -0.852 ; Data_Path:DP|RegisterFile:Reg|regfile~7  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.004     ; 1.880      ;
; -0.843 ; Data_Path:DP|RegisterFile:Reg|regfile~27 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.001     ; 1.874      ;
; -0.837 ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.004     ; 1.865      ;
; -0.832 ; Data_Path:DP|RegisterFile:Reg|regfile~20 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.009     ; 1.855      ;
; -0.829 ; Data_Path:DP|RegisterFile:Reg|regfile~14 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.025     ; 1.836      ;
; -0.820 ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.004     ; 1.848      ;
; -0.806 ; Data_Path:DP|RegisterFile:Reg|regfile~11 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.001     ; 1.837      ;
; -0.766 ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.009     ; 1.789      ;
; -0.758 ; Data_Path:DP|RegisterFile:Reg|regfile~31 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.009     ; 1.781      ;
; -0.755 ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.009     ; 1.778      ;
; -0.751 ; Data_Path:DP|RegisterFile:Reg|regfile~15 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.025     ; 1.758      ;
; -0.738 ; Data_Path:DP|RegisterFile:Reg|regfile~21 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.003     ; 1.767      ;
; -0.716 ; Data_Path:DP|RegisterFile:Reg|regfile~3  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.004     ; 1.744      ;
; -0.641 ; Control_Unit:CU|c_state.state5           ; Control_Unit:CU|RAB[1]         ; CLK1         ; CLK1        ; 1.000        ; -0.024     ; 1.649      ;
; -0.610 ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.009     ; 1.633      ;
; -0.605 ; Data_Path:DP|RegisterFile:Reg|regfile~19 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.009     ; 1.628      ;
; -0.600 ; Data_Path:DP|RegisterFile:Reg|regfile~23 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 1.000        ; -0.009     ; 1.623      ;
; -0.600 ; Data_Path:DP|RegisterFile:Reg|regfile~7  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.004     ; 1.628      ;
; -0.591 ; Control_Unit:CU|S_ALU1[1]                ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 1.623      ;
; -0.576 ; Control_Unit:CU|RAB[1]                   ; Control_Unit:CU|RAB[1]         ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 1.608      ;
; -0.559 ; Control_Unit:CU|c_state.state4           ; Control_Unit:CU|RAB[1]         ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 1.591      ;
; -0.554 ; Data_Path:DP|RegisterFile:Reg|regfile~11 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.001     ; 1.585      ;
; -0.536 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|RAB[1]         ; CLK1         ; CLK1        ; 1.000        ; -0.024     ; 1.544      ;
; -0.506 ; Data_Path:DP|RegisterFile:Reg|regfile~31 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.009     ; 1.529      ;
; -0.494 ; Control_Unit:CU|c_state.state5           ; Control_Unit:CU|RAA[2]         ; CLK1         ; CLK1        ; 1.000        ; -0.024     ; 1.502      ;
; -0.473 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|RAB[1]         ; CLK1         ; CLK1        ; 1.000        ; -0.024     ; 1.481      ;
; -0.464 ; Data_Path:DP|RegisterFile:Reg|regfile~3  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.004     ; 1.492      ;
; -0.447 ; Control_Unit:CU|S_ALU1[1]                ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 1.479      ;
; -0.359 ; Control_Unit:CU|S_ALU1[2]                ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 1.391      ;
; -0.348 ; Data_Path:DP|RegisterFile:Reg|regfile~23 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 1.000        ; -0.009     ; 1.371      ;
; -0.300 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|RAA[2]         ; CLK1         ; CLK1        ; 1.000        ; -0.024     ; 1.308      ;
; -0.215 ; Control_Unit:CU|S_ALU1[2]                ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 1.247      ;
; -0.178 ; Control_Unit:CU|RAA[2]                   ; Control_Unit:CU|RAA[2]         ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 1.210      ;
; -0.159 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|RAA[2]         ; CLK1         ; CLK1        ; 1.000        ; -0.024     ; 1.167      ;
; -0.099 ; Control_Unit:CU|c_state.state4           ; Control_Unit:CU|RAA[0]         ; CLK1         ; CLK1        ; 1.000        ; 0.008      ; 1.139      ;
; -0.054 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|RAA[1]         ; CLK1         ; CLK1        ; 1.000        ; -0.013     ; 1.073      ;
; 0.022  ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|RAA[0]         ; CLK1         ; CLK1        ; 1.000        ; -0.016     ; 0.994      ;
; 0.086  ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|RAA[1]         ; CLK1         ; CLK1        ; 1.000        ; -0.013     ; 0.933      ;
; 0.099  ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|RAA[0]         ; CLK1         ; CLK1        ; 1.000        ; -0.016     ; 0.917      ;
; 0.187  ; Control_Unit:CU|S_shift[1]               ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 0.845      ;
; 0.208  ; Control_Unit:CU|IE                       ; Control_Unit:CU|WA[1]          ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 0.824      ;
; 0.213  ; Control_Unit:CU|c_state.state7           ; Control_Unit:CU|RAA[0]         ; CLK1         ; CLK1        ; 1.000        ; 0.008      ; 0.827      ;
; 0.231  ; Control_Unit:CU|WA[1]                    ; Control_Unit:CU|WA[1]          ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 0.801      ;
; 0.262  ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|S_shift[1]     ; CLK1         ; CLK1        ; 1.000        ; -0.024     ; 0.746      ;
; 0.264  ; Control_Unit:CU|IE                       ; Control_Unit:CU|WA[0]          ; CLK1         ; CLK1        ; 1.000        ; 0.000      ; 0.768      ;
; 0.265  ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|S_ALU1[1]      ; CLK1         ; CLK1        ; 1.000        ; -0.024     ; 0.743      ;
; 0.266  ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|S_ALU1[2]      ; CLK1         ; CLK1        ; 1.000        ; -0.024     ; 0.742      ;
; 0.271  ; Control_Unit:CU|c_state.state6           ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 1.000        ; -0.024     ; 0.737      ;
; 0.274  ; Control_Unit:CU|c_state.state6           ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 1.000        ; -0.024     ; 0.734      ;
+--------+------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK1'                                                                                                                                 ;
+-------+------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|c_state.state0 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Control_Unit:CU|WA[2]                    ; Control_Unit:CU|WA[2]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Control_Unit:CU|S_shift[1]               ; Control_Unit:CU|S_shift[1]     ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Control_Unit:CU|RAA[1]                   ; Control_Unit:CU|RAA[1]         ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Control_Unit:CU|S_ALU1[1]                ; Control_Unit:CU|S_ALU1[1]      ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Control_Unit:CU|S_ALU1[2]                ; Control_Unit:CU|S_ALU1[2]      ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; Control_Unit:CU|c_state.state3           ; Control_Unit:CU|WA[1]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.398      ;
; 0.249 ; Control_Unit:CU|c_state.state5           ; Control_Unit:CU|c_state.state6 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; Control_Unit:CU|c_state.state6           ; Control_Unit:CU|WA[0]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.402      ;
; 0.315 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|c_state.state1 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.467      ;
; 0.342 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|IE             ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.494      ;
; 0.342 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|WE             ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.494      ;
; 0.343 ; Control_Unit:CU|IE                       ; Control_Unit:CU|c_state.state3 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.495      ;
; 0.371 ; Control_Unit:CU|c_state.state4           ; Control_Unit:CU|S_ALU1[2]      ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.523      ;
; 0.381 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|WA[2]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.533      ;
; 0.387 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|WA[0]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.539      ;
; 0.410 ; Control_Unit:CU|c_state.state7           ; Control_Unit:CU|Done           ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.586      ;
; 0.417 ; Control_Unit:CU|c_state.state7           ; Control_Unit:CU|WE             ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.593      ;
; 0.430 ; Control_Unit:CU|c_state.state4           ; Control_Unit:CU|c_state.state5 ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.606      ;
; 0.430 ; Control_Unit:CU|c_state.state4           ; Control_Unit:CU|WA[2]          ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.606      ;
; 0.474 ; Control_Unit:CU|c_state.state5           ; Control_Unit:CU|WA[0]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.626      ;
; 0.479 ; Control_Unit:CU|S_shift[1]               ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.631      ;
; 0.515 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|S_shift[1]     ; CLK1         ; CLK1        ; 0.000        ; -0.024     ; 0.643      ;
; 0.518 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|S_ALU1[1]      ; CLK1         ; CLK1        ; 0.000        ; -0.024     ; 0.646      ;
; 0.518 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|S_ALU1[2]      ; CLK1         ; CLK1        ; 0.000        ; -0.024     ; 0.646      ;
; 0.520 ; Control_Unit:CU|c_state.state7           ; Control_Unit:CU|OE             ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.672      ;
; 0.533 ; Control_Unit:CU|WA[0]                    ; Control_Unit:CU|WA[0]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.685      ;
; 0.535 ; Control_Unit:CU|c_state.state5           ; Control_Unit:CU|WA[1]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; Control_Unit:CU|c_state.state7           ; Control_Unit:CU|c_state.state0 ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.712      ;
; 0.544 ; Control_Unit:CU|c_state.state7           ; Control_Unit:CU|RAA[1]         ; CLK1         ; CLK1        ; 0.000        ; 0.011      ; 0.707      ;
; 0.549 ; Control_Unit:CU|S_shift[1]               ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.701      ;
; 0.597 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|WA[1]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.749      ;
; 0.598 ; Control_Unit:CU|c_state.state6           ; Control_Unit:CU|RAA[0]         ; CLK1         ; CLK1        ; 0.000        ; -0.016     ; 0.734      ;
; 0.598 ; Control_Unit:CU|c_state.state3           ; Control_Unit:CU|S_ALU1[1]      ; CLK1         ; CLK1        ; 0.000        ; -0.024     ; 0.726      ;
; 0.600 ; Control_Unit:CU|c_state.state3           ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 0.000        ; -0.024     ; 0.728      ;
; 0.601 ; Control_Unit:CU|c_state.state6           ; Control_Unit:CU|S_shift[1]     ; CLK1         ; CLK1        ; 0.000        ; -0.024     ; 0.729      ;
; 0.603 ; Control_Unit:CU|RAA[0]                   ; Control_Unit:CU|RAA[0]         ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.755      ;
; 0.605 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|WA[0]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.757      ;
; 0.606 ; Control_Unit:CU|c_state.state6           ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 0.000        ; -0.024     ; 0.734      ;
; 0.609 ; Control_Unit:CU|c_state.state6           ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 0.000        ; -0.024     ; 0.737      ;
; 0.614 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|S_ALU1[2]      ; CLK1         ; CLK1        ; 0.000        ; -0.024     ; 0.742      ;
; 0.615 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|S_ALU1[1]      ; CLK1         ; CLK1        ; 0.000        ; -0.024     ; 0.743      ;
; 0.616 ; Control_Unit:CU|IE                       ; Control_Unit:CU|WA[0]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.768      ;
; 0.618 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|S_shift[1]     ; CLK1         ; CLK1        ; 0.000        ; -0.024     ; 0.746      ;
; 0.649 ; Control_Unit:CU|WA[1]                    ; Control_Unit:CU|WA[1]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.801      ;
; 0.667 ; Control_Unit:CU|c_state.state7           ; Control_Unit:CU|RAA[0]         ; CLK1         ; CLK1        ; 0.000        ; 0.008      ; 0.827      ;
; 0.672 ; Control_Unit:CU|IE                       ; Control_Unit:CU|WA[1]          ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.824      ;
; 0.679 ; Control_Unit:CU|S_ALU1[1]                ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.831      ;
; 0.781 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|RAA[0]         ; CLK1         ; CLK1        ; 0.000        ; -0.016     ; 0.917      ;
; 0.794 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|RAA[1]         ; CLK1         ; CLK1        ; 0.000        ; -0.013     ; 0.933      ;
; 0.824 ; Control_Unit:CU|S_ALU1[2]                ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.976      ;
; 0.834 ; Control_Unit:CU|RAA[2]                   ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.986      ;
; 0.845 ; Control_Unit:CU|S_ALU1[1]                ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 0.997      ;
; 0.858 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|RAA[0]         ; CLK1         ; CLK1        ; 0.000        ; -0.016     ; 0.994      ;
; 0.934 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|RAA[1]         ; CLK1         ; CLK1        ; 0.000        ; -0.013     ; 1.073      ;
; 0.970 ; Control_Unit:CU|RAB[1]                   ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 1.122      ;
; 0.972 ; Control_Unit:CU|S_ALU1[2]                ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 1.124      ;
; 0.979 ; Control_Unit:CU|c_state.state4           ; Control_Unit:CU|RAA[0]         ; CLK1         ; CLK1        ; 0.000        ; 0.008      ; 1.139      ;
; 1.000 ; Control_Unit:CU|RAA[2]                   ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 1.152      ;
; 1.039 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|RAA[2]         ; CLK1         ; CLK1        ; 0.000        ; -0.024     ; 1.167      ;
; 1.058 ; Control_Unit:CU|RAA[2]                   ; Control_Unit:CU|RAA[2]         ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 1.210      ;
; 1.066 ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.001     ; 1.217      ;
; 1.066 ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 0.000        ; -0.001     ; 1.217      ;
; 1.114 ; Data_Path:DP|RegisterFile:Reg|regfile~12 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.006     ; 1.260      ;
; 1.136 ; Control_Unit:CU|RAB[1]                   ; Control_Unit:CU|c_state.state7 ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 1.288      ;
; 1.180 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|RAA[2]         ; CLK1         ; CLK1        ; 0.000        ; -0.024     ; 1.308      ;
; 1.228 ; Data_Path:DP|RegisterFile:Reg|regfile~23 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.009     ; 1.371      ;
; 1.231 ; Data_Path:DP|RegisterFile:Reg|regfile~11 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.001     ; 1.382      ;
; 1.254 ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.009     ; 1.397      ;
; 1.255 ; Data_Path:DP|RegisterFile:Reg|regfile~12 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 0.000        ; -0.006     ; 1.401      ;
; 1.263 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.001     ; 1.414      ;
; 1.275 ; Data_Path:DP|RegisterFile:Reg|regfile~8  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.007     ; 1.420      ;
; 1.318 ; Data_Path:DP|RegisterFile:Reg|regfile~7  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.004     ; 1.466      ;
; 1.329 ; Data_Path:DP|RegisterFile:Reg|regfile~3  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.004     ; 1.477      ;
; 1.334 ; Data_Path:DP|RegisterFile:Reg|regfile~14 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.025     ; 1.461      ;
; 1.334 ; Data_Path:DP|RegisterFile:Reg|regfile~14 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 0.000        ; -0.025     ; 1.461      ;
; 1.334 ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.004     ; 1.482      ;
; 1.340 ; Data_Path:DP|RegisterFile:Reg|regfile~21 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.003     ; 1.489      ;
; 1.353 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|RAB[1]         ; CLK1         ; CLK1        ; 0.000        ; -0.024     ; 1.481      ;
; 1.365 ; Data_Path:DP|RegisterFile:Reg|regfile~20 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.009     ; 1.508      ;
; 1.374 ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.006     ; 1.520      ;
; 1.374 ; Control_Unit:CU|c_state.state5           ; Control_Unit:CU|RAA[2]         ; CLK1         ; CLK1        ; 0.000        ; -0.024     ; 1.502      ;
; 1.382 ; Data_Path:DP|RegisterFile:Reg|regfile~21 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 0.000        ; -0.003     ; 1.531      ;
; 1.385 ; Data_Path:DP|RegisterFile:Reg|regfile~15 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.025     ; 1.512      ;
; 1.386 ; Data_Path:DP|RegisterFile:Reg|regfile~31 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.009     ; 1.529      ;
; 1.394 ; Data_Path:DP|RegisterFile:Reg|regfile~23 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 0.000        ; -0.009     ; 1.537      ;
; 1.397 ; Data_Path:DP|RegisterFile:Reg|regfile~11 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 0.000        ; -0.001     ; 1.548      ;
; 1.407 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 0.000        ; -0.001     ; 1.558      ;
; 1.410 ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.009     ; 1.553      ;
; 1.416 ; Data_Path:DP|RegisterFile:Reg|regfile~8  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 0.000        ; -0.007     ; 1.561      ;
; 1.416 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|RAB[1]         ; CLK1         ; CLK1        ; 0.000        ; -0.024     ; 1.544      ;
; 1.420 ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 0.000        ; -0.009     ; 1.563      ;
; 1.424 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.004     ; 1.572      ;
; 1.436 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.004     ; 1.584      ;
; 1.438 ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; Control_Unit:CU|c_state.state4 ; CLK2         ; CLK1        ; 0.000        ; -0.004     ; 1.586      ;
; 1.438 ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 0.000        ; -0.004     ; 1.586      ;
; 1.439 ; Control_Unit:CU|c_state.state4           ; Control_Unit:CU|RAB[1]         ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 1.591      ;
; 1.453 ; Control_Unit:CU|RAA[1]                   ; Control_Unit:CU|c_state.state4 ; CLK1         ; CLK1        ; 0.000        ; -0.011     ; 1.594      ;
; 1.456 ; Control_Unit:CU|RAB[1]                   ; Control_Unit:CU|RAB[1]         ; CLK1         ; CLK1        ; 0.000        ; 0.000      ; 1.608      ;
; 1.484 ; Data_Path:DP|RegisterFile:Reg|regfile~7  ; Control_Unit:CU|c_state.state7 ; CLK2         ; CLK1        ; 0.000        ; -0.004     ; 1.632      ;
+-------+------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK2'                                                                                                                                               ;
+-------+------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.253 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|Register4Bit:comb_3|data_out[3] ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 0.406      ;
; 0.380 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~11     ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 0.533      ;
; 0.451 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|Register4Bit:comb_3|data_out[2] ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 0.604      ;
; 0.458 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|Register4Bit:comb_3|data_out[1] ; CLK1         ; CLK2        ; 0.000        ; 0.003      ; 0.613      ;
; 0.459 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|Register4Bit:comb_3|data_out[0] ; CLK1         ; CLK2        ; 0.000        ; 0.003      ; 0.614      ;
; 0.490 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~11     ; CLK1         ; CLK2        ; 0.000        ; -0.023     ; 0.619      ;
; 0.545 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~27     ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 0.698      ;
; 0.589 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~0      ; CLK1         ; CLK2        ; 0.000        ; -0.020     ; 0.721      ;
; 0.627 ; Control_Unit:CU|S_ALU1[1]                ; Data_Path:DP|Register4Bit:comb_3|data_out[1] ; CLK1         ; CLK2        ; 0.000        ; 0.003      ; 0.782      ;
; 0.629 ; Control_Unit:CU|S_ALU1[2]                ; Data_Path:DP|Register4Bit:comb_3|data_out[0] ; CLK1         ; CLK2        ; 0.000        ; 0.003      ; 0.784      ;
; 0.641 ; Control_Unit:CU|S_ALU1[1]                ; Data_Path:DP|Register4Bit:comb_3|data_out[0] ; CLK1         ; CLK2        ; 0.000        ; 0.003      ; 0.796      ;
; 0.654 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~26     ; CLK1         ; CLK2        ; 0.000        ; -0.023     ; 0.783      ;
; 0.655 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~27     ; CLK1         ; CLK2        ; 0.000        ; -0.023     ; 0.784      ;
; 0.679 ; Control_Unit:CU|S_ALU1[1]                ; Data_Path:DP|Register4Bit:comb_3|data_out[2] ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 0.832      ;
; 0.684 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~14     ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 0.837      ;
; 0.684 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~15     ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 0.837      ;
; 0.687 ; Control_Unit:CU|OE                       ; Data_Path:DP|Register4Bit:comb_3|data_out[2] ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 0.840      ;
; 0.687 ; Control_Unit:CU|OE                       ; Data_Path:DP|Register4Bit:comb_3|data_out[3] ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 0.840      ;
; 0.689 ; Control_Unit:CU|OE                       ; Data_Path:DP|Register4Bit:comb_3|data_out[0] ; CLK1         ; CLK2        ; 0.000        ; 0.003      ; 0.844      ;
; 0.689 ; Control_Unit:CU|OE                       ; Data_Path:DP|Register4Bit:comb_3|data_out[1] ; CLK1         ; CLK2        ; 0.000        ; 0.003      ; 0.844      ;
; 0.702 ; Control_Unit:CU|S_ALU1[1]                ; Data_Path:DP|RegisterFile:Reg|regfile~11     ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 0.855      ;
; 0.703 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~0      ; CLK1         ; CLK2        ; 0.000        ; 0.004      ; 0.859      ;
; 0.705 ; Control_Unit:CU|S_ALU1[1]                ; Data_Path:DP|Register4Bit:comb_3|data_out[3] ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 0.858      ;
; 0.708 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~15     ; CLK1         ; CLK2        ; 0.000        ; 0.025      ; 0.885      ;
; 0.719 ; Control_Unit:CU|S_ALU1[2]                ; Data_Path:DP|Register4Bit:comb_3|data_out[1] ; CLK1         ; CLK2        ; 0.000        ; 0.003      ; 0.874      ;
; 0.744 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~14     ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 0.897      ;
; 0.764 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~1      ; CLK1         ; CLK2        ; 0.000        ; -0.020     ; 0.896      ;
; 0.764 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~5      ; CLK1         ; CLK2        ; 0.000        ; -0.020     ; 0.896      ;
; 0.800 ; Control_Unit:CU|WA[2]                    ; Data_Path:DP|RegisterFile:Reg|regfile~14     ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 0.953      ;
; 0.800 ; Control_Unit:CU|WA[2]                    ; Data_Path:DP|RegisterFile:Reg|regfile~15     ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 0.953      ;
; 0.808 ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; Data_Path:DP|Register4Bit:comb_3|data_out[1] ; CLK2         ; CLK2        ; 0.000        ; 0.002      ; 0.962      ;
; 0.811 ; Control_Unit:CU|S_ALU1[2]                ; Data_Path:DP|Register4Bit:comb_3|data_out[2] ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 0.964      ;
; 0.818 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~15     ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 0.971      ;
; 0.832 ; Control_Unit:CU|WA[0]                    ; Data_Path:DP|RegisterFile:Reg|regfile~14     ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 0.985      ;
; 0.832 ; Control_Unit:CU|WA[0]                    ; Data_Path:DP|RegisterFile:Reg|regfile~15     ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 0.985      ;
; 0.834 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|Register4Bit:comb_3|data_out[2] ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 0.987      ;
; 0.836 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~12     ; CLK1         ; CLK2        ; 0.000        ; -0.018     ; 0.970      ;
; 0.837 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~9      ; CLK1         ; CLK2        ; 0.000        ; -0.023     ; 0.966      ;
; 0.837 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~10     ; CLK1         ; CLK2        ; 0.000        ; -0.023     ; 0.966      ;
; 0.837 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~11     ; CLK1         ; CLK2        ; 0.000        ; -0.023     ; 0.966      ;
; 0.843 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~29     ; CLK1         ; CLK2        ; 0.000        ; -0.018     ; 0.977      ;
; 0.843 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~26     ; CLK1         ; CLK2        ; 0.000        ; -0.023     ; 0.972      ;
; 0.843 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~27     ; CLK1         ; CLK2        ; 0.000        ; -0.023     ; 0.972      ;
; 0.844 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~4      ; CLK1         ; CLK2        ; 0.000        ; -0.020     ; 0.976      ;
; 0.845 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~13     ; CLK1         ; CLK2        ; 0.000        ; -0.018     ; 0.979      ;
; 0.847 ; Control_Unit:CU|S_ALU1[2]                ; Data_Path:DP|RegisterFile:Reg|regfile~11     ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 1.000      ;
; 0.849 ; Control_Unit:CU|WE                       ; Data_Path:DP|RegisterFile:Reg|regfile~14     ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 1.002      ;
; 0.849 ; Control_Unit:CU|WE                       ; Data_Path:DP|RegisterFile:Reg|regfile~15     ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 1.002      ;
; 0.850 ; Control_Unit:CU|S_ALU1[2]                ; Data_Path:DP|Register4Bit:comb_3|data_out[3] ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 1.003      ;
; 0.857 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|RegisterFile:Reg|regfile~11     ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 1.010      ;
; 0.858 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~7      ; CLK1         ; CLK2        ; 0.000        ; 0.004      ; 1.014      ;
; 0.860 ; Control_Unit:CU|RAA[2]                   ; Data_Path:DP|Register4Bit:comb_3|data_out[3] ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 1.013      ;
; 0.861 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~3      ; CLK1         ; CLK2        ; 0.000        ; 0.004      ; 1.017      ;
; 0.862 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~26     ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 1.015      ;
; 0.867 ; Control_Unit:CU|S_ALU1[1]                ; Data_Path:DP|RegisterFile:Reg|regfile~27     ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 1.020      ;
; 0.873 ; Control_Unit:CU|S_ALU1[2]                ; Data_Path:DP|RegisterFile:Reg|regfile~0      ; CLK1         ; CLK2        ; 0.000        ; 0.004      ; 1.029      ;
; 0.885 ; Control_Unit:CU|S_ALU1[1]                ; Data_Path:DP|RegisterFile:Reg|regfile~0      ; CLK1         ; CLK2        ; 0.000        ; 0.004      ; 1.041      ;
; 0.886 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~1      ; CLK1         ; CLK2        ; 0.000        ; 0.004      ; 1.042      ;
; 0.886 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~5      ; CLK1         ; CLK2        ; 0.000        ; 0.004      ; 1.042      ;
; 0.887 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~10     ; CLK1         ; CLK2        ; 0.000        ; -0.023     ; 1.016      ;
; 0.897 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~31     ; CLK1         ; CLK2        ; 0.000        ; 0.009      ; 1.058      ;
; 0.900 ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; Data_Path:DP|Register4Bit:comb_3|data_out[2] ; CLK2         ; CLK2        ; 0.000        ; 0.000      ; 1.052      ;
; 0.912 ; Data_Path:DP|RegisterFile:Reg|regfile~12 ; Data_Path:DP|Register4Bit:comb_3|data_out[0] ; CLK2         ; CLK2        ; 0.000        ; -0.003     ; 1.061      ;
; 0.945 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~8      ; CLK1         ; CLK2        ; 0.000        ; -0.017     ; 1.080      ;
; 0.949 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~21     ; CLK1         ; CLK2        ; 0.000        ; -0.021     ; 1.080      ;
; 0.950 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~2      ; CLK1         ; CLK2        ; 0.000        ; -0.020     ; 1.082      ;
; 0.950 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~6      ; CLK1         ; CLK2        ; 0.000        ; -0.020     ; 1.082      ;
; 0.950 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~12     ; CLK1         ; CLK2        ; 0.000        ; 0.006      ; 1.108      ;
; 0.952 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~14     ; CLK1         ; CLK2        ; 0.000        ; 0.025      ; 1.129      ;
; 0.954 ; Control_Unit:CU|WE                       ; Data_Path:DP|RegisterFile:Reg|regfile~9      ; CLK1         ; CLK2        ; 0.000        ; -0.023     ; 1.083      ;
; 0.954 ; Control_Unit:CU|WE                       ; Data_Path:DP|RegisterFile:Reg|regfile~10     ; CLK1         ; CLK2        ; 0.000        ; -0.023     ; 1.083      ;
; 0.954 ; Control_Unit:CU|WE                       ; Data_Path:DP|RegisterFile:Reg|regfile~11     ; CLK1         ; CLK2        ; 0.000        ; -0.023     ; 1.083      ;
; 0.958 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~4      ; CLK1         ; CLK2        ; 0.000        ; 0.004      ; 1.114      ;
; 0.961 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~30     ; CLK1         ; CLK2        ; 0.000        ; -0.015     ; 1.098      ;
; 0.963 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~22     ; CLK1         ; CLK2        ; 0.000        ; -0.015     ; 1.100      ;
; 0.965 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~29     ; CLK1         ; CLK2        ; 0.000        ; 0.006      ; 1.123      ;
; 0.967 ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~13     ; CLK1         ; CLK2        ; 0.000        ; 0.006      ; 1.125      ;
; 0.968 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~7      ; CLK1         ; CLK2        ; 0.000        ; -0.020     ; 1.100      ;
; 0.970 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|Register4Bit:comb_3|data_out[2] ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 1.123      ;
; 0.971 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~3      ; CLK1         ; CLK2        ; 0.000        ; -0.020     ; 1.103      ;
; 0.973 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~25     ; CLK1         ; CLK2        ; 0.000        ; -0.014     ; 1.111      ;
; 0.974 ; Control_Unit:CU|WE                       ; Data_Path:DP|RegisterFile:Reg|regfile~26     ; CLK1         ; CLK2        ; 0.000        ; -0.023     ; 1.103      ;
; 0.974 ; Control_Unit:CU|WE                       ; Data_Path:DP|RegisterFile:Reg|regfile~27     ; CLK1         ; CLK2        ; 0.000        ; -0.023     ; 1.103      ;
; 0.978 ; Control_Unit:CU|WA[2]                    ; Data_Path:DP|RegisterFile:Reg|regfile~9      ; CLK1         ; CLK2        ; 0.000        ; -0.023     ; 1.107      ;
; 0.978 ; Control_Unit:CU|WA[2]                    ; Data_Path:DP|RegisterFile:Reg|regfile~10     ; CLK1         ; CLK2        ; 0.000        ; -0.023     ; 1.107      ;
; 0.978 ; Control_Unit:CU|WA[2]                    ; Data_Path:DP|RegisterFile:Reg|regfile~11     ; CLK1         ; CLK2        ; 0.000        ; -0.023     ; 1.107      ;
; 0.993 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~11     ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 1.146      ;
; 0.996 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|Register4Bit:comb_3|data_out[3] ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 1.149      ;
; 1.002 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~25     ; CLK1         ; CLK2        ; 0.000        ; -0.014     ; 1.140      ;
; 1.002 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~24     ; CLK1         ; CLK2        ; 0.000        ; -0.014     ; 1.140      ;
; 1.002 ; Control_Unit:CU|WA[2]                    ; Data_Path:DP|RegisterFile:Reg|regfile~26     ; CLK1         ; CLK2        ; 0.000        ; -0.023     ; 1.131      ;
; 1.002 ; Control_Unit:CU|WA[2]                    ; Data_Path:DP|RegisterFile:Reg|regfile~27     ; CLK1         ; CLK2        ; 0.000        ; -0.023     ; 1.131      ;
; 1.007 ; Control_Unit:CU|IE                       ; Data_Path:DP|RegisterFile:Reg|regfile~31     ; CLK1         ; CLK2        ; 0.000        ; -0.015     ; 1.144      ;
; 1.008 ; Control_Unit:CU|WA[0]                    ; Data_Path:DP|RegisterFile:Reg|regfile~9      ; CLK1         ; CLK2        ; 0.000        ; -0.023     ; 1.137      ;
; 1.008 ; Control_Unit:CU|WA[0]                    ; Data_Path:DP|RegisterFile:Reg|regfile~10     ; CLK1         ; CLK2        ; 0.000        ; -0.023     ; 1.137      ;
; 1.008 ; Control_Unit:CU|WA[0]                    ; Data_Path:DP|RegisterFile:Reg|regfile~11     ; CLK1         ; CLK2        ; 0.000        ; -0.023     ; 1.137      ;
; 1.012 ; Control_Unit:CU|S_ALU1[2]                ; Data_Path:DP|RegisterFile:Reg|regfile~27     ; CLK1         ; CLK2        ; 0.000        ; 0.001      ; 1.165      ;
; 1.016 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Data_Path:DP|Register4Bit:comb_3|data_out[1] ; CLK2         ; CLK2        ; 0.000        ; 0.002      ; 1.170      ;
; 1.019 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~13     ; CLK1         ; CLK2        ; 0.000        ; -0.018     ; 1.153      ;
; 1.019 ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~12     ; CLK1         ; CLK2        ; 0.000        ; -0.018     ; 1.153      ;
+-------+------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK2'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK2  ; Rise       ; CLK2                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|Register4Bit:comb_3|data_out[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|Register4Bit:comb_3|data_out[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|Register4Bit:comb_3|data_out[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|Register4Bit:comb_3|data_out[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|Register4Bit:comb_3|data_out[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|Register4Bit:comb_3|data_out[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|Register4Bit:comb_3|data_out[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|Register4Bit:comb_3|data_out[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~10     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~10     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~11     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~11     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~12     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~12     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~13     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~13     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~14     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~14     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~15     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~15     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~16     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~16     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~17     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~17     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~18     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~18     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~19     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~19     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~20     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~20     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~21     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~21     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~22     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~22     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~23     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~23     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~24     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~24     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~25     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~25     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~26     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~26     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~27     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~27     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~28     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~28     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~29     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~29     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~3      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~3      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~30     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~30     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~31     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~31     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~4      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~4      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~5      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~5      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~6      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~6      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~7      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~7      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~8      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~8      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~9      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK2  ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~9      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; CLK2|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; CLK2|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; CLK2~clkctrl|inclk[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; CLK2~clkctrl|inclk[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; CLK2~clkctrl|outclk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; CLK2~clkctrl|outclk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; DP|Reg|regfile~0|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; DP|Reg|regfile~0|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; DP|Reg|regfile~10|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; DP|Reg|regfile~10|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; DP|Reg|regfile~11|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; DP|Reg|regfile~11|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; DP|Reg|regfile~12|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; DP|Reg|regfile~12|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; DP|Reg|regfile~13|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; DP|Reg|regfile~13|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; DP|Reg|regfile~14|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; DP|Reg|regfile~14|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; DP|Reg|regfile~15|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; DP|Reg|regfile~15|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; DP|Reg|regfile~16|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; DP|Reg|regfile~16|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; DP|Reg|regfile~17|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; DP|Reg|regfile~17|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; DP|Reg|regfile~18|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK2  ; Rise       ; DP|Reg|regfile~18|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK2  ; Rise       ; DP|Reg|regfile~19|clk                        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK1'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK1  ; Rise       ; CLK1                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|Done           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|Done           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|IE             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|IE             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|OE             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|OE             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|RAA[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|RAA[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|RAA[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|RAA[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|RAA[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|RAA[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|RAB[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|RAB[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|S_ALU1[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|S_ALU1[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|S_ALU1[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|S_ALU1[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|S_shift[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|S_shift[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|WA[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|WA[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|WA[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|WA[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|WA[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|WA[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|WE             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|WE             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state4 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state4 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state5 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state6 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state6 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK1  ; Rise       ; Control_Unit:CU|c_state.state7 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CLK1|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CLK1|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CLK1~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CLK1~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CLK1~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CLK1~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|Done|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|Done|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|IE|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|IE|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|OE|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|OE|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|RAA[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|RAA[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|RAA[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|RAA[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|RAA[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|RAA[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|RAB[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|RAB[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|S_ALU1[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|S_ALU1[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|S_ALU1[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|S_ALU1[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|S_shift[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|S_shift[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|WA[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|WA[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|WA[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|WA[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|WA[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|WA[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|WE|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|WE|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|c_state.state0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|c_state.state0|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|c_state.state1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|c_state.state1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|c_state.state3|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|c_state.state3|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|c_state.state4|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|c_state.state4|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|c_state.state5|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|c_state.state5|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|c_state.state6|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|c_state.state6|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK1  ; Rise       ; CU|c_state.state7|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK1  ; Rise       ; CU|c_state.state7|clk          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Start      ; CLK1       ; 1.981 ; 1.981 ; Rise       ; CLK1            ;
; DataIn[*]  ; CLK2       ; 2.803 ; 2.803 ; Rise       ; CLK2            ;
;  DataIn[0] ; CLK2       ; 0.197 ; 0.197 ; Rise       ; CLK2            ;
;  DataIn[1] ; CLK2       ; 0.297 ; 0.297 ; Rise       ; CLK2            ;
;  DataIn[2] ; CLK2       ; 2.525 ; 2.525 ; Rise       ; CLK2            ;
;  DataIn[3] ; CLK2       ; 2.803 ; 2.803 ; Rise       ; CLK2            ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Start      ; CLK1       ; -1.858 ; -1.858 ; Rise       ; CLK1            ;
; DataIn[*]  ; CLK2       ; 0.478  ; 0.478  ; Rise       ; CLK2            ;
;  DataIn[0] ; CLK2       ; 0.478  ; 0.478  ; Rise       ; CLK2            ;
;  DataIn[1] ; CLK2       ; 0.120  ; 0.120  ; Rise       ; CLK2            ;
;  DataIn[2] ; CLK2       ; -2.017 ; -2.017 ; Rise       ; CLK2            ;
;  DataIn[3] ; CLK2       ; -2.021 ; -2.021 ; Rise       ; CLK2            ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; CLK1       ; 3.815 ; 3.815 ; Rise       ; CLK1            ;
; Out[*]    ; CLK2       ; 3.914 ; 3.914 ; Rise       ; CLK2            ;
;  Out[0]   ; CLK2       ; 3.790 ; 3.790 ; Rise       ; CLK2            ;
;  Out[1]   ; CLK2       ; 3.786 ; 3.786 ; Rise       ; CLK2            ;
;  Out[2]   ; CLK2       ; 3.815 ; 3.815 ; Rise       ; CLK2            ;
;  Out[3]   ; CLK2       ; 3.914 ; 3.914 ; Rise       ; CLK2            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; CLK1       ; 3.815 ; 3.815 ; Rise       ; CLK1            ;
; Out[*]    ; CLK2       ; 3.786 ; 3.786 ; Rise       ; CLK2            ;
;  Out[0]   ; CLK2       ; 3.790 ; 3.790 ; Rise       ; CLK2            ;
;  Out[1]   ; CLK2       ; 3.786 ; 3.786 ; Rise       ; CLK2            ;
;  Out[2]   ; CLK2       ; 3.815 ; 3.815 ; Rise       ; CLK2            ;
;  Out[3]   ; CLK2       ; 3.914 ; 3.914 ; Rise       ; CLK2            ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.871   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLK1            ; -4.743   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLK2            ; -5.871   ; 0.253 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -203.325 ; 0.0   ; 0.0      ; 0.0     ; -59.76              ;
;  CLK1            ; -20.925  ; 0.000 ; N/A      ; N/A     ; -22.380             ;
;  CLK2            ; -182.400 ; 0.000 ; N/A      ; N/A     ; -37.380             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Start      ; CLK1       ; 3.620 ; 3.620 ; Rise       ; CLK1            ;
; DataIn[*]  ; CLK2       ; 5.377 ; 5.377 ; Rise       ; CLK2            ;
;  DataIn[0] ; CLK2       ; 1.131 ; 1.131 ; Rise       ; CLK2            ;
;  DataIn[1] ; CLK2       ; 1.207 ; 1.207 ; Rise       ; CLK2            ;
;  DataIn[2] ; CLK2       ; 4.841 ; 4.841 ; Rise       ; CLK2            ;
;  DataIn[3] ; CLK2       ; 5.377 ; 5.377 ; Rise       ; CLK2            ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Start      ; CLK1       ; -1.858 ; -1.858 ; Rise       ; CLK1            ;
; DataIn[*]  ; CLK2       ; 0.478  ; 0.478  ; Rise       ; CLK2            ;
;  DataIn[0] ; CLK2       ; 0.478  ; 0.478  ; Rise       ; CLK2            ;
;  DataIn[1] ; CLK2       ; 0.120  ; 0.120  ; Rise       ; CLK2            ;
;  DataIn[2] ; CLK2       ; -2.017 ; -2.017 ; Rise       ; CLK2            ;
;  DataIn[3] ; CLK2       ; -2.021 ; -2.021 ; Rise       ; CLK2            ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; CLK1       ; 6.722 ; 6.722 ; Rise       ; CLK1            ;
; Out[*]    ; CLK2       ; 6.936 ; 6.936 ; Rise       ; CLK2            ;
;  Out[0]   ; CLK2       ; 6.698 ; 6.698 ; Rise       ; CLK2            ;
;  Out[1]   ; CLK2       ; 6.692 ; 6.692 ; Rise       ; CLK2            ;
;  Out[2]   ; CLK2       ; 6.732 ; 6.732 ; Rise       ; CLK2            ;
;  Out[3]   ; CLK2       ; 6.936 ; 6.936 ; Rise       ; CLK2            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; CLK1       ; 3.815 ; 3.815 ; Rise       ; CLK1            ;
; Out[*]    ; CLK2       ; 3.786 ; 3.786 ; Rise       ; CLK2            ;
;  Out[0]   ; CLK2       ; 3.790 ; 3.790 ; Rise       ; CLK2            ;
;  Out[1]   ; CLK2       ; 3.786 ; 3.786 ; Rise       ; CLK2            ;
;  Out[2]   ; CLK2       ; 3.815 ; 3.815 ; Rise       ; CLK2            ;
;  Out[3]   ; CLK2       ; 3.914 ; 3.914 ; Rise       ; CLK2            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK1       ; CLK1     ; 491      ; 0        ; 0        ; 0        ;
; CLK2       ; CLK1     ; 460      ; 0        ; 0        ; 0        ;
; CLK1       ; CLK2     ; 2918     ; 0        ; 0        ; 0        ;
; CLK2       ; CLK2     ; 2916     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK1       ; CLK1     ; 491      ; 0        ; 0        ; 0        ;
; CLK2       ; CLK1     ; 460      ; 0        ; 0        ; 0        ;
; CLK1       ; CLK2     ; 2918     ; 0        ; 0        ; 0        ;
; CLK2       ; CLK2     ; 2916     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 34    ; 34   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Nov 05 10:16:44 2024
Info: Command: quartus_sta Lab4 -c Lab4
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab4.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK2 CLK2
    Info (332105): create_clock -period 1.000 -name CLK1 CLK1
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.871
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.871      -182.400 CLK2 
    Info (332119):    -4.743       -20.925 CLK1 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLK1 
    Info (332119):     0.551         0.000 CLK2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -37.380 CLK2 
    Info (332119):    -1.380       -22.380 CLK1 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.047
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.047       -59.846 CLK2 
    Info (332119):    -1.522        -4.187 CLK1 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK1 
    Info (332119):     0.253         0.000 CLK2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -37.380 CLK2 
    Info (332119):    -1.380       -22.380 CLK1 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4545 megabytes
    Info: Processing ended: Tue Nov 05 10:16:45 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


