localization system. In our preceding works, the far-
field direction of arrival (DOA) algorithm was 
simulated on PC from the first year, and then the 
corresponding method was implemented on the Altera 
DEII FPGA development board during the second year. 
In this year, the chip of sound source localization 
system is realized by using the TSMC 0.18-μm CMOS 
process. Two methods, i.e. folding and circular 
buffer are proposed and implemented in hardware 
framework. The first method decreased the chip area 
and the critical path, and made the system can be 
operated in a higher frequency. The second method is 
to achieve the lower complexity and the higher 
performance in according with data access of proposed 
circular buffer. The proposed design of ASL SoC is 
using 0.18-μm CMOS process, and the power 
consumption of chip is only approximately 1.3 mW. 
Furthermore, the silicon area is only occupied with 
size of 0.998 mm2. 
 
英文關鍵詞： Sequential Minimal Optimization (SMO)、VLSI、
Reconfigurable Architecture、Speaker Recognition、
Sound Recognition、Support Vector machine (SVM)、
Direction of Arrival (DOA)、Time Difference of 
Arrival (TDOA)、Folding 
 
支援向量機與音源方位估測之單晶片矽智產設計 
“SoC IP Design for Support Vector Machine and Direction of Arrival Estimation” 
計畫編號：NSC97-2221-E-006-249-MY3 
 執行期間：99年 8月 1日 至 100年 7月 31日  
主持人：王駿發 成功大學電機工程系教授 
 
一、 中文摘要 
    本計畫研究實現可重組式管線化架構和改良式
循序最小最佳化演算法做進一步的解決。我們主要
的貢獻是將演算法層級至硬體層級VLSI設計最佳化，
1)在演算法層級，提出有效資料選擇，以有效減少
30%的訓練資料量。2)在硬體架構層級，透過可重組
式硬體架構和管線化的設計，使硬體同時擁有管線
化和可重組的優點，同時在硬體使用更為彈性和效
率，同時又達到高效能。最後實驗結果顯示可以節
省50%的記憶體使用及提升其於硬體使用率。 
    本計畫另一個主軸，音源方位估測系統，第一
年以電腦驗證其演算法，第二年使用FPGA開發平台 
(DE2-70)驗證其硬體模組之正確性。第三年以
TSMC0.18 μm CMOS 製程完成晶片實現；晶片內部
包含兩個SRAM紀錄左右聲道的數位聲音訊號，針
對其中計算時間差之AMDF演算法做最佳化設計。
透過folding與circular buffer mechanism兩個硬體設
計，可以減少critical path與power consumption，使整
體系統可以達到低功耗、面積小的特性，音源方位
估測系統晶片功率消耗1.3mW，面積0.998 mm2， 
關鍵詞：循序最小最佳化、超大型積體電路設計、
可重組式硬體架構、語者辨識、聲音辨識、音源方
位估測、時間差計算、摺疊技術 
Abstract 
In this work, the reconfigurable architecture with 
an improved SMO (ISMO) algorithm is proposed to 
improve the training performance in text-independent 
speaker recognition. The contribution of this work is to 
optimize SMO VLSI design from algorithm level to 
architecture level in two aspects. 1) At algorithm level, 
the proposed ISMO algorithm is based and trained by 
using Effective Data Selection (EDS) and 30% of data 
sample is diminished. 2) At architecture level, a novel 
idea of distributed computation is implemented in 
proposed reconfigurable framework that contains 
parallel and pipeline architecture. The advantage of 
reconfigurable computation is conducted by its higher 
flexibility and higher efficiency. Furthermore, the 
experimental results show that 50% of memory space 
can be saved, and 69% of resource utilization can be 
reduced.  
Another work of this project is to realize a 
small-area and low-power chip design of sound source 
localization system. In our preceding works, the 
far-field direction of arrival (DOA) algorithm was 
simulated on PC from the first year, and then the 
corresponding method was implemented on the Altera 
DEII FPGA development board during the second year. 
In this year, the chip of sound source localization 
system is realized by using the TSMC 0.18-μm CMOS 
process. Two methods, i.e. folding and circular buffer 
are proposed and implemented in hardware framework. 
The first method decreased the chip area and the 
critical path, and made the system can be operated in a 
higher frequency. The second method is to achieve the 
lower complexity and the higher performance in 
according with data access of proposed circular buffer. 
The proposed design of ASL SoC is using 0.18-μm 
CMOS process, and the power consumption of chip is 
only approximately 1.3 mW. Furthermore, the silicon 
area is only occupied with size of 0.998 mm2. 
Keywords: Sequential Minimal Optimization (SMO)、
VLSI、Reconfigurable Architecture、Speaker 
Recognition、Sound Recognition、Support Vector 
machine (SVM)、Direction of Arrival (DOA)、Time 
Difference of Arrival (TDOA)、Folding 
二、 計畫緣由與目的 
聲音辨識相對於語音或語者辨識而言是一個相
當嶄新的研究課題，在各種自然溝通的方式上，語
音辨識、語者辨識等並認為是未來最重要、最自然
的人機介面方式之一，若可以使用及開發出相關人
機介面之電子產品，將可帶給人們相當大的方便，
基於這個理由，語音辨識、語者辨識等語音相關研
究成為了愈來愈熱門的研究方向。 
本計畫將實現一個可以用來辨識說話人及發聲
源方向之系統，在非文字相關語者辨識系統流程中，
是以支持向量機 (Support Vector Machines)來做分
類及訓練，取代傳統 Gaussian mixture models 
(GMMs)為分類方法，系統訓練及分類的語料為非相
關的，我們提出的系統為考慮應用性使用 LPCC 作
為特徵擷取方法，從語料擷取語音特徵作為訓練及
分類。 
PE
PE
PE PE
PE PE
PE
PE
PE
PE
PE
PE
PE
PE
PE
PE
ISMO Controller
(ISMOC)
Bank1
Bank18
Bank2
Feature 
Processing 
Engine (FPE)
Optimal Condition
Checking Engine 
(OCCE)
Reconfigurable 
Computing Engine (RCE)Distributed
Memory 
 
圖一. 可重組式架構圖 
 
ISMO控制器 
    ISMO控制器主要送出控制信號以及管理資流，
此外主要依照演算法提供控制行為，ISMO 除了提
供有效率的控制外也提供了資料排程的控制信號。 
可重組式運算單元(RCE) 
    每一個粒度(granularity)單位為乘法與加法運算，
連結的方式分為水平式連結和垂直式連結，彼此連
結的方式可以透過多工器做切換，根據這些多工器
的切換讓可重組式架構擁有更有彈性的方式執行所
需求的演算法，本計畫硬體架構執行模式有三種詳
見表二分別為可重組模式 1~模式 3。 
 
表二. ISMO 演算法流程與重組模式之相關性 
Step1: Calculate Kii  Kii  Kij in Mode1 
Step2: Calculate Δw in Mode2 
Step3: Calculate Δb in Mode3  
Step4: Calculate N inner product Kik、 Kjk in Mode1 
 
這裡有三種方式連結方式可由圖二得到，其硬
體設計包括了平行化和管線化的硬體架構。 
 
PE1
PE5
PE2 PE3
PE6 PE7
PE9
PE13
PE10
PE14
PE11
PE15
PE4
PE8
PE16
PE12
Reconfigurable 
Computing Engine
Reconfigurable 
Computing Engine
PE
PE
PE PE
PE PE
PE
PE
PE
PE
PE
PE
PE
PE
PE
PE
PE
PE
PE PE
PE PE
PE
PE
PE
PE
PE
PE
PE
PE
PE
PE
Reconfigurable 
Computing Engine
Mode1 Mode2 Mode3
PE1
PE5
PE2 PE3
PE6 PE7
PE9
PE13
PE10
PE14
PE11
PE15
PE4
PE8
PE16
PE12
PE1
PE5
PE2 PE3
PE6 PE7
PE9
PE13
PE10
PE14
PE11
PE15
PE4
PE8
PE16
PE12
 
圖二. 可重組模式 1~模式 3 
   
重組模式 1(見圖三)滿足計算 16維的數學內積
運算，透過串連式的方式將所有的 PE連結成 1維的
systolic array的結構，當資料按時間有序列的進入，
可以達到 1個周期得到 1筆內積運算的資料。 
PE1
PE2
PE3
PE16
D1(0,0)
D1(0,1)
D3(0,2)
D1(0,15)
D1(1,0)
D1(1,2)
D1(1,15)
D1(1,1)
D1(2,0)
D1(2,1)
D1(2,2)
…
…
…
D2(0,0)
D2(0,2)
D2(1,1)
D2(1,2)
D2(1,0)D2(2,0)
D2(2,2)
D2(2,1)D2(0,1)
D2(0,15)D2(1,15)
DataOut  
圖三.向量內積運算於重組模式 1 
 
重組模式 2(見圖四)分散每個 PE之間的連線，
讓每個 PE可以自由獨立運作，所以可以在每個 clk
週期產生一筆新的資料，透過資料排程可以讓有此
需求的運算對應到此種模式做運算。 
 
PE1 PE15 PE16………
D1(0,0) D2(0,0) D2(0,0) D3(0,0) D4(0,0) D5(0,0)
DataOut 1 DataOut 15 DataOut 16
 
圖四.平行式乘法運算於重組模式 2 
重組模式 3將兩個 PE做連結，可以達到 1個周期得
到 8筆 2維內積運算的資料。 
分散式記憶體 
    使用分散式記憶體可以有效減少記憶體存取的
次數和避免記憶體位址運算，本論文將原本 1個記
憶單元分成 18個記憶群，根據需求又可分為獨立存
取(unshared part)和共享存取(share part)兩部份，每個
PE只能夠存取特定的記憶單元，其大小為 3KB，此
外記憶體群 17th和計憶體群 18th大小也為 3KB。  
特徵處理單元 
    特徵處理單元主要目的是將可重組式運算單元
得到的結果進一步處理，從演算法的層級可以將運
算排程過後，將有需要的運算元獨立有彈性的依照
需求提出，因此可以在每一個週期過後，依照需求
針對 RCE所得到的資料，做進一步的運算，得到所
需要的結果。 
最佳化條件處理單元 
    最佳化條件於如 Table 1所示，為了檢查最外層
迴圈至內層迴圈的判斷條件，除了檢查 αj是否滿足
介於 L和 H之間之外，主要判斷管線化執行的條件
以維持管線化運作流暢和高效率。 
 
 
 
 
B2
A2
B1 
A1
B4 
A4
B3
A3
Reg
y
16 T + 0 16 T + 1,2,3…15
 
圖九. 折疊架構之 SAA 架構圖. 
 Circular Buffer  
此晶片設計中 VAD模組循序存放聲音資料，
並在偵測到有聲段後啟動 AMDF模組，基於節省
Buffer控制電路之考量，本設計採用 Circular Buffer
機制，如圖十(a) 所示，利用位置暫存器自動循環之
效果，有效的進行 Circular Buffer操作。Memory採
用 2羃次方的長度，使一筆新的資料可以自動的加
入在記憶體的位址中，且位址可以自動循環。設計
中使用 Artisan的Memory Generator產生兩個
256x16-bit的 SRAM對應兩個聲道，SRAM為
High-Speed Single-Port Synchronous，達到同步擷取
左右聲道的時間差資訊之目的。 
 
DEC HEX 
0 00 h 
1 01 h 
2 02 h 
…. ….. 
254 FE h 
255 FF h 
 
(a) (b) 
圖十. Circular Buffer mechanism 
四、 結論與討論 
(一) 以支援向量機為核心之語者辨識系統 
在這小節，我們實驗的結果顯示可重組式管線
化架構讓面積減少 69%，並且減少了 50%記憶單元
需求，如表三顯示出相較於 Kuan’s所提出的硬體[1]
架構，本計畫硬體成果之使用率相對來說有較高效
率。 
我們所提出可重組式管線化架構設計除了可以
根據演算法的需求做彈性的切換，而且搭配分散式 
記憶群更進一步的在執行 Step4的時候讓硬體使用
率達 95%以上，除此之外管線化的設計可以讓 RCE
在每一個週期執行內積運算，這樣的設計方式可以
大大提升硬體的使用率和執行速度，也降低了功率
消耗和面積的使用。 
 
表三. 可重組硬體效能比較表 
Architecture Kuan‘s work Our work 
Technology TSMC 0.18um TSMC 0.18um 
Clock Frequency 50MHz 50MHz 
Data Width 24 bit 24 bit 
Number of N < 1024 < 1024 
Gate Count 827K 574K 
 
 
Memory 
Size 
(8bit/B) 
Training vector 
48KB 16*3KB 
Kernel Cache 
48KB X 
Alpha 3KB 3KB 
Labels 1KB X 
Prediction error 
3KB 3KB 
 
(二)音源方位估測 
音源方位估測系統，採用 TSMC0.18 μm CMOS 
製程完成晶片實現，圖十一為晶片 Layout設計圖，
晶片內部包含兩個 SRAM紀錄左右聲道的數位聲音
訊號，透過 folding與 circular buffer mechanism兩個
硬體設計對 AMDF演算法做最佳化設計。   
表四為晶片特性的規格表。音源方位估測系統
晶片在 1.8V電源供應下，功率消耗 1.3mW，整體晶
片面積 0.998 mm2。 
 
 
圖十一、 音源方位估測晶片 Layout圖 
 
 1 
出國心得報告 
出席國際會議 IEEE International Conference on Multimedia and Expo(ICME 2011) 
 
一、 出國日期：100年 7月 9日起至 100年 7月 18日 
二、 參訪地點：西班牙巴塞隆納 
三、 參訪經過及行程 
100.7.9(六)搭捷運到桃園機場再搭班機到阿姆斯特丹轉巴塞隆納。 
100.7.10(日)下午扺達西班牙巴塞隆納。 
100.7.11(一)- 100.7.15(五)參加 IEEE International Conference on 
Multimedia and Expo(ICME 2011)研討會並於 100.7.12(二)擔任 Session 
Chair，並將與會中各國學者討論及交流研究計畫相關技術及研發趨勢並
搜集研究計畫相關資料 。 
100.7.16(六) 至 Barcelona智慧生活中心作研究交流，以了解更多計畫
相關之影音相關技術與趨勢並搜集研究計畫相關資料。 
100.7.17(日)搭機經維也納轉機於 18日(一)返回台灣。 
本會議有以下主題： 
• Speech, audio, image, video, text processing 
• Signal processing for media integration 
• Interactive 3D media and immersive environments 
• Multi-modal multimedia computing systems and human-machine interaction 
• Multimedia communications and networking 
• Multimedia compression 
• Multimedia security and privacy 
• Multimedia databases and digital libraries 
• Multimedia applications and services 
• Media content analysis and search 
• Hardware and software for multimedia systems 
• Multimedia standards and related issues 
• Multimedia quality assessment 
國科會補助計畫衍生研發成果推廣資料表
日期:2010/08/20
國科會補助計畫
計畫名稱: 支援向量機與音源方位估測之單晶片矽智產設計
計畫主持人: 王駿發
計畫編號: 97-2221-E-006-249-MY3 學門領域: 積體電路及系統設計 
研發成果名稱
(中文) 支援向量機與音源方位估測之單晶片矽智產設計
(英文) SoC IP Design for Support Vector Machine and Direction of Arrival Estimation
成果歸屬機構
國立成功大學 發明人
(創作人)
王駿發
技術說明
(中文) 本計畫研究實現以支援向量機為分類核心之軟硬體語者辨識系統，我們提出具有
強健性之非文字相關語者辨識系統應用於NIST語料中，利用定點化演算法來減少
在嵌入式環境中的運算時間，並以硬體實現SMO演算法取代傳統的SVM訓練方法來
進行聲音的訓練，以減少系統中最花費時間的訓練，由實驗結果得知，所提出之
架構應用於NIST語料環境中辨識率仍可達高達92.38%。 
 本計畫另一個重點音源方位估測系統，第一年已經以電腦驗證其演算法上正確
性，在第二年我們使用DE2-70開發平台上的FPGA並且驗證其正確性。在系統層級
方面透過矽智財的IP(Intellectual Property )設計概念，使系統可得到高重複
利用性與適應性，此外我們所提出的遠距離音源辨識系統可以達到少晶片面積、
高整合性、並達到低成本的特色，在辨識效果上辨識距離也能提升至5公尺範圍
且實驗結果顯示，誤差角度仍介於±5°內幾乎都有90%辨識率，未來預計設計一個
整合類比前端電路以及數位運算處理核心的系統單晶片架構，並且以台積電的
0.18 μm CMOS 製程完成晶片的實現。 
(英文) A novel architecture for hardware/software of text-independent speaker recognition based 
on Support Vector Machine approach is proposed. A fixed point algorithm is used as a 
reducing computation time methodology in the embedded system environment. In our 
experiments, the accuracy of speaker recognition is achieved up to 92.38% with the 
proposed architecture of NIST speaker recognition system. 
The other task of this project is to propose a sound localization system. During the year, 
we verified the proposed far-field direction of arrival (DOA) algorithm on the PC and 
implemented this method on the Altera DEII development board (a FPGA board). In our 
experiments, the accuracy of recognition is up to 90% in the proposed architecture. In the 
future, an analog front end and a digital computing core will be integrated into a chip 
using the TSMC 0.18-μm CMOS process. 
產業別 電機及電子機械器材業
技術/產品應用範圍
聲音分類和音源方位估測之價值，在於可應用在多種智慧型玩具IC的整合，讓原本的智
慧型玩具可以透過偵測使用者的位置和身分，進而和使用者能有更良好的互動性和娛樂性
技術移轉可行性及
預期效益
在聲音分類上，以SMO實現硬體為新近具研究價值及實務應用之學術議題，SMO用以加速
訓練及提高語者辨識率，並適合實現於硬體，。而音源方位偵測系統，可精確的估測音
源方位，相較於目前文獻，本系統有較低的誤差率，在硬體架構上且具高可測性，因此
未來兩者之矽智財均具技術移轉可行性及高度之預期價值
註：本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。
Architecture,’’’’ IEEE 
Conf. iCAST, 2011(Accepted)
 
3.Jhing-Fa Wang, et 
al.,’’’’An Improvement 
of Chip Design for Auditory 
Source Localization 
Awareness,’’’’IEEE 
Conf. iCAST, 2011(Accepted)
 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次
 
其他成果 
(無法以量化表達
之成果如辦理學術
活動、獲得獎項、
重要國際合作、研
究成果國際影響力
及其他協助產業技
術發展之具體效益
事項等，請以文字
敘述填列。) 
國內第一顆音源定位晶片產出，提供學術研究與業界晶片設計之發展 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
