-- VHDL test case input
input0, input1 : IN my_type

