# UCAS-CA
这是笔者留下的CA圣遗物，由于本人比较懒，所以有的exp没有上传。
本学期实验安排到了exp21，即一个集成了TLB,ICACHE的符合AXI协议的龙架构CPU。  
所有程序均在本学期的环境中成功上板，但是由于课程testbench十分弱小（每次上课就对汪老师进行拷打，说testbench中不完善的点），并不能保证程序绝对正确（这条也是提醒各位同学不要对自己的屎山代码太过自信，没准是依靠bug运行的）。  

下面是笔者的碎碎念：  
1、guide_book中的设计并不是特别好，如果有写一个高性能CPU的想法，建议自己对guide_book中的设计进行微调。  
2、这竟然是一个小组作业？！小组作业必然面临任务分配的问题，个人建议CSR与TLB同一位同学完成，AXI与CACHE同一个同学完成，这样可以减少任务交接花费的时间。  
3、代码能力不错的同学个人建议尝试一人通关，这样收获颇丰。  
4、verilog不太熟练、而且完全不打算干硬件或者想开摆的同学可以提前找好大手子带，减少痛苦。（开摆开摆！）  
5、仿真通过上板不过主要考虑的情况：同一个寄存器在多个always块中赋值，input与output写反。（笔者每次帮同学de这种bug，基本都是上述两种情况，难绷）  
6、写CA累了，就写OS或CN休息休息，OS和CN同理。    
7、LAB不是生活的全部，祝愿每一个学弟学妹读过一个快乐的大学生活，而非“大学生，活”。  
