/******************************************************************************
 * COPYRIGHT CRAY INC. ar_nt_defs.h
 * FILE: ar_nt_defs.h
 * Created by v2h.c on Wed Oct  8 14:39:04 2014
 ******************************************************************************/

#ifndef _AR_NT_DEFS_H_
#define _AR_NT_DEFS_H_

#define AR_NT_N_MMRS                                           	87
#define AR_NT_N_DESCS                                          	0

/*
 *  AR NT MMR TABLE ADDRESS DEFINES
 */
#define AR_RTR_INQ_CFG_DAMQ_DATA                               	(AR_NT_BASE+0x0000002000ull)
#define AR_RTR_INQ_CFG_DAMQ_DATA_BASE                          	(AR_NT_BASE+0x0000002000ull)
#define AR_RTR_INQ_CFG_DAMQ_DATA_SIZE                          	0x0000002000ull
#define AR_RTR_INQ_CFG_DAMQ_DATA_LIMIT                         	AR_RTR_INQ_CFG_DAMQ_DATA_BASE+AR_RTR_INQ_CFG_DAMQ_DATA_SIZE-1
#define AR_RTR_INQ_CFG_DAMQ_DATA_N_ENTRY                       	1024
#define AR_RTR_INQ_CFG_DAMQ_DATA_DESC_INCR                     	0x00000008ull
#define AR_RTR_INQ_CFG_DAMQ_DATA_DESC_N_QUADWORDS              	1
#define AR_RTR_INQ_CFG_DAMQ_DATA_ADDR(didx)                    	(((didx)*AR_RTR_INQ_CFG_DAMQ_DATA_DESC_INCR)\
								+ AR_RTR_INQ_CFG_DAMQ_DATA_BASE)
#define AR_RTR_INQ_CFG_GRN_NM_RT_TAB                           	(AR_NT_BASE+0x0000005000ull)
#define AR_RTR_INQ_CFG_GRN_NM_RT_TAB_BASE                      	(AR_NT_BASE+0x0000005000ull)
#define AR_RTR_INQ_CFG_GRN_NM_RT_TAB_SIZE                      	0x0000000100ull
#define AR_RTR_INQ_CFG_GRN_NM_RT_TAB_LIMIT                     	AR_RTR_INQ_CFG_GRN_NM_RT_TAB_BASE+AR_RTR_INQ_CFG_GRN_NM_RT_TAB_SIZE-1
#define AR_RTR_INQ_CFG_GRN_NM_RT_TAB_N_ENTRY                   	32
#define AR_RTR_INQ_CFG_GRN_NM_RT_TAB_DESC_INCR                 	0x00000008ull
#define AR_RTR_INQ_CFG_GRN_NM_RT_TAB_DESC_N_QUADWORDS          	1
#define AR_RTR_INQ_CFG_GRN_NM_RT_TAB_ADDR(didx)                	(((didx)*AR_RTR_INQ_CFG_GRN_NM_RT_TAB_DESC_INCR)\
								+ AR_RTR_INQ_CFG_GRN_NM_RT_TAB_BASE)
#define AR_RTR_INQ_CFG_BLK_NM_RT_TAB                           	(AR_NT_BASE+0x0000005200ull)
#define AR_RTR_INQ_CFG_BLK_NM_RT_TAB_BASE                      	(AR_NT_BASE+0x0000005200ull)
#define AR_RTR_INQ_CFG_BLK_NM_RT_TAB_SIZE                      	0x0000000100ull
#define AR_RTR_INQ_CFG_BLK_NM_RT_TAB_LIMIT                     	AR_RTR_INQ_CFG_BLK_NM_RT_TAB_BASE+AR_RTR_INQ_CFG_BLK_NM_RT_TAB_SIZE-1
#define AR_RTR_INQ_CFG_BLK_NM_RT_TAB_N_ENTRY                   	32
#define AR_RTR_INQ_CFG_BLK_NM_RT_TAB_DESC_INCR                 	0x00000008ull
#define AR_RTR_INQ_CFG_BLK_NM_RT_TAB_DESC_N_QUADWORDS          	1
#define AR_RTR_INQ_CFG_BLK_NM_RT_TAB_ADDR(didx)                	(((didx)*AR_RTR_INQ_CFG_BLK_NM_RT_TAB_DESC_INCR)\
								+ AR_RTR_INQ_CFG_BLK_NM_RT_TAB_BASE)
#define AR_RTR_INQ_CFG_BLU_NM_RT_TAB                           	(AR_NT_BASE+0x0000005400ull)
#define AR_RTR_INQ_CFG_BLU_NM_RT_TAB_BASE                      	(AR_NT_BASE+0x0000005400ull)
#define AR_RTR_INQ_CFG_BLU_NM_RT_TAB_SIZE                      	0x0000000080ull
#define AR_RTR_INQ_CFG_BLU_NM_RT_TAB_LIMIT                     	AR_RTR_INQ_CFG_BLU_NM_RT_TAB_BASE+AR_RTR_INQ_CFG_BLU_NM_RT_TAB_SIZE-1
#define AR_RTR_INQ_CFG_BLU_NM_RT_TAB_N_ENTRY                   	16
#define AR_RTR_INQ_CFG_BLU_NM_RT_TAB_DESC_INCR                 	0x00000008ull
#define AR_RTR_INQ_CFG_BLU_NM_RT_TAB_DESC_N_QUADWORDS          	1
#define AR_RTR_INQ_CFG_BLU_NM_RT_TAB_ADDR(didx)                	(((didx)*AR_RTR_INQ_CFG_BLU_NM_RT_TAB_DESC_INCR)\
								+ AR_RTR_INQ_CFG_BLU_NM_RT_TAB_BASE)
#define AR_RTR_INQ_CFG_LOCM_RT_TAB                             	(AR_NT_BASE+0x0000005800ull)
#define AR_RTR_INQ_CFG_LOCM_RT_TAB_BASE                        	(AR_NT_BASE+0x0000005800ull)
#define AR_RTR_INQ_CFG_LOCM_RT_TAB_SIZE                        	0x0000000400ull
#define AR_RTR_INQ_CFG_LOCM_RT_TAB_LIMIT                       	AR_RTR_INQ_CFG_LOCM_RT_TAB_BASE+AR_RTR_INQ_CFG_LOCM_RT_TAB_SIZE-1
#define AR_RTR_INQ_CFG_LOCM_RT_TAB_N_ENTRY                     	128
#define AR_RTR_INQ_CFG_LOCM_RT_TAB_DESC_INCR                   	0x00000008ull
#define AR_RTR_INQ_CFG_LOCM_RT_TAB_DESC_N_QUADWORDS            	1
#define AR_RTR_INQ_CFG_LOCM_RT_TAB_ADDR(didx)                  	(((didx)*AR_RTR_INQ_CFG_LOCM_RT_TAB_DESC_INCR)\
								+ AR_RTR_INQ_CFG_LOCM_RT_TAB_BASE)
#define AR_RTR_INQ_CFG_GLBM_RT_TAB                             	(AR_NT_BASE+0x0000006000ull)
#define AR_RTR_INQ_CFG_GLBM_RT_TAB_BASE                        	(AR_NT_BASE+0x0000006000ull)
#define AR_RTR_INQ_CFG_GLBM_RT_TAB_SIZE                        	0x0000001000ull
#define AR_RTR_INQ_CFG_GLBM_RT_TAB_LIMIT                       	AR_RTR_INQ_CFG_GLBM_RT_TAB_BASE+AR_RTR_INQ_CFG_GLBM_RT_TAB_SIZE-1
#define AR_RTR_INQ_CFG_GLBM_RT_TAB_N_ENTRY                     	512
#define AR_RTR_INQ_CFG_GLBM_RT_TAB_DESC_INCR                   	0x00000008ull
#define AR_RTR_INQ_CFG_GLBM_RT_TAB_DESC_N_QUADWORDS            	1
#define AR_RTR_INQ_CFG_GLBM_RT_TAB_ADDR(didx)                  	(((didx)*AR_RTR_INQ_CFG_GLBM_RT_TAB_DESC_INCR)\
								+ AR_RTR_INQ_CFG_GLBM_RT_TAB_BASE)

/*
 *  AR NT MMR ADDRESS DEFINES
 */
#define AR_RTR_INQ_CFG_DEGRADE_DIAG                            	(AR_NT_BASE+0x0000000000ull)
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_SIZE                       	0x0000000008ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_LIMIT                      	AR_RTR_INQ_CFG_DEGRADE_DIAG+AR_RTR_INQ_CFG_DEGRADE_DIAG_SIZE-1
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT                  	(AR_NT_BASE+0x0000000008ull)
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_SIZE             	0x0000000008ull
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_LIMIT            	AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT+AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_SIZE-1
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS                       	(AR_NT_BASE+0x0000000010ull)
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_SIZE                  	0x0000000008ull
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_LIMIT                 	AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS+AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_SIZE-1
#define AR_RTR_INQ_CFG_DAMQ_VC04                               	(AR_NT_BASE+0x0000000018ull)
#define AR_RTR_INQ_CFG_DAMQ_VC04_SIZE                          	0x0000000008ull
#define AR_RTR_INQ_CFG_DAMQ_VC04_LIMIT                         	AR_RTR_INQ_CFG_DAMQ_VC04+AR_RTR_INQ_CFG_DAMQ_VC04_SIZE-1
#define AR_RTR_INQ_CFG_DAMQ_VC15                               	(AR_NT_BASE+0x0000000020ull)
#define AR_RTR_INQ_CFG_DAMQ_VC15_SIZE                          	0x0000000008ull
#define AR_RTR_INQ_CFG_DAMQ_VC15_LIMIT                         	AR_RTR_INQ_CFG_DAMQ_VC15+AR_RTR_INQ_CFG_DAMQ_VC15_SIZE-1
#define AR_RTR_INQ_CFG_DAMQ_VC26                               	(AR_NT_BASE+0x0000000028ull)
#define AR_RTR_INQ_CFG_DAMQ_VC26_SIZE                          	0x0000000008ull
#define AR_RTR_INQ_CFG_DAMQ_VC26_LIMIT                         	AR_RTR_INQ_CFG_DAMQ_VC26+AR_RTR_INQ_CFG_DAMQ_VC26_SIZE-1
#define AR_RTR_INQ_CFG_DAMQ_VC37                               	(AR_NT_BASE+0x0000000030ull)
#define AR_RTR_INQ_CFG_DAMQ_VC37_SIZE                          	0x0000000008ull
#define AR_RTR_INQ_CFG_DAMQ_VC37_LIMIT                         	AR_RTR_INQ_CFG_DAMQ_VC37+AR_RTR_INQ_CFG_DAMQ_VC37_SIZE-1
#define AR_RTR_INQ_CFG_DAMQ_FREE                               	(AR_NT_BASE+0x0000000038ull)
#define AR_RTR_INQ_CFG_DAMQ_FREE_SIZE                          	0x0000000008ull
#define AR_RTR_INQ_CFG_DAMQ_FREE_LIMIT                         	AR_RTR_INQ_CFG_DAMQ_FREE+AR_RTR_INQ_CFG_DAMQ_FREE_SIZE-1
#define AR_RTR_INQ_CFG_DAMQ_NEXT                               	(AR_NT_BASE+0x0000000040ull)
#define AR_RTR_INQ_CFG_DAMQ_NEXT_SIZE                          	0x0000000008ull
#define AR_RTR_INQ_CFG_DAMQ_NEXT_LIMIT                         	AR_RTR_INQ_CFG_DAMQ_NEXT+AR_RTR_INQ_CFG_DAMQ_NEXT_SIZE-1
#define AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED0                       	(AR_NT_BASE+0x0000000048ull)
#define AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED0_SIZE                  	0x0000000008ull
#define AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED0_LIMIT                 	AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED0+AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED0_SIZE-1
#define AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED1                       	(AR_NT_BASE+0x0000000050ull)
#define AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED1_SIZE                  	0x0000000008ull
#define AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED1_LIMIT                 	AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED1+AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED1_SIZE-1
#define AR_RTR_INQ_CFG_DFIFO_DATA                              	(AR_NT_BASE+0x0000000058ull)
#define AR_RTR_INQ_CFG_DFIFO_DATA_SIZE                         	0x0000000008ull
#define AR_RTR_INQ_CFG_DFIFO_DATA_LIMIT                        	AR_RTR_INQ_CFG_DFIFO_DATA+AR_RTR_INQ_CFG_DFIFO_DATA_SIZE-1
#define AR_RTR_INQ_CFG_ROUTE_PIPE                              	(AR_NT_BASE+0x0000000060ull)
#define AR_RTR_INQ_CFG_ROUTE_PIPE_SIZE                         	0x0000000008ull
#define AR_RTR_INQ_CFG_ROUTE_PIPE_LIMIT                        	AR_RTR_INQ_CFG_ROUTE_PIPE+AR_RTR_INQ_CFG_ROUTE_PIPE_SIZE-1
#define AR_RTR_INQ_CFG_VC_TABLE                                	(AR_NT_BASE+0x0000000068ull)
#define AR_RTR_INQ_CFG_VC_TABLE_SIZE                           	0x0000000008ull
#define AR_RTR_INQ_CFG_VC_TABLE_LIMIT                          	AR_RTR_INQ_CFG_VC_TABLE+AR_RTR_INQ_CFG_VC_TABLE_SIZE-1
#define AR_RTR_INQ_CFG_LINK_ALIVE_BITS                         	(AR_NT_BASE+0x0000000070ull)
#define AR_RTR_INQ_CFG_LINK_ALIVE_BITS_SIZE                    	0x0000000008ull
#define AR_RTR_INQ_CFG_LINK_ALIVE_BITS_LIMIT                   	AR_RTR_INQ_CFG_LINK_ALIVE_BITS+AR_RTR_INQ_CFG_LINK_ALIVE_BITS_SIZE-1
#define AR_RTR_INQ_CFG_CONGEST_CTRL                            	(AR_NT_BASE+0x0000000078ull)
#define AR_RTR_INQ_CFG_CONGEST_CTRL_SIZE                       	0x0000000008ull
#define AR_RTR_INQ_CFG_CONGEST_CTRL_LIMIT                      	AR_RTR_INQ_CFG_CONGEST_CTRL+AR_RTR_INQ_CFG_CONGEST_CTRL_SIZE-1
#define AR_RTR_INQ_ERR_FLG                                     	(AR_NT_BASE+0x0000008100ull)
#define AR_RTR_INQ_ERR_FLG_SIZE                                	0x0000000008ull
#define AR_RTR_INQ_ERR_FLG_LIMIT                               	AR_RTR_INQ_ERR_FLG+AR_RTR_INQ_ERR_FLG_SIZE-1
#define AR_RTR_INQ_ERR_CLR                                     	(AR_NT_BASE+0x0000008108ull)
#define AR_RTR_INQ_ERR_CLR_SIZE                                	0x0000000008ull
#define AR_RTR_INQ_ERR_CLR_LIMIT                               	AR_RTR_INQ_ERR_CLR+AR_RTR_INQ_ERR_CLR_SIZE-1
#define AR_RTR_INQ_ERR_HSS_MSK                                 	(AR_NT_BASE+0x0000008110ull)
#define AR_RTR_INQ_ERR_HSS_MSK_SIZE                            	0x0000000008ull
#define AR_RTR_INQ_ERR_HSS_MSK_LIMIT                           	AR_RTR_INQ_ERR_HSS_MSK+AR_RTR_INQ_ERR_HSS_MSK_SIZE-1
#define AR_RTR_INQ_ERR_FIRST_FLG                               	(AR_NT_BASE+0x0000008118ull)
#define AR_RTR_INQ_ERR_FIRST_FLG_SIZE                          	0x0000000008ull
#define AR_RTR_INQ_ERR_FIRST_FLG_LIMIT                         	AR_RTR_INQ_ERR_FIRST_FLG+AR_RTR_INQ_ERR_FIRST_FLG_SIZE-1
#define AR_RTR_INQ_DBG_ERRINJ_RTABLE                           	(AR_NT_BASE+0x0000008120ull)
#define AR_RTR_INQ_DBG_ERRINJ_RTABLE_SIZE                      	0x0000000008ull
#define AR_RTR_INQ_DBG_ERRINJ_RTABLE_LIMIT                     	AR_RTR_INQ_DBG_ERRINJ_RTABLE+AR_RTR_INQ_DBG_ERRINJ_RTABLE_SIZE-1
#define AR_RTR_INQ_ERR_INFO_RTABLE                             	(AR_NT_BASE+0x0000008128ull)
#define AR_RTR_INQ_ERR_INFO_RTABLE_SIZE                        	0x0000000008ull
#define AR_RTR_INQ_ERR_INFO_RTABLE_LIMIT                       	AR_RTR_INQ_ERR_INFO_RTABLE+AR_RTR_INQ_ERR_INFO_RTABLE_SIZE-1
#define AR_RTR_INQ_ERR_INFO_CNT_SBE_RTABLE                     	(AR_NT_BASE+0x0000008130ull)
#define AR_RTR_INQ_ERR_INFO_CNT_SBE_RTABLE_SIZE                	0x0000000008ull
#define AR_RTR_INQ_ERR_INFO_CNT_SBE_RTABLE_LIMIT               	AR_RTR_INQ_ERR_INFO_CNT_SBE_RTABLE+AR_RTR_INQ_ERR_INFO_CNT_SBE_RTABLE_SIZE-1
#define AR_RTR_INQ_ERR_INFO_CNT_MBE_RTABLE                     	(AR_NT_BASE+0x0000008138ull)
#define AR_RTR_INQ_ERR_INFO_CNT_MBE_RTABLE_SIZE                	0x0000000008ull
#define AR_RTR_INQ_ERR_INFO_CNT_MBE_RTABLE_LIMIT               	AR_RTR_INQ_ERR_INFO_CNT_MBE_RTABLE+AR_RTR_INQ_ERR_INFO_CNT_MBE_RTABLE_SIZE-1
#define AR_RTR_INQ_ERR_INFO_ROUTING                            	(AR_NT_BASE+0x0000008140ull)
#define AR_RTR_INQ_ERR_INFO_ROUTING_SIZE                       	0x0000000008ull
#define AR_RTR_INQ_ERR_INFO_ROUTING_LIMIT                      	AR_RTR_INQ_ERR_INFO_ROUTING+AR_RTR_INQ_ERR_INFO_ROUTING_SIZE-1
#define AR_RTR_INQ_ERR_INFO_DAMQ                               	(AR_NT_BASE+0x0000008148ull)
#define AR_RTR_INQ_ERR_INFO_DAMQ_SIZE                          	0x0000000008ull
#define AR_RTR_INQ_ERR_INFO_DAMQ_LIMIT                         	AR_RTR_INQ_ERR_INFO_DAMQ+AR_RTR_INQ_ERR_INFO_DAMQ_SIZE-1
#define AR_RTR_INQ_ERR_INFO_CNT_SBE_DAMQ                       	(AR_NT_BASE+0x0000008150ull)
#define AR_RTR_INQ_ERR_INFO_CNT_SBE_DAMQ_SIZE                  	0x0000000008ull
#define AR_RTR_INQ_ERR_INFO_CNT_SBE_DAMQ_LIMIT                 	AR_RTR_INQ_ERR_INFO_CNT_SBE_DAMQ+AR_RTR_INQ_ERR_INFO_CNT_SBE_DAMQ_SIZE-1
#define AR_RTR_INQ_ERR_INFO_CNT_MBE_DAMQ                       	(AR_NT_BASE+0x0000008158ull)
#define AR_RTR_INQ_ERR_INFO_CNT_MBE_DAMQ_SIZE                  	0x0000000008ull
#define AR_RTR_INQ_ERR_INFO_CNT_MBE_DAMQ_LIMIT                 	AR_RTR_INQ_ERR_INFO_CNT_MBE_DAMQ+AR_RTR_INQ_ERR_INFO_CNT_MBE_DAMQ_SIZE-1
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC0                       	(AR_NT_BASE+0x0000008200ull)
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC0_SIZE                  	0x0000000008ull
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC0_LIMIT                 	AR_RTR_INQ_PRF_INCOMING_FLIT_VC0+AR_RTR_INQ_PRF_INCOMING_FLIT_VC0_SIZE-1
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC1                       	(AR_NT_BASE+0x0000008208ull)
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC1_SIZE                  	0x0000000008ull
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC1_LIMIT                 	AR_RTR_INQ_PRF_INCOMING_FLIT_VC1+AR_RTR_INQ_PRF_INCOMING_FLIT_VC1_SIZE-1
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC2                       	(AR_NT_BASE+0x0000008210ull)
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC2_SIZE                  	0x0000000008ull
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC2_LIMIT                 	AR_RTR_INQ_PRF_INCOMING_FLIT_VC2+AR_RTR_INQ_PRF_INCOMING_FLIT_VC2_SIZE-1
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC3                       	(AR_NT_BASE+0x0000008218ull)
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC3_SIZE                  	0x0000000008ull
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC3_LIMIT                 	AR_RTR_INQ_PRF_INCOMING_FLIT_VC3+AR_RTR_INQ_PRF_INCOMING_FLIT_VC3_SIZE-1
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC4                       	(AR_NT_BASE+0x0000008220ull)
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC4_SIZE                  	0x0000000008ull
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC4_LIMIT                 	AR_RTR_INQ_PRF_INCOMING_FLIT_VC4+AR_RTR_INQ_PRF_INCOMING_FLIT_VC4_SIZE-1
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC5                       	(AR_NT_BASE+0x0000008228ull)
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC5_SIZE                  	0x0000000008ull
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC5_LIMIT                 	AR_RTR_INQ_PRF_INCOMING_FLIT_VC5+AR_RTR_INQ_PRF_INCOMING_FLIT_VC5_SIZE-1
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC6                       	(AR_NT_BASE+0x0000008230ull)
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC6_SIZE                  	0x0000000008ull
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC6_LIMIT                 	AR_RTR_INQ_PRF_INCOMING_FLIT_VC6+AR_RTR_INQ_PRF_INCOMING_FLIT_VC6_SIZE-1
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC7                       	(AR_NT_BASE+0x0000008238ull)
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC7_SIZE                  	0x0000000008ull
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC7_LIMIT                 	AR_RTR_INQ_PRF_INCOMING_FLIT_VC7+AR_RTR_INQ_PRF_INCOMING_FLIT_VC7_SIZE-1
#define AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP                   	(AR_NT_BASE+0x0000008240ull)
#define AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_SIZE              	0x0000000008ull
#define AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_LIMIT             	AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP+AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_SIZE-1
#define AR_RTR_INQ_PRF_FLIT0_FILTERING_MASK                    	(AR_NT_BASE+0x0000008248ull)
#define AR_RTR_INQ_PRF_FLIT0_FILTERING_MASK_SIZE               	0x0000000008ull
#define AR_RTR_INQ_PRF_FLIT0_FILTERING_MASK_LIMIT              	AR_RTR_INQ_PRF_FLIT0_FILTERING_MASK+AR_RTR_INQ_PRF_FLIT0_FILTERING_MASK_SIZE-1
#define AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP                   	(AR_NT_BASE+0x0000008250ull)
#define AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_SIZE              	0x0000000008ull
#define AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_LIMIT             	AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP+AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_SIZE-1
#define AR_RTR_INQ_PRF_FLIT1_FILTERING_MASK                    	(AR_NT_BASE+0x0000008258ull)
#define AR_RTR_INQ_PRF_FLIT1_FILTERING_MASK_SIZE               	0x0000000008ull
#define AR_RTR_INQ_PRF_FLIT1_FILTERING_MASK_LIMIT              	AR_RTR_INQ_PRF_FLIT1_FILTERING_MASK+AR_RTR_INQ_PRF_FLIT1_FILTERING_MASK_SIZE-1
#define AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP                   	(AR_NT_BASE+0x0000008260ull)
#define AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_SIZE              	0x0000000008ull
#define AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_LIMIT             	AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP+AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_SIZE-1
#define AR_RTR_INQ_PRF_FLIT2_FILTERING_MASK                    	(AR_NT_BASE+0x0000008268ull)
#define AR_RTR_INQ_PRF_FLIT2_FILTERING_MASK_SIZE               	0x0000000008ull
#define AR_RTR_INQ_PRF_FLIT2_FILTERING_MASK_LIMIT              	AR_RTR_INQ_PRF_FLIT2_FILTERING_MASK+AR_RTR_INQ_PRF_FLIT2_FILTERING_MASK_SIZE-1
#define AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP                   	(AR_NT_BASE+0x0000008270ull)
#define AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_SIZE              	0x0000000008ull
#define AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_LIMIT             	AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP+AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_SIZE-1
#define AR_RTR_INQ_PRF_FLIT3_FILTERING_MASK                    	(AR_NT_BASE+0x0000008278ull)
#define AR_RTR_INQ_PRF_FLIT3_FILTERING_MASK_SIZE               	0x0000000008ull
#define AR_RTR_INQ_PRF_FLIT3_FILTERING_MASK_LIMIT              	AR_RTR_INQ_PRF_FLIT3_FILTERING_MASK+AR_RTR_INQ_PRF_FLIT3_FILTERING_MASK_SIZE-1
#define AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP                   	(AR_NT_BASE+0x0000008280ull)
#define AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_SIZE              	0x0000000008ull
#define AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_LIMIT             	AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP+AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_SIZE-1
#define AR_RTR_INQ_PRF_FLIT4_FILTERING_MASK                    	(AR_NT_BASE+0x0000008288ull)
#define AR_RTR_INQ_PRF_FLIT4_FILTERING_MASK_SIZE               	0x0000000008ull
#define AR_RTR_INQ_PRF_FLIT4_FILTERING_MASK_LIMIT              	AR_RTR_INQ_PRF_FLIT4_FILTERING_MASK+AR_RTR_INQ_PRF_FLIT4_FILTERING_MASK_SIZE-1
#define AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP                   	(AR_NT_BASE+0x0000008290ull)
#define AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_SIZE              	0x0000000008ull
#define AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_LIMIT             	AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP+AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_SIZE-1
#define AR_RTR_INQ_PRF_FLIT5_FILTERING_MASK                    	(AR_NT_BASE+0x0000008298ull)
#define AR_RTR_INQ_PRF_FLIT5_FILTERING_MASK_SIZE               	0x0000000008ull
#define AR_RTR_INQ_PRF_FLIT5_FILTERING_MASK_LIMIT              	AR_RTR_INQ_PRF_FLIT5_FILTERING_MASK+AR_RTR_INQ_PRF_FLIT5_FILTERING_MASK_SIZE-1
#define AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP                   	(AR_NT_BASE+0x00000082a0ull)
#define AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_SIZE              	0x0000000008ull
#define AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_LIMIT             	AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP+AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_SIZE-1
#define AR_RTR_INQ_PRF_FLIT6_FILTERING_MASK                    	(AR_NT_BASE+0x00000082a8ull)
#define AR_RTR_INQ_PRF_FLIT6_FILTERING_MASK_SIZE               	0x0000000008ull
#define AR_RTR_INQ_PRF_FLIT6_FILTERING_MASK_LIMIT              	AR_RTR_INQ_PRF_FLIT6_FILTERING_MASK+AR_RTR_INQ_PRF_FLIT6_FILTERING_MASK_SIZE-1
#define AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP                   	(AR_NT_BASE+0x00000082b0ull)
#define AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_SIZE              	0x0000000008ull
#define AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_LIMIT             	AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP+AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_SIZE-1
#define AR_RTR_INQ_PRF_FLIT7_FILTERING_MASK                    	(AR_NT_BASE+0x00000082b8ull)
#define AR_RTR_INQ_PRF_FLIT7_FILTERING_MASK_SIZE               	0x0000000008ull
#define AR_RTR_INQ_PRF_FLIT7_FILTERING_MASK_LIMIT              	AR_RTR_INQ_PRF_FLIT7_FILTERING_MASK+AR_RTR_INQ_PRF_FLIT7_FILTERING_MASK_SIZE-1
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC0_FILTER_FLIT0_CNT       	(AR_NT_BASE+0x00000082c0ull)
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC0_FILTER_FLIT0_CNT_SIZE  	0x0000000008ull
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC0_FILTER_FLIT0_CNT_LIMIT 	AR_RTR_INQ_PRF_INCOMING_PKT_VC0_FILTER_FLIT0_CNT+AR_RTR_INQ_PRF_INCOMING_PKT_VC0_FILTER_FLIT0_CNT_SIZE-1
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC1_FILTER_FLIT1_CNT       	(AR_NT_BASE+0x00000082c8ull)
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC1_FILTER_FLIT1_CNT_SIZE  	0x0000000008ull
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC1_FILTER_FLIT1_CNT_LIMIT 	AR_RTR_INQ_PRF_INCOMING_PKT_VC1_FILTER_FLIT1_CNT+AR_RTR_INQ_PRF_INCOMING_PKT_VC1_FILTER_FLIT1_CNT_SIZE-1
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC2_FILTER_FLIT2_CNT       	(AR_NT_BASE+0x00000082d0ull)
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC2_FILTER_FLIT2_CNT_SIZE  	0x0000000008ull
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC2_FILTER_FLIT2_CNT_LIMIT 	AR_RTR_INQ_PRF_INCOMING_PKT_VC2_FILTER_FLIT2_CNT+AR_RTR_INQ_PRF_INCOMING_PKT_VC2_FILTER_FLIT2_CNT_SIZE-1
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC3_FILTER_FLIT3_CNT       	(AR_NT_BASE+0x00000082d8ull)
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC3_FILTER_FLIT3_CNT_SIZE  	0x0000000008ull
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC3_FILTER_FLIT3_CNT_LIMIT 	AR_RTR_INQ_PRF_INCOMING_PKT_VC3_FILTER_FLIT3_CNT+AR_RTR_INQ_PRF_INCOMING_PKT_VC3_FILTER_FLIT3_CNT_SIZE-1
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC4_FILTER_FLIT4_CNT       	(AR_NT_BASE+0x00000082e0ull)
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC4_FILTER_FLIT4_CNT_SIZE  	0x0000000008ull
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC4_FILTER_FLIT4_CNT_LIMIT 	AR_RTR_INQ_PRF_INCOMING_PKT_VC4_FILTER_FLIT4_CNT+AR_RTR_INQ_PRF_INCOMING_PKT_VC4_FILTER_FLIT4_CNT_SIZE-1
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC5_FILTER_FLIT5_CNT       	(AR_NT_BASE+0x00000082e8ull)
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC5_FILTER_FLIT5_CNT_SIZE  	0x0000000008ull
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC5_FILTER_FLIT5_CNT_LIMIT 	AR_RTR_INQ_PRF_INCOMING_PKT_VC5_FILTER_FLIT5_CNT+AR_RTR_INQ_PRF_INCOMING_PKT_VC5_FILTER_FLIT5_CNT_SIZE-1
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC6_FILTER_FLIT6_CNT       	(AR_NT_BASE+0x00000082f0ull)
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC6_FILTER_FLIT6_CNT_SIZE  	0x0000000008ull
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC6_FILTER_FLIT6_CNT_LIMIT 	AR_RTR_INQ_PRF_INCOMING_PKT_VC6_FILTER_FLIT6_CNT+AR_RTR_INQ_PRF_INCOMING_PKT_VC6_FILTER_FLIT6_CNT_SIZE-1
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC7_FILTER_FLIT7_CNT       	(AR_NT_BASE+0x00000082f8ull)
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC7_FILTER_FLIT7_CNT_SIZE  	0x0000000008ull
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC7_FILTER_FLIT7_CNT_LIMIT 	AR_RTR_INQ_PRF_INCOMING_PKT_VC7_FILTER_FLIT7_CNT+AR_RTR_INQ_PRF_INCOMING_PKT_VC7_FILTER_FLIT7_CNT_SIZE-1
#define AR_RTR_INQ_PRF_MATCH_FLIT_3_TO_0_FILTERING_CNT         	(AR_NT_BASE+0x0000008300ull)
#define AR_RTR_INQ_PRF_MATCH_FLIT_3_TO_0_FILTERING_CNT_SIZE    	0x0000000008ull
#define AR_RTR_INQ_PRF_MATCH_FLIT_3_TO_0_FILTERING_CNT_LIMIT   	AR_RTR_INQ_PRF_MATCH_FLIT_3_TO_0_FILTERING_CNT+AR_RTR_INQ_PRF_MATCH_FLIT_3_TO_0_FILTERING_CNT_SIZE-1
#define AR_RTR_INQ_PRF_MATCH_FLIT_7_TO_4_FILTERING_CNT         	(AR_NT_BASE+0x0000008308ull)
#define AR_RTR_INQ_PRF_MATCH_FLIT_7_TO_4_FILTERING_CNT_SIZE    	0x0000000008ull
#define AR_RTR_INQ_PRF_MATCH_FLIT_7_TO_4_FILTERING_CNT_LIMIT   	AR_RTR_INQ_PRF_MATCH_FLIT_7_TO_4_FILTERING_CNT+AR_RTR_INQ_PRF_MATCH_FLIT_7_TO_4_FILTERING_CNT_SIZE-1
#define AR_RTR_INQ_PRF_ROWBUS_STALL_CNT                        	(AR_NT_BASE+0x0000008310ull)
#define AR_RTR_INQ_PRF_ROWBUS_STALL_CNT_SIZE                   	0x0000000008ull
#define AR_RTR_INQ_PRF_ROWBUS_STALL_CNT_LIMIT                  	AR_RTR_INQ_PRF_ROWBUS_STALL_CNT+AR_RTR_INQ_PRF_ROWBUS_STALL_CNT_SIZE-1
#define AR_RTR_INQ_PRF_ROWBUS_2X_USAGE_CNT                     	(AR_NT_BASE+0x0000008318ull)
#define AR_RTR_INQ_PRF_ROWBUS_2X_USAGE_CNT_SIZE                	0x0000000008ull
#define AR_RTR_INQ_PRF_ROWBUS_2X_USAGE_CNT_LIMIT               	AR_RTR_INQ_PRF_ROWBUS_2X_USAGE_CNT+AR_RTR_INQ_PRF_ROWBUS_2X_USAGE_CNT_SIZE-1
#define AR_RTR_INQ_PRF_PKT_TO_DEAD_LINK_CNT                    	(AR_NT_BASE+0x0000008320ull)
#define AR_RTR_INQ_PRF_PKT_TO_DEAD_LINK_CNT_SIZE               	0x0000000008ull
#define AR_RTR_INQ_PRF_PKT_TO_DEAD_LINK_CNT_LIMIT              	AR_RTR_INQ_PRF_PKT_TO_DEAD_LINK_CNT+AR_RTR_INQ_PRF_PKT_TO_DEAD_LINK_CNT_SIZE-1
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS                      	(AR_NT_BASE+0x0000008400ull)
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_SIZE                 	0x0000000008ull
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_LIMIT                	AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS+AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_SIZE-1
#define AR_RTR_SUBSWITCH_ERR_INFO                              	(AR_NT_BASE+0x0000008408ull)
#define AR_RTR_SUBSWITCH_ERR_INFO_SIZE                         	0x0000000008ull
#define AR_RTR_SUBSWITCH_ERR_INFO_LIMIT                        	AR_RTR_SUBSWITCH_ERR_INFO+AR_RTR_SUBSWITCH_ERR_INFO_SIZE-1
#define AR_RTR_SUBSWITCH_ERR_MASK                              	(AR_NT_BASE+0x0000008410ull)
#define AR_RTR_SUBSWITCH_ERR_MASK_SIZE                         	0x0000000008ull
#define AR_RTR_SUBSWITCH_ERR_MASK_LIMIT                        	AR_RTR_SUBSWITCH_ERR_MASK+AR_RTR_SUBSWITCH_ERR_MASK_SIZE-1
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL                        	(AR_NT_BASE+0x0000008500ull)
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_SIZE                   	0x0000000008ull
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_LIMIT                  	AR_RTR_COLBUF_CFG_CRDTS_CHANNEL+AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_SIZE-1
#define AR_RTR_COLBUF_CFG_FPT                                  	(AR_NT_BASE+0x0000008508ull)
#define AR_RTR_COLBUF_CFG_FPT_SIZE                             	0x0000000008ull
#define AR_RTR_COLBUF_CFG_FPT_LIMIT                            	AR_RTR_COLBUF_CFG_FPT+AR_RTR_COLBUF_CFG_FPT_SIZE-1
#define AR_RTR_COLBUF_CFG_CONGEST_CNTL                         	(AR_NT_BASE+0x0000008510ull)
#define AR_RTR_COLBUF_CFG_CONGEST_CNTL_SIZE                    	0x0000000008ull
#define AR_RTR_COLBUF_CFG_CONGEST_CNTL_LIMIT                   	AR_RTR_COLBUF_CFG_CONGEST_CNTL+AR_RTR_COLBUF_CFG_CONGEST_CNTL_SIZE-1
#define AR_RTR_COLBUF_CFG_CONGEST_PORT_EN                      	(AR_NT_BASE+0x0000008518ull)
#define AR_RTR_COLBUF_CFG_CONGEST_PORT_EN_SIZE                 	0x0000000008ull
#define AR_RTR_COLBUF_CFG_CONGEST_PORT_EN_LIMIT                	AR_RTR_COLBUF_CFG_CONGEST_PORT_EN+AR_RTR_COLBUF_CFG_CONGEST_PORT_EN_SIZE-1
#define AR_RTR_COLBUF_CFG_CONGEST_FAR_TABLE                    	(AR_NT_BASE+0x0000008520ull)
#define AR_RTR_COLBUF_CFG_CONGEST_FAR_TABLE_SIZE               	0x0000000008ull
#define AR_RTR_COLBUF_CFG_CONGEST_FAR_TABLE_LIMIT              	AR_RTR_COLBUF_CFG_CONGEST_FAR_TABLE+AR_RTR_COLBUF_CFG_CONGEST_FAR_TABLE_SIZE-1
#define AR_RTR_COLBUF_CFG_CONGEST_NEAR_TABLE                   	(AR_NT_BASE+0x0000008528ull)
#define AR_RTR_COLBUF_CFG_CONGEST_NEAR_TABLE_SIZE              	0x0000000008ull
#define AR_RTR_COLBUF_CFG_CONGEST_NEAR_TABLE_LIMIT             	AR_RTR_COLBUF_CFG_CONGEST_NEAR_TABLE+AR_RTR_COLBUF_CFG_CONGEST_NEAR_TABLE_SIZE-1
#define AR_RTR_COLBUF_CFG_CONGEST_DNSTRM_TABLE                 	(AR_NT_BASE+0x0000008530ull)
#define AR_RTR_COLBUF_CFG_CONGEST_DNSTRM_TABLE_SIZE            	0x0000000008ull
#define AR_RTR_COLBUF_CFG_CONGEST_DNSTRM_TABLE_LIMIT           	AR_RTR_COLBUF_CFG_CONGEST_DNSTRM_TABLE+AR_RTR_COLBUF_CFG_CONGEST_DNSTRM_TABLE_SIZE-1
#define AR_RTR_COLBUF_DBG_ERRINJ                               	(AR_NT_BASE+0x0000008538ull)
#define AR_RTR_COLBUF_DBG_ERRINJ_SIZE                          	0x0000000008ull
#define AR_RTR_COLBUF_DBG_ERRINJ_LIMIT                         	AR_RTR_COLBUF_DBG_ERRINJ+AR_RTR_COLBUF_DBG_ERRINJ_SIZE-1
#define AR_RTR_COLBUF_ERR_INFO                                 	(AR_NT_BASE+0x0000008540ull)
#define AR_RTR_COLBUF_ERR_INFO_SIZE                            	0x0000000008ull
#define AR_RTR_COLBUF_ERR_INFO_LIMIT                           	AR_RTR_COLBUF_ERR_INFO+AR_RTR_COLBUF_ERR_INFO_SIZE-1
#define AR_RTR_COLBUF_ERR_INFO_CNT_MBE                         	(AR_NT_BASE+0x0000008550ull)
#define AR_RTR_COLBUF_ERR_INFO_CNT_MBE_SIZE                    	0x0000000008ull
#define AR_RTR_COLBUF_ERR_INFO_CNT_MBE_LIMIT                   	AR_RTR_COLBUF_ERR_INFO_CNT_MBE+AR_RTR_COLBUF_ERR_INFO_CNT_MBE_SIZE-1
#define AR_RTR_COLBUF_ERR_INFO_CNT_SBE                         	(AR_NT_BASE+0x0000008558ull)
#define AR_RTR_COLBUF_ERR_INFO_CNT_SBE_SIZE                    	0x0000000008ull
#define AR_RTR_COLBUF_ERR_INFO_CNT_SBE_LIMIT                   	AR_RTR_COLBUF_ERR_INFO_CNT_SBE+AR_RTR_COLBUF_ERR_INFO_CNT_SBE_SIZE-1
#define AR_RTR_COLBUF_PERF_STALL_RQ                            	(AR_NT_BASE+0x0000008560ull)
#define AR_RTR_COLBUF_PERF_STALL_RQ_SIZE                       	0x0000000008ull
#define AR_RTR_COLBUF_PERF_STALL_RQ_LIMIT                      	AR_RTR_COLBUF_PERF_STALL_RQ+AR_RTR_COLBUF_PERF_STALL_RQ_SIZE-1
#define AR_RTR_COLBUF_PERF_STALL_RS                            	(AR_NT_BASE+0x0000008568ull)
#define AR_RTR_COLBUF_PERF_STALL_RS_SIZE                       	0x0000000008ull
#define AR_RTR_COLBUF_PERF_STALL_RS_LIMIT                      	AR_RTR_COLBUF_PERF_STALL_RS+AR_RTR_COLBUF_PERF_STALL_RS_SIZE-1

/*
 *  AR_RTR_INQ_CFG_DEGRADE_DIAG DEFINES
 */
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_SUBSWITCH_SEL_MASK             	0x7fc0000000000000ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_COLBUF_SEL_MASK                	0x003c000000000000ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_INQ_SEL_MASK                   	0x0003c00000000000ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_EN_MASK                        	0x0000200000000000ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_SEL_MASK                       	0x0000180000000000ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_COLBUF_CRDT_RESET_MASK              	0x0000040000000000ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_COLBUF_GC_MODE_MASK                 	0x0000020000000000ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_START_LINK_ALIVE_DISCOVERY_MASK     	0x0000010000000000ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_DISABLE_LINK_ALIVE_DISCOVERY_MASK   	0x0000008000000000ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_LINK_ALIVE_DISC_CH_CNT_MASK         	0x0000007ff8000000ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_ENABLE_VC_SIGNATURE_MASK            	0x0000000004000000ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_DISABLE_BYPASS_MASK                 	0x0000000002000000ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_ANY_VC_UNDER_TEST_MASK              	0x0000000001000000ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_VC_UNDER_TEST_MASK                  	0x0000000000e00000ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_MODE_MASK         	0x0000000000100000ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_A_FLIT_MASK       	0x0000000000080000ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_ABSORB_MASK       	0x0000000000040000ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_FIRST_FLIT_RELEASE_DAMQ_MASK        	0x0000000000020000ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_STOP_DAMQ_SEND_MASK                 	0x0000000000010000ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_STOP_DAMQ_ACCEPT_MASK               	0x0000000000008000ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_RESET_INQ_MASK                      	0x0000000000004000ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_STATIC_LINK_LIST_MODE_MASK          	0x0000000000002000ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_INQ_ERROR_PAUSE_DAMQ_MASK           	0x0000000000001000ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_CHECKBYTE_MASK                      	0x0000000000000fe0ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_TRIGGERED_MASK                      	0x0000000000000010ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_ERR_INJ_MODE_MASK                   	0x000000000000000eull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_ERR_INJ_ENABLE_MASK                 	0x0000000000000001ull
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_SUBSWITCH_SEL_BP               	54
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_COLBUF_SEL_BP                  	50
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_INQ_SEL_BP                     	46
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_EN_BP                          	45
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_SEL_BP                         	43
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_COLBUF_CRDT_RESET_BP                	42
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_COLBUF_GC_MODE_BP                   	41
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_START_LINK_ALIVE_DISCOVERY_BP       	40
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_DISABLE_LINK_ALIVE_DISCOVERY_BP     	39
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_LINK_ALIVE_DISC_CH_CNT_BP           	27
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_ENABLE_VC_SIGNATURE_BP              	26
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_DISABLE_BYPASS_BP                   	25
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_ANY_VC_UNDER_TEST_BP                	24
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_VC_UNDER_TEST_BP                    	21
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_MODE_BP           	20
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_A_FLIT_BP         	19
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_ABSORB_BP         	18
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_FIRST_FLIT_RELEASE_DAMQ_BP          	17
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_STOP_DAMQ_SEND_BP                   	16
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_STOP_DAMQ_ACCEPT_BP                 	15
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_RESET_INQ_BP                        	14
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_STATIC_LINK_LIST_MODE_BP            	13
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_INQ_ERROR_PAUSE_DAMQ_BP             	12
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_CHECKBYTE_BP                        	5
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_TRIGGERED_BP                        	4
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_ERR_INJ_MODE_BP                     	1
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_ERR_INJ_ENABLE_BP                   	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_SUBSWITCH_SEL_QW               	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_COLBUF_SEL_QW                  	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_INQ_SEL_QW                     	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_EN_QW                          	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_SEL_QW                         	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_COLBUF_CRDT_RESET_QW                	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_COLBUF_GC_MODE_QW                   	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_START_LINK_ALIVE_DISCOVERY_QW       	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_DISABLE_LINK_ALIVE_DISCOVERY_QW     	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_LINK_ALIVE_DISC_CH_CNT_QW           	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_ENABLE_VC_SIGNATURE_QW              	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_DISABLE_BYPASS_QW                   	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_ANY_VC_UNDER_TEST_QW                	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_VC_UNDER_TEST_QW                    	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_MODE_QW           	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_A_FLIT_QW         	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_ABSORB_QW         	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_FIRST_FLIT_RELEASE_DAMQ_QW          	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_STOP_DAMQ_SEND_QW                   	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_STOP_DAMQ_ACCEPT_QW                 	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_RESET_INQ_QW                        	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_STATIC_LINK_LIST_MODE_QW            	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_INQ_ERROR_PAUSE_DAMQ_QW             	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_CHECKBYTE_QW                        	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_TRIGGERED_QW                        	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_ERR_INJ_MODE_QW                     	0
#define AR_RTR_INQ_CFG_DEGRADE_DIAG_ERR_INJ_ENABLE_QW                   	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT DEFINES
 */
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_DFIFO_CRDT_LIMIT_MASK     	0x0000070000000000ull
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_OFIFO_CRDT_LIMIT_MASK     	0x000000f000000000ull
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_RFIFO_CRDT_LIMIT_MASK     	0x0000000f00000000ull
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC7_CRDT_LIMIT_MASK	0x00000000f0000000ull
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC6_CRDT_LIMIT_MASK	0x000000000f000000ull
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC5_CRDT_LIMIT_MASK	0x0000000000f00000ull
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC4_CRDT_LIMIT_MASK	0x00000000000f0000ull
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC3_CRDT_LIMIT_MASK	0x000000000000f000ull
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC2_CRDT_LIMIT_MASK	0x0000000000000f00ull
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC1_CRDT_LIMIT_MASK	0x00000000000000f0ull
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC0_CRDT_LIMIT_MASK	0x000000000000000full
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_DFIFO_CRDT_LIMIT_BP       	40
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_OFIFO_CRDT_LIMIT_BP       	36
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_RFIFO_CRDT_LIMIT_BP       	32
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC7_CRDT_LIMIT_BP  	28
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC6_CRDT_LIMIT_BP  	24
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC5_CRDT_LIMIT_BP  	20
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC4_CRDT_LIMIT_BP  	16
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC3_CRDT_LIMIT_BP  	12
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC2_CRDT_LIMIT_BP  	8
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC1_CRDT_LIMIT_BP  	4
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC0_CRDT_LIMIT_BP  	0
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_DFIFO_CRDT_LIMIT_QW       	0
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_OFIFO_CRDT_LIMIT_QW       	0
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_RFIFO_CRDT_LIMIT_QW       	0
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC7_CRDT_LIMIT_QW  	0
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC6_CRDT_LIMIT_QW  	0
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC5_CRDT_LIMIT_QW  	0
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC4_CRDT_LIMIT_QW  	0
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC3_CRDT_LIMIT_QW  	0
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC2_CRDT_LIMIT_QW  	0
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC1_CRDT_LIMIT_QW  	0
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC0_CRDT_LIMIT_QW  	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS DEFINES
 */
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_DFIFO_CRDTS_MASK               	0x0000070000000000ull
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_OFIFO_CRDTS_MASK               	0x000000f000000000ull
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_RFIFO_CRDTS_MASK               	0x0000000f00000000ull
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC7_CRDTS_MASK          	0x00000000f0000000ull
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC6_CRDTS_MASK          	0x000000000f000000ull
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC5_CRDTS_MASK          	0x0000000000f00000ull
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC4_CRDTS_MASK          	0x00000000000f0000ull
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC3_CRDTS_MASK          	0x000000000000f000ull
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC2_CRDTS_MASK          	0x0000000000000f00ull
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC1_CRDTS_MASK          	0x00000000000000f0ull
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC0_CRDTS_MASK          	0x000000000000000full
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_DFIFO_CRDTS_BP                 	40
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_OFIFO_CRDTS_BP                 	36
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_RFIFO_CRDTS_BP                 	32
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC7_CRDTS_BP            	28
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC6_CRDTS_BP            	24
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC5_CRDTS_BP            	20
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC4_CRDTS_BP            	16
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC3_CRDTS_BP            	12
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC2_CRDTS_BP            	8
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC1_CRDTS_BP            	4
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC0_CRDTS_BP            	0
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_DFIFO_CRDTS_QW                 	0
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_OFIFO_CRDTS_QW                 	0
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_RFIFO_CRDTS_QW                 	0
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC7_CRDTS_QW            	0
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC6_CRDTS_QW            	0
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC5_CRDTS_QW            	0
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC4_CRDTS_QW            	0
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC3_CRDTS_QW            	0
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC2_CRDTS_QW            	0
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC1_CRDTS_QW            	0
#define AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC0_CRDTS_QW            	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_CFG_DAMQ_VC04 DEFINES
 */
#define AR_RTR_INQ_CFG_DAMQ_VC04_FLIT_IDX_PAR_VC4_MASK                  	0x8000000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC04_FLIT_IDX_PAR_VC0_MASK                  	0x4000000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_PAR_VC4_MASK             	0x2000000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_PAR_VC0_MASK             	0x1000000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_PAR_VC4_MASK              	0x0800000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_PAR_VC0_MASK              	0x0400000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_PAR_VC4_MASK              	0x0200000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_PAR_VC0_MASK              	0x0100000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_FLIT_IDX_VC4_MASK                 	0x00e0000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_FLIT_IDX_VC0_MASK                 	0x001c000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_FLIT_IDX_VC4_MASK                 	0x0003800000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_FLIT_IDX_VC0_MASK                 	0x0000700000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_VC4_MASK                 	0x00000ff000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_VC0_MASK                 	0x0000000ff0000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_VC4_MASK                  	0x000000000fe00000ull
#define AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_VC0_MASK                  	0x00000000001fc000ull
#define AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_VC4_MASK                  	0x0000000000003f80ull
#define AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_VC0_MASK                  	0x000000000000007full
#define AR_RTR_INQ_CFG_DAMQ_VC04_FLIT_IDX_PAR_VC4_BP                    	63
#define AR_RTR_INQ_CFG_DAMQ_VC04_FLIT_IDX_PAR_VC0_BP                    	62
#define AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_PAR_VC4_BP               	61
#define AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_PAR_VC0_BP               	60
#define AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_PAR_VC4_BP                	59
#define AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_PAR_VC0_BP                	58
#define AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_PAR_VC4_BP                	57
#define AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_PAR_VC0_BP                	56
#define AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_FLIT_IDX_VC4_BP                   	53
#define AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_FLIT_IDX_VC0_BP                   	50
#define AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_FLIT_IDX_VC4_BP                   	47
#define AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_FLIT_IDX_VC0_BP                   	44
#define AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_VC4_BP                   	36
#define AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_VC0_BP                   	28
#define AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_VC4_BP                    	21
#define AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_VC0_BP                    	14
#define AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_VC4_BP                    	7
#define AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_VC0_BP                    	0
#define AR_RTR_INQ_CFG_DAMQ_VC04_FLIT_IDX_PAR_VC4_QW                    	0
#define AR_RTR_INQ_CFG_DAMQ_VC04_FLIT_IDX_PAR_VC0_QW                    	0
#define AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_PAR_VC4_QW               	0
#define AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_PAR_VC0_QW               	0
#define AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_PAR_VC4_QW                	0
#define AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_PAR_VC0_QW                	0
#define AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_PAR_VC4_QW                	0
#define AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_PAR_VC0_QW                	0
#define AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_FLIT_IDX_VC4_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_FLIT_IDX_VC0_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_FLIT_IDX_VC4_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_FLIT_IDX_VC0_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_VC4_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_VC0_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_VC4_QW                    	0
#define AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_VC0_QW                    	0
#define AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_VC4_QW                    	0
#define AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_VC0_QW                    	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_CFG_DAMQ_VC15 DEFINES
 */
#define AR_RTR_INQ_CFG_DAMQ_VC15_FLIT_IDX_PAR_VC5_MASK                  	0x8000000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC15_FLIT_IDX_PAR_VC1_MASK                  	0x4000000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_PAR_VC5_MASK             	0x2000000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_PAR_VC1_MASK             	0x1000000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_PAR_VC5_MASK              	0x0800000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_PAR_VC1_MASK              	0x0400000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_PAR_VC5_MASK              	0x0200000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_PAR_VC1_MASK              	0x0100000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_FLIT_IDX_VC5_MASK                 	0x00e0000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_FLIT_IDX_VC1_MASK                 	0x001c000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_FLIT_IDX_VC5_MASK                 	0x0003800000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_FLIT_IDX_VC1_MASK                 	0x0000700000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_VC5_MASK                 	0x00000ff000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_VC1_MASK                 	0x0000000ff0000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_VC5_MASK                  	0x000000000fe00000ull
#define AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_VC1_MASK                  	0x00000000001fc000ull
#define AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_VC5_MASK                  	0x0000000000003f80ull
#define AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_VC1_MASK                  	0x000000000000007full
#define AR_RTR_INQ_CFG_DAMQ_VC15_FLIT_IDX_PAR_VC5_BP                    	63
#define AR_RTR_INQ_CFG_DAMQ_VC15_FLIT_IDX_PAR_VC1_BP                    	62
#define AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_PAR_VC5_BP               	61
#define AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_PAR_VC1_BP               	60
#define AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_PAR_VC5_BP                	59
#define AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_PAR_VC1_BP                	58
#define AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_PAR_VC5_BP                	57
#define AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_PAR_VC1_BP                	56
#define AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_FLIT_IDX_VC5_BP                   	53
#define AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_FLIT_IDX_VC1_BP                   	50
#define AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_FLIT_IDX_VC5_BP                   	47
#define AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_FLIT_IDX_VC1_BP                   	44
#define AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_VC5_BP                   	36
#define AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_VC1_BP                   	28
#define AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_VC5_BP                    	21
#define AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_VC1_BP                    	14
#define AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_VC5_BP                    	7
#define AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_VC1_BP                    	0
#define AR_RTR_INQ_CFG_DAMQ_VC15_FLIT_IDX_PAR_VC5_QW                    	0
#define AR_RTR_INQ_CFG_DAMQ_VC15_FLIT_IDX_PAR_VC1_QW                    	0
#define AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_PAR_VC5_QW               	0
#define AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_PAR_VC1_QW               	0
#define AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_PAR_VC5_QW                	0
#define AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_PAR_VC1_QW                	0
#define AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_PAR_VC5_QW                	0
#define AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_PAR_VC1_QW                	0
#define AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_FLIT_IDX_VC5_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_FLIT_IDX_VC1_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_FLIT_IDX_VC5_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_FLIT_IDX_VC1_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_VC5_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_VC1_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_VC5_QW                    	0
#define AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_VC1_QW                    	0
#define AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_VC5_QW                    	0
#define AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_VC1_QW                    	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_CFG_DAMQ_VC26 DEFINES
 */
#define AR_RTR_INQ_CFG_DAMQ_VC26_FLIT_IDX_PAR_VC6_MASK                  	0x8000000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC26_FLIT_IDX_PAR_VC2_MASK                  	0x4000000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_PAR_VC6_MASK             	0x2000000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_PAR_VC2_MASK             	0x1000000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_PAR_VC6_MASK              	0x0800000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_PAR_VC2_MASK              	0x0400000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_PAR_VC6_MASK              	0x0200000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_PAR_VC2_MASK              	0x0100000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_FLIT_IDX_VC6_MASK                 	0x00e0000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_FLIT_IDX_VC2_MASK                 	0x001c000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_FLIT_IDX_VC6_MASK                 	0x0003800000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_FLIT_IDX_VC2_MASK                 	0x0000700000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_VC6_MASK                 	0x00000ff000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_VC2_MASK                 	0x0000000ff0000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_VC6_MASK                  	0x000000000fe00000ull
#define AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_VC2_MASK                  	0x00000000001fc000ull
#define AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_VC6_MASK                  	0x0000000000003f80ull
#define AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_VC2_MASK                  	0x000000000000007full
#define AR_RTR_INQ_CFG_DAMQ_VC26_FLIT_IDX_PAR_VC6_BP                    	63
#define AR_RTR_INQ_CFG_DAMQ_VC26_FLIT_IDX_PAR_VC2_BP                    	62
#define AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_PAR_VC6_BP               	61
#define AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_PAR_VC2_BP               	60
#define AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_PAR_VC6_BP                	59
#define AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_PAR_VC2_BP                	58
#define AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_PAR_VC6_BP                	57
#define AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_PAR_VC2_BP                	56
#define AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_FLIT_IDX_VC6_BP                   	53
#define AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_FLIT_IDX_VC2_BP                   	50
#define AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_FLIT_IDX_VC6_BP                   	47
#define AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_FLIT_IDX_VC2_BP                   	44
#define AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_VC6_BP                   	36
#define AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_VC2_BP                   	28
#define AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_VC6_BP                    	21
#define AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_VC2_BP                    	14
#define AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_VC6_BP                    	7
#define AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_VC2_BP                    	0
#define AR_RTR_INQ_CFG_DAMQ_VC26_FLIT_IDX_PAR_VC6_QW                    	0
#define AR_RTR_INQ_CFG_DAMQ_VC26_FLIT_IDX_PAR_VC2_QW                    	0
#define AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_PAR_VC6_QW               	0
#define AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_PAR_VC2_QW               	0
#define AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_PAR_VC6_QW                	0
#define AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_PAR_VC2_QW                	0
#define AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_PAR_VC6_QW                	0
#define AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_PAR_VC2_QW                	0
#define AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_FLIT_IDX_VC6_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_FLIT_IDX_VC2_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_FLIT_IDX_VC6_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_FLIT_IDX_VC2_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_VC6_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_VC2_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_VC6_QW                    	0
#define AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_VC2_QW                    	0
#define AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_VC6_QW                    	0
#define AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_VC2_QW                    	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_CFG_DAMQ_VC37 DEFINES
 */
#define AR_RTR_INQ_CFG_DAMQ_VC37_FLIT_IDX_PAR_VC7_MASK                  	0x8000000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC37_FLIT_IDX_PAR_VC3_MASK                  	0x4000000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_PAR_VC7_MASK             	0x2000000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_PAR_VC3_MASK             	0x1000000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_PAR_VC7_MASK              	0x0800000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_PAR_VC3_MASK              	0x0400000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_PAR_VC7_MASK              	0x0200000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_PAR_VC3_MASK              	0x0100000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_FLIT_IDX_VC7_MASK                 	0x00e0000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_FLIT_IDX_VC3_MASK                 	0x001c000000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_FLIT_IDX_VC7_MASK                 	0x0003800000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_FLIT_IDX_VC3_MASK                 	0x0000700000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_VC7_MASK                 	0x00000ff000000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_VC3_MASK                 	0x0000000ff0000000ull
#define AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_VC7_MASK                  	0x000000000fe00000ull
#define AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_VC3_MASK                  	0x00000000001fc000ull
#define AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_VC7_MASK                  	0x0000000000003f80ull
#define AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_VC3_MASK                  	0x000000000000007full
#define AR_RTR_INQ_CFG_DAMQ_VC37_FLIT_IDX_PAR_VC7_BP                    	63
#define AR_RTR_INQ_CFG_DAMQ_VC37_FLIT_IDX_PAR_VC3_BP                    	62
#define AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_PAR_VC7_BP               	61
#define AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_PAR_VC3_BP               	60
#define AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_PAR_VC7_BP                	59
#define AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_PAR_VC3_BP                	58
#define AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_PAR_VC7_BP                	57
#define AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_PAR_VC3_BP                	56
#define AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_FLIT_IDX_VC7_BP                   	53
#define AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_FLIT_IDX_VC3_BP                   	50
#define AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_FLIT_IDX_VC7_BP                   	47
#define AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_FLIT_IDX_VC3_BP                   	44
#define AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_VC7_BP                   	36
#define AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_VC3_BP                   	28
#define AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_VC7_BP                    	21
#define AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_VC3_BP                    	14
#define AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_VC7_BP                    	7
#define AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_VC3_BP                    	0
#define AR_RTR_INQ_CFG_DAMQ_VC37_FLIT_IDX_PAR_VC7_QW                    	0
#define AR_RTR_INQ_CFG_DAMQ_VC37_FLIT_IDX_PAR_VC3_QW                    	0
#define AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_PAR_VC7_QW               	0
#define AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_PAR_VC3_QW               	0
#define AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_PAR_VC7_QW                	0
#define AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_PAR_VC3_QW                	0
#define AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_PAR_VC7_QW                	0
#define AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_PAR_VC3_QW                	0
#define AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_FLIT_IDX_VC7_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_FLIT_IDX_VC3_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_FLIT_IDX_VC7_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_FLIT_IDX_VC3_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_VC7_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_VC3_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_VC7_QW                    	0
#define AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_VC3_QW                    	0
#define AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_VC7_QW                    	0
#define AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_VC3_QW                    	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_CFG_DAMQ_FREE DEFINES
 */
#define AR_RTR_INQ_CFG_DAMQ_FREE_VALID_BLK_CNT_PAR_FREE_MASK            	0x0000000001000000ull
#define AR_RTR_INQ_CFG_DAMQ_FREE_TAIL_BLK_PTR_PAR_FREE_MASK             	0x0000000000800000ull
#define AR_RTR_INQ_CFG_DAMQ_FREE_HEAD_BLK_PTR_PAR_FREE_MASK             	0x0000000000400000ull
#define AR_RTR_INQ_CFG_DAMQ_FREE_VALID_BLK_CNT_FREE_MASK                	0x00000000003fc000ull
#define AR_RTR_INQ_CFG_DAMQ_FREE_TAIL_BLK_PTR_FREE_MASK                 	0x0000000000003f80ull
#define AR_RTR_INQ_CFG_DAMQ_FREE_HEAD_BLK_PTR_FREE_MASK                 	0x000000000000007full
#define AR_RTR_INQ_CFG_DAMQ_FREE_VALID_BLK_CNT_PAR_FREE_BP              	24
#define AR_RTR_INQ_CFG_DAMQ_FREE_TAIL_BLK_PTR_PAR_FREE_BP               	23
#define AR_RTR_INQ_CFG_DAMQ_FREE_HEAD_BLK_PTR_PAR_FREE_BP               	22
#define AR_RTR_INQ_CFG_DAMQ_FREE_VALID_BLK_CNT_FREE_BP                  	14
#define AR_RTR_INQ_CFG_DAMQ_FREE_TAIL_BLK_PTR_FREE_BP                   	7
#define AR_RTR_INQ_CFG_DAMQ_FREE_HEAD_BLK_PTR_FREE_BP                   	0
#define AR_RTR_INQ_CFG_DAMQ_FREE_VALID_BLK_CNT_PAR_FREE_QW              	0
#define AR_RTR_INQ_CFG_DAMQ_FREE_TAIL_BLK_PTR_PAR_FREE_QW               	0
#define AR_RTR_INQ_CFG_DAMQ_FREE_HEAD_BLK_PTR_PAR_FREE_QW               	0
#define AR_RTR_INQ_CFG_DAMQ_FREE_VALID_BLK_CNT_FREE_QW                  	0
#define AR_RTR_INQ_CFG_DAMQ_FREE_TAIL_BLK_PTR_FREE_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_FREE_HEAD_BLK_PTR_FREE_QW                   	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_CFG_DAMQ_NEXT DEFINES
 */
#define AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_RD_WR_MASK                 	0x0000000000008000ull
#define AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_PAR_MASK                   	0x0000000000004000ull
#define AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_DATA_MASK                  	0x0000000000003f80ull
#define AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_ADDR_MASK                  	0x000000000000007full
#define AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_RD_WR_BP                   	15
#define AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_PAR_BP                     	14
#define AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_DATA_BP                    	7
#define AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_ADDR_BP                    	0
#define AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_RD_WR_QW                   	0
#define AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_PAR_QW                     	0
#define AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_DATA_QW                    	0
#define AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_ADDR_QW                    	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED0 DEFINES
 */
#define AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED0_IN_USED_MASK                   	0xffffffffffffffffull
#define AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED0_IN_USED_BP                     	0
#define AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED0_IN_USED_QW                     	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED1 DEFINES
 */
#define AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED1_IN_USED_MASK                   	0xffffffffffffffffull
#define AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED1_IN_USED_BP                     	0
#define AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED1_IN_USED_QW                     	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_CFG_DFIFO_DATA DEFINES
 */
#define AR_RTR_INQ_CFG_DFIFO_DATA_SINGLE_STEP_DFIFO_DATA_MASK           	0x00ffffffffffffffull
#define AR_RTR_INQ_CFG_DFIFO_DATA_SINGLE_STEP_DFIFO_DATA_BP             	0
#define AR_RTR_INQ_CFG_DFIFO_DATA_SINGLE_STEP_DFIFO_DATA_QW             	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_CFG_ROUTE_PIPE DEFINES
 */
#define AR_RTR_INQ_CFG_ROUTE_PIPE_RESET_LFSR_MASK                       	0x0000008000000000ull
#define AR_RTR_INQ_CFG_ROUTE_PIPE_READ_ALL_RTABLES_MASK                 	0x0000004000000000ull
#define AR_RTR_INQ_CFG_ROUTE_PIPE_ROUTE_ERR_TYPE_ENABLE_MASK            	0x0000003e00000000ull
#define AR_RTR_INQ_CFG_ROUTE_PIPE_GROUP_NUMBER_MASK                     	0x00000001fe000000ull
#define AR_RTR_INQ_CFG_ROUTE_PIPE_ARIES_NUMBER_MASK                     	0x0000000001fc0000ull
#define AR_RTR_INQ_CFG_ROUTE_PIPE_INCR_INCOMING_VC_MASK                 	0x0000000000020000ull
#define AR_RTR_INQ_CFG_ROUTE_PIPE_AT_A_BLUE_TILE_MASK                   	0x0000000000010000ull
#define AR_RTR_INQ_CFG_ROUTE_PIPE_AT_A_PTILE_MASK                       	0x0000000000008000ull
#define AR_RTR_INQ_CFG_ROUTE_PIPE_HASH_ID_MASK                          	0x0000000000007f80ull
#define AR_RTR_INQ_CFG_ROUTE_PIPE_LMIN_TBL_ADDR_SHIFT_MASK              	0x0000000000000070ull
#define AR_RTR_INQ_CFG_ROUTE_PIPE_GMIN_TBL_ADDR_SHIFT_MASK              	0x000000000000000eull
#define AR_RTR_INQ_CFG_ROUTE_PIPE_DISABLE_CONGESTION_MASK               	0x0000000000000001ull
#define AR_RTR_INQ_CFG_ROUTE_PIPE_RESET_LFSR_BP                         	39
#define AR_RTR_INQ_CFG_ROUTE_PIPE_READ_ALL_RTABLES_BP                   	38
#define AR_RTR_INQ_CFG_ROUTE_PIPE_ROUTE_ERR_TYPE_ENABLE_BP              	33
#define AR_RTR_INQ_CFG_ROUTE_PIPE_GROUP_NUMBER_BP                       	25
#define AR_RTR_INQ_CFG_ROUTE_PIPE_ARIES_NUMBER_BP                       	18
#define AR_RTR_INQ_CFG_ROUTE_PIPE_INCR_INCOMING_VC_BP                   	17
#define AR_RTR_INQ_CFG_ROUTE_PIPE_AT_A_BLUE_TILE_BP                     	16
#define AR_RTR_INQ_CFG_ROUTE_PIPE_AT_A_PTILE_BP                         	15
#define AR_RTR_INQ_CFG_ROUTE_PIPE_HASH_ID_BP                            	7
#define AR_RTR_INQ_CFG_ROUTE_PIPE_LMIN_TBL_ADDR_SHIFT_BP                	4
#define AR_RTR_INQ_CFG_ROUTE_PIPE_GMIN_TBL_ADDR_SHIFT_BP                	1
#define AR_RTR_INQ_CFG_ROUTE_PIPE_DISABLE_CONGESTION_BP                 	0
#define AR_RTR_INQ_CFG_ROUTE_PIPE_RESET_LFSR_QW                         	0
#define AR_RTR_INQ_CFG_ROUTE_PIPE_READ_ALL_RTABLES_QW                   	0
#define AR_RTR_INQ_CFG_ROUTE_PIPE_ROUTE_ERR_TYPE_ENABLE_QW              	0
#define AR_RTR_INQ_CFG_ROUTE_PIPE_GROUP_NUMBER_QW                       	0
#define AR_RTR_INQ_CFG_ROUTE_PIPE_ARIES_NUMBER_QW                       	0
#define AR_RTR_INQ_CFG_ROUTE_PIPE_INCR_INCOMING_VC_QW                   	0
#define AR_RTR_INQ_CFG_ROUTE_PIPE_AT_A_BLUE_TILE_QW                     	0
#define AR_RTR_INQ_CFG_ROUTE_PIPE_AT_A_PTILE_QW                         	0
#define AR_RTR_INQ_CFG_ROUTE_PIPE_HASH_ID_QW                            	0
#define AR_RTR_INQ_CFG_ROUTE_PIPE_LMIN_TBL_ADDR_SHIFT_QW                	0
#define AR_RTR_INQ_CFG_ROUTE_PIPE_GMIN_TBL_ADDR_SHIFT_QW                	0
#define AR_RTR_INQ_CFG_ROUTE_PIPE_DISABLE_CONGESTION_QW                 	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_CFG_VC_TABLE DEFINES
 */
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7_PAR_MASK                       	0x0080000000000000ull
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7_ROOT_MASK                      	0x0070000000000000ull
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7_MASK                           	0x000e000000000000ull
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6_PAR_MASK                       	0x0001000000000000ull
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6_ROOT_MASK                      	0x0000e00000000000ull
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6_MASK                           	0x00001c0000000000ull
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5_PAR_MASK                       	0x0000020000000000ull
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5_ROOT_MASK                      	0x000001c000000000ull
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5_MASK                           	0x0000003800000000ull
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4_PAR_MASK                       	0x0000000400000000ull
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4_ROOT_MASK                      	0x0000000380000000ull
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4_MASK                           	0x0000000070000000ull
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3_PAR_MASK                       	0x0000000008000000ull
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3_ROOT_MASK                      	0x0000000007000000ull
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3_MASK                           	0x0000000000e00000ull
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2_PAR_MASK                       	0x0000000000100000ull
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2_ROOT_MASK                      	0x00000000000e0000ull
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2_MASK                           	0x000000000001c000ull
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1_PAR_MASK                       	0x0000000000002000ull
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1_ROOT_MASK                      	0x0000000000001c00ull
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1_MASK                           	0x0000000000000380ull
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0_PAR_MASK                       	0x0000000000000040ull
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0_ROOT_MASK                      	0x0000000000000038ull
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0_MASK                           	0x0000000000000007ull
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7_PAR_BP                         	55
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7_ROOT_BP                        	52
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7_BP                             	49
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6_PAR_BP                         	48
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6_ROOT_BP                        	45
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6_BP                             	42
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5_PAR_BP                         	41
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5_ROOT_BP                        	38
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5_BP                             	35
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4_PAR_BP                         	34
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4_ROOT_BP                        	31
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4_BP                             	28
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3_PAR_BP                         	27
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3_ROOT_BP                        	24
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3_BP                             	21
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2_PAR_BP                         	20
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2_ROOT_BP                        	17
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2_BP                             	14
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1_PAR_BP                         	13
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1_ROOT_BP                        	10
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1_BP                             	7
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0_PAR_BP                         	6
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0_ROOT_BP                        	3
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0_BP                             	0
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7_PAR_QW                         	0
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7_ROOT_QW                        	0
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7_QW                             	0
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6_PAR_QW                         	0
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6_ROOT_QW                        	0
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6_QW                             	0
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5_PAR_QW                         	0
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5_ROOT_QW                        	0
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5_QW                             	0
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4_PAR_QW                         	0
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4_ROOT_QW                        	0
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4_QW                             	0
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3_PAR_QW                         	0
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3_ROOT_QW                        	0
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3_QW                             	0
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2_PAR_QW                         	0
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2_ROOT_QW                        	0
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2_QW                             	0
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1_PAR_QW                         	0
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1_ROOT_QW                        	0
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1_QW                             	0
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0_PAR_QW                         	0
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0_ROOT_QW                        	0
#define AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0_QW                             	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_CFG_LINK_ALIVE_BITS DEFINES
 */
#define AR_RTR_INQ_CFG_LINK_ALIVE_BITS_LINK_ALIVE_MASK                  	0x0000ffffffffffffull
#define AR_RTR_INQ_CFG_LINK_ALIVE_BITS_LINK_ALIVE_BP                    	0
#define AR_RTR_INQ_CFG_LINK_ALIVE_BITS_LINK_ALIVE_QW                    	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_CFG_CONGEST_CTRL DEFINES
 */
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_NONMIN_CONGEST_ADD_MASK      	0xfc00000000000000ull
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_NONMIN_CONGEST_SHIFT_MASK    	0x0300000000000000ull
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_MIN_CONGEST_ADD_MASK         	0x00fc000000000000ull
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_MIN_CONGEST_SHIFT_MASK       	0x0003000000000000ull
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_NONMIN_CONGEST_ADD_MASK      	0x0000fc0000000000ull
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_NONMIN_CONGEST_SHIFT_MASK    	0x0000030000000000ull
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_MIN_CONGEST_ADD_MASK         	0x000000fc00000000ull
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_MIN_CONGEST_SHIFT_MASK       	0x0000000300000000ull
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_NONMIN_CONGEST_ADD_MASK      	0x00000000fc000000ull
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_NONMIN_CONGEST_SHIFT_MASK    	0x0000000003000000ull
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_MIN_CONGEST_ADD_MASK         	0x0000000000fc0000ull
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_MIN_CONGEST_SHIFT_MASK       	0x0000000000030000ull
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_NONMIN_CONGEST_ADD_MASK      	0x000000000000fc00ull
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_NONMIN_CONGEST_SHIFT_MASK    	0x0000000000000300ull
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_MIN_CONGEST_ADD_MASK         	0x00000000000000fcull
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_MIN_CONGEST_SHIFT_MASK       	0x0000000000000003ull
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_NONMIN_CONGEST_ADD_BP        	58
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_NONMIN_CONGEST_SHIFT_BP      	56
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_MIN_CONGEST_ADD_BP           	50
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_MIN_CONGEST_SHIFT_BP         	48
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_NONMIN_CONGEST_ADD_BP        	42
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_NONMIN_CONGEST_SHIFT_BP      	40
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_MIN_CONGEST_ADD_BP           	34
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_MIN_CONGEST_SHIFT_BP         	32
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_NONMIN_CONGEST_ADD_BP        	26
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_NONMIN_CONGEST_SHIFT_BP      	24
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_MIN_CONGEST_ADD_BP           	18
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_MIN_CONGEST_SHIFT_BP         	16
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_NONMIN_CONGEST_ADD_BP        	10
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_NONMIN_CONGEST_SHIFT_BP      	8
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_MIN_CONGEST_ADD_BP           	2
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_MIN_CONGEST_SHIFT_BP         	0
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_NONMIN_CONGEST_ADD_QW        	0
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_NONMIN_CONGEST_SHIFT_QW      	0
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_MIN_CONGEST_ADD_QW           	0
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_MIN_CONGEST_SHIFT_QW         	0
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_NONMIN_CONGEST_ADD_QW        	0
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_NONMIN_CONGEST_SHIFT_QW      	0
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_MIN_CONGEST_ADD_QW           	0
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_MIN_CONGEST_SHIFT_QW         	0
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_NONMIN_CONGEST_ADD_QW        	0
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_NONMIN_CONGEST_SHIFT_QW      	0
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_MIN_CONGEST_ADD_QW           	0
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_MIN_CONGEST_SHIFT_QW         	0
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_NONMIN_CONGEST_ADD_QW        	0
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_NONMIN_CONGEST_SHIFT_QW      	0
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_MIN_CONGEST_ADD_QW           	0
#define AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_MIN_CONGEST_SHIFT_QW         	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_CFG_DAMQ_DATA DEFINES
 */
#define AR_RTR_INQ_CFG_DAMQ_DATA_RAMDATA_MASK                           	0x00ffffffffffffffull
#define AR_RTR_INQ_CFG_DAMQ_DATA_RAMDATA_BP                             	0
#define AR_RTR_INQ_CFG_DAMQ_DATA_RAMDATA_QW                             	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_CFG_GRN_NM_RT_TAB DEFINES
 */
#define AR_RTR_INQ_CFG_GRN_NM_RT_TAB_PORT_LIST_MASK                     	0x007fffffffffffffull
#define AR_RTR_INQ_CFG_GRN_NM_RT_TAB_PORT_LIST_BP                       	0
#define AR_RTR_INQ_CFG_GRN_NM_RT_TAB_PORT_LIST_QW                       	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_CFG_BLK_NM_RT_TAB DEFINES
 */
#define AR_RTR_INQ_CFG_BLK_NM_RT_TAB_PORT_LIST_MASK                     	0x007fffffffffffffull
#define AR_RTR_INQ_CFG_BLK_NM_RT_TAB_PORT_LIST_BP                       	0
#define AR_RTR_INQ_CFG_BLK_NM_RT_TAB_PORT_LIST_QW                       	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_CFG_BLU_NM_RT_TAB DEFINES
 */
#define AR_RTR_INQ_CFG_BLU_NM_RT_TAB_PORT_LIST_MASK                     	0x007fffffffffffffull
#define AR_RTR_INQ_CFG_BLU_NM_RT_TAB_PORT_LIST_BP                       	0
#define AR_RTR_INQ_CFG_BLU_NM_RT_TAB_PORT_LIST_QW                       	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_CFG_LOCM_RT_TAB DEFINES
 */
#define AR_RTR_INQ_CFG_LOCM_RT_TAB_PORT_LIST_MASK                       	0x07ffffffffffffffull
#define AR_RTR_INQ_CFG_LOCM_RT_TAB_PORT_LIST_BP                         	0
#define AR_RTR_INQ_CFG_LOCM_RT_TAB_PORT_LIST_QW                         	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_CFG_GLBM_RT_TAB DEFINES
 */
#define AR_RTR_INQ_CFG_GLBM_RT_TAB_PORT_LIST_MASK                       	0xffffffffffffffffull
#define AR_RTR_INQ_CFG_GLBM_RT_TAB_PORT_LIST_BP                         	0
#define AR_RTR_INQ_CFG_GLBM_RT_TAB_PORT_LIST_QW                         	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_ERR_FLG DEFINES
 */
#define AR_RTR_INQ_ERR_FLG_LCB_ERR_MASK                                 	0x0040000000000000ull
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC7_MASK                          	0x0020000000000000ull
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC6_MASK                          	0x0010000000000000ull
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC5_MASK                          	0x0008000000000000ull
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC4_MASK                          	0x0004000000000000ull
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC3_MASK                          	0x0002000000000000ull
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC2_MASK                          	0x0001000000000000ull
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC1_MASK                          	0x0000800000000000ull
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC0_MASK                          	0x0000400000000000ull
#define AR_RTR_INQ_ERR_FLG_COLBUF_MBE_ERR_MASK                          	0x0000200000000000ull
#define AR_RTR_INQ_ERR_FLG_COLBUF_SBE_ON_TAIL_MASK                      	0x0000100000000000ull
#define AR_RTR_INQ_ERR_FLG_COLBUF_SBE_ERR_MASK                          	0x0000080000000000ull
#define AR_RTR_INQ_ERR_FLG_COLBUF_CRC_ERR_MASK                          	0x0000040000000000ull
#define AR_RTR_INQ_ERR_FLG_COLBUF_MAX_PKT_ERR_MASK                      	0x0000020000000000ull
#define AR_RTR_INQ_ERR_FLG_COLBUF_UFLW_ERR_MASK                         	0x0000010000000000ull
#define AR_RTR_INQ_ERR_FLG_COLBUF_OFLW_ERR_MASK                         	0x0000008000000000ull
#define AR_RTR_INQ_ERR_FLG_SUBSWITCH_ERR_MASK                           	0x0000007f80000000ull
#define AR_RTR_INQ_ERR_FLG_LINK_ALIVE_TIMEOUT_ERR_MASK                  	0x0000000040000000ull
#define AR_RTR_INQ_ERR_FLG_LINK_ALIVE_CHANNEL_ERR_MASK                  	0x0000000020000000ull
#define AR_RTR_INQ_ERR_FLG_PRF_CNT_ROLLOVR_ERR_MASK                     	0x0000000010000000ull
#define AR_RTR_INQ_ERR_FLG_MBE_RTABLE_MASK                              	0x0000000004000000ull
#define AR_RTR_INQ_ERR_FLG_SBE_RTABLE_MASK                              	0x0000000002000000ull
#define AR_RTR_INQ_ERR_FLG_ROUTE_ERROR_MASK                             	0x0000000001000000ull
#define AR_RTR_INQ_ERR_FLG_PBE_VC_TABLE_MASK                            	0x0000000000800000ull
#define AR_RTR_INQ_ERR_FLG_PBE_RFIFO_DATA_MASK                          	0x0000000000400000ull
#define AR_RTR_INQ_ERR_FLG_PBE_RFIFO_COUNT_MASK                         	0x0000000000200000ull
#define AR_RTR_INQ_ERR_FLG_PBE_OFIFO_COUNT_MASK                         	0x0000000000100000ull
#define AR_RTR_INQ_ERR_FLG_PBE_DFIFO_COUNT_MASK                         	0x0000000000080000ull
#define AR_RTR_INQ_ERR_FLG_INCORRECT_ACCESS_DFIFO_MASK                  	0x0000000000040000ull
#define AR_RTR_INQ_ERR_FLG_UFLW_ERR_RFIFO_MASK                          	0x0000000000020000ull
#define AR_RTR_INQ_ERR_FLG_UFLW_ERR_OFIFO_MASK                          	0x0000000000010000ull
#define AR_RTR_INQ_ERR_FLG_UFLW_ERR_DFIFO_MASK                          	0x0000000000008000ull
#define AR_RTR_INQ_ERR_FLG_OFLW_ERR_RFIFO_MASK                          	0x0000000000004000ull
#define AR_RTR_INQ_ERR_FLG_OFLW_ERR_OFIFO_MASK                          	0x0000000000002000ull
#define AR_RTR_INQ_ERR_FLG_OFLW_ERR_DFIFO_MASK                          	0x0000000000001000ull
#define AR_RTR_INQ_ERR_FLG_ERR_RD_WRONG_VC_BLK_DAMQ_MASK                	0x0000000000000800ull
#define AR_RTR_INQ_ERR_FLG_ERR_DEALLOC_IDLE_BLK_DAMQ_MASK               	0x0000000000000400ull
#define AR_RTR_INQ_ERR_FLG_ERR_ALLOC_INUSE_BLK_DAMQ_MASK                	0x0000000000000200ull
#define AR_RTR_INQ_ERR_FLG_ERR_WR_NON_ALLOC_BLK_DAMQ_MASK               	0x0000000000000100ull
#define AR_RTR_INQ_ERR_FLG_ERR_RD_NON_ALLOC_BLK_DAMQ_MASK               	0x0000000000000080ull
#define AR_RTR_INQ_ERR_FLG_PBE_CNT_DAMQ_MASK                            	0x0000000000000040ull
#define AR_RTR_INQ_ERR_FLG_PBE_PTR_DAMQ_MASK                            	0x0000000000000020ull
#define AR_RTR_INQ_ERR_FLG_MBE_DAMQ_MASK                                	0x0000000000000010ull
#define AR_RTR_INQ_ERR_FLG_SBE_DAMQ_MASK                                	0x0000000000000008ull
#define AR_RTR_INQ_ERR_FLG_UFLW_ERR_DAMQ_MASK                           	0x0000000000000004ull
#define AR_RTR_INQ_ERR_FLG_OFLW_ERR_DAMQ_MASK                           	0x0000000000000002ull
#define AR_RTR_INQ_ERR_FLG_DIAG_ONLY_MASK                               	0x0000000000000001ull
#define AR_RTR_INQ_ERR_FLG_LCB_ERR_BP                                   	54
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC7_BP                            	53
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC6_BP                            	52
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC5_BP                            	51
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC4_BP                            	50
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC3_BP                            	49
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC2_BP                            	48
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC1_BP                            	47
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC0_BP                            	46
#define AR_RTR_INQ_ERR_FLG_COLBUF_MBE_ERR_BP                            	45
#define AR_RTR_INQ_ERR_FLG_COLBUF_SBE_ON_TAIL_BP                        	44
#define AR_RTR_INQ_ERR_FLG_COLBUF_SBE_ERR_BP                            	43
#define AR_RTR_INQ_ERR_FLG_COLBUF_CRC_ERR_BP                            	42
#define AR_RTR_INQ_ERR_FLG_COLBUF_MAX_PKT_ERR_BP                        	41
#define AR_RTR_INQ_ERR_FLG_COLBUF_UFLW_ERR_BP                           	40
#define AR_RTR_INQ_ERR_FLG_COLBUF_OFLW_ERR_BP                           	39
#define AR_RTR_INQ_ERR_FLG_SUBSWITCH_ERR_BP                             	31
#define AR_RTR_INQ_ERR_FLG_LINK_ALIVE_TIMEOUT_ERR_BP                    	30
#define AR_RTR_INQ_ERR_FLG_LINK_ALIVE_CHANNEL_ERR_BP                    	29
#define AR_RTR_INQ_ERR_FLG_PRF_CNT_ROLLOVR_ERR_BP                       	28
#define AR_RTR_INQ_ERR_FLG_MBE_RTABLE_BP                                	26
#define AR_RTR_INQ_ERR_FLG_SBE_RTABLE_BP                                	25
#define AR_RTR_INQ_ERR_FLG_ROUTE_ERROR_BP                               	24
#define AR_RTR_INQ_ERR_FLG_PBE_VC_TABLE_BP                              	23
#define AR_RTR_INQ_ERR_FLG_PBE_RFIFO_DATA_BP                            	22
#define AR_RTR_INQ_ERR_FLG_PBE_RFIFO_COUNT_BP                           	21
#define AR_RTR_INQ_ERR_FLG_PBE_OFIFO_COUNT_BP                           	20
#define AR_RTR_INQ_ERR_FLG_PBE_DFIFO_COUNT_BP                           	19
#define AR_RTR_INQ_ERR_FLG_INCORRECT_ACCESS_DFIFO_BP                    	18
#define AR_RTR_INQ_ERR_FLG_UFLW_ERR_RFIFO_BP                            	17
#define AR_RTR_INQ_ERR_FLG_UFLW_ERR_OFIFO_BP                            	16
#define AR_RTR_INQ_ERR_FLG_UFLW_ERR_DFIFO_BP                            	15
#define AR_RTR_INQ_ERR_FLG_OFLW_ERR_RFIFO_BP                            	14
#define AR_RTR_INQ_ERR_FLG_OFLW_ERR_OFIFO_BP                            	13
#define AR_RTR_INQ_ERR_FLG_OFLW_ERR_DFIFO_BP                            	12
#define AR_RTR_INQ_ERR_FLG_ERR_RD_WRONG_VC_BLK_DAMQ_BP                  	11
#define AR_RTR_INQ_ERR_FLG_ERR_DEALLOC_IDLE_BLK_DAMQ_BP                 	10
#define AR_RTR_INQ_ERR_FLG_ERR_ALLOC_INUSE_BLK_DAMQ_BP                  	9
#define AR_RTR_INQ_ERR_FLG_ERR_WR_NON_ALLOC_BLK_DAMQ_BP                 	8
#define AR_RTR_INQ_ERR_FLG_ERR_RD_NON_ALLOC_BLK_DAMQ_BP                 	7
#define AR_RTR_INQ_ERR_FLG_PBE_CNT_DAMQ_BP                              	6
#define AR_RTR_INQ_ERR_FLG_PBE_PTR_DAMQ_BP                              	5
#define AR_RTR_INQ_ERR_FLG_MBE_DAMQ_BP                                  	4
#define AR_RTR_INQ_ERR_FLG_SBE_DAMQ_BP                                  	3
#define AR_RTR_INQ_ERR_FLG_UFLW_ERR_DAMQ_BP                             	2
#define AR_RTR_INQ_ERR_FLG_OFLW_ERR_DAMQ_BP                             	1
#define AR_RTR_INQ_ERR_FLG_DIAG_ONLY_BP                                 	0
#define AR_RTR_INQ_ERR_FLG_LCB_ERR_QW                                   	0
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC7_QW                            	0
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC6_QW                            	0
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC5_QW                            	0
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC4_QW                            	0
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC3_QW                            	0
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC2_QW                            	0
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC1_QW                            	0
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC0_QW                            	0
#define AR_RTR_INQ_ERR_FLG_COLBUF_MBE_ERR_QW                            	0
#define AR_RTR_INQ_ERR_FLG_COLBUF_SBE_ON_TAIL_QW                        	0
#define AR_RTR_INQ_ERR_FLG_COLBUF_SBE_ERR_QW                            	0
#define AR_RTR_INQ_ERR_FLG_COLBUF_CRC_ERR_QW                            	0
#define AR_RTR_INQ_ERR_FLG_COLBUF_MAX_PKT_ERR_QW                        	0
#define AR_RTR_INQ_ERR_FLG_COLBUF_UFLW_ERR_QW                           	0
#define AR_RTR_INQ_ERR_FLG_COLBUF_OFLW_ERR_QW                           	0
#define AR_RTR_INQ_ERR_FLG_SUBSWITCH_ERR_QW                             	0
#define AR_RTR_INQ_ERR_FLG_LINK_ALIVE_TIMEOUT_ERR_QW                    	0
#define AR_RTR_INQ_ERR_FLG_LINK_ALIVE_CHANNEL_ERR_QW                    	0
#define AR_RTR_INQ_ERR_FLG_PRF_CNT_ROLLOVR_ERR_QW                       	0
#define AR_RTR_INQ_ERR_FLG_MBE_RTABLE_QW                                	0
#define AR_RTR_INQ_ERR_FLG_SBE_RTABLE_QW                                	0
#define AR_RTR_INQ_ERR_FLG_ROUTE_ERROR_QW                               	0
#define AR_RTR_INQ_ERR_FLG_PBE_VC_TABLE_QW                              	0
#define AR_RTR_INQ_ERR_FLG_PBE_RFIFO_DATA_QW                            	0
#define AR_RTR_INQ_ERR_FLG_PBE_RFIFO_COUNT_QW                           	0
#define AR_RTR_INQ_ERR_FLG_PBE_OFIFO_COUNT_QW                           	0
#define AR_RTR_INQ_ERR_FLG_PBE_DFIFO_COUNT_QW                           	0
#define AR_RTR_INQ_ERR_FLG_INCORRECT_ACCESS_DFIFO_QW                    	0
#define AR_RTR_INQ_ERR_FLG_UFLW_ERR_RFIFO_QW                            	0
#define AR_RTR_INQ_ERR_FLG_UFLW_ERR_OFIFO_QW                            	0
#define AR_RTR_INQ_ERR_FLG_UFLW_ERR_DFIFO_QW                            	0
#define AR_RTR_INQ_ERR_FLG_OFLW_ERR_RFIFO_QW                            	0
#define AR_RTR_INQ_ERR_FLG_OFLW_ERR_OFIFO_QW                            	0
#define AR_RTR_INQ_ERR_FLG_OFLW_ERR_DFIFO_QW                            	0
#define AR_RTR_INQ_ERR_FLG_ERR_RD_WRONG_VC_BLK_DAMQ_QW                  	0
#define AR_RTR_INQ_ERR_FLG_ERR_DEALLOC_IDLE_BLK_DAMQ_QW                 	0
#define AR_RTR_INQ_ERR_FLG_ERR_ALLOC_INUSE_BLK_DAMQ_QW                  	0
#define AR_RTR_INQ_ERR_FLG_ERR_WR_NON_ALLOC_BLK_DAMQ_QW                 	0
#define AR_RTR_INQ_ERR_FLG_ERR_RD_NON_ALLOC_BLK_DAMQ_QW                 	0
#define AR_RTR_INQ_ERR_FLG_PBE_CNT_DAMQ_QW                              	0
#define AR_RTR_INQ_ERR_FLG_PBE_PTR_DAMQ_QW                              	0
#define AR_RTR_INQ_ERR_FLG_MBE_DAMQ_QW                                  	0
#define AR_RTR_INQ_ERR_FLG_SBE_DAMQ_QW                                  	0
#define AR_RTR_INQ_ERR_FLG_UFLW_ERR_DAMQ_QW                             	0
#define AR_RTR_INQ_ERR_FLG_OFLW_ERR_DAMQ_QW                             	0
#define AR_RTR_INQ_ERR_FLG_DIAG_ONLY_QW                                 	0
#ifdef EXCEPTIONS_DEFS
#define AR_RTR_INQ_ERR_FLG_LCB_ERR_EC                                   	A_EC_INFO
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC7_EC                            	A_EC_INFO
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC6_EC                            	A_EC_INFO
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC5_EC                            	A_EC_INFO
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC4_EC                            	A_EC_INFO
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC3_EC                            	A_EC_INFO
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC2_EC                            	A_EC_INFO
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC1_EC                            	A_EC_INFO
#define AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC0_EC                            	A_EC_INFO
#define AR_RTR_INQ_ERR_FLG_COLBUF_MBE_ERR_EC                            	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_COLBUF_SBE_ON_TAIL_EC                        	A_EC_INFO
#define AR_RTR_INQ_ERR_FLG_COLBUF_SBE_ERR_EC                            	A_EC_INFO
#define AR_RTR_INQ_ERR_FLG_COLBUF_CRC_ERR_EC                            	A_EC_INFO
#define AR_RTR_INQ_ERR_FLG_COLBUF_MAX_PKT_ERR_EC                        	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_COLBUF_UFLW_ERR_EC                           	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_COLBUF_OFLW_ERR_EC                           	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_SUBSWITCH_ERR_EC                             	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_LINK_ALIVE_TIMEOUT_ERR_EC                    	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_LINK_ALIVE_CHANNEL_ERR_EC                    	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_PRF_CNT_ROLLOVR_ERR_EC                       	A_EC_INFO
#define AR_RTR_INQ_ERR_FLG_MBE_RTABLE_EC                                	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_SBE_RTABLE_EC                                	A_EC_INFO
#define AR_RTR_INQ_ERR_FLG_ROUTE_ERROR_EC                               	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_PBE_VC_TABLE_EC                              	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_PBE_RFIFO_DATA_EC                            	A_EC_INFO
#define AR_RTR_INQ_ERR_FLG_PBE_RFIFO_COUNT_EC                           	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_PBE_OFIFO_COUNT_EC                           	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_PBE_DFIFO_COUNT_EC                           	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_INCORRECT_ACCESS_DFIFO_EC                    	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_UFLW_ERR_RFIFO_EC                            	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_UFLW_ERR_OFIFO_EC                            	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_UFLW_ERR_DFIFO_EC                            	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_OFLW_ERR_RFIFO_EC                            	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_OFLW_ERR_OFIFO_EC                            	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_OFLW_ERR_DFIFO_EC                            	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_ERR_RD_WRONG_VC_BLK_DAMQ_EC                  	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_ERR_DEALLOC_IDLE_BLK_DAMQ_EC                 	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_ERR_ALLOC_INUSE_BLK_DAMQ_EC                  	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_ERR_WR_NON_ALLOC_BLK_DAMQ_EC                 	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_ERR_RD_NON_ALLOC_BLK_DAMQ_EC                 	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_PBE_CNT_DAMQ_EC                              	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_PBE_PTR_DAMQ_EC                              	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_MBE_DAMQ_EC                                  	A_EC_INFO
#define AR_RTR_INQ_ERR_FLG_SBE_DAMQ_EC                                  	A_EC_INFO
#define AR_RTR_INQ_ERR_FLG_UFLW_ERR_DAMQ_EC                             	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_OFLW_ERR_DAMQ_EC                             	A_EC_CRIT
#define AR_RTR_INQ_ERR_FLG_DIAG_ONLY_EC                                 	A_EC_DIAG
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_ERR_CLR DEFINES
 */
#define AR_RTR_INQ_ERR_CLR_LCB_ERR_MASK                                 	0x0040000000000000ull
#define AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC7_MASK                          	0x0020000000000000ull
#define AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC6_MASK                          	0x0010000000000000ull
#define AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC5_MASK                          	0x0008000000000000ull
#define AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC4_MASK                          	0x0004000000000000ull
#define AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC3_MASK                          	0x0002000000000000ull
#define AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC2_MASK                          	0x0001000000000000ull
#define AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC1_MASK                          	0x0000800000000000ull
#define AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC0_MASK                          	0x0000400000000000ull
#define AR_RTR_INQ_ERR_CLR_COLBUF_MBE_ERR_MASK                          	0x0000200000000000ull
#define AR_RTR_INQ_ERR_CLR_COLBUF_SBE_ON_TAIL_MASK                      	0x0000100000000000ull
#define AR_RTR_INQ_ERR_CLR_COLBUF_SBE_ERR_MASK                          	0x0000080000000000ull
#define AR_RTR_INQ_ERR_CLR_COLBUF_CRC_ERR_MASK                          	0x0000040000000000ull
#define AR_RTR_INQ_ERR_CLR_COLBUF_MAX_PKT_ERR_MASK                      	0x0000020000000000ull
#define AR_RTR_INQ_ERR_CLR_COLBUF_UFLW_ERR_MASK                         	0x0000010000000000ull
#define AR_RTR_INQ_ERR_CLR_COLBUF_OFLW_ERR_MASK                         	0x0000008000000000ull
#define AR_RTR_INQ_ERR_CLR_SUBSWITCH_ERR_MASK                           	0x0000007f80000000ull
#define AR_RTR_INQ_ERR_CLR_LINK_ALIVE_TIMEOUT_ERR_MASK                  	0x0000000040000000ull
#define AR_RTR_INQ_ERR_CLR_LINK_ALIVE_CHANNEL_ERR_MASK                  	0x0000000020000000ull
#define AR_RTR_INQ_ERR_CLR_PRF_CNT_ROLLOVR_ERR_MASK                     	0x0000000010000000ull
#define AR_RTR_INQ_ERR_CLR_MBE_RTABLE_MASK                              	0x0000000004000000ull
#define AR_RTR_INQ_ERR_CLR_SBE_RTABLE_MASK                              	0x0000000002000000ull
#define AR_RTR_INQ_ERR_CLR_ROUTE_ERROR_MASK                             	0x0000000001000000ull
#define AR_RTR_INQ_ERR_CLR_PBE_VC_TABLE_MASK                            	0x0000000000800000ull
#define AR_RTR_INQ_ERR_CLR_PBE_RFIFO_DATA_MASK                          	0x0000000000400000ull
#define AR_RTR_INQ_ERR_CLR_PBE_RFIFO_COUNT_MASK                         	0x0000000000200000ull
#define AR_RTR_INQ_ERR_CLR_PBE_OFIFO_COUNT_MASK                         	0x0000000000100000ull
#define AR_RTR_INQ_ERR_CLR_PBE_DFIFO_COUNT_MASK                         	0x0000000000080000ull
#define AR_RTR_INQ_ERR_CLR_INCORRECT_ACCESS_DFIFO_MASK                  	0x0000000000040000ull
#define AR_RTR_INQ_ERR_CLR_UFLW_ERR_RFIFO_MASK                          	0x0000000000020000ull
#define AR_RTR_INQ_ERR_CLR_UFLW_ERR_OFIFO_MASK                          	0x0000000000010000ull
#define AR_RTR_INQ_ERR_CLR_UFLW_ERR_DFIFO_MASK                          	0x0000000000008000ull
#define AR_RTR_INQ_ERR_CLR_OFLW_ERR_RFIFO_MASK                          	0x0000000000004000ull
#define AR_RTR_INQ_ERR_CLR_OFLW_ERR_OFIFO_MASK                          	0x0000000000002000ull
#define AR_RTR_INQ_ERR_CLR_OFLW_ERR_DFIFO_MASK                          	0x0000000000001000ull
#define AR_RTR_INQ_ERR_CLR_ERR_RD_WRONG_VC_BLK_DAMQ_MASK                	0x0000000000000800ull
#define AR_RTR_INQ_ERR_CLR_ERR_DEALLOC_IDLE_BLK_DAMQ_MASK               	0x0000000000000400ull
#define AR_RTR_INQ_ERR_CLR_ERR_ALLOC_INUSE_BLK_DAMQ_MASK                	0x0000000000000200ull
#define AR_RTR_INQ_ERR_CLR_ERR_WR_NON_ALLOC_BLK_DAMQ_MASK               	0x0000000000000100ull
#define AR_RTR_INQ_ERR_CLR_ERR_RD_NON_ALLOC_BLK_DAMQ_MASK               	0x0000000000000080ull
#define AR_RTR_INQ_ERR_CLR_PBE_CNT_DAMQ_MASK                            	0x0000000000000040ull
#define AR_RTR_INQ_ERR_CLR_PBE_PTR_DAMQ_MASK                            	0x0000000000000020ull
#define AR_RTR_INQ_ERR_CLR_MBE_DAMQ_MASK                                	0x0000000000000010ull
#define AR_RTR_INQ_ERR_CLR_SBE_DAMQ_MASK                                	0x0000000000000008ull
#define AR_RTR_INQ_ERR_CLR_UFLW_ERR_DAMQ_MASK                           	0x0000000000000004ull
#define AR_RTR_INQ_ERR_CLR_OFLW_ERR_DAMQ_MASK                           	0x0000000000000002ull
#define AR_RTR_INQ_ERR_CLR_DIAG_ONLY_MASK                               	0x0000000000000001ull
#define AR_RTR_INQ_ERR_CLR_LCB_ERR_BP                                   	54
#define AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC7_BP                            	53
#define AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC6_BP                            	52
#define AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC5_BP                            	51
#define AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC4_BP                            	50
#define AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC3_BP                            	49
#define AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC2_BP                            	48
#define AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC1_BP                            	47
#define AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC0_BP                            	46
#define AR_RTR_INQ_ERR_CLR_COLBUF_MBE_ERR_BP                            	45
#define AR_RTR_INQ_ERR_CLR_COLBUF_SBE_ON_TAIL_BP                        	44
#define AR_RTR_INQ_ERR_CLR_COLBUF_SBE_ERR_BP                            	43
#define AR_RTR_INQ_ERR_CLR_COLBUF_CRC_ERR_BP                            	42
#define AR_RTR_INQ_ERR_CLR_COLBUF_MAX_PKT_ERR_BP                        	41
#define AR_RTR_INQ_ERR_CLR_COLBUF_UFLW_ERR_BP                           	40
#define AR_RTR_INQ_ERR_CLR_COLBUF_OFLW_ERR_BP                           	39
#define AR_RTR_INQ_ERR_CLR_SUBSWITCH_ERR_BP                             	31
#define AR_RTR_INQ_ERR_CLR_LINK_ALIVE_TIMEOUT_ERR_BP                    	30
#define AR_RTR_INQ_ERR_CLR_LINK_ALIVE_CHANNEL_ERR_BP                    	29
#define AR_RTR_INQ_ERR_CLR_PRF_CNT_ROLLOVR_ERR_BP                       	28
#define AR_RTR_INQ_ERR_CLR_MBE_RTABLE_BP                                	26
#define AR_RTR_INQ_ERR_CLR_SBE_RTABLE_BP                                	25
#define AR_RTR_INQ_ERR_CLR_ROUTE_ERROR_BP                               	24
#define AR_RTR_INQ_ERR_CLR_PBE_VC_TABLE_BP                              	23
#define AR_RTR_INQ_ERR_CLR_PBE_RFIFO_DATA_BP                            	22
#define AR_RTR_INQ_ERR_CLR_PBE_RFIFO_COUNT_BP                           	21
#define AR_RTR_INQ_ERR_CLR_PBE_OFIFO_COUNT_BP                           	20
#define AR_RTR_INQ_ERR_CLR_PBE_DFIFO_COUNT_BP                           	19
#define AR_RTR_INQ_ERR_CLR_INCORRECT_ACCESS_DFIFO_BP                    	18
#define AR_RTR_INQ_ERR_CLR_UFLW_ERR_RFIFO_BP                            	17
#define AR_RTR_INQ_ERR_CLR_UFLW_ERR_OFIFO_BP                            	16
#define AR_RTR_INQ_ERR_CLR_UFLW_ERR_DFIFO_BP                            	15
#define AR_RTR_INQ_ERR_CLR_OFLW_ERR_RFIFO_BP                            	14
#define AR_RTR_INQ_ERR_CLR_OFLW_ERR_OFIFO_BP                            	13
#define AR_RTR_INQ_ERR_CLR_OFLW_ERR_DFIFO_BP                            	12
#define AR_RTR_INQ_ERR_CLR_ERR_RD_WRONG_VC_BLK_DAMQ_BP                  	11
#define AR_RTR_INQ_ERR_CLR_ERR_DEALLOC_IDLE_BLK_DAMQ_BP                 	10
#define AR_RTR_INQ_ERR_CLR_ERR_ALLOC_INUSE_BLK_DAMQ_BP                  	9
#define AR_RTR_INQ_ERR_CLR_ERR_WR_NON_ALLOC_BLK_DAMQ_BP                 	8
#define AR_RTR_INQ_ERR_CLR_ERR_RD_NON_ALLOC_BLK_DAMQ_BP                 	7
#define AR_RTR_INQ_ERR_CLR_PBE_CNT_DAMQ_BP                              	6
#define AR_RTR_INQ_ERR_CLR_PBE_PTR_DAMQ_BP                              	5
#define AR_RTR_INQ_ERR_CLR_MBE_DAMQ_BP                                  	4
#define AR_RTR_INQ_ERR_CLR_SBE_DAMQ_BP                                  	3
#define AR_RTR_INQ_ERR_CLR_UFLW_ERR_DAMQ_BP                             	2
#define AR_RTR_INQ_ERR_CLR_OFLW_ERR_DAMQ_BP                             	1
#define AR_RTR_INQ_ERR_CLR_DIAG_ONLY_BP                                 	0
#define AR_RTR_INQ_ERR_CLR_LCB_ERR_QW                                   	0
#define AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC7_QW                            	0
#define AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC6_QW                            	0
#define AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC5_QW                            	0
#define AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC4_QW                            	0
#define AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC3_QW                            	0
#define AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC2_QW                            	0
#define AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC1_QW                            	0
#define AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC0_QW                            	0
#define AR_RTR_INQ_ERR_CLR_COLBUF_MBE_ERR_QW                            	0
#define AR_RTR_INQ_ERR_CLR_COLBUF_SBE_ON_TAIL_QW                        	0
#define AR_RTR_INQ_ERR_CLR_COLBUF_SBE_ERR_QW                            	0
#define AR_RTR_INQ_ERR_CLR_COLBUF_CRC_ERR_QW                            	0
#define AR_RTR_INQ_ERR_CLR_COLBUF_MAX_PKT_ERR_QW                        	0
#define AR_RTR_INQ_ERR_CLR_COLBUF_UFLW_ERR_QW                           	0
#define AR_RTR_INQ_ERR_CLR_COLBUF_OFLW_ERR_QW                           	0
#define AR_RTR_INQ_ERR_CLR_SUBSWITCH_ERR_QW                             	0
#define AR_RTR_INQ_ERR_CLR_LINK_ALIVE_TIMEOUT_ERR_QW                    	0
#define AR_RTR_INQ_ERR_CLR_LINK_ALIVE_CHANNEL_ERR_QW                    	0
#define AR_RTR_INQ_ERR_CLR_PRF_CNT_ROLLOVR_ERR_QW                       	0
#define AR_RTR_INQ_ERR_CLR_MBE_RTABLE_QW                                	0
#define AR_RTR_INQ_ERR_CLR_SBE_RTABLE_QW                                	0
#define AR_RTR_INQ_ERR_CLR_ROUTE_ERROR_QW                               	0
#define AR_RTR_INQ_ERR_CLR_PBE_VC_TABLE_QW                              	0
#define AR_RTR_INQ_ERR_CLR_PBE_RFIFO_DATA_QW                            	0
#define AR_RTR_INQ_ERR_CLR_PBE_RFIFO_COUNT_QW                           	0
#define AR_RTR_INQ_ERR_CLR_PBE_OFIFO_COUNT_QW                           	0
#define AR_RTR_INQ_ERR_CLR_PBE_DFIFO_COUNT_QW                           	0
#define AR_RTR_INQ_ERR_CLR_INCORRECT_ACCESS_DFIFO_QW                    	0
#define AR_RTR_INQ_ERR_CLR_UFLW_ERR_RFIFO_QW                            	0
#define AR_RTR_INQ_ERR_CLR_UFLW_ERR_OFIFO_QW                            	0
#define AR_RTR_INQ_ERR_CLR_UFLW_ERR_DFIFO_QW                            	0
#define AR_RTR_INQ_ERR_CLR_OFLW_ERR_RFIFO_QW                            	0
#define AR_RTR_INQ_ERR_CLR_OFLW_ERR_OFIFO_QW                            	0
#define AR_RTR_INQ_ERR_CLR_OFLW_ERR_DFIFO_QW                            	0
#define AR_RTR_INQ_ERR_CLR_ERR_RD_WRONG_VC_BLK_DAMQ_QW                  	0
#define AR_RTR_INQ_ERR_CLR_ERR_DEALLOC_IDLE_BLK_DAMQ_QW                 	0
#define AR_RTR_INQ_ERR_CLR_ERR_ALLOC_INUSE_BLK_DAMQ_QW                  	0
#define AR_RTR_INQ_ERR_CLR_ERR_WR_NON_ALLOC_BLK_DAMQ_QW                 	0
#define AR_RTR_INQ_ERR_CLR_ERR_RD_NON_ALLOC_BLK_DAMQ_QW                 	0
#define AR_RTR_INQ_ERR_CLR_PBE_CNT_DAMQ_QW                              	0
#define AR_RTR_INQ_ERR_CLR_PBE_PTR_DAMQ_QW                              	0
#define AR_RTR_INQ_ERR_CLR_MBE_DAMQ_QW                                  	0
#define AR_RTR_INQ_ERR_CLR_SBE_DAMQ_QW                                  	0
#define AR_RTR_INQ_ERR_CLR_UFLW_ERR_DAMQ_QW                             	0
#define AR_RTR_INQ_ERR_CLR_OFLW_ERR_DAMQ_QW                             	0
#define AR_RTR_INQ_ERR_CLR_DIAG_ONLY_QW                                 	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_ERR_HSS_MSK DEFINES
 */
#define AR_RTR_INQ_ERR_HSS_MSK_LCB_ERR_MASK                             	0x0040000000000000ull
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC7_MASK                      	0x0020000000000000ull
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC6_MASK                      	0x0010000000000000ull
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC5_MASK                      	0x0008000000000000ull
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC4_MASK                      	0x0004000000000000ull
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC3_MASK                      	0x0002000000000000ull
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC2_MASK                      	0x0001000000000000ull
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC1_MASK                      	0x0000800000000000ull
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC0_MASK                      	0x0000400000000000ull
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_MBE_ERR_MASK                      	0x0000200000000000ull
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_SBE_ON_TAIL_MASK                  	0x0000100000000000ull
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_SBE_ERR_MASK                      	0x0000080000000000ull
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_CRC_ERR_MASK                      	0x0000040000000000ull
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_MAX_PKT_ERR_MASK                  	0x0000020000000000ull
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_UFLW_ERR_MASK                     	0x0000010000000000ull
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_OFLW_ERR_MASK                     	0x0000008000000000ull
#define AR_RTR_INQ_ERR_HSS_MSK_SUBSWITCH_ERR_MASK                       	0x0000007f80000000ull
#define AR_RTR_INQ_ERR_HSS_MSK_LINK_ALIVE_TIMEOUT_ERR_MASK              	0x0000000040000000ull
#define AR_RTR_INQ_ERR_HSS_MSK_LINK_ALIVE_CHANNEL_ERR_MASK              	0x0000000020000000ull
#define AR_RTR_INQ_ERR_HSS_MSK_PRF_CNT_ROLLOVR_ERR_MASK                 	0x0000000010000000ull
#define AR_RTR_INQ_ERR_HSS_MSK_MBE_RTABLE_MASK                          	0x0000000004000000ull
#define AR_RTR_INQ_ERR_HSS_MSK_SBE_RTABLE_MASK                          	0x0000000002000000ull
#define AR_RTR_INQ_ERR_HSS_MSK_ROUTE_ERROR_MASK                         	0x0000000001000000ull
#define AR_RTR_INQ_ERR_HSS_MSK_PBE_VC_TABLE_MASK                        	0x0000000000800000ull
#define AR_RTR_INQ_ERR_HSS_MSK_PBE_RFIFO_DATA_MASK                      	0x0000000000400000ull
#define AR_RTR_INQ_ERR_HSS_MSK_PBE_RFIFO_COUNT_MASK                     	0x0000000000200000ull
#define AR_RTR_INQ_ERR_HSS_MSK_PBE_OFIFO_COUNT_MASK                     	0x0000000000100000ull
#define AR_RTR_INQ_ERR_HSS_MSK_PBE_DFIFO_COUNT_MASK                     	0x0000000000080000ull
#define AR_RTR_INQ_ERR_HSS_MSK_INCORRECT_ACCESS_DFIFO_MASK              	0x0000000000040000ull
#define AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_RFIFO_MASK                      	0x0000000000020000ull
#define AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_OFIFO_MASK                      	0x0000000000010000ull
#define AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_DFIFO_MASK                      	0x0000000000008000ull
#define AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_RFIFO_MASK                      	0x0000000000004000ull
#define AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_OFIFO_MASK                      	0x0000000000002000ull
#define AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_DFIFO_MASK                      	0x0000000000001000ull
#define AR_RTR_INQ_ERR_HSS_MSK_ERR_RD_WRONG_VC_BLK_DAMQ_MASK            	0x0000000000000800ull
#define AR_RTR_INQ_ERR_HSS_MSK_ERR_DEALLOC_IDLE_BLK_DAMQ_MASK           	0x0000000000000400ull
#define AR_RTR_INQ_ERR_HSS_MSK_ERR_ALLOC_INUSE_BLK_DAMQ_MASK            	0x0000000000000200ull
#define AR_RTR_INQ_ERR_HSS_MSK_ERR_WR_NON_ALLOC_BLK_DAMQ_MASK           	0x0000000000000100ull
#define AR_RTR_INQ_ERR_HSS_MSK_ERR_RD_NON_ALLOC_BLK_DAMQ_MASK           	0x0000000000000080ull
#define AR_RTR_INQ_ERR_HSS_MSK_PBE_CNT_DAMQ_MASK                        	0x0000000000000040ull
#define AR_RTR_INQ_ERR_HSS_MSK_PBE_PTR_DAMQ_MASK                        	0x0000000000000020ull
#define AR_RTR_INQ_ERR_HSS_MSK_MBE_DAMQ_MASK                            	0x0000000000000010ull
#define AR_RTR_INQ_ERR_HSS_MSK_SBE_DAMQ_MASK                            	0x0000000000000008ull
#define AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_DAMQ_MASK                       	0x0000000000000004ull
#define AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_DAMQ_MASK                       	0x0000000000000002ull
#define AR_RTR_INQ_ERR_HSS_MSK_DIAG_ONLY_MASK                           	0x0000000000000001ull
#define AR_RTR_INQ_ERR_HSS_MSK_LCB_ERR_BP                               	54
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC7_BP                        	53
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC6_BP                        	52
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC5_BP                        	51
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC4_BP                        	50
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC3_BP                        	49
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC2_BP                        	48
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC1_BP                        	47
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC0_BP                        	46
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_MBE_ERR_BP                        	45
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_SBE_ON_TAIL_BP                    	44
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_SBE_ERR_BP                        	43
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_CRC_ERR_BP                        	42
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_MAX_PKT_ERR_BP                    	41
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_UFLW_ERR_BP                       	40
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_OFLW_ERR_BP                       	39
#define AR_RTR_INQ_ERR_HSS_MSK_SUBSWITCH_ERR_BP                         	31
#define AR_RTR_INQ_ERR_HSS_MSK_LINK_ALIVE_TIMEOUT_ERR_BP                	30
#define AR_RTR_INQ_ERR_HSS_MSK_LINK_ALIVE_CHANNEL_ERR_BP                	29
#define AR_RTR_INQ_ERR_HSS_MSK_PRF_CNT_ROLLOVR_ERR_BP                   	28
#define AR_RTR_INQ_ERR_HSS_MSK_MBE_RTABLE_BP                            	26
#define AR_RTR_INQ_ERR_HSS_MSK_SBE_RTABLE_BP                            	25
#define AR_RTR_INQ_ERR_HSS_MSK_ROUTE_ERROR_BP                           	24
#define AR_RTR_INQ_ERR_HSS_MSK_PBE_VC_TABLE_BP                          	23
#define AR_RTR_INQ_ERR_HSS_MSK_PBE_RFIFO_DATA_BP                        	22
#define AR_RTR_INQ_ERR_HSS_MSK_PBE_RFIFO_COUNT_BP                       	21
#define AR_RTR_INQ_ERR_HSS_MSK_PBE_OFIFO_COUNT_BP                       	20
#define AR_RTR_INQ_ERR_HSS_MSK_PBE_DFIFO_COUNT_BP                       	19
#define AR_RTR_INQ_ERR_HSS_MSK_INCORRECT_ACCESS_DFIFO_BP                	18
#define AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_RFIFO_BP                        	17
#define AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_OFIFO_BP                        	16
#define AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_DFIFO_BP                        	15
#define AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_RFIFO_BP                        	14
#define AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_OFIFO_BP                        	13
#define AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_DFIFO_BP                        	12
#define AR_RTR_INQ_ERR_HSS_MSK_ERR_RD_WRONG_VC_BLK_DAMQ_BP              	11
#define AR_RTR_INQ_ERR_HSS_MSK_ERR_DEALLOC_IDLE_BLK_DAMQ_BP             	10
#define AR_RTR_INQ_ERR_HSS_MSK_ERR_ALLOC_INUSE_BLK_DAMQ_BP              	9
#define AR_RTR_INQ_ERR_HSS_MSK_ERR_WR_NON_ALLOC_BLK_DAMQ_BP             	8
#define AR_RTR_INQ_ERR_HSS_MSK_ERR_RD_NON_ALLOC_BLK_DAMQ_BP             	7
#define AR_RTR_INQ_ERR_HSS_MSK_PBE_CNT_DAMQ_BP                          	6
#define AR_RTR_INQ_ERR_HSS_MSK_PBE_PTR_DAMQ_BP                          	5
#define AR_RTR_INQ_ERR_HSS_MSK_MBE_DAMQ_BP                              	4
#define AR_RTR_INQ_ERR_HSS_MSK_SBE_DAMQ_BP                              	3
#define AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_DAMQ_BP                         	2
#define AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_DAMQ_BP                         	1
#define AR_RTR_INQ_ERR_HSS_MSK_DIAG_ONLY_BP                             	0
#define AR_RTR_INQ_ERR_HSS_MSK_LCB_ERR_QW                               	0
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC7_QW                        	0
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC6_QW                        	0
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC5_QW                        	0
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC4_QW                        	0
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC3_QW                        	0
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC2_QW                        	0
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC1_QW                        	0
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC0_QW                        	0
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_MBE_ERR_QW                        	0
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_SBE_ON_TAIL_QW                    	0
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_SBE_ERR_QW                        	0
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_CRC_ERR_QW                        	0
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_MAX_PKT_ERR_QW                    	0
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_UFLW_ERR_QW                       	0
#define AR_RTR_INQ_ERR_HSS_MSK_COLBUF_OFLW_ERR_QW                       	0
#define AR_RTR_INQ_ERR_HSS_MSK_SUBSWITCH_ERR_QW                         	0
#define AR_RTR_INQ_ERR_HSS_MSK_LINK_ALIVE_TIMEOUT_ERR_QW                	0
#define AR_RTR_INQ_ERR_HSS_MSK_LINK_ALIVE_CHANNEL_ERR_QW                	0
#define AR_RTR_INQ_ERR_HSS_MSK_PRF_CNT_ROLLOVR_ERR_QW                   	0
#define AR_RTR_INQ_ERR_HSS_MSK_MBE_RTABLE_QW                            	0
#define AR_RTR_INQ_ERR_HSS_MSK_SBE_RTABLE_QW                            	0
#define AR_RTR_INQ_ERR_HSS_MSK_ROUTE_ERROR_QW                           	0
#define AR_RTR_INQ_ERR_HSS_MSK_PBE_VC_TABLE_QW                          	0
#define AR_RTR_INQ_ERR_HSS_MSK_PBE_RFIFO_DATA_QW                        	0
#define AR_RTR_INQ_ERR_HSS_MSK_PBE_RFIFO_COUNT_QW                       	0
#define AR_RTR_INQ_ERR_HSS_MSK_PBE_OFIFO_COUNT_QW                       	0
#define AR_RTR_INQ_ERR_HSS_MSK_PBE_DFIFO_COUNT_QW                       	0
#define AR_RTR_INQ_ERR_HSS_MSK_INCORRECT_ACCESS_DFIFO_QW                	0
#define AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_RFIFO_QW                        	0
#define AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_OFIFO_QW                        	0
#define AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_DFIFO_QW                        	0
#define AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_RFIFO_QW                        	0
#define AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_OFIFO_QW                        	0
#define AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_DFIFO_QW                        	0
#define AR_RTR_INQ_ERR_HSS_MSK_ERR_RD_WRONG_VC_BLK_DAMQ_QW              	0
#define AR_RTR_INQ_ERR_HSS_MSK_ERR_DEALLOC_IDLE_BLK_DAMQ_QW             	0
#define AR_RTR_INQ_ERR_HSS_MSK_ERR_ALLOC_INUSE_BLK_DAMQ_QW              	0
#define AR_RTR_INQ_ERR_HSS_MSK_ERR_WR_NON_ALLOC_BLK_DAMQ_QW             	0
#define AR_RTR_INQ_ERR_HSS_MSK_ERR_RD_NON_ALLOC_BLK_DAMQ_QW             	0
#define AR_RTR_INQ_ERR_HSS_MSK_PBE_CNT_DAMQ_QW                          	0
#define AR_RTR_INQ_ERR_HSS_MSK_PBE_PTR_DAMQ_QW                          	0
#define AR_RTR_INQ_ERR_HSS_MSK_MBE_DAMQ_QW                              	0
#define AR_RTR_INQ_ERR_HSS_MSK_SBE_DAMQ_QW                              	0
#define AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_DAMQ_QW                         	0
#define AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_DAMQ_QW                         	0
#define AR_RTR_INQ_ERR_HSS_MSK_DIAG_ONLY_QW                             	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_ERR_FIRST_FLG DEFINES
 */
#define AR_RTR_INQ_ERR_FIRST_FLG_LCB_ERR_MASK                           	0x0040000000000000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC7_MASK                    	0x0020000000000000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC6_MASK                    	0x0010000000000000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC5_MASK                    	0x0008000000000000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC4_MASK                    	0x0004000000000000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC3_MASK                    	0x0002000000000000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC2_MASK                    	0x0001000000000000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC1_MASK                    	0x0000800000000000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC0_MASK                    	0x0000400000000000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_MBE_ERR_MASK                    	0x0000200000000000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_SBE_ON_TAIL_MASK                	0x0000100000000000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_SBE_ERR_MASK                    	0x0000080000000000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_CRC_ERR_MASK                    	0x0000040000000000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_MAX_PKT_ERR_MASK                	0x0000020000000000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_UFLW_ERR_MASK                   	0x0000010000000000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_OFLW_ERR_MASK                   	0x0000008000000000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_SUBSWITCH_ERR_MASK                     	0x0000007f80000000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_LINK_ALIVE_TIMEOUT_ERR_MASK            	0x0000000040000000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_LINK_ALIVE_CHANNEL_ERR_MASK            	0x0000000020000000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_PRF_CNT_ROLLOVR_ERR_MASK               	0x0000000010000000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_MBE_RTABLE_MASK                        	0x0000000004000000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_SBE_RTABLE_MASK                        	0x0000000002000000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_ROUTE_ERROR_MASK                       	0x0000000001000000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_PBE_VC_TABLE_MASK                      	0x0000000000800000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_PBE_RFIFO_DATA_MASK                    	0x0000000000400000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_PBE_RFIFO_COUNT_MASK                   	0x0000000000200000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_PBE_OFIFO_COUNT_MASK                   	0x0000000000100000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_PBE_DFIFO_COUNT_MASK                   	0x0000000000080000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_INCORRECT_ACCESS_DFIFO_MASK            	0x0000000000040000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_RFIFO_MASK                    	0x0000000000020000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_OFIFO_MASK                    	0x0000000000010000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_DFIFO_MASK                    	0x0000000000008000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_RFIFO_MASK                    	0x0000000000004000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_OFIFO_MASK                    	0x0000000000002000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_DFIFO_MASK                    	0x0000000000001000ull
#define AR_RTR_INQ_ERR_FIRST_FLG_ERR_RD_WRONG_VC_BLK_DAMQ_MASK          	0x0000000000000800ull
#define AR_RTR_INQ_ERR_FIRST_FLG_ERR_DEALLOC_IDLE_BLK_DAMQ_MASK         	0x0000000000000400ull
#define AR_RTR_INQ_ERR_FIRST_FLG_ERR_ALLOC_INUSE_BLK_DAMQ_MASK          	0x0000000000000200ull
#define AR_RTR_INQ_ERR_FIRST_FLG_ERR_WR_NON_ALLOC_BLK_DAMQ_MASK         	0x0000000000000100ull
#define AR_RTR_INQ_ERR_FIRST_FLG_ERR_RD_NON_ALLOC_BLK_DAMQ_MASK         	0x0000000000000080ull
#define AR_RTR_INQ_ERR_FIRST_FLG_PBE_CNT_DAMQ_MASK                      	0x0000000000000040ull
#define AR_RTR_INQ_ERR_FIRST_FLG_PBE_PTR_DAMQ_MASK                      	0x0000000000000020ull
#define AR_RTR_INQ_ERR_FIRST_FLG_MBE_DAMQ_MASK                          	0x0000000000000010ull
#define AR_RTR_INQ_ERR_FIRST_FLG_SBE_DAMQ_MASK                          	0x0000000000000008ull
#define AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_DAMQ_MASK                     	0x0000000000000004ull
#define AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_DAMQ_MASK                     	0x0000000000000002ull
#define AR_RTR_INQ_ERR_FIRST_FLG_DIAG_ONLY_MASK                         	0x0000000000000001ull
#define AR_RTR_INQ_ERR_FIRST_FLG_LCB_ERR_BP                             	54
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC7_BP                      	53
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC6_BP                      	52
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC5_BP                      	51
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC4_BP                      	50
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC3_BP                      	49
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC2_BP                      	48
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC1_BP                      	47
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC0_BP                      	46
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_MBE_ERR_BP                      	45
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_SBE_ON_TAIL_BP                  	44
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_SBE_ERR_BP                      	43
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_CRC_ERR_BP                      	42
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_MAX_PKT_ERR_BP                  	41
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_UFLW_ERR_BP                     	40
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_OFLW_ERR_BP                     	39
#define AR_RTR_INQ_ERR_FIRST_FLG_SUBSWITCH_ERR_BP                       	31
#define AR_RTR_INQ_ERR_FIRST_FLG_LINK_ALIVE_TIMEOUT_ERR_BP              	30
#define AR_RTR_INQ_ERR_FIRST_FLG_LINK_ALIVE_CHANNEL_ERR_BP              	29
#define AR_RTR_INQ_ERR_FIRST_FLG_PRF_CNT_ROLLOVR_ERR_BP                 	28
#define AR_RTR_INQ_ERR_FIRST_FLG_MBE_RTABLE_BP                          	26
#define AR_RTR_INQ_ERR_FIRST_FLG_SBE_RTABLE_BP                          	25
#define AR_RTR_INQ_ERR_FIRST_FLG_ROUTE_ERROR_BP                         	24
#define AR_RTR_INQ_ERR_FIRST_FLG_PBE_VC_TABLE_BP                        	23
#define AR_RTR_INQ_ERR_FIRST_FLG_PBE_RFIFO_DATA_BP                      	22
#define AR_RTR_INQ_ERR_FIRST_FLG_PBE_RFIFO_COUNT_BP                     	21
#define AR_RTR_INQ_ERR_FIRST_FLG_PBE_OFIFO_COUNT_BP                     	20
#define AR_RTR_INQ_ERR_FIRST_FLG_PBE_DFIFO_COUNT_BP                     	19
#define AR_RTR_INQ_ERR_FIRST_FLG_INCORRECT_ACCESS_DFIFO_BP              	18
#define AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_RFIFO_BP                      	17
#define AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_OFIFO_BP                      	16
#define AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_DFIFO_BP                      	15
#define AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_RFIFO_BP                      	14
#define AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_OFIFO_BP                      	13
#define AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_DFIFO_BP                      	12
#define AR_RTR_INQ_ERR_FIRST_FLG_ERR_RD_WRONG_VC_BLK_DAMQ_BP            	11
#define AR_RTR_INQ_ERR_FIRST_FLG_ERR_DEALLOC_IDLE_BLK_DAMQ_BP           	10
#define AR_RTR_INQ_ERR_FIRST_FLG_ERR_ALLOC_INUSE_BLK_DAMQ_BP            	9
#define AR_RTR_INQ_ERR_FIRST_FLG_ERR_WR_NON_ALLOC_BLK_DAMQ_BP           	8
#define AR_RTR_INQ_ERR_FIRST_FLG_ERR_RD_NON_ALLOC_BLK_DAMQ_BP           	7
#define AR_RTR_INQ_ERR_FIRST_FLG_PBE_CNT_DAMQ_BP                        	6
#define AR_RTR_INQ_ERR_FIRST_FLG_PBE_PTR_DAMQ_BP                        	5
#define AR_RTR_INQ_ERR_FIRST_FLG_MBE_DAMQ_BP                            	4
#define AR_RTR_INQ_ERR_FIRST_FLG_SBE_DAMQ_BP                            	3
#define AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_DAMQ_BP                       	2
#define AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_DAMQ_BP                       	1
#define AR_RTR_INQ_ERR_FIRST_FLG_DIAG_ONLY_BP                           	0
#define AR_RTR_INQ_ERR_FIRST_FLG_LCB_ERR_QW                             	0
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC7_QW                      	0
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC6_QW                      	0
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC5_QW                      	0
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC4_QW                      	0
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC3_QW                      	0
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC2_QW                      	0
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC1_QW                      	0
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC0_QW                      	0
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_MBE_ERR_QW                      	0
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_SBE_ON_TAIL_QW                  	0
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_SBE_ERR_QW                      	0
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_CRC_ERR_QW                      	0
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_MAX_PKT_ERR_QW                  	0
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_UFLW_ERR_QW                     	0
#define AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_OFLW_ERR_QW                     	0
#define AR_RTR_INQ_ERR_FIRST_FLG_SUBSWITCH_ERR_QW                       	0
#define AR_RTR_INQ_ERR_FIRST_FLG_LINK_ALIVE_TIMEOUT_ERR_QW              	0
#define AR_RTR_INQ_ERR_FIRST_FLG_LINK_ALIVE_CHANNEL_ERR_QW              	0
#define AR_RTR_INQ_ERR_FIRST_FLG_PRF_CNT_ROLLOVR_ERR_QW                 	0
#define AR_RTR_INQ_ERR_FIRST_FLG_MBE_RTABLE_QW                          	0
#define AR_RTR_INQ_ERR_FIRST_FLG_SBE_RTABLE_QW                          	0
#define AR_RTR_INQ_ERR_FIRST_FLG_ROUTE_ERROR_QW                         	0
#define AR_RTR_INQ_ERR_FIRST_FLG_PBE_VC_TABLE_QW                        	0
#define AR_RTR_INQ_ERR_FIRST_FLG_PBE_RFIFO_DATA_QW                      	0
#define AR_RTR_INQ_ERR_FIRST_FLG_PBE_RFIFO_COUNT_QW                     	0
#define AR_RTR_INQ_ERR_FIRST_FLG_PBE_OFIFO_COUNT_QW                     	0
#define AR_RTR_INQ_ERR_FIRST_FLG_PBE_DFIFO_COUNT_QW                     	0
#define AR_RTR_INQ_ERR_FIRST_FLG_INCORRECT_ACCESS_DFIFO_QW              	0
#define AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_RFIFO_QW                      	0
#define AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_OFIFO_QW                      	0
#define AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_DFIFO_QW                      	0
#define AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_RFIFO_QW                      	0
#define AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_OFIFO_QW                      	0
#define AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_DFIFO_QW                      	0
#define AR_RTR_INQ_ERR_FIRST_FLG_ERR_RD_WRONG_VC_BLK_DAMQ_QW            	0
#define AR_RTR_INQ_ERR_FIRST_FLG_ERR_DEALLOC_IDLE_BLK_DAMQ_QW           	0
#define AR_RTR_INQ_ERR_FIRST_FLG_ERR_ALLOC_INUSE_BLK_DAMQ_QW            	0
#define AR_RTR_INQ_ERR_FIRST_FLG_ERR_WR_NON_ALLOC_BLK_DAMQ_QW           	0
#define AR_RTR_INQ_ERR_FIRST_FLG_ERR_RD_NON_ALLOC_BLK_DAMQ_QW           	0
#define AR_RTR_INQ_ERR_FIRST_FLG_PBE_CNT_DAMQ_QW                        	0
#define AR_RTR_INQ_ERR_FIRST_FLG_PBE_PTR_DAMQ_QW                        	0
#define AR_RTR_INQ_ERR_FIRST_FLG_MBE_DAMQ_QW                            	0
#define AR_RTR_INQ_ERR_FIRST_FLG_SBE_DAMQ_QW                            	0
#define AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_DAMQ_QW                       	0
#define AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_DAMQ_QW                       	0
#define AR_RTR_INQ_ERR_FIRST_FLG_DIAG_ONLY_QW                           	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_DBG_ERRINJ_RTABLE DEFINES
 */
#define AR_RTR_INQ_DBG_ERRINJ_RTABLE_ADDRESS_MASK                       	0x000000ff00000000ull
#define AR_RTR_INQ_DBG_ERRINJ_RTABLE_CHECKBYTE_MASK                     	0x0000000000ff0000ull
#define AR_RTR_INQ_DBG_ERRINJ_RTABLE_RAMSELECT_MASK                     	0x00000000000001f0ull
#define AR_RTR_INQ_DBG_ERRINJ_RTABLE_TRIGGERED_MASK                     	0x0000000000000008ull
#define AR_RTR_INQ_DBG_ERRINJ_RTABLE_MODE_MASK                          	0x0000000000000006ull
#define AR_RTR_INQ_DBG_ERRINJ_RTABLE_ENABLE_MASK                        	0x0000000000000001ull
#define AR_RTR_INQ_DBG_ERRINJ_RTABLE_ADDRESS_BP                         	32
#define AR_RTR_INQ_DBG_ERRINJ_RTABLE_CHECKBYTE_BP                       	16
#define AR_RTR_INQ_DBG_ERRINJ_RTABLE_RAMSELECT_BP                       	4
#define AR_RTR_INQ_DBG_ERRINJ_RTABLE_TRIGGERED_BP                       	3
#define AR_RTR_INQ_DBG_ERRINJ_RTABLE_MODE_BP                            	1
#define AR_RTR_INQ_DBG_ERRINJ_RTABLE_ENABLE_BP                          	0
#define AR_RTR_INQ_DBG_ERRINJ_RTABLE_ADDRESS_QW                         	0
#define AR_RTR_INQ_DBG_ERRINJ_RTABLE_CHECKBYTE_QW                       	0
#define AR_RTR_INQ_DBG_ERRINJ_RTABLE_RAMSELECT_QW                       	0
#define AR_RTR_INQ_DBG_ERRINJ_RTABLE_TRIGGERED_QW                       	0
#define AR_RTR_INQ_DBG_ERRINJ_RTABLE_MODE_QW                            	0
#define AR_RTR_INQ_DBG_ERRINJ_RTABLE_ENABLE_QW                          	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_ERR_INFO_RTABLE DEFINES
 */
#define AR_RTR_INQ_ERR_INFO_RTABLE_MBE_RAM_NUM_MASK                     	0x0000038000000000ull
#define AR_RTR_INQ_ERR_INFO_RTABLE_MBE_ADDRESS_MASK                     	0x0000007f80000000ull
#define AR_RTR_INQ_ERR_INFO_RTABLE_MBE_SYNDROME_MASK                    	0x000000007f800000ull
#define AR_RTR_INQ_ERR_INFO_RTABLE_SBE_RAM_NUM_MASK                     	0x0000000000700000ull
#define AR_RTR_INQ_ERR_INFO_RTABLE_SBE_ADDRESS_MASK                     	0x00000000000ff000ull
#define AR_RTR_INQ_ERR_INFO_RTABLE_SBE_SYNDROME_MASK                    	0x0000000000000ff0ull
#define AR_RTR_INQ_ERR_INFO_RTABLE_MMR_DETECTED_MBE_MASK                	0x0000000000000008ull
#define AR_RTR_INQ_ERR_INFO_RTABLE_MMR_DETECTED_SBE_MASK                	0x0000000000000004ull
#define AR_RTR_INQ_ERR_INFO_RTABLE_MBE_RAM_NUM_BP                       	39
#define AR_RTR_INQ_ERR_INFO_RTABLE_MBE_ADDRESS_BP                       	31
#define AR_RTR_INQ_ERR_INFO_RTABLE_MBE_SYNDROME_BP                      	23
#define AR_RTR_INQ_ERR_INFO_RTABLE_SBE_RAM_NUM_BP                       	20
#define AR_RTR_INQ_ERR_INFO_RTABLE_SBE_ADDRESS_BP                       	12
#define AR_RTR_INQ_ERR_INFO_RTABLE_SBE_SYNDROME_BP                      	4
#define AR_RTR_INQ_ERR_INFO_RTABLE_MMR_DETECTED_MBE_BP                  	3
#define AR_RTR_INQ_ERR_INFO_RTABLE_MMR_DETECTED_SBE_BP                  	2
#define AR_RTR_INQ_ERR_INFO_RTABLE_MBE_RAM_NUM_QW                       	0
#define AR_RTR_INQ_ERR_INFO_RTABLE_MBE_ADDRESS_QW                       	0
#define AR_RTR_INQ_ERR_INFO_RTABLE_MBE_SYNDROME_QW                      	0
#define AR_RTR_INQ_ERR_INFO_RTABLE_SBE_RAM_NUM_QW                       	0
#define AR_RTR_INQ_ERR_INFO_RTABLE_SBE_ADDRESS_QW                       	0
#define AR_RTR_INQ_ERR_INFO_RTABLE_SBE_SYNDROME_QW                      	0
#define AR_RTR_INQ_ERR_INFO_RTABLE_MMR_DETECTED_MBE_QW                  	0
#define AR_RTR_INQ_ERR_INFO_RTABLE_MMR_DETECTED_SBE_QW                  	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_ERR_INFO_CNT_SBE_RTABLE DEFINES
 */
#define AR_RTR_INQ_ERR_INFO_CNT_SBE_RTABLE_SBE_COUNT_MASK               	0xffffffffffffffffull
#define AR_RTR_INQ_ERR_INFO_CNT_SBE_RTABLE_SBE_COUNT_BP                 	0
#define AR_RTR_INQ_ERR_INFO_CNT_SBE_RTABLE_SBE_COUNT_QW                 	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_ERR_INFO_CNT_MBE_RTABLE DEFINES
 */
#define AR_RTR_INQ_ERR_INFO_CNT_MBE_RTABLE_MBE_COUNT_MASK               	0xffffffffffffffffull
#define AR_RTR_INQ_ERR_INFO_CNT_MBE_RTABLE_MBE_COUNT_BP                 	0
#define AR_RTR_INQ_ERR_INFO_CNT_MBE_RTABLE_MBE_COUNT_QW                 	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_ERR_INFO_ROUTING DEFINES
 */
#define AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_ERR_TYPE_MASK                 	0xf800000000000000ull
#define AR_RTR_INQ_ERR_INFO_ROUTING_RTABLE_ADDRESS_MASK                 	0x07f8000000000000ull
#define AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_TABLE_MASK                    	0x0007000000000000ull
#define AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_HEAD_MASK                     	0x0000ffffffffffffull
#define AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_ERR_TYPE_BP                   	59
#define AR_RTR_INQ_ERR_INFO_ROUTING_RTABLE_ADDRESS_BP                   	51
#define AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_TABLE_BP                      	48
#define AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_HEAD_BP                       	0
#define AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_ERR_TYPE_QW                   	0
#define AR_RTR_INQ_ERR_INFO_ROUTING_RTABLE_ADDRESS_QW                   	0
#define AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_TABLE_QW                      	0
#define AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_HEAD_QW                       	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_ERR_INFO_DAMQ DEFINES
 */
#define AR_RTR_INQ_ERR_INFO_DAMQ_VC_WITH_ERR_MASK                       	0x0000380000000000ull
#define AR_RTR_INQ_ERR_INFO_DAMQ_HEADER_MBE_MASK                        	0x0000040000000000ull
#define AR_RTR_INQ_ERR_INFO_DAMQ_MBE_VC_MASK                            	0x0000038000000000ull
#define AR_RTR_INQ_ERR_INFO_DAMQ_SBE_VC_MASK                            	0x0000007000000000ull
#define AR_RTR_INQ_ERR_INFO_DAMQ_MBE_RAM_NUM_MASK                       	0x0000000c00000000ull
#define AR_RTR_INQ_ERR_INFO_DAMQ_MBE_ADDRESS_MASK                       	0x00000003fc000000ull
#define AR_RTR_INQ_ERR_INFO_DAMQ_MBE_SYNDROME_MASK                      	0x0000000003f80000ull
#define AR_RTR_INQ_ERR_INFO_DAMQ_SBE_RAM_NUM_MASK                       	0x0000000000060000ull
#define AR_RTR_INQ_ERR_INFO_DAMQ_SBE_ADDRESS_MASK                       	0x000000000001fe00ull
#define AR_RTR_INQ_ERR_INFO_DAMQ_SBE_SYNDROME_MASK                      	0x00000000000001fcull
#define AR_RTR_INQ_ERR_INFO_DAMQ_MMR_DETECTED_MBE_MASK                  	0x0000000000000002ull
#define AR_RTR_INQ_ERR_INFO_DAMQ_MMR_DETECTED_SBE_MASK                  	0x0000000000000001ull
#define AR_RTR_INQ_ERR_INFO_DAMQ_VC_WITH_ERR_BP                         	43
#define AR_RTR_INQ_ERR_INFO_DAMQ_HEADER_MBE_BP                          	42
#define AR_RTR_INQ_ERR_INFO_DAMQ_MBE_VC_BP                              	39
#define AR_RTR_INQ_ERR_INFO_DAMQ_SBE_VC_BP                              	36
#define AR_RTR_INQ_ERR_INFO_DAMQ_MBE_RAM_NUM_BP                         	34
#define AR_RTR_INQ_ERR_INFO_DAMQ_MBE_ADDRESS_BP                         	26
#define AR_RTR_INQ_ERR_INFO_DAMQ_MBE_SYNDROME_BP                        	19
#define AR_RTR_INQ_ERR_INFO_DAMQ_SBE_RAM_NUM_BP                         	17
#define AR_RTR_INQ_ERR_INFO_DAMQ_SBE_ADDRESS_BP                         	9
#define AR_RTR_INQ_ERR_INFO_DAMQ_SBE_SYNDROME_BP                        	2
#define AR_RTR_INQ_ERR_INFO_DAMQ_MMR_DETECTED_MBE_BP                    	1
#define AR_RTR_INQ_ERR_INFO_DAMQ_MMR_DETECTED_SBE_BP                    	0
#define AR_RTR_INQ_ERR_INFO_DAMQ_VC_WITH_ERR_QW                         	0
#define AR_RTR_INQ_ERR_INFO_DAMQ_HEADER_MBE_QW                          	0
#define AR_RTR_INQ_ERR_INFO_DAMQ_MBE_VC_QW                              	0
#define AR_RTR_INQ_ERR_INFO_DAMQ_SBE_VC_QW                              	0
#define AR_RTR_INQ_ERR_INFO_DAMQ_MBE_RAM_NUM_QW                         	0
#define AR_RTR_INQ_ERR_INFO_DAMQ_MBE_ADDRESS_QW                         	0
#define AR_RTR_INQ_ERR_INFO_DAMQ_MBE_SYNDROME_QW                        	0
#define AR_RTR_INQ_ERR_INFO_DAMQ_SBE_RAM_NUM_QW                         	0
#define AR_RTR_INQ_ERR_INFO_DAMQ_SBE_ADDRESS_QW                         	0
#define AR_RTR_INQ_ERR_INFO_DAMQ_SBE_SYNDROME_QW                        	0
#define AR_RTR_INQ_ERR_INFO_DAMQ_MMR_DETECTED_MBE_QW                    	0
#define AR_RTR_INQ_ERR_INFO_DAMQ_MMR_DETECTED_SBE_QW                    	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_ERR_INFO_CNT_SBE_DAMQ DEFINES
 */
#define AR_RTR_INQ_ERR_INFO_CNT_SBE_DAMQ_SBE_COUNT_MASK                 	0xffffffffffffffffull
#define AR_RTR_INQ_ERR_INFO_CNT_SBE_DAMQ_SBE_COUNT_BP                   	0
#define AR_RTR_INQ_ERR_INFO_CNT_SBE_DAMQ_SBE_COUNT_QW                   	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_ERR_INFO_CNT_MBE_DAMQ DEFINES
 */
#define AR_RTR_INQ_ERR_INFO_CNT_MBE_DAMQ_MBE_COUNT_MASK                 	0xffffffffffffffffull
#define AR_RTR_INQ_ERR_INFO_CNT_MBE_DAMQ_MBE_COUNT_BP                   	0
#define AR_RTR_INQ_ERR_INFO_CNT_MBE_DAMQ_MBE_COUNT_QW                   	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_INCOMING_FLIT_VC0 DEFINES
 */
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC0_COUNT_MASK                     	0xffffffffffffffffull
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC0_COUNT_BP                       	0
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC0_COUNT_QW                       	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_INCOMING_FLIT_VC1 DEFINES
 */
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC1_COUNT_MASK                     	0xffffffffffffffffull
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC1_COUNT_BP                       	0
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC1_COUNT_QW                       	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_INCOMING_FLIT_VC2 DEFINES
 */
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC2_COUNT_MASK                     	0xffffffffffffffffull
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC2_COUNT_BP                       	0
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC2_COUNT_QW                       	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_INCOMING_FLIT_VC3 DEFINES
 */
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC3_COUNT_MASK                     	0xffffffffffffffffull
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC3_COUNT_BP                       	0
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC3_COUNT_QW                       	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_INCOMING_FLIT_VC4 DEFINES
 */
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC4_COUNT_MASK                     	0xffffffffffffffffull
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC4_COUNT_BP                       	0
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC4_COUNT_QW                       	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_INCOMING_FLIT_VC5 DEFINES
 */
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC5_COUNT_MASK                     	0xffffffffffffffffull
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC5_COUNT_BP                       	0
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC5_COUNT_QW                       	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_INCOMING_FLIT_VC6 DEFINES
 */
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC6_COUNT_MASK                     	0xffffffffffffffffull
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC6_COUNT_BP                       	0
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC6_COUNT_QW                       	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_INCOMING_FLIT_VC7 DEFINES
 */
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC7_COUNT_MASK                     	0xffffffffffffffffull
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC7_COUNT_BP                       	0
#define AR_RTR_INQ_PRF_INCOMING_FLIT_VC7_COUNT_QW                       	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP DEFINES
 */
#define AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_ENABLE_MASK                	0x0040000000000000ull
#define AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_FLIT_PTR_MASK              	0x003e000000000000ull
#define AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_COMPARE_PATTERN_MASK       	0x0001ffffffffffffull
#define AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_ENABLE_BP                  	54
#define AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_FLIT_PTR_BP                	49
#define AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_COMPARE_PATTERN_BP         	0
#define AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_ENABLE_QW                  	0
#define AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_FLIT_PTR_QW                	0
#define AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_COMPARE_PATTERN_QW         	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_FLIT0_FILTERING_MASK DEFINES
 */
#define AR_RTR_INQ_PRF_FLIT0_FILTERING_MASK_MASK_MASK                   	0x0001ffffffffffffull
#define AR_RTR_INQ_PRF_FLIT0_FILTERING_MASK_MASK_BP                     	0
#define AR_RTR_INQ_PRF_FLIT0_FILTERING_MASK_MASK_QW                     	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP DEFINES
 */
#define AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_ENABLE_MASK                	0x0040000000000000ull
#define AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_FLIT_PTR_MASK              	0x003e000000000000ull
#define AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_COMPARE_PATTERN_MASK       	0x0001ffffffffffffull
#define AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_ENABLE_BP                  	54
#define AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_FLIT_PTR_BP                	49
#define AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_COMPARE_PATTERN_BP         	0
#define AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_ENABLE_QW                  	0
#define AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_FLIT_PTR_QW                	0
#define AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_COMPARE_PATTERN_QW         	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_FLIT1_FILTERING_MASK DEFINES
 */
#define AR_RTR_INQ_PRF_FLIT1_FILTERING_MASK_MASK_MASK                   	0x0001ffffffffffffull
#define AR_RTR_INQ_PRF_FLIT1_FILTERING_MASK_MASK_BP                     	0
#define AR_RTR_INQ_PRF_FLIT1_FILTERING_MASK_MASK_QW                     	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP DEFINES
 */
#define AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_ENABLE_MASK                	0x0040000000000000ull
#define AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_FLIT_PTR_MASK              	0x003e000000000000ull
#define AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_COMPARE_PATTERN_MASK       	0x0001ffffffffffffull
#define AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_ENABLE_BP                  	54
#define AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_FLIT_PTR_BP                	49
#define AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_COMPARE_PATTERN_BP         	0
#define AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_ENABLE_QW                  	0
#define AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_FLIT_PTR_QW                	0
#define AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_COMPARE_PATTERN_QW         	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_FLIT2_FILTERING_MASK DEFINES
 */
#define AR_RTR_INQ_PRF_FLIT2_FILTERING_MASK_MASK_MASK                   	0x0001ffffffffffffull
#define AR_RTR_INQ_PRF_FLIT2_FILTERING_MASK_MASK_BP                     	0
#define AR_RTR_INQ_PRF_FLIT2_FILTERING_MASK_MASK_QW                     	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP DEFINES
 */
#define AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_ENABLE_MASK                	0x0040000000000000ull
#define AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_FLIT_PTR_MASK              	0x003e000000000000ull
#define AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_COMPARE_PATTERN_MASK       	0x0001ffffffffffffull
#define AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_ENABLE_BP                  	54
#define AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_FLIT_PTR_BP                	49
#define AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_COMPARE_PATTERN_BP         	0
#define AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_ENABLE_QW                  	0
#define AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_FLIT_PTR_QW                	0
#define AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_COMPARE_PATTERN_QW         	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_FLIT3_FILTERING_MASK DEFINES
 */
#define AR_RTR_INQ_PRF_FLIT3_FILTERING_MASK_MASK_MASK                   	0x0001ffffffffffffull
#define AR_RTR_INQ_PRF_FLIT3_FILTERING_MASK_MASK_BP                     	0
#define AR_RTR_INQ_PRF_FLIT3_FILTERING_MASK_MASK_QW                     	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP DEFINES
 */
#define AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_ENABLE_MASK                	0x0040000000000000ull
#define AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_FLIT_PTR_MASK              	0x003e000000000000ull
#define AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_COMPARE_PATTERN_MASK       	0x0001ffffffffffffull
#define AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_ENABLE_BP                  	54
#define AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_FLIT_PTR_BP                	49
#define AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_COMPARE_PATTERN_BP         	0
#define AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_ENABLE_QW                  	0
#define AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_FLIT_PTR_QW                	0
#define AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_COMPARE_PATTERN_QW         	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_FLIT4_FILTERING_MASK DEFINES
 */
#define AR_RTR_INQ_PRF_FLIT4_FILTERING_MASK_MASK_MASK                   	0x0001ffffffffffffull
#define AR_RTR_INQ_PRF_FLIT4_FILTERING_MASK_MASK_BP                     	0
#define AR_RTR_INQ_PRF_FLIT4_FILTERING_MASK_MASK_QW                     	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP DEFINES
 */
#define AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_ENABLE_MASK                	0x0040000000000000ull
#define AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_FLIT_PTR_MASK              	0x003e000000000000ull
#define AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_COMPARE_PATTERN_MASK       	0x0001ffffffffffffull
#define AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_ENABLE_BP                  	54
#define AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_FLIT_PTR_BP                	49
#define AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_COMPARE_PATTERN_BP         	0
#define AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_ENABLE_QW                  	0
#define AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_FLIT_PTR_QW                	0
#define AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_COMPARE_PATTERN_QW         	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_FLIT5_FILTERING_MASK DEFINES
 */
#define AR_RTR_INQ_PRF_FLIT5_FILTERING_MASK_MASK_MASK                   	0x0001ffffffffffffull
#define AR_RTR_INQ_PRF_FLIT5_FILTERING_MASK_MASK_BP                     	0
#define AR_RTR_INQ_PRF_FLIT5_FILTERING_MASK_MASK_QW                     	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP DEFINES
 */
#define AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_ENABLE_MASK                	0x0040000000000000ull
#define AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_FLIT_PTR_MASK              	0x003e000000000000ull
#define AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_COMPARE_PATTERN_MASK       	0x0001ffffffffffffull
#define AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_ENABLE_BP                  	54
#define AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_FLIT_PTR_BP                	49
#define AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_COMPARE_PATTERN_BP         	0
#define AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_ENABLE_QW                  	0
#define AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_FLIT_PTR_QW                	0
#define AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_COMPARE_PATTERN_QW         	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_FLIT6_FILTERING_MASK DEFINES
 */
#define AR_RTR_INQ_PRF_FLIT6_FILTERING_MASK_MASK_MASK                   	0x0001ffffffffffffull
#define AR_RTR_INQ_PRF_FLIT6_FILTERING_MASK_MASK_BP                     	0
#define AR_RTR_INQ_PRF_FLIT6_FILTERING_MASK_MASK_QW                     	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP DEFINES
 */
#define AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_ENABLE_MASK                	0x0040000000000000ull
#define AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_FLIT_PTR_MASK              	0x003e000000000000ull
#define AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_COMPARE_PATTERN_MASK       	0x0001ffffffffffffull
#define AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_ENABLE_BP                  	54
#define AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_FLIT_PTR_BP                	49
#define AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_COMPARE_PATTERN_BP         	0
#define AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_ENABLE_QW                  	0
#define AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_FLIT_PTR_QW                	0
#define AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_COMPARE_PATTERN_QW         	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_FLIT7_FILTERING_MASK DEFINES
 */
#define AR_RTR_INQ_PRF_FLIT7_FILTERING_MASK_MASK_MASK                   	0x0001ffffffffffffull
#define AR_RTR_INQ_PRF_FLIT7_FILTERING_MASK_MASK_BP                     	0
#define AR_RTR_INQ_PRF_FLIT7_FILTERING_MASK_MASK_QW                     	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_INCOMING_PKT_VC0_FILTER_FLIT0_CNT DEFINES
 */
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC0_FILTER_FLIT0_CNT_COUNT_MASK     	0xffffffffffffffffull
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC0_FILTER_FLIT0_CNT_COUNT_BP       	0
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC0_FILTER_FLIT0_CNT_COUNT_QW       	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_INCOMING_PKT_VC1_FILTER_FLIT1_CNT DEFINES
 */
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC1_FILTER_FLIT1_CNT_COUNT_MASK     	0xffffffffffffffffull
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC1_FILTER_FLIT1_CNT_COUNT_BP       	0
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC1_FILTER_FLIT1_CNT_COUNT_QW       	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_INCOMING_PKT_VC2_FILTER_FLIT2_CNT DEFINES
 */
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC2_FILTER_FLIT2_CNT_COUNT_MASK     	0xffffffffffffffffull
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC2_FILTER_FLIT2_CNT_COUNT_BP       	0
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC2_FILTER_FLIT2_CNT_COUNT_QW       	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_INCOMING_PKT_VC3_FILTER_FLIT3_CNT DEFINES
 */
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC3_FILTER_FLIT3_CNT_COUNT_MASK     	0xffffffffffffffffull
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC3_FILTER_FLIT3_CNT_COUNT_BP       	0
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC3_FILTER_FLIT3_CNT_COUNT_QW       	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_INCOMING_PKT_VC4_FILTER_FLIT4_CNT DEFINES
 */
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC4_FILTER_FLIT4_CNT_COUNT_MASK     	0xffffffffffffffffull
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC4_FILTER_FLIT4_CNT_COUNT_BP       	0
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC4_FILTER_FLIT4_CNT_COUNT_QW       	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_INCOMING_PKT_VC5_FILTER_FLIT5_CNT DEFINES
 */
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC5_FILTER_FLIT5_CNT_COUNT_MASK     	0xffffffffffffffffull
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC5_FILTER_FLIT5_CNT_COUNT_BP       	0
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC5_FILTER_FLIT5_CNT_COUNT_QW       	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_INCOMING_PKT_VC6_FILTER_FLIT6_CNT DEFINES
 */
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC6_FILTER_FLIT6_CNT_COUNT_MASK     	0xffffffffffffffffull
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC6_FILTER_FLIT6_CNT_COUNT_BP       	0
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC6_FILTER_FLIT6_CNT_COUNT_QW       	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_INCOMING_PKT_VC7_FILTER_FLIT7_CNT DEFINES
 */
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC7_FILTER_FLIT7_CNT_COUNT_MASK     	0xffffffffffffffffull
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC7_FILTER_FLIT7_CNT_COUNT_BP       	0
#define AR_RTR_INQ_PRF_INCOMING_PKT_VC7_FILTER_FLIT7_CNT_COUNT_QW       	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_MATCH_FLIT_3_TO_0_FILTERING_CNT DEFINES
 */
#define AR_RTR_INQ_PRF_MATCH_FLIT_3_TO_0_FILTERING_CNT_FLIT_CNT_MASK    	0xffffffffffffffffull
#define AR_RTR_INQ_PRF_MATCH_FLIT_3_TO_0_FILTERING_CNT_FLIT_CNT_BP      	0
#define AR_RTR_INQ_PRF_MATCH_FLIT_3_TO_0_FILTERING_CNT_FLIT_CNT_QW      	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_MATCH_FLIT_7_TO_4_FILTERING_CNT DEFINES
 */
#define AR_RTR_INQ_PRF_MATCH_FLIT_7_TO_4_FILTERING_CNT_FLIT_CNT_MASK    	0xffffffffffffffffull
#define AR_RTR_INQ_PRF_MATCH_FLIT_7_TO_4_FILTERING_CNT_FLIT_CNT_BP      	0
#define AR_RTR_INQ_PRF_MATCH_FLIT_7_TO_4_FILTERING_CNT_FLIT_CNT_QW      	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_ROWBUS_STALL_CNT DEFINES
 */
#define AR_RTR_INQ_PRF_ROWBUS_STALL_CNT_ROWBUS_STALL_CNT_MASK           	0xffffffffffffffffull
#define AR_RTR_INQ_PRF_ROWBUS_STALL_CNT_ROWBUS_STALL_CNT_BP             	0
#define AR_RTR_INQ_PRF_ROWBUS_STALL_CNT_ROWBUS_STALL_CNT_QW             	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_ROWBUS_2X_USAGE_CNT DEFINES
 */
#define AR_RTR_INQ_PRF_ROWBUS_2X_USAGE_CNT_ROWBUS_2X_USAGE_CNT_MASK     	0xffffffffffffffffull
#define AR_RTR_INQ_PRF_ROWBUS_2X_USAGE_CNT_ROWBUS_2X_USAGE_CNT_BP       	0
#define AR_RTR_INQ_PRF_ROWBUS_2X_USAGE_CNT_ROWBUS_2X_USAGE_CNT_QW       	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_INQ_PRF_PKT_TO_DEAD_LINK_CNT DEFINES
 */
#define AR_RTR_INQ_PRF_PKT_TO_DEAD_LINK_CNT_PKT_TO_DEAD_LINK_CNT_MASK   	0xffffffffffffffffull
#define AR_RTR_INQ_PRF_PKT_TO_DEAD_LINK_CNT_PKT_TO_DEAD_LINK_CNT_BP     	0
#define AR_RTR_INQ_PRF_PKT_TO_DEAD_LINK_CNT_PKT_TO_DEAD_LINK_CNT_QW     	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS DEFINES
 */
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC7_MASK     	0x1f80000000000000ull
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC6_MASK     	0x007e000000000000ull
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC5_MASK     	0x0001f80000000000ull
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC4_MASK     	0x000007e000000000ull
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC3_MASK     	0x0000001f80000000ull
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC2_MASK     	0x000000007e000000ull
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC1_MASK     	0x0000000001f80000ull
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC0_MASK     	0x000000000007e000ull
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_WR_MAX_FLIT_CREDITS_EN_MASK   	0x0000000000001000ull
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_WR_MAX_FLIT_CREDITS_MASK      	0x0000000000000fc0ull
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_VC_NUMBER_MASK                	0x0000000000000038ull
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_COLUMN_NUMBER_MASK            	0x0000000000000007ull
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC7_BP       	55
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC6_BP       	49
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC5_BP       	43
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC4_BP       	37
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC3_BP       	31
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC2_BP       	25
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC1_BP       	19
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC0_BP       	13
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_WR_MAX_FLIT_CREDITS_EN_BP     	12
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_WR_MAX_FLIT_CREDITS_BP        	6
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_VC_NUMBER_BP                  	3
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_COLUMN_NUMBER_BP              	0
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC7_QW       	0
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC6_QW       	0
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC5_QW       	0
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC4_QW       	0
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC3_QW       	0
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC2_QW       	0
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC1_QW       	0
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC0_QW       	0
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_WR_MAX_FLIT_CREDITS_EN_QW     	0
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_WR_MAX_FLIT_CREDITS_QW        	0
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_VC_NUMBER_QW                  	0
#define AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_COLUMN_NUMBER_QW              	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_SUBSWITCH_ERR_INFO DEFINES
 */
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT7_MASK               	0x8000000000000000ull
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT7_MASK                   	0x7800000000000000ull
#define AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT7_MASK                         	0x0700000000000000ull
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT6_MASK               	0x0080000000000000ull
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT6_MASK                   	0x0078000000000000ull
#define AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT6_MASK                         	0x0007000000000000ull
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT5_MASK               	0x0000800000000000ull
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT5_MASK                   	0x0000780000000000ull
#define AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT5_MASK                         	0x0000070000000000ull
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT4_MASK               	0x0000008000000000ull
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT4_MASK                   	0x0000007800000000ull
#define AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT4_MASK                         	0x0000000700000000ull
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT3_MASK               	0x0000000080000000ull
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT3_MASK                   	0x0000000078000000ull
#define AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT3_MASK                         	0x0000000007000000ull
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT2_MASK               	0x0000000000800000ull
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT2_MASK                   	0x0000000000780000ull
#define AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT2_MASK                         	0x0000000000070000ull
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT1_MASK               	0x0000000000008000ull
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT1_MASK                   	0x0000000000007800ull
#define AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT1_MASK                         	0x0000000000000700ull
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT0_MASK               	0x0000000000000080ull
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT0_MASK                   	0x0000000000000078ull
#define AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT0_MASK                         	0x0000000000000007ull
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT7_BP                 	63
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT7_BP                     	59
#define AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT7_BP                           	56
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT6_BP                 	55
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT6_BP                     	51
#define AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT6_BP                           	48
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT5_BP                 	47
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT5_BP                     	43
#define AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT5_BP                           	40
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT4_BP                 	39
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT4_BP                     	35
#define AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT4_BP                           	32
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT3_BP                 	31
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT3_BP                     	27
#define AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT3_BP                           	24
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT2_BP                 	23
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT2_BP                     	19
#define AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT2_BP                           	16
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT1_BP                 	15
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT1_BP                     	11
#define AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT1_BP                           	8
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT0_BP                 	7
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT0_BP                     	3
#define AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT0_BP                           	0
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT7_QW                 	0
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT7_QW                     	0
#define AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT7_QW                           	0
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT6_QW                 	0
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT6_QW                     	0
#define AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT6_QW                           	0
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT5_QW                 	0
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT5_QW                     	0
#define AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT5_QW                           	0
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT4_QW                 	0
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT4_QW                     	0
#define AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT4_QW                           	0
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT3_QW                 	0
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT3_QW                     	0
#define AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT3_QW                           	0
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT2_QW                 	0
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT2_QW                     	0
#define AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT2_QW                           	0
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT1_QW                 	0
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT1_QW                     	0
#define AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT1_QW                           	0
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT0_QW                 	0
#define AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT0_QW                     	0
#define AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT0_QW                           	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_SUBSWITCH_ERR_MASK DEFINES
 */
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_CREDIT_UFLOW_MASK                	0x0000000000000100ull
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_BUFFER_UFLOW_MASK                	0x0000000000000080ull
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_BUFFER_OFLOW_MASK                	0x0000000000000040ull
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_BAD_TVC_PT_ERR_MASK              	0x0000000000000020ull
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_BAD_TVC_ERR_MASK                 	0x0000000000000010ull
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_EMPTY_ROUTE_ERR_MASK             	0x0000000000000008ull
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_INVALID_ROUTE_ERR_MASK           	0x0000000000000004ull
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_FLIT_ROUTE_HEAD_PARITY_ERR_MASK  	0x0000000000000002ull
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_FLIT_ROUTE_IN_PARITY_ERR_MASK    	0x0000000000000001ull
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_CREDIT_UFLOW_BP                  	8
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_BUFFER_UFLOW_BP                  	7
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_BUFFER_OFLOW_BP                  	6
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_BAD_TVC_PT_ERR_BP                	5
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_BAD_TVC_ERR_BP                   	4
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_EMPTY_ROUTE_ERR_BP               	3
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_INVALID_ROUTE_ERR_BP             	2
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_FLIT_ROUTE_HEAD_PARITY_ERR_BP    	1
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_FLIT_ROUTE_IN_PARITY_ERR_BP      	0
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_CREDIT_UFLOW_QW                  	0
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_BUFFER_UFLOW_QW                  	0
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_BUFFER_OFLOW_QW                  	0
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_BAD_TVC_PT_ERR_QW                	0
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_BAD_TVC_ERR_QW                   	0
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_EMPTY_ROUTE_ERR_QW               	0
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_INVALID_ROUTE_ERR_QW             	0
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_FLIT_ROUTE_HEAD_PARITY_ERR_QW    	0
#define AR_RTR_SUBSWITCH_ERR_MASK_MASK_FLIT_ROUTE_IN_PARITY_ERR_QW      	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_COLBUF_CFG_CRDTS_CHANNEL DEFINES
 */
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_MAX_PACKET_SZ_MASK              	0xf000000000000000ull
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_LCB_CRDT_LIMIT_MASK             	0x0f80000000000000ull
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_UPDATE_CRDT_LIMIT_MASK          	0x0040000000000000ull
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_VC_PTR_MASK                     	0x0038000000000000ull
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_FLITS_SENT_MASK                 	0x0007000000000000ull
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_ALLOCATED_TO_SHARED_USED_MASK   	0x0000ff0000000000ull
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_SHARED_BLKS_USED_MASK           	0x000000ff00000000ull
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_PRIVATE_BLKS_USED_MASK          	0x00000000ff000000ull
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_ALLOC_TO_SHARED_CRDT_LIMIT_MASK 	0x0000000000ff0000ull
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_SHARED_CRDT_LIMIT_MASK          	0x000000000000ff00ull
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_PRIVATE_CRDT_LIMIT_MASK         	0x00000000000000ffull
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_MAX_PACKET_SZ_BP                	60
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_LCB_CRDT_LIMIT_BP               	55
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_UPDATE_CRDT_LIMIT_BP            	54
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_VC_PTR_BP                       	51
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_FLITS_SENT_BP                   	48
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_ALLOCATED_TO_SHARED_USED_BP     	40
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_SHARED_BLKS_USED_BP             	32
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_PRIVATE_BLKS_USED_BP            	24
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_ALLOC_TO_SHARED_CRDT_LIMIT_BP   	16
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_SHARED_CRDT_LIMIT_BP            	8
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_PRIVATE_CRDT_LIMIT_BP           	0
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_MAX_PACKET_SZ_QW                	0
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_LCB_CRDT_LIMIT_QW               	0
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_UPDATE_CRDT_LIMIT_QW            	0
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_VC_PTR_QW                       	0
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_FLITS_SENT_QW                   	0
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_ALLOCATED_TO_SHARED_USED_QW     	0
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_SHARED_BLKS_USED_QW             	0
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_PRIVATE_BLKS_USED_QW            	0
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_ALLOC_TO_SHARED_CRDT_LIMIT_QW   	0
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_SHARED_CRDT_LIMIT_QW            	0
#define AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_PRIVATE_CRDT_LIMIT_QW           	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_COLBUF_CFG_FPT DEFINES
 */
#define AR_RTR_COLBUF_CFG_FPT_FPT_CNTRL_MASK                            	0x0000001000000000ull
#define AR_RTR_COLBUF_CFG_FPT_FPT_TIMER_MASK                            	0x0000000fffffffffull
#define AR_RTR_COLBUF_CFG_FPT_FPT_CNTRL_BP                              	36
#define AR_RTR_COLBUF_CFG_FPT_FPT_TIMER_BP                              	0
#define AR_RTR_COLBUF_CFG_FPT_FPT_CNTRL_QW                              	0
#define AR_RTR_COLBUF_CFG_FPT_FPT_TIMER_QW                              	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_COLBUF_CFG_CONGEST_CNTL DEFINES
 */
#define AR_RTR_COLBUF_CFG_CONGEST_CNTL_DIAG_MODE_MASK                   	0x0000200000000000ull
#define AR_RTR_COLBUF_CFG_CONGEST_CNTL_STEP_FAR_END_LINK_DELAY_MASK     	0x0000100000000000ull
#define AR_RTR_COLBUF_CFG_CONGEST_CNTL_DELAY_PIPE_TAP_MASK              	0x00000f8000000000ull
#define AR_RTR_COLBUF_CFG_CONGEST_CNTL_DELAY_PIPE_SHIFT_MASK            	0x0000000f80000000ull
#define AR_RTR_COLBUF_CFG_CONGEST_CNTL_UPPER_THRESHOLD_MASK             	0x000000003ff00000ull
#define AR_RTR_COLBUF_CFG_CONGEST_CNTL_MIDDLE_THRESHOLD_MASK            	0x00000000000ffc00ull
#define AR_RTR_COLBUF_CFG_CONGEST_CNTL_LOWER_THRESHOLD_MASK             	0x00000000000003ffull
#define AR_RTR_COLBUF_CFG_CONGEST_CNTL_DIAG_MODE_BP                     	45
#define AR_RTR_COLBUF_CFG_CONGEST_CNTL_STEP_FAR_END_LINK_DELAY_BP       	44
#define AR_RTR_COLBUF_CFG_CONGEST_CNTL_DELAY_PIPE_TAP_BP                	39
#define AR_RTR_COLBUF_CFG_CONGEST_CNTL_DELAY_PIPE_SHIFT_BP              	31
#define AR_RTR_COLBUF_CFG_CONGEST_CNTL_UPPER_THRESHOLD_BP               	20
#define AR_RTR_COLBUF_CFG_CONGEST_CNTL_MIDDLE_THRESHOLD_BP              	10
#define AR_RTR_COLBUF_CFG_CONGEST_CNTL_LOWER_THRESHOLD_BP               	0
#define AR_RTR_COLBUF_CFG_CONGEST_CNTL_DIAG_MODE_QW                     	0
#define AR_RTR_COLBUF_CFG_CONGEST_CNTL_STEP_FAR_END_LINK_DELAY_QW       	0
#define AR_RTR_COLBUF_CFG_CONGEST_CNTL_DELAY_PIPE_TAP_QW                	0
#define AR_RTR_COLBUF_CFG_CONGEST_CNTL_DELAY_PIPE_SHIFT_QW              	0
#define AR_RTR_COLBUF_CFG_CONGEST_CNTL_UPPER_THRESHOLD_QW               	0
#define AR_RTR_COLBUF_CFG_CONGEST_CNTL_MIDDLE_THRESHOLD_QW              	0
#define AR_RTR_COLBUF_CFG_CONGEST_CNTL_LOWER_THRESHOLD_QW               	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_COLBUF_CFG_CONGEST_PORT_EN DEFINES
 */
#define AR_RTR_COLBUF_CFG_CONGEST_PORT_EN_CONGEST_PORT_EN_MASK          	0x0000ffffffffffffull
#define AR_RTR_COLBUF_CFG_CONGEST_PORT_EN_CONGEST_PORT_EN_BP            	0
#define AR_RTR_COLBUF_CFG_CONGEST_PORT_EN_CONGEST_PORT_EN_QW            	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_COLBUF_CFG_CONGEST_FAR_TABLE DEFINES
 */
#define AR_RTR_COLBUF_CFG_CONGEST_FAR_TABLE_FAR_TABLE_MASK              	0xffffffffffffffffull
#define AR_RTR_COLBUF_CFG_CONGEST_FAR_TABLE_FAR_TABLE_BP                	0
#define AR_RTR_COLBUF_CFG_CONGEST_FAR_TABLE_FAR_TABLE_QW                	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_COLBUF_CFG_CONGEST_NEAR_TABLE DEFINES
 */
#define AR_RTR_COLBUF_CFG_CONGEST_NEAR_TABLE_NEAR_TABLE_MASK            	0xffffffffffffffffull
#define AR_RTR_COLBUF_CFG_CONGEST_NEAR_TABLE_NEAR_TABLE_BP              	0
#define AR_RTR_COLBUF_CFG_CONGEST_NEAR_TABLE_NEAR_TABLE_QW              	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_COLBUF_CFG_CONGEST_DNSTRM_TABLE DEFINES
 */
#define AR_RTR_COLBUF_CFG_CONGEST_DNSTRM_TABLE_DNSTRM_TABLE_MASK        	0x000000000000ffffull
#define AR_RTR_COLBUF_CFG_CONGEST_DNSTRM_TABLE_DNSTRM_TABLE_BP          	0
#define AR_RTR_COLBUF_CFG_CONGEST_DNSTRM_TABLE_DNSTRM_TABLE_QW          	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_COLBUF_DBG_ERRINJ DEFINES
 */
#define AR_RTR_COLBUF_DBG_ERRINJ_CHECKBITS_MASK                         	0x00000000007f0000ull
#define AR_RTR_COLBUF_DBG_ERRINJ_COUNT_MASK                             	0x00000000000003f0ull
#define AR_RTR_COLBUF_DBG_ERRINJ_TRIGGERED_MASK                         	0x0000000000000008ull
#define AR_RTR_COLBUF_DBG_ERRINJ_MODE_MASK                              	0x0000000000000002ull
#define AR_RTR_COLBUF_DBG_ERRINJ_ENABLE_MASK                            	0x0000000000000001ull
#define AR_RTR_COLBUF_DBG_ERRINJ_CHECKBITS_BP                           	16
#define AR_RTR_COLBUF_DBG_ERRINJ_COUNT_BP                               	4
#define AR_RTR_COLBUF_DBG_ERRINJ_TRIGGERED_BP                           	3
#define AR_RTR_COLBUF_DBG_ERRINJ_MODE_BP                                	1
#define AR_RTR_COLBUF_DBG_ERRINJ_ENABLE_BP                              	0
#define AR_RTR_COLBUF_DBG_ERRINJ_CHECKBITS_QW                           	0
#define AR_RTR_COLBUF_DBG_ERRINJ_COUNT_QW                               	0
#define AR_RTR_COLBUF_DBG_ERRINJ_TRIGGERED_QW                           	0
#define AR_RTR_COLBUF_DBG_ERRINJ_MODE_QW                                	0
#define AR_RTR_COLBUF_DBG_ERRINJ_ENABLE_QW                              	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_COLBUF_ERR_INFO DEFINES
 */
#define AR_RTR_COLBUF_ERR_INFO_MBE_SYNDROME_MASK                        	0x001fc00000000000ull
#define AR_RTR_COLBUF_ERR_INFO_MBE_HEAD_FLIT_MASK                       	0x0000200000000000ull
#define AR_RTR_COLBUF_ERR_INFO_MBE_TAIL_FLIT_MASK                       	0x0000100000000000ull
#define AR_RTR_COLBUF_ERR_INFO_MBE_SRC_PORT_MASK                        	0x00000f0000000000ull
#define AR_RTR_COLBUF_ERR_INFO_MBE_SRC_VC_MASK                          	0x000000f000000000ull
#define AR_RTR_COLBUF_ERR_INFO_SBE_SYNDROME_MASK                        	0x0000000003f80000ull
#define AR_RTR_COLBUF_ERR_INFO_PKT_LENGTH_MASK                          	0x000000000000fc00ull
#define AR_RTR_COLBUF_ERR_INFO_VC_MASK                                  	0x00000000000000f0ull
#define AR_RTR_COLBUF_ERR_INFO_SRC_PORT_IN_MASK                         	0x0000000000000007ull
#define AR_RTR_COLBUF_ERR_INFO_MBE_SYNDROME_BP                          	46
#define AR_RTR_COLBUF_ERR_INFO_MBE_HEAD_FLIT_BP                         	45
#define AR_RTR_COLBUF_ERR_INFO_MBE_TAIL_FLIT_BP                         	44
#define AR_RTR_COLBUF_ERR_INFO_MBE_SRC_PORT_BP                          	40
#define AR_RTR_COLBUF_ERR_INFO_MBE_SRC_VC_BP                            	36
#define AR_RTR_COLBUF_ERR_INFO_SBE_SYNDROME_BP                          	19
#define AR_RTR_COLBUF_ERR_INFO_PKT_LENGTH_BP                            	10
#define AR_RTR_COLBUF_ERR_INFO_VC_BP                                    	4
#define AR_RTR_COLBUF_ERR_INFO_SRC_PORT_IN_BP                           	0
#define AR_RTR_COLBUF_ERR_INFO_MBE_SYNDROME_QW                          	0
#define AR_RTR_COLBUF_ERR_INFO_MBE_HEAD_FLIT_QW                         	0
#define AR_RTR_COLBUF_ERR_INFO_MBE_TAIL_FLIT_QW                         	0
#define AR_RTR_COLBUF_ERR_INFO_MBE_SRC_PORT_QW                          	0
#define AR_RTR_COLBUF_ERR_INFO_MBE_SRC_VC_QW                            	0
#define AR_RTR_COLBUF_ERR_INFO_SBE_SYNDROME_QW                          	0
#define AR_RTR_COLBUF_ERR_INFO_PKT_LENGTH_QW                            	0
#define AR_RTR_COLBUF_ERR_INFO_VC_QW                                    	0
#define AR_RTR_COLBUF_ERR_INFO_SRC_PORT_IN_QW                           	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_COLBUF_ERR_INFO_CNT_MBE DEFINES
 */
#define AR_RTR_COLBUF_ERR_INFO_CNT_MBE_MBE_COUNT_MASK                   	0xffffffffffffffffull
#define AR_RTR_COLBUF_ERR_INFO_CNT_MBE_MBE_COUNT_BP                     	0
#define AR_RTR_COLBUF_ERR_INFO_CNT_MBE_MBE_COUNT_QW                     	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_COLBUF_ERR_INFO_CNT_SBE DEFINES
 */
#define AR_RTR_COLBUF_ERR_INFO_CNT_SBE_SBE_COUNT_MASK                   	0xffffffffffffffffull
#define AR_RTR_COLBUF_ERR_INFO_CNT_SBE_SBE_COUNT_BP                     	0
#define AR_RTR_COLBUF_ERR_INFO_CNT_SBE_SBE_COUNT_QW                     	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_COLBUF_PERF_STALL_RQ DEFINES
 */
#define AR_RTR_COLBUF_PERF_STALL_RQ_VC_PTR_MASK                         	0xe000000000000000ull
#define AR_RTR_COLBUF_PERF_STALL_RQ_COL_BUF_PERF_STALL_RQ_MASK          	0x1fffffffffffffffull
#define AR_RTR_COLBUF_PERF_STALL_RQ_VC_PTR_BP                           	61
#define AR_RTR_COLBUF_PERF_STALL_RQ_COL_BUF_PERF_STALL_RQ_BP            	0
#define AR_RTR_COLBUF_PERF_STALL_RQ_VC_PTR_QW                           	0
#define AR_RTR_COLBUF_PERF_STALL_RQ_COL_BUF_PERF_STALL_RQ_QW            	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */


/*
 *  AR_RTR_COLBUF_PERF_STALL_RS DEFINES
 */
#define AR_RTR_COLBUF_PERF_STALL_RS_VC_PTR_MASK                         	0xe000000000000000ull
#define AR_RTR_COLBUF_PERF_STALL_RS_COL_BUF_PERF_STALL_RS_MASK          	0x1fffffffffffffffull
#define AR_RTR_COLBUF_PERF_STALL_RS_VC_PTR_BP                           	61
#define AR_RTR_COLBUF_PERF_STALL_RS_COL_BUF_PERF_STALL_RS_BP            	0
#define AR_RTR_COLBUF_PERF_STALL_RS_VC_PTR_QW                           	0
#define AR_RTR_COLBUF_PERF_STALL_RS_COL_BUF_PERF_STALL_RS_QW            	0
#ifdef EXCEPTIONS_DEFS
#endif /* EXCEPTIONS_DEFS */



/*
 *  AR NT MACROS
 */
#ifndef RD_FIELD
#define RD_FIELD(d, bp, m)	(((d)&(m))>>(bp))
#endif
#ifndef WR_FIELD
#define WR_FIELD(mmr, d, bp, m)	(mmr = (((mmr) & ~(m)) | ((((uint64_t)(d))<<(bp)) & (m))))
#endif
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_SUBSWITCH_SEL(mmr)  	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_SUBSWITCH_SEL_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_SUBSWITCH_SEL_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_SUBSWITCH_SEL(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_SUBSWITCH_SEL_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_SUBSWITCH_SEL_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_COLBUF_SEL(mmr)     	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_COLBUF_SEL_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_COLBUF_SEL_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_COLBUF_SEL(mmr,v)   	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_COLBUF_SEL_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_COLBUF_SEL_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_INQ_SEL(mmr)        	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_INQ_SEL_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_INQ_SEL_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_INQ_SEL(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_INQ_SEL_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_INQ_SEL_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_EN(mmr)             	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_EN_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_EN_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_EN(mmr,v)           	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_EN_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_EN_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_SEL(mmr)            	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_SEL_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_SEL_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_SEL(mmr,v)          	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_SEL_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_LMON_SEL_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_COLBUF_CRDT_RESET(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_COLBUF_CRDT_RESET_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_COLBUF_CRDT_RESET_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_COLBUF_CRDT_RESET(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_COLBUF_CRDT_RESET_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_COLBUF_CRDT_RESET_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_COLBUF_GC_MODE(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_COLBUF_GC_MODE_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_COLBUF_GC_MODE_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_COLBUF_GC_MODE(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_COLBUF_GC_MODE_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_COLBUF_GC_MODE_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_START_LINK_ALIVE_DISCOVERY(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_START_LINK_ALIVE_DISCOVERY_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_START_LINK_ALIVE_DISCOVERY_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_START_LINK_ALIVE_DISCOVERY(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_START_LINK_ALIVE_DISCOVERY_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_START_LINK_ALIVE_DISCOVERY_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_DISABLE_LINK_ALIVE_DISCOVERY(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_DISABLE_LINK_ALIVE_DISCOVERY_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_DISABLE_LINK_ALIVE_DISCOVERY_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_DISABLE_LINK_ALIVE_DISCOVERY(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_DISABLE_LINK_ALIVE_DISCOVERY_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_DISABLE_LINK_ALIVE_DISCOVERY_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_LINK_ALIVE_DISC_CH_CNT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_LINK_ALIVE_DISC_CH_CNT_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_LINK_ALIVE_DISC_CH_CNT_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_LINK_ALIVE_DISC_CH_CNT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_LINK_ALIVE_DISC_CH_CNT_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_LINK_ALIVE_DISC_CH_CNT_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_ENABLE_VC_SIGNATURE(mmr) 	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_ENABLE_VC_SIGNATURE_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_ENABLE_VC_SIGNATURE_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_ENABLE_VC_SIGNATURE(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_ENABLE_VC_SIGNATURE_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_ENABLE_VC_SIGNATURE_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_DISABLE_BYPASS(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_DISABLE_BYPASS_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_DISABLE_BYPASS_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_DISABLE_BYPASS(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_DISABLE_BYPASS_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_DISABLE_BYPASS_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_ANY_VC_UNDER_TEST(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_ANY_VC_UNDER_TEST_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_ANY_VC_UNDER_TEST_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_ANY_VC_UNDER_TEST(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_ANY_VC_UNDER_TEST_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_ANY_VC_UNDER_TEST_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_VC_UNDER_TEST(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_VC_UNDER_TEST_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_VC_UNDER_TEST_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_VC_UNDER_TEST(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_VC_UNDER_TEST_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_VC_UNDER_TEST_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_MODE(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_MODE_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_MODE_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_MODE(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_MODE_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_MODE_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_A_FLIT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_A_FLIT_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_A_FLIT_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_A_FLIT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_A_FLIT_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_A_FLIT_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_ABSORB(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_ABSORB_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_ABSORB_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_ABSORB(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_ABSORB_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_SINGLE_STEP_DFIFO_ABSORB_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_FIRST_FLIT_RELEASE_DAMQ(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_FIRST_FLIT_RELEASE_DAMQ_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_FIRST_FLIT_RELEASE_DAMQ_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_FIRST_FLIT_RELEASE_DAMQ(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_FIRST_FLIT_RELEASE_DAMQ_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_FIRST_FLIT_RELEASE_DAMQ_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_STOP_DAMQ_SEND(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_STOP_DAMQ_SEND_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_STOP_DAMQ_SEND_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_STOP_DAMQ_SEND(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_STOP_DAMQ_SEND_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_STOP_DAMQ_SEND_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_STOP_DAMQ_ACCEPT(mmr)    	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_STOP_DAMQ_ACCEPT_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_STOP_DAMQ_ACCEPT_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_STOP_DAMQ_ACCEPT(mmr,v)  	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_STOP_DAMQ_ACCEPT_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_STOP_DAMQ_ACCEPT_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_RESET_INQ(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_RESET_INQ_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_RESET_INQ_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_RESET_INQ(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_RESET_INQ_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_RESET_INQ_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_STATIC_LINK_LIST_MODE(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_STATIC_LINK_LIST_MODE_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_STATIC_LINK_LIST_MODE_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_STATIC_LINK_LIST_MODE(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_STATIC_LINK_LIST_MODE_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_STATIC_LINK_LIST_MODE_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_INQ_ERROR_PAUSE_DAMQ(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_INQ_ERROR_PAUSE_DAMQ_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_INQ_ERROR_PAUSE_DAMQ_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_INQ_ERROR_PAUSE_DAMQ(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_INQ_ERROR_PAUSE_DAMQ_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_INQ_ERROR_PAUSE_DAMQ_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_CHECKBYTE(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_CHECKBYTE_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_CHECKBYTE_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_CHECKBYTE(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_CHECKBYTE_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_CHECKBYTE_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_TRIGGERED(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_TRIGGERED_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_TRIGGERED_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_TRIGGERED(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_TRIGGERED_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_TRIGGERED_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_ERR_INJ_MODE(mmr)        	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_ERR_INJ_MODE_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_ERR_INJ_MODE_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_ERR_INJ_MODE(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_ERR_INJ_MODE_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_ERR_INJ_MODE_MASK)
#define RF_AR_RTR_INQ_CFG_DEGRADE_DIAG_ERR_INJ_ENABLE(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_ERR_INJ_ENABLE_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_ERR_INJ_ENABLE_MASK)
#define WF_AR_RTR_INQ_CFG_DEGRADE_DIAG_ERR_INJ_ENABLE(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_ERR_INJ_ENABLE_BP,\
									AR_RTR_INQ_CFG_DEGRADE_DIAG_ERR_INJ_ENABLE_MASK)
#define RF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_DFIFO_CRDT_LIMIT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_DFIFO_CRDT_LIMIT_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_DFIFO_CRDT_LIMIT_MASK)
#define WF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_DFIFO_CRDT_LIMIT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_DFIFO_CRDT_LIMIT_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_DFIFO_CRDT_LIMIT_MASK)
#define RF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_OFIFO_CRDT_LIMIT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_OFIFO_CRDT_LIMIT_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_OFIFO_CRDT_LIMIT_MASK)
#define WF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_OFIFO_CRDT_LIMIT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_OFIFO_CRDT_LIMIT_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_OFIFO_CRDT_LIMIT_MASK)
#define RF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_RFIFO_CRDT_LIMIT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_RFIFO_CRDT_LIMIT_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_RFIFO_CRDT_LIMIT_MASK)
#define WF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_RFIFO_CRDT_LIMIT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_RFIFO_CRDT_LIMIT_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_RFIFO_CRDT_LIMIT_MASK)
#define RF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC7_CRDT_LIMIT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC7_CRDT_LIMIT_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC7_CRDT_LIMIT_MASK)
#define WF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC7_CRDT_LIMIT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC7_CRDT_LIMIT_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC7_CRDT_LIMIT_MASK)
#define RF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC6_CRDT_LIMIT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC6_CRDT_LIMIT_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC6_CRDT_LIMIT_MASK)
#define WF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC6_CRDT_LIMIT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC6_CRDT_LIMIT_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC6_CRDT_LIMIT_MASK)
#define RF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC5_CRDT_LIMIT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC5_CRDT_LIMIT_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC5_CRDT_LIMIT_MASK)
#define WF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC5_CRDT_LIMIT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC5_CRDT_LIMIT_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC5_CRDT_LIMIT_MASK)
#define RF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC4_CRDT_LIMIT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC4_CRDT_LIMIT_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC4_CRDT_LIMIT_MASK)
#define WF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC4_CRDT_LIMIT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC4_CRDT_LIMIT_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC4_CRDT_LIMIT_MASK)
#define RF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC3_CRDT_LIMIT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC3_CRDT_LIMIT_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC3_CRDT_LIMIT_MASK)
#define WF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC3_CRDT_LIMIT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC3_CRDT_LIMIT_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC3_CRDT_LIMIT_MASK)
#define RF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC2_CRDT_LIMIT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC2_CRDT_LIMIT_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC2_CRDT_LIMIT_MASK)
#define WF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC2_CRDT_LIMIT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC2_CRDT_LIMIT_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC2_CRDT_LIMIT_MASK)
#define RF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC1_CRDT_LIMIT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC1_CRDT_LIMIT_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC1_CRDT_LIMIT_MASK)
#define WF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC1_CRDT_LIMIT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC1_CRDT_LIMIT_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC1_CRDT_LIMIT_MASK)
#define RF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC0_CRDT_LIMIT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC0_CRDT_LIMIT_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC0_CRDT_LIMIT_MASK)
#define WF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC0_CRDT_LIMIT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC0_CRDT_LIMIT_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDT_LIMIT_ROWBUF_VC0_CRDT_LIMIT_MASK)
#define RF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_DFIFO_CRDTS(mmr)    	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_DFIFO_CRDTS_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_DFIFO_CRDTS_MASK)
#define WF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_DFIFO_CRDTS(mmr,v)  	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_DFIFO_CRDTS_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_DFIFO_CRDTS_MASK)
#define RF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_OFIFO_CRDTS(mmr)    	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_OFIFO_CRDTS_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_OFIFO_CRDTS_MASK)
#define WF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_OFIFO_CRDTS(mmr,v)  	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_OFIFO_CRDTS_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_OFIFO_CRDTS_MASK)
#define RF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_RFIFO_CRDTS(mmr)    	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_RFIFO_CRDTS_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_RFIFO_CRDTS_MASK)
#define WF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_RFIFO_CRDTS(mmr,v)  	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_RFIFO_CRDTS_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_RFIFO_CRDTS_MASK)
#define RF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC7_CRDTS(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC7_CRDTS_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC7_CRDTS_MASK)
#define WF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC7_CRDTS(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC7_CRDTS_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC7_CRDTS_MASK)
#define RF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC6_CRDTS(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC6_CRDTS_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC6_CRDTS_MASK)
#define WF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC6_CRDTS(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC6_CRDTS_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC6_CRDTS_MASK)
#define RF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC5_CRDTS(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC5_CRDTS_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC5_CRDTS_MASK)
#define WF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC5_CRDTS(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC5_CRDTS_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC5_CRDTS_MASK)
#define RF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC4_CRDTS(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC4_CRDTS_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC4_CRDTS_MASK)
#define WF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC4_CRDTS(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC4_CRDTS_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC4_CRDTS_MASK)
#define RF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC3_CRDTS(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC3_CRDTS_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC3_CRDTS_MASK)
#define WF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC3_CRDTS(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC3_CRDTS_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC3_CRDTS_MASK)
#define RF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC2_CRDTS(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC2_CRDTS_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC2_CRDTS_MASK)
#define WF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC2_CRDTS(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC2_CRDTS_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC2_CRDTS_MASK)
#define RF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC1_CRDTS(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC1_CRDTS_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC1_CRDTS_MASK)
#define WF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC1_CRDTS(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC1_CRDTS_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC1_CRDTS_MASK)
#define RF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC0_CRDTS(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC0_CRDTS_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC0_CRDTS_MASK)
#define WF_AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC0_CRDTS(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC0_CRDTS_BP,\
									AR_RTR_INQ_CFG_FIFO_ROWBUF_CRDTS_ROWBUF_VC0_CRDTS_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC04_FLIT_IDX_PAR_VC4(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC04_FLIT_IDX_PAR_VC4_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_FLIT_IDX_PAR_VC4_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC04_FLIT_IDX_PAR_VC4(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC04_FLIT_IDX_PAR_VC4_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_FLIT_IDX_PAR_VC4_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC04_FLIT_IDX_PAR_VC0(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC04_FLIT_IDX_PAR_VC0_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_FLIT_IDX_PAR_VC0_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC04_FLIT_IDX_PAR_VC0(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC04_FLIT_IDX_PAR_VC0_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_FLIT_IDX_PAR_VC0_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_PAR_VC4(mmr)  	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_PAR_VC4_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_PAR_VC4_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_PAR_VC4(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_PAR_VC4_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_PAR_VC4_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_PAR_VC0(mmr)  	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_PAR_VC0_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_PAR_VC0_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_PAR_VC0(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_PAR_VC0_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_PAR_VC0_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_PAR_VC4(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_PAR_VC4_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_PAR_VC4_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_PAR_VC4(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_PAR_VC4_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_PAR_VC4_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_PAR_VC0(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_PAR_VC0_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_PAR_VC0_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_PAR_VC0(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_PAR_VC0_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_PAR_VC0_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_PAR_VC4(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_PAR_VC4_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_PAR_VC4_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_PAR_VC4(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_PAR_VC4_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_PAR_VC4_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_PAR_VC0(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_PAR_VC0_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_PAR_VC0_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_PAR_VC0(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_PAR_VC0_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_PAR_VC0_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_FLIT_IDX_VC4(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_FLIT_IDX_VC4_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_FLIT_IDX_VC4_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_FLIT_IDX_VC4(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_FLIT_IDX_VC4_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_FLIT_IDX_VC4_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_FLIT_IDX_VC0(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_FLIT_IDX_VC0_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_FLIT_IDX_VC0_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_FLIT_IDX_VC0(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_FLIT_IDX_VC0_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_FLIT_IDX_VC0_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_FLIT_IDX_VC4(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_FLIT_IDX_VC4_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_FLIT_IDX_VC4_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_FLIT_IDX_VC4(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_FLIT_IDX_VC4_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_FLIT_IDX_VC4_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_FLIT_IDX_VC0(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_FLIT_IDX_VC0_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_FLIT_IDX_VC0_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_FLIT_IDX_VC0(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_FLIT_IDX_VC0_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_FLIT_IDX_VC0_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_VC4(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_VC4_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_VC4_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_VC4(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_VC4_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_VC4_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_VC0(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_VC0_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_VC0_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_VC0(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_VC0_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_VALID_BLK_CNT_VC0_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_VC4(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_VC4_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_VC4_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_VC4(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_VC4_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_VC4_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_VC0(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_VC0_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_VC0_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_VC0(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_VC0_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_TAIL_BLK_PTR_VC0_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_VC4(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_VC4_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_VC4_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_VC4(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_VC4_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_VC4_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_VC0(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_VC0_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_VC0_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_VC0(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_VC0_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC04_HEAD_BLK_PTR_VC0_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC15_FLIT_IDX_PAR_VC5(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC15_FLIT_IDX_PAR_VC5_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_FLIT_IDX_PAR_VC5_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC15_FLIT_IDX_PAR_VC5(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC15_FLIT_IDX_PAR_VC5_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_FLIT_IDX_PAR_VC5_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC15_FLIT_IDX_PAR_VC1(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC15_FLIT_IDX_PAR_VC1_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_FLIT_IDX_PAR_VC1_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC15_FLIT_IDX_PAR_VC1(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC15_FLIT_IDX_PAR_VC1_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_FLIT_IDX_PAR_VC1_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_PAR_VC5(mmr)  	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_PAR_VC5_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_PAR_VC5_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_PAR_VC5(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_PAR_VC5_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_PAR_VC5_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_PAR_VC1(mmr)  	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_PAR_VC1_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_PAR_VC1_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_PAR_VC1(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_PAR_VC1_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_PAR_VC1_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_PAR_VC5(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_PAR_VC5_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_PAR_VC5_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_PAR_VC5(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_PAR_VC5_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_PAR_VC5_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_PAR_VC1(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_PAR_VC1_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_PAR_VC1_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_PAR_VC1(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_PAR_VC1_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_PAR_VC1_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_PAR_VC5(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_PAR_VC5_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_PAR_VC5_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_PAR_VC5(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_PAR_VC5_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_PAR_VC5_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_PAR_VC1(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_PAR_VC1_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_PAR_VC1_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_PAR_VC1(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_PAR_VC1_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_PAR_VC1_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_FLIT_IDX_VC5(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_FLIT_IDX_VC5_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_FLIT_IDX_VC5_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_FLIT_IDX_VC5(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_FLIT_IDX_VC5_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_FLIT_IDX_VC5_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_FLIT_IDX_VC1(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_FLIT_IDX_VC1_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_FLIT_IDX_VC1_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_FLIT_IDX_VC1(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_FLIT_IDX_VC1_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_FLIT_IDX_VC1_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_FLIT_IDX_VC5(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_FLIT_IDX_VC5_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_FLIT_IDX_VC5_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_FLIT_IDX_VC5(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_FLIT_IDX_VC5_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_FLIT_IDX_VC5_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_FLIT_IDX_VC1(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_FLIT_IDX_VC1_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_FLIT_IDX_VC1_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_FLIT_IDX_VC1(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_FLIT_IDX_VC1_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_FLIT_IDX_VC1_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_VC5(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_VC5_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_VC5_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_VC5(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_VC5_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_VC5_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_VC1(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_VC1_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_VC1_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_VC1(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_VC1_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_VALID_BLK_CNT_VC1_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_VC5(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_VC5_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_VC5_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_VC5(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_VC5_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_VC5_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_VC1(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_VC1_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_VC1_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_VC1(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_VC1_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_TAIL_BLK_PTR_VC1_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_VC5(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_VC5_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_VC5_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_VC5(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_VC5_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_VC5_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_VC1(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_VC1_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_VC1_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_VC1(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_VC1_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC15_HEAD_BLK_PTR_VC1_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC26_FLIT_IDX_PAR_VC6(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC26_FLIT_IDX_PAR_VC6_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_FLIT_IDX_PAR_VC6_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC26_FLIT_IDX_PAR_VC6(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC26_FLIT_IDX_PAR_VC6_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_FLIT_IDX_PAR_VC6_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC26_FLIT_IDX_PAR_VC2(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC26_FLIT_IDX_PAR_VC2_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_FLIT_IDX_PAR_VC2_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC26_FLIT_IDX_PAR_VC2(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC26_FLIT_IDX_PAR_VC2_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_FLIT_IDX_PAR_VC2_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_PAR_VC6(mmr)  	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_PAR_VC6_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_PAR_VC6_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_PAR_VC6(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_PAR_VC6_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_PAR_VC6_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_PAR_VC2(mmr)  	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_PAR_VC2_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_PAR_VC2_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_PAR_VC2(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_PAR_VC2_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_PAR_VC2_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_PAR_VC6(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_PAR_VC6_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_PAR_VC6_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_PAR_VC6(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_PAR_VC6_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_PAR_VC6_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_PAR_VC2(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_PAR_VC2_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_PAR_VC2_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_PAR_VC2(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_PAR_VC2_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_PAR_VC2_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_PAR_VC6(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_PAR_VC6_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_PAR_VC6_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_PAR_VC6(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_PAR_VC6_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_PAR_VC6_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_PAR_VC2(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_PAR_VC2_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_PAR_VC2_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_PAR_VC2(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_PAR_VC2_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_PAR_VC2_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_FLIT_IDX_VC6(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_FLIT_IDX_VC6_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_FLIT_IDX_VC6_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_FLIT_IDX_VC6(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_FLIT_IDX_VC6_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_FLIT_IDX_VC6_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_FLIT_IDX_VC2(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_FLIT_IDX_VC2_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_FLIT_IDX_VC2_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_FLIT_IDX_VC2(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_FLIT_IDX_VC2_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_FLIT_IDX_VC2_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_FLIT_IDX_VC6(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_FLIT_IDX_VC6_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_FLIT_IDX_VC6_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_FLIT_IDX_VC6(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_FLIT_IDX_VC6_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_FLIT_IDX_VC6_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_FLIT_IDX_VC2(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_FLIT_IDX_VC2_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_FLIT_IDX_VC2_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_FLIT_IDX_VC2(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_FLIT_IDX_VC2_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_FLIT_IDX_VC2_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_VC6(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_VC6_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_VC6_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_VC6(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_VC6_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_VC6_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_VC2(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_VC2_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_VC2_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_VC2(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_VC2_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_VALID_BLK_CNT_VC2_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_VC6(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_VC6_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_VC6_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_VC6(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_VC6_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_VC6_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_VC2(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_VC2_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_VC2_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_VC2(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_VC2_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_TAIL_BLK_PTR_VC2_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_VC6(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_VC6_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_VC6_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_VC6(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_VC6_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_VC6_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_VC2(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_VC2_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_VC2_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_VC2(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_VC2_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC26_HEAD_BLK_PTR_VC2_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC37_FLIT_IDX_PAR_VC7(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC37_FLIT_IDX_PAR_VC7_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_FLIT_IDX_PAR_VC7_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC37_FLIT_IDX_PAR_VC7(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC37_FLIT_IDX_PAR_VC7_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_FLIT_IDX_PAR_VC7_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC37_FLIT_IDX_PAR_VC3(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC37_FLIT_IDX_PAR_VC3_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_FLIT_IDX_PAR_VC3_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC37_FLIT_IDX_PAR_VC3(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC37_FLIT_IDX_PAR_VC3_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_FLIT_IDX_PAR_VC3_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_PAR_VC7(mmr)  	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_PAR_VC7_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_PAR_VC7_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_PAR_VC7(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_PAR_VC7_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_PAR_VC7_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_PAR_VC3(mmr)  	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_PAR_VC3_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_PAR_VC3_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_PAR_VC3(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_PAR_VC3_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_PAR_VC3_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_PAR_VC7(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_PAR_VC7_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_PAR_VC7_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_PAR_VC7(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_PAR_VC7_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_PAR_VC7_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_PAR_VC3(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_PAR_VC3_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_PAR_VC3_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_PAR_VC3(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_PAR_VC3_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_PAR_VC3_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_PAR_VC7(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_PAR_VC7_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_PAR_VC7_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_PAR_VC7(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_PAR_VC7_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_PAR_VC7_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_PAR_VC3(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_PAR_VC3_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_PAR_VC3_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_PAR_VC3(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_PAR_VC3_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_PAR_VC3_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_FLIT_IDX_VC7(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_FLIT_IDX_VC7_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_FLIT_IDX_VC7_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_FLIT_IDX_VC7(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_FLIT_IDX_VC7_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_FLIT_IDX_VC7_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_FLIT_IDX_VC3(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_FLIT_IDX_VC3_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_FLIT_IDX_VC3_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_FLIT_IDX_VC3(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_FLIT_IDX_VC3_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_FLIT_IDX_VC3_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_FLIT_IDX_VC7(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_FLIT_IDX_VC7_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_FLIT_IDX_VC7_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_FLIT_IDX_VC7(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_FLIT_IDX_VC7_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_FLIT_IDX_VC7_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_FLIT_IDX_VC3(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_FLIT_IDX_VC3_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_FLIT_IDX_VC3_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_FLIT_IDX_VC3(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_FLIT_IDX_VC3_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_FLIT_IDX_VC3_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_VC7(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_VC7_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_VC7_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_VC7(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_VC7_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_VC7_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_VC3(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_VC3_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_VC3_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_VC3(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_VC3_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_VALID_BLK_CNT_VC3_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_VC7(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_VC7_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_VC7_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_VC7(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_VC7_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_VC7_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_VC3(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_VC3_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_VC3_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_VC3(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_VC3_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_TAIL_BLK_PTR_VC3_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_VC7(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_VC7_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_VC7_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_VC7(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_VC7_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_VC7_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_VC3(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_VC3_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_VC3_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_VC3(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_VC3_BP,\
									AR_RTR_INQ_CFG_DAMQ_VC37_HEAD_BLK_PTR_VC3_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_FREE_VALID_BLK_CNT_PAR_FREE(mmr) 	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_FREE_VALID_BLK_CNT_PAR_FREE_BP,\
									AR_RTR_INQ_CFG_DAMQ_FREE_VALID_BLK_CNT_PAR_FREE_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_FREE_VALID_BLK_CNT_PAR_FREE(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_FREE_VALID_BLK_CNT_PAR_FREE_BP,\
									AR_RTR_INQ_CFG_DAMQ_FREE_VALID_BLK_CNT_PAR_FREE_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_FREE_TAIL_BLK_PTR_PAR_FREE(mmr)  	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_FREE_TAIL_BLK_PTR_PAR_FREE_BP,\
									AR_RTR_INQ_CFG_DAMQ_FREE_TAIL_BLK_PTR_PAR_FREE_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_FREE_TAIL_BLK_PTR_PAR_FREE(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_FREE_TAIL_BLK_PTR_PAR_FREE_BP,\
									AR_RTR_INQ_CFG_DAMQ_FREE_TAIL_BLK_PTR_PAR_FREE_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_FREE_HEAD_BLK_PTR_PAR_FREE(mmr)  	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_FREE_HEAD_BLK_PTR_PAR_FREE_BP,\
									AR_RTR_INQ_CFG_DAMQ_FREE_HEAD_BLK_PTR_PAR_FREE_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_FREE_HEAD_BLK_PTR_PAR_FREE(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_FREE_HEAD_BLK_PTR_PAR_FREE_BP,\
									AR_RTR_INQ_CFG_DAMQ_FREE_HEAD_BLK_PTR_PAR_FREE_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_FREE_VALID_BLK_CNT_FREE(mmr)     	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_FREE_VALID_BLK_CNT_FREE_BP,\
									AR_RTR_INQ_CFG_DAMQ_FREE_VALID_BLK_CNT_FREE_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_FREE_VALID_BLK_CNT_FREE(mmr,v)   	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_FREE_VALID_BLK_CNT_FREE_BP,\
									AR_RTR_INQ_CFG_DAMQ_FREE_VALID_BLK_CNT_FREE_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_FREE_TAIL_BLK_PTR_FREE(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_FREE_TAIL_BLK_PTR_FREE_BP,\
									AR_RTR_INQ_CFG_DAMQ_FREE_TAIL_BLK_PTR_FREE_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_FREE_TAIL_BLK_PTR_FREE(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_FREE_TAIL_BLK_PTR_FREE_BP,\
									AR_RTR_INQ_CFG_DAMQ_FREE_TAIL_BLK_PTR_FREE_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_FREE_HEAD_BLK_PTR_FREE(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_FREE_HEAD_BLK_PTR_FREE_BP,\
									AR_RTR_INQ_CFG_DAMQ_FREE_HEAD_BLK_PTR_FREE_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_FREE_HEAD_BLK_PTR_FREE(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_FREE_HEAD_BLK_PTR_FREE_BP,\
									AR_RTR_INQ_CFG_DAMQ_FREE_HEAD_BLK_PTR_FREE_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_RD_WR(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_RD_WR_BP,\
									AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_RD_WR_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_RD_WR(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_RD_WR_BP,\
									AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_RD_WR_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_PAR(mmr)        	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_PAR_BP,\
									AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_PAR_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_PAR(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_PAR_BP,\
									AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_PAR_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_DATA(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_DATA_BP,\
									AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_DATA_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_DATA(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_DATA_BP,\
									AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_DATA_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_ADDR(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_ADDR_BP,\
									AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_ADDR_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_ADDR(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_ADDR_BP,\
									AR_RTR_INQ_CFG_DAMQ_NEXT_NXT_BLK_PTR_ADDR_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED0_IN_USED(mmr)        	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED0_IN_USED_BP,\
									AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED0_IN_USED_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED0_IN_USED(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED0_IN_USED_BP,\
									AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED0_IN_USED_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED1_IN_USED(mmr)        	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED1_IN_USED_BP,\
									AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED1_IN_USED_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED1_IN_USED(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED1_IN_USED_BP,\
									AR_RTR_INQ_CFG_DAMQ_BLK_IN_USED1_IN_USED_MASK)
#define RF_AR_RTR_INQ_CFG_DFIFO_DATA_SINGLE_STEP_DFIFO_DATA(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DFIFO_DATA_SINGLE_STEP_DFIFO_DATA_BP,\
									AR_RTR_INQ_CFG_DFIFO_DATA_SINGLE_STEP_DFIFO_DATA_MASK)
#define WF_AR_RTR_INQ_CFG_DFIFO_DATA_SINGLE_STEP_DFIFO_DATA(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DFIFO_DATA_SINGLE_STEP_DFIFO_DATA_BP,\
									AR_RTR_INQ_CFG_DFIFO_DATA_SINGLE_STEP_DFIFO_DATA_MASK)
#define RF_AR_RTR_INQ_CFG_ROUTE_PIPE_RESET_LFSR(mmr)            	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_RESET_LFSR_BP,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_RESET_LFSR_MASK)
#define WF_AR_RTR_INQ_CFG_ROUTE_PIPE_RESET_LFSR(mmr,v)          	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_RESET_LFSR_BP,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_RESET_LFSR_MASK)
#define RF_AR_RTR_INQ_CFG_ROUTE_PIPE_READ_ALL_RTABLES(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_READ_ALL_RTABLES_BP,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_READ_ALL_RTABLES_MASK)
#define WF_AR_RTR_INQ_CFG_ROUTE_PIPE_READ_ALL_RTABLES(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_READ_ALL_RTABLES_BP,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_READ_ALL_RTABLES_MASK)
#define RF_AR_RTR_INQ_CFG_ROUTE_PIPE_ROUTE_ERR_TYPE_ENABLE(mmr) 	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_ROUTE_ERR_TYPE_ENABLE_BP,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_ROUTE_ERR_TYPE_ENABLE_MASK)
#define WF_AR_RTR_INQ_CFG_ROUTE_PIPE_ROUTE_ERR_TYPE_ENABLE(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_ROUTE_ERR_TYPE_ENABLE_BP,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_ROUTE_ERR_TYPE_ENABLE_MASK)
#define RF_AR_RTR_INQ_CFG_ROUTE_PIPE_GROUP_NUMBER(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_GROUP_NUMBER_BP,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_GROUP_NUMBER_MASK)
#define WF_AR_RTR_INQ_CFG_ROUTE_PIPE_GROUP_NUMBER(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_GROUP_NUMBER_BP,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_GROUP_NUMBER_MASK)
#define RF_AR_RTR_INQ_CFG_ROUTE_PIPE_ARIES_NUMBER(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_ARIES_NUMBER_BP,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_ARIES_NUMBER_MASK)
#define WF_AR_RTR_INQ_CFG_ROUTE_PIPE_ARIES_NUMBER(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_ARIES_NUMBER_BP,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_ARIES_NUMBER_MASK)
#define RF_AR_RTR_INQ_CFG_ROUTE_PIPE_INCR_INCOMING_VC(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_INCR_INCOMING_VC_BP,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_INCR_INCOMING_VC_MASK)
#define WF_AR_RTR_INQ_CFG_ROUTE_PIPE_INCR_INCOMING_VC(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_INCR_INCOMING_VC_BP,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_INCR_INCOMING_VC_MASK)
#define RF_AR_RTR_INQ_CFG_ROUTE_PIPE_AT_A_BLUE_TILE(mmr)        	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_AT_A_BLUE_TILE_BP,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_AT_A_BLUE_TILE_MASK)
#define WF_AR_RTR_INQ_CFG_ROUTE_PIPE_AT_A_BLUE_TILE(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_AT_A_BLUE_TILE_BP,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_AT_A_BLUE_TILE_MASK)
#define RF_AR_RTR_INQ_CFG_ROUTE_PIPE_AT_A_PTILE(mmr)            	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_AT_A_PTILE_BP,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_AT_A_PTILE_MASK)
#define WF_AR_RTR_INQ_CFG_ROUTE_PIPE_AT_A_PTILE(mmr,v)          	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_AT_A_PTILE_BP,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_AT_A_PTILE_MASK)
#define RF_AR_RTR_INQ_CFG_ROUTE_PIPE_HASH_ID(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_HASH_ID_BP,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_HASH_ID_MASK)
#define WF_AR_RTR_INQ_CFG_ROUTE_PIPE_HASH_ID(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_HASH_ID_BP,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_HASH_ID_MASK)
#define RF_AR_RTR_INQ_CFG_ROUTE_PIPE_LMIN_TBL_ADDR_SHIFT(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_LMIN_TBL_ADDR_SHIFT_BP,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_LMIN_TBL_ADDR_SHIFT_MASK)
#define WF_AR_RTR_INQ_CFG_ROUTE_PIPE_LMIN_TBL_ADDR_SHIFT(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_LMIN_TBL_ADDR_SHIFT_BP,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_LMIN_TBL_ADDR_SHIFT_MASK)
#define RF_AR_RTR_INQ_CFG_ROUTE_PIPE_GMIN_TBL_ADDR_SHIFT(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_GMIN_TBL_ADDR_SHIFT_BP,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_GMIN_TBL_ADDR_SHIFT_MASK)
#define WF_AR_RTR_INQ_CFG_ROUTE_PIPE_GMIN_TBL_ADDR_SHIFT(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_GMIN_TBL_ADDR_SHIFT_BP,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_GMIN_TBL_ADDR_SHIFT_MASK)
#define RF_AR_RTR_INQ_CFG_ROUTE_PIPE_DISABLE_CONGESTION(mmr)    	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_DISABLE_CONGESTION_BP,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_DISABLE_CONGESTION_MASK)
#define WF_AR_RTR_INQ_CFG_ROUTE_PIPE_DISABLE_CONGESTION(mmr,v)  	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_DISABLE_CONGESTION_BP,\
									AR_RTR_INQ_CFG_ROUTE_PIPE_DISABLE_CONGESTION_MASK)
#define RF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7_PAR(mmr)            	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7_PAR_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7_PAR_MASK)
#define WF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7_PAR(mmr,v)          	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7_PAR_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7_PAR_MASK)
#define RF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7_ROOT(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7_ROOT_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7_ROOT_MASK)
#define WF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7_ROOT(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7_ROOT_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7_ROOT_MASK)
#define RF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7(mmr)                	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7_MASK)
#define WF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7(mmr,v)              	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC7_MASK)
#define RF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6_PAR(mmr)            	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6_PAR_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6_PAR_MASK)
#define WF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6_PAR(mmr,v)          	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6_PAR_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6_PAR_MASK)
#define RF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6_ROOT(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6_ROOT_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6_ROOT_MASK)
#define WF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6_ROOT(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6_ROOT_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6_ROOT_MASK)
#define RF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6(mmr)                	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6_MASK)
#define WF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6(mmr,v)              	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC6_MASK)
#define RF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5_PAR(mmr)            	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5_PAR_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5_PAR_MASK)
#define WF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5_PAR(mmr,v)          	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5_PAR_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5_PAR_MASK)
#define RF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5_ROOT(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5_ROOT_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5_ROOT_MASK)
#define WF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5_ROOT(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5_ROOT_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5_ROOT_MASK)
#define RF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5(mmr)                	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5_MASK)
#define WF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5(mmr,v)              	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC5_MASK)
#define RF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4_PAR(mmr)            	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4_PAR_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4_PAR_MASK)
#define WF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4_PAR(mmr,v)          	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4_PAR_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4_PAR_MASK)
#define RF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4_ROOT(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4_ROOT_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4_ROOT_MASK)
#define WF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4_ROOT(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4_ROOT_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4_ROOT_MASK)
#define RF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4(mmr)                	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4_MASK)
#define WF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4(mmr,v)              	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC4_MASK)
#define RF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3_PAR(mmr)            	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3_PAR_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3_PAR_MASK)
#define WF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3_PAR(mmr,v)          	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3_PAR_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3_PAR_MASK)
#define RF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3_ROOT(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3_ROOT_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3_ROOT_MASK)
#define WF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3_ROOT(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3_ROOT_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3_ROOT_MASK)
#define RF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3(mmr)                	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3_MASK)
#define WF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3(mmr,v)              	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC3_MASK)
#define RF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2_PAR(mmr)            	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2_PAR_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2_PAR_MASK)
#define WF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2_PAR(mmr,v)          	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2_PAR_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2_PAR_MASK)
#define RF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2_ROOT(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2_ROOT_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2_ROOT_MASK)
#define WF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2_ROOT(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2_ROOT_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2_ROOT_MASK)
#define RF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2(mmr)                	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2_MASK)
#define WF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2(mmr,v)              	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC2_MASK)
#define RF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1_PAR(mmr)            	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1_PAR_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1_PAR_MASK)
#define WF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1_PAR(mmr,v)          	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1_PAR_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1_PAR_MASK)
#define RF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1_ROOT(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1_ROOT_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1_ROOT_MASK)
#define WF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1_ROOT(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1_ROOT_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1_ROOT_MASK)
#define RF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1(mmr)                	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1_MASK)
#define WF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1(mmr,v)              	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC1_MASK)
#define RF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0_PAR(mmr)            	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0_PAR_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0_PAR_MASK)
#define WF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0_PAR(mmr,v)          	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0_PAR_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0_PAR_MASK)
#define RF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0_ROOT(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0_ROOT_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0_ROOT_MASK)
#define WF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0_ROOT(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0_ROOT_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0_ROOT_MASK)
#define RF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0(mmr)                	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0_MASK)
#define WF_AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0(mmr,v)              	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0_BP,\
									AR_RTR_INQ_CFG_VC_TABLE_TRGT_VC0_MASK)
#define RF_AR_RTR_INQ_CFG_LINK_ALIVE_BITS_LINK_ALIVE(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_LINK_ALIVE_BITS_LINK_ALIVE_BP,\
									AR_RTR_INQ_CFG_LINK_ALIVE_BITS_LINK_ALIVE_MASK)
#define WF_AR_RTR_INQ_CFG_LINK_ALIVE_BITS_LINK_ALIVE(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_LINK_ALIVE_BITS_LINK_ALIVE_BP,\
									AR_RTR_INQ_CFG_LINK_ALIVE_BITS_LINK_ALIVE_MASK)
#define RF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_NONMIN_CONGEST_ADD(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_NONMIN_CONGEST_ADD_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_NONMIN_CONGEST_ADD_MASK)
#define WF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_NONMIN_CONGEST_ADD(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_NONMIN_CONGEST_ADD_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_NONMIN_CONGEST_ADD_MASK)
#define RF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_NONMIN_CONGEST_SHIFT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_NONMIN_CONGEST_SHIFT_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_NONMIN_CONGEST_SHIFT_MASK)
#define WF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_NONMIN_CONGEST_SHIFT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_NONMIN_CONGEST_SHIFT_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_NONMIN_CONGEST_SHIFT_MASK)
#define RF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_MIN_CONGEST_ADD(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_MIN_CONGEST_ADD_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_MIN_CONGEST_ADD_MASK)
#define WF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_MIN_CONGEST_ADD(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_MIN_CONGEST_ADD_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_MIN_CONGEST_ADD_MASK)
#define RF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_MIN_CONGEST_SHIFT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_MIN_CONGEST_SHIFT_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_MIN_CONGEST_SHIFT_MASK)
#define WF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_MIN_CONGEST_SHIFT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_MIN_CONGEST_SHIFT_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT3_MIN_CONGEST_SHIFT_MASK)
#define RF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_NONMIN_CONGEST_ADD(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_NONMIN_CONGEST_ADD_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_NONMIN_CONGEST_ADD_MASK)
#define WF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_NONMIN_CONGEST_ADD(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_NONMIN_CONGEST_ADD_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_NONMIN_CONGEST_ADD_MASK)
#define RF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_NONMIN_CONGEST_SHIFT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_NONMIN_CONGEST_SHIFT_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_NONMIN_CONGEST_SHIFT_MASK)
#define WF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_NONMIN_CONGEST_SHIFT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_NONMIN_CONGEST_SHIFT_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_NONMIN_CONGEST_SHIFT_MASK)
#define RF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_MIN_CONGEST_ADD(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_MIN_CONGEST_ADD_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_MIN_CONGEST_ADD_MASK)
#define WF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_MIN_CONGEST_ADD(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_MIN_CONGEST_ADD_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_MIN_CONGEST_ADD_MASK)
#define RF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_MIN_CONGEST_SHIFT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_MIN_CONGEST_SHIFT_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_MIN_CONGEST_SHIFT_MASK)
#define WF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_MIN_CONGEST_SHIFT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_MIN_CONGEST_SHIFT_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT2_MIN_CONGEST_SHIFT_MASK)
#define RF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_NONMIN_CONGEST_ADD(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_NONMIN_CONGEST_ADD_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_NONMIN_CONGEST_ADD_MASK)
#define WF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_NONMIN_CONGEST_ADD(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_NONMIN_CONGEST_ADD_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_NONMIN_CONGEST_ADD_MASK)
#define RF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_NONMIN_CONGEST_SHIFT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_NONMIN_CONGEST_SHIFT_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_NONMIN_CONGEST_SHIFT_MASK)
#define WF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_NONMIN_CONGEST_SHIFT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_NONMIN_CONGEST_SHIFT_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_NONMIN_CONGEST_SHIFT_MASK)
#define RF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_MIN_CONGEST_ADD(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_MIN_CONGEST_ADD_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_MIN_CONGEST_ADD_MASK)
#define WF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_MIN_CONGEST_ADD(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_MIN_CONGEST_ADD_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_MIN_CONGEST_ADD_MASK)
#define RF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_MIN_CONGEST_SHIFT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_MIN_CONGEST_SHIFT_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_MIN_CONGEST_SHIFT_MASK)
#define WF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_MIN_CONGEST_SHIFT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_MIN_CONGEST_SHIFT_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT1_MIN_CONGEST_SHIFT_MASK)
#define RF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_NONMIN_CONGEST_ADD(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_NONMIN_CONGEST_ADD_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_NONMIN_CONGEST_ADD_MASK)
#define WF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_NONMIN_CONGEST_ADD(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_NONMIN_CONGEST_ADD_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_NONMIN_CONGEST_ADD_MASK)
#define RF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_NONMIN_CONGEST_SHIFT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_NONMIN_CONGEST_SHIFT_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_NONMIN_CONGEST_SHIFT_MASK)
#define WF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_NONMIN_CONGEST_SHIFT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_NONMIN_CONGEST_SHIFT_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_NONMIN_CONGEST_SHIFT_MASK)
#define RF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_MIN_CONGEST_ADD(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_MIN_CONGEST_ADD_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_MIN_CONGEST_ADD_MASK)
#define WF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_MIN_CONGEST_ADD(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_MIN_CONGEST_ADD_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_MIN_CONGEST_ADD_MASK)
#define RF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_MIN_CONGEST_SHIFT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_MIN_CONGEST_SHIFT_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_MIN_CONGEST_SHIFT_MASK)
#define WF_AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_MIN_CONGEST_SHIFT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_MIN_CONGEST_SHIFT_BP,\
									AR_RTR_INQ_CFG_CONGEST_CTRL_ADAPT0_MIN_CONGEST_SHIFT_MASK)
#define RF_AR_RTR_INQ_CFG_DAMQ_DATA_RAMDATA(mmr)                	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_DAMQ_DATA_RAMDATA_BP,\
									AR_RTR_INQ_CFG_DAMQ_DATA_RAMDATA_MASK)
#define WF_AR_RTR_INQ_CFG_DAMQ_DATA_RAMDATA(mmr,v)              	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_DAMQ_DATA_RAMDATA_BP,\
									AR_RTR_INQ_CFG_DAMQ_DATA_RAMDATA_MASK)
#define RF_AR_RTR_INQ_CFG_GRN_NM_RT_TAB_PORT_LIST(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_GRN_NM_RT_TAB_PORT_LIST_BP,\
									AR_RTR_INQ_CFG_GRN_NM_RT_TAB_PORT_LIST_MASK)
#define WF_AR_RTR_INQ_CFG_GRN_NM_RT_TAB_PORT_LIST(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_GRN_NM_RT_TAB_PORT_LIST_BP,\
									AR_RTR_INQ_CFG_GRN_NM_RT_TAB_PORT_LIST_MASK)
#define RF_AR_RTR_INQ_CFG_BLK_NM_RT_TAB_PORT_LIST(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_BLK_NM_RT_TAB_PORT_LIST_BP,\
									AR_RTR_INQ_CFG_BLK_NM_RT_TAB_PORT_LIST_MASK)
#define WF_AR_RTR_INQ_CFG_BLK_NM_RT_TAB_PORT_LIST(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_BLK_NM_RT_TAB_PORT_LIST_BP,\
									AR_RTR_INQ_CFG_BLK_NM_RT_TAB_PORT_LIST_MASK)
#define RF_AR_RTR_INQ_CFG_BLU_NM_RT_TAB_PORT_LIST(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_BLU_NM_RT_TAB_PORT_LIST_BP,\
									AR_RTR_INQ_CFG_BLU_NM_RT_TAB_PORT_LIST_MASK)
#define WF_AR_RTR_INQ_CFG_BLU_NM_RT_TAB_PORT_LIST(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_BLU_NM_RT_TAB_PORT_LIST_BP,\
									AR_RTR_INQ_CFG_BLU_NM_RT_TAB_PORT_LIST_MASK)
#define RF_AR_RTR_INQ_CFG_LOCM_RT_TAB_PORT_LIST(mmr)            	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_LOCM_RT_TAB_PORT_LIST_BP,\
									AR_RTR_INQ_CFG_LOCM_RT_TAB_PORT_LIST_MASK)
#define WF_AR_RTR_INQ_CFG_LOCM_RT_TAB_PORT_LIST(mmr,v)          	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_LOCM_RT_TAB_PORT_LIST_BP,\
									AR_RTR_INQ_CFG_LOCM_RT_TAB_PORT_LIST_MASK)
#define RF_AR_RTR_INQ_CFG_GLBM_RT_TAB_PORT_LIST(mmr)            	RD_FIELD(mmr,\
									AR_RTR_INQ_CFG_GLBM_RT_TAB_PORT_LIST_BP,\
									AR_RTR_INQ_CFG_GLBM_RT_TAB_PORT_LIST_MASK)
#define WF_AR_RTR_INQ_CFG_GLBM_RT_TAB_PORT_LIST(mmr,v)          	WR_FIELD(mmr,v,\
									AR_RTR_INQ_CFG_GLBM_RT_TAB_PORT_LIST_BP,\
									AR_RTR_INQ_CFG_GLBM_RT_TAB_PORT_LIST_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_LCB_ERR(mmr)                      	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_LCB_ERR_BP,\
									AR_RTR_INQ_ERR_FLG_LCB_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_LCB_ERR(mmr,v)                    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_LCB_ERR_BP,\
									AR_RTR_INQ_ERR_FLG_LCB_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC7(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC7_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC7_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC7(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC7_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC7_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC6(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC6_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC6_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC6(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC6_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC6_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC5(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC5_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC5_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC5(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC5_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC5_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC4(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC4_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC4_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC4(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC4_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC4_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC3(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC3_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC3_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC3(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC3_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC3_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC2(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC2_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC2_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC2(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC2_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC2_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC1(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC1_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC1_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC1(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC1_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC1_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC0(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC0_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC0_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC0(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC0_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_FPT_VC0_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_COLBUF_MBE_ERR(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_COLBUF_MBE_ERR_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_MBE_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_COLBUF_MBE_ERR(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_COLBUF_MBE_ERR_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_MBE_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_COLBUF_SBE_ON_TAIL(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_COLBUF_SBE_ON_TAIL_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_SBE_ON_TAIL_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_COLBUF_SBE_ON_TAIL(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_COLBUF_SBE_ON_TAIL_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_SBE_ON_TAIL_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_COLBUF_SBE_ERR(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_COLBUF_SBE_ERR_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_SBE_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_COLBUF_SBE_ERR(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_COLBUF_SBE_ERR_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_SBE_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_COLBUF_CRC_ERR(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_COLBUF_CRC_ERR_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_CRC_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_COLBUF_CRC_ERR(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_COLBUF_CRC_ERR_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_CRC_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_COLBUF_MAX_PKT_ERR(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_COLBUF_MAX_PKT_ERR_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_MAX_PKT_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_COLBUF_MAX_PKT_ERR(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_COLBUF_MAX_PKT_ERR_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_MAX_PKT_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_COLBUF_UFLW_ERR(mmr)              	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_COLBUF_UFLW_ERR_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_UFLW_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_COLBUF_UFLW_ERR(mmr,v)            	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_COLBUF_UFLW_ERR_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_UFLW_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_COLBUF_OFLW_ERR(mmr)              	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_COLBUF_OFLW_ERR_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_OFLW_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_COLBUF_OFLW_ERR(mmr,v)            	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_COLBUF_OFLW_ERR_BP,\
									AR_RTR_INQ_ERR_FLG_COLBUF_OFLW_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_SUBSWITCH_ERR(mmr)                	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_SUBSWITCH_ERR_BP,\
									AR_RTR_INQ_ERR_FLG_SUBSWITCH_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_SUBSWITCH_ERR(mmr,v)              	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_SUBSWITCH_ERR_BP,\
									AR_RTR_INQ_ERR_FLG_SUBSWITCH_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_LINK_ALIVE_TIMEOUT_ERR(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_LINK_ALIVE_TIMEOUT_ERR_BP,\
									AR_RTR_INQ_ERR_FLG_LINK_ALIVE_TIMEOUT_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_LINK_ALIVE_TIMEOUT_ERR(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_LINK_ALIVE_TIMEOUT_ERR_BP,\
									AR_RTR_INQ_ERR_FLG_LINK_ALIVE_TIMEOUT_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_LINK_ALIVE_CHANNEL_ERR(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_LINK_ALIVE_CHANNEL_ERR_BP,\
									AR_RTR_INQ_ERR_FLG_LINK_ALIVE_CHANNEL_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_LINK_ALIVE_CHANNEL_ERR(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_LINK_ALIVE_CHANNEL_ERR_BP,\
									AR_RTR_INQ_ERR_FLG_LINK_ALIVE_CHANNEL_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_PRF_CNT_ROLLOVR_ERR(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_PRF_CNT_ROLLOVR_ERR_BP,\
									AR_RTR_INQ_ERR_FLG_PRF_CNT_ROLLOVR_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_PRF_CNT_ROLLOVR_ERR(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_PRF_CNT_ROLLOVR_ERR_BP,\
									AR_RTR_INQ_ERR_FLG_PRF_CNT_ROLLOVR_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_MBE_RTABLE(mmr)                   	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_MBE_RTABLE_BP,\
									AR_RTR_INQ_ERR_FLG_MBE_RTABLE_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_MBE_RTABLE(mmr,v)                 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_MBE_RTABLE_BP,\
									AR_RTR_INQ_ERR_FLG_MBE_RTABLE_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_SBE_RTABLE(mmr)                   	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_SBE_RTABLE_BP,\
									AR_RTR_INQ_ERR_FLG_SBE_RTABLE_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_SBE_RTABLE(mmr,v)                 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_SBE_RTABLE_BP,\
									AR_RTR_INQ_ERR_FLG_SBE_RTABLE_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_ROUTE_ERROR(mmr)                  	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_ROUTE_ERROR_BP,\
									AR_RTR_INQ_ERR_FLG_ROUTE_ERROR_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_ROUTE_ERROR(mmr,v)                	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_ROUTE_ERROR_BP,\
									AR_RTR_INQ_ERR_FLG_ROUTE_ERROR_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_PBE_VC_TABLE(mmr)                 	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_PBE_VC_TABLE_BP,\
									AR_RTR_INQ_ERR_FLG_PBE_VC_TABLE_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_PBE_VC_TABLE(mmr,v)               	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_PBE_VC_TABLE_BP,\
									AR_RTR_INQ_ERR_FLG_PBE_VC_TABLE_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_PBE_RFIFO_DATA(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_PBE_RFIFO_DATA_BP,\
									AR_RTR_INQ_ERR_FLG_PBE_RFIFO_DATA_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_PBE_RFIFO_DATA(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_PBE_RFIFO_DATA_BP,\
									AR_RTR_INQ_ERR_FLG_PBE_RFIFO_DATA_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_PBE_RFIFO_COUNT(mmr)              	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_PBE_RFIFO_COUNT_BP,\
									AR_RTR_INQ_ERR_FLG_PBE_RFIFO_COUNT_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_PBE_RFIFO_COUNT(mmr,v)            	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_PBE_RFIFO_COUNT_BP,\
									AR_RTR_INQ_ERR_FLG_PBE_RFIFO_COUNT_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_PBE_OFIFO_COUNT(mmr)              	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_PBE_OFIFO_COUNT_BP,\
									AR_RTR_INQ_ERR_FLG_PBE_OFIFO_COUNT_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_PBE_OFIFO_COUNT(mmr,v)            	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_PBE_OFIFO_COUNT_BP,\
									AR_RTR_INQ_ERR_FLG_PBE_OFIFO_COUNT_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_PBE_DFIFO_COUNT(mmr)              	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_PBE_DFIFO_COUNT_BP,\
									AR_RTR_INQ_ERR_FLG_PBE_DFIFO_COUNT_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_PBE_DFIFO_COUNT(mmr,v)            	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_PBE_DFIFO_COUNT_BP,\
									AR_RTR_INQ_ERR_FLG_PBE_DFIFO_COUNT_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_INCORRECT_ACCESS_DFIFO(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_INCORRECT_ACCESS_DFIFO_BP,\
									AR_RTR_INQ_ERR_FLG_INCORRECT_ACCESS_DFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_INCORRECT_ACCESS_DFIFO(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_INCORRECT_ACCESS_DFIFO_BP,\
									AR_RTR_INQ_ERR_FLG_INCORRECT_ACCESS_DFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_UFLW_ERR_RFIFO(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_UFLW_ERR_RFIFO_BP,\
									AR_RTR_INQ_ERR_FLG_UFLW_ERR_RFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_UFLW_ERR_RFIFO(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_UFLW_ERR_RFIFO_BP,\
									AR_RTR_INQ_ERR_FLG_UFLW_ERR_RFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_UFLW_ERR_OFIFO(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_UFLW_ERR_OFIFO_BP,\
									AR_RTR_INQ_ERR_FLG_UFLW_ERR_OFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_UFLW_ERR_OFIFO(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_UFLW_ERR_OFIFO_BP,\
									AR_RTR_INQ_ERR_FLG_UFLW_ERR_OFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_UFLW_ERR_DFIFO(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_UFLW_ERR_DFIFO_BP,\
									AR_RTR_INQ_ERR_FLG_UFLW_ERR_DFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_UFLW_ERR_DFIFO(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_UFLW_ERR_DFIFO_BP,\
									AR_RTR_INQ_ERR_FLG_UFLW_ERR_DFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_OFLW_ERR_RFIFO(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_OFLW_ERR_RFIFO_BP,\
									AR_RTR_INQ_ERR_FLG_OFLW_ERR_RFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_OFLW_ERR_RFIFO(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_OFLW_ERR_RFIFO_BP,\
									AR_RTR_INQ_ERR_FLG_OFLW_ERR_RFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_OFLW_ERR_OFIFO(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_OFLW_ERR_OFIFO_BP,\
									AR_RTR_INQ_ERR_FLG_OFLW_ERR_OFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_OFLW_ERR_OFIFO(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_OFLW_ERR_OFIFO_BP,\
									AR_RTR_INQ_ERR_FLG_OFLW_ERR_OFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_OFLW_ERR_DFIFO(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_OFLW_ERR_DFIFO_BP,\
									AR_RTR_INQ_ERR_FLG_OFLW_ERR_DFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_OFLW_ERR_DFIFO(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_OFLW_ERR_DFIFO_BP,\
									AR_RTR_INQ_ERR_FLG_OFLW_ERR_DFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_ERR_RD_WRONG_VC_BLK_DAMQ(mmr)     	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_ERR_RD_WRONG_VC_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_FLG_ERR_RD_WRONG_VC_BLK_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_ERR_RD_WRONG_VC_BLK_DAMQ(mmr,v)   	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_ERR_RD_WRONG_VC_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_FLG_ERR_RD_WRONG_VC_BLK_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_ERR_DEALLOC_IDLE_BLK_DAMQ(mmr)    	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_ERR_DEALLOC_IDLE_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_FLG_ERR_DEALLOC_IDLE_BLK_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_ERR_DEALLOC_IDLE_BLK_DAMQ(mmr,v)  	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_ERR_DEALLOC_IDLE_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_FLG_ERR_DEALLOC_IDLE_BLK_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_ERR_ALLOC_INUSE_BLK_DAMQ(mmr)     	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_ERR_ALLOC_INUSE_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_FLG_ERR_ALLOC_INUSE_BLK_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_ERR_ALLOC_INUSE_BLK_DAMQ(mmr,v)   	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_ERR_ALLOC_INUSE_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_FLG_ERR_ALLOC_INUSE_BLK_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_ERR_WR_NON_ALLOC_BLK_DAMQ(mmr)    	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_ERR_WR_NON_ALLOC_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_FLG_ERR_WR_NON_ALLOC_BLK_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_ERR_WR_NON_ALLOC_BLK_DAMQ(mmr,v)  	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_ERR_WR_NON_ALLOC_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_FLG_ERR_WR_NON_ALLOC_BLK_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_ERR_RD_NON_ALLOC_BLK_DAMQ(mmr)    	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_ERR_RD_NON_ALLOC_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_FLG_ERR_RD_NON_ALLOC_BLK_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_ERR_RD_NON_ALLOC_BLK_DAMQ(mmr,v)  	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_ERR_RD_NON_ALLOC_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_FLG_ERR_RD_NON_ALLOC_BLK_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_PBE_CNT_DAMQ(mmr)                 	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_PBE_CNT_DAMQ_BP,\
									AR_RTR_INQ_ERR_FLG_PBE_CNT_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_PBE_CNT_DAMQ(mmr,v)               	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_PBE_CNT_DAMQ_BP,\
									AR_RTR_INQ_ERR_FLG_PBE_CNT_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_PBE_PTR_DAMQ(mmr)                 	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_PBE_PTR_DAMQ_BP,\
									AR_RTR_INQ_ERR_FLG_PBE_PTR_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_PBE_PTR_DAMQ(mmr,v)               	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_PBE_PTR_DAMQ_BP,\
									AR_RTR_INQ_ERR_FLG_PBE_PTR_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_MBE_DAMQ(mmr)                     	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_MBE_DAMQ_BP,\
									AR_RTR_INQ_ERR_FLG_MBE_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_MBE_DAMQ(mmr,v)                   	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_MBE_DAMQ_BP,\
									AR_RTR_INQ_ERR_FLG_MBE_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_SBE_DAMQ(mmr)                     	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_SBE_DAMQ_BP,\
									AR_RTR_INQ_ERR_FLG_SBE_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_SBE_DAMQ(mmr,v)                   	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_SBE_DAMQ_BP,\
									AR_RTR_INQ_ERR_FLG_SBE_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_UFLW_ERR_DAMQ(mmr)                	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_UFLW_ERR_DAMQ_BP,\
									AR_RTR_INQ_ERR_FLG_UFLW_ERR_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_UFLW_ERR_DAMQ(mmr,v)              	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_UFLW_ERR_DAMQ_BP,\
									AR_RTR_INQ_ERR_FLG_UFLW_ERR_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_OFLW_ERR_DAMQ(mmr)                	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_OFLW_ERR_DAMQ_BP,\
									AR_RTR_INQ_ERR_FLG_OFLW_ERR_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_OFLW_ERR_DAMQ(mmr,v)              	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_OFLW_ERR_DAMQ_BP,\
									AR_RTR_INQ_ERR_FLG_OFLW_ERR_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_FLG_DIAG_ONLY(mmr)                    	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FLG_DIAG_ONLY_BP,\
									AR_RTR_INQ_ERR_FLG_DIAG_ONLY_MASK)
#define WF_AR_RTR_INQ_ERR_FLG_DIAG_ONLY(mmr,v)                  	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FLG_DIAG_ONLY_BP,\
									AR_RTR_INQ_ERR_FLG_DIAG_ONLY_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_LCB_ERR(mmr)                      	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_LCB_ERR_BP,\
									AR_RTR_INQ_ERR_CLR_LCB_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_LCB_ERR(mmr,v)                    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_LCB_ERR_BP,\
									AR_RTR_INQ_ERR_CLR_LCB_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC7(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC7_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC7_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC7(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC7_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC7_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC6(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC6_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC6_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC6(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC6_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC6_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC5(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC5_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC5_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC5(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC5_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC5_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC4(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC4_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC4_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC4(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC4_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC4_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC3(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC3_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC3_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC3(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC3_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC3_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC2(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC2_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC2_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC2(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC2_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC2_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC1(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC1_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC1_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC1(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC1_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC1_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC0(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC0_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC0_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC0(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC0_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_FPT_VC0_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_COLBUF_MBE_ERR(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_COLBUF_MBE_ERR_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_MBE_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_COLBUF_MBE_ERR(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_COLBUF_MBE_ERR_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_MBE_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_COLBUF_SBE_ON_TAIL(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_COLBUF_SBE_ON_TAIL_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_SBE_ON_TAIL_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_COLBUF_SBE_ON_TAIL(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_COLBUF_SBE_ON_TAIL_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_SBE_ON_TAIL_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_COLBUF_SBE_ERR(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_COLBUF_SBE_ERR_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_SBE_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_COLBUF_SBE_ERR(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_COLBUF_SBE_ERR_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_SBE_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_COLBUF_CRC_ERR(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_COLBUF_CRC_ERR_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_CRC_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_COLBUF_CRC_ERR(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_COLBUF_CRC_ERR_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_CRC_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_COLBUF_MAX_PKT_ERR(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_COLBUF_MAX_PKT_ERR_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_MAX_PKT_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_COLBUF_MAX_PKT_ERR(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_COLBUF_MAX_PKT_ERR_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_MAX_PKT_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_COLBUF_UFLW_ERR(mmr)              	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_COLBUF_UFLW_ERR_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_UFLW_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_COLBUF_UFLW_ERR(mmr,v)            	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_COLBUF_UFLW_ERR_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_UFLW_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_COLBUF_OFLW_ERR(mmr)              	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_COLBUF_OFLW_ERR_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_OFLW_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_COLBUF_OFLW_ERR(mmr,v)            	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_COLBUF_OFLW_ERR_BP,\
									AR_RTR_INQ_ERR_CLR_COLBUF_OFLW_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_SUBSWITCH_ERR(mmr)                	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_SUBSWITCH_ERR_BP,\
									AR_RTR_INQ_ERR_CLR_SUBSWITCH_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_SUBSWITCH_ERR(mmr,v)              	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_SUBSWITCH_ERR_BP,\
									AR_RTR_INQ_ERR_CLR_SUBSWITCH_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_LINK_ALIVE_TIMEOUT_ERR(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_LINK_ALIVE_TIMEOUT_ERR_BP,\
									AR_RTR_INQ_ERR_CLR_LINK_ALIVE_TIMEOUT_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_LINK_ALIVE_TIMEOUT_ERR(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_LINK_ALIVE_TIMEOUT_ERR_BP,\
									AR_RTR_INQ_ERR_CLR_LINK_ALIVE_TIMEOUT_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_LINK_ALIVE_CHANNEL_ERR(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_LINK_ALIVE_CHANNEL_ERR_BP,\
									AR_RTR_INQ_ERR_CLR_LINK_ALIVE_CHANNEL_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_LINK_ALIVE_CHANNEL_ERR(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_LINK_ALIVE_CHANNEL_ERR_BP,\
									AR_RTR_INQ_ERR_CLR_LINK_ALIVE_CHANNEL_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_PRF_CNT_ROLLOVR_ERR(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_PRF_CNT_ROLLOVR_ERR_BP,\
									AR_RTR_INQ_ERR_CLR_PRF_CNT_ROLLOVR_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_PRF_CNT_ROLLOVR_ERR(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_PRF_CNT_ROLLOVR_ERR_BP,\
									AR_RTR_INQ_ERR_CLR_PRF_CNT_ROLLOVR_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_MBE_RTABLE(mmr)                   	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_MBE_RTABLE_BP,\
									AR_RTR_INQ_ERR_CLR_MBE_RTABLE_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_MBE_RTABLE(mmr,v)                 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_MBE_RTABLE_BP,\
									AR_RTR_INQ_ERR_CLR_MBE_RTABLE_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_SBE_RTABLE(mmr)                   	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_SBE_RTABLE_BP,\
									AR_RTR_INQ_ERR_CLR_SBE_RTABLE_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_SBE_RTABLE(mmr,v)                 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_SBE_RTABLE_BP,\
									AR_RTR_INQ_ERR_CLR_SBE_RTABLE_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_ROUTE_ERROR(mmr)                  	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_ROUTE_ERROR_BP,\
									AR_RTR_INQ_ERR_CLR_ROUTE_ERROR_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_ROUTE_ERROR(mmr,v)                	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_ROUTE_ERROR_BP,\
									AR_RTR_INQ_ERR_CLR_ROUTE_ERROR_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_PBE_VC_TABLE(mmr)                 	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_PBE_VC_TABLE_BP,\
									AR_RTR_INQ_ERR_CLR_PBE_VC_TABLE_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_PBE_VC_TABLE(mmr,v)               	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_PBE_VC_TABLE_BP,\
									AR_RTR_INQ_ERR_CLR_PBE_VC_TABLE_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_PBE_RFIFO_DATA(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_PBE_RFIFO_DATA_BP,\
									AR_RTR_INQ_ERR_CLR_PBE_RFIFO_DATA_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_PBE_RFIFO_DATA(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_PBE_RFIFO_DATA_BP,\
									AR_RTR_INQ_ERR_CLR_PBE_RFIFO_DATA_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_PBE_RFIFO_COUNT(mmr)              	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_PBE_RFIFO_COUNT_BP,\
									AR_RTR_INQ_ERR_CLR_PBE_RFIFO_COUNT_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_PBE_RFIFO_COUNT(mmr,v)            	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_PBE_RFIFO_COUNT_BP,\
									AR_RTR_INQ_ERR_CLR_PBE_RFIFO_COUNT_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_PBE_OFIFO_COUNT(mmr)              	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_PBE_OFIFO_COUNT_BP,\
									AR_RTR_INQ_ERR_CLR_PBE_OFIFO_COUNT_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_PBE_OFIFO_COUNT(mmr,v)            	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_PBE_OFIFO_COUNT_BP,\
									AR_RTR_INQ_ERR_CLR_PBE_OFIFO_COUNT_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_PBE_DFIFO_COUNT(mmr)              	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_PBE_DFIFO_COUNT_BP,\
									AR_RTR_INQ_ERR_CLR_PBE_DFIFO_COUNT_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_PBE_DFIFO_COUNT(mmr,v)            	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_PBE_DFIFO_COUNT_BP,\
									AR_RTR_INQ_ERR_CLR_PBE_DFIFO_COUNT_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_INCORRECT_ACCESS_DFIFO(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_INCORRECT_ACCESS_DFIFO_BP,\
									AR_RTR_INQ_ERR_CLR_INCORRECT_ACCESS_DFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_INCORRECT_ACCESS_DFIFO(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_INCORRECT_ACCESS_DFIFO_BP,\
									AR_RTR_INQ_ERR_CLR_INCORRECT_ACCESS_DFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_UFLW_ERR_RFIFO(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_UFLW_ERR_RFIFO_BP,\
									AR_RTR_INQ_ERR_CLR_UFLW_ERR_RFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_UFLW_ERR_RFIFO(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_UFLW_ERR_RFIFO_BP,\
									AR_RTR_INQ_ERR_CLR_UFLW_ERR_RFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_UFLW_ERR_OFIFO(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_UFLW_ERR_OFIFO_BP,\
									AR_RTR_INQ_ERR_CLR_UFLW_ERR_OFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_UFLW_ERR_OFIFO(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_UFLW_ERR_OFIFO_BP,\
									AR_RTR_INQ_ERR_CLR_UFLW_ERR_OFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_UFLW_ERR_DFIFO(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_UFLW_ERR_DFIFO_BP,\
									AR_RTR_INQ_ERR_CLR_UFLW_ERR_DFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_UFLW_ERR_DFIFO(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_UFLW_ERR_DFIFO_BP,\
									AR_RTR_INQ_ERR_CLR_UFLW_ERR_DFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_OFLW_ERR_RFIFO(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_OFLW_ERR_RFIFO_BP,\
									AR_RTR_INQ_ERR_CLR_OFLW_ERR_RFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_OFLW_ERR_RFIFO(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_OFLW_ERR_RFIFO_BP,\
									AR_RTR_INQ_ERR_CLR_OFLW_ERR_RFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_OFLW_ERR_OFIFO(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_OFLW_ERR_OFIFO_BP,\
									AR_RTR_INQ_ERR_CLR_OFLW_ERR_OFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_OFLW_ERR_OFIFO(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_OFLW_ERR_OFIFO_BP,\
									AR_RTR_INQ_ERR_CLR_OFLW_ERR_OFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_OFLW_ERR_DFIFO(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_OFLW_ERR_DFIFO_BP,\
									AR_RTR_INQ_ERR_CLR_OFLW_ERR_DFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_OFLW_ERR_DFIFO(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_OFLW_ERR_DFIFO_BP,\
									AR_RTR_INQ_ERR_CLR_OFLW_ERR_DFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_ERR_RD_WRONG_VC_BLK_DAMQ(mmr)     	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_ERR_RD_WRONG_VC_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_CLR_ERR_RD_WRONG_VC_BLK_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_ERR_RD_WRONG_VC_BLK_DAMQ(mmr,v)   	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_ERR_RD_WRONG_VC_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_CLR_ERR_RD_WRONG_VC_BLK_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_ERR_DEALLOC_IDLE_BLK_DAMQ(mmr)    	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_ERR_DEALLOC_IDLE_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_CLR_ERR_DEALLOC_IDLE_BLK_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_ERR_DEALLOC_IDLE_BLK_DAMQ(mmr,v)  	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_ERR_DEALLOC_IDLE_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_CLR_ERR_DEALLOC_IDLE_BLK_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_ERR_ALLOC_INUSE_BLK_DAMQ(mmr)     	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_ERR_ALLOC_INUSE_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_CLR_ERR_ALLOC_INUSE_BLK_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_ERR_ALLOC_INUSE_BLK_DAMQ(mmr,v)   	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_ERR_ALLOC_INUSE_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_CLR_ERR_ALLOC_INUSE_BLK_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_ERR_WR_NON_ALLOC_BLK_DAMQ(mmr)    	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_ERR_WR_NON_ALLOC_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_CLR_ERR_WR_NON_ALLOC_BLK_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_ERR_WR_NON_ALLOC_BLK_DAMQ(mmr,v)  	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_ERR_WR_NON_ALLOC_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_CLR_ERR_WR_NON_ALLOC_BLK_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_ERR_RD_NON_ALLOC_BLK_DAMQ(mmr)    	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_ERR_RD_NON_ALLOC_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_CLR_ERR_RD_NON_ALLOC_BLK_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_ERR_RD_NON_ALLOC_BLK_DAMQ(mmr,v)  	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_ERR_RD_NON_ALLOC_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_CLR_ERR_RD_NON_ALLOC_BLK_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_PBE_CNT_DAMQ(mmr)                 	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_PBE_CNT_DAMQ_BP,\
									AR_RTR_INQ_ERR_CLR_PBE_CNT_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_PBE_CNT_DAMQ(mmr,v)               	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_PBE_CNT_DAMQ_BP,\
									AR_RTR_INQ_ERR_CLR_PBE_CNT_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_PBE_PTR_DAMQ(mmr)                 	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_PBE_PTR_DAMQ_BP,\
									AR_RTR_INQ_ERR_CLR_PBE_PTR_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_PBE_PTR_DAMQ(mmr,v)               	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_PBE_PTR_DAMQ_BP,\
									AR_RTR_INQ_ERR_CLR_PBE_PTR_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_MBE_DAMQ(mmr)                     	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_MBE_DAMQ_BP,\
									AR_RTR_INQ_ERR_CLR_MBE_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_MBE_DAMQ(mmr,v)                   	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_MBE_DAMQ_BP,\
									AR_RTR_INQ_ERR_CLR_MBE_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_SBE_DAMQ(mmr)                     	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_SBE_DAMQ_BP,\
									AR_RTR_INQ_ERR_CLR_SBE_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_SBE_DAMQ(mmr,v)                   	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_SBE_DAMQ_BP,\
									AR_RTR_INQ_ERR_CLR_SBE_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_UFLW_ERR_DAMQ(mmr)                	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_UFLW_ERR_DAMQ_BP,\
									AR_RTR_INQ_ERR_CLR_UFLW_ERR_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_UFLW_ERR_DAMQ(mmr,v)              	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_UFLW_ERR_DAMQ_BP,\
									AR_RTR_INQ_ERR_CLR_UFLW_ERR_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_OFLW_ERR_DAMQ(mmr)                	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_OFLW_ERR_DAMQ_BP,\
									AR_RTR_INQ_ERR_CLR_OFLW_ERR_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_OFLW_ERR_DAMQ(mmr,v)              	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_OFLW_ERR_DAMQ_BP,\
									AR_RTR_INQ_ERR_CLR_OFLW_ERR_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_CLR_DIAG_ONLY(mmr)                    	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_CLR_DIAG_ONLY_BP,\
									AR_RTR_INQ_ERR_CLR_DIAG_ONLY_MASK)
#define WF_AR_RTR_INQ_ERR_CLR_DIAG_ONLY(mmr,v)                  	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_CLR_DIAG_ONLY_BP,\
									AR_RTR_INQ_ERR_CLR_DIAG_ONLY_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_LCB_ERR(mmr)                  	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_LCB_ERR_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_LCB_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_LCB_ERR(mmr,v)                	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_LCB_ERR_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_LCB_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC7(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC7_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC7_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC7(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC7_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC7_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC6(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC6_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC6_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC6(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC6_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC6_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC5(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC5_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC5_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC5(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC5_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC5_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC4(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC4_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC4_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC4(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC4_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC4_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC3(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC3_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC3_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC3(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC3_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC3_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC2(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC2_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC2_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC2(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC2_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC2_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC1(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC1_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC1_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC1(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC1_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC1_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC0(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC0_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC0_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC0(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC0_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_FPT_VC0_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_MBE_ERR(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_MBE_ERR_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_MBE_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_MBE_ERR(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_MBE_ERR_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_MBE_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_SBE_ON_TAIL(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_SBE_ON_TAIL_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_SBE_ON_TAIL_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_SBE_ON_TAIL(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_SBE_ON_TAIL_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_SBE_ON_TAIL_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_SBE_ERR(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_SBE_ERR_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_SBE_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_SBE_ERR(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_SBE_ERR_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_SBE_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_CRC_ERR(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_CRC_ERR_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_CRC_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_CRC_ERR(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_CRC_ERR_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_CRC_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_MAX_PKT_ERR(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_MAX_PKT_ERR_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_MAX_PKT_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_MAX_PKT_ERR(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_MAX_PKT_ERR_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_MAX_PKT_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_UFLW_ERR(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_UFLW_ERR_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_UFLW_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_UFLW_ERR(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_UFLW_ERR_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_UFLW_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_OFLW_ERR(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_OFLW_ERR_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_OFLW_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_COLBUF_OFLW_ERR(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_OFLW_ERR_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_COLBUF_OFLW_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_SUBSWITCH_ERR(mmr)            	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_SUBSWITCH_ERR_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_SUBSWITCH_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_SUBSWITCH_ERR(mmr,v)          	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_SUBSWITCH_ERR_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_SUBSWITCH_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_LINK_ALIVE_TIMEOUT_ERR(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_LINK_ALIVE_TIMEOUT_ERR_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_LINK_ALIVE_TIMEOUT_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_LINK_ALIVE_TIMEOUT_ERR(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_LINK_ALIVE_TIMEOUT_ERR_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_LINK_ALIVE_TIMEOUT_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_LINK_ALIVE_CHANNEL_ERR(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_LINK_ALIVE_CHANNEL_ERR_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_LINK_ALIVE_CHANNEL_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_LINK_ALIVE_CHANNEL_ERR(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_LINK_ALIVE_CHANNEL_ERR_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_LINK_ALIVE_CHANNEL_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_PRF_CNT_ROLLOVR_ERR(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_PRF_CNT_ROLLOVR_ERR_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_PRF_CNT_ROLLOVR_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_PRF_CNT_ROLLOVR_ERR(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_PRF_CNT_ROLLOVR_ERR_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_PRF_CNT_ROLLOVR_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_MBE_RTABLE(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_MBE_RTABLE_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_MBE_RTABLE_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_MBE_RTABLE(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_MBE_RTABLE_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_MBE_RTABLE_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_SBE_RTABLE(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_SBE_RTABLE_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_SBE_RTABLE_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_SBE_RTABLE(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_SBE_RTABLE_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_SBE_RTABLE_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_ROUTE_ERROR(mmr)              	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_ROUTE_ERROR_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_ROUTE_ERROR_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_ROUTE_ERROR(mmr,v)            	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_ROUTE_ERROR_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_ROUTE_ERROR_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_PBE_VC_TABLE(mmr)             	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_VC_TABLE_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_VC_TABLE_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_PBE_VC_TABLE(mmr,v)           	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_VC_TABLE_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_VC_TABLE_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_PBE_RFIFO_DATA(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_RFIFO_DATA_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_RFIFO_DATA_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_PBE_RFIFO_DATA(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_RFIFO_DATA_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_RFIFO_DATA_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_PBE_RFIFO_COUNT(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_RFIFO_COUNT_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_RFIFO_COUNT_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_PBE_RFIFO_COUNT(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_RFIFO_COUNT_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_RFIFO_COUNT_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_PBE_OFIFO_COUNT(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_OFIFO_COUNT_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_OFIFO_COUNT_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_PBE_OFIFO_COUNT(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_OFIFO_COUNT_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_OFIFO_COUNT_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_PBE_DFIFO_COUNT(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_DFIFO_COUNT_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_DFIFO_COUNT_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_PBE_DFIFO_COUNT(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_DFIFO_COUNT_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_DFIFO_COUNT_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_INCORRECT_ACCESS_DFIFO(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_INCORRECT_ACCESS_DFIFO_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_INCORRECT_ACCESS_DFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_INCORRECT_ACCESS_DFIFO(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_INCORRECT_ACCESS_DFIFO_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_INCORRECT_ACCESS_DFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_RFIFO(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_RFIFO_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_RFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_RFIFO(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_RFIFO_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_RFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_OFIFO(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_OFIFO_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_OFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_OFIFO(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_OFIFO_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_OFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_DFIFO(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_DFIFO_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_DFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_DFIFO(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_DFIFO_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_DFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_RFIFO(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_RFIFO_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_RFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_RFIFO(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_RFIFO_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_RFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_OFIFO(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_OFIFO_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_OFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_OFIFO(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_OFIFO_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_OFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_DFIFO(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_DFIFO_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_DFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_DFIFO(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_DFIFO_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_DFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_ERR_RD_WRONG_VC_BLK_DAMQ(mmr) 	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_ERR_RD_WRONG_VC_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_ERR_RD_WRONG_VC_BLK_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_ERR_RD_WRONG_VC_BLK_DAMQ(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_ERR_RD_WRONG_VC_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_ERR_RD_WRONG_VC_BLK_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_ERR_DEALLOC_IDLE_BLK_DAMQ(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_ERR_DEALLOC_IDLE_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_ERR_DEALLOC_IDLE_BLK_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_ERR_DEALLOC_IDLE_BLK_DAMQ(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_ERR_DEALLOC_IDLE_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_ERR_DEALLOC_IDLE_BLK_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_ERR_ALLOC_INUSE_BLK_DAMQ(mmr) 	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_ERR_ALLOC_INUSE_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_ERR_ALLOC_INUSE_BLK_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_ERR_ALLOC_INUSE_BLK_DAMQ(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_ERR_ALLOC_INUSE_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_ERR_ALLOC_INUSE_BLK_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_ERR_WR_NON_ALLOC_BLK_DAMQ(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_ERR_WR_NON_ALLOC_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_ERR_WR_NON_ALLOC_BLK_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_ERR_WR_NON_ALLOC_BLK_DAMQ(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_ERR_WR_NON_ALLOC_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_ERR_WR_NON_ALLOC_BLK_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_ERR_RD_NON_ALLOC_BLK_DAMQ(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_ERR_RD_NON_ALLOC_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_ERR_RD_NON_ALLOC_BLK_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_ERR_RD_NON_ALLOC_BLK_DAMQ(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_ERR_RD_NON_ALLOC_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_ERR_RD_NON_ALLOC_BLK_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_PBE_CNT_DAMQ(mmr)             	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_CNT_DAMQ_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_CNT_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_PBE_CNT_DAMQ(mmr,v)           	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_CNT_DAMQ_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_CNT_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_PBE_PTR_DAMQ(mmr)             	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_PTR_DAMQ_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_PTR_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_PBE_PTR_DAMQ(mmr,v)           	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_PTR_DAMQ_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_PBE_PTR_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_MBE_DAMQ(mmr)                 	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_MBE_DAMQ_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_MBE_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_MBE_DAMQ(mmr,v)               	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_MBE_DAMQ_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_MBE_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_SBE_DAMQ(mmr)                 	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_SBE_DAMQ_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_SBE_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_SBE_DAMQ(mmr,v)               	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_SBE_DAMQ_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_SBE_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_DAMQ(mmr)            	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_DAMQ_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_DAMQ(mmr,v)          	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_DAMQ_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_UFLW_ERR_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_DAMQ(mmr)            	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_DAMQ_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_DAMQ(mmr,v)          	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_DAMQ_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_OFLW_ERR_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_HSS_MSK_DIAG_ONLY(mmr)                	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_HSS_MSK_DIAG_ONLY_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_DIAG_ONLY_MASK)
#define WF_AR_RTR_INQ_ERR_HSS_MSK_DIAG_ONLY(mmr,v)              	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_HSS_MSK_DIAG_ONLY_BP,\
									AR_RTR_INQ_ERR_HSS_MSK_DIAG_ONLY_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_LCB_ERR(mmr)                	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_LCB_ERR_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_LCB_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_LCB_ERR(mmr,v)              	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_LCB_ERR_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_LCB_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC7(mmr)         	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC7_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC7_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC7(mmr,v)       	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC7_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC7_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC6(mmr)         	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC6_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC6_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC6(mmr,v)       	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC6_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC6_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC5(mmr)         	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC5_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC5_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC5(mmr,v)       	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC5_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC5_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC4(mmr)         	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC4_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC4_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC4(mmr,v)       	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC4_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC4_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC3(mmr)         	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC3_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC3_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC3(mmr,v)       	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC3_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC3_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC2(mmr)         	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC2_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC2_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC2(mmr,v)       	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC2_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC2_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC1(mmr)         	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC1_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC1_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC1(mmr,v)       	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC1_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC1_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC0(mmr)         	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC0_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC0_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC0(mmr,v)       	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC0_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_FPT_VC0_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_MBE_ERR(mmr)         	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_MBE_ERR_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_MBE_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_MBE_ERR(mmr,v)       	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_MBE_ERR_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_MBE_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_SBE_ON_TAIL(mmr)     	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_SBE_ON_TAIL_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_SBE_ON_TAIL_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_SBE_ON_TAIL(mmr,v)   	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_SBE_ON_TAIL_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_SBE_ON_TAIL_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_SBE_ERR(mmr)         	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_SBE_ERR_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_SBE_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_SBE_ERR(mmr,v)       	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_SBE_ERR_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_SBE_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_CRC_ERR(mmr)         	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_CRC_ERR_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_CRC_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_CRC_ERR(mmr,v)       	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_CRC_ERR_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_CRC_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_MAX_PKT_ERR(mmr)     	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_MAX_PKT_ERR_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_MAX_PKT_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_MAX_PKT_ERR(mmr,v)   	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_MAX_PKT_ERR_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_MAX_PKT_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_UFLW_ERR(mmr)        	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_UFLW_ERR_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_UFLW_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_UFLW_ERR(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_UFLW_ERR_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_UFLW_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_OFLW_ERR(mmr)        	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_OFLW_ERR_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_OFLW_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_OFLW_ERR(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_OFLW_ERR_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_COLBUF_OFLW_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_SUBSWITCH_ERR(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_SUBSWITCH_ERR_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_SUBSWITCH_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_SUBSWITCH_ERR(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_SUBSWITCH_ERR_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_SUBSWITCH_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_LINK_ALIVE_TIMEOUT_ERR(mmr) 	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_LINK_ALIVE_TIMEOUT_ERR_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_LINK_ALIVE_TIMEOUT_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_LINK_ALIVE_TIMEOUT_ERR(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_LINK_ALIVE_TIMEOUT_ERR_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_LINK_ALIVE_TIMEOUT_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_LINK_ALIVE_CHANNEL_ERR(mmr) 	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_LINK_ALIVE_CHANNEL_ERR_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_LINK_ALIVE_CHANNEL_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_LINK_ALIVE_CHANNEL_ERR(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_LINK_ALIVE_CHANNEL_ERR_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_LINK_ALIVE_CHANNEL_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_PRF_CNT_ROLLOVR_ERR(mmr)    	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_PRF_CNT_ROLLOVR_ERR_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_PRF_CNT_ROLLOVR_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_PRF_CNT_ROLLOVR_ERR(mmr,v)  	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_PRF_CNT_ROLLOVR_ERR_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_PRF_CNT_ROLLOVR_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_MBE_RTABLE(mmr)             	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_MBE_RTABLE_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_MBE_RTABLE_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_MBE_RTABLE(mmr,v)           	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_MBE_RTABLE_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_MBE_RTABLE_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_SBE_RTABLE(mmr)             	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_SBE_RTABLE_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_SBE_RTABLE_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_SBE_RTABLE(mmr,v)           	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_SBE_RTABLE_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_SBE_RTABLE_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_ROUTE_ERROR(mmr)            	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_ROUTE_ERROR_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_ROUTE_ERROR_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_ROUTE_ERROR(mmr,v)          	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_ROUTE_ERROR_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_ROUTE_ERROR_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_PBE_VC_TABLE(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_VC_TABLE_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_VC_TABLE_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_PBE_VC_TABLE(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_VC_TABLE_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_VC_TABLE_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_PBE_RFIFO_DATA(mmr)         	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_RFIFO_DATA_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_RFIFO_DATA_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_PBE_RFIFO_DATA(mmr,v)       	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_RFIFO_DATA_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_RFIFO_DATA_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_PBE_RFIFO_COUNT(mmr)        	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_RFIFO_COUNT_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_RFIFO_COUNT_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_PBE_RFIFO_COUNT(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_RFIFO_COUNT_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_RFIFO_COUNT_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_PBE_OFIFO_COUNT(mmr)        	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_OFIFO_COUNT_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_OFIFO_COUNT_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_PBE_OFIFO_COUNT(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_OFIFO_COUNT_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_OFIFO_COUNT_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_PBE_DFIFO_COUNT(mmr)        	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_DFIFO_COUNT_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_DFIFO_COUNT_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_PBE_DFIFO_COUNT(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_DFIFO_COUNT_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_DFIFO_COUNT_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_INCORRECT_ACCESS_DFIFO(mmr) 	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_INCORRECT_ACCESS_DFIFO_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_INCORRECT_ACCESS_DFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_INCORRECT_ACCESS_DFIFO(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_INCORRECT_ACCESS_DFIFO_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_INCORRECT_ACCESS_DFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_RFIFO(mmr)         	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_RFIFO_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_RFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_RFIFO(mmr,v)       	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_RFIFO_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_RFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_OFIFO(mmr)         	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_OFIFO_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_OFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_OFIFO(mmr,v)       	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_OFIFO_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_OFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_DFIFO(mmr)         	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_DFIFO_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_DFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_DFIFO(mmr,v)       	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_DFIFO_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_DFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_RFIFO(mmr)         	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_RFIFO_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_RFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_RFIFO(mmr,v)       	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_RFIFO_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_RFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_OFIFO(mmr)         	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_OFIFO_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_OFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_OFIFO(mmr,v)       	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_OFIFO_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_OFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_DFIFO(mmr)         	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_DFIFO_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_DFIFO_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_DFIFO(mmr,v)       	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_DFIFO_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_DFIFO_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_ERR_RD_WRONG_VC_BLK_DAMQ(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_ERR_RD_WRONG_VC_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_ERR_RD_WRONG_VC_BLK_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_ERR_RD_WRONG_VC_BLK_DAMQ(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_ERR_RD_WRONG_VC_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_ERR_RD_WRONG_VC_BLK_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_ERR_DEALLOC_IDLE_BLK_DAMQ(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_ERR_DEALLOC_IDLE_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_ERR_DEALLOC_IDLE_BLK_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_ERR_DEALLOC_IDLE_BLK_DAMQ(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_ERR_DEALLOC_IDLE_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_ERR_DEALLOC_IDLE_BLK_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_ERR_ALLOC_INUSE_BLK_DAMQ(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_ERR_ALLOC_INUSE_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_ERR_ALLOC_INUSE_BLK_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_ERR_ALLOC_INUSE_BLK_DAMQ(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_ERR_ALLOC_INUSE_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_ERR_ALLOC_INUSE_BLK_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_ERR_WR_NON_ALLOC_BLK_DAMQ(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_ERR_WR_NON_ALLOC_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_ERR_WR_NON_ALLOC_BLK_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_ERR_WR_NON_ALLOC_BLK_DAMQ(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_ERR_WR_NON_ALLOC_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_ERR_WR_NON_ALLOC_BLK_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_ERR_RD_NON_ALLOC_BLK_DAMQ(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_ERR_RD_NON_ALLOC_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_ERR_RD_NON_ALLOC_BLK_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_ERR_RD_NON_ALLOC_BLK_DAMQ(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_ERR_RD_NON_ALLOC_BLK_DAMQ_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_ERR_RD_NON_ALLOC_BLK_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_PBE_CNT_DAMQ(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_CNT_DAMQ_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_CNT_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_PBE_CNT_DAMQ(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_CNT_DAMQ_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_CNT_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_PBE_PTR_DAMQ(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_PTR_DAMQ_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_PTR_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_PBE_PTR_DAMQ(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_PTR_DAMQ_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_PBE_PTR_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_MBE_DAMQ(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_MBE_DAMQ_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_MBE_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_MBE_DAMQ(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_MBE_DAMQ_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_MBE_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_SBE_DAMQ(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_SBE_DAMQ_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_SBE_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_SBE_DAMQ(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_SBE_DAMQ_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_SBE_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_DAMQ(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_DAMQ_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_DAMQ(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_DAMQ_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_UFLW_ERR_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_DAMQ(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_DAMQ_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_DAMQ_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_DAMQ(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_DAMQ_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_OFLW_ERR_DAMQ_MASK)
#define RF_AR_RTR_INQ_ERR_FIRST_FLG_DIAG_ONLY(mmr)              	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_FIRST_FLG_DIAG_ONLY_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_DIAG_ONLY_MASK)
#define WF_AR_RTR_INQ_ERR_FIRST_FLG_DIAG_ONLY(mmr,v)            	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_FIRST_FLG_DIAG_ONLY_BP,\
									AR_RTR_INQ_ERR_FIRST_FLG_DIAG_ONLY_MASK)
#define RF_AR_RTR_INQ_DBG_ERRINJ_RTABLE_ADDRESS(mmr)            	RD_FIELD(mmr,\
									AR_RTR_INQ_DBG_ERRINJ_RTABLE_ADDRESS_BP,\
									AR_RTR_INQ_DBG_ERRINJ_RTABLE_ADDRESS_MASK)
#define WF_AR_RTR_INQ_DBG_ERRINJ_RTABLE_ADDRESS(mmr,v)          	WR_FIELD(mmr,v,\
									AR_RTR_INQ_DBG_ERRINJ_RTABLE_ADDRESS_BP,\
									AR_RTR_INQ_DBG_ERRINJ_RTABLE_ADDRESS_MASK)
#define RF_AR_RTR_INQ_DBG_ERRINJ_RTABLE_CHECKBYTE(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_DBG_ERRINJ_RTABLE_CHECKBYTE_BP,\
									AR_RTR_INQ_DBG_ERRINJ_RTABLE_CHECKBYTE_MASK)
#define WF_AR_RTR_INQ_DBG_ERRINJ_RTABLE_CHECKBYTE(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_DBG_ERRINJ_RTABLE_CHECKBYTE_BP,\
									AR_RTR_INQ_DBG_ERRINJ_RTABLE_CHECKBYTE_MASK)
#define RF_AR_RTR_INQ_DBG_ERRINJ_RTABLE_RAMSELECT(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_DBG_ERRINJ_RTABLE_RAMSELECT_BP,\
									AR_RTR_INQ_DBG_ERRINJ_RTABLE_RAMSELECT_MASK)
#define WF_AR_RTR_INQ_DBG_ERRINJ_RTABLE_RAMSELECT(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_DBG_ERRINJ_RTABLE_RAMSELECT_BP,\
									AR_RTR_INQ_DBG_ERRINJ_RTABLE_RAMSELECT_MASK)
#define RF_AR_RTR_INQ_DBG_ERRINJ_RTABLE_TRIGGERED(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_DBG_ERRINJ_RTABLE_TRIGGERED_BP,\
									AR_RTR_INQ_DBG_ERRINJ_RTABLE_TRIGGERED_MASK)
#define WF_AR_RTR_INQ_DBG_ERRINJ_RTABLE_TRIGGERED(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_DBG_ERRINJ_RTABLE_TRIGGERED_BP,\
									AR_RTR_INQ_DBG_ERRINJ_RTABLE_TRIGGERED_MASK)
#define RF_AR_RTR_INQ_DBG_ERRINJ_RTABLE_MODE(mmr)               	RD_FIELD(mmr,\
									AR_RTR_INQ_DBG_ERRINJ_RTABLE_MODE_BP,\
									AR_RTR_INQ_DBG_ERRINJ_RTABLE_MODE_MASK)
#define WF_AR_RTR_INQ_DBG_ERRINJ_RTABLE_MODE(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_INQ_DBG_ERRINJ_RTABLE_MODE_BP,\
									AR_RTR_INQ_DBG_ERRINJ_RTABLE_MODE_MASK)
#define RF_AR_RTR_INQ_DBG_ERRINJ_RTABLE_ENABLE(mmr)             	RD_FIELD(mmr,\
									AR_RTR_INQ_DBG_ERRINJ_RTABLE_ENABLE_BP,\
									AR_RTR_INQ_DBG_ERRINJ_RTABLE_ENABLE_MASK)
#define WF_AR_RTR_INQ_DBG_ERRINJ_RTABLE_ENABLE(mmr,v)           	WR_FIELD(mmr,v,\
									AR_RTR_INQ_DBG_ERRINJ_RTABLE_ENABLE_BP,\
									AR_RTR_INQ_DBG_ERRINJ_RTABLE_ENABLE_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_RTABLE_MBE_RAM_NUM(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_RTABLE_MBE_RAM_NUM_BP,\
									AR_RTR_INQ_ERR_INFO_RTABLE_MBE_RAM_NUM_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_RTABLE_MBE_RAM_NUM(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_RTABLE_MBE_RAM_NUM_BP,\
									AR_RTR_INQ_ERR_INFO_RTABLE_MBE_RAM_NUM_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_RTABLE_MBE_ADDRESS(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_RTABLE_MBE_ADDRESS_BP,\
									AR_RTR_INQ_ERR_INFO_RTABLE_MBE_ADDRESS_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_RTABLE_MBE_ADDRESS(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_RTABLE_MBE_ADDRESS_BP,\
									AR_RTR_INQ_ERR_INFO_RTABLE_MBE_ADDRESS_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_RTABLE_MBE_SYNDROME(mmr)         	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_RTABLE_MBE_SYNDROME_BP,\
									AR_RTR_INQ_ERR_INFO_RTABLE_MBE_SYNDROME_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_RTABLE_MBE_SYNDROME(mmr,v)       	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_RTABLE_MBE_SYNDROME_BP,\
									AR_RTR_INQ_ERR_INFO_RTABLE_MBE_SYNDROME_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_RTABLE_SBE_RAM_NUM(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_RTABLE_SBE_RAM_NUM_BP,\
									AR_RTR_INQ_ERR_INFO_RTABLE_SBE_RAM_NUM_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_RTABLE_SBE_RAM_NUM(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_RTABLE_SBE_RAM_NUM_BP,\
									AR_RTR_INQ_ERR_INFO_RTABLE_SBE_RAM_NUM_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_RTABLE_SBE_ADDRESS(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_RTABLE_SBE_ADDRESS_BP,\
									AR_RTR_INQ_ERR_INFO_RTABLE_SBE_ADDRESS_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_RTABLE_SBE_ADDRESS(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_RTABLE_SBE_ADDRESS_BP,\
									AR_RTR_INQ_ERR_INFO_RTABLE_SBE_ADDRESS_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_RTABLE_SBE_SYNDROME(mmr)         	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_RTABLE_SBE_SYNDROME_BP,\
									AR_RTR_INQ_ERR_INFO_RTABLE_SBE_SYNDROME_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_RTABLE_SBE_SYNDROME(mmr,v)       	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_RTABLE_SBE_SYNDROME_BP,\
									AR_RTR_INQ_ERR_INFO_RTABLE_SBE_SYNDROME_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_RTABLE_MMR_DETECTED_MBE(mmr)     	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_RTABLE_MMR_DETECTED_MBE_BP,\
									AR_RTR_INQ_ERR_INFO_RTABLE_MMR_DETECTED_MBE_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_RTABLE_MMR_DETECTED_MBE(mmr,v)   	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_RTABLE_MMR_DETECTED_MBE_BP,\
									AR_RTR_INQ_ERR_INFO_RTABLE_MMR_DETECTED_MBE_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_RTABLE_MMR_DETECTED_SBE(mmr)     	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_RTABLE_MMR_DETECTED_SBE_BP,\
									AR_RTR_INQ_ERR_INFO_RTABLE_MMR_DETECTED_SBE_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_RTABLE_MMR_DETECTED_SBE(mmr,v)   	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_RTABLE_MMR_DETECTED_SBE_BP,\
									AR_RTR_INQ_ERR_INFO_RTABLE_MMR_DETECTED_SBE_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_CNT_SBE_RTABLE_SBE_COUNT(mmr)    	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_CNT_SBE_RTABLE_SBE_COUNT_BP,\
									AR_RTR_INQ_ERR_INFO_CNT_SBE_RTABLE_SBE_COUNT_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_CNT_SBE_RTABLE_SBE_COUNT(mmr,v)  	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_CNT_SBE_RTABLE_SBE_COUNT_BP,\
									AR_RTR_INQ_ERR_INFO_CNT_SBE_RTABLE_SBE_COUNT_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_CNT_MBE_RTABLE_MBE_COUNT(mmr)    	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_CNT_MBE_RTABLE_MBE_COUNT_BP,\
									AR_RTR_INQ_ERR_INFO_CNT_MBE_RTABLE_MBE_COUNT_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_CNT_MBE_RTABLE_MBE_COUNT(mmr,v)  	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_CNT_MBE_RTABLE_MBE_COUNT_BP,\
									AR_RTR_INQ_ERR_INFO_CNT_MBE_RTABLE_MBE_COUNT_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_ERR_TYPE(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_ERR_TYPE_BP,\
									AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_ERR_TYPE_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_ERR_TYPE(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_ERR_TYPE_BP,\
									AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_ERR_TYPE_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_ROUTING_RTABLE_ADDRESS(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_ROUTING_RTABLE_ADDRESS_BP,\
									AR_RTR_INQ_ERR_INFO_ROUTING_RTABLE_ADDRESS_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_ROUTING_RTABLE_ADDRESS(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_ROUTING_RTABLE_ADDRESS_BP,\
									AR_RTR_INQ_ERR_INFO_ROUTING_RTABLE_ADDRESS_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_TABLE(mmr)         	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_TABLE_BP,\
									AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_TABLE_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_TABLE(mmr,v)       	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_TABLE_BP,\
									AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_TABLE_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_HEAD(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_HEAD_BP,\
									AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_HEAD_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_HEAD(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_HEAD_BP,\
									AR_RTR_INQ_ERR_INFO_ROUTING_ROUTE_HEAD_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_DAMQ_VC_WITH_ERR(mmr)            	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_DAMQ_VC_WITH_ERR_BP,\
									AR_RTR_INQ_ERR_INFO_DAMQ_VC_WITH_ERR_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_DAMQ_VC_WITH_ERR(mmr,v)          	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_DAMQ_VC_WITH_ERR_BP,\
									AR_RTR_INQ_ERR_INFO_DAMQ_VC_WITH_ERR_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_DAMQ_HEADER_MBE(mmr)             	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_DAMQ_HEADER_MBE_BP,\
									AR_RTR_INQ_ERR_INFO_DAMQ_HEADER_MBE_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_DAMQ_HEADER_MBE(mmr,v)           	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_DAMQ_HEADER_MBE_BP,\
									AR_RTR_INQ_ERR_INFO_DAMQ_HEADER_MBE_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_DAMQ_MBE_VC(mmr)                 	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_DAMQ_MBE_VC_BP,\
									AR_RTR_INQ_ERR_INFO_DAMQ_MBE_VC_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_DAMQ_MBE_VC(mmr,v)               	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_DAMQ_MBE_VC_BP,\
									AR_RTR_INQ_ERR_INFO_DAMQ_MBE_VC_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_DAMQ_SBE_VC(mmr)                 	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_DAMQ_SBE_VC_BP,\
									AR_RTR_INQ_ERR_INFO_DAMQ_SBE_VC_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_DAMQ_SBE_VC(mmr,v)               	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_DAMQ_SBE_VC_BP,\
									AR_RTR_INQ_ERR_INFO_DAMQ_SBE_VC_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_DAMQ_MBE_RAM_NUM(mmr)            	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_DAMQ_MBE_RAM_NUM_BP,\
									AR_RTR_INQ_ERR_INFO_DAMQ_MBE_RAM_NUM_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_DAMQ_MBE_RAM_NUM(mmr,v)          	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_DAMQ_MBE_RAM_NUM_BP,\
									AR_RTR_INQ_ERR_INFO_DAMQ_MBE_RAM_NUM_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_DAMQ_MBE_ADDRESS(mmr)            	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_DAMQ_MBE_ADDRESS_BP,\
									AR_RTR_INQ_ERR_INFO_DAMQ_MBE_ADDRESS_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_DAMQ_MBE_ADDRESS(mmr,v)          	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_DAMQ_MBE_ADDRESS_BP,\
									AR_RTR_INQ_ERR_INFO_DAMQ_MBE_ADDRESS_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_DAMQ_MBE_SYNDROME(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_DAMQ_MBE_SYNDROME_BP,\
									AR_RTR_INQ_ERR_INFO_DAMQ_MBE_SYNDROME_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_DAMQ_MBE_SYNDROME(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_DAMQ_MBE_SYNDROME_BP,\
									AR_RTR_INQ_ERR_INFO_DAMQ_MBE_SYNDROME_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_DAMQ_SBE_RAM_NUM(mmr)            	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_DAMQ_SBE_RAM_NUM_BP,\
									AR_RTR_INQ_ERR_INFO_DAMQ_SBE_RAM_NUM_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_DAMQ_SBE_RAM_NUM(mmr,v)          	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_DAMQ_SBE_RAM_NUM_BP,\
									AR_RTR_INQ_ERR_INFO_DAMQ_SBE_RAM_NUM_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_DAMQ_SBE_ADDRESS(mmr)            	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_DAMQ_SBE_ADDRESS_BP,\
									AR_RTR_INQ_ERR_INFO_DAMQ_SBE_ADDRESS_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_DAMQ_SBE_ADDRESS(mmr,v)          	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_DAMQ_SBE_ADDRESS_BP,\
									AR_RTR_INQ_ERR_INFO_DAMQ_SBE_ADDRESS_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_DAMQ_SBE_SYNDROME(mmr)           	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_DAMQ_SBE_SYNDROME_BP,\
									AR_RTR_INQ_ERR_INFO_DAMQ_SBE_SYNDROME_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_DAMQ_SBE_SYNDROME(mmr,v)         	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_DAMQ_SBE_SYNDROME_BP,\
									AR_RTR_INQ_ERR_INFO_DAMQ_SBE_SYNDROME_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_DAMQ_MMR_DETECTED_MBE(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_DAMQ_MMR_DETECTED_MBE_BP,\
									AR_RTR_INQ_ERR_INFO_DAMQ_MMR_DETECTED_MBE_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_DAMQ_MMR_DETECTED_MBE(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_DAMQ_MMR_DETECTED_MBE_BP,\
									AR_RTR_INQ_ERR_INFO_DAMQ_MMR_DETECTED_MBE_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_DAMQ_MMR_DETECTED_SBE(mmr)       	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_DAMQ_MMR_DETECTED_SBE_BP,\
									AR_RTR_INQ_ERR_INFO_DAMQ_MMR_DETECTED_SBE_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_DAMQ_MMR_DETECTED_SBE(mmr,v)     	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_DAMQ_MMR_DETECTED_SBE_BP,\
									AR_RTR_INQ_ERR_INFO_DAMQ_MMR_DETECTED_SBE_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_CNT_SBE_DAMQ_SBE_COUNT(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_CNT_SBE_DAMQ_SBE_COUNT_BP,\
									AR_RTR_INQ_ERR_INFO_CNT_SBE_DAMQ_SBE_COUNT_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_CNT_SBE_DAMQ_SBE_COUNT(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_CNT_SBE_DAMQ_SBE_COUNT_BP,\
									AR_RTR_INQ_ERR_INFO_CNT_SBE_DAMQ_SBE_COUNT_MASK)
#define RF_AR_RTR_INQ_ERR_INFO_CNT_MBE_DAMQ_MBE_COUNT(mmr)      	RD_FIELD(mmr,\
									AR_RTR_INQ_ERR_INFO_CNT_MBE_DAMQ_MBE_COUNT_BP,\
									AR_RTR_INQ_ERR_INFO_CNT_MBE_DAMQ_MBE_COUNT_MASK)
#define WF_AR_RTR_INQ_ERR_INFO_CNT_MBE_DAMQ_MBE_COUNT(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_INQ_ERR_INFO_CNT_MBE_DAMQ_MBE_COUNT_BP,\
									AR_RTR_INQ_ERR_INFO_CNT_MBE_DAMQ_MBE_COUNT_MASK)
#define RF_AR_RTR_INQ_PRF_INCOMING_FLIT_VC0_COUNT(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC0_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC0_COUNT_MASK)
#define WF_AR_RTR_INQ_PRF_INCOMING_FLIT_VC0_COUNT(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC0_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC0_COUNT_MASK)
#define RF_AR_RTR_INQ_PRF_INCOMING_FLIT_VC1_COUNT(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC1_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC1_COUNT_MASK)
#define WF_AR_RTR_INQ_PRF_INCOMING_FLIT_VC1_COUNT(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC1_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC1_COUNT_MASK)
#define RF_AR_RTR_INQ_PRF_INCOMING_FLIT_VC2_COUNT(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC2_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC2_COUNT_MASK)
#define WF_AR_RTR_INQ_PRF_INCOMING_FLIT_VC2_COUNT(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC2_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC2_COUNT_MASK)
#define RF_AR_RTR_INQ_PRF_INCOMING_FLIT_VC3_COUNT(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC3_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC3_COUNT_MASK)
#define WF_AR_RTR_INQ_PRF_INCOMING_FLIT_VC3_COUNT(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC3_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC3_COUNT_MASK)
#define RF_AR_RTR_INQ_PRF_INCOMING_FLIT_VC4_COUNT(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC4_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC4_COUNT_MASK)
#define WF_AR_RTR_INQ_PRF_INCOMING_FLIT_VC4_COUNT(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC4_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC4_COUNT_MASK)
#define RF_AR_RTR_INQ_PRF_INCOMING_FLIT_VC5_COUNT(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC5_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC5_COUNT_MASK)
#define WF_AR_RTR_INQ_PRF_INCOMING_FLIT_VC5_COUNT(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC5_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC5_COUNT_MASK)
#define RF_AR_RTR_INQ_PRF_INCOMING_FLIT_VC6_COUNT(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC6_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC6_COUNT_MASK)
#define WF_AR_RTR_INQ_PRF_INCOMING_FLIT_VC6_COUNT(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC6_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC6_COUNT_MASK)
#define RF_AR_RTR_INQ_PRF_INCOMING_FLIT_VC7_COUNT(mmr)          	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC7_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC7_COUNT_MASK)
#define WF_AR_RTR_INQ_PRF_INCOMING_FLIT_VC7_COUNT(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC7_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_FLIT_VC7_COUNT_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_ENABLE(mmr)     	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_ENABLE_BP,\
									AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_ENABLE_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_ENABLE(mmr,v)   	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_ENABLE_BP,\
									AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_ENABLE_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_FLIT_PTR(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_FLIT_PTR_BP,\
									AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_FLIT_PTR_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_FLIT_PTR(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_FLIT_PTR_BP,\
									AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_FLIT_PTR_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_COMPARE_PATTERN(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_COMPARE_PATTERN_BP,\
									AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_COMPARE_PATTERN_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_COMPARE_PATTERN(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_COMPARE_PATTERN_BP,\
									AR_RTR_INQ_PRF_FLIT0_FILTERING_SETUP_COMPARE_PATTERN_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT0_FILTERING_MASK_MASK(mmr)        	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT0_FILTERING_MASK_MASK_BP,\
									AR_RTR_INQ_PRF_FLIT0_FILTERING_MASK_MASK_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT0_FILTERING_MASK_MASK(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT0_FILTERING_MASK_MASK_BP,\
									AR_RTR_INQ_PRF_FLIT0_FILTERING_MASK_MASK_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_ENABLE(mmr)     	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_ENABLE_BP,\
									AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_ENABLE_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_ENABLE(mmr,v)   	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_ENABLE_BP,\
									AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_ENABLE_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_FLIT_PTR(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_FLIT_PTR_BP,\
									AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_FLIT_PTR_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_FLIT_PTR(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_FLIT_PTR_BP,\
									AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_FLIT_PTR_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_COMPARE_PATTERN(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_COMPARE_PATTERN_BP,\
									AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_COMPARE_PATTERN_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_COMPARE_PATTERN(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_COMPARE_PATTERN_BP,\
									AR_RTR_INQ_PRF_FLIT1_FILTERING_SETUP_COMPARE_PATTERN_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT1_FILTERING_MASK_MASK(mmr)        	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT1_FILTERING_MASK_MASK_BP,\
									AR_RTR_INQ_PRF_FLIT1_FILTERING_MASK_MASK_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT1_FILTERING_MASK_MASK(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT1_FILTERING_MASK_MASK_BP,\
									AR_RTR_INQ_PRF_FLIT1_FILTERING_MASK_MASK_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_ENABLE(mmr)     	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_ENABLE_BP,\
									AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_ENABLE_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_ENABLE(mmr,v)   	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_ENABLE_BP,\
									AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_ENABLE_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_FLIT_PTR(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_FLIT_PTR_BP,\
									AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_FLIT_PTR_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_FLIT_PTR(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_FLIT_PTR_BP,\
									AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_FLIT_PTR_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_COMPARE_PATTERN(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_COMPARE_PATTERN_BP,\
									AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_COMPARE_PATTERN_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_COMPARE_PATTERN(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_COMPARE_PATTERN_BP,\
									AR_RTR_INQ_PRF_FLIT2_FILTERING_SETUP_COMPARE_PATTERN_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT2_FILTERING_MASK_MASK(mmr)        	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT2_FILTERING_MASK_MASK_BP,\
									AR_RTR_INQ_PRF_FLIT2_FILTERING_MASK_MASK_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT2_FILTERING_MASK_MASK(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT2_FILTERING_MASK_MASK_BP,\
									AR_RTR_INQ_PRF_FLIT2_FILTERING_MASK_MASK_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_ENABLE(mmr)     	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_ENABLE_BP,\
									AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_ENABLE_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_ENABLE(mmr,v)   	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_ENABLE_BP,\
									AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_ENABLE_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_FLIT_PTR(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_FLIT_PTR_BP,\
									AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_FLIT_PTR_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_FLIT_PTR(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_FLIT_PTR_BP,\
									AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_FLIT_PTR_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_COMPARE_PATTERN(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_COMPARE_PATTERN_BP,\
									AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_COMPARE_PATTERN_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_COMPARE_PATTERN(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_COMPARE_PATTERN_BP,\
									AR_RTR_INQ_PRF_FLIT3_FILTERING_SETUP_COMPARE_PATTERN_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT3_FILTERING_MASK_MASK(mmr)        	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT3_FILTERING_MASK_MASK_BP,\
									AR_RTR_INQ_PRF_FLIT3_FILTERING_MASK_MASK_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT3_FILTERING_MASK_MASK(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT3_FILTERING_MASK_MASK_BP,\
									AR_RTR_INQ_PRF_FLIT3_FILTERING_MASK_MASK_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_ENABLE(mmr)     	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_ENABLE_BP,\
									AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_ENABLE_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_ENABLE(mmr,v)   	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_ENABLE_BP,\
									AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_ENABLE_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_FLIT_PTR(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_FLIT_PTR_BP,\
									AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_FLIT_PTR_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_FLIT_PTR(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_FLIT_PTR_BP,\
									AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_FLIT_PTR_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_COMPARE_PATTERN(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_COMPARE_PATTERN_BP,\
									AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_COMPARE_PATTERN_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_COMPARE_PATTERN(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_COMPARE_PATTERN_BP,\
									AR_RTR_INQ_PRF_FLIT4_FILTERING_SETUP_COMPARE_PATTERN_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT4_FILTERING_MASK_MASK(mmr)        	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT4_FILTERING_MASK_MASK_BP,\
									AR_RTR_INQ_PRF_FLIT4_FILTERING_MASK_MASK_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT4_FILTERING_MASK_MASK(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT4_FILTERING_MASK_MASK_BP,\
									AR_RTR_INQ_PRF_FLIT4_FILTERING_MASK_MASK_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_ENABLE(mmr)     	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_ENABLE_BP,\
									AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_ENABLE_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_ENABLE(mmr,v)   	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_ENABLE_BP,\
									AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_ENABLE_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_FLIT_PTR(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_FLIT_PTR_BP,\
									AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_FLIT_PTR_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_FLIT_PTR(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_FLIT_PTR_BP,\
									AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_FLIT_PTR_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_COMPARE_PATTERN(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_COMPARE_PATTERN_BP,\
									AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_COMPARE_PATTERN_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_COMPARE_PATTERN(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_COMPARE_PATTERN_BP,\
									AR_RTR_INQ_PRF_FLIT5_FILTERING_SETUP_COMPARE_PATTERN_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT5_FILTERING_MASK_MASK(mmr)        	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT5_FILTERING_MASK_MASK_BP,\
									AR_RTR_INQ_PRF_FLIT5_FILTERING_MASK_MASK_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT5_FILTERING_MASK_MASK(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT5_FILTERING_MASK_MASK_BP,\
									AR_RTR_INQ_PRF_FLIT5_FILTERING_MASK_MASK_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_ENABLE(mmr)     	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_ENABLE_BP,\
									AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_ENABLE_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_ENABLE(mmr,v)   	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_ENABLE_BP,\
									AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_ENABLE_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_FLIT_PTR(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_FLIT_PTR_BP,\
									AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_FLIT_PTR_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_FLIT_PTR(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_FLIT_PTR_BP,\
									AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_FLIT_PTR_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_COMPARE_PATTERN(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_COMPARE_PATTERN_BP,\
									AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_COMPARE_PATTERN_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_COMPARE_PATTERN(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_COMPARE_PATTERN_BP,\
									AR_RTR_INQ_PRF_FLIT6_FILTERING_SETUP_COMPARE_PATTERN_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT6_FILTERING_MASK_MASK(mmr)        	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT6_FILTERING_MASK_MASK_BP,\
									AR_RTR_INQ_PRF_FLIT6_FILTERING_MASK_MASK_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT6_FILTERING_MASK_MASK(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT6_FILTERING_MASK_MASK_BP,\
									AR_RTR_INQ_PRF_FLIT6_FILTERING_MASK_MASK_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_ENABLE(mmr)     	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_ENABLE_BP,\
									AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_ENABLE_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_ENABLE(mmr,v)   	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_ENABLE_BP,\
									AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_ENABLE_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_FLIT_PTR(mmr)   	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_FLIT_PTR_BP,\
									AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_FLIT_PTR_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_FLIT_PTR(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_FLIT_PTR_BP,\
									AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_FLIT_PTR_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_COMPARE_PATTERN(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_COMPARE_PATTERN_BP,\
									AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_COMPARE_PATTERN_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_COMPARE_PATTERN(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_COMPARE_PATTERN_BP,\
									AR_RTR_INQ_PRF_FLIT7_FILTERING_SETUP_COMPARE_PATTERN_MASK)
#define RF_AR_RTR_INQ_PRF_FLIT7_FILTERING_MASK_MASK(mmr)        	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_FLIT7_FILTERING_MASK_MASK_BP,\
									AR_RTR_INQ_PRF_FLIT7_FILTERING_MASK_MASK_MASK)
#define WF_AR_RTR_INQ_PRF_FLIT7_FILTERING_MASK_MASK(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_FLIT7_FILTERING_MASK_MASK_BP,\
									AR_RTR_INQ_PRF_FLIT7_FILTERING_MASK_MASK_MASK)
#define RF_AR_RTR_INQ_PRF_INCOMING_PKT_VC0_FILTER_FLIT0_CNT_COUNT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC0_FILTER_FLIT0_CNT_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC0_FILTER_FLIT0_CNT_COUNT_MASK)
#define WF_AR_RTR_INQ_PRF_INCOMING_PKT_VC0_FILTER_FLIT0_CNT_COUNT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC0_FILTER_FLIT0_CNT_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC0_FILTER_FLIT0_CNT_COUNT_MASK)
#define RF_AR_RTR_INQ_PRF_INCOMING_PKT_VC1_FILTER_FLIT1_CNT_COUNT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC1_FILTER_FLIT1_CNT_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC1_FILTER_FLIT1_CNT_COUNT_MASK)
#define WF_AR_RTR_INQ_PRF_INCOMING_PKT_VC1_FILTER_FLIT1_CNT_COUNT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC1_FILTER_FLIT1_CNT_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC1_FILTER_FLIT1_CNT_COUNT_MASK)
#define RF_AR_RTR_INQ_PRF_INCOMING_PKT_VC2_FILTER_FLIT2_CNT_COUNT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC2_FILTER_FLIT2_CNT_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC2_FILTER_FLIT2_CNT_COUNT_MASK)
#define WF_AR_RTR_INQ_PRF_INCOMING_PKT_VC2_FILTER_FLIT2_CNT_COUNT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC2_FILTER_FLIT2_CNT_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC2_FILTER_FLIT2_CNT_COUNT_MASK)
#define RF_AR_RTR_INQ_PRF_INCOMING_PKT_VC3_FILTER_FLIT3_CNT_COUNT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC3_FILTER_FLIT3_CNT_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC3_FILTER_FLIT3_CNT_COUNT_MASK)
#define WF_AR_RTR_INQ_PRF_INCOMING_PKT_VC3_FILTER_FLIT3_CNT_COUNT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC3_FILTER_FLIT3_CNT_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC3_FILTER_FLIT3_CNT_COUNT_MASK)
#define RF_AR_RTR_INQ_PRF_INCOMING_PKT_VC4_FILTER_FLIT4_CNT_COUNT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC4_FILTER_FLIT4_CNT_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC4_FILTER_FLIT4_CNT_COUNT_MASK)
#define WF_AR_RTR_INQ_PRF_INCOMING_PKT_VC4_FILTER_FLIT4_CNT_COUNT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC4_FILTER_FLIT4_CNT_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC4_FILTER_FLIT4_CNT_COUNT_MASK)
#define RF_AR_RTR_INQ_PRF_INCOMING_PKT_VC5_FILTER_FLIT5_CNT_COUNT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC5_FILTER_FLIT5_CNT_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC5_FILTER_FLIT5_CNT_COUNT_MASK)
#define WF_AR_RTR_INQ_PRF_INCOMING_PKT_VC5_FILTER_FLIT5_CNT_COUNT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC5_FILTER_FLIT5_CNT_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC5_FILTER_FLIT5_CNT_COUNT_MASK)
#define RF_AR_RTR_INQ_PRF_INCOMING_PKT_VC6_FILTER_FLIT6_CNT_COUNT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC6_FILTER_FLIT6_CNT_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC6_FILTER_FLIT6_CNT_COUNT_MASK)
#define WF_AR_RTR_INQ_PRF_INCOMING_PKT_VC6_FILTER_FLIT6_CNT_COUNT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC6_FILTER_FLIT6_CNT_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC6_FILTER_FLIT6_CNT_COUNT_MASK)
#define RF_AR_RTR_INQ_PRF_INCOMING_PKT_VC7_FILTER_FLIT7_CNT_COUNT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC7_FILTER_FLIT7_CNT_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC7_FILTER_FLIT7_CNT_COUNT_MASK)
#define WF_AR_RTR_INQ_PRF_INCOMING_PKT_VC7_FILTER_FLIT7_CNT_COUNT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC7_FILTER_FLIT7_CNT_COUNT_BP,\
									AR_RTR_INQ_PRF_INCOMING_PKT_VC7_FILTER_FLIT7_CNT_COUNT_MASK)
#define RF_AR_RTR_INQ_PRF_MATCH_FLIT_3_TO_0_FILTERING_CNT_FLIT_CNT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_MATCH_FLIT_3_TO_0_FILTERING_CNT_FLIT_CNT_BP,\
									AR_RTR_INQ_PRF_MATCH_FLIT_3_TO_0_FILTERING_CNT_FLIT_CNT_MASK)
#define WF_AR_RTR_INQ_PRF_MATCH_FLIT_3_TO_0_FILTERING_CNT_FLIT_CNT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_MATCH_FLIT_3_TO_0_FILTERING_CNT_FLIT_CNT_BP,\
									AR_RTR_INQ_PRF_MATCH_FLIT_3_TO_0_FILTERING_CNT_FLIT_CNT_MASK)
#define RF_AR_RTR_INQ_PRF_MATCH_FLIT_7_TO_4_FILTERING_CNT_FLIT_CNT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_MATCH_FLIT_7_TO_4_FILTERING_CNT_FLIT_CNT_BP,\
									AR_RTR_INQ_PRF_MATCH_FLIT_7_TO_4_FILTERING_CNT_FLIT_CNT_MASK)
#define WF_AR_RTR_INQ_PRF_MATCH_FLIT_7_TO_4_FILTERING_CNT_FLIT_CNT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_MATCH_FLIT_7_TO_4_FILTERING_CNT_FLIT_CNT_BP,\
									AR_RTR_INQ_PRF_MATCH_FLIT_7_TO_4_FILTERING_CNT_FLIT_CNT_MASK)
#define RF_AR_RTR_INQ_PRF_ROWBUS_STALL_CNT_ROWBUS_STALL_CNT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_ROWBUS_STALL_CNT_ROWBUS_STALL_CNT_BP,\
									AR_RTR_INQ_PRF_ROWBUS_STALL_CNT_ROWBUS_STALL_CNT_MASK)
#define WF_AR_RTR_INQ_PRF_ROWBUS_STALL_CNT_ROWBUS_STALL_CNT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_ROWBUS_STALL_CNT_ROWBUS_STALL_CNT_BP,\
									AR_RTR_INQ_PRF_ROWBUS_STALL_CNT_ROWBUS_STALL_CNT_MASK)
#define RF_AR_RTR_INQ_PRF_ROWBUS_2X_USAGE_CNT_ROWBUS_2X_USAGE_CNT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_ROWBUS_2X_USAGE_CNT_ROWBUS_2X_USAGE_CNT_BP,\
									AR_RTR_INQ_PRF_ROWBUS_2X_USAGE_CNT_ROWBUS_2X_USAGE_CNT_MASK)
#define WF_AR_RTR_INQ_PRF_ROWBUS_2X_USAGE_CNT_ROWBUS_2X_USAGE_CNT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_ROWBUS_2X_USAGE_CNT_ROWBUS_2X_USAGE_CNT_BP,\
									AR_RTR_INQ_PRF_ROWBUS_2X_USAGE_CNT_ROWBUS_2X_USAGE_CNT_MASK)
#define RF_AR_RTR_INQ_PRF_PKT_TO_DEAD_LINK_CNT_PKT_TO_DEAD_LINK_CNT(mmr)	RD_FIELD(mmr,\
									AR_RTR_INQ_PRF_PKT_TO_DEAD_LINK_CNT_PKT_TO_DEAD_LINK_CNT_BP,\
									AR_RTR_INQ_PRF_PKT_TO_DEAD_LINK_CNT_PKT_TO_DEAD_LINK_CNT_MASK)
#define WF_AR_RTR_INQ_PRF_PKT_TO_DEAD_LINK_CNT_PKT_TO_DEAD_LINK_CNT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_INQ_PRF_PKT_TO_DEAD_LINK_CNT_PKT_TO_DEAD_LINK_CNT_BP,\
									AR_RTR_INQ_PRF_PKT_TO_DEAD_LINK_CNT_PKT_TO_DEAD_LINK_CNT_MASK)
#define RF_AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC7(mmr)	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC7_BP,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC7_MASK)
#define WF_AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC7(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC7_BP,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC7_MASK)
#define RF_AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC6(mmr)	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC6_BP,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC6_MASK)
#define WF_AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC6(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC6_BP,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC6_MASK)
#define RF_AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC5(mmr)	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC5_BP,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC5_MASK)
#define WF_AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC5(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC5_BP,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC5_MASK)
#define RF_AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC4(mmr)	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC4_BP,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC4_MASK)
#define WF_AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC4(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC4_BP,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC4_MASK)
#define RF_AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC3(mmr)	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC3_BP,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC3_MASK)
#define WF_AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC3(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC3_BP,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC3_MASK)
#define RF_AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC2(mmr)	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC2_BP,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC2_MASK)
#define WF_AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC2(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC2_BP,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC2_MASK)
#define RF_AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC1(mmr)	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC1_BP,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC1_MASK)
#define WF_AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC1(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC1_BP,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC1_MASK)
#define RF_AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC0(mmr)	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC0_BP,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC0_MASK)
#define WF_AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC0(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC0_BP,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_RD_CRDT_USED_CNT_VC0_MASK)
#define RF_AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_WR_MAX_FLIT_CREDITS_EN(mmr)	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_WR_MAX_FLIT_CREDITS_EN_BP,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_WR_MAX_FLIT_CREDITS_EN_MASK)
#define WF_AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_WR_MAX_FLIT_CREDITS_EN(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_WR_MAX_FLIT_CREDITS_EN_BP,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_WR_MAX_FLIT_CREDITS_EN_MASK)
#define RF_AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_WR_MAX_FLIT_CREDITS(mmr)	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_WR_MAX_FLIT_CREDITS_BP,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_WR_MAX_FLIT_CREDITS_MASK)
#define WF_AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_WR_MAX_FLIT_CREDITS(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_WR_MAX_FLIT_CREDITS_BP,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_WR_MAX_FLIT_CREDITS_MASK)
#define RF_AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_VC_NUMBER(mmr)     	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_VC_NUMBER_BP,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_VC_NUMBER_MASK)
#define WF_AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_VC_NUMBER(mmr,v)   	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_VC_NUMBER_BP,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_VC_NUMBER_MASK)
#define RF_AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_COLUMN_NUMBER(mmr) 	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_COLUMN_NUMBER_BP,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_COLUMN_NUMBER_MASK)
#define WF_AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_COLUMN_NUMBER(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_COLUMN_NUMBER_BP,\
									AR_RTR_SUBSWITCH_CFG_COLBUF_CRDTS_COLUMN_NUMBER_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT7(mmr)    	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT7_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT7_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT7(mmr,v)  	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT7_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT7_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT7(mmr)        	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT7_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT7_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT7(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT7_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT7_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT7(mmr)              	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT7_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT7_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT7(mmr,v)            	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT7_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT7_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT6(mmr)    	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT6_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT6_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT6(mmr,v)  	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT6_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT6_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT6(mmr)        	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT6_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT6_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT6(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT6_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT6_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT6(mmr)              	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT6_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT6_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT6(mmr,v)            	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT6_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT6_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT5(mmr)    	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT5_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT5_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT5(mmr,v)  	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT5_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT5_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT5(mmr)        	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT5_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT5_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT5(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT5_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT5_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT5(mmr)              	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT5_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT5_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT5(mmr,v)            	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT5_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT5_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT4(mmr)    	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT4_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT4_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT4(mmr,v)  	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT4_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT4_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT4(mmr)        	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT4_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT4_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT4(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT4_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT4_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT4(mmr)              	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT4_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT4_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT4(mmr,v)            	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT4_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT4_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT3(mmr)    	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT3_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT3_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT3(mmr,v)  	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT3_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT3_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT3(mmr)        	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT3_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT3_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT3(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT3_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT3_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT3(mmr)              	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT3_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT3_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT3(mmr,v)            	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT3_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT3_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT2(mmr)    	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT2_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT2_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT2(mmr,v)  	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT2_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT2_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT2(mmr)        	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT2_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT2_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT2(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT2_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT2_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT2(mmr)              	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT2_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT2_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT2(mmr,v)            	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT2_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT2_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT1(mmr)    	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT1_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT1_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT1(mmr,v)  	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT1_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT1_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT1(mmr)        	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT1_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT1_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT1(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT1_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT1_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT1(mmr)              	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT1_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT1_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT1(mmr,v)            	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT1_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT1_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT0(mmr)    	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT0_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT0_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT0(mmr,v)  	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT0_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_MULTIPLE_SECT0_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT0(mmr)        	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT0_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT0_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT0(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT0_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_ERR_TYPE_SECT0_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT0(mmr)              	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT0_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT0_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT0(mmr,v)            	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT0_BP,\
									AR_RTR_SUBSWITCH_ERR_INFO_VC_SECT0_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_MASK_MASK_CREDIT_UFLOW(mmr)     	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_CREDIT_UFLOW_BP,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_CREDIT_UFLOW_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_MASK_MASK_CREDIT_UFLOW(mmr,v)   	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_CREDIT_UFLOW_BP,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_CREDIT_UFLOW_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_MASK_MASK_BUFFER_UFLOW(mmr)     	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_BUFFER_UFLOW_BP,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_BUFFER_UFLOW_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_MASK_MASK_BUFFER_UFLOW(mmr,v)   	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_BUFFER_UFLOW_BP,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_BUFFER_UFLOW_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_MASK_MASK_BUFFER_OFLOW(mmr)     	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_BUFFER_OFLOW_BP,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_BUFFER_OFLOW_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_MASK_MASK_BUFFER_OFLOW(mmr,v)   	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_BUFFER_OFLOW_BP,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_BUFFER_OFLOW_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_MASK_MASK_BAD_TVC_PT_ERR(mmr)   	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_BAD_TVC_PT_ERR_BP,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_BAD_TVC_PT_ERR_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_MASK_MASK_BAD_TVC_PT_ERR(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_BAD_TVC_PT_ERR_BP,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_BAD_TVC_PT_ERR_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_MASK_MASK_BAD_TVC_ERR(mmr)      	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_BAD_TVC_ERR_BP,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_BAD_TVC_ERR_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_MASK_MASK_BAD_TVC_ERR(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_BAD_TVC_ERR_BP,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_BAD_TVC_ERR_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_MASK_MASK_EMPTY_ROUTE_ERR(mmr)  	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_EMPTY_ROUTE_ERR_BP,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_EMPTY_ROUTE_ERR_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_MASK_MASK_EMPTY_ROUTE_ERR(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_EMPTY_ROUTE_ERR_BP,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_EMPTY_ROUTE_ERR_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_MASK_MASK_INVALID_ROUTE_ERR(mmr)	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_INVALID_ROUTE_ERR_BP,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_INVALID_ROUTE_ERR_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_MASK_MASK_INVALID_ROUTE_ERR(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_INVALID_ROUTE_ERR_BP,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_INVALID_ROUTE_ERR_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_MASK_MASK_FLIT_ROUTE_HEAD_PARITY_ERR(mmr)	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_FLIT_ROUTE_HEAD_PARITY_ERR_BP,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_FLIT_ROUTE_HEAD_PARITY_ERR_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_MASK_MASK_FLIT_ROUTE_HEAD_PARITY_ERR(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_FLIT_ROUTE_HEAD_PARITY_ERR_BP,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_FLIT_ROUTE_HEAD_PARITY_ERR_MASK)
#define RF_AR_RTR_SUBSWITCH_ERR_MASK_MASK_FLIT_ROUTE_IN_PARITY_ERR(mmr)	RD_FIELD(mmr,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_FLIT_ROUTE_IN_PARITY_ERR_BP,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_FLIT_ROUTE_IN_PARITY_ERR_MASK)
#define WF_AR_RTR_SUBSWITCH_ERR_MASK_MASK_FLIT_ROUTE_IN_PARITY_ERR(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_FLIT_ROUTE_IN_PARITY_ERR_BP,\
									AR_RTR_SUBSWITCH_ERR_MASK_MASK_FLIT_ROUTE_IN_PARITY_ERR_MASK)
#define RF_AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_MAX_PACKET_SZ(mmr)   	RD_FIELD(mmr,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_MAX_PACKET_SZ_BP,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_MAX_PACKET_SZ_MASK)
#define WF_AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_MAX_PACKET_SZ(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_MAX_PACKET_SZ_BP,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_MAX_PACKET_SZ_MASK)
#define RF_AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_LCB_CRDT_LIMIT(mmr)  	RD_FIELD(mmr,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_LCB_CRDT_LIMIT_BP,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_LCB_CRDT_LIMIT_MASK)
#define WF_AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_LCB_CRDT_LIMIT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_LCB_CRDT_LIMIT_BP,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_LCB_CRDT_LIMIT_MASK)
#define RF_AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_UPDATE_CRDT_LIMIT(mmr)	RD_FIELD(mmr,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_UPDATE_CRDT_LIMIT_BP,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_UPDATE_CRDT_LIMIT_MASK)
#define WF_AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_UPDATE_CRDT_LIMIT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_UPDATE_CRDT_LIMIT_BP,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_UPDATE_CRDT_LIMIT_MASK)
#define RF_AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_VC_PTR(mmr)          	RD_FIELD(mmr,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_VC_PTR_BP,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_VC_PTR_MASK)
#define WF_AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_VC_PTR(mmr,v)        	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_VC_PTR_BP,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_VC_PTR_MASK)
#define RF_AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_FLITS_SENT(mmr)      	RD_FIELD(mmr,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_FLITS_SENT_BP,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_FLITS_SENT_MASK)
#define WF_AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_FLITS_SENT(mmr,v)    	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_FLITS_SENT_BP,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_FLITS_SENT_MASK)
#define RF_AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_ALLOCATED_TO_SHARED_USED(mmr)	RD_FIELD(mmr,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_ALLOCATED_TO_SHARED_USED_BP,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_ALLOCATED_TO_SHARED_USED_MASK)
#define WF_AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_ALLOCATED_TO_SHARED_USED(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_ALLOCATED_TO_SHARED_USED_BP,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_ALLOCATED_TO_SHARED_USED_MASK)
#define RF_AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_SHARED_BLKS_USED(mmr)	RD_FIELD(mmr,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_SHARED_BLKS_USED_BP,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_SHARED_BLKS_USED_MASK)
#define WF_AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_SHARED_BLKS_USED(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_SHARED_BLKS_USED_BP,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_SHARED_BLKS_USED_MASK)
#define RF_AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_PRIVATE_BLKS_USED(mmr)	RD_FIELD(mmr,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_PRIVATE_BLKS_USED_BP,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_PRIVATE_BLKS_USED_MASK)
#define WF_AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_PRIVATE_BLKS_USED(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_PRIVATE_BLKS_USED_BP,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_PRIVATE_BLKS_USED_MASK)
#define RF_AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_ALLOC_TO_SHARED_CRDT_LIMIT(mmr)	RD_FIELD(mmr,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_ALLOC_TO_SHARED_CRDT_LIMIT_BP,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_ALLOC_TO_SHARED_CRDT_LIMIT_MASK)
#define WF_AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_ALLOC_TO_SHARED_CRDT_LIMIT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_ALLOC_TO_SHARED_CRDT_LIMIT_BP,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_ALLOC_TO_SHARED_CRDT_LIMIT_MASK)
#define RF_AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_SHARED_CRDT_LIMIT(mmr)	RD_FIELD(mmr,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_SHARED_CRDT_LIMIT_BP,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_SHARED_CRDT_LIMIT_MASK)
#define WF_AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_SHARED_CRDT_LIMIT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_SHARED_CRDT_LIMIT_BP,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_SHARED_CRDT_LIMIT_MASK)
#define RF_AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_PRIVATE_CRDT_LIMIT(mmr)	RD_FIELD(mmr,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_PRIVATE_CRDT_LIMIT_BP,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_PRIVATE_CRDT_LIMIT_MASK)
#define WF_AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_PRIVATE_CRDT_LIMIT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_PRIVATE_CRDT_LIMIT_BP,\
									AR_RTR_COLBUF_CFG_CRDTS_CHANNEL_PRIVATE_CRDT_LIMIT_MASK)
#define RF_AR_RTR_COLBUF_CFG_FPT_FPT_CNTRL(mmr)                 	RD_FIELD(mmr,\
									AR_RTR_COLBUF_CFG_FPT_FPT_CNTRL_BP,\
									AR_RTR_COLBUF_CFG_FPT_FPT_CNTRL_MASK)
#define WF_AR_RTR_COLBUF_CFG_FPT_FPT_CNTRL(mmr,v)               	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_CFG_FPT_FPT_CNTRL_BP,\
									AR_RTR_COLBUF_CFG_FPT_FPT_CNTRL_MASK)
#define RF_AR_RTR_COLBUF_CFG_FPT_FPT_TIMER(mmr)                 	RD_FIELD(mmr,\
									AR_RTR_COLBUF_CFG_FPT_FPT_TIMER_BP,\
									AR_RTR_COLBUF_CFG_FPT_FPT_TIMER_MASK)
#define WF_AR_RTR_COLBUF_CFG_FPT_FPT_TIMER(mmr,v)               	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_CFG_FPT_FPT_TIMER_BP,\
									AR_RTR_COLBUF_CFG_FPT_FPT_TIMER_MASK)
#define RF_AR_RTR_COLBUF_CFG_CONGEST_CNTL_DIAG_MODE(mmr)        	RD_FIELD(mmr,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_DIAG_MODE_BP,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_DIAG_MODE_MASK)
#define WF_AR_RTR_COLBUF_CFG_CONGEST_CNTL_DIAG_MODE(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_DIAG_MODE_BP,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_DIAG_MODE_MASK)
#define RF_AR_RTR_COLBUF_CFG_CONGEST_CNTL_STEP_FAR_END_LINK_DELAY(mmr)	RD_FIELD(mmr,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_STEP_FAR_END_LINK_DELAY_BP,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_STEP_FAR_END_LINK_DELAY_MASK)
#define WF_AR_RTR_COLBUF_CFG_CONGEST_CNTL_STEP_FAR_END_LINK_DELAY(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_STEP_FAR_END_LINK_DELAY_BP,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_STEP_FAR_END_LINK_DELAY_MASK)
#define RF_AR_RTR_COLBUF_CFG_CONGEST_CNTL_DELAY_PIPE_TAP(mmr)   	RD_FIELD(mmr,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_DELAY_PIPE_TAP_BP,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_DELAY_PIPE_TAP_MASK)
#define WF_AR_RTR_COLBUF_CFG_CONGEST_CNTL_DELAY_PIPE_TAP(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_DELAY_PIPE_TAP_BP,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_DELAY_PIPE_TAP_MASK)
#define RF_AR_RTR_COLBUF_CFG_CONGEST_CNTL_DELAY_PIPE_SHIFT(mmr) 	RD_FIELD(mmr,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_DELAY_PIPE_SHIFT_BP,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_DELAY_PIPE_SHIFT_MASK)
#define WF_AR_RTR_COLBUF_CFG_CONGEST_CNTL_DELAY_PIPE_SHIFT(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_DELAY_PIPE_SHIFT_BP,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_DELAY_PIPE_SHIFT_MASK)
#define RF_AR_RTR_COLBUF_CFG_CONGEST_CNTL_UPPER_THRESHOLD(mmr)  	RD_FIELD(mmr,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_UPPER_THRESHOLD_BP,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_UPPER_THRESHOLD_MASK)
#define WF_AR_RTR_COLBUF_CFG_CONGEST_CNTL_UPPER_THRESHOLD(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_UPPER_THRESHOLD_BP,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_UPPER_THRESHOLD_MASK)
#define RF_AR_RTR_COLBUF_CFG_CONGEST_CNTL_MIDDLE_THRESHOLD(mmr) 	RD_FIELD(mmr,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_MIDDLE_THRESHOLD_BP,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_MIDDLE_THRESHOLD_MASK)
#define WF_AR_RTR_COLBUF_CFG_CONGEST_CNTL_MIDDLE_THRESHOLD(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_MIDDLE_THRESHOLD_BP,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_MIDDLE_THRESHOLD_MASK)
#define RF_AR_RTR_COLBUF_CFG_CONGEST_CNTL_LOWER_THRESHOLD(mmr)  	RD_FIELD(mmr,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_LOWER_THRESHOLD_BP,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_LOWER_THRESHOLD_MASK)
#define WF_AR_RTR_COLBUF_CFG_CONGEST_CNTL_LOWER_THRESHOLD(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_LOWER_THRESHOLD_BP,\
									AR_RTR_COLBUF_CFG_CONGEST_CNTL_LOWER_THRESHOLD_MASK)
#define RF_AR_RTR_COLBUF_CFG_CONGEST_PORT_EN_CONGEST_PORT_EN(mmr)	RD_FIELD(mmr,\
									AR_RTR_COLBUF_CFG_CONGEST_PORT_EN_CONGEST_PORT_EN_BP,\
									AR_RTR_COLBUF_CFG_CONGEST_PORT_EN_CONGEST_PORT_EN_MASK)
#define WF_AR_RTR_COLBUF_CFG_CONGEST_PORT_EN_CONGEST_PORT_EN(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_CFG_CONGEST_PORT_EN_CONGEST_PORT_EN_BP,\
									AR_RTR_COLBUF_CFG_CONGEST_PORT_EN_CONGEST_PORT_EN_MASK)
#define RF_AR_RTR_COLBUF_CFG_CONGEST_FAR_TABLE_FAR_TABLE(mmr)   	RD_FIELD(mmr,\
									AR_RTR_COLBUF_CFG_CONGEST_FAR_TABLE_FAR_TABLE_BP,\
									AR_RTR_COLBUF_CFG_CONGEST_FAR_TABLE_FAR_TABLE_MASK)
#define WF_AR_RTR_COLBUF_CFG_CONGEST_FAR_TABLE_FAR_TABLE(mmr,v) 	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_CFG_CONGEST_FAR_TABLE_FAR_TABLE_BP,\
									AR_RTR_COLBUF_CFG_CONGEST_FAR_TABLE_FAR_TABLE_MASK)
#define RF_AR_RTR_COLBUF_CFG_CONGEST_NEAR_TABLE_NEAR_TABLE(mmr) 	RD_FIELD(mmr,\
									AR_RTR_COLBUF_CFG_CONGEST_NEAR_TABLE_NEAR_TABLE_BP,\
									AR_RTR_COLBUF_CFG_CONGEST_NEAR_TABLE_NEAR_TABLE_MASK)
#define WF_AR_RTR_COLBUF_CFG_CONGEST_NEAR_TABLE_NEAR_TABLE(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_CFG_CONGEST_NEAR_TABLE_NEAR_TABLE_BP,\
									AR_RTR_COLBUF_CFG_CONGEST_NEAR_TABLE_NEAR_TABLE_MASK)
#define RF_AR_RTR_COLBUF_CFG_CONGEST_DNSTRM_TABLE_DNSTRM_TABLE(mmr)	RD_FIELD(mmr,\
									AR_RTR_COLBUF_CFG_CONGEST_DNSTRM_TABLE_DNSTRM_TABLE_BP,\
									AR_RTR_COLBUF_CFG_CONGEST_DNSTRM_TABLE_DNSTRM_TABLE_MASK)
#define WF_AR_RTR_COLBUF_CFG_CONGEST_DNSTRM_TABLE_DNSTRM_TABLE(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_CFG_CONGEST_DNSTRM_TABLE_DNSTRM_TABLE_BP,\
									AR_RTR_COLBUF_CFG_CONGEST_DNSTRM_TABLE_DNSTRM_TABLE_MASK)
#define RF_AR_RTR_COLBUF_DBG_ERRINJ_CHECKBITS(mmr)              	RD_FIELD(mmr,\
									AR_RTR_COLBUF_DBG_ERRINJ_CHECKBITS_BP,\
									AR_RTR_COLBUF_DBG_ERRINJ_CHECKBITS_MASK)
#define WF_AR_RTR_COLBUF_DBG_ERRINJ_CHECKBITS(mmr,v)            	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_DBG_ERRINJ_CHECKBITS_BP,\
									AR_RTR_COLBUF_DBG_ERRINJ_CHECKBITS_MASK)
#define RF_AR_RTR_COLBUF_DBG_ERRINJ_COUNT(mmr)                  	RD_FIELD(mmr,\
									AR_RTR_COLBUF_DBG_ERRINJ_COUNT_BP,\
									AR_RTR_COLBUF_DBG_ERRINJ_COUNT_MASK)
#define WF_AR_RTR_COLBUF_DBG_ERRINJ_COUNT(mmr,v)                	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_DBG_ERRINJ_COUNT_BP,\
									AR_RTR_COLBUF_DBG_ERRINJ_COUNT_MASK)
#define RF_AR_RTR_COLBUF_DBG_ERRINJ_TRIGGERED(mmr)              	RD_FIELD(mmr,\
									AR_RTR_COLBUF_DBG_ERRINJ_TRIGGERED_BP,\
									AR_RTR_COLBUF_DBG_ERRINJ_TRIGGERED_MASK)
#define WF_AR_RTR_COLBUF_DBG_ERRINJ_TRIGGERED(mmr,v)            	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_DBG_ERRINJ_TRIGGERED_BP,\
									AR_RTR_COLBUF_DBG_ERRINJ_TRIGGERED_MASK)
#define RF_AR_RTR_COLBUF_DBG_ERRINJ_MODE(mmr)                   	RD_FIELD(mmr,\
									AR_RTR_COLBUF_DBG_ERRINJ_MODE_BP,\
									AR_RTR_COLBUF_DBG_ERRINJ_MODE_MASK)
#define WF_AR_RTR_COLBUF_DBG_ERRINJ_MODE(mmr,v)                 	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_DBG_ERRINJ_MODE_BP,\
									AR_RTR_COLBUF_DBG_ERRINJ_MODE_MASK)
#define RF_AR_RTR_COLBUF_DBG_ERRINJ_ENABLE(mmr)                 	RD_FIELD(mmr,\
									AR_RTR_COLBUF_DBG_ERRINJ_ENABLE_BP,\
									AR_RTR_COLBUF_DBG_ERRINJ_ENABLE_MASK)
#define WF_AR_RTR_COLBUF_DBG_ERRINJ_ENABLE(mmr,v)               	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_DBG_ERRINJ_ENABLE_BP,\
									AR_RTR_COLBUF_DBG_ERRINJ_ENABLE_MASK)
#define RF_AR_RTR_COLBUF_ERR_INFO_MBE_SYNDROME(mmr)             	RD_FIELD(mmr,\
									AR_RTR_COLBUF_ERR_INFO_MBE_SYNDROME_BP,\
									AR_RTR_COLBUF_ERR_INFO_MBE_SYNDROME_MASK)
#define WF_AR_RTR_COLBUF_ERR_INFO_MBE_SYNDROME(mmr,v)           	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_ERR_INFO_MBE_SYNDROME_BP,\
									AR_RTR_COLBUF_ERR_INFO_MBE_SYNDROME_MASK)
#define RF_AR_RTR_COLBUF_ERR_INFO_MBE_HEAD_FLIT(mmr)            	RD_FIELD(mmr,\
									AR_RTR_COLBUF_ERR_INFO_MBE_HEAD_FLIT_BP,\
									AR_RTR_COLBUF_ERR_INFO_MBE_HEAD_FLIT_MASK)
#define WF_AR_RTR_COLBUF_ERR_INFO_MBE_HEAD_FLIT(mmr,v)          	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_ERR_INFO_MBE_HEAD_FLIT_BP,\
									AR_RTR_COLBUF_ERR_INFO_MBE_HEAD_FLIT_MASK)
#define RF_AR_RTR_COLBUF_ERR_INFO_MBE_TAIL_FLIT(mmr)            	RD_FIELD(mmr,\
									AR_RTR_COLBUF_ERR_INFO_MBE_TAIL_FLIT_BP,\
									AR_RTR_COLBUF_ERR_INFO_MBE_TAIL_FLIT_MASK)
#define WF_AR_RTR_COLBUF_ERR_INFO_MBE_TAIL_FLIT(mmr,v)          	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_ERR_INFO_MBE_TAIL_FLIT_BP,\
									AR_RTR_COLBUF_ERR_INFO_MBE_TAIL_FLIT_MASK)
#define RF_AR_RTR_COLBUF_ERR_INFO_MBE_SRC_PORT(mmr)             	RD_FIELD(mmr,\
									AR_RTR_COLBUF_ERR_INFO_MBE_SRC_PORT_BP,\
									AR_RTR_COLBUF_ERR_INFO_MBE_SRC_PORT_MASK)
#define WF_AR_RTR_COLBUF_ERR_INFO_MBE_SRC_PORT(mmr,v)           	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_ERR_INFO_MBE_SRC_PORT_BP,\
									AR_RTR_COLBUF_ERR_INFO_MBE_SRC_PORT_MASK)
#define RF_AR_RTR_COLBUF_ERR_INFO_MBE_SRC_VC(mmr)               	RD_FIELD(mmr,\
									AR_RTR_COLBUF_ERR_INFO_MBE_SRC_VC_BP,\
									AR_RTR_COLBUF_ERR_INFO_MBE_SRC_VC_MASK)
#define WF_AR_RTR_COLBUF_ERR_INFO_MBE_SRC_VC(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_ERR_INFO_MBE_SRC_VC_BP,\
									AR_RTR_COLBUF_ERR_INFO_MBE_SRC_VC_MASK)
#define RF_AR_RTR_COLBUF_ERR_INFO_SBE_SYNDROME(mmr)             	RD_FIELD(mmr,\
									AR_RTR_COLBUF_ERR_INFO_SBE_SYNDROME_BP,\
									AR_RTR_COLBUF_ERR_INFO_SBE_SYNDROME_MASK)
#define WF_AR_RTR_COLBUF_ERR_INFO_SBE_SYNDROME(mmr,v)           	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_ERR_INFO_SBE_SYNDROME_BP,\
									AR_RTR_COLBUF_ERR_INFO_SBE_SYNDROME_MASK)
#define RF_AR_RTR_COLBUF_ERR_INFO_PKT_LENGTH(mmr)               	RD_FIELD(mmr,\
									AR_RTR_COLBUF_ERR_INFO_PKT_LENGTH_BP,\
									AR_RTR_COLBUF_ERR_INFO_PKT_LENGTH_MASK)
#define WF_AR_RTR_COLBUF_ERR_INFO_PKT_LENGTH(mmr,v)             	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_ERR_INFO_PKT_LENGTH_BP,\
									AR_RTR_COLBUF_ERR_INFO_PKT_LENGTH_MASK)
#define RF_AR_RTR_COLBUF_ERR_INFO_VC(mmr)                       	RD_FIELD(mmr,\
									AR_RTR_COLBUF_ERR_INFO_VC_BP,\
									AR_RTR_COLBUF_ERR_INFO_VC_MASK)
#define WF_AR_RTR_COLBUF_ERR_INFO_VC(mmr,v)                     	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_ERR_INFO_VC_BP,\
									AR_RTR_COLBUF_ERR_INFO_VC_MASK)
#define RF_AR_RTR_COLBUF_ERR_INFO_SRC_PORT_IN(mmr)              	RD_FIELD(mmr,\
									AR_RTR_COLBUF_ERR_INFO_SRC_PORT_IN_BP,\
									AR_RTR_COLBUF_ERR_INFO_SRC_PORT_IN_MASK)
#define WF_AR_RTR_COLBUF_ERR_INFO_SRC_PORT_IN(mmr,v)            	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_ERR_INFO_SRC_PORT_IN_BP,\
									AR_RTR_COLBUF_ERR_INFO_SRC_PORT_IN_MASK)
#define RF_AR_RTR_COLBUF_ERR_INFO_CNT_MBE_MBE_COUNT(mmr)        	RD_FIELD(mmr,\
									AR_RTR_COLBUF_ERR_INFO_CNT_MBE_MBE_COUNT_BP,\
									AR_RTR_COLBUF_ERR_INFO_CNT_MBE_MBE_COUNT_MASK)
#define WF_AR_RTR_COLBUF_ERR_INFO_CNT_MBE_MBE_COUNT(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_ERR_INFO_CNT_MBE_MBE_COUNT_BP,\
									AR_RTR_COLBUF_ERR_INFO_CNT_MBE_MBE_COUNT_MASK)
#define RF_AR_RTR_COLBUF_ERR_INFO_CNT_SBE_SBE_COUNT(mmr)        	RD_FIELD(mmr,\
									AR_RTR_COLBUF_ERR_INFO_CNT_SBE_SBE_COUNT_BP,\
									AR_RTR_COLBUF_ERR_INFO_CNT_SBE_SBE_COUNT_MASK)
#define WF_AR_RTR_COLBUF_ERR_INFO_CNT_SBE_SBE_COUNT(mmr,v)      	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_ERR_INFO_CNT_SBE_SBE_COUNT_BP,\
									AR_RTR_COLBUF_ERR_INFO_CNT_SBE_SBE_COUNT_MASK)
#define RF_AR_RTR_COLBUF_PERF_STALL_RQ_VC_PTR(mmr)              	RD_FIELD(mmr,\
									AR_RTR_COLBUF_PERF_STALL_RQ_VC_PTR_BP,\
									AR_RTR_COLBUF_PERF_STALL_RQ_VC_PTR_MASK)
#define WF_AR_RTR_COLBUF_PERF_STALL_RQ_VC_PTR(mmr,v)            	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_PERF_STALL_RQ_VC_PTR_BP,\
									AR_RTR_COLBUF_PERF_STALL_RQ_VC_PTR_MASK)
#define RF_AR_RTR_COLBUF_PERF_STALL_RQ_COL_BUF_PERF_STALL_RQ(mmr)	RD_FIELD(mmr,\
									AR_RTR_COLBUF_PERF_STALL_RQ_COL_BUF_PERF_STALL_RQ_BP,\
									AR_RTR_COLBUF_PERF_STALL_RQ_COL_BUF_PERF_STALL_RQ_MASK)
#define WF_AR_RTR_COLBUF_PERF_STALL_RQ_COL_BUF_PERF_STALL_RQ(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_PERF_STALL_RQ_COL_BUF_PERF_STALL_RQ_BP,\
									AR_RTR_COLBUF_PERF_STALL_RQ_COL_BUF_PERF_STALL_RQ_MASK)
#define RF_AR_RTR_COLBUF_PERF_STALL_RS_VC_PTR(mmr)              	RD_FIELD(mmr,\
									AR_RTR_COLBUF_PERF_STALL_RS_VC_PTR_BP,\
									AR_RTR_COLBUF_PERF_STALL_RS_VC_PTR_MASK)
#define WF_AR_RTR_COLBUF_PERF_STALL_RS_VC_PTR(mmr,v)            	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_PERF_STALL_RS_VC_PTR_BP,\
									AR_RTR_COLBUF_PERF_STALL_RS_VC_PTR_MASK)
#define RF_AR_RTR_COLBUF_PERF_STALL_RS_COL_BUF_PERF_STALL_RS(mmr)	RD_FIELD(mmr,\
									AR_RTR_COLBUF_PERF_STALL_RS_COL_BUF_PERF_STALL_RS_BP,\
									AR_RTR_COLBUF_PERF_STALL_RS_COL_BUF_PERF_STALL_RS_MASK)
#define WF_AR_RTR_COLBUF_PERF_STALL_RS_COL_BUF_PERF_STALL_RS(mmr,v)	WR_FIELD(mmr,v,\
									AR_RTR_COLBUF_PERF_STALL_RS_COL_BUF_PERF_STALL_RS_BP,\
									AR_RTR_COLBUF_PERF_STALL_RS_COL_BUF_PERF_STALL_RS_MASK)

#endif
