MODULE = board
DIRS = $(RIOTBOARD)/common/inga
ifneq (,$(filter idealvolting,$(USEMODULE)))
  DIRS += $(RIOTBOARD)/common/inga/idealvolting
endif
include $(RIOTBASE)/Makefile.base
