// ==============================================================
// RTL generated by Vitis HLS - High-Level Synthesis from C, C++ and OpenCL v2022.1 (64-bit)
// Version: 2022.1
// Copyright (C) Copyright 1986-2022 Xilinx, Inc. All Rights Reserved.
// 
// ===========================================================

`timescale 1 ns / 1 ps 

module accel_dense_128u_3136u_Pipeline_activate (
        ap_clk,
        ap_rst,
        ap_start,
        ap_done,
        ap_idle,
        ap_ready,
        dense_feature_map_stream128_din,
        dense_feature_map_stream128_num_data_valid,
        dense_feature_map_stream128_fifo_cap,
        dense_feature_map_stream128_full_n,
        dense_feature_map_stream128_write,
        dense_activations_stream129_din,
        dense_activations_stream129_num_data_valid,
        dense_activations_stream129_fifo_cap,
        dense_activations_stream129_full_n,
        dense_activations_stream129_write,
        dense_f_map_out134_din,
        dense_f_map_out134_num_data_valid,
        dense_f_map_out134_fifo_cap,
        dense_f_map_out134_full_n,
        dense_f_map_out134_write,
        add177_reload,
        add17_128_reload,
        add17_229_reload,
        add17_330_reload,
        add17_431_reload,
        add17_532_reload,
        add17_633_reload,
        add17_734_reload,
        add17_835_reload,
        add17_936_reload,
        add17_1037_reload,
        add17_1138_reload,
        add17_1239_reload,
        add17_1340_reload,
        add17_1441_reload,
        add17_1542_reload,
        add17_1643_reload,
        add17_1744_reload,
        add17_1845_reload,
        add17_1946_reload,
        add17_2047_reload,
        add17_2148_reload,
        add17_2249_reload,
        add17_2350_reload,
        add17_2451_reload,
        add17_2552_reload,
        add17_2653_reload,
        add17_2754_reload,
        add17_2855_reload,
        add17_2956_reload,
        add17_3057_reload,
        add17_3158_reload,
        add17_3259_reload,
        add17_3360_reload,
        add17_3461_reload,
        add17_3562_reload,
        add17_3663_reload,
        add17_3764_reload,
        add17_3865_reload,
        add17_3966_reload,
        add17_4067_reload,
        add17_4168_reload,
        add17_4269_reload,
        add17_4370_reload,
        add17_4471_reload,
        add17_4572_reload,
        add17_4673_reload,
        add17_4774_reload,
        add17_4875_reload,
        add17_4976_reload,
        add17_5077_reload,
        add17_5178_reload,
        add17_5279_reload,
        add17_5380_reload,
        add17_5481_reload,
        add17_5582_reload,
        add17_5683_reload,
        add17_5784_reload,
        add17_5885_reload,
        add17_5986_reload,
        add17_6087_reload,
        add17_6188_reload,
        add17_6289_reload,
        add17_6390_reload,
        add17_6491_reload,
        add17_6592_reload,
        add17_6693_reload,
        add17_6794_reload,
        add17_6895_reload,
        add17_6996_reload,
        add17_7097_reload,
        add17_7198_reload,
        add17_7299_reload,
        add17_73100_reload,
        add17_74101_reload,
        add17_75102_reload,
        add17_76103_reload,
        add17_77104_reload,
        add17_78105_reload,
        add17_79106_reload,
        add17_80107_reload,
        add17_81108_reload,
        add17_82109_reload,
        add17_83110_reload,
        add17_84111_reload,
        add17_85112_reload,
        add17_86113_reload,
        add17_87114_reload,
        add17_88115_reload,
        add17_89116_reload,
        add17_90117_reload,
        add17_91118_reload,
        add17_92119_reload,
        add17_93120_reload,
        add17_94121_reload,
        add17_95122_reload,
        add17_96123_reload,
        add17_97124_reload,
        add17_98125_reload,
        add17_99126_reload,
        add17_100127_reload,
        add17_101128_reload,
        add17_102129_reload,
        add17_103130_reload,
        add17_104131_reload,
        add17_105132_reload,
        add17_106133_reload,
        add17_107134_reload,
        add17_108135_reload,
        add17_109136_reload,
        add17_110137_reload,
        add17_111138_reload,
        add17_112139_reload,
        add17_113140_reload,
        add17_114141_reload,
        add17_115142_reload,
        add17_116143_reload,
        add17_117144_reload,
        add17_118145_reload,
        add17_119146_reload,
        add17_120147_reload,
        add17_121148_reload,
        add17_122149_reload,
        add17_123150_reload,
        add17_124151_reload,
        add17_125152_reload,
        add17_126153_reload,
        add17_127154_reload
);

parameter    ap_ST_fsm_pp0_stage0 = 1'd1;

input   ap_clk;
input   ap_rst;
input   ap_start;
output   ap_done;
output   ap_idle;
output   ap_ready;
output  [31:0] dense_feature_map_stream128_din;
input  [2:0] dense_feature_map_stream128_num_data_valid;
input  [2:0] dense_feature_map_stream128_fifo_cap;
input   dense_feature_map_stream128_full_n;
output   dense_feature_map_stream128_write;
output  [0:0] dense_activations_stream129_din;
input  [7:0] dense_activations_stream129_num_data_valid;
input  [7:0] dense_activations_stream129_fifo_cap;
input   dense_activations_stream129_full_n;
output   dense_activations_stream129_write;
output  [31:0] dense_f_map_out134_din;
input  [7:0] dense_f_map_out134_num_data_valid;
input  [7:0] dense_f_map_out134_fifo_cap;
input   dense_f_map_out134_full_n;
output   dense_f_map_out134_write;
input  [31:0] add177_reload;
input  [31:0] add17_128_reload;
input  [31:0] add17_229_reload;
input  [31:0] add17_330_reload;
input  [31:0] add17_431_reload;
input  [31:0] add17_532_reload;
input  [31:0] add17_633_reload;
input  [31:0] add17_734_reload;
input  [31:0] add17_835_reload;
input  [31:0] add17_936_reload;
input  [31:0] add17_1037_reload;
input  [31:0] add17_1138_reload;
input  [31:0] add17_1239_reload;
input  [31:0] add17_1340_reload;
input  [31:0] add17_1441_reload;
input  [31:0] add17_1542_reload;
input  [31:0] add17_1643_reload;
input  [31:0] add17_1744_reload;
input  [31:0] add17_1845_reload;
input  [31:0] add17_1946_reload;
input  [31:0] add17_2047_reload;
input  [31:0] add17_2148_reload;
input  [31:0] add17_2249_reload;
input  [31:0] add17_2350_reload;
input  [31:0] add17_2451_reload;
input  [31:0] add17_2552_reload;
input  [31:0] add17_2653_reload;
input  [31:0] add17_2754_reload;
input  [31:0] add17_2855_reload;
input  [31:0] add17_2956_reload;
input  [31:0] add17_3057_reload;
input  [31:0] add17_3158_reload;
input  [31:0] add17_3259_reload;
input  [31:0] add17_3360_reload;
input  [31:0] add17_3461_reload;
input  [31:0] add17_3562_reload;
input  [31:0] add17_3663_reload;
input  [31:0] add17_3764_reload;
input  [31:0] add17_3865_reload;
input  [31:0] add17_3966_reload;
input  [31:0] add17_4067_reload;
input  [31:0] add17_4168_reload;
input  [31:0] add17_4269_reload;
input  [31:0] add17_4370_reload;
input  [31:0] add17_4471_reload;
input  [31:0] add17_4572_reload;
input  [31:0] add17_4673_reload;
input  [31:0] add17_4774_reload;
input  [31:0] add17_4875_reload;
input  [31:0] add17_4976_reload;
input  [31:0] add17_5077_reload;
input  [31:0] add17_5178_reload;
input  [31:0] add17_5279_reload;
input  [31:0] add17_5380_reload;
input  [31:0] add17_5481_reload;
input  [31:0] add17_5582_reload;
input  [31:0] add17_5683_reload;
input  [31:0] add17_5784_reload;
input  [31:0] add17_5885_reload;
input  [31:0] add17_5986_reload;
input  [31:0] add17_6087_reload;
input  [31:0] add17_6188_reload;
input  [31:0] add17_6289_reload;
input  [31:0] add17_6390_reload;
input  [31:0] add17_6491_reload;
input  [31:0] add17_6592_reload;
input  [31:0] add17_6693_reload;
input  [31:0] add17_6794_reload;
input  [31:0] add17_6895_reload;
input  [31:0] add17_6996_reload;
input  [31:0] add17_7097_reload;
input  [31:0] add17_7198_reload;
input  [31:0] add17_7299_reload;
input  [31:0] add17_73100_reload;
input  [31:0] add17_74101_reload;
input  [31:0] add17_75102_reload;
input  [31:0] add17_76103_reload;
input  [31:0] add17_77104_reload;
input  [31:0] add17_78105_reload;
input  [31:0] add17_79106_reload;
input  [31:0] add17_80107_reload;
input  [31:0] add17_81108_reload;
input  [31:0] add17_82109_reload;
input  [31:0] add17_83110_reload;
input  [31:0] add17_84111_reload;
input  [31:0] add17_85112_reload;
input  [31:0] add17_86113_reload;
input  [31:0] add17_87114_reload;
input  [31:0] add17_88115_reload;
input  [31:0] add17_89116_reload;
input  [31:0] add17_90117_reload;
input  [31:0] add17_91118_reload;
input  [31:0] add17_92119_reload;
input  [31:0] add17_93120_reload;
input  [31:0] add17_94121_reload;
input  [31:0] add17_95122_reload;
input  [31:0] add17_96123_reload;
input  [31:0] add17_97124_reload;
input  [31:0] add17_98125_reload;
input  [31:0] add17_99126_reload;
input  [31:0] add17_100127_reload;
input  [31:0] add17_101128_reload;
input  [31:0] add17_102129_reload;
input  [31:0] add17_103130_reload;
input  [31:0] add17_104131_reload;
input  [31:0] add17_105132_reload;
input  [31:0] add17_106133_reload;
input  [31:0] add17_107134_reload;
input  [31:0] add17_108135_reload;
input  [31:0] add17_109136_reload;
input  [31:0] add17_110137_reload;
input  [31:0] add17_111138_reload;
input  [31:0] add17_112139_reload;
input  [31:0] add17_113140_reload;
input  [31:0] add17_114141_reload;
input  [31:0] add17_115142_reload;
input  [31:0] add17_116143_reload;
input  [31:0] add17_117144_reload;
input  [31:0] add17_118145_reload;
input  [31:0] add17_119146_reload;
input  [31:0] add17_120147_reload;
input  [31:0] add17_121148_reload;
input  [31:0] add17_122149_reload;
input  [31:0] add17_123150_reload;
input  [31:0] add17_124151_reload;
input  [31:0] add17_125152_reload;
input  [31:0] add17_126153_reload;
input  [31:0] add17_127154_reload;

reg ap_idle;
reg dense_feature_map_stream128_write;
reg dense_activations_stream129_write;
reg dense_f_map_out134_write;

(* fsm_encoding = "none" *) reg   [0:0] ap_CS_fsm;
wire    ap_CS_fsm_pp0_stage0;
wire    ap_enable_reg_pp0_iter0;
reg    ap_enable_reg_pp0_iter1;
reg    ap_idle_pp0;
wire    ap_block_state1_pp0_stage0_iter0;
reg    ap_block_state2_pp0_stage0_iter1;
reg    ap_block_pp0_stage0_subdone;
wire   [0:0] icmp_ln441_fu_1107_p2;
reg    ap_condition_exit_pp0_iter0_stage0;
wire    ap_loop_exit_ready;
reg    ap_ready_int;
reg    dense_feature_map_stream128_blk_n;
wire    ap_block_pp0_stage0;
reg    dense_activations_stream129_blk_n;
reg    dense_f_map_out134_blk_n;
wire   [31:0] tmp_s_fu_1119_p130;
reg   [31:0] tmp_s_reg_1410;
reg    ap_block_pp0_stage0_11001;
reg   [7:0] k_1_fu_300;
wire   [7:0] add_ln441_fu_1113_p2;
wire    ap_loop_init;
reg   [7:0] ap_sig_allocacmp_k;
wire   [31:0] select_ln174_fu_1390_p3;
reg    ap_block_pp0_stage0_01001;
wire   [0:0] grp_fu_1093_p2;
wire   [31:0] bitcast_ln174_fu_1387_p1;
reg    grp_fu_1093_ce;
reg    ap_block_pp0_stage0_00001;
reg    ap_done_reg;
wire    ap_continue_int;
reg    ap_done_int;
reg   [0:0] ap_NS_fsm;
wire    ap_enable_pp0;
wire    ap_start_int;
wire    ap_ce_reg;

// power-on initialization
initial begin
#0 ap_CS_fsm = 1'd1;
#0 ap_enable_reg_pp0_iter1 = 1'b0;
#0 ap_done_reg = 1'b0;
end

accel_fcmp_32ns_32ns_1_2_no_dsp_1 #(
    .ID( 1 ),
    .NUM_STAGE( 2 ),
    .din0_WIDTH( 32 ),
    .din1_WIDTH( 32 ),
    .dout_WIDTH( 1 ))
fcmp_32ns_32ns_1_2_no_dsp_1_U20201(
    .clk(ap_clk),
    .reset(ap_rst),
    .din0(tmp_s_fu_1119_p130),
    .din1(32'd0),
    .ce(grp_fu_1093_ce),
    .opcode(5'd2),
    .dout(grp_fu_1093_p2)
);

accel_mux_1288_32_1_1 #(
    .ID( 1 ),
    .NUM_STAGE( 1 ),
    .din0_WIDTH( 32 ),
    .din1_WIDTH( 32 ),
    .din2_WIDTH( 32 ),
    .din3_WIDTH( 32 ),
    .din4_WIDTH( 32 ),
    .din5_WIDTH( 32 ),
    .din6_WIDTH( 32 ),
    .din7_WIDTH( 32 ),
    .din8_WIDTH( 32 ),
    .din9_WIDTH( 32 ),
    .din10_WIDTH( 32 ),
    .din11_WIDTH( 32 ),
    .din12_WIDTH( 32 ),
    .din13_WIDTH( 32 ),
    .din14_WIDTH( 32 ),
    .din15_WIDTH( 32 ),
    .din16_WIDTH( 32 ),
    .din17_WIDTH( 32 ),
    .din18_WIDTH( 32 ),
    .din19_WIDTH( 32 ),
    .din20_WIDTH( 32 ),
    .din21_WIDTH( 32 ),
    .din22_WIDTH( 32 ),
    .din23_WIDTH( 32 ),
    .din24_WIDTH( 32 ),
    .din25_WIDTH( 32 ),
    .din26_WIDTH( 32 ),
    .din27_WIDTH( 32 ),
    .din28_WIDTH( 32 ),
    .din29_WIDTH( 32 ),
    .din30_WIDTH( 32 ),
    .din31_WIDTH( 32 ),
    .din32_WIDTH( 32 ),
    .din33_WIDTH( 32 ),
    .din34_WIDTH( 32 ),
    .din35_WIDTH( 32 ),
    .din36_WIDTH( 32 ),
    .din37_WIDTH( 32 ),
    .din38_WIDTH( 32 ),
    .din39_WIDTH( 32 ),
    .din40_WIDTH( 32 ),
    .din41_WIDTH( 32 ),
    .din42_WIDTH( 32 ),
    .din43_WIDTH( 32 ),
    .din44_WIDTH( 32 ),
    .din45_WIDTH( 32 ),
    .din46_WIDTH( 32 ),
    .din47_WIDTH( 32 ),
    .din48_WIDTH( 32 ),
    .din49_WIDTH( 32 ),
    .din50_WIDTH( 32 ),
    .din51_WIDTH( 32 ),
    .din52_WIDTH( 32 ),
    .din53_WIDTH( 32 ),
    .din54_WIDTH( 32 ),
    .din55_WIDTH( 32 ),
    .din56_WIDTH( 32 ),
    .din57_WIDTH( 32 ),
    .din58_WIDTH( 32 ),
    .din59_WIDTH( 32 ),
    .din60_WIDTH( 32 ),
    .din61_WIDTH( 32 ),
    .din62_WIDTH( 32 ),
    .din63_WIDTH( 32 ),
    .din64_WIDTH( 32 ),
    .din65_WIDTH( 32 ),
    .din66_WIDTH( 32 ),
    .din67_WIDTH( 32 ),
    .din68_WIDTH( 32 ),
    .din69_WIDTH( 32 ),
    .din70_WIDTH( 32 ),
    .din71_WIDTH( 32 ),
    .din72_WIDTH( 32 ),
    .din73_WIDTH( 32 ),
    .din74_WIDTH( 32 ),
    .din75_WIDTH( 32 ),
    .din76_WIDTH( 32 ),
    .din77_WIDTH( 32 ),
    .din78_WIDTH( 32 ),
    .din79_WIDTH( 32 ),
    .din80_WIDTH( 32 ),
    .din81_WIDTH( 32 ),
    .din82_WIDTH( 32 ),
    .din83_WIDTH( 32 ),
    .din84_WIDTH( 32 ),
    .din85_WIDTH( 32 ),
    .din86_WIDTH( 32 ),
    .din87_WIDTH( 32 ),
    .din88_WIDTH( 32 ),
    .din89_WIDTH( 32 ),
    .din90_WIDTH( 32 ),
    .din91_WIDTH( 32 ),
    .din92_WIDTH( 32 ),
    .din93_WIDTH( 32 ),
    .din94_WIDTH( 32 ),
    .din95_WIDTH( 32 ),
    .din96_WIDTH( 32 ),
    .din97_WIDTH( 32 ),
    .din98_WIDTH( 32 ),
    .din99_WIDTH( 32 ),
    .din100_WIDTH( 32 ),
    .din101_WIDTH( 32 ),
    .din102_WIDTH( 32 ),
    .din103_WIDTH( 32 ),
    .din104_WIDTH( 32 ),
    .din105_WIDTH( 32 ),
    .din106_WIDTH( 32 ),
    .din107_WIDTH( 32 ),
    .din108_WIDTH( 32 ),
    .din109_WIDTH( 32 ),
    .din110_WIDTH( 32 ),
    .din111_WIDTH( 32 ),
    .din112_WIDTH( 32 ),
    .din113_WIDTH( 32 ),
    .din114_WIDTH( 32 ),
    .din115_WIDTH( 32 ),
    .din116_WIDTH( 32 ),
    .din117_WIDTH( 32 ),
    .din118_WIDTH( 32 ),
    .din119_WIDTH( 32 ),
    .din120_WIDTH( 32 ),
    .din121_WIDTH( 32 ),
    .din122_WIDTH( 32 ),
    .din123_WIDTH( 32 ),
    .din124_WIDTH( 32 ),
    .din125_WIDTH( 32 ),
    .din126_WIDTH( 32 ),
    .din127_WIDTH( 32 ),
    .din128_WIDTH( 8 ),
    .dout_WIDTH( 32 ))
mux_1288_32_1_1_U20202(
    .din0(add177_reload),
    .din1(add17_128_reload),
    .din2(add17_229_reload),
    .din3(add17_330_reload),
    .din4(add17_431_reload),
    .din5(add17_532_reload),
    .din6(add17_633_reload),
    .din7(add17_734_reload),
    .din8(add17_835_reload),
    .din9(add17_936_reload),
    .din10(add17_1037_reload),
    .din11(add17_1138_reload),
    .din12(add17_1239_reload),
    .din13(add17_1340_reload),
    .din14(add17_1441_reload),
    .din15(add17_1542_reload),
    .din16(add17_1643_reload),
    .din17(add17_1744_reload),
    .din18(add17_1845_reload),
    .din19(add17_1946_reload),
    .din20(add17_2047_reload),
    .din21(add17_2148_reload),
    .din22(add17_2249_reload),
    .din23(add17_2350_reload),
    .din24(add17_2451_reload),
    .din25(add17_2552_reload),
    .din26(add17_2653_reload),
    .din27(add17_2754_reload),
    .din28(add17_2855_reload),
    .din29(add17_2956_reload),
    .din30(add17_3057_reload),
    .din31(add17_3158_reload),
    .din32(add17_3259_reload),
    .din33(add17_3360_reload),
    .din34(add17_3461_reload),
    .din35(add17_3562_reload),
    .din36(add17_3663_reload),
    .din37(add17_3764_reload),
    .din38(add17_3865_reload),
    .din39(add17_3966_reload),
    .din40(add17_4067_reload),
    .din41(add17_4168_reload),
    .din42(add17_4269_reload),
    .din43(add17_4370_reload),
    .din44(add17_4471_reload),
    .din45(add17_4572_reload),
    .din46(add17_4673_reload),
    .din47(add17_4774_reload),
    .din48(add17_4875_reload),
    .din49(add17_4976_reload),
    .din50(add17_5077_reload),
    .din51(add17_5178_reload),
    .din52(add17_5279_reload),
    .din53(add17_5380_reload),
    .din54(add17_5481_reload),
    .din55(add17_5582_reload),
    .din56(add17_5683_reload),
    .din57(add17_5784_reload),
    .din58(add17_5885_reload),
    .din59(add17_5986_reload),
    .din60(add17_6087_reload),
    .din61(add17_6188_reload),
    .din62(add17_6289_reload),
    .din63(add17_6390_reload),
    .din64(add17_6491_reload),
    .din65(add17_6592_reload),
    .din66(add17_6693_reload),
    .din67(add17_6794_reload),
    .din68(add17_6895_reload),
    .din69(add17_6996_reload),
    .din70(add17_7097_reload),
    .din71(add17_7198_reload),
    .din72(add17_7299_reload),
    .din73(add17_73100_reload),
    .din74(add17_74101_reload),
    .din75(add17_75102_reload),
    .din76(add17_76103_reload),
    .din77(add17_77104_reload),
    .din78(add17_78105_reload),
    .din79(add17_79106_reload),
    .din80(add17_80107_reload),
    .din81(add17_81108_reload),
    .din82(add17_82109_reload),
    .din83(add17_83110_reload),
    .din84(add17_84111_reload),
    .din85(add17_85112_reload),
    .din86(add17_86113_reload),
    .din87(add17_87114_reload),
    .din88(add17_88115_reload),
    .din89(add17_89116_reload),
    .din90(add17_90117_reload),
    .din91(add17_91118_reload),
    .din92(add17_92119_reload),
    .din93(add17_93120_reload),
    .din94(add17_94121_reload),
    .din95(add17_95122_reload),
    .din96(add17_96123_reload),
    .din97(add17_97124_reload),
    .din98(add17_98125_reload),
    .din99(add17_99126_reload),
    .din100(add17_100127_reload),
    .din101(add17_101128_reload),
    .din102(add17_102129_reload),
    .din103(add17_103130_reload),
    .din104(add17_104131_reload),
    .din105(add17_105132_reload),
    .din106(add17_106133_reload),
    .din107(add17_107134_reload),
    .din108(add17_108135_reload),
    .din109(add17_109136_reload),
    .din110(add17_110137_reload),
    .din111(add17_111138_reload),
    .din112(add17_112139_reload),
    .din113(add17_113140_reload),
    .din114(add17_114141_reload),
    .din115(add17_115142_reload),
    .din116(add17_116143_reload),
    .din117(add17_117144_reload),
    .din118(add17_118145_reload),
    .din119(add17_119146_reload),
    .din120(add17_120147_reload),
    .din121(add17_121148_reload),
    .din122(add17_122149_reload),
    .din123(add17_123150_reload),
    .din124(add17_124151_reload),
    .din125(add17_125152_reload),
    .din126(add17_126153_reload),
    .din127(add17_127154_reload),
    .din128(ap_sig_allocacmp_k),
    .dout(tmp_s_fu_1119_p130)
);

accel_flow_control_loop_pipe_sequential_init flow_control_loop_pipe_sequential_init_U(
    .ap_clk(ap_clk),
    .ap_rst(ap_rst),
    .ap_start(ap_start),
    .ap_ready(ap_ready),
    .ap_done(ap_done),
    .ap_start_int(ap_start_int),
    .ap_loop_init(ap_loop_init),
    .ap_ready_int(ap_ready_int),
    .ap_loop_exit_ready(ap_condition_exit_pp0_iter0_stage0),
    .ap_loop_exit_done(ap_done_int),
    .ap_continue_int(ap_continue_int),
    .ap_done_int(ap_done_int)
);

always @ (posedge ap_clk) begin
    if (ap_rst == 1'b1) begin
        ap_CS_fsm <= ap_ST_fsm_pp0_stage0;
    end else begin
        ap_CS_fsm <= ap_NS_fsm;
    end
end

always @ (posedge ap_clk) begin
    if (ap_rst == 1'b1) begin
        ap_done_reg <= 1'b0;
    end else begin
        if ((ap_continue_int == 1'b1)) begin
            ap_done_reg <= 1'b0;
        end else if (((ap_loop_exit_ready == 1'b1) & (1'b0 == ap_block_pp0_stage0_subdone) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
            ap_done_reg <= 1'b1;
        end
    end
end

always @ (posedge ap_clk) begin
    if (ap_rst == 1'b1) begin
        ap_enable_reg_pp0_iter1 <= 1'b0;
    end else begin
        if ((1'b1 == ap_condition_exit_pp0_iter0_stage0)) begin
            ap_enable_reg_pp0_iter1 <= 1'b0;
        end else if (((1'b0 == ap_block_pp0_stage0_subdone) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
            ap_enable_reg_pp0_iter1 <= ap_start_int;
        end
    end
end

always @ (posedge ap_clk) begin
    if (((1'b0 == ap_block_pp0_stage0_11001) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        if (((icmp_ln441_fu_1107_p2 == 1'd0) & (ap_enable_reg_pp0_iter0 == 1'b1))) begin
            k_1_fu_300 <= add_ln441_fu_1113_p2;
        end else if ((ap_loop_init == 1'b1)) begin
            k_1_fu_300 <= 8'd0;
        end
    end
end

always @ (posedge ap_clk) begin
    if (((icmp_ln441_fu_1107_p2 == 1'd0) & (1'b0 == ap_block_pp0_stage0_11001) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        tmp_s_reg_1410 <= tmp_s_fu_1119_p130;
    end
end

always @ (*) begin
    if (((icmp_ln441_fu_1107_p2 == 1'd1) & (1'b0 == ap_block_pp0_stage0_subdone) & (ap_enable_reg_pp0_iter0 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        ap_condition_exit_pp0_iter0_stage0 = 1'b1;
    end else begin
        ap_condition_exit_pp0_iter0_stage0 = 1'b0;
    end
end

always @ (*) begin
    if (((ap_loop_exit_ready == 1'b1) & (1'b0 == ap_block_pp0_stage0_subdone) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        ap_done_int = 1'b1;
    end else begin
        ap_done_int = ap_done_reg;
    end
end

always @ (*) begin
    if (((ap_start_int == 1'b0) & (ap_idle_pp0 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        ap_idle = 1'b1;
    end else begin
        ap_idle = 1'b0;
    end
end

always @ (*) begin
    if (((ap_enable_reg_pp0_iter1 == 1'b0) & (ap_enable_reg_pp0_iter0 == 1'b0))) begin
        ap_idle_pp0 = 1'b1;
    end else begin
        ap_idle_pp0 = 1'b0;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0_subdone) & (ap_enable_reg_pp0_iter0 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        ap_ready_int = 1'b1;
    end else begin
        ap_ready_int = 1'b0;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_loop_init == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        ap_sig_allocacmp_k = 8'd0;
    end else begin
        ap_sig_allocacmp_k = k_1_fu_300;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        dense_activations_stream129_blk_n = dense_activations_stream129_full_n;
    end else begin
        dense_activations_stream129_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0_11001) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        dense_activations_stream129_write = 1'b1;
    end else begin
        dense_activations_stream129_write = 1'b0;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        dense_f_map_out134_blk_n = dense_f_map_out134_full_n;
    end else begin
        dense_f_map_out134_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0_11001) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        dense_f_map_out134_write = 1'b1;
    end else begin
        dense_f_map_out134_write = 1'b0;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        dense_feature_map_stream128_blk_n = dense_feature_map_stream128_full_n;
    end else begin
        dense_feature_map_stream128_blk_n = 1'b1;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0_11001) & (ap_enable_reg_pp0_iter1 == 1'b1) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        dense_feature_map_stream128_write = 1'b1;
    end else begin
        dense_feature_map_stream128_write = 1'b0;
    end
end

always @ (*) begin
    if (((1'b0 == ap_block_pp0_stage0_11001) & (1'b1 == ap_CS_fsm_pp0_stage0))) begin
        grp_fu_1093_ce = 1'b1;
    end else begin
        grp_fu_1093_ce = 1'b0;
    end
end

always @ (*) begin
    case (ap_CS_fsm)
        ap_ST_fsm_pp0_stage0 : begin
            ap_NS_fsm = ap_ST_fsm_pp0_stage0;
        end
        default : begin
            ap_NS_fsm = 'bx;
        end
    endcase
end

assign add_ln441_fu_1113_p2 = (ap_sig_allocacmp_k + 8'd1);

assign ap_CS_fsm_pp0_stage0 = ap_CS_fsm[32'd0];

assign ap_block_pp0_stage0 = ~(1'b1 == 1'b1);

always @ (*) begin
    ap_block_pp0_stage0_00001 = ((ap_enable_reg_pp0_iter1 == 1'b1) & ((dense_f_map_out134_full_n == 1'b0) | (dense_activations_stream129_full_n == 1'b0) | (dense_feature_map_stream128_full_n == 1'b0)));
end

always @ (*) begin
    ap_block_pp0_stage0_01001 = ((ap_enable_reg_pp0_iter1 == 1'b1) & ((dense_f_map_out134_full_n == 1'b0) | (dense_activations_stream129_full_n == 1'b0) | (dense_feature_map_stream128_full_n == 1'b0)));
end

always @ (*) begin
    ap_block_pp0_stage0_11001 = ((ap_enable_reg_pp0_iter1 == 1'b1) & ((dense_f_map_out134_full_n == 1'b0) | (dense_activations_stream129_full_n == 1'b0) | (dense_feature_map_stream128_full_n == 1'b0)));
end

always @ (*) begin
    ap_block_pp0_stage0_subdone = ((ap_enable_reg_pp0_iter1 == 1'b1) & ((dense_f_map_out134_full_n == 1'b0) | (dense_activations_stream129_full_n == 1'b0) | (dense_feature_map_stream128_full_n == 1'b0)));
end

assign ap_block_state1_pp0_stage0_iter0 = ~(1'b1 == 1'b1);

always @ (*) begin
    ap_block_state2_pp0_stage0_iter1 = ((dense_f_map_out134_full_n == 1'b0) | (dense_activations_stream129_full_n == 1'b0) | (dense_feature_map_stream128_full_n == 1'b0));
end

assign ap_enable_pp0 = (ap_idle_pp0 ^ 1'b1);

assign ap_enable_reg_pp0_iter0 = ap_start_int;

assign ap_loop_exit_ready = ap_condition_exit_pp0_iter0_stage0;

assign bitcast_ln174_fu_1387_p1 = tmp_s_reg_1410;

assign dense_activations_stream129_din = grp_fu_1093_p2;

assign dense_f_map_out134_din = select_ln174_fu_1390_p3;

assign dense_feature_map_stream128_din = select_ln174_fu_1390_p3;

assign icmp_ln441_fu_1107_p2 = ((ap_sig_allocacmp_k == 8'd128) ? 1'b1 : 1'b0);

assign select_ln174_fu_1390_p3 = ((grp_fu_1093_p2[0:0] == 1'b1) ? bitcast_ln174_fu_1387_p1 : 32'd0);

endmodule //accel_dense_128u_3136u_Pipeline_activate
