LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY Fenetre_Mesure IS
	PORT
	(
		clk			: IN	STD_LOGIC;
		reset		: IN	STD_LOGIC;
		measure		: IN	STD_LOGIC;
		clk_compteur		: OUT	STD_LOGIC;
		reset_compteur		: OUT	STD_LOGIC;
		enable_compteur		: OUT	STD_LOGIC;
		latch_compteur		: OUT	STD_LOGIC
	);
END;
ARCHITECTURE behav OF Fenetre_Mesure IS
SIGNAL temp : std_logic;
Signal enable_temp : std_logic;
signal count :std_logic;
BEGIN
clk_compteur	<= clk when enable_temp='1' else '0';
process(reset,clk)
begin
	if (reset ='1') then
		reset_compteur  <= '1';
		temp<= '0';
		count<='0';
		enable_compteur<='0';
		enable_temp<='0';
	elsif(clk'event and clk='1') then
		if (measure = '1' and temp='1') then
			reset_compteur <='1';
			count<='1';
				if count='1' then
					enable_compteur <= '1';
					enable_temp <='1';
					reset_compteur <='0';
					temp<='0';
					count <='0';
				end if;
		elsif (measure = '0' and temp ='0') then
			enable_compteur <= '0';
			enable_temp<='0';
			latch_compteur <= '1';
			count<='1';
			if count='1' then
				latch_compteur <='0';
				temp<='1';
				count <='0';
			end if;
		else
			reset_compteur <='0';
			latch_compteur <='0';
			count <='0';
		end if;
	end if; 
end process;
END;