Simulator report for alu_2
Thu Nov 30 12:26:55 2017
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 200.0 ns     ;
; Simulation Netlist Size     ; 313 nodes    ;
; Simulation Coverage         ;      22.65 % ;
; Total Number of Transitions ; 257          ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------+---------------+
; Option                                                                                     ; Setting                                                ; Default Value ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------+---------------+
; Simulation mode                                                                            ; Functional                                             ; Timing        ;
; Start time                                                                                 ; 0 ns                                                   ; 0 ns          ;
; Simulation results format                                                                  ; VWF                                                    ;               ;
; Vector input source                                                                        ; /home/student1/vshreeka/Desktop/lab/alu_2/Waveform.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                                     ; On            ;
; Check outputs                                                                              ; Off                                                    ; Off           ;
; Report simulation coverage                                                                 ; On                                                     ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                                     ; On            ;
; Display missing 1-value coverage report                                                    ; On                                                     ; On            ;
; Display missing 0-value coverage report                                                    ; On                                                     ; On            ;
; Detect setup and hold time violations                                                      ; Off                                                    ; Off           ;
; Detect glitches                                                                            ; Off                                                    ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                                                    ; Off           ;
; Generate Signal Activity File                                                              ; Off                                                    ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                                                    ; Off           ;
; Group bus channels in simulation results                                                   ; Off                                                    ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                                     ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                                             ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                                                    ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                                                    ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                                                   ; Auto          ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 32-bit to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      22.65 % ;
; Total nodes checked                                 ; 313          ;
; Total output ports checked                          ; 309          ;
; Total output ports with complete 1/0-value coverage ; 70           ;
; Total output ports with no 1/0-value coverage       ; 239          ;
; Total output ports with no 1-value coverage         ; 239          ;
; Total output ports with no 0-value coverage         ; 239          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+------------------------------------------------------------+
; Complete 1/0-Value Coverage                                ;
+--------------------+--------------------+------------------+
; Node Name          ; Output Port Name   ; Output Port Type ;
+--------------------+--------------------+------------------+
; |alu_2|Neg~reg0    ; |alu_2|Neg~reg0    ; regout           ;
; |alu_2|Result[7]   ; |alu_2|Result[7]   ; regout           ;
; |alu_2|Result[6]   ; |alu_2|Result[6]   ; regout           ;
; |alu_2|Result[5]   ; |alu_2|Result[5]   ; regout           ;
; |alu_2|Result[4]   ; |alu_2|Result[4]   ; regout           ;
; |alu_2|Result[3]   ; |alu_2|Result[3]   ; regout           ;
; |alu_2|Result[2]   ; |alu_2|Result[2]   ; regout           ;
; |alu_2|Result[1]   ; |alu_2|Result[1]   ; regout           ;
; |alu_2|Result[0]   ; |alu_2|Result[0]   ; regout           ;
; |alu_2|Result~25   ; |alu_2|Result~25   ; out0             ;
; |alu_2|Neg~0       ; |alu_2|Neg~0       ; out              ;
; |alu_2|Clock       ; |alu_2|Clock       ; out              ;
; |alu_2|OP[0]       ; |alu_2|OP[0]       ; out              ;
; |alu_2|OP[1]       ; |alu_2|OP[1]       ; out              ;
; |alu_2|OP[2]       ; |alu_2|OP[2]       ; out              ;
; |alu_2|OP[3]       ; |alu_2|OP[3]       ; out              ;
; |alu_2|OP[4]       ; |alu_2|OP[4]       ; out              ;
; |alu_2|OP[5]       ; |alu_2|OP[5]       ; out              ;
; |alu_2|OP[6]       ; |alu_2|OP[6]       ; out              ;
; |alu_2|OP[7]       ; |alu_2|OP[7]       ; out              ;
; |alu_2|OP[8]       ; |alu_2|OP[8]       ; out              ;
; |alu_2|Neg         ; |alu_2|Neg         ; pin_out          ;
; |alu_2|R1[0]       ; |alu_2|R1[0]       ; pin_out          ;
; |alu_2|R1[1]       ; |alu_2|R1[1]       ; pin_out          ;
; |alu_2|R1[2]       ; |alu_2|R1[2]       ; pin_out          ;
; |alu_2|R1[3]       ; |alu_2|R1[3]       ; pin_out          ;
; |alu_2|R2[0]       ; |alu_2|R2[0]       ; pin_out          ;
; |alu_2|R2[1]       ; |alu_2|R2[1]       ; pin_out          ;
; |alu_2|R2[2]       ; |alu_2|R2[2]       ; pin_out          ;
; |alu_2|R2[3]       ; |alu_2|R2[3]       ; pin_out          ;
; |alu_2|Selector0~1 ; |alu_2|Selector0~1 ; out0             ;
; |alu_2|Selector0~4 ; |alu_2|Selector0~4 ; out0             ;
; |alu_2|Selector1~1 ; |alu_2|Selector1~1 ; out0             ;
; |alu_2|Selector1~4 ; |alu_2|Selector1~4 ; out0             ;
; |alu_2|Selector1~8 ; |alu_2|Selector1~8 ; out0             ;
; |alu_2|Selector1~9 ; |alu_2|Selector1~9 ; out0             ;
; |alu_2|Selector2~1 ; |alu_2|Selector2~1 ; out0             ;
; |alu_2|Selector2~4 ; |alu_2|Selector2~4 ; out0             ;
; |alu_2|Selector2~7 ; |alu_2|Selector2~7 ; out0             ;
; |alu_2|Selector2~8 ; |alu_2|Selector2~8 ; out0             ;
; |alu_2|Selector3~1 ; |alu_2|Selector3~1 ; out0             ;
; |alu_2|Selector3~3 ; |alu_2|Selector3~3 ; out0             ;
; |alu_2|Selector3~6 ; |alu_2|Selector3~6 ; out0             ;
; |alu_2|Selector3~7 ; |alu_2|Selector3~7 ; out0             ;
; |alu_2|Selector4~1 ; |alu_2|Selector4~1 ; out0             ;
; |alu_2|Selector4~3 ; |alu_2|Selector4~3 ; out0             ;
; |alu_2|Selector4~8 ; |alu_2|Selector4~8 ; out0             ;
; |alu_2|Selector5~1 ; |alu_2|Selector5~1 ; out0             ;
; |alu_2|Selector5~5 ; |alu_2|Selector5~5 ; out0             ;
; |alu_2|Selector5~8 ; |alu_2|Selector5~8 ; out0             ;
; |alu_2|Selector5~9 ; |alu_2|Selector5~9 ; out0             ;
; |alu_2|Selector6~1 ; |alu_2|Selector6~1 ; out0             ;
; |alu_2|Selector6~3 ; |alu_2|Selector6~3 ; out0             ;
; |alu_2|Selector6~4 ; |alu_2|Selector6~4 ; out0             ;
; |alu_2|Selector6~6 ; |alu_2|Selector6~6 ; out0             ;
; |alu_2|Selector6~7 ; |alu_2|Selector6~7 ; out0             ;
; |alu_2|Selector7~0 ; |alu_2|Selector7~0 ; out0             ;
; |alu_2|Selector7~2 ; |alu_2|Selector7~2 ; out0             ;
; |alu_2|Selector7~3 ; |alu_2|Selector7~3 ; out0             ;
; |alu_2|Selector7~5 ; |alu_2|Selector7~5 ; out0             ;
; |alu_2|Selector7~6 ; |alu_2|Selector7~6 ; out0             ;
; |alu_2|Equal0~0    ; |alu_2|Equal0~0    ; out0             ;
; |alu_2|Equal1~0    ; |alu_2|Equal1~0    ; out0             ;
; |alu_2|Equal2~0    ; |alu_2|Equal2~0    ; out0             ;
; |alu_2|Equal3~0    ; |alu_2|Equal3~0    ; out0             ;
; |alu_2|Equal4~0    ; |alu_2|Equal4~0    ; out0             ;
; |alu_2|Equal5~0    ; |alu_2|Equal5~0    ; out0             ;
; |alu_2|Equal6~0    ; |alu_2|Equal6~0    ; out0             ;
; |alu_2|Equal7~0    ; |alu_2|Equal7~0    ; out0             ;
; |alu_2|Equal8~0    ; |alu_2|Equal8~0    ; out0             ;
+--------------------+--------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------+
; Missing 1-Value Coverage                                     ;
+---------------------+---------------------+------------------+
; Node Name           ; Output Port Name    ; Output Port Type ;
+---------------------+---------------------+------------------+
; |alu_2|Result~0     ; |alu_2|Result~0     ; out              ;
; |alu_2|Result~1     ; |alu_2|Result~1     ; out              ;
; |alu_2|Result~2     ; |alu_2|Result~2     ; out              ;
; |alu_2|Result~3     ; |alu_2|Result~3     ; out              ;
; |alu_2|Result~4     ; |alu_2|Result~4     ; out              ;
; |alu_2|Result~5     ; |alu_2|Result~5     ; out              ;
; |alu_2|Result~6     ; |alu_2|Result~6     ; out              ;
; |alu_2|Result~8     ; |alu_2|Result~8     ; out              ;
; |alu_2|Result~9     ; |alu_2|Result~9     ; out              ;
; |alu_2|Result~10    ; |alu_2|Result~10    ; out              ;
; |alu_2|Result~11    ; |alu_2|Result~11    ; out              ;
; |alu_2|Result~12    ; |alu_2|Result~12    ; out              ;
; |alu_2|Result~13    ; |alu_2|Result~13    ; out              ;
; |alu_2|Result~14    ; |alu_2|Result~14    ; out              ;
; |alu_2|Result~15    ; |alu_2|Result~15    ; out              ;
; |alu_2|Result~16    ; |alu_2|Result~16    ; out0             ;
; |alu_2|Result~17    ; |alu_2|Result~17    ; out0             ;
; |alu_2|Result~18    ; |alu_2|Result~18    ; out0             ;
; |alu_2|Result~19    ; |alu_2|Result~19    ; out0             ;
; |alu_2|Result~20    ; |alu_2|Result~20    ; out0             ;
; |alu_2|Result~21    ; |alu_2|Result~21    ; out0             ;
; |alu_2|Result~22    ; |alu_2|Result~22    ; out0             ;
; |alu_2|Result~23    ; |alu_2|Result~23    ; out0             ;
; |alu_2|WideNor0     ; |alu_2|WideNor0     ; out0             ;
; |alu_2|A[0]         ; |alu_2|A[0]         ; out              ;
; |alu_2|A[1]         ; |alu_2|A[1]         ; out              ;
; |alu_2|A[2]         ; |alu_2|A[2]         ; out              ;
; |alu_2|A[3]         ; |alu_2|A[3]         ; out              ;
; |alu_2|A[4]         ; |alu_2|A[4]         ; out              ;
; |alu_2|A[5]         ; |alu_2|A[5]         ; out              ;
; |alu_2|A[6]         ; |alu_2|A[6]         ; out              ;
; |alu_2|A[7]         ; |alu_2|A[7]         ; out              ;
; |alu_2|B[0]         ; |alu_2|B[0]         ; out              ;
; |alu_2|B[1]         ; |alu_2|B[1]         ; out              ;
; |alu_2|B[2]         ; |alu_2|B[2]         ; out              ;
; |alu_2|B[3]         ; |alu_2|B[3]         ; out              ;
; |alu_2|B[4]         ; |alu_2|B[4]         ; out              ;
; |alu_2|B[5]         ; |alu_2|B[5]         ; out              ;
; |alu_2|B[6]         ; |alu_2|B[6]         ; out              ;
; |alu_2|B[7]         ; |alu_2|B[7]         ; out              ;
; |alu_2|OP[9]        ; |alu_2|OP[9]        ; out              ;
; |alu_2|OP[10]       ; |alu_2|OP[10]       ; out              ;
; |alu_2|OP[11]       ; |alu_2|OP[11]       ; out              ;
; |alu_2|OP[12]       ; |alu_2|OP[12]       ; out              ;
; |alu_2|OP[13]       ; |alu_2|OP[13]       ; out              ;
; |alu_2|OP[14]       ; |alu_2|OP[14]       ; out              ;
; |alu_2|OP[15]       ; |alu_2|OP[15]       ; out              ;
; |alu_2|Selector0~2  ; |alu_2|Selector0~2  ; out0             ;
; |alu_2|Selector0~3  ; |alu_2|Selector0~3  ; out0             ;
; |alu_2|Selector0~5  ; |alu_2|Selector0~5  ; out0             ;
; |alu_2|Selector0~6  ; |alu_2|Selector0~6  ; out0             ;
; |alu_2|Selector0~7  ; |alu_2|Selector0~7  ; out0             ;
; |alu_2|Selector0~8  ; |alu_2|Selector0~8  ; out0             ;
; |alu_2|Selector0~9  ; |alu_2|Selector0~9  ; out0             ;
; |alu_2|Selector1~2  ; |alu_2|Selector1~2  ; out0             ;
; |alu_2|Selector1~3  ; |alu_2|Selector1~3  ; out0             ;
; |alu_2|Selector1~5  ; |alu_2|Selector1~5  ; out0             ;
; |alu_2|Selector1~6  ; |alu_2|Selector1~6  ; out0             ;
; |alu_2|Selector1~7  ; |alu_2|Selector1~7  ; out0             ;
; |alu_2|Selector2~2  ; |alu_2|Selector2~2  ; out0             ;
; |alu_2|Selector2~3  ; |alu_2|Selector2~3  ; out0             ;
; |alu_2|Selector2~5  ; |alu_2|Selector2~5  ; out0             ;
; |alu_2|Selector2~6  ; |alu_2|Selector2~6  ; out0             ;
; |alu_2|Selector2~9  ; |alu_2|Selector2~9  ; out0             ;
; |alu_2|Selector2~10 ; |alu_2|Selector2~10 ; out0             ;
; |alu_2|Selector3~2  ; |alu_2|Selector3~2  ; out0             ;
; |alu_2|Selector3~4  ; |alu_2|Selector3~4  ; out0             ;
; |alu_2|Selector3~5  ; |alu_2|Selector3~5  ; out0             ;
; |alu_2|Selector3~8  ; |alu_2|Selector3~8  ; out0             ;
; |alu_2|Selector3~9  ; |alu_2|Selector3~9  ; out0             ;
; |alu_2|Selector3~10 ; |alu_2|Selector3~10 ; out0             ;
; |alu_2|Selector4~2  ; |alu_2|Selector4~2  ; out0             ;
; |alu_2|Selector4~4  ; |alu_2|Selector4~4  ; out0             ;
; |alu_2|Selector4~5  ; |alu_2|Selector4~5  ; out0             ;
; |alu_2|Selector4~6  ; |alu_2|Selector4~6  ; out0             ;
; |alu_2|Selector4~7  ; |alu_2|Selector4~7  ; out0             ;
; |alu_2|Selector4~9  ; |alu_2|Selector4~9  ; out0             ;
; |alu_2|Selector5~2  ; |alu_2|Selector5~2  ; out0             ;
; |alu_2|Selector5~3  ; |alu_2|Selector5~3  ; out0             ;
; |alu_2|Selector5~4  ; |alu_2|Selector5~4  ; out0             ;
; |alu_2|Selector5~6  ; |alu_2|Selector5~6  ; out0             ;
; |alu_2|Selector5~7  ; |alu_2|Selector5~7  ; out0             ;
; |alu_2|Selector6~2  ; |alu_2|Selector6~2  ; out0             ;
; |alu_2|Selector6~5  ; |alu_2|Selector6~5  ; out0             ;
; |alu_2|Selector6~8  ; |alu_2|Selector6~8  ; out0             ;
; |alu_2|Selector6~9  ; |alu_2|Selector6~9  ; out0             ;
; |alu_2|Selector7~1  ; |alu_2|Selector7~1  ; out0             ;
; |alu_2|Selector7~4  ; |alu_2|Selector7~4  ; out0             ;
; |alu_2|Selector7~7  ; |alu_2|Selector7~7  ; out0             ;
; |alu_2|Selector7~8  ; |alu_2|Selector7~8  ; out0             ;
; |alu_2|LessThan0~0  ; |alu_2|LessThan0~0  ; out0             ;
; |alu_2|LessThan0~1  ; |alu_2|LessThan0~1  ; out0             ;
; |alu_2|LessThan0~2  ; |alu_2|LessThan0~2  ; out0             ;
; |alu_2|LessThan0~3  ; |alu_2|LessThan0~3  ; out0             ;
; |alu_2|LessThan0~4  ; |alu_2|LessThan0~4  ; out0             ;
; |alu_2|LessThan0~5  ; |alu_2|LessThan0~5  ; out0             ;
; |alu_2|LessThan0~6  ; |alu_2|LessThan0~6  ; out0             ;
; |alu_2|LessThan0~7  ; |alu_2|LessThan0~7  ; out0             ;
; |alu_2|LessThan0~8  ; |alu_2|LessThan0~8  ; out0             ;
; |alu_2|LessThan0~9  ; |alu_2|LessThan0~9  ; out0             ;
; |alu_2|LessThan0~10 ; |alu_2|LessThan0~10 ; out0             ;
; |alu_2|LessThan0~11 ; |alu_2|LessThan0~11 ; out0             ;
; |alu_2|LessThan0~12 ; |alu_2|LessThan0~12 ; out0             ;
; |alu_2|LessThan0~13 ; |alu_2|LessThan0~13 ; out0             ;
; |alu_2|LessThan0~14 ; |alu_2|LessThan0~14 ; out0             ;
; |alu_2|LessThan0~15 ; |alu_2|LessThan0~15 ; out0             ;
; |alu_2|LessThan0~16 ; |alu_2|LessThan0~16 ; out0             ;
; |alu_2|LessThan0~17 ; |alu_2|LessThan0~17 ; out0             ;
; |alu_2|LessThan0~18 ; |alu_2|LessThan0~18 ; out0             ;
; |alu_2|LessThan0~19 ; |alu_2|LessThan0~19 ; out0             ;
; |alu_2|LessThan0~20 ; |alu_2|LessThan0~20 ; out0             ;
; |alu_2|LessThan0~21 ; |alu_2|LessThan0~21 ; out0             ;
; |alu_2|LessThan0~22 ; |alu_2|LessThan0~22 ; out0             ;
; |alu_2|LessThan0~23 ; |alu_2|LessThan0~23 ; out0             ;
; |alu_2|LessThan0~24 ; |alu_2|LessThan0~24 ; out0             ;
; |alu_2|LessThan0~25 ; |alu_2|LessThan0~25 ; out0             ;
; |alu_2|LessThan0~26 ; |alu_2|LessThan0~26 ; out0             ;
; |alu_2|LessThan0~27 ; |alu_2|LessThan0~27 ; out0             ;
; |alu_2|LessThan0~28 ; |alu_2|LessThan0~28 ; out0             ;
; |alu_2|LessThan1~0  ; |alu_2|LessThan1~0  ; out0             ;
; |alu_2|LessThan1~1  ; |alu_2|LessThan1~1  ; out0             ;
; |alu_2|LessThan1~2  ; |alu_2|LessThan1~2  ; out0             ;
; |alu_2|LessThan1~3  ; |alu_2|LessThan1~3  ; out0             ;
; |alu_2|LessThan1~4  ; |alu_2|LessThan1~4  ; out0             ;
; |alu_2|LessThan1~5  ; |alu_2|LessThan1~5  ; out0             ;
; |alu_2|LessThan1~6  ; |alu_2|LessThan1~6  ; out0             ;
; |alu_2|LessThan1~7  ; |alu_2|LessThan1~7  ; out0             ;
; |alu_2|LessThan1~8  ; |alu_2|LessThan1~8  ; out0             ;
; |alu_2|LessThan1~9  ; |alu_2|LessThan1~9  ; out0             ;
; |alu_2|LessThan1~10 ; |alu_2|LessThan1~10 ; out0             ;
; |alu_2|LessThan1~11 ; |alu_2|LessThan1~11 ; out0             ;
; |alu_2|LessThan1~12 ; |alu_2|LessThan1~12 ; out0             ;
; |alu_2|LessThan1~13 ; |alu_2|LessThan1~13 ; out0             ;
; |alu_2|LessThan1~14 ; |alu_2|LessThan1~14 ; out0             ;
; |alu_2|LessThan1~15 ; |alu_2|LessThan1~15 ; out0             ;
; |alu_2|LessThan1~16 ; |alu_2|LessThan1~16 ; out0             ;
; |alu_2|LessThan1~17 ; |alu_2|LessThan1~17 ; out0             ;
; |alu_2|LessThan1~18 ; |alu_2|LessThan1~18 ; out0             ;
; |alu_2|LessThan1~19 ; |alu_2|LessThan1~19 ; out0             ;
; |alu_2|LessThan1~20 ; |alu_2|LessThan1~20 ; out0             ;
; |alu_2|LessThan1~21 ; |alu_2|LessThan1~21 ; out0             ;
; |alu_2|LessThan1~22 ; |alu_2|LessThan1~22 ; out0             ;
; |alu_2|LessThan1~23 ; |alu_2|LessThan1~23 ; out0             ;
; |alu_2|LessThan1~24 ; |alu_2|LessThan1~24 ; out0             ;
; |alu_2|LessThan1~25 ; |alu_2|LessThan1~25 ; out0             ;
; |alu_2|LessThan1~26 ; |alu_2|LessThan1~26 ; out0             ;
; |alu_2|LessThan1~27 ; |alu_2|LessThan1~27 ; out0             ;
; |alu_2|LessThan1~28 ; |alu_2|LessThan1~28 ; out0             ;
; |alu_2|Add0~0       ; |alu_2|Add0~0       ; out0             ;
; |alu_2|Add0~1       ; |alu_2|Add0~1       ; out0             ;
; |alu_2|Add0~2       ; |alu_2|Add0~2       ; out0             ;
; |alu_2|Add0~3       ; |alu_2|Add0~3       ; out0             ;
; |alu_2|Add0~4       ; |alu_2|Add0~4       ; out0             ;
; |alu_2|Add0~5       ; |alu_2|Add0~5       ; out0             ;
; |alu_2|Add0~6       ; |alu_2|Add0~6       ; out0             ;
; |alu_2|Add0~7       ; |alu_2|Add0~7       ; out0             ;
; |alu_2|Add0~8       ; |alu_2|Add0~8       ; out0             ;
; |alu_2|Add1~0       ; |alu_2|Add1~0       ; out0             ;
; |alu_2|Add1~1       ; |alu_2|Add1~1       ; out0             ;
; |alu_2|Add1~2       ; |alu_2|Add1~2       ; out0             ;
; |alu_2|Add1~3       ; |alu_2|Add1~3       ; out0             ;
; |alu_2|Add1~4       ; |alu_2|Add1~4       ; out0             ;
; |alu_2|Add1~5       ; |alu_2|Add1~5       ; out0             ;
; |alu_2|Add1~6       ; |alu_2|Add1~6       ; out0             ;
; |alu_2|Add1~7       ; |alu_2|Add1~7       ; out0             ;
; |alu_2|Add1~8       ; |alu_2|Add1~8       ; out0             ;
; |alu_2|Add1~9       ; |alu_2|Add1~9       ; out0             ;
; |alu_2|Add1~10      ; |alu_2|Add1~10      ; out0             ;
; |alu_2|Add1~11      ; |alu_2|Add1~11      ; out0             ;
; |alu_2|Add1~12      ; |alu_2|Add1~12      ; out0             ;
; |alu_2|Add2~0       ; |alu_2|Add2~0       ; out0             ;
; |alu_2|Add2~1       ; |alu_2|Add2~1       ; out0             ;
; |alu_2|Add2~2       ; |alu_2|Add2~2       ; out0             ;
; |alu_2|Add2~3       ; |alu_2|Add2~3       ; out0             ;
; |alu_2|Add2~4       ; |alu_2|Add2~4       ; out0             ;
; |alu_2|Add2~5       ; |alu_2|Add2~5       ; out0             ;
; |alu_2|Add2~6       ; |alu_2|Add2~6       ; out0             ;
; |alu_2|Add2~7       ; |alu_2|Add2~7       ; out0             ;
; |alu_2|Add2~8       ; |alu_2|Add2~8       ; out0             ;
; |alu_2|Add2~9       ; |alu_2|Add2~9       ; out0             ;
; |alu_2|Add2~10      ; |alu_2|Add2~10      ; out0             ;
; |alu_2|Add2~11      ; |alu_2|Add2~11      ; out0             ;
; |alu_2|Add2~12      ; |alu_2|Add2~12      ; out0             ;
; |alu_2|Add3~0       ; |alu_2|Add3~0       ; out0             ;
; |alu_2|Add3~1       ; |alu_2|Add3~1       ; out0             ;
; |alu_2|Add3~2       ; |alu_2|Add3~2       ; out0             ;
; |alu_2|Add3~3       ; |alu_2|Add3~3       ; out0             ;
; |alu_2|Add3~4       ; |alu_2|Add3~4       ; out0             ;
; |alu_2|Add3~5       ; |alu_2|Add3~5       ; out0             ;
; |alu_2|Add3~6       ; |alu_2|Add3~6       ; out0             ;
; |alu_2|Add3~7       ; |alu_2|Add3~7       ; out0             ;
; |alu_2|Add3~8       ; |alu_2|Add3~8       ; out0             ;
; |alu_2|Add3~9       ; |alu_2|Add3~9       ; out0             ;
; |alu_2|Add3~10      ; |alu_2|Add3~10      ; out0             ;
; |alu_2|Add3~11      ; |alu_2|Add3~11      ; out0             ;
; |alu_2|Add3~12      ; |alu_2|Add3~12      ; out0             ;
; |alu_2|Add3~13      ; |alu_2|Add3~13      ; out0             ;
; |alu_2|Add3~14      ; |alu_2|Add3~14      ; out0             ;
; |alu_2|Add3~15      ; |alu_2|Add3~15      ; out0             ;
; |alu_2|Add3~16      ; |alu_2|Add3~16      ; out0             ;
; |alu_2|Add3~17      ; |alu_2|Add3~17      ; out0             ;
; |alu_2|Add3~18      ; |alu_2|Add3~18      ; out0             ;
; |alu_2|Add3~19      ; |alu_2|Add3~19      ; out0             ;
; |alu_2|Add3~20      ; |alu_2|Add3~20      ; out0             ;
; |alu_2|Add3~21      ; |alu_2|Add3~21      ; out0             ;
; |alu_2|Add3~22      ; |alu_2|Add3~22      ; out0             ;
; |alu_2|Add3~23      ; |alu_2|Add3~23      ; out0             ;
; |alu_2|Add3~24      ; |alu_2|Add3~24      ; out0             ;
; |alu_2|Add3~25      ; |alu_2|Add3~25      ; out0             ;
; |alu_2|Add3~26      ; |alu_2|Add3~26      ; out0             ;
; |alu_2|Add3~27      ; |alu_2|Add3~27      ; out0             ;
; |alu_2|Add3~28      ; |alu_2|Add3~28      ; out0             ;
; |alu_2|Add3~29      ; |alu_2|Add3~29      ; out0             ;
; |alu_2|Add3~30      ; |alu_2|Add3~30      ; out0             ;
; |alu_2|Add3~31      ; |alu_2|Add3~31      ; out0             ;
; |alu_2|Add3~32      ; |alu_2|Add3~32      ; out0             ;
; |alu_2|Add3~33      ; |alu_2|Add3~33      ; out0             ;
; |alu_2|Add4~0       ; |alu_2|Add4~0       ; out0             ;
; |alu_2|Add4~1       ; |alu_2|Add4~1       ; out0             ;
; |alu_2|Add4~2       ; |alu_2|Add4~2       ; out0             ;
; |alu_2|Add4~3       ; |alu_2|Add4~3       ; out0             ;
; |alu_2|Add4~4       ; |alu_2|Add4~4       ; out0             ;
; |alu_2|Add4~5       ; |alu_2|Add4~5       ; out0             ;
; |alu_2|Add4~6       ; |alu_2|Add4~6       ; out0             ;
; |alu_2|Add4~7       ; |alu_2|Add4~7       ; out0             ;
; |alu_2|Add4~8       ; |alu_2|Add4~8       ; out0             ;
; |alu_2|Add5~0       ; |alu_2|Add5~0       ; out0             ;
; |alu_2|Add5~1       ; |alu_2|Add5~1       ; out0             ;
; |alu_2|Add5~2       ; |alu_2|Add5~2       ; out0             ;
; |alu_2|Add5~3       ; |alu_2|Add5~3       ; out0             ;
; |alu_2|Add5~4       ; |alu_2|Add5~4       ; out0             ;
; |alu_2|Add5~5       ; |alu_2|Add5~5       ; out0             ;
; |alu_2|Add5~6       ; |alu_2|Add5~6       ; out0             ;
; |alu_2|Add5~7       ; |alu_2|Add5~7       ; out0             ;
; |alu_2|Add5~8       ; |alu_2|Add5~8       ; out0             ;
; |alu_2|Add5~9       ; |alu_2|Add5~9       ; out0             ;
; |alu_2|Add5~10      ; |alu_2|Add5~10      ; out0             ;
; |alu_2|Add5~11      ; |alu_2|Add5~11      ; out0             ;
; |alu_2|Add5~12      ; |alu_2|Add5~12      ; out0             ;
+---------------------+---------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+--------------------------------------------------------------+
; Missing 0-Value Coverage                                     ;
+---------------------+---------------------+------------------+
; Node Name           ; Output Port Name    ; Output Port Type ;
+---------------------+---------------------+------------------+
; |alu_2|Result~0     ; |alu_2|Result~0     ; out              ;
; |alu_2|Result~1     ; |alu_2|Result~1     ; out              ;
; |alu_2|Result~2     ; |alu_2|Result~2     ; out              ;
; |alu_2|Result~3     ; |alu_2|Result~3     ; out              ;
; |alu_2|Result~4     ; |alu_2|Result~4     ; out              ;
; |alu_2|Result~5     ; |alu_2|Result~5     ; out              ;
; |alu_2|Result~6     ; |alu_2|Result~6     ; out              ;
; |alu_2|Result~8     ; |alu_2|Result~8     ; out              ;
; |alu_2|Result~9     ; |alu_2|Result~9     ; out              ;
; |alu_2|Result~10    ; |alu_2|Result~10    ; out              ;
; |alu_2|Result~11    ; |alu_2|Result~11    ; out              ;
; |alu_2|Result~12    ; |alu_2|Result~12    ; out              ;
; |alu_2|Result~13    ; |alu_2|Result~13    ; out              ;
; |alu_2|Result~14    ; |alu_2|Result~14    ; out              ;
; |alu_2|Result~15    ; |alu_2|Result~15    ; out              ;
; |alu_2|Result~16    ; |alu_2|Result~16    ; out0             ;
; |alu_2|Result~17    ; |alu_2|Result~17    ; out0             ;
; |alu_2|Result~18    ; |alu_2|Result~18    ; out0             ;
; |alu_2|Result~19    ; |alu_2|Result~19    ; out0             ;
; |alu_2|Result~20    ; |alu_2|Result~20    ; out0             ;
; |alu_2|Result~21    ; |alu_2|Result~21    ; out0             ;
; |alu_2|Result~22    ; |alu_2|Result~22    ; out0             ;
; |alu_2|Result~23    ; |alu_2|Result~23    ; out0             ;
; |alu_2|WideNor0     ; |alu_2|WideNor0     ; out0             ;
; |alu_2|A[0]         ; |alu_2|A[0]         ; out              ;
; |alu_2|A[1]         ; |alu_2|A[1]         ; out              ;
; |alu_2|A[2]         ; |alu_2|A[2]         ; out              ;
; |alu_2|A[3]         ; |alu_2|A[3]         ; out              ;
; |alu_2|A[4]         ; |alu_2|A[4]         ; out              ;
; |alu_2|A[5]         ; |alu_2|A[5]         ; out              ;
; |alu_2|A[6]         ; |alu_2|A[6]         ; out              ;
; |alu_2|A[7]         ; |alu_2|A[7]         ; out              ;
; |alu_2|B[0]         ; |alu_2|B[0]         ; out              ;
; |alu_2|B[1]         ; |alu_2|B[1]         ; out              ;
; |alu_2|B[2]         ; |alu_2|B[2]         ; out              ;
; |alu_2|B[3]         ; |alu_2|B[3]         ; out              ;
; |alu_2|B[4]         ; |alu_2|B[4]         ; out              ;
; |alu_2|B[5]         ; |alu_2|B[5]         ; out              ;
; |alu_2|B[6]         ; |alu_2|B[6]         ; out              ;
; |alu_2|B[7]         ; |alu_2|B[7]         ; out              ;
; |alu_2|OP[9]        ; |alu_2|OP[9]        ; out              ;
; |alu_2|OP[10]       ; |alu_2|OP[10]       ; out              ;
; |alu_2|OP[11]       ; |alu_2|OP[11]       ; out              ;
; |alu_2|OP[12]       ; |alu_2|OP[12]       ; out              ;
; |alu_2|OP[13]       ; |alu_2|OP[13]       ; out              ;
; |alu_2|OP[14]       ; |alu_2|OP[14]       ; out              ;
; |alu_2|OP[15]       ; |alu_2|OP[15]       ; out              ;
; |alu_2|Selector0~2  ; |alu_2|Selector0~2  ; out0             ;
; |alu_2|Selector0~3  ; |alu_2|Selector0~3  ; out0             ;
; |alu_2|Selector0~5  ; |alu_2|Selector0~5  ; out0             ;
; |alu_2|Selector0~6  ; |alu_2|Selector0~6  ; out0             ;
; |alu_2|Selector0~7  ; |alu_2|Selector0~7  ; out0             ;
; |alu_2|Selector0~8  ; |alu_2|Selector0~8  ; out0             ;
; |alu_2|Selector0~9  ; |alu_2|Selector0~9  ; out0             ;
; |alu_2|Selector1~2  ; |alu_2|Selector1~2  ; out0             ;
; |alu_2|Selector1~3  ; |alu_2|Selector1~3  ; out0             ;
; |alu_2|Selector1~5  ; |alu_2|Selector1~5  ; out0             ;
; |alu_2|Selector1~6  ; |alu_2|Selector1~6  ; out0             ;
; |alu_2|Selector1~7  ; |alu_2|Selector1~7  ; out0             ;
; |alu_2|Selector2~2  ; |alu_2|Selector2~2  ; out0             ;
; |alu_2|Selector2~3  ; |alu_2|Selector2~3  ; out0             ;
; |alu_2|Selector2~5  ; |alu_2|Selector2~5  ; out0             ;
; |alu_2|Selector2~6  ; |alu_2|Selector2~6  ; out0             ;
; |alu_2|Selector2~9  ; |alu_2|Selector2~9  ; out0             ;
; |alu_2|Selector2~10 ; |alu_2|Selector2~10 ; out0             ;
; |alu_2|Selector3~2  ; |alu_2|Selector3~2  ; out0             ;
; |alu_2|Selector3~4  ; |alu_2|Selector3~4  ; out0             ;
; |alu_2|Selector3~5  ; |alu_2|Selector3~5  ; out0             ;
; |alu_2|Selector3~8  ; |alu_2|Selector3~8  ; out0             ;
; |alu_2|Selector3~9  ; |alu_2|Selector3~9  ; out0             ;
; |alu_2|Selector3~10 ; |alu_2|Selector3~10 ; out0             ;
; |alu_2|Selector4~2  ; |alu_2|Selector4~2  ; out0             ;
; |alu_2|Selector4~4  ; |alu_2|Selector4~4  ; out0             ;
; |alu_2|Selector4~5  ; |alu_2|Selector4~5  ; out0             ;
; |alu_2|Selector4~6  ; |alu_2|Selector4~6  ; out0             ;
; |alu_2|Selector4~7  ; |alu_2|Selector4~7  ; out0             ;
; |alu_2|Selector4~9  ; |alu_2|Selector4~9  ; out0             ;
; |alu_2|Selector5~2  ; |alu_2|Selector5~2  ; out0             ;
; |alu_2|Selector5~3  ; |alu_2|Selector5~3  ; out0             ;
; |alu_2|Selector5~4  ; |alu_2|Selector5~4  ; out0             ;
; |alu_2|Selector5~6  ; |alu_2|Selector5~6  ; out0             ;
; |alu_2|Selector5~7  ; |alu_2|Selector5~7  ; out0             ;
; |alu_2|Selector6~2  ; |alu_2|Selector6~2  ; out0             ;
; |alu_2|Selector6~5  ; |alu_2|Selector6~5  ; out0             ;
; |alu_2|Selector6~8  ; |alu_2|Selector6~8  ; out0             ;
; |alu_2|Selector6~9  ; |alu_2|Selector6~9  ; out0             ;
; |alu_2|Selector7~1  ; |alu_2|Selector7~1  ; out0             ;
; |alu_2|Selector7~4  ; |alu_2|Selector7~4  ; out0             ;
; |alu_2|Selector7~7  ; |alu_2|Selector7~7  ; out0             ;
; |alu_2|Selector7~8  ; |alu_2|Selector7~8  ; out0             ;
; |alu_2|LessThan0~0  ; |alu_2|LessThan0~0  ; out0             ;
; |alu_2|LessThan0~1  ; |alu_2|LessThan0~1  ; out0             ;
; |alu_2|LessThan0~2  ; |alu_2|LessThan0~2  ; out0             ;
; |alu_2|LessThan0~3  ; |alu_2|LessThan0~3  ; out0             ;
; |alu_2|LessThan0~4  ; |alu_2|LessThan0~4  ; out0             ;
; |alu_2|LessThan0~5  ; |alu_2|LessThan0~5  ; out0             ;
; |alu_2|LessThan0~6  ; |alu_2|LessThan0~6  ; out0             ;
; |alu_2|LessThan0~7  ; |alu_2|LessThan0~7  ; out0             ;
; |alu_2|LessThan0~8  ; |alu_2|LessThan0~8  ; out0             ;
; |alu_2|LessThan0~9  ; |alu_2|LessThan0~9  ; out0             ;
; |alu_2|LessThan0~10 ; |alu_2|LessThan0~10 ; out0             ;
; |alu_2|LessThan0~11 ; |alu_2|LessThan0~11 ; out0             ;
; |alu_2|LessThan0~12 ; |alu_2|LessThan0~12 ; out0             ;
; |alu_2|LessThan0~13 ; |alu_2|LessThan0~13 ; out0             ;
; |alu_2|LessThan0~14 ; |alu_2|LessThan0~14 ; out0             ;
; |alu_2|LessThan0~15 ; |alu_2|LessThan0~15 ; out0             ;
; |alu_2|LessThan0~16 ; |alu_2|LessThan0~16 ; out0             ;
; |alu_2|LessThan0~17 ; |alu_2|LessThan0~17 ; out0             ;
; |alu_2|LessThan0~18 ; |alu_2|LessThan0~18 ; out0             ;
; |alu_2|LessThan0~19 ; |alu_2|LessThan0~19 ; out0             ;
; |alu_2|LessThan0~20 ; |alu_2|LessThan0~20 ; out0             ;
; |alu_2|LessThan0~21 ; |alu_2|LessThan0~21 ; out0             ;
; |alu_2|LessThan0~22 ; |alu_2|LessThan0~22 ; out0             ;
; |alu_2|LessThan0~23 ; |alu_2|LessThan0~23 ; out0             ;
; |alu_2|LessThan0~24 ; |alu_2|LessThan0~24 ; out0             ;
; |alu_2|LessThan0~25 ; |alu_2|LessThan0~25 ; out0             ;
; |alu_2|LessThan0~26 ; |alu_2|LessThan0~26 ; out0             ;
; |alu_2|LessThan0~27 ; |alu_2|LessThan0~27 ; out0             ;
; |alu_2|LessThan0~28 ; |alu_2|LessThan0~28 ; out0             ;
; |alu_2|LessThan1~0  ; |alu_2|LessThan1~0  ; out0             ;
; |alu_2|LessThan1~1  ; |alu_2|LessThan1~1  ; out0             ;
; |alu_2|LessThan1~2  ; |alu_2|LessThan1~2  ; out0             ;
; |alu_2|LessThan1~3  ; |alu_2|LessThan1~3  ; out0             ;
; |alu_2|LessThan1~4  ; |alu_2|LessThan1~4  ; out0             ;
; |alu_2|LessThan1~5  ; |alu_2|LessThan1~5  ; out0             ;
; |alu_2|LessThan1~6  ; |alu_2|LessThan1~6  ; out0             ;
; |alu_2|LessThan1~7  ; |alu_2|LessThan1~7  ; out0             ;
; |alu_2|LessThan1~8  ; |alu_2|LessThan1~8  ; out0             ;
; |alu_2|LessThan1~9  ; |alu_2|LessThan1~9  ; out0             ;
; |alu_2|LessThan1~10 ; |alu_2|LessThan1~10 ; out0             ;
; |alu_2|LessThan1~11 ; |alu_2|LessThan1~11 ; out0             ;
; |alu_2|LessThan1~12 ; |alu_2|LessThan1~12 ; out0             ;
; |alu_2|LessThan1~13 ; |alu_2|LessThan1~13 ; out0             ;
; |alu_2|LessThan1~14 ; |alu_2|LessThan1~14 ; out0             ;
; |alu_2|LessThan1~15 ; |alu_2|LessThan1~15 ; out0             ;
; |alu_2|LessThan1~16 ; |alu_2|LessThan1~16 ; out0             ;
; |alu_2|LessThan1~17 ; |alu_2|LessThan1~17 ; out0             ;
; |alu_2|LessThan1~18 ; |alu_2|LessThan1~18 ; out0             ;
; |alu_2|LessThan1~19 ; |alu_2|LessThan1~19 ; out0             ;
; |alu_2|LessThan1~20 ; |alu_2|LessThan1~20 ; out0             ;
; |alu_2|LessThan1~21 ; |alu_2|LessThan1~21 ; out0             ;
; |alu_2|LessThan1~22 ; |alu_2|LessThan1~22 ; out0             ;
; |alu_2|LessThan1~23 ; |alu_2|LessThan1~23 ; out0             ;
; |alu_2|LessThan1~24 ; |alu_2|LessThan1~24 ; out0             ;
; |alu_2|LessThan1~25 ; |alu_2|LessThan1~25 ; out0             ;
; |alu_2|LessThan1~26 ; |alu_2|LessThan1~26 ; out0             ;
; |alu_2|LessThan1~27 ; |alu_2|LessThan1~27 ; out0             ;
; |alu_2|LessThan1~28 ; |alu_2|LessThan1~28 ; out0             ;
; |alu_2|Add0~0       ; |alu_2|Add0~0       ; out0             ;
; |alu_2|Add0~1       ; |alu_2|Add0~1       ; out0             ;
; |alu_2|Add0~2       ; |alu_2|Add0~2       ; out0             ;
; |alu_2|Add0~3       ; |alu_2|Add0~3       ; out0             ;
; |alu_2|Add0~4       ; |alu_2|Add0~4       ; out0             ;
; |alu_2|Add0~5       ; |alu_2|Add0~5       ; out0             ;
; |alu_2|Add0~6       ; |alu_2|Add0~6       ; out0             ;
; |alu_2|Add0~7       ; |alu_2|Add0~7       ; out0             ;
; |alu_2|Add0~8       ; |alu_2|Add0~8       ; out0             ;
; |alu_2|Add1~0       ; |alu_2|Add1~0       ; out0             ;
; |alu_2|Add1~1       ; |alu_2|Add1~1       ; out0             ;
; |alu_2|Add1~2       ; |alu_2|Add1~2       ; out0             ;
; |alu_2|Add1~3       ; |alu_2|Add1~3       ; out0             ;
; |alu_2|Add1~4       ; |alu_2|Add1~4       ; out0             ;
; |alu_2|Add1~5       ; |alu_2|Add1~5       ; out0             ;
; |alu_2|Add1~6       ; |alu_2|Add1~6       ; out0             ;
; |alu_2|Add1~7       ; |alu_2|Add1~7       ; out0             ;
; |alu_2|Add1~8       ; |alu_2|Add1~8       ; out0             ;
; |alu_2|Add1~9       ; |alu_2|Add1~9       ; out0             ;
; |alu_2|Add1~10      ; |alu_2|Add1~10      ; out0             ;
; |alu_2|Add1~11      ; |alu_2|Add1~11      ; out0             ;
; |alu_2|Add1~12      ; |alu_2|Add1~12      ; out0             ;
; |alu_2|Add2~0       ; |alu_2|Add2~0       ; out0             ;
; |alu_2|Add2~1       ; |alu_2|Add2~1       ; out0             ;
; |alu_2|Add2~2       ; |alu_2|Add2~2       ; out0             ;
; |alu_2|Add2~3       ; |alu_2|Add2~3       ; out0             ;
; |alu_2|Add2~4       ; |alu_2|Add2~4       ; out0             ;
; |alu_2|Add2~5       ; |alu_2|Add2~5       ; out0             ;
; |alu_2|Add2~6       ; |alu_2|Add2~6       ; out0             ;
; |alu_2|Add2~7       ; |alu_2|Add2~7       ; out0             ;
; |alu_2|Add2~8       ; |alu_2|Add2~8       ; out0             ;
; |alu_2|Add2~9       ; |alu_2|Add2~9       ; out0             ;
; |alu_2|Add2~10      ; |alu_2|Add2~10      ; out0             ;
; |alu_2|Add2~11      ; |alu_2|Add2~11      ; out0             ;
; |alu_2|Add2~12      ; |alu_2|Add2~12      ; out0             ;
; |alu_2|Add3~0       ; |alu_2|Add3~0       ; out0             ;
; |alu_2|Add3~1       ; |alu_2|Add3~1       ; out0             ;
; |alu_2|Add3~2       ; |alu_2|Add3~2       ; out0             ;
; |alu_2|Add3~3       ; |alu_2|Add3~3       ; out0             ;
; |alu_2|Add3~4       ; |alu_2|Add3~4       ; out0             ;
; |alu_2|Add3~5       ; |alu_2|Add3~5       ; out0             ;
; |alu_2|Add3~6       ; |alu_2|Add3~6       ; out0             ;
; |alu_2|Add3~7       ; |alu_2|Add3~7       ; out0             ;
; |alu_2|Add3~8       ; |alu_2|Add3~8       ; out0             ;
; |alu_2|Add3~9       ; |alu_2|Add3~9       ; out0             ;
; |alu_2|Add3~10      ; |alu_2|Add3~10      ; out0             ;
; |alu_2|Add3~11      ; |alu_2|Add3~11      ; out0             ;
; |alu_2|Add3~12      ; |alu_2|Add3~12      ; out0             ;
; |alu_2|Add3~13      ; |alu_2|Add3~13      ; out0             ;
; |alu_2|Add3~14      ; |alu_2|Add3~14      ; out0             ;
; |alu_2|Add3~15      ; |alu_2|Add3~15      ; out0             ;
; |alu_2|Add3~16      ; |alu_2|Add3~16      ; out0             ;
; |alu_2|Add3~17      ; |alu_2|Add3~17      ; out0             ;
; |alu_2|Add3~18      ; |alu_2|Add3~18      ; out0             ;
; |alu_2|Add3~19      ; |alu_2|Add3~19      ; out0             ;
; |alu_2|Add3~20      ; |alu_2|Add3~20      ; out0             ;
; |alu_2|Add3~21      ; |alu_2|Add3~21      ; out0             ;
; |alu_2|Add3~22      ; |alu_2|Add3~22      ; out0             ;
; |alu_2|Add3~23      ; |alu_2|Add3~23      ; out0             ;
; |alu_2|Add3~24      ; |alu_2|Add3~24      ; out0             ;
; |alu_2|Add3~25      ; |alu_2|Add3~25      ; out0             ;
; |alu_2|Add3~26      ; |alu_2|Add3~26      ; out0             ;
; |alu_2|Add3~27      ; |alu_2|Add3~27      ; out0             ;
; |alu_2|Add3~28      ; |alu_2|Add3~28      ; out0             ;
; |alu_2|Add3~29      ; |alu_2|Add3~29      ; out0             ;
; |alu_2|Add3~30      ; |alu_2|Add3~30      ; out0             ;
; |alu_2|Add3~31      ; |alu_2|Add3~31      ; out0             ;
; |alu_2|Add3~32      ; |alu_2|Add3~32      ; out0             ;
; |alu_2|Add3~33      ; |alu_2|Add3~33      ; out0             ;
; |alu_2|Add4~0       ; |alu_2|Add4~0       ; out0             ;
; |alu_2|Add4~1       ; |alu_2|Add4~1       ; out0             ;
; |alu_2|Add4~2       ; |alu_2|Add4~2       ; out0             ;
; |alu_2|Add4~3       ; |alu_2|Add4~3       ; out0             ;
; |alu_2|Add4~4       ; |alu_2|Add4~4       ; out0             ;
; |alu_2|Add4~5       ; |alu_2|Add4~5       ; out0             ;
; |alu_2|Add4~6       ; |alu_2|Add4~6       ; out0             ;
; |alu_2|Add4~7       ; |alu_2|Add4~7       ; out0             ;
; |alu_2|Add4~8       ; |alu_2|Add4~8       ; out0             ;
; |alu_2|Add5~0       ; |alu_2|Add5~0       ; out0             ;
; |alu_2|Add5~1       ; |alu_2|Add5~1       ; out0             ;
; |alu_2|Add5~2       ; |alu_2|Add5~2       ; out0             ;
; |alu_2|Add5~3       ; |alu_2|Add5~3       ; out0             ;
; |alu_2|Add5~4       ; |alu_2|Add5~4       ; out0             ;
; |alu_2|Add5~5       ; |alu_2|Add5~5       ; out0             ;
; |alu_2|Add5~6       ; |alu_2|Add5~6       ; out0             ;
; |alu_2|Add5~7       ; |alu_2|Add5~7       ; out0             ;
; |alu_2|Add5~8       ; |alu_2|Add5~8       ; out0             ;
; |alu_2|Add5~9       ; |alu_2|Add5~9       ; out0             ;
; |alu_2|Add5~10      ; |alu_2|Add5~10      ; out0             ;
; |alu_2|Add5~11      ; |alu_2|Add5~11      ; out0             ;
; |alu_2|Add5~12      ; |alu_2|Add5~12      ; out0             ;
+---------------------+---------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Simulator
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Nov 30 12:26:55 2017
Info: Command: quartus_sim --simulation_results_format=VWF alu_2 -c alu_2
Info (324025): Using vector source file "/home/student1/vshreeka/Desktop/lab/alu_2/Waveform.vwf"
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is      22.65 %
Info (328052): Number of transitions in simulation is 257
Info (324045): Vector file alu_2.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 32-bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 275 megabytes
    Info: Processing ended: Thu Nov 30 12:26:55 2017
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


