Timing Analyzer report for SeqShiftUnit_Demo
Thu Apr 21 10:53:46 2022
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'clkdividern:inst|clkout'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'clkdividern:inst|clkout'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'clkdividern:inst|clkout'
 25. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 26. Slow 1200mV 0C Model Hold: 'clkdividern:inst|clkout'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'clkdividern:inst|clkout'
 35. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 36. Fast 1200mV 0C Model Hold: 'clkdividern:inst|clkout'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; SeqShiftUnit_Demo                                   ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                           ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; Clock Name              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                     ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; clkdividern:inst|clkout ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkdividern:inst|clkout } ;
; CLOCK_50                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                      ;
+------------+-----------------+-------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note                                           ;
+------------+-----------------+-------------------------+------------------------------------------------+
; 200.4 MHz  ; 200.4 MHz       ; CLOCK_50                ;                                                ;
; 629.33 MHz ; 437.64 MHz      ; clkdividern:inst|clkout ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary              ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -3.990 ; -83.622       ;
; clkdividern:inst|clkout ; -0.589 ; -2.475        ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary              ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; CLOCK_50                ; 0.449 ; 0.000         ;
; clkdividern:inst|clkout ; 0.463 ; 0.000         ;
+-------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------------+--------+----------------+
; Clock                   ; Slack  ; End Point TNS  ;
+-------------------------+--------+----------------+
; CLOCK_50                ; -3.000 ; -37.695        ;
; clkdividern:inst|clkout ; -1.285 ; -10.280        ;
+-------------------------+--------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                              ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.990 ; clkdividern:inst|s_divcounter[25] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.906      ;
; -3.943 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.859      ;
; -3.875 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.791      ;
; -3.798 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.714      ;
; -3.667 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.583      ;
; -3.657 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.573      ;
; -3.649 ; clkdividern:inst|s_divcounter[0]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.567      ;
; -3.645 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.561      ;
; -3.625 ; clkdividern:inst|s_divcounter[8]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.543      ;
; -3.617 ; clkdividern:inst|s_divcounter[7]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.535      ;
; -3.615 ; clkdividern:inst|s_divcounter[3]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.533      ;
; -3.603 ; clkdividern:inst|s_divcounter[1]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.521      ;
; -3.540 ; clkdividern:inst|s_divcounter[20] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.456      ;
; -3.530 ; clkdividern:inst|s_divcounter[15] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.447      ;
; -3.501 ; clkdividern:inst|s_divcounter[11] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.419      ;
; -3.490 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.406      ;
; -3.437 ; clkdividern:inst|s_divcounter[10] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.355      ;
; -3.393 ; clkdividern:inst|s_divcounter[22] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.309      ;
; -3.337 ; clkdividern:inst|s_divcounter[2]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.255      ;
; -3.319 ; clkdividern:inst|s_divcounter[9]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.237      ;
; -3.254 ; clkdividern:inst|s_divcounter[5]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.172      ;
; -3.228 ; clkdividern:inst|s_divcounter[12] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.146      ;
; -3.169 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.086      ;
; -3.169 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.086      ;
; -3.169 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.086      ;
; -3.169 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.086      ;
; -3.169 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.086      ;
; -3.169 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.086      ;
; -3.169 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.086      ;
; -3.169 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.086      ;
; -3.169 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.086      ;
; -3.169 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.086      ;
; -3.147 ; clkdividern:inst|s_divcounter[4]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.065      ;
; -3.111 ; clkdividern:inst|s_divcounter[13] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.028      ;
; -3.026 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.941      ;
; -3.026 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.941      ;
; -3.026 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.941      ;
; -3.026 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.941      ;
; -3.026 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.941      ;
; -3.026 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.941      ;
; -3.026 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.941      ;
; -3.026 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.941      ;
; -3.026 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.941      ;
; -3.026 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.941      ;
; -3.026 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.941      ;
; -3.026 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.941      ;
; -3.026 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.941      ;
; -2.986 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.903      ;
; -2.986 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.903      ;
; -2.986 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.903      ;
; -2.986 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.903      ;
; -2.986 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.903      ;
; -2.986 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.903      ;
; -2.986 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.903      ;
; -2.986 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.903      ;
; -2.986 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.903      ;
; -2.986 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.903      ;
; -2.947 ; clkdividern:inst|s_divcounter[14] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.864      ;
; -2.930 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.847      ;
; -2.930 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.847      ;
; -2.930 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.847      ;
; -2.930 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.847      ;
; -2.930 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.847      ;
; -2.930 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.847      ;
; -2.930 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.847      ;
; -2.930 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.847      ;
; -2.930 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.847      ;
; -2.930 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.847      ;
; -2.926 ; clkdividern:inst|s_divcounter[0]  ; clkdividern:inst|s_divcounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.844      ;
; -2.907 ; clkdividern:inst|s_divcounter[6]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.825      ;
; -2.877 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.794      ;
; -2.877 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.794      ;
; -2.877 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.794      ;
; -2.877 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.794      ;
; -2.877 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.794      ;
; -2.877 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.794      ;
; -2.877 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.794      ;
; -2.877 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.794      ;
; -2.877 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.794      ;
; -2.877 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.794      ;
; -2.875 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.792      ;
; -2.875 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.792      ;
; -2.875 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.792      ;
; -2.875 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.792      ;
; -2.875 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.792      ;
; -2.875 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.792      ;
; -2.875 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.792      ;
; -2.875 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.792      ;
; -2.875 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.792      ;
; -2.875 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.792      ;
; -2.845 ; clkdividern:inst|s_divcounter[1]  ; clkdividern:inst|s_divcounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.763      ;
; -2.843 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.758      ;
; -2.843 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.758      ;
; -2.843 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.758      ;
; -2.843 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.758      ;
; -2.843 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.758      ;
; -2.843 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.758      ;
; -2.843 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.758      ;
; -2.843 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.758      ;
; -2.843 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.758      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkdividern:inst|clkout'                                                                                                                    ;
+--------+----------------------------------+----------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.589 ; seqshiftunit:inst2|s_shiftreg[7] ; seqshiftunit:inst2|s_shiftreg[7] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.077     ; 1.510      ;
; -0.425 ; seqshiftunit:inst2|s_shiftreg[0] ; seqshiftunit:inst2|s_shiftreg[7] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.077     ; 1.346      ;
; -0.381 ; seqshiftunit:inst2|s_shiftreg[5] ; seqshiftunit:inst2|s_shiftreg[4] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.077     ; 1.302      ;
; -0.270 ; seqshiftunit:inst2|s_shiftreg[7] ; seqshiftunit:inst2|s_shiftreg[0] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.077     ; 1.191      ;
; -0.257 ; seqshiftunit:inst2|s_shiftreg[0] ; seqshiftunit:inst2|s_shiftreg[1] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.077     ; 1.178      ;
; -0.257 ; seqshiftunit:inst2|s_shiftreg[6] ; seqshiftunit:inst2|s_shiftreg[7] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.077     ; 1.178      ;
; -0.256 ; seqshiftunit:inst2|s_shiftreg[4] ; seqshiftunit:inst2|s_shiftreg[5] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.077     ; 1.177      ;
; -0.251 ; seqshiftunit:inst2|s_shiftreg[1] ; seqshiftunit:inst2|s_shiftreg[2] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.077     ; 1.172      ;
; -0.237 ; seqshiftunit:inst2|s_shiftreg[7] ; seqshiftunit:inst2|s_shiftreg[6] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.077     ; 1.158      ;
; -0.234 ; seqshiftunit:inst2|s_shiftreg[4] ; seqshiftunit:inst2|s_shiftreg[3] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.077     ; 1.155      ;
; -0.231 ; seqshiftunit:inst2|s_shiftreg[1] ; seqshiftunit:inst2|s_shiftreg[0] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.077     ; 1.152      ;
; -0.035 ; seqshiftunit:inst2|s_shiftreg[2] ; seqshiftunit:inst2|s_shiftreg[1] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.077     ; 0.956      ;
; -0.034 ; seqshiftunit:inst2|s_shiftreg[3] ; seqshiftunit:inst2|s_shiftreg[2] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.077     ; 0.955      ;
; -0.033 ; seqshiftunit:inst2|s_shiftreg[3] ; seqshiftunit:inst2|s_shiftreg[4] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.077     ; 0.954      ;
; -0.033 ; seqshiftunit:inst2|s_shiftreg[2] ; seqshiftunit:inst2|s_shiftreg[3] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.077     ; 0.954      ;
; 0.085  ; seqshiftunit:inst2|s_shiftreg[5] ; seqshiftunit:inst2|s_shiftreg[6] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.077     ; 0.836      ;
; 0.097  ; seqshiftunit:inst2|s_shiftreg[6] ; seqshiftunit:inst2|s_shiftreg[5] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.077     ; 0.824      ;
+--------+----------------------------------+----------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                              ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.449 ; clkdividern:inst|s_divcounter[25] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.716      ;
; 0.641 ; clkdividern:inst|s_divcounter[3]  ; clkdividern:inst|s_divcounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; clkdividern:inst|s_divcounter[9]  ; clkdividern:inst|s_divcounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; clkdividern:inst|s_divcounter[10] ; clkdividern:inst|s_divcounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.642 ; clkdividern:inst|s_divcounter[8]  ; clkdividern:inst|s_divcounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.643 ; clkdividern:inst|s_divcounter[1]  ; clkdividern:inst|s_divcounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; clkdividern:inst|s_divcounter[2]  ; clkdividern:inst|s_divcounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; clkdividern:inst|s_divcounter[5]  ; clkdividern:inst|s_divcounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; clkdividern:inst|s_divcounter[7]  ; clkdividern:inst|s_divcounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.644 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.911      ;
; 0.647 ; clkdividern:inst|s_divcounter[22] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.914      ;
; 0.647 ; clkdividern:inst|s_divcounter[4]  ; clkdividern:inst|s_divcounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.914      ;
; 0.648 ; clkdividern:inst|s_divcounter[20] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.915      ;
; 0.653 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.920      ;
; 0.655 ; clkdividern:inst|s_divcounter[12] ; clkdividern:inst|s_divcounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; clkdividern:inst|s_divcounter[11] ; clkdividern:inst|s_divcounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.660 ; clkdividern:inst|s_divcounter[6]  ; clkdividern:inst|s_divcounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.665 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.932      ;
; 0.666 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.933      ;
; 0.673 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.940      ;
; 0.675 ; clkdividern:inst|s_divcounter[0]  ; clkdividern:inst|s_divcounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.942      ;
; 0.679 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.946      ;
; 0.958 ; clkdividern:inst|s_divcounter[9]  ; clkdividern:inst|s_divcounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.225      ;
; 0.959 ; clkdividern:inst|s_divcounter[3]  ; clkdividern:inst|s_divcounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.959 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.960 ; clkdividern:inst|s_divcounter[7]  ; clkdividern:inst|s_divcounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.960 ; clkdividern:inst|s_divcounter[1]  ; clkdividern:inst|s_divcounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.960 ; clkdividern:inst|s_divcounter[5]  ; clkdividern:inst|s_divcounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.961 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.228      ;
; 0.968 ; clkdividern:inst|s_divcounter[10] ; clkdividern:inst|s_divcounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.235      ;
; 0.969 ; clkdividern:inst|s_divcounter[8]  ; clkdividern:inst|s_divcounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.236      ;
; 0.970 ; clkdividern:inst|s_divcounter[2]  ; clkdividern:inst|s_divcounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.237      ;
; 0.970 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.237      ;
; 0.973 ; clkdividern:inst|s_divcounter[11] ; clkdividern:inst|s_divcounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; clkdividern:inst|s_divcounter[10] ; clkdividern:inst|s_divcounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; clkdividern:inst|s_divcounter[4]  ; clkdividern:inst|s_divcounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; clkdividern:inst|s_divcounter[22] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; clkdividern:inst|s_divcounter[8]  ; clkdividern:inst|s_divcounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; clkdividern:inst|s_divcounter[20] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; clkdividern:inst|s_divcounter[2]  ; clkdividern:inst|s_divcounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.979 ; clkdividern:inst|s_divcounter[4]  ; clkdividern:inst|s_divcounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.246      ;
; 0.979 ; clkdividern:inst|s_divcounter[22] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.246      ;
; 0.980 ; clkdividern:inst|s_divcounter[20] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.247      ;
; 0.982 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.249      ;
; 0.983 ; clkdividern:inst|s_divcounter[0]  ; clkdividern:inst|s_divcounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.250      ;
; 0.987 ; clkdividern:inst|s_divcounter[6]  ; clkdividern:inst|s_divcounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.988 ; clkdividern:inst|s_divcounter[0]  ; clkdividern:inst|s_divcounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.992 ; clkdividern:inst|s_divcounter[6]  ; clkdividern:inst|s_divcounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.993 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.260      ;
; 1.000 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.267      ;
; 1.005 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.272      ;
; 1.006 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.273      ;
; 1.011 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.278      ;
; 1.079 ; clkdividern:inst|s_divcounter[9]  ; clkdividern:inst|s_divcounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.346      ;
; 1.080 ; clkdividern:inst|s_divcounter[3]  ; clkdividern:inst|s_divcounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.080 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.081 ; clkdividern:inst|s_divcounter[7]  ; clkdividern:inst|s_divcounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.081 ; clkdividern:inst|s_divcounter[1]  ; clkdividern:inst|s_divcounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.081 ; clkdividern:inst|s_divcounter[5]  ; clkdividern:inst|s_divcounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.082 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.349      ;
; 1.084 ; clkdividern:inst|s_divcounter[9]  ; clkdividern:inst|s_divcounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.351      ;
; 1.085 ; clkdividern:inst|s_divcounter[3]  ; clkdividern:inst|s_divcounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.085 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.086 ; clkdividern:inst|s_divcounter[7]  ; clkdividern:inst|s_divcounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.086 ; clkdividern:inst|s_divcounter[1]  ; clkdividern:inst|s_divcounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.086 ; clkdividern:inst|s_divcounter[5]  ; clkdividern:inst|s_divcounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.087 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.354      ;
; 1.091 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.358      ;
; 1.095 ; clkdividern:inst|s_divcounter[8]  ; clkdividern:inst|s_divcounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.096 ; clkdividern:inst|s_divcounter[2]  ; clkdividern:inst|s_divcounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.100 ; clkdividern:inst|s_divcounter[4]  ; clkdividern:inst|s_divcounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; clkdividern:inst|s_divcounter[8]  ; clkdividern:inst|s_divcounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; clkdividern:inst|s_divcounter[22] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.101 ; clkdividern:inst|s_divcounter[20] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; clkdividern:inst|s_divcounter[2]  ; clkdividern:inst|s_divcounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.103 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.370      ;
; 1.105 ; clkdividern:inst|s_divcounter[4]  ; clkdividern:inst|s_divcounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.372      ;
; 1.106 ; clkdividern:inst|s_divcounter[20] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.373      ;
; 1.108 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.375      ;
; 1.109 ; clkdividern:inst|s_divcounter[0]  ; clkdividern:inst|s_divcounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.376      ;
; 1.111 ; clkdividern:inst|s_divcounter[12] ; clkdividern:inst|s_divcounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.380      ;
; 1.113 ; clkdividern:inst|s_divcounter[6]  ; clkdividern:inst|s_divcounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.380      ;
; 1.114 ; clkdividern:inst|s_divcounter[0]  ; clkdividern:inst|s_divcounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.381      ;
; 1.118 ; clkdividern:inst|s_divcounter[6]  ; clkdividern:inst|s_divcounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.385      ;
; 1.126 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.393      ;
; 1.131 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.398      ;
; 1.132 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.399      ;
; 1.137 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.404      ;
; 1.206 ; clkdividern:inst|s_divcounter[3]  ; clkdividern:inst|s_divcounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.473      ;
; 1.206 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.473      ;
; 1.207 ; clkdividern:inst|s_divcounter[7]  ; clkdividern:inst|s_divcounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.474      ;
; 1.207 ; clkdividern:inst|s_divcounter[1]  ; clkdividern:inst|s_divcounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.474      ;
; 1.207 ; clkdividern:inst|s_divcounter[5]  ; clkdividern:inst|s_divcounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.474      ;
; 1.208 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.475      ;
; 1.211 ; clkdividern:inst|s_divcounter[3]  ; clkdividern:inst|s_divcounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.478      ;
; 1.211 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.478      ;
; 1.212 ; clkdividern:inst|s_divcounter[7]  ; clkdividern:inst|s_divcounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.479      ;
; 1.212 ; clkdividern:inst|s_divcounter[1]  ; clkdividern:inst|s_divcounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.479      ;
; 1.212 ; clkdividern:inst|s_divcounter[5]  ; clkdividern:inst|s_divcounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.479      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkdividern:inst|clkout'                                                                                                                    ;
+-------+----------------------------------+----------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.463 ; seqshiftunit:inst2|s_shiftreg[6] ; seqshiftunit:inst2|s_shiftreg[5] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.077      ; 0.726      ;
; 0.478 ; seqshiftunit:inst2|s_shiftreg[5] ; seqshiftunit:inst2|s_shiftreg[6] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.077      ; 0.741      ;
; 0.607 ; seqshiftunit:inst2|s_shiftreg[2] ; seqshiftunit:inst2|s_shiftreg[3] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.077      ; 0.870      ;
; 0.608 ; seqshiftunit:inst2|s_shiftreg[3] ; seqshiftunit:inst2|s_shiftreg[4] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.077      ; 0.871      ;
; 0.608 ; seqshiftunit:inst2|s_shiftreg[3] ; seqshiftunit:inst2|s_shiftreg[2] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.077      ; 0.871      ;
; 0.609 ; seqshiftunit:inst2|s_shiftreg[2] ; seqshiftunit:inst2|s_shiftreg[1] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.077      ; 0.872      ;
; 0.670 ; seqshiftunit:inst2|s_shiftreg[4] ; seqshiftunit:inst2|s_shiftreg[5] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.077      ; 0.933      ;
; 0.672 ; seqshiftunit:inst2|s_shiftreg[0] ; seqshiftunit:inst2|s_shiftreg[1] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.077      ; 0.935      ;
; 0.674 ; seqshiftunit:inst2|s_shiftreg[1] ; seqshiftunit:inst2|s_shiftreg[2] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.077      ; 0.937      ;
; 0.687 ; seqshiftunit:inst2|s_shiftreg[4] ; seqshiftunit:inst2|s_shiftreg[3] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.077      ; 0.950      ;
; 0.692 ; seqshiftunit:inst2|s_shiftreg[1] ; seqshiftunit:inst2|s_shiftreg[0] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.077      ; 0.955      ;
; 0.698 ; seqshiftunit:inst2|s_shiftreg[7] ; seqshiftunit:inst2|s_shiftreg[6] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.077      ; 0.961      ;
; 0.809 ; seqshiftunit:inst2|s_shiftreg[6] ; seqshiftunit:inst2|s_shiftreg[7] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.077      ; 1.072      ;
; 0.816 ; seqshiftunit:inst2|s_shiftreg[7] ; seqshiftunit:inst2|s_shiftreg[0] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.077      ; 1.079      ;
; 0.868 ; seqshiftunit:inst2|s_shiftreg[5] ; seqshiftunit:inst2|s_shiftreg[4] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.077      ; 1.131      ;
; 0.935 ; seqshiftunit:inst2|s_shiftreg[0] ; seqshiftunit:inst2|s_shiftreg[7] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.077      ; 1.198      ;
; 1.041 ; seqshiftunit:inst2|s_shiftreg[7] ; seqshiftunit:inst2|s_shiftreg[7] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.077      ; 1.304      ;
+-------+----------------------------------+----------------------------------+-------------------------+-------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                       ;
+------------+-----------------+-------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note                                           ;
+------------+-----------------+-------------------------+------------------------------------------------+
; 216.26 MHz ; 216.26 MHz      ; CLOCK_50                ;                                                ;
; 700.28 MHz ; 437.64 MHz      ; clkdividern:inst|clkout ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -3.624 ; -74.396       ;
; clkdividern:inst|clkout ; -0.428 ; -1.395        ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; CLOCK_50                ; 0.405 ; 0.000         ;
; clkdividern:inst|clkout ; 0.426 ; 0.000         ;
+-------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -3.000 ; -37.695       ;
; clkdividern:inst|clkout ; -1.285 ; -10.280       ;
+-------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                               ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.624 ; clkdividern:inst|s_divcounter[25] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.549      ;
; -3.555 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.480      ;
; -3.527 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.452      ;
; -3.409 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.334      ;
; -3.337 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.262      ;
; -3.295 ; clkdividern:inst|s_divcounter[0]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.223      ;
; -3.293 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.218      ;
; -3.291 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.216      ;
; -3.280 ; clkdividern:inst|s_divcounter[8]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.208      ;
; -3.273 ; clkdividern:inst|s_divcounter[7]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.201      ;
; -3.211 ; clkdividern:inst|s_divcounter[20] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.136      ;
; -3.193 ; clkdividern:inst|s_divcounter[1]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.121      ;
; -3.190 ; clkdividern:inst|s_divcounter[3]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.118      ;
; -3.179 ; clkdividern:inst|s_divcounter[15] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.106      ;
; -3.179 ; clkdividern:inst|s_divcounter[11] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.107      ;
; -3.151 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.076      ;
; -3.121 ; clkdividern:inst|s_divcounter[10] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.049      ;
; -3.093 ; clkdividern:inst|s_divcounter[22] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.018      ;
; -3.009 ; clkdividern:inst|s_divcounter[9]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.937      ;
; -2.996 ; clkdividern:inst|s_divcounter[2]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.924      ;
; -2.882 ; clkdividern:inst|s_divcounter[5]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.810      ;
; -2.837 ; clkdividern:inst|s_divcounter[12] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.765      ;
; -2.819 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.745      ;
; -2.819 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.745      ;
; -2.819 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.745      ;
; -2.819 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.745      ;
; -2.819 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.745      ;
; -2.819 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.745      ;
; -2.819 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.745      ;
; -2.819 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.745      ;
; -2.819 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.745      ;
; -2.819 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.745      ;
; -2.780 ; clkdividern:inst|s_divcounter[4]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.708      ;
; -2.690 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.614      ;
; -2.690 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.614      ;
; -2.690 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.614      ;
; -2.690 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.614      ;
; -2.690 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.614      ;
; -2.690 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.614      ;
; -2.690 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.614      ;
; -2.690 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.614      ;
; -2.690 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.614      ;
; -2.690 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.614      ;
; -2.690 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.614      ;
; -2.690 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.614      ;
; -2.690 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.614      ;
; -2.686 ; clkdividern:inst|s_divcounter[13] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.613      ;
; -2.662 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.588      ;
; -2.662 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.588      ;
; -2.662 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.588      ;
; -2.662 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.588      ;
; -2.662 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.588      ;
; -2.662 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.588      ;
; -2.662 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.588      ;
; -2.662 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.588      ;
; -2.662 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.588      ;
; -2.662 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.588      ;
; -2.624 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.550      ;
; -2.624 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.550      ;
; -2.624 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.550      ;
; -2.624 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.550      ;
; -2.624 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.550      ;
; -2.624 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.550      ;
; -2.624 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.550      ;
; -2.624 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.550      ;
; -2.624 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.550      ;
; -2.624 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.550      ;
; -2.613 ; clkdividern:inst|s_divcounter[6]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.541      ;
; -2.577 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.503      ;
; -2.577 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.503      ;
; -2.577 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.503      ;
; -2.577 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.503      ;
; -2.577 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.503      ;
; -2.577 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.503      ;
; -2.577 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.503      ;
; -2.577 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.503      ;
; -2.577 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.503      ;
; -2.577 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.503      ;
; -2.573 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.499      ;
; -2.573 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.499      ;
; -2.573 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.499      ;
; -2.573 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.499      ;
; -2.573 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.499      ;
; -2.573 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.499      ;
; -2.573 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.499      ;
; -2.573 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.499      ;
; -2.573 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.499      ;
; -2.573 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.499      ;
; -2.561 ; clkdividern:inst|s_divcounter[14] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.488      ;
; -2.556 ; clkdividern:inst|s_divcounter[0]  ; clkdividern:inst|s_divcounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.483      ;
; -2.538 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.464      ;
; -2.538 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.464      ;
; -2.538 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.464      ;
; -2.538 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.464      ;
; -2.538 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.464      ;
; -2.538 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.464      ;
; -2.538 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.464      ;
; -2.538 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.464      ;
; -2.538 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.464      ;
; -2.538 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.464      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkdividern:inst|clkout'                                                                                                                     ;
+--------+----------------------------------+----------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.428 ; seqshiftunit:inst2|s_shiftreg[7] ; seqshiftunit:inst2|s_shiftreg[7] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.069     ; 1.358      ;
; -0.285 ; seqshiftunit:inst2|s_shiftreg[0] ; seqshiftunit:inst2|s_shiftreg[7] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.069     ; 1.215      ;
; -0.235 ; seqshiftunit:inst2|s_shiftreg[5] ; seqshiftunit:inst2|s_shiftreg[4] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.069     ; 1.165      ;
; -0.141 ; seqshiftunit:inst2|s_shiftreg[7] ; seqshiftunit:inst2|s_shiftreg[0] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.069     ; 1.071      ;
; -0.129 ; seqshiftunit:inst2|s_shiftreg[6] ; seqshiftunit:inst2|s_shiftreg[7] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.069     ; 1.059      ;
; -0.126 ; seqshiftunit:inst2|s_shiftreg[4] ; seqshiftunit:inst2|s_shiftreg[5] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.069     ; 1.056      ;
; -0.126 ; seqshiftunit:inst2|s_shiftreg[0] ; seqshiftunit:inst2|s_shiftreg[1] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.069     ; 1.056      ;
; -0.121 ; seqshiftunit:inst2|s_shiftreg[1] ; seqshiftunit:inst2|s_shiftreg[2] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.069     ; 1.051      ;
; -0.111 ; seqshiftunit:inst2|s_shiftreg[7] ; seqshiftunit:inst2|s_shiftreg[6] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.069     ; 1.041      ;
; -0.107 ; seqshiftunit:inst2|s_shiftreg[4] ; seqshiftunit:inst2|s_shiftreg[3] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.069     ; 1.037      ;
; -0.106 ; seqshiftunit:inst2|s_shiftreg[1] ; seqshiftunit:inst2|s_shiftreg[0] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.069     ; 1.036      ;
; 0.078  ; seqshiftunit:inst2|s_shiftreg[2] ; seqshiftunit:inst2|s_shiftreg[1] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.069     ; 0.852      ;
; 0.079  ; seqshiftunit:inst2|s_shiftreg[3] ; seqshiftunit:inst2|s_shiftreg[2] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.069     ; 0.851      ;
; 0.080  ; seqshiftunit:inst2|s_shiftreg[3] ; seqshiftunit:inst2|s_shiftreg[4] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.069     ; 0.850      ;
; 0.080  ; seqshiftunit:inst2|s_shiftreg[2] ; seqshiftunit:inst2|s_shiftreg[3] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.069     ; 0.850      ;
; 0.178  ; seqshiftunit:inst2|s_shiftreg[5] ; seqshiftunit:inst2|s_shiftreg[6] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.069     ; 0.752      ;
; 0.189  ; seqshiftunit:inst2|s_shiftreg[6] ; seqshiftunit:inst2|s_shiftreg[5] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.069     ; 0.741      ;
+--------+----------------------------------+----------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                               ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.405 ; clkdividern:inst|s_divcounter[25] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.649      ;
; 0.585 ; clkdividern:inst|s_divcounter[10] ; clkdividern:inst|s_divcounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.828      ;
; 0.586 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.830      ;
; 0.587 ; clkdividern:inst|s_divcounter[2]  ; clkdividern:inst|s_divcounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; clkdividern:inst|s_divcounter[3]  ; clkdividern:inst|s_divcounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; clkdividern:inst|s_divcounter[9]  ; clkdividern:inst|s_divcounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; clkdividern:inst|s_divcounter[8]  ; clkdividern:inst|s_divcounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.588 ; clkdividern:inst|s_divcounter[7]  ; clkdividern:inst|s_divcounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.589 ; clkdividern:inst|s_divcounter[1]  ; clkdividern:inst|s_divcounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; clkdividern:inst|s_divcounter[5]  ; clkdividern:inst|s_divcounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.833      ;
; 0.591 ; clkdividern:inst|s_divcounter[22] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.835      ;
; 0.591 ; clkdividern:inst|s_divcounter[20] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.835      ;
; 0.592 ; clkdividern:inst|s_divcounter[4]  ; clkdividern:inst|s_divcounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.596 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.840      ;
; 0.599 ; clkdividern:inst|s_divcounter[12] ; clkdividern:inst|s_divcounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.601 ; clkdividern:inst|s_divcounter[11] ; clkdividern:inst|s_divcounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.604 ; clkdividern:inst|s_divcounter[6]  ; clkdividern:inst|s_divcounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.607 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.851      ;
; 0.608 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.852      ;
; 0.613 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.857      ;
; 0.618 ; clkdividern:inst|s_divcounter[0]  ; clkdividern:inst|s_divcounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.861      ;
; 0.618 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.862      ;
; 0.872 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.116      ;
; 0.873 ; clkdividern:inst|s_divcounter[3]  ; clkdividern:inst|s_divcounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.116      ;
; 0.873 ; clkdividern:inst|s_divcounter[10] ; clkdividern:inst|s_divcounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.116      ;
; 0.874 ; clkdividern:inst|s_divcounter[9]  ; clkdividern:inst|s_divcounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.875 ; clkdividern:inst|s_divcounter[7]  ; clkdividern:inst|s_divcounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.875 ; clkdividern:inst|s_divcounter[2]  ; clkdividern:inst|s_divcounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.875 ; clkdividern:inst|s_divcounter[8]  ; clkdividern:inst|s_divcounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.876 ; clkdividern:inst|s_divcounter[1]  ; clkdividern:inst|s_divcounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.120      ;
; 0.876 ; clkdividern:inst|s_divcounter[5]  ; clkdividern:inst|s_divcounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.879 ; clkdividern:inst|s_divcounter[20] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.123      ;
; 0.879 ; clkdividern:inst|s_divcounter[22] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.123      ;
; 0.880 ; clkdividern:inst|s_divcounter[4]  ; clkdividern:inst|s_divcounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.883 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.127      ;
; 0.884 ; clkdividern:inst|s_divcounter[10] ; clkdividern:inst|s_divcounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.127      ;
; 0.886 ; clkdividern:inst|s_divcounter[2]  ; clkdividern:inst|s_divcounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.886 ; clkdividern:inst|s_divcounter[8]  ; clkdividern:inst|s_divcounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.887 ; clkdividern:inst|s_divcounter[0]  ; clkdividern:inst|s_divcounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; clkdividern:inst|s_divcounter[11] ; clkdividern:inst|s_divcounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.890 ; clkdividern:inst|s_divcounter[20] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.134      ;
; 0.890 ; clkdividern:inst|s_divcounter[22] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.134      ;
; 0.891 ; clkdividern:inst|s_divcounter[4]  ; clkdividern:inst|s_divcounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; clkdividern:inst|s_divcounter[6]  ; clkdividern:inst|s_divcounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.895 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.139      ;
; 0.895 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.139      ;
; 0.898 ; clkdividern:inst|s_divcounter[0]  ; clkdividern:inst|s_divcounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.901 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.145      ;
; 0.903 ; clkdividern:inst|s_divcounter[6]  ; clkdividern:inst|s_divcounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.906 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.150      ;
; 0.912 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.156      ;
; 0.917 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.161      ;
; 0.971 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.215      ;
; 0.972 ; clkdividern:inst|s_divcounter[3]  ; clkdividern:inst|s_divcounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.215      ;
; 0.973 ; clkdividern:inst|s_divcounter[9]  ; clkdividern:inst|s_divcounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.216      ;
; 0.974 ; clkdividern:inst|s_divcounter[7]  ; clkdividern:inst|s_divcounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.217      ;
; 0.975 ; clkdividern:inst|s_divcounter[1]  ; clkdividern:inst|s_divcounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.975 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.219      ;
; 0.975 ; clkdividern:inst|s_divcounter[5]  ; clkdividern:inst|s_divcounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.982 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.226      ;
; 0.982 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.226      ;
; 0.983 ; clkdividern:inst|s_divcounter[3]  ; clkdividern:inst|s_divcounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.226      ;
; 0.984 ; clkdividern:inst|s_divcounter[9]  ; clkdividern:inst|s_divcounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.985 ; clkdividern:inst|s_divcounter[7]  ; clkdividern:inst|s_divcounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.985 ; clkdividern:inst|s_divcounter[2]  ; clkdividern:inst|s_divcounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.985 ; clkdividern:inst|s_divcounter[8]  ; clkdividern:inst|s_divcounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.986 ; clkdividern:inst|s_divcounter[1]  ; clkdividern:inst|s_divcounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.230      ;
; 0.986 ; clkdividern:inst|s_divcounter[5]  ; clkdividern:inst|s_divcounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.989 ; clkdividern:inst|s_divcounter[20] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.233      ;
; 0.989 ; clkdividern:inst|s_divcounter[22] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.233      ;
; 0.990 ; clkdividern:inst|s_divcounter[4]  ; clkdividern:inst|s_divcounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.233      ;
; 0.994 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.238      ;
; 0.996 ; clkdividern:inst|s_divcounter[2]  ; clkdividern:inst|s_divcounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.239      ;
; 0.996 ; clkdividern:inst|s_divcounter[8]  ; clkdividern:inst|s_divcounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.239      ;
; 0.997 ; clkdividern:inst|s_divcounter[0]  ; clkdividern:inst|s_divcounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 1.000 ; clkdividern:inst|s_divcounter[20] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.244      ;
; 1.001 ; clkdividern:inst|s_divcounter[4]  ; clkdividern:inst|s_divcounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.244      ;
; 1.002 ; clkdividern:inst|s_divcounter[6]  ; clkdividern:inst|s_divcounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.005 ; clkdividern:inst|s_divcounter[12] ; clkdividern:inst|s_divcounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.251      ;
; 1.005 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.249      ;
; 1.008 ; clkdividern:inst|s_divcounter[0]  ; clkdividern:inst|s_divcounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.251      ;
; 1.011 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.255      ;
; 1.013 ; clkdividern:inst|s_divcounter[6]  ; clkdividern:inst|s_divcounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.256      ;
; 1.016 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.260      ;
; 1.022 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.266      ;
; 1.027 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.271      ;
; 1.081 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.325      ;
; 1.082 ; clkdividern:inst|s_divcounter[3]  ; clkdividern:inst|s_divcounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.325      ;
; 1.084 ; clkdividern:inst|s_divcounter[7]  ; clkdividern:inst|s_divcounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.327      ;
; 1.085 ; clkdividern:inst|s_divcounter[1]  ; clkdividern:inst|s_divcounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.328      ;
; 1.085 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.329      ;
; 1.085 ; clkdividern:inst|s_divcounter[5]  ; clkdividern:inst|s_divcounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.328      ;
; 1.092 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.336      ;
; 1.093 ; clkdividern:inst|s_divcounter[3]  ; clkdividern:inst|s_divcounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.336      ;
; 1.095 ; clkdividern:inst|s_divcounter[7]  ; clkdividern:inst|s_divcounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.338      ;
; 1.095 ; clkdividern:inst|s_divcounter[2]  ; clkdividern:inst|s_divcounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.338      ;
; 1.096 ; clkdividern:inst|s_divcounter[1]  ; clkdividern:inst|s_divcounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.339      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkdividern:inst|clkout'                                                                                                                     ;
+-------+----------------------------------+----------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.426 ; seqshiftunit:inst2|s_shiftreg[6] ; seqshiftunit:inst2|s_shiftreg[5] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.069      ; 0.666      ;
; 0.439 ; seqshiftunit:inst2|s_shiftreg[5] ; seqshiftunit:inst2|s_shiftreg[6] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.069      ; 0.679      ;
; 0.562 ; seqshiftunit:inst2|s_shiftreg[2] ; seqshiftunit:inst2|s_shiftreg[3] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.069      ; 0.802      ;
; 0.563 ; seqshiftunit:inst2|s_shiftreg[3] ; seqshiftunit:inst2|s_shiftreg[4] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.069      ; 0.803      ;
; 0.563 ; seqshiftunit:inst2|s_shiftreg[3] ; seqshiftunit:inst2|s_shiftreg[2] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.069      ; 0.803      ;
; 0.564 ; seqshiftunit:inst2|s_shiftreg[2] ; seqshiftunit:inst2|s_shiftreg[1] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.069      ; 0.804      ;
; 0.613 ; seqshiftunit:inst2|s_shiftreg[4] ; seqshiftunit:inst2|s_shiftreg[5] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.069      ; 0.853      ;
; 0.614 ; seqshiftunit:inst2|s_shiftreg[0] ; seqshiftunit:inst2|s_shiftreg[1] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.069      ; 0.854      ;
; 0.617 ; seqshiftunit:inst2|s_shiftreg[1] ; seqshiftunit:inst2|s_shiftreg[2] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.069      ; 0.857      ;
; 0.632 ; seqshiftunit:inst2|s_shiftreg[4] ; seqshiftunit:inst2|s_shiftreg[3] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.069      ; 0.872      ;
; 0.635 ; seqshiftunit:inst2|s_shiftreg[1] ; seqshiftunit:inst2|s_shiftreg[0] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.069      ; 0.875      ;
; 0.640 ; seqshiftunit:inst2|s_shiftreg[7] ; seqshiftunit:inst2|s_shiftreg[6] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.069      ; 0.880      ;
; 0.747 ; seqshiftunit:inst2|s_shiftreg[6] ; seqshiftunit:inst2|s_shiftreg[7] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.069      ; 0.987      ;
; 0.754 ; seqshiftunit:inst2|s_shiftreg[7] ; seqshiftunit:inst2|s_shiftreg[0] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.069      ; 0.994      ;
; 0.795 ; seqshiftunit:inst2|s_shiftreg[5] ; seqshiftunit:inst2|s_shiftreg[4] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.069      ; 1.035      ;
; 0.861 ; seqshiftunit:inst2|s_shiftreg[0] ; seqshiftunit:inst2|s_shiftreg[7] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.069      ; 1.101      ;
; 0.957 ; seqshiftunit:inst2|s_shiftreg[7] ; seqshiftunit:inst2|s_shiftreg[7] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.069      ; 1.197      ;
+-------+----------------------------------+----------------------------------+-------------------------+-------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -1.633 ; -26.110       ;
; clkdividern:inst|clkout ; 0.224  ; 0.000         ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; CLOCK_50                ; 0.204 ; 0.000         ;
; clkdividern:inst|clkout ; 0.204 ; 0.000         ;
+-------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -3.000 ; -31.650       ;
; clkdividern:inst|clkout ; -1.000 ; -8.000        ;
+-------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                               ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.633 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.577      ;
; -1.595 ; clkdividern:inst|s_divcounter[25] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.539      ;
; -1.590 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.534      ;
; -1.553 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.497      ;
; -1.492 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.436      ;
; -1.487 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.431      ;
; -1.468 ; clkdividern:inst|s_divcounter[0]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.414      ;
; -1.453 ; clkdividern:inst|s_divcounter[3]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.399      ;
; -1.450 ; clkdividern:inst|s_divcounter[1]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.396      ;
; -1.437 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.381      ;
; -1.426 ; clkdividern:inst|s_divcounter[20] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.370      ;
; -1.400 ; clkdividern:inst|s_divcounter[8]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.346      ;
; -1.400 ; clkdividern:inst|s_divcounter[7]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.346      ;
; -1.382 ; clkdividern:inst|s_divcounter[11] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.328      ;
; -1.352 ; clkdividern:inst|s_divcounter[22] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.296      ;
; -1.341 ; clkdividern:inst|s_divcounter[15] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.287      ;
; -1.328 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.272      ;
; -1.316 ; clkdividern:inst|s_divcounter[2]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.262      ;
; -1.314 ; clkdividern:inst|s_divcounter[10] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.260      ;
; -1.283 ; clkdividern:inst|s_divcounter[5]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.229      ;
; -1.262 ; clkdividern:inst|s_divcounter[12] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.208      ;
; -1.256 ; clkdividern:inst|s_divcounter[9]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.202      ;
; -1.220 ; clkdividern:inst|s_divcounter[4]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.166      ;
; -1.191 ; clkdividern:inst|s_divcounter[13] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.137      ;
; -1.110 ; clkdividern:inst|s_divcounter[14] ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.056      ;
; -1.066 ; clkdividern:inst|s_divcounter[6]  ; clkdividern:inst|clkout           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.012      ;
; -0.995 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.940      ;
; -0.995 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.940      ;
; -0.995 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.940      ;
; -0.995 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.940      ;
; -0.995 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.940      ;
; -0.995 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.940      ;
; -0.995 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.940      ;
; -0.995 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.940      ;
; -0.995 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.940      ;
; -0.995 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.940      ;
; -0.923 ; clkdividern:inst|s_divcounter[1]  ; clkdividern:inst|s_divcounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.868      ;
; -0.918 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.861      ;
; -0.918 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.861      ;
; -0.918 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.861      ;
; -0.918 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.861      ;
; -0.918 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.861      ;
; -0.918 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.861      ;
; -0.918 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.861      ;
; -0.918 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.861      ;
; -0.918 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.861      ;
; -0.918 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.861      ;
; -0.918 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.861      ;
; -0.918 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.861      ;
; -0.918 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.861      ;
; -0.914 ; clkdividern:inst|s_divcounter[0]  ; clkdividern:inst|s_divcounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.859      ;
; -0.909 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.854      ;
; -0.909 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.854      ;
; -0.909 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.854      ;
; -0.909 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.854      ;
; -0.909 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.854      ;
; -0.909 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.854      ;
; -0.909 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.854      ;
; -0.909 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.854      ;
; -0.909 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.854      ;
; -0.909 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.854      ;
; -0.887 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.832      ;
; -0.887 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.832      ;
; -0.887 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.832      ;
; -0.887 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.832      ;
; -0.887 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.832      ;
; -0.887 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.832      ;
; -0.887 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.832      ;
; -0.887 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.832      ;
; -0.887 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.832      ;
; -0.887 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.832      ;
; -0.882 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.827      ;
; -0.882 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.827      ;
; -0.882 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.827      ;
; -0.882 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.827      ;
; -0.882 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.827      ;
; -0.882 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.827      ;
; -0.882 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.827      ;
; -0.882 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.827      ;
; -0.882 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.827      ;
; -0.882 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.827      ;
; -0.858 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.803      ;
; -0.858 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.803      ;
; -0.858 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.803      ;
; -0.858 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.803      ;
; -0.858 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.803      ;
; -0.858 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.803      ;
; -0.858 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.803      ;
; -0.858 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.803      ;
; -0.858 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.803      ;
; -0.858 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.803      ;
; -0.851 ; clkdividern:inst|s_divcounter[3]  ; clkdividern:inst|s_divcounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.796      ;
; -0.839 ; clkdividern:inst|s_divcounter[2]  ; clkdividern:inst|s_divcounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.784      ;
; -0.835 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.778      ;
; -0.835 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.778      ;
; -0.835 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.778      ;
; -0.835 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.780      ;
; -0.835 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.780      ;
; -0.835 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.780      ;
; -0.835 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.780      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkdividern:inst|clkout'                                                                                                                    ;
+-------+----------------------------------+----------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.224 ; seqshiftunit:inst2|s_shiftreg[7] ; seqshiftunit:inst2|s_shiftreg[7] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.043     ; 0.720      ;
; 0.301 ; seqshiftunit:inst2|s_shiftreg[0] ; seqshiftunit:inst2|s_shiftreg[7] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.043     ; 0.643      ;
; 0.317 ; seqshiftunit:inst2|s_shiftreg[5] ; seqshiftunit:inst2|s_shiftreg[4] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.043     ; 0.627      ;
; 0.376 ; seqshiftunit:inst2|s_shiftreg[7] ; seqshiftunit:inst2|s_shiftreg[0] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.043     ; 0.568      ;
; 0.379 ; seqshiftunit:inst2|s_shiftreg[0] ; seqshiftunit:inst2|s_shiftreg[1] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.043     ; 0.565      ;
; 0.380 ; seqshiftunit:inst2|s_shiftreg[6] ; seqshiftunit:inst2|s_shiftreg[7] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.043     ; 0.564      ;
; 0.382 ; seqshiftunit:inst2|s_shiftreg[4] ; seqshiftunit:inst2|s_shiftreg[5] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.043     ; 0.562      ;
; 0.382 ; seqshiftunit:inst2|s_shiftreg[1] ; seqshiftunit:inst2|s_shiftreg[2] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.043     ; 0.562      ;
; 0.392 ; seqshiftunit:inst2|s_shiftreg[7] ; seqshiftunit:inst2|s_shiftreg[6] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.043     ; 0.552      ;
; 0.395 ; seqshiftunit:inst2|s_shiftreg[4] ; seqshiftunit:inst2|s_shiftreg[3] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.043     ; 0.549      ;
; 0.395 ; seqshiftunit:inst2|s_shiftreg[1] ; seqshiftunit:inst2|s_shiftreg[0] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.043     ; 0.549      ;
; 0.481 ; seqshiftunit:inst2|s_shiftreg[2] ; seqshiftunit:inst2|s_shiftreg[1] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.043     ; 0.463      ;
; 0.482 ; seqshiftunit:inst2|s_shiftreg[3] ; seqshiftunit:inst2|s_shiftreg[2] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.043     ; 0.462      ;
; 0.483 ; seqshiftunit:inst2|s_shiftreg[3] ; seqshiftunit:inst2|s_shiftreg[4] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.043     ; 0.461      ;
; 0.483 ; seqshiftunit:inst2|s_shiftreg[2] ; seqshiftunit:inst2|s_shiftreg[3] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.043     ; 0.461      ;
; 0.547 ; seqshiftunit:inst2|s_shiftreg[5] ; seqshiftunit:inst2|s_shiftreg[6] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.043     ; 0.397      ;
; 0.552 ; seqshiftunit:inst2|s_shiftreg[6] ; seqshiftunit:inst2|s_shiftreg[5] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 1.000        ; -0.043     ; 0.392      ;
+-------+----------------------------------+----------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                          ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.204 ; clkdividern:inst|s_divcounter[25] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.330      ;
; 0.292 ; clkdividern:inst|s_divcounter[2]  ; clkdividern:inst|s_divcounter[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; clkdividern:inst|s_divcounter[3]  ; clkdividern:inst|s_divcounter[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; clkdividern:inst|s_divcounter[9]  ; clkdividern:inst|s_divcounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; clkdividern:inst|s_divcounter[10] ; clkdividern:inst|s_divcounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; clkdividern:inst|s_divcounter[1]  ; clkdividern:inst|s_divcounter[1]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; clkdividern:inst|s_divcounter[5]  ; clkdividern:inst|s_divcounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; clkdividern:inst|s_divcounter[7]  ; clkdividern:inst|s_divcounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; clkdividern:inst|s_divcounter[8]  ; clkdividern:inst|s_divcounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.294 ; clkdividern:inst|s_divcounter[22] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; clkdividern:inst|s_divcounter[4]  ; clkdividern:inst|s_divcounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; clkdividern:inst|s_divcounter[20] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.298 ; clkdividern:inst|s_divcounter[12] ; clkdividern:inst|s_divcounter[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; clkdividern:inst|s_divcounter[11] ; clkdividern:inst|s_divcounter[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.301 ; clkdividern:inst|s_divcounter[6]  ; clkdividern:inst|s_divcounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.305 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[17] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.431      ;
; 0.308 ; clkdividern:inst|s_divcounter[0]  ; clkdividern:inst|s_divcounter[0]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.434      ;
; 0.309 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.435      ;
; 0.311 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[16] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.437      ;
; 0.441 ; clkdividern:inst|s_divcounter[9]  ; clkdividern:inst|s_divcounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.567      ;
; 0.441 ; clkdividern:inst|s_divcounter[3]  ; clkdividern:inst|s_divcounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.567      ;
; 0.442 ; clkdividern:inst|s_divcounter[1]  ; clkdividern:inst|s_divcounter[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; clkdividern:inst|s_divcounter[7]  ; clkdividern:inst|s_divcounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; clkdividern:inst|s_divcounter[5]  ; clkdividern:inst|s_divcounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.448 ; clkdividern:inst|s_divcounter[11] ; clkdividern:inst|s_divcounter[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.450 ; clkdividern:inst|s_divcounter[2]  ; clkdividern:inst|s_divcounter[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; clkdividern:inst|s_divcounter[10] ; clkdividern:inst|s_divcounter[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.451 ; clkdividern:inst|s_divcounter[8]  ; clkdividern:inst|s_divcounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.452 ; clkdividern:inst|s_divcounter[4]  ; clkdividern:inst|s_divcounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; clkdividern:inst|s_divcounter[20] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; clkdividern:inst|s_divcounter[22] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.453 ; clkdividern:inst|s_divcounter[2]  ; clkdividern:inst|s_divcounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.453 ; clkdividern:inst|s_divcounter[10] ; clkdividern:inst|s_divcounter[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.454 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; clkdividern:inst|s_divcounter[8]  ; clkdividern:inst|s_divcounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.455 ; clkdividern:inst|s_divcounter[20] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; clkdividern:inst|s_divcounter[4]  ; clkdividern:inst|s_divcounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; clkdividern:inst|s_divcounter[22] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.457 ; clkdividern:inst|s_divcounter[0]  ; clkdividern:inst|s_divcounter[1]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.459 ; clkdividern:inst|s_divcounter[6]  ; clkdividern:inst|s_divcounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.460 ; clkdividern:inst|s_divcounter[0]  ; clkdividern:inst|s_divcounter[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.462 ; clkdividern:inst|s_divcounter[6]  ; clkdividern:inst|s_divcounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.463 ; clkdividern:inst|s_divcounter[24] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.589      ;
; 0.467 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.593      ;
; 0.469 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[17] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.595      ;
; 0.470 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.596      ;
; 0.472 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.598      ;
; 0.504 ; clkdividern:inst|s_divcounter[9]  ; clkdividern:inst|s_divcounter[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.630      ;
; 0.504 ; clkdividern:inst|s_divcounter[3]  ; clkdividern:inst|s_divcounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.630      ;
; 0.505 ; clkdividern:inst|s_divcounter[1]  ; clkdividern:inst|s_divcounter[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; clkdividern:inst|s_divcounter[7]  ; clkdividern:inst|s_divcounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; clkdividern:inst|s_divcounter[5]  ; clkdividern:inst|s_divcounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.507 ; clkdividern:inst|s_divcounter[9]  ; clkdividern:inst|s_divcounter[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.507 ; clkdividern:inst|s_divcounter[3]  ; clkdividern:inst|s_divcounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.508 ; clkdividern:inst|s_divcounter[1]  ; clkdividern:inst|s_divcounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; clkdividern:inst|s_divcounter[7]  ; clkdividern:inst|s_divcounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; clkdividern:inst|s_divcounter[5]  ; clkdividern:inst|s_divcounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.511 ; clkdividern:inst|s_divcounter[23] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.516 ; clkdividern:inst|s_divcounter[2]  ; clkdividern:inst|s_divcounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.642      ;
; 0.517 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.517 ; clkdividern:inst|s_divcounter[8]  ; clkdividern:inst|s_divcounter[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.518 ; clkdividern:inst|s_divcounter[20] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.518 ; clkdividern:inst|s_divcounter[4]  ; clkdividern:inst|s_divcounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.518 ; clkdividern:inst|s_divcounter[22] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.519 ; clkdividern:inst|s_divcounter[2]  ; clkdividern:inst|s_divcounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.645      ;
; 0.520 ; clkdividern:inst|s_divcounter[17] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.520 ; clkdividern:inst|s_divcounter[8]  ; clkdividern:inst|s_divcounter[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.521 ; clkdividern:inst|s_divcounter[20] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.647      ;
; 0.521 ; clkdividern:inst|s_divcounter[4]  ; clkdividern:inst|s_divcounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.647      ;
; 0.523 ; clkdividern:inst|s_divcounter[12] ; clkdividern:inst|s_divcounter[16] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.044      ; 0.651      ;
; 0.523 ; clkdividern:inst|s_divcounter[0]  ; clkdividern:inst|s_divcounter[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.525 ; clkdividern:inst|s_divcounter[6]  ; clkdividern:inst|s_divcounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.651      ;
; 0.526 ; clkdividern:inst|s_divcounter[0]  ; clkdividern:inst|s_divcounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.528 ; clkdividern:inst|s_divcounter[6]  ; clkdividern:inst|s_divcounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.654      ;
; 0.529 ; clkdividern:inst|clkout           ; clkdividern:inst|clkout           ; clkdividern:inst|clkout ; CLOCK_50    ; 0.000        ; 1.651      ; 2.399      ;
; 0.533 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.659      ;
; 0.535 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.661      ;
; 0.536 ; clkdividern:inst|s_divcounter[18] ; clkdividern:inst|s_divcounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.662      ;
; 0.538 ; clkdividern:inst|s_divcounter[16] ; clkdividern:inst|s_divcounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.664      ;
; 0.570 ; clkdividern:inst|s_divcounter[3]  ; clkdividern:inst|s_divcounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.696      ;
; 0.571 ; clkdividern:inst|s_divcounter[1]  ; clkdividern:inst|s_divcounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.697      ;
; 0.571 ; clkdividern:inst|s_divcounter[7]  ; clkdividern:inst|s_divcounter[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.697      ;
; 0.571 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.697      ;
; 0.571 ; clkdividern:inst|s_divcounter[21] ; clkdividern:inst|s_divcounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.697      ;
; 0.571 ; clkdividern:inst|s_divcounter[5]  ; clkdividern:inst|s_divcounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.697      ;
; 0.573 ; clkdividern:inst|s_divcounter[3]  ; clkdividern:inst|s_divcounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.699      ;
; 0.574 ; clkdividern:inst|s_divcounter[1]  ; clkdividern:inst|s_divcounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.700      ;
; 0.574 ; clkdividern:inst|s_divcounter[7]  ; clkdividern:inst|s_divcounter[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.700      ;
; 0.574 ; clkdividern:inst|s_divcounter[19] ; clkdividern:inst|s_divcounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.042      ; 0.700      ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkdividern:inst|clkout'                                                                                                                     ;
+-------+----------------------------------+----------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.204 ; seqshiftunit:inst2|s_shiftreg[6] ; seqshiftunit:inst2|s_shiftreg[5] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.043      ; 0.331      ;
; 0.211 ; seqshiftunit:inst2|s_shiftreg[5] ; seqshiftunit:inst2|s_shiftreg[6] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.043      ; 0.338      ;
; 0.261 ; seqshiftunit:inst2|s_shiftreg[2] ; seqshiftunit:inst2|s_shiftreg[3] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.043      ; 0.388      ;
; 0.262 ; seqshiftunit:inst2|s_shiftreg[3] ; seqshiftunit:inst2|s_shiftreg[4] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.043      ; 0.389      ;
; 0.262 ; seqshiftunit:inst2|s_shiftreg[3] ; seqshiftunit:inst2|s_shiftreg[2] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.043      ; 0.389      ;
; 0.263 ; seqshiftunit:inst2|s_shiftreg[2] ; seqshiftunit:inst2|s_shiftreg[1] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.043      ; 0.390      ;
; 0.304 ; seqshiftunit:inst2|s_shiftreg[4] ; seqshiftunit:inst2|s_shiftreg[5] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.043      ; 0.431      ;
; 0.306 ; seqshiftunit:inst2|s_shiftreg[1] ; seqshiftunit:inst2|s_shiftreg[2] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.043      ; 0.433      ;
; 0.306 ; seqshiftunit:inst2|s_shiftreg[0] ; seqshiftunit:inst2|s_shiftreg[1] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.043      ; 0.433      ;
; 0.310 ; seqshiftunit:inst2|s_shiftreg[4] ; seqshiftunit:inst2|s_shiftreg[3] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.043      ; 0.437      ;
; 0.313 ; seqshiftunit:inst2|s_shiftreg[1] ; seqshiftunit:inst2|s_shiftreg[0] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.043      ; 0.440      ;
; 0.316 ; seqshiftunit:inst2|s_shiftreg[7] ; seqshiftunit:inst2|s_shiftreg[6] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.043      ; 0.443      ;
; 0.355 ; seqshiftunit:inst2|s_shiftreg[6] ; seqshiftunit:inst2|s_shiftreg[7] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.043      ; 0.482      ;
; 0.359 ; seqshiftunit:inst2|s_shiftreg[7] ; seqshiftunit:inst2|s_shiftreg[0] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.043      ; 0.486      ;
; 0.384 ; seqshiftunit:inst2|s_shiftreg[5] ; seqshiftunit:inst2|s_shiftreg[4] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.043      ; 0.511      ;
; 0.418 ; seqshiftunit:inst2|s_shiftreg[0] ; seqshiftunit:inst2|s_shiftreg[7] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.043      ; 0.545      ;
; 0.466 ; seqshiftunit:inst2|s_shiftreg[7] ; seqshiftunit:inst2|s_shiftreg[7] ; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0.000        ; 0.043      ; 0.593      ;
+-------+----------------------------------+----------------------------------+-------------------------+-------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+--------------------------+---------+-------+----------+---------+---------------------+
; Clock                    ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack         ; -3.990  ; 0.204 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                ; -3.990  ; 0.204 ; N/A      ; N/A     ; -3.000              ;
;  clkdividern:inst|clkout ; -0.589  ; 0.204 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS          ; -86.097 ; 0.0   ; 0.0      ; 0.0     ; -47.975             ;
;  CLOCK_50                ; -83.622 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  clkdividern:inst|clkout ; -2.475  ; 0.000 ; N/A      ; N/A     ; -10.280             ;
+--------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0        ; 0        ; 0        ; 17       ;
; clkdividern:inst|clkout ; CLOCK_50                ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                ; CLOCK_50                ; 1214     ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; clkdividern:inst|clkout ; clkdividern:inst|clkout ; 0        ; 0        ; 0        ; 17       ;
; clkdividern:inst|clkout ; CLOCK_50                ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                ; CLOCK_50                ; 1214     ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 36    ; 36   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------+
; Clock Status Summary                                                   ;
+-------------------------+-------------------------+------+-------------+
; Target                  ; Clock                   ; Type ; Status      ;
+-------------------------+-------------------------+------+-------------+
; CLOCK_50                ; CLOCK_50                ; Base ; Constrained ;
; clkdividern:inst|clkout ; clkdividern:inst|clkout ; Base ; Constrained ;
+-------------------------+-------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[16]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[16]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Thu Apr 21 10:53:44 2022
Info: Command: quartus_sta SeqShiftUnit_Demo -c SeqShiftUnit_Demo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SeqShiftUnit_Demo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkdividern:inst|clkout clkdividern:inst|clkout
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.990
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.990             -83.622 CLOCK_50 
    Info (332119):    -0.589              -2.475 clkdividern:inst|clkout 
Info (332146): Worst-case hold slack is 0.449
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.449               0.000 CLOCK_50 
    Info (332119):     0.463               0.000 clkdividern:inst|clkout 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285             -10.280 clkdividern:inst|clkout 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.624
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.624             -74.396 CLOCK_50 
    Info (332119):    -0.428              -1.395 clkdividern:inst|clkout 
Info (332146): Worst-case hold slack is 0.405
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.405               0.000 CLOCK_50 
    Info (332119):     0.426               0.000 clkdividern:inst|clkout 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285             -10.280 clkdividern:inst|clkout 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.633
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.633             -26.110 CLOCK_50 
    Info (332119):     0.224               0.000 clkdividern:inst|clkout 
Info (332146): Worst-case hold slack is 0.204
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.204               0.000 CLOCK_50 
    Info (332119):     0.204               0.000 clkdividern:inst|clkout 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.650 CLOCK_50 
    Info (332119):    -1.000              -8.000 clkdividern:inst|clkout 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 863 megabytes
    Info: Processing ended: Thu Apr 21 10:53:46 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


