static void F_1 ( T_1 * V_1 , int * V_2 , T_2 * V_3 , T_3 V_4 , T_4 V_5 )\r\n{\r\nswitch ( V_5 )\r\n{\r\ncase 1 :\r\nF_2 ( V_1 , * V_2 , V_3 , V_4 , V_5 + 2 , F_3 ( V_3 , V_4 + 2 ) ) ;\r\nbreak;\r\ncase 2 :\r\nF_2 ( V_1 , * V_2 , V_3 , V_4 , V_5 + 2 , F_4 ( V_3 , V_4 + 2 ) ) ;\r\nbreak;\r\ncase 3 :\r\nF_2 ( V_1 , * V_2 , V_3 , V_4 , V_5 + 2 , F_5 ( V_3 , V_4 + 2 ) ) ;\r\nbreak;\r\ncase 4 :\r\nF_2 ( V_1 , * V_2 , V_3 , V_4 , V_5 + 2 , F_6 ( V_3 , V_4 + 2 ) ) ;\r\nbreak;\r\ndefault:\r\nbreak;\r\n}\r\n}\r\nstatic void F_7 ( T_2 * V_3 , T_5 * V_6 , T_1 * V_1 , T_6 V_7 )\r\n{\r\nT_7 * V_8 ;\r\nT_1 * V_9 ;\r\nT_8 V_10 ;\r\nT_3 V_4 = 0 ;\r\nif ( V_11 )\r\n{\r\nF_8 ( V_6 -> V_12 , V_13 , L_1 ) ;\r\n}\r\nelse\r\n{\r\nF_8 ( V_6 -> V_12 , V_13 , L_2 ) ;\r\n}\r\nV_10 = F_3 ( V_3 , V_4 ) ;\r\nV_4 ++ ;\r\nV_14 . V_10 = V_10 ;\r\nV_14 . V_15 = 0 ;\r\nV_14 . V_16 = 0 ;\r\nF_9 ( V_6 -> V_12 , V_17 , L_3 , F_10 ( V_10 , & V_18 , L_4 ) ) ;\r\nV_8 = F_11 ( V_1 , V_19 , V_3 , 0 , 5 ,\r\nL_5 ,\r\nF_10 ( V_10 , & V_18 , L_4 ) ) ;\r\nV_9 = F_12 ( V_8 , V_20 ) ;\r\nF_2 ( V_9 , V_21 , V_3 , 0 , 1 , V_10 ) ;\r\nswitch( V_10 )\r\n{\r\ncase V_22 :\r\n{\r\nif ( ! V_1 )\r\nbreak;\r\nwhile( F_13 ( V_3 , V_4 ) )\r\n{\r\nT_8 V_23 = F_3 ( V_3 , V_4 + 0 ) ;\r\nT_8 V_5 = F_3 ( V_3 , V_4 + 1 ) ;\r\nswitch( V_23 )\r\n{\r\ncase V_24 :\r\nF_1 ( V_9 , & V_25 , V_3 , V_4 , V_5 ) ;\r\nbreak;\r\ncase V_26 :\r\nF_1 ( V_9 , & V_27 , V_3 , V_4 , V_5 ) ;\r\nbreak;\r\ncase V_28 :\r\nF_1 ( V_9 , & V_29 , V_3 , V_4 , V_5 ) ;\r\nbreak;\r\ncase V_30 :\r\nF_1 ( V_9 , & V_31 , V_3 , V_4 , V_5 ) ;\r\nbreak;\r\ncase V_32 :\r\nF_1 ( V_9 , & V_33 , V_3 , V_4 , V_5 ) ;\r\nbreak;\r\ncase V_34 :\r\nF_1 ( V_9 , & V_35 , V_3 , V_4 , V_5 ) ;\r\nbreak;\r\ncase V_36 :\r\nF_1 ( V_9 , & V_37 , V_3 , V_4 , V_5 ) ;\r\nbreak;\r\ncase V_38 :\r\nF_1 ( V_9 , & V_39 , V_3 , V_4 , V_5 ) ;\r\nbreak;\r\ncase V_40 :\r\nF_1 ( V_9 , & V_41 , V_3 , V_4 , V_5 ) ;\r\nbreak;\r\ndefault:\r\nbreak;\r\n}\r\nV_4 += ( 2 + V_5 ) ;\r\n}\r\n}\r\nbreak;\r\ncase V_42 :\r\n{\r\nF_2 ( V_9 , V_43 , V_3 , V_4 , 2 , F_4 ( V_3 , V_4 ) ) ;\r\nV_14 . V_15 = F_4 ( V_3 , V_4 + 0 ) ;\r\nif ( V_11 )\r\n{\r\nF_9 ( V_6 -> V_12 , V_17 , L_6 ) ;\r\n}\r\nelse\r\n{\r\nF_9 ( V_6 -> V_12 , V_17 , L_7 , V_14 . V_15 ) ;\r\n}\r\n}\r\nbreak;\r\ncase V_44 :\r\n{\r\nint V_45 ;\r\nF_2 ( V_9 , V_43 , V_3 , V_4 + 0 , 2 , F_4 ( V_3 , V_4 + 0 ) ) ;\r\nF_2 ( V_9 , V_46 , V_3 , V_4 + 2 , 2 , F_4 ( V_3 , V_4 + 2 ) ) ;\r\nV_14 . V_15 = F_4 ( V_3 , V_4 + 0 ) ;\r\nV_14 . V_16 = F_4 ( V_3 , V_4 + 2 ) ;\r\nV_4 += 4 ;\r\nV_45 = ( F_14 ( V_3 ) - V_4 ) ;\r\nif ( V_11 )\r\n{\r\nif ( V_45 > 0 )\r\n{\r\nif ( V_7 == V_47 )\r\n{\r\nF_15 ( V_48 , F_16 ( V_3 , V_4 , V_45 ) , V_6 , V_1 ) ;\r\n}\r\nelse if ( V_7 == V_49 )\r\n{\r\nF_15 ( V_50 , F_16 ( V_3 , V_4 , V_45 ) , V_6 , V_1 ) ;\r\n}\r\nelse\r\n{\r\nF_17 ( V_6 -> V_12 , V_17 , L_8 ) ;\r\n}\r\n}\r\nelse\r\n{\r\nF_17 ( V_6 -> V_12 , V_17 , L_9 ) ;\r\n}\r\n}\r\nelse\r\n{\r\nif ( V_45 > 0 )\r\n{\r\nF_9 ( V_6 -> V_12 , V_17 , L_10 , V_14 . V_15 ) ;\r\nF_18 ( V_6 -> V_12 , V_17 , L_11 , V_14 . V_16 ) ;\r\n}\r\nelse\r\n{\r\nF_9 ( V_6 -> V_12 , V_17 , L_12 , V_14 . V_15 ) ;\r\nF_18 ( V_6 -> V_12 , V_17 , L_11 , V_14 . V_16 ) ;\r\n}\r\n}\r\n}\r\nbreak;\r\ndefault:\r\nbreak;\r\n}\r\n#if 0\r\ntap_queue_packet(uasip_tap, pinfo, &ua_tap_info);\r\n#endif\r\n}\r\nstatic int F_19 ( T_2 * V_3 , T_5 * V_6 , T_1 * V_1 , void * T_9 V_51 )\r\n{\r\nif ( V_52 )\r\n{\r\nif ( memcmp ( ( V_6 -> V_53 ) . T_9 , V_54 , sizeof( V_54 ) ) == 0 )\r\n{\r\nF_7 ( V_3 , V_6 , V_1 , V_47 ) ;\r\nreturn F_20 ( V_3 ) ;\r\n}\r\nelse if ( memcmp ( ( V_6 -> V_55 ) . T_9 , V_54 , sizeof( V_54 ) ) == 0 )\r\n{\r\nF_7 ( V_3 , V_6 , V_1 , V_49 ) ;\r\nreturn F_20 ( V_3 ) ;\r\n}\r\n}\r\nF_7 ( V_3 , V_6 , V_1 , V_56 ) ;\r\nreturn F_20 ( V_3 ) ;\r\n}\r\nvoid F_21 ( void )\r\n{\r\nT_10 * V_57 ;\r\nstatic T_11 V_58 [] = {\r\n{\r\n& V_21 ,\r\n{\r\nL_13 ,\r\nL_14 ,\r\nV_59 ,\r\nV_60 | V_61 ,\r\n& V_18 ,\r\n0x0 ,\r\nL_15 ,\r\nV_62\r\n}\r\n} ,\r\n{\r\n& V_25 ,\r\n{\r\nL_16 ,\r\nL_17 ,\r\nV_59 ,\r\nV_60 ,\r\nNULL ,\r\n0x0 ,\r\nL_18 ,\r\nV_62\r\n}\r\n} ,\r\n{\r\n& V_27 ,\r\n{\r\nL_19 ,\r\nL_20 ,\r\nV_59 ,\r\nV_60 ,\r\nNULL ,\r\n0x0 ,\r\nL_21 ,\r\nV_62\r\n}\r\n} ,\r\n{\r\n& V_29 ,\r\n{\r\nL_22 ,\r\nL_23 ,\r\nV_59 ,\r\nV_60 ,\r\nNULL ,\r\n0x0 ,\r\nL_24 ,\r\nV_62\r\n}\r\n} ,\r\n{\r\n& V_31 ,\r\n{\r\nL_25 ,\r\nL_26 ,\r\nV_59 ,\r\nV_60 ,\r\nNULL ,\r\n0x0 ,\r\nL_27 ,\r\nV_62\r\n}\r\n} ,\r\n{\r\n& V_33 ,\r\n{\r\nL_28 ,\r\nL_29 ,\r\nV_59 ,\r\nV_60 ,\r\nNULL ,\r\n0x0 ,\r\nL_30 ,\r\nV_62\r\n}\r\n} ,\r\n{\r\n& V_35 ,\r\n{\r\nL_31 ,\r\nL_32 ,\r\nV_59 ,\r\nV_60 ,\r\nNULL ,\r\n0x0 ,\r\nL_33 ,\r\nV_62\r\n}\r\n} ,\r\n{\r\n& V_37 ,\r\n{\r\nL_34 ,\r\nL_35 ,\r\nV_59 ,\r\nV_60 ,\r\nNULL ,\r\n0x0 ,\r\nL_36 ,\r\nV_62\r\n}\r\n} ,\r\n{\r\n& V_39 ,\r\n{\r\nL_37 ,\r\nL_38 ,\r\nV_59 ,\r\nV_60 ,\r\nNULL ,\r\n0x0 ,\r\nL_39 ,\r\nV_62\r\n}\r\n} ,\r\n{\r\n& V_41 ,\r\n{\r\nL_40 ,\r\nL_41 ,\r\nV_59 ,\r\nV_60 ,\r\nNULL ,\r\n0x0 ,\r\nL_42 ,\r\nV_62\r\n}\r\n} ,\r\n{\r\n& V_43 ,\r\n{\r\nL_43 ,\r\nL_44 ,\r\nV_63 ,\r\nV_60 ,\r\nNULL ,\r\n0x0 ,\r\nL_45 ,\r\nV_62\r\n}\r\n} ,\r\n{\r\n& V_46 ,\r\n{\r\nL_46 ,\r\nL_47 ,\r\nV_63 ,\r\nV_60 ,\r\nNULL ,\r\n0x0 ,\r\nL_48 ,\r\nV_62\r\n}\r\n} ,\r\n} ;\r\nstatic T_3 * V_64 [] =\r\n{\r\n& V_20 ,\r\n} ;\r\nV_19 = F_22 ( L_49 , L_50 , L_51 ) ;\r\nV_65 = F_23 ( L_51 , F_19 , V_19 ) ;\r\nF_24 ( V_19 , V_58 , F_25 ( V_58 ) ) ;\r\nF_26 ( V_64 , F_25 ( V_64 ) ) ;\r\nV_57 = F_27 ( V_19 , V_66 ) ;\r\nF_28 ( V_57 , L_52 , L_53 , L_54 , & V_67 ) ;\r\nF_28 ( V_57 , L_55 , L_56 , L_57 , & V_11 ) ;\r\nF_29 ( V_57 , L_58 , L_59 ,\r\nL_60 ,\r\n& V_68 ) ;\r\n#if 0\r\nuasip_tap = register_tap("uasip");\r\n#endif\r\n}\r\nvoid V_66 ( void )\r\n{\r\nstatic T_12 V_69 = FALSE ;\r\nif ( ! V_69 )\r\n{\r\nV_48 = F_30 ( L_61 , V_19 ) ;\r\nV_50 = F_30 ( L_62 , V_19 ) ;\r\nV_69 = TRUE ;\r\n}\r\nV_52 = FALSE ;\r\nmemset ( V_54 , 0 , sizeof( V_54 ) ) ;\r\nif( V_67 ) {\r\nF_31 ( L_63 , L_64 , V_65 ) ;\r\n} else{\r\nF_32 ( L_63 , L_64 , V_65 ) ;\r\n}\r\nif ( strcmp ( V_68 , L_65 ) != 0 ) {\r\nif ( F_33 ( V_68 , V_54 ) ) {\r\nV_52 = TRUE ;\r\n} else {\r\nF_34 ( L_66 , V_68 ) ;\r\n}\r\n}\r\n}
