
# 南昌大学可以做的
## 可能的具体技术方案
 1. 根据 iVerilog 的拆分，我们可以替换 iVerilog 的 vvp 模块和 tgt-vvp 模块。
 2. 读取 pform 格式，处理成张量形式。


## 明确项目限制
1. 项目不包含门级之上层抽象（如RTL）的仿真。
2. 不保证零延迟仿真结果的正确性。这是因为现实中不存在零延迟电路，而零延迟电路就可能是没有稳定解的，如零延迟的非门连接自己的输入。
3. 暂不保证含有 CMOS 开关之电路仿真结果正确性。因为此类电路含有H/L态，降低速率，浪费空间，故暂不考虑。
4. 暂不支持自定义 PLI ，仅支持必要的系统任务。


# 工作量
1. 虽然是开源项目，iVerilog 项目本身经过4-5名核心人员十余年的开发，代码行数在20万以上。
2. 由于涉及工具众多，代码研读不会拆过买人每天300行。
3. 关键部分的研发不会超过没人每天150行。
4. iVerilog 的 vvp 模块和 tgt-vvp 模块 加起来超过6万行。

