TimeQuest Timing Analyzer report for ProcessorV1
Wed Apr 03 22:06:05 2013
Quartus II 32-bit Version 12.0 Build 178 05/31/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Web Edition ;
; Revision Name      ; ProcessorV1                                      ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20Q240C8                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 5.56 MHz ; 5.56 MHz        ; clock      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clock ; -179.007 ; -8183.284     ;
+-------+----------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.941 ; -536.181              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                              ;
+----------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -179.007 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 180.046    ;
; -179.007 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 180.046    ;
; -178.557 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 179.596    ;
; -178.557 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 179.596    ;
; -178.336 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 179.375    ;
; -178.336 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 179.375    ;
; -178.288 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 179.327    ;
; -178.288 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 179.327    ;
; -178.267 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 179.306    ;
; -178.267 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 179.306    ;
; -178.251 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.001     ; 179.290    ;
; -178.163 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.001     ; 179.202    ;
; -178.127 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 179.166    ;
; -178.127 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 179.166    ;
; -178.124 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.001     ; 179.163    ;
; -178.099 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 179.138    ;
; -178.099 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 179.138    ;
; -178.081 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 179.120    ;
; -178.081 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 179.120    ;
; -178.049 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 179.088    ;
; -178.049 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 179.088    ;
; -177.801 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.001     ; 178.840    ;
; -177.741 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 178.780    ;
; -177.741 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 178.780    ;
; -177.716 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 178.755    ;
; -177.716 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 178.755    ;
; -177.713 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.001     ; 178.752    ;
; -177.709 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 178.748    ;
; -177.709 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 178.748    ;
; -177.674 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.001     ; 178.713    ;
; -177.608 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 178.647    ;
; -177.608 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 178.647    ;
; -177.580 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.001     ; 178.619    ;
; -177.532 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.001     ; 178.571    ;
; -177.520 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 178.559    ;
; -177.520 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 178.559    ;
; -177.511 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.001     ; 178.550    ;
; -177.492 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.001     ; 178.531    ;
; -177.457 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 178.496    ;
; -177.457 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 178.496    ;
; -177.453 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.001     ; 178.492    ;
; -177.444 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.001     ; 178.483    ;
; -177.423 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.001     ; 178.462    ;
; -177.405 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.001     ; 178.444    ;
; -177.384 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.001     ; 178.423    ;
; -177.371 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.001     ; 178.410    ;
; -177.343 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.001     ; 178.382    ;
; -177.338 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 178.377    ;
; -177.338 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 178.377    ;
; -177.325 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 178.364    ;
; -177.325 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 178.364    ;
; -177.325 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.001     ; 178.364    ;
; -177.293 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.001     ; 178.332    ;
; -177.283 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.001     ; 178.322    ;
; -177.255 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.001     ; 178.294    ;
; -177.244 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.001     ; 178.283    ;
; -177.237 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.001     ; 178.276    ;
; -177.216 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.001     ; 178.255    ;
; -177.205 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.001     ; 178.244    ;
; -177.198 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.001     ; 178.237    ;
; -177.166 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.001     ; 178.205    ;
; -177.022 ; control_unit_230:inst10|stage[23] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 178.061    ;
; -177.022 ; control_unit_230:inst10|stage[23] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 178.061    ;
; -176.985 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.001     ; 178.024    ;
; -176.982 ; control_unit_230:inst10|stage[16] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 178.021    ;
; -176.982 ; control_unit_230:inst10|stage[16] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 178.021    ;
; -176.976 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 178.015    ;
; -176.976 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 178.015    ;
; -176.960 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.001     ; 177.999    ;
; -176.953 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.001     ; 177.992    ;
; -176.906 ; control_unit_230:inst10|stage[18] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 177.945    ;
; -176.906 ; control_unit_230:inst10|stage[18] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 177.945    ;
; -176.897 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.001     ; 177.936    ;
; -176.872 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.001     ; 177.911    ;
; -176.865 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.001     ; 177.904    ;
; -176.858 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.001     ; 177.897    ;
; -176.852 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.001     ; 177.891    ;
; -176.833 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.001     ; 177.872    ;
; -176.826 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.001     ; 177.865    ;
; -176.797 ; control_unit_230:inst10|stage[19] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 177.836    ;
; -176.797 ; control_unit_230:inst10|stage[19] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 177.836    ;
; -176.764 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.001     ; 177.803    ;
; -176.764 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.001     ; 177.803    ;
; -176.725 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.001     ; 177.764    ;
; -176.701 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.001     ; 177.740    ;
; -176.676 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.001     ; 177.715    ;
; -176.656 ; control_unit_230:inst10|stage[21] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 177.695    ;
; -176.656 ; control_unit_230:inst10|stage[21] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 177.695    ;
; -176.642 ; control_unit_230:inst10|stage[22] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 177.681    ;
; -176.642 ; control_unit_230:inst10|stage[22] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 177.681    ;
; -176.637 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.001     ; 177.676    ;
; -176.613 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.001     ; 177.652    ;
; -176.582 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.001     ; 177.621    ;
; -176.574 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.001     ; 177.613    ;
; -176.569 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.001     ; 177.608    ;
; -176.494 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.001     ; 177.533    ;
; -176.481 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.001     ; 177.520    ;
; -176.474 ; control_unit_230:inst10|stage[20] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 177.513    ;
; -176.474 ; control_unit_230:inst10|stage[20] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 177.513    ;
; -176.457 ; control_unit_230:inst10|stage[24] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 177.496    ;
+----------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                    ;
+-------+----------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; control_unit_230:inst10|ir_enable                                    ; control_unit_230:inst10|ir_enable                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_unit_230:inst10|rf_write                                     ; control_unit_230:inst10|rf_write                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_unit_230:inst10|b_inv                                        ; control_unit_230:inst10|b_inv                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.740 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[7]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.046      ;
; 0.749 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[2]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[12]                        ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.055      ;
; 0.752 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[11]                        ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.058      ;
; 0.754 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[10]                        ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.060      ;
; 0.757 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[8]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.063      ;
; 0.760 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[14]                        ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.066      ;
; 0.760 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[15]                        ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.066      ;
; 0.916 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.222      ;
; 0.919 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[5]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.225      ;
; 1.248 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                        ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.554      ;
; 1.264 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; -0.500       ; 0.000      ; 1.070      ;
; 1.267 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15]                        ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.573      ;
; 1.272 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15]                        ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.578      ;
; 1.273 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15]                        ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.579      ;
; 1.287 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                        ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.593      ;
; 1.289 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                        ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.595      ;
; 1.328 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]                         ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[1]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.634      ;
; 1.393 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[6]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                           ; clock        ; clock       ; 0.000        ; 0.003      ; 1.702      ;
; 1.410 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]                         ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; -0.500       ; 0.000      ; 1.216      ;
; 1.464 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[1]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                           ; clock        ; clock       ; 0.000        ; -0.002     ; 1.768      ;
; 1.506 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[13]                        ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                          ; clock        ; clock       ; 0.000        ; -0.007     ; 1.805      ;
; 1.509 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15]                        ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[13]                          ; clock        ; clock       ; 0.000        ; -0.003     ; 1.812      ;
; 1.532 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[3]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]                           ; clock        ; clock       ; 0.000        ; -0.004     ; 1.834      ;
; 1.543 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                        ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.849      ;
; 1.560 ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[2] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]                           ; clock        ; clock       ; -0.500       ; 0.000      ; 1.366      ;
; 1.731 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14]                        ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 2.037      ;
; 1.733 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14]                        ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 2.039      ;
; 1.737 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; -0.500       ; 0.000      ; 1.543      ;
; 1.743 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                         ; smpRegisterFile:inst|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; -0.500       ; 0.000      ; 1.549      ;
; 1.744 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                         ; smpRegisterFile:inst|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; -0.500       ; 0.000      ; 1.550      ;
; 1.749 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]                         ; smpRegisterFile:inst|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; -0.500       ; -0.003     ; 1.552      ;
; 1.750 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]                         ; smpRegisterFile:inst|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; -0.500       ; -0.003     ; 1.553      ;
; 1.799 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10]                        ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[10]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 2.105      ;
; 1.807 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[9]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; 0.007      ; 2.120      ;
; 1.820 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[10]                        ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 2.126      ;
; 1.856 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14]                        ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 2.162      ;
; 1.896 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[4]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                           ; clock        ; clock       ; 0.000        ; 0.001      ; 2.203      ;
; 1.896 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[10]                        ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 2.202      ;
; 1.902 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[10]                        ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 2.208      ;
; 1.913 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                        ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[10]  ; clock        ; clock       ; -0.500       ; 0.004      ; 1.723      ;
; 1.933 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15]                        ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]                           ; clock        ; clock       ; 0.000        ; -0.003     ; 2.236      ;
; 1.948 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]                         ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; -0.500       ; -0.003     ; 1.751      ;
; 1.951 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                        ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12]                          ; clock        ; clock       ; 0.000        ; -0.011     ; 2.246      ;
; 1.951 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                        ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14]                          ; clock        ; clock       ; 0.000        ; -0.011     ; 2.246      ;
; 1.968 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]                         ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[9]   ; clock        ; clock       ; -0.500       ; -0.003     ; 1.771      ;
; 1.977 ; control_unit_230:inst10|ir_enable                                    ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[22]                          ; clock        ; clock       ; 0.000        ; -0.010     ; 2.273      ;
; 1.977 ; control_unit_230:inst10|ir_enable                                    ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[21]                          ; clock        ; clock       ; 0.000        ; -0.010     ; 2.273      ;
; 1.977 ; control_unit_230:inst10|ir_enable                                    ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[23]                          ; clock        ; clock       ; 0.000        ; -0.010     ; 2.273      ;
; 1.977 ; control_unit_230:inst10|ir_enable                                    ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[20]                          ; clock        ; clock       ; 0.000        ; -0.010     ; 2.273      ;
; 1.977 ; control_unit_230:inst10|ir_enable                                    ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]                           ; clock        ; clock       ; 0.000        ; -0.010     ; 2.273      ;
; 1.977 ; control_unit_230:inst10|ir_enable                                    ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]                           ; clock        ; clock       ; 0.000        ; -0.010     ; 2.273      ;
; 1.977 ; control_unit_230:inst10|ir_enable                                    ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]                           ; clock        ; clock       ; 0.000        ; -0.010     ; 2.273      ;
; 1.977 ; control_unit_230:inst10|ir_enable                                    ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[3]                           ; clock        ; clock       ; 0.000        ; -0.010     ; 2.273      ;
; 1.977 ; control_unit_230:inst10|ir_enable                                    ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[1]                           ; clock        ; clock       ; 0.000        ; -0.010     ; 2.273      ;
; 1.977 ; control_unit_230:inst10|ir_enable                                    ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[2]                           ; clock        ; clock       ; 0.000        ; -0.010     ; 2.273      ;
; 1.988 ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[3] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]                           ; clock        ; clock       ; -0.500       ; 0.000      ; 1.794      ;
; 1.999 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]                        ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[12]  ; clock        ; clock       ; -0.500       ; -0.008     ; 1.797      ;
; 2.014 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                        ; smpRegisterFile:inst|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[14]  ; clock        ; clock       ; -0.500       ; -0.006     ; 1.814      ;
; 2.015 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                        ; smpRegisterFile:inst|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[14]  ; clock        ; clock       ; -0.500       ; -0.006     ; 1.815      ;
; 2.017 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                        ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]                           ; clock        ; clock       ; 0.000        ; -0.013     ; 2.310      ;
; 2.017 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                        ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]                           ; clock        ; clock       ; 0.000        ; -0.013     ; 2.310      ;
; 2.024 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]                         ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[5]                           ; clock        ; clock       ; 0.000        ; -0.004     ; 2.326      ;
; 2.042 ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[3] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[3]                           ; clock        ; clock       ; -0.500       ; 0.000      ; 1.848      ;
; 2.049 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]                         ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[2]                           ; clock        ; clock       ; 0.000        ; 0.001      ; 2.356      ;
; 2.055 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]                        ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[12]  ; clock        ; clock       ; -0.500       ; -0.003     ; 1.858      ;
; 2.072 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                         ; smpRegisterFile:inst|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; -0.500       ; -0.001     ; 1.877      ;
; 2.074 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                         ; smpRegisterFile:inst|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; -0.500       ; -0.001     ; 1.879      ;
; 2.077 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[13]                        ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 2.383      ;
; 2.080 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                        ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[10]  ; clock        ; clock       ; -0.500       ; 0.004      ; 1.890      ;
; 2.089 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                         ; smpRegisterFile:inst|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; -0.500       ; 0.005      ; 1.900      ;
; 2.091 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; -0.500       ; 0.001      ; 1.898      ;
; 2.091 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                         ; smpRegisterFile:inst|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; -0.500       ; 0.005      ; 1.902      ;
; 2.098 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]                        ; smpRegisterFile:inst|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[11] ; clock        ; clock       ; -0.500       ; 0.004      ; 1.908      ;
; 2.101 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]                        ; smpRegisterFile:inst|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[11] ; clock        ; clock       ; -0.500       ; 0.004      ; 1.911      ;
; 2.107 ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[2] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]                           ; clock        ; clock       ; -0.500       ; 0.000      ; 1.913      ;
; 2.107 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]                        ; smpRegisterFile:inst|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[12] ; clock        ; clock       ; -0.500       ; 0.004      ; 1.917      ;
; 2.107 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]                        ; smpRegisterFile:inst|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[12] ; clock        ; clock       ; -0.500       ; 0.004      ; 1.917      ;
; 2.111 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                        ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]                           ; clock        ; clock       ; 0.000        ; -0.004     ; 2.413      ;
; 2.111 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                         ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; -0.500       ; 0.005      ; 1.922      ;
; 2.116 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                        ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]                           ; clock        ; clock       ; 0.000        ; -0.004     ; 2.418      ;
; 2.125 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                         ; smpRegisterFile:inst|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; -0.500       ; 0.006      ; 1.937      ;
; 2.125 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                         ; smpRegisterFile:inst|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; -0.500       ; 0.006      ; 1.937      ;
; 2.129 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]                         ; smpRegisterFile:inst|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; -0.500       ; -0.003     ; 1.932      ;
; 2.131 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]                         ; smpRegisterFile:inst|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; -0.500       ; -0.003     ; 1.934      ;
; 2.135 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                        ; smpRegisterFile:inst|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[10]  ; clock        ; clock       ; -0.500       ; -0.007     ; 1.934      ;
; 2.136 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                        ; smpRegisterFile:inst|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; -0.500       ; 0.002      ; 1.944      ;
; 2.136 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                        ; smpRegisterFile:inst|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; -0.500       ; 0.002      ; 1.944      ;
; 2.138 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                        ; smpRegisterFile:inst|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[10]  ; clock        ; clock       ; -0.500       ; -0.007     ; 1.937      ;
; 2.139 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                         ; smpRegisterFile:inst|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; -0.500       ; 0.003      ; 1.948      ;
; 2.140 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                         ; smpRegisterFile:inst|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; -0.500       ; 0.003      ; 1.949      ;
; 2.143 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[10]                        ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 2.449      ;
; 2.145 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                         ; smpRegisterFile:inst|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; -0.500       ; -0.007     ; 1.944      ;
; 2.146 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; -0.500       ; -0.005     ; 1.947      ;
; 2.147 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                         ; smpRegisterFile:inst|DFF_16BIT:inst|lpm_ff:lpm_ff_component|dffs[6]    ; clock        ; clock       ; -0.500       ; -0.007     ; 1.946      ;
; 2.150 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; -0.500       ; -0.005     ; 1.951      ;
; 2.163 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]                        ; smpRegisterFile:inst|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[11]  ; clock        ; clock       ; -0.500       ; -0.009     ; 1.960      ;
+-------+----------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clock ; Rise       ; clock                                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[10] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+------------------+------------+---------+---------+------------+-----------------+
; Data Port        ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+------------------+------------+---------+---------+------------+-----------------+
; instruction[*]   ; clock      ; 5.871   ; 5.871   ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; 4.468   ; 4.468   ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; 4.851   ; 4.851   ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; 5.003   ; 5.003   ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 4.513   ; 4.513   ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 4.988   ; 4.988   ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 4.855   ; 4.855   ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 4.879   ; 4.879   ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 4.803   ; 4.803   ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 4.999   ; 4.999   ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 4.657   ; 4.657   ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 0.311   ; 0.311   ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 0.416   ; 0.416   ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 5.871   ; 5.871   ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 4.447   ; 4.447   ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 4.959   ; 4.959   ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 4.555   ; 4.555   ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 4.688   ; 4.688   ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 4.589   ; 4.589   ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 4.391   ; 4.391   ; Rise       ; clock           ;
; reset            ; clock      ; 178.602 ; 178.602 ; Rise       ; clock           ;
+------------------+------------+---------+---------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; instruction[*]   ; clock      ; -0.045 ; -0.045 ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; -4.202 ; -4.202 ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; -4.585 ; -4.585 ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; -4.737 ; -4.737 ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; -4.247 ; -4.247 ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; -4.722 ; -4.722 ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; -4.589 ; -4.589 ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; -4.613 ; -4.613 ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; -4.537 ; -4.537 ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; -4.733 ; -4.733 ; Rise       ; clock           ;
;  instruction[10] ; clock      ; -4.391 ; -4.391 ; Rise       ; clock           ;
;  instruction[11] ; clock      ; -0.045 ; -0.045 ; Rise       ; clock           ;
;  instruction[12] ; clock      ; -0.150 ; -0.150 ; Rise       ; clock           ;
;  instruction[13] ; clock      ; -5.605 ; -5.605 ; Rise       ; clock           ;
;  instruction[14] ; clock      ; -4.181 ; -4.181 ; Rise       ; clock           ;
;  instruction[15] ; clock      ; -4.693 ; -4.693 ; Rise       ; clock           ;
;  instruction[20] ; clock      ; -4.289 ; -4.289 ; Rise       ; clock           ;
;  instruction[21] ; clock      ; -4.422 ; -4.422 ; Rise       ; clock           ;
;  instruction[22] ; clock      ; -4.323 ; -4.323 ; Rise       ; clock           ;
;  instruction[23] ; clock      ; -4.125 ; -4.125 ; Rise       ; clock           ;
; reset            ; clock      ; -3.322 ; -3.322 ; Rise       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ALU_c        ; clock      ; 28.361 ; 28.361 ; Rise       ; clock           ;
; ALU_n        ; clock      ; 28.431 ; 28.431 ; Rise       ; clock           ;
; ALU_v        ; clock      ; 27.225 ; 27.225 ; Rise       ; clock           ;
; ALU_z        ; clock      ; 29.146 ; 29.146 ; Rise       ; clock           ;
; IRA[*]       ; clock      ; 9.954  ; 9.954  ; Rise       ; clock           ;
;  IRA[0]      ; clock      ; 9.954  ; 9.954  ; Rise       ; clock           ;
;  IRA[1]      ; clock      ; 9.784  ; 9.784  ; Rise       ; clock           ;
;  IRA[2]      ; clock      ; 9.485  ; 9.485  ; Rise       ; clock           ;
;  IRA[3]      ; clock      ; 9.485  ; 9.485  ; Rise       ; clock           ;
; IRB[*]       ; clock      ; 9.642  ; 9.642  ; Rise       ; clock           ;
;  IRB[0]      ; clock      ; 9.508  ; 9.508  ; Rise       ; clock           ;
;  IRB[1]      ; clock      ; 8.808  ; 8.808  ; Rise       ; clock           ;
;  IRB[2]      ; clock      ; 9.576  ; 9.576  ; Rise       ; clock           ;
;  IRB[3]      ; clock      ; 9.642  ; 9.642  ; Rise       ; clock           ;
; IRDest[*]    ; clock      ; 12.133 ; 12.133 ; Rise       ; clock           ;
;  IRDest[0]   ; clock      ; 8.692  ; 8.692  ; Rise       ; clock           ;
;  IRDest[1]   ; clock      ; 8.960  ; 8.960  ; Rise       ; clock           ;
;  IRDest[2]   ; clock      ; 12.133 ; 12.133 ; Rise       ; clock           ;
;  IRDest[3]   ; clock      ; 8.549  ; 8.549  ; Rise       ; clock           ;
; b_inv        ; clock      ; 9.452  ; 9.452  ; Rise       ; clock           ;
; regA[*]      ; clock      ; 11.563 ; 11.563 ; Rise       ; clock           ;
;  regA[0]     ; clock      ; 10.065 ; 10.065 ; Rise       ; clock           ;
;  regA[1]     ; clock      ; 9.147  ; 9.147  ; Rise       ; clock           ;
;  regA[2]     ; clock      ; 10.617 ; 10.617 ; Rise       ; clock           ;
;  regA[3]     ; clock      ; 8.764  ; 8.764  ; Rise       ; clock           ;
;  regA[4]     ; clock      ; 9.461  ; 9.461  ; Rise       ; clock           ;
;  regA[5]     ; clock      ; 9.634  ; 9.634  ; Rise       ; clock           ;
;  regA[6]     ; clock      ; 9.209  ; 9.209  ; Rise       ; clock           ;
;  regA[7]     ; clock      ; 9.238  ; 9.238  ; Rise       ; clock           ;
;  regA[8]     ; clock      ; 9.561  ; 9.561  ; Rise       ; clock           ;
;  regA[9]     ; clock      ; 9.747  ; 9.747  ; Rise       ; clock           ;
;  regA[10]    ; clock      ; 9.160  ; 9.160  ; Rise       ; clock           ;
;  regA[11]    ; clock      ; 9.142  ; 9.142  ; Rise       ; clock           ;
;  regA[12]    ; clock      ; 8.792  ; 8.792  ; Rise       ; clock           ;
;  regA[13]    ; clock      ; 8.925  ; 8.925  ; Rise       ; clock           ;
;  regA[14]    ; clock      ; 10.253 ; 10.253 ; Rise       ; clock           ;
;  regA[15]    ; clock      ; 11.563 ; 11.563 ; Rise       ; clock           ;
; regB[*]      ; clock      ; 10.679 ; 10.679 ; Rise       ; clock           ;
;  regB[0]     ; clock      ; 10.031 ; 10.031 ; Rise       ; clock           ;
;  regB[1]     ; clock      ; 10.679 ; 10.679 ; Rise       ; clock           ;
;  regB[2]     ; clock      ; 9.678  ; 9.678  ; Rise       ; clock           ;
;  regB[3]     ; clock      ; 9.130  ; 9.130  ; Rise       ; clock           ;
;  regB[4]     ; clock      ; 9.689  ; 9.689  ; Rise       ; clock           ;
;  regB[5]     ; clock      ; 9.182  ; 9.182  ; Rise       ; clock           ;
;  regB[6]     ; clock      ; 9.551  ; 9.551  ; Rise       ; clock           ;
;  regB[7]     ; clock      ; 8.860  ; 8.860  ; Rise       ; clock           ;
;  regB[8]     ; clock      ; 9.531  ; 9.531  ; Rise       ; clock           ;
;  regB[9]     ; clock      ; 10.121 ; 10.121 ; Rise       ; clock           ;
;  regB[10]    ; clock      ; 9.216  ; 9.216  ; Rise       ; clock           ;
;  regB[11]    ; clock      ; 9.719  ; 9.719  ; Rise       ; clock           ;
;  regB[12]    ; clock      ; 9.697  ; 9.697  ; Rise       ; clock           ;
;  regB[13]    ; clock      ; 9.334  ; 9.334  ; Rise       ; clock           ;
;  regB[14]    ; clock      ; 9.228  ; 9.228  ; Rise       ; clock           ;
;  regB[15]    ; clock      ; 10.450 ; 10.450 ; Rise       ; clock           ;
; regZOut[*]   ; clock      ; 10.075 ; 10.075 ; Rise       ; clock           ;
;  regZOut[0]  ; clock      ; 9.808  ; 9.808  ; Rise       ; clock           ;
;  regZOut[1]  ; clock      ; 9.636  ; 9.636  ; Rise       ; clock           ;
;  regZOut[2]  ; clock      ; 8.996  ; 8.996  ; Rise       ; clock           ;
;  regZOut[3]  ; clock      ; 8.836  ; 8.836  ; Rise       ; clock           ;
;  regZOut[4]  ; clock      ; 10.075 ; 10.075 ; Rise       ; clock           ;
;  regZOut[5]  ; clock      ; 8.431  ; 8.431  ; Rise       ; clock           ;
;  regZOut[6]  ; clock      ; 9.671  ; 9.671  ; Rise       ; clock           ;
;  regZOut[7]  ; clock      ; 8.818  ; 8.818  ; Rise       ; clock           ;
;  regZOut[8]  ; clock      ; 8.871  ; 8.871  ; Rise       ; clock           ;
;  regZOut[9]  ; clock      ; 9.739  ; 9.739  ; Rise       ; clock           ;
;  regZOut[10] ; clock      ; 9.179  ; 9.179  ; Rise       ; clock           ;
;  regZOut[11] ; clock      ; 8.308  ; 8.308  ; Rise       ; clock           ;
;  regZOut[12] ; clock      ; 9.599  ; 9.599  ; Rise       ; clock           ;
;  regZOut[13] ; clock      ; 9.502  ; 9.502  ; Rise       ; clock           ;
;  regZOut[14] ; clock      ; 9.341  ; 9.341  ; Rise       ; clock           ;
;  regZOut[15] ; clock      ; 8.215  ; 8.215  ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ALU_c        ; clock      ; 11.901 ; 11.901 ; Rise       ; clock           ;
; ALU_n        ; clock      ; 11.973 ; 11.973 ; Rise       ; clock           ;
; ALU_v        ; clock      ; 10.763 ; 10.763 ; Rise       ; clock           ;
; ALU_z        ; clock      ; 12.038 ; 12.038 ; Rise       ; clock           ;
; IRA[*]       ; clock      ; 9.485  ; 9.485  ; Rise       ; clock           ;
;  IRA[0]      ; clock      ; 9.954  ; 9.954  ; Rise       ; clock           ;
;  IRA[1]      ; clock      ; 9.784  ; 9.784  ; Rise       ; clock           ;
;  IRA[2]      ; clock      ; 9.485  ; 9.485  ; Rise       ; clock           ;
;  IRA[3]      ; clock      ; 9.485  ; 9.485  ; Rise       ; clock           ;
; IRB[*]       ; clock      ; 8.808  ; 8.808  ; Rise       ; clock           ;
;  IRB[0]      ; clock      ; 9.508  ; 9.508  ; Rise       ; clock           ;
;  IRB[1]      ; clock      ; 8.808  ; 8.808  ; Rise       ; clock           ;
;  IRB[2]      ; clock      ; 9.576  ; 9.576  ; Rise       ; clock           ;
;  IRB[3]      ; clock      ; 9.642  ; 9.642  ; Rise       ; clock           ;
; IRDest[*]    ; clock      ; 8.549  ; 8.549  ; Rise       ; clock           ;
;  IRDest[0]   ; clock      ; 8.692  ; 8.692  ; Rise       ; clock           ;
;  IRDest[1]   ; clock      ; 8.960  ; 8.960  ; Rise       ; clock           ;
;  IRDest[2]   ; clock      ; 12.133 ; 12.133 ; Rise       ; clock           ;
;  IRDest[3]   ; clock      ; 8.549  ; 8.549  ; Rise       ; clock           ;
; b_inv        ; clock      ; 9.452  ; 9.452  ; Rise       ; clock           ;
; regA[*]      ; clock      ; 8.764  ; 8.764  ; Rise       ; clock           ;
;  regA[0]     ; clock      ; 10.065 ; 10.065 ; Rise       ; clock           ;
;  regA[1]     ; clock      ; 9.147  ; 9.147  ; Rise       ; clock           ;
;  regA[2]     ; clock      ; 10.617 ; 10.617 ; Rise       ; clock           ;
;  regA[3]     ; clock      ; 8.764  ; 8.764  ; Rise       ; clock           ;
;  regA[4]     ; clock      ; 9.461  ; 9.461  ; Rise       ; clock           ;
;  regA[5]     ; clock      ; 9.634  ; 9.634  ; Rise       ; clock           ;
;  regA[6]     ; clock      ; 9.209  ; 9.209  ; Rise       ; clock           ;
;  regA[7]     ; clock      ; 9.238  ; 9.238  ; Rise       ; clock           ;
;  regA[8]     ; clock      ; 9.561  ; 9.561  ; Rise       ; clock           ;
;  regA[9]     ; clock      ; 9.747  ; 9.747  ; Rise       ; clock           ;
;  regA[10]    ; clock      ; 9.160  ; 9.160  ; Rise       ; clock           ;
;  regA[11]    ; clock      ; 9.142  ; 9.142  ; Rise       ; clock           ;
;  regA[12]    ; clock      ; 8.792  ; 8.792  ; Rise       ; clock           ;
;  regA[13]    ; clock      ; 8.925  ; 8.925  ; Rise       ; clock           ;
;  regA[14]    ; clock      ; 10.253 ; 10.253 ; Rise       ; clock           ;
;  regA[15]    ; clock      ; 11.563 ; 11.563 ; Rise       ; clock           ;
; regB[*]      ; clock      ; 8.860  ; 8.860  ; Rise       ; clock           ;
;  regB[0]     ; clock      ; 10.031 ; 10.031 ; Rise       ; clock           ;
;  regB[1]     ; clock      ; 10.679 ; 10.679 ; Rise       ; clock           ;
;  regB[2]     ; clock      ; 9.678  ; 9.678  ; Rise       ; clock           ;
;  regB[3]     ; clock      ; 9.130  ; 9.130  ; Rise       ; clock           ;
;  regB[4]     ; clock      ; 9.689  ; 9.689  ; Rise       ; clock           ;
;  regB[5]     ; clock      ; 9.182  ; 9.182  ; Rise       ; clock           ;
;  regB[6]     ; clock      ; 9.551  ; 9.551  ; Rise       ; clock           ;
;  regB[7]     ; clock      ; 8.860  ; 8.860  ; Rise       ; clock           ;
;  regB[8]     ; clock      ; 9.531  ; 9.531  ; Rise       ; clock           ;
;  regB[9]     ; clock      ; 10.121 ; 10.121 ; Rise       ; clock           ;
;  regB[10]    ; clock      ; 9.216  ; 9.216  ; Rise       ; clock           ;
;  regB[11]    ; clock      ; 9.719  ; 9.719  ; Rise       ; clock           ;
;  regB[12]    ; clock      ; 9.697  ; 9.697  ; Rise       ; clock           ;
;  regB[13]    ; clock      ; 9.334  ; 9.334  ; Rise       ; clock           ;
;  regB[14]    ; clock      ; 9.228  ; 9.228  ; Rise       ; clock           ;
;  regB[15]    ; clock      ; 10.450 ; 10.450 ; Rise       ; clock           ;
; regZOut[*]   ; clock      ; 8.215  ; 8.215  ; Rise       ; clock           ;
;  regZOut[0]  ; clock      ; 9.808  ; 9.808  ; Rise       ; clock           ;
;  regZOut[1]  ; clock      ; 9.636  ; 9.636  ; Rise       ; clock           ;
;  regZOut[2]  ; clock      ; 8.996  ; 8.996  ; Rise       ; clock           ;
;  regZOut[3]  ; clock      ; 8.836  ; 8.836  ; Rise       ; clock           ;
;  regZOut[4]  ; clock      ; 10.075 ; 10.075 ; Rise       ; clock           ;
;  regZOut[5]  ; clock      ; 8.431  ; 8.431  ; Rise       ; clock           ;
;  regZOut[6]  ; clock      ; 9.671  ; 9.671  ; Rise       ; clock           ;
;  regZOut[7]  ; clock      ; 8.818  ; 8.818  ; Rise       ; clock           ;
;  regZOut[8]  ; clock      ; 8.871  ; 8.871  ; Rise       ; clock           ;
;  regZOut[9]  ; clock      ; 9.739  ; 9.739  ; Rise       ; clock           ;
;  regZOut[10] ; clock      ; 9.179  ; 9.179  ; Rise       ; clock           ;
;  regZOut[11] ; clock      ; 8.308  ; 8.308  ; Rise       ; clock           ;
;  regZOut[12] ; clock      ; 9.599  ; 9.599  ; Rise       ; clock           ;
;  regZOut[13] ; clock      ; 9.502  ; 9.502  ; Rise       ; clock           ;
;  regZOut[14] ; clock      ; 9.341  ; 9.341  ; Rise       ; clock           ;
;  regZOut[15] ; clock      ; 8.215  ; 8.215  ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -59.432 ; -2592.434     ;
+-------+---------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -361.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                             ;
+---------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -59.432 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 60.463     ;
; -59.432 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 60.463     ;
; -59.212 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 60.244     ;
; -59.212 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 60.244     ;
; -59.211 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 60.243     ;
; -59.211 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 60.243     ;
; -59.200 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 60.232     ;
; -59.200 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 60.232     ;
; -59.176 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 60.208     ;
; -59.176 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 60.208     ;
; -59.134 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 60.166     ;
; -59.134 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 60.166     ;
; -59.114 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 60.146     ;
; -59.114 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 60.146     ;
; -59.096 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 60.128     ;
; -59.096 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 60.128     ;
; -59.077 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.001     ; 60.108     ;
; -59.067 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.001     ; 60.098     ;
; -59.045 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 60.077     ;
; -59.045 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 60.077     ;
; -59.031 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.001     ; 60.062     ;
; -58.965 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.997     ;
; -58.965 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.997     ;
; -58.876 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.908     ;
; -58.876 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.908     ;
; -58.859 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.891     ;
; -58.859 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.891     ;
; -58.857 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.889     ;
; -58.856 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.888     ;
; -58.847 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; 0.000      ; 59.879     ;
; -58.846 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; 0.000      ; 59.878     ;
; -58.845 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.877     ;
; -58.841 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.873     ;
; -58.841 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.873     ;
; -58.835 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; 0.000      ; 59.867     ;
; -58.823 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.855     ;
; -58.823 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.855     ;
; -58.821 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.853     ;
; -58.813 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.845     ;
; -58.813 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.845     ;
; -58.812 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.844     ;
; -58.812 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.844     ;
; -58.811 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.843     ;
; -58.811 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; 0.000      ; 59.843     ;
; -58.810 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.842     ;
; -58.801 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.833     ;
; -58.801 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.833     ;
; -58.799 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.831     ;
; -58.779 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.811     ;
; -58.775 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.807     ;
; -58.769 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; 0.000      ; 59.801     ;
; -58.759 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.791     ;
; -58.749 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; 0.000      ; 59.781     ;
; -58.741 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.773     ;
; -58.733 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.765     ;
; -58.731 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; 0.000      ; 59.763     ;
; -58.713 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.745     ;
; -58.695 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.727     ;
; -58.690 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.722     ;
; -58.680 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; 0.000      ; 59.712     ;
; -58.644 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.676     ;
; -58.614 ; control_unit_230:inst10|stage[16] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 59.645     ;
; -58.614 ; control_unit_230:inst10|stage[16] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 59.645     ;
; -58.610 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.642     ;
; -58.600 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; 0.000      ; 59.632     ;
; -58.585 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 59.616     ;
; -58.585 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 59.616     ;
; -58.564 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.596     ;
; -58.560 ; control_unit_230:inst10|stage[23] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 59.591     ;
; -58.560 ; control_unit_230:inst10|stage[23] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 59.591     ;
; -58.557 ; control_unit_230:inst10|stage[18] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 59.588     ;
; -58.557 ; control_unit_230:inst10|stage[18] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 59.588     ;
; -58.521 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.553     ;
; -58.511 ; control_unit_230:inst10|stage[19] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 59.542     ;
; -58.511 ; control_unit_230:inst10|stage[19] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 59.542     ;
; -58.511 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; 0.000      ; 59.543     ;
; -58.504 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.536     ;
; -58.494 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; 0.000      ; 59.526     ;
; -58.486 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.518     ;
; -58.476 ; control_unit_230:inst10|stage[22] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 59.507     ;
; -58.476 ; control_unit_230:inst10|stage[22] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 59.507     ;
; -58.476 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; 0.000      ; 59.508     ;
; -58.475 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.507     ;
; -58.468 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.500     ;
; -58.458 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.490     ;
; -58.458 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; 0.000      ; 59.490     ;
; -58.458 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.490     ;
; -58.457 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.489     ;
; -58.454 ; control_unit_230:inst10|stage[21] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 59.485     ;
; -58.454 ; control_unit_230:inst10|stage[21] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 59.485     ;
; -58.453 ; control_unit_230:inst10|stage[20] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 59.484     ;
; -58.453 ; control_unit_230:inst10|stage[20] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 59.484     ;
; -58.448 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; 0.000      ; 59.480     ;
; -58.447 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; 0.000      ; 59.479     ;
; -58.446 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; 0.000      ; 59.478     ;
; -58.440 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.472     ;
; -58.436 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; 0.000      ; 59.468     ;
; -58.422 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.454     ;
; -58.412 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.444     ;
; -58.411 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; 0.000      ; 59.443     ;
+---------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                            ;
+-------+-----------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; control_unit_230:inst10|ir_enable             ; control_unit_230:inst10|ir_enable                                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_unit_230:inst10|rf_write              ; control_unit_230:inst10|rf_write                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_unit_230:inst10|b_inv                 ; control_unit_230:inst10|b_inv                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[7]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.240 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[2]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[12] ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[10] ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.246 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[8]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.399      ;
; 0.332 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.484      ;
; 0.333 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[5]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.485      ;
; 0.382 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.534      ;
; 0.391 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.543      ;
; 0.396 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.548      ;
; 0.397 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.549      ;
; 0.411 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.563      ;
; 0.412 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]  ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[1]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.564      ;
; 0.412 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.564      ;
; 0.456 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[1]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                          ; clock        ; clock       ; 0.000        ; -0.001     ; 0.607      ;
; 0.456 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[6]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.608      ;
; 0.478 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[13]                         ; clock        ; clock       ; 0.000        ; -0.003     ; 0.627      ;
; 0.480 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.632      ;
; 0.495 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[13] ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                         ; clock        ; clock       ; 0.000        ; -0.006     ; 0.641      ;
; 0.502 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[3]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]                          ; clock        ; clock       ; 0.000        ; -0.003     ; 0.651      ;
; 0.537 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10] ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[10]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.689      ;
; 0.540 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.693      ;
; 0.553 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[9]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]                          ; clock        ; clock       ; 0.000        ; 0.006      ; 0.711      ;
; 0.590 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.742      ;
; 0.598 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]                          ; clock        ; clock       ; 0.000        ; -0.003     ; 0.747      ;
; 0.601 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[4]  ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.753      ;
; 0.602 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[10] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.754      ;
; 0.602 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[10] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.754      ;
; 0.602 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[10] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.754      ;
; 0.623 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]  ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[5]                          ; clock        ; clock       ; 0.000        ; -0.006     ; 0.769      ;
; 0.628 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[13] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.780      ;
; 0.633 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14]                         ; clock        ; clock       ; 0.000        ; -0.009     ; 0.776      ;
; 0.636 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12]                         ; clock        ; clock       ; 0.000        ; -0.009     ; 0.779      ;
; 0.637 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]  ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[2]                          ; clock        ; clock       ; 0.000        ; 0.002      ; 0.791      ;
; 0.638 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]                          ; clock        ; clock       ; 0.000        ; -0.009     ; 0.781      ;
; 0.638 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]                          ; clock        ; clock       ; 0.000        ; -0.009     ; 0.781      ;
; 0.659 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[10] ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[10]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.811      ;
; 0.667 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[10] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.819      ;
; 0.676 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]                          ; clock        ; clock       ; 0.000        ; -0.002     ; 0.826      ;
; 0.678 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]  ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[6]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.830      ;
; 0.683 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]                          ; clock        ; clock       ; 0.000        ; -0.002     ; 0.833      ;
; 0.687 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]                          ; clock        ; clock       ; 0.000        ; -0.003     ; 0.836      ;
; 0.696 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13] ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[13]                         ; clock        ; clock       ; 0.000        ; 0.006      ; 0.854      ;
; 0.701 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]  ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[4]                          ; clock        ; clock       ; 0.000        ; 0.005      ; 0.858      ;
; 0.702 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10]                         ; clock        ; clock       ; 0.000        ; -0.006     ; 0.848      ;
; 0.739 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[1]  ; control_unit_230:inst10|alu_op[0]                                     ; clock        ; clock       ; 0.000        ; 0.006      ; 0.897      ;
; 0.742 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[22]                         ; clock        ; clock       ; 0.000        ; -0.006     ; 0.888      ;
; 0.742 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[21]                         ; clock        ; clock       ; 0.000        ; -0.006     ; 0.888      ;
; 0.742 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[23]                         ; clock        ; clock       ; 0.000        ; -0.006     ; 0.888      ;
; 0.742 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[20]                         ; clock        ; clock       ; 0.000        ; -0.006     ; 0.888      ;
; 0.742 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[7]                          ; clock        ; clock       ; 0.000        ; -0.006     ; 0.888      ;
; 0.742 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[4]                          ; clock        ; clock       ; 0.000        ; -0.006     ; 0.888      ;
; 0.742 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[5]                          ; clock        ; clock       ; 0.000        ; -0.006     ; 0.888      ;
; 0.742 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[3]                          ; clock        ; clock       ; 0.000        ; -0.006     ; 0.888      ;
; 0.742 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[1]                          ; clock        ; clock       ; 0.000        ; -0.006     ; 0.888      ;
; 0.742 ; control_unit_230:inst10|ir_enable             ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[2]                          ; clock        ; clock       ; 0.000        ; -0.006     ; 0.888      ;
; 0.743 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]  ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]                          ; clock        ; clock       ; 0.000        ; 0.001      ; 0.896      ;
; 0.747 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; -0.500       ; 0.000      ; 0.399      ;
; 0.754 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[7]  ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[7]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.754 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12] ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[12]                         ; clock        ; clock       ; 0.000        ; 0.004      ; 0.910      ;
; 0.761 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11]                         ; clock        ; clock       ; 0.000        ; -0.002     ; 0.911      ;
; 0.761 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]                          ; clock        ; clock       ; 0.000        ; -0.002     ; 0.911      ;
; 0.764 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[11]                         ; clock        ; clock       ; 0.000        ; 0.003      ; 0.919      ;
; 0.766 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[12] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.918      ;
; 0.775 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[13] ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[13]                         ; clock        ; clock       ; 0.000        ; 0.007      ; 0.934      ;
; 0.775 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[22] ; control_unit_230:inst10|alu_op[0]                                     ; clock        ; clock       ; 0.000        ; 0.006      ; 0.933      ;
; 0.778 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[9]  ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14]                         ; clock        ; clock       ; 0.000        ; -0.006     ; 0.924      ;
; 0.779 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[22] ; control_unit_230:inst10|b_inv                                         ; clock        ; clock       ; 0.000        ; 0.006      ; 0.937      ;
; 0.782 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]                          ; clock        ; clock       ; 0.000        ; -0.002     ; 0.932      ;
; 0.784 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]  ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[3]                          ; clock        ; clock       ; 0.000        ; 0.003      ; 0.939      ;
; 0.791 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[13] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.943      ;
; 0.792 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[9]  ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15]                         ; clock        ; clock       ; 0.000        ; 0.003      ; 0.947      ;
; 0.794 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]  ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[2]                          ; clock        ; clock       ; 0.000        ; 0.007      ; 0.953      ;
; 0.795 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[14]                         ; clock        ; clock       ; 0.000        ; 0.004      ; 0.951      ;
; 0.797 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]  ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[9]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.949      ;
; 0.797 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]  ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.949      ;
; 0.805 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[3]                          ; clock        ; clock       ; 0.000        ; 0.003      ; 0.960      ;
; 0.805 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[12] ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[12]                         ; clock        ; clock       ; 0.000        ; 0.001      ; 0.958      ;
; 0.806 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]  ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[9]                          ; clock        ; clock       ; 0.000        ; -0.006     ; 0.952      ;
; 0.807 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[13]                         ; clock        ; clock       ; 0.000        ; -0.003     ; 0.956      ;
; 0.809 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[9]  ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]                          ; clock        ; clock       ; 0.000        ; 0.003      ; 0.964      ;
; 0.812 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[10]                         ; clock        ; clock       ; 0.000        ; -0.002     ; 0.962      ;
; 0.814 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[12]                         ; clock        ; clock       ; 0.000        ; -0.002     ; 0.964      ;
; 0.815 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]                          ; clock        ; clock       ; 0.000        ; 0.003      ; 0.970      ;
; 0.815 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[3]  ; control_unit_230:inst10|b_inv                                         ; clock        ; clock       ; 0.000        ; 0.006      ; 0.973      ;
; 0.815 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[3]                          ; clock        ; clock       ; 0.000        ; 0.003      ; 0.970      ;
; 0.817 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[11] ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[11]                         ; clock        ; clock       ; 0.000        ; -0.004     ; 0.965      ;
; 0.817 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[12] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15]                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.969      ;
; 0.818 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]  ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[1]                          ; clock        ; clock       ; 0.000        ; 0.003      ; 0.973      ;
; 0.821 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15] ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[15]                         ; clock        ; clock       ; 0.000        ; 0.001      ; 0.974      ;
; 0.825 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[13] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]                          ; clock        ; clock       ; 0.000        ; -0.003     ; 0.974      ;
; 0.826 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[14] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[7]                          ; clock        ; clock       ; 0.000        ; 0.005      ; 0.983      ;
; 0.826 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[10] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13]                         ; clock        ; clock       ; 0.000        ; -0.006     ; 0.972      ;
+-------+-----------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[10] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; instruction[*]   ; clock      ; 2.389  ; 2.389  ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; 1.851  ; 1.851  ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; 1.967  ; 1.967  ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; 2.042  ; 2.042  ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 1.828  ; 1.828  ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 2.068  ; 2.068  ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 1.971  ; 1.971  ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 1.969  ; 1.969  ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 1.925  ; 1.925  ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 2.073  ; 2.073  ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 1.978  ; 1.978  ; Rise       ; clock           ;
;  instruction[11] ; clock      ; -0.489 ; -0.489 ; Rise       ; clock           ;
;  instruction[12] ; clock      ; -0.433 ; -0.433 ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 2.389  ; 2.389  ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 1.823  ; 1.823  ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 2.061  ; 2.061  ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 1.916  ; 1.916  ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 1.950  ; 1.950  ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 1.934  ; 1.934  ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 1.820  ; 1.820  ; Rise       ; clock           ;
; reset            ; clock      ; 59.381 ; 59.381 ; Rise       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; instruction[*]   ; clock      ; 0.609  ; 0.609  ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; -1.731 ; -1.731 ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; -1.847 ; -1.847 ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; -1.922 ; -1.922 ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; -1.708 ; -1.708 ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; -1.948 ; -1.948 ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; -1.851 ; -1.851 ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; -1.849 ; -1.849 ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; -1.805 ; -1.805 ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; -1.953 ; -1.953 ; Rise       ; clock           ;
;  instruction[10] ; clock      ; -1.858 ; -1.858 ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 0.609  ; 0.609  ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 0.553  ; 0.553  ; Rise       ; clock           ;
;  instruction[13] ; clock      ; -2.269 ; -2.269 ; Rise       ; clock           ;
;  instruction[14] ; clock      ; -1.703 ; -1.703 ; Rise       ; clock           ;
;  instruction[15] ; clock      ; -1.941 ; -1.941 ; Rise       ; clock           ;
;  instruction[20] ; clock      ; -1.796 ; -1.796 ; Rise       ; clock           ;
;  instruction[21] ; clock      ; -1.830 ; -1.830 ; Rise       ; clock           ;
;  instruction[22] ; clock      ; -1.814 ; -1.814 ; Rise       ; clock           ;
;  instruction[23] ; clock      ; -1.700 ; -1.700 ; Rise       ; clock           ;
; reset            ; clock      ; -0.353 ; -0.353 ; Rise       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ALU_c        ; clock      ; 10.100 ; 10.100 ; Rise       ; clock           ;
; ALU_n        ; clock      ; 10.168 ; 10.168 ; Rise       ; clock           ;
; ALU_v        ; clock      ; 9.758  ; 9.758  ; Rise       ; clock           ;
; ALU_z        ; clock      ; 10.325 ; 10.325 ; Rise       ; clock           ;
; IRA[*]       ; clock      ; 4.615  ; 4.615  ; Rise       ; clock           ;
;  IRA[0]      ; clock      ; 4.559  ; 4.559  ; Rise       ; clock           ;
;  IRA[1]      ; clock      ; 4.615  ; 4.615  ; Rise       ; clock           ;
;  IRA[2]      ; clock      ; 4.389  ; 4.389  ; Rise       ; clock           ;
;  IRA[3]      ; clock      ; 4.412  ; 4.412  ; Rise       ; clock           ;
; IRB[*]       ; clock      ; 4.571  ; 4.571  ; Rise       ; clock           ;
;  IRB[0]      ; clock      ; 4.571  ; 4.571  ; Rise       ; clock           ;
;  IRB[1]      ; clock      ; 4.216  ; 4.216  ; Rise       ; clock           ;
;  IRB[2]      ; clock      ; 4.460  ; 4.460  ; Rise       ; clock           ;
;  IRB[3]      ; clock      ; 4.490  ; 4.490  ; Rise       ; clock           ;
; IRDest[*]    ; clock      ; 5.379  ; 5.379  ; Rise       ; clock           ;
;  IRDest[0]   ; clock      ; 4.219  ; 4.219  ; Rise       ; clock           ;
;  IRDest[1]   ; clock      ; 4.264  ; 4.264  ; Rise       ; clock           ;
;  IRDest[2]   ; clock      ; 5.379  ; 5.379  ; Rise       ; clock           ;
;  IRDest[3]   ; clock      ; 4.204  ; 4.204  ; Rise       ; clock           ;
; b_inv        ; clock      ; 4.388  ; 4.388  ; Rise       ; clock           ;
; regA[*]      ; clock      ; 5.250  ; 5.250  ; Rise       ; clock           ;
;  regA[0]     ; clock      ; 4.689  ; 4.689  ; Rise       ; clock           ;
;  regA[1]     ; clock      ; 4.305  ; 4.305  ; Rise       ; clock           ;
;  regA[2]     ; clock      ; 4.912  ; 4.912  ; Rise       ; clock           ;
;  regA[3]     ; clock      ; 4.353  ; 4.353  ; Rise       ; clock           ;
;  regA[4]     ; clock      ; 4.544  ; 4.544  ; Rise       ; clock           ;
;  regA[5]     ; clock      ; 4.509  ; 4.509  ; Rise       ; clock           ;
;  regA[6]     ; clock      ; 4.348  ; 4.348  ; Rise       ; clock           ;
;  regA[7]     ; clock      ; 4.372  ; 4.372  ; Rise       ; clock           ;
;  regA[8]     ; clock      ; 4.453  ; 4.453  ; Rise       ; clock           ;
;  regA[9]     ; clock      ; 4.629  ; 4.629  ; Rise       ; clock           ;
;  regA[10]    ; clock      ; 4.326  ; 4.326  ; Rise       ; clock           ;
;  regA[11]    ; clock      ; 4.323  ; 4.323  ; Rise       ; clock           ;
;  regA[12]    ; clock      ; 4.216  ; 4.216  ; Rise       ; clock           ;
;  regA[13]    ; clock      ; 4.327  ; 4.327  ; Rise       ; clock           ;
;  regA[14]    ; clock      ; 4.734  ; 4.734  ; Rise       ; clock           ;
;  regA[15]    ; clock      ; 5.250  ; 5.250  ; Rise       ; clock           ;
; regB[*]      ; clock      ; 4.919  ; 4.919  ; Rise       ; clock           ;
;  regB[0]     ; clock      ; 4.750  ; 4.750  ; Rise       ; clock           ;
;  regB[1]     ; clock      ; 4.919  ; 4.919  ; Rise       ; clock           ;
;  regB[2]     ; clock      ; 4.571  ; 4.571  ; Rise       ; clock           ;
;  regB[3]     ; clock      ; 4.321  ; 4.321  ; Rise       ; clock           ;
;  regB[4]     ; clock      ; 4.598  ; 4.598  ; Rise       ; clock           ;
;  regB[5]     ; clock      ; 4.344  ; 4.344  ; Rise       ; clock           ;
;  regB[6]     ; clock      ; 4.448  ; 4.448  ; Rise       ; clock           ;
;  regB[7]     ; clock      ; 4.261  ; 4.261  ; Rise       ; clock           ;
;  regB[8]     ; clock      ; 4.587  ; 4.587  ; Rise       ; clock           ;
;  regB[9]     ; clock      ; 4.738  ; 4.738  ; Rise       ; clock           ;
;  regB[10]    ; clock      ; 4.344  ; 4.344  ; Rise       ; clock           ;
;  regB[11]    ; clock      ; 4.603  ; 4.603  ; Rise       ; clock           ;
;  regB[12]    ; clock      ; 4.553  ; 4.553  ; Rise       ; clock           ;
;  regB[13]    ; clock      ; 4.471  ; 4.471  ; Rise       ; clock           ;
;  regB[14]    ; clock      ; 4.503  ; 4.503  ; Rise       ; clock           ;
;  regB[15]    ; clock      ; 4.816  ; 4.816  ; Rise       ; clock           ;
; regZOut[*]   ; clock      ; 4.718  ; 4.718  ; Rise       ; clock           ;
;  regZOut[0]  ; clock      ; 4.649  ; 4.649  ; Rise       ; clock           ;
;  regZOut[1]  ; clock      ; 4.518  ; 4.518  ; Rise       ; clock           ;
;  regZOut[2]  ; clock      ; 4.372  ; 4.372  ; Rise       ; clock           ;
;  regZOut[3]  ; clock      ; 4.233  ; 4.233  ; Rise       ; clock           ;
;  regZOut[4]  ; clock      ; 4.718  ; 4.718  ; Rise       ; clock           ;
;  regZOut[5]  ; clock      ; 4.216  ; 4.216  ; Rise       ; clock           ;
;  regZOut[6]  ; clock      ; 4.595  ; 4.595  ; Rise       ; clock           ;
;  regZOut[7]  ; clock      ; 4.228  ; 4.228  ; Rise       ; clock           ;
;  regZOut[8]  ; clock      ; 4.251  ; 4.251  ; Rise       ; clock           ;
;  regZOut[9]  ; clock      ; 4.605  ; 4.605  ; Rise       ; clock           ;
;  regZOut[10] ; clock      ; 4.331  ; 4.331  ; Rise       ; clock           ;
;  regZOut[11] ; clock      ; 4.028  ; 4.028  ; Rise       ; clock           ;
;  regZOut[12] ; clock      ; 4.484  ; 4.484  ; Rise       ; clock           ;
;  regZOut[13] ; clock      ; 4.618  ; 4.618  ; Rise       ; clock           ;
;  regZOut[14] ; clock      ; 4.468  ; 4.468  ; Rise       ; clock           ;
;  regZOut[15] ; clock      ; 4.061  ; 4.061  ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ALU_c        ; clock      ; 5.240 ; 5.240 ; Rise       ; clock           ;
; ALU_n        ; clock      ; 5.305 ; 5.305 ; Rise       ; clock           ;
; ALU_v        ; clock      ; 4.895 ; 4.895 ; Rise       ; clock           ;
; ALU_z        ; clock      ; 5.296 ; 5.296 ; Rise       ; clock           ;
; IRA[*]       ; clock      ; 4.389 ; 4.389 ; Rise       ; clock           ;
;  IRA[0]      ; clock      ; 4.559 ; 4.559 ; Rise       ; clock           ;
;  IRA[1]      ; clock      ; 4.615 ; 4.615 ; Rise       ; clock           ;
;  IRA[2]      ; clock      ; 4.389 ; 4.389 ; Rise       ; clock           ;
;  IRA[3]      ; clock      ; 4.412 ; 4.412 ; Rise       ; clock           ;
; IRB[*]       ; clock      ; 4.216 ; 4.216 ; Rise       ; clock           ;
;  IRB[0]      ; clock      ; 4.571 ; 4.571 ; Rise       ; clock           ;
;  IRB[1]      ; clock      ; 4.216 ; 4.216 ; Rise       ; clock           ;
;  IRB[2]      ; clock      ; 4.460 ; 4.460 ; Rise       ; clock           ;
;  IRB[3]      ; clock      ; 4.490 ; 4.490 ; Rise       ; clock           ;
; IRDest[*]    ; clock      ; 4.204 ; 4.204 ; Rise       ; clock           ;
;  IRDest[0]   ; clock      ; 4.219 ; 4.219 ; Rise       ; clock           ;
;  IRDest[1]   ; clock      ; 4.264 ; 4.264 ; Rise       ; clock           ;
;  IRDest[2]   ; clock      ; 5.379 ; 5.379 ; Rise       ; clock           ;
;  IRDest[3]   ; clock      ; 4.204 ; 4.204 ; Rise       ; clock           ;
; b_inv        ; clock      ; 4.388 ; 4.388 ; Rise       ; clock           ;
; regA[*]      ; clock      ; 4.216 ; 4.216 ; Rise       ; clock           ;
;  regA[0]     ; clock      ; 4.689 ; 4.689 ; Rise       ; clock           ;
;  regA[1]     ; clock      ; 4.305 ; 4.305 ; Rise       ; clock           ;
;  regA[2]     ; clock      ; 4.912 ; 4.912 ; Rise       ; clock           ;
;  regA[3]     ; clock      ; 4.353 ; 4.353 ; Rise       ; clock           ;
;  regA[4]     ; clock      ; 4.544 ; 4.544 ; Rise       ; clock           ;
;  regA[5]     ; clock      ; 4.509 ; 4.509 ; Rise       ; clock           ;
;  regA[6]     ; clock      ; 4.348 ; 4.348 ; Rise       ; clock           ;
;  regA[7]     ; clock      ; 4.372 ; 4.372 ; Rise       ; clock           ;
;  regA[8]     ; clock      ; 4.453 ; 4.453 ; Rise       ; clock           ;
;  regA[9]     ; clock      ; 4.629 ; 4.629 ; Rise       ; clock           ;
;  regA[10]    ; clock      ; 4.326 ; 4.326 ; Rise       ; clock           ;
;  regA[11]    ; clock      ; 4.323 ; 4.323 ; Rise       ; clock           ;
;  regA[12]    ; clock      ; 4.216 ; 4.216 ; Rise       ; clock           ;
;  regA[13]    ; clock      ; 4.327 ; 4.327 ; Rise       ; clock           ;
;  regA[14]    ; clock      ; 4.734 ; 4.734 ; Rise       ; clock           ;
;  regA[15]    ; clock      ; 5.250 ; 5.250 ; Rise       ; clock           ;
; regB[*]      ; clock      ; 4.261 ; 4.261 ; Rise       ; clock           ;
;  regB[0]     ; clock      ; 4.750 ; 4.750 ; Rise       ; clock           ;
;  regB[1]     ; clock      ; 4.919 ; 4.919 ; Rise       ; clock           ;
;  regB[2]     ; clock      ; 4.571 ; 4.571 ; Rise       ; clock           ;
;  regB[3]     ; clock      ; 4.321 ; 4.321 ; Rise       ; clock           ;
;  regB[4]     ; clock      ; 4.598 ; 4.598 ; Rise       ; clock           ;
;  regB[5]     ; clock      ; 4.344 ; 4.344 ; Rise       ; clock           ;
;  regB[6]     ; clock      ; 4.448 ; 4.448 ; Rise       ; clock           ;
;  regB[7]     ; clock      ; 4.261 ; 4.261 ; Rise       ; clock           ;
;  regB[8]     ; clock      ; 4.587 ; 4.587 ; Rise       ; clock           ;
;  regB[9]     ; clock      ; 4.738 ; 4.738 ; Rise       ; clock           ;
;  regB[10]    ; clock      ; 4.344 ; 4.344 ; Rise       ; clock           ;
;  regB[11]    ; clock      ; 4.603 ; 4.603 ; Rise       ; clock           ;
;  regB[12]    ; clock      ; 4.553 ; 4.553 ; Rise       ; clock           ;
;  regB[13]    ; clock      ; 4.471 ; 4.471 ; Rise       ; clock           ;
;  regB[14]    ; clock      ; 4.503 ; 4.503 ; Rise       ; clock           ;
;  regB[15]    ; clock      ; 4.816 ; 4.816 ; Rise       ; clock           ;
; regZOut[*]   ; clock      ; 4.028 ; 4.028 ; Rise       ; clock           ;
;  regZOut[0]  ; clock      ; 4.649 ; 4.649 ; Rise       ; clock           ;
;  regZOut[1]  ; clock      ; 4.518 ; 4.518 ; Rise       ; clock           ;
;  regZOut[2]  ; clock      ; 4.372 ; 4.372 ; Rise       ; clock           ;
;  regZOut[3]  ; clock      ; 4.233 ; 4.233 ; Rise       ; clock           ;
;  regZOut[4]  ; clock      ; 4.718 ; 4.718 ; Rise       ; clock           ;
;  regZOut[5]  ; clock      ; 4.216 ; 4.216 ; Rise       ; clock           ;
;  regZOut[6]  ; clock      ; 4.595 ; 4.595 ; Rise       ; clock           ;
;  regZOut[7]  ; clock      ; 4.228 ; 4.228 ; Rise       ; clock           ;
;  regZOut[8]  ; clock      ; 4.251 ; 4.251 ; Rise       ; clock           ;
;  regZOut[9]  ; clock      ; 4.605 ; 4.605 ; Rise       ; clock           ;
;  regZOut[10] ; clock      ; 4.331 ; 4.331 ; Rise       ; clock           ;
;  regZOut[11] ; clock      ; 4.028 ; 4.028 ; Rise       ; clock           ;
;  regZOut[12] ; clock      ; 4.484 ; 4.484 ; Rise       ; clock           ;
;  regZOut[13] ; clock      ; 4.618 ; 4.618 ; Rise       ; clock           ;
;  regZOut[14] ; clock      ; 4.468 ; 4.468 ; Rise       ; clock           ;
;  regZOut[15] ; clock      ; 4.061 ; 4.061 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -179.007  ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clock           ; -179.007  ; 0.215 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS  ; -8183.284 ; 0.0   ; 0.0      ; 0.0     ; -536.181            ;
;  clock           ; -8183.284 ; 0.000 ; N/A      ; N/A     ; -536.181            ;
+------------------+-----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+------------------+------------+---------+---------+------------+-----------------+
; Data Port        ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+------------------+------------+---------+---------+------------+-----------------+
; instruction[*]   ; clock      ; 5.871   ; 5.871   ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; 4.468   ; 4.468   ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; 4.851   ; 4.851   ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; 5.003   ; 5.003   ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 4.513   ; 4.513   ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 4.988   ; 4.988   ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 4.855   ; 4.855   ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 4.879   ; 4.879   ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 4.803   ; 4.803   ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 4.999   ; 4.999   ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 4.657   ; 4.657   ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 0.311   ; 0.311   ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 0.416   ; 0.416   ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 5.871   ; 5.871   ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 4.447   ; 4.447   ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 4.959   ; 4.959   ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 4.555   ; 4.555   ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 4.688   ; 4.688   ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 4.589   ; 4.589   ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 4.391   ; 4.391   ; Rise       ; clock           ;
; reset            ; clock      ; 178.602 ; 178.602 ; Rise       ; clock           ;
+------------------+------------+---------+---------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; instruction[*]   ; clock      ; 0.609  ; 0.609  ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; -1.731 ; -1.731 ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; -1.847 ; -1.847 ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; -1.922 ; -1.922 ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; -1.708 ; -1.708 ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; -1.948 ; -1.948 ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; -1.851 ; -1.851 ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; -1.849 ; -1.849 ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; -1.805 ; -1.805 ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; -1.953 ; -1.953 ; Rise       ; clock           ;
;  instruction[10] ; clock      ; -1.858 ; -1.858 ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 0.609  ; 0.609  ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 0.553  ; 0.553  ; Rise       ; clock           ;
;  instruction[13] ; clock      ; -2.269 ; -2.269 ; Rise       ; clock           ;
;  instruction[14] ; clock      ; -1.703 ; -1.703 ; Rise       ; clock           ;
;  instruction[15] ; clock      ; -1.941 ; -1.941 ; Rise       ; clock           ;
;  instruction[20] ; clock      ; -1.796 ; -1.796 ; Rise       ; clock           ;
;  instruction[21] ; clock      ; -1.830 ; -1.830 ; Rise       ; clock           ;
;  instruction[22] ; clock      ; -1.814 ; -1.814 ; Rise       ; clock           ;
;  instruction[23] ; clock      ; -1.700 ; -1.700 ; Rise       ; clock           ;
; reset            ; clock      ; -0.353 ; -0.353 ; Rise       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ALU_c        ; clock      ; 28.361 ; 28.361 ; Rise       ; clock           ;
; ALU_n        ; clock      ; 28.431 ; 28.431 ; Rise       ; clock           ;
; ALU_v        ; clock      ; 27.225 ; 27.225 ; Rise       ; clock           ;
; ALU_z        ; clock      ; 29.146 ; 29.146 ; Rise       ; clock           ;
; IRA[*]       ; clock      ; 9.954  ; 9.954  ; Rise       ; clock           ;
;  IRA[0]      ; clock      ; 9.954  ; 9.954  ; Rise       ; clock           ;
;  IRA[1]      ; clock      ; 9.784  ; 9.784  ; Rise       ; clock           ;
;  IRA[2]      ; clock      ; 9.485  ; 9.485  ; Rise       ; clock           ;
;  IRA[3]      ; clock      ; 9.485  ; 9.485  ; Rise       ; clock           ;
; IRB[*]       ; clock      ; 9.642  ; 9.642  ; Rise       ; clock           ;
;  IRB[0]      ; clock      ; 9.508  ; 9.508  ; Rise       ; clock           ;
;  IRB[1]      ; clock      ; 8.808  ; 8.808  ; Rise       ; clock           ;
;  IRB[2]      ; clock      ; 9.576  ; 9.576  ; Rise       ; clock           ;
;  IRB[3]      ; clock      ; 9.642  ; 9.642  ; Rise       ; clock           ;
; IRDest[*]    ; clock      ; 12.133 ; 12.133 ; Rise       ; clock           ;
;  IRDest[0]   ; clock      ; 8.692  ; 8.692  ; Rise       ; clock           ;
;  IRDest[1]   ; clock      ; 8.960  ; 8.960  ; Rise       ; clock           ;
;  IRDest[2]   ; clock      ; 12.133 ; 12.133 ; Rise       ; clock           ;
;  IRDest[3]   ; clock      ; 8.549  ; 8.549  ; Rise       ; clock           ;
; b_inv        ; clock      ; 9.452  ; 9.452  ; Rise       ; clock           ;
; regA[*]      ; clock      ; 11.563 ; 11.563 ; Rise       ; clock           ;
;  regA[0]     ; clock      ; 10.065 ; 10.065 ; Rise       ; clock           ;
;  regA[1]     ; clock      ; 9.147  ; 9.147  ; Rise       ; clock           ;
;  regA[2]     ; clock      ; 10.617 ; 10.617 ; Rise       ; clock           ;
;  regA[3]     ; clock      ; 8.764  ; 8.764  ; Rise       ; clock           ;
;  regA[4]     ; clock      ; 9.461  ; 9.461  ; Rise       ; clock           ;
;  regA[5]     ; clock      ; 9.634  ; 9.634  ; Rise       ; clock           ;
;  regA[6]     ; clock      ; 9.209  ; 9.209  ; Rise       ; clock           ;
;  regA[7]     ; clock      ; 9.238  ; 9.238  ; Rise       ; clock           ;
;  regA[8]     ; clock      ; 9.561  ; 9.561  ; Rise       ; clock           ;
;  regA[9]     ; clock      ; 9.747  ; 9.747  ; Rise       ; clock           ;
;  regA[10]    ; clock      ; 9.160  ; 9.160  ; Rise       ; clock           ;
;  regA[11]    ; clock      ; 9.142  ; 9.142  ; Rise       ; clock           ;
;  regA[12]    ; clock      ; 8.792  ; 8.792  ; Rise       ; clock           ;
;  regA[13]    ; clock      ; 8.925  ; 8.925  ; Rise       ; clock           ;
;  regA[14]    ; clock      ; 10.253 ; 10.253 ; Rise       ; clock           ;
;  regA[15]    ; clock      ; 11.563 ; 11.563 ; Rise       ; clock           ;
; regB[*]      ; clock      ; 10.679 ; 10.679 ; Rise       ; clock           ;
;  regB[0]     ; clock      ; 10.031 ; 10.031 ; Rise       ; clock           ;
;  regB[1]     ; clock      ; 10.679 ; 10.679 ; Rise       ; clock           ;
;  regB[2]     ; clock      ; 9.678  ; 9.678  ; Rise       ; clock           ;
;  regB[3]     ; clock      ; 9.130  ; 9.130  ; Rise       ; clock           ;
;  regB[4]     ; clock      ; 9.689  ; 9.689  ; Rise       ; clock           ;
;  regB[5]     ; clock      ; 9.182  ; 9.182  ; Rise       ; clock           ;
;  regB[6]     ; clock      ; 9.551  ; 9.551  ; Rise       ; clock           ;
;  regB[7]     ; clock      ; 8.860  ; 8.860  ; Rise       ; clock           ;
;  regB[8]     ; clock      ; 9.531  ; 9.531  ; Rise       ; clock           ;
;  regB[9]     ; clock      ; 10.121 ; 10.121 ; Rise       ; clock           ;
;  regB[10]    ; clock      ; 9.216  ; 9.216  ; Rise       ; clock           ;
;  regB[11]    ; clock      ; 9.719  ; 9.719  ; Rise       ; clock           ;
;  regB[12]    ; clock      ; 9.697  ; 9.697  ; Rise       ; clock           ;
;  regB[13]    ; clock      ; 9.334  ; 9.334  ; Rise       ; clock           ;
;  regB[14]    ; clock      ; 9.228  ; 9.228  ; Rise       ; clock           ;
;  regB[15]    ; clock      ; 10.450 ; 10.450 ; Rise       ; clock           ;
; regZOut[*]   ; clock      ; 10.075 ; 10.075 ; Rise       ; clock           ;
;  regZOut[0]  ; clock      ; 9.808  ; 9.808  ; Rise       ; clock           ;
;  regZOut[1]  ; clock      ; 9.636  ; 9.636  ; Rise       ; clock           ;
;  regZOut[2]  ; clock      ; 8.996  ; 8.996  ; Rise       ; clock           ;
;  regZOut[3]  ; clock      ; 8.836  ; 8.836  ; Rise       ; clock           ;
;  regZOut[4]  ; clock      ; 10.075 ; 10.075 ; Rise       ; clock           ;
;  regZOut[5]  ; clock      ; 8.431  ; 8.431  ; Rise       ; clock           ;
;  regZOut[6]  ; clock      ; 9.671  ; 9.671  ; Rise       ; clock           ;
;  regZOut[7]  ; clock      ; 8.818  ; 8.818  ; Rise       ; clock           ;
;  regZOut[8]  ; clock      ; 8.871  ; 8.871  ; Rise       ; clock           ;
;  regZOut[9]  ; clock      ; 9.739  ; 9.739  ; Rise       ; clock           ;
;  regZOut[10] ; clock      ; 9.179  ; 9.179  ; Rise       ; clock           ;
;  regZOut[11] ; clock      ; 8.308  ; 8.308  ; Rise       ; clock           ;
;  regZOut[12] ; clock      ; 9.599  ; 9.599  ; Rise       ; clock           ;
;  regZOut[13] ; clock      ; 9.502  ; 9.502  ; Rise       ; clock           ;
;  regZOut[14] ; clock      ; 9.341  ; 9.341  ; Rise       ; clock           ;
;  regZOut[15] ; clock      ; 8.215  ; 8.215  ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ALU_c        ; clock      ; 5.240 ; 5.240 ; Rise       ; clock           ;
; ALU_n        ; clock      ; 5.305 ; 5.305 ; Rise       ; clock           ;
; ALU_v        ; clock      ; 4.895 ; 4.895 ; Rise       ; clock           ;
; ALU_z        ; clock      ; 5.296 ; 5.296 ; Rise       ; clock           ;
; IRA[*]       ; clock      ; 4.389 ; 4.389 ; Rise       ; clock           ;
;  IRA[0]      ; clock      ; 4.559 ; 4.559 ; Rise       ; clock           ;
;  IRA[1]      ; clock      ; 4.615 ; 4.615 ; Rise       ; clock           ;
;  IRA[2]      ; clock      ; 4.389 ; 4.389 ; Rise       ; clock           ;
;  IRA[3]      ; clock      ; 4.412 ; 4.412 ; Rise       ; clock           ;
; IRB[*]       ; clock      ; 4.216 ; 4.216 ; Rise       ; clock           ;
;  IRB[0]      ; clock      ; 4.571 ; 4.571 ; Rise       ; clock           ;
;  IRB[1]      ; clock      ; 4.216 ; 4.216 ; Rise       ; clock           ;
;  IRB[2]      ; clock      ; 4.460 ; 4.460 ; Rise       ; clock           ;
;  IRB[3]      ; clock      ; 4.490 ; 4.490 ; Rise       ; clock           ;
; IRDest[*]    ; clock      ; 4.204 ; 4.204 ; Rise       ; clock           ;
;  IRDest[0]   ; clock      ; 4.219 ; 4.219 ; Rise       ; clock           ;
;  IRDest[1]   ; clock      ; 4.264 ; 4.264 ; Rise       ; clock           ;
;  IRDest[2]   ; clock      ; 5.379 ; 5.379 ; Rise       ; clock           ;
;  IRDest[3]   ; clock      ; 4.204 ; 4.204 ; Rise       ; clock           ;
; b_inv        ; clock      ; 4.388 ; 4.388 ; Rise       ; clock           ;
; regA[*]      ; clock      ; 4.216 ; 4.216 ; Rise       ; clock           ;
;  regA[0]     ; clock      ; 4.689 ; 4.689 ; Rise       ; clock           ;
;  regA[1]     ; clock      ; 4.305 ; 4.305 ; Rise       ; clock           ;
;  regA[2]     ; clock      ; 4.912 ; 4.912 ; Rise       ; clock           ;
;  regA[3]     ; clock      ; 4.353 ; 4.353 ; Rise       ; clock           ;
;  regA[4]     ; clock      ; 4.544 ; 4.544 ; Rise       ; clock           ;
;  regA[5]     ; clock      ; 4.509 ; 4.509 ; Rise       ; clock           ;
;  regA[6]     ; clock      ; 4.348 ; 4.348 ; Rise       ; clock           ;
;  regA[7]     ; clock      ; 4.372 ; 4.372 ; Rise       ; clock           ;
;  regA[8]     ; clock      ; 4.453 ; 4.453 ; Rise       ; clock           ;
;  regA[9]     ; clock      ; 4.629 ; 4.629 ; Rise       ; clock           ;
;  regA[10]    ; clock      ; 4.326 ; 4.326 ; Rise       ; clock           ;
;  regA[11]    ; clock      ; 4.323 ; 4.323 ; Rise       ; clock           ;
;  regA[12]    ; clock      ; 4.216 ; 4.216 ; Rise       ; clock           ;
;  regA[13]    ; clock      ; 4.327 ; 4.327 ; Rise       ; clock           ;
;  regA[14]    ; clock      ; 4.734 ; 4.734 ; Rise       ; clock           ;
;  regA[15]    ; clock      ; 5.250 ; 5.250 ; Rise       ; clock           ;
; regB[*]      ; clock      ; 4.261 ; 4.261 ; Rise       ; clock           ;
;  regB[0]     ; clock      ; 4.750 ; 4.750 ; Rise       ; clock           ;
;  regB[1]     ; clock      ; 4.919 ; 4.919 ; Rise       ; clock           ;
;  regB[2]     ; clock      ; 4.571 ; 4.571 ; Rise       ; clock           ;
;  regB[3]     ; clock      ; 4.321 ; 4.321 ; Rise       ; clock           ;
;  regB[4]     ; clock      ; 4.598 ; 4.598 ; Rise       ; clock           ;
;  regB[5]     ; clock      ; 4.344 ; 4.344 ; Rise       ; clock           ;
;  regB[6]     ; clock      ; 4.448 ; 4.448 ; Rise       ; clock           ;
;  regB[7]     ; clock      ; 4.261 ; 4.261 ; Rise       ; clock           ;
;  regB[8]     ; clock      ; 4.587 ; 4.587 ; Rise       ; clock           ;
;  regB[9]     ; clock      ; 4.738 ; 4.738 ; Rise       ; clock           ;
;  regB[10]    ; clock      ; 4.344 ; 4.344 ; Rise       ; clock           ;
;  regB[11]    ; clock      ; 4.603 ; 4.603 ; Rise       ; clock           ;
;  regB[12]    ; clock      ; 4.553 ; 4.553 ; Rise       ; clock           ;
;  regB[13]    ; clock      ; 4.471 ; 4.471 ; Rise       ; clock           ;
;  regB[14]    ; clock      ; 4.503 ; 4.503 ; Rise       ; clock           ;
;  regB[15]    ; clock      ; 4.816 ; 4.816 ; Rise       ; clock           ;
; regZOut[*]   ; clock      ; 4.028 ; 4.028 ; Rise       ; clock           ;
;  regZOut[0]  ; clock      ; 4.649 ; 4.649 ; Rise       ; clock           ;
;  regZOut[1]  ; clock      ; 4.518 ; 4.518 ; Rise       ; clock           ;
;  regZOut[2]  ; clock      ; 4.372 ; 4.372 ; Rise       ; clock           ;
;  regZOut[3]  ; clock      ; 4.233 ; 4.233 ; Rise       ; clock           ;
;  regZOut[4]  ; clock      ; 4.718 ; 4.718 ; Rise       ; clock           ;
;  regZOut[5]  ; clock      ; 4.216 ; 4.216 ; Rise       ; clock           ;
;  regZOut[6]  ; clock      ; 4.595 ; 4.595 ; Rise       ; clock           ;
;  regZOut[7]  ; clock      ; 4.228 ; 4.228 ; Rise       ; clock           ;
;  regZOut[8]  ; clock      ; 4.251 ; 4.251 ; Rise       ; clock           ;
;  regZOut[9]  ; clock      ; 4.605 ; 4.605 ; Rise       ; clock           ;
;  regZOut[10] ; clock      ; 4.331 ; 4.331 ; Rise       ; clock           ;
;  regZOut[11] ; clock      ; 4.028 ; 4.028 ; Rise       ; clock           ;
;  regZOut[12] ; clock      ; 4.484 ; 4.484 ; Rise       ; clock           ;
;  regZOut[13] ; clock      ; 4.618 ; 4.618 ; Rise       ; clock           ;
;  regZOut[14] ; clock      ; 4.468 ; 4.468 ; Rise       ; clock           ;
;  regZOut[15] ; clock      ; 4.061 ; 4.061 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 480      ; 1440     ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 480      ; 1440     ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 360   ; 360  ;
; Unconstrained Output Ports      ; 65    ; 65   ;
; Unconstrained Output Port Paths ; 193   ; 193  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Web Edition
    Info: Processing started: Wed Apr 03 22:05:53 2013
Info: Command: quartus_sta ProcessorV1 -c ProcessorV1
Info: qsta_default_script.tcl version: #4
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ProcessorV1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -179.007
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -179.007     -8183.284 clock 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941      -536.181 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -59.432
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -59.432     -2592.434 clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -361.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 341 megabytes
    Info: Processing ended: Wed Apr 03 22:06:05 2013
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:11


