# 向量前导1检测器

设计一个组合逻辑电路，检测输入32位0/1向量中从高到低第一个1出现的位置，如果向量为全0则输出32。例如：

输入000**1**1000 10000000 00000000 00000000，输出3；

输入00000000 **1**1111111 00000000 00000000，输出8；

输入00000000 00000000 00000000 0000**1**010，输出28.

**模块输入输出功能定义：**

|   |   |   |   |
|---|---|---|---|
|**名称**|**方向**|**位宽**|**描述**|
|data_in|I|32|输入0/1向量|
|pos_out|O|6|前导1出现位置，取值范围0 ~ 32|

**设计要求：**
Verilog实现代码可综合，逻辑延迟越小越好，给出仿真结果.
