<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:29.2429</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.02.06</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0015630</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>인쇄회로기판</inventionTitle><inventionTitleEng>PRINTED CIRCUIT BOARD</inventionTitleEng><openDate>2024.05.23</openDate><openNumber>10-2024-0071976</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/09</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/46</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시는 절연층; 상기 절연층 상에 배치되며, 반도체칩을 실장하기 위한 복수의 금속패드를 포함하는 배선층; 및 상기 절연층 상에 배치되며, 상기 배선층을 덮으며, 상기 복수의 금속패드 중 적어도 하나의 적어도 일부를 각각 노출시키는 복수의 개구를 가지는 솔더레지스트층; 을 포함하며, 상기 복수의 개구 중 가장 외곽에 배치된 개구들의 바깥 테두리를 실질적으로 직선으로 연결하여 만들어진 사각 영역을 실질적으로 균등하게 복수의 셀로 분할하여, 각각의 셀의 면적에 대한 각각의 셀에 배치된 금속패드의 면적의 비를 계산하여, 가장 큰 값을 PMax라 하고, 가장 작은 값을 PMin라 할 때, (PMax - PMin) * 100 ≤ 20 인, 인쇄회로기판에 관한 것이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 절연층;상기 절연층 상에 배치되며, 반도체칩을 실장하기 위한 복수의 금속패드를 포함하는 배선층; 및상기 절연층 상에 배치되며, 상기 배선층을 덮으며, 상기 복수의 금속패드 중 적어도 하나의 적어도 일부를 각각 노출시키는 복수의 개구를 가지는 솔더레지스트층; 을 포함하며,상기 복수의 개구 중 가장 외곽에 배치된 개구들의 바깥 테두리를 실질적으로 직선으로 연결하여 만들어진 사각 영역을 실질적으로 균등하게 복수의 셀로 분할하여, 각각의 셀의 면적에 대한 각각의 셀에 배치된 금속패드의 면적의 비를 계산하여, 가장 큰 값을 PMax라 하고, 가장 작은 값을 PMin라 할 때, (PMax - PMin) * 100 ≤ 20 인,인쇄회로기판.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 복수의 셀은 가로 길이 1.7㎜ 내지 2.0㎜ 및 세로 길이 1.7㎜ 내지 2.0㎜ 범위 내에서 균등하게 분할되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 복수의 셀 각각에서의 상기 개구의 평균 깊이를 각각 t1, t2, ... tn라 하고, 상기 복수의 셀 각각에서의 상기 면적의 비를 각각 P1, P2, ... Pn이라 하며, n은 3 이상의 정수일 때, t1, t2, ... tn은 각각 실질적으로 0.22 * {(P1, P2, ... Pn) * 100} * (㎛) + m * (㎛)의 관계를 만족하며, m은 0 이상의 유리수인,인쇄회로기판.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 배선층의 평균 두께는 10㎛ 내지 18㎛ 이며,상기 배선층 내의 최대 두께와 최소 두께의 차이는 5㎛ 이내인,인쇄회로기판.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,상기 솔더레지스트층의 평균 두께는 15㎛ 내지 23㎛ 이며,상기 솔더레지스트층 내의 최대 두께와 최소 두께의 차이는 7㎛ 이내인,인쇄회로기판.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서,상기 복수의 개구의 평균 직경은 50㎛ 내지 100㎛ 이며,상기 복수의 개구 중 최대 직경을 가지는 개구와 최소 직경을 가지는 개구의 직경 차이는 10㎛ 이내인,인쇄회로기판.</claim></claimInfo><claimInfo><claim>7. 제 1 항에 있어서,상기 복수의 금속패드는 각각 구리(Cu)를 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>8. 제 1 항에 있어서,상기 솔더레지스트층은 감광성 재질의 솔더레지스트를 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>9. 제 1 항에 있어서,상기 복수의 개구는 SMD(Solder Mask Defined) 타입으로 상기 복수의 패드 중 적어도 하나의 적어도 일부를 각각 노출시키는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>10. 제 1 항에 있어서,상기 인쇄회로기판은 복수의 절연층, 상기 복수의 절연층 상에 또는 내에 각각 배치되는 복수의 배선층, 및 상기 복수의 절연층 중 적어도 하나를 각각 관통하며 상기 복수의 배선층 중 적어도 하나와 각각 연결되는 복수의 비아층을 포함하며,상기 솔더레지스트층은 상기 복수의 절연층 상에 배치되며,상기 절연층은 상기 복수의 절연층 중 최외층에 배치되는 절연층이며,상기 배선층은 상기 복수의 배선층 중 최외층에 배치되는 배선층인,인쇄회로기판.</claim></claimInfo><claimInfo><claim>11. 제 1 항에 있어서,상기 인쇄회로기판은 제1 기판부 및 상기 제1 기판부 상에 배치되는 제2 기판부를 포함하며,상기 제2 기판부는 상기 제1 기판부보다 배선 밀도가 더 크며,상기 솔더레지스트층은 상기 제2 기판부 상에 배치되며,상기 절연층 및 상기 배선층은 각각 상기 제2 기판부의 최외층에 배치되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>12. 제 11 항에 있어서,상기 제1 기판부는 코어 절연층, 상기 코어 절연층의 양면 상에 각각 배치되는 제1 및 제2 코어 배선층, 상기 코어 절연층을 관통하며 상기 제1 및 제2 코어 배선층을 연결하는 코어 비아층, 상기 코어 절연층의 양면 상에 각각 배치되는 복수의 제1 및 제2 빌드업 절연층, 상기 복수의 제1 빌드업 절연층 상에 또는 내에 각각 배치되는 복수의 제1 빌드업 배선층, 상기 복수의 제1 빌드업 절연층 중 적어도 하나를 각각 관통하며 상기 복수의 제1 빌드업 배선층 중 적어도 하나와 각각 연결되는 복수의 제1 빌드업 비아층, 상기 복수의 제2 빌드업 절연층 상에 또는 내에 각각 배치되는 복수의 제2 빌드업 배선층, 및 상기 복수의 제2 빌드업 절연층 중 적어도 하나를 각각 관통하며 상기 복수의 제2 빌드업 배선층 중 적어도 하나와 각각 연결되는 복수의 제2 빌드업 비아층을 포함하며,상기 제2 기판부는 복수의 제3 빌드업 절연층, 상기 복수의 제3 빌드업 절연층 상에 또는 내에 각각 배치되는 복수의 제3 빌드업 배선층, 및 상기 복수의 제3 빌드업 절연층 중 적어도 하나를 각각 관통하며 상기 복수의 제3 빌드업 배선층 중 적어도 하나와 각각 연결되는 복수의 제3 빌드업 비아층을 포함하며,상기 솔더레지스트층은 상기 복수의 제3 빌드업 절연층 상에 배치되며,상기 절연층은 상기 복수의 제3 빌드업 절연층 중 최외층에 배치되는 제3 빌드업 절연층이며,상기 배선층은 상기 복수의 제3 빌드업 배선층 중 최외층에 배치되는 제3 빌드업 배선층인,인쇄회로기판.</claim></claimInfo><claimInfo><claim>13. 절연부;상기 절연부 상에 배치되며, 반도체칩을 실장하기 위한 복수의 금속패드; 및상기 절연부 상에 배치되며, 상기 복수의 금속패드를 덮으며, 상기 복수의 금속패드 중 적어도 하나의 적어도 일부를 각각 노출시키는 복수의 제1 개구를 가지는 제1 솔더레지스트층; 을 포함하며,상기 복수의 제1 개구 중 가장 외곽에 배치된 제1 개구들의 바깥 테두리를 실질적으로 직선으로 연결하여 만들어지는 사각 영역을, 가로 길이 1.7㎜ 내지 2.0㎜ 및 세로 길이 1.7㎜ 내지 2.0㎜ 범위 내에서 실질적으로 균등하게 N개의 셀로 분할하여, 사각 영역의 전체 면적에 대한 각각의 셀에 배치된 금속패드의 면적의 비를 계산하여, 가장 큰 값을 QMax라 하고, 가장 작은 값을 QMin라 할 때, N * (QMax - QMin) * 100 ≤ 20 이며, N은 양의 정수인,인쇄회로기판.</claim></claimInfo><claimInfo><claim>14. 제 13 항에 있어서,상기 복수의 셀 각각에서의 제1 개구의 평균 깊이를 각각 t1, t2, ... tn라 하고, 상기 사각 영역 전체 면적에 대한 각각의 셀에 배치된 금속패드의 면적의 비를 각각 Q1, Q2, ... Qn이라 하며, n은 3 이상의 정수일 때, t1, t2, ... tn은 각각 실질적으로 0.22 * N * {(Q1, Q2, ... Qn) * 100} * (㎛) + k * (㎛)의 관계를 만족하며, k는 0 이상의 유리수인,인쇄회로기판.</claim></claimInfo><claimInfo><claim>15. 제 13 항에 있어서,상기 복수의 금속패드의 평균 두께는 10㎛ 내지 18㎛ 이며,상기 복수의 금속패드 중 최대 두께를 가지는 금속패드와 최소 두께를 가지는 금속패드의 두께 차이는 5㎛ 이내인,인쇄회로기판.</claim></claimInfo><claimInfo><claim>16. 제 13 항에 있어서,상기 제1 솔더레지스트층의 평균 두께는 15㎛ 내지 23㎛ 이며,상기 제1 솔더레지스트층 내의 최대 두께와 최소 두께의 차이는 7㎛ 이내인,인쇄회로기판.</claim></claimInfo><claimInfo><claim>17. 제 13 항에 있어서,상기 복수의 제1 개구의 평균 직경은 50㎛ 내지 100㎛ 이며,상기 복수의 제1 개구 중 최대 직경을 가지는 제1 개구와 최소 직경을 가지는 제1 개구의 직경 차이는 10㎛ 이내인,인쇄회로기판.</claim></claimInfo><claimInfo><claim>18. 제 13 항에 있어서,상기 절연부 상에 또는 내에 각각 배치되는 복수의 배선층; 을 더 포함하며,상기 복수의 배선층 중 최상층에 배치되는 배선층은 상기 복수의 금속패드를 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>19. 제 18 항에 있어서,상기 복수의 제1 개구 상에 각각 배치되며, 상기 복수의 금속패드 중 적어도 하나의 적어도 일부와 각각 연결되는 복수의 솔더범프; 및상기 제1 솔더레지스트층 상에 배치되며, 상기 복수의 솔더범프를 통하여 상기 복수의 금속패드와 연결되는 반도체칩; 을 더 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>20. 제 19 항에 있어서,상기 절연부의 상기 제1 솔더레지스트층이 배치되는 측의 반대측 상에 배치되며, 상기 복수의 배선층 중 최하층에 배치되는 배선층의 적어도 일부를 각각 노출시키는 복수의 제2 개구를 가지는 제2 솔더레지스트층; 및상기 복수의 제2 개구 상에 각각 배치되며, 상기 최하층에 배치되는 배선층의 적어도 일부와 각각 연결되는 복수의 전기연결금속; 을 더 포함하는,인쇄회로기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119980018064</code><country>대한민국</country><engName>SAMSUNG ELECTRO-MECHANICS CO., LTD.</engName><name>삼성전기주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KIM, Jung Soo</engName><name>김정수</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, 대림아크로텔 *층(도곡동)</address><code>920031000651</code><country>대한민국</country><engName>C&amp;amp;S Patent and Law Office</engName><name>특허법인씨엔에스(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2022.11.16</priorityApplicationDate><priorityApplicationNumber>1020220153871</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.02.06</receiptDate><receiptNumber>1-1-2023-0136870-82</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230015630.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93787864106243e43d2ce2daa43eee056f3276566081fc0e1ba7d70aeae7130519fc54ee988e77e51a6bba1613e8990f4926b1d601b492ad99</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfbf0164881e823c26bdd94a7daf727b3de4e830d6f430978e673c583ff70d67f3592c4f25005de028c842511202a6437d223a4f5a92afef5b</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>