/***************************************************************************
 *     Copyright (c) 1999-2014, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on              Mon Apr 28 03:11:16 2014
 *                 Full Compile MD5 Checksum bfcf7125bf05811fa35815b8286b23a0
 *                   (minus title and desc)  
 *                 MD5 Checksum              6043e9abcf818590a0d0d2cb13ebaf4c
 *
 * Compiled with:  RDB Utility               combo_header.pl
 *                 RDB Parser                3.0
 *                 unknown                   unknown
 *                 Perl Interpreter          5.008008
 *                 Operating System          linux
 *
 * Revision History:
 *
 * $brcm_Log: $
 *
 ***************************************************************************/

#ifndef BCHP_SYSTEMPORT_UMAC_H__
#define BCHP_SYSTEMPORT_UMAC_H__

/***************************************************************************
 *SYSTEMPORT_UMAC
 ***************************************************************************/
#define BCHP_SYSTEMPORT_UMAC_UMAC_DUMMY          0x004a0800 /* UniMAC Dummy Register */
#define BCHP_SYSTEMPORT_UMAC_HD_BKP_CNTL         0x004a0804 /* UniMAC Half Duplex Backpressure Control Register */
#define BCHP_SYSTEMPORT_UMAC_CMD                 0x004a0808 /* UniMAC Command Register */
#define BCHP_SYSTEMPORT_UMAC_MAC0                0x004a080c /* UniMAC MAC 0 */
#define BCHP_SYSTEMPORT_UMAC_MAC1                0x004a0810 /* UniMAC MAC 1 */
#define BCHP_SYSTEMPORT_UMAC_FRM_LEN             0x004a0814 /* UniMAC Frame Length */
#define BCHP_SYSTEMPORT_UMAC_PAUSE_QUNAT         0x004a0818 /* UniMAC Pause Quanta */
#define BCHP_SYSTEMPORT_UMAC_SFD_OFFSET          0x004a0840 /* UniMAC EFM Preamble Length */
#define BCHP_SYSTEMPORT_UMAC_MODE                0x004a0844 /* UniMAC Mode */
#define BCHP_SYSTEMPORT_UMAC_FRM_TAG0            0x004a0848 /* UniMAC Preamble Outer TAG 0 */
#define BCHP_SYSTEMPORT_UMAC_FRM_TAG1            0x004a084c /* UniMAC Preamble Outer TAG 1 */
#define BCHP_SYSTEMPORT_UMAC_TX_IPG_LEN          0x004a085c /* UniMAC Inter Packet Gap */
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL            0x004a0864 /* UniMAC EEE Control */
#define BCHP_SYSTEMPORT_UMAC_EEE_LPI_TIMER       0x004a0868 /* UniMAC EEE  LPI Timer */
#define BCHP_SYSTEMPORT_UMAC_EEE_WAKE_TIMER      0x004a086c /* UniMAC EEE  Wake Timer */
#define BCHP_SYSTEMPORT_UMAC_EEE_REF_COUNT       0x004a0870 /* UniMAC EEE Reference Count */
#define BCHP_SYSTEMPORT_UMAC_RX_PKT_DROP_STATUS  0x004a0878 /* UniMAC Rx Pkt Drop Status */
#define BCHP_SYSTEMPORT_UMAC_SYMMETRIC_IDLE_THRESHOLD 0x004a087c /* UniMAC Symmetric Idle Threshold */
#define BCHP_SYSTEMPORT_UMAC_MACSEC_PROG_TX_CRC  0x004a0b10 /* UniMAC Programmable CRC value */
#define BCHP_SYSTEMPORT_UMAC_MACSEC_CNTRL        0x004a0b14 /* UniMAC Misc. MACSEC Control Register */
#define BCHP_SYSTEMPORT_UMAC_TS_STATUS_CNTRL     0x004a0b18 /* UniMAC Timestamp Status */
#define BCHP_SYSTEMPORT_UMAC_TX_TS_DATA          0x004a0b1c /* UniMAC Timestamp Data */
#define BCHP_SYSTEMPORT_UMAC_PAUSE_CNTRL         0x004a0b30 /* UniMAC Repetitive Pause Control in TX direction */
#define BCHP_SYSTEMPORT_UMAC_TXFIFO_FLUSH        0x004a0b34 /* UniMAC TX Flush */
#define BCHP_SYSTEMPORT_UMAC_RXFIFO_STAT         0x004a0b38 /* UniMAC RX FIFO Status */
#define BCHP_SYSTEMPORT_UMAC_TXFIFO_STAT         0x004a0b3c /* UniMAC TX FIFO Status */
#define BCHP_SYSTEMPORT_UMAC_PPP_CNTRL           0x004a0b40 /* UniMAC PPP Control */
#define BCHP_SYSTEMPORT_UMAC_PPP_REFRESH_CNTRL   0x004a0b44 /* UniMAC Refresh Control */
#define BCHP_SYSTEMPORT_UMAC_TX_PAUSE_PREL0      0x004a0b48 /* UniMAC TX Pause PRBL[31:0] */
#define BCHP_SYSTEMPORT_UMAC_TX_PAUSE_PREL1      0x004a0b4c /* UniMAC TX Pause PRBL[63:32] */
#define BCHP_SYSTEMPORT_UMAC_TX_PAUSE_PREL2      0x004a0b50 /* UniMAC TX Pause PRBL[95:64] */
#define BCHP_SYSTEMPORT_UMAC_TX_PAUSE_PREL3      0x004a0b54 /* UniMAC TX Pause PRBL[127:96] */
#define BCHP_SYSTEMPORT_UMAC_RX_PAUSE_PREL0      0x004a0b58 /* UniMAC RX Pause PRBL[31:0] */
#define BCHP_SYSTEMPORT_UMAC_RX_PAUSE_PREL1      0x004a0b5c /* UniMAC RX Pause PRBL[63:32] */
#define BCHP_SYSTEMPORT_UMAC_RX_PAUSE_PREL2      0x004a0b60 /* UniMAC RX Pause PRBL[95:64] */
#define BCHP_SYSTEMPORT_UMAC_RX_PAUSE_PREL3      0x004a0b64 /* UniMAC RX Pause PRBL[127:96] */
#define BCHP_SYSTEMPORT_UMAC_RXERR_MASK          0x004a0e04 /* UniMAC RXERR Mask Register */
#define BCHP_SYSTEMPORT_UMAC_RX_MAX_PKT_SIZE     0x004a0e08 /* UniMAC RX MAX packet Size Register */
#define BCHP_SYSTEMPORT_UMAC_DIAG_SEL            0x004a0e4c /* Diag Select Register */
#define BCHP_SYSTEMPORT_UMAC_MPD_CTRL            0x004a0e20 /* Magic Packet Control Registers */
#define BCHP_SYSTEMPORT_UMAC_PSW_MS              0x004a0e24 /* Magic Packet Optional password byte 0 and 1 */
#define BCHP_SYSTEMPORT_UMAC_PSW_LS              0x004a0e28 /* Magic Packet Optional password byte 2 ~ 5 */
#define BCHP_SYSTEMPORT_UMAC_MIB_CNTRL           0x004a0d80 /* MIB Control Register */
#define BCHP_SYSTEMPORT_UMAC_GR64                0x004a0c00 /* Receive 64B Frame Counter */
#define BCHP_SYSTEMPORT_UMAC_GR127               0x004a0c04 /* Receive 65B to 127B Frame Counter */
#define BCHP_SYSTEMPORT_UMAC_GR255               0x004a0c08 /* Receive 128B to 255B Frame Counter */
#define BCHP_SYSTEMPORT_UMAC_GR511               0x004a0c0c /* Receive 256B to 511B Frame Counter */
#define BCHP_SYSTEMPORT_UMAC_GR1023              0x004a0c10 /* Receive 512B to 1023B Frame Counter */
#define BCHP_SYSTEMPORT_UMAC_GR1518              0x004a0c14 /* Receive 1024B to 1518B Frame Counter */
#define BCHP_SYSTEMPORT_UMAC_GRMGV               0x004a0c18 /* Receive 1519B to 1522B Good VLAN Frame Counter */
#define BCHP_SYSTEMPORT_UMAC_GR2047              0x004a0c1c /* Receive 1519B to 2047B Frame Counter */
#define BCHP_SYSTEMPORT_UMAC_GR4095              0x004a0c20 /* Receive 2048B to 4095B Frame Counter */
#define BCHP_SYSTEMPORT_UMAC_GR9216              0x004a0c24 /* Receive 4096B to 9216B Frame Counter */
#define BCHP_SYSTEMPORT_UMAC_GRPKT               0x004a0c28 /* Receive Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_GRBYT               0x004a0c2c /* Receive Byte Counter */
#define BCHP_SYSTEMPORT_UMAC_GRMCA               0x004a0c30 /* Receive Multicast Frame Counter */
#define BCHP_SYSTEMPORT_UMAC_GRBCA               0x004a0c34 /* Receive Broadcast Frame Counter */
#define BCHP_SYSTEMPORT_UMAC_GRFCS               0x004a0c38 /* Receive FCS Error Counter */
#define BCHP_SYSTEMPORT_UMAC_GRXCF               0x004a0c3c /* Receive Control Frame Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_GRXPF               0x004a0c40 /* Receive Pause Frame Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_GRXUO               0x004a0c44 /* Receive Unknown OP Code Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_GRALN               0x004a0c48 /* Receive Alignmenet Error Counter */
#define BCHP_SYSTEMPORT_UMAC_GRFLR               0x004a0c4c /* Receive Frame Length Out Of Range Counter */
#define BCHP_SYSTEMPORT_UMAC_GRCDE               0x004a0c50 /* Receive Code Error Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_GRFCR               0x004a0c54 /* Receive Carrier Sense Error Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_GROVR               0x004a0c58 /* Receive Oversize Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_GRJBR               0x004a0c5c /* Receive Jabber Counter */
#define BCHP_SYSTEMPORT_UMAC_GRMTUE              0x004a0c60 /* Receive MTU Error Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_GRPOK               0x004a0c64 /* Receive Good Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_GRUC                0x004a0c68 /* Receive Unicast Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_GRPPP               0x004a0c6c /* Receive PPP Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_GRCRC               0x004a0c70 /* Receive CRC Match Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_RRPKT               0x004a0d00 /* Receive RUNT Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_RRUND               0x004a0d04 /* Receive RUNT Packet And Contain A Valid FCS */
#define BCHP_SYSTEMPORT_UMAC_RRFRG               0x004a0d08 /* Receive RUNT Packet And Contain Invalid FCS or Alignment Error */
#define BCHP_SYSTEMPORT_UMAC_RRBYT               0x004a0d0c /* Receive RUNT Packet Byte Counter */
#define BCHP_SYSTEMPORT_UMAC_TR64                0x004a0c80 /* Transmit 64B Frame Counter */
#define BCHP_SYSTEMPORT_UMAC_TR127               0x004a0c84 /* Transmit 65B to 127B Frame Counter */
#define BCHP_SYSTEMPORT_UMAC_TR255               0x004a0c88 /* Transmit 128B to 255B Frame Counter */
#define BCHP_SYSTEMPORT_UMAC_TR511               0x004a0c8c /* Transmit 256B to 511B Frame Counter */
#define BCHP_SYSTEMPORT_UMAC_TR1023              0x004a0c90 /* Transmit 512B to 1023B Frame Counter */
#define BCHP_SYSTEMPORT_UMAC_TR1518              0x004a0c94 /* Transmit 1024B to 1518B Frame Counter */
#define BCHP_SYSTEMPORT_UMAC_TRMGV               0x004a0c98 /* Transmit 1519B to 1522B Good VLAN Frame Counter */
#define BCHP_SYSTEMPORT_UMAC_TR2047              0x004a0c9c /* Transmit 1519B to 2047B Frame Counter */
#define BCHP_SYSTEMPORT_UMAC_TR4095              0x004a0ca0 /* Transmit 2048B to 4095B Frame Counter */
#define BCHP_SYSTEMPORT_UMAC_TR9216              0x004a0ca4 /* Transmit 4096B to 9216B Frame Counter */
#define BCHP_SYSTEMPORT_UMAC_GTPKT               0x004a0ca8 /* Transmit Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_GTMCA               0x004a0cac /* Transmit Multicast Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_GTBCA               0x004a0cb0 /* Transmit Broadcast Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_GTXPF               0x004a0cb4 /* Transmit Pause Frame Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_GTXCF               0x004a0cb8 /* Transmit Control Frame Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_GTFCS               0x004a0cbc /* Transmit FCS Error Counter */
#define BCHP_SYSTEMPORT_UMAC_GTOVR               0x004a0cc0 /* Transmit Oversize Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_GTDRF               0x004a0cc4 /* Transmit Deferral Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_GTEDF               0x004a0cc8 /* Transmit Excessive Deferral Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_GTSCL               0x004a0ccc /* Transmit Single Collision Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_GTMCL               0x004a0cd0 /* Transmit Multiple Collision Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_GTLCL               0x004a0cd4 /* Transmit Late Collision Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_GTXCL               0x004a0cd8 /* Transmit Excessive Collision Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_GTFRG               0x004a0cdc /* Transmit Fragments Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_GTNCL               0x004a0ce0 /* Transmit Total Collision Counter */
#define BCHP_SYSTEMPORT_UMAC_GTJBR               0x004a0ce4 /* Transmit Jabber Counter */
#define BCHP_SYSTEMPORT_UMAC_GTBYT               0x004a0ce8 /* Transmit Byte Counter */
#define BCHP_SYSTEMPORT_UMAC_GTPOK               0x004a0cec /* Transmit Good Packet Counter */
#define BCHP_SYSTEMPORT_UMAC_GTUC                0x004a0cf0 /* Transmit Unicast Packet Counter */

/***************************************************************************
 *UMAC_DUMMY - UniMAC Dummy Register
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: UMAC_DUMMY :: reserved0 [31:08] */
#define BCHP_SYSTEMPORT_UMAC_UMAC_DUMMY_reserved0_MASK             0xffffff00
#define BCHP_SYSTEMPORT_UMAC_UMAC_DUMMY_reserved0_SHIFT            8

/* SYSTEMPORT_UMAC :: UMAC_DUMMY :: umac_dummy [07:00] */
#define BCHP_SYSTEMPORT_UMAC_UMAC_DUMMY_umac_dummy_MASK            0x000000ff
#define BCHP_SYSTEMPORT_UMAC_UMAC_DUMMY_umac_dummy_SHIFT           0

/***************************************************************************
 *HD_BKP_CNTL - UniMAC Half Duplex Backpressure Control Register
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: HD_BKP_CNTL :: reserved0 [31:07] */
#define BCHP_SYSTEMPORT_UMAC_HD_BKP_CNTL_reserved0_MASK            0xffffff80
#define BCHP_SYSTEMPORT_UMAC_HD_BKP_CNTL_reserved0_SHIFT           7

/* SYSTEMPORT_UMAC :: HD_BKP_CNTL :: ipg_config_rx [06:02] */
#define BCHP_SYSTEMPORT_UMAC_HD_BKP_CNTL_ipg_config_rx_MASK        0x0000007c
#define BCHP_SYSTEMPORT_UMAC_HD_BKP_CNTL_ipg_config_rx_SHIFT       2
#define BCHP_SYSTEMPORT_UMAC_HD_BKP_CNTL_ipg_config_rx_DEFAULT     0x00000005

/* SYSTEMPORT_UMAC :: HD_BKP_CNTL :: hd_fc_bkoff_ok [01:01] */
#define BCHP_SYSTEMPORT_UMAC_HD_BKP_CNTL_hd_fc_bkoff_ok_MASK       0x00000002
#define BCHP_SYSTEMPORT_UMAC_HD_BKP_CNTL_hd_fc_bkoff_ok_SHIFT      1
#define BCHP_SYSTEMPORT_UMAC_HD_BKP_CNTL_hd_fc_bkoff_ok_DEFAULT    0x00000000

/* SYSTEMPORT_UMAC :: HD_BKP_CNTL :: hd_fc_ena [00:00] */
#define BCHP_SYSTEMPORT_UMAC_HD_BKP_CNTL_hd_fc_ena_MASK            0x00000001
#define BCHP_SYSTEMPORT_UMAC_HD_BKP_CNTL_hd_fc_ena_SHIFT           0
#define BCHP_SYSTEMPORT_UMAC_HD_BKP_CNTL_hd_fc_ena_DEFAULT         0x00000000

/***************************************************************************
 *CMD - UniMAC Command Register
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: CMD :: reserved0 [31:31] */
#define BCHP_SYSTEMPORT_UMAC_CMD_reserved0_MASK                    0x80000000
#define BCHP_SYSTEMPORT_UMAC_CMD_reserved0_SHIFT                   31

/* SYSTEMPORT_UMAC :: CMD :: runt_filter_dis [30:30] */
#define BCHP_SYSTEMPORT_UMAC_CMD_runt_filter_dis_MASK              0x40000000
#define BCHP_SYSTEMPORT_UMAC_CMD_runt_filter_dis_SHIFT             30
#define BCHP_SYSTEMPORT_UMAC_CMD_runt_filter_dis_DEFAULT           0x00000000

/* SYSTEMPORT_UMAC :: CMD :: txrx_en_config [29:29] */
#define BCHP_SYSTEMPORT_UMAC_CMD_txrx_en_config_MASK               0x20000000
#define BCHP_SYSTEMPORT_UMAC_CMD_txrx_en_config_SHIFT              29
#define BCHP_SYSTEMPORT_UMAC_CMD_txrx_en_config_DEFAULT            0x00000000

/* SYSTEMPORT_UMAC :: CMD :: tx_pause_ignore [28:28] */
#define BCHP_SYSTEMPORT_UMAC_CMD_tx_pause_ignore_MASK              0x10000000
#define BCHP_SYSTEMPORT_UMAC_CMD_tx_pause_ignore_SHIFT             28
#define BCHP_SYSTEMPORT_UMAC_CMD_tx_pause_ignore_DEFAULT           0x00000000

/* SYSTEMPORT_UMAC :: CMD :: prbl_ena [27:27] */
#define BCHP_SYSTEMPORT_UMAC_CMD_prbl_ena_MASK                     0x08000000
#define BCHP_SYSTEMPORT_UMAC_CMD_prbl_ena_SHIFT                    27
#define BCHP_SYSTEMPORT_UMAC_CMD_prbl_ena_DEFAULT                  0x00000000

/* SYSTEMPORT_UMAC :: CMD :: rx_err_disc [26:26] */
#define BCHP_SYSTEMPORT_UMAC_CMD_rx_err_disc_MASK                  0x04000000
#define BCHP_SYSTEMPORT_UMAC_CMD_rx_err_disc_SHIFT                 26
#define BCHP_SYSTEMPORT_UMAC_CMD_rx_err_disc_DEFAULT               0x00000000

/* SYSTEMPORT_UMAC :: CMD :: rmt_loop_ena [25:25] */
#define BCHP_SYSTEMPORT_UMAC_CMD_rmt_loop_ena_MASK                 0x02000000
#define BCHP_SYSTEMPORT_UMAC_CMD_rmt_loop_ena_SHIFT                25
#define BCHP_SYSTEMPORT_UMAC_CMD_rmt_loop_ena_DEFAULT              0x00000000

/* SYSTEMPORT_UMAC :: CMD :: no_lgth_check [24:24] */
#define BCHP_SYSTEMPORT_UMAC_CMD_no_lgth_check_MASK                0x01000000
#define BCHP_SYSTEMPORT_UMAC_CMD_no_lgth_check_SHIFT               24
#define BCHP_SYSTEMPORT_UMAC_CMD_no_lgth_check_DEFAULT             0x00000001

/* SYSTEMPORT_UMAC :: CMD :: cntl_frm_ena [23:23] */
#define BCHP_SYSTEMPORT_UMAC_CMD_cntl_frm_ena_MASK                 0x00800000
#define BCHP_SYSTEMPORT_UMAC_CMD_cntl_frm_ena_SHIFT                23
#define BCHP_SYSTEMPORT_UMAC_CMD_cntl_frm_ena_DEFAULT              0x00000000

/* SYSTEMPORT_UMAC :: CMD :: ena_ext_config [22:22] */
#define BCHP_SYSTEMPORT_UMAC_CMD_ena_ext_config_MASK               0x00400000
#define BCHP_SYSTEMPORT_UMAC_CMD_ena_ext_config_SHIFT              22
#define BCHP_SYSTEMPORT_UMAC_CMD_ena_ext_config_DEFAULT            0x00000000

/* SYSTEMPORT_UMAC :: CMD :: reserved1 [21:16] */
#define BCHP_SYSTEMPORT_UMAC_CMD_reserved1_MASK                    0x003f0000
#define BCHP_SYSTEMPORT_UMAC_CMD_reserved1_SHIFT                   16

/* SYSTEMPORT_UMAC :: CMD :: lcl_loop_ena [15:15] */
#define BCHP_SYSTEMPORT_UMAC_CMD_lcl_loop_ena_MASK                 0x00008000
#define BCHP_SYSTEMPORT_UMAC_CMD_lcl_loop_ena_SHIFT                15
#define BCHP_SYSTEMPORT_UMAC_CMD_lcl_loop_ena_DEFAULT              0x00000000

/* SYSTEMPORT_UMAC :: CMD :: reserved2 [14:14] */
#define BCHP_SYSTEMPORT_UMAC_CMD_reserved2_MASK                    0x00004000
#define BCHP_SYSTEMPORT_UMAC_CMD_reserved2_SHIFT                   14

/* SYSTEMPORT_UMAC :: CMD :: sw_reset [13:13] */
#define BCHP_SYSTEMPORT_UMAC_CMD_sw_reset_MASK                     0x00002000
#define BCHP_SYSTEMPORT_UMAC_CMD_sw_reset_SHIFT                    13
#define BCHP_SYSTEMPORT_UMAC_CMD_sw_reset_DEFAULT                  0x00000000

/* SYSTEMPORT_UMAC :: CMD :: reserved3 [12:11] */
#define BCHP_SYSTEMPORT_UMAC_CMD_reserved3_MASK                    0x00001800
#define BCHP_SYSTEMPORT_UMAC_CMD_reserved3_SHIFT                   11

/* SYSTEMPORT_UMAC :: CMD :: hd_ena [10:10] */
#define BCHP_SYSTEMPORT_UMAC_CMD_hd_ena_MASK                       0x00000400
#define BCHP_SYSTEMPORT_UMAC_CMD_hd_ena_SHIFT                      10
#define BCHP_SYSTEMPORT_UMAC_CMD_hd_ena_DEFAULT                    0x00000000

/* SYSTEMPORT_UMAC :: CMD :: tx_addr_ins [09:09] */
#define BCHP_SYSTEMPORT_UMAC_CMD_tx_addr_ins_MASK                  0x00000200
#define BCHP_SYSTEMPORT_UMAC_CMD_tx_addr_ins_SHIFT                 9
#define BCHP_SYSTEMPORT_UMAC_CMD_tx_addr_ins_DEFAULT               0x00000000

/* SYSTEMPORT_UMAC :: CMD :: rx_pause_ignore [08:08] */
#define BCHP_SYSTEMPORT_UMAC_CMD_rx_pause_ignore_MASK              0x00000100
#define BCHP_SYSTEMPORT_UMAC_CMD_rx_pause_ignore_SHIFT             8
#define BCHP_SYSTEMPORT_UMAC_CMD_rx_pause_ignore_DEFAULT           0x00000000

/* SYSTEMPORT_UMAC :: CMD :: pause_fwd [07:07] */
#define BCHP_SYSTEMPORT_UMAC_CMD_pause_fwd_MASK                    0x00000080
#define BCHP_SYSTEMPORT_UMAC_CMD_pause_fwd_SHIFT                   7
#define BCHP_SYSTEMPORT_UMAC_CMD_pause_fwd_DEFAULT                 0x00000001

/* SYSTEMPORT_UMAC :: CMD :: crc_fwd [06:06] */
#define BCHP_SYSTEMPORT_UMAC_CMD_crc_fwd_MASK                      0x00000040
#define BCHP_SYSTEMPORT_UMAC_CMD_crc_fwd_SHIFT                     6
#define BCHP_SYSTEMPORT_UMAC_CMD_crc_fwd_DEFAULT                   0x00000001

/* SYSTEMPORT_UMAC :: CMD :: pad_en [05:05] */
#define BCHP_SYSTEMPORT_UMAC_CMD_pad_en_MASK                       0x00000020
#define BCHP_SYSTEMPORT_UMAC_CMD_pad_en_SHIFT                      5
#define BCHP_SYSTEMPORT_UMAC_CMD_pad_en_DEFAULT                    0x00000000

/* SYSTEMPORT_UMAC :: CMD :: promis_en [04:04] */
#define BCHP_SYSTEMPORT_UMAC_CMD_promis_en_MASK                    0x00000010
#define BCHP_SYSTEMPORT_UMAC_CMD_promis_en_SHIFT                   4
#define BCHP_SYSTEMPORT_UMAC_CMD_promis_en_DEFAULT                 0x00000001

/* SYSTEMPORT_UMAC :: CMD :: eth_speed [03:02] */
#define BCHP_SYSTEMPORT_UMAC_CMD_eth_speed_MASK                    0x0000000c
#define BCHP_SYSTEMPORT_UMAC_CMD_eth_speed_SHIFT                   2
#define BCHP_SYSTEMPORT_UMAC_CMD_eth_speed_DEFAULT                 0x00000002

/* SYSTEMPORT_UMAC :: CMD :: rx_ena [01:01] */
#define BCHP_SYSTEMPORT_UMAC_CMD_rx_ena_MASK                       0x00000002
#define BCHP_SYSTEMPORT_UMAC_CMD_rx_ena_SHIFT                      1
#define BCHP_SYSTEMPORT_UMAC_CMD_rx_ena_DEFAULT                    0x00000000

/* SYSTEMPORT_UMAC :: CMD :: tx_ena [00:00] */
#define BCHP_SYSTEMPORT_UMAC_CMD_tx_ena_MASK                       0x00000001
#define BCHP_SYSTEMPORT_UMAC_CMD_tx_ena_SHIFT                      0
#define BCHP_SYSTEMPORT_UMAC_CMD_tx_ena_DEFAULT                    0x00000000

/***************************************************************************
 *MAC0 - UniMAC MAC 0
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: MAC0 :: mac_0 [31:00] */
#define BCHP_SYSTEMPORT_UMAC_MAC0_mac_0_MASK                       0xffffffff
#define BCHP_SYSTEMPORT_UMAC_MAC0_mac_0_SHIFT                      0
#define BCHP_SYSTEMPORT_UMAC_MAC0_mac_0_DEFAULT                    0x00000000

/***************************************************************************
 *MAC1 - UniMAC MAC 1
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: MAC1 :: reserved0 [31:16] */
#define BCHP_SYSTEMPORT_UMAC_MAC1_reserved0_MASK                   0xffff0000
#define BCHP_SYSTEMPORT_UMAC_MAC1_reserved0_SHIFT                  16

/* SYSTEMPORT_UMAC :: MAC1 :: mac_1 [15:00] */
#define BCHP_SYSTEMPORT_UMAC_MAC1_mac_1_MASK                       0x0000ffff
#define BCHP_SYSTEMPORT_UMAC_MAC1_mac_1_SHIFT                      0
#define BCHP_SYSTEMPORT_UMAC_MAC1_mac_1_DEFAULT                    0x00000000

/***************************************************************************
 *FRM_LEN - UniMAC Frame Length
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: FRM_LEN :: reserved0 [31:14] */
#define BCHP_SYSTEMPORT_UMAC_FRM_LEN_reserved0_MASK                0xffffc000
#define BCHP_SYSTEMPORT_UMAC_FRM_LEN_reserved0_SHIFT               14

/* SYSTEMPORT_UMAC :: FRM_LEN :: frame_length [13:00] */
#define BCHP_SYSTEMPORT_UMAC_FRM_LEN_frame_length_MASK             0x00003fff
#define BCHP_SYSTEMPORT_UMAC_FRM_LEN_frame_length_SHIFT            0
#define BCHP_SYSTEMPORT_UMAC_FRM_LEN_frame_length_DEFAULT          0x000005ee

/***************************************************************************
 *PAUSE_QUNAT - UniMAC Pause Quanta
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: PAUSE_QUNAT :: reserved0 [31:16] */
#define BCHP_SYSTEMPORT_UMAC_PAUSE_QUNAT_reserved0_MASK            0xffff0000
#define BCHP_SYSTEMPORT_UMAC_PAUSE_QUNAT_reserved0_SHIFT           16

/* SYSTEMPORT_UMAC :: PAUSE_QUNAT :: pause_quant [15:00] */
#define BCHP_SYSTEMPORT_UMAC_PAUSE_QUNAT_pause_quant_MASK          0x0000ffff
#define BCHP_SYSTEMPORT_UMAC_PAUSE_QUNAT_pause_quant_SHIFT         0
#define BCHP_SYSTEMPORT_UMAC_PAUSE_QUNAT_pause_quant_DEFAULT       0x0000ffff

/***************************************************************************
 *SFD_OFFSET - UniMAC EFM Preamble Length
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: SFD_OFFSET :: reserved0 [31:00] */
#define BCHP_SYSTEMPORT_UMAC_SFD_OFFSET_reserved0_MASK             0xffffffff
#define BCHP_SYSTEMPORT_UMAC_SFD_OFFSET_reserved0_SHIFT            0

/***************************************************************************
 *MODE - UniMAC Mode
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: MODE :: reserved0 [31:06] */
#define BCHP_SYSTEMPORT_UMAC_MODE_reserved0_MASK                   0xffffffc0
#define BCHP_SYSTEMPORT_UMAC_MODE_reserved0_SHIFT                  6

/* SYSTEMPORT_UMAC :: MODE :: mac_link_stat [05:05] */
#define BCHP_SYSTEMPORT_UMAC_MODE_mac_link_stat_MASK               0x00000020
#define BCHP_SYSTEMPORT_UMAC_MODE_mac_link_stat_SHIFT              5
#define BCHP_SYSTEMPORT_UMAC_MODE_mac_link_stat_DEFAULT            0x00000000

/* SYSTEMPORT_UMAC :: MODE :: mac_tx_pause [04:04] */
#define BCHP_SYSTEMPORT_UMAC_MODE_mac_tx_pause_MASK                0x00000010
#define BCHP_SYSTEMPORT_UMAC_MODE_mac_tx_pause_SHIFT               4
#define BCHP_SYSTEMPORT_UMAC_MODE_mac_tx_pause_DEFAULT             0x00000001

/* SYSTEMPORT_UMAC :: MODE :: mac_rx_pause [03:03] */
#define BCHP_SYSTEMPORT_UMAC_MODE_mac_rx_pause_MASK                0x00000008
#define BCHP_SYSTEMPORT_UMAC_MODE_mac_rx_pause_SHIFT               3
#define BCHP_SYSTEMPORT_UMAC_MODE_mac_rx_pause_DEFAULT             0x00000001

/* SYSTEMPORT_UMAC :: MODE :: mac_duplex [02:02] */
#define BCHP_SYSTEMPORT_UMAC_MODE_mac_duplex_MASK                  0x00000004
#define BCHP_SYSTEMPORT_UMAC_MODE_mac_duplex_SHIFT                 2
#define BCHP_SYSTEMPORT_UMAC_MODE_mac_duplex_DEFAULT               0x00000000

/* SYSTEMPORT_UMAC :: MODE :: mac_speed [01:00] */
#define BCHP_SYSTEMPORT_UMAC_MODE_mac_speed_MASK                   0x00000003
#define BCHP_SYSTEMPORT_UMAC_MODE_mac_speed_SHIFT                  0
#define BCHP_SYSTEMPORT_UMAC_MODE_mac_speed_DEFAULT                0x00000002

/***************************************************************************
 *FRM_TAG0 - UniMAC Preamble Outer TAG 0
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: FRM_TAG0 :: reserved0 [31:16] */
#define BCHP_SYSTEMPORT_UMAC_FRM_TAG0_reserved0_MASK               0xffff0000
#define BCHP_SYSTEMPORT_UMAC_FRM_TAG0_reserved0_SHIFT              16

/* SYSTEMPORT_UMAC :: FRM_TAG0 :: outer_tag [15:00] */
#define BCHP_SYSTEMPORT_UMAC_FRM_TAG0_outer_tag_MASK               0x0000ffff
#define BCHP_SYSTEMPORT_UMAC_FRM_TAG0_outer_tag_SHIFT              0
#define BCHP_SYSTEMPORT_UMAC_FRM_TAG0_outer_tag_DEFAULT            0x00008100

/***************************************************************************
 *FRM_TAG1 - UniMAC Preamble Outer TAG 1
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: FRM_TAG1 :: reserved0 [31:16] */
#define BCHP_SYSTEMPORT_UMAC_FRM_TAG1_reserved0_MASK               0xffff0000
#define BCHP_SYSTEMPORT_UMAC_FRM_TAG1_reserved0_SHIFT              16

/* SYSTEMPORT_UMAC :: FRM_TAG1 :: inner_tag [15:00] */
#define BCHP_SYSTEMPORT_UMAC_FRM_TAG1_inner_tag_MASK               0x0000ffff
#define BCHP_SYSTEMPORT_UMAC_FRM_TAG1_inner_tag_SHIFT              0
#define BCHP_SYSTEMPORT_UMAC_FRM_TAG1_inner_tag_DEFAULT            0x00008100

/***************************************************************************
 *TX_IPG_LEN - UniMAC Inter Packet Gap
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: TX_IPG_LEN :: reserved0 [31:05] */
#define BCHP_SYSTEMPORT_UMAC_TX_IPG_LEN_reserved0_MASK             0xffffffe0
#define BCHP_SYSTEMPORT_UMAC_TX_IPG_LEN_reserved0_SHIFT            5

/* SYSTEMPORT_UMAC :: TX_IPG_LEN :: tx_ipg_len [04:00] */
#define BCHP_SYSTEMPORT_UMAC_TX_IPG_LEN_tx_ipg_len_MASK            0x0000001f
#define BCHP_SYSTEMPORT_UMAC_TX_IPG_LEN_tx_ipg_len_SHIFT           0
#define BCHP_SYSTEMPORT_UMAC_TX_IPG_LEN_tx_ipg_len_DEFAULT         0x00000000

/***************************************************************************
 *EEE_CTRL - UniMAC EEE Control
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: EEE_CTRL :: reserved0 [31:08] */
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_reserved0_MASK               0xffffff00
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_reserved0_SHIFT              8

/* SYSTEMPORT_UMAC :: EEE_CTRL :: lp_idle_prediction_mode [07:07] */
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_lp_idle_prediction_mode_MASK 0x00000080
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_lp_idle_prediction_mode_SHIFT 7
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_lp_idle_prediction_mode_DEFAULT 0x00000000

/* SYSTEMPORT_UMAC :: EEE_CTRL :: dis_eee_10m [06:06] */
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_dis_eee_10m_MASK             0x00000040
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_dis_eee_10m_SHIFT            6
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_dis_eee_10m_DEFAULT          0x00000001

/* SYSTEMPORT_UMAC :: EEE_CTRL :: eee_txclk_dis [05:05] */
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_eee_txclk_dis_MASK           0x00000020
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_eee_txclk_dis_SHIFT          5
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_eee_txclk_dis_DEFAULT        0x00000000

/* SYSTEMPORT_UMAC :: EEE_CTRL :: rx_fifo_check [04:04] */
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_rx_fifo_check_MASK           0x00000010
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_rx_fifo_check_SHIFT          4
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_rx_fifo_check_DEFAULT        0x00000000

/* SYSTEMPORT_UMAC :: EEE_CTRL :: eee_en [03:03] */
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_eee_en_MASK                  0x00000008
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_eee_en_SHIFT                 3
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_eee_en_DEFAULT               0x00000000

/* SYSTEMPORT_UMAC :: EEE_CTRL :: en_lpi_tx_pause [02:02] */
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_en_lpi_tx_pause_MASK         0x00000004
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_en_lpi_tx_pause_SHIFT        2
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_en_lpi_tx_pause_DEFAULT      0x00000000

/* SYSTEMPORT_UMAC :: EEE_CTRL :: en_lpi_tx_pfc [01:01] */
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_en_lpi_tx_pfc_MASK           0x00000002
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_en_lpi_tx_pfc_SHIFT          1
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_en_lpi_tx_pfc_DEFAULT        0x00000000

/* SYSTEMPORT_UMAC :: EEE_CTRL :: en_lpi_rx_pause [00:00] */
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_en_lpi_rx_pause_MASK         0x00000001
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_en_lpi_rx_pause_SHIFT        0
#define BCHP_SYSTEMPORT_UMAC_EEE_CTRL_en_lpi_rx_pause_DEFAULT      0x00000000

/***************************************************************************
 *EEE_LPI_TIMER - UniMAC EEE  LPI Timer
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: EEE_LPI_TIMER :: eee_lpi_timer [31:00] */
#define BCHP_SYSTEMPORT_UMAC_EEE_LPI_TIMER_eee_lpi_timer_MASK      0xffffffff
#define BCHP_SYSTEMPORT_UMAC_EEE_LPI_TIMER_eee_lpi_timer_SHIFT     0
#define BCHP_SYSTEMPORT_UMAC_EEE_LPI_TIMER_eee_lpi_timer_DEFAULT   0x00000000

/***************************************************************************
 *EEE_WAKE_TIMER - UniMAC EEE  Wake Timer
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: EEE_WAKE_TIMER :: reserved0 [31:16] */
#define BCHP_SYSTEMPORT_UMAC_EEE_WAKE_TIMER_reserved0_MASK         0xffff0000
#define BCHP_SYSTEMPORT_UMAC_EEE_WAKE_TIMER_reserved0_SHIFT        16

/* SYSTEMPORT_UMAC :: EEE_WAKE_TIMER :: eee_wake_timer [15:00] */
#define BCHP_SYSTEMPORT_UMAC_EEE_WAKE_TIMER_eee_wake_timer_MASK    0x0000ffff
#define BCHP_SYSTEMPORT_UMAC_EEE_WAKE_TIMER_eee_wake_timer_SHIFT   0
#define BCHP_SYSTEMPORT_UMAC_EEE_WAKE_TIMER_eee_wake_timer_DEFAULT 0x00000000

/***************************************************************************
 *EEE_REF_COUNT - UniMAC EEE Reference Count
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: EEE_REF_COUNT :: reserved0 [31:16] */
#define BCHP_SYSTEMPORT_UMAC_EEE_REF_COUNT_reserved0_MASK          0xffff0000
#define BCHP_SYSTEMPORT_UMAC_EEE_REF_COUNT_reserved0_SHIFT         16

/* SYSTEMPORT_UMAC :: EEE_REF_COUNT :: eee_reference_count [15:00] */
#define BCHP_SYSTEMPORT_UMAC_EEE_REF_COUNT_eee_reference_count_MASK 0x0000ffff
#define BCHP_SYSTEMPORT_UMAC_EEE_REF_COUNT_eee_reference_count_SHIFT 0
#define BCHP_SYSTEMPORT_UMAC_EEE_REF_COUNT_eee_reference_count_DEFAULT 0x0000007d

/***************************************************************************
 *RX_PKT_DROP_STATUS - UniMAC Rx Pkt Drop Status
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: RX_PKT_DROP_STATUS :: reserved0 [31:01] */
#define BCHP_SYSTEMPORT_UMAC_RX_PKT_DROP_STATUS_reserved0_MASK     0xfffffffe
#define BCHP_SYSTEMPORT_UMAC_RX_PKT_DROP_STATUS_reserved0_SHIFT    1

/* SYSTEMPORT_UMAC :: RX_PKT_DROP_STATUS :: rx_ipg_invalid [00:00] */
#define BCHP_SYSTEMPORT_UMAC_RX_PKT_DROP_STATUS_rx_ipg_invalid_MASK 0x00000001
#define BCHP_SYSTEMPORT_UMAC_RX_PKT_DROP_STATUS_rx_ipg_invalid_SHIFT 0
#define BCHP_SYSTEMPORT_UMAC_RX_PKT_DROP_STATUS_rx_ipg_invalid_DEFAULT 0x00000000

/***************************************************************************
 *SYMMETRIC_IDLE_THRESHOLD - UniMAC Symmetric Idle Threshold
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: SYMMETRIC_IDLE_THRESHOLD :: reserved0 [31:16] */
#define BCHP_SYSTEMPORT_UMAC_SYMMETRIC_IDLE_THRESHOLD_reserved0_MASK 0xffff0000
#define BCHP_SYSTEMPORT_UMAC_SYMMETRIC_IDLE_THRESHOLD_reserved0_SHIFT 16

/* SYSTEMPORT_UMAC :: SYMMETRIC_IDLE_THRESHOLD :: threshold_value [15:00] */
#define BCHP_SYSTEMPORT_UMAC_SYMMETRIC_IDLE_THRESHOLD_threshold_value_MASK 0x0000ffff
#define BCHP_SYSTEMPORT_UMAC_SYMMETRIC_IDLE_THRESHOLD_threshold_value_SHIFT 0
#define BCHP_SYSTEMPORT_UMAC_SYMMETRIC_IDLE_THRESHOLD_threshold_value_DEFAULT 0x00000000

/***************************************************************************
 *MACSEC_PROG_TX_CRC - UniMAC Programmable CRC value
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: MACSEC_PROG_TX_CRC :: macsec_prog_tx_crc [31:00] */
#define BCHP_SYSTEMPORT_UMAC_MACSEC_PROG_TX_CRC_macsec_prog_tx_crc_MASK 0xffffffff
#define BCHP_SYSTEMPORT_UMAC_MACSEC_PROG_TX_CRC_macsec_prog_tx_crc_SHIFT 0
#define BCHP_SYSTEMPORT_UMAC_MACSEC_PROG_TX_CRC_macsec_prog_tx_crc_DEFAULT 0x00000000

/***************************************************************************
 *MACSEC_CNTRL - UniMAC Misc. MACSEC Control Register
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: MACSEC_CNTRL :: reserved0 [31:03] */
#define BCHP_SYSTEMPORT_UMAC_MACSEC_CNTRL_reserved0_MASK           0xfffffff8
#define BCHP_SYSTEMPORT_UMAC_MACSEC_CNTRL_reserved0_SHIFT          3

/* SYSTEMPORT_UMAC :: MACSEC_CNTRL :: tx_crc_program [02:02] */
#define BCHP_SYSTEMPORT_UMAC_MACSEC_CNTRL_tx_crc_program_MASK      0x00000004
#define BCHP_SYSTEMPORT_UMAC_MACSEC_CNTRL_tx_crc_program_SHIFT     2
#define BCHP_SYSTEMPORT_UMAC_MACSEC_CNTRL_tx_crc_program_DEFAULT   0x00000000

/* SYSTEMPORT_UMAC :: MACSEC_CNTRL :: tx_crc_corrupt_en [01:01] */
#define BCHP_SYSTEMPORT_UMAC_MACSEC_CNTRL_tx_crc_corrupt_en_MASK   0x00000002
#define BCHP_SYSTEMPORT_UMAC_MACSEC_CNTRL_tx_crc_corrupt_en_SHIFT  1
#define BCHP_SYSTEMPORT_UMAC_MACSEC_CNTRL_tx_crc_corrupt_en_DEFAULT 0x00000000

/* SYSTEMPORT_UMAC :: MACSEC_CNTRL :: tx_lanuch_en [00:00] */
#define BCHP_SYSTEMPORT_UMAC_MACSEC_CNTRL_tx_lanuch_en_MASK        0x00000001
#define BCHP_SYSTEMPORT_UMAC_MACSEC_CNTRL_tx_lanuch_en_SHIFT       0
#define BCHP_SYSTEMPORT_UMAC_MACSEC_CNTRL_tx_lanuch_en_DEFAULT     0x00000000

/***************************************************************************
 *TS_STATUS_CNTRL - UniMAC Timestamp Status
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: TS_STATUS_CNTRL :: reserved0 [31:04] */
#define BCHP_SYSTEMPORT_UMAC_TS_STATUS_CNTRL_reserved0_MASK        0xfffffff0
#define BCHP_SYSTEMPORT_UMAC_TS_STATUS_CNTRL_reserved0_SHIFT       4

/* SYSTEMPORT_UMAC :: TS_STATUS_CNTRL :: word_avail [03:02] */
#define BCHP_SYSTEMPORT_UMAC_TS_STATUS_CNTRL_word_avail_MASK       0x0000000c
#define BCHP_SYSTEMPORT_UMAC_TS_STATUS_CNTRL_word_avail_SHIFT      2
#define BCHP_SYSTEMPORT_UMAC_TS_STATUS_CNTRL_word_avail_DEFAULT    0x00000000

/* SYSTEMPORT_UMAC :: TS_STATUS_CNTRL :: tx_ts_fifo_empty [01:01] */
#define BCHP_SYSTEMPORT_UMAC_TS_STATUS_CNTRL_tx_ts_fifo_empty_MASK 0x00000002
#define BCHP_SYSTEMPORT_UMAC_TS_STATUS_CNTRL_tx_ts_fifo_empty_SHIFT 1
#define BCHP_SYSTEMPORT_UMAC_TS_STATUS_CNTRL_tx_ts_fifo_empty_DEFAULT 0x00000001

/* SYSTEMPORT_UMAC :: TS_STATUS_CNTRL :: tx_ts_fifo_full [00:00] */
#define BCHP_SYSTEMPORT_UMAC_TS_STATUS_CNTRL_tx_ts_fifo_full_MASK  0x00000001
#define BCHP_SYSTEMPORT_UMAC_TS_STATUS_CNTRL_tx_ts_fifo_full_SHIFT 0
#define BCHP_SYSTEMPORT_UMAC_TS_STATUS_CNTRL_tx_ts_fifo_full_DEFAULT 0x00000000

/***************************************************************************
 *TX_TS_DATA - UniMAC Timestamp Data
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: TX_TS_DATA :: tx_ts_data [31:00] */
#define BCHP_SYSTEMPORT_UMAC_TX_TS_DATA_tx_ts_data_MASK            0xffffffff
#define BCHP_SYSTEMPORT_UMAC_TX_TS_DATA_tx_ts_data_SHIFT           0
#define BCHP_SYSTEMPORT_UMAC_TX_TS_DATA_tx_ts_data_DEFAULT         0x00000000

/***************************************************************************
 *PAUSE_CNTRL - UniMAC Repetitive Pause Control in TX direction
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: PAUSE_CNTRL :: reserved0 [31:18] */
#define BCHP_SYSTEMPORT_UMAC_PAUSE_CNTRL_reserved0_MASK            0xfffc0000
#define BCHP_SYSTEMPORT_UMAC_PAUSE_CNTRL_reserved0_SHIFT           18

/* SYSTEMPORT_UMAC :: PAUSE_CNTRL :: pause_control_en [17:17] */
#define BCHP_SYSTEMPORT_UMAC_PAUSE_CNTRL_pause_control_en_MASK     0x00020000
#define BCHP_SYSTEMPORT_UMAC_PAUSE_CNTRL_pause_control_en_SHIFT    17
#define BCHP_SYSTEMPORT_UMAC_PAUSE_CNTRL_pause_control_en_DEFAULT  0x00000001

/* SYSTEMPORT_UMAC :: PAUSE_CNTRL :: pause_timer [16:00] */
#define BCHP_SYSTEMPORT_UMAC_PAUSE_CNTRL_pause_timer_MASK          0x0001ffff
#define BCHP_SYSTEMPORT_UMAC_PAUSE_CNTRL_pause_timer_SHIFT         0
#define BCHP_SYSTEMPORT_UMAC_PAUSE_CNTRL_pause_timer_DEFAULT       0x0000ffff

/***************************************************************************
 *TXFIFO_FLUSH - UniMAC TX Flush
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: TXFIFO_FLUSH :: reserved0 [31:01] */
#define BCHP_SYSTEMPORT_UMAC_TXFIFO_FLUSH_reserved0_MASK           0xfffffffe
#define BCHP_SYSTEMPORT_UMAC_TXFIFO_FLUSH_reserved0_SHIFT          1

/* SYSTEMPORT_UMAC :: TXFIFO_FLUSH :: tx_flush [00:00] */
#define BCHP_SYSTEMPORT_UMAC_TXFIFO_FLUSH_tx_flush_MASK            0x00000001
#define BCHP_SYSTEMPORT_UMAC_TXFIFO_FLUSH_tx_flush_SHIFT           0
#define BCHP_SYSTEMPORT_UMAC_TXFIFO_FLUSH_tx_flush_DEFAULT         0x00000000

/***************************************************************************
 *RXFIFO_STAT - UniMAC RX FIFO Status
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: RXFIFO_STAT :: reserved0 [31:02] */
#define BCHP_SYSTEMPORT_UMAC_RXFIFO_STAT_reserved0_MASK            0xfffffffc
#define BCHP_SYSTEMPORT_UMAC_RXFIFO_STAT_reserved0_SHIFT           2

/* SYSTEMPORT_UMAC :: RXFIFO_STAT :: rxfifo_status [01:00] */
#define BCHP_SYSTEMPORT_UMAC_RXFIFO_STAT_rxfifo_status_MASK        0x00000003
#define BCHP_SYSTEMPORT_UMAC_RXFIFO_STAT_rxfifo_status_SHIFT       0
#define BCHP_SYSTEMPORT_UMAC_RXFIFO_STAT_rxfifo_status_DEFAULT     0x00000000

/***************************************************************************
 *TXFIFO_STAT - UniMAC TX FIFO Status
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: TXFIFO_STAT :: reserved0 [31:02] */
#define BCHP_SYSTEMPORT_UMAC_TXFIFO_STAT_reserved0_MASK            0xfffffffc
#define BCHP_SYSTEMPORT_UMAC_TXFIFO_STAT_reserved0_SHIFT           2

/* SYSTEMPORT_UMAC :: TXFIFO_STAT :: txfifo_overrun [01:01] */
#define BCHP_SYSTEMPORT_UMAC_TXFIFO_STAT_txfifo_overrun_MASK       0x00000002
#define BCHP_SYSTEMPORT_UMAC_TXFIFO_STAT_txfifo_overrun_SHIFT      1
#define BCHP_SYSTEMPORT_UMAC_TXFIFO_STAT_txfifo_overrun_DEFAULT    0x00000000

/* SYSTEMPORT_UMAC :: TXFIFO_STAT :: txfifo_underrun [00:00] */
#define BCHP_SYSTEMPORT_UMAC_TXFIFO_STAT_txfifo_underrun_MASK      0x00000001
#define BCHP_SYSTEMPORT_UMAC_TXFIFO_STAT_txfifo_underrun_SHIFT     0
#define BCHP_SYSTEMPORT_UMAC_TXFIFO_STAT_txfifo_underrun_DEFAULT   0x00000000

/***************************************************************************
 *PPP_CNTRL - UniMAC PPP Control
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: PPP_CNTRL :: reserved0 [31:06] */
#define BCHP_SYSTEMPORT_UMAC_PPP_CNTRL_reserved0_MASK              0xffffffc0
#define BCHP_SYSTEMPORT_UMAC_PPP_CNTRL_reserved0_SHIFT             6

/* SYSTEMPORT_UMAC :: PPP_CNTRL :: pfc_stats_en [05:05] */
#define BCHP_SYSTEMPORT_UMAC_PPP_CNTRL_pfc_stats_en_MASK           0x00000020
#define BCHP_SYSTEMPORT_UMAC_PPP_CNTRL_pfc_stats_en_SHIFT          5
#define BCHP_SYSTEMPORT_UMAC_PPP_CNTRL_pfc_stats_en_DEFAULT        0x00000000

/* SYSTEMPORT_UMAC :: PPP_CNTRL :: rx_pass_pfc_frm [04:04] */
#define BCHP_SYSTEMPORT_UMAC_PPP_CNTRL_rx_pass_pfc_frm_MASK        0x00000010
#define BCHP_SYSTEMPORT_UMAC_PPP_CNTRL_rx_pass_pfc_frm_SHIFT       4
#define BCHP_SYSTEMPORT_UMAC_PPP_CNTRL_rx_pass_pfc_frm_DEFAULT     0x00000000

/* SYSTEMPORT_UMAC :: PPP_CNTRL :: reserved1 [03:03] */
#define BCHP_SYSTEMPORT_UMAC_PPP_CNTRL_reserved1_MASK              0x00000008
#define BCHP_SYSTEMPORT_UMAC_PPP_CNTRL_reserved1_SHIFT             3

/* SYSTEMPORT_UMAC :: PPP_CNTRL :: force_ppp_xon [02:02] */
#define BCHP_SYSTEMPORT_UMAC_PPP_CNTRL_force_ppp_xon_MASK          0x00000004
#define BCHP_SYSTEMPORT_UMAC_PPP_CNTRL_force_ppp_xon_SHIFT         2
#define BCHP_SYSTEMPORT_UMAC_PPP_CNTRL_force_ppp_xon_DEFAULT       0x00000000

/* SYSTEMPORT_UMAC :: PPP_CNTRL :: ppp_en_rx [01:01] */
#define BCHP_SYSTEMPORT_UMAC_PPP_CNTRL_ppp_en_rx_MASK              0x00000002
#define BCHP_SYSTEMPORT_UMAC_PPP_CNTRL_ppp_en_rx_SHIFT             1
#define BCHP_SYSTEMPORT_UMAC_PPP_CNTRL_ppp_en_rx_DEFAULT           0x00000000

/* SYSTEMPORT_UMAC :: PPP_CNTRL :: ppp_en_tx [00:00] */
#define BCHP_SYSTEMPORT_UMAC_PPP_CNTRL_ppp_en_tx_MASK              0x00000001
#define BCHP_SYSTEMPORT_UMAC_PPP_CNTRL_ppp_en_tx_SHIFT             0
#define BCHP_SYSTEMPORT_UMAC_PPP_CNTRL_ppp_en_tx_DEFAULT           0x00000000

/***************************************************************************
 *PPP_REFRESH_CNTRL - UniMAC Refresh Control
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: PPP_REFRESH_CNTRL :: ppp_refresh_timer [31:16] */
#define BCHP_SYSTEMPORT_UMAC_PPP_REFRESH_CNTRL_ppp_refresh_timer_MASK 0xffff0000
#define BCHP_SYSTEMPORT_UMAC_PPP_REFRESH_CNTRL_ppp_refresh_timer_SHIFT 16
#define BCHP_SYSTEMPORT_UMAC_PPP_REFRESH_CNTRL_ppp_refresh_timer_DEFAULT 0x00007fff

/* SYSTEMPORT_UMAC :: PPP_REFRESH_CNTRL :: reserved0 [15:01] */
#define BCHP_SYSTEMPORT_UMAC_PPP_REFRESH_CNTRL_reserved0_MASK      0x0000fffe
#define BCHP_SYSTEMPORT_UMAC_PPP_REFRESH_CNTRL_reserved0_SHIFT     1

/* SYSTEMPORT_UMAC :: PPP_REFRESH_CNTRL :: ppp_refresh_en [00:00] */
#define BCHP_SYSTEMPORT_UMAC_PPP_REFRESH_CNTRL_ppp_refresh_en_MASK 0x00000001
#define BCHP_SYSTEMPORT_UMAC_PPP_REFRESH_CNTRL_ppp_refresh_en_SHIFT 0
#define BCHP_SYSTEMPORT_UMAC_PPP_REFRESH_CNTRL_ppp_refresh_en_DEFAULT 0x00000000

/***************************************************************************
 *TX_PAUSE_PREL0 - UniMAC TX Pause PRBL[31:0]
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: TX_PAUSE_PREL0 :: tx_pause_prb0 [31:00] */
#define BCHP_SYSTEMPORT_UMAC_TX_PAUSE_PREL0_tx_pause_prb0_MASK     0xffffffff
#define BCHP_SYSTEMPORT_UMAC_TX_PAUSE_PREL0_tx_pause_prb0_SHIFT    0
#define BCHP_SYSTEMPORT_UMAC_TX_PAUSE_PREL0_tx_pause_prb0_DEFAULT  0x00000000

/***************************************************************************
 *TX_PAUSE_PREL1 - UniMAC TX Pause PRBL[63:32]
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: TX_PAUSE_PREL1 :: tx_pause_prb1 [31:00] */
#define BCHP_SYSTEMPORT_UMAC_TX_PAUSE_PREL1_tx_pause_prb1_MASK     0xffffffff
#define BCHP_SYSTEMPORT_UMAC_TX_PAUSE_PREL1_tx_pause_prb1_SHIFT    0
#define BCHP_SYSTEMPORT_UMAC_TX_PAUSE_PREL1_tx_pause_prb1_DEFAULT  0x00000000

/***************************************************************************
 *TX_PAUSE_PREL2 - UniMAC TX Pause PRBL[95:64]
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: TX_PAUSE_PREL2 :: tx_pause_prb2 [31:00] */
#define BCHP_SYSTEMPORT_UMAC_TX_PAUSE_PREL2_tx_pause_prb2_MASK     0xffffffff
#define BCHP_SYSTEMPORT_UMAC_TX_PAUSE_PREL2_tx_pause_prb2_SHIFT    0
#define BCHP_SYSTEMPORT_UMAC_TX_PAUSE_PREL2_tx_pause_prb2_DEFAULT  0x00000000

/***************************************************************************
 *TX_PAUSE_PREL3 - UniMAC TX Pause PRBL[127:96]
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: TX_PAUSE_PREL3 :: tx_pause_prb3 [31:00] */
#define BCHP_SYSTEMPORT_UMAC_TX_PAUSE_PREL3_tx_pause_prb3_MASK     0xffffffff
#define BCHP_SYSTEMPORT_UMAC_TX_PAUSE_PREL3_tx_pause_prb3_SHIFT    0
#define BCHP_SYSTEMPORT_UMAC_TX_PAUSE_PREL3_tx_pause_prb3_DEFAULT  0x00000000

/***************************************************************************
 *RX_PAUSE_PREL0 - UniMAC RX Pause PRBL[31:0]
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: RX_PAUSE_PREL0 :: rx_pause_prb0 [31:00] */
#define BCHP_SYSTEMPORT_UMAC_RX_PAUSE_PREL0_rx_pause_prb0_MASK     0xffffffff
#define BCHP_SYSTEMPORT_UMAC_RX_PAUSE_PREL0_rx_pause_prb0_SHIFT    0
#define BCHP_SYSTEMPORT_UMAC_RX_PAUSE_PREL0_rx_pause_prb0_DEFAULT  0x00000000

/***************************************************************************
 *RX_PAUSE_PREL1 - UniMAC RX Pause PRBL[63:32]
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: RX_PAUSE_PREL1 :: rx_pause_prb1 [31:00] */
#define BCHP_SYSTEMPORT_UMAC_RX_PAUSE_PREL1_rx_pause_prb1_MASK     0xffffffff
#define BCHP_SYSTEMPORT_UMAC_RX_PAUSE_PREL1_rx_pause_prb1_SHIFT    0
#define BCHP_SYSTEMPORT_UMAC_RX_PAUSE_PREL1_rx_pause_prb1_DEFAULT  0x00000000

/***************************************************************************
 *RX_PAUSE_PREL2 - UniMAC RX Pause PRBL[95:64]
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: RX_PAUSE_PREL2 :: rx_pause_prb2 [31:00] */
#define BCHP_SYSTEMPORT_UMAC_RX_PAUSE_PREL2_rx_pause_prb2_MASK     0xffffffff
#define BCHP_SYSTEMPORT_UMAC_RX_PAUSE_PREL2_rx_pause_prb2_SHIFT    0
#define BCHP_SYSTEMPORT_UMAC_RX_PAUSE_PREL2_rx_pause_prb2_DEFAULT  0x00000000

/***************************************************************************
 *RX_PAUSE_PREL3 - UniMAC RX Pause PRBL[127:96]
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: RX_PAUSE_PREL3 :: rx_pause_prb3 [31:00] */
#define BCHP_SYSTEMPORT_UMAC_RX_PAUSE_PREL3_rx_pause_prb3_MASK     0xffffffff
#define BCHP_SYSTEMPORT_UMAC_RX_PAUSE_PREL3_rx_pause_prb3_SHIFT    0
#define BCHP_SYSTEMPORT_UMAC_RX_PAUSE_PREL3_rx_pause_prb3_DEFAULT  0x00000000

/***************************************************************************
 *RXERR_MASK - UniMAC RXERR Mask Register
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: RXERR_MASK :: reserved0 [31:18] */
#define BCHP_SYSTEMPORT_UMAC_RXERR_MASK_reserved0_MASK             0xfffc0000
#define BCHP_SYSTEMPORT_UMAC_RXERR_MASK_reserved0_SHIFT            18

/* SYSTEMPORT_UMAC :: RXERR_MASK :: mac_rxerr_mask [17:00] */
#define BCHP_SYSTEMPORT_UMAC_RXERR_MASK_mac_rxerr_mask_MASK        0x0003ffff
#define BCHP_SYSTEMPORT_UMAC_RXERR_MASK_mac_rxerr_mask_SHIFT       0
#define BCHP_SYSTEMPORT_UMAC_RXERR_MASK_mac_rxerr_mask_DEFAULT     0x00030418

/***************************************************************************
 *RX_MAX_PKT_SIZE - UniMAC RX MAX packet Size Register
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: RX_MAX_PKT_SIZE :: reserved0 [31:14] */
#define BCHP_SYSTEMPORT_UMAC_RX_MAX_PKT_SIZE_reserved0_MASK        0xffffc000
#define BCHP_SYSTEMPORT_UMAC_RX_MAX_PKT_SIZE_reserved0_SHIFT       14

/* SYSTEMPORT_UMAC :: RX_MAX_PKT_SIZE :: max_pkt_size [13:00] */
#define BCHP_SYSTEMPORT_UMAC_RX_MAX_PKT_SIZE_max_pkt_size_MASK     0x00003fff
#define BCHP_SYSTEMPORT_UMAC_RX_MAX_PKT_SIZE_max_pkt_size_SHIFT    0
#define BCHP_SYSTEMPORT_UMAC_RX_MAX_PKT_SIZE_max_pkt_size_DEFAULT  0x000005f2

/***************************************************************************
 *DIAG_SEL - Diag Select Register
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: DIAG_SEL :: reserved0 [31:14] */
#define BCHP_SYSTEMPORT_UMAC_DIAG_SEL_reserved0_MASK               0xffffc000
#define BCHP_SYSTEMPORT_UMAC_DIAG_SEL_reserved0_SHIFT              14

/* SYSTEMPORT_UMAC :: DIAG_SEL :: diag_hi_select [13:08] */
#define BCHP_SYSTEMPORT_UMAC_DIAG_SEL_diag_hi_select_MASK          0x00003f00
#define BCHP_SYSTEMPORT_UMAC_DIAG_SEL_diag_hi_select_SHIFT         8
#define BCHP_SYSTEMPORT_UMAC_DIAG_SEL_diag_hi_select_DEFAULT       0x00000000

/* SYSTEMPORT_UMAC :: DIAG_SEL :: reserved1 [07:06] */
#define BCHP_SYSTEMPORT_UMAC_DIAG_SEL_reserved1_MASK               0x000000c0
#define BCHP_SYSTEMPORT_UMAC_DIAG_SEL_reserved1_SHIFT              6

/* SYSTEMPORT_UMAC :: DIAG_SEL :: diag_lo_select [05:00] */
#define BCHP_SYSTEMPORT_UMAC_DIAG_SEL_diag_lo_select_MASK          0x0000003f
#define BCHP_SYSTEMPORT_UMAC_DIAG_SEL_diag_lo_select_SHIFT         0
#define BCHP_SYSTEMPORT_UMAC_DIAG_SEL_diag_lo_select_DEFAULT       0x00000000

/***************************************************************************
 *MPD_CTRL - Magic Packet Control Registers
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: MPD_CTRL :: reserved0 [31:28] */
#define BCHP_SYSTEMPORT_UMAC_MPD_CTRL_reserved0_MASK               0xf0000000
#define BCHP_SYSTEMPORT_UMAC_MPD_CTRL_reserved0_SHIFT              28

/* SYSTEMPORT_UMAC :: MPD_CTRL :: PSW_EN [27:27] */
#define BCHP_SYSTEMPORT_UMAC_MPD_CTRL_PSW_EN_MASK                  0x08000000
#define BCHP_SYSTEMPORT_UMAC_MPD_CTRL_PSW_EN_SHIFT                 27
#define BCHP_SYSTEMPORT_UMAC_MPD_CTRL_PSW_EN_DEFAULT               0x00000000

/* SYSTEMPORT_UMAC :: MPD_CTRL :: reserved1 [26:24] */
#define BCHP_SYSTEMPORT_UMAC_MPD_CTRL_reserved1_MASK               0x07000000
#define BCHP_SYSTEMPORT_UMAC_MPD_CTRL_reserved1_SHIFT              24

/* SYSTEMPORT_UMAC :: MPD_CTRL :: MSEQ_LEN [23:16] */
#define BCHP_SYSTEMPORT_UMAC_MPD_CTRL_MSEQ_LEN_MASK                0x00ff0000
#define BCHP_SYSTEMPORT_UMAC_MPD_CTRL_MSEQ_LEN_SHIFT               16
#define BCHP_SYSTEMPORT_UMAC_MPD_CTRL_MSEQ_LEN_DEFAULT             0x00000010

/* SYSTEMPORT_UMAC :: MPD_CTRL :: reserved2 [15:01] */
#define BCHP_SYSTEMPORT_UMAC_MPD_CTRL_reserved2_MASK               0x0000fffe
#define BCHP_SYSTEMPORT_UMAC_MPD_CTRL_reserved2_SHIFT              1

/* SYSTEMPORT_UMAC :: MPD_CTRL :: MPD_EN [00:00] */
#define BCHP_SYSTEMPORT_UMAC_MPD_CTRL_MPD_EN_MASK                  0x00000001
#define BCHP_SYSTEMPORT_UMAC_MPD_CTRL_MPD_EN_SHIFT                 0
#define BCHP_SYSTEMPORT_UMAC_MPD_CTRL_MPD_EN_DEFAULT               0x00000000

/***************************************************************************
 *PSW_MS - Magic Packet Optional password byte 0 and 1
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: PSW_MS :: reserved0 [31:16] */
#define BCHP_SYSTEMPORT_UMAC_PSW_MS_reserved0_MASK                 0xffff0000
#define BCHP_SYSTEMPORT_UMAC_PSW_MS_reserved0_SHIFT                16

/* SYSTEMPORT_UMAC :: PSW_MS :: PSW_47_32 [15:00] */
#define BCHP_SYSTEMPORT_UMAC_PSW_MS_PSW_47_32_MASK                 0x0000ffff
#define BCHP_SYSTEMPORT_UMAC_PSW_MS_PSW_47_32_SHIFT                0
#define BCHP_SYSTEMPORT_UMAC_PSW_MS_PSW_47_32_DEFAULT              0x00000000

/***************************************************************************
 *PSW_LS - Magic Packet Optional password byte 2 ~ 5
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: PSW_LS :: PSW_31_0 [31:00] */
#define BCHP_SYSTEMPORT_UMAC_PSW_LS_PSW_31_0_MASK                  0xffffffff
#define BCHP_SYSTEMPORT_UMAC_PSW_LS_PSW_31_0_SHIFT                 0
#define BCHP_SYSTEMPORT_UMAC_PSW_LS_PSW_31_0_DEFAULT               0x00000000

/***************************************************************************
 *MIB_CNTRL - MIB Control Register
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: MIB_CNTRL :: reserved0 [31:03] */
#define BCHP_SYSTEMPORT_UMAC_MIB_CNTRL_reserved0_MASK              0xfffffff8
#define BCHP_SYSTEMPORT_UMAC_MIB_CNTRL_reserved0_SHIFT             3

/* SYSTEMPORT_UMAC :: MIB_CNTRL :: tx_cnt_rst [02:02] */
#define BCHP_SYSTEMPORT_UMAC_MIB_CNTRL_tx_cnt_rst_MASK             0x00000004
#define BCHP_SYSTEMPORT_UMAC_MIB_CNTRL_tx_cnt_rst_SHIFT            2
#define BCHP_SYSTEMPORT_UMAC_MIB_CNTRL_tx_cnt_rst_DEFAULT          0x00000000

/* SYSTEMPORT_UMAC :: MIB_CNTRL :: runt_cnt_rst [01:01] */
#define BCHP_SYSTEMPORT_UMAC_MIB_CNTRL_runt_cnt_rst_MASK           0x00000002
#define BCHP_SYSTEMPORT_UMAC_MIB_CNTRL_runt_cnt_rst_SHIFT          1
#define BCHP_SYSTEMPORT_UMAC_MIB_CNTRL_runt_cnt_rst_DEFAULT        0x00000000

/* SYSTEMPORT_UMAC :: MIB_CNTRL :: rx_cnt_st [00:00] */
#define BCHP_SYSTEMPORT_UMAC_MIB_CNTRL_rx_cnt_st_MASK              0x00000001
#define BCHP_SYSTEMPORT_UMAC_MIB_CNTRL_rx_cnt_st_SHIFT             0
#define BCHP_SYSTEMPORT_UMAC_MIB_CNTRL_rx_cnt_st_DEFAULT           0x00000000

/***************************************************************************
 *GR64 - Receive 64B Frame Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GR64 :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GR64_RO_MASK                          0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GR64_RO_SHIFT                         0

/***************************************************************************
 *GR127 - Receive 65B to 127B Frame Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GR127 :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GR127_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GR127_RO_SHIFT                        0

/***************************************************************************
 *GR255 - Receive 128B to 255B Frame Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GR255 :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GR255_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GR255_RO_SHIFT                        0

/***************************************************************************
 *GR511 - Receive 256B to 511B Frame Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GR511 :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GR511_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GR511_RO_SHIFT                        0

/***************************************************************************
 *GR1023 - Receive 512B to 1023B Frame Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GR1023 :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GR1023_RO_MASK                        0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GR1023_RO_SHIFT                       0

/***************************************************************************
 *GR1518 - Receive 1024B to 1518B Frame Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GR1518 :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GR1518_RO_MASK                        0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GR1518_RO_SHIFT                       0

/***************************************************************************
 *GRMGV - Receive 1519B to 1522B Good VLAN Frame Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GRMGV :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GRMGV_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GRMGV_RO_SHIFT                        0

/***************************************************************************
 *GR2047 - Receive 1519B to 2047B Frame Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GR2047 :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GR2047_RO_MASK                        0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GR2047_RO_SHIFT                       0

/***************************************************************************
 *GR4095 - Receive 2048B to 4095B Frame Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GR4095 :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GR4095_RO_MASK                        0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GR4095_RO_SHIFT                       0

/***************************************************************************
 *GR9216 - Receive 4096B to 9216B Frame Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GR9216 :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GR9216_RO_MASK                        0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GR9216_RO_SHIFT                       0

/***************************************************************************
 *GRPKT - Receive Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GRPKT :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GRPKT_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GRPKT_RO_SHIFT                        0

/***************************************************************************
 *GRBYT - Receive Byte Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GRBYT :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GRBYT_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GRBYT_RO_SHIFT                        0

/***************************************************************************
 *GRMCA - Receive Multicast Frame Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GRMCA :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GRMCA_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GRMCA_RO_SHIFT                        0

/***************************************************************************
 *GRBCA - Receive Broadcast Frame Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GRBCA :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GRBCA_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GRBCA_RO_SHIFT                        0

/***************************************************************************
 *GRFCS - Receive FCS Error Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GRFCS :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GRFCS_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GRFCS_RO_SHIFT                        0

/***************************************************************************
 *GRXCF - Receive Control Frame Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GRXCF :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GRXCF_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GRXCF_RO_SHIFT                        0

/***************************************************************************
 *GRXPF - Receive Pause Frame Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GRXPF :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GRXPF_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GRXPF_RO_SHIFT                        0

/***************************************************************************
 *GRXUO - Receive Unknown OP Code Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GRXUO :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GRXUO_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GRXUO_RO_SHIFT                        0

/***************************************************************************
 *GRALN - Receive Alignmenet Error Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GRALN :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GRALN_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GRALN_RO_SHIFT                        0

/***************************************************************************
 *GRFLR - Receive Frame Length Out Of Range Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GRFLR :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GRFLR_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GRFLR_RO_SHIFT                        0

/***************************************************************************
 *GRCDE - Receive Code Error Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GRCDE :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GRCDE_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GRCDE_RO_SHIFT                        0

/***************************************************************************
 *GRFCR - Receive Carrier Sense Error Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GRFCR :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GRFCR_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GRFCR_RO_SHIFT                        0

/***************************************************************************
 *GROVR - Receive Oversize Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GROVR :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GROVR_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GROVR_RO_SHIFT                        0

/***************************************************************************
 *GRJBR - Receive Jabber Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GRJBR :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GRJBR_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GRJBR_RO_SHIFT                        0

/***************************************************************************
 *GRMTUE - Receive MTU Error Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GRMTUE :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GRMTUE_RO_MASK                        0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GRMTUE_RO_SHIFT                       0

/***************************************************************************
 *GRPOK - Receive Good Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GRPOK :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GRPOK_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GRPOK_RO_SHIFT                        0

/***************************************************************************
 *GRUC - Receive Unicast Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GRUC :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GRUC_RO_MASK                          0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GRUC_RO_SHIFT                         0

/***************************************************************************
 *GRPPP - Receive PPP Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GRPPP :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GRPPP_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GRPPP_RO_SHIFT                        0

/***************************************************************************
 *GRCRC - Receive CRC Match Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GRCRC :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GRCRC_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GRCRC_RO_SHIFT                        0

/***************************************************************************
 *RRPKT - Receive RUNT Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: RRPKT :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_RRPKT_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_RRPKT_RO_SHIFT                        0

/***************************************************************************
 *RRUND - Receive RUNT Packet And Contain A Valid FCS
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: RRUND :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_RRUND_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_RRUND_RO_SHIFT                        0

/***************************************************************************
 *RRFRG - Receive RUNT Packet And Contain Invalid FCS or Alignment Error
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: RRFRG :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_RRFRG_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_RRFRG_RO_SHIFT                        0

/***************************************************************************
 *RRBYT - Receive RUNT Packet Byte Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: RRBYT :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_RRBYT_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_RRBYT_RO_SHIFT                        0

/***************************************************************************
 *TR64 - Transmit 64B Frame Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: TR64 :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_TR64_RO_MASK                          0xffffffff
#define BCHP_SYSTEMPORT_UMAC_TR64_RO_SHIFT                         0

/***************************************************************************
 *TR127 - Transmit 65B to 127B Frame Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: TR127 :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_TR127_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_TR127_RO_SHIFT                        0

/***************************************************************************
 *TR255 - Transmit 128B to 255B Frame Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: TR255 :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_TR255_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_TR255_RO_SHIFT                        0

/***************************************************************************
 *TR511 - Transmit 256B to 511B Frame Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: TR511 :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_TR511_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_TR511_RO_SHIFT                        0

/***************************************************************************
 *TR1023 - Transmit 512B to 1023B Frame Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: TR1023 :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_TR1023_RO_MASK                        0xffffffff
#define BCHP_SYSTEMPORT_UMAC_TR1023_RO_SHIFT                       0

/***************************************************************************
 *TR1518 - Transmit 1024B to 1518B Frame Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: TR1518 :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_TR1518_RO_MASK                        0xffffffff
#define BCHP_SYSTEMPORT_UMAC_TR1518_RO_SHIFT                       0

/***************************************************************************
 *TRMGV - Transmit 1519B to 1522B Good VLAN Frame Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: TRMGV :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_TRMGV_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_TRMGV_RO_SHIFT                        0

/***************************************************************************
 *TR2047 - Transmit 1519B to 2047B Frame Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: TR2047 :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_TR2047_RO_MASK                        0xffffffff
#define BCHP_SYSTEMPORT_UMAC_TR2047_RO_SHIFT                       0

/***************************************************************************
 *TR4095 - Transmit 2048B to 4095B Frame Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: TR4095 :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_TR4095_RO_MASK                        0xffffffff
#define BCHP_SYSTEMPORT_UMAC_TR4095_RO_SHIFT                       0

/***************************************************************************
 *TR9216 - Transmit 4096B to 9216B Frame Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: TR9216 :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_TR9216_RO_MASK                        0xffffffff
#define BCHP_SYSTEMPORT_UMAC_TR9216_RO_SHIFT                       0

/***************************************************************************
 *GTPKT - Transmit Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GTPKT :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GTPKT_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GTPKT_RO_SHIFT                        0

/***************************************************************************
 *GTMCA - Transmit Multicast Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GTMCA :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GTMCA_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GTMCA_RO_SHIFT                        0

/***************************************************************************
 *GTBCA - Transmit Broadcast Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GTBCA :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GTBCA_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GTBCA_RO_SHIFT                        0

/***************************************************************************
 *GTXPF - Transmit Pause Frame Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GTXPF :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GTXPF_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GTXPF_RO_SHIFT                        0

/***************************************************************************
 *GTXCF - Transmit Control Frame Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GTXCF :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GTXCF_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GTXCF_RO_SHIFT                        0

/***************************************************************************
 *GTFCS - Transmit FCS Error Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GTFCS :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GTFCS_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GTFCS_RO_SHIFT                        0

/***************************************************************************
 *GTOVR - Transmit Oversize Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GTOVR :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GTOVR_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GTOVR_RO_SHIFT                        0

/***************************************************************************
 *GTDRF - Transmit Deferral Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GTDRF :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GTDRF_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GTDRF_RO_SHIFT                        0

/***************************************************************************
 *GTEDF - Transmit Excessive Deferral Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GTEDF :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GTEDF_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GTEDF_RO_SHIFT                        0

/***************************************************************************
 *GTSCL - Transmit Single Collision Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GTSCL :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GTSCL_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GTSCL_RO_SHIFT                        0

/***************************************************************************
 *GTMCL - Transmit Multiple Collision Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GTMCL :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GTMCL_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GTMCL_RO_SHIFT                        0

/***************************************************************************
 *GTLCL - Transmit Late Collision Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GTLCL :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GTLCL_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GTLCL_RO_SHIFT                        0

/***************************************************************************
 *GTXCL - Transmit Excessive Collision Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GTXCL :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GTXCL_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GTXCL_RO_SHIFT                        0

/***************************************************************************
 *GTFRG - Transmit Fragments Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GTFRG :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GTFRG_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GTFRG_RO_SHIFT                        0

/***************************************************************************
 *GTNCL - Transmit Total Collision Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GTNCL :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GTNCL_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GTNCL_RO_SHIFT                        0

/***************************************************************************
 *GTJBR - Transmit Jabber Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GTJBR :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GTJBR_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GTJBR_RO_SHIFT                        0

/***************************************************************************
 *GTBYT - Transmit Byte Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GTBYT :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GTBYT_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GTBYT_RO_SHIFT                        0

/***************************************************************************
 *GTPOK - Transmit Good Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GTPOK :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GTPOK_RO_MASK                         0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GTPOK_RO_SHIFT                        0

/***************************************************************************
 *GTUC - Transmit Unicast Packet Counter
 ***************************************************************************/
/* SYSTEMPORT_UMAC :: GTUC :: RO [31:00] */
#define BCHP_SYSTEMPORT_UMAC_GTUC_RO_MASK                          0xffffffff
#define BCHP_SYSTEMPORT_UMAC_GTUC_RO_SHIFT                         0

#endif /* #ifndef BCHP_SYSTEMPORT_UMAC_H__ */

/* End of File */
