例化的目的是在上一级模块中调用例化的模块完成代码功能，在 Verilog 里例化信
号的格式如下：模块名必须和要例化的模块名一致，比如程序中的 clk_wiz_0，包括模块信号
名也必须一致，比如 clk_in1， clk_out1， clk_out2.....。连接信号为 TOP 程序跟模块之间传递的
信号， 模块与模块之间的连接信号不能相互冲突，否则会产生编译错误。