<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:14:13.1413</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.02.06</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7026171</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>통합 회로 디자인을 위한 자동화된 트랜지스터 레벨 배치</inventionTitle><inventionTitleEng>AUTOMATED TRANSISTOR-LEVEL PLACEMENT FOR DESIGN OF INTEGRATED CIRCUITS</inventionTitleEng><openDate>2024.08.19</openDate><openNumber>10-2024-0125056</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.08.02</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.08.02</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 30/398</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 30/392</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 30/394</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 일부 실시예에서, 트랜지스터 배치 최적화를 사용하여 집적 회로를 설계하기 위한 컴퓨터로 구현되는 방법이 제공된다. 컴퓨팅 시스템은 집적 회로에 대한 사양을 수신한다. 이 사양은 복수의 트랜지스터들과 복수의 트랜지스터들의 터미널들 간의 연결을 설명하는 네트리스트를 포함한다. 컴퓨팅 시스템은 복수의 트랜지스터들의 각 트랜지스터에 대한 캔버스 상의 초기 위치 및 배향을 결정한다. 컴퓨팅 시스템은 복수의 트랜지스터들에 대한 전역적으로 최적화된 위치 및 배향을 갖는 대략적인 배치를 생성하기 위해 복수의 트랜지스터들의 초기 위치 및 배향에 적어도 부분적으로 기초한 목적 함수를 사용한다. 컴퓨팅 시스템은 미세 배치를 생성하기 위해 대략적인 배치를 최적화하기 위해 로컬 정제 기법을 사용하고, 완성된 디자인을 생성하기 위해 미세 배치를 위한 라우팅을 생성하기 위한 라우팅 기법을 사용한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.08.24</internationOpenDate><internationOpenNumber>WO2023158565</internationOpenNumber><internationalApplicationDate>2023.02.06</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/012431</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 트랜지스터 배치 최적화를 사용하여 집적 회로를 설계하기 위한 컴퓨터로 구현되는 방법으로서,컴퓨팅 시스템에 의해, 집적 회로에 대한 사양을 수신하는 단계, 상기 사양은 복수의 트랜지스터들 및 복수의 트랜지스터들의 터미널들 간의 연결을 기술하는 네트리스트를 포함하며;컴퓨팅 시스템에 의해, 복수의 트랜지스터들의 각 트랜지스터에 대한 캔버스 상의 초기 위치 및 배향을 결정하는 단계;컴퓨팅 시스템에 의해, 복수의 트랜지스터들에 대한 전역적으로 최적화된 위치 및 배향을 갖는 대략적인 배치를 생성하기 위해 복수의 트랜지스터들의 초기 위치 및 배향에 적어도 부분적으로 기초한 목적 함수를 사용하는 단계;컴퓨팅 시스템에 의해, 미세 배치를 생성하기 위해 대략적인 배치를 최적화하기 위해 로컬 정제 기법을 사용하는 단계;컴퓨팅 시스템에 의해, 완성된 디자인을 생성하기 위해 미세 배치를 위한 라우팅을 생성하기 위한 라우팅 기법을 사용하는 단계; 및컴퓨팅 시스템에 의해, 완성된 디자인을 레이아웃 데이터 저장소에 저장하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 청구항 1에 있어서, 상기 집적 회로의 제조를 위해 제조 시스템에 완성된 디자인을 제공하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>3. 청구항 1에 있어서,상기 대략적인 배치, 미세 배치 및 완성된 설계 중 적어도 하나에 기초하여 사용자 인터페이스를 생성하는 단계;하나 이상의 쿼리 용어를 포함하는 쿼리를 사용자 인터페이스를 통해 수신하는 단계; 및상기 쿼리 용어와 일치하는 트랜지스터들의 서브세트 또는 네트들의 서브세트 중 적어도 하나를 시각적으로 강조하도록 사용자 인터페이스를 업데이트하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>4. 청구항 3에 있어서,사용자 인터페이스를 통해, 트랜지스터 추가, 트랜지스터 제거, 네트리스트 수정, 트랜지스터 위치 수정, 트랜지스터 배향 수정 또는 트랜지스터 그룹 주위에 영역 펜스 추가 명령어를 수신하는 단계; 및상기 명령어에 따라 대략적인 배치, 미세 배치 및 완성된 디자인 중 적어도 하나를 업데이트하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>5. 청구항 1에 있어서, 상기 복수의 트랜지스터들에 대한 전역적으로 최적화된 위치 및 배향을 갖는 대략적인 배치를 생성하기 위해 목적 함수를 사용하는 단계는:연속 좌표 공간에서 복수의 트랜지스터들의 위치를 최적화하기 위한 분석 기법을 사용하는 것; 및연속 좌표 공간에서 복수의 트랜지스터들의 최적화된 위치를 이산 좌표 공간의 위치로 변환함으로써 예비 이산 레이아웃을 생성하는 것을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>6. 청구항 5에 있어서, 연속 좌표 공간에서 복수의 트랜지스터들의 최적화된 위치를 이산 좌표 공간의 위치로 변환하는 것은:상기 캔버스의 각 차원에 대해 상기 복수의 트랜지스터들의 정렬된 목록을 생성하는 것, 상기 정렬된 목록은 각 트랜지스터의 최적화된 위치의 대응하는 차원에서의 위치에 의해 정렬되며; 및상기 정렬된 목록에 따라 상기 이산 좌표 공간에서 복수의 트랜지스터들을 배치하는 것을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>7. 청구항 5에 있어서, 상기 분석 기법은 경사 하강 기법을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>8. 청구항 1에 있어서, 상기 복수의 트랜지스터들에 대한 전역적으로 최적화된 위치 및 배향을 갖는 대략적인 배치를 생성하기 위해 목적 함수를 사용하는 단계는:이산 좌표 공간에서 복수의 트랜지스터들의 위치를 최적화하기 위해 시뮬레이션된 어닐링 기법을 사용하는 것을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>9. 청구항 8에 있어서, 상기 시뮬레이션 어닐링 기법의 적어도 하나의 움직임은 적어도 하나의 트랜지스터의 배향을 수정하는 것을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>10. 청구항 1에 있어서, 상기 목적 함수는 HPWL(Weighted Half-Perimeter Wire Length) 함수를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>11. 컴퓨터 실행가능 명령어가 저장된 비일시적 컴퓨터 판독가능 매체로서, 상기 명령어는 컴퓨팅 시스템의 하나 이상의 프로세서에 의한 실행에 응답하여 컴퓨팅 시스템으로 하여금 트랜지스터 배치 최적화를 사용하여 집적 회로를 디자인하기 위한 동작들을 수행하게 하며, 상기 동작들은:컴퓨팅 시스템에 의해, 집적 회로에 대한 사양을 수신하는 동작, 상기 사양은 복수의 트랜지스터들 및 복수의 트랜지스터들의 터미널들 간의 연결을 기술하는 네트리스트를 포함하며;컴퓨팅 시스템에 의해, 복수의 트랜지스터들의 각 트랜지스터에 대한 캔버스 상의 초기 위치 및 배향을 결정하는 동작;컴퓨팅 시스템에 의해, 복수의 트랜지스터들에 대한 전역적으로 최적화된 위치 및 배향을 갖는 대략적인 배치를 생성하기 위해 복수의 트랜지스터들의 초기 위치 및 배향에 적어도 부분적으로 기초한 목적 함수를 사용하는 동작;컴퓨팅 시스템에 의해, 미세 배치를 생성하기 위해 대략적인 배치를 최적화하기 위해 로컬 정제 기법을 사용하는 동작;컴퓨팅 시스템에 의해, 완성된 디자인을 생성하기 위해 미세 배치를 위한 라우팅을 생성하기 위한 라우팅 기법을 사용하는 동작; 및컴퓨팅 시스템에 의해, 완성된 디자인을 레이아웃 데이터 저장소에 저장하는 동작을 포함하는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>12. 청구항 11에 있어서, 상기 집적 회로의 제조를 위해 제조 시스템에 완성된 디자인을 제공하는 동작을 더 포함하는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>13. 청구항 11에 있어서,상기 대략적인 배치, 미세 배치 및 완성된 설계 중 적어도 하나에 기초하여 사용자 인터페이스를 생성하는 동작;하나 이상의 쿼리 용어를 포함하는 쿼리를 사용자 인터페이스를 통해 수신하는 동작; 및상기 쿼리 용어와 일치하는 트랜지스터들의 서브세트 또는 네트들의 서브세트 중 적어도 하나를 시각적으로 강조하도록 사용자 인터페이스를 업데이트하는 동작을 더 포함하는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>14. 청구항 13에 있어서,사용자 인터페이스를 통해, 트랜지스터 추가, 트랜지스터 제거, 네트리스트 수정, 트랜지스터 위치 수정, 트랜지스터 배향 수정 또는 트랜지스터 그룹 주위에 영역 펜스 추가 명령어를 수신하는 동작; 및상기 명령어에 따라 대략적인 배치, 미세 배치 및 완성된 디자인 중 적어도 하나를 업데이트하는 동작을 더 포함하는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>15. 청구항 11에 있어서, 상기 복수의 트랜지스터들에 대한 전역적으로 최적화된 위치 및 배향을 갖는 대략적인 배치를 생성하기 위해 목적 함수를 사용하는 동작은:연속 좌표 공간에서 복수의 트랜지스터들의 위치를 최적화하기 위한 분석 기법을 사용하는 것; 및연속 좌표 공간에서 복수의 트랜지스터들의 최적화된 위치를 이산 좌표 공간의 위치로 변환함으로써 예비 이산 레이아웃을 생성하는 것을 포함하는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>16. 청구항 15에 있어서, 연속 좌표 공간에서 복수의 트랜지스터들의 최적화된 위치를 이산 좌표 공간의 위치로 변환하는 것은:상기 캔버스의 각 차원에 대해 상기 복수의 트랜지스터들의 정렬된 목록을 생성하는 것, 상기 정렬된 목록은 각 트랜지스터의 최적화된 위치의 대응하는 차원에서의 위치에 의해 정렬되며; 및상기 정렬된 목록에 따라 상기 이산 좌표 공간에서 복수의 트랜지스터들을 배치하는 것을 포함하는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>17. 청구항 15에 있어서, 상기 분석 기법은 경사 하강 기법을 포함하는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>18. 청구항 11에 있어서, 상기 복수의 트랜지스터들에 대한 전역적으로 최적화된 위치 및 배향을 갖는 대략적인 배치를 생성하기 위해 목적 함수를 사용하는 동작은:이산 좌표 공간에서 복수의 트랜지스터들의 위치를 최적화하기 위해 시뮬레이션된 어닐링 기법을 사용하는 것을 포함하는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>19. 청구항 18에 있어서, 상기 시뮬레이션 어닐링 기법의 적어도 하나의 움직임은 적어도 하나의 트랜지스터의 배향을 수정하는 것을 포함하는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>20. 청구항 11에 있어서, 상기 목적 함수는 HPWL(Weighted Half-Perimeter Wire Length) 함수를 포함하는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 캘리포니아주 마운틴 뷰 엠피시어터 파크웨이 ****</address><code>520160832207</code><country>미국</country><engName>X DEVELOPMENT LLC</engName><name>엑스 디벨롭먼트 엘엘씨</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>XU, Xiaoqing</engName><name>수 시아오큉</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>RUIC, Dino</engName><name>루익 디노</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 강남대로 *** (논현동) *-*F(박장원특허법률사무소)</address><code>919980002023</code><country>대한민국</country><engName>PARK, Jang Won</engName><name>박장원</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.02.16</priorityApplicationDate><priorityApplicationNumber>63/310,675</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.09.30</priorityApplicationDate><priorityApplicationNumber>17/957,621</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.08.02</receiptDate><receiptNumber>1-1-2024-0843596-05</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.08.06</receiptDate><receiptNumber>1-5-2024-0128690-55</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247026171.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93d86c91b045bff3b12678c0319bda785ae1b59d2fc5fac3af061f7e2d825df8a2b8992e52a4d9e1977c0f45f65cf136d5b2978a8e9f4ec92c</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf638e1b12628e93565865dfd620502caf08b9568f92015a13fbe119a1133ac528cf1b7733269c414d800741203b22118ebbb99fc5369808a7</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>