Partition Merge report for MIPS_Single_Cycle_IO
Thu Apr 14 18:16:56 2022
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------------------+
; Partition Merge Summary                                                              ;
+------------------------------------+-------------------------------------------------+
; Partition Merge Status             ; Successful - Thu Apr 14 18:16:56 2022           ;
; Quartus Prime Version              ; 17.0.0 Build 595 04/25/2017 SJ Standard Edition ;
; Revision Name                      ; MIPS_Single_Cycle_IO                            ;
; Top-level Entity Name              ; MIPS_Single_Cycle_IO                            ;
; Family                             ; Cyclone IV E                                    ;
; Total logic elements               ; 14,543 / 114,480 ( 13 % )                       ;
;     Total combinational functions  ; 8,463 / 114,480 ( 7 % )                         ;
;     Dedicated logic registers      ; 7,344 / 114,480 ( 6 % )                         ;
; Total registers                    ; 7344                                            ;
; Total pins                         ; 119 / 529 ( 22 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 2,498,560 / 3,981,312 ( 63 % )                  ;
; Embedded Multiplier 9-bit elements ; 28 / 532 ( 5 % )                                ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Post-Fit          ; Post-Fit               ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                                                                ; Details ;
+---------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+------------------------------------------------------------------------------------------------------------------+---------+
; CLOCK_50MHZ                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; CLOCK_50MHZ~input                                                                                                ; N/A     ;
; PLL:inst13|c0                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; PLL:inst13|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0]                                    ; N/A     ;
; PLL:inst13|c0                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; PLL:inst13|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0]                                    ; N/A     ;
; PLL:inst13|c1                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; PLL:inst13|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1]                                    ; N/A     ;
; PLL:inst13|c1                                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; PLL:inst13|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1]                                    ; N/A     ;
; PLL:inst13|locked                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; PLL:inst13|altpll:altpll_component|PLL_altpll:auto_generated|locked                                              ; N/A     ;
; RISCALU:inst1|ALUOP[0]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|shift_register:shift|result_srl[0]~2_wirecell                                                      ; N/A     ;
; RISCALU:inst1|ALUOP[0]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|shift_register:shift|result_srl[0]~2_wirecell                                                      ; N/A     ;
; RISCALU:inst1|ALUOP[1]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|shift_register:shift|Equal0~1_wirecell                                                             ; N/A     ;
; RISCALU:inst1|ALUOP[1]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|shift_register:shift|Equal0~1_wirecell                                                             ; N/A     ;
; RISCALU:inst1|ALUOP[2]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|ALUOP[2]~3_wirecell                                                                        ; N/A     ;
; RISCALU:inst1|ALUOP[2]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|ALUOP[2]~3_wirecell                                                                        ; N/A     ;
; RISCALU:inst1|ALUOP[3]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|ALUOP[3]~4                                                                                 ; N/A     ;
; RISCALU:inst1|ALUOP[3]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|ALUOP[3]~4                                                                                 ; N/A     ;
; RISCALU:inst1|equal                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Equal0~20                                                                                          ; N/A     ;
; RISCALU:inst1|equal                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Equal0~20                                                                                          ; N/A     ;
; RISCALU:inst1|of                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Selector1~3                                                                                        ; N/A     ;
; RISCALU:inst1|of                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Selector1~3                                                                                        ; N/A     ;
; RISCALU:inst1|result[0]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux31~11                                                                                           ; N/A     ;
; RISCALU:inst1|result[0]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux31~11                                                                                           ; N/A     ;
; RISCALU:inst1|result[10]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux21                                                                                              ; N/A     ;
; RISCALU:inst1|result[10]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux21                                                                                              ; N/A     ;
; RISCALU:inst1|result[11]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux20                                                                                              ; N/A     ;
; RISCALU:inst1|result[11]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux20                                                                                              ; N/A     ;
; RISCALU:inst1|result[12]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux19                                                                                              ; N/A     ;
; RISCALU:inst1|result[12]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux19                                                                                              ; N/A     ;
; RISCALU:inst1|result[13]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux18                                                                                              ; N/A     ;
; RISCALU:inst1|result[13]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux18                                                                                              ; N/A     ;
; RISCALU:inst1|result[14]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux17                                                                                              ; N/A     ;
; RISCALU:inst1|result[14]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux17                                                                                              ; N/A     ;
; RISCALU:inst1|result[15]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux16                                                                                              ; N/A     ;
; RISCALU:inst1|result[15]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux16                                                                                              ; N/A     ;
; RISCALU:inst1|result[16]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux15                                                                                              ; N/A     ;
; RISCALU:inst1|result[16]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux15                                                                                              ; N/A     ;
; RISCALU:inst1|result[17]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux14                                                                                              ; N/A     ;
; RISCALU:inst1|result[17]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux14                                                                                              ; N/A     ;
; RISCALU:inst1|result[18]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux13                                                                                              ; N/A     ;
; RISCALU:inst1|result[18]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux13                                                                                              ; N/A     ;
; RISCALU:inst1|result[19]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux12                                                                                              ; N/A     ;
; RISCALU:inst1|result[19]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux12                                                                                              ; N/A     ;
; RISCALU:inst1|result[1]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux30                                                                                              ; N/A     ;
; RISCALU:inst1|result[1]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux30                                                                                              ; N/A     ;
; RISCALU:inst1|result[20]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux11                                                                                              ; N/A     ;
; RISCALU:inst1|result[20]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux11                                                                                              ; N/A     ;
; RISCALU:inst1|result[21]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux10                                                                                              ; N/A     ;
; RISCALU:inst1|result[21]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux10                                                                                              ; N/A     ;
; RISCALU:inst1|result[22]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux9                                                                                               ; N/A     ;
; RISCALU:inst1|result[22]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux9                                                                                               ; N/A     ;
; RISCALU:inst1|result[23]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux8                                                                                               ; N/A     ;
; RISCALU:inst1|result[23]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux8                                                                                               ; N/A     ;
; RISCALU:inst1|result[24]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux7                                                                                               ; N/A     ;
; RISCALU:inst1|result[24]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux7                                                                                               ; N/A     ;
; RISCALU:inst1|result[25]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux6                                                                                               ; N/A     ;
; RISCALU:inst1|result[25]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux6                                                                                               ; N/A     ;
; RISCALU:inst1|result[26]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux5                                                                                               ; N/A     ;
; RISCALU:inst1|result[26]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux5                                                                                               ; N/A     ;
; RISCALU:inst1|result[27]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux4                                                                                               ; N/A     ;
; RISCALU:inst1|result[27]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux4                                                                                               ; N/A     ;
; RISCALU:inst1|result[28]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux3                                                                                               ; N/A     ;
; RISCALU:inst1|result[28]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux3                                                                                               ; N/A     ;
; RISCALU:inst1|result[29]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux2                                                                                               ; N/A     ;
; RISCALU:inst1|result[29]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux2                                                                                               ; N/A     ;
; RISCALU:inst1|result[2]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux29                                                                                              ; N/A     ;
; RISCALU:inst1|result[2]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux29                                                                                              ; N/A     ;
; RISCALU:inst1|result[30]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux1                                                                                               ; N/A     ;
; RISCALU:inst1|result[30]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux1                                                                                               ; N/A     ;
; RISCALU:inst1|result[31]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux0                                                                                               ; N/A     ;
; RISCALU:inst1|result[31]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux0                                                                                               ; N/A     ;
; RISCALU:inst1|result[3]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux28                                                                                              ; N/A     ;
; RISCALU:inst1|result[3]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux28                                                                                              ; N/A     ;
; RISCALU:inst1|result[4]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux27                                                                                              ; N/A     ;
; RISCALU:inst1|result[4]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux27                                                                                              ; N/A     ;
; RISCALU:inst1|result[5]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux26                                                                                              ; N/A     ;
; RISCALU:inst1|result[5]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux26                                                                                              ; N/A     ;
; RISCALU:inst1|result[6]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux25                                                                                              ; N/A     ;
; RISCALU:inst1|result[6]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux25                                                                                              ; N/A     ;
; RISCALU:inst1|result[7]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux24                                                                                              ; N/A     ;
; RISCALU:inst1|result[7]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux24                                                                                              ; N/A     ;
; RISCALU:inst1|result[8]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux23                                                                                              ; N/A     ;
; RISCALU:inst1|result[8]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux23                                                                                              ; N/A     ;
; RISCALU:inst1|result[9]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux22                                                                                              ; N/A     ;
; RISCALU:inst1|result[9]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux22                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[0]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux63                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[0]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux63                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[10]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux53                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[10]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux53                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[11]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux52                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[11]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux52                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[12]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux51                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[12]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux51                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[13]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux50~4                                                                                            ; N/A     ;
; RISCALU:inst1|resulth[13]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux50~4                                                                                            ; N/A     ;
; RISCALU:inst1|resulth[14]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux49                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[14]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux49                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[15]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux48                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[15]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux48                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[16]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux47                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[16]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux47                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[17]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux46                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[17]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux46                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[18]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux45                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[18]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux45                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[19]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux44                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[19]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux44                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[1]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux62                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[1]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux62                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[20]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux43                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[20]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux43                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[21]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux42                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[21]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux42                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[22]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux41                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[22]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux41                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[23]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux40                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[23]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux40                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[24]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux39                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[24]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux39                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[25]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux38                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[25]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux38                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[26]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux37                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[26]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux37                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[27]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux36                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[27]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux36                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[28]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux35                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[28]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux35                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[29]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux34                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[29]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux34                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[2]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux61                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[2]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux61                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[30]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux33                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[30]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux33                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[31]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux32                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[31]                                           ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux32                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[3]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux60~9                                                                                            ; N/A     ;
; RISCALU:inst1|resulth[3]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux60~9                                                                                            ; N/A     ;
; RISCALU:inst1|resulth[4]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux59                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[4]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux59                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[5]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux58                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[5]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux58                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[6]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux57                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[6]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux57                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[7]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux56                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[7]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux56                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[8]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux55                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[8]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux55                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[9]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux54                                                                                              ; N/A     ;
; RISCALU:inst1|resulth[9]                                            ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Mux54                                                                                              ; N/A     ;
; RISCALU:inst1|uof                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Selector0~0                                                                                        ; N/A     ;
; RISCALU:inst1|uof                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Selector0~0                                                                                        ; N/A     ;
; RISCALU:inst1|x[0]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[0]~50                                                                                          ; N/A     ;
; RISCALU:inst1|x[0]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[0]~50                                                                                          ; N/A     ;
; RISCALU:inst1|x[10]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[10]~76                                                                                         ; N/A     ;
; RISCALU:inst1|x[10]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[10]~76                                                                                         ; N/A     ;
; RISCALU:inst1|x[11]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[11]~77                                                                                         ; N/A     ;
; RISCALU:inst1|x[11]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[11]~77                                                                                         ; N/A     ;
; RISCALU:inst1|x[12]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[12]~78                                                                                         ; N/A     ;
; RISCALU:inst1|x[12]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[12]~78                                                                                         ; N/A     ;
; RISCALU:inst1|x[13]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[13]~79                                                                                         ; N/A     ;
; RISCALU:inst1|x[13]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[13]~79                                                                                         ; N/A     ;
; RISCALU:inst1|x[14]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[14]~80                                                                                         ; N/A     ;
; RISCALU:inst1|x[14]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[14]~80                                                                                         ; N/A     ;
; RISCALU:inst1|x[15]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[15]~81                                                                                         ; N/A     ;
; RISCALU:inst1|x[15]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[15]~81                                                                                         ; N/A     ;
; RISCALU:inst1|x[16]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[16]~60                                                                                         ; N/A     ;
; RISCALU:inst1|x[16]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[16]~60                                                                                         ; N/A     ;
; RISCALU:inst1|x[17]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[17]~61                                                                                         ; N/A     ;
; RISCALU:inst1|x[17]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[17]~61                                                                                         ; N/A     ;
; RISCALU:inst1|x[18]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[18]~62                                                                                         ; N/A     ;
; RISCALU:inst1|x[18]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[18]~62                                                                                         ; N/A     ;
; RISCALU:inst1|x[19]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[19]~63                                                                                         ; N/A     ;
; RISCALU:inst1|x[19]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[19]~63                                                                                         ; N/A     ;
; RISCALU:inst1|x[1]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[1]~51                                                                                          ; N/A     ;
; RISCALU:inst1|x[1]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[1]~51                                                                                          ; N/A     ;
; RISCALU:inst1|x[20]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[20]~64                                                                                         ; N/A     ;
; RISCALU:inst1|x[20]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[20]~64                                                                                         ; N/A     ;
; RISCALU:inst1|x[21]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[21]~65                                                                                         ; N/A     ;
; RISCALU:inst1|x[21]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[21]~65                                                                                         ; N/A     ;
; RISCALU:inst1|x[22]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[22]~66                                                                                         ; N/A     ;
; RISCALU:inst1|x[22]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[22]~66                                                                                         ; N/A     ;
; RISCALU:inst1|x[23]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[23]~67                                                                                         ; N/A     ;
; RISCALU:inst1|x[23]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[23]~67                                                                                         ; N/A     ;
; RISCALU:inst1|x[24]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[24]~68                                                                                         ; N/A     ;
; RISCALU:inst1|x[24]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[24]~68                                                                                         ; N/A     ;
; RISCALU:inst1|x[25]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[25]~69                                                                                         ; N/A     ;
; RISCALU:inst1|x[25]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[25]~69                                                                                         ; N/A     ;
; RISCALU:inst1|x[26]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[26]~70                                                                                         ; N/A     ;
; RISCALU:inst1|x[26]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[26]~70                                                                                         ; N/A     ;
; RISCALU:inst1|x[27]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[27]~71                                                                                         ; N/A     ;
; RISCALU:inst1|x[27]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[27]~71                                                                                         ; N/A     ;
; RISCALU:inst1|x[28]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[28]~73                                                                                         ; N/A     ;
; RISCALU:inst1|x[28]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[28]~73                                                                                         ; N/A     ;
; RISCALU:inst1|x[29]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[29]~74                                                                                         ; N/A     ;
; RISCALU:inst1|x[29]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[29]~74                                                                                         ; N/A     ;
; RISCALU:inst1|x[2]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[2]~52                                                                                          ; N/A     ;
; RISCALU:inst1|x[2]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[2]~52                                                                                          ; N/A     ;
; RISCALU:inst1|x[30]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[30]~56                                                                                         ; N/A     ;
; RISCALU:inst1|x[30]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[30]~56                                                                                         ; N/A     ;
; RISCALU:inst1|x[31]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[31]~55                                                                                         ; N/A     ;
; RISCALU:inst1|x[31]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[31]~55                                                                                         ; N/A     ;
; RISCALU:inst1|x[3]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[3]~53                                                                                          ; N/A     ;
; RISCALU:inst1|x[3]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[3]~53                                                                                          ; N/A     ;
; RISCALU:inst1|x[4]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[4]~54                                                                                          ; N/A     ;
; RISCALU:inst1|x[4]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[4]~54                                                                                          ; N/A     ;
; RISCALU:inst1|x[5]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[5]~57                                                                                          ; N/A     ;
; RISCALU:inst1|x[5]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[5]~57                                                                                          ; N/A     ;
; RISCALU:inst1|x[6]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[6]~58                                                                                          ; N/A     ;
; RISCALU:inst1|x[6]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[6]~58                                                                                          ; N/A     ;
; RISCALU:inst1|x[7]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[7]~59                                                                                          ; N/A     ;
; RISCALU:inst1|x[7]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[7]~59                                                                                          ; N/A     ;
; RISCALU:inst1|x[8]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[8]~72                                                                                          ; N/A     ;
; RISCALU:inst1|x[8]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[8]~72                                                                                          ; N/A     ;
; RISCALU:inst1|x[9]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[9]~75                                                                                          ; N/A     ;
; RISCALU:inst1|x[9]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst14|c[9]~75                                                                                          ; N/A     ;
; RISCALU:inst1|y[0]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[0]~3                                                                                           ; N/A     ;
; RISCALU:inst1|y[0]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[0]~3                                                                                           ; N/A     ;
; RISCALU:inst1|y[10]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[10]~32                                                                                         ; N/A     ;
; RISCALU:inst1|y[10]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[10]~32                                                                                         ; N/A     ;
; RISCALU:inst1|y[11]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[11]~35                                                                                         ; N/A     ;
; RISCALU:inst1|y[11]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[11]~35                                                                                         ; N/A     ;
; RISCALU:inst1|y[12]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[12]~34                                                                                         ; N/A     ;
; RISCALU:inst1|y[12]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[12]~34                                                                                         ; N/A     ;
; RISCALU:inst1|y[13]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[13]~37                                                                                         ; N/A     ;
; RISCALU:inst1|y[13]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[13]~37                                                                                         ; N/A     ;
; RISCALU:inst1|y[14]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[14]~36                                                                                         ; N/A     ;
; RISCALU:inst1|y[14]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[14]~36                                                                                         ; N/A     ;
; RISCALU:inst1|y[15]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[15]~38                                                                                         ; N/A     ;
; RISCALU:inst1|y[15]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[15]~38                                                                                         ; N/A     ;
; RISCALU:inst1|y[16]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[16]~13                                                                                         ; N/A     ;
; RISCALU:inst1|y[16]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[16]~13                                                                                         ; N/A     ;
; RISCALU:inst1|y[17]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[17]~12                                                                                         ; N/A     ;
; RISCALU:inst1|y[17]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[17]~12                                                                                         ; N/A     ;
; RISCALU:inst1|y[18]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[18]~15                                                                                         ; N/A     ;
; RISCALU:inst1|y[18]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[18]~15                                                                                         ; N/A     ;
; RISCALU:inst1|y[19]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[19]~14                                                                                         ; N/A     ;
; RISCALU:inst1|y[19]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[19]~14                                                                                         ; N/A     ;
; RISCALU:inst1|y[1]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[1]~1                                                                                           ; N/A     ;
; RISCALU:inst1|y[1]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[1]~1                                                                                           ; N/A     ;
; RISCALU:inst1|y[20]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[20]~19                                                                                         ; N/A     ;
; RISCALU:inst1|y[20]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[20]~19                                                                                         ; N/A     ;
; RISCALU:inst1|y[21]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[21]~18                                                                                         ; N/A     ;
; RISCALU:inst1|y[21]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[21]~18                                                                                         ; N/A     ;
; RISCALU:inst1|y[22]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[22]~21                                                                                         ; N/A     ;
; RISCALU:inst1|y[22]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[22]~21                                                                                         ; N/A     ;
; RISCALU:inst1|y[23]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[23]~20                                                                                         ; N/A     ;
; RISCALU:inst1|y[23]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[23]~20                                                                                         ; N/A     ;
; RISCALU:inst1|y[24]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[24]~23                                                                                         ; N/A     ;
; RISCALU:inst1|y[24]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[24]~23                                                                                         ; N/A     ;
; RISCALU:inst1|y[25]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[25]~22                                                                                         ; N/A     ;
; RISCALU:inst1|y[25]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[25]~22                                                                                         ; N/A     ;
; RISCALU:inst1|y[26]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[26]~25                                                                                         ; N/A     ;
; RISCALU:inst1|y[26]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[26]~25                                                                                         ; N/A     ;
; RISCALU:inst1|y[27]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[27]~24                                                                                         ; N/A     ;
; RISCALU:inst1|y[27]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[27]~24                                                                                         ; N/A     ;
; RISCALU:inst1|y[28]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[28]~31                                                                                         ; N/A     ;
; RISCALU:inst1|y[28]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[28]~31                                                                                         ; N/A     ;
; RISCALU:inst1|y[29]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[29]~30                                                                                         ; N/A     ;
; RISCALU:inst1|y[29]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[29]~30                                                                                         ; N/A     ;
; RISCALU:inst1|y[2]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[2]~6                                                                                           ; N/A     ;
; RISCALU:inst1|y[2]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[2]~6                                                                                           ; N/A     ;
; RISCALU:inst1|y[30]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[30]~40                                                                                         ; N/A     ;
; RISCALU:inst1|y[30]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[30]~40                                                                                         ; N/A     ;
; RISCALU:inst1|y[31]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[31]~27                                                                                         ; N/A     ;
; RISCALU:inst1|y[31]                                                 ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[31]~27                                                                                         ; N/A     ;
; RISCALU:inst1|y[3]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[3]~4                                                                                           ; N/A     ;
; RISCALU:inst1|y[3]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[3]~4                                                                                           ; N/A     ;
; RISCALU:inst1|y[4]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[4]~8                                                                                           ; N/A     ;
; RISCALU:inst1|y[4]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[4]~8                                                                                           ; N/A     ;
; RISCALU:inst1|y[5]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[5]~7                                                                                           ; N/A     ;
; RISCALU:inst1|y[5]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[5]~7                                                                                           ; N/A     ;
; RISCALU:inst1|y[6]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[6]~10                                                                                          ; N/A     ;
; RISCALU:inst1|y[6]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[6]~10                                                                                          ; N/A     ;
; RISCALU:inst1|y[7]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[7]~9                                                                                           ; N/A     ;
; RISCALU:inst1|y[7]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[7]~9                                                                                           ; N/A     ;
; RISCALU:inst1|y[8]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[8]~28                                                                                          ; N/A     ;
; RISCALU:inst1|y[8]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[8]~28                                                                                          ; N/A     ;
; RISCALU:inst1|y[9]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[9]~33                                                                                          ; N/A     ;
; RISCALU:inst1|y[9]                                                  ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst15|c[9]~33                                                                                          ; N/A     ;
; RISCController:inst33|ALUOP[0]                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|shift_register:shift|result_srl[0]~2_wirecell                                                      ; N/A     ;
; RISCController:inst33|ALUOP[0]                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|shift_register:shift|result_srl[0]~2_wirecell                                                      ; N/A     ;
; RISCController:inst33|ALUOP[1]                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|shift_register:shift|Equal0~1_wirecell                                                             ; N/A     ;
; RISCController:inst33|ALUOP[1]                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|shift_register:shift|Equal0~1_wirecell                                                             ; N/A     ;
; RISCController:inst33|ALUOP[2]                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|ALUOP[2]~3_wirecell                                                                        ; N/A     ;
; RISCController:inst33|ALUOP[2]                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|ALUOP[2]~3_wirecell                                                                        ; N/A     ;
; RISCController:inst33|ALUOP[3]                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|ALUOP[3]~4                                                                                 ; N/A     ;
; RISCController:inst33|ALUOP[3]                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|ALUOP[3]~4                                                                                 ; N/A     ;
; RISCController:inst33|Branch                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|Branch~1_wirecell                                                                          ; N/A     ;
; RISCController:inst33|Branch                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|Branch~1_wirecell                                                                          ; N/A     ;
; RISCController:inst33|Halt                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|Halt~_wirecell                                                                             ; N/A     ;
; RISCController:inst33|Halt                                          ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|Halt~_wirecell                                                                             ; N/A     ;
; RISCController:inst33|ImmtoB                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|ImmtoB~1                                                                                   ; N/A     ;
; RISCController:inst33|ImmtoB                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|ImmtoB~1                                                                                   ; N/A     ;
; RISCController:inst33|MEMtoREG                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|MEMtoREG~0                                                                                 ; N/A     ;
; RISCController:inst33|MEMtoREG                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|MEMtoREG~0                                                                                 ; N/A     ;
; RISCController:inst33|Mode[0]                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                              ; N/A     ;
; RISCController:inst33|Mode[0]                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                              ; N/A     ;
; RISCController:inst33|Mode[1]                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                              ; N/A     ;
; RISCController:inst33|Mode[1]                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; GND                                                                                                              ; N/A     ;
; RISCController:inst33|PCtoR31                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|PCtoR31                                                                                    ; N/A     ;
; RISCController:inst33|PCtoR31                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|PCtoR31                                                                                    ; N/A     ;
; RISCController:inst33|REGDes                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|REGDes~_wirecell                                                                           ; N/A     ;
; RISCController:inst33|REGDes                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|REGDes~_wirecell                                                                           ; N/A     ;
; RISCController:inst33|RStoPC                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|RStoPC~0                                                                                   ; N/A     ;
; RISCController:inst33|RStoPC                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|RStoPC~0                                                                                   ; N/A     ;
; RISCController:inst33|ShamttoA                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|ShamttoA~0_wirecell                                                                        ; N/A     ;
; RISCController:inst33|ShamttoA                                      ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|ShamttoA~0_wirecell                                                                        ; N/A     ;
; RISCController:inst33|Sigextend                                     ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|Sigextend~2                                                                                ; N/A     ;
; RISCController:inst33|Sigextend                                     ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|Sigextend~2                                                                                ; N/A     ;
; RISCController:inst33|TargettoPC                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|ijal~1                                                                                     ; N/A     ;
; RISCController:inst33|TargettoPC                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|ijal~1                                                                                     ; N/A     ;
; RISCController:inst33|Z                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Equal0~20                                                                                          ; N/A     ;
; RISCController:inst33|Z                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCALU:inst1|Equal0~20                                                                                          ; N/A     ;
; RISCController:inst33|func[0]                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[0]  ; N/A     ;
; RISCController:inst33|func[0]                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[0]  ; N/A     ;
; RISCController:inst33|func[1]                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[1]  ; N/A     ;
; RISCController:inst33|func[1]                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[1]  ; N/A     ;
; RISCController:inst33|func[2]                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[2]  ; N/A     ;
; RISCController:inst33|func[2]                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[2]  ; N/A     ;
; RISCController:inst33|func[3]                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[3]  ; N/A     ;
; RISCController:inst33|func[3]                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[3]  ; N/A     ;
; RISCController:inst33|func[4]                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[4]  ; N/A     ;
; RISCController:inst33|func[4]                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[4]  ; N/A     ;
; RISCController:inst33|func[5]                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[5]  ; N/A     ;
; RISCController:inst33|func[5]                                       ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[5]  ; N/A     ;
; RISCController:inst33|nWriteMEM                                     ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|isw~1_wirecell                                                                             ; N/A     ;
; RISCController:inst33|nWriteMEM                                     ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|isw~1_wirecell                                                                             ; N/A     ;
; RISCController:inst33|nWriteREG                                     ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|nWriteREG~2_wirecell                                                                       ; N/A     ;
; RISCController:inst33|nWriteREG                                     ; pre-synthesis ; connected ; Top                            ; post-fit          ; RISCController:inst33|nWriteREG~2_wirecell                                                                       ; N/A     ;
; RISCController:inst33|op[0]                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[26] ; N/A     ;
; RISCController:inst33|op[0]                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[26] ; N/A     ;
; RISCController:inst33|op[1]                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[27] ; N/A     ;
; RISCController:inst33|op[1]                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[27] ; N/A     ;
; RISCController:inst33|op[2]                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[28] ; N/A     ;
; RISCController:inst33|op[2]                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[28] ; N/A     ;
; RISCController:inst33|op[3]                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[29] ; N/A     ;
; RISCController:inst33|op[3]                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[29] ; N/A     ;
; RISCController:inst33|op[4]                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[30] ; N/A     ;
; RISCController:inst33|op[4]                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[30] ; N/A     ;
; RISCController:inst33|op[5]                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[31] ; N/A     ;
; RISCController:inst33|op[5]                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[31] ; N/A     ;
; id:inst6|inst[0]                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[0]  ; N/A     ;
; id:inst6|inst[0]                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[0]  ; N/A     ;
; id:inst6|inst[10]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[10] ; N/A     ;
; id:inst6|inst[10]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[10] ; N/A     ;
; id:inst6|inst[11]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[11] ; N/A     ;
; id:inst6|inst[11]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[11] ; N/A     ;
; id:inst6|inst[12]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[12] ; N/A     ;
; id:inst6|inst[12]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[12] ; N/A     ;
; id:inst6|inst[13]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[13] ; N/A     ;
; id:inst6|inst[13]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[13] ; N/A     ;
; id:inst6|inst[14]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[14] ; N/A     ;
; id:inst6|inst[14]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[14] ; N/A     ;
; id:inst6|inst[15]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[15] ; N/A     ;
; id:inst6|inst[15]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[15] ; N/A     ;
; id:inst6|inst[16]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[16] ; N/A     ;
; id:inst6|inst[16]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[16] ; N/A     ;
; id:inst6|inst[17]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[17] ; N/A     ;
; id:inst6|inst[17]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[17] ; N/A     ;
; id:inst6|inst[18]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[18] ; N/A     ;
; id:inst6|inst[18]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[18] ; N/A     ;
; id:inst6|inst[19]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[19] ; N/A     ;
; id:inst6|inst[19]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[19] ; N/A     ;
; id:inst6|inst[1]                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[1]  ; N/A     ;
; id:inst6|inst[1]                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[1]  ; N/A     ;
; id:inst6|inst[20]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[20] ; N/A     ;
; id:inst6|inst[20]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[20] ; N/A     ;
; id:inst6|inst[21]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[21] ; N/A     ;
; id:inst6|inst[21]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[21] ; N/A     ;
; id:inst6|inst[22]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[22] ; N/A     ;
; id:inst6|inst[22]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[22] ; N/A     ;
; id:inst6|inst[23]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[23] ; N/A     ;
; id:inst6|inst[23]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[23] ; N/A     ;
; id:inst6|inst[24]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[24] ; N/A     ;
; id:inst6|inst[24]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[24] ; N/A     ;
; id:inst6|inst[25]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[25] ; N/A     ;
; id:inst6|inst[25]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[25] ; N/A     ;
; id:inst6|inst[26]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[26] ; N/A     ;
; id:inst6|inst[26]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[26] ; N/A     ;
; id:inst6|inst[27]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[27] ; N/A     ;
; id:inst6|inst[27]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[27] ; N/A     ;
; id:inst6|inst[28]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[28] ; N/A     ;
; id:inst6|inst[28]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[28] ; N/A     ;
; id:inst6|inst[29]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[29] ; N/A     ;
; id:inst6|inst[29]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[29] ; N/A     ;
; id:inst6|inst[2]                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[2]  ; N/A     ;
; id:inst6|inst[2]                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[2]  ; N/A     ;
; id:inst6|inst[30]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[30] ; N/A     ;
; id:inst6|inst[30]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[30] ; N/A     ;
; id:inst6|inst[31]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[31] ; N/A     ;
; id:inst6|inst[31]                                                   ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[31] ; N/A     ;
; id:inst6|inst[3]                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[3]  ; N/A     ;
; id:inst6|inst[3]                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[3]  ; N/A     ;
; id:inst6|inst[4]                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[4]  ; N/A     ;
; id:inst6|inst[4]                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[4]  ; N/A     ;
; id:inst6|inst[5]                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[5]  ; N/A     ;
; id:inst6|inst[5]                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[5]  ; N/A     ;
; id:inst6|inst[6]                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[6]  ; N/A     ;
; id:inst6|inst[6]                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[6]  ; N/A     ;
; id:inst6|inst[7]                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[7]  ; N/A     ;
; id:inst6|inst[7]                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[7]  ; N/A     ;
; id:inst6|inst[8]                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[8]  ; N/A     ;
; id:inst6|inst[8]                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[8]  ; N/A     ;
; id:inst6|inst[9]                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[9]  ; N/A     ;
; id:inst6|inst[9]                                                    ; pre-synthesis ; connected ; Top                            ; post-fit          ; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|q_a[9]  ; N/A     ;
; pc[0]                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[0]                                                                                           ; N/A     ;
; pc[0]                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[0]                                                                                           ; N/A     ;
; pc[10]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[10]                                                                                          ; N/A     ;
; pc[10]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[10]                                                                                          ; N/A     ;
; pc[11]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[11]                                                                                          ; N/A     ;
; pc[11]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[11]                                                                                          ; N/A     ;
; pc[12]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[12]                                                                                          ; N/A     ;
; pc[12]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[12]                                                                                          ; N/A     ;
; pc[13]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[13]                                                                                          ; N/A     ;
; pc[13]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[13]                                                                                          ; N/A     ;
; pc[14]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[14]                                                                                          ; N/A     ;
; pc[14]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[14]                                                                                          ; N/A     ;
; pc[15]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[15]                                                                                          ; N/A     ;
; pc[15]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[15]                                                                                          ; N/A     ;
; pc[16]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[16]                                                                                          ; N/A     ;
; pc[16]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[16]                                                                                          ; N/A     ;
; pc[17]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[17]                                                                                          ; N/A     ;
; pc[17]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[17]                                                                                          ; N/A     ;
; pc[18]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[18]                                                                                          ; N/A     ;
; pc[18]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[18]                                                                                          ; N/A     ;
; pc[19]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[19]                                                                                          ; N/A     ;
; pc[19]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[19]                                                                                          ; N/A     ;
; pc[1]                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[1]                                                                                           ; N/A     ;
; pc[1]                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[1]                                                                                           ; N/A     ;
; pc[20]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[20]                                                                                          ; N/A     ;
; pc[20]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[20]                                                                                          ; N/A     ;
; pc[21]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[21]                                                                                          ; N/A     ;
; pc[21]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[21]                                                                                          ; N/A     ;
; pc[22]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[22]                                                                                          ; N/A     ;
; pc[22]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[22]                                                                                          ; N/A     ;
; pc[23]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[23]                                                                                          ; N/A     ;
; pc[23]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[23]                                                                                          ; N/A     ;
; pc[24]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[24]                                                                                          ; N/A     ;
; pc[24]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[24]                                                                                          ; N/A     ;
; pc[25]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[25]                                                                                          ; N/A     ;
; pc[25]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[25]                                                                                          ; N/A     ;
; pc[26]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[26]                                                                                          ; N/A     ;
; pc[26]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[26]                                                                                          ; N/A     ;
; pc[27]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[27]                                                                                          ; N/A     ;
; pc[27]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[27]                                                                                          ; N/A     ;
; pc[28]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[28]                                                                                          ; N/A     ;
; pc[28]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[28]                                                                                          ; N/A     ;
; pc[29]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[29]                                                                                          ; N/A     ;
; pc[29]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[29]                                                                                          ; N/A     ;
; pc[2]                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[2]                                                                                           ; N/A     ;
; pc[2]                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[2]                                                                                           ; N/A     ;
; pc[30]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[30]                                                                                          ; N/A     ;
; pc[30]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[30]                                                                                          ; N/A     ;
; pc[31]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[31]                                                                                          ; N/A     ;
; pc[31]                                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[31]                                                                                          ; N/A     ;
; pc[3]                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[3]                                                                                           ; N/A     ;
; pc[3]                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[3]                                                                                           ; N/A     ;
; pc[4]                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[4]                                                                                           ; N/A     ;
; pc[4]                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[4]                                                                                           ; N/A     ;
; pc[5]                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[5]                                                                                           ; N/A     ;
; pc[5]                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[5]                                                                                           ; N/A     ;
; pc[6]                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[6]                                                                                           ; N/A     ;
; pc[6]                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[6]                                                                                           ; N/A     ;
; pc[7]                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[7]                                                                                           ; N/A     ;
; pc[7]                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[7]                                                                                           ; N/A     ;
; pc[8]                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[8]                                                                                           ; N/A     ;
; pc[8]                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[8]                                                                                           ; N/A     ;
; pc[9]                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[9]                                                                                           ; N/A     ;
; pc[9]                                                               ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[9]                                                                                           ; N/A     ;
; pc_reg:inst4|pc_out[0]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[0]                                                                                           ; N/A     ;
; pc_reg:inst4|pc_out[0]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[0]                                                                                           ; N/A     ;
; pc_reg:inst4|pc_out[10]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[10]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[10]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[10]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[11]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[11]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[11]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[11]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[12]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[12]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[12]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[12]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[13]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[13]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[13]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[13]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[14]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[14]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[14]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[14]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[15]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[15]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[15]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[15]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[16]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[16]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[16]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[16]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[17]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[17]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[17]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[17]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[18]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[18]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[18]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[18]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[19]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[19]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[19]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[19]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[1]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[1]                                                                                           ; N/A     ;
; pc_reg:inst4|pc_out[1]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[1]                                                                                           ; N/A     ;
; pc_reg:inst4|pc_out[20]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[20]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[20]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[20]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[21]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[21]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[21]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[21]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[22]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[22]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[22]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[22]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[23]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[23]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[23]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[23]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[24]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[24]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[24]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[24]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[25]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[25]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[25]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[25]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[26]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[26]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[26]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[26]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[27]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[27]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[27]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[27]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[28]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[28]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[28]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[28]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[29]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[29]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[29]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[29]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[2]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[2]                                                                                           ; N/A     ;
; pc_reg:inst4|pc_out[2]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[2]                                                                                           ; N/A     ;
; pc_reg:inst4|pc_out[30]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[30]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[30]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[30]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[31]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[31]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[31]                                             ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[31]                                                                                          ; N/A     ;
; pc_reg:inst4|pc_out[3]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[3]                                                                                           ; N/A     ;
; pc_reg:inst4|pc_out[3]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[3]                                                                                           ; N/A     ;
; pc_reg:inst4|pc_out[4]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[4]                                                                                           ; N/A     ;
; pc_reg:inst4|pc_out[4]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[4]                                                                                           ; N/A     ;
; pc_reg:inst4|pc_out[5]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[5]                                                                                           ; N/A     ;
; pc_reg:inst4|pc_out[5]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[5]                                                                                           ; N/A     ;
; pc_reg:inst4|pc_out[6]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[6]                                                                                           ; N/A     ;
; pc_reg:inst4|pc_out[6]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[6]                                                                                           ; N/A     ;
; pc_reg:inst4|pc_out[7]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[7]                                                                                           ; N/A     ;
; pc_reg:inst4|pc_out[7]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[7]                                                                                           ; N/A     ;
; pc_reg:inst4|pc_out[8]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[8]                                                                                           ; N/A     ;
; pc_reg:inst4|pc_out[8]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[8]                                                                                           ; N/A     ;
; pc_reg:inst4|pc_out[9]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[9]                                                                                           ; N/A     ;
; pc_reg:inst4|pc_out[9]                                              ; pre-synthesis ; connected ; Top                            ; post-fit          ; pc_reg:inst4|pc_out[9]                                                                                           ; N/A     ;
; regwdata[0]                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[0]~57                                                                                          ; N/A     ;
; regwdata[0]                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[0]~57                                                                                          ; N/A     ;
; regwdata[10]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[10]~59                                                                                         ; N/A     ;
; regwdata[10]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[10]~59                                                                                         ; N/A     ;
; regwdata[11]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[11]~61                                                                                         ; N/A     ;
; regwdata[11]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[11]~61                                                                                         ; N/A     ;
; regwdata[12]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[12]~64                                                                                         ; N/A     ;
; regwdata[12]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[12]~64                                                                                         ; N/A     ;
; regwdata[13]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[13]~66                                                                                         ; N/A     ;
; regwdata[13]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[13]~66                                                                                         ; N/A     ;
; regwdata[14]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[14]~69                                                                                         ; N/A     ;
; regwdata[14]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[14]~69                                                                                         ; N/A     ;
; regwdata[15]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[15]~72                                                                                         ; N/A     ;
; regwdata[15]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[15]~72                                                                                         ; N/A     ;
; regwdata[16]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[16]~74                                                                                         ; N/A     ;
; regwdata[16]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[16]~74                                                                                         ; N/A     ;
; regwdata[17]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[17]~77                                                                                         ; N/A     ;
; regwdata[17]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[17]~77                                                                                         ; N/A     ;
; regwdata[18]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[18]~79                                                                                         ; N/A     ;
; regwdata[18]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[18]~79                                                                                         ; N/A     ;
; regwdata[19]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[19]~81                                                                                         ; N/A     ;
; regwdata[19]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[19]~81                                                                                         ; N/A     ;
; regwdata[1]                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[1]~126                                                                                         ; N/A     ;
; regwdata[1]                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[1]~126                                                                                         ; N/A     ;
; regwdata[20]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[20]~128                                                                                        ; N/A     ;
; regwdata[20]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[20]~128                                                                                        ; N/A     ;
; regwdata[21]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[21]~130                                                                                        ; N/A     ;
; regwdata[21]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[21]~130                                                                                        ; N/A     ;
; regwdata[22]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[22]~132                                                                                        ; N/A     ;
; regwdata[22]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[22]~132                                                                                        ; N/A     ;
; regwdata[23]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[23]~134                                                                                        ; N/A     ;
; regwdata[23]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[23]~134                                                                                        ; N/A     ;
; regwdata[24]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[24]~136                                                                                        ; N/A     ;
; regwdata[24]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[24]~136                                                                                        ; N/A     ;
; regwdata[25]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[25]~138                                                                                        ; N/A     ;
; regwdata[25]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[25]~138                                                                                        ; N/A     ;
; regwdata[26]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[26]~140                                                                                        ; N/A     ;
; regwdata[26]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[26]~140                                                                                        ; N/A     ;
; regwdata[27]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[27]~142                                                                                        ; N/A     ;
; regwdata[27]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[27]~142                                                                                        ; N/A     ;
; regwdata[28]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[28]~144                                                                                        ; N/A     ;
; regwdata[28]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[28]~144                                                                                        ; N/A     ;
; regwdata[29]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[29]~146                                                                                        ; N/A     ;
; regwdata[29]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[29]~146                                                                                        ; N/A     ;
; regwdata[2]                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[2]~191                                                                                         ; N/A     ;
; regwdata[2]                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[2]~191                                                                                         ; N/A     ;
; regwdata[30]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[30]~193                                                                                        ; N/A     ;
; regwdata[30]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[30]~193                                                                                        ; N/A     ;
; regwdata[31]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[31]~195                                                                                        ; N/A     ;
; regwdata[31]                                                        ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[31]~195                                                                                        ; N/A     ;
; regwdata[3]                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[3]~198                                                                                         ; N/A     ;
; regwdata[3]                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[3]~198                                                                                         ; N/A     ;
; regwdata[4]                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[4]~201                                                                                         ; N/A     ;
; regwdata[4]                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[4]~201                                                                                         ; N/A     ;
; regwdata[5]                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[5]~204                                                                                         ; N/A     ;
; regwdata[5]                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[5]~204                                                                                         ; N/A     ;
; regwdata[6]                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[6]~207                                                                                         ; N/A     ;
; regwdata[6]                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[6]~207                                                                                         ; N/A     ;
; regwdata[7]                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[7]~210                                                                                         ; N/A     ;
; regwdata[7]                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[7]~210                                                                                         ; N/A     ;
; regwdata[8]                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[8]~213                                                                                         ; N/A     ;
; regwdata[8]                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[8]~213                                                                                         ; N/A     ;
; regwdata[9]                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[9]~215                                                                                         ; N/A     ;
; regwdata[9]                                                         ; pre-synthesis ; connected ; Top                            ; post-fit          ; mux21_32:inst11|c[9]~215                                                                                         ; N/A     ;
; PLL:inst13|altpll:altpll_component|PLL_altpll:auto_generated|locked ; post-fitting  ; connected ; Top                            ; post-fit          ; PLL:inst13|altpll:altpll_component|PLL_altpll:auto_generated|locked                                              ; N/A     ;
; PLL:inst13|altpll:altpll_component|PLL_altpll:auto_generated|locked ; post-fitting  ; connected ; Top                            ; post-fit          ; PLL:inst13|altpll:altpll_component|PLL_altpll:auto_generated|locked                                              ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                              ; N/A     ;
+---------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                                            ;
+---------------------------------------------+------------------------+------------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                    ; sld_hub:auto_hub       ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+------------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 10021 / 114480 ( 9 % ) ; 199 / 114480 ( < 1 % ) ; 4492 / 114480 ( 4 % )          ; 0 / 114480 ( 0 % )             ;
;                                             ;                        ;                        ;                                ;                                ;
; Total combinational functions               ; 6905                   ; 181                    ; 1377                           ; 0                              ;
; Logic element usage by number of LUT inputs ;                        ;                        ;                                ;                                ;
;     -- 4 input functions                    ; 4739                   ; 73                     ; 819                            ; 0                              ;
;     -- 3 input functions                    ; 1919                   ; 70                     ; 417                            ; 0                              ;
;     -- <=2 input functions                  ; 247                    ; 38                     ; 141                            ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; Logic elements by mode                      ;                        ;                        ;                                ;                                ;
;     -- normal mode                          ; 5344                   ; 173                    ; 1282                           ; 0                              ;
;     -- arithmetic mode                      ; 1561                   ; 8                      ; 95                             ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; Total registers                             ; 3265                   ; 120                    ; 3959                           ; 0                              ;
;     -- Dedicated logic registers            ; 3265 / 114480 ( 3 % )  ; 120 / 114480 ( < 1 % ) ; 3959 / 114480 ( 3 % )          ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                      ; 0                      ; 0                              ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; Virtual pins                                ; 0                      ; 0                      ; 0                              ; 0                              ;
; I/O pins                                    ; 119                    ; 0                      ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 28 / 532 ( 5 % )       ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 65536                  ; 0                      ; 2433024                        ; 0                              ;
; Total RAM block bits                        ; 73728                  ; 0                      ; 2737152                        ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )                  ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 8 / 432 ( 1 % )        ; 0 / 432 ( 0 % )        ; 297 / 432 ( 68 % )             ; 0 / 432 ( 0 % )                ;
;                                             ;                        ;                        ;                                ;                                ;
; Connections                                 ;                        ;                        ;                                ;                                ;
;     -- Input Connections                    ; 3374                   ; 175                    ; 5627                           ; 2                              ;
;     -- Registered Input Connections         ; 3285                   ; 130                    ; 4590                           ; 0                              ;
;     -- Output Connections                   ; 5392                   ; 525                    ; 35                             ; 3226                           ;
;     -- Registered Output Connections        ; 136                    ; 525                    ; 0                              ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; Internal Connections                        ;                        ;                        ;                                ;                                ;
;     -- Total Connections                    ; 43154                  ; 1527                   ; 24886                          ; 3229                           ;
;     -- Registered Connections               ; 7916                   ; 1181                   ; 20310                          ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; External Connections                        ;                        ;                        ;                                ;                                ;
;     -- Top                                  ; 156                    ; 236                    ; 5150                           ; 3224                           ;
;     -- sld_hub:auto_hub                     ; 236                    ; 20                     ; 444                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 5150                   ; 444                    ; 64                             ; 4                              ;
;     -- hard_block:auto_generated_inst       ; 3224                   ; 0                      ; 4                              ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; Partition Interface                         ;                        ;                        ;                                ;                                ;
;     -- Input Ports                          ; 44                     ; 78                     ; 960                            ; 2                              ;
;     -- Output Ports                         ; 403                    ; 95                     ; 609                            ; 3                              ;
;     -- Bidir Ports                          ; 0                      ; 0                      ; 0                              ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; Registered Ports                            ;                        ;                        ;                                ;                                ;
;     -- Registered Input Ports               ; 0                      ; 3                      ; 601                            ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 55                     ; 595                            ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; Port Connectivity                           ;                        ;                        ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 1                      ; 17                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 30                     ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                      ; 19                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                      ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 48                     ; 300                            ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                      ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 53                     ; 314                            ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 47                     ; 597                            ; 0                              ;
+---------------------------------------------+------------------------+------------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                   ;
+----------------------------------------------------------------------------+-----------+---------------+---------------------+---------------------------------------------+
; Name                                                                       ; Partition ; Type          ; Location            ; Status                                      ;
+----------------------------------------------------------------------------+-----------+---------------+---------------------+---------------------------------------------+
; CLOCK_50MHZ                                                                ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- CLOCK_50MHZ                                                         ; Top       ; Input Pad     ; IOPAD_X0_Y36_N14    ; Preserved from Post-Fit or Imported Netlist ;
;     -- CLOCK_50MHZ~input                                                   ; Top       ; Input Buffer  ; IOIBUF_X0_Y36_N15   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX0[0]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX0[0]                                                             ; Top       ; Output Pad    ; IOPAD_X69_Y73_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX0[0]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X69_Y73_N23  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX0[1]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX0[1]                                                             ; Top       ; Output Pad    ; IOPAD_X107_Y73_N21  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX0[1]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X107_Y73_N23 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX0[2]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX0[2]                                                             ; Top       ; Output Pad    ; IOPAD_X67_Y73_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX0[2]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X67_Y73_N23  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX0[3]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX0[3]                                                             ; Top       ; Output Pad    ; IOPAD_X115_Y50_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX0[3]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X115_Y50_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX0[4]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX0[4]                                                             ; Top       ; Output Pad    ; IOPAD_X115_Y54_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX0[4]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X115_Y54_N16 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX0[5]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX0[5]                                                             ; Top       ; Output Pad    ; IOPAD_X115_Y67_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX0[5]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X115_Y67_N16 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX0[6]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX0[6]                                                             ; Top       ; Output Pad    ; IOPAD_X115_Y69_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX0[6]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X115_Y69_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX1[0]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX1[0]                                                             ; Top       ; Output Pad    ; IOPAD_X115_Y41_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX1[0]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X115_Y41_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX1[1]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX1[1]                                                             ; Top       ; Output Pad    ; IOPAD_X115_Y30_N7   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX1[1]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X115_Y30_N9  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX1[2]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX1[2]                                                             ; Top       ; Output Pad    ; IOPAD_X115_Y25_N21  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX1[2]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X115_Y25_N23 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX1[3]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX1[3]                                                             ; Top       ; Output Pad    ; IOPAD_X115_Y30_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX1[3]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X115_Y30_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX1[4]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX1[4]                                                             ; Top       ; Output Pad    ; IOPAD_X115_Y20_N7   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX1[4]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X115_Y20_N9  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX1[5]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX1[5]                                                             ; Top       ; Output Pad    ; IOPAD_X115_Y22_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX1[5]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X115_Y22_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX1[6]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX1[6]                                                             ; Top       ; Output Pad    ; IOPAD_X115_Y28_N7   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX1[6]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X115_Y28_N9  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX2[0]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX2[0]                                                             ; Top       ; Output Pad    ; IOPAD_X115_Y17_N7   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX2[0]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X115_Y17_N9  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX2[1]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX2[1]                                                             ; Top       ; Output Pad    ; IOPAD_X115_Y16_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX2[1]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X115_Y16_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX2[2]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX2[2]                                                             ; Top       ; Output Pad    ; IOPAD_X115_Y19_N7   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX2[2]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X115_Y19_N9  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX2[3]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX2[3]                                                             ; Top       ; Output Pad    ; IOPAD_X115_Y19_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX2[3]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X115_Y19_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX2[4]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX2[4]                                                             ; Top       ; Output Pad    ; IOPAD_X115_Y18_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX2[4]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X115_Y18_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX2[5]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX2[5]                                                             ; Top       ; Output Pad    ; IOPAD_X115_Y20_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX2[5]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X115_Y20_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX2[6]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX2[6]                                                             ; Top       ; Output Pad    ; IOPAD_X115_Y21_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX2[6]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X115_Y21_N16 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX3[0]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX3[0]                                                             ; Top       ; Output Pad    ; IOPAD_X115_Y25_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX3[0]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X115_Y25_N16 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX3[1]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX3[1]                                                             ; Top       ; Output Pad    ; IOPAD_X115_Y29_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX3[1]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X115_Y29_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX3[2]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX3[2]                                                             ; Top       ; Output Pad    ; IOPAD_X100_Y0_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX3[2]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X100_Y0_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX3[3]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX3[3]                                                             ; Top       ; Output Pad    ; IOPAD_X111_Y0_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX3[3]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X111_Y0_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX3[4]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX3[4]                                                             ; Top       ; Output Pad    ; IOPAD_X105_Y0_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX3[4]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X105_Y0_N23  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX3[5]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX3[5]                                                             ; Top       ; Output Pad    ; IOPAD_X105_Y0_N7    ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX3[5]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X105_Y0_N9   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX3[6]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX3[6]                                                             ; Top       ; Output Pad    ; IOPAD_X105_Y0_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX3[6]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X105_Y0_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX4[0]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX4[0]                                                             ; Top       ; Output Pad    ; IOPAD_X98_Y0_N21    ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX4[0]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X98_Y0_N23   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX4[1]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX4[1]                                                             ; Top       ; Output Pad    ; IOPAD_X107_Y0_N7    ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX4[1]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X107_Y0_N9   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX4[2]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX4[2]                                                             ; Top       ; Output Pad    ; IOPAD_X74_Y0_N7     ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX4[2]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X74_Y0_N9    ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX4[3]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX4[3]                                                             ; Top       ; Output Pad    ; IOPAD_X74_Y0_N0     ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX4[3]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X74_Y0_N2    ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX4[4]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX4[4]                                                             ; Top       ; Output Pad    ; IOPAD_X83_Y0_N21    ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX4[4]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X83_Y0_N23   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX4[5]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX4[5]                                                             ; Top       ; Output Pad    ; IOPAD_X83_Y0_N14    ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX4[5]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X83_Y0_N16   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX4[6]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX4[6]                                                             ; Top       ; Output Pad    ; IOPAD_X79_Y0_N21    ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX4[6]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X79_Y0_N23   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX5[0]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX5[0]                                                             ; Top       ; Output Pad    ; IOPAD_X85_Y0_N7     ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX5[0]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X85_Y0_N9    ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX5[1]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX5[1]                                                             ; Top       ; Output Pad    ; IOPAD_X87_Y0_N14    ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX5[1]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X87_Y0_N16   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX5[2]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX5[2]                                                             ; Top       ; Output Pad    ; IOPAD_X98_Y0_N14    ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX5[2]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X98_Y0_N16   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX5[3]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX5[3]                                                             ; Top       ; Output Pad    ; IOPAD_X72_Y0_N0     ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX5[3]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X72_Y0_N2    ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX5[4]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX5[4]                                                             ; Top       ; Output Pad    ; IOPAD_X72_Y0_N7     ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX5[4]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X72_Y0_N9    ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX5[5]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX5[5]                                                             ; Top       ; Output Pad    ; IOPAD_X79_Y0_N14    ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX5[5]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X79_Y0_N16   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX5[6]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX5[6]                                                             ; Top       ; Output Pad    ; IOPAD_X69_Y0_N0     ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX5[6]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X69_Y0_N2    ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX6[0]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX6[0]                                                             ; Top       ; Output Pad    ; IOPAD_X89_Y0_N21    ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX6[0]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y0_N23   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX6[1]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX6[1]                                                             ; Top       ; Output Pad    ; IOPAD_X65_Y0_N0     ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX6[1]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X65_Y0_N2    ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX6[2]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX6[2]                                                             ; Top       ; Output Pad    ; IOPAD_X65_Y0_N7     ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX6[2]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X65_Y0_N9    ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX6[3]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX6[3]                                                             ; Top       ; Output Pad    ; IOPAD_X89_Y0_N14    ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX6[3]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y0_N16   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX6[4]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX6[4]                                                             ; Top       ; Output Pad    ; IOPAD_X67_Y0_N14    ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX6[4]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X67_Y0_N16   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX6[5]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX6[5]                                                             ; Top       ; Output Pad    ; IOPAD_X67_Y0_N21    ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX6[5]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X67_Y0_N23   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX6[6]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX6[6]                                                             ; Top       ; Output Pad    ; IOPAD_X74_Y0_N21    ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX6[6]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X74_Y0_N23   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX7[0]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX7[0]                                                             ; Top       ; Output Pad    ; IOPAD_X74_Y0_N14    ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX7[0]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X74_Y0_N16   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX7[1]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX7[1]                                                             ; Top       ; Output Pad    ; IOPAD_X67_Y0_N7     ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX7[1]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X67_Y0_N9    ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX7[2]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX7[2]                                                             ; Top       ; Output Pad    ; IOPAD_X62_Y0_N21    ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX7[2]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X62_Y0_N23   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX7[3]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX7[3]                                                             ; Top       ; Output Pad    ; IOPAD_X62_Y0_N14    ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX7[3]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X62_Y0_N16   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX7[4]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX7[4]                                                             ; Top       ; Output Pad    ; IOPAD_X67_Y0_N0     ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX7[4]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X67_Y0_N2    ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX7[5]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX7[5]                                                             ; Top       ; Output Pad    ; IOPAD_X69_Y0_N7     ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX7[5]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X69_Y0_N9    ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; HEX7[6]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- HEX7[6]                                                             ; Top       ; Output Pad    ; IOPAD_X54_Y0_N21    ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX7[6]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X54_Y0_N23   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; KEY[0]                                                                     ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- KEY[0]                                                              ; Top       ; Input Pad     ; IOPAD_X115_Y40_N7   ; Preserved from Post-Fit or Imported Netlist ;
;     -- KEY[0]~input                                                        ; Top       ; Input Buffer  ; IOIBUF_X115_Y40_N8  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; KEY[1]                                                                     ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- KEY[1]                                                              ; Top       ; Input Pad     ; IOPAD_X115_Y53_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- KEY[1]~input                                                        ; Top       ; Input Buffer  ; IOIBUF_X115_Y53_N15 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; KEY[2]                                                                     ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- KEY[2]                                                              ; Top       ; Input Pad     ; IOPAD_X115_Y42_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- KEY[2]~input                                                        ; Top       ; Input Buffer  ; IOIBUF_X115_Y42_N15 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; KEY[3]                                                                     ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- KEY[3]                                                              ; Top       ; Input Pad     ; IOPAD_X115_Y35_N21  ; Preserved from Post-Fit or Imported Netlist ;
;     -- KEY[3]~input                                                        ; Top       ; Input Buffer  ; IOIBUF_X115_Y35_N22 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LCD_BLON                                                                   ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LCD_BLON                                                            ; Top       ; Output Pad    ; IOPAD_X0_Y47_N21    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LCD_BLON~output                                                     ; Top       ; Output Buffer ; IOOBUF_X0_Y47_N23   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LCD_DATA[0]                                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LCD_DATA[0]                                                         ; Top       ; Output Pad    ; IOPAD_X0_Y52_N14    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LCD_DATA[0]~output                                                  ; Top       ; Output Buffer ; IOOBUF_X0_Y52_N16   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LCD_DATA[1]                                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LCD_DATA[1]                                                         ; Top       ; Output Pad    ; IOPAD_X0_Y44_N7     ; Preserved from Post-Fit or Imported Netlist ;
;     -- LCD_DATA[1]~output                                                  ; Top       ; Output Buffer ; IOOBUF_X0_Y44_N9    ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LCD_DATA[2]                                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LCD_DATA[2]                                                         ; Top       ; Output Pad    ; IOPAD_X0_Y44_N0     ; Preserved from Post-Fit or Imported Netlist ;
;     -- LCD_DATA[2]~output                                                  ; Top       ; Output Buffer ; IOOBUF_X0_Y44_N2    ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LCD_DATA[3]                                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LCD_DATA[3]                                                         ; Top       ; Output Pad    ; IOPAD_X0_Y49_N7     ; Preserved from Post-Fit or Imported Netlist ;
;     -- LCD_DATA[3]~output                                                  ; Top       ; Output Buffer ; IOOBUF_X0_Y49_N9    ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LCD_DATA[4]                                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LCD_DATA[4]                                                         ; Top       ; Output Pad    ; IOPAD_X0_Y54_N7     ; Preserved from Post-Fit or Imported Netlist ;
;     -- LCD_DATA[4]~output                                                  ; Top       ; Output Buffer ; IOOBUF_X0_Y54_N9    ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LCD_DATA[5]                                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LCD_DATA[5]                                                         ; Top       ; Output Pad    ; IOPAD_X0_Y55_N21    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LCD_DATA[5]~output                                                  ; Top       ; Output Buffer ; IOOBUF_X0_Y55_N23   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LCD_DATA[6]                                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LCD_DATA[6]                                                         ; Top       ; Output Pad    ; IOPAD_X0_Y51_N14    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LCD_DATA[6]~output                                                  ; Top       ; Output Buffer ; IOOBUF_X0_Y51_N16   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LCD_DATA[7]                                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LCD_DATA[7]                                                         ; Top       ; Output Pad    ; IOPAD_X0_Y47_N0     ; Preserved from Post-Fit or Imported Netlist ;
;     -- LCD_DATA[7]~output                                                  ; Top       ; Output Buffer ; IOOBUF_X0_Y47_N2    ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LCD_EN                                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LCD_EN                                                              ; Top       ; Output Pad    ; IOPAD_X0_Y52_N0     ; Preserved from Post-Fit or Imported Netlist ;
;     -- LCD_EN~output                                                       ; Top       ; Output Buffer ; IOOBUF_X0_Y52_N2    ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LCD_ON                                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LCD_ON                                                              ; Top       ; Output Pad    ; IOPAD_X0_Y58_N14    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LCD_ON~output                                                       ; Top       ; Output Buffer ; IOOBUF_X0_Y58_N16   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LCD_RS                                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LCD_RS                                                              ; Top       ; Output Pad    ; IOPAD_X0_Y44_N14    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LCD_RS~output                                                       ; Top       ; Output Buffer ; IOOBUF_X0_Y44_N16   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LCD_RW                                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LCD_RW                                                              ; Top       ; Output Pad    ; IOPAD_X0_Y44_N21    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LCD_RW~output                                                       ; Top       ; Output Buffer ; IOOBUF_X0_Y44_N23   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDG[0]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDG[0]                                                             ; Top       ; Output Pad    ; IOPAD_X107_Y73_N7   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDG[0]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X107_Y73_N9  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDG[1]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDG[1]                                                             ; Top       ; Output Pad    ; IOPAD_X111_Y73_N7   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDG[1]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X111_Y73_N9  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDG[2]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDG[2]                                                             ; Top       ; Output Pad    ; IOPAD_X83_Y73_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDG[2]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X83_Y73_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDG[3]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDG[3]                                                             ; Top       ; Output Pad    ; IOPAD_X85_Y73_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDG[3]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X85_Y73_N23  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDG[4]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDG[4]                                                             ; Top       ; Output Pad    ; IOPAD_X72_Y73_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDG[4]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X72_Y73_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDG[5]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDG[5]                                                             ; Top       ; Output Pad    ; IOPAD_X74_Y73_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDG[5]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X74_Y73_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDG[6]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDG[6]                                                             ; Top       ; Output Pad    ; IOPAD_X72_Y73_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDG[6]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X72_Y73_N23  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDG[7]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDG[7]                                                             ; Top       ; Output Pad    ; IOPAD_X74_Y73_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDG[7]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X74_Y73_N23  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDG[8]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDG[8]                                                             ; Top       ; Output Pad    ; IOPAD_X67_Y73_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDG[8]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X67_Y73_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDR[0]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDR[0]                                                             ; Top       ; Output Pad    ; IOPAD_X69_Y73_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[0]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X69_Y73_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDR[10]                                                                   ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDR[10]                                                            ; Top       ; Output Pad    ; IOPAD_X60_Y73_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[10]~output                                                     ; Top       ; Output Buffer ; IOOBUF_X60_Y73_N23  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDR[11]                                                                   ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDR[11]                                                            ; Top       ; Output Pad    ; IOPAD_X65_Y73_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[11]~output                                                     ; Top       ; Output Buffer ; IOOBUF_X65_Y73_N23  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDR[12]                                                                   ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDR[12]                                                            ; Top       ; Output Pad    ; IOPAD_X65_Y73_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[12]~output                                                     ; Top       ; Output Buffer ; IOOBUF_X65_Y73_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDR[13]                                                                   ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDR[13]                                                            ; Top       ; Output Pad    ; IOPAD_X67_Y73_N7    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[13]~output                                                     ; Top       ; Output Buffer ; IOOBUF_X67_Y73_N9   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDR[14]                                                                   ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDR[14]                                                            ; Top       ; Output Pad    ; IOPAD_X58_Y73_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[14]~output                                                     ; Top       ; Output Buffer ; IOOBUF_X58_Y73_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDR[15]                                                                   ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDR[15]                                                            ; Top       ; Output Pad    ; IOPAD_X65_Y73_N7    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[15]~output                                                     ; Top       ; Output Buffer ; IOOBUF_X65_Y73_N9   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDR[16]                                                                   ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDR[16]                                                            ; Top       ; Output Pad    ; IOPAD_X67_Y73_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[16]~output                                                     ; Top       ; Output Buffer ; IOOBUF_X67_Y73_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDR[17]                                                                   ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDR[17]                                                            ; Top       ; Output Pad    ; IOPAD_X60_Y73_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[17]~output                                                     ; Top       ; Output Buffer ; IOOBUF_X60_Y73_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDR[1]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDR[1]                                                             ; Top       ; Output Pad    ; IOPAD_X94_Y73_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[1]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X94_Y73_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDR[2]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDR[2]                                                             ; Top       ; Output Pad    ; IOPAD_X94_Y73_N7    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[2]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X94_Y73_N9   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDR[3]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDR[3]                                                             ; Top       ; Output Pad    ; IOPAD_X107_Y73_N14  ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[3]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X107_Y73_N16 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDR[4]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDR[4]                                                             ; Top       ; Output Pad    ; IOPAD_X87_Y73_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[4]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X87_Y73_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDR[5]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDR[5]                                                             ; Top       ; Output Pad    ; IOPAD_X87_Y73_N7    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[5]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X87_Y73_N9   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDR[6]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDR[6]                                                             ; Top       ; Output Pad    ; IOPAD_X72_Y73_N7    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[6]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X72_Y73_N9   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDR[7]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDR[7]                                                             ; Top       ; Output Pad    ; IOPAD_X72_Y73_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[7]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X72_Y73_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDR[8]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDR[8]                                                             ; Top       ; Output Pad    ; IOPAD_X69_Y73_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[8]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X69_Y73_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; LEDR[9]                                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- LEDR[9]                                                             ; Top       ; Output Pad    ; IOPAD_X83_Y73_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[9]~output                                                      ; Top       ; Output Buffer ; IOOBUF_X83_Y73_N23  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; SW[0]                                                                      ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- SW[0]                                                               ; Top       ; Input Pad     ; IOPAD_X115_Y17_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[0]~input                                                         ; Top       ; Input Buffer  ; IOIBUF_X115_Y17_N1  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; SW[10]                                                                     ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- SW[10]                                                              ; Top       ; Input Pad     ; IOPAD_X115_Y4_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[10]~input                                                        ; Top       ; Input Buffer  ; IOIBUF_X115_Y4_N15  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; SW[11]                                                                     ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- SW[11]                                                              ; Top       ; Input Pad     ; IOPAD_X115_Y5_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[11]~input                                                        ; Top       ; Input Buffer  ; IOIBUF_X115_Y5_N15  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; SW[12]                                                                     ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- SW[12]                                                              ; Top       ; Input Pad     ; IOPAD_X115_Y7_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[12]~input                                                        ; Top       ; Input Buffer  ; IOIBUF_X115_Y7_N15  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; SW[13]                                                                     ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- SW[13]                                                              ; Top       ; Input Pad     ; IOPAD_X115_Y9_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[13]~input                                                        ; Top       ; Input Buffer  ; IOIBUF_X115_Y9_N22  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; SW[14]                                                                     ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- SW[14]                                                              ; Top       ; Input Pad     ; IOPAD_X115_Y10_N7   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[14]~input                                                        ; Top       ; Input Buffer  ; IOIBUF_X115_Y10_N8  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; SW[15]                                                                     ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- SW[15]                                                              ; Top       ; Input Pad     ; IOPAD_X115_Y6_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[15]~input                                                        ; Top       ; Input Buffer  ; IOIBUF_X115_Y6_N15  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; SW[16]                                                                     ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- SW[16]                                                              ; Top       ; Input Pad     ; IOPAD_X115_Y13_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[16]~input                                                        ; Top       ; Input Buffer  ; IOIBUF_X115_Y13_N1  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; SW[17]                                                                     ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- SW[17]                                                              ; Top       ; Input Pad     ; IOPAD_X115_Y14_N7   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[17]~input                                                        ; Top       ; Input Buffer  ; IOIBUF_X115_Y14_N8  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; SW[1]                                                                      ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- SW[1]                                                               ; Top       ; Input Pad     ; IOPAD_X115_Y14_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[1]~input                                                         ; Top       ; Input Buffer  ; IOIBUF_X115_Y14_N1  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; SW[2]                                                                      ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- SW[2]                                                               ; Top       ; Input Pad     ; IOPAD_X115_Y15_N7   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[2]~input                                                         ; Top       ; Input Buffer  ; IOIBUF_X115_Y15_N8  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; SW[3]                                                                      ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- SW[3]                                                               ; Top       ; Input Pad     ; IOPAD_X115_Y13_N7   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[3]~input                                                         ; Top       ; Input Buffer  ; IOIBUF_X115_Y13_N8  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; SW[4]                                                                      ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- SW[4]                                                               ; Top       ; Input Pad     ; IOPAD_X115_Y18_N7   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[4]~input                                                         ; Top       ; Input Buffer  ; IOIBUF_X115_Y18_N8  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; SW[5]                                                                      ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- SW[5]                                                               ; Top       ; Input Pad     ; IOPAD_X115_Y11_N7   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[5]~input                                                         ; Top       ; Input Buffer  ; IOIBUF_X115_Y11_N8  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; SW[6]                                                                      ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- SW[6]                                                               ; Top       ; Input Pad     ; IOPAD_X115_Y10_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[6]~input                                                         ; Top       ; Input Buffer  ; IOIBUF_X115_Y10_N1  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; SW[7]                                                                      ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- SW[7]                                                               ; Top       ; Input Pad     ; IOPAD_X115_Y15_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[7]~input                                                         ; Top       ; Input Buffer  ; IOIBUF_X115_Y15_N1  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; SW[8]                                                                      ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- SW[8]                                                               ; Top       ; Input Pad     ; IOPAD_X115_Y4_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[8]~input                                                         ; Top       ; Input Buffer  ; IOIBUF_X115_Y4_N22  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; SW[9]                                                                      ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- SW[9]                                                               ; Top       ; Input Pad     ; IOPAD_X115_Y16_N7   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[9]~input                                                         ; Top       ; Input Buffer  ; IOIBUF_X115_Y16_N8  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;           ;               ;                     ;                                             ;
; altera_reserved_tck                                                        ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- altera_reserved_tck                                                 ; Top       ; Input Pad     ; Unplaced            ; Synthesized                                 ;
;     -- altera_reserved_tck~input                                           ; Top       ; Input Buffer  ; Unplaced            ; Synthesized                                 ;
;                                                                            ;           ;               ;                     ;                                             ;
; altera_reserved_tdi                                                        ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- altera_reserved_tdi                                                 ; Top       ; Input Pad     ; Unplaced            ; Synthesized                                 ;
;     -- altera_reserved_tdi~input                                           ; Top       ; Input Buffer  ; Unplaced            ; Synthesized                                 ;
;                                                                            ;           ;               ;                     ;                                             ;
; altera_reserved_tdo                                                        ; Top       ; Output Port   ; n/a                 ;                                             ;
;     -- altera_reserved_tdo                                                 ; Top       ; Output Pad    ; Unplaced            ; Synthesized                                 ;
;     -- altera_reserved_tdo~output                                          ; Top       ; Output Buffer ; Unplaced            ; Synthesized                                 ;
;                                                                            ;           ;               ;                     ;                                             ;
; altera_reserved_tms                                                        ; Top       ; Input Port    ; n/a                 ;                                             ;
;     -- altera_reserved_tms                                                 ; Top       ; Input Pad     ; Unplaced            ; Synthesized                                 ;
;     -- altera_reserved_tms~input                                           ; Top       ; Input Buffer  ; Unplaced            ; Synthesized                                 ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_clr             ; Top       ; Input Port    ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_ena             ; Top       ; Input Port    ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_0_        ; Top       ; Input Port    ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_1_        ; Top       ; Input Port    ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_2_        ; Top       ; Input Port    ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_3_        ; Top       ; Input Port    ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_4_        ; Top       ; Input Port    ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_5_        ; Top       ; Input Port    ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_6_        ; Top       ; Input Port    ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_7_        ; Top       ; Input Port    ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_0_       ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_1_       ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_2_       ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_3_       ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_4_       ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_5_       ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_6_       ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_7_       ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_cdr  ; Top       ; Input Port    ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_e1dr ; Top       ; Input Port    ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_sdr  ; Top       ; Input Port    ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_udr  ; Top       ; Input Port    ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_uir  ; Top       ; Input Port    ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_raw_tck         ; Top       ; Input Port    ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_tdi             ; Top       ; Input Port    ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_tdo             ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; jtag.bp.inst_altsyncram_component_auto_generated_mgl_prim2_usr1            ; Top       ; Input Port    ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst13_c0                                                       ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst13_c1                                                       ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst13_locked                                                   ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_ALUOP_0_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_ALUOP_1_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_ALUOP_2_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_ALUOP_3_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_equal                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_of                                                        ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_0_                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_10_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_11_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_12_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_13_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_14_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_15_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_16_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_17_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_18_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_19_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_1_                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_20_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_21_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_22_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_23_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_24_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_25_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_26_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_27_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_28_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_29_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_2_                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_30_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_31_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_3_                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_4_                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_5_                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_6_                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_7_                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_8_                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_result_9_                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_0_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_10_                                               ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_11_                                               ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_12_                                               ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_13_                                               ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_14_                                               ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_15_                                               ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_16_                                               ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_17_                                               ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_18_                                               ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_19_                                               ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_1_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_20_                                               ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_21_                                               ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_22_                                               ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_23_                                               ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_24_                                               ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_25_                                               ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_26_                                               ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_27_                                               ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_28_                                               ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_29_                                               ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_2_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_30_                                               ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_31_                                               ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_3_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_4_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_5_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_6_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_7_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_8_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_resulth_9_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_uof                                                       ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_0_                                                      ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_10_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_11_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_12_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_13_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_14_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_15_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_16_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_17_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_18_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_19_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_1_                                                      ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_20_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_21_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_22_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_23_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_24_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_25_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_26_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_27_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_28_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_29_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_2_                                                      ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_30_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_31_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_3_                                                      ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_4_                                                      ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_5_                                                      ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_6_                                                      ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_7_                                                      ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_8_                                                      ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_x_9_                                                      ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_0_                                                      ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_10_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_11_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_12_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_13_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_14_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_15_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_16_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_17_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_18_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_19_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_1_                                                      ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_20_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_21_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_22_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_23_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_24_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_25_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_26_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_27_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_28_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_29_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_2_                                                      ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_30_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_31_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_3_                                                      ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_4_                                                      ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_5_                                                      ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_6_                                                      ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_7_                                                      ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_8_                                                      ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst1_y_9_                                                      ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_ALUOP_0_                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_ALUOP_1_                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_ALUOP_2_                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_ALUOP_3_                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_Branch                                                   ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_Halt                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_ImmtoB                                                   ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_MEMtoREG                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_Mode_0_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_Mode_1_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_PCtoR31                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_REGDes                                                   ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_RStoPC                                                   ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_ShamttoA                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_Sigextend                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_TargettoPC                                               ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_Z                                                        ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_func_0_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_func_1_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_func_2_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_func_3_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_func_4_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_func_5_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_nWriteMEM                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_nWriteREG                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_op_0_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_op_1_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_op_2_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_op_3_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_op_4_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst33_op_5_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_0_                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_10_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_11_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_12_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_13_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_14_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_15_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_16_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_17_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_18_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_19_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_1_                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_20_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_21_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_22_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_23_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_24_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_25_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_26_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_27_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_28_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_29_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_2_                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_30_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_31_                                                ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_3_                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_4_                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_5_                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_6_                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_7_                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_8_                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst4_pc_out_9_                                                 ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_0_                                                   ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_10_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_11_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_12_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_13_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_14_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_15_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_16_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_17_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_18_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_19_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_1_                                                   ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_20_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_21_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_22_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_23_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_24_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_25_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_26_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_27_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_28_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_29_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_2_                                                   ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_30_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_31_                                                  ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_3_                                                   ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_4_                                                   ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_5_                                                   ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_6_                                                   ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_7_                                                   ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_8_                                                   ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.inst6_inst_9_                                                   ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_0_                                                           ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_10_                                                          ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_11_                                                          ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_12_                                                          ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_13_                                                          ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_14_                                                          ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_15_                                                          ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_16_                                                          ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_17_                                                          ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_18_                                                          ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_19_                                                          ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_1_                                                           ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_20_                                                          ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_21_                                                          ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_22_                                                          ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_23_                                                          ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_24_                                                          ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_25_                                                          ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_26_                                                          ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_27_                                                          ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_28_                                                          ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_29_                                                          ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_2_                                                           ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_30_                                                          ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_31_                                                          ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_3_                                                           ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_4_                                                           ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_5_                                                           ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_6_                                                           ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_7_                                                           ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_8_                                                           ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.pc_9_                                                           ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_0_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_10_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_11_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_12_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_13_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_14_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_15_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_16_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_17_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_18_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_19_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_1_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_20_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_21_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_22_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_23_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_24_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_25_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_26_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_27_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_28_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_29_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_2_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_30_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_31_                                                    ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_3_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_4_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_5_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_6_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_7_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_8_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
; pre_syn.bp.regwdata_9_                                                     ; Top       ; Output Port   ; n/a                 ;                                             ;
;                                                                            ;           ;               ;                     ;                                             ;
+----------------------------------------------------------------------------+-----------+---------------+---------------------+---------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                      ;
+---------------------------------------------+-------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                         ;
+---------------------------------------------+-------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 14,543 / 114,480 ( 12 % )                                                     ;
;                                             ;                                                                               ;
; Total combinational functions               ; 8463                                                                          ;
; Logic element usage by number of LUT inputs ;                                                                               ;
;     -- 4 input functions                    ; 5631                                                                          ;
;     -- 3 input functions                    ; 2406                                                                          ;
;     -- <=2 input functions                  ; 426                                                                           ;
;                                             ;                                                                               ;
; Logic elements by mode                      ;                                                                               ;
;     -- normal mode                          ; 6799                                                                          ;
;     -- arithmetic mode                      ; 1664                                                                          ;
;                                             ;                                                                               ;
; Total registers                             ; 7344                                                                          ;
;     -- Dedicated logic registers            ; 7344                                                                          ;
;     -- I/O registers                        ; 0                                                                             ;
;                                             ;                                                                               ;
; I/O pins                                    ; 119                                                                           ;
; Total memory bits                           ; 2498560                                                                       ;
;                                             ;                                                                               ;
; Embedded Multiplier 9-bit elements          ; 28                                                                            ;
;                                             ;                                                                               ;
; Total PLLs                                  ; 1                                                                             ;
;     -- PLLs                                 ; 1                                                                             ;
;                                             ;                                                                               ;
; Maximum fan-out node                        ; PLL:inst13|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] ;
; Maximum fan-out                             ; 3227                                                                          ;
; Total fan-out                               ; 62240                                                                         ;
; Average fan-out                             ; 3.69                                                                          ;
+---------------------------------------------+-------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+--------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size    ; MIF          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+--------------+
; inst_rom:inst|altsyncram:altsyncram_component|altsyncram_bbc1:auto_generated|altsyncram_fsd2:altsyncram1|ALTSYNCRAM                                                                                   ; AUTO ; True Dual Port   ; 2048         ; 32           ; 2048         ; 32           ; 65536   ; inst_rom.hex ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6f24:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 8192         ; 297          ; 8192         ; 297          ; 2433024 ; None         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+--------------+


+-----------------------------------------------------------------------------------------------+
; Partition Merge DSP Block Usage Summary                                                       ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 14          ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 14          ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 28          ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 11          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 17.0.0 Build 595 04/25/2017 SJ Standard Edition
    Info: Processing started: Thu Apr 14 18:16:51 2022
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off MIPS_Single_Cycle_IO -c MIPS_Single_Cycle_IO --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35006): Using previously generated Fitter netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 628 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 15240 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 26 input pins
    Info (21059): Implemented 97 output pins
    Info (21061): Implemented 14780 logic cells
    Info (21064): Implemented 305 RAM segments
    Info (21065): Implemented 1 PLLs
    Info (21062): Implemented 28 DSP elements
Info: Quartus Prime Partition Merge was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4865 megabytes
    Info: Processing ended: Thu Apr 14 18:16:56 2022
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


