set tool_name "ModelSim-Altera (Verilog)"
set corner_file_list {
	{{"Slow Model"} {Projeto3U.vo Projeto3U_v.sdo}}
	{{"Fast Model"} {Projeto3U_fast.vo Projeto3U_v_fast.sdo}}
}
