# 学习verilog基础语法，完成简单译码器、全加器、计数器、信号发生器等基础实验
