----------------
; Command Info ;
----------------
Report Timing: Found 20 setup paths (20 violated).  Worst case slack is -1.053 

Tcl Command:
    report_timing -append -setup -show_routing -file output_files/timing_report/afu_default_2_slow_900mv_0c_setup.rpt -to_clock [get_clocks {u0|dcp_iopll|dcp_iopll|clk1x}] -npaths 20

Options:
    -to_clock [get_clocks {u0|dcp_iopll|dcp_iopll|clk1x}] 
    -setup 
    -npaths 20 
    -show_routing 
    -file {output_files/timing_report/afu_default_2_slow_900mv_0c_setup.rpt} 
    -append 

Snapshot:
    final

Delay Model:
    Slow 900mV 0C Model

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------------+-------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                                                         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+-------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.053 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[436] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.256     ; 5.698      ;
; -1.053 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[180] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.256     ; 5.698      ;
; -1.053 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[308] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.256     ; 5.698      ;
; -1.053 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[270] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.256     ; 5.698      ;
; -1.053 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[142] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.256     ; 5.698      ;
; -1.053 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[398] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.256     ; 5.698      ;
; -1.053 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[178] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.256     ; 5.698      ;
; -1.053 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[52]  ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.256     ; 5.698      ;
; -1.045 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[26]  ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.261     ; 5.685      ;
; -1.045 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[282] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.261     ; 5.685      ;
; -1.045 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[154] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.261     ; 5.685      ;
; -1.045 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[410] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.261     ; 5.685      ;
; -1.045 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[58]  ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.261     ; 5.685      ;
; -1.045 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[314] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.261     ; 5.685      ;
; -1.045 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[186] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.261     ; 5.685      ;
; -1.045 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[442] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.261     ; 5.685      ;
; -1.032 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[32]  ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.234     ; 5.699      ;
; -1.032 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[288] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.234     ; 5.699      ;
; -1.032 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[160] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.234     ; 5.699      ;
; -1.032 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[416] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.234     ; 5.699      ;
+--------+----------------------------------------------------------------+-------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+

Path #1: Setup slack is -1.053 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[436] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.450                                                                                          ;
; Data Required Time ; 14.397                                                                                          ;
; Slack              ; -1.053 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.256 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.698  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752 ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.280       ; 5          ; 0.000 ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230 ; 0.230 ;
;    Routing Element        ;        ; 37    ; 5.186       ; 91         ; 0.000 ; 0.434 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.256       ; 100        ; 8.256 ; 8.256 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                         ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.752    ; 9.752   ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.752  ;   9.752 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.752  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.450   ; 5.698   ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.982  ;   0.230 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   10.158 ;   0.176 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   10.158 ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   10.158 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   10.158 ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.210 ;   0.052 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.348 ;   0.138 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.348 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.685 ;   0.337 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.964 ;   0.279 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.135 ;   0.171 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.291 ;   0.156 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.473 ;   0.182 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.678 ;   0.205 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.776 ;   0.098 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.862 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.909 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.910 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.954 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.959 ;   0.005 ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.959 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   12.018 ;   0.059 ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.186 ;   0.168 ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.327 ;   0.141 ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.327 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.761 ;   0.434 ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.093 ;   0.332 ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.302 ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.730 ;   0.335 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.969 ;   0.239 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   14.071 ;   0.102 ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.334 ;   0.263 ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.479 ;   0.145 ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.604 ;   0.125 ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.682 ;   0.078 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.728 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.728 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.778 ;   0.050 ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.783 ;   0.005 ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.783 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.849 ;   0.066 ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   15.045 ;   0.196 ; FF ; RE   ; 3      ; R6_X44_Y49_N0_I13                           ; High Speed ; H6                                                                                                                   ;
;   15.223 ;   0.178 ; FF ; RE   ; 5      ; C4_X49_Y45_N0_I36                           ; High Speed ; V4                                                                                                                   ;
;   15.326 ;   0.103 ; FF ; RE   ; 1      ; C4_X49_Y41_N0_I36                           ; High Speed ; V4                                                                                                                   ;
;   15.401 ;   0.075 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y44_N0_I13           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.449 ;   0.048 ; FF ; RE   ; 8      ; LAB_RE_X49_Y44_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.450 ;   0.001 ;    ; IC   ; 1      ; FF_X49_Y44_N58                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[436]|ena                  ;
;   15.450 ;   0.000 ; FF ; CELL ; 1      ; FF_X49_Y44_N58                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[436]                      ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.496   ; 9.496   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.256 ;   8.256 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.496 ;   1.240 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.346   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.397   ; 0.051   ;    ; uTsu ; 1      ; FF_X49_Y44_N58 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[436] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #2: Setup slack is -1.053 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[180] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.450                                                                                          ;
; Data Required Time ; 14.397                                                                                          ;
; Slack              ; -1.053 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.256 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.698  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752 ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.280       ; 5          ; 0.000 ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230 ; 0.230 ;
;    Routing Element        ;        ; 37    ; 5.186       ; 91         ; 0.000 ; 0.434 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.256       ; 100        ; 8.256 ; 8.256 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                         ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.752    ; 9.752   ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.752  ;   9.752 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.752  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.450   ; 5.698   ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.982  ;   0.230 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   10.158 ;   0.176 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   10.158 ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   10.158 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   10.158 ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.210 ;   0.052 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.348 ;   0.138 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.348 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.685 ;   0.337 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.964 ;   0.279 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.135 ;   0.171 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.291 ;   0.156 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.473 ;   0.182 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.678 ;   0.205 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.776 ;   0.098 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.862 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.909 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.910 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.954 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.959 ;   0.005 ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.959 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   12.018 ;   0.059 ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.186 ;   0.168 ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.327 ;   0.141 ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.327 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.761 ;   0.434 ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.093 ;   0.332 ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.302 ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.730 ;   0.335 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.969 ;   0.239 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   14.071 ;   0.102 ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.334 ;   0.263 ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.479 ;   0.145 ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.604 ;   0.125 ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.682 ;   0.078 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.728 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.728 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.778 ;   0.050 ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.783 ;   0.005 ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.783 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.849 ;   0.066 ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   15.045 ;   0.196 ; FF ; RE   ; 3      ; R6_X44_Y49_N0_I13                           ; High Speed ; H6                                                                                                                   ;
;   15.223 ;   0.178 ; FF ; RE   ; 5      ; C4_X49_Y45_N0_I36                           ; High Speed ; V4                                                                                                                   ;
;   15.326 ;   0.103 ; FF ; RE   ; 1      ; C4_X49_Y41_N0_I36                           ; High Speed ; V4                                                                                                                   ;
;   15.401 ;   0.075 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y44_N0_I13           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.449 ;   0.048 ; FF ; RE   ; 8      ; LAB_RE_X49_Y44_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.450 ;   0.001 ;    ; IC   ; 1      ; FF_X49_Y44_N26                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[180]|ena                  ;
;   15.450 ;   0.000 ; FF ; CELL ; 1      ; FF_X49_Y44_N26                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[180]                      ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.496   ; 9.496   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.256 ;   8.256 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.496 ;   1.240 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.346   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.397   ; 0.051   ;    ; uTsu ; 1      ; FF_X49_Y44_N26 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[180] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #3: Setup slack is -1.053 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[308] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.450                                                                                          ;
; Data Required Time ; 14.397                                                                                          ;
; Slack              ; -1.053 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.256 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.698  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752 ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.280       ; 5          ; 0.000 ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230 ; 0.230 ;
;    Routing Element        ;        ; 37    ; 5.186       ; 91         ; 0.000 ; 0.434 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.256       ; 100        ; 8.256 ; 8.256 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                         ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.752    ; 9.752   ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.752  ;   9.752 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.752  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.450   ; 5.698   ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.982  ;   0.230 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   10.158 ;   0.176 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   10.158 ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   10.158 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   10.158 ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.210 ;   0.052 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.348 ;   0.138 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.348 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.685 ;   0.337 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.964 ;   0.279 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.135 ;   0.171 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.291 ;   0.156 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.473 ;   0.182 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.678 ;   0.205 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.776 ;   0.098 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.862 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.909 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.910 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.954 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.959 ;   0.005 ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.959 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   12.018 ;   0.059 ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.186 ;   0.168 ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.327 ;   0.141 ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.327 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.761 ;   0.434 ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.093 ;   0.332 ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.302 ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.730 ;   0.335 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.969 ;   0.239 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   14.071 ;   0.102 ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.334 ;   0.263 ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.479 ;   0.145 ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.604 ;   0.125 ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.682 ;   0.078 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.728 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.728 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.778 ;   0.050 ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.783 ;   0.005 ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.783 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.849 ;   0.066 ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   15.045 ;   0.196 ; FF ; RE   ; 3      ; R6_X44_Y49_N0_I13                           ; High Speed ; H6                                                                                                                   ;
;   15.223 ;   0.178 ; FF ; RE   ; 5      ; C4_X49_Y45_N0_I36                           ; High Speed ; V4                                                                                                                   ;
;   15.326 ;   0.103 ; FF ; RE   ; 1      ; C4_X49_Y41_N0_I36                           ; High Speed ; V4                                                                                                                   ;
;   15.401 ;   0.075 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y44_N0_I13           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.449 ;   0.048 ; FF ; RE   ; 8      ; LAB_RE_X49_Y44_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.450 ;   0.001 ;    ; IC   ; 1      ; FF_X49_Y44_N28                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[308]|ena                  ;
;   15.450 ;   0.000 ; FF ; CELL ; 1      ; FF_X49_Y44_N28                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[308]                      ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.496   ; 9.496   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.256 ;   8.256 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.496 ;   1.240 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.346   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.397   ; 0.051   ;    ; uTsu ; 1      ; FF_X49_Y44_N28 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[308] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #4: Setup slack is -1.053 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[270] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.450                                                                                          ;
; Data Required Time ; 14.397                                                                                          ;
; Slack              ; -1.053 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.256 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.698  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752 ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.280       ; 5          ; 0.000 ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230 ; 0.230 ;
;    Routing Element        ;        ; 37    ; 5.186       ; 91         ; 0.000 ; 0.434 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.256       ; 100        ; 8.256 ; 8.256 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                         ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.752    ; 9.752   ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.752  ;   9.752 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.752  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.450   ; 5.698   ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.982  ;   0.230 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   10.158 ;   0.176 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   10.158 ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   10.158 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   10.158 ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.210 ;   0.052 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.348 ;   0.138 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.348 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.685 ;   0.337 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.964 ;   0.279 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.135 ;   0.171 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.291 ;   0.156 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.473 ;   0.182 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.678 ;   0.205 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.776 ;   0.098 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.862 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.909 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.910 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.954 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.959 ;   0.005 ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.959 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   12.018 ;   0.059 ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.186 ;   0.168 ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.327 ;   0.141 ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.327 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.761 ;   0.434 ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.093 ;   0.332 ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.302 ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.730 ;   0.335 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.969 ;   0.239 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   14.071 ;   0.102 ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.334 ;   0.263 ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.479 ;   0.145 ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.604 ;   0.125 ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.682 ;   0.078 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.728 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.728 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.778 ;   0.050 ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.783 ;   0.005 ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.783 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.849 ;   0.066 ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   15.045 ;   0.196 ; FF ; RE   ; 3      ; R6_X44_Y49_N0_I13                           ; High Speed ; H6                                                                                                                   ;
;   15.223 ;   0.178 ; FF ; RE   ; 5      ; C4_X49_Y45_N0_I36                           ; High Speed ; V4                                                                                                                   ;
;   15.326 ;   0.103 ; FF ; RE   ; 1      ; C4_X49_Y41_N0_I36                           ; High Speed ; V4                                                                                                                   ;
;   15.401 ;   0.075 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y44_N0_I13           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.449 ;   0.048 ; FF ; RE   ; 8      ; LAB_RE_X49_Y44_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.450 ;   0.001 ;    ; IC   ; 1      ; FF_X49_Y44_N10                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[270]|ena                  ;
;   15.450 ;   0.000 ; FF ; CELL ; 1      ; FF_X49_Y44_N10                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[270]                      ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.496   ; 9.496   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.256 ;   8.256 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.496 ;   1.240 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.346   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.397   ; 0.051   ;    ; uTsu ; 1      ; FF_X49_Y44_N10 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[270] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #5: Setup slack is -1.053 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[142] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.450                                                                                          ;
; Data Required Time ; 14.397                                                                                          ;
; Slack              ; -1.053 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.256 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.698  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752 ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.280       ; 5          ; 0.000 ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230 ; 0.230 ;
;    Routing Element        ;        ; 37    ; 5.186       ; 91         ; 0.000 ; 0.434 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.256       ; 100        ; 8.256 ; 8.256 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                         ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.752    ; 9.752   ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.752  ;   9.752 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.752  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.450   ; 5.698   ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.982  ;   0.230 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   10.158 ;   0.176 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   10.158 ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   10.158 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   10.158 ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.210 ;   0.052 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.348 ;   0.138 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.348 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.685 ;   0.337 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.964 ;   0.279 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.135 ;   0.171 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.291 ;   0.156 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.473 ;   0.182 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.678 ;   0.205 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.776 ;   0.098 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.862 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.909 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.910 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.954 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.959 ;   0.005 ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.959 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   12.018 ;   0.059 ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.186 ;   0.168 ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.327 ;   0.141 ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.327 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.761 ;   0.434 ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.093 ;   0.332 ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.302 ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.730 ;   0.335 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.969 ;   0.239 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   14.071 ;   0.102 ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.334 ;   0.263 ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.479 ;   0.145 ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.604 ;   0.125 ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.682 ;   0.078 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.728 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.728 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.778 ;   0.050 ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.783 ;   0.005 ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.783 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.849 ;   0.066 ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   15.045 ;   0.196 ; FF ; RE   ; 3      ; R6_X44_Y49_N0_I13                           ; High Speed ; H6                                                                                                                   ;
;   15.223 ;   0.178 ; FF ; RE   ; 5      ; C4_X49_Y45_N0_I36                           ; High Speed ; V4                                                                                                                   ;
;   15.326 ;   0.103 ; FF ; RE   ; 1      ; C4_X49_Y41_N0_I36                           ; High Speed ; V4                                                                                                                   ;
;   15.401 ;   0.075 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y44_N0_I13           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.449 ;   0.048 ; FF ; RE   ; 8      ; LAB_RE_X49_Y44_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.450 ;   0.001 ;    ; IC   ; 1      ; FF_X49_Y44_N41                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[142]|ena                  ;
;   15.450 ;   0.000 ; FF ; CELL ; 1      ; FF_X49_Y44_N41                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[142]                      ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.496   ; 9.496   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.256 ;   8.256 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.496 ;   1.240 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.346   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.397   ; 0.051   ;    ; uTsu ; 1      ; FF_X49_Y44_N41 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[142] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #6: Setup slack is -1.053 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[398] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.450                                                                                          ;
; Data Required Time ; 14.397                                                                                          ;
; Slack              ; -1.053 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.256 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.698  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752 ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.280       ; 5          ; 0.000 ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230 ; 0.230 ;
;    Routing Element        ;        ; 37    ; 5.186       ; 91         ; 0.000 ; 0.434 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.256       ; 100        ; 8.256 ; 8.256 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                         ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.752    ; 9.752   ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.752  ;   9.752 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.752  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.450   ; 5.698   ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.982  ;   0.230 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   10.158 ;   0.176 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   10.158 ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   10.158 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   10.158 ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.210 ;   0.052 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.348 ;   0.138 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.348 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.685 ;   0.337 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.964 ;   0.279 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.135 ;   0.171 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.291 ;   0.156 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.473 ;   0.182 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.678 ;   0.205 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.776 ;   0.098 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.862 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.909 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.910 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.954 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.959 ;   0.005 ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.959 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   12.018 ;   0.059 ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.186 ;   0.168 ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.327 ;   0.141 ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.327 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.761 ;   0.434 ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.093 ;   0.332 ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.302 ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.730 ;   0.335 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.969 ;   0.239 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   14.071 ;   0.102 ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.334 ;   0.263 ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.479 ;   0.145 ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.604 ;   0.125 ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.682 ;   0.078 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.728 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.728 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.778 ;   0.050 ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.783 ;   0.005 ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.783 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.849 ;   0.066 ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   15.045 ;   0.196 ; FF ; RE   ; 3      ; R6_X44_Y49_N0_I13                           ; High Speed ; H6                                                                                                                   ;
;   15.223 ;   0.178 ; FF ; RE   ; 5      ; C4_X49_Y45_N0_I36                           ; High Speed ; V4                                                                                                                   ;
;   15.326 ;   0.103 ; FF ; RE   ; 1      ; C4_X49_Y41_N0_I36                           ; High Speed ; V4                                                                                                                   ;
;   15.401 ;   0.075 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y44_N0_I13           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.449 ;   0.048 ; FF ; RE   ; 8      ; LAB_RE_X49_Y44_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.450 ;   0.001 ;    ; IC   ; 1      ; FF_X49_Y44_N7                               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[398]|ena                  ;
;   15.450 ;   0.000 ; FF ; CELL ; 1      ; FF_X49_Y44_N7                               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[398]                      ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location      ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;               ;       ; latch edge time                                                                                 ;
; 14.496   ; 9.496   ;    ;      ;        ;               ;       ; clock path                                                                                      ;
;   13.256 ;   8.256 ; R  ;      ;        ;               ;       ; clock network delay                                                                             ;
;   14.496 ;   1.240 ;    ;      ;        ;               ;       ; clock pessimism removed                                                                         ;
; 14.346   ; -0.150  ;    ;      ;        ;               ;       ; clock uncertainty                                                                               ;
; 14.397   ; 0.051   ;    ; uTsu ; 1      ; FF_X49_Y44_N7 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[398] ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #7: Setup slack is -1.053 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[178] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.450                                                                                          ;
; Data Required Time ; 14.397                                                                                          ;
; Slack              ; -1.053 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.256 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.698  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752 ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.280       ; 5          ; 0.000 ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230 ; 0.230 ;
;    Routing Element        ;        ; 37    ; 5.186       ; 91         ; 0.000 ; 0.434 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.256       ; 100        ; 8.256 ; 8.256 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                         ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.752    ; 9.752   ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.752  ;   9.752 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.752  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.450   ; 5.698   ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.982  ;   0.230 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   10.158 ;   0.176 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   10.158 ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   10.158 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   10.158 ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.210 ;   0.052 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.348 ;   0.138 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.348 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.685 ;   0.337 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.964 ;   0.279 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.135 ;   0.171 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.291 ;   0.156 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.473 ;   0.182 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.678 ;   0.205 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.776 ;   0.098 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.862 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.909 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.910 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.954 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.959 ;   0.005 ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.959 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   12.018 ;   0.059 ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.186 ;   0.168 ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.327 ;   0.141 ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.327 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.761 ;   0.434 ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.093 ;   0.332 ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.302 ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.730 ;   0.335 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.969 ;   0.239 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   14.071 ;   0.102 ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.334 ;   0.263 ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.479 ;   0.145 ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.604 ;   0.125 ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.682 ;   0.078 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.728 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.728 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.778 ;   0.050 ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.783 ;   0.005 ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.783 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.849 ;   0.066 ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   15.045 ;   0.196 ; FF ; RE   ; 3      ; R6_X44_Y49_N0_I13                           ; High Speed ; H6                                                                                                                   ;
;   15.223 ;   0.178 ; FF ; RE   ; 5      ; C4_X49_Y45_N0_I36                           ; High Speed ; V4                                                                                                                   ;
;   15.326 ;   0.103 ; FF ; RE   ; 1      ; C4_X49_Y41_N0_I36                           ; High Speed ; V4                                                                                                                   ;
;   15.401 ;   0.075 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y44_N0_I13           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.449 ;   0.048 ; FF ; RE   ; 8      ; LAB_RE_X49_Y44_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.450 ;   0.001 ;    ; IC   ; 1      ; FF_X49_Y44_N4                               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[178]|ena                  ;
;   15.450 ;   0.000 ; FF ; CELL ; 1      ; FF_X49_Y44_N4                               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[178]                      ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location      ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;               ;       ; latch edge time                                                                                 ;
; 14.496   ; 9.496   ;    ;      ;        ;               ;       ; clock path                                                                                      ;
;   13.256 ;   8.256 ; R  ;      ;        ;               ;       ; clock network delay                                                                             ;
;   14.496 ;   1.240 ;    ;      ;        ;               ;       ; clock pessimism removed                                                                         ;
; 14.346   ; -0.150  ;    ;      ;        ;               ;       ; clock uncertainty                                                                               ;
; 14.397   ; 0.051   ;    ; uTsu ; 1      ; FF_X49_Y44_N4 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[178] ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #8: Setup slack is -1.053 (VIOLATED)
===============================================================================
+---------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                        ;
+--------------------+------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[52] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Data Arrival Time  ; 15.450                                                                                         ;
; Data Required Time ; 14.397                                                                                         ;
; Slack              ; -1.053 (VIOLATED)                                                                              ;
+--------------------+------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.256 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.698  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752 ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.280       ; 5          ; 0.000 ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230 ; 0.230 ;
;    Routing Element        ;        ; 37    ; 5.186       ; 91         ; 0.000 ; 0.434 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.256       ; 100        ; 8.256 ; 8.256 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                         ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.752    ; 9.752   ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.752  ;   9.752 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.752  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.450   ; 5.698   ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.982  ;   0.230 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   10.158 ;   0.176 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   10.158 ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   10.158 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   10.158 ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.210 ;   0.052 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.348 ;   0.138 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.348 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.685 ;   0.337 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.964 ;   0.279 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.135 ;   0.171 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.291 ;   0.156 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.473 ;   0.182 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.678 ;   0.205 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.776 ;   0.098 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.862 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.909 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.910 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.954 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.959 ;   0.005 ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.959 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   12.018 ;   0.059 ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.186 ;   0.168 ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.327 ;   0.141 ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.327 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.761 ;   0.434 ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.093 ;   0.332 ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.302 ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.730 ;   0.335 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.969 ;   0.239 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   14.071 ;   0.102 ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.334 ;   0.263 ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.479 ;   0.145 ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.604 ;   0.125 ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.682 ;   0.078 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.728 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.728 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.778 ;   0.050 ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.783 ;   0.005 ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.783 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.849 ;   0.066 ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   15.045 ;   0.196 ; FF ; RE   ; 3      ; R6_X44_Y49_N0_I13                           ; High Speed ; H6                                                                                                                   ;
;   15.223 ;   0.178 ; FF ; RE   ; 5      ; C4_X49_Y45_N0_I36                           ; High Speed ; V4                                                                                                                   ;
;   15.326 ;   0.103 ; FF ; RE   ; 1      ; C4_X49_Y41_N0_I36                           ; High Speed ; V4                                                                                                                   ;
;   15.401 ;   0.075 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y44_N0_I13           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.449 ;   0.048 ; FF ; RE   ; 8      ; LAB_RE_X49_Y44_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.450 ;   0.001 ;    ; IC   ; 1      ; FF_X49_Y44_N56                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[52]|ena                   ;
;   15.450 ;   0.000 ; FF ; CELL ; 1      ; FF_X49_Y44_N56                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[52]                       ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                        ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                ;
; 14.496   ; 9.496   ;    ;      ;        ;                ;       ; clock path                                                                                     ;
;   13.256 ;   8.256 ; R  ;      ;        ;                ;       ; clock network delay                                                                            ;
;   14.496 ;   1.240 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                        ;
; 14.346   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                              ;
; 14.397   ; 0.051   ;    ; uTsu ; 1      ; FF_X49_Y44_N56 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[52] ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #9: Setup slack is -1.045 (VIOLATED)
===============================================================================
+---------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                        ;
+--------------------+------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[26] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Data Arrival Time  ; 15.437                                                                                         ;
; Data Required Time ; 14.392                                                                                         ;
; Slack              ; -1.045 (VIOLATED)                                                                              ;
+--------------------+------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.261 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.685  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752  ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.280       ; 5          ; 0.000  ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230  ; 0.230 ;
;    Routing Element        ;        ; 38    ; 5.175       ; 91         ; 0.000  ; 0.434 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.251       ; 100        ; 8.251  ; 8.251 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.752    ; 9.752    ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.752  ;   9.752  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.752  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.437   ; 5.685    ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.982  ;   0.230  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   10.158 ;   0.176  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   10.158 ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   10.158 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   10.158 ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.210 ;   0.052  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.348 ;   0.138  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.348 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.685 ;   0.337  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.964 ;   0.279  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.135 ;   0.171  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.291 ;   0.156  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.473 ;   0.182  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.678 ;   0.205  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.776 ;   0.098  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.862 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.909 ;   0.047  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.910 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.954 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.959 ;   0.005  ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.959 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   12.018 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.186 ;   0.168  ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.327 ;   0.141  ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.327 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.761 ;   0.434  ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.093 ;   0.332  ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.302  ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.730 ;   0.335  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.969 ;   0.239  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   14.071 ;   0.102  ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.334 ;   0.263  ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.479 ;   0.145  ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.604 ;   0.125  ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.682 ;   0.078  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.728 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.728 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.778 ;   0.050  ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.783 ;   0.005  ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.783 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.849 ;   0.066  ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.954 ;   0.105  ; FF ; RE   ; 2      ; R6_X38_Y49_N0_I43                           ; High Speed ; H6                                                                                                                   ;
;   15.051 ;   0.097  ; FF ; RE   ; 2      ; R3_X35_Y49_N0_I19                           ; High Speed ; H3                                                                                                                   ;
;   15.122 ;   0.071  ; FF ; RE   ; 1      ; R3_X32_Y49_N0_I16                           ; High Speed ; H3                                                                                                                   ;
;   15.268 ;   0.146  ; FF ; RE   ; 1      ; C4_X33_Y50_N0_I12                           ; High Speed ; V4                                                                                                                   ;
;   15.389 ;   0.121  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y51_N0_I38           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.438 ;   0.049  ; FF ; RE   ; 8      ; LAB_RE_X33_Y51_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.437 ;   -0.001 ;    ; IC   ; 1      ; FF_X33_Y51_N26                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[26]|ena                   ;
;   15.437 ;   0.000  ; FF ; CELL ; 1      ; FF_X33_Y51_N26                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[26]                       ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                        ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                ;
; 14.491   ; 9.491   ;    ;      ;        ;                ;       ; clock path                                                                                     ;
;   13.251 ;   8.251 ; R  ;      ;        ;                ;       ; clock network delay                                                                            ;
;   14.491 ;   1.240 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                        ;
; 14.341   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                              ;
; 14.392   ; 0.051   ;    ; uTsu ; 1      ; FF_X33_Y51_N26 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[26] ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #10: Setup slack is -1.045 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[282] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.437                                                                                          ;
; Data Required Time ; 14.392                                                                                          ;
; Slack              ; -1.045 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.261 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.685  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752  ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.280       ; 5          ; 0.000  ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230  ; 0.230 ;
;    Routing Element        ;        ; 38    ; 5.175       ; 91         ; 0.000  ; 0.434 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.251       ; 100        ; 8.251  ; 8.251 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.752    ; 9.752    ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.752  ;   9.752  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.752  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.437   ; 5.685    ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.982  ;   0.230  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   10.158 ;   0.176  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   10.158 ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   10.158 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   10.158 ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.210 ;   0.052  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.348 ;   0.138  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.348 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.685 ;   0.337  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.964 ;   0.279  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.135 ;   0.171  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.291 ;   0.156  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.473 ;   0.182  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.678 ;   0.205  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.776 ;   0.098  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.862 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.909 ;   0.047  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.910 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.954 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.959 ;   0.005  ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.959 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   12.018 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.186 ;   0.168  ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.327 ;   0.141  ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.327 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.761 ;   0.434  ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.093 ;   0.332  ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.302  ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.730 ;   0.335  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.969 ;   0.239  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   14.071 ;   0.102  ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.334 ;   0.263  ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.479 ;   0.145  ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.604 ;   0.125  ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.682 ;   0.078  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.728 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.728 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.778 ;   0.050  ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.783 ;   0.005  ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.783 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.849 ;   0.066  ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.954 ;   0.105  ; FF ; RE   ; 2      ; R6_X38_Y49_N0_I43                           ; High Speed ; H6                                                                                                                   ;
;   15.051 ;   0.097  ; FF ; RE   ; 2      ; R3_X35_Y49_N0_I19                           ; High Speed ; H3                                                                                                                   ;
;   15.122 ;   0.071  ; FF ; RE   ; 1      ; R3_X32_Y49_N0_I16                           ; High Speed ; H3                                                                                                                   ;
;   15.268 ;   0.146  ; FF ; RE   ; 1      ; C4_X33_Y50_N0_I12                           ; High Speed ; V4                                                                                                                   ;
;   15.389 ;   0.121  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y51_N0_I38           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.438 ;   0.049  ; FF ; RE   ; 8      ; LAB_RE_X33_Y51_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.437 ;   -0.001 ;    ; IC   ; 1      ; FF_X33_Y51_N28                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[282]|ena                  ;
;   15.437 ;   0.000  ; FF ; CELL ; 1      ; FF_X33_Y51_N28                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[282]                      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.491   ; 9.491   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.251 ;   8.251 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.491 ;   1.240 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.341   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.392   ; 0.051   ;    ; uTsu ; 1      ; FF_X33_Y51_N28 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[282] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #11: Setup slack is -1.045 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[154] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.437                                                                                          ;
; Data Required Time ; 14.392                                                                                          ;
; Slack              ; -1.045 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.261 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.685  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752  ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.280       ; 5          ; 0.000  ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230  ; 0.230 ;
;    Routing Element        ;        ; 38    ; 5.175       ; 91         ; 0.000  ; 0.434 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.251       ; 100        ; 8.251  ; 8.251 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.752    ; 9.752    ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.752  ;   9.752  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.752  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.437   ; 5.685    ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.982  ;   0.230  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   10.158 ;   0.176  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   10.158 ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   10.158 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   10.158 ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.210 ;   0.052  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.348 ;   0.138  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.348 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.685 ;   0.337  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.964 ;   0.279  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.135 ;   0.171  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.291 ;   0.156  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.473 ;   0.182  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.678 ;   0.205  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.776 ;   0.098  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.862 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.909 ;   0.047  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.910 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.954 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.959 ;   0.005  ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.959 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   12.018 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.186 ;   0.168  ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.327 ;   0.141  ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.327 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.761 ;   0.434  ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.093 ;   0.332  ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.302  ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.730 ;   0.335  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.969 ;   0.239  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   14.071 ;   0.102  ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.334 ;   0.263  ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.479 ;   0.145  ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.604 ;   0.125  ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.682 ;   0.078  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.728 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.728 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.778 ;   0.050  ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.783 ;   0.005  ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.783 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.849 ;   0.066  ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.954 ;   0.105  ; FF ; RE   ; 2      ; R6_X38_Y49_N0_I43                           ; High Speed ; H6                                                                                                                   ;
;   15.051 ;   0.097  ; FF ; RE   ; 2      ; R3_X35_Y49_N0_I19                           ; High Speed ; H3                                                                                                                   ;
;   15.122 ;   0.071  ; FF ; RE   ; 1      ; R3_X32_Y49_N0_I16                           ; High Speed ; H3                                                                                                                   ;
;   15.268 ;   0.146  ; FF ; RE   ; 1      ; C4_X33_Y50_N0_I12                           ; High Speed ; V4                                                                                                                   ;
;   15.389 ;   0.121  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y51_N0_I38           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.438 ;   0.049  ; FF ; RE   ; 8      ; LAB_RE_X33_Y51_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.437 ;   -0.001 ;    ; IC   ; 1      ; FF_X33_Y51_N8                               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[154]|ena                  ;
;   15.437 ;   0.000  ; FF ; CELL ; 1      ; FF_X33_Y51_N8                               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[154]                      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location      ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;               ;       ; latch edge time                                                                                 ;
; 14.491   ; 9.491   ;    ;      ;        ;               ;       ; clock path                                                                                      ;
;   13.251 ;   8.251 ; R  ;      ;        ;               ;       ; clock network delay                                                                             ;
;   14.491 ;   1.240 ;    ;      ;        ;               ;       ; clock pessimism removed                                                                         ;
; 14.341   ; -0.150  ;    ;      ;        ;               ;       ; clock uncertainty                                                                               ;
; 14.392   ; 0.051   ;    ; uTsu ; 1      ; FF_X33_Y51_N8 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[154] ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #12: Setup slack is -1.045 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[410] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.437                                                                                          ;
; Data Required Time ; 14.392                                                                                          ;
; Slack              ; -1.045 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.261 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.685  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752  ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.280       ; 5          ; 0.000  ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230  ; 0.230 ;
;    Routing Element        ;        ; 38    ; 5.175       ; 91         ; 0.000  ; 0.434 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.251       ; 100        ; 8.251  ; 8.251 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.752    ; 9.752    ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.752  ;   9.752  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.752  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.437   ; 5.685    ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.982  ;   0.230  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   10.158 ;   0.176  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   10.158 ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   10.158 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   10.158 ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.210 ;   0.052  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.348 ;   0.138  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.348 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.685 ;   0.337  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.964 ;   0.279  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.135 ;   0.171  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.291 ;   0.156  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.473 ;   0.182  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.678 ;   0.205  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.776 ;   0.098  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.862 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.909 ;   0.047  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.910 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.954 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.959 ;   0.005  ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.959 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   12.018 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.186 ;   0.168  ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.327 ;   0.141  ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.327 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.761 ;   0.434  ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.093 ;   0.332  ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.302  ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.730 ;   0.335  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.969 ;   0.239  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   14.071 ;   0.102  ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.334 ;   0.263  ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.479 ;   0.145  ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.604 ;   0.125  ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.682 ;   0.078  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.728 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.728 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.778 ;   0.050  ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.783 ;   0.005  ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.783 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.849 ;   0.066  ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.954 ;   0.105  ; FF ; RE   ; 2      ; R6_X38_Y49_N0_I43                           ; High Speed ; H6                                                                                                                   ;
;   15.051 ;   0.097  ; FF ; RE   ; 2      ; R3_X35_Y49_N0_I19                           ; High Speed ; H3                                                                                                                   ;
;   15.122 ;   0.071  ; FF ; RE   ; 1      ; R3_X32_Y49_N0_I16                           ; High Speed ; H3                                                                                                                   ;
;   15.268 ;   0.146  ; FF ; RE   ; 1      ; C4_X33_Y50_N0_I12                           ; High Speed ; V4                                                                                                                   ;
;   15.389 ;   0.121  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y51_N0_I38           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.438 ;   0.049  ; FF ; RE   ; 8      ; LAB_RE_X33_Y51_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.437 ;   -0.001 ;    ; IC   ; 1      ; FF_X33_Y51_N10                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[410]|ena                  ;
;   15.437 ;   0.000  ; FF ; CELL ; 1      ; FF_X33_Y51_N10                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[410]                      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.491   ; 9.491   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.251 ;   8.251 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.491 ;   1.240 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.341   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.392   ; 0.051   ;    ; uTsu ; 1      ; FF_X33_Y51_N10 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[410] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #13: Setup slack is -1.045 (VIOLATED)
===============================================================================
+---------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                        ;
+--------------------+------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[58] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Data Arrival Time  ; 15.437                                                                                         ;
; Data Required Time ; 14.392                                                                                         ;
; Slack              ; -1.045 (VIOLATED)                                                                              ;
+--------------------+------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.261 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.685  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752  ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.280       ; 5          ; 0.000  ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230  ; 0.230 ;
;    Routing Element        ;        ; 38    ; 5.175       ; 91         ; 0.000  ; 0.434 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.251       ; 100        ; 8.251  ; 8.251 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.752    ; 9.752    ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.752  ;   9.752  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.752  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.437   ; 5.685    ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.982  ;   0.230  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   10.158 ;   0.176  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   10.158 ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   10.158 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   10.158 ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.210 ;   0.052  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.348 ;   0.138  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.348 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.685 ;   0.337  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.964 ;   0.279  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.135 ;   0.171  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.291 ;   0.156  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.473 ;   0.182  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.678 ;   0.205  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.776 ;   0.098  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.862 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.909 ;   0.047  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.910 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.954 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.959 ;   0.005  ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.959 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   12.018 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.186 ;   0.168  ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.327 ;   0.141  ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.327 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.761 ;   0.434  ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.093 ;   0.332  ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.302  ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.730 ;   0.335  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.969 ;   0.239  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   14.071 ;   0.102  ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.334 ;   0.263  ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.479 ;   0.145  ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.604 ;   0.125  ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.682 ;   0.078  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.728 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.728 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.778 ;   0.050  ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.783 ;   0.005  ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.783 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.849 ;   0.066  ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.954 ;   0.105  ; FF ; RE   ; 2      ; R6_X38_Y49_N0_I43                           ; High Speed ; H6                                                                                                                   ;
;   15.051 ;   0.097  ; FF ; RE   ; 2      ; R3_X35_Y49_N0_I19                           ; High Speed ; H3                                                                                                                   ;
;   15.122 ;   0.071  ; FF ; RE   ; 1      ; R3_X32_Y49_N0_I16                           ; High Speed ; H3                                                                                                                   ;
;   15.268 ;   0.146  ; FF ; RE   ; 1      ; C4_X33_Y50_N0_I12                           ; High Speed ; V4                                                                                                                   ;
;   15.389 ;   0.121  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y51_N0_I38           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.438 ;   0.049  ; FF ; RE   ; 8      ; LAB_RE_X33_Y51_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.437 ;   -0.001 ;    ; IC   ; 1      ; FF_X33_Y51_N49                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[58]|ena                   ;
;   15.437 ;   0.000  ; FF ; CELL ; 1      ; FF_X33_Y51_N49                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[58]                       ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                        ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                ;
; 14.491   ; 9.491   ;    ;      ;        ;                ;       ; clock path                                                                                     ;
;   13.251 ;   8.251 ; R  ;      ;        ;                ;       ; clock network delay                                                                            ;
;   14.491 ;   1.240 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                        ;
; 14.341   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                              ;
; 14.392   ; 0.051   ;    ; uTsu ; 1      ; FF_X33_Y51_N49 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[58] ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #14: Setup slack is -1.045 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[314] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.437                                                                                          ;
; Data Required Time ; 14.392                                                                                          ;
; Slack              ; -1.045 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.261 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.685  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752  ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.280       ; 5          ; 0.000  ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230  ; 0.230 ;
;    Routing Element        ;        ; 38    ; 5.175       ; 91         ; 0.000  ; 0.434 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.251       ; 100        ; 8.251  ; 8.251 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.752    ; 9.752    ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.752  ;   9.752  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.752  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.437   ; 5.685    ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.982  ;   0.230  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   10.158 ;   0.176  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   10.158 ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   10.158 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   10.158 ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.210 ;   0.052  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.348 ;   0.138  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.348 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.685 ;   0.337  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.964 ;   0.279  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.135 ;   0.171  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.291 ;   0.156  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.473 ;   0.182  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.678 ;   0.205  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.776 ;   0.098  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.862 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.909 ;   0.047  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.910 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.954 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.959 ;   0.005  ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.959 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   12.018 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.186 ;   0.168  ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.327 ;   0.141  ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.327 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.761 ;   0.434  ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.093 ;   0.332  ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.302  ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.730 ;   0.335  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.969 ;   0.239  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   14.071 ;   0.102  ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.334 ;   0.263  ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.479 ;   0.145  ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.604 ;   0.125  ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.682 ;   0.078  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.728 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.728 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.778 ;   0.050  ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.783 ;   0.005  ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.783 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.849 ;   0.066  ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.954 ;   0.105  ; FF ; RE   ; 2      ; R6_X38_Y49_N0_I43                           ; High Speed ; H6                                                                                                                   ;
;   15.051 ;   0.097  ; FF ; RE   ; 2      ; R3_X35_Y49_N0_I19                           ; High Speed ; H3                                                                                                                   ;
;   15.122 ;   0.071  ; FF ; RE   ; 1      ; R3_X32_Y49_N0_I16                           ; High Speed ; H3                                                                                                                   ;
;   15.268 ;   0.146  ; FF ; RE   ; 1      ; C4_X33_Y50_N0_I12                           ; High Speed ; V4                                                                                                                   ;
;   15.389 ;   0.121  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y51_N0_I38           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.438 ;   0.049  ; FF ; RE   ; 8      ; LAB_RE_X33_Y51_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.437 ;   -0.001 ;    ; IC   ; 1      ; FF_X33_Y51_N52                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[314]|ena                  ;
;   15.437 ;   0.000  ; FF ; CELL ; 1      ; FF_X33_Y51_N52                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[314]                      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.491   ; 9.491   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.251 ;   8.251 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.491 ;   1.240 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.341   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.392   ; 0.051   ;    ; uTsu ; 1      ; FF_X33_Y51_N52 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[314] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #15: Setup slack is -1.045 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[186] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.437                                                                                          ;
; Data Required Time ; 14.392                                                                                          ;
; Slack              ; -1.045 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.261 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.685  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752  ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.280       ; 5          ; 0.000  ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230  ; 0.230 ;
;    Routing Element        ;        ; 38    ; 5.175       ; 91         ; 0.000  ; 0.434 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.251       ; 100        ; 8.251  ; 8.251 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.752    ; 9.752    ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.752  ;   9.752  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.752  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.437   ; 5.685    ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.982  ;   0.230  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   10.158 ;   0.176  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   10.158 ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   10.158 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   10.158 ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.210 ;   0.052  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.348 ;   0.138  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.348 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.685 ;   0.337  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.964 ;   0.279  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.135 ;   0.171  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.291 ;   0.156  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.473 ;   0.182  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.678 ;   0.205  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.776 ;   0.098  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.862 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.909 ;   0.047  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.910 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.954 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.959 ;   0.005  ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.959 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   12.018 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.186 ;   0.168  ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.327 ;   0.141  ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.327 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.761 ;   0.434  ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.093 ;   0.332  ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.302  ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.730 ;   0.335  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.969 ;   0.239  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   14.071 ;   0.102  ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.334 ;   0.263  ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.479 ;   0.145  ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.604 ;   0.125  ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.682 ;   0.078  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.728 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.728 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.778 ;   0.050  ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.783 ;   0.005  ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.783 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.849 ;   0.066  ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.954 ;   0.105  ; FF ; RE   ; 2      ; R6_X38_Y49_N0_I43                           ; High Speed ; H6                                                                                                                   ;
;   15.051 ;   0.097  ; FF ; RE   ; 2      ; R3_X35_Y49_N0_I19                           ; High Speed ; H3                                                                                                                   ;
;   15.122 ;   0.071  ; FF ; RE   ; 1      ; R3_X32_Y49_N0_I16                           ; High Speed ; H3                                                                                                                   ;
;   15.268 ;   0.146  ; FF ; RE   ; 1      ; C4_X33_Y50_N0_I12                           ; High Speed ; V4                                                                                                                   ;
;   15.389 ;   0.121  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y51_N0_I38           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.438 ;   0.049  ; FF ; RE   ; 8      ; LAB_RE_X33_Y51_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.437 ;   -0.001 ;    ; IC   ; 1      ; FF_X33_Y51_N56                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[186]|ena                  ;
;   15.437 ;   0.000  ; FF ; CELL ; 1      ; FF_X33_Y51_N56                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[186]                      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.491   ; 9.491   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.251 ;   8.251 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.491 ;   1.240 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.341   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.392   ; 0.051   ;    ; uTsu ; 1      ; FF_X33_Y51_N56 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[186] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #16: Setup slack is -1.045 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[442] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.437                                                                                          ;
; Data Required Time ; 14.392                                                                                          ;
; Slack              ; -1.045 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.261 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.685  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752  ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.280       ; 5          ; 0.000  ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230  ; 0.230 ;
;    Routing Element        ;        ; 38    ; 5.175       ; 91         ; 0.000  ; 0.434 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.251       ; 100        ; 8.251  ; 8.251 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.752    ; 9.752    ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.752  ;   9.752  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.752  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.437   ; 5.685    ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.982  ;   0.230  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   10.158 ;   0.176  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   10.158 ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   10.158 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   10.158 ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.210 ;   0.052  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.348 ;   0.138  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.348 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.685 ;   0.337  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.964 ;   0.279  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.135 ;   0.171  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.291 ;   0.156  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.473 ;   0.182  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.678 ;   0.205  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.776 ;   0.098  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.862 ;   0.086  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.909 ;   0.047  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.910 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.954 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.959 ;   0.005  ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.959 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   12.018 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.186 ;   0.168  ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.327 ;   0.141  ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.327 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.761 ;   0.434  ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.093 ;   0.332  ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.302  ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.730 ;   0.335  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.969 ;   0.239  ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   14.071 ;   0.102  ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.334 ;   0.263  ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.479 ;   0.145  ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.604 ;   0.125  ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.682 ;   0.078  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.728 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.728 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.778 ;   0.050  ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.783 ;   0.005  ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.783 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.849 ;   0.066  ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.954 ;   0.105  ; FF ; RE   ; 2      ; R6_X38_Y49_N0_I43                           ; High Speed ; H6                                                                                                                   ;
;   15.051 ;   0.097  ; FF ; RE   ; 2      ; R3_X35_Y49_N0_I19                           ; High Speed ; H3                                                                                                                   ;
;   15.122 ;   0.071  ; FF ; RE   ; 1      ; R3_X32_Y49_N0_I16                           ; High Speed ; H3                                                                                                                   ;
;   15.268 ;   0.146  ; FF ; RE   ; 1      ; C4_X33_Y50_N0_I12                           ; High Speed ; V4                                                                                                                   ;
;   15.389 ;   0.121  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y51_N0_I38           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.438 ;   0.049  ; FF ; RE   ; 8      ; LAB_RE_X33_Y51_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.437 ;   -0.001 ;    ; IC   ; 1      ; FF_X33_Y51_N58                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[442]|ena                  ;
;   15.437 ;   0.000  ; FF ; CELL ; 1      ; FF_X33_Y51_N58                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[442]                      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.491   ; 9.491   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.251 ;   8.251 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.491 ;   1.240 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.341   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.392   ; 0.051   ;    ; uTsu ; 1      ; FF_X33_Y51_N58 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[442] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #17: Setup slack is -1.032 (VIOLATED)
===============================================================================
+---------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                        ;
+--------------------+------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[32] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Data Arrival Time  ; 15.451                                                                                         ;
; Data Required Time ; 14.419                                                                                         ;
; Slack              ; -1.032 (VIOLATED)                                                                              ;
+--------------------+------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.234 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.699  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752 ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.280       ; 5          ; 0.000 ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230 ; 0.230 ;
;    Routing Element        ;        ; 37    ; 5.187       ; 91         ; 0.000 ; 0.434 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.278       ; 100        ; 8.278 ; 8.278 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                         ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.752    ; 9.752   ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.752  ;   9.752 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.752  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.451   ; 5.699   ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.982  ;   0.230 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   10.158 ;   0.176 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   10.158 ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   10.158 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   10.158 ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.210 ;   0.052 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.348 ;   0.138 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.348 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.685 ;   0.337 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.964 ;   0.279 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.135 ;   0.171 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.291 ;   0.156 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.473 ;   0.182 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.678 ;   0.205 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.776 ;   0.098 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.862 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.909 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.910 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.954 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.959 ;   0.005 ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.959 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   12.018 ;   0.059 ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.186 ;   0.168 ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.327 ;   0.141 ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.327 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.761 ;   0.434 ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.093 ;   0.332 ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.302 ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.730 ;   0.335 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.969 ;   0.239 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   14.071 ;   0.102 ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.334 ;   0.263 ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.479 ;   0.145 ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.604 ;   0.125 ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.682 ;   0.078 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.728 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.728 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.778 ;   0.050 ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.783 ;   0.005 ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.783 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.847 ;   0.064 ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.939 ;   0.092 ; FF ; RE   ; 5      ; R3_X44_Y49_N0_I3                            ; High Speed ; H3                                                                                                                   ;
;   15.092 ;   0.153 ; FF ; RE   ; 1      ; R3_X47_Y49_N0_I5                            ; High Speed ; H3                                                                                                                   ;
;   15.299 ;   0.207 ; FF ; RE   ; 1      ; C4_X48_Y50_N0_I17                           ; High Speed ; V4                                                                                                                   ;
;   15.404 ;   0.105 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y52_N0_I34           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.450 ;   0.046 ; FF ; RE   ; 11     ; LAB_RE_X49_Y52_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.451 ;   0.001 ;    ; IC   ; 1      ; FF_X49_Y52_N49                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[32]|ena                   ;
;   15.451 ;   0.000 ; FF ; CELL ; 1      ; FF_X49_Y52_N49                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[32]                       ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                        ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                ;
; 14.518   ; 9.518   ;    ;      ;        ;                ;       ; clock path                                                                                     ;
;   13.278 ;   8.278 ; R  ;      ;        ;                ;       ; clock network delay                                                                            ;
;   14.518 ;   1.240 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                        ;
; 14.368   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                              ;
; 14.419   ; 0.051   ;    ; uTsu ; 1      ; FF_X49_Y52_N49 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[32] ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #18: Setup slack is -1.032 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[288] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.451                                                                                          ;
; Data Required Time ; 14.419                                                                                          ;
; Slack              ; -1.032 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.234 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.699  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752 ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.280       ; 5          ; 0.000 ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230 ; 0.230 ;
;    Routing Element        ;        ; 37    ; 5.187       ; 91         ; 0.000 ; 0.434 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.278       ; 100        ; 8.278 ; 8.278 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                         ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.752    ; 9.752   ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.752  ;   9.752 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.752  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.451   ; 5.699   ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.982  ;   0.230 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   10.158 ;   0.176 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   10.158 ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   10.158 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   10.158 ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.210 ;   0.052 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.348 ;   0.138 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.348 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.685 ;   0.337 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.964 ;   0.279 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.135 ;   0.171 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.291 ;   0.156 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.473 ;   0.182 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.678 ;   0.205 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.776 ;   0.098 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.862 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.909 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.910 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.954 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.959 ;   0.005 ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.959 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   12.018 ;   0.059 ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.186 ;   0.168 ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.327 ;   0.141 ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.327 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.761 ;   0.434 ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.093 ;   0.332 ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.302 ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.730 ;   0.335 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.969 ;   0.239 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   14.071 ;   0.102 ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.334 ;   0.263 ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.479 ;   0.145 ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.604 ;   0.125 ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.682 ;   0.078 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.728 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.728 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.778 ;   0.050 ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.783 ;   0.005 ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.783 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.847 ;   0.064 ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.939 ;   0.092 ; FF ; RE   ; 5      ; R3_X44_Y49_N0_I3                            ; High Speed ; H3                                                                                                                   ;
;   15.092 ;   0.153 ; FF ; RE   ; 1      ; R3_X47_Y49_N0_I5                            ; High Speed ; H3                                                                                                                   ;
;   15.299 ;   0.207 ; FF ; RE   ; 1      ; C4_X48_Y50_N0_I17                           ; High Speed ; V4                                                                                                                   ;
;   15.404 ;   0.105 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y52_N0_I34           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.450 ;   0.046 ; FF ; RE   ; 11     ; LAB_RE_X49_Y52_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.451 ;   0.001 ;    ; IC   ; 1      ; FF_X49_Y52_N55                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[288]|ena                  ;
;   15.451 ;   0.000 ; FF ; CELL ; 1      ; FF_X49_Y52_N55                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[288]                      ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.518   ; 9.518   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.278 ;   8.278 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.518 ;   1.240 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.368   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.419   ; 0.051   ;    ; uTsu ; 1      ; FF_X49_Y52_N55 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[288] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #19: Setup slack is -1.032 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[160] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.451                                                                                          ;
; Data Required Time ; 14.419                                                                                          ;
; Slack              ; -1.032 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.234 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.699  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752 ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.280       ; 5          ; 0.000 ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230 ; 0.230 ;
;    Routing Element        ;        ; 37    ; 5.187       ; 91         ; 0.000 ; 0.434 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.278       ; 100        ; 8.278 ; 8.278 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                         ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.752    ; 9.752   ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.752  ;   9.752 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.752  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.451   ; 5.699   ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.982  ;   0.230 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   10.158 ;   0.176 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   10.158 ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   10.158 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   10.158 ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.210 ;   0.052 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.348 ;   0.138 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.348 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.685 ;   0.337 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.964 ;   0.279 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.135 ;   0.171 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.291 ;   0.156 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.473 ;   0.182 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.678 ;   0.205 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.776 ;   0.098 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.862 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.909 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.910 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.954 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.959 ;   0.005 ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.959 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   12.018 ;   0.059 ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.186 ;   0.168 ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.327 ;   0.141 ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.327 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.761 ;   0.434 ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.093 ;   0.332 ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.302 ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.730 ;   0.335 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.969 ;   0.239 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   14.071 ;   0.102 ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.334 ;   0.263 ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.479 ;   0.145 ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.604 ;   0.125 ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.682 ;   0.078 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.728 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.728 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.778 ;   0.050 ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.783 ;   0.005 ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.783 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.847 ;   0.064 ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.939 ;   0.092 ; FF ; RE   ; 5      ; R3_X44_Y49_N0_I3                            ; High Speed ; H3                                                                                                                   ;
;   15.092 ;   0.153 ; FF ; RE   ; 1      ; R3_X47_Y49_N0_I5                            ; High Speed ; H3                                                                                                                   ;
;   15.299 ;   0.207 ; FF ; RE   ; 1      ; C4_X48_Y50_N0_I17                           ; High Speed ; V4                                                                                                                   ;
;   15.404 ;   0.105 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y52_N0_I34           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.450 ;   0.046 ; FF ; RE   ; 11     ; LAB_RE_X49_Y52_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.451 ;   0.001 ;    ; IC   ; 1      ; FF_X49_Y52_N58                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[160]|ena                  ;
;   15.451 ;   0.000 ; FF ; CELL ; 1      ; FF_X49_Y52_N58                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[160]                      ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.518   ; 9.518   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.278 ;   8.278 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.518 ;   1.240 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.368   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.419   ; 0.051   ;    ; uTsu ; 1      ; FF_X49_Y52_N58 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[160] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #20: Setup slack is -1.032 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[416] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.451                                                                                          ;
; Data Required Time ; 14.419                                                                                          ;
; Slack              ; -1.032 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.234 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.699  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.752       ; 100        ; 9.752 ; 9.752 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.280       ; 5          ; 0.000 ; 0.176 ;
;    uTco                   ;        ; 1     ; 0.230       ; 4          ; 0.230 ; 0.230 ;
;    Routing Element        ;        ; 37    ; 5.187       ; 91         ; 0.000 ; 0.434 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.278       ; 100        ; 8.278 ; 8.278 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                         ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                              ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                     ;
; 9.752    ; 9.752   ;    ;      ;        ;                                             ;            ; clock path                                                                                                           ;
;   9.752  ;   9.752 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                  ;
;   9.752  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                       ;
; 15.451   ; 5.699   ;    ;      ;        ;                                             ;            ; data path                                                                                                            ;
;   9.982  ;   0.230 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                     ;
;   10.158 ;   0.176 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                     ;
;   10.158 ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                               ;
;   10.158 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                     ;
;   10.158 ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                   ;
;   10.210 ;   0.052 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                               ;
;   10.348 ;   0.138 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                   ;
;   10.348 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                             ;
;   10.685 ;   0.337 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   10.964 ;   0.279 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.135 ;   0.171 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                  ;
;   11.291 ;   0.156 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   11.473 ;   0.182 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                  ;
;   11.678 ;   0.205 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                  ;
;   11.776 ;   0.098 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                   ;
;   11.862 ;   0.086 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                             ;
;   11.909 ;   0.047 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                           ;
;   11.910 ;   0.001 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                         ;
;   11.954 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                       ;
;   11.959 ;   0.005 ; RR ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                           ;
;   11.959 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   12.018 ;   0.059 ; FR ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                               ;
;   12.186 ;   0.168 ; RR ; RE   ; 1      ; R6_X109_Y120_N0_I13                         ; High Speed ; H6                                                                                                                   ;
;   12.327 ;   0.141 ; RR ; RE   ; 1      ; R3_X106_Y120_N0_I18                         ; High Speed ; H3                                                                                                                   ;
;   12.327 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X106_Y120_N0_I1 ; High Speed ; WIRE_MUX                                                                                                             ;
;   12.761 ;   0.434 ; RR ; RE   ; 1      ; C27_X106_Y94_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.093 ;   0.332 ; RR ; RE   ; 2      ; C27_X106_Y67_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.302 ; RR ; RE   ; 1      ; C27_X106_Y40_N0_I0                          ; High Speed ; V27                                                                                                                  ;
;   13.395 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X106_Y56_N0_I3  ; High Speed ; WIRE_MUX                                                                                                             ;
;   13.730 ;   0.335 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I20                          ; High Speed ; H32                                                                                                                  ;
;   13.969 ;   0.239 ; RR ; RE   ; 1      ; R32_X78_Y56_N0_I47                          ; High Speed ; H32 (GAP CROSSING)                                                                                                   ;
;   14.071 ;   0.102 ; RR ; RE   ; 1      ; R32_X75_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.334 ;   0.263 ; RR ; RE   ; 1      ; R32_X43_Y56_N0_I0                           ; High Speed ; H32                                                                                                                  ;
;   14.479 ;   0.145 ; RR ; RE   ; 1      ; C4_X42_Y52_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.604 ;   0.125 ; RR ; RE   ; 1      ; C4_X42_Y48_N0_I44                           ; High Speed ; V4                                                                                                                   ;
;   14.682 ;   0.078 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y49_N0_I29           ; High Speed ; LAB_LINE                                                                                                             ;
;   14.728 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X43_Y49_N0_I8                        ; High Speed ; leimf0_[1]                                                                                                           ;
;   14.728 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X43_Y49_N6                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|dataf              ;
;   14.778 ;   0.050 ; RF ; CELL ; 2      ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2|combout            ;
;   14.783 ;   0.005 ; FF ; CELL ; 331    ; MLABCELL_X43_Y49_N6                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2~la_mlab/laboutt[4] ;
;   14.783 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X43_Y49_N6                         ; High Speed ; MP_MLAB_COMB                                                                                                         ;
;   14.847 ;   0.064 ; RF ; RE   ; 9      ; LAB_RE_X43_Y49_N0_I94                       ; High Speed ; LAB_RE                                                                                                               ;
;   14.939 ;   0.092 ; FF ; RE   ; 5      ; R3_X44_Y49_N0_I3                            ; High Speed ; H3                                                                                                                   ;
;   15.092 ;   0.153 ; FF ; RE   ; 1      ; R3_X47_Y49_N0_I5                            ; High Speed ; H3                                                                                                                   ;
;   15.299 ;   0.207 ; FF ; RE   ; 1      ; C4_X48_Y50_N0_I17                           ; High Speed ; V4                                                                                                                   ;
;   15.404 ;   0.105 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y52_N0_I34           ; High Speed ; LAB_LINE                                                                                                             ;
;   15.450 ;   0.046 ; FF ; RE   ; 11     ; LAB_RE_X49_Y52_N0_I81                       ; High Speed ; lsimb                                                                                                                ;
;   15.451 ;   0.001 ;    ; IC   ; 1      ; FF_X49_Y52_N53                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[416]|ena                  ;
;   15.451 ;   0.000 ; FF ; CELL ; 1      ; FF_X49_Y52_N53                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[416]                      ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.518   ; 9.518   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.278 ;   8.278 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.518 ;   1.240 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.368   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.419   ; 0.051   ;    ; uTsu ; 1      ; FF_X49_Y52_N53 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[416] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


