digraph "CFG for 'add32' function" {
	label="CFG for 'add32' function";

	Node0x46cf9c0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%3:\l  %4 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %5 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %6 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %7 = getelementptr inbounds i8, i8 addrspace(4)* %6, i64 12\l  %8 = bitcast i8 addrspace(4)* %7 to i32 addrspace(4)*\l  %9 = load i32, i32 addrspace(4)* %8, align 4, !tbaa !4\l  %10 = getelementptr i8, i8 addrspace(4)* %6, i64 4\l  %11 = bitcast i8 addrspace(4)* %10 to i16 addrspace(4)*\l  %12 = load i16, i16 addrspace(4)* %11, align 4, !range !13, !invariant.load\l... !14\l  %13 = zext i16 %12 to i32\l  %14 = udiv i32 %9, %13\l  %15 = mul i32 %14, %13\l  %16 = icmp ugt i32 %9, %15\l  %17 = zext i1 %16 to i32\l  %18 = add i32 %14, %17\l  %19 = getelementptr inbounds i8, i8 addrspace(4)* %6, i64 16\l  %20 = bitcast i8 addrspace(4)* %19 to i32 addrspace(4)*\l  %21 = load i32, i32 addrspace(4)* %20, align 8, !tbaa !15\l  %22 = getelementptr i8, i8 addrspace(4)* %6, i64 6\l  %23 = bitcast i8 addrspace(4)* %22 to i16 addrspace(4)*\l  %24 = load i16, i16 addrspace(4)* %23, align 2, !range !13, !invariant.load\l... !14\l  %25 = zext i16 %24 to i32\l  %26 = udiv i32 %21, %25\l  %27 = mul i32 %26, %25\l  %28 = icmp ugt i32 %21, %27\l  %29 = zext i1 %28 to i32\l  %30 = add i32 %26, %29\l  %31 = tail call i32 @llvm.amdgcn.workgroup.id.z()\l  %32 = mul i32 %30, %31\l  %33 = add i32 %32, %5\l  %34 = mul i32 %33, %18\l  %35 = add i32 %34, %4\l  %36 = getelementptr i8, i8 addrspace(4)* %6, i64 8\l  %37 = bitcast i8 addrspace(4)* %36 to i16 addrspace(4)*\l  %38 = load i16, i16 addrspace(4)* %37, align 4, !range !13, !invariant.load\l... !14\l  %39 = zext i16 %38 to i32\l  %40 = mul i32 %35, %39\l  %41 = tail call i32 @llvm.amdgcn.workitem.id.z(), !range !16\l  %42 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !16\l  %43 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !16\l  %44 = add i32 %40, %41\l  %45 = mul i32 %44, %25\l  %46 = add i32 %45, %42\l  %47 = mul i32 %46, %13\l  %48 = add i32 %47, %43\l  %49 = icmp slt i32 %48, %2\l  br i1 %49, label %50, label %57\l|{<s0>T|<s1>F}}"];
	Node0x46cf9c0:s0 -> Node0x46d49b0;
	Node0x46cf9c0:s1 -> Node0x46d4a40;
	Node0x46d49b0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%50:\l50:                                               \l  %51 = sext i32 %48 to i64\l  %52 = getelementptr inbounds float, float addrspace(1)* %0, i64 %51\l  %53 = load float, float addrspace(1)* %52, align 4, !tbaa !17,\l... !amdgpu.noclobber !14\l  %54 = getelementptr inbounds float, float addrspace(1)* %1, i64 %51\l  %55 = load float, float addrspace(1)* %54, align 4, !tbaa !17,\l... !amdgpu.noclobber !14\l  %56 = fadd contract float %53, %55\l  store float %56, float addrspace(1)* %52, align 4, !tbaa !17\l  br label %57\l}"];
	Node0x46d49b0 -> Node0x46d4a40;
	Node0x46d4a40 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%57:\l57:                                               \l  ret void\l}"];
}
