-sverilog               // Support SystemVerilog 
-timescale=1ns/1ps      // 

//+define+POWER_EST
//+define+SAED32

// ===================================================
// RTL 
// ===================================================
../fp16_add.v

// ===================================================
// SRAM 
// ===================================================
