Flow report for Ethernet_10g
Sun Sep 30 18:45:31 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Flow Summary                                                                      ;
+---------------------------------+-------------------------------------------------+
; Flow Status                     ; Successful - Sun Sep 30 18:45:31 2018           ;
; Quartus Prime Version           ; 17.1.0 Build 590 10/25/2017 SJ Standard Edition ;
; Revision Name                   ; Ethernet_10g                                    ;
; Top-level Entity Name           ; Ethernet_10g                                    ;
; Family                          ; Stratix V                                       ;
; Device                          ; 5SGXEA7N2F45C2                                  ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 1,769 / 234,720 ( < 1 % )                       ;
; Total registers                 ; 3409                                            ;
; Total pins                      ; 12 / 1,064 ( 1 % )                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 16,582 / 52,428,800 ( < 1 % )                   ;
; Total DSP Blocks                ; 0 / 256 ( 0 % )                                 ;
; Total HSSI STD RX PCSs          ; 0 / 48 ( 0 % )                                  ;
; Total HSSI 10G RX PCSs          ; 1 / 48 ( 2 % )                                  ;
; Total HSSI GEN3 RX PCSs         ; 0 / 48 ( 0 % )                                  ;
; Total HSSI PMA RX Deserializers ; 1 / 48 ( 2 % )                                  ;
; Total HSSI STD TX PCSs          ; 0 / 48 ( 0 % )                                  ;
; Total HSSI 10G TX PCSs          ; 1 / 48 ( 2 % )                                  ;
; Total HSSI GEN3 TX PCSs         ; 0 / 48 ( 0 % )                                  ;
; Total HSSI PMA TX Serializers   ; 1 / 48 ( 2 % )                                  ;
; Total HSSI PIPE GEN1_2s         ; 0 / 48 ( 0 % )                                  ;
; Total HSSI GEN3s                ; 0 / 48 ( 0 % )                                  ;
; Total PLLs                      ; 4 / 92 ( 4 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 09/30/2018 18:37:25 ;
; Main task         ; Compilation         ;
; Revision Name     ; Ethernet_10g        ;
+-------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                             ;
+--------------------------------------+------------------------------------------------------------------------------------------------------------------------+---------------+-------------+----------------+
; Assignment Name                      ; Value                                                                                                                  ; Default Value ; Entity Name ; Section Id     ;
+--------------------------------------+------------------------------------------------------------------------------------------------------------------------+---------------+-------------+----------------+
; COMPILER_SIGNATURE_ID                ; 229240478641802.153830384412300                                                                                        ; --            ; --          ; --             ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                                                                                     ; --            ; --          ; --             ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH ; Ethernet_10g                                                                                                           ; --            ; --          ; eda_simulation ;
; EDA_OUTPUT_DATA_FORMAT               ; Verilog Hdl                                                                                                            ; --            ; --          ; eda_simulation ;
; EDA_SIMULATION_TOOL                  ; ModelSim-Altera (Verilog)                                                                                              ; <None>        ; --          ; --             ;
; EDA_TEST_BENCH_ENABLE_STATUS         ; TEST_BENCH_MODE                                                                                                        ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_FILE                  ; simulation/modelsim/Ethernet_10g.vt                                                                                    ; --            ; --          ; --             ;
; EDA_TEST_BENCH_MODULE_NAME           ; Ethernet_10g_vlg_tst                                                                                                   ; --            ; --          ; --             ;
; EDA_TEST_BENCH_NAME                  ; Ethernet_10g                                                                                                           ; --            ; --          ; eda_simulation ;
; EDA_TIME_SCALE                       ; 1 ns                                                                                                                   ; --            ; --          ; eda_simulation ;
; ENABLE_SIGNALTAP                     ; Off                                                                                                                    ; --            ; --          ; --             ;
; MAX_CORE_JUNCTION_TEMP               ; 85                                                                                                                     ; --            ; --          ; --             ;
; MIN_CORE_JUNCTION_TEMP               ; 0                                                                                                                      ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac.cmp                                                                                       ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/Eth_10gmac.v                                                                          ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_reset_controller/altera_reset_controller.v                                     ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_reset_controller/altera_reset_synchronizer.v                                   ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_reset_controller/altera_reset_controller.sdc                                   ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_mm_interconnect/altera_mm_interconnect_0003.v                                  ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_avalon_st_adapter/altera_avalon_st_adapter_0001.v                              ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/error_adapter/error_adapter_0003.sv                                                   ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_merlin_multiplexer/altera_merlin_multiplexer_0004.sv                           ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_merlin_multiplexer/altera_merlin_arbitrator.sv                                 ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_merlin_demultiplexer/altera_merlin_demultiplexer_0004.sv                       ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_merlin_multiplexer/altera_merlin_multiplexer_0003.sv                           ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_merlin_demultiplexer/altera_merlin_demultiplexer_0003.sv                       ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_merlin_traffic_limiter/altera_merlin_traffic_limiter.sv                        ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_merlin_traffic_limiter/altera_merlin_reorder_memory.sv                         ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_merlin_traffic_limiter/altera_avalon_sc_fifo.v                                 ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_merlin_traffic_limiter/altera_avalon_st_pipeline_base.v                        ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_merlin_router/altera_merlin_router_0004.sv                                     ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_merlin_router/altera_merlin_router_0005.sv                                     ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_avalon_sc_fifo/altera_avalon_sc_fifo.v                                         ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_merlin_slave_agent/altera_merlin_slave_agent.sv                                ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_merlin_slave_agent/altera_merlin_burst_uncompressor.sv                         ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_merlin_master_agent/altera_merlin_master_agent.sv                              ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_merlin_slave_translator/altera_merlin_slave_translator.sv                      ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_merlin_master_translator/altera_merlin_master_translator.sv                    ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_mm_interconnect/altera_mm_interconnect_0002.v                                  ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_merlin_router/altera_merlin_router_0003.sv                                     ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_mm_interconnect/altera_mm_interconnect_0001.v                                  ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_avalon_st_handshake_clock_crosser/altera_avalon_st_handshake_clock_crosser.v   ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_avalon_st_handshake_clock_crosser/altera_avalon_st_clock_crosser.v             ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_avalon_st_handshake_clock_crosser/altera_avalon_st_pipeline_base.v             ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_avalon_st_handshake_clock_crosser/altera_std_synchronizer_nocut.v              ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_avalon_st_handshake_clock_crosser/altera_avalon_st_handshake_clock_crosser.sdc ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_merlin_multiplexer/altera_merlin_multiplexer_0002.sv                           ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_merlin_demultiplexer/altera_merlin_demultiplexer_0002.sv                       ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_merlin_multiplexer/altera_merlin_multiplexer_0001.sv                           ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_merlin_demultiplexer/altera_merlin_demultiplexer_0001.sv                       ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_merlin_router/altera_merlin_router_0002.sv                                     ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_merlin_router/altera_merlin_router_0001.sv                                     ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/timing_adapter/timing_adapter_0008.sv                                                 ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/timing_adapter/timing_adapter_0007.sv                                                 ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_avalon_dc_fifo/altera_avalon_dc_fifo.v                                         ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_avalon_dc_fifo/altera_dcfifo_synchronizer_bundle.v                             ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_avalon_dc_fifo/altera_std_synchronizer_nocut.v                                 ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/timing_adapter/timing_adapter_0006.sv                                                 ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/timing_adapter/timing_adapter_0005.sv                                                 ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/error_adapter/error_adapter_0002.sv                                                   ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_avalon_st_delay/altera_avalon_st_delay.sv                                      ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_packet_overflow_control/mentor/altera_eth_packet_overflow_control.v        ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_packet_overflow_control/aldec/altera_eth_packet_overflow_control.v         ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_crc_pad_rem/mentor/altera_eth_crc_pad_rem.v                                ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_crc_pad_rem/mentor/altera_eth_crc_rem.v                                    ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_crc_pad_rem/mentor/altera_packet_stripper.v                                ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_crc_pad_rem/aldec/altera_eth_crc_pad_rem.v                                 ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_crc_pad_rem/aldec/altera_eth_crc_rem.v                                     ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_crc_pad_rem/aldec/altera_packet_stripper.v                                 ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_crc_pad_rem/altera_eth_crc_pad_rem_pipeline_stage.sv                       ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_crc_pad_rem/altera_eth_crc_pad_rem_pipeline_base.v                         ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_frame_status_merger/mentor/altera_eth_frame_status_merger.v                ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_frame_status_merger/aldec/altera_eth_frame_status_merger.v                 ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/timing_adapter/timing_adapter_0004.sv                                                 ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_frame_decoder/mentor/altera_eth_frame_decoder.v                            ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_frame_decoder/aldec/altera_eth_frame_decoder.v                             ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_frame_decoder/altera_eth_frame_decoder_pipeline_stage.sv                   ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_frame_decoder/altera_eth_frame_decoder_pipeline_base.v                     ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/timing_adapter/timing_adapter_0003.sv                                                 ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_lane_decoder/mentor/altera_eth_lane_decoder.v                              ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_lane_decoder/aldec/altera_eth_lane_decoder.v                               ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_link_fault_detection/mentor/altera_eth_link_fault_detection.v              ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_link_fault_detection/aldec/altera_eth_link_fault_detection.v               ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_10g_rx_register_map/mentor/altera_eth_10g_rx_register_map.v                ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_10g_rx_register_map/aldec/altera_eth_10g_rx_register_map.v                 ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_10g_rx_register_map/altera_avalon_st_clock_crosser.v                       ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_link_fault_generation/mentor/altera_eth_link_fault_generation.v            ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_link_fault_generation/aldec/altera_eth_link_fault_generation.v             ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/timing_adapter/timing_adapter_0002.sv                                                 ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_avalon_st_splitter/altera_avalon_st_splitter.sv                                ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/timing_adapter/timing_adapter_0001.sv                                                 ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_xgmii_termination/mentor/altera_eth_xgmii_termination.v                    ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_xgmii_termination/aldec/altera_eth_xgmii_termination.v                     ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_packet_formatter/mentor/altera_eth_packet_formatter.v                      ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_packet_formatter/aldec/altera_eth_packet_formatter.v                       ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_avalon_st_pipeline_stage/altera_avalon_st_pipeline_stage.sv                    ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_avalon_st_pipeline_stage/altera_avalon_st_pipeline_base.v                      ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_crc/mentor/altera_eth_crc.v                                                ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_crc/mentor/crc32.v                                                         ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_crc/mentor/gf_mult32_kc.v                                                  ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_crc/aldec/altera_eth_crc.v                                                 ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_crc/aldec/crc32.v                                                          ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_crc/aldec/gf_mult32_kc.v                                                   ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_address_inserter/mentor/altera_eth_address_inserter.v                      ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_address_inserter/aldec/altera_eth_address_inserter.v                       ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/multiplexer/multiplexer_0001.sv                                                       ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/error_adapter/error_adapter_0001.sv                                                   ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_pause_ctrl_gen/mentor/altera_eth_pause_ctrl_gen.v                          ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_pause_ctrl_gen/mentor/altera_eth_pause_controller.v                        ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_pause_ctrl_gen/mentor/altera_eth_pause_gen.v                               ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_pause_ctrl_gen/aldec/altera_eth_pause_ctrl_gen.v                           ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_pause_ctrl_gen/aldec/altera_eth_pause_controller.v                         ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_pause_ctrl_gen/aldec/altera_eth_pause_gen.v                                ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_pause_beat_conversion/mentor/altera_eth_pause_beat_conversion.v            ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_pause_beat_conversion/aldec/altera_eth_pause_beat_conversion.v             ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_pkt_backpressure_control/mentor/altera_eth_pkt_backpressure_control.v      ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_pkt_backpressure_control/aldec/altera_eth_pkt_backpressure_control.v       ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_pad_inserter/mentor/altera_eth_pad_inserter.v                              ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_pad_inserter/aldec/altera_eth_pad_inserter.v                               ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_packet_underflow_control/mentor/altera_eth_packet_underflow_control.v      ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_packet_underflow_control/aldec/altera_eth_packet_underflow_control.v       ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_10g_tx_register_map/mentor/altera_eth_10g_tx_register_map.v                ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_10g_tx_register_map/aldec/altera_eth_10g_tx_register_map.v                 ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_10g_tx_register_map/altera_avalon_st_clock_crosser.v                       ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_default_slave/mentor/altera_eth_default_slave.v                            ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_eth_default_slave/aldec/altera_eth_default_slave.v                             ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gmac/Eth_10gmac_sim/altera_avalon_mm_bridge/altera_avalon_mm_bridge.v                                     ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/tx_fifo/tx_fifo_bb.v                                                                                            ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy.cmp                                                                           ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/Eth_10gbaser_phy.v                                                        ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/altera_xcvr_functions.sv                             ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/altera_xcvr_functions.sv                      ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/alt_reset_ctrl_lego.sv                               ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/alt_reset_ctrl_tgx_cdrauto.sv                        ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/alt_xcvr_resync.sv                                   ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/alt_reset_ctrl_lego.sv                        ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/alt_reset_ctrl_tgx_cdrauto.sv                 ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/alt_xcvr_resync.sv                            ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/alt_xcvr_csr_common_h.sv                             ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/alt_xcvr_csr_common.sv                               ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/alt_xcvr_csr_pcs8g_h.sv                              ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/alt_xcvr_csr_pcs8g.sv                                ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/alt_xcvr_csr_selector.sv                             ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/alt_xcvr_mgmt2dec.sv                                 ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/altera_wait_generate.v                               ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/alt_xcvr_csr_common_h.sv                      ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/alt_xcvr_csr_common.sv                        ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/alt_xcvr_csr_pcs8g_h.sv                       ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/alt_xcvr_csr_pcs8g.sv                         ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/alt_xcvr_csr_selector.sv                      ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/alt_xcvr_mgmt2dec.sv                          ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/altera_wait_generate.v                        ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/altera_10gbaser_phy_clock_crosser.v                  ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/altera_10gbaser_phy_clock_crosser.v           ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/altera_10gbaser_phy_pipeline_stage.sv                ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/altera_10gbaser_phy_pipeline_stage.sv         ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/altera_10gbaser_phy_pipeline_base.v                  ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/altera_10gbaser_phy_pipeline_base.v           ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/altera_std_synchronizer_nocut.v                      ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/csr_pcs10gbaser_h.sv                                 ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/csr_pcs10gbaser.sv                                   ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/csr_pcs10gbaser_h.sv                          ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/csr_pcs10gbaser.sv                            ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_pcs.sv                                            ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_pcs_ch.sv                                         ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_pma.sv                                            ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_reconfig_bundle_to_xcvr.sv                        ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_reconfig_bundle_to_ip.sv                          ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_reconfig_bundle_merger.sv                         ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_rx_pma.sv                                         ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_tx_pma.sv                                         ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_tx_pma_ch.sv                                      ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_xcvr_h.sv                                         ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_xcvr_avmm_csr.sv                                  ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_xcvr_avmm_dcd.sv                                  ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_xcvr_avmm.sv                                      ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_xcvr_data_adapter.sv                              ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_xcvr_native.sv                                    ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_xcvr_plls.sv                                      ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_pcs.sv                                     ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_pcs_ch.sv                                  ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_pma.sv                                     ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_reconfig_bundle_to_xcvr.sv                 ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_reconfig_bundle_to_ip.sv                   ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_reconfig_bundle_merger.sv                  ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_rx_pma.sv                                  ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_tx_pma.sv                                  ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_tx_pma_ch.sv                               ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_xcvr_h.sv                                  ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_xcvr_avmm_csr.sv                           ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_xcvr_avmm_dcd.sv                           ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_xcvr_avmm.sv                               ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_xcvr_data_adapter.sv                       ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_xcvr_native.sv                             ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_xcvr_plls.sv                               ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_hssi_10g_rx_pcs_rbc.sv                            ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_hssi_10g_tx_pcs_rbc.sv                            ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_hssi_8g_rx_pcs_rbc.sv                             ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_hssi_8g_tx_pcs_rbc.sv                             ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_hssi_8g_pcs_aggregate_rbc.sv                      ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_hssi_common_pcs_pma_interface_rbc.sv              ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_hssi_common_pld_pcs_interface_rbc.sv              ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_hssi_pipe_gen1_2_rbc.sv                           ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_hssi_pipe_gen3_rbc.sv                             ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_hssi_rx_pcs_pma_interface_rbc.sv                  ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_hssi_rx_pld_pcs_interface_rbc.sv                  ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_hssi_tx_pcs_pma_interface_rbc.sv                  ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_hssi_tx_pld_pcs_interface_rbc.sv                  ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_hssi_10g_rx_pcs_rbc.sv                     ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_hssi_10g_tx_pcs_rbc.sv                     ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_hssi_8g_rx_pcs_rbc.sv                      ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_hssi_8g_tx_pcs_rbc.sv                      ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_hssi_8g_pcs_aggregate_rbc.sv               ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_hssi_common_pcs_pma_interface_rbc.sv       ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_hssi_common_pld_pcs_interface_rbc.sv       ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_hssi_pipe_gen1_2_rbc.sv                    ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_hssi_pipe_gen3_rbc.sv                      ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_hssi_rx_pcs_pma_interface_rbc.sv           ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_hssi_rx_pld_pcs_interface_rbc.sv           ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_hssi_tx_pcs_pma_interface_rbc.sv           ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_hssi_tx_pld_pcs_interface_rbc.sv           ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_xcvr_10gbaser_nr.sv                               ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/sv_xcvr_10gbaser_native.sv                           ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_xcvr_10gbaser_nr.sv                        ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/sv_xcvr_10gbaser_native.sv                    ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/altera_xcvr_10gbaser.sv                              ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/altera_xcvr_10gbaser.sv                       ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/altera_xcvr_reset_control.sv                         ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/alt_xcvr_reset_counter.sv                            ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/altera_xcvr_reset_control.sv                  ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/alt_xcvr_reset_counter.sv                     ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/alt_xcvr_arbiter.sv                                  ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/alt_xcvr_m2s.sv                                      ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/alt_xcvr_arbiter.sv                           ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor/alt_xcvr_m2s.sv                               ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/plain_files.txt                                      ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/mentor_files.txt                                     ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/cadence_files.txt                                    ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/synopsys_files.txt                                   ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy_sim/altera_xcvr_10gbaser/aldec_files.txt                                      ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/pll/pll.cmp                                                                                                     ; --            ; --          ; --             ;
; MISC_FILE                            ; ipcore/pll/pll_sim/pll.vo                                                                                              ; --            ; --          ; --             ;
; NUM_PARALLEL_PROCESSORS              ; 4                                                                                                                      ; --            ; --          ; --             ;
; OUTPUT_IO_TIMING_FAR_END_VMEAS       ; Half Signal Swing                                                                                                      ; --            ; --          ; --             ;
; OUTPUT_IO_TIMING_FAR_END_VMEAS       ; Half Signal Swing                                                                                                      ; --            ; --          ; --             ;
; OUTPUT_IO_TIMING_NEAR_END_VMEAS      ; Half Vccio                                                                                                             ; --            ; --          ; --             ;
; OUTPUT_IO_TIMING_NEAR_END_VMEAS      ; Half Vccio                                                                                                             ; --            ; --          ; --             ;
; PARTITION_COLOR                      ; -- (Not supported for targeted family)                                                                                 ; --            ; --          ; Top            ;
; PARTITION_FITTER_PRESERVATION_LEVEL  ; -- (Not supported for targeted family)                                                                                 ; --            ; --          ; Top            ;
; PARTITION_NETLIST_TYPE               ; -- (Not supported for targeted family)                                                                                 ; --            ; --          ; Top            ;
; POWER_BOARD_THERMAL_MODEL            ; None (CONSERVATIVE)                                                                                                    ; --            ; --          ; --             ;
; POWER_PRESET_COOLING_SOLUTION        ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                                                                  ; --            ; --          ; --             ;
; PROJECT_OUTPUT_DIRECTORY             ; output_files                                                                                                           ; --            ; --          ; --             ;
; SPD_FILE                             ; ipcore/Eth_10gmac/Eth_10gmac.spd                                                                                       ; --            ; --          ; --             ;
; SPD_FILE                             ; ipcore/Eth_10gbaser_phy/Eth_10gbaser_phy.spd                                                                           ; --            ; --          ; --             ;
; SPD_FILE                             ; ipcore/pll/pll.spd                                                                                                     ; --            ; --          ; --             ;
; SYNTHESIS_ONLY_QIP                   ; On                                                                                                                     ; --            ; --          ; --             ;
; SYNTHESIS_ONLY_QIP                   ; On                                                                                                                     ; --            ; --          ; --             ;
; SYNTHESIS_ONLY_QIP                   ; On                                                                                                                     ; --            ; --          ; --             ;
; USE_SIGNALTAP_FILE                   ; stp1.stp                                                                                                               ; --            ; --          ; --             ;
+--------------------------------------+------------------------------------------------------------------------------------------------------------------------+---------------+-------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:01:24     ; 1.0                     ; 5133 MB             ; 00:01:24                           ;
; Fitter                    ; 00:04:27     ; 1.1                     ; 9088 MB             ; 00:07:15                           ;
; Assembler                 ; 00:01:12     ; 1.0                     ; 5366 MB             ; 00:01:03                           ;
; TimeQuest Timing Analyzer ; 00:00:27     ; 1.3                     ; 5941 MB             ; 00:00:26                           ;
; EDA Netlist Writer        ; 00:00:13     ; 1.0                     ; 5270 MB             ; 00:00:13                           ;
; Total                     ; 00:07:43     ; --                      ; --                  ; 00:10:21                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+-----------------------------------------------------------------------------------------+
; Flow OS Summary                                                                         ;
+---------------------------+------------------+------------+------------+----------------+
; Module Name               ; Machine Hostname ; OS Name    ; OS Version ; Processor type ;
+---------------------------+------------------+------------+------------+----------------+
; Analysis & Synthesis      ; DESKTOP-O205H1N  ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter                    ; DESKTOP-O205H1N  ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler                 ; DESKTOP-O205H1N  ; Windows 10 ; 10.0       ; x86_64         ;
; TimeQuest Timing Analyzer ; DESKTOP-O205H1N  ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer        ; DESKTOP-O205H1N  ; Windows 10 ; 10.0       ; x86_64         ;
+---------------------------+------------------+------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off Ethernet_10g -c Ethernet_10g
quartus_fit --read_settings_files=off --write_settings_files=off Ethernet_10g -c Ethernet_10g
quartus_asm --read_settings_files=off --write_settings_files=off Ethernet_10g -c Ethernet_10g
quartus_sta Ethernet_10g -c Ethernet_10g
quartus_eda --read_settings_files=off --write_settings_files=off Ethernet_10g -c Ethernet_10g



