Timing Analyzer report for ShiftRegister_Demo
Fri Mar 22 11:00:03 2024
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:frequency_divider|clkOut'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'ClkDividerN:frequency_divider|clkOut'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:frequency_divider|clkOut'
 25. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 26. Slow 1200mV 0C Model Hold: 'ClkDividerN:frequency_divider|clkOut'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:frequency_divider|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:frequency_divider|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; ShiftRegister_Demo                                     ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;   0.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                     ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+
; Clock Name                           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                  ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+
; ClkDividerN:frequency_divider|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:frequency_divider|clkOut } ;
; CLOCK_50                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                             ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                    ;
+-------------+-----------------+--------------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                           ; Note                                           ;
+-------------+-----------------+--------------------------------------+------------------------------------------------+
; 201.49 MHz  ; 201.49 MHz      ; CLOCK_50                             ;                                                ;
; 1116.07 MHz ; 437.64 MHz      ; ClkDividerN:frequency_divider|clkOut ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+--------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                           ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; CLOCK_50                             ; -3.963 ; -85.662       ;
; ClkDividerN:frequency_divider|clkOut ; 0.104  ; 0.000         ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                           ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; CLOCK_50                             ; 0.448 ; 0.000         ;
; ClkDividerN:frequency_divider|clkOut ; 0.450 ; 0.000         ;
+--------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary             ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; CLOCK_50                             ; -3.000 ; -37.695       ;
; ClkDividerN:frequency_divider|clkOut ; -1.285 ; -10.280       ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                        ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.963 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.877      ;
; -3.932 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.846      ;
; -3.806 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.720      ;
; -3.658 ; ClkDividerN:frequency_divider|s_divCounter[25] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.572      ;
; -3.621 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.535      ;
; -3.608 ; ClkDividerN:frequency_divider|s_divCounter[21] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.522      ;
; -3.589 ; ClkDividerN:frequency_divider|s_divCounter[16] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.503      ;
; -3.503 ; ClkDividerN:frequency_divider|s_divCounter[20] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.417      ;
; -3.455 ; ClkDividerN:frequency_divider|s_divCounter[0]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.373      ;
; -3.453 ; ClkDividerN:frequency_divider|s_divCounter[8]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.371      ;
; -3.445 ; ClkDividerN:frequency_divider|s_divCounter[7]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.363      ;
; -3.421 ; ClkDividerN:frequency_divider|s_divCounter[3]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.339      ;
; -3.409 ; ClkDividerN:frequency_divider|s_divCounter[1]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.327      ;
; -3.407 ; ClkDividerN:frequency_divider|s_divCounter[15] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.321      ;
; -3.340 ; ClkDividerN:frequency_divider|s_divCounter[22] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.254      ;
; -3.292 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.206      ;
; -3.272 ; ClkDividerN:frequency_divider|s_divCounter[14] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.186      ;
; -3.265 ; ClkDividerN:frequency_divider|s_divCounter[10] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.183      ;
; -3.259 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.175      ;
; -3.259 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.175      ;
; -3.259 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.175      ;
; -3.259 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.175      ;
; -3.259 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.175      ;
; -3.259 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.175      ;
; -3.259 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.175      ;
; -3.259 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.175      ;
; -3.259 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.175      ;
; -3.259 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.175      ;
; -3.259 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.175      ;
; -3.259 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.175      ;
; -3.198 ; ClkDividerN:frequency_divider|s_divCounter[12] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.116      ;
; -3.147 ; ClkDividerN:frequency_divider|s_divCounter[9]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.065      ;
; -3.143 ; ClkDividerN:frequency_divider|s_divCounter[2]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.061      ;
; -3.083 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.999      ;
; -3.083 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.999      ;
; -3.083 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.999      ;
; -3.083 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.999      ;
; -3.083 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.999      ;
; -3.083 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.999      ;
; -3.083 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.999      ;
; -3.083 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.999      ;
; -3.083 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.999      ;
; -3.083 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.999      ;
; -3.083 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.999      ;
; -3.083 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.999      ;
; -3.060 ; ClkDividerN:frequency_divider|s_divCounter[5]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.978      ;
; -3.051 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.964      ;
; -3.051 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.964      ;
; -3.051 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.964      ;
; -3.051 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.964      ;
; -3.051 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.964      ;
; -3.051 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.964      ;
; -3.051 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.964      ;
; -3.051 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.964      ;
; -3.051 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.964      ;
; -3.051 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.964      ;
; -3.051 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.964      ;
; -3.051 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.964      ;
; -3.051 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.964      ;
; -3.048 ; ClkDividerN:frequency_divider|s_divCounter[13] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.965      ;
; -2.955 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.871      ;
; -2.955 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.871      ;
; -2.955 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.871      ;
; -2.955 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.871      ;
; -2.955 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.871      ;
; -2.955 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.871      ;
; -2.955 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.871      ;
; -2.955 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.871      ;
; -2.955 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.871      ;
; -2.955 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.871      ;
; -2.955 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.871      ;
; -2.955 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.871      ;
; -2.953 ; ClkDividerN:frequency_divider|s_divCounter[4]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.871      ;
; -2.928 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.842      ;
; -2.899 ; ClkDividerN:frequency_divider|s_divCounter[6]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.817      ;
; -2.875 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.788      ;
; -2.875 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.788      ;
; -2.875 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.788      ;
; -2.875 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.788      ;
; -2.875 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.788      ;
; -2.875 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.788      ;
; -2.875 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.788      ;
; -2.875 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.788      ;
; -2.875 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.788      ;
; -2.875 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.788      ;
; -2.875 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.788      ;
; -2.875 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.788      ;
; -2.875 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.788      ;
; -2.859 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.775      ;
; -2.859 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.775      ;
; -2.859 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.775      ;
; -2.859 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.775      ;
; -2.859 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.775      ;
; -2.859 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.775      ;
; -2.859 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.775      ;
; -2.859 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.775      ;
; -2.859 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.775      ;
; -2.859 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.775      ;
; -2.859 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.775      ;
; -2.859 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.775      ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:frequency_divider|clkOut'                                                                                                                                                      ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.104 ; ShiftRegisterN:shift_register|s_shiftReg[5] ; ShiftRegisterN:shift_register|s_shiftReg[6] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 1.000        ; -0.080     ; 0.814      ;
; 0.105 ; ShiftRegisterN:shift_register|s_shiftReg[2] ; ShiftRegisterN:shift_register|s_shiftReg[3] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 1.000        ; -0.080     ; 0.813      ;
; 0.105 ; ShiftRegisterN:shift_register|s_shiftReg[1] ; ShiftRegisterN:shift_register|s_shiftReg[2] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 1.000        ; -0.080     ; 0.813      ;
; 0.106 ; ShiftRegisterN:shift_register|s_shiftReg[6] ; ShiftRegisterN:shift_register|s_shiftReg[7] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 1.000        ; -0.080     ; 0.812      ;
; 0.106 ; ShiftRegisterN:shift_register|s_shiftReg[0] ; ShiftRegisterN:shift_register|s_shiftReg[1] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 1.000        ; -0.080     ; 0.812      ;
; 0.107 ; ShiftRegisterN:shift_register|s_shiftReg[4] ; ShiftRegisterN:shift_register|s_shiftReg[5] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 1.000        ; -0.080     ; 0.811      ;
; 0.107 ; ShiftRegisterN:shift_register|s_shiftReg[3] ; ShiftRegisterN:shift_register|s_shiftReg[4] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 1.000        ; -0.080     ; 0.811      ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                        ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.448 ; ClkDividerN:frequency_divider|s_divCounter[25] ; ClkDividerN:frequency_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.716      ;
; 0.641 ; ClkDividerN:frequency_divider|s_divCounter[3]  ; ClkDividerN:frequency_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; ClkDividerN:frequency_divider|s_divCounter[10] ; ClkDividerN:frequency_divider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.909      ;
; 0.642 ; ClkDividerN:frequency_divider|s_divCounter[8]  ; ClkDividerN:frequency_divider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; ClkDividerN:frequency_divider|s_divCounter[9]  ; ClkDividerN:frequency_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.643 ; ClkDividerN:frequency_divider|s_divCounter[2]  ; ClkDividerN:frequency_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; ClkDividerN:frequency_divider|s_divCounter[1]  ; ClkDividerN:frequency_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; ClkDividerN:frequency_divider|s_divCounter[5]  ; ClkDividerN:frequency_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; ClkDividerN:frequency_divider|s_divCounter[7]  ; ClkDividerN:frequency_divider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.644 ; ClkDividerN:frequency_divider|s_divCounter[21] ; ClkDividerN:frequency_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.912      ;
; 0.646 ; ClkDividerN:frequency_divider|s_divCounter[22] ; ClkDividerN:frequency_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.914      ;
; 0.647 ; ClkDividerN:frequency_divider|s_divCounter[4]  ; ClkDividerN:frequency_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.914      ;
; 0.647 ; ClkDividerN:frequency_divider|s_divCounter[20] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.915      ;
; 0.652 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.920      ;
; 0.656 ; ClkDividerN:frequency_divider|s_divCounter[12] ; ClkDividerN:frequency_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; ClkDividerN:frequency_divider|s_divCounter[15] ; ClkDividerN:frequency_divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; ClkDividerN:frequency_divider|s_divCounter[16] ; ClkDividerN:frequency_divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.924      ;
; 0.658 ; ClkDividerN:frequency_divider|s_divCounter[14] ; ClkDividerN:frequency_divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.926      ;
; 0.660 ; ClkDividerN:frequency_divider|s_divCounter[6]  ; ClkDividerN:frequency_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.664 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.932      ;
; 0.672 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.940      ;
; 0.675 ; ClkDividerN:frequency_divider|s_divCounter[0]  ; ClkDividerN:frequency_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.942      ;
; 0.679 ; ClkDividerN:frequency_divider|s_divCounter[11] ; ClkDividerN:frequency_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.946      ;
; 0.688 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.956      ;
; 0.959 ; ClkDividerN:frequency_divider|s_divCounter[9]  ; ClkDividerN:frequency_divider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.959 ; ClkDividerN:frequency_divider|s_divCounter[3]  ; ClkDividerN:frequency_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.959 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.227      ;
; 0.960 ; ClkDividerN:frequency_divider|s_divCounter[7]  ; ClkDividerN:frequency_divider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.960 ; ClkDividerN:frequency_divider|s_divCounter[1]  ; ClkDividerN:frequency_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.960 ; ClkDividerN:frequency_divider|s_divCounter[5]  ; ClkDividerN:frequency_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.961 ; ClkDividerN:frequency_divider|s_divCounter[21] ; ClkDividerN:frequency_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.229      ;
; 0.968 ; ClkDividerN:frequency_divider|s_divCounter[10] ; ClkDividerN:frequency_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.235      ;
; 0.969 ; ClkDividerN:frequency_divider|s_divCounter[8]  ; ClkDividerN:frequency_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.236      ;
; 0.969 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.237      ;
; 0.970 ; ClkDividerN:frequency_divider|s_divCounter[2]  ; ClkDividerN:frequency_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.237      ;
; 0.973 ; ClkDividerN:frequency_divider|s_divCounter[10] ; ClkDividerN:frequency_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; ClkDividerN:frequency_divider|s_divCounter[15] ; ClkDividerN:frequency_divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.241      ;
; 0.973 ; ClkDividerN:frequency_divider|s_divCounter[22] ; ClkDividerN:frequency_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.241      ;
; 0.974 ; ClkDividerN:frequency_divider|s_divCounter[4]  ; ClkDividerN:frequency_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; ClkDividerN:frequency_divider|s_divCounter[20] ; ClkDividerN:frequency_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.242      ;
; 0.974 ; ClkDividerN:frequency_divider|s_divCounter[8]  ; ClkDividerN:frequency_divider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; ClkDividerN:frequency_divider|s_divCounter[2]  ; ClkDividerN:frequency_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.978 ; ClkDividerN:frequency_divider|s_divCounter[22] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.246      ;
; 0.979 ; ClkDividerN:frequency_divider|s_divCounter[4]  ; ClkDividerN:frequency_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.246      ;
; 0.979 ; ClkDividerN:frequency_divider|s_divCounter[20] ; ClkDividerN:frequency_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.247      ;
; 0.981 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.249      ;
; 0.983 ; ClkDividerN:frequency_divider|s_divCounter[0]  ; ClkDividerN:frequency_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.250      ;
; 0.983 ; ClkDividerN:frequency_divider|s_divCounter[16] ; ClkDividerN:frequency_divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.251      ;
; 0.984 ; ClkDividerN:frequency_divider|s_divCounter[12] ; ClkDividerN:frequency_divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.255      ;
; 0.985 ; ClkDividerN:frequency_divider|s_divCounter[14] ; ClkDividerN:frequency_divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.253      ;
; 0.987 ; ClkDividerN:frequency_divider|s_divCounter[6]  ; ClkDividerN:frequency_divider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.988 ; ClkDividerN:frequency_divider|s_divCounter[0]  ; ClkDividerN:frequency_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; ClkDividerN:frequency_divider|s_divCounter[16] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.256      ;
; 0.990 ; ClkDividerN:frequency_divider|s_divCounter[14] ; ClkDividerN:frequency_divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.258      ;
; 0.992 ; ClkDividerN:frequency_divider|s_divCounter[6]  ; ClkDividerN:frequency_divider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.996 ; ClkDividerN:frequency_divider|s_divCounter[11] ; ClkDividerN:frequency_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.263      ;
; 0.999 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.267      ;
; 1.004 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.272      ;
; 1.015 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.283      ;
; 1.080 ; ClkDividerN:frequency_divider|s_divCounter[9]  ; ClkDividerN:frequency_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.080 ; ClkDividerN:frequency_divider|s_divCounter[3]  ; ClkDividerN:frequency_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.080 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.348      ;
; 1.081 ; ClkDividerN:frequency_divider|s_divCounter[7]  ; ClkDividerN:frequency_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.081 ; ClkDividerN:frequency_divider|s_divCounter[1]  ; ClkDividerN:frequency_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.081 ; ClkDividerN:frequency_divider|s_divCounter[5]  ; ClkDividerN:frequency_divider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.082 ; ClkDividerN:frequency_divider|s_divCounter[21] ; ClkDividerN:frequency_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.350      ;
; 1.085 ; ClkDividerN:frequency_divider|s_divCounter[9]  ; ClkDividerN:frequency_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.085 ; ClkDividerN:frequency_divider|s_divCounter[3]  ; ClkDividerN:frequency_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.085 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.353      ;
; 1.086 ; ClkDividerN:frequency_divider|s_divCounter[7]  ; ClkDividerN:frequency_divider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.086 ; ClkDividerN:frequency_divider|s_divCounter[1]  ; ClkDividerN:frequency_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.086 ; ClkDividerN:frequency_divider|s_divCounter[5]  ; ClkDividerN:frequency_divider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.087 ; ClkDividerN:frequency_divider|s_divCounter[21] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.355      ;
; 1.090 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.358      ;
; 1.094 ; ClkDividerN:frequency_divider|s_divCounter[15] ; ClkDividerN:frequency_divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.362      ;
; 1.095 ; ClkDividerN:frequency_divider|s_divCounter[10] ; ClkDividerN:frequency_divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.366      ;
; 1.095 ; ClkDividerN:frequency_divider|s_divCounter[8]  ; ClkDividerN:frequency_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.096 ; ClkDividerN:frequency_divider|s_divCounter[2]  ; ClkDividerN:frequency_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.099 ; ClkDividerN:frequency_divider|s_divCounter[15] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.367      ;
; 1.099 ; ClkDividerN:frequency_divider|s_divCounter[22] ; ClkDividerN:frequency_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.367      ;
; 1.100 ; ClkDividerN:frequency_divider|s_divCounter[4]  ; ClkDividerN:frequency_divider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; ClkDividerN:frequency_divider|s_divCounter[20] ; ClkDividerN:frequency_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.368      ;
; 1.100 ; ClkDividerN:frequency_divider|s_divCounter[8]  ; ClkDividerN:frequency_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.101 ; ClkDividerN:frequency_divider|s_divCounter[2]  ; ClkDividerN:frequency_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.102 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.370      ;
; 1.105 ; ClkDividerN:frequency_divider|s_divCounter[12] ; ClkDividerN:frequency_divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.376      ;
; 1.105 ; ClkDividerN:frequency_divider|s_divCounter[4]  ; ClkDividerN:frequency_divider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.372      ;
; 1.105 ; ClkDividerN:frequency_divider|s_divCounter[20] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.373      ;
; 1.107 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.375      ;
; 1.109 ; ClkDividerN:frequency_divider|s_divCounter[0]  ; ClkDividerN:frequency_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.376      ;
; 1.109 ; ClkDividerN:frequency_divider|s_divCounter[16] ; ClkDividerN:frequency_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.377      ;
; 1.110 ; ClkDividerN:frequency_divider|s_divCounter[12] ; ClkDividerN:frequency_divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.381      ;
; 1.111 ; ClkDividerN:frequency_divider|s_divCounter[14] ; ClkDividerN:frequency_divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.379      ;
; 1.113 ; ClkDividerN:frequency_divider|s_divCounter[6]  ; ClkDividerN:frequency_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.380      ;
; 1.114 ; ClkDividerN:frequency_divider|s_divCounter[0]  ; ClkDividerN:frequency_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.381      ;
; 1.114 ; ClkDividerN:frequency_divider|s_divCounter[16] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.382      ;
; 1.116 ; ClkDividerN:frequency_divider|s_divCounter[14] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.384      ;
; 1.118 ; ClkDividerN:frequency_divider|s_divCounter[6]  ; ClkDividerN:frequency_divider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.385      ;
; 1.118 ; ClkDividerN:frequency_divider|s_divCounter[11] ; ClkDividerN:frequency_divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.389      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:frequency_divider|clkOut'                                                                                                                                                       ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.450 ; ShiftRegisterN:shift_register|s_shiftReg[4] ; ShiftRegisterN:shift_register|s_shiftReg[5] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 0.000        ; 0.080      ; 0.716      ;
; 0.451 ; ShiftRegisterN:shift_register|s_shiftReg[3] ; ShiftRegisterN:shift_register|s_shiftReg[4] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 0.000        ; 0.080      ; 0.717      ;
; 0.451 ; ShiftRegisterN:shift_register|s_shiftReg[0] ; ShiftRegisterN:shift_register|s_shiftReg[1] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 0.000        ; 0.080      ; 0.717      ;
; 0.452 ; ShiftRegisterN:shift_register|s_shiftReg[6] ; ShiftRegisterN:shift_register|s_shiftReg[7] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 0.000        ; 0.080      ; 0.718      ;
; 0.452 ; ShiftRegisterN:shift_register|s_shiftReg[2] ; ShiftRegisterN:shift_register|s_shiftReg[3] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 0.000        ; 0.080      ; 0.718      ;
; 0.452 ; ShiftRegisterN:shift_register|s_shiftReg[1] ; ShiftRegisterN:shift_register|s_shiftReg[2] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 0.000        ; 0.080      ; 0.718      ;
; 0.453 ; ShiftRegisterN:shift_register|s_shiftReg[5] ; ShiftRegisterN:shift_register|s_shiftReg[6] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 0.000        ; 0.080      ; 0.719      ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                     ;
+-------------+-----------------+--------------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                           ; Note                                           ;
+-------------+-----------------+--------------------------------------+------------------------------------------------+
; 217.86 MHz  ; 217.86 MHz      ; CLOCK_50                             ;                                                ;
; 1242.24 MHz ; 437.64 MHz      ; ClkDividerN:frequency_divider|clkOut ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+--------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                            ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; CLOCK_50                             ; -3.590 ; -76.334       ;
; ClkDividerN:frequency_divider|clkOut ; 0.195  ; 0.000         ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                            ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; CLOCK_50                             ; 0.406 ; 0.000         ;
; ClkDividerN:frequency_divider|clkOut ; 0.416 ; 0.000         ;
+--------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary              ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; CLOCK_50                             ; -3.000 ; -37.695       ;
; ClkDividerN:frequency_divider|clkOut ; -1.285 ; -10.280       ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                         ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.590 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.514      ;
; -3.531 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.455      ;
; -3.404 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.328      ;
; -3.319 ; ClkDividerN:frequency_divider|s_divCounter[25] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.243      ;
; -3.273 ; ClkDividerN:frequency_divider|s_divCounter[16] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.197      ;
; -3.157 ; ClkDividerN:frequency_divider|s_divCounter[21] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.081      ;
; -3.155 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.079      ;
; -3.140 ; ClkDividerN:frequency_divider|s_divCounter[0]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.067      ;
; -3.124 ; ClkDividerN:frequency_divider|s_divCounter[8]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.051      ;
; -3.117 ; ClkDividerN:frequency_divider|s_divCounter[7]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.044      ;
; -3.075 ; ClkDividerN:frequency_divider|s_divCounter[20] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.999      ;
; -3.045 ; ClkDividerN:frequency_divider|s_divCounter[15] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.969      ;
; -3.039 ; ClkDividerN:frequency_divider|s_divCounter[1]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.966      ;
; -3.036 ; ClkDividerN:frequency_divider|s_divCounter[3]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.963      ;
; -2.965 ; ClkDividerN:frequency_divider|s_divCounter[10] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.892      ;
; -2.958 ; ClkDividerN:frequency_divider|s_divCounter[22] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.882      ;
; -2.946 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.870      ;
; -2.910 ; ClkDividerN:frequency_divider|s_divCounter[14] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.834      ;
; -2.899 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.826      ;
; -2.899 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.826      ;
; -2.899 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.826      ;
; -2.899 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.826      ;
; -2.899 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.826      ;
; -2.899 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.826      ;
; -2.899 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.826      ;
; -2.899 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.826      ;
; -2.899 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.826      ;
; -2.899 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.826      ;
; -2.899 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.826      ;
; -2.899 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.826      ;
; -2.853 ; ClkDividerN:frequency_divider|s_divCounter[9]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.780      ;
; -2.841 ; ClkDividerN:frequency_divider|s_divCounter[2]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.768      ;
; -2.838 ; ClkDividerN:frequency_divider|s_divCounter[12] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.765      ;
; -2.749 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.676      ;
; -2.749 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.676      ;
; -2.749 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.676      ;
; -2.749 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.676      ;
; -2.749 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.676      ;
; -2.749 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.676      ;
; -2.749 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.676      ;
; -2.749 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.676      ;
; -2.749 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.676      ;
; -2.749 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.676      ;
; -2.749 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.676      ;
; -2.749 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.676      ;
; -2.727 ; ClkDividerN:frequency_divider|s_divCounter[5]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.654      ;
; -2.727 ; ClkDividerN:frequency_divider|s_divCounter[13] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.654      ;
; -2.719 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.642      ;
; -2.719 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.642      ;
; -2.719 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.642      ;
; -2.719 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.642      ;
; -2.719 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.642      ;
; -2.719 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.642      ;
; -2.719 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.642      ;
; -2.719 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.642      ;
; -2.719 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.642      ;
; -2.719 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.642      ;
; -2.719 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.642      ;
; -2.719 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.642      ;
; -2.719 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.642      ;
; -2.629 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.556      ;
; -2.629 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.556      ;
; -2.629 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.556      ;
; -2.629 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.556      ;
; -2.629 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.556      ;
; -2.629 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.556      ;
; -2.629 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.556      ;
; -2.629 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.556      ;
; -2.629 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.556      ;
; -2.629 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.556      ;
; -2.629 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.556      ;
; -2.629 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.556      ;
; -2.625 ; ClkDividerN:frequency_divider|s_divCounter[4]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.552      ;
; -2.609 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.533      ;
; -2.585 ; ClkDividerN:frequency_divider|s_divCounter[6]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.512      ;
; -2.569 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.492      ;
; -2.569 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.492      ;
; -2.569 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.492      ;
; -2.569 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.492      ;
; -2.569 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.492      ;
; -2.569 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.492      ;
; -2.569 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.492      ;
; -2.569 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.492      ;
; -2.569 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.492      ;
; -2.569 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.492      ;
; -2.569 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.492      ;
; -2.569 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.492      ;
; -2.569 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.492      ;
; -2.555 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.482      ;
; -2.555 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.482      ;
; -2.555 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.482      ;
; -2.555 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.482      ;
; -2.555 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.482      ;
; -2.555 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.482      ;
; -2.555 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.482      ;
; -2.555 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.482      ;
; -2.555 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.482      ;
; -2.555 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.482      ;
; -2.555 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.482      ;
; -2.555 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.482      ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:frequency_divider|clkOut'                                                                                                                                                       ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.195 ; ShiftRegisterN:shift_register|s_shiftReg[5] ; ShiftRegisterN:shift_register|s_shiftReg[6] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 1.000        ; -0.071     ; 0.733      ;
; 0.196 ; ShiftRegisterN:shift_register|s_shiftReg[2] ; ShiftRegisterN:shift_register|s_shiftReg[3] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 1.000        ; -0.071     ; 0.732      ;
; 0.197 ; ShiftRegisterN:shift_register|s_shiftReg[6] ; ShiftRegisterN:shift_register|s_shiftReg[7] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 1.000        ; -0.071     ; 0.731      ;
; 0.197 ; ShiftRegisterN:shift_register|s_shiftReg[1] ; ShiftRegisterN:shift_register|s_shiftReg[2] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 1.000        ; -0.071     ; 0.731      ;
; 0.197 ; ShiftRegisterN:shift_register|s_shiftReg[0] ; ShiftRegisterN:shift_register|s_shiftReg[1] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 1.000        ; -0.071     ; 0.731      ;
; 0.198 ; ShiftRegisterN:shift_register|s_shiftReg[3] ; ShiftRegisterN:shift_register|s_shiftReg[4] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 1.000        ; -0.071     ; 0.730      ;
; 0.199 ; ShiftRegisterN:shift_register|s_shiftReg[4] ; ShiftRegisterN:shift_register|s_shiftReg[5] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 1.000        ; -0.071     ; 0.729      ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                         ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.406 ; ClkDividerN:frequency_divider|s_divCounter[25] ; ClkDividerN:frequency_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.649      ;
; 0.584 ; ClkDividerN:frequency_divider|s_divCounter[10] ; ClkDividerN:frequency_divider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.828      ;
; 0.586 ; ClkDividerN:frequency_divider|s_divCounter[2]  ; ClkDividerN:frequency_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.830      ;
; 0.586 ; ClkDividerN:frequency_divider|s_divCounter[3]  ; ClkDividerN:frequency_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.830      ;
; 0.586 ; ClkDividerN:frequency_divider|s_divCounter[8]  ; ClkDividerN:frequency_divider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.830      ;
; 0.587 ; ClkDividerN:frequency_divider|s_divCounter[9]  ; ClkDividerN:frequency_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.831      ;
; 0.588 ; ClkDividerN:frequency_divider|s_divCounter[1]  ; ClkDividerN:frequency_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.832      ;
; 0.588 ; ClkDividerN:frequency_divider|s_divCounter[5]  ; ClkDividerN:frequency_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.832      ;
; 0.588 ; ClkDividerN:frequency_divider|s_divCounter[7]  ; ClkDividerN:frequency_divider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.832      ;
; 0.588 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.590 ; ClkDividerN:frequency_divider|s_divCounter[21] ; ClkDividerN:frequency_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.833      ;
; 0.591 ; ClkDividerN:frequency_divider|s_divCounter[4]  ; ClkDividerN:frequency_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.835      ;
; 0.592 ; ClkDividerN:frequency_divider|s_divCounter[20] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.592 ; ClkDividerN:frequency_divider|s_divCounter[22] ; ClkDividerN:frequency_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.597 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.840      ;
; 0.598 ; ClkDividerN:frequency_divider|s_divCounter[12] ; ClkDividerN:frequency_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.600 ; ClkDividerN:frequency_divider|s_divCounter[16] ; ClkDividerN:frequency_divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.602 ; ClkDividerN:frequency_divider|s_divCounter[15] ; ClkDividerN:frequency_divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; ClkDividerN:frequency_divider|s_divCounter[6]  ; ClkDividerN:frequency_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.847      ;
; 0.604 ; ClkDividerN:frequency_divider|s_divCounter[14] ; ClkDividerN:frequency_divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.609 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.852      ;
; 0.615 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.858      ;
; 0.617 ; ClkDividerN:frequency_divider|s_divCounter[0]  ; ClkDividerN:frequency_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.861      ;
; 0.619 ; ClkDividerN:frequency_divider|s_divCounter[11] ; ClkDividerN:frequency_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.863      ;
; 0.627 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.870      ;
; 0.872 ; ClkDividerN:frequency_divider|s_divCounter[3]  ; ClkDividerN:frequency_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.116      ;
; 0.872 ; ClkDividerN:frequency_divider|s_divCounter[10] ; ClkDividerN:frequency_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.116      ;
; 0.874 ; ClkDividerN:frequency_divider|s_divCounter[9]  ; ClkDividerN:frequency_divider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.118      ;
; 0.874 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.874 ; ClkDividerN:frequency_divider|s_divCounter[2]  ; ClkDividerN:frequency_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.118      ;
; 0.874 ; ClkDividerN:frequency_divider|s_divCounter[8]  ; ClkDividerN:frequency_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.118      ;
; 0.875 ; ClkDividerN:frequency_divider|s_divCounter[1]  ; ClkDividerN:frequency_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.119      ;
; 0.875 ; ClkDividerN:frequency_divider|s_divCounter[7]  ; ClkDividerN:frequency_divider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.119      ;
; 0.875 ; ClkDividerN:frequency_divider|s_divCounter[5]  ; ClkDividerN:frequency_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.119      ;
; 0.877 ; ClkDividerN:frequency_divider|s_divCounter[21] ; ClkDividerN:frequency_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.120      ;
; 0.879 ; ClkDividerN:frequency_divider|s_divCounter[4]  ; ClkDividerN:frequency_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.123      ;
; 0.880 ; ClkDividerN:frequency_divider|s_divCounter[20] ; ClkDividerN:frequency_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.880 ; ClkDividerN:frequency_divider|s_divCounter[22] ; ClkDividerN:frequency_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.883 ; ClkDividerN:frequency_divider|s_divCounter[10] ; ClkDividerN:frequency_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.127      ;
; 0.884 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.127      ;
; 0.885 ; ClkDividerN:frequency_divider|s_divCounter[2]  ; ClkDividerN:frequency_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.129      ;
; 0.885 ; ClkDividerN:frequency_divider|s_divCounter[8]  ; ClkDividerN:frequency_divider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.129      ;
; 0.886 ; ClkDividerN:frequency_divider|s_divCounter[0]  ; ClkDividerN:frequency_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.130      ;
; 0.888 ; ClkDividerN:frequency_divider|s_divCounter[16] ; ClkDividerN:frequency_divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; ClkDividerN:frequency_divider|s_divCounter[15] ; ClkDividerN:frequency_divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; ClkDividerN:frequency_divider|s_divCounter[4]  ; ClkDividerN:frequency_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.134      ;
; 0.891 ; ClkDividerN:frequency_divider|s_divCounter[6]  ; ClkDividerN:frequency_divider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.135      ;
; 0.891 ; ClkDividerN:frequency_divider|s_divCounter[20] ; ClkDividerN:frequency_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.891 ; ClkDividerN:frequency_divider|s_divCounter[22] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; ClkDividerN:frequency_divider|s_divCounter[14] ; ClkDividerN:frequency_divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.894 ; ClkDividerN:frequency_divider|s_divCounter[12] ; ClkDividerN:frequency_divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 1.141      ;
; 0.896 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.139      ;
; 0.897 ; ClkDividerN:frequency_divider|s_divCounter[0]  ; ClkDividerN:frequency_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.141      ;
; 0.899 ; ClkDividerN:frequency_divider|s_divCounter[16] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.142      ;
; 0.902 ; ClkDividerN:frequency_divider|s_divCounter[6]  ; ClkDividerN:frequency_divider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.146      ;
; 0.903 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; ClkDividerN:frequency_divider|s_divCounter[14] ; ClkDividerN:frequency_divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.906 ; ClkDividerN:frequency_divider|s_divCounter[11] ; ClkDividerN:frequency_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.150      ;
; 0.914 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.157      ;
; 0.915 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.158      ;
; 0.971 ; ClkDividerN:frequency_divider|s_divCounter[3]  ; ClkDividerN:frequency_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.215      ;
; 0.973 ; ClkDividerN:frequency_divider|s_divCounter[9]  ; ClkDividerN:frequency_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.217      ;
; 0.973 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.216      ;
; 0.974 ; ClkDividerN:frequency_divider|s_divCounter[1]  ; ClkDividerN:frequency_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.218      ;
; 0.974 ; ClkDividerN:frequency_divider|s_divCounter[7]  ; ClkDividerN:frequency_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.218      ;
; 0.974 ; ClkDividerN:frequency_divider|s_divCounter[5]  ; ClkDividerN:frequency_divider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.218      ;
; 0.976 ; ClkDividerN:frequency_divider|s_divCounter[21] ; ClkDividerN:frequency_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.219      ;
; 0.982 ; ClkDividerN:frequency_divider|s_divCounter[3]  ; ClkDividerN:frequency_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.226      ;
; 0.983 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.226      ;
; 0.984 ; ClkDividerN:frequency_divider|s_divCounter[9]  ; ClkDividerN:frequency_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.228      ;
; 0.984 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.984 ; ClkDividerN:frequency_divider|s_divCounter[2]  ; ClkDividerN:frequency_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.228      ;
; 0.984 ; ClkDividerN:frequency_divider|s_divCounter[8]  ; ClkDividerN:frequency_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.228      ;
; 0.985 ; ClkDividerN:frequency_divider|s_divCounter[1]  ; ClkDividerN:frequency_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.229      ;
; 0.985 ; ClkDividerN:frequency_divider|s_divCounter[7]  ; ClkDividerN:frequency_divider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.229      ;
; 0.985 ; ClkDividerN:frequency_divider|s_divCounter[5]  ; ClkDividerN:frequency_divider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.229      ;
; 0.987 ; ClkDividerN:frequency_divider|s_divCounter[21] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.230      ;
; 0.988 ; ClkDividerN:frequency_divider|s_divCounter[15] ; ClkDividerN:frequency_divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.989 ; ClkDividerN:frequency_divider|s_divCounter[4]  ; ClkDividerN:frequency_divider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.233      ;
; 0.990 ; ClkDividerN:frequency_divider|s_divCounter[10] ; ClkDividerN:frequency_divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 1.237      ;
; 0.990 ; ClkDividerN:frequency_divider|s_divCounter[20] ; ClkDividerN:frequency_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.233      ;
; 0.990 ; ClkDividerN:frequency_divider|s_divCounter[22] ; ClkDividerN:frequency_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.233      ;
; 0.993 ; ClkDividerN:frequency_divider|s_divCounter[12] ; ClkDividerN:frequency_divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 1.240      ;
; 0.995 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.238      ;
; 0.995 ; ClkDividerN:frequency_divider|s_divCounter[2]  ; ClkDividerN:frequency_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.239      ;
; 0.995 ; ClkDividerN:frequency_divider|s_divCounter[8]  ; ClkDividerN:frequency_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.239      ;
; 0.996 ; ClkDividerN:frequency_divider|s_divCounter[0]  ; ClkDividerN:frequency_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.240      ;
; 0.998 ; ClkDividerN:frequency_divider|s_divCounter[16] ; ClkDividerN:frequency_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.241      ;
; 0.999 ; ClkDividerN:frequency_divider|s_divCounter[15] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 1.000 ; ClkDividerN:frequency_divider|s_divCounter[4]  ; ClkDividerN:frequency_divider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.244      ;
; 1.001 ; ClkDividerN:frequency_divider|s_divCounter[6]  ; ClkDividerN:frequency_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.245      ;
; 1.001 ; ClkDividerN:frequency_divider|s_divCounter[20] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.244      ;
; 1.002 ; ClkDividerN:frequency_divider|s_divCounter[14] ; ClkDividerN:frequency_divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.004 ; ClkDividerN:frequency_divider|s_divCounter[12] ; ClkDividerN:frequency_divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 1.251      ;
; 1.006 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.249      ;
; 1.007 ; ClkDividerN:frequency_divider|s_divCounter[0]  ; ClkDividerN:frequency_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.251      ;
; 1.009 ; ClkDividerN:frequency_divider|s_divCounter[16] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.252      ;
; 1.012 ; ClkDividerN:frequency_divider|s_divCounter[6]  ; ClkDividerN:frequency_divider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.256      ;
; 1.013 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.256      ;
; 1.013 ; ClkDividerN:frequency_divider|s_divCounter[11] ; ClkDividerN:frequency_divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 1.260      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:frequency_divider|clkOut'                                                                                                                                                        ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.416 ; ShiftRegisterN:shift_register|s_shiftReg[4] ; ShiftRegisterN:shift_register|s_shiftReg[5] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 0.000        ; 0.071      ; 0.658      ;
; 0.416 ; ShiftRegisterN:shift_register|s_shiftReg[3] ; ShiftRegisterN:shift_register|s_shiftReg[4] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 0.000        ; 0.071      ; 0.658      ;
; 0.417 ; ShiftRegisterN:shift_register|s_shiftReg[6] ; ShiftRegisterN:shift_register|s_shiftReg[7] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 0.000        ; 0.071      ; 0.659      ;
; 0.417 ; ShiftRegisterN:shift_register|s_shiftReg[1] ; ShiftRegisterN:shift_register|s_shiftReg[2] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 0.000        ; 0.071      ; 0.659      ;
; 0.417 ; ShiftRegisterN:shift_register|s_shiftReg[0] ; ShiftRegisterN:shift_register|s_shiftReg[1] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 0.000        ; 0.071      ; 0.659      ;
; 0.418 ; ShiftRegisterN:shift_register|s_shiftReg[5] ; ShiftRegisterN:shift_register|s_shiftReg[6] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 0.000        ; 0.071      ; 0.660      ;
; 0.418 ; ShiftRegisterN:shift_register|s_shiftReg[2] ; ShiftRegisterN:shift_register|s_shiftReg[3] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 0.000        ; 0.071      ; 0.660      ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                            ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; CLOCK_50                             ; -1.531 ; -26.937       ;
; ClkDividerN:frequency_divider|clkOut ; 0.560  ; 0.000         ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                            ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; ClkDividerN:frequency_divider|clkOut ; 0.200 ; 0.000         ;
; CLOCK_50                             ; 0.203 ; 0.000         ;
+--------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary              ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; CLOCK_50                             ; -3.000 ; -31.661       ;
; ClkDividerN:frequency_divider|clkOut ; -1.000 ; -8.000        ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                         ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.531 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.474      ;
; -1.485 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.428      ;
; -1.461 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.404      ;
; -1.386 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.329      ;
; -1.381 ; ClkDividerN:frequency_divider|s_divCounter[21] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.324      ;
; -1.366 ; ClkDividerN:frequency_divider|s_divCounter[16] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.309      ;
; -1.339 ; ClkDividerN:frequency_divider|s_divCounter[25] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.282      ;
; -1.320 ; ClkDividerN:frequency_divider|s_divCounter[20] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.263      ;
; -1.282 ; ClkDividerN:frequency_divider|s_divCounter[0]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.227      ;
; -1.268 ; ClkDividerN:frequency_divider|s_divCounter[3]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.213      ;
; -1.264 ; ClkDividerN:frequency_divider|s_divCounter[1]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.209      ;
; -1.246 ; ClkDividerN:frequency_divider|s_divCounter[22] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.189      ;
; -1.218 ; ClkDividerN:frequency_divider|s_divCounter[8]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.163      ;
; -1.218 ; ClkDividerN:frequency_divider|s_divCounter[7]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.163      ;
; -1.210 ; ClkDividerN:frequency_divider|s_divCounter[14] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.153      ;
; -1.194 ; ClkDividerN:frequency_divider|s_divCounter[15] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.137      ;
; -1.154 ; ClkDividerN:frequency_divider|s_divCounter[12] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.099      ;
; -1.139 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.082      ;
; -1.132 ; ClkDividerN:frequency_divider|s_divCounter[10] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.077      ;
; -1.130 ; ClkDividerN:frequency_divider|s_divCounter[2]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.075      ;
; -1.096 ; ClkDividerN:frequency_divider|s_divCounter[5]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.041      ;
; -1.080 ; ClkDividerN:frequency_divider|s_divCounter[13] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.025      ;
; -1.074 ; ClkDividerN:frequency_divider|s_divCounter[9]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.019      ;
; -1.036 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.981      ;
; -1.036 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.981      ;
; -1.036 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.981      ;
; -1.036 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.981      ;
; -1.036 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.981      ;
; -1.036 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.981      ;
; -1.036 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.981      ;
; -1.036 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.981      ;
; -1.036 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.981      ;
; -1.036 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.981      ;
; -1.036 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.981      ;
; -1.036 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.981      ;
; -1.033 ; ClkDividerN:frequency_divider|s_divCounter[4]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.978      ;
; -0.965 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.910      ;
; -0.965 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.910      ;
; -0.965 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.910      ;
; -0.965 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.910      ;
; -0.965 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.910      ;
; -0.965 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.910      ;
; -0.965 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.910      ;
; -0.965 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.910      ;
; -0.965 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.910      ;
; -0.965 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.910      ;
; -0.965 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.910      ;
; -0.965 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.910      ;
; -0.952 ; ClkDividerN:frequency_divider|s_divCounter[6]  ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.897      ;
; -0.931 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.874      ;
; -0.931 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.874      ;
; -0.931 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.874      ;
; -0.931 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.874      ;
; -0.931 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.874      ;
; -0.931 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.874      ;
; -0.931 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.874      ;
; -0.931 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.874      ;
; -0.931 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.874      ;
; -0.931 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.874      ;
; -0.931 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.874      ;
; -0.931 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.874      ;
; -0.931 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.874      ;
; -0.899 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.844      ;
; -0.899 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.844      ;
; -0.899 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.844      ;
; -0.899 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.844      ;
; -0.899 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.844      ;
; -0.899 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.844      ;
; -0.899 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.844      ;
; -0.899 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.844      ;
; -0.899 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.844      ;
; -0.899 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.844      ;
; -0.899 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.844      ;
; -0.899 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.844      ;
; -0.898 ; ClkDividerN:frequency_divider|s_divCounter[11] ; ClkDividerN:frequency_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.875 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.820      ;
; -0.875 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.820      ;
; -0.875 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.820      ;
; -0.875 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.820      ;
; -0.875 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.820      ;
; -0.875 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.820      ;
; -0.875 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.820      ;
; -0.875 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.820      ;
; -0.875 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.820      ;
; -0.875 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.820      ;
; -0.875 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.820      ;
; -0.875 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.820      ;
; -0.871 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.814      ;
; -0.869 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.814      ;
; -0.869 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.814      ;
; -0.869 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.814      ;
; -0.869 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.814      ;
; -0.869 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.814      ;
; -0.869 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.814      ;
; -0.869 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.814      ;
; -0.869 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.814      ;
; -0.869 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.814      ;
; -0.869 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.814      ;
; -0.869 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.814      ;
; -0.869 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.814      ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:frequency_divider|clkOut'                                                                                                                                                       ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.560 ; ShiftRegisterN:shift_register|s_shiftReg[5] ; ShiftRegisterN:shift_register|s_shiftReg[6] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 1.000        ; -0.040     ; 0.387      ;
; 0.562 ; ShiftRegisterN:shift_register|s_shiftReg[2] ; ShiftRegisterN:shift_register|s_shiftReg[3] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 1.000        ; -0.040     ; 0.385      ;
; 0.562 ; ShiftRegisterN:shift_register|s_shiftReg[0] ; ShiftRegisterN:shift_register|s_shiftReg[1] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 1.000        ; -0.040     ; 0.385      ;
; 0.563 ; ShiftRegisterN:shift_register|s_shiftReg[6] ; ShiftRegisterN:shift_register|s_shiftReg[7] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 1.000        ; -0.040     ; 0.384      ;
; 0.563 ; ShiftRegisterN:shift_register|s_shiftReg[3] ; ShiftRegisterN:shift_register|s_shiftReg[4] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 1.000        ; -0.040     ; 0.384      ;
; 0.563 ; ShiftRegisterN:shift_register|s_shiftReg[1] ; ShiftRegisterN:shift_register|s_shiftReg[2] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 1.000        ; -0.040     ; 0.384      ;
; 0.564 ; ShiftRegisterN:shift_register|s_shiftReg[4] ; ShiftRegisterN:shift_register|s_shiftReg[5] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 1.000        ; -0.040     ; 0.383      ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:frequency_divider|clkOut'                                                                                                                                                        ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.200 ; ShiftRegisterN:shift_register|s_shiftReg[4] ; ShiftRegisterN:shift_register|s_shiftReg[5] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 0.000        ; 0.040      ; 0.324      ;
; 0.201 ; ShiftRegisterN:shift_register|s_shiftReg[6] ; ShiftRegisterN:shift_register|s_shiftReg[7] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 0.000        ; 0.040      ; 0.325      ;
; 0.201 ; ShiftRegisterN:shift_register|s_shiftReg[3] ; ShiftRegisterN:shift_register|s_shiftReg[4] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 0.000        ; 0.040      ; 0.325      ;
; 0.201 ; ShiftRegisterN:shift_register|s_shiftReg[1] ; ShiftRegisterN:shift_register|s_shiftReg[2] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 0.000        ; 0.040      ; 0.325      ;
; 0.202 ; ShiftRegisterN:shift_register|s_shiftReg[2] ; ShiftRegisterN:shift_register|s_shiftReg[3] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 0.000        ; 0.040      ; 0.326      ;
; 0.202 ; ShiftRegisterN:shift_register|s_shiftReg[0] ; ShiftRegisterN:shift_register|s_shiftReg[1] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 0.000        ; 0.040      ; 0.326      ;
; 0.203 ; ShiftRegisterN:shift_register|s_shiftReg[5] ; ShiftRegisterN:shift_register|s_shiftReg[6] ; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 0.000        ; 0.040      ; 0.327      ;
+-------+---------------------------------------------+---------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                 ;
+-------+------------------------------------------------+------------------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; 0.203 ; ClkDividerN:frequency_divider|s_divCounter[25] ; ClkDividerN:frequency_divider|s_divCounter[25] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.329      ;
; 0.292 ; ClkDividerN:frequency_divider|s_divCounter[3]  ; ClkDividerN:frequency_divider|s_divCounter[3]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; ClkDividerN:frequency_divider|s_divCounter[9]  ; ClkDividerN:frequency_divider|s_divCounter[9]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; ClkDividerN:frequency_divider|s_divCounter[10] ; ClkDividerN:frequency_divider|s_divCounter[10] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|s_divCounter[19] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; ClkDividerN:frequency_divider|s_divCounter[2]  ; ClkDividerN:frequency_divider|s_divCounter[2]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:frequency_divider|s_divCounter[1]  ; ClkDividerN:frequency_divider|s_divCounter[1]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:frequency_divider|s_divCounter[5]  ; ClkDividerN:frequency_divider|s_divCounter[5]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:frequency_divider|s_divCounter[7]  ; ClkDividerN:frequency_divider|s_divCounter[7]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:frequency_divider|s_divCounter[8]  ; ClkDividerN:frequency_divider|s_divCounter[8]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.294 ; ClkDividerN:frequency_divider|s_divCounter[4]  ; ClkDividerN:frequency_divider|s_divCounter[4]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; ClkDividerN:frequency_divider|s_divCounter[20] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; ClkDividerN:frequency_divider|s_divCounter[21] ; ClkDividerN:frequency_divider|s_divCounter[21] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; ClkDividerN:frequency_divider|s_divCounter[22] ; ClkDividerN:frequency_divider|s_divCounter[22] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.299 ; ClkDividerN:frequency_divider|s_divCounter[12] ; ClkDividerN:frequency_divider|s_divCounter[12] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[23] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; ClkDividerN:frequency_divider|s_divCounter[14] ; ClkDividerN:frequency_divider|s_divCounter[14] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:frequency_divider|s_divCounter[15] ; ClkDividerN:frequency_divider|s_divCounter[15] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:frequency_divider|s_divCounter[16] ; ClkDividerN:frequency_divider|s_divCounter[16] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; ClkDividerN:frequency_divider|s_divCounter[6]  ; ClkDividerN:frequency_divider|s_divCounter[6]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.305 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[17] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.431      ;
; 0.308 ; ClkDividerN:frequency_divider|s_divCounter[0]  ; ClkDividerN:frequency_divider|s_divCounter[0]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.434      ;
; 0.310 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.436      ;
; 0.311 ; ClkDividerN:frequency_divider|s_divCounter[11] ; ClkDividerN:frequency_divider|s_divCounter[11] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.437      ;
; 0.317 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.443      ;
; 0.441 ; ClkDividerN:frequency_divider|s_divCounter[9]  ; ClkDividerN:frequency_divider|s_divCounter[10] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.567      ;
; 0.441 ; ClkDividerN:frequency_divider|s_divCounter[3]  ; ClkDividerN:frequency_divider|s_divCounter[4]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.567      ;
; 0.441 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.567      ;
; 0.442 ; ClkDividerN:frequency_divider|s_divCounter[1]  ; ClkDividerN:frequency_divider|s_divCounter[2]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; ClkDividerN:frequency_divider|s_divCounter[7]  ; ClkDividerN:frequency_divider|s_divCounter[8]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; ClkDividerN:frequency_divider|s_divCounter[5]  ; ClkDividerN:frequency_divider|s_divCounter[6]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.443 ; ClkDividerN:frequency_divider|s_divCounter[21] ; ClkDividerN:frequency_divider|s_divCounter[22] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.569      ;
; 0.448 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; ClkDividerN:frequency_divider|s_divCounter[15] ; ClkDividerN:frequency_divider|s_divCounter[16] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.450 ; ClkDividerN:frequency_divider|s_divCounter[10] ; ClkDividerN:frequency_divider|s_divCounter[11] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.451 ; ClkDividerN:frequency_divider|s_divCounter[2]  ; ClkDividerN:frequency_divider|s_divCounter[3]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.451 ; ClkDividerN:frequency_divider|s_divCounter[8]  ; ClkDividerN:frequency_divider|s_divCounter[9]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.452 ; ClkDividerN:frequency_divider|s_divCounter[4]  ; ClkDividerN:frequency_divider|s_divCounter[5]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; ClkDividerN:frequency_divider|s_divCounter[20] ; ClkDividerN:frequency_divider|s_divCounter[21] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; ClkDividerN:frequency_divider|s_divCounter[22] ; ClkDividerN:frequency_divider|s_divCounter[23] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.453 ; ClkDividerN:frequency_divider|s_divCounter[10] ; ClkDividerN:frequency_divider|s_divCounter[12] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.454 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; ClkDividerN:frequency_divider|s_divCounter[8]  ; ClkDividerN:frequency_divider|s_divCounter[10] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; ClkDividerN:frequency_divider|s_divCounter[2]  ; ClkDividerN:frequency_divider|s_divCounter[4]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.455 ; ClkDividerN:frequency_divider|s_divCounter[4]  ; ClkDividerN:frequency_divider|s_divCounter[6]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; ClkDividerN:frequency_divider|s_divCounter[20] ; ClkDividerN:frequency_divider|s_divCounter[22] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; ClkDividerN:frequency_divider|s_divCounter[22] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.457 ; ClkDividerN:frequency_divider|s_divCounter[0]  ; ClkDividerN:frequency_divider|s_divCounter[1]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.458 ; ClkDividerN:frequency_divider|s_divCounter[12] ; ClkDividerN:frequency_divider|s_divCounter[14] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.044      ; 0.586      ;
; 0.458 ; ClkDividerN:frequency_divider|s_divCounter[14] ; ClkDividerN:frequency_divider|s_divCounter[15] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; ClkDividerN:frequency_divider|s_divCounter[16] ; ClkDividerN:frequency_divider|s_divCounter[17] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; ClkDividerN:frequency_divider|s_divCounter[6]  ; ClkDividerN:frequency_divider|s_divCounter[7]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.460 ; ClkDividerN:frequency_divider|s_divCounter[0]  ; ClkDividerN:frequency_divider|s_divCounter[2]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; ClkDividerN:frequency_divider|s_divCounter[11] ; ClkDividerN:frequency_divider|s_divCounter[12] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; ClkDividerN:frequency_divider|s_divCounter[14] ; ClkDividerN:frequency_divider|s_divCounter[16] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; ClkDividerN:frequency_divider|s_divCounter[16] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; ClkDividerN:frequency_divider|s_divCounter[6]  ; ClkDividerN:frequency_divider|s_divCounter[8]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.468 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[19] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.594      ;
; 0.471 ; ClkDividerN:frequency_divider|s_divCounter[18] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.597      ;
; 0.475 ; ClkDividerN:frequency_divider|s_divCounter[24] ; ClkDividerN:frequency_divider|s_divCounter[25] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.601      ;
; 0.504 ; ClkDividerN:frequency_divider|s_divCounter[9]  ; ClkDividerN:frequency_divider|s_divCounter[11] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.630      ;
; 0.504 ; ClkDividerN:frequency_divider|s_divCounter[3]  ; ClkDividerN:frequency_divider|s_divCounter[5]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.630      ;
; 0.504 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|s_divCounter[21] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.630      ;
; 0.505 ; ClkDividerN:frequency_divider|s_divCounter[1]  ; ClkDividerN:frequency_divider|s_divCounter[3]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; ClkDividerN:frequency_divider|s_divCounter[7]  ; ClkDividerN:frequency_divider|s_divCounter[9]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; ClkDividerN:frequency_divider|s_divCounter[5]  ; ClkDividerN:frequency_divider|s_divCounter[7]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.506 ; ClkDividerN:frequency_divider|s_divCounter[21] ; ClkDividerN:frequency_divider|s_divCounter[23] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.632      ;
; 0.507 ; ClkDividerN:frequency_divider|s_divCounter[9]  ; ClkDividerN:frequency_divider|s_divCounter[12] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.507 ; ClkDividerN:frequency_divider|s_divCounter[3]  ; ClkDividerN:frequency_divider|s_divCounter[6]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.507 ; ClkDividerN:frequency_divider|s_divCounter[19] ; ClkDividerN:frequency_divider|s_divCounter[22] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.508 ; ClkDividerN:frequency_divider|s_divCounter[7]  ; ClkDividerN:frequency_divider|s_divCounter[10] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; ClkDividerN:frequency_divider|s_divCounter[1]  ; ClkDividerN:frequency_divider|s_divCounter[4]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; ClkDividerN:frequency_divider|s_divCounter[5]  ; ClkDividerN:frequency_divider|s_divCounter[8]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.509 ; ClkDividerN:frequency_divider|s_divCounter[21] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.635      ;
; 0.511 ; ClkDividerN:frequency_divider|s_divCounter[23] ; ClkDividerN:frequency_divider|s_divCounter[25] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; ClkDividerN:frequency_divider|clkOut           ; ClkDividerN:frequency_divider|clkOut           ; ClkDividerN:frequency_divider|clkOut ; CLOCK_50    ; 0.000        ; 1.651      ; 2.381      ;
; 0.512 ; ClkDividerN:frequency_divider|s_divCounter[15] ; ClkDividerN:frequency_divider|s_divCounter[17] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.515 ; ClkDividerN:frequency_divider|s_divCounter[15] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.517 ; ClkDividerN:frequency_divider|s_divCounter[10] ; ClkDividerN:frequency_divider|s_divCounter[14] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.044      ; 0.645      ;
; 0.517 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[19] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.517 ; ClkDividerN:frequency_divider|s_divCounter[8]  ; ClkDividerN:frequency_divider|s_divCounter[11] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.517 ; ClkDividerN:frequency_divider|s_divCounter[2]  ; ClkDividerN:frequency_divider|s_divCounter[5]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.518 ; ClkDividerN:frequency_divider|s_divCounter[4]  ; ClkDividerN:frequency_divider|s_divCounter[7]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.518 ; ClkDividerN:frequency_divider|s_divCounter[20] ; ClkDividerN:frequency_divider|s_divCounter[23] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.518 ; ClkDividerN:frequency_divider|s_divCounter[22] ; ClkDividerN:frequency_divider|s_divCounter[25] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.520 ; ClkDividerN:frequency_divider|s_divCounter[17] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.520 ; ClkDividerN:frequency_divider|s_divCounter[8]  ; ClkDividerN:frequency_divider|s_divCounter[12] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.520 ; ClkDividerN:frequency_divider|s_divCounter[2]  ; ClkDividerN:frequency_divider|s_divCounter[6]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.521 ; ClkDividerN:frequency_divider|s_divCounter[12] ; ClkDividerN:frequency_divider|s_divCounter[15] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.044      ; 0.649      ;
; 0.521 ; ClkDividerN:frequency_divider|s_divCounter[4]  ; ClkDividerN:frequency_divider|s_divCounter[8]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.647      ;
; 0.521 ; ClkDividerN:frequency_divider|s_divCounter[20] ; ClkDividerN:frequency_divider|s_divCounter[24] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.647      ;
; 0.523 ; ClkDividerN:frequency_divider|s_divCounter[0]  ; ClkDividerN:frequency_divider|s_divCounter[3]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.524 ; ClkDividerN:frequency_divider|s_divCounter[12] ; ClkDividerN:frequency_divider|s_divCounter[16] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.044      ; 0.652      ;
; 0.524 ; ClkDividerN:frequency_divider|s_divCounter[14] ; ClkDividerN:frequency_divider|s_divCounter[17] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.524 ; ClkDividerN:frequency_divider|s_divCounter[11] ; ClkDividerN:frequency_divider|s_divCounter[14] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.044      ; 0.652      ;
; 0.524 ; ClkDividerN:frequency_divider|s_divCounter[16] ; ClkDividerN:frequency_divider|s_divCounter[19] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.525 ; ClkDividerN:frequency_divider|s_divCounter[6]  ; ClkDividerN:frequency_divider|s_divCounter[9]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.651      ;
; 0.526 ; ClkDividerN:frequency_divider|s_divCounter[0]  ; ClkDividerN:frequency_divider|s_divCounter[4]  ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.527 ; ClkDividerN:frequency_divider|s_divCounter[14] ; ClkDividerN:frequency_divider|s_divCounter[18] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.527 ; ClkDividerN:frequency_divider|s_divCounter[16] ; ClkDividerN:frequency_divider|s_divCounter[20] ; CLOCK_50                             ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
+-------+------------------------------------------------+------------------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                 ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                      ; -3.963  ; 0.200 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                             ; -3.963  ; 0.203 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:frequency_divider|clkOut ; 0.104   ; 0.200 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                       ; -85.662 ; 0.0   ; 0.0      ; 0.0     ; -47.975             ;
;  CLOCK_50                             ; -85.662 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  ClkDividerN:frequency_divider|clkOut ; 0.000   ; 0.000 ; N/A      ; N/A     ; -10.280             ;
+---------------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 7        ; 0        ; 0        ; 0        ;
; ClkDividerN:frequency_divider|clkOut ; CLOCK_50                             ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                             ; CLOCK_50                             ; 1214     ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; 7        ; 0        ; 0        ; 0        ;
; ClkDividerN:frequency_divider|clkOut ; CLOCK_50                             ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                             ; CLOCK_50                             ; 1214     ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                             ;
+--------------------------------------+--------------------------------------+------+-------------+
; Target                               ; Clock                                ; Type ; Status      ;
+--------------------------------------+--------------------------------------+------+-------------+
; CLOCK_50                             ; CLOCK_50                             ; Base ; Constrained ;
; ClkDividerN:frequency_divider|clkOut ; ClkDividerN:frequency_divider|clkOut ; Base ; Constrained ;
+--------------------------------------+--------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition
    Info: Processing started: Fri Mar 22 11:00:01 2024
Info: Command: quartus_sta ShiftRegister_Demo -c ShiftRegister_Demo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ShiftRegister_Demo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name ClkDividerN:frequency_divider|clkOut ClkDividerN:frequency_divider|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.963
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.963             -85.662 CLOCK_50 
    Info (332119):     0.104               0.000 ClkDividerN:frequency_divider|clkOut 
Info (332146): Worst-case hold slack is 0.448
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.448               0.000 CLOCK_50 
    Info (332119):     0.450               0.000 ClkDividerN:frequency_divider|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285             -10.280 ClkDividerN:frequency_divider|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.590
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.590             -76.334 CLOCK_50 
    Info (332119):     0.195               0.000 ClkDividerN:frequency_divider|clkOut 
Info (332146): Worst-case hold slack is 0.406
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.406               0.000 CLOCK_50 
    Info (332119):     0.416               0.000 ClkDividerN:frequency_divider|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285             -10.280 ClkDividerN:frequency_divider|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.531
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.531             -26.937 CLOCK_50 
    Info (332119):     0.560               0.000 ClkDividerN:frequency_divider|clkOut 
Info (332146): Worst-case hold slack is 0.200
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.200               0.000 ClkDividerN:frequency_divider|clkOut 
    Info (332119):     0.203               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.661 CLOCK_50 
    Info (332119):    -1.000              -8.000 ClkDividerN:frequency_divider|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 574 megabytes
    Info: Processing ended: Fri Mar 22 11:00:03 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


