module top_module (
	input a, 
	input b, 
	input c, 
	input d,
	output q
);

    // Verilog code goes here
    
endmodule
