标题title
并串转换电路及并串转换时钟信号的生成方法
摘要abst
本申请提供一种并串转换电路及并串转换时钟信号的生成方法，属于数据传输技术领域，所述电路包括：并串转换子电路、并串转换时钟信号生成子电路和参考时钟生成子电路；参考时钟生成子电路用于生成参考时钟信号并分别向并串转换子电路和并串转换时钟信号生成子电路发送参考时钟信号，并串转换时钟信号生成子电路用于基于参考时钟信号生成并串转换时钟信号；并串转换子电路包括数据输入单元和与数据输入单元电连接的并串转换单元；数据输入单元用于基于参考时钟信号获取并行数据，并串转换单元用于基于并串转换时钟信号将并行数据转换为串行数据，能在避免并串转换误差的基础上降低并串转换电路的面积和功耗，提高并串转换电路的适用范围。
权利要求书clms
1.一种并串转换电路，其特征在于，所述电路包括：并串转换子电路、并串转换时钟信号生成子电路和参考时钟生成子电路；所述参考时钟生成子电路用于生成参考时钟信号并分别向所述并串转换子电路和并串转换时钟信号生成子电路发送所述参考时钟信号，所述并串转换时钟信号生成子电路用于基于所述参考时钟信号生成并串转换时钟信号；所述并串转换子电路包括数据输入单元和与所述数据输入单元电连接的并串转换单元；所述数据输入单元用于基于所述参考时钟信号获取并行数据，所述并串转换单元用于基于所述并串转换时钟信号将所述并行数据转换为串行数据。2.根据权利要求1所述的并串转换电路，其特征在于，所述并串转换时钟信号生成子电路包括延迟单元、延迟确认单元和延迟控制单元；所述延迟单元用于基于预设延迟量对所述参考时钟信号进行延迟操作以得到第一并串转换时钟信号，所述延迟确认单元用于确认所述第一并串转换时钟信号的实际延迟量是否与所述预设延迟量相等，所述延迟控制单元用于基于所述延迟确认单元的延迟确认结果生成延迟修正量并反馈给所述延迟单元。3.根据权利要求2所述的并串转换电路，其特征在于，所述延迟单元还用于基于所述延迟修正量对所述参考时钟信号进行延迟操作以得到更新的第一并串转换时钟信号。4.根据权利要求3所述的并串转换电路，其特征在于，所述延迟确认单元包括第一信号生成子单元、第二信号生成子单元和比较单元；所述第一信号生成子单元用于基于所述参考时钟信号和所述第一并串转换时钟信号生成第一比较信号；所述第二信号生成子单元用于基于所述参考时钟信号和所述第一并串转换时钟信号生成第二比较信号；所述比较单元用于将所述第一比较信号和所述第二比较信号进行比较并生成延迟确认结果。5.根据权利要求4所述的并串转换电路，其特征在于，所述第一信号生成子单元包括同或门和第一积分电路，所述同或门用于对所述参考时钟信号和所述第一并串转换时钟信号进行同或操作得到第二并串转换时钟信号，所述第一积分电路用于对所述第二并串转换时钟信号进行积分操作以生成所述第一比较信号；所述第二信号生成子单元包括异或门和第二积分电路，所述异或门用于对所述参考时钟信号和所述第一并串转换时钟信号进行异或操作得到第三并串转换时钟信号，所述第二积分电路用于对所述第三并串转换时钟信号进行积分操作以生成所述第二比较信号；所述比较单元包括比较器，所述比较器用于对所述第一比较信号和所述第二比较信号进行比较并生成延迟确认结果。6.根据权利要求5所述的并串转换电路，其特征在于，所述并串转换单元为多路选择器或FIFO存储器；在所述并串转换单元为多路选择器的情况下，所述并串转换时钟信号为所述第一并串转换时钟信号；在所述并串转换单元为FIFO存储器的情况下，所述并串转换时钟信号为所述第二并串转换时钟信号或所述第三并串转换时钟信号。7.根据权利要求6所述的并串转换电路，其特征在于，所述延迟控制单元还用于基于所述延迟确认单元的延迟确认结果生成并串转换时钟信号输出指令，所述并串转换时钟信号输出指令用于控制所述第一并串转换时钟信号输入多路选择器或者，用于控制所述第二并串转换时钟信号或第三并串转换时钟信号输入FIFO存储器。8.根据权利要求7所述的并串转换电路，其特征在于，所述数据输入单元包括多个D触发器，各D触发器分别用于基于所述参考时钟信号获取一路数据。9.一种并串转换时钟信号的生成方法，其特征在于，所述方法应用于权利要求8所述的并串转换电路的并串转换时钟信号生成子电路，所述方法包括：步骤S1，延迟单元基于预设延迟量对参考时钟信号进行延迟操作以得到第一并串转换时钟信号；步骤S2，延迟确认单元同时对所述参考时钟信号和所述第一并串转换时钟信号进行同或和异或操作以得到第二并串转换时钟信号和第三并串转换时钟信号，并分别对所述第二并串转换时钟信号和第三并串转换时钟信号进行积分操作以生成第一比较信号和第二比较信号，将所述第一比较信号和所述第二比较信号进行比较以确认所述第一并串转换时钟信号的实际延迟量是否与所述预设延迟量相等，若相等，跳转执行步骤S4；若不相等，执行步骤S3；步骤S3，延迟控制单元基于所述延迟确认单元的延迟确认结果生成延迟修正量并反馈给所述延迟单元，执行步骤S4；步骤S4，延迟控制单元生成并串转换时钟信号输出指令以控制所述延迟确认单元向并串转换子电路的并串转换单元输入目标并串转换时钟信号。10.根据权利要求9所述的并串转换时钟信号的生成方法，其特征在于，所述控制所述延迟确认单元向并串转换子电路的并串转换单元输入目标并串转换时钟信号，具体包括：在并串转换单元为多路选择器的情况下，控制所述延迟确认单元向所述并串转换单元输入所述第一并串转换时钟信号；在并串转换单元为FIFO存储器的情况下，控制所述延迟确认单元向所述并串转换单元输入所述第二并串转换时钟信号或第三并串转换时钟信号。
说明书desc
技术领域本申请涉及数据传输技术领域，尤其涉及一种并串转换电路及并串转换时钟信号的生成方法。背景技术现代数据传输的速率越来越高，留给数字逻辑部分的时序裕量越来越小，并串转换技术可以在牺牲较小的数字逻辑的时序裕量的基础上使IO速度得到巨大提升，以实现数据的高速传输。但传统的并串转换电路主要有以下两种构成方式，第一种由PLL、多路选择器以及触发器构成，通过PLL产生多路不同相位的时钟以控制多路选择器选通不同的输入路径，从而实现并串转换功能；第二种由PLL、FIFO以及触发器构成，通过PLL产生多路倍频时钟以控制FIFO进行数据读写，从而实现并串转换功能。然而上述传统的并串转换电路由于PLL的面积较大，导致整个并串转换电路的面积和功耗增大，并且，由于一般的系统级芯片中PLL与多路选择器或FIFO的距离较远，导致PLL产生的多路时钟信号输入到多路选择器或FIFO之后相位发生偏移，造成数据占空比变化，进而导致并串转换误差。同时，在一些低成本、低性能的系统级芯片中甚至不会加入PLL，导致传统的并串转换电路的适用范围降低。发明内容本申请提供一种并串转换电路及并串转换时钟信号的生成方法，以在避免并串转换误差的基础上降低并串转换电路的面积和功耗，提高并串转换电路的适用范围。本申请提供一种并串转换电路，所述电路包括：并串转换子电路、并串转换时钟信号生成子电路和参考时钟生成子电路；所述参考时钟生成子电路用于生成参考时钟信号并分别向所述并串转换子电路和并串转换时钟信号生成子电路发送所述参考时钟信号，所述并串转换时钟信号生成子电路用于基于所述参考时钟信号生成并串转换时钟信号；所述并串转换子电路包括数据输入单元和与所述数据输入单元电连接的并串转换单元；所述数据输入单元用于基于所述参考时钟信号获取并行数据，所述并串转换单元用于基于所述并串转换时钟信号将所述并行数据转换为串行数据。根据本申请提供的一种并串转换电路，所述并串转换时钟信号生成子电路包括延迟单元、延迟确认单元和延迟控制单元；所述延迟单元用于基于预设延迟量对所述参考时钟信号进行延迟操作以得到第一并串转换时钟信号，所述延迟确认单元用于确认所述第一并串转换时钟信号的实际延迟量是否与所述预设延迟量相等，所述延迟控制单元用于基于所述延迟确认单元的延迟确认结果生成延迟修正量并反馈给所述延迟单元。根据本申请提供的一种并串转换电路，所述延迟单元还用于基于所述延迟修正量对所述参考时钟信号进行延迟操作以得到更新的第一并串转换时钟信号。根据本申请提供的一种并串转换电路，所述延迟确认单元包括第一信号生成子单元、第二信号生成子单元和比较单元；所述第一信号生成子单元用于基于所述参考时钟信号和所述第一并串转换时钟信号生成第一比较信号；所述第二信号生成子单元用于基于所述参考时钟信号和所述第一并串转换时钟信号生成第二比较信号；所述比较单元用于将所述第一比较信号和所述第二比较信号进行比较并生成延迟确认结果。根据本申请提供的一种并串转换电路，所述第一信号生成子单元包括同或门和第一积分电路，所述同或门用于对所述参考时钟信号和所述第一并串转换时钟信号进行同或操作得到第二并串转换时钟信号，所述第一积分电路用于对所述第二并串转换时钟信号进行积分操作以生成所述第一比较信号；所述第二信号生成子单元包括异或门和第二积分电路，所述异或门用于对所述参考时钟信号和所述第一并串转换时钟信号进行异或操作得到第三并串转换时钟信号，所述第二积分电路用于对所述第三并串转换时钟信号进行积分操作以生成所述第二比较信号；所述比较单元包括比较器，所述比较器用于对所述第一比较信号和所述第二比较信号进行比较并生成延迟确认结果。根据本申请提供的一种并串转换电路，所述并串转换单元为多路选择器或FIFO存储器；在所述并串转换单元为多路选择器的情况下，所述并串转换时钟信号为所述第一并串转换时钟信号；在所述并串转换单元为FIFO存储器的情况下，所述并串转换时钟信号为所述第二并串转换时钟信号或所述第三并串转换时钟信号。根据本申请提供的一种并串转换电路，所述延迟控制单元还用于基于所述延迟确认单元的延迟确认结果生成并串转换时钟信号输出指令，所述并串转换时钟信号输出指令用于控制所述第一并串转换时钟信号输入多路选择器或者，用于控制所述第二并串转换时钟信号或第三并串转换时钟信号输入FIFO存储器。根据本申请提供的一种并串转换电路，所述数据输入单元包括多个D触发器，各D触发器分别用于基于所述参考时钟信号获取一路数据。本申请还提供一种并串转换时钟信号的生成方法，所述方法应用于前述并串转换电路的并串转换时钟信号生成子电路，所述方法包括：步骤S1，延迟单元基于预设延迟量对参考时钟信号进行延迟操作以得到第一并串转换时钟信号；步骤S2，延迟确认单元同时对所述参考时钟信号和所述第一并串转换时钟信号进行同或和异或操作以得到第二并串转换时钟信号和第三并串转换时钟信号，并分别对所述第二并串转换时钟信号和第三并串转换时钟信号进行积分操作以生成第一比较信号和第二比较信号，将所述第一比较信号和所述第二比较信号进行比较以确认所述第一并串转换时钟信号的实际延迟量是否与所述预设延迟量相等，若相等，跳转执行步骤S4；若不相等，执行步骤S3；步骤S3，延迟控制单元基于所述延迟确认单元的延迟确认结果生成延迟修正量并反馈给所述延迟单元，执行步骤S4；步骤S4，延迟控制单元生成并串转换时钟信号输出指令以控制所述延迟确认单元向并串转换子电路的并串转换单元输入目标并串转换时钟信号。根据本申请提供的一种并串转换时钟信号的生成方法，所述控制所述延迟确认单元向并串转换子电路的并串转换单元输入目标并串转换时钟信号，具体包括：在并串转换单元为多路选择器的情况下，控制所述延迟确认单元向所述并串转换单元输入所述第一并串转换时钟信号；在并串转换单元为FIFO存储器的情况下，控制所述延迟确认单元向所述并串转换单元输入所述第二并串转换时钟信号或第三并串转换时钟信号。本申请提供的并串转换电路及并串转换时钟信号的生成方法，所述电路包括：并串转换子电路、并串转换时钟信号生成子电路和参考时钟生成子电路；所述参考时钟生成子电路用于生成参考时钟信号并分别向所述并串转换子电路和并串转换时钟信号生成子电路发送所述参考时钟信号，所述并串转换时钟信号生成子电路用于基于所述参考时钟信号生成并串转换时钟信号；所述并串转换子电路包括数据输入单元和与所述数据输入单元电连接的并串转换单元；所述数据输入单元用于基于所述参考时钟信号获取并行数据，所述并串转换单元用于基于所述并串转换时钟信号将所述并行数据转换为串行数据，能够在避免并串转换误差的基础上降低并串转换电路的面积和功耗，提高并串转换电路的适用范围。附图说明为了更清楚地说明本申请或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本申请提供的并串转换电路的结构示意图；图2是本申请提供的并串转换时钟信号生成子电路的结构示意图；图3是本申请提供的延迟确认单元的结构示意图；图4是本申请提供的时钟信号的波形示意图；图5是本申请提供的并串转换的过程示意图之一；图6是本申请提供的并串转换的过程示意图之二；图7是本申请提供的并串转换方法的流程示意图。具体实施方式为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。图1是本申请提供的并串转换电路的结构示意图，如图1所示，所述电路包括：并串转换子电路、并串转换时钟信号生成子电路和参考时钟生成子电路；所述参考时钟生成子电路用于生成参考时钟信号并分别向所述并串转换子电路和并串转换时钟信号生成子电路发送所述参考时钟信号，所述并串转换时钟信号生成子电路用于基于所述参考时钟信号生成并串转换时钟信号；所述并串转换子电路包括数据输入单元和与所述数据输入单元电连接的并串转换单元；所述数据输入单元用于基于所述参考时钟信号获取并行数据，所述并串转换单元用于基于所述并串转换时钟信号将所述并行数据转换为串行数据。具体的，不同于传统的并串转换电路采用PLL产生时钟信号控制并串转换的方式，本申请实施例通过并串转换时钟信号生成子电路基于参考时钟生成子电路生成的参考时钟信号生成并串转换时钟信号。所述参考时钟生成子电路可以采用系统级芯片的内部时钟生成电路，也可以采用外部时钟生成电路，本申请实施对此不作具体限定，至于所述参考时钟信号的频率可以根据实际需要进行设定，本申请实施例对此亦不作具体限定。基于此，采用本申请实施例的并串转换时钟信号生成子电路，能够保证并串转换时钟信号相位的准确性和稳定性，避免并串转换误差，同时由于并串转换电路中未采用PLL，能够降低并串转换电路的面积和功耗，提高并串转换电路的适用范围。图2是本申请提供的并串转换时钟信号生成子电路的结构示意图，如图2所示，所述并串转换时钟信号生成子电路包括延迟单元、延迟确认单元和延迟控制单元；所述延迟单元用于基于预设延迟量对所述参考时钟信号进行延迟操作以得到第一并串转换时钟信号，所述延迟确认单元用于确认所述第一并串转换时钟信号的实际延迟量是否与所述预设延迟量相等，所述延迟控制单元用于基于所述延迟确认单元的延迟确认结果生成延迟修正量并反馈给所述延迟单元。所述预设延迟量优选为90度相位差，当然，所述预设延迟量也可以根据实际需要进行调整，本申请实施例对此不作具体限定。理论上来说，经过延迟单元处理后即可得到与参考时钟信号相位差为90度的第一并串转换时钟信号，但由于PVT的影响，所述第一并串转换时钟信号与参考时钟信号的相位差并不一定为90度，基于此，本申请实施例进一步基于所述延迟确认单元用于确认所述第一并串转换时钟信号的实际延迟量是否与所述预设延迟量相等，并在实际延迟量与预设延迟量不相等的情况下，通过延迟控制单元基于所述延迟确认单元的延迟确认结果生成延迟修正量并反馈给所述延迟单元，相应的，所述延迟单元还用于基于所述延迟修正量对所述参考时钟信号进行延迟操作以得到更新的第一并串转换时钟信号。基于此，能够保证并串转换时钟信号相位的准确性和稳定性。图3是本申请提供的延迟确认单元的结构示意图，如图3所示，所述延迟确认单元包括第一信号生成子单元、第二信号生成子单元和比较单元；所述第一信号生成子单元用于基于所述参考时钟信号和所述第一并串转换时钟信号生成第一比较信号；所述第二信号生成子单元用于基于所述参考时钟信号和所述第一并串转换时钟信号生成第二比较信号；所述比较单元用于将所述第一比较信号和所述第二比较信号进行比较并生成延迟确认结果。更具体的，所述第一信号生成子单元包括同或门和第一积分电路，所述同或门用于对所述参考时钟信号和所述第一并串转换时钟信号进行同或操作得到第二并串转换时钟信号，所述第一积分电路用于对所述第二并串转换时钟信号进行积分操作以生成所述第一比较信号；所述第二信号生成子单元包括异或门和第二积分电路，所述异或门用于对所述参考时钟信号和所述第一并串转换时钟信号进行异或操作得到第三并串转换时钟信号，所述第二积分电路用于对所述第三并串转换时钟信号进行积分操作以生成所述第二比较信号；所述比较单元包括比较器，所述比较器用于对所述第一比较信号和所述第二比较信号进行比较并生成延迟确认结果。图4是本申请提供的时钟信号的波形示意图，如图4所示，若第一并串转换时钟信号与参考时钟信号的相位差为90度时，所述第三并串转换时钟信号为参考时钟的倍频时钟信号，所述第二并串转换时钟信号为所述第三并串转换时钟信号的反相信号，因此，在所述第一并串转换时钟信号的实际延迟量与所述预设延迟量相等时，所述第一比较信号和所述第二比较信号应相等，相反，若所述第一并串转换时钟信号的实际延迟量与所述预设延迟量不相等，所述第一比较信号和所述第二比较信号也不相等。基于此，所述延迟控制单元即可基于所述延迟确认单元的延迟确认结果生成准确的延迟修正量以供所述延迟单元对所述参考时钟信号进行二次延迟操作以得到更新的第一并串转换时钟信号。同时，基于上述第一至第三并串转换时钟信号，本申请实施例可以兼容通过多路选择器和FIFO存储器实现并串转换的方案，即所述并串转换单元可以为多路选择器或FIFO存储器，具体的，在所述并串转换单元为多路选择器的情况下，所述并串转换时钟信号为所述第一并串转换时钟信号；在所述并串转换单元为FIFO存储器的情况下，所述并串转换时钟信号为所述第二并串转换时钟信号或所述第三并串转换时钟信号。相应的，所述延迟控制单元还用于基于所述延迟确认单元的延迟确认结果生成并串转换时钟信号输出指令，所述并串转换时钟信号输出指令用于控制所述第一并串转换时钟信号输入多路选择器或者，用于控制所述第二并串转换时钟信号或第三并串转换时钟信号输入FIFO存储器。所述数据输入单元包括多个D触发器，各D触发器分别用于基于所述参考时钟信号获取一路数据。基于此，无论并串转换单元为多路选择器还是FIFO存储器，均可实现准确的并串转换。具体的，图5是本申请提供的并串转换的过程示意图之一，如图5所示，在所述并串转换单元为多路选择器的情况下，所述参考时钟信号用于控制多个D触发器获取并行数据，所述第一并串转换时钟信号和所述参考时钟信号共同构成多路选择器的选通控制信号，用于实现并串转换。图6是本申请提供的并串转换的过程示意图之二，如图6所示，在所述并串转换单元为FIFO存储器的情况下，所述参考时钟信号用于控制多个D触发器获取并行数据，所述参考时钟信号与，所述第二并串转换时钟信号和第三并串转换时钟信号其中之一共同构成FIFO存储器的写操作和读操作控制信号，用于实现并串转换。可以理解的是，图5和图6中的D0-D3表示多路并行数据。还可以理解的是，上述实施例的方案是以四路并行数据的并串转换过程进行说明的，在实际应用过程中，可通过级联并串转换时钟信号生成子电路的方式实现任意2的幂次方路并行数据的并串转换，对其具体实现过程可参照上述实施例，本申请实施例在此不再赘述。本申请实施例提供的电路，所述电路包括：并串转换子电路、并串转换时钟信号生成子电路和参考时钟生成子电路；所述参考时钟生成子电路用于生成参考时钟信号并分别向所述并串转换子电路和并串转换时钟信号生成子电路发送所述参考时钟信号，所述并串转换时钟信号生成子电路用于基于所述参考时钟信号生成并串转换时钟信号；所述并串转换子电路包括数据输入单元和与所述数据输入单元电连接的并串转换单元；所述数据输入单元用于基于所述参考时钟信号获取并行数据，所述并串转换单元用于基于所述并串转换时钟信号将所述并行数据转换为串行数据，能够在避免并串转换误差的基础上降低并串转换电路的面积和功耗，提高并串转换电路的适用范围。基于上述任一实施例，图7是本申请提供的并串转换方法的流程示意图，所述方法应用于前述实施例所述的并串转换电路的并串转换时钟信号生成子电路，如图7所示，所述方法包括：步骤S1，延迟单元基于预设延迟量对参考时钟信号进行延迟操作以得到第一并串转换时钟信号；步骤S2，延迟确认单元同时对所述参考时钟信号和所述第一并串转换时钟信号进行同或和异或操作以得到第二并串转换时钟信号和第三并串转换时钟信号，并分别对所述第二并串转换时钟信号和第三并串转换时钟信号进行积分操作以生成第一比较信号和第二比较信号，将所述第一比较信号和所述第二比较信号进行比较以确认所述第一并串转换时钟信号的实际延迟量是否与所述预设延迟量相等，若相等，跳转执行步骤S4；若不相等，执行步骤S3；步骤S3，延迟控制单元基于所述延迟确认单元的延迟确认结果生成延迟修正量并反馈给所述延迟单元，执行步骤S4；步骤S4，延迟控制单元生成并串转换时钟信号输出指令以控制所述延迟确认单元向并串转换子电路的并串转换单元输入目标并串转换时钟信号。具体的，所述控制所述延迟确认单元向并串转换子电路的并串转换单元输入目标并串转换时钟信号，具体包括：在并串转换单元为多路选择器的情况下，控制所述延迟确认单元向所述并串转换单元输入所述第一并串转换时钟信号；在并串转换单元为FIFO存储器的情况下，控制所述延迟确认单元向所述并串转换单元输入所述第二并串转换时钟信号或第三并串转换时钟信号。可以理解的是，最终输入多路选择器的第一并串转换时钟信号为实际延迟量与预设延迟量相等时对应的准确的第一并串转换时钟信号，相应的，输入FIFO存储器的第二并串转换时钟信号或第三并串转换时钟信号也为基于准确的第一并串转换时钟信号生成的第二并串转换时钟信号或第三并串转换时钟信号。基于此，即可保证并串转换信号的准确性，进而保证后续并串转换的准确性。其具体实现原理和效果在前述实施例已经进行了详细阐述，在此不再赘述。本申请实施例提供的方法，步骤S1，延迟单元基于预设延迟量对参考时钟信号进行延迟操作以得到第一并串转换时钟信号；步骤S2，延迟确认单元同时对所述参考时钟信号和所述第一并串转换时钟信号进行同或和异或操作以得到第二并串转换时钟信号和第三并串转换时钟信号，并分别对所述第二并串转换时钟信号和第三并串转换时钟信号进行积分操作以生成第一比较信号和第二比较信号，将所述第一比较信号和所述第二比较信号进行比较以确认所述第一并串转换时钟信号的实际延迟量是否与所述预设延迟量相等，若相等，跳转执行步骤S4；若不相等，执行步骤S3；步骤S3，延迟控制单元基于所述延迟确认单元的延迟确认结果生成延迟修正量并反馈给所述延迟单元，执行步骤S4；步骤S4，延迟控制单元生成并串转换时钟信号输出指令以控制所述延迟确认单元向并串转换子电路的并串转换单元输入目标并串转换时钟信号，能够保证并串转换时钟信号与参考时钟信号的相位差恒定，进而保证后续并串转换的准确性。另一方面，本申请还提供一种计算机程序产品，所述计算机程序产品包括计算机程序，计算机程序可存储在非暂态计算机可读存储介质上，所述计算机程序被处理器执行时，计算机能够执行上述各方法所提供的并串转换时钟信号的生成方法，所述方法包括：步骤S1，延迟单元基于预设延迟量对参考时钟信号进行延迟操作以得到第一并串转换时钟信号；步骤S2，延迟确认单元同时对所述参考时钟信号和所述第一并串转换时钟信号进行同或和异或操作以得到第二并串转换时钟信号和第三并串转换时钟信号，并分别对所述第二并串转换时钟信号和第三并串转换时钟信号进行积分操作以生成第一比较信号和第二比较信号，将所述第一比较信号和所述第二比较信号进行比较以确认所述第一并串转换时钟信号的实际延迟量是否与所述预设延迟量相等，若相等，跳转执行步骤S4；若不相等，执行步骤S3；步骤S3，延迟控制单元基于所述延迟确认单元的延迟确认结果生成延迟修正量并反馈给所述延迟单元，执行步骤S4；步骤S4，延迟控制单元生成并串转换时钟信号输出指令以控制所述延迟确认单元向并串转换子电路的并串转换单元输入目标并串转换时钟信号。又一方面，本申请还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各方法提供的并串转换时钟信号的生成方法，所述方法包括：步骤S1，延迟单元基于预设延迟量对参考时钟信号进行延迟操作以得到第一并串转换时钟信号；步骤S2，延迟确认单元同时对所述参考时钟信号和所述第一并串转换时钟信号进行同或和异或操作以得到第二并串转换时钟信号和第三并串转换时钟信号，并分别对所述第二并串转换时钟信号和第三并串转换时钟信号进行积分操作以生成第一比较信号和第二比较信号，将所述第一比较信号和所述第二比较信号进行比较以确认所述第一并串转换时钟信号的实际延迟量是否与所述预设延迟量相等，若相等，跳转执行步骤S4；若不相等，执行步骤S3；步骤S3，延迟控制单元基于所述延迟确认单元的延迟确认结果生成延迟修正量并反馈给所述延迟单元，执行步骤S4；步骤S4，延迟控制单元生成并串转换时钟信号输出指令以控制所述延迟确认单元向并串转换子电路的并串转换单元输入目标并串转换时钟信号。以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM、磁碟、光盘等，包括若干指令用以使得一台计算机设备执行各个实施例或者实施例的某些部分所述的方法。最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
