Timing Analyzer report for ShiftRegister_Demo
Thu Apr  4 11:58:14 2024
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:inst2|clkOut'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'ClkDividerN:inst2|clkOut'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:inst2|clkOut'
 25. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 26. Slow 1200mV 0C Model Hold: 'ClkDividerN:inst2|clkOut'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:inst2|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:inst2|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; ShiftRegister_Demo                                     ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.6%      ;
;     Processors 3-16        ;   0.6%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; ClkDividerN:inst2|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:inst2|clkOut } ;
; CLOCK_50                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                 ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+-------------+-----------------+--------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name               ; Note                                           ;
+-------------+-----------------+--------------------------+------------------------------------------------+
; 203.79 MHz  ; 203.79 MHz      ; CLOCK_50                 ;                                                ;
; 1117.32 MHz ; 437.64 MHz      ; ClkDividerN:inst2|clkOut ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.907 ; -78.884       ;
; ClkDividerN:inst2|clkOut ; 0.105  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; CLOCK_50                 ; 0.449 ; 0.000         ;
; ClkDividerN:inst2|clkOut ; 0.451 ; 0.000         ;
+--------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -37.695       ;
; ClkDividerN:inst2|clkOut ; -1.285 ; -10.280       ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.907 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.828      ;
; -3.871 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.792      ;
; -3.791 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.712      ;
; -3.702 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.623      ;
; -3.689 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.610      ;
; -3.585 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.506      ;
; -3.566 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.487      ;
; -3.511 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.429      ;
; -3.477 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.395      ;
; -3.465 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.383      ;
; -3.438 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.359      ;
; -3.422 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.343      ;
; -3.413 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.334      ;
; -3.405 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.323      ;
; -3.396 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.314      ;
; -3.369 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.287      ;
; -3.216 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.134      ;
; -3.199 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.117      ;
; -3.116 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.034      ;
; -3.101 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.018      ;
; -3.098 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.016      ;
; -3.010 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.927      ;
; -3.010 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.927      ;
; -3.010 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.927      ;
; -3.010 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.927      ;
; -3.010 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.927      ;
; -3.010 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.927      ;
; -3.010 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.927      ;
; -3.010 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.927      ;
; -3.010 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.927      ;
; -3.010 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.927      ;
; -3.009 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.927      ;
; -2.929 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.846      ;
; -2.859 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.777      ;
; -2.843 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.760      ;
; -2.843 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.760      ;
; -2.843 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.760      ;
; -2.843 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.760      ;
; -2.843 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.760      ;
; -2.843 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.760      ;
; -2.843 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.760      ;
; -2.843 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.760      ;
; -2.843 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.760      ;
; -2.843 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.760      ;
; -2.839 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.757      ;
; -2.834 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.751      ;
; -2.834 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.751      ;
; -2.834 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.751      ;
; -2.834 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.751      ;
; -2.834 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.751      ;
; -2.834 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.751      ;
; -2.834 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.751      ;
; -2.834 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.751      ;
; -2.834 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.751      ;
; -2.834 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.751      ;
; -2.833 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.750      ;
; -2.833 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.750      ;
; -2.833 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.750      ;
; -2.833 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.750      ;
; -2.833 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.750      ;
; -2.833 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.750      ;
; -2.833 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.750      ;
; -2.833 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.750      ;
; -2.833 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.750      ;
; -2.833 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.750      ;
; -2.828 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.748      ;
; -2.828 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.748      ;
; -2.828 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.748      ;
; -2.828 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.748      ;
; -2.828 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.748      ;
; -2.828 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.748      ;
; -2.828 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.748      ;
; -2.828 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.748      ;
; -2.828 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.748      ;
; -2.828 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.748      ;
; -2.828 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.748      ;
; -2.828 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.748      ;
; -2.828 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.748      ;
; -2.816 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.734      ;
; -2.776 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.694      ;
; -2.741 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.658      ;
; -2.741 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.658      ;
; -2.741 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.658      ;
; -2.741 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.658      ;
; -2.741 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.658      ;
; -2.741 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.658      ;
; -2.741 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.658      ;
; -2.741 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.658      ;
; -2.741 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.658      ;
; -2.741 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.658      ;
; -2.714 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.632      ;
; -2.709 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.626      ;
; -2.709 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.626      ;
; -2.709 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.626      ;
; -2.709 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.626      ;
; -2.709 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.626      ;
; -2.709 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.626      ;
; -2.709 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.626      ;
; -2.709 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.626      ;
; -2.709 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.626      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:inst2|clkOut'                                                                                                                              ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.105 ; ShiftRegisterLoadN:inst|s_shiftreg[2] ; ShiftRegisterLoadN:inst|s_shiftreg[3] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 0.814      ;
; 0.106 ; ShiftRegisterLoadN:inst|s_shiftreg[4] ; ShiftRegisterLoadN:inst|s_shiftreg[5] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 0.813      ;
; 0.107 ; ShiftRegisterLoadN:inst|s_shiftreg[6] ; ShiftRegisterLoadN:inst|s_shiftreg[7] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 0.812      ;
; 0.107 ; ShiftRegisterLoadN:inst|s_shiftreg[5] ; ShiftRegisterLoadN:inst|s_shiftreg[6] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 0.812      ;
; 0.107 ; ShiftRegisterLoadN:inst|s_shiftreg[3] ; ShiftRegisterLoadN:inst|s_shiftreg[4] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 0.812      ;
; 0.108 ; ShiftRegisterLoadN:inst|s_shiftreg[1] ; ShiftRegisterLoadN:inst|s_shiftreg[2] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 0.811      ;
; 0.108 ; ShiftRegisterLoadN:inst|s_shiftreg[0] ; ShiftRegisterLoadN:inst|s_shiftreg[1] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 0.811      ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.449 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.716      ;
; 0.641 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.642 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.643 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.644 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.911      ;
; 0.647 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.914      ;
; 0.647 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.914      ;
; 0.648 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.915      ;
; 0.656 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.665 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.932      ;
; 0.666 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.933      ;
; 0.667 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.934      ;
; 0.672 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.939      ;
; 0.675 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.942      ;
; 0.682 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.949      ;
; 0.959 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.959 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.959 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.959 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.960 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.960 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.961 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.228      ;
; 0.968 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.235      ;
; 0.969 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.236      ;
; 0.970 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.237      ;
; 0.973 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.979 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.246      ;
; 0.979 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.246      ;
; 0.980 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.247      ;
; 0.982 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.249      ;
; 0.983 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.250      ;
; 0.984 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.251      ;
; 0.984 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.251      ;
; 0.988 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.989 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 0.993 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.260      ;
; 0.999 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.266      ;
; 1.004 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.271      ;
; 1.009 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.276      ;
; 1.014 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.281      ;
; 1.080 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.080 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.080 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.080 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.081 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.081 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.082 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.349      ;
; 1.085 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.085 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.085 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.085 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.086 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.086 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.087 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.354      ;
; 1.095 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.096 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.100 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.101 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.103 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.370      ;
; 1.105 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.372      ;
; 1.105 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.372      ;
; 1.106 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.373      ;
; 1.108 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.375      ;
; 1.109 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.376      ;
; 1.110 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.377      ;
; 1.114 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.381      ;
; 1.115 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.382      ;
; 1.117 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.381      ;
; 1.125 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.392      ;
; 1.130 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.397      ;
; 1.135 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.402      ;
; 1.140 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.407      ;
; 1.206 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.473      ;
; 1.206 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.473      ;
; 1.206 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.473      ;
; 1.207 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.474      ;
; 1.207 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.474      ;
; 1.208 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.475      ;
; 1.211 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.478      ;
; 1.211 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.478      ;
; 1.211 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.478      ;
; 1.212 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.479      ;
; 1.212 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.479      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:inst2|clkOut'                                                                                                                               ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.451 ; ShiftRegisterLoadN:inst|s_shiftreg[0] ; ShiftRegisterLoadN:inst|s_shiftreg[1] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 0.716      ;
; 0.452 ; ShiftRegisterLoadN:inst|s_shiftreg[1] ; ShiftRegisterLoadN:inst|s_shiftreg[2] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 0.717      ;
; 0.453 ; ShiftRegisterLoadN:inst|s_shiftreg[6] ; ShiftRegisterLoadN:inst|s_shiftreg[7] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 0.718      ;
; 0.453 ; ShiftRegisterLoadN:inst|s_shiftreg[5] ; ShiftRegisterLoadN:inst|s_shiftreg[6] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 0.718      ;
; 0.453 ; ShiftRegisterLoadN:inst|s_shiftreg[4] ; ShiftRegisterLoadN:inst|s_shiftreg[5] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 0.718      ;
; 0.453 ; ShiftRegisterLoadN:inst|s_shiftreg[3] ; ShiftRegisterLoadN:inst|s_shiftreg[4] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 0.718      ;
; 0.454 ; ShiftRegisterLoadN:inst|s_shiftreg[2] ; ShiftRegisterLoadN:inst|s_shiftreg[3] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 0.719      ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+-------------+-----------------+--------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name               ; Note                                           ;
+-------------+-----------------+--------------------------+------------------------------------------------+
; 220.31 MHz  ; 220.31 MHz      ; CLOCK_50                 ;                                                ;
; 1243.78 MHz ; 437.64 MHz      ; ClkDividerN:inst2|clkOut ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.539 ; -70.597       ;
; ClkDividerN:inst2|clkOut ; 0.196  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; CLOCK_50                 ; 0.406 ; 0.000         ;
; ClkDividerN:inst2|clkOut ; 0.416 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -37.695       ;
; ClkDividerN:inst2|clkOut ; -1.285 ; -10.280       ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.539 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.470      ;
; -3.514 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.445      ;
; -3.454 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.385      ;
; -3.293 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.224      ;
; -3.290 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.221      ;
; -3.248 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.179      ;
; -3.210 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.141      ;
; -3.165 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.093      ;
; -3.128 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.059      ;
; -3.093 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.024      ;
; -3.070 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.998      ;
; -3.064 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.992      ;
; -3.063 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.991      ;
; -3.061 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.989      ;
; -3.059 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.990      ;
; -3.003 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.931      ;
; -2.910 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.838      ;
; -2.866 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.794      ;
; -2.798 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.726      ;
; -2.784 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.711      ;
; -2.752 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.680      ;
; -2.706 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.633      ;
; -2.706 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.633      ;
; -2.706 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.633      ;
; -2.706 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.633      ;
; -2.706 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.633      ;
; -2.706 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.633      ;
; -2.706 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.633      ;
; -2.706 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.633      ;
; -2.706 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.633      ;
; -2.706 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.633      ;
; -2.650 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.578      ;
; -2.565 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.492      ;
; -2.552 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.479      ;
; -2.552 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.479      ;
; -2.552 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.479      ;
; -2.552 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.479      ;
; -2.552 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.479      ;
; -2.552 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.479      ;
; -2.552 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.479      ;
; -2.552 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.479      ;
; -2.552 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.479      ;
; -2.552 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.479      ;
; -2.549 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.476      ;
; -2.549 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.476      ;
; -2.549 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.476      ;
; -2.549 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.476      ;
; -2.549 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.476      ;
; -2.549 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.476      ;
; -2.549 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.476      ;
; -2.549 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.476      ;
; -2.549 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.476      ;
; -2.549 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.476      ;
; -2.545 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.473      ;
; -2.526 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.456      ;
; -2.526 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.456      ;
; -2.526 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.456      ;
; -2.526 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.456      ;
; -2.526 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.456      ;
; -2.526 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.456      ;
; -2.526 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.456      ;
; -2.526 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.456      ;
; -2.526 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.456      ;
; -2.526 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.456      ;
; -2.526 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.456      ;
; -2.526 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.456      ;
; -2.526 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.456      ;
; -2.514 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.441      ;
; -2.514 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.441      ;
; -2.514 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.441      ;
; -2.514 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.441      ;
; -2.514 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.441      ;
; -2.514 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.441      ;
; -2.514 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.441      ;
; -2.514 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.441      ;
; -2.514 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.441      ;
; -2.514 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.441      ;
; -2.504 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.432      ;
; -2.498 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.426      ;
; -2.469 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.396      ;
; -2.469 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.396      ;
; -2.469 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.396      ;
; -2.469 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.396      ;
; -2.469 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.396      ;
; -2.469 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.396      ;
; -2.469 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.396      ;
; -2.469 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.396      ;
; -2.469 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.396      ;
; -2.469 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.396      ;
; -2.426 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.353      ;
; -2.426 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.353      ;
; -2.426 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.353      ;
; -2.426 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.353      ;
; -2.426 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.353      ;
; -2.426 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.353      ;
; -2.426 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.353      ;
; -2.426 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.353      ;
; -2.426 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.353      ;
; -2.426 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.353      ;
; -2.414 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.342      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:inst2|clkOut'                                                                                                                               ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.196 ; ShiftRegisterLoadN:inst|s_shiftreg[4] ; ShiftRegisterLoadN:inst|s_shiftreg[5] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.071     ; 0.732      ;
; 0.196 ; ShiftRegisterLoadN:inst|s_shiftreg[2] ; ShiftRegisterLoadN:inst|s_shiftreg[3] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.071     ; 0.732      ;
; 0.197 ; ShiftRegisterLoadN:inst|s_shiftreg[6] ; ShiftRegisterLoadN:inst|s_shiftreg[7] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.071     ; 0.731      ;
; 0.197 ; ShiftRegisterLoadN:inst|s_shiftreg[5] ; ShiftRegisterLoadN:inst|s_shiftreg[6] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.071     ; 0.731      ;
; 0.197 ; ShiftRegisterLoadN:inst|s_shiftreg[3] ; ShiftRegisterLoadN:inst|s_shiftreg[4] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.071     ; 0.731      ;
; 0.198 ; ShiftRegisterLoadN:inst|s_shiftreg[1] ; ShiftRegisterLoadN:inst|s_shiftreg[2] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.071     ; 0.730      ;
; 0.199 ; ShiftRegisterLoadN:inst|s_shiftreg[0] ; ShiftRegisterLoadN:inst|s_shiftreg[1] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.071     ; 0.729      ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.406 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.649      ;
; 0.586 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.586 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.586 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.587 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.588 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.589 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.590 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.833      ;
; 0.592 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.592 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.592 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.599 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.609 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.852      ;
; 0.609 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.852      ;
; 0.611 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.854      ;
; 0.613 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.856      ;
; 0.618 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.861      ;
; 0.623 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.866      ;
; 0.872 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.115      ;
; 0.873 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.116      ;
; 0.874 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.874 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.874 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.875 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.876 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.877 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.120      ;
; 0.880 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.880 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.880 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.885 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.885 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.887 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.887 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.891 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.891 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.891 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.896 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.139      ;
; 0.897 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.140      ;
; 0.898 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.898 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.899 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.142      ;
; 0.901 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.144      ;
; 0.911 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.154      ;
; 0.912 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.155      ;
; 0.922 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.165      ;
; 0.971 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.214      ;
; 0.972 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.215      ;
; 0.973 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.216      ;
; 0.974 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.217      ;
; 0.975 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.975 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.976 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.219      ;
; 0.982 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.225      ;
; 0.983 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.226      ;
; 0.984 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.984 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.985 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.986 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.987 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.230      ;
; 0.990 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.233      ;
; 0.990 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.233      ;
; 0.990 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.233      ;
; 0.995 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.238      ;
; 0.995 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.238      ;
; 0.997 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.997 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.997 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.998 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.241      ;
; 1.001 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.244      ;
; 1.001 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.244      ;
; 1.006 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.249      ;
; 1.008 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.251      ;
; 1.009 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.252      ;
; 1.011 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.251      ;
; 1.011 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.254      ;
; 1.021 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.264      ;
; 1.022 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.265      ;
; 1.032 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.275      ;
; 1.081 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.324      ;
; 1.082 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.325      ;
; 1.084 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.327      ;
; 1.085 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.328      ;
; 1.085 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.328      ;
; 1.086 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.329      ;
; 1.092 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.335      ;
; 1.093 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.336      ;
; 1.095 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.338      ;
; 1.096 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.339      ;
; 1.096 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.339      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:inst2|clkOut'                                                                                                                                ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.416 ; ShiftRegisterLoadN:inst|s_shiftreg[1] ; ShiftRegisterLoadN:inst|s_shiftreg[2] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.071      ; 0.658      ;
; 0.416 ; ShiftRegisterLoadN:inst|s_shiftreg[0] ; ShiftRegisterLoadN:inst|s_shiftreg[1] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.071      ; 0.658      ;
; 0.417 ; ShiftRegisterLoadN:inst|s_shiftreg[6] ; ShiftRegisterLoadN:inst|s_shiftreg[7] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.071      ; 0.659      ;
; 0.417 ; ShiftRegisterLoadN:inst|s_shiftreg[5] ; ShiftRegisterLoadN:inst|s_shiftreg[6] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.071      ; 0.659      ;
; 0.417 ; ShiftRegisterLoadN:inst|s_shiftreg[3] ; ShiftRegisterLoadN:inst|s_shiftreg[4] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.071      ; 0.659      ;
; 0.418 ; ShiftRegisterLoadN:inst|s_shiftreg[4] ; ShiftRegisterLoadN:inst|s_shiftreg[5] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.071      ; 0.660      ;
; 0.418 ; ShiftRegisterLoadN:inst|s_shiftreg[2] ; ShiftRegisterLoadN:inst|s_shiftreg[3] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.071      ; 0.660      ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -1.472 ; -23.001       ;
; ClkDividerN:inst2|clkOut ; 0.560  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst2|clkOut ; 0.199 ; 0.000         ;
; CLOCK_50                 ; 0.204 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -31.664       ;
; ClkDividerN:inst2|clkOut ; -1.000 ; -8.000        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.472 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.419      ;
; -1.446 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.393      ;
; -1.441 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.388      ;
; -1.436 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.383      ;
; -1.435 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.382      ;
; -1.380 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.327      ;
; -1.358 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.305      ;
; -1.336 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.281      ;
; -1.322 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.267      ;
; -1.318 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.263      ;
; -1.306 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.253      ;
; -1.287 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.234      ;
; -1.222 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.167      ;
; -1.217 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.162      ;
; -1.216 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.161      ;
; -1.207 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.154      ;
; -1.184 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.129      ;
; -1.150 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.095      ;
; -1.129 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.074      ;
; -1.087 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.032      ;
; -1.072 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.017      ;
; -1.057 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.002      ;
; -1.044 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.989      ;
; -1.009 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.954      ;
; -0.997 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.942      ;
; -0.886 ; ClkDividerN:inst2|s_divCounter[13] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.882 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.827      ;
; -0.882 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.827      ;
; -0.882 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.827      ;
; -0.882 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.827      ;
; -0.882 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.827      ;
; -0.882 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.827      ;
; -0.882 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.827      ;
; -0.882 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.827      ;
; -0.882 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.827      ;
; -0.882 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.827      ;
; -0.877 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.822      ;
; -0.876 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.821      ;
; -0.876 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.821      ;
; -0.876 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.821      ;
; -0.876 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.821      ;
; -0.876 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.821      ;
; -0.876 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.821      ;
; -0.876 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.821      ;
; -0.876 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.821      ;
; -0.876 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.821      ;
; -0.876 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.821      ;
; -0.871 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.816      ;
; -0.871 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.816      ;
; -0.871 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.816      ;
; -0.871 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.816      ;
; -0.871 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.816      ;
; -0.871 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.816      ;
; -0.871 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.816      ;
; -0.871 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.816      ;
; -0.871 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.816      ;
; -0.871 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.816      ;
; -0.868 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.813      ;
; -0.810 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.755      ;
; -0.810 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.755      ;
; -0.810 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.755      ;
; -0.810 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.755      ;
; -0.810 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.755      ;
; -0.810 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.755      ;
; -0.810 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.755      ;
; -0.810 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.755      ;
; -0.810 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.755      ;
; -0.810 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.755      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.750      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.750      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.750      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.750      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.750      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.750      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.750      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.750      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.750      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.750      ;
; -0.803 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.748      ;
; -0.800 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.747      ;
; -0.800 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.747      ;
; -0.800 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.747      ;
; -0.800 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.747      ;
; -0.800 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.747      ;
; -0.800 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.747      ;
; -0.800 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.747      ;
; -0.800 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.747      ;
; -0.800 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.747      ;
; -0.800 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.747      ;
; -0.800 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.747      ;
; -0.800 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.747      ;
; -0.800 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.747      ;
; -0.794 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.739      ;
; -0.794 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.741      ;
; -0.794 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.741      ;
; -0.794 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.741      ;
; -0.794 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.741      ;
; -0.794 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.741      ;
; -0.794 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.741      ;
; -0.794 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.741      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:inst2|clkOut'                                                                                                                               ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.560 ; ShiftRegisterLoadN:inst|s_shiftreg[2] ; ShiftRegisterLoadN:inst|s_shiftreg[3] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.041     ; 0.386      ;
; 0.561 ; ShiftRegisterLoadN:inst|s_shiftreg[4] ; ShiftRegisterLoadN:inst|s_shiftreg[5] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.041     ; 0.385      ;
; 0.562 ; ShiftRegisterLoadN:inst|s_shiftreg[6] ; ShiftRegisterLoadN:inst|s_shiftreg[7] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.041     ; 0.384      ;
; 0.562 ; ShiftRegisterLoadN:inst|s_shiftreg[5] ; ShiftRegisterLoadN:inst|s_shiftreg[6] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.041     ; 0.384      ;
; 0.562 ; ShiftRegisterLoadN:inst|s_shiftreg[3] ; ShiftRegisterLoadN:inst|s_shiftreg[4] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.041     ; 0.384      ;
; 0.562 ; ShiftRegisterLoadN:inst|s_shiftreg[1] ; ShiftRegisterLoadN:inst|s_shiftreg[2] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.041     ; 0.384      ;
; 0.563 ; ShiftRegisterLoadN:inst|s_shiftreg[0] ; ShiftRegisterLoadN:inst|s_shiftreg[1] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.041     ; 0.383      ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:inst2|clkOut'                                                                                                                                ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.199 ; ShiftRegisterLoadN:inst|s_shiftreg[0] ; ShiftRegisterLoadN:inst|s_shiftreg[1] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.041      ; 0.324      ;
; 0.200 ; ShiftRegisterLoadN:inst|s_shiftreg[6] ; ShiftRegisterLoadN:inst|s_shiftreg[7] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; ShiftRegisterLoadN:inst|s_shiftreg[5] ; ShiftRegisterLoadN:inst|s_shiftreg[6] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; ShiftRegisterLoadN:inst|s_shiftreg[4] ; ShiftRegisterLoadN:inst|s_shiftreg[5] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; ShiftRegisterLoadN:inst|s_shiftreg[3] ; ShiftRegisterLoadN:inst|s_shiftreg[4] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; ShiftRegisterLoadN:inst|s_shiftreg[1] ; ShiftRegisterLoadN:inst|s_shiftreg[2] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.041      ; 0.325      ;
; 0.201 ; ShiftRegisterLoadN:inst|s_shiftreg[2] ; ShiftRegisterLoadN:inst|s_shiftreg[3] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.041      ; 0.326      ;
+-------+---------------------------------------+---------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                             ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.204 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.330      ;
; 0.291 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.417      ;
; 0.292 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.294 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.298 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.305 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.431      ;
; 0.306 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.432      ;
; 0.306 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.432      ;
; 0.308 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.434      ;
; 0.308 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.434      ;
; 0.312 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.438      ;
; 0.440 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.566      ;
; 0.441 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.567      ;
; 0.441 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.567      ;
; 0.442 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.448 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.450 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.451 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.452 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.453 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.454 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.455 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.457 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.458 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.460 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.464 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.590      ;
; 0.466 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.592      ;
; 0.469 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.595      ;
; 0.470 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.596      ;
; 0.473 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.599      ;
; 0.503 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.629      ;
; 0.504 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.630      ;
; 0.504 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.630      ;
; 0.505 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.506 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.632      ;
; 0.507 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.507 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.508 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.517 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.517 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.518 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.518 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.518 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.518 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.518 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.520 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.520 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.521 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.647      ;
; 0.521 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.647      ;
; 0.521 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.647      ;
; 0.523 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.524 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.524 ; ClkDividerN:inst2|clkOut           ; ClkDividerN:inst2|clkOut           ; ClkDividerN:inst2|clkOut ; CLOCK_50    ; 0.000        ; 1.649      ; 2.392      ;
; 0.526 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.527 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.651      ;
; 0.527 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.532 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.658      ;
; 0.535 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.661      ;
; 0.536 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.662      ;
; 0.539 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.665      ;
; 0.569 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.695      ;
; 0.570 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.696      ;
; 0.571 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.697      ;
; 0.571 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.697      ;
; 0.571 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.697      ;
; 0.571 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.697      ;
; 0.572 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.698      ;
; 0.573 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.699      ;
; 0.574 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.700      ;
; 0.574 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.700      ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Clock                     ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -3.907  ; 0.199 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                 ; -3.907  ; 0.204 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:inst2|clkOut ; 0.105   ; 0.199 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS           ; -78.884 ; 0.0   ; 0.0      ; 0.0     ; -47.975             ;
;  CLOCK_50                 ; -78.884 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  ClkDividerN:inst2|clkOut ; 0.000   ; 0.000 ; N/A      ; N/A     ; -10.280             ;
+---------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 7        ; 0        ; 0        ; 0        ;
; ClkDividerN:inst2|clkOut ; CLOCK_50                 ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 1214     ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 7        ; 0        ; 0        ; 0        ;
; ClkDividerN:inst2|clkOut ; CLOCK_50                 ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 1214     ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 9     ; 9    ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------+
; Clock Status Summary                                                     ;
+--------------------------+--------------------------+------+-------------+
; Target                   ; Clock                    ; Type ; Status      ;
+--------------------------+--------------------------+------+-------------+
; CLOCK_50                 ; CLOCK_50                 ; Base ; Constrained ;
; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; Base ; Constrained ;
+--------------------------+--------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition
    Info: Processing started: Thu Apr  4 11:58:12 2024
Info: Command: quartus_sta ShiftRegister_Demo -c ShiftRegister_Demo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ShiftRegister_Demo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name ClkDividerN:inst2|clkOut ClkDividerN:inst2|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.907
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.907             -78.884 CLOCK_50 
    Info (332119):     0.105               0.000 ClkDividerN:inst2|clkOut 
Info (332146): Worst-case hold slack is 0.449
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.449               0.000 CLOCK_50 
    Info (332119):     0.451               0.000 ClkDividerN:inst2|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285             -10.280 ClkDividerN:inst2|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.539
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.539             -70.597 CLOCK_50 
    Info (332119):     0.196               0.000 ClkDividerN:inst2|clkOut 
Info (332146): Worst-case hold slack is 0.406
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.406               0.000 CLOCK_50 
    Info (332119):     0.416               0.000 ClkDividerN:inst2|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285             -10.280 ClkDividerN:inst2|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.472
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.472             -23.001 CLOCK_50 
    Info (332119):     0.560               0.000 ClkDividerN:inst2|clkOut 
Info (332146): Worst-case hold slack is 0.199
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.199               0.000 ClkDividerN:inst2|clkOut 
    Info (332119):     0.204               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.664 CLOCK_50 
    Info (332119):    -1.000              -8.000 ClkDividerN:inst2|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4955 megabytes
    Info: Processing ended: Thu Apr  4 11:58:14 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


