TimeQuest Timing Analyzer report for driver_board
Fri Feb 23 08:30:32 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Hold: 'clk'
 13. Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Setup Transfers
 19. Hold Transfers
 20. Report TCCS
 21. Report RSKM
 22. Unconstrained Paths
 23. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; driver_board                                                       ;
; Device Family      ; MAX II                                                             ;
; Device Name        ; EPM1270T144I5                                                      ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Slow Model                                                         ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-20        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 64.52 MHz ; 64.52 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Setup Summary                   ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -14.498 ; -3988.667     ;
+-------+---------+---------------+


+-------------------------------+
; Hold Summary                  ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.376 ; 0.000         ;
+-------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.289 ; -2.289        ;
+-------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                                                        ;
+---------+---------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                             ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -14.498 ; fiber_tx:fiber_tx|send_moduleinfo[0]  ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 15.165     ;
; -14.466 ; fiber_tx:fiber_tx|send_volt[4]        ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 15.133     ;
; -14.312 ; fiber_tx:fiber_tx|send_volt[0]        ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 14.979     ;
; -14.251 ; fiber_tx:fiber_tx|send_volt[8]        ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 14.918     ;
; -14.230 ; fiber_tx:fiber_tx|send_moduleinfo[1]  ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 14.897     ;
; -14.016 ; fiber_tx:fiber_tx|send_volt[9]        ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 14.683     ;
; -13.846 ; fiber_tx:fiber_tx|send_moduleinfo[8]  ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 14.513     ;
; -13.815 ; fiber_tx:fiber_tx|send_volt[2]        ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 14.482     ;
; -13.627 ; fiber_tx:fiber_tx|send_volt[6]        ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 14.294     ;
; -13.625 ; fiber_tx:fiber_tx|send_moduleinfo[13] ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 14.292     ;
; -13.612 ; fiber_tx:fiber_tx|send_volt[10]       ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 14.279     ;
; -13.519 ; fiber_tx:fiber_tx|send_volt[5]        ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 14.186     ;
; -13.374 ; fiber_tx:fiber_tx|send_moduleinfo[2]  ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 14.041     ;
; -13.311 ; fiber_tx:fiber_tx|send_moduleinfo[5]  ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.978     ;
; -13.307 ; fiber_tx:fiber_tx|send_volt[1]        ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.974     ;
; -13.200 ; fiber_tx:fiber_tx|send_moduleinfo[4]  ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.867     ;
; -13.089 ; fiber_tx:fiber_tx|send_moduleinfo[9]  ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.756     ;
; -13.089 ; fiber_tx:fiber_tx|send_volt[3]        ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.756     ;
; -13.085 ; fiber_tx:fiber_tx|send_moduleinfo[11] ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.752     ;
; -13.064 ; fiber_tx:fiber_tx|send_moduleinfo[10] ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.731     ;
; -12.921 ; fiber_tx:fiber_tx|send_moduleinfo[3]  ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.588     ;
; -12.847 ; fiber_tx:fiber_tx|send_volt[7]        ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.514     ;
; -12.814 ; fiber_tx:fiber_tx|send_moduleinfo[6]  ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.481     ;
; -12.692 ; fiber_tx:fiber_tx|send_volt[11]       ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 13.359     ;
; -12.115 ; fiber_tx:fiber_tx|send_moduleinfo[7]  ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 12.782     ;
; -12.097 ; fiber_tx:fiber_tx|send_nums[0]        ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 12.764     ;
; -11.866 ; fiber_tx:fiber_tx|send_nums[1]        ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 12.533     ;
; -11.229 ; fiber_tx:fiber_tx|send_moduleinfo[12] ; fiber_tx:fiber_tx|COMM_T_reg                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.896     ;
; -11.073 ; fiber_rx:fiber_rx|cnt_byp[13]         ; fiber_rx:fiber_rx|cnt_byp[8]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.740     ;
; -11.073 ; fiber_rx:fiber_rx|cnt_byp[13]         ; fiber_rx:fiber_rx|cnt_byp[9]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.740     ;
; -11.073 ; fiber_rx:fiber_rx|cnt_byp[13]         ; fiber_rx:fiber_rx|cnt_byp[10]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 11.740     ;
; -11.073 ; fiber_rx:fiber_rx|cnt_byp[13]         ; fiber_rx:fiber_rx|cnt_byp[11]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 11.740     ;
; -11.073 ; fiber_rx:fiber_rx|cnt_byp[13]         ; fiber_rx:fiber_rx|cnt_byp[12]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 11.740     ;
; -11.073 ; fiber_rx:fiber_rx|cnt_byp[13]         ; fiber_rx:fiber_rx|cnt_byp[13]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 11.740     ;
; -11.073 ; fiber_rx:fiber_rx|cnt_byp[13]         ; fiber_rx:fiber_rx|cnt_byp[14]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 11.740     ;
; -11.073 ; fiber_rx:fiber_rx|cnt_byp[13]         ; fiber_rx:fiber_rx|cnt_byp[15]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 11.740     ;
; -11.001 ; fiber_rx:fiber_rx|cnt_byp[13]         ; fiber_rx:fiber_rx|cnt_byp[0]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.668     ;
; -11.001 ; fiber_rx:fiber_rx|cnt_byp[13]         ; fiber_rx:fiber_rx|cnt_byp[1]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.668     ;
; -11.001 ; fiber_rx:fiber_rx|cnt_byp[13]         ; fiber_rx:fiber_rx|cnt_byp[2]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.668     ;
; -11.001 ; fiber_rx:fiber_rx|cnt_byp[13]         ; fiber_rx:fiber_rx|cnt_byp[3]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.668     ;
; -11.001 ; fiber_rx:fiber_rx|cnt_byp[13]         ; fiber_rx:fiber_rx|cnt_byp[4]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.668     ;
; -11.001 ; fiber_rx:fiber_rx|cnt_byp[13]         ; fiber_rx:fiber_rx|cnt_byp[5]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.668     ;
; -11.001 ; fiber_rx:fiber_rx|cnt_byp[13]         ; fiber_rx:fiber_rx|cnt_byp[6]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.668     ;
; -11.001 ; fiber_rx:fiber_rx|cnt_byp[13]         ; fiber_rx:fiber_rx|cnt_byp[7]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.668     ;
; -10.901 ; fiber_rx:fiber_rx|cnt_byp[15]         ; fiber_rx:fiber_rx|cnt_byp[8]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.568     ;
; -10.901 ; fiber_rx:fiber_rx|cnt_byp[15]         ; fiber_rx:fiber_rx|cnt_byp[9]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.568     ;
; -10.901 ; fiber_rx:fiber_rx|cnt_byp[15]         ; fiber_rx:fiber_rx|cnt_byp[10]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 11.568     ;
; -10.901 ; fiber_rx:fiber_rx|cnt_byp[15]         ; fiber_rx:fiber_rx|cnt_byp[11]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 11.568     ;
; -10.901 ; fiber_rx:fiber_rx|cnt_byp[15]         ; fiber_rx:fiber_rx|cnt_byp[12]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 11.568     ;
; -10.901 ; fiber_rx:fiber_rx|cnt_byp[15]         ; fiber_rx:fiber_rx|cnt_byp[13]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 11.568     ;
; -10.901 ; fiber_rx:fiber_rx|cnt_byp[15]         ; fiber_rx:fiber_rx|cnt_byp[14]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 11.568     ;
; -10.901 ; fiber_rx:fiber_rx|cnt_byp[15]         ; fiber_rx:fiber_rx|cnt_byp[15]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 11.568     ;
; -10.884 ; fiber_rx:fiber_rx|receive_code_cnt[3] ; fiber_rx:fiber_rx|strat_cnt_nums[3]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 11.551     ;
; -10.884 ; fiber_rx:fiber_rx|receive_code_cnt[3] ; fiber_rx:fiber_rx|strat_cnt_nums[4]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 11.551     ;
; -10.884 ; fiber_rx:fiber_rx|receive_code_cnt[3] ; fiber_rx:fiber_rx|strat_cnt_nums[0]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 11.551     ;
; -10.884 ; fiber_rx:fiber_rx|receive_code_cnt[3] ; fiber_rx:fiber_rx|strat_cnt_nums[1]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 11.551     ;
; -10.884 ; fiber_rx:fiber_rx|receive_code_cnt[3] ; fiber_rx:fiber_rx|strat_cnt_nums[2]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 11.551     ;
; -10.884 ; fiber_rx:fiber_rx|receive_code_cnt[3] ; fiber_rx:fiber_rx|strat_cnt_nums[5]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 11.551     ;
; -10.829 ; fiber_rx:fiber_rx|cnt_byp[15]         ; fiber_rx:fiber_rx|cnt_byp[0]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.496     ;
; -10.829 ; fiber_rx:fiber_rx|cnt_byp[15]         ; fiber_rx:fiber_rx|cnt_byp[1]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.496     ;
; -10.829 ; fiber_rx:fiber_rx|cnt_byp[15]         ; fiber_rx:fiber_rx|cnt_byp[2]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.496     ;
; -10.829 ; fiber_rx:fiber_rx|cnt_byp[15]         ; fiber_rx:fiber_rx|cnt_byp[3]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.496     ;
; -10.829 ; fiber_rx:fiber_rx|cnt_byp[15]         ; fiber_rx:fiber_rx|cnt_byp[4]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.496     ;
; -10.829 ; fiber_rx:fiber_rx|cnt_byp[15]         ; fiber_rx:fiber_rx|cnt_byp[5]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.496     ;
; -10.829 ; fiber_rx:fiber_rx|cnt_byp[15]         ; fiber_rx:fiber_rx|cnt_byp[6]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.496     ;
; -10.829 ; fiber_rx:fiber_rx|cnt_byp[15]         ; fiber_rx:fiber_rx|cnt_byp[7]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.496     ;
; -10.817 ; fiber_rx:fiber_rx|receive_code_cnt[3] ; fiber_rx:fiber_rx|cnt_byp[8]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.484     ;
; -10.817 ; fiber_rx:fiber_rx|receive_code_cnt[3] ; fiber_rx:fiber_rx|cnt_byp[9]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.484     ;
; -10.817 ; fiber_rx:fiber_rx|receive_code_cnt[3] ; fiber_rx:fiber_rx|cnt_byp[10]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 11.484     ;
; -10.817 ; fiber_rx:fiber_rx|receive_code_cnt[3] ; fiber_rx:fiber_rx|cnt_byp[11]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 11.484     ;
; -10.817 ; fiber_rx:fiber_rx|receive_code_cnt[3] ; fiber_rx:fiber_rx|cnt_byp[12]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 11.484     ;
; -10.817 ; fiber_rx:fiber_rx|receive_code_cnt[3] ; fiber_rx:fiber_rx|cnt_byp[13]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 11.484     ;
; -10.817 ; fiber_rx:fiber_rx|receive_code_cnt[3] ; fiber_rx:fiber_rx|cnt_byp[14]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 11.484     ;
; -10.817 ; fiber_rx:fiber_rx|receive_code_cnt[3] ; fiber_rx:fiber_rx|cnt_byp[15]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 11.484     ;
; -10.771 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.438     ;
; -10.771 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.438     ;
; -10.771 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.438     ;
; -10.771 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.438     ;
; -10.771 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.438     ;
; -10.771 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.438     ;
; -10.771 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.438     ;
; -10.746 ; fiber_rx:fiber_rx|cnt_byp[14]         ; fiber_rx:fiber_rx|cnt_byp[8]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.413     ;
; -10.746 ; fiber_rx:fiber_rx|cnt_byp[14]         ; fiber_rx:fiber_rx|cnt_byp[9]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.413     ;
; -10.746 ; fiber_rx:fiber_rx|cnt_byp[14]         ; fiber_rx:fiber_rx|cnt_byp[10]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 11.413     ;
; -10.746 ; fiber_rx:fiber_rx|cnt_byp[14]         ; fiber_rx:fiber_rx|cnt_byp[11]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 11.413     ;
; -10.746 ; fiber_rx:fiber_rx|cnt_byp[14]         ; fiber_rx:fiber_rx|cnt_byp[12]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 11.413     ;
; -10.746 ; fiber_rx:fiber_rx|cnt_byp[14]         ; fiber_rx:fiber_rx|cnt_byp[13]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 11.413     ;
; -10.746 ; fiber_rx:fiber_rx|cnt_byp[14]         ; fiber_rx:fiber_rx|cnt_byp[14]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 11.413     ;
; -10.746 ; fiber_rx:fiber_rx|cnt_byp[14]         ; fiber_rx:fiber_rx|cnt_byp[15]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 11.413     ;
; -10.745 ; fiber_rx:fiber_rx|receive_code_cnt[3] ; fiber_rx:fiber_rx|cnt_byp[0]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.412     ;
; -10.745 ; fiber_rx:fiber_rx|receive_code_cnt[3] ; fiber_rx:fiber_rx|cnt_byp[1]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.412     ;
; -10.745 ; fiber_rx:fiber_rx|receive_code_cnt[3] ; fiber_rx:fiber_rx|cnt_byp[2]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.412     ;
; -10.745 ; fiber_rx:fiber_rx|receive_code_cnt[3] ; fiber_rx:fiber_rx|cnt_byp[3]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.412     ;
; -10.745 ; fiber_rx:fiber_rx|receive_code_cnt[3] ; fiber_rx:fiber_rx|cnt_byp[4]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.412     ;
; -10.745 ; fiber_rx:fiber_rx|receive_code_cnt[3] ; fiber_rx:fiber_rx|cnt_byp[5]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.412     ;
; -10.745 ; fiber_rx:fiber_rx|receive_code_cnt[3] ; fiber_rx:fiber_rx|cnt_byp[6]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.412     ;
; -10.745 ; fiber_rx:fiber_rx|receive_code_cnt[3] ; fiber_rx:fiber_rx|cnt_byp[7]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.412     ;
; -10.734 ; fiber_rx:fiber_rx|cnt_byp[12]         ; fiber_rx:fiber_rx|cnt_byp[8]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.401     ;
; -10.734 ; fiber_rx:fiber_rx|cnt_byp[12]         ; fiber_rx:fiber_rx|cnt_byp[9]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.401     ;
; -10.734 ; fiber_rx:fiber_rx|cnt_byp[12]         ; fiber_rx:fiber_rx|cnt_byp[10]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 11.401     ;
+---------+---------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.376 ; volt_calc:volt_calc|real_volt[4]                                 ; volt_calc:volt_calc|udc_volt[4]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.378 ; volt_calc:volt_calc|real_volt[7]                                 ; volt_calc:volt_calc|udc_volt[7]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.599      ;
; 1.380 ; volt_calc:volt_calc|real_volt[1]                                 ; volt_calc:volt_calc|udc_volt[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.601      ;
; 1.404 ; ads7822:ads7822|ad_syn[0]                                        ; ads7822:ads7822|sample_data[0]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.625      ;
; 1.405 ; ads7822:ads7822|ad_syn[11]                                       ; ads7822:ads7822|sample_data[11]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.626      ;
; 1.406 ; volt_calc:volt_calc|udc_volt[10]                                 ; fiber_tx:fiber_tx|send_volt[10]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.627      ;
; 1.407 ; ads7822:ads7822|ad_syn[9]                                        ; ads7822:ads7822|sample_data[9]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.628      ;
; 1.416 ; ads7822:ads7822|ad_syn[10]                                       ; ads7822:ads7822|sample_data[10]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.637      ;
; 1.417 ; ads7822:ads7822|ad_syn[2]                                        ; ads7822:ads7822|sample_data[2]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.638      ;
; 1.421 ; volt_calc:volt_calc|real_volt[11]                                ; volt_calc:volt_calc|udc_volt[11]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.642      ;
; 1.421 ; ads7822:ads7822|ad_syn[1]                                        ; ads7822:ads7822|sample_data[1]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.642      ;
; 1.659 ; err_detect:err_detect|Cnt_1ms[9]                                 ; err_detect:err_detect|Cnt_1ms[9]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.880      ;
; 1.669 ; fiber_rx:fiber_rx|rx_data_syn[1]                                 ; fiber_rx:fiber_rx|rx_data_syn[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.890      ;
; 1.670 ; pwm_out:pwm_out|RUCnt[8]                                         ; pwm_out:pwm_out|RUCnt[8]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.891      ;
; 1.670 ; pwm_out:pwm_out|RDCnt[8]                                         ; pwm_out:pwm_out|RDCnt[8]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.891      ;
; 1.670 ; pwm_out:pwm_out|LUCnt[8]                                         ; pwm_out:pwm_out|LUCnt[8]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.891      ;
; 1.670 ; pwm_out:pwm_out|LDCnt[8]                                         ; pwm_out:pwm_out|LDCnt[8]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.891      ;
; 1.673 ; ads7822:ads7822|ad_syn[3]                                        ; ads7822:ads7822|sample_data[3]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.894      ;
; 1.675 ; work_led:work_led|cnt_1ms[9]                                     ; work_led:work_led|cnt_1ms[9]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.896      ;
; 1.676 ; fiber_rx:fiber_rx|fiber_delay_rx:fiber_delay_rx|delay_err_cnt[4] ; fiber_rx:fiber_rx|fiber_delay_rx:fiber_delay_rx|delay_err_cnt[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.897      ;
; 1.677 ; work_led:work_led|cnt_1ms[8]                                     ; work_led:work_led|cnt_1ms[8]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.898      ;
; 1.677 ; volt_calc:volt_calc|real_volt[6]                                 ; volt_calc:volt_calc|udc_volt[6]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.898      ;
; 1.677 ; volt_calc:volt_calc|real_volt[2]                                 ; volt_calc:volt_calc|udc_volt[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.898      ;
; 1.677 ; volt_calc:volt_calc|real_volt[5]                                 ; volt_calc:volt_calc|udc_volt[5]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.898      ;
; 1.680 ; volt_calc:volt_calc|real_volt[8]                                 ; volt_calc:volt_calc|udc_volt[8]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.901      ;
; 1.681 ; div_1us:div_1us|cnt_time[5]                                      ; work_led:work_led|time_1us_syn[0]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.902      ;
; 1.681 ; volt_calc:volt_calc|real_volt[0]                                 ; volt_calc:volt_calc|udc_volt[0]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.902      ;
; 1.683 ; fiber_rx:fiber_rx|rx_data_syn[2]                                 ; fiber_rx:fiber_rx|rx_data_syn[3]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.904      ;
; 1.684 ; fiber_tx:fiber_tx|send_nums[4]                                   ; fiber_tx:fiber_tx|send_nums[4]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.905      ;
; 1.684 ; fiber_rx:fiber_rx|HighCnt[5]                                     ; fiber_rx:fiber_rx|HighCnt[5]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.905      ;
; 1.691 ; fiber_rx:fiber_rx|verify_rx:verify_rx|fiber_verify_err           ; fiber_rx:fiber_rx|verify_rx:verify_rx|fiber_verify_err           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.912      ;
; 1.720 ; fiber_tx:fiber_tx|cnt_4m[0]                                      ; fiber_tx:fiber_tx|cnt_4m[0]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.941      ;
; 1.731 ; fiber_tx:fiber_tx|cnt_4m[2]                                      ; fiber_tx:fiber_tx|cnt_4m[2]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.952      ;
; 1.733 ; fiber_tx:fiber_tx|cnt_4m[2]                                      ; fiber_tx:fiber_tx|cnt_4m[1]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.954      ;
; 1.736 ; fiber_tx:fiber_tx|cnt_4m[2]                                      ; fiber_tx:fiber_tx|cnt_4m[3]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.957      ;
; 1.748 ; fiber_rx:fiber_rx|divide_cnt[0]                                  ; fiber_rx:fiber_rx|divide_cnt[0]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.969      ;
; 1.766 ; volt_calc:volt_calc|real_volt[9]                                 ; volt_calc:volt_calc|udc_volt[9]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.987      ;
; 1.768 ; ads7822:ads7822|sample_data[4]                                   ; volt_calc:volt_calc|real_volt[4]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.989      ;
; 1.770 ; volt_calc:volt_calc|udc_volt[9]                                  ; fiber_tx:fiber_tx|send_volt[9]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.991      ;
; 1.785 ; fiber_rx:fiber_rx|rx_data_syn[4]                                 ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[3]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.006      ;
; 1.795 ; ads7822:ads7822|ad_syn[7]                                        ; ads7822:ads7822|sample_data[7]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.016      ;
; 1.800 ; fiber_rx:fiber_rx|rx_data_syn[1]                                 ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.021      ;
; 1.806 ; fiber_rx:fiber_rx|rx_data_syn[2]                                 ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[1]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.027      ;
; 1.808 ; ads7822:ads7822|ad_syn[6]                                        ; ads7822:ads7822|sample_data[6]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.029      ;
; 1.846 ; ads7822:ads7822|ad_syn[5]                                        ; ads7822:ads7822|sample_data[5]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.067      ;
; 1.899 ; ads7822:ads7822|data_valid                                       ; ads7822:ads7822|data_valid                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.120      ;
; 1.918 ; fiber_rx:fiber_rx|HighCnt[3]                                     ; fiber_rx:fiber_rx|HighCnt[3]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.139      ;
; 1.925 ; fiber_tx:fiber_tx|send_nums[2]                                   ; fiber_tx:fiber_tx|send_nums[2]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.146      ;
; 1.926 ; ads7822:ads7822|ad_syn[8]                                        ; ads7822:ads7822|ad_syn[9]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.147      ;
; 1.927 ; work_led:work_led|cnt_500ms[7]                                   ; work_led:work_led|cnt_500ms[7]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.148      ;
; 1.928 ; work_led:work_led|cnt_1ms[5]                                     ; work_led:work_led|cnt_1ms[5]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.149      ;
; 1.930 ; ads7822:ads7822|ad_syn[0]                                        ; ads7822:ads7822|ad_syn[1]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.151      ;
; 1.932 ; work_led:work_led|cnt_1ms[4]                                     ; work_led:work_led|cnt_1ms[4]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.153      ;
; 1.933 ; ads7822:ads7822|numer_cnt[2]                                     ; ads7822:ads7822|numer_cnt[2]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.154      ;
; 1.934 ; ads7822:ads7822|ad_syn[6]                                        ; ads7822:ads7822|ad_syn[7]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.155      ;
; 1.936 ; ads7822:ads7822|numer_cnt[4]                                     ; ads7822:ads7822|numer_cnt[4]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.157      ;
; 1.937 ; work_led:work_led|cnt_1ms[7]                                     ; work_led:work_led|cnt_1ms[7]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.158      ;
; 1.938 ; ads7822:ads7822|ad_syn[9]                                        ; ads7822:ads7822|ad_syn[10]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.159      ;
; 1.939 ; ads7822:ads7822|ad_syn[2]                                        ; ads7822:ads7822|ad_syn[3]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.160      ;
; 1.944 ; ads7822:ads7822|ad_syn[1]                                        ; ads7822:ads7822|ad_syn[2]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.165      ;
; 1.944 ; ads7822:ads7822|ad_syn[10]                                       ; ads7822:ads7822|ad_syn[11]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.165      ;
; 1.945 ; div_1us:div_1us|cnt_time1ms[7]                                   ; div_1us:div_1us|cnt_time1ms[7]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.166      ;
; 1.947 ; fiber_tx:fiber_tx|cnt_4m[3]                                      ; fiber_tx:fiber_tx|cnt_4m[3]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.168      ;
; 1.948 ; fiber_tx:fiber_tx|cnt_4m[3]                                      ; fiber_tx:fiber_tx|cnt_4m[1]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.169      ;
; 1.950 ; work_led:work_led|cnt_500ms[2]                                   ; work_led:work_led|cnt_500ms[2]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.171      ;
; 1.957 ; div_1us:div_1us|cnt_time[2]                                      ; div_1us:div_1us|cnt_time[3]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.178      ;
; 1.957 ; volt_calc:volt_calc|real_volt[11]                                ; volt_calc:volt_calc|DCUV                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.178      ;
; 1.958 ; volt_calc:volt_calc|real_volt[11]                                ; volt_calc:volt_calc|DCOV                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.179      ;
; 1.960 ; work_led:work_led|cnt_500ms[0]                                   ; work_led:work_led|cnt_500ms[0]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.181      ;
; 1.960 ; div_1us:div_1us|cnt_time1ms[10]                                  ; err_detect:err_detect|err_high_detect:hot2|time_1us_syn[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.181      ;
; 1.975 ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[13]    ; err_detect:err_detect|err_high_detect:soft_over|signal_out       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.196      ;
; 1.977 ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[13]     ; err_detect:err_detect|err_high_detect:soft_low|signal_out        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.198      ;
; 1.984 ; fiber_rx:fiber_rx|verify_rx:verify_rx|verify_err_nums[0]         ; fiber_rx:fiber_rx|verify_rx:verify_rx|verify_err_nums[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.205      ;
; 1.984 ; fiber_tx:fiber_tx|send_nums[1]                                   ; fiber_tx:fiber_tx|send_nums[1]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.205      ;
; 1.995 ; fiber_rx:fiber_rx|verify_rx:verify_rx|verify_err_nums[0]         ; fiber_rx:fiber_rx|verify_rx:verify_rx|verify_err_nums[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.216      ;
; 2.048 ; volt_calc:volt_calc|real_volt[10]                                ; volt_calc:volt_calc|udc_volt[10]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.269      ;
; 2.059 ; ads7822:ads7822|ad_syn[8]                                        ; ads7822:ads7822|sample_data[8]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.280      ;
; 2.065 ; volt_calc:volt_calc|real_volt[3]                                 ; volt_calc:volt_calc|udc_volt[3]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.286      ;
; 2.084 ; err_detect:err_detect|err_high_detect_unlock:hot1|cnt_delay[13]  ; err_detect:err_detect|err_high_detect_unlock:hot1|cnt_delay[13]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.305      ;
; 2.091 ; err_detect:err_detect|err_high_detect:powererr|cnt_delay[13]     ; err_detect:err_detect|err_high_detect:powererr|cnt_delay[13]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.312      ;
; 2.095 ; err_high_detect:bypok_filt|cnt_delay[13]                         ; err_high_detect:bypok_filt|cnt_delay[13]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.316      ;
; 2.107 ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[7]     ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[7]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:err1|cnt_delay[7]          ; err_detect:err_detect|err_high_detect:err1|cnt_delay[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:err2|cnt_delay[7]          ; err_detect:err_detect|err_high_detect:err2|cnt_delay[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:byppowererr|cnt_delay[6]   ; err_detect:err_detect|err_high_detect:byppowererr|cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:err3|cnt_delay[7]          ; err_detect:err_detect|err_high_detect:err3|cnt_delay[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:err4|cnt_delay[7]          ; err_detect:err_detect|err_high_detect:err4|cnt_delay[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_high_detect:bypok_filt|cnt_delay[9]                          ; err_high_detect:bypok_filt|cnt_delay[9]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; pwm_out:pwm_out|RUCnt[0]                                         ; pwm_out:pwm_out|RUCnt[0]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; div_1us:div_1us|cnt_time1ms[8]                                   ; div_1us:div_1us|cnt_time1ms[8]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.108 ; err_detect:err_detect|err_high_detect:byppowererr|cnt_delay[4]   ; err_detect:err_detect|err_high_detect:byppowererr|cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.329      ;
; 2.108 ; err_detect:err_detect|err_high_detect:powererr|cnt_delay[4]      ; err_detect:err_detect|err_high_detect:powererr|cnt_delay[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.329      ;
; 2.108 ; err_high_detect:bypok_filt|cnt_delay[4]                          ; err_high_detect:bypok_filt|cnt_delay[4]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.329      ;
; 2.112 ; ads7822:ads7822|ad_syn[7]                                        ; ads7822:ads7822|ad_syn[8]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.333      ;
; 2.116 ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[7]      ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116 ; err_detect:err_detect|Cnt_1ms[0]                                 ; err_detect:err_detect|Cnt_1ms[0]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116 ; err_high_detect:bypok_filt|cnt_delay[7]                          ; err_high_detect:bypok_filt|cnt_delay[7]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.117 ; work_led:work_led|cnt_500ms[8]                                   ; work_led:work_led|cnt_500ms[8]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; work_led:work_led|cnt_500ms[5]                                   ; work_led:work_led|cnt_500ms[5]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; pwm_out:pwm_out|RUCnt[1]                                         ; pwm_out:pwm_out|RUCnt[1]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk   ; Rise       ; clk                             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|AD_Work         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|AD_Work         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_clk          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_clk          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_cs_reg       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_cs_reg       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_dout_syn     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_dout_syn     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[0]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[0]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[10]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[10]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[11]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[11]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[1]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[1]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[2]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[2]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[3]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[3]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[4]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[4]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[5]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[5]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[6]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[6]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[7]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[7]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[8]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[8]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[9]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[9]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_trig_syn     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_trig_syn     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_trig_syn1    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_trig_syn1    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|data_valid      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|data_valid      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[0]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[0]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[1]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[1]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[2]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[2]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[3]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[3]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[4]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[4]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[5]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[5]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[0]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[0]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[1]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[1]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[2]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[2]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[3]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[3]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[4]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[4]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[5]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[5]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[10] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[10] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[11] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[11] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[5]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[5]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[6]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[6]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[7]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[7]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[8]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[8]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[9]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[9]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[10] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[10] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[5]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ADout       ; clk        ; 1.665  ; 1.665  ; Rise       ; clk             ;
; BypOk       ; clk        ; 8.127  ; 8.127  ; Rise       ; clk             ;
; BypPowerErr ; clk        ; 8.021  ; 8.021  ; Rise       ; clk             ;
; COMM_R      ; clk        ; 4.159  ; 4.159  ; Rise       ; clk             ;
; DCOV        ; clk        ; 10.029 ; 10.029 ; Rise       ; clk             ;
; DCUV        ; clk        ; 7.789  ; 7.789  ; Rise       ; clk             ;
; ERR[*]      ; clk        ; 8.830  ; 8.830  ; Rise       ; clk             ;
;  ERR[0]     ; clk        ; 7.683  ; 7.683  ; Rise       ; clk             ;
;  ERR[1]     ; clk        ; 7.582  ; 7.582  ; Rise       ; clk             ;
;  ERR[2]     ; clk        ; 8.353  ; 8.353  ; Rise       ; clk             ;
;  ERR[3]     ; clk        ; 8.830  ; 8.830  ; Rise       ; clk             ;
; HOT_1       ; clk        ; 8.092  ; 8.092  ; Rise       ; clk             ;
; HOT_2       ; clk        ; 7.859  ; 7.859  ; Rise       ; clk             ;
; Powerfall   ; clk        ; 7.837  ; 7.837  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ADout       ; clk        ; -1.111 ; -1.111 ; Rise       ; clk             ;
; BypOk       ; clk        ; -6.764 ; -6.764 ; Rise       ; clk             ;
; BypPowerErr ; clk        ; -6.667 ; -6.667 ; Rise       ; clk             ;
; COMM_R      ; clk        ; -3.605 ; -3.605 ; Rise       ; clk             ;
; DCOV        ; clk        ; -7.952 ; -7.952 ; Rise       ; clk             ;
; DCUV        ; clk        ; -6.444 ; -6.444 ; Rise       ; clk             ;
; ERR[*]      ; clk        ; -5.403 ; -5.403 ; Rise       ; clk             ;
;  ERR[0]     ; clk        ; -5.403 ; -5.403 ; Rise       ; clk             ;
;  ERR[1]     ; clk        ; -6.069 ; -6.069 ; Rise       ; clk             ;
;  ERR[2]     ; clk        ; -6.052 ; -6.052 ; Rise       ; clk             ;
;  ERR[3]     ; clk        ; -6.883 ; -6.883 ; Rise       ; clk             ;
; HOT_1       ; clk        ; -5.816 ; -5.816 ; Rise       ; clk             ;
; HOT_2       ; clk        ; -6.433 ; -6.433 ; Rise       ; clk             ;
; Powerfall   ; clk        ; -6.891 ; -6.891 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADclk     ; clk        ; 8.428  ; 8.428  ; Rise       ; clk             ;
; ADcon     ; clk        ; 8.659  ; 8.659  ; Rise       ; clk             ;
; BypCon    ; clk        ; 14.807 ; 14.807 ; Rise       ; clk             ;
; COMM_T    ; clk        ; 9.134  ; 9.134  ; Rise       ; clk             ;
; LDDIN     ; clk        ; 7.285  ; 7.285  ; Rise       ; clk             ;
; LED1      ; clk        ; 16.399 ; 16.399 ; Rise       ; clk             ;
; LED2      ; clk        ; 13.950 ; 13.950 ; Rise       ; clk             ;
; LED3      ; clk        ; 13.442 ; 13.442 ; Rise       ; clk             ;
; LED4      ; clk        ; 9.684  ; 9.684  ; Rise       ; clk             ;
; LED5      ; clk        ; 9.809  ; 9.809  ; Rise       ; clk             ;
; LED6      ; clk        ; 9.730  ; 9.730  ; Rise       ; clk             ;
; LUDIN     ; clk        ; 8.475  ; 8.475  ; Rise       ; clk             ;
; RDDIN     ; clk        ; 8.460  ; 8.460  ; Rise       ; clk             ;
; RUDIN     ; clk        ; 9.228  ; 9.228  ; Rise       ; clk             ;
; test[*]   ; clk        ; 9.730  ; 9.730  ; Rise       ; clk             ;
;  test[0]  ; clk        ; 9.730  ; 9.730  ; Rise       ; clk             ;
;  test[1]  ; clk        ; 9.171  ; 9.171  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADclk     ; clk        ; 8.428  ; 8.428  ; Rise       ; clk             ;
; ADcon     ; clk        ; 8.659  ; 8.659  ; Rise       ; clk             ;
; BypCon    ; clk        ; 13.202 ; 13.202 ; Rise       ; clk             ;
; COMM_T    ; clk        ; 9.134  ; 9.134  ; Rise       ; clk             ;
; LDDIN     ; clk        ; 7.285  ; 7.285  ; Rise       ; clk             ;
; LED1      ; clk        ; 9.807  ; 9.807  ; Rise       ; clk             ;
; LED2      ; clk        ; 11.157 ; 11.157 ; Rise       ; clk             ;
; LED3      ; clk        ; 11.432 ; 11.432 ; Rise       ; clk             ;
; LED4      ; clk        ; 9.684  ; 9.684  ; Rise       ; clk             ;
; LED5      ; clk        ; 9.809  ; 9.809  ; Rise       ; clk             ;
; LED6      ; clk        ; 9.730  ; 9.730  ; Rise       ; clk             ;
; LUDIN     ; clk        ; 8.475  ; 8.475  ; Rise       ; clk             ;
; RDDIN     ; clk        ; 8.460  ; 8.460  ; Rise       ; clk             ;
; RUDIN     ; clk        ; 9.228  ; 9.228  ; Rise       ; clk             ;
; test[*]   ; clk        ; 9.171  ; 9.171  ; Rise       ; clk             ;
;  test[0]  ; clk        ; 9.730  ; 9.730  ; Rise       ; clk             ;
;  test[1]  ; clk        ; 9.171  ; 9.171  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 17946    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 17946    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 156   ; 156  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 42    ; 42   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Feb 23 08:30:31 2024
Info: Command: quartus_sta driver_board -c driver_board
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'driver_board.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.498
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.498     -3988.667 clk 
Info (332146): Worst-case hold slack is 1.376
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.376         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.289        -2.289 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4578 megabytes
    Info: Processing ended: Fri Feb 23 08:30:32 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


