utt-001F02 exp/xvectors_sre16_eval_test/xvector.1.ark:11
utt-001F03 exp/xvectors_sre16_eval_test/xvector.1.ark:544
utt-001F04 exp/xvectors_sre16_eval_test/xvector.1.ark:1077
utt-001F05 exp/xvectors_sre16_eval_test/xvector.1.ark:1610
utt-001F06 exp/xvectors_sre16_eval_test/xvector.1.ark:2143
utt-001F07 exp/xvectors_sre16_eval_test/xvector.1.ark:2676
utt-001F08 exp/xvectors_sre16_eval_test/xvector.1.ark:3209
utt-001F09 exp/xvectors_sre16_eval_test/xvector.1.ark:3742
utt-001F10 exp/xvectors_sre16_eval_test/xvector.1.ark:4275
utt-002F02 exp/xvectors_sre16_eval_test/xvector.1.ark:4808
utt-002F03 exp/xvectors_sre16_eval_test/xvector.1.ark:5341
utt-002F04 exp/xvectors_sre16_eval_test/xvector.1.ark:5874
utt-002F05 exp/xvectors_sre16_eval_test/xvector.1.ark:6407
utt-002F06 exp/xvectors_sre16_eval_test/xvector.1.ark:6940
utt-002F07 exp/xvectors_sre16_eval_test/xvector.1.ark:7473
utt-002F08 exp/xvectors_sre16_eval_test/xvector.1.ark:8006
utt-002F09 exp/xvectors_sre16_eval_test/xvector.1.ark:8539
utt-002F10 exp/xvectors_sre16_eval_test/xvector.1.ark:9072
