TimeQuest Timing Analyzer report for BenGrooms_ECE473_Lab4
Tue Oct 28 16:48:15 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'SW[17]'
 13. Slow Model Setup: 'SW[15]'
 14. Slow Model Setup: 'clk_div:clockdiv0|clock_100Hz'
 15. Slow Model Setup: 'clk_div:clockdiv0|clock_1Khz_reg'
 16. Slow Model Setup: 'clk_div:clockdiv0|clock_100hz_reg'
 17. Slow Model Setup: 'clk_div:clockdiv0|clock_10Hz_reg'
 18. Slow Model Setup: 'clk_div:clockdiv0|clock_100Khz_reg'
 19. Slow Model Setup: 'clk_div:clockdiv0|clock_10Khz_reg'
 20. Slow Model Setup: 'clk_div:clockdiv0|clock_1Mhz_reg'
 21. Slow Model Hold: 'CLOCK_50'
 22. Slow Model Hold: 'SW[15]'
 23. Slow Model Hold: 'SW[17]'
 24. Slow Model Hold: 'clk_div:clockdiv0|clock_100Khz_reg'
 25. Slow Model Hold: 'clk_div:clockdiv0|clock_100hz_reg'
 26. Slow Model Hold: 'clk_div:clockdiv0|clock_10Hz_reg'
 27. Slow Model Hold: 'clk_div:clockdiv0|clock_10Khz_reg'
 28. Slow Model Hold: 'clk_div:clockdiv0|clock_1Khz_reg'
 29. Slow Model Hold: 'clk_div:clockdiv0|clock_1Mhz_reg'
 30. Slow Model Hold: 'clk_div:clockdiv0|clock_100Hz'
 31. Slow Model Minimum Pulse Width: 'SW[17]'
 32. Slow Model Minimum Pulse Width: 'CLOCK_50'
 33. Slow Model Minimum Pulse Width: 'SW[15]'
 34. Slow Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_100Hz'
 35. Slow Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_100Khz_reg'
 36. Slow Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_100hz_reg'
 37. Slow Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_10Hz_reg'
 38. Slow Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_10Khz_reg'
 39. Slow Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_1Khz_reg'
 40. Slow Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_1Mhz_reg'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast Model Setup Summary
 46. Fast Model Hold Summary
 47. Fast Model Recovery Summary
 48. Fast Model Removal Summary
 49. Fast Model Minimum Pulse Width Summary
 50. Fast Model Setup: 'CLOCK_50'
 51. Fast Model Setup: 'SW[17]'
 52. Fast Model Setup: 'SW[15]'
 53. Fast Model Setup: 'clk_div:clockdiv0|clock_100Hz'
 54. Fast Model Setup: 'clk_div:clockdiv0|clock_1Khz_reg'
 55. Fast Model Setup: 'clk_div:clockdiv0|clock_100hz_reg'
 56. Fast Model Setup: 'clk_div:clockdiv0|clock_100Khz_reg'
 57. Fast Model Setup: 'clk_div:clockdiv0|clock_10Khz_reg'
 58. Fast Model Setup: 'clk_div:clockdiv0|clock_10Hz_reg'
 59. Fast Model Setup: 'clk_div:clockdiv0|clock_1Mhz_reg'
 60. Fast Model Hold: 'CLOCK_50'
 61. Fast Model Hold: 'SW[15]'
 62. Fast Model Hold: 'SW[17]'
 63. Fast Model Hold: 'clk_div:clockdiv0|clock_100Khz_reg'
 64. Fast Model Hold: 'clk_div:clockdiv0|clock_100hz_reg'
 65. Fast Model Hold: 'clk_div:clockdiv0|clock_10Hz_reg'
 66. Fast Model Hold: 'clk_div:clockdiv0|clock_10Khz_reg'
 67. Fast Model Hold: 'clk_div:clockdiv0|clock_1Khz_reg'
 68. Fast Model Hold: 'clk_div:clockdiv0|clock_1Mhz_reg'
 69. Fast Model Hold: 'clk_div:clockdiv0|clock_100Hz'
 70. Fast Model Minimum Pulse Width: 'SW[17]'
 71. Fast Model Minimum Pulse Width: 'CLOCK_50'
 72. Fast Model Minimum Pulse Width: 'SW[15]'
 73. Fast Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_100Hz'
 74. Fast Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_100Khz_reg'
 75. Fast Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_100hz_reg'
 76. Fast Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_10Hz_reg'
 77. Fast Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_10Khz_reg'
 78. Fast Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_1Khz_reg'
 79. Fast Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_1Mhz_reg'
 80. Setup Times
 81. Hold Times
 82. Clock to Output Times
 83. Minimum Clock to Output Times
 84. Multicorner Timing Analysis Summary
 85. Setup Times
 86. Hold Times
 87. Clock to Output Times
 88. Minimum Clock to Output Times
 89. Setup Transfers
 90. Hold Transfers
 91. Report TCCS
 92. Report RSKM
 93. Unconstrained Paths
 94. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; BenGrooms_ECE473_Lab4                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                 ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; Clock Name                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; clk_div:clockdiv0|clock_1Khz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv0|clock_1Khz_reg }   ;
; clk_div:clockdiv0|clock_1Mhz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv0|clock_1Mhz_reg }   ;
; clk_div:clockdiv0|clock_10Hz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv0|clock_10Hz_reg }   ;
; clk_div:clockdiv0|clock_10Khz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv0|clock_10Khz_reg }  ;
; clk_div:clockdiv0|clock_100Hz      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv0|clock_100Hz }      ;
; clk_div:clockdiv0|clock_100hz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv0|clock_100hz_reg }  ;
; clk_div:clockdiv0|clock_100Khz_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv0|clock_100Khz_reg } ;
; CLOCK_50                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                           ;
; SW[15]                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[15] }                             ;
; SW[17]                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[17] }                             ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                           ;
+------------+-----------------+------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note                                                          ;
+------------+-----------------+------------------------------------+---------------------------------------------------------------+
; 93.06 MHz  ; 93.06 MHz       ; SW[17]                             ;                                                               ;
; 183.65 MHz ; 183.65 MHz      ; CLOCK_50                           ;                                                               ;
; 613.5 MHz  ; 500.0 MHz       ; clk_div:clockdiv0|clock_100Hz      ; limit due to high minimum pulse width violation (tch)         ;
; 699.3 MHz  ; 450.05 MHz      ; SW[15]                             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 807.1 MHz  ; 500.0 MHz       ; clk_div:clockdiv0|clock_1Khz_reg   ; limit due to high minimum pulse width violation (tch)         ;
; 827.81 MHz ; 500.0 MHz       ; clk_div:clockdiv0|clock_100hz_reg  ; limit due to high minimum pulse width violation (tch)         ;
; 933.71 MHz ; 500.0 MHz       ; clk_div:clockdiv0|clock_100Khz_reg ; limit due to high minimum pulse width violation (tch)         ;
; 933.71 MHz ; 500.0 MHz       ; clk_div:clockdiv0|clock_10Hz_reg   ; limit due to high minimum pulse width violation (tch)         ;
; 934.58 MHz ; 500.0 MHz       ; clk_div:clockdiv0|clock_10Khz_reg  ; limit due to high minimum pulse width violation (tch)         ;
; 935.45 MHz ; 500.0 MHz       ; clk_div:clockdiv0|clock_1Mhz_reg   ; limit due to high minimum pulse width violation (tch)         ;
+------------+-----------------+------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLOCK_50                           ; -6.245 ; -131.047      ;
; SW[17]                             ; -5.585 ; -5039.183     ;
; SW[15]                             ; -3.587 ; -97.825       ;
; clk_div:clockdiv0|clock_100Hz      ; -0.630 ; -0.885        ;
; clk_div:clockdiv0|clock_1Khz_reg   ; -0.239 ; -0.285        ;
; clk_div:clockdiv0|clock_100hz_reg  ; -0.208 ; -0.259        ;
; clk_div:clockdiv0|clock_10Hz_reg   ; -0.071 ; -0.140        ;
; clk_div:clockdiv0|clock_100Khz_reg ; -0.071 ; -0.123        ;
; clk_div:clockdiv0|clock_10Khz_reg  ; -0.070 ; -0.208        ;
; clk_div:clockdiv0|clock_1Mhz_reg   ; -0.069 ; -0.149        ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLOCK_50                           ; -2.286 ; -2.286        ;
; SW[15]                             ; -0.969 ; -25.702       ;
; SW[17]                             ; -0.389 ; -0.755        ;
; clk_div:clockdiv0|clock_100Khz_reg ; 0.391  ; 0.000         ;
; clk_div:clockdiv0|clock_100hz_reg  ; 0.391  ; 0.000         ;
; clk_div:clockdiv0|clock_10Hz_reg   ; 0.391  ; 0.000         ;
; clk_div:clockdiv0|clock_10Khz_reg  ; 0.391  ; 0.000         ;
; clk_div:clockdiv0|clock_1Khz_reg   ; 0.391  ; 0.000         ;
; clk_div:clockdiv0|clock_1Mhz_reg   ; 0.391  ; 0.000         ;
; clk_div:clockdiv0|clock_100Hz      ; 0.516  ; 0.000         ;
+------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; SW[17]                             ; -2.000 ; -3569.222     ;
; CLOCK_50                           ; -1.380 ; -77.380       ;
; SW[15]                             ; -1.222 ; -1.222        ;
; clk_div:clockdiv0|clock_100Hz      ; -0.500 ; -10.000       ;
; clk_div:clockdiv0|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:clockdiv0|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv0|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv0|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv0|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv0|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
+------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                             ;
+--------+-------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.245 ; CLKcounter:CLKcounter0|ProgramCounter[2]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 5.407      ;
; -6.162 ; CLKcounter:CLKcounter0|ProgramCounter[2]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 5.324      ;
; -6.128 ; CLKcounter:CLKcounter0|ProgramCounter[6]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 5.290      ;
; -6.060 ; CLKcounter:CLKcounter0|ProgramCounter[2]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 5.222      ;
; -6.045 ; CLKcounter:CLKcounter0|ProgramCounter[6]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 5.207      ;
; -5.987 ; CLKcounter:CLKcounter0|ProgramCounter[5]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 5.149      ;
; -5.946 ; CLKcounter:CLKcounter0|ProgramCounter[2]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.875     ; 5.107      ;
; -5.943 ; CLKcounter:CLKcounter0|ProgramCounter[6]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 5.105      ;
; -5.868 ; CLKcounter:CLKcounter0|ProgramCounter[2]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 5.030      ;
; -5.855 ; CLKcounter:CLKcounter0|ProgramCounter[5]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 5.017      ;
; -5.831 ; CLKcounter:CLKcounter0|ProgramCounter[7]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 4.993      ;
; -5.829 ; CLKcounter:CLKcounter0|ProgramCounter[6]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.875     ; 4.990      ;
; -5.828 ; LCDdata_select:LCDdataselect0|LCDdata[21] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.888     ; 4.976      ;
; -5.816 ; LCDdata_select:LCDdataselect0|LCDdata[17] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -2.026     ; 4.826      ;
; -5.799 ; CLKcounter:CLKcounter0|ProgramCounter[7]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 4.961      ;
; -5.761 ; CLKcounter:CLKcounter0|ProgramCounter[2]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[5] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 4.923      ;
; -5.760 ; CLKcounter:CLKcounter0|ProgramCounter[2]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[4] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 4.922      ;
; -5.753 ; CLKcounter:CLKcounter0|ProgramCounter[5]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 4.915      ;
; -5.751 ; CLKcounter:CLKcounter0|ProgramCounter[6]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 4.913      ;
; -5.729 ; CLKcounter:CLKcounter0|ProgramCounter[7]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 4.891      ;
; -5.696 ; CLKcounter:CLKcounter0|ProgramCounter[3]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 4.858      ;
; -5.696 ; LCDdata_select:LCDdataselect0|LCDdata[21] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.888     ; 4.844      ;
; -5.684 ; LCDdata_select:LCDdataselect0|LCDdata[17] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -2.026     ; 4.694      ;
; -5.681 ; CLKcounter:CLKcounter0|ProgramCounter[5]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 4.843      ;
; -5.664 ; CLKcounter:CLKcounter0|ProgramCounter[3]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 4.826      ;
; -5.644 ; CLKcounter:CLKcounter0|ProgramCounter[6]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[5] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 4.806      ;
; -5.643 ; CLKcounter:CLKcounter0|ProgramCounter[6]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[4] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 4.805      ;
; -5.641 ; CLKcounter:CLKcounter0|ProgramCounter[7]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 4.803      ;
; -5.639 ; CLKcounter:CLKcounter0|ProgramCounter[5]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.875     ; 4.800      ;
; -5.615 ; CLKcounter:CLKcounter0|ProgramCounter[7]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.875     ; 4.776      ;
; -5.594 ; CLKcounter:CLKcounter0|ProgramCounter[3]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 4.756      ;
; -5.594 ; LCDdata_select:LCDdataselect0|LCDdata[21] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.888     ; 4.742      ;
; -5.588 ; LCDdata_select:LCDdataselect0|LCDdata[12] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -2.026     ; 4.598      ;
; -5.584 ; LCDdata_select:LCDdataselect0|LCDdata[23] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -2.002     ; 4.618      ;
; -5.582 ; LCDdata_select:LCDdataselect0|LCDdata[17] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[15]       ; CLOCK_50    ; 1.000        ; -2.026     ; 4.592      ;
; -5.552 ; LCDdata_select:LCDdataselect0|LCDdata[23] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -2.002     ; 4.586      ;
; -5.540 ; LCDdata_select:LCDdataselect0|LCDdata[18] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.897     ; 4.679      ;
; -5.522 ; LCDdata_select:LCDdataselect0|LCDdata[21] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.888     ; 4.670      ;
; -5.510 ; LCDdata_select:LCDdataselect0|LCDdata[17] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3] ; SW[15]       ; CLOCK_50    ; 1.000        ; -2.026     ; 4.520      ;
; -5.506 ; CLKcounter:CLKcounter0|ProgramCounter[3]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 4.668      ;
; -5.494 ; LCDdata_select:LCDdataselect0|LCDdata[13] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.880     ; 4.650      ;
; -5.490 ; LCDdata_select:LCDdataselect0|LCDdata[20] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.897     ; 4.629      ;
; -5.489 ; LCDdata_select:LCDdataselect0|LCDdata[30] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.898     ; 4.627      ;
; -5.482 ; LCDdata_select:LCDdataselect0|LCDdata[23] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[15]       ; CLOCK_50    ; 1.000        ; -2.002     ; 4.516      ;
; -5.480 ; CLKcounter:CLKcounter0|ProgramCounter[3]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.875     ; 4.641      ;
; -5.480 ; LCDdata_select:LCDdataselect0|LCDdata[21] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.889     ; 4.627      ;
; -5.468 ; LCDdata_select:LCDdataselect0|LCDdata[17] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6] ; SW[15]       ; CLOCK_50    ; 1.000        ; -2.027     ; 4.477      ;
; -5.457 ; LCDdata_select:LCDdataselect0|LCDdata[18] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.897     ; 4.596      ;
; -5.454 ; CLKcounter:CLKcounter0|ProgramCounter[5]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[5] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 4.616      ;
; -5.453 ; CLKcounter:CLKcounter0|ProgramCounter[5]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[4] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 4.615      ;
; -5.442 ; LCDdata_select:LCDdataselect0|LCDdata[16] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.735     ; 4.743      ;
; -5.437 ; CLKcounter:CLKcounter0|ProgramCounter[4]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 4.599      ;
; -5.432 ; LCDdata_select:LCDdataselect0|LCDdata[9]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.741     ; 4.727      ;
; -5.430 ; CLKcounter:CLKcounter0|ProgramCounter[7]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[5] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 4.592      ;
; -5.429 ; CLKcounter:CLKcounter0|ProgramCounter[7]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[4] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 4.591      ;
; -5.424 ; LCDdata_select:LCDdataselect0|LCDdata[27] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.787     ; 4.673      ;
; -5.406 ; LCDdata_select:LCDdataselect0|LCDdata[12] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -2.026     ; 4.416      ;
; -5.406 ; LCDdata_select:LCDdataselect0|LCDdata[30] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.898     ; 4.544      ;
; -5.394 ; LCDdata_select:LCDdataselect0|LCDdata[23] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3] ; SW[15]       ; CLOCK_50    ; 1.000        ; -2.002     ; 4.428      ;
; -5.392 ; LCDdata_select:LCDdataselect0|LCDdata[27] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.787     ; 4.641      ;
; -5.391 ; LCDdata_select:LCDdataselect0|LCDdata[10] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.872     ; 4.555      ;
; -5.368 ; LCDdata_select:LCDdataselect0|LCDdata[23] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6] ; SW[15]       ; CLOCK_50    ; 1.000        ; -2.003     ; 4.401      ;
; -5.365 ; LCDdata_select:LCDdataselect0|LCDdata[22] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.886     ; 4.515      ;
; -5.362 ; LCDdata_select:LCDdataselect0|LCDdata[13] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.880     ; 4.518      ;
; -5.355 ; LCDdata_select:LCDdataselect0|LCDdata[18] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.897     ; 4.494      ;
; -5.322 ; LCDdata_select:LCDdataselect0|LCDdata[27] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.787     ; 4.571      ;
; -5.313 ; LCDdata_select:LCDdataselect0|LCDdata[8]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.884     ; 4.465      ;
; -5.311 ; LCDdata_select:LCDdataselect0|LCDdata[28] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.873     ; 4.474      ;
; -5.308 ; LCDdata_select:LCDdataselect0|LCDdata[10] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.872     ; 4.472      ;
; -5.308 ; LCDdata_select:LCDdataselect0|LCDdata[20] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.897     ; 4.447      ;
; -5.304 ; LCDdata_select:LCDdataselect0|LCDdata[30] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.898     ; 4.442      ;
; -5.300 ; LCDdata_select:LCDdataselect0|LCDdata[9]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.741     ; 4.595      ;
; -5.295 ; CLKcounter:CLKcounter0|ProgramCounter[3]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[5] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 4.457      ;
; -5.295 ; LCDdata_select:LCDdataselect0|LCDdata[21] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[5] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.888     ; 4.443      ;
; -5.294 ; CLKcounter:CLKcounter0|ProgramCounter[3]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[4] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 4.456      ;
; -5.294 ; LCDdata_select:LCDdataselect0|LCDdata[21] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[4] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.888     ; 4.442      ;
; -5.285 ; LCDdata_select:LCDdataselect0|LCDdata[12] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3] ; SW[15]       ; CLOCK_50    ; 1.000        ; -2.026     ; 4.295      ;
; -5.283 ; LCDdata_select:LCDdataselect0|LCDdata[17] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[5] ; SW[15]       ; CLOCK_50    ; 1.000        ; -2.026     ; 4.293      ;
; -5.282 ; LCDdata_select:LCDdataselect0|LCDdata[22] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.886     ; 4.432      ;
; -5.282 ; LCDdata_select:LCDdataselect0|LCDdata[17] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[4] ; SW[15]       ; CLOCK_50    ; 1.000        ; -2.026     ; 4.292      ;
; -5.281 ; LCDdata_select:LCDdataselect0|LCDdata[11] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.893     ; 4.424      ;
; -5.276 ; LCDdata_select:LCDdataselect0|LCDdata[12] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[15]       ; CLOCK_50    ; 1.000        ; -2.026     ; 4.286      ;
; -5.260 ; LCDdata_select:LCDdataselect0|LCDdata[13] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.880     ; 4.416      ;
; -5.260 ; LCDdata_select:LCDdataselect0|LCDdata[16] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.735     ; 4.561      ;
; -5.255 ; CLKcounter:CLKcounter0|ProgramCounter[4]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[17]       ; CLOCK_50    ; 1.000        ; -1.874     ; 4.417      ;
; -5.249 ; LCDdata_select:LCDdataselect0|LCDdata[11] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.893     ; 4.392      ;
; -5.241 ; LCDdata_select:LCDdataselect0|LCDdata[18] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.898     ; 4.379      ;
; -5.234 ; LCDdata_select:LCDdataselect0|LCDdata[27] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.787     ; 4.483      ;
; -5.208 ; LCDdata_select:LCDdataselect0|LCDdata[27] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.788     ; 4.456      ;
; -5.206 ; LCDdata_select:LCDdataselect0|LCDdata[10] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.872     ; 4.370      ;
; -5.198 ; LCDdata_select:LCDdataselect0|LCDdata[9]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.741     ; 4.493      ;
; -5.190 ; LCDdata_select:LCDdataselect0|LCDdata[30] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.899     ; 4.327      ;
; -5.188 ; LCDdata_select:LCDdataselect0|LCDdata[13] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.880     ; 4.344      ;
; -5.187 ; LCDdata_select:LCDdataselect0|LCDdata[20] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.897     ; 4.326      ;
; -5.183 ; LCDdata_select:LCDdataselect0|LCDdata[23] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[5] ; SW[15]       ; CLOCK_50    ; 1.000        ; -2.002     ; 4.217      ;
; -5.182 ; LCDdata_select:LCDdataselect0|LCDdata[23] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[4] ; SW[15]       ; CLOCK_50    ; 1.000        ; -2.002     ; 4.216      ;
; -5.181 ; LCDdata_select:LCDdataselect0|LCDdata[28] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.873     ; 4.344      ;
; -5.180 ; LCDdata_select:LCDdataselect0|LCDdata[22] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.886     ; 4.330      ;
; -5.179 ; LCDdata_select:LCDdataselect0|LCDdata[11] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.893     ; 4.322      ;
; -5.178 ; LCDdata_select:LCDdataselect0|LCDdata[20] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[15]       ; CLOCK_50    ; 1.000        ; -1.897     ; 4.317      ;
+--------+-------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[17]'                                                                                                                                      ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.585 ; CLKcounter:CLKcounter0|i[0]           ; CLKcounter:CLKcounter0|ProgramCounter[2] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 6.621      ;
; -5.585 ; CLKcounter:CLKcounter0|i[0]           ; CLKcounter:CLKcounter0|ProgramCounter[3] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 6.621      ;
; -5.585 ; CLKcounter:CLKcounter0|i[0]           ; CLKcounter:CLKcounter0|ProgramCounter[4] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 6.621      ;
; -5.585 ; CLKcounter:CLKcounter0|i[0]           ; CLKcounter:CLKcounter0|ProgramCounter[5] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 6.621      ;
; -5.585 ; CLKcounter:CLKcounter0|i[0]           ; CLKcounter:CLKcounter0|ProgramCounter[6] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 6.621      ;
; -5.585 ; CLKcounter:CLKcounter0|i[0]           ; CLKcounter:CLKcounter0|ProgramCounter[7] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 6.621      ;
; -5.482 ; CLKcounter:CLKcounter0|i[2]           ; CLKcounter:CLKcounter0|ProgramCounter[2] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 6.518      ;
; -5.482 ; CLKcounter:CLKcounter0|i[2]           ; CLKcounter:CLKcounter0|ProgramCounter[3] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 6.518      ;
; -5.482 ; CLKcounter:CLKcounter0|i[2]           ; CLKcounter:CLKcounter0|ProgramCounter[4] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 6.518      ;
; -5.482 ; CLKcounter:CLKcounter0|i[2]           ; CLKcounter:CLKcounter0|ProgramCounter[5] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 6.518      ;
; -5.482 ; CLKcounter:CLKcounter0|i[2]           ; CLKcounter:CLKcounter0|ProgramCounter[6] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 6.518      ;
; -5.482 ; CLKcounter:CLKcounter0|i[2]           ; CLKcounter:CLKcounter0|ProgramCounter[7] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 6.518      ;
; -5.386 ; CLKinstr:IF_ID0|dataout[22]           ; regFileBoard:RegFile0|data_out_1[14]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.013      ; 6.435      ;
; -5.330 ; CLKinstr:IF_ID0|dataout[21]           ; regFileBoard:RegFile0|data_out_1[23]     ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 6.365      ;
; -5.280 ; CLKinstr:IF_ID0|dataout[21]           ; regFileBoard:RegFile0|data_out_1[14]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.001      ; 6.317      ;
; -5.206 ; CLKinstr:IF_ID0|dataout[24]           ; regFileBoard:RegFile0|data_out_1[13]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.032      ; 6.274      ;
; -5.186 ; CLKinstr:IF_ID0|dataout[23]           ; regFileBoard:RegFile0|data_out_1[26]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.006      ; 6.228      ;
; -5.163 ; CLKinstr:IF_ID0|dataout[17]           ; regFileBoard:RegFile0|data_out_2[31]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.006      ; 6.205      ;
; -5.137 ; CLKinstr:IF_ID0|dataout[24]           ; regFileBoard:RegFile0|data_out_1[9]      ; SW[17]       ; SW[17]      ; 1.000        ; 0.008      ; 6.181      ;
; -5.120 ; CLKinstr:IF_ID0|dataout[17]           ; regFileBoard:RegFile0|data_out_2[5]      ; SW[17]       ; SW[17]      ; 1.000        ; -0.026     ; 6.130      ;
; -5.112 ; CLKinstr:IF_ID0|dataout[21]           ; regFileBoard:RegFile0|data_out_1[13]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.006      ; 6.154      ;
; -5.111 ; CLKinstr:IF_ID0|dataout[18]           ; regFileBoard:RegFile0|data_out_2[19]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.007      ; 6.154      ;
; -5.105 ; CLKinstr:IF_ID0|dataout[17]           ; regFileBoard:RegFile0|data_out_2[7]      ; SW[17]       ; SW[17]      ; 1.000        ; -0.027     ; 6.114      ;
; -5.094 ; CLKinstr:IF_ID0|dataout[22]           ; regFileBoard:RegFile0|data_out_1[13]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.018      ; 6.148      ;
; -5.090 ; CLKinstr:IF_ID0|dataout[18]           ; regFileBoard:RegFile0|data_out_2[9]      ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 6.125      ;
; -5.087 ; CLKinstr:IF_ID0|dataout[17]           ; regFileBoard:RegFile0|data_out_2[23]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.006      ; 6.129      ;
; -5.085 ; CLKinstr:IF_ID0|dataout[22]           ; regFileBoard:RegFile0|data_out_1[23]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.011      ; 6.132      ;
; -5.074 ; CLKinstr:IF_ID0|dataout[19]           ; regFileBoard:RegFile0|data_out_2[25]     ; SW[17]       ; SW[17]      ; 1.000        ; -0.011     ; 6.099      ;
; -5.070 ; CLKinstr:IF_ID0|dataout[18]           ; regFileBoard:RegFile0|data_out_2[0]      ; SW[17]       ; SW[17]      ; 1.000        ; -0.037     ; 6.069      ;
; -5.057 ; CLKinstr:IF_ID0|dataout[19]           ; regFileBoard:RegFile0|data_out_2[20]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.008      ; 6.101      ;
; -5.056 ; CLKcounter:CLKcounter0|i[1]           ; CLKcounter:CLKcounter0|ProgramCounter[2] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 6.091      ;
; -5.056 ; CLKcounter:CLKcounter0|i[1]           ; CLKcounter:CLKcounter0|ProgramCounter[3] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 6.091      ;
; -5.056 ; CLKcounter:CLKcounter0|i[1]           ; CLKcounter:CLKcounter0|ProgramCounter[4] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 6.091      ;
; -5.056 ; CLKcounter:CLKcounter0|i[1]           ; CLKcounter:CLKcounter0|ProgramCounter[5] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 6.091      ;
; -5.056 ; CLKcounter:CLKcounter0|i[1]           ; CLKcounter:CLKcounter0|ProgramCounter[6] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 6.091      ;
; -5.056 ; CLKcounter:CLKcounter0|i[1]           ; CLKcounter:CLKcounter0|ProgramCounter[7] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 6.091      ;
; -5.056 ; CLKinstr:IF_ID0|dataout[16]           ; regFileBoard:RegFile0|data_out_2[31]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.004      ; 6.096      ;
; -5.050 ; CLKinstr:IF_ID0|dataout[22]           ; regFileBoard:RegFile0|data_out_1[4]      ; SW[17]       ; SW[17]      ; 1.000        ; -0.003     ; 6.083      ;
; -5.047 ; CLKinstr:IF_ID0|dataout[23]           ; regFileBoard:RegFile0|data_out_1[25]     ; SW[17]       ; SW[17]      ; 1.000        ; -0.006     ; 6.077      ;
; -5.045 ; CLKcounter:CLKcounter0|i[0]           ; CLKcounter:CLKcounter0|i[0]              ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 6.081      ;
; -5.041 ; CLKcounter:CLKcounter0|i[0]           ; CLKcounter:CLKcounter0|i[2]              ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 6.077      ;
; -5.040 ; CLKinstr:IF_ID0|dataout[22]           ; regFileBoard:RegFile0|data_out_1[12]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.018      ; 6.094      ;
; -5.038 ; CLKinstr:IF_ID0|dataout[18]           ; regFileBoard:RegFile0|data_out_2[25]     ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 6.073      ;
; -5.029 ; CLKinstr:IF_ID0|dataout[24]           ; regFileBoard:RegFile0|data_out_1[10]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.024      ; 6.089      ;
; -5.010 ; CLKinstr:IF_ID0|dataout[18]           ; regFileBoard:RegFile0|data_out_2[20]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.018      ; 6.064      ;
; -5.005 ; CLKinstr:IF_ID0|dataout[23]           ; regFileBoard:RegFile0|data_out_1[9]      ; SW[17]       ; SW[17]      ; 1.000        ; -0.016     ; 6.025      ;
; -5.002 ; CLKinstr:IF_ID0|dataout[17]           ; regFileBoard:RegFile0|data_out_2[3]      ; SW[17]       ; SW[17]      ; 1.000        ; -0.027     ; 6.011      ;
; -4.996 ; CLKinstr:IF_ID0|dataout[23]           ; regFileBoard:RegFile0|data_out_1[6]      ; SW[17]       ; SW[17]      ; 1.000        ; -0.028     ; 6.004      ;
; -4.995 ; CLKinstr:IF_ID0|dataout[23]           ; regFileBoard:RegFile0|data_out_1[22]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.003      ; 6.034      ;
; -4.984 ; CLKinstr:IF_ID0|dataout[24]           ; regFileBoard:RegFile0|data_out_1[6]      ; SW[17]       ; SW[17]      ; 1.000        ; -0.004     ; 6.016      ;
; -4.973 ; CLKinstr:IF_ID0|dataout[18]           ; regFileBoard:RegFile0|data_out_2[17]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.006      ; 6.015      ;
; -4.969 ; CLKinstr:IF_ID0|dataout[18]           ; regFileBoard:RegFile0|data_out_2[6]      ; SW[17]       ; SW[17]      ; 1.000        ; 0.003      ; 6.008      ;
; -4.958 ; CLKinstr:IF_ID0|dataout[18]           ; regFileBoard:RegFile0|data_out_2[4]      ; SW[17]       ; SW[17]      ; 1.000        ; 0.018      ; 6.012      ;
; -4.954 ; CLKinstr:IF_ID0|dataout[21]           ; regFileBoard:RegFile0|data_out_1[25]     ; SW[17]       ; SW[17]      ; 1.000        ; -0.008     ; 5.982      ;
; -4.952 ; CLKinstr:IF_ID0|dataout[17]           ; regFileBoard:RegFile0|data_out_2[21]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.007      ; 5.995      ;
; -4.950 ; CLKcounter:CLKcounter0|i[3]           ; CLKcounter:CLKcounter0|ProgramCounter[2] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 5.985      ;
; -4.950 ; CLKcounter:CLKcounter0|i[3]           ; CLKcounter:CLKcounter0|ProgramCounter[3] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 5.985      ;
; -4.950 ; CLKcounter:CLKcounter0|i[3]           ; CLKcounter:CLKcounter0|ProgramCounter[4] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 5.985      ;
; -4.950 ; CLKcounter:CLKcounter0|i[3]           ; CLKcounter:CLKcounter0|ProgramCounter[5] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 5.985      ;
; -4.950 ; CLKcounter:CLKcounter0|i[3]           ; CLKcounter:CLKcounter0|ProgramCounter[6] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 5.985      ;
; -4.950 ; CLKcounter:CLKcounter0|i[3]           ; CLKcounter:CLKcounter0|ProgramCounter[7] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 5.985      ;
; -4.948 ; CLKinstr:IF_ID0|dataout[24]           ; regFileBoard:RegFile0|data_out_1[29]     ; SW[17]       ; SW[17]      ; 1.000        ; -0.009     ; 5.975      ;
; -4.944 ; CLKinstr:IF_ID0|dataout[16]           ; regFileBoard:RegFile0|data_out_2[27]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.002      ; 5.982      ;
; -4.942 ; CLKcounter:CLKcounter0|i[2]           ; CLKcounter:CLKcounter0|i[0]              ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 5.978      ;
; -4.940 ; CLKinstr:IF_ID0|dataout[21]           ; regFileBoard:RegFile0|data_out_1[4]      ; SW[17]       ; SW[17]      ; 1.000        ; -0.015     ; 5.961      ;
; -4.938 ; CLKcounter:CLKcounter0|i[2]           ; CLKcounter:CLKcounter0|i[2]              ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 5.974      ;
; -4.933 ; CLKinstr:IF_ID0|dataout[19]           ; regFileBoard:RegFile0|data_out_2[9]      ; SW[17]       ; SW[17]      ; 1.000        ; -0.011     ; 5.958      ;
; -4.929 ; CLKinstr:IF_ID0|dataout[18]           ; regFileBoard:RegFile0|data_out_2[2]      ; SW[17]       ; SW[17]      ; 1.000        ; 0.003      ; 5.968      ;
; -4.928 ; CLKinstr:IF_ID0|dataout[24]           ; regFileBoard:RegFile0|data_out_1[28]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.032      ; 5.996      ;
; -4.928 ; CLKinstr:IF_ID0|dataout[18]           ; regFileBoard:RegFile0|data_out_2[5]      ; SW[17]       ; SW[17]      ; 1.000        ; -0.021     ; 5.943      ;
; -4.927 ; CLKinstr:IF_ID0|dataout[24]           ; regFileBoard:RegFile0|data_out_1[0]      ; SW[17]       ; SW[17]      ; 1.000        ; -0.017     ; 5.946      ;
; -4.917 ; CLKinstr:IF_ID0|dataout[18]           ; regFileBoard:RegFile0|data_out_2[15]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.013      ; 5.966      ;
; -4.914 ; CLKinstr:IF_ID0|dataout[17]           ; regFileBoard:RegFile0|data_out_2[17]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.001      ; 5.951      ;
; -4.913 ; CLKinstr:IF_ID0|dataout[24]           ; regFileBoard:RegFile0|data_out_1[26]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.030      ; 5.979      ;
; -4.911 ; CLKinstr:IF_ID0|dataout[22]           ; regFileBoard:RegFile0|data_out_1[30]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.019      ; 5.966      ;
; -4.910 ; CLKinstr:IF_ID0|dataout[19]           ; regFileBoard:RegFile0|data_out_2[15]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.003      ; 5.949      ;
; -4.909 ; CLKinstr:IF_ID0|dataout[18]           ; regFileBoard:RegFile0|data_out_2[18]     ; SW[17]       ; SW[17]      ; 1.000        ; -0.006     ; 5.939      ;
; -4.908 ; CLKinstr:IF_ID0|dataout[18]           ; regFileBoard:RegFile0|data_out_2[10]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.006      ; 5.950      ;
; -4.906 ; CLKinstr:IF_ID0|dataout[18]           ; regFileBoard:RegFile0|data_out_2[13]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.011      ; 5.953      ;
; -4.895 ; CLKinstr:IF_ID0|dataout[21]           ; regFileBoard:RegFile0|data_out_1[18]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.006      ; 5.937      ;
; -4.894 ; CLKinstr:IF_ID0|dataout[22]           ; regFileBoard:RegFile0|data_out_1[15]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.018      ; 5.948      ;
; -4.894 ; CLKinstr:IF_ID0|dataout[24]           ; regFileBoard:RegFile0|data_out_1[17]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.024      ; 5.954      ;
; -4.893 ; CLKinstr:IF_ID0|dataout[16]           ; regFileBoard:RegFile0|data_out_2[6]      ; SW[17]       ; SW[17]      ; 1.000        ; -0.004     ; 5.925      ;
; -4.887 ; CLKinstr:IF_ID0|dataout[16]           ; regFileBoard:RegFile0|data_out_2[22]     ; SW[17]       ; SW[17]      ; 1.000        ; -0.004     ; 5.919      ;
; -4.881 ; CLKinstr:IF_ID0|dataout[18]           ; regFileBoard:RegFile0|data_out_2[28]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.018      ; 5.935      ;
; -4.880 ; CLKinstr:IF_ID0|dataout[24]           ; regFileBoard:RegFile0|data_out_1[19]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.022      ; 5.938      ;
; -4.877 ; CLKinstr:IF_ID0|dataout[17]           ; regFileBoard:RegFile0|data_out_2[18]     ; SW[17]       ; SW[17]      ; 1.000        ; -0.011     ; 5.902      ;
; -4.873 ; regFileBoard:RegFile0|register[8][14] ; regFileBoard:RegFile0|data_out_1[14]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.009      ; 5.418      ;
; -4.870 ; CLKinstr:IF_ID0|dataout[19]           ; regFileBoard:RegFile0|data_out_2[0]      ; SW[17]       ; SW[17]      ; 1.000        ; -0.047     ; 5.859      ;
; -4.869 ; CLKinstr:IF_ID0|dataout[18]           ; regFileBoard:RegFile0|data_out_2[23]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.011      ; 5.916      ;
; -4.869 ; CLKinstr:IF_ID0|dataout[23]           ; regFileBoard:RegFile0|data_out_1[19]     ; SW[17]       ; SW[17]      ; 1.000        ; -0.002     ; 5.903      ;
; -4.868 ; CLKinstr:IF_ID0|dataout[17]           ; regFileBoard:RegFile0|data_out_2[29]     ; SW[17]       ; SW[17]      ; 1.000        ; -0.026     ; 5.878      ;
; -4.867 ; CLKinstr:IF_ID0|dataout[18]           ; regFileBoard:RegFile0|data_out_2[8]      ; SW[17]       ; SW[17]      ; 1.000        ; 0.016      ; 5.919      ;
; -4.864 ; CLKinstr:IF_ID0|dataout[19]           ; regFileBoard:RegFile0|data_out_2[19]     ; SW[17]       ; SW[17]      ; 1.000        ; -0.003     ; 5.897      ;
; -4.863 ; CLKinstr:IF_ID0|dataout[17]           ; regFileBoard:RegFile0|data_out_2[22]     ; SW[17]       ; SW[17]      ; 1.000        ; -0.002     ; 5.897      ;
; -4.862 ; CLKinstr:IF_ID0|dataout[23]           ; regFileBoard:RegFile0|data_out_1[10]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 5.898      ;
; -4.862 ; CLKinstr:IF_ID0|dataout[18]           ; regFileBoard:RegFile0|data_out_2[29]     ; SW[17]       ; SW[17]      ; 1.000        ; -0.021     ; 5.877      ;
; -4.855 ; CLKinstr:IF_ID0|dataout[19]           ; regFileBoard:RegFile0|data_out_2[29]     ; SW[17]       ; SW[17]      ; 1.000        ; -0.031     ; 5.860      ;
; -4.850 ; CLKinstr:IF_ID0|dataout[17]           ; regFileBoard:RegFile0|data_out_2[20]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.013      ; 5.899      ;
; -4.847 ; CLKinstr:IF_ID0|dataout[18]           ; regFileBoard:RegFile0|data_out_2[14]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.013      ; 5.896      ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[15]'                                                                                                                                                                                           ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.587 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[26] ; LCDdata_select:LCDdataselect0|LCDdata[26] ; SW[17]       ; SW[15]      ; 0.500        ; -0.128     ; 3.122      ;
; -3.415 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[31] ; LCDdata_select:LCDdataselect0|LCDdata[31] ; SW[17]       ; SW[15]      ; 0.500        ; -0.032     ; 2.937      ;
; -3.346 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[31]  ; LCDdata_select:LCDdataselect0|LCDdata[31] ; SW[17]       ; SW[15]      ; 0.500        ; -0.028     ; 2.872      ;
; -3.319 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[20]  ; LCDdata_select:LCDdataselect0|LCDdata[20] ; SW[17]       ; SW[15]      ; 0.500        ; -0.013     ; 2.860      ;
; -3.312 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[29]  ; LCDdata_select:LCDdataselect0|LCDdata[29] ; SW[17]       ; SW[15]      ; 0.500        ; -0.033     ; 2.800      ;
; -3.285 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[15] ; LCDdata_select:LCDdataselect0|LCDdata[15] ; SW[17]       ; SW[15]      ; 0.500        ; -0.038     ; 2.801      ;
; -3.212 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[20] ; LCDdata_select:LCDdataselect0|LCDdata[20] ; SW[17]       ; SW[15]      ; 0.500        ; 0.000      ; 2.766      ;
; -3.205 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[15]  ; LCDdata_select:LCDdataselect0|LCDdata[15] ; SW[17]       ; SW[15]      ; 0.500        ; -0.037     ; 2.722      ;
; -3.177 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[13] ; LCDdata_select:LCDdataselect0|LCDdata[13] ; SW[17]       ; SW[15]      ; 0.500        ; -0.027     ; 2.668      ;
; -3.171 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[17]  ; LCDdata_select:LCDdataselect0|LCDdata[17] ; SW[17]       ; SW[15]      ; 0.500        ; 0.123      ; 2.690      ;
; -3.152 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[7]   ; LCDdata_select:LCDdataselect0|LCDdata[7]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.042     ; 2.671      ;
; -3.152 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[29] ; LCDdata_select:LCDdataselect0|LCDdata[29] ; SW[17]       ; SW[15]      ; 0.500        ; -0.030     ; 2.643      ;
; -3.150 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[14]  ; LCDdata_select:LCDdataselect0|LCDdata[14] ; SW[17]       ; SW[15]      ; 0.500        ; -0.001     ; 2.703      ;
; -3.145 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[22]  ; LCDdata_select:LCDdataselect0|LCDdata[22] ; SW[17]       ; SW[15]      ; 0.500        ; -0.013     ; 2.654      ;
; -3.142 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[19] ; LCDdata_select:LCDdataselect0|LCDdata[19] ; SW[17]       ; SW[15]      ; 0.500        ; -0.023     ; 2.680      ;
; -3.141 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[22] ; LCDdata_select:LCDdataselect0|LCDdata[22] ; SW[17]       ; SW[15]      ; 0.500        ; -0.009     ; 2.654      ;
; -3.128 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[30]  ; LCDdata_select:LCDdataselect0|LCDdata[30] ; SW[17]       ; SW[15]      ; 0.500        ; -0.001     ; 2.645      ;
; -3.128 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[14] ; LCDdata_select:LCDdataselect0|LCDdata[14] ; SW[17]       ; SW[15]      ; 0.500        ; -0.009     ; 2.673      ;
; -3.121 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[26]  ; LCDdata_select:LCDdataselect0|LCDdata[26] ; SW[17]       ; SW[15]      ; 0.500        ; -0.132     ; 2.652      ;
; -3.116 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[5]   ; LCDdata_select:LCDdataselect0|LCDdata[5]  ; SW[17]       ; SW[15]      ; 0.500        ; 0.000      ; 2.670      ;
; -3.093 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[19]  ; LCDdata_select:LCDdataselect0|LCDdata[19] ; SW[17]       ; SW[15]      ; 0.500        ; -0.022     ; 2.632      ;
; -3.063 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[0]   ; LCDdata_select:LCDdataselect0|LCDdata[0]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.115     ; 2.619      ;
; -3.059 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[24] ; LCDdata_select:LCDdataselect0|LCDdata[24] ; SW[17]       ; SW[15]      ; 0.500        ; -0.149     ; 2.585      ;
; -3.054 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[0]  ; LCDdata_select:LCDdataselect0|LCDdata[0]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.122     ; 2.603      ;
; -3.029 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[18] ; LCDdata_select:LCDdataselect0|LCDdata[18] ; SW[17]       ; SW[15]      ; 0.500        ; 0.002      ; 2.549      ;
; -2.988 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[3]  ; LCDdata_select:LCDdataselect0|LCDdata[3]  ; SW[17]       ; SW[15]      ; 0.500        ; 0.002      ; 2.514      ;
; -2.982 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[10]  ; LCDdata_select:LCDdataselect0|LCDdata[10] ; SW[17]       ; SW[15]      ; 0.500        ; -0.027     ; 2.516      ;
; -2.978 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[23] ; LCDdata_select:LCDdataselect0|LCDdata[23] ; SW[17]       ; SW[15]      ; 0.500        ; 0.093      ; 2.470      ;
; -2.971 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[6]   ; LCDdata_select:LCDdataselect0|LCDdata[6]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.032     ; 2.500      ;
; -2.953 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[11] ; LCDdata_select:LCDdataselect0|LCDdata[11] ; SW[17]       ; SW[15]      ; 0.500        ; -0.016     ; 2.456      ;
; -2.953 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[28] ; LCDdata_select:LCDdataselect0|LCDdata[28] ; SW[17]       ; SW[15]      ; 0.500        ; -0.024     ; 2.480      ;
; -2.946 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[9]  ; LCDdata_select:LCDdataselect0|LCDdata[9]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.166     ; 2.462      ;
; -2.945 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[2]   ; LCDdata_select:LCDdataselect0|LCDdata[2]  ; SW[17]       ; SW[15]      ; 0.500        ; 0.005      ; 2.489      ;
; -2.928 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[16]  ; LCDdata_select:LCDdataselect0|LCDdata[16] ; SW[17]       ; SW[15]      ; 0.500        ; -0.167     ; 2.433      ;
; -2.928 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[4]  ; LCDdata_select:LCDdataselect0|LCDdata[4]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.171     ; 2.435      ;
; -2.921 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[17] ; LCDdata_select:LCDdataselect0|LCDdata[17] ; SW[17]       ; SW[15]      ; 0.500        ; 0.119      ; 2.436      ;
; -2.917 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[25]  ; LCDdata_select:LCDdataselect0|LCDdata[25] ; SW[17]       ; SW[15]      ; 0.500        ; -0.160     ; 2.433      ;
; -2.917 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[18]  ; LCDdata_select:LCDdataselect0|LCDdata[18] ; SW[17]       ; SW[15]      ; 0.500        ; 0.010      ; 2.445      ;
; -2.915 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[3]   ; LCDdata_select:LCDdataselect0|LCDdata[3]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.011     ; 2.428      ;
; -2.910 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[9]   ; LCDdata_select:LCDdataselect0|LCDdata[9]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.169     ; 2.423      ;
; -2.907 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[13]  ; LCDdata_select:LCDdataselect0|LCDdata[13] ; SW[17]       ; SW[15]      ; 0.500        ; -0.023     ; 2.402      ;
; -2.893 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[7]  ; LCDdata_select:LCDdataselect0|LCDdata[7]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.029     ; 2.425      ;
; -2.889 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[5]  ; LCDdata_select:LCDdataselect0|LCDdata[5]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.004     ; 2.439      ;
; -2.884 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[27] ; LCDdata_select:LCDdataselect0|LCDdata[27] ; SW[17]       ; SW[15]      ; 0.500        ; -0.122     ; 2.433      ;
; -2.884 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[24]  ; LCDdata_select:LCDdataselect0|LCDdata[24] ; SW[17]       ; SW[15]      ; 0.500        ; -0.162     ; 2.397      ;
; -2.880 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[10] ; LCDdata_select:LCDdataselect0|LCDdata[10] ; SW[17]       ; SW[15]      ; 0.500        ; -0.023     ; 2.418      ;
; -2.879 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[6]  ; LCDdata_select:LCDdataselect0|LCDdata[6]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.040     ; 2.400      ;
; -2.877 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[23]  ; LCDdata_select:LCDdataselect0|LCDdata[23] ; SW[17]       ; SW[15]      ; 0.500        ; 0.097      ; 2.373      ;
; -2.856 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[11]  ; LCDdata_select:LCDdataselect0|LCDdata[11] ; SW[17]       ; SW[15]      ; 0.500        ; -0.012     ; 2.363      ;
; -2.843 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[12]  ; LCDdata_select:LCDdataselect0|LCDdata[12] ; SW[17]       ; SW[15]      ; 0.500        ; 0.124      ; 2.383      ;
; -2.839 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[1]  ; LCDdata_select:LCDdataselect0|LCDdata[1]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.019     ; 2.334      ;
; -2.828 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[27]  ; LCDdata_select:LCDdataselect0|LCDdata[27] ; SW[17]       ; SW[15]      ; 0.500        ; -0.118     ; 2.381      ;
; -2.823 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[21] ; LCDdata_select:LCDdataselect0|LCDdata[21] ; SW[17]       ; SW[15]      ; 0.500        ; -0.019     ; 2.359      ;
; -2.819 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[2]  ; LCDdata_select:LCDdataselect0|LCDdata[2]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.015     ; 2.343      ;
; -2.744 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[21]  ; LCDdata_select:LCDdataselect0|LCDdata[21] ; SW[17]       ; SW[15]      ; 0.500        ; -0.022     ; 2.277      ;
; -2.739 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[1]   ; LCDdata_select:LCDdataselect0|LCDdata[1]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.015     ; 2.238      ;
; -2.697 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[8]   ; LCDdata_select:LCDdataselect0|LCDdata[8]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.026     ; 2.189      ;
; -2.683 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[12] ; LCDdata_select:LCDdataselect0|LCDdata[12] ; SW[17]       ; SW[15]      ; 0.500        ; 0.117      ; 2.216      ;
; -2.654 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[16] ; LCDdata_select:LCDdataselect0|LCDdata[16] ; SW[17]       ; SW[15]      ; 0.500        ; -0.162     ; 2.164      ;
; -2.638 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[4]   ; LCDdata_select:LCDdataselect0|LCDdata[4]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.164     ; 2.152      ;
; -2.633 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[25] ; LCDdata_select:LCDdataselect0|LCDdata[25] ; SW[17]       ; SW[15]      ; 0.500        ; -0.157     ; 2.152      ;
; -2.603 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[30] ; LCDdata_select:LCDdataselect0|LCDdata[30] ; SW[17]       ; SW[15]      ; 0.500        ; 0.003      ; 2.124      ;
; -2.584 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[8]  ; LCDdata_select:LCDdataselect0|LCDdata[8]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.013     ; 2.089      ;
; -2.410 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[28]  ; LCDdata_select:LCDdataselect0|LCDdata[28] ; SW[17]       ; SW[15]      ; 0.500        ; -0.037     ; 1.924      ;
; -1.550 ; regFileBoard:RegFile0|data_out_debug[1]                                                   ; LCDdata_select:LCDdataselect0|LCDdata[1]  ; SW[17]       ; SW[15]      ; 1.000        ; 0.034      ; 1.598      ;
; -1.526 ; regFileBoard:RegFile0|data_out_debug[2]                                                   ; LCDdata_select:LCDdataselect0|LCDdata[2]  ; SW[17]       ; SW[15]      ; 1.000        ; 0.038      ; 1.603      ;
; -1.515 ; regFileBoard:RegFile0|data_out_debug[21]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[21] ; SW[17]       ; SW[15]      ; 1.000        ; 0.029      ; 1.599      ;
; -1.371 ; regFileBoard:RegFile0|data_out_debug[26]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[26] ; SW[17]       ; SW[15]      ; 1.000        ; -0.105     ; 1.429      ;
; -1.287 ; regFileBoard:RegFile0|data_out_debug[18]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[18] ; SW[17]       ; SW[15]      ; 1.000        ; 0.037      ; 1.342      ;
; -1.265 ; regFileBoard:RegFile0|data_out_debug[13]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[13] ; SW[17]       ; SW[15]      ; 1.000        ; 0.011      ; 1.294      ;
; -1.251 ; regFileBoard:RegFile0|data_out_debug[29]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[29] ; SW[17]       ; SW[15]      ; 1.000        ; 0.005      ; 1.277      ;
; -1.250 ; regFileBoard:RegFile0|data_out_debug[17]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[17] ; SW[17]       ; SW[15]      ; 1.000        ; 0.151      ; 1.297      ;
; -1.249 ; regFileBoard:RegFile0|data_out_debug[23]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[23] ; SW[17]       ; SW[15]      ; 1.000        ; 0.129      ; 1.277      ;
; -1.247 ; regFileBoard:RegFile0|data_out_debug[22]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[22] ; SW[17]       ; SW[15]      ; 1.000        ; 0.021      ; 1.290      ;
; -1.241 ; regFileBoard:RegFile0|data_out_debug[30]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[30] ; SW[17]       ; SW[15]      ; 1.000        ; 0.038      ; 1.297      ;
; -1.229 ; regFileBoard:RegFile0|data_out_debug[5]                                                   ; LCDdata_select:LCDdataselect0|LCDdata[5]  ; SW[17]       ; SW[15]      ; 1.000        ; 0.028      ; 1.311      ;
; -1.227 ; regFileBoard:RegFile0|data_out_debug[12]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[12] ; SW[17]       ; SW[15]      ; 1.000        ; 0.153      ; 1.296      ;
; -1.226 ; regFileBoard:RegFile0|data_out_debug[15]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[15] ; SW[17]       ; SW[15]      ; 1.000        ; 0.009      ; 1.289      ;
; -1.225 ; regFileBoard:RegFile0|data_out_debug[3]                                                   ; LCDdata_select:LCDdataselect0|LCDdata[3]  ; SW[17]       ; SW[15]      ; 1.000        ; 0.037      ; 1.286      ;
; -1.221 ; regFileBoard:RegFile0|data_out_debug[6]                                                   ; LCDdata_select:LCDdataselect0|LCDdata[6]  ; SW[17]       ; SW[15]      ; 1.000        ; -0.002     ; 1.280      ;
; -1.220 ; regFileBoard:RegFile0|data_out_debug[19]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[19] ; SW[17]       ; SW[15]      ; 1.000        ; 0.011      ; 1.292      ;
; -1.219 ; regFileBoard:RegFile0|data_out_debug[10]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[10] ; SW[17]       ; SW[15]      ; 1.000        ; 0.004      ; 1.284      ;
; -1.218 ; regFileBoard:RegFile0|data_out_debug[14]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[14] ; SW[17]       ; SW[15]      ; 1.000        ; 0.021      ; 1.293      ;
; -1.212 ; regFileBoard:RegFile0|data_out_debug[7]                                                   ; LCDdata_select:LCDdataselect0|LCDdata[7]  ; SW[17]       ; SW[15]      ; 1.000        ; 0.003      ; 1.276      ;
; -1.204 ; regFileBoard:RegFile0|data_out_debug[8]                                                   ; LCDdata_select:LCDdataselect0|LCDdata[8]  ; SW[17]       ; SW[15]      ; 1.000        ; 0.005      ; 1.227      ;
; -1.194 ; regFileBoard:RegFile0|data_out_debug[11]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[11] ; SW[17]       ; SW[15]      ; 1.000        ; 0.012      ; 1.225      ;
; -1.193 ; regFileBoard:RegFile0|data_out_debug[16]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[16] ; SW[17]       ; SW[15]      ; 1.000        ; -0.130     ; 1.235      ;
; -1.178 ; regFileBoard:RegFile0|data_out_debug[9]                                                   ; LCDdata_select:LCDdataselect0|LCDdata[9]  ; SW[17]       ; SW[15]      ; 1.000        ; -0.136     ; 1.224      ;
; -1.175 ; regFileBoard:RegFile0|data_out_debug[25]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[25] ; SW[17]       ; SW[15]      ; 1.000        ; -0.129     ; 1.222      ;
; -1.174 ; regFileBoard:RegFile0|data_out_debug[24]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[24] ; SW[17]       ; SW[15]      ; 1.000        ; -0.124     ; 1.225      ;
; -1.173 ; regFileBoard:RegFile0|data_out_debug[4]                                                   ; LCDdata_select:LCDdataselect0|LCDdata[4]  ; SW[17]       ; SW[15]      ; 1.000        ; -0.128     ; 1.223      ;
; -1.172 ; regFileBoard:RegFile0|data_out_debug[28]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[28] ; SW[17]       ; SW[15]      ; 1.000        ; -0.002     ; 1.221      ;
; -1.146 ; regFileBoard:RegFile0|data_out_debug[27]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[27] ; SW[17]       ; SW[15]      ; 1.000        ; -0.083     ; 1.234      ;
; -1.144 ; regFileBoard:RegFile0|data_out_debug[0]                                                   ; LCDdata_select:LCDdataselect0|LCDdata[0]  ; SW[17]       ; SW[15]      ; 1.000        ; -0.083     ; 1.232      ;
; -1.138 ; regFileBoard:RegFile0|data_out_debug[20]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[20] ; SW[17]       ; SW[15]      ; 1.000        ; 0.037      ; 1.229      ;
; -1.037 ; regFileBoard:RegFile0|data_out_debug[31]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[31] ; SW[17]       ; SW[15]      ; 1.000        ; 0.008      ; 1.099      ;
; -0.215 ; SW[15]                                                                                    ; LCDdata_select:LCDdataselect0|LCDdata[12] ; SW[15]       ; SW[15]      ; 0.500        ; 4.713      ; 4.344      ;
; -0.077 ; SW[15]                                                                                    ; LCDdata_select:LCDdataselect0|LCDdata[0]  ; SW[15]       ; SW[15]      ; 0.500        ; 4.474      ; 4.222      ;
; -0.070 ; SW[15]                                                                                    ; LCDdata_select:LCDdataselect0|LCDdata[18] ; SW[15]       ; SW[15]      ; 0.500        ; 4.584      ; 4.172      ;
; -0.029 ; SW[15]                                                                                    ; LCDdata_select:LCDdataselect0|LCDdata[26] ; SW[15]       ; SW[15]      ; 0.500        ; 4.454      ; 4.146      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv0|clock_100Hz'                                                                                                                                        ;
+--------+-----------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.630 ; debounce:KEY1debounce|SHIFT_PB[3] ; debounce:KEY1debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; -0.563     ; 1.103      ;
; -0.581 ; debounce:KEY1debounce|SHIFT_PB[0] ; debounce:KEY1debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; -0.563     ; 1.054      ;
; -0.422 ; debounce:KEY1debounce|SHIFT_PB[2] ; debounce:KEY1debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; -0.563     ; 0.895      ;
; -0.316 ; debounce:KEY1debounce|SHIFT_PB[1] ; debounce:KEY1debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; -0.563     ; 0.789      ;
; -0.255 ; debounce:KEY0debounce|SHIFT_PB[2] ; debounce:KEY0debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; 0.000      ; 1.291      ;
; -0.033 ; debounce:KEY0debounce|SHIFT_PB[3] ; debounce:KEY0debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; 0.000      ; 1.069      ;
; 0.066  ; debounce:KEY1debounce|SHIFT_PB[3] ; debounce:KEY1debounce|SHIFT_PB[2]  ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; 0.000      ; 0.970      ;
; 0.067  ; debounce:KEY1debounce|SHIFT_PB[2] ; debounce:KEY1debounce|SHIFT_PB[1]  ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; 0.000      ; 0.969      ;
; 0.096  ; debounce:KEY0debounce|SHIFT_PB[2] ; debounce:KEY0debounce|SHIFT_PB[1]  ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; 0.000      ; 0.940      ;
; 0.103  ; debounce:KEY0debounce|SHIFT_PB[3] ; debounce:KEY0debounce|SHIFT_PB[2]  ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; 0.000      ; 0.933      ;
; 0.104  ; debounce:KEY0debounce|SHIFT_PB[1] ; debounce:KEY0debounce|SHIFT_PB[0]  ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; 0.000      ; 0.932      ;
; 0.146  ; debounce:KEY0debounce|SHIFT_PB[1] ; debounce:KEY0debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; 0.000      ; 0.890      ;
; 0.247  ; debounce:KEY1debounce|SHIFT_PB[1] ; debounce:KEY1debounce|SHIFT_PB[0]  ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; 0.000      ; 0.789      ;
; 0.254  ; debounce:KEY0debounce|SHIFT_PB[0] ; debounce:KEY0debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; 0.000      ; 0.782      ;
+--------+-----------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv0|clock_1Khz_reg'                                                                                                                                          ;
+--------+-----------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.239 ; clk_div:clockdiv0|count_100hz[2]  ; clk_div:clockdiv0|clock_100hz_int ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.275      ;
; -0.039 ; clk_div:clockdiv0|count_100hz[1]  ; clk_div:clockdiv0|count_100hz[2]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.075      ;
; -0.039 ; clk_div:clockdiv0|count_100hz[1]  ; clk_div:clockdiv0|clock_100hz_int ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.075      ;
; -0.007 ; clk_div:clockdiv0|count_100hz[2]  ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.043      ;
; 0.234  ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|count_100hz[1]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.802      ;
; 0.234  ; clk_div:clockdiv0|count_100hz[1]  ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.802      ;
; 0.235  ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|clock_100hz_int ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.801      ;
; 0.236  ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|count_100hz[2]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.800      ;
; 0.379  ; clk_div:clockdiv0|clock_100hz_int ; clk_div:clockdiv0|clock_100hz_int ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv0|count_100hz[2]  ; clk_div:clockdiv0|count_100hz[2]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv0|count_100hz[1]  ; clk_div:clockdiv0|count_100hz[1]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-----------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv0|clock_100hz_reg'                                                                                                                                         ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.208 ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|clock_10Hz_int ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 1.000        ; 0.000      ; 1.244      ;
; -0.051 ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|count_10hz[2]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 1.000        ; 0.000      ; 1.087      ;
; -0.028 ; clk_div:clockdiv0|count_10hz[2]  ; clk_div:clockdiv0|clock_10Hz_int ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 1.000        ; 0.000      ; 1.064      ;
; 0.002  ; clk_div:clockdiv0|count_10hz[2]  ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 1.000        ; 0.000      ; 1.034      ;
; 0.224  ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|count_10hz[1]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 1.000        ; 0.000      ; 0.812      ;
; 0.228  ; clk_div:clockdiv0|count_10hz[1]  ; clk_div:clockdiv0|clock_10Hz_int ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.228  ; clk_div:clockdiv0|count_10hz[1]  ; clk_div:clockdiv0|count_10hz[2]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.228  ; clk_div:clockdiv0|count_10hz[1]  ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.379  ; clk_div:clockdiv0|clock_10Hz_int ; clk_div:clockdiv0|clock_10Hz_int ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv0|count_10hz[2]  ; clk_div:clockdiv0|count_10hz[2]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv0|count_10hz[1]  ; clk_div:clockdiv0|count_10hz[1]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv0|clock_10Hz_reg'                                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.071 ; clk_div:clockdiv0|count_1hz[1]  ; clk_div:clockdiv0|count_1hz[2]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.107      ;
; -0.069 ; clk_div:clockdiv0|count_1hz[1]  ; clk_div:clockdiv0|clock_1Hz_int ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.030 ; clk_div:clockdiv0|count_1hz[2]  ; clk_div:clockdiv0|clock_1Hz_int ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.066      ;
; 0.000  ; clk_div:clockdiv0|count_1hz[2]  ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.036      ;
; 0.067  ; clk_div:clockdiv0|count_1hz[1]  ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.969      ;
; 0.237  ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|count_1hz[2]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.240  ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|clock_1Hz_int ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.242  ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|count_1hz[1]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.794      ;
; 0.379  ; clk_div:clockdiv0|count_1hz[2]  ; clk_div:clockdiv0|count_1hz[2]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv0|clock_1Hz_int ; clk_div:clockdiv0|clock_1Hz_int ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv0|count_1hz[1]  ; clk_div:clockdiv0|count_1hz[1]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv0|clock_100Khz_reg'                                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.071 ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|clock_10Khz_int ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.107      ;
; -0.042 ; clk_div:clockdiv0|count_10Khz[1]  ; clk_div:clockdiv0|count_10Khz[2]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.078      ;
; -0.039 ; clk_div:clockdiv0|count_10Khz[2]  ; clk_div:clockdiv0|clock_10Khz_int ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.075      ;
; -0.010 ; clk_div:clockdiv0|count_10Khz[2]  ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.046      ;
; 0.229  ; clk_div:clockdiv0|count_10Khz[1]  ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.807      ;
; 0.231  ; clk_div:clockdiv0|count_10Khz[1]  ; clk_div:clockdiv0|clock_10Khz_int ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.805      ;
; 0.237  ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|count_10Khz[1]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.237  ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|count_10Khz[2]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.379  ; clk_div:clockdiv0|clock_10Khz_int ; clk_div:clockdiv0|clock_10Khz_int ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv0|count_10Khz[2]  ; clk_div:clockdiv0|count_10Khz[2]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv0|count_10Khz[1]  ; clk_div:clockdiv0|count_10Khz[1]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv0|clock_10Khz_reg'                                                                                                                                         ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.070 ; clk_div:clockdiv0|count_1Khz[1]  ; clk_div:clockdiv0|clock_1Khz_int ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.106      ;
; -0.069 ; clk_div:clockdiv0|count_1Khz[1]  ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.069 ; clk_div:clockdiv0|count_1Khz[1]  ; clk_div:clockdiv0|count_1Khz[2]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.048 ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|clock_1Khz_int ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.084      ;
; -0.048 ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|count_1Khz[2]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.084      ;
; -0.044 ; clk_div:clockdiv0|count_1Khz[2]  ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.080      ;
; 0.226  ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|count_1Khz[1]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.810      ;
; 0.230  ; clk_div:clockdiv0|count_1Khz[2]  ; clk_div:clockdiv0|clock_1Khz_int ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.806      ;
; 0.379  ; clk_div:clockdiv0|clock_1Khz_int ; clk_div:clockdiv0|clock_1Khz_int ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv0|count_1Khz[2]  ; clk_div:clockdiv0|count_1Khz[2]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv0|count_1Khz[1]  ; clk_div:clockdiv0|count_1Khz[1]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv0|clock_1Mhz_reg'                                                                                                                                            ;
+--------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.069 ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|clock_100Khz_int ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.068 ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|count_100Khz[2]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.104      ;
; -0.043 ; clk_div:clockdiv0|count_100Khz[2]  ; clk_div:clockdiv0|clock_100Khz_int ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.079      ;
; -0.012 ; clk_div:clockdiv0|count_100Khz[2]  ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.048      ;
; 0.066  ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|count_100Khz[1]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.970      ;
; 0.227  ; clk_div:clockdiv0|count_100Khz[1]  ; clk_div:clockdiv0|clock_100Khz_int ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.227  ; clk_div:clockdiv0|count_100Khz[1]  ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.228  ; clk_div:clockdiv0|count_100Khz[1]  ; clk_div:clockdiv0|count_100Khz[2]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.379  ; clk_div:clockdiv0|clock_100Khz_int ; clk_div:clockdiv0|clock_100Khz_int ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv0|count_100Khz[2]  ; clk_div:clockdiv0|count_100Khz[2]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv0|count_100Khz[1]  ; clk_div:clockdiv0|count_100Khz[1]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                          ;
+--------+--------------------------------------------------------+--------------------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -2.286 ; clk_div:clockdiv0|clock_100hz_reg                      ; clk_div:clockdiv0|clock_100Hz                          ; clk_div:clockdiv0|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 2.699      ; 0.929      ;
; -1.786 ; clk_div:clockdiv0|clock_100hz_reg                      ; clk_div:clockdiv0|clock_100Hz                          ; clk_div:clockdiv0|clock_100hz_reg  ; CLOCK_50    ; -0.500       ; 2.699      ; 0.929      ;
; 0.027  ; clk_div:clockdiv0|clock_100Khz_int                     ; clk_div:clockdiv0|clock_100Khz_reg                     ; clk_div:clockdiv0|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.508      ; 0.801      ;
; 0.141  ; clk_div:clockdiv0|clock_1Hz_int                        ; clk_div:clockdiv0|clock_1Hz_reg                        ; clk_div:clockdiv0|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.374      ; 0.781      ;
; 0.151  ; clk_div:clockdiv0|clock_10Hz_int                       ; clk_div:clockdiv0|clock_10Hz_reg                       ; clk_div:clockdiv0|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.383      ; 0.800      ;
; 0.161  ; clk_div:clockdiv0|clock_1Khz_int                       ; clk_div:clockdiv0|clock_1Khz_reg                       ; clk_div:clockdiv0|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.375      ; 0.802      ;
; 0.171  ; clk_div:clockdiv0|clock_100hz_int                      ; clk_div:clockdiv0|clock_100hz_reg                      ; clk_div:clockdiv0|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.356      ; 0.793      ;
; 0.195  ; clk_div:clockdiv0|clock_10Khz_int                      ; clk_div:clockdiv0|clock_10Khz_reg                      ; clk_div:clockdiv0|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.522      ; 0.983      ;
; 0.391  ; LCD_Display:LCD_Display_sym|next_command.RESET2        ; LCD_Display:LCD_Display_sym|next_command.RESET2        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_Display_sym|next_command.RESET3        ; LCD_Display:LCD_Display_sym|next_command.RESET3        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_Display_sym|next_command.FUNC_SET      ; LCD_Display:LCD_Display_sym|next_command.FUNC_SET      ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_OFF   ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_OFF   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_CLEAR ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_ON    ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_ON    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_Display_sym|next_command.MODE_SET      ; LCD_Display:LCD_Display_sym|next_command.MODE_SET      ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_Display_sym|next_command.Print_String  ; LCD_Display:LCD_Display_sym|next_command.Print_String  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_Display_sym|LCD_EN                     ; LCD_Display:LCD_Display_sym|LCD_EN                     ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_Display_sym|LCD_RS                     ; LCD_Display:LCD_Display_sym|LCD_RS                     ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[7]          ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[7]          ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.517  ; LCD_Display:LCD_Display_sym|next_command.Print_String  ; LCD_Display:LCD_Display_sym|state.Print_String         ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.783      ;
; 0.530  ; LCD_Display:LCD_Display_sym|next_command.LINE2         ; LCD_Display:LCD_Display_sym|state.LINE2                ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.796      ;
; 0.534  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[19]        ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[19]        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.534  ; LCD_Display:LCD_Display_sym|state.RESET3               ; LCD_Display:LCD_Display_sym|next_command.FUNC_SET      ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.556  ; clk_div:clockdiv0|count_1Mhz[5]                        ; clk_div:clockdiv0|clock_1Mhz_int                       ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.822      ;
; 0.587  ; LCD_Display:LCD_Display_sym|CHAR_COUNT[4]              ; LCD_Display:LCD_Display_sym|CHAR_COUNT[4]              ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.853      ;
; 0.602  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|state.DISPLAY_OFF          ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.868      ;
; 0.602  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|state.DISPLAY_ON           ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.868      ;
; 0.603  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|state.DISPLAY_CLEAR        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.869      ;
; 0.606  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_OFF   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.872      ;
; 0.608  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|next_command.RESET3        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.874      ;
; 0.609  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|state.RESET3               ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.875      ;
; 0.609  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|state.FUNC_SET             ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.875      ;
; 0.650  ; clk_div:clockdiv0|count_1Mhz[6]                        ; clk_div:clockdiv0|clock_1Mhz_int                       ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.916      ;
; 0.653  ; LCD_Display:LCD_Display_sym|next_command.RESET3        ; LCD_Display:LCD_Display_sym|state.RESET3               ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.919      ;
; 0.657  ; LCD_Display:LCD_Display_sym|next_command.MODE_SET      ; LCD_Display:LCD_Display_sym|state.MODE_SET             ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.923      ;
; 0.693  ; clk_div:clockdiv0|clock_1Mhz_int                       ; clk_div:clockdiv0|clock_1Mhz_reg                       ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.959      ;
; 0.701  ; LCD_Display:LCD_Display_sym|next_command.RESET2        ; LCD_Display:LCD_Display_sym|state.RESET2               ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.001     ; 0.966      ;
; 0.703  ; LCD_Display:LCD_Display_sym|state.DISPLAY_CLEAR        ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_ON    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.969      ;
; 0.704  ; LCD_Display:LCD_Display_sym|state.DISPLAY_OFF          ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_CLEAR ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.970      ;
; 0.775  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|next_command.MODE_SET      ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.001      ; 1.042      ;
; 0.777  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|next_command.RESET2        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.001      ; 1.044      ;
; 0.780  ; LCD_Display:LCD_Display_sym|next_command.FUNC_SET      ; LCD_Display:LCD_Display_sym|state.FUNC_SET             ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.046      ;
; 0.788  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[1]         ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[1]         ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.796  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[10]        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.062      ;
; 0.798  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[3]         ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.801  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[5]         ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.803  ; LCD_Display:LCD_Display_sym|state.FUNC_SET             ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_OFF   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.069      ;
; 0.804  ; clk_div:clockdiv0|count_1Mhz[0]                        ; clk_div:clockdiv0|count_1Mhz[0]                        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.806  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[8]         ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.807  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[11]        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.073      ;
; 0.808  ; LCD_Display:LCD_Display_sym|state.RESET2               ; LCD_Display:LCD_Display_sym|next_command.RESET3        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.810  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[7]         ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.811  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[9]         ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[9]         ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.077      ;
; 0.811  ; LCD_Display:LCD_Display_sym|state.RESET1               ; LCD_Display:LCD_Display_sym|next_command.RESET2        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.077      ;
; 0.811  ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_ON    ; LCD_Display:LCD_Display_sym|state.DISPLAY_ON           ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.077      ;
; 0.812  ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_OFF   ; LCD_Display:LCD_Display_sym|state.DISPLAY_OFF          ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.078      ;
; 0.813  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[12]        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.813  ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_Display_sym|state.DISPLAY_CLEAR        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[14]        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.815  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[17]        ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[17]        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.821  ; clk_div:clockdiv0|count_1Mhz[6]                        ; clk_div:clockdiv0|count_1Mhz[6]                        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.821  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[0]         ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.824  ; clk_div:clockdiv0|count_1Mhz[1]                        ; clk_div:clockdiv0|count_1Mhz[1]                        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.090      ;
; 0.825  ; clk_div:clockdiv0|count_1Mhz[3]                        ; clk_div:clockdiv0|count_1Mhz[3]                        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.091      ;
; 0.825  ; LCD_Display:LCD_Display_sym|state.Print_String         ; LCD_Display:LCD_Display_sym|next_command.RETURN_HOME   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.091      ;
; 0.826  ; LCD_Display:LCD_Display_sym|state.Print_String         ; LCD_Display:LCD_Display_sym|next_command.LINE2         ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.092      ;
; 0.826  ; LCD_Display:LCD_Display_sym|state.Print_String         ; LCD_Display:LCD_Display_sym|LCD_RS                     ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.092      ;
; 0.831  ; LCD_Display:LCD_Display_sym|next_command.RETURN_HOME   ; LCD_Display:LCD_Display_sym|state.RETURN_HOME          ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.097      ;
; 0.834  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[2]         ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[2]         ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.835  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[4]         ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[4]         ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.838  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[6]         ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[6]         ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[18]        ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[18]        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.843  ; LCD_Display:LCD_Display_sym|state.LINE2                ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[7]          ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.109      ;
; 0.845  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[13]        ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[13]        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[15]        ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[15]        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[16]        ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[16]        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.856  ; clk_div:clockdiv0|count_1Mhz[2]                        ; clk_div:clockdiv0|count_1Mhz[2]                        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.122      ;
; 0.857  ; clk_div:clockdiv0|count_1Mhz[4]                        ; clk_div:clockdiv0|count_1Mhz[4]                        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.123      ;
; 0.861  ; clk_div:clockdiv0|count_1Mhz[5]                        ; clk_div:clockdiv0|count_1Mhz[5]                        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.127      ;
; 0.864  ; clk_div:clockdiv0|count_1Mhz[4]                        ; clk_div:clockdiv0|clock_1Mhz_int                       ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.130      ;
; 0.865  ; LCD_Display:LCD_Display_sym|CHAR_COUNT[0]              ; LCD_Display:LCD_Display_sym|CHAR_COUNT[0]              ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.131      ;
; 0.868  ; LCD_Display:LCD_Display_sym|CHAR_COUNT[2]              ; LCD_Display:LCD_Display_sym|CHAR_COUNT[2]              ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.134      ;
; 0.872  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_ON    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.138      ;
; 0.874  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|next_command.FUNC_SET      ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.140      ;
; 0.879  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_CLEAR ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.145      ;
; 0.881  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|state.RESET2               ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.147      ;
; 0.892  ; LCD_Display:LCD_Display_sym|CHAR_COUNT[3]              ; LCD_Display:LCD_Display_sym|CHAR_COUNT[3]              ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.158      ;
; 0.893  ; LCD_Display:LCD_Display_sym|CHAR_COUNT[1]              ; LCD_Display:LCD_Display_sym|CHAR_COUNT[1]              ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.159      ;
; 0.915  ; LCD_Display:LCD_Display_sym|state.DROP_LCD_EN          ; LCD_Display:LCD_Display_sym|state.HOLD                 ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.001     ; 1.180      ;
; 0.988  ; LCD_Display:LCD_Display_sym|state.RETURN_HOME          ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[7]          ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 1.026  ; LCD_Display:LCD_Display_sym|state.DISPLAY_ON           ; LCD_Display:LCD_Display_sym|next_command.MODE_SET      ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.001      ; 1.293      ;
; 1.027  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|LCD_EN                     ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.003     ; 1.290      ;
; 1.049  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|state.MODE_SET             ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.001      ; 1.316      ;
; 1.053  ; LCD_Display:LCD_Display_sym|state.Print_String         ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6]          ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.003      ; 1.322      ;
; 1.053  ; LCD_Display:LCD_Display_sym|state.DROP_LCD_EN          ; LCD_Display:LCD_Display_sym|next_command.MODE_SET      ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.319      ;
; 1.054  ; LCD_Display:LCD_Display_sym|state.DROP_LCD_EN          ; LCD_Display:LCD_Display_sym|next_command.RESET2        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 1.320      ;
; 1.081  ; LCD_Display:LCD_Display_sym|state.DROP_LCD_EN          ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_ON    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.001     ; 1.346      ;
; 1.082  ; LCD_Display:LCD_Display_sym|state.DROP_LCD_EN          ; LCD_Display:LCD_Display_sym|next_command.RESET3        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.001     ; 1.347      ;
; 1.082  ; LCD_Display:LCD_Display_sym|state.DROP_LCD_EN          ; LCD_Display:LCD_Display_sym|next_command.FUNC_SET      ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.001     ; 1.347      ;
; 1.082  ; LCD_Display:LCD_Display_sym|state.DROP_LCD_EN          ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_OFF   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.001     ; 1.347      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[15]'                                                                                                                                             ;
+--------+------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.969 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[17]   ; SW[15]       ; SW[15]      ; 0.000        ; 4.713      ; 3.744      ;
; -0.923 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[21]   ; SW[15]       ; SW[15]      ; 0.000        ; 4.575      ; 3.652      ;
; -0.840 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[5]    ; SW[15]       ; SW[15]      ; 0.000        ; 4.590      ; 3.750      ;
; -0.840 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[28]   ; SW[15]       ; SW[15]      ; 0.000        ; 4.560      ; 3.720      ;
; -0.833 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[6]    ; SW[15]       ; SW[15]      ; 0.000        ; 4.542      ; 3.709      ;
; -0.817 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[20]   ; SW[15]       ; SW[15]      ; 0.000        ; 4.584      ; 3.767      ;
; -0.816 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[3]    ; SW[15]       ; SW[15]      ; 0.000        ; 4.584      ; 3.768      ;
; -0.808 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[7]    ; SW[15]       ; SW[15]      ; 0.000        ; 4.553      ; 3.745      ;
; -0.806 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[30]   ; SW[15]       ; SW[15]      ; 0.000        ; 4.585      ; 3.779      ;
; -0.794 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[2]    ; SW[15]       ; SW[15]      ; 0.000        ; 4.579      ; 3.785      ;
; -0.771 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[13]   ; SW[15]       ; SW[15]      ; 0.000        ; 4.567      ; 3.796      ;
; -0.769 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdataHEX[0] ; SW[15]       ; SW[15]      ; 0.000        ; 4.572      ; 3.803      ;
; -0.769 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[10]   ; SW[15]       ; SW[15]      ; 0.000        ; 4.559      ; 3.790      ;
; -0.760 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[1]    ; SW[15]       ; SW[15]      ; 0.000        ; 4.575      ; 3.815      ;
; -0.758 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[18]   ; SW[15]       ; SW[15]      ; 0.000        ; 4.584      ; 3.826      ;
; -0.754 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[31]   ; SW[15]       ; SW[15]      ; 0.000        ; 4.564      ; 3.810      ;
; -0.705 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[19]   ; SW[15]       ; SW[15]      ; 0.000        ; 4.573      ; 3.868      ;
; -0.689 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[11]   ; SW[15]       ; SW[15]      ; 0.000        ; 4.580      ; 3.891      ;
; -0.686 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[15]   ; SW[15]       ; SW[15]      ; 0.000        ; 4.558      ; 3.872      ;
; -0.682 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdataHEX[3] ; SW[15]       ; SW[15]      ; 0.000        ; 4.410      ; 3.728      ;
; -0.681 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdataHEX[1] ; SW[15]       ; SW[15]      ; 0.000        ; 4.415      ; 3.734      ;
; -0.672 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[8]    ; SW[15]       ; SW[15]      ; 0.000        ; 4.571      ; 3.899      ;
; -0.671 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[12]   ; SW[15]       ; SW[15]      ; 0.000        ; 4.713      ; 4.042      ;
; -0.668 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[29]   ; SW[15]       ; SW[15]      ; 0.000        ; 4.564      ; 3.896      ;
; -0.665 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[23]   ; SW[15]       ; SW[15]      ; 0.000        ; 4.689      ; 4.024      ;
; -0.653 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[22]   ; SW[15]       ; SW[15]      ; 0.000        ; 4.573      ; 3.920      ;
; -0.652 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[14]   ; SW[15]       ; SW[15]      ; 0.000        ; 4.573      ; 3.921      ;
; -0.607 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[24]   ; SW[15]       ; SW[15]      ; 0.000        ; 4.435      ; 3.828      ;
; -0.596 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdataHEX[2] ; SW[15]       ; SW[15]      ; 0.000        ; 4.449      ; 3.853      ;
; -0.596 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[25]   ; SW[15]       ; SW[15]      ; 0.000        ; 4.437      ; 3.841      ;
; -0.558 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdataHEX[4] ; SW[15]       ; SW[15]      ; 0.000        ; 4.438      ; 3.880      ;
; -0.522 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[9]    ; SW[15]       ; SW[15]      ; 0.000        ; 4.428      ; 3.906      ;
; -0.518 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[27]   ; SW[15]       ; SW[15]      ; 0.000        ; 4.474      ; 3.956      ;
; -0.511 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[26]   ; SW[15]       ; SW[15]      ; 0.000        ; 4.454      ; 3.943      ;
; -0.470 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[4]    ; SW[15]       ; SW[15]      ; 0.000        ; 4.425      ; 3.955      ;
; -0.469 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[17]   ; SW[15]       ; SW[15]      ; -0.500       ; 4.713      ; 3.744      ;
; -0.447 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[0]    ; SW[15]       ; SW[15]      ; 0.000        ; 4.474      ; 4.027      ;
; -0.426 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[16]   ; SW[15]       ; SW[15]      ; 0.000        ; 4.422      ; 3.996      ;
; -0.423 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[21]   ; SW[15]       ; SW[15]      ; -0.500       ; 4.575      ; 3.652      ;
; -0.340 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[5]    ; SW[15]       ; SW[15]      ; -0.500       ; 4.590      ; 3.750      ;
; -0.340 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[28]   ; SW[15]       ; SW[15]      ; -0.500       ; 4.560      ; 3.720      ;
; -0.333 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[6]    ; SW[15]       ; SW[15]      ; -0.500       ; 4.542      ; 3.709      ;
; -0.317 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[20]   ; SW[15]       ; SW[15]      ; -0.500       ; 4.584      ; 3.767      ;
; -0.316 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[3]    ; SW[15]       ; SW[15]      ; -0.500       ; 4.584      ; 3.768      ;
; -0.308 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[7]    ; SW[15]       ; SW[15]      ; -0.500       ; 4.553      ; 3.745      ;
; -0.306 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[30]   ; SW[15]       ; SW[15]      ; -0.500       ; 4.585      ; 3.779      ;
; -0.294 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[2]    ; SW[15]       ; SW[15]      ; -0.500       ; 4.579      ; 3.785      ;
; -0.271 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[13]   ; SW[15]       ; SW[15]      ; -0.500       ; 4.567      ; 3.796      ;
; -0.269 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdataHEX[0] ; SW[15]       ; SW[15]      ; -0.500       ; 4.572      ; 3.803      ;
; -0.269 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[10]   ; SW[15]       ; SW[15]      ; -0.500       ; 4.559      ; 3.790      ;
; -0.260 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[1]    ; SW[15]       ; SW[15]      ; -0.500       ; 4.575      ; 3.815      ;
; -0.258 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[18]   ; SW[15]       ; SW[15]      ; -0.500       ; 4.584      ; 3.826      ;
; -0.254 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[31]   ; SW[15]       ; SW[15]      ; -0.500       ; 4.564      ; 3.810      ;
; -0.205 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[19]   ; SW[15]       ; SW[15]      ; -0.500       ; 4.573      ; 3.868      ;
; -0.189 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[11]   ; SW[15]       ; SW[15]      ; -0.500       ; 4.580      ; 3.891      ;
; -0.186 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[15]   ; SW[15]       ; SW[15]      ; -0.500       ; 4.558      ; 3.872      ;
; -0.182 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdataHEX[3] ; SW[15]       ; SW[15]      ; -0.500       ; 4.410      ; 3.728      ;
; -0.181 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdataHEX[1] ; SW[15]       ; SW[15]      ; -0.500       ; 4.415      ; 3.734      ;
; -0.172 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[8]    ; SW[15]       ; SW[15]      ; -0.500       ; 4.571      ; 3.899      ;
; -0.171 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[12]   ; SW[15]       ; SW[15]      ; -0.500       ; 4.713      ; 4.042      ;
; -0.168 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[29]   ; SW[15]       ; SW[15]      ; -0.500       ; 4.564      ; 3.896      ;
; -0.165 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[23]   ; SW[15]       ; SW[15]      ; -0.500       ; 4.689      ; 4.024      ;
; -0.153 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[22]   ; SW[15]       ; SW[15]      ; -0.500       ; 4.573      ; 3.920      ;
; -0.152 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[14]   ; SW[15]       ; SW[15]      ; -0.500       ; 4.573      ; 3.921      ;
; -0.107 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[24]   ; SW[15]       ; SW[15]      ; -0.500       ; 4.435      ; 3.828      ;
; -0.096 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdataHEX[2] ; SW[15]       ; SW[15]      ; -0.500       ; 4.449      ; 3.853      ;
; -0.096 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[25]   ; SW[15]       ; SW[15]      ; -0.500       ; 4.437      ; 3.841      ;
; -0.058 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdataHEX[4] ; SW[15]       ; SW[15]      ; -0.500       ; 4.438      ; 3.880      ;
; -0.022 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[9]    ; SW[15]       ; SW[15]      ; -0.500       ; 4.428      ; 3.906      ;
; -0.018 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[27]   ; SW[15]       ; SW[15]      ; -0.500       ; 4.474      ; 3.956      ;
; -0.011 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[26]   ; SW[15]       ; SW[15]      ; -0.500       ; 4.454      ; 3.943      ;
; 0.030  ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[4]    ; SW[15]       ; SW[15]      ; -0.500       ; 4.425      ; 3.955      ;
; 0.053  ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[0]    ; SW[15]       ; SW[15]      ; -0.500       ; 4.474      ; 4.027      ;
; 0.074  ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[16]   ; SW[15]       ; SW[15]      ; -0.500       ; 4.422      ; 3.996      ;
; 1.091  ; regFileBoard:RegFile0|data_out_debug[31] ; LCDdata_select:LCDdataselect0|LCDdata[31]   ; SW[17]       ; SW[15]      ; 0.000        ; 0.008      ; 1.099      ;
; 1.143  ; regFileBoard:RegFile0|data_out_debug[12] ; LCDdata_select:LCDdataselect0|LCDdata[12]   ; SW[17]       ; SW[15]      ; 0.000        ; 0.153      ; 1.296      ;
; 1.146  ; regFileBoard:RegFile0|data_out_debug[17] ; LCDdata_select:LCDdataselect0|LCDdata[17]   ; SW[17]       ; SW[15]      ; 0.000        ; 0.151      ; 1.297      ;
; 1.148  ; regFileBoard:RegFile0|data_out_debug[23] ; LCDdata_select:LCDdataselect0|LCDdata[23]   ; SW[17]       ; SW[15]      ; 0.000        ; 0.129      ; 1.277      ;
; 1.192  ; regFileBoard:RegFile0|data_out_debug[20] ; LCDdata_select:LCDdataselect0|LCDdata[20]   ; SW[17]       ; SW[15]      ; 0.000        ; 0.037      ; 1.229      ;
; 1.213  ; regFileBoard:RegFile0|data_out_debug[11] ; LCDdata_select:LCDdataselect0|LCDdata[11]   ; SW[17]       ; SW[15]      ; 0.000        ; 0.012      ; 1.225      ;
; 1.222  ; regFileBoard:RegFile0|data_out_debug[8]  ; LCDdata_select:LCDdataselect0|LCDdata[8]    ; SW[17]       ; SW[15]      ; 0.000        ; 0.005      ; 1.227      ;
; 1.223  ; regFileBoard:RegFile0|data_out_debug[28] ; LCDdata_select:LCDdataselect0|LCDdata[28]   ; SW[17]       ; SW[15]      ; 0.000        ; -0.002     ; 1.221      ;
; 1.249  ; regFileBoard:RegFile0|data_out_debug[3]  ; LCDdata_select:LCDdataselect0|LCDdata[3]    ; SW[17]       ; SW[15]      ; 0.000        ; 0.037      ; 1.286      ;
; 1.259  ; regFileBoard:RegFile0|data_out_debug[30] ; LCDdata_select:LCDdataselect0|LCDdata[30]   ; SW[17]       ; SW[15]      ; 0.000        ; 0.038      ; 1.297      ;
; 1.269  ; regFileBoard:RegFile0|data_out_debug[22] ; LCDdata_select:LCDdataselect0|LCDdata[22]   ; SW[17]       ; SW[15]      ; 0.000        ; 0.021      ; 1.290      ;
; 1.272  ; regFileBoard:RegFile0|data_out_debug[14] ; LCDdata_select:LCDdataselect0|LCDdata[14]   ; SW[17]       ; SW[15]      ; 0.000        ; 0.021      ; 1.293      ;
; 1.272  ; regFileBoard:RegFile0|data_out_debug[29] ; LCDdata_select:LCDdataselect0|LCDdata[29]   ; SW[17]       ; SW[15]      ; 0.000        ; 0.005      ; 1.277      ;
; 1.273  ; regFileBoard:RegFile0|data_out_debug[7]  ; LCDdata_select:LCDdataselect0|LCDdata[7]    ; SW[17]       ; SW[15]      ; 0.000        ; 0.003      ; 1.276      ;
; 1.280  ; regFileBoard:RegFile0|data_out_debug[15] ; LCDdata_select:LCDdataselect0|LCDdata[15]   ; SW[17]       ; SW[15]      ; 0.000        ; 0.009      ; 1.289      ;
; 1.280  ; regFileBoard:RegFile0|data_out_debug[10] ; LCDdata_select:LCDdataselect0|LCDdata[10]   ; SW[17]       ; SW[15]      ; 0.000        ; 0.004      ; 1.284      ;
; 1.281  ; regFileBoard:RegFile0|data_out_debug[19] ; LCDdata_select:LCDdataselect0|LCDdata[19]   ; SW[17]       ; SW[15]      ; 0.000        ; 0.011      ; 1.292      ;
; 1.282  ; regFileBoard:RegFile0|data_out_debug[6]  ; LCDdata_select:LCDdataselect0|LCDdata[6]    ; SW[17]       ; SW[15]      ; 0.000        ; -0.002     ; 1.280      ;
; 1.283  ; regFileBoard:RegFile0|data_out_debug[13] ; LCDdata_select:LCDdataselect0|LCDdata[13]   ; SW[17]       ; SW[15]      ; 0.000        ; 0.011      ; 1.294      ;
; 1.283  ; regFileBoard:RegFile0|data_out_debug[5]  ; LCDdata_select:LCDdataselect0|LCDdata[5]    ; SW[17]       ; SW[15]      ; 0.000        ; 0.028      ; 1.311      ;
; 1.305  ; regFileBoard:RegFile0|data_out_debug[18] ; LCDdata_select:LCDdataselect0|LCDdata[18]   ; SW[17]       ; SW[15]      ; 0.000        ; 0.037      ; 1.342      ;
; 1.315  ; regFileBoard:RegFile0|data_out_debug[0]  ; LCDdata_select:LCDdataselect0|LCDdata[0]    ; SW[17]       ; SW[15]      ; 0.000        ; -0.083     ; 1.232      ;
; 1.317  ; regFileBoard:RegFile0|data_out_debug[27] ; LCDdata_select:LCDdataselect0|LCDdata[27]   ; SW[17]       ; SW[15]      ; 0.000        ; -0.083     ; 1.234      ;
; 1.349  ; regFileBoard:RegFile0|data_out_debug[24] ; LCDdata_select:LCDdataselect0|LCDdata[24]   ; SW[17]       ; SW[15]      ; 0.000        ; -0.124     ; 1.225      ;
; 1.351  ; regFileBoard:RegFile0|data_out_debug[25] ; LCDdata_select:LCDdataselect0|LCDdata[25]   ; SW[17]       ; SW[15]      ; 0.000        ; -0.129     ; 1.222      ;
; 1.351  ; regFileBoard:RegFile0|data_out_debug[4]  ; LCDdata_select:LCDdataselect0|LCDdata[4]    ; SW[17]       ; SW[15]      ; 0.000        ; -0.128     ; 1.223      ;
+--------+------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[17]'                                                                                                                                                       ;
+--------+--------------------------------------+------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                  ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.389 ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[15][10]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.020      ; 1.397      ;
; -0.181 ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[21][7]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.018      ; 1.603      ;
; -0.115 ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[15][4]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.017      ; 1.668      ;
; -0.036 ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[2][30]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.034      ; 1.764      ;
; -0.034 ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[9][24]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.032      ; 1.764      ;
; 0.007  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[15][0]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.020      ; 1.793      ;
; 0.041  ; debounce:KEY0debounce|pb_debounced   ; CLKcounter:CLKcounter0|ProgramCounter[2] ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 2.034      ; 2.341      ;
; 0.041  ; debounce:KEY0debounce|pb_debounced   ; CLKcounter:CLKcounter0|ProgramCounter[3] ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 2.034      ; 2.341      ;
; 0.041  ; debounce:KEY0debounce|pb_debounced   ; CLKcounter:CLKcounter0|ProgramCounter[4] ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 2.034      ; 2.341      ;
; 0.041  ; debounce:KEY0debounce|pb_debounced   ; CLKcounter:CLKcounter0|ProgramCounter[5] ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 2.034      ; 2.341      ;
; 0.041  ; debounce:KEY0debounce|pb_debounced   ; CLKcounter:CLKcounter0|ProgramCounter[6] ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 2.034      ; 2.341      ;
; 0.041  ; debounce:KEY0debounce|pb_debounced   ; CLKcounter:CLKcounter0|ProgramCounter[7] ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 2.034      ; 2.341      ;
; 0.054  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[30][29]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.025      ; 1.845      ;
; 0.073  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[5][7]     ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.013      ; 1.852      ;
; 0.076  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[7][7]     ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.013      ; 1.855      ;
; 0.146  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[17][11]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.018      ; 1.930      ;
; 0.147  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[21][11]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.018      ; 1.931      ;
; 0.159  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[19][12]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.023      ; 1.948      ;
; 0.159  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[19][16]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.023      ; 1.948      ;
; 0.159  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[19][23]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.023      ; 1.948      ;
; 0.214  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[1][7]     ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.030      ; 2.010      ;
; 0.245  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[21][0]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.012      ; 2.023      ;
; 0.292  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[9][1]     ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.028      ; 2.086      ;
; 0.293  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[4][7]     ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.009      ; 2.068      ;
; 0.345  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[28][5]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.031      ; 2.142      ;
; 0.346  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[15][9]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.022      ; 2.134      ;
; 0.353  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[29][7]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.029      ; 2.148      ;
; 0.353  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[22][29]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.030      ; 2.149      ;
; 0.359  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[29][8]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.027      ; 2.152      ;
; 0.359  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[29][9]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.027      ; 2.152      ;
; 0.359  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[29][15]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.027      ; 2.152      ;
; 0.359  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[29][17]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.027      ; 2.152      ;
; 0.359  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[29][25]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.027      ; 2.152      ;
; 0.359  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[29][29]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.027      ; 2.152      ;
; 0.359  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[29][30]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.027      ; 2.152      ;
; 0.371  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[27][29]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.037      ; 2.174      ;
; 0.373  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[3][7]     ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.023      ; 2.162      ;
; 0.374  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[2][7]     ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.023      ; 2.163      ;
; 0.374  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[6][7]     ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.029      ; 2.169      ;
; 0.391  ; regFileBoard:RegFile0|register[1][0] ; regFileBoard:RegFile0|register[1][0]     ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; regFileBoard:RegFile0|register[2][1] ; regFileBoard:RegFile0|register[2][1]     ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; regFileBoard:RegFile0|register[4][2] ; regFileBoard:RegFile0|register[4][2]     ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; regFileBoard:RegFile0|register[8][3] ; regFileBoard:RegFile0|register[8][3]     ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.400  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[21][22]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.017      ; 2.183      ;
; 0.401  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[11][7]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.004      ; 2.171      ;
; 0.401  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[10][7]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.004      ; 2.171      ;
; 0.409  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[12][5]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.998      ; 2.173      ;
; 0.410  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[31][29]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.998      ; 2.174      ;
; 0.413  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[21][3]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.018      ; 2.197      ;
; 0.413  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[21][4]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.018      ; 2.197      ;
; 0.413  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[21][6]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.018      ; 2.197      ;
; 0.413  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[21][16]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.018      ; 2.197      ;
; 0.413  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[21][19]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.018      ; 2.197      ;
; 0.413  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[21][26]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.018      ; 2.197      ;
; 0.413  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[21][27]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.018      ; 2.197      ;
; 0.413  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[21][28]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.018      ; 2.197      ;
; 0.420  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[13][5]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.999      ; 2.185      ;
; 0.427  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[22][5]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.031      ; 2.224      ;
; 0.433  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[19][29]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.007      ; 2.206      ;
; 0.436  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[23][29]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.007      ; 2.209      ;
; 0.438  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[22][3]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.015      ; 2.219      ;
; 0.440  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[4][2]     ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.997      ; 2.203      ;
; 0.447  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[15][23]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.017      ; 2.230      ;
; 0.458  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[12][4]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.019      ; 2.243      ;
; 0.462  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[26][5]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.031      ; 2.259      ;
; 0.465  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[18][5]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.031      ; 2.262      ;
; 0.467  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[15][22]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.022      ; 2.255      ;
; 0.474  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[10][15]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.029      ; 2.269      ;
; 0.474  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[10][19]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.029      ; 2.269      ;
; 0.474  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[10][22]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.029      ; 2.269      ;
; 0.475  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[11][29]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.030      ; 2.271      ;
; 0.476  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[1][0]     ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.999      ; 2.241      ;
; 0.476  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[2][1]     ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.999      ; 2.241      ;
; 0.476  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[15][2]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.022      ; 2.264      ;
; 0.476  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[15][8]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.022      ; 2.264      ;
; 0.476  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[15][13]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.022      ; 2.264      ;
; 0.476  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[15][18]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.022      ; 2.264      ;
; 0.476  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[15][19]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.022      ; 2.264      ;
; 0.476  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[9][29]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.030      ; 2.272      ;
; 0.480  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[21][14]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.017      ; 2.263      ;
; 0.484  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[29][20]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.995      ; 2.245      ;
; 0.485  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[18][22]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.025      ; 2.276      ;
; 0.486  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[30][22]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 2.025      ; 2.277      ;
; 0.488  ; debounce:KEY0debounce|pb_debounced   ; regFileBoard:RegFile0|register[17][20]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.995      ; 2.249      ;
; 0.491  ; debounce:KEY0debounce|pb_debounced   ; CLKcounter:CLKcounter0|CLKcount[0]       ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 2.023      ; 2.780      ;
; 0.491  ; debounce:KEY0debounce|pb_debounced   ; CLKcounter:CLKcounter0|CLKcount[1]       ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 2.023      ; 2.780      ;
; 0.491  ; debounce:KEY0debounce|pb_debounced   ; CLKcounter:CLKcounter0|CLKcount[2]       ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 2.023      ; 2.780      ;
; 0.491  ; debounce:KEY0debounce|pb_debounced   ; CLKcounter:CLKcounter0|CLKcount[3]       ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 2.023      ; 2.780      ;
; 0.491  ; debounce:KEY0debounce|pb_debounced   ; CLKcounter:CLKcounter0|CLKcount[4]       ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 2.023      ; 2.780      ;
; 0.491  ; debounce:KEY0debounce|pb_debounced   ; CLKcounter:CLKcounter0|CLKcount[5]       ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 2.023      ; 2.780      ;
; 0.491  ; debounce:KEY0debounce|pb_debounced   ; CLKcounter:CLKcounter0|CLKcount[6]       ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 2.023      ; 2.780      ;
; 0.491  ; debounce:KEY0debounce|pb_debounced   ; CLKcounter:CLKcounter0|CLKcount[7]       ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 2.023      ; 2.780      ;
; 0.491  ; debounce:KEY0debounce|pb_debounced   ; CLKcounter:CLKcounter0|CLKcount[8]       ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 2.023      ; 2.780      ;
; 0.491  ; debounce:KEY0debounce|pb_debounced   ; CLKcounter:CLKcounter0|CLKcount[9]       ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 2.023      ; 2.780      ;
; 0.491  ; debounce:KEY0debounce|pb_debounced   ; CLKcounter:CLKcounter0|CLKcount[10]      ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 2.023      ; 2.780      ;
; 0.491  ; debounce:KEY0debounce|pb_debounced   ; CLKcounter:CLKcounter0|CLKcount[11]      ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 2.023      ; 2.780      ;
; 0.491  ; debounce:KEY0debounce|pb_debounced   ; CLKcounter:CLKcounter0|CLKcount[12]      ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 2.023      ; 2.780      ;
; 0.491  ; debounce:KEY0debounce|pb_debounced   ; CLKcounter:CLKcounter0|CLKcount[13]      ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 2.023      ; 2.780      ;
; 0.491  ; debounce:KEY0debounce|pb_debounced   ; CLKcounter:CLKcounter0|CLKcount[14]      ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 2.023      ; 2.780      ;
; 0.491  ; debounce:KEY0debounce|pb_debounced   ; CLKcounter:CLKcounter0|CLKcount[15]      ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 2.023      ; 2.780      ;
+--------+--------------------------------------+------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv0|clock_100Khz_reg'                                                                                                                                            ;
+-------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv0|count_10Khz[2]  ; clk_div:clockdiv0|count_10Khz[2]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv0|count_10Khz[1]  ; clk_div:clockdiv0|count_10Khz[1]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv0|clock_10Khz_int ; clk_div:clockdiv0|clock_10Khz_int ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.533 ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|count_10Khz[2]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|count_10Khz[1]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.539 ; clk_div:clockdiv0|count_10Khz[1]  ; clk_div:clockdiv0|clock_10Khz_int ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.805      ;
; 0.541 ; clk_div:clockdiv0|count_10Khz[1]  ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.807      ;
; 0.780 ; clk_div:clockdiv0|count_10Khz[2]  ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.046      ;
; 0.809 ; clk_div:clockdiv0|count_10Khz[2]  ; clk_div:clockdiv0|clock_10Khz_int ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.075      ;
; 0.812 ; clk_div:clockdiv0|count_10Khz[1]  ; clk_div:clockdiv0|count_10Khz[2]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.078      ;
; 0.841 ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|clock_10Khz_int ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.107      ;
+-------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv0|clock_100hz_reg'                                                                                                                                         ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv0|count_10hz[2]  ; clk_div:clockdiv0|count_10hz[2]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv0|count_10hz[1]  ; clk_div:clockdiv0|count_10hz[1]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv0|clock_10Hz_int ; clk_div:clockdiv0|clock_10Hz_int ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.542 ; clk_div:clockdiv0|count_10hz[1]  ; clk_div:clockdiv0|count_10hz[2]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.542 ; clk_div:clockdiv0|count_10hz[1]  ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.542 ; clk_div:clockdiv0|count_10hz[1]  ; clk_div:clockdiv0|clock_10Hz_int ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.546 ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|count_10hz[1]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 0.000        ; 0.000      ; 0.812      ;
; 0.768 ; clk_div:clockdiv0|count_10hz[2]  ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 0.000        ; 0.000      ; 1.034      ;
; 0.798 ; clk_div:clockdiv0|count_10hz[2]  ; clk_div:clockdiv0|clock_10Hz_int ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 0.000        ; 0.000      ; 1.064      ;
; 0.821 ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|count_10hz[2]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 0.000        ; 0.000      ; 1.087      ;
; 0.978 ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|clock_10Hz_int ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 0.000        ; 0.000      ; 1.244      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv0|clock_10Hz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv0|count_1hz[1]  ; clk_div:clockdiv0|count_1hz[1]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv0|count_1hz[2]  ; clk_div:clockdiv0|count_1hz[2]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv0|clock_1Hz_int ; clk_div:clockdiv0|clock_1Hz_int ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.528 ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|count_1hz[1]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.794      ;
; 0.530 ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|clock_1Hz_int ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.533 ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|count_1hz[2]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.703 ; clk_div:clockdiv0|count_1hz[1]  ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.969      ;
; 0.770 ; clk_div:clockdiv0|count_1hz[2]  ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.036      ;
; 0.800 ; clk_div:clockdiv0|count_1hz[2]  ; clk_div:clockdiv0|clock_1Hz_int ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.066      ;
; 0.839 ; clk_div:clockdiv0|count_1hz[1]  ; clk_div:clockdiv0|clock_1Hz_int ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.105      ;
; 0.841 ; clk_div:clockdiv0|count_1hz[1]  ; clk_div:clockdiv0|count_1hz[2]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.107      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv0|clock_10Khz_reg'                                                                                                                                         ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv0|count_1Khz[1]  ; clk_div:clockdiv0|count_1Khz[1]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv0|count_1Khz[2]  ; clk_div:clockdiv0|count_1Khz[2]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv0|clock_1Khz_int ; clk_div:clockdiv0|clock_1Khz_int ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.540 ; clk_div:clockdiv0|count_1Khz[2]  ; clk_div:clockdiv0|clock_1Khz_int ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.806      ;
; 0.544 ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|count_1Khz[1]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.810      ;
; 0.814 ; clk_div:clockdiv0|count_1Khz[2]  ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.080      ;
; 0.818 ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|count_1Khz[2]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.084      ;
; 0.818 ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|clock_1Khz_int ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.084      ;
; 0.839 ; clk_div:clockdiv0|count_1Khz[1]  ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; clk_div:clockdiv0|count_1Khz[1]  ; clk_div:clockdiv0|count_1Khz[2]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.105      ;
; 0.840 ; clk_div:clockdiv0|count_1Khz[1]  ; clk_div:clockdiv0|clock_1Khz_int ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.106      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv0|clock_1Khz_reg'                                                                                                                                          ;
+-------+-----------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv0|count_100hz[1]  ; clk_div:clockdiv0|count_100hz[1]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv0|count_100hz[2]  ; clk_div:clockdiv0|count_100hz[2]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv0|clock_100hz_int ; clk_div:clockdiv0|clock_100hz_int ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.534 ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|count_100hz[2]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|clock_100hz_int ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.801      ;
; 0.536 ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|count_100hz[1]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.802      ;
; 0.536 ; clk_div:clockdiv0|count_100hz[1]  ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.802      ;
; 0.777 ; clk_div:clockdiv0|count_100hz[2]  ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.043      ;
; 0.809 ; clk_div:clockdiv0|count_100hz[1]  ; clk_div:clockdiv0|count_100hz[2]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; clk_div:clockdiv0|count_100hz[1]  ; clk_div:clockdiv0|clock_100hz_int ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.075      ;
; 1.009 ; clk_div:clockdiv0|count_100hz[2]  ; clk_div:clockdiv0|clock_100hz_int ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.275      ;
+-------+-----------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv0|clock_1Mhz_reg'                                                                                                                                            ;
+-------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv0|count_100Khz[2]  ; clk_div:clockdiv0|count_100Khz[2]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv0|count_100Khz[1]  ; clk_div:clockdiv0|count_100Khz[1]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv0|clock_100Khz_int ; clk_div:clockdiv0|clock_100Khz_int ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.542 ; clk_div:clockdiv0|count_100Khz[1]  ; clk_div:clockdiv0|count_100Khz[2]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.543 ; clk_div:clockdiv0|count_100Khz[1]  ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.543 ; clk_div:clockdiv0|count_100Khz[1]  ; clk_div:clockdiv0|clock_100Khz_int ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.704 ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|count_100Khz[1]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.970      ;
; 0.782 ; clk_div:clockdiv0|count_100Khz[2]  ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.048      ;
; 0.813 ; clk_div:clockdiv0|count_100Khz[2]  ; clk_div:clockdiv0|clock_100Khz_int ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.079      ;
; 0.838 ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|count_100Khz[2]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|clock_100Khz_int ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.105      ;
+-------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv0|clock_100Hz'                                                                                                                                        ;
+-------+-----------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                            ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.516 ; debounce:KEY0debounce|SHIFT_PB[0] ; debounce:KEY0debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; 0.000      ; 0.782      ;
; 0.523 ; debounce:KEY1debounce|SHIFT_PB[1] ; debounce:KEY1debounce|SHIFT_PB[0]  ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; 0.000      ; 0.789      ;
; 0.624 ; debounce:KEY0debounce|SHIFT_PB[1] ; debounce:KEY0debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; 0.000      ; 0.890      ;
; 0.666 ; debounce:KEY0debounce|SHIFT_PB[1] ; debounce:KEY0debounce|SHIFT_PB[0]  ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; 0.000      ; 0.932      ;
; 0.667 ; debounce:KEY0debounce|SHIFT_PB[3] ; debounce:KEY0debounce|SHIFT_PB[2]  ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; 0.000      ; 0.933      ;
; 0.674 ; debounce:KEY0debounce|SHIFT_PB[2] ; debounce:KEY0debounce|SHIFT_PB[1]  ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; 0.000      ; 0.940      ;
; 0.703 ; debounce:KEY1debounce|SHIFT_PB[2] ; debounce:KEY1debounce|SHIFT_PB[1]  ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; 0.000      ; 0.969      ;
; 0.704 ; debounce:KEY1debounce|SHIFT_PB[3] ; debounce:KEY1debounce|SHIFT_PB[2]  ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; 0.000      ; 0.970      ;
; 0.803 ; debounce:KEY0debounce|SHIFT_PB[3] ; debounce:KEY0debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; 0.000      ; 1.069      ;
; 1.025 ; debounce:KEY0debounce|SHIFT_PB[2] ; debounce:KEY0debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; 0.000      ; 1.291      ;
; 1.086 ; debounce:KEY1debounce|SHIFT_PB[1] ; debounce:KEY1debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; -0.563     ; 0.789      ;
; 1.192 ; debounce:KEY1debounce|SHIFT_PB[2] ; debounce:KEY1debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; -0.563     ; 0.895      ;
; 1.351 ; debounce:KEY1debounce|SHIFT_PB[0] ; debounce:KEY1debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; -0.563     ; 1.054      ;
; 1.400 ; debounce:KEY1debounce|SHIFT_PB[3] ; debounce:KEY1debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; -0.563     ; 1.103      ;
+-------+-----------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[17]'                                                                                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~portb_address_reg2 ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[15]'                                                                                         ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[15] ; Rise       ; SW[15]                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdataHEX[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdataHEX[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdataHEX[1]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdataHEX[1]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdataHEX[2]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdataHEX[2]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdataHEX[3]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdataHEX[3]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdataHEX[4]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdataHEX[4]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[0]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[10]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[10]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[11]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[11]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[12]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[12]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[13]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[13]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[14]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[14]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[15]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[15]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[16]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[16]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[17]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[17]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[18]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[18]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[19]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[19]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[1]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[1]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[20]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[20]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[21]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[21]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[22]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[22]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[23]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[23]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[24]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[24]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[25]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[25]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[26]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[26]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[27]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[27]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[28]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[28]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[29]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[29]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[2]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[30]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[30]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[31]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[31]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[3]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[3]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[4]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[4]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[5]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[5]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[6]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[6]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[7]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[7]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[8]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[8]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[9]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[9]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[0]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[0]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[7]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[7]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[7]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[7]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[7]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[7]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdataselect0|LCDdataHEX[7]~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdataselect0|LCDdataHEX[7]~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; LCDdataselect0|LCDdata[0]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; LCDdataselect0|LCDdata[0]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; LCDdataselect0|LCDdata[10]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; LCDdataselect0|LCDdata[10]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; LCDdataselect0|LCDdata[11]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; LCDdataselect0|LCDdata[11]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; LCDdataselect0|LCDdata[12]|dataa               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_100Hz'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY0debounce|SHIFT_PB[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY0debounce|SHIFT_PB[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY0debounce|SHIFT_PB[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY0debounce|SHIFT_PB[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY0debounce|SHIFT_PB[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY0debounce|SHIFT_PB[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY0debounce|SHIFT_PB[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY0debounce|SHIFT_PB[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY0debounce|pb_debounced     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY0debounce|pb_debounced     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY1debounce|SHIFT_PB[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY1debounce|SHIFT_PB[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY1debounce|SHIFT_PB[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY1debounce|SHIFT_PB[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY1debounce|SHIFT_PB[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY1debounce|SHIFT_PB[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY1debounce|SHIFT_PB[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY1debounce|SHIFT_PB[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY1debounce|pb_debounced     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY1debounce|pb_debounced     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY0debounce|SHIFT_PB[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY0debounce|SHIFT_PB[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY0debounce|SHIFT_PB[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY0debounce|SHIFT_PB[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY0debounce|SHIFT_PB[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY0debounce|SHIFT_PB[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY0debounce|SHIFT_PB[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY0debounce|SHIFT_PB[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY0debounce|pb_debounced|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY0debounce|pb_debounced|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY1debounce|SHIFT_PB[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY1debounce|SHIFT_PB[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY1debounce|SHIFT_PB[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY1debounce|SHIFT_PB[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY1debounce|SHIFT_PB[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY1debounce|SHIFT_PB[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY1debounce|SHIFT_PB[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY1debounce|SHIFT_PB[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY1debounce|pb_debounced|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY1debounce|pb_debounced|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; clockdiv0|clock_100Hz|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; clockdiv0|clock_100Hz|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; clockdiv0|clock_100Hz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; clockdiv0|clock_100Hz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; clockdiv0|clock_100Hz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; clockdiv0|clock_100Hz~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_100Khz_reg'                                                                                      ;
+--------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clk_div:clockdiv0|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clk_div:clockdiv0|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clk_div:clockdiv0|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clk_div:clockdiv0|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clk_div:clockdiv0|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clk_div:clockdiv0|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clk_div:clockdiv0|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clk_div:clockdiv0|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_100hz_reg'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clk_div:clockdiv0|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clk_div:clockdiv0|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clk_div:clockdiv0|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clk_div:clockdiv0|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clk_div:clockdiv0|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clk_div:clockdiv0|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clk_div:clockdiv0|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clk_div:clockdiv0|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_10Hz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clk_div:clockdiv0|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clk_div:clockdiv0|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clk_div:clockdiv0|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clk_div:clockdiv0|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clk_div:clockdiv0|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clk_div:clockdiv0|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clk_div:clockdiv0|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clk_div:clockdiv0|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_10Khz_reg'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clk_div:clockdiv0|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clk_div:clockdiv0|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clk_div:clockdiv0|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clk_div:clockdiv0|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clk_div:clockdiv0|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clk_div:clockdiv0|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clk_div:clockdiv0|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clk_div:clockdiv0|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_1Khz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clk_div:clockdiv0|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clk_div:clockdiv0|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clk_div:clockdiv0|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clk_div:clockdiv0|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clk_div:clockdiv0|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clk_div:clockdiv0|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clk_div:clockdiv0|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clk_div:clockdiv0|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_1Mhz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv0|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv0|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv0|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv0|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv0|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv0|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv0|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv0|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; SW[*]     ; SW[15]                        ; 5.233  ; 5.233  ; Rise       ; SW[15]                        ;
;  SW[0]    ; SW[15]                        ; 0.652  ; 0.652  ; Rise       ; SW[15]                        ;
;  SW[1]    ; SW[15]                        ; 0.807  ; 0.807  ; Rise       ; SW[15]                        ;
;  SW[2]    ; SW[15]                        ; 0.342  ; 0.342  ; Rise       ; SW[15]                        ;
;  SW[3]    ; SW[15]                        ; 0.477  ; 0.477  ; Rise       ; SW[15]                        ;
;  SW[4]    ; SW[15]                        ; 1.116  ; 1.116  ; Rise       ; SW[15]                        ;
;  SW[5]    ; SW[15]                        ; 0.419  ; 0.419  ; Rise       ; SW[15]                        ;
;  SW[6]    ; SW[15]                        ; 1.294  ; 1.294  ; Rise       ; SW[15]                        ;
;  SW[7]    ; SW[15]                        ; 1.094  ; 1.094  ; Rise       ; SW[15]                        ;
;  SW[8]    ; SW[15]                        ; 1.398  ; 1.398  ; Rise       ; SW[15]                        ;
;  SW[9]    ; SW[15]                        ; 1.162  ; 1.162  ; Rise       ; SW[15]                        ;
;  SW[10]   ; SW[15]                        ; 0.270  ; 0.270  ; Rise       ; SW[15]                        ;
;  SW[11]   ; SW[15]                        ; 0.071  ; 0.071  ; Rise       ; SW[15]                        ;
;  SW[12]   ; SW[15]                        ; -0.076 ; -0.076 ; Rise       ; SW[15]                        ;
;  SW[13]   ; SW[15]                        ; 3.790  ; 3.790  ; Rise       ; SW[15]                        ;
;  SW[14]   ; SW[15]                        ; 4.984  ; 4.984  ; Rise       ; SW[15]                        ;
;  SW[15]   ; SW[15]                        ; 0.715  ; 0.715  ; Rise       ; SW[15]                        ;
;  SW[16]   ; SW[15]                        ; 5.233  ; 5.233  ; Rise       ; SW[15]                        ;
; SW[*]     ; SW[17]                        ; 4.876  ; 4.876  ; Rise       ; SW[17]                        ;
;  SW[0]    ; SW[17]                        ; 4.407  ; 4.407  ; Rise       ; SW[17]                        ;
;  SW[1]    ; SW[17]                        ; 4.575  ; 4.575  ; Rise       ; SW[17]                        ;
;  SW[2]    ; SW[17]                        ; 4.876  ; 4.876  ; Rise       ; SW[17]                        ;
;  SW[3]    ; SW[17]                        ; 4.666  ; 4.666  ; Rise       ; SW[17]                        ;
;  SW[4]    ; SW[17]                        ; -0.317 ; -0.317 ; Rise       ; SW[17]                        ;
; SW[*]     ; SW[17]                        ; 3.563  ; 3.563  ; Fall       ; SW[17]                        ;
;  SW[5]    ; SW[17]                        ; -1.326 ; -1.326 ; Fall       ; SW[17]                        ;
;  SW[6]    ; SW[17]                        ; -1.126 ; -1.126 ; Fall       ; SW[17]                        ;
;  SW[7]    ; SW[17]                        ; -0.303 ; -0.303 ; Fall       ; SW[17]                        ;
;  SW[8]    ; SW[17]                        ; -0.625 ; -0.625 ; Fall       ; SW[17]                        ;
;  SW[9]    ; SW[17]                        ; -1.283 ; -1.283 ; Fall       ; SW[17]                        ;
;  SW[10]   ; SW[17]                        ; -1.354 ; -1.354 ; Fall       ; SW[17]                        ;
;  SW[11]   ; SW[17]                        ; -1.368 ; -1.368 ; Fall       ; SW[17]                        ;
;  SW[12]   ; SW[17]                        ; -1.599 ; -1.599 ; Fall       ; SW[17]                        ;
;  SW[13]   ; SW[17]                        ; 2.437  ; 2.437  ; Fall       ; SW[17]                        ;
;  SW[14]   ; SW[17]                        ; 3.563  ; 3.563  ; Fall       ; SW[17]                        ;
; KEY[*]    ; clk_div:clockdiv0|clock_100Hz ; 5.952  ; 5.952  ; Rise       ; clk_div:clockdiv0|clock_100Hz ;
;  KEY[0]   ; clk_div:clockdiv0|clock_100Hz ; 5.952  ; 5.952  ; Rise       ; clk_div:clockdiv0|clock_100Hz ;
;  KEY[1]   ; clk_div:clockdiv0|clock_100Hz ; 4.091  ; 4.091  ; Rise       ; clk_div:clockdiv0|clock_100Hz ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; SW[*]     ; SW[15]                        ; 0.969  ; 0.969  ; Rise       ; SW[15]                        ;
;  SW[0]    ; SW[15]                        ; 0.287  ; 0.287  ; Rise       ; SW[15]                        ;
;  SW[1]    ; SW[15]                        ; 0.044  ; 0.044  ; Rise       ; SW[15]                        ;
;  SW[2]    ; SW[15]                        ; 0.335  ; 0.335  ; Rise       ; SW[15]                        ;
;  SW[3]    ; SW[15]                        ; 0.199  ; 0.199  ; Rise       ; SW[15]                        ;
;  SW[4]    ; SW[15]                        ; -0.255 ; -0.255 ; Rise       ; SW[15]                        ;
;  SW[5]    ; SW[15]                        ; 0.520  ; 0.520  ; Rise       ; SW[15]                        ;
;  SW[6]    ; SW[15]                        ; -0.443 ; -0.443 ; Rise       ; SW[15]                        ;
;  SW[7]    ; SW[15]                        ; -0.417 ; -0.417 ; Rise       ; SW[15]                        ;
;  SW[8]    ; SW[15]                        ; -0.722 ; -0.722 ; Rise       ; SW[15]                        ;
;  SW[9]    ; SW[15]                        ; -0.301 ; -0.301 ; Rise       ; SW[15]                        ;
;  SW[10]   ; SW[15]                        ; 0.669  ; 0.669  ; Rise       ; SW[15]                        ;
;  SW[11]   ; SW[15]                        ; 0.780  ; 0.780  ; Rise       ; SW[15]                        ;
;  SW[12]   ; SW[15]                        ; 0.753  ; 0.753  ; Rise       ; SW[15]                        ;
;  SW[13]   ; SW[15]                        ; -3.114 ; -3.114 ; Rise       ; SW[15]                        ;
;  SW[14]   ; SW[15]                        ; -4.123 ; -4.123 ; Rise       ; SW[15]                        ;
;  SW[15]   ; SW[15]                        ; 0.969  ; 0.969  ; Rise       ; SW[15]                        ;
;  SW[16]   ; SW[15]                        ; -2.406 ; -2.406 ; Rise       ; SW[15]                        ;
; SW[*]     ; SW[17]                        ; 1.495  ; 1.495  ; Rise       ; SW[17]                        ;
;  SW[0]    ; SW[17]                        ; 0.899  ; 0.899  ; Rise       ; SW[17]                        ;
;  SW[1]    ; SW[17]                        ; 1.003  ; 1.003  ; Rise       ; SW[17]                        ;
;  SW[2]    ; SW[17]                        ; 1.030  ; 1.030  ; Rise       ; SW[17]                        ;
;  SW[3]    ; SW[17]                        ; 0.727  ; 0.727  ; Rise       ; SW[17]                        ;
;  SW[4]    ; SW[17]                        ; 1.495  ; 1.495  ; Rise       ; SW[17]                        ;
; SW[*]     ; SW[17]                        ; 2.264  ; 2.264  ; Fall       ; SW[17]                        ;
;  SW[5]    ; SW[17]                        ; 2.030  ; 2.030  ; Fall       ; SW[17]                        ;
;  SW[6]    ; SW[17]                        ; 1.681  ; 1.681  ; Fall       ; SW[17]                        ;
;  SW[7]    ; SW[17]                        ; 1.643  ; 1.643  ; Fall       ; SW[17]                        ;
;  SW[8]    ; SW[17]                        ; 1.662  ; 1.662  ; Fall       ; SW[17]                        ;
;  SW[9]    ; SW[17]                        ; 1.848  ; 1.848  ; Fall       ; SW[17]                        ;
;  SW[10]   ; SW[17]                        ; 2.264  ; 2.264  ; Fall       ; SW[17]                        ;
;  SW[11]   ; SW[17]                        ; 1.818  ; 1.818  ; Fall       ; SW[17]                        ;
;  SW[12]   ; SW[17]                        ; 2.152  ; 2.152  ; Fall       ; SW[17]                        ;
;  SW[13]   ; SW[17]                        ; -1.432 ; -1.432 ; Fall       ; SW[17]                        ;
;  SW[14]   ; SW[17]                        ; -1.903 ; -1.903 ; Fall       ; SW[17]                        ;
; KEY[*]    ; clk_div:clockdiv0|clock_100Hz ; -3.861 ; -3.861 ; Rise       ; clk_div:clockdiv0|clock_100Hz ;
;  KEY[0]   ; clk_div:clockdiv0|clock_100Hz ; -5.722 ; -5.722 ; Rise       ; clk_div:clockdiv0|clock_100Hz ;
;  KEY[1]   ; clk_div:clockdiv0|clock_100Hz ; -3.861 ; -3.861 ; Rise       ; clk_div:clockdiv0|clock_100Hz ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 7.643  ; 7.643  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 7.349  ; 7.349  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 7.351  ; 7.351  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 7.283  ; 7.283  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 7.596  ; 7.596  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.346  ; 7.346  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.365  ; 7.365  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 7.352  ; 7.352  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 7.643  ; 7.643  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.326  ; 7.326  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.364  ; 7.364  ; Rise       ; CLOCK_50        ;
; HEX6[*]      ; SW[15]     ; 9.945  ; 9.945  ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 9.402  ; 9.402  ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 9.409  ; 9.409  ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 9.399  ; 9.399  ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 9.939  ; 9.939  ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 9.945  ; 9.945  ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 9.941  ; 9.941  ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 9.921  ; 9.921  ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 9.055  ; 9.055  ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 9.040  ; 9.040  ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 9.010  ; 9.010  ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 9.010  ; 9.010  ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 9.055  ; 9.055  ; Rise       ; SW[15]          ;
; HEX0[*]      ; SW[17]     ; 11.135 ; 11.135 ; Rise       ; SW[17]          ;
;  HEX0[0]     ; SW[17]     ; 11.123 ; 11.123 ; Rise       ; SW[17]          ;
;  HEX0[1]     ; SW[17]     ; 11.123 ; 11.123 ; Rise       ; SW[17]          ;
;  HEX0[2]     ; SW[17]     ; 11.135 ; 11.135 ; Rise       ; SW[17]          ;
;  HEX0[3]     ; SW[17]     ; 10.901 ; 10.901 ; Rise       ; SW[17]          ;
;  HEX0[4]     ; SW[17]     ; 10.894 ; 10.894 ; Rise       ; SW[17]          ;
;  HEX0[5]     ; SW[17]     ; 10.902 ; 10.902 ; Rise       ; SW[17]          ;
;  HEX0[6]     ; SW[17]     ; 10.884 ; 10.884 ; Rise       ; SW[17]          ;
; HEX1[*]      ; SW[17]     ; 10.037 ; 10.037 ; Rise       ; SW[17]          ;
;  HEX1[0]     ; SW[17]     ; 9.975  ; 9.975  ; Rise       ; SW[17]          ;
;  HEX1[1]     ; SW[17]     ; 10.037 ; 10.037 ; Rise       ; SW[17]          ;
;  HEX1[2]     ; SW[17]     ; 9.834  ; 9.834  ; Rise       ; SW[17]          ;
;  HEX1[3]     ; SW[17]     ; 9.807  ; 9.807  ; Rise       ; SW[17]          ;
;  HEX1[4]     ; SW[17]     ; 9.809  ; 9.809  ; Rise       ; SW[17]          ;
;  HEX1[5]     ; SW[17]     ; 9.789  ; 9.789  ; Rise       ; SW[17]          ;
;  HEX1[6]     ; SW[17]     ; 9.588  ; 9.588  ; Rise       ; SW[17]          ;
; HEX2[*]      ; SW[17]     ; 9.887  ; 9.887  ; Rise       ; SW[17]          ;
;  HEX2[0]     ; SW[17]     ; 9.715  ; 9.715  ; Rise       ; SW[17]          ;
;  HEX2[1]     ; SW[17]     ; 9.531  ; 9.531  ; Rise       ; SW[17]          ;
;  HEX2[2]     ; SW[17]     ; 9.608  ; 9.608  ; Rise       ; SW[17]          ;
;  HEX2[3]     ; SW[17]     ; 9.584  ; 9.584  ; Rise       ; SW[17]          ;
;  HEX2[4]     ; SW[17]     ; 9.764  ; 9.764  ; Rise       ; SW[17]          ;
;  HEX2[5]     ; SW[17]     ; 9.887  ; 9.887  ; Rise       ; SW[17]          ;
;  HEX2[6]     ; SW[17]     ; 9.833  ; 9.833  ; Rise       ; SW[17]          ;
; HEX3[*]      ; SW[17]     ; 10.131 ; 10.131 ; Rise       ; SW[17]          ;
;  HEX3[0]     ; SW[17]     ; 10.104 ; 10.104 ; Rise       ; SW[17]          ;
;  HEX3[1]     ; SW[17]     ; 9.881  ; 9.881  ; Rise       ; SW[17]          ;
;  HEX3[2]     ; SW[17]     ; 9.923  ; 9.923  ; Rise       ; SW[17]          ;
;  HEX3[3]     ; SW[17]     ; 9.878  ; 9.878  ; Rise       ; SW[17]          ;
;  HEX3[4]     ; SW[17]     ; 9.900  ; 9.900  ; Rise       ; SW[17]          ;
;  HEX3[5]     ; SW[17]     ; 10.131 ; 10.131 ; Rise       ; SW[17]          ;
;  HEX3[6]     ; SW[17]     ; 10.121 ; 10.121 ; Rise       ; SW[17]          ;
; HEX4[*]      ; SW[17]     ; 10.438 ; 10.438 ; Rise       ; SW[17]          ;
;  HEX4[0]     ; SW[17]     ; 10.438 ; 10.438 ; Rise       ; SW[17]          ;
;  HEX4[1]     ; SW[17]     ; 10.142 ; 10.142 ; Rise       ; SW[17]          ;
;  HEX4[2]     ; SW[17]     ; 10.142 ; 10.142 ; Rise       ; SW[17]          ;
;  HEX4[3]     ; SW[17]     ; 10.139 ; 10.139 ; Rise       ; SW[17]          ;
;  HEX4[4]     ; SW[17]     ; 10.159 ; 10.159 ; Rise       ; SW[17]          ;
;  HEX4[6]     ; SW[17]     ; 10.091 ; 10.091 ; Rise       ; SW[17]          ;
; HEX5[*]      ; SW[17]     ; 10.265 ; 10.265 ; Rise       ; SW[17]          ;
;  HEX5[0]     ; SW[17]     ; 10.265 ; 10.265 ; Rise       ; SW[17]          ;
;  HEX5[1]     ; SW[17]     ; 10.225 ; 10.225 ; Rise       ; SW[17]          ;
;  HEX5[2]     ; SW[17]     ; 10.117 ; 10.117 ; Rise       ; SW[17]          ;
;  HEX5[3]     ; SW[17]     ; 9.982  ; 9.982  ; Rise       ; SW[17]          ;
;  HEX5[4]     ; SW[17]     ; 9.949  ; 9.949  ; Rise       ; SW[17]          ;
;  HEX5[5]     ; SW[17]     ; 9.940  ; 9.940  ; Rise       ; SW[17]          ;
;  HEX5[6]     ; SW[17]     ; 10.118 ; 10.118 ; Rise       ; SW[17]          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 7.283  ; 7.283  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 7.349  ; 7.349  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 7.351  ; 7.351  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 7.283  ; 7.283  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 7.596  ; 7.596  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.346  ; 7.346  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.365  ; 7.365  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 7.352  ; 7.352  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 7.643  ; 7.643  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.326  ; 7.326  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.364  ; 7.364  ; Rise       ; CLOCK_50        ;
; HEX6[*]      ; SW[15]     ; 8.763  ; 8.763  ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 8.766  ; 8.766  ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 8.773  ; 8.773  ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 8.763  ; 8.763  ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 9.303  ; 9.303  ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 9.309  ; 9.309  ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 9.305  ; 9.305  ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 9.282  ; 9.282  ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 9.010  ; 9.010  ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 9.040  ; 9.040  ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 9.010  ; 9.010  ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 9.010  ; 9.010  ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 9.055  ; 9.055  ; Rise       ; SW[15]          ;
; HEX0[*]      ; SW[17]     ; 10.466 ; 10.466 ; Rise       ; SW[17]          ;
;  HEX0[0]     ; SW[17]     ; 10.737 ; 10.737 ; Rise       ; SW[17]          ;
;  HEX0[1]     ; SW[17]     ; 10.705 ; 10.705 ; Rise       ; SW[17]          ;
;  HEX0[2]     ; SW[17]     ; 10.693 ; 10.693 ; Rise       ; SW[17]          ;
;  HEX0[3]     ; SW[17]     ; 10.485 ; 10.485 ; Rise       ; SW[17]          ;
;  HEX0[4]     ; SW[17]     ; 10.478 ; 10.478 ; Rise       ; SW[17]          ;
;  HEX0[5]     ; SW[17]     ; 10.486 ; 10.486 ; Rise       ; SW[17]          ;
;  HEX0[6]     ; SW[17]     ; 10.466 ; 10.466 ; Rise       ; SW[17]          ;
; HEX1[*]      ; SW[17]     ; 9.263  ; 9.263  ; Rise       ; SW[17]          ;
;  HEX1[0]     ; SW[17]     ; 9.681  ; 9.681  ; Rise       ; SW[17]          ;
;  HEX1[1]     ; SW[17]     ; 9.721  ; 9.721  ; Rise       ; SW[17]          ;
;  HEX1[2]     ; SW[17]     ; 9.511  ; 9.511  ; Rise       ; SW[17]          ;
;  HEX1[3]     ; SW[17]     ; 9.489  ; 9.489  ; Rise       ; SW[17]          ;
;  HEX1[4]     ; SW[17]     ; 9.519  ; 9.519  ; Rise       ; SW[17]          ;
;  HEX1[5]     ; SW[17]     ; 9.491  ; 9.491  ; Rise       ; SW[17]          ;
;  HEX1[6]     ; SW[17]     ; 9.263  ; 9.263  ; Rise       ; SW[17]          ;
; HEX2[*]      ; SW[17]     ; 9.242  ; 9.242  ; Rise       ; SW[17]          ;
;  HEX2[0]     ; SW[17]     ; 9.442  ; 9.442  ; Rise       ; SW[17]          ;
;  HEX2[1]     ; SW[17]     ; 9.242  ; 9.242  ; Rise       ; SW[17]          ;
;  HEX2[2]     ; SW[17]     ; 9.320  ; 9.320  ; Rise       ; SW[17]          ;
;  HEX2[3]     ; SW[17]     ; 9.296  ; 9.296  ; Rise       ; SW[17]          ;
;  HEX2[4]     ; SW[17]     ; 9.491  ; 9.491  ; Rise       ; SW[17]          ;
;  HEX2[5]     ; SW[17]     ; 9.599  ; 9.599  ; Rise       ; SW[17]          ;
;  HEX2[6]     ; SW[17]     ; 9.546  ; 9.546  ; Rise       ; SW[17]          ;
; HEX3[*]      ; SW[17]     ; 9.567  ; 9.567  ; Rise       ; SW[17]          ;
;  HEX3[0]     ; SW[17]     ; 9.823  ; 9.823  ; Rise       ; SW[17]          ;
;  HEX3[1]     ; SW[17]     ; 9.568  ; 9.568  ; Rise       ; SW[17]          ;
;  HEX3[2]     ; SW[17]     ; 9.611  ; 9.611  ; Rise       ; SW[17]          ;
;  HEX3[3]     ; SW[17]     ; 9.567  ; 9.567  ; Rise       ; SW[17]          ;
;  HEX3[4]     ; SW[17]     ; 9.612  ; 9.612  ; Rise       ; SW[17]          ;
;  HEX3[5]     ; SW[17]     ; 9.817  ; 9.817  ; Rise       ; SW[17]          ;
;  HEX3[6]     ; SW[17]     ; 9.815  ; 9.815  ; Rise       ; SW[17]          ;
; HEX4[*]      ; SW[17]     ; 9.772  ; 9.772  ; Rise       ; SW[17]          ;
;  HEX4[0]     ; SW[17]     ; 10.085 ; 10.085 ; Rise       ; SW[17]          ;
;  HEX4[1]     ; SW[17]     ; 9.772  ; 9.772  ; Rise       ; SW[17]          ;
;  HEX4[2]     ; SW[17]     ; 9.772  ; 9.772  ; Rise       ; SW[17]          ;
;  HEX4[3]     ; SW[17]     ; 9.786  ; 9.786  ; Rise       ; SW[17]          ;
;  HEX4[4]     ; SW[17]     ; 9.806  ; 9.806  ; Rise       ; SW[17]          ;
;  HEX4[6]     ; SW[17]     ; 10.043 ; 10.043 ; Rise       ; SW[17]          ;
; HEX5[*]      ; SW[17]     ; 9.322  ; 9.322  ; Rise       ; SW[17]          ;
;  HEX5[0]     ; SW[17]     ; 9.636  ; 9.636  ; Rise       ; SW[17]          ;
;  HEX5[1]     ; SW[17]     ; 9.598  ; 9.598  ; Rise       ; SW[17]          ;
;  HEX5[2]     ; SW[17]     ; 9.490  ; 9.490  ; Rise       ; SW[17]          ;
;  HEX5[3]     ; SW[17]     ; 9.355  ; 9.355  ; Rise       ; SW[17]          ;
;  HEX5[4]     ; SW[17]     ; 9.322  ; 9.322  ; Rise       ; SW[17]          ;
;  HEX5[5]     ; SW[17]     ; 9.337  ; 9.337  ; Rise       ; SW[17]          ;
;  HEX5[6]     ; SW[17]     ; 9.496  ; 9.496  ; Rise       ; SW[17]          ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------+
; Fast Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLOCK_50                           ; -2.226 ; -30.291       ;
; SW[17]                             ; -2.126 ; -2043.044     ;
; SW[15]                             ; -1.417 ; -37.336       ;
; clk_div:clockdiv0|clock_100Hz      ; 0.058  ; 0.000         ;
; clk_div:clockdiv0|clock_1Khz_reg   ; 0.432  ; 0.000         ;
; clk_div:clockdiv0|clock_100hz_reg  ; 0.439  ; 0.000         ;
; clk_div:clockdiv0|clock_100Khz_reg ; 0.502  ; 0.000         ;
; clk_div:clockdiv0|clock_10Khz_reg  ; 0.505  ; 0.000         ;
; clk_div:clockdiv0|clock_10Hz_reg   ; 0.506  ; 0.000         ;
; clk_div:clockdiv0|clock_1Mhz_reg   ; 0.508  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLOCK_50                           ; -1.488 ; -1.587        ;
; SW[15]                             ; -0.738 ; -22.548       ;
; SW[17]                             ; -0.035 ; -0.197        ;
; clk_div:clockdiv0|clock_100Khz_reg ; 0.215  ; 0.000         ;
; clk_div:clockdiv0|clock_100hz_reg  ; 0.215  ; 0.000         ;
; clk_div:clockdiv0|clock_10Hz_reg   ; 0.215  ; 0.000         ;
; clk_div:clockdiv0|clock_10Khz_reg  ; 0.215  ; 0.000         ;
; clk_div:clockdiv0|clock_1Khz_reg   ; 0.215  ; 0.000         ;
; clk_div:clockdiv0|clock_1Mhz_reg   ; 0.215  ; 0.000         ;
; clk_div:clockdiv0|clock_100Hz      ; 0.237  ; 0.000         ;
+------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; SW[17]                             ; -2.000 ; -3569.222     ;
; CLOCK_50                           ; -1.380 ; -77.380       ;
; SW[15]                             ; -1.222 ; -1.222        ;
; clk_div:clockdiv0|clock_100Hz      ; -0.500 ; -10.000       ;
; clk_div:clockdiv0|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:clockdiv0|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv0|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv0|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv0|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv0|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
+------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                             ;
+--------+-------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.226 ; CLKcounter:CLKcounter0|ProgramCounter[2]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 2.368      ;
; -2.195 ; CLKcounter:CLKcounter0|ProgramCounter[2]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 2.337      ;
; -2.154 ; CLKcounter:CLKcounter0|ProgramCounter[6]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 2.296      ;
; -2.148 ; CLKcounter:CLKcounter0|ProgramCounter[2]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 2.290      ;
; -2.141 ; CLKcounter:CLKcounter0|ProgramCounter[5]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 2.283      ;
; -2.123 ; CLKcounter:CLKcounter0|ProgramCounter[6]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 2.265      ;
; -2.106 ; CLKcounter:CLKcounter0|ProgramCounter[2]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.891     ; 2.247      ;
; -2.076 ; CLKcounter:CLKcounter0|ProgramCounter[6]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 2.218      ;
; -2.062 ; CLKcounter:CLKcounter0|ProgramCounter[5]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 2.204      ;
; -2.061 ; CLKcounter:CLKcounter0|ProgramCounter[7]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 2.203      ;
; -2.058 ; CLKcounter:CLKcounter0|ProgramCounter[2]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.889     ; 2.201      ;
; -2.034 ; CLKcounter:CLKcounter0|ProgramCounter[6]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.891     ; 2.175      ;
; -2.027 ; CLKcounter:CLKcounter0|ProgramCounter[2]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[5] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 2.169      ;
; -2.026 ; CLKcounter:CLKcounter0|ProgramCounter[2]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[4] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 2.168      ;
; -2.024 ; CLKcounter:CLKcounter0|ProgramCounter[7]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 2.166      ;
; -2.016 ; CLKcounter:CLKcounter0|ProgramCounter[5]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.889     ; 2.159      ;
; -2.015 ; CLKcounter:CLKcounter0|ProgramCounter[5]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 2.157      ;
; -2.014 ; CLKcounter:CLKcounter0|ProgramCounter[7]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 2.156      ;
; -2.011 ; CLKcounter:CLKcounter0|ProgramCounter[3]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 2.153      ;
; -1.986 ; CLKcounter:CLKcounter0|ProgramCounter[6]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.889     ; 2.129      ;
; -1.974 ; CLKcounter:CLKcounter0|ProgramCounter[3]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 2.116      ;
; -1.973 ; CLKcounter:CLKcounter0|ProgramCounter[5]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.891     ; 2.114      ;
; -1.972 ; CLKcounter:CLKcounter0|ProgramCounter[7]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.891     ; 2.113      ;
; -1.964 ; CLKcounter:CLKcounter0|ProgramCounter[3]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 2.106      ;
; -1.959 ; CLKcounter:CLKcounter0|ProgramCounter[7]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.889     ; 2.102      ;
; -1.957 ; LCDdata_select:LCDdataselect0|LCDdata[17] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.921     ; 2.068      ;
; -1.955 ; CLKcounter:CLKcounter0|ProgramCounter[6]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[5] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 2.097      ;
; -1.954 ; CLKcounter:CLKcounter0|ProgramCounter[6]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[4] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 2.096      ;
; -1.935 ; LCDdata_select:LCDdataselect0|LCDdata[21] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.841     ; 2.126      ;
; -1.922 ; CLKcounter:CLKcounter0|ProgramCounter[3]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.891     ; 2.063      ;
; -1.911 ; LCDdata_select:LCDdataselect0|LCDdata[23] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.906     ; 2.037      ;
; -1.909 ; CLKcounter:CLKcounter0|ProgramCounter[3]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.889     ; 2.052      ;
; -1.894 ; CLKcounter:CLKcounter0|ProgramCounter[5]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[5] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 2.036      ;
; -1.893 ; CLKcounter:CLKcounter0|ProgramCounter[7]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[5] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 2.035      ;
; -1.893 ; CLKcounter:CLKcounter0|ProgramCounter[5]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[4] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 2.035      ;
; -1.892 ; CLKcounter:CLKcounter0|ProgramCounter[7]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[4] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 2.034      ;
; -1.879 ; CLKcounter:CLKcounter0|ProgramCounter[4]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 2.021      ;
; -1.878 ; LCDdata_select:LCDdataselect0|LCDdata[17] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.921     ; 1.989      ;
; -1.874 ; LCDdata_select:LCDdataselect0|LCDdata[23] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.906     ; 2.000      ;
; -1.864 ; LCDdata_select:LCDdataselect0|LCDdata[23] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.906     ; 1.990      ;
; -1.856 ; LCDdata_select:LCDdataselect0|LCDdata[12] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.908     ; 1.980      ;
; -1.856 ; LCDdata_select:LCDdataselect0|LCDdata[21] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.841     ; 2.047      ;
; -1.843 ; CLKcounter:CLKcounter0|ProgramCounter[3]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[5] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 1.985      ;
; -1.842 ; CLKcounter:CLKcounter0|ProgramCounter[3]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[4] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 1.984      ;
; -1.834 ; LCDdata_select:LCDdataselect0|LCDdata[16] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.772     ; 2.094      ;
; -1.832 ; LCDdata_select:LCDdataselect0|LCDdata[17] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.920     ; 1.944      ;
; -1.831 ; LCDdata_select:LCDdataselect0|LCDdata[17] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.921     ; 1.942      ;
; -1.822 ; LCDdata_select:LCDdataselect0|LCDdata[23] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.907     ; 1.947      ;
; -1.811 ; LCDdata_select:LCDdataselect0|LCDdata[18] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.843     ; 2.000      ;
; -1.810 ; LCDdata_select:LCDdataselect0|LCDdata[21] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.840     ; 2.002      ;
; -1.809 ; LCDdata_select:LCDdataselect0|LCDdata[23] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.905     ; 1.936      ;
; -1.809 ; LCDdata_select:LCDdataselect0|LCDdata[21] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.841     ; 2.000      ;
; -1.807 ; LCDdata_select:LCDdataselect0|LCDdata[27] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.801     ; 2.038      ;
; -1.807 ; LCDdata_select:LCDdataselect0|LCDdata[20] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.843     ; 1.996      ;
; -1.801 ; LCDdata_select:LCDdataselect0|LCDdata[28] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.830     ; 2.003      ;
; -1.800 ; CLKcounter:CLKcounter0|ProgramCounter[4]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 1.942      ;
; -1.798 ; LCDdata_select:LCDdataselect0|LCDdata[13] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.835     ; 1.995      ;
; -1.789 ; LCDdata_select:LCDdataselect0|LCDdata[17] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.922     ; 1.899      ;
; -1.788 ; LCDdata_select:LCDdataselect0|LCDdata[30] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.845     ; 1.975      ;
; -1.786 ; LCDdata_select:LCDdataselect0|LCDdata[9]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.780     ; 2.038      ;
; -1.780 ; LCDdata_select:LCDdataselect0|LCDdata[18] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.843     ; 1.969      ;
; -1.778 ; LCDdata_select:LCDdataselect0|LCDdata[11] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.845     ; 1.965      ;
; -1.777 ; LCDdata_select:LCDdataselect0|LCDdata[12] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.908     ; 1.901      ;
; -1.776 ; LCDdata_select:LCDdataselect0|LCDdata[10] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.829     ; 1.979      ;
; -1.770 ; LCDdata_select:LCDdataselect0|LCDdata[27] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.801     ; 2.001      ;
; -1.767 ; LCDdata_select:LCDdataselect0|LCDdata[21] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.842     ; 1.957      ;
; -1.766 ; LCDdata_select:LCDdataselect0|LCDdata[8]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.839     ; 1.959      ;
; -1.760 ; LCDdata_select:LCDdataselect0|LCDdata[27] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.801     ; 1.991      ;
; -1.757 ; LCDdata_select:LCDdataselect0|LCDdata[30] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.845     ; 1.944      ;
; -1.755 ; LCDdata_select:LCDdataselect0|LCDdata[16] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.772     ; 2.015      ;
; -1.754 ; CLKcounter:CLKcounter0|ProgramCounter[4]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.889     ; 1.897      ;
; -1.751 ; LCDdata_select:LCDdataselect0|LCDdata[28] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.830     ; 1.953      ;
; -1.750 ; CLKcounter:CLKcounter0|ProgramCounter[4]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[17]       ; CLOCK_50    ; 1.000        ; -0.890     ; 1.892      ;
; -1.745 ; LCDdata_select:LCDdataselect0|LCDdata[10] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.829     ; 1.948      ;
; -1.743 ; LCDdata_select:LCDdataselect0|LCDdata[23] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[5] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.906     ; 1.869      ;
; -1.742 ; LCDdata_select:LCDdataselect0|LCDdata[23] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[4] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.906     ; 1.868      ;
; -1.741 ; LCDdata_select:LCDdataselect0|LCDdata[11] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.845     ; 1.928      ;
; -1.737 ; LCDdata_select:LCDdataselect0|LCDdata[0]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.801     ; 1.968      ;
; -1.733 ; LCDdata_select:LCDdataselect0|LCDdata[18] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.843     ; 1.922      ;
; -1.731 ; LCDdata_select:LCDdataselect0|LCDdata[11] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.845     ; 1.918      ;
; -1.731 ; LCDdata_select:LCDdataselect0|LCDdata[12] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.907     ; 1.856      ;
; -1.729 ; LCDdata_select:LCDdataselect0|LCDdata[22] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.837     ; 1.924      ;
; -1.728 ; LCDdata_select:LCDdataselect0|LCDdata[20] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.843     ; 1.917      ;
; -1.727 ; LCDdata_select:LCDdataselect0|LCDdata[12] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.908     ; 1.851      ;
; -1.719 ; LCDdata_select:LCDdataselect0|LCDdata[13] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.835     ; 1.916      ;
; -1.718 ; LCDdata_select:LCDdataselect0|LCDdata[28] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.830     ; 1.920      ;
; -1.718 ; LCDdata_select:LCDdataselect0|LCDdata[27] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.802     ; 1.948      ;
; -1.710 ; LCDdata_select:LCDdataselect0|LCDdata[17] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[5] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.921     ; 1.821      ;
; -1.710 ; LCDdata_select:LCDdataselect0|LCDdata[30] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.845     ; 1.897      ;
; -1.709 ; LCDdata_select:LCDdataselect0|LCDdata[17] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[4] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.921     ; 1.820      ;
; -1.709 ; LCDdata_select:LCDdataselect0|LCDdata[16] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.771     ; 1.970      ;
; -1.707 ; LCDdata_select:LCDdataselect0|LCDdata[9]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.780     ; 1.959      ;
; -1.705 ; LCDdata_select:LCDdataselect0|LCDdata[27] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.800     ; 1.937      ;
; -1.705 ; LCDdata_select:LCDdataselect0|LCDdata[16] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.772     ; 1.965      ;
; -1.698 ; LCDdata_select:LCDdataselect0|LCDdata[22] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.837     ; 1.893      ;
; -1.698 ; LCDdata_select:LCDdataselect0|LCDdata[10] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.829     ; 1.901      ;
; -1.691 ; LCDdata_select:LCDdataselect0|LCDdata[18] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.844     ; 1.879      ;
; -1.689 ; LCDdata_select:LCDdataselect0|LCDdata[11] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.846     ; 1.875      ;
; -1.688 ; LCDdata_select:LCDdataselect0|LCDdata[21] ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[5] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.841     ; 1.879      ;
; -1.687 ; LCDdata_select:LCDdataselect0|LCDdata[8]  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1] ; SW[15]       ; CLOCK_50    ; 1.000        ; -0.839     ; 1.880      ;
+--------+-------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[17]'                                                                                                                                       ;
+--------+----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.126 ; CLKcounter:CLKcounter0|i[0]            ; CLKcounter:CLKcounter0|ProgramCounter[2] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.158      ;
; -2.126 ; CLKcounter:CLKcounter0|i[0]            ; CLKcounter:CLKcounter0|ProgramCounter[3] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.158      ;
; -2.126 ; CLKcounter:CLKcounter0|i[0]            ; CLKcounter:CLKcounter0|ProgramCounter[4] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.158      ;
; -2.126 ; CLKcounter:CLKcounter0|i[0]            ; CLKcounter:CLKcounter0|ProgramCounter[5] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.158      ;
; -2.126 ; CLKcounter:CLKcounter0|i[0]            ; CLKcounter:CLKcounter0|ProgramCounter[6] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.158      ;
; -2.126 ; CLKcounter:CLKcounter0|i[0]            ; CLKcounter:CLKcounter0|ProgramCounter[7] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.158      ;
; -2.070 ; CLKcounter:CLKcounter0|i[2]            ; CLKcounter:CLKcounter0|ProgramCounter[2] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.102      ;
; -2.070 ; CLKcounter:CLKcounter0|i[2]            ; CLKcounter:CLKcounter0|ProgramCounter[3] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.102      ;
; -2.070 ; CLKcounter:CLKcounter0|i[2]            ; CLKcounter:CLKcounter0|ProgramCounter[4] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.102      ;
; -2.070 ; CLKcounter:CLKcounter0|i[2]            ; CLKcounter:CLKcounter0|ProgramCounter[5] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.102      ;
; -2.070 ; CLKcounter:CLKcounter0|i[2]            ; CLKcounter:CLKcounter0|ProgramCounter[6] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.102      ;
; -2.070 ; CLKcounter:CLKcounter0|i[2]            ; CLKcounter:CLKcounter0|ProgramCounter[7] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.102      ;
; -1.916 ; regFileBoard:RegFile0|register[21][30] ; regFileBoard:RegFile0|data_out_debug[30] ; SW[17]       ; SW[17]      ; 0.500        ; -0.013     ; 2.435      ;
; -1.895 ; CLKinstr:IF_ID0|dataout[21]            ; regFileBoard:RegFile0|data_out_1[23]     ; SW[17]       ; SW[17]      ; 1.000        ; -0.003     ; 2.924      ;
; -1.888 ; CLKcounter:CLKcounter0|i[1]            ; CLKcounter:CLKcounter0|ProgramCounter[2] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 2.919      ;
; -1.888 ; CLKcounter:CLKcounter0|i[1]            ; CLKcounter:CLKcounter0|ProgramCounter[3] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 2.919      ;
; -1.888 ; CLKcounter:CLKcounter0|i[1]            ; CLKcounter:CLKcounter0|ProgramCounter[4] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 2.919      ;
; -1.888 ; CLKcounter:CLKcounter0|i[1]            ; CLKcounter:CLKcounter0|ProgramCounter[5] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 2.919      ;
; -1.888 ; CLKcounter:CLKcounter0|i[1]            ; CLKcounter:CLKcounter0|ProgramCounter[6] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 2.919      ;
; -1.888 ; CLKcounter:CLKcounter0|i[1]            ; CLKcounter:CLKcounter0|ProgramCounter[7] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 2.919      ;
; -1.874 ; regFileBoard:RegFile0|register[25][26] ; regFileBoard:RegFile0|data_out_debug[26] ; SW[17]       ; SW[17]      ; 0.500        ; 0.019      ; 2.425      ;
; -1.869 ; regFileBoard:RegFile0|register[8][14]  ; regFileBoard:RegFile0|data_out_1[14]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.008      ; 2.409      ;
; -1.865 ; CLKinstr:IF_ID0|dataout[22]            ; regFileBoard:RegFile0|data_out_1[14]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.010      ; 2.907      ;
; -1.858 ; CLKinstr:IF_ID0|dataout[17]            ; regFileBoard:RegFile0|data_out_2[31]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.004      ; 2.894      ;
; -1.848 ; MEM_WB:inst10|rd2[3]                   ; regFileBoard:RegFile0|register[27][28]   ; SW[17]       ; SW[17]      ; 0.500        ; 0.000      ; 2.380      ;
; -1.843 ; regFileBoard:RegFile0|register[22][7]  ; regFileBoard:RegFile0|data_out_1[7]      ; SW[17]       ; SW[17]      ; 0.500        ; -0.037     ; 2.338      ;
; -1.843 ; MEM_WB:inst10|rd2[3]                   ; regFileBoard:RegFile0|register[27][2]    ; SW[17]       ; SW[17]      ; 0.500        ; 0.002      ; 2.377      ;
; -1.843 ; MEM_WB:inst10|rd2[3]                   ; regFileBoard:RegFile0|register[27][14]   ; SW[17]       ; SW[17]      ; 0.500        ; 0.002      ; 2.377      ;
; -1.843 ; MEM_WB:inst10|rd2[3]                   ; regFileBoard:RegFile0|register[27][18]   ; SW[17]       ; SW[17]      ; 0.500        ; 0.002      ; 2.377      ;
; -1.839 ; regFileBoard:RegFile0|register[5][12]  ; regFileBoard:RegFile0|data_out_debug[12] ; SW[17]       ; SW[17]      ; 0.500        ; 0.010      ; 2.381      ;
; -1.832 ; CLKcounter:CLKcounter0|i[3]            ; CLKcounter:CLKcounter0|ProgramCounter[2] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 2.863      ;
; -1.832 ; CLKcounter:CLKcounter0|i[3]            ; CLKcounter:CLKcounter0|ProgramCounter[3] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 2.863      ;
; -1.832 ; CLKcounter:CLKcounter0|i[3]            ; CLKcounter:CLKcounter0|ProgramCounter[4] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 2.863      ;
; -1.832 ; CLKcounter:CLKcounter0|i[3]            ; CLKcounter:CLKcounter0|ProgramCounter[5] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 2.863      ;
; -1.832 ; CLKcounter:CLKcounter0|i[3]            ; CLKcounter:CLKcounter0|ProgramCounter[6] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 2.863      ;
; -1.832 ; CLKcounter:CLKcounter0|i[3]            ; CLKcounter:CLKcounter0|ProgramCounter[7] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 2.863      ;
; -1.832 ; regFileBoard:RegFile0|register[18][28] ; regFileBoard:RegFile0|data_out_1[28]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.008      ; 2.372      ;
; -1.832 ; regFileBoard:RegFile0|register[16][20] ; regFileBoard:RegFile0|data_out_debug[20] ; SW[17]       ; SW[17]      ; 0.500        ; -0.005     ; 2.359      ;
; -1.824 ; regFileBoard:RegFile0|register[16][22] ; regFileBoard:RegFile0|data_out_1[22]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.015      ; 2.371      ;
; -1.821 ; regFileBoard:RegFile0|register[24][26] ; regFileBoard:RegFile0|data_out_1[26]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.004      ; 2.357      ;
; -1.821 ; regFileBoard:RegFile0|register[7][12]  ; regFileBoard:RegFile0|data_out_debug[12] ; SW[17]       ; SW[17]      ; 0.500        ; 0.013      ; 2.366      ;
; -1.818 ; CLKinstr:IF_ID0|dataout[23]            ; regFileBoard:RegFile0|data_out_1[26]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.006      ; 2.856      ;
; -1.811 ; MEM_WB:inst10|rd2[0]                   ; regFileBoard:RegFile0|register[27][28]   ; SW[17]       ; SW[17]      ; 0.500        ; 0.000      ; 2.343      ;
; -1.810 ; CLKinstr:IF_ID0|dataout[17]            ; regFileBoard:RegFile0|data_out_2[5]      ; SW[17]       ; SW[17]      ; 1.000        ; -0.025     ; 2.817      ;
; -1.810 ; CLKinstr:IF_ID0|dataout[17]            ; regFileBoard:RegFile0|data_out_2[7]      ; SW[17]       ; SW[17]      ; 1.000        ; -0.027     ; 2.815      ;
; -1.809 ; CLKinstr:IF_ID0|dataout[21]            ; regFileBoard:RegFile0|data_out_1[14]     ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 2.840      ;
; -1.808 ; regFileBoard:RegFile0|register[22][26] ; regFileBoard:RegFile0|data_out_debug[26] ; SW[17]       ; SW[17]      ; 0.500        ; 0.001      ; 2.341      ;
; -1.807 ; regFileBoard:RegFile0|register[21][25] ; regFileBoard:RegFile0|data_out_2[25]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.009     ; 2.330      ;
; -1.807 ; regFileBoard:RegFile0|register[26][21] ; regFileBoard:RegFile0|data_out_debug[21] ; SW[17]       ; SW[17]      ; 0.500        ; -0.018     ; 2.321      ;
; -1.806 ; MEM_WB:inst10|rd2[0]                   ; regFileBoard:RegFile0|register[27][2]    ; SW[17]       ; SW[17]      ; 0.500        ; 0.002      ; 2.340      ;
; -1.806 ; MEM_WB:inst10|rd2[0]                   ; regFileBoard:RegFile0|register[27][14]   ; SW[17]       ; SW[17]      ; 0.500        ; 0.002      ; 2.340      ;
; -1.806 ; MEM_WB:inst10|rd2[0]                   ; regFileBoard:RegFile0|register[27][18]   ; SW[17]       ; SW[17]      ; 0.500        ; 0.002      ; 2.340      ;
; -1.804 ; regFileBoard:RegFile0|register[2][8]   ; regFileBoard:RegFile0|data_out_2[8]      ; SW[17]       ; SW[17]      ; 0.500        ; 0.016      ; 2.352      ;
; -1.802 ; regFileBoard:RegFile0|register[3][4]   ; regFileBoard:RegFile0|data_out_debug[4]  ; SW[17]       ; SW[17]      ; 0.500        ; 0.004      ; 2.338      ;
; -1.797 ; MEM_WB:inst10|rd2[1]                   ; regFileBoard:RegFile0|register[27][28]   ; SW[17]       ; SW[17]      ; 0.500        ; 0.000      ; 2.329      ;
; -1.795 ; CLKinstr:IF_ID0|dataout[22]            ; regFileBoard:RegFile0|data_out_1[23]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.008      ; 2.835      ;
; -1.794 ; CLKinstr:IF_ID0|dataout[16]            ; regFileBoard:RegFile0|data_out_2[31]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.004      ; 2.830      ;
; -1.792 ; MEM_WB:inst10|rd2[1]                   ; regFileBoard:RegFile0|register[27][2]    ; SW[17]       ; SW[17]      ; 0.500        ; 0.002      ; 2.326      ;
; -1.792 ; MEM_WB:inst10|rd2[1]                   ; regFileBoard:RegFile0|register[27][14]   ; SW[17]       ; SW[17]      ; 0.500        ; 0.002      ; 2.326      ;
; -1.792 ; MEM_WB:inst10|rd2[1]                   ; regFileBoard:RegFile0|register[27][18]   ; SW[17]       ; SW[17]      ; 0.500        ; 0.002      ; 2.326      ;
; -1.791 ; CLKinstr:IF_ID0|dataout[24]            ; regFileBoard:RegFile0|data_out_1[13]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.031      ; 2.854      ;
; -1.790 ; regFileBoard:RegFile0|register[24][10] ; regFileBoard:RegFile0|data_out_2[10]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.008      ; 2.330      ;
; -1.788 ; regFileBoard:RegFile0|register[19][25] ; regFileBoard:RegFile0|data_out_2[25]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.022      ; 2.342      ;
; -1.788 ; MEM_WB:inst10|rd2[3]                   ; regFileBoard:RegFile0|register[27][6]    ; SW[17]       ; SW[17]      ; 0.500        ; -0.001     ; 2.319      ;
; -1.788 ; MEM_WB:inst10|rd2[3]                   ; regFileBoard:RegFile0|register[27][7]    ; SW[17]       ; SW[17]      ; 0.500        ; -0.001     ; 2.319      ;
; -1.788 ; MEM_WB:inst10|rd2[3]                   ; regFileBoard:RegFile0|register[27][15]   ; SW[17]       ; SW[17]      ; 0.500        ; -0.001     ; 2.319      ;
; -1.786 ; CLKinstr:IF_ID0|dataout[19]            ; regFileBoard:RegFile0|data_out_2[25]     ; SW[17]       ; SW[17]      ; 1.000        ; -0.011     ; 2.807      ;
; -1.786 ; regFileBoard:RegFile0|register[1][12]  ; regFileBoard:RegFile0|data_out_debug[12] ; SW[17]       ; SW[17]      ; 0.500        ; 0.015      ; 2.333      ;
; -1.785 ; regFileBoard:RegFile0|register[21][12] ; regFileBoard:RegFile0|data_out_debug[12] ; SW[17]       ; SW[17]      ; 0.500        ; -0.002     ; 2.315      ;
; -1.784 ; regFileBoard:RegFile0|register[20][17] ; regFileBoard:RegFile0|data_out_2[17]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.006     ; 2.310      ;
; -1.783 ; regFileBoard:RegFile0|register[13][6]  ; regFileBoard:RegFile0|data_out_2[6]      ; SW[17]       ; SW[17]      ; 0.500        ; 0.012      ; 2.327      ;
; -1.783 ; MEM_WB:inst10|rd2[3]                   ; regFileBoard:RegFile0|register[27][4]    ; SW[17]       ; SW[17]      ; 0.500        ; -0.001     ; 2.314      ;
; -1.782 ; CLKcounter:CLKcounter0|i[4]            ; CLKcounter:CLKcounter0|ProgramCounter[2] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 2.813      ;
; -1.782 ; CLKcounter:CLKcounter0|i[4]            ; CLKcounter:CLKcounter0|ProgramCounter[3] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 2.813      ;
; -1.782 ; CLKcounter:CLKcounter0|i[4]            ; CLKcounter:CLKcounter0|ProgramCounter[4] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 2.813      ;
; -1.782 ; CLKcounter:CLKcounter0|i[4]            ; CLKcounter:CLKcounter0|ProgramCounter[5] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 2.813      ;
; -1.782 ; CLKcounter:CLKcounter0|i[4]            ; CLKcounter:CLKcounter0|ProgramCounter[6] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 2.813      ;
; -1.782 ; CLKcounter:CLKcounter0|i[4]            ; CLKcounter:CLKcounter0|ProgramCounter[7] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 2.813      ;
; -1.780 ; regFileBoard:RegFile0|register[19][18] ; regFileBoard:RegFile0|data_out_debug[18] ; SW[17]       ; SW[17]      ; 0.500        ; 0.015      ; 2.327      ;
; -1.778 ; regFileBoard:RegFile0|register[5][4]   ; regFileBoard:RegFile0|data_out_debug[4]  ; SW[17]       ; SW[17]      ; 0.500        ; 0.001      ; 2.311      ;
; -1.777 ; CLKcounter:CLKcounter0|i[0]            ; CLKcounter:CLKcounter0|i[0]              ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 2.809      ;
; -1.777 ; regFileBoard:RegFile0|register[16][25] ; regFileBoard:RegFile0|data_out_1[25]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.013      ; 2.322      ;
; -1.777 ; regFileBoard:RegFile0|register[13][31] ; regFileBoard:RegFile0|data_out_2[31]     ; SW[17]       ; SW[17]      ; 0.500        ; 0.022      ; 2.331      ;
; -1.776 ; regFileBoard:RegFile0|register[18][23] ; regFileBoard:RegFile0|data_out_1[23]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.004     ; 2.304      ;
; -1.775 ; regFileBoard:RegFile0|register[5][21]  ; regFileBoard:RegFile0|data_out_debug[21] ; SW[17]       ; SW[17]      ; 0.500        ; -0.004     ; 2.303      ;
; -1.774 ; CLKcounter:CLKcounter0|i[0]            ; CLKcounter:CLKcounter0|i[2]              ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 2.806      ;
; -1.773 ; MEM_WB:inst10|dataout_0[4]             ; regFileBoard:RegFile0|register[18][4]    ; SW[17]       ; SW[17]      ; 0.500        ; 0.015      ; 2.320      ;
; -1.771 ; MEM_WB:inst10|dataout_0[4]             ; regFileBoard:RegFile0|register[22][4]    ; SW[17]       ; SW[17]      ; 0.500        ; 0.015      ; 2.318      ;
; -1.770 ; CLKinstr:IF_ID0|dataout[18]            ; regFileBoard:RegFile0|data_out_2[19]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.004      ; 2.806      ;
; -1.770 ; CLKinstr:IF_ID0|dataout[21]            ; regFileBoard:RegFile0|data_out_1[13]     ; SW[17]       ; SW[17]      ; 1.000        ; 0.005      ; 2.807      ;
; -1.770 ; regFileBoard:RegFile0|register[16][17] ; regFileBoard:RegFile0|data_out_2[17]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.008     ; 2.294      ;
; -1.769 ; ID_EX:inst7|dataout_1[6]               ; EX_MEM:inst9|dataout_0[31]               ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 2.801      ;
; -1.769 ; regFileBoard:RegFile0|register[23][22] ; regFileBoard:RegFile0|data_out_2[22]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.008     ; 2.293      ;
; -1.768 ; regFileBoard:RegFile0|register[24][20] ; regFileBoard:RegFile0|data_out_debug[20] ; SW[17]       ; SW[17]      ; 0.500        ; -0.004     ; 2.296      ;
; -1.765 ; MEM_WB:inst10|rd2[3]                   ; regFileBoard:RegFile0|register[14][13]   ; SW[17]       ; SW[17]      ; 0.500        ; 0.019      ; 2.316      ;
; -1.765 ; MEM_WB:inst10|rd2[3]                   ; regFileBoard:RegFile0|register[14][16]   ; SW[17]       ; SW[17]      ; 0.500        ; 0.019      ; 2.316      ;
; -1.764 ; CLKinstr:IF_ID0|dataout[22]            ; regFileBoard:RegFile0|data_out_1[4]      ; SW[17]       ; SW[17]      ; 1.000        ; -0.003     ; 2.793      ;
; -1.764 ; regFileBoard:RegFile0|register[26][15] ; regFileBoard:RegFile0|data_out_2[15]     ; SW[17]       ; SW[17]      ; 0.500        ; -0.004     ; 2.292      ;
; -1.763 ; CLKcounter:CLKcounter0|i[5]            ; CLKcounter:CLKcounter0|ProgramCounter[2] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 2.794      ;
; -1.763 ; CLKcounter:CLKcounter0|i[5]            ; CLKcounter:CLKcounter0|ProgramCounter[3] ; SW[17]       ; SW[17]      ; 1.000        ; -0.001     ; 2.794      ;
+--------+----------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[15]'                                                                                                                                                                                           ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.417 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[26] ; LCDdata_select:LCDdataselect0|LCDdata[26] ; SW[17]       ; SW[15]      ; 0.500        ; -0.132     ; 1.434      ;
; -1.360 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[31] ; LCDdata_select:LCDdataselect0|LCDdata[31] ; SW[17]       ; SW[15]      ; 0.500        ; -0.106     ; 1.362      ;
; -1.322 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[20]  ; LCDdata_select:LCDdataselect0|LCDdata[20] ; SW[17]       ; SW[15]      ; 0.500        ; -0.095     ; 1.338      ;
; -1.303 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[31]  ; LCDdata_select:LCDdataselect0|LCDdata[31] ; SW[17]       ; SW[15]      ; 0.500        ; -0.102     ; 1.309      ;
; -1.274 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[15] ; LCDdata_select:LCDdataselect0|LCDdata[15] ; SW[17]       ; SW[15]      ; 0.500        ; -0.113     ; 1.272      ;
; -1.272 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[29]  ; LCDdata_select:LCDdataselect0|LCDdata[29] ; SW[17]       ; SW[15]      ; 0.500        ; -0.104     ; 1.268      ;
; -1.245 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[15]  ; LCDdata_select:LCDdataselect0|LCDdata[15] ; SW[17]       ; SW[15]      ; 0.500        ; -0.111     ; 1.245      ;
; -1.239 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[20] ; LCDdata_select:LCDdataselect0|LCDdata[20] ; SW[17]       ; SW[15]      ; 0.500        ; -0.084     ; 1.266      ;
; -1.224 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[7]   ; LCDdata_select:LCDdataselect0|LCDdata[7]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.113     ; 1.223      ;
; -1.217 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[13] ; LCDdata_select:LCDdataselect0|LCDdata[13] ; SW[17]       ; SW[15]      ; 0.500        ; -0.101     ; 1.213      ;
; -1.215 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[19] ; LCDdata_select:LCDdataselect0|LCDdata[19] ; SW[17]       ; SW[15]      ; 0.500        ; -0.099     ; 1.229      ;
; -1.210 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[17]  ; LCDdata_select:LCDdataselect0|LCDdata[17] ; SW[17]       ; SW[15]      ; 0.500        ; -0.011     ; 1.226      ;
; -1.199 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[29] ; LCDdata_select:LCDdataselect0|LCDdata[29] ; SW[17]       ; SW[15]      ; 0.500        ; -0.102     ; 1.197      ;
; -1.198 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[14]  ; LCDdata_select:LCDdataselect0|LCDdata[14] ; SW[17]       ; SW[15]      ; 0.500        ; -0.080     ; 1.226      ;
; -1.195 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[22] ; LCDdata_select:LCDdataselect0|LCDdata[22] ; SW[17]       ; SW[15]      ; 0.500        ; -0.088     ; 1.205      ;
; -1.195 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[26]  ; LCDdata_select:LCDdataselect0|LCDdata[26] ; SW[17]       ; SW[15]      ; 0.500        ; -0.135     ; 1.209      ;
; -1.195 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[14] ; LCDdata_select:LCDdataselect0|LCDdata[14] ; SW[17]       ; SW[15]      ; 0.500        ; -0.088     ; 1.215      ;
; -1.186 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[30]  ; LCDdata_select:LCDdataselect0|LCDdata[30] ; SW[17]       ; SW[15]      ; 0.500        ; -0.083     ; 1.201      ;
; -1.183 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[5]   ; LCDdata_select:LCDdataselect0|LCDdata[5]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.083     ; 1.211      ;
; -1.183 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[19]  ; LCDdata_select:LCDdataselect0|LCDdata[19] ; SW[17]       ; SW[15]      ; 0.500        ; -0.097     ; 1.199      ;
; -1.181 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[22]  ; LCDdata_select:LCDdataselect0|LCDdata[22] ; SW[17]       ; SW[15]      ; 0.500        ; -0.091     ; 1.188      ;
; -1.170 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[24] ; LCDdata_select:LCDdataselect0|LCDdata[24] ; SW[17]       ; SW[15]      ; 0.500        ; -0.146     ; 1.183      ;
; -1.158 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[0]  ; LCDdata_select:LCDdataselect0|LCDdata[0]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.137     ; 1.177      ;
; -1.154 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[28] ; LCDdata_select:LCDdataselect0|LCDdata[28] ; SW[17]       ; SW[15]      ; 0.500        ; -0.097     ; 1.166      ;
; -1.153 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[0]   ; LCDdata_select:LCDdataselect0|LCDdata[0]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.129     ; 1.180      ;
; -1.141 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[18] ; LCDdata_select:LCDdataselect0|LCDdata[18] ; SW[17]       ; SW[15]      ; 0.500        ; -0.082     ; 1.156      ;
; -1.128 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[23] ; LCDdata_select:LCDdataselect0|LCDdata[23] ; SW[17]       ; SW[15]      ; 0.500        ; -0.032     ; 1.125      ;
; -1.124 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[4]  ; LCDdata_select:LCDdataselect0|LCDdata[4]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.165     ; 1.119      ;
; -1.120 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[10]  ; LCDdata_select:LCDdataselect0|LCDdata[10] ; SW[17]       ; SW[15]      ; 0.500        ; -0.099     ; 1.134      ;
; -1.118 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[3]  ; LCDdata_select:LCDdataselect0|LCDdata[3]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.082     ; 1.136      ;
; -1.118 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[2]   ; LCDdata_select:LCDdataselect0|LCDdata[2]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.072     ; 1.146      ;
; -1.116 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[6]   ; LCDdata_select:LCDdataselect0|LCDdata[6]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.103     ; 1.126      ;
; -1.112 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[11] ; LCDdata_select:LCDdataselect0|LCDdata[11] ; SW[17]       ; SW[15]      ; 0.500        ; -0.093     ; 1.117      ;
; -1.111 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[16]  ; LCDdata_select:LCDdataselect0|LCDdata[16] ; SW[17]       ; SW[15]      ; 0.500        ; -0.158     ; 1.110      ;
; -1.109 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[25]  ; LCDdata_select:LCDdataselect0|LCDdata[25] ; SW[17]       ; SW[15]      ; 0.500        ; -0.153     ; 1.115      ;
; -1.101 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[9]  ; LCDdata_select:LCDdataselect0|LCDdata[9]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.156     ; 1.105      ;
; -1.101 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[9]   ; LCDdata_select:LCDdataselect0|LCDdata[9]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.158     ; 1.103      ;
; -1.099 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[3]   ; LCDdata_select:LCDdataselect0|LCDdata[3]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.093     ; 1.106      ;
; -1.093 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[27] ; LCDdata_select:LCDdataselect0|LCDdata[27] ; SW[17]       ; SW[15]      ; 0.500        ; -0.137     ; 1.112      ;
; -1.090 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[24]  ; LCDdata_select:LCDdataselect0|LCDdata[24] ; SW[17]       ; SW[15]      ; 0.500        ; -0.157     ; 1.092      ;
; -1.086 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[13]  ; LCDdata_select:LCDdataselect0|LCDdata[13] ; SW[17]       ; SW[15]      ; 0.500        ; -0.097     ; 1.086      ;
; -1.085 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[17] ; LCDdata_select:LCDdataselect0|LCDdata[17] ; SW[17]       ; SW[15]      ; 0.500        ; -0.015     ; 1.097      ;
; -1.084 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[18]  ; LCDdata_select:LCDdataselect0|LCDdata[18] ; SW[17]       ; SW[15]      ; 0.500        ; -0.074     ; 1.107      ;
; -1.081 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[6]  ; LCDdata_select:LCDdataselect0|LCDdata[6]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.111     ; 1.083      ;
; -1.080 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[7]  ; LCDdata_select:LCDdataselect0|LCDdata[7]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.102     ; 1.090      ;
; -1.078 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[11]  ; LCDdata_select:LCDdataselect0|LCDdata[11] ; SW[17]       ; SW[15]      ; 0.500        ; -0.089     ; 1.087      ;
; -1.076 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[10] ; LCDdata_select:LCDdataselect0|LCDdata[10] ; SW[17]       ; SW[15]      ; 0.500        ; -0.096     ; 1.093      ;
; -1.073 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[23]  ; LCDdata_select:LCDdataselect0|LCDdata[23] ; SW[17]       ; SW[15]      ; 0.500        ; -0.028     ; 1.074      ;
; -1.072 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[5]  ; LCDdata_select:LCDdataselect0|LCDdata[5]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.087     ; 1.096      ;
; -1.071 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[12]  ; LCDdata_select:LCDdataselect0|LCDdata[12] ; SW[17]       ; SW[15]      ; 0.500        ; -0.022     ; 1.084      ;
; -1.066 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[1]  ; LCDdata_select:LCDdataselect0|LCDdata[1]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.095     ; 1.065      ;
; -1.063 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[2]  ; LCDdata_select:LCDdataselect0|LCDdata[2]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.091     ; 1.072      ;
; -1.058 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[27]  ; LCDdata_select:LCDdataselect0|LCDdata[27] ; SW[17]       ; SW[15]      ; 0.500        ; -0.133     ; 1.081      ;
; -1.047 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[21] ; LCDdata_select:LCDdataselect0|LCDdata[21] ; SW[17]       ; SW[15]      ; 0.500        ; -0.095     ; 1.063      ;
; -1.019 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[1]   ; LCDdata_select:LCDdataselect0|LCDdata[1]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.091     ; 1.022      ;
; -1.019 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[21]  ; LCDdata_select:LCDdataselect0|LCDdata[21] ; SW[17]       ; SW[15]      ; 0.500        ; -0.097     ; 1.033      ;
; -1.015 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[12] ; LCDdata_select:LCDdataselect0|LCDdata[12] ; SW[17]       ; SW[15]      ; 0.500        ; -0.030     ; 1.020      ;
; -1.006 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[8]   ; LCDdata_select:LCDdataselect0|LCDdata[8]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.099     ; 1.005      ;
; -0.987 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[25] ; LCDdata_select:LCDdataselect0|LCDdata[25] ; SW[17]       ; SW[15]      ; 0.500        ; -0.151     ; 0.995      ;
; -0.980 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[16] ; LCDdata_select:LCDdataselect0|LCDdata[16] ; SW[17]       ; SW[15]      ; 0.500        ; -0.155     ; 0.982      ;
; -0.976 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[4]   ; LCDdata_select:LCDdataselect0|LCDdata[4]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.157     ; 0.979      ;
; -0.948 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[8]  ; LCDdata_select:LCDdataselect0|LCDdata[8]  ; SW[17]       ; SW[15]      ; 0.500        ; -0.088     ; 0.958      ;
; -0.945 ; rominout2:INSTRmem|altsyncram:altsyncram_component|altsyncram_h922:auto_generated|q_b[30] ; LCDdata_select:LCDdataselect0|LCDdata[30] ; SW[17]       ; SW[15]      ; 0.500        ; -0.080     ; 0.963      ;
; -0.877 ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[28]  ; LCDdata_select:LCDdataselect0|LCDdata[28] ; SW[17]       ; SW[15]      ; 0.500        ; -0.108     ; 0.878      ;
; -0.187 ; regFileBoard:RegFile0|data_out_debug[1]                                                   ; LCDdata_select:LCDdataselect0|LCDdata[1]  ; SW[17]       ; SW[15]      ; 1.000        ; -0.030     ; 0.751      ;
; -0.181 ; regFileBoard:RegFile0|data_out_debug[2]                                                   ; LCDdata_select:LCDdataselect0|LCDdata[2]  ; SW[17]       ; SW[15]      ; 1.000        ; -0.026     ; 0.755      ;
; -0.173 ; regFileBoard:RegFile0|data_out_debug[21]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[21] ; SW[17]       ; SW[15]      ; 1.000        ; -0.036     ; 0.748      ;
; -0.102 ; regFileBoard:RegFile0|data_out_debug[26]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[26] ; SW[17]       ; SW[15]      ; 1.000        ; -0.094     ; 0.657      ;
; -0.067 ; regFileBoard:RegFile0|data_out_debug[18]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[18] ; SW[17]       ; SW[15]      ; 1.000        ; -0.034     ; 0.630      ;
; -0.056 ; regFileBoard:RegFile0|data_out_debug[13]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[13] ; SW[17]       ; SW[15]      ; 1.000        ; -0.051     ; 0.602      ;
; -0.051 ; regFileBoard:RegFile0|data_out_debug[12]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[12] ; SW[17]       ; SW[15]      ; 1.000        ; 0.020      ; 0.606      ;
; -0.049 ; regFileBoard:RegFile0|data_out_debug[17]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[17] ; SW[17]       ; SW[15]      ; 1.000        ; 0.030      ; 0.606      ;
; -0.047 ; regFileBoard:RegFile0|data_out_debug[22]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[22] ; SW[17]       ; SW[15]      ; 1.000        ; -0.045     ; 0.600      ;
; -0.046 ; regFileBoard:RegFile0|data_out_debug[29]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[29] ; SW[17]       ; SW[15]      ; 1.000        ; -0.054     ; 0.592      ;
; -0.045 ; regFileBoard:RegFile0|data_out_debug[23]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[23] ; SW[17]       ; SW[15]      ; 1.000        ; 0.018      ; 0.592      ;
; -0.045 ; regFileBoard:RegFile0|data_out_debug[5]                                                   ; LCDdata_select:LCDdataselect0|LCDdata[5]  ; SW[17]       ; SW[15]      ; 1.000        ; -0.042     ; 0.614      ;
; -0.041 ; regFileBoard:RegFile0|data_out_debug[15]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[15] ; SW[17]       ; SW[15]      ; 1.000        ; -0.052     ; 0.600      ;
; -0.041 ; regFileBoard:RegFile0|data_out_debug[14]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[14] ; SW[17]       ; SW[15]      ; 1.000        ; -0.045     ; 0.604      ;
; -0.041 ; regFileBoard:RegFile0|data_out_debug[6]                                                   ; LCDdata_select:LCDdataselect0|LCDdata[6]  ; SW[17]       ; SW[15]      ; 1.000        ; -0.060     ; 0.594      ;
; -0.040 ; regFileBoard:RegFile0|data_out_debug[19]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[19] ; SW[17]       ; SW[15]      ; 1.000        ; -0.052     ; 0.601      ;
; -0.038 ; regFileBoard:RegFile0|data_out_debug[30]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[30] ; SW[17]       ; SW[15]      ; 1.000        ; -0.032     ; 0.604      ;
; -0.037 ; regFileBoard:RegFile0|data_out_debug[7]                                                   ; LCDdata_select:LCDdataselect0|LCDdata[7]  ; SW[17]       ; SW[15]      ; 1.000        ; -0.057     ; 0.592      ;
; -0.037 ; regFileBoard:RegFile0|data_out_debug[10]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[10] ; SW[17]       ; SW[15]      ; 1.000        ; -0.055     ; 0.595      ;
; -0.031 ; regFileBoard:RegFile0|data_out_debug[3]                                                   ; LCDdata_select:LCDdataselect0|LCDdata[3]  ; SW[17]       ; SW[15]      ; 1.000        ; -0.034     ; 0.597      ;
; -0.025 ; regFileBoard:RegFile0|data_out_debug[16]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[16] ; SW[17]       ; SW[15]      ; 1.000        ; -0.109     ; 0.573      ;
; -0.022 ; regFileBoard:RegFile0|data_out_debug[8]                                                   ; LCDdata_select:LCDdataselect0|LCDdata[8]  ; SW[17]       ; SW[15]      ; 1.000        ; -0.055     ; 0.565      ;
; -0.017 ; regFileBoard:RegFile0|data_out_debug[9]                                                   ; LCDdata_select:LCDdataselect0|LCDdata[9]  ; SW[17]       ; SW[15]      ; 1.000        ; -0.113     ; 0.564      ;
; -0.016 ; regFileBoard:RegFile0|data_out_debug[11]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[11] ; SW[17]       ; SW[15]      ; 1.000        ; -0.051     ; 0.563      ;
; -0.015 ; regFileBoard:RegFile0|data_out_debug[4]                                                   ; LCDdata_select:LCDdataselect0|LCDdata[4]  ; SW[17]       ; SW[15]      ; 1.000        ; -0.109     ; 0.566      ;
; -0.014 ; regFileBoard:RegFile0|data_out_debug[25]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[25] ; SW[17]       ; SW[15]      ; 1.000        ; -0.109     ; 0.564      ;
; -0.013 ; regFileBoard:RegFile0|data_out_debug[24]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[24] ; SW[17]       ; SW[15]      ; 1.000        ; -0.106     ; 0.566      ;
; -0.011 ; regFileBoard:RegFile0|data_out_debug[28]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[28] ; SW[17]       ; SW[15]      ; 1.000        ; -0.060     ; 0.560      ;
; -0.001 ; regFileBoard:RegFile0|data_out_debug[27]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[27] ; SW[17]       ; SW[15]      ; 1.000        ; -0.085     ; 0.572      ;
; 0.001  ; regFileBoard:RegFile0|data_out_debug[0]                                                   ; LCDdata_select:LCDdataselect0|LCDdata[0]  ; SW[17]       ; SW[15]      ; 1.000        ; -0.085     ; 0.570      ;
; 0.009  ; regFileBoard:RegFile0|data_out_debug[20]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[20] ; SW[17]       ; SW[15]      ; 1.000        ; -0.034     ; 0.568      ;
; 0.039  ; regFileBoard:RegFile0|data_out_debug[31]                                                  ; LCDdata_select:LCDdataselect0|LCDdata[31] ; SW[17]       ; SW[15]      ; 1.000        ; -0.054     ; 0.515      ;
; 0.486  ; SW[15]                                                                                    ; LCDdata_select:LCDdataselect0|LCDdata[12] ; SW[15]       ; SW[15]      ; 0.500        ; 2.569      ; 2.118      ;
; 0.577  ; SW[15]                                                                                    ; LCDdata_select:LCDdataselect0|LCDdata[0]  ; SW[15]       ; SW[15]      ; 0.500        ; 2.462      ; 2.041      ;
; 0.602  ; SW[15]                                                                                    ; LCDdata_select:LCDdataselect0|LCDdata[18] ; SW[15]       ; SW[15]      ; 0.500        ; 2.504      ; 1.999      ;
; 0.606  ; SW[15]                                                                                    ; LCDdata_select:LCDdataselect0|LCDdata[16] ; SW[15]       ; SW[15]      ; 0.500        ; 2.433      ; 1.984      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv0|clock_100Hz'                                                                                                                                       ;
+-------+-----------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                            ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.058 ; debounce:KEY1debounce|SHIFT_PB[3] ; debounce:KEY1debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; -0.450     ; 0.524      ;
; 0.076 ; debounce:KEY1debounce|SHIFT_PB[0] ; debounce:KEY1debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; -0.450     ; 0.506      ;
; 0.138 ; debounce:KEY1debounce|SHIFT_PB[2] ; debounce:KEY1debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; -0.450     ; 0.444      ;
; 0.188 ; debounce:KEY1debounce|SHIFT_PB[1] ; debounce:KEY1debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; -0.450     ; 0.394      ;
; 0.424 ; debounce:KEY0debounce|SHIFT_PB[2] ; debounce:KEY0debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; 0.000      ; 0.608      ;
; 0.517 ; debounce:KEY0debounce|SHIFT_PB[3] ; debounce:KEY0debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; 0.000      ; 0.515      ;
; 0.548 ; debounce:KEY0debounce|SHIFT_PB[2] ; debounce:KEY0debounce|SHIFT_PB[1]  ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; 0.000      ; 0.484      ;
; 0.550 ; debounce:KEY0debounce|SHIFT_PB[1] ; debounce:KEY0debounce|SHIFT_PB[0]  ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; 0.000      ; 0.482      ;
; 0.551 ; debounce:KEY0debounce|SHIFT_PB[3] ; debounce:KEY0debounce|SHIFT_PB[2]  ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; 0.000      ; 0.481      ;
; 0.560 ; debounce:KEY1debounce|SHIFT_PB[3] ; debounce:KEY1debounce|SHIFT_PB[2]  ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; 0.000      ; 0.472      ;
; 0.561 ; debounce:KEY1debounce|SHIFT_PB[2] ; debounce:KEY1debounce|SHIFT_PB[1]  ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; 0.000      ; 0.471      ;
; 0.588 ; debounce:KEY0debounce|SHIFT_PB[1] ; debounce:KEY0debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; 0.000      ; 0.444      ;
; 0.638 ; debounce:KEY1debounce|SHIFT_PB[1] ; debounce:KEY1debounce|SHIFT_PB[0]  ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; 0.000      ; 0.394      ;
; 0.643 ; debounce:KEY0debounce|SHIFT_PB[0] ; debounce:KEY0debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 1.000        ; 0.000      ; 0.389      ;
+-------+-----------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv0|clock_1Khz_reg'                                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.432 ; clk_div:clockdiv0|count_100hz[2]  ; clk_div:clockdiv0|clock_100hz_int ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.600      ;
; 0.514 ; clk_div:clockdiv0|count_100hz[1]  ; clk_div:clockdiv0|count_100hz[2]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.518      ;
; 0.515 ; clk_div:clockdiv0|count_100hz[1]  ; clk_div:clockdiv0|clock_100hz_int ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.517      ;
; 0.517 ; clk_div:clockdiv0|count_100hz[2]  ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.515      ;
; 0.631 ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|count_100hz[1]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.631 ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|clock_100hz_int ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.631 ; clk_div:clockdiv0|count_100hz[1]  ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.632 ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|count_100hz[2]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.665 ; clk_div:clockdiv0|clock_100hz_int ; clk_div:clockdiv0|clock_100hz_int ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv0|count_100hz[2]  ; clk_div:clockdiv0|count_100hz[2]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv0|count_100hz[1]  ; clk_div:clockdiv0|count_100hz[1]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv0|clock_100hz_reg'                                                                                                                                        ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.439 ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|clock_10Hz_int ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 1.000        ; 0.000      ; 0.593      ;
; 0.509 ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|count_10hz[2]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.521 ; clk_div:clockdiv0|count_10hz[2]  ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 1.000        ; 0.000      ; 0.511      ;
; 0.521 ; clk_div:clockdiv0|count_10hz[2]  ; clk_div:clockdiv0|clock_10Hz_int ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 1.000        ; 0.000      ; 0.511      ;
; 0.627 ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|count_10hz[1]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.627 ; clk_div:clockdiv0|count_10hz[1]  ; clk_div:clockdiv0|count_10hz[2]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.627 ; clk_div:clockdiv0|count_10hz[1]  ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.628 ; clk_div:clockdiv0|count_10hz[1]  ; clk_div:clockdiv0|clock_10Hz_int ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 1.000        ; 0.000      ; 0.404      ;
; 0.665 ; clk_div:clockdiv0|clock_10Hz_int ; clk_div:clockdiv0|clock_10Hz_int ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv0|count_10hz[2]  ; clk_div:clockdiv0|count_10hz[2]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv0|count_10hz[1]  ; clk_div:clockdiv0|count_10hz[1]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv0|clock_100Khz_reg'                                                                                                                                           ;
+-------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.502 ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|clock_10Khz_int ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.530      ;
; 0.512 ; clk_div:clockdiv0|count_10Khz[2]  ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.513 ; clk_div:clockdiv0|count_10Khz[1]  ; clk_div:clockdiv0|count_10Khz[2]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.519      ;
; 0.515 ; clk_div:clockdiv0|count_10Khz[2]  ; clk_div:clockdiv0|clock_10Khz_int ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.517      ;
; 0.628 ; clk_div:clockdiv0|count_10Khz[1]  ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.404      ;
; 0.630 ; clk_div:clockdiv0|count_10Khz[1]  ; clk_div:clockdiv0|clock_10Khz_int ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.632 ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|count_10Khz[1]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.632 ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|count_10Khz[2]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.665 ; clk_div:clockdiv0|clock_10Khz_int ; clk_div:clockdiv0|clock_10Khz_int ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv0|count_10Khz[2]  ; clk_div:clockdiv0|count_10Khz[2]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv0|count_10Khz[1]  ; clk_div:clockdiv0|count_10Khz[1]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv0|clock_10Khz_reg'                                                                                                                                        ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.505 ; clk_div:clockdiv0|count_1Khz[1]  ; clk_div:clockdiv0|clock_1Khz_int ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.527      ;
; 0.506 ; clk_div:clockdiv0|count_1Khz[1]  ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.526      ;
; 0.506 ; clk_div:clockdiv0|count_1Khz[1]  ; clk_div:clockdiv0|count_1Khz[2]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.526      ;
; 0.508 ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|count_1Khz[2]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.510 ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|clock_1Khz_int ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.512 ; clk_div:clockdiv0|count_1Khz[2]  ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.628 ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|count_1Khz[1]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.404      ;
; 0.629 ; clk_div:clockdiv0|count_1Khz[2]  ; clk_div:clockdiv0|clock_1Khz_int ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.403      ;
; 0.665 ; clk_div:clockdiv0|clock_1Khz_int ; clk_div:clockdiv0|clock_1Khz_int ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv0|count_1Khz[2]  ; clk_div:clockdiv0|count_1Khz[2]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv0|count_1Khz[1]  ; clk_div:clockdiv0|count_1Khz[1]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv0|clock_10Hz_reg'                                                                                                                                     ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.506 ; clk_div:clockdiv0|count_1hz[1]  ; clk_div:clockdiv0|count_1hz[2]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.526      ;
; 0.508 ; clk_div:clockdiv0|count_1hz[1]  ; clk_div:clockdiv0|clock_1Hz_int ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.519 ; clk_div:clockdiv0|count_1hz[2]  ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.513      ;
; 0.520 ; clk_div:clockdiv0|count_1hz[2]  ; clk_div:clockdiv0|clock_1Hz_int ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.512      ;
; 0.562 ; clk_div:clockdiv0|count_1hz[1]  ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.470      ;
; 0.632 ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|count_1hz[2]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.634 ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|clock_1Hz_int ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.636 ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|count_1hz[1]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; clk_div:clockdiv0|count_1hz[2]  ; clk_div:clockdiv0|count_1hz[2]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv0|clock_1Hz_int ; clk_div:clockdiv0|clock_1Hz_int ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv0|count_1hz[1]  ; clk_div:clockdiv0|count_1hz[1]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv0|clock_1Mhz_reg'                                                                                                                                           ;
+-------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|count_100Khz[2]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.508 ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|clock_100Khz_int ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.512 ; clk_div:clockdiv0|count_100Khz[2]  ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.512 ; clk_div:clockdiv0|count_100Khz[2]  ; clk_div:clockdiv0|clock_100Khz_int ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.561 ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|count_100Khz[1]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.471      ;
; 0.627 ; clk_div:clockdiv0|count_100Khz[1]  ; clk_div:clockdiv0|clock_100Khz_int ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.628 ; clk_div:clockdiv0|count_100Khz[1]  ; clk_div:clockdiv0|count_100Khz[2]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.404      ;
; 0.628 ; clk_div:clockdiv0|count_100Khz[1]  ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.404      ;
; 0.665 ; clk_div:clockdiv0|count_100Khz[2]  ; clk_div:clockdiv0|count_100Khz[2]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv0|clock_100Khz_int ; clk_div:clockdiv0|clock_100Khz_int ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv0|count_100Khz[1]  ; clk_div:clockdiv0|count_100Khz[1]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                          ;
+--------+--------------------------------------------------------+--------------------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -1.488 ; clk_div:clockdiv0|clock_100hz_reg                      ; clk_div:clockdiv0|clock_100Hz                          ; clk_div:clockdiv0|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 1.672      ; 0.477      ;
; -0.988 ; clk_div:clockdiv0|clock_100hz_reg                      ; clk_div:clockdiv0|clock_100Hz                          ; clk_div:clockdiv0|clock_100hz_reg  ; CLOCK_50    ; -0.500       ; 1.672      ; 0.477      ;
; -0.059 ; clk_div:clockdiv0|clock_100Khz_int                     ; clk_div:clockdiv0|clock_100Khz_reg                     ; clk_div:clockdiv0|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.308      ; 0.401      ;
; -0.016 ; clk_div:clockdiv0|clock_1Hz_int                        ; clk_div:clockdiv0|clock_1Hz_reg                        ; clk_div:clockdiv0|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.252      ; 0.388      ;
; -0.015 ; clk_div:clockdiv0|clock_10Hz_int                       ; clk_div:clockdiv0|clock_10Hz_reg                       ; clk_div:clockdiv0|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.264      ; 0.401      ;
; -0.009 ; clk_div:clockdiv0|clock_1Khz_int                       ; clk_div:clockdiv0|clock_1Khz_reg                       ; clk_div:clockdiv0|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.259      ; 0.402      ;
; 0.003  ; clk_div:clockdiv0|clock_100hz_int                      ; clk_div:clockdiv0|clock_100hz_reg                      ; clk_div:clockdiv0|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.241      ; 0.396      ;
; 0.020  ; clk_div:clockdiv0|clock_10Khz_int                      ; clk_div:clockdiv0|clock_10Khz_reg                      ; clk_div:clockdiv0|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.310      ; 0.482      ;
; 0.215  ; LCD_Display:LCD_Display_sym|next_command.RESET2        ; LCD_Display:LCD_Display_sym|next_command.RESET2        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_Display_sym|next_command.RESET3        ; LCD_Display:LCD_Display_sym|next_command.RESET3        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_Display_sym|next_command.FUNC_SET      ; LCD_Display:LCD_Display_sym|next_command.FUNC_SET      ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_OFF   ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_OFF   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_CLEAR ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_ON    ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_ON    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_Display_sym|next_command.MODE_SET      ; LCD_Display:LCD_Display_sym|next_command.MODE_SET      ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_Display_sym|next_command.Print_String  ; LCD_Display:LCD_Display_sym|next_command.Print_String  ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_Display_sym|LCD_EN                     ; LCD_Display:LCD_Display_sym|LCD_EN                     ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_Display_sym|LCD_RS                     ; LCD_Display:LCD_Display_sym|LCD_RS                     ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[7]          ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[7]          ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.238  ; LCD_Display:LCD_Display_sym|next_command.Print_String  ; LCD_Display:LCD_Display_sym|state.Print_String         ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.390      ;
; 0.246  ; LCD_Display:LCD_Display_sym|next_command.LINE2         ; LCD_Display:LCD_Display_sym|state.LINE2                ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[19]        ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[19]        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.250  ; LCD_Display:LCD_Display_sym|state.RESET3               ; LCD_Display:LCD_Display_sym|next_command.FUNC_SET      ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.402      ;
; 0.261  ; clk_div:clockdiv0|count_1Mhz[5]                        ; clk_div:clockdiv0|clock_1Mhz_int                       ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.413      ;
; 0.274  ; LCD_Display:LCD_Display_sym|CHAR_COUNT[4]              ; LCD_Display:LCD_Display_sym|CHAR_COUNT[4]              ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.426      ;
; 0.283  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|state.DISPLAY_OFF          ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.435      ;
; 0.283  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|state.DISPLAY_ON           ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.435      ;
; 0.284  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|state.DISPLAY_CLEAR        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.436      ;
; 0.286  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_OFF   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.438      ;
; 0.288  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|next_command.RESET3        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.440      ;
; 0.289  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|state.RESET3               ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.441      ;
; 0.289  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|state.FUNC_SET             ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.441      ;
; 0.307  ; clk_div:clockdiv0|count_1Mhz[6]                        ; clk_div:clockdiv0|clock_1Mhz_int                       ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.459      ;
; 0.314  ; clk_div:clockdiv0|clock_1Mhz_int                       ; clk_div:clockdiv0|clock_1Mhz_reg                       ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.466      ;
; 0.317  ; LCD_Display:LCD_Display_sym|next_command.MODE_SET      ; LCD_Display:LCD_Display_sym|state.MODE_SET             ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.469      ;
; 0.317  ; LCD_Display:LCD_Display_sym|next_command.RESET3        ; LCD_Display:LCD_Display_sym|state.RESET3               ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.469      ;
; 0.319  ; LCD_Display:LCD_Display_sym|next_command.RESET2        ; LCD_Display:LCD_Display_sym|state.RESET2               ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.001     ; 0.470      ;
; 0.320  ; LCD_Display:LCD_Display_sym|state.DISPLAY_OFF          ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_CLEAR ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.472      ;
; 0.321  ; LCD_Display:LCD_Display_sym|state.DISPLAY_CLEAR        ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_ON    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.473      ;
; 0.354  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[1]         ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[1]         ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.506      ;
; 0.357  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[10]        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[3]         ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; clk_div:clockdiv0|count_1Mhz[0]                        ; clk_div:clockdiv0|count_1Mhz[0]                        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[5]         ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|next_command.MODE_SET      ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.001      ; 0.513      ;
; 0.362  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[11]        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|next_command.RESET2        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.001      ; 0.515      ;
; 0.363  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[7]         ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[8]         ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[9]         ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[9]         ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:LCD_Display_sym|state.FUNC_SET             ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_OFF   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; LCD_Display:LCD_Display_sym|state.RESET2               ; LCD_Display:LCD_Display_sym|next_command.RESET3        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[0]         ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[12]        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[17]        ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[17]        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[14]        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.370  ; LCD_Display:LCD_Display_sym|state.RESET1               ; LCD_Display:LCD_Display_sym|next_command.RESET2        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[2]         ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[2]         ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; LCD_Display:LCD_Display_sym|next_command.FUNC_SET      ; LCD_Display:LCD_Display_sym|state.FUNC_SET             ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; clk_div:clockdiv0|count_1Mhz[1]                        ; clk_div:clockdiv0|count_1Mhz[1]                        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clk_div:clockdiv0|count_1Mhz[6]                        ; clk_div:clockdiv0|count_1Mhz[6]                        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[4]         ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[4]         ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; clk_div:clockdiv0|count_1Mhz[3]                        ; clk_div:clockdiv0|count_1Mhz[3]                        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[6]         ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[6]         ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[18]        ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[18]        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; LCD_Display:LCD_Display_sym|state.Print_String         ; LCD_Display:LCD_Display_sym|next_command.RETURN_HOME   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; LCD_Display:LCD_Display_sym|state.Print_String         ; LCD_Display:LCD_Display_sym|LCD_RS                     ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; LCD_Display:LCD_Display_sym|state.LINE2                ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[7]          ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.377  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[13]        ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[13]        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; LCD_Display:LCD_Display_sym|state.Print_String         ; LCD_Display:LCD_Display_sym|next_command.LINE2         ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; LCD_Display:LCD_Display_sym|next_command.RETURN_HOME   ; LCD_Display:LCD_Display_sym|state.RETURN_HOME          ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[15]        ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[15]        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[16]        ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[16]        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.381  ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_OFF   ; LCD_Display:LCD_Display_sym|state.DISPLAY_OFF          ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.382  ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_Display_sym|state.DISPLAY_CLEAR        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.383  ; clk_div:clockdiv0|count_1Mhz[2]                        ; clk_div:clockdiv0|count_1Mhz[2]                        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.384  ; clk_div:clockdiv0|count_1Mhz[4]                        ; clk_div:clockdiv0|count_1Mhz[4]                        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.385  ; clk_div:clockdiv0|count_1Mhz[5]                        ; clk_div:clockdiv0|count_1Mhz[5]                        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.537      ;
; 0.386  ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_ON    ; LCD_Display:LCD_Display_sym|state.DISPLAY_ON           ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.538      ;
; 0.389  ; clk_div:clockdiv0|count_1Mhz[4]                        ; clk_div:clockdiv0|clock_1Mhz_int                       ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.541      ;
; 0.393  ; LCD_Display:LCD_Display_sym|CHAR_COUNT[0]              ; LCD_Display:LCD_Display_sym|CHAR_COUNT[0]              ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.545      ;
; 0.397  ; LCD_Display:LCD_Display_sym|CHAR_COUNT[2]              ; LCD_Display:LCD_Display_sym|CHAR_COUNT[2]              ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.549      ;
; 0.400  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_ON    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.552      ;
; 0.402  ; LCD_Display:LCD_Display_sym|CHAR_COUNT[1]              ; LCD_Display:LCD_Display_sym|CHAR_COUNT[1]              ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.554      ;
; 0.402  ; LCD_Display:LCD_Display_sym|CHAR_COUNT[3]              ; LCD_Display:LCD_Display_sym|CHAR_COUNT[3]              ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.554      ;
; 0.402  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|next_command.FUNC_SET      ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.554      ;
; 0.406  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_CLEAR ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.558      ;
; 0.412  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|state.RESET2               ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.564      ;
; 0.446  ; LCD_Display:LCD_Display_sym|state.DROP_LCD_EN          ; LCD_Display:LCD_Display_sym|state.HOLD                 ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.001     ; 0.597      ;
; 0.447  ; LCD_Display:LCD_Display_sym|state.RETURN_HOME          ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[7]          ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.599      ;
; 0.466  ; LCD_Display:LCD_Display_sym|state.DISPLAY_ON           ; LCD_Display:LCD_Display_sym|next_command.MODE_SET      ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.001      ; 0.619      ;
; 0.471  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|LCD_EN                     ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.003     ; 0.620      ;
; 0.474  ; LCD_Display:LCD_Display_sym|state.DROP_LCD_EN          ; LCD_Display:LCD_Display_sym|next_command.MODE_SET      ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.626      ;
; 0.475  ; LCD_Display:LCD_Display_sym|state.DROP_LCD_EN          ; LCD_Display:LCD_Display_sym|next_command.RESET2        ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.000      ; 0.627      ;
; 0.482  ; LCD_Display:LCD_Display_sym|state.Print_String         ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6]          ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.003      ; 0.637      ;
; 0.485  ; LCD_Display:LCD_Display_sym|state.HOLD                 ; LCD_Display:LCD_Display_sym|state.MODE_SET             ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; 0.001      ; 0.638      ;
; 0.488  ; LCD_Display:LCD_Display_sym|state.DROP_LCD_EN          ; LCD_Display:LCD_Display_sym|next_command.FUNC_SET      ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.001     ; 0.639      ;
; 0.489  ; LCD_Display:LCD_Display_sym|state.DROP_LCD_EN          ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_ON    ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.001     ; 0.640      ;
; 0.490  ; LCD_Display:LCD_Display_sym|state.DROP_LCD_EN          ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_OFF   ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.001     ; 0.641      ;
; 0.490  ; LCD_Display:LCD_Display_sym|state.DROP_LCD_EN          ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_CLEAR ; CLOCK_50                           ; CLOCK_50    ; 0.000        ; -0.001     ; 0.641      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[15]'                                                                                                                                             ;
+--------+------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.738 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[17]   ; SW[15]       ; SW[15]      ; 0.000        ; 2.582      ; 1.844      ;
; -0.698 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[21]   ; SW[15]       ; SW[15]      ; 0.000        ; 2.502      ; 1.804      ;
; -0.682 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[20]   ; SW[15]       ; SW[15]      ; 0.000        ; 2.504      ; 1.822      ;
; -0.681 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[7]    ; SW[15]       ; SW[15]      ; 0.000        ; 2.484      ; 1.803      ;
; -0.677 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[2]    ; SW[15]       ; SW[15]      ; 0.000        ; 2.506      ; 1.829      ;
; -0.673 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdataHEX[0] ; SW[15]       ; SW[15]      ; 0.000        ; 2.498      ; 1.825      ;
; -0.671 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[6]    ; SW[15]       ; SW[15]      ; 0.000        ; 2.475      ; 1.804      ;
; -0.664 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[5]    ; SW[15]       ; SW[15]      ; 0.000        ; 2.510      ; 1.846      ;
; -0.663 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[28]   ; SW[15]       ; SW[15]      ; 0.000        ; 2.491      ; 1.828      ;
; -0.657 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[3]    ; SW[15]       ; SW[15]      ; 0.000        ; 2.504      ; 1.847      ;
; -0.656 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[10]   ; SW[15]       ; SW[15]      ; 0.000        ; 2.490      ; 1.834      ;
; -0.656 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[1]    ; SW[15]       ; SW[15]      ; 0.000        ; 2.502      ; 1.846      ;
; -0.655 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[31]   ; SW[15]       ; SW[15]      ; 0.000        ; 2.493      ; 1.838      ;
; -0.653 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[13]   ; SW[15]       ; SW[15]      ; 0.000        ; 2.496      ; 1.843      ;
; -0.652 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[30]   ; SW[15]       ; SW[15]      ; 0.000        ; 2.506      ; 1.854      ;
; -0.628 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdataHEX[1] ; SW[15]       ; SW[15]      ; 0.000        ; 2.429      ; 1.801      ;
; -0.621 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[18]   ; SW[15]       ; SW[15]      ; 0.000        ; 2.504      ; 1.883      ;
; -0.614 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[19]   ; SW[15]       ; SW[15]      ; 0.000        ; 2.500      ; 1.886      ;
; -0.607 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[29]   ; SW[15]       ; SW[15]      ; 0.000        ; 2.495      ; 1.888      ;
; -0.600 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdataHEX[3] ; SW[15]       ; SW[15]      ; 0.000        ; 2.422      ; 1.822      ;
; -0.600 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[22]   ; SW[15]       ; SW[15]      ; 0.000        ; 2.498      ; 1.898      ;
; -0.599 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[14]   ; SW[15]       ; SW[15]      ; 0.000        ; 2.498      ; 1.899      ;
; -0.591 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[15]   ; SW[15]       ; SW[15]      ; 0.000        ; 2.486      ; 1.895      ;
; -0.588 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdataHEX[2] ; SW[15]       ; SW[15]      ; 0.000        ; 2.452      ; 1.864      ;
; -0.583 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[23]   ; SW[15]       ; SW[15]      ; 0.000        ; 2.567      ; 1.984      ;
; -0.574 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[24]   ; SW[15]       ; SW[15]      ; 0.000        ; 2.442      ; 1.868      ;
; -0.573 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[12]   ; SW[15]       ; SW[15]      ; 0.000        ; 2.569      ; 1.996      ;
; -0.572 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[8]    ; SW[15]       ; SW[15]      ; 0.000        ; 2.500      ; 1.928      ;
; -0.563 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[11]   ; SW[15]       ; SW[15]      ; 0.000        ; 2.506      ; 1.943      ;
; -0.562 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[25]   ; SW[15]       ; SW[15]      ; 0.000        ; 2.446      ; 1.884      ;
; -0.561 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdataHEX[4] ; SW[15]       ; SW[15]      ; 0.000        ; 2.445      ; 1.884      ;
; -0.557 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[26]   ; SW[15]       ; SW[15]      ; 0.000        ; 2.454      ; 1.897      ;
; -0.531 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[9]    ; SW[15]       ; SW[15]      ; 0.000        ; 2.441      ; 1.910      ;
; -0.514 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[27]   ; SW[15]       ; SW[15]      ; 0.000        ; 2.462      ; 1.948      ;
; -0.479 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[4]    ; SW[15]       ; SW[15]      ; 0.000        ; 2.434      ; 1.955      ;
; -0.478 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[16]   ; SW[15]       ; SW[15]      ; 0.000        ; 2.433      ; 1.955      ;
; -0.477 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[0]    ; SW[15]       ; SW[15]      ; 0.000        ; 2.462      ; 1.985      ;
; -0.238 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[17]   ; SW[15]       ; SW[15]      ; -0.500       ; 2.582      ; 1.844      ;
; -0.198 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[21]   ; SW[15]       ; SW[15]      ; -0.500       ; 2.502      ; 1.804      ;
; -0.182 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[20]   ; SW[15]       ; SW[15]      ; -0.500       ; 2.504      ; 1.822      ;
; -0.181 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[7]    ; SW[15]       ; SW[15]      ; -0.500       ; 2.484      ; 1.803      ;
; -0.177 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[2]    ; SW[15]       ; SW[15]      ; -0.500       ; 2.506      ; 1.829      ;
; -0.173 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdataHEX[0] ; SW[15]       ; SW[15]      ; -0.500       ; 2.498      ; 1.825      ;
; -0.171 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[6]    ; SW[15]       ; SW[15]      ; -0.500       ; 2.475      ; 1.804      ;
; -0.164 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[5]    ; SW[15]       ; SW[15]      ; -0.500       ; 2.510      ; 1.846      ;
; -0.163 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[28]   ; SW[15]       ; SW[15]      ; -0.500       ; 2.491      ; 1.828      ;
; -0.157 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[3]    ; SW[15]       ; SW[15]      ; -0.500       ; 2.504      ; 1.847      ;
; -0.156 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[10]   ; SW[15]       ; SW[15]      ; -0.500       ; 2.490      ; 1.834      ;
; -0.156 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[1]    ; SW[15]       ; SW[15]      ; -0.500       ; 2.502      ; 1.846      ;
; -0.155 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[31]   ; SW[15]       ; SW[15]      ; -0.500       ; 2.493      ; 1.838      ;
; -0.153 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[13]   ; SW[15]       ; SW[15]      ; -0.500       ; 2.496      ; 1.843      ;
; -0.152 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[30]   ; SW[15]       ; SW[15]      ; -0.500       ; 2.506      ; 1.854      ;
; -0.128 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdataHEX[1] ; SW[15]       ; SW[15]      ; -0.500       ; 2.429      ; 1.801      ;
; -0.121 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[18]   ; SW[15]       ; SW[15]      ; -0.500       ; 2.504      ; 1.883      ;
; -0.114 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[19]   ; SW[15]       ; SW[15]      ; -0.500       ; 2.500      ; 1.886      ;
; -0.107 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[29]   ; SW[15]       ; SW[15]      ; -0.500       ; 2.495      ; 1.888      ;
; -0.100 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdataHEX[3] ; SW[15]       ; SW[15]      ; -0.500       ; 2.422      ; 1.822      ;
; -0.100 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[22]   ; SW[15]       ; SW[15]      ; -0.500       ; 2.498      ; 1.898      ;
; -0.099 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[14]   ; SW[15]       ; SW[15]      ; -0.500       ; 2.498      ; 1.899      ;
; -0.091 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[15]   ; SW[15]       ; SW[15]      ; -0.500       ; 2.486      ; 1.895      ;
; -0.088 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdataHEX[2] ; SW[15]       ; SW[15]      ; -0.500       ; 2.452      ; 1.864      ;
; -0.083 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[23]   ; SW[15]       ; SW[15]      ; -0.500       ; 2.567      ; 1.984      ;
; -0.074 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[24]   ; SW[15]       ; SW[15]      ; -0.500       ; 2.442      ; 1.868      ;
; -0.073 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[12]   ; SW[15]       ; SW[15]      ; -0.500       ; 2.569      ; 1.996      ;
; -0.072 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[8]    ; SW[15]       ; SW[15]      ; -0.500       ; 2.500      ; 1.928      ;
; -0.063 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[11]   ; SW[15]       ; SW[15]      ; -0.500       ; 2.506      ; 1.943      ;
; -0.062 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[25]   ; SW[15]       ; SW[15]      ; -0.500       ; 2.446      ; 1.884      ;
; -0.061 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdataHEX[4] ; SW[15]       ; SW[15]      ; -0.500       ; 2.445      ; 1.884      ;
; -0.057 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[26]   ; SW[15]       ; SW[15]      ; -0.500       ; 2.454      ; 1.897      ;
; -0.031 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[9]    ; SW[15]       ; SW[15]      ; -0.500       ; 2.441      ; 1.910      ;
; -0.014 ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[27]   ; SW[15]       ; SW[15]      ; -0.500       ; 2.462      ; 1.948      ;
; 0.021  ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[4]    ; SW[15]       ; SW[15]      ; -0.500       ; 2.434      ; 1.955      ;
; 0.022  ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[16]   ; SW[15]       ; SW[15]      ; -0.500       ; 2.433      ; 1.955      ;
; 0.023  ; SW[15]                                   ; LCDdata_select:LCDdataselect0|LCDdata[0]    ; SW[15]       ; SW[15]      ; -0.500       ; 2.462      ; 1.985      ;
; 0.569  ; regFileBoard:RegFile0|data_out_debug[31] ; LCDdata_select:LCDdataselect0|LCDdata[31]   ; SW[17]       ; SW[15]      ; 0.000        ; -0.054     ; 0.515      ;
; 0.574  ; regFileBoard:RegFile0|data_out_debug[23] ; LCDdata_select:LCDdataselect0|LCDdata[23]   ; SW[17]       ; SW[15]      ; 0.000        ; 0.018      ; 0.592      ;
; 0.576  ; regFileBoard:RegFile0|data_out_debug[17] ; LCDdata_select:LCDdataselect0|LCDdata[17]   ; SW[17]       ; SW[15]      ; 0.000        ; 0.030      ; 0.606      ;
; 0.586  ; regFileBoard:RegFile0|data_out_debug[12] ; LCDdata_select:LCDdataselect0|LCDdata[12]   ; SW[17]       ; SW[15]      ; 0.000        ; 0.020      ; 0.606      ;
; 0.602  ; regFileBoard:RegFile0|data_out_debug[20] ; LCDdata_select:LCDdataselect0|LCDdata[20]   ; SW[17]       ; SW[15]      ; 0.000        ; -0.034     ; 0.568      ;
; 0.614  ; regFileBoard:RegFile0|data_out_debug[11] ; LCDdata_select:LCDdataselect0|LCDdata[11]   ; SW[17]       ; SW[15]      ; 0.000        ; -0.051     ; 0.563      ;
; 0.620  ; regFileBoard:RegFile0|data_out_debug[8]  ; LCDdata_select:LCDdataselect0|LCDdata[8]    ; SW[17]       ; SW[15]      ; 0.000        ; -0.055     ; 0.565      ;
; 0.620  ; regFileBoard:RegFile0|data_out_debug[28] ; LCDdata_select:LCDdataselect0|LCDdata[28]   ; SW[17]       ; SW[15]      ; 0.000        ; -0.060     ; 0.560      ;
; 0.631  ; regFileBoard:RegFile0|data_out_debug[3]  ; LCDdata_select:LCDdataselect0|LCDdata[3]    ; SW[17]       ; SW[15]      ; 0.000        ; -0.034     ; 0.597      ;
; 0.636  ; regFileBoard:RegFile0|data_out_debug[30] ; LCDdata_select:LCDdataselect0|LCDdata[30]   ; SW[17]       ; SW[15]      ; 0.000        ; -0.032     ; 0.604      ;
; 0.645  ; regFileBoard:RegFile0|data_out_debug[22] ; LCDdata_select:LCDdataselect0|LCDdata[22]   ; SW[17]       ; SW[15]      ; 0.000        ; -0.045     ; 0.600      ;
; 0.646  ; regFileBoard:RegFile0|data_out_debug[29] ; LCDdata_select:LCDdataselect0|LCDdata[29]   ; SW[17]       ; SW[15]      ; 0.000        ; -0.054     ; 0.592      ;
; 0.649  ; regFileBoard:RegFile0|data_out_debug[7]  ; LCDdata_select:LCDdataselect0|LCDdata[7]    ; SW[17]       ; SW[15]      ; 0.000        ; -0.057     ; 0.592      ;
; 0.649  ; regFileBoard:RegFile0|data_out_debug[14] ; LCDdata_select:LCDdataselect0|LCDdata[14]   ; SW[17]       ; SW[15]      ; 0.000        ; -0.045     ; 0.604      ;
; 0.650  ; regFileBoard:RegFile0|data_out_debug[10] ; LCDdata_select:LCDdataselect0|LCDdata[10]   ; SW[17]       ; SW[15]      ; 0.000        ; -0.055     ; 0.595      ;
; 0.652  ; regFileBoard:RegFile0|data_out_debug[15] ; LCDdata_select:LCDdataselect0|LCDdata[15]   ; SW[17]       ; SW[15]      ; 0.000        ; -0.052     ; 0.600      ;
; 0.653  ; regFileBoard:RegFile0|data_out_debug[19] ; LCDdata_select:LCDdataselect0|LCDdata[19]   ; SW[17]       ; SW[15]      ; 0.000        ; -0.052     ; 0.601      ;
; 0.653  ; regFileBoard:RegFile0|data_out_debug[13] ; LCDdata_select:LCDdataselect0|LCDdata[13]   ; SW[17]       ; SW[15]      ; 0.000        ; -0.051     ; 0.602      ;
; 0.654  ; regFileBoard:RegFile0|data_out_debug[6]  ; LCDdata_select:LCDdataselect0|LCDdata[6]    ; SW[17]       ; SW[15]      ; 0.000        ; -0.060     ; 0.594      ;
; 0.655  ; regFileBoard:RegFile0|data_out_debug[0]  ; LCDdata_select:LCDdataselect0|LCDdata[0]    ; SW[17]       ; SW[15]      ; 0.000        ; -0.085     ; 0.570      ;
; 0.656  ; regFileBoard:RegFile0|data_out_debug[5]  ; LCDdata_select:LCDdataselect0|LCDdata[5]    ; SW[17]       ; SW[15]      ; 0.000        ; -0.042     ; 0.614      ;
; 0.657  ; regFileBoard:RegFile0|data_out_debug[27] ; LCDdata_select:LCDdataselect0|LCDdata[27]   ; SW[17]       ; SW[15]      ; 0.000        ; -0.085     ; 0.572      ;
; 0.664  ; regFileBoard:RegFile0|data_out_debug[18] ; LCDdata_select:LCDdataselect0|LCDdata[18]   ; SW[17]       ; SW[15]      ; 0.000        ; -0.034     ; 0.630      ;
; 0.672  ; regFileBoard:RegFile0|data_out_debug[24] ; LCDdata_select:LCDdataselect0|LCDdata[24]   ; SW[17]       ; SW[15]      ; 0.000        ; -0.106     ; 0.566      ;
; 0.673  ; regFileBoard:RegFile0|data_out_debug[25] ; LCDdata_select:LCDdataselect0|LCDdata[25]   ; SW[17]       ; SW[15]      ; 0.000        ; -0.109     ; 0.564      ;
; 0.675  ; regFileBoard:RegFile0|data_out_debug[4]  ; LCDdata_select:LCDdataselect0|LCDdata[4]    ; SW[17]       ; SW[15]      ; 0.000        ; -0.109     ; 0.566      ;
+--------+------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[17]'                                                                                                                                                           ;
+--------+------------------------------------------+------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.035 ; debounce:KEY0debounce|pb_debounced       ; regFileBoard:RegFile0|register[15][10]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.042      ; 0.659      ;
; -0.027 ; debounce:KEY0debounce|pb_debounced       ; CLKcounter:CLKcounter0|ProgramCounter[2] ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 1.056      ; 1.181      ;
; -0.027 ; debounce:KEY0debounce|pb_debounced       ; CLKcounter:CLKcounter0|ProgramCounter[3] ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 1.056      ; 1.181      ;
; -0.027 ; debounce:KEY0debounce|pb_debounced       ; CLKcounter:CLKcounter0|ProgramCounter[4] ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 1.056      ; 1.181      ;
; -0.027 ; debounce:KEY0debounce|pb_debounced       ; CLKcounter:CLKcounter0|ProgramCounter[5] ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 1.056      ; 1.181      ;
; -0.027 ; debounce:KEY0debounce|pb_debounced       ; CLKcounter:CLKcounter0|ProgramCounter[6] ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 1.056      ; 1.181      ;
; -0.027 ; debounce:KEY0debounce|pb_debounced       ; CLKcounter:CLKcounter0|ProgramCounter[7] ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 1.056      ; 1.181      ;
; 0.081  ; debounce:KEY0debounce|pb_debounced       ; regFileBoard:RegFile0|register[21][7]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.040      ; 0.773      ;
; 0.086  ; debounce:KEY0debounce|pb_debounced       ; regFileBoard:RegFile0|register[15][4]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.039      ; 0.777      ;
; 0.127  ; debounce:KEY0debounce|pb_debounced       ; regFileBoard:RegFile0|register[9][24]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.053      ; 0.832      ;
; 0.131  ; debounce:KEY0debounce|pb_debounced       ; regFileBoard:RegFile0|register[2][30]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.054      ; 0.837      ;
; 0.173  ; debounce:KEY0debounce|pb_debounced       ; regFileBoard:RegFile0|register[15][0]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.042      ; 0.867      ;
; 0.185  ; debounce:KEY0debounce|pb_debounced       ; regFileBoard:RegFile0|register[30][29]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.047      ; 0.884      ;
; 0.198  ; debounce:KEY0debounce|pb_debounced       ; regFileBoard:RegFile0|register[5][7]     ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.036      ; 0.886      ;
; 0.203  ; debounce:KEY0debounce|pb_debounced       ; regFileBoard:RegFile0|register[7][7]     ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.036      ; 0.891      ;
; 0.215  ; regFileBoard:RegFile0|register[1][0]     ; regFileBoard:RegFile0|register[1][0]     ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; regFileBoard:RegFile0|register[2][1]     ; regFileBoard:RegFile0|register[2][1]     ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; regFileBoard:RegFile0|register[4][2]     ; regFileBoard:RegFile0|register[4][2]     ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; regFileBoard:RegFile0|register[8][3]     ; regFileBoard:RegFile0|register[8][3]     ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.236  ; ID_EX:inst7|rd0[2]                       ; EX_MEM:inst9|rd1[2]                      ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.388      ;
; 0.236  ; ID_EX:inst7|rd0[1]                       ; EX_MEM:inst9|rd1[1]                      ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.388      ;
; 0.237  ; regFileBoard:RegFile0|data_out_2[20]     ; ID_EX:inst7|dataout_1[20]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.389      ;
; 0.237  ; regFileBoard:RegFile0|data_out_2[21]     ; ID_EX:inst7|dataout_1[21]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.389      ;
; 0.238  ; CLKinstr:IF_ID0|dataout[11]              ; ID_EX:inst7|rd0[0]                       ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; regFileBoard:RegFile0|data_out_2[2]      ; ID_EX:inst7|dataout_1[2]                 ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; regFileBoard:RegFile0|data_out_1[5]      ; ID_EX:inst7|dataout_0[5]                 ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; regFileBoard:RegFile0|data_out_1[6]      ; ID_EX:inst7|dataout_0[6]                 ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; regFileBoard:RegFile0|data_out_1[17]     ; ID_EX:inst7|dataout_0[17]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; regFileBoard:RegFile0|data_out_2[18]     ; ID_EX:inst7|dataout_1[18]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; regFileBoard:RegFile0|data_out_2[26]     ; ID_EX:inst7|dataout_1[26]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.390      ;
; 0.239  ; regFileBoard:RegFile0|data_out_2[12]     ; ID_EX:inst7|dataout_1[12]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; regFileBoard:RegFile0|data_out_1[26]     ; ID_EX:inst7|dataout_0[26]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; regFileBoard:RegFile0|data_out_2[29]     ; ID_EX:inst7|dataout_1[29]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; regFileBoard:RegFile0|data_out_2[31]     ; ID_EX:inst7|dataout_1[31]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; debounce:KEY0debounce|pb_debounced       ; regFileBoard:RegFile0|register[17][11]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.040      ; 0.931      ;
; 0.240  ; regFileBoard:RegFile0|data_out_1[4]      ; ID_EX:inst7|dataout_0[4]                 ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; regFileBoard:RegFile0|data_out_2[9]      ; ID_EX:inst7|dataout_1[9]                 ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; regFileBoard:RegFile0|data_out_2[17]     ; ID_EX:inst7|dataout_1[17]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; regFileBoard:RegFile0|data_out_2[23]     ; ID_EX:inst7|dataout_1[23]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; debounce:KEY0debounce|pb_debounced       ; regFileBoard:RegFile0|register[21][11]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.040      ; 0.932      ;
; 0.241  ; CLKcounter:CLKcounter0|i[31]             ; CLKcounter:CLKcounter0|i[31]             ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; CLKinstr:IF_ID0|dataout[14]              ; ID_EX:inst7|rd0[3]                       ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; regFileBoard:RegFile0|data_out_2[10]     ; ID_EX:inst7|dataout_1[10]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; regFileBoard:RegFile0|data_out_1[18]     ; ID_EX:inst7|dataout_0[18]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; regFileBoard:RegFile0|data_out_2[30]     ; ID_EX:inst7|dataout_1[30]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; CLKcounter:CLKcounter0|CLKcount[15]      ; CLKcounter:CLKcounter0|CLKcount[15]      ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; regFileBoard:RegFile0|data_out_2[5]      ; ID_EX:inst7|dataout_1[5]                 ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; regFileBoard:RegFile0|data_out_1[19]     ; ID_EX:inst7|dataout_0[19]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; debounce:KEY0debounce|pb_debounced       ; regFileBoard:RegFile0|register[1][7]     ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.050      ; 0.946      ;
; 0.245  ; ID_EX:inst7|rd0[0]                       ; EX_MEM:inst9|rd1[0]                      ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.397      ;
; 0.250  ; CLKcounter:CLKcounter0|ProgramCounter[7] ; CLKcounter:CLKcounter0|ProgramCounter[7] ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.402      ;
; 0.261  ; debounce:KEY0debounce|pb_debounced       ; regFileBoard:RegFile0|register[21][0]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.034      ; 0.947      ;
; 0.283  ; debounce:KEY0debounce|pb_debounced       ; CLKcounter:CLKcounter0|CLKcount[0]       ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 1.046      ; 1.481      ;
; 0.283  ; debounce:KEY0debounce|pb_debounced       ; CLKcounter:CLKcounter0|CLKcount[1]       ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 1.046      ; 1.481      ;
; 0.283  ; debounce:KEY0debounce|pb_debounced       ; CLKcounter:CLKcounter0|CLKcount[2]       ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 1.046      ; 1.481      ;
; 0.283  ; debounce:KEY0debounce|pb_debounced       ; CLKcounter:CLKcounter0|CLKcount[3]       ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 1.046      ; 1.481      ;
; 0.283  ; debounce:KEY0debounce|pb_debounced       ; CLKcounter:CLKcounter0|CLKcount[4]       ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 1.046      ; 1.481      ;
; 0.283  ; debounce:KEY0debounce|pb_debounced       ; CLKcounter:CLKcounter0|CLKcount[5]       ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 1.046      ; 1.481      ;
; 0.283  ; debounce:KEY0debounce|pb_debounced       ; CLKcounter:CLKcounter0|CLKcount[6]       ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 1.046      ; 1.481      ;
; 0.283  ; debounce:KEY0debounce|pb_debounced       ; CLKcounter:CLKcounter0|CLKcount[7]       ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 1.046      ; 1.481      ;
; 0.283  ; debounce:KEY0debounce|pb_debounced       ; CLKcounter:CLKcounter0|CLKcount[8]       ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 1.046      ; 1.481      ;
; 0.283  ; debounce:KEY0debounce|pb_debounced       ; CLKcounter:CLKcounter0|CLKcount[9]       ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 1.046      ; 1.481      ;
; 0.283  ; debounce:KEY0debounce|pb_debounced       ; CLKcounter:CLKcounter0|CLKcount[10]      ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 1.046      ; 1.481      ;
; 0.283  ; debounce:KEY0debounce|pb_debounced       ; CLKcounter:CLKcounter0|CLKcount[11]      ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 1.046      ; 1.481      ;
; 0.283  ; debounce:KEY0debounce|pb_debounced       ; CLKcounter:CLKcounter0|CLKcount[12]      ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 1.046      ; 1.481      ;
; 0.283  ; debounce:KEY0debounce|pb_debounced       ; CLKcounter:CLKcounter0|CLKcount[13]      ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 1.046      ; 1.481      ;
; 0.283  ; debounce:KEY0debounce|pb_debounced       ; CLKcounter:CLKcounter0|CLKcount[14]      ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 1.046      ; 1.481      ;
; 0.283  ; debounce:KEY0debounce|pb_debounced       ; CLKcounter:CLKcounter0|CLKcount[15]      ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; 0.000        ; 1.046      ; 1.481      ;
; 0.288  ; debounce:KEY0debounce|pb_debounced       ; regFileBoard:RegFile0|register[19][12]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.044      ; 0.984      ;
; 0.288  ; debounce:KEY0debounce|pb_debounced       ; regFileBoard:RegFile0|register[19][16]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.044      ; 0.984      ;
; 0.288  ; debounce:KEY0debounce|pb_debounced       ; regFileBoard:RegFile0|register[19][23]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.044      ; 0.984      ;
; 0.302  ; debounce:KEY0debounce|pb_debounced       ; regFileBoard:RegFile0|register[4][7]     ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.030      ; 0.984      ;
; 0.310  ; debounce:KEY0debounce|pb_debounced       ; regFileBoard:RegFile0|register[9][1]     ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.050      ; 1.012      ;
; 0.315  ; regFileBoard:RegFile0|data_out_2[15]     ; ID_EX:inst7|dataout_1[15]                ; SW[17]                        ; SW[17]      ; 0.000        ; -0.001     ; 0.466      ;
; 0.318  ; debounce:KEY0debounce|pb_debounced       ; regFileBoard:RegFile0|register[29][7]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.051      ; 1.021      ;
; 0.323  ; CLKinstr:IF_ID0|dataout[12]              ; ID_EX:inst7|rd0[1]                       ; SW[17]                        ; SW[17]      ; 0.000        ; -0.001     ; 0.474      ;
; 0.324  ; CLKinstr:IF_ID0|dataout[13]              ; ID_EX:inst7|rd0[2]                       ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.476      ;
; 0.324  ; ID_EX:inst7|rd0[3]                       ; EX_MEM:inst9|rd1[3]                      ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.476      ;
; 0.324  ; regFileBoard:RegFile0|data_out_1[0]      ; ID_EX:inst7|dataout_0[0]                 ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.476      ;
; 0.324  ; regFileBoard:RegFile0|data_out_1[21]     ; ID_EX:inst7|dataout_0[21]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.476      ;
; 0.324  ; regFileBoard:RegFile0|data_out_1[23]     ; ID_EX:inst7|dataout_0[23]                ; SW[17]                        ; SW[17]      ; 0.000        ; -0.001     ; 0.475      ;
; 0.324  ; regFileBoard:RegFile0|data_out_2[27]     ; ID_EX:inst7|dataout_1[27]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.476      ;
; 0.324  ; debounce:KEY0debounce|pb_debounced       ; regFileBoard:RegFile0|register[21][22]   ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.038      ; 1.014      ;
; 0.325  ; regFileBoard:RegFile0|data_out_1[20]     ; ID_EX:inst7|dataout_0[20]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.477      ;
; 0.325  ; regFileBoard:RegFile0|data_out_2[24]     ; ID_EX:inst7|dataout_1[24]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.477      ;
; 0.326  ; regFileBoard:RegFile0|data_out_1[10]     ; ID_EX:inst7|dataout_0[10]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.478      ;
; 0.326  ; regFileBoard:RegFile0|data_out_2[16]     ; ID_EX:inst7|dataout_1[16]                ; SW[17]                        ; SW[17]      ; 0.000        ; -0.001     ; 0.477      ;
; 0.326  ; regFileBoard:RegFile0|data_out_2[22]     ; ID_EX:inst7|dataout_1[22]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.478      ;
; 0.326  ; debounce:KEY0debounce|pb_debounced       ; regFileBoard:RegFile0|register[28][5]    ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.053      ; 1.031      ;
; 0.327  ; regFileBoard:RegFile0|data_out_2[8]      ; ID_EX:inst7|dataout_1[8]                 ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.479      ;
; 0.327  ; regFileBoard:RegFile0|data_out_1[15]     ; ID_EX:inst7|dataout_0[15]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.479      ;
; 0.327  ; regFileBoard:RegFile0|data_out_1[25]     ; ID_EX:inst7|dataout_0[25]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.479      ;
; 0.327  ; regFileBoard:RegFile0|data_out_1[28]     ; ID_EX:inst7|dataout_0[28]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.479      ;
; 0.328  ; regFileBoard:RegFile0|data_out_2[13]     ; ID_EX:inst7|dataout_1[13]                ; SW[17]                        ; SW[17]      ; 0.000        ; -0.001     ; 0.479      ;
; 0.329  ; regFileBoard:RegFile0|data_out_1[3]      ; ID_EX:inst7|dataout_0[3]                 ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.481      ;
; 0.329  ; regFileBoard:RegFile0|data_out_2[14]     ; ID_EX:inst7|dataout_1[14]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.481      ;
; 0.329  ; regFileBoard:RegFile0|data_out_1[22]     ; ID_EX:inst7|dataout_0[22]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.481      ;
; 0.330  ; regFileBoard:RegFile0|data_out_1[24]     ; ID_EX:inst7|dataout_0[24]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.482      ;
; 0.331  ; regFileBoard:RegFile0|data_out_2[19]     ; ID_EX:inst7|dataout_1[19]                ; SW[17]                        ; SW[17]      ; 0.000        ; 0.000      ; 0.483      ;
; 0.334  ; debounce:KEY0debounce|pb_debounced       ; regFileBoard:RegFile0|register[3][7]     ; clk_div:clockdiv0|clock_100Hz ; SW[17]      ; -0.500       ; 1.044      ; 1.030      ;
+--------+------------------------------------------+------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv0|clock_100Khz_reg'                                                                                                                                            ;
+-------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv0|count_10Khz[2]  ; clk_div:clockdiv0|count_10Khz[2]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv0|count_10Khz[1]  ; clk_div:clockdiv0|count_10Khz[1]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv0|clock_10Khz_int ; clk_div:clockdiv0|clock_10Khz_int ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|count_10Khz[2]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|count_10Khz[1]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; clk_div:clockdiv0|count_10Khz[1]  ; clk_div:clockdiv0|clock_10Khz_int ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.252 ; clk_div:clockdiv0|count_10Khz[1]  ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.404      ;
; 0.365 ; clk_div:clockdiv0|count_10Khz[2]  ; clk_div:clockdiv0|clock_10Khz_int ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; clk_div:clockdiv0|count_10Khz[1]  ; clk_div:clockdiv0|count_10Khz[2]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; clk_div:clockdiv0|count_10Khz[2]  ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.378 ; clk_div:clockdiv0|count_10Khz[0]  ; clk_div:clockdiv0|clock_10Khz_int ; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.530      ;
+-------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv0|clock_100hz_reg'                                                                                                                                         ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv0|count_10hz[2]  ; clk_div:clockdiv0|count_10hz[2]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv0|count_10hz[1]  ; clk_div:clockdiv0|count_10hz[1]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv0|clock_10Hz_int ; clk_div:clockdiv0|clock_10Hz_int ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.252 ; clk_div:clockdiv0|count_10hz[1]  ; clk_div:clockdiv0|clock_10Hz_int ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; clk_div:clockdiv0|count_10hz[1]  ; clk_div:clockdiv0|count_10hz[2]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; clk_div:clockdiv0|count_10hz[1]  ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|count_10hz[1]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.359 ; clk_div:clockdiv0|count_10hz[2]  ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; clk_div:clockdiv0|count_10hz[2]  ; clk_div:clockdiv0|clock_10Hz_int ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.371 ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|count_10hz[2]  ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.441 ; clk_div:clockdiv0|count_10hz[0]  ; clk_div:clockdiv0|clock_10Hz_int ; clk_div:clockdiv0|clock_100hz_reg ; clk_div:clockdiv0|clock_100hz_reg ; 0.000        ; 0.000      ; 0.593      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv0|clock_10Hz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv0|count_1hz[1]  ; clk_div:clockdiv0|count_1hz[1]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv0|count_1hz[2]  ; clk_div:clockdiv0|count_1hz[2]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv0|clock_1Hz_int ; clk_div:clockdiv0|clock_1Hz_int ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|count_1hz[1]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.396      ;
; 0.246 ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|clock_1Hz_int ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.248 ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|count_1hz[2]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.318 ; clk_div:clockdiv0|count_1hz[1]  ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.470      ;
; 0.360 ; clk_div:clockdiv0|count_1hz[2]  ; clk_div:clockdiv0|clock_1Hz_int ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; clk_div:clockdiv0|count_1hz[2]  ; clk_div:clockdiv0|count_1hz[0]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.513      ;
; 0.372 ; clk_div:clockdiv0|count_1hz[1]  ; clk_div:clockdiv0|clock_1Hz_int ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; clk_div:clockdiv0|count_1hz[1]  ; clk_div:clockdiv0|count_1hz[2]  ; clk_div:clockdiv0|clock_10Hz_reg ; clk_div:clockdiv0|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.526      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv0|clock_10Khz_reg'                                                                                                                                         ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv0|count_1Khz[1]  ; clk_div:clockdiv0|count_1Khz[1]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv0|count_1Khz[2]  ; clk_div:clockdiv0|count_1Khz[2]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv0|clock_1Khz_int ; clk_div:clockdiv0|clock_1Khz_int ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.251 ; clk_div:clockdiv0|count_1Khz[2]  ; clk_div:clockdiv0|clock_1Khz_int ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|count_1Khz[1]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.404      ;
; 0.368 ; clk_div:clockdiv0|count_1Khz[2]  ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|clock_1Khz_int ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|count_1Khz[2]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; clk_div:clockdiv0|count_1Khz[1]  ; clk_div:clockdiv0|count_1Khz[0]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clk_div:clockdiv0|count_1Khz[1]  ; clk_div:clockdiv0|count_1Khz[2]  ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; clk_div:clockdiv0|count_1Khz[1]  ; clk_div:clockdiv0|clock_1Khz_int ; clk_div:clockdiv0|clock_10Khz_reg ; clk_div:clockdiv0|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.527      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv0|clock_1Khz_reg'                                                                                                                                          ;
+-------+-----------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv0|count_100hz[1]  ; clk_div:clockdiv0|count_100hz[1]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv0|count_100hz[2]  ; clk_div:clockdiv0|count_100hz[2]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv0|clock_100hz_int ; clk_div:clockdiv0|clock_100hz_int ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|count_100hz[2]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|count_100hz[1]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; clk_div:clockdiv0|count_100hz[1]  ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|clock_100hz_int ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.363 ; clk_div:clockdiv0|count_100hz[2]  ; clk_div:clockdiv0|count_100hz[0]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; clk_div:clockdiv0|count_100hz[1]  ; clk_div:clockdiv0|clock_100hz_int ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; clk_div:clockdiv0|count_100hz[1]  ; clk_div:clockdiv0|count_100hz[2]  ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.518      ;
; 0.448 ; clk_div:clockdiv0|count_100hz[2]  ; clk_div:clockdiv0|clock_100hz_int ; clk_div:clockdiv0|clock_1Khz_reg ; clk_div:clockdiv0|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.600      ;
+-------+-----------------------------------+-----------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv0|clock_1Mhz_reg'                                                                                                                                            ;
+-------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv0|count_100Khz[2]  ; clk_div:clockdiv0|count_100Khz[2]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv0|count_100Khz[1]  ; clk_div:clockdiv0|count_100Khz[1]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv0|clock_100Khz_int ; clk_div:clockdiv0|clock_100Khz_int ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.252 ; clk_div:clockdiv0|count_100Khz[1]  ; clk_div:clockdiv0|count_100Khz[2]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; clk_div:clockdiv0|count_100Khz[1]  ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; clk_div:clockdiv0|count_100Khz[1]  ; clk_div:clockdiv0|clock_100Khz_int ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.319 ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|count_100Khz[1]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.471      ;
; 0.368 ; clk_div:clockdiv0|count_100Khz[2]  ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; clk_div:clockdiv0|count_100Khz[2]  ; clk_div:clockdiv0|clock_100Khz_int ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.372 ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|count_100Khz[2]  ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_div:clockdiv0|count_100Khz[0]  ; clk_div:clockdiv0|clock_100Khz_int ; clk_div:clockdiv0|clock_1Mhz_reg ; clk_div:clockdiv0|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.524      ;
+-------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv0|clock_100Hz'                                                                                                                                        ;
+-------+-----------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                            ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.237 ; debounce:KEY0debounce|SHIFT_PB[0] ; debounce:KEY0debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; 0.000      ; 0.389      ;
; 0.242 ; debounce:KEY1debounce|SHIFT_PB[1] ; debounce:KEY1debounce|SHIFT_PB[0]  ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; 0.000      ; 0.394      ;
; 0.292 ; debounce:KEY0debounce|SHIFT_PB[1] ; debounce:KEY0debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; 0.000      ; 0.444      ;
; 0.319 ; debounce:KEY1debounce|SHIFT_PB[2] ; debounce:KEY1debounce|SHIFT_PB[1]  ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; 0.000      ; 0.471      ;
; 0.320 ; debounce:KEY1debounce|SHIFT_PB[3] ; debounce:KEY1debounce|SHIFT_PB[2]  ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; 0.000      ; 0.472      ;
; 0.329 ; debounce:KEY0debounce|SHIFT_PB[3] ; debounce:KEY0debounce|SHIFT_PB[2]  ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; debounce:KEY0debounce|SHIFT_PB[1] ; debounce:KEY0debounce|SHIFT_PB[0]  ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; 0.000      ; 0.482      ;
; 0.332 ; debounce:KEY0debounce|SHIFT_PB[2] ; debounce:KEY0debounce|SHIFT_PB[1]  ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; 0.000      ; 0.484      ;
; 0.363 ; debounce:KEY0debounce|SHIFT_PB[3] ; debounce:KEY0debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; 0.000      ; 0.515      ;
; 0.456 ; debounce:KEY0debounce|SHIFT_PB[2] ; debounce:KEY0debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; 0.000      ; 0.608      ;
; 0.692 ; debounce:KEY1debounce|SHIFT_PB[1] ; debounce:KEY1debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; -0.450     ; 0.394      ;
; 0.742 ; debounce:KEY1debounce|SHIFT_PB[2] ; debounce:KEY1debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; -0.450     ; 0.444      ;
; 0.804 ; debounce:KEY1debounce|SHIFT_PB[0] ; debounce:KEY1debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; -0.450     ; 0.506      ;
; 0.822 ; debounce:KEY1debounce|SHIFT_PB[3] ; debounce:KEY1debounce|pb_debounced ; clk_div:clockdiv0|clock_100Hz ; clk_div:clockdiv0|clock_100Hz ; 0.000        ; -0.450     ; 0.524      ;
+-------+-----------------------------------+------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[17]'                                                                                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Fall       ; raminout2:DATAmem|altsyncram:altsyncram_component|altsyncram_4c82:auto_generated|ram_block1a0~portb_address_reg2 ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_Display_sym|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[15]'                                                                                         ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[15] ; Rise       ; SW[15]                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdataHEX[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdataHEX[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdataHEX[1]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdataHEX[1]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdataHEX[2]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdataHEX[2]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdataHEX[3]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdataHEX[3]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdataHEX[4]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdataHEX[4]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[0]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[10]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[10]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[11]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[11]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[12]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[12]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[13]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[13]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[14]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[14]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[15]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[15]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[16]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[16]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[17]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[17]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[18]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[18]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[19]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[19]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[1]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[1]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[20]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[20]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[21]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[21]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[22]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[22]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[23]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[23]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[24]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[24]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[25]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[25]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[26]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[26]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[27]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[27]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[28]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[28]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[29]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[29]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[2]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[30]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[30]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[31]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[31]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[3]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[3]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[4]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[4]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[5]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[5]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[6]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[6]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[7]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[7]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[8]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[8]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[9]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdata_select:LCDdataselect0|LCDdata[9]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[0]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[0]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[7]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[7]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[7]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[7]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[7]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; LCDdataselect0|LCDdataHEX[7]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; LCDdataselect0|LCDdataHEX[7]~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; LCDdataselect0|LCDdataHEX[7]~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; LCDdataselect0|LCDdata[0]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; LCDdataselect0|LCDdata[0]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; LCDdataselect0|LCDdata[10]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; LCDdataselect0|LCDdata[10]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; LCDdataselect0|LCDdata[11]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; LCDdataselect0|LCDdata[11]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; LCDdataselect0|LCDdata[12]|dataa               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_100Hz'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY0debounce|SHIFT_PB[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY0debounce|SHIFT_PB[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY0debounce|SHIFT_PB[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY0debounce|SHIFT_PB[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY0debounce|SHIFT_PB[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY0debounce|SHIFT_PB[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY0debounce|SHIFT_PB[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY0debounce|SHIFT_PB[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY0debounce|pb_debounced     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY0debounce|pb_debounced     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY1debounce|SHIFT_PB[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY1debounce|SHIFT_PB[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY1debounce|SHIFT_PB[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY1debounce|SHIFT_PB[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY1debounce|SHIFT_PB[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY1debounce|SHIFT_PB[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY1debounce|SHIFT_PB[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY1debounce|SHIFT_PB[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY1debounce|pb_debounced     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; debounce:KEY1debounce|pb_debounced     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY0debounce|SHIFT_PB[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY0debounce|SHIFT_PB[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY0debounce|SHIFT_PB[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY0debounce|SHIFT_PB[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY0debounce|SHIFT_PB[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY0debounce|SHIFT_PB[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY0debounce|SHIFT_PB[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY0debounce|SHIFT_PB[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY0debounce|pb_debounced|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY0debounce|pb_debounced|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY1debounce|SHIFT_PB[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY1debounce|SHIFT_PB[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY1debounce|SHIFT_PB[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY1debounce|SHIFT_PB[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY1debounce|SHIFT_PB[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY1debounce|SHIFT_PB[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY1debounce|SHIFT_PB[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY1debounce|SHIFT_PB[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY1debounce|pb_debounced|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; KEY1debounce|pb_debounced|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; clockdiv0|clock_100Hz|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; clockdiv0|clock_100Hz|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; clockdiv0|clock_100Hz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; clockdiv0|clock_100Hz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Hz ; Rise       ; clockdiv0|clock_100Hz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Hz ; Rise       ; clockdiv0|clock_100Hz~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_100Khz_reg'                                                                                      ;
+--------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clk_div:clockdiv0|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clk_div:clockdiv0|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clk_div:clockdiv0|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clk_div:clockdiv0|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clk_div:clockdiv0|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clk_div:clockdiv0|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clk_div:clockdiv0|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clk_div:clockdiv0|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100Khz_reg ; Rise       ; clockdiv0|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_100hz_reg'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clk_div:clockdiv0|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clk_div:clockdiv0|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clk_div:clockdiv0|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clk_div:clockdiv0|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clk_div:clockdiv0|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clk_div:clockdiv0|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clk_div:clockdiv0|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clk_div:clockdiv0|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_100hz_reg ; Rise       ; clockdiv0|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_10Hz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clk_div:clockdiv0|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clk_div:clockdiv0|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clk_div:clockdiv0|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clk_div:clockdiv0|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clk_div:clockdiv0|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clk_div:clockdiv0|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clk_div:clockdiv0|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clk_div:clockdiv0|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Hz_reg ; Rise       ; clockdiv0|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_10Khz_reg'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clk_div:clockdiv0|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clk_div:clockdiv0|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clk_div:clockdiv0|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clk_div:clockdiv0|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clk_div:clockdiv0|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clk_div:clockdiv0|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clk_div:clockdiv0|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clk_div:clockdiv0|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_10Khz_reg ; Rise       ; clockdiv0|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_1Khz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clk_div:clockdiv0|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clk_div:clockdiv0|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clk_div:clockdiv0|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clk_div:clockdiv0|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clk_div:clockdiv0|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clk_div:clockdiv0|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clk_div:clockdiv0|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clk_div:clockdiv0|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Khz_reg ; Rise       ; clockdiv0|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv0|clock_1Mhz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv0|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv0|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv0|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv0|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv0|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv0|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv0|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv0|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv0|clock_1Mhz_reg ; Rise       ; clockdiv0|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; SW[*]     ; SW[15]                        ; 2.760  ; 2.760  ; Rise       ; SW[15]                        ;
;  SW[0]    ; SW[15]                        ; 0.050  ; 0.050  ; Rise       ; SW[15]                        ;
;  SW[1]    ; SW[15]                        ; 0.096  ; 0.096  ; Rise       ; SW[15]                        ;
;  SW[2]    ; SW[15]                        ; -0.110 ; -0.110 ; Rise       ; SW[15]                        ;
;  SW[3]    ; SW[15]                        ; -0.037 ; -0.037 ; Rise       ; SW[15]                        ;
;  SW[4]    ; SW[15]                        ; 0.260  ; 0.260  ; Rise       ; SW[15]                        ;
;  SW[5]    ; SW[15]                        ; -0.102 ; -0.102 ; Rise       ; SW[15]                        ;
;  SW[6]    ; SW[15]                        ; 0.320  ; 0.320  ; Rise       ; SW[15]                        ;
;  SW[7]    ; SW[15]                        ; 0.283  ; 0.283  ; Rise       ; SW[15]                        ;
;  SW[8]    ; SW[15]                        ; 0.398  ; 0.398  ; Rise       ; SW[15]                        ;
;  SW[9]    ; SW[15]                        ; 0.277  ; 0.277  ; Rise       ; SW[15]                        ;
;  SW[10]   ; SW[15]                        ; -0.235 ; -0.235 ; Rise       ; SW[15]                        ;
;  SW[11]   ; SW[15]                        ; -0.360 ; -0.360 ; Rise       ; SW[15]                        ;
;  SW[12]   ; SW[15]                        ; -0.424 ; -0.424 ; Rise       ; SW[15]                        ;
;  SW[13]   ; SW[15]                        ; 2.002  ; 2.002  ; Rise       ; SW[15]                        ;
;  SW[14]   ; SW[15]                        ; 2.520  ; 2.520  ; Rise       ; SW[15]                        ;
;  SW[15]   ; SW[15]                        ; 0.014  ; 0.014  ; Rise       ; SW[15]                        ;
;  SW[16]   ; SW[15]                        ; 2.760  ; 2.760  ; Rise       ; SW[15]                        ;
; SW[*]     ; SW[17]                        ; 1.984  ; 1.984  ; Rise       ; SW[17]                        ;
;  SW[0]    ; SW[17]                        ; 1.722  ; 1.722  ; Rise       ; SW[17]                        ;
;  SW[1]    ; SW[17]                        ; 1.761  ; 1.761  ; Rise       ; SW[17]                        ;
;  SW[2]    ; SW[17]                        ; 1.984  ; 1.984  ; Rise       ; SW[17]                        ;
;  SW[3]    ; SW[17]                        ; 1.890  ; 1.890  ; Rise       ; SW[17]                        ;
;  SW[4]    ; SW[17]                        ; -0.413 ; -0.413 ; Rise       ; SW[17]                        ;
; SW[*]     ; SW[17]                        ; 1.933  ; 1.933  ; Fall       ; SW[17]                        ;
;  SW[5]    ; SW[17]                        ; -0.903 ; -0.903 ; Fall       ; SW[17]                        ;
;  SW[6]    ; SW[17]                        ; -0.809 ; -0.809 ; Fall       ; SW[17]                        ;
;  SW[7]    ; SW[17]                        ; -0.333 ; -0.333 ; Fall       ; SW[17]                        ;
;  SW[8]    ; SW[17]                        ; -0.516 ; -0.516 ; Fall       ; SW[17]                        ;
;  SW[9]    ; SW[17]                        ; -0.836 ; -0.836 ; Fall       ; SW[17]                        ;
;  SW[10]   ; SW[17]                        ; -0.921 ; -0.921 ; Fall       ; SW[17]                        ;
;  SW[11]   ; SW[17]                        ; -0.915 ; -0.915 ; Fall       ; SW[17]                        ;
;  SW[12]   ; SW[17]                        ; -1.051 ; -1.051 ; Fall       ; SW[17]                        ;
;  SW[13]   ; SW[17]                        ; 1.427  ; 1.427  ; Fall       ; SW[17]                        ;
;  SW[14]   ; SW[17]                        ; 1.933  ; 1.933  ; Fall       ; SW[17]                        ;
; KEY[*]    ; clk_div:clockdiv0|clock_100Hz ; 3.266  ; 3.266  ; Rise       ; clk_div:clockdiv0|clock_100Hz ;
;  KEY[0]   ; clk_div:clockdiv0|clock_100Hz ; 3.266  ; 3.266  ; Rise       ; clk_div:clockdiv0|clock_100Hz ;
;  KEY[1]   ; clk_div:clockdiv0|clock_100Hz ; 2.322  ; 2.322  ; Rise       ; clk_div:clockdiv0|clock_100Hz ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; SW[*]     ; SW[15]                        ; 0.738  ; 0.738  ; Rise       ; SW[15]                        ;
;  SW[0]    ; SW[15]                        ; 0.338  ; 0.338  ; Rise       ; SW[15]                        ;
;  SW[1]    ; SW[15]                        ; 0.254  ; 0.254  ; Rise       ; SW[15]                        ;
;  SW[2]    ; SW[15]                        ; 0.381  ; 0.381  ; Rise       ; SW[15]                        ;
;  SW[3]    ; SW[15]                        ; 0.308  ; 0.308  ; Rise       ; SW[15]                        ;
;  SW[4]    ; SW[15]                        ; 0.094  ; 0.094  ; Rise       ; SW[15]                        ;
;  SW[5]    ; SW[15]                        ; 0.490  ; 0.490  ; Rise       ; SW[15]                        ;
;  SW[6]    ; SW[15]                        ; 0.030  ; 0.030  ; Rise       ; SW[15]                        ;
;  SW[7]    ; SW[15]                        ; -0.012 ; -0.012 ; Rise       ; SW[15]                        ;
;  SW[8]    ; SW[15]                        ; -0.127 ; -0.127 ; Rise       ; SW[15]                        ;
;  SW[9]    ; SW[15]                        ; 0.077  ; 0.077  ; Rise       ; SW[15]                        ;
;  SW[10]   ; SW[15]                        ; 0.623  ; 0.623  ; Rise       ; SW[15]                        ;
;  SW[11]   ; SW[15]                        ; 0.710  ; 0.710  ; Rise       ; SW[15]                        ;
;  SW[12]   ; SW[15]                        ; 0.695  ; 0.695  ; Rise       ; SW[15]                        ;
;  SW[13]   ; SW[15]                        ; -1.731 ; -1.731 ; Rise       ; SW[15]                        ;
;  SW[14]   ; SW[15]                        ; -2.166 ; -2.166 ; Rise       ; SW[15]                        ;
;  SW[15]   ; SW[15]                        ; 0.738  ; 0.738  ; Rise       ; SW[15]                        ;
;  SW[16]   ; SW[15]                        ; -1.442 ; -1.442 ; Rise       ; SW[15]                        ;
; SW[*]     ; SW[17]                        ; 0.973  ; 0.973  ; Rise       ; SW[17]                        ;
;  SW[0]    ; SW[17]                        ; 0.713  ; 0.713  ; Rise       ; SW[17]                        ;
;  SW[1]    ; SW[17]                        ; 0.787  ; 0.787  ; Rise       ; SW[17]                        ;
;  SW[2]    ; SW[17]                        ; 0.810  ; 0.810  ; Rise       ; SW[17]                        ;
;  SW[3]    ; SW[17]                        ; 0.639  ; 0.639  ; Rise       ; SW[17]                        ;
;  SW[4]    ; SW[17]                        ; 0.973  ; 0.973  ; Rise       ; SW[17]                        ;
; SW[*]     ; SW[17]                        ; 1.400  ; 1.400  ; Fall       ; SW[17]                        ;
;  SW[5]    ; SW[17]                        ; 1.245  ; 1.245  ; Fall       ; SW[17]                        ;
;  SW[6]    ; SW[17]                        ; 1.080  ; 1.080  ; Fall       ; SW[17]                        ;
;  SW[7]    ; SW[17]                        ; 1.050  ; 1.050  ; Fall       ; SW[17]                        ;
;  SW[8]    ; SW[17]                        ; 1.046  ; 1.046  ; Fall       ; SW[17]                        ;
;  SW[9]    ; SW[17]                        ; 1.174  ; 1.174  ; Fall       ; SW[17]                        ;
;  SW[10]   ; SW[17]                        ; 1.400  ; 1.400  ; Fall       ; SW[17]                        ;
;  SW[11]   ; SW[17]                        ; 1.149  ; 1.149  ; Fall       ; SW[17]                        ;
;  SW[12]   ; SW[17]                        ; 1.329  ; 1.329  ; Fall       ; SW[17]                        ;
;  SW[13]   ; SW[17]                        ; -0.915 ; -0.915 ; Fall       ; SW[17]                        ;
;  SW[14]   ; SW[17]                        ; -1.091 ; -1.091 ; Fall       ; SW[17]                        ;
; KEY[*]    ; clk_div:clockdiv0|clock_100Hz ; -2.202 ; -2.202 ; Rise       ; clk_div:clockdiv0|clock_100Hz ;
;  KEY[0]   ; clk_div:clockdiv0|clock_100Hz ; -3.146 ; -3.146 ; Rise       ; clk_div:clockdiv0|clock_100Hz ;
;  KEY[1]   ; clk_div:clockdiv0|clock_100Hz ; -2.202 ; -2.202 ; Rise       ; clk_div:clockdiv0|clock_100Hz ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.241 ; 4.241 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.098 ; 4.098 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.100 ; 4.100 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.081 ; 4.081 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.219 ; 4.219 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.096 ; 4.096 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.112 ; 4.112 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.105 ; 4.105 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.241 ; 4.241 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.083 ; 4.083 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.106 ; 4.106 ; Rise       ; CLOCK_50        ;
; HEX6[*]      ; SW[15]     ; 5.197 ; 5.197 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 4.915 ; 4.915 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 4.917 ; 4.917 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 4.919 ; 4.919 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 5.196 ; 5.196 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 5.197 ; 5.197 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 5.191 ; 5.191 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 5.176 ; 5.176 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 4.819 ; 4.819 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 4.807 ; 4.807 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 4.777 ; 4.777 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 4.777 ; 4.777 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 4.819 ; 4.819 ; Rise       ; SW[15]          ;
; HEX0[*]      ; SW[17]     ; 5.900 ; 5.900 ; Rise       ; SW[17]          ;
;  HEX0[0]     ; SW[17]     ; 5.900 ; 5.900 ; Rise       ; SW[17]          ;
;  HEX0[1]     ; SW[17]     ; 5.871 ; 5.871 ; Rise       ; SW[17]          ;
;  HEX0[2]     ; SW[17]     ; 5.883 ; 5.883 ; Rise       ; SW[17]          ;
;  HEX0[3]     ; SW[17]     ; 5.774 ; 5.774 ; Rise       ; SW[17]          ;
;  HEX0[4]     ; SW[17]     ; 5.771 ; 5.771 ; Rise       ; SW[17]          ;
;  HEX0[5]     ; SW[17]     ; 5.774 ; 5.774 ; Rise       ; SW[17]          ;
;  HEX0[6]     ; SW[17]     ; 5.758 ; 5.758 ; Rise       ; SW[17]          ;
; HEX1[*]      ; SW[17]     ; 5.330 ; 5.330 ; Rise       ; SW[17]          ;
;  HEX1[0]     ; SW[17]     ; 5.306 ; 5.306 ; Rise       ; SW[17]          ;
;  HEX1[1]     ; SW[17]     ; 5.330 ; 5.330 ; Rise       ; SW[17]          ;
;  HEX1[2]     ; SW[17]     ; 5.181 ; 5.181 ; Rise       ; SW[17]          ;
;  HEX1[3]     ; SW[17]     ; 5.162 ; 5.162 ; Rise       ; SW[17]          ;
;  HEX1[4]     ; SW[17]     ; 5.183 ; 5.183 ; Rise       ; SW[17]          ;
;  HEX1[5]     ; SW[17]     ; 5.163 ; 5.163 ; Rise       ; SW[17]          ;
;  HEX1[6]     ; SW[17]     ; 5.082 ; 5.082 ; Rise       ; SW[17]          ;
; HEX2[*]      ; SW[17]     ; 5.219 ; 5.219 ; Rise       ; SW[17]          ;
;  HEX2[0]     ; SW[17]     ; 5.134 ; 5.134 ; Rise       ; SW[17]          ;
;  HEX2[1]     ; SW[17]     ; 5.039 ; 5.039 ; Rise       ; SW[17]          ;
;  HEX2[2]     ; SW[17]     ; 5.102 ; 5.102 ; Rise       ; SW[17]          ;
;  HEX2[3]     ; SW[17]     ; 5.088 ; 5.088 ; Rise       ; SW[17]          ;
;  HEX2[4]     ; SW[17]     ; 5.169 ; 5.169 ; Rise       ; SW[17]          ;
;  HEX2[5]     ; SW[17]     ; 5.219 ; 5.219 ; Rise       ; SW[17]          ;
;  HEX2[6]     ; SW[17]     ; 5.184 ; 5.184 ; Rise       ; SW[17]          ;
; HEX3[*]      ; SW[17]     ; 5.319 ; 5.319 ; Rise       ; SW[17]          ;
;  HEX3[0]     ; SW[17]     ; 5.319 ; 5.319 ; Rise       ; SW[17]          ;
;  HEX3[1]     ; SW[17]     ; 5.216 ; 5.216 ; Rise       ; SW[17]          ;
;  HEX3[2]     ; SW[17]     ; 5.249 ; 5.249 ; Rise       ; SW[17]          ;
;  HEX3[3]     ; SW[17]     ; 5.217 ; 5.217 ; Rise       ; SW[17]          ;
;  HEX3[4]     ; SW[17]     ; 5.244 ; 5.244 ; Rise       ; SW[17]          ;
;  HEX3[5]     ; SW[17]     ; 5.313 ; 5.313 ; Rise       ; SW[17]          ;
;  HEX3[6]     ; SW[17]     ; 5.309 ; 5.309 ; Rise       ; SW[17]          ;
; HEX4[*]      ; SW[17]     ; 5.501 ; 5.501 ; Rise       ; SW[17]          ;
;  HEX4[0]     ; SW[17]     ; 5.501 ; 5.501 ; Rise       ; SW[17]          ;
;  HEX4[1]     ; SW[17]     ; 5.372 ; 5.372 ; Rise       ; SW[17]          ;
;  HEX4[2]     ; SW[17]     ; 5.372 ; 5.372 ; Rise       ; SW[17]          ;
;  HEX4[3]     ; SW[17]     ; 5.361 ; 5.361 ; Rise       ; SW[17]          ;
;  HEX4[4]     ; SW[17]     ; 5.381 ; 5.381 ; Rise       ; SW[17]          ;
;  HEX4[6]     ; SW[17]     ; 5.306 ; 5.306 ; Rise       ; SW[17]          ;
; HEX5[*]      ; SW[17]     ; 5.394 ; 5.394 ; Rise       ; SW[17]          ;
;  HEX5[0]     ; SW[17]     ; 5.394 ; 5.394 ; Rise       ; SW[17]          ;
;  HEX5[1]     ; SW[17]     ; 5.357 ; 5.357 ; Rise       ; SW[17]          ;
;  HEX5[2]     ; SW[17]     ; 5.312 ; 5.312 ; Rise       ; SW[17]          ;
;  HEX5[3]     ; SW[17]     ; 5.267 ; 5.267 ; Rise       ; SW[17]          ;
;  HEX5[4]     ; SW[17]     ; 5.241 ; 5.241 ; Rise       ; SW[17]          ;
;  HEX5[5]     ; SW[17]     ; 5.248 ; 5.248 ; Rise       ; SW[17]          ;
;  HEX5[6]     ; SW[17]     ; 5.319 ; 5.319 ; Rise       ; SW[17]          ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.081 ; 4.081 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.098 ; 4.098 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.100 ; 4.100 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.081 ; 4.081 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.219 ; 4.219 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.096 ; 4.096 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.112 ; 4.112 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.105 ; 4.105 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.241 ; 4.241 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.083 ; 4.083 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.106 ; 4.106 ; Rise       ; CLOCK_50        ;
; HEX6[*]      ; SW[15]     ; 4.600 ; 4.600 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 4.600 ; 4.600 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 4.602 ; 4.602 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 4.600 ; 4.600 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 4.877 ; 4.877 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 4.880 ; 4.880 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 4.867 ; 4.867 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 4.856 ; 4.856 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 4.777 ; 4.777 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 4.807 ; 4.807 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 4.777 ; 4.777 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 4.777 ; 4.777 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 4.819 ; 4.819 ; Rise       ; SW[15]          ;
; HEX0[*]      ; SW[17]     ; 5.576 ; 5.576 ; Rise       ; SW[17]          ;
;  HEX0[0]     ; SW[17]     ; 5.716 ; 5.716 ; Rise       ; SW[17]          ;
;  HEX0[1]     ; SW[17]     ; 5.686 ; 5.686 ; Rise       ; SW[17]          ;
;  HEX0[2]     ; SW[17]     ; 5.705 ; 5.705 ; Rise       ; SW[17]          ;
;  HEX0[3]     ; SW[17]     ; 5.592 ; 5.592 ; Rise       ; SW[17]          ;
;  HEX0[4]     ; SW[17]     ; 5.589 ; 5.589 ; Rise       ; SW[17]          ;
;  HEX0[5]     ; SW[17]     ; 5.597 ; 5.597 ; Rise       ; SW[17]          ;
;  HEX0[6]     ; SW[17]     ; 5.576 ; 5.576 ; Rise       ; SW[17]          ;
; HEX1[*]      ; SW[17]     ; 4.944 ; 4.944 ; Rise       ; SW[17]          ;
;  HEX1[0]     ; SW[17]     ; 5.173 ; 5.173 ; Rise       ; SW[17]          ;
;  HEX1[1]     ; SW[17]     ; 5.199 ; 5.199 ; Rise       ; SW[17]          ;
;  HEX1[2]     ; SW[17]     ; 5.036 ; 5.036 ; Rise       ; SW[17]          ;
;  HEX1[3]     ; SW[17]     ; 5.031 ; 5.031 ; Rise       ; SW[17]          ;
;  HEX1[4]     ; SW[17]     ; 5.054 ; 5.054 ; Rise       ; SW[17]          ;
;  HEX1[5]     ; SW[17]     ; 5.024 ; 5.024 ; Rise       ; SW[17]          ;
;  HEX1[6]     ; SW[17]     ; 4.944 ; 4.944 ; Rise       ; SW[17]          ;
; HEX2[*]      ; SW[17]     ; 4.917 ; 4.917 ; Rise       ; SW[17]          ;
;  HEX2[0]     ; SW[17]     ; 5.012 ; 5.012 ; Rise       ; SW[17]          ;
;  HEX2[1]     ; SW[17]     ; 4.917 ; 4.917 ; Rise       ; SW[17]          ;
;  HEX2[2]     ; SW[17]     ; 4.975 ; 4.975 ; Rise       ; SW[17]          ;
;  HEX2[3]     ; SW[17]     ; 4.970 ; 4.970 ; Rise       ; SW[17]          ;
;  HEX2[4]     ; SW[17]     ; 5.051 ; 5.051 ; Rise       ; SW[17]          ;
;  HEX2[5]     ; SW[17]     ; 5.101 ; 5.101 ; Rise       ; SW[17]          ;
;  HEX2[6]     ; SW[17]     ; 5.066 ; 5.066 ; Rise       ; SW[17]          ;
; HEX3[*]      ; SW[17]     ; 5.084 ; 5.084 ; Rise       ; SW[17]          ;
;  HEX3[0]     ; SW[17]     ; 5.188 ; 5.188 ; Rise       ; SW[17]          ;
;  HEX3[1]     ; SW[17]     ; 5.086 ; 5.086 ; Rise       ; SW[17]          ;
;  HEX3[2]     ; SW[17]     ; 5.109 ; 5.109 ; Rise       ; SW[17]          ;
;  HEX3[3]     ; SW[17]     ; 5.084 ; 5.084 ; Rise       ; SW[17]          ;
;  HEX3[4]     ; SW[17]     ; 5.111 ; 5.111 ; Rise       ; SW[17]          ;
;  HEX3[5]     ; SW[17]     ; 5.181 ; 5.181 ; Rise       ; SW[17]          ;
;  HEX3[6]     ; SW[17]     ; 5.184 ; 5.184 ; Rise       ; SW[17]          ;
; HEX4[*]      ; SW[17]     ; 5.178 ; 5.178 ; Rise       ; SW[17]          ;
;  HEX4[0]     ; SW[17]     ; 5.318 ; 5.318 ; Rise       ; SW[17]          ;
;  HEX4[1]     ; SW[17]     ; 5.181 ; 5.181 ; Rise       ; SW[17]          ;
;  HEX4[2]     ; SW[17]     ; 5.181 ; 5.181 ; Rise       ; SW[17]          ;
;  HEX4[3]     ; SW[17]     ; 5.178 ; 5.178 ; Rise       ; SW[17]          ;
;  HEX4[4]     ; SW[17]     ; 5.198 ; 5.198 ; Rise       ; SW[17]          ;
;  HEX4[6]     ; SW[17]     ; 5.305 ; 5.305 ; Rise       ; SW[17]          ;
; HEX5[*]      ; SW[17]     ; 4.967 ; 4.967 ; Rise       ; SW[17]          ;
;  HEX5[0]     ; SW[17]     ; 5.118 ; 5.118 ; Rise       ; SW[17]          ;
;  HEX5[1]     ; SW[17]     ; 5.083 ; 5.083 ; Rise       ; SW[17]          ;
;  HEX5[2]     ; SW[17]     ; 5.037 ; 5.037 ; Rise       ; SW[17]          ;
;  HEX5[3]     ; SW[17]     ; 4.991 ; 4.991 ; Rise       ; SW[17]          ;
;  HEX5[4]     ; SW[17]     ; 4.967 ; 4.967 ; Rise       ; SW[17]          ;
;  HEX5[5]     ; SW[17]     ; 4.973 ; 4.973 ; Rise       ; SW[17]          ;
;  HEX5[6]     ; SW[17]     ; 5.047 ; 5.047 ; Rise       ; SW[17]          ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                  ;
+-------------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                               ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                    ; -6.245    ; -2.286  ; N/A      ; N/A     ; -2.000              ;
;  CLOCK_50                           ; -6.245    ; -2.286  ; N/A      ; N/A     ; -1.380              ;
;  SW[15]                             ; -3.587    ; -0.969  ; N/A      ; N/A     ; -1.222              ;
;  SW[17]                             ; -5.585    ; -0.389  ; N/A      ; N/A     ; -2.000              ;
;  clk_div:clockdiv0|clock_100Hz      ; -0.630    ; 0.237   ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv0|clock_100Khz_reg ; -0.071    ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv0|clock_100hz_reg  ; -0.208    ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv0|clock_10Hz_reg   ; -0.071    ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv0|clock_10Khz_reg  ; -0.070    ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv0|clock_1Khz_reg   ; -0.239    ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv0|clock_1Mhz_reg   ; -0.069    ; 0.215   ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                     ; -5270.104 ; -28.743 ; 0.0      ; 0.0     ; -3681.824           ;
;  CLOCK_50                           ; -131.047  ; -2.286  ; N/A      ; N/A     ; -77.380             ;
;  SW[15]                             ; -97.825   ; -25.702 ; N/A      ; N/A     ; -1.222              ;
;  SW[17]                             ; -5039.183 ; -0.755  ; N/A      ; N/A     ; -3569.222           ;
;  clk_div:clockdiv0|clock_100Hz      ; -0.885    ; 0.000   ; N/A      ; N/A     ; -10.000             ;
;  clk_div:clockdiv0|clock_100Khz_reg ; -0.123    ; 0.000   ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv0|clock_100hz_reg  ; -0.259    ; 0.000   ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv0|clock_10Hz_reg   ; -0.140    ; 0.000   ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv0|clock_10Khz_reg  ; -0.208    ; 0.000   ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv0|clock_1Khz_reg   ; -0.285    ; 0.000   ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv0|clock_1Mhz_reg   ; -0.149    ; 0.000   ; N/A      ; N/A     ; -4.000              ;
+-------------------------------------+-----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; SW[*]     ; SW[15]                        ; 5.233  ; 5.233  ; Rise       ; SW[15]                        ;
;  SW[0]    ; SW[15]                        ; 0.652  ; 0.652  ; Rise       ; SW[15]                        ;
;  SW[1]    ; SW[15]                        ; 0.807  ; 0.807  ; Rise       ; SW[15]                        ;
;  SW[2]    ; SW[15]                        ; 0.342  ; 0.342  ; Rise       ; SW[15]                        ;
;  SW[3]    ; SW[15]                        ; 0.477  ; 0.477  ; Rise       ; SW[15]                        ;
;  SW[4]    ; SW[15]                        ; 1.116  ; 1.116  ; Rise       ; SW[15]                        ;
;  SW[5]    ; SW[15]                        ; 0.419  ; 0.419  ; Rise       ; SW[15]                        ;
;  SW[6]    ; SW[15]                        ; 1.294  ; 1.294  ; Rise       ; SW[15]                        ;
;  SW[7]    ; SW[15]                        ; 1.094  ; 1.094  ; Rise       ; SW[15]                        ;
;  SW[8]    ; SW[15]                        ; 1.398  ; 1.398  ; Rise       ; SW[15]                        ;
;  SW[9]    ; SW[15]                        ; 1.162  ; 1.162  ; Rise       ; SW[15]                        ;
;  SW[10]   ; SW[15]                        ; 0.270  ; 0.270  ; Rise       ; SW[15]                        ;
;  SW[11]   ; SW[15]                        ; 0.071  ; 0.071  ; Rise       ; SW[15]                        ;
;  SW[12]   ; SW[15]                        ; -0.076 ; -0.076 ; Rise       ; SW[15]                        ;
;  SW[13]   ; SW[15]                        ; 3.790  ; 3.790  ; Rise       ; SW[15]                        ;
;  SW[14]   ; SW[15]                        ; 4.984  ; 4.984  ; Rise       ; SW[15]                        ;
;  SW[15]   ; SW[15]                        ; 0.715  ; 0.715  ; Rise       ; SW[15]                        ;
;  SW[16]   ; SW[15]                        ; 5.233  ; 5.233  ; Rise       ; SW[15]                        ;
; SW[*]     ; SW[17]                        ; 4.876  ; 4.876  ; Rise       ; SW[17]                        ;
;  SW[0]    ; SW[17]                        ; 4.407  ; 4.407  ; Rise       ; SW[17]                        ;
;  SW[1]    ; SW[17]                        ; 4.575  ; 4.575  ; Rise       ; SW[17]                        ;
;  SW[2]    ; SW[17]                        ; 4.876  ; 4.876  ; Rise       ; SW[17]                        ;
;  SW[3]    ; SW[17]                        ; 4.666  ; 4.666  ; Rise       ; SW[17]                        ;
;  SW[4]    ; SW[17]                        ; -0.317 ; -0.317 ; Rise       ; SW[17]                        ;
; SW[*]     ; SW[17]                        ; 3.563  ; 3.563  ; Fall       ; SW[17]                        ;
;  SW[5]    ; SW[17]                        ; -0.903 ; -0.903 ; Fall       ; SW[17]                        ;
;  SW[6]    ; SW[17]                        ; -0.809 ; -0.809 ; Fall       ; SW[17]                        ;
;  SW[7]    ; SW[17]                        ; -0.303 ; -0.303 ; Fall       ; SW[17]                        ;
;  SW[8]    ; SW[17]                        ; -0.516 ; -0.516 ; Fall       ; SW[17]                        ;
;  SW[9]    ; SW[17]                        ; -0.836 ; -0.836 ; Fall       ; SW[17]                        ;
;  SW[10]   ; SW[17]                        ; -0.921 ; -0.921 ; Fall       ; SW[17]                        ;
;  SW[11]   ; SW[17]                        ; -0.915 ; -0.915 ; Fall       ; SW[17]                        ;
;  SW[12]   ; SW[17]                        ; -1.051 ; -1.051 ; Fall       ; SW[17]                        ;
;  SW[13]   ; SW[17]                        ; 2.437  ; 2.437  ; Fall       ; SW[17]                        ;
;  SW[14]   ; SW[17]                        ; 3.563  ; 3.563  ; Fall       ; SW[17]                        ;
; KEY[*]    ; clk_div:clockdiv0|clock_100Hz ; 5.952  ; 5.952  ; Rise       ; clk_div:clockdiv0|clock_100Hz ;
;  KEY[0]   ; clk_div:clockdiv0|clock_100Hz ; 5.952  ; 5.952  ; Rise       ; clk_div:clockdiv0|clock_100Hz ;
;  KEY[1]   ; clk_div:clockdiv0|clock_100Hz ; 4.091  ; 4.091  ; Rise       ; clk_div:clockdiv0|clock_100Hz ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; SW[*]     ; SW[15]                        ; 0.969  ; 0.969  ; Rise       ; SW[15]                        ;
;  SW[0]    ; SW[15]                        ; 0.338  ; 0.338  ; Rise       ; SW[15]                        ;
;  SW[1]    ; SW[15]                        ; 0.254  ; 0.254  ; Rise       ; SW[15]                        ;
;  SW[2]    ; SW[15]                        ; 0.381  ; 0.381  ; Rise       ; SW[15]                        ;
;  SW[3]    ; SW[15]                        ; 0.308  ; 0.308  ; Rise       ; SW[15]                        ;
;  SW[4]    ; SW[15]                        ; 0.094  ; 0.094  ; Rise       ; SW[15]                        ;
;  SW[5]    ; SW[15]                        ; 0.520  ; 0.520  ; Rise       ; SW[15]                        ;
;  SW[6]    ; SW[15]                        ; 0.030  ; 0.030  ; Rise       ; SW[15]                        ;
;  SW[7]    ; SW[15]                        ; -0.012 ; -0.012 ; Rise       ; SW[15]                        ;
;  SW[8]    ; SW[15]                        ; -0.127 ; -0.127 ; Rise       ; SW[15]                        ;
;  SW[9]    ; SW[15]                        ; 0.077  ; 0.077  ; Rise       ; SW[15]                        ;
;  SW[10]   ; SW[15]                        ; 0.669  ; 0.669  ; Rise       ; SW[15]                        ;
;  SW[11]   ; SW[15]                        ; 0.780  ; 0.780  ; Rise       ; SW[15]                        ;
;  SW[12]   ; SW[15]                        ; 0.753  ; 0.753  ; Rise       ; SW[15]                        ;
;  SW[13]   ; SW[15]                        ; -1.731 ; -1.731 ; Rise       ; SW[15]                        ;
;  SW[14]   ; SW[15]                        ; -2.166 ; -2.166 ; Rise       ; SW[15]                        ;
;  SW[15]   ; SW[15]                        ; 0.969  ; 0.969  ; Rise       ; SW[15]                        ;
;  SW[16]   ; SW[15]                        ; -1.442 ; -1.442 ; Rise       ; SW[15]                        ;
; SW[*]     ; SW[17]                        ; 1.495  ; 1.495  ; Rise       ; SW[17]                        ;
;  SW[0]    ; SW[17]                        ; 0.899  ; 0.899  ; Rise       ; SW[17]                        ;
;  SW[1]    ; SW[17]                        ; 1.003  ; 1.003  ; Rise       ; SW[17]                        ;
;  SW[2]    ; SW[17]                        ; 1.030  ; 1.030  ; Rise       ; SW[17]                        ;
;  SW[3]    ; SW[17]                        ; 0.727  ; 0.727  ; Rise       ; SW[17]                        ;
;  SW[4]    ; SW[17]                        ; 1.495  ; 1.495  ; Rise       ; SW[17]                        ;
; SW[*]     ; SW[17]                        ; 2.264  ; 2.264  ; Fall       ; SW[17]                        ;
;  SW[5]    ; SW[17]                        ; 2.030  ; 2.030  ; Fall       ; SW[17]                        ;
;  SW[6]    ; SW[17]                        ; 1.681  ; 1.681  ; Fall       ; SW[17]                        ;
;  SW[7]    ; SW[17]                        ; 1.643  ; 1.643  ; Fall       ; SW[17]                        ;
;  SW[8]    ; SW[17]                        ; 1.662  ; 1.662  ; Fall       ; SW[17]                        ;
;  SW[9]    ; SW[17]                        ; 1.848  ; 1.848  ; Fall       ; SW[17]                        ;
;  SW[10]   ; SW[17]                        ; 2.264  ; 2.264  ; Fall       ; SW[17]                        ;
;  SW[11]   ; SW[17]                        ; 1.818  ; 1.818  ; Fall       ; SW[17]                        ;
;  SW[12]   ; SW[17]                        ; 2.152  ; 2.152  ; Fall       ; SW[17]                        ;
;  SW[13]   ; SW[17]                        ; -0.915 ; -0.915 ; Fall       ; SW[17]                        ;
;  SW[14]   ; SW[17]                        ; -1.091 ; -1.091 ; Fall       ; SW[17]                        ;
; KEY[*]    ; clk_div:clockdiv0|clock_100Hz ; -2.202 ; -2.202 ; Rise       ; clk_div:clockdiv0|clock_100Hz ;
;  KEY[0]   ; clk_div:clockdiv0|clock_100Hz ; -3.146 ; -3.146 ; Rise       ; clk_div:clockdiv0|clock_100Hz ;
;  KEY[1]   ; clk_div:clockdiv0|clock_100Hz ; -2.202 ; -2.202 ; Rise       ; clk_div:clockdiv0|clock_100Hz ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 7.643  ; 7.643  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 7.349  ; 7.349  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 7.351  ; 7.351  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 7.283  ; 7.283  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 7.596  ; 7.596  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.346  ; 7.346  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 7.365  ; 7.365  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 7.352  ; 7.352  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 7.643  ; 7.643  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.326  ; 7.326  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.364  ; 7.364  ; Rise       ; CLOCK_50        ;
; HEX6[*]      ; SW[15]     ; 9.945  ; 9.945  ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 9.402  ; 9.402  ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 9.409  ; 9.409  ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 9.399  ; 9.399  ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 9.939  ; 9.939  ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 9.945  ; 9.945  ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 9.941  ; 9.941  ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 9.921  ; 9.921  ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 9.055  ; 9.055  ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 9.040  ; 9.040  ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 9.010  ; 9.010  ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 9.010  ; 9.010  ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 9.055  ; 9.055  ; Rise       ; SW[15]          ;
; HEX0[*]      ; SW[17]     ; 11.135 ; 11.135 ; Rise       ; SW[17]          ;
;  HEX0[0]     ; SW[17]     ; 11.123 ; 11.123 ; Rise       ; SW[17]          ;
;  HEX0[1]     ; SW[17]     ; 11.123 ; 11.123 ; Rise       ; SW[17]          ;
;  HEX0[2]     ; SW[17]     ; 11.135 ; 11.135 ; Rise       ; SW[17]          ;
;  HEX0[3]     ; SW[17]     ; 10.901 ; 10.901 ; Rise       ; SW[17]          ;
;  HEX0[4]     ; SW[17]     ; 10.894 ; 10.894 ; Rise       ; SW[17]          ;
;  HEX0[5]     ; SW[17]     ; 10.902 ; 10.902 ; Rise       ; SW[17]          ;
;  HEX0[6]     ; SW[17]     ; 10.884 ; 10.884 ; Rise       ; SW[17]          ;
; HEX1[*]      ; SW[17]     ; 10.037 ; 10.037 ; Rise       ; SW[17]          ;
;  HEX1[0]     ; SW[17]     ; 9.975  ; 9.975  ; Rise       ; SW[17]          ;
;  HEX1[1]     ; SW[17]     ; 10.037 ; 10.037 ; Rise       ; SW[17]          ;
;  HEX1[2]     ; SW[17]     ; 9.834  ; 9.834  ; Rise       ; SW[17]          ;
;  HEX1[3]     ; SW[17]     ; 9.807  ; 9.807  ; Rise       ; SW[17]          ;
;  HEX1[4]     ; SW[17]     ; 9.809  ; 9.809  ; Rise       ; SW[17]          ;
;  HEX1[5]     ; SW[17]     ; 9.789  ; 9.789  ; Rise       ; SW[17]          ;
;  HEX1[6]     ; SW[17]     ; 9.588  ; 9.588  ; Rise       ; SW[17]          ;
; HEX2[*]      ; SW[17]     ; 9.887  ; 9.887  ; Rise       ; SW[17]          ;
;  HEX2[0]     ; SW[17]     ; 9.715  ; 9.715  ; Rise       ; SW[17]          ;
;  HEX2[1]     ; SW[17]     ; 9.531  ; 9.531  ; Rise       ; SW[17]          ;
;  HEX2[2]     ; SW[17]     ; 9.608  ; 9.608  ; Rise       ; SW[17]          ;
;  HEX2[3]     ; SW[17]     ; 9.584  ; 9.584  ; Rise       ; SW[17]          ;
;  HEX2[4]     ; SW[17]     ; 9.764  ; 9.764  ; Rise       ; SW[17]          ;
;  HEX2[5]     ; SW[17]     ; 9.887  ; 9.887  ; Rise       ; SW[17]          ;
;  HEX2[6]     ; SW[17]     ; 9.833  ; 9.833  ; Rise       ; SW[17]          ;
; HEX3[*]      ; SW[17]     ; 10.131 ; 10.131 ; Rise       ; SW[17]          ;
;  HEX3[0]     ; SW[17]     ; 10.104 ; 10.104 ; Rise       ; SW[17]          ;
;  HEX3[1]     ; SW[17]     ; 9.881  ; 9.881  ; Rise       ; SW[17]          ;
;  HEX3[2]     ; SW[17]     ; 9.923  ; 9.923  ; Rise       ; SW[17]          ;
;  HEX3[3]     ; SW[17]     ; 9.878  ; 9.878  ; Rise       ; SW[17]          ;
;  HEX3[4]     ; SW[17]     ; 9.900  ; 9.900  ; Rise       ; SW[17]          ;
;  HEX3[5]     ; SW[17]     ; 10.131 ; 10.131 ; Rise       ; SW[17]          ;
;  HEX3[6]     ; SW[17]     ; 10.121 ; 10.121 ; Rise       ; SW[17]          ;
; HEX4[*]      ; SW[17]     ; 10.438 ; 10.438 ; Rise       ; SW[17]          ;
;  HEX4[0]     ; SW[17]     ; 10.438 ; 10.438 ; Rise       ; SW[17]          ;
;  HEX4[1]     ; SW[17]     ; 10.142 ; 10.142 ; Rise       ; SW[17]          ;
;  HEX4[2]     ; SW[17]     ; 10.142 ; 10.142 ; Rise       ; SW[17]          ;
;  HEX4[3]     ; SW[17]     ; 10.139 ; 10.139 ; Rise       ; SW[17]          ;
;  HEX4[4]     ; SW[17]     ; 10.159 ; 10.159 ; Rise       ; SW[17]          ;
;  HEX4[6]     ; SW[17]     ; 10.091 ; 10.091 ; Rise       ; SW[17]          ;
; HEX5[*]      ; SW[17]     ; 10.265 ; 10.265 ; Rise       ; SW[17]          ;
;  HEX5[0]     ; SW[17]     ; 10.265 ; 10.265 ; Rise       ; SW[17]          ;
;  HEX5[1]     ; SW[17]     ; 10.225 ; 10.225 ; Rise       ; SW[17]          ;
;  HEX5[2]     ; SW[17]     ; 10.117 ; 10.117 ; Rise       ; SW[17]          ;
;  HEX5[3]     ; SW[17]     ; 9.982  ; 9.982  ; Rise       ; SW[17]          ;
;  HEX5[4]     ; SW[17]     ; 9.949  ; 9.949  ; Rise       ; SW[17]          ;
;  HEX5[5]     ; SW[17]     ; 9.940  ; 9.940  ; Rise       ; SW[17]          ;
;  HEX5[6]     ; SW[17]     ; 10.118 ; 10.118 ; Rise       ; SW[17]          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.081 ; 4.081 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.098 ; 4.098 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.100 ; 4.100 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.081 ; 4.081 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.219 ; 4.219 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.096 ; 4.096 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.112 ; 4.112 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.105 ; 4.105 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.241 ; 4.241 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.083 ; 4.083 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.106 ; 4.106 ; Rise       ; CLOCK_50        ;
; HEX6[*]      ; SW[15]     ; 4.600 ; 4.600 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 4.600 ; 4.600 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 4.602 ; 4.602 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 4.600 ; 4.600 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 4.877 ; 4.877 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 4.880 ; 4.880 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 4.867 ; 4.867 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 4.856 ; 4.856 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 4.777 ; 4.777 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 4.807 ; 4.807 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 4.777 ; 4.777 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 4.777 ; 4.777 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 4.819 ; 4.819 ; Rise       ; SW[15]          ;
; HEX0[*]      ; SW[17]     ; 5.576 ; 5.576 ; Rise       ; SW[17]          ;
;  HEX0[0]     ; SW[17]     ; 5.716 ; 5.716 ; Rise       ; SW[17]          ;
;  HEX0[1]     ; SW[17]     ; 5.686 ; 5.686 ; Rise       ; SW[17]          ;
;  HEX0[2]     ; SW[17]     ; 5.705 ; 5.705 ; Rise       ; SW[17]          ;
;  HEX0[3]     ; SW[17]     ; 5.592 ; 5.592 ; Rise       ; SW[17]          ;
;  HEX0[4]     ; SW[17]     ; 5.589 ; 5.589 ; Rise       ; SW[17]          ;
;  HEX0[5]     ; SW[17]     ; 5.597 ; 5.597 ; Rise       ; SW[17]          ;
;  HEX0[6]     ; SW[17]     ; 5.576 ; 5.576 ; Rise       ; SW[17]          ;
; HEX1[*]      ; SW[17]     ; 4.944 ; 4.944 ; Rise       ; SW[17]          ;
;  HEX1[0]     ; SW[17]     ; 5.173 ; 5.173 ; Rise       ; SW[17]          ;
;  HEX1[1]     ; SW[17]     ; 5.199 ; 5.199 ; Rise       ; SW[17]          ;
;  HEX1[2]     ; SW[17]     ; 5.036 ; 5.036 ; Rise       ; SW[17]          ;
;  HEX1[3]     ; SW[17]     ; 5.031 ; 5.031 ; Rise       ; SW[17]          ;
;  HEX1[4]     ; SW[17]     ; 5.054 ; 5.054 ; Rise       ; SW[17]          ;
;  HEX1[5]     ; SW[17]     ; 5.024 ; 5.024 ; Rise       ; SW[17]          ;
;  HEX1[6]     ; SW[17]     ; 4.944 ; 4.944 ; Rise       ; SW[17]          ;
; HEX2[*]      ; SW[17]     ; 4.917 ; 4.917 ; Rise       ; SW[17]          ;
;  HEX2[0]     ; SW[17]     ; 5.012 ; 5.012 ; Rise       ; SW[17]          ;
;  HEX2[1]     ; SW[17]     ; 4.917 ; 4.917 ; Rise       ; SW[17]          ;
;  HEX2[2]     ; SW[17]     ; 4.975 ; 4.975 ; Rise       ; SW[17]          ;
;  HEX2[3]     ; SW[17]     ; 4.970 ; 4.970 ; Rise       ; SW[17]          ;
;  HEX2[4]     ; SW[17]     ; 5.051 ; 5.051 ; Rise       ; SW[17]          ;
;  HEX2[5]     ; SW[17]     ; 5.101 ; 5.101 ; Rise       ; SW[17]          ;
;  HEX2[6]     ; SW[17]     ; 5.066 ; 5.066 ; Rise       ; SW[17]          ;
; HEX3[*]      ; SW[17]     ; 5.084 ; 5.084 ; Rise       ; SW[17]          ;
;  HEX3[0]     ; SW[17]     ; 5.188 ; 5.188 ; Rise       ; SW[17]          ;
;  HEX3[1]     ; SW[17]     ; 5.086 ; 5.086 ; Rise       ; SW[17]          ;
;  HEX3[2]     ; SW[17]     ; 5.109 ; 5.109 ; Rise       ; SW[17]          ;
;  HEX3[3]     ; SW[17]     ; 5.084 ; 5.084 ; Rise       ; SW[17]          ;
;  HEX3[4]     ; SW[17]     ; 5.111 ; 5.111 ; Rise       ; SW[17]          ;
;  HEX3[5]     ; SW[17]     ; 5.181 ; 5.181 ; Rise       ; SW[17]          ;
;  HEX3[6]     ; SW[17]     ; 5.184 ; 5.184 ; Rise       ; SW[17]          ;
; HEX4[*]      ; SW[17]     ; 5.178 ; 5.178 ; Rise       ; SW[17]          ;
;  HEX4[0]     ; SW[17]     ; 5.318 ; 5.318 ; Rise       ; SW[17]          ;
;  HEX4[1]     ; SW[17]     ; 5.181 ; 5.181 ; Rise       ; SW[17]          ;
;  HEX4[2]     ; SW[17]     ; 5.181 ; 5.181 ; Rise       ; SW[17]          ;
;  HEX4[3]     ; SW[17]     ; 5.178 ; 5.178 ; Rise       ; SW[17]          ;
;  HEX4[4]     ; SW[17]     ; 5.198 ; 5.198 ; Rise       ; SW[17]          ;
;  HEX4[6]     ; SW[17]     ; 5.305 ; 5.305 ; Rise       ; SW[17]          ;
; HEX5[*]      ; SW[17]     ; 4.967 ; 4.967 ; Rise       ; SW[17]          ;
;  HEX5[0]     ; SW[17]     ; 5.118 ; 5.118 ; Rise       ; SW[17]          ;
;  HEX5[1]     ; SW[17]     ; 5.083 ; 5.083 ; Rise       ; SW[17]          ;
;  HEX5[2]     ; SW[17]     ; 5.037 ; 5.037 ; Rise       ; SW[17]          ;
;  HEX5[3]     ; SW[17]     ; 4.991 ; 4.991 ; Rise       ; SW[17]          ;
;  HEX5[4]     ; SW[17]     ; 4.967 ; 4.967 ; Rise       ; SW[17]          ;
;  HEX5[5]     ; SW[17]     ; 4.973 ; 4.973 ; Rise       ; SW[17]          ;
;  HEX5[6]     ; SW[17]     ; 5.047 ; 5.047 ; Rise       ; SW[17]          ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                     ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clk_div:clockdiv0|clock_1Khz_reg   ; clk_div:clockdiv0|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv0|clock_1Mhz_reg   ; clk_div:clockdiv0|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv0|clock_10Hz_reg   ; clk_div:clockdiv0|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv0|clock_10Khz_reg  ; clk_div:clockdiv0|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv0|clock_100Hz      ; clk_div:clockdiv0|clock_100Hz      ; 14       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv0|clock_100hz_reg  ; clk_div:clockdiv0|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv0|clock_1Khz_reg   ; CLOCK_50                           ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv0|clock_1Mhz_reg   ; CLOCK_50                           ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv0|clock_10Hz_reg   ; CLOCK_50                           ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv0|clock_10Khz_reg  ; CLOCK_50                           ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv0|clock_100hz_reg  ; CLOCK_50                           ; 2        ; 1        ; 0        ; 0        ;
; clk_div:clockdiv0|clock_100Khz_reg ; CLOCK_50                           ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                           ; CLOCK_50                           ; 1801     ; 0        ; 0        ; 0        ;
; SW[15]                             ; CLOCK_50                           ; 292      ; 0        ; 0        ; 0        ;
; SW[17]                             ; CLOCK_50                           ; 57       ; 0        ; 0        ; 0        ;
; SW[15]                             ; SW[15]                             ; 74       ; 74       ; 0        ; 0        ;
; SW[17]                             ; SW[15]                             ; 32       ; 64       ; 0        ; 0        ;
; clk_div:clockdiv0|clock_100Hz      ; SW[17]                             ; 28       ; 0        ; 1979     ; 0        ;
; SW[17]                             ; SW[17]                             ; 8124     ; 2991     ; 6104     ; 876      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clk_div:clockdiv0|clock_1Khz_reg   ; clk_div:clockdiv0|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv0|clock_1Mhz_reg   ; clk_div:clockdiv0|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv0|clock_10Hz_reg   ; clk_div:clockdiv0|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv0|clock_10Khz_reg  ; clk_div:clockdiv0|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv0|clock_100Hz      ; clk_div:clockdiv0|clock_100Hz      ; 14       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv0|clock_100hz_reg  ; clk_div:clockdiv0|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv0|clock_100Khz_reg ; clk_div:clockdiv0|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv0|clock_1Khz_reg   ; CLOCK_50                           ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv0|clock_1Mhz_reg   ; CLOCK_50                           ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv0|clock_10Hz_reg   ; CLOCK_50                           ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv0|clock_10Khz_reg  ; CLOCK_50                           ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv0|clock_100hz_reg  ; CLOCK_50                           ; 2        ; 1        ; 0        ; 0        ;
; clk_div:clockdiv0|clock_100Khz_reg ; CLOCK_50                           ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                           ; CLOCK_50                           ; 1801     ; 0        ; 0        ; 0        ;
; SW[15]                             ; CLOCK_50                           ; 292      ; 0        ; 0        ; 0        ;
; SW[17]                             ; CLOCK_50                           ; 57       ; 0        ; 0        ; 0        ;
; SW[15]                             ; SW[15]                             ; 74       ; 74       ; 0        ; 0        ;
; SW[17]                             ; SW[15]                             ; 32       ; 64       ; 0        ; 0        ;
; clk_div:clockdiv0|clock_100Hz      ; SW[17]                             ; 28       ; 0        ; 1979     ; 0        ;
; SW[17]                             ; SW[17]                             ; 8124     ; 2991     ; 6104     ; 876      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 274   ; 274  ;
; Unconstrained Output Ports      ; 62    ; 62   ;
; Unconstrained Output Port Paths ; 194   ; 194  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Oct 28 16:48:12 2014
Info: Command: quartus_sta M1_Part1 -c BenGrooms_ECE473_Lab4
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 37 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'BenGrooms_ECE473_Lab4.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SW[17] SW[17]
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv0|clock_100Hz clk_div:clockdiv0|clock_100Hz
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv0|clock_1Khz_reg clk_div:clockdiv0|clock_1Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv0|clock_10Khz_reg clk_div:clockdiv0|clock_10Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv0|clock_100Khz_reg clk_div:clockdiv0|clock_100Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv0|clock_1Mhz_reg clk_div:clockdiv0|clock_1Mhz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv0|clock_10Hz_reg clk_div:clockdiv0|clock_10Hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv0|clock_100hz_reg clk_div:clockdiv0|clock_100hz_reg
    Info (332105): create_clock -period 1.000 -name SW[15] SW[15]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: clockmodeMux|5  from: datac  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.245
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.245      -131.047 CLOCK_50 
    Info (332119):    -5.585     -5039.183 SW[17] 
    Info (332119):    -3.587       -97.825 SW[15] 
    Info (332119):    -0.630        -0.885 clk_div:clockdiv0|clock_100Hz 
    Info (332119):    -0.239        -0.285 clk_div:clockdiv0|clock_1Khz_reg 
    Info (332119):    -0.208        -0.259 clk_div:clockdiv0|clock_100hz_reg 
    Info (332119):    -0.071        -0.140 clk_div:clockdiv0|clock_10Hz_reg 
    Info (332119):    -0.071        -0.123 clk_div:clockdiv0|clock_100Khz_reg 
    Info (332119):    -0.070        -0.208 clk_div:clockdiv0|clock_10Khz_reg 
    Info (332119):    -0.069        -0.149 clk_div:clockdiv0|clock_1Mhz_reg 
Info (332146): Worst-case hold slack is -2.286
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.286        -2.286 CLOCK_50 
    Info (332119):    -0.969       -25.702 SW[15] 
    Info (332119):    -0.389        -0.755 SW[17] 
    Info (332119):     0.391         0.000 clk_div:clockdiv0|clock_100Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv0|clock_100hz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv0|clock_10Hz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv0|clock_10Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv0|clock_1Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv0|clock_1Mhz_reg 
    Info (332119):     0.516         0.000 clk_div:clockdiv0|clock_100Hz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3569.222 SW[17] 
    Info (332119):    -1.380       -77.380 CLOCK_50 
    Info (332119):    -1.222        -1.222 SW[15] 
    Info (332119):    -0.500       -10.000 clk_div:clockdiv0|clock_100Hz 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv0|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv0|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv0|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv0|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv0|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv0|clock_1Mhz_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: clockmodeMux|5  from: datac  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.226
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.226       -30.291 CLOCK_50 
    Info (332119):    -2.126     -2043.044 SW[17] 
    Info (332119):    -1.417       -37.336 SW[15] 
    Info (332119):     0.058         0.000 clk_div:clockdiv0|clock_100Hz 
    Info (332119):     0.432         0.000 clk_div:clockdiv0|clock_1Khz_reg 
    Info (332119):     0.439         0.000 clk_div:clockdiv0|clock_100hz_reg 
    Info (332119):     0.502         0.000 clk_div:clockdiv0|clock_100Khz_reg 
    Info (332119):     0.505         0.000 clk_div:clockdiv0|clock_10Khz_reg 
    Info (332119):     0.506         0.000 clk_div:clockdiv0|clock_10Hz_reg 
    Info (332119):     0.508         0.000 clk_div:clockdiv0|clock_1Mhz_reg 
Info (332146): Worst-case hold slack is -1.488
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.488        -1.587 CLOCK_50 
    Info (332119):    -0.738       -22.548 SW[15] 
    Info (332119):    -0.035        -0.197 SW[17] 
    Info (332119):     0.215         0.000 clk_div:clockdiv0|clock_100Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv0|clock_100hz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv0|clock_10Hz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv0|clock_10Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv0|clock_1Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv0|clock_1Mhz_reg 
    Info (332119):     0.237         0.000 clk_div:clockdiv0|clock_100Hz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3569.222 SW[17] 
    Info (332119):    -1.380       -77.380 CLOCK_50 
    Info (332119):    -1.222        -1.222 SW[15] 
    Info (332119):    -0.500       -10.000 clk_div:clockdiv0|clock_100Hz 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv0|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv0|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv0|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv0|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv0|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv0|clock_1Mhz_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 441 megabytes
    Info: Processing ended: Tue Oct 28 16:48:15 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


