\documentclass{article}
\usepackage[oldvoltagedirection]{circuitikz}
\usepackage{multirow}
\usepackage{mathtools}
\usepackage[margin=0.5in]{geometry}
\pagestyle{plain}
\ctikzset{bipoles/length=2.0cm}

\begin{document}
\subsection*{DIODO}

\begin{minipage}{0.2\textwidth}
    \begin{tikzpicture}
        \draw(0, 0) to[diode, v=$V_D$, i=$I_D$] (0, -3);
    \end{tikzpicture}
\end{minipage}
\begin{minipage}{0.8\textwidth}
    \begin{minipage}{0.5\linewidth}
        \begin{center}
            OFF
        \end{center}
        \[
            \begin{cases}
                I_D = 0\\
                V_D < V_\gamma
            \end{cases}
        \]
    \end{minipage}
    \begin{minipage}{0.5\linewidth}
        \begin{center}
            ON
        \end{center}
        \[
            \begin{cases}
                V_D = V_\gamma \\
                I_D > 0
            \end{cases}
        \]
    \end{minipage}
\end{minipage}



\subsection*{BJT}
\begin{minipage}{0.2\textwidth}
    \begin{tikzpicture}
        \def\coord(#1){coordinate(#1)}
        \def\coord(#1){node[circle, red, draw, inner sep=1pt,pin={[red, overlay, inner
        sep=0.5pt,  pin distance=0.1cm, pin edge={red, overlay
        ,}]45:#1}](#1){}}

        \draw(0, 0) node[npn](tr){};
        \path(tr.B) \coord(B) (tr.E) \coord(E) (tr.C) \coord(C);
    \end{tikzpicture}
\end{minipage}
\begin{minipage}{0.8\textwidth}
    \begin{itemize}
        \item OFF
            \[ I_B = I_C = I_E = 0 \qquad\qquad \text{per} V_{BE} < V_\gamma \]

        \item AD
            \[
                \begin{aligned}
                    &V_{BE} = V_\gamma \qquad \text{per}\quad V_{CE} > V_{CE_{SAT}}\\
                    &I_C = \beta_F I_B \qquad \qquad I_B > 0
                \end{aligned}
            \]
        \item SAT
            \[
                \begin{aligned}
                &V_{BE} = V_\gamma \\
                &V_{CE} = V_{CE_{SAT}}
                \end{aligned} \qquad I_C < \beta_F I_B
            \]
    \end{itemize}
\end{minipage}

\bigbreak%
\subsection*{MOSFET N-MOS}

\begin{minipage}{0.2\textwidth}
    \begin{tikzpicture}
        \def\coord(#1){coordinate(#1)}
        \def\coord(#1){node[circle, red, draw, inner sep=1pt,pin={[red, overlay, inner
        sep=0.5pt,  pin distance=0.1cm, pin edge={red, overlay
        ,}]45:#1}](#1){}}

        \draw (0, 0) node[nmos](tnmos){};
        \path (tnmos.G) \coord(G)
              (tnmos.S) \coord(S)
              (tnmos.D) \coord(D);
    \end{tikzpicture}
\end{minipage}
\begin{minipage}{0.8\textwidth}
    Trasferisce uno 0 forte: $V_L = 0V$
    \begin{itemize}
        \item OFF
            \[ I_{DS} = 0 \qquad \text{per}\, V_{GS} < V_{Tn} \]
        \item SATURAZIONE
            \[ I_D  = \frac{\beta}{2} {(V_{GS} - V_{Tn})}^2 \quad\text{per}
            \begin{cases}
                V_{DS} \ge V_{GS} - V_{Tn}\\
                V_{GS} \ge V_{Tn}
            \end{cases}
        \]
        \item LINEARITÀ
            \[
                I_D = \beta\left((V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2}\right)
                \quad\text{per}
                \begin{cases}
                    V_{DS} < V_{GS} - V_{Tn}\\
                    V_{GS} \ge V_{Tn}
                \end{cases}
            \]
    \end{itemize}
\end{minipage}

\bigbreak%
\section*{MOSFET P-MOS}

\begin{minipage}{0.2\textwidth}
    \begin{tikzpicture}
        \def\coord(#1){coordinate(#1)}
        \def\coord(#1){node[circle, red, draw, inner sep=1pt,pin={[red, overlay, inner
        sep=0.5pt,  pin distance=0.1cm, pin edge={red, overlay
        ,}]45:#1}](#1){}}

        \draw (0, 0) node[pmos](tnmos){};
        \path (tnmos.G) \coord(G)
              (tnmos.S) \coord(S)
              (tnmos.D) \coord(D);
    \end{tikzpicture}
\end{minipage}
\begin{minipage}{0.8\textwidth}
    Trasferisce 1 forte $V_H = V_{CC}$
    \begin{itemize}
        \item OFF
            \[ I_{SD} = 0 \qquad \text{per}\, V_{SG} < |V_{TP}| \]
        \item SATURAZIONE:
            \[ I_{SD} = \frac{\beta}{2}(V_{SG} - |V_{TP}|) ^2 \qquad \text{per}\,
                \begin{cases}
                    V_{SD} \ge V_{SG} - |V_{TP}|
                    \\
                    V_{SG} > |V_{TP}|
                \end{cases}
            \]
        \item LINEARITÀ:
            \[
                I_{SD} = \beta\left((V_{SG} - |V_{TP}|)V_{SD} - \frac{V_{SD}^2}{2}\right)
                \qquad\text{per}
                \begin{cases}
                    V_{SD} < V_{SG} - |V_{TP}|\\
                    V_{SG} \ge |V_{TP}|
                \end{cases}
            \]
    \end{itemize}
\end{minipage}

\newpage{}
\subsection*{N-mos in serie}
\begin{minipage}{0.2\textwidth}
    \begin{tikzpicture}
        \draw (0, 0) node[ground]{} node[nmos, anchor=S](m1){$M_1$};
        \draw (m1.D) node[nmos, anchor=S](m2){$M_2$};
        \draw(m2.D) to[short, -o] ++(0, 0.1) node[left]{$V_{DD}$};
    \end{tikzpicture}
\end{minipage}
\begin{minipage}{0.8\textwidth}
    \[
        \beta_{eq} = \frac{\beta_1 \beta_2}{\beta_1 + \beta_2}
    \]
\end{minipage}
In parallelo $\beta_{eq} = \beta_1 + \beta_2$. Per applicare queste formule le tensioni ai capi dei transistori devono essere le stesse.

La connessione in parallelo alla rete di pull-down è interpretabile come una somma logica (or) ed una connessione in serie come un prodotto (and).
L'espressione finale è negata.
Nella risoluzione applicata con questa formula, quando la rete CMOS è spenta, l'uscita $V_u$ è a 0.

\subsubsection*{Note generali}
\begin{itemize}
    \item La tensione logica $V_{TL}$ è il valore di tensione per cui $V_u = V_i$
    \item Il guadagno è $\frac{dV_u}{dV_i}$, nel tratto di pendenza, solitamente in regione attiva diretta del transistore
    \item Per calcolare il tempo di propagazione, scrivere l'equazione della corrente sulla capacità parassita (condensatore) e risolvere l'equazione
        \[
            t_p = C \int_{V_i}^{V_f} \frac{1}{I_C} dV_u
        \]
    Controllare che le espressioni della corrente siano sempre valide per il transitorio da $V_i$ a $V_f$, controllando i le regioni di funzionamento dei componenti.
\end{itemize}


\end{document}
