Fitter report for top
Sat Jul 25 12:10:16 2020
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sat Jul 25 12:10:16 2020       ;
; Quartus Prime Version              ; 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Revision Name                      ; top                                         ;
; Top-level Entity Name              ; top                                         ;
; Family                             ; Cyclone 10 LP                               ;
; Device                             ; 10CL025YU256C8G                             ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 5,237 / 24,624 ( 21 % )                     ;
;     Total combinational functions  ; 4,967 / 24,624 ( 20 % )                     ;
;     Dedicated logic registers      ; 1,682 / 24,624 ( 7 % )                      ;
; Total registers                    ; 1682                                        ;
; Total pins                         ; 7 / 151 ( 5 % )                             ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 524,640 / 608,256 ( 86 % )                  ;
; Embedded Multiplier 9-bit elements ; 12 / 132 ( 9 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10CL025YU256C8G                       ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Router Timing Optimization Level                                   ; MAXIMUM                               ; Normal                                ;
; Placement Effort Multiplier                                        ; 4.0                                   ; 1.0                                   ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                          ; On                                    ; Off                                   ;
; Fitter Effort                                                      ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.22        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   7.6%      ;
;     Processor 3            ;   7.3%      ;
;     Processor 4            ;   7.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 6800 ) ; 0.00 % ( 0 / 6800 )        ; 0.00 % ( 0 / 6800 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 6800 ) ; 0.00 % ( 0 / 6800 )        ; 0.00 % ( 0 / 6800 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 6788 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/user/Documents/vhdl/cnn3x3/quartus/output_files/top.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 5,237 / 24,624 ( 21 % )     ;
;     -- Combinational with no register       ; 3555                        ;
;     -- Register only                        ; 270                         ;
;     -- Combinational with a register        ; 1412                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 2127                        ;
;     -- 3 input functions                    ; 1917                        ;
;     -- <=2 input functions                  ; 923                         ;
;     -- Register only                        ; 270                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 4203                        ;
;     -- arithmetic mode                      ; 764                         ;
;                                             ;                             ;
; Total registers*                            ; 1,682 / 25,304 ( 7 % )      ;
;     -- Dedicated logic registers            ; 1,682 / 24,624 ( 7 % )      ;
;     -- I/O registers                        ; 0 / 680 ( 0 % )             ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 385 / 1,539 ( 25 % )        ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 7 / 151 ( 5 % )             ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )              ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )               ;
;                                             ;                             ;
; M9Ks                                        ; 66 / 66 ( 100 % )           ;
; Total block memory bits                     ; 524,640 / 608,256 ( 86 % )  ;
; Total block memory implementation bits      ; 608,256 / 608,256 ( 100 % ) ;
; Embedded Multiplier 9-bit elements          ; 12 / 132 ( 9 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )              ;
; Global signals                              ; 3                           ;
;     -- Global clocks                        ; 3 / 20 ( 15 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 8.3% / 8.2% / 8.5%          ;
; Peak interconnect usage (total/H/V)         ; 22.2% / 21.0% / 24.0%       ;
; Maximum fan-out                             ; 1781                        ;
; Highest non-global fan-out                  ; 161                         ;
; Total fan-out                               ; 25251                       ;
; Average fan-out                             ; 3.60                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 5237 / 24624 ( 21 % ) ; 0 / 24624 ( 0 % )              ;
;     -- Combinational with no register       ; 3555                  ; 0                              ;
;     -- Register only                        ; 270                   ; 0                              ;
;     -- Combinational with a register        ; 1412                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2127                  ; 0                              ;
;     -- 3 input functions                    ; 1917                  ; 0                              ;
;     -- <=2 input functions                  ; 923                   ; 0                              ;
;     -- Register only                        ; 270                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 4203                  ; 0                              ;
;     -- arithmetic mode                      ; 764                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1682                  ; 0                              ;
;     -- Dedicated logic registers            ; 1682 / 24624 ( 7 % )  ; 0 / 24624 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 385 / 1539 ( 25 % )   ; 0 / 1539 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 7                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 12 / 132 ( 9 % )      ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 524640                ; 0                              ;
; Total RAM block bits                        ; 608256                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 66 / 66 ( 100 % )     ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 1 / 24 ( 4 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 1781                  ; 1                              ;
;     -- Registered Input Connections         ; 1652                  ; 0                              ;
;     -- Output Connections                   ; 1                     ; 1781                           ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 25565                 ; 1789                           ;
;     -- Registered Connections               ; 13129                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 1782                           ;
;     -- hard_block:auto_generated_inst       ; 1782                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 5                     ; 1                              ;
;     -- Output Ports                         ; 2                     ; 1                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                            ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; MCLK ; M2    ; 2        ; 0            ; 16           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; MOSI ; K16   ; 5        ; 53           ; 12           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; SCK  ; K15   ; 5        ; 53           ; 13           ; 7            ; 32                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; SS   ; J14   ; 5        ; 53           ; 15           ; 7            ; 27                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; nRST ; N6    ; 3        ; 5            ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; IDLE ; N2    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MISO ; L16   ; 5        ; 53           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 4 / 12 ( 33 % ) ; 2.5V          ; --           ;
; 2        ; 2 / 16 ( 13 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 25 ( 4 % )  ; 3.3V          ; --           ;
; 4        ; 0 / 20 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 4 / 18 ( 22 % ) ; 3.3V          ; --           ;
; 6        ; 1 / 13 ( 8 % )  ; 2.5V          ; --           ;
; 7        ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 23 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ; 25         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; SS                                                        ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; SCK                                                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 140        ; 5        ; MOSI                                                      ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; MISO                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; MCLK                                                      ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; IDLE                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; nRST                                                      ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                      ;
+-------------------------------+------------------------------------------------------------------+
; Name                          ; pll:I_pll|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------+
; SDC pin name                  ; I_pll|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                           ;
; Compensate clock              ; clock0                                                           ;
; Compensated input/output pins ; --                                                               ;
; Switchover type               ; --                                                               ;
; Input frequency 0             ; 12.0 MHz                                                         ;
; Input frequency 1             ; --                                                               ;
; Nominal PFD frequency         ; 12.0 MHz                                                         ;
; Nominal VCO frequency         ; 480.0 MHz                                                        ;
; VCO post scale K counter      ; 2                                                                ;
; VCO frequency control         ; Auto                                                             ;
; VCO phase shift step          ; 260 ps                                                           ;
; VCO multiply                  ; --                                                               ;
; VCO divide                    ; --                                                               ;
; Freq min lock                 ; 7.5 MHz                                                          ;
; Freq max lock                 ; 16.25 MHz                                                        ;
; M VCO Tap                     ; 0                                                                ;
; M Initial                     ; 1                                                                ;
; M value                       ; 40                                                               ;
; N value                       ; 1                                                                ;
; Charge pump current           ; setting 1                                                        ;
; Loop filter resistance        ; setting 20                                                       ;
; Loop filter capacitance       ; setting 0                                                        ;
; Bandwidth                     ; 450 kHz to 590 kHz                                               ;
; Bandwidth type                ; Medium                                                           ;
; Real time reconfigurable      ; Off                                                              ;
; Scan chain MIF file           ; --                                                               ;
; Preserve PLL counter order    ; Off                                                              ;
; PLL location                  ; PLL_1                                                            ;
; Inclk0 signal                 ; MCLK                                                             ;
; Inclk1 signal                 ; --                                                               ;
; Inclk0 signal type            ; Dedicated Pin                                                    ;
; Inclk1 signal type            ; --                                                               ;
+-------------------------------+------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; Name                                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                      ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; pll:I_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 10   ; 1   ; 120.0 MHz        ; 0 (0 ps)    ; 11.25 (260 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; I_pll|altpll_component|auto_generated|pll1|clk[0] ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; MISO     ; Missing drive strength ;
; IDLE     ; Missing drive strength ;
+----------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                       ; Entity Name     ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; |top                                         ; 5237 (4)    ; 1682 (3)                  ; 0 (0)         ; 524640      ; 66   ; 12           ; 0       ; 6         ; 7    ; 0            ; 3555 (1)     ; 270 (1)           ; 1412 (1)         ; |top                                                                                                                      ; top             ; work         ;
;    |dp16384x16:I_input_mem|                  ; 26 (0)      ; 1 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 11 (0)           ; |top|dp16384x16:I_input_mem                                                                                               ; dp16384x16      ; work         ;
;       |altsyncram:altsyncram_component|      ; 26 (0)      ; 1 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 11 (0)           ; |top|dp16384x16:I_input_mem|altsyncram:altsyncram_component                                                               ; altsyncram      ; work         ;
;          |altsyncram_4pr3:auto_generated|    ; 26 (1)      ; 1 (1)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 11 (1)           ; |top|dp16384x16:I_input_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated                                ; altsyncram_4pr3 ; work         ;
;             |decode_csa:decode2|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top|dp16384x16:I_input_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|decode_csa:decode2             ; decode_csa      ; work         ;
;             |mux_bob:mux4|                   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|dp16384x16:I_input_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|mux_bob:mux4                   ; mux_bob         ; work         ;
;             |mux_bob:mux5|                   ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 10 (10)          ; |top|dp16384x16:I_input_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|mux_bob:mux5                   ; mux_bob         ; work         ;
;    |dp16384x16:I_output_mem|                 ; 12 (0)      ; 1 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 1 (0)             ; 0 (0)            ; |top|dp16384x16:I_output_mem                                                                                              ; dp16384x16      ; work         ;
;       |altsyncram:altsyncram_component|      ; 12 (0)      ; 1 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 1 (0)             ; 0 (0)            ; |top|dp16384x16:I_output_mem|altsyncram:altsyncram_component                                                              ; altsyncram      ; work         ;
;          |altsyncram_4pr3:auto_generated|    ; 12 (1)      ; 1 (1)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 1 (1)             ; 0 (0)            ; |top|dp16384x16:I_output_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated                               ; altsyncram_4pr3 ; work         ;
;             |decode_csa:decode2|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top|dp16384x16:I_output_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|decode_csa:decode2            ; decode_csa      ; work         ;
;             |decode_csa:decode3|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top|dp16384x16:I_output_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|decode_csa:decode3            ; decode_csa      ; work         ;
;             |mux_bob:mux4|                   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|dp16384x16:I_output_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|mux_bob:mux4                  ; mux_bob         ; work         ;
;    |dp16x16:I_kernel_mem|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|dp16x16:I_kernel_mem                                                                                                 ; dp16x16         ; work         ;
;       |altsyncram:altsyncram_component|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|dp16x16:I_kernel_mem|altsyncram:altsyncram_component                                                                 ; altsyncram      ; work         ;
;          |altsyncram_2qr3:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|dp16x16:I_kernel_mem|altsyncram:altsyncram_component|altsyncram_2qr3:auto_generated                                  ; altsyncram_2qr3 ; work         ;
;    |pll:I_pll|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|pll:I_pll                                                                                                            ; pll             ; work         ;
;       |altpll:altpll_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|pll:I_pll|altpll:altpll_component                                                                                    ; altpll          ; work         ;
;          |pll_altpll:auto_generated|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|pll:I_pll|altpll:altpll_component|pll_altpll:auto_generated                                                          ; pll_altpll      ; work         ;
;    |spimicro:I_spimicro_0|                   ; 327 (0)     ; 124 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 203 (0)      ; 29 (0)            ; 95 (0)           ; |top|spimicro:I_spimicro_0                                                                                                ; spimicro        ; work         ;
;       |micro:I_micro_0|                      ; 296 (296)   ; 92 (92)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 200 (200)    ; 12 (12)           ; 84 (84)          ; |top|spimicro:I_spimicro_0|micro:I_micro_0                                                                                ; micro           ; work         ;
;       |spislave:I_spislave_0|                ; 37 (37)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 17 (17)           ; 17 (17)          ; |top|spimicro:I_spimicro_0|spislave:I_spislave_0                                                                          ; spislave        ; work         ;
;    |vcore:I_vcore_0|                         ; 4889 (1)    ; 1553 (0)                  ; 0 (0)         ; 96          ; 1    ; 12           ; 0       ; 6         ; 0    ; 0            ; 3325 (1)     ; 239 (0)           ; 1325 (0)         ; |top|vcore:I_vcore_0                                                                                                      ; vcore           ; work         ;
;       |controller:I_controller_0|            ; 209 (209)   ; 103 (103)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (96)      ; 5 (5)             ; 108 (108)        ; |top|vcore:I_vcore_0|controller:I_controller_0                                                                            ; controller      ; work         ;
;       |delay3:I_delay3_1|                    ; 11 (0)      ; 6 (0)                     ; 0 (0)         ; 96          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 1 (0)             ; 5 (0)            ; |top|vcore:I_vcore_0|delay3:I_delay3_1                                                                                    ; delay3          ; work         ;
;          |altshift_taps:reg0_rtl_0|          ; 11 (0)      ; 6 (0)                     ; 0 (0)         ; 96          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 1 (0)             ; 5 (0)            ; |top|vcore:I_vcore_0|delay3:I_delay3_1|altshift_taps:reg0_rtl_0                                                           ; altshift_taps   ; work         ;
;             |shift_taps_l5n:auto_generated|  ; 11 (3)      ; 6 (3)                     ; 0 (0)         ; 96          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 1 (1)             ; 5 (1)            ; |top|vcore:I_vcore_0|delay3:I_delay3_1|altshift_taps:reg0_rtl_0|shift_taps_l5n:auto_generated                             ; shift_taps_l5n  ; work         ;
;                |altsyncram_m861:altsyncram4| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 96          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|vcore:I_vcore_0|delay3:I_delay3_1|altshift_taps:reg0_rtl_0|shift_taps_l5n:auto_generated|altsyncram_m861:altsyncram4 ; altsyncram_m861 ; work         ;
;                |cntr_i8h:cntr5|              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |top|vcore:I_vcore_0|delay3:I_delay3_1|altshift_taps:reg0_rtl_0|shift_taps_l5n:auto_generated|cntr_i8h:cntr5              ; cntr_i8h        ; work         ;
;                |cntr_vof:cntr1|              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |top|vcore:I_vcore_0|delay3:I_delay3_1|altshift_taps:reg0_rtl_0|shift_taps_l5n:auto_generated|cntr_vof:cntr1              ; cntr_vof        ; work         ;
;       |kernel:I_kernel_0|                    ; 1547 (0)    ; 471 (0)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 1074 (0)     ; 75 (0)            ; 398 (0)          ; |top|vcore:I_vcore_0|kernel:I_kernel_0                                                                                    ; kernel          ; work         ;
;          |fp16adder:I_fp16adder_1|           ; 345 (345)   ; 82 (82)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 263 (263)    ; 23 (23)           ; 59 (59)          ; |top|vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_1                                                            ; fp16adder       ; work         ;
;          |fp16adder:I_fp16adder_2|           ; 350 (350)   ; 82 (82)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 268 (268)    ; 13 (13)           ; 69 (69)          ; |top|vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_2                                                            ; fp16adder       ; work         ;
;          |fp16adder:I_fp16adder_3|           ; 351 (351)   ; 82 (82)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 267 (267)    ; 2 (2)             ; 82 (82)          ; |top|vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_3                                                            ; fp16adder       ; work         ;
;          |fp16mult:I_fp16mult_1|             ; 187 (187)   ; 81 (81)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 106 (106)    ; 20 (20)           ; 61 (61)          ; |top|vcore:I_vcore_0|kernel:I_kernel_0|fp16mult:I_fp16mult_1                                                              ; fp16mult        ; work         ;
;             |lpm_mult:Mult0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|vcore:I_vcore_0|kernel:I_kernel_0|fp16mult:I_fp16mult_1|lpm_mult:Mult0                                               ; lpm_mult        ; work         ;
;                |mult_lct:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|vcore:I_vcore_0|kernel:I_kernel_0|fp16mult:I_fp16mult_1|lpm_mult:Mult0|mult_lct:auto_generated                       ; mult_lct        ; work         ;
;          |fp16mult:I_fp16mult_2|             ; 190 (190)   ; 81 (81)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 105 (105)    ; 16 (16)           ; 69 (69)          ; |top|vcore:I_vcore_0|kernel:I_kernel_0|fp16mult:I_fp16mult_2                                                              ; fp16mult        ; work         ;
;             |lpm_mult:Mult0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|vcore:I_vcore_0|kernel:I_kernel_0|fp16mult:I_fp16mult_2|lpm_mult:Mult0                                               ; lpm_mult        ; work         ;
;                |mult_lct:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|vcore:I_vcore_0|kernel:I_kernel_0|fp16mult:I_fp16mult_2|lpm_mult:Mult0|mult_lct:auto_generated                       ; mult_lct        ; work         ;
;          |kernel9:I_kernel9_0|               ; 140 (140)   ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 1 (1)             ; 74 (74)          ; |top|vcore:I_vcore_0|kernel:I_kernel_0|kernel9:I_kernel9_0                                                                ; kernel9         ; work         ;
;       |kernel:I_kernel_1|                    ; 1543 (0)    ; 471 (0)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 1072 (0)     ; 76 (0)            ; 395 (0)          ; |top|vcore:I_vcore_0|kernel:I_kernel_1                                                                                    ; kernel          ; work         ;
;          |fp16adder:I_fp16adder_1|           ; 344 (344)   ; 82 (82)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 262 (262)    ; 22 (22)           ; 60 (60)          ; |top|vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_1                                                            ; fp16adder       ; work         ;
;          |fp16adder:I_fp16adder_2|           ; 349 (349)   ; 82 (82)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 267 (267)    ; 12 (12)           ; 70 (70)          ; |top|vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_2                                                            ; fp16adder       ; work         ;
;          |fp16adder:I_fp16adder_3|           ; 353 (353)   ; 82 (82)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 267 (267)    ; 2 (2)             ; 84 (84)          ; |top|vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_3                                                            ; fp16adder       ; work         ;
;          |fp16mult:I_fp16mult_1|             ; 187 (187)   ; 81 (81)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 106 (106)    ; 22 (22)           ; 59 (59)          ; |top|vcore:I_vcore_0|kernel:I_kernel_1|fp16mult:I_fp16mult_1                                                              ; fp16mult        ; work         ;
;             |lpm_mult:Mult0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|vcore:I_vcore_0|kernel:I_kernel_1|fp16mult:I_fp16mult_1|lpm_mult:Mult0                                               ; lpm_mult        ; work         ;
;                |mult_lct:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|vcore:I_vcore_0|kernel:I_kernel_1|fp16mult:I_fp16mult_1|lpm_mult:Mult0|mult_lct:auto_generated                       ; mult_lct        ; work         ;
;          |fp16mult:I_fp16mult_2|             ; 188 (188)   ; 81 (81)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 106 (106)    ; 17 (17)           ; 65 (65)          ; |top|vcore:I_vcore_0|kernel:I_kernel_1|fp16mult:I_fp16mult_2                                                              ; fp16mult        ; work         ;
;             |lpm_mult:Mult0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|vcore:I_vcore_0|kernel:I_kernel_1|fp16mult:I_fp16mult_2|lpm_mult:Mult0                                               ; lpm_mult        ; work         ;
;                |mult_lct:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|vcore:I_vcore_0|kernel:I_kernel_1|fp16mult:I_fp16mult_2|lpm_mult:Mult0|mult_lct:auto_generated                       ; mult_lct        ; work         ;
;          |kernel9:I_kernel9_0|               ; 140 (140)   ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 1 (1)             ; 75 (75)          ; |top|vcore:I_vcore_0|kernel:I_kernel_1|kernel9:I_kernel9_0                                                                ; kernel9         ; work         ;
;       |kernel:I_kernel_2|                    ; 1546 (0)    ; 471 (0)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 1075 (0)     ; 81 (0)            ; 390 (0)          ; |top|vcore:I_vcore_0|kernel:I_kernel_2                                                                                    ; kernel          ; work         ;
;          |fp16adder:I_fp16adder_1|           ; 345 (345)   ; 82 (82)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 263 (263)    ; 24 (24)           ; 58 (58)          ; |top|vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_1                                                            ; fp16adder       ; work         ;
;          |fp16adder:I_fp16adder_2|           ; 350 (350)   ; 82 (82)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 268 (268)    ; 13 (13)           ; 69 (69)          ; |top|vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_2                                                            ; fp16adder       ; work         ;
;          |fp16adder:I_fp16adder_3|           ; 351 (351)   ; 82 (82)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 269 (269)    ; 3 (3)             ; 79 (79)          ; |top|vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_3                                                            ; fp16adder       ; work         ;
;          |fp16mult:I_fp16mult_1|             ; 187 (187)   ; 81 (81)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 106 (106)    ; 20 (20)           ; 61 (61)          ; |top|vcore:I_vcore_0|kernel:I_kernel_2|fp16mult:I_fp16mult_1                                                              ; fp16mult        ; work         ;
;             |lpm_mult:Mult0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|vcore:I_vcore_0|kernel:I_kernel_2|fp16mult:I_fp16mult_1|lpm_mult:Mult0                                               ; lpm_mult        ; work         ;
;                |mult_lct:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|vcore:I_vcore_0|kernel:I_kernel_2|fp16mult:I_fp16mult_1|lpm_mult:Mult0|mult_lct:auto_generated                       ; mult_lct        ; work         ;
;          |fp16mult:I_fp16mult_2|             ; 185 (185)   ; 81 (81)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 103 (103)    ; 20 (20)           ; 62 (62)          ; |top|vcore:I_vcore_0|kernel:I_kernel_2|fp16mult:I_fp16mult_2                                                              ; fp16mult        ; work         ;
;             |lpm_mult:Mult0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|vcore:I_vcore_0|kernel:I_kernel_2|fp16mult:I_fp16mult_2|lpm_mult:Mult0                                               ; lpm_mult        ; work         ;
;                |mult_lct:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|vcore:I_vcore_0|kernel:I_kernel_2|fp16mult:I_fp16mult_2|lpm_mult:Mult0|mult_lct:auto_generated                       ; mult_lct        ; work         ;
;          |kernel9:I_kernel9_0|               ; 140 (140)   ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 1 (1)             ; 73 (73)          ; |top|vcore:I_vcore_0|kernel:I_kernel_2|kernel9:I_kernel9_0                                                                ; kernel9         ; work         ;
;       |output:I_output_0|                    ; 33 (33)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 30 (30)          ; |top|vcore:I_vcore_0|output:I_output_0                                                                                    ; output          ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+------+----------+---------------+---------------+-----------------------+-----+------+
; Name ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------+----------+---------------+---------------+-----------------------+-----+------+
; MISO ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IDLE ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SS   ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; SCK  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; MCLK ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; nRST ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MOSI ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                    ;
+---------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                 ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------+-------------------+---------+
; SS                                                                  ;                   ;         ;
;      - MISO~output                                                  ; 0                 ; 6       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|sout[6]          ; 0                 ; 6       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|counter[0]       ; 1                 ; 0       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|counter[1]       ; 1                 ; 0       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|counter[2]       ; 1                 ; 0       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|sout[5]          ; 0                 ; 6       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|NIBBLE[3]        ; 0                 ; 6       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|NIBBLE[1]        ; 0                 ; 6       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|NIBBLE[0]        ; 0                 ; 6       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|NIBBLE[2]        ; 0                 ; 6       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|sout[4]          ; 0                 ; 6       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|sin[2]           ; 0                 ; 6       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|first            ; 1                 ; 0       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|sin[0]           ; 0                 ; 6       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|sin[1]           ; 0                 ; 6       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|sin[6]           ; 0                 ; 6       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|PIN[0]~0         ; 0                 ; 6       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|sin[5]           ; 0                 ; 6       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|sin[4]           ; 0                 ; 6       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|sin[3]           ; 0                 ; 6       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|sout[3]          ; 0                 ; 6       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|VALID            ; 0                 ; 6       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|sout[2]          ; 0                 ; 6       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|VALNIB           ; 0                 ; 6       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|sout[1]          ; 0                 ; 6       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|sout[0]          ; 0                 ; 6       ;
;      - spimicro:I_spimicro_0|micro:I_micro_0|SS1~0                  ; 0                 ; 6       ;
; SCK                                                                 ;                   ;         ;
; MCLK                                                                ;                   ;         ;
; nRST                                                                ;                   ;         ;
;      - nrstsync                                                     ; 1                 ; 6       ;
;      - nrst1                                                        ; 1                 ; 6       ;
;      - nrst0                                                        ; 1                 ; 6       ;
; MOSI                                                                ;                   ;         ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|PIN[0]           ; 0                 ; 6       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|NIBBLE[0]~feeder ; 0                 ; 6       ;
;      - spimicro:I_spimicro_0|spislave:I_spislave_0|sin[0]~feeder    ; 0                 ; 6       ;
+---------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                         ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; MCLK                                                                                                                         ; PIN_M2             ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; SCK                                                                                                                          ; PIN_K15            ; 32      ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; SS                                                                                                                           ; PIN_J14            ; 27      ; Async. clear, Output enable           ; no     ; --                   ; --               ; --                        ;
; dp16384x16:I_input_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|decode_csa:decode2|eq_node[0]          ; LCCOMB_X27_Y17_N18 ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; dp16384x16:I_input_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|decode_csa:decode2|eq_node[1]          ; LCCOMB_X27_Y17_N12 ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; dp16384x16:I_output_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|decode_csa:decode2|eq_node[0]         ; LCCOMB_X27_Y17_N6  ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; dp16384x16:I_output_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|decode_csa:decode2|eq_node[1]         ; LCCOMB_X27_Y17_N0  ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; dp16384x16:I_output_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|decode_csa:decode3|eq_node[0]         ; LCCOMB_X27_Y20_N30 ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; dp16384x16:I_output_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|decode_csa:decode3|eq_node[1]         ; LCCOMB_X34_Y20_N30 ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; nRST                                                                                                                         ; PIN_N6             ; 3       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; nrstsync                                                                                                                     ; FF_X12_Y10_N7      ; 162     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nrstsync                                                                                                                     ; FF_X12_Y10_N7      ; 850     ; Async. clear                          ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; pll:I_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                                                 ; PLL_1              ; 1716    ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; spimicro:I_spimicro_0|micro:I_micro_0|MWEN2                                                                                  ; FF_X27_Y15_N31     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; spimicro:I_spimicro_0|micro:I_micro_0|MWEN2~2                                                                                ; LCCOMB_X26_Y15_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spimicro:I_spimicro_0|micro:I_micro_0|SO~173                                                                                 ; LCCOMB_X28_Y15_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spimicro:I_spimicro_0|micro:I_micro_0|SO~62                                                                                  ; LCCOMB_X24_Y15_N20 ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; spimicro:I_spimicro_0|micro:I_micro_0|address_reg[13]                                                                        ; FF_X26_Y13_N19     ; 70      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spimicro:I_spimicro_0|micro:I_micro_0|address_reg[15]~12                                                                     ; LCCOMB_X26_Y15_N22 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spimicro:I_spimicro_0|micro:I_micro_0|address_reg[7]~6                                                                       ; LCCOMB_X26_Y15_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spimicro:I_spimicro_0|micro:I_micro_0|data_reg[15]~8                                                                         ; LCCOMB_X24_Y15_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spimicro:I_spimicro_0|micro:I_micro_0|data_reg[7]~7                                                                          ; LCCOMB_X25_Y15_N18 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spimicro:I_spimicro_0|micro:I_micro_0|mem~2                                                                                  ; LCCOMB_X28_Y15_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spimicro:I_spimicro_0|micro:I_micro_0|operation~1                                                                            ; LCCOMB_X24_Y15_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spimicro:I_spimicro_0|micro:I_micro_0|state.S_IDLE                                                                           ; FF_X25_Y15_N7      ; 27      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; spimicro:I_spimicro_0|micro:I_micro_0|state.S_WRITE                                                                          ; FF_X24_Y15_N27     ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; spimicro:I_spimicro_0|micro:I_micro_0|state.S_WRITE_LSB                                                                      ; FF_X25_Y15_N17     ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; spimicro:I_spimicro_0|micro:I_micro_0|xy_reg[15]~1                                                                           ; LCCOMB_X26_Y15_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spimicro:I_spimicro_0|micro:I_micro_0|xy_reg[7]~0                                                                            ; LCCOMB_X26_Y15_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spimicro:I_spimicro_0|spislave:I_spislave_0|PIN[0]~0                                                                         ; LCCOMB_X28_Y16_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spimicro:I_spimicro_0|spislave:I_spislave_0|PNIBBLE~0                                                                        ; LCCOMB_X28_Y16_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|controller:I_controller_0|DADDR[13]                                                                          ; FF_X27_Y9_N13      ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|controller:I_controller_0|KADDR[3]~1                                                                         ; LCCOMB_X29_Y12_N2  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|controller:I_controller_0|KEN                                                                                ; FF_X27_Y12_N31     ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|controller:I_controller_0|LAST0~3                                                                            ; LCCOMB_X27_Y12_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|controller:I_controller_0|SYNC0~2                                                                            ; LCCOMB_X27_Y12_N12 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|controller:I_controller_0|ad0~14                                                                             ; LCCOMB_X27_Y12_N20 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|controller:I_controller_0|ad1~43                                                                             ; LCCOMB_X28_Y12_N18 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|controller:I_controller_0|ad2~43                                                                             ; LCCOMB_X28_Y12_N16 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|controller:I_controller_0|kad~6                                                                              ; LCCOMB_X27_Y12_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|controller:I_controller_0|state.S_0                                                                          ; FF_X26_Y12_N15     ; 53      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|controller:I_controller_0|state.S_IDLE                                                                       ; FF_X26_Y12_N7      ; 68      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|controller:I_controller_0|state.S_LINE                                                                       ; FF_X26_Y12_N23     ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|controller:I_controller_0|timer[0]~5                                                                         ; LCCOMB_X26_Y12_N0  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|controller:I_controller_0|timer[2]~3                                                                         ; LCCOMB_X26_Y12_N12 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|controller:I_controller_0|xidx~13                                                                            ; LCCOMB_X27_Y12_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|controller:I_controller_0|yidx[7]~24                                                                         ; LCCOMB_X27_Y14_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|delay3:I_delay3_1|altshift_taps:reg0_rtl_0|shift_taps_l5n:auto_generated|cntr_i8h:cntr5|counter_reg_bit[0]~0 ; LCCOMB_X24_Y11_N28 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|delay3:I_delay3_1|altshift_taps:reg0_rtl_0|shift_taps_l5n:auto_generated|dffe6                               ; FF_X23_Y11_N11     ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_1|LessThan0~3                                                        ; LCCOMB_X18_Y16_N20 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_1|M1[10]~10                                                          ; LCCOMB_X16_Y17_N12 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_1|M2[10]~9                                                           ; LCCOMB_X16_Y17_N0  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_1|M3~8                                                               ; LCCOMB_X15_Y17_N14 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_1|OUT0~1                                                             ; LCCOMB_X16_Y17_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_1|X1[4]~0                                                            ; LCCOMB_X16_Y17_N14 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_1|X3~0                                                               ; LCCOMB_X15_Y17_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_1|dif[0]~11                                                          ; LCCOMB_X18_Y16_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_1|state.S_IDLE                                                       ; FF_X16_Y17_N29     ; 64      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_2|LessThan0~3                                                        ; LCCOMB_X8_Y12_N16  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_2|M1[10]~10                                                          ; LCCOMB_X9_Y12_N22  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_2|M2[10]~19                                                          ; LCCOMB_X9_Y12_N18  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_2|M3~10                                                              ; LCCOMB_X7_Y13_N0   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_2|OUT0~1                                                             ; LCCOMB_X9_Y13_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_2|X1[4]~0                                                            ; LCCOMB_X9_Y12_N10  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_2|X3~0                                                               ; LCCOMB_X9_Y12_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_2|dif[0]~11                                                          ; LCCOMB_X8_Y12_N18  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_2|state.S_IDLE                                                       ; FF_X9_Y12_N5       ; 64      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_3|LessThan0~3                                                        ; LCCOMB_X14_Y12_N30 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_3|M1[10]~20                                                          ; LCCOMB_X16_Y12_N14 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_3|M2[10]~19                                                          ; LCCOMB_X15_Y12_N0  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_3|M3~10                                                              ; LCCOMB_X19_Y12_N10 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_3|OUT0~1                                                             ; LCCOMB_X19_Y14_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_3|X1[4]~1                                                            ; LCCOMB_X15_Y12_N30 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_3|X3~0                                                               ; LCCOMB_X18_Y12_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_3|dif[0]~11                                                          ; LCCOMB_X14_Y12_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_3|state.S_IDLE                                                       ; FF_X19_Y14_N27     ; 64      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16mult:I_fp16mult_1|MR[0]~27                                                             ; LCCOMB_X11_Y10_N24 ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16mult:I_fp16mult_1|OUT0~1                                                               ; LCCOMB_X11_Y10_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16mult:I_fp16mult_1|X2[4]~1                                                              ; LCCOMB_X11_Y10_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16mult:I_fp16mult_1|X3~1                                                                 ; LCCOMB_X11_Y10_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16mult:I_fp16mult_1|state.S_0                                                            ; FF_X11_Y10_N31     ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16mult:I_fp16mult_1|state.S_IDLE                                                         ; FF_X11_Y10_N19     ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16mult:I_fp16mult_2|MR[0]~25                                                             ; LCCOMB_X12_Y10_N14 ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16mult:I_fp16mult_2|OUT0~1                                                               ; LCCOMB_X12_Y10_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16mult:I_fp16mult_2|X2[4]~1                                                              ; LCCOMB_X12_Y10_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16mult:I_fp16mult_2|X3~1                                                                 ; LCCOMB_X18_Y11_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16mult:I_fp16mult_2|state.S_0                                                            ; FF_X12_Y10_N23     ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16mult:I_fp16mult_2|state.S_IDLE                                                         ; FF_X12_Y10_N29     ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|kernel9:I_kernel9_0|DONE                                                                   ; FF_X23_Y14_N17     ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|kernel9:I_kernel9_0|Equal3~1                                                               ; LCCOMB_X12_Y12_N30 ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|kernel9:I_kernel9_0|MULT1START~0                                                           ; LCCOMB_X17_Y12_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|kernel9:I_kernel9_0|REG1[14]~0                                                             ; LCCOMB_X12_Y14_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|kernel9:I_kernel9_0|REG2[15]~40                                                            ; LCCOMB_X12_Y12_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|kernel9:I_kernel9_0|REG3[15]~22                                                            ; LCCOMB_X12_Y13_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|kernel9:I_kernel9_0|last2~1                                                                ; LCCOMB_X23_Y14_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_0|kernel9:I_kernel9_0|state                                                                  ; FF_X12_Y14_N5      ; 18      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_1|LessThan0~3                                                        ; LCCOMB_X34_Y11_N30 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_1|M1[10]~10                                                          ; LCCOMB_X37_Y9_N26  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_1|M2[10]~9                                                           ; LCCOMB_X37_Y9_N10  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_1|M3~8                                                               ; LCCOMB_X36_Y8_N0   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_1|OUT0~1                                                             ; LCCOMB_X37_Y9_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_1|X1[4]~0                                                            ; LCCOMB_X37_Y9_N16  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_1|X3~0                                                               ; LCCOMB_X37_Y7_N30  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_1|dif[0]~11                                                          ; LCCOMB_X34_Y11_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_1|state.S_IDLE                                                       ; FF_X37_Y9_N19      ; 64      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_2|LessThan0~3                                                        ; LCCOMB_X45_Y10_N30 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_2|M1[10]~10                                                          ; LCCOMB_X45_Y10_N0  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_2|M2[10]~19                                                          ; LCCOMB_X45_Y10_N10 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_2|M3~10                                                              ; LCCOMB_X46_Y8_N6   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_2|OUT0~1                                                             ; LCCOMB_X45_Y8_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_2|X1[4]~0                                                            ; LCCOMB_X45_Y10_N22 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_2|X3~0                                                               ; LCCOMB_X45_Y10_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_2|dif[0]~11                                                          ; LCCOMB_X45_Y10_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_2|state.S_IDLE                                                       ; FF_X45_Y10_N9      ; 64      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_3|LessThan0~3                                                        ; LCCOMB_X40_Y11_N18 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_3|M1[10]~20                                                          ; LCCOMB_X37_Y10_N2  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_3|M2[10]~19                                                          ; LCCOMB_X37_Y10_N6  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_3|M3~10                                                              ; LCCOMB_X39_Y11_N16 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_3|OUT0~1                                                             ; LCCOMB_X37_Y10_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_3|X1[4]~1                                                            ; LCCOMB_X37_Y10_N14 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_3|X3~0                                                               ; LCCOMB_X39_Y11_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_3|dif[0]~11                                                          ; LCCOMB_X39_Y11_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_3|state.S_IDLE                                                       ; FF_X37_Y10_N1      ; 64      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16mult:I_fp16mult_1|MR[0]~27                                                             ; LCCOMB_X18_Y9_N4   ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16mult:I_fp16mult_1|OUT0~1                                                               ; LCCOMB_X18_Y9_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16mult:I_fp16mult_1|X2[4]~1                                                              ; LCCOMB_X18_Y9_N26  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16mult:I_fp16mult_1|X3~1                                                                 ; LCCOMB_X18_Y9_N6   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16mult:I_fp16mult_1|state.S_0                                                            ; FF_X18_Y9_N23      ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16mult:I_fp16mult_1|state.S_IDLE                                                         ; FF_X18_Y9_N21      ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16mult:I_fp16mult_2|MR[0]~27                                                             ; LCCOMB_X39_Y12_N6  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16mult:I_fp16mult_2|OUT0~1                                                               ; LCCOMB_X35_Y12_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16mult:I_fp16mult_2|X2[4]~1                                                              ; LCCOMB_X39_Y12_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16mult:I_fp16mult_2|X3~1                                                                 ; LCCOMB_X39_Y12_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16mult:I_fp16mult_2|state.S_0                                                            ; FF_X39_Y12_N11     ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16mult:I_fp16mult_2|state.S_IDLE                                                         ; FF_X39_Y12_N3      ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|kernel9:I_kernel9_0|Equal3~1                                                               ; LCCOMB_X38_Y8_N20  ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|kernel9:I_kernel9_0|MULT1START~0                                                           ; LCCOMB_X32_Y8_N16  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|kernel9:I_kernel9_0|REG1[14]~0                                                             ; LCCOMB_X37_Y9_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|kernel9:I_kernel9_0|REG2[15]~40                                                            ; LCCOMB_X43_Y8_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|kernel9:I_kernel9_0|REG3[15]~22                                                            ; LCCOMB_X43_Y8_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|kernel9:I_kernel9_0|last2~1                                                                ; LCCOMB_X32_Y12_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_1|kernel9:I_kernel9_0|state                                                                  ; FF_X32_Y8_N19      ; 18      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_1|LessThan0~3                                                        ; LCCOMB_X38_Y22_N6  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_1|M1[10]~10                                                          ; LCCOMB_X36_Y22_N0  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_1|M2[10]~9                                                           ; LCCOMB_X38_Y22_N0  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_1|M3~8                                                               ; LCCOMB_X35_Y24_N0  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_1|OUT0~1                                                             ; LCCOMB_X36_Y22_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_1|X1[4]~0                                                            ; LCCOMB_X36_Y22_N18 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_1|X3~0                                                               ; LCCOMB_X36_Y22_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_1|dif[0]~11                                                          ; LCCOMB_X38_Y22_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_1|state.S_IDLE                                                       ; FF_X36_Y22_N3      ; 64      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_2|LessThan0~3                                                        ; LCCOMB_X30_Y22_N14 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_2|M1[10]~10                                                          ; LCCOMB_X28_Y22_N14 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_2|M2[10]~19                                                          ; LCCOMB_X28_Y22_N10 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_2|M3~10                                                              ; LCCOMB_X26_Y22_N0  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_2|OUT0~1                                                             ; LCCOMB_X28_Y22_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_2|X1[4]~0                                                            ; LCCOMB_X28_Y22_N26 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_2|X3~0                                                               ; LCCOMB_X26_Y22_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_2|dif[0]~11                                                          ; LCCOMB_X30_Y22_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_2|state.S_IDLE                                                       ; FF_X28_Y22_N21     ; 64      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_3|LessThan0~3                                                        ; LCCOMB_X31_Y17_N12 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_3|M1[10]~20                                                          ; LCCOMB_X32_Y17_N20 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_3|M2[10]~19                                                          ; LCCOMB_X32_Y17_N2  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_3|M3~8                                                               ; LCCOMB_X35_Y17_N22 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_3|OUT0~1                                                             ; LCCOMB_X32_Y17_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_3|X1[4]~1                                                            ; LCCOMB_X32_Y17_N12 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_3|X3~0                                                               ; LCCOMB_X34_Y17_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_3|dif[0]~11                                                          ; LCCOMB_X30_Y17_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_3|state.S_IDLE                                                       ; FF_X32_Y17_N29     ; 64      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16mult:I_fp16mult_1|MR[0]~25                                                             ; LCCOMB_X14_Y22_N20 ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16mult:I_fp16mult_1|OUT0~1                                                               ; LCCOMB_X14_Y22_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16mult:I_fp16mult_1|X2[4]~1                                                              ; LCCOMB_X14_Y22_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16mult:I_fp16mult_1|X3~1                                                                 ; LCCOMB_X14_Y22_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16mult:I_fp16mult_1|state.S_0                                                            ; FF_X14_Y22_N5      ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16mult:I_fp16mult_1|state.S_IDLE                                                         ; FF_X14_Y22_N19     ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16mult:I_fp16mult_2|MR[0]~27                                                             ; LCCOMB_X41_Y18_N26 ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16mult:I_fp16mult_2|OUT0~1                                                               ; LCCOMB_X41_Y18_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16mult:I_fp16mult_2|X2[4]~1                                                              ; LCCOMB_X41_Y18_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16mult:I_fp16mult_2|X3~1                                                                 ; LCCOMB_X41_Y18_N24 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16mult:I_fp16mult_2|state.S_0                                                            ; FF_X41_Y18_N9      ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16mult:I_fp16mult_2|state.S_IDLE                                                         ; FF_X41_Y18_N29     ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|kernel9:I_kernel9_0|Equal3~1                                                               ; LCCOMB_X32_Y20_N0  ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|kernel9:I_kernel9_0|MULT1START~0                                                           ; LCCOMB_X34_Y20_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|kernel9:I_kernel9_0|REG1[14]~0                                                             ; LCCOMB_X34_Y20_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|kernel9:I_kernel9_0|REG2[15]~40                                                            ; LCCOMB_X32_Y20_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|kernel9:I_kernel9_0|REG3[15]~22                                                            ; LCCOMB_X32_Y20_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|kernel9:I_kernel9_0|last2~1                                                                ; LCCOMB_X31_Y16_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|kernel:I_kernel_2|kernel9:I_kernel9_0|state                                                                  ; FF_X31_Y16_N31     ; 18      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|output:I_output_0|address[13]                                                                                ; FF_X27_Y20_N29     ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|output:I_output_0|address~42                                                                                 ; LCCOMB_X27_Y20_N0  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|output:I_output_0|done~0                                                                                     ; LCCOMB_X35_Y20_N2  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vcore:I_vcore_0|output:I_output_0|write                                                                                      ; FF_X34_Y20_N29     ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                         ;
+------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                         ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; SCK                                                                          ; PIN_K15       ; 32      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; nrstsync                                                                     ; FF_X12_Y10_N7 ; 850     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; pll:I_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1         ; 1716    ; 113                                  ; Global Clock         ; GCLK3            ; --                        ;
+------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; dp16384x16:I_input_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|ALTSYNCRAM                                ; AUTO ; True Dual Port   ; Single Clock ; 16384        ; 16           ; 16384        ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 16384                       ; 16                          ; 16384                       ; 16                          ; 262144              ; 32   ; None ; M9K_X33_Y16_N0, M9K_X22_Y17_N0, M9K_X22_Y8_N0, M9K_X22_Y4_N0, M9K_X22_Y3_N0, M9K_X33_Y14_N0, M9K_X22_Y9_N0, M9K_X22_Y7_N0, M9K_X33_Y6_N0, M9K_X22_Y1_N0, M9K_X22_Y6_N0, M9K_X22_Y10_N0, M9K_X33_Y17_N0, M9K_X33_Y13_N0, M9K_X22_Y5_N0, M9K_X33_Y12_N0, M9K_X33_Y2_N0, M9K_X33_Y3_N0, M9K_X22_Y15_N0, M9K_X22_Y12_N0, M9K_X33_Y10_N0, M9K_X33_Y11_N0, M9K_X33_Y7_N0, M9K_X33_Y1_N0, M9K_X22_Y13_N0, M9K_X22_Y16_N0, M9K_X33_Y5_N0, M9K_X22_Y2_N0, M9K_X33_Y9_N0, M9K_X33_Y15_N0, M9K_X33_Y4_N0, M9K_X33_Y8_N0                   ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; dp16384x16:I_output_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|ALTSYNCRAM                               ; AUTO ; True Dual Port   ; Single Clock ; 16384        ; 16           ; 16384        ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 16384                       ; 16                          ; 16384                       ; 16                          ; 262144              ; 32   ; None ; M9K_X22_Y24_N0, M9K_X22_Y23_N0, M9K_X22_Y33_N0, M9K_X22_Y31_N0, M9K_X22_Y26_N0, M9K_X22_Y27_N0, M9K_X33_Y28_N0, M9K_X22_Y29_N0, M9K_X22_Y30_N0, M9K_X22_Y28_N0, M9K_X22_Y25_N0, M9K_X22_Y21_N0, M9K_X33_Y30_N0, M9K_X33_Y29_N0, M9K_X33_Y33_N0, M9K_X33_Y31_N0, M9K_X22_Y19_N0, M9K_X22_Y18_N0, M9K_X33_Y27_N0, M9K_X33_Y24_N0, M9K_X33_Y18_N0, M9K_X33_Y21_N0, M9K_X33_Y25_N0, M9K_X33_Y22_N0, M9K_X22_Y22_N0, M9K_X22_Y20_N0, M9K_X33_Y32_N0, M9K_X22_Y32_N0, M9K_X33_Y20_N0, M9K_X33_Y19_N0, M9K_X33_Y23_N0, M9K_X33_Y26_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; dp16x16:I_kernel_mem|altsyncram:altsyncram_component|altsyncram_2qr3:auto_generated|ALTSYNCRAM                                  ; AUTO ; True Dual Port   ; Single Clock ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256    ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; None ; M9K_X22_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; vcore:I_vcore_0|delay3:I_delay3_1|altshift_taps:reg0_rtl_0|shift_taps_l5n:auto_generated|altsyncram_m861:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 32           ; 3            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 96     ; 3                           ; 32                          ; 3                           ; 32                          ; 96                  ; 1    ; None ; M9K_X22_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 6           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 6           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 12          ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 6           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                        ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; vcore:I_vcore_0|kernel:I_kernel_2|fp16mult:I_fp16mult_1|lpm_mult:Mult0|mult_lct:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    vcore:I_vcore_0|kernel:I_kernel_2|fp16mult:I_fp16mult_1|lpm_mult:Mult0|mult_lct:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y23_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16mult:I_fp16mult_1|lpm_mult:Mult0|mult_lct:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    vcore:I_vcore_0|kernel:I_kernel_1|fp16mult:I_fp16mult_1|lpm_mult:Mult0|mult_lct:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y9_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16mult:I_fp16mult_1|lpm_mult:Mult0|mult_lct:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    vcore:I_vcore_0|kernel:I_kernel_0|fp16mult:I_fp16mult_1|lpm_mult:Mult0|mult_lct:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y8_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16mult:I_fp16mult_2|lpm_mult:Mult0|mult_lct:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    vcore:I_vcore_0|kernel:I_kernel_2|fp16mult:I_fp16mult_2|lpm_mult:Mult0|mult_lct:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y17_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16mult:I_fp16mult_2|lpm_mult:Mult0|mult_lct:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    vcore:I_vcore_0|kernel:I_kernel_1|fp16mult:I_fp16mult_2|lpm_mult:Mult0|mult_lct:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y12_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16mult:I_fp16mult_2|lpm_mult:Mult0|mult_lct:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    vcore:I_vcore_0|kernel:I_kernel_0|fp16mult:I_fp16mult_2|lpm_mult:Mult0|mult_lct:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y10_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 9,681 / 71,559 ( 14 % ) ;
; C16 interconnects     ; 85 / 2,597 ( 3 % )      ;
; C4 interconnects      ; 4,001 / 46,848 ( 9 % )  ;
; Direct links          ; 1,466 / 71,559 ( 2 % )  ;
; Global clocks         ; 3 / 20 ( 15 % )         ;
; Local interconnects   ; 2,594 / 24,624 ( 11 % ) ;
; R24 interconnects     ; 115 / 2,496 ( 5 % )     ;
; R4 interconnects      ; 5,042 / 62,424 ( 8 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.60) ; Number of LABs  (Total = 385) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 15                            ;
; 2                                           ; 7                             ;
; 3                                           ; 12                            ;
; 4                                           ; 6                             ;
; 5                                           ; 3                             ;
; 6                                           ; 4                             ;
; 7                                           ; 2                             ;
; 8                                           ; 5                             ;
; 9                                           ; 5                             ;
; 10                                          ; 6                             ;
; 11                                          ; 7                             ;
; 12                                          ; 10                            ;
; 13                                          ; 9                             ;
; 14                                          ; 17                            ;
; 15                                          ; 34                            ;
; 16                                          ; 243                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.19) ; Number of LABs  (Total = 385) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 168                           ;
; 1 Clock                            ; 283                           ;
; 1 Clock enable                     ; 171                           ;
; 1 Sync. clear                      ; 67                            ;
; 1 Sync. load                       ; 74                            ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 78                            ;
; 2 Clocks                           ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.37) ; Number of LABs  (Total = 385) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 10                            ;
; 2                                            ; 9                             ;
; 3                                            ; 2                             ;
; 4                                            ; 8                             ;
; 5                                            ; 5                             ;
; 6                                            ; 13                            ;
; 7                                            ; 4                             ;
; 8                                            ; 3                             ;
; 9                                            ; 5                             ;
; 10                                           ; 3                             ;
; 11                                           ; 13                            ;
; 12                                           ; 3                             ;
; 13                                           ; 4                             ;
; 14                                           ; 6                             ;
; 15                                           ; 25                            ;
; 16                                           ; 41                            ;
; 17                                           ; 30                            ;
; 18                                           ; 19                            ;
; 19                                           ; 21                            ;
; 20                                           ; 25                            ;
; 21                                           ; 20                            ;
; 22                                           ; 33                            ;
; 23                                           ; 17                            ;
; 24                                           ; 9                             ;
; 25                                           ; 17                            ;
; 26                                           ; 11                            ;
; 27                                           ; 10                            ;
; 28                                           ; 6                             ;
; 29                                           ; 3                             ;
; 30                                           ; 6                             ;
; 31                                           ; 2                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.30) ; Number of LABs  (Total = 385) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 24                            ;
; 2                                               ; 12                            ;
; 3                                               ; 11                            ;
; 4                                               ; 10                            ;
; 5                                               ; 13                            ;
; 6                                               ; 39                            ;
; 7                                               ; 19                            ;
; 8                                               ; 28                            ;
; 9                                               ; 35                            ;
; 10                                              ; 37                            ;
; 11                                              ; 27                            ;
; 12                                              ; 36                            ;
; 13                                              ; 29                            ;
; 14                                              ; 20                            ;
; 15                                              ; 19                            ;
; 16                                              ; 14                            ;
; 17                                              ; 3                             ;
; 18                                              ; 2                             ;
; 19                                              ; 4                             ;
; 20                                              ; 2                             ;
; 21                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.35) ; Number of LABs  (Total = 385) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 2                             ;
; 3                                            ; 5                             ;
; 4                                            ; 13                            ;
; 5                                            ; 5                             ;
; 6                                            ; 10                            ;
; 7                                            ; 6                             ;
; 8                                            ; 8                             ;
; 9                                            ; 7                             ;
; 10                                           ; 8                             ;
; 11                                           ; 7                             ;
; 12                                           ; 5                             ;
; 13                                           ; 16                            ;
; 14                                           ; 20                            ;
; 15                                           ; 8                             ;
; 16                                           ; 11                            ;
; 17                                           ; 22                            ;
; 18                                           ; 15                            ;
; 19                                           ; 19                            ;
; 20                                           ; 15                            ;
; 21                                           ; 14                            ;
; 22                                           ; 14                            ;
; 23                                           ; 22                            ;
; 24                                           ; 14                            ;
; 25                                           ; 14                            ;
; 26                                           ; 14                            ;
; 27                                           ; 14                            ;
; 28                                           ; 12                            ;
; 29                                           ; 18                            ;
; 30                                           ; 14                            ;
; 31                                           ; 9                             ;
; 32                                           ; 5                             ;
; 33                                           ; 4                             ;
; 34                                           ; 2                             ;
; 35                                           ; 2                             ;
; 36                                           ; 5                             ;
; 37                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003 ; IO_000001 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 7         ; 7         ; 0            ; 0            ; 7         ; 7         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 6            ; 0            ; 0            ; 6            ; 0            ; 0            ; 0            ; 0            ; 7         ; 7         ; 7         ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 7            ; 0         ; 0         ; 7            ; 7            ; 0         ; 0         ; 7            ; 7            ; 7            ; 7            ; 7            ; 7            ; 7            ; 7            ; 7            ; 7            ; 1            ; 7            ; 7            ; 1            ; 7            ; 7            ; 7            ; 7            ; 0         ; 0         ; 0         ; 7            ; 7            ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; MISO               ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; IDLE               ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SS                 ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SCK                ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MCLK               ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; nRST               ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MOSI               ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                             ;
+---------------------------------------------------+---------------------------------------------------+-------------------+
; Source Clock(s)                                   ; Destination Clock(s)                              ; Delay Added in ns ;
+---------------------------------------------------+---------------------------------------------------+-------------------+
; I_pll|altpll_component|auto_generated|pll1|clk[0] ; I_pll|altpll_component|auto_generated|pll1|clk[0] ; 3.4               ;
+---------------------------------------------------+---------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                            ; Destination Register                                                                                                                                 ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; vcore:I_vcore_0|delay3:I_delay3_1|altshift_taps:reg0_rtl_0|shift_taps_l5n:auto_generated|dffe3a[0]                         ; vcore:I_vcore_0|delay3:I_delay3_1|altshift_taps:reg0_rtl_0|shift_taps_l5n:auto_generated|altsyncram_m861:altsyncram4|ram_block7a4~portb_address_reg0 ; 0.354             ;
; vcore:I_vcore_0|delay3:I_delay3_1|altshift_taps:reg0_rtl_0|shift_taps_l5n:auto_generated|cntr_vof:cntr1|counter_reg_bit[0] ; vcore:I_vcore_0|delay3:I_delay3_1|altshift_taps:reg0_rtl_0|shift_taps_l5n:auto_generated|altsyncram_m861:altsyncram4|ram_block7a4~porta_address_reg0 ; 0.352             ;
; vcore:I_vcore_0|delay3:I_delay3_1|altshift_taps:reg0_rtl_0|shift_taps_l5n:auto_generated|cntr_vof:cntr1|counter_reg_bit[1] ; vcore:I_vcore_0|delay3:I_delay3_1|altshift_taps:reg0_rtl_0|shift_taps_l5n:auto_generated|altsyncram_m861:altsyncram4|ram_block7a4~porta_address_reg0 ; 0.352             ;
; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_2|state.S_IDLE                                                     ; vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_2|OUT0[12]                                                                                   ; 0.119             ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_3|state.S_IDLE                                                     ; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_3|OUT0[3]                                                                                    ; 0.119             ;
; vcore:I_vcore_0|kernel:I_kernel_1|kernel9:I_kernel9_0|REG1[15]                                                             ; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_1|S1                                                                                         ; 0.090             ;
; vcore:I_vcore_0|kernel:I_kernel_1|kernel9:I_kernel9_0|REG1[14]                                                             ; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_1|X1[4]                                                                                      ; 0.090             ;
; vcore:I_vcore_0|kernel:I_kernel_1|kernel9:I_kernel9_0|REG1[13]                                                             ; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_1|X1[3]                                                                                      ; 0.090             ;
; vcore:I_vcore_0|kernel:I_kernel_1|kernel9:I_kernel9_0|ADDER3START                                                          ; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_3|state.S_IDLE                                                                               ; 0.072             ;
; vcore:I_vcore_0|kernel:I_kernel_1|kernel9:I_kernel9_0|ADDER1START                                                          ; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_1|state.S_IDLE                                                                               ; 0.069             ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_2|X1[4]                                                            ; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_2|state.S_10                                                                                 ; 0.068             ;
; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_3|state.S_2                                                        ; vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_3|S3                                                                                         ; 0.045             ;
; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_3|state.S_2                                                        ; vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_3|S3                                                                                         ; 0.045             ;
; spimicro:I_spimicro_0|micro:I_micro_0|address_reg[4]                                                                       ; dp16384x16:I_input_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|ram_block1a15~porta_address_reg0                               ; 0.032             ;
; spimicro:I_spimicro_0|micro:I_micro_0|address_reg[2]                                                                       ; dp16384x16:I_input_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|ram_block1a15~porta_address_reg0                               ; 0.032             ;
; spimicro:I_spimicro_0|micro:I_micro_0|address_reg[1]                                                                       ; dp16384x16:I_input_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|ram_block1a15~porta_address_reg0                               ; 0.032             ;
; spimicro:I_spimicro_0|micro:I_micro_0|address_reg[0]                                                                       ; dp16384x16:I_input_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|ram_block1a15~porta_address_reg0                               ; 0.032             ;
; spimicro:I_spimicro_0|micro:I_micro_0|address_reg[3]                                                                       ; dp16384x16:I_input_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|ram_block1a15~porta_address_reg0                               ; 0.032             ;
; spimicro:I_spimicro_0|micro:I_micro_0|address_reg[9]                                                                       ; dp16384x16:I_input_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|ram_block1a25~porta_address_reg0                               ; 0.024             ;
; spimicro:I_spimicro_0|micro:I_micro_0|address_reg[8]                                                                       ; dp16384x16:I_input_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|ram_block1a25~porta_address_reg0                               ; 0.024             ;
; spimicro:I_spimicro_0|micro:I_micro_0|address_reg[7]                                                                       ; dp16384x16:I_input_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|ram_block1a15~porta_address_reg0                               ; 0.024             ;
; spimicro:I_spimicro_0|micro:I_micro_0|address_reg[6]                                                                       ; dp16384x16:I_input_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|ram_block1a15~porta_address_reg0                               ; 0.024             ;
; spimicro:I_spimicro_0|micro:I_micro_0|address_reg[5]                                                                       ; dp16384x16:I_input_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|ram_block1a15~porta_address_reg0                               ; 0.024             ;
; spimicro:I_spimicro_0|micro:I_micro_0|data_reg[9]                                                                          ; dp16384x16:I_input_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|ram_block1a25~porta_datain_reg0                                ; 0.021             ;
; spimicro:I_spimicro_0|micro:I_micro_0|address_reg[11]                                                                      ; dp16384x16:I_input_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|ram_block1a25~porta_address_reg0                               ; 0.012             ;
; spimicro:I_spimicro_0|micro:I_micro_0|address_reg[10]                                                                      ; dp16384x16:I_input_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|ram_block1a25~porta_address_reg0                               ; 0.012             ;
; spimicro:I_spimicro_0|micro:I_micro_0|address_reg[12]                                                                      ; dp16384x16:I_input_mem|altsyncram:altsyncram_component|altsyncram_4pr3:auto_generated|ram_block1a25~porta_address_reg0                               ; 0.012             ;
+----------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 27 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): Aggressive Performance optimization mode selected -- timing performance will be prioritized at the potential cost of increased logic area and compilation time
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10CL025YU256C8G for design "top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:I_pll|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone 10 LP PLL type File: /home/user/Documents/vhdl/cnn3x3/quartus/db/pll_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 10, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:I_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port File: /home/user/Documents/vhdl/cnn3x3/quartus/db/pll_altpll.v Line: 44
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10CL006YU256C8G is compatible
    Info (176445): Device 10CL010YU256C8G is compatible
    Info (176445): Device 10CL016YU256C8G is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'top.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {I_pll|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 10 -duty_cycle 50.00 -name {I_pll|altpll_component|auto_generated|pll1|clk[0]} {I_pll|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    8.333 I_pll|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   83.333         MCLK
    Info (332111):   20.000          SCK
Info (176353): Automatically promoted node pll:I_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: /home/user/Documents/vhdl/cnn3x3/quartus/db/pll_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node SCK~input (placed in PIN K15 (DIFFIO_R10p, DPCLK6)) File: /home/user/Documents/vhdl/cnn3x3/VHDL/top.vhd Line: 18
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176353): Automatically promoted node nrstsync  File: /home/user/Documents/vhdl/cnn3x3/VHDL/top.vhd Line: 105
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vcore:I_vcore_0|controller:I_controller_0|yidx[7]~24 File: /home/user/Documents/vhdl/cnn3x3/VHDL/controller.vhd Line: 66
        Info (176357): Destination node vcore:I_vcore_0|controller:I_controller_0|timer[2]~1 File: /home/user/Documents/vhdl/cnn3x3/VHDL/controller.vhd Line: 66
        Info (176357): Destination node vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_3|state.S_IDLE File: /home/user/Documents/vhdl/cnn3x3/VHDL/fp16adder.vhd Line: 29
        Info (176357): Destination node vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_3|state.S_4 File: /home/user/Documents/vhdl/cnn3x3/VHDL/fp16adder.vhd Line: 29
        Info (176357): Destination node vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_3|state.S_IDLE File: /home/user/Documents/vhdl/cnn3x3/VHDL/fp16adder.vhd Line: 29
        Info (176357): Destination node vcore:I_vcore_0|kernel:I_kernel_1|fp16adder:I_fp16adder_3|state.S_4 File: /home/user/Documents/vhdl/cnn3x3/VHDL/fp16adder.vhd Line: 29
        Info (176357): Destination node vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_3|state.S_IDLE File: /home/user/Documents/vhdl/cnn3x3/VHDL/fp16adder.vhd Line: 29
        Info (176357): Destination node vcore:I_vcore_0|kernel:I_kernel_0|fp16adder:I_fp16adder_3|state.S_4 File: /home/user/Documents/vhdl/cnn3x3/VHDL/fp16adder.vhd Line: 29
        Info (176357): Destination node vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_3|state.S_0 File: /home/user/Documents/vhdl/cnn3x3/VHDL/fp16adder.vhd Line: 29
        Info (176357): Destination node vcore:I_vcore_0|kernel:I_kernel_2|fp16adder:I_fp16adder_3|state.S_10 File: /home/user/Documents/vhdl/cnn3x3/VHDL/fp16adder.vhd Line: 29
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:02
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:08
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:12
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 20% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:12
Info (11888): Total time spent on timing analysis during the Fitter is 3.35 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Warning (169177): 6 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone 10 LP Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin MISO uses I/O standard 3.3-V LVCMOS at L16 File: /home/user/Documents/vhdl/cnn3x3/VHDL/top.vhd Line: 20
    Info (169178): Pin SS uses I/O standard 3.3-V LVCMOS at J14 File: /home/user/Documents/vhdl/cnn3x3/VHDL/top.vhd Line: 21
    Info (169178): Pin SCK uses I/O standard 3.3-V LVCMOS at K15 File: /home/user/Documents/vhdl/cnn3x3/VHDL/top.vhd Line: 18
    Info (169178): Pin MCLK uses I/O standard 3.3-V LVCMOS at M2 File: /home/user/Documents/vhdl/cnn3x3/VHDL/top.vhd Line: 16
    Info (169178): Pin nRST uses I/O standard 3.3-V LVCMOS at N6 File: /home/user/Documents/vhdl/cnn3x3/VHDL/top.vhd Line: 17
    Info (169178): Pin MOSI uses I/O standard 3.3-V LVCMOS at K16 File: /home/user/Documents/vhdl/cnn3x3/VHDL/top.vhd Line: 19
Info (144001): Generated suppressed messages file /home/user/Documents/vhdl/cnn3x3/quartus/output_files/top.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 1558 megabytes
    Info: Processing ended: Sat Jul 25 12:10:17 2020
    Info: Elapsed time: 00:00:46
    Info: Total CPU time (on all processors): 00:01:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/user/Documents/vhdl/cnn3x3/quartus/output_files/top.fit.smsg.


