TimeQuest Timing Analyzer report for Delay_test
Mon Jul 18 19:13:24 2022
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1200mV 85C Model Metastability Report
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'CLK'
 25. Slow 1200mV 0C Model Hold: 'CLK'
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 0C Model Metastability Report
 30. Fast 1200mV 0C Model Setup Summary
 31. Fast 1200mV 0C Model Hold Summary
 32. Fast 1200mV 0C Model Recovery Summary
 33. Fast 1200mV 0C Model Removal Summary
 34. Fast 1200mV 0C Model Minimum Pulse Width Summary
 35. Fast 1200mV 0C Model Setup: 'CLK'
 36. Fast 1200mV 0C Model Hold: 'CLK'
 37. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Fast 1200mV 0C Model Metastability Report
 41. Multicorner Timing Analysis Summary
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Signal Integrity Metrics (Slow 1200mv 0c Model)
 47. Signal Integrity Metrics (Slow 1200mv 85c Model)
 48. Signal Integrity Metrics (Fast 1200mv 0c Model)
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; Delay_test                                         ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 42.31 MHz ; 42.31 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; CLK   ; -22.635 ; -1315.742         ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.356 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -200.000                         ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                            ;
+---------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -22.635 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 23.566     ;
; -22.634 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 23.565     ;
; -22.634 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 23.565     ;
; -22.633 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 23.564     ;
; -22.530 ; I2C_master:I2C|timer3_reg[12] ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.432     ; 23.093     ;
; -22.529 ; I2C_master:I2C|timer3_reg[12] ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.432     ; 23.092     ;
; -22.529 ; I2C_master:I2C|timer3_reg[12] ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.432     ; 23.092     ;
; -22.528 ; I2C_master:I2C|timer3_reg[12] ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.432     ; 23.091     ;
; -22.478 ; timer2_reg[0]                 ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 23.410     ;
; -22.477 ; timer2_reg[0]                 ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 23.409     ;
; -22.477 ; timer2_reg[0]                 ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 23.409     ;
; -22.476 ; timer2_reg[0]                 ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 23.408     ;
; -22.457 ; I2C_master:I2C|timer3_reg[1]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 23.389     ;
; -22.456 ; I2C_master:I2C|timer3_reg[1]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 23.388     ;
; -22.456 ; I2C_master:I2C|timer3_reg[1]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 23.388     ;
; -22.455 ; I2C_master:I2C|timer3_reg[1]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 23.387     ;
; -22.407 ; I2C_master:I2C|timer3_reg[7]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 23.338     ;
; -22.406 ; I2C_master:I2C|timer3_reg[7]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 23.337     ;
; -22.406 ; I2C_master:I2C|timer3_reg[7]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 23.337     ;
; -22.405 ; I2C_master:I2C|timer3_reg[7]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 23.336     ;
; -22.370 ; I2C_master:I2C|timer3_reg[4]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 23.302     ;
; -22.369 ; I2C_master:I2C|timer3_reg[4]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 23.301     ;
; -22.369 ; I2C_master:I2C|timer3_reg[4]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 23.301     ;
; -22.368 ; I2C_master:I2C|timer3_reg[4]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 23.300     ;
; -22.347 ; I2C_master:I2C|timer3_reg[5]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 23.279     ;
; -22.346 ; I2C_master:I2C|timer3_reg[5]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 23.278     ;
; -22.346 ; I2C_master:I2C|timer3_reg[5]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 23.278     ;
; -22.345 ; I2C_master:I2C|timer3_reg[5]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 23.277     ;
; -22.343 ; I2C_master:I2C|timer3_reg[2]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 23.275     ;
; -22.342 ; I2C_master:I2C|timer3_reg[2]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 23.274     ;
; -22.342 ; I2C_master:I2C|timer3_reg[2]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 23.274     ;
; -22.341 ; I2C_master:I2C|timer3_reg[2]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 23.273     ;
; -22.336 ; I2C_master:I2C|timer3_reg[9]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 23.267     ;
; -22.335 ; I2C_master:I2C|timer3_reg[9]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 23.266     ;
; -22.335 ; I2C_master:I2C|timer3_reg[9]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 23.266     ;
; -22.334 ; I2C_master:I2C|timer3_reg[9]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 23.265     ;
; -22.323 ; I2C_master:I2C|timer3_reg[8]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 23.254     ;
; -22.322 ; I2C_master:I2C|timer3_reg[8]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 23.253     ;
; -22.322 ; I2C_master:I2C|timer3_reg[8]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 23.253     ;
; -22.321 ; I2C_master:I2C|timer3_reg[8]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 23.252     ;
; -22.279 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 23.564     ;
; -22.248 ; I2C_master:I2C|timer3_reg[6]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 23.180     ;
; -22.247 ; I2C_master:I2C|timer3_reg[6]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 23.179     ;
; -22.247 ; I2C_master:I2C|timer3_reg[6]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 23.179     ;
; -22.246 ; I2C_master:I2C|timer3_reg[6]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 23.178     ;
; -22.174 ; I2C_master:I2C|timer3_reg[12] ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 23.091     ;
; -22.122 ; timer2_reg[0]                 ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.291      ; 23.408     ;
; -22.101 ; I2C_master:I2C|timer3_reg[1]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.291      ; 23.387     ;
; -22.051 ; I2C_master:I2C|timer3_reg[10] ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 22.983     ;
; -22.051 ; I2C_master:I2C|timer3_reg[7]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 23.336     ;
; -22.050 ; I2C_master:I2C|timer3_reg[10] ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 22.982     ;
; -22.050 ; I2C_master:I2C|timer3_reg[10] ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 22.982     ;
; -22.049 ; I2C_master:I2C|timer3_reg[10] ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 22.981     ;
; -22.024 ; I2C_master:I2C|timer3_reg[11] ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 22.956     ;
; -22.023 ; I2C_master:I2C|timer3_reg[11] ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 22.955     ;
; -22.023 ; I2C_master:I2C|timer3_reg[11] ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 22.955     ;
; -22.022 ; I2C_master:I2C|timer3_reg[11] ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 22.954     ;
; -22.014 ; I2C_master:I2C|timer3_reg[4]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.291      ; 23.300     ;
; -22.009 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.290      ; 23.294     ;
; -22.004 ; I2C_master:I2C|timer3_reg[13] ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 22.923     ;
; -22.003 ; I2C_master:I2C|timer3_reg[13] ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 22.922     ;
; -22.003 ; I2C_master:I2C|timer3_reg[13] ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 22.922     ;
; -22.002 ; I2C_master:I2C|timer3_reg[13] ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 22.921     ;
; -21.991 ; I2C_master:I2C|timer3_reg[5]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.291      ; 23.277     ;
; -21.987 ; I2C_master:I2C|timer3_reg[2]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.291      ; 23.273     ;
; -21.980 ; I2C_master:I2C|timer3_reg[9]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 23.265     ;
; -21.967 ; I2C_master:I2C|timer3_reg[8]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 23.252     ;
; -21.904 ; I2C_master:I2C|timer3_reg[12] ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; -0.078     ; 22.821     ;
; -21.892 ; I2C_master:I2C|timer3_reg[6]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.291      ; 23.178     ;
; -21.852 ; timer2_reg[0]                 ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 23.138     ;
; -21.831 ; I2C_master:I2C|timer3_reg[1]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 23.117     ;
; -21.781 ; I2C_master:I2C|timer3_reg[7]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.290      ; 23.066     ;
; -21.744 ; I2C_master:I2C|timer3_reg[4]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 23.030     ;
; -21.735 ; I2C_master:I2C|timer3_reg[14] ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 22.654     ;
; -21.734 ; I2C_master:I2C|timer3_reg[14] ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 22.653     ;
; -21.734 ; I2C_master:I2C|timer3_reg[14] ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 22.653     ;
; -21.733 ; I2C_master:I2C|timer3_reg[14] ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 22.652     ;
; -21.721 ; I2C_master:I2C|timer3_reg[5]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 23.007     ;
; -21.717 ; I2C_master:I2C|timer3_reg[2]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 23.003     ;
; -21.710 ; I2C_master:I2C|timer3_reg[9]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.290      ; 22.995     ;
; -21.697 ; I2C_master:I2C|timer3_reg[8]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.290      ; 22.982     ;
; -21.695 ; I2C_master:I2C|timer3_reg[10] ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.291      ; 22.981     ;
; -21.668 ; I2C_master:I2C|timer3_reg[11] ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.291      ; 22.954     ;
; -21.648 ; I2C_master:I2C|timer3_reg[13] ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.278      ; 22.921     ;
; -21.622 ; I2C_master:I2C|timer3_reg[6]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 22.908     ;
; -21.425 ; I2C_master:I2C|timer3_reg[10] ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 22.711     ;
; -21.398 ; I2C_master:I2C|timer3_reg[11] ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.291      ; 22.684     ;
; -21.379 ; I2C_master:I2C|timer3_reg[14] ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.278      ; 22.652     ;
; -21.378 ; I2C_master:I2C|timer3_reg[13] ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.278      ; 22.651     ;
; -21.270 ; I2C_master:I2C|timer3_reg[15] ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 22.189     ;
; -21.269 ; I2C_master:I2C|timer3_reg[15] ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 22.188     ;
; -21.269 ; I2C_master:I2C|timer3_reg[15] ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 22.188     ;
; -21.268 ; I2C_master:I2C|timer3_reg[15] ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 22.187     ;
; -21.109 ; I2C_master:I2C|timer3_reg[14] ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.278      ; 22.382     ;
; -21.099 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[18] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 22.042     ;
; -21.083 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[20] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 22.026     ;
; -21.058 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[19] ; CLK          ; CLK         ; 1.000        ; 0.300      ; 22.353     ;
; -20.994 ; I2C_master:I2C|timer3_reg[12] ; I2C_master:I2C|timer3_reg[18] ; CLK          ; CLK         ; 1.000        ; -0.420     ; 21.569     ;
; -20.978 ; I2C_master:I2C|timer3_reg[12] ; I2C_master:I2C|timer3_reg[20] ; CLK          ; CLK         ; 1.000        ; -0.420     ; 21.553     ;
; -20.977 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[26] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 21.920     ;
+---------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                       ;
+-------+--------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; LED_status                           ; LED_status                                         ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; LED1~reg0                            ; LED1~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; LED2~reg0                            ; LED2~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; LED3~reg0                            ; LED3~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; LED4~reg0                            ; LED4~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.357 ; I2C_master:I2C|timer2_flag.01        ; I2C_master:I2C|timer2_flag.01                      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; I2C_master:I2C|SCL                   ; I2C_master:I2C|SCL                                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; display_7_seg:display|digit_posn[1]  ; display_7_seg:display|digit_posn[1]                ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.359 ; display_7_seg:display|digit_posn[0]  ; display_7_seg:display|digit_posn[0]                ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.580      ;
; 0.360 ; I2C_master:I2C|state_clock.000000001 ; I2C_master:I2C|state_clock.000000001               ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.580      ;
; 0.371 ; I2C_master:I2C|state_ack.000000010   ; I2C_master:I2C|state_ack.000000000                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.591      ;
; 0.372 ; I2C_master:I2C|state.000001110       ; I2C_master:I2C|state.000001111                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; I2C_master:I2C|state.000000010       ; I2C_master:I2C|state.000000011                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.592      ;
; 0.374 ; LED_pos.00000                        ; LED_pos.00001                                      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.595      ;
; 0.375 ; I2C_master:I2C|state.000000000       ; I2C_master:I2C|state.000000001                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.595      ;
; 0.375 ; LED_pos.00010                        ; LED3~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.596      ;
; 0.375 ; LED_pos.00011                        ; LED4~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.596      ;
; 0.376 ; I2C_master:I2C|data[0]               ; tens[0]                                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.595      ;
; 0.376 ; LED_pos.00001                        ; LED2~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.597      ;
; 0.377 ; I2C_master:I2C|state_start.000000011 ; I2C_master:I2C|state_start.000000000               ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.377 ; I2C_master:I2C|state.000001111       ; I2C_master:I2C|state.000000000                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.597      ;
; 0.377 ; LED_pos.00100                        ; LED_pos.00000                                      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.598      ;
; 0.377 ; LED_pos.00100                        ; LED_status                                         ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.598      ;
; 0.377 ; LED_pos.00000                        ; LED1~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.598      ;
; 0.378 ; LED_pos.00001                        ; LED_pos.00010                                      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; LED_pos.00010                        ; LED_pos.00011                                      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.599      ;
; 0.379 ; I2C_master:I2C|state.000001010       ; I2C_master:I2C|state.000001011                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; I2C_master:I2C|state.000001011       ; I2C_master:I2C|state.000001100                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; LED_pos.00011                        ; LED_pos.00100                                      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.600      ;
; 0.380 ; I2C_master:I2C|state.000001000       ; I2C_master:I2C|state.000001001                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.600      ;
; 0.381 ; I2C_master:I2C|state.000000111       ; I2C_master:I2C|state.000001000                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.601      ;
; 0.381 ; I2C_master:I2C|state.000001001       ; I2C_master:I2C|state.000001010                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.601      ;
; 0.381 ; I2C_master:I2C|state.000000110       ; I2C_master:I2C|state.000000111                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.601      ;
; 0.392 ; I2C_master:I2C|state_ack.000000001   ; I2C_master:I2C|state_ack.000000010                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.612      ;
; 0.393 ; I2C_master:I2C|state_start.000000001 ; I2C_master:I2C|state_start.000000010               ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.613      ;
; 0.398 ; I2C_master:I2C|state_start.000000000 ; I2C_master:I2C|SDA~reg0                            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.618      ;
; 0.399 ; I2C_master:I2C|state_start.000000000 ; I2C_master:I2C|state_start.000000001               ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.619      ;
; 0.417 ; display_7_seg:display|digit_data[3]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[6] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.637      ;
; 0.418 ; display_7_seg:display|digit_data[3]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[4] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.638      ;
; 0.418 ; display_7_seg:display|digit_data[3]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[5] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.638      ;
; 0.418 ; display_7_seg:display|digit_data[3]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[7] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.638      ;
; 0.419 ; display_7_seg:display|digit_data[3]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[0] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.639      ;
; 0.419 ; display_7_seg:display|digit_data[3]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[1] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.639      ;
; 0.420 ; display_7_seg:display|digit_data[3]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[3] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.640      ;
; 0.424 ; display_7_seg:display|digit_data[3]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[2] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.644      ;
; 0.493 ; I2C_master:I2C|state_ack.000000000   ; I2C_master:I2C|state_ack.000000001                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.713      ;
; 0.505 ; I2C_master:I2C|state_start.000000010 ; I2C_master:I2C|state_start.000000011               ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.725      ;
; 0.513 ; tens[2]                              ; display_7_seg:display|digit_data[2]                ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.733      ;
; 0.516 ; I2C_master:I2C|state.000001101       ; I2C_master:I2C|state.000001110                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; I2C_master:I2C|state.000000101       ; I2C_master:I2C|state.000000110                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.736      ;
; 0.519 ; display_7_seg:display|digit_data[1]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[0] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.739      ;
; 0.521 ; display_7_seg:display|digit_data[1]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[4] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.741      ;
; 0.522 ; I2C_master:I2C|state.000000011       ; I2C_master:I2C|state.000000100                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.742      ;
; 0.523 ; I2C_master:I2C|state.000000001       ; I2C_master:I2C|state.000000010                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.743      ;
; 0.523 ; I2C_master:I2C|state.000000100       ; I2C_master:I2C|state.000000101                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.743      ;
; 0.525 ; I2C_master:I2C|state.000001100       ; I2C_master:I2C|state.000001101                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.745      ;
; 0.527 ; display_7_seg:display|digit_data[1]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[3] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.747      ;
; 0.528 ; display_7_seg:display|digit_data[1]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[7] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.748      ;
; 0.528 ; display_7_seg:display|digit_data[1]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[1] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.748      ;
; 0.529 ; display_7_seg:display|digit_data[1]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[5] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.749      ;
; 0.530 ; display_7_seg:display|digit_data[1]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[6] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.750      ;
; 0.533 ; hundreds[0]                          ; display_7_seg:display|digit_data[0]                ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.753      ;
; 0.533 ; display_7_seg:display|digit_data[1]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[2] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.753      ;
; 0.536 ; tens[1]                              ; display_7_seg:display|digit_data[1]                ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.756      ;
; 0.547 ; timer2_reg[3]                        ; timer2_reg[3]                                      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.767      ;
; 0.547 ; timer2_reg[10]                       ; timer2_reg[10]                                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.767      ;
; 0.548 ; timer2_reg[2]                        ; timer2_reg[2]                                      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.768      ;
; 0.548 ; timer2_reg[8]                        ; timer2_reg[8]                                      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.768      ;
; 0.548 ; timer2_reg[11]                       ; timer2_reg[11]                                     ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.768      ;
; 0.548 ; timer2_reg[18]                       ; timer2_reg[18]                                     ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.769      ;
; 0.548 ; timer2_reg[24]                       ; timer2_reg[24]                                     ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.769      ;
; 0.549 ; timer2_reg[1]                        ; timer2_reg[1]                                      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.769      ;
; 0.549 ; timer2_reg[9]                        ; timer2_reg[9]                                      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.769      ;
; 0.550 ; timer2_reg[5]                        ; timer2_reg[5]                                      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.770      ;
; 0.552 ; timer2_reg[4]                        ; timer2_reg[4]                                      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.772      ;
; 0.552 ; hundreds[1]                          ; display_7_seg:display|digit_data[1]                ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.772      ;
; 0.554 ; display_7_seg:display|prescaler[11]  ; display_7_seg:display|prescaler[11]                ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.775      ;
; 0.555 ; display_7_seg:display|prescaler[1]   ; display_7_seg:display|prescaler[1]                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.776      ;
; 0.555 ; display_7_seg:display|prescaler[7]   ; display_7_seg:display|prescaler[7]                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.776      ;
; 0.555 ; display_7_seg:display|prescaler[13]  ; display_7_seg:display|prescaler[13]                ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.776      ;
; 0.556 ; display_7_seg:display|prescaler[2]   ; display_7_seg:display|prescaler[2]                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.777      ;
; 0.556 ; display_7_seg:display|prescaler[17]  ; display_7_seg:display|prescaler[17]                ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.777      ;
; 0.556 ; display_7_seg:display|prescaler[12]  ; display_7_seg:display|prescaler[12]                ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.777      ;
; 0.557 ; display_7_seg:display|prescaler[18]  ; display_7_seg:display|prescaler[18]                ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.778      ;
; 0.558 ; display_7_seg:display|prescaler[3]   ; display_7_seg:display|prescaler[3]                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.779      ;
; 0.558 ; display_7_seg:display|prescaler[5]   ; display_7_seg:display|prescaler[5]                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.779      ;
; 0.558 ; display_7_seg:display|prescaler[10]  ; display_7_seg:display|prescaler[10]                ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.779      ;
; 0.558 ; display_7_seg:display|prescaler[23]  ; display_7_seg:display|prescaler[23]                ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.779      ;
; 0.559 ; display_7_seg:display|prescaler[19]  ; display_7_seg:display|prescaler[19]                ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.780      ;
; 0.560 ; display_7_seg:display|prescaler[16]  ; display_7_seg:display|prescaler[16]                ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.781      ;
; 0.560 ; display_7_seg:display|prescaler[20]  ; display_7_seg:display|prescaler[20]                ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.781      ;
; 0.561 ; display_7_seg:display|prescaler[22]  ; display_7_seg:display|prescaler[22]                ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.782      ;
; 0.571 ; display_7_seg:display|prescaler[21]  ; display_7_seg:display|prescaler[21]                ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.792      ;
; 0.572 ; LED_status                           ; LED3~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.793      ;
; 0.573 ; LED_status                           ; LED4~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.794      ;
; 0.574 ; LED_status                           ; LED2~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.795      ;
; 0.574 ; I2C_master:I2C|state_start.000000011 ; I2C_master:I2C|SDA~reg0                            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.794      ;
; 0.593 ; I2C_master:I2C|state_start.000000010 ; I2C_master:I2C|SDA~reg0                            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.813      ;
; 0.607 ; display_7_seg:display|digit_data[2]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[0] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.827      ;
; 0.607 ; display_7_seg:display|digit_data[2]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[2] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.827      ;
+-------+--------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|SCL                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|SDA~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000000       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000001       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000010       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000011       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000100       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000101       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000110       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000111       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001000       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001001       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001010       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001011       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001100       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001101       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001110       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001111       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_ack.000000000   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_ack.000000001   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_ack.000000010   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_clock.000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_start.000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_start.000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_start.000000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_start.000000011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_flag.01        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[16]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[17]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[19]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[20]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[21]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[22]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[23]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[24]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[25]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[26]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_flag.01        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[16]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[17]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[19]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[20]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[21]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[22]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[23]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[24]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[25]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[26]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_flag.01        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[16]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[17]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[19]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[20]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[21]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[22]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[23]        ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DIGIT[*]  ; CLK        ; 6.958 ; 7.027 ; Rise       ; CLK             ;
;  DIGIT[0] ; CLK        ; 5.850 ; 5.829 ; Rise       ; CLK             ;
;  DIGIT[1] ; CLK        ; 6.958 ; 7.027 ; Rise       ; CLK             ;
;  DIGIT[2] ; CLK        ; 5.640 ; 5.632 ; Rise       ; CLK             ;
;  DIGIT[3] ; CLK        ; 5.464 ; 5.470 ; Rise       ; CLK             ;
; LED1      ; CLK        ; 5.530 ; 5.551 ; Rise       ; CLK             ;
; LED2      ; CLK        ; 5.544 ; 5.582 ; Rise       ; CLK             ;
; LED3      ; CLK        ; 5.516 ; 5.559 ; Rise       ; CLK             ;
; LED4      ; CLK        ; 5.529 ; 5.576 ; Rise       ; CLK             ;
; SCL       ; CLK        ; 5.903 ; 5.898 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 6.158 ; 6.158 ; Rise       ; CLK             ;
; SEG[*]    ; CLK        ; 5.856 ; 5.881 ; Rise       ; CLK             ;
;  SEG[0]   ; CLK        ; 5.730 ; 5.744 ; Rise       ; CLK             ;
;  SEG[1]   ; CLK        ; 5.856 ; 5.831 ; Rise       ; CLK             ;
;  SEG[2]   ; CLK        ; 5.414 ; 5.419 ; Rise       ; CLK             ;
;  SEG[3]   ; CLK        ; 5.729 ; 5.746 ; Rise       ; CLK             ;
;  SEG[4]   ; CLK        ; 5.837 ; 5.881 ; Rise       ; CLK             ;
;  SEG[5]   ; CLK        ; 5.769 ; 5.844 ; Rise       ; CLK             ;
;  SEG[6]   ; CLK        ; 5.443 ; 5.448 ; Rise       ; CLK             ;
;  SEG[7]   ; CLK        ; 5.747 ; 5.817 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DIGIT[*]  ; CLK        ; 5.292 ; 5.297 ; Rise       ; CLK             ;
;  DIGIT[0] ; CLK        ; 5.663 ; 5.641 ; Rise       ; CLK             ;
;  DIGIT[1] ; CLK        ; 6.778 ; 6.846 ; Rise       ; CLK             ;
;  DIGIT[2] ; CLK        ; 5.461 ; 5.453 ; Rise       ; CLK             ;
;  DIGIT[3] ; CLK        ; 5.292 ; 5.297 ; Rise       ; CLK             ;
; LED1      ; CLK        ; 5.357 ; 5.375 ; Rise       ; CLK             ;
; LED2      ; CLK        ; 5.369 ; 5.406 ; Rise       ; CLK             ;
; LED3      ; CLK        ; 5.343 ; 5.383 ; Rise       ; CLK             ;
; LED4      ; CLK        ; 5.355 ; 5.400 ; Rise       ; CLK             ;
; SCL       ; CLK        ; 5.713 ; 5.707 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 5.958 ; 5.956 ; Rise       ; CLK             ;
; SEG[*]    ; CLK        ; 5.244 ; 5.247 ; Rise       ; CLK             ;
;  SEG[0]   ; CLK        ; 5.547 ; 5.560 ; Rise       ; CLK             ;
;  SEG[1]   ; CLK        ; 5.668 ; 5.643 ; Rise       ; CLK             ;
;  SEG[2]   ; CLK        ; 5.244 ; 5.247 ; Rise       ; CLK             ;
;  SEG[3]   ; CLK        ; 5.547 ; 5.561 ; Rise       ; CLK             ;
;  SEG[4]   ; CLK        ; 5.650 ; 5.691 ; Rise       ; CLK             ;
;  SEG[5]   ; CLK        ; 5.585 ; 5.655 ; Rise       ; CLK             ;
;  SEG[6]   ; CLK        ; 5.272 ; 5.276 ; Rise       ; CLK             ;
;  SEG[7]   ; CLK        ; 5.564 ; 5.630 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 47.35 MHz ; 47.35 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; CLK   ; -20.121 ; -1151.228        ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.310 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -200.000                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                             ;
+---------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -20.121 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 21.059     ;
; -20.120 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 21.058     ;
; -20.120 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 21.058     ;
; -20.120 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 21.058     ;
; -20.076 ; I2C_master:I2C|timer3_reg[12] ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.393     ; 20.678     ;
; -20.075 ; I2C_master:I2C|timer3_reg[12] ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.393     ; 20.677     ;
; -20.075 ; I2C_master:I2C|timer3_reg[12] ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.393     ; 20.677     ;
; -20.075 ; I2C_master:I2C|timer3_reg[12] ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.393     ; 20.677     ;
; -19.984 ; timer2_reg[0]                 ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 20.923     ;
; -19.983 ; timer2_reg[0]                 ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 20.922     ;
; -19.983 ; timer2_reg[0]                 ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 20.922     ;
; -19.983 ; timer2_reg[0]                 ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 20.922     ;
; -19.960 ; I2C_master:I2C|timer3_reg[1]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 20.899     ;
; -19.959 ; I2C_master:I2C|timer3_reg[1]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 20.898     ;
; -19.959 ; I2C_master:I2C|timer3_reg[1]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 20.898     ;
; -19.959 ; I2C_master:I2C|timer3_reg[1]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 20.898     ;
; -19.924 ; I2C_master:I2C|timer3_reg[7]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.862     ;
; -19.923 ; I2C_master:I2C|timer3_reg[7]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.861     ;
; -19.923 ; I2C_master:I2C|timer3_reg[7]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.861     ;
; -19.923 ; I2C_master:I2C|timer3_reg[7]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.861     ;
; -19.907 ; I2C_master:I2C|timer3_reg[4]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.845     ;
; -19.906 ; I2C_master:I2C|timer3_reg[4]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.844     ;
; -19.906 ; I2C_master:I2C|timer3_reg[4]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.844     ;
; -19.906 ; I2C_master:I2C|timer3_reg[4]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.844     ;
; -19.879 ; I2C_master:I2C|timer3_reg[8]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.817     ;
; -19.878 ; I2C_master:I2C|timer3_reg[8]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.816     ;
; -19.878 ; I2C_master:I2C|timer3_reg[8]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.816     ;
; -19.878 ; I2C_master:I2C|timer3_reg[8]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.816     ;
; -19.868 ; I2C_master:I2C|timer3_reg[5]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.806     ;
; -19.867 ; I2C_master:I2C|timer3_reg[5]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.805     ;
; -19.867 ; I2C_master:I2C|timer3_reg[5]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.805     ;
; -19.867 ; I2C_master:I2C|timer3_reg[5]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.805     ;
; -19.866 ; I2C_master:I2C|timer3_reg[2]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 20.805     ;
; -19.865 ; I2C_master:I2C|timer3_reg[2]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 20.804     ;
; -19.865 ; I2C_master:I2C|timer3_reg[2]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 20.804     ;
; -19.865 ; I2C_master:I2C|timer3_reg[2]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 20.804     ;
; -19.858 ; I2C_master:I2C|timer3_reg[9]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.796     ;
; -19.857 ; I2C_master:I2C|timer3_reg[9]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.795     ;
; -19.857 ; I2C_master:I2C|timer3_reg[9]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.795     ;
; -19.857 ; I2C_master:I2C|timer3_reg[9]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.795     ;
; -19.798 ; I2C_master:I2C|timer3_reg[6]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.736     ;
; -19.797 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.266      ; 21.058     ;
; -19.797 ; I2C_master:I2C|timer3_reg[6]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.735     ;
; -19.797 ; I2C_master:I2C|timer3_reg[6]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.735     ;
; -19.797 ; I2C_master:I2C|timer3_reg[6]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.735     ;
; -19.752 ; I2C_master:I2C|timer3_reg[12] ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 20.677     ;
; -19.660 ; timer2_reg[0]                 ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.267      ; 20.922     ;
; -19.636 ; I2C_master:I2C|timer3_reg[1]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.267      ; 20.898     ;
; -19.633 ; I2C_master:I2C|timer3_reg[10] ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.571     ;
; -19.632 ; I2C_master:I2C|timer3_reg[10] ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.570     ;
; -19.632 ; I2C_master:I2C|timer3_reg[10] ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.570     ;
; -19.632 ; I2C_master:I2C|timer3_reg[10] ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.570     ;
; -19.600 ; I2C_master:I2C|timer3_reg[7]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.266      ; 20.861     ;
; -19.592 ; I2C_master:I2C|timer3_reg[11] ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.530     ;
; -19.591 ; I2C_master:I2C|timer3_reg[11] ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.529     ;
; -19.591 ; I2C_master:I2C|timer3_reg[11] ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.529     ;
; -19.591 ; I2C_master:I2C|timer3_reg[11] ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 20.529     ;
; -19.583 ; I2C_master:I2C|timer3_reg[4]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.266      ; 20.844     ;
; -19.577 ; I2C_master:I2C|timer3_reg[13] ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.066     ; 20.506     ;
; -19.576 ; I2C_master:I2C|timer3_reg[13] ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.066     ; 20.505     ;
; -19.576 ; I2C_master:I2C|timer3_reg[13] ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.066     ; 20.505     ;
; -19.576 ; I2C_master:I2C|timer3_reg[13] ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.066     ; 20.505     ;
; -19.555 ; I2C_master:I2C|timer3_reg[8]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.266      ; 20.816     ;
; -19.552 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.266      ; 20.813     ;
; -19.544 ; I2C_master:I2C|timer3_reg[5]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.266      ; 20.805     ;
; -19.542 ; I2C_master:I2C|timer3_reg[2]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.267      ; 20.804     ;
; -19.534 ; I2C_master:I2C|timer3_reg[9]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.266      ; 20.795     ;
; -19.507 ; I2C_master:I2C|timer3_reg[12] ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 20.432     ;
; -19.474 ; I2C_master:I2C|timer3_reg[6]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.266      ; 20.735     ;
; -19.415 ; timer2_reg[0]                 ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.267      ; 20.677     ;
; -19.391 ; I2C_master:I2C|timer3_reg[1]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.267      ; 20.653     ;
; -19.356 ; I2C_master:I2C|timer3_reg[14] ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.066     ; 20.285     ;
; -19.355 ; I2C_master:I2C|timer3_reg[14] ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.066     ; 20.284     ;
; -19.355 ; I2C_master:I2C|timer3_reg[14] ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.066     ; 20.284     ;
; -19.355 ; I2C_master:I2C|timer3_reg[14] ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.066     ; 20.284     ;
; -19.355 ; I2C_master:I2C|timer3_reg[7]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.266      ; 20.616     ;
; -19.338 ; I2C_master:I2C|timer3_reg[4]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.266      ; 20.599     ;
; -19.310 ; I2C_master:I2C|timer3_reg[8]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.266      ; 20.571     ;
; -19.309 ; I2C_master:I2C|timer3_reg[10] ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.266      ; 20.570     ;
; -19.299 ; I2C_master:I2C|timer3_reg[5]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.266      ; 20.560     ;
; -19.297 ; I2C_master:I2C|timer3_reg[2]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.267      ; 20.559     ;
; -19.289 ; I2C_master:I2C|timer3_reg[9]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.266      ; 20.550     ;
; -19.268 ; I2C_master:I2C|timer3_reg[11] ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.266      ; 20.529     ;
; -19.253 ; I2C_master:I2C|timer3_reg[13] ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.257      ; 20.505     ;
; -19.229 ; I2C_master:I2C|timer3_reg[6]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.266      ; 20.490     ;
; -19.064 ; I2C_master:I2C|timer3_reg[10] ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.266      ; 20.325     ;
; -19.032 ; I2C_master:I2C|timer3_reg[14] ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.257      ; 20.284     ;
; -19.023 ; I2C_master:I2C|timer3_reg[11] ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.266      ; 20.284     ;
; -19.008 ; I2C_master:I2C|timer3_reg[13] ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.257      ; 20.260     ;
; -18.914 ; I2C_master:I2C|timer3_reg[15] ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.066     ; 19.843     ;
; -18.913 ; I2C_master:I2C|timer3_reg[15] ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.066     ; 19.842     ;
; -18.913 ; I2C_master:I2C|timer3_reg[15] ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.066     ; 19.842     ;
; -18.913 ; I2C_master:I2C|timer3_reg[15] ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.066     ; 19.842     ;
; -18.787 ; I2C_master:I2C|timer3_reg[14] ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.257      ; 20.039     ;
; -18.758 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[18] ; CLK          ; CLK         ; 1.000        ; -0.048     ; 19.705     ;
; -18.724 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[20] ; CLK          ; CLK         ; 1.000        ; -0.048     ; 19.671     ;
; -18.720 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[19] ; CLK          ; CLK         ; 1.000        ; 0.273      ; 19.988     ;
; -18.713 ; I2C_master:I2C|timer3_reg[12] ; I2C_master:I2C|timer3_reg[18] ; CLK          ; CLK         ; 1.000        ; -0.384     ; 19.324     ;
; -18.679 ; I2C_master:I2C|timer3_reg[12] ; I2C_master:I2C|timer3_reg[20] ; CLK          ; CLK         ; 1.000        ; -0.384     ; 19.290     ;
; -18.675 ; I2C_master:I2C|timer3_reg[12] ; I2C_master:I2C|timer3_reg[19] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 19.607     ;
+---------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                        ;
+-------+--------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; LED_status                           ; LED_status                                         ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; LED1~reg0                            ; LED1~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; LED2~reg0                            ; LED2~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; LED3~reg0                            ; LED3~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; LED4~reg0                            ; LED4~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; display_7_seg:display|digit_posn[1]  ; display_7_seg:display|digit_posn[1]                ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.311 ; I2C_master:I2C|timer2_flag.01        ; I2C_master:I2C|timer2_flag.01                      ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; I2C_master:I2C|SCL                   ; I2C_master:I2C|SCL                                 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.318 ; display_7_seg:display|digit_posn[0]  ; display_7_seg:display|digit_posn[0]                ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.519      ;
; 0.319 ; I2C_master:I2C|state_clock.000000001 ; I2C_master:I2C|state_clock.000000001               ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.519      ;
; 0.330 ; I2C_master:I2C|state_ack.000000010   ; I2C_master:I2C|state_ack.000000000                 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.530      ;
; 0.333 ; LED_pos.00000                        ; LED_pos.00001                                      ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.534      ;
; 0.334 ; I2C_master:I2C|state.000000000       ; I2C_master:I2C|state.000000001                     ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.534      ;
; 0.334 ; LED_pos.00010                        ; LED3~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.535      ;
; 0.334 ; LED_pos.00011                        ; LED4~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.535      ;
; 0.335 ; LED_pos.00100                        ; LED_status                                         ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.536      ;
; 0.335 ; LED_pos.00001                        ; LED2~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.536      ;
; 0.336 ; I2C_master:I2C|state_start.000000011 ; I2C_master:I2C|state_start.000000000               ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.536      ;
; 0.336 ; I2C_master:I2C|state.000001111       ; I2C_master:I2C|state.000000000                     ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.536      ;
; 0.336 ; LED_pos.00100                        ; LED_pos.00000                                      ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.537      ;
; 0.336 ; LED_pos.00000                        ; LED1~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.537      ;
; 0.338 ; I2C_master:I2C|state.000001110       ; I2C_master:I2C|state.000001111                     ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; I2C_master:I2C|state.000000010       ; I2C_master:I2C|state.000000011                     ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.538      ;
; 0.340 ; I2C_master:I2C|data[0]               ; tens[0]                                            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.540      ;
; 0.343 ; I2C_master:I2C|state.000001011       ; I2C_master:I2C|state.000001100                     ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.543      ;
; 0.343 ; LED_pos.00001                        ; LED_pos.00010                                      ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.544      ;
; 0.343 ; LED_pos.00010                        ; LED_pos.00011                                      ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.544      ;
; 0.344 ; I2C_master:I2C|state.000000110       ; I2C_master:I2C|state.000000111                     ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; LED_pos.00011                        ; LED_pos.00100                                      ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.545      ;
; 0.345 ; I2C_master:I2C|state.000001000       ; I2C_master:I2C|state.000001001                     ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; I2C_master:I2C|state.000001010       ; I2C_master:I2C|state.000001011                     ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.545      ;
; 0.346 ; I2C_master:I2C|state.000000111       ; I2C_master:I2C|state.000001000                     ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.546      ;
; 0.346 ; I2C_master:I2C|state.000001001       ; I2C_master:I2C|state.000001010                     ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.546      ;
; 0.355 ; I2C_master:I2C|state_ack.000000001   ; I2C_master:I2C|state_ack.000000010                 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.555      ;
; 0.355 ; I2C_master:I2C|state_start.000000000 ; I2C_master:I2C|SDA~reg0                            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.555      ;
; 0.356 ; I2C_master:I2C|state_start.000000001 ; I2C_master:I2C|state_start.000000010               ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.556      ;
; 0.356 ; I2C_master:I2C|state_start.000000000 ; I2C_master:I2C|state_start.000000001               ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.556      ;
; 0.372 ; display_7_seg:display|digit_data[3]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[0] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.573      ;
; 0.373 ; display_7_seg:display|digit_data[3]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[5] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.574      ;
; 0.373 ; display_7_seg:display|digit_data[3]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[6] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.574      ;
; 0.374 ; display_7_seg:display|digit_data[3]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[3] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.575      ;
; 0.380 ; display_7_seg:display|digit_data[3]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[4] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.581      ;
; 0.381 ; display_7_seg:display|digit_data[3]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[1] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.582      ;
; 0.381 ; display_7_seg:display|digit_data[3]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[7] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.582      ;
; 0.383 ; display_7_seg:display|digit_data[3]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[2] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.584      ;
; 0.438 ; I2C_master:I2C|state_ack.000000000   ; I2C_master:I2C|state_ack.000000001                 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.638      ;
; 0.454 ; I2C_master:I2C|state_start.000000010 ; I2C_master:I2C|state_start.000000011               ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.654      ;
; 0.457 ; display_7_seg:display|digit_data[1]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[4] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.658      ;
; 0.459 ; display_7_seg:display|digit_data[1]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[0] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.660      ;
; 0.461 ; display_7_seg:display|digit_data[1]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[1] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.662      ;
; 0.462 ; display_7_seg:display|digit_data[1]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[6] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.663      ;
; 0.463 ; display_7_seg:display|digit_data[1]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[3] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.664      ;
; 0.465 ; I2C_master:I2C|state.000000101       ; I2C_master:I2C|state.000000110                     ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.665      ;
; 0.466 ; I2C_master:I2C|state.000001101       ; I2C_master:I2C|state.000001110                     ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.666      ;
; 0.469 ; display_7_seg:display|digit_data[1]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[7] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.670      ;
; 0.470 ; I2C_master:I2C|state.000000001       ; I2C_master:I2C|state.000000010                     ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.670      ;
; 0.471 ; I2C_master:I2C|state.000000011       ; I2C_master:I2C|state.000000100                     ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.671      ;
; 0.471 ; display_7_seg:display|digit_data[1]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[5] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.672      ;
; 0.472 ; I2C_master:I2C|state.000001100       ; I2C_master:I2C|state.000001101                     ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.672      ;
; 0.472 ; I2C_master:I2C|state.000000100       ; I2C_master:I2C|state.000000101                     ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.672      ;
; 0.474 ; tens[2]                              ; display_7_seg:display|digit_data[2]                ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.674      ;
; 0.475 ; display_7_seg:display|digit_data[1]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[2] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.676      ;
; 0.490 ; hundreds[0]                          ; display_7_seg:display|digit_data[0]                ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.690      ;
; 0.491 ; timer2_reg[10]                       ; timer2_reg[10]                                     ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.691      ;
; 0.492 ; timer2_reg[3]                        ; timer2_reg[3]                                      ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.692      ;
; 0.492 ; timer2_reg[8]                        ; timer2_reg[8]                                      ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.692      ;
; 0.493 ; timer2_reg[2]                        ; timer2_reg[2]                                      ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.693      ;
; 0.493 ; timer2_reg[11]                       ; timer2_reg[11]                                     ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.693      ;
; 0.493 ; timer2_reg[18]                       ; timer2_reg[18]                                     ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.693      ;
; 0.493 ; timer2_reg[24]                       ; timer2_reg[24]                                     ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.693      ;
; 0.494 ; timer2_reg[1]                        ; timer2_reg[1]                                      ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.694      ;
; 0.494 ; timer2_reg[9]                        ; timer2_reg[9]                                      ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.694      ;
; 0.494 ; tens[1]                              ; display_7_seg:display|digit_data[1]                ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.694      ;
; 0.495 ; timer2_reg[5]                        ; timer2_reg[5]                                      ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.695      ;
; 0.495 ; hundreds[1]                          ; display_7_seg:display|digit_data[1]                ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.696      ;
; 0.496 ; display_7_seg:display|prescaler[11]  ; display_7_seg:display|prescaler[11]                ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.697      ;
; 0.497 ; timer2_reg[4]                        ; timer2_reg[4]                                      ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.697      ;
; 0.497 ; display_7_seg:display|prescaler[7]   ; display_7_seg:display|prescaler[7]                 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.698      ;
; 0.498 ; display_7_seg:display|prescaler[13]  ; display_7_seg:display|prescaler[13]                ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.699      ;
; 0.499 ; display_7_seg:display|prescaler[1]   ; display_7_seg:display|prescaler[1]                 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.700      ;
; 0.499 ; display_7_seg:display|prescaler[2]   ; display_7_seg:display|prescaler[2]                 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.700      ;
; 0.500 ; display_7_seg:display|prescaler[18]  ; display_7_seg:display|prescaler[18]                ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.701      ;
; 0.500 ; display_7_seg:display|prescaler[17]  ; display_7_seg:display|prescaler[17]                ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.701      ;
; 0.500 ; display_7_seg:display|prescaler[5]   ; display_7_seg:display|prescaler[5]                 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.701      ;
; 0.500 ; display_7_seg:display|prescaler[12]  ; display_7_seg:display|prescaler[12]                ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.701      ;
; 0.500 ; display_7_seg:display|prescaler[23]  ; display_7_seg:display|prescaler[23]                ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.701      ;
; 0.501 ; display_7_seg:display|prescaler[3]   ; display_7_seg:display|prescaler[3]                 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.702      ;
; 0.501 ; display_7_seg:display|prescaler[19]  ; display_7_seg:display|prescaler[19]                ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.702      ;
; 0.501 ; display_7_seg:display|prescaler[10]  ; display_7_seg:display|prescaler[10]                ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.702      ;
; 0.503 ; display_7_seg:display|prescaler[16]  ; display_7_seg:display|prescaler[16]                ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.704      ;
; 0.504 ; display_7_seg:display|prescaler[20]  ; display_7_seg:display|prescaler[20]                ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.705      ;
; 0.504 ; display_7_seg:display|prescaler[22]  ; display_7_seg:display|prescaler[22]                ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.705      ;
; 0.513 ; display_7_seg:display|prescaler[21]  ; display_7_seg:display|prescaler[21]                ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.714      ;
; 0.514 ; LED_status                           ; LED3~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.715      ;
; 0.515 ; LED_status                           ; LED2~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.716      ;
; 0.515 ; LED_status                           ; LED4~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.716      ;
; 0.517 ; I2C_master:I2C|state_start.000000011 ; I2C_master:I2C|SDA~reg0                            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.717      ;
; 0.534 ; I2C_master:I2C|state_start.000000010 ; I2C_master:I2C|SDA~reg0                            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.734      ;
; 0.536 ; display_7_seg:display|digit_data[2]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[1] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.737      ;
; 0.536 ; display_7_seg:display|digit_data[2]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[6] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.737      ;
+-------+--------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                 ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|SCL                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|SDA~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000000       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000001       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000010       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000011       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000100       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000101       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000110       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000111       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001000       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001001       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001010       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001011       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001100       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001101       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001110       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001111       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_ack.000000000   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_ack.000000001   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_ack.000000010   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_clock.000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_start.000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_start.000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_start.000000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_start.000000011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_flag.01        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[16]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[17]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[19]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[20]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[21]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[22]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[23]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[24]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[25]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[26]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_flag.01        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[16]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[17]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[19]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[20]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[21]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[22]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[23]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[24]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[25]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[26]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_flag.01        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[16]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[17]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[19]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[20]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[21]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[22]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[23]        ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DIGIT[*]  ; CLK        ; 6.228 ; 6.224 ; Rise       ; CLK             ;
;  DIGIT[0] ; CLK        ; 5.258 ; 5.219 ; Rise       ; CLK             ;
;  DIGIT[1] ; CLK        ; 6.228 ; 6.224 ; Rise       ; CLK             ;
;  DIGIT[2] ; CLK        ; 5.060 ; 5.050 ; Rise       ; CLK             ;
;  DIGIT[3] ; CLK        ; 4.887 ; 4.902 ; Rise       ; CLK             ;
; LED1      ; CLK        ; 4.974 ; 4.979 ; Rise       ; CLK             ;
; LED2      ; CLK        ; 4.988 ; 4.994 ; Rise       ; CLK             ;
; LED3      ; CLK        ; 4.962 ; 4.970 ; Rise       ; CLK             ;
; LED4      ; CLK        ; 4.974 ; 4.989 ; Rise       ; CLK             ;
; SCL       ; CLK        ; 5.309 ; 5.275 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 5.540 ; 5.515 ; Rise       ; CLK             ;
; SEG[*]    ; CLK        ; 5.257 ; 5.280 ; Rise       ; CLK             ;
;  SEG[0]   ; CLK        ; 5.141 ; 5.153 ; Rise       ; CLK             ;
;  SEG[1]   ; CLK        ; 5.257 ; 5.217 ; Rise       ; CLK             ;
;  SEG[2]   ; CLK        ; 4.848 ; 4.855 ; Rise       ; CLK             ;
;  SEG[3]   ; CLK        ; 5.141 ; 5.155 ; Rise       ; CLK             ;
;  SEG[4]   ; CLK        ; 5.237 ; 5.280 ; Rise       ; CLK             ;
;  SEG[5]   ; CLK        ; 5.170 ; 5.241 ; Rise       ; CLK             ;
;  SEG[6]   ; CLK        ; 4.874 ; 4.887 ; Rise       ; CLK             ;
;  SEG[7]   ; CLK        ; 5.151 ; 5.216 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DIGIT[*]  ; CLK        ; 4.722 ; 4.736 ; Rise       ; CLK             ;
;  DIGIT[0] ; CLK        ; 5.078 ; 5.041 ; Rise       ; CLK             ;
;  DIGIT[1] ; CLK        ; 6.056 ; 6.052 ; Rise       ; CLK             ;
;  DIGIT[2] ; CLK        ; 4.888 ; 4.879 ; Rise       ; CLK             ;
;  DIGIT[3] ; CLK        ; 4.722 ; 4.736 ; Rise       ; CLK             ;
; LED1      ; CLK        ; 4.807 ; 4.811 ; Rise       ; CLK             ;
; LED2      ; CLK        ; 4.821 ; 4.826 ; Rise       ; CLK             ;
; LED3      ; CLK        ; 4.796 ; 4.802 ; Rise       ; CLK             ;
; LED4      ; CLK        ; 4.807 ; 4.821 ; Rise       ; CLK             ;
; SCL       ; CLK        ; 5.127 ; 5.094 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 5.349 ; 5.324 ; Rise       ; CLK             ;
; SEG[*]    ; CLK        ; 4.684 ; 4.690 ; Rise       ; CLK             ;
;  SEG[0]   ; CLK        ; 4.965 ; 4.976 ; Rise       ; CLK             ;
;  SEG[1]   ; CLK        ; 5.076 ; 5.037 ; Rise       ; CLK             ;
;  SEG[2]   ; CLK        ; 4.684 ; 4.690 ; Rise       ; CLK             ;
;  SEG[3]   ; CLK        ; 4.965 ; 4.978 ; Rise       ; CLK             ;
;  SEG[4]   ; CLK        ; 5.058 ; 5.098 ; Rise       ; CLK             ;
;  SEG[5]   ; CLK        ; 4.993 ; 5.061 ; Rise       ; CLK             ;
;  SEG[6]   ; CLK        ; 4.709 ; 4.720 ; Rise       ; CLK             ;
;  SEG[7]   ; CLK        ; 4.974 ; 5.036 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; CLK   ; -12.285 ; -668.108         ;
+-------+---------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -212.835                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                             ;
+---------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -12.285 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 13.236     ;
; -12.285 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 13.236     ;
; -12.284 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 13.235     ;
; -12.283 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 13.234     ;
; -12.176 ; I2C_master:I2C|timer3_reg[1]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 13.128     ;
; -12.176 ; I2C_master:I2C|timer3_reg[1]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 13.128     ;
; -12.175 ; I2C_master:I2C|timer3_reg[1]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 13.127     ;
; -12.174 ; I2C_master:I2C|timer3_reg[1]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 13.126     ;
; -12.164 ; timer2_reg[0]                 ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 13.116     ;
; -12.164 ; timer2_reg[0]                 ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 13.116     ;
; -12.163 ; timer2_reg[0]                 ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 13.115     ;
; -12.162 ; timer2_reg[0]                 ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 13.114     ;
; -12.152 ; I2C_master:I2C|timer3_reg[7]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 13.103     ;
; -12.152 ; I2C_master:I2C|timer3_reg[7]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 13.103     ;
; -12.151 ; I2C_master:I2C|timer3_reg[7]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 13.102     ;
; -12.150 ; I2C_master:I2C|timer3_reg[7]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 13.101     ;
; -12.150 ; I2C_master:I2C|timer3_reg[12] ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 12.899     ;
; -12.150 ; I2C_master:I2C|timer3_reg[12] ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 12.899     ;
; -12.149 ; I2C_master:I2C|timer3_reg[12] ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 12.898     ;
; -12.148 ; I2C_master:I2C|timer3_reg[12] ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 12.897     ;
; -12.114 ; I2C_master:I2C|timer3_reg[5]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 13.065     ;
; -12.114 ; I2C_master:I2C|timer3_reg[5]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 13.065     ;
; -12.113 ; I2C_master:I2C|timer3_reg[5]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 13.064     ;
; -12.112 ; I2C_master:I2C|timer3_reg[5]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 13.063     ;
; -12.111 ; I2C_master:I2C|timer3_reg[9]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 13.062     ;
; -12.111 ; I2C_master:I2C|timer3_reg[9]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 13.062     ;
; -12.110 ; I2C_master:I2C|timer3_reg[9]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 13.061     ;
; -12.109 ; I2C_master:I2C|timer3_reg[9]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 13.060     ;
; -12.091 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.157      ; 13.235     ;
; -12.090 ; I2C_master:I2C|timer3_reg[4]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 13.041     ;
; -12.090 ; I2C_master:I2C|timer3_reg[4]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 13.041     ;
; -12.089 ; I2C_master:I2C|timer3_reg[4]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 13.040     ;
; -12.088 ; I2C_master:I2C|timer3_reg[4]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 13.039     ;
; -12.085 ; I2C_master:I2C|timer3_reg[2]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 13.037     ;
; -12.085 ; I2C_master:I2C|timer3_reg[2]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 13.037     ;
; -12.084 ; I2C_master:I2C|timer3_reg[2]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 13.036     ;
; -12.083 ; I2C_master:I2C|timer3_reg[2]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 13.035     ;
; -12.049 ; I2C_master:I2C|timer3_reg[8]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 13.000     ;
; -12.049 ; I2C_master:I2C|timer3_reg[8]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 13.000     ;
; -12.048 ; I2C_master:I2C|timer3_reg[8]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 12.999     ;
; -12.047 ; I2C_master:I2C|timer3_reg[8]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 12.998     ;
; -12.017 ; I2C_master:I2C|timer3_reg[6]  ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 12.968     ;
; -12.017 ; I2C_master:I2C|timer3_reg[6]  ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 12.968     ;
; -12.016 ; I2C_master:I2C|timer3_reg[6]  ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 12.967     ;
; -12.015 ; I2C_master:I2C|timer3_reg[6]  ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 12.966     ;
; -11.982 ; I2C_master:I2C|timer3_reg[1]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.158      ; 13.127     ;
; -11.970 ; timer2_reg[0]                 ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.158      ; 13.115     ;
; -11.958 ; I2C_master:I2C|timer3_reg[7]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.157      ; 13.102     ;
; -11.956 ; I2C_master:I2C|timer3_reg[12] ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 12.898     ;
; -11.950 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 13.094     ;
; -11.925 ; I2C_master:I2C|timer3_reg[11] ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 12.876     ;
; -11.925 ; I2C_master:I2C|timer3_reg[11] ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 12.876     ;
; -11.924 ; I2C_master:I2C|timer3_reg[11] ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 12.875     ;
; -11.923 ; I2C_master:I2C|timer3_reg[11] ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 12.874     ;
; -11.920 ; I2C_master:I2C|timer3_reg[5]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.157      ; 13.064     ;
; -11.917 ; I2C_master:I2C|timer3_reg[9]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.157      ; 13.061     ;
; -11.898 ; I2C_master:I2C|timer3_reg[10] ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 12.849     ;
; -11.898 ; I2C_master:I2C|timer3_reg[10] ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 12.849     ;
; -11.897 ; I2C_master:I2C|timer3_reg[10] ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 12.848     ;
; -11.896 ; I2C_master:I2C|timer3_reg[10] ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 12.847     ;
; -11.896 ; I2C_master:I2C|timer3_reg[4]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.157      ; 13.040     ;
; -11.891 ; I2C_master:I2C|timer3_reg[2]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.158      ; 13.036     ;
; -11.888 ; I2C_master:I2C|timer3_reg[13] ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 12.832     ;
; -11.888 ; I2C_master:I2C|timer3_reg[13] ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 12.832     ;
; -11.887 ; I2C_master:I2C|timer3_reg[13] ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 12.831     ;
; -11.886 ; I2C_master:I2C|timer3_reg[13] ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 12.830     ;
; -11.855 ; I2C_master:I2C|timer3_reg[8]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.157      ; 12.999     ;
; -11.841 ; I2C_master:I2C|timer3_reg[1]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.158      ; 12.986     ;
; -11.829 ; timer2_reg[0]                 ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.158      ; 12.974     ;
; -11.823 ; I2C_master:I2C|timer3_reg[6]  ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.157      ; 12.967     ;
; -11.817 ; I2C_master:I2C|timer3_reg[7]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 12.961     ;
; -11.815 ; I2C_master:I2C|timer3_reg[12] ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; -0.045     ; 12.757     ;
; -11.779 ; I2C_master:I2C|timer3_reg[5]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 12.923     ;
; -11.776 ; I2C_master:I2C|timer3_reg[9]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 12.920     ;
; -11.755 ; I2C_master:I2C|timer3_reg[4]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 12.899     ;
; -11.750 ; I2C_master:I2C|timer3_reg[2]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.158      ; 12.895     ;
; -11.731 ; I2C_master:I2C|timer3_reg[11] ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.157      ; 12.875     ;
; -11.717 ; I2C_master:I2C|timer3_reg[14] ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 12.661     ;
; -11.717 ; I2C_master:I2C|timer3_reg[14] ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 12.661     ;
; -11.716 ; I2C_master:I2C|timer3_reg[14] ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 12.660     ;
; -11.715 ; I2C_master:I2C|timer3_reg[14] ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 12.659     ;
; -11.714 ; I2C_master:I2C|timer3_reg[8]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 12.858     ;
; -11.704 ; I2C_master:I2C|timer3_reg[10] ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.157      ; 12.848     ;
; -11.694 ; I2C_master:I2C|timer3_reg[13] ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 12.831     ;
; -11.682 ; I2C_master:I2C|timer3_reg[6]  ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 12.826     ;
; -11.590 ; I2C_master:I2C|timer3_reg[11] ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 12.734     ;
; -11.563 ; I2C_master:I2C|timer3_reg[10] ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 12.707     ;
; -11.553 ; I2C_master:I2C|timer3_reg[13] ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.150      ; 12.690     ;
; -11.523 ; I2C_master:I2C|timer3_reg[14] ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 12.660     ;
; -11.498 ; I2C_master:I2C|timer3_reg[15] ; I2C_master:I2C|timer3_reg[8]  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 12.442     ;
; -11.498 ; I2C_master:I2C|timer3_reg[15] ; I2C_master:I2C|timer3_reg[7]  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 12.442     ;
; -11.497 ; I2C_master:I2C|timer3_reg[15] ; I2C_master:I2C|timer3_reg[9]  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 12.441     ;
; -11.496 ; I2C_master:I2C|timer3_reg[15] ; I2C_master:I2C|timer3_reg[3]  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 12.440     ;
; -11.395 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[19] ; CLK          ; CLK         ; 1.000        ; 0.162      ; 12.544     ;
; -11.390 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[18] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 12.347     ;
; -11.382 ; I2C_master:I2C|timer3_reg[14] ; I2C_master:I2C|timer3_flag.01 ; CLK          ; CLK         ; 1.000        ; 0.150      ; 12.519     ;
; -11.379 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[20] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 12.336     ;
; -11.346 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[26] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 12.303     ;
; -11.328 ; I2C_master:I2C|timer3_reg[3]  ; I2C_master:I2C|timer3_reg[25] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 12.285     ;
; -11.304 ; I2C_master:I2C|timer3_reg[15] ; I2C_master:I2C|timer3_reg[12] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 12.441     ;
+---------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                        ;
+-------+--------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; LED_status                           ; LED_status                                         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LED1~reg0                            ; LED1~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LED2~reg0                            ; LED2~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LED3~reg0                            ; LED3~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LED4~reg0                            ; LED4~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; I2C_master:I2C|timer2_flag.01        ; I2C_master:I2C|timer2_flag.01                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_master:I2C|SCL                   ; I2C_master:I2C|SCL                                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; display_7_seg:display|digit_posn[1]  ; display_7_seg:display|digit_posn[1]                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; display_7_seg:display|digit_posn[0]  ; display_7_seg:display|digit_posn[0]                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; I2C_master:I2C|state.000001110       ; I2C_master:I2C|state.000001111                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; I2C_master:I2C|state.000000010       ; I2C_master:I2C|state.000000011                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; I2C_master:I2C|state_clock.000000001 ; I2C_master:I2C|state_clock.000000001               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; I2C_master:I2C|data[0]               ; tens[0]                                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; LED_pos.00010                        ; LED3~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.317      ;
; 0.197 ; LED_pos.00001                        ; LED_pos.00010                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; LED_pos.00011                        ; LED_pos.00100                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; LED_pos.00100                        ; LED_status                                         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; LED_pos.00011                        ; LED4~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; I2C_master:I2C|state.000001010       ; I2C_master:I2C|state.000001011                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; LED_pos.00010                        ; LED_pos.00011                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; LED_pos.00001                        ; LED2~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.319      ;
; 0.199 ; I2C_master:I2C|state.000000111       ; I2C_master:I2C|state.000001000                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; I2C_master:I2C|state.000001000       ; I2C_master:I2C|state.000001001                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; I2C_master:I2C|state.000001011       ; I2C_master:I2C|state.000001100                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; I2C_master:I2C|state.000000110       ; I2C_master:I2C|state.000000111                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; LED_pos.00000                        ; LED_pos.00001                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; LED_pos.00000                        ; LED1~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.320      ;
; 0.200 ; I2C_master:I2C|state_ack.000000010   ; I2C_master:I2C|state_ack.000000000                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; I2C_master:I2C|state.000001001       ; I2C_master:I2C|state.000001010                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; I2C_master:I2C|state.000000000       ; I2C_master:I2C|state.000000001                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.321      ;
; 0.202 ; I2C_master:I2C|state.000001111       ; I2C_master:I2C|state.000000000                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.322      ;
; 0.202 ; LED_pos.00100                        ; LED_pos.00000                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.323      ;
; 0.203 ; I2C_master:I2C|state_start.000000011 ; I2C_master:I2C|state_start.000000000               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.323      ;
; 0.205 ; I2C_master:I2C|state_ack.000000001   ; I2C_master:I2C|state_ack.000000010                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; I2C_master:I2C|state_start.000000001 ; I2C_master:I2C|state_start.000000010               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.326      ;
; 0.216 ; I2C_master:I2C|state_start.000000000 ; I2C_master:I2C|state_start.000000001               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.336      ;
; 0.216 ; I2C_master:I2C|state_start.000000000 ; I2C_master:I2C|SDA~reg0                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.336      ;
; 0.220 ; display_7_seg:display|digit_data[3]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[0] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.340      ;
; 0.220 ; display_7_seg:display|digit_data[3]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[4] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.340      ;
; 0.220 ; display_7_seg:display|digit_data[3]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[7] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.340      ;
; 0.221 ; display_7_seg:display|digit_data[3]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[5] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.341      ;
; 0.222 ; display_7_seg:display|digit_data[3]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[1] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.342      ;
; 0.222 ; display_7_seg:display|digit_data[3]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[3] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.342      ;
; 0.222 ; display_7_seg:display|digit_data[3]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[6] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.342      ;
; 0.224 ; display_7_seg:display|digit_data[3]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[2] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.344      ;
; 0.264 ; tens[2]                              ; display_7_seg:display|digit_data[2]                ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.383      ;
; 0.265 ; I2C_master:I2C|state_ack.000000000   ; I2C_master:I2C|state_ack.000000001                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.385      ;
; 0.267 ; I2C_master:I2C|state.000000101       ; I2C_master:I2C|state.000000110                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; I2C_master:I2C|state_start.000000010 ; I2C_master:I2C|state_start.000000011               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; I2C_master:I2C|state.000001101       ; I2C_master:I2C|state.000001110                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.389      ;
; 0.271 ; I2C_master:I2C|state.000000011       ; I2C_master:I2C|state.000000100                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.391      ;
; 0.273 ; I2C_master:I2C|state.000001100       ; I2C_master:I2C|state.000001101                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.393      ;
; 0.273 ; I2C_master:I2C|state.000000001       ; I2C_master:I2C|state.000000010                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.393      ;
; 0.273 ; hundreds[0]                          ; display_7_seg:display|digit_data[0]                ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.392      ;
; 0.274 ; I2C_master:I2C|state.000000100       ; I2C_master:I2C|state.000000101                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.394      ;
; 0.275 ; tens[1]                              ; display_7_seg:display|digit_data[1]                ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.394      ;
; 0.280 ; display_7_seg:display|digit_data[1]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[4] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.400      ;
; 0.282 ; display_7_seg:display|digit_data[1]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[7] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.402      ;
; 0.282 ; display_7_seg:display|digit_data[1]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[0] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.402      ;
; 0.286 ; display_7_seg:display|digit_data[1]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[5] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.406      ;
; 0.286 ; display_7_seg:display|digit_data[1]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[3] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.406      ;
; 0.286 ; display_7_seg:display|digit_data[1]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[6] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.406      ;
; 0.287 ; display_7_seg:display|digit_data[1]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[1] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.407      ;
; 0.289 ; display_7_seg:display|digit_data[1]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[2] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.409      ;
; 0.292 ; timer2_reg[3]                        ; timer2_reg[3]                                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.412      ;
; 0.293 ; timer2_reg[2]                        ; timer2_reg[2]                                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; timer2_reg[5]                        ; timer2_reg[5]                                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; timer2_reg[10]                       ; timer2_reg[10]                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; timer2_reg[11]                       ; timer2_reg[11]                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; timer2_reg[1]                        ; timer2_reg[1]                                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; timer2_reg[4]                        ; timer2_reg[4]                                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; timer2_reg[8]                        ; timer2_reg[8]                                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; timer2_reg[9]                        ; timer2_reg[9]                                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; timer2_reg[18]                       ; timer2_reg[18]                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; timer2_reg[24]                       ; timer2_reg[24]                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; display_7_seg:display|prescaler[11]  ; display_7_seg:display|prescaler[11]                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; hundreds[1]                          ; display_7_seg:display|digit_data[1]                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.415      ;
; 0.297 ; display_7_seg:display|prescaler[2]   ; display_7_seg:display|prescaler[2]                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; display_7_seg:display|prescaler[7]   ; display_7_seg:display|prescaler[7]                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; display_7_seg:display|prescaler[10]  ; display_7_seg:display|prescaler[10]                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; display_7_seg:display|prescaler[1]   ; display_7_seg:display|prescaler[1]                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; display_7_seg:display|prescaler[3]   ; display_7_seg:display|prescaler[3]                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; display_7_seg:display|prescaler[5]   ; display_7_seg:display|prescaler[5]                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; display_7_seg:display|prescaler[12]  ; display_7_seg:display|prescaler[12]                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; display_7_seg:display|prescaler[13]  ; display_7_seg:display|prescaler[13]                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; display_7_seg:display|prescaler[18]  ; display_7_seg:display|prescaler[18]                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; display_7_seg:display|prescaler[19]  ; display_7_seg:display|prescaler[19]                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; display_7_seg:display|prescaler[17]  ; display_7_seg:display|prescaler[17]                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; display_7_seg:display|prescaler[23]  ; display_7_seg:display|prescaler[23]                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; display_7_seg:display|prescaler[16]  ; display_7_seg:display|prescaler[16]                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; display_7_seg:display|prescaler[20]  ; display_7_seg:display|prescaler[20]                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; display_7_seg:display|prescaler[22]  ; display_7_seg:display|prescaler[22]                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.421      ;
; 0.306 ; I2C_master:I2C|state_start.000000011 ; I2C_master:I2C|SDA~reg0                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; display_7_seg:display|prescaler[21]  ; display_7_seg:display|prescaler[21]                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; LED_status                           ; LED2~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; LED_status                           ; LED3~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.429      ;
; 0.310 ; LED_status                           ; LED4~reg0                                          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.431      ;
; 0.318 ; I2C_master:I2C|state_start.000000010 ; I2C_master:I2C|SDA~reg0                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.438      ;
; 0.327 ; display_7_seg:display|digit_posn[0]  ; display_7_seg:display|DIGIT[0]                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.448      ;
; 0.328 ; display_7_seg:display|digit_data[2]  ; display_7_seg:display|decoder_7_seg:decoder|SEG[0] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.448      ;
+-------+--------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                 ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|SCL                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|SDA~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|data[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000000       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000001       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000010       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000011       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000100       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000101       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000110       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000000111       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001000       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001001       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001010       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001011       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001100       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001101       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001110       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state.000001111       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_ack.000000000   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_ack.000000001   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_ack.000000010   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_clock.000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_start.000000000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_start.000000001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_start.000000010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|state_start.000000011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_flag.01        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[16]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[17]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[19]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[20]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[21]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[22]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[23]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[24]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[25]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[26]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer1_reg[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_flag.01        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[16]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[17]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[19]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[20]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[21]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[22]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[23]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[24]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[25]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[26]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer2_reg[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_flag.01        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[16]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[17]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[19]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[20]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[21]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[22]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; I2C_master:I2C|timer3_reg[23]        ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DIGIT[*]  ; CLK        ; 4.265 ; 4.384 ; Rise       ; CLK             ;
;  DIGIT[0] ; CLK        ; 3.427 ; 3.499 ; Rise       ; CLK             ;
;  DIGIT[1] ; CLK        ; 4.265 ; 4.384 ; Rise       ; CLK             ;
;  DIGIT[2] ; CLK        ; 3.322 ; 3.383 ; Rise       ; CLK             ;
;  DIGIT[3] ; CLK        ; 3.224 ; 3.278 ; Rise       ; CLK             ;
; LED1      ; CLK        ; 3.263 ; 3.349 ; Rise       ; CLK             ;
; LED2      ; CLK        ; 3.275 ; 3.360 ; Rise       ; CLK             ;
; LED3      ; CLK        ; 3.258 ; 3.343 ; Rise       ; CLK             ;
; LED4      ; CLK        ; 3.269 ; 3.359 ; Rise       ; CLK             ;
; SCL       ; CLK        ; 3.459 ; 3.530 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 3.606 ; 3.700 ; Rise       ; CLK             ;
; SEG[*]    ; CLK        ; 3.456 ; 3.554 ; Rise       ; CLK             ;
;  SEG[0]   ; CLK        ; 3.374 ; 3.453 ; Rise       ; CLK             ;
;  SEG[1]   ; CLK        ; 3.418 ; 3.489 ; Rise       ; CLK             ;
;  SEG[2]   ; CLK        ; 3.186 ; 3.237 ; Rise       ; CLK             ;
;  SEG[3]   ; CLK        ; 3.375 ; 3.454 ; Rise       ; CLK             ;
;  SEG[4]   ; CLK        ; 3.456 ; 3.554 ; Rise       ; CLK             ;
;  SEG[5]   ; CLK        ; 3.422 ; 3.525 ; Rise       ; CLK             ;
;  SEG[6]   ; CLK        ; 3.204 ; 3.259 ; Rise       ; CLK             ;
;  SEG[7]   ; CLK        ; 3.411 ; 3.507 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DIGIT[*]  ; CLK        ; 3.122 ; 3.173 ; Rise       ; CLK             ;
;  DIGIT[0] ; CLK        ; 3.317 ; 3.386 ; Rise       ; CLK             ;
;  DIGIT[1] ; CLK        ; 4.159 ; 4.275 ; Rise       ; CLK             ;
;  DIGIT[2] ; CLK        ; 3.216 ; 3.274 ; Rise       ; CLK             ;
;  DIGIT[3] ; CLK        ; 3.122 ; 3.173 ; Rise       ; CLK             ;
; LED1      ; CLK        ; 3.162 ; 3.246 ; Rise       ; CLK             ;
; LED2      ; CLK        ; 3.174 ; 3.256 ; Rise       ; CLK             ;
; LED3      ; CLK        ; 3.157 ; 3.239 ; Rise       ; CLK             ;
; LED4      ; CLK        ; 3.168 ; 3.255 ; Rise       ; CLK             ;
; SCL       ; CLK        ; 3.347 ; 3.415 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 3.488 ; 3.579 ; Rise       ; CLK             ;
; SEG[*]    ; CLK        ; 3.085 ; 3.134 ; Rise       ; CLK             ;
;  SEG[0]   ; CLK        ; 3.266 ; 3.342 ; Rise       ; CLK             ;
;  SEG[1]   ; CLK        ; 3.308 ; 3.376 ; Rise       ; CLK             ;
;  SEG[2]   ; CLK        ; 3.085 ; 3.134 ; Rise       ; CLK             ;
;  SEG[3]   ; CLK        ; 3.267 ; 3.343 ; Rise       ; CLK             ;
;  SEG[4]   ; CLK        ; 3.344 ; 3.438 ; Rise       ; CLK             ;
;  SEG[5]   ; CLK        ; 3.312 ; 3.411 ; Rise       ; CLK             ;
;  SEG[6]   ; CLK        ; 3.102 ; 3.155 ; Rise       ; CLK             ;
;  SEG[7]   ; CLK        ; 3.302 ; 3.393 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -22.635   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -22.635   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1315.742 ; 0.0   ; 0.0      ; 0.0     ; -212.835            ;
;  CLK             ; -1315.742 ; 0.000 ; N/A      ; N/A     ; -212.835            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DIGIT[*]  ; CLK        ; 6.958 ; 7.027 ; Rise       ; CLK             ;
;  DIGIT[0] ; CLK        ; 5.850 ; 5.829 ; Rise       ; CLK             ;
;  DIGIT[1] ; CLK        ; 6.958 ; 7.027 ; Rise       ; CLK             ;
;  DIGIT[2] ; CLK        ; 5.640 ; 5.632 ; Rise       ; CLK             ;
;  DIGIT[3] ; CLK        ; 5.464 ; 5.470 ; Rise       ; CLK             ;
; LED1      ; CLK        ; 5.530 ; 5.551 ; Rise       ; CLK             ;
; LED2      ; CLK        ; 5.544 ; 5.582 ; Rise       ; CLK             ;
; LED3      ; CLK        ; 5.516 ; 5.559 ; Rise       ; CLK             ;
; LED4      ; CLK        ; 5.529 ; 5.576 ; Rise       ; CLK             ;
; SCL       ; CLK        ; 5.903 ; 5.898 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 6.158 ; 6.158 ; Rise       ; CLK             ;
; SEG[*]    ; CLK        ; 5.856 ; 5.881 ; Rise       ; CLK             ;
;  SEG[0]   ; CLK        ; 5.730 ; 5.744 ; Rise       ; CLK             ;
;  SEG[1]   ; CLK        ; 5.856 ; 5.831 ; Rise       ; CLK             ;
;  SEG[2]   ; CLK        ; 5.414 ; 5.419 ; Rise       ; CLK             ;
;  SEG[3]   ; CLK        ; 5.729 ; 5.746 ; Rise       ; CLK             ;
;  SEG[4]   ; CLK        ; 5.837 ; 5.881 ; Rise       ; CLK             ;
;  SEG[5]   ; CLK        ; 5.769 ; 5.844 ; Rise       ; CLK             ;
;  SEG[6]   ; CLK        ; 5.443 ; 5.448 ; Rise       ; CLK             ;
;  SEG[7]   ; CLK        ; 5.747 ; 5.817 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DIGIT[*]  ; CLK        ; 3.122 ; 3.173 ; Rise       ; CLK             ;
;  DIGIT[0] ; CLK        ; 3.317 ; 3.386 ; Rise       ; CLK             ;
;  DIGIT[1] ; CLK        ; 4.159 ; 4.275 ; Rise       ; CLK             ;
;  DIGIT[2] ; CLK        ; 3.216 ; 3.274 ; Rise       ; CLK             ;
;  DIGIT[3] ; CLK        ; 3.122 ; 3.173 ; Rise       ; CLK             ;
; LED1      ; CLK        ; 3.162 ; 3.246 ; Rise       ; CLK             ;
; LED2      ; CLK        ; 3.174 ; 3.256 ; Rise       ; CLK             ;
; LED3      ; CLK        ; 3.157 ; 3.239 ; Rise       ; CLK             ;
; LED4      ; CLK        ; 3.168 ; 3.255 ; Rise       ; CLK             ;
; SCL       ; CLK        ; 3.347 ; 3.415 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 3.488 ; 3.579 ; Rise       ; CLK             ;
; SEG[*]    ; CLK        ; 3.085 ; 3.134 ; Rise       ; CLK             ;
;  SEG[0]   ; CLK        ; 3.266 ; 3.342 ; Rise       ; CLK             ;
;  SEG[1]   ; CLK        ; 3.308 ; 3.376 ; Rise       ; CLK             ;
;  SEG[2]   ; CLK        ; 3.085 ; 3.134 ; Rise       ; CLK             ;
;  SEG[3]   ; CLK        ; 3.267 ; 3.343 ; Rise       ; CLK             ;
;  SEG[4]   ; CLK        ; 3.344 ; 3.438 ; Rise       ; CLK             ;
;  SEG[5]   ; CLK        ; 3.312 ; 3.411 ; Rise       ; CLK             ;
;  SEG[6]   ; CLK        ; 3.102 ; 3.155 ; Rise       ; CLK             ;
;  SEG[7]   ; CLK        ; 3.302 ; 3.393 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCL           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIGIT[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIGIT[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIGIT[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIGIT[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDA           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SDA                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; SCL           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DIGIT[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DIGIT[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; DIGIT[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DIGIT[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; SDA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; SCL           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; DIGIT[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SCL           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DIGIT[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLK        ; CLK      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLK        ; CLK      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Mon Jul 18 19:13:17 2022
Info: Command: quartus_sta decimal -c Delay_test
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Delay_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -22.635
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -22.635     -1315.742 CLK 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.356         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -200.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -20.121
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -20.121     -1151.228 CLK 
Info (332146): Worst-case hold slack is 0.310
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.310         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -200.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -12.285
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.285      -668.108 CLK 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -212.835 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 483 megabytes
    Info: Processing ended: Mon Jul 18 19:13:24 2022
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:07


