Timing Analyzer report for toolflow
Fri Dec 13 13:11:32 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'iCLK'
 14. Slow 1200mV 85C Model Hold: 'iCLK'
 15. Slow 1200mV 85C Model Recovery: 'iCLK'
 16. Slow 1200mV 85C Model Removal: 'iCLK'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'iCLK'
 25. Slow 1200mV 0C Model Hold: 'iCLK'
 26. Slow 1200mV 0C Model Recovery: 'iCLK'
 27. Slow 1200mV 0C Model Removal: 'iCLK'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'iCLK'
 35. Fast 1200mV 0C Model Hold: 'iCLK'
 36. Fast 1200mV 0C Model Recovery: 'iCLK'
 37. Fast 1200mV 0C Model Removal: 'iCLK'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; toolflow                                                ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE115F29C7                                           ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.62        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  17.2%      ;
;     Processor 3            ;  12.5%      ;
;     Processor 4            ;  11.8%      ;
;     Processors 5-12        ;   2.6%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; toolflow.sdc  ; OK     ; Fri Dec 13 13:11:30 2024 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; iCLK       ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { iCLK } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 46.85 MHz ; 46.85 MHz       ; iCLK       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; iCLK  ; -0.672 ; -7.538             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; iCLK  ; 0.350 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; iCLK  ; -0.289 ; -1.025                ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; iCLK  ; 1.916 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; iCLK  ; 9.628 ; 0.000                             ;
+-------+-------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'iCLK'                                                                                                                                                                                                  ;
+--------+----------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                              ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.672 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.203      ; 10.873     ;
; -0.592 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.211      ; 10.801     ;
; -0.556 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.209      ; 10.763     ;
; -0.544 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.195      ; 10.737     ;
; -0.491 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.210      ; 10.699     ;
; -0.484 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.219      ; 10.701     ;
; -0.476 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.217      ; 10.691     ;
; -0.464 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.203      ; 10.665     ;
; -0.456 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.204      ; 10.658     ;
; -0.441 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.193      ; 10.632     ;
; -0.435 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.195      ; 10.628     ;
; -0.432 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.211      ; 10.641     ;
; -0.432 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.211      ; 10.641     ;
; -0.419 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.194      ; 10.611     ;
; -0.411 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.218      ; 10.627     ;
; -0.404 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.227      ; 10.629     ;
; -0.398 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.204      ; 10.600     ;
; -0.398 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.195      ; 10.591     ;
; -0.391 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.171      ; 10.560     ;
; -0.376 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.212      ; 10.586     ;
; -0.373 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.224      ; 10.595     ;
; -0.361 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.201      ; 10.560     ;
; -0.355 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.203      ; 10.556     ;
; -0.351 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.209      ; 10.558     ;
; -0.348 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.195      ; 10.541     ;
; -0.346 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.221      ; 10.565     ;
; -0.342 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.218      ; 10.558     ;
; -0.340 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.212      ; 10.550     ;
; -0.339 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.202      ; 10.539     ;
; -0.334 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.203      ; 10.535     ;
; -0.333 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.203      ; 10.534     ;
; -0.332 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.203      ; 10.533     ;
; -0.329 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.211      ; 10.538     ;
; -0.329 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.211      ; 10.538     ;
; -0.325 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.212      ; 10.535     ;
; -0.325 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.210      ; 10.533     ;
; -0.324 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.217      ; 10.539     ;
; -0.323 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.212      ; 10.533     ;
; -0.318 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.212      ; 10.528     ;
; -0.318 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.203      ; 10.519     ;
; -0.316 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.217      ; 10.531     ;
; -0.316 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.217      ; 10.531     ;
; -0.309 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.217      ; 10.524     ;
; -0.305 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.189      ; 10.492     ;
; -0.304 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.203      ; 10.505     ;
; -0.304 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.203      ; 10.505     ;
; -0.297 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.217      ; 10.512     ;
; -0.291 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.214      ; 10.503     ;
; -0.289 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.232      ; 10.519     ;
; -0.287 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.226      ; 10.511     ;
; -0.283 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.177      ; 10.458     ;
; -0.280 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.201      ; 10.479     ;
; -0.271 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.217      ; 10.486     ;
; -0.270 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.214      ; 10.482     ;
; -0.269 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:1:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.199      ; 10.466     ;
; -0.268 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.199      ; 10.465     ;
; -0.268 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.203      ; 10.469     ;
; -0.267 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.215      ; 10.480     ;
; -0.265 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.189      ; 10.452     ;
; -0.264 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.051     ; 20.211     ;
; -0.263 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.163      ; 10.424     ;
; -0.262 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.210      ; 10.470     ;
; -0.260 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.220      ; 10.478     ;
; -0.256 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:23:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.206      ; 10.460     ;
; -0.254 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.215      ; 10.467     ;
; -0.251 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.218      ; 10.467     ;
; -0.251 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.218      ; 10.467     ;
; -0.245 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.218      ; 10.461     ;
; -0.244 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.227      ; 10.469     ;
; -0.244 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.227      ; 10.469     ;
; -0.237 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.188      ; 10.423     ;
; -0.234 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:27:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.207      ; 10.439     ;
; -0.231 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.189      ; 10.418     ;
; -0.231 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.193      ; 10.422     ;
; -0.230 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.227      ; 10.455     ;
; -0.228 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.209      ; 10.435     ;
; -0.227 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRegWr:1:REGI|s_Q                          ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.298      ; 20.523     ;
; -0.227 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.209      ; 10.434     ;
; -0.226 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.224      ; 10.448     ;
; -0.226 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.209      ; 10.433     ;
; -0.225 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.197      ; 10.420     ;
; -0.222 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:23:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.209      ; 10.429     ;
; -0.219 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRegWr:2:REGI|s_Q                          ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.298      ; 20.515     ;
; -0.219 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.218      ; 10.435     ;
; -0.218 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.213      ; 10.429     ;
; -0.217 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.218      ; 10.433     ;
; -0.216 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.212      ; 10.426     ;
; -0.216 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.212      ; 10.426     ;
; -0.215 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.217      ; 10.430     ;
; -0.214 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.210      ; 10.422     ;
; -0.214 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.217      ; 10.429     ;
; -0.211 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.187      ; 10.396     ;
; -0.211 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.221      ; 10.430     ;
; -0.211 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.222      ; 10.431     ;
; -0.210 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.178      ; 10.386     ;
; -0.208 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.223      ; 10.429     ;
; -0.206 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.195      ; 10.399     ;
; -0.205 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.221      ; 10.424     ;
; -0.205 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.195      ; 10.398     ;
; -0.204 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.195      ; 10.397     ;
+--------+----------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'iCLK'                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.350 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:19:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.433      ; 1.005      ;
; 0.352 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:31:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.439      ; 1.013      ;
; 0.353 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:0:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.441      ; 1.016      ;
; 0.359 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:28:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.439      ; 1.020      ;
; 0.369 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.434      ; 1.025      ;
; 0.376 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:25:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.439      ; 1.037      ;
; 0.384 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.434      ; 1.040      ;
; 0.391 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                             ; iCLK         ; iCLK        ; 0.000        ; 0.097      ; 0.674      ;
; 0.396 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.513      ; 1.095      ;
; 0.412 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.696      ;
; 0.429 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:10:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.696      ;
; 0.429 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:29:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.695      ;
; 0.430 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:11:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.697      ;
; 0.431 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 0.696      ;
; 0.431 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:12:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 0.696      ;
; 0.433 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:7:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 0.698      ;
; 0.435 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.097      ; 0.718      ;
; 0.436 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:9:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.703      ;
; 0.437 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:10:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.704      ;
; 0.437 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:11:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.704      ;
; 0.457 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.097      ; 0.740      ;
; 0.538 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.097      ; 0.821      ;
; 0.542 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.826      ;
; 0.543 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.827      ;
; 0.557 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:26:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.438      ; 1.217      ;
; 0.580 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.103      ; 0.869      ;
; 0.581 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.865      ;
; 0.582 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:21:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.866      ;
; 0.582 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.103      ; 0.871      ;
; 0.583 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:15:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.867      ;
; 0.584 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.868      ;
; 0.584 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:15:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.868      ;
; 0.584 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.103      ; 0.873      ;
; 0.586 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.096      ; 0.868      ;
; 0.588 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.097      ; 0.871      ;
; 0.590 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:22:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.874      ;
; 0.592 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.876      ;
; 0.598 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:23:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.865      ;
; 0.599 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:3:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.866      ;
; 0.599 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:9:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.866      ;
; 0.600 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.867      ;
; 0.601 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:14:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 0.866      ;
; 0.601 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.867      ;
; 0.601 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:18:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.867      ;
; 0.602 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 0.867      ;
; 0.602 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.868      ;
; 0.604 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:11:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.888      ;
; 0.605 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 0.870      ;
; 0.605 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:5:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.873      ;
; 0.610 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:28:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 0.875      ;
; 0.611 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:12:REGI|s_Q    ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:12:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 0.876      ;
; 0.614 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:30:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.438      ; 1.274      ;
; 0.619 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.059      ; 0.864      ;
; 0.619 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.059      ; 0.864      ;
; 0.622 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:29:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.888      ;
; 0.623 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.461      ; 1.306      ;
; 0.637 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.921      ;
; 0.638 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.097      ; 0.921      ;
; 0.646 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.930      ;
; 0.653 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.097      ; 0.936      ;
; 0.660 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.097      ; 0.943      ;
; 0.660 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.097      ; 0.943      ;
; 0.664 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.097      ; 0.947      ;
; 0.665 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.454      ; 1.341      ;
; 0.671 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.446      ; 1.339      ;
; 0.671 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:17:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.433      ; 1.326      ;
; 0.676 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.097      ; 0.959      ;
; 0.677 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:20:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.435      ; 1.334      ;
; 0.679 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:1:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.447      ; 1.348      ;
; 0.679 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.550      ; 1.415      ;
; 0.683 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.097      ; 0.966      ;
; 0.690 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.460      ; 1.372      ;
; 0.692 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:6:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.427      ; 1.341      ;
; 0.693 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.440      ; 1.355      ;
; 0.695 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.440      ; 1.357      ;
; 0.696 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.452      ; 1.370      ;
; 0.704 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.988      ;
; 0.706 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:13:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.427      ; 1.355      ;
; 0.711 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.442      ; 1.375      ;
; 0.722 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.452      ; 1.396      ;
; 0.724 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.461      ; 1.407      ;
; 0.729 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.455      ; 1.406      ;
; 0.750 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:9:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.018      ; 0.990      ;
; 0.755 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; -0.011     ; 0.966      ;
; 0.758 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.449      ; 1.429      ;
; 0.775 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:27:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 1.042      ;
; 0.779 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.512      ; 1.477      ;
; 0.786 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:13:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:29:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.097      ; 1.069      ;
; 0.790 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q                                             ; iCLK         ; iCLK        ; 0.000        ; 0.512      ; 1.488      ;
; 0.797 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:4:REGI|s_Q                   ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:4:REGI|s_Q                                ; iCLK         ; iCLK        ; 0.000        ; 0.476      ; 1.459      ;
; 0.800 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 1.068      ;
; 0.816 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.135      ; 1.137      ;
; 0.816 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:26:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:26:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 1.083      ;
; 0.821 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:8:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 1.105      ;
; 0.830 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:23:REGI|s_Q    ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:23:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.562      ; 1.578      ;
; 0.840 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.138      ; 1.164      ;
; 0.841 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.138      ; 1.165      ;
; 0.841 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.138      ; 1.165      ;
; 0.851 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:11:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:27:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 1.118      ;
; 0.858 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; -0.334     ; 0.710      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'iCLK'                                                                                                                                                                                         ;
+--------+-------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.289 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.202     ; 10.085     ;
; -0.272 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.203     ; 10.067     ;
; -0.261 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.204     ; 10.055     ;
; -0.203 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.198     ; 10.003     ;
; -0.173 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.196     ; 9.975      ;
; -0.166 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.197     ; 9.967      ;
; -0.161 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.210     ; 9.949      ;
; -0.155 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.198     ; 9.955      ;
; -0.144 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.211     ; 9.931      ;
; -0.133 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.212     ; 9.919      ;
; -0.108 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.195     ; 9.911      ;
; -0.101 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.186     ; 9.913      ;
; -0.097 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.192     ; 9.903      ;
; -0.094 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.187     ; 9.905      ;
; -0.091 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.196     ; 9.893      ;
; -0.083 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.188     ; 9.893      ;
; -0.080 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.197     ; 9.881      ;
; -0.075 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.206     ; 9.867      ;
; -0.073 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.201     ; 9.870      ;
; -0.058 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.212     ; 9.844      ;
; -0.056 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.202     ; 9.852      ;
; -0.052 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.210     ; 9.840      ;
; -0.051 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.213     ; 9.836      ;
; -0.045 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.203     ; 9.840      ;
; -0.045 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.211     ; 9.832      ;
; -0.040 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.214     ; 9.824      ;
; -0.036 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.211     ; 9.823      ;
; -0.034 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.212     ; 9.820      ;
; -0.025 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.182     ; 9.841      ;
; -0.022 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 9.829      ;
; -0.019 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.212     ; 9.805      ;
; -0.015 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.201     ; 9.812      ;
; -0.015 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.210     ; 9.803      ;
; -0.015 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 9.832      ;
; -0.009 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.182     ; 9.825      ;
; -0.008 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.213     ; 9.793      ;
; 0.002  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.202     ; 9.794      ;
; 0.002  ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.211     ; 9.785      ;
; 0.002  ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.183     ; 9.813      ;
; 0.013  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.203     ; 9.782      ;
; 0.013  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.197     ; 9.788      ;
; 0.013  ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.212     ; 9.773      ;
; 0.018  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.208     ; 9.772      ;
; 0.024  ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.206     ; 9.768      ;
; 0.032  ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.196     ; 9.770      ;
; 0.035  ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.210     ; 9.753      ;
; 0.039  ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.197     ; 9.762      ;
; 0.043  ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.193     ; 9.762      ;
; 0.050  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.207     ; 9.741      ;
; 0.050  ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.198     ; 9.750      ;
; 0.052  ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.211     ; 9.735      ;
; 0.058  ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.195     ; 9.745      ;
; 0.060  ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.194     ; 9.744      ;
; 0.060  ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.177     ; 9.761      ;
; 0.063  ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.212     ; 9.723      ;
; 0.068  ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.176      ; 10.106     ;
; 0.068  ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.176      ; 10.106     ;
; 0.071  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.197     ; 9.730      ;
; 0.071  ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.206     ; 9.721      ;
; 0.071  ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.195     ; 9.732      ;
; 0.071  ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.179     ; 9.748      ;
; 0.075  ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.196     ; 9.727      ;
; 0.077  ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.180     ; 9.741      ;
; 0.078  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.216     ; 9.704      ;
; 0.086  ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.197     ; 9.715      ;
; 0.088  ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 9.719      ;
; 0.088  ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 9.729      ;
; 0.092  ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 9.715      ;
; 0.094  ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.192     ; 9.712      ;
; 0.095  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.217     ; 9.686      ;
; 0.103  ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.204     ; 9.691      ;
; 0.104  ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.190     ; 9.704      ;
; 0.105  ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.193     ; 9.700      ;
; 0.106  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.218     ; 9.674      ;
; 0.108  ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.192     ; 9.698      ;
; 0.109  ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.192     ; 9.697      ;
; 0.110  ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 9.697      ;
; 0.114  ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:1:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.206     ; 9.678      ;
; 0.115  ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.206     ; 9.677      ;
; 0.116  ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.190     ; 9.692      ;
; 0.118  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.216     ; 9.664      ;
; 0.120  ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.205     ; 9.673      ;
; 0.120  ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.193     ; 9.685      ;
; 0.121  ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.195     ; 9.682      ;
; 0.121  ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.206     ; 9.671      ;
; 0.121  ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.192     ; 9.685      ;
; 0.124  ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:27:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.198     ; 9.676      ;
; 0.126  ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.213      ; 10.085     ;
; 0.127  ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:23:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.199     ; 9.672      ;
; 0.129  ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.189     ; 9.680      ;
; 0.130  ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:27:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.199     ; 9.669      ;
; 0.131  ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:1:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.207     ; 9.660      ;
; 0.131  ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.206     ; 9.661      ;
; 0.132  ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.207     ; 9.659      ;
; 0.133  ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 9.674      ;
; 0.134  ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:23:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.200     ; 9.664      ;
; 0.134  ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.196     ; 9.668      ;
; 0.135  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.217     ; 9.646      ;
; 0.140  ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.204      ; 10.062     ;
; 0.140  ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.204      ; 10.062     ;
+--------+-------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'iCLK'                                                                                                                                                                    ;
+-------+------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.916 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; mem:IMem|ram~43                                               ; iCLK         ; iCLK        ; 0.000        ; 0.523      ; 2.625      ;
; 2.051 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.523      ; 2.760      ;
; 2.051 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.523      ; 2.760      ;
; 2.051 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.523      ; 2.760      ;
; 2.051 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.523      ; 2.760      ;
; 2.051 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.523      ; 2.760      ;
; 2.051 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.523      ; 2.760      ;
; 2.051 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.523      ; 2.760      ;
; 2.051 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.523      ; 2.760      ;
; 2.076 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.520      ; 2.782      ;
; 2.076 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.520      ; 2.782      ;
; 2.317 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.520      ; 3.023      ;
; 2.385 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.513      ; 3.084      ;
; 2.385 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.513      ; 3.084      ;
; 2.390 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.514      ; 3.090      ;
; 2.390 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.514      ; 3.090      ;
; 2.390 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.514      ; 3.090      ;
; 2.391 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.511      ; 3.088      ;
; 2.391 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.511      ; 3.088      ;
; 2.391 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.511      ; 3.088      ;
; 2.392 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.514      ; 3.092      ;
; 2.392 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.514      ; 3.092      ;
; 2.392 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.514      ; 3.092      ;
; 2.397 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.506      ; 3.089      ;
; 2.397 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.506      ; 3.089      ;
; 2.397 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.506      ; 3.089      ;
; 2.408 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.516      ; 3.110      ;
; 2.462 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.477      ; 3.125      ;
; 2.462 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.477      ; 3.125      ;
; 2.749 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 3.023      ;
; 2.817 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 3.084      ;
; 2.822 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 3.090      ;
; 2.841 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.083      ; 3.110      ;
; 4.539 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:20:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.568      ; 5.293      ;
; 4.539 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:17:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.565      ; 5.290      ;
; 4.539 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:8:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.567      ; 5.292      ;
; 4.539 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:17:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.565      ; 5.290      ;
; 4.539 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:8:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.567      ; 5.292      ;
; 4.539 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:20:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.568      ; 5.293      ;
; 4.541 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:14:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.576      ; 5.303      ;
; 4.541 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:14:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.576      ; 5.303      ;
; 4.541 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:7:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.576      ; 5.303      ;
; 4.551 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:26:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.587      ; 5.324      ;
; 4.551 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:4:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.587      ; 5.324      ;
; 4.551 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:0:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.587      ; 5.324      ;
; 4.559 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:11:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.562      ; 5.307      ;
; 4.559 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.562      ; 5.307      ;
; 4.568 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:15:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.536      ; 5.290      ;
; 4.568 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:15:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.536      ; 5.290      ;
; 4.570 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:9:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.553      ; 5.309      ;
; 4.570 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:9:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.553      ; 5.309      ;
; 4.573 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:1:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.503      ; 5.262      ;
; 4.573 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:1:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.545      ; 5.304      ;
; 4.573 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:2:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.545      ; 5.304      ;
; 4.573 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.545      ; 5.304      ;
; 4.573 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:0:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.503      ; 5.262      ;
; 4.580 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:12:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.539      ; 5.305      ;
; 4.580 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:12:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.539      ; 5.305      ;
; 4.582 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:0:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.514      ; 5.282      ;
; 4.582 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:3:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.514      ; 5.282      ;
; 4.582 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.514      ; 5.282      ;
; 4.582 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:isJump|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.514      ; 5.282      ;
; 4.586 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:18:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.539      ; 5.311      ;
; 4.586 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:19:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.539      ; 5.311      ;
; 4.586 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:18:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.539      ; 5.311      ;
; 4.586 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:19:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.539      ; 5.311      ;
; 4.592 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:6:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.524      ; 5.302      ;
; 4.592 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:6:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.524      ; 5.302      ;
; 4.592 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.524      ; 5.302      ;
; 4.593 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:10:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.524      ; 5.303      ;
; 4.593 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:28:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.536      ; 5.315      ;
; 4.593 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:30:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.536      ; 5.315      ;
; 4.593 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:10:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.524      ; 5.303      ;
; 4.594 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:27:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.534      ; 5.314      ;
; 4.594 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.513      ; 5.293      ;
; 4.595 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:23:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.531      ; 5.312      ;
; 4.595 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:24:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.528      ; 5.309      ;
; 4.595 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:4:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.529      ; 5.310      ;
; 4.595 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:22:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.531      ; 5.312      ;
; 4.595 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:22:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.531      ; 5.312      ;
; 4.595 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:25:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.528      ; 5.309      ;
; 4.595 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:23:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.531      ; 5.312      ;
; 4.595 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:24:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.528      ; 5.309      ;
; 4.595 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:RegWr|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.487      ; 5.268      ;
; 4.595 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:luiCtrl|s_Q                   ; iCLK         ; iCLK        ; 0.000        ; 0.486      ; 5.267      ;
; 4.595 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:2:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.487      ; 5.268      ;
; 4.595 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:3:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.481      ; 5.262      ;
; 4.595 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:1:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.481      ; 5.262      ;
; 4.599 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; mem:IMem|ram~43                                               ; iCLK         ; iCLK        ; 0.000        ; 0.497      ; 5.282      ;
; 4.602 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:5:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.494      ; 5.282      ;
; 4.716 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q              ; mem:IMem|ram~43                                               ; iCLK         ; iCLK        ; 0.000        ; 0.553      ; 5.455      ;
; 4.726 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q ; mem:IMem|ram~43                                               ; iCLK         ; iCLK        ; 0.000        ; 0.522      ; 5.434      ;
; 4.734 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.497      ; 5.417      ;
; 4.734 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.497      ; 5.417      ;
; 4.734 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.497      ; 5.417      ;
; 4.734 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.497      ; 5.417      ;
; 4.734 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.497      ; 5.417      ;
; 4.734 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.497      ; 5.417      ;
; 4.734 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.497      ; 5.417      ;
; 4.734 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.497      ; 5.417      ;
+-------+------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 18.437 ns




+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 50.79 MHz ; 50.79 MHz       ; iCLK       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; iCLK  ; 0.155 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; iCLK  ; 0.349 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; iCLK  ; 0.572 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; iCLK  ; 1.732 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; iCLK  ; 9.647 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'iCLK'                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.155 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.204      ; 10.048     ;
; 0.209 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.197      ; 9.987      ;
; 0.258 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.212      ; 9.953      ;
; 0.273 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.209      ; 9.935      ;
; 0.304 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.211      ; 9.906      ;
; 0.312 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.205      ; 9.892      ;
; 0.329 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.218      ; 9.888      ;
; 0.343 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.194      ; 9.850      ;
; 0.356 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.202      ; 9.845      ;
; 0.366 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.193      ; 9.826      ;
; 0.373 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.197      ; 9.823      ;
; 0.376 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.217      ; 9.840      ;
; 0.386 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.212      ; 9.825      ;
; 0.386 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.212      ; 9.825      ;
; 0.391 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.202      ; 9.810      ;
; 0.395 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.198      ; 9.802      ;
; 0.403 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.222      ; 9.818      ;
; 0.407 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.219      ; 9.811      ;
; 0.413 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.198      ; 9.784      ;
; 0.424 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.211      ; 9.786      ;
; 0.425 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.170      ; 9.744      ;
; 0.432 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.226      ; 9.793      ;
; 0.440 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.211      ; 9.770      ;
; 0.440 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.205      ; 9.764      ;
; 0.440 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.205      ; 9.764      ;
; 0.446 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.202      ; 9.755      ;
; 0.448 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:23:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.206      ; 9.757      ;
; 0.454 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.223      ; 9.768      ;
; 0.455 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.209      ; 9.753      ;
; 0.459 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.210      ; 9.750      ;
; 0.464 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:1:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.199      ; 9.734      ;
; 0.465 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.219      ; 9.753      ;
; 0.469 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.201      ; 9.731      ;
; 0.472 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.201      ; 9.728      ;
; 0.476 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.205      ; 9.728      ;
; 0.479 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.163      ; 9.683      ;
; 0.486 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.212      ; 9.725      ;
; 0.486 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.224      ; 9.737      ;
; 0.490 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.204      ; 9.713      ;
; 0.491 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.204      ; 9.712      ;
; 0.491 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.204      ; 9.712      ;
; 0.493 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.213      ; 9.719      ;
; 0.493 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.213      ; 9.719      ;
; 0.494 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.210      ; 9.715      ;
; 0.495 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.213      ; 9.717      ;
; 0.496 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.213      ; 9.716      ;
; 0.496 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.218      ; 9.721      ;
; 0.496 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.189      ; 9.692      ;
; 0.497 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.211      ; 9.713      ;
; 0.498 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.206      ; 9.707      ;
; 0.504 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.217      ; 9.712      ;
; 0.504 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.217      ; 9.712      ;
; 0.506 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.218      ; 9.711      ;
; 0.506 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.191      ; 9.684      ;
; 0.506 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.230      ; 9.723      ;
; 0.507 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q              ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.222      ; 9.714      ;
; 0.508 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.216      ; 9.707      ;
; 0.511 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.213      ; 9.701      ;
; 0.516 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.206      ; 9.689      ;
; 0.519 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.212      ; 9.692      ;
; 0.527 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.219      ; 9.691      ;
; 0.530 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.212      ; 9.681      ;
; 0.533 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:15:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.192      ; 9.658      ;
; 0.535 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.219      ; 9.683      ;
; 0.535 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.219      ; 9.683      ;
; 0.537 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.218      ; 9.680      ;
; 0.537 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.213      ; 9.675      ;
; 0.540 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.189      ; 9.648      ;
; 0.541 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:23:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.210      ; 9.668      ;
; 0.543 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.219      ; 9.675      ;
; 0.543 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.175      ; 9.631      ;
; 0.544 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.197      ; 9.652      ;
; 0.545 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.197      ; 9.651      ;
; 0.545 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.197      ; 9.651      ;
; 0.547 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.206      ; 9.658      ;
; 0.547 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.206      ; 9.658      ;
; 0.549 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.206      ; 9.656      ;
; 0.550 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.206      ; 9.655      ;
; 0.550 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.211      ; 9.660      ;
; 0.551 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:23:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.214      ; 9.662      ;
; 0.558 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.196      ; 9.637      ;
; 0.558 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.217      ; 9.658      ;
; 0.560 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.226      ; 9.665      ;
; 0.560 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.226      ; 9.665      ;
; 0.560 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.191      ; 9.630      ;
; 0.560 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.192      ; 9.631      ;
; 0.560 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.211      ; 9.650      ;
; 0.564 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.189      ; 9.624      ;
; 0.567 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:1:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.207      ; 9.639      ;
; 0.572 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.228      ; 9.655      ;
; 0.574 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.177      ; 9.602      ;
; 0.574 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.202      ; 9.627      ;
; 0.574 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.202      ; 9.627      ;
; 0.574 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.213      ; 9.638      ;
; 0.575 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.209      ; 9.633      ;
; 0.576 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:16:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.222      ; 9.645      ;
; 0.580 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:5:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.190      ; 9.609      ;
; 0.581 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.191      ; 9.609      ;
; 0.583 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.224      ; 9.640      ;
; 0.587 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.210      ; 9.622      ;
+-------+-------------------------------------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'iCLK'                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.349 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                             ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.608      ;
; 0.350 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:0:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.393      ; 0.944      ;
; 0.361 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:31:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.392      ; 0.954      ;
; 0.361 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:19:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.385      ; 0.947      ;
; 0.368 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:28:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.392      ; 0.961      ;
; 0.369 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.387      ; 0.957      ;
; 0.372 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.468      ; 1.011      ;
; 0.381 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.640      ;
; 0.384 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:25:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.392      ; 0.977      ;
; 0.390 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.387      ; 0.978      ;
; 0.393 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 0.651      ;
; 0.395 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:29:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.638      ;
; 0.397 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.639      ;
; 0.397 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:10:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.640      ;
; 0.398 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:12:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.640      ;
; 0.398 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:11:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.641      ;
; 0.401 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:7:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.070      ; 0.642      ;
; 0.403 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:9:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.646      ;
; 0.404 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:11:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.647      ;
; 0.405 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:10:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.648      ;
; 0.412 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 0.670      ;
; 0.487 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 0.745      ;
; 0.491 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.750      ;
; 0.491 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 0.749      ;
; 0.532 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:26:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.390      ; 1.123      ;
; 0.532 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:21:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.791      ;
; 0.532 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 0.790      ;
; 0.534 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.793      ;
; 0.534 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:15:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 0.792      ;
; 0.534 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:15:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 0.792      ;
; 0.535 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.093      ; 0.799      ;
; 0.536 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.086      ; 0.793      ;
; 0.537 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.093      ; 0.801      ;
; 0.538 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.093      ; 0.802      ;
; 0.541 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:22:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 0.799      ;
; 0.542 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.801      ;
; 0.548 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:23:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.790      ;
; 0.548 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:9:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.791      ;
; 0.549 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:14:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.791      ;
; 0.549 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:3:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.791      ;
; 0.549 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.792      ;
; 0.549 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:18:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.791      ;
; 0.549 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.808      ;
; 0.550 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.792      ;
; 0.550 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.792      ;
; 0.551 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.793      ;
; 0.552 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:11:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 0.810      ;
; 0.553 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.795      ;
; 0.555 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:5:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.798      ;
; 0.556 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:28:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.798      ;
; 0.559 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:12:REGI|s_Q    ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:12:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.801      ;
; 0.568 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:29:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.811      ;
; 0.574 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.794      ;
; 0.574 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.794      ;
; 0.578 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:30:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.390      ; 1.169      ;
; 0.584 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 0.842      ;
; 0.584 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 0.842      ;
; 0.593 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 0.851      ;
; 0.594 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.502      ; 1.267      ;
; 0.599 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 0.857      ;
; 0.603 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.862      ;
; 0.604 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.416      ; 1.221      ;
; 0.605 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.864      ;
; 0.605 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.864      ;
; 0.616 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 0.874      ;
; 0.623 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.882      ;
; 0.641 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.900      ;
; 0.642 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.401      ; 1.244      ;
; 0.643 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.408      ; 1.252      ;
; 0.645 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:17:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.385      ; 1.231      ;
; 0.646 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:1:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.399      ; 1.246      ;
; 0.651 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:20:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.386      ; 1.238      ;
; 0.665 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.407      ; 1.273      ;
; 0.666 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.394      ; 1.261      ;
; 0.667 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.414      ; 1.282      ;
; 0.670 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.394      ; 1.265      ;
; 0.671 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:6:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.378      ; 1.250      ;
; 0.680 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:13:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.378      ; 1.259      ;
; 0.682 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.394      ; 1.277      ;
; 0.692 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.416      ; 1.309      ;
; 0.694 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.407      ; 1.302      ;
; 0.698 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.409      ; 1.308      ;
; 0.721 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:27:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.964      ;
; 0.726 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:9:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.004      ; 0.931      ;
; 0.726 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.466      ; 1.363      ;
; 0.727 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.402      ; 1.330      ;
; 0.732 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q                                             ; iCLK         ; iCLK        ; 0.000        ; 0.466      ; 1.369      ;
; 0.732 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:13:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:29:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.086      ; 0.989      ;
; 0.733 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; -0.024     ; 0.910      ;
; 0.734 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:8:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.993      ;
; 0.743 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:4:REGI|s_Q                   ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:4:REGI|s_Q                                ; iCLK         ; iCLK        ; 0.000        ; 0.433      ; 1.347      ;
; 0.748 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.124      ; 1.043      ;
; 0.749 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.992      ;
; 0.761 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:26:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:26:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 1.004      ;
; 0.769 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:4:REGI|s_Q                  ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:4:REGI|s_Q                                ; iCLK         ; iCLK        ; 0.000        ; 0.433      ; 1.373      ;
; 0.770 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:23:REGI|s_Q    ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:23:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.514      ; 1.455      ;
; 0.774 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.130      ; 1.075      ;
; 0.775 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.130      ; 1.076      ;
; 0.775 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.130      ; 1.076      ;
; 0.781 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; -0.307     ; 0.645      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'iCLK'                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.572 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.165     ; 9.262      ;
; 0.578 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.166     ; 9.255      ;
; 0.590 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.167     ; 9.242      ;
; 0.626 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.172     ; 9.201      ;
; 0.632 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.173     ; 9.194      ;
; 0.643 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 9.196      ;
; 0.644 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.174     ; 9.181      ;
; 0.689 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 9.150      ;
; 0.695 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.161     ; 9.143      ;
; 0.697 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.167     ; 9.135      ;
; 0.707 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.162     ; 9.130      ;
; 0.721 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.158     ; 9.120      ;
; 0.727 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 9.113      ;
; 0.739 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 9.100      ;
; 0.745 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 9.103      ;
; 0.751 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.152     ; 9.096      ;
; 0.760 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.155     ; 9.084      ;
; 0.763 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.153     ; 9.083      ;
; 0.765 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.175     ; 9.059      ;
; 0.771 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.176     ; 9.052      ;
; 0.778 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.167     ; 9.054      ;
; 0.782 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.176     ; 9.041      ;
; 0.783 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.177     ; 9.039      ;
; 0.784 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.168     ; 9.047      ;
; 0.788 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.177     ; 9.034      ;
; 0.789 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.172     ; 9.038      ;
; 0.792 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.153     ; 9.054      ;
; 0.795 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.173     ; 9.031      ;
; 0.796 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.169     ; 9.034      ;
; 0.800 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.178     ; 9.021      ;
; 0.807 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.174     ; 9.018      ;
; 0.808 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.167     ; 9.024      ;
; 0.812 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.171     ; 9.016      ;
; 0.814 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.168     ; 9.017      ;
; 0.816 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.146     ; 9.037      ;
; 0.818 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.172     ; 9.009      ;
; 0.819 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.147     ; 9.033      ;
; 0.825 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.148     ; 9.026      ;
; 0.826 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.169     ; 9.004      ;
; 0.830 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.173     ; 8.996      ;
; 0.830 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.171     ; 8.998      ;
; 0.836 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.172     ; 8.991      ;
; 0.836 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.170     ; 8.993      ;
; 0.837 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.149     ; 9.013      ;
; 0.841 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.158     ; 9.000      ;
; 0.847 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 8.993      ;
; 0.848 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.173     ; 8.978      ;
; 0.849 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.162     ; 8.988      ;
; 0.853 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.171     ; 8.975      ;
; 0.857 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.158     ; 8.984      ;
; 0.859 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 8.980      ;
; 0.860 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.167     ; 8.972      ;
; 0.863 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 8.977      ;
; 0.864 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:23:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.163     ; 8.972      ;
; 0.870 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:23:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.164     ; 8.965      ;
; 0.871 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 8.968      ;
; 0.875 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 8.964      ;
; 0.877 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.161     ; 8.961      ;
; 0.879 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.162     ; 8.958      ;
; 0.882 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:23:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.165     ; 8.952      ;
; 0.883 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.166     ; 8.950      ;
; 0.886 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:1:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.170     ; 8.943      ;
; 0.889 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.168     ; 8.942      ;
; 0.889 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.162     ; 8.948      ;
; 0.890 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.142     ; 8.967      ;
; 0.892 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:1:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.171     ; 8.936      ;
; 0.895 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.169     ; 8.935      ;
; 0.901 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.166     ; 8.932      ;
; 0.902 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.145     ; 8.952      ;
; 0.903 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.179      ; 9.275      ;
; 0.903 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.179      ; 9.275      ;
; 0.903 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.157     ; 8.939      ;
; 0.904 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:1:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.172     ; 8.923      ;
; 0.907 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.170     ; 8.922      ;
; 0.908 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.146     ; 8.945      ;
; 0.909 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.158     ; 8.932      ;
; 0.912 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.153     ; 8.934      ;
; 0.913 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.180     ; 8.906      ;
; 0.914 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.158     ; 8.927      ;
; 0.919 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 8.899      ;
; 0.920 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 8.920      ;
; 0.920 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.147     ; 8.932      ;
; 0.921 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 8.919      ;
; 0.923 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.178     ; 8.898      ;
; 0.923 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.147     ; 8.929      ;
; 0.928 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.153     ; 8.918      ;
; 0.928 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 8.915      ;
; 0.929 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.179     ; 8.891      ;
; 0.929 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.148     ; 8.922      ;
; 0.931 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.182     ; 8.886      ;
; 0.932 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 8.907      ;
; 0.934 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.157     ; 8.908      ;
; 0.935 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:23:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.158     ; 8.906      ;
; 0.941 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.180     ; 8.878      ;
; 0.941 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.149     ; 8.909      ;
; 0.942 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.155     ; 8.902      ;
; 0.946 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.157     ; 8.896      ;
; 0.946 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.158     ; 8.895      ;
; 0.952 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.158     ; 8.889      ;
; 0.953 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.216      ; 9.262      ;
+-------+-------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'iCLK'                                                                                                                                                                     ;
+-------+------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.732 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; mem:IMem|ram~43                                               ; iCLK         ; iCLK        ; 0.000        ; 0.477      ; 2.380      ;
; 1.824 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 2.473      ;
; 1.824 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 2.473      ;
; 1.824 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 2.473      ;
; 1.824 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 2.473      ;
; 1.824 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 2.473      ;
; 1.824 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 2.473      ;
; 1.824 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 2.473      ;
; 1.824 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 2.473      ;
; 1.853 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.474      ; 2.498      ;
; 1.853 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.474      ; 2.498      ;
; 2.066 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.473      ; 2.710      ;
; 2.131 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.466      ; 2.768      ;
; 2.131 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.466      ; 2.768      ;
; 2.132 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.467      ; 2.770      ;
; 2.132 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.467      ; 2.770      ;
; 2.132 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.467      ; 2.770      ;
; 2.136 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.464      ; 2.771      ;
; 2.136 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.467      ; 2.774      ;
; 2.136 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.467      ; 2.774      ;
; 2.136 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.464      ; 2.771      ;
; 2.136 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.464      ; 2.771      ;
; 2.136 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.467      ; 2.774      ;
; 2.139 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.459      ; 2.769      ;
; 2.139 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.459      ; 2.769      ;
; 2.139 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.459      ; 2.769      ;
; 2.148 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.470      ; 2.789      ;
; 2.207 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.432      ; 2.810      ;
; 2.207 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.432      ; 2.810      ;
; 2.461 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.078      ; 2.710      ;
; 2.525 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 2.768      ;
; 2.530 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 2.774      ;
; 2.544 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.074      ; 2.789      ;
; 4.044 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:20:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.519      ; 4.734      ;
; 4.044 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:14:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.530      ; 4.745      ;
; 4.044 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:17:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.517      ; 4.732      ;
; 4.044 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:8:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.519      ; 4.734      ;
; 4.044 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:17:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.517      ; 4.732      ;
; 4.044 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:8:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.519      ; 4.734      ;
; 4.044 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:20:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.519      ; 4.734      ;
; 4.044 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:14:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.530      ; 4.745      ;
; 4.044 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:7:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.530      ; 4.745      ;
; 4.054 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:26:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.541      ; 4.766      ;
; 4.054 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:4:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.541      ; 4.766      ;
; 4.054 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:0:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.541      ; 4.766      ;
; 4.063 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:11:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.515      ; 4.749      ;
; 4.063 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.515      ; 4.749      ;
; 4.071 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:15:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.489      ; 4.731      ;
; 4.071 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:15:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.489      ; 4.731      ;
; 4.075 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:9:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.505      ; 4.751      ;
; 4.075 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:1:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.455      ; 4.701      ;
; 4.075 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:9:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.505      ; 4.751      ;
; 4.075 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:0:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.455      ; 4.701      ;
; 4.076 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:1:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.499      ; 4.746      ;
; 4.076 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:2:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.499      ; 4.746      ;
; 4.076 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.499      ; 4.746      ;
; 4.081 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:12:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.495      ; 4.747      ;
; 4.081 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:12:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.495      ; 4.747      ;
; 4.086 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:0:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.466      ; 4.723      ;
; 4.086 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:3:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.466      ; 4.723      ;
; 4.086 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.466      ; 4.723      ;
; 4.086 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:isJump|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.466      ; 4.723      ;
; 4.088 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:18:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.493      ; 4.752      ;
; 4.088 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:19:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.493      ; 4.752      ;
; 4.088 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:18:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.493      ; 4.752      ;
; 4.088 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:19:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.493      ; 4.752      ;
; 4.093 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:3:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.436      ; 4.700      ;
; 4.093 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:1:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.436      ; 4.700      ;
; 4.094 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:6:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 4.743      ;
; 4.094 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:6:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 4.743      ;
; 4.094 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:28:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.491      ; 4.756      ;
; 4.094 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:30:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.491      ; 4.756      ;
; 4.094 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:RegWr|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.441      ; 4.706      ;
; 4.094 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:2:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.441      ; 4.706      ;
; 4.094 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 4.743      ;
; 4.095 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.467      ; 4.733      ;
; 4.095 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:luiCtrl|s_Q                   ; iCLK         ; iCLK        ; 0.000        ; 0.439      ; 4.705      ;
; 4.096 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:23:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.486      ; 4.753      ;
; 4.096 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:24:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.483      ; 4.750      ;
; 4.096 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:4:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.484      ; 4.751      ;
; 4.096 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:10:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.477      ; 4.744      ;
; 4.096 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:22:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.486      ; 4.753      ;
; 4.096 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:22:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.486      ; 4.753      ;
; 4.096 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:27:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.488      ; 4.755      ;
; 4.096 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:10:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.477      ; 4.744      ;
; 4.096 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:25:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.483      ; 4.750      ;
; 4.096 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:23:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.486      ; 4.753      ;
; 4.096 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:24:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.483      ; 4.750      ;
; 4.105 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:5:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.447      ; 4.723      ;
; 4.171 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; mem:IMem|ram~43                                               ; iCLK         ; iCLK        ; 0.000        ; 0.452      ; 4.794      ;
; 4.262 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q ; mem:IMem|ram~43                                               ; iCLK         ; iCLK        ; 0.000        ; 0.474      ; 4.907      ;
; 4.288 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.453      ; 4.912      ;
; 4.288 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.453      ; 4.912      ;
; 4.288 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.453      ; 4.912      ;
; 4.288 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.453      ; 4.912      ;
; 4.288 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.453      ; 4.912      ;
; 4.288 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.453      ; 4.912      ;
; 4.288 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.453      ; 4.912      ;
; 4.288 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.453      ; 4.912      ;
; 4.317 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.449      ; 4.937      ;
+-------+------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 20.207 ns




+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; iCLK  ; 4.269 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; iCLK  ; 0.144 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; iCLK  ; 4.492 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; iCLK  ; 0.907 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; iCLK  ; 9.367 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'iCLK'                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.269 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.286     ; 5.432      ;
; 4.274 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.283     ; 5.430      ;
; 4.279 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.275     ; 5.433      ;
; 4.284 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.268     ; 5.435      ;
; 4.307 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.286     ; 5.394      ;
; 4.314 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.276     ; 5.397      ;
; 4.342 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.276     ; 5.369      ;
; 4.345 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.260     ; 5.382      ;
; 4.347 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.273     ; 5.367      ;
; 4.352 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.265     ; 5.370      ;
; 4.353 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.271     ; 5.363      ;
; 4.356 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.289     ; 5.342      ;
; 4.357 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.258     ; 5.372      ;
; 4.358 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.284     ; 5.345      ;
; 4.361 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.284     ; 5.342      ;
; 4.365 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.285     ; 5.337      ;
; 4.372 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.288     ; 5.327      ;
; 4.380 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.276     ; 5.331      ;
; 4.383 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:16:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.287     ; 5.317      ;
; 4.383 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:16:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.288     ; 5.316      ;
; 4.384 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.275     ; 5.328      ;
; 4.386 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.285     ; 5.316      ;
; 4.387 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.266     ; 5.334      ;
; 4.391 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.276     ; 5.320      ;
; 4.397 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.293     ; 5.297      ;
; 4.402 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.306     ; 5.279      ;
; 4.407 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.283     ; 5.297      ;
; 4.407 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.303     ; 5.277      ;
; 4.410 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:27:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.276     ; 5.301      ;
; 4.412 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.295     ; 5.280      ;
; 4.416 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.293     ; 5.278      ;
; 4.417 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.288     ; 5.282      ;
; 4.417 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q              ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.260     ; 5.310      ;
; 4.418 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.276     ; 5.293      ;
; 4.418 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.250     ; 5.319      ;
; 4.420 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.276     ; 5.291      ;
; 4.422 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.276     ; 5.289      ;
; 4.422 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.289     ; 5.276      ;
; 4.423 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.273     ; 5.291      ;
; 4.425 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.273     ; 5.289      ;
; 4.426 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.289     ; 5.272      ;
; 4.426 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.261     ; 5.300      ;
; 4.428 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.265     ; 5.294      ;
; 4.429 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.279     ; 5.279      ;
; 4.430 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.261     ; 5.296      ;
; 4.430 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.265     ; 5.292      ;
; 4.431 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.274     ; 5.282      ;
; 4.433 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.258     ; 5.296      ;
; 4.434 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.274     ; 5.279      ;
; 4.434 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.289     ; 5.264      ;
; 4.435 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.258     ; 5.294      ;
; 4.435 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.283     ; 5.269      ;
; 4.436 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.283     ; 5.268      ;
; 4.437 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.286     ; 5.264      ;
; 4.438 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.275     ; 5.274      ;
; 4.439 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.286     ; 5.262      ;
; 4.440 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.286     ; 5.261      ;
; 4.440 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.269     ; 5.278      ;
; 4.440 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.306     ; 5.241      ;
; 4.440 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.280     ; 5.267      ;
; 4.440 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.269     ; 5.278      ;
; 4.441 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.270     ; 5.276      ;
; 4.441 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.280     ; 5.266      ;
; 4.442 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.283     ; 5.262      ;
; 4.442 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.270     ; 5.275      ;
; 4.444 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.283     ; 5.260      ;
; 4.445 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.278     ; 5.264      ;
; 4.445 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.272     ; 5.270      ;
; 4.445 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.283     ; 5.259      ;
; 4.446 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.265     ; 5.276      ;
; 4.446 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.272     ; 5.269      ;
; 4.447 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.275     ; 5.265      ;
; 4.447 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.296     ; 5.244      ;
; 4.447 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.275     ; 5.265      ;
; 4.448 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.275     ; 5.264      ;
; 4.449 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.275     ; 5.263      ;
; 4.450 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.265     ; 5.272      ;
; 4.450 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.269     ; 5.268      ;
; 4.450 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.275     ; 5.262      ;
; 4.451 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.265     ; 5.271      ;
; 4.452 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.268     ; 5.267      ;
; 4.452 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.272     ; 5.263      ;
; 4.453 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.284     ; 5.250      ;
; 4.453 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.272     ; 5.262      ;
; 4.454 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.268     ; 5.265      ;
; 4.455 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.268     ; 5.264      ;
; 4.456 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:16:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.277     ; 5.254      ;
; 4.456 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:16:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.278     ; 5.253      ;
; 4.456 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.276     ; 5.255      ;
; 4.457 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.265     ; 5.265      ;
; 4.457 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.264     ; 5.266      ;
; 4.458 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.276     ; 5.253      ;
; 4.458 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.264     ; 5.265      ;
; 4.459 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:23:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.277     ; 5.251      ;
; 4.459 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.275     ; 5.253      ;
; 4.462 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.257     ; 5.268      ;
; 4.463 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.257     ; 5.267      ;
; 4.463 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.266     ; 5.258      ;
; 4.464 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.266     ; 5.257      ;
; 4.465 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.290     ; 5.232      ;
+-------+-------------------------------------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'iCLK'                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.144 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:0:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.225      ; 0.473      ;
; 0.145 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:31:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.224      ; 0.473      ;
; 0.147 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:19:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.217      ; 0.468      ;
; 0.151 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:28:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.224      ; 0.479      ;
; 0.155 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:25:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.224      ; 0.483      ;
; 0.159 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.222      ; 0.485      ;
; 0.164 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.222      ; 0.490      ;
; 0.169 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 0.497      ;
; 0.181 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                             ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.314      ;
; 0.181 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.314      ;
; 0.189 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:10:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:29:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.314      ;
; 0.190 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:12:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:11:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.315      ;
; 0.193 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:7:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.040      ; 0.317      ;
; 0.193 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:9:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.318      ;
; 0.194 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:11:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.319      ;
; 0.195 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:10:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.320      ;
; 0.199 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.333      ;
; 0.210 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.344      ;
; 0.239 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:26:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.224      ; 0.567      ;
; 0.247 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.380      ;
; 0.248 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.382      ;
; 0.248 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.381      ;
; 0.253 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.386      ;
; 0.253 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.054      ; 0.391      ;
; 0.254 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:21:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.387      ;
; 0.255 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:15:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.388      ;
; 0.255 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:15:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.388      ;
; 0.255 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.054      ; 0.393      ;
; 0.256 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.389      ;
; 0.256 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.054      ; 0.394      ;
; 0.257 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.048      ; 0.389      ;
; 0.260 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:22:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.393      ;
; 0.261 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.386      ;
; 0.261 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:23:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.386      ;
; 0.261 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.395      ;
; 0.262 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.395      ;
; 0.262 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:3:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.387      ;
; 0.262 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.387      ;
; 0.262 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:18:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.387      ;
; 0.262 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:9:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.387      ;
; 0.263 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:30:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.224      ; 0.591      ;
; 0.263 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:14:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.040      ; 0.387      ;
; 0.263 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.388      ;
; 0.264 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.040      ; 0.388      ;
; 0.264 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.389      ;
; 0.265 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.250      ; 0.619      ;
; 0.265 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:11:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.398      ;
; 0.265 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:5:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.391      ;
; 0.268 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:28:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.393      ;
; 0.270 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:12:REGI|s_Q    ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:12:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.040      ; 0.394      ;
; 0.273 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.032      ; 0.389      ;
; 0.273 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:29:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.398      ;
; 0.274 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.032      ; 0.390      ;
; 0.286 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 0.634      ;
; 0.288 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.236      ; 0.628      ;
; 0.293 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.250      ; 0.647      ;
; 0.294 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.427      ;
; 0.294 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.427      ;
; 0.295 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:1:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.231      ; 0.630      ;
; 0.296 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.229      ; 0.629      ;
; 0.297 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.430      ;
; 0.298 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.242      ; 0.644      ;
; 0.298 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.431      ;
; 0.300 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:20:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.218      ; 0.622      ;
; 0.301 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.434      ;
; 0.302 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:17:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.217      ; 0.623      ;
; 0.304 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.230      ; 0.638      ;
; 0.306 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.439      ;
; 0.306 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.256      ; 0.646      ;
; 0.307 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.440      ;
; 0.308 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.250      ; 0.662      ;
; 0.308 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.442      ;
; 0.311 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.229      ; 0.644      ;
; 0.314 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.243      ; 0.661      ;
; 0.314 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.447      ;
; 0.319 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:6:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.210      ; 0.633      ;
; 0.322 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:9:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.027      ; 0.453      ;
; 0.322 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.242      ; 0.668      ;
; 0.324 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.458      ;
; 0.325 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:13:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.210      ; 0.639      ;
; 0.326 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.236      ; 0.666      ;
; 0.326 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.016      ; 0.446      ;
; 0.337 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:27:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.462      ;
; 0.339 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.245      ; 0.668      ;
; 0.343 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q                                             ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 0.671      ;
; 0.345 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.470      ;
; 0.347 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:4:REGI|s_Q                   ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:4:REGI|s_Q                                ; iCLK         ; iCLK        ; 0.000        ; 0.229      ; 0.660      ;
; 0.354 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:13:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:29:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.048      ; 0.486      ;
; 0.354 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:26:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:26:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.479      ;
; 0.361 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:8:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.495      ;
; 0.362 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.065      ; 0.511      ;
; 0.369 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:23:REGI|s_Q    ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:23:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.271      ; 0.724      ;
; 0.378 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:11:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:27:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.503      ;
; 0.382 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.538      ;
; 0.382 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.538      ;
; 0.382 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.538      ;
; 0.386 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.238      ; 0.728      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'iCLK'                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.492 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.472     ; 5.023      ;
; 4.497 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.469     ; 5.021      ;
; 4.501 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.470     ; 5.016      ;
; 4.502 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.471     ; 5.014      ;
; 4.506 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.467     ; 5.014      ;
; 4.507 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.468     ; 5.012      ;
; 4.525 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.461     ; 5.001      ;
; 4.530 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.454     ; 5.003      ;
; 4.534 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 4.994      ;
; 4.535 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.460     ; 4.992      ;
; 4.537 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.462     ; 4.988      ;
; 4.539 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.452     ; 4.996      ;
; 4.540 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.453     ; 4.994      ;
; 4.546 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.460     ; 4.981      ;
; 4.547 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.461     ; 4.979      ;
; 4.553 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.468     ; 4.966      ;
; 4.553 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.472     ; 4.962      ;
; 4.558 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.465     ; 4.964      ;
; 4.562 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.470     ; 4.955      ;
; 4.563 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.471     ; 4.953      ;
; 4.576 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.457     ; 4.954      ;
; 4.581 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.470     ; 4.936      ;
; 4.584 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.470     ; 4.933      ;
; 4.585 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.455     ; 4.947      ;
; 4.586 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 4.945      ;
; 4.586 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.457     ; 4.944      ;
; 4.588 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.471     ; 4.928      ;
; 4.590 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.468     ; 4.929      ;
; 4.591 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 4.946      ;
; 4.591 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.469     ; 4.927      ;
; 4.591 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.446     ; 4.950      ;
; 4.593 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.468     ; 4.926      ;
; 4.594 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.469     ; 4.924      ;
; 4.597 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.469     ; 4.921      ;
; 4.598 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.470     ; 4.919      ;
; 4.598 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 4.931      ;
; 4.600 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 4.943      ;
; 4.601 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.445     ; 4.941      ;
; 4.602 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.474     ; 4.911      ;
; 4.602 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.475     ; 4.910      ;
; 4.609 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.471     ; 4.907      ;
; 4.611 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.472     ; 4.904      ;
; 4.611 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.473     ; 4.903      ;
; 4.612 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.473     ; 4.902      ;
; 4.612 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.474     ; 4.901      ;
; 4.614 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.462     ; 4.911      ;
; 4.614 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.468     ; 4.905      ;
; 4.618 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.469     ; 4.900      ;
; 4.619 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.470     ; 4.898      ;
; 4.620 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.479     ; 4.888      ;
; 4.623 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.460     ; 4.904      ;
; 4.624 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.461     ; 4.902      ;
; 4.629 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:16:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.473     ; 4.885      ;
; 4.629 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.477     ; 4.881      ;
; 4.629 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:16:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.474     ; 4.884      ;
; 4.630 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.469     ; 4.888      ;
; 4.630 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.478     ; 4.879      ;
; 4.630 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.461     ; 4.896      ;
; 4.637 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.453     ; 4.897      ;
; 4.638 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:16:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.471     ; 4.878      ;
; 4.638 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:16:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.472     ; 4.877      ;
; 4.639 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:16:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.472     ; 4.876      ;
; 4.639 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.479     ; 4.869      ;
; 4.639 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.467     ; 4.881      ;
; 4.639 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 4.889      ;
; 4.639 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:16:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.473     ; 4.875      ;
; 4.640 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.468     ; 4.879      ;
; 4.640 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.460     ; 4.887      ;
; 4.642 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.466     ; 4.879      ;
; 4.645 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.466     ; 4.876      ;
; 4.645 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.462     ; 4.880      ;
; 4.648 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.477     ; 4.862      ;
; 4.649 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.475     ; 4.863      ;
; 4.649 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.478     ; 4.860      ;
; 4.649 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.467     ; 4.871      ;
; 4.652 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.442     ; 4.893      ;
; 4.654 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.460     ; 4.873      ;
; 4.655 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.461     ; 4.871      ;
; 4.656 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:27:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.462     ; 4.869      ;
; 4.658 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.473     ; 4.856      ;
; 4.659 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.293     ; 5.035      ;
; 4.659 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.293     ; 5.035      ;
; 4.659 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.474     ; 4.854      ;
; 4.663 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.455     ; 4.869      ;
; 4.663 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.470     ; 4.854      ;
; 4.663 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:22:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.471     ; 4.853      ;
; 4.663 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.446     ; 4.878      ;
; 4.663 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.455     ; 4.869      ;
; 4.664 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.290     ; 5.033      ;
; 4.664 ; regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.290     ; 5.033      ;
; 4.665 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:27:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.460     ; 4.862      ;
; 4.665 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 4.866      ;
; 4.666 ; regFile:g_REGFILE|reg_N:\G_N_Reg:27:REGI|dffg:\G_NBit_Reg:27:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.461     ; 4.860      ;
; 4.668 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.475     ; 4.844      ;
; 4.670 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.467     ; 4.850      ;
; 4.672 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.453     ; 4.862      ;
; 4.672 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 4.871      ;
; 4.672 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.453     ; 4.862      ;
; 4.673 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.454     ; 4.860      ;
; 4.673 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.445     ; 4.869      ;
+-------+-------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'iCLK'                                                                                                                                                                     ;
+-------+------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.907 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; mem:IMem|ram~43                                               ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 1.240      ;
; 0.964 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 1.297      ;
; 0.964 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 1.297      ;
; 0.964 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 1.297      ;
; 0.964 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 1.297      ;
; 0.964 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 1.297      ;
; 0.964 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 1.297      ;
; 0.964 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 1.297      ;
; 0.964 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 1.297      ;
; 0.975 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 1.308      ;
; 0.975 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 1.308      ;
; 1.094 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 1.427      ;
; 1.132 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 1.462      ;
; 1.132 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 1.462      ;
; 1.133 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 1.461      ;
; 1.137 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 1.467      ;
; 1.137 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 1.467      ;
; 1.137 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 1.467      ;
; 1.138 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.240      ; 1.462      ;
; 1.138 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.240      ; 1.462      ;
; 1.138 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.240      ; 1.462      ;
; 1.140 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.238      ; 1.462      ;
; 1.140 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.238      ; 1.462      ;
; 1.140 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.238      ; 1.462      ;
; 1.141 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.235      ; 1.460      ;
; 1.141 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.235      ; 1.460      ;
; 1.141 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.235      ; 1.460      ;
; 1.158 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.227      ; 1.469      ;
; 1.158 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.227      ; 1.469      ;
; 1.298 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.045      ; 1.427      ;
; 1.336 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 1.462      ;
; 1.337 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.040      ; 1.461      ;
; 1.340 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID           ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 1.467      ;
; 2.203 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; mem:IMem|ram~43                                               ; iCLK         ; iCLK        ; 0.000        ; 0.232      ; 2.519      ;
; 2.219 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q ; mem:IMem|ram~43                                               ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 2.547      ;
; 2.237 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q              ; mem:IMem|ram~43                                               ; iCLK         ; iCLK        ; 0.000        ; 0.270      ; 2.591      ;
; 2.260 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.232      ; 2.576      ;
; 2.260 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.232      ; 2.576      ;
; 2.260 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.232      ; 2.576      ;
; 2.260 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.232      ; 2.576      ;
; 2.260 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.232      ; 2.576      ;
; 2.260 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.232      ; 2.576      ;
; 2.260 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.232      ; 2.576      ;
; 2.260 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.232      ; 2.576      ;
; 2.271 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.232      ; 2.587      ;
; 2.271 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.232      ; 2.587      ;
; 2.276 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 2.604      ;
; 2.276 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 2.604      ;
; 2.276 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 2.604      ;
; 2.276 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 2.604      ;
; 2.276 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 2.604      ;
; 2.276 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 2.604      ;
; 2.276 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 2.604      ;
; 2.276 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 2.604      ;
; 2.282 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:3:REGI|s_Q             ; mem:IMem|ram~43                                               ; iCLK         ; iCLK        ; 0.000        ; 0.270      ; 2.636      ;
; 2.287 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 2.615      ;
; 2.287 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 2.615      ;
; 2.294 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.270      ; 2.648      ;
; 2.294 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.270      ; 2.648      ;
; 2.294 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.270      ; 2.648      ;
; 2.294 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.270      ; 2.648      ;
; 2.294 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.270      ; 2.648      ;
; 2.294 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.270      ; 2.648      ;
; 2.294 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.270      ; 2.648      ;
; 2.294 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.270      ; 2.648      ;
; 2.305 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.270      ; 2.659      ;
; 2.305 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.270      ; 2.659      ;
; 2.318 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:1:REGI|s_Q       ; mem:IMem|ram~43                                               ; iCLK         ; iCLK        ; 0.000        ; 0.252      ; 2.654      ;
; 2.339 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:3:REGI|s_Q             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.270      ; 2.693      ;
; 2.339 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:3:REGI|s_Q             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.270      ; 2.693      ;
; 2.339 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:3:REGI|s_Q             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.270      ; 2.693      ;
; 2.339 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:3:REGI|s_Q             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.270      ; 2.693      ;
; 2.339 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:3:REGI|s_Q             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.270      ; 2.693      ;
; 2.339 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:3:REGI|s_Q             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.270      ; 2.693      ;
; 2.339 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:3:REGI|s_Q             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.270      ; 2.693      ;
; 2.339 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:3:REGI|s_Q             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.270      ; 2.693      ;
; 2.339 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:14:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.280      ; 2.703      ;
; 2.339 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:14:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.280      ; 2.703      ;
; 2.339 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:7:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.280      ; 2.703      ;
; 2.341 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:20:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.269      ; 2.694      ;
; 2.341 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:17:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.268      ; 2.693      ;
; 2.341 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:8:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.269      ; 2.694      ;
; 2.341 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:17:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.268      ; 2.693      ;
; 2.341 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:8:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.269      ; 2.694      ;
; 2.341 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:20:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.269      ; 2.694      ;
; 2.344 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:11:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.280      ; 2.708      ;
; 2.344 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.280      ; 2.708      ;
; 2.347 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:26:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.291      ; 2.722      ;
; 2.347 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:4:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.291      ; 2.722      ;
; 2.347 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:0:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.291      ; 2.722      ;
; 2.350 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:3:REGI|s_Q             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.270      ; 2.704      ;
; 2.350 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:3:REGI|s_Q             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.270      ; 2.704      ;
; 2.351 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:9:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.276      ; 2.711      ;
; 2.351 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:15:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.258      ; 2.693      ;
; 2.351 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:9:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.276      ; 2.711      ;
; 2.351 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:15:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.258      ; 2.693      ;
; 2.353 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:1:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.226      ; 2.663      ;
; 2.353 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:0:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.226      ; 2.663      ;
; 2.355 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:1:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.265      ; 2.704      ;
; 2.355 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX           ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:2:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.265      ; 2.704      ;
+-------+------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 29.332 ns




+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.672 ; 0.144 ; -0.289   ; 0.907   ; 9.367               ;
;  iCLK            ; -0.672 ; 0.144 ; -0.289   ; 0.907   ; 9.367               ;
; Design-wide TNS  ; -7.538 ; 0.0   ; -1.025   ; 0.0     ; 0.0                 ;
;  iCLK            ; -7.538 ; 0.000 ; -1.025   ; 0.000   ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; oALUOut[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[16]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[17]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[18]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[19]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[20]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[21]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[22]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[23]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[24]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[25]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[26]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[27]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[28]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[29]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[30]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[31]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; iInstAddr[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[12]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[13]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[14]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[15]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[16]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[17]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[18]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[19]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[20]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[21]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[22]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[23]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[24]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[25]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[26]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[27]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[28]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[29]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[30]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[31]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iCLK                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iRST                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstLd                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[17]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[8]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[9]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[10]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[11]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[16]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[19]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[18]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[20]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[21]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[22]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[23]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[24]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[25]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[15]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[14]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[13]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[12]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[11]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[10]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[30]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[26]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[27]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[28]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[29]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[31]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oALUOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; oALUOut[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oALUOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; oALUOut[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oALUOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; oALUOut[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 1140128  ; 161765   ; 12006    ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 1140128  ; 161765   ; 12006    ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 281628   ; 65472    ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 281628   ; 65472    ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 44    ; 44   ;
; Unconstrained Input Port Paths  ; 1501  ; 1501 ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 7375  ; 7375 ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; iCLK   ; iCLK  ; Base ; Constrained ;
+--------+-------+------+-------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; iInstAddr[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstLd       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iRST          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; oALUOut[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[20] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[21] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[22] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[23] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[24] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[25] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[26] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[27] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[28] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[29] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[30] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[31] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; iInstAddr[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstLd       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iRST          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; oALUOut[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[20] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[21] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[22] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[23] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[24] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[25] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[26] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[27] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[28] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[29] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[30] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[31] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition
    Info: Copyright (C) 2020  Intel Corporation. All rights reserved.
    Info: Your use of Intel Corporation's design tools, logic functions 
    Info: and other software and tools, and any partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Intel Program License 
    Info: Subscription Agreement, the Intel Quartus Prime License Agreement,
    Info: the Intel FPGA IP License Agreement, or other applicable license
    Info: agreement, including, without limitation, that your use is for
    Info: the sole purpose of programming logic devices manufactured by
    Info: Intel and sold by Intel or its authorized distributors.  Please
    Info: refer to the applicable agreement for further details, at
    Info: https://fpgasoftware.intel.com/eula.
    Info: Processing started: Fri Dec 13 13:11:29 2024
Info: Command: quartus_sta --sdc=toolflow.sdc toolflow --do_report_timing
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): The Timing Analyzer is analyzing 15 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'toolflow.sdc'
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.672
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.672              -7.538 iCLK 
Info (332146): Worst-case hold slack is 0.350
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.350               0.000 iCLK 
Info (332146): Worst-case recovery slack is -0.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.289              -1.025 iCLK 
Info (332146): Worst-case removal slack is 1.916
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.916               0.000 iCLK 
Info (332146): Worst-case minimum pulse width slack is 9.628
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.628               0.000 iCLK 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 18.437 ns
    Info (332114): 
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -0.672
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -0.672 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q
    Info (332115): To Node      : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     13.170      3.170  F        clock network delay
    Info (332115):     13.402      0.232     uTco  regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q
    Info (332115):     13.402      0.000 FF  CELL  g_REGFILE|STACK_POINTER|\G_NBit_Reg1:4:REGI|s_Q|q
    Info (332115):     14.287      0.885 FF    IC  g_REGFILE|g_MUX_RT|Mux27~12|datab
    Info (332115):     14.676      0.389 FR  CELL  g_REGFILE|g_MUX_RT|Mux27~12|combout
    Info (332115):     15.646      0.970 RR    IC  g_REGFILE|g_MUX_RT|Mux27~15|datac
    Info (332115):     15.933      0.287 RR  CELL  g_REGFILE|g_MUX_RT|Mux27~15|combout
    Info (332115):     16.134      0.201 RR    IC  g_REGFILE|g_MUX_RT|Mux27~18|datac
    Info (332115):     16.421      0.287 RR  CELL  g_REGFILE|g_MUX_RT|Mux27~18|combout
    Info (332115):     17.382      0.961 RR    IC  g_REGFILE|g_MUX_RT|Mux27~19|datac
    Info (332115):     17.667      0.285 RR  CELL  g_REGFILE|g_MUX_RT|Mux27~19|combout
    Info (332115):     18.401      0.734 RR    IC  e_equalityModule|Equal0~17|datad
    Info (332115):     18.556      0.155 RR  CELL  e_equalityModule|Equal0~17|combout
    Info (332115):     18.762      0.206 RR    IC  e_equalityModule|Equal0~18|datad
    Info (332115):     18.901      0.139 RF  CELL  e_equalityModule|Equal0~18|combout
    Info (332115):     19.659      0.758 FF    IC  e_equalityModule|Equal0~19|dataa
    Info (332115):     20.012      0.353 FF  CELL  e_equalityModule|Equal0~19|combout
    Info (332115):     20.432      0.420 FF    IC  e_equalityModule|Equal0~38|dataa
    Info (332115):     20.785      0.353 FF  CELL  e_equalityModule|Equal0~38|combout
    Info (332115):     21.012      0.227 FF    IC  g_FETCHLOGIC|g_ADD|o_F|datad
    Info (332115):     21.162      0.150 FR  CELL  g_FETCHLOGIC|g_ADD|o_F|combout
    Info (332115):     21.647      0.485 RR    IC  g_NBITREG_PC|\G_NBit_Reg2:23:REGI|s_Q~0|datad
    Info (332115):     21.802      0.155 RR  CELL  g_NBITREG_PC|\G_NBit_Reg2:23:REGI|s_Q~0|combout
    Info (332115):     22.554      0.752 RR    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:12:MUXI|g_Or|o_F~0|datad
    Info (332115):     22.693      0.139 RF  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:12:MUXI|g_Or|o_F~0|combout
    Info (332115):     22.920      0.227 FF    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:12:MUXI|g_Or|o_F~1|datad
    Info (332115):     23.070      0.150 FR  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:12:MUXI|g_Or|o_F~1|combout
    Info (332115):     23.801      0.731 RR    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:12:MUXI|g_Or|o_F~2|datad
    Info (332115):     23.956      0.155 RR  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:12:MUXI|g_Or|o_F~2|combout
    Info (332115):     23.956      0.000 RR    IC  g_NBITREG_PC|\G_NBit_Reg0:12:REGI|s_Q|d
    Info (332115):     24.043      0.087 RR  CELL  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     23.365      3.365  R        clock network delay
    Info (332115):     23.373      0.008           clock pessimism removed
    Info (332115):     23.353     -0.020           clock uncertainty
    Info (332115):     23.371      0.018     uTsu  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    24.043
    Info (332115): Data Required Time :    23.371
    Info (332115): Slack              :    -0.672 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.350
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.350 
    Info (332115): ===================================================================
    Info (332115): From Node    : reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:19:REGI|s_Q
    Info (332115): To Node      : mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.945      2.945  R        clock network delay
    Info (332115):      3.177      0.232     uTco  reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:19:REGI|s_Q
    Info (332115):      3.177      0.000 RR  CELL  EXMEM_Pipeline_Red|\G_NBit_RegRdDtaB:19:REGI|s_Q|q
    Info (332115):      3.878      0.701 RR    IC  DMem|ram_rtl_0|auto_generated|ram_block1a15|portadatain[4]
    Info (332115):      3.950      0.072 RR  CELL  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.410      3.410  R        clock network delay
    Info (332115):      3.378     -0.032           clock pessimism removed
    Info (332115):      3.378      0.000           clock uncertainty
    Info (332115):      3.600      0.222      uTh  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.950
    Info (332115): Data Required Time :     3.600
    Info (332115): Slack              :     0.350 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (1 violated).  Worst case slack is -0.289
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is -0.289 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     13.170      3.170  F        clock network delay
    Info (332115):     13.402      0.232     uTco  regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q
    Info (332115):     13.402      0.000 FF  CELL  g_REGFILE|STACK_POINTER|\G_NBit_Reg1:4:REGI|s_Q|q
    Info (332115):     14.287      0.885 FF    IC  g_REGFILE|g_MUX_RT|Mux27~12|datab
    Info (332115):     14.676      0.389 FR  CELL  g_REGFILE|g_MUX_RT|Mux27~12|combout
    Info (332115):     15.646      0.970 RR    IC  g_REGFILE|g_MUX_RT|Mux27~15|datac
    Info (332115):     15.933      0.287 RR  CELL  g_REGFILE|g_MUX_RT|Mux27~15|combout
    Info (332115):     16.134      0.201 RR    IC  g_REGFILE|g_MUX_RT|Mux27~18|datac
    Info (332115):     16.421      0.287 RR  CELL  g_REGFILE|g_MUX_RT|Mux27~18|combout
    Info (332115):     17.382      0.961 RR    IC  g_REGFILE|g_MUX_RT|Mux27~19|datac
    Info (332115):     17.667      0.285 RR  CELL  g_REGFILE|g_MUX_RT|Mux27~19|combout
    Info (332115):     18.401      0.734 RR    IC  e_equalityModule|Equal0~17|datad
    Info (332115):     18.556      0.155 RR  CELL  e_equalityModule|Equal0~17|combout
    Info (332115):     18.762      0.206 RR    IC  e_equalityModule|Equal0~18|datad
    Info (332115):     18.901      0.139 RF  CELL  e_equalityModule|Equal0~18|combout
    Info (332115):     19.659      0.758 FF    IC  e_equalityModule|Equal0~19|dataa
    Info (332115):     20.012      0.353 FF  CELL  e_equalityModule|Equal0~19|combout
    Info (332115):     20.432      0.420 FF    IC  e_equalityModule|Equal0~38|dataa
    Info (332115):     20.785      0.353 FF  CELL  e_equalityModule|Equal0~38|combout
    Info (332115):     21.012      0.227 FF    IC  g_FETCHLOGIC|g_ADD|o_F|datad
    Info (332115):     21.162      0.150 FR  CELL  g_FETCHLOGIC|g_ADD|o_F|combout
    Info (332115):     21.411      0.249 RR    IC  comb~2|datac
    Info (332115):     21.678      0.267 RF  CELL  comb~2|combout
    Info (332115):     22.474      0.796 FF    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:31:REGI|s_Q|clrn
    Info (332115):     23.255      0.781 FR  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.960      2.960  R        clock network delay
    Info (332115):     22.968      0.008           clock pessimism removed
    Info (332115):     22.948     -0.020           clock uncertainty
    Info (332115):     22.966      0.018     uTsu  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    23.255
    Info (332115): Data Required Time :    22.966
    Info (332115): Slack              :    -0.289 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.916
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.916 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|s_FlushIFID
    Info (332115): To Node      : mem:IMem|ram~43
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.957      2.957  R        clock network delay
    Info (332115):      3.189      0.232     uTco  hazardDetectionUnit:hazard_Detection|s_FlushIFID
    Info (332115):      3.189      0.000 RR  CELL  hazard_Detection|s_FlushIFID|q
    Info (332115):      4.192      1.003 RR    IC  comb~2|dataa
    Info (332115):      4.573      0.381 RR  CELL  comb~2|combout
    Info (332115):      4.853      0.280 RR    IC  IMem|ram~43|clrn
    Info (332115):      5.582      0.729 RF  CELL  mem:IMem|ram~43
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.512      3.512  R        clock network delay
    Info (332115):      3.480     -0.032           clock pessimism removed
    Info (332115):      3.480      0.000           clock uncertainty
    Info (332115):      3.666      0.186      uTh  mem:IMem|ram~43
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.582
    Info (332115): Data Required Time :     3.666
    Info (332115): Slack              :     1.916 
    Info (332115): ===================================================================
    Info (332115): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 0.155
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.155               0.000 iCLK 
Info (332146): Worst-case hold slack is 0.349
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.349               0.000 iCLK 
Info (332146): Worst-case recovery slack is 0.572
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.572               0.000 iCLK 
Info (332146): Worst-case removal slack is 1.732
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.732               0.000 iCLK 
Info (332146): Worst-case minimum pulse width slack is 9.647
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.647               0.000 iCLK 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 20.207 ns
    Info (332114): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 0.155
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 0.155 
    Info (332115): ===================================================================
    Info (332115): From Node    : regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q
    Info (332115): To Node      : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     12.860      2.860  F        clock network delay
    Info (332115):     13.073      0.213     uTco  regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q
    Info (332115):     13.073      0.000 FF  CELL  g_REGFILE|STACK_POINTER|\G_NBit_Reg1:4:REGI|s_Q|q
    Info (332115):     13.867      0.794 FF    IC  g_REGFILE|g_MUX_RT|Mux27~12|datab
    Info (332115):     14.210      0.343 FR  CELL  g_REGFILE|g_MUX_RT|Mux27~12|combout
    Info (332115):     15.118      0.908 RR    IC  g_REGFILE|g_MUX_RT|Mux27~15|datac
    Info (332115):     15.383      0.265 RR  CELL  g_REGFILE|g_MUX_RT|Mux27~15|combout
    Info (332115):     15.567      0.184 RR    IC  g_REGFILE|g_MUX_RT|Mux27~18|datac
    Info (332115):     15.832      0.265 RR  CELL  g_REGFILE|g_MUX_RT|Mux27~18|combout
    Info (332115):     16.735      0.903 RR    IC  g_REGFILE|g_MUX_RT|Mux27~19|datac
    Info (332115):     16.998      0.263 RR  CELL  g_REGFILE|g_MUX_RT|Mux27~19|combout
    Info (332115):     17.688      0.690 RR    IC  e_equalityModule|Equal0~17|datad
    Info (332115):     17.832      0.144 RR  CELL  e_equalityModule|Equal0~17|combout
    Info (332115):     18.022      0.190 RR    IC  e_equalityModule|Equal0~18|datad
    Info (332115):     18.166      0.144 RR  CELL  e_equalityModule|Equal0~18|combout
    Info (332115):     18.885      0.719 RR    IC  e_equalityModule|Equal0~19|dataa
    Info (332115):     19.192      0.307 RR  CELL  e_equalityModule|Equal0~19|combout
    Info (332115):     19.580      0.388 RR    IC  e_equalityModule|Equal0~38|dataa
    Info (332115):     19.887      0.307 RR  CELL  e_equalityModule|Equal0~38|combout
    Info (332115):     20.075      0.188 RR    IC  g_FETCHLOGIC|g_ADD|o_F|datad
    Info (332115):     20.219      0.144 RR  CELL  g_FETCHLOGIC|g_ADD|o_F|combout
    Info (332115):     20.674      0.455 RR    IC  g_NBITREG_PC|\G_NBit_Reg2:23:REGI|s_Q~0|datad
    Info (332115):     20.818      0.144 RR  CELL  g_NBITREG_PC|\G_NBit_Reg2:23:REGI|s_Q~0|combout
    Info (332115):     21.520      0.702 RR    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:12:MUXI|g_Or|o_F~0|datad
    Info (332115):     21.664      0.144 RR  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:12:MUXI|g_Or|o_F~0|combout
    Info (332115):     21.851      0.187 RR    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:12:MUXI|g_Or|o_F~1|datad
    Info (332115):     21.995      0.144 RR  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:12:MUXI|g_Or|o_F~1|combout
    Info (332115):     22.684      0.689 RR    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:12:MUXI|g_Or|o_F~2|datad
    Info (332115):     22.828      0.144 RR  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:12:MUXI|g_Or|o_F~2|combout
    Info (332115):     22.828      0.000 RR    IC  g_NBITREG_PC|\G_NBit_Reg0:12:REGI|s_Q|d
    Info (332115):     22.908      0.080 RR  CELL  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     23.057      3.057  R        clock network delay
    Info (332115):     23.064      0.007           clock pessimism removed
    Info (332115):     23.044     -0.020           clock uncertainty
    Info (332115):     23.063      0.019     uTsu  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    22.908
    Info (332115): Data Required Time :    23.063
    Info (332115): Slack              :     0.155 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.349
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.349 
    Info (332115): ===================================================================
    Info (332115): From Node    : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q
    Info (332115): To Node      : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.072      3.072  R        clock network delay
    Info (332115):      3.285      0.213     uTco  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q
    Info (332115):      3.285      0.000 FF  CELL  g_NBITREG_PC|\G_NBit_Reg0:2:REGI|s_Q|q
    Info (332115):      3.285      0.000 FF    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:2:MUXI|g_Or|o_F~2|datac
    Info (332115):      3.618      0.333 FR  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:2:MUXI|g_Or|o_F~2|combout
    Info (332115):      3.618      0.000 RR    IC  g_NBITREG_PC|\G_NBit_Reg0:2:REGI|s_Q|d
    Info (332115):      3.680      0.062 RR  CELL  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.188      3.188  R        clock network delay
    Info (332115):      3.160     -0.028           clock pessimism removed
    Info (332115):      3.160      0.000           clock uncertainty
    Info (332115):      3.331      0.171      uTh  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.680
    Info (332115): Data Required Time :     3.331
    Info (332115): Slack              :     0.349 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 0.572
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 0.572 
    Info (332115): ===================================================================
    Info (332115): From Node    : regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     12.860      2.860  F        clock network delay
    Info (332115):     13.073      0.213     uTco  regFile:g_REGFILE|stackPointerRegister:STACK_POINTER|dffgPC:\G_NBit_Reg1:4:REGI|s_Q
    Info (332115):     13.073      0.000 FF  CELL  g_REGFILE|STACK_POINTER|\G_NBit_Reg1:4:REGI|s_Q|q
    Info (332115):     13.867      0.794 FF    IC  g_REGFILE|g_MUX_RT|Mux27~12|datab
    Info (332115):     14.210      0.343 FR  CELL  g_REGFILE|g_MUX_RT|Mux27~12|combout
    Info (332115):     15.118      0.908 RR    IC  g_REGFILE|g_MUX_RT|Mux27~15|datac
    Info (332115):     15.383      0.265 RR  CELL  g_REGFILE|g_MUX_RT|Mux27~15|combout
    Info (332115):     15.567      0.184 RR    IC  g_REGFILE|g_MUX_RT|Mux27~18|datac
    Info (332115):     15.832      0.265 RR  CELL  g_REGFILE|g_MUX_RT|Mux27~18|combout
    Info (332115):     16.735      0.903 RR    IC  g_REGFILE|g_MUX_RT|Mux27~19|datac
    Info (332115):     16.998      0.263 RR  CELL  g_REGFILE|g_MUX_RT|Mux27~19|combout
    Info (332115):     17.688      0.690 RR    IC  e_equalityModule|Equal0~17|datad
    Info (332115):     17.832      0.144 RR  CELL  e_equalityModule|Equal0~17|combout
    Info (332115):     18.022      0.190 RR    IC  e_equalityModule|Equal0~18|datad
    Info (332115):     18.166      0.144 RR  CELL  e_equalityModule|Equal0~18|combout
    Info (332115):     18.885      0.719 RR    IC  e_equalityModule|Equal0~19|dataa
    Info (332115):     19.192      0.307 RR  CELL  e_equalityModule|Equal0~19|combout
    Info (332115):     19.580      0.388 RR    IC  e_equalityModule|Equal0~38|dataa
    Info (332115):     19.887      0.307 RR  CELL  e_equalityModule|Equal0~38|combout
    Info (332115):     20.075      0.188 RR    IC  g_FETCHLOGIC|g_ADD|o_F|datad
    Info (332115):     20.200      0.125 RF  CELL  g_FETCHLOGIC|g_ADD|o_F|combout
    Info (332115):     20.455      0.255 FF    IC  comb~2|datac
    Info (332115):     20.693      0.238 FR  CELL  comb~2|combout
    Info (332115):     21.432      0.739 RR    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:31:REGI|s_Q|clrn
    Info (332115):     22.122      0.690 RF  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.688      2.688  R        clock network delay
    Info (332115):     22.695      0.007           clock pessimism removed
    Info (332115):     22.675     -0.020           clock uncertainty
    Info (332115):     22.694      0.019     uTsu  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    22.122
    Info (332115): Data Required Time :    22.694
    Info (332115): Slack              :     0.572 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.732
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.732 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|s_FlushIFID
    Info (332115): To Node      : mem:IMem|ram~43
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.686      2.686  R        clock network delay
    Info (332115):      2.899      0.213     uTco  hazardDetectionUnit:hazard_Detection|s_FlushIFID
    Info (332115):      2.899      0.000 FF  CELL  hazard_Detection|s_FlushIFID|q
    Info (332115):      3.811      0.912 FF    IC  comb~2|dataa
    Info (332115):      4.127      0.316 FF  CELL  comb~2|combout
    Info (332115):      4.403      0.276 FF    IC  IMem|ram~43|clrn
    Info (332115):      5.066      0.663 FR  CELL  mem:IMem|ram~43
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.191      3.191  R        clock network delay
    Info (332115):      3.163     -0.028           clock pessimism removed
    Info (332115):      3.163      0.000           clock uncertainty
    Info (332115):      3.334      0.171      uTh  mem:IMem|ram~43
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.066
    Info (332115): Data Required Time :     3.334
    Info (332115): Slack              :     1.732 
    Info (332115): ===================================================================
    Info (332115): 
Info: Analyzing Fast 1200mV 0C Model
Info (332146): Worst-case setup slack is 4.269
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.269               0.000 iCLK 
Info (332146): Worst-case hold slack is 0.144
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.144               0.000 iCLK 
Info (332146): Worst-case recovery slack is 4.492
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.492               0.000 iCLK 
Info (332146): Worst-case removal slack is 0.907
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.907               0.000 iCLK 
Info (332146): Worst-case minimum pulse width slack is 9.367
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.367               0.000 iCLK 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 29.332 ns
    Info (332114): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 4.269
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 4.269 
    Info (332115): ===================================================================
    Info (332115): From Node    : regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q
    Info (332115): To Node      : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     12.050      2.050  F        clock network delay
    Info (332115):     12.155      0.105     uTco  regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q
    Info (332115):     12.155      0.000 FF  CELL  g_REGFILE|\G_N_Reg:17:REGI|\G_NBit_Reg:6:REGI|s_Q|q
    Info (332115):     12.403      0.248 FF    IC  g_REGFILE|g_MUX_RS|Mux25~11|datad
    Info (332115):     12.466      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux25~11|combout
    Info (332115):     13.254      0.788 FF    IC  g_REGFILE|g_MUX_RS|Mux25~12|datac
    Info (332115):     13.387      0.133 FF  CELL  g_REGFILE|g_MUX_RS|Mux25~12|combout
    Info (332115):     13.498      0.111 FF    IC  g_REGFILE|g_MUX_RS|Mux25~15|datac
    Info (332115):     13.631      0.133 FF  CELL  g_REGFILE|g_MUX_RS|Mux25~15|combout
    Info (332115):     13.742      0.111 FF    IC  g_REGFILE|g_MUX_RS|Mux25~18|datac
    Info (332115):     13.875      0.133 FF  CELL  g_REGFILE|g_MUX_RS|Mux25~18|combout
    Info (332115):     14.536      0.661 FF    IC  g_REGFILE|g_MUX_RS|Mux25~19|datad
    Info (332115):     14.599      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux25~19|combout
    Info (332115):     14.711      0.112 FF    IC  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:6:MUXI|g_Or|o_F~1|datad
    Info (332115):     14.774      0.063 FF  CELL  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:6:MUXI|g_Or|o_F~1|combout
    Info (332115):     14.892      0.118 FF    IC  e_equalityModule|Equal0~14|datac
    Info (332115):     15.025      0.133 FF  CELL  e_equalityModule|Equal0~14|combout
    Info (332115):     15.328      0.303 FF    IC  e_equalityModule|Equal0~19|datac
    Info (332115):     15.461      0.133 FF  CELL  e_equalityModule|Equal0~19|combout
    Info (332115):     15.674      0.213 FF    IC  e_equalityModule|Equal0~38|dataa
    Info (332115):     15.847      0.173 FF  CELL  e_equalityModule|Equal0~38|combout
    Info (332115):     15.955      0.108 FF    IC  g_FETCHLOGIC|g_ADD|o_F|datad
    Info (332115):     16.018      0.063 FF  CELL  g_FETCHLOGIC|g_ADD|o_F|combout
    Info (332115):     16.277      0.259 FF    IC  g_NBITREG_PC|\G_NBit_Reg2:23:REGI|s_Q~0|datad
    Info (332115):     16.340      0.063 FF  CELL  g_NBITREG_PC|\G_NBit_Reg2:23:REGI|s_Q~0|combout
    Info (332115):     16.740      0.400 FF    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:12:MUXI|g_Or|o_F~0|datad
    Info (332115):     16.803      0.063 FF  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:12:MUXI|g_Or|o_F~0|combout
    Info (332115):     16.909      0.106 FF    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:12:MUXI|g_Or|o_F~1|datad
    Info (332115):     16.972      0.063 FF  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:12:MUXI|g_Or|o_F~1|combout
    Info (332115):     17.369      0.397 FF    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:12:MUXI|g_Or|o_F~2|datad
    Info (332115):     17.432      0.063 FF  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:12:MUXI|g_Or|o_F~2|combout
    Info (332115):     17.432      0.000 FF    IC  g_NBITREG_PC|\G_NBit_Reg0:12:REGI|s_Q|d
    Info (332115):     17.482      0.050 FF  CELL  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     21.760      1.760  R        clock network delay
    Info (332115):     21.764      0.004           clock pessimism removed
    Info (332115):     21.744     -0.020           clock uncertainty
    Info (332115):     21.751      0.007     uTsu  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    17.482
    Info (332115): Data Required Time :    21.751
    Info (332115): Slack              :     4.269 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.144
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.144 
    Info (332115): ===================================================================
    Info (332115): From Node    : reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:0:REGI|s_Q
    Info (332115): To Node      : mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.562      1.562  R        clock network delay
    Info (332115):      1.667      0.105     uTco  reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:0:REGI|s_Q
    Info (332115):      1.667      0.000 RR  CELL  EXMEM_Pipeline_Red|\G_NBit_RegRdDtaB:0:REGI|s_Q|q
    Info (332115):      1.999      0.332 RR    IC  DMem|ram_rtl_0|auto_generated|ram_block1a0|portadatain[0]
    Info (332115):      2.035      0.036 RR  CELL  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.807      1.807  R        clock network delay
    Info (332115):      1.787     -0.020           clock pessimism removed
    Info (332115):      1.787      0.000           clock uncertainty
    Info (332115):      1.891      0.104      uTh  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.035
    Info (332115): Data Required Time :     1.891
    Info (332115): Slack              :     0.144 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 4.492
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 4.492 
    Info (332115): ===================================================================
    Info (332115): From Node    : regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     12.050      2.050  F        clock network delay
    Info (332115):     12.155      0.105     uTco  regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q
    Info (332115):     12.155      0.000 FF  CELL  g_REGFILE|\G_N_Reg:17:REGI|\G_NBit_Reg:6:REGI|s_Q|q
    Info (332115):     12.403      0.248 FF    IC  g_REGFILE|g_MUX_RS|Mux25~11|datad
    Info (332115):     12.466      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux25~11|combout
    Info (332115):     13.254      0.788 FF    IC  g_REGFILE|g_MUX_RS|Mux25~12|datac
    Info (332115):     13.387      0.133 FF  CELL  g_REGFILE|g_MUX_RS|Mux25~12|combout
    Info (332115):     13.498      0.111 FF    IC  g_REGFILE|g_MUX_RS|Mux25~15|datac
    Info (332115):     13.631      0.133 FF  CELL  g_REGFILE|g_MUX_RS|Mux25~15|combout
    Info (332115):     13.742      0.111 FF    IC  g_REGFILE|g_MUX_RS|Mux25~18|datac
    Info (332115):     13.875      0.133 FF  CELL  g_REGFILE|g_MUX_RS|Mux25~18|combout
    Info (332115):     14.536      0.661 FF    IC  g_REGFILE|g_MUX_RS|Mux25~19|datad
    Info (332115):     14.599      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux25~19|combout
    Info (332115):     14.711      0.112 FF    IC  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:6:MUXI|g_Or|o_F~1|datad
    Info (332115):     14.774      0.063 FF  CELL  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:6:MUXI|g_Or|o_F~1|combout
    Info (332115):     14.892      0.118 FF    IC  e_equalityModule|Equal0~14|datac
    Info (332115):     15.025      0.133 FF  CELL  e_equalityModule|Equal0~14|combout
    Info (332115):     15.328      0.303 FF    IC  e_equalityModule|Equal0~19|datac
    Info (332115):     15.461      0.133 FF  CELL  e_equalityModule|Equal0~19|combout
    Info (332115):     15.674      0.213 FF    IC  e_equalityModule|Equal0~38|dataa
    Info (332115):     15.847      0.173 FF  CELL  e_equalityModule|Equal0~38|combout
    Info (332115):     15.955      0.108 FF    IC  g_FETCHLOGIC|g_ADD|o_F|datad
    Info (332115):     16.027      0.072 FR  CELL  g_FETCHLOGIC|g_ADD|o_F|combout
    Info (332115):     16.140      0.113 RR    IC  comb~2|datac
    Info (332115):     16.264      0.124 RF  CELL  comb~2|combout
    Info (332115):     16.682      0.418 FF    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:31:REGI|s_Q|clrn
    Info (332115):     17.073      0.391 FR  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     21.574      1.574  R        clock network delay
    Info (332115):     21.578      0.004           clock pessimism removed
    Info (332115):     21.558     -0.020           clock uncertainty
    Info (332115):     21.565      0.007     uTsu  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    17.073
    Info (332115): Data Required Time :    21.565
    Info (332115): Slack              :     4.492 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.907
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.907 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|s_FlushIFID
    Info (332115): To Node      : mem:IMem|ram~43
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.574      1.574  R        clock network delay
    Info (332115):      1.679      0.105     uTco  hazardDetectionUnit:hazard_Detection|s_FlushIFID
    Info (332115):      1.679      0.000 RR  CELL  hazard_Detection|s_FlushIFID|q
    Info (332115):      2.139      0.460 RR    IC  comb~2|dataa
    Info (332115):      2.320      0.181 RR  CELL  comb~2|combout
    Info (332115):      2.448      0.128 RR    IC  IMem|ram~43|clrn
    Info (332115):      2.814      0.366 RF  CELL  mem:IMem|ram~43
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.843      1.843  R        clock network delay
    Info (332115):      1.823     -0.020           clock pessimism removed
    Info (332115):      1.823      0.000           clock uncertainty
    Info (332115):      1.907      0.084      uTh  mem:IMem|ram~43
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.814
    Info (332115): Data Required Time :     1.907
    Info (332115): Slack              :     0.907 
    Info (332115): ===================================================================
    Info (332115): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 951 megabytes
    Info: Processing ended: Fri Dec 13 13:11:32 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


