<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<html xmlns="http://www.w3.org/1999/xhtml" itemscope="" itemtype="http://schema.org/WebPage"><!-- InstanceBegin template="/Templates/gnuradio.dwt" codeOutsideHTMLIsLocked="false" -->
<head>
<link rel="shortcut icon" type="image/x-icon" href="../images/sites-16.ico" />
<!--声明当前的页面的编码集-->
<meta charset="utf-8"/>
<meta name="title" content="GNU Radio 中文社区">
<meta itemprop="name" content="GNU Radio 中文社区">
<meta property="og:title" content="GNU Radio 中文社区">
<meta name="description" content="微嵌 - GNU Radio 中文维客 由 微嵌软件技术(北京)有限责任公司维护。GNU Radio 是免费的软件开发工具套件。它提供信号运行和处理模块，用它可以在易制作的低成本的射频（RF）硬件（比如：USRP 和USRP2）和通用微处理器上实现软件定义无线电。这套套件广泛用于业余爱好者，学术机构和商业机构用来研究和构建无线通信系统。">
<meta itemprop="description" content="微嵌 - GNU Radio 中文维客 由 微嵌软件技术(北京)有限责任公司维护。GNU Radio 是免费的软件开发工具套件。它提供信号运行和处理模块，用它可以在易制作的低成本的射频（RF）硬件（比如：USRP 和USRP2）和通用微处理器上实现软件定义无线电。这套套件广泛用于业余爱好者，学术机构和商业机构用来研究和构建无线通信系统。">
<meta id="meta-tag-description" property="og:description" content="微嵌 - GNU Radio 中文维客 由 微嵌软件技术(北京)有限责任公司维护。GNU Radio 是免费的软件开发工具套件。它提供信号运行和处理模块，用它可以在易制作的低成本的射频（RF）硬件（比如：USRP 和USRP2）和通用微处理器上实现软件定义无线电。这套套件广泛用于业余爱好者，学术机构和商业机构用来研究和构建无线通信系统。">
<!-- InstanceBeginEditable name="doctitle" -->
<title>GNU Radio 中文社区</title>
<!-- InstanceEndEditable -->
<meta name="renderer" content="webkit">
<meta http-equiv="X-UA-Compatible" content="IE=edge,chrome=1" >
<link rel="stylesheet" type="text/css" href="../css/css.css">
<link rel="stylesheet" type="text/css" href="../css/overlay.css">
</head>
<body xmlns="http://www.google.com/ns/jotspot" id="body" class=" zh_CN">
<div id="sites-chrome-everything-scrollbar">
    <div id="sites-chrome-everything" class="">
        <div id="sites-chrome-page-wrapper" style="direction: ltr">
            <div id="sites-chrome-page-wrapper-inside">
                <div xmlns="http://www.w3.org/1999/xhtml" id="sites-chrome-header-wrapper" style="height:auto;">
                    <table id="sites-chrome-header" class="sites-layout-hbox" cellspacing="0" style="height:auto;">
                        <tbody>
                            <tr class="sites-header-primary-row" id="sites-chrome-userheader">
                                <td id="sites-header-title" class="sites-chrome-header-valign-bottom"><div class="sites-header-cell-buffer-wrapper">
                                        <h2><a href="http://gnuradio.microembedded.com/" id="sites-chrome-userheader-logo"> <img id="logo-img-id" src="../images/logo.jpg" alt="GNU Radio 中文社区" class="sites-logo sites-chrome-header-valign-bottom "></a></h2>
                                    </div></td>
                            </tr>
                            <tr class="sites-header-secondary-row" id="sites-chrome-horizontal-nav">
                                <td colspan="2" id="sites-chrome-header-horizontal-nav-container" role="navigation"></td>
                            </tr>
                        </tbody>
                    </table>
                </div>
                <div id="sites-chrome-main-wrapper">
                    <div id="sites-chrome-main-wrapper-inside">
                    <!-- InstanceBeginEditable name="head" -->
                    <table id="sites-chrome-main" class="sites-layout-hbox" cellspacing="0" cellpadding="{scmCellpadding}" border="0">
<tbody><tr>
<td id="sites-canvas-wrapper">
<div id="sites-canvas" role="main">
<div id="goog-ws-editor-toolbar-container"> </div>
<div xmlns="http://www.w3.org/1999/xhtml" id="title-crumbs" style="display: none;">
</div>
<h3 xmlns="http://www.w3.org/1999/xhtml" id="sites-page-title-header" style="display: none;" align="left">
<span id="sites-page-title" dir="ltr" tabindex="-1" style="outline: none">UsrpFAQFpgaVerilog</span>
</h3>
<div id="sites-canvas-main" class="sites-canvas-main">
<div id="sites-canvas-main-content">
<table xmlns="http://www.w3.org/1999/xhtml" cellspacing="0" class="sites-layout-name-one-column sites-layout-hbox"><tbody><tr><td class="sites-layout-tile sites-tile-name-content-1"><div dir="ltr"><p><b><font size="3">FPGA Verilog 问题</font></b></p><div style="text-align:right"><b>[ <a href="usrpfaqgen.html">&lt;&lt; 一般问题</a><a href="http://gnuradio.org/trac/wiki/UsrpFAQ/Gen"> </a>| <a href="usrpfaq.html">^ USRP FAQ 首页 ^</a><a href="http://gnuradio.org/trac/wiki/UsrpFAQ"> </a>| <a href="usrpfaqadc.html"> AD9862 Codec &gt;&gt;</a> ]</b><br></div><ul><li><h3><a name="TOC-USRP-FPGA-Verilog-"></a><font size="2">USRP 的 FPGA Verilog 代码可以被修改吗? </font></h3></li></ul><div style="margin-left:40px">是的，可以被修改。FPGA 的 Verilog 的顶层文件可以在 <a href="http://gnuradio.org/redmine/repositories/entry/gnuradio/usrp/fpga/toplevel/usrp_std/usrp_std.v?rev=c458230f2adc497dc1cb291934e75fe5a97a4450" target="_blank">usrp/fpga/toplevel/usrp_std/usrp_std.v</a> 找到，其它的代码在 <a href="http://gnuradio.org/redmine/repositories/revision/1/c458230f2adc497dc1cb291934e75fe5a97a4450" target="_blank">usrp/fpga/sdr_lib/*.v</a>。 <br></div><ul><li><h3><a name="TOC-FPGA-Verilog-Quartus-II-"></a><font size="2">想通过重新编译所有的 FPGA 的 Verilog 文件以便对每个模块的功用有更好的理解。这些代码是用 Quartus II 进行编译的，对吗? </font></h3></li></ul><div style="margin-left:40px">如果想从源代码来构建 FPGA 的 .rbf 文件（这其实没有必要，在 usrp/fpga/rbf 的目录下已经提供预编译好的 .rbf 文件），便需要 Altera 公司的免费工具软件 Qutarus II。我们使用的是 Quartus II Web 版。 <br>（<strike style="color:rgb(0,0,0)">项目文件是 usrp/fpga/toplevel/usrp_std/usrp_std.qpf。FPGA 的 Verilog 的顶层文件可以在 <a href="http://gnuradio.org/redmine/repositories/entry/gnuradio/usrp/fpga/toplevel/usrp_std/usrp_std.v?rev=c458230f2adc497dc1cb291934e75fe5a97a4450" target="_blank">usrp/fpga/toplevel/usrp_std/usrp_std.v</a> 找到，其它的代码在 <a href="http://gnuradio.org/redmine/repositories/revision/1/c458230f2adc497dc1cb291934e75fe5a97a4450" target="_blank">usrp/fpga/sdr_lib/*.v</a>。</strike>）<br></div><div><ul><li><h3><a name="TOC-FPGA-AD9862-"></a><font size="2">FPGA是如何掌控数据入出 AD9862 的？ </font></h3></li></ul><div style="margin-left:40px">对于FPGA 接收（RX ）链路而言，DC 偏置 (DC offset) 去除的过程中，其输入被赋值如下： <br><br></div><div style="margin-left:40px"><div style="margin-left:40px"><b><strike style="color:rgb(0,0,0)">在 <a href="http://gnuradio.org/trac/browser/gnuradio/trunk/usrp/fpga/sdr_lib/adc_interface.v#L34">adc_interface.v</a> 代码中，</strike> 不难发现 rx_dcoffset 模块的输入被赋值如下：<br></b></div></div><div style="margin-left:80px"><div style="margin-left:40px"><b> .adc_in({adc0[11],adc0,3'b0}) <br></b></div></div><div style="margin-left:40px"></div><div style="margin-left:40px"><div style="margin-left:40px">其中，1位符号延伸，12位原始数据位，然后3位0标志。 <br><br></div></div><div style="margin-left:40px">对于FPGA 的发射（TX）链路而言，可参看 [source:gnuradio/trunk/usrp/fpga/toplevel/usrp_std/usrp_std.v#L179 
usrp_std.v]&nbsp; <strike style="color:rgb(0,0,0)"><a href="http://gnuradio.org/trac/browser/gnuradio/trunk/usrp/fpga/toplevel/usrp_std/usrp_std.v#L179">usrp_std.v</a></strike>， 来自于 tx_chain 模块的 16 位的数据流被分割成一个 2 位的单元然后被传出到 DACs。 <br></div><ul><li><h3><a name="TOC-tx_chain.v-phase_acc-7-32-32-tx_china-"></a><font size="2">tx_chain.v 用到 phase_acc 模块。它用一个7 位串行地址和 32 位串行数据作为输入并且输出 32位相位。有人了解它在发射链路（tx_china)中的功用和目的吗？ </font></h3></li></ul><div style="margin-left:40px">它没有被使能（激活）。如果被激活的话，它将替代 AD9862 中的 DUC 在 FPGA 中起上变频的作用。请注意，此代码多年都没有做过任何测试，（所以对它想做些工作）是有些困难的。 <br></div><ul><li><h3><a name="TOC-serial_io.v-"></a><font size="2">正在研究 serial_io.v 模块，不解其功用和目的？ </font></h3></li></ul><div style="margin-left:40px">serial_io.v 仅仅用于读写 FPGA 的寄存器。 <br></div><ul><li><h3><a name="TOC-USB-FX2-GPIF-16-FPGA-FPGA-usb_data-verilog-serial_io.v-SDI-32-FX2-USB-FPGA-FPGA-Verilog-USB-usrp_std.v-16-usb_data-SDI-"></a><font size="2">数据流以串行输入方式（从 USB 总线）进入 FX2 芯片。然后通过 GPIF 总线以16 位并行方式进入 FPGA 。在 FPGA 内该输入信号被命名为 usb_data。然而在研读 verilog 的 serial_io.v 模块的代码时，似乎此模块在把 SDI （串行数据输入）输入的串行数据变换成并行数据并且把它放入一个 32 位的串行数据输出寄存器中。纳闷的是 FX2 芯片把来自 USB 串行数据变为并行数据还是以串行数据进入 FPGA 后，由 FPGA 内部的 Verilog 的模块把它转换成并行数据。所以，不确定数据从 USB 到 usrp_std.v 模块是 16 位的 usb_data 输入还是 SDI（串行数据）输入。 </font></h3></li></ul><div style="margin-left:40px">真实的进出 DACs/ADCs (DUCs/DDCs) 的数据是通过 16-位 GPIF 总线。(#帮帮我# 我没有回答这儿的所有的问题！) <br></div><ul><li><h3><a name="TOC-usrp_std.v-PC-PC-usb-io_tx_a-io_tx_b-io_rx_a-io_rx_b-rx_a_a-rx_b_a-rx_a_b-rx_b_b-tx_a-tx_b-"></a><font size="2">正在研究顶层模块 usrp_std.v。个人理解从 PC 送出的数据或者接收送往 PC 的数据是 “usb 类的数据” 的入出信号。其它入出信号 io_tx_a, io_tx_b, io_rx_a 和 io_rx_b 是同子板关联的。但还是纳闷下列输入信号：rx_a_a, rx_b_a, rx_a_b, rx_b_b 和输出信号：tx_a, tx_b 的功用？ </font></h3></li></ul><div style="margin-left:40px">参考： <a href="../pdf/AD9860_9862.pdf" target="_blank">AD9862 Data Sheet</a>.&nbsp;&nbsp;   #FIXME: cannot reference attachments of other objects<br></div></div><div><ul><li><h3><a name="TOC-verilog-tx_buffer.v-txclk-fifo_4k-usbclk-fifo_4k-"></a><font size="2">正在研究发射缓存器的 verilog 代码（tx_buffer.v）。 它好像用到两个时钟信号。txclk 用于读取 fifo_4k，usbclk 用于写入 fifo_4k。这些时钟信号的频率如何？ </font></h3></li></ul><div style="margin-left:40px">USB 的时钟由 FX2 提供，它的频率是 48 MHz。 <br></div><ul><li><h3><a name="TOC-usrp_std-SDI-"></a><font size="2">usrp_std 模块的一个输入是 SDI （串行数据输入）。它的源头何处？ </font></h3></li></ul><div style="margin-left:40px">8051 位拆裂的（bit-bangs -<span style="border-collapse:separate;color:rgb(0,0,0);font-family:Simsun;font-style:normal;font-variant:normal;font-weight:normal;letter-spacing:normal;line-height:normal;text-indent:0px;text-transform:none;white-space:normal;word-spacing:0px;font-size:medium"><span style="font-family:arial;font-size:14px;line-height:24px">软件替代专职硬件的串行通信的技术产生的</span></span>） SDI （串行数据输入）、时钟、及选通脉冲信号。相比 FPGA 的其它功用它的响应很“慢”，源码参考：<a href="http://gnuradio.org/redmine/repositories/entry/gnuradio/usrp/firmware/src/usrp2/spi.c" target="_blank">usrp/firmware/src/usrp2/spi.c</a>。 <br></div><ul><li><h3><a name="TOC-tx_buffer-rx_buffer-FIFO-Quartus-65K-8192-"></a><font size="2">tx_buffer 和 rx_buffer 里的 FIFO 存储器的容量分配是其容量的两倍，Quartus 的编译报告显示 65K '位'（8192 字节）。这其中有什么奥秘？ </font></h3></li></ul><div style="margin-left:40px">FIFO 段的长度是 4K行，每行是 16 位。 </div></div><div><ul><li><h3><a name="TOC-cordic.v-16-xi-yi-zi-cordic-wire-bitwidth-1:0-xi_ext-2-xi-bitwidth-1-xi-"></a><strike><font size="2">在 cordic.v 中，16 位的向量 xi, yi 和 zi 是作为输入传输的。cordic 的常量是预定义的。诸如：wire [bitwidth+1:0] xi_ext = {{2{xi[bitwidth-1]}},xi}; 此类操作。这仅仅是一般意义的级联和赋值吗？ </font></strike></h3></li></ul><div style="margin-left:40px"><strike>是的，我们使用 xi 的符号延伸. </strike><br></div><ul><li><h3><a name="TOC-posedg-x0-y0-z0-0-z0-xi_ext-yi_ext-90-180-270-360-"></a><font size="2">就 @posedg 时钟而言，在复位的情况下，x0, y0, z0 被初始化为‘0’。其次，如果被使能，z0 除头两位外其余都被赋值。头两位用于状态标志位。在此，它们被用于标志四象限和用xi_ext 和 yi_ext 标志四象限的90、180、270 或 360 度的调整角。此理解正确吗？ </font></h3></li></ul><div style="margin-left:40px">正确。<br></div></div><div><ul><li><h3><a name="TOC-cordic_stage-x0-y0-z0-c00-bitwidth-2-zwidth-1-0-"></a><strike><font size="2">cordic_stage 的过程都被定义了，它们一般用来传输输入的参数 x0, y0, z0 及常数 c00 等。我还是不明白 #(bitwidth+2,zwidth-1,0) 的含义？ </font></strike></h3></li></ul><div style="margin-left:40px"><strike>#( ) 是用来把参数传给被例程的模块。 </strike><br></div><ul><li><h3><a name="TOC-cordic_stage.v-x0-y0-z0-0-z-cordic-45-20-x-y-if-z_is_pos-.-xi---shift-1-yi-bitwidth-1-yi-bitwidth-2:shift-CORDIC-x-y-Verilog-"></a><strike><font size="2">在 cordic_stage.v 中，如果复位，x0, y0, z0 便被赋值为0。如果被使能，便检查 z 值。我是这样理解 cordic 逻辑的：如果说目前的角度是45，希望值是20，从希望值中减去，然后根据相应的调整去调整相应的 x 轴和 y 轴的数值。这段代码检查, if "z_is_pos" 便进行下一步. 我不太清楚 xi - {{shift+1{yi[bitwidth-1]}}, yi[bitwidth-2:shift]} 的功用。我的理解 CORDIC 是基于角度的调整，把 x 和 y 轴偶数化。{ } 的语句是用来在 Verilog 内级联。 </font></strike></h3></li></ul><div style="margin-left:40px"><strike>符号延伸 </strike><br></div><ul><li><h3><a name="TOC-cordic.v-xo-yo-zo-x12-y12-z12-cordic.v-cordic.v-"></a><font size="2">在 cordic.v 中，xo, yo 和 zo 连续不断的每次相应地以 x12, y12 或 z12 为增（减）值变化。但是还是不太清楚 cordic.v 是如何达到想要的准确的变化角的。研究表明算法是不停的调整当前的角度来趋近希望的角度，但是我没有清楚它是如何在 cordic.v 中实现的。 </font></h3></li></ul><div style="margin-left:40px">它的调整原理如下。如果角度是正值便减少；如果角度是负值便增加。它是不停地趋近零值。 <br></div></div><div><ul><li><h3><a name="TOC-tx_chain.v-test-bench-"></a><font size="2">如何对 tx_chain.v 写测试用例（test bench）？ </font></h3></li></ul><div style="margin-left:40px">写测试用例 (testbench)，必须恰当的设置内插频率。如果想用 CORDIC 还必须设置好相位累积器。应当把(选通)采样频率设置为 Fs。其 Fs 是小于时钟频率并且满足 Fs x interp_rate = the clock rate。这样一来以频率 Fs 把采样数据（选通）送往链路。 <br><br>还应当确认内插频率（定时或同步的选通脉冲）和采样频率（定时或同步的选通脉冲）的一致连贯性 -- 比如说：每 15 个时钟（补插和采样一次）。不能随机设置或撤销。 <br><br>并不需要一组（测试）频率。只需这么一些频率，<span style="border-collapse:separate;color:rgb(0,0,0);font-family:Simsun;font-style:normal;font-variant:normal;font-weight:normal;letter-spacing:normal;line-height:normal;text-indent:0px;text-transform:none;white-space:normal;word-spacing:0px;font-size:medium"><span style="font-family:simsun;font-size:13px;line-height:16px;text-align:left">这些频率之间应当具有2*PI 的相位差，而每个 CORDIC 的采样频率值是处于 231-1 之内。</span></span>可能需要 sine 函数波形或者一些滤波信号，尝试一下脉冲链{1,0,1,0,...}或者下载 [source:gnuradio/branches/developers/zhuochen/simulations/burst_test/math_real.v math_real.v]&nbsp; 模块，如下的测试用例 [source:gnuradio/branches/developers/zhuochen/simulations/burst_test/test_chan_fifo_reader.v test_chan_fifo_reader.v] 可以被用来产生一些 sine 和 cosines 函数。<br></div></div><div><ul><li><h3><a name="TOC-Verilog-"></a><font size="2">可以把自己的 Verilog 代码烧入去测试吗？ </font></h3></li></ul><div style="margin-left:40px">对于前期综合、RTL仿真和测试，使用 Linux 版本的 ICARUS Verilog 和 GTKWave。 （这里）值得注意的是，如若计划使用 ICARUS Verilog，需参阅最新的开发者指导简介，因为此前编写的代码在使用中发现有些纰漏。 <br><br>在这里肯定得不到赞同的是，在对自己所做的事情没有把握的情况下，却简单地把这些代码下载到 FPGA 去运行它。精确地建模会节约大量的诊错时间。 <br></div></div><div><ul><li><h3><a name="TOC-Verilog-VHDL-FPGA-95-FPGA-"></a><font size="2">浏览邮件列表后发现目前的 Verilog/VHDL 的代码构建占据了 FPGA 的 95% 的资源。然而有些邮件指出，简化接收机的功能可以节省一些 FPGA 的资源。这是如何实现？ </font></h3></li></ul><div style="margin-left:40px"> 头文件 config.vh（骨架？）掌控着配置的构建而且是功能化的。修改它<strike>来使用文件: ../include/common_config_1rxhb_1tx.vh</strike>&nbsp; 便是方法（如下）： <br></div><div style="margin-left:40px"><pre style="margin-left:40px">// Uncomment this for 1 RX channel (w/ halfband) &amp; 1 transmit channel<br> @include "../include/common_config_1rxhb_1tx.vh" <br></pre>这样便可节省出 FPGA 大量的资源！<br></div></div><div><ul><li><h3><a name="TOC-rx_chain.v---sample_strobe-decimator_strobe-hb_strobe-serial_addr-serial_data-serial_strobe-debugdata-debugctrl-"></a><font size="2">在 rx_chain.v 中, 下面信号 - sample_strobe, decimator_strobe, hb_strobe, serial_addr, serial_data, serial_strobe, debugdata, debugctrl <font size="2">的功用如何</font>? </font></h3></li></ul><div style="margin-left:40px"><strike>sample_strobe 是在 ADC 全采样之后，用于抽取器-级联积分梳状滤波器（CIC Filters）输入。 <br><br>decimator_strobe 是由抽取器-级联积分梳状滤波器（CIC Filters）产生，用于特定和抽取频率下用。如果抽取系数为N，你会得到一个 1/N 周期的采样。这个比率在此链路中一直被保存。 <br><br>hb_strobe 来自于半带（HB FIR）滤波器。它是一个抽取系数为常数 2 ，在半带（HB FIR） 滤波器需要把数据送出 RX 链路时被使能。serial_* <br><br>serial_* （serial_addr, serial_data, serial_strobe）是用来写寄存器的接口。如果你想在模块内修改任何寄存器，简单的串行接口 FX2 -&gt; FPGA 便能改变它们。在这种情况下，他们一般被用于 FPGA 的 CORDIC 的相位累加器相关联的寄存器。 <br><br>debug* （debugdata, debugctrl ）正如名字暗示是用于诊错。在目前的构架中，它好像是输入到半带（HB FIR） 滤波器是诊错总线的输出(#帮帮我，可能有错#） <br></strike><br>仅用作提供一点信息，插值选通（interpolation strobes）和滤波模块可参考  [source:gnuradio/trunk/usrp/fpga/sdr_lib/master_control.v master_control.v]。<br><br><strike>一旦串行数据被恰当写入，寄存器便被更新。strobe_gen 是个倒计数器，一旦计数减到零，便被复位到比率计数器的输入值。 </strike><br></div></div><div><ul><li><h3><a name="TOC-CORDIC-cordic-cordic.v-"></a><font size="2">CORDIC 模块输出有效的数据需占有多少时钟，为何 cordic 算法的构建（cordic.v　中）要固定为１２层迭代呢？</font></h3></li></ul><div style="margin-left:40px">管道流水线模块（pipeline module）全速的采样信号，它需 12 个管道流水线阶段并输出旋转向量（rotated vector）。为何是12，仅仅是用于生成寄存器并表示阶段用。也可以表现更深的管道流水线（更多的管道流水线阶段），甚至用变量表现管道流水线阶段。TODO 在此被建议用来关联变量的长度 - 不太确定是运行还是构建阶段，无论如何值得去尝试。 <br></div></div><div><ul><li><h3><a name="TOC-Altera-megacell-"></a> <font size="2">可以使用 Altera 的巨集（megacell）模块吗？ </font></h3></li></ul><div style="margin-left:40px">是的、可以， 比如，在构建 tx_usb_fifo 和 rx_usb_fifo 中，可以让 Quartus 产生一个合适的双时钟 FIFO 巨集（megacell）。基于此，Matt 已经产生 fifo_2k 和 fifo_4k 模块。参考Quartus的手册和《Cyclone Device Handbook》。 <br></div></div><div><ul><li><h3><a name="TOC-setting_reg-"></a><font size="2">setting_reg 模块如下。 </font></h3></li></ul><div style="margin-left:80px"> module setting_reg(input clock, input reset, input strobe, input wire [6:0] addr, <br> input wire [31:0] in, output reg [31:0] out, output reg changed); <br></div></div><div><br><div style="margin-left:40px"><b>在</b><b>[source:gnuradio/trunk/usrp/fpga/sdr_lib/master_control.v master_control.v] </b><b> 所谈及的模块中, 发现 setting_reg 被如下方式调用: </b><br></div><br><div style="margin-left:80px"> setting_reg #(`FR_MASTER_CTRL) sr_mstr_ctrl(.clock(master_clk),.reset(1'b0),.strobe(serial_strobe), <br> .addr(serial_addr),.in(serial_data),.out(master_controls)); <br></div><br></div><div><div style="margin-left:40px"><b>然而,在</b><b>[source:gnuradio/trunk/usrp/fpga/sdr_lib/setting_reg.v setting_reg.v] 所涉及的</b><b>模块中, setting_reg 模块有一个输出信号被称为 "changed". 有人能告诉我 "changed" 信号的情况吗? </b><br><br></div><div style="margin-left:40px"> “changed” 已不使用, 被淘汰了.<br></div><br><br><br><br><br><div style="text-align:right"><b>[ <a href="usrpfaqgen.html">&lt;&lt; 一般问题</a><a href="http://gnuradio.org/trac/wiki/UsrpFAQ/Gen"> </a>| <a href="usrpfaq.html">^ USRP FAQ 首页 ^</a><a href="http://gnuradio.org/trac/wiki/UsrpFAQ"> </a>| <a href="usrpfaqadc.html"> AD9862 Codec &gt;&gt;</a> ]</b><br></div><br><br><br><br><br><br><br><br><br><br><br><br></div><div><b><br></b><p><b>注：<a href="http://gnuradio.org/redmine/projects/gnuradio/wiki/UsrpFAQFpgaVerilog" target="_blank">FPGA Verilog Questions</a>（原文出处，翻译整理仅供参考!）</b></p></div></div></td></tr></tbody></table>
</div> 
</div> 
<div id="sites-canvas-bottom-panel">
<div id="sites-attachments-container">
</div>
</div>
</div> 
</td> 
<td id="sites-chrome-sidebar-right" class="sites-layout-sidebar-right initial" style="width:190px">
<div xmlns="http://www.w3.org/1999/xhtml" id="COMP_9153814178763965" class="sites-embed" role="navigation"><h4 class="sites-embed-title"> GNURadio 中文社区</h4><div class="sites-embed-content sites-sidebar-nav"><ul role="navigation" jotid="navList"><li class="nav-first "><div dir="ltr" style="padding-left: 5px;"><a href="http://gnuradio.microembedded.com/" class="sites-navigation-link">GNURadio：中文维客</a></div></li><li class=""><div dir="ltr" style="padding-left: 5px;"><a href="http://gnuradio.microembedded.com/pageindex" class="sites-navigation-link">标题索引：GNURadio</a></div></li></ul></div></div>
<div xmlns="http://www.w3.org/1999/xhtml" id="COMP_3158427237433027" class="sites-embed" role="navigation"><div class="sites-embed-content sites-sidebar-nav"><ul role="navigation" jotid="navList"><li class="nav-first "><div dir="ltr" style="padding-left: 5px;"><a href="/installinggr" jotid="wuid:gx:19c4ea49ca981168" class="sites-navigation-link">GNURadio: 安装指导</a></div></li><li class=""><div dir="ltr" style="padding-left: 5px;"><a href="/faq" jotid="wuid:gx:59d38b2d5aff0b87" class="sites-navigation-link">GNURadio: 常见问题</a></div></li><li class=""><div dir="ltr" style="padding-left: 5px;"><a href="/tutorials" jotid="wuid:gx:c2443ff1f7a56ec" class="sites-navigation-link">GNURadio: 讲义教程</a></div></li><li class=""><div dir="ltr" style="padding-left: 5px;"><a href="/development" jotid="wuid:gx:447c739ef5066bd4" class="sites-navigation-link">GNURadio: 社区贡献</a></div></li></ul></div></div>
<div xmlns="http://www.w3.org/1999/xhtml" id="COMP_6502772558432737" class="sites-embed" role="navigation"><h4 class="sites-embed-title"> GNURadio 最新发布</h4><div class="sites-embed-content sites-sidebar-nav"><ul role="navigation" jotid="navList"><li class="nav-first "><div dir="ltr" style="padding-left: 5px;"><a href="https://sites.google.com/a/microembedded.com/gnuradio/news#TOC-GNU-Radio:-GNU-Radio-release-3.6.3-available-for-download" class="sites-navigation-link">GNURadio 3.6.3</a></div></li><li class=""><div dir="ltr" style="padding-left: 5px;"><a href="https://sites.google.com/a/microembedded.com/gnuradio/news#TOC-GNU-Radio:-GNU-Radio-release-candidate-3.6.3rc0-available-for-download" class="sites-navigation-link">GNURadio 3.6.3rc0</a></div></li></ul></div></div>
<div xmlns="http://www.w3.org/1999/xhtml" id="COMP_4277110048101279" class="sites-embed" role="navigation"><div class="sites-embed-content sites-sidebar-nav"><ul role="navigation" jotid="navList"><li class="nav-first "><div dir="ltr" style="padding-left: 5px;"><a href="http://gnuradio.microembedded.com/openbts" class="sites-navigation-link">GNURadio - OpenBTS 中文维客 </a></div></li></ul></div></div>
<div xmlns="http://www.w3.org/1999/xhtml" id="COMP_41189823539683246" class="sites-embed" role="navigation"><div class="sites-embed-content sites-sidebar-nav"><ul role="navigation" jotid="navList"><li class="nav-first "><div dir="ltr" style="padding-left: 5px;"><a href="http://openbts.microembedded.com/" class="sites-navigation-link">（Range）- OpenBTS 中文社区</a></div></li></ul></div></div>
<div xmlns="http://www.w3.org/1999/xhtml" id="COMP_43043355133298733" class="sites-embed" role="navigation"><div class="sites-embed-content sites-sidebar-nav"><ul role="navigation" jotid="navList"></ul></div></div>
<div xmlns="http://www.w3.org/1999/xhtml" id="COMP_6312697504782834" class="sites-embed" role="navigation"><div class="sites-embed-content sites-sidebar-nav"><ul role="navigation" jotid="navList"><li class="nav-first "><div dir="ltr" style="padding-left: 5px;"><a href="http://ossie.microembedded.com/" class="sites-navigation-link">SCA - OSSIE 中文维客</a></div></li></ul></div></div>
</td>
</tr>
</tbody></table>
                    <!-- InstanceEndEditable -->
                    </div>
                </div>
                <div id="sites-chrome-footer-wrapper">
                    <div id="sites-chrome-footer-wrapper-inside">
                        <div id="sites-chrome-footer">
                            <div xmlns="http://www.w3.org/1999/xhtml" class="sites-subfooter">
                                <div class="sites-subfooter-content">
                                    <div dir="ltr">
                                        <div style="text-align:center;font-family:simsun,serif">
                                            <div style="overflow:auto"> <font size="2"><span style="border-collapse:separate;color:rgb(0,0,0);font-style:normal;font-variant:normal;font-weight:normal;letter-spacing:normal;line-height:normal;text-indent:0px;text-transform:none;white-space:normal;word-spacing:0px"><span style="text-align:center"><span style="border-collapse:separate;color:rgb(0,0,0);font-style:normal;font-variant:normal;font-weight:normal;letter-spacing:normal;line-height:normal;text-indent:0px;text-transform:none;white-space:normal;word-spacing:0px"><span style="border-collapse:collapse">"This is an unofficial translation of the Gnu Radio project homepage.  Please use<span> </span><a href="http://gnuradio.org/">http://gnuradio.org/</a><span> </span> in case of any doubt." 此乃 GNU Radio 非官方中文翻译，如有疑问请参阅<span> </span></span></span><a href="http://gnuradio.org">http://gnuradio.org</a>。<br>
                                                <span style="border-collapse:separate;color:rgb(0,0,0);font-style:normal;font-variant:normal;font-weight:normal;letter-spacing:normal;line-height:normal;text-indent:0px;text-transform:none;white-space:normal;word-spacing:0px"><span style="border-collapse:collapse">Chinese translation provided by<br>
                                                <span> </span>
                                                <a href="http://www.microembedded.com/" target="_blank">Microembedded Electronic (Beijing) Co. Ltd.</a><span> </span></span></span><a href="http://www.microembedded.com/" target="_blank">微嵌电子技术（北京）有限责任公司</a>
                                                <span> </span>提供翻译</span></span></font><br><br>
                                                <font>©2009 MicroEmbedded 备案信息：京ICP备15049573号 京公网安备：110108904713</font>
                                                </div>
                                        </div>
                                    </div>
                                </div>
                            </div>
                        </div>
                    </div>
                </div>
            </div>
        </div>
    </div>
</div>
<div id="sites-chrome-onebar-footer"> </div>
</body>
<!-- InstanceEnd --></html>