{"patent_id": "10-2022-7008626", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0041226", "출원번호": "10-2022-7008626", "발명의 명칭": "시스템 온 칩과 가속기 칩을 연결하는 메모리 칩", "출원인": "마이크론 테크놀로지, 인크.", "발명자": "에일러트, 션 에스."}}
{"patent_id": "10-2022-7008626", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "시스템에 있어서,가속기 칩(accelerator chip); 및메모리 칩을 포함하고, 상기 메모리 칩은:배선(wiring)을 통해 시스템 온 칩(SoC)에 연결하도록 구성된 핀 세트; 및계산 입력으로서 상기 가속기 칩에 의해 사용되도록, 상기 핀 세트를 통해, 상기 SoC로부터 수신된 계산 입력데이터를 저장 및 제공하도록 구성된 제1 복수의 메모리 셀들을 포함하는, 시스템."}
{"patent_id": "10-2022-7008626", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 가속기 칩은 인공지능(AI) 가속기 칩이고, 상기 제1의 복수의 메모리 셀들은 상기 AI 가속 칩에 의해 AI 계산 입력으로서 사용되도록, 상기 핀 세트를 통해, 상기 SoC로부터 수신된 AI 계산 입력 데이터를 저장 및 제공하도록 구성되는, 시스템."}
{"patent_id": "10-2022-7008626", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서, 상기 메모리 칩은:배선을 통해 상기 가속기 칩에 연결하도록 구성된 다른 핀 세트; 및상기 SoC에 의해 검색되거나 상기 가속기 칩에 의해 계산 입력으로서 재사용되도록, 상기 다른 핀 세트를 통해,상기 가속기 칩으로부터 수신된 제1 계산 출력 데이터를 저장하고 제공하도록 구성된 제2 복수의 메모리 셀들을포함하는, 시스템."}
{"patent_id": "10-2022-7008626", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서, 상기 메모리 칩은 상기 SoC에 의해 검색되도록, 상기 핀 세트를 통해, 상기 SoC로부터 수신된제2 계산 출력 데이터를 저장하도록 구성된 제3 복수의 메모리 셀들을 포함하는, 시스템."}
{"patent_id": "10-2022-7008626", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서, 상기 제1, 제2 및 제3 복수의 메모리 셀들은 동적 랜덤 액세스 메모리(DRAM) 셀들을 포함하는,시스템."}
{"patent_id": "10-2022-7008626", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제4항에 있어서, 상기 제1, 제2 및 제3 복수의 메모리 셀들은 비휘발성 랜덤 액세스 메모리(NVRAM) 셀들을 포함하는, 시스템."}
{"patent_id": "10-2022-7008626", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서, 상기 NVRAM 셀들은 3D XPoint 메모리 셀들을 포함하는, 시스템."}
{"patent_id": "10-2022-7008626", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제3항에 있어서, 상기 가속기 칩은 상기 제1 및 제2 복수의 메모리 셀들을 메모리로 사용하여 상기 SoC에 대한벡터 및 행렬에 대한 수치 계산(numerical calculation)을 수행하도록 구성된 벡터 프로세서(vectorprocessor)를 포함하는, 시스템."}
{"patent_id": "10-2022-7008626", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "공개특허 10-2022-0041226-3-제8항에 있어서, 상기 가속기 칩은 상기 벡터 프로세서를 포함하고 상기 벡터 프로세서를 통해 AI 계산을 가속화하도록 특히 하드와이어링된(hardwired) 어플리케이션 특정 집적 회로(ASIC)을 포함하는, 시스템."}
{"patent_id": "10-2022-7008626", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제8항에 있어서, 상기 가속기 칩은 상기 벡터 프로세서를 포함하고 상기 벡터 프로세서를 통해 AI 계산을 가속화하도록 특히 하드와이어링된 필드 프로그래밍 가능 게이트 어레이(FPGA)를 포함하는, 시스템."}
{"patent_id": "10-2022-7008626", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "시스템에 있어서,가속기 칩;시스템 온 칩(SoC); 및메모리 칩을 포함하고, 상기 메모리 칩은:배선을 통해 상기 시스템 온 칩(SoC)에 연결하도록 구성된 핀 세트; 및계산 입력으로서 상기 가속기 칩에 의해 사용되도록, 상기 핀 세트를 통해, 상기 SoC로부터 수신된 계산 입력데이터를 저장 및 제공하도록 구성된 제1 복수의 메모리 셀들을 포함하는, 시스템."}
{"patent_id": "10-2022-7008626", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서, 상기 메모리 칩은:배선을 통해 상기 가속기 칩에 연결하도록 구성된 다른 핀 세트; 및상기 SoC에 의해 검색되거나 상기 가속기 칩에 의해 제1 계산 입력으로서 재사용되도록, 상기 다른 핀 세트를통해, 상기 가속기 칩으로부터 수신된 제1 계산 출력 데이터를 저장하고 제공하도록 구성된 제2 복수의 메모리셀들을 포함하는, 시스템."}
{"patent_id": "10-2022-7008626", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서, 상기 SoC는 그래픽 처리 장치(GPU)를 포함하고, 상기 가속기 칩은 상기 제1 및 제2 복수의 메모리 셀들을 메모리로 사용하여 상기 GPU에 대한 계산을 수행하고 가속화하도록 구성되는, 시스템."}
{"patent_id": "10-2022-7008626", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서, 상기 가속기 칩은 상기 제1 및 제2 복수의 메모리 셀들을 메모리로 사용하여 상기 GPU에 대한벡터 및 행렬에 대한 수치 계산을 수행하도록 구성된 벡터 프로세서를 포함하는, 시스템."}
{"patent_id": "10-2022-7008626", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "메모리 칩에 있어서,배선을 통해 상기 시스템 온 칩에 연결하도록 구성된 핀 세트; 및AI 계산 입력으로서 인공 지능(AI) 가속기 칩에 의해 사용되도록, 상기 핀 세트를 통해, 상기 SoC로부터 수신된AI 계산 입력 데이터를 저장 및 제공하도록 구성된 제1 복수의 메모리 셀들을 포함하는, 메모리 칩."}
{"patent_id": "10-2022-7008626", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제15항에 있어서,배선을 통해 상기 가속기 칩에 연결하도록 구성된 다른 핀 세트; 및상기 SoC에 의해 검색되거나 상기 AI 가속기 칩에 의해 AI 계산 입력으로서 재사용되도록, 상기 다른 핀 세트를통해, 상기 AI 가속기 칩으로부터 수신된 AI 계산 출력 데이터를 저장하고 제공하도록 구성된 제2 복수의 메모리 셀들을 포함하는, 메모리 칩."}
{"patent_id": "10-2022-7008626", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "공개특허 10-2022-0041226-4-제16항에 있어서, 비 AI 작업에 대해 상기 SoC에 의해 검색되도록, 상기 핀 세트를 통해, 상기 SoC로부터 수신된 비 AI 작업과 관련된 비 AI 데이터를 저장하도록 구성된 제3 복수의 메모리 셀들을 포함하는, 메모리 칩."}
{"patent_id": "10-2022-7008626", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제17항에 있어서, 상기 제1, 제2 및 제3 복수의 메모리 셀들은 동적 랜덤 액세스 메모리(DRAM) 셀들을포함하는, 메모리 칩."}
{"patent_id": "10-2022-7008626", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제17항에 있어서, 상기 제1, 제2 및 제3 복수의 메모리 셀들은 비휘발성 랜덤 액세스 메모리(NVRAM) 셀들을 포함하는, 메모리 칩."}
{"patent_id": "10-2022-7008626", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제19항에 있어서, 상기 NVRAM 셀들은 3D XPoint 메모리 셀들을 포함하는, 메모리 칩."}
{"patent_id": "10-2022-7008626", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "SoC와 가속기 칩을 연결하는 메모리 칩. 메모리 칩과 가속기 칩을 포함하는 시스템. 시스템은 SoC를 포함할 수 있다. 메모리 칩은 계산 입력으로서 가속기 칩에 의해 사용되도록 SoC로부터 수신된 계산 입력 데이터를 저장 및 제공하기 위한 제1 메모리 셀들을 포함할 수 있다. 메모리 칩은 SoC에 의해 검색되거나 계산 입력으로서 가속기 칩에 의해 재사용되도록 가속기 칩으로부터 수신된 제1 계산 출력 데이터를 저장 및 제공하기 위한 제2 메모리 셀들을 포함할 수 있다. 메모리 칩은 또한 비 AI 작업을 위해 SoC에 의해 검색되도록 SoC로부터 수신된 비 AI 작 업과 관련된 제2 계산 출력 데이터를 저장하기 위한 제3 메모리 셀들을 포함할 수 있다."}
{"patent_id": "10-2022-7008626", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "관련 출원 본 출원은 \"시스템 온 칩과 가속기 칩을 연결하는 메모리 칩\"이라는 명칭의 2019년 9월 17일에 출원된 미국 특 허 출원 번호 제16/573,805호의 우선권을 주장하며, 그 전체 개시 내용이 본원에 참고로 포함된다. 기술 분야 본원에 개시된 적어도 일부 실시예는 SoC와 가속기 칩(예를 들어, AI 가속기 칩)을 연결하는 메모리 칩에 관한 것이다. 본원에 개시된 적어도 일부 실시예는 메모리를 형성하기 위해 메모리 계층(memory hierarchy) 및 메모 리 칩들의 스트링(string)을 사용하는 것에 관한 것이다."}
{"patent_id": "10-2022-7008626", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "메인 메모리와 같은 메모리는 컴퓨터 또는 컴퓨팅 디바이스에서 즉시 사용할 수 있도록 정보를 저장하는 컴퓨터 하드웨어이다. 일반적으로 메모리는 컴퓨터 스토리지보다 더 빠른 속도로 작동한다. 컴퓨터 스토리지는 정보 액 세스 속도가 느리지만 더 높은 용량과 더 나은 데이터 안정성을 제공할 수도 있다. 메모리의 일종인 랜덤 액세 스 메모리(RAM)는 높은 동작 속도를 가질 수 있다. 일반적으로 메모리는 어드레싱 가능한(addressable) 반도체 메모리 유닛들 또는 셀들로 구성된다. 메모리 IC 및 그 메모리 유닛들은 적어도 부분적으로 실리콘 기반 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)로 구현 될 수 있다. 메모리에는 휘발성과 비휘발성의 두 가지 주요 유형이 있다. 비휘발성 메모리에는 ROM, PROM, EPROM 및 EEPROM (펌웨어 저장에 사용될 수 있음)뿐 아니라 플래시 메모리(스토리지로도 사용될 수 있음)가 포함될 수 있다. 비 휘발성 메모리의 또 다른 유형은 비휘발성 랜덤 액세스 메모리(NVRAM)이다. 휘발성 메모리에는 동적 랜덤 액세 스 메모리(DRAM)와 같은 메인 메모리 기술과 일반적으로 정적 랜덤 액세스 메모리(SRAM)를 사용하여 구현되는 캐시 메모리가 포함될 수 있다. AI 가속기는 인공 신경망, 머신 비전 및 머신 러닝과 같은 AI 어플리케이션을 포함하는 AI 어플리케이션의 계산 을 가속화하도록 구성된 일종의 마이크로프로세서 또는 컴퓨터 시스템이다. AI 가속기는 데이터 집약적이거나 센서 기반 작업(sensor-driven task)에 대한 데이터 처리를 개선하기 위해 하드와이어링(hardwiring)될 수 있다. AI 가속기는 하나 이상의 코어들을 포함할 수 있으며 저정밀도 산술 및 인-메모리(in-memory) 컴퓨팅을 위해 배선될 수 있다. AI 가속기는 스마트폰, 태블릿 및 임의의 유형의 컴퓨터(특히 센서가 있는 컴퓨터 및 그 래픽 및 광학 처리와 같은 데이터 집약적 작업)와 같은 많은 디바이스에서 찾을 수 있다. 또한, AI 가속기는 벡 터 프로세서들 또는 어레이 프로세서들을 포함하여 AI 어플리케이션에서 사용되는 수치적 시뮬레이션(numerical simulation) 및 기타 유형의 작업에 대한 성능을 향상시킬 수 있다. SoC는 컴퓨터 컴포넌트를 단일 칩에 통합하는 집적 회로(IC)이다. SoC의 일반적인 컴퓨터 컴포넌트는 중앙 처리 장치(CPU), 메모리, 입력/출력 포트 및 보조 스토리지를 포함한다. SoC는 단일 기판 또는 마이크로칩에 그의 모 든 컴포넌트들을 포함할 수 있으며 일부 칩들은 1/4(quarter)보다 작을 수 있다. SoC는 다양한 신호 처리 기능 을 포함할 수 있으며 그래픽 처리 장치(GPU)와 같은 특수 프로세서 또는 보조 프로세서(co-processor)를 포함할 수 있다. SoC는, 긴밀하게 통합되어, 기능이 동일한 기존 멀티칩 시스템보다 훨씬 적은 전력을 소비할 수 있다. 따라서 SoC는 모바일 컴퓨팅 디바이스(예를 들어, 스마트폰 및 태블릿)의 통합에 유용하다. 또한 SoC는 임베디 드 시스템 및 사물 인터넷(특히 스마트 디바이스가 작은 경우)에 유용할 수 있다. 메모리를 다시 언급하면, 컴퓨팅 시스템의 메모리는 계층적일 수 있다. 종종 컴퓨터 아키텍처에서 메모리 계층 이라고 하는, 메모리 계층은 응답 시간, 복잡성, 용량, 지속성 및 메모리 대역폭과 같은 특정 인자를 기반으로 컴퓨터 메모리를 계층으로 분리할 수 있다. 이러한 인자들은 관련될 수 있으며 종종 메모리 계층의 유용성을 더 욱 강조하는 트레이드오프(tradeoff)가 될 수 있다. 일반적으로 메모리 계층은 컴퓨터 시스템의 성능에 영향을 준다. 다른 인자들보다 메모리 대역폭과 속도를 우선 시하려면 응답 시간, 복잡성, 용량 및 지속성과 같은 메모리 계층의 제한을 고려해야 할 수 있다. 이러한 우선 순위를 관리하기 위해, 다양한 유형의 메모리 칩들을 결합하여 더 빠른 칩과 더 안정적이거나 비용 효율적인 칩 의 균형을 맞출 수 있다. 다양한 칩들의 각각은 메모리 계층의 일부로 보여질 수 있다. 예를 들어, 더 빠른 칩 의 레이턴시(latency)를 줄이기 위해 메모리 칩 조합의 다른 칩은 버퍼를 채운 다음 칩들 간의 데이터 전송을 활성화하기 위한 신호를 보내 응답할 수 있다. 메모리 계층은 다양한 유형의 메모리 유닛들 또는 셀들이 있는 칩들로 구성될 수 있다. 예를 들어, 메모리 셀들 은 DRAM 유닛들이 될 수 있다. DRAM은 메모리 셀에 데이터의 각 비트를 저장하는 일종의 랜덤 액세스 반도체 메 모리이며, 일반적으로 커패시터와 MOSFET을 포함한다. 커패시터는 \"0\" 및 \"1\"과 같은 비트의 두 값들을 나타내 는 충전 또는 방전될 수 있다. DRAM에서는, 커패시터의 전하가 누출되므로 DRAM은 커패시터당 원래 전하를 복원 하여 커패시터의 데이터를 주기적으로 재기록하는 외부 메모리 리프레시 회로가 필요로 한다. DRAM은 전원이 차 단되면 데이터가 빠르게 손실되기 때문에 휘발성 메모리로 간주된다. 이것은 플래시 메모리 및 데이터 저장이 더 영구적인 NVRAM과 같은 다른 유형의 비휘발성 메모리와 다르다. NVRAM의 한 종류는 3D XPoint 메모리이다. 3D XPoint 메모리로, 메모리 유닛은 적층 가능한 크로스 그리드 데이 터 액세스 어레이와 함께 벌크 저항의 변화에 기초하여 비트를 저장한다. 3D XPoint 메모리는 DRAM보다 비용 효 율적일 수 있지만 플래시 메모리보다 덜 비용 효율적일 수 있다. 또한 3D XPoint는 비휘발성 메모리 및 랜덤 액 세스 메모리이다. 플래시 메모리는 또 다른 유형의 비휘발성 메모리이다. 플래시 메모리의 장점은 전기적으로 소거되고 재프로그 래밍 될 수 있다는 것이다. 플래시 메모리는 NAND형 플래시 메모리와 NOR형 플래시 메모리의 두 가지 주요 유형 으로 간주되며, 이는 플래시 메모리의 메모리 유닛들을 구현할 수 있는 NAND 및 NOR 논리 게이트의 이름을 따서 명명되었다. 플래시 메모리 유닛들 또는 셀들은 대응하는 게이트와 유사한 내부 특성을 보인다. NAND형 플래시 메모리는 NAND 게이트를 포함한다. NOR형 플래시 메모리는 NOR 게이트를 포함한다. NAND형 플래시 메모리는 전 체 디바이스보다 작을 수 있는 블록 단위로 기록되고 판독될 수 있다. NOR형 플래시는 단일 바이트를 소거된 위 치에 기록하거나 독립적으로 판독될 수 있도록 한다. NAND형 플래시 메모리의 장점으로 인해, 이러한 메모리는 메모리 카드, USB 플래시 드라이브 및 솔리드 스테이트 드라이브에 자주 활용되었다. 그러나 일반적으로 플래시 메모리를 사용할 때의 주요 트레이드오프는 DRAM 및 NVRAM과 같은 다른 유형의 메모리에 비해 특정 블록에서 상 대적으로 적은 수의 기록 사이클들만 가능하다는 것이다."}
{"patent_id": "10-2022-7008626", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본원에 개시된 적어도 일부 실시예는 SoC와 가속기 칩(예를 들어, AI 가속기 칩)을 연결하는 메모리 칩(예를 들 어, DRAM)에 관한 것이다. 다시 말해, 본원에 개시된 적어도 일부 실시예는 메모리 칩을 통해 가속기 칩(예를 들어, AI 가속기 칩)을 SoC에 연결하는 것에 관한 것이다. 가속기 칩은 메모리 칩을 통해 간접적으로 SoC와 통 신한다. 메모리 칩에 의해 SoC와 가속기 칩을 연결하는 메모리 칩에 배치된 데이터는 가속기 칩에 대한 요청에 대해 해석된다. 또한, SoC는 가속기 칩을 포함하지 않는 그의 동작을 위해 선택적으로 SoC와 가속기 칩을 연결 하는 메모리 칩을 사용할 수 있다. 따라서, SoC와 가속기 칩을 연결하는 메모리 칩은 일반적으로 SoC용과 가속 기 칩에 대한 두 가지 용도를 가질 수 있다. 이러한 실시예의 일부 예에 대해서는 도 4 내지 7에 도시된 제1 메 모리 칩, 가속기 칩 및 SoC를 참조한다. 또한 도 8 내지 9에 도시된 SoC 및 어플리케이션 특정 컴포넌트를 참조한다. 어플리케이션 특정 컴포넌트는 디바이스(800 및 900)의 일부 실시예에서 제1 메모리 칩 및 가속기 칩을 포함할 수 있다. 도 4 내지 7에 도시된 바와 같이, SoC와 가속기 칩을 연결하는 메모리 칩은 논리적으로(때로는 물리적으로) SoC 와 가속기 칩의 중간에 있을 수 있다. 그리고, SoC와 가속기 칩의 중간에 있는 가속기에 대한 메모리 칩은 2 세 트의 핀을 필요로 하지 않을 수 있다. 일부 실시예에서, 가속기 칩 및 메모리 칩은 물리적으로 동일한 버스 상 에 있을 수 있다. 그러나, 중간 메모리 칩을 사용하는 어떤 상황에서도 SoC는 버스나 배선을 통해 직접 가속기 칩과 통신하지 않는다. 따라서 SoC와 가속기 칩을 연결하는 메모리 칩은 적어도 논리적으로 가속기 칩과 SoC 사 이에 있다. 또한, 메모리 칩에 의해 제공되는 SoC와 가속기 칩의 연결은 논리적 연결일 수 있다. SoC와 가속기 칩을 연결하는 메모리 칩은 두 개의 개별 핀 세트를 가질 수 있다; 배선을 통해 가속기 칩에 직접 연결하기 위한 한 세트(예를 들어, 도 4, 5 및 7에 도시된 핀 및 배선 세트 참조) 및 배선을 통해 SoC에 직접 연결하기 위한 다른 세트(예를 들어, 도 4 내지 5에 도시된 핀 및 배선 세트 참조). 메모리 칩을 통해 SoC에 연결되는 가속기 칩은 일반적으로 SoC에 대해 또는 더 구체적으로, 일부 실시예에서 SoC에 포함된 GPU(예를 들어, 도 4 내지 7에 도시된 GPU 참조)에 대해 어플리케이션 특정 계산(AI 계산과 같은)의 가속을 제공할 수 있다. 일부 실시예에서, SoC 내의 GPU와 SoC와 가속기 칩을 연결하는 메모리 칩이 직 접 연결될 수 있다. 일부 실시예에서, GPU와 가속기 칩을 연결하는 메모리 칩은 핀 세트를 포함할 수 있고 핀 세트 및 배선을 통해 가속기 칩에 직접 연결될 수 있다(예를 들어, 핀 세트 및 배선 참조). 가속기 칩은 대응하는 핀 세트도 가질 수 있다(예를 들어, 핀 세트 참조). 그리고, SoC와 가속기 칩을 연결하는 메모리 칩은 두 번째 핀 세트를 포함할 수 있고 두 번째 핀 세트 및 배선을 통해 GPU에 직접 연결될 수 있다(예 를 들어, 핀 및 배선 세트 참조). 또한, SOC의 GPU는 핀 세트를 포함할 수 있고 핀 세트 및 배선을 통해 메모리 칩에 직접 연결될 수 있다(예를 들어, 핀 세트 및 배선 참조). 본 개시의 목적을 위해, 본원에 기술된 가속기 칩들 중 임의의 하나는 특수 목적 가속기 칩이거나 이를 포함하 거나 그 일부일 수 있음을 이해해야 한다. 특수 목적의 가속기 칩의 예는 인공지능(AI) 가속기 칩, 가상 현실 가속기 칩, 증강 현실 가속기 칩, 그래픽 가속기 칩, 머신 학습 가속기 칩, 또는 낮은 레이턴시 또는 고대역폭 메모리 액세스를 제공할 수 있는 기타 유형의 ASIC 또는 FPGA를 포함할 수 있다. 예를 들어, 본원에 기술된 가 속기 칩들 중 임의의 하나는 AI 가속기 칩이거나 이를 포함하거나 그 일부일 수 있다. 가속기 칩은 인공 신경망, 머신 비전 및 머신 러닝을 포함하는 AI 어플리케이션의 하드웨어 가속을 위해 설계된 마이크로프로세서 칩 또는 SoC 자체일 수 있다. 일부 실시예에서, 가속기 칩은 벡터 및 행렬에 대한 수치적 계 산을 수행하도록 구성된다(예를 들어, 도 4에 도시된 벡터 프로세서 참조, 이는 벡터 및 행렬에 대한 수치 적 계산을 수행하도록 구성될 수 있음). 가속기 칩은 ASIC 또는 FPGA일 수 있거나 이를 포함할 수 있다. 가속기 칩의 ASIC 실시예에서, 가속기 칩은 어플리케이션 특정 계산(예를 들어, AI 계산)의 가속을 위해 특별히 하드와이어링될 수 있다. 일부 다른 실시예에서, 가속기 칩은 수정되지 않은 FPGA 또는 GPU를 넘어 어플리케이션 특정 계산의 가속을 위해 수정된 FPGA 또는 GPU일 수 있다. 일부 다른 실시예에서, 가속기 칩은 수정되지 않은 FPGA 또는 GPU일 수 있다. 예를 들어, 제1 메모리 칩 참조하면, 가속기 칩에 직접 연결된 메모리 칩은 전체 시스템의 다중 메모리 칩 을 설명할 때 명료성을 위해 본원에서 어플리케이션 특정 메모리 칩으로도 지칭된다. 어플리케이션 특정 메모리 칩은 어플리케이션 특정 계산(예를 들어, AI 계산)을 위해 특별히 하드와이어링될 필요는 없다. 어플리케이션 특정 메모리 칩들의 각각은 DRAM 칩 또는 NVRAM 칩일 수 있다. 그리고, 어플리케이션 특정 메모리 칩들의 각각 은 가속기 칩에 직접 연결될 수 있고, 어플리케이션 특정 메모리 칩이 SoC 또는 가속기 칩에 의해 구성된 후 가 속기에 의한 어플리케이션 특정 계산의 가속을 위해 특별히 메모리 유닛들을 가질 수 있다. 일부 실시예에서, SoC는 메인 프로세서(예를 들어, CPU)를 포함할 수 있다. 예를 들어, 도 4 내지 7에 도시된 메인 프로세서를 참조한다. 이러한 실시예에서, SoC의 GPU는 어플리케이션 특정 작업 및 계산(예를 들어, AI 작업 및 계산)을 위한 명령어를 실행할 수 있으며, 메인 프로세서는 비 어플리케이션 특정 작업 및 계산(예 를 들어, 비 AI 작업 및 계산)에 대한 명령어를 실행할 수 있다. 그리고, 그러한 실시예에서, 가속기는 GPU에 대한 어플리케이션 특정 작업 및 계산의 가속을 제공할 수 있다. SoC는 SoC의 컴포넌트들을 서로 연결(예를 들 어, 메인 프로세서와 GPU 연결)하기 위한 자체 버스를 또한 포함할 수 있다. 또한 SoC의 버스는 SoC를 SoC 외부 의 버스에 연결하도록 구성되어 SoC의 컴포넌트들이 별도의 메모리 칩과 같은 SoC 외부의 칩 및 디바이스와 결 합될 수 있다. 메인 프로세서가 수행하는 기존 작업이 아닐 수 있는, GPU의 비 어플리케이션 특정 계산 및 작업(예를 들어, 비 AI 계산 및 작업) 또는 가속기 칩을 사용하지 않는 이러한 계산 및 작업은 별도의 메모리 칩(어플리케이션 특정 메모리일 수 있음)과 같은 별도의 메모리를 사용할 수 있다. 그리고, 메모리는 DRAM, NVRAM, 플래시 메모리, 또 는 이들의 임의의 조합으로 구현될 수 있다. 예를 들어, 별도의 메모리 또는 메모리 칩은 SoC 외부의 버스를 통 해 SoC 및 메인 프로세서에 연결될 수 있다(예를 들어, 도 5에 도시된 메모리 및 버스 참조). 그러한 실시예에서, 별도의 메모리 또는 메모리 칩은 특히 메인 프로세서를 위한 메모리 유닛들을 가질 수 있다. 또한, 별도의 메모리 또는 메모리 칩이 SoC 외부의 버스를 통해 SoC 및 GPU에 연결될 수 있다(예를 들어, 도 5 내지 7 에 도시된 제2 메모리 칩 및 버스 참조). 그러한 실시예에서, 별도의 메모리 또는 메모리 칩은 메인 프로세서 또는 GPU를 위한 메모리 유닛들을 가질 수 있다. 본 개시의 목적을 위해 특정 어플리케이션 메모리 칩 및 별도의 메모리 칩은 메모리 칩들의 스트링(예를 들어, 도 10 및 11에 도시된 메모리 칩들의 스트링 참조)과 같은 메모리 칩들의 그룹에 의해 각각 대체될 수 있음을 이해해야 한다. 예를 들어, 별도의 메모리 칩은 적어도 NVRAM 칩 및 NVRAM 칩의 다운스트림에 있는 플래시 메모 리 칩을 포함하는 메모리 칩들의 스트링으로 대체될 수 있다. 또한, 별도의 메모리 칩들은 적어도 2개의 메모리 칩들로 대체될 수 있으며, 여기서 칩들 중 하나는 메인 프로세서(예를 들어, CPU)용이고 다른 칩은 비 AI 계산 및/또는 작업을 위한 메모리로 사용하기 위한 GPU용이다. 추가적으로, 본원에 개시된 적어도 일부 실시예는 벡터 프로세서(예를 들어, 도 4 내지 7에 도시된 벡터 프로세 서 참조)를 갖는 가속기 칩(예를 들어, AI 가속기 칩)에 관한 것이다. 그리고, 본원에 개시된 적어도 일부 실시예는 메모리를 형성하기 위해 메모리 계층 및 메모리 칩들의 스트링을 사용하는 것에 관한 것이다(예를 들 어, 도 10 및 11 참조). 본 개시의 목적을 위해, 본원에 기재된 가속기 칩들 중 임의의 하나는 특수 목적 가속기 칩일 수 있거나 이를 포함하거나 그 일부일 수 있음을 이해해야 한다. 특수 목적 가속기 칩의 예시는 AI 가속기 칩, 가상 현실 가속 기 칩, 증강 현실 가속기 칩, 그래픽 가속기 칩, 기계 학습 가속기 칩, 또는 낮은 레이턴시 또는 고대역폭 메모 리 액세스를 제공할 수 있는 다른 유형의 ASIC 또는 FPGA를 포함할 수 있다. 도 1은 SoC와 메모리 칩을 연결하는 가속기 칩(예를 들어, AI 가속기 칩)을 포함하는 예시적인 관련 시스템을 도시한다. 도 1은 예시적인 시스템을 도시하며, 이는 시스템과 관련하여 어느 정도 확장된다. 시스템은 제 1 메모리 칩과 SoC를 연결하는 가속기 칩(예를 들어, AI 가속기 칩)을 포함한다. 도시된 바와 같이, SoC는 GPU 뿐만 아니라 메인 프로세서를 포함한다. 메인 프로세서는 CPU일 수 있거 나 이를 포함할 수 있다. 그리고, 가속기 칩은 벡터 프로세서를 포함한다. 시스템에서, 가속기 칩은 제1 핀 세트 및 제2 핀 세트를 포함한다. 제1 핀 세트는 배 선을 통해 제1 메모리 칩에 연결하도록 구성된다. 제2 핀 세트는 배선을 통해 SoC에 연결하도록 구성된다. 도시된 바와 같이, 제1 메모리 칩은 배선을 통해 메모리 칩을 가속기 칩 에 연결하는 대응하는 핀 세트를 포함한다. SoC의 GPU는 배선을 통해 SoC를 가속기 칩 에 연결하는 대응하는 핀 세트를 포함한다. 가속기 칩은 SoC에 대한 어플리케이션 특정 계산(예를 들어, AI 계산)을 수행하고 가속화하도록 구성 된다. 가속기 칩은 또한 어플리케이션 특정 계산을 위한 메모리로서 제1 메모리 칩을 사용하도록 구 성된다. 어플리케이션 특정 계산의 가속은 벡터 프로세서에 의해 수행될 수 있다. 가속기 칩의 벡터 프로세서는 SoC에 대한 벡터 및 행렬에 대한 수치적 계산을 수행하도록 구성될 수 있다. 가속기 칩 은 벡터 프로세서를 포함하고 특히 벡터 프로세서를 통해 어플리케이션 특정 계산(예를 들어, AI 계산)을 가속화하도록 하드와이어링된 ASIC을 포함할 수 있다. 대안적으로, 가속기 칩은 벡터 프로세서 를 포함하고 벡터 프로세서를 통해 어플리케이션 특정 계산을 가속화하도록 특별히 하드와이어링된 FPGA를 포함할 수 있다. 일부 실시예에서, 가속기 칩은 벡터 프로세서를 포함하고 특히 벡터 프로세 서를 통해 어플리케이션 특정 계산을 가속화하도록 하드와이어링된 GPU를 포함할 수 있다. 이러한 실시예 에서, GPU는 벡터 프로세서를 통해 어플리케이션 특정 계산을 가속화하도록 특별히 수정될 수 있다. 도시된 바와 같이, SoC는 GPU를 포함한다. 그리고, 가속기 칩은 GPU에 대한 어플리케이션 특정 계산(예를 들어, AI 계산)을 수행하고 가속화하도록 구성될 수 있다. 예를 들어, 벡터 프로세서는 GPU에 대한 벡터 및 행렬에 대한 수치적 계산을 수행하도록 구성될 수 있다. 또한, GPU는 어플리케이 션 특정 작업 및 계산(예를 들어, AI 작업 및 계산)을 수행하도록 구성될 수 있다. 또한, 도시된 바와 같이, SoC는 비-AI 작업 및 계산을 수행하도록 구성된 메인 프로세서를 포함한다. 일부 실시예에서, 메모리 칩은 DRAM 칩이다. 그러한 예에서, 제1 핀 세트는 배선을 통해 DRAM 칩에 연결하도록 구성될 수 있다. 또한, 가속기 칩은 어플리케이션 특정 계산(예를 들어, AI 계산)을 위한 메모리로서 DRAM 칩의 DRAM 셀들을 사용하도록 구성될 수 있다. 일부 다른 실시예에서, 메모리 칩은 NVRAM 칩이다. 그러한 실시예에서, 제1 핀 세트는 배선을 통해 NVRAM 칩에 연결하도록 구성될 수 있다. 또 한, 가속기 칩은 NVRAM 칩의 NVRAM 셀들을 어플리케이션 특정 계산을 위한 메모리로 사용하도록 구성될 수 있다. 또한, NVRAM 칩은 3D XPoint 메모리 칩이거나 이를 포함할 수 있다. 이러한 예에서, 제1 핀 세트는 배선을 통해 3D XPoint 메모리 칩에 연결하도록 구성될 수 있고, 가속기 칩은 3D XPoint 메모리 칩의 3D XPoint 메모리 셀들을 어플리케이션 특정 계산을 위한 메모리로 사용하도록 구성될 수 있다. 일부 실시예에서, 시스템은 배선을 통해 제1 메모리 칩에 연결된 가속기 칩을 포함하고, 제1 메 모리 칩은 어플리케이션 특정 메모리 칩일 수 있다. 시스템은 또한 GPU(AI 작업을 수행하도록 구성될 수 있음) 및 메인 프로세서(비-AI 작업을 수행하고 AI 작업을 GPU에 위임하도록 구성될 수 있 음)를 포함하는 SoC를 포함한다. 이러한 실시예에서, GPU는 배선을 통해 가속기 칩에 연결 하도록 구성된 핀 세트를 포함하고, 가속기 칩은 GPU에 대한 AI 작업의 AI 계산을 수행하고 가 속화하도록 구성된다. 이러한 실시예에서, 가속기 칩은 GPU에 대한 벡터 및 행렬에 대한 수치적 계산을 수행하도록 구성된 벡터 프로세서를 포함할 수 있다. 그리고, 가속기 칩은 벡터 프로세서를 포함하고 특히 벡터 프 로세서를 통해 AI 계산을 가속화하도록 하드와이어링된 ASIC을 포함한다. 또는, 가속기 칩은 벡터 프 로세서를 포함하고 특히 벡터 프로세서를 통해 AI 계산을 가속화하도록 하드와이어링된 FPGA를 포함 한다. 또는, 가속기 칩은 벡터 프로세서를 포함하고 특히 벡터 프로세서를 통해 AI 계산을 가속 화하도록 하드와이어링된 GPU를 포함한다. 시스템은 또한 메모리 칩을 포함하고, 가속기 칩은, 배선을 통해, 메모리 칩에 연결 될 수 있고 AI 작업의 AI 계산을 수행하고 가속화하도록 구성될 수 있다. 메모리 칩은 DRAM 셀들을 갖는 DRAM 칩이거나 이를 포함할 수 있고, DRAM 셀들은, 가속기 칩에 의해, AI 계산의 가속을 위한 데이터를 저 장하도록 구성될 수 있다. 또는, 메모리 칩은 NVRAM 셀들을 갖는 NVRAM 칩이거나 이를 포함할 수 있고, NVRAM 셀들은, 가속기 칩에 의해, AI 계산의 가속을 위한 데이터를 저장하도록 구성될 수 있다. NVRAM 칩 은 3D XPoint 메모리 셀들을 포함할 수 있고, 3D XPoint 메모리 셀들은, 가속기 칩에 의해, AI 계산의 가 속화를 위한 데이터를 저장하도록 구성될 수 있다. 도 2 및 3은 각각 예시적인 시스템(200, 300)을 도시하며, 각각의 시스템은 도 1에 도시된 가속기 칩과 별 도의 메모리(예를 들어, NVRAM)를 포함한다. 도 2에서, 버스는 시스템(가속기 칩 포함)을 메모리와 연결한다. 일부 실시예에서 NVRAM일 수 있는 메모리는 시스템의 제1 메모리 칩의 메모리와 별개의 메모리이다. 그리고, 메모리(20 4)는 일부 실시예에서 메인 메모리일 수 있다. 시스템에서, 시스템의 SoC는 버스를 통해 메모리와 연결된다. 그리고, 시스템의 일부로서 시스템은 가속기 칩, 제1 메모리 칩, 및 SoC를 포함한다. 시스템의 이들 부 분들은 버스를 통해 메모리에 연결된다. 또한, 도 2에 도시된 바와 같이, SoC에 포함된 메모리 제어기는 시스템의 SoC에 의한 메모리의 데이터 액세스를 제어한다. 예를 들어, 메모리 제 어기는 GPU 및/또는 메인 프로세서에 의한 메모리의 데이터 액세스를 제어한다. 일부 실시 예에서, 메모리 제어기는 시스템의 모든 메모리들의 데이터 액세스(예를 들어, 제1 메모리 칩 및 메모리의 데이터 액세스)를 제어할 수 있다. 그리고, 메모리 제어기는 제1 메모리 칩 및/또 는 메모리에 통신 가능하게 연결될 수 있다. 메모리는 시스템의 제1 메모리 칩에 의해 제공되는 메모리와 별개의 메모리이고, 이것은 메모리 제어기 및 버스를 통해 SoC의 GPU 및 메인 프로세서를 위한 메모리로 사용될 수 있다. 또한, 메모리는 GPU 및 메인 프로세서를 위해 가속기 칩에 의해 수행되지 않는 비 어플리케이션 특정 작업 또는 어플리케이션 특정 작업(예를 들어, 비 AI 작업 또는 AI 작업)을 위한 메모리로 사용될 수 있다. 이러한 작업을 위한 데이터는 메모리 제어기 및 버스를 통해 메모리에 그리고 그로부터 액세스 및 통신될 수 있다. 일부 실시예에서, 메모리는 시스템을 호스팅하는 디바이스와 같은 디바이스의 메인 메모리이다. 예를 들어, 시스템에서, 메모리는 도 8에 도시된 메인 메모리일 수 있다. 도 3에서, 버스는 시스템(가속기 칩 포함)을 메모리와 연결한다. 또한, 시스템에서, 버스는 가속기 칩을 SoC에 연결하고 가속기 칩을 메모리에 연결한다. 또한 도시된 바 와 같이, 시스템에서, 버스는 가속기 칩의 제2 핀 세트뿐만 아니라 배선 및 SoC 및 GPU의 핀 세트를 대체하였다. 시스템과 유사한 시스템의 가속기 칩은 제1 메모리 칩 과 시스템의 SoC를 연결하고; 그러나 연결은 제1 핀 세트와 버스를 통해 이루어진다. 또한, 시스템과 유사하게, 시스템에서, 메모리는 시스템의 제1 메모리 칩의 메모리와 별개의 메모리이다. 시스템에서, 시스템의 SoC는 버스를 통해 메모리와 연결된다. 그 리고, 시스템에서, 시스템의 일부로서 시스템은 가속기 칩, 제1 메모리 칩, 및 SoC를 포함한다. 시스템의 이들 부분들은 시스템의 버스를 통해 메모리에 연결된다. 또한, 유사하게, 도 3에 도시된 바와 같이, SoC에 포함된 메모리 제어기는 시스템의 SoC에 의한 메모리의 데이터 액세스를 제어한다. 일부 실시예에서, 메모리 제어기는 시스템의 모든 메 모리들의 데이터 액세스(예를 들어, 제1 메모리 칩 및 메모리의 데이터 액세스)를 제어할 수 있다. 그리고, 메모리 제어기는 제1 메모리 칩 및/또는 메모리에 연결될 수 있다. 그리고, 메모리 제어기 는 제1 메모리 칩 및/또는 메모리에 통신 가능하게 연결될 수 있다. 또한, 시스템에서, 메모리(일부 실시예에서 NVRAM일 수 있음)는 시스템의 제1 메모리 칩에 의해 제공되는 메모리와 별개의 메모리이고, 이것은 메모리 제어기 및 버스를 통해 SoC의 GPU 및 메인 프로세서를 위한 메모리로 사용될 수 있다. 또한, 가속기 칩은 일부 실시예 및 상 황에서 버스를 통해 메모리를 사용할 수 있다. 그리고, 메모리는 GPU 및 메인 프로세서 에 대한 가속기 칩에 의해 수행되지 않는 비 어플리케이션 특정 작업 또는 어플리케이션 특정 작업 (예를 들어, 비 AI 작업 또는 AI 작업)을 위한 메모리로 사용될 수 있다. 이러한 작업을 위한 데이터는 메모리 제어기 및/또는 버스를 통해 메모리에 및 그로부터 액세스 및 통신될 수 있습니다. 일부 실시예에서, 메모리는 시스템을 호스팅하는 디바이스와 같은 디바이스의 메인 메모리이다. 예를 들어, 시스템에서, 메모리는 도 9에 도시된 메인 메모리일 수 있다. 도 4는 본 개시내용의 일부 실시예에 따른 가속기 칩(예를 들어, AI 가속기 칩)과 SoC를 연결하는 제 1 메모리 칩을 포함하는 예시적인 시스템을 도시한다. 도시된 바와 같이, SoC는 GPU 뿐만 아니라 메인 프로세서를 포함한다. 메인 프로세서는 시스템의 CPU이거나 이를 포함할 수 있다. 그리고, 가속기 칩은 벡터 프로세서를 포함한다.시스템에서, 메모리 칩은 제1 핀 세트 및 제2 핀 세트를 포함한다. 제1 핀 세트는 배 선을 통해 가속기 칩에 연결하도록 구성된다. 제2 핀 세트는 배선을 통해 SoC에 연결 하도록 구성된다. 도시된 바와 같이, 가속기 칩은 배선을 통해 가속기 칩에 제1 메모리 칩을 연 결하는 대응하는 핀 세트를 포함한다. SoC의 GPU는 배선을 통해 SoC를 제1 메모리 칩 에 연결하는 대응하는 핀 세트를 포함한다. 제1 메모리 칩은, 제2 핀 세트를 통해, 가속기 칩에 의해 계산 입력(예를 들어, AI 연산 입력) 으로 사용되도록 SoC로부터 수신된 계산 입력 데이터(예를 들어, AI 계산 입력 데이터)를 저장 및 제공하 도록 구성된 제1 복수의 메모리 셀들을 포함한다. 계산 입력 데이터는 제1 복수의 메모리 셀들로부터 액세스되 고 제1 핀 세트를 통해 가속기 칩에 의해 수신 및 사용되도록 제1 메모리 칩으로부터 전송된다. 제1 복수의 메모리 셀들은 DRAM 셀들 및/또는 NVRAM 셀들을 포함할 수 있다. NVRAM 셀들을 갖는 예에서, NVRAM 셀들은 3D XPoint 메모리 셀들이거나 이를 포함할 수 있다. 제1 메모리 칩은 또한, 핀의 제1 세트를 통해, SoC에 의해 검색되거나 계산 입력(예를 들어, AI 연산 입력)으로서 가속기 칩에 의해 재사용되도록 가속기 칩으로부터 수신된 계산 출력 데이터(예를 들어, AI 연산 출력 데이터)를 저장 및 제공하도록 구성된 제2 복수의 메모리 셀들을 포함한다. 계산 출력 데이 터는 제2 복수의 메모리 셀들로부터 액세스될 수 있고, 제1 핀 세트를 통해, 가속기 칩에 의해 수신 되고 사용되도록 제1 메모리 칩으로부터 전송될 수 있다. 또한, 계산 출력 데이터는 제2 복수의 메모리 셀 들로부터 액세스될 수 있고, 핀의 제2 세트를 통해, SoC 또는 SoC의 GPU에 의해 수신되고 사용될 SoC 또는 SoC의 GPU로부터 전송될 수 있다. 제2 복수의 메모리 셀들은 DRAM 셀들 및/또는 NVRAM 셀들을 포함할 수 있다. NVRAM 셀들을 갖는 예에서, NVRAM 셀들은 3D XPoint 메모리 셀들이거나 이를 포함할 수 있다. 제1 메모리 칩은 또한 비 AI 작업을 위해 SoC에 의해 검색될, 핀 세트를 통해, SoC로부터 수신된 비 AI 작업과 관련된 비AI 데이터를 저장하도록 구성된 제3 복수의 메모리 셀들을 포함한다. 비 AI 데이 터는 제3 복수의 메모리 셀들로부터 액세스될 수 있고, 핀의 제2 세트를 통해, 제1 메모리 칩으로부 터 전송되어 SoC, SoC의 GPU 또는 SoC의 메인 프로세서에 의해 수신 및 사용될 수 있다. 제3 복수의 메모리 셀들은 DRAM 셀들 및/또는 NVRAM 셀들을 포함할 수 있다. NVRAM 셀들을 갖는 예에서, NVRAM 셀들 은 3D XPoint 메모리 셀들이거나 이를 포함할 수 있다. 가속기 칩은 SoC에 대한 어플리케이션 특정 계산(예를 들어, AI 계산)을 수행하고 가속화하도록 구성 된다. 가속기 칩은 또한 어플리케이션 특정 계산을 위한 메모리로서 제1 메모리 칩을 사용하도록 구 성된다. 어플리케이션 특정 계산의 가속은 벡터 프로세서에 의해 수행될 수 있다. 가속기 칩의 벡터 프로세서는 SoC에 대한 벡터 및 행렬에 대한 수치 계산을 수행하도록 구성될 수 있다. 예를 들어, 벡 터 프로세서는 메모리로서 제1 및 제2 복수의 메모리 셀들을 사용하여 SoC에 대한 벡터 및 행렬에 대 한 수치 계산을 수행하도록 구성될 수 있다. 가속기 칩은 벡터 프로세서를 포함하고 벡터 프로세서를 통해 어플리케이션 특정 계산(예를 들 어, AI 계산)을 가속화하도록 특별히 하드와이어링된 ASIC을 포함할 수 있다. 대안적으로, 가속기 칩은 벡 터 프로세서를 포함하고 벡터 프로세서를 통해 어플리케이션 특정 계산을 가속화하도록 특별히 하드 와이어링된 FPGA를 포함할 수 있다. 일부 실시예에서, 가속기 칩은 벡터 프로세서를 포함하고 벡터 프로세서를 통해 어플리케이션 특정 계산을 가속화하도록 특별히 하드와이어링된 GPU를 포함할 수 있다. 이러한 실시예에서, GPU는 벡터 프로세서를 통해 어플리케이션 특정 계산을 가속화하도록 특히 수정될 수 있다. 도시된 바와 같이, SoC는 GPU를 포함한다. 그리고, 가속기 칩은 GPU에 대한 어플리케이션 특정 계산을 수행하고 가속화하도록 구성될 수 있다. 예를 들어, 벡터 프로세서는 GPU에 대한 벡터 및 행렬에 대한 수치 계산을 수행하도록 구성될 수 있다. 또한, GPU는 어플리케이션 특정 작업 및 계산을 수행하도록 구성될 수 있다. 또한, 도시된 바와 같이, SoC는 비 AI 작업 및 계산을 수행하도록 구성된 메 인 프로세서를 포함한다. 일부 실시예에서, 시스템은 메모리 칩, 가속기 칩, 및 SoC를 포함하고, 메모리 칩은 배선을 통해 가속기 칩에 연결하도록 구성된 제1 핀 세트와 배선을 통해 SoC에 연결 하도록 구성된 제1 핀 세트를 적어도 포함한다. 그리고, 메모리 칩은, 핀 세트를 통해, AI 계산 입력으로서 가속기 칩에 의해 사용되도록 SoC로부터 수신된 AI 계산 입력 데이터를 저장 및 제공하도 록 구성된 제1 복수의 메모리 셀들뿐만 아니라 다른 핀 세트를 통해, SoC에 의해 검색되거나 AI 계산입력으로서 가속기 칩에 의해 재사용되도록 가속기 칩으로부터 수신된 AI 계산 출력 데이터를 저장 및 제공하도록 구성된 제2 복수의 메모리 셀들을 포함할 수 있다. 그리고 메모리 칩은 비 AI 계산을 위한 메모리에 대해 사용되는 제3 복수의 셀들을 포함할 수 있다. 또한, SoC는 GPU를 포함하고, 가속기 칩은 제1 및 제2 복수의 메모리 셀들을 메모리로 사용하여 GPU에 대한 AI 계산을 수행하고 가속화하도록 구성될 수 있다. 그리고, 가속기 칩은 제1 및 제2 복수 의 메모리 셀들을 메모리로 사용하여 SoC에 대한 벡터 및 행렬에 대한 수치 계산을 수행하도록 구성될 수 있는 벡터 프로세서를 포함한다. 또한, 시스템에서, 메모리 칩의 제1 복수의 메모리 셀들은, 핀 세트를 통해, AI 계산 입력으로 서 가속기 칩(예를 들어, AI 가속기 칩)에 의해 사용되도록 SoC로부터 수신된 AI 계산 입력 데이터를 저장하고 제공하도록 구성될 수 있다. 그리고, 메모리 칩의 제2 복수의 메모리 셀들은, 다른 핀 세트 통해, SoC에 의해 검색되거나 AI 계산 입력으로서 가속기 칩에 의해 재사용되도록 가속기 칩으 로부터 수신된 AI 계산 출력 데이터를 저장 및 제공하도록 구성될 수 있다. 그리고, 메모리 칩의 제3 복수 의 메모리 셀들은, 핀 세트를 통해, 비 AI 작업에 대해 SoC에 의해 검색되도록 SoC로부터 수신 된 비 AI 작업과 관련된 비 AI 데이터를 저장하도록 구성될 수 있다. 메모리 칩의 제1, 제2 및 제3 복수의 메모리 셀들 각각은 DRAM 셀들 및/또는 NVRAM 셀들을 포함할 수 있고 NVRAM 셀들은 3D XPoint 메모리 셀들을 포함할 수 있다. 도 5 내지 7은 각각 예시적인 시스템(500, 600, 700)을 도시하며, 각각의 시스템은 도 4에 도시된 메모리 칩 과 별도의 메모리를 포함한다. 도 5에서, 버스는 시스템(메모리 칩 및 가속기 칩 포함)을 메모리와 연결한다. 메모 리(예를 들어, NVRAM)는 시스템의 제1 메모리 칩의 메모리와 별개의 메모리이다. 그리고, 메모 리는 메인 메모리일 수 있다. 시스템에서, 시스템의 SoC는 버스를 통해 메모리와 연결된다. 그리고, 시스템의 일부로서 시스템은 제1 메모리 칩, 가속기 칩, 및 SoC를 포함한다. 시스템의 이들 부 분들은 버스를 통해 메모리에 연결된다. 또한, 도 5에 도시된 바와 같이, SoC에 포함된 메모리 제어기는 시스템의 SoC에 의한 메모리의 데이터 액세스를 제어한다. 예를 들어, 메모리 제 어기는 GPU 및/또는 메인 프로세서에 의한 메모리의 데이터 액세스를 제어한다. 일부 실시 예에서, 메모리 제어기는 시스템의 모든 메모리의 데이터 액세스(예를 들어, 제1 메모리 칩 및 메모리의 데이터 액세스)를 제어할 수 있다. 그리고, 메모리 제어기는 제1 메모리 칩 및/또는 메모리에 통신 가능하게 연결될 수 있다. 메모리는 시스템의 제1 메모리 칩에 의해 제공되는 메모리와 별개의 메모리이고, 메모리 제어기 및 버스를 통해 SoC의 GPU 및 메인 프로세서를 위한 메모리로 사용될 수 있다. 또 한, 메모리는 GPU 및 메인 프로세서에 대한, 가속기 칩에 의해 수행되지 않는 비 어플리케 이션 특정 작업 또는 어플리케이션 특정 작업(예를 들어, 비 AI 작업 또는 AI 작업)을 위한 메모리로 사용될 수 있다. 이러한 작업을 위한 데이터는 메모리 제어기 및 버스를 통해 메모리에 및 그로부터 액세 스 및 통신될 수 있다. 일부 실시예에서, 메모리는 시스템을 호스팅하는 디바이스와 같은 디바이스의 메인 메모리이다. 예를 들어, 시스템에서, 메모리는 도 8에 도시된 메인 메모리일 수 있다. 도 6에서, 도 5와 유사하게, 버스는 시스템(메모리 칩 및 가속기 칩 포함)을 메모리 와 연결한다. 시스템(500 및 700)과 관련하여 시스템에 고유한, 제1 메모리 칩은 제1 메모리 칩(40 2)을 각각 배선(614 및 616)을 통해 가속기 칩 및 SoC 모두에 직접 연결하는 단일 핀 세트를 포 함한다. 또한, 시스템에서 가속기 칩은 가속기 칩을 배선을 통해 직접 제1 메모리 칩(40 2)에 연결하는 단일 핀 세트를 포함한다. 또한, 시스템에서, SoC의 GPU는 SoC를 배선을 통해 직접 제1 메모리 칩에 연결하는 핀 세트를 포함한다. 시스템에서, 시스템의 SoC는 버스를 통해 메모리와 연결된다. 그리고, 시스템의 일부로서 시스템은 제1 메모리 칩, 가속기 칩, 및 SoC를 포함한다. 시스템의 이들 부 분들은 버스를 통해 메모리에 연결된다(예를 들어, 가속기 칩 및 제1 메모리 칩은 SoC 및 버스를 통해 메모리에 간접적으로 연결되고, SoC는 버스를 통해 메모리에 직접 연결됨). 또한, 도 6에 도시된 바와 같이, SoC에 포함된 메모리 제어기는 시스템의 SoC에 의한 메모리의 데이터 액세스를 제어한다. 예를 들어, 메모리 제어기는 GPU 및/또는 메인 프로세서에 의한 메모리의 데이터 액세스를 제어한다. 일부 실시예에서, 메모리 제어기는 시스템의 모든 메모리의 데이터 액세스(예를 들어, 제1 메모리 칩 및 메모리의 데이터 액세스) 를 제어할 수 있다. 그리고, 메모리 제어기는 제1 메모리 칩 및/또는 메모리에 통신 가능하게 연결될 수 있다. 메모리는 시스템의 제1 메모리 칩에 의해 제공되는 메모리와 별개의 메모리(예를 들어, NVRAM) 이고, 메모리 제어기 및 버스를 통해 SoC의 GPU 및 메인 프로세서를 위한 메모리로 사용될 수 있다. 또한, 메모리는 GPU 및 메인 프로세서에 대한, 가속기 칩에 의해 수행되 지 않는 비 어플리케이션 특정 작업 또는 어플리케이션 특정 작업(예를 들어, 비 AI 작업 또는 AI 작업)을 위한 메모리로 사용될 수 있다. 이러한 작업을 위한 데이터는 메모리 제어기 및 버스를 통해 메모리 에 및 그로부터 액세스 및 통신될 수 있다. 일부 실시예에서, 메모리는 시스템을 호스팅하는 디바이스와 같은 디바이스의 메인 메모리이다. 예를 들어, 시스템에서 메모리는 도 8에 도시된 메인 메모리일 수 있다. 도 7에서, 버스는 시스템(메모리 칩 및 가속기 칩 포함)을 메모리와 연결한다. 또한, 시스템에서, 버스는 제1 메모리 칩을 SoC에 연결하고 제1 메모리 칩을 메모리 에 연결한다. 또한 도시된 바와 같이, 시스템에서, 버스는 제1 메모리 칩의 제2 핀 세트뿐 만 아니라 배선 및 SoC 및 GPU의 핀 세트를 대체하였다. 시스템(500 및 600)과 유사한 시 스템의 제1 메모리 칩은 가속기 칩과 시스템의 SoC를 연결하고; 그러나 연결은 제1 핀 세트와 버스를 통해 이루어진다. 또한, 시스템 시스템(500 및 600)과 유사하게, 시스템에서, 메모리는 시스템의 제1 메모리 칩 의 메모리와 별개의 메모리이다. 시스템에서, 시스템의 SoC는 버스를 통해 메모리 와 연결된다. 그리고, 시스템에서, 시스템의 일부로서 시스템은 제1 메모리 칩, 가속 기 칩, 및 SoC를 포함한다. 시스템의 이들 부분들은 시스템의 버스를 통해 메모리 에 연결된다. 또한, 유사하게, 도 7에 도시된 바와 같이, SoC에 포함된 메모리 제어기는 시스템 의 SoC에 의한 메모리의 데이터 액세스를 제어한다. 일부 실시예에서, 메모리 제어기는 시 스템의 모든 메모리의 데이터 액세스(예를 들어, 제1 메모리 칩 및 메모리의 데이터 액세스)를 제어할 수 있다. 그리고, 메모리 제어기는 제1 메모리 칩 및/또는 메모리에 통신 가능하게 연결 될 수 있다. 또한, 시스템에서, 메모리는 시스템의 제1 메모리 칩에 의해 제공되는 메모리와 별개의 메 모리(예를 들어, NVRAM)이고, 메모리 제어기 및 버스를 통해 SoC의 GPU 및 메인 프로세서 를 위한 메모리로 사용될 수 있다. 또한, 가속기 칩은 제1 메모리 칩 및 버스를 통해 일부 실시예 및 상황에서 메모리를 사용할 수 있다. 그러한 예에서, 제1 메모리 칩은 가속기 칩 및 메모리를 위한 캐시를 포함할 수 있다. 그리고, 메모리는 GPU 및 메인 프로세서에 대한 가 속기 칩에 의해 수행되지 않는 비 어플리케이션 특정 작업 또는 어플리케이션 특정 작업(예를 들어, 비 AI 작업 또는 AI 작업)을 위한 메모리로 사용될 수 있다. 이러한 작업을 위한 데이터는 메모리 제어기 및/또 는 버스를 통해 메모리에 액세스 및 통신될 수 있다. 일부 실시예에서, 메모리는 시스템을 호스팅하는 디바이스와 같은 디바이스의 메인 메모리이다. 예를 들어, 시스템에서 메모리는 도 9에 도시된 메인 메모리일 수 있다. 본원에 개시된 가속기 칩의 실시예(예를 들어, 각각 도 1 내지 3 및 4 내지 7에 도시된 가속기 칩 및 가속 기 칩 참조)는 마이크로프로세서 칩 또는 SoC 등일 수 있다. 가속기 칩의 실시예는 인공 신경망, 머신 비 전 및 머신 러닝을 포함하는 AI 어플리케이션의 하드웨어 가속을 위해 설계될 수 있다. 일부 실시예에서, 가속 기 칩(예를 들어, AI 가속기 칩)은 벡터 및 행렬에 대한 수치 계산을 수행하도록 구성될 수 있다. 그러한 실시 예에서, 가속기 칩은 벡터 및 행렬에 대한 수치 계산을 수행하기 위해 벡터 프로세서를 포함할 수 있다(예를 들 어, 벡터 및 행렬에 대한 수치 계산을 수행하도록 구성될 수 있는 각각 도 1 내지 3 및 4 내지 7에 도시된 벡터 프로세서(112 및 412) 참조). 본원에 개시된 가속기 칩의 실시예는 ASIC 또는 FPGA일 수 있거나 이를 포함할 수 있다. 가속기 칩의 ASIC 실시 예에서, 가속기 칩은 특정 어플리케이션 계산(예를 들어, AI 계산)의 가속을 위해 특별히 하드와이어링된다. 일 부 다른 실시예에서, 가속기 칩은 수정되지 않은 FPGA 또는 GPU를 넘어서 어플리케이션 특정 계산(AI 계산과 같 은)의 가속화를 위해 수정된 FPGA 또는 GPU일 수 있다. 일부 다른 실시예에서, 가속기 칩은 수정되지 않은 FPGA 또는 GPU일 수 있다. 본원에 설명된 ASIC은 어플리케이션 특정 계산(예를 들어, AI 계산)의 가속화와 같은 특정 용도 또는 어플리케 이션을 위해 맞춤화된 IC를 포함할 수 있다. 이는 일반적으로 그래픽 처리를 위한 GPU와 같은 다른 유형의 범용 프로세서 또는 CPU에 의해 일반적으로 구현되는 범용 용도와 다르다. 본원에 설명된 FPGA는 IC 및 FPGA의 제조 후에 설계 및/또는 구성된 IC에 포함될 수 있다. 따라서 IC와 FPGA는 현장에서 프로그래밍 가능하다. FPGA 구성은 하드웨어 설명 언어(HDL)를 사용하여 지정될 수 있다. 마찬가지로, ASIC 구성은 HDL을 사용하여 지정될 수 있다. 본원에 설명된 GPU는 디스플레이 디바이스에 출력될 프레임 버퍼의 이미지 생성 및 업데이트를 가속화하기 위해 메모리를 빠르게 조작하고 변경하도록 구성된 IC를 포함할 수 있다. 그리고, 본원에 설명된 시스템은 GPU에 연 결된 디스플레이 디바이스 및 디스플레이 디바이스 및 GPU에 연결된 프레임 버퍼를 포함할 수 있다. 본원에 설 명된 GPU는 임베디드 시스템, 모바일 디바이스, 개인용 컴퓨터, 워크스테이션 또는 게임 콘솔, 또는 디스플레이 디바이스에 연결되어 이를 사용하는 임의의 디바이스의 일부일 수 있다. 본원에 설명된 마이크로프로세서 칩의 실시예는 각각 적어도 중앙 처리 장치의 기능을 통합하는 하나 이상의 집 적 회로이다. 각 마이크로프로세서 칩은 다목적일 수 있으며 마이크로프로세서 칩에 연결된 메모리에 저장된 명 령어에 따라 이진 데이터를 입력으로 받아들이고 레지스터와 클록을 사용하여 데이터를 처리하여 칩을 구현하는 적어도 하나의 클록 및 레지스터를 포함한다. 데이터를 처리할 때, 마이크로프로세서 칩은 입력 결과와 명령어 를 출력으로 제공할 수 있다. 그리고, 출력은 마이크로프로세서 칩에 연결된 메모리에 제공될 수 있다. 본원에 설명된 SoC의 실시예는 각각 컴퓨터 또는 다른 전자 시스템의 컴포넌트를 통합하는 하나 이상의 집적 회 로이다. 일부 실시예에서, SoC는 단일 IC이다. 다른 실시예에서, SoC는 분리되고 연결된 집적 회로들을 포함할 수 있다. 일부 실시예에서, SoC는 자신의 CPU, 메모리, 입력/출력 포트, 2차 스토리지, 또는 이들의 임의의 조 합을 포함할 수 있다. 이러한 하나 이상의 부분들은 본원에 설명된 SoC의 단일 기판 또는 마이크로프로세서 칩 에 있을 수 있다. 일부 실시예에서, SoC는 쿼터(quarter), 니켈 또는 다임(dime)보다 작다. SoC의 일부 실시예 는 모바일 디바이스(예를 들어, 스마트폰 또는 태블릿 컴퓨터), 임베디드 시스템 또는 사물 인터넷의 디바이스 의 일부일 수 있다. 일반적으로, SoC는 기능에 따라 컴포넌트들을 분리하고 중앙 인터페이스 회로 기판을 통해 이들을 연결하는 마더보드 기반 아키텍처를 갖는 시스템과 다르다. 예를 들어, 도 1 내지 3에 도시된 제1 메모리 칩 또는 도 4 내지 7에 도시된 제1 메모리 칩을 참조하 면 가속기 칩(예를 들어, AI 가속기 칩)에 직접 연결된 본원에 설명된 메모리 칩의 실시예는 또한 전체 시스템 의 다중 메모리 칩들을 설명할 때 명확성을 위해 본원에서 어플리케이션 특정 메모리 칩이라고도 지칭될 수 있 다. 본원에 설명된 어플리케이션 특정 메모리 칩은 어플리케이션 특정 계산(예를 들어, AI 계산)을 위해 특별히 하드와이어링될 필요는 없다. 어플리케이션 특정 메모리 칩 각각은 DRAM 칩이나 NVRAM 칩, 또는 DRAM 칩이나 NVRAM 칩과 유사한 기능을 가진 메모리 디바이스일 수 있다. 그리고, 예를 들어, 도 1내지 3에 도시된 가속기 칩 및 도 4 내지 7에 도시된 가속기 칩을 참조하면 각각의 어플리케이션 특정 메모리 칩은 가속기 칩 (예를 들어, AI 가속기 칩)에 직접 연결될 수 있고, 어플리케이션 특정 메모리 칩이 가속기 칩 또는 별도의 SoC 또는 프로세서에 의해 구성된 후 가속기 칩에 의한 어플리케이션 특정 계산(AI 계산과 같은)의 가속화를 위해 특별히 메모리 유닛들 또는 셀들을 가질 수 있다(예를 들어, 도 1 내지 3 및 4 내지 7에 각각 표시된 SoC(106 및 406) 참조). 본원에 기술된 DRAM 칩은 커패시터 및 트랜지스터(예를 들어, MOSFET)를 갖는 메모리 셀 또는 유닛에 데이터의 각 비트를 저장하는 랜덤 액세스 메모리를 포함할 수 있다. 본원에 설명된 DRAM 칩은 IC 칩의 형태를 취할 수 있고 수십억 개의 DRAM 메모리 유닛들 또는 셀들을 포함할 수 있다. 각 유닛 또는 셀에서, 커패시터는 충전 또 는 방전될 수 있다. 이것은 비트의 두 값들을 나타내는 데 사용되는 두 가지 상태들을 제공할 수 있다. 커패시 터의 전하가 커패시터에서 서서히 누출될 수 있으므로, 커패시터와 메모리 장치의 상태를 유지하기 위해 커패시 터에 데이터를 주기적으로 재기록하는 외부 메모리 리프레시 회로가 필요하다. DRAM은 또한 휘발성 메모리이며 전원이 제거되면 데이터가 빠르게 손실된다는 점에서 플래시 메모리 또는 NVRAM과 같은 비휘발성 메모리가 아니 다. DRAM 칩의 장점은 저비용 및 고용량 컴퓨터 메모리가 필요한 디지털 전자 제품에 사용될 수 있다는 것이다. DRAM은 특히 GPU에 대한 메모리 또는 메인 메모리로 사용하는 데 유용하다.본원에 설명된 NVRAM 칩은 비휘발성인 랜덤 액세스 메모리를 포함할 수 있으며, 이는 DRAM과 구별되는 주요 특 징이다. 본원에 설명된 실시예에서 사용될 수 있는 NVRAM 유닛들 또는 셀들의 예는 3D XPoint 유닛들 또는 셀들 을 포함할 수 있다. 3D XPoint 유닛 또는 셀에서, 비트 저장은 적층 가능한 크로스 그리드 데이터 액세스 어레 이와 함께 벌크 저항의 변화를 기반으로 한다. 본원에 설명된 SoC의 실시예는 메인 프로세서(예를 들어, CPU 또는 CPU를 포함하는 메인 프로세서)를 포함할 수 있다. 예를 들어, 도 1 내지 3에 도시된 SoC 및 도 4 내지 7에 도시된 SoC 및 도 1 내지 7에 도시된 메인 프로세서를 참조한다. 이러한 실시예에서, SoC의 GPU(예를 들어, 도 1 내지 3에 도시된 GPU 및 도 4 내지 7에 도시된 GPU 참조)는 어플리케이션 특정 작업 및 계산(예를 들어, AI 작업 및 계산)을 위한 명령어를 실행할 수 있고 메인 프로세서는 비 어플리케이션 특정 작업 및 계산(예를 들어, 비 AI 작업 및 계 산)을 위한 명령어를 실행할 수 있다. 그리고, 그러한 실시예에서, SoC에 연결된 가속기 칩(예를 들어, 도 1 내 지 7에 도시된 가속기 칩 중 하나 참조)은 특히 GPU에 대한 어플리케이션 특정 작업 및 계산(예를 들어, AI 작 업 및 계산)의 가속화를 제공할 수 있다. 본원에 설명된 SoC의 실시예 각각은 SoC의 컴포넌트들을 서로 연결(메 인 프로세서와 GPU 연결 등)하기 위한 자체 버스를 포함할 수 있다. 또한 SoC의 버스는 SoC를 SoC 외부의 버스 에 연결하여 SoC의 컴포넌트가 별도의 메모리 또는 메모리 칩(예를 들어, 도 2 내지 3 및 5 내지 7에 도시된 메 모리 및 도 8 내지 9에 도시된 주 메모리 참조)과 같은 SoC 외부의 칩 및 디바이스와 결합할 수 있도 록 구성될 수 있다. 메인 프로세서가 수행하는 기존 작업이 아닐 수 있는 가속기 칩을 사용하지 않는 어플리케이션 특정 계산 및 작 업(예를 들어, AI 계산 및 작업) 또는 GPU의 비 어플리케이션 특정 계산 및 작업(예를 들어, 비 AI 계산 및 작 업)은 별도의 메모리 칩(어플리케이션 특정 메모리일 수 있음)과 같은 별도의 메모리를 사용할 수 있고 메모리 는 DRAM, NVRAM, 플래시 메모리 또는 이들의 조합으로 구현될 수 있다. 예를 들어, 도 2 내지 3 및 5 내지 7에 도시된 메모리와 도 8 내지 9에 도시된 메인 메모리를 참조한다. SoC 외부의 버스를 통해 별도의 메 모리 또는 메모리 칩은 SoC 및 메인 프로세서(예를 들어, CPU)에 연결될 수 있다(예를 들어, 도 2 내지 3 및 5 내지 7에 도시된 메모리뿐만 아니라 도 8 내지 9에 도시된 메인 메모리를 참조; 및 도 2 내지 3 및 5 내지 7에 도시된 버스와 도 8 내지 9에 도시된 버스 참조). 그러한 실시예에서, 별도의 메모리 또는 메모리 칩은 특히 메인 프로세서를 위한 메모리 유닛들을 가질 수 있다. 또한, SoC 외부의 버스를 통해 별도의 메모리 또는 메모리 칩은 SoC 및 GPU에 연결될 수 있다. 그러한 실시예에서, 별도의 메모리 또는 메모리 칩은 메인 프로세서 또는 GPU를 위한 메모리 유닛들 또는 셀들을 가질 수 있다. 본 개시의 목적을 위해 본원에 설명된 어플리케이션 특정 메모리 또는 메모리 칩(예를 들어, 도 1 내지 3에 도 시된 제1 메모리 칩 또는 도 4 내지 7에 도시된 제1 메모리 칩 참조) 및 본원에 설명된 별도의 메모 리 또는 메모리 칩(예를 들어, 도 2 내지 3 및 5 내지 7에 도시된 메모리 및 도 8 내지 9에 도시된 메인 메모리 참조)은 각각 메모리 칩들의 스트링(예를 들어, 도 10 및 11에 도시된 메모리 칩들의 스트링 참 조)과 같은 메모리 칩들의 그룹으로 대체될 수 있다는 것이 이해될 수 있다. 예를 들어, 별도의 메모리 또는 메 모리 칩은 적어도 NVRAM 칩 및 NVRAM 칩의 다운스트림에 있는 플래시 메모리 칩을 포함하는 메모리 칩들의 스트 링으로 대체될 수 있다. 또한, 별도의 메모리 칩은 적어도 2개의 메모리 칩들로 대체될 수 있고, 여기서 칩들 중 하나는 메인 프로세서(예를 들어, CPU)용이고 다른 칩은 비 AI 계산 및/또는 작업을 위한 메모리로 사용하기 위한 GPU용이다. 본원에 설명된 메모리 칩의 실시예는 메인 메모리의 일부일 수 있고 및/또는 컴퓨터에서 즉시 사용하기 위해 또 는 본원에 설명된 프로세서 중 어느 하나(예를 들어, 본원에 설명된 임의의 SoC 또는 가속기 칩)에 의해 즉시 사용하기 위해 정보를 저장하는 컴퓨터 하드웨어일 수 있다. 본원에 설명된 메모리 칩은 컴퓨터 스토리지보다 더 빠른 속도로 작동할 수 있다. 컴퓨터 스토리지는 정보 액세스 속도가 느리지만 더 높은 용량과 더 나은 데이 터 안정성을 제공할 수도 있다. 본원에서 설명되는 메모리 칩은 고속 동작이 가능한 메모리의 일종인 RAM을 포 함할 수 있다. 메모리는 어드레싱 가능한 반도체 메모리 유닛들 또는 셀들로 구성될 수 있고, 그 유닛들 또는 셀들은 MOSFET에 의해 적어도 부분적으로 구현될 수 있다. 추가적으로, 본원에 개시된 적어도 일부 실시예는 벡터 프로세서(예를 들어, 각각 도 1 내지 3 및 4 내지 7에 도시된 벡터 프로세서(112 및 412) 참조)를 갖는 가속기 칩(예를 들어, AI 가속기 칩)에 관한 것이다. 그리고, 본원에 개시된 적어도 일부 실시예는 메모리를 형성하기 위해 메모리 계층 및 메모리 칩들의 스트링을 사용하는 것에 관한 것이다(예를 들어, 도 10 및 11 참조). 본원에 설명된 벡터 프로세서의 실시예는 벡터라고 하는 데이터의 1차원 어레이 또는 매트릭스라고 하는 데이터 의 다차원 어레이에 대해 동작하는 명령어를 포함하는 명령 세트를 구현할 수 있는 각각의 IC이다. 벡터 프로세 서는 명령어가 단일 데이터 항목에 대해 작동하는 스칼라 프로세서(scalar processor)와 상이하다. 일부 실시예 에서, 벡터 프로세서는 단순히 명령어를 파이프라이닝(pipelining)하는 것 이상으로 나아갈 수 있고 데이터 자 체를 파이프라이닝 할 수 있다. 파이프라이닝은 명령어 또는 벡터 프로세서의 경우 데이터 자체가 여러 서브 유 닛들을 차례로 통과하는 프로세스를 포함할 수 있다. 일부 실시예에서, 벡터 프로세서는 벡터 또는 숫자의 행렬 에 대한 산술 연산(arithmetic operation)을 동시에 지시하는 명령어를 공급 받는다. 계속해서 명령어를 디코딩 한 다음 명령어를 완료하는 데 필요한 데이터를 가져오는 대신, 벡터 프로세서는 메모리에서 단일 명령어를 판 독하고, 이는 단순히 명령어가 마지막 데이터보다 한 단계 더 큰 어드레스에서 다른 데이터 항목에 대해 다시 작동한다는 것을 의미하는 명령어 자체의 정의에 암시되어 있다. 이를 통해 디코딩 시간을 크게 절약할 수 있다. 도 8은 본 개시내용의 일부 실시예에 따른 예시적인 컴퓨팅 디바이스의 부분들의 예시적인 배열을 도시한 다. 컴퓨팅 디바이스의 부분들의 예시적인 배열은 도 1에 도시된 시스템, 도 2에 도시된 시스템 , 도 4에 도시된 시스템, 도 5에 도시된 시스템, 및 도 6에 도시된 시스템을 포함할 수 있 다. 컴퓨팅 디바이스에서, AI 컴포넌트일 수 있는 어플리케이션 특정 컴포넌트(예를 들어, 도 8의 어플리 케이션 특정 컴포넌트 참조)는 도 1, 2, 4, 5 및 6에 각각 배열되고 도시된 바와 같은 제1 메모리 칩(104 또는 402) 및 가속기 칩(102 또는 404)뿐만 아니라 도 1, 2, 4, 5 및 6에 각각 구성되고 도시된 SoC(106 또는 406)를 포함할 수 있다. 컴퓨팅 디바이스에서, 배선은 어플리케이션 특정 컴포넌트들의 컴포넌트들을 서로 직접 연결한다(예를 들어, 각각 도 1 내지 2 및 4 내지 6에 도시된 배선뿐만 아니라 배선(124 및 424) 참 조). 그리고, 컴퓨팅 디바이스에서, 배선은 어플리케이션-특정 컴포넌트를 SoC에 직접 연결한다(예를 들어, 어플리케이션 특정 컴포넌트를 SoC에 직접 연결하는 배선 참조). 어플리케이션 특정 컴포넌트 를 SoC에 직접 연결하는 배선은 도 1 및 2에 도시된 바와 같은 배선 또는 도 4 및 5에 도시된 바와 같은 배선을 포함할 수 있다. 또한, 어플리케이션 특정 컴포넌트를 SoC에 직접 연결하는 배선은 도 6에 도시된 바와 같이 배선을 포함할 수 있다. 컴퓨팅 디바이스는 도 8에 도시된 바와 같이 컴퓨터 네트워크를 통해 다른 컴퓨팅 디바이스에 통신 가능하게 연결될 수 있다. 컴퓨팅 디바이스는 적어도 버스(메모리 버스와 주변 장치 버스의 조합과 같은--하나 이상의 버스일 수 있음), SoC(SoC(106 또는 406)이거나 이를 포함할 수 있음), 어플리케이션 특정 컴포넌트(액셀러레이터 칩 및 제1 메모리 칩 또는 제1 메모리 칩 및 가속기 칩 일 수 있음) 및 메인 메모리(메모리이거나 이를 포함할 수 있음), 뿐만 아니라 네트워크 인터페이스 , 및 데이터 저장 시스템을 포함한다. 버스는 SoC, 메인 메모리, 네트워크 인터페이 스, 및 데이터 저장 시스템을 통신 가능하게 연결한다. 그리고, 버스는 버스 및/또는 배선 (126, 426, 616)과 같은 점대점(point-to-point) 메모리 연결을 포함할 수 있다. 컴퓨팅 디바이스는 버스 (하나 이상의 버스 및 배선을 포함할 수 있음)를 통해 서로 통신하는 SoC, 메인 메모리(예를 들 어, 판독 전용 메모리(ROM), 플래시 메모리, DRAM, 예를 들어 동기식 DRAM(SDRAM) 또는 램버스(Rambus) DRAM(RDRAM), NVRAM, SRAM 등), 및 데이터 저장 시스템의 적어도 하나 이상의 프로세서를 포함하는 컴퓨터 시스템을 포함한다. 메인 메모리(메모리일 수 있고, 이를 포함하거나 이에 포함될 수 있음)는 도 10에 도시된 메모리 스 트링을 포함할 수 있다. 또한, 메인 메모리는 도 11에 도시된 메모리 스트링을 포함할 수 있 다. 일부 실시예에서, 데이터 저장 시스템은 메모리 스트링 또는 메모리 스트링을 포함할 수 있다. SoC는 마이크로프로세서, CPU 등과 같은 하나 이상의 범용 처리 디바이스를 포함할 수 있다. 또한, SoC는 GPU, ASIC, FPGA, 디지털 신호 프로세서(DSP), 네트워크 프로세서, 프로세서 인 메모리(PIM) 등과 같은 하나 이상의 특수 목적 처리 디바이스를 포함할 수 있다. SoC는 복잡한 명령어 세트 컴퓨팅(CISC) 마 이크로프로세서, 감소된 명령어 세트 컴퓨팅(RISC) 마이크로프로세서, 베리로그 명렁어 워드(VLIW) 마이크로프 로세서 또는 다른 명령어 세트를 구현하는 프로세서, 또는 명령어 세트의 조합을 구현하는 프로세서가 있는 하 나 이상의 프로세서를 포함할 수 있다. SoC의 프로세서는 본원에서 논의된 동작 및 단계를 수행하기 위한 명령어를 실행하도록 구성될 수 있다. SoC는 네트워크와 같은 하나 이상의 통신 네트워크를 통해 통 신하기 위해 네트워크 인터페이스와 같은 네트워크 인터페이스 디바이스를 더 포함할 수 있다. 데이터 저장 시스템은 본원에 설명된 방법론 또는 기능 중 임의의 하나 이상을 구현하는 하나 이상의 명령 어 세트 또는 소프트웨어가 저장되어 있는 머신 판독 가능 저장 매체(컴퓨터 판독 가능 매체라고도 함)를 포함할 수 있다. 명령어는 또한 컴퓨터 시스템, 메인 메모리 및 또한 머신 판독 가능한 저장 매체를 구성하는 SoC의 하나 이상의 프로세서에 의해 실행되는 동안 메인 메모리 및/또는 SoC의 프로세서 중 하나 이상 내에 완전히 또는 적어도 부분적으로 상주할 수 있다. 예시적인 실시예에서는 메모리, 프로세서 및 데이터 저장 부분이 각각 단일 부분인 것으로 도시되어 있지만, 각 부분은 명령어를 저장하고 그들의 각각의 동작을 수행할 수 있는 단일 부분 또는 여러 부분들을 포함하는 것으 로 간주되어야 한다. \"머신 판독 가능 저장 매체\"라는 용어는 머신이 실행하기 위한 명령어 세트를 저장하거나 인코딩할 수 있고 머신이 본 개시의 방법론 중 임의의 하나 이상을 수행하게 하는 임의의 매체를 포함하는 것으 로 간주된다. 따라서 \"머신 판독 가능 저장 매체\"라는 용어는 이에 제한되는 것은 아니지만 솔리드 스테이트 메 모리, 광학 매체 및 자기 매체를 포함하지만 간주되어야 한다. 도 9는 본 개시의 일부 실시예에 따른 예시적인 컴퓨팅 디바이스의 부분의 다른 예시적인 배열을 도시한다. 컴퓨팅 디바이스의 부분들의 예시적인 배열은 도 3에 도시된 시스템뿐만 아니라 도 7에 도 시된 시스템을 포함할 수 있다. 컴퓨팅 디바이스에서, AI 컴포넌트일 수 있는 어플리케이션 특정 컴 포넌트(예를 들어, 도 9의 어플리케이션 특정 컴포넌트 참조)는 도 3 및 도 7에 각각 배열되고 도시된 바 와 같은 제1 메모리 칩(104 또는 402) 및 가속기 칩(102 또는 404)뿐만 아니라 도 3 및 도 7에 각각 구성되고 도시된 SoC(106 또는 406)를 포함할 수 있다. 컴퓨팅 디바이스에서, 배선은 어플리케이션 특정 컴포넌트들 의 컴포넌트들을 서로 직접 연결한다(예를 들어, 각각 도 3 및 도 7에 도시된 배선(124 및 424) 참조). 그러나, 컴퓨팅 디바이스에서, 배선은 어플리케이션 특정 컴포넌트를 SoC에 직접 연결하지 않는다. 대신에, 컴퓨팅 디바이스에서, 하나 이상의 버스가 어플리케이션 특정 컴포넌트를 SoC에 연결한다(예를 들어, 도 9에 구성 되고 도시된 버스와 도 3 및 7에 구성되고 도시된 버스 참조). 도 8 및 9에 의해 도시된 바와 같이, 디바이스(800 및 900)는 많은 유사한 컴포넌트를 갖는다. 컴퓨팅 디바이스 는 도 9에 도시된 바와 같이 컴퓨터 네트워크를 통해 다른 컴퓨팅 디바이스에 통신 가능하게 연결될 수 있다. 유사하게, 도 9에 도시된 바와 같이, 컴퓨팅 디바이스는 적어도 버스(메모리 버스와 주변 장치 버스의 조합과 같은--하나 이상의 버스일 수 있음), SoC(SoC(106 또는 406)이거나 이를 포함할 수 있 음), 어플리케이션 특정 컴포넌트(가속기 칩 및 제1 메모리 칩 또는 제1 메모리 칩 및 가 속기 칩일 수 있음) 및 메인 메모리(메모리이거나 이를 포함할 수 있음), 뿐만 아니라 네트워크 인터페이스, 및 데이터 저장 시스템을 포함한다. 유사하게, 버스는 SoC, 메인 메모리 , 네트워크 인터페이스, 및 데이터 저장 시스템을 통신 가능하게 연결한다. 그리고, 버스 는 버스 및/또는 배선(126, 426 또는 616)과 같은 점대점 메모리 연결을 포함할 수 있다. 언급된 바와 같이, 본원에 개시된 적어도 일부 실시예는 메모리를 형성하기 위해 메모리 계층 및 메모리 칩들의 스트링을 사용하는 것에 관한 것이다. 도 10 및 11은 각각 도 2 내지 3 및 5 내지 7에 도시된 별도의 메모리(즉, 메모리)에서 사용될 수 있는 메 모리 칩들(1000 및 1100)의 예시적인 스트링을 도시한다. 도 10에서, 메모리 칩 스트링은 제1 메모리 칩 및 제2 메모리 칩을 포함한다. 제1 메모리 칩 은 제2 메모리 칩에 직접 배선되고(예를 들어, 배선 참조) 제2 메모리 칩과 직접 상호작용하 도록 구성된다. 메모리 칩 스트링의 각 칩은 스트링의 업스트림 칩 및/또는 다운스트림 칩에 연결하기 위 한 하나 이상의 핀 세트를 포함할 수 있다(예를 들어, 핀 세트(1012 및 1014) 참조). 일부 실시예에서, 메모리 칩 스트링의 각각의 칩은 IC 패키지 내에 봉입된 단일 IC를 포함할 수 있다. 도 10에 도시된 바와 같이, 핀 세트는 제1 메모리 칩의 일부이고 배선 및 제2 메모리 칩 의 일부인 핀 세트를 통해 제1 메모리 칩을 제2 메모리 칩에 연결한다. 배선은 두 핀 세트들(1012, 1014)을 연결한다. 일부 실시예에서, 제2 메모리 칩은 스트링의 칩 중 가장 낮은 메모리 대역폭을 가질 수 있다. 이러 한 실시예 및 다른 실시예에서, 제1 메모리 칩은 스트링의 칩 중 가장 높은 메모리 대역폭을 가질 수 있다. 일부 실시예에서, 제1 메모리 칩은 DRAM 칩이거나 이를 포함한다. 일부 실시예에서, 제1 메모리 칩은 NVRAM 칩이거나 이를 포함한다. 일부 실시예에서, 제2 메모리 칩은 DRAM 칩이거나 이를 포함 한다. 일부 실시예에서, 제2 메모리 칩은 NVRAM 칩이거나 이를 포함한다. 그리고, 일부 실시예에서, 제2 메모리 칩은 플래시 메모리 칩이거나 이를 포함한다. 도 11에서, 메모리 칩 스트링은 제1 메모리 칩, 제2 메모리 칩, 및 제3 메모리 칩을 포함한다. 제1 메모리 칩은 제2 메모리 칩에 직접 배선되고(예를 들어, 배선 참조) 제2 메모 리 칩과 직접 상호작용하도록 구성된다. 제2 메모리 칩은 제3 메모리 칩에 직접 배선되고(예를 들 어, 배선 참조) 제3 메모리 칩과 직접 상호작용하도록 구성된다. 이러한 방식으로, 제1 및 제3 메모리 칩 들(1102, 1106)은 제2 메모리 칩을 통해 간접적으로 서로 상호작용한다. 메모리 칩 스트링의 각 칩은 스트링의 업스트림 칩 및/또는 다운스트림 칩에 연결하기 위한 하나 이상의 핀 세트(예를 들어, 핀 세트(1112, 1114, 1116 및 1118) 참조)를 포함할 수 있다. 일부 실시예에서, 메모리 칩 스트링의 각각의 칩은 IC 패키지 내에 봉입된 단일 IC를 포함할 수 있다. 도 11에 도시된 바와 같이, 핀 세트는 제1 메모리 칩의 일부이고 배선 및 제2 메모리 칩 의 일부인 핀 세트를 통해 제1 메모리 칩을 제2 메모리 칩에 연결한다. 배선은 두 개의 핀 세트들(1112, 1114)을 연결한다. 또한, 핀 세트는 제2 메모리 칩의 일부이고 배선 및 제3 메모리 칩의 일부인 핀 세트를 통해 제2 메모리 칩을 제3 메모리 칩에 연결한다. 배선은 두 개의 핀 세트들(1116, 1118)을 연결한다. 일부 실시예에서, 제3 메모리 칩은 스트링의 칩 중 가장 낮은 메모리 대역폭을 가질 수 있다. 이러 한 실시예 및 다른 실시예에서, 제1 메모리 칩은 스트링의 칩 중 가장 높은 메모리 대역폭을 가질 수 있다. 또한, 이러한 실시예 및 다른 실시예에서, 제2 메모리 칩은 스트링의 칩 중 다음으로 가 장 높은 메모리 대역폭을 가질 수 있다. 일부 실시예에서, 제1 메모리 칩은 DRAM 칩이거나 이를 포함한다. 일부 실시예에서, 제1 메모리 칩은 NVRAM 칩이거나 이를 포함한다. 일부 실시예에서, 제2 메모 리 칩은 DRAM 칩이거나 이를 포함한다. 일부 실시예에서, 제2 메모리 칩은 NVRAM 칩이거나 이를 포 함한다. 일부 실시예에서, 제2 메모리 칩은 플래시 메모리 칩이거나 이를 포함한다. 일부 실시예에서, 제 3 메모리 칩은 NVRAM 칩이거나 이를 포함한다. 그리고, 일부 실시예에서, 제3 메모리 칩은 플래시 메모리 칩이거나 이를 포함한다. 하나 이상의 DRAM 칩을 갖는 실시예에서, DRAM 칩은 커맨드 및 어드레스 디코딩을 위한 논리 회로뿐만 아니라 DRAM의 메모리 유닛들의 어레이를 포함할 수 있다. 또한, 본원에 설명된 DRAM 칩은 들어오고 및/또는 나가는 데 이터를 위한 캐시 또는 버퍼 메모리를 포함할 수 있다. 일부 실시예에서, 캐시 또는 버퍼 메모리를 구현하는 메 모리 유닛은 캐시 또는 버퍼 메모리를 호스팅(hosting)하는 칩 상의 DRAM 유닛과 상이할 수 있다. 예를 들어, DRAM 칩에 캐시 또는 버퍼 메모리를 구현하는 메모리 유닛은 SRAM의 메모리 유닛일 수 있다. 하나 이상의 NVRAM 칩을 갖는 실시예에서, NVRAM 칩은 3D XPoint 메모리의 유닛과 같은 NVRAM의 메모리 유닛들 의 어레이 뿐만 아니라 커맨드 및 어드레스 디코딩을 위한 논리 회로를 포함할 수 있다. 또한, 본원에 설명된 NVRAM 칩은 들어오는 및/또는 나가는 데이터를 위한 캐시 또는 버퍼 메모리를 포함할 수 있다. 일부 실시예에서, 캐시 또는 버퍼 메모리를 구현하는 메모리 유닛은 캐시 또는 버퍼 메모리를 호스팅하는 칩 상의 NVRAM 유닛과 상이할 수 있다. 예를 들어, NVRAM 칩에 캐시 또는 버퍼 메모리를 구현하는 메모리 유닛은 SRAM의 메모리 유닛일 수 있다. 일부 실시예에서, NVRAM 칩은 비휘발성 메모리 셀들의 교차점 어레이를 포함할 수 있다. 비휘발성 메모리의 교 차점 어레이는 적층 가능한 교차 그리드 데이터 액세스 어레이와 함께 벌크 저항의 변화에 따라 비트 저장을 수 행할 수 있다. 또한 많은 플래시 기반 메모리와 달리 교차점 비휘발성 메모리는 인-플레이스 기록 동작(write in-place operation)을 수행할 수 있고, 여기서, 비휘발성 메모리 셀은 비휘발성 메모리 셀이 사전에 소거되지 않고 프로그래밍 될 수 있다. 본원에 언급된 바와 같이, NVRAM 칩은 교차점 스토리지 및 메모리 디바이스(예를 들어, 3D XPoint 메모리)이거 나 이를 포함할 수 있다. 크로스 포인트 메모리 디바이스는 트랜지스터가 없는(transistor-less) 메모리 소자들 을 사용하며, 이들 각각은 함께 컬럼(column)으로 적층된 메모리 셀과 선택기를 갖는다. 메모리 소자 컬럼들은 두 개의 수직 와이어 레이(lay)들을 통해 연결되며, 여기서 하나의 레이는 메모리 요소 컬럼 위에 있고 다른 레 이는 메모리 요소 컬럼 아래에 있다. 각 메모리 요소는 두 층들의 각각에 있는 한 와이어의 교차점에서 개별적 으로 선택될 수 있다. 교차점 메모리 디바이스는 빠르고 비휘발성이며 처리 및 저장을 위한 통합 메모리 풀 (unified memory pool)로서 사용될 수 있다. 하나 이상의 플래시 메모리 칩을 갖는 실시예에서, 플래시 메모리 칩은 커맨드 및 어드레스 디코딩을 위한 논리 회로뿐만 아니라 NAND형 플래시 메모리의 유닛과 같은 플래시 메모리의 메모리 유닛들의 어레이를 포함할 수 있 다. 또한, 본원에 기술된 플래시 메모리 칩은 들어오는 및/또는 나가는 데이터를 위한 캐시 또는 버퍼 메모리를포함할 수 있다. 일부 실시예에서, 캐시 또는 버퍼 메모리를 구현하는 메모리 유닛은 캐시 또는 버퍼 메모리를 호스팅하는 칩 상의 플래시 메모리 유닛과 상이할 수 있다. 예를 들어, 플래시 메모리 칩에 캐시 또는 버퍼 메 모리를 구현하는 메모리 유닛은 SRAM의 메모리 유닛일 수 있다. 또한, 예를 들어, 메모리 칩들의 스트링의 실시예는 DRAM-DRAM-NVRAM 또는 DRAM-NVRAM-NVRAM, 또는 DRAM-플래 시 메모리-플래시 메모리를 포함할 수 있고; 그러나 DRAM-NVRAM-플래시 메모리는 다중 계층 메모리로 유연하게 제공되는 메모리 칩들의 스트링에 대해 보다 효과적인 솔루션을 제공할 수 있다. 또한, 본 개시의 목적을 위해, DRAM, NVRAM, 3D XPoint 메모리, 및 플래시 메모리가 개별 메모리 유닛을 위한 기술이며 본원에 설명된 메모리 칩 중 어느 하나를 위한 메모리 칩은 커맨드 및 어드레스 디코딩을 위한 논리 회로는 물론 DRAM, NVRAM, 3D XPoint 메모리 또는 플래시 메모리의 메모리 유닛들의 어레이를 포함할 수 있다는 것이 이해되어야 한다. 예를 들어, 본원에 설명된 DRAM 칩은 커맨드 및 어드레스 디코딩을 위한 논리 회로와 DRAM의 메모리 유닛들의 어레이를 포함한다. 예를 들어, 본원에 설명된 NVRAM 칩은 NVRAM의 메모리 유닛들의 어 레이 뿐만 아니라 커맨드 및 어드레스 디코딩을 위한 논리 회로를 포함한다. 예를 들어, 본원에 설명된 플래시 메모리 칩은 커맨드 및 어드레스 디코딩을 위한 논리 회로는 물론 플래시 메모리의 메모리 유닛들의 어레이를 포함한다. 또한, 본원에 기술된 메모리 칩 중 어느 하나를 위한 메모리 칩은 들어오는 및/또는 나가는 데이터를 위한 캐시 또는 버퍼 메모리를 포함할 수 있다. 일부 실시예에서, 캐시 또는 버퍼 메모리를 구현하는 메모리 유닛은 캐시 또는 버퍼 메모리를 호스팅하는 칩 상의 유닛과 상이할 수 있다. 예를 들어, 캐시 또는 버퍼 메모리를 구현하는 메모리 유닛은 SRAM의 메모리 유닛일 수 있다. 전술한 명세서에서, 본 개시의 실시예들은 그 구체적인 예시적인 실시예들을 참조하여 설명되었다. 다음의 청구 범위에 기재된 본 개시내용의 실시형태의 보다 넓은 사상 및 범위를 벗어나지 않고 다양한 변형이 이루어질 수 있음이 명백할 것이다. 따라서, 본원 및 도면은 제한적인 의미가 아니라 예시적인 의미로 간주되어야 한다."}
{"patent_id": "10-2022-7008626", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 개시내용은 이하의 상세한 설명 및 본 개시내용의 다양한 실시예의 첨부된 도면으로부터 보다 완전하게 이해 될 것이다. 도 1은 SoC와 메모리 칩을 연결하는 가속기 칩(예를 들어, AI 가속기 칩)을 포함하는 예시적인 관련 시스템을 도시한다. 도 2 내지 도 3은 도 1에 도시된 가속기 칩 및 별도의 메모리를 포함하는 예시적인 관련 시스템을 도시한다. 도 4는 SoC와 가속기 칩(예를 들어, AI 가속기 칩)을 연결하는 메모리 칩을 포함하는, 본 개시의 일부 실시예에따른 예시적인 시스템을 도시한다. 도 5 내지 도 7은 도 4에 도시된 메모리 칩 및 별도의 메모리를 포함하는 예시적인 시스템을 도시한다. 도 8은 본 개시내용의 일부 실시예에 따른, 예시적인 컴퓨팅 디바이스의 부분들의 예시적인 배열을 도시한다. 도 9는 본 개시내용의 일부 실시예에 따른, 예시적인 컴퓨팅 디바이스의 부분의 다른 예시적인 배열을 도시한다. 도 10 및 11은 도 2 내지 3 및 5 내지 7에 도시된 별도의 메모리에서 사용될 수 있는 메모리 칩들의 예시적인 스트링들을 도시한다."}
