#ifndef RISCV_MTVEC64_H
#define RISCV_MTVEC64_H

#define MTVEC64_MODE_SHIFT 0
#define MTVEC64_BASE_SHIFT 2

#define MTVEC64_MODE_MASK 0x0000000000000003ull
#define MTVEC64_BASE_MASK 0xFFFFFFFFFFFFFFFCull

#endif /* RISCV_MTVEC64_H */
