Fitter report for DE2_TOP
Thu May 07 09:24:32 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu May 07 09:24:32 2015           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; DE2_TOP                                         ;
; Top-level Entity Name              ; DE2_TOP                                         ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 5,039 / 33,216 ( 15 % )                         ;
;     Total combinational functions  ; 4,349 / 33,216 ( 13 % )                         ;
;     Dedicated logic registers      ; 1,988 / 33,216 ( 6 % )                          ;
; Total registers                    ; 1988                                            ;
; Total pins                         ; 429 / 475 ( 90 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 483,840 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; LVTTL                          ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 6770 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 6770 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 6766    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 4       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/vaio/Desktop/15.2.94 - DE2 random final/DE2_TOP.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 5,039 / 33,216 ( 15 % ) ;
;     -- Combinational with no register       ; 3051                    ;
;     -- Register only                        ; 690                     ;
;     -- Combinational with a register        ; 1298                    ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 1959                    ;
;     -- 3 input functions                    ; 1077                    ;
;     -- <=2 input functions                  ; 1313                    ;
;     -- Register only                        ; 690                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 3276                    ;
;     -- arithmetic mode                      ; 1073                    ;
;                                             ;                         ;
; Total registers*                            ; 1,988 / 34,593 ( 6 % )  ;
;     -- Dedicated logic registers            ; 1,988 / 33,216 ( 6 % )  ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 357 / 2,076 ( 17 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 429 / 475 ( 90 % )      ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )         ;
;                                             ;                         ;
; Global signals                              ; 1                       ;
; M4Ks                                        ; 0 / 105 ( 0 % )         ;
; Total block memory bits                     ; 0 / 483,840 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 483,840 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )          ;
; PLLs                                        ; 1 / 4 ( 25 % )          ;
; Global clocks                               ; 1 / 16 ( 6 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 4% / 3% / 4%            ;
; Peak interconnect usage (total/H/V)         ; 16% / 15% / 17%         ;
; Maximum fan-out                             ; 1988                    ;
; Highest non-global fan-out                  ; 266                     ;
; Total fan-out                               ; 19708                   ;
; Average fan-out                             ; 2.79                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 5039 / 33216 ( 15 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 3051                  ; 0                              ;
;     -- Register only                        ; 690                   ; 0                              ;
;     -- Combinational with a register        ; 1298                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1959                  ; 0                              ;
;     -- 3 input functions                    ; 1077                  ; 0                              ;
;     -- <=2 input functions                  ; 1313                  ; 0                              ;
;     -- Register only                        ; 690                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3276                  ; 0                              ;
;     -- arithmetic mode                      ; 1073                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1988                  ; 0                              ;
;     -- Dedicated logic registers            ; 1988 / 33216 ( 6 % )  ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 357 / 2076 ( 17 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 429                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 0 / 20 ( 0 % )        ; 1 / 20 ( 5 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 1988                  ; 1                              ;
;     -- Registered Input Connections         ; 1988                  ; 0                              ;
;     -- Output Connections                   ; 1                     ; 1988                           ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 19707                 ; 1990                           ;
;     -- Registered Connections               ; 6469                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 1989                           ;
;     -- hard_block:auto_generated_inst       ; 1989                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 50                    ; 1                              ;
;     -- Output Ports                         ; 218                   ; 1                              ;
;     -- Bidir Ports                          ; 161                   ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; AUD_ADCDAT ; B5    ; 3        ; 3            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27   ; D13   ; 3        ; 31           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_50   ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ENET_INT   ; B21   ; 4        ; 59           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; EXT_CLOCK  ; P26   ; 6        ; 65           ; 19           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IRDA_RXD   ; AE25  ; 6        ; 65           ; 2            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]     ; G26   ; 5        ; 65           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]     ; N23   ; 5        ; 65           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]     ; P23   ; 6        ; 65           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]     ; W26   ; 6        ; 65           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_DREQ0  ; F6    ; 2        ; 0            ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_DREQ1  ; E5    ; 2        ; 0            ; 34           ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_INT0   ; B3    ; 2        ; 0            ; 34           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_INT1   ; C3    ; 2        ; 0            ; 33           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_CLK    ; D26   ; 5        ; 65           ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_DAT    ; C24   ; 5        ; 65           ; 32           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SD_WP_N    ; T17   ; 6        ; 65           ; 14           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]      ; N25   ; 5        ; 65           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[10]     ; N1    ; 2        ; 0            ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[11]     ; P1    ; 1        ; 0            ; 18           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[12]     ; P2    ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[13]     ; T7    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[14]     ; U3    ; 1        ; 0            ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[15]     ; U4    ; 1        ; 0            ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[16]     ; V1    ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[17]     ; V2    ; 1        ; 0            ; 12           ; 3           ; 266                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]      ; N26   ; 5        ; 65           ; 19           ; 1           ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]      ; P25   ; 6        ; 65           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]      ; AE14  ; 7        ; 33           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]      ; AF14  ; 7        ; 33           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]      ; AD13  ; 8        ; 33           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]      ; AC13  ; 8        ; 33           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]      ; C13   ; 3        ; 31           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]      ; B13   ; 4        ; 31           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]      ; A13   ; 4        ; 31           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCK        ; D14   ; 4        ; 33           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCS        ; A14   ; 4        ; 33           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TDI        ; B14   ; 4        ; 33           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_CLK27   ; C16   ; 4        ; 37           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[0] ; J9    ; 3        ; 5            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[1] ; E8    ; 3        ; 7            ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[2] ; H8    ; 3        ; 7            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[3] ; H10   ; 3        ; 7            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[4] ; G9    ; 3        ; 7            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[5] ; F9    ; 3        ; 9            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[6] ; D7    ; 3        ; 9            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[7] ; C7    ; 3        ; 9            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_HS      ; D5    ; 3        ; 5            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_VS      ; K9    ; 3        ; 5            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RXD   ; C25   ; 5        ; 65           ; 32           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_DACDAT    ; A4    ; 3        ; 1            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_XCK       ; A5    ; 3        ; 3            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[0]  ; T6    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; Y1    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; V5    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V4    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; V3    ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; W2    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; W1    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; U6    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; U7    ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; U5    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; W4    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; W3    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; AE2   ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; AE3   ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; AB3   ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; AC3   ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; AD2   ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; AB4   ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; Y5    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; AD3   ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_CLK      ; B24   ; 5        ; 65           ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_CMD      ; A21   ; 4        ; 59           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_CS_N     ; A23   ; 4        ; 61           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_RD_N     ; A22   ; 4        ; 61           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_RST_N    ; B23   ; 4        ; 61           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_WR_N     ; B22   ; 4        ; 61           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[0]    ; AC18  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[10]   ; AE17  ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[11]   ; AF17  ; 7        ; 44           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[12]   ; W16   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[13]   ; W15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[14]   ; AC16  ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[15]   ; AD16  ; 7        ; 42           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[16]   ; AE16  ; 7        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[17]   ; AC15  ; 7        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[18]   ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[19]   ; AA15  ; 7        ; 40           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[1]    ; AB18  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[20]   ; Y15   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[21]   ; Y14   ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[2]    ; AE19  ; 7        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[3]    ; AF19  ; 7        ; 48           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[4]    ; AE18  ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[5]    ; AF18  ; 7        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[6]    ; Y16   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[7]    ; AA16  ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[8]    ; AD17  ; 7        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[9]    ; AC17  ; 7        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_CE_N       ; V17   ; 7        ; 50           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_OE_N       ; W17   ; 7        ; 50           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_RST_N      ; AA18  ; 7        ; 50           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WE_N       ; AA17  ; 7        ; 50           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]       ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[0]       ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[1]       ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[2]       ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[3]       ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[4]       ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[5]       ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[6]       ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[0]       ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[1]       ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[2]       ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[3]       ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[4]       ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[5]       ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[6]       ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[0]       ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[1]       ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[2]       ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[3]       ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[4]       ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[5]       ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[6]       ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[0]       ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[1]       ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[2]       ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[3]       ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[4]       ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[5]       ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[6]       ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SCLK      ; A6    ; 3        ; 3            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; IRDA_TXD      ; AE24  ; 6        ; 65           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_BLON      ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_EN        ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_ON        ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RS        ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RW        ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]       ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]       ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]       ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]       ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]       ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]       ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]       ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]       ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[8]       ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]       ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[10]      ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[11]      ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[12]      ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[13]      ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[14]      ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[15]      ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[16]      ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[17]      ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]       ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]       ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]       ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]       ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]       ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]       ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]       ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]       ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]       ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_ADDR[0]   ; K7    ; 2        ; 0            ; 29           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_ADDR[1]   ; F2    ; 2        ; 0            ; 28           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_CS_N      ; F1    ; 2        ; 0            ; 28           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DACK0_N   ; C2    ; 2        ; 0            ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DACK1_N   ; B2    ; 2        ; 0            ; 34           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_FSPEED    ; F3    ; 2        ; 0            ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_LSPEED    ; G6    ; 2        ; 0            ; 33           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_RD_N      ; G2    ; 2        ; 0            ; 28           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_RST_N     ; G5    ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_WR_N      ; G1    ; 2        ; 0            ; 28           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_CLK        ; AD25  ; 6        ; 65           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; V10   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; AC7   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; W8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; Y10   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; AB8   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AF4   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AC5   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AC6   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AD4   ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AE5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AF5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; AD6   ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; AD7   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N     ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N     ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N     ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N     ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TDO           ; F14   ; 4        ; 35           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TD_RESET      ; C4    ; 3        ; 5            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TXD      ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_BLANK     ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0]      ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]      ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2]      ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3]      ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[4]      ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[5]      ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[6]      ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[7]      ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[8]      ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[9]      ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_CLK       ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[0]      ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]      ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2]      ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3]      ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[4]      ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[5]      ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[6]      ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[7]      ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[8]      ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[9]      ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_HS        ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]      ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]      ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2]      ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3]      ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[4]      ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[5]      ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[6]      ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[7]      ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[8]      ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[9]      ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_SYNC      ; B7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_VS        ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                 ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------------------------+---------------------+
; AUD_ADCLRCK   ; C5    ; 3        ; 1            ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; AUD_BCLK      ; B4    ; 3        ; 1            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; AUD_DACLRCK   ; C6    ; 3        ; 1            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; DRAM_DQ[0]    ; V6    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; DRAM_DQ[10]   ; AB1   ; 1        ; 0            ; 6            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; DRAM_DQ[11]   ; AA4   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; DRAM_DQ[12]   ; AA3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; DRAM_DQ[13]   ; AC2   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; DRAM_DQ[14]   ; AC1   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; DRAM_DQ[15]   ; AA5   ; 1        ; 0            ; 4            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; DRAM_DQ[1]    ; AA2   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; DRAM_DQ[2]    ; AA1   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; DRAM_DQ[3]    ; Y3    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; DRAM_DQ[4]    ; Y4    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; DRAM_DQ[5]    ; R8    ; 1        ; 0            ; 7            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; DRAM_DQ[6]    ; T8    ; 1        ; 0            ; 7            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; DRAM_DQ[7]    ; V7    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; DRAM_DQ[8]    ; W6    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; DRAM_DQ[9]    ; AB2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; ENET_DATA[0]  ; D17   ; 4        ; 46           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; ENET_DATA[10] ; C19   ; 4        ; 53           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; ENET_DATA[11] ; D19   ; 4        ; 53           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; ENET_DATA[12] ; B19   ; 4        ; 53           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; ENET_DATA[13] ; A19   ; 4        ; 53           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; ENET_DATA[14] ; E18   ; 4        ; 50           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; ENET_DATA[15] ; D18   ; 4        ; 50           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; ENET_DATA[1]  ; C17   ; 4        ; 46           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; ENET_DATA[2]  ; B18   ; 4        ; 46           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; ENET_DATA[3]  ; A18   ; 4        ; 46           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; ENET_DATA[4]  ; B17   ; 4        ; 42           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; ENET_DATA[5]  ; A17   ; 4        ; 42           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; ENET_DATA[6]  ; B16   ; 4        ; 37           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; ENET_DATA[7]  ; B15   ; 4        ; 37           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; ENET_DATA[8]  ; B20   ; 4        ; 55           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; ENET_DATA[9]  ; A20   ; 4        ; 55           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; FL_DQ[0]      ; AD19  ; 7        ; 53           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; FL_DQ[1]      ; AC19  ; 7        ; 53           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; FL_DQ[2]      ; AF20  ; 7        ; 53           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; FL_DQ[3]      ; AE20  ; 7        ; 53           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; FL_DQ[4]      ; AB20  ; 7        ; 55           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; FL_DQ[5]      ; AC20  ; 7        ; 55           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; FL_DQ[6]      ; AF21  ; 7        ; 55           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; FL_DQ[7]      ; AE21  ; 7        ; 55           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[0]     ; D25   ; 5        ; 65           ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[10]    ; N18   ; 5        ; 65           ; 29           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[11]    ; P18   ; 5        ; 65           ; 29           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[12]    ; G23   ; 5        ; 65           ; 28           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[13]    ; G24   ; 5        ; 65           ; 28           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[14]    ; K22   ; 5        ; 65           ; 28           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[15]    ; G25   ; 5        ; 65           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[16]    ; H23   ; 5        ; 65           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[17]    ; H24   ; 5        ; 65           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[18]    ; J23   ; 5        ; 65           ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[19]    ; J24   ; 5        ; 65           ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[1]     ; J22   ; 5        ; 65           ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[20]    ; H25   ; 5        ; 65           ; 26           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[21]    ; H26   ; 5        ; 65           ; 26           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[22]    ; H19   ; 5        ; 65           ; 26           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[23]    ; K18   ; 5        ; 65           ; 25           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[24]    ; K19   ; 5        ; 65           ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[25]    ; K21   ; 5        ; 65           ; 25           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[26]    ; K23   ; 5        ; 65           ; 25           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[27]    ; K24   ; 5        ; 65           ; 25           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[28]    ; L21   ; 5        ; 65           ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[29]    ; L20   ; 5        ; 65           ; 24           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[2]     ; E26   ; 5        ; 65           ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[30]    ; J25   ; 5        ; 65           ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[31]    ; J26   ; 5        ; 65           ; 24           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[32]    ; L23   ; 5        ; 65           ; 23           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[33]    ; L24   ; 5        ; 65           ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[34]    ; L25   ; 5        ; 65           ; 23           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[35]    ; L19   ; 5        ; 65           ; 23           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[3]     ; E25   ; 5        ; 65           ; 31           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[4]     ; F24   ; 5        ; 65           ; 30           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[5]     ; F23   ; 5        ; 65           ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[6]     ; J21   ; 5        ; 65           ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[7]     ; J20   ; 5        ; 65           ; 30           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[8]     ; F25   ; 5        ; 65           ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_0[9]     ; F26   ; 5        ; 65           ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[0]     ; K25   ; 5        ; 65           ; 22           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[10]    ; N24   ; 5        ; 65           ; 20           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[11]    ; P24   ; 6        ; 65           ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[12]    ; R25   ; 6        ; 65           ; 17           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[13]    ; R24   ; 6        ; 65           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[14]    ; R20   ; 6        ; 65           ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[15]    ; T22   ; 6        ; 65           ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[16]    ; T23   ; 6        ; 65           ; 16           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[17]    ; T24   ; 6        ; 65           ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[18]    ; T25   ; 6        ; 65           ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[19]    ; T18   ; 6        ; 65           ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[1]     ; K26   ; 5        ; 65           ; 22           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[20]    ; T21   ; 6        ; 65           ; 14           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[21]    ; T20   ; 6        ; 65           ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[22]    ; U26   ; 6        ; 65           ; 13           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[23]    ; U25   ; 6        ; 65           ; 13           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[24]    ; U23   ; 6        ; 65           ; 13           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[25]    ; U24   ; 6        ; 65           ; 13           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[26]    ; R19   ; 6        ; 65           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[27]    ; T19   ; 6        ; 65           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[28]    ; U20   ; 6        ; 65           ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[29]    ; U21   ; 6        ; 65           ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[2]     ; M22   ; 5        ; 65           ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[30]    ; V26   ; 6        ; 65           ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[31]    ; V25   ; 6        ; 65           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[32]    ; V24   ; 6        ; 65           ; 10           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[33]    ; V23   ; 6        ; 65           ; 10           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[34]    ; W25   ; 6        ; 65           ; 10           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[35]    ; W23   ; 6        ; 65           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[3]     ; M23   ; 5        ; 65           ; 22           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[4]     ; M19   ; 5        ; 65           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[5]     ; M20   ; 5        ; 65           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[6]     ; N20   ; 5        ; 65           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[7]     ; M21   ; 5        ; 65           ; 21           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[8]     ; M24   ; 5        ; 65           ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; GPIO_1[9]     ; M25   ; 5        ; 65           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; I2C_SDAT      ; B6    ; 3        ; 3            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; LCD_DATA[0]   ; J1    ; 2        ; 0            ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; LCD_DATA[1]   ; J2    ; 2        ; 0            ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; LCD_DATA[2]   ; H1    ; 2        ; 0            ; 27           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; LCD_DATA[3]   ; H2    ; 2        ; 0            ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; LCD_DATA[4]   ; J4    ; 2        ; 0            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; LCD_DATA[5]   ; J3    ; 2        ; 0            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; LCD_DATA[6]   ; H4    ; 2        ; 0            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; LCD_DATA[7]   ; H3    ; 2        ; 0            ; 28           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; OTG_DATA[0]   ; F4    ; 2        ; 0            ; 32           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; OTG_DATA[10]  ; K6    ; 2        ; 0            ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; OTG_DATA[11]  ; K5    ; 2        ; 0            ; 30           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; OTG_DATA[12]  ; G4    ; 2        ; 0            ; 30           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; OTG_DATA[13]  ; G3    ; 2        ; 0            ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; OTG_DATA[14]  ; J6    ; 2        ; 0            ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; OTG_DATA[15]  ; K8    ; 2        ; 0            ; 29           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; OTG_DATA[1]   ; D2    ; 2        ; 0            ; 32           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; OTG_DATA[2]   ; D1    ; 2        ; 0            ; 32           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; OTG_DATA[3]   ; F7    ; 2        ; 0            ; 32           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; OTG_DATA[4]   ; J5    ; 2        ; 0            ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; OTG_DATA[5]   ; J8    ; 2        ; 0            ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; OTG_DATA[6]   ; J7    ; 2        ; 0            ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; OTG_DATA[7]   ; H6    ; 2        ; 0            ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; OTG_DATA[8]   ; E2    ; 2        ; 0            ; 30           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; OTG_DATA[9]   ; E1    ; 2        ; 0            ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; SD_CMD        ; Y21   ; 6        ; 65           ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; SD_DAT[0]     ; AD24  ; 6        ; 65           ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; SD_DAT[1]     ; P17   ; 6        ; 65           ; 15           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; SD_DAT[2]     ; R17   ; 6        ; 65           ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; SD_DAT[3]     ; AC23  ; 6        ; 65           ; 2            ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                    ; -                   ;
; SRAM_DQ[0]    ; AD8   ; 8        ; 9            ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; read_write_tile:rwt|my_sram_controller:msc|sram_wr_n ; -                   ;
; SRAM_DQ[10]   ; AE8   ; 8        ; 18           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; read_write_tile:rwt|my_sram_controller:msc|sram_wr_n ; -                   ;
; SRAM_DQ[11]   ; AF8   ; 8        ; 18           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; read_write_tile:rwt|my_sram_controller:msc|sram_wr_n ; -                   ;
; SRAM_DQ[12]   ; W11   ; 8        ; 18           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; read_write_tile:rwt|my_sram_controller:msc|sram_wr_n ; -                   ;
; SRAM_DQ[13]   ; W12   ; 8        ; 18           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; read_write_tile:rwt|my_sram_controller:msc|sram_wr_n ; -                   ;
; SRAM_DQ[14]   ; AC9   ; 8        ; 20           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; read_write_tile:rwt|my_sram_controller:msc|sram_wr_n ; -                   ;
; SRAM_DQ[15]   ; AC10  ; 8        ; 20           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; read_write_tile:rwt|my_sram_controller:msc|sram_wr_n ; -                   ;
; SRAM_DQ[1]    ; AE6   ; 8        ; 11           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; read_write_tile:rwt|my_sram_controller:msc|sram_wr_n ; -                   ;
; SRAM_DQ[2]    ; AF6   ; 8        ; 11           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; read_write_tile:rwt|my_sram_controller:msc|sram_wr_n ; -                   ;
; SRAM_DQ[3]    ; AA9   ; 8        ; 11           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; read_write_tile:rwt|my_sram_controller:msc|sram_wr_n ; -                   ;
; SRAM_DQ[4]    ; AA10  ; 8        ; 14           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; read_write_tile:rwt|my_sram_controller:msc|sram_wr_n ; -                   ;
; SRAM_DQ[5]    ; AB10  ; 8        ; 14           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; read_write_tile:rwt|my_sram_controller:msc|sram_wr_n ; -                   ;
; SRAM_DQ[6]    ; AA11  ; 8        ; 14           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; read_write_tile:rwt|my_sram_controller:msc|sram_wr_n ; -                   ;
; SRAM_DQ[7]    ; Y11   ; 8        ; 16           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; read_write_tile:rwt|my_sram_controller:msc|sram_wr_n ; -                   ;
; SRAM_DQ[8]    ; AE7   ; 8        ; 16           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; read_write_tile:rwt|my_sram_controller:msc|sram_wr_n ; -                   ;
; SRAM_DQ[9]    ; AF7   ; 8        ; 16           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; read_write_tile:rwt|my_sram_controller:msc|sram_wr_n ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 62 / 64 ( 97 % )  ; 3.3V          ; --           ;
; 2        ; 58 / 59 ( 98 % )  ; 3.3V          ; --           ;
; 3        ; 56 / 56 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 29 / 58 ( 50 % )  ; 3.3V          ; --           ;
; 5        ; 56 / 65 ( 86 % )  ; 3.3V          ; --           ;
; 6        ; 59 / 59 ( 100 % ) ; 3.3V          ; --           ;
; 7        ; 58 / 58 ( 100 % ) ; 3.3V          ; --           ;
; 8        ; 53 / 56 ( 95 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; AUD_DACDAT                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 482        ; 3        ; AUD_XCK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 479        ; 3        ; I2C_SCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 465        ; 3        ; VGA_HS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 457        ; 3        ; VGA_R[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 451        ; 3        ; VGA_G[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 447        ; 3        ; VGA_G[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; TCS                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; ENET_DATA[5]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 406        ; 4        ; ENET_DATA[3]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 394        ; 4        ; ENET_DATA[13]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 390        ; 4        ; ENET_DATA[9]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 382        ; 4        ; ENET_CMD                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 379        ; 4        ; ENET_RD_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 378        ; 4        ; ENET_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; LEDR[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; FL_ADDR[19]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; FL_ADDR[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 219        ; 7        ; FL_WE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 220        ; 7        ; FL_RST_N                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; FL_ADDR[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; FL_ADDR[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; FL_DQ[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 242        ; 7        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 148        ; 8        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; SRAM_CE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; LEDR[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; FL_ADDR[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; FL_ADDR[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; FL_ADDR[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; FL_ADDR[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 222        ; 7        ; FL_DQ[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 226        ; 7        ; FL_DQ[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC21     ; 237        ; 7        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; SD_DAT[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 136        ; 8        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 140        ; 8        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; SRAM_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; LEDR[17]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; LEDR[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; FL_ADDR[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; FL_ADDR[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; FL_DQ[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; SD_DAT[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD25     ; 248        ; 6        ; SD_CLK                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; SRAM_LB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; LEDR[16]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; LEDR[15]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; LEDR[13]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; FL_ADDR[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; FL_ADDR[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; FL_ADDR[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; FL_ADDR[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 224        ; 7        ; FL_DQ[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 228        ; 7        ; FL_DQ[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; IRDA_TXD                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; IRDA_RXD                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 151        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; SRAM_UB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; LEDR[14]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; FL_ADDR[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; FL_ADDR[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 213        ; 7        ; FL_ADDR[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 223        ; 7        ; FL_DQ[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 227        ; 7        ; FL_DQ[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; OTG_DACK1_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 3          ; 2        ; OTG_INT0                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B4       ; 483        ; 3        ; AUD_BCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 481        ; 3        ; AUD_ADCDAT                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 480        ; 3        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 466        ; 3        ; VGA_SYNC                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 458        ; 3        ; VGA_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 452        ; 3        ; VGA_G[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 448        ; 3        ; VGA_G[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 435        ; 3        ; VGA_B[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 433        ; 3        ; VGA_B[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 429        ; 4        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; TDI                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 420        ; 4        ; ENET_DATA[7]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 419        ; 4        ; ENET_DATA[6]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 411        ; 4        ; ENET_DATA[4]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 405        ; 4        ; ENET_DATA[2]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 393        ; 4        ; ENET_DATA[12]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 389        ; 4        ; ENET_DATA[8]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 381        ; 4        ; ENET_INT                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 380        ; 4        ; ENET_WR_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 377        ; 4        ; ENET_RST_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ; 363        ; 5        ; ENET_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B25      ; 362        ; 5        ; UART_TXD                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; OTG_DACK0_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 7          ; 2        ; OTG_INT1                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C4       ; 478        ; 3        ; TD_RESET                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 486        ; 3        ; AUD_ADCLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 485        ; 3        ; AUD_DACLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 468        ; 3        ; TD_DATA[7]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 463        ; 3        ; VGA_R[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 459        ; 3        ; VGA_R[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 450        ; 3        ; VGA_G[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 436        ; 3        ; VGA_B[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 434        ; 3        ; VGA_B[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 431        ; 3        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; TD_CLK27                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 404        ; 4        ; ENET_DATA[1]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; ENET_DATA[10]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; PS2_DAT                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C25      ; 361        ; 5        ; UART_RXD                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; OTG_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 12         ; 2        ; OTG_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; TD_HS                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 467        ; 3        ; VGA_BLANK                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 469        ; 3        ; TD_DATA[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 464        ; 3        ; VGA_VS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 460        ; 3        ; VGA_R[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 449        ; 3        ; VGA_G[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 445        ; 3        ; VGA_G[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 443        ; 3        ; VGA_G[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 432        ; 3        ; CLOCK_27                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 426        ; 4        ; TCK                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; ENET_DATA[0]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 396        ; 4        ; ENET_DATA[15]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 392        ; 4        ; ENET_DATA[11]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GPIO_0[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D26      ; 359        ; 5        ; PS2_CLK                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 20         ; 2        ; OTG_DATA[9]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 19         ; 2        ; OTG_DATA[8]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; OTG_DREQ1                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; TD_DATA[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; VGA_R[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; VGA_G[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; ENET_DATA[14]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GPIO_0[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E26      ; 356        ; 5        ; GPIO_0[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 29         ; 2        ; OTG_CS_N                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 28         ; 2        ; OTG_ADDR[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 10         ; 2        ; OTG_FSPEED                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 2        ; OTG_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; OTG_DREQ0                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F7       ; 14         ; 2        ; OTG_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; TD_DATA[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 462        ; 3        ; VGA_R[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 454        ; 3        ; VGA_R[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 440        ; 3        ; VGA_B[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 423        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; TDO                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GPIO_0[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F24      ; 354        ; 5        ; GPIO_0[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 350        ; 5        ; GPIO_0[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F26      ; 349        ; 5        ; GPIO_0[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 30         ; 2        ; OTG_WR_N                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 31         ; 2        ; OTG_RD_N                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 24         ; 2        ; OTG_DATA[13]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 23         ; 2        ; OTG_DATA[12]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 8          ; 2        ; OTG_RST_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 9          ; 2        ; OTG_LSPEED                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; TD_DATA[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 461        ; 3        ; VGA_R[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 446        ; 3        ; VGA_G[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 439        ; 3        ; VGA_B[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 422        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GPIO_0[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G24      ; 345        ; 5        ; GPIO_0[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 343        ; 5        ; GPIO_0[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 342        ; 5        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; LCD_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 36         ; 2        ; LCD_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 32         ; 2        ; LCD_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 33         ; 2        ; LCD_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; OTG_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; TD_DATA[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; TD_DATA[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 456        ; 3        ; VGA_R[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 455        ; 3        ; VGA_R[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GPIO_0[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GPIO_0[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 340        ; 5        ; GPIO_0[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 337        ; 5        ; GPIO_0[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 336        ; 5        ; GPIO_0[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 39         ; 2        ; LCD_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 38         ; 2        ; LCD_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 34         ; 2        ; LCD_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 35         ; 2        ; LCD_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 15         ; 2        ; OTG_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 25         ; 2        ; OTG_DATA[14]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 17         ; 2        ; OTG_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ; 16         ; 2        ; OTG_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J9       ; 475        ; 3        ; TD_DATA[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J10      ; 438        ; 3        ; VGA_B[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ; 437        ; 3        ; VGA_B[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; VGA_B[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 441        ; 3        ; VGA_B[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GPIO_0[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 352        ; 5        ; GPIO_0[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 357        ; 5        ; GPIO_0[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 339        ; 5        ; GPIO_0[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J24      ; 338        ; 5        ; GPIO_0[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J25      ; 327        ; 5        ; GPIO_0[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 326        ; 5        ; GPIO_0[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 42         ; 2        ; LCD_RS                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 43         ; 2        ; LCD_BLON                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 41         ; 2        ; LCD_EN                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 40         ; 2        ; LCD_RW                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 22         ; 2        ; OTG_DATA[11]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 21         ; 2        ; OTG_DATA[10]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ; 27         ; 2        ; OTG_ADDR[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 26         ; 2        ; OTG_DATA[15]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ; 476        ; 3        ; TD_VS                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GPIO_0[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 333        ; 5        ; GPIO_0[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GPIO_0[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 344        ; 5        ; GPIO_0[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K23      ; 331        ; 5        ; GPIO_0[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K24      ; 330        ; 5        ; GPIO_0[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 321        ; 5        ; GPIO_1[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 320        ; 5        ; GPIO_1[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; HEX7[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; HEX7[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; LCD_ON                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; HEX7[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; HEX7[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; HEX7[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GPIO_0[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 328        ; 5        ; GPIO_0[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L21      ; 329        ; 5        ; GPIO_0[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GPIO_0[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 324        ; 5        ; GPIO_0[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 323        ; 5        ; GPIO_0[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; HEX6[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; HEX6[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; HEX6[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; HEX6[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GPIO_1[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ; 316        ; 5        ; GPIO_1[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 314        ; 5        ; GPIO_1[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 319        ; 5        ; GPIO_1[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ; 318        ; 5        ; GPIO_1[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 313        ; 5        ; GPIO_1[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 312        ; 5        ; GPIO_1[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; SW[10]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; HEX7[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GPIO_0[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GPIO_1[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; GPIO_1[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 309        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; SW[11]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; SW[12]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; HEX6[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; HEX6[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; HEX5[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; HEX5[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; HEX7[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; SD_DAT[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P18      ; 347        ; 5        ; GPIO_0[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; GPIO_1[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P25      ; 307        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; EXT_CLOCK                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; HEX6[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; HEX5[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; HEX5[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; HEX5[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; HEX4[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; HEX4[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; SD_DAT[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GPIO_1[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 297        ; 6        ; GPIO_1[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GPIO_1[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 303        ; 6        ; GPIO_1[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; HEX5[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; HEX4[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; HEX4[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; SW[13]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; HEX5[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; SD_WP_N                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T18      ; 290        ; 6        ; GPIO_1[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 281        ; 6        ; GPIO_1[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 287        ; 6        ; GPIO_1[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 288        ; 6        ; GPIO_1[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 296        ; 6        ; GPIO_1[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T23      ; 295        ; 6        ; GPIO_1[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T24      ; 292        ; 6        ; GPIO_1[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T25      ; 291        ; 6        ; GPIO_1[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; HEX4[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; HEX4[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; SW[14]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; SW[15]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; HEX4[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GPIO_1[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 279        ; 6        ; GPIO_1[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 270        ; 6        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GPIO_1[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 283        ; 6        ; GPIO_1[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 285        ; 6        ; GPIO_1[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ; 286        ; 6        ; GPIO_1[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 90         ; 1        ; SW[16]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; SW[17]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 141        ; 8        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; FL_CE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ; 233        ; 7        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GPIO_1[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V24      ; 276        ; 6        ; GPIO_1[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V25      ; 277        ; 6        ; GPIO_1[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 278        ; 6        ; GPIO_1[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 161        ; 8        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 162        ; 8        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; FL_ADDR[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 204        ; 7        ; FL_ADDR[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ; 217        ; 7        ; FL_OE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GPIO_1[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W24      ; 271        ; 6        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GPIO_1[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; LEDG[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; FL_ADDR[21]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; FL_ADDR[20]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; FL_ADDR[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; SD_CMD                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 254        ; 6        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                    ;
+----------------------------------+-------------------------------------------------------------+
; Name                             ; pll_clock:comb_3|pll_clock_altpll_0:altpll_0|altpll:sd1|pll ;
+----------------------------------+-------------------------------------------------------------+
; SDC pin name                     ; comb_3|altpll_0|sd1|pll                                     ;
; PLL mode                         ; Normal                                                      ;
; Compensate clock                 ; clock0                                                      ;
; Compensated input/output pins    ; --                                                          ;
; Self reset on gated loss of lock ; Off                                                         ;
; Gate lock counter                ; --                                                          ;
; Input frequency 0                ; 50.0 MHz                                                    ;
; Input frequency 1                ; --                                                          ;
; Nominal PFD frequency            ; 50.0 MHz                                                    ;
; Nominal VCO frequency            ; 599.9 MHz                                                   ;
; VCO post scale K counter         ; --                                                          ;
; VCO multiply                     ; --                                                          ;
; VCO divide                       ; --                                                          ;
; Freq min lock                    ; 41.67 MHz                                                   ;
; Freq max lock                    ; 83.33 MHz                                                   ;
; M VCO Tap                        ; 0                                                           ;
; M Initial                        ; 1                                                           ;
; M value                          ; 12                                                          ;
; N value                          ; 1                                                           ;
; Preserve PLL counter order       ; Off                                                         ;
; PLL location                     ; PLL_1                                                       ;
; Inclk0 signal                    ; CLOCK_50                                                    ;
; Inclk1 signal                    ; --                                                          ;
; Inclk0 signal type               ; Dedicated Pin                                               ;
; Inclk1 signal type               ; --                                                          ;
+----------------------------------+-------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                           ;
+---------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; Name                                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                   ;
+---------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; pll_clock:comb_3|pll_clock_altpll_0:altpll_0|altpll:sd1|_clk0 ; clock0       ; 2    ; 5   ; 20.0 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 30            ; 15/15 Even ; 1       ; 0       ; comb_3|altpll_0|sd1|pll|clk[0] ;
+---------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                 ; Library Name ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE2_TOP                                          ; 5039 (78)   ; 1988 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 429  ; 0            ; 3051 (78)    ; 690 (0)           ; 1298 (18)        ; |DE2_TOP                                                                                                                                            ; work         ;
;    |async_receiver:RX|                            ; 51 (29)     ; 42 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (8)        ; 1 (1)             ; 41 (20)          ; |DE2_TOP|async_receiver:RX                                                                                                                          ; work         ;
;       |BaudTickGen:tickgen|                       ; 22 (22)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 21 (21)          ; |DE2_TOP|async_receiver:RX|BaudTickGen:tickgen                                                                                                      ; work         ;
;    |async_transmitter:TX|                         ; 43 (22)     ; 32 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 32 (11)          ; |DE2_TOP|async_transmitter:TX                                                                                                                       ; work         ;
;       |BaudTickGen:tickgen|                       ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |DE2_TOP|async_transmitter:TX|BaudTickGen:tickgen                                                                                                   ; work         ;
;    |controller:comb_101|                          ; 24 (24)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 13 (13)          ; |DE2_TOP|controller:comb_101                                                                                                                        ; work         ;
;    |force_move:fm|                                ; 1772 (169)  ; 1362 (75)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 410 (92)     ; 645 (18)          ; 717 (60)         ; |DE2_TOP|force_move:fm                                                                                                                              ; work         ;
;       |set_tile_force_move:comb_693|              ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 1 (1)            ; |DE2_TOP|force_move:fm|set_tile_force_move:comb_693                                                                                                 ; work         ;
;       |stack:sta|                                 ; 1573 (1573) ; 1287 (1287)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 286 (286)    ; 627 (627)         ; 660 (660)        ; |DE2_TOP|force_move:fm|stack:sta                                                                                                                    ; work         ;
;    |out_adderss:comb_140|                         ; 1377 (78)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1367 (68)    ; 0 (0)             ; 10 (10)          ; |DE2_TOP|out_adderss:comb_140                                                                                                                       ; work         ;
;       |lpm_divide:Div0|                           ; 159 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 159 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Div0                                                                                                       ; work         ;
;          |lpm_divide_fem:auto_generated|          ; 159 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 159 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Div0|lpm_divide_fem:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_plh:divider|         ; 159 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 159 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Div0|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider                                             ; work         ;
;                |alt_u_div_k2f:divider|            ; 159 (159)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 159 (159)    ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Div0|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider                       ; work         ;
;       |lpm_divide:Div2|                           ; 109 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Div2                                                                                                       ; work         ;
;          |lpm_divide_eem:auto_generated|          ; 109 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Div2|lpm_divide_eem:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_olh:divider|         ; 109 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider                                             ; work         ;
;                |alt_u_div_i2f:divider|            ; 109 (109)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (109)    ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider                       ; work         ;
;       |lpm_divide:Mod0|                           ; 163 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Mod0                                                                                                       ; work         ;
;          |lpm_divide_i6m:auto_generated|          ; 163 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Mod0|lpm_divide_i6m:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_plh:divider|         ; 163 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Mod0|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider                                             ; work         ;
;                |alt_u_div_k2f:divider|            ; 163 (163)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (163)    ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Mod0|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider                       ; work         ;
;       |lpm_divide:Mod1|                           ; 181 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 181 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Mod1                                                                                                       ; work         ;
;          |lpm_divide_i6m:auto_generated|          ; 181 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 181 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_plh:divider|         ; 181 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 181 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider                                             ; work         ;
;                |alt_u_div_k2f:divider|            ; 181 (181)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 181 (181)    ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider                       ; work         ;
;       |lpm_divide:Mod2|                           ; 441 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 441 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Mod2                                                                                                       ; work         ;
;          |lpm_divide_i6m:auto_generated|          ; 441 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 441 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_plh:divider|         ; 441 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 441 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider                                             ; work         ;
;                |alt_u_div_k2f:divider|            ; 441 (441)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 441 (441)    ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider                       ; work         ;
;       |lpm_divide:Mod3|                           ; 112 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Mod3                                                                                                       ; work         ;
;          |lpm_divide_h6m:auto_generated|          ; 112 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Mod3|lpm_divide_h6m:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_olh:divider|         ; 112 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider                                             ; work         ;
;                |alt_u_div_i2f:divider|            ; 112 (112)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (112)    ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider                       ; work         ;
;       |lpm_divide:Mod5|                           ; 134 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Mod5                                                                                                       ; work         ;
;          |lpm_divide_h6m:auto_generated|          ; 134 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Mod5|lpm_divide_h6m:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_olh:divider|         ; 134 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Mod5|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider                                             ; work         ;
;                |alt_u_div_i2f:divider|            ; 134 (134)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (134)    ; 0 (0)             ; 0 (0)            ; |DE2_TOP|out_adderss:comb_140|lpm_divide:Mod5|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider                       ; work         ;
;    |placer:pl|                                    ; 244 (244)   ; 95 (95)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 145 (145)    ; 12 (12)           ; 87 (87)          ; |DE2_TOP|placer:pl                                                                                                                                  ; work         ;
;    |pll_clock:comb_3|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|pll_clock:comb_3                                                                                                                           ; pll_clock    ;
;       |pll_clock_altpll_0:altpll_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|pll_clock:comb_3|pll_clock_altpll_0:altpll_0                                                                                               ; pll_clock    ;
;          |altpll:sd1|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|pll_clock:comb_3|pll_clock_altpll_0:altpll_0|altpll:sd1                                                                                    ; work         ;
;    |read_write_tile:rwt|                          ; 256 (34)    ; 47 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 207 (12)     ; 2 (1)             ; 47 (21)          ; |DE2_TOP|read_write_tile:rwt                                                                                                                        ; work         ;
;       |my_sram_controller:msc|                    ; 222 (222)   ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 195 (195)    ; 1 (1)             ; 26 (26)          ; |DE2_TOP|read_write_tile:rwt|my_sram_controller:msc                                                                                                 ; work         ;
;    |recieveOrder:comb_7|                          ; 124 (109)   ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (61)      ; 2 (2)             ; 46 (46)          ; |DE2_TOP|recieveOrder:comb_7                                                                                                                        ; work         ;
;       |lpm_mult:Mult0|                            ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |DE2_TOP|recieveOrder:comb_7|lpm_mult:Mult0                                                                                                         ; work         ;
;          |multcore:mult_core|                     ; 15 (9)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (9)       ; 0 (0)             ; 0 (0)            ; |DE2_TOP|recieveOrder:comb_7|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;             |mpar_add:padder|                     ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|recieveOrder:comb_7|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                |lpm_add_sub:adder[0]|             ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|recieveOrder:comb_7|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                   |add_sub_pah:auto_generated|    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|recieveOrder:comb_7|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_pah:auto_generated                      ; work         ;
;                |mpar_add:sub_par_add|             ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|recieveOrder:comb_7|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|recieveOrder:comb_7|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                      |add_sub_4ch:auto_generated| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|recieveOrder:comb_7|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_4ch:auto_generated ; work         ;
;    |serialArraySend:comb_6|                       ; 87 (87)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 51 (51)          ; |DE2_TOP|serialArraySend:comb_6                                                                                                                     ; work         ;
;    |tile_select:ts|                               ; 1006 (143)  ; 305 (127)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 701 (22)     ; 28 (15)           ; 277 (106)        ; |DE2_TOP|tile_select:ts                                                                                                                             ; work         ;
;       |findMinLoop:fml|                           ; 863 (652)   ; 178 (178)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 679 (470)    ; 13 (13)           ; 171 (163)        ; |DE2_TOP|tile_select:ts|findMinLoop:fml                                                                                                             ; work         ;
;          |best_tile:comb_1792|                    ; 184 (184)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 182 (182)    ; 0 (0)             ; 2 (2)            ; |DE2_TOP|tile_select:ts|findMinLoop:fml|best_tile:comb_1792                                                                                         ; work         ;
;          |find_dir:find_dir_DR1|                  ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |DE2_TOP|tile_select:ts|findMinLoop:fml|find_dir:find_dir_DR1                                                                                       ; work         ;
;          |find_dir:find_dir_DR2|                  ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 2 (2)            ; |DE2_TOP|tile_select:ts|findMinLoop:fml|find_dir:find_dir_DR2                                                                                       ; work         ;
;          |set_dir:comb_221|                       ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |DE2_TOP|tile_select:ts|findMinLoop:fml|set_dir:comb_221                                                                                            ; work         ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; DRAM_DQ[0]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[1]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[2]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[3]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[4]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[5]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[6]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[7]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[8]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[9]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[10]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[11]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[12]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[13]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[14]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[15]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FL_DQ[0]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[1]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[2]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[3]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[4]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[5]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[6]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[7]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; OTG_DATA[0]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; OTG_DATA[1]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; OTG_DATA[2]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; OTG_DATA[3]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; OTG_DATA[4]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; OTG_DATA[5]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; OTG_DATA[6]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; OTG_DATA[7]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; OTG_DATA[8]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; OTG_DATA[9]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; OTG_DATA[10]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; OTG_DATA[11]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; OTG_DATA[12]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; OTG_DATA[13]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; OTG_DATA[14]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; OTG_DATA[15]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[0]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[1]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[2]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[3]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[4]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[5]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[6]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[7]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SD_DAT[0]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SD_DAT[1]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SD_DAT[2]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SD_DAT[3]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SD_CMD        ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; I2C_SDAT      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_DATA[0]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_DATA[1]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_DATA[2]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_DATA[3]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_DATA[4]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_DATA[5]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_DATA[6]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_DATA[7]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_DATA[8]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_DATA[9]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_DATA[10] ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_DATA[11] ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_DATA[12] ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_DATA[13] ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_DATA[14] ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_DATA[15] ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_ADCLRCK   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_DACLRCK   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_BCLK      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[0]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[1]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[2]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[3]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[4]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[5]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[6]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[7]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[8]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[9]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[10]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[11]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[12]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[13]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[14]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[15]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[16]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[17]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[18]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[19]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[20]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[21]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[22]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[23]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[24]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[25]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[26]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[27]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[28]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[29]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[30]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[31]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[32]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[33]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[34]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[35]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[0]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[1]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[2]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[3]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[4]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[5]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[6]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[7]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[8]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[9]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[10]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[11]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[12]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[13]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[14]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[15]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[16]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[17]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[18]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[19]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[20]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[21]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[22]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[23]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[24]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[25]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[26]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[27]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[28]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[29]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[30]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[31]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[32]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[33]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[34]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[35]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DQ[0]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[1]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[2]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[3]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[4]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[5]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[6]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[7]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[8]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[9]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[10]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[11]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[12]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[13]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[14]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[15]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; CLOCK_27      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; EXT_CLOCK     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[0]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[1]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[2]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[3]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[0]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[2]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[3]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[4]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[5]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[6]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[7]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[8]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[9]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[10]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[11]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[12]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[13]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[14]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[15]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[16]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; IRDA_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; IRDA_RXD      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_WE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_RST_N      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_OE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_CE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_ADDR[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_ADDR[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_CS_N      ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_RD_N      ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_WR_N      ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_RST_N     ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_FSPEED    ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_LSPEED    ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_INT0      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; OTG_INT1      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; OTG_DREQ0     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; OTG_DREQ1     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; OTG_DACK0_N   ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_DACK1_N   ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_ON        ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_BLON      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RW        ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_EN        ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RS        ; Output   ; --            ; --            ; --                    ; --  ;
; SD_WP_N       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SD_CLK        ; Output   ; --            ; --            ; --                    ; --  ;
; TDI           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TCK           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TCS           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TDO           ; Output   ; --            ; --            ; --                    ; --  ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; PS2_DAT       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PS2_CLK       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; VGA_CLK       ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLANK     ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_SYNC      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_CMD      ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_CS_N     ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_WR_N     ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_RD_N     ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_RST_N    ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_INT      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ENET_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_ADCDAT    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_XCK       ; Output   ; --            ; --            ; --                    ; --  ;
; TD_DATA[0]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TD_DATA[1]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TD_DATA[2]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TD_DATA[3]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TD_DATA[4]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TD_DATA[5]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TD_DATA[6]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TD_DATA[7]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TD_HS         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TD_VS         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TD_RESET      ; Output   ; --            ; --            ; --                    ; --  ;
; TD_CLK27      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[1]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[17]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --  ;
; UART_RXD      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                              ;
+---------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                           ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------+-------------------+---------+
; DRAM_DQ[0]                                                    ;                   ;         ;
; DRAM_DQ[1]                                                    ;                   ;         ;
; DRAM_DQ[2]                                                    ;                   ;         ;
; DRAM_DQ[3]                                                    ;                   ;         ;
; DRAM_DQ[4]                                                    ;                   ;         ;
; DRAM_DQ[5]                                                    ;                   ;         ;
; DRAM_DQ[6]                                                    ;                   ;         ;
; DRAM_DQ[7]                                                    ;                   ;         ;
; DRAM_DQ[8]                                                    ;                   ;         ;
; DRAM_DQ[9]                                                    ;                   ;         ;
; DRAM_DQ[10]                                                   ;                   ;         ;
; DRAM_DQ[11]                                                   ;                   ;         ;
; DRAM_DQ[12]                                                   ;                   ;         ;
; DRAM_DQ[13]                                                   ;                   ;         ;
; DRAM_DQ[14]                                                   ;                   ;         ;
; DRAM_DQ[15]                                                   ;                   ;         ;
; FL_DQ[0]                                                      ;                   ;         ;
; FL_DQ[1]                                                      ;                   ;         ;
; FL_DQ[2]                                                      ;                   ;         ;
; FL_DQ[3]                                                      ;                   ;         ;
; FL_DQ[4]                                                      ;                   ;         ;
; FL_DQ[5]                                                      ;                   ;         ;
; FL_DQ[6]                                                      ;                   ;         ;
; FL_DQ[7]                                                      ;                   ;         ;
; OTG_DATA[0]                                                   ;                   ;         ;
; OTG_DATA[1]                                                   ;                   ;         ;
; OTG_DATA[2]                                                   ;                   ;         ;
; OTG_DATA[3]                                                   ;                   ;         ;
; OTG_DATA[4]                                                   ;                   ;         ;
; OTG_DATA[5]                                                   ;                   ;         ;
; OTG_DATA[6]                                                   ;                   ;         ;
; OTG_DATA[7]                                                   ;                   ;         ;
; OTG_DATA[8]                                                   ;                   ;         ;
; OTG_DATA[9]                                                   ;                   ;         ;
; OTG_DATA[10]                                                  ;                   ;         ;
; OTG_DATA[11]                                                  ;                   ;         ;
; OTG_DATA[12]                                                  ;                   ;         ;
; OTG_DATA[13]                                                  ;                   ;         ;
; OTG_DATA[14]                                                  ;                   ;         ;
; OTG_DATA[15]                                                  ;                   ;         ;
; LCD_DATA[0]                                                   ;                   ;         ;
; LCD_DATA[1]                                                   ;                   ;         ;
; LCD_DATA[2]                                                   ;                   ;         ;
; LCD_DATA[3]                                                   ;                   ;         ;
; LCD_DATA[4]                                                   ;                   ;         ;
; LCD_DATA[5]                                                   ;                   ;         ;
; LCD_DATA[6]                                                   ;                   ;         ;
; LCD_DATA[7]                                                   ;                   ;         ;
; SD_DAT[0]                                                     ;                   ;         ;
; SD_DAT[1]                                                     ;                   ;         ;
; SD_DAT[2]                                                     ;                   ;         ;
; SD_DAT[3]                                                     ;                   ;         ;
; SD_CMD                                                        ;                   ;         ;
; I2C_SDAT                                                      ;                   ;         ;
; ENET_DATA[0]                                                  ;                   ;         ;
; ENET_DATA[1]                                                  ;                   ;         ;
; ENET_DATA[2]                                                  ;                   ;         ;
; ENET_DATA[3]                                                  ;                   ;         ;
; ENET_DATA[4]                                                  ;                   ;         ;
; ENET_DATA[5]                                                  ;                   ;         ;
; ENET_DATA[6]                                                  ;                   ;         ;
; ENET_DATA[7]                                                  ;                   ;         ;
; ENET_DATA[8]                                                  ;                   ;         ;
; ENET_DATA[9]                                                  ;                   ;         ;
; ENET_DATA[10]                                                 ;                   ;         ;
; ENET_DATA[11]                                                 ;                   ;         ;
; ENET_DATA[12]                                                 ;                   ;         ;
; ENET_DATA[13]                                                 ;                   ;         ;
; ENET_DATA[14]                                                 ;                   ;         ;
; ENET_DATA[15]                                                 ;                   ;         ;
; AUD_ADCLRCK                                                   ;                   ;         ;
; AUD_DACLRCK                                                   ;                   ;         ;
; AUD_BCLK                                                      ;                   ;         ;
; GPIO_0[0]                                                     ;                   ;         ;
; GPIO_0[1]                                                     ;                   ;         ;
; GPIO_0[2]                                                     ;                   ;         ;
; GPIO_0[3]                                                     ;                   ;         ;
; GPIO_0[4]                                                     ;                   ;         ;
; GPIO_0[5]                                                     ;                   ;         ;
; GPIO_0[6]                                                     ;                   ;         ;
; GPIO_0[7]                                                     ;                   ;         ;
; GPIO_0[8]                                                     ;                   ;         ;
; GPIO_0[9]                                                     ;                   ;         ;
; GPIO_0[10]                                                    ;                   ;         ;
; GPIO_0[11]                                                    ;                   ;         ;
; GPIO_0[12]                                                    ;                   ;         ;
; GPIO_0[13]                                                    ;                   ;         ;
; GPIO_0[14]                                                    ;                   ;         ;
; GPIO_0[15]                                                    ;                   ;         ;
; GPIO_0[16]                                                    ;                   ;         ;
; GPIO_0[17]                                                    ;                   ;         ;
; GPIO_0[18]                                                    ;                   ;         ;
; GPIO_0[19]                                                    ;                   ;         ;
; GPIO_0[20]                                                    ;                   ;         ;
; GPIO_0[21]                                                    ;                   ;         ;
; GPIO_0[22]                                                    ;                   ;         ;
; GPIO_0[23]                                                    ;                   ;         ;
; GPIO_0[24]                                                    ;                   ;         ;
; GPIO_0[25]                                                    ;                   ;         ;
; GPIO_0[26]                                                    ;                   ;         ;
; GPIO_0[27]                                                    ;                   ;         ;
; GPIO_0[28]                                                    ;                   ;         ;
; GPIO_0[29]                                                    ;                   ;         ;
; GPIO_0[30]                                                    ;                   ;         ;
; GPIO_0[31]                                                    ;                   ;         ;
; GPIO_0[32]                                                    ;                   ;         ;
; GPIO_0[33]                                                    ;                   ;         ;
; GPIO_0[34]                                                    ;                   ;         ;
; GPIO_0[35]                                                    ;                   ;         ;
; GPIO_1[0]                                                     ;                   ;         ;
; GPIO_1[1]                                                     ;                   ;         ;
; GPIO_1[2]                                                     ;                   ;         ;
; GPIO_1[3]                                                     ;                   ;         ;
; GPIO_1[4]                                                     ;                   ;         ;
; GPIO_1[5]                                                     ;                   ;         ;
; GPIO_1[6]                                                     ;                   ;         ;
; GPIO_1[7]                                                     ;                   ;         ;
; GPIO_1[8]                                                     ;                   ;         ;
; GPIO_1[9]                                                     ;                   ;         ;
; GPIO_1[10]                                                    ;                   ;         ;
; GPIO_1[11]                                                    ;                   ;         ;
; GPIO_1[12]                                                    ;                   ;         ;
; GPIO_1[13]                                                    ;                   ;         ;
; GPIO_1[14]                                                    ;                   ;         ;
; GPIO_1[15]                                                    ;                   ;         ;
; GPIO_1[16]                                                    ;                   ;         ;
; GPIO_1[17]                                                    ;                   ;         ;
; GPIO_1[18]                                                    ;                   ;         ;
; GPIO_1[19]                                                    ;                   ;         ;
; GPIO_1[20]                                                    ;                   ;         ;
; GPIO_1[21]                                                    ;                   ;         ;
; GPIO_1[22]                                                    ;                   ;         ;
; GPIO_1[23]                                                    ;                   ;         ;
; GPIO_1[24]                                                    ;                   ;         ;
; GPIO_1[25]                                                    ;                   ;         ;
; GPIO_1[26]                                                    ;                   ;         ;
; GPIO_1[27]                                                    ;                   ;         ;
; GPIO_1[28]                                                    ;                   ;         ;
; GPIO_1[29]                                                    ;                   ;         ;
; GPIO_1[30]                                                    ;                   ;         ;
; GPIO_1[31]                                                    ;                   ;         ;
; GPIO_1[32]                                                    ;                   ;         ;
; GPIO_1[33]                                                    ;                   ;         ;
; GPIO_1[34]                                                    ;                   ;         ;
; GPIO_1[35]                                                    ;                   ;         ;
; SRAM_DQ[0]                                                    ;                   ;         ;
;      - read_write_tile:rwt|data_out[0]~2                      ; 1                 ; 6       ;
;      - read_write_tile:rwt|sram_data_in~2                     ; 1                 ; 6       ;
; SRAM_DQ[1]                                                    ;                   ;         ;
;      - read_write_tile:rwt|data_out[1]~6                      ; 0                 ; 6       ;
;      - read_write_tile:rwt|sram_data_in~3                     ; 0                 ; 6       ;
; SRAM_DQ[2]                                                    ;                   ;         ;
;      - read_write_tile:rwt|data_out[2]~4                      ; 0                 ; 6       ;
;      - read_write_tile:rwt|sram_data_in~4                     ; 0                 ; 6       ;
; SRAM_DQ[3]                                                    ;                   ;         ;
;      - read_write_tile:rwt|data_out[3]~0                      ; 0                 ; 6       ;
;      - read_write_tile:rwt|sram_data_in~5                     ; 0                 ; 6       ;
; SRAM_DQ[4]                                                    ;                   ;         ;
;      - read_write_tile:rwt|data_out[0]~2                      ; 0                 ; 6       ;
;      - read_write_tile:rwt|sram_data_in~6                     ; 0                 ; 6       ;
; SRAM_DQ[5]                                                    ;                   ;         ;
;      - read_write_tile:rwt|data_out[1]~7                      ; 1                 ; 6       ;
;      - read_write_tile:rwt|sram_data_in~7                     ; 1                 ; 6       ;
; SRAM_DQ[6]                                                    ;                   ;         ;
;      - read_write_tile:rwt|data_out[2]~4                      ; 0                 ; 6       ;
;      - read_write_tile:rwt|sram_data_in~8                     ; 0                 ; 6       ;
; SRAM_DQ[7]                                                    ;                   ;         ;
;      - read_write_tile:rwt|sram_data_in[7]                    ; 0                 ; 6       ;
;      - read_write_tile:rwt|data_out[3]~1                      ; 0                 ; 6       ;
; SRAM_DQ[8]                                                    ;                   ;         ;
;      - read_write_tile:rwt|data_out[0]~3                      ; 0                 ; 6       ;
;      - read_write_tile:rwt|sram_data_in~10                    ; 0                 ; 6       ;
; SRAM_DQ[9]                                                    ;                   ;         ;
;      - read_write_tile:rwt|data_out[1]~6                      ; 1                 ; 6       ;
;      - read_write_tile:rwt|sram_data_in~11                    ; 1                 ; 6       ;
; SRAM_DQ[10]                                                   ;                   ;         ;
;      - read_write_tile:rwt|data_out[2]~5                      ; 0                 ; 6       ;
;      - read_write_tile:rwt|sram_data_in~12                    ; 0                 ; 6       ;
; SRAM_DQ[11]                                                   ;                   ;         ;
;      - read_write_tile:rwt|data_out[3]~0                      ; 1                 ; 6       ;
;      - read_write_tile:rwt|sram_data_in~13                    ; 1                 ; 6       ;
; SRAM_DQ[12]                                                   ;                   ;         ;
;      - read_write_tile:rwt|data_out[0]~3                      ; 0                 ; 6       ;
;      - read_write_tile:rwt|sram_data_in~14                    ; 0                 ; 6       ;
; SRAM_DQ[13]                                                   ;                   ;         ;
;      - read_write_tile:rwt|data_out[1]~7                      ; 1                 ; 6       ;
;      - read_write_tile:rwt|sram_data_in~15                    ; 1                 ; 6       ;
; SRAM_DQ[14]                                                   ;                   ;         ;
;      - read_write_tile:rwt|data_out[2]~5                      ; 0                 ; 6       ;
;      - read_write_tile:rwt|sram_data_in~16                    ; 0                 ; 6       ;
; SRAM_DQ[15]                                                   ;                   ;         ;
;      - read_write_tile:rwt|data_out[3]~1                      ; 1                 ; 6       ;
;      - read_write_tile:rwt|sram_data_in~17                    ; 1                 ; 6       ;
; CLOCK_27                                                      ;                   ;         ;
; EXT_CLOCK                                                     ;                   ;         ;
; KEY[0]                                                        ;                   ;         ;
; KEY[1]                                                        ;                   ;         ;
; KEY[2]                                                        ;                   ;         ;
; KEY[3]                                                        ;                   ;         ;
; SW[0]                                                         ;                   ;         ;
; SW[2]                                                         ;                   ;         ;
; SW[3]                                                         ;                   ;         ;
; SW[4]                                                         ;                   ;         ;
; SW[5]                                                         ;                   ;         ;
; SW[6]                                                         ;                   ;         ;
; SW[7]                                                         ;                   ;         ;
; SW[8]                                                         ;                   ;         ;
; SW[9]                                                         ;                   ;         ;
; SW[10]                                                        ;                   ;         ;
; SW[11]                                                        ;                   ;         ;
; SW[12]                                                        ;                   ;         ;
; SW[13]                                                        ;                   ;         ;
; SW[14]                                                        ;                   ;         ;
; SW[15]                                                        ;                   ;         ;
; SW[16]                                                        ;                   ;         ;
; IRDA_RXD                                                      ;                   ;         ;
; OTG_INT0                                                      ;                   ;         ;
; OTG_INT1                                                      ;                   ;         ;
; OTG_DREQ0                                                     ;                   ;         ;
; OTG_DREQ1                                                     ;                   ;         ;
; SD_WP_N                                                       ;                   ;         ;
; TDI                                                           ;                   ;         ;
; TCK                                                           ;                   ;         ;
; TCS                                                           ;                   ;         ;
; PS2_DAT                                                       ;                   ;         ;
; PS2_CLK                                                       ;                   ;         ;
; ENET_INT                                                      ;                   ;         ;
; AUD_ADCDAT                                                    ;                   ;         ;
; TD_DATA[0]                                                    ;                   ;         ;
; TD_DATA[1]                                                    ;                   ;         ;
; TD_DATA[2]                                                    ;                   ;         ;
; TD_DATA[3]                                                    ;                   ;         ;
; TD_DATA[4]                                                    ;                   ;         ;
; TD_DATA[5]                                                    ;                   ;         ;
; TD_DATA[6]                                                    ;                   ;         ;
; TD_DATA[7]                                                    ;                   ;         ;
; TD_HS                                                         ;                   ;         ;
; TD_VS                                                         ;                   ;         ;
; TD_CLK27                                                      ;                   ;         ;
; SW[1]                                                         ;                   ;         ;
; SW[17]                                                        ;                   ;         ;
;      - force_move:fm|stack:sta|sp[2]                          ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|sp[1]                          ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|sp[0]                          ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|sp[3]                          ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|sp[4]                          ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|sp[5]                          ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|sp[6]                          ; 1                 ; 6       ;
;      - controller:comb_101|prev.000100                        ; 1                 ; 6       ;
;      - controller:comb_101|prev.000110                        ; 1                 ; 6       ;
;      - controller:comb_101|prev.001000                        ; 1                 ; 6       ;
;      - controller:comb_101|prev.000011                        ; 1                 ; 6       ;
;      - controller:comb_101|prev.001011                        ; 1                 ; 6       ;
;      - controller:comb_101|prev.001101                        ; 1                 ; 6       ;
;      - controller:comb_101|prev.001001                        ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev.00001101           ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev.00000010           ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev.00001010           ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev.00011110           ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev.00100110           ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev.00011000           ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev.00100000           ; 1                 ; 6       ;
;      - tile_select:ts|prev.0000111                            ; 1                 ; 6       ;
;      - force_move:fm|prev.0001011                             ; 1                 ; 6       ;
;      - tile_select:ts|prev.0000010                            ; 1                 ; 6       ;
;      - tile_select:ts|prev.0010010                            ; 1                 ; 6       ;
;      - read_write_tile:rwt|prev.011                           ; 1                 ; 6       ;
;      - tile_select:ts|prev.0010001                            ; 1                 ; 6       ;
;      - tile_select:ts|prev.0001011                            ; 1                 ; 6       ;
;      - placer:pl|prev.1010                                    ; 1                 ; 6       ;
;      - placer:pl|prev.1111                                    ; 1                 ; 6       ;
;      - tile_select:ts|prev.0000100                            ; 1                 ; 6       ;
;      - tile_select:ts|prev.0001111                            ; 1                 ; 6       ;
;      - placer:pl|max_off_x[1]~12                              ; 1                 ; 6       ;
;      - placer:pl|max_off_x[2]~14                              ; 1                 ; 6       ;
;      - placer:pl|max_off_x[3]~16                              ; 1                 ; 6       ;
;      - placer:pl|max_off_x[4]~18                              ; 1                 ; 6       ;
;      - placer:pl|max_off_x[5]~20                              ; 1                 ; 6       ;
;      - placer:pl|max_off_x[6]~22                              ; 1                 ; 6       ;
;      - placer:pl|max_off_x[7]~24                              ; 1                 ; 6       ;
;      - placer:pl|max_off_x[8]~26                              ; 1                 ; 6       ;
;      - placer:pl|max_off_x[9]~28                              ; 1                 ; 6       ;
;      - placer:pl|max_off_y[1]~12                              ; 1                 ; 6       ;
;      - placer:pl|max_off_y[2]~14                              ; 1                 ; 6       ;
;      - placer:pl|max_off_y[3]~16                              ; 1                 ; 6       ;
;      - placer:pl|max_off_y[4]~18                              ; 1                 ; 6       ;
;      - placer:pl|max_off_y[5]~20                              ; 1                 ; 6       ;
;      - placer:pl|max_off_y[6]~22                              ; 1                 ; 6       ;
;      - placer:pl|max_off_y[7]~24                              ; 1                 ; 6       ;
;      - placer:pl|max_off_y[8]~26                              ; 1                 ; 6       ;
;      - placer:pl|max_off_y[9]~28                              ; 1                 ; 6       ;
;      - controller:comb_101|prev~22                            ; 1                 ; 6       ;
;      - controller:comb_101|prev~23                            ; 1                 ; 6       ;
;      - controller:comb_101|prev~24                            ; 1                 ; 6       ;
;      - controller:comb_101|prev~25                            ; 1                 ; 6       ;
;      - controller:comb_101|prev~26                            ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~63                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~64                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~65                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~66                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~67                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~68                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~69                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~70                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~71                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~72                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~73                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~74                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~75                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~76                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~77                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~78                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~79                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~80                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~81                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~82                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~83                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~84                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~85                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~86                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~87                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~88                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~89                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~90                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~91                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~92                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~93                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~94                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~95                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~96                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~97                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~98                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~99                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~100                ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~101                ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~102                ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~103                ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~104                ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~105                ; 1                 ; 6       ;
;      - force_move:fm|prev~44                                  ; 1                 ; 6       ;
;      - force_move:fm|prev~45                                  ; 1                 ; 6       ;
;      - force_move:fm|prev~46                                  ; 1                 ; 6       ;
;      - force_move:fm|prev~47                                  ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~106                ; 1                 ; 6       ;
;      - placer:pl|off_x~0                                      ; 1                 ; 6       ;
;      - tile_select:ts|max_off_x[5]~0                          ; 1                 ; 6       ;
;      - tile_select:ts|prev~30                                 ; 1                 ; 6       ;
;      - tile_select:ts|prev~31                                 ; 1                 ; 6       ;
;      - placer:pl|off_x~1                                      ; 1                 ; 6       ;
;      - placer:pl|off_x~2                                      ; 1                 ; 6       ;
;      - read_write_tile:rwt|my_sram_controller:msc|Selector2~0 ; 1                 ; 6       ;
;      - placer:pl|prev~22                                      ; 1                 ; 6       ;
;      - placer:pl|prev~23                                      ; 1                 ; 6       ;
;      - placer:pl|prev~24                                      ; 1                 ; 6       ;
;      - placer:pl|prev~25                                      ; 1                 ; 6       ;
;      - placer:pl|off_x~3                                      ; 1                 ; 6       ;
;      - placer:pl|off_x~4                                      ; 1                 ; 6       ;
;      - placer:pl|off_x~5                                      ; 1                 ; 6       ;
;      - placer:pl|off_x~6                                      ; 1                 ; 6       ;
;      - placer:pl|off_x~7                                      ; 1                 ; 6       ;
;      - placer:pl|off_x~8                                      ; 1                 ; 6       ;
;      - placer:pl|off_x~9                                      ; 1                 ; 6       ;
;      - force_move:fm|prev~48                                  ; 1                 ; 6       ;
;      - force_move:fm|prev~49                                  ; 1                 ; 6       ;
;      - force_move:fm|prev~50                                  ; 1                 ; 6       ;
;      - force_move:fm|prev~51                                  ; 1                 ; 6       ;
;      - placer:pl|off_y~0                                      ; 1                 ; 6       ;
;      - placer:pl|prev~26                                      ; 1                 ; 6       ;
;      - placer:pl|prev~27                                      ; 1                 ; 6       ;
;      - placer:pl|prev~28                                      ; 1                 ; 6       ;
;      - placer:pl|prev~29                                      ; 1                 ; 6       ;
;      - placer:pl|off_y~1                                      ; 1                 ; 6       ;
;      - placer:pl|off_y~2                                      ; 1                 ; 6       ;
;      - placer:pl|off_y~3                                      ; 1                 ; 6       ;
;      - placer:pl|off_y~4                                      ; 1                 ; 6       ;
;      - placer:pl|off_y~5                                      ; 1                 ; 6       ;
;      - placer:pl|off_y~6                                      ; 1                 ; 6       ;
;      - placer:pl|off_y~7                                      ; 1                 ; 6       ;
;      - placer:pl|off_y~8                                      ; 1                 ; 6       ;
;      - placer:pl|off_y~9                                      ; 1                 ; 6       ;
;      - read_write_tile:rwt|my_sram_controller:msc|next.0001~0 ; 1                 ; 6       ;
;      - placer:pl|prev~30                                      ; 1                 ; 6       ;
;      - force_move:fm|prev~52                                  ; 1                 ; 6       ;
;      - tile_select:ts|prev~32                                 ; 1                 ; 6       ;
;      - recieveOrder:comb_7|prev~23                            ; 1                 ; 6       ;
;      - recieveOrder:comb_7|prev~24                            ; 1                 ; 6       ;
;      - controller:comb_101|prev~27                            ; 1                 ; 6       ;
;      - tile_select:ts|prev~33                                 ; 1                 ; 6       ;
;      - tile_select:ts|prev~34                                 ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~107                ; 1                 ; 6       ;
;      - read_write_tile:rwt|prev~9                             ; 1                 ; 6       ;
;      - read_write_tile:rwt|prev~10                            ; 1                 ; 6       ;
;      - tile_select:ts|findMinLoop:fml|prev~108                ; 1                 ; 6       ;
;      - tile_select:ts|max_off_y~0                             ; 1                 ; 6       ;
;      - tile_select:ts|max_off_y~1                             ; 1                 ; 6       ;
;      - tile_select:ts|max_off_y~2                             ; 1                 ; 6       ;
;      - tile_select:ts|max_off_y~3                             ; 1                 ; 6       ;
;      - tile_select:ts|max_off_y~4                             ; 1                 ; 6       ;
;      - tile_select:ts|max_off_y~5                             ; 1                 ; 6       ;
;      - tile_select:ts|max_off_y~6                             ; 1                 ; 6       ;
;      - tile_select:ts|max_off_y~7                             ; 1                 ; 6       ;
;      - tile_select:ts|max_off_y~8                             ; 1                 ; 6       ;
;      - tile_select:ts|max_off_y~9                             ; 1                 ; 6       ;
;      - recieveOrder:comb_7|prev~25                            ; 1                 ; 6       ;
;      - tile_select:ts|prev~35                                 ; 1                 ; 6       ;
;      - tile_select:ts|prev~36                                 ; 1                 ; 6       ;
;      - serialArraySend:comb_6|state~13                        ; 1                 ; 6       ;
;      - placer:pl|last_x[1]~16                                 ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2121                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|sp[5]~4                        ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2130                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2131                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2132                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2133                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2134                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2135                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2136                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2137                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2138                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2144                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2146                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2147                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2148                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2155                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2156                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2157                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2158                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2164                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2166                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2167                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2168                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2175                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2176                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2177                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2178                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2185                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2186                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2190                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2191                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2195                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2196                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2200                       ; 1                 ; 6       ;
;      - force_move:fm|stack:sta|mem~2201                       ; 1                 ; 6       ;
;      - force_move:fm|prev~53                                  ; 1                 ; 6       ;
;      - force_move:fm|prev~55                                  ; 1                 ; 6       ;
;      - force_move:fm|prev~56                                  ; 1                 ; 6       ;
;      - tile_select:ts|max_off_x~1                             ; 1                 ; 6       ;
;      - tile_select:ts|max_off_x~2                             ; 1                 ; 6       ;
;      - tile_select:ts|max_off_x~3                             ; 1                 ; 6       ;
;      - tile_select:ts|max_off_x~4                             ; 1                 ; 6       ;
;      - tile_select:ts|max_off_x~5                             ; 1                 ; 6       ;
;      - tile_select:ts|max_off_x~6                             ; 1                 ; 6       ;
;      - tile_select:ts|max_off_x~7                             ; 1                 ; 6       ;
;      - tile_select:ts|max_off_x~8                             ; 1                 ; 6       ;
;      - tile_select:ts|max_off_x~9                             ; 1                 ; 6       ;
;      - tile_select:ts|max_off_x~10                            ; 1                 ; 6       ;
;      - tile_select:ts|prev~37                                 ; 1                 ; 6       ;
;      - serialArraySend:comb_6|Selector7~0                     ; 1                 ; 6       ;
;      - serialArraySend:comb_6|state~14                        ; 1                 ; 6       ;
;      - tile_select:ts|prev~38                                 ; 1                 ; 6       ;
;      - tile_select:ts|prev~39                                 ; 1                 ; 6       ;
;      - placer:pl|prev~31                                      ; 1                 ; 6       ;
;      - recieveOrder:comb_7|prev~26                            ; 1                 ; 6       ;
;      - recieveOrder:comb_7|prev~27                            ; 1                 ; 6       ;
;      - tile_select:ts|prev~40                                 ; 1                 ; 6       ;
;      - tile_select:ts|prev~41                                 ; 1                 ; 6       ;
;      - force_move:fm|prev~57                                  ; 1                 ; 6       ;
;      - recieveOrder:comb_7|prev~28                            ; 1                 ; 6       ;
;      - placer:pl|prev~34                                      ; 1                 ; 6       ;
;      - read_write_tile:rwt|prev~12                            ; 1                 ; 6       ;
;      - serialArraySend:comb_6|curser~0                        ; 1                 ; 6       ;
;      - serialArraySend:comb_6|Selector9~0                     ; 1                 ; 6       ;
;      - placer:pl|prev~36                                      ; 1                 ; 6       ;
;      - force_move:fm|prev~58                                  ; 1                 ; 6       ;
;      - force_move:fm|prev~59                                  ; 1                 ; 6       ;
;      - force_move:fm|prev~60                                  ; 1                 ; 6       ;
;      - force_move:fm|prev~61                                  ; 1                 ; 6       ;
;      - force_move:fm|prev~62                                  ; 1                 ; 6       ;
;      - force_move:fm|prev~63                                  ; 1                 ; 6       ;
;      - force_move:fm|prev~64                                  ; 1                 ; 6       ;
;      - force_move:fm|prev~65                                  ; 1                 ; 6       ;
;      - force_move:fm|prev~66                                  ; 1                 ; 6       ;
;      - force_move:fm|prev~67                                  ; 1                 ; 6       ;
;      - force_move:fm|prev~68                                  ; 1                 ; 6       ;
;      - force_move:fm|prev~69                                  ; 1                 ; 6       ;
;      - force_move:fm|prev~70                                  ; 1                 ; 6       ;
;      - force_move:fm|prev~71                                  ; 1                 ; 6       ;
;      - force_move:fm|prev~72                                  ; 1                 ; 6       ;
;      - tile_select:ts|prev~42                                 ; 1                 ; 6       ;
;      - recieveOrder:comb_7|Selector3~0                        ; 1                 ; 6       ;
;      - force_move:fm|prev~73                                  ; 1                 ; 6       ;
;      - placer:pl|prev~39                                      ; 1                 ; 6       ;
;      - read_write_tile:rwt|prev~13                            ; 1                 ; 6       ;
;      - force_move:fm|prev~74                                  ; 1                 ; 6       ;
;      - recieveOrder:comb_7|prev~29                            ; 1                 ; 6       ;
;      - recieveOrder:comb_7|prev~30                            ; 1                 ; 6       ;
;      - recieveOrder:comb_7|prev~31                            ; 1                 ; 6       ;
;      - serialArraySend:comb_6|Selector8~2                     ; 1                 ; 6       ;
;      - serialArraySend:comb_6|Selector8~3                     ; 1                 ; 6       ;
;      - force_move:fm|prev~75                                  ; 1                 ; 6       ;
;      - tile_select:ts|prev~44                                 ; 1                 ; 6       ;
;      - placer:pl|prev~40                                      ; 1                 ; 6       ;
;      - force_move:fm|prev~76                                  ; 1                 ; 6       ;
;      - recieveOrder:comb_7|Selector0~0                        ; 1                 ; 6       ;
;      - force_move:fm|prev~77                                  ; 1                 ; 6       ;
;      - force_move:fm|prev~78                                  ; 1                 ; 6       ;
;      - serialArraySend:comb_6|Selector8~4                     ; 1                 ; 6       ;
; CLOCK_50                                                      ;                   ;         ;
; UART_RXD                                                      ;                   ;         ;
;      - async_receiver:RX|RxD_sync[0]~0                        ; 1                 ; 6       ;
+---------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                             ;
+---------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                                          ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                      ; PIN_N2             ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; SW[17]                                                        ; PIN_V2             ; 266     ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; async_receiver:RX|BaudTickGen:tickgen|Acc[20]                 ; LCFF_X28_Y15_N21   ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; async_receiver:RX|always4~0                                   ; LCCOMB_X30_Y17_N26 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; async_transmitter:TX|Equal0~0                                 ; LCCOMB_X35_Y17_N8  ; 31      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; async_transmitter:TX|TxD_shift[5]~8                           ; LCCOMB_X35_Y17_N20 ; 6       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|center_load~0                                   ; LCCOMB_X27_Y13_N28 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|prev.0001111                                    ; LCFF_X30_Y12_N21   ; 7       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|prev.0010001                                    ; LCFF_X30_Y12_N11   ; 7       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|prev.0010011                                    ; LCFF_X30_Y12_N19   ; 6       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|prev.0010101                                    ; LCFF_X28_Y11_N23   ; 6       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|prev.0010111                                    ; LCFF_X28_Y11_N17   ; 5       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2122                              ; LCCOMB_X24_Y11_N12 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2124                              ; LCCOMB_X24_Y11_N16 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2126                              ; LCCOMB_X24_Y11_N24 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2128                              ; LCCOMB_X20_Y13_N28 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2130                              ; LCCOMB_X24_Y11_N20 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2131                              ; LCCOMB_X24_Y11_N6  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2132                              ; LCCOMB_X24_Y11_N0  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2133                              ; LCCOMB_X19_Y12_N12 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2134                              ; LCCOMB_X24_Y11_N2  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2135                              ; LCCOMB_X24_Y11_N8  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2136                              ; LCCOMB_X24_Y11_N14 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2137                              ; LCCOMB_X20_Y13_N22 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2139                              ; LCCOMB_X24_Y11_N28 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2140                              ; LCCOMB_X24_Y11_N4  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2141                              ; LCCOMB_X24_Y11_N26 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2142                              ; LCCOMB_X19_Y12_N14 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2144                              ; LCCOMB_X19_Y9_N22  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2146                              ; LCCOMB_X17_Y13_N18 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2147                              ; LCCOMB_X17_Y13_N4  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2148                              ; LCCOMB_X19_Y9_N4   ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2150                              ; LCCOMB_X22_Y9_N24  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2152                              ; LCCOMB_X16_Y9_N26  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2153                              ; LCCOMB_X16_Y9_N8   ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2154                              ; LCCOMB_X22_Y9_N22  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2155                              ; LCCOMB_X20_Y9_N28  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2156                              ; LCCOMB_X19_Y9_N30  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2157                              ; LCCOMB_X19_Y9_N12  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2158                              ; LCCOMB_X22_Y9_N20  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2159                              ; LCCOMB_X18_Y9_N0   ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2160                              ; LCCOMB_X16_Y13_N0  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2161                              ; LCCOMB_X17_Y13_N22 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2162                              ; LCCOMB_X16_Y9_N14  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2164                              ; LCCOMB_X18_Y9_N22  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2166                              ; LCCOMB_X17_Y13_N24 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2167                              ; LCCOMB_X17_Y13_N14 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2168                              ; LCCOMB_X19_Y12_N20 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2170                              ; LCCOMB_X20_Y11_N6  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2172                              ; LCCOMB_X16_Y13_N2  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2173                              ; LCCOMB_X17_Y13_N28 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2174                              ; LCCOMB_X18_Y12_N16 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2175                              ; LCCOMB_X19_Y12_N26 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2176                              ; LCCOMB_X17_Y13_N30 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2177                              ; LCCOMB_X17_Y13_N20 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2178                              ; LCCOMB_X19_Y12_N8  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2179                              ; LCCOMB_X18_Y9_N10  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2180                              ; LCCOMB_X16_Y13_N16 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2181                              ; LCCOMB_X17_Y13_N10 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2182                              ; LCCOMB_X19_Y12_N10 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2184                              ; LCCOMB_X20_Y13_N4  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2185                              ; LCCOMB_X20_Y13_N8  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2186                              ; LCCOMB_X20_Y13_N6  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2187                              ; LCCOMB_X20_Y13_N12 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2189                              ; LCCOMB_X22_Y9_N16  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2190                              ; LCCOMB_X22_Y9_N8   ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2191                              ; LCCOMB_X20_Y9_N2   ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2192                              ; LCCOMB_X22_Y9_N18  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2194                              ; LCCOMB_X23_Y13_N28 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2195                              ; LCCOMB_X20_Y13_N0  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2196                              ; LCCOMB_X20_Y13_N30 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2197                              ; LCCOMB_X23_Y13_N30 ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2199                              ; LCCOMB_X22_Y9_N2   ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2200                              ; LCCOMB_X22_Y9_N26  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2201                              ; LCCOMB_X22_Y9_N0   ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|mem~2202                              ; LCCOMB_X21_Y12_N4  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; force_move:fm|stack:sta|sp[5]~4                               ; LCCOMB_X23_Y9_N14  ; 7       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; out_adderss:comb_140|LessThan2~3                              ; LCCOMB_X34_Y20_N24 ; 36      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; placer:pl|last_x[1]~16                                        ; LCCOMB_X33_Y13_N2  ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; placer:pl|prev.0010                                           ; LCFF_X30_Y9_N15    ; 7       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; placer:pl|prev.0100                                           ; LCFF_X30_Y9_N13    ; 7       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; placer:pl|prev.0110                                           ; LCFF_X31_Y11_N23   ; 6       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; placer:pl|prev.1000                                           ; LCFF_X31_Y11_N11   ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; placer:pl|prev.1010                                           ; LCFF_X30_Y13_N9    ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; placer:pl|prev.1011                                           ; LCFF_X30_Y13_N11   ; 22      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; pll_clock:comb_3|pll_clock_altpll_0:altpll_0|altpll:sd1|_clk0 ; PLL_1              ; 1988    ; Clock         ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; read_write_tile:rwt|my_sram_controller:msc|prev.0100          ; LCFF_X29_Y9_N23    ; 43      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; read_write_tile:rwt|my_sram_controller:msc|sram_wr_n          ; LCCOMB_X24_Y2_N8   ; 17      ; Output enable ; no     ; --                   ; --               ; --                        ;
; read_write_tile:rwt|prev.001                                  ; LCFF_X29_Y9_N17    ; 23      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; read_write_tile:rwt|sram_data_in[6]~9                         ; LCCOMB_X31_Y11_N6  ; 1       ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; recieveOrder:comb_7|prev.0100                                 ; LCFF_X29_Y15_N1    ; 26      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; recieveOrder:comb_7|rel_x[8]~14                               ; LCCOMB_X30_Y15_N2  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; recieveOrder:comb_7|rel_y[3]~0                                ; LCCOMB_X30_Y15_N6  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; recieveOrder:comb_7|type[1]~1                                 ; LCCOMB_X30_Y16_N24 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; serialArraySend:comb_6|Add0~0                                 ; LCCOMB_X37_Y20_N18 ; 3       ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; serialArraySend:comb_6|state~13                               ; LCCOMB_X43_Y19_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; tile_select:ts|WideOr9                                        ; LCCOMB_X43_Y19_N20 ; 37      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; tile_select:ts|findMinLoop:fml|DR1X~16                        ; LCCOMB_X37_Y11_N28 ; 10      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; tile_select:ts|findMinLoop:fml|DR1Y[3]~18                     ; LCCOMB_X37_Y11_N16 ; 10      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; tile_select:ts|findMinLoop:fml|DR2Y[4]~16                     ; LCCOMB_X36_Y10_N30 ; 10      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; tile_select:ts|findMinLoop:fml|WideOr19~0                     ; LCCOMB_X35_Y8_N26  ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; tile_select:ts|findMinLoop:fml|c_x[4]~16                      ; LCCOMB_X35_Y8_N24  ; 10      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; tile_select:ts|findMinLoop:fml|c_x[4]~17                      ; LCCOMB_X35_Y8_N14  ; 10      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; tile_select:ts|findMinLoop:fml|c_y[5]~12                      ; LCCOMB_X35_Y8_N16  ; 10      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; tile_select:ts|findMinLoop:fml|min_x_1[2]~12                  ; LCCOMB_X42_Y10_N0  ; 40      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; tile_select:ts|findMinLoop:fml|prev.00000001                  ; LCFF_X40_Y9_N5     ; 15      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; tile_select:ts|findMinLoop:fml|prev.00011111                  ; LCFF_X33_Y9_N27    ; 17      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; tile_select:ts|findMinLoop:fml|prev.00101100                  ; LCFF_X34_Y8_N27    ; 7       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; tile_select:ts|findMinLoop:fml|prev.00101110                  ; LCFF_X37_Y8_N1     ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; tile_select:ts|findMinLoop:fml|prev.00110000                  ; LCFF_X37_Y8_N11    ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; tile_select:ts|findMinLoop:fml|prev.00110010                  ; LCFF_X36_Y9_N23    ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; tile_select:ts|max_off_x[5]~0                                 ; LCCOMB_X32_Y13_N4  ; 40      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; tile_select:ts|prev.0000101                                   ; LCFF_X40_Y9_N27    ; 34      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; tile_select:ts|prev.0001000                                   ; LCFF_X40_Y9_N21    ; 35      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                              ;
+---------------------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; Name                                                          ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; pll_clock:comb_3|pll_clock_altpll_0:altpll_0|altpll:sd1|_clk0 ; PLL_1    ; 1988    ; Global Clock         ; GCLK3            ; --                        ;
+---------------------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                             ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; SW[17]                                                                                                                                           ; 266     ;
; force_move:fm|stack:sta|sp[0]                                                                                                                    ; 259     ;
; force_move:fm|stack:sta|Add0~4                                                                                                                   ; 205     ;
; force_move:fm|stack:sta|Add0~3                                                                                                                   ; 204     ;
; force_move:fm|stack:sta|Add0~2                                                                                                                   ; 204     ;
; force_move:fm|stack:sta|Add0~0                                                                                                                   ; 204     ;
; force_move:fm|stack:sta|Add0~1                                                                                                                   ; 184     ;
; force_move:fm|d_in[19]~44                                                                                                                        ; 64      ;
; force_move:fm|d_in[18]~42                                                                                                                        ; 64      ;
; force_move:fm|d_in[17]~40                                                                                                                        ; 64      ;
; force_move:fm|d_in[16]~38                                                                                                                        ; 64      ;
; force_move:fm|d_in[15]~36                                                                                                                        ; 64      ;
; force_move:fm|d_in[14]~34                                                                                                                        ; 64      ;
; force_move:fm|d_in[13]~32                                                                                                                        ; 64      ;
; force_move:fm|d_in[12]~30                                                                                                                        ; 64      ;
; force_move:fm|d_in[11]~28                                                                                                                        ; 64      ;
; force_move:fm|d_in[10]~26                                                                                                                        ; 64      ;
; force_move:fm|d_in[9]~23                                                                                                                         ; 64      ;
; force_move:fm|d_in[8]~21                                                                                                                         ; 64      ;
; force_move:fm|d_in[7]~19                                                                                                                         ; 64      ;
; force_move:fm|d_in[6]~17                                                                                                                         ; 64      ;
; force_move:fm|d_in[5]~15                                                                                                                         ; 64      ;
; force_move:fm|d_in[4]~13                                                                                                                         ; 64      ;
; force_move:fm|d_in[3]~11                                                                                                                         ; 64      ;
; force_move:fm|d_in[0]~9                                                                                                                          ; 64      ;
; force_move:fm|d_in[1]~7                                                                                                                          ; 64      ;
; force_move:fm|d_in[2]~5                                                                                                                          ; 64      ;
; tile_select:ts|prev.0000110                                                                                                                      ; 45      ;
; tile_select:ts|prev.0000011                                                                                                                      ; 44      ;
; force_move:fm|stack:sta|sp[1]                                                                                                                    ; 44      ;
; read_write_tile:rwt|my_sram_controller:msc|prev.0100                                                                                             ; 43      ;
; force_move:fm|WideOr6                                                                                                                            ; 42      ;
; tile_select:ts|findMinLoop:fml|min_x_1[2]~12                                                                                                     ; 40      ;
; tile_select:ts|max_off_x[5]~0                                                                                                                    ; 40      ;
; tile_select:ts|WideOr9                                                                                                                           ; 37      ;
; out_adderss:comb_140|LessThan2~3                                                                                                                 ; 36      ;
; tile_select:ts|findMinLoop:fml|LessThan2~18                                                                                                      ; 36      ;
; tile_select:ts|prev.0001000                                                                                                                      ; 35      ;
; tile_select:ts|prev.0000101                                                                                                                      ; 34      ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|LessThan1~18                                                                                  ; 34      ;
; ~GND                                                                                                                                             ; 32      ;
; async_transmitter:TX|Equal0~0                                                                                                                    ; 31      ;
; tile_select:ts|findMinLoop:fml|LessThan1~18                                                                                                      ; 30      ;
; read_write_tile:rwt|my_sram_controller:msc|sram_addr[6]~4                                                                                        ; 29      ;
; tile_select:ts|findMinLoop:fml|skip1                                                                                                             ; 28      ;
; read_write_tile:rwt|my_sram_controller:msc|sram_addr[6]~9                                                                                        ; 28      ;
; recieveOrder:comb_7|prev.0100                                                                                                                    ; 26      ;
; controller:comb_101|placer_sel                                                                                                                   ; 26      ;
; out_adderss:comb_140|LessThan3~3                                                                                                                 ; 25      ;
; tile_select:ts|prev.0010000                                                                                                                      ; 24      ;
; tile_select:ts|prev.0010001                                                                                                                      ; 24      ;
; read_write_tile:rwt|prev.001                                                                                                                     ; 23      ;
; tile_select:ts|WideOr8                                                                                                                           ; 23      ;
; out_adderss:comb_140|Add2~22                                                                                                                     ; 23      ;
; placer:pl|prev.1011                                                                                                                              ; 22      ;
; force_move:fm|prev.0000001                                                                                                                       ; 22      ;
; force_move:fm|prev.0000000                                                                                                                       ; 22      ;
; force_move:fm|WideOr3                                                                                                                            ; 21      ;
; tile_select:ts|findMinLoop:fml|DR2_l.010~2                                                                                                       ; 21      ;
; force_move:fm|stack:sta|sp[2]                                                                                                                    ; 21      ;
; force_move:fm|stack:sta|mem~2202                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2201                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2200                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2199                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2197                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2196                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2195                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2194                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2192                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2191                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2190                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2189                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2187                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2186                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2185                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2184                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2182                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2181                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2180                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2179                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2178                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2177                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2176                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2175                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2174                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2173                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2172                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2170                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2168                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2167                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2166                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2164                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2162                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2161                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2160                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2159                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2158                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2157                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2156                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2155                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2154                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2153                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2152                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2150                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2148                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2147                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2146                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2144                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2142                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2141                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2140                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2139                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2137                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2136                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2135                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2134                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2133                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2132                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2131                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2130                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2128                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2126                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2124                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|mem~2122                                                                                                                 ; 20      ;
; force_move:fm|WideOr2~4                                                                                                                          ; 20      ;
; placer:pl|last_x[1]~16                                                                                                                           ; 20      ;
; force_move:fm|center_load~0                                                                                                                      ; 20      ;
; async_receiver:RX|RxD_data_ready                                                                                                                 ; 20      ;
; force_move:fm|stack:sta|sp[3]                                                                                                                    ; 20      ;
; serialArraySend:comb_6|curser[0]                                                                                                                 ; 19      ;
; sram_main_addr[0]~13                                                                                                                             ; 19      ;
; tile_select:ts|findMinLoop:fml|find_dir:find_dir_DR2|dir[1]~11                                                                                   ; 19      ;
; tile_select:ts|findMinLoop:fml|find_dir:find_dir_DR1|dir[1]~10                                                                                   ; 19      ;
; SW[1]                                                                                                                                            ; 18      ;
; force_move:fm|stack:sta|sp[5]~2                                                                                                                  ; 17      ;
; serialArraySend:comb_6|curser[1]                                                                                                                 ; 17      ;
; sram_main_addr[1]~21                                                                                                                             ; 17      ;
; async_receiver:RX|RxD_data[4]                                                                                                                    ; 17      ;
; read_write_tile:rwt|my_sram_controller:msc|sram_wr_n                                                                                             ; 17      ;
; tile_select:ts|findMinLoop:fml|WideOr14~1                                                                                                        ; 17      ;
; controller:comb_101|sram_sel[0]                                                                                                                  ; 17      ;
; tile_select:ts|findMinLoop:fml|prev.00011111                                                                                                     ; 17      ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|best_t~29                                                                                     ; 16      ;
; rel_type_select_tile~0                                                                                                                           ; 16      ;
; force_move:fm|stack:sta|mem~2138                                                                                                                 ; 16      ;
; force_move:fm|stack:sta|mem~2129                                                                                                                 ; 16      ;
; force_move:fm|stack:sta|mem~2121                                                                                                                 ; 16      ;
; tile_select:ts|findMinLoop:fml|DR1X~11                                                                                                           ; 16      ;
; tile_select:ts|findMinLoop:fml|DR2Y~10                                                                                                           ; 16      ;
; tile_select:ts|findMinLoop:fml|pointer[0]                                                                                                        ; 16      ;
; tile_select:ts|findMinLoop:fml|pointer[3]                                                                                                        ; 16      ;
; read_write_tile:rwt|my_sram_controller:msc|sram_addr[6]~6                                                                                        ; 16      ;
; read_write_tile:rwt|my_sram_controller:msc|sram_addr[6]~0                                                                                        ; 16      ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|LessThan0~18                                                                                  ; 16      ;
; rel_type[0]~1                                                                                                                                    ; 15      ;
; recieveOrder:comb_7|prev.0101                                                                                                                    ; 15      ;
; tile_select:ts|findMinLoop:fml|DR1X~10                                                                                                           ; 15      ;
; tile_select:ts|findMinLoop:fml|DR1Y~13                                                                                                           ; 15      ;
; tile_select:ts|findMinLoop:fml|DR1Y~12                                                                                                           ; 15      ;
; tile_select:ts|findMinLoop:fml|pointer[1]                                                                                                        ; 15      ;
; read_write_tile:rwt|my_sram_controller:msc|sram_addr[6]~1                                                                                        ; 15      ;
; tile_select:ts|findMinLoop:fml|prev.00000001                                                                                                     ; 15      ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|always0~9                                                                                     ; 14      ;
; rel_type[1]~2                                                                                                                                    ; 14      ;
; serialArraySend:comb_6|curser[2]                                                                                                                 ; 14      ;
; read_write_tile:rwt|data_out[1]~7                                                                                                                ; 14      ;
; read_write_tile:rwt|data_out[2]~5                                                                                                                ; 14      ;
; read_write_tile:rwt|data_out[0]~3                                                                                                                ; 14      ;
; read_write_tile:rwt|data_out[3]~1                                                                                                                ; 14      ;
; tile_select:ts|findMinLoop:fml|DR2Y~11                                                                                                           ; 14      ;
; read_write_tile:rwt|my_sram_controller:msc|sram_addr[10]~86                                                                                      ; 14      ;
; read_write_tile:rwt|my_sram_controller:msc|sram_addr[10]~78                                                                                      ; 14      ;
; read_write_tile:rwt|my_sram_controller:msc|sram_addr[10]~77                                                                                      ; 14      ;
; read_write_tile:rwt|my_sram_controller:msc|sram_addr[10]~76                                                                                      ; 14      ;
; read_write_tile:rwt|my_sram_controller:msc|sram_addr[10]~75                                                                                      ; 14      ;
; recieveOrder:comb_7|isWhite                                                                                                                      ; 14      ;
; out_adderss:comb_140|lpm_divide:Mod0|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_21~12                    ; 14      ;
; out_adderss:comb_140|lpm_divide:Mod0|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_20~12                    ; 14      ;
; out_adderss:comb_140|lpm_divide:Mod0|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_19~12                    ; 14      ;
; out_adderss:comb_140|lpm_divide:Mod0|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_18~12                    ; 14      ;
; out_adderss:comb_140|lpm_divide:Mod0|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_17~12                    ; 14      ;
; out_adderss:comb_140|lpm_divide:Mod0|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_16~12                    ; 14      ;
; out_adderss:comb_140|lpm_divide:Mod0|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_15~12                    ; 14      ;
; out_adderss:comb_140|lpm_divide:Div0|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_29_result_int[6]~10 ; 14      ;
; out_adderss:comb_140|lpm_divide:Div0|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_28_result_int[6]~10 ; 14      ;
; out_adderss:comb_140|lpm_divide:Div0|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_27_result_int[6]~10 ; 14      ;
; out_adderss:comb_140|lpm_divide:Div0|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_26_result_int[6]~10 ; 14      ;
; out_adderss:comb_140|lpm_divide:Div0|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_25_result_int[6]~10 ; 14      ;
; out_adderss:comb_140|lpm_divide:Div0|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_24_result_int[6]~10 ; 14      ;
; out_adderss:comb_140|lpm_divide:Div0|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_23_result_int[6]~10 ; 14      ;
; out_adderss:comb_140|lpm_divide:Div0|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_22_result_int[6]~10 ; 14      ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|best_t~14                                                                                     ; 13      ;
; async_receiver:RX|RxD_data[2]                                                                                                                    ; 13      ;
; read_write_tile:rwt|prev.101                                                                                                                     ; 13      ;
; read_write_tile:rwt|prev.100                                                                                                                     ; 13      ;
; tile_select:ts|findMinLoop:fml|pointer[2]                                                                                                        ; 13      ;
; read_write_tile:rwt|my_sram_controller:msc|sram_addr[10]~87                                                                                      ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_29_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_28_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_27_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_26_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_25_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_24_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_23_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_22_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_21_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_20_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_19_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_18_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_17_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_16_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_15_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_14_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_13_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_12_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_11_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_10_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_9_result_int[6]~10  ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_8_result_int[6]~10  ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_7_result_int[6]~10  ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_6_result_int[6]~10  ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_5_result_int[6]~10  ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_4_result_int[5]~8   ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_29_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_28_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_27_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_26_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_25_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_24_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_23_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_22_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_21_result_int[6]~10 ; 13      ;
; out_adderss:comb_140|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_29_result_int[5]~8  ; 13      ;
; out_adderss:comb_140|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_28_result_int[5]~8  ; 13      ;
; out_adderss:comb_140|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_27_result_int[5]~8  ; 13      ;
; out_adderss:comb_140|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_26_result_int[5]~8  ; 13      ;
; out_adderss:comb_140|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_25_result_int[5]~8  ; 13      ;
; out_adderss:comb_140|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_24_result_int[5]~8  ; 13      ;
; out_adderss:comb_140|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_23_result_int[5]~8  ; 13      ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|always0~8                                                                                     ; 12      ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|always0~6                                                                                     ; 12      ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|always0~3                                                                                     ; 12      ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|always0~0                                                                                     ; 12      ;
; force_move:fm|WideOr4                                                                                                                            ; 12      ;
; async_receiver:RX|RxD_data[1]                                                                                                                    ; 12      ;
; async_receiver:RX|RxD_data[5]                                                                                                                    ; 12      ;
; read_write_tile:rwt|my_sram_controller:msc|sram_addr[6]~16                                                                                       ; 12      ;
; read_write_tile:rwt|my_sram_controller:msc|sram_addr[6]~15                                                                                       ; 12      ;
; out_adderss:comb_140|lpm_divide:Mod0|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_14~12                    ; 12      ;
; tile_select:ts|findMinLoop:fml|par2[0]~0                                                                                                         ; 12      ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|best_t~15                                                                                     ; 11      ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|always0~7                                                                                     ; 11      ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|always0~4                                                                                     ; 11      ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|best_t~13                                                                                     ; 11      ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|Equal25~5                                                                                     ; 11      ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|Equal25~0                                                                                     ; 11      ;
; serialArraySend:comb_6|state.0011                                                                                                                ; 11      ;
; tile_select:ts|findMinLoop:fml|DR2_l.001~0                                                                                                       ; 11      ;
; tile_select:ts|findMinLoop:fml|find_dir:find_dir_DR2|dir[0]~4                                                                                    ; 11      ;
; tile_select:ts|WideOr10~0                                                                                                                        ; 11      ;
; async_receiver:RX|RxD_data[3]                                                                                                                    ; 11      ;
; tile_select:ts|findMinLoop:fml|min_y_1[9]                                                                                                        ; 11      ;
; async_transmitter:TX|TxD_state[3]                                                                                                                ; 11      ;
; tile_select:ts|findMinLoop:fml|prev.00101110                                                                                                     ; 11      ;
; out_adderss:comb_140|lpm_divide:Div0|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_30_result_int[6]~10 ; 11      ;
; out_adderss:comb_140|lpm_divide:Mod5|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_29_result_int[5]~8  ; 11      ;
; out_adderss:comb_140|lpm_divide:Mod5|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_28_result_int[5]~8  ; 11      ;
; out_adderss:comb_140|lpm_divide:Mod5|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_27_result_int[5]~8  ; 11      ;
; out_adderss:comb_140|lpm_divide:Mod5|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_26_result_int[5]~8  ; 11      ;
; out_adderss:comb_140|lpm_divide:Mod5|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_25_result_int[5]~8  ; 11      ;
; out_adderss:comb_140|lpm_divide:Mod5|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_24_result_int[5]~8  ; 11      ;
; out_adderss:comb_140|lpm_divide:Mod5|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_23_result_int[5]~6  ; 11      ;
; placer:pl|prev.1010                                                                                                                              ; 11      ;
; force_move:fm|d_in[2]~45                                                                                                                         ; 10      ;
; force_move:fm|d_in[10]~24                                                                                                                        ; 10      ;
; placer:pl|minus_y~3                                                                                                                              ; 10      ;
; tile_select:ts|findMinLoop:fml|c_y[5]~12                                                                                                         ; 10      ;
; placer:pl|minus_x~3                                                                                                                              ; 10      ;
; tile_select:ts|findMinLoop:fml|c_x[4]~17                                                                                                         ; 10      ;
; tile_select:ts|findMinLoop:fml|c_x[4]~16                                                                                                         ; 10      ;
; tile_select:ts|findMinLoop:fml|DR2X~11                                                                                                           ; 10      ;
; tile_select:ts|findMinLoop:fml|DR1X~16                                                                                                           ; 10      ;
; tile_select:ts|findMinLoop:fml|DR2Y[4]~16                                                                                                        ; 10      ;
; tile_select:ts|findMinLoop:fml|DR1Y[3]~18                                                                                                        ; 10      ;
; async_receiver:RX|RxD_data[0]                                                                                                                    ; 10      ;
; async_receiver:RX|RxD_data[6]                                                                                                                    ; 10      ;
; tile_select:ts|findMinLoop:fml|min_y_1[8]                                                                                                        ; 10      ;
; tile_select:ts|findMinLoop:fml|min_y_1[7]                                                                                                        ; 10      ;
; tile_select:ts|findMinLoop:fml|min_y_1[6]                                                                                                        ; 10      ;
; tile_select:ts|findMinLoop:fml|min_y_1[5]                                                                                                        ; 10      ;
; tile_select:ts|findMinLoop:fml|min_y_1[4]                                                                                                        ; 10      ;
; tile_select:ts|findMinLoop:fml|min_y_1[3]                                                                                                        ; 10      ;
; tile_select:ts|findMinLoop:fml|min_y_1[2]                                                                                                        ; 10      ;
; tile_select:ts|findMinLoop:fml|min_y_1[1]                                                                                                        ; 10      ;
; tile_select:ts|findMinLoop:fml|min_y_1[0]                                                                                                        ; 10      ;
; tile_select:ts|findMinLoop:fml|min_x_1[9]                                                                                                        ; 10      ;
; tile_select:ts|findMinLoop:fml|min_x_1[8]                                                                                                        ; 10      ;
; tile_select:ts|findMinLoop:fml|min_x_1[7]                                                                                                        ; 10      ;
; tile_select:ts|findMinLoop:fml|min_x_1[6]                                                                                                        ; 10      ;
; tile_select:ts|findMinLoop:fml|min_x_1[5]                                                                                                        ; 10      ;
; tile_select:ts|findMinLoop:fml|min_x_1[4]                                                                                                        ; 10      ;
; tile_select:ts|findMinLoop:fml|min_x_1[3]                                                                                                        ; 10      ;
; tile_select:ts|findMinLoop:fml|min_x_1[0]                                                                                                        ; 10      ;
; tile_select:ts|findMinLoop:fml|min_x_1[1]                                                                                                        ; 10      ;
; tile_select:ts|findMinLoop:fml|min_x_1[2]                                                                                                        ; 10      ;
; controller:comb_101|sram_sel~0                                                                                                                   ; 10      ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_30_result_int[6]~10 ; 10      ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_30_result_int[6]~10 ; 10      ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_20_result_int[6]~10 ; 10      ;
; out_adderss:comb_140|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_29_result_int[5]~8  ; 10      ;
; out_adderss:comb_140|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_28_result_int[5]~8  ; 10      ;
; out_adderss:comb_140|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_27_result_int[5]~8  ; 10      ;
; out_adderss:comb_140|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_26_result_int[5]~8  ; 10      ;
; out_adderss:comb_140|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_25_result_int[5]~8  ; 10      ;
; out_adderss:comb_140|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_24_result_int[5]~8  ; 10      ;
; out_adderss:comb_140|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_23_result_int[5]~8  ; 10      ;
; out_adderss:comb_140|lpm_divide:Mod0|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_23~12                    ; 10      ;
; out_adderss:comb_140|lpm_divide:Div0|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_21_result_int[6]~8  ; 10      ;
; out_adderss:comb_140|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_30_result_int[5]~8  ; 10      ;
; out_adderss:comb_140|Add5~22                                                                                                                     ; 10      ;
; tile_select:ts|findMinLoop:fml|LessThan4~18                                                                                                      ; 10      ;
; tile_select:ts|findMinLoop:fml|LessThan3~18                                                                                                      ; 10      ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|always0~13                                                                                    ; 9       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|always0~5                                                                                     ; 9       ;
; placer:pl|always2~2                                                                                                                              ; 9       ;
; recieveOrder:comb_7|rel_y[3]~0                                                                                                                   ; 9       ;
; recieveOrder:comb_7|rel_x[8]~14                                                                                                                  ; 9       ;
; recieveOrder:comb_7|prev.0011                                                                                                                    ; 9       ;
; tile_select:ts|findMinLoop:fml|DR1Y~10                                                                                                           ; 9       ;
; out_adderss:comb_140|Add5~16                                                                                                                     ; 9       ;
; out_adderss:comb_140|Add5~14                                                                                                                     ; 9       ;
; out_adderss:comb_140|Add5~12                                                                                                                     ; 9       ;
; out_adderss:comb_140|Add5~10                                                                                                                     ; 9       ;
; out_adderss:comb_140|Add5~8                                                                                                                      ; 9       ;
; out_adderss:comb_140|Add5~6                                                                                                                      ; 9       ;
; out_adderss:comb_140|Add2~20                                                                                                                     ; 9       ;
; out_adderss:comb_140|Add2~18                                                                                                                     ; 9       ;
; out_adderss:comb_140|Add2~16                                                                                                                     ; 9       ;
; out_adderss:comb_140|Add2~14                                                                                                                     ; 9       ;
; out_adderss:comb_140|Add2~12                                                                                                                     ; 9       ;
; out_adderss:comb_140|Add2~10                                                                                                                     ; 9       ;
; out_adderss:comb_140|Add2~8                                                                                                                      ; 9       ;
; out_adderss:comb_140|Add2~6                                                                                                                      ; 9       ;
; async_receiver:RX|BaudTickGen:tickgen|Acc[20]                                                                                                    ; 9       ;
; controller:comb_101|prev.000011                                                                                                                  ; 9       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|always0~12                                                                                    ; 8       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|best_t~20                                                                                     ; 8       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|Equal25~6                                                                                     ; 8       ;
; serialArraySend:comb_6|state~14                                                                                                                  ; 8       ;
; serialArraySend:comb_6|state~13                                                                                                                  ; 8       ;
; serialArraySend:comb_6|LessThan0~0                                                                                                               ; 8       ;
; async_receiver:RX|always4~0                                                                                                                      ; 8       ;
; async_receiver:RX|RxD_state[3]                                                                                                                   ; 8       ;
; async_transmitter:TX|TxD_state[0]                                                                                                                ; 8       ;
; placer:pl|prev.1000                                                                                                                              ; 8       ;
; recieveOrder:comb_7|rel_x[0]                                                                                                                     ; 8       ;
; tile_select:ts|findMinLoop:fml|prev.00110000                                                                                                     ; 8       ;
; tile_select:ts|findMinLoop:fml|prev.00110010                                                                                                     ; 8       ;
; out_adderss:comb_140|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_30_result_int[5]~8  ; 8       ;
; out_adderss:comb_140|lpm_divide:Mod5|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_30_result_int[5]~8  ; 8       ;
; out_adderss:comb_140|lpm_divide:Mod5|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_22_result_int[5]~6  ; 8       ;
; out_adderss:comb_140|Add2~4                                                                                                                      ; 8       ;
; force_move:fm|stack:sta|sp[4]                                                                                                                    ; 8       ;
; controller:comb_101|prev.000100                                                                                                                  ; 8       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|always0~2                                                                                     ; 7       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|always0~1                                                                                     ; 7       ;
; serialArraySend:comb_6|curser~0                                                                                                                  ; 7       ;
; force_move:fm|set_tile_force_move:comb_693|always0~7                                                                                             ; 7       ;
; force_move:fm|set_tile_force_move:comb_693|always0~6                                                                                             ; 7       ;
; force_move:fm|set_tile_force_move:comb_693|always0~2                                                                                             ; 7       ;
; placer:pl|Equal17~0                                                                                                                              ; 7       ;
; force_move:fm|stack:sta|sp[5]~4                                                                                                                  ; 7       ;
; recieveOrder:comb_7|Add0~1                                                                                                                       ; 7       ;
; serialArraySend:comb_6|state.0000                                                                                                                ; 7       ;
; tile_select:ts|findMinLoop:fml|DR1_l.000~1                                                                                                       ; 7       ;
; async_receiver:RX|RxD_data[7]                                                                                                                    ; 7       ;
; tile_select:ts|findMinLoop:fml|Equal8~0                                                                                                          ; 7       ;
; placer:pl|prev.0100                                                                                                                              ; 7       ;
; placer:pl|prev.0010                                                                                                                              ; 7       ;
; force_move:fm|prev.0010001                                                                                                                       ; 7       ;
; force_move:fm|prev.0001111                                                                                                                       ; 7       ;
; async_transmitter:TX|TxD_state[2]                                                                                                                ; 7       ;
; tile_select:ts|findMinLoop:fml|prev.00101100                                                                                                     ; 7       ;
; tile_select:ts|findMinLoop:fml|prev.00100111                                                                                                     ; 7       ;
; tile_select:ts|findMinLoop:fml|prev.00101101                                                                                                     ; 7       ;
; controller:comb_101|prev.001100                                                                                                                  ; 7       ;
; out_adderss:comb_140|Add5~20                                                                                                                     ; 7       ;
; out_adderss:comb_140|Add5~18                                                                                                                     ; 7       ;
; out_adderss:comb_140|Add5~4                                                                                                                      ; 7       ;
; force_move:fm|stack:sta|sp[5]                                                                                                                    ; 7       ;
; async_transmitter:TX|BaudTickGen:tickgen|Acc[20]                                                                                                 ; 7       ;
; recieveOrder:comb_7|rel_x[1]                                                                                                                     ; 7       ;
; recieveOrder:comb_7|rel_x[2]                                                                                                                     ; 7       ;
; tile_select:ts|findMinLoop:fml|DR2X[7]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR1X[7]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR2X[6]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR1X[6]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR2X[5]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR1X[5]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR2X[4]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR1X[4]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR2X[3]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR1X[3]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR2X[2]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR1X[2]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR2X[1]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR1X[1]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR2X[0]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR1X[0]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR2Y[7]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR1Y[7]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR2Y[6]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR1Y[6]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR2Y[5]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR1Y[5]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR2Y[4]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR1Y[4]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR2Y[3]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR1Y[3]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR2Y[2]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR1Y[2]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR2Y[1]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR1Y[1]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR2Y[0]                                                                                                           ; 7       ;
; tile_select:ts|findMinLoop:fml|DR1Y[0]                                                                                                           ; 7       ;
; async_transmitter:TX|TxD_shift[5]~8                                                                                                              ; 6       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|best_t~31                                                                                     ; 6       ;
; force_move:fm|set_tile_force_move:comb_693|always0~5                                                                                             ; 6       ;
; force_move:fm|set_tile_force_move:comb_693|always0~4                                                                                             ; 6       ;
; force_move:fm|set_tile_force_move:comb_693|always0~3                                                                                             ; 6       ;
; force_move:fm|set_tile_force_move:comb_693|always0~1                                                                                             ; 6       ;
; placer:pl|always2~4                                                                                                                              ; 6       ;
; placer:pl|always2~3                                                                                                                              ; 6       ;
; placer:pl|always2~1                                                                                                                              ; 6       ;
; async_receiver:RX|RxD_state[2]                                                                                                                   ; 6       ;
; async_receiver:RX|RxD_state[0]                                                                                                                   ; 6       ;
; async_receiver:RX|RxD_state[1]                                                                                                                   ; 6       ;
; tile_select:ts|prev.0001101                                                                                                                      ; 6       ;
; tile_select:ts|prev.0000001                                                                                                                      ; 6       ;
; async_transmitter:TX|TxD_state[1]                                                                                                                ; 6       ;
; tile_select:ts|findMinLoop:fml|set_dir:comb_221|Equal6~0                                                                                         ; 6       ;
; read_write_tile:rwt|my_sram_controller:msc|sram_addr[6]~14                                                                                       ; 6       ;
; placer:pl|prev.0110                                                                                                                              ; 6       ;
; force_move:fm|prev.0010101                                                                                                                       ; 6       ;
; force_move:fm|prev.0010011                                                                                                                       ; 6       ;
; tile_select:ts|findMinLoop:fml|prev.00001100                                                                                                     ; 6       ;
; tile_select:ts|findMinLoop:fml|prev.00101111                                                                                                     ; 6       ;
; controller:comb_101|prev.000111                                                                                                                  ; 6       ;
; out_adderss:comb_140|Add0~24                                                                                                                     ; 6       ;
; out_adderss:comb_140|lpm_divide:Mod5|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_13~6                     ; 6       ;
; out_adderss:comb_140|Add5~2                                                                                                                      ; 6       ;
; out_adderss:comb_140|Add2~2                                                                                                                      ; 6       ;
; tile_select:ts|findMinLoop:fml|c_x[1]                                                                                                            ; 6       ;
; tile_select:ts|findMinLoop:fml|c_x[0]                                                                                                            ; 6       ;
; tile_select:ts|findMinLoop:fml|DR2Y[8]                                                                                                           ; 6       ;
; tile_select:ts|findMinLoop:fml|c_y[8]                                                                                                            ; 6       ;
; tile_select:ts|findMinLoop:fml|DR1Y[8]                                                                                                           ; 6       ;
; tile_select:ts|findMinLoop:fml|c_y[7]                                                                                                            ; 6       ;
; tile_select:ts|findMinLoop:fml|c_y[6]                                                                                                            ; 6       ;
; tile_select:ts|findMinLoop:fml|c_y[5]                                                                                                            ; 6       ;
; tile_select:ts|findMinLoop:fml|c_y[4]                                                                                                            ; 6       ;
; tile_select:ts|findMinLoop:fml|c_y[3]                                                                                                            ; 6       ;
; tile_select:ts|findMinLoop:fml|c_y[2]                                                                                                            ; 6       ;
; tile_select:ts|findMinLoop:fml|c_y[1]                                                                                                            ; 6       ;
; tile_select:ts|findMinLoop:fml|c_y[0]                                                                                                            ; 6       ;
; tile_select:ts|findMinLoop:fml|DR2X[9]                                                                                                           ; 6       ;
; tile_select:ts|findMinLoop:fml|DR1X[9]                                                                                                           ; 6       ;
; tile_select:ts|findMinLoop:fml|c_x[9]                                                                                                            ; 6       ;
; tile_select:ts|findMinLoop:fml|DR2X[8]                                                                                                           ; 6       ;
; tile_select:ts|findMinLoop:fml|c_x[8]                                                                                                            ; 6       ;
; tile_select:ts|findMinLoop:fml|DR1X[8]                                                                                                           ; 6       ;
; tile_select:ts|findMinLoop:fml|c_x[7]                                                                                                            ; 6       ;
; tile_select:ts|findMinLoop:fml|c_x[6]                                                                                                            ; 6       ;
; tile_select:ts|findMinLoop:fml|c_x[5]                                                                                                            ; 6       ;
; tile_select:ts|findMinLoop:fml|c_x[4]                                                                                                            ; 6       ;
; tile_select:ts|findMinLoop:fml|c_x[3]                                                                                                            ; 6       ;
; recieveOrder:comb_7|rel_x[3]                                                                                                                     ; 6       ;
; tile_select:ts|findMinLoop:fml|c_x[2]                                                                                                            ; 6       ;
; tile_select:ts|findMinLoop:fml|prev.00100110                                                                                                     ; 6       ;
; tile_select:ts|findMinLoop:fml|prev.00011110                                                                                                     ; 6       ;
; force_move:fm|prev.0010111                                                                                                                       ; 5       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|best_t~79                                                                                     ; 5       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|best_t~54                                                                                     ; 5       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|best_t~44                                                                                     ; 5       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|best_t~23                                                                                     ; 5       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|best_t~19                                                                                     ; 5       ;
; recieveOrder:comb_7|Selector2~3                                                                                                                  ; 5       ;
; recieveOrder:comb_7|prev.0110                                                                                                                    ; 5       ;
; force_move:fm|set_tile_force_move:comb_693|always0~0                                                                                             ; 5       ;
; placer:pl|Equal13~0                                                                                                                              ; 5       ;
; placer:pl|Equal9~0                                                                                                                               ; 5       ;
; async_receiver:RX|sampleNow~0                                                                                                                    ; 5       ;
; placer:pl|prev.1101                                                                                                                              ; 5       ;
; tile_select:ts|findMinLoop:fml|min_y_2[0]                                                                                                        ; 5       ;
; tile_select:ts|findMinLoop:fml|min_y_2[1]                                                                                                        ; 5       ;
; tile_select:ts|findMinLoop:fml|min_y_2[2]                                                                                                        ; 5       ;
; tile_select:ts|findMinLoop:fml|min_y_2[3]                                                                                                        ; 5       ;
; tile_select:ts|findMinLoop:fml|min_y_2[4]                                                                                                        ; 5       ;
; tile_select:ts|findMinLoop:fml|min_y_2[5]                                                                                                        ; 5       ;
; tile_select:ts|findMinLoop:fml|min_y_2[6]                                                                                                        ; 5       ;
; tile_select:ts|findMinLoop:fml|min_y_2[7]                                                                                                        ; 5       ;
; tile_select:ts|findMinLoop:fml|min_y_2[8]                                                                                                        ; 5       ;
; tile_select:ts|findMinLoop:fml|min_y_2[9]                                                                                                        ; 5       ;
; tile_select:ts|findMinLoop:fml|min_x_2[0]                                                                                                        ; 5       ;
; tile_select:ts|findMinLoop:fml|min_x_2[1]                                                                                                        ; 5       ;
; tile_select:ts|findMinLoop:fml|min_x_2[2]                                                                                                        ; 5       ;
; tile_select:ts|findMinLoop:fml|min_x_2[3]                                                                                                        ; 5       ;
; tile_select:ts|findMinLoop:fml|min_x_2[4]                                                                                                        ; 5       ;
; tile_select:ts|findMinLoop:fml|min_x_2[5]                                                                                                        ; 5       ;
; tile_select:ts|findMinLoop:fml|min_x_2[6]                                                                                                        ; 5       ;
; tile_select:ts|findMinLoop:fml|min_x_2[7]                                                                                                        ; 5       ;
; tile_select:ts|findMinLoop:fml|min_x_2[8]                                                                                                        ; 5       ;
; tile_select:ts|findMinLoop:fml|min_x_2[9]                                                                                                        ; 5       ;
; recieveOrder:comb_7|w_end                                                                                                                        ; 5       ;
; recieveOrder:comb_7|prev.0111                                                                                                                    ; 5       ;
; recieveOrder:comb_7|prev.1000                                                                                                                    ; 5       ;
; force_move:fm|prev.0100001                                                                                                                       ; 5       ;
; placer:pl|prev.1110                                                                                                                              ; 5       ;
; tile_select:ts|findMinLoop:fml|par2[1]                                                                                                           ; 5       ;
; tile_select:ts|findMinLoop:fml|par1[1]                                                                                                           ; 5       ;
; tile_select:ts|findMinLoop:fml|par1[0]                                                                                                           ; 5       ;
; tile_select:ts|findMinLoop:fml|prev.00011010                                                                                                     ; 5       ;
; tile_select:ts|findMinLoop:fml|prev.00100101                                                                                                     ; 5       ;
; tile_select:ts|findMinLoop:fml|prev.00011101                                                                                                     ; 5       ;
; controller:comb_101|prev.000101                                                                                                                  ; 5       ;
; controller:comb_101|prev.001010                                                                                                                  ; 5       ;
; out_adderss:comb_140|lpm_divide:Mod0|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_24~12                    ; 5       ;
; tile_select:ts|findMinLoop:fml|DR2Y[9]                                                                                                           ; 5       ;
; tile_select:ts|findMinLoop:fml|DR1Y[9]                                                                                                           ; 5       ;
; tile_select:ts|findMinLoop:fml|c_y[9]                                                                                                            ; 5       ;
; recieveOrder:comb_7|rel_x[4]                                                                                                                     ; 5       ;
; tile_select:ts|findMinLoop:fml|par2[0]                                                                                                           ; 5       ;
; tile_select:ts|findMinLoop:fml|prev.00001010                                                                                                     ; 5       ;
; tile_select:ts|findMinLoop:fml|prev.00001101                                                                                                     ; 5       ;
; controller:comb_101|prev.001101                                                                                                                  ; 5       ;
; controller:comb_101|prev.000110                                                                                                                  ; 5       ;
; controller:comb_101|prev.001000                                                                                                                  ; 5       ;
; placer:pl|always1~6                                                                                                                              ; 4       ;
; sram_data_in[2]~4                                                                                                                                ; 4       ;
; sram_data_in[1]~3                                                                                                                                ; 4       ;
; read_write_tile:rwt|Equal0~0                                                                                                                     ; 4       ;
; sram_data_in[0]~2                                                                                                                                ; 4       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|best_t~88                                                                                     ; 4       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|best_t~40                                                                                     ; 4       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|best_t~33                                                                                     ; 4       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|best_t~16                                                                                     ; 4       ;
; recieveOrder:comb_7|Selector7~4                                                                                                                  ; 4       ;
; recieveOrder:comb_7|Equal3~0                                                                                                                     ; 4       ;
; force_move:fm|set_tile_force_move:comb_693|error~1                                                                                               ; 4       ;
; force_move:fm|set_tile_force_move:comb_693|error~0                                                                                               ; 4       ;
; placer:pl|Equal21~0                                                                                                                              ; 4       ;
; force_move:fm|stack:sta|mem~2198                                                                                                                 ; 4       ;
; force_move:fm|stack:sta|mem~2193                                                                                                                 ; 4       ;
; force_move:fm|stack:sta|mem~2188                                                                                                                 ; 4       ;
; force_move:fm|stack:sta|mem~2183                                                                                                                 ; 4       ;
; force_move:fm|stack:sta|mem~2171                                                                                                                 ; 4       ;
; force_move:fm|stack:sta|mem~2169                                                                                                                 ; 4       ;
; force_move:fm|stack:sta|mem~2165                                                                                                                 ; 4       ;
; force_move:fm|stack:sta|mem~2163                                                                                                                 ; 4       ;
; force_move:fm|stack:sta|mem~2151                                                                                                                 ; 4       ;
; force_move:fm|stack:sta|mem~2149                                                                                                                 ; 4       ;
; force_move:fm|stack:sta|mem~2145                                                                                                                 ; 4       ;
; force_move:fm|stack:sta|mem~2143                                                                                                                 ; 4       ;
; force_move:fm|stack:sta|mem~2127                                                                                                                 ; 4       ;
; force_move:fm|stack:sta|mem~2125                                                                                                                 ; 4       ;
; force_move:fm|stack:sta|mem~2123                                                                                                                 ; 4       ;
; force_move:fm|stack:sta|mem~2120                                                                                                                 ; 4       ;
; async_receiver:RX|RxD_bit                                                                                                                        ; 4       ;
; async_receiver:RX|OversamplingCnt[0]                                                                                                             ; 4       ;
; tile_select:ts|findMinLoop:fml|WideOr19~0                                                                                                        ; 4       ;
; recieveOrder:comb_7|Add2~4                                                                                                                       ; 4       ;
; read_write_tile:rwt|my_sram_controller:msc|prev.0000                                                                                             ; 4       ;
; recieveOrder:comb_7|Selector19~0                                                                                                                 ; 4       ;
; recieveOrder:comb_7|always1~0                                                                                                                    ; 4       ;
; tile_select:ts|off_y[9]                                                                                                                          ; 4       ;
; force_move:fm|center_addr_y[9]                                                                                                                   ; 4       ;
; tile_select:ts|off_y[8]                                                                                                                          ; 4       ;
; force_move:fm|center_addr_y[8]                                                                                                                   ; 4       ;
; force_move:fm|center_addr_y[7]                                                                                                                   ; 4       ;
; tile_select:ts|off_y[7]                                                                                                                          ; 4       ;
; tile_select:ts|off_y[6]                                                                                                                          ; 4       ;
; force_move:fm|center_addr_y[6]                                                                                                                   ; 4       ;
; force_move:fm|center_addr_y[5]                                                                                                                   ; 4       ;
; tile_select:ts|off_y[5]                                                                                                                          ; 4       ;
; tile_select:ts|off_y[4]                                                                                                                          ; 4       ;
; force_move:fm|center_addr_y[4]                                                                                                                   ; 4       ;
; force_move:fm|center_addr_y[3]                                                                                                                   ; 4       ;
; tile_select:ts|off_y[3]                                                                                                                          ; 4       ;
; tile_select:ts|off_y[2]                                                                                                                          ; 4       ;
; force_move:fm|center_addr_y[2]                                                                                                                   ; 4       ;
; force_move:fm|center_addr_y[1]                                                                                                                   ; 4       ;
; tile_select:ts|off_y[1]                                                                                                                          ; 4       ;
; recieveOrder:comb_7|rel_y[0]                                                                                                                     ; 4       ;
; tile_select:ts|off_y[0]                                                                                                                          ; 4       ;
; force_move:fm|center_addr_y[0]                                                                                                                   ; 4       ;
; force_move:fm|center_addr_x[9]                                                                                                                   ; 4       ;
; tile_select:ts|off_x[9]                                                                                                                          ; 4       ;
; tile_select:ts|off_x[8]                                                                                                                          ; 4       ;
; force_move:fm|center_addr_x[8]                                                                                                                   ; 4       ;
; force_move:fm|center_addr_x[7]                                                                                                                   ; 4       ;
; tile_select:ts|off_x[7]                                                                                                                          ; 4       ;
; tile_select:ts|off_x[6]                                                                                                                          ; 4       ;
; force_move:fm|center_addr_x[6]                                                                                                                   ; 4       ;
; force_move:fm|center_addr_x[5]                                                                                                                   ; 4       ;
; tile_select:ts|off_x[5]                                                                                                                          ; 4       ;
; tile_select:ts|off_x[4]                                                                                                                          ; 4       ;
; force_move:fm|center_addr_x[4]                                                                                                                   ; 4       ;
; force_move:fm|center_addr_x[3]                                                                                                                   ; 4       ;
; tile_select:ts|off_x[3]                                                                                                                          ; 4       ;
; placer:pl|prev.0111                                                                                                                              ; 4       ;
; tile_select:ts|off_x[0]                                                                                                                          ; 4       ;
; tile_select:ts|off_x[1]                                                                                                                          ; 4       ;
; tile_select:ts|off_x[2]                                                                                                                          ; 4       ;
; force_move:fm|center_addr_x[0]                                                                                                                   ; 4       ;
; force_move:fm|center_addr_x[1]                                                                                                                   ; 4       ;
; force_move:fm|center_addr_x[2]                                                                                                                   ; 4       ;
; tile_select:ts|findMinLoop:fml|prev.00000100                                                                                                     ; 4       ;
; tile_select:ts|findMinLoop:fml|prev.00100010                                                                                                     ; 4       ;
; tile_select:ts|findMinLoop:fml|prev.00000110                                                                                                     ; 4       ;
; tile_select:ts|findMinLoop:fml|prev.00101011                                                                                                     ; 4       ;
; tile_select:ts|findMinLoop:fml|prev.00001011                                                                                                     ; 4       ;
; tile_select:ts|findMinLoop:fml|prev.00010111                                                                                                     ; 4       ;
; tile_select:ts|findMinLoop:fml|prev.00000111                                                                                                     ; 4       ;
; tile_select:ts|findMinLoop:fml|prev.00000011                                                                                                     ; 4       ;
; tile_select:ts|findMinLoop:fml|prev.00110001                                                                                                     ; 4       ;
; tile_select:ts|findMinLoop:fml|prev.00101001                                                                                                     ; 4       ;
; tile_select:ts|findMinLoop:fml|prev.00011001                                                                                                     ; 4       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_31_result_int[6]~10 ; 4       ;
; out_adderss:comb_140|Add3~54                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add3~52                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add3~50                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add3~48                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add3~46                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add3~44                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add3~42                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add3~40                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add3~38                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add3~36                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add3~34                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add3~32                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add3~30                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add3~28                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add3~26                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add3~24                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add3~22                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add3~20                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add3~18                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add3~16                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add3~14                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add3~12                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add3~10                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add3~8                                                                                                                      ; 4       ;
; out_adderss:comb_140|Add3~6                                                                                                                      ; 4       ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_31_result_int[6]~10 ; 4       ;
; out_adderss:comb_140|Add0~22                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add0~20                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add0~18                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add0~16                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add0~14                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add0~12                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add0~10                                                                                                                     ; 4       ;
; out_adderss:comb_140|Add0~8                                                                                                                      ; 4       ;
; out_adderss:comb_140|Add0~6                                                                                                                      ; 4       ;
; read_write_tile:rwt|sram_data_in[7]~1                                                                                                            ; 4       ;
; out_adderss:comb_140|lpm_divide:Mod5|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_31_result_int[5]~10 ; 4       ;
; out_adderss:comb_140|Add2~0                                                                                                                      ; 4       ;
; recieveOrder:comb_7|rel_x[6]                                                                                                                     ; 4       ;
; recieveOrder:comb_7|rel_x[5]                                                                                                                     ; 4       ;
; controller:comb_101|prev.001011                                                                                                                  ; 4       ;
; data[8]~22                                                                                                                                       ; 3       ;
; out_adderss:comb_140|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[158]~128           ; 3       ;
; out_adderss:comb_140|lpm_divide:Mod5|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[158]~147           ; 3       ;
; out_adderss:comb_140|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[157]~127           ; 3       ;
; out_adderss:comb_140|lpm_divide:Mod5|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[157]~146           ; 3       ;
; out_adderss:comb_140|out_type[2]~0                                                                                                               ; 3       ;
; placer:pl|always1~11                                                                                                                             ; 3       ;
; placer:pl|always1~7                                                                                                                              ; 3       ;
; placer:pl|tile~1                                                                                                                                 ; 3       ;
; placer:pl|tile~0                                                                                                                                 ; 3       ;
; out_adderss:comb_140|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[156]~126           ; 3       ;
; out_adderss:comb_140|lpm_divide:Mod5|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[156]~145           ; 3       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|best_t~90                                                                                     ; 3       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|best_t~87                                                                                     ; 3       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|best_t~65                                                                                     ; 3       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|best_t~56                                                                                     ; 3       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|best_t~47                                                                                     ; 3       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|best_t~32                                                                                     ; 3       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|always0~11                                                                                    ; 3       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|best_t~26                                                                                     ; 3       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|Equal24~5                                                                                     ; 3       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|Equal24~0                                                                                     ; 3       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|always0~10                                                                                    ; 3       ;
; tile_select:ts|findMinLoop:fml|best_tile:comb_1792|best_t~12                                                                                     ; 3       ;
; out_adderss:comb_140|lpm_divide:Mod0|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[134]~130           ; 3       ;
; serialArraySend:comb_6|Add0~0                                                                                                                    ; 3       ;
; out_adderss:comb_140|lpm_divide:Mod5|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[155]~144           ; 3       ;
; serialArraySend:comb_6|state.0001                                                                                                                ; 3       ;
; async_receiver:RX|Filter_cnt[1]                                                                                                                  ; 3       ;
; async_receiver:RX|Filter_cnt[0]                                                                                                                  ; 3       ;
; async_receiver:RX|Mux1~0                                                                                                                         ; 3       ;
; async_receiver:RX|Equal4~0                                                                                                                       ; 3       ;
; recieveOrder:comb_7|Equal3~1                                                                                                                     ; 3       ;
; force_move:fm|set_tile_force_move:comb_693|tile_out[0]~6                                                                                         ; 3       ;
; force_move:fm|set_tile_force_move:comb_693|Equal0~0                                                                                              ; 3       ;
; force_move:fm|center[0]                                                                                                                          ; 3       ;
; force_move:fm|center[2]                                                                                                                          ; 3       ;
; force_move:fm|center[1]                                                                                                                          ; 3       ;
; force_move:fm|set_tile_force_move:comb_693|error~2                                                                                               ; 3       ;
; force_move:fm|prev.0011000                                                                                                                       ; 3       ;
; recieveOrder:comb_7|type[1]                                                                                                                      ; 3       ;
; tile_select:ts|out_t[1]~2                                                                                                                        ; 3       ;
; tile_select:ts|out_t[0]~1                                                                                                                        ; 3       ;
; tile_select:ts|out_t[2]~0                                                                                                                        ; 3       ;
; tile_select:ts|sel_out~0                                                                                                                         ; 3       ;
; placer:pl|always2~8                                                                                                                              ; 3       ;
; placer:pl|always2~0                                                                                                                              ; 3       ;
; recieveOrder:comb_7|prev~28                                                                                                                      ; 3       ;
; recieveOrder:comb_7|prev~26                                                                                                                      ; 3       ;
; serialArraySend:comb_6|LessThan0~3                                                                                                               ; 3       ;
; serialArraySend:comb_6|curser[6]                                                                                                                 ; 3       ;
; serialArraySend:comb_6|curser[5]                                                                                                                 ; 3       ;
; force_move:fm|prev.0011100                                                                                                                       ; 3       ;
; force_move:fm|prev.0000110                                                                                                                       ; 3       ;
; force_move:fm|prev.0011011                                                                                                                       ; 3       ;
; force_move:fm|prev.0000101                                                                                                                       ; 3       ;
; force_move:fm|prev.0011101                                                                                                                       ; 3       ;
; force_move:fm|prev.0000111                                                                                                                       ; 3       ;
; force_move:fm|prev.0011110                                                                                                                       ; 3       ;
; force_move:fm|prev.0001000                                                                                                                       ; 3       ;
; force_move:fm|prev.0011111                                                                                                                       ; 3       ;
; force_move:fm|prev.0001001                                                                                                                       ; 3       ;
; force_move:fm|prev.0100000                                                                                                                       ; 3       ;
; force_move:fm|prev.0001010                                                                                                                       ; 3       ;
; serialArraySend:comb_6|curser[4]                                                                                                                 ; 3       ;
; serialArraySend:comb_6|curser[3]                                                                                                                 ; 3       ;
; async_receiver:RX|OversamplingCnt[1]                                                                                                             ; 3       ;
; read_write_tile:rwt|my_sram_controller:msc|prev.0011                                                                                             ; 3       ;
; sram_main_addr[1]~20                                                                                                                             ; 3       ;
; sram_main_addr[1]~19                                                                                                                             ; 3       ;
; recieveOrder:comb_7|prev~24                                                                                                                      ; 3       ;
; force_move:fm|stack:sta|Equal1~1                                                                                                                 ; 3       ;
; recieveOrder:comb_7|type[1]~0                                                                                                                    ; 3       ;
; tile_select:ts|findMinLoop:fml|DR2X~30                                                                                                           ; 3       ;
; tile_select:ts|findMinLoop:fml|DR2X~28                                                                                                           ; 3       ;
; force_move:fm|stack:sta|Equal1~0                                                                                                                 ; 3       ;
; tile_select:ts|findMinLoop:fml|DR2X~26                                                                                                           ; 3       ;
; tile_select:ts|findMinLoop:fml|DR2X~24                                                                                                           ; 3       ;
; tile_select:ts|findMinLoop:fml|DR2X~22                                                                                                           ; 3       ;
; tile_select:ts|findMinLoop:fml|DR2X~20                                                                                                           ; 3       ;
; tile_select:ts|findMinLoop:fml|DR2X~18                                                                                                           ; 3       ;
; tile_select:ts|findMinLoop:fml|DR2X~16                                                                                                           ; 3       ;
; tile_select:ts|findMinLoop:fml|DR2X~14                                                                                                           ; 3       ;
; tile_select:ts|findMinLoop:fml|DR2X~12                                                                                                           ; 3       ;
; tile_select:ts|findMinLoop:fml|find_dir:find_dir_DR1|dir[1]~7                                                                                    ; 3       ;
; tile_select:ts|findMinLoop:fml|find_dir:find_dir_DR1|dir[1]~5                                                                                    ; 3       ;
; tile_select:ts|findMinLoop:fml|set_dir:comb_221|Equal5~2                                                                                         ; 3       ;
; tile_select:ts|findMinLoop:fml|find_dir:find_dir_DR1|dir[0]~4                                                                                    ; 3       ;
; recieveOrder:comb_7|prev.0001                                                                                                                    ; 3       ;
; Add1~9                                                                                                                                           ; 3       ;
; placer:pl|off_y[9]                                                                                                                               ; 3       ;
; Add1~8                                                                                                                                           ; 3       ;
; placer:pl|off_y[8]                                                                                                                               ; 3       ;
; Add1~7                                                                                                                                           ; 3       ;
; placer:pl|off_y[7]                                                                                                                               ; 3       ;
; Add1~6                                                                                                                                           ; 3       ;
; recieveOrder:comb_7|rel_y[6]                                                                                                                     ; 3       ;
; placer:pl|off_y[6]                                                                                                                               ; 3       ;
; Add1~5                                                                                                                                           ; 3       ;
; recieveOrder:comb_7|rel_y[5]                                                                                                                     ; 3       ;
; placer:pl|off_y[5]                                                                                                                               ; 3       ;
; Add1~4                                                                                                                                           ; 3       ;
; recieveOrder:comb_7|rel_y[4]                                                                                                                     ; 3       ;
; placer:pl|off_y[4]                                                                                                                               ; 3       ;
; Add1~3                                                                                                                                           ; 3       ;
; recieveOrder:comb_7|rel_y[3]                                                                                                                     ; 3       ;
; placer:pl|off_y[3]                                                                                                                               ; 3       ;
; Add1~2                                                                                                                                           ; 3       ;
; recieveOrder:comb_7|rel_y[2]                                                                                                                     ; 3       ;
; placer:pl|off_y[2]                                                                                                                               ; 3       ;
; Add1~1                                                                                                                                           ; 3       ;
; recieveOrder:comb_7|rel_y[1]                                                                                                                     ; 3       ;
; placer:pl|off_y[1]                                                                                                                               ; 3       ;
; placer:pl|prev.0011                                                                                                                              ; 3       ;
; placer:pl|prev.0001                                                                                                                              ; 3       ;
; Add1~0                                                                                                                                           ; 3       ;
; placer:pl|off_y[0]                                                                                                                               ; 3       ;
; force_move:fm|prev.0010000                                                                                                                       ; 3       ;
; force_move:fm|prev.0001110                                                                                                                       ; 3       ;
; Add0~9                                                                                                                                           ; 3       ;
; placer:pl|off_x[9]                                                                                                                               ; 3       ;
; Add0~8                                                                                                                                           ; 3       ;
; placer:pl|off_x[8]                                                                                                                               ; 3       ;
; Add0~7                                                                                                                                           ; 3       ;
; placer:pl|off_x[7]                                                                                                                               ; 3       ;
; Add0~6                                                                                                                                           ; 3       ;
; placer:pl|off_x[6]                                                                                                                               ; 3       ;
; Add0~5                                                                                                                                           ; 3       ;
; placer:pl|off_x[5]                                                                                                                               ; 3       ;
; Add0~4                                                                                                                                           ; 3       ;
; placer:pl|off_x[4]                                                                                                                               ; 3       ;
; Add0~3                                                                                                                                           ; 3       ;
; placer:pl|off_x[3]                                                                                                                               ; 3       ;
; Add0~2                                                                                                                                           ; 3       ;
; Add0~1                                                                                                                                           ; 3       ;
; Add0~0                                                                                                                                           ; 3       ;
; placer:pl|off_x[0]                                                                                                                               ; 3       ;
; placer:pl|off_x[1]                                                                                                                               ; 3       ;
; placer:pl|off_x[2]                                                                                                                               ; 3       ;
; tile_select:ts|prev.0001100                                                                                                                      ; 3       ;
; tile_select:ts|findMinLoop:fml|WideOr14                                                                                                          ; 3       ;
; tile_select:ts|findMinLoop:fml|prev.00001000                                                                                                     ; 3       ;
; tile_select:ts|findMinLoop:fml|prev.00100100                                                                                                     ; 3       ;
; tile_select:ts|findMinLoop:fml|prev.00011100                                                                                                     ; 3       ;
; tile_select:ts|findMinLoop:fml|prev.00001110                                                                                                     ; 3       ;
; tile_select:ts|findMinLoop:fml|prev.00101010                                                                                                     ; 3       ;
; tile_select:ts|findMinLoop:fml|prev.00010110                                                                                                     ; 3       ;
; tile_select:ts|findMinLoop:fml|prev.00011011                                                                                                     ; 3       ;
; tile_select:ts|findMinLoop:fml|prev.00001111                                                                                                     ; 3       ;
; tile_select:ts|findMinLoop:fml|prev.00010011                                                                                                     ; 3       ;
; tile_select:ts|findMinLoop:fml|prev.00010001                                                                                                     ; 3       ;
; tile_select:ts|findMinLoop:fml|prev.00100001                                                                                                     ; 3       ;
; tile_select:ts|findMinLoop:fml|prev.00010101                                                                                                     ; 3       ;
; tile_select:ts|findMinLoop:fml|WideOr4~0                                                                                                         ; 3       ;
; tile_select:ts|findMinLoop:fml|prev.00001001                                                                                                     ; 3       ;
; controller:comb_101|prev.000010                                                                                                                  ; 3       ;
; out_adderss:comb_140|Add3~60                                                                                                                     ; 3       ;
; out_adderss:comb_140|Add3~58                                                                                                                     ; 3       ;
; out_adderss:comb_140|Add3~56                                                                                                                     ; 3       ;
; out_adderss:comb_140|Add3~4                                                                                                                      ; 3       ;
; out_adderss:comb_140|Add3~2                                                                                                                      ; 3       ;
; out_adderss:comb_140|Add0~4                                                                                                                      ; 3       ;
; out_adderss:comb_140|Add0~2                                                                                                                      ; 3       ;
; out_adderss:comb_140|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_31_result_int[5]~8  ; 3       ;
; out_adderss:comb_140|Add5~0                                                                                                                      ; 3       ;
; placer:pl|max_off_x[1]                                                                                                                           ; 3       ;
; placer:pl|max_off_x[2]                                                                                                                           ; 3       ;
; placer:pl|max_off_x[3]                                                                                                                           ; 3       ;
; placer:pl|max_off_x[4]                                                                                                                           ; 3       ;
; placer:pl|max_off_x[5]                                                                                                                           ; 3       ;
; placer:pl|max_off_x[6]                                                                                                                           ; 3       ;
; placer:pl|max_off_x[7]                                                                                                                           ; 3       ;
; placer:pl|max_off_x[8]                                                                                                                           ; 3       ;
; placer:pl|max_off_x[9]                                                                                                                           ; 3       ;
; placer:pl|max_off_y[1]                                                                                                                           ; 3       ;
; placer:pl|max_off_y[2]                                                                                                                           ; 3       ;
; placer:pl|max_off_y[3]                                                                                                                           ; 3       ;
; placer:pl|max_off_y[4]                                                                                                                           ; 3       ;
; placer:pl|max_off_y[5]                                                                                                                           ; 3       ;
; placer:pl|max_off_y[6]                                                                                                                           ; 3       ;
; placer:pl|max_off_y[7]                                                                                                                           ; 3       ;
; placer:pl|max_off_y[8]                                                                                                                           ; 3       ;
; placer:pl|max_off_y[9]                                                                                                                           ; 3       ;
; tile_select:ts|findMinLoop:fml|c_y_p[9]~18                                                                                                       ; 3       ;
; force_move:fm|stack:sta|sp[6]                                                                                                                    ; 3       ;
; tile_select:ts|findMinLoop:fml|c_y_p[8]~16                                                                                                       ; 3       ;
; tile_select:ts|findMinLoop:fml|c_x_p[9]~18                                                                                                       ; 3       ;
; tile_select:ts|findMinLoop:fml|c_x_p[8]~16                                                                                                       ; 3       ;
; tile_select:ts|findMinLoop:fml|weight[9]~18                                                                                                      ; 3       ;
; tile_select:ts|findMinLoop:fml|weight[8]~16                                                                                                      ; 3       ;
; tile_select:ts|findMinLoop:fml|weight[7]~14                                                                                                      ; 3       ;
; tile_select:ts|findMinLoop:fml|weight[6]~12                                                                                                      ; 3       ;
; tile_select:ts|findMinLoop:fml|weight[5]~10                                                                                                      ; 3       ;
; tile_select:ts|findMinLoop:fml|weight[4]~8                                                                                                       ; 3       ;
; tile_select:ts|findMinLoop:fml|weight[3]~6                                                                                                       ; 3       ;
; tile_select:ts|findMinLoop:fml|weight[2]~4                                                                                                       ; 3       ;
; tile_select:ts|findMinLoop:fml|weight[1]~2                                                                                                       ; 3       ;
; tile_select:ts|findMinLoop:fml|weight[0]~0                                                                                                       ; 3       ;
; tile_select:ts|findMinLoop:fml|c_x_p[7]~14                                                                                                       ; 3       ;
; tile_select:ts|findMinLoop:fml|c_x_p[6]~12                                                                                                       ; 3       ;
; tile_select:ts|findMinLoop:fml|c_x_p[5]~10                                                                                                       ; 3       ;
; tile_select:ts|findMinLoop:fml|c_x_p[4]~8                                                                                                        ; 3       ;
; tile_select:ts|findMinLoop:fml|c_x_p[3]~6                                                                                                        ; 3       ;
; tile_select:ts|findMinLoop:fml|c_x_p[2]~4                                                                                                        ; 3       ;
; tile_select:ts|findMinLoop:fml|c_x_p[1]~2                                                                                                        ; 3       ;
; tile_select:ts|findMinLoop:fml|c_x_p[0]~0                                                                                                        ; 3       ;
; tile_select:ts|findMinLoop:fml|c_y_p[7]~14                                                                                                       ; 3       ;
; tile_select:ts|findMinLoop:fml|c_y_p[6]~12                                                                                                       ; 3       ;
; tile_select:ts|findMinLoop:fml|c_y_p[5]~10                                                                                                       ; 3       ;
; tile_select:ts|findMinLoop:fml|c_y_p[4]~8                                                                                                        ; 3       ;
; tile_select:ts|findMinLoop:fml|c_y_p[3]~6                                                                                                        ; 3       ;
; tile_select:ts|findMinLoop:fml|c_y_p[2]~4                                                                                                        ; 3       ;
; tile_select:ts|findMinLoop:fml|c_y_p[1]~2                                                                                                        ; 3       ;
; tile_select:ts|findMinLoop:fml|c_y_p[0]~0                                                                                                        ; 3       ;
; tile_select:ts|prev.0000111                                                                                                                      ; 3       ;
; placer:pl|Add11~18                                                                                                                               ; 3       ;
; placer:pl|Add11~16                                                                                                                               ; 3       ;
; placer:pl|Add11~14                                                                                                                               ; 3       ;
; placer:pl|Add11~12                                                                                                                               ; 3       ;
; placer:pl|Add11~10                                                                                                                               ; 3       ;
; placer:pl|Add11~8                                                                                                                                ; 3       ;
; placer:pl|Add11~6                                                                                                                                ; 3       ;
; placer:pl|Add11~4                                                                                                                                ; 3       ;
; placer:pl|Add11~2                                                                                                                                ; 3       ;
; placer:pl|Add11~0                                                                                                                                ; 3       ;
; placer:pl|Add8~18                                                                                                                                ; 3       ;
; placer:pl|Add8~16                                                                                                                                ; 3       ;
; placer:pl|Add8~14                                                                                                                                ; 3       ;
; recieveOrder:comb_7|rel_x[7]                                                                                                                     ; 3       ;
; placer:pl|Add8~12                                                                                                                                ; 3       ;
; placer:pl|Add8~10                                                                                                                                ; 3       ;
; placer:pl|Add8~8                                                                                                                                 ; 3       ;
; placer:pl|Add8~6                                                                                                                                 ; 3       ;
; placer:pl|Add8~4                                                                                                                                 ; 3       ;
; placer:pl|Add8~2                                                                                                                                 ; 3       ;
; placer:pl|Add8~0                                                                                                                                 ; 3       ;
; tile_select:ts|prev.0001011                                                                                                                      ; 3       ;
; tile_select:ts|findMinLoop:fml|prev.00000010                                                                                                     ; 3       ;
; controller:comb_101|prev.001001                                                                                                                  ; 3       ;
; SRAM_DQ[15]~15                                                                                                                                   ; 2       ;
; SRAM_DQ[14]~14                                                                                                                                   ; 2       ;
; SRAM_DQ[13]~13                                                                                                                                   ; 2       ;
; SRAM_DQ[12]~12                                                                                                                                   ; 2       ;
; SRAM_DQ[11]~11                                                                                                                                   ; 2       ;
; SRAM_DQ[10]~10                                                                                                                                   ; 2       ;
; SRAM_DQ[9]~9                                                                                                                                     ; 2       ;
; SRAM_DQ[8]~8                                                                                                                                     ; 2       ;
; SRAM_DQ[7]~7                                                                                                                                     ; 2       ;
; SRAM_DQ[6]~6                                                                                                                                     ; 2       ;
; SRAM_DQ[5]~5                                                                                                                                     ; 2       ;
; SRAM_DQ[4]~4                                                                                                                                     ; 2       ;
; SRAM_DQ[3]~3                                                                                                                                     ; 2       ;
; SRAM_DQ[2]~2                                                                                                                                     ; 2       ;
; SRAM_DQ[1]~1                                                                                                                                     ; 2       ;
; SRAM_DQ[0]~0                                                                                                                                     ; 2       ;
; placer:pl|next~15                                                                                                                                ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[182]~232           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[176]~231           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[170]~230           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[164]~229           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[158]~228           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[152]~227           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[146]~226           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[140]~225           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[134]~224           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[128]~223           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[152]~142           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[147]~141           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[142]~140           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[137]~139           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[132]~138           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[127]~137           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod3|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[122]~136           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod0|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[181]~222           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod0|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[175]~221           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod0|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[169]~220           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod0|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[163]~219           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod0|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[157]~218           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod0|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[151]~217           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod0|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[145]~216           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod0|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[139]~215           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod0|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[140]~214           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod0|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[141]~213           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod5|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[151]~168           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod5|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[146]~167           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod5|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[141]~166           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod5|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[136]~165           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod5|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[131]~164           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod5|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[126]~163           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod5|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[121]~161           ; 2       ;
; out_adderss:comb_140|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[147]~138           ; 2       ;
; out_adderss:comb_140|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[142]~137           ; 2       ;
; out_adderss:comb_140|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[137]~136           ; 2       ;
; out_adderss:comb_140|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[132]~135           ; 2       ;
; out_adderss:comb_140|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[127]~134           ; 2       ;
; out_adderss:comb_140|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[122]~133           ; 2       ;
; placer:pl|always1~13                                                                                                                             ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[183]~380           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[177]~378           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[171]~376           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[165]~374           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[159]~372           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[153]~370           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[147]~368           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[141]~366           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[135]~364           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[129]~362           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[123]~360           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[117]~358           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[111]~356           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[105]~354           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[99]~352            ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[93]~350            ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[87]~348            ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[81]~346            ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[75]~344            ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[69]~342            ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[63]~340            ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[57]~338            ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[51]~336            ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[45]~334            ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod2|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[39]~332            ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[183]~221           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[177]~219           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[171]~217           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[165]~215           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[159]~213           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[153]~211           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[147]~209           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[141]~207           ; 2       ;
; out_adderss:comb_140|lpm_divide:Mod1|lpm_divide_i6m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[135]~205           ; 2       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 6,817 / 94,460 ( 7 % ) ;
; C16 interconnects           ; 31 / 3,315 ( < 1 % )   ;
; C4 interconnects            ; 2,901 / 60,840 ( 5 % ) ;
; Direct links                ; 1,411 / 94,460 ( 1 % ) ;
; Global clocks               ; 1 / 16 ( 6 % )         ;
; Local interconnects         ; 1,979 / 33,216 ( 6 % ) ;
; R24 interconnects           ; 65 / 3,091 ( 2 % )     ;
; R4 interconnects            ; 3,240 / 81,294 ( 4 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.11) ; Number of LABs  (Total = 357) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 5                             ;
; 3                                           ; 2                             ;
; 4                                           ; 4                             ;
; 5                                           ; 2                             ;
; 6                                           ; 3                             ;
; 7                                           ; 6                             ;
; 8                                           ; 2                             ;
; 9                                           ; 3                             ;
; 10                                          ; 7                             ;
; 11                                          ; 8                             ;
; 12                                          ; 16                            ;
; 13                                          ; 13                            ;
; 14                                          ; 27                            ;
; 15                                          ; 42                            ;
; 16                                          ; 210                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.03) ; Number of LABs  (Total = 357) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 204                           ;
; 1 Clock enable                     ; 36                            ;
; 1 Sync. clear                      ; 3                             ;
; 1 Sync. load                       ; 14                            ;
; 2 Clock enables                    ; 112                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.04) ; Number of LABs  (Total = 357) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 6                             ;
; 3                                            ; 2                             ;
; 4                                            ; 5                             ;
; 5                                            ; 1                             ;
; 6                                            ; 6                             ;
; 7                                            ; 5                             ;
; 8                                            ; 3                             ;
; 9                                            ; 3                             ;
; 10                                           ; 2                             ;
; 11                                           ; 6                             ;
; 12                                           ; 4                             ;
; 13                                           ; 11                            ;
; 14                                           ; 18                            ;
; 15                                           ; 76                            ;
; 16                                           ; 37                            ;
; 17                                           ; 4                             ;
; 18                                           ; 12                            ;
; 19                                           ; 7                             ;
; 20                                           ; 12                            ;
; 21                                           ; 10                            ;
; 22                                           ; 14                            ;
; 23                                           ; 12                            ;
; 24                                           ; 15                            ;
; 25                                           ; 21                            ;
; 26                                           ; 26                            ;
; 27                                           ; 11                            ;
; 28                                           ; 9                             ;
; 29                                           ; 6                             ;
; 30                                           ; 6                             ;
; 31                                           ; 0                             ;
; 32                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.49) ; Number of LABs  (Total = 357) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 13                            ;
; 2                                               ; 7                             ;
; 3                                               ; 7                             ;
; 4                                               ; 13                            ;
; 5                                               ; 18                            ;
; 6                                               ; 24                            ;
; 7                                               ; 30                            ;
; 8                                               ; 34                            ;
; 9                                               ; 30                            ;
; 10                                              ; 38                            ;
; 11                                              ; 32                            ;
; 12                                              ; 23                            ;
; 13                                              ; 21                            ;
; 14                                              ; 31                            ;
; 15                                              ; 13                            ;
; 16                                              ; 15                            ;
; 17                                              ; 3                             ;
; 18                                              ; 0                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 1                             ;
; 26                                              ; 1                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.29) ; Number of LABs  (Total = 357) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 7                             ;
; 3                                            ; 8                             ;
; 4                                            ; 8                             ;
; 5                                            ; 5                             ;
; 6                                            ; 3                             ;
; 7                                            ; 10                            ;
; 8                                            ; 10                            ;
; 9                                            ; 10                            ;
; 10                                           ; 20                            ;
; 11                                           ; 6                             ;
; 12                                           ; 17                            ;
; 13                                           ; 18                            ;
; 14                                           ; 13                            ;
; 15                                           ; 11                            ;
; 16                                           ; 9                             ;
; 17                                           ; 12                            ;
; 18                                           ; 10                            ;
; 19                                           ; 9                             ;
; 20                                           ; 13                            ;
; 21                                           ; 15                            ;
; 22                                           ; 11                            ;
; 23                                           ; 12                            ;
; 24                                           ; 13                            ;
; 25                                           ; 11                            ;
; 26                                           ; 12                            ;
; 27                                           ; 12                            ;
; 28                                           ; 14                            ;
; 29                                           ; 16                            ;
; 30                                           ; 17                            ;
; 31                                           ; 24                            ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; nCEO                                         ; Unreserved          ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "DE2_TOP"
Info (15535): Implemented PLL "pll_clock:comb_3|pll_clock_altpll_0:altpll_0|altpll:sd1|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 5, and phase shift of 0 degrees (0 ps) for pll_clock:comb_3|pll_clock_altpll_0:altpll_0|altpll:sd1|_clk0 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
Info (176353): Automatically promoted node pll_clock:comb_3|pll_clock_altpll_0:altpll_0|altpll:sd1|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (332104): Reading SDC File: 'pll_clock/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'DE2_TOP.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {comb_3|altpll_0|sd1|pll|inclk[0]} -divide_by 5 -multiply_by 2 -duty_cycle 50.00 -name {comb_3|altpll_0|sd1|pll|clk[0]} {comb_3|altpll_0|sd1|pll|clk[0]}
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000          clk
    Info (332111):   50.000 comb_3|altpll_0|sd1|pll|clk[0]
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:18
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 14% of the available device resources in the region that extends from location X33_Y12 to location X43_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 4.84 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 379 output pins without output pin load capacitance assignment
    Info (306007): Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IRDA_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_FSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_LSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DACK0_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DACK1_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TDO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_BLANK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TD_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Warning (169064): Following 145 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin DRAM_DQ[0] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[1] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[2] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[3] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[4] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[5] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[6] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[7] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[8] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[9] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[10] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[11] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[12] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[13] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[14] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[15] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[0] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[1] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[2] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[3] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[4] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[5] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[6] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[7] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[0] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[1] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[2] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[3] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[4] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[5] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[6] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[7] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[8] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[9] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[10] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[11] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[12] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[13] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[14] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[15] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[0] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[1] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[2] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[3] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[4] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[5] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[6] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[7] has a permanently disabled output enable
    Info (169065): Pin SD_DAT[0] has a permanently disabled output enable
    Info (169065): Pin SD_DAT[1] has a permanently disabled output enable
    Info (169065): Pin SD_DAT[2] has a permanently disabled output enable
    Info (169065): Pin SD_DAT[3] has a permanently disabled output enable
    Info (169065): Pin SD_CMD has a permanently disabled output enable
    Info (169065): Pin I2C_SDAT has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[0] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[1] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[2] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[3] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[4] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[5] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[6] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[7] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[8] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[9] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[10] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[11] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[12] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[13] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[14] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[15] has a permanently disabled output enable
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable
    Info (169065): Pin GPIO_0[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[35] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[35] has a permanently disabled output enable
Info (144001): Generated suppressed messages file C:/Users/vaio/Desktop/15.2.94 - DE2 random final/DE2_TOP.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 715 megabytes
    Info: Processing ended: Thu May 07 09:24:34 2015
    Info: Elapsed time: 00:00:45
    Info: Total CPU time (on all processors): 00:00:44


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/vaio/Desktop/15.2.94 - DE2 random final/DE2_TOP.fit.smsg.


