<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:01:13.113</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.07.17</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7005242</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>진보된 기판 패널들에 대한 반도체 구조들의 하이브리드 접합</inventionTitle><inventionTitleEng>HYBRID BONDING OF SEMICONDUCTOR STRUCTURES TO ADVANCED SUBSTRATE PANELS</inventionTitleEng><openDate>2025.03.18</openDate><openNumber>10-2025-0037777</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.02.18</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.02.18</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 21/48</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 표면들을 접합하기 위한 방법들은, 이종 통합 아키텍처들을 가능하게 하기 위해 하이브리드 접합 프로세스들을 활용한다. 일부 실시예들에서, 방법들은, 규소 기재 기판 상에 반도체 구조를 형성하는 단계를 포함할 수 있으며, 반도체 구조의 최상부 표면 상에 제1 세트의 노출된 전도성 연결들이 있다. 제1 세트의 노출된 전도성 연결들은 대략적으로 10 마이크로미터 미만의 피치를 갖는다. 제2 세트의 노출된 전도성 연결들을 갖는 진보된 직사각형 기판 패널을 형성한다. 제2 세트의 노출된 전도성 연결들은 대략적으로 10 마이크로미터 미만의 피치를 갖는다. 반도체 구조를 진보된 직사각형 기판 패널에 접합하기 위해 하이브리드 접합 프로세스를 사용하여 반도체 구조의 최상부 표면을 진보된 직사각형 기판 패널의 최상부 표면에 접합한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.01.25</internationOpenDate><internationOpenNumber>WO2024019974</internationOpenNumber><internationalApplicationDate>2023.07.17</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/027912</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 표면들을 접합하기 위한 방법으로서,규소 기재 기판 상에 제1 반도체 구조를 형성하는 단계 — 상기 제1 반도체 구조의 제1 최상부 표면 상에 제1 세트의 노출된 전도성 연결들이 있고, 상기 제1 세트의 노출된 전도성 연결들은 제1 비전도성 물질 층에 산재되고, 상기 제1 세트의 노출된 전도성 연결들은 대략적으로 10 마이크로미터(micron) 미만의 피치를 가짐 —;진보된 직사각형 기판 패널을 형성하는 단계 — 상기 진보된 직사각형 기판 패널의 최상부 표면 상에 제2 세트의 노출된 전도성 연결들이 있고, 상기 제2 세트의 노출된 전도성 연결들은 상기 제1 비전도성 물질 층과 상이한 제2 비전도성 물질 층에 산재되고, 상기 제2 세트의 노출된 전도성 연결들은 대략적으로 10 마이크로미터 미만의 피치를 가짐 —; 및상기 제1 비전도성 물질 층을 상기 제2 비전도성 물질 층에 직접 접합하고 상기 제1 세트의 노출된 전도성 연결들을 상기 제2 세트의 노출된 전도성 연결들에 직접 접합하기 위해, 하이브리드 접합 프로세스를 사용하여 상기 제1 반도체 구조의 제1 최상부 표면을 상기 진보된 직사각형 기판 패널의 최상부 표면에 접합하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제2 비전도성 물질 층은 폴리이미드인, 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 하이브리드 접합 프로세스는 대략적으로 섭씨 200 도 이하의 온도에서 수행되는, 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 진보된 직사각형 기판 패널은 코어를 갖지 않거나, 유기 코어를 갖거나, 유리 코어를 갖는, 방법.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제1 비전도성 물질 층은 상기 제2 비전도성 물질 층의 제2 유전체 물질과 상이한 제1 유전체 물질인, 방법.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 하이브리드 접합 프로세스를 수행하기 전에 상기 진보된 직사각형 기판 패널을 대략적으로 0.5 nm 이하의 표면 거칠기(RA)로 화학적 기계적 연마(CMP)하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 규소 기재 기판 상에 제2 반도체 구조를 형성하는 단계 — 상기 제2 반도체 구조의 제2 최상부 표면 상에 제3 세트의 노출된 전도성 연결들이 있고, 상기 제3 세트의 노출된 전도성 연결들은 제3 비전도성 물질 층에 산재되고, 상기 제3 세트의 노출된 전도성 연결들은 대략적으로 10 마이크로미터 미만의 피치를 가짐 —;상기 진보된 직사각형 기판 패널을 형성하는 단계 — 상기 진보된 직사각형 기판 패널의 최하부 표면 상에 제4 세트의 노출된 전도성 연결들이 있고, 상기 제4 세트의 노출된 전도성 연결들은 상기 제3 비전도성 물질 층과 상이한 제4 비전도성 물질 층에 산재됨 —; 및상기 제3 비전도성 물질 층을 상기 제4 비전도성 물질 층에 직접 접합하고 상기 제3 세트의 노출된 전도성 연결들을 상기 제4 세트의 노출된 전도성 연결들에 직접 접합하기 위해, 상기 하이브리드 접합 프로세스를 사용하여 상기 제2 반도체 구조의 제2 최상부 표면을 상기 진보된 직사각형 기판 패널의 최하부 표면에 접합하는 단계 — 상기 진보된 직사각형 기판 패널의 최상부 표면에 접합된 상기 제1 반도체 구조, 및 상기 진보된 직사각형 기판 패널의 최하부 표면에 접합된 상기 제2 반도체 구조는 높은 대역폭 전기 통신을 함 —를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 진보된 직사각형 기판 패널은 대략적으로 510 mm x 대략적으로 515 mm인, 방법.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 진보된 직사각형 기판 패널은 대략적으로 205 mm x 대략적으로 257.5 mm인, 방법.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 제1 반도체 구조는 붕괴 제어형 칩 연결(controlled collapse chip connection)(C4) 층 없이 형성되는, 방법.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 제1 반도체 구조는 프론트-엔드-오브-라인(front end of line)(FEOL) 프로세스로 형성되는 칩 또는 칩렛(chiplet)인, 방법.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 진보된 직사각형 기판 패널은 프론트-엔드-오브-라인(FEOL) 프로세스들을 사용하여 형성되는, 방법.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서,상기 방법은, 상기 진보된 직사각형 기판 패널의 양측들 상에 이종 통합 아키텍처를 형성하기 위해 사용되는, 방법.</claim></claimInfo><claimInfo><claim>14. 반도체 표면들을 접합하기 위한 방법으로서,규소 기재 기판 상에 반도체 구조를 형성하는 단계 — 상기 반도체 구조의 최상부 표면 상에 제1 세트의 노출된 전도성 연결들이 있고, 상기 제1 세트의 노출된 전도성 연결들은 제1 비전도성 물질 층에 산재되고, 상기 반도체 구조는 붕괴 제어형 칩 연결(C4) 층 없이 프론트-엔드-오브-라인(FEOL) 프로세스들로 형성되는 칩 또는 칩렛임 —;진보된 직사각형 기판 패널을 형성하는 단계 — 상기 진보된 직사각형 기판 패널의 최상부 표면 상에 제2 세트의 노출된 전도성 연결들이 있고, 상기 제2 세트의 노출된 전도성 연결들은 상기 제1 비전도성 물질 층과 상이한 제2 비전도성 물질 층에 산재됨 —; 및상기 제1 비전도성 물질 층을 상기 제2 비전도성 물질 층에 직접 접합하고 상기 제1 세트의 노출된 전도성 연결들을 상기 제2 세트의 노출된 전도성 연결들에 직접 접합하기 위해, 하이브리드 접합 프로세스를 사용하여 상기 반도체 구조의 최상부 표면을 상기 진보된 직사각형 기판 패널의 최상부 표면에 접합하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 제1 세트의 노출된 전도성 연결들은 대략적으로 10 마이크로미터 미만의 피치를 갖고, 상기 제2 세트의 노출된 전도성 연결들은 대략적으로 10 마이크로미터 미만의 피치를 갖는, 방법.</claim></claimInfo><claimInfo><claim>16. 제14항에 있어서,상기 하이브리드 접합 프로세스는 대략적으로 섭씨 200 도 이하의 온도에서 수행되는, 방법.</claim></claimInfo><claimInfo><claim>17. 제14항에 있어서,상기 진보된 직사각형 기판 패널은 코어를 갖지 않거나, 유기 코어를 갖거나, 유리 코어를 갖는, 방법.</claim></claimInfo><claimInfo><claim>18. 명령어들이 저장된 비-일시적인 컴퓨터 판독가능 매체로서,상기 명령어들은, 실행될 때, 반도체 표면들을 접합하기 위한 방법이 수행되게 하며, 상기 방법은, 규소 기재 기판 상에 반도체 구조를 형성하는 것 — 상기 반도체 구조의 최상부 표면 상에 제1 세트의 노출된 전도성 연결들이 있고, 상기 제1 세트의 노출된 전도성 연결들은 제1 비전도성 물질 층에 산재되고, 상기 제1 세트의 노출된 전도성 연결들은 대략적으로 10 마이크로미터 미만의 피치를 가짐 —; 진보된 직사각형 기판 패널을 형성하는 것 — 상기 진보된 직사각형 기판 패널의 최상부 표면 상에 제2 세트의 노출된 전도성 연결들이 있고, 상기 제2 세트의 노출된 전도성 연결들은 상기 제1 비전도성 물질 층과 상이한 제2 비전도성 물질 층에 산재되고, 상기 제2 세트의 노출된 전도성 연결들은 대략적으로 10 마이크로미터 미만의 피치를 가짐 —; 및 상기 제1 비전도성 물질 층을 상기 제2 비전도성 물질 층에 직접 접합하고 상기 제1 세트의 노출된 전도성 연결들을 상기 제2 세트의 노출된 전도성 연결들에 직접 접합하기 위해, 하이브리드 접합 프로세스를 사용하여 상기 반도체 구조의 최상부 표면을 상기 진보된 직사각형 기판 패널의 최상부 표면에 접합하는 것을 포함하는, 비-일시적인 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 방법은, 상기 하이브리드 접합 프로세스를 수행하기 전에 상기 진보된 직사각형 기판 패널을 대략적으로 0.5 nm 이하의 표면 거칠기(RA)로 화학적 기계적 연마(CMP)하는 것; 또는 플라즈마 프로세스를 사용하여 상기 진보된 직사각형 기판 패널의 최상부 표면을 활성화하는 것을 더 포함하는, 비-일시적인 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>20. 제18항에 있어서,상기 반도체 구조는 붕괴 제어형 칩 연결(C4) 층 없이 프론트-엔드-오브-라인(FEOL) 프로세스로 형성되는 칩 또는 칩렛이거나; 또는상기 진보된 직사각형 기판 패널은 프론트-엔드-오브-라인(FEOL) 프로세스들을 사용하여 형성되는, 비-일시적인 컴퓨터 판독가능 매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 캘리포니아 산타 클라라 바우어스 애브뉴 ****</address><code>519980587458</code><country>미국</country><engName>Applied Materials, Inc.</engName><name>어플라이드 머티어리얼스, 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 오라곤 힐...</address><code> </code><country>미국</country><engName>PANCHOLI, Anup</engName><name>판촐리, 아눕</name></inventorInfo><inventorInfo><address>미국 ***** 몬타나 칼리스펠 웨스...</address><code> </code><country>미국</country><engName>BERNT, Marvin Louis</engName><name>번트, 마빈 루이스</name></inventorInfo><inventorInfo><address>미국 ***** 아리조나 ...</address><code> </code><country>미국</country><engName>HUEMOELLER, Ronald Patrick</engName><name>휴몰러, 로널드 패트릭</name></inventorInfo><inventorInfo><address>미국 ***** 몬타나 칼...</address><code> </code><country>인도</country><engName>SHANTARAM, Avinash</engName><name>산타람, 아비나쉬</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country>미국</country><engName>DICAPRIO, Vincent</engName><name>디카프리오, 빈센트</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920050012262</code><country>대한민국</country><engName>Lee Ho - Yeon</engName><name>이호연</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.07.18</priorityApplicationDate><priorityApplicationNumber>17/867,027</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.02.18</receiptDate><receiptNumber>1-1-2025-0186612-05</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.02.20</receiptDate><receiptNumber>1-5-2025-0030693-17</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257005242.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93d8ed65ed6507dd11fc060daa5cecd4210fddd87d5cbc8336fe9802557e3c75efd940b57d5fa2dbdf7a6e4801a94615498dcbeb4b669c32ba</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfa2cf8c134d0a5f97e18765e9e27e673e0f2cc67830035504267fabd5f4b864f50da74c84884d6b1a0b03fd0edf33bf3b3386b5198aab09a4</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>