awardnumber,organization,name,title,abstract,section,review_section,keyword1,keyword2,keyword3,keyword4,keyword5,keyword6,keyword7,keyword8,keyword9,keyword10,keyword11,keyword12,keyword13,keyword14,keyword15,keyword16,keyword17,keyword18,keyword19,keyword20,keyword21,keyword22,keyword23,keyword24,keyword25,keyword26,keyword27,keyword28,keyword29,keyword30,keyword31,keyword32,keyword33,keyword34,keyword35,keyword36,keyword37,keyword38,keyword39,keyword40,keyword41,keyword42,keyword43,keyword44,keyword45,keyword46,keyword47,keyword48,keyword49,keyword50,keyword51,keyword52,keyword53,keyword54,keyword55,keyword56
18K11232,小山工業高等専門学校,飯島 洋祐,3次元回路並列化を駆使したディジタル波形整形処理による超高速多値伝送技術の開発,本研究では、高速伝送にPAM-4（Pulse amplitude modeulatiaon-4）伝送などの多値伝送方式の採用が進む中、これまで申請者は複雑なシンボル遷移パターンに起因する多値伝送特有の伝送歪み除去に向けたディジタル波形整形回路システムの開発を進めてきた。本研究では、多値伝送に対応した柔軟な波形整形を実現するためにディジタル・アナログハイブリッドの波形整形回路を新たに開発し、受信端シンボルの統計的解析による新しい定量的な伝送歪み評価手法を提案した。それら技術を合わせ、多値伝送に対応し、伝送路環境に応じた波形整形回路の最適化を実現するシステムを検討し、その有効性を示した。,基盤研究(C),小区分60040:計算機システム関連,大規模集積回路システム,多値伝送方式,伝送歪み,波形整形,アイパターン,統計的評価,VLSIシステム,ディジタル信号処理,多値伝送,高速通信,伝送回路,高速ディジタル信号伝送,並列化,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
18K11231,福岡工業大学,小野美 武,超伝導単一磁束量子回路によるハードウェア乱数生成器とストカスティック演算への応用,本研究では、単一磁束量子回路によるストカスティック論理演算のためのハードウェア乱数生成器の提案と集積回路上での動作検証を行った。 ジョセフソン発振を利用した発振器ベースの真性乱数生成器の構成を新規に提案し、Nb/AlOx/Nbジョセフソン接合集積回路を利用した回路の設計・試作・測定を行い、実測での動作検証に成功した。同回路から生成される乱数列を検証し、品質の良い乱数列が得られることを確認した。さらに、提案した回路の安定性を向上させるための回路の改良を実施し、電源電圧変動に対する乱数品質の変動が少ない回路の提案と検証を実施した。,基盤研究(C),小区分60040:計算機システム関連,超伝導,単一磁束量子回路,乱数生成器,ストカスティック演算,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
18K11230,福岡工業大学,山内 寛行,どこでもAIに向けた省電力SRAMセルアレイ多bit重みベクトル機械学習識別器,重みベクトルWrite用と内積和Read用のポートを分離し、7T-SRAMのRead用1-トランジスタの並列数・パルス幅の値で多bitの各電流値を調整し、ビット線短絡で加算した。この技術により「特徴ベクトル×多bit重みベクトルの内積和を、記憶データの破壊を回避しながら短絡ビット線電流に反映しワード線降圧を不要とし低電圧が可能」となった。量子化アルゴリズムは「特徴ベクトル行ごとに量子化することで、各ワード単位で正規化が可能になり、各bitが偏って1/0に丸められる確率を減らし、多bitの本来の精度を維持できる」ことが確認できた。結果、集団学習」を不要にし、大量のセルアレイを削減できた。,基盤研究(C),小区分60040:計算機システム関連,省電力機械学習,SRAM内機械学習,メモリ内機械学習,量子化機械学習,１ビット機械学習,機械学習識別器,SRAMセルアレイ機械学習,重み量子化アルゴリズム,入出力セル型,スケーリング,ミックスドシグナル機械学習,機械学習器,SRAM機械学習器,多ビット重み,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
18K11229,大阪工業大学,牧野 博之,モンテカルロシミュレーションによるSRAMの動作限界見極めに関する研究,MOSトランジスタの微細化によって閾値電圧のランダムなばらつきが増大し、SRAMの安定動作が困難になる問題に対し、1次元縮退モデルの適用によるモンテカルロシミュレーションの回数削減手法を提案し、これによってSRAMの動作の可否を判断するために必要なシミュレーション回数を2桁以上削減することに成功した。さらにこの手法を用いて、様々な閾値電圧の仕上がり状況に対してSRAMの動作不良率を調べることにより、SRAMの規模に応じた動作限界を明らかにした。本研究成果によって、SRAMの動作限界を少ないシミュレーション回数で見極めることができ、SRAMの設計を容易化することができる。,基盤研究(C),小区分60040:計算機システム関連,SRAM,ばらつき,モンテカルロシミュレーション,動作限界,閾値電圧,書き込み動作,読み出し動作,データ保持動作,しきい値電圧,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
18K11228,京都産業大学,吉村 正義,IPコア内のトロイ回路を特定するLSI設計技術に関する研究,LSIの設計データであるIPコアに含まれる恐れのあるトロイ回路を検出する技術について開発を行った．動作中にあまり用いられれない内部状態において起動するトロイ回路は検出しずらい．このあまり用いられれない状態を検出するために，SATソルバーとモンテカルロツリー探索を用いた手法を開発した．小規模と中規模なベンチマーク回路に対しては比較的短時間で精度良く目的となる状態を特定できた．一方，大規模なベンチマーク回路に対する探索時間は長かった．,基盤研究(C),小区分60040:計算機システム関連,トロイ回路,ブラックボックス,ホワイトボックス,SATソルバー,モンテカルロツリーサーチ,入力系列生成,IPコア,内部状態,到達不能状態,ハードウェアトロイ回路,等価性検証,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
18K11227,早稲田大学,史 又華,高効率な自立電源エネルギーハーベスティング回路の研究開発,人間がエネルギー源（例えば、踏む、歩く、漕ぐ、押すなどの動作によって発電させようというもの）として圧電素子を用いた高効率なエネルギーハーベスティング（EH）インターフェース回路設計の研究開発を行った。特に、(1)多段反転E-SECE回路と複数の圧電素子を用いたEH回路の最適化による自己駆動型スイッチング制御回路の設計、(2)スイッチの導通タイミングに位相差を挿入による広帯域化設計手法の提案、および(3)振動発電を利用したバッテリーフリー無線送信可能なウェアラブルデバイスの実現などの成果を得た。,基盤研究(C),小区分60040:計算機システム関連,Energy Harvesting,Energy harvesting,インターフェース回路,自己駆動型スイッチング制御回路,広帯域化,振動発電,高効率インターフェース回路,広帯域,低周波,自電源回路,エネルギーハーベスティング回路,圧電素子,自立電源,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
18K11226,早稲田大学,渡邊 孝博,トラフィックパターンの変動にロバストなＮｏＣシステムの研究,NoC(Network-on-Chip)は数百、数千のプロセッサ・コアを１チップ上に集積し、コア間通信をネットワークで処理するアーキテクチャであり、大規模システム化が容易で、高い通信性能を有する。しかし通信量の増大につれて通信混雑による遅延が発生し、性能向上のボトルネックとなる。本研究では、通信混雑の状況下でも効率よく通信できる機構を提案した。具体的には(1)異なるトラフィックパターンに対する様々な経路探索アルゴリズムの性能評価、(2)通信混雑状況の検出機構、(3)トラフィックパターンに応じた最適アルゴリズムの選択機構　である。提案した機構はシミュレーション実験により評価し、効果を確認した。,基盤研究(C),小区分60040:計算機システム関連,NoC,オンチップネットワーク,通信混雑,混雑回避,混雑検出,トラフィックパターン,耐故障性,MPSoC,ルーティング機構,混雑予測,混雑回避ルーティング,耐故障ルーティング,ルーティングアルゴリズム,通信トラフィックパターン,トラフィック混雑検知,トラフィックロバストルーティング,ルーティング,トラフィック,トラフィック混雑,トラフィックロバスト,スループット,レイテンシ,Ｎｅｔｗｏｒｋ　ｏｎ　Ｃｈｉｐ,ＮｏＣアーキテクチャ,ルーティング戦略,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
18K11225,東京都市大学,横山 孝典,物理時間と論理時間に基づくサイバーフィジカルシステム向け時間駆動分散処理環境,本研究では、無線通信のように通信時間が変動するネットワークを用いてリアルタイム性に優れたサイバーフィジカルシステムを実現することが可能な分散処理環境を開発した。本分散処理環境は、物理時間駆動処理に加えて通信時間の変動を許容可能な論理時間駆動処理をサポートする分散処理実行環境と、その分散処理実行環境上で動作するアプリケーションの開発を支援するためのソフトウェア開発環境から成る。,基盤研究(C),小区分60040:計算機システム関連,組み込みシステム,サイバーフィジカルシステム,分散処理,リアルタイム処理,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
18K11224,東京電機大学,小松 聡,オンチップ信号観測システムの自動生成によるSoCのデバッグ支援技術,本研究では、SoC開発におけるデバッグ支援のために、SoC開発におけるシグナルインテグリティやパワーインテグリティによる不具合のデバッグを可能とするオンチップ信号観測の実現、それをSoC上に短期間で設計をするためのオンチップ信号観測システムの自動生成技術の確立、オンチップ信号観測による実用的なアプリケーションでのデバッグ支援の効率化を目的として研究を行った。オンチップ信号観測に必要なスタンダード・セルによるRail-to-Railコンパレータの提案と評価、オンチップ信号観測回路の自動生成システムの構築、オンチップ信号観測回路のオンチップオシロスコープへの応用、などの成果が得られた。,基盤研究(C),小区分60040:計算機システム関連,オンチップ信号観測,デバッグ支援,VLSI設計技術,自動生成,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
18K11223,北九州市立大学,中武 繁寿,アナログ信号の機械学習のためのアナログ・デジタル混在再構成システム,本研究では、ニューラルネットワークの不可欠な機能であるパーセプトロンに焦点を当て、入力に対する重み和の演算に相当するDAC型乗算器、および活性化関数ReLUに相当するソースフォロア回路を用いて実現し、センサノードに搭載を目的としたハードウェアの軽量化を図る。そのため、提案パーセプトロン回路を伴う多層化ニュートラルネットワークの回路・レイアウト設計を行い、CMOS0.6umプロセスによるチップ試作、測定評価を実施した。その結果、ニュートラルネットワークとしての基本的な動作の確認ができ、さらにFPGAによる従来のデジタル実装の回路と比較し、面積、消費電力の尺度で優位性を示すことができた。,基盤研究(C),小区分60040:計算機システム関連,センサノード,機械学習ハードウェア,パーセプトロン回路,ニューラルネットワーク,アナログ・デジタル混在回路,機械学習,アナログ・パーセプトロン回路,DACベース乗算器,低電力ニューラルネットワーク回路,低電力ニューラルネットネットワーク回路,アナログ再構成システム,アナログ・パーセプトロン,生体センシング,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
18K11222,高知工科大学,橘 昌良,故障検出機構を用いた多重化によるAMSシステムの高信頼化,システムＬＳＩのアナログ回路部分の故障検出を製造工程からシステムの動作時までいつでも行うことの出来る機構の開発を主たる目的として研究を行った。本研究ではアナログ混載システムＬＳＩで多用される基準電源回路とΔΣ変調器をモチーフとし、回路のインパルス応答に基づいた回路素子の開放/短絡などのカタストロフィック故障を検出できる故障検出システムの開発を行い、回路シミュレーションと実チップによる試作/測定の結果、回路素子の開放/短絡については８６％から９５％の検出が出来ることを確認した。また、回路に付加回路を追加してカオス発振回路を構成することで、回路素子のパラメトリック故障を検出できる見込みが立った。,基盤研究(C),小区分60040:計算機システム関連,Built-In Self Test,Analog-Mixed Signal,カタストロフィック故障,パラメータ故障,デペンダブルコンピューティング,Impulse Response,高信頼化システム,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
18K11221,会津大学,齋藤 寛,低消費エネルギーな非同期式畳み込みニューラルネットワーク回路のFPGA実装,本研究では、Field Programmable Gate Array (FPGA)を対象に、画像分類を行う畳み込みニューラルネットワークを低消費エネルギーな非同期式回路として実現し、深層機械学習に対する非同期式回路の有用性を明らかにすることを目的に研究を行った。また、量子化した二値化ニューラルネットワーク回路も非同期式回路として設計した。二値化ニューラルネットワークに関しては、同期式回路と比較して消費エネルギーを最もよい場合で約半分にすることができた。この他に、性能改善を目的に、配置制約を用いて非同期式回路をFPGAに設計するための設計手法を提案した。,基盤研究(C),小区分60040:計算機システム関連,非同期式回路,FPGA,畳み込みニューラルネットワーク,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
18K11220,大分大学,大竹 哲史,IoT時代の再構成可能集積回路に対する高信頼化に関する研究,フィールドプログラマブルゲートアレイ（FPGA）などの再構成可能集積回路では，回路素子の劣化状況がわかれば，その影響を回避した回路構成情報（コンフィグレーション）を合成でき，劣化状況に応じてコンフィグレーションをプログラムし直すことにより高信頼化を実現できる。本研究ではこれを実現するため，（１）高位設計からの劣化テスト機構の組み込み，（２）劣化情報の取得と信頼性の予測，（３）劣化情報を用いた高信頼化合成の3つの項目で研究を行った。これにより，FPGA上での劣化検知機構を提案し，提案機構を用いた劣化情報の取得に関する評価と信頼性予測，劣化情報を用いた回路構成情報の生成法を提案した。,基盤研究(C),小区分60040:計算機システム関連,再構成可能集積回路,劣化検知機構,高信頼化設計,動的回路再構成,劣化情報取得,信頼性予測,集積回路,高信頼化,FPGA,フィールドテスト,FPGA高信頼化,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
18K11219,九州大学,松永 裕介,論理IPの盗用を防ぐ堅牢な論理暗号化アルゴリズムの研究,LSIの設計図である論理IPを盗用や剽窃から守る手法である「論理暗号化」に関して，より堅牢なアルゴリズムを開発するための指標として，暗号化された回路の脆弱性を様々な角度から検討を行った．,基盤研究(C),小区分60040:計算機システム関連,論理暗号化,SAT,LSI設計,セキュリティ,SAT(充足可能性判定問題),論理合成,ハードウェアセキュリティ,ＳＡＴ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
18K11218,徳島大学,四柳 浩之,積層チップ間の故障テスト用信号生成・供給回路設計手法の開発,本研究では，３次元積層ICチップのチップ間接続における故障テストを行うための検査容易化設計について研究を行なった。特に信号遷移に異常が現れる故障および劣化の検出を対象として，遅延故障の検査容易化回路とその検査容易化回路へのテスト信号・制御信号の供給回路の設計手法を開発した。テスト遷移信号の付加遅延のばらつきを抑える遅延ゲート設計や，テスト時間を抑える検査対象経路の複数選択信号生成手法，およびテスト時の制御・観測時間を低減するため信号供給に用いるバウンダリスキャン回路に迂回経路を設け必要なクロック数の削減を行なった。,基盤研究(C),小区分60040:計算機システム関連,VLSIの検査技術,検査容易化設計,３次元積層IC,遅延故障,LSIテスト,ディペンダブル・コンピューティング,ディペンダブルコンピューティング,VLSIのテスト技術,VLSIの検査容易化設計,故障検出,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
18K11217,山口大学,福士 将,通信機能縮退型のNoCルータを用いた非対称ルーティング法の確立,高並列・高性能なプロセッサシステムを実現するには，システム内に含まれる故障要素を迂回しながらパケット通信を行う耐故障ルーティングが不可欠となる．本研究では，通信機能の縮退を可能にするルータの構成方式を解明し，通信機能が非対称なルーティングの実現方法を確立することを目的に研究を遂行した．その結果，各ルータの通信機能が非対称な新たな3つのアプローチに基づく耐故障ルーティング法を開発し，通信遅延や通信容量を大きく改善可能なことを明らかにした．,基盤研究(C),小区分60040:計算機システム関連,ネットワーク・オン・チップ,耐故障ルーティング,ネットワークオンチップ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
18K11216,島根大学,浜口 清治,SATソルバと機械学習手法を融合した自動設計検証に関する研究,本研究では多種多様な回路設計に対する動作検証の自動化を目指して，設計検証の一手法であるカバレッジ駆動型検証について，機械学習を利用する手法とSATソルバを用いる手法を組み合わせて効率を改善することを目標とした．,基盤研究(C),小区分60040:計算機システム関連,カバレッジ駆動検証,SATソルバ,機械学習,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
18K11215,神戸大学,沼 昌宏,ECO対応設計手法と論理診断に基づく論理再合成手法によるLSI設計変更コスト削減,論理診断手法に関して，修正箇所の集合である組合せ箇所をZDD（ゼロサプレス型二分決定グラフ）によってコンパクトに表現するとともに，平均化EPI群の更新に基づいて初期組合せ箇所数を大幅に削減することで，大規模回路に対して発生する高多重度ECOに対応可能とする手法を提案・実現した。さらに，ECO対応LSI設計手法においては，再構成可能（RECON）セルをスペアセルとして予め埋め込むだけでなく，ECO発生前の初期回路にも活用することで，ECO発生後の論理再合成におけるセル割当ての自由度を高めた。以上の提案手法をもとに，柔軟性の高い論理診断・再合成システムを構築し，ECOコストの大幅な削減を実現した。,基盤研究(C),小区分60040:計算機システム関連,論理診断,論理再合成,設計変更,設計誤り,ZDD,VLSI設計技術,ECO,スペアセル,SATソルバ,BDD,LSI設計技術,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
18K11214,京都工芸繊維大学,平田 博章,投機メモリ機構の構成方式に関する研究,マルチプロセッサ構成のマイクロプロセッサが一般的となった現在でも、並列化できないプログラムもまだ多く存在し、最新のマイクロプロセッサの利点を活かすことができない状況にある。そこで、並列化不可能（静的に解析すること自体が不可能）と諦められていたプログラムに対しても、すでに提案していた「投機メモリ」という概念の実現方式を探求することを通して並列化を可能とし、プログラムの実行時間の短縮を達成した。,基盤研究(C),小区分60040:計算機システム関連,計算機システム,ハイパフォーマンスコンピューティング,スレッドレベル並列処理,投機実行,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
18K11213,京都大学,高木 一義,超伝導単一磁束量子回路のテスト手法および高信頼化に関する研究,単一磁束量子論理回路は、パルス論理に基づいて高速に動作する論理回路である。信頼性の高い回路の設計のため、回路が正しく動作するためのタイミング制約を満たす、自動配置および自動配置の手法を開発した。,基盤研究(C),小区分60040:計算機システム関連,論理回路,超伝導単一磁束量子デバイス,設計自動化,テストパタン生成,タイミング故障,LSI設計技術,超伝導単一磁束量子回路,信頼性,集積回路のテスト,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
18K11212,名古屋大学,倉地 亮,自動車の制御モデルに対するセキュリティ強化と評価手法,本研究では，自動車のサイバーセキュリティ確保に向けた車載電子制御システムに対する設計手法や検証手法の確立を目的とする．車載電子制御システムには，ECU(Electronic Control Unit)と呼ばれる制御用のコンピュータが多数搭載された分散制御システムであり，安全に自動車の走る・止まる・曲がるを実現することが求められる．近年では，セキュリティ上の脅威が多数指摘されており，今後は，自動運転の実現もあり，ますますサイバーセキュリティ強化が必須になることが予想されている．このため，本研究では，これらを対象に脅威の分析手法，攻撃手法に対抗する強化策，評価手法などを包括的に研究した．,基盤研究(C),小区分60040:計算機システム関連,組み込みシステム,組込みセキュリティ,情報セキュリティ,自動車,評価手法,設計手法,In-vehicle Systems,Security,Controller Area Network,セキュリティ,制御システム,組込みシステム,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
18K11211,北陸先端科学技術大学院大学,金子 峰雄,次世代集積回路のための自律的タイミング変動補償の理論と設計最適化,本研究はデジタル集積回路における信号伝搬遅延の変動に対して、タイミング誤りなく正しく動作し続けるデータパス回路の実現を目指し、自律的クロックスキュー調整技術を利用して、これを実現するものである。特に遅延量の温度特性に起因する変動について、１.温度軸変換関数を用いた線形遅延モデルの提案、２.データパス回路内の遅延量温度依存性とスキュー生成遅延回路の温度依存性を考慮したスキュースケジュール手法の開発、３.温度変動下での高性能化や動作可能温度範囲の拡大を実現する最適なスキュー生成遅延回路の温度依存性の調査、４.温度依存性のスキュー調整に最適なデータパス回路の設計最適化手法の開発をおこなった。,基盤研究(C),小区分60040:計算機システム関連,集積回路,信号遅延,温度特性,クロックスキュー,遅延回路,セットアップ条件,ホールド条件,組合せ最適化,同期式デジタル回路,信号伝搬遅延,温度依存性,データパス回路,高位合成,混合整数線形計画法,クロック分配,混合整数線形計画問題,線形モデル,同期式回路,制約グラフ,遅延変動,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
18K11210,東京大学,松本 高士,高信頼性を要求される常時起動デバイスの特性変動の実測評価と動作レベルのモデル化,経年劣化や特性ゆらぎが性能に及ぼす影響は微細化・高集積化に伴って大きくなっている。経年劣化データの取得には温度や電圧などを上昇させる加速試験が一般的に行われているが、専用の高価な測定系を用いており長時間占有することはできないという問題をふまえて、本研究では安価な低電力機器のみを用いて一般的なリング発振回路における連続する１か月超の長期にわたる劣化データを様々な動作電圧や温度のもとで測定した結果を収集できるようにした。また、リング発振回路と同じ製造テクノロジを用いたトランジスタにおいて長期間劣化を含む劣化モデルの回路シミュレーション環境での表現方法（コンパクトモデル）を提案している。,基盤研究(C),小区分60040:計算機システム関連,常時起動デバイス,信頼性,経年劣化,特性ゆらぎ,IoT,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
18K11209,筑波大学,丸山 勉,小規模FPGAによる高解像度画像の実時間処理の実現,静止画のノイズ除去方式である NL-means 方式の小規模FPGAによる高速化を実現した。画像スキャンの方向を工夫することにより、処理速度は最も高速な手法の1/2となるが、使用内部メモリ量を1/50程度まで圧縮することができた。これにより、静止画像のノイズ除去に関して、小規模FPGAで高解像度画像の実時間処理を実現することができた。この研究成果に関して、国際会議（Parallel Computing 2019)で発表を行った。また、本方式の問題点である回路記述の複雑さを解消するために、高位合成による回路構成の検討を行った。,基盤研究(C),小区分60040:計算機システム関連,FPGA,画像処理,実時間処理,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
19K11890,大阪工業大学,木原 崇雄,直接RFサンプリング受信機の低消費電力化とIoT無線端末への応用,本研究では次の項目を実施する。,基盤研究(C),小区分60040:計算機システム関連,直接RFサンプリング受信機,時間インターリーブA/D変換器,デジタル補正,電圧制御発振器,ハーフバンドフィルタ,A/D変換器,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
19K11889,立命館大学,越智 裕之,CMOS互換な超低消費電力不揮発性メモリとこれを用いたセンサノードチップ,本研究では、超小型太陽電池でも動作できる低消費電力性を備え、かつ特殊な製造工程を用いない通常の廉価な集積回路の製造工程で実現可能な不揮発性メモリ素子（研究代表者らが考案したフラッシュメモリと類似の原理のメモリ素子）を用い、センサノード等で電源遮断時のデータ保持などに使用できるプログラマブルROMを実現する。更にこれを用いて、エネルギーを自給自足して半永久的に動作し続ける廉価なセンサノードの構成方式を提案する。,基盤研究(C),小区分60040:計算機システム関連,プログラマブルROM,メタルフリンジキャパシタ,フローティングゲート,マイクロエナジーハーベスティング,電源自給型センサノードチップ,Self-poweredなセンサノードチップ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
19K11888,中京大学,鬼頭 信貴,超伝導ディジタル回路デバイスのためのパルス論理を活用した論理設計手法の探求,半導体CMOS回路での演算性能向上が難しいことから、新デバイスにより性能の向上を目指す動きが加速している。本研究は超高速かつ省エネルギな超伝導単一磁束量子(RSFQ)回路のためのパルス論理を活用した論理回路設計自動化手法を明らかにする。熟練設計者の手設計レイアウトや、RSFQ回路の回路設計に関する論文の精査により実際に使用されてきたパルス論理を活用した論理の実現方法を抽出し、論理回路の設計自動化に適用する。このほか、パルス論理を活用したRSFQ回路の自動レイアウト手法の開発も視野に入れる。,基盤研究(C),小区分60040:計算機システム関連,超伝導ディジタル回路,パルス論理,単一磁束量子回路,テクノロジマッピング,設計自動化,RSFQ回路,論理設計,超伝導,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
19K11887,神奈川大学,ボサール アントワーヌ,トーラスにおける耐クラスタ故障経路選択手法の探究と確立,現代のスーパーコンピュータは数百万を超えるプロセッサを含み、複数の計算を同時に実施する、いわゆる並列処理を行うことで、最終結果を得るまでの計算時間を減らすことを目的とする。この考え方を実現するに当たり、できるだけ高速かつ確実にプロセッサ間で情報を通信する必要がある。プロセッサの数は膨大なため、故障プロセッサの存在を前提にし、本研究では、耐故障性を持つプロセッサ間の情報通信方法の提案を目的とする。,基盤研究(C),小区分60040:計算機システム関連,interconnect,supercomputer,dependability,routing,graph,fault-tolerance,interconnection network,graph theory,algorithm,torus,cycles,cluster,interconnection,fault tolerance,計算機システム関連,相互結合網,経路選択問題,システムディペンダビリティ,信頼性,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
19K11886,早稲田大学,柳澤 政生,侵襲に頑健な集積回路の設計および実装に関する研究,本研究では集積回路（LSI）を外部から攻撃することを「侵襲」と呼ぶことにする。侵襲には「人による故意の侵襲」と「自然界に存在する侵襲」の2種類がある。近年、IoTデバイスの普及に伴い、より多くの情報機器がインターネットに接続され、個々のデバイスにおける情報の暗号化が重要となって来ている。暗号システムをハードウェアで実装する際、サイドチャネル攻撃（人による故意の侵襲）による暗号解読に注意が必要である。本研究では、故意の侵襲を受けても、それを察知し、暗号が解読されない集積回路を提案・設計する。,基盤研究(C),小区分60040:計算機システム関連,侵襲,集積回路,LSI設計,頑健,ソフトエラー耐性,回路設計,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
19K11885,東京都市大学,瀬戸 謙修,メモリサイズ削減を目指した融合型ニューラルネットワークアクセラレータの開発,ニューラルネットワーク(NN)アクセラレータでは、大量に使用されるオンチップメモリの削減が課題となっている。特徴マップを格納するオンチップメモリサイズの削減のため、融合型NNアクセラレータが提案されたが、冗長なオンチップメモリを含む問題点や、複雑なNNに対応できない問題点がある。本研究では、NNのCコードに対しソースコード最適化を適用し、高位合成を活用することで、従来の課題を解決する融合型NNアクセラレータの設計技術を提案する。,基盤研究(C),小区分60040:計算機システム関連,ニューラルネットワーク,アクセラレータ,オンチップメモリ削減,高位合成,オンチップメモリ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
19K11884,日本大学,新井 雅之,マルチモデルサンプリングに基づくSoCの欠陥レベル見積り及び削減法,本研究の目的は，超微細プロセスで製造された大規模半導体デバイスに対して，その市場不良率（欠陥レベル）を高精度に見積もる手法，および欠陥レベルを高度に削減可能なテストパターン生成法の開発である．国内半導体産業の動向を鑑み，製造プロセスを持たないファブレス企業での利用を想定したフローの開発を目指す．,基盤研究(C),小区分60040:計算機システム関連,マルチモデルサンプリング,欠陥レベル,ウェハマップ欠陥パターン,クリティカルエリア,ウェハマップ,欠陥レベル削減,欠陥レベル見積り,DPPM,LSI欠陥位置推定,クリティカルエリアサンプリング,重み付き故障カバレージ,LSIテストパターン生成,ブリッジ故障モデル,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
19K11883,帝京平成大学,蜂屋 孝太郎,3次元集積回路の電源分配のテスト手法に関する研究,大規模集積回路(LSI)の3次元化や低消費電力化に伴い、LSI内部の電源分配構造が複雑化しており、電源分配の製造後のテスト手法の確立の要求が高まっている。そこで本研究では、50程度以上の多数の電源系を持ち、さらに複数のチップを積層してシリコン貫通ビア(TSV)で接続した3D-ICにおける電源分配のテスト手法を提案し、その実用性を評価する。,基盤研究(C),小区分60040:計算機システム関連,3次元集積回路（3D-IC）,シリコン貫通ビア（TSV）,オープン故障,構造テスト,診断性能,最適化問題,シリコン貫通ビア（TSV),チップ内電源分配網,3次元集積回路,電源分配,シリコン貫通ビア,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
19K11882,広島市立大学,市原 英行,ストカスティックコンピューティング回路のための高位合成手法に関する研究,申請者はこれまでに，確率論的に近似演算を行うストカスティックコンピューティング（SC）回路の要素設計技術に関する研究を行ってきた．本研究では，目的に応じた高品質なSC回路を合成するための高位合成手法を提案し，容易かつ低コストにSC回路を設計可能な計算機支援設計環境を構築する．具体的には，最適SC回路アーキテクチャ探索手法，最適パラメータ探索手法，高速回路シミュレーション手法，の3つの手法を2年間で提案し，最終年度の3年目にこれらを統合して新しい設計環境を構築し，その有効性を評価する．,基盤研究(C),小区分60040:計算機システム関連,Stochastic Computing,Approximate Computing,計算機システム,Dependable Computing,LSI CAD,ストカスティックコンピューティング,計算機支援設計,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
19K11881,広島市立大学,永山 忍,次世代車載ネットワークへの不正侵入を高速に検知する自己学習型システムの開発,本研究では，車載ネットワークへの不正侵入を高速に検知・防止するシステムを開発し，当該システムの詳細な性能評価により，その実用可能性を明らかにする．開発するシステムはランダムフォレストという機械学習に基づいているため，新たな不正侵入の手口をシステム自らが学習する自己学習機能を備えた自律システムを開発する．サイズやコスト，消費電力などの厳しい制約を満足するために，決定グラフを用いた設計手法により，ワンチップでの専用ハードウェアでシステムを実現する．,基盤研究(C),小区分60040:計算機システム関連,プログラマブルシステム,ネットワークセキュリティ,ネットワーク侵入検知システム,機械学習,決定グラフ,論理設計,多値論理,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
19K11880,広島市立大学,岩垣 剛,確率的演算に基づく非同期式回路の設計と高信頼化に関する研究,本研究では，回路のタイミング方式（同期式／非同期式）と演算方式（決定的演算／確率的演算）の両側面に着目し，面積，性能，電力，遅延変動耐性，ソフトエラー（放射線衝突等の影響による一時的なエラー）耐性等の観点で「ちょうど良い」回路の設計法を議論する．具体的には，非同期式回路設計の枠組みに確率的演算を取り入れることで，非同期式回路の欠点である面積増加等を低減しつつ，ソフトエラーへの耐性を高め，低電力で高信頼な回路の合成法を探究する．,基盤研究(C),小区分60040:計算機システム関連,非同期式回路,確率的演算,ストカスティックコンピューティング,相関強化,ソフトエラー,耐故障設計,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
19K11879,琉球大学,長名 保範,CPUとFPGAによる高性能ヘテロジニアス並列分散計算フレームワークの開発,高性能コンピュータの消費電力が性能向上を阻む主要因となり、スーパーコンピュータやデータセンターにはGPUやFPGAといったアクセラレータデバイスが広く導入されている。しかし現在のところ、プログラミング環境の制約からFPGAはデータセンターなどの環境でその潜在的な性能を充分に発揮できているとはいえない。本研究では、これを解決するための並列分散プログラミング環境と動作検証環境の実現を目指す。,基盤研究(C),小区分60040:計算機システム関連,FPGA,科学技術計算,並列分散コンピューティング,高性能計算システム,高速シリアルリンク,GPU,並列システム,高位合成,ストリーム計算,科学計測,協調設計,ヘテロジニアス並列分散,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
19K11878,愛媛大学,高橋 寛,つながるデバイスのフィールドテストのための信頼性強化設計法の開発,Society 5.0を実現するためには，つながることを前提とした製品を構成するデバイス（集積回路）の高信頼化が必要である。集積回路の信頼性を低下させる要因は，「故障」および「偽造」である。この研究計画では，市場稼働時にフィールドテストとして非破壊で集積回路自身によって故障の有無および真贋を識別する手法を信頼性強化設計（Design for Trust）として提案する。,基盤研究(C),小区分60040:計算機システム関連,フィールドテスト,つながるデバイス,信頼性強化設計法,組込み自己テスト,認証方式,テスト容易化設計法,検査容易化設計,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
19K11877,愛媛大学,樋上 喜信,アダプティブ故障診断における故障診断時間の短縮に関する研究,本研究では，出力応答に応じてテストパターンを印加するようなアダプティブ故障診断を想定し，故障診断時間が短縮する手法を開発する．開発する手法は，アダプティブ故障診断におけるテストパターン選択法，出力応答を比較する時間を短縮するための出力応答圧縮法，故障位置を１か所に絞り込むためのテストパターン生成法である．,基盤研究(C),小区分60040:計算機システム関連,故障診断,テスト容易化設計,故障辞書,機械学習,テストポイント,出力圧縮,ニューラルネットワーク,テストパターン,組込み自己テスト,LSIテスト,アダプティブ故障診断,LSIの故障診断,フィールドテスト,テストパターン生成,出力応答圧縮,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
19K11876,奈良先端科学技術大学院大学,木村 睦,単一アナログデバイスと局所的学習則を用いるリアルニューロモーフィックシステム,人工知能は、未来の社会の中心となる技術であるが、巨大なサイズと膨大な電力が問題である。ニューロモーフィックシステムは、脳の模倣で、コンパクト化・低消費電力化が期待できる。そこで、我々は、超コンパクト・超低パワーの『リアルニューロモーフィックシステム』の研究を、アーキテクチャ：単一アナログデバイス／マテリアル ： アモルファス金属酸化物半導体／アルゴリズム：局所的学習則の3つの観点から進めている。本研究では、上記の新技術を導入したニューロモーフィックシステムの動作を、シミュレーション・実機で確認し、実用的かつ人間の脳と同様な超コンパクト・低パワーの汎用人工知能の可能性を検討する。,基盤研究(C),小区分60040:計算機システム関連,ニューロモーフィックシステム,単一アナログデバイス,アモルファス金属酸化物半導体,局所的学習則,人工知能,コンパクト,低消費電力,アナログデバイス,スパイキングニューラルネットワーク,メムキャパシタ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
19K11875,大阪大学,廣瀬 哲也,超小型IoTデバイスに向けたナノワット・エネルギー・ハーベスティング技術の開拓,本研究では，次世代サイバーフィジカルシステムのキーコンポーネントとなる超低消費電力パワーマネジメント技術基盤の創出を行う．ナノワットオーダーの超低消費電力集積回路（LSI）技術と超小型発電・蓄電デバイスとの協調設計により，バッテリレス・メンテナンスフリー動作を提供するパワーマネジメント技術の構築を推進する．特に，システムが利用する電力を，その場発電，その場蓄電，その場利用することを特徴とし，超低消費電力LSIと小型発電・蓄電デバイスを集積統合したパワーマネジメントシステム基盤を構築する．我々の周りのインフラ・環境・生体情報の取得を目的とした次世代情報システムの実現に向けた基盤技術開拓を行う．,基盤研究(C),小区分60040:計算機システム関連,IoTデバイス,環境発電,電源回路,エネルギーハーベスティング,極低電圧動作,最大電力点追従制御,超低消費電力集積回路,パワーマネジメント,極低電圧回路技術,サイバーフィジカルシステム,IoT社会,LSI,MOSFET,微弱環境エネルギー,エネルギー・ハーベスティング,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
19K11874,豊橋技術科学大学,佐藤 幸紀,深層学習と経験的手法の協調によるメモリアクセス最適化プログラムの自動合成,近年の深層学習技術の進展は目覚ましい反面、これらの成果を社会に幅広く展開するためには性能・電力・コストの面で最適化された深層学習処理向けのシステムアーキテクチャを探求していくことが急務である。このような状況の下、ハード・ソフトにまたがる広大なアーキテクチャ設計空間に対して深層学習を活用し、既存の高位最適化コンパイラに実装されている経験的手法と協調しながら動作する最適化器の自動合成を試みる。実環境での観測に基づく大量の教師学習データに駆動される形で対応可能となる最適化器の自動合成法を研究開発することにより、深層学習向けシステムアーキテクチャ技術の本質を追求していくことを目指す。,基盤研究(C),小区分60040:計算機システム関連,メモリアクセス最適化,性能モデル,ハード・ソフト協調設計,深層学習と経験的手法,プログラム自動合成,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
19K11873,北陸先端科学技術大学院大学,田中 清史,IoTデバイスのための組込みアプリケーションへの自動適応化技術,汎用的な従来のCPUおよびOSを見直し，個々の機器に適応して必要最小限の機能と適切なスケジューリング機構を自動的に提供する適応化技術を研究する．開発期間を延長することなく電力およびコストの削減，実行効率向上を達成することで，今後のIoT時代における機器設計・開発の在り方を示す．本研究の成果となる設計開発技術はASICチップ製造に適用可能であるが，本研究では，即時適応化可能性を提供するために，ハードウェア論理を変更可能なFPGA (Field Programmable Gate Array) デバイスを対象とする．CPUとOSの一体化された適応化技術が本研究の特色である．,基盤研究(C),小区分60040:計算機システム関連,リアルタイムシステム,命令セット,適応化,FPGA,リアルタイムスケジューリング,IoT,リアルタイム,組込み,スケジューリング,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
20K11740,国立研究開発法人産業技術総合研究所,更田 裕司,アナログ常微分方程式ソルバーを用いた超低消費電力深層学習専用チップの開発,近年、深層学習を核とした人口知能の技術革新は目覚ましい。現在、深層学習の処理は計算能力の高いクラウド側で実行される事が多いが、遅延時間やセキュリティなどの観点から端末側で処理を行うことが期待されている。しかし、バッテリー駆動のような電力の制約が厳しい端末で深層学習の処理を常時実行しようとすると、従来技術より一桁以上エネルギー効率を高める必要がある。そこで本研究課題では、深層学習で従来用いられる計算原理とは全く異なる、常微分方程式に基づく技術を採用し、それを全てアナログ回路で実装した超低消費電力の深層学習専用LSIチップを開発する。,基盤研究(C),小区分60040:計算機システム関連,ニューラルネットワーク,機械学習,深層学習,音声認識,キーワードスポッティング,常微分方程式,低消費電力,集積回路,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
20K11739,明治大学,笹尾 勤,分類関数の変数最小化とその応用に関する研究,"分類関数は, インターネット用ルータやパケット・フィルタ等の機能を数学的に表現したものである. 申請者は分類関数を実現するためにインデックス生成回路(IGU: Index Generation Unit)を考案した. IGUは, 線形回路とメモリを直列に接続した回路で、線形変換を用いることにより,メモリへの変数の個数pを削減する. これにより, 回路のコストも大幅に削減可能である. 本研究では, 入力数n が50 から500 程度の分類関数の変数の個数を削減する能率のよいアルゴリズムを開発する. 更に, 文字認識などの他の応用分野も探索する.",基盤研究(C),小区分60040:計算機システム関連,"国際研究者交流, 米国,スエーデン",関数分解,分類関数,線形関数,機械学習,データマイニング,"国際研究者交流, 米国",インデックス生成関数,パターンマッチング,国際研究者交流,CAM(連想メモリ）,書き換え可能回路,ハードウエア,変数最小化,パターン認識,不完全定義関数,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
20K11738,高知工科大学,密山 幸男,アプリケーションドメイン指向型コンピューティング基盤技術の研究,本研究では、再構成可能ハードウェアとアクセラレータをホストプロセッサの拡張命令を実現する要素と位置づけ、さらにアプリケーションドメインを特化することで、ホストプロセッサ、再構成可能ハードウェア、アクセラレータの最適な組み合わせによるアプリケーションドメイン指向型コンピューティングアーキテクチャを探求する。これにより、高性能・高エネルギー効率・高柔軟性を実現する持続可能なコンピューティング基盤の創生を目指す。,基盤研究(C),小区分60040:計算機システム関連,ヘテロジニアスプロセッサ,FPGA,RISC-V,プロセッサ,アプリケーションドメイン,アクセラレータ,再構成可能アーキテクチャ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
20K11737,会津大学,小平 行秀,近似計算における設計効率化・低電力化のための回路設計技術,提案技術は，大きく分けて2つの要素技術から構成される．1つ目は，高位合成ツールにより得られた大規模な論理回路に対して，指定された計算誤差を満たし，かつ，ゲート数や配線数などの回路規模を削減するように論理回路を変更する論理合成に関する研究である．2つ目は，タイミング制約を緩和することで設計時間の短縮を図る集積回路のレイアウト設計に関する研究である．どちらの要素技術とも，単純に回路を設計すると計算誤差や消費電力の増加を招くため，それらを防ぐ最適化手法の検討が必要である．,基盤研究(C),小区分60040:計算機システム関連,集積回路設計自動化,近似計算,レイアウト設計,論理合成,集積回路の設計自動化,低消費電力,設計効率化,低電力化,回路設計技術,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
20K11736,九州工業大学,宮瀬 紘平,SoCの設計期間短縮を可能にする高速高精度消費電力解析技術に関する研究,本研究では、メモリを含む様々な機能を集積するSoC (System-on-a-Chip) の設計段階で、高速かつ高精度に消費電力を評価する技術の研究開発を行う。,基盤研究(C),小区分60040:計算機システム関連,LSIテスト,LSI設計,消費電力解析,LSIの消費電力,LSIの消費電力解析,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
20K11735,広島大学,伊藤 靖朗,回路シミュレーションによるGPU向け超並列機械学習計算環境の構築,本研究課題では，大量の入力に対する機械学習計算を同時に行うGPU向けの超並列計算手法を提案する．具体的には，ハードウェアで機械学習計算を実行するハードウェアアルゴリズムとGPU上で回路シミュレーションをビットレベルで同時に行うビットレベル並列計算手法を組み合わせて，超並列計算を実現し，機械学習計算の高速化を図る．,基盤研究(C),小区分60040:計算機システム関連,並列計算,GPU,機械学習,回路シミュレーション,超並列,ネットワークプールーニング,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
20K11734,京都工芸繊維大学,布目 淳,自律協調型エッジAIシステムの構成方式に関する研究,現在のエッジAI処理では、低遅延で学習推論成果を得られる反面、クラウドサーバ上で行う学習処理よりも精度が劣ってしまうという課題があった。今後、エッジデバイスのハードウェアが進化するにしたがって、エッジデバイス上での学習精度はある程度向上することが予想されるものの、エッジAIがもつ課題を本質的に解決するとは言いがたい。本研究では、複数のエッジデバイスが自律的に協調動作を行うことにより、低遅延性と学習精度の向上を両立することを目指す。本研究で確立する技術は、自律協調制御の実装によって高度なAI処理を可能にする点で有用性が高く、他分野への応用も期待できる。,基盤研究(C),小区分60040:計算機システム関連,計算機システム,エッジコンピューティング,分散協調処理,高性能計算,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
20K11733,豊橋技術科学大学,市川 周一,CPU+PL構成における知的財産保護手法の研究,制御システムや組込みシステムには貴重な知的財産が含まれている．ソフトウェアは複製や解析が容易であるため，ソフトウェアの一部を論理回路化して隠蔽することにより，知的財産を保護することができる．近年普及した，CPUにプログラマブル論理（PL）が付加されたシステムでは，ソフトウェアの柔軟性を保ちつつ知財を保護できる．本研究の目的は，(1)組込み・制御ソフトウェアをCPU＋PL構成上で実装し動作させる方法を確立すること，(2)実装コストを含めた定量指標により，PL部に実装する部分を自動で選択すること，(3)知財保護のため，攻撃者による解析や剽窃を防ぐ技術を導入すること，である．,基盤研究(C),小区分60040:計算機システム関連,プログラマブルロジック(PL),動的部分再構成(DPR),難読化,乱数生成,再構成可能論理,FPGA,組込みシステム,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
20K11732,名古屋大学,安藤 秀樹,ムーアの法則破綻後のマイクロプロセッサの高性能化・低電力化に関する研究,IQのエントリ数を回路の遅延の増加なく拡大するために、IQ内で最も大きな回路であるエイジ論理を物理的に分割する。分割により元の機能が失われるが、アーキテクチャ上の工夫によりその機能を回復させる。これによりIQの回路が小さくなるので、エントリ数を増加させることができ、IPCを向上させることができる。,基盤研究(C),小区分60040:計算機システム関連,マイクロプロセッサ,発行キュー,キャッシュ,スーパスカラ方式,ALU,分岐先バッファ,リオーダバッファ,コンピュータ・アーキテクチャ,マイクロアーキテクチャ,スーパスカラ・プロセッサ,リオーダ・バッファ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
20K11731,北陸先端科学技術大学院大学,井口 寧,高位合成を活用した音楽電子指紋の特定と検索,本研究では，インターネット上の音楽ファイルから電子指紋を高速に計算し，リアルタイムにライセンシングを可能とする技術に取り組む．本テーマの特徴は，近年実用的に利用可能となった高位合成を用いて，アルゴリズムをFPGAに埋め込む形での電子指紋の高速計算と検索に取り組むところにある．,基盤研究(C),小区分60040:計算機システム関連,電子指紋,FPGA,高位合成,リコンフィギャラブルシステム,音楽ファイル,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
20K11730,東京工業大学,山本 修一郎,IoTデバイス向け低電圧・不揮発性SRAMの研究開発,本研究課題では，IoTデバイスに用いる低電圧CMOSロジックシステムに搭載が可能な不揮発性SRAM（NV-SRAM）の研究開発を行う．強磁性トンネル接合（MTJ）と通常のSRAMセルを接続したNV-SRAMセルを高閾値デバイスで構成し，低電圧駆動による大幅な動的消費エネルギーの削減と，さらに不揮発記憶を用いたパワーゲーティング（PG）による待機時電力の削減が可能な回路・アーキテクチャ技術を開発する．特に，MTJへの書き込みエネルギーを大幅に削減できるアーキテクチャを開発して，PGの時間的細粒度化を行い，低電圧下であっても高効率に待機時電力を削減できるNV-SRAMの基盤技術を構築する．,基盤研究(C),小区分60040:計算機システム関連,CMOS,SRAM,不揮発性メモリ,低電圧動作,パワーゲーティング,FinFET,NV-SRAM,MTJ,IoT,CMOSロジック,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
20K11729,東京農工大学,金子 敬一,幅広い次元のトーラスにおいて高性能を発揮する確率的耐リンク故障経路選択手法の探求,超並列計算機は，数百万を超えるプロセッサをネットワークで結合し，プロセッサ同士が通信しつつ，協調して並列処理を行う．超並列計算機では，要素数が膨大なため，故障要素の存在を前提として運用することが不可欠である．超並列計算機の耐故障経路選択では，各非故障プロセッサが圧縮された故障情報を持つ手法が有効である．申請者らによる先行研究では，超並列計算機に対する相互結合網の代表的な位相であるトーラスに焦点を当て，高次元のトーラスにおいて高い性能を発揮する耐故障経路選択手法を提案した．本研究では，これをさらに改善して，低次元から高次元まで幅広い次元に対応して高性能を達成可能な手法とし，その性能を検証する．,基盤研究(C),小区分60040:計算機システム関連,高信頼性システム,ディペンダブルコンピューティング,高信頼システム,耐故障経路選択,トーラス,メッシュ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
20K11728,千葉大学,難波 一輝,誤差許容計算における PCM 書き込み時間削減,新しいメモリシステムである PCM (相変化メモリとも呼ばれる) について，その平均書き込み時間削減を目的とする．PCM の書き込み時間削減は申請者らが切り開きつつある計算機システムにおける新しい分野の1種であり学術的興味も高い．本申請課題では特に誤差許容計算実行時の書き込み時間削減について考える．誤差許容計算 は人工知能への使用など要求が高まっている技術であり，その工業的産業的重要性は高い．,基盤研究(C),小区分60040:計算機システム関連,メモリシステム,誤差許容計算,ニューラルネット,低電力化,高信頼化,相変化メモリ,計算機システム,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
20K11727,群馬大学,高井 伸和,アナログ集積回路の設計レスシステムの構築 ～要求仕様を満たす回路構造選択の学習～,本研究は、申請者が自動設計高速化のために開発した回路構造の同一判定・類似度計算アルゴリズムが機械学習に応用可能であることに着目し、世界に先駆けて熟練の回路設計者の経験・知識・勘所を学習し情報として蓄積する。熟練の回路設計者は経験・知識・勘を駆使して要求仕様を満たす回路構造を選択できる。本研究でも蓄積した情報をもとに多くの可能性から要求仕様に対応可能な適切なアナログ集積回路の構造を選択できるシステムを実現し、設計レスシステムを構築することを目的とする。A/D 変換回路などの要素回路を自動設計し、試作による実デバイスで実用性を検証する。,基盤研究(C),小区分60040:計算機システム関連,アナログ集積回路,ニューラルネットワーク,決定木,自動設計,アナログ集積回路設計,自動合成,人工知能,深層学習,深層強化学習,演算増幅機,演算増幅器,機械学習,回路構造,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
20K11726,宇都宮大学,横田 隆史,静的・動的アプローチによる相互結合網の高ロバスト性分散制御方式の研究,本課題では，並列計算機の通信機能を司る重要な構成要素である相互結合網において，最大限の通信性能を引き出すための分散制御手法の確立を目指す。本課題の特徴は，(1) 並列プログラムの実行前／実行中に行う静的／動的な手法を組み合わせること， (2) 実際の実行環境で生じる通信状況の変化や故障の発生に対応可能な頑強な手法を探求する点にある。この目的に対して，想定される通信状況に対する最適化問題に帰着させる静的アプローチと，アドミッションコントロールや時相論理的な要素を導入した動的アプローチの併用により解決を図る。,基盤研究(C),小区分60040:計算機システム関連,相互結合網,並列計算機,スケジューリング,頑健性,遺伝的アルゴリズム,輻輳制御,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
20K11725,会津大学,鈴木 大輔,不揮発FPGAのための最適設計アルゴリズムとCADツールの実装,Field-Programmable Gate Array (FPGA)は，種々のニーズに柔軟に対応可能なハードウェアとしてその重要性が高まっている。一方，揮発記憶をベースとする従来のFPGAでは待機電力の増加が深刻である。このような問題を根本的に解決するのが不揮発FPGAである。不揮発FPGAではデータを失うことなく高速に電源供給のオン/オフが可能であり，この特長を活用することで非稼働時の待機電力の削減が可能である。本研究では，「不揮発FPGA上にどのように効率的に所望の機能を実装するか」といった最適設計アルゴリズムならびにそのCADツール実装に取り組む。,基盤研究(C),小区分60040:計算機システム関連,半導体集積回路,FPGA,論理回路,CAD,デジタル回路,電子回路,不揮発ロジック,自動設計,回路設計,計算機アーキテクチャ,配置配線,CADツール,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
20K11724,弘前大学,金本 俊幾,世界自然遺産に設置するための気象・地象・生態系センサノードの開発,機材の設置およびメンテナンスが困難な世界自然遺産の核心地域においても、低消費エネルギーで故障なく連続稼働し、気象・地象・生態系のモニタリングが確実に行えるセンサノードの実現を目的とする。センサノードの核となる半導体集積回路では、低温下における特性変動による消費エネルギー増加と、単セルの太陽電池でも動作可能な低消費エネルギーを実現するための超低電圧動作において動作リセットなどの一時故障頻度が高い、という問題があった。本研究では低消費エネルギーとノイズ耐性を両立する集積回路の構成法を構築し、メンテナンスが不要の気象・地象・生態系センサノードを実現する。,基盤研究(C),小区分60040:計算機システム関連,センサノード,エナジーハーベスティング,低消費エネルギー,低電圧動作,ノイズ耐性,デカップリング容量,オンチップ電源網,電源インピーダンス,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
21K11820,奈良工業高等専門学校,岩田 大志,多入力多出力の非同期式順序素子を対象としたテスト容易化設計,ICT社会基盤を支えるVLSIには非同期式回路の利用が進んでいるが，製造したVLSIに故障が存在するか否かを診断するテスト技術は発展途上である．非同期式回路のテストが難しい最大の理由は，多種多様な順序素子が回路設計に用いられることである．特に多入力・多出力の順序素子に対するテスト容易化設計法が実現できていない．本研究課題では，既存の同期式テスト容易化設計技術の概念にとらわれることなく，多入力多・出力の順序素子に対するテスト容易化設計法を提案する．提案手法によって，非同期式回路設計のボトルネックであるテスト技術をブレイクスルーし，高品質で高性能なVLSIの高信頼設計を可能とする．,基盤研究(C),小区分60040:計算機システム関連,非同期式回路,テスト容易化設計,スキャン素子,スキャン設計,排他制御素子,木構造スキャンパス,レイアウトレベル設計,トランジスタレベル設計,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
21K11819,小山工業高等専門学校,飯島 洋祐,超高速多値伝送に向けた統計的伝送歪み評価技術を駆使した多値符号判定手法の開発,半導体素子の高性能化に伴い、大規模集積回路システム内の電気配線上での通信の高速化の要求が増している。これの要求に対して、通信の大容量化に向けた多値伝送方式の採用が進む一方で、雑音耐性の低下や符号間干渉の影響が複雑化してきている。本研究では、計算機システムにおける更なる通信の大容量化や低消費電力化などの要求に対応するためには、受信端でのシンボル分布推定に基づく多値符号判定を新提案し、その符号判定の有効性と回路実装方法を検討し、新概念での高速多値伝送に向けた要素技術の確立を目指す。,基盤研究(C),小区分60040:計算機システム関連,高速ディジタル伝送,多値伝送方式,伝送歪み,多値符号判定,統計的評価,２次元マッピング,Linear mixture model,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
21K11818,福岡工業大学,山内 寛行,次元分離畳込み型軽量化機械学習モデルを活かすSRAMコンピューティングインメモリ,本研究は、電力削減を目的に機械学習用のMemoryとComputingの二役をこなす Computing in Memory (CIM)の回路研究に関するもので、モデルアーキテクチャの観点から次元分離によるスパース化の提案を原理的に実装可能なCIM構造を提案するものである。,基盤研究(C),小区分60040:計算機システム関連,どこでもAIに向けての省電力機械学習エンジン,Computing in Memory,アテンション,チャネルアテンション,空間アテンション,機械学習,次元分離,電源遮断,コンピューティング　イン　メモリ,ポイントワイズ,スパース化,電力削減,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
21K11817,京都産業大学,吉村 正義,IPコアの流用を検知するための設計技術,社会の安全安心を司る社会情報基盤において，LSIは重要な部品です.近年このLSIの設計に，第三者が設計し提供するLSIの部分的な設計データ (以下 3PIPコア)が広く使われています.悪意のある設計者によって，この3PIPコアの設計データの改竄や改竄された3PIPを流通させる恐れがあります.本研究では，この改竄や誤った流用を防止するためのIPコア設計技術の開発します. 具体的には，LSIや設計データに予め混入された削除されない電子透かし回路によって，流用や改竄の検知を行い，IPコアの流用を抑止します.,基盤研究(C),小区分60040:計算機システム関連,IPコア流用検知,論理ロック,知的財産権保護,IPコア,トロイ回路,電子透かし,論理暗号化,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
21K11816,早稲田大学,池永 剛,インタラクティブ応用向け超高速超低遅延映像センシングシステム,本研究は、インタラクティブ応用のための次世代映像センシングのコアとなる、超高速（1000fps）、超低遅延(1～2ミリ秒)映像認識システム実現のための基盤技術創出を行うことを目的とする。具体的には、画像の特徴を用いたマッチング、追跡、分類の３つの映像認識の基本処理を対象とし、実環境下で高い精度が得られるアルゴリズムとして幅広く活用されているAKAZE (Accelerated KAZE)、KLT (Kanade-Lucas-Tomasi) Tracker、CNNなどを取り上げる。,基盤研究(C),小区分60040:計算機システム関連,映像認識,超低遅延システム,ハードウェアアーキテクチャ,映像センシング,FA,ロボティクス,スーパーピクセル,LK法,ハフ変換,サブピクセル変位測定法,超高速超低遅延システム,FPGA,FA検査,マンマシンI/F,深層学習,映像認識システム,FPGAアーキテクチャ,実時間画像処理,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
21K11815,東京都市大学,横山 孝典,メッシュ型分散処理モデルに基づくサイバーフィジカルシステム向け分散処理環境,本研究では、車々間通信や路車間通信を利用した高度な自動車制御システムのように、多数のセンサ情報を利用してリアルタイム制御を行うサイバーフィジカルシステム向けのリアルタイム分散処理環境を開発する。本分散処理環境は、時刻情報を付加したデータを用いるとともに論理時間に基づくスケジューリングを行うことで、全ノードでの時刻同期を必要とせずに、通信時間の変動を許容しながら応答時間の制約を守ることのできるリアルタイム分散処理を実現する。,基盤研究(C),小区分60040:計算機システム関連,サイバーフィジカルシステム,組み込みシステム,分散処理,リアルタイム処理,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
21K11814,東海大学,大川 猛,知的ロボットシステムのためのモデル駆動FPGA設計環境,知的ロボットソフトウェアの高度化・複雑化に伴い、FPGA(Field Programmable Gate Array)を用いた高速化・低消費電力化が期待されている。一方、開発の複雑さを緩和するため、抽象度の高い処理モデルからのシステム自動生成が必要である。本研究は、独自のFPGAコンポーネント技術を用い、処理モデルからのシステム自動生成を目標とし、(A)ハードウェア・ソフトウェアを含む多くの異種の処理環境を適切にモデル化する方法、(B)上流設計における抽象度の高いモデルでの性能シミュレーション方法、(C)モデルから実装を生成することが可能な自動化設計手法、の３項目の提案・評価を行う。,基盤研究(C),小区分60040:計算機システム関連,モデル駆動開発,FPGA,並列処理,知的ロボット,エッジ,コンポーネント,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
21K11813,高知工科大学,橘 昌良,間欠動作する故障検出機構と多重化によるAMSシステムの高信頼化,本研究の目的は、 AMS (Analog Mixed-Signal) システムのアナログ回路について、 システムの動作時でも使用可能な故障検出回路と複数の回路から故障の無い回路を選択して使用できる機構を組み合わせることで、 信頼性の高いシステムを短期間に開発する手法を提案することである。,基盤研究(C),小区分60040:計算機システム関連,Built-In Self Test,Analog-Mixed Signal,カタストロフィック故障,デペンダブルコンピューティング,Analog Mixed Signal,Impulase Response,パラメータ故障,Impulse Response,デペンダブル・コンピューティング,高信頼化システム,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
21K11812,会津大学,齋藤 寛,非同期式回路による省エネルギーなエッジAIデバイスの実現,近年、現場（エッジ）に近いデバイスにて深層学習による推論処理を行うエッジAIデバイスが注目を浴びている。本研究では、非同期式回路にて省エネルギーなエッジAIデバイスの実現を目指す。具体的には、エッジAIデバイスの中核となるプロセッサや推論アクセラレータを非同期式回路として実現する。また、現在のプロセッサや推論アクセラレータで採用されている同期式回路と比較することで、消費エネルギーに対する非同期式回路の効果をデバイス構成レベルや回路構成レベルで明らかにする。,基盤研究(C),小区分60040:計算機システム関連,非同期式回路,FPGA,畳み込みニューラルネットワーク,プロセッサ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
21K11811,九州工業大学,梶原 誠司,論理ＬＳＩの機能安全に向けたコンカレントエラーディテクションに関する研究,VLSIの微細化の進展に伴い，稼働中のVLSIが外部からのノイズや劣化故障により誤動作す,基盤研究(C),小区分60040:計算機システム関連,LSIテスト,コンカレントエラーディテクション,フォールトトレランス,VLSI設計,機能安全,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
21K11810,山口大学,福士 将,故障ノードの通過に基づくNoC向きの耐故障ルーティング法の確立,本研究は，現代のコンピュータの頭脳として一般的に用いられる並列プロセッサを対象とした，プロセッサ（ノード）間の通信に関する研究である．集積回路チップ内に発生する故障ノードを避けながら通信を行う耐故障ルーティングにおいて，故障ノードを「迂回する」だけでなく「通過する」という新たなアプローチに基づく手法を確立することで，並列プロセッサの通信の高速化を実現しようとする研究である．,基盤研究(C),小区分60040:計算機システム関連,ネットワーク・オン・チップ,耐故障ルーティング,ネットワークオンチップ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
21K11809,奈良先端科学技術大学院大学,ZHANG Renyuan,Time-Space Re-configurable Flash Computations,本研究では、従来のデジタル厳密計算基盤からAI向け超並列曖昧計算基盤まで対応できる時・空再構成可能な演算機構の基礎研究を行う。空間軸再構成に対して独創的な二分木ニューラルネットワークにより製造後任意に解体・組立できる演算器アレイを構築する。時間軸再構成に対して非決定論的計測に基づく確率的スパイクベース計算方式を創出する。精度の制御が可能な仕組みを導入し、両者の一体化を進める。最終には精度を調整できる無駄のない厳密・非厳密混合計算基盤の実現を目指す。さらに、メムキャパシタ等新機能デバイス実装技術を加えた、開発される計算機構の小型化を探索対象とする。,基盤研究(C),小区分60040:計算機システム関連,approximate computing,Neuromorphic circuits,stochastic computing,low power,artificial intelligence,スパイキングニューラルネットワーク,確率的学習,Non-deterministic,bisection neural network,re-configurability,efficiency,Continuous domain,parameter reduction,確率計算,CGRA,スパイクベース計算,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
21K11808,神戸大学,沼 昌宏,ZDDによる集合表現と含意操作を融合した論理診断手法とECOコスト削減への応用,大規模化・複雑化するLSIの設計変更要求（ECO: Engineering Change Orders）に対応するべく，ZDD（ゼロサプレス型二分決定グラフ）による修正箇所の非明示的集合表現と含意操作を融合した論理診断手法を新たに考案・実現することによって，大規模回路に対して発生する高多重度ECOに対応可能とし，設計変更に要するコストと時間をともに半減する。ECO発生前の初期回路においても再構成可能（RECON）セルを活用することで，ECO発生後の論理再合成におけるセル割当ての自由度を高め，柔軟性の高い論理診断・再合成システムを構築する。,基盤研究(C),小区分60040:計算機システム関連,設計変更要求,論理診断,論理再合成,LSI設計支援技術,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
21K11807,神戸大学,黒木 修隆,マルチプラットフォームAI開発向けネットワーク構造設計・合成・解析システムの構築,人工知能（AI）型のアプリケーション開発を支援するため、ニューラル・ネットワークの構造設計・自動生成を行うシステムを構築する。,基盤研究(C),小区分60040:計算機システム関連,AI,画像処理,ニューラルネットワーク,Deep learning,機械学習,人工知能,生成AI,PyTorch,CAD,ニューラル・ネットワーク,GPU,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
21K11806,京都工芸繊維大学,平田 博章,スレッドレベル並列性抽出のための動的コードマイグレーション方式の研究,スレッドレベル並列性の抽出機会を拡大できる可能性を学術的な見地で明らかにし、スレッドレベル並列実行技術を確立することを目的とする。投機実行の失敗の原因となるプログラムコードを、失敗の影響が出ない場所に移動（マイグレート）したかのように実行する動的コードマイグレーション方式を提案し、投機実行の失敗を回避して並列性抽出機会の劇的な拡大を図る。投機実行でありながらも失敗しないという点で従来の投機実行の範疇を超え、並列処理技術全体の発展に新たな局面をもたらす点で独自性が高い。また、ビッグデータや人工知能を含む広い分野のプログラムに適用可能であり、広い学術領域の研究を加速させることに貢献する。,基盤研究(C),小区分60040:計算機システム関連,計算機システム,コンピュータアーキテクチャ,ハイパフォーマンスコンピューティング,スレッドレベル並列処理,投機実行,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
21K11805,電気通信大学,吉永 努,通信量削減と低遅延応答のための分散協調キャッシュサーバアーキテクチャに関する研究,インターネット通信量を削減するためには，通信量の大部分を占めるコンテンツ配信ネットワーク（CDN）の通信効率を改善することが有効である．そこで本研究では，ネットワーク内にキャッシュサーバを分散配置し，それらを独自の軽量な制御で協調動作させて通信路の使用効率を上げる．また，キャッシュサーバに通信プロトコルやストレージ・アクセスを実行する専用ハードウェアを導入し，キャッシュサーバの応答時間を低遅延化する．研究期間内に専用ハードウェアを導入した分散協調キャッシュサーバと実験的CDNを開発し，従来手法に比べ通信量・動的通信電力・コンテンツ取得までの平均遅延時間を大きく削減できることを示す．,基盤研究(C),小区分60040:計算機システム関連,動画配信ネットワーク,分散協調キャッシュ,デバイス間通信,FPGA応用,低遅延処理,モバイルエッジ処理,マルチホップ通信,無線ネットワーク,動画配信,コンテンツ配信ネットワーク,低遅延通信,低消費電力,D2D通信,ハンドオーバ,ユーザQoE,FPGA実装,低遅延サービス,低消費電力化,通信量削減,低遅延応答,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
21K11804,東京農工大学,中條 拓伯,IoT環境での機械学習に向けたベクトルレジスタ共有型SoC FPGAの実現,SoC FPGAで推論処理に加えて学習処理を実行しようとすると、内蔵CPUとFPGA内に実装したアクセラレータ間のデータ転送にSoC内部メモリを経由する際に遅延が生じる。本研究では高速処理実現ために、CPU－アクセラレータ間データ転送時にCPUのレジスタを直接介することで転送遅延の低減を図る。そのために、CPU内のベクトルレジスタを利用することでビット幅を拡大し、さらにベクトルレジスタをFIFO化することを特徴とする、新しいCPU－アクセラレータ間の連続データ転送機構を提案し、SoC FPGA上に実現する。GPUを用いた場合や従来のSoC FPGAと比較し、提案方式の有効性を実践的に示す。,基盤研究(C),小区分60040:計算機システム関連,ハードウェアアクセラレーション,RISC-V,FPGA,SoC,ベクトル拡張,ベクトルレジスタ,アクセラレータ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
22K11966,国立研究開発法人産業技術総合研究所,小笠原 泰弘,フレキシブル印刷トランジスタによる偽造品対策回路実現のための多素子劣化評価,本研究ではフレキシブル印刷トランジスタの大規模回路を実現するため、1000素子クラスの多素子かつ、月単位の長期間測定を実現し、時間・環境起因の劣化特性の統計的データを取得する手法の提案を行う。フレキシブル印刷トランジスタは評価にかかるコストの問題から耐久性(劣化特性)に関する報告は少なく、製品化への大きな障壁となっている。さらに、代表者らは真贋判定のための回路技術PUF(Physical Unclonable Function)に得られた統計的劣化特性データを応用してその効果を実証する。PUFは様々な半導体製品で問題となっている偽造品の対策として汎用的な技術であり、ウェアラブル機器の実装においても重要な技術である。,基盤研究(C),小区分60040:計算機システム関連,有機トランジスタ,多素子測定,信頼性評価,フレキシブルデバイス,測定技術,フレキシブル,ばらつき,PUF,ハードウェアセキュリティ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
22K11965,有明工業高等専門学校,Gauthier Lovic,,"With this research, we will devise a Hardware (HW)/Software (SW) platform for sustainable never-die edge computing based on the HDLRuby language. For that purpose, we will first need to integrate this HW description language with SW programming. Then the platform will be implemented using this language. It will provide a library of HW and SW fine grain modules implementing functions commonly used in edge computing, and a HW/SW runtime for ensuring the never-die and sustainable properties.",基盤研究(C),小区分60040:計算機システム関連,EDA,HDL,High-Level Synthesis,HW/SW Co-Design,HW/SW Co-Simulation,Ruby Language,C Language,Graphical User Interface,RTL simulation,エッジ・コンピューティング,ハードウェ・ソフトウェアシステム,ハードウェア・ソフトウェア・コードサイン,ハードウェア・ソフトウェア記述言語,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
22K11964,岡山理科大学,近藤 真史,ネットワークオンチップに基づく革新的な医用画像処理アクセラレータの開発,医用画像に写る管状組織の管径は，病変の診断を行う際の重要な所見となるが，その解析には多大な時間を要している．そこで本研究では，次世代のIPコア接続技術であるNetwork on Chip(NoC)に基づいて，パケットルーティングにより管径を算出可能なアクセラレータの実現を目指す．まず，格子配置されたコアを画素に対応付け，管径の探索角度を基にパケットを管壁まで動的にルーティングし，経由したコア情報から管径を算出する．次に，これをFPGAへ実装し，最適なコア当たりの画素数やバッファ数等を検討する．そして，NoC自動生成機能を備えた解析システムを構築し，種々の画像解析を通じて有効性を明らかにする．,基盤研究(C),小区分60040:計算機システム関連,ネットワークオンチップ,画像処理,ルーティング,FPGA,アクセラレータ,医用画像処理,管径の計測・可視化,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
22K11963,大阪工業大学,牧野 博之,SRAMのモンテカルロシミュレーションにおける一次元縮退モデルの妥当性検証,MOSトランジスタのランダムなばらつきを考慮したモンテカルロシミュレーションによるSRAMの不良率の推定において、一次元縮退モデルを適用したシミュレーション回数削減方法の妥当性を検証する。具体的には、SRAMの書き込み動作、データ保持動作、読み出し動作のすべてにおいて、理論的考察によって一次元縮退モデルの妥当性を明らかにするとともに、実際にシミュレーションを行うことにより精度を検証する。,基盤研究(C),小区分60040:計算機システム関連,SRAM,ばらつき,しきい値電圧,モンテカルロシミュレーション,一次元縮退モデル,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
22K11962,京都橘大学,浜口 清治,入出力プロトコルに着目した機械学習によるカバレッジ駆動検証システムに関する研究,機械学習技術や IoT システムの普及とともに消費電力削減また計算速度の向上を目標として，多種多様な回路設計がFPGA上で実装され，また専用回路として実現されるようになっている．本研究では，手数の多い論理・レジスタ転送レベルでの設計検証を可能なかぎり自動化することを目標とする．特に標準規格の入出力プロトコルを持つ回路設計を対象として，SATソルバ(論理式の充足可能性判定器)および機械学習とくにベイジアンネットワークを用いた手法について研究を行う．特定用途に限らない設計を扱う点が特徴の一つである．枠組みとしてはカバレッジと呼ばれる数値的指標の改善を目標としたカバレッジ駆動検証手法を考える．,基盤研究(C),小区分60040:計算機システム関連,設計自動化,カバレッジ駆動検証,SATソルバ,設計検証,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
22K11961,中京大学,鬼頭 信貴,超伝導単一磁束量子回路向け新機軸算術演算回路とその設計自動化の探求,半導体CMOS回路とは異なる新デバイスにより演算性能の向上を目指す動きが加速している。本研究は超高速かつ省エネルギな超伝導単一磁束量子(RSFQ)回路向きの算術演算回路開発とその設計自動化を目的とする。RSFQ回路の100GHz程度の高速性や論理ゲート入力が記憶素子として働く性質は、Stochastic演算などの新機軸の算術演算方式に有用である。本研究では、RSFQ回路の特徴を生かした深層学習等に向けた新機軸演算回路とそのような中小規模回路に向けたレイアウト設計自動化手法を探求する。,基盤研究(C),小区分60040:計算機システム関連,単一磁束量子回路,算術演算回路,設計自動化,超伝導回路,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
22K11960,東京電機大学,小松 聡,VLSI自動設計技術を応用したMEMS-CMOS混載センサシステムの協調設計技術,3年間の研究機関のうち、1年目はMEMSセンサの自動設計技術に重点を置いて研究を行う。それと並行してMEMSセンサとCMOS VLSIとの協調シミュレーションを行う環境を構築することでMEMS-CMOS混載センサシステムの自動設計環境の構築を2年目までの期間で研究を実施する。3年目には、それまでに構築された自動設計環境を用いて実際にMEMS CMOS混載センサシステムを試作し、その評価を行う。,基盤研究(C),小区分60040:計算機システム関連,CMOS,MEMS,センサ,協調設計,センサシステム,MEMS-CMOS協調設計,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
22K11959,芝浦工業大学,宇佐美 公良,リークモニタを用いたチップ認証回路の実現と機械学習攻撃への耐性メカニズムの解明,半導体チップの認証技術PUFは、複製困難な製造ばらつきを個体認証に用いるハードウェア・セキュリティ技術であるが、機械学習攻撃に対する脆弱性が課題である。この課題を解決するため、ばらつきによって複雑に変化する半導体のリーク電流をPUFに利用した、リークモニタ型PUF回路の構成方式とチップへの実現手法を確立する。さらに、チップ試作と実機評価を通じ、攻撃耐性の向上に影響を与えるメカニズムを明らかにする。,基盤研究(C),小区分60040:計算機システム関連,PUF,リーク電流,超低電圧,低消費エネルギー,ハードウェアセキュリティ,製造ばらつき,ハードウェア・セキュリティ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
22K11958,慶應義塾大学,和 遠,大規模コンピューターシステム内の電力効率の不均一性問題の解決に関する研究,大規模コンピューターシステムでは、パワーウォール問題のために限られた消費電力を効果的に活用することが重要な課題となっている。製造上のばらつきは深刻化しているため、システム内部のコンポーネントの電力効率の不均一性につながり、電力に制約のある環境では、性能と消費電力に大きな影響を与える。従来、この問題は、コンポーネントをキャリブレーションし、スケジューリングが不均一性を考慮して行う。しかし、スケジューリング・アルゴリズムの複雑さを増大させ、性能と消費電力のトレードオフを考慮する必要がある。本研究では、将来のシステムにおいて、限られた電力予算と増加する不均一性中、より高い性能と電力効率が実現する。,基盤研究(C),小区分60040:計算機システム関連,大規模コンピューターシステム,製造上のばらつき,不均一性,パワーウォール,電力効率,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
22K11957,岩手県立大学,猪股 俊光,組込みソフトウェアの高品質化開発手法による超スマート社会の実現,超スマート社会を実現するための課題の１つが，高品質な組込みソフトウェアを効率的に開発することである．従来のソフトウェア開発手法に関する研究の多くは，主に新規のソフトウェア開発を対象としているが，組込みソフトウェアの約９割は派生型開発である．,基盤研究(C),小区分60040:計算機システム関連,組込みシステム,組込みソフトウェア,ソフトウェア解析,ソフトウェアメトリクス,派生開発,CXML,コーティングパターン,影響波及範囲解析,スマート社会,影響波及解析,静的解析,超スマート社会,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
22K11956,熊本大学,尼崎 太樹,エッジAIシステム向け設計基盤技術に関する研究,IoTの普及により，現場にあるエッジ端末が無線通信でデータを収集し，クラウドに自動でアップできる環境が整ってきた．こうした中，通信量，機密性，実時間応答性の観点より，エッジ側で知的な処理を行うエッジAIコンピューティングが注目されている．一方，電力，メモリ，速度などあらゆる計算リソースに制約がかかる汎用プロセッサでは，深層学習技術を十分に活用することが難しい．本研究では，高い処理能力や大規模メモリを前提とした従来の計算原理とは異なり，多様化するAIモデルに柔軟に対応できる，エッジAI向け設計基盤技術の確立を目的とする．,基盤研究(C),小区分60040:計算機システム関連,DNNコンパイラ,NVAR Mixer,エッジAI,深層学習週,ニューラルネットワーク,集積回路,コンパイラ,深層学習,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
22K11955,愛媛大学,王 森レイ,メモリ型再構成エッジデバイスにおける高信頼性知的処理機能の設計法に関する研究,IoTと人工知能(AI)技術の発達に伴い，データの発生するエッジ（現場）側に高信頼性の知的処理機能を実現することが求められる。この要望に応える基盤技術として，汎用メモリをシストリックアレイ状に配置したメモリ型論理再構成プロセッサMRP(Memorism　 Reconfigurable Processor)が開発されている。本研究では，MRPデバイスにおける知的処理の実現方法および高信頼化のためのテスト容易化技術を提案する。本研究の成果は，シストリックアレイ構造を持つエッジデバイスにおける知的処理の高信頼化に貢献することが期待される。,基盤研究(C),小区分60040:計算機システム関連,バイナリーニューラルネットワーク,バウンダリスキャン,セキュリティ,テスト容易化,時空間グラフ畳み込みニューラルネットワーク,AI（人工知能）,MRP,ニューラルネットワーク（NN）,シストリックアレイ,深層強化学習,集積回路回路,シストリックアーキテクチャ,メモリ,ディペンダブルコンピューティング,テスト,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
22K11954,京都工芸繊維大学,新谷 道広,高信頼化に向けたメムキャパシタ脳型コンピュータ設計基盤,メムキャパシタを用いて実現するヒトの脳を模した脳型コンピュータはこれまでの計算基盤を刷新する最重要技術の1つとして期待を集めているが、製造不安定による信頼性課題により大規模化に重大な課題を抱えており、従来計算規模を超える目処は立っていない。本研究は、メムキャパシタ脳型コンピュータの高集積化に不可欠なシミュレーションによる材料が持つ物性の理解とそれを利用した高信頼化設計の技術基盤を形成するものである。脳型コンピュータの回路構成を模擬したシミュレーション環境を構築し、メムキャパシタSPICEモデル開発による故障等の非理想特性の解明と、シミュレーション結果を取り込んだ高信頼設計環境を確立する。,基盤研究(C),小区分60040:計算機システム関連,ニューラルネットワーク,メムキャパシタ,専用ハードウェア,高信頼化,ガウス過程,高集積化,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
22K11953,京都大学,ISLAM MAHFUZUL,順序統計に基づくアナログ集積回路の低消費エネルギー動作と長寿命化を両立する設計,本研究では，アナログ回路において順序統計に基づく設計により，集積デバイスの低消費エネルギー化と長寿命化を両立させる手法について研究を行う．従来特性ばらつきと経年劣化の対策に多めの設計マージンが必要であるが，本研究では両方の対策を同時に実現する手法を提案する．順序統計に基づく設計では多数の小面積の部品を集積化後，特性の順位に基づいて必要最低限の部品を選択する．順位は大小関係の診断のみで行うことができるため，安価なディジタル技術でチップ上に実装可能である．以上を達成するために，本研究では（1）順序統計に基づく設計技術の確立と（2）部品交換による信頼性管理機構を開発する．,基盤研究(C),小区分60040:計算機システム関連,MOSトランジスタ,順序統計,統計的選択,キャリブレーション,A/D変換回路,ばらつき,アナログ回路,AD変換回路,経年劣化,製造ばらつき,信頼性,ADC,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
22K11952,名古屋大学,倉地 亮,自動運転に向けた電子制御システムの柔軟でセキュアなデータ通信方式に関する研究,自動車内の電子制御システムは，ECUと呼ばれる制御用コンピュータが数十個配置され，それらが制御ネットワークを介して分散制御することにより，「走る・止まる・曲がる」の制御を実現している．現在，高度安全支援運転機能の搭載が進められており，近い将来には自動運転ECUの搭載が期待されている．しかしながら一方で，自動運転ECUを搭載する電子制御システムのサイバーセキュリティ強化や自動運転ECUを利用した制御データ管理手法については提案されていない．このため，本研究では，近い将来に搭載される自動運転ECUを利用した自動車内の集中型データ管理システム及びサイバーセキュリティ管理システムの研究開発を実施する．,基盤研究(C),小区分60040:計算機システム関連,自動車,セキュリティ,リアルタイムシステム,制御ネットワーク,組込みシステム,計算機システム,制御システム,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
23K11042,福岡工業大学,小野美 武,超伝導単一磁束量子回路による発振器ベースの真性乱数生成器の開発,本研究では約40 Gbit/sでの乱数生成が可能な、超伝導単一磁束量子回路による発振器ベースの真性乱数生成器の開発を行う。超伝導集積回路の設計・試作は、Nb/AlOx/Nbジョセフソン接合によるチップファンダリにより実現する。本課題の超伝導回路による発振器ベースの真性乱数生成器は、乱数性を担保するための精密な制御電流を必要とせず、回路を構成するゲート数が少ないため、集積回路上で容易に構成できる利点がある。これまでの研究成果を発展させ、単体で10 Gbit/sの乱数生成レート、さらにそのモジュラー化により約 40 Gbit/sの乱数生成が可能となるハードウェア乱数生成器の開発を行う。,基盤研究(C),小区分60040:計算機システム関連,超伝導,単一磁束量子回路,乱数生成器,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
23K11041,湘南工科大学,三浦 康之,トーラス型相互結合網を対象とした完全耐故障ルーティング・アルゴリズムに関する研究,トーラス網を対象とした、耐故障性を有するルーティング・アルゴリズムの検討と評価を行うことを目的とする。具体的には、我々が開発したNSF-FT(North-South First Fault-Tolerant)法をベースに、「領域ベースの手法」「Passage-Y」に置き換えることにより、デッドロック・フリーかつ耐故障性を有するルーティング・アルゴリズムを実現する。完全な耐故障性を有しないアルゴリズムであるNSFFTに、完全耐故障性を有する手法を組み合わせることにより、トーラス網において完全耐故障性を有するルーティング・アルゴリズムが実現する。,基盤研究(C),小区分60040:計算機システム関連,計算機アーキテクチャ,相互結合網,ネットワークオンチップ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
23K11040,早稲田大学,木村 啓二,信頼できる実行環境の利便性向上を低実行時オーバーヘッドで実現する方式に関する研究,本研究では、信頼された実行環境（Trusted Execution Environment: TEE）の問題点のうち、「TEEで実行されるプログラムの長い起動時間」「プログラムの非信頼部分と信頼部分間のデータ授受の柔軟性の低さ」及び「TEE上のGPU等アクセラレータ利用制限」に着目し、これらをハードウェア・ソフトウェア協調により低実行時オーバーヘッドで解消する方法を検討・提案する。提案手法はIntel SGX、及びハードウェア・ソフトウェア全てがオープンソースとして利用可能なRISC-V Keystone上で実装・評価する。本研究は2023年度からの3年度計画で実施する。,基盤研究(C),小区分60040:計算機システム関連,TEE,RISC-V Keystone,Intel SGX,セキュアブート,信頼実行環境,ハードウェア・ソフトウェア協調,アクセラレータ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
23K11039,放送大学,橋爪 正樹,ダイ間配線の出荷後電気検査をも可能にする組込み型検査回路に関する研究,次社会である「ソサイエティ５．０」ではコンピュータを代表とするディジタル回路内の配線欠陥によりその回路で作られたシステム全体が稼働停止に至る可能性がある。そのシステム停止で多大な社会的損失を生むことから回路製造時だけでなく市場へ出荷した後でもその配線の長期に亘る高い信頼性が求められている。その配線を電気的に検査する電気検査により論理信号変化が生じる前にそこに発生した欠陥を発見でき、その配線の高信頼性の実現の可能性がある。そこで本研究では回路製造時だけでなく市場への出荷後でもその配線の自動検査を可能にする電気検査法とその検査を可能にする検査用回路の開発を行いその検査能力を明らかにする。,基盤研究(C),小区分60040:計算機システム関連,テスト容易化設計,ダイ間配線,電気検査,フィールドテスト,組込型検査回路,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
23K11038,広島市立大学,永山 忍,地方でのスマートファクトリー推進を目的とした良品・不良品の高速判定システムの開発,本研究では，製品の良品・不良品の高速判定システムを開発し，システムの詳細な性能評価により，その実用可能性や適した利用範囲を明らかにする．開発するシステムはハイパースペクトラムカメラとIsolation Forestという機械学習を用いて構成される．近年の深層学習に比べ，シンプルかつわかりやすいシステム構成のため，製造現場でのカスタマイズが容易に行えることが期待できるが，その一方で精度や処理速度が実用に耐え得るレベルになるかが未解明である．この未解明課題を明らかにすることで，当該分野における新たな可能性を提案する．,基盤研究(C),小区分60040:計算機システム関連,外観検査システム,機械学習,ハイパースペクトルカメラ,プログラマブルハードウェア,論理設計,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
23K11037,広島市立大学,市原 英行,アプリケーションのエラー耐性を利用した高信頼回路設計およびテスト手法に関する研究,エラーに耐性を持つアプリケーションのための論理回路（ETA回路）の信頼性に着目し，高信頼設計法とテスト手法に関する研究を行う．決定論的計算法と確率的計算法の両方のアプローチに対して，ETA回路の信頼性解析手法を確立し，それを用いた高信頼ETA回路の自動設計手法を提案する．また，ETA回路を実装したLSIを低コストでテストするための手法を開発し，それに適したテスト容易化設計手法も提案する．これにより，本質的に回路面積，回路遅延，消費電力が小さいETA回路の信頼度を最大化することが可能となるだけでなく，そのようなETA回路に対して低コストで高品質なテストができるようになる．,基盤研究(C),小区分60040:計算機システム関連,Error Tolerance,Approximate Computing,信頼性,LSI Testing,LSI CAD,Dependable Computing,計算機システム,Stochastic Computing,Reliability,Testing,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
23K11036,会津大学,小平 行秀,量子アニーリングを用いた集積回路の自動設計技術の開発,"本研究では，集積回路設計のレイアウト設計とマスク設計の工程において，2値の2次計画問題を高速に解く量子アニーリング計算機(Quantum Annealing, QA)を用いて，性能が良い設計を短時間で得る自動設計技術を開発する．現在利用可能なQAでは，QAの実現方法に応じて，求解可能な2値の2次計画問題の特徴が異なる．そのため，解く問題に適したQAを選択する方法と，使用するQAに適した2値の2次計画問題への定式化方法を検討することが必要である．本研究により，QAを活用する際の困難さを低減することで，QA分野の進展を図るとともに，QAにより集積回路の自動設計技術の進展に寄与することを目指す．",基盤研究(C),小区分60040:計算機システム関連,集積回路の設計自動化,レイアウト設計,マスク設計,量子アニーリング,イジングマシン,集積回路設計,自動設計技術,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
23K11035,大分大学,大竹 哲史,プロセッサの命令レベル自己劣化検知機構とテストプログラム自動生成に関する研究,大規模集積回路(LSI)と通信技術の普及により，乗用車や路線バスの自動運転をはじめ，新しい製品やサービスが生まれるとともに，小規模な構成でセーフティクリティカル，ミッションクリティカルなシステムの実現が求められている。一方で，LSIの微細化技術の進歩に伴い，システム運用時のLSIの劣化が顕在化し，劣化故障による誤動作のリスクが増大している。そのため，システムの中核となるプロセッサには，高度な情報処理機能とともに高い信頼性が要求されている。本研究では，プロセッサに追加する自己劣化検知のためのハードウェア機構と命令，および，ユーザプログラムにテストプログラムを自動的に組み込む仕組みを開発する。,基盤研究(C),小区分60040:計算機システム関連,劣化検知,プロセッサテスト,命令レベルテスト,テストプログラム生成,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
23K11034,熊本大学,飯田 全広,シリアル概略加算器を用いたSNNデバイスの研究,現在のスパイキングニューラルネットワーク（SNN）専用デバイスは，DNNデバイスと比較して消費電力では優位であるものの，ニューロンの集積度がまだ低く認識精度が劣るという課題がある．本提案は，デジタル方式に概略演算器を導入し，正確な計算を放棄する代わりに集積度の向上とさらなる低消費電力化する方式の確立を目指す．さらにアプリケーションを用いて認識精度を評価する．,基盤研究(C),小区分60040:計算機システム関連,SNN,概略計算,LSI,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
23K11033,愛媛大学,高橋 寛,構造型情報処理アーキテクチャに対するフィールドテスト法,超スマート社会の構成要素であるクラウド，エッジのそれぞれにおいて更なる機器の知能化が必要であり，機械学習に必要な計算処理に適した回路を構成する「構造型情報処理アーキテクチャ」の研究・開発が進展しているが，構造型情報処理アーキテクチャに対する故障検査法は未だ確立されていない。,基盤研究(C),小区分60040:計算機システム関連,構造型情報処理アーキテクチャ,故障検査,テスト容易化設計,組込み自己テスト,フィールドテスト,ディペンダブルコンピューティング,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
23K11032,岡山大学,渡邊 誠也,高速動的再構成可能デバイス向けハードウェア設計システムの開発,一般的なFPGAに比べ高速に回路の切替が可能な光再構成型ゲートアレイを活用すると，命令の切替をハードウエアの再構成で行う単一命令のプロセッサ MISC(Mono-Instruction Set Computer)の実装が可能になり，プロセッサの性能を飛躍的に高めることができる.,基盤研究(C),小区分60040:計算機システム関連,高速動的再構成可能デバイス,ハードウェア記述言語,ハードウェア設計システム,光再構成型ゲートアレイ,再構成可能デバイス,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
23K11031,京都工芸繊維大学,高井 伸和,アナログ集積回路の設計レスシステムの構築 ～仕様を満たす新たな回路構造の合成～,集積回路の自動設計の実現は、専門的な知識を必要としない設計を可能とし、設計者の裾野が広がることで多彩なアイデアによる電子機器の実現を可能にする。近年の機械学習の発展によりアナログ集積回路の素子値自動設計は実用レベルに到達したが、新たな回路構造を合成するには至っていない。本研究の目的は、既存回路構造の特徴を機械学習を用いて学習し情報として蓄積することで、要求仕様を満たす回路構造を自動合成できるシステムを実現し、アナログ集積回路の設計レスシステムを拡張することである。A/D 変換回路用コンパレータやセンサーユニット用演算増幅回路を自動合成し、試作による実デバイスでも有効性を確認する。,基盤研究(C),小区分60040:計算機システム関連,自動合成,演算増幅器,ニューラルネットワーク,マルチラベル分類,アナログ集積回路設計,人工知能,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
23K11030,北陸先端科学技術大学院大学,田中 清史,エッジAIサーバ向けリアルタイムスケジューリング,データ発生源の近くで処理を行うことにより，通信遅延の回避によるリアルタイム性の向上，かつ閉じた環境でのプライバシー確保効果をもたらすエッジコンピューティングが注目されている．本研究では，今後深層学習タスクが増加することを考慮し，エッジAI向け深層学習タスクに対してリアルタイムシステム上でのタスク実行モデルを検討し，エッジサーバ上で精度とリアルタイム性のトレードオフを実現するスケジューリング方式を構築する．実行モデルの具現化と高効率化を実現するために，頻出処理のハードウェア化を行う．実証研究により提案スケジューリング方法の有効性と実現可能性を示し，かつエッジサーバのための計算資源量を見積る．,基盤研究(C),小区分60040:計算機システム関連,エッジ,リアルタイムスケジューリング,深層学習,アクセラレータ,リアルタイムシステム,エッジAIサーバ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
23K11029,東京農工大学,金子 敬一,メタトーラス：超並列計算機の新しい位相の提案と性能評価,近年の超並列計算機は多くのノードを持つ．トーラスでは，次元を上げることで，同じノード数ならば，ノード間の最大距離（直径）や平均距離を小さくすることができる．これは，通信における最大遅延や平均遅延を低減することに対応する．しかしながら，一般にn次元トーラスでは，各ノードの次数は2nとなる．ノードの次数は，配線密度やピン数といった物理制約によって制限される．そのため，現在の技術では6次元を超えるトーラスを実用化することは困難になっている．そこで，本研究課題では，高次元のトーラスにおいて次数に制約を与えて，接続するリンク数を極限まで減らした位相を提案し，実用的な観点から，その性質を調査する,基盤研究(C),小区分60040:計算機システム関連,トーラス,超並列計算機,直径,平均距離,最短経路選択,素な経路選択,耐故障経路選択,高信頼システム,ディペンダブルコンピューティング,メッシュ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
23K11028,筑波大学,三宮 秀次,ゼロオーバヘッドな超分散型サイバー防衛を実現するIoT処理基盤の設計と評価,本研究は，各IoT機器が，軽量な機構により，サイバー攻撃を自律的に検出して，その悪影響を局所化し，システム全体として稼働を維持できる超分散型サイバー防衛を実現するIoT処理基盤の構成法を確立する．具体的には，攻撃のための処理により，プロセッサの負荷が増減することに着目し，性能を犠牲にせずに，負荷を正確に観測可能とする．その上で，負荷を基準として，攻撃を示す異常を検知する処理基盤を試作し，その防衛能力を評価する．,基盤研究(C),小区分60040:計算機システム関連,データ駆動プロセッサ,自己同期型パイプライン,サイバー攻撃,異常検知,IoT,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
23K11027,岩手大学,平山 貴司,可逆論理回路合成におけるゲート数最小化の理論的限界に関する研究,量子コンピュータが将来の情報処理技術として期待されている。現在、実現の前段階として情報工学分野では、量子コンピュータの構成要素となる可逆論理回路の研究が盛んに行われている。,基盤研究(C),小区分60040:計算機システム関連,可逆論理回路,トフォリゲート,下界,最小化アルゴリズム,量子コンピュータ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
23K11026,北海道大学,筒井 弘,IoT向け超低消費電力センサノードのための適応制御技術,IoT向け無線センサノードの低消費電力化はバッテリー交換不要でノードを長時間運用するために重要である．本研究では，アプリケーション，無線通信，ボードにおけるデータ取得および一時保存，それらをレイヤ横断的に適応制御することにより消費エネルギー最適化を目指す．具体的には(1)LoRa通信のパラメタ適応制御技術，(2)バッテリーによる長時間環境モニタリングのための適応制御技術，の確立に取り組み，最終的にはこれらの融合を目指す．,基盤研究(C),小区分60040:計算機システム関連,IoT,LoRa,LPWA,GPS,LDPC,FEC,無線通信,環境センシング,センサノード,LPWAN,エネルギー最適化,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
24K14887,小山工業高等専門学校,飯島 洋祐,スマート工場を加速させる新概念の放熱主体エッジAI開発に向けた多値伝送技術,スマート工場の実現に向けて、工場等の過酷な産業現場で人工知能を実装したエッジデバイスを安定的かつ継続的に駆動させるためのシステム開発を目指している。具体的には、エッジデバイスの放熱問題のボトルネックを解消するために、デバイス自体を水中で冷却する方法に着目し、水中での冷却による放熱主体のエッジAIシステムの実現に向け、水中での可視光通信を用いた高速インターフェースへの要素技術開発を実施する。,基盤研究(C),小区分60040:計算機システム関連,高速ディジタル伝送,スマート工場,エッジデバイス,水中可視光通信,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
24K14886,福岡工業大学,山内 寛行,XAI時代に向けた説明可能な機械学習用畳込み演算コンピューティングインメモリ,機械学習用積和演算結果をMemory-Cell内でComputing（CIMC)する現存の構造では演算オペラントWは記憶できるが、個々の部分積は原理的に記憶できずブラックボックス化している。そのために、わずかなデータ改ざんで誤判別するメカニズムを解析できない懸念があり対策を可能にする手段が新たに必要である。ブラックボックス化されている部分積をCell内に記憶して、本研究では「すべての部分積の変動を追跡し悪意のある誤判別メカニズムを解析可能にする。一方で、本質を損なわず新たなXAI時代に求められる追跡機能を実現する。どこでもAIに向けての説明可能な機械学習（XAI）用積和演算器を目指す。,基盤研究(C),小区分60040:計算機システム関連,Computing in Memory,機械学習,XAI,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
24K14885,関西学院大学,石浦 菜岐佐,RTOS利用システムのフルハードウェア化の実用化に関する研究,リアルタイムOS (RTOS) のAPIを使って書かれたリアルタイムシステムのソースコードを機能等価なハードウェアに変換する手法の実用化を目標に、①現時点で実用には大きすぎる回路規模を削減するアーキテクチャや回路構成の開発、②共有メモリへのアクセスを効率化するアーキテクチャの開発、および③ソースコードからハードウェア設計記述を効率的に自動生成する手法に関して研究を行う。,基盤研究(C),小区分60040:計算機システム関連,リアルタイムシステム,リアルタイムOS,高位合成,ハードウェア設計自動化,ハードウェアソフトウェア協調設計,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
24K14884,大阪工業大学,吉村 勉,カップリングオシレータを用いたイジングマシンの高性能化に関する研究,現在、様々な用途で組み合わせ最適化問題を効率的に解く量子コンピューティングの技術が広く研究されている。本研究は、疑似量子コンピュータの一つであるイジングマシンに着目し、相互にカップリングしたオシレータを用いたイジングマシンの高性能化に向けて、課題となるコヒーレントなシステム構築とアニーリング手法に対する基礎的な知見を得ることを目指す。申請者らの過去の研究成果である発振器間の相互干渉に関する知見を適用し、オシレータ間の同期状態や結合強度の調整について新たな解析手法や回路手法を検討する。この研究は、現在広く行われている疑似量子コンピュータのハードウェア設計に、多大な貢献をすると期待される。,基盤研究(C),小区分60040:計算機システム関連,カップリングオシレータ,イジングマシン,量子コンピューティング,発振器の相互引き込み,相互干渉,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
24K14883,上智大学,林 等,ΔΣ変調ビット列を用いた次世代ANN構成技術基盤の確立,エッジAIでは、限られたリソースの下で高精度な推論を行う人工ニューラルネットワーク（ANN）が必要となる。本研究の目的は、ΔΣ変調に固有のノイズシェイピング特性を活用し、高効率・高精度推論が可能な次世代ANNを創出することにある。具体的には、以下の目標を掲げ、当該分野での先導性を確保する。,基盤研究(C),小区分60040:計算機システム関連,ΔΣ変調,ニューラルネットワーク,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
24K14882,広島市立大学,井上 智生,誤りの許容性に着目したフェール・オペレーショナル・システムの設計,本研究では，自動車の自動運転など高い安全性が要求される自動制御システムにおける，フェール・オペレーショナル性 (システムに故障 (fault) が生じても安全に動作を継続すること) を低コストで (過剰な冗長化・多重化を避けて) 実現するための設計法を考察する．,基盤研究(C),小区分60040:計算機システム関連,フェール・オペレーショナル,誤りの許容性,漸次縮退,エラー・トレラント,安全設計,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
24K14881,会津大学,新田 高庸,準実時間性を有する映像符号化ハードウェア・アーキテクチャ構成技術,従来の映像符号化ハードウェア構成法でのCBパイプライン・アプローチでは，各パイプライン・ステージの処理時間を一定に揃えなければならない. ところが，VVCでは本アプロ ーチは限界を迎えつつある. CBパイプライン方式は実用的な多くの入力映像に対してはより処理を簡易化しても同等の圧縮性能および画質を達成できることも知られている. そこで，CBパイプラインに代わる構成法として，準実時間性を有する映像符号化ハードウェア構成法を検討する. 準実時間性の一つの例として，動き補償において，CBごとに処理時間のばらつきを許容するアーキテクチャを検討する.,基盤研究(C),小区分60040:計算機システム関連,ハードウェア・アーキテクチャ,映像符号化,VVC,準実時間性,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
24K14880,会津大学,鈴木 大輔,稼働時間最小化機構に基づく超省エネルギー不揮発ロジックLSIへの挑戦,これまで半導体集積回路はトランジスタの極限的微細化により小型化、省エネルギー化を進めてきたが、その限界が間近となってきている。特にデータを保持中に消費される待機電力が深刻であり、その解決が急務である。不揮発ロジック回路技術は、データを不揮発メモリに保持することで非稼働時の電源供給を停止、それにより待機電力の問題を根本的に解決可能である。,基盤研究(C),小区分60040:計算機システム関連,不揮発,ＬＳＩ,ＩｏＴ,回路技術,協調設計,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
24K14879,熊本大学,瀬戸 謙修,高位合成を用いた融合型ニューラルネットワークアクセラレータの自動生成,高精度なニューラルネットワークアクセラレータのチップ面積、消費エネルギー、処理時間の削減が求められている。融合型ニューラルネットワークアクセラレータは、外部メモリアクセスを削減することで消費エネルギーや処理時間を大幅に削減できるが、既存技術は設計の柔軟性が乏しく、また、決められたアルゴリズムに基づいてアーキテクチャを限定して人手設計されており、最適設計の探索が困難な点が課題となっている。本研究では、コンパイラフレームワークであるLLVM MLIRをベースとし、PyTorchで記述されたモデルから高位合成を用いて融合型ニューラルネットワークアクセラレータを自動生成するツールを提案する。,基盤研究(C),小区分60040:計算機システム関連,ニューラルネットワーク,アクセラレータ,高位合成,自動生成,MLIR,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
24K14878,豊橋技術科学大学,市川 周一,ストカスティック演算回路の実装と専用命令化に関する研究,ストカスティック計算(SC)は，確率に基づいて計算を行う近似計算法の一種である．SCの応用範囲は，画像認識やディープラーニングなど，多岐にわたる．SCには，演算回路が単純化されるという利点があるが，確率演算であるため演算入力に相関があると誤差が大きくなる．ストカスティック数(SN)生成には乱数生成器(RNG)が用いられるが，SN間の相関を減らすためには高い実装コストが必要になる．また，二進演算と併用するためには，SNと二進表現の高効率な相互変換も必須である．このようにSC計算回路の構成には，通常の二進演算と異なる様々な配慮・工夫が必要となる．,基盤研究(C),小区分60040:計算機システム関連,近似計算,FPGA,乱数生成,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
24K14877,金沢大学,深山 正幸,自動運転向け周囲環境認識用実時間組込みAIシステムの高精度・低電力化,研究期間内に明らかにすることは、１）自動運転用周囲環境認識アルゴリズム、２）組込みAIシステムアーキテクチャ、３）実時間システムの消費電力と遅延である。令和6年度は１）に関し、Ａ) カメラ画像と距離画像のフュージョン、Ｂ）距離画像を入力する3次元物体検出、Ｃ）距離画像のストリーム処理、Ｄ）マルチモーダル・マルチタスクCNNの半教師あり学習、Ε）自動運転シミュレータとの接続を研究する。令和7年度は２）に関し、Ａ)アーキテクチャ探索、Ｂ）CNN推論エンジン開発、Ｃ）組込みAIボード実装を行う。令和8年度は３）に関し、Ａ）組込みAIボード実装、Ｂ）テスト環境構築、Ｃ）消費電力と遅延の測定を行う。,基盤研究(C),小区分60040:計算機システム関連,自動運転,周囲環境認識,組込みシステム,人工知能,畳込みニューラルネットワーク,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
24K14876,電気通信大学,吉永 努,通信量削減とQoS向上のための通信負荷に適応するD2D分散協調キャッシュの開発,コンテンツ配信ネットワーク（CDN）の通信量を削減すると共に，コンテンツ取得時間を低遅延化するための分散協調キャッシュ機構に関する研究を行う．インターネット通信量を削減するためには，通信量の多くを占めるCDNの通信効率を改善することが有効である．また，携帯端末のユーザ数が増加していることから，携帯端末群を分散協調キャッシュサーバとして活用するための，軽量且つ通信効率の良い分散協調キャッシュ制御方式を提案する．,基盤研究(C),小区分60040:計算機システム関連,ネットワークキャッシュ,分散協調キャッシュ,デバイス間通信,QoS向上,通信量削減,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
24K14875,東京工業大学,川村 一志,解とモデルの相互最適化に基づく自律型アニーリングマシンの開発,組合せ最適化ソルバとしてのアニーリングマシンを広く利活用される技術へと昇華させるため，組合せ最適化問題の表現に用いるイジングモデルをボルツマンマシンの学習過程を利用して最適化する方法を研究する．本提案技術を通して解とモデルの相互最適化を達成し，イジングモデルで直接表現することが難しい組合せ最適化問題を自律的に解決することを目指す．さらに，アニーリングマシンとボルツマンマシンを一体化したＦＰＧＡベースのハードウェアアクセラレータを実現し，相互最適化の高速化を図る．,基盤研究(C),小区分60040:計算機システム関連,組合せ最適化,イジングモデル,アニーリングマシン,生成ＡＩ,ボルツマンマシン,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
24K14874,東京農工大学,中條 拓伯,IoT環境でのAI応用に向けたベクトルレジスタ共有機構の実装と評価,ベクタ拡張プロセッサをFPGAボード上に実現し、DMAとの比較を行うために、提案手法を用いず、メモリに対するDMAを行う機構を実装して、その転送性能の比較を行う。また、評価を行うためのベンチマークプログラムの収集を進め、特に前処理、後処理を必要とする、例えば圧縮・解凍といった処理を伴うアプリケーションの調査を進める。,基盤研究(C),小区分60040:計算機システム関連,ハードウェア・アクセラレーション,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
24K14873,群馬大学,田中 勇樹,冗長性を持つ数表現を用いた算術演算回路の高速化に関する研究,デジタル回路上に実装される算術演算回路では，冗長性を持つ数表現を用いることで高速化が可能であることが知られているが，冗長性のために回路面積が増加したり数の扱いが複雑になったりする問題点がある．,基盤研究(C),小区分60040:計算機システム関連,Signed-Digit数表現,算術演算回路,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
24K14872,山形大学,多田 十兵衛,アプリケーションの動的特性に適応可能な高速キャッシュアルゴリズムの開発,本研究課題では、まず、研究代表者・分担者のこれまでの研究を推し進め、優先度情報の大域的な変化からアプリケーションの動的なメモリアクセス特性を検出する手法を確立する。次に、検出したメモリアクセス特性から実行中のアプリケーションに適した優先度の昇降方針を生成する手法を検討する。最後に、提案キャッシュアルゴリズムをプロセッサ上に実装し、実際にアプリケーションを動作させることで評価を行う。,基盤研究(C),小区分60040:計算機システム関連,キャッシュメモリ,キャッシュアルゴリズム,プロセッサ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
25K15050,国立研究開発法人産業技術総合研究所,BenAhmed Akram,,"This research aims to lay the foundation for an FPGA-based BCI targeted for speech-impaired patients. This research is very complicated and has never been done before. Therefore, we aim to provide a solid stepping stone and good reference for future research in this research direction.",基盤研究(C),小区分60040:計算機システム関連,Brain Computer Interface,FPGA,Artificial intelligence,Non-invasive,Speech impairment,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
25K15049,国立情報学研究所,平澤 将一,光近似ネットワークを用いた大規模集合通信の高速化,深層学習等のAI技術の進展、IoTアプリケーションの広がりから、計算システムで扱うデータ量はますます増大の一途をたどっている。,基盤研究(C),小区分60040:計算機システム関連,近似ネットワーク,光通信,集合通信,通信精度,自動チューニング,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
25K15048,岡山理科大学,近藤 真史,ネットワークオンチップに基づく次世代の電気的画像処理アクセラレータ,グラフィックボード(GPU)に代表される画像処理用ハードウェアアクセラレータの高性能化は，半導体技術の発展に伴う多コア化が大前提であり，その研究対象もコア-メモリ間のデータ転送や演算の効率化に傾倒している．本研究では，次世代の多コア接続技術であるNetwork on Chip(NoC)に基づいて，画素値を内包したパケットを規則的にルーティングすることにより，その伝搬過程を以って画像処理を実現する手法を考案するとともに，GPUに代わる次世代のアクセラレータとしての実装フレームワークの実現を目指す．,基盤研究(C),小区分60040:計算機システム関連,Network on Chip,画像処理,ビットシリアル,ルーティングアルゴリズム,FPGA,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
25K15047,中京大学,鬼頭 信貴,クロック信号分配を削減する新ゲートを導入した単一磁束量子回路の設計自動化の探求,半導体とは異なる新デバイスにより演算性能の向上を目指す動きが加速している。本研究は超高速かつ省エネルギな超伝導単一磁束量子(RSFQ)回路における新型の論理ゲート（クロックレスゲート）を活用した設計自動化手法の確立を目的とする。RSFQ回路において通常の論理ゲートは各々がクロック入力端子を持つ、このためクロック分配やパイプラインステージの段数合わせの素子挿入によりレイアウト面積が大きくなる。クロック信号入力が不要なクロックレスゲートを効果的に活用するRSFQ回路の設計方法ならびにテクノロジマッピングやレイアウト設計自動化などの設計自動化手法を探求する。,基盤研究(C),小区分60040:計算機システム関連,単一磁束量子回路,算術演算回路,設計自動化,クロック信号,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
25K15046,広島大学,西澤 真一,設計・製造協調最適化を実現するドメイン特化セルライブラリの自動合成,ニューラルネットワーク処理などの専用チップの処理速度と電力効率を向上させる，設計対象回路に最適化されたスタンダードセルライブラリの自動設計を実現する．これら専用チップは同一の演算器を大量搭載するため，演算器の処理速度と電力効率の向上はチップ全体の処理速度と電力効率向上につながる．演算器の性能ボトルネックとなる論理を抽出し，これらを論理最適化・レイアウト最適化し単一のスタンダードセルとして自動合成する．本手法を適用する事によって，製造者にセルライブラリの再設計を依頼する事無く，設計者が自前で設計対象回路に最適化したセルライブラリによる回路設計を可能とし，回路の処理速度と電力効率向上を実現する．,基盤研究(C),小区分60040:計算機システム関連,集積回路設計,設計製造協調最適化,セルライブラリ,ライブラリ合成,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
25K15045,明治大学,笹尾 勤,量子化ニューラルネットワーク用論理合成技術の開発,与えられた論理関数をFPGAで実現するために必要なLUT数を推測する方法を導出する。,基盤研究(C),小区分60040:計算機システム関連,"国際研究者交流, 米国",関数分解,FPGA,ニューラルネット,論理設計,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
25K15044,東京電機大学,小松 聡,MEMS-CMOS混載による環境発電動作可能な超低消費電力センサシステムSoC,本研究では、IoTにおけるセンサノードを環境発電下で動作可能として一つのシリコンチップ上に構成する「超低消費電力センサノードSoC (System-On-a-Chip)」を実現することを目的とする。本研究のゴールは、センサからの読出し回路や制御用のコントローラ回路などを環境発電下（μW～mW）で動作可能にする超低消費電力化技術の確立、ならびに、それらをCMOS VLSIチップ上に試作して測定・評価による実証実験の両者を行うことで提案手法の有効性を実証することである。,基盤研究(C),小区分60040:計算機システム関連,CMOS,MEMS,超低消費電力,センサシステム,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
25K15043,東京都立大学,三浦 幸也,集積回路の性能を長期間維持するために動作中に性能調整可能な回路構成法,高性能化の要求による集積回路（LSI）の微細化に伴い，集積回路の使用中（システムの運用中）の経年劣化に起因した性能低下が問題視されている．劣化の進行度合いは回路の使用状況ごとで異なることから，一般には経験則に基づくマージン設計で対応している．本研究では集積回路の経年劣化を対象に，集積回路の性能を長期間維持するため，動作中に集積回路の性能を調整可能なマージン設計に頼らない回路構成法を開発する．これは設計時に付加したトランジスタのサイズを回路動作中に動的に変更してゲート素子の駆動力を改善し，回路速度を調整することで実現する．,基盤研究(C),小区分60040:計算機システム関連,ディペンダブルコンピューティング,LSI設計,高信頼化設計,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
25K15042,愛媛大学,王 森レイ,チップレットシステムにおける経年劣化に対する信頼性と安全性強化技術について,生成AI技術を支えるAIチップの実現には、異なるプロセスで製造された専用機能チップを貫通シリコンビア（TSV）によって縦方向に接続するチップレット（Chiplet）技術が注目されている。TSVは、ダイや積層間の高速通信経路となるため、稼働時の温度変動、電気的負荷による劣化がシステム全体の性能と信頼性に影響を与える。本研究では、チップレットシステムのライフサイクルの高信頼化とセキュリティの両立を目指して、TSVのインシステム劣化検知、劣化予測、自己修復、およびテスト機構のセキュリティ強化方法を提案する。,基盤研究(C),小区分60040:計算機システム関連,Chiplet,TSV,Aging,Test,Security,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
25K15041,三重大学,高木 一義,超伝導単一磁束量子論理回路の動作タイミング最適化に関する研究,性能とエネルギー効率において革新的なディジタルシステムの素材候補として、超伝導デバイスを用いた単一磁束量子回路の研究が進められている。本研究課題では、高性能回路設計に必須となる、単一磁束量子論理回路の各ゲートの動作タイミングの設計と最適化の手法を開発する。単一磁束量子論理回路の各ゲートはクロック信号で駆動されるため、クロック信号の供給方式が動作タイミングを決定する。種々のクロック信号供給方式における回路の振る舞いと性能指標を明確化し、最適な動作タイミングを与える回路設計フローを新たに構築する。システム全体の大域的な動作タイミング設計を対象とし、設計環境の構築および設計した回路の性能評価を行う。,基盤研究(C),小区分60040:計算機システム関連,論理回路設計,超伝導単一磁束量子回路,タイミング解析,パルス論理,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
25K15040,東京大学,本城 剛毅,ディープニューラルネットワークを用いる高効率プリフェッチャの研究,プロセッサにおけるキャッシュ・メモリのプリフェッチは、プロセッサの性能を向上させるための技術であるが、これまで実際に実装されている機構は単純なメモリアクセスパターンを予測できるものに過ぎない。ディープ・ラーニングを用いたプリフェッチ機構を開発し、開発したプリフェッチ機構と既存のハードウェア・プリフェッチ機構とをディープ・ラーニングを用いてハイブリッド動作させるハイブリッド機構を開発する。,基盤研究(C),小区分60040:計算機システム関連,マイクロアーキテクチャ,ディープラーニング,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
25K15039,千葉大学,北神 正人,大きさの制限された誤りを制御する符号の研究,大容量化を目的として利用される多レベルセル（MLC）フラッシュメモリはでは1セルの故障が複数ビットの塊（バイト）の誤りとなる．MLCフラッシュメモリにおいて生じる誤りは現在の値の近傍への誤りが圧倒的であり，すべての誤りに対応した従来のバイト誤り訂正符号では効率が悪くなるという問題がある．そこで，本研究ではすべてのバイト誤りを訂正するのではなく大きさを制限した誤りのみを訂正する符号を開発することを目的とする．すなわち，誤りの種類を制限することによりより少ない検査長で符号を構成する．,基盤研究(C),小区分60040:計算機システム関連,誤り訂正符号,フラッシュメモリ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
25K15038,東北大学,Waidyasooriya Hasitha・Muthumala,大規模・高精度な流体計算向け高効率テンソルネットワークに基づくFPGA・GPU計算基盤,大規模流体シミュレーションの高速化と高性能化は，多くの分野の発展において重要な役割を果たしている．我々の身近にある家電製品，建物， 都市，エネルギー施設に加え，津波，洪水，地震といった自然災害に対するシミュレーションの必要性が高まっており，それらの高性能化が求められている．,基盤研究(C),小区分60040:計算機システム関連,再構成可能集積回路,量子コンピューティング,流体計算,高性能演算,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
