# ğŸ± Cat vs Dog ğŸ¶
_UEC2 final project_

**Cat vs Dog** to prosta gra dla dwÃ³ch graczy uruchamiana na ukÅ‚adzie **FPGA**.  
Gracze wcielajÄ… siÄ™ w Kota lub Psa i rzucajÄ… w siebie pociskami. Wygrywa ten, kto pierwszy wyeliminuje przeciwnika.

---

## ğŸ® Zasady gry

1. Gra przeznaczona jest dla **dwÃ³ch graczy**.
2. Gracz, ktÃ³ry pierwszy wciÅ›nie przycisk **Enter/Start** na klawiaturze podÅ‚Ä…czonej do FPGA, **rozpoczyna rozgrywkÄ™**.
3. Gracze naprzemiennie rzucajÄ… w siebie pociskami.
4. **Wygrywa ten, kto pierwszy trafi przeciwnika wystarczajÄ…cÄ… iloÅ›Ä‡ razy**.

---

## âš™ï¸ SprzÄ™t

- UkÅ‚ad FPGA Digilent Basys3.
- Klawiatura podÅ‚Ä…czona do FPGA.
- Monitor VGA.
- ZaÅ‚adowany bitstream (`.bit`) wygenerowany z projektu.

---

## â–¶ï¸ Uruchomienie
1. Wgraj plik `.bit` na obie pÅ‚ytki FPGA.
2. PodÅ‚Ä…cz klawiaturÄ™.
3. **PoÅ‚Ä…cz piny miÄ™dzy pÅ‚ytkami w nastÄ™pujÄ…cy sposÃ³b:**

   | PÅ‚ytka 1            | PÅ‚ytka 2            |
   |---------------------|---------------------|
   | JA1 (space_RX)  â†   | JA2 (space_TX)      |
   | JA2 (space_TX)  â†’   | JA1 (space_RX)      |
   | JA3 (enter_RX)  â†   | JA4 (enter_TX)      |
   | JA4 (enter_TX)  â†’   | JA3 (enter_RX)      |
   |     GND         â†â†’  | GND                 |

4. WciÅ›nij **Enter** na klawiaturze, aby rozpoczÄ…Ä‡ grÄ™.
5. Graj zgodnie z zasadami â€“ gracze przy uÅ¼yciu spacji rzucajÄ… w przeciwnika.

---

---



## Inicjalizacja Å›rodowiska
**Wszystkie komendy naleÅ¼y wywoÅ‚ywaÄ‡ z gÅ‚Ã³wnego folderu projektu** (w tym wypadku `UEC2_projekt_CvD`).

Aby rozpoczÄ…Ä‡ pracÄ™ z projektem, naleÅ¼y uruchomiÄ‡ terminal w folderze projektu i zainicjalizowaÄ‡ Å›rodowisko:

```bash
. env.sh
```

Po tym kroku, jednorazowo (przy pierwszym uruchomieniu projektu) warto zapisaÄ‡ zmiany w repozytorium jako pierwszy *commit*:

```bash
git commit -am "Initial commit"
```

KomendÄ™ `. env.sh` trzeba uruchomiÄ‡ za kaÅ¼dym razem, gdy rozpoczynamy pracÄ™ w nowej sesji terminala. NastÄ™pnie, pozostajÄ…c w gÅ‚Ã³wnym folderze, moÅ¼na wywoÅ‚ywaÄ‡ dostÄ™pne narzÄ™dzia:

* `run_simulation.sh`
* `generate_bitstream.sh`
* `program_fpga.sh`
* `clean.sh`

NarzÄ™dzia te zostaÅ‚y opisane poniÅ¼ej.

## Uruchamianie symulacji

Symulacje uruchamia siÄ™ skryptem `run_simulation.sh`.

### Przygotowanie testu

Aby skrypt poprawnie uruchomiÅ‚ symulacje, zawartoÅ›Ä‡ testu musi zostaÄ‡ przygotowana zgodnie z poniÅ¼szym opisem:

* w folderze `sim` naleÅ¼y utworzyÄ‡ folder, ktÃ³rego nazwa bÄ™dzie nazwÄ… testu
* w folderze testu naleÅ¼y umieÅ›ciÄ‡:
  * plik o tej samej nazwie, co nazwa testu, z rozszerzeniu `.prj`
  * plik o tej samej nazwie, co nazwa testu, z dopiskiem `_tb.sv`

PrzykÅ‚adowa struktura:

```text
â”œâ”€â”€ sim
â”‚Â Â  â”œâ”€â”€ and2
â”‚Â Â  â”‚Â Â  â”œâ”€â”€ and2.prj
â”‚Â Â  â”‚Â Â  â”œâ”€â”€ and2_tb.sv
â”‚Â Â  â”‚Â Â  â””â”€â”€ jakis_pomocniczy_modul_do_symulacji.v
```

W pliku `.prj` naleÅ¼y umieÅ›ciÄ‡ Å›cieÅ¼ki do plikÃ³w zawierajÄ…cych moduÅ‚y uÅ¼ywane w symulacji. ÅšcieÅ¼ki te muszÄ… zostaÄ‡ podane wzglÄ™dem lokalizacji pliku `.prj`. PrzykÅ‚adowa zawartoÅ›Ä‡ pliku `.prj` wyglÄ…da nastÄ™pujÄ…co:

```properties
sv      work  and2_tb.sv \
              ../../rtl/and2.sv
verilog work  jakis_pomocniczy_modul_do_symulacji.v
vhdl    work  ../../rtl/jakis_modul_w_vhdl.vhd
```

* pierwsze sÅ‚owo okreÅ›la jÄ™zyk, w ktorym napisano moduÅ‚
* drugie - bibliotekÄ™ (tutaj naleÅ¼y zostawiÄ‡ `work`)
* trzecie i kolejne - Å›cieÅ¼ki do plikÃ³w (w przypadku vhdl naleÅ¼y podawaÄ‡ po jednym pliku na liniÄ™).

JeÅ›li ktÃ³ryÅ› z moduÅ‚Ã³w importuje pakiet (_package_), to Å›cieÅ¼ka do pakietu powinna pojawiÄ‡ siÄ™ na liÅ›cie *przed* Å›cieÅ¼kami do moduÅ‚Ã³w.

JeÅ›li w symulowanych moduÅ‚ach znajdujÄ… siÄ™ bloki IP, to do pliku `.prj` naleÅ¼y dopisaÄ‡ poniÅ¼szÄ… linijkÄ™:

```properties
verilog work ../common/glbl.v
```

W pliku `<nazwa_testu>_tb.sv` naleÅ¼y napisaÄ‡ moduÅ‚ testowy. Nazwa moduÅ‚u musi byÄ‡ taka sama, jak nazwa testu. (W ogÃ³le naleÅ¼y przyjÄ…Ä‡ zasadÄ™, Å¼e nazwa pliku powinna byÄ‡ identyczna jak nazwa moduÅ‚u, ktÃ³ry w nim zdefiniowano.)

### DostÄ™pne opcje skryptu `run_simulation.sh`

* WyÅ›wietlenie listy dostÄ™pnych testÃ³w

  ```bash
  run_simulation.sh -l
  ```

* Uruchamianie symulacji w trybie tekstowym

  ```bash
  run_simulation.sh -t <nazwa_testu>
  ```

* Uruchamianie symulacji w trybie graficznym

  ```bash
  run_simulation.sh -gt <nazwa_testu>
  ```

* Uruchamianie wszystkich symulacji

  ```bash
  run_simulation.sh -a
  ```

  W tym trybie, po kolei uruchamiane sÄ… wszystkie symulacje dostÄ™pne w folderze `sim`, a w terminalu wyÅ›wietlana jest informacja o ich wyniku:

  * PASSED - jeÅ›li nie wykryto Å¼adnych bÅ‚Ä™dÃ³w,
  * FAILED - jeÅ›li podczas symulacji wykryto bÅ‚Ä™dy (w logu przynajmniej raz pojawiÅ‚o siÄ™ sÅ‚owo _error_).

  Aby test dziaÅ‚aÅ‚ poprawnie, naleÅ¼y w testbenchu stosowaÄ‡ **asercje**, ktÃ³re w przypadku niespeÅ‚nienia warunku zwrÃ³cÄ… `$error`.

## Generowanie bitstreamu

```bash
generate_bitstream.sh
```

Skrypt ten uruchamia generacjÄ™ bitstreamu, ktÃ³ry finalnie znajdzie siÄ™ w folderze `results`. NastÄ™pnie sprawdza logi z syntezy i implementacji pod kÄ…tem ewentualnych ostrzeÅ¼eÅ„ (_warning_, _critical warning_) i bÅ‚Ä™dÃ³w (_error_), a w razie ich wystÄ…pienie kopiuje ich treÅ›Ä‡ do pliku `results/warning_summary.log`.

## Wgrywanie bitstreamu do Basys3

```bash
program_fpga.sh
```

Aby skrypt poprawnie wgraÅ‚ bitstream do FPGA, w folderze `results` musi znajdowaÄ‡ siÄ™ **tylko jeden** plik z rozszerzeniem `.bit`.

## SprzÄ…tanie projektu

**UWAGA:** skrypt `clean.sh` kasuje wszystkie pliki i foldery, ktÃ³re sÄ… wymienione w `.gitignore`! Zanim go uÅ¼yjesz, przeanalizuj zawartoÅ›Ä‡ `.gitignore` i upewnij siÄ™, Å¼e nie ma na liÅ›cie Å¼adnych plikÃ³w lub folderÃ³w, ktÃ³re chcesz zignorowaÄ‡ w kontroli wersji, ale nie chcesz ich kasowaÄ‡. DopÃ³ki nie dodasz w folderze i podfolderach projektu (i do `.gitignore`) niestandardowych plikÃ³w (np. konfiguracji w pliku `*.code-workspace`, folderze `.vscode`, czy niestandardowej konfiguracji w folderze `.dvt`), skorzystanie z `clean.sh` nie powinno powodowaÄ‡ problemÃ³w.

```bash
clean.sh
```

Zadaniem tego skryptu jest usuniÄ™cie wszystkich plikÃ³w tymczasowych wygenerowanych wskutek dziaÅ‚ania narzÄ™dzi. Pliki te muszÄ… byÄ‡ wymienione w `.gitignore`, a w projekcie musi byÄ‡ zainicjalizowane repozytorium git (inicjalizacjÄ™ tÄ™ wykonuje `env.sh`).

Ponadto, skrypty do symulacji oraz generacji bitstreamu, przy kaÅ¼dym ich uruchomieniu (o ile w projekcie zainicjalizowane jest repozytorium git), kasujÄ… wyniki poprzednich operacji przed uruchomieniem nowych.

## Uruchamianie projektu w Vivado w trybie graficznym

Aby otworzyÄ‡ w Vivado w trybie graficznym zbudowany projekt (tzn. po zakoÅ„czeniu dziaÅ‚ania `generate_bitstream.sh`), naleÅ¼y przejÅ›Ä‡ do folderu `fpga/build` i wywoÅ‚aÄ‡ w nim komendÄ™:

```bash
vivado <nazwa_projektu>.xpr
```

## W razie niepowodzenia symulacji lub generacji bitstreamu

JeÅ›li symulacja lub generacji bitstreamu nie przebiega poprawnie, naleÅ¼y szukaÄ‡ przyczyny czytajÄ…c w terminalu log, ze szczegÃ³lnym uwzglÄ™dnieniem linijek zawierajÄ…cych *ERROR*. CzÄ™sto najcenniejszÄ… informacjÄ™ znajdziemy szukajÄ…c pierwszego wystÄ…pienia *ERROR*a.

JeÅ›li po uruchomienie narzÄ™dzia, w terminalu wyÅ›wietla siÄ™:

```bash
Vivado%
```

oznacza to, Å¼e skrypt poprawnie uruchomiÅ‚ Vivado w trybie tekstowym, ale prawdopodobnie wystÄ…piÅ‚ bÅ‚Ä…d w plikach ÅºrÃ³dÅ‚owych, lub w ogÃ³le ich nie znaleziono. Aby zamknÄ…Ä‡ Vivado wystarczy wpisaÄ‡ w terminalu

```tcl
exit
```

JeÅ›li uwaÅ¼ne przeglÄ…dniÄ™cie logÃ³w nie przyniosÅ‚o rozwiÄ…zania, moÅ¼na sprÃ³bowaÄ‡, zamiast zamykania Vivado, uruchomiÄ‡ tryb graficzny i przeglÄ…dnÄ…Ä‡ widzianÄ… przez program zawartoÅ›Ä‡ projektu. WÃ³wczas, widzÄ…c napis `Vivado%`, naleÅ¼y wpisaÄ‡ w terminalu:

```tcl
start_gui
```

JeÅ›li potrzebujemy przerwaÄ‡ uruchomiony proces, moÅ¼emy skorzystaÄ‡ z kombinacji <kbd>Ctrl</kbd>+<kbd>C</kbd>.

## Struktura projektu

PoniÅ¼ej przedstawiono hierarchiÄ™ plikÃ³w w projekcie. Aby wszystkie narzÄ™dzia dziaÅ‚aÅ‚y poprawnie, naleÅ¼y jej przestrzegaÄ‡.

```text
.
â”œâ”€â”€ env.sh                         - konfiguracja Å›rodowiska
â”œâ”€â”€ fpga                           - pliki zwiÄ…zane z FPGA
â”‚Â Â  â”œâ”€â”€ constraints                - * pliki xdc
â”‚   â”‚   â””â”€â”€ top_vga_basys3.xdc
â”‚Â Â  â”œâ”€â”€ rtl                        - * syntezowalne pliki zwiÄ…zane z FPGA
â”‚   â”‚   â””â”€â”€ top_vga_basys3.sv      - * * moduÅ‚ instancjonujÄ…cy nadrzÄ™dny moduÅ‚ projektu rtl/top* oraz bloki
â”‚   â”‚                                    specyficzne dla FPGA (np. bufory lub sentezator czÄ™stotliwoÅ›ci zegara)
â”‚Â Â  â””â”€â”€ scripts                    - * skrypty tcl (uruchamiane odpowiednimi narzÄ™dziami z tools)
â”‚       â”œâ”€â”€ generate_bitstream.tcl
â”‚       â”œâ”€â”€ program_fpga.tcl
â”‚       â””â”€â”€ project_details.tcl    - * * informacje o nazwie projektu, module top i plikach do syntezy
â”œâ”€â”€ README.md                      - ten plik
â”œâ”€â”€ results                        - pliki wynikowe generacji bitstreamu
â”‚   â”œâ”€â”€ top_vga_basys3.bit         - * bitstream
â”‚   â””â”€â”€ warning_summary.log        - * podsumowanie ostrzeÅ¼eÅ„ i bÅ‚Ä™dÃ³w
â”œâ”€â”€ rtl                            - syntezowalne pliki projektu (niezaleÅ¼ne od FPGA)
â”‚   â”œâ”€â”€ draw_bg.sv
â”‚   â”œâ”€â”€ top_vga.sv                 - * moduÅ‚ nadrzÄ™dny (top)
â”‚   â”œâ”€â”€ vga_pkg.sv                 - * pakiet zawierajÄ…cy staÅ‚e uÅ¼ywane w projekcie
â”‚   â””â”€â”€ vga_timing.sv
â”œâ”€â”€ sim                            - folder z testami
â”‚   â”œâ”€â”€ common                     - * pliki wspÃ³lne dla wielu testÃ³w
â”‚   â”‚   â””â”€â”€ glbl.v                 - * * plik potrzebny do symulacji z IP corami; tworzony przy wywoÅ‚aniu env.sh
â”‚   â”‚   â””â”€â”€ tiff_writer.sv
â”‚   â”œâ”€â”€ top_fpga                   - * folder pojedynczego testu
â”‚   â”‚   â”œâ”€â”€ top_fpga.prj           - * * lista plikÃ³w z moduÅ‚ami uÅ¼ywanymi w teÅ›cie
â”‚   â”‚   â””â”€â”€ top_fpga_tb.sv         - * * kod testbenchu
â”‚   â”œâ”€â”€ top_vga
â”‚   â”‚   â”œâ”€â”€ top_vga.prj
â”‚   â”‚   â””â”€â”€ top_vga_tb.sv
â”‚   â””â”€â”€ vga_timing
â”‚       â”œâ”€â”€ vga_timing.prj
â”‚       â””â”€â”€ vga_timing_tb.sv
â””â”€â”€ tools                          - narzÄ™dzia do pracy z projektem
    â”œâ”€â”€ clean.sh                   - * czyszczenie plikÃ³w tymczasowych
    â”œâ”€â”€ generate_bitstream.sh      - * generacja bitstreamu (uruchamia teÅ¼ warning_summary.sh)
    â”œâ”€â”€ program_fpga.sh            - * wgrywanie bitstreamu do FPGA
    â”œâ”€â”€ run_simulation.sh          - * uruchamianie symulacji
    â”œâ”€â”€ sim_cmd.tcl                - * komedy tcl uÅ¼ywane przez run_simulation.sh (nie naleÅ¼y wywoÅ‚ywaÄ‡ samodzielnie)
    â””â”€â”€ warning_summary.sh         - * filtrowanie ostrzeÅ¼eÅ„ i bÅ‚Ä™dÃ³w z generacji bitstreamu (wynik w results)
```

### Folder **fpga**

W tym folderze znajdujÄ… siÄ™ pliki powiÄ…zane stricte z FPGA. Plik `fpga/rtl/top_*_basys3.sv` zawiera instancjÄ™ funkcjonalnego topa projektu (`rtl/top*.sv`) oraz bloki IP specyficzne dla FPGA. Pozwala rÃ³wnieÅ¼ zrealizowaÄ‡ mapowanie funkcjonalnych portÃ³w projektu na fizyczne wyprowadzenia na PCB, np:

```sv
.rst(btnC),
.ready(led[0])
```

W pliku `fpga/scripts/project_details.tcl` naleÅ¼y podaÄ‡ nazwÄ™ projektu, nazwÄ™ gÅ‚Ã³wnego moduÅ‚u (top fpga) oraz Å›cieÅ¼ki do wszystkich plikÃ³w zawierajÄ…cych moduÅ‚y uÅ¼ywane do syntezy. ÅšcieÅ¼ki te naleÅ¼y podawaÄ‡ **wzglÄ™dem lokalizacji folderu `fpga`** (a nie wzglÄ™dem pliku _.tcl_).

### Folder **rtl**

Tutaj znajdujÄ… siÄ™ syntezowalne pliki projektu, nie powiÄ…zane bezpoÅ›rednio z FPGA. WÅ›rÃ³d nich znajduje siÄ™ moduÅ‚ nadrzÄ™dny (_top_), ktÃ³ry powinien mieÄ‡ budowÄ™ wyÅ‚Ä…cznie strukturalnÄ… (tzn. powinien zawieraÄ‡ instancje moduÅ‚Ã³w podrzÄ™dnych i Å‚Ä…czyÄ‡ je ze sobÄ… _wire_-ami, a nie powinien zawieraÄ‡ Å¼adnych blokÃ³w _always_). W miarÄ™ przybywania plikÃ³w w folderze `rtl`, warto rozwaÅ¼yÄ‡ utworzenie podfolderÃ³w w celu grupowania powiÄ…zanych ze sobÄ… tematycznie plikÃ³w.

## Weryfikacja poprawnoÅ›ci napisanego kodu

Do sprawdzenia poprawnoÅ›ci napisanego kodu w jÄ™zyku SystemVerilog na serwerze studenckim i stacjach roboczych w laboratorium P014 naleÅ¼y skorzystaÄ‡ ze skonfigorwanego w tym celu narzÄ™dzia _Cadence HDL analysis and lint tool (HAL)_.

Aby sprawdziÄ‡ kod pod kÄ…tem syntezy naleÅ¼y wywoÅ‚aÄ‡ polecenie:

```bash
hal_mtm_rtl.sh <Å›cieÅ¼ki do sprawdzanego pliku i plikÃ³w zaleÅ¼nych>
```

Aby sprawdziÄ‡ kod pod kÄ…tem symulacji naleÅ¼y wywoÅ‚aÄ‡ polecenie:

```bash
hal_mtm_tb.sh <Å›cieÅ¼ki do sprawdzanego pliku i plikÃ³w zaleÅ¼nych>
```

Podobnie jak w pliku `.prj`, pliki pakietÃ³w naleÅ¼y podawaÄ‡ jako pierwsze.

Wynik analizy prezentowany jest w terminalu, a peÅ‚ny log dostÄ™pny jest w pliku `xrun.log`.