TimeQuest Timing Analyzer report for game_display
Sat Aug 17 11:11:06 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Hold: 'CLOCK_50'
 14. Slow Model Minimum Pulse Width: 'CLOCK_50'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'CLOCK_50'
 27. Fast Model Hold: 'CLOCK_50'
 28. Fast Model Minimum Pulse Width: 'CLOCK_50'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Propagation Delay
 34. Minimum Propagation Delay
 35. Multicorner Timing Analysis Summary
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Progagation Delay
 41. Minimum Progagation Delay
 42. Setup Transfers
 43. Hold Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; game_display                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------+
; SDC File List                                        ;
+------------------+--------+--------------------------+
; SDC File Path    ; Status ; Read at                  ;
+------------------+--------+--------------------------+
; game_display.sdc ; OK     ; Sat Aug 17 11:11:06 2019 ;
+------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 161.08 MHz ; 161.08 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -5.208 ; -4157.059     ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.445 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.631 ; -1135.647          ;
+----------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                      ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -5.208 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 6.223      ;
; -5.208 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 6.223      ;
; -5.208 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 6.223      ;
; -5.208 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 6.223      ;
; -5.208 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 6.223      ;
; -5.208 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 6.223      ;
; -5.208 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 6.223      ;
; -5.208 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 6.223      ;
; -5.208 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 6.223      ;
; -5.204 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.018     ; 6.224      ;
; -5.204 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.018     ; 6.224      ;
; -5.204 ; uarttestTLE:uart|smallMem[32] ; player_y[9][12][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.018     ; 6.224      ;
; -5.204 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.018     ; 6.224      ;
; -5.204 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.018     ; 6.224      ;
; -5.194 ; uarttestTLE:uart|smallMem[32] ; player_y[8][12][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 6.235      ;
; -5.194 ; uarttestTLE:uart|smallMem[32] ; player_y[8][12][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 6.235      ;
; -5.194 ; uarttestTLE:uart|smallMem[32] ; player_y[8][10][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 6.235      ;
; -5.188 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.207      ;
; -5.188 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.207      ;
; -5.188 ; uarttestTLE:uart|smallMem[32] ; player_y[9][12][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.207      ;
; -5.188 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.207      ;
; -5.188 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.207      ;
; -5.188 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.207      ;
; -5.188 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.207      ;
; -5.188 ; uarttestTLE:uart|smallMem[32] ; player_y[9][4][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.207      ;
; -5.180 ; uarttestTLE:uart|smallMem[32] ; player_y[8][0][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.224      ;
; -5.180 ; uarttestTLE:uart|smallMem[32] ; player_y[8][0][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.224      ;
; -5.179 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.207      ;
; -5.179 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.207      ;
; -5.179 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.207      ;
; -5.179 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.207      ;
; -5.179 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.207      ;
; -5.174 ; uarttestTLE:uart|smallMem[32] ; player_x[8][0][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.202      ;
; -5.173 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.199      ;
; -5.173 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 6.199      ;
; -5.172 ; uarttestTLE:uart|smallMem[32] ; player_y[9][4][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 6.211      ;
; -5.172 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 6.211      ;
; -5.172 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 6.211      ;
; -5.172 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 6.211      ;
; -5.168 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 6.195      ;
; -5.168 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 6.195      ;
; -5.168 ; uarttestTLE:uart|smallMem[32] ; player_y[9][12][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 6.213      ;
; -5.168 ; uarttestTLE:uart|smallMem[32] ; player_y[9][12][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 6.213      ;
; -5.150 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 6.183      ;
; -5.150 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 6.183      ;
; -5.150 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 6.183      ;
; -5.150 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 6.183      ;
; -5.150 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 6.183      ;
; -5.150 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 6.183      ;
; -5.150 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 6.183      ;
; -5.150 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 6.183      ;
; -5.150 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 6.183      ;
; -5.131 ; uarttestTLE:uart|smallMem[33] ; player_x[9][13][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 6.146      ;
; -5.131 ; uarttestTLE:uart|smallMem[33] ; player_x[9][11][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 6.146      ;
; -5.131 ; uarttestTLE:uart|smallMem[33] ; player_x[9][11][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 6.146      ;
; -5.131 ; uarttestTLE:uart|smallMem[33] ; player_x[9][11][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 6.146      ;
; -5.131 ; uarttestTLE:uart|smallMem[33] ; player_x[9][0][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 6.146      ;
; -5.131 ; uarttestTLE:uart|smallMem[33] ; player_x[9][0][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 6.146      ;
; -5.131 ; uarttestTLE:uart|smallMem[33] ; player_x[9][0][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 6.146      ;
; -5.131 ; uarttestTLE:uart|smallMem[33] ; player_x[9][10][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 6.146      ;
; -5.131 ; uarttestTLE:uart|smallMem[33] ; player_x[9][10][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 6.146      ;
; -5.127 ; uarttestTLE:uart|smallMem[33] ; player_x[9][10][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.018     ; 6.147      ;
; -5.127 ; uarttestTLE:uart|smallMem[33] ; player_x[9][10][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.018     ; 6.147      ;
; -5.127 ; uarttestTLE:uart|smallMem[33] ; player_y[9][12][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.018     ; 6.147      ;
; -5.127 ; uarttestTLE:uart|smallMem[33] ; player_y[9][0][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.018     ; 6.147      ;
; -5.127 ; uarttestTLE:uart|smallMem[33] ; player_y[9][0][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.018     ; 6.147      ;
; -5.120 ; uarttestTLE:uart|smallMem[32] ; player_x[8][11][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.152      ;
; -5.120 ; uarttestTLE:uart|smallMem[32] ; player_x[8][11][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.152      ;
; -5.120 ; uarttestTLE:uart|smallMem[32] ; player_x[8][11][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.152      ;
; -5.120 ; uarttestTLE:uart|smallMem[32] ; player_x[8][11][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.152      ;
; -5.120 ; uarttestTLE:uart|smallMem[32] ; player_x[8][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.152      ;
; -5.120 ; uarttestTLE:uart|smallMem[32] ; player_x[8][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.152      ;
; -5.120 ; uarttestTLE:uart|smallMem[32] ; player_x[8][11][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.152      ;
; -5.120 ; uarttestTLE:uart|smallMem[32] ; player_x[8][11][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.152      ;
; -5.117 ; uarttestTLE:uart|smallMem[33] ; player_y[8][12][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 6.158      ;
; -5.117 ; uarttestTLE:uart|smallMem[33] ; player_y[8][12][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 6.158      ;
; -5.117 ; uarttestTLE:uart|smallMem[33] ; player_y[8][10][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 6.158      ;
; -5.115 ; uarttestTLE:uart|smallMem[32] ; player_x[2][0][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 6.133      ;
; -5.115 ; uarttestTLE:uart|smallMem[32] ; player_x[2][10][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 6.133      ;
; -5.115 ; uarttestTLE:uart|smallMem[32] ; player_x[2][10][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 6.133      ;
; -5.115 ; uarttestTLE:uart|smallMem[32] ; player_y[2][12][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 6.133      ;
; -5.115 ; uarttestTLE:uart|smallMem[32] ; player_y[2][12][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 6.133      ;
; -5.115 ; uarttestTLE:uart|smallMem[32] ; player_y[2][12][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 6.133      ;
; -5.115 ; uarttestTLE:uart|smallMem[32] ; player_y[2][10][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 6.133      ;
; -5.111 ; uarttestTLE:uart|smallMem[33] ; player_x[9][0][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.130      ;
; -5.111 ; uarttestTLE:uart|smallMem[33] ; player_x[9][0][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.130      ;
; -5.111 ; uarttestTLE:uart|smallMem[33] ; player_y[9][12][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.130      ;
; -5.111 ; uarttestTLE:uart|smallMem[33] ; player_y[9][10][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.130      ;
; -5.111 ; uarttestTLE:uart|smallMem[33] ; player_y[9][10][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.130      ;
; -5.111 ; uarttestTLE:uart|smallMem[33] ; player_y[9][10][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.130      ;
; -5.111 ; uarttestTLE:uart|smallMem[33] ; player_y[9][10][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.130      ;
; -5.111 ; uarttestTLE:uart|smallMem[33] ; player_y[9][4][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.130      ;
; -5.110 ; uarttestTLE:uart|smallMem[32] ; player_x[0][13][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 6.151      ;
; -5.110 ; uarttestTLE:uart|smallMem[32] ; player_x[0][0][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 6.151      ;
; -5.110 ; uarttestTLE:uart|smallMem[32] ; player_x[0][10][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 6.151      ;
; -5.110 ; uarttestTLE:uart|smallMem[32] ; player_x[0][11][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 6.151      ;
; -5.110 ; uarttestTLE:uart|smallMem[32] ; player_x[0][11][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 6.151      ;
; -5.110 ; uarttestTLE:uart|smallMem[32] ; player_x[0][11][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 6.151      ;
; -5.110 ; uarttestTLE:uart|smallMem[32] ; player_x[0][0][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 6.151      ;
; -5.110 ; uarttestTLE:uart|smallMem[32] ; player_x[0][0][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 6.151      ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                   ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[1]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[1]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[2]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[2]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[0]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[0]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[1]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|rxbytescounter[2]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|rxbytescounter[3]                             ; uarttestTLE:uart|rxbytescounter[3]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|rxbytescounter[0]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; hor_sync                                                       ; hor_sync                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ver_sync                                                       ; ver_sync                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.615 ; uarttestTLE:uart|uarttest:uart1|Rx_Data_Reg                    ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.901      ;
; 0.622 ; uarttestTLE:uart|smallMem[25]                                  ; player_x[5][13][9]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.908      ;
; 0.627 ; uarttestTLE:uart|rxbytescounter[3]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.913      ;
; 0.628 ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                     ; uarttestTLE:uart|smallMem[6]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.914      ;
; 0.629 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.631 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.FINISHEDRX_STATE ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.917      ;
; 0.632 ; uarttestTLE:uart|rxbytescounter[3]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.918      ;
; 0.634 ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                     ; uarttestTLE:uart|smallMem[4]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.920      ;
; 0.637 ; uarttestTLE:uart|rxbytescounter[0]                             ; uarttestTLE:uart|rxbytescounter[1]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.923      ;
; 0.638 ; uarttestTLE:uart|smallMem[8]                                   ; player_y[3][10][8]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.924      ;
; 0.697 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.983      ;
; 0.698 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.984      ;
; 0.698 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.984      ;
; 0.699 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.985      ;
; 0.760 ; uarttestTLE:uart|smallMem[26]                                  ; uarttestTLE:uart|smallMem[34]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.046      ;
; 0.763 ; uarttestTLE:uart|smallMem[10]                                  ; uarttestTLE:uart|smallMem[18]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.049      ;
; 0.766 ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                     ; uarttestTLE:uart|smallMem[7]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.052      ;
; 0.767 ; uarttestTLE:uart|smallMem[13]                                  ; uarttestTLE:uart|smallMem[21]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.053      ;
; 0.768 ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                     ; uarttestTLE:uart|smallMem[3]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.768 ; uarttestTLE:uart|smallMem[11]                                  ; uarttestTLE:uart|smallMem[19]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.778 ; uarttestTLE:uart|smallMem[0]                                   ; uarttestTLE:uart|smallMem[8]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.779 ; uarttestTLE:uart|smallMem[21]                                  ; uarttestTLE:uart|smallMem[29]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.065      ;
; 0.780 ; uarttestTLE:uart|smallMem[6]                                   ; uarttestTLE:uart|smallMem[14]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.066      ;
; 0.868 ; uarttestTLE:uart|smallMem[0]                                   ; player_y[7][0][0]                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.155      ;
; 0.879 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STOPBITS_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.FINISHEDRX_STATE ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.166      ;
; 0.975 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[1]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[9]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[9]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; ver_reg[0]                                                     ; ver_reg[0]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[4]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[7]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[7]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[11]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[11]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[13]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[13]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[14]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.980 ; uarttestTLE:uart|rxbytescounter[2]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.985 ; ver_reg[2]                                                     ; ver_reg[2]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.271      ;
; 0.987 ; uarttestTLE:uart|smallMem[16]                                  ; uarttestTLE:uart|smallMem[24]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.273      ;
; 0.989 ; hor_reg[0]                                                     ; hor_reg[0]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.275      ;
; 0.992 ; hor_reg[8]                                                     ; hor_reg[8]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.278      ;
; 0.993 ; uarttestTLE:uart|rxbytescounter[0]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.279      ;
; 0.994 ; hor_reg[3]                                                     ; hor_reg[3]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.280      ;
; 0.995 ; hor_reg[6]                                                     ; hor_reg[6]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.281      ;
; 0.995 ; uarttestTLE:uart|smallMem[15]                                  ; uarttestTLE:uart|smallMem[23]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.281      ;
; 1.000 ; hor_reg[1]                                                     ; hor_reg[1]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.286      ;
; 1.015 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[8]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[8]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[3]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[5]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[6]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[6]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[10]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[12]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.017 ; uarttestTLE:uart|smallMem[17]                                  ; uarttestTLE:uart|smallMem[25]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.303      ;
; 1.020 ; hor_reg[7]                                                     ; hor_reg[7]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.306      ;
; 1.020 ; hor_reg[9]                                                     ; hor_reg[9]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.306      ;
; 1.020 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.306      ;
; 1.021 ; ver_reg[5]                                                     ; ver_reg[5]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.307      ;
; 1.030 ; uarttestTLE:uart|smallMem[20]                                  ; uarttestTLE:uart|smallMem[28]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.316      ;
; 1.030 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.316      ;
; 1.036 ; uarttestTLE:uart|smallMem[9]                                   ; player_y[3][10][9]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.322      ;
; 1.037 ; hor_reg[5]                                                     ; hor_reg[5]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.323      ;
; 1.045 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STOPBITS_STATE   ; uarttestTLE:uart|uarttest:uart1|rxfinished                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.331      ;
; 1.046 ; hor_reg[2]                                                     ; hor_reg[2]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.332      ;
; 1.047 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STOPBITS_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.333      ;
; 1.054 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.340      ;
; 1.106 ; uarttestTLE:uart|rxbytescounter[2]                             ; uarttestTLE:uart|rxbytescounter[3]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.392      ;
; 1.139 ; ver_reg[9]                                                     ; ver_reg[9]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.425      ;
; 1.182 ; uarttestTLE:uart|smallMem[7]                                   ; player_y[6][10][7]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.470      ;
; 1.190 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STARTBIT_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.475      ;
; 1.223 ; uarttestTLE:uart|smallMem[24]                                  ; player_x[5][10][8]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.012      ; 1.521      ;
; 1.238 ; ver_reg[6]                                                     ; ver_reg[6]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.524      ;
; 1.238 ; uarttestTLE:uart|smallMem[9]                                   ; player_y[7][0][9]                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.523      ;
; 1.245 ; uarttestTLE:uart|smallMem[9]                                   ; player_y[3][12][9]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.531      ;
; 1.274 ; uarttestTLE:uart|smallMem[27]                                  ; uarttestTLE:uart|smallMem[35]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.560      ;
; 1.276 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STARTBIT_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.561      ;
; 1.282 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STARTBIT_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.568      ;
; 1.294 ; uarttestTLE:uart|smallMem[5]                                   ; player_y[9][10][5]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 1.573      ;
; 1.296 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|rxfinished                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.582      ;
; 1.299 ; uarttestTLE:uart|smallMem[5]                                   ; player_y[1][10][5]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 1.578      ;
; 1.305 ; uarttestTLE:uart|smallMem[4]                                   ; player_y[3][10][4]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 1.588      ;
; 1.306 ; uarttestTLE:uart|smallMem[4]                                   ; player_y[1][10][4]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 1.589      ;
; 1.310 ; uarttestTLE:uart|smallMem[1]                                   ; uarttestTLE:uart|smallMem[9]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.596      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][9] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][9] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][9] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][9] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][9] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][9] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][6] ;
+--------+--------------+----------------+------------------+----------+------------+---------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; CLOCK_50   ; 2.324 ; 2.324 ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; 4.401 ; 4.401 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst_n     ; CLOCK_50   ; -0.275 ; -0.275 ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; -4.153 ; -4.153 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 8.659  ; 8.659  ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 7.846  ; 7.846  ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 8.555  ; 8.555  ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 8.388  ; 8.388  ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 8.659  ; 8.659  ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 8.658  ; 8.658  ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 8.413  ; 8.413  ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 8.351  ; 8.351  ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 8.422  ; 8.422  ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 11.892 ; 11.892 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 12.258 ; 12.258 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 7.586  ; 7.586  ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 12.453 ; 12.453 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 7.512  ; 7.512  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 7.846 ; 7.846 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 7.846 ; 7.846 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 8.555 ; 8.555 ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 8.388 ; 8.388 ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 8.659 ; 8.659 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 8.658 ; 8.658 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 8.413 ; 8.413 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 8.351 ; 8.351 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 8.422 ; 8.422 ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 8.502 ; 8.502 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 9.111 ; 9.111 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 7.586 ; 7.586 ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 9.101 ; 9.101 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 7.512 ; 7.512 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 9.899 ;    ;    ; 9.899 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 9.899 ;    ;    ; 9.899 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -1.437 ; -1094.750     ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -929.380           ;
+----------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                      ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.437 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 2.448      ;
; -1.437 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 2.448      ;
; -1.437 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 2.448      ;
; -1.437 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 2.448      ;
; -1.437 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 2.448      ;
; -1.437 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 2.448      ;
; -1.437 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 2.448      ;
; -1.437 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 2.448      ;
; -1.437 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 2.448      ;
; -1.428 ; uarttestTLE:uart|smallMem[32] ; player_x[6][10][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 2.446      ;
; -1.428 ; uarttestTLE:uart|smallMem[32] ; player_x[2][0][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.443      ;
; -1.428 ; uarttestTLE:uart|smallMem[32] ; player_x[2][10][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.443      ;
; -1.428 ; uarttestTLE:uart|smallMem[32] ; player_x[2][10][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.443      ;
; -1.428 ; uarttestTLE:uart|smallMem[32] ; player_y[2][12][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.443      ;
; -1.428 ; uarttestTLE:uart|smallMem[32] ; player_y[2][12][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.443      ;
; -1.428 ; uarttestTLE:uart|smallMem[32] ; player_y[2][12][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.443      ;
; -1.428 ; uarttestTLE:uart|smallMem[32] ; player_y[2][10][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 2.443      ;
; -1.426 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.015     ; 2.443      ;
; -1.426 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.015     ; 2.443      ;
; -1.426 ; uarttestTLE:uart|smallMem[32] ; player_y[9][12][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.015     ; 2.443      ;
; -1.426 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.015     ; 2.443      ;
; -1.426 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.015     ; 2.443      ;
; -1.424 ; uarttestTLE:uart|smallMem[32] ; player_y[6][4][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.457      ;
; -1.424 ; uarttestTLE:uart|smallMem[32] ; player_y[6][4][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.457      ;
; -1.419 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 2.435      ;
; -1.419 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 2.435      ;
; -1.419 ; uarttestTLE:uart|smallMem[32] ; player_y[9][12][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 2.435      ;
; -1.419 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 2.435      ;
; -1.419 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 2.435      ;
; -1.419 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 2.435      ;
; -1.419 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 2.435      ;
; -1.419 ; uarttestTLE:uart|smallMem[32] ; player_y[9][4][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 2.435      ;
; -1.419 ; uarttestTLE:uart|smallMem[32] ; player_y[8][12][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.452      ;
; -1.419 ; uarttestTLE:uart|smallMem[32] ; player_y[8][12][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.452      ;
; -1.419 ; uarttestTLE:uart|smallMem[32] ; player_y[8][10][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.452      ;
; -1.418 ; uarttestTLE:uart|smallMem[32] ; player_y[2][0][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.455      ;
; -1.418 ; uarttestTLE:uart|smallMem[32] ; player_y[2][0][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.455      ;
; -1.418 ; uarttestTLE:uart|smallMem[32] ; player_y[2][0][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.455      ;
; -1.418 ; uarttestTLE:uart|smallMem[32] ; player_y[2][0][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.455      ;
; -1.418 ; uarttestTLE:uart|smallMem[32] ; player_y[2][0][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.455      ;
; -1.418 ; uarttestTLE:uart|smallMem[32] ; player_y[2][10][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.455      ;
; -1.418 ; uarttestTLE:uart|smallMem[32] ; player_y[2][10][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.455      ;
; -1.416 ; uarttestTLE:uart|smallMem[32] ; player_x[0][13][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.450      ;
; -1.416 ; uarttestTLE:uart|smallMem[32] ; player_x[0][0][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.450      ;
; -1.416 ; uarttestTLE:uart|smallMem[32] ; player_x[0][10][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.450      ;
; -1.416 ; uarttestTLE:uart|smallMem[32] ; player_x[0][11][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.450      ;
; -1.416 ; uarttestTLE:uart|smallMem[32] ; player_x[0][11][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.450      ;
; -1.416 ; uarttestTLE:uart|smallMem[32] ; player_x[0][11][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.450      ;
; -1.416 ; uarttestTLE:uart|smallMem[32] ; player_x[0][0][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.450      ;
; -1.416 ; uarttestTLE:uart|smallMem[32] ; player_x[0][0][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.450      ;
; -1.416 ; uarttestTLE:uart|smallMem[32] ; player_x[0][0][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.450      ;
; -1.413 ; uarttestTLE:uart|smallMem[32] ; player_y[0][0][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.448      ;
; -1.413 ; uarttestTLE:uart|smallMem[32] ; player_y[0][0][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.448      ;
; -1.413 ; uarttestTLE:uart|smallMem[32] ; player_x[0][0][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.448      ;
; -1.413 ; uarttestTLE:uart|smallMem[32] ; player_x[0][0][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.448      ;
; -1.413 ; uarttestTLE:uart|smallMem[32] ; player_y[0][0][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.448      ;
; -1.413 ; uarttestTLE:uart|smallMem[32] ; player_y[0][0][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.448      ;
; -1.413 ; uarttestTLE:uart|smallMem[32] ; player_x[2][13][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 2.429      ;
; -1.413 ; uarttestTLE:uart|smallMem[32] ; player_x[2][13][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 2.429      ;
; -1.413 ; uarttestTLE:uart|smallMem[32] ; player_x[2][13][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 2.429      ;
; -1.413 ; uarttestTLE:uart|smallMem[32] ; player_x[2][0][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 2.429      ;
; -1.413 ; uarttestTLE:uart|smallMem[32] ; player_x[2][0][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 2.429      ;
; -1.413 ; uarttestTLE:uart|smallMem[32] ; player_x[2][0][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 2.429      ;
; -1.413 ; uarttestTLE:uart|smallMem[32] ; player_x[2][10][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 2.429      ;
; -1.413 ; uarttestTLE:uart|smallMem[32] ; player_x[2][10][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 2.429      ;
; -1.413 ; uarttestTLE:uart|smallMem[32] ; player_x[2][10][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 2.429      ;
; -1.413 ; uarttestTLE:uart|smallMem[32] ; player_x[2][10][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 2.429      ;
; -1.413 ; uarttestTLE:uart|smallMem[32] ; player_y[2][12][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 2.429      ;
; -1.413 ; uarttestTLE:uart|smallMem[32] ; player_y[2][12][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 2.429      ;
; -1.413 ; uarttestTLE:uart|smallMem[32] ; player_y[2][12][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 2.429      ;
; -1.412 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.434      ;
; -1.412 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.434      ;
; -1.412 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.434      ;
; -1.412 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.434      ;
; -1.412 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.434      ;
; -1.412 ; uarttestTLE:uart|smallMem[32] ; player_x[2][13][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.434      ;
; -1.412 ; uarttestTLE:uart|smallMem[32] ; player_x[2][13][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.434      ;
; -1.409 ; uarttestTLE:uart|smallMem[32] ; player_x[9][0][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.431      ;
; -1.409 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.431      ;
; -1.409 ; uarttestTLE:uart|smallMem[32] ; player_y[2][4][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.445      ;
; -1.409 ; uarttestTLE:uart|smallMem[32] ; player_y[2][10][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.445      ;
; -1.406 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.427      ;
; -1.406 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.011     ; 2.427      ;
; -1.405 ; uarttestTLE:uart|smallMem[32] ; player_y[8][0][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.442      ;
; -1.405 ; uarttestTLE:uart|smallMem[32] ; player_y[8][0][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.442      ;
; -1.404 ; uarttestTLE:uart|smallMem[33] ; player_x[9][13][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 2.415      ;
; -1.404 ; uarttestTLE:uart|smallMem[33] ; player_x[9][11][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 2.415      ;
; -1.404 ; uarttestTLE:uart|smallMem[33] ; player_x[9][11][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 2.415      ;
; -1.404 ; uarttestTLE:uart|smallMem[33] ; player_x[9][11][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 2.415      ;
; -1.404 ; uarttestTLE:uart|smallMem[33] ; player_x[9][0][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 2.415      ;
; -1.404 ; uarttestTLE:uart|smallMem[33] ; player_x[9][0][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 2.415      ;
; -1.404 ; uarttestTLE:uart|smallMem[33] ; player_x[9][0][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 2.415      ;
; -1.404 ; uarttestTLE:uart|smallMem[33] ; player_x[9][10][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 2.415      ;
; -1.404 ; uarttestTLE:uart|smallMem[33] ; player_x[9][10][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 2.415      ;
; -1.403 ; uarttestTLE:uart|smallMem[32] ; player_y[9][4][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.434      ;
; -1.403 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.434      ;
; -1.403 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.434      ;
; -1.403 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.434      ;
; -1.403 ; uarttestTLE:uart|smallMem[32] ; player_x[8][0][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 2.426      ;
; -1.402 ; uarttestTLE:uart|smallMem[32] ; player_y[6][0][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 2.431      ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                   ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[1]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[1]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[2]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[2]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[0]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[0]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[1]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|rxbytescounter[2]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|rxbytescounter[3]                             ; uarttestTLE:uart|rxbytescounter[3]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|rxbytescounter[0]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hor_sync                                                       ; hor_sync                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ver_sync                                                       ; ver_sync                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; uarttestTLE:uart|uarttest:uart1|Rx_Data_Reg                    ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; uarttestTLE:uart|smallMem[25]                                  ; player_x[5][13][9]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.243 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                     ; uarttestTLE:uart|smallMem[6]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; uarttestTLE:uart|rxbytescounter[3]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.248 ; uarttestTLE:uart|rxbytescounter[0]                             ; uarttestTLE:uart|rxbytescounter[1]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; uarttestTLE:uart|rxbytescounter[3]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.FINISHEDRX_STATE ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                     ; uarttestTLE:uart|smallMem[4]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.402      ;
; 0.269 ; uarttestTLE:uart|smallMem[8]                                   ; player_y[3][10][8]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.421      ;
; 0.279 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.431      ;
; 0.280 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.432      ;
; 0.280 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.432      ;
; 0.281 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.433      ;
; 0.323 ; uarttestTLE:uart|smallMem[26]                                  ; uarttestTLE:uart|smallMem[34]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; uarttestTLE:uart|smallMem[10]                                  ; uarttestTLE:uart|smallMem[18]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.476      ;
; 0.327 ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                     ; uarttestTLE:uart|smallMem[3]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; uarttestTLE:uart|smallMem[11]                                  ; uarttestTLE:uart|smallMem[19]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                     ; uarttestTLE:uart|smallMem[7]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; uarttestTLE:uart|smallMem[13]                                  ; uarttestTLE:uart|smallMem[21]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; uarttestTLE:uart|smallMem[6]                                   ; uarttestTLE:uart|smallMem[14]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; uarttestTLE:uart|smallMem[0]                                   ; player_y[7][0][0]                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.481      ;
; 0.331 ; uarttestTLE:uart|smallMem[0]                                   ; uarttestTLE:uart|smallMem[8]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; uarttestTLE:uart|smallMem[21]                                  ; uarttestTLE:uart|smallMem[29]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.483      ;
; 0.336 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STOPBITS_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.FINISHEDRX_STATE ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.489      ;
; 0.358 ; ver_reg[0]                                                     ; ver_reg[0]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[1]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[9]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[9]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[11]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[11]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[4]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[7]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[7]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[13]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[13]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[14]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; ver_reg[2]                                                     ; ver_reg[2]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; hor_reg[0]                                                     ; hor_reg[0]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; hor_reg[8]                                                     ; hor_reg[8]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; uarttestTLE:uart|rxbytescounter[2]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; hor_reg[3]                                                     ; hor_reg[3]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; hor_reg[6]                                                     ; hor_reg[6]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; hor_reg[1]                                                     ; hor_reg[1]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[3]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[8]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[8]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[10]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; hor_reg[7]                                                     ; hor_reg[7]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; hor_reg[9]                                                     ; hor_reg[9]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ver_reg[5]                                                     ; ver_reg[5]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[5]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[6]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[6]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[12]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; uarttestTLE:uart|rxbytescounter[0]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.382 ; hor_reg[5]                                                     ; hor_reg[5]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.384 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.386 ; hor_reg[2]                                                     ; hor_reg[2]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.538      ;
; 0.390 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.542      ;
; 0.391 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STOPBITS_STATE   ; uarttestTLE:uart|uarttest:uart1|rxfinished                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.543      ;
; 0.400 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STOPBITS_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.552      ;
; 0.411 ; uarttestTLE:uart|smallMem[15]                                  ; uarttestTLE:uart|smallMem[23]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.563      ;
; 0.413 ; uarttestTLE:uart|rxbytescounter[2]                             ; uarttestTLE:uart|rxbytescounter[3]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.565      ;
; 0.418 ; uarttestTLE:uart|smallMem[17]                                  ; uarttestTLE:uart|smallMem[25]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.570      ;
; 0.419 ; uarttestTLE:uart|smallMem[16]                                  ; uarttestTLE:uart|smallMem[24]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.571      ;
; 0.426 ; uarttestTLE:uart|smallMem[20]                                  ; uarttestTLE:uart|smallMem[28]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.578      ;
; 0.427 ; ver_reg[9]                                                     ; ver_reg[9]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.579      ;
; 0.429 ; uarttestTLE:uart|smallMem[9]                                   ; player_y[3][10][9]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.581      ;
; 0.455 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STARTBIT_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.605      ;
; 0.455 ; uarttestTLE:uart|smallMem[7]                                   ; player_y[6][10][7]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.609      ;
; 0.461 ; ver_reg[6]                                                     ; ver_reg[6]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.613      ;
; 0.471 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STARTBIT_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.622      ;
; 0.475 ; uarttestTLE:uart|smallMem[9]                                   ; player_y[7][0][9]                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.625      ;
; 0.480 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STARTBIT_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.632      ;
; 0.489 ; uarttestTLE:uart|smallMem[24]                                  ; player_x[5][10][8]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.012      ; 0.653      ;
; 0.491 ; uarttestTLE:uart|smallMem[9]                                   ; player_y[3][12][9]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.643      ;
; 0.497 ; uarttestTLE:uart|smallMem[8]                                   ; player_y[5][10][8]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 0.654      ;
; 0.497 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[1]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[9]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[11]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; uarttestTLE:uart|smallMem[24]                                  ; player_x[5][13][9]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[14]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][6] ;
+--------+--------------+----------------+------------------+----------+------------+---------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; CLOCK_50   ; 0.494 ; 0.494 ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; 1.974 ; 1.974 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst_n     ; CLOCK_50   ; 0.367  ; 0.367  ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; -1.854 ; -1.854 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 4.457 ; 4.457 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 4.175 ; 4.175 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 4.406 ; 4.406 ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 4.367 ; 4.367 ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 4.456 ; 4.456 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 4.457 ; 4.457 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 4.382 ; 4.382 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 4.352 ; 4.352 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 4.387 ; 4.387 ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 5.656 ; 5.656 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 5.834 ; 5.834 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 4.060 ; 4.060 ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 5.904 ; 5.904 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 4.000 ; 4.000 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 4.175 ; 4.175 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 4.175 ; 4.175 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 4.406 ; 4.406 ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 4.367 ; 4.367 ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 4.456 ; 4.456 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 4.457 ; 4.457 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 4.382 ; 4.382 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 4.352 ; 4.352 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 4.387 ; 4.387 ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 4.378 ; 4.378 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 4.619 ; 4.619 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 4.060 ; 4.060 ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 4.601 ; 4.601 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 4.000 ; 4.000 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 5.153 ;    ;    ; 5.153 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 5.153 ;    ;    ; 5.153 ;
+------------+--------------+-------+----+----+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.208    ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  CLOCK_50        ; -5.208    ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -4157.059 ; 0.0   ; 0.0      ; 0.0     ; -1135.647           ;
;  CLOCK_50        ; -4157.059 ; 0.000 ; N/A      ; N/A     ; -1135.647           ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; CLOCK_50   ; 2.324 ; 2.324 ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; 4.401 ; 4.401 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst_n     ; CLOCK_50   ; 0.367  ; 0.367  ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; -1.854 ; -1.854 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 8.659  ; 8.659  ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 7.846  ; 7.846  ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 8.555  ; 8.555  ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 8.388  ; 8.388  ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 8.659  ; 8.659  ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 8.658  ; 8.658  ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 8.413  ; 8.413  ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 8.351  ; 8.351  ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 8.422  ; 8.422  ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 11.892 ; 11.892 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 12.258 ; 12.258 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 7.586  ; 7.586  ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 12.453 ; 12.453 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 7.512  ; 7.512  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 4.175 ; 4.175 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 4.175 ; 4.175 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 4.406 ; 4.406 ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 4.367 ; 4.367 ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 4.456 ; 4.456 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 4.457 ; 4.457 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 4.382 ; 4.382 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 4.352 ; 4.352 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 4.387 ; 4.387 ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 4.378 ; 4.378 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 4.619 ; 4.619 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 4.060 ; 4.060 ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 4.601 ; 4.601 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 4.000 ; 4.000 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Progagation Delay                                   ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 9.899 ;    ;    ; 9.899 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Progagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 5.153 ;    ;    ; 5.153 ;
+------------+--------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 46601    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 46601    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 883   ; 883  ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 66    ; 66   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Aug 17 11:11:04 2019
Info: Command: quartus_sta game_display -c game_display
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'game_display.sdc'
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.208
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.208     -4157.059 CLOCK_50 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631     -1135.647 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.437
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.437     -1094.750 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -929.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4578 megabytes
    Info: Processing ended: Sat Aug 17 11:11:06 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


