module top
(
	input wire clk_i,
	input wire  signal_i,
	output wire signal_o
);

	DPLL(.*);
endmodule
