{
   "ExpandedHierarchyInLayout":"",
   "guistr":"# # String gsaved with Nlview 7.0.19  2019-03-26 bk=1.5019 VDI=41 GEI=35 GUI=JA:9.0 non-TLS
#  -string -flagsOSRD
preplace port ren -pg 1 -lvl 9 -x 3400 -y 810 -defaultsOSRD
preplace port oen -pg 1 -lvl 9 -x 3400 -y 2220 -defaultsOSRD
preplace port out_clk_0 -pg 1 -lvl 9 -x 3400 -y 1020 -defaultsOSRD
preplace port otp_n -pg 1 -lvl 0 -x -240 -y 2060 -defaultsOSRD
preplace port lvds_dco_p_0 -pg 1 -lvl 0 -x -240 -y 890 -defaultsOSRD
preplace port lvds_dco_n_0 -pg 1 -lvl 0 -x -240 -y 910 -defaultsOSRD
preplace port lvds_fco_p_0 -pg 1 -lvl 0 -x -240 -y 930 -defaultsOSRD
preplace port lvds_fco_n_0 -pg 1 -lvl 0 -x -240 -y 950 -defaultsOSRD
preplace port lvds_fco_n_1 -pg 1 -lvl 0 -x -240 -y 1850 -defaultsOSRD
preplace port lvds_dco_n_1 -pg 1 -lvl 0 -x -240 -y 1810 -defaultsOSRD
preplace port lvds_fco_p_1 -pg 1 -lvl 0 -x -240 -y 1830 -defaultsOSRD
preplace port lvds_dco_p_1 -pg 1 -lvl 0 -x -240 -y 1783 -defaultsOSRD
preplace port out_clk_1 -pg 1 -lvl 9 -x 3400 -y 1280 -defaultsOSRD
preplace port out_clk_2 -pg 1 -lvl 9 -x 3400 -y 1940 -defaultsOSRD
preplace port out_clk_3 -pg 1 -lvl 9 -x 3400 -y 1700 -defaultsOSRD
preplace port rx_0 -pg 1 -lvl 9 -x 3400 -y 1510 -defaultsOSRD
preplace port afe0_csn -pg 1 -lvl 9 -x 3400 -y 160 -defaultsOSRD
preplace port afe1_csn -pg 1 -lvl 9 -x 3400 -y 180 -defaultsOSRD
preplace port afe_sck -pg 1 -lvl 9 -x 3400 -y 20 -defaultsOSRD
preplace port rx_1 -pg 1 -lvl 9 -x 3400 -y 2360 -defaultsOSRD
preplace port tx_0 -pg 1 -lvl 9 -x 3400 -y 870 -defaultsOSRD
preplace portBus sel_0 -pg 1 -lvl 9 -x 3400 -y 1080 -defaultsOSRD
preplace portBus pos_0 -pg 1 -lvl 9 -x 3400 -y 1100 -defaultsOSRD
preplace portBus neg_0 -pg 1 -lvl 9 -x 3400 -y 1120 -defaultsOSRD
preplace portBus data_0 -pg 1 -lvl 9 -x 3400 -y 510 -defaultsOSRD
preplace portBus csn_clk_0 -pg 1 -lvl 9 -x 3400 -y 490 -defaultsOSRD
preplace portBus lvds_data_p_0 -pg 1 -lvl 0 -x -240 -y 990 -defaultsOSRD
preplace portBus lvds_data_n_0 -pg 1 -lvl 0 -x -240 -y 1010 -defaultsOSRD
preplace portBus lvds_data_p_1 -pg 1 -lvl 0 -x -240 -y 1953 -defaultsOSRD
preplace portBus lvds_data_n_1 -pg 1 -lvl 0 -x -240 -y 1980 -defaultsOSRD
preplace portBus pos_1 -pg 1 -lvl 9 -x 3400 -y 1360 -defaultsOSRD
preplace portBus sel_1 -pg 1 -lvl 9 -x 3400 -y 1340 -defaultsOSRD
preplace portBus neg_1 -pg 1 -lvl 9 -x 3400 -y 1380 -defaultsOSRD
preplace portBus pos_2 -pg 1 -lvl 9 -x 3400 -y 2020 -defaultsOSRD
preplace portBus sel_2 -pg 1 -lvl 9 -x 3400 -y 2000 -defaultsOSRD
preplace portBus neg_2 -pg 1 -lvl 9 -x 3400 -y 2040 -defaultsOSRD
preplace portBus pos_3 -pg 1 -lvl 9 -x 3400 -y 1780 -defaultsOSRD
preplace portBus sel_3 -pg 1 -lvl 9 -x 3400 -y 1760 -defaultsOSRD
preplace portBus neg_3 -pg 1 -lvl 9 -x 3400 -y 1800 -defaultsOSRD
preplace portBus afe_sdio -pg 1 -lvl 9 -x 3400 -y 110 -defaultsOSRD
preplace portBus afe_clk_p -pg 1 -lvl 9 -x 3400 -y 570 -defaultsOSRD
preplace portBus afe_clk_n -pg 1 -lvl 9 -x 3400 -y 590 -defaultsOSRD
preplace portBus pmod0 -pg 1 -lvl 9 -x 3400 -y 340 -defaultsOSRD
preplace portBus tx_trig_out_p -pg 1 -lvl 9 -x 3400 -y 690 -defaultsOSRD
preplace portBus tx_trig_out_n -pg 1 -lvl 9 -x 3400 -y 710 -defaultsOSRD
preplace portBus pmod1 -pg 1 -lvl 9 -x 3400 -y 440 -defaultsOSRD
preplace portBus leds -pg 1 -lvl 9 -x 3400 -y 240 -defaultsOSRD
preplace inst zynq_ultra_ps_e_0 -pg 1 -lvl 4 -x 1180 -y 590 -defaultsOSRD
preplace inst ps8_0_axi_periph -pg 1 -lvl 5 -x 1740 -y 1110 -defaultsOSRD
preplace inst rst_ps8_0_99M -pg 1 -lvl 5 -x 1740 -y 1550 -defaultsOSRD
preplace inst System_Clock_Sources -pg 1 -lvl 7 -x 2630 -y 890 -defaultsOSRD
preplace inst Zero -pg 1 -lvl 5 -x 1740 -y 2090 -defaultsOSRD -resize 83 88
preplace inst axi_dma_0 -pg 1 -lvl 3 -x 640 -y 510 -defaultsOSRD
preplace inst axi_dma_1 -pg 1 -lvl 3 -x 640 -y 880 -defaultsOSRD -resize 300 156
preplace inst xlconcat_0 -pg 1 -lvl 3 -x 640 -y 690 -defaultsOSRD
preplace inst REN_OR -pg 1 -lvl 8 -x 3220 -y 810 -defaultsOSRD
preplace inst OEN_OR -pg 1 -lvl 8 -x 3220 -y 2220 -defaultsOSRD -resize 220 88
preplace inst REN_CONCAT -pg 1 -lvl 7 -x 2630 -y 1190 -defaultsOSRD
preplace inst OEN_CONCAT -pg 1 -lvl 7 -x 2630 -y 2600 -defaultsOSRD
preplace inst AFE_SDIO_BUF -pg 1 -lvl 8 -x 3220 -y 100 -defaultsOSRD
preplace inst AFE_CLK_BUF -pg 1 -lvl 8 -x 3220 -y 580 -defaultsOSRD
preplace inst xlslice_sdio_ctrl -pg 1 -lvl 7 -x 2630 -y 140 -defaultsOSRD
preplace inst xlslice_pmod0 -pg 1 -lvl 8 -x 3220 -y 340 -defaultsOSRD
preplace inst TRIG_BUF -pg 1 -lvl 8 -x 3220 -y 700 -defaultsOSRD
preplace inst TRIG_OR -pg 1 -lvl 7 -x 2630 -y 1040 -defaultsOSRD
preplace inst xlconcat_1 -pg 1 -lvl 5 -x 1740 -y 1850 -defaultsOSRD
preplace inst ad9670_axi4_0 -pg 1 -lvl 2 -x 260 -y 960 -defaultsOSRD
preplace inst ad9670_axi4_1 -pg 1 -lvl 2 -x 260 -y 1850 -defaultsOSRD -resize 220 276
preplace inst hv7321_axi4_0 -pg 1 -lvl 7 -x 2630 -y 1430 -defaultsOSRD
preplace inst hv7321_axi4_1 -pg 1 -lvl 7 -x 2630 -y 1690 -defaultsOSRD
preplace inst hv7321_axi4_2 -pg 1 -lvl 7 -x 2630 -y 2350 -defaultsOSRD
preplace inst hv7321_axi4_3 -pg 1 -lvl 7 -x 2630 -y 2110 -defaultsOSRD
preplace inst RX01_OR -pg 1 -lvl 8 -x 3220 -y 1510 -defaultsOSRD
preplace inst RX01_CONCAT -pg 1 -lvl 7 -x 2630 -y 1890 -defaultsOSRD
preplace inst RX23_CONCAT -pg 1 -lvl 7 -x 2630 -y 2740 -defaultsOSRD
preplace inst RX23_OR -pg 1 -lvl 8 -x 3220 -y 2360 -defaultsOSRD
preplace inst xlslice_pmod1 -pg 1 -lvl 8 -x 3220 -y 440 -defaultsOSRD
preplace inst xlslice_leds -pg 1 -lvl 8 -x 3220 -y 240 -defaultsOSRD
preplace inst xlslice_pulser_start -pg 1 -lvl 5 -x 1740 -y 1980 -defaultsOSRD
preplace inst xlslice_dac_start -pg 1 -lvl 5 -x 1740 -y 580 -defaultsOSRD
preplace inst xlslice_adc_enable -pg 1 -lvl 1 -x -70 -y 1900 -defaultsOSRD
preplace inst DAC_START_CONCAT -pg 1 -lvl 5 -x 1740 -y 310 -defaultsOSRD
preplace inst DAC_START_OR -pg 1 -lvl 6 -x 2180 -y 310 -defaultsOSRD -resize 220 88
preplace inst ad5424_axi4_0 -pg 1 -lvl 7 -x 2630 -y 510 -defaultsOSRD
preplace netloc zynq_ultra_ps_e_0_pl_clk0 1 1 6 70 1140 400 760 870 760 1500 750 N 750 2360
preplace netloc zynq_ultra_ps_e_0_pl_resetn0 1 4 1 1520 680n
preplace netloc rst_ps8_0_99M_peripheral_aresetn 1 1 6 100 1150 420 1000 NJ 1000 1560 1450 1920 1450 2370
preplace netloc clk_wiz_clk_out1 1 6 2 2410 800 2770
preplace netloc rst_ps8_0_99M_peripheral_reset 1 5 2 1960 870 N
preplace netloc hv7321_axi4_0_sel 1 7 2 2860J 1080 NJ
preplace netloc hv7321_axi4_0_pos 1 7 2 2870J 1100 NJ
preplace netloc hv7321_axi4_0_neg 1 7 2 2880J 1120 NJ
preplace netloc hv7321_axi4_0_out_clk 1 7 2 2850J 1020 NJ
preplace netloc otp_n_0_1 1 0 7 NJ 2060 NJ 2060 NJ 2060 NJ 2060 1520J 2160 N 2160 2400
preplace netloc start_0_1 1 5 2 N 1980 2390
preplace netloc Zero_dout 1 5 2 N 2090 2380
preplace netloc ad5424_axi4_0_data 1 7 2 2810J 510 NJ
preplace netloc System_Clock_Sources_clk_out2 1 6 2 2370 410 2800
preplace netloc ad5424_axi4_0_csn_clk 1 7 2 NJ 500 3370J
preplace netloc lvds_data_p_0_1 1 0 2 NJ 990 NJ
preplace netloc lvds_data_n_0_1 1 0 2 NJ 1010 NJ
preplace netloc lvds_dco_p_0_1 1 0 2 NJ 890 NJ
preplace netloc lvds_dco_n_0_1 1 0 2 NJ 910 NJ
preplace netloc lvds_fco_p_0_1 1 0 2 NJ 930 NJ
preplace netloc lvds_fco_n_0_1 1 0 2 NJ 950 NJ
preplace netloc axi_dma_0_s2mm_introut 1 2 2 450 400 810
preplace netloc axi_dma_1_s2mm_introut 1 2 2 450 770 810
preplace netloc xlconcat_0_dout 1 3 1 860 680n
preplace netloc lvds_fco_n_1_1 1 0 2 -210J 1830 40J
preplace netloc lvds_dco_n_1_1 1 0 2 NJ 1810 60J
preplace netloc lvds_data_p_1_1 1 0 2 -200J 1840 30J
preplace netloc lvds_fco_p_1_1 1 0 2 -220J 1820 60J
preplace netloc lvds_dco_p_1_1 1 0 2 NJ 1783 60J
preplace netloc lvds_data_n_1_1 1 0 2 NJ 1980 60J
preplace netloc hv7321_axi4_1_pos 1 7 2 2910J 1360 NJ
preplace netloc hv7321_axi4_1_out_clk 1 7 2 2890J 1280 NJ
preplace netloc hv7321_axi4_1_sel 1 7 2 2900J 1340 NJ
preplace netloc hv7321_axi4_1_neg 1 7 2 2920J 1380 NJ
preplace netloc hv7321_axi4_2_pos 1 7 2 3000J 2020 NJ
preplace netloc hv7321_axi4_2_out_clk 1 7 2 2980J 1940 NJ
preplace netloc hv7321_axi4_2_sel 1 7 2 2990J 2000 NJ
preplace netloc hv7321_axi4_2_neg 1 7 2 3010J 2040 NJ
preplace netloc hv7321_axi4_3_pos 1 7 2 2960J 1780 NJ
preplace netloc hv7321_axi4_3_out_clk 1 7 2 2940J 1700 NJ
preplace netloc hv7321_axi4_3_sel 1 7 2 2950J 1760 NJ
preplace netloc hv7321_axi4_3_neg 1 7 2 2970J 1800 NJ
preplace netloc util_reduced_logic_0_Res 1 8 1 NJ 810
preplace netloc util_reduced_logic_1_Res 1 8 1 NJ 2220
preplace netloc hv7321_axi4_0_ren 1 6 2 2420 980 2770
preplace netloc hv7321_axi4_1_ren 1 6 2 2430 1100 2780
preplace netloc hv7321_axi4_2_ren 1 6 2 2420 1290 2820
preplace netloc hv7321_axi4_3_ren 1 6 2 2430 1300 2800
preplace netloc REN_CONCAT_dout 1 7 1 2830J 810n
preplace netloc OEN_CONCAT_dout 1 7 1 3020J 2220n
preplace netloc hv7321_axi4_0_oen 1 6 2 2420 1560 2770
preplace netloc hv7321_axi4_1_oen 1 6 2 2430 1820 2760
preplace netloc hv7321_axi4_2_oen 1 6 2 2450 1970 2790
preplace netloc hv7321_axi4_3_oen 1 6 2 2470 2480 2770
preplace netloc hv7321_axi4_0_rx 1 4 4 1560 780 N 780 2340 790 2790
preplace netloc zynq_ultra_ps_e_0_emio_spi0_ss_o_n 1 4 5 1510J 210 NJ 210 2350 30 NJ 30 3380J
preplace netloc zynq_ultra_ps_e_0_emio_spi0_ss1_o_n 1 4 5 1520J 230 NJ 230 2370 80 2810J 180 NJ
preplace netloc zynq_ultra_ps_e_0_emio_spi0_sclk_o 1 4 5 1480J 200 NJ 200 2340 20 NJ 20 NJ
preplace netloc Net 1 8 1 NJ 110
preplace netloc AFE_SDIO_BUF_IOBUF_IO_O 1 4 5 1490 10 NJ 10 N 10 NJ 10 3370
preplace netloc zynq_ultra_ps_e_0_emio_spi0_m_o 1 4 4 1500J 220 NJ 220 2360 70 2820
preplace netloc AFE_CLK_BUF_OBUF_DS_P 1 8 1 NJ 570
preplace netloc AFE_CLK_BUF_OBUF_DS_N 1 8 1 NJ 590
preplace netloc System_Clock_Sources_clk_out3 1 7 1 2810 580n
preplace netloc zynq_ultra_ps_e_0_emio_gpio_o 1 0 8 -190 1690 NJ 1690 NJ 1690 NJ 1690 1540 240 N 240 2410 240 2820
preplace netloc xlslice_0_Dout 1 7 1 2800J 90n
preplace netloc xlslice_debug_out_Dout 1 8 1 NJ 340
preplace netloc TRIG_BUF_OBUF_DS_P 1 8 1 NJ 690
preplace netloc TRIG_BUF_OBUF_DS_N 1 8 1 NJ 710
preplace netloc hv7321_axi4_0_tx 1 1 8 80 1420 NJ 1420 NJ 1420 NJ 1420 NJ 1420 2380 1280 2840 870 NJ
preplace netloc TRIG_OR_Res 1 7 1 2820J 700n
preplace netloc xlconcat_1_dout 1 5 2 1990 1380 2350
preplace netloc ad9670_axi4_1_tx_trig 1 2 3 N 1860 NJ 1860 NJ
preplace netloc ad9670_axi4_0_tx_trig 1 2 3 410 1120 NJ 1120 1480J
preplace netloc REN01_CONCAT_dout 1 7 1 2930J 1510n
preplace netloc hv7321_axi4_1_rx 1 6 2 2450 1960 2770
preplace netloc REN01_CONCAT_dout1 1 7 1 3030J 2360n
preplace netloc hv7321_axi4_2_rx 1 6 2 2440 1980 2760
preplace netloc hv7321_axi4_3_rx 1 6 2 2460 2490 2780
preplace netloc RX23_OR_Res 1 8 1 NJ 2360
preplace netloc xlslice_pulser_start1_Dout 1 4 2 1550 520 1910J
preplace netloc xlslice_adc_enable_Dout 1 1 6 50 1390 NJ 1390 NJ 1390 NJ 1390 1970J 1360 2330
preplace netloc RX01_OR_Res 1 8 1 NJ 1510
preplace netloc xlslice_pmod1_Dout 1 8 1 NJ 440
preplace netloc xlslice_leds_Dout 1 8 1 NJ 240
preplace netloc DAC_START_CONCAT_dout 1 5 1 N 310
preplace netloc TRIG_OR1_Res 1 6 1 2350 310n
preplace netloc ps8_0_axi_periph_M04_AXI 1 1 5 110 1160 NJ 1160 870J 820 NJ 820 1920
preplace netloc ps8_0_axi_periph_M02_AXI 1 1 5 90 1130 NJ 1130 850J 800 NJ 800 1940
preplace netloc axi_dma_1_M_AXI_SG 1 3 1 820 520n
preplace netloc ps8_0_axi_periph_M08_AXI 1 5 2 1920 1410 2310
preplace netloc ad9670_axi4_1_m_axis 1 2 1 430 856n
preplace netloc ps8_0_axi_periph_M01_AXI 1 5 2 1950 470 N
preplace netloc ps8_0_axi_periph_M06_AXI 1 5 2 1980 1390 2330
preplace netloc axi_dma_0_M_AXI_SG 1 3 1 870 480n
preplace netloc ps8_0_axi_periph_M03_AXI 1 2 4 440 980 840J 810 NJ 810 1930
preplace netloc ps8_0_axi_periph_M05_AXI 1 2 4 450 990 860J 830 NJ 830 1910
preplace netloc ad9670_axi4_0_m_axis 1 2 1 390 480n
preplace netloc axi_dma_0_M_AXI_S2MM 1 3 1 830 500n
preplace netloc axi_dma_1_M_AXI_S2MM 1 3 1 830 560n
preplace netloc ps8_0_axi_periph_M00_AXI 1 5 2 1990 1370 N
preplace netloc zynq_ultra_ps_e_0_M_AXI_HPM0_FPD 1 4 1 1530 480n
preplace netloc ps8_0_axi_periph_M07_AXI 1 5 2 1940 1400 2320
levelinfo -pg 1 -240 -70 260 640 1180 1740 2180 2630 3220 3400
pagesize -pg 1 -db -bbox -sgen -410 0 3560 3190
"
}
{
   "da_axi4_cnt":"9",
   "da_clkrst_cnt":"10",
   "da_zynq_ultra_ps_e_cnt":"1"
}
