TimeQuest Timing Analyzer report for SeqShiftUnit_Demo
Fri May 07 10:22:26 2021
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:inst2|clkOut'
 14. Slow 1200mV 85C Model Hold: 'ClkDividerN:inst2|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:inst2|clkOut'
 25. Slow 1200mV 0C Model Hold: 'ClkDividerN:inst2|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:inst2|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:inst2|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; SeqShiftUnit_Demo                                   ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; ClkDividerN:inst2|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:inst2|clkOut } ;
; CLOCK_50                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                 ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+------------+-----------------+--------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                           ;
+------------+-----------------+--------------------------+------------------------------------------------+
; 188.18 MHz ; 188.18 MHz      ; CLOCK_50                 ;                                                ;
; 564.33 MHz ; 437.64 MHz      ; ClkDividerN:inst2|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -4.314 ; -69.675       ;
; ClkDividerN:inst2|clkOut ; -0.772 ; -3.331        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst2|clkOut ; 0.462 ; 0.000         ;
; CLOCK_50                 ; 0.653 ; 0.000         ;
+--------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -44.120       ;
; ClkDividerN:inst2|clkOut ; -1.285 ; -10.280       ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                          ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -4.314 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 5.232      ;
; -4.188 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 5.107      ;
; -4.159 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 5.078      ;
; -4.119 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 5.037      ;
; -4.087 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 5.005      ;
; -4.031 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.949      ;
; -3.979 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.898      ;
; -3.914 ; ClkDividerN:inst2|s_counter[22] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.832      ;
; -3.900 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.819      ;
; -3.899 ; ClkDividerN:inst2|s_counter[21] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.817      ;
; -3.864 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.783      ;
; -3.849 ; ClkDividerN:inst2|s_counter[8]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.768      ;
; -3.831 ; ClkDividerN:inst2|s_counter[7]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.749      ;
; -3.825 ; ClkDividerN:inst2|s_counter[4]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.744      ;
; -3.785 ; ClkDividerN:inst2|s_counter[2]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.704      ;
; -3.764 ; ClkDividerN:inst2|s_counter[13] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.682      ;
; -3.762 ; ClkDividerN:inst2|s_counter[29] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.680      ;
; -3.752 ; ClkDividerN:inst2|s_counter[14] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.670      ;
; -3.751 ; ClkDividerN:inst2|s_counter[20] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.669      ;
; -3.737 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.655      ;
; -3.649 ; ClkDividerN:inst2|s_counter[19] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.567      ;
; -3.597 ; ClkDividerN:inst2|s_counter[25] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.514      ;
; -3.577 ; ClkDividerN:inst2|s_counter[18] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.495      ;
; -3.532 ; ClkDividerN:inst2|s_counter[16] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.450      ;
; -3.516 ; ClkDividerN:inst2|s_counter[3]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.435      ;
; -3.340 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.259      ;
; -3.339 ; ClkDividerN:inst2|s_counter[23] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.256      ;
; -3.335 ; ClkDividerN:inst2|s_counter[6]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.254      ;
; -3.321 ; ClkDividerN:inst2|s_counter[17] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.238      ;
; -3.211 ; ClkDividerN:inst2|s_counter[15] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.128      ;
; -3.181 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.097      ;
; -3.180 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.096      ;
; -3.179 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.095      ;
; -3.178 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.094      ;
; -3.174 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.090      ;
; -3.169 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.085      ;
; -3.055 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.972      ;
; -3.054 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.971      ;
; -3.053 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.970      ;
; -3.052 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.969      ;
; -3.048 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.965      ;
; -3.043 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.960      ;
; -3.027 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.946      ;
; -3.026 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.943      ;
; -3.025 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.942      ;
; -3.024 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.941      ;
; -3.023 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.940      ;
; -3.019 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.936      ;
; -3.014 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.931      ;
; -2.986 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.902      ;
; -2.985 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.901      ;
; -2.984 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.900      ;
; -2.983 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.899      ;
; -2.979 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.895      ;
; -2.974 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.890      ;
; -2.971 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.887      ;
; -2.954 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.870      ;
; -2.953 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.869      ;
; -2.952 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.868      ;
; -2.951 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.867      ;
; -2.947 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.863      ;
; -2.942 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.858      ;
; -2.938 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.855      ;
; -2.937 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.854      ;
; -2.937 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.854      ;
; -2.935 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.852      ;
; -2.930 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.847      ;
; -2.925 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.842      ;
; -2.903 ; ClkDividerN:inst2|s_counter[7]  ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.819      ;
; -2.898 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.814      ;
; -2.897 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.813      ;
; -2.896 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.812      ;
; -2.895 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.811      ;
; -2.891 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.807      ;
; -2.886 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.802      ;
; -2.852 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.769      ;
; -2.848 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.763      ;
; -2.846 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.763      ;
; -2.845 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.764      ;
; -2.845 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.762      ;
; -2.845 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.762      ;
; -2.844 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.761      ;
; -2.843 ; ClkDividerN:inst2|s_counter[7]  ; ClkDividerN:inst2|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.761      ;
; -2.843 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.760      ;
; -2.839 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.756      ;
; -2.837 ; ClkDividerN:inst2|s_counter[7]  ; ClkDividerN:inst2|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.755      ;
; -2.834 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.751      ;
; -2.830 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.746      ;
; -2.829 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.745      ;
; -2.828 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.744      ;
; -2.827 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.746      ;
; -2.827 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.743      ;
; -2.823 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.739      ;
; -2.818 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.734      ;
; -2.816 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.733      ;
; -2.792 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.711      ;
; -2.786 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.705      ;
; -2.776 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.692      ;
; -2.761 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.678      ;
; -2.757 ; ClkDividerN:inst2|s_counter[7]  ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.673      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:inst2|clkOut'                                                                                                                   ;
+--------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.772 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 1.693      ;
; -0.600 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 1.521      ;
; -0.544 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 1.465      ;
; -0.537 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 1.458      ;
; -0.536 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[6] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 1.457      ;
; -0.388 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[5] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 1.309      ;
; -0.333 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[2] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 1.254      ;
; -0.257 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[3] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 1.178      ;
; -0.257 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 1.178      ;
; -0.255 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[1] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 1.176      ;
; -0.253 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[4] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 1.174      ;
; -0.249 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[2] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 1.170      ;
; -0.246 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[3] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 1.167      ;
; -0.179 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[1] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 1.100      ;
; -0.177 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[4] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 1.098      ;
; -0.173 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[5] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 1.094      ;
; 0.096  ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[6] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.077     ; 0.825      ;
+--------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:inst2|clkOut'                                                                                                                   ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.462 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[6] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 0.725      ;
; 0.663 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[5] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 0.926      ;
; 0.671 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[4] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 0.934      ;
; 0.671 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[3] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 0.934      ;
; 0.672 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[1] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 0.935      ;
; 0.713 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[1] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 0.976      ;
; 0.714 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[4] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 0.977      ;
; 0.718 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[2] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 0.981      ;
; 0.732 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 0.995      ;
; 0.843 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[3] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 1.106      ;
; 0.845 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[2] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 1.108      ;
; 0.886 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[5] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 1.149      ;
; 1.016 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 1.279      ;
; 1.043 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[6] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 1.306      ;
; 1.076 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 1.339      ;
; 1.147 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 1.410      ;
; 1.277 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.077      ; 1.540      ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                          ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.653 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.921      ;
; 0.655 ; ClkDividerN:inst2|s_counter[4]  ; ClkDividerN:inst2|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.923      ;
; 0.655 ; ClkDividerN:inst2|s_counter[2]  ; ClkDividerN:inst2|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.923      ;
; 0.655 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.923      ;
; 0.656 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; ClkDividerN:inst2|s_counter[3]  ; ClkDividerN:inst2|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.924      ;
; 0.657 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; ClkDividerN:inst2|s_counter[18] ; ClkDividerN:inst2|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; ClkDividerN:inst2|s_counter[29] ; ClkDividerN:inst2|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; ClkDividerN:inst2|s_counter[16] ; ClkDividerN:inst2|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; ClkDividerN:inst2|s_counter[8]  ; ClkDividerN:inst2|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.927      ;
; 0.659 ; ClkDividerN:inst2|s_counter[6]  ; ClkDividerN:inst2|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.927      ;
; 0.661 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.680 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.948      ;
; 0.971 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.239      ;
; 0.972 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.240      ;
; 0.973 ; ClkDividerN:inst2|s_counter[3]  ; ClkDividerN:inst2|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.241      ;
; 0.973 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.241      ;
; 0.975 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; ClkDividerN:inst2|s_counter[29] ; ClkDividerN:inst2|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.982 ; ClkDividerN:inst2|s_counter[4]  ; ClkDividerN:inst2|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.250      ;
; 0.982 ; ClkDividerN:inst2|s_counter[2]  ; ClkDividerN:inst2|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.250      ;
; 0.983 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.251      ;
; 0.984 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.252      ;
; 0.984 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.251      ;
; 0.985 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.252      ;
; 0.986 ; ClkDividerN:inst2|s_counter[8]  ; ClkDividerN:inst2|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.254      ;
; 0.987 ; ClkDividerN:inst2|s_counter[4]  ; ClkDividerN:inst2|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.255      ;
; 0.987 ; ClkDividerN:inst2|s_counter[2]  ; ClkDividerN:inst2|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.255      ;
; 0.989 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.257      ;
; 0.989 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 0.990 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.257      ;
; 0.991 ; ClkDividerN:inst2|s_counter[16] ; ClkDividerN:inst2|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.258      ;
; 0.991 ; ClkDividerN:inst2|s_counter[6]  ; ClkDividerN:inst2|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.259      ;
; 0.991 ; ClkDividerN:inst2|s_counter[8]  ; ClkDividerN:inst2|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.259      ;
; 0.993 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.260      ;
; 1.093 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.361      ;
; 1.094 ; ClkDividerN:inst2|s_counter[3]  ; ClkDividerN:inst2|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.362      ;
; 1.094 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.362      ;
; 1.096 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.097 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.365      ;
; 1.098 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.366      ;
; 1.099 ; ClkDividerN:inst2|s_counter[3]  ; ClkDividerN:inst2|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.367      ;
; 1.101 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.108 ; ClkDividerN:inst2|s_counter[2]  ; ClkDividerN:inst2|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.376      ;
; 1.110 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.378      ;
; 1.111 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.378      ;
; 1.112 ; ClkDividerN:inst2|s_counter[6]  ; ClkDividerN:inst2|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.380      ;
; 1.112 ; ClkDividerN:inst2|s_counter[8]  ; ClkDividerN:inst2|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.380      ;
; 1.113 ; ClkDividerN:inst2|s_counter[4]  ; ClkDividerN:inst2|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.381      ;
; 1.113 ; ClkDividerN:inst2|s_counter[2]  ; ClkDividerN:inst2|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.381      ;
; 1.114 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.381      ;
; 1.115 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.383      ;
; 1.116 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.383      ;
; 1.117 ; ClkDividerN:inst2|s_counter[6]  ; ClkDividerN:inst2|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.385      ;
; 1.119 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.388      ;
; 1.119 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.386      ;
; 1.136 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.404      ;
; 1.139 ; ClkDividerN:inst2|s_counter[23] ; ClkDividerN:inst2|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.405      ;
; 1.145 ; ClkDividerN:inst2|s_counter[22] ; ClkDividerN:inst2|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.413      ;
; 1.181 ; ClkDividerN:inst2|s_counter[17] ; ClkDividerN:inst2|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.447      ;
; 1.182 ; ClkDividerN:inst2|s_counter[25] ; ClkDividerN:inst2|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.448      ;
; 1.187 ; ClkDividerN:inst2|s_counter[15] ; ClkDividerN:inst2|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.453      ;
; 1.218 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.486      ;
; 1.219 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.487      ;
; 1.223 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.491      ;
; 1.224 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.492      ;
; 1.224 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.493      ;
; 1.225 ; ClkDividerN:inst2|s_counter[3]  ; ClkDividerN:inst2|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.493      ;
; 1.234 ; ClkDividerN:inst2|s_counter[4]  ; ClkDividerN:inst2|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.502      ;
; 1.236 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.504      ;
; 1.238 ; ClkDividerN:inst2|s_counter[6]  ; ClkDividerN:inst2|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.506      ;
; 1.239 ; ClkDividerN:inst2|s_counter[4]  ; ClkDividerN:inst2|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.507      ;
; 1.239 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.508      ;
; 1.239 ; ClkDividerN:inst2|s_counter[2]  ; ClkDividerN:inst2|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.507      ;
; 1.240 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.507      ;
; 1.241 ; ClkDividerN:inst2|s_counter[18] ; ClkDividerN:inst2|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.508      ;
; 1.241 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.509      ;
; 1.245 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.514      ;
; 1.245 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.512      ;
; 1.265 ; ClkDividerN:inst2|s_counter[23] ; ClkDividerN:inst2|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.531      ;
; 1.271 ; ClkDividerN:inst2|s_counter[22] ; ClkDividerN:inst2|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.539      ;
; 1.290 ; ClkDividerN:inst2|s_counter[25] ; ClkDividerN:inst2|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.556      ;
; 1.296 ; ClkDividerN:inst2|s_counter[21] ; ClkDividerN:inst2|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.564      ;
; 1.308 ; ClkDividerN:inst2|s_counter[25] ; ClkDividerN:inst2|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.574      ;
; 1.313 ; ClkDividerN:inst2|s_counter[15] ; ClkDividerN:inst2|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.579      ;
; 1.317 ; ClkDividerN:inst2|s_counter[20] ; ClkDividerN:inst2|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.585      ;
; 1.344 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.612      ;
; 1.346 ; ClkDividerN:inst2|s_counter[3]  ; ClkDividerN:inst2|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.614      ;
; 1.350 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.619      ;
; 1.350 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.618      ;
; 1.350 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.619      ;
; 1.351 ; ClkDividerN:inst2|s_counter[3]  ; ClkDividerN:inst2|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.619      ;
; 1.360 ; ClkDividerN:inst2|s_counter[4]  ; ClkDividerN:inst2|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.628      ;
; 1.360 ; ClkDividerN:inst2|s_counter[2]  ; ClkDividerN:inst2|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.628      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+------------+-----------------+--------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                           ;
+------------+-----------------+--------------------------+------------------------------------------------+
; 204.5 MHz  ; 204.5 MHz       ; CLOCK_50                 ;                                                ;
; 626.17 MHz ; 437.64 MHz      ; ClkDividerN:inst2|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.890 ; -59.698       ;
; ClkDividerN:inst2|clkOut ; -0.597 ; -2.214        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst2|clkOut ; 0.425 ; 0.000         ;
; CLOCK_50                 ; 0.598 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -44.120       ;
; ClkDividerN:inst2|clkOut ; -1.285 ; -10.280       ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                           ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -3.890 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.817      ;
; -3.834 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.763      ;
; -3.752 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.681      ;
; -3.727 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.654      ;
; -3.688 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.615      ;
; -3.642 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.569      ;
; -3.599 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.528      ;
; -3.529 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.458      ;
; -3.483 ; ClkDividerN:inst2|s_counter[22] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.411      ;
; -3.478 ; ClkDividerN:inst2|s_counter[8]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.407      ;
; -3.472 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.401      ;
; -3.469 ; ClkDividerN:inst2|s_counter[21] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.397      ;
; -3.460 ; ClkDividerN:inst2|s_counter[7]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.388      ;
; -3.412 ; ClkDividerN:inst2|s_counter[4]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.341      ;
; -3.402 ; ClkDividerN:inst2|s_counter[29] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.329      ;
; -3.378 ; ClkDividerN:inst2|s_counter[2]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.307      ;
; -3.352 ; ClkDividerN:inst2|s_counter[13] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.280      ;
; -3.340 ; ClkDividerN:inst2|s_counter[14] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.268      ;
; -3.340 ; ClkDividerN:inst2|s_counter[20] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.268      ;
; -3.313 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.240      ;
; -3.256 ; ClkDividerN:inst2|s_counter[19] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.184      ;
; -3.195 ; ClkDividerN:inst2|s_counter[18] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.122      ;
; -3.187 ; ClkDividerN:inst2|s_counter[25] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.113      ;
; -3.169 ; ClkDividerN:inst2|s_counter[3]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.098      ;
; -3.120 ; ClkDividerN:inst2|s_counter[16] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.047      ;
; -3.028 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.957      ;
; -2.960 ; ClkDividerN:inst2|s_counter[23] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.886      ;
; -2.957 ; ClkDividerN:inst2|s_counter[6]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.886      ;
; -2.943 ; ClkDividerN:inst2|s_counter[17] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.869      ;
; -2.845 ; ClkDividerN:inst2|s_counter[15] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.771      ;
; -2.825 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.751      ;
; -2.825 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.751      ;
; -2.824 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.750      ;
; -2.823 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.749      ;
; -2.819 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.745      ;
; -2.814 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.740      ;
; -2.769 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.697      ;
; -2.769 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.697      ;
; -2.768 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.696      ;
; -2.767 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.695      ;
; -2.763 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.691      ;
; -2.758 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.686      ;
; -2.687 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.615      ;
; -2.687 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.615      ;
; -2.686 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.615      ;
; -2.686 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.614      ;
; -2.685 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.613      ;
; -2.681 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.609      ;
; -2.676 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.604      ;
; -2.662 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.588      ;
; -2.662 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.588      ;
; -2.661 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.587      ;
; -2.660 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.586      ;
; -2.656 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.582      ;
; -2.651 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.577      ;
; -2.631 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.557      ;
; -2.623 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.549      ;
; -2.623 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.549      ;
; -2.622 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.548      ;
; -2.621 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.547      ;
; -2.617 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.543      ;
; -2.612 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.538      ;
; -2.607 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.535      ;
; -2.607 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.535      ;
; -2.606 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.534      ;
; -2.605 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.533      ;
; -2.601 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.529      ;
; -2.596 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.524      ;
; -2.577 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.503      ;
; -2.577 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.503      ;
; -2.576 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.502      ;
; -2.575 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.501      ;
; -2.575 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.503      ;
; -2.571 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.497      ;
; -2.566 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.492      ;
; -2.534 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.462      ;
; -2.534 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.462      ;
; -2.533 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.461      ;
; -2.532 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.460      ;
; -2.528 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.456      ;
; -2.523 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.451      ;
; -2.517 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.441      ;
; -2.511 ; ClkDividerN:inst2|s_counter[7]  ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.438      ;
; -2.508 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.434      ;
; -2.508 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.434      ;
; -2.507 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.433      ;
; -2.506 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.432      ;
; -2.502 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.428      ;
; -2.497 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.423      ;
; -2.493 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.421      ;
; -2.468 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.394      ;
; -2.467 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.395      ;
; -2.467 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.395      ;
; -2.466 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.394      ;
; -2.465 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.393      ;
; -2.461 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.389      ;
; -2.461 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.387      ;
; -2.461 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.389      ;
; -2.456 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.384      ;
; -2.454 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.383      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:inst2|clkOut'                                                                                                                    ;
+--------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.597 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 1.526      ;
; -0.441 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 1.370      ;
; -0.398 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[6] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 1.327      ;
; -0.389 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 1.318      ;
; -0.380 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 1.309      ;
; -0.240 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[5] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 1.169      ;
; -0.191 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[2] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 1.120      ;
; -0.158 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[3] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 1.087      ;
; -0.129 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 1.058      ;
; -0.128 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[3] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 1.057      ;
; -0.126 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[1] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 1.055      ;
; -0.124 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[4] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 1.053      ;
; -0.121 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[2] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 1.050      ;
; -0.056 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[1] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 0.985      ;
; -0.055 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[4] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 0.984      ;
; -0.052 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[5] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 0.981      ;
; 0.186  ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[6] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 0.743      ;
+--------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:inst2|clkOut'                                                                                                                    ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.425 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[6] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 0.666      ;
; 0.604 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[5] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 0.845      ;
; 0.613 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[4] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 0.854      ;
; 0.613 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[3] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 0.854      ;
; 0.614 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[1] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 0.855      ;
; 0.651 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[4] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 0.892      ;
; 0.651 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[1] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 0.892      ;
; 0.654 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[2] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 0.895      ;
; 0.665 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 0.906      ;
; 0.746 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[3] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 0.987      ;
; 0.778 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[2] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 1.019      ;
; 0.817 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[5] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 1.058      ;
; 0.925 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[6] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 1.166      ;
; 0.932 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 1.173      ;
; 0.990 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 1.231      ;
; 1.058 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 1.299      ;
; 1.177 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 1.418      ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                           ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.598 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; ClkDividerN:inst2|s_counter[4]  ; ClkDividerN:inst2|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; ClkDividerN:inst2|s_counter[2]  ; ClkDividerN:inst2|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.599 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.843      ;
; 0.600 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; ClkDividerN:inst2|s_counter[18] ; ClkDividerN:inst2|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.844      ;
; 0.601 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; ClkDividerN:inst2|s_counter[3]  ; ClkDividerN:inst2|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.845      ;
; 0.602 ; ClkDividerN:inst2|s_counter[29] ; ClkDividerN:inst2|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; ClkDividerN:inst2|s_counter[16] ; ClkDividerN:inst2|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; ClkDividerN:inst2|s_counter[8]  ; ClkDividerN:inst2|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; ClkDividerN:inst2|s_counter[6]  ; ClkDividerN:inst2|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.847      ;
; 0.605 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.623 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.867      ;
; 0.884 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.128      ;
; 0.886 ; ClkDividerN:inst2|s_counter[4]  ; ClkDividerN:inst2|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.130      ;
; 0.886 ; ClkDividerN:inst2|s_counter[2]  ; ClkDividerN:inst2|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.130      ;
; 0.887 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.131      ;
; 0.888 ; ClkDividerN:inst2|s_counter[3]  ; ClkDividerN:inst2|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; ClkDividerN:inst2|s_counter[29] ; ClkDividerN:inst2|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.134      ;
; 0.891 ; ClkDividerN:inst2|s_counter[8]  ; ClkDividerN:inst2|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.135      ;
; 0.897 ; ClkDividerN:inst2|s_counter[4]  ; ClkDividerN:inst2|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.141      ;
; 0.897 ; ClkDividerN:inst2|s_counter[2]  ; ClkDividerN:inst2|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.141      ;
; 0.899 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.142      ;
; 0.900 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.143      ;
; 0.901 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.145      ;
; 0.902 ; ClkDividerN:inst2|s_counter[16] ; ClkDividerN:inst2|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.145      ;
; 0.902 ; ClkDividerN:inst2|s_counter[6]  ; ClkDividerN:inst2|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.146      ;
; 0.902 ; ClkDividerN:inst2|s_counter[8]  ; ClkDividerN:inst2|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.146      ;
; 0.904 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.986 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.230      ;
; 0.987 ; ClkDividerN:inst2|s_counter[3]  ; ClkDividerN:inst2|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.231      ;
; 0.987 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.231      ;
; 0.989 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.232      ;
; 0.994 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.238      ;
; 0.996 ; ClkDividerN:inst2|s_counter[2]  ; ClkDividerN:inst2|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.240      ;
; 0.997 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.241      ;
; 0.998 ; ClkDividerN:inst2|s_counter[3]  ; ClkDividerN:inst2|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.242      ;
; 0.999 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 1.000 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.243      ;
; 1.000 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.244      ;
; 1.001 ; ClkDividerN:inst2|s_counter[6]  ; ClkDividerN:inst2|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.245      ;
; 1.001 ; ClkDividerN:inst2|s_counter[8]  ; ClkDividerN:inst2|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.245      ;
; 1.003 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.246      ;
; 1.007 ; ClkDividerN:inst2|s_counter[4]  ; ClkDividerN:inst2|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.251      ;
; 1.007 ; ClkDividerN:inst2|s_counter[2]  ; ClkDividerN:inst2|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.251      ;
; 1.010 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.253      ;
; 1.011 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.255      ;
; 1.012 ; ClkDividerN:inst2|s_counter[6]  ; ClkDividerN:inst2|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.256      ;
; 1.013 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.259      ;
; 1.014 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.257      ;
; 1.042 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.286      ;
; 1.047 ; ClkDividerN:inst2|s_counter[23] ; ClkDividerN:inst2|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.290      ;
; 1.053 ; ClkDividerN:inst2|s_counter[22] ; ClkDividerN:inst2|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.297      ;
; 1.092 ; ClkDividerN:inst2|s_counter[17] ; ClkDividerN:inst2|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.335      ;
; 1.092 ; ClkDividerN:inst2|s_counter[25] ; ClkDividerN:inst2|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.335      ;
; 1.093 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.337      ;
; 1.094 ; ClkDividerN:inst2|s_counter[15] ; ClkDividerN:inst2|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.337      ;
; 1.096 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.340      ;
; 1.104 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.348      ;
; 1.106 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.352      ;
; 1.106 ; ClkDividerN:inst2|s_counter[4]  ; ClkDividerN:inst2|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.350      ;
; 1.107 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.351      ;
; 1.108 ; ClkDividerN:inst2|s_counter[3]  ; ClkDividerN:inst2|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.352      ;
; 1.110 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.354      ;
; 1.111 ; ClkDividerN:inst2|s_counter[6]  ; ClkDividerN:inst2|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.355      ;
; 1.113 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.356      ;
; 1.116 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.362      ;
; 1.117 ; ClkDividerN:inst2|s_counter[4]  ; ClkDividerN:inst2|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.361      ;
; 1.117 ; ClkDividerN:inst2|s_counter[2]  ; ClkDividerN:inst2|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.361      ;
; 1.119 ; ClkDividerN:inst2|s_counter[18] ; ClkDividerN:inst2|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.362      ;
; 1.121 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.365      ;
; 1.123 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.369      ;
; 1.124 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.367      ;
; 1.148 ; ClkDividerN:inst2|s_counter[25] ; ClkDividerN:inst2|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.391      ;
; 1.157 ; ClkDividerN:inst2|s_counter[23] ; ClkDividerN:inst2|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.400      ;
; 1.163 ; ClkDividerN:inst2|s_counter[22] ; ClkDividerN:inst2|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.407      ;
; 1.191 ; ClkDividerN:inst2|s_counter[21] ; ClkDividerN:inst2|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.435      ;
; 1.202 ; ClkDividerN:inst2|s_counter[25] ; ClkDividerN:inst2|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.445      ;
; 1.203 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.447      ;
; 1.204 ; ClkDividerN:inst2|s_counter[15] ; ClkDividerN:inst2|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.447      ;
; 1.207 ; ClkDividerN:inst2|s_counter[3]  ; ClkDividerN:inst2|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.451      ;
; 1.208 ; ClkDividerN:inst2|s_counter[20] ; ClkDividerN:inst2|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.452      ;
; 1.216 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.462      ;
; 1.216 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.462      ;
; 1.216 ; ClkDividerN:inst2|s_counter[4]  ; ClkDividerN:inst2|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.460      ;
; 1.216 ; ClkDividerN:inst2|s_counter[2]  ; ClkDividerN:inst2|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.460      ;
; 1.217 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.461      ;
; 1.218 ; ClkDividerN:inst2|s_counter[3]  ; ClkDividerN:inst2|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.462      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -1.643 ; -19.209       ;
; ClkDividerN:inst2|clkOut ; 0.135  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst2|clkOut ; 0.203 ; 0.000         ;
; CLOCK_50                 ; 0.298 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -36.957       ;
; ClkDividerN:inst2|clkOut ; -1.000 ; -8.000        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                           ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.643 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.590      ;
; -1.640 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.585      ;
; -1.560 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.507      ;
; -1.551 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.496      ;
; -1.531 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.476      ;
; -1.509 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.456      ;
; -1.496 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.441      ;
; -1.489 ; ClkDividerN:inst2|s_counter[22] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.434      ;
; -1.485 ; ClkDividerN:inst2|s_counter[21] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.430      ;
; -1.472 ; ClkDividerN:inst2|s_counter[4]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.419      ;
; -1.463 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.410      ;
; -1.455 ; ClkDividerN:inst2|s_counter[2]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.402      ;
; -1.429 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.376      ;
; -1.408 ; ClkDividerN:inst2|s_counter[13] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.353      ;
; -1.406 ; ClkDividerN:inst2|s_counter[14] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.351      ;
; -1.405 ; ClkDividerN:inst2|s_counter[8]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.352      ;
; -1.404 ; ClkDividerN:inst2|s_counter[20] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.349      ;
; -1.378 ; ClkDividerN:inst2|s_counter[7]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.323      ;
; -1.373 ; ClkDividerN:inst2|s_counter[29] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.318      ;
; -1.361 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.306      ;
; -1.345 ; ClkDividerN:inst2|s_counter[19] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.290      ;
; -1.319 ; ClkDividerN:inst2|s_counter[3]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.266      ;
; -1.268 ; ClkDividerN:inst2|s_counter[18] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.213      ;
; -1.263 ; ClkDividerN:inst2|s_counter[16] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.208      ;
; -1.229 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.176      ;
; -1.211 ; ClkDividerN:inst2|s_counter[25] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.156      ;
; -1.115 ; ClkDividerN:inst2|s_counter[6]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.062      ;
; -1.100 ; ClkDividerN:inst2|s_counter[23] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.045      ;
; -1.098 ; ClkDividerN:inst2|s_counter[17] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.043      ;
; -1.070 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.017      ;
; -1.054 ; ClkDividerN:inst2|s_counter[15] ; ClkDividerN:inst2|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.999      ;
; -1.037 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.984      ;
; -1.036 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.983      ;
; -1.035 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.982      ;
; -1.034 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.979      ;
; -1.033 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.980      ;
; -1.033 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.978      ;
; -1.032 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.977      ;
; -1.030 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.975      ;
; -1.029 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.976      ;
; -1.026 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.971      ;
; -1.023 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.970      ;
; -1.020 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.965      ;
; -0.956 ; ClkDividerN:inst2|s_counter[7]  ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.901      ;
; -0.945 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.890      ;
; -0.944 ; ClkDividerN:inst2|s_counter[7]  ; ClkDividerN:inst2|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.889      ;
; -0.944 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.889      ;
; -0.943 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.888      ;
; -0.941 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.886      ;
; -0.938 ; ClkDividerN:inst2|s_counter[7]  ; ClkDividerN:inst2|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.883      ;
; -0.937 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.882      ;
; -0.931 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.876      ;
; -0.927 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.874      ;
; -0.926 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.873      ;
; -0.925 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.872      ;
; -0.925 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.870      ;
; -0.924 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.869      ;
; -0.923 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.870      ;
; -0.923 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.868      ;
; -0.921 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.866      ;
; -0.919 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.866      ;
; -0.917 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.862      ;
; -0.913 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.860      ;
; -0.913 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.860      ;
; -0.912 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.859      ;
; -0.912 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.859      ;
; -0.911 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.858      ;
; -0.911 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.856      ;
; -0.910 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.857      ;
; -0.910 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.855      ;
; -0.908 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.855      ;
; -0.906 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.853      ;
; -0.905 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.852      ;
; -0.904 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.851      ;
; -0.904 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.851      ;
; -0.902 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.849      ;
; -0.900 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.847      ;
; -0.898 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.845      ;
; -0.898 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.845      ;
; -0.894 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.841      ;
; -0.893 ; ClkDividerN:inst2|s_counter[7]  ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.838      ;
; -0.892 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.839      ;
; -0.890 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.835      ;
; -0.889 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.888 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.833      ;
; -0.886 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.885 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.832      ;
; -0.884 ; ClkDividerN:inst2|s_counter[7]  ; ClkDividerN:inst2|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.829      ;
; -0.883 ; ClkDividerN:inst2|s_counter[22] ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.828      ;
; -0.882 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.827      ;
; -0.882 ; ClkDividerN:inst2|s_counter[22] ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.827      ;
; -0.881 ; ClkDividerN:inst2|s_counter[22] ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.826      ;
; -0.879 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.826      ;
; -0.879 ; ClkDividerN:inst2|s_counter[21] ; ClkDividerN:inst2|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.824      ;
; -0.879 ; ClkDividerN:inst2|s_counter[22] ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.824      ;
; -0.878 ; ClkDividerN:inst2|s_counter[21] ; ClkDividerN:inst2|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.823      ;
; -0.877 ; ClkDividerN:inst2|s_counter[21] ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.822      ;
; -0.876 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.821      ;
; -0.876 ; ClkDividerN:inst2|s_counter[7]  ; ClkDividerN:inst2|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.821      ;
; -0.875 ; ClkDividerN:inst2|s_counter[21] ; ClkDividerN:inst2|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.820      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:inst2|clkOut'                                                                                                                   ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.135 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.043     ; 0.809      ;
; 0.214 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.043     ; 0.730      ;
; 0.237 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[6] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.043     ; 0.707      ;
; 0.242 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.043     ; 0.702      ;
; 0.242 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.043     ; 0.702      ;
; 0.309 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[5] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.043     ; 0.635      ;
; 0.335 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[2] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.043     ; 0.609      ;
; 0.370 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[3] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.043     ; 0.574      ;
; 0.379 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.043     ; 0.565      ;
; 0.381 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[2] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.043     ; 0.563      ;
; 0.381 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[3] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.043     ; 0.563      ;
; 0.384 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[4] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.043     ; 0.560      ;
; 0.384 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[1] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.043     ; 0.560      ;
; 0.415 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[4] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.043     ; 0.529      ;
; 0.416 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[1] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.043     ; 0.528      ;
; 0.420 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[5] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.043     ; 0.524      ;
; 0.553 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[6] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.043     ; 0.391      ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:inst2|clkOut'                                                                                                                    ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.203 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[6] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.043      ; 0.330      ;
; 0.299 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[5] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.043      ; 0.426      ;
; 0.304 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[4] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.043      ; 0.431      ;
; 0.304 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[1] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.043      ; 0.431      ;
; 0.305 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[3] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.043      ; 0.432      ;
; 0.325 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[4] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.043      ; 0.452      ;
; 0.325 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[1] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.043      ; 0.452      ;
; 0.327 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[2] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.043      ; 0.454      ;
; 0.333 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.043      ; 0.460      ;
; 0.364 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[3] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.043      ; 0.491      ;
; 0.377 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[2] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.043      ; 0.504      ;
; 0.394 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[5] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.043      ; 0.521      ;
; 0.454 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[6] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.043      ; 0.581      ;
; 0.457 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[0] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.043      ; 0.584      ;
; 0.485 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.043      ; 0.612      ;
; 0.505 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.043      ; 0.632      ;
; 0.567 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[7] ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.043      ; 0.694      ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                       ;
+-------+---------------------------------+---------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.298 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; ClkDividerN:inst2|s_counter[30] ; ClkDividerN:inst2|s_counter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; ClkDividerN:inst2|s_counter[4]  ; ClkDividerN:inst2|s_counter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; ClkDividerN:inst2|s_counter[2]  ; ClkDividerN:inst2|s_counter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[1]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; ClkDividerN:inst2|s_counter[29] ; ClkDividerN:inst2|s_counter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[28] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[26] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst2|s_counter[18] ; ClkDividerN:inst2|s_counter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst2|s_counter[16] ; ClkDividerN:inst2|s_counter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|s_counter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst2|s_counter[6]  ; ClkDividerN:inst2|s_counter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst2|s_counter[3]  ; ClkDividerN:inst2|s_counter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[27] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; ClkDividerN:inst2|s_counter[8]  ; ClkDividerN:inst2|s_counter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.311 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[0]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.437      ;
; 0.423 ; ClkDividerN:inst2|clkOut        ; ClkDividerN:inst2|clkOut        ; ClkDividerN:inst2|clkOut ; CLOCK_50    ; 0.000        ; 1.651      ; 2.293      ;
; 0.447 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.573      ;
; 0.448 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; ClkDividerN:inst2|s_counter[29] ; ClkDividerN:inst2|s_counter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; ClkDividerN:inst2|s_counter[3]  ; ClkDividerN:inst2|s_counter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|s_counter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.450 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[28] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.457 ; ClkDividerN:inst2|s_counter[4]  ; ClkDividerN:inst2|s_counter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.457 ; ClkDividerN:inst2|s_counter[2]  ; ClkDividerN:inst2|s_counter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.458 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[1]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[27] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; ClkDividerN:inst2|s_counter[8]  ; ClkDividerN:inst2|s_counter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.460 ; ClkDividerN:inst2|s_counter[4]  ; ClkDividerN:inst2|s_counter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; ClkDividerN:inst2|s_counter[2]  ; ClkDividerN:inst2|s_counter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; ClkDividerN:inst2|s_counter[16] ; ClkDividerN:inst2|s_counter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; ClkDividerN:inst2|s_counter[6]  ; ClkDividerN:inst2|s_counter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; ClkDividerN:inst2|s_counter[28] ; ClkDividerN:inst2|s_counter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[28] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[26] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; ClkDividerN:inst2|s_counter[8]  ; ClkDividerN:inst2|s_counter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.511 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.512 ; ClkDividerN:inst2|s_counter[3]  ; ClkDividerN:inst2|s_counter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.512 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|s_counter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.513 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.639      ;
; 0.513 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.639      ;
; 0.514 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.515 ; ClkDividerN:inst2|s_counter[3]  ; ClkDividerN:inst2|s_counter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.516 ; ClkDividerN:inst2|s_counter[27] ; ClkDividerN:inst2|s_counter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.642      ;
; 0.517 ; ClkDividerN:inst2|s_counter[23] ; ClkDividerN:inst2|s_counter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.518 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.523 ; ClkDividerN:inst2|s_counter[2]  ; ClkDividerN:inst2|s_counter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.524 ; ClkDividerN:inst2|s_counter[6]  ; ClkDividerN:inst2|s_counter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.524 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.524 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.525 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[27] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.651      ;
; 0.525 ; ClkDividerN:inst2|s_counter[8]  ; ClkDividerN:inst2|s_counter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.651      ;
; 0.526 ; ClkDividerN:inst2|s_counter[4]  ; ClkDividerN:inst2|s_counter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.526 ; ClkDividerN:inst2|s_counter[2]  ; ClkDividerN:inst2|s_counter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.526 ; ClkDividerN:inst2|s_counter[22] ; ClkDividerN:inst2|s_counter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.527 ; ClkDividerN:inst2|s_counter[6]  ; ClkDividerN:inst2|s_counter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.527 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.527 ; ClkDividerN:inst2|s_counter[26] ; ClkDividerN:inst2|s_counter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.528 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[28] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.654      ;
; 0.529 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.044      ; 0.657      ;
; 0.532 ; ClkDividerN:inst2|s_counter[17] ; ClkDividerN:inst2|s_counter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.658      ;
; 0.532 ; ClkDividerN:inst2|s_counter[25] ; ClkDividerN:inst2|s_counter[26] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.658      ;
; 0.533 ; ClkDividerN:inst2|s_counter[15] ; ClkDividerN:inst2|s_counter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.659      ;
; 0.576 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.702      ;
; 0.577 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.703      ;
; 0.579 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.705      ;
; 0.579 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.044      ; 0.707      ;
; 0.580 ; ClkDividerN:inst2|s_counter[1]  ; ClkDividerN:inst2|s_counter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.706      ;
; 0.581 ; ClkDividerN:inst2|s_counter[3]  ; ClkDividerN:inst2|s_counter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.707      ;
; 0.583 ; ClkDividerN:inst2|s_counter[23] ; ClkDividerN:inst2|s_counter[26] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.709      ;
; 0.589 ; ClkDividerN:inst2|s_counter[4]  ; ClkDividerN:inst2|s_counter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.715      ;
; 0.590 ; ClkDividerN:inst2|s_counter[6]  ; ClkDividerN:inst2|s_counter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.716      ;
; 0.590 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.716      ;
; 0.591 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.717      ;
; 0.591 ; ClkDividerN:inst2|s_counter[10] ; ClkDividerN:inst2|s_counter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.044      ; 0.719      ;
; 0.592 ; ClkDividerN:inst2|s_counter[4]  ; ClkDividerN:inst2|s_counter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.718      ;
; 0.592 ; ClkDividerN:inst2|s_counter[2]  ; ClkDividerN:inst2|s_counter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.718      ;
; 0.592 ; ClkDividerN:inst2|s_counter[22] ; ClkDividerN:inst2|s_counter[26] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.718      ;
; 0.593 ; ClkDividerN:inst2|s_counter[18] ; ClkDividerN:inst2|s_counter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.719      ;
; 0.593 ; ClkDividerN:inst2|s_counter[0]  ; ClkDividerN:inst2|s_counter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.719      ;
; 0.594 ; ClkDividerN:inst2|s_counter[24] ; ClkDividerN:inst2|s_counter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.720      ;
; 0.595 ; ClkDividerN:inst2|s_counter[12] ; ClkDividerN:inst2|s_counter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.044      ; 0.723      ;
; 0.595 ; ClkDividerN:inst2|s_counter[25] ; ClkDividerN:inst2|s_counter[27] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.721      ;
; 0.595 ; ClkDividerN:inst2|s_counter[21] ; ClkDividerN:inst2|s_counter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.721      ;
; 0.598 ; ClkDividerN:inst2|s_counter[25] ; ClkDividerN:inst2|s_counter[28] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.724      ;
; 0.599 ; ClkDividerN:inst2|s_counter[15] ; ClkDividerN:inst2|s_counter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.725      ;
; 0.609 ; ClkDividerN:inst2|s_counter[25] ; ClkDividerN:inst2|s_counter[25] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.735      ;
; 0.610 ; ClkDividerN:inst2|s_counter[20] ; ClkDividerN:inst2|s_counter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.736      ;
; 0.624 ; ClkDividerN:inst2|s_counter[14] ; ClkDividerN:inst2|s_counter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.750      ;
; 0.642 ; ClkDividerN:inst2|s_counter[5]  ; ClkDividerN:inst2|s_counter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.768      ;
; 0.644 ; ClkDividerN:inst2|s_counter[3]  ; ClkDividerN:inst2|s_counter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.770      ;
; 0.645 ; ClkDividerN:inst2|s_counter[9]  ; ClkDividerN:inst2|s_counter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.044      ; 0.773      ;
; 0.645 ; ClkDividerN:inst2|s_counter[11] ; ClkDividerN:inst2|s_counter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.044      ; 0.773      ;
; 0.646 ; ClkDividerN:inst2|s_counter[23] ; ClkDividerN:inst2|s_counter[27] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.772      ;
+-------+---------------------------------+---------------------------------+--------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Clock                     ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -4.314  ; 0.203 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                 ; -4.314  ; 0.298 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:inst2|clkOut ; -0.772  ; 0.203 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS           ; -73.006 ; 0.0   ; 0.0      ; 0.0     ; -54.4               ;
;  CLOCK_50                 ; -69.675 ; 0.000 ; N/A      ; N/A     ; -44.120             ;
;  ClkDividerN:inst2|clkOut ; -3.331  ; 0.000 ; N/A      ; N/A     ; -10.280             ;
+---------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0        ; 0        ; 0        ; 17       ;
; ClkDividerN:inst2|clkOut ; CLOCK_50                 ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 908      ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0        ; 0        ; 0        ; 17       ;
; ClkDividerN:inst2|clkOut ; CLOCK_50                 ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 908      ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 30    ; 30   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------+
; Clock Status Summary                                                     ;
+--------------------------+--------------------------+------+-------------+
; Target                   ; Clock                    ; Type ; Status      ;
+--------------------------+--------------------------+------+-------------+
; CLOCK_50                 ; CLOCK_50                 ; Base ; Constrained ;
; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; Base ; Constrained ;
+--------------------------+--------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Fri May 07 10:22:24 2021
Info: Command: quartus_sta SeqShiftUnit_Demo -c SeqShiftUnit_Demo
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SeqShiftUnit_Demo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ClkDividerN:inst2|clkOut ClkDividerN:inst2|clkOut
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.314
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.314             -69.675 CLOCK_50 
    Info (332119):    -0.772              -3.331 ClkDividerN:inst2|clkOut 
Info (332146): Worst-case hold slack is 0.462
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.462               0.000 ClkDividerN:inst2|clkOut 
    Info (332119):     0.653               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.120 CLOCK_50 
    Info (332119):    -1.285             -10.280 ClkDividerN:inst2|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.890
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.890             -59.698 CLOCK_50 
    Info (332119):    -0.597              -2.214 ClkDividerN:inst2|clkOut 
Info (332146): Worst-case hold slack is 0.425
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.425               0.000 ClkDividerN:inst2|clkOut 
    Info (332119):     0.598               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.120 CLOCK_50 
    Info (332119):    -1.285             -10.280 ClkDividerN:inst2|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.643
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.643             -19.209 CLOCK_50 
    Info (332119):     0.135               0.000 ClkDividerN:inst2|clkOut 
Info (332146): Worst-case hold slack is 0.203
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.203               0.000 ClkDividerN:inst2|clkOut 
    Info (332119):     0.298               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.957 CLOCK_50 
    Info (332119):    -1.000              -8.000 ClkDividerN:inst2|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4835 megabytes
    Info: Processing ended: Fri May 07 10:22:26 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


