sin_data.v,verilog,xil_defaultlib,../../../../bsc_mandelbulb1.gen/sources_1/ip/sin_data/sim/sin_data.v,
glbl.v,Verilog,xil_defaultlib,glbl.v
