#**************************************************************
# This .sdc file is created by Terasic Tool.
# Users are recommended to modify this file to match users logic.
#**************************************************************

#**************************************************************
# Create Clock
#**************************************************************



create_clock -name "clock_50" -period "50.0 MHz" [get_ports MAX10_CLK1_50]

# 
create_generated_clock -add -source "inst_pll|altpll_component|auto_generated|pll1|inclk[0]" \
             -name "clk_50MHz" -divide_by 25 \
             -master_clock "clock_50" \
             [get_pins "inst_pll|altpll_component|auto_generated|pll1|clk[0]"]


             
# correct divider value of 100.000 not possible, so omit
create_generated_clock -add -source "inst_pll|altpll_component|auto_generated|pll1|clk[0]" \
             -name "clk_10Hz" \
             [get_pins "inst_tff_clk|q"]


#**************************************************************
# Create Generated Clock
#**************************************************************
derive_pll_clocks



#**************************************************************
# Set Clock Latency
#**************************************************************



#**************************************************************
# Set Clock Uncertainty
#**************************************************************
derive_clock_uncertainty



#**************************************************************
# Set Input Delay
#**************************************************************



#**************************************************************
# Set Output Delay
#**************************************************************



#**************************************************************
# Set Clock Groups
#**************************************************************



#**************************************************************
# Set False Path
#**************************************************************



#**************************************************************
# Set Multicycle Path
#**************************************************************



#**************************************************************
# Set Maximum Delay
#**************************************************************



#**************************************************************
# Set Minimum Delay
#**************************************************************



#**************************************************************
# Set Input Transition
#**************************************************************



#**************************************************************
# Set Load
#**************************************************************


#################################
# No constraints on ...
set_false_path -from [get_ports {KEY[*] SW[*]}]
set_false_path -to [get_ports {LEDR[*] ARDUINO_IO* HEX*}]

