module
input a0, a1, a2;
output m5;
wire n1;

NAND2 U3 ( .A(a0), .B(a1), .Y(n1) );
NAND2 U4 ( .A(n1), .B(a2), .Y(m5) );
