Partition Merge report for alu_dataflow_test
Sun May 01 14:50:49 2016
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------+
; Partition Merge Summary                                                      ;
+---------------------------------+--------------------------------------------+
; Partition Merge Status          ; Successful - Sun May 01 14:50:49 2016      ;
; Quartus II 64-Bit Version       ; 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name                   ; alu_dataflow_test                          ;
; Top-level Entity Name           ; alu_dataflow_de1soc_test                   ;
; Family                          ; Cyclone V                                  ;
; Logic utilization (in ALMs)     ; N/A                                        ;
; Total registers                 ; 1339                                       ;
; Total pins                      ; 67                                         ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 9,472                                      ;
; Total DSP Blocks                ; 0                                          ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI PMA TX Serializers   ; 0                                          ;
; Total PLLs                      ; 0                                          ;
; Total DLLs                      ; 0                                          ;
+---------------------------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                         ;
+----------------------+---------------+-----------+--------------------------------+-------------------+--------------------------------------+---------+
; Name                 ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                    ; Details ;
+----------------------+---------------+-----------+--------------------------------+-------------------+--------------------------------------+---------+
; HEX0[2]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HexEncoder:hex0|WideOr4~0            ; N/A     ;
; HEX0[2]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; HexEncoder:hex0|WideOr4~0            ; N/A     ;
; LEDR[0]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; enter~_wirecell                      ; N/A     ;
; LEDR[0]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; enter~_wirecell                      ; N/A     ;
; LEDR[1]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; KEY[2]~_wirecell                     ; N/A     ;
; LEDR[1]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; KEY[2]~_wirecell                     ; N/A     ;
; LEDR[2]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; rst~_wirecell                        ; N/A     ;
; LEDR[2]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; rst~_wirecell                        ; N/A     ;
; LEDR[3]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ~GND                                 ; N/A     ;
; LEDR[3]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ~GND                                 ; N/A     ;
; LEDR[4]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[4]                                ; N/A     ;
; LEDR[4]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[4]                                ; N/A     ;
; LEDR[5]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[5]                                ; N/A     ;
; LEDR[5]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[5]                                ; N/A     ;
; LEDR[6]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[6]                                ; N/A     ;
; LEDR[6]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[6]                                ; N/A     ;
; LEDR[8]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; div_clock:clock_divider|div_clks[23] ; N/A     ;
; LEDR[9]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CLOCK_50                             ; N/A     ;
; LEDR[9]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CLOCK_50                             ; N/A     ;
; SW[0]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[0]                                ; N/A     ;
; SW[0]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[0]                                ; N/A     ;
; SW[1]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[1]                                ; N/A     ;
; SW[1]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[1]                                ; N/A     ;
; SW[2]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[2]                                ; N/A     ;
; SW[2]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[2]                                ; N/A     ;
; SW[3]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[3]                                ; N/A     ;
; SW[3]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[3]                                ; N/A     ;
; SW[4]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[4]                                ; N/A     ;
; SW[4]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[4]                                ; N/A     ;
; SW[5]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[5]                                ; N/A     ;
; SW[5]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[5]                                ; N/A     ;
; SW[6]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[6]                                ; N/A     ;
; SW[6]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[6]                                ; N/A     ;
; SW[7]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[7]                                ; N/A     ;
; SW[7]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[7]                                ; N/A     ;
; SW[8]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[8]                                ; N/A     ;
; SW[8]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[8]                                ; N/A     ;
; SW[9]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[9]                                ; N/A     ;
; SW[9]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; SW[9]                                ; N/A     ;
; backspace            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; backspace                            ; N/A     ;
; backspace            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; backspace                            ; N/A     ;
; operand0[0]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[0]                          ; N/A     ;
; operand0[0]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[0]                          ; N/A     ;
; operand0[10]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[10]                         ; N/A     ;
; operand0[10]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[10]                         ; N/A     ;
; operand0[11]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[11]                         ; N/A     ;
; operand0[11]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[11]                         ; N/A     ;
; operand0[12]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[12]                         ; N/A     ;
; operand0[12]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[12]                         ; N/A     ;
; operand0[13]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[13]                         ; N/A     ;
; operand0[13]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[13]                         ; N/A     ;
; operand0[14]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[14]                         ; N/A     ;
; operand0[14]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[14]                         ; N/A     ;
; operand0[15]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[15]                         ; N/A     ;
; operand0[15]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[15]                         ; N/A     ;
; operand0[1]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[1]                          ; N/A     ;
; operand0[1]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[1]                          ; N/A     ;
; operand0[2]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[2]                          ; N/A     ;
; operand0[2]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[2]                          ; N/A     ;
; operand0[3]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[3]                          ; N/A     ;
; operand0[3]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[3]                          ; N/A     ;
; operand0[4]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[4]                          ; N/A     ;
; operand0[4]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[4]                          ; N/A     ;
; operand0[5]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[5]                          ; N/A     ;
; operand0[5]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[5]                          ; N/A     ;
; operand0[6]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[6]                          ; N/A     ;
; operand0[6]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[6]                          ; N/A     ;
; operand0[7]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[7]                          ; N/A     ;
; operand0[7]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[7]                          ; N/A     ;
; operand0[8]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[8]                          ; N/A     ;
; operand0[8]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[8]                          ; N/A     ;
; operand0[9]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[9]                          ; N/A     ;
; operand0[9]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand0[9]                          ; N/A     ;
; operand1[0]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[0]                          ; N/A     ;
; operand1[0]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[0]                          ; N/A     ;
; operand1[10]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[10]                         ; N/A     ;
; operand1[10]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[10]                         ; N/A     ;
; operand1[11]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[11]                         ; N/A     ;
; operand1[11]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[11]                         ; N/A     ;
; operand1[12]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[12]                         ; N/A     ;
; operand1[12]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[12]                         ; N/A     ;
; operand1[13]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[13]                         ; N/A     ;
; operand1[13]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[13]                         ; N/A     ;
; operand1[14]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[14]                         ; N/A     ;
; operand1[14]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[14]                         ; N/A     ;
; operand1[15]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[15]                         ; N/A     ;
; operand1[15]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[15]                         ; N/A     ;
; operand1[1]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[1]                          ; N/A     ;
; operand1[1]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[1]                          ; N/A     ;
; operand1[2]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[2]                          ; N/A     ;
; operand1[2]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[2]                          ; N/A     ;
; operand1[3]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[3]                          ; N/A     ;
; operand1[3]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[3]                          ; N/A     ;
; operand1[4]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[4]                          ; N/A     ;
; operand1[4]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[4]                          ; N/A     ;
; operand1[5]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[5]                          ; N/A     ;
; operand1[5]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[5]                          ; N/A     ;
; operand1[6]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[6]                          ; N/A     ;
; operand1[6]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[6]                          ; N/A     ;
; operand1[7]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[7]                          ; N/A     ;
; operand1[7]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[7]                          ; N/A     ;
; operand1[8]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[8]                          ; N/A     ;
; operand1[8]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[8]                          ; N/A     ;
; operand1[9]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[9]                          ; N/A     ;
; operand1[9]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; operand1[9]                          ; N/A     ;
; rst                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; rst                                  ; N/A     ;
; rst                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; rst                                  ; N/A     ;
; KEY[0]               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; KEY[0]                               ; N/A     ;
; KEY[0]               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; KEY[0]                               ; N/A     ;
; KEY[1]               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; KEY[1]                               ; N/A     ;
; KEY[1]               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; KEY[1]                               ; N/A     ;
; KEY[2]               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; KEY[2]                               ; N/A     ;
; KEY[2]               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; KEY[2]                               ; N/A     ;
; KEY[3]               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; KEY[3]                               ; N/A     ;
; KEY[3]               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; KEY[3]                               ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND  ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND  ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND  ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND  ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND  ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND  ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND  ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND  ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND  ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND  ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND  ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND  ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND  ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND  ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND  ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND  ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND  ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND  ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND  ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND  ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND  ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND  ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC  ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC  ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC  ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC  ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC  ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC  ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC  ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC  ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC  ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC  ; N/A     ;
; enter                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; enter                                ; N/A     ;
; enter                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; enter                                ; N/A     ;
; hex_value[0][0]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[0][0]                      ; N/A     ;
; hex_value[0][0]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[0][0]                      ; N/A     ;
; hex_value[0][1]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[0][1]                      ; N/A     ;
; hex_value[0][1]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[0][1]                      ; N/A     ;
; hex_value[0][2]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[0][2]                      ; N/A     ;
; hex_value[0][2]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[0][2]                      ; N/A     ;
; hex_value[0][3]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[0][3]                      ; N/A     ;
; hex_value[0][3]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[0][3]                      ; N/A     ;
; hex_value[1][0]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[1][0]                      ; N/A     ;
; hex_value[1][0]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[1][0]                      ; N/A     ;
; hex_value[1][1]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[1][1]                      ; N/A     ;
; hex_value[1][1]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[1][1]                      ; N/A     ;
; hex_value[1][2]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[1][2]                      ; N/A     ;
; hex_value[1][2]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[1][2]                      ; N/A     ;
; hex_value[1][3]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[1][3]                      ; N/A     ;
; hex_value[1][3]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[1][3]                      ; N/A     ;
; hex_value[2][0]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[2][0]                      ; N/A     ;
; hex_value[2][0]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[2][0]                      ; N/A     ;
; hex_value[2][1]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[2][1]                      ; N/A     ;
; hex_value[2][1]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[2][1]                      ; N/A     ;
; hex_value[2][2]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[2][2]                      ; N/A     ;
; hex_value[2][2]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[2][2]                      ; N/A     ;
; hex_value[2][3]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[2][3]                      ; N/A     ;
; hex_value[2][3]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[2][3]                      ; N/A     ;
; hex_value[3][0]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[3][0]                      ; N/A     ;
; hex_value[3][0]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[3][0]                      ; N/A     ;
; hex_value[3][1]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[3][1]                      ; N/A     ;
; hex_value[3][1]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[3][1]                      ; N/A     ;
; hex_value[3][2]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[3][2]                      ; N/A     ;
; hex_value[3][2]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[3][2]                      ; N/A     ;
; hex_value[3][3]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[3][3]                      ; N/A     ;
; hex_value[3][3]      ; post-fitting  ; connected ; Top                            ; post-synthesis    ; hex_value[3][3]                      ; N/A     ;
+----------------------+---------------+-----------+--------------------------------+-------------------+--------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                    ;
+---------------------------------------------+------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top  ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+------+------------------+--------------------------------+--------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 142  ; 61               ; 594                            ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Combinational ALUT usage for logic          ; 259  ; 90               ; 298                            ; 0                              ;
;     -- 7 input functions                    ; 8    ; 1                ; 0                              ; 0                              ;
;     -- 6 input functions                    ; 64   ; 10               ; 73                             ; 0                              ;
;     -- 5 input functions                    ; 81   ; 24               ; 96                             ; 0                              ;
;     -- 4 input functions                    ; 19   ; 16               ; 22                             ; 0                              ;
;     -- <=3 input functions                  ; 87   ; 39               ; 107                            ; 0                              ;
; Memory ALUT usage                           ; 0    ; 0                ; 0                              ; 0                              ;
;     -- 64-address deep                      ; 0    ; 0                ; 0                              ; 0                              ;
;     -- 32-address deep                      ; 0    ; 0                ; 0                              ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Dedicated logic registers                   ; 87   ; 90               ; 1162                           ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
;                                             ;      ;                  ;                                ;                                ;
; I/O pins                                    ; 67   ; 0                ; 0                              ; 0                              ;
; I/O registers                               ; 0    ; 0                ; 0                              ; 0                              ;
; Total block memory bits                     ; 0    ; 0                ; 9472                           ; 0                              ;
; Total block memory implementation bits      ; 0    ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 0    ; 0                ; 0                              ; 1                              ;
;                                             ;      ;                  ;                                ;                                ;
; Connections                                 ;      ;                  ;                                ;                                ;
;     -- Input Connections                    ; 0    ; 133              ; 1780                           ; 1                              ;
;     -- Registered Input Connections         ; 0    ; 109              ; 1329                           ; 0                              ;
;     -- Output Connections                   ; 915  ; 295              ; 33                             ; 671                            ;
;     -- Registered Output Connections        ; 868  ; 294              ; 0                              ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Internal Connections                        ;      ;                  ;                                ;                                ;
;     -- Total Connections                    ; 2356 ; 928              ; 6274                           ; 680                            ;
;     -- Registered Connections               ; 1442 ; 752              ; 4644                           ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; External Connections                        ;      ;                  ;                                ;                                ;
;     -- Top                                  ; 0    ; 1                ; 914                            ; 0                              ;
;     -- sld_hub:auto_hub                     ; 1    ; 20               ; 285                            ; 122                            ;
;     -- sld_signaltap:auto_signaltap_0       ; 914  ; 285              ; 64                             ; 550                            ;
;     -- hard_block:auto_generated_inst       ; 0    ; 122              ; 550                            ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Partition Interface                         ;      ;                  ;                                ;                                ;
;     -- Input Ports                          ; 18   ; 21               ; 280                            ; 4                              ;
;     -- Output Ports                         ; 87   ; 39               ; 162                            ; 9                              ;
;     -- Bidir Ports                          ; 0    ; 0                ; 0                              ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Registered Ports                            ;      ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0    ; 13               ; 153                            ; 0                              ;
;     -- Registered Output Ports              ; 0    ; 28               ; 149                            ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Port Connectivity                           ;      ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0    ; 1                ; 24                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0    ; 1                ; 1                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0    ; 0                ; 10                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0    ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0    ; 1                ; 76                             ; 0                              ;
;     -- Output Ports with no Source          ; 0    ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0    ; 2                ; 81                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0    ; 15               ; 151                            ; 0                              ;
+---------------------------------------------+------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+----------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                               ;
+-----------------------------------+-----------+---------------+----------+-------------+
; Name                              ; Partition ; Type          ; Location ; Status      ;
+-----------------------------------+-----------+---------------+----------+-------------+
; CLOCK_50                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- CLOCK_50                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- CLOCK_50~input             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; KEY[0]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[0]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[0]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; KEY[1]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[1]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[1]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; KEY[2]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[2]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[2]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; KEY[3]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[3]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[3]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[7]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[7]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[7]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[8]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[8]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[8]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[9]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[9]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[9]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[0]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[0]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[0]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[1]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[1]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[1]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[2]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[2]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[2]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[3]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[3]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[3]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[4]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[4]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[4]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[5]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[5]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[5]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[6]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[6]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[6]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[7]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[7]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[7]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[8]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[8]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[8]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[9]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[9]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[9]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tck               ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tck        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tck~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tdi               ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tdi        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdi~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tdo               ; Top       ; Output Port   ; n/a      ;             ;
;     -- altera_reserved_tdo        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdo~output ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tms               ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tms        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tms~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.backspace              ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand0_0_            ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand0_10_           ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand0_11_           ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand0_12_           ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand0_13_           ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand0_14_           ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand0_15_           ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand0_1_            ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand0_2_            ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand0_3_            ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand0_4_            ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand0_5_            ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand0_6_            ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand0_7_            ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand0_8_            ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand0_9_            ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand1_0_            ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand1_10_           ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand1_11_           ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand1_12_           ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand1_13_           ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand1_14_           ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand1_15_           ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand1_1_            ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand1_2_            ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand1_3_            ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand1_4_            ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand1_5_            ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand1_6_            ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand1_7_            ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand1_8_            ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.operand1_9_            ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.rst                    ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
+-----------------------------------+-----------+---------------+----------+-------------+


+------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                             ;
+---------------------------------------------+--------------------------------------+
; Resource                                    ; Usage                                ;
+---------------------------------------------+--------------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 799                                  ;
;                                             ;                                      ;
; Combinational ALUT usage for logic          ; 647                                  ;
;     -- 7 input functions                    ; 9                                    ;
;     -- 6 input functions                    ; 147                                  ;
;     -- 5 input functions                    ; 201                                  ;
;     -- 4 input functions                    ; 57                                   ;
;     -- <=3 input functions                  ; 233                                  ;
;                                             ;                                      ;
; Dedicated logic registers                   ; 1339                                 ;
;                                             ;                                      ;
; I/O pins                                    ; 67                                   ;
; Total MLAB memory bits                      ; 0                                    ;
; Total block memory bits                     ; 9472                                 ;
; Total DSP Blocks                            ; 0                                    ;
; Maximum fan-out node                        ; div_clock:clock_divider|div_clks[23] ;
; Maximum fan-out                             ; 769                                  ;
; Total fan-out                               ; 8263                                 ;
; Average fan-out                             ; 3.75                                 ;
+---------------------------------------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6584:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 128          ; 74           ; 128          ; 74           ; 9472 ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Partition Merge
    Info: Version 14.0.0 Build 200 06/17/2014 SJ Web Edition
    Info: Processing started: Sun May 01 14:50:48 2016
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off alu_dataflow_test -c alu_dataflow_test --merge=on
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Succesfully connected in-system debug instance "auto_signaltap_0" to all 181 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 9 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 1844 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 18 input pins
    Info (21059): Implemented 53 output pins
    Info (21061): Implemented 1698 logic cells
    Info (21064): Implemented 74 RAM segments
Info: Quartus II 64-Bit Partition Merge was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 629 megabytes
    Info: Processing ended: Sun May 01 14:50:49 2016
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


