# Prova finale Reti Logiche 2024: interfaccia seriale asincrona UART


### Valutazione: 30/30
L’obiettivo del progetto è la progettazione di un’interfaccia seriale asincrona full duplex che
contenga un trasmettitore ed un ricevitore UART dotati di segnalazione hardware del controllo
di flusso.

La repository contiene il codice VHDL che descrive il componente e una relazione che ne descrive la specifica, l'architettura e il test bench effettuato.
## Membri
- [Davide Ghisolfi](https://github.com/DavideGhiiso)
- [Gioele Guaiumi](https://github.com/Zendikcar)
