# üìÑ Explica√ß√£o do Arquivo `O3CPU.py`

## **O QUE √â ESTE ARQUIVO?**

Este √© um **arquivo de configura√ß√£o Python** do GEM5 que define os **par√¢metros microarquiteturais** da CPU `DerivO3CPU` (a CPU Out-of-Order que voc√™ est√° usando no TP5).

Pense nele como um "blueprint" ou "receita" que especifica:
- Quantos registradores f√≠sicos tem a CPU?
- Qual √© a largura do pipeline (fetch width, decode width, etc.)?
- Tamanho das filas de instru√ß√£o?
- Como gerenciar depend√™ncias de mem√≥ria?

---

## **COMO √â USADO NO TP5?**

Quando voc√™ executa:

```bash
$GEM5/build/ARM/gem5.fast $GEM5/configs/example/se.py \
  --cpu-type=DerivO3CPU \
  --caches --l2cache \
  -n 4 \
  -c $GEM5/../test_omp -o "4 64"
```

O que acontece √©:
1. O `se.py` procura pela classe `DerivO3CPU` 
2. Carrega os **par√¢metros padr√£o** deste arquivo `O3CPU.py
`
3. Instancia 4 c√≥pias dessa CPU (por `-n 4`)
4. Executa a simula√ß√£o com esses par√¢metros

---

## **ESTRUTURA GERAL**

```python
class DerivO3CPU(BaseCPU):
    type = 'DerivO3CPU'
    # ... todos os par√¢metros abaixo
```

A classe `DerivO3CPU` **herda** de `BaseCPU`, ou seja, j√° tem alguns par√¢metros b√°sicos, mas adiciona os espec√≠ficos do pipeline Out-of-Order.

---

## **OS PAR√ÇMETROS PRINCIPAIS (AGRUPADOS POR CATEGORIA)**

### **1Ô∏è‚É£ CONFIGURA√á√ÉO GERAL**

```python
activity = Param.Unsigned(0, "Initial count")
cachePorts = Param.Unsigned(200, "Cache Ports")
```

- `cachePorts`: Quantas requisi√ß√µes simult√¢neas √† cache?
  - 200 = bastante generoso (n√£o √© o gargalo)
  - Importante para multicore: cada core precisa acessar cache

---

### **2Ô∏è‚É£ PIPELINE - EST√ÅGIOS E LAT√äNCIAS**

O pipeline Out-of-Order tem 5 est√°gios principais:

```
FETCH ‚Üí DECODE ‚Üí RENAME ‚Üí IEW (Issue/Execute/Writeback) ‚Üí COMMIT
```

#### **FETCH (buscar instru√ß√µes)**

```python
decodeToFetchDelay = Param.Cycles(1, "Decode to fetch delay")
renameToFetchDelay = Param.Cycles(1, "Rename to fetch delay")
iewToFetchDelay = Param.Cycles(1, "Issue/Execute/Writeback to fetch delay")
commitToFetchDelay = Param.Cycles(1, "Commit to fetch delay")
fetchWidth = Param.Unsigned(8, "Fetch width")
fetchBufferSize = Param.Unsigned(64, "Fetch buffer size in bytes")
fetchQueueSize = Param.Unsigned(32, "Fetch queue size in micro-ops")
```

- `fetchWidth = 8`: Busca **8 instru√ß√µes por ciclo**
- `fetchQueueSize = 32`: Buffer que armazena at√© 32 micro-ops aguardando decodifica√ß√£o

#### **DECODE (decodificar instru√ß√µes)**

```python
decodeWidth = Param.Unsigned(8, "Decode width")
fetchToDecodeDelay = Param.Cycles(1, "Fetch to decode delay")
renameToDecodeDelay = Param.Cycles(1, "Rename to decode delay")
```

- `decodeWidth = 8`: Decodifica **8 instru√ß√µes por ciclo**
- Lat√™ncia de 1 ciclo entre etapas

#### **RENAME (renomea√ß√£o de registradores)**

```python
renameWidth = Param.Unsigned(8, "Rename width")
renameToDecodeDelay = Param.Cycles(1, "Rename to decode delay")
decodeToRenameDelay = Param.Cycles(1, "Decode to rename delay")
iewToRenameDelay = Param.Cycles(1, "Issue/Execute/Writeback to rename delay")
commitToRenameDelay = Param.Cycles(1, "Commit to rename delay")
```

- **Por que "rename"?** Para permitir execu√ß√£o fora-de-ordem sem conflitos falsos
- Se temos `mov rax, 1` seguido de `add rax, 2`, renaming faz:
  - `mov p0, 1` (registrador f√≠sico 0)
  - `add p1, p0, 2` (registrador f√≠sico 1)
  - Permitem executar "fora de ordem" sem conflitos

#### **IEW (Issue/Execute/Writeback)**

```python
issueWidth = Param.Unsigned(8, "Issue width")
issueToExecuteDelay = Param.Cycles(1, "Issue to execute delay")
wbWidth = Param.Unsigned(8, "Writeback width")
dispatchWidth = Param.Unsigned(8, "Dispatch width")
```

- `issueWidth = 8`: **8 instru√ß√µes podem ser lan√ßadas por ciclo**
- Isso permite paralelismo real (m√∫ltiplas instru√ß√µes executando simultaneamente)

#### **COMMIT (confirmar resultados)**

```python
commitWidth = Param.Unsigned(8, "Commit width")
squashWidth = Param.Unsigned(8, "Squash width")
```

- Confirma resultados de at√© 8 instru√ß√µes por ciclo
- `squashWidth`: Quantas instru√ß√µes descartar se houver erro (branch misprediction)

---

### **3Ô∏è‚É£ MEM√ìRIA E DEPEND√äNCIAS**

```python
LQEntries = Param.Unsigned(32, "Number of load queue entries")
SQEntries = Param.Unsigned(32, "Number of store queue entries")
LSQDepCheckShift = Param.Unsigned(4, "Number of places to shift addr before check")
LSQCheckLoads = Param.Bool(True, "Should dependency violations be checked...")
store_set_clear_period = Param.Unsigned(250000, "Number of load/store insts...")
LFSTSize = Param.Unsigned(1024, "Last fetched store table size")
SSITSize = Param.Unsigned(1024, "Store set ID table size")
```

**O que isso tudo significa?**

- **Load Queue (32 entradas)**: Armazena at√© 32 loads em execu√ß√£o
- **Store Queue (32 entradas)**: Armazena at√© 32 stores em execu√ß√£o
- **Dependency Check**: Verifica se um `load` depende de um `store` anterior
  - Problema: Se n√£o verifica, pode ler dados errados
  - Se verifica sempre, √© lento

**Por que √© importante para matrix multiplication?**

```c
C[i][j] = A[i][k] * B[k][j] + C[i][j];
          ^^^^^^ Load   ^^^^^^ Load   ^^^^^^ Load
                                     ^^^^^^ Store
```

Se o `load` de `C[i][j]` for anterior ao `store` (fora de ordem), precisa da fila de mem√≥ria!

---

### **4Ô∏è‚É£ REGISTRADORES F√çSICOS**

```python
numPhysIntRegs = Param.Unsigned(256, "Number of physical integer registers")
numPhysFloatRegs = Param.Unsigned(256, "Number of physical floating point registers")
numPhysCCRegs = Param.Unsigned(..., "Number of physical cc registers")
```

**Por que 256 se a arquitetura ARM tem s√≥ 16?**

A t√©cnica de **renaming** precisa de **registradores f√≠sicos adicionais** para manter m√∫ltiplas vers√µes de valores. 

Exemplo:
```
Original:
  r0 = 1
  r0 = r0 + 2  (depende de r0 anterior)
  r0 = r0 * 3  (depende de r0 anterior)

Com Renaming (256 registradores f√≠sicos):
  p0 = 1
  p1 = p0 + 2
  p2 = p1 * 3

Agora todas podem executar em paralelo (se n√£o h√° depend√™ncia no n√≠vel de p0, p1, p2)!
```

---

### **5Ô∏è‚É£ REORDER BUFFER (ROB)**

```python
numRobs = Param.Unsigned(1, "Number of Reorder Buffers")
numROBEntries = Param.Unsigned(192, "Number of reorder buffer entries")
```

- **ROB = Reorder Buffer**: Estrutura que mant√©m o controle da ordem das instru√ß√µes
- Permite executar fora de ordem, mas **commit na ordem correta**
- 192 entradas = pode ter at√© 192 instru√ß√µes "em voo"

**Impacto no TP5**: Com mais instru√ß√µes em voo, pode explorar mais paralelismo, mas usa mais energia e √°rea!

---

### **6Ô∏è‚É£ INSTRUCTION QUEUE (IQ)**

```python
numIQEntries = Param.Unsigned(64, "Number of instruction queue entries")
```

- Buffer onde instru√ß√µes aguardam seus operandos ficarem prontos
- 64 = bastante generoso

---

### **7Ô∏è‚É£ SMT (Simultaneous Multi-Threading)**

```python
smtNumFetchingThreads = Param.Unsigned(1, "SMT Number of Fetching Threads")
smtFetchPolicy = Param.String('SingleThread', "SMT Fetch policy")
smtLSQPolicy = Param.String('Partitioned', "SMT LSQ Sharing Policy")
smtROBPolicy = Param.String('Partitioned', "SMT ROB Sharing Policy")
```

- `smtNumFetchingThreads = 1`: **N√£o √© SMT**, apenas 1 thread por core
- Se fosse `4`, permitiria 4 threads simult√¢neas no mesmo core

---

### **8Ô∏è‚É£ BRANCH PREDICTOR**

```python
branchPreddictor = Param.BranchPredictor(TournamentBP(...), "Branch Predictor")
```

- Usa **Tournament Branch Predictor**: combina m√∫ltiplos preditores
- Cr√≠tico para manter o pipeline cheio

**No TP5**: Matrix multiplication tem loops, ent√£o branch prediction √© importante

---

### **9Ô∏è‚É£ FUNCTIONAL UNIT POOL**

```python
fuPool = Param.FUPool(DefaultFUPool(), "Functional Unit pool")
```

Define quantas unidades de execu√ß√£o existem:
- Quantas ALUs (Arithmetic Logic Units)?
- Quantas unidades de multiplica√ß√£o?
- Quantas de mem√≥ria?

Padr√£o = bastante generoso

---

### **üîü MEMORY MODEL**

```python
needsTSO = Param.Bool(buildEnv['TARGET_ISA'] == 'x86',
                      "Enable TSO Memory model")
```

- Para ARM: `needsTSO = False` (ARM usa relaxed memory model)
- Para x86: `needsTSO = True` (x86 √© mais restritivo)

---

## **COMPARA√á√ÉO COM MinorCPU**

Para entender por que `DerivO3CPU` √© mais complexo, aqui est√° a diferen√ßa:

| Aspecto | MinorCPU (In-Order) | DerivO3CPU (Out-of-Order) |
|---------|---|---|
| **Fetch Width** | Menor | 8 |
| **Decode Width** | Menor | 8 |
| **Issue Width** | Menor | 8 |
| **Registradores F√≠sicos** | ~100 | 256 |
| **ROB Entries** | ~50 | 192 |
| **Execu√ß√£o** | Ordem | Fora de ordem |
| **Lat√™ncia** | Mais simples | Mais complexa |
| **Energia** | Menor | Maior |
| **√Årea** | Menor | ~4√ó maior |

---

## **COMO ESTES PAR√ÇMETROS AFETAM SEU TP5?**

### **Nos Experimentos:**

1. **Single-Core (1 core)**:
   - `DerivO3CPU` ter√° IPC melhor porque explora paralelismo
   - Consegue esconder lat√™ncias de mem√≥ria

2. **Multi-Core (4, 8 cores)**:
   - Par√¢metros como `cachePorts=200` permitem muitos acessos √† cache
   - Mas contention no barramento compartilhado ainda afeta
   - **Renaming ajuda menos** com m√∫ltiplos cores (depend√™ncias entre cores)

3. **Nas Estat√≠sticas**:
   ```bash
   grep "system.cpu.ipc" stats.txt
   ```
   - O3: pode ter IPC > 1 mesmo em single-core
   - Minor: t√≠picamente IPC < 1

---

## **RESUMO PR√ÅTICO PARA O TP5**

| Pergunta | Resposta |
|----------|----------|
| O que √© `O3CPU.py`? | Defini√ß√£o dos par√¢metros da CPU Out-of-Order |
| Como √© usado? | GEM5 l√™ este arquivo ao instanciar `DerivO3CPU` |
| Por que 8 instru√ß√µes por ciclo? | Permite execu√ß√£o de m√∫ltiplas instru√ß√µes em paralelo |
| Por que 256 registradores? | Para renaming e explorar paralelismo |
| Por que ROB de 192 entradas? | Permite muitas instru√ß√µes "em voo" |
| Qual √© o impacto em multicore? | Reduz efici√™ncia de √°rea mas pode ter melhor IPC |

---

## **PERGUNTA DE B√îNUS PARA SEU TP5**

Quando voc√™ rodar:

```bash
grep "system.cpu0.ipc\|system.cpu1.ipc" stats_o3_4core.txt
```

Voc√™ pode notar que:
- **CPU0 tem IPC maior** que **CPU1, CPU2, CPU3**
- Por qu√™? Porque CPU0 consegue explorar paralelismo do renaming mais rapidamente, enquanto as outras competem por cache/barramento

**Isso √© um ponto excelente para sua an√°lise!**
