# 状态机实验

## 实验目的

本次实验的目的是学习状态机的设计和状态机的HDL建模。

## 基本概念

状态机由状态寄存器和组合逻辑电路构成，能够根据控制信号按照预先设定的状态进行状态转移，是协调相关信号动作、完成特定操作的控制中心。状态机简写为FSM（Finite State Machine），主要分为两大类：

第一类，若输出只和状态有关而与输入无关，则称为Moore状态机；

第二类，输出不仅和状态有关而且和输入有关系，则称为Mealy状态机。

状态机的设计可通过状态转移图、状态转移表、HDL建模等多种方法实现。

## 实验内容

1.  **实验4.1------设计Mealy状态机验证1101序列**

2.  **实验4.2------设计Moore状态机验证1101序列**

3.  **实验4.3------验证10001序列**：修改源文件和仿真文件，**任选一种状态机**以检测序列10001，并进行仿真，验证设计的正确性。

## 实验要求

1.  **实验4.3需要**找助教或老师**验收**。
