# 问题溯源
关于可见性的问题根源，可以参考[CPU Cache](/ca/12.html)一文的一致性保证章节。


# 解决方案
## 内存屏障
内存屏障的作用是十invalidate-queue里面的内容生效，或者使store-buffer里面的都生效，或者使两者都生效。语义上，内存屏障之前的所有写操作都要写入内存；内存屏障之后的读操作都可以获得同步屏障之前的写操作的结果。因此，对于敏感的程序块，写操作之后、读操作之前可以插入内存屏障。

大多数处理器提供了内存屏障指令:
- 完全内存屏障(full memory barrier)保障了早于屏障的内存读写操作的结果提交到内存之后，再执行晚于屏障的读写操作。
- 内存读屏障(read memory barrier)仅确保了内存读操作；
- 内存写屏障(write memory barrier)仅保证了内存写操作。

在X86中内存屏障的指令是这样的：
```
lfence (asm), void _mm_lfence (void) 读操作屏障
sfence (asm), void _mm_sfence (void)[1] 写操作屏障
mfence (asm), void _mm_mfence (void)[2] 读写操作屏障
```
