Fitter report for RV_FPGA_PLC_Potato
Thu Feb  7 02:08:06 2019
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. PLL Usage Summary
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Thu Feb  7 02:08:06 2019       ;
; Quartus Prime Version           ; 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Revision Name                   ; RV_FPGA_PLC_Potato                          ;
; Top-level Entity Name           ; RV_FPGA_PLC_Potato                          ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC5C6F27C7                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 3,726 / 29,080 ( 13 % )                     ;
; Total registers                 ; 6100                                        ;
; Total pins                      ; 92 / 364 ( 25 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 148,992 / 4,567,040 ( 3 % )                 ;
; Total RAM Blocks                ; 23 / 446 ( 5 % )                            ;
; Total DSP Blocks                ; 0 / 150 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 1 / 12 ( 8 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC5C6F27C7                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.11        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                      ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; toplevel:Potato_SoC|clock_generator:clkgen|clock_generator_0002:clock_generator_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                       ;                  ;                       ;
; toplevel:Potato_SoC|clock_generator:clkgen|clock_generator_0002:clock_generator_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                       ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|data_out[0]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|altsyncram:memory_rtl_0|altsyncram_n9o1:auto_generated|ram_block1a0         ; PORTBDATAOUT     ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|data_out[1]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|altsyncram:memory_rtl_0|altsyncram_n9o1:auto_generated|ram_block1a1         ; PORTBDATAOUT     ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|data_out[2]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|altsyncram:memory_rtl_0|altsyncram_n9o1:auto_generated|ram_block1a2         ; PORTBDATAOUT     ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|data_out[3]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|altsyncram:memory_rtl_0|altsyncram_n9o1:auto_generated|ram_block1a3         ; PORTBDATAOUT     ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|data_out[4]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|altsyncram:memory_rtl_0|altsyncram_n9o1:auto_generated|ram_block1a4         ; PORTBDATAOUT     ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|data_out[5]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|altsyncram:memory_rtl_0|altsyncram_n9o1:auto_generated|ram_block1a5         ; PORTBDATAOUT     ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|data_out[6]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|altsyncram:memory_rtl_0|altsyncram_n9o1:auto_generated|ram_block1a6         ; PORTBDATAOUT     ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|data_out[7]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|altsyncram:memory_rtl_0|altsyncram_n9o1:auto_generated|ram_block1a7         ; PORTBDATAOUT     ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:send_buffer|data_out[0]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:send_buffer|altsyncram:memory_rtl_0|altsyncram_n9o1:auto_generated|ram_block1a0         ; PORTBDATAOUT     ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:send_buffer|data_out[1]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:send_buffer|altsyncram:memory_rtl_0|altsyncram_n9o1:auto_generated|ram_block1a1         ; PORTBDATAOUT     ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:send_buffer|data_out[2]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:send_buffer|altsyncram:memory_rtl_0|altsyncram_n9o1:auto_generated|ram_block1a2         ; PORTBDATAOUT     ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:send_buffer|data_out[3]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:send_buffer|altsyncram:memory_rtl_0|altsyncram_n9o1:auto_generated|ram_block1a3         ; PORTBDATAOUT     ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:send_buffer|data_out[4]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:send_buffer|altsyncram:memory_rtl_0|altsyncram_n9o1:auto_generated|ram_block1a4         ; PORTBDATAOUT     ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:send_buffer|data_out[5]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:send_buffer|altsyncram:memory_rtl_0|altsyncram_n9o1:auto_generated|ram_block1a5         ; PORTBDATAOUT     ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:send_buffer|data_out[6]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:send_buffer|altsyncram:memory_rtl_0|altsyncram_n9o1:auto_generated|ram_block1a6         ; PORTBDATAOUT     ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:send_buffer|data_out[7]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:send_buffer|altsyncram:memory_rtl_0|altsyncram_n9o1:auto_generated|ram_block1a7         ; PORTBDATAOUT     ;                       ;
; toplevel:Potato_SoC|intercon_peripheral.PERIPHERAL_AEE_RAM                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|intercon_peripheral.PERIPHERAL_AEE_RAM~DUPLICATE                                                                  ;                  ;                       ;
; toplevel:Potato_SoC|intercon_peripheral.PERIPHERAL_AEE_ROM                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|intercon_peripheral.PERIPHERAL_AEE_ROM~DUPLICATE                                                                  ;                  ;                       ;
; toplevel:Potato_SoC|intercon_peripheral.PERIPHERAL_ERROR                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|intercon_peripheral.PERIPHERAL_ERROR~DUPLICATE                                                                    ;                  ;                       ;
; toplevel:Potato_SoC|intercon_peripheral.PERIPHERAL_TIMER1                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|intercon_peripheral.PERIPHERAL_TIMER1~DUPLICATE                                                                   ;                  ;                       ;
; toplevel:Potato_SoC|intercon_peripheral.PERIPHERAL_UART0                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|intercon_peripheral.PERIPHERAL_UART0~DUPLICATE                                                                    ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|csr_read_address_p[1]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|csr_read_address_p[1]~DUPLICATE                                             ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|counter_mtime[5]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|counter_mtime[5]~DUPLICATE                             ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|counter_mtime[7]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|counter_mtime[7]~DUPLICATE                             ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|counter_mtime[11]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|counter_mtime[11]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|counter_mtime[14]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|counter_mtime[14]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|counter_mtime[17]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|counter_mtime[17]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|counter_mtime[22]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|counter_mtime[22]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|counter_mtime[25]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|counter_mtime[25]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|counter_mtime[28]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|counter_mtime[28]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|counter_mtime[31]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|counter_mtime[31]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mie[24]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mie[24]~DUPLICATE                                      ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mtime_clock_counter[0]                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mtime_clock_counter[0]~DUPLICATE                       ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mtime_clock_counter[1]                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mtime_clock_counter[1]~DUPLICATE                       ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mtime_clock_counter[4]                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mtime_clock_counter[4]~DUPLICATE                       ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mtime_clock_counter[10]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mtime_clock_counter[10]~DUPLICATE                      ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mtime_clock_counter[16]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mtime_clock_counter[16]~DUPLICATE                      ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mtime_clock_counter[30]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mtime_clock_counter[30]~DUPLICATE                      ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mtvec[6]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mtvec[6]~DUPLICATE                                     ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mtvec[13]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mtvec[13]~DUPLICATE                                    ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mtvec[22]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mtvec[22]~DUPLICATE                                    ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mtvec[26]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mtvec[26]~DUPLICATE                                    ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mtvec[30]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mtvec[30]~DUPLICATE                                    ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[10]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[10]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[14]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[14]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[16]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[16]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[17]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[17]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[22]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[22]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[25]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[25]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[29]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[29]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[30]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[30]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[31]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[31]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[38]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[38]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[40]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[40]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[43]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[43]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[49]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[49]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[55]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[55]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[59]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[59]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[63]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter|current_count[63]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[0]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[0]~DUPLICATE  ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[4]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[4]~DUPLICATE  ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[8]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[8]~DUPLICATE  ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[11]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[11]~DUPLICATE ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[15]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[15]~DUPLICATE ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[16]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[16]~DUPLICATE ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[18]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[18]~DUPLICATE ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[20]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[20]~DUPLICATE ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[22]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[22]~DUPLICATE ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[23]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[23]~DUPLICATE ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[26]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[26]~DUPLICATE ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[28]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[28]~DUPLICATE ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[31]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[31]~DUPLICATE ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[34]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[34]~DUPLICATE ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[36]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[36]~DUPLICATE ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[37]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[37]~DUPLICATE ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[38]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[38]~DUPLICATE ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[43]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[43]~DUPLICATE ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[46]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[46]~DUPLICATE ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[61]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter|current_count[61]~DUPLICATE ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:timer_counter|current_count[12]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:timer_counter|current_count[12]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:timer_counter|current_count[25]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:timer_counter|current_count[25]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:timer_counter|current_count[27]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:timer_counter|current_count[27]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:timer_counter|current_count[34]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:timer_counter|current_count[34]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:timer_counter|current_count[35]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:timer_counter|current_count[35]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:timer_counter|current_count[41]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:timer_counter|current_count[41]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:timer_counter|current_count[43]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:timer_counter|current_count[43]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:timer_counter|current_count[46]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:timer_counter|current_count[46]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:timer_counter|current_count[51]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:timer_counter|current_count[51]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:timer_counter|current_count[57]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:timer_counter|current_count[57]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:timer_counter|current_count[63]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:timer_counter|current_count[63]~DUPLICATE   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|read_data_out[4]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|read_data_out[4]~DUPLICATE                             ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|read_data_out[10]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|read_data_out[10]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|read_data_out[13]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|read_data_out[13]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|read_data_out[18]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|read_data_out[18]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|read_data_out[27]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|read_data_out[27]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|read_data_out[28]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|read_data_out[28]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|timer_interrupt                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|timer_interrupt~DUPLICATE                              ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_decode:decode|instruction[3]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_decode:decode|instruction[3]~DUPLICATE                                   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_decode:decode|instruction[5]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_decode:decode|instruction[5]~DUPLICATE                                   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_decode:decode|instruction[6]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_decode:decode|instruction[6]~DUPLICATE                                   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_decode:decode|instruction[8]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_decode:decode|instruction[8]~DUPLICATE                                   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_decode:decode|instruction[14]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_decode:decode|instruction[14]~DUPLICATE                                  ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_decode:decode|instruction[23]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_decode:decode|instruction[23]~DUPLICATE                                  ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_decode:decode|instruction[28]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_decode:decode|instruction[28]~DUPLICATE                                  ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_decode:decode|instruction[31]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_decode:decode|instruction[31]~DUPLICATE                                  ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_op.ALU_AND                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_op.ALU_AND~DUPLICATE                                 ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_op.ALU_SLL                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_op.ALU_SLL~DUPLICATE                                 ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_op.ALU_SLT                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_op.ALU_SLT~DUPLICATE                                 ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_op.ALU_SLTU                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_op.ALU_SLTU~DUPLICATE                                ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_op.ALU_SUB                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_op.ALU_SUB~DUPLICATE                                 ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_op.ALU_XOR                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_op.ALU_XOR~DUPLICATE                                 ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_x_src.ALU_SRC_CSR                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_x_src.ALU_SRC_CSR~DUPLICATE                          ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_x_src.ALU_SRC_PC                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_x_src.ALU_SRC_PC~DUPLICATE                           ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_x_src.ALU_SRC_PC_NEXT                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_x_src.ALU_SRC_PC_NEXT~DUPLICATE                      ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_x_src.ALU_SRC_REG                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_x_src.ALU_SRC_REG~DUPLICATE                          ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_y_src.ALU_SRC_IMM                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_y_src.ALU_SRC_IMM~DUPLICATE                          ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_y_src.ALU_SRC_REG                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_y_src.ALU_SRC_REG~DUPLICATE                          ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_y_src.ALU_SRC_SHAMT                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|alu_y_src.ALU_SRC_SHAMT~DUPLICATE                        ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|branch.BRANCH_CONDITIONAL                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|branch.BRANCH_CONDITIONAL~DUPLICATE                      ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|branch.BRANCH_NONE                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|branch.BRANCH_NONE~DUPLICATE                             ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|csr_use_immediate                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|csr_use_immediate~DUPLICATE                              ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|csr_write.CSR_WRITE_CLEAR                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|csr_write.CSR_WRITE_CLEAR~DUPLICATE                      ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|csr_write.CSR_WRITE_REPLACE                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|csr_write.CSR_WRITE_REPLACE~DUPLICATE                    ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|csr_write.CSR_WRITE_SET                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|csr_write.CSR_WRITE_SET~DUPLICATE                        ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|immediate[0]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|immediate[0]~DUPLICATE                                   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|immediate[13]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|immediate[13]~DUPLICATE                                  ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|immediate[14]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|immediate[14]~DUPLICATE                                  ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|immediate[21]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|immediate[21]~DUPLICATE                                  ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|immediate[29]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|immediate[29]~DUPLICATE                                  ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|mem_op.MEMOP_TYPE_LOAD_UNSIGNED                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|mem_op.MEMOP_TYPE_LOAD_UNSIGNED~DUPLICATE                ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|mem_op.MEMOP_TYPE_STORE                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|mem_op.MEMOP_TYPE_STORE~DUPLICATE                        ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|pc[22]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|pc[22]~DUPLICATE                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|pc[23]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|pc[23]~DUPLICATE                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|rs1_addr[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|rs1_addr[0]~DUPLICATE                                    ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|rs2_addr[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|rs2_addr[0]~DUPLICATE                                    ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|rs2_addr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|rs2_addr[1]~DUPLICATE                                    ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|rs2_addr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|rs2_addr[3]~DUPLICATE                                    ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|cancel_fetch                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|cancel_fetch~DUPLICATE                                       ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[2]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[2]~DUPLICATE                                              ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[4]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[4]~DUPLICATE                                              ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[6]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[6]~DUPLICATE                                              ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[14]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[14]~DUPLICATE                                             ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[19]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[19]~DUPLICATE                                             ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[20]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[20]~DUPLICATE                                             ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[21]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[21]~DUPLICATE                                             ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[23]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[23]~DUPLICATE                                             ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[25]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[25]~DUPLICATE                                             ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[26]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[26]~DUPLICATE                                             ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[27]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[27]~DUPLICATE                                             ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[28]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[28]~DUPLICATE                                             ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[29]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[29]~DUPLICATE                                             ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|mem_op.MEMOP_TYPE_LOAD                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|mem_op.MEMOP_TYPE_LOAD~DUPLICATE                           ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|mem_op.MEMOP_TYPE_LOAD_UNSIGNED                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|mem_op.MEMOP_TYPE_LOAD_UNSIGNED~DUPLICATE                  ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|mem_size.MEMOP_SIZE_BYTE                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|mem_size.MEMOP_SIZE_BYTE~DUPLICATE                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|rd_addr_out[1]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|rd_addr_out[1]~DUPLICATE                                   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|rd_addr_out[2]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|rd_addr_out[2]~DUPLICATE                                   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|rd_addr_out[3]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|rd_addr_out[3]~DUPLICATE                                   ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[11]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[11]~DUPLICATE      ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[15]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[15]~DUPLICATE      ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[18]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[18]~DUPLICATE      ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[20]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[20]~DUPLICATE      ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_1_bypass[16]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_1_bypass[16]~DUPLICATE      ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_1_bypass[17]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_1_bypass[17]~DUPLICATE      ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_1_bypass[18]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_1_bypass[18]~DUPLICATE      ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_1_bypass[20]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_1_bypass[20]~DUPLICATE      ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|csr_addr_out[4]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|csr_addr_out[4]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|csr_addr_out[6]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|csr_addr_out[6]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|csr_data_out[3]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|csr_data_out[3]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|csr_data_out[10]                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|csr_data_out[10]~DUPLICATE                           ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|csr_data_out[16]                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|csr_data_out[16]~DUPLICATE                           ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|csr_data_out[21]                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|csr_data_out[21]~DUPLICATE                           ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|csr_data_out[27]                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|csr_data_out[27]~DUPLICATE                           ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|csr_write_out.CSR_WRITE_NONE~reg0                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|csr_write_out.CSR_WRITE_NONE~reg0DUPLICATE           ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[1]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[1]~DUPLICATE                             ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[2]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[2]~DUPLICATE                             ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[6]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[6]~DUPLICATE                             ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[7]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[7]~DUPLICATE                             ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[8]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[8]~DUPLICATE                             ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[10]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[10]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[11]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[11]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[12]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[12]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[13]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[13]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[14]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[14]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[18]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[18]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[19]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[19]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[20]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[20]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[25]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[25]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[27]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[27]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[28]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[28]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[30]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[30]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[31]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[31]~DUPLICATE                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|cl_current_line[0]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|cl_current_line[0]~DUPLICATE                                 ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|cl_current_line[6]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|cl_current_line[6]~DUPLICATE                                 ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|cl_current_word[1]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|cl_current_word[1]~DUPLICATE                                 ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|state.IDLE                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|state.IDLE~DUPLICATE                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|state.LOAD_CACHELINE_WAIT_ACK                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|state.LOAD_CACHELINE_WAIT_ACK~DUPLICATE                      ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|wb_outputs.stb                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|wb_outputs.stb~DUPLICATE                                     ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_wb_adapter:dmem_if|mem_data_out[7]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_wb_adapter:dmem_if|mem_data_out[7]~DUPLICATE                                               ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_wb_adapter:dmem_if|state.WRITE_WAIT_ACK                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_wb_adapter:dmem_if|state.WRITE_WAIT_ACK~DUPLICATE                                          ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_wb_adapter:dmem_if|wb_outputs.cyc                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_wb_adapter:dmem_if|wb_outputs.cyc~DUPLICATE                                                ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_wb_arbiter:arbiter|state.M1_BUSY                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_wb_arbiter:arbiter|state.M1_BUSY~DUPLICATE                                                 ;                  ;                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_wb_arbiter:arbiter|state.M2_BUSY                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_potato:processor|pp_wb_arbiter:arbiter|state.M2_BUSY~DUPLICATE                                                 ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_intercon:intercon_error|prev_error_access.ACCESS_NONE                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_intercon:intercon_error|prev_error_access.ACCESS_NONE~DUPLICATE                                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_reset:reset_controller|slow_reset                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_reset:reset_controller|slow_reset~DUPLICATE                                                                ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|compare[9]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer0|compare[9]~DUPLICATE                                                                          ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|compare[10]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer0|compare[10]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|compare[15]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer0|compare[15]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|compare[16]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer0|compare[16]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|compare[17]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer0|compare[17]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|compare[19]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer0|compare[19]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|compare[25]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer0|compare[25]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|compare[29]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer0|compare[29]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[0]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[0]~DUPLICATE                                                                          ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[3]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[3]~DUPLICATE                                                                          ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[4]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[4]~DUPLICATE                                                                          ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[8]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[8]~DUPLICATE                                                                          ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[9]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[9]~DUPLICATE                                                                          ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[11]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[11]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[14]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[14]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[16]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[16]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[20]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[20]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[22]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[22]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[24]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[24]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[25]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[25]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[26]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[26]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[27]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[27]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[28]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[28]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[29]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[29]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[30]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[30]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer1|compare[19]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer1|compare[19]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer1|compare[24]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer1|compare[24]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer1|compare[28]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer1|compare[28]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer1|compare[29]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer1|compare[29]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[2]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[2]~DUPLICATE                                                                          ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[3]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[3]~DUPLICATE                                                                          ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[5]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[5]~DUPLICATE                                                                          ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[7]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[7]~DUPLICATE                                                                          ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[14]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[14]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[15]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[15]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[16]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[16]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[17]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[17]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[22]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[22]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[24]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[24]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[25]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[25]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[27]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[27]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[29]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[29]~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|irq_tx_ready_enable                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|irq_tx_ready_enable~DUPLICATE                                                                   ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|prev_op                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|prev_op~DUPLICATE                                                           ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|top[0]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|top[0]~DUPLICATE                                                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|top[2]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|top[2]~DUPLICATE                                                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:send_buffer|top[0]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:send_buffer|top[0]~DUPLICATE                                                            ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|rx_sample_counter[0]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|rx_sample_counter[0]~DUPLICATE                                                                  ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|send_buffer_pop                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|send_buffer_pop~DUPLICATE                                                                       ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|tx_state.IDLE                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|tx_state.IDLE~DUPLICATE                                                                         ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|tx_state.TRANSMIT                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|tx_state.TRANSMIT~DUPLICATE                                                                     ;                  ;                       ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|wb_state.IDLE                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; toplevel:Potato_SoC|pp_soc_uart:uart0|wb_state.IDLE~DUPLICATE                                                                         ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 10644 ) ; 0.00 % ( 0 / 10644 )       ; 0.00 % ( 0 / 10644 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 10644 ) ; 0.00 % ( 0 / 10644 )       ; 0.00 % ( 0 / 10644 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 10632 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/hossameldin/Documents/RV_FPGA_PLC_Project/Work/FPGA/RV_FPGA_PLC_Potato/output_files/RV_FPGA_PLC_Potato.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,726 / 29,080        ; 13 %  ;
; ALMs needed [=A-B+C]                                        ; 3,726                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4,576 / 29,080        ; 16 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,175                 ;       ;
;         [b] ALMs used for LUT logic                         ; 1,850                 ;       ;
;         [c] ALMs used for registers                         ; 1,551                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 924 / 29,080          ; 3 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 74 / 29,080           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 28                    ;       ;
;         [c] Due to LAB input limits                         ; 46                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 608 / 2,908           ; 21 %  ;
;     -- Logic LABs                                           ; 608                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 4,346                 ;       ;
;     -- 7 input functions                                    ; 722                   ;       ;
;     -- 6 input functions                                    ; 1,185                 ;       ;
;     -- 5 input functions                                    ; 664                   ;       ;
;     -- 4 input functions                                    ; 724                   ;       ;
;     -- <=3 input functions                                  ; 1,051                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,826                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 6,100                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 5,452 / 58,160        ; 9 %   ;
;         -- Secondary logic registers                        ; 648 / 58,160          ; 1 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 5,860                 ;       ;
;         -- Routing optimization registers                   ; 240                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 92 / 364              ; 25 %  ;
;     -- Clock pins                                           ; 10 / 14               ; 71 %  ;
;     -- Dedicated input pins                                 ; 0 / 23                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 23 / 446              ; 5 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 148,992 / 4,567,040   ; 3 %   ;
; Total block memory implementation bits                      ; 235,520 / 4,567,040   ; 5 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 150               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 12                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 88                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 88                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 6.9% / 6.9% / 6.8%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 44.1% / 44.5% / 42.8% ;       ;
; Maximum fan-out                                             ; 6051                  ;       ;
; Highest non-global fan-out                                  ; 1165                  ;       ;
; Total fan-out                                               ; 42322                 ;       ;
; Average fan-out                                             ; 3.39                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3726 / 29080 ( 13 % ) ; 0 / 29080 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 3726                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4576 / 29080 ( 16 % ) ; 0 / 29080 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1175                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1850                  ; 0                              ;
;         [c] ALMs used for registers                         ; 1551                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 924 / 29080 ( 3 % )   ; 0 / 29080 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 74 / 29080 ( < 1 % )  ; 0 / 29080 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 28                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 46                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 608 / 2908 ( 21 % )   ; 0 / 2908 ( 0 % )               ;
;     -- Logic LABs                                           ; 608                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 4346                  ; 0                              ;
;     -- 7 input functions                                    ; 722                   ; 0                              ;
;     -- 6 input functions                                    ; 1185                  ; 0                              ;
;     -- 5 input functions                                    ; 664                   ; 0                              ;
;     -- 4 input functions                                    ; 724                   ; 0                              ;
;     -- <=3 input functions                                  ; 1051                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1826                  ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 5452 / 58160 ( 9 % )  ; 0 / 58160 ( 0 % )              ;
;         -- Secondary logic registers                        ; 648 / 58160 ( 1 % )   ; 0 / 58160 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 5860                  ; 0                              ;
;         -- Routing optimization registers                   ; 240                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 89                    ; 3                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 148992                ; 0                              ;
; Total block memory implementation bits                      ; 235520                ; 0                              ;
; M10K block                                                  ; 23 / 446 ( 5 % )      ; 0 / 446 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 2 / 116 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 2 / 54 ( 3 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 6129                  ; 0                              ;
;     -- Registered Input Connections                         ; 6104                  ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 6129                           ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 42411                 ; 6178                           ;
;     -- Registered Connections                               ; 19545                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 6129                           ;
;     -- hard_block:auto_generated_inst                       ; 6129                  ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 40                    ; 2                              ;
;     -- Output Ports                                         ; 51                    ; 5                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_125_p    ; U12   ; 4A       ; 38           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; CLOCK_125_p(n) ; V12   ; 4A       ; 38           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50_B3B   ; T13   ; 3B       ; 15           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50_B5B   ; R20   ; 5B       ; 68           ; 22           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50_B6A   ; N20   ; 6A       ; 68           ; 32           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50_B7A   ; H12   ; 7A       ; 38           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50_B8A   ; M10   ; 8A       ; 21           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CPU_RESET_n    ; AB24  ; 5A       ; 68           ; 12           ; 54           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO_IN[0]     ; T21   ; 5B       ; 68           ; 14           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO_IN[10]    ; U19   ; 5A       ; 68           ; 10           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO_IN[11]    ; U22   ; 5A       ; 68           ; 12           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO_IN[12]    ; P8    ; 3A       ; 7            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO_IN[13]    ; R8    ; 3A       ; 7            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO_IN[14]    ; R9    ; 3A       ; 6            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO_IN[15]    ; R10   ; 3A       ; 6            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO_IN[16]    ; F26   ; 6A       ; 68           ; 33           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO_IN[17]    ; Y9    ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO_IN[1]     ; D26   ; 6A       ; 68           ; 37           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO_IN[2]     ; K25   ; 6A       ; 68           ; 40           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO_IN[3]     ; E26   ; 6A       ; 68           ; 37           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO_IN[4]     ; K26   ; 6A       ; 68           ; 40           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO_IN[5]     ; M26   ; 6A       ; 68           ; 37           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO_IN[6]     ; M21   ; 6A       ; 68           ; 32           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO_IN[7]     ; P20   ; 5B       ; 68           ; 22           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO_IN[8]     ; T22   ; 5B       ; 68           ; 14           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO_IN[9]     ; T19   ; 5A       ; 68           ; 13           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY_n[0]       ; P11   ; 3B       ; 21           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; KEY_n[1]       ; P12   ; 3B       ; 21           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; KEY_n[2]       ; Y15   ; 4A       ; 46           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; KEY_n[3]       ; Y16   ; 4A       ; 46           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[0]          ; AC9   ; 3B       ; 14           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[1]          ; AE10  ; 4A       ; 36           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[2]          ; AD13  ; 4A       ; 34           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[3]          ; AC8   ; 3B       ; 14           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[4]          ; W11   ; 3B       ; 10           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[5]          ; AB10  ; 3B       ; 12           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[6]          ; V10   ; 3B       ; 17           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[7]          ; AC10  ; 3B       ; 12           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[8]          ; Y11   ; 3B       ; 10           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; SW[9]          ; AE19  ; 4A       ; 50           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; UART_RX        ; M9    ; 8A       ; 18           ; 61           ; 0            ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; GPIO_OUT[0]  ; G26   ; 6A       ; 68           ; 33           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_OUT[10] ; W20   ; 5A       ; 68           ; 11           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_OUT[11] ; Y24   ; 5A       ; 68           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_OUT[12] ; Y23   ; 5A       ; 68           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_OUT[13] ; AA23  ; 5A       ; 68           ; 11           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_OUT[14] ; AA22  ; 5A       ; 68           ; 11           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_OUT[15] ; AC24  ; 5A       ; 68           ; 12           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_OUT[16] ; AC23  ; 5A       ; 68           ; 10           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_OUT[17] ; AC22  ; 5A       ; 68           ; 10           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_OUT[1]  ; Y8    ; 3A       ; 6            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_OUT[2]  ; AA7   ; 3A       ; 6            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_OUT[3]  ; AA6   ; 3A       ; 4            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_OUT[4]  ; AD7   ; 3A       ; 7            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_OUT[5]  ; AD6   ; 3A       ; 7            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_OUT[6]  ; U20   ; 5A       ; 68           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_OUT[7]  ; V22   ; 5A       ; 68           ; 12           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_OUT[8]  ; V20   ; 5A       ; 68           ; 10           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_OUT[9]  ; W21   ; 5A       ; 68           ; 11           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]      ; V19   ; 4A       ; 66           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]      ; V18   ; 4A       ; 64           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]      ; V17   ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]      ; W18   ; 4A       ; 66           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]      ; Y20   ; 4A       ; 65           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]      ; Y19   ; 4A       ; 65           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]      ; Y18   ; 4A       ; 62           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]      ; AA18  ; 4A       ; 62           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]      ; AD26  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]      ; AB19  ; 4A       ; 65           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]      ; AE26  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]      ; AE25  ; 4A       ; 62           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]      ; AC19  ; 4A       ; 65           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]      ; AF24  ; 4A       ; 62           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[0]      ; L7    ; 8A       ; 10           ; 61           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[1]      ; K6    ; 8A       ; 10           ; 61           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[2]      ; D8    ; 8A       ; 10           ; 61           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[3]      ; E9    ; 8A       ; 10           ; 61           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[4]      ; A5    ; 8A       ; 21           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[5]      ; B6    ; 8A       ; 21           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[6]      ; H8    ; 8A       ; 19           ; 61           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[7]      ; H9    ; 8A       ; 19           ; 61           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]      ; F7    ; 8A       ; 14           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]      ; F6    ; 8A       ; 15           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]      ; G6    ; 8A       ; 15           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]      ; G7    ; 8A       ; 14           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]      ; J8    ; 8A       ; 14           ; 61           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]      ; J7    ; 8A       ; 12           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]      ; K10   ; 8A       ; 12           ; 61           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]      ; K8    ; 8A       ; 14           ; 61           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]      ; H7    ; 8A       ; 12           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]      ; J10   ; 8A       ; 12           ; 61           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UART_TX      ; L9    ; 8A       ; 18           ; 61           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 10 / 16 ( 63 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 10 / 32 ( 31 % )  ; 1.2V          ; --           ; 2.5V          ;
; 4A       ; 21 / 80 ( 26 % )  ; 1.2V          ; --           ; 2.5V          ;
; 5A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 4 / 32 ( 13 % )   ; 3.3V          ; --           ; 3.3V          ;
; 6A       ; 9 / 48 ( 19 % )   ; 3.3V          ; --           ; 3.3V          ;
; 7A       ; 1 / 80 ( 1 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 21 / 32 ( 66 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ; 396        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 344        ; 8A       ; LEDG[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ; 392        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A7       ; 348        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 310        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A11      ; 322        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 332        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 330        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 300        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A16      ; 294        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 292        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 290        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 288        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A21      ; 274        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 270        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 268        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 269        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ; 14         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 15         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA6      ; 45         ; 3A       ; GPIO_OUT[3]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA7      ; 47         ; 3A       ; GPIO_OUT[2]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA8      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA13     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA14     ; 87         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA16     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 151        ; 4A       ; HEX1[0]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AA21     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ; 170        ; 5A       ; GPIO_OUT[14]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA23     ; 172        ; 5A       ; GPIO_OUT[13]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 187        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 201        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ; 21         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ; 20         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ; 33         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB6      ; 43         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB9      ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB10     ; 61         ; 3B       ; SW[5]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB11     ; 63         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 65         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AB14     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB17     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB19     ; 160        ; 4A       ; HEX1[2]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB20     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB22     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB23     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB24     ; 176        ; 5A       ; CPU_RESET_n                     ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB25     ; 189        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 199        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ; 18         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 19         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC7      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ; 62         ; 3B       ; SW[3]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC9      ; 64         ; 3B       ; SW[0]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ; 59         ; 3B       ; SW[7]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC12     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC13     ; 102        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC14     ; 104        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ; 103        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AC17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC18     ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ; 158        ; 4A       ; HEX1[5]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC20     ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC22     ; 166        ; 5A       ; GPIO_OUT[17]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC23     ; 168        ; 5A       ; GPIO_OUT[16]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC24     ; 174        ; 5A       ; GPIO_OUT[15]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC25     ; 193        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD1      ; 25         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ; 24         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ; 35         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD6      ; 51         ; 3A       ; GPIO_OUT[5]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD7      ; 53         ; 3A       ; GPIO_OUT[4]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD8      ; 73         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD9      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AD10     ; 96         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 88         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 91         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ; 93         ; 4A       ; SW[2]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD17     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AD20     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD23     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD25     ; 191        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 157        ; 4A       ; HEX1[1]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ; 22         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 23         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE8      ; 71         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ; 94         ; 4A       ; SW[1]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE11     ; 86         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AE13     ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE18     ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 125        ; 4A       ; SW[9]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AE23     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 152        ; 4A       ; HEX1[4]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE26     ; 155        ; 4A       ; HEX1[3]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF5      ; 37         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AF6      ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF11     ; 101        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ; 99         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF13     ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AF16     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF21     ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 150        ; 4A       ; HEX1[6]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 394        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 346        ; 8A       ; LEDG[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 350        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ; 314        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ; 320        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 334        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 328        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 302        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ; 304        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B17      ; 298        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ; 282        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ; 278        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 276        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 272        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B24      ; 267        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B25      ; 247        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B26      ; 249        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C7       ; 358        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C9       ; 312        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 318        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 338        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 336        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 306        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C17      ; 296        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 286        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 284        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 280        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 266        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 264        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C25      ; 253        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C26      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ; 395        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 352        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 356        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ; 372        ; 8A       ; LEDG[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D10      ; 316        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 340        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 342        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 341        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D15      ; 309        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 317        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 293        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ; 291        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D20      ; 277        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 275        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 255        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D23      ; 262        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D25      ; 251        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D26      ; 227        ; 6A       ; GPIO_IN[1]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; E1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ; 354        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E8       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; E9       ; 374        ; 8A       ; LEDG[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E10      ; 324        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ; 326        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E13      ; 339        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ; 325        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 315        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ; 299        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 285        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 283        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 259        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E22      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E23      ; 257        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E24      ; 231        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E25      ; 233        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 229        ; 6A       ; GPIO_IN[3]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; F1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ; 398        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 360        ; 8A       ; LEDR[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F7       ; 366        ; 8A       ; LEDR[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 333        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F14      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F16      ; 323        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F18      ; 301        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ; 260        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F22      ; 261        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F23      ; 243        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F24      ; 235        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F26      ; 219        ; 6A       ; GPIO_IN[16]                     ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 362        ; 8A       ; LEDR[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G7       ; 364        ; 8A       ; LEDR[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G9       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 357        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 329        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 331        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G14      ; 313        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G15      ; 311        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 279        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 281        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G19      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 258        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G22      ; 245        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ; 237        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G25      ; 223        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 221        ; 6A       ; GPIO_OUT[0]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; H1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 400        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H7       ; 368        ; 8A       ; LEDR[8]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 347        ; 8A       ; LEDG[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ; 349        ; 8A       ; LEDG[7]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H10      ; 355        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H12      ; 327        ; 7A       ; CLOCK_50_B7A                    ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 297        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 295        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 263        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H17      ; 273        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 271        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 250        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H20      ; 252        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H21      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H22      ; 242        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H23      ; 239        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H24      ; 241        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 225        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 399        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J7       ; 370        ; 8A       ; LEDR[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ; 365        ; 8A       ; LEDR[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 369        ; 8A       ; LEDR[9]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ; 289        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ; 287        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J16      ; 265        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J20      ; 254        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 256        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J22      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J23      ; 244        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J25      ; 215        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 217        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ; 2          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ; 3          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K5       ; 397        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 373        ; 8A       ; LEDG[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ; 363        ; 8A       ; LEDR[7]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K9       ; 361        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ; 367        ; 8A       ; LEDR[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K11      ; 305        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K21      ; 248        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K23      ; 236        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ; 234        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K25      ; 230        ; 6A       ; GPIO_IN[2]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K26      ; 232        ; 6A       ; GPIO_IN[4]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 393        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 371        ; 8A       ; LEDG[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L8       ; 359        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 353        ; 8A       ; UART_TX                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ; 337        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L12      ; 303        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L22      ; 246        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L23      ; 238        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 240        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L26      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; M1       ; 5          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ; 4          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M7       ; 391        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ; 351        ; 8A       ; UART_RX                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ; 345        ; 8A       ; CLOCK_50_B8A                    ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M11      ; 335        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M12      ; 321        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M21      ; 216        ; 6A       ; GPIO_IN[6]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M22      ; 224        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M24      ; 220        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M25      ; 226        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 228        ; 6A       ; GPIO_IN[5]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ; 1          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; N8       ; 36         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; N9       ; 343        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ; 319        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N20      ; 214        ; 6A       ; CLOCK_50_B6A                    ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N22      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; N23      ; 222        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 218        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 210        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P1       ; 6          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ; 7          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 0          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 52         ; 3A       ; GPIO_IN[12]                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P11      ; 84         ; 3B       ; KEY_n[0]                        ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P12      ; 82         ; 3B       ; KEY_n[1]                        ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P20      ; 200        ; 5B       ; GPIO_IN[7]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; P21      ; 206        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P22      ; 208        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ; 192        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P25      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 212        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ; 30         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R8       ; 50         ; 3A       ; GPIO_IN[13]                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R9       ; 48         ; 3A       ; GPIO_IN[14]                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R10      ; 46         ; 3A       ; GPIO_IN[15]                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R11      ; 60         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R20      ; 198        ; 5B       ; CLOCK_50_B5B                    ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R21      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R22      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R23      ; 190        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 194        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 196        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 204        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ; 9          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ; 8          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ; 34         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; T7       ; 38         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 40         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 56         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 58         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 66         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 68         ; 3B       ; CLOCK_50_B3B                    ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T17      ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T19      ; 179        ; 5A       ; GPIO_IN[9]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 182        ; 5B       ; GPIO_IN[0]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T22      ; 184        ; 5B       ; GPIO_IN[8]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T23      ; 186        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 188        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T26      ; 202        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ; 31         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U7       ; 39         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; U9       ; 54         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 100        ; 4A       ; CLOCK_125_p                     ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; U19      ; 167        ; 5A       ; GPIO_IN[10]                     ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U20      ; 181        ; 5A       ; GPIO_OUT[6]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U22      ; 177        ; 5A       ; GPIO_IN[11]                     ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U24      ; 195        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U25      ; 211        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 213        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ; 13         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ; 12         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 26         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V7       ; 28         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ; 41         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V9       ; 70         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 72         ; 3B       ; SW[6]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; V12      ; 98         ; 4A       ; CLOCK_125_p(n)                  ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V13      ; 92         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V17      ; 154        ; 4A       ; HEX0[2]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 156        ; 4A       ; HEX0[1]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 164        ; 4A       ; HEX0[0]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 169        ; 5A       ; GPIO_OUT[8]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V21      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V22      ; 175        ; 5A       ; GPIO_OUT[7]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V23      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 197        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ; 10         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ; 11         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ; 27         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 42         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ; 69         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W11      ; 57         ; 3B       ; SW[4]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W12      ; 97         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ; 90         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; W15      ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ; 162        ; 4A       ; HEX0[3]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ; 171        ; 5A       ; GPIO_OUT[10]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 173        ; 5A       ; GPIO_OUT[9]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; W23      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W25      ; 207        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 209        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ; 17         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ; 16         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ; 32         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ; 29         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; Y7       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y8       ; 49         ; 3A       ; GPIO_OUT[1]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y9       ; 44         ; 3A       ; GPIO_IN[17]                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y10      ; 67         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 55         ; 3B       ; SW[8]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 95         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ; 89         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 116        ; 4A       ; KEY_n[2]                        ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 114        ; 4A       ; KEY_n[3]                        ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; Y18      ; 153        ; 4A       ; HEX0[6]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 159        ; 4A       ; HEX0[5]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 161        ; 4A       ; HEX0[4]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y23      ; 178        ; 5A       ; GPIO_OUT[12]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 180        ; 5A       ; GPIO_OUT[11]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ; 203        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y26      ; 205        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; GPIO_OUT[0]  ; Missing drive strength and slew rate ;
; GPIO_OUT[1]  ; Missing drive strength and slew rate ;
; GPIO_OUT[2]  ; Missing drive strength and slew rate ;
; GPIO_OUT[3]  ; Missing drive strength and slew rate ;
; GPIO_OUT[4]  ; Missing drive strength and slew rate ;
; GPIO_OUT[5]  ; Missing drive strength and slew rate ;
; GPIO_OUT[6]  ; Missing drive strength and slew rate ;
; GPIO_OUT[7]  ; Missing drive strength and slew rate ;
; GPIO_OUT[8]  ; Missing drive strength and slew rate ;
; GPIO_OUT[9]  ; Missing drive strength and slew rate ;
; GPIO_OUT[10] ; Missing drive strength and slew rate ;
; GPIO_OUT[11] ; Missing drive strength and slew rate ;
; GPIO_OUT[12] ; Missing drive strength and slew rate ;
; GPIO_OUT[13] ; Missing drive strength and slew rate ;
; GPIO_OUT[14] ; Missing drive strength and slew rate ;
; GPIO_OUT[15] ; Missing drive strength and slew rate ;
; GPIO_OUT[16] ; Missing drive strength and slew rate ;
; GPIO_OUT[17] ; Missing drive strength and slew rate ;
; HEX0[0]      ; Missing drive strength and slew rate ;
; HEX0[1]      ; Missing drive strength and slew rate ;
; HEX0[2]      ; Missing drive strength and slew rate ;
; HEX0[3]      ; Missing drive strength and slew rate ;
; HEX0[4]      ; Missing drive strength and slew rate ;
; HEX0[5]      ; Missing drive strength and slew rate ;
; HEX0[6]      ; Missing drive strength and slew rate ;
; HEX1[0]      ; Missing drive strength and slew rate ;
; HEX1[1]      ; Missing drive strength and slew rate ;
; HEX1[2]      ; Missing drive strength and slew rate ;
; HEX1[3]      ; Missing drive strength and slew rate ;
; HEX1[4]      ; Missing drive strength and slew rate ;
; HEX1[5]      ; Missing drive strength and slew rate ;
; HEX1[6]      ; Missing drive strength and slew rate ;
; LEDG[0]      ; Missing drive strength and slew rate ;
; LEDG[1]      ; Missing drive strength and slew rate ;
; LEDG[2]      ; Missing drive strength and slew rate ;
; LEDG[3]      ; Missing drive strength and slew rate ;
; LEDG[4]      ; Missing drive strength and slew rate ;
; LEDG[5]      ; Missing drive strength and slew rate ;
; LEDG[6]      ; Missing drive strength and slew rate ;
; LEDG[7]      ; Missing drive strength and slew rate ;
; LEDR[0]      ; Missing drive strength and slew rate ;
; LEDR[1]      ; Missing drive strength and slew rate ;
; LEDR[2]      ; Missing drive strength and slew rate ;
; LEDR[3]      ; Missing drive strength and slew rate ;
; LEDR[4]      ; Missing drive strength and slew rate ;
; LEDR[5]      ; Missing drive strength and slew rate ;
; LEDR[6]      ; Missing drive strength and slew rate ;
; LEDR[7]      ; Missing drive strength and slew rate ;
; LEDR[8]      ; Missing drive strength and slew rate ;
; LEDR[9]      ; Missing drive strength and slew rate ;
; UART_TX      ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                                            ;                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; toplevel:Potato_SoC|clock_generator:clkgen|clock_generator_0002:clock_generator_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                                                            ; Integer PLL                ;
;     -- PLL Location                                                                                                                                        ; FRACTIONALPLL_X68_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                                                             ; none                       ;
;     -- PLL Bandwidth                                                                                                                                       ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                                             ; 800000 to 400000 Hz        ;
;     -- Reference Clock Frequency                                                                                                                           ; 125.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                                                                          ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                                   ; 320.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                                                  ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                                   ; 125.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                                                                                   ; 312.500000 MHz             ;
;     -- PLL Enable                                                                                                                                          ; On                         ;
;     -- PLL Fractional Division                                                                                                                             ; N/A                        ;
;     -- M Counter                                                                                                                                           ; 64                         ;
;     -- N Counter                                                                                                                                           ; 25                         ;
;     -- PLL Refclk Select                                                                                                                                   ;                            ;
;             -- PLL Refclk Select Location                                                                                                                  ; PLLREFCLKSELECT_X68_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                          ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                          ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                             ; N/A                        ;
;             -- CORECLKIN source                                                                                                                            ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                          ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                           ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                            ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                             ; CLOCK_125_p~input          ;
;             -- CLKIN(1) source                                                                                                                             ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                             ; N/A                        ;
;             -- CLKIN(3) source                                                                                                                             ; N/A                        ;
;     -- PLL Output Counter                                                                                                                                  ;                            ;
;         -- toplevel:Potato_SoC|clock_generator:clkgen|clock_generator_0002:clock_generator_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                                                      ; 80.0 MHz                   ;
;             -- Output Clock Location                                                                                                                       ; PLLOUTPUTCOUNTER_X68_Y0_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                      ; Off                        ;
;             -- Duty Cycle                                                                                                                                  ; 50.0000                    ;
;             -- Phase Shift                                                                                                                                 ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                   ; 4                          ;
;             -- C Counter PH Mux PRST                                                                                                                       ; 0                          ;
;             -- C Counter PRST                                                                                                                              ; 1                          ;
;         -- toplevel:Potato_SoC|clock_generator:clkgen|clock_generator_0002:clock_generator_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                                                      ; 10.0 MHz                   ;
;             -- Output Clock Location                                                                                                                       ; PLLOUTPUTCOUNTER_X68_Y2_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                      ; Off                        ;
;             -- Duty Cycle                                                                                                                                  ; 50.0000                    ;
;             -- Phase Shift                                                                                                                                 ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                   ; 32                         ;
;             -- C Counter PH Mux PRST                                                                                                                       ; 0                          ;
;             -- C Counter PRST                                                                                                                              ; 1                          ;
;                                                                                                                                                            ;                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+
; Compilation Hierarchy Node                           ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                       ; Entity Name          ; Library Name    ;
+------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+
; |RV_FPGA_PLC_Potato                                  ; 3725.5 (0.6)         ; 4576.0 (0.5)                     ; 923.5 (0.0)                                       ; 73.0 (0.1)                       ; 0.0 (0.0)            ; 4346 (1)            ; 6100 (0)                  ; 0 (0)         ; 148992            ; 23    ; 0          ; 92   ; 0            ; |RV_FPGA_PLC_Potato                                                                                                                                                       ; RV_FPGA_PLC_Potato   ; work            ;
;    |toplevel:Potato_SoC|                             ; 3724.9 (62.4)        ; 4575.5 (65.2)                    ; 923.5 (3.4)                                       ; 72.9 (0.6)                       ; 0.0 (0.0)            ; 4345 (101)          ; 6100 (13)                 ; 0 (0)         ; 148992            ; 23    ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC                                                                                                                                   ; toplevel             ; work            ;
;       |aee_rom_wrapper:aee_rom|                      ; 1.2 (1.2)            ; 1.6 (1.6)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|aee_rom_wrapper:aee_rom                                                                                                           ; aee_rom_wrapper      ; work            ;
;          |aee_rom:rom|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|aee_rom_wrapper:aee_rom|aee_rom:rom                                                                                               ; aee_rom              ; work            ;
;             |altsyncram:altsyncram_component|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|aee_rom_wrapper:aee_rom|aee_rom:rom|altsyncram:altsyncram_component                                                               ; altsyncram           ; work            ;
;                |altsyncram_hl24:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|aee_rom_wrapper:aee_rom|aee_rom:rom|altsyncram:altsyncram_component|altsyncram_hl24:auto_generated                                ; altsyncram_hl24      ; work            ;
;       |clock_generator:clkgen|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|clock_generator:clkgen                                                                                                            ; clock_generator      ; clock_generator ;
;          |clock_generator_0002:clock_generator_inst| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|clock_generator:clkgen|clock_generator_0002:clock_generator_inst                                                                  ; clock_generator_0002 ; clock_generator ;
;             |altera_pll:altera_pll_i|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|clock_generator:clkgen|clock_generator_0002:clock_generator_inst|altera_pll:altera_pll_i                                          ; altera_pll           ; work            ;
;       |pp_potato:processor|                          ; 2810.4 (0.0)         ; 3473.2 (0.0)                     ; 721.2 (0.0)                                       ; 58.4 (0.0)                       ; 0.0 (0.0)            ; 3336 (0)            ; 4535 (0)                  ; 0 (0)         ; 17408             ; 5     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor                                                                                                               ; pp_potato            ; work            ;
;          |pp_core:processor|                         ; 1277.2 (54.8)        ; 1385.9 (59.0)                    ; 137.3 (5.2)                                       ; 28.6 (1.1)                       ; 0.0 (0.0)            ; 1953 (103)          ; 1407 (91)                 ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_core:processor                                                                                             ; pp_core              ; work            ;
;             |pp_csr_unit:csr_unit|                   ; 383.8 (287.8)        ; 416.6 (320.8)                    ; 41.9 (42.1)                                       ; 9.0 (9.0)                        ; 0.0 (0.0)            ; 625 (433)           ; 625 (386)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit                                                                        ; pp_csr_unit          ; work            ;
;                |pp_counter:cycle_counter|            ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (64)             ; 80 (80)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:cycle_counter                                               ; pp_counter           ; work            ;
;                |pp_counter:instret_counter|          ; 31.8 (31.8)          ; 31.8 (31.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (64)             ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:instret_counter                                             ; pp_counter           ; work            ;
;                |pp_counter:timer_counter|            ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (64)             ; 75 (75)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|pp_counter:timer_counter                                               ; pp_counter           ; work            ;
;             |pp_decode:decode|                       ; 80.8 (44.9)          ; 93.8 (50.3)                      ; 13.3 (5.4)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 147 (56)            ; 71 (71)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_decode:decode                                                                            ; pp_decode            ; work            ;
;                |pp_control_unit:control_unit|        ; 18.6 (8.3)           ; 20.1 (9.2)                       ; 1.5 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_decode:decode|pp_control_unit:control_unit                                               ; pp_control_unit      ; work            ;
;                   |pp_alu_control_unit:alu_control|  ; 10.3 (10.3)          ; 10.9 (10.9)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_decode:decode|pp_control_unit:control_unit|pp_alu_control_unit:alu_control               ; pp_alu_control_unit  ; work            ;
;                |pp_imm_decoder:immediate_decoder|    ; 17.3 (17.3)          ; 23.3 (23.3)                      ; 6.3 (6.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_decode:decode|pp_imm_decoder:immediate_decoder                                           ; pp_imm_decoder       ; work            ;
;             |pp_execute:execute|                     ; 554.7 (169.1)        ; 575.1 (176.9)                    ; 35.2 (16.5)                                       ; 14.8 (8.6)                       ; 0.0 (0.0)            ; 861 (237)           ; 192 (192)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute                                                                          ; pp_execute           ; work            ;
;                |pp_alu:alu_instance|                 ; 273.7 (273.7)        ; 287.4 (287.4)                    ; 18.1 (18.1)                                       ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 415 (415)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|pp_alu:alu_instance                                                      ; pp_alu               ; work            ;
;                |pp_alu_mux:alu_x_mux|                ; 46.5 (46.5)          ; 47.1 (47.1)                      ; 0.7 (0.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 79 (79)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|pp_alu_mux:alu_x_mux                                                     ; pp_alu_mux           ; work            ;
;                |pp_alu_mux:alu_y_mux|                ; 34.9 (34.9)          ; 34.7 (34.7)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 85 (85)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|pp_alu_mux:alu_y_mux                                                     ; pp_alu_mux           ; work            ;
;                |pp_comparator:branch_comparator|     ; 29.1 (29.1)          ; 29.1 (29.1)                      ; 1.2 (1.2)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 45 (45)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|pp_comparator:branch_comparator                                          ; pp_comparator        ; work            ;
;             |pp_fetch:fetch|                         ; 63.3 (63.3)          ; 67.2 (67.2)                      ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch                                                                              ; pp_fetch             ; work            ;
;             |pp_memory:memory|                       ; 85.3 (85.3)          ; 96.7 (96.7)                      ; 13.0 (13.0)                                       ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 96 (96)             ; 136 (136)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory                                                                            ; pp_memory            ; work            ;
;             |pp_register_file:regfile|               ; 26.3 (26.3)          ; 28.8 (28.8)                      ; 3.3 (3.3)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 1 (1)               ; 94 (94)                   ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile                                                                    ; pp_register_file     ; work            ;
;                |altsyncram:\regfile:registers_rtl_0| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_0                                ; altsyncram           ; work            ;
;                   |altsyncram_79p1:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_0|altsyncram_79p1:auto_generated ; altsyncram_79p1      ; work            ;
;                |altsyncram:\regfile:registers_rtl_1| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_1                                ; altsyncram           ; work            ;
;                   |altsyncram_79p1:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_1|altsyncram_79p1:auto_generated ; altsyncram_79p1      ; work            ;
;             |pp_writeback:writeback|                 ; 28.1 (28.1)          ; 48.6 (48.6)                      ; 21.4 (21.4)                                       ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 0 (0)               ; 151 (151)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback                                                                      ; pp_writeback         ; work            ;
;          |pp_icache:\icache_enabled:icache|          ; 1446.9 (1446.9)      ; 1980.1 (1980.1)                  ; 561.7 (561.7)                                     ; 28.5 (28.5)                      ; 0.0 (0.0)            ; 1202 (1202)         ; 3014 (3014)               ; 0 (0)         ; 15360             ; 3     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache                                                                              ; pp_icache            ; work            ;
;             |altsyncram:cache_memory_rtl_0|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 15360             ; 3     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0                                                ; altsyncram           ; work            ;
;                |altsyncram_a9n1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 15360             ; 3     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated                 ; altsyncram_a9n1      ; work            ;
;          |pp_wb_adapter:dmem_if|                     ; 51.5 (51.5)          ; 65.8 (65.8)                      ; 15.5 (15.5)                                       ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 59 (59)             ; 109 (109)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_wb_adapter:dmem_if                                                                                         ; pp_wb_adapter        ; work            ;
;          |pp_wb_arbiter:arbiter|                     ; 34.8 (34.8)          ; 41.4 (41.4)                      ; 6.7 (6.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 122 (122)           ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_potato:processor|pp_wb_arbiter:arbiter                                                                                         ; pp_wb_arbiter        ; work            ;
;       |pp_soc_intercon:intercon_error|               ; 61.0 (61.0)          ; 82.7 (82.7)                      ; 27.3 (27.3)                                       ; 5.5 (5.5)                        ; 0.0 (0.0)            ; 59 (59)             ; 143 (143)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_soc_intercon:intercon_error                                                                                                    ; pp_soc_intercon      ; work            ;
;       |pp_soc_memory:aee_ram|                        ; 582.7 (582.7)        ; 732.3 (732.3)                    ; 153.7 (153.7)                                     ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 492 (492)           ; 1057 (1057)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_soc_memory:aee_ram                                                                                                             ; pp_soc_memory        ; work            ;
;       |pp_soc_reset:reset_controller|                ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_soc_reset:reset_controller                                                                                                     ; pp_soc_reset         ; work            ;
;       |pp_soc_timer:timer0|                          ; 69.3 (69.3)          ; 69.9 (69.9)                      ; 4.1 (4.1)                                         ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 122 (122)           ; 123 (123)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_soc_timer:timer0                                                                                                               ; pp_soc_timer         ; work            ;
;       |pp_soc_timer:timer1|                          ; 52.5 (52.5)          ; 56.8 (56.8)                      ; 5.1 (5.1)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 89 (89)             ; 115 (115)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_soc_timer:timer1                                                                                                               ; pp_soc_timer         ; work            ;
;       |pp_soc_uart:uart0|                            ; 83.8 (65.3)          ; 92.2 (72.0)                      ; 8.4 (6.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 142 (107)           ; 109 (83)                  ; 0 (0)         ; 512               ; 2     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_soc_uart:uart0                                                                                                                 ; pp_soc_uart          ; work            ;
;          |pp_fifo:recv_buffer|                       ; 9.5 (9.5)            ; 10.6 (10.6)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 14 (14)                   ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer                                                                                             ; pp_fifo              ; work            ;
;             |altsyncram:memory_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|altsyncram:memory_rtl_0                                                                     ; altsyncram           ; work            ;
;                |altsyncram_n9o1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|altsyncram:memory_rtl_0|altsyncram_n9o1:auto_generated                                      ; altsyncram_n9o1      ; work            ;
;          |pp_fifo:send_buffer|                       ; 9.0 (9.0)            ; 9.7 (9.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 12 (12)                   ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:send_buffer                                                                                             ; pp_fifo              ; work            ;
;             |altsyncram:memory_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:send_buffer|altsyncram:memory_rtl_0                                                                     ; altsyncram           ; work            ;
;                |altsyncram_n9o1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |RV_FPGA_PLC_Potato|toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:send_buffer|altsyncram:memory_rtl_0|altsyncram_n9o1:auto_generated                                      ; altsyncram_n9o1      ; work            ;
+------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                           ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name           ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; CLOCK_50_B3B   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50_B5B   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50_B6A   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50_B7A   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50_B8A   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO_IN[0]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO_IN[1]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO_IN[2]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO_IN[3]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO_IN[4]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO_IN[5]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO_IN[6]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO_IN[7]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO_IN[8]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO_IN[9]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO_IN[10]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO_IN[11]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO_IN[12]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO_IN[13]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO_IN[14]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO_IN[15]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO_IN[16]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO_IN[17]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO_OUT[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_OUT[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_OUT[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_OUT[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_OUT[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_OUT[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_OUT[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_OUT[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_OUT[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_OUT[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_OUT[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_OUT[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_OUT[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_OUT[13]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_OUT[14]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_OUT[15]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_OUT[16]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_OUT[17]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY_n[0]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY_n[1]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY_n[2]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY_n[3]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDG[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[0]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; UART_TX        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_125_p    ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CPU_RESET_n    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; UART_RX        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_125_p(n) ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK_50_B3B                                                                                                                                       ;                   ;         ;
; CLOCK_50_B5B                                                                                                                                       ;                   ;         ;
; CLOCK_50_B6A                                                                                                                                       ;                   ;         ;
; CLOCK_50_B7A                                                                                                                                       ;                   ;         ;
; CLOCK_50_B8A                                                                                                                                       ;                   ;         ;
; GPIO_IN[0]                                                                                                                                         ;                   ;         ;
; GPIO_IN[1]                                                                                                                                         ;                   ;         ;
; GPIO_IN[2]                                                                                                                                         ;                   ;         ;
; GPIO_IN[3]                                                                                                                                         ;                   ;         ;
; GPIO_IN[4]                                                                                                                                         ;                   ;         ;
; GPIO_IN[5]                                                                                                                                         ;                   ;         ;
; GPIO_IN[6]                                                                                                                                         ;                   ;         ;
; GPIO_IN[7]                                                                                                                                         ;                   ;         ;
; GPIO_IN[8]                                                                                                                                         ;                   ;         ;
; GPIO_IN[9]                                                                                                                                         ;                   ;         ;
; GPIO_IN[10]                                                                                                                                        ;                   ;         ;
; GPIO_IN[11]                                                                                                                                        ;                   ;         ;
; GPIO_IN[12]                                                                                                                                        ;                   ;         ;
; GPIO_IN[13]                                                                                                                                        ;                   ;         ;
; GPIO_IN[14]                                                                                                                                        ;                   ;         ;
; GPIO_IN[15]                                                                                                                                        ;                   ;         ;
; GPIO_IN[16]                                                                                                                                        ;                   ;         ;
; GPIO_IN[17]                                                                                                                                        ;                   ;         ;
; KEY_n[0]                                                                                                                                           ;                   ;         ;
; KEY_n[1]                                                                                                                                           ;                   ;         ;
; KEY_n[2]                                                                                                                                           ;                   ;         ;
; KEY_n[3]                                                                                                                                           ;                   ;         ;
; SW[0]                                                                                                                                              ;                   ;         ;
; SW[1]                                                                                                                                              ;                   ;         ;
; SW[2]                                                                                                                                              ;                   ;         ;
; SW[3]                                                                                                                                              ;                   ;         ;
; SW[4]                                                                                                                                              ;                   ;         ;
; SW[5]                                                                                                                                              ;                   ;         ;
; SW[6]                                                                                                                                              ;                   ;         ;
; SW[7]                                                                                                                                              ;                   ;         ;
; SW[8]                                                                                                                                              ;                   ;         ;
; SW[9]                                                                                                                                              ;                   ;         ;
; CLOCK_125_p                                                                                                                                        ;                   ;         ;
;      - toplevel:Potato_SoC|pp_soc_reset:reset_controller|fast_reset                                                                                ; 1                 ; 0       ;
; CPU_RESET_n                                                                                                                                        ;                   ;         ;
;      - toplevel:Potato_SoC|pp_soc_reset:reset_controller|fast_reset~0                                                                              ; 1                 ; 0       ;
;      - toplevel:Potato_SoC|clock_generator:clkgen|clock_generator_0002:clock_generator_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL ; 1                 ; 0       ;
; UART_RX                                                                                                                                            ;                   ;         ;
;      - toplevel:Potato_SoC|pp_soc_uart:uart0|rx_sample_value[3]~1                                                                                  ; 1                 ; 0       ;
;      - toplevel:Potato_SoC|pp_soc_uart:uart0|rx_state~15                                                                                           ; 1                 ; 0       ;
;      - toplevel:Potato_SoC|pp_soc_uart:uart0|rx_state~17                                                                                           ; 1                 ; 0       ;
;      - toplevel:Potato_SoC|pp_soc_uart:uart0|rx_current_bit[0]~1                                                                                   ; 1                 ; 0       ;
;      - toplevel:Potato_SoC|pp_soc_uart:uart0|rx_sample_delay[0]~0                                                                                  ; 1                 ; 0       ;
;      - toplevel:Potato_SoC|pp_soc_uart:uart0|rx_state~18                                                                                           ; 1                 ; 0       ;
;      - toplevel:Potato_SoC|pp_soc_uart:uart0|rx_byte[7]~0                                                                                          ; 1                 ; 0       ;
;      - toplevel:Potato_SoC|pp_soc_uart:uart0|rx_byte[2]~2                                                                                          ; 1                 ; 0       ;
;      - toplevel:Potato_SoC|pp_soc_uart:uart0|rx_byte[3]~3                                                                                          ; 1                 ; 0       ;
;      - toplevel:Potato_SoC|pp_soc_uart:uart0|rx_byte[6]~4                                                                                          ; 1                 ; 0       ;
;      - toplevel:Potato_SoC|pp_soc_uart:uart0|rx_byte[4]~6                                                                                          ; 1                 ; 0       ;
;      - toplevel:Potato_SoC|pp_soc_uart:uart0|rx_byte[5]~8                                                                                          ; 1                 ; 0       ;
;      - toplevel:Potato_SoC|pp_soc_uart:uart0|rx_byte[0]~9                                                                                          ; 1                 ; 0       ;
;      - toplevel:Potato_SoC|pp_soc_uart:uart0|rx_byte[1]~10                                                                                         ; 1                 ; 0       ;
; CLOCK_125_p(n)                                                                                                                                     ;                   ;         ;
;      - toplevel:Potato_SoC|pp_soc_reset:reset_controller|fast_reset                                                                                ; 1                 ; 0       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                        ; Location                   ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_125_p                                                                                                                 ; PIN_U12                    ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|aee_ram_cyc_in~0                                                                                        ; LABCELL_X30_Y32_N21        ; 2       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|clock_generator:clkgen|clock_generator_0002:clock_generator_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X68_Y0_N1 ; 6047    ; Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; toplevel:Potato_SoC|clock_generator:clkgen|clock_generator_0002:clock_generator_inst|altera_pll:altera_pll_i|outclk_wire[1] ; PLLOUTPUTCOUNTER_X68_Y2_N1 ; 75      ; Clock                                 ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; toplevel:Potato_SoC|intercon_peripheral~30                                                                                  ; LABCELL_X30_Y32_N39        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|counter_mtime[26]~0                          ; LABCELL_X17_Y24_N54        ; 78      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|ie1~1                                        ; LABCELL_X27_Y21_N12        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mcause[1]~0                                  ; LABCELL_X27_Y21_N51        ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mepc[21]~0                                   ; LABCELL_X21_Y23_N51        ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mie[10]~0                                    ; LABCELL_X27_Y21_N42        ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mscratch[1]~1                                ; LABCELL_X21_Y23_N3         ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|mtime_compare[31]~0                          ; LABCELL_X21_Y23_N12        ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|read~6                                       ; LABCELL_X22_Y23_N30        ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_csr_unit:csr_unit|test_register~6                              ; LABCELL_X21_Y23_N6         ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_decode:decode|get_instruction~0                                ; LABCELL_X35_Y29_N30        ; 37      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_decode:decode|pc[6]~0                                          ; LABCELL_X35_Y29_N0         ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|decode_exception~1                             ; LABCELL_X28_Y23_N48        ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|exception_out~0                                ; LABCELL_X27_Y25_N12        ; 59      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|immediate[18]~2                                ; MLABCELL_X25_Y28_N15       ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|instr_misaligned                               ; LABCELL_X36_Y27_N36        ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|pc[25]~0                                       ; LABCELL_X35_Y29_N42        ; 167     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc[1]~21                                           ; LABCELL_X28_Y28_N6         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|pc~1                                               ; LABCELL_X33_Y29_N18        ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|csr_data_out[0]~0                                ; MLABCELL_X32_Y31_N18       ; 87      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|exception_context_out.badaddr[14]~0              ; LABCELL_X28_Y28_N18        ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|rd_write_out~1                                   ; LABCELL_X31_Y30_N12        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|regfile~0                                ; LABCELL_X33_Y24_N27        ; 4       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|stall_ex~4                                                        ; LABCELL_X30_Y24_N57        ; 84      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|Decoder0~0                                         ; LABCELL_X38_Y33_N21        ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|Decoder0~2                                         ; LABCELL_X38_Y33_N3         ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|Decoder0~3                                         ; LABCELL_X38_Y33_N30        ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|Decoder0~4                                         ; LABCELL_X38_Y33_N0         ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|cl_current_word[0]~2                               ; LABCELL_X38_Y33_N48        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|cl_current_word[1]~0                               ; LABCELL_X33_Y29_N30        ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|state.LOAD_CACHELINE_START                         ; FF_X38_Y33_N14             ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|store_cache_line                                   ; FF_X35_Y32_N26             ; 132     ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5511                                    ; MLABCELL_X50_Y19_N0        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5513                                    ; LABCELL_X48_Y22_N42        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5515                                    ; MLABCELL_X50_Y19_N12       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5517                                    ; MLABCELL_X50_Y19_N24       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5519                                    ; LABCELL_X48_Y19_N39        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5521                                    ; LABCELL_X54_Y22_N48        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5523                                    ; LABCELL_X54_Y22_N36        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5525                                    ; LABCELL_X48_Y19_N3         ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5526                                    ; MLABCELL_X50_Y19_N3        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5527                                    ; LABCELL_X43_Y28_N57        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5528                                    ; MLABCELL_X50_Y19_N15       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5529                                    ; MLABCELL_X50_Y19_N27       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5530                                    ; LABCELL_X48_Y19_N36        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5531                                    ; LABCELL_X53_Y25_N39        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5532                                    ; LABCELL_X54_Y22_N39        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5533                                    ; LABCELL_X48_Y19_N0         ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5535                                    ; LABCELL_X45_Y19_N48        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5537                                    ; MLABCELL_X50_Y17_N42       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5539                                    ; LABCELL_X45_Y19_N30        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5541                                    ; LABCELL_X51_Y19_N54        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5543                                    ; MLABCELL_X50_Y19_N51       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5545                                    ; LABCELL_X48_Y22_N33        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5547                                    ; LABCELL_X40_Y21_N30        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5549                                    ; LABCELL_X48_Y22_N21        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5550                                    ; LABCELL_X45_Y19_N51        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5551                                    ; MLABCELL_X50_Y17_N45       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5552                                    ; MLABCELL_X50_Y19_N48       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5553                                    ; LABCELL_X45_Y17_N39        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5554                                    ; LABCELL_X45_Y19_N33        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5555                                    ; LABCELL_X48_Y22_N30        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5556                                    ; LABCELL_X48_Y19_N24        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5557                                    ; LABCELL_X48_Y22_N3         ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5559                                    ; LABCELL_X58_Y29_N24        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5561                                    ; LABCELL_X38_Y17_N33        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5563                                    ; LABCELL_X58_Y29_N3         ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5565                                    ; LABCELL_X58_Y29_N54        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5567                                    ; LABCELL_X38_Y20_N3         ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5569                                    ; LABCELL_X38_Y20_N12        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5571                                    ; LABCELL_X53_Y30_N24        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5573                                    ; LABCELL_X38_Y20_N39        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5574                                    ; LABCELL_X58_Y29_N27        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5575                                    ; LABCELL_X38_Y17_N30        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5576                                    ; LABCELL_X58_Y29_N0         ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5577                                    ; LABCELL_X58_Y29_N57        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5578                                    ; LABCELL_X38_Y20_N0         ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5579                                    ; LABCELL_X38_Y20_N15        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5580                                    ; LABCELL_X53_Y30_N27        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5581                                    ; LABCELL_X38_Y20_N36        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5583                                    ; LABCELL_X38_Y20_N27        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5585                                    ; LABCELL_X53_Y30_N30        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5587                                    ; MLABCELL_X55_Y30_N12       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5589                                    ; LABCELL_X53_Y30_N12        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5591                                    ; LABCELL_X58_Y29_N48        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5593                                    ; LABCELL_X48_Y30_N15        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5595                                    ; LABCELL_X43_Y22_N39        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5597                                    ; LABCELL_X58_Y29_N9         ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5598                                    ; LABCELL_X38_Y20_N51        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5599                                    ; LABCELL_X53_Y30_N6         ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5600                                    ; MLABCELL_X55_Y30_N3        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5601                                    ; LABCELL_X53_Y30_N15        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5602                                    ; LABCELL_X58_Y29_N39        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5603                                    ; LABCELL_X48_Y30_N6         ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5604                                    ; LABCELL_X43_Y22_N48        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5605                                    ; LABCELL_X58_Y29_N6         ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5607                                    ; LABCELL_X51_Y19_N6         ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5609                                    ; LABCELL_X41_Y22_N36        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5611                                    ; LABCELL_X51_Y19_N33        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5613                                    ; LABCELL_X48_Y19_N12        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5615                                    ; MLABCELL_X55_Y22_N18       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5617                                    ; LABCELL_X53_Y30_N57        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5619                                    ; LABCELL_X59_Y21_N15        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5621                                    ; LABCELL_X48_Y22_N57        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5622                                    ; LABCELL_X51_Y19_N9         ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5623                                    ; LABCELL_X41_Y22_N39        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5624                                    ; LABCELL_X51_Y19_N30        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5625                                    ; LABCELL_X48_Y19_N15        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5626                                    ; LABCELL_X48_Y22_N45        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5627                                    ; LABCELL_X53_Y30_N54        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5628                                    ; LABCELL_X59_Y21_N30        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5629                                    ; LABCELL_X48_Y22_N54        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5631                                    ; MLABCELL_X42_Y31_N9        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5633                                    ; MLABCELL_X47_Y19_N39       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5635                                    ; LABCELL_X48_Y19_N27        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5637                                    ; MLABCELL_X55_Y21_N12       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5639                                    ; LABCELL_X48_Y19_N30        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5641                                    ; LABCELL_X51_Y26_N57        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5643                                    ; LABCELL_X45_Y17_N9         ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5645                                    ; LABCELL_X51_Y19_N45        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5646                                    ; MLABCELL_X42_Y31_N6        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5647                                    ; MLABCELL_X50_Y17_N39       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5648                                    ; LABCELL_X48_Y31_N27        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5649                                    ; MLABCELL_X55_Y21_N15       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5650                                    ; LABCELL_X48_Y19_N33        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5651                                    ; LABCELL_X51_Y26_N6         ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5652                                    ; MLABCELL_X50_Y19_N9        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5653                                    ; LABCELL_X51_Y19_N42        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5655                                    ; MLABCELL_X60_Y26_N54       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5657                                    ; LABCELL_X49_Y21_N24        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5659                                    ; MLABCELL_X60_Y26_N21       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5661                                    ; LABCELL_X61_Y25_N12        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5663                                    ; MLABCELL_X55_Y30_N27       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5665                                    ; LABCELL_X38_Y16_N12        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5667                                    ; LABCELL_X48_Y30_N30        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5669                                    ; LABCELL_X54_Y22_N30        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5670                                    ; LABCELL_X61_Y25_N0         ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5671                                    ; LABCELL_X51_Y30_N54        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5672                                    ; LABCELL_X61_Y25_N18        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5673                                    ; LABCELL_X61_Y25_N15        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5674                                    ; MLABCELL_X55_Y30_N24       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5675                                    ; LABCELL_X38_Y16_N18        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5676                                    ; MLABCELL_X55_Y30_N15       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5677                                    ; LABCELL_X61_Y25_N39        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5679                                    ; LABCELL_X35_Y30_N54        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5681                                    ; LABCELL_X53_Y32_N15        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5683                                    ; MLABCELL_X55_Y30_N54       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5685                                    ; MLABCELL_X55_Y30_N21       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5687                                    ; MLABCELL_X42_Y16_N30       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5689                                    ; LABCELL_X58_Y27_N3         ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5691                                    ; LABCELL_X59_Y22_N42        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5693                                    ; LABCELL_X61_Y25_N42        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5694                                    ; LABCELL_X35_Y30_N57        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5695                                    ; LABCELL_X53_Y32_N42        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5696                                    ; MLABCELL_X55_Y30_N57       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5697                                    ; MLABCELL_X55_Y30_N18       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5698                                    ; MLABCELL_X42_Y16_N33       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5699                                    ; LABCELL_X54_Y29_N6         ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5700                                    ; LABCELL_X59_Y22_N45        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|tag_memory~5701                                    ; LABCELL_X61_Y25_N45        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|wb_outputs.adr[31]~0                               ; LABCELL_X33_Y29_N27        ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_wb_adapter:dmem_if|Mux8~2                                                        ; MLABCELL_X32_Y29_N42       ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_wb_adapter:dmem_if|Mux9~0                                                        ; MLABCELL_X32_Y29_N39       ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_wb_adapter:dmem_if|ShiftRight0~0                                                 ; LABCELL_X33_Y30_N33        ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_wb_adapter:dmem_if|mem_data_out[1]~2                                             ; LABCELL_X31_Y30_N45        ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_wb_adapter:dmem_if|mem_data_out[8]~3                                             ; MLABCELL_X32_Y29_N30       ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_wb_adapter:dmem_if|state~7                                                       ; MLABCELL_X32_Y31_N54       ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_wb_adapter:dmem_if|state~8                                                       ; LABCELL_X31_Y30_N27        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_potato:processor|pp_wb_adapter:dmem_if|wb_outputs.adr[31]~0                                          ; MLABCELL_X32_Y31_N48       ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_intercon:intercon_error|read_error_address[24]~0                                                 ; MLABCELL_X32_Y33_N18       ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_intercon:intercon_error|wb_dat_out[27]~1                                                         ; MLABCELL_X32_Y35_N45       ; 28      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_intercon:intercon_error|wb_dat_out[27]~3                                                         ; LABCELL_X31_Y35_N12        ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_intercon:intercon_error|write_error_data[3]~0                                                    ; MLABCELL_X32_Y33_N57       ; 68      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[0][17]~28                                                                  ; LABCELL_X33_Y37_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[0][1]~124                                                                  ; LABCELL_X33_Y37_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[0][25]~60                                                                  ; LABCELL_X30_Y38_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[0][9]~92                                                                   ; LABCELL_X30_Y38_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[10][17]~18                                                                 ; LABCELL_X27_Y35_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[10][1]~114                                                                 ; LABCELL_X27_Y35_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[10][25]~50                                                                 ; LABCELL_X36_Y39_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[10][9]~82                                                                  ; LABCELL_X36_Y39_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[11][17]~19                                                                 ; LABCELL_X33_Y38_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[11][1]~115                                                                 ; LABCELL_X27_Y35_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[11][25]~51                                                                 ; LABCELL_X36_Y39_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[11][9]~83                                                                  ; LABCELL_X36_Y39_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[12][17]~20                                                                 ; LABCELL_X40_Y37_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[12][1]~116                                                                 ; MLABCELL_X25_Y37_N42       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[12][25]~52                                                                 ; MLABCELL_X32_Y40_N3        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[12][9]~84                                                                  ; MLABCELL_X32_Y40_N36       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[13][17]~21                                                                 ; LABCELL_X40_Y37_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[13][1]~117                                                                 ; MLABCELL_X25_Y37_N24       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[13][25]~53                                                                 ; MLABCELL_X32_Y40_N0        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[13][9]~85                                                                  ; MLABCELL_X32_Y40_N30       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[14][17]~22                                                                 ; LABCELL_X30_Y38_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[14][1]~118                                                                 ; MLABCELL_X25_Y37_N45       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[14][25]~54                                                                 ; LABCELL_X36_Y39_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[14][9]~86                                                                  ; MLABCELL_X32_Y40_N33       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[15][17]~23                                                                 ; LABCELL_X40_Y37_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[15][1]~119                                                                 ; MLABCELL_X25_Y37_N27       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[15][25]~55                                                                 ; LABCELL_X36_Y39_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[15][9]~87                                                                  ; MLABCELL_X32_Y40_N39       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[16][17]~0                                                                  ; LABCELL_X27_Y38_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[16][1]~96                                                                  ; MLABCELL_X25_Y36_N45       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[16][25]~32                                                                 ; LABCELL_X33_Y40_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[16][9]~64                                                                  ; LABCELL_X30_Y38_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[17][17]~4                                                                  ; LABCELL_X33_Y37_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[17][1]~100                                                                 ; MLABCELL_X25_Y37_N30       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[17][25]~36                                                                 ; LABCELL_X33_Y40_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[17][9]~68                                                                  ; LABCELL_X33_Y40_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[18][17]~8                                                                  ; LABCELL_X33_Y40_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[18][1]~104                                                                 ; MLABCELL_X25_Y36_N12       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[18][25]~40                                                                 ; LABCELL_X33_Y40_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[18][9]~72                                                                  ; LABCELL_X30_Y38_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[19][17]~12                                                                 ; LABCELL_X33_Y37_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[19][1]~108                                                                 ; MLABCELL_X25_Y36_N42       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[19][25]~44                                                                 ; LABCELL_X33_Y40_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[19][9]~76                                                                  ; LABCELL_X33_Y40_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[1][17]~29                                                                  ; LABCELL_X33_Y37_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[1][1]~125                                                                  ; MLABCELL_X25_Y37_N21       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[1][25]~61                                                                  ; MLABCELL_X32_Y38_N24       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[1][9]~93                                                                   ; LABCELL_X30_Y38_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[20][17]~1                                                                  ; LABCELL_X33_Y40_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[20][1]~97                                                                  ; LABCELL_X28_Y35_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[20][25]~33                                                                 ; LABCELL_X33_Y40_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[20][9]~65                                                                  ; LABCELL_X30_Y38_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[21][17]~5                                                                  ; LABCELL_X30_Y38_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[21][1]~101                                                                 ; MLABCELL_X25_Y37_N36       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[21][25]~37                                                                 ; LABCELL_X33_Y40_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[21][9]~69                                                                  ; LABCELL_X30_Y38_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[22][17]~9                                                                  ; LABCELL_X33_Y40_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[22][1]~105                                                                 ; MLABCELL_X25_Y36_N36       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[22][25]~41                                                                 ; LABCELL_X33_Y40_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[22][9]~73                                                                  ; LABCELL_X30_Y38_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[23][17]~13                                                                 ; LABCELL_X33_Y40_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[23][1]~109                                                                 ; MLABCELL_X25_Y36_N24       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[23][25]~45                                                                 ; LABCELL_X33_Y40_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[23][9]~77                                                                  ; LABCELL_X30_Y38_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[24][17]~2                                                                  ; LABCELL_X36_Y39_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[24][1]~98                                                                  ; LABCELL_X28_Y35_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[24][25]~34                                                                 ; LABCELL_X36_Y39_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[24][9]~66                                                                  ; MLABCELL_X32_Y40_N42       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[25][17]~6                                                                  ; LABCELL_X36_Y39_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[25][1]~102                                                                 ; LABCELL_X27_Y35_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[25][25]~38                                                                 ; LABCELL_X36_Y39_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[25][9]~70                                                                  ; LABCELL_X36_Y39_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[26][17]~10                                                                 ; LABCELL_X36_Y39_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[26][1]~106                                                                 ; LABCELL_X27_Y35_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[26][25]~42                                                                 ; LABCELL_X36_Y39_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[26][9]~74                                                                  ; MLABCELL_X32_Y40_N45       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[27][17]~14                                                                 ; LABCELL_X36_Y39_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[27][1]~110                                                                 ; LABCELL_X27_Y35_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[27][25]~46                                                                 ; LABCELL_X36_Y39_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[27][9]~78                                                                  ; LABCELL_X36_Y39_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[28][17]~3                                                                  ; MLABCELL_X32_Y40_N24       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[28][1]~99                                                                  ; MLABCELL_X25_Y36_N39       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[28][25]~35                                                                 ; MLABCELL_X32_Y40_N51       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[28][9]~67                                                                  ; MLABCELL_X32_Y40_N12       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[29][17]~7                                                                  ; MLABCELL_X32_Y40_N6        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[29][1]~103                                                                 ; MLABCELL_X25_Y37_N54       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[29][25]~39                                                                 ; MLABCELL_X32_Y40_N48       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[29][9]~71                                                                  ; MLABCELL_X32_Y40_N18       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[2][17]~30                                                                  ; LABCELL_X33_Y37_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[2][1]~126                                                                  ; MLABCELL_X25_Y37_N18       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[2][25]~62                                                                  ; LABCELL_X33_Y37_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[2][9]~94                                                                   ; LABCELL_X33_Y37_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[30][17]~11                                                                 ; LABCELL_X33_Y41_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[30][1]~107                                                                 ; MLABCELL_X25_Y37_N3        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[30][25]~43                                                                 ; MLABCELL_X32_Y40_N54       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[30][9]~75                                                                  ; MLABCELL_X32_Y40_N21       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[31][17]~15                                                                 ; MLABCELL_X32_Y40_N27       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[31][1]~111                                                                 ; MLABCELL_X25_Y36_N51       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[31][25]~47                                                                 ; MLABCELL_X32_Y40_N57       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[31][9]~79                                                                  ; MLABCELL_X32_Y40_N15       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[3][17]~31                                                                  ; LABCELL_X33_Y37_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[3][1]~127                                                                  ; LABCELL_X33_Y37_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[3][25]~63                                                                  ; LABCELL_X30_Y38_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[3][9]~95                                                                   ; LABCELL_X33_Y37_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[4][17]~24                                                                  ; LABCELL_X31_Y40_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[4][1]~120                                                                  ; MLABCELL_X25_Y37_N6        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[4][25]~56                                                                  ; LABCELL_X33_Y40_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[4][9]~88                                                                   ; LABCELL_X30_Y38_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[5][17]~25                                                                  ; LABCELL_X33_Y41_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[5][1]~121                                                                  ; MLABCELL_X25_Y37_N12       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[5][25]~57                                                                  ; LABCELL_X33_Y40_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[5][9]~89                                                                   ; LABCELL_X33_Y40_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[6][17]~26                                                                  ; LABCELL_X33_Y41_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[6][1]~122                                                                  ; MLABCELL_X25_Y37_N9        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[6][25]~58                                                                  ; LABCELL_X33_Y37_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[6][9]~90                                                                   ; LABCELL_X33_Y40_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[7][17]~27                                                                  ; LABCELL_X33_Y41_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[7][1]~123                                                                  ; MLABCELL_X25_Y37_N15       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[7][25]~59                                                                  ; LABCELL_X33_Y40_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[7][9]~91                                                                   ; LABCELL_X33_Y40_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[8][17]~16                                                                  ; LABCELL_X33_Y38_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[8][1]~112                                                                  ; LABCELL_X27_Y35_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[8][25]~48                                                                  ; LABCELL_X33_Y38_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[8][9]~80                                                                   ; LABCELL_X36_Y39_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[9][17]~17                                                                  ; LABCELL_X33_Y38_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[9][1]~113                                                                  ; LABCELL_X27_Y35_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[9][25]~49                                                                  ; LABCELL_X36_Y39_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|memory[9][9]~81                                                                   ; LABCELL_X36_Y39_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_memory:aee_ram|wb_dat_out[1]~1                                                                   ; LABCELL_X30_Y32_N24        ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|compare[16]~1                                                                       ; LABCELL_X33_Y33_N24        ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[23]~1                                                                       ; LABCELL_X38_Y34_N30        ; 51      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[23]~2                                                                       ; LABCELL_X28_Y29_N30        ; 49      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|counter[23]~3                                                                       ; LABCELL_X38_Y34_N48        ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_timer:timer0|wb_dat_out[22]~1                                                                    ; MLABCELL_X37_Y33_N15       ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_timer:timer1|compare[24]~0                                                                       ; LABCELL_X33_Y33_N27        ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[11]~1                                                                       ; LABCELL_X38_Y34_N18        ; 47      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[11]~2                                                                       ; LABCELL_X35_Y35_N12        ; 45      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_timer:timer1|counter[11]~3                                                                       ; LABCELL_X38_Y34_N51        ; 45      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_timer:timer1|wb_dat_out[2]~1                                                                     ; MLABCELL_X37_Y34_N18       ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|irq_tx_ready_enable~0                                                                 ; LABCELL_X33_Y33_N36        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|data_out[1]~0                                                     ; LABCELL_X33_Y31_N3         ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|memory~14                                                         ; LABCELL_X33_Y31_N48        ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:send_buffer|data_out[7]~0                                                     ; MLABCELL_X19_Y31_N39       ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:send_buffer|memory~14                                                         ; LABCELL_X21_Y31_N39        ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|rx_sample_counter[2]~1                                                                ; LABCELL_X22_Y33_N0         ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|rx_sample_delay[0]~0                                                                  ; LABCELL_X22_Y31_N54        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|rx_sample_value[3]~1                                                                  ; LABCELL_X22_Y33_N6         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|sample_clk_counter[7]~0                                                               ; LABCELL_X22_Y33_N18        ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|sample_clk_counter[7]~1                                                               ; LABCELL_X22_Y33_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|sample_clk_divisor[0]~0                                                               ; LABCELL_X33_Y33_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|send_buffer_input[0]~1                                                                ; LABCELL_X33_Y33_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|tx_state~8                                                                            ; LABCELL_X30_Y20_N24        ; 1165    ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|wb_dat_out[0]~0                                                                       ; LABCELL_X33_Y33_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                        ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; toplevel:Potato_SoC|clock_generator:clkgen|clock_generator_0002:clock_generator_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X68_Y0_N1 ; 6047    ; Global Clock         ; GCLK8            ; --                        ;
; toplevel:Potato_SoC|clock_generator:clkgen|clock_generator_0002:clock_generator_inst|altera_pll:altera_pll_i|outclk_wire[1] ; PLLOUTPUTCOUNTER_X68_Y2_N1 ; 75      ; Global Clock         ; GCLK9            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                      ;
+--------------------------------------------------------------------------------------------+---------+
; Name                                                                                       ; Fan-Out ;
+--------------------------------------------------------------------------------------------+---------+
; toplevel:Potato_SoC|pp_soc_uart:uart0|tx_state~8                                           ; 1165    ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|imem_address[6]~3 ; 709     ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_fetch:fetch|imem_address[5]~4 ; 709     ;
+--------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                             ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                                          ; Location                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; toplevel:Potato_SoC|aee_rom_wrapper:aee_rom|aee_rom:rom|altsyncram:altsyncram_component|altsyncram_hl24:auto_generated|ALTSYNCRAM                                ; AUTO ; ROM              ; Single Clock ; 4096         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 131072 ; 4096                        ; 32                          ; --                          ; --                          ; 131072              ; 16          ; 0     ; bootloader.mif                                               ; M10K_X29_Y36_N0, M10K_X29_Y38_N0, M10K_X39_Y41_N0, M10K_X39_Y40_N0, M10K_X39_Y39_N0, M10K_X39_Y38_N0, M10K_X39_Y37_N0, M10K_X39_Y36_N0, M10K_X29_Y37_N0, M10K_X29_Y34_N0, M10K_X39_Y33_N0, M10K_X39_Y34_N0, M10K_X29_Y33_N0, M10K_X29_Y32_N0, M10K_X39_Y35_N0, M10K_X39_Y32_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_0|altsyncram_79p1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; db/RV_FPGA_PLC_Potato.ram0_pp_register_file_b60e35e6.hdl.mif ; M10K_X29_Y25_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_1|altsyncram_79p1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; db/RV_FPGA_PLC_Potato.ram0_pp_register_file_b60e35e6.hdl.mif ; M10K_X29_Y24_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 120          ; 128          ; 120          ; yes                    ; no                      ; yes                    ; no                      ; 15360  ; 128                         ; 120                         ; 128                         ; 120                         ; 15360               ; 3           ; 0     ; None                                                         ; M10K_X44_Y32_N0, M10K_X39_Y31_N0, M10K_X39_Y30_N0                                                                                                                                                                                                                              ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:recv_buffer|altsyncram:memory_rtl_0|altsyncram_n9o1:auto_generated|ALTSYNCRAM                                      ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 8            ; 32           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 256    ; 32                          ; 8                           ; 32                          ; 8                           ; 256                 ; 1           ; 0     ; db/RV_FPGA_PLC_Potato.ram0_pp_fifo_64a0ced3.hdl.mif          ; M10K_X29_Y31_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; toplevel:Potato_SoC|pp_soc_uart:uart0|pp_fifo:send_buffer|altsyncram:memory_rtl_0|altsyncram_n9o1:auto_generated|ALTSYNCRAM                                      ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 8            ; 32           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 256    ; 32                          ; 8                           ; 32                          ; 8                           ; 256                 ; 1           ; 0     ; db/RV_FPGA_PLC_Potato.ram0_pp_fifo_64a0ced3.hdl.mif          ; M10K_X20_Y31_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------------+
; Routing Usage Summary                                   ;
+------------------------------+--------------------------+
; Routing Resource Type        ; Usage                    ;
+------------------------------+--------------------------+
; Block interconnects          ; 15,083 / 217,884 ( 7 % ) ;
; C12 interconnects            ; 312 / 10,080 ( 3 % )     ;
; C2 interconnects             ; 5,942 / 87,208 ( 7 % )   ;
; C4 interconnects             ; 3,338 / 41,360 ( 8 % )   ;
; DQS bus muxes                ; 0 / 21 ( 0 % )           ;
; DQS-18 I/O buses             ; 0 / 21 ( 0 % )           ;
; DQS-9 I/O buses              ; 0 / 21 ( 0 % )           ;
; Direct links                 ; 973 / 217,884 ( < 1 % )  ;
; Global clocks                ; 2 / 16 ( 13 % )          ;
; Horizontal periphery clocks  ; 0 / 12 ( 0 % )           ;
; Local interconnects          ; 2,787 / 58,160 ( 5 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )           ;
; R14 interconnects            ; 514 / 9,228 ( 6 % )      ;
; R14/C12 interconnect drivers ; 753 / 15,096 ( 5 % )     ;
; R3 interconnects             ; 7,401 / 94,896 ( 8 % )   ;
; R6 interconnects             ; 11,218 / 194,640 ( 6 % ) ;
; Spine clocks                 ; 5 / 180 ( 3 % )          ;
; Wire stub REs                ; 0 / 11,606 ( 0 % )       ;
+------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003 ; IO_000001 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 92        ; 92        ; 0            ; 0            ; 92        ; 92        ; 0            ; 0            ; 0            ; 0            ; 0            ; 33           ; 0            ; 0            ; 0            ; 0            ; 0            ; 33           ; 0            ; 0            ; 0            ; 0            ; 33           ; 0            ; 92        ; 92        ; 53           ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 92           ; 0         ; 0         ; 92           ; 92           ; 0         ; 0         ; 92           ; 92           ; 92           ; 92           ; 92           ; 59           ; 92           ; 92           ; 92           ; 92           ; 92           ; 59           ; 92           ; 92           ; 92           ; 92           ; 59           ; 92           ; 0         ; 0         ; 39           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; CLOCK_50_B3B       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; CLOCK_50_B5B       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; CLOCK_50_B6A       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; CLOCK_50_B7A       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; CLOCK_50_B8A       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_IN[0]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_IN[1]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_IN[2]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_IN[3]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_IN[4]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_IN[5]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_IN[6]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_IN[7]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_IN[8]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_IN[9]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_IN[10]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_IN[11]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_IN[12]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_IN[13]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_IN[14]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_IN[15]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_IN[16]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_IN[17]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_OUT[0]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_OUT[1]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_OUT[2]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_OUT[3]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_OUT[4]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_OUT[5]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_OUT[6]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_OUT[7]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_OUT[8]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_OUT[9]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_OUT[10]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_OUT[11]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_OUT[12]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_OUT[13]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_OUT[14]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_OUT[15]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_OUT[16]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_OUT[17]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX0[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX0[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX0[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX0[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX0[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX0[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX0[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX1[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX1[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX1[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX1[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX1[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX1[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX1[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; KEY_n[0]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY_n[1]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY_n[2]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY_n[3]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDG[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDG[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDG[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDG[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDG[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDG[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDG[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDG[7]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDR[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDR[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDR[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDR[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDR[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDR[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDR[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDR[7]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDR[8]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDR[9]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; SW[0]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[1]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[2]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[3]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[4]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[5]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[6]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[7]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[8]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[9]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; UART_TX            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; CLOCK_125_p        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; CPU_RESET_n        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; UART_RX            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; CLOCK_125_p(n)     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                           ; Destination Clock(s)                                                                          ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------+
; CLOCK_125_p,Potato_SoC|clkgen|clock_generator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; Potato_SoC|clkgen|clock_generator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 622.5             ;
; Potato_SoC|clkgen|clock_generator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk             ; Potato_SoC|clkgen|clock_generator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 103.4             ;
; CLOCK_125_p                                                                                               ; Potato_SoC|clkgen|clock_generator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 54.5              ;
+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                        ; Destination Register                                                                                                                                                   ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; toplevel:Potato_SoC|pp_soc_reset:reset_controller|fast_reset                                                                                                                           ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 4.164             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_1|altsyncram_79p1:auto_generated|ram_block1a31~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_1_bypass[42]                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_1|altsyncram_79p1:auto_generated|ram_block1a20~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_1_bypass[31]                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|rs2_addr[0]                                                                                               ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_1_bypass[9]                                                                  ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_1_bypass[10]                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_1_bypass[0]                                                                  ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_1_bypass[1]                                                                  ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_1_bypass[2]                                                                  ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_1_bypass[3]                                                                  ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_1_bypass[4]                                                                  ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_1_bypass[5]                                                                  ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_1_bypass[6]                                                                  ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_1_bypass[7]                                                                  ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_1|altsyncram_79p1:auto_generated|ram_block1a23~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_1|altsyncram_79p1:auto_generated|ram_block1a0~portb_address_reg0  ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_wb_adapter:dmem_if|mem_data_out[0]                                                                                                          ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_1|altsyncram_79p1:auto_generated|ram_block1a30~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|rs2_addr[1]                                                                                               ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_1|altsyncram_79p1:auto_generated|ram_block1a22~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_0|altsyncram_79p1:auto_generated|ram_block1a31~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|rd_data[31]                                                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_wb_adapter:dmem_if|mem_data_out[31]                                                                                                         ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[31]                                                                                       ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[42]                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_1|altsyncram_79p1:auto_generated|ram_block1a19~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|rd_data[19]                                                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[3]                                                                  ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[4]                                                                  ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[0]                                                                  ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[1]                                                                  ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[2]                                                                  ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[9]                                                                  ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[10]                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[5]                                                                  ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[6]                                                                  ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[7]                                                                  ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_1|altsyncram_79p1:auto_generated|ram_block1a18~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|rd_data[18]                                                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_1|altsyncram_79p1:auto_generated|ram_block1a21~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_1|altsyncram_79p1:auto_generated|ram_block1a17~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|rd_data[17]                                                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_1|altsyncram_79p1:auto_generated|ram_block1a9~portb_address_reg0  ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|rd_data[9]                                                                                                  ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_wb_adapter:dmem_if|mem_data_out[5]                                                                                                          ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_1|altsyncram_79p1:auto_generated|ram_block1a8~portb_address_reg0  ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_0|altsyncram_79p1:auto_generated|ram_block1a27~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_0|altsyncram_79p1:auto_generated|ram_block1a12~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|rd_data[12]                                                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_1|altsyncram_79p1:auto_generated|ram_block1a28~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_1|altsyncram_79p1:auto_generated|ram_block1a15~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|funct3[0]                                                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|funct3[1]                                                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_execute:execute|rs1_addr[0]                                                                                               ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_0|altsyncram_79p1:auto_generated|ram_block1a6~portb_address_reg0  ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[17]                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_0|altsyncram_79p1:auto_generated|ram_block1a29~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[40]                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_0|altsyncram_79p1:auto_generated|ram_block1a11~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|rd_data[11]                                                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_1|altsyncram_79p1:auto_generated|ram_block1a29~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|rd_data[29]                                                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_wb_adapter:dmem_if|mem_data_out[29]                                                                                                         ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[29]                                                                                       ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_1_bypass[40]                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_0|altsyncram_79p1:auto_generated|ram_block1a24~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_wb_adapter:dmem_if|mem_data_out[6]                                                                                                          ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_0|altsyncram_79p1:auto_generated|ram_block1a26~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_0|altsyncram_79p1:auto_generated|ram_block1a25~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_0|altsyncram_79p1:auto_generated|ram_block1a14~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_0|altsyncram_79p1:auto_generated|ram_block1a20~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_0|altsyncram_79p1:auto_generated|ram_block1a16~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_0|altsyncram_79p1:auto_generated|ram_block1a10~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|rd_data[10]                                                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_1|altsyncram_79p1:auto_generated|ram_block1a10~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_1_bypass[21]                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_0|altsyncram_79p1:auto_generated|ram_block1a13~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_1|altsyncram_79p1:auto_generated|ram_block1a13~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_1_bypass[24]                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|rd_data[13]                                                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_wb_adapter:dmem_if|mem_data_out[13]                                                                                                         ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[13]                                                                                       ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[24]                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_0|altsyncram_79p1:auto_generated|ram_block1a18~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[29]                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_0|altsyncram_79p1:auto_generated|ram_block1a19~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[30]                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_wb_adapter:dmem_if|mem_data_out[7]                                                                                                          ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_wb_adapter:dmem_if|mem_data_out[10]                                                                                                         ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_writeback:writeback|rd_data_out[10]                                                                                       ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[21]                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_0|altsyncram_79p1:auto_generated|ram_block1a9~portb_address_reg0  ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[20]                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_0|altsyncram_79p1:auto_generated|ram_block1a8~portb_address_reg0  ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_0_bypass[19]                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|altsyncram:\regfile:registers_rtl_1|altsyncram_79p1:auto_generated|ram_block1a16~portb_address_reg0 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_register_file:regfile|\regfile_registers_rtl_1_bypass[27]                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
; toplevel:Potato_SoC|pp_potato:processor|pp_core:processor|pp_memory:memory|rd_data[16]                                                                                                 ; toplevel:Potato_SoC|pp_potato:processor|pp_icache:\icache_enabled:icache|altsyncram:cache_memory_rtl_0|altsyncram_a9n1:auto_generated|ram_block1a95~portb_address_reg0 ; 3.135             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CGXFC5C6F27C7 for design "RV_FPGA_PLC_Potato"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184025): 1 differential I/O pins do not have complementary pins. As a result, the Fitter automatically creates the complementary pins.
    Info (184026): differential I/O pin "CLOCK_125_p" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "CLOCK_125_p(n)". File: /home/hossameldin/Documents/RV_FPGA_PLC_Project/Work/FPGA/RV_FPGA_PLC_Potato/RV_FPGA_PLC_Potato.vhd Line: 7
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): toplevel:Potato_SoC|clock_generator:clkgen|clock_generator_0002:clock_generator_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 6123 fanout uses global clock CLKCTRL_G8
    Info (11162): toplevel:Potato_SoC|clock_generator:clkgen|clock_generator_0002:clock_generator_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 64 fanout uses global clock CLKCTRL_G9
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RV_FPGA_PLC_Potato.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Potato_SoC|clkgen|clock_generator_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: Potato_SoC|clkgen|clock_generator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: Potato_SoC|clkgen|clock_generator_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: Potato_SoC|clkgen|clock_generator_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type Block RAM
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:15
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:53
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:26
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 33% of the available device resources in the region that extends from location X34_Y24 to location X45_Y36
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:01:47
Info (11888): Total time spent on timing analysis during the Fitter is 32.20 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:37
Info (144001): Generated suppressed messages file /home/hossameldin/Documents/RV_FPGA_PLC_Project/Work/FPGA/RV_FPGA_PLC_Potato/output_files/RV_FPGA_PLC_Potato.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 2238 megabytes
    Info: Processing ended: Thu Feb  7 02:08:09 2019
    Info: Elapsed time: 00:05:00
    Info: Total CPU time (on all processors): 00:09:02


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/hossameldin/Documents/RV_FPGA_PLC_Project/Work/FPGA/RV_FPGA_PLC_Potato/output_files/RV_FPGA_PLC_Potato.fit.smsg.


