**乘除法器设计**


乘法器采用Booth-2位乘法器的设计思路，除法器采用一位恢复余数绝对值除法，同时乘除法器在内部会对有符号乘法与无符号乘法进行处理，无需分别构建有符号乘除法器与无符号乘除法器，设计的思路可以查看[一生一芯](https://ysyx.oscc.cc/docs/advanced/2.8.html)关于这部分的介绍，同时本项目中乘除法器的端口也与**一生一芯**的介绍中保持一致。

除此之外，本项目中的乘除法器使用chisel进行了初始的设计与单元测试，项目中的verilog代码是通过scala编译得到的，但是我也在代码后面附上了原始的scala代码。
