
[English <img src="https://cdn-icons-png.flaticon.com/16/197/197374.png" width="16"/>](#english-version)  
[Français <img src="https://cdn-icons-png.flaticon.com/16/197/197560.png" width="16"/>](#version-fran%C3%A7aise)

# RISC-V Processor Project

<a name="english-version"></a>

## English Version

### Project Overview

This project aims to develop a simplified RISC-V processor using **SystemVerilog**. The processor is being designed with a focus on learning the fundamentals of CPU architecture, starting with implementing basic instruction sets and control logic.

### Current Progress

-   **Initial Design**: The project is currently in the early stages of development, with initial focus on defining the instruction set architecture (ISA) and implementing basic control and datapath elements.
-   **Development Tools**:
    -   **SystemVerilog** for hardware description.
    -   **ModelSim**  for simulation.

### Upcoming Steps

1.  Implement basic RISC-V instructions (e.g., ADD, SUB, AND).
2.  Develop the datapath for executing these instructions.
3.  Implement a basic control unit.

### Features Planned

-   Simple ALU operations (arithmetic and logic).
-   Basic load/store instructions.
-   Branching support (conditional and unconditional).

----------

<a name="version-française"></a>

## Version Française

### Aperçu du Projet

Ce projet vise à développer un processeur RISC-V simplifié en utilisant **SystemVerilog**. Le processeur est conçu avec l’objectif d’apprendre les bases de l’architecture des processeurs, en commençant par l’implémentation d’un ensemble d’instructions de base et de la logique de contrôle.

### Progrès Actuels

-   **Conception Initiale** : Le projet est actuellement dans les premières phases de développement, avec un focus sur la définition de l’architecture de l'ensemble d'instructions (ISA) et l’implémentation des éléments de base du chemin de données et de contrôle.
-   **Outils de Développement** :
    -   **SystemVerilog** pour la description matérielle.
    -   **ModelSim**  pour la simulation.

### Prochaines Étapes

1.  Implémenter les instructions de base RISC-V (ex. ADD, SUB, AND).
2.  Développer le chemin de données pour l’exécution de ces instructions.
3.  Implémenter une unité de contrôle basique.

### Fonctionnalités Prévues

-   Opérations simples de l'ALU (arithmétique et logique).
-   Instructions de chargement et de stockage de base.
-   Support des branchements (conditionnels et inconditionnels).

----------

## Authors

School project for the Mines of Saint-Etienne.  
[Tristan Panhelleux](https://github.com/tristanplx)
