index 1
DMU 10
input 2
output 2
instance 1
DMU   i1   i2   o1   o2   eff  err
  1   26   35   22   23    71    1
  2   27   25   31   31    66   14
  3   30   38   36   37    90    6
  4   17   43   27   27    68    7
  5   36   25   28   28    77    4
  6   24   41   29   30    61   10
  7   28   46   38   39    83    8
  8   29   29   26   26    61    8
  9   44   42   31   31    71    0
 10   39   38   38   38    66   13
