TimeQuest Timing Analyzer report for MIPS32
Sun Sep 07 01:05:49 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clock'
 13. Slow Model Hold: 'Clock'
 14. Slow Model Minimum Pulse Width: 'Clock'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Fast Model Setup Summary
 18. Fast Model Hold Summary
 19. Fast Model Recovery Summary
 20. Fast Model Removal Summary
 21. Fast Model Minimum Pulse Width Summary
 22. Fast Model Setup: 'Clock'
 23. Fast Model Hold: 'Clock'
 24. Fast Model Minimum Pulse Width: 'Clock'
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Multicorner Timing Analysis Summary
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Setup Transfers
 31. Hold Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; MIPS32                                            ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C70F896I8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; MIPS32.sdc    ; OK     ; Sun Sep 07 01:05:49 2014 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock      ; Base ; 80.000 ; 12.5 MHz  ; 0.000 ; 40.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 46.03 MHz ; 46.03 MHz       ; Clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; 58.275 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.742 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; 36.933 ; 0.000                 ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 58.275 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.091      ; 21.770     ;
; 58.282 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.104      ; 21.776     ;
; 58.292 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.100      ; 21.762     ;
; 58.491 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.091      ; 21.554     ;
; 58.517 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.096      ; 21.533     ;
; 58.537 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.100      ; 21.517     ;
; 58.701 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.096      ; 21.349     ;
; 58.948 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.104      ; 21.110     ;
; 59.354 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]                                                               ; Clock        ; Clock       ; 80.000       ; -0.041     ; 20.645     ;
; 59.450 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.100      ; 20.604     ;
; 59.632 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.101      ; 20.423     ;
; 59.639 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.114      ; 20.429     ;
; 59.649 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.110      ; 20.415     ;
; 59.663 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.101      ; 20.392     ;
; 59.670 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.114      ; 20.398     ;
; 59.680 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.110      ; 20.384     ;
; 59.829 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg5  ; Clock        ; Clock       ; 80.000       ; 0.104      ; 20.229     ;
; 59.831 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.096      ; 20.219     ;
; 59.848 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.101      ; 20.207     ;
; 59.874 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.106      ; 20.186     ;
; 59.879 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.101      ; 20.176     ;
; 59.894 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.110      ; 20.170     ;
; 59.905 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.106      ; 20.155     ;
; 59.910 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg7  ; Clock        ; Clock       ; 80.000       ; 0.104      ; 20.148     ;
; 59.925 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.110      ; 20.139     ;
; 60.058 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.106      ; 20.002     ;
; 60.086 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.122      ; 19.990     ;
; 60.089 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.106      ; 19.971     ;
; 60.093 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.135      ; 19.996     ;
; 60.103 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.131      ; 19.982     ;
; 60.184 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg7 ; Clock        ; Clock       ; 80.000       ; 0.096      ; 19.866     ;
; 60.184 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg7  ; Clock        ; Clock       ; 80.000       ; 0.091      ; 19.861     ;
; 60.241 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg5  ; Clock        ; Clock       ; 80.000       ; 0.091      ; 19.804     ;
; 60.302 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.122      ; 19.774     ;
; 60.305 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.114      ; 19.763     ;
; 60.328 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.127      ; 19.753     ;
; 60.336 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.114      ; 19.732     ;
; 60.348 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.131      ; 19.737     ;
; 60.365 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.101      ; 19.690     ;
; 60.372 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.114      ; 19.696     ;
; 60.377 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.103      ; 19.680     ;
; 60.382 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.110      ; 19.682     ;
; 60.383 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg6 ; Clock        ; Clock       ; 80.000       ; 0.096      ; 19.667     ;
; 60.384 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.116      ; 19.686     ;
; 60.394 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.112      ; 19.672     ;
; 60.406 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg6  ; Clock        ; Clock       ; 80.000       ; 0.091      ; 19.639     ;
; 60.465 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg3  ; Clock        ; Clock       ; 80.000       ; 0.104      ; 19.593     ;
; 60.512 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg6 ; Clock        ; Clock       ; 80.000       ; 0.100      ; 19.542     ;
; 60.512 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.127      ; 19.569     ;
; 60.581 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.101      ; 19.474     ;
; 60.593 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.103      ; 19.464     ;
; 60.607 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.106      ; 19.453     ;
; 60.613 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg7 ; Clock        ; Clock       ; 80.000       ; 0.100      ; 19.441     ;
; 60.619 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.108      ; 19.443     ;
; 60.627 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.110      ; 19.437     ;
; 60.633 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; -0.036     ; 19.371     ;
; 60.639 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.112      ; 19.427     ;
; 60.667 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; -0.036     ; 19.337     ;
; 60.703 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clock        ; Clock       ; 80.000       ; -0.036     ; 19.301     ;
; 60.711 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]                                                               ; Clock        ; Clock       ; 80.000       ; -0.031     ; 19.298     ;
; 60.739 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clock        ; Clock       ; 80.000       ; -0.041     ; 19.260     ;
; 60.742 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]                                                               ; Clock        ; Clock       ; 80.000       ; -0.031     ; 19.267     ;
; 60.752 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; Clock        ; Clock       ; 80.000       ; -0.036     ; 19.252     ;
; 60.759 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.135      ; 19.330     ;
; 60.763 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]                                                               ; Clock        ; Clock       ; 80.000       ; -0.041     ; 19.236     ;
; 60.791 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg2  ; Clock        ; Clock       ; 80.000       ; 0.104      ; 19.267     ;
; 60.791 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.106      ; 19.269     ;
; 60.800 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg2 ; Clock        ; Clock       ; 80.000       ; 0.100      ; 19.254     ;
; 60.803 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.108      ; 19.259     ;
; 60.807 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.110      ; 19.257     ;
; 60.838 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.110      ; 19.226     ;
; 60.923 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clock        ; Clock       ; 80.000       ; -0.036     ; 19.081     ;
; 60.943 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; -0.048     ; 19.049     ;
; 60.962 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.101      ; 19.093     ;
; 60.969 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.114      ; 19.099     ;
; 60.970 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.101      ; 19.085     ;
; 60.977 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.114      ; 19.091     ;
; 60.979 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.110      ; 19.085     ;
; 60.987 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.110      ; 19.077     ;
; 61.038 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.114      ; 19.030     ;
; 61.050 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.116      ; 19.020     ;
; 61.127 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.101      ; 18.928     ;
; 61.134 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.114      ; 18.934     ;
; 61.141 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; Clock        ; Clock       ; 80.000       ; -0.036     ; 18.863     ;
; 61.144 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.110      ; 18.920     ;
; 61.165 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]                                                               ; Clock        ; Clock       ; 80.000       ; -0.010     ; 18.865     ;
; 61.170 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23]                                                               ; Clock        ; Clock       ; 80.000       ; -0.041     ; 18.829     ;
; 61.178 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.101      ; 18.877     ;
; 61.181 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[8]                                                                ; Clock        ; Clock       ; 80.000       ; -0.035     ; 18.824     ;
; 61.186 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.101      ; 18.869     ;
; 61.186 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg5  ; Clock        ; Clock       ; 80.000       ; 0.114      ; 18.882     ;
; 61.188 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.106      ; 18.872     ;
; 61.200 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[17]                                                               ; Clock        ; Clock       ; 80.000       ; -0.037     ; 18.803     ;
; 61.204 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.101      ; 18.851     ;
; 61.204 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.106      ; 18.856     ;
; 61.211 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.114      ; 18.857     ;
; 61.212 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.106      ; 18.848     ;
; 61.217 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg5  ; Clock        ; Clock       ; 80.000       ; 0.114      ; 18.851     ;
; 61.219 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.106      ; 18.841     ;
; 61.221 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.110      ; 18.843     ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.742 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0] ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[0]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[21]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[2]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.049      ;
; 0.745 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[1]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[19]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[55]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[19]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[29]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[6]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[29]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.052      ;
; 0.748 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[59]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[10]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                    ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[59]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[21]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[26]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[69]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[2]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.056      ;
; 0.751 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[45]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[14]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.057      ;
; 0.752 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[24]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.058      ;
; 0.754 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.060      ;
; 0.755 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[27]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[5]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[27]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[23]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.756 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[67]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[25]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[6]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[29]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.062      ;
; 0.757 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[29]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.063      ;
; 0.757 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[23]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[3]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.063      ;
; 0.758 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[21]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.064      ;
; 0.759 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[79]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[31]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.065      ;
; 0.759 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.065      ;
; 0.760 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[31]    ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[79]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.066      ;
; 0.760 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[79]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.066      ;
; 0.764 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[67]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.070      ;
; 0.768 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[7]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[31]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.074      ;
; 0.768 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[7]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.074      ;
; 0.774 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[53]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[18]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.775 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[53]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[18]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.081      ;
; 0.897 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.203      ;
; 0.898 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.204      ;
; 0.899 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[19]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.205      ;
; 0.900 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[28]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.206      ;
; 0.901 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[49]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.207      ;
; 0.906 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[27]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.212      ;
; 0.907 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[25]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.213      ;
; 0.907 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.213      ;
; 0.910 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[22]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.216      ;
; 0.910 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.216      ;
; 0.910 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.216      ;
; 0.910 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[12]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.216      ;
; 0.912 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.218      ;
; 0.912 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[14]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.218      ;
; 0.913 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.219      ;
; 0.914 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.220      ;
; 0.914 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.220      ;
; 0.917 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17]                                                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.223      ;
; 0.919 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[26]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.225      ;
; 0.919 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.225      ;
; 0.919 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[0]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.225      ;
; 0.922 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[23]    ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[63]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.228      ;
; 0.922 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[61]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.228      ;
; 0.922 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[8]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[33]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.228      ;
; 0.923 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[41]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[12]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.229      ;
; 0.926 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[11]    ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[39]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.232      ;
; 0.927 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[25]    ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[67]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.233      ;
; 0.927 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[37]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[10]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.233      ;
; 0.928 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[71]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.234      ;
; 0.928 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[17]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[0]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.234      ;
; 0.929 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[12]    ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[41]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.235      ;
; 0.930 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[39]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[11]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.236      ;
; 0.932 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.238      ;
; 0.932 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[63]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.238      ;
; 0.938 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[63]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[23]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.244      ;
; 0.979 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[57]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.285      ;
; 0.982 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_datain_reg6 ; Clock        ; Clock       ; 0.000        ; 0.087      ; 1.336      ;
; 1.056 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[30]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]                                                             ; Clock        ; Clock       ; 0.000        ; -0.003     ; 1.359      ;
; 1.060 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[49]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.366      ;
; 1.062 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[69]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[26]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.368      ;
; 1.064 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[69]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[26]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.370      ;
; 1.118 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[11]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.424      ;
; 1.134 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[55]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[19]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.440      ;
; 1.135 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17]  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]                                                             ; Clock        ; Clock       ; 0.000        ; -0.002     ; 1.439      ;
; 1.138 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[21]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[2]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.444      ;
; 1.138 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[47]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[15]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.444      ;
; 1.141 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[45]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[14]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.447      ;
; 1.150 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[25]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[4]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.456      ;
; 1.150 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[25]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.456      ;
; 1.165 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[8]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[33]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.471      ;
; 1.166 ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                    ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[20]    ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[57]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.473      ;
; 1.167 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[10]    ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[37]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.473      ;
; 1.168 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[19]    ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[55]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.474      ;
; 1.171 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[27]    ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[71]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                    ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.478      ;
; 1.175 ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                    ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[22]    ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[61]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[47]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[15]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                    ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                    ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                    ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.482      ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_we_reg       ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_we_reg       ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 13.250 ; 13.250 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 13.250 ; 13.250 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 13.389 ; 13.389 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 17.586 ; 17.586 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 14.003 ; 14.003 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 14.147 ; 14.147 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 17.586 ; 17.586 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 24.889 ; 24.889 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 23.541 ; 23.541 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 22.299 ; 22.299 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 20.869 ; 20.869 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 22.565 ; 22.565 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 21.772 ; 21.772 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 24.719 ; 24.719 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 22.689 ; 22.689 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 21.374 ; 21.374 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 21.431 ; 21.431 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 21.095 ; 21.095 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 24.889 ; 24.889 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 23.323 ; 23.323 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 22.920 ; 22.920 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 20.452 ; 20.452 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 21.641 ; 21.641 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 24.185 ; 24.185 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 21.454 ; 21.454 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 22.321 ; 22.321 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 23.548 ; 23.548 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 23.441 ; 23.441 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 22.600 ; 22.600 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 21.204 ; 21.204 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 24.505 ; 24.505 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 21.496 ; 21.496 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 20.489 ; 20.489 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 22.723 ; 22.723 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 22.158 ; 22.158 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 21.423 ; 21.423 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 21.883 ; 21.883 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 24.160 ; 24.160 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 21.931 ; 21.931 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 20.878 ; 20.878 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 32.060 ; 32.060 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 29.503 ; 29.503 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 25.562 ; 25.562 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 26.574 ; 26.574 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 27.038 ; 27.038 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 27.195 ; 27.195 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 29.002 ; 29.002 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 26.604 ; 26.604 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 28.476 ; 28.476 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 29.229 ; 29.229 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 30.933 ; 30.933 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 29.629 ; 29.629 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 29.312 ; 29.312 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 32.060 ; 32.060 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 28.445 ; 28.445 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 29.964 ; 29.964 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 30.836 ; 30.836 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 28.703 ; 28.703 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 28.812 ; 28.812 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 28.873 ; 28.873 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 28.561 ; 28.561 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 29.461 ; 29.461 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 31.366 ; 31.366 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 31.511 ; 31.511 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 29.045 ; 29.045 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 30.125 ; 30.125 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 31.948 ; 31.948 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 30.468 ; 30.468 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 28.995 ; 28.995 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 31.941 ; 31.941 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 32.048 ; 32.048 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 30.306 ; 30.306 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 31.254 ; 31.254 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 13.660 ; 13.660 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 10.348 ; 10.348 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 10.543 ; 10.543 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 11.600 ; 11.600 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 10.955 ; 10.955 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 9.486  ; 9.486  ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 12.069 ; 12.069 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 10.852 ; 10.852 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 10.833 ; 10.833 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 10.447 ; 10.447 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 11.776 ; 11.776 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 12.140 ; 12.140 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 10.934 ; 10.934 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 10.732 ; 10.732 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 10.245 ; 10.245 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 9.808  ; 9.808  ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 11.736 ; 11.736 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 12.148 ; 12.148 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 11.985 ; 11.985 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 11.132 ; 11.132 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 10.339 ; 10.339 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 12.042 ; 12.042 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 10.387 ; 10.387 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 11.541 ; 11.541 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 13.166 ; 13.166 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 10.127 ; 10.127 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 13.098 ; 13.098 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 13.660 ; 13.660 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 11.535 ; 11.535 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 12.783 ; 12.783 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 12.263 ; 12.263 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 10.691 ; 10.691 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 11.795 ; 11.795 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 13.464 ; 13.464 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 11.346 ; 11.346 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 11.492 ; 11.492 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 11.542 ; 11.542 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 11.082 ; 11.082 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 11.025 ; 11.025 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 9.956  ; 9.956  ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 11.084 ; 11.084 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 10.917 ; 10.917 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 12.954 ; 12.954 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 11.408 ; 11.408 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 12.696 ; 12.696 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 10.830 ; 10.830 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 10.535 ; 10.535 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 12.167 ; 12.167 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 10.632 ; 10.632 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 11.672 ; 11.672 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 11.019 ; 11.019 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 11.374 ; 11.374 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 10.801 ; 10.801 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 11.787 ; 11.787 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 11.266 ; 11.266 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 11.389 ; 11.389 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 11.693 ; 11.693 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 12.557 ; 12.557 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 10.342 ; 10.342 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 11.727 ; 11.727 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 13.464 ; 13.464 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 9.767  ; 9.767  ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 12.786 ; 12.786 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 10.744 ; 10.744 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 9.081  ; 9.081  ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 13.018 ; 13.018 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 18.138 ; 18.138 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 13.645 ; 13.645 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 14.829 ; 14.829 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 14.891 ; 14.891 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 14.616 ; 14.616 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 15.057 ; 15.057 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 14.025 ; 14.025 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 14.013 ; 14.013 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 14.554 ; 14.554 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 14.220 ; 14.220 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 14.908 ; 14.908 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 14.930 ; 14.930 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 15.803 ; 15.803 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 15.911 ; 15.911 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 14.378 ; 14.378 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 16.059 ; 16.059 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 15.056 ; 15.056 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 15.191 ; 15.191 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 16.523 ; 16.523 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 15.549 ; 15.549 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 16.707 ; 16.707 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 16.837 ; 16.837 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 16.401 ; 16.401 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 17.596 ; 17.596 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 16.346 ; 16.346 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 18.138 ; 18.138 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 17.577 ; 17.577 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 17.760 ; 17.760 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 17.774 ; 17.774 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 15.863 ; 15.863 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 15.983 ; 15.983 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 16.687 ; 16.687 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 16.687 ; 16.687 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 15.985 ; 15.985 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 19.123 ; 19.123 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 19.123 ; 19.123 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 16.114 ; 16.114 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 16.151 ; 16.151 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 12.583 ; 12.583 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 16.151 ; 16.151 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 11.861 ; 11.861 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 14.910 ; 14.910 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 12.150 ; 12.150 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 13.991 ; 13.991 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 12.466 ; 12.466 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 12.540 ; 12.540 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 12.804 ; 12.804 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 13.985 ; 13.985 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 12.504 ; 12.504 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 12.015 ; 12.015 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 14.924 ; 14.924 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 13.393 ; 13.393 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 13.948 ; 13.948 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 12.636 ; 12.636 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 13.774 ; 13.774 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 23.666 ; 23.666 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 18.679 ; 18.679 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 18.692 ; 18.692 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 17.959 ; 17.959 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 19.768 ; 19.768 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 18.170 ; 18.170 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 18.534 ; 18.534 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 23.663 ; 23.663 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 18.719 ; 18.719 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 17.748 ; 17.748 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 18.127 ; 18.127 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 23.666 ; 23.666 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 19.063 ; 19.063 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 19.733 ; 19.733 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 18.416 ; 18.416 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 18.426 ; 18.426 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 18.406 ; 18.406 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 18.416 ; 18.416 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 13.410 ; 13.410 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 13.412 ; 13.412 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 18.367 ; 18.367 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 11.839 ; 11.839 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 13.703 ; 13.703 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 13.743 ; 13.743 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 14.096 ; 14.096 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 12.641 ; 12.641 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 17.011 ; 17.011 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 14.134 ; 14.134 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 16.208 ; 16.208 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 13.601 ; 13.601 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 13.678 ; 13.678 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 13.319 ; 13.319 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 13.100 ; 13.100 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 15.209 ; 15.209 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 14.722 ; 14.722 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 14.075 ; 14.075 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 13.999 ; 13.999 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 15.332 ; 15.332 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 15.372 ; 15.372 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 16.319 ; 16.319 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 15.062 ; 15.062 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 15.013 ; 15.013 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 18.168 ; 18.168 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 18.030 ; 18.030 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 14.248 ; 14.248 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 15.327 ; 15.327 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 16.816 ; 16.816 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 16.188 ; 16.188 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 15.671 ; 15.671 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 18.367 ; 18.367 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 15.961 ; 15.961 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 19.296 ; 19.296 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 11.849 ; 11.849 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 14.180 ; 14.180 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 14.189 ; 14.189 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 14.086 ; 14.086 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 12.611 ; 12.611 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 16.991 ; 16.991 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 14.854 ; 14.854 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 16.228 ; 16.228 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 13.558 ; 13.558 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 14.109 ; 14.109 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 13.681 ; 13.681 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 13.130 ; 13.130 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 15.149 ; 15.149 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 14.722 ; 14.722 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 14.135 ; 14.135 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 14.019 ; 14.019 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 15.332 ; 15.332 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 15.745 ; 15.745 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 16.294 ; 16.294 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 15.444 ; 15.444 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 15.403 ; 15.403 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 19.296 ; 19.296 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 18.392 ; 18.392 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 14.188 ; 14.188 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 15.317 ; 15.317 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 17.232 ; 17.232 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 16.561 ; 16.561 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 16.090 ; 16.090 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 18.347 ; 18.347 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 15.989 ; 15.989 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 14.833 ; 14.833 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 14.833 ; 14.833 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 13.415 ; 13.415 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 14.045 ; 14.045 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 12.310 ; 12.310 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 14.045 ; 14.045 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 12.516 ; 12.516 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 12.582 ; 12.582 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 20.377 ; 20.377 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 16.809 ; 16.809 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 16.318 ; 16.318 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 17.917 ; 17.917 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 17.195 ; 17.195 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 18.997 ; 18.997 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 16.484 ; 16.484 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 20.377 ; 20.377 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 16.368 ; 16.368 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 17.372 ; 17.372 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 16.491 ; 16.491 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 19.413 ; 19.413 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 15.349 ; 15.349 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 16.861 ; 16.861 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 18.928 ; 18.928 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 19.427 ; 19.427 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 15.893 ; 15.893 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 19.064 ; 19.064 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 15.522 ; 15.522 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 16.709 ; 16.709 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 16.788 ; 16.788 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 18.896 ; 18.896 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 18.140 ; 18.140 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 17.342 ; 17.342 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 17.315 ; 17.315 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 16.991 ; 16.991 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 19.119 ; 19.119 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 17.431 ; 17.431 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 18.171 ; 18.171 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 17.276 ; 17.276 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 17.897 ; 17.897 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 15.961 ; 15.961 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 17.319 ; 17.319 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 21.595 ; 21.595 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 19.446 ; 19.446 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 18.278 ; 18.278 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 15.793 ; 15.793 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 18.704 ; 18.704 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 19.224 ; 19.224 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 17.293 ; 17.293 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 16.491 ; 16.491 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 18.322 ; 18.322 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 16.781 ; 16.781 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 17.153 ; 17.153 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 18.286 ; 18.286 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 16.888 ; 16.888 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 20.544 ; 20.544 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 18.280 ; 18.280 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 16.890 ; 16.890 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 19.329 ; 19.329 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 17.509 ; 17.509 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 19.477 ; 19.477 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 18.551 ; 18.551 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 16.543 ; 16.543 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 18.579 ; 18.579 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 19.417 ; 19.417 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 21.595 ; 21.595 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 17.195 ; 17.195 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 16.849 ; 16.849 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 17.102 ; 17.102 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 18.098 ; 18.098 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 17.630 ; 17.630 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 17.746 ; 17.746 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 17.158 ; 17.158 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 18.523 ; 18.523 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 16.457 ; 16.457 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 13.946 ; 13.946 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 10.991 ; 10.991 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 11.632 ; 11.632 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 10.914 ; 10.914 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 11.462 ; 11.462 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 13.420 ; 13.420 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 11.597 ; 11.597 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 11.561 ; 11.561 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 12.941 ; 12.941 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 13.946 ; 13.946 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 12.064 ; 12.064 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 13.020 ; 13.020 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 10.153 ; 10.153 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 10.786 ; 10.786 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 13.068 ; 13.068 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 12.613 ; 12.613 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 11.077 ; 11.077 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 12.247 ; 12.247 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 12.194 ; 12.194 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 11.808 ; 11.808 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 12.199 ; 12.199 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 11.346 ; 11.346 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 9.926  ; 9.926  ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 11.106 ; 11.106 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 10.759 ; 10.759 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 12.094 ; 12.094 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 11.141 ; 11.141 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 10.284 ; 10.284 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 11.823 ; 11.823 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 12.362 ; 12.362 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 11.754 ; 11.754 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 9.951  ; 9.951  ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 10.304 ; 10.304 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 13.403 ; 13.403 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 16.201 ; 16.201 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 12.471 ; 12.471 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 16.201 ; 16.201 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 11.814 ; 11.814 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 14.920 ; 14.920 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 12.160 ; 12.160 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 13.981 ; 13.981 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 12.516 ; 12.516 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 12.204 ; 12.204 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 15.721 ; 15.721 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 13.102 ; 13.102 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 14.159 ; 14.159 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 11.285 ; 11.285 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 13.382 ; 13.382 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 12.273 ; 12.273 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 10.749 ; 10.749 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 11.088 ; 11.088 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 13.966 ; 13.966 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 13.198 ; 13.198 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 12.253 ; 12.253 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 11.834 ; 11.834 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 11.379 ; 11.379 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 10.784 ; 10.784 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 12.874 ; 12.874 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 14.057 ; 14.057 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 12.350 ; 12.350 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 12.237 ; 12.237 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 10.597 ; 10.597 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 11.873 ; 11.873 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 11.889 ; 11.889 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 10.849 ; 10.849 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 13.465 ; 13.465 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 15.721 ; 15.721 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 13.781 ; 13.781 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 13.110 ; 13.110 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 11.814 ; 11.814 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 13.649 ; 13.649 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 14.394 ; 14.394 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 13.204 ; 13.204 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 11.920 ; 11.920 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 11.067 ; 11.067 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 12.747 ; 12.747 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 15.741 ; 15.741 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 13.092 ; 13.092 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 14.119 ; 14.119 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 11.323 ; 11.323 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 13.013 ; 13.013 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 12.303 ; 12.303 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 11.092 ; 11.092 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 11.058 ; 11.058 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 13.956 ; 13.956 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 13.198 ; 13.198 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 12.247 ; 12.247 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 11.780 ; 11.780 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 10.642 ; 10.642 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 10.814 ; 10.814 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 12.487 ; 12.487 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 13.688 ; 13.688 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 12.350 ; 12.350 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 12.201 ; 12.201 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 10.597 ; 10.597 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 11.473 ; 11.473 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 11.869 ; 11.869 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 10.997 ; 10.997 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 13.031 ; 13.031 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 15.741 ; 15.741 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 13.771 ; 13.771 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 13.110 ; 13.110 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 11.804 ; 11.804 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 13.248 ; 13.248 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 14.015 ; 14.015 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 13.204 ; 13.204 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 11.950 ; 11.950 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 11.012 ; 11.012 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 12.756 ; 12.756 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 16.529 ; 16.529 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 12.760 ; 12.760 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 14.272 ; 14.272 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 11.121 ; 11.121 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 12.755 ; 12.755 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 13.857 ; 13.857 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 14.332 ; 14.332 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 12.435 ; 12.435 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 14.330 ; 14.330 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 14.568 ; 14.568 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 14.812 ; 14.812 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 14.102 ; 14.102 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 12.332 ; 12.332 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 13.083 ; 13.083 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 13.449 ; 13.449 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 12.536 ; 12.536 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 14.233 ; 14.233 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 14.085 ; 14.085 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 11.105 ; 11.105 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 13.538 ; 13.538 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 13.848 ; 13.848 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 13.320 ; 13.320 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 12.864 ; 12.864 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 13.225 ; 13.225 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 16.529 ; 16.529 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 13.749 ; 13.749 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 14.563 ; 14.563 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 14.626 ; 14.626 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 14.601 ; 14.601 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 12.863 ; 12.863 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 13.850 ; 13.850 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 14.136 ; 14.136 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 13.724 ; 13.724 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 12.085 ; 12.085 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 11.195 ; 11.195 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 11.554 ; 11.554 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 11.049 ; 11.049 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 12.085 ; 12.085 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 10.720 ; 10.720 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 10.434 ; 10.434 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 10.720 ; 10.720 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 10.390 ; 10.390 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 10.162 ; 10.162 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 33.376 ; 33.376 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 13.250 ; 13.250 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 13.250 ; 13.250 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 13.389 ; 13.389 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 11.862 ; 11.862 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 11.862 ; 11.862 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 12.513 ; 12.513 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 15.720 ; 15.720 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 10.443 ; 10.443 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 14.186 ; 14.186 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 13.315 ; 13.315 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 10.443 ; 10.443 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 13.259 ; 13.259 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 13.003 ; 13.003 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 13.722 ; 13.722 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 13.807 ; 13.807 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 12.996 ; 12.996 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 13.323 ; 13.323 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 12.899 ; 12.899 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 16.578 ; 16.578 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 12.534 ; 12.534 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 13.194 ; 13.194 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 11.493 ; 11.493 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 11.814 ; 11.814 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 15.809 ; 15.809 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 13.180 ; 13.180 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 14.066 ; 14.066 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 14.673 ; 14.673 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 14.078 ; 14.078 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 12.645 ; 12.645 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 13.244 ; 13.244 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 15.670 ; 15.670 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 12.024 ; 12.024 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 12.772 ; 12.772 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 12.783 ; 12.783 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 12.066 ; 12.066 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 12.979 ; 12.979 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 12.878 ; 12.878 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 14.784 ; 14.784 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 13.332 ; 13.332 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 13.034 ; 13.034 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 11.925 ; 11.925 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 14.478 ; 14.478 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 14.030 ; 14.030 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 11.925 ; 11.925 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 13.742 ; 13.742 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 14.204 ; 14.204 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 14.087 ; 14.087 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 13.059 ; 13.059 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 14.527 ; 14.527 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 13.933 ; 13.933 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 16.669 ; 16.669 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 15.630 ; 15.630 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 15.825 ; 15.825 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 18.406 ; 18.406 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 14.215 ; 14.215 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 15.668 ; 15.668 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 17.169 ; 17.169 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 14.935 ; 14.935 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 14.129 ; 14.129 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 14.436 ; 14.436 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 14.137 ; 14.137 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 14.815 ; 14.815 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 16.215 ; 16.215 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 14.474 ; 14.474 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 13.819 ; 13.819 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 14.470 ; 14.470 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 16.423 ; 16.423 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 14.557 ; 14.557 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 13.297 ; 13.297 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 15.858 ; 15.858 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 15.881 ; 15.881 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 14.103 ; 14.103 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 15.122 ; 15.122 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 9.486  ; 9.486  ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 10.348 ; 10.348 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 10.543 ; 10.543 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 11.600 ; 11.600 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 10.955 ; 10.955 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 9.486  ; 9.486  ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 12.069 ; 12.069 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 10.852 ; 10.852 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 10.833 ; 10.833 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 10.447 ; 10.447 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 11.776 ; 11.776 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 12.140 ; 12.140 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 10.934 ; 10.934 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 10.732 ; 10.732 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 10.245 ; 10.245 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 9.808  ; 9.808  ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 11.736 ; 11.736 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 12.148 ; 12.148 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 11.985 ; 11.985 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 11.132 ; 11.132 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 10.339 ; 10.339 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 12.042 ; 12.042 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 10.387 ; 10.387 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 11.541 ; 11.541 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 13.166 ; 13.166 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 10.127 ; 10.127 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 13.098 ; 13.098 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 13.660 ; 13.660 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 11.535 ; 11.535 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 12.783 ; 12.783 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 12.263 ; 12.263 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 10.691 ; 10.691 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 11.795 ; 11.795 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 9.081  ; 9.081  ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 11.346 ; 11.346 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 11.492 ; 11.492 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 11.542 ; 11.542 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 11.082 ; 11.082 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 11.025 ; 11.025 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 9.956  ; 9.956  ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 11.084 ; 11.084 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 10.917 ; 10.917 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 12.954 ; 12.954 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 11.408 ; 11.408 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 12.696 ; 12.696 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 10.830 ; 10.830 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 10.535 ; 10.535 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 12.167 ; 12.167 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 10.632 ; 10.632 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 11.672 ; 11.672 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 11.019 ; 11.019 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 11.374 ; 11.374 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 10.801 ; 10.801 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 11.787 ; 11.787 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 11.266 ; 11.266 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 11.389 ; 11.389 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 11.693 ; 11.693 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 12.557 ; 12.557 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 10.342 ; 10.342 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 11.727 ; 11.727 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 13.464 ; 13.464 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 9.767  ; 9.767  ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 12.786 ; 12.786 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 10.744 ; 10.744 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 9.081  ; 9.081  ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 13.018 ; 13.018 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 9.723  ; 9.723  ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 10.992 ; 10.992 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 11.691 ; 11.691 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 11.727 ; 11.727 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 11.315 ; 11.315 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 11.719 ; 11.719 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 10.601 ; 10.601 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 10.454 ; 10.454 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 10.853 ; 10.853 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 10.384 ; 10.384 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 11.035 ; 11.035 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 10.923 ; 10.923 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 11.759 ; 11.759 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 11.733 ; 11.733 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 10.105 ; 10.105 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 11.709 ; 11.709 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 10.521 ; 10.521 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 10.579 ; 10.579 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 11.826 ; 11.826 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 10.815 ; 10.815 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 11.839 ; 11.839 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 11.932 ; 11.932 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 11.410 ; 11.410 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 12.470 ; 12.470 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 11.078 ; 11.078 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 12.735 ; 12.735 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 12.137 ; 12.137 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 12.186 ; 12.186 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 12.163 ; 12.163 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 10.112 ; 10.112 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 9.723  ; 9.723  ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 11.257 ; 11.257 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 11.959 ; 11.959 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 11.257 ; 11.257 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 11.515 ; 11.515 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 12.879 ; 12.879 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 11.515 ; 11.515 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 11.861 ; 11.861 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 12.583 ; 12.583 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 16.151 ; 16.151 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 11.861 ; 11.861 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 14.910 ; 14.910 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 12.150 ; 12.150 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 13.991 ; 13.991 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 12.466 ; 12.466 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 12.540 ; 12.540 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 12.804 ; 12.804 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 13.985 ; 13.985 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 12.504 ; 12.504 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 12.015 ; 12.015 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 14.924 ; 14.924 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 13.393 ; 13.393 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 13.948 ; 13.948 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 12.636 ; 12.636 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 13.774 ; 13.774 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 12.883 ; 12.883 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 13.151 ; 13.151 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 13.169 ; 13.169 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 13.481 ; 13.481 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 16.480 ; 16.480 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 13.690 ; 13.690 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 13.802 ; 13.802 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 17.930 ; 17.930 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 13.191 ; 13.191 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 13.270 ; 13.270 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 13.395 ; 13.395 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 17.933 ; 17.933 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 13.535 ; 13.535 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 16.445 ; 16.445 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 12.893 ; 12.893 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 12.903 ; 12.903 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 12.883 ; 12.883 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 12.893 ; 12.893 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 13.410 ; 13.410 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 13.412 ; 13.412 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 11.632 ; 11.632 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 11.839 ; 11.839 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 13.225 ; 13.225 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 13.228 ; 13.228 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 13.447 ; 13.447 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 11.955 ; 11.955 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 16.239 ; 16.239 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 13.227 ; 13.227 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 15.159 ; 15.159 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 12.417 ; 12.417 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 12.457 ; 12.457 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 11.964 ; 11.964 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 11.708 ; 11.708 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 13.682 ; 13.682 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 13.109 ; 13.109 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 12.376 ; 12.376 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 12.116 ; 12.116 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 13.372 ; 13.372 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 13.327 ; 13.327 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 14.237 ; 14.237 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 12.846 ; 12.846 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 12.760 ; 12.760 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 15.829 ; 15.829 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 15.556 ; 15.556 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 11.632 ; 11.632 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 12.576 ; 12.576 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 14.028 ; 14.028 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 13.266 ; 13.266 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 12.712 ; 12.712 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 15.268 ; 15.268 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 12.353 ; 12.353 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 11.572 ; 11.572 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 11.849 ; 11.849 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 13.702 ; 13.702 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 13.674 ; 13.674 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 13.437 ; 13.437 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 11.925 ; 11.925 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 16.219 ; 16.219 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 13.947 ; 13.947 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 15.179 ; 15.179 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 12.374 ; 12.374 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 12.888 ; 12.888 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 12.326 ; 12.326 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 11.738 ; 11.738 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 13.622 ; 13.622 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 13.109 ; 13.109 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 12.436 ; 12.436 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 12.136 ; 12.136 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 13.372 ; 13.372 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 13.700 ; 13.700 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 14.212 ; 14.212 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 13.228 ; 13.228 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 13.150 ; 13.150 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 16.957 ; 16.957 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 15.918 ; 15.918 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 11.572 ; 11.572 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 12.566 ; 12.566 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 14.444 ; 14.444 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 13.639 ; 13.639 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 13.131 ; 13.131 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 15.248 ; 15.248 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 12.381 ; 12.381 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 13.415 ; 13.415 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 14.833 ; 14.833 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 13.415 ; 13.415 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 12.310 ; 12.310 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 12.310 ; 12.310 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 14.045 ; 14.045 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 12.516 ; 12.516 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 12.582 ; 12.582 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 10.196 ; 10.196 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 11.777 ; 11.777 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 11.995 ; 11.995 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 13.391 ; 13.391 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 12.066 ; 12.066 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 12.113 ; 12.113 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 11.633 ; 11.633 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 14.299 ; 14.299 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 11.256 ; 11.256 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 13.083 ; 13.083 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 12.179 ; 12.179 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 13.053 ; 13.053 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 10.478 ; 10.478 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 10.196 ; 10.196 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 13.676 ; 13.676 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 13.957 ; 13.957 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 10.416 ; 10.416 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 14.949 ; 14.949 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 11.881 ; 11.881 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 11.454 ; 11.454 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 12.145 ; 12.145 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 15.373 ; 15.373 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 13.505 ; 13.505 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 13.030 ; 13.030 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 12.189 ; 12.189 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 12.641 ; 12.641 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 12.663 ; 12.663 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 12.702 ; 12.702 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 14.030 ; 14.030 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 13.703 ; 13.703 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 13.127 ; 13.127 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 11.540 ; 11.540 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 12.771 ; 12.771 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 10.277 ; 10.277 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 13.920 ; 13.920 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 13.955 ; 13.955 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 10.277 ; 10.277 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 13.529 ; 13.529 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 12.145 ; 12.145 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 11.559 ; 11.559 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 11.291 ; 11.291 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 13.461 ; 13.461 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 11.742 ; 11.742 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 12.349 ; 12.349 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 11.865 ; 11.865 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 12.244 ; 12.244 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 13.898 ; 13.898 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 12.747 ; 12.747 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 10.971 ; 10.971 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 14.263 ; 14.263 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 12.158 ; 12.158 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 14.370 ; 14.370 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 12.873 ; 12.873 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 10.836 ; 10.836 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 14.004 ; 14.004 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 14.610 ; 14.610 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 16.256 ; 16.256 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 11.498 ; 11.498 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 12.005 ; 12.005 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 10.801 ; 10.801 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 12.315 ; 12.315 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 12.414 ; 12.414 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 13.229 ; 13.229 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 12.803 ; 12.803 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 14.429 ; 14.429 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 11.452 ; 11.452 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 9.926  ; 9.926  ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 10.991 ; 10.991 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 11.632 ; 11.632 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 10.914 ; 10.914 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 11.462 ; 11.462 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 13.420 ; 13.420 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 11.597 ; 11.597 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 11.561 ; 11.561 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 12.941 ; 12.941 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 13.946 ; 13.946 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 12.064 ; 12.064 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 13.020 ; 13.020 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 10.153 ; 10.153 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 10.786 ; 10.786 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 13.068 ; 13.068 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 12.613 ; 12.613 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 11.077 ; 11.077 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 12.247 ; 12.247 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 12.194 ; 12.194 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 11.808 ; 11.808 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 12.199 ; 12.199 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 11.346 ; 11.346 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 9.926  ; 9.926  ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 11.106 ; 11.106 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 10.759 ; 10.759 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 12.094 ; 12.094 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 11.141 ; 11.141 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 10.284 ; 10.284 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 11.823 ; 11.823 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 12.362 ; 12.362 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 11.754 ; 11.754 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 9.951  ; 9.951  ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 10.304 ; 10.304 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 13.403 ; 13.403 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 11.814 ; 11.814 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 12.471 ; 12.471 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 16.201 ; 16.201 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 11.814 ; 11.814 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 14.920 ; 14.920 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 12.160 ; 12.160 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 13.981 ; 13.981 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 12.516 ; 12.516 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 12.204 ; 12.204 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 10.597 ; 10.597 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 13.102 ; 13.102 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 14.159 ; 14.159 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 11.285 ; 11.285 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 13.382 ; 13.382 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 12.273 ; 12.273 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 10.749 ; 10.749 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 11.088 ; 11.088 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 13.966 ; 13.966 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 13.198 ; 13.198 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 12.253 ; 12.253 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 11.834 ; 11.834 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 11.379 ; 11.379 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 10.784 ; 10.784 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 12.874 ; 12.874 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 14.057 ; 14.057 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 12.350 ; 12.350 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 12.237 ; 12.237 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 10.597 ; 10.597 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 11.873 ; 11.873 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 11.889 ; 11.889 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 10.849 ; 10.849 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 13.465 ; 13.465 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 15.721 ; 15.721 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 13.781 ; 13.781 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 13.110 ; 13.110 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 11.814 ; 11.814 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 13.649 ; 13.649 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 14.394 ; 14.394 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 13.204 ; 13.204 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 11.920 ; 11.920 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 11.067 ; 11.067 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 12.747 ; 12.747 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 10.597 ; 10.597 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 13.092 ; 13.092 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 14.119 ; 14.119 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 11.323 ; 11.323 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 13.013 ; 13.013 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 12.303 ; 12.303 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 11.092 ; 11.092 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 11.058 ; 11.058 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 13.956 ; 13.956 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 13.198 ; 13.198 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 12.247 ; 12.247 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 11.780 ; 11.780 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 10.642 ; 10.642 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 10.814 ; 10.814 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 12.487 ; 12.487 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 13.688 ; 13.688 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 12.350 ; 12.350 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 12.201 ; 12.201 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 10.597 ; 10.597 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 11.473 ; 11.473 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 11.869 ; 11.869 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 10.997 ; 10.997 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 13.031 ; 13.031 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 15.741 ; 15.741 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 13.771 ; 13.771 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 13.110 ; 13.110 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 11.804 ; 11.804 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 13.248 ; 13.248 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 14.015 ; 14.015 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 13.204 ; 13.204 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 11.950 ; 11.950 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 11.012 ; 11.012 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 12.756 ; 12.756 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 10.356 ; 10.356 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 11.427 ; 11.427 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 12.087 ; 12.087 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 10.356 ; 10.356 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 11.713 ; 11.713 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 12.176 ; 12.176 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 14.090 ; 14.090 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 11.151 ; 11.151 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 11.760 ; 11.760 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 12.775 ; 12.775 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 13.669 ; 13.669 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 12.947 ; 12.947 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 11.354 ; 11.354 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 11.686 ; 11.686 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 12.695 ; 12.695 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 11.783 ; 11.783 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 14.103 ; 14.103 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 12.992 ; 12.992 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 10.451 ; 10.451 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 12.422 ; 12.422 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 11.780 ; 11.780 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 12.140 ; 12.140 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 12.174 ; 12.174 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 12.075 ; 12.075 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 14.276 ; 14.276 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 13.630 ; 13.630 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 12.392 ; 12.392 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 12.418 ; 12.418 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 12.595 ; 12.595 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 11.780 ; 11.780 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 11.937 ; 11.937 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 12.511 ; 12.511 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 11.303 ; 11.303 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 10.528 ; 10.528 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 10.528 ; 10.528 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 11.554 ; 11.554 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 11.049 ; 11.049 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 12.085 ; 12.085 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 10.162 ; 10.162 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 10.434 ; 10.434 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 10.720 ; 10.720 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 10.390 ; 10.390 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 10.162 ; 10.162 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 14.569 ; 14.569 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; 73.515 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.225 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; 37.873 ; 0.000                 ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 73.515 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.023      ; 6.507      ;
; 73.532 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.027      ; 6.494      ;
; 73.549 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.031      ; 6.481      ;
; 73.665 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.033      ; 6.367      ;
; 73.694 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.023      ; 6.328      ;
; 73.696 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.033      ; 6.336      ;
; 73.707 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.031      ; 6.323      ;
; 73.827 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.027      ; 6.199      ;
; 73.858 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]                                                               ; Clock        ; Clock       ; 80.000       ; -0.036     ; 6.136      ;
; 73.937 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.034      ; 6.096      ;
; 73.940 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.034      ; 6.093      ;
; 73.954 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.038      ; 6.083      ;
; 73.957 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.038      ; 6.080      ;
; 73.971 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.042      ; 6.070      ;
; 73.974 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.042      ; 6.067      ;
; 74.060 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.052      ; 5.991      ;
; 74.076 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.031      ; 5.954      ;
; 74.077 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.056      ; 5.978      ;
; 74.087 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.044      ; 5.956      ;
; 74.090 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.034      ; 5.943      ;
; 74.090 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.044      ; 5.953      ;
; 74.094 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.060      ; 5.965      ;
; 74.107 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.038      ; 5.930      ;
; 74.116 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.034      ; 5.917      ;
; 74.117 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clock        ; Clock       ; 80.000       ; -0.033     ; 5.880      ;
; 74.118 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.044      ; 5.925      ;
; 74.119 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.034      ; 5.914      ;
; 74.120 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.035      ; 5.914      ;
; 74.121 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.044      ; 5.922      ;
; 74.124 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.042      ; 5.917      ;
; 74.129 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.042      ; 5.912      ;
; 74.132 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.042      ; 5.909      ;
; 74.134 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; -0.033     ; 5.863      ;
; 74.137 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.039      ; 5.901      ;
; 74.154 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 5.888      ;
; 74.160 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; -0.033     ; 5.837      ;
; 74.183 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg5  ; Clock        ; Clock       ; 80.000       ; 0.033      ; 5.849      ;
; 74.192 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg7  ; Clock        ; Clock       ; 80.000       ; 0.033      ; 5.840      ;
; 74.194 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; Clock        ; Clock       ; 80.000       ; -0.033     ; 5.803      ;
; 74.195 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg5 ; Clock        ; Clock       ; 80.000       ; 0.027      ; 5.831      ;
; 74.210 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.062      ; 5.851      ;
; 74.215 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; -0.043     ; 5.772      ;
; 74.231 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clock        ; Clock       ; 80.000       ; -0.036     ; 5.763      ;
; 74.234 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg7  ; Clock        ; Clock       ; 80.000       ; 0.023      ; 5.788      ;
; 74.239 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.052      ; 5.812      ;
; 74.240 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.044      ; 5.803      ;
; 74.241 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.062      ; 5.820      ;
; 74.242 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg7 ; Clock        ; Clock       ; 80.000       ; 0.027      ; 5.784      ;
; 74.249 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.038      ; 5.788      ;
; 74.252 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.060      ; 5.807      ;
; 74.252 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.038      ; 5.785      ;
; 74.261 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clock        ; Clock       ; 80.000       ; -0.033     ; 5.736      ;
; 74.269 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.034      ; 5.764      ;
; 74.270 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.045      ; 5.774      ;
; 74.271 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.044      ; 5.772      ;
; 74.280 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]                                                               ; Clock        ; Clock       ; 80.000       ; -0.025     ; 5.725      ;
; 74.282 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.042      ; 5.759      ;
; 74.283 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]                                                               ; Clock        ; Clock       ; 80.000       ; -0.036     ; 5.711      ;
; 74.283 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]                                                               ; Clock        ; Clock       ; 80.000       ; -0.025     ; 5.722      ;
; 74.299 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.035      ; 5.735      ;
; 74.301 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg8  ; Clock        ; Clock       ; 80.000       ; 0.045      ; 5.743      ;
; 74.304 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; Clock        ; Clock       ; 80.000       ; -0.033     ; 5.693      ;
; 74.305 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.034      ; 5.728      ;
; 74.306 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg5  ; Clock        ; Clock       ; 80.000       ; 0.023      ; 5.716      ;
; 74.312 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 5.730      ;
; 74.322 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.038      ; 5.715      ;
; 74.324 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.034      ; 5.709      ;
; 74.326 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg6 ; Clock        ; Clock       ; 80.000       ; 0.027      ; 5.700      ;
; 74.339 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.042      ; 5.702      ;
; 74.341 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.038      ; 5.696      ;
; 74.343 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg6  ; Clock        ; Clock       ; 80.000       ; 0.023      ; 5.679      ;
; 74.357 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23]                                                               ; Clock        ; Clock       ; 80.000       ; -0.036     ; 5.637      ;
; 74.358 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.042      ; 5.683      ;
; 74.367 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.034      ; 5.666      ;
; 74.371 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                               ; Clock        ; Clock       ; 80.000       ; -0.033     ; 5.626      ;
; 74.372 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.056      ; 5.683      ;
; 74.372 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.034      ; 5.661      ;
; 74.376 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg7 ; Clock        ; Clock       ; 80.000       ; 0.031      ; 5.654      ;
; 74.384 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.038      ; 5.653      ;
; 74.389 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.038      ; 5.648      ;
; 74.390 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.035      ; 5.644      ;
; 74.401 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.042      ; 5.640      ;
; 74.402 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg6 ; Clock        ; Clock       ; 80.000       ; 0.031      ; 5.628      ;
; 74.402 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.038      ; 5.635      ;
; 74.403 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]                                                               ; Clock        ; Clock       ; 80.000       ; -0.007     ; 5.620      ;
; 74.406 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.042      ; 5.635      ;
; 74.407 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.039      ; 5.631      ;
; 74.413 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.035      ; 5.621      ;
; 74.416 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg3  ; Clock        ; Clock       ; 80.000       ; 0.033      ; 5.616      ;
; 74.424 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 5.618      ;
; 74.424 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.034      ; 5.609      ;
; 74.430 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.039      ; 5.608      ;
; 74.432 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg8 ; Clock        ; Clock       ; 80.000       ; 0.039      ; 5.606      ;
; 74.433 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]                                                               ; Clock        ; Clock       ; 80.000       ; -0.025     ; 5.572      ;
; 74.441 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[20]                                                               ; Clock        ; Clock       ; 80.000       ; -0.033     ; 5.556      ;
; 74.441 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.038      ; 5.596      ;
; 74.447 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.043      ; 5.595      ;
; 74.455 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.044      ; 5.588      ;
; 74.458 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[17]                                                               ; Clock        ; Clock       ; 80.000       ; -0.033     ; 5.539      ;
; 74.458 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.042      ; 5.583      ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.225 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0] ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[0]                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.373      ;
; 0.226 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[21]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[2]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.374      ;
; 0.227 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[26]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[69]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.375      ;
; 0.227 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.375      ;
; 0.227 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[1]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[19]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.375      ;
; 0.228 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                    ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[29]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[6]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[29]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.229 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[59]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.377      ;
; 0.229 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[55]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[19]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.377      ;
; 0.229 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[2]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.377      ;
; 0.229 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.377      ;
; 0.230 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[59]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[21]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[10]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.378      ;
; 0.231 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[6]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[29]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.379      ;
; 0.231 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.379      ;
; 0.232 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[31]    ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[79]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.232 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[67]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[25]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.232 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[24]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.232 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[21]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.232 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.232 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.232 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[23]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.232 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[45]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[14]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.233 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[27]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[5]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.381      ;
; 0.233 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[27]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.381      ;
; 0.234 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[79]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[31]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.382      ;
; 0.234 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[29]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.382      ;
; 0.234 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.382      ;
; 0.234 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[23]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[3]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.382      ;
; 0.235 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[79]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.383      ;
; 0.237 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[67]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.385      ;
; 0.238 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[7]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[31]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.386      ;
; 0.240 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[7]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.388      ;
; 0.242 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[53]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[18]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.243 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[53]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[18]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.247 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_datain_reg6 ; Clock        ; Clock       ; 0.000        ; 0.055      ; 0.437      ;
; 0.275 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[23]    ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[63]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.423      ;
; 0.275 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[41]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[12]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.423      ;
; 0.276 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[11]    ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[39]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.424      ;
; 0.277 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[25]    ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[67]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.425      ;
; 0.277 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[12]    ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[41]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.425      ;
; 0.279 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[8]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[33]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.427      ;
; 0.279 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[17]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[0]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.427      ;
; 0.280 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[39]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[11]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.428      ;
; 0.281 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[71]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.429      ;
; 0.282 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[37]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[10]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.430      ;
; 0.283 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[63]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.431      ;
; 0.288 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[63]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[23]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.436      ;
; 0.303 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[57]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.451      ;
; 0.307 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.455      ;
; 0.307 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[49]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.455      ;
; 0.308 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.456      ;
; 0.308 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[28]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.456      ;
; 0.308 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[19]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.456      ;
; 0.310 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[30]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]                                                             ; Clock        ; Clock       ; 0.000        ; -0.003     ; 0.455      ;
; 0.310 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[27]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.310 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[25]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.310 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[12]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.312 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[69]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[26]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.312 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.312 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[49]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.313 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[22]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.461      ;
; 0.313 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.461      ;
; 0.313 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.461      ;
; 0.313 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.461      ;
; 0.313 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[14]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.461      ;
; 0.314 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[69]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[26]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.314 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.314 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.316 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17]                                                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.464      ;
; 0.316 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.464      ;
; 0.316 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[0]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.464      ;
; 0.317 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]   ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[61]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.465      ;
; 0.319 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.467      ;
; 0.320 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[26]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.468      ;
; 0.326 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.474      ;
; 0.336 ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                    ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.484      ;
; 0.337 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[10]    ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[37]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.485      ;
; 0.337 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[8]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[33]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.485      ;
; 0.339 ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                    ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[55]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[19]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.487      ;
; 0.340 ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                    ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.488      ;
; 0.340 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.488      ;
; 0.340 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[22]    ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[61]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.488      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                    ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                    ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                    ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                    ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                    ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                    ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                    ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                    ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[20]    ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[57]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[0]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[17]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[47]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[15]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[13]    ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[43]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_we_reg       ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_we_reg       ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 5.364  ; 5.364  ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 5.364  ; 5.364  ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 5.418  ; 5.418  ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 6.572  ; 6.572  ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 5.488  ; 5.488  ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 5.562  ; 5.562  ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 6.572  ; 6.572  ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 8.739  ; 8.739  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 8.103  ; 8.103  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 7.846  ; 7.846  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 7.332  ; 7.332  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 8.049  ; 8.049  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 7.775  ; 7.775  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 8.593  ; 8.593  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 8.116  ; 8.116  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 7.515  ; 7.515  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 7.646  ; 7.646  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 7.437  ; 7.437  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 8.739  ; 8.739  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 7.955  ; 7.955  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 8.011  ; 8.011  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 7.253  ; 7.253  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 7.723  ; 7.723  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 8.318  ; 8.318  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 7.595  ; 7.595  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 7.918  ; 7.918  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 8.070  ; 8.070  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 8.256  ; 8.256  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 7.955  ; 7.955  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 7.578  ; 7.578  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 8.421  ; 8.421  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 7.649  ; 7.649  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 7.161  ; 7.161  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 8.051  ; 8.051  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 7.965  ; 7.965  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 7.645  ; 7.645  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 7.817  ; 7.817  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 8.580  ; 8.580  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 7.866  ; 7.866  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 7.468  ; 7.468  ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 10.997 ; 10.997 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 10.242 ; 10.242 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 8.714  ; 8.714  ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 9.008  ; 9.008  ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 9.164  ; 9.164  ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 9.286  ; 9.286  ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 9.596  ; 9.596  ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 9.068  ; 9.068  ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 9.673  ; 9.673  ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 9.891  ; 9.891  ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 10.558 ; 10.558 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 9.783  ; 9.783  ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 9.978  ; 9.978  ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 10.942 ; 10.942 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 9.494  ; 9.494  ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 9.926  ; 9.926  ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 10.292 ; 10.292 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 9.816  ; 9.816  ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 9.900  ; 9.900  ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 9.911  ; 9.911  ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 9.834  ; 9.834  ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 10.056 ; 10.056 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 10.624 ; 10.624 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 10.622 ; 10.622 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 9.960  ; 9.960  ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 10.197 ; 10.197 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 10.997 ; 10.997 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 10.585 ; 10.585 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 10.060 ; 10.060 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 10.688 ; 10.688 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 10.732 ; 10.732 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 10.461 ; 10.461 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 10.547 ; 10.547 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 5.280  ; 5.280  ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.437  ; 4.437  ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.546  ; 4.546  ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.847  ; 4.847  ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.645  ; 4.645  ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.173  ; 4.173  ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.838  ; 4.838  ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.624  ; 4.624  ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.596  ; 4.596  ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.497  ; 4.497  ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.712  ; 4.712  ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 5.022  ; 5.022  ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.510  ; 4.510  ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.564  ; 4.564  ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 4.392  ; 4.392  ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.249  ; 4.249  ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 4.671  ; 4.671  ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 4.798  ; 4.798  ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 4.712  ; 4.712  ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.788  ; 4.788  ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.436  ; 4.436  ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 4.748  ; 4.748  ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.443  ; 4.443  ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.712  ; 4.712  ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 5.082  ; 5.082  ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.472  ; 4.472  ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 5.280  ; 5.280  ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 5.268  ; 5.268  ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.913  ; 4.913  ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 5.018  ; 5.018  ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.774  ; 4.774  ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.460  ; 4.460  ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.722  ; 4.722  ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 5.339  ; 5.339  ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 4.762  ; 4.762  ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 4.786  ; 4.786  ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.819  ; 4.819  ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 4.657  ; 4.657  ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 4.660  ; 4.660  ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 4.375  ; 4.375  ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.652  ; 4.652  ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.483  ; 4.483  ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 5.196  ; 5.196  ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 4.674  ; 4.674  ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.915  ; 4.915  ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 4.562  ; 4.562  ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.448  ; 4.448  ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 4.989  ; 4.989  ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.641  ; 4.641  ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.710  ; 4.710  ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 4.596  ; 4.596  ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 4.723  ; 4.723  ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 4.580  ; 4.580  ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.918  ; 4.918  ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.694  ; 4.694  ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 4.713  ; 4.713  ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.851  ; 4.851  ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 5.095  ; 5.095  ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.330  ; 4.330  ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 4.750  ; 4.750  ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 5.339  ; 5.339  ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.302  ; 4.302  ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 5.097  ; 5.097  ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.629  ; 4.629  ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 3.966  ; 3.966  ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 5.118  ; 5.118  ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 6.966  ; 6.966  ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 5.388  ; 5.388  ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 5.728  ; 5.728  ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 5.867  ; 5.867  ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 5.672  ; 5.672  ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 5.802  ; 5.802  ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 5.464  ; 5.464  ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 5.493  ; 5.493  ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 5.623  ; 5.623  ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 5.656  ; 5.656  ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 5.789  ; 5.789  ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 5.789  ; 5.789  ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 6.132  ; 6.132  ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 6.035  ; 6.035  ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 5.617  ; 5.617  ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 6.218  ; 6.218  ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 5.986  ; 5.986  ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 5.937  ; 5.937  ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 6.410  ; 6.410  ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 6.081  ; 6.081  ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 6.532  ; 6.532  ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 6.578  ; 6.578  ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 6.276  ; 6.276  ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 6.643  ; 6.643  ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 6.383  ; 6.383  ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 6.966  ; 6.966  ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 6.753  ; 6.753  ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 6.764  ; 6.764  ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 6.765  ; 6.765  ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 6.262  ; 6.262  ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 6.301  ; 6.301  ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 6.289  ; 6.289  ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 6.289  ; 6.289  ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 6.033  ; 6.033  ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 6.749  ; 6.749  ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 6.749  ; 6.749  ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 6.151  ; 6.151  ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 6.431  ; 6.431  ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 5.137  ; 5.137  ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 6.431  ; 6.431  ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.993  ; 4.993  ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 5.657  ; 5.657  ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 5.046  ; 5.046  ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 5.633  ; 5.633  ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 5.182  ; 5.182  ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 5.178  ; 5.178  ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 5.263  ; 5.263  ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 5.625  ; 5.625  ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 5.221  ; 5.221  ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 5.031  ; 5.031  ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 5.669  ; 5.669  ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 5.383  ; 5.383  ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 5.591  ; 5.591  ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 5.173  ; 5.173  ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 5.478  ; 5.478  ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 8.637  ; 8.637  ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 7.008  ; 7.008  ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 6.926  ; 6.926  ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 6.637  ; 6.637  ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 7.414  ; 7.414  ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 6.842  ; 6.842  ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 6.944  ; 6.944  ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 8.637  ; 8.637  ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 7.048  ; 7.048  ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 6.633  ; 6.633  ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 6.821  ; 6.821  ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 8.636  ; 8.636  ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 7.107  ; 7.107  ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 7.378  ; 7.378  ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 7.025  ; 7.025  ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 7.038  ; 7.038  ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 7.015  ; 7.015  ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 7.025  ; 7.025  ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 5.437  ; 5.437  ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 5.441  ; 5.441  ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 7.238  ; 7.238  ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 4.998  ; 4.998  ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 5.517  ; 5.517  ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 5.420  ; 5.420  ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 5.695  ; 5.695  ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 5.158  ; 5.158  ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 6.266  ; 6.266  ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 5.701  ; 5.701  ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 6.281  ; 6.281  ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 5.488  ; 5.488  ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 5.340  ; 5.340  ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 5.477  ; 5.477  ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 5.379  ; 5.379  ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 6.022  ; 6.022  ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 5.880  ; 5.880  ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 5.625  ; 5.625  ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 5.604  ; 5.604  ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 5.981  ; 5.981  ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 5.988  ; 5.988  ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 6.440  ; 6.440  ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 6.104  ; 6.104  ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 6.182  ; 6.182  ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 6.788  ; 6.788  ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 6.923  ; 6.923  ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 5.939  ; 5.939  ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 6.180  ; 6.180  ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 6.622  ; 6.622  ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 6.318  ; 6.318  ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 6.504  ; 6.504  ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 7.238  ; 7.238  ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 6.445  ; 6.445  ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 7.218  ; 7.218  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 5.008  ; 5.008  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 5.689  ; 5.689  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 5.588  ; 5.588  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 5.685  ; 5.685  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 5.128  ; 5.128  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 6.246  ; 6.246  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 5.945  ; 5.945  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 6.301  ; 6.301  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 5.443  ; 5.443  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 5.463  ; 5.463  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 5.547  ; 5.547  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 5.409  ; 5.409  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 5.962  ; 5.962  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 5.880  ; 5.880  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 5.685  ; 5.685  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 5.624  ; 5.624  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 5.981  ; 5.981  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 6.077  ; 6.077  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 6.413  ; 6.413  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 6.204  ; 6.204  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 6.319  ; 6.319  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 7.122  ; 7.122  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 7.026  ; 7.026  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 5.879  ; 5.879  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 6.170  ; 6.170  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 6.752  ; 6.752  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 6.407  ; 6.407  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 6.638  ; 6.638  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 7.218  ; 7.218  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 6.477  ; 6.477  ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 5.657  ; 5.657  ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 5.657  ; 5.657  ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 5.444  ; 5.444  ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 5.685  ; 5.685  ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 5.053  ; 5.053  ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 5.685  ; 5.685  ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 5.232  ; 5.232  ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 5.160  ; 5.160  ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 7.929  ; 7.929  ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 7.039  ; 7.039  ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 6.788  ; 6.788  ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 7.399  ; 7.399  ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 7.047  ; 7.047  ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 6.982  ; 6.982  ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 6.830  ; 6.830  ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 7.929  ; 7.929  ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 6.732  ; 6.732  ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 7.230  ; 7.230  ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 6.662  ; 6.662  ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 7.176  ; 7.176  ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 6.475  ; 6.475  ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 6.364  ; 6.364  ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 7.082  ; 7.082  ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 7.504  ; 7.504  ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 6.407  ; 6.407  ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 7.552  ; 7.552  ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 6.541  ; 6.541  ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 6.863  ; 6.863  ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 6.946  ; 6.946  ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 7.504  ; 7.504  ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 7.289  ; 7.289  ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 7.138  ; 7.138  ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 7.246  ; 7.246  ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 6.888  ; 6.888  ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 7.240  ; 7.240  ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 7.321  ; 7.321  ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 7.475  ; 7.475  ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 7.231  ; 7.231  ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 7.399  ; 7.399  ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 6.822  ; 6.822  ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 7.134  ; 7.134  ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 8.508  ; 8.508  ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 7.599  ; 7.599  ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 7.502  ; 7.502  ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 6.458  ; 6.458  ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 7.513  ; 7.513  ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 7.049  ; 7.049  ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 7.051  ; 7.051  ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 6.846  ; 6.846  ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 7.311  ; 7.311  ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 6.943  ; 6.943  ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 6.972  ; 6.972  ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 7.268  ; 7.268  ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 6.961  ; 6.961  ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 7.481  ; 7.481  ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 7.029  ; 7.029  ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 6.847  ; 6.847  ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 7.629  ; 7.629  ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 7.144  ; 7.144  ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 7.927  ; 7.927  ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 7.301  ; 7.301  ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 6.817  ; 6.817  ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 7.420  ; 7.420  ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 7.667  ; 7.667  ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 8.508  ; 8.508  ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 7.069  ; 7.069  ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 6.673  ; 6.673  ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 7.139  ; 7.139  ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 7.162  ; 7.162  ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 6.952  ; 6.952  ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 7.179  ; 7.179  ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 7.259  ; 7.259  ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 7.482  ; 7.482  ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 6.897  ; 6.897  ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 5.559  ; 5.559  ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 4.522  ; 4.522  ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 4.778  ; 4.778  ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 4.547  ; 4.547  ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 4.798  ; 4.798  ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 5.514  ; 5.514  ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.680  ; 4.680  ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 4.879  ; 4.879  ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 5.211  ; 5.211  ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 5.559  ; 5.559  ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 4.822  ; 4.822  ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 5.007  ; 5.007  ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.338  ; 4.338  ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.592  ; 4.592  ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 5.051  ; 5.051  ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 5.173  ; 5.173  ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 4.705  ; 4.705  ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 4.772  ; 4.772  ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 5.025  ; 5.025  ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.876  ; 4.876  ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.986  ; 4.986  ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.622  ; 4.622  ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.311  ; 4.311  ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.618  ; 4.618  ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.588  ; 4.588  ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 5.012  ; 5.012  ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.693  ; 4.693  ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 4.501  ; 4.501  ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 4.903  ; 4.903  ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.899  ; 4.899  ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.892  ; 4.892  ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 4.362  ; 4.362  ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.552  ; 4.552  ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 5.393  ; 5.393  ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 6.481  ; 6.481  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 5.052  ; 5.052  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 6.481  ; 6.481  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.947  ; 4.947  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 5.667  ; 5.667  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 5.056  ; 5.056  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 5.623  ; 5.623  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 5.232  ; 5.232  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 5.095  ; 5.095  ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 6.071  ; 6.071  ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 5.110  ; 5.110  ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 5.458  ; 5.458  ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 4.860  ; 4.860  ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 5.276  ; 5.276  ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 5.085  ; 5.085  ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 4.633  ; 4.633  ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 4.613  ; 4.613  ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 5.641  ; 5.641  ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 5.441  ; 5.441  ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 5.070  ; 5.070  ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 5.093  ; 5.093  ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 4.725  ; 4.725  ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 4.636  ; 4.636  ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 5.161  ; 5.161  ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 5.377  ; 5.377  ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 5.146  ; 5.146  ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 5.049  ; 5.049  ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 4.491  ; 4.491  ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 5.021  ; 5.021  ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 4.907  ; 4.907  ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 4.626  ; 4.626  ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 5.481  ; 5.481  ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 6.071  ; 6.071  ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 5.351  ; 5.351  ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 5.337  ; 5.337  ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 4.987  ; 4.987  ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 5.492  ; 5.492  ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 5.727  ; 5.727  ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 5.355  ; 5.355  ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 4.984  ; 4.984  ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 4.782  ; 4.782  ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 5.078  ; 5.078  ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 6.091  ; 6.091  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 5.100  ; 5.100  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 5.418  ; 5.418  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 4.897  ; 4.897  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 5.189  ; 5.189  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 5.115  ; 5.115  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 4.739  ; 4.739  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 4.583  ; 4.583  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 5.631  ; 5.631  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 5.441  ; 5.441  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 5.070  ; 5.070  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 5.041  ; 5.041  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 4.494  ; 4.494  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 4.666  ; 4.666  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 5.023  ; 5.023  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 5.290  ; 5.290  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 5.146  ; 5.146  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 5.015  ; 5.015  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 4.491  ; 4.491  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.894  ; 4.894  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 4.887  ; 4.887  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 4.707  ; 4.707  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 5.332  ; 5.332  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 6.091  ; 6.091  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 5.341  ; 5.341  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.337  ; 5.337  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 4.977  ; 4.977  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 5.373  ; 5.373  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 5.636  ; 5.636  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.355  ; 5.355  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 5.014  ; 5.014  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 4.728  ; 4.728  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 5.089  ; 5.089  ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 6.319  ; 6.319  ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 5.194  ; 5.194  ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 5.736  ; 5.736  ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 4.577  ; 4.577  ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 5.042  ; 5.042  ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 5.521  ; 5.521  ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 5.465  ; 5.465  ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 5.092  ; 5.092  ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 5.720  ; 5.720  ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 5.501  ; 5.501  ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 5.635  ; 5.635  ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 5.586  ; 5.586  ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 4.986  ; 4.986  ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 5.407  ; 5.407  ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 5.197  ; 5.197  ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 5.121  ; 5.121  ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 5.449  ; 5.449  ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 5.593  ; 5.593  ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 4.609  ; 4.609  ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 5.419  ; 5.419  ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 5.533  ; 5.533  ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 5.357  ; 5.357  ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 5.157  ; 5.157  ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 5.389  ; 5.389  ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 6.319  ; 6.319  ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 5.380  ; 5.380  ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 5.679  ; 5.679  ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 5.775  ; 5.775  ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 5.495  ; 5.495  ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 5.193  ; 5.193  ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 5.553  ; 5.553  ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 5.624  ; 5.624  ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 5.485  ; 5.485  ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 4.838  ; 4.838  ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 4.634  ; 4.634  ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.838  ; 4.838  ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 4.634  ; 4.634  ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.819  ; 4.819  ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.552  ; 4.552  ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.498  ; 4.498  ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.552  ; 4.552  ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.534  ; 4.534  ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 4.268  ; 4.268  ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 11.247 ; 11.247 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 5.364 ; 5.364 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 5.364 ; 5.364 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 5.418 ; 5.418 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 4.907 ; 4.907 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 4.907 ; 4.907 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 5.112 ; 5.112 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 6.044 ; 6.044 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 4.448 ; 4.448 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 5.505 ; 5.505 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 5.326 ; 5.326 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 4.448 ; 4.448 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 5.390 ; 5.390 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 5.223 ; 5.223 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 5.477 ; 5.477 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 5.568 ; 5.568 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 5.095 ; 5.095 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 5.313 ; 5.313 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 5.086 ; 5.086 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 6.313 ; 6.313 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 4.940 ; 4.940 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 5.256 ; 5.256 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 4.728 ; 4.728 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 4.951 ; 4.951 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 5.840 ; 5.840 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 5.242 ; 5.242 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 5.498 ; 5.498 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 5.487 ; 5.487 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 5.513 ; 5.513 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 5.060 ; 5.060 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 5.305 ; 5.305 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 5.818 ; 5.818 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 4.896 ; 4.896 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 4.948 ; 4.948 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 5.137 ; 5.137 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 5.007 ; 5.007 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 5.198 ; 5.198 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 5.174 ; 5.174 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 5.841 ; 5.841 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 5.368 ; 5.368 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 5.204 ; 5.204 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 4.934 ; 4.934 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 5.732 ; 5.732 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 5.535 ; 5.535 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 4.934 ; 4.934 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 5.470 ; 5.470 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 5.569 ; 5.569 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 5.360 ; 5.360 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 5.276 ; 5.276 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 5.713 ; 5.713 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 5.536 ; 5.536 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 6.518 ; 6.518 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 5.816 ; 5.816 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 6.137 ; 6.137 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 7.081 ; 7.081 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 5.405 ; 5.405 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 5.809 ; 5.809 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 6.336 ; 6.336 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 5.818 ; 5.818 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 5.660 ; 5.660 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 5.725 ; 5.725 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 5.670 ; 5.670 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 5.804 ; 5.804 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 6.196 ; 6.196 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 5.647 ; 5.647 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 5.479 ; 5.479 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 5.591 ; 5.591 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 6.421 ; 6.421 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 5.901 ; 5.901 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 5.415 ; 5.415 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 5.937 ; 5.937 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 5.947 ; 5.947 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 5.648 ; 5.648 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 5.719 ; 5.719 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 4.173 ; 4.173 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.437 ; 4.437 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.546 ; 4.546 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.847 ; 4.847 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.645 ; 4.645 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.173 ; 4.173 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.838 ; 4.838 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.624 ; 4.624 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.596 ; 4.596 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.497 ; 4.497 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.712 ; 4.712 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 5.022 ; 5.022 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.510 ; 4.510 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.564 ; 4.564 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 4.392 ; 4.392 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.249 ; 4.249 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 4.671 ; 4.671 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 4.798 ; 4.798 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 4.712 ; 4.712 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.788 ; 4.788 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.436 ; 4.436 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 4.748 ; 4.748 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.443 ; 4.443 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.712 ; 4.712 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 5.082 ; 5.082 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.472 ; 4.472 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 5.280 ; 5.280 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 5.268 ; 5.268 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.913 ; 4.913 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 5.018 ; 5.018 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.774 ; 4.774 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.460 ; 4.460 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.722 ; 4.722 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 3.966 ; 3.966 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 4.762 ; 4.762 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 4.786 ; 4.786 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.819 ; 4.819 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 4.657 ; 4.657 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 4.660 ; 4.660 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 4.375 ; 4.375 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.652 ; 4.652 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.483 ; 4.483 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 5.196 ; 5.196 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 4.674 ; 4.674 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.915 ; 4.915 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 4.562 ; 4.562 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.448 ; 4.448 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 4.989 ; 4.989 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.641 ; 4.641 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.710 ; 4.710 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 4.596 ; 4.596 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 4.723 ; 4.723 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 4.580 ; 4.580 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.918 ; 4.918 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.694 ; 4.694 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 4.713 ; 4.713 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.851 ; 4.851 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 5.095 ; 5.095 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.330 ; 4.330 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 4.750 ; 4.750 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 5.339 ; 5.339 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.302 ; 4.302 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 5.097 ; 5.097 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.629 ; 4.629 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 3.966 ; 3.966 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 5.118 ; 5.118 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 4.174 ; 4.174 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 4.623 ; 4.623 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 4.828 ; 4.828 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 4.943 ; 4.943 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 4.704 ; 4.704 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 4.811 ; 4.811 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 4.439 ; 4.439 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 4.423 ; 4.423 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 4.472 ; 4.472 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 4.461 ; 4.461 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 4.570 ; 4.570 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 4.526 ; 4.526 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 4.846 ; 4.846 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 4.704 ; 4.704 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 4.253 ; 4.253 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 4.820 ; 4.820 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 4.500 ; 4.500 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 4.421 ; 4.421 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 4.861 ; 4.861 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 4.508 ; 4.508 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 4.915 ; 4.915 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 4.938 ; 4.938 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 4.602 ; 4.602 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 4.924 ; 4.924 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 4.583 ; 4.583 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 5.122 ; 5.122 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 4.885 ; 4.885 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 4.852 ; 4.852 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 4.830 ; 4.830 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 4.280 ; 4.280 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 4.174 ; 4.174 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 4.731 ; 4.731 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 4.987 ; 4.987 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 4.731 ; 4.731 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 4.856 ; 4.856 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 5.014 ; 5.014 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 4.856 ; 4.856 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 4.993 ; 4.993 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 5.137 ; 5.137 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 6.431 ; 6.431 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.993 ; 4.993 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 5.657 ; 5.657 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 5.046 ; 5.046 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 5.633 ; 5.633 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 5.182 ; 5.182 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 5.178 ; 5.178 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 5.263 ; 5.263 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 5.625 ; 5.625 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 5.221 ; 5.221 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 5.031 ; 5.031 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 5.669 ; 5.669 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 5.383 ; 5.383 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 5.591 ; 5.591 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 5.173 ; 5.173 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 5.478 ; 5.478 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 5.254 ; 5.254 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 5.339 ; 5.339 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 5.263 ; 5.263 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 5.259 ; 5.259 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 6.376 ; 6.376 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 5.465 ; 5.465 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 5.520 ; 5.520 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 6.919 ; 6.919 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 5.379 ; 5.379 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 5.254 ; 5.254 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 5.397 ; 5.397 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 6.918 ; 6.918 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 5.438 ; 5.438 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 6.340 ; 6.340 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 5.361 ; 5.361 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 5.374 ; 5.374 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 5.351 ; 5.351 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 5.361 ; 5.361 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 5.437 ; 5.437 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 5.441 ; 5.441 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 4.862 ; 4.862 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 4.998 ; 4.998 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 5.386 ; 5.386 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 5.265 ; 5.265 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 5.496 ; 5.496 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 4.936 ; 4.936 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 6.010 ; 6.010 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 5.400 ; 5.400 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 5.899 ; 5.899 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 5.062 ; 5.062 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 4.890 ; 4.890 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 4.983 ; 4.983 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 4.862 ; 4.862 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 5.460 ; 5.460 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 5.285 ; 5.285 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 4.996 ; 4.996 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 4.887 ; 4.887 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 5.234 ; 5.234 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 5.208 ; 5.208 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 5.636 ; 5.636 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 5.256 ; 5.256 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 5.311 ; 5.311 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 5.883 ; 5.883 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 5.973 ; 5.973 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 4.908 ; 4.908 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 5.105 ; 5.105 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 5.523 ; 5.523 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 5.175 ; 5.175 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 5.338 ; 5.338 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 6.025 ; 6.025 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 5.087 ; 5.087 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 4.848 ; 4.848 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 5.008 ; 5.008 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 5.558 ; 5.558 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 5.433 ; 5.433 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 5.486 ; 5.486 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 4.906 ; 4.906 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 5.990 ; 5.990 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 5.644 ; 5.644 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 5.919 ; 5.919 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 5.017 ; 5.017 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 5.013 ; 5.013 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 5.053 ; 5.053 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 4.892 ; 4.892 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 5.400 ; 5.400 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 5.285 ; 5.285 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 5.056 ; 5.056 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 4.907 ; 4.907 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 5.234 ; 5.234 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 5.297 ; 5.297 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 5.609 ; 5.609 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 5.356 ; 5.356 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 5.448 ; 5.448 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 6.217 ; 6.217 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 6.076 ; 6.076 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 4.848 ; 4.848 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 5.095 ; 5.095 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 5.653 ; 5.653 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 5.264 ; 5.264 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 5.472 ; 5.472 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 6.005 ; 6.005 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 5.119 ; 5.119 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 5.444 ; 5.444 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 5.657 ; 5.657 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 5.444 ; 5.444 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 5.053 ; 5.053 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 5.053 ; 5.053 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 5.685 ; 5.685 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 5.232 ; 5.232 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 5.160 ; 5.160 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 4.347 ; 4.347 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 4.833 ; 4.833 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 4.797 ; 4.797 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 5.353 ; 5.353 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 4.957 ; 4.957 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 4.980 ; 4.980 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 4.723 ; 4.723 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 5.453 ; 5.453 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 4.693 ; 4.693 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 5.180 ; 5.180 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 4.778 ; 4.778 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 5.244 ; 5.244 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 4.483 ; 4.483 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 4.347 ; 4.347 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 5.461 ; 5.461 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 5.514 ; 5.514 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 4.414 ; 4.414 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 5.595 ; 5.595 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 4.802 ; 4.802 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 4.625 ; 4.625 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 4.994 ; 4.994 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 5.887 ; 5.887 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 5.220 ; 5.220 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 5.106 ; 5.106 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 5.042 ; 5.042 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 4.922 ; 4.922 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 5.201 ; 5.201 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 5.516 ; 5.516 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 5.552 ; 5.552 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 5.375 ; 5.375 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 4.793 ; 4.793 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 5.077 ; 5.077 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 4.362 ; 4.362 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 5.455 ; 5.455 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 5.624 ; 5.624 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 4.362 ; 4.362 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 5.386 ; 5.386 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 4.987 ; 4.987 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 4.883 ; 4.883 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 4.692 ; 4.692 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 5.175 ; 5.175 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 4.892 ; 4.892 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 5.002 ; 5.002 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 4.880 ; 4.880 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 4.922 ; 4.922 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 5.528 ; 5.528 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 5.089 ; 5.089 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 4.681 ; 4.681 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 5.427 ; 5.427 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 4.969 ; 4.969 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 5.669 ; 5.669 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 4.960 ; 4.960 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 4.569 ; 4.569 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 5.485 ; 5.485 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 5.653 ; 5.653 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 6.293 ; 6.293 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 4.753 ; 4.753 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 4.878 ; 4.878 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 4.529 ; 4.529 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 4.996 ; 4.996 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 4.852 ; 4.852 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 5.272 ; 5.272 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 5.247 ; 5.247 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 5.681 ; 5.681 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 4.867 ; 4.867 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 4.311 ; 4.311 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 4.522 ; 4.522 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 4.778 ; 4.778 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 4.547 ; 4.547 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 4.798 ; 4.798 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 5.514 ; 5.514 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.680 ; 4.680 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 4.879 ; 4.879 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 5.211 ; 5.211 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 5.559 ; 5.559 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 4.822 ; 4.822 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 5.007 ; 5.007 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.338 ; 4.338 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.592 ; 4.592 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 5.051 ; 5.051 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 5.173 ; 5.173 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 4.705 ; 4.705 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 4.772 ; 4.772 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 5.025 ; 5.025 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.876 ; 4.876 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.986 ; 4.986 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.622 ; 4.622 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.311 ; 4.311 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.618 ; 4.618 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.588 ; 4.588 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 5.012 ; 5.012 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.693 ; 4.693 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 4.501 ; 4.501 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 4.903 ; 4.903 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.899 ; 4.899 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.892 ; 4.892 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 4.362 ; 4.362 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.552 ; 4.552 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 5.393 ; 5.393 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 4.947 ; 4.947 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 5.052 ; 5.052 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 6.481 ; 6.481 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.947 ; 4.947 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 5.667 ; 5.667 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 5.056 ; 5.056 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 5.623 ; 5.623 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 5.232 ; 5.232 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 5.095 ; 5.095 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 5.110 ; 5.110 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 5.458 ; 5.458 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 4.860 ; 4.860 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 5.276 ; 5.276 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 5.085 ; 5.085 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 4.633 ; 4.633 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 4.613 ; 4.613 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 5.641 ; 5.641 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 5.441 ; 5.441 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 5.070 ; 5.070 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 5.093 ; 5.093 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 4.725 ; 4.725 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 4.636 ; 4.636 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 5.161 ; 5.161 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 5.377 ; 5.377 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 5.146 ; 5.146 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 5.049 ; 5.049 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 5.021 ; 5.021 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 4.907 ; 4.907 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 4.626 ; 4.626 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 5.481 ; 5.481 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 6.071 ; 6.071 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 5.351 ; 5.351 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 5.337 ; 5.337 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 4.987 ; 4.987 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 5.492 ; 5.492 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 5.727 ; 5.727 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 5.355 ; 5.355 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 4.984 ; 4.984 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 4.782 ; 4.782 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 5.078 ; 5.078 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 5.100 ; 5.100 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 5.418 ; 5.418 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 4.897 ; 4.897 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 5.189 ; 5.189 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 5.115 ; 5.115 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 4.739 ; 4.739 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 4.583 ; 4.583 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 5.631 ; 5.631 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 5.441 ; 5.441 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 5.070 ; 5.070 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 5.041 ; 5.041 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 4.494 ; 4.494 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 4.666 ; 4.666 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 5.023 ; 5.023 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 5.290 ; 5.290 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 5.146 ; 5.146 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 5.015 ; 5.015 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.894 ; 4.894 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 4.887 ; 4.887 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 4.707 ; 4.707 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 5.332 ; 5.332 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 6.091 ; 6.091 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 5.341 ; 5.341 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.337 ; 5.337 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 4.977 ; 4.977 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 5.373 ; 5.373 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 5.636 ; 5.636 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.355 ; 5.355 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 5.014 ; 5.014 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 4.728 ; 4.728 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 5.089 ; 5.089 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 4.347 ; 4.347 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 4.752 ; 4.752 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 5.049 ; 5.049 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 4.347 ; 4.347 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 4.720 ; 4.720 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 4.972 ; 4.972 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 5.403 ; 5.403 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 4.725 ; 4.725 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 4.916 ; 4.916 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 4.943 ; 4.943 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 5.260 ; 5.260 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 5.219 ; 5.219 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 4.681 ; 4.681 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 4.977 ; 4.977 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 4.929 ; 4.929 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 4.860 ; 4.860 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 5.393 ; 5.393 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 5.227 ; 5.227 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 4.400 ; 4.400 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 5.031 ; 5.031 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 4.864 ; 4.864 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 4.975 ; 4.975 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 4.961 ; 4.961 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 5.002 ; 5.002 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 5.601 ; 5.601 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 5.332 ; 5.332 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 4.995 ; 4.995 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 5.067 ; 5.067 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 4.875 ; 4.875 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 4.823 ; 4.823 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 4.936 ; 4.936 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 5.105 ; 5.105 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 4.705 ; 4.705 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 4.454 ; 4.454 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 4.454 ; 4.454 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.838 ; 4.838 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 4.634 ; 4.634 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.819 ; 4.819 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.268 ; 4.268 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.498 ; 4.498 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.552 ; 4.552 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.534 ; 4.534 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 4.268 ; 4.268 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 5.791 ; 5.791 ; Rise       ; Clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 58.275 ; 0.225 ; N/A      ; N/A     ; 36.933              ;
;  Clock           ; 58.275 ; 0.225 ; N/A      ; N/A     ; 36.933              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock           ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 13.250 ; 13.250 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 13.250 ; 13.250 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 13.389 ; 13.389 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 17.586 ; 17.586 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 14.003 ; 14.003 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 14.147 ; 14.147 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 17.586 ; 17.586 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 24.889 ; 24.889 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 23.541 ; 23.541 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 22.299 ; 22.299 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 20.869 ; 20.869 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 22.565 ; 22.565 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 21.772 ; 21.772 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 24.719 ; 24.719 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 22.689 ; 22.689 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 21.374 ; 21.374 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 21.431 ; 21.431 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 21.095 ; 21.095 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 24.889 ; 24.889 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 23.323 ; 23.323 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 22.920 ; 22.920 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 20.452 ; 20.452 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 21.641 ; 21.641 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 24.185 ; 24.185 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 21.454 ; 21.454 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 22.321 ; 22.321 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 23.548 ; 23.548 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 23.441 ; 23.441 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 22.600 ; 22.600 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 21.204 ; 21.204 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 24.505 ; 24.505 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 21.496 ; 21.496 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 20.489 ; 20.489 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 22.723 ; 22.723 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 22.158 ; 22.158 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 21.423 ; 21.423 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 21.883 ; 21.883 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 24.160 ; 24.160 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 21.931 ; 21.931 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 20.878 ; 20.878 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 32.060 ; 32.060 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 29.503 ; 29.503 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 25.562 ; 25.562 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 26.574 ; 26.574 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 27.038 ; 27.038 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 27.195 ; 27.195 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 29.002 ; 29.002 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 26.604 ; 26.604 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 28.476 ; 28.476 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 29.229 ; 29.229 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 30.933 ; 30.933 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 29.629 ; 29.629 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 29.312 ; 29.312 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 32.060 ; 32.060 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 28.445 ; 28.445 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 29.964 ; 29.964 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 30.836 ; 30.836 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 28.703 ; 28.703 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 28.812 ; 28.812 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 28.873 ; 28.873 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 28.561 ; 28.561 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 29.461 ; 29.461 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 31.366 ; 31.366 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 31.511 ; 31.511 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 29.045 ; 29.045 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 30.125 ; 30.125 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 31.948 ; 31.948 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 30.468 ; 30.468 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 28.995 ; 28.995 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 31.941 ; 31.941 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 32.048 ; 32.048 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 30.306 ; 30.306 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 31.254 ; 31.254 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 13.660 ; 13.660 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 10.348 ; 10.348 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 10.543 ; 10.543 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 11.600 ; 11.600 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 10.955 ; 10.955 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 9.486  ; 9.486  ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 12.069 ; 12.069 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 10.852 ; 10.852 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 10.833 ; 10.833 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 10.447 ; 10.447 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 11.776 ; 11.776 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 12.140 ; 12.140 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 10.934 ; 10.934 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 10.732 ; 10.732 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 10.245 ; 10.245 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 9.808  ; 9.808  ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 11.736 ; 11.736 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 12.148 ; 12.148 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 11.985 ; 11.985 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 11.132 ; 11.132 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 10.339 ; 10.339 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 12.042 ; 12.042 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 10.387 ; 10.387 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 11.541 ; 11.541 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 13.166 ; 13.166 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 10.127 ; 10.127 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 13.098 ; 13.098 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 13.660 ; 13.660 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 11.535 ; 11.535 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 12.783 ; 12.783 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 12.263 ; 12.263 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 10.691 ; 10.691 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 11.795 ; 11.795 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 13.464 ; 13.464 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 11.346 ; 11.346 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 11.492 ; 11.492 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 11.542 ; 11.542 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 11.082 ; 11.082 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 11.025 ; 11.025 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 9.956  ; 9.956  ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 11.084 ; 11.084 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 10.917 ; 10.917 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 12.954 ; 12.954 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 11.408 ; 11.408 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 12.696 ; 12.696 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 10.830 ; 10.830 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 10.535 ; 10.535 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 12.167 ; 12.167 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 10.632 ; 10.632 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 11.672 ; 11.672 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 11.019 ; 11.019 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 11.374 ; 11.374 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 10.801 ; 10.801 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 11.787 ; 11.787 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 11.266 ; 11.266 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 11.389 ; 11.389 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 11.693 ; 11.693 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 12.557 ; 12.557 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 10.342 ; 10.342 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 11.727 ; 11.727 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 13.464 ; 13.464 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 9.767  ; 9.767  ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 12.786 ; 12.786 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 10.744 ; 10.744 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 9.081  ; 9.081  ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 13.018 ; 13.018 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 18.138 ; 18.138 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 13.645 ; 13.645 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 14.829 ; 14.829 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 14.891 ; 14.891 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 14.616 ; 14.616 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 15.057 ; 15.057 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 14.025 ; 14.025 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 14.013 ; 14.013 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 14.554 ; 14.554 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 14.220 ; 14.220 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 14.908 ; 14.908 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 14.930 ; 14.930 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 15.803 ; 15.803 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 15.911 ; 15.911 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 14.378 ; 14.378 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 16.059 ; 16.059 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 15.056 ; 15.056 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 15.191 ; 15.191 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 16.523 ; 16.523 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 15.549 ; 15.549 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 16.707 ; 16.707 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 16.837 ; 16.837 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 16.401 ; 16.401 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 17.596 ; 17.596 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 16.346 ; 16.346 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 18.138 ; 18.138 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 17.577 ; 17.577 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 17.760 ; 17.760 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 17.774 ; 17.774 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 15.863 ; 15.863 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 15.983 ; 15.983 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 16.687 ; 16.687 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 16.687 ; 16.687 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 15.985 ; 15.985 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 19.123 ; 19.123 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 19.123 ; 19.123 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 16.114 ; 16.114 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 16.151 ; 16.151 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 12.583 ; 12.583 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 16.151 ; 16.151 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 11.861 ; 11.861 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 14.910 ; 14.910 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 12.150 ; 12.150 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 13.991 ; 13.991 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 12.466 ; 12.466 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 12.540 ; 12.540 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 12.804 ; 12.804 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 13.985 ; 13.985 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 12.504 ; 12.504 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 12.015 ; 12.015 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 14.924 ; 14.924 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 13.393 ; 13.393 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 13.948 ; 13.948 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 12.636 ; 12.636 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 13.774 ; 13.774 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 23.666 ; 23.666 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 18.679 ; 18.679 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 18.692 ; 18.692 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 17.959 ; 17.959 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 19.768 ; 19.768 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 18.170 ; 18.170 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 18.534 ; 18.534 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 23.663 ; 23.663 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 18.719 ; 18.719 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 17.748 ; 17.748 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 18.127 ; 18.127 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 23.666 ; 23.666 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 19.063 ; 19.063 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 19.733 ; 19.733 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 18.416 ; 18.416 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 18.426 ; 18.426 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 18.406 ; 18.406 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 18.416 ; 18.416 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 13.410 ; 13.410 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 13.412 ; 13.412 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 18.367 ; 18.367 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 11.839 ; 11.839 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 13.703 ; 13.703 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 13.743 ; 13.743 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 14.096 ; 14.096 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 12.641 ; 12.641 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 17.011 ; 17.011 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 14.134 ; 14.134 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 16.208 ; 16.208 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 13.601 ; 13.601 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 13.678 ; 13.678 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 13.319 ; 13.319 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 13.100 ; 13.100 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 15.209 ; 15.209 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 14.722 ; 14.722 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 14.075 ; 14.075 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 13.999 ; 13.999 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 15.332 ; 15.332 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 15.372 ; 15.372 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 16.319 ; 16.319 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 15.062 ; 15.062 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 15.013 ; 15.013 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 18.168 ; 18.168 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 18.030 ; 18.030 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 14.248 ; 14.248 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 15.327 ; 15.327 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 16.816 ; 16.816 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 16.188 ; 16.188 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 15.671 ; 15.671 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 18.367 ; 18.367 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 15.961 ; 15.961 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 19.296 ; 19.296 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 11.849 ; 11.849 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 14.180 ; 14.180 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 14.189 ; 14.189 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 14.086 ; 14.086 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 12.611 ; 12.611 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 16.991 ; 16.991 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 14.854 ; 14.854 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 16.228 ; 16.228 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 13.558 ; 13.558 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 14.109 ; 14.109 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 13.681 ; 13.681 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 13.130 ; 13.130 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 15.149 ; 15.149 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 14.722 ; 14.722 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 14.135 ; 14.135 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 14.019 ; 14.019 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 15.332 ; 15.332 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 15.745 ; 15.745 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 16.294 ; 16.294 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 15.444 ; 15.444 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 15.403 ; 15.403 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 19.296 ; 19.296 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 18.392 ; 18.392 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 14.188 ; 14.188 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 15.317 ; 15.317 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 17.232 ; 17.232 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 16.561 ; 16.561 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 16.090 ; 16.090 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 18.347 ; 18.347 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 15.989 ; 15.989 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 14.833 ; 14.833 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 14.833 ; 14.833 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 13.415 ; 13.415 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 14.045 ; 14.045 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 12.310 ; 12.310 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 14.045 ; 14.045 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 12.516 ; 12.516 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 12.582 ; 12.582 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 20.377 ; 20.377 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 16.809 ; 16.809 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 16.318 ; 16.318 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 17.917 ; 17.917 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 17.195 ; 17.195 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 18.997 ; 18.997 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 16.484 ; 16.484 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 20.377 ; 20.377 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 16.368 ; 16.368 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 17.372 ; 17.372 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 16.491 ; 16.491 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 19.413 ; 19.413 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 15.349 ; 15.349 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 16.861 ; 16.861 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 18.928 ; 18.928 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 19.427 ; 19.427 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 15.893 ; 15.893 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 19.064 ; 19.064 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 15.522 ; 15.522 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 16.709 ; 16.709 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 16.788 ; 16.788 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 18.896 ; 18.896 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 18.140 ; 18.140 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 17.342 ; 17.342 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 17.315 ; 17.315 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 16.991 ; 16.991 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 19.119 ; 19.119 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 17.431 ; 17.431 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 18.171 ; 18.171 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 17.276 ; 17.276 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 17.897 ; 17.897 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 15.961 ; 15.961 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 17.319 ; 17.319 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 21.595 ; 21.595 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 19.446 ; 19.446 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 18.278 ; 18.278 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 15.793 ; 15.793 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 18.704 ; 18.704 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 19.224 ; 19.224 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 17.293 ; 17.293 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 16.491 ; 16.491 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 18.322 ; 18.322 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 16.781 ; 16.781 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 17.153 ; 17.153 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 18.286 ; 18.286 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 16.888 ; 16.888 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 20.544 ; 20.544 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 18.280 ; 18.280 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 16.890 ; 16.890 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 19.329 ; 19.329 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 17.509 ; 17.509 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 19.477 ; 19.477 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 18.551 ; 18.551 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 16.543 ; 16.543 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 18.579 ; 18.579 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 19.417 ; 19.417 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 21.595 ; 21.595 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 17.195 ; 17.195 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 16.849 ; 16.849 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 17.102 ; 17.102 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 18.098 ; 18.098 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 17.630 ; 17.630 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 17.746 ; 17.746 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 17.158 ; 17.158 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 18.523 ; 18.523 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 16.457 ; 16.457 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 13.946 ; 13.946 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 10.991 ; 10.991 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 11.632 ; 11.632 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 10.914 ; 10.914 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 11.462 ; 11.462 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 13.420 ; 13.420 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 11.597 ; 11.597 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 11.561 ; 11.561 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 12.941 ; 12.941 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 13.946 ; 13.946 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 12.064 ; 12.064 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 13.020 ; 13.020 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 10.153 ; 10.153 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 10.786 ; 10.786 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 13.068 ; 13.068 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 12.613 ; 12.613 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 11.077 ; 11.077 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 12.247 ; 12.247 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 12.194 ; 12.194 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 11.808 ; 11.808 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 12.199 ; 12.199 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 11.346 ; 11.346 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 9.926  ; 9.926  ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 11.106 ; 11.106 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 10.759 ; 10.759 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 12.094 ; 12.094 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 11.141 ; 11.141 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 10.284 ; 10.284 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 11.823 ; 11.823 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 12.362 ; 12.362 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 11.754 ; 11.754 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 9.951  ; 9.951  ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 10.304 ; 10.304 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 13.403 ; 13.403 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 16.201 ; 16.201 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 12.471 ; 12.471 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 16.201 ; 16.201 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 11.814 ; 11.814 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 14.920 ; 14.920 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 12.160 ; 12.160 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 13.981 ; 13.981 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 12.516 ; 12.516 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 12.204 ; 12.204 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 15.721 ; 15.721 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 13.102 ; 13.102 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 14.159 ; 14.159 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 11.285 ; 11.285 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 13.382 ; 13.382 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 12.273 ; 12.273 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 10.749 ; 10.749 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 11.088 ; 11.088 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 13.966 ; 13.966 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 13.198 ; 13.198 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 12.253 ; 12.253 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 11.834 ; 11.834 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 11.379 ; 11.379 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 10.784 ; 10.784 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 12.874 ; 12.874 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 14.057 ; 14.057 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 12.350 ; 12.350 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 12.237 ; 12.237 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 10.597 ; 10.597 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 11.873 ; 11.873 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 11.889 ; 11.889 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 10.849 ; 10.849 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 13.465 ; 13.465 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 15.721 ; 15.721 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 13.781 ; 13.781 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 13.110 ; 13.110 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 11.814 ; 11.814 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 13.649 ; 13.649 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 14.394 ; 14.394 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 13.204 ; 13.204 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 11.920 ; 11.920 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 11.067 ; 11.067 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 12.747 ; 12.747 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 15.741 ; 15.741 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 13.092 ; 13.092 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 14.119 ; 14.119 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 11.323 ; 11.323 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 13.013 ; 13.013 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 12.303 ; 12.303 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 11.092 ; 11.092 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 11.058 ; 11.058 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 13.956 ; 13.956 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 13.198 ; 13.198 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 12.247 ; 12.247 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 11.780 ; 11.780 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 10.642 ; 10.642 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 10.814 ; 10.814 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 12.487 ; 12.487 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 13.688 ; 13.688 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 12.350 ; 12.350 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 12.201 ; 12.201 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 10.597 ; 10.597 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 11.473 ; 11.473 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 11.869 ; 11.869 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 10.997 ; 10.997 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 13.031 ; 13.031 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 15.741 ; 15.741 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 13.771 ; 13.771 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 13.110 ; 13.110 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 11.804 ; 11.804 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 13.248 ; 13.248 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 14.015 ; 14.015 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 13.204 ; 13.204 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 11.950 ; 11.950 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 11.012 ; 11.012 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 12.756 ; 12.756 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 16.529 ; 16.529 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 12.760 ; 12.760 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 14.272 ; 14.272 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 11.121 ; 11.121 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 12.755 ; 12.755 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 13.857 ; 13.857 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 14.332 ; 14.332 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 12.435 ; 12.435 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 14.330 ; 14.330 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 14.568 ; 14.568 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 14.812 ; 14.812 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 14.102 ; 14.102 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 12.332 ; 12.332 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 13.083 ; 13.083 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 13.449 ; 13.449 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 12.536 ; 12.536 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 14.233 ; 14.233 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 14.085 ; 14.085 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 11.105 ; 11.105 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 13.538 ; 13.538 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 13.848 ; 13.848 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 13.320 ; 13.320 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 12.864 ; 12.864 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 13.225 ; 13.225 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 16.529 ; 16.529 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 13.749 ; 13.749 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 14.563 ; 14.563 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 14.626 ; 14.626 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 14.601 ; 14.601 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 12.863 ; 12.863 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 13.850 ; 13.850 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 14.136 ; 14.136 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 13.724 ; 13.724 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 12.085 ; 12.085 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 11.195 ; 11.195 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 11.554 ; 11.554 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 11.049 ; 11.049 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 12.085 ; 12.085 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 10.720 ; 10.720 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 10.434 ; 10.434 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 10.720 ; 10.720 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 10.390 ; 10.390 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 10.162 ; 10.162 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 33.376 ; 33.376 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 5.364 ; 5.364 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 5.364 ; 5.364 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 5.418 ; 5.418 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 4.907 ; 4.907 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 4.907 ; 4.907 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 5.112 ; 5.112 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 6.044 ; 6.044 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 4.448 ; 4.448 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 5.505 ; 5.505 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 5.326 ; 5.326 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 4.448 ; 4.448 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 5.390 ; 5.390 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 5.223 ; 5.223 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 5.477 ; 5.477 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 5.568 ; 5.568 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 5.095 ; 5.095 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 5.313 ; 5.313 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 5.086 ; 5.086 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 6.313 ; 6.313 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 4.940 ; 4.940 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 5.256 ; 5.256 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 4.728 ; 4.728 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 4.951 ; 4.951 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 5.840 ; 5.840 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 5.242 ; 5.242 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 5.498 ; 5.498 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 5.487 ; 5.487 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 5.513 ; 5.513 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 5.060 ; 5.060 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 5.305 ; 5.305 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 5.818 ; 5.818 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 4.896 ; 4.896 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 4.948 ; 4.948 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 5.137 ; 5.137 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 5.007 ; 5.007 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 5.198 ; 5.198 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 5.174 ; 5.174 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 5.841 ; 5.841 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 5.368 ; 5.368 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 5.204 ; 5.204 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 4.934 ; 4.934 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 5.732 ; 5.732 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 5.535 ; 5.535 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 4.934 ; 4.934 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 5.470 ; 5.470 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 5.569 ; 5.569 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 5.360 ; 5.360 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 5.276 ; 5.276 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 5.713 ; 5.713 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 5.536 ; 5.536 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 6.518 ; 6.518 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 5.816 ; 5.816 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 6.137 ; 6.137 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 7.081 ; 7.081 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 5.405 ; 5.405 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 5.809 ; 5.809 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 6.336 ; 6.336 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 5.818 ; 5.818 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 5.660 ; 5.660 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 5.725 ; 5.725 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 5.670 ; 5.670 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 5.804 ; 5.804 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 6.196 ; 6.196 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 5.647 ; 5.647 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 5.479 ; 5.479 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 5.591 ; 5.591 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 6.421 ; 6.421 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 5.901 ; 5.901 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 5.415 ; 5.415 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 5.937 ; 5.937 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 5.947 ; 5.947 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 5.648 ; 5.648 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 5.719 ; 5.719 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 4.173 ; 4.173 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.437 ; 4.437 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.546 ; 4.546 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.847 ; 4.847 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.645 ; 4.645 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.173 ; 4.173 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.838 ; 4.838 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.624 ; 4.624 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.596 ; 4.596 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.497 ; 4.497 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.712 ; 4.712 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 5.022 ; 5.022 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.510 ; 4.510 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.564 ; 4.564 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 4.392 ; 4.392 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.249 ; 4.249 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 4.671 ; 4.671 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 4.798 ; 4.798 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 4.712 ; 4.712 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.788 ; 4.788 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.436 ; 4.436 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 4.748 ; 4.748 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.443 ; 4.443 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.712 ; 4.712 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 5.082 ; 5.082 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.472 ; 4.472 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 5.280 ; 5.280 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 5.268 ; 5.268 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.913 ; 4.913 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 5.018 ; 5.018 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.774 ; 4.774 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.460 ; 4.460 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.722 ; 4.722 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 3.966 ; 3.966 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 4.762 ; 4.762 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 4.786 ; 4.786 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.819 ; 4.819 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 4.657 ; 4.657 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 4.660 ; 4.660 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 4.375 ; 4.375 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.652 ; 4.652 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.483 ; 4.483 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 5.196 ; 5.196 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 4.674 ; 4.674 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.915 ; 4.915 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 4.562 ; 4.562 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.448 ; 4.448 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 4.989 ; 4.989 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.641 ; 4.641 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.710 ; 4.710 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 4.596 ; 4.596 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 4.723 ; 4.723 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 4.580 ; 4.580 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.918 ; 4.918 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.694 ; 4.694 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 4.713 ; 4.713 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.851 ; 4.851 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 5.095 ; 5.095 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.330 ; 4.330 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 4.750 ; 4.750 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 5.339 ; 5.339 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.302 ; 4.302 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 5.097 ; 5.097 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.629 ; 4.629 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 3.966 ; 3.966 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 5.118 ; 5.118 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 4.174 ; 4.174 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 4.623 ; 4.623 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 4.828 ; 4.828 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 4.943 ; 4.943 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 4.704 ; 4.704 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 4.811 ; 4.811 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 4.439 ; 4.439 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 4.423 ; 4.423 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 4.472 ; 4.472 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 4.461 ; 4.461 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 4.570 ; 4.570 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 4.526 ; 4.526 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 4.846 ; 4.846 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 4.704 ; 4.704 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 4.253 ; 4.253 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 4.820 ; 4.820 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 4.500 ; 4.500 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 4.421 ; 4.421 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 4.861 ; 4.861 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 4.508 ; 4.508 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 4.915 ; 4.915 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 4.938 ; 4.938 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 4.602 ; 4.602 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 4.924 ; 4.924 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 4.583 ; 4.583 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 5.122 ; 5.122 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 4.885 ; 4.885 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 4.852 ; 4.852 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 4.830 ; 4.830 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 4.280 ; 4.280 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 4.174 ; 4.174 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 4.731 ; 4.731 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 4.987 ; 4.987 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 4.731 ; 4.731 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 4.856 ; 4.856 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 5.014 ; 5.014 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 4.856 ; 4.856 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 4.993 ; 4.993 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 5.137 ; 5.137 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 6.431 ; 6.431 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.993 ; 4.993 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 5.657 ; 5.657 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 5.046 ; 5.046 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 5.633 ; 5.633 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 5.182 ; 5.182 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 5.178 ; 5.178 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 5.263 ; 5.263 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 5.625 ; 5.625 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 5.221 ; 5.221 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 5.031 ; 5.031 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 5.669 ; 5.669 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 5.383 ; 5.383 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 5.591 ; 5.591 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 5.173 ; 5.173 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 5.478 ; 5.478 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 5.254 ; 5.254 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 5.339 ; 5.339 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 5.263 ; 5.263 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 5.259 ; 5.259 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 6.376 ; 6.376 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 5.465 ; 5.465 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 5.520 ; 5.520 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 6.919 ; 6.919 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 5.379 ; 5.379 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 5.254 ; 5.254 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 5.397 ; 5.397 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 6.918 ; 6.918 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 5.438 ; 5.438 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 6.340 ; 6.340 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 5.361 ; 5.361 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 5.374 ; 5.374 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 5.351 ; 5.351 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 5.361 ; 5.361 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 5.437 ; 5.437 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 5.441 ; 5.441 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 4.862 ; 4.862 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 4.998 ; 4.998 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 5.386 ; 5.386 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 5.265 ; 5.265 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 5.496 ; 5.496 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 4.936 ; 4.936 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 6.010 ; 6.010 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 5.400 ; 5.400 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 5.899 ; 5.899 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 5.062 ; 5.062 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 4.890 ; 4.890 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 4.983 ; 4.983 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 4.862 ; 4.862 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 5.460 ; 5.460 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 5.285 ; 5.285 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 4.996 ; 4.996 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 4.887 ; 4.887 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 5.234 ; 5.234 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 5.208 ; 5.208 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 5.636 ; 5.636 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 5.256 ; 5.256 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 5.311 ; 5.311 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 5.883 ; 5.883 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 5.973 ; 5.973 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 4.908 ; 4.908 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 5.105 ; 5.105 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 5.523 ; 5.523 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 5.175 ; 5.175 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 5.338 ; 5.338 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 6.025 ; 6.025 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 5.087 ; 5.087 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 4.848 ; 4.848 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 5.008 ; 5.008 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 5.558 ; 5.558 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 5.433 ; 5.433 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 5.486 ; 5.486 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 4.906 ; 4.906 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 5.990 ; 5.990 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 5.644 ; 5.644 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 5.919 ; 5.919 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 5.017 ; 5.017 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 5.013 ; 5.013 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 5.053 ; 5.053 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 4.892 ; 4.892 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 5.400 ; 5.400 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 5.285 ; 5.285 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 5.056 ; 5.056 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 4.907 ; 4.907 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 5.234 ; 5.234 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 5.297 ; 5.297 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 5.609 ; 5.609 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 5.356 ; 5.356 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 5.448 ; 5.448 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 6.217 ; 6.217 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 6.076 ; 6.076 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 4.848 ; 4.848 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 5.095 ; 5.095 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 5.653 ; 5.653 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 5.264 ; 5.264 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 5.472 ; 5.472 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 6.005 ; 6.005 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 5.119 ; 5.119 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 5.444 ; 5.444 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 5.657 ; 5.657 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 5.444 ; 5.444 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 5.053 ; 5.053 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 5.053 ; 5.053 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 5.685 ; 5.685 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 5.232 ; 5.232 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 5.160 ; 5.160 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 4.347 ; 4.347 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 4.833 ; 4.833 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 4.797 ; 4.797 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 5.353 ; 5.353 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 4.957 ; 4.957 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 4.980 ; 4.980 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 4.723 ; 4.723 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 5.453 ; 5.453 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 4.693 ; 4.693 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 5.180 ; 5.180 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 4.778 ; 4.778 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 5.244 ; 5.244 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 4.483 ; 4.483 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 4.347 ; 4.347 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 5.461 ; 5.461 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 5.514 ; 5.514 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 4.414 ; 4.414 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 5.595 ; 5.595 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 4.802 ; 4.802 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 4.625 ; 4.625 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 4.994 ; 4.994 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 5.887 ; 5.887 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 5.220 ; 5.220 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 5.106 ; 5.106 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 5.042 ; 5.042 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 4.922 ; 4.922 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 5.201 ; 5.201 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 5.516 ; 5.516 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 5.552 ; 5.552 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 5.375 ; 5.375 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 4.793 ; 4.793 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 5.077 ; 5.077 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 4.362 ; 4.362 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 5.455 ; 5.455 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 5.624 ; 5.624 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 4.362 ; 4.362 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 5.386 ; 5.386 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 4.987 ; 4.987 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 4.883 ; 4.883 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 4.692 ; 4.692 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 5.175 ; 5.175 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 4.892 ; 4.892 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 5.002 ; 5.002 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 4.880 ; 4.880 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 4.922 ; 4.922 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 5.528 ; 5.528 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 5.089 ; 5.089 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 4.681 ; 4.681 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 5.427 ; 5.427 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 4.969 ; 4.969 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 5.669 ; 5.669 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 4.960 ; 4.960 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 4.569 ; 4.569 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 5.485 ; 5.485 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 5.653 ; 5.653 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 6.293 ; 6.293 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 4.753 ; 4.753 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 4.878 ; 4.878 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 4.529 ; 4.529 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 4.996 ; 4.996 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 4.852 ; 4.852 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 5.272 ; 5.272 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 5.247 ; 5.247 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 5.681 ; 5.681 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 4.867 ; 4.867 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 4.311 ; 4.311 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 4.522 ; 4.522 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 4.778 ; 4.778 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 4.547 ; 4.547 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 4.798 ; 4.798 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 5.514 ; 5.514 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.680 ; 4.680 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 4.879 ; 4.879 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 5.211 ; 5.211 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 5.559 ; 5.559 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 4.822 ; 4.822 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 5.007 ; 5.007 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.338 ; 4.338 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.592 ; 4.592 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 5.051 ; 5.051 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 5.173 ; 5.173 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 4.705 ; 4.705 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 4.772 ; 4.772 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 5.025 ; 5.025 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.876 ; 4.876 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.986 ; 4.986 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.622 ; 4.622 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.311 ; 4.311 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.618 ; 4.618 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.588 ; 4.588 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 5.012 ; 5.012 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.693 ; 4.693 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 4.501 ; 4.501 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 4.903 ; 4.903 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.899 ; 4.899 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.892 ; 4.892 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 4.362 ; 4.362 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.552 ; 4.552 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 5.393 ; 5.393 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 4.947 ; 4.947 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 5.052 ; 5.052 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 6.481 ; 6.481 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.947 ; 4.947 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 5.667 ; 5.667 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 5.056 ; 5.056 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 5.623 ; 5.623 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 5.232 ; 5.232 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 5.095 ; 5.095 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 5.110 ; 5.110 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 5.458 ; 5.458 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 4.860 ; 4.860 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 5.276 ; 5.276 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 5.085 ; 5.085 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 4.633 ; 4.633 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 4.613 ; 4.613 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 5.641 ; 5.641 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 5.441 ; 5.441 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 5.070 ; 5.070 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 5.093 ; 5.093 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 4.725 ; 4.725 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 4.636 ; 4.636 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 5.161 ; 5.161 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 5.377 ; 5.377 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 5.146 ; 5.146 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 5.049 ; 5.049 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 5.021 ; 5.021 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 4.907 ; 4.907 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 4.626 ; 4.626 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 5.481 ; 5.481 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 6.071 ; 6.071 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 5.351 ; 5.351 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 5.337 ; 5.337 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 4.987 ; 4.987 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 5.492 ; 5.492 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 5.727 ; 5.727 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 5.355 ; 5.355 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 4.984 ; 4.984 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 4.782 ; 4.782 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 5.078 ; 5.078 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 5.100 ; 5.100 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 5.418 ; 5.418 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 4.897 ; 4.897 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 5.189 ; 5.189 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 5.115 ; 5.115 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 4.739 ; 4.739 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 4.583 ; 4.583 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 5.631 ; 5.631 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 5.441 ; 5.441 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 5.070 ; 5.070 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 5.041 ; 5.041 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 4.494 ; 4.494 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 4.666 ; 4.666 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 5.023 ; 5.023 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 5.290 ; 5.290 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 5.146 ; 5.146 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 5.015 ; 5.015 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.894 ; 4.894 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 4.887 ; 4.887 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 4.707 ; 4.707 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 5.332 ; 5.332 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 6.091 ; 6.091 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 5.341 ; 5.341 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.337 ; 5.337 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 4.977 ; 4.977 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 5.373 ; 5.373 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 5.636 ; 5.636 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.355 ; 5.355 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 5.014 ; 5.014 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 4.728 ; 4.728 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 5.089 ; 5.089 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 4.347 ; 4.347 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 4.752 ; 4.752 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 5.049 ; 5.049 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 4.347 ; 4.347 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 4.720 ; 4.720 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 4.972 ; 4.972 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 5.403 ; 5.403 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 4.725 ; 4.725 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 4.916 ; 4.916 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 4.943 ; 4.943 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 5.260 ; 5.260 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 5.219 ; 5.219 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 4.681 ; 4.681 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 4.977 ; 4.977 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 4.929 ; 4.929 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 4.860 ; 4.860 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 5.393 ; 5.393 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 5.227 ; 5.227 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 4.400 ; 4.400 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 5.031 ; 5.031 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 4.864 ; 4.864 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 4.975 ; 4.975 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 4.961 ; 4.961 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 5.002 ; 5.002 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 5.601 ; 5.601 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 5.332 ; 5.332 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 4.995 ; 4.995 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 5.067 ; 5.067 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 4.875 ; 4.875 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 4.823 ; 4.823 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 4.936 ; 4.936 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 5.105 ; 5.105 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 4.705 ; 4.705 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 4.454 ; 4.454 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 4.454 ; 4.454 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.838 ; 4.838 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 4.634 ; 4.634 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.819 ; 4.819 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.268 ; 4.268 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.498 ; 4.498 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.552 ; 4.552 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.534 ; 4.534 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 4.268 ; 4.268 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 5.791 ; 5.791 ; Rise       ; Clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 144038   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 144038   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 511   ; 511  ;
; Unconstrained Output Port Paths ; 7771  ; 7771 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Sun Sep 07 01:05:48 2014
Info: Command: quartus_sta MIPS32 -c MIPS32
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Info (332104): Reading SDC File: 'MIPS32.sdc'
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 58.275
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    58.275         0.000 Clock 
Info (332146): Worst-case hold slack is 0.742
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.742         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 36.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    36.933         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 73.515
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    73.515         0.000 Clock 
Info (332146): Worst-case hold slack is 0.225
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.225         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 37.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    37.873         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 409 megabytes
    Info: Processing ended: Sun Sep 07 01:05:49 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


