commit ced24fc27d1a818c70cec24d4b3b85b62ed3248c
Author: Nguyen Anh Quynh <aquynh@gmail.com>
Date:   Sat Mar 2 15:16:48 2019 +0800

    x86: add BND registers to regsize_map_32 & regsize_map_64

diff --git a/arch/X86/X86Mapping.c b/arch/X86/X86Mapping.c
index d30a9898..1191664f 100644
--- a/arch/X86/X86Mapping.c
+++ b/arch/X86/X86Mapping.c
@@ -337,493 +337,501 @@ static const name_map reg_name_maps[] = {
 // register size in non-64bit mode
 const uint8_t regsize_map_32 [] = {
 	0,	// 	{ X86_REG_INVALID, NULL },
 	1,	// { X86_REG_AH, "ah" },
 	1,	// { X86_REG_AL, "al" },
 	2,	// { X86_REG_AX, "ax" },
 	1,	// { X86_REG_BH, "bh" },
 	1,	// { X86_REG_BL, "bl" },
 	2,	// { X86_REG_BP, "bp" },
 	1,	// { X86_REG_BPL, "bpl" },
 	2,	// { X86_REG_BX, "bx" },
 	1,	// { X86_REG_CH, "ch" },
 	1,	// { X86_REG_CL, "cl" },
 	2,	// { X86_REG_CS, "cs" },
 	2,	// { X86_REG_CX, "cx" },
 	1,	// { X86_REG_DH, "dh" },
 	2,	// { X86_REG_DI, "di" },
 	1,	// { X86_REG_DIL, "dil" },
 	1,	// { X86_REG_DL, "dl" },
 	2,	// { X86_REG_DS, "ds" },
 	2,	// { X86_REG_DX, "dx" },
 	4,	// { X86_REG_EAX, "eax" },
 	4,	// { X86_REG_EBP, "ebp" },
 	4,	// { X86_REG_EBX, "ebx" },
 	4,	// { X86_REG_ECX, "ecx" },
 	4,	// { X86_REG_EDI, "edi" },
 	4,	// { X86_REG_EDX, "edx" },
 	4,	// { X86_REG_EFLAGS, "flags" },
 	4,	// { X86_REG_EIP, "eip" },
 	4,	// { X86_REG_EIZ, "eiz" },
 	2,	// { X86_REG_ES, "es" },
 	4,	// { X86_REG_ESI, "esi" },
 	4,	// { X86_REG_ESP, "esp" },
 	10,	// { X86_REG_FPSW, "fpsw" },
 	2,	// { X86_REG_FS, "fs" },
 	2,	// { X86_REG_GS, "gs" },
 	2,	// { X86_REG_IP, "ip" },
 	8,	// { X86_REG_RAX, "rax" },
 	8,	// { X86_REG_RBP, "rbp" },
 	8,	// { X86_REG_RBX, "rbx" },
 	8,	// { X86_REG_RCX, "rcx" },
 	8,	// { X86_REG_RDI, "rdi" },
 	8,	// { X86_REG_RDX, "rdx" },
 	8,	// { X86_REG_RIP, "rip" },
 	8,	// { X86_REG_RIZ, "riz" },
 	8,	// { X86_REG_RSI, "rsi" },
 	8,	// { X86_REG_RSP, "rsp" },
 	2,	// { X86_REG_SI, "si" },
 	1,	// { X86_REG_SIL, "sil" },
 	2,	// { X86_REG_SP, "sp" },
 	1,	// { X86_REG_SPL, "spl" },
 	2,	// { X86_REG_SS, "ss" },
 	4,	// { X86_REG_CR0, "cr0" },
 	4,	// { X86_REG_CR1, "cr1" },
 	4,	// { X86_REG_CR2, "cr2" },
 	4,	// { X86_REG_CR3, "cr3" },
 	4,	// { X86_REG_CR4, "cr4" },
 	8,	// { X86_REG_CR5, "cr5" },
 	8,	// { X86_REG_CR6, "cr6" },
 	8,	// { X86_REG_CR7, "cr7" },
 	8,	// { X86_REG_CR8, "cr8" },
 	8,	// { X86_REG_CR9, "cr9" },
 	8,	// { X86_REG_CR10, "cr10" },
 	8,	// { X86_REG_CR11, "cr11" },
 	8,	// { X86_REG_CR12, "cr12" },
 	8,	// { X86_REG_CR13, "cr13" },
 	8,	// { X86_REG_CR14, "cr14" },
 	8,	// { X86_REG_CR15, "cr15" },
 	4,	// { X86_REG_DR0, "dr0" },
 	4,	// { X86_REG_DR1, "dr1" },
 	4,	// { X86_REG_DR2, "dr2" },
 	4,	// { X86_REG_DR3, "dr3" },
 	4,	// { X86_REG_DR4, "dr4" },
 	4,	// { X86_REG_DR5, "dr5" },
 	4,	// { X86_REG_DR6, "dr6" },
 	4,	// { X86_REG_DR7, "dr7" },
 	4,	// { X86_REG_DR8, "dr8" },
 	4,	// { X86_REG_DR9, "dr9" },
 	4,	// { X86_REG_DR10, "dr10" },
 	4,	// { X86_REG_DR11, "dr11" },
 	4,	// { X86_REG_DR12, "dr12" },
 	4,	// { X86_REG_DR13, "dr13" },
 	4,	// { X86_REG_DR14, "dr14" },
 	4,	// { X86_REG_DR15, "dr15" },
 	10,	// { X86_REG_FP0, "fp0" },
 	10,	// { X86_REG_FP1, "fp1" },
 	10,	// { X86_REG_FP2, "fp2" },
 	10,	// { X86_REG_FP3, "fp3" },
 	10,	// { X86_REG_FP4, "fp4" },
 	10,	// { X86_REG_FP5, "fp5" },
 	10,	// { X86_REG_FP6, "fp6" },
 	10,	// { X86_REG_FP7, "fp7" },
 	2,	// { X86_REG_K0, "k0" },
 	2,	// { X86_REG_K1, "k1" },
 	2,	// { X86_REG_K2, "k2" },
 	2,	// { X86_REG_K3, "k3" },
 	2,	// { X86_REG_K4, "k4" },
 	2,	// { X86_REG_K5, "k5" },
 	2,	// { X86_REG_K6, "k6" },
 	2,	// { X86_REG_K7, "k7" },
 	8,	// { X86_REG_MM0, "mm0" },
 	8,	// { X86_REG_MM1, "mm1" },
 	8,	// { X86_REG_MM2, "mm2" },
 	8,	// { X86_REG_MM3, "mm3" },
 	8,	// { X86_REG_MM4, "mm4" },
 	8,	// { X86_REG_MM5, "mm5" },
 	8,	// { X86_REG_MM6, "mm6" },
 	8,	// { X86_REG_MM7, "mm7" },
 	8,	// { X86_REG_R8, "r8" },
 	8,	// { X86_REG_R9, "r9" },
 	8,	// { X86_REG_R10, "r10" },
 	8,	// { X86_REG_R11, "r11" },
 	8,	// { X86_REG_R12, "r12" },
 	8,	// { X86_REG_R13, "r13" },
 	8,	// { X86_REG_R14, "r14" },
 	8,	// { X86_REG_R15, "r15" },
 	10,	// { X86_REG_ST0, "st0" },
 	10,	// { X86_REG_ST1, "st1" },
 	10,	// { X86_REG_ST2, "st2" },
 	10,	// { X86_REG_ST3, "st3" },
 	10,	// { X86_REG_ST4, "st4" },
 	10,	// { X86_REG_ST5, "st5" },
 	10,	// { X86_REG_ST6, "st6" },
 	10,	// { X86_REG_ST7, "st7" },
 	16,	// { X86_REG_XMM0, "xmm0" },
 	16,	// { X86_REG_XMM1, "xmm1" },
 	16,	// { X86_REG_XMM2, "xmm2" },
 	16,	// { X86_REG_XMM3, "xmm3" },
 	16,	// { X86_REG_XMM4, "xmm4" },
 	16,	// { X86_REG_XMM5, "xmm5" },
 	16,	// { X86_REG_XMM6, "xmm6" },
 	16,	// { X86_REG_XMM7, "xmm7" },
 	16,	// { X86_REG_XMM8, "xmm8" },
 	16,	// { X86_REG_XMM9, "xmm9" },
 	16,	// { X86_REG_XMM10, "xmm10" },
 	16,	// { X86_REG_XMM11, "xmm11" },
 	16,	// { X86_REG_XMM12, "xmm12" },
 	16,	// { X86_REG_XMM13, "xmm13" },
 	16,	// { X86_REG_XMM14, "xmm14" },
 	16,	// { X86_REG_XMM15, "xmm15" },
 	16,	// { X86_REG_XMM16, "xmm16" },
 	16,	// { X86_REG_XMM17, "xmm17" },
 	16,	// { X86_REG_XMM18, "xmm18" },
 	16,	// { X86_REG_XMM19, "xmm19" },
 	16,	// { X86_REG_XMM20, "xmm20" },
 	16,	// { X86_REG_XMM21, "xmm21" },
 	16,	// { X86_REG_XMM22, "xmm22" },
 	16,	// { X86_REG_XMM23, "xmm23" },
 	16,	// { X86_REG_XMM24, "xmm24" },
 	16,	// { X86_REG_XMM25, "xmm25" },
 	16,	// { X86_REG_XMM26, "xmm26" },
 	16,	// { X86_REG_XMM27, "xmm27" },
 	16,	// { X86_REG_XMM28, "xmm28" },
 	16,	// { X86_REG_XMM29, "xmm29" },
 	16,	// { X86_REG_XMM30, "xmm30" },
 	16,	// { X86_REG_XMM31, "xmm31" },
 	32,	// { X86_REG_YMM0, "ymm0" },
 	32,	// { X86_REG_YMM1, "ymm1" },
 	32,	// { X86_REG_YMM2, "ymm2" },
 	32,	// { X86_REG_YMM3, "ymm3" },
 	32,	// { X86_REG_YMM4, "ymm4" },
 	32,	// { X86_REG_YMM5, "ymm5" },
 	32,	// { X86_REG_YMM6, "ymm6" },
 	32,	// { X86_REG_YMM7, "ymm7" },
 	32,	// { X86_REG_YMM8, "ymm8" },
 	32,	// { X86_REG_YMM9, "ymm9" },
 	32,	// { X86_REG_YMM10, "ymm10" },
 	32,	// { X86_REG_YMM11, "ymm11" },
 	32,	// { X86_REG_YMM12, "ymm12" },
 	32,	// { X86_REG_YMM13, "ymm13" },
 	32,	// { X86_REG_YMM14, "ymm14" },
 	32,	// { X86_REG_YMM15, "ymm15" },
 	32,	// { X86_REG_YMM16, "ymm16" },
 	32,	// { X86_REG_YMM17, "ymm17" },
 	32,	// { X86_REG_YMM18, "ymm18" },
 	32,	// { X86_REG_YMM19, "ymm19" },
 	32,	// { X86_REG_YMM20, "ymm20" },
 	32,	// { X86_REG_YMM21, "ymm21" },
 	32,	// { X86_REG_YMM22, "ymm22" },
 	32,	// { X86_REG_YMM23, "ymm23" },
 	32,	// { X86_REG_YMM24, "ymm24" },
 	32,	// { X86_REG_YMM25, "ymm25" },
 	32,	// { X86_REG_YMM26, "ymm26" },
 	32,	// { X86_REG_YMM27, "ymm27" },
 	32,	// { X86_REG_YMM28, "ymm28" },
 	32,	// { X86_REG_YMM29, "ymm29" },
 	32,	// { X86_REG_YMM30, "ymm30" },
 	32,	// { X86_REG_YMM31, "ymm31" },
 	64,	// { X86_REG_ZMM0, "zmm0" },
 	64,	// { X86_REG_ZMM1, "zmm1" },
 	64,	// { X86_REG_ZMM2, "zmm2" },
 	64,	// { X86_REG_ZMM3, "zmm3" },
 	64,	// { X86_REG_ZMM4, "zmm4" },
 	64,	// { X86_REG_ZMM5, "zmm5" },
 	64,	// { X86_REG_ZMM6, "zmm6" },
 	64,	// { X86_REG_ZMM7, "zmm7" },
 	64,	// { X86_REG_ZMM8, "zmm8" },
 	64,	// { X86_REG_ZMM9, "zmm9" },
 	64,	// { X86_REG_ZMM10, "zmm10" },
 	64,	// { X86_REG_ZMM11, "zmm11" },
 	64,	// { X86_REG_ZMM12, "zmm12" },
 	64,	// { X86_REG_ZMM13, "zmm13" },
 	64,	// { X86_REG_ZMM14, "zmm14" },
 	64,	// { X86_REG_ZMM15, "zmm15" },
 	64,	// { X86_REG_ZMM16, "zmm16" },
 	64,	// { X86_REG_ZMM17, "zmm17" },
 	64,	// { X86_REG_ZMM18, "zmm18" },
 	64,	// { X86_REG_ZMM19, "zmm19" },
 	64,	// { X86_REG_ZMM20, "zmm20" },
 	64,	// { X86_REG_ZMM21, "zmm21" },
 	64,	// { X86_REG_ZMM22, "zmm22" },
 	64,	// { X86_REG_ZMM23, "zmm23" },
 	64,	// { X86_REG_ZMM24, "zmm24" },
 	64,	// { X86_REG_ZMM25, "zmm25" },
 	64,	// { X86_REG_ZMM26, "zmm26" },
 	64,	// { X86_REG_ZMM27, "zmm27" },
 	64,	// { X86_REG_ZMM28, "zmm28" },
 	64,	// { X86_REG_ZMM29, "zmm29" },
 	64,	// { X86_REG_ZMM30, "zmm30" },
 	64,	// { X86_REG_ZMM31, "zmm31" },
 	1,	// { X86_REG_R8B, "r8b" },
 	1,	// { X86_REG_R9B, "r9b" },
 	1,	// { X86_REG_R10B, "r10b" },
 	1,	// { X86_REG_R11B, "r11b" },
 	1,	// { X86_REG_R12B, "r12b" },
 	1,	// { X86_REG_R13B, "r13b" },
 	1,	// { X86_REG_R14B, "r14b" },
 	1,	// { X86_REG_R15B, "r15b" },
 	4,	// { X86_REG_R8D, "r8d" },
 	4,	// { X86_REG_R9D, "r9d" },
 	4,	// { X86_REG_R10D, "r10d" },
 	4,	// { X86_REG_R11D, "r11d" },
 	4,	// { X86_REG_R12D, "r12d" },
 	4,	// { X86_REG_R13D, "r13d" },
 	4,	// { X86_REG_R14D, "r14d" },
 	4,	// { X86_REG_R15D, "r15d" },
 	2,	// { X86_REG_R8W, "r8w" },
 	2,	// { X86_REG_R9W, "r9w" },
 	2,	// { X86_REG_R10W, "r10w" },
 	2,	// { X86_REG_R11W, "r11w" },
 	2,	// { X86_REG_R12W, "r12w" },
 	2,	// { X86_REG_R13W, "r13w" },
 	2,	// { X86_REG_R14W, "r14w" },
 	2,	// { X86_REG_R15W, "r15w" },
+	16, // { X86_REG_BND0, "bnd0" },
+	16, // { X86_REG_BND1, "bnd0" },
+	16, // { X86_REG_BND2, "bnd0" },
+	16, // { X86_REG_BND3, "bnd0" },
 };
 
 // register size in 64bit mode
 const uint8_t regsize_map_64 [] = {
 	0,	// 	{ X86_REG_INVALID, NULL },
 	1,	// { X86_REG_AH, "ah" },
 	1,	// { X86_REG_AL, "al" },
 	2,	// { X86_REG_AX, "ax" },
 	1,	// { X86_REG_BH, "bh" },
 	1,	// { X86_REG_BL, "bl" },
 	2,	// { X86_REG_BP, "bp" },
 	1,	// { X86_REG_BPL, "bpl" },
 	2,	// { X86_REG_BX, "bx" },
 	1,	// { X86_REG_CH, "ch" },
 	1,	// { X86_REG_CL, "cl" },
 	2,	// { X86_REG_CS, "cs" },
 	2,	// { X86_REG_CX, "cx" },
 	1,	// { X86_REG_DH, "dh" },
 	2,	// { X86_REG_DI, "di" },
 	1,	// { X86_REG_DIL, "dil" },
 	1,	// { X86_REG_DL, "dl" },
 	2,	// { X86_REG_DS, "ds" },
 	2,	// { X86_REG_DX, "dx" },
 	4,	// { X86_REG_EAX, "eax" },
 	4,	// { X86_REG_EBP, "ebp" },
 	4,	// { X86_REG_EBX, "ebx" },
 	4,	// { X86_REG_ECX, "ecx" },
 	4,	// { X86_REG_EDI, "edi" },
 	4,	// { X86_REG_EDX, "edx" },
 	8,	// { X86_REG_EFLAGS, "flags" },
 	4,	// { X86_REG_EIP, "eip" },
 	4,	// { X86_REG_EIZ, "eiz" },
 	2,	// { X86_REG_ES, "es" },
 	4,	// { X86_REG_ESI, "esi" },
 	4,	// { X86_REG_ESP, "esp" },
 	10,	// { X86_REG_FPSW, "fpsw" },
 	2,	// { X86_REG_FS, "fs" },
 	2,	// { X86_REG_GS, "gs" },
 	2,	// { X86_REG_IP, "ip" },
 	8,	// { X86_REG_RAX, "rax" },
 	8,	// { X86_REG_RBP, "rbp" },
 	8,	// { X86_REG_RBX, "rbx" },
 	8,	// { X86_REG_RCX, "rcx" },
 	8,	// { X86_REG_RDI, "rdi" },
 	8,	// { X86_REG_RDX, "rdx" },
 	8,	// { X86_REG_RIP, "rip" },
 	8,	// { X86_REG_RIZ, "riz" },
 	8,	// { X86_REG_RSI, "rsi" },
 	8,	// { X86_REG_RSP, "rsp" },
 	2,	// { X86_REG_SI, "si" },
 	1,	// { X86_REG_SIL, "sil" },
 	2,	// { X86_REG_SP, "sp" },
 	1,	// { X86_REG_SPL, "spl" },
 	2,	// { X86_REG_SS, "ss" },
 	8,	// { X86_REG_CR0, "cr0" },
 	8,	// { X86_REG_CR1, "cr1" },
 	8,	// { X86_REG_CR2, "cr2" },
 	8,	// { X86_REG_CR3, "cr3" },
 	8,	// { X86_REG_CR4, "cr4" },
 	8,	// { X86_REG_CR5, "cr5" },
 	8,	// { X86_REG_CR6, "cr6" },
 	8,	// { X86_REG_CR7, "cr7" },
 	8,	// { X86_REG_CR8, "cr8" },
 	8,	// { X86_REG_CR9, "cr9" },
 	8,	// { X86_REG_CR10, "cr10" },
 	8,	// { X86_REG_CR11, "cr11" },
 	8,	// { X86_REG_CR12, "cr12" },
 	8,	// { X86_REG_CR13, "cr13" },
 	8,	// { X86_REG_CR14, "cr14" },
 	8,	// { X86_REG_CR15, "cr15" },
 	8,	// { X86_REG_DR0, "dr0" },
 	8,	// { X86_REG_DR1, "dr1" },
 	8,	// { X86_REG_DR2, "dr2" },
 	8,	// { X86_REG_DR3, "dr3" },
 	8,	// { X86_REG_DR4, "dr4" },
 	8,	// { X86_REG_DR5, "dr5" },
 	8,	// { X86_REG_DR6, "dr6" },
 	8,	// { X86_REG_DR7, "dr7" },
 	8,	// { X86_REG_DR8, "dr8" },
 	8,	// { X86_REG_DR9, "dr9" },
 	8,	// { X86_REG_DR10, "dr10" },
 	8,	// { X86_REG_DR11, "dr11" },
 	8,	// { X86_REG_DR12, "dr12" },
 	8,	// { X86_REG_DR13, "dr13" },
 	8,	// { X86_REG_DR14, "dr14" },
 	8,	// { X86_REG_DR15, "dr15" },
 	10,	// { X86_REG_FP0, "fp0" },
 	10,	// { X86_REG_FP1, "fp1" },
 	10,	// { X86_REG_FP2, "fp2" },
 	10,	// { X86_REG_FP3, "fp3" },
 	10,	// { X86_REG_FP4, "fp4" },
 	10,	// { X86_REG_FP5, "fp5" },
 	10,	// { X86_REG_FP6, "fp6" },
 	10,	// { X86_REG_FP7, "fp7" },
 	2,	// { X86_REG_K0, "k0" },
 	2,	// { X86_REG_K1, "k1" },
 	2,	// { X86_REG_K2, "k2" },
 	2,	// { X86_REG_K3, "k3" },
 	2,	// { X86_REG_K4, "k4" },
 	2,	// { X86_REG_K5, "k5" },
 	2,	// { X86_REG_K6, "k6" },
 	2,	// { X86_REG_K7, "k7" },
 	8,	// { X86_REG_MM0, "mm0" },
 	8,	// { X86_REG_MM1, "mm1" },
 	8,	// { X86_REG_MM2, "mm2" },
 	8,	// { X86_REG_MM3, "mm3" },
 	8,	// { X86_REG_MM4, "mm4" },
 	8,	// { X86_REG_MM5, "mm5" },
 	8,	// { X86_REG_MM6, "mm6" },
 	8,	// { X86_REG_MM7, "mm7" },
 	8,	// { X86_REG_R8, "r8" },
 	8,	// { X86_REG_R9, "r9" },
 	8,	// { X86_REG_R10, "r10" },
 	8,	// { X86_REG_R11, "r11" },
 	8,	// { X86_REG_R12, "r12" },
 	8,	// { X86_REG_R13, "r13" },
 	8,	// { X86_REG_R14, "r14" },
 	8,	// { X86_REG_R15, "r15" },
 	10,	// { X86_REG_ST0, "st0" },
 	10,	// { X86_REG_ST1, "st1" },
 	10,	// { X86_REG_ST2, "st2" },
 	10,	// { X86_REG_ST3, "st3" },
 	10,	// { X86_REG_ST4, "st4" },
 	10,	// { X86_REG_ST5, "st5" },
 	10,	// { X86_REG_ST6, "st6" },
 	10,	// { X86_REG_ST7, "st7" },
 	16,	// { X86_REG_XMM0, "xmm0" },
 	16,	// { X86_REG_XMM1, "xmm1" },
 	16,	// { X86_REG_XMM2, "xmm2" },
 	16,	// { X86_REG_XMM3, "xmm3" },
 	16,	// { X86_REG_XMM4, "xmm4" },
 	16,	// { X86_REG_XMM5, "xmm5" },
 	16,	// { X86_REG_XMM6, "xmm6" },
 	16,	// { X86_REG_XMM7, "xmm7" },
 	16,	// { X86_REG_XMM8, "xmm8" },
 	16,	// { X86_REG_XMM9, "xmm9" },
 	16,	// { X86_REG_XMM10, "xmm10" },
 	16,	// { X86_REG_XMM11, "xmm11" },
 	16,	// { X86_REG_XMM12, "xmm12" },
 	16,	// { X86_REG_XMM13, "xmm13" },
 	16,	// { X86_REG_XMM14, "xmm14" },
 	16,	// { X86_REG_XMM15, "xmm15" },
 	16,	// { X86_REG_XMM16, "xmm16" },
 	16,	// { X86_REG_XMM17, "xmm17" },
 	16,	// { X86_REG_XMM18, "xmm18" },
 	16,	// { X86_REG_XMM19, "xmm19" },
 	16,	// { X86_REG_XMM20, "xmm20" },
 	16,	// { X86_REG_XMM21, "xmm21" },
 	16,	// { X86_REG_XMM22, "xmm22" },
 	16,	// { X86_REG_XMM23, "xmm23" },
 	16,	// { X86_REG_XMM24, "xmm24" },
 	16,	// { X86_REG_XMM25, "xmm25" },
 	16,	// { X86_REG_XMM26, "xmm26" },
 	16,	// { X86_REG_XMM27, "xmm27" },
 	16,	// { X86_REG_XMM28, "xmm28" },
 	16,	// { X86_REG_XMM29, "xmm29" },
 	16,	// { X86_REG_XMM30, "xmm30" },
 	16,	// { X86_REG_XMM31, "xmm31" },
 	32,	// { X86_REG_YMM0, "ymm0" },
 	32,	// { X86_REG_YMM1, "ymm1" },
 	32,	// { X86_REG_YMM2, "ymm2" },
 	32,	// { X86_REG_YMM3, "ymm3" },
 	32,	// { X86_REG_YMM4, "ymm4" },
 	32,	// { X86_REG_YMM5, "ymm5" },
 	32,	// { X86_REG_YMM6, "ymm6" },
 	32,	// { X86_REG_YMM7, "ymm7" },
 	32,	// { X86_REG_YMM8, "ymm8" },
 	32,	// { X86_REG_YMM9, "ymm9" },
 	32,	// { X86_REG_YMM10, "ymm10" },
 	32,	// { X86_REG_YMM11, "ymm11" },
 	32,	// { X86_REG_YMM12, "ymm12" },
 	32,	// { X86_REG_YMM13, "ymm13" },
 	32,	// { X86_REG_YMM14, "ymm14" },
 	32,	// { X86_REG_YMM15, "ymm15" },
 	32,	// { X86_REG_YMM16, "ymm16" },
 	32,	// { X86_REG_YMM17, "ymm17" },
 	32,	// { X86_REG_YMM18, "ymm18" },
 	32,	// { X86_REG_YMM19, "ymm19" },
 	32,	// { X86_REG_YMM20, "ymm20" },
 	32,	// { X86_REG_YMM21, "ymm21" },
 	32,	// { X86_REG_YMM22, "ymm22" },
 	32,	// { X86_REG_YMM23, "ymm23" },
 	32,	// { X86_REG_YMM24, "ymm24" },
 	32,	// { X86_REG_YMM25, "ymm25" },
 	32,	// { X86_REG_YMM26, "ymm26" },
 	32,	// { X86_REG_YMM27, "ymm27" },
 	32,	// { X86_REG_YMM28, "ymm28" },
 	32,	// { X86_REG_YMM29, "ymm29" },
 	32,	// { X86_REG_YMM30, "ymm30" },
 	32,	// { X86_REG_YMM31, "ymm31" },
 	64,	// { X86_REG_ZMM0, "zmm0" },
 	64,	// { X86_REG_ZMM1, "zmm1" },
 	64,	// { X86_REG_ZMM2, "zmm2" },
 	64,	// { X86_REG_ZMM3, "zmm3" },
 	64,	// { X86_REG_ZMM4, "zmm4" },
 	64,	// { X86_REG_ZMM5, "zmm5" },
 	64,	// { X86_REG_ZMM6, "zmm6" },
 	64,	// { X86_REG_ZMM7, "zmm7" },
 	64,	// { X86_REG_ZMM8, "zmm8" },
 	64,	// { X86_REG_ZMM9, "zmm9" },
 	64,	// { X86_REG_ZMM10, "zmm10" },
 	64,	// { X86_REG_ZMM11, "zmm11" },
 	64,	// { X86_REG_ZMM12, "zmm12" },
 	64,	// { X86_REG_ZMM13, "zmm13" },
 	64,	// { X86_REG_ZMM14, "zmm14" },
 	64,	// { X86_REG_ZMM15, "zmm15" },
 	64,	// { X86_REG_ZMM16, "zmm16" },
 	64,	// { X86_REG_ZMM17, "zmm17" },
 	64,	// { X86_REG_ZMM18, "zmm18" },
 	64,	// { X86_REG_ZMM19, "zmm19" },
 	64,	// { X86_REG_ZMM20, "zmm20" },
 	64,	// { X86_REG_ZMM21, "zmm21" },
 	64,	// { X86_REG_ZMM22, "zmm22" },
 	64,	// { X86_REG_ZMM23, "zmm23" },
 	64,	// { X86_REG_ZMM24, "zmm24" },
 	64,	// { X86_REG_ZMM25, "zmm25" },
 	64,	// { X86_REG_ZMM26, "zmm26" },
 	64,	// { X86_REG_ZMM27, "zmm27" },
 	64,	// { X86_REG_ZMM28, "zmm28" },
 	64,	// { X86_REG_ZMM29, "zmm29" },
 	64,	// { X86_REG_ZMM30, "zmm30" },
 	64,	// { X86_REG_ZMM31, "zmm31" },
 	1,	// { X86_REG_R8B, "r8b" },
 	1,	// { X86_REG_R9B, "r9b" },
 	1,	// { X86_REG_R10B, "r10b" },
 	1,	// { X86_REG_R11B, "r11b" },
 	1,	// { X86_REG_R12B, "r12b" },
 	1,	// { X86_REG_R13B, "r13b" },
 	1,	// { X86_REG_R14B, "r14b" },
 	1,	// { X86_REG_R15B, "r15b" },
 	4,	// { X86_REG_R8D, "r8d" },
 	4,	// { X86_REG_R9D, "r9d" },
 	4,	// { X86_REG_R10D, "r10d" },
 	4,	// { X86_REG_R11D, "r11d" },
 	4,	// { X86_REG_R12D, "r12d" },
 	4,	// { X86_REG_R13D, "r13d" },
 	4,	// { X86_REG_R14D, "r14d" },
 	4,	// { X86_REG_R15D, "r15d" },
 	2,	// { X86_REG_R8W, "r8w" },
 	2,	// { X86_REG_R9W, "r9w" },
 	2,	// { X86_REG_R10W, "r10w" },
 	2,	// { X86_REG_R11W, "r11w" },
 	2,	// { X86_REG_R12W, "r12w" },
 	2,	// { X86_REG_R13W, "r13w" },
 	2,	// { X86_REG_R14W, "r14w" },
 	2,	// { X86_REG_R15W, "r15w" },
+	16, // { X86_REG_BND0, "bnd0" },
+	16, // { X86_REG_BND1, "bnd0" },
+	16, // { X86_REG_BND2, "bnd0" },
+	16, // { X86_REG_BND3, "bnd0" },
 };
 
 const char *X86_reg_name(csh handle, unsigned int reg)
