Classic Timing Analyzer report for finalPoject
Sat Dec 03 14:10:42 2016
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                 ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-----------------------------------+---------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                              ; To                              ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-----------------------------------+---------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 2.289 ns                         ; din[5]                            ; demux1to12:inst|Data_out11[5]   ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 16.223 ns                        ; controller:inst2|demuxto12_sel[2] ; load_test[2]                    ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; 4.463 ns                         ; cf_load                           ; controller:inst2|nstate.S0_419  ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 33.37 MHz ( period = 29.966 ns ) ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out11[5]   ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; controller:inst2|pstate.S14       ; controller:inst2|nstate.s15_299 ; clk        ; clk      ; 32           ;
; Total number of failed paths ;                                          ;               ;                                  ;                                   ;                                 ;            ;          ; 32           ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-----------------------------------+---------------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EPM1270F256A5      ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; -40                ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 125                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; cf_load         ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                                      ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+-----------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                              ; To                                      ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+-----------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 33.37 MHz ( period = 29.966 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out11[5]           ; clk        ; clk      ; None                        ; None                      ; 6.683 ns                ;
; N/A                                     ; 33.40 MHz ( period = 29.938 ns )                    ; controller:inst2|demuxto12_sel[0] ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 21.654 ns               ;
; N/A                                     ; 33.40 MHz ( period = 29.938 ns )                    ; controller:inst2|demuxto12_sel[0] ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 21.654 ns               ;
; N/A                                     ; 33.40 MHz ( period = 29.938 ns )                    ; controller:inst2|demuxto12_sel[0] ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 21.654 ns               ;
; N/A                                     ; 33.42 MHz ( period = 29.926 ns )                    ; controller:inst2|demuxto12_sel[1] ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 21.634 ns               ;
; N/A                                     ; 33.42 MHz ( period = 29.926 ns )                    ; controller:inst2|demuxto12_sel[1] ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 21.634 ns               ;
; N/A                                     ; 33.42 MHz ( period = 29.926 ns )                    ; controller:inst2|demuxto12_sel[1] ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 21.634 ns               ;
; N/A                                     ; 33.73 MHz ( period = 29.646 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out7[2]            ; clk        ; clk      ; None                        ; None                      ; 6.523 ns                ;
; N/A                                     ; 33.76 MHz ( period = 29.624 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out5[0]            ; clk        ; clk      ; None                        ; None                      ; 6.512 ns                ;
; N/A                                     ; 33.79 MHz ( period = 29.592 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out8[5]            ; clk        ; clk      ; None                        ; None                      ; 6.496 ns                ;
; N/A                                     ; 33.87 MHz ( period = 29.524 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out11[7]           ; clk        ; clk      ; None                        ; None                      ; 6.462 ns                ;
; N/A                                     ; 33.87 MHz ( period = 29.524 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out11[3]           ; clk        ; clk      ; None                        ; None                      ; 6.462 ns                ;
; N/A                                     ; 33.91 MHz ( period = 29.492 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out1[6]            ; clk        ; clk      ; None                        ; None                      ; 6.454 ns                ;
; N/A                                     ; 33.93 MHz ( period = 29.471 ns )                    ; controller:inst2|demuxto12_sel[0] ; MAC:inst4|dontCareFilter:inst2|dout[12] ; clk        ; clk      ; None                        ; None                      ; 21.187 ns               ;
; N/A                                     ; 33.95 MHz ( period = 29.459 ns )                    ; controller:inst2|demuxto12_sel[1] ; MAC:inst4|dontCareFilter:inst2|dout[12] ; clk        ; clk      ; None                        ; None                      ; 21.167 ns               ;
; N/A                                     ; 34.06 MHz ( period = 29.358 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out2[1]            ; clk        ; clk      ; None                        ; None                      ; 6.379 ns                ;
; N/A                                     ; 34.07 MHz ( period = 29.348 ns )                    ; controller:inst2|demuxto12_sel[0] ; MAC:inst4|dontCareFilter:inst2|dout[11] ; clk        ; clk      ; None                        ; None                      ; 21.064 ns               ;
; N/A                                     ; 34.09 MHz ( period = 29.336 ns )                    ; controller:inst2|demuxto12_sel[1] ; MAC:inst4|dontCareFilter:inst2|dout[11] ; clk        ; clk      ; None                        ; None                      ; 21.044 ns               ;
; N/A                                     ; 34.22 MHz ( period = 29.225 ns )                    ; controller:inst2|demuxto12_sel[0] ; MAC:inst4|dontCareFilter:inst2|dout[10] ; clk        ; clk      ; None                        ; None                      ; 20.941 ns               ;
; N/A                                     ; 34.23 MHz ( period = 29.213 ns )                    ; controller:inst2|demuxto12_sel[1] ; MAC:inst4|dontCareFilter:inst2|dout[10] ; clk        ; clk      ; None                        ; None                      ; 20.921 ns               ;
; N/A                                     ; 34.24 MHz ( period = 29.204 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out2[1]            ; clk        ; clk      ; None                        ; None                      ; 6.319 ns                ;
; N/A                                     ; 34.27 MHz ( period = 29.178 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out7[2]            ; clk        ; clk      ; None                        ; None                      ; 6.305 ns                ;
; N/A                                     ; 34.33 MHz ( period = 29.130 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out1[6]            ; clk        ; clk      ; None                        ; None                      ; 6.282 ns                ;
; N/A                                     ; 34.35 MHz ( period = 29.116 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out8[5]            ; clk        ; clk      ; None                        ; None                      ; 6.274 ns                ;
; N/A                                     ; 34.36 MHz ( period = 29.102 ns )                    ; controller:inst2|demuxto12_sel[0] ; MAC:inst4|dontCareFilter:inst2|dout[9]  ; clk        ; clk      ; None                        ; None                      ; 20.818 ns               ;
; N/A                                     ; 34.37 MHz ( period = 29.094 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out5[0]            ; clk        ; clk      ; None                        ; None                      ; 6.255 ns                ;
; N/A                                     ; 34.38 MHz ( period = 29.090 ns )                    ; controller:inst2|demuxto12_sel[1] ; MAC:inst4|dontCareFilter:inst2|dout[9]  ; clk        ; clk      ; None                        ; None                      ; 20.798 ns               ;
; N/A                                     ; 34.38 MHz ( period = 29.084 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out1[6]            ; clk        ; clk      ; None                        ; None                      ; 6.258 ns                ;
; N/A                                     ; 34.55 MHz ( period = 28.946 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out11[5]           ; clk        ; clk      ; None                        ; None                      ; 6.189 ns                ;
; N/A                                     ; 34.63 MHz ( period = 28.878 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out2[1]            ; clk        ; clk      ; None                        ; None                      ; 6.147 ns                ;
; N/A                                     ; 34.75 MHz ( period = 28.774 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out1[6]            ; clk        ; clk      ; None                        ; None                      ; 6.087 ns                ;
; N/A                                     ; 34.78 MHz ( period = 28.750 ns )                    ; controller:inst2|demuxto12_sel[0] ; MAC:inst4|dontCareFilter:inst2|dout[8]  ; clk        ; clk      ; None                        ; None                      ; 20.466 ns               ;
; N/A                                     ; 34.79 MHz ( period = 28.744 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out7[6]            ; clk        ; clk      ; None                        ; None                      ; 6.072 ns                ;
; N/A                                     ; 34.79 MHz ( period = 28.744 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out7[5]            ; clk        ; clk      ; None                        ; None                      ; 6.072 ns                ;
; N/A                                     ; 34.79 MHz ( period = 28.744 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out7[4]            ; clk        ; clk      ; None                        ; None                      ; 6.072 ns                ;
; N/A                                     ; 34.80 MHz ( period = 28.738 ns )                    ; controller:inst2|demuxto12_sel[1] ; MAC:inst4|dontCareFilter:inst2|dout[8]  ; clk        ; clk      ; None                        ; None                      ; 20.446 ns               ;
; N/A                                     ; 34.80 MHz ( period = 28.736 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out12[1]           ; clk        ; clk      ; None                        ; None                      ; 6.076 ns                ;
; N/A                                     ; 34.80 MHz ( period = 28.736 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out12[0]           ; clk        ; clk      ; None                        ; None                      ; 6.076 ns                ;
; N/A                                     ; 34.80 MHz ( period = 28.734 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out11[5]           ; clk        ; clk      ; None                        ; None                      ; 6.075 ns                ;
; N/A                                     ; 34.96 MHz ( period = 28.602 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out7[7]            ; clk        ; clk      ; None                        ; None                      ; 6.001 ns                ;
; N/A                                     ; 34.96 MHz ( period = 28.602 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out7[0]            ; clk        ; clk      ; None                        ; None                      ; 6.001 ns                ;
; N/A                                     ; 34.96 MHz ( period = 28.602 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out7[1]            ; clk        ; clk      ; None                        ; None                      ; 6.001 ns                ;
; N/A                                     ; 34.96 MHz ( period = 28.602 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out7[3]            ; clk        ; clk      ; None                        ; None                      ; 6.001 ns                ;
; N/A                                     ; 34.98 MHz ( period = 28.584 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out12[1]           ; clk        ; clk      ; None                        ; None                      ; 6.009 ns                ;
; N/A                                     ; 34.98 MHz ( period = 28.584 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out12[0]           ; clk        ; clk      ; None                        ; None                      ; 6.009 ns                ;
; N/A                                     ; 35.06 MHz ( period = 28.526 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out5[5]            ; clk        ; clk      ; None                        ; None                      ; 5.963 ns                ;
; N/A                                     ; 35.06 MHz ( period = 28.526 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out5[4]            ; clk        ; clk      ; None                        ; None                      ; 5.963 ns                ;
; N/A                                     ; 35.08 MHz ( period = 28.508 ns )                    ; controller:inst2|demuxto12_sel[2] ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 20.225 ns               ;
; N/A                                     ; 35.08 MHz ( period = 28.508 ns )                    ; controller:inst2|demuxto12_sel[2] ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 20.225 ns               ;
; N/A                                     ; 35.08 MHz ( period = 28.508 ns )                    ; controller:inst2|demuxto12_sel[2] ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 20.225 ns               ;
; N/A                                     ; 35.08 MHz ( period = 28.504 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out11[7]           ; clk        ; clk      ; None                        ; None                      ; 5.968 ns                ;
; N/A                                     ; 35.08 MHz ( period = 28.504 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out11[3]           ; clk        ; clk      ; None                        ; None                      ; 5.968 ns                ;
; N/A                                     ; 35.10 MHz ( period = 28.486 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out5[7]            ; clk        ; clk      ; None                        ; None                      ; 5.943 ns                ;
; N/A                                     ; 35.10 MHz ( period = 28.486 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out5[1]            ; clk        ; clk      ; None                        ; None                      ; 5.943 ns                ;
; N/A                                     ; 35.13 MHz ( period = 28.462 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out7[2]            ; clk        ; clk      ; None                        ; None                      ; 5.939 ns                ;
; N/A                                     ; 35.19 MHz ( period = 28.414 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out3[7]            ; clk        ; clk      ; None                        ; None                      ; 5.915 ns                ;
; N/A                                     ; 35.19 MHz ( period = 28.414 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out3[0]            ; clk        ; clk      ; None                        ; None                      ; 5.915 ns                ;
; N/A                                     ; 35.19 MHz ( period = 28.414 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out3[1]            ; clk        ; clk      ; None                        ; None                      ; 5.915 ns                ;
; N/A                                     ; 35.19 MHz ( period = 28.414 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out3[4]            ; clk        ; clk      ; None                        ; None                      ; 5.915 ns                ;
; N/A                                     ; 35.19 MHz ( period = 28.414 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out3[3]            ; clk        ; clk      ; None                        ; None                      ; 5.915 ns                ;
; N/A                                     ; 35.20 MHz ( period = 28.410 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out5[0]            ; clk        ; clk      ; None                        ; None                      ; 5.921 ns                ;
; N/A                                     ; 35.20 MHz ( period = 28.408 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out8[5]            ; clk        ; clk      ; None                        ; None                      ; 5.912 ns                ;
; N/A                                     ; 35.33 MHz ( period = 28.304 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out2[1]            ; clk        ; clk      ; None                        ; None                      ; 5.868 ns                ;
; N/A                                     ; 35.35 MHz ( period = 28.292 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out11[7]           ; clk        ; clk      ; None                        ; None                      ; 5.854 ns                ;
; N/A                                     ; 35.35 MHz ( period = 28.292 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out11[3]           ; clk        ; clk      ; None                        ; None                      ; 5.854 ns                ;
; N/A                                     ; 35.37 MHz ( period = 28.276 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out7[6]            ; clk        ; clk      ; None                        ; None                      ; 5.854 ns                ;
; N/A                                     ; 35.37 MHz ( period = 28.276 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out7[5]            ; clk        ; clk      ; None                        ; None                      ; 5.854 ns                ;
; N/A                                     ; 35.37 MHz ( period = 28.276 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out7[4]            ; clk        ; clk      ; None                        ; None                      ; 5.854 ns                ;
; N/A                                     ; 35.40 MHz ( period = 28.252 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out8[1]            ; clk        ; clk      ; None                        ; None                      ; 5.826 ns                ;
; N/A                                     ; 35.40 MHz ( period = 28.248 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out8[7]            ; clk        ; clk      ; None                        ; None                      ; 5.824 ns                ;
; N/A                                     ; 35.40 MHz ( period = 28.248 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out8[6]            ; clk        ; clk      ; None                        ; None                      ; 5.824 ns                ;
; N/A                                     ; 35.40 MHz ( period = 28.248 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out8[0]            ; clk        ; clk      ; None                        ; None                      ; 5.824 ns                ;
; N/A                                     ; 35.46 MHz ( period = 28.198 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out7[2]            ; clk        ; clk      ; None                        ; None                      ; 5.816 ns                ;
; N/A                                     ; 35.48 MHz ( period = 28.184 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out5[0]            ; clk        ; clk      ; None                        ; None                      ; 5.809 ns                ;
; N/A                                     ; 35.54 MHz ( period = 28.138 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out8[5]            ; clk        ; clk      ; None                        ; None                      ; 5.786 ns                ;
; N/A                                     ; 35.54 MHz ( period = 28.134 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out7[7]            ; clk        ; clk      ; None                        ; None                      ; 5.783 ns                ;
; N/A                                     ; 35.54 MHz ( period = 28.134 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out7[0]            ; clk        ; clk      ; None                        ; None                      ; 5.783 ns                ;
; N/A                                     ; 35.54 MHz ( period = 28.134 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out7[1]            ; clk        ; clk      ; None                        ; None                      ; 5.783 ns                ;
; N/A                                     ; 35.54 MHz ( period = 28.134 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out7[3]            ; clk        ; clk      ; None                        ; None                      ; 5.783 ns                ;
; N/A                                     ; 35.55 MHz ( period = 28.128 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out4[7]            ; clk        ; clk      ; None                        ; None                      ; 5.780 ns                ;
; N/A                                     ; 35.55 MHz ( period = 28.128 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out4[6]            ; clk        ; clk      ; None                        ; None                      ; 5.780 ns                ;
; N/A                                     ; 35.55 MHz ( period = 28.128 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out4[0]            ; clk        ; clk      ; None                        ; None                      ; 5.780 ns                ;
; N/A                                     ; 35.55 MHz ( period = 28.128 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out4[1]            ; clk        ; clk      ; None                        ; None                      ; 5.780 ns                ;
; N/A                                     ; 35.55 MHz ( period = 28.128 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out4[5]            ; clk        ; clk      ; None                        ; None                      ; 5.780 ns                ;
; N/A                                     ; 35.55 MHz ( period = 28.128 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out4[4]            ; clk        ; clk      ; None                        ; None                      ; 5.780 ns                ;
; N/A                                     ; 35.55 MHz ( period = 28.128 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out4[3]            ; clk        ; clk      ; None                        ; None                      ; 5.780 ns                ;
; N/A                                     ; 35.55 MHz ( period = 28.128 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out4[2]            ; clk        ; clk      ; None                        ; None                      ; 5.780 ns                ;
; N/A                                     ; 35.59 MHz ( period = 28.094 ns )                    ; controller:inst2|demuxto12_sel[3] ; MAC:inst4|dontCareFilter:inst2|dout[15] ; clk        ; clk      ; None                        ; None                      ; 19.794 ns               ;
; N/A                                     ; 35.63 MHz ( period = 28.070 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out12[1]           ; clk        ; clk      ; None                        ; None                      ; 5.751 ns                ;
; N/A                                     ; 35.63 MHz ( period = 28.070 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out12[0]           ; clk        ; clk      ; None                        ; None                      ; 5.751 ns                ;
; N/A                                     ; 35.66 MHz ( period = 28.041 ns )                    ; controller:inst2|demuxto12_sel[2] ; MAC:inst4|dontCareFilter:inst2|dout[12] ; clk        ; clk      ; None                        ; None                      ; 19.758 ns               ;
; N/A                                     ; 35.72 MHz ( period = 27.996 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out5[5]            ; clk        ; clk      ; None                        ; None                      ; 5.706 ns                ;
; N/A                                     ; 35.72 MHz ( period = 27.996 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out5[4]            ; clk        ; clk      ; None                        ; None                      ; 5.706 ns                ;
; N/A                                     ; 35.75 MHz ( period = 27.971 ns )                    ; controller:inst2|demuxto12_sel[3] ; MAC:inst4|dontCareFilter:inst2|dout[14] ; clk        ; clk      ; None                        ; None                      ; 19.671 ns               ;
; N/A                                     ; 35.77 MHz ( period = 27.960 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out4[7]            ; clk        ; clk      ; None                        ; None                      ; 5.680 ns                ;
; N/A                                     ; 35.77 MHz ( period = 27.960 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out4[6]            ; clk        ; clk      ; None                        ; None                      ; 5.680 ns                ;
; N/A                                     ; 35.77 MHz ( period = 27.960 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out4[0]            ; clk        ; clk      ; None                        ; None                      ; 5.680 ns                ;
; N/A                                     ; 35.77 MHz ( period = 27.960 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out4[1]            ; clk        ; clk      ; None                        ; None                      ; 5.680 ns                ;
; N/A                                     ; 35.77 MHz ( period = 27.960 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out4[5]            ; clk        ; clk      ; None                        ; None                      ; 5.680 ns                ;
; N/A                                     ; 35.77 MHz ( period = 27.960 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out4[4]            ; clk        ; clk      ; None                        ; None                      ; 5.680 ns                ;
; N/A                                     ; 35.77 MHz ( period = 27.960 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out4[3]            ; clk        ; clk      ; None                        ; None                      ; 5.680 ns                ;
; N/A                                     ; 35.77 MHz ( period = 27.960 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out4[2]            ; clk        ; clk      ; None                        ; None                      ; 5.680 ns                ;
; N/A                                     ; 35.77 MHz ( period = 27.956 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out5[7]            ; clk        ; clk      ; None                        ; None                      ; 5.686 ns                ;
; N/A                                     ; 35.77 MHz ( period = 27.956 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out5[1]            ; clk        ; clk      ; None                        ; None                      ; 5.686 ns                ;
; N/A                                     ; 35.82 MHz ( period = 27.918 ns )                    ; controller:inst2|demuxto12_sel[2] ; MAC:inst4|dontCareFilter:inst2|dout[11] ; clk        ; clk      ; None                        ; None                      ; 19.635 ns               ;
; N/A                                     ; 35.86 MHz ( period = 27.884 ns )                    ; controller:inst2|demuxto12_sel[3] ; MAC:inst4|dontCareFilter:inst2|dout[13] ; clk        ; clk      ; None                        ; None                      ; 19.584 ns               ;
; N/A                                     ; 35.98 MHz ( period = 27.795 ns )                    ; controller:inst2|demuxto12_sel[2] ; MAC:inst4|dontCareFilter:inst2|dout[10] ; clk        ; clk      ; None                        ; None                      ; 19.512 ns               ;
; N/A                                     ; 36.00 MHz ( period = 27.776 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out8[1]            ; clk        ; clk      ; None                        ; None                      ; 5.604 ns                ;
; N/A                                     ; 36.01 MHz ( period = 27.772 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out8[7]            ; clk        ; clk      ; None                        ; None                      ; 5.602 ns                ;
; N/A                                     ; 36.01 MHz ( period = 27.772 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out8[6]            ; clk        ; clk      ; None                        ; None                      ; 5.602 ns                ;
; N/A                                     ; 36.01 MHz ( period = 27.772 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out8[0]            ; clk        ; clk      ; None                        ; None                      ; 5.602 ns                ;
; N/A                                     ; 36.04 MHz ( period = 27.744 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out3[7]            ; clk        ; clk      ; None                        ; None                      ; 5.588 ns                ;
; N/A                                     ; 36.04 MHz ( period = 27.744 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out3[0]            ; clk        ; clk      ; None                        ; None                      ; 5.588 ns                ;
; N/A                                     ; 36.04 MHz ( period = 27.744 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out3[1]            ; clk        ; clk      ; None                        ; None                      ; 5.588 ns                ;
; N/A                                     ; 36.04 MHz ( period = 27.744 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out3[4]            ; clk        ; clk      ; None                        ; None                      ; 5.588 ns                ;
; N/A                                     ; 36.04 MHz ( period = 27.744 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out3[3]            ; clk        ; clk      ; None                        ; None                      ; 5.588 ns                ;
; N/A                                     ; 36.10 MHz ( period = 27.704 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out11[5]           ; clk        ; clk      ; None                        ; None                      ; 5.569 ns                ;
; N/A                                     ; 36.14 MHz ( period = 27.672 ns )                    ; controller:inst2|demuxto12_sel[2] ; MAC:inst4|dontCareFilter:inst2|dout[9]  ; clk        ; clk      ; None                        ; None                      ; 19.389 ns               ;
; N/A                                     ; 36.15 MHz ( period = 27.664 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out12[1]           ; clk        ; clk      ; None                        ; None                      ; 5.532 ns                ;
; N/A                                     ; 36.15 MHz ( period = 27.664 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out12[0]           ; clk        ; clk      ; None                        ; None                      ; 5.532 ns                ;
; N/A                                     ; 36.21 MHz ( period = 27.616 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out3[6]            ; clk        ; clk      ; None                        ; None                      ; 5.516 ns                ;
; N/A                                     ; 36.21 MHz ( period = 27.616 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out3[5]            ; clk        ; clk      ; None                        ; None                      ; 5.516 ns                ;
; N/A                                     ; 36.21 MHz ( period = 27.616 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out3[2]            ; clk        ; clk      ; None                        ; None                      ; 5.516 ns                ;
; N/A                                     ; 36.28 MHz ( period = 27.560 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out7[6]            ; clk        ; clk      ; None                        ; None                      ; 5.488 ns                ;
; N/A                                     ; 36.28 MHz ( period = 27.560 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out7[5]            ; clk        ; clk      ; None                        ; None                      ; 5.488 ns                ;
; N/A                                     ; 36.28 MHz ( period = 27.560 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out7[4]            ; clk        ; clk      ; None                        ; None                      ; 5.488 ns                ;
; N/A                                     ; 36.47 MHz ( period = 27.418 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out7[7]            ; clk        ; clk      ; None                        ; None                      ; 5.417 ns                ;
; N/A                                     ; 36.47 MHz ( period = 27.418 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out7[0]            ; clk        ; clk      ; None                        ; None                      ; 5.417 ns                ;
; N/A                                     ; 36.47 MHz ( period = 27.418 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out7[1]            ; clk        ; clk      ; None                        ; None                      ; 5.417 ns                ;
; N/A                                     ; 36.47 MHz ( period = 27.418 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out7[3]            ; clk        ; clk      ; None                        ; None                      ; 5.417 ns                ;
; N/A                                     ; 36.48 MHz ( period = 27.416 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out11[6]           ; clk        ; clk      ; None                        ; None                      ; 5.408 ns                ;
; N/A                                     ; 36.48 MHz ( period = 27.416 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out11[0]           ; clk        ; clk      ; None                        ; None                      ; 5.408 ns                ;
; N/A                                     ; 36.48 MHz ( period = 27.416 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out11[1]           ; clk        ; clk      ; None                        ; None                      ; 5.408 ns                ;
; N/A                                     ; 36.48 MHz ( period = 27.416 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out11[4]           ; clk        ; clk      ; None                        ; None                      ; 5.408 ns                ;
; N/A                                     ; 36.48 MHz ( period = 27.416 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out11[2]           ; clk        ; clk      ; None                        ; None                      ; 5.408 ns                ;
; N/A                                     ; 36.48 MHz ( period = 27.415 ns )                    ; controller:inst2|demuxto12_sel[3] ; MAC:inst4|dontCareFilter:inst2|dout[12] ; clk        ; clk      ; None                        ; None                      ; 19.115 ns               ;
; N/A                                     ; 36.49 MHz ( period = 27.402 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out1[7]            ; clk        ; clk      ; None                        ; None                      ; 5.409 ns                ;
; N/A                                     ; 36.49 MHz ( period = 27.402 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out1[5]            ; clk        ; clk      ; None                        ; None                      ; 5.409 ns                ;
; N/A                                     ; 36.49 MHz ( period = 27.402 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out1[4]            ; clk        ; clk      ; None                        ; None                      ; 5.409 ns                ;
; N/A                                     ; 36.49 MHz ( period = 27.402 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out1[3]            ; clk        ; clk      ; None                        ; None                      ; 5.409 ns                ;
; N/A                                     ; 36.49 MHz ( period = 27.402 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out1[2]            ; clk        ; clk      ; None                        ; None                      ; 5.409 ns                ;
; N/A                                     ; 36.49 MHz ( period = 27.402 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out1[1]            ; clk        ; clk      ; None                        ; None                      ; 5.409 ns                ;
; N/A                                     ; 36.49 MHz ( period = 27.402 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out1[0]            ; clk        ; clk      ; None                        ; None                      ; 5.409 ns                ;
; N/A                                     ; 36.61 MHz ( period = 27.312 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out5[5]            ; clk        ; clk      ; None                        ; None                      ; 5.372 ns                ;
; N/A                                     ; 36.61 MHz ( period = 27.312 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out5[4]            ; clk        ; clk      ; None                        ; None                      ; 5.372 ns                ;
; N/A                                     ; 36.64 MHz ( period = 27.296 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out7[6]            ; clk        ; clk      ; None                        ; None                      ; 5.365 ns                ;
; N/A                                     ; 36.64 MHz ( period = 27.296 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out7[5]            ; clk        ; clk      ; None                        ; None                      ; 5.365 ns                ;
; N/A                                     ; 36.64 MHz ( period = 27.296 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out7[4]            ; clk        ; clk      ; None                        ; None                      ; 5.365 ns                ;
; N/A                                     ; 36.64 MHz ( period = 27.292 ns )                    ; controller:inst2|demuxto12_sel[3] ; MAC:inst4|dontCareFilter:inst2|dout[11] ; clk        ; clk      ; None                        ; None                      ; 18.992 ns               ;
; N/A                                     ; 36.67 MHz ( period = 27.272 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out5[7]            ; clk        ; clk      ; None                        ; None                      ; 5.352 ns                ;
; N/A                                     ; 36.67 MHz ( period = 27.272 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out5[1]            ; clk        ; clk      ; None                        ; None                      ; 5.352 ns                ;
; N/A                                     ; 36.68 MHz ( period = 27.262 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out11[7]           ; clk        ; clk      ; None                        ; None                      ; 5.348 ns                ;
; N/A                                     ; 36.68 MHz ( period = 27.262 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out11[3]           ; clk        ; clk      ; None                        ; None                      ; 5.348 ns                ;
; N/A                                     ; 36.72 MHz ( period = 27.232 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out2[7]            ; clk        ; clk      ; None                        ; None                      ; 5.316 ns                ;
; N/A                                     ; 36.72 MHz ( period = 27.232 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out2[6]            ; clk        ; clk      ; None                        ; None                      ; 5.316 ns                ;
; N/A                                     ; 36.72 MHz ( period = 27.232 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out2[5]            ; clk        ; clk      ; None                        ; None                      ; 5.316 ns                ;
; N/A                                     ; 36.72 MHz ( period = 27.232 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out2[4]            ; clk        ; clk      ; None                        ; None                      ; 5.316 ns                ;
; N/A                                     ; 36.72 MHz ( period = 27.232 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out2[3]            ; clk        ; clk      ; None                        ; None                      ; 5.316 ns                ;
; N/A                                     ; 36.72 MHz ( period = 27.232 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out2[2]            ; clk        ; clk      ; None                        ; None                      ; 5.316 ns                ;
; N/A                                     ; 36.72 MHz ( period = 27.232 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out2[0]            ; clk        ; clk      ; None                        ; None                      ; 5.316 ns                ;
; N/A                                     ; 36.76 MHz ( period = 27.202 ns )                    ; controller:inst2|demuxto12_sel[0] ; MAC:inst4|dontCareFilter:inst2|dout[7]  ; clk        ; clk      ; None                        ; None                      ; 18.918 ns               ;
; N/A                                     ; 36.77 MHz ( period = 27.198 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out6[7]            ; clk        ; clk      ; None                        ; None                      ; 5.316 ns                ;
; N/A                                     ; 36.77 MHz ( period = 27.198 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out6[6]            ; clk        ; clk      ; None                        ; None                      ; 5.316 ns                ;
; N/A                                     ; 36.77 MHz ( period = 27.198 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out6[0]            ; clk        ; clk      ; None                        ; None                      ; 5.316 ns                ;
; N/A                                     ; 36.77 MHz ( period = 27.198 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out6[1]            ; clk        ; clk      ; None                        ; None                      ; 5.316 ns                ;
; N/A                                     ; 36.77 MHz ( period = 27.198 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out6[5]            ; clk        ; clk      ; None                        ; None                      ; 5.316 ns                ;
; N/A                                     ; 36.77 MHz ( period = 27.198 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out6[4]            ; clk        ; clk      ; None                        ; None                      ; 5.316 ns                ;
; N/A                                     ; 36.77 MHz ( period = 27.198 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out6[3]            ; clk        ; clk      ; None                        ; None                      ; 5.316 ns                ;
; N/A                                     ; 36.77 MHz ( period = 27.198 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out6[2]            ; clk        ; clk      ; None                        ; None                      ; 5.316 ns                ;
; N/A                                     ; 36.78 MHz ( period = 27.190 ns )                    ; controller:inst2|demuxto12_sel[1] ; MAC:inst4|dontCareFilter:inst2|dout[7]  ; clk        ; clk      ; None                        ; None                      ; 18.898 ns               ;
; N/A                                     ; 36.81 MHz ( period = 27.169 ns )                    ; controller:inst2|demuxto12_sel[3] ; MAC:inst4|dontCareFilter:inst2|dout[10] ; clk        ; clk      ; None                        ; None                      ; 18.869 ns               ;
; N/A                                     ; 36.83 MHz ( period = 27.154 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out7[7]            ; clk        ; clk      ; None                        ; None                      ; 5.294 ns                ;
; N/A                                     ; 36.83 MHz ( period = 27.154 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out7[0]            ; clk        ; clk      ; None                        ; None                      ; 5.294 ns                ;
; N/A                                     ; 36.83 MHz ( period = 27.154 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out7[1]            ; clk        ; clk      ; None                        ; None                      ; 5.294 ns                ;
; N/A                                     ; 36.83 MHz ( period = 27.154 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out7[3]            ; clk        ; clk      ; None                        ; None                      ; 5.294 ns                ;
; N/A                                     ; 36.85 MHz ( period = 27.134 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out3[7]            ; clk        ; clk      ; None                        ; None                      ; 5.267 ns                ;
; N/A                                     ; 36.85 MHz ( period = 27.134 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out10[0]           ; clk        ; clk      ; None                        ; None                      ; 5.275 ns                ;
; N/A                                     ; 36.85 MHz ( period = 27.134 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out3[0]            ; clk        ; clk      ; None                        ; None                      ; 5.267 ns                ;
; N/A                                     ; 36.85 MHz ( period = 27.134 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out10[1]           ; clk        ; clk      ; None                        ; None                      ; 5.275 ns                ;
; N/A                                     ; 36.85 MHz ( period = 27.134 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out3[1]            ; clk        ; clk      ; None                        ; None                      ; 5.267 ns                ;
; N/A                                     ; 36.85 MHz ( period = 27.134 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out10[5]           ; clk        ; clk      ; None                        ; None                      ; 5.275 ns                ;
; N/A                                     ; 36.85 MHz ( period = 27.134 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out3[4]            ; clk        ; clk      ; None                        ; None                      ; 5.267 ns                ;
; N/A                                     ; 36.85 MHz ( period = 27.134 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out10[3]           ; clk        ; clk      ; None                        ; None                      ; 5.275 ns                ;
; N/A                                     ; 36.85 MHz ( period = 27.134 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out3[3]            ; clk        ; clk      ; None                        ; None                      ; 5.267 ns                ;
; N/A                                     ; 36.86 MHz ( period = 27.130 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out12[7]           ; clk        ; clk      ; None                        ; None                      ; 5.273 ns                ;
; N/A                                     ; 36.86 MHz ( period = 27.130 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out12[6]           ; clk        ; clk      ; None                        ; None                      ; 5.273 ns                ;
; N/A                                     ; 36.86 MHz ( period = 27.130 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out12[5]           ; clk        ; clk      ; None                        ; None                      ; 5.273 ns                ;
; N/A                                     ; 36.86 MHz ( period = 27.130 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out12[4]           ; clk        ; clk      ; None                        ; None                      ; 5.273 ns                ;
; N/A                                     ; 36.86 MHz ( period = 27.130 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out12[3]           ; clk        ; clk      ; None                        ; None                      ; 5.273 ns                ;
; N/A                                     ; 36.86 MHz ( period = 27.130 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out12[2]           ; clk        ; clk      ; None                        ; None                      ; 5.273 ns                ;
; N/A                                     ; 36.92 MHz ( period = 27.086 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out5[5]            ; clk        ; clk      ; None                        ; None                      ; 5.260 ns                ;
; N/A                                     ; 36.92 MHz ( period = 27.086 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out5[4]            ; clk        ; clk      ; None                        ; None                      ; 5.260 ns                ;
; N/A                                     ; 36.93 MHz ( period = 27.078 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out2[7]            ; clk        ; clk      ; None                        ; None                      ; 5.256 ns                ;
; N/A                                     ; 36.93 MHz ( period = 27.078 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out2[6]            ; clk        ; clk      ; None                        ; None                      ; 5.256 ns                ;
; N/A                                     ; 36.93 MHz ( period = 27.078 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out2[5]            ; clk        ; clk      ; None                        ; None                      ; 5.256 ns                ;
; N/A                                     ; 36.93 MHz ( period = 27.078 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out2[4]            ; clk        ; clk      ; None                        ; None                      ; 5.256 ns                ;
; N/A                                     ; 36.93 MHz ( period = 27.078 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out2[3]            ; clk        ; clk      ; None                        ; None                      ; 5.256 ns                ;
; N/A                                     ; 36.93 MHz ( period = 27.078 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out2[2]            ; clk        ; clk      ; None                        ; None                      ; 5.256 ns                ;
; N/A                                     ; 36.93 MHz ( period = 27.078 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out2[0]            ; clk        ; clk      ; None                        ; None                      ; 5.256 ns                ;
; N/A                                     ; 36.94 MHz ( period = 27.068 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out8[1]            ; clk        ; clk      ; None                        ; None                      ; 5.242 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                   ;                                         ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+-----------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                       ;
+------------------------------------------+-----------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                        ; To                                ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S14 ; controller:inst2|nstate.s15_299   ; clk        ; clk      ; None                       ; None                       ; 1.852 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S4  ; controller:inst2|nstate.S5_379    ; clk        ; clk      ; None                       ; None                       ; 2.001 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S9  ; controller:inst2|nstate.S10_339   ; clk        ; clk      ; None                       ; None                       ; 1.838 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S10 ; controller:inst2|nstate.S11_331   ; clk        ; clk      ; None                       ; None                       ; 2.212 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S1  ; controller:inst2|nstate.S2_403    ; clk        ; clk      ; None                       ; None                       ; 2.233 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|nstate.S7_363    ; clk        ; clk      ; None                       ; None                       ; 2.164 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S8  ; controller:inst2|demuxto12_sel[0] ; clk        ; clk      ; None                       ; None                       ; 4.524 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S13 ; controller:inst2|nstate.S14_307   ; clk        ; clk      ; None                       ; None                       ; 2.540 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S2  ; controller:inst2|nstate.S3_395    ; clk        ; clk      ; None                       ; None                       ; 2.806 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S11 ; controller:inst2|demuxto12_sel[1] ; clk        ; clk      ; None                       ; None                       ; 4.710 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S5  ; controller:inst2|nstate.S6_371    ; clk        ; clk      ; None                       ; None                       ; 2.944 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S7  ; controller:inst2|nstate.S8_355    ; clk        ; clk      ; None                       ; None                       ; 2.772 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S11 ; controller:inst2|nstate.S12_323   ; clk        ; clk      ; None                       ; None                       ; 2.887 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S13 ; controller:inst2|demuxto12_sel[2] ; clk        ; clk      ; None                       ; None                       ; 4.983 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S3  ; controller:inst2|nstate.S4_387    ; clk        ; clk      ; None                       ; None                       ; 3.152 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S8  ; controller:inst2|nstate.S9_347    ; clk        ; clk      ; None                       ; None                       ; 3.290 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S10 ; controller:inst2|demuxto12_sel[1] ; clk        ; clk      ; None                       ; None                       ; 5.172 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S0  ; controller:inst2|nstate.S1_411    ; clk        ; clk      ; None                       ; None                       ; 3.481 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S12 ; controller:inst2|nstate.S13_315   ; clk        ; clk      ; None                       ; None                       ; 3.378 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S7  ; controller:inst2|demuxto12_sel[1] ; clk        ; clk      ; None                       ; None                       ; 5.404 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S11 ; controller:inst2|demuxto12_sel[2] ; clk        ; clk      ; None                       ; None                       ; 5.495 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S0  ; controller:inst2|nstate.S0_419    ; clk        ; clk      ; None                       ; None                       ; 3.503 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S2  ; controller:inst2|demuxto12_sel[3] ; clk        ; clk      ; None                       ; None                       ; 6.122 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S3  ; controller:inst2|demuxto12_sel[3] ; clk        ; clk      ; None                       ; None                       ; 6.496 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|demuxto12_sel[0] ; clk        ; clk      ; None                       ; None                       ; 6.585 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S5  ; controller:inst2|demuxto12_sel[2] ; clk        ; clk      ; None                       ; None                       ; 6.594 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|demuxto12_sel[3] ; clk        ; clk      ; None                       ; None                       ; 6.653 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S9  ; controller:inst2|demuxto12_sel[3] ; clk        ; clk      ; None                       ; None                       ; 6.846 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S5  ; controller:inst2|demuxto12_sel[3] ; clk        ; clk      ; None                       ; None                       ; 7.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S4  ; controller:inst2|demuxto12_sel[2] ; clk        ; clk      ; None                       ; None                       ; 7.130 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S13 ; controller:inst2|MAC_Reset1       ; clk        ; clk      ; None                       ; None                       ; 3.984 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S10 ; controller:inst2|demuxto12_sel[2] ; clk        ; clk      ; None                       ; None                       ; 7.326 ns                 ;
+------------------------------------------+-----------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------+
; tsu                                                                                     ;
+-------+--------------+------------+---------+--------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To                             ; To Clock ;
+-------+--------------+------------+---------+--------------------------------+----------+
; N/A   ; None         ; 2.289 ns   ; din[5]  ; demux1to12:inst|Data_out11[5]  ; clk      ;
; N/A   ; None         ; 2.287 ns   ; din[5]  ; demux1to12:inst|Data_out9[5]   ; clk      ;
; N/A   ; None         ; 2.132 ns   ; din[0]  ; demux1to12:inst|Data_out4[0]   ; clk      ;
; N/A   ; None         ; 2.132 ns   ; din[2]  ; demux1to12:inst|Data_out11[2]  ; clk      ;
; N/A   ; None         ; 2.130 ns   ; din[2]  ; demux1to12:inst|Data_out3[2]   ; clk      ;
; N/A   ; None         ; 2.118 ns   ; din[5]  ; demux1to12:inst|Data_out8[5]   ; clk      ;
; N/A   ; None         ; 2.116 ns   ; din[0]  ; demux1to12:inst|Data_out8[0]   ; clk      ;
; N/A   ; None         ; 2.111 ns   ; din[1]  ; demux1to12:inst|Data_out8[1]   ; clk      ;
; N/A   ; None         ; 2.083 ns   ; din[2]  ; demux1to12:inst|Data_out2[2]   ; clk      ;
; N/A   ; None         ; 2.073 ns   ; din[5]  ; demux1to12:inst|Data_out3[5]   ; clk      ;
; N/A   ; None         ; 2.072 ns   ; din[1]  ; demux1to12:inst|Data_out10[1]  ; clk      ;
; N/A   ; None         ; 2.062 ns   ; din[2]  ; demux1to12:inst|Data_out4[2]   ; clk      ;
; N/A   ; None         ; 2.058 ns   ; din[4]  ; demux1to12:inst|Data_out11[4]  ; clk      ;
; N/A   ; None         ; 2.049 ns   ; din[4]  ; demux1to12:inst|Data_out8[4]   ; clk      ;
; N/A   ; None         ; 2.043 ns   ; din[1]  ; demux1to12:inst|Data_out12[1]  ; clk      ;
; N/A   ; None         ; 2.042 ns   ; din[1]  ; demux1to12:inst|Data_out2[1]   ; clk      ;
; N/A   ; None         ; 2.036 ns   ; din[2]  ; demux1to12:inst|Data_out1[2]   ; clk      ;
; N/A   ; None         ; 2.030 ns   ; din[7]  ; demux1to12:inst|Data_out10[7]  ; clk      ;
; N/A   ; None         ; 2.028 ns   ; din[6]  ; demux1to12:inst|Data_out11[6]  ; clk      ;
; N/A   ; None         ; 2.026 ns   ; din[0]  ; demux1to12:inst|Data_out9[0]   ; clk      ;
; N/A   ; None         ; 2.026 ns   ; din[4]  ; demux1to12:inst|Data_out3[4]   ; clk      ;
; N/A   ; None         ; 2.025 ns   ; din[6]  ; demux1to12:inst|Data_out3[6]   ; clk      ;
; N/A   ; None         ; 2.020 ns   ; din[2]  ; demux1to12:inst|Data_out5[2]   ; clk      ;
; N/A   ; None         ; 2.019 ns   ; din[2]  ; demux1to12:inst|Data_out8[2]   ; clk      ;
; N/A   ; None         ; 2.017 ns   ; din[3]  ; demux1to12:inst|Data_out12[3]  ; clk      ;
; N/A   ; None         ; 2.013 ns   ; din[3]  ; demux1to12:inst|Data_out10[3]  ; clk      ;
; N/A   ; None         ; 2.009 ns   ; din[4]  ; demux1to12:inst|Data_out6[4]   ; clk      ;
; N/A   ; None         ; 2.006 ns   ; din[4]  ; demux1to12:inst|Data_out7[4]   ; clk      ;
; N/A   ; None         ; 2.003 ns   ; din[1]  ; demux1to12:inst|Data_out6[1]   ; clk      ;
; N/A   ; None         ; 2.000 ns   ; din[6]  ; demux1to12:inst|Data_out2[6]   ; clk      ;
; N/A   ; None         ; 1.999 ns   ; din[6]  ; demux1to12:inst|Data_out4[6]   ; clk      ;
; N/A   ; None         ; 1.998 ns   ; din[4]  ; demux1to12:inst|Data_out2[4]   ; clk      ;
; N/A   ; None         ; 1.995 ns   ; din[4]  ; demux1to12:inst|Data_out5[4]   ; clk      ;
; N/A   ; None         ; 1.992 ns   ; din[1]  ; demux1to12:inst|Data_out9[1]   ; clk      ;
; N/A   ; None         ; 1.990 ns   ; din[4]  ; demux1to12:inst|Data_out12[4]  ; clk      ;
; N/A   ; None         ; 1.987 ns   ; din[7]  ; demux1to12:inst|Data_out12[7]  ; clk      ;
; N/A   ; None         ; 1.986 ns   ; din[3]  ; demux1to12:inst|Data_out11[3]  ; clk      ;
; N/A   ; None         ; 1.985 ns   ; din[6]  ; demux1to12:inst|Data_out5[6]   ; clk      ;
; N/A   ; None         ; 1.982 ns   ; din[4]  ; demux1to12:inst|Data_out10[4]  ; clk      ;
; N/A   ; None         ; 1.981 ns   ; din[7]  ; demux1to12:inst|Data_out6[7]   ; clk      ;
; N/A   ; None         ; 1.979 ns   ; din[3]  ; demux1to12:inst|Data_out6[3]   ; clk      ;
; N/A   ; None         ; 1.974 ns   ; din[6]  ; demux1to12:inst|Data_out8[6]   ; clk      ;
; N/A   ; None         ; 1.969 ns   ; din[5]  ; demux1to12:inst|Data_out2[5]   ; clk      ;
; N/A   ; None         ; 1.965 ns   ; din[5]  ; demux1to12:inst|Data_out4[5]   ; clk      ;
; N/A   ; None         ; 1.957 ns   ; din[3]  ; demux1to12:inst|Data_out1[3]   ; clk      ;
; N/A   ; None         ; 1.950 ns   ; din[7]  ; demux1to12:inst|Data_out9[7]   ; clk      ;
; N/A   ; None         ; 1.949 ns   ; din[6]  ; demux1to12:inst|Data_out12[6]  ; clk      ;
; N/A   ; None         ; 1.945 ns   ; din[4]  ; demux1to12:inst|Data_out1[4]   ; clk      ;
; N/A   ; None         ; 1.945 ns   ; din[7]  ; demux1to12:inst|Data_out1[7]   ; clk      ;
; N/A   ; None         ; 1.944 ns   ; din[2]  ; demux1to12:inst|Data_out6[2]   ; clk      ;
; N/A   ; None         ; 1.941 ns   ; din[1]  ; demux1to12:inst|Data_out5[1]   ; clk      ;
; N/A   ; None         ; 1.939 ns   ; din[0]  ; demux1to12:inst|Data_out6[0]   ; clk      ;
; N/A   ; None         ; 1.936 ns   ; din[0]  ; demux1to12:inst|Data_out12[0]  ; clk      ;
; N/A   ; None         ; 1.936 ns   ; din[6]  ; demux1to12:inst|Data_out10[6]  ; clk      ;
; N/A   ; None         ; 1.930 ns   ; din[2]  ; demux1to12:inst|Data_out9[2]   ; clk      ;
; N/A   ; None         ; 1.928 ns   ; din[0]  ; demux1to12:inst|Data_out10[0]  ; clk      ;
; N/A   ; None         ; 1.924 ns   ; din[1]  ; demux1to12:inst|Data_out3[1]   ; clk      ;
; N/A   ; None         ; 1.923 ns   ; din[0]  ; demux1to12:inst|Data_out7[0]   ; clk      ;
; N/A   ; None         ; 1.923 ns   ; din[4]  ; demux1to12:inst|Data_out4[4]   ; clk      ;
; N/A   ; None         ; 1.920 ns   ; din[1]  ; demux1to12:inst|Data_out7[1]   ; clk      ;
; N/A   ; None         ; 1.920 ns   ; din[1]  ; demux1to12:inst|Data_out11[1]  ; clk      ;
; N/A   ; None         ; 1.916 ns   ; din[0]  ; demux1to12:inst|Data_out3[0]   ; clk      ;
; N/A   ; None         ; 1.916 ns   ; din[5]  ; demux1to12:inst|Data_out12[5]  ; clk      ;
; N/A   ; None         ; 1.915 ns   ; din[4]  ; demux1to12:inst|Data_out9[4]   ; clk      ;
; N/A   ; None         ; 1.912 ns   ; din[3]  ; demux1to12:inst|Data_out2[3]   ; clk      ;
; N/A   ; None         ; 1.902 ns   ; din[0]  ; demux1to12:inst|Data_out11[0]  ; clk      ;
; N/A   ; None         ; 1.879 ns   ; din[0]  ; demux1to12:inst|Data_out5[0]   ; clk      ;
; N/A   ; None         ; 1.879 ns   ; din[5]  ; demux1to12:inst|Data_out7[5]   ; clk      ;
; N/A   ; None         ; 1.877 ns   ; din[2]  ; demux1to12:inst|Data_out12[2]  ; clk      ;
; N/A   ; None         ; 1.875 ns   ; din[5]  ; demux1to12:inst|Data_out5[5]   ; clk      ;
; N/A   ; None         ; 1.875 ns   ; din[6]  ; demux1to12:inst|Data_out9[6]   ; clk      ;
; N/A   ; None         ; 1.873 ns   ; din[6]  ; demux1to12:inst|Data_out7[6]   ; clk      ;
; N/A   ; None         ; 1.873 ns   ; din[7]  ; demux1to12:inst|Data_out7[7]   ; clk      ;
; N/A   ; None         ; 1.872 ns   ; din[7]  ; demux1to12:inst|Data_out3[7]   ; clk      ;
; N/A   ; None         ; 1.868 ns   ; din[2]  ; demux1to12:inst|Data_out10[2]  ; clk      ;
; N/A   ; None         ; 1.865 ns   ; din[3]  ; demux1to12:inst|Data_out9[3]   ; clk      ;
; N/A   ; None         ; 1.863 ns   ; din[5]  ; demux1to12:inst|Data_out1[5]   ; clk      ;
; N/A   ; None         ; 1.863 ns   ; din[7]  ; demux1to12:inst|Data_out5[7]   ; clk      ;
; N/A   ; None         ; 1.861 ns   ; din[7]  ; demux1to12:inst|Data_out2[7]   ; clk      ;
; N/A   ; None         ; 1.859 ns   ; din[0]  ; demux1to12:inst|Data_out2[0]   ; clk      ;
; N/A   ; None         ; 1.859 ns   ; din[3]  ; demux1to12:inst|Data_out8[3]   ; clk      ;
; N/A   ; None         ; 1.853 ns   ; din[2]  ; demux1to12:inst|Data_out7[2]   ; clk      ;
; N/A   ; None         ; 1.852 ns   ; din[6]  ; demux1to12:inst|Data_out6[6]   ; clk      ;
; N/A   ; None         ; 1.851 ns   ; din[3]  ; demux1to12:inst|Data_out5[3]   ; clk      ;
; N/A   ; None         ; 1.845 ns   ; din[7]  ; demux1to12:inst|Data_out8[7]   ; clk      ;
; N/A   ; None         ; 1.839 ns   ; din[7]  ; demux1to12:inst|Data_out11[7]  ; clk      ;
; N/A   ; None         ; 1.832 ns   ; din[5]  ; demux1to12:inst|Data_out10[5]  ; clk      ;
; N/A   ; None         ; 1.821 ns   ; din[7]  ; demux1to12:inst|Data_out4[7]   ; clk      ;
; N/A   ; None         ; 1.813 ns   ; din[3]  ; demux1to12:inst|Data_out7[3]   ; clk      ;
; N/A   ; None         ; 1.811 ns   ; din[3]  ; demux1to12:inst|Data_out3[3]   ; clk      ;
; N/A   ; None         ; 1.798 ns   ; din[0]  ; demux1to12:inst|Data_out1[0]   ; clk      ;
; N/A   ; None         ; 1.773 ns   ; din[3]  ; demux1to12:inst|Data_out4[3]   ; clk      ;
; N/A   ; None         ; 1.767 ns   ; din[5]  ; demux1to12:inst|Data_out6[5]   ; clk      ;
; N/A   ; None         ; 1.762 ns   ; din[6]  ; demux1to12:inst|Data_out1[6]   ; clk      ;
; N/A   ; None         ; 1.647 ns   ; din[1]  ; demux1to12:inst|Data_out1[1]   ; clk      ;
; N/A   ; None         ; 1.623 ns   ; din[1]  ; demux1to12:inst|Data_out4[1]   ; clk      ;
; N/A   ; None         ; 0.704 ns   ; cf_load ; controller:inst2|reg96_ld      ; clk      ;
; N/A   ; None         ; -1.413 ns  ; cf_load ; controller:inst2|nstate.S1_411 ; clk      ;
; N/A   ; None         ; -2.998 ns  ; cf_load ; controller:inst2|nstate.S0_419 ; clk      ;
+-------+--------------+------------+---------+--------------------------------+----------+


+------------------------------------------------------------------------------------------------------+
; tco                                                                                                  ;
+-------+--------------+------------+--------------------------------------+--------------+------------+
; Slack ; Required tco ; Actual tco ; From                                 ; To           ; From Clock ;
+-------+--------------+------------+--------------------------------------+--------------+------------+
; N/A   ; None         ; 16.223 ns  ; controller:inst2|demuxto12_sel[2]    ; test3[2]     ; clk        ;
; N/A   ; None         ; 16.223 ns  ; controller:inst2|demuxto12_sel[2]    ; load_test[2] ; clk        ;
; N/A   ; None         ; 16.094 ns  ; controller:inst2|demuxto12_sel[1]    ; test3[1]     ; clk        ;
; N/A   ; None         ; 16.094 ns  ; controller:inst2|demuxto12_sel[1]    ; load_test[1] ; clk        ;
; N/A   ; None         ; 16.032 ns  ; controller:inst2|demuxto12_sel[3]    ; test3[3]     ; clk        ;
; N/A   ; None         ; 16.032 ns  ; controller:inst2|demuxto12_sel[3]    ; load_test[3] ; clk        ;
; N/A   ; None         ; 15.983 ns  ; controller:inst2|demuxto12_sel[0]    ; test3[0]     ; clk        ;
; N/A   ; None         ; 15.983 ns  ; controller:inst2|demuxto12_sel[0]    ; load_test[0] ; clk        ;
; N/A   ; None         ; 14.007 ns  ; controller:inst2|demuxto12_sel[2]    ; test3[2]     ; cf_load    ;
; N/A   ; None         ; 14.007 ns  ; controller:inst2|demuxto12_sel[2]    ; load_test[2] ; cf_load    ;
; N/A   ; None         ; 13.878 ns  ; controller:inst2|demuxto12_sel[1]    ; test3[1]     ; cf_load    ;
; N/A   ; None         ; 13.878 ns  ; controller:inst2|demuxto12_sel[1]    ; load_test[1] ; cf_load    ;
; N/A   ; None         ; 13.816 ns  ; controller:inst2|demuxto12_sel[3]    ; test3[3]     ; cf_load    ;
; N/A   ; None         ; 13.816 ns  ; controller:inst2|demuxto12_sel[3]    ; load_test[3] ; cf_load    ;
; N/A   ; None         ; 13.767 ns  ; controller:inst2|demuxto12_sel[0]    ; test3[0]     ; cf_load    ;
; N/A   ; None         ; 13.767 ns  ; controller:inst2|demuxto12_sel[0]    ; load_test[0] ; cf_load    ;
; N/A   ; None         ; 9.041 ns   ; controller:inst2|reg96_ld            ; load_in      ; clk        ;
; N/A   ; None         ; 9.012 ns   ; MAC:inst4|MAC_Checker:inst1|dout[7]  ; MACsqrd[7]   ; clk        ;
; N/A   ; None         ; 8.955 ns   ; MAC:inst4|MAC_Checker:inst1|dout[1]  ; MACsqrd[1]   ; clk        ;
; N/A   ; None         ; 8.943 ns   ; MAC:inst4|MAC_Checker:inst1|dout[12] ; MACsqrd[12]  ; clk        ;
; N/A   ; None         ; 8.591 ns   ; MAC:inst4|MAC_Checker:inst1|dout[11] ; MACsqrd[11]  ; clk        ;
; N/A   ; None         ; 8.561 ns   ; MAC:inst4|MAC_Checker:inst1|dout[14] ; MACsqrd[14]  ; clk        ;
; N/A   ; None         ; 8.504 ns   ; MAC:inst4|MAC_Checker:inst1|dout[0]  ; MACsqrd[0]   ; clk        ;
; N/A   ; None         ; 8.504 ns   ; MAC:inst4|MAC_Checker:inst1|dout[4]  ; MACsqrd[4]   ; clk        ;
; N/A   ; None         ; 8.450 ns   ; MAC:inst4|MAC_Checker:inst1|dout[10] ; MACsqrd[10]  ; clk        ;
; N/A   ; None         ; 8.436 ns   ; MAC:inst4|MAC_Checker:inst1|dout[13] ; MACsqrd[13]  ; clk        ;
; N/A   ; None         ; 8.417 ns   ; MAC:inst4|MAC_Checker:inst1|dout[9]  ; MACsqrd[9]   ; clk        ;
; N/A   ; None         ; 8.417 ns   ; MAC:inst4|MAC_Checker:inst1|dout[15] ; MACsqrd[15]  ; clk        ;
; N/A   ; None         ; 8.394 ns   ; MAC:inst4|MAC_Checker:inst1|dout[2]  ; MACsqrd[2]   ; clk        ;
; N/A   ; None         ; 8.394 ns   ; MAC:inst4|MAC_Checker:inst1|dout[8]  ; MACsqrd[8]   ; clk        ;
; N/A   ; None         ; 8.384 ns   ; MAC:inst4|MAC_Checker:inst1|dout[5]  ; MACsqrd[5]   ; clk        ;
; N/A   ; None         ; 8.384 ns   ; MAC:inst4|MAC_Checker:inst1|dout[6]  ; MACsqrd[6]   ; clk        ;
; N/A   ; None         ; 8.372 ns   ; MAC:inst4|MAC_Checker:inst1|dout[3]  ; MACsqrd[3]   ; clk        ;
; N/A   ; None         ; 7.335 ns   ; demux1to12:inst|Data_out12[3]        ; test1[3]     ; clk        ;
; N/A   ; None         ; 7.329 ns   ; demux1to12:inst|Data_out12[5]        ; test1[5]     ; clk        ;
; N/A   ; None         ; 7.328 ns   ; demux1to12:inst|Data_out2[1]         ; test2[1]     ; clk        ;
; N/A   ; None         ; 7.328 ns   ; demux1to12:inst|Data_out2[2]         ; test2[2]     ; clk        ;
; N/A   ; None         ; 7.328 ns   ; demux1to12:inst|Data_out12[1]        ; test1[1]     ; clk        ;
; N/A   ; None         ; 7.328 ns   ; demux1to12:inst|Data_out1[3]         ; test0[3]     ; clk        ;
; N/A   ; None         ; 7.325 ns   ; demux1to12:inst|Data_out2[0]         ; test2[0]     ; clk        ;
; N/A   ; None         ; 7.324 ns   ; demux1to12:inst|Data_out1[2]         ; test0[2]     ; clk        ;
; N/A   ; None         ; 7.316 ns   ; demux1to12:inst|Data_out1[0]         ; test0[0]     ; clk        ;
; N/A   ; None         ; 7.311 ns   ; demux1to12:inst|Data_out12[7]        ; test1[7]     ; clk        ;
; N/A   ; None         ; 7.311 ns   ; demux1to12:inst|Data_out1[7]         ; test0[7]     ; clk        ;
; N/A   ; None         ; 7.308 ns   ; demux1to12:inst|Data_out2[7]         ; test2[7]     ; clk        ;
; N/A   ; None         ; 7.308 ns   ; demux1to12:inst|Data_out12[4]        ; test1[4]     ; clk        ;
; N/A   ; None         ; 7.308 ns   ; demux1to12:inst|Data_out1[5]         ; test0[5]     ; clk        ;
; N/A   ; None         ; 7.303 ns   ; demux1to12:inst|Data_out1[6]         ; test0[6]     ; clk        ;
; N/A   ; None         ; 7.295 ns   ; demux1to12:inst|Data_out2[4]         ; test2[4]     ; clk        ;
; N/A   ; None         ; 7.295 ns   ; demux1to12:inst|Data_out2[5]         ; test2[5]     ; clk        ;
; N/A   ; None         ; 7.295 ns   ; demux1to12:inst|Data_out2[6]         ; test2[6]     ; clk        ;
; N/A   ; None         ; 7.295 ns   ; demux1to12:inst|Data_out12[2]        ; test1[2]     ; clk        ;
; N/A   ; None         ; 7.295 ns   ; demux1to12:inst|Data_out12[6]        ; test1[6]     ; clk        ;
; N/A   ; None         ; 7.295 ns   ; demux1to12:inst|Data_out1[1]         ; test0[1]     ; clk        ;
; N/A   ; None         ; 7.295 ns   ; demux1to12:inst|Data_out1[4]         ; test0[4]     ; clk        ;
; N/A   ; None         ; 7.290 ns   ; demux1to12:inst|Data_out2[3]         ; test2[3]     ; clk        ;
; N/A   ; None         ; 7.290 ns   ; demux1to12:inst|Data_out12[0]        ; test1[0]     ; clk        ;
+-------+--------------+------------+--------------------------------------+--------------+------------+


+-----------------------------------------------------------------------------------------------+
; th                                                                                            ;
+---------------+-------------+-----------+---------+--------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To                             ; To Clock ;
+---------------+-------------+-----------+---------+--------------------------------+----------+
; N/A           ; None        ; 4.463 ns  ; cf_load ; controller:inst2|nstate.S0_419 ; clk      ;
; N/A           ; None        ; 2.879 ns  ; cf_load ; controller:inst2|nstate.S1_411 ; clk      ;
; N/A           ; None        ; 1.319 ns  ; cf_load ; controller:inst2|reg96_ld      ; clk      ;
; N/A           ; None        ; -1.069 ns ; din[1]  ; demux1to12:inst|Data_out4[1]   ; clk      ;
; N/A           ; None        ; -1.093 ns ; din[1]  ; demux1to12:inst|Data_out1[1]   ; clk      ;
; N/A           ; None        ; -1.208 ns ; din[6]  ; demux1to12:inst|Data_out1[6]   ; clk      ;
; N/A           ; None        ; -1.213 ns ; din[5]  ; demux1to12:inst|Data_out6[5]   ; clk      ;
; N/A           ; None        ; -1.219 ns ; din[3]  ; demux1to12:inst|Data_out4[3]   ; clk      ;
; N/A           ; None        ; -1.244 ns ; din[0]  ; demux1to12:inst|Data_out1[0]   ; clk      ;
; N/A           ; None        ; -1.257 ns ; din[3]  ; demux1to12:inst|Data_out3[3]   ; clk      ;
; N/A           ; None        ; -1.259 ns ; din[3]  ; demux1to12:inst|Data_out7[3]   ; clk      ;
; N/A           ; None        ; -1.267 ns ; din[7]  ; demux1to12:inst|Data_out4[7]   ; clk      ;
; N/A           ; None        ; -1.278 ns ; din[5]  ; demux1to12:inst|Data_out10[5]  ; clk      ;
; N/A           ; None        ; -1.285 ns ; din[7]  ; demux1to12:inst|Data_out11[7]  ; clk      ;
; N/A           ; None        ; -1.291 ns ; din[7]  ; demux1to12:inst|Data_out8[7]   ; clk      ;
; N/A           ; None        ; -1.297 ns ; din[3]  ; demux1to12:inst|Data_out5[3]   ; clk      ;
; N/A           ; None        ; -1.298 ns ; din[6]  ; demux1to12:inst|Data_out6[6]   ; clk      ;
; N/A           ; None        ; -1.299 ns ; din[2]  ; demux1to12:inst|Data_out7[2]   ; clk      ;
; N/A           ; None        ; -1.305 ns ; din[0]  ; demux1to12:inst|Data_out2[0]   ; clk      ;
; N/A           ; None        ; -1.305 ns ; din[3]  ; demux1to12:inst|Data_out8[3]   ; clk      ;
; N/A           ; None        ; -1.307 ns ; din[7]  ; demux1to12:inst|Data_out2[7]   ; clk      ;
; N/A           ; None        ; -1.309 ns ; din[5]  ; demux1to12:inst|Data_out1[5]   ; clk      ;
; N/A           ; None        ; -1.309 ns ; din[7]  ; demux1to12:inst|Data_out5[7]   ; clk      ;
; N/A           ; None        ; -1.311 ns ; din[3]  ; demux1to12:inst|Data_out9[3]   ; clk      ;
; N/A           ; None        ; -1.314 ns ; din[2]  ; demux1to12:inst|Data_out10[2]  ; clk      ;
; N/A           ; None        ; -1.318 ns ; din[7]  ; demux1to12:inst|Data_out3[7]   ; clk      ;
; N/A           ; None        ; -1.319 ns ; din[6]  ; demux1to12:inst|Data_out7[6]   ; clk      ;
; N/A           ; None        ; -1.319 ns ; din[7]  ; demux1to12:inst|Data_out7[7]   ; clk      ;
; N/A           ; None        ; -1.321 ns ; din[5]  ; demux1to12:inst|Data_out5[5]   ; clk      ;
; N/A           ; None        ; -1.321 ns ; din[6]  ; demux1to12:inst|Data_out9[6]   ; clk      ;
; N/A           ; None        ; -1.323 ns ; din[2]  ; demux1to12:inst|Data_out12[2]  ; clk      ;
; N/A           ; None        ; -1.325 ns ; din[0]  ; demux1to12:inst|Data_out5[0]   ; clk      ;
; N/A           ; None        ; -1.325 ns ; din[5]  ; demux1to12:inst|Data_out7[5]   ; clk      ;
; N/A           ; None        ; -1.348 ns ; din[0]  ; demux1to12:inst|Data_out11[0]  ; clk      ;
; N/A           ; None        ; -1.358 ns ; din[3]  ; demux1to12:inst|Data_out2[3]   ; clk      ;
; N/A           ; None        ; -1.361 ns ; din[4]  ; demux1to12:inst|Data_out9[4]   ; clk      ;
; N/A           ; None        ; -1.362 ns ; din[0]  ; demux1to12:inst|Data_out3[0]   ; clk      ;
; N/A           ; None        ; -1.362 ns ; din[5]  ; demux1to12:inst|Data_out12[5]  ; clk      ;
; N/A           ; None        ; -1.366 ns ; din[1]  ; demux1to12:inst|Data_out7[1]   ; clk      ;
; N/A           ; None        ; -1.366 ns ; din[1]  ; demux1to12:inst|Data_out11[1]  ; clk      ;
; N/A           ; None        ; -1.369 ns ; din[0]  ; demux1to12:inst|Data_out7[0]   ; clk      ;
; N/A           ; None        ; -1.369 ns ; din[4]  ; demux1to12:inst|Data_out4[4]   ; clk      ;
; N/A           ; None        ; -1.370 ns ; din[1]  ; demux1to12:inst|Data_out3[1]   ; clk      ;
; N/A           ; None        ; -1.374 ns ; din[0]  ; demux1to12:inst|Data_out10[0]  ; clk      ;
; N/A           ; None        ; -1.376 ns ; din[2]  ; demux1to12:inst|Data_out9[2]   ; clk      ;
; N/A           ; None        ; -1.382 ns ; din[0]  ; demux1to12:inst|Data_out12[0]  ; clk      ;
; N/A           ; None        ; -1.382 ns ; din[6]  ; demux1to12:inst|Data_out10[6]  ; clk      ;
; N/A           ; None        ; -1.385 ns ; din[0]  ; demux1to12:inst|Data_out6[0]   ; clk      ;
; N/A           ; None        ; -1.387 ns ; din[1]  ; demux1to12:inst|Data_out5[1]   ; clk      ;
; N/A           ; None        ; -1.390 ns ; din[2]  ; demux1to12:inst|Data_out6[2]   ; clk      ;
; N/A           ; None        ; -1.391 ns ; din[4]  ; demux1to12:inst|Data_out1[4]   ; clk      ;
; N/A           ; None        ; -1.391 ns ; din[7]  ; demux1to12:inst|Data_out1[7]   ; clk      ;
; N/A           ; None        ; -1.395 ns ; din[6]  ; demux1to12:inst|Data_out12[6]  ; clk      ;
; N/A           ; None        ; -1.396 ns ; din[7]  ; demux1to12:inst|Data_out9[7]   ; clk      ;
; N/A           ; None        ; -1.403 ns ; din[3]  ; demux1to12:inst|Data_out1[3]   ; clk      ;
; N/A           ; None        ; -1.411 ns ; din[5]  ; demux1to12:inst|Data_out4[5]   ; clk      ;
; N/A           ; None        ; -1.415 ns ; din[5]  ; demux1to12:inst|Data_out2[5]   ; clk      ;
; N/A           ; None        ; -1.420 ns ; din[6]  ; demux1to12:inst|Data_out8[6]   ; clk      ;
; N/A           ; None        ; -1.425 ns ; din[3]  ; demux1to12:inst|Data_out6[3]   ; clk      ;
; N/A           ; None        ; -1.427 ns ; din[7]  ; demux1to12:inst|Data_out6[7]   ; clk      ;
; N/A           ; None        ; -1.428 ns ; din[4]  ; demux1to12:inst|Data_out10[4]  ; clk      ;
; N/A           ; None        ; -1.431 ns ; din[6]  ; demux1to12:inst|Data_out5[6]   ; clk      ;
; N/A           ; None        ; -1.432 ns ; din[3]  ; demux1to12:inst|Data_out11[3]  ; clk      ;
; N/A           ; None        ; -1.433 ns ; din[7]  ; demux1to12:inst|Data_out12[7]  ; clk      ;
; N/A           ; None        ; -1.436 ns ; din[4]  ; demux1to12:inst|Data_out12[4]  ; clk      ;
; N/A           ; None        ; -1.438 ns ; din[1]  ; demux1to12:inst|Data_out9[1]   ; clk      ;
; N/A           ; None        ; -1.441 ns ; din[4]  ; demux1to12:inst|Data_out5[4]   ; clk      ;
; N/A           ; None        ; -1.444 ns ; din[4]  ; demux1to12:inst|Data_out2[4]   ; clk      ;
; N/A           ; None        ; -1.445 ns ; din[6]  ; demux1to12:inst|Data_out4[6]   ; clk      ;
; N/A           ; None        ; -1.446 ns ; din[6]  ; demux1to12:inst|Data_out2[6]   ; clk      ;
; N/A           ; None        ; -1.449 ns ; din[1]  ; demux1to12:inst|Data_out6[1]   ; clk      ;
; N/A           ; None        ; -1.452 ns ; din[4]  ; demux1to12:inst|Data_out7[4]   ; clk      ;
; N/A           ; None        ; -1.455 ns ; din[4]  ; demux1to12:inst|Data_out6[4]   ; clk      ;
; N/A           ; None        ; -1.459 ns ; din[3]  ; demux1to12:inst|Data_out10[3]  ; clk      ;
; N/A           ; None        ; -1.463 ns ; din[3]  ; demux1to12:inst|Data_out12[3]  ; clk      ;
; N/A           ; None        ; -1.465 ns ; din[2]  ; demux1to12:inst|Data_out8[2]   ; clk      ;
; N/A           ; None        ; -1.466 ns ; din[2]  ; demux1to12:inst|Data_out5[2]   ; clk      ;
; N/A           ; None        ; -1.471 ns ; din[6]  ; demux1to12:inst|Data_out3[6]   ; clk      ;
; N/A           ; None        ; -1.472 ns ; din[0]  ; demux1to12:inst|Data_out9[0]   ; clk      ;
; N/A           ; None        ; -1.472 ns ; din[4]  ; demux1to12:inst|Data_out3[4]   ; clk      ;
; N/A           ; None        ; -1.474 ns ; din[6]  ; demux1to12:inst|Data_out11[6]  ; clk      ;
; N/A           ; None        ; -1.476 ns ; din[7]  ; demux1to12:inst|Data_out10[7]  ; clk      ;
; N/A           ; None        ; -1.482 ns ; din[2]  ; demux1to12:inst|Data_out1[2]   ; clk      ;
; N/A           ; None        ; -1.488 ns ; din[1]  ; demux1to12:inst|Data_out2[1]   ; clk      ;
; N/A           ; None        ; -1.489 ns ; din[1]  ; demux1to12:inst|Data_out12[1]  ; clk      ;
; N/A           ; None        ; -1.495 ns ; din[4]  ; demux1to12:inst|Data_out8[4]   ; clk      ;
; N/A           ; None        ; -1.504 ns ; din[4]  ; demux1to12:inst|Data_out11[4]  ; clk      ;
; N/A           ; None        ; -1.508 ns ; din[2]  ; demux1to12:inst|Data_out4[2]   ; clk      ;
; N/A           ; None        ; -1.518 ns ; din[1]  ; demux1to12:inst|Data_out10[1]  ; clk      ;
; N/A           ; None        ; -1.519 ns ; din[5]  ; demux1to12:inst|Data_out3[5]   ; clk      ;
; N/A           ; None        ; -1.529 ns ; din[2]  ; demux1to12:inst|Data_out2[2]   ; clk      ;
; N/A           ; None        ; -1.557 ns ; din[1]  ; demux1to12:inst|Data_out8[1]   ; clk      ;
; N/A           ; None        ; -1.562 ns ; din[0]  ; demux1to12:inst|Data_out8[0]   ; clk      ;
; N/A           ; None        ; -1.564 ns ; din[5]  ; demux1to12:inst|Data_out8[5]   ; clk      ;
; N/A           ; None        ; -1.576 ns ; din[2]  ; demux1to12:inst|Data_out3[2]   ; clk      ;
; N/A           ; None        ; -1.578 ns ; din[0]  ; demux1to12:inst|Data_out4[0]   ; clk      ;
; N/A           ; None        ; -1.578 ns ; din[2]  ; demux1to12:inst|Data_out11[2]  ; clk      ;
; N/A           ; None        ; -1.733 ns ; din[5]  ; demux1to12:inst|Data_out9[5]   ; clk      ;
; N/A           ; None        ; -1.735 ns ; din[5]  ; demux1to12:inst|Data_out11[5]  ; clk      ;
+---------------+-------------+-----------+---------+--------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Dec 03 14:10:41 2016
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off finalPoject -c finalPoject
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "controller:inst2|demuxto12_sel[1]" is a latch
    Warning: Node "controller:inst2|demuxto12_sel[2]" is a latch
    Warning: Node "controller:inst2|demuxto12_sel[3]" is a latch
    Warning: Node "controller:inst2|demuxto12_sel[0]" is a latch
    Warning: Node "controller:inst2|nstate.S0_419" is a latch
    Warning: Node "controller:inst2|nstate.S14_307" is a latch
    Warning: Node "controller:inst2|nstate.s15_299" is a latch
    Warning: Node "controller:inst2|nstate.S3_395" is a latch
    Warning: Node "controller:inst2|nstate.S5_379" is a latch
    Warning: Node "controller:inst2|nstate.S2_403" is a latch
    Warning: Node "controller:inst2|nstate.S4_387" is a latch
    Warning: Node "controller:inst2|nstate.S6_371" is a latch
    Warning: Node "controller:inst2|nstate.S7_363" is a latch
    Warning: Node "controller:inst2|nstate.S10_339" is a latch
    Warning: Node "controller:inst2|nstate.S11_331" is a latch
    Warning: Node "controller:inst2|nstate.S8_355" is a latch
    Warning: Node "controller:inst2|MAC_Reset1" is a latch
    Warning: Node "controller:inst2|nstate.S13_315" is a latch
    Warning: Node "controller:inst2|nstate.S12_323" is a latch
    Warning: Node "controller:inst2|reg96_ld" is a latch
    Warning: Node "controller:inst2|nstate.S9_347" is a latch
    Warning: Node "controller:inst2|nstate.S1_411" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
    Info: Assuming node "cf_load" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin.
Warning: Found 15 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "controller:inst2|pstate.S1" as buffer
    Info: Detected gated clock "controller:inst2|Selector42~3" as buffer
    Info: Detected gated clock "controller:inst2|Selector42~4" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S12" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S2" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S3" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S6" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S9" as buffer
    Info: Detected gated clock "controller:inst2|Selector42~1" as buffer
    Info: Detected gated clock "controller:inst2|mux_select1~0" as buffer
    Info: Detected gated clock "controller:inst2|Selector3~0" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S14" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S0" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.s15" as buffer
    Info: Detected gated clock "controller:inst2|Selector9~0" as buffer
Info: Clock "clk" has Internal fmax of 33.37 MHz between source register "controller:inst2|demuxto12_sel[3]" and destination register "demux1to12:inst|Data_out11[5]" (period= 29.966 ns)
    Info: + Longest register to register delay is 6.683 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X6_Y5_N8; Fanout = 31; REG Node = 'controller:inst2|demuxto12_sel[3]'
        Info: 2: + IC(2.762 ns) + CELL(0.740 ns) = 3.502 ns; Loc. = LC_X4_Y7_N1; Fanout = 8; COMB Node = 'demux1to12:inst|Equal0~4'
        Info: 3: + IC(1.938 ns) + CELL(1.243 ns) = 6.683 ns; Loc. = LC_X3_Y4_N5; Fanout = 1; REG Node = 'demux1to12:inst|Data_out11[5]'
        Info: Total cell delay = 1.983 ns ( 29.67 % )
        Info: Total interconnect delay = 4.700 ns ( 70.33 % )
    Info: - Smallest clock skew is -7.967 ns
        Info: + Shortest clock path from clock "clk" to destination register is 3.819 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 256; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X3_Y4_N5; Fanout = 1; REG Node = 'demux1to12:inst|Data_out11[5]'
            Info: Total cell delay = 2.081 ns ( 54.49 % )
            Info: Total interconnect delay = 1.738 ns ( 45.51 % )
        Info: - Longest clock path from clock "clk" to source register is 11.786 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 256; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(1.294 ns) = 4.195 ns; Loc. = LC_X10_Y4_N4; Fanout = 19; REG Node = 'controller:inst2|pstate.s15'
            Info: 3: + IC(0.916 ns) + CELL(0.914 ns) = 6.025 ns; Loc. = LC_X10_Y4_N8; Fanout = 4; COMB Node = 'controller:inst2|Selector9~0'
            Info: 4: + IC(5.250 ns) + CELL(0.511 ns) = 11.786 ns; Loc. = LC_X6_Y5_N8; Fanout = 31; REG Node = 'controller:inst2|demuxto12_sel[3]'
            Info: Total cell delay = 3.882 ns ( 32.94 % )
            Info: Total interconnect delay = 7.904 ns ( 67.06 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.333 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 32 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "controller:inst2|pstate.S14" and destination pin or register "controller:inst2|nstate.s15_299" for clock "clk" (Hold time is 4.228 ns)
    Info: + Largest clock skew is 6.456 ns
        Info: + Longest clock path from clock "clk" to destination register is 10.275 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 256; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(1.294 ns) = 4.195 ns; Loc. = LC_X10_Y4_N4; Fanout = 19; REG Node = 'controller:inst2|pstate.s15'
            Info: 3: + IC(5.340 ns) + CELL(0.740 ns) = 10.275 ns; Loc. = LC_X11_Y4_N2; Fanout = 1; REG Node = 'controller:inst2|nstate.s15_299'
            Info: Total cell delay = 3.197 ns ( 31.11 % )
            Info: Total interconnect delay = 7.078 ns ( 68.89 % )
        Info: - Shortest clock path from clock "clk" to source register is 3.819 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 256; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X10_Y4_N9; Fanout = 3; REG Node = 'controller:inst2|pstate.S14'
            Info: Total cell delay = 2.081 ns ( 54.49 % )
            Info: Total interconnect delay = 1.738 ns ( 45.51 % )
    Info: - Micro clock to output delay of source is 0.376 ns
    Info: - Shortest register to register delay is 1.852 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X10_Y4_N9; Fanout = 3; REG Node = 'controller:inst2|pstate.S14'
        Info: 2: + IC(1.341 ns) + CELL(0.511 ns) = 1.852 ns; Loc. = LC_X11_Y4_N2; Fanout = 1; REG Node = 'controller:inst2|nstate.s15_299'
        Info: Total cell delay = 0.511 ns ( 27.59 % )
        Info: Total interconnect delay = 1.341 ns ( 72.41 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "demux1to12:inst|Data_out11[5]" (data pin = "din[5]", clock pin = "clk") is 2.289 ns
    Info: + Longest pin to register delay is 5.775 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_M4; Fanout = 12; PIN Node = 'din[5]'
        Info: 2: + IC(3.582 ns) + CELL(1.061 ns) = 5.775 ns; Loc. = LC_X3_Y4_N5; Fanout = 1; REG Node = 'demux1to12:inst|Data_out11[5]'
        Info: Total cell delay = 2.193 ns ( 37.97 % )
        Info: Total interconnect delay = 3.582 ns ( 62.03 % )
    Info: + Micro setup delay of destination is 0.333 ns
    Info: - Shortest clock path from clock "clk" to destination register is 3.819 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 256; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X3_Y4_N5; Fanout = 1; REG Node = 'demux1to12:inst|Data_out11[5]'
        Info: Total cell delay = 2.081 ns ( 54.49 % )
        Info: Total interconnect delay = 1.738 ns ( 45.51 % )
Info: tco from clock "clk" to destination pin "test3[2]" through register "controller:inst2|demuxto12_sel[2]" is 16.223 ns
    Info: + Longest clock path from clock "clk" to source register is 11.769 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 256; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(1.294 ns) = 4.195 ns; Loc. = LC_X10_Y4_N4; Fanout = 19; REG Node = 'controller:inst2|pstate.s15'
        Info: 3: + IC(0.916 ns) + CELL(0.914 ns) = 6.025 ns; Loc. = LC_X10_Y4_N8; Fanout = 4; COMB Node = 'controller:inst2|Selector9~0'
        Info: 4: + IC(5.233 ns) + CELL(0.511 ns) = 11.769 ns; Loc. = LC_X5_Y7_N7; Fanout = 30; REG Node = 'controller:inst2|demuxto12_sel[2]'
        Info: Total cell delay = 3.882 ns ( 32.98 % )
        Info: Total interconnect delay = 7.887 ns ( 67.02 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 4.454 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X5_Y7_N7; Fanout = 30; REG Node = 'controller:inst2|demuxto12_sel[2]'
        Info: 2: + IC(2.132 ns) + CELL(2.322 ns) = 4.454 ns; Loc. = PIN_F7; Fanout = 0; PIN Node = 'test3[2]'
        Info: Total cell delay = 2.322 ns ( 52.13 % )
        Info: Total interconnect delay = 2.132 ns ( 47.87 % )
Info: th for register "controller:inst2|nstate.S0_419" (data pin = "cf_load", clock pin = "clk") is 4.463 ns
    Info: + Longest clock path from clock "clk" to destination register is 9.741 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 256; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(1.294 ns) = 4.195 ns; Loc. = LC_X10_Y4_N4; Fanout = 19; REG Node = 'controller:inst2|pstate.s15'
        Info: 3: + IC(5.346 ns) + CELL(0.200 ns) = 9.741 ns; Loc. = LC_X11_Y4_N5; Fanout = 1; REG Node = 'controller:inst2|nstate.S0_419'
        Info: Total cell delay = 2.657 ns ( 27.28 % )
        Info: Total interconnect delay = 7.084 ns ( 72.72 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: - Shortest pin to register delay is 5.278 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_T10; Fanout = 3; CLK Node = 'cf_load'
        Info: 2: + IC(1.931 ns) + CELL(0.200 ns) = 3.263 ns; Loc. = LC_X10_Y4_N1; Fanout = 3; COMB Node = 'controller:inst2|Selector3~0'
        Info: 3: + IC(1.101 ns) + CELL(0.914 ns) = 5.278 ns; Loc. = LC_X11_Y4_N5; Fanout = 1; REG Node = 'controller:inst2|nstate.S0_419'
        Info: Total cell delay = 2.246 ns ( 42.55 % )
        Info: Total interconnect delay = 3.032 ns ( 57.45 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 26 warnings
    Info: Peak virtual memory: 181 megabytes
    Info: Processing ended: Sat Dec 03 14:10:42 2016
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


