Fitter report for ex24
Tue Dec 12 10:40:35 2006
Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. Bidir Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. PLL Summary
 12. PLL Usage
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Pad To Core Delay Chain Fanout
 17. Control Signals
 18. Global & Other Fast Signals
 19. Non-Global High Fan-Out Signals
 20. Fitter RAM Summary
 21. Interconnect Usage Summary
 22. LAB Logic Elements
 23. LAB-wide Signals
 24. LAB Signals Sourced
 25. LAB Signals Sourced Out
 26. LAB Distinct Inputs
 27. Fitter Device Options
 28. Advanced Data - General
 29. Advanced Data - Placement Preparation
 30. Advanced Data - Placement
 31. Advanced Data - Routing
 32. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Tue Dec 12 10:40:35 2006        ;
; Quartus II Version    ; 6.0 Build 202 06/20/2006 SP 1 SJ Web Edition ;
; Revision Name         ; ex24                                         ;
; Top-level Entity Name ; T8052_Toplevel                               ;
; Family                ; Cyclone                                      ;
; Device                ; EP1C12F256C6                                 ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 5,215 / 12,060 ( 43 % )                      ;
; Total pins            ; 101 / 185 ( 55 % )                           ;
; Total virtual pins    ; 0                                            ;
; Total memory bits     ; 193,536 / 239,616 ( 81 % )                   ;
; Total PLLs            ; 1 / 2 ( 50 % )                               ;
+-----------------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                      ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Option                                             ; Setting                        ; Default Value                  ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Device                                             ; EP1C12F256C6                   ;                                ;
; Use smart compilation                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                        ; Off                            ; Off                            ;
; Optimize Timing                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing         ; On                             ; On                             ;
; Limit to One Fitting Attempt                       ; Off                            ; Off                            ;
; Final Placement Optimizations                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                      ; 1                              ; 1                              ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                   ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining             ; Off                            ; Off                            ;
; Fitter Effort                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/FPGA_course/ex24/syn/ex24.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 5,215 / 12,060 ( 43 % )    ;
;     -- Combinational with no register       ; 3147                       ;
;     -- Register only                        ; 276                        ;
;     -- Combinational with a register        ; 1792                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2739                       ;
;     -- 3 input functions                    ; 1117                       ;
;     -- 2 input functions                    ; 954                        ;
;     -- 1 input functions                    ; 243                        ;
;     -- 0 input functions                    ; 162                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 4451                       ;
;     -- arithmetic mode                      ; 764                        ;
;     -- qfbk mode                            ; 547                        ;
;     -- register cascade mode                ; 0                          ;
;     -- synchronous clear/load mode          ; 1082                       ;
;     -- asynchronous clear/load mode         ; 1837                       ;
;                                             ;                            ;
; Total LABs                                  ; 656 / 1,206 ( 54 % )       ;
; Logic elements in carry chains              ; 847                        ;
; User inserted logic elements                ; 0                          ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 101 / 185 ( 55 % )         ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )             ;
; Global signals                              ; 8                          ;
; M4Ks                                        ; 50 / 52 ( 96 % )           ;
; Total memory bits                           ; 193,536 / 239,616 ( 81 % ) ;
; Total RAM block bits                        ; 230,400 / 239,616 ( 96 % ) ;
; PLLs                                        ; 1 / 2 ( 50 % )             ;
; Global clocks                               ; 8 / 8 ( 100 % )            ;
; Maximum fan-out node                        ; Reset_n                    ;
; Maximum fan-out                             ; 1786                       ;
; Highest non-global fan-out signal           ; T8052:u0|T51:core51|ACC[0] ;
; Highest non-global fan-out                  ; 103                        ;
; Total fan-out                               ; 24322                      ;
; Average fan-out                             ; 4.53                       ;
+---------------------------------------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                          ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; DIPSW[0]      ; R13   ; 4        ; 50           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSW[1]      ; R15   ; 4        ; 52           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSW[2]      ; R14   ; 4        ; 50           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSW[3]      ; R16   ; 3        ; 53           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSW[4]      ; P15   ; 3        ; 53           ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSW[5]      ; N14   ; 3        ; 53           ; 4            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSW[6]      ; P13   ; 4        ; 50           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSW[7]      ; N15   ; 3        ; 53           ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; RxD232        ; G12   ; 3        ; 53           ; 25           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SWITCH1       ; T15   ; 4        ; 52           ; 0            ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SWITCH2       ; T13   ; 4        ; 48           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SWITCH3       ; P14   ; 3        ; 53           ; 1            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SWITCH4       ; M14   ; 3        ; 53           ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; clk_50MHz     ; G16   ; 3        ; 53           ; 15           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mcoll_pad_i   ; M11   ; 4        ; 46           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mcrs_pad_i    ; P11   ; 4        ; 38           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mrx_clk_pad_i ; M9    ; 4        ; 44           ; 0            ; 0           ; 297                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mrxd_pad_i[0] ; R8    ; 4        ; 16           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mrxd_pad_i[1] ; T8    ; 4        ; 16           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mrxd_pad_i[2] ; N8    ; 4        ; 22           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mrxd_pad_i[3] ; P8    ; 4        ; 24           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mrxdv_pad_i   ; N9    ; 4        ; 32           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mrxerr_pad_i  ; P9    ; 4        ; 30           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mtx_clk_pad_i ; T9    ; 4        ; 28           ; 0            ; 0           ; 231                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                        ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; ETH_Reset_o     ; F14   ; 3        ; 53           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; LED[1]          ; T11   ; 4        ; 32           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; LED[2]          ; R12   ; 4        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; LED[3]          ; M12   ; 4        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; LED[4]          ; P12   ; 4        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; LED[5]          ; N12   ; 4        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; LED[6]          ; M13   ; 3        ; 53           ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; LED[7]          ; N13   ; 3        ; 53           ; 1            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_ADR[0]    ; B9    ; 2        ; 30           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_ADR[10]   ; E6    ; 2        ; 8            ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_ADR[11]   ; E9    ; 2        ; 44           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_ADR[12]   ; B2    ; 2        ; 2            ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_ADR[13]   ; C4    ; 2        ; 4            ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_ADR[14]   ; E10   ; 2        ; 26           ; 27           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_ADR[15]   ; F3    ; 1        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_ADR[16]   ; F4    ; 1        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_ADR[17]   ; F5    ; 1        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_ADR[1]    ; B8    ; 2        ; 16           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_ADR[2]    ; A4    ; 2        ; 6            ; 27           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_ADR[3]    ; A6    ; 2        ; 14           ; 27           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_ADR[4]    ; B7    ; 2        ; 14           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_ADR[5]    ; D7    ; 2        ; 16           ; 27           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_ADR[6]    ; C6    ; 2        ; 10           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_ADR[7]    ; E7    ; 2        ; 12           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_ADR[8]    ; B1    ; 1        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_ADR[9]    ; D6    ; 2        ; 10           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_nBE[0]    ; E1    ; 1        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_nBE[1]    ; E3    ; 1        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_nCS       ; C7    ; 2        ; 14           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_nOE       ; E2    ; 1        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_nWR       ; B3    ; 2        ; 4            ; 27           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSegEn_o[0] ; F12   ; 3        ; 53           ; 23           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSegEn_o[1] ; E15   ; 3        ; 53           ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSegEn_o[2] ; D16   ; 3        ; 53           ; 22           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSegEn_o[3] ; D15   ; 3        ; 53           ; 23           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSegEn_o[4] ; E14   ; 3        ; 53           ; 23           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSeg_D_o[0] ; D14   ; 3        ; 53           ; 24           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSeg_D_o[1] ; A15   ; 2        ; 52           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSeg_D_o[2] ; C14   ; 3        ; 53           ; 26           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSeg_D_o[3] ; B14   ; 2        ; 50           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSeg_D_o[4] ; C13   ; 2        ; 50           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSeg_D_o[5] ; B16   ; 3        ; 53           ; 25           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSeg_D_o[6] ; C15   ; 3        ; 53           ; 25           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SevenSeg_D_o[7] ; B15   ; 2        ; 52           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; Txd232          ; G13   ; 3        ; 53           ; 20           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mdc_o           ; M8    ; 4        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mtxd_pad_o[0]   ; M10   ; 4        ; 26           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mtxd_pad_o[1]   ; P10   ; 4        ; 36           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mtxd_pad_o[2]   ; N11   ; 4        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mtxd_pad_o[3]   ; N10   ; 4        ; 36           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mtxen_pad_o     ; R10   ; 4        ; 32           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mtxerr_pad_o    ; R9    ; 4        ; 28           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                             ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Ps2Clk_io    ; H13   ; 3        ; 53           ; 24           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; Ps2Dat_io    ; G15   ; 3        ; 53           ; 20           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SCL          ; M15   ; 3        ; 53           ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SDA          ; N16   ; 3        ; 53           ; 3            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_DB[0]  ; D8    ; 2        ; 22           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_DB[10] ; E5    ; 2        ; 8            ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_DB[11] ; D3    ; 1        ; 0            ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_DB[12] ; C3    ; 1        ; 0            ; 26           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_DB[13] ; D1    ; 1        ; 0            ; 22           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_DB[14] ; D2    ; 1        ; 0            ; 23           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_DB[15] ; E4    ; 1        ; 0            ; 24           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_DB[1]  ; C8    ; 2        ; 24           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_DB[2]  ; A8    ; 2        ; 16           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_DB[3]  ; A9    ; 2        ; 32           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_DB[4]  ; B6    ; 2        ; 12           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_DB[5]  ; B5    ; 2        ; 6            ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_DB[6]  ; E8    ; 2        ; 18           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_DB[7]  ; B4    ; 2        ; 4            ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_DB[8]  ; C5    ; 2        ; 6            ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; SRAM1_DB[9]  ; D5    ; 2        ; 10           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; md_io        ; R6    ; 4        ; 12           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 14 / 44 ( 32 % ) ; 3.3V          ; --           ;
; 2        ; 31 / 48 ( 65 % ) ; 3.3V          ; --           ;
; 3        ; 25 / 45 ( 56 % ) ; 3.3V          ; --           ;
; 4        ; 29 / 48 ( 60 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                        ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ; 260        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 256        ; 2        ; SRAM1_ADR[2]                              ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A6       ; 245        ; 2        ; SRAM1_ADR[3]                              ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A8       ; 240        ; 2        ; SRAM1_DB[2]                               ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; On           ;
; A9       ; 224        ; 2        ; SRAM1_DB[3]                               ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; On           ;
; A10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A11      ; 220        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 206        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A15      ; 202        ; 2        ; SevenSeg_D_o[1]                           ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; SRAM1_ADR[8]                              ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 261        ; 2        ; SRAM1_ADR[12]                             ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B3       ; 259        ; 2        ; SRAM1_nWR                                 ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 257        ; 2        ; SRAM1_DB[7]                               ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; On           ;
; B5       ; 255        ; 2        ; SRAM1_DB[5]                               ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; On           ;
; B6       ; 248        ; 2        ; SRAM1_DB[4]                               ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; On           ;
; B7       ; 244        ; 2        ; SRAM1_ADR[4]                              ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 241        ; 2        ; SRAM1_ADR[1]                              ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 225        ; 2        ; SRAM1_ADR[0]                              ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 221        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 219        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 207        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 205        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 203        ; 2        ; SevenSeg_D_o[3]                           ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 201        ; 2        ; SevenSeg_D_o[7]                           ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 197        ; 3        ; SevenSeg_D_o[5]                           ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 2          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 1        ; SRAM1_DB[12]                              ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; On           ;
; C4       ; 258        ; 2        ; SRAM1_ADR[13]                             ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 254        ; 2        ; SRAM1_DB[8]                               ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; On           ;
; C6       ; 249        ; 2        ; SRAM1_ADR[6]                              ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 243        ; 2        ; SRAM1_nCS                                 ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 234        ; 2        ; SRAM1_DB[1]                               ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; On           ;
; C9       ; 228        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 222        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 218        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 208        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 204        ; 2        ; SevenSeg_D_o[4]                           ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 199        ; 3        ; SevenSeg_D_o[2]                           ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C15      ; 198        ; 3        ; SevenSeg_D_o[6]                           ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 12         ; 1        ; SRAM1_DB[13]                              ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; On           ;
; D2       ; 10         ; 1        ; SRAM1_DB[14]                              ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; On           ;
; D3       ; 6          ; 1        ; SRAM1_DB[11]                              ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 251        ; 2        ; SRAM1_DB[9]                               ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; On           ;
; D6       ; 250        ; 2        ; SRAM1_ADR[9]                              ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 242        ; 2        ; SRAM1_ADR[5]                              ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 235        ; 2        ; SRAM1_DB[0]                               ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; On           ;
; D9       ; 227        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 223        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 213        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 212        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 200        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D14      ; 194        ; 3        ; SevenSeg_D_o[0]                           ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D15      ; 190        ; 3        ; SevenSegEn_o[3]                           ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 189        ; 3        ; SevenSegEn_o[2]                           ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 16         ; 1        ; SRAM1_nBE[0]                              ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 11         ; 1        ; SRAM1_nOE                                 ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 9          ; 1        ; SRAM1_nBE[1]                              ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 1        ; SRAM1_DB[15]                              ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; On           ;
; E5       ; 253        ; 2        ; SRAM1_DB[10]                              ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; On           ;
; E6       ; 252        ; 2        ; SRAM1_ADR[10]                             ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 247        ; 2        ; SRAM1_ADR[7]                              ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 239        ; 2        ; SRAM1_DB[6]                               ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; On           ;
; E9       ; 211        ; 2        ; SRAM1_ADR[11]                             ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 231        ; 2        ; SRAM1_ADR[14]                             ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 210        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 209        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 193        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E14      ; 191        ; 3        ; SevenSegEn_o[4]                           ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E15      ; 188        ; 3        ; SevenSegEn_o[1]                           ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 187        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 18         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 15         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 1        ; SRAM1_ADR[15]                             ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 5          ; 1        ; SRAM1_ADR[16]                             ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ; 8          ; 1        ; SRAM1_ADR[17]                             ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F12      ; 192        ; 3        ; SevenSegEn_o[0]                           ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F13      ; 185        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 184        ; 3        ; ETH_Reset_o                               ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 186        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 183        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 32         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 17         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 14         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 29         ; 1        ; +~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 4          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 196        ; 3        ; RxD232                                    ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G13      ; 181        ; 3        ; Txd232                                    ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G14      ; 180        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G15      ; 182        ; 3        ; Ps2Dat_io                                 ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 168        ; 3        ; clk_50MHz                                 ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 33         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H2       ; 30         ; 1        ; ^DATA0                                    ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 31         ; 1        ; ^nCONFIG                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 34         ; 1        ; ^nCEO                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 28         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ;            ;          ; VCCA_PLL1                                 ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCA_PLL2                                 ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 170        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H13      ; 195        ; 3        ; Ps2Clk_io                                 ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H14      ; 169        ; 3        ; #altera_reserved_tdi                      ; input  ; LVTTL        ;         ; --         ; N               ; no       ; Off          ;
; H15      ; 166        ; 3        ; #altera_reserved_tdo                      ; output ; LVTTL        ;         ; --         ; N               ; no       ; Off          ;
; H16      ; 167        ; 3        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ; 40         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 37         ; 1        ; ^MSEL1                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 36         ; 1        ; ^MSEL0                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 35         ; 1        ; ^nCE                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GNDG_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GNDA_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GNDA_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GNDG_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 163        ; 3        ; ^nSTATUS                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ; 164        ; 3        ; #altera_reserved_tck                      ; input  ; LVTTL        ;         ; --         ; N               ; no       ; Off          ;
; J15      ; 165        ; 3        ; #altera_reserved_tms                      ; input  ; LVTTL        ;         ; --         ; N               ; no       ; Off          ;
; J16      ; 161        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 53         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 41         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 39         ; 1        ; +~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K4       ; 38         ; 1        ; ^DCLK                                     ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 64         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K12      ; 137        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K13      ; 162        ; 3        ; ^CONF_DONE                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ; 138        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K15      ; 160        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 149        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 54         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 55         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 52         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 65         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 61         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L6       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ; 139        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L13      ; 143        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 146        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L15      ; 147        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 148        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 56         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 58         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 60         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 62         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 78         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M6       ; 79         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 84         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M8       ; 92         ; 4        ; mdc_o                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ; 120        ; 4        ; mrx_clk_pad_i                             ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M10      ; 100        ; 4        ; mtxd_pad_o[0]                             ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ; 121        ; 4        ; mcoll_pad_i                               ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M12      ; 122        ; 4        ; LED[3]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M13      ; 141        ; 3        ; LED[6]                                    ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M14      ; 142        ; 3        ; SWITCH4                                   ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M15      ; 144        ; 3        ; SCL                                       ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 145        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 57         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 59         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 63         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 69         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ; 80         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N6       ; 81         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N7       ; 89         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N8       ; 96         ; 4        ; mrxd_pad_i[2]                             ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 107        ; 4        ; mrxdv_pad_i                               ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ; 110        ; 4        ; mtxd_pad_o[3]                             ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N11      ; 118        ; 4        ; mtxd_pad_o[2]                             ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 119        ; 4        ; LED[5]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ; 131        ; 3        ; LED[7]                                    ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 140        ; 3        ; DIPSW[5]                                  ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 135        ; 3        ; DIPSW[7]                                  ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 136        ; 3        ; SDA                                       ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 68         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 73         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P5       ; 77         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P6       ; 82         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P7       ; 88         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P8       ; 97         ; 4        ; mrxd_pad_i[3]                             ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 106        ; 4        ; mrxerr_pad_i                              ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ; 111        ; 4        ; mtxd_pad_o[1]                             ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P11      ; 113        ; 4        ; mcrs_pad_i                                ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 123        ; 4        ; LED[4]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P13      ; 128        ; 4        ; DIPSW[6]                                  ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P14      ; 132        ; 3        ; SWITCH3                                   ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P15      ; 133        ; 3        ; DIPSW[4]                                  ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R1       ; 66         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 70         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R3       ; 72         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 74         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 76         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 83         ; 4        ; md_io                                     ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 87         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 90         ; 4        ; mrxd_pad_i[0]                             ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 103        ; 4        ; mtxerr_pad_o                              ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 108        ; 4        ; mtxen_pad_o                               ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 112        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 124        ; 4        ; LED[2]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 126        ; 4        ; DIPSW[0]                                  ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 127        ; 4        ; DIPSW[2]                                  ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 130        ; 4        ; DIPSW[1]                                  ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R16      ; 134        ; 3        ; DIPSW[3]                                  ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 71         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T3       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T4       ; 75         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 86         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; T8       ; 91         ; 4        ; mrxd_pad_i[1]                             ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 104        ; 4        ; mtx_clk_pad_i                             ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; T11      ; 109        ; 4        ; LED[1]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ; 125        ; 4        ; SWITCH2                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 129        ; 4        ; SWITCH1                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+--------------------------------------------------------------------------------+
; PLL Summary                                                                    ;
+-----------------------------+--------------------------------------------------+
; Name                        ; altpll0:\use_dll:dll|altpll:altpll_component|pll ;
+-----------------------------+--------------------------------------------------+
; PLL type                    ; -                                                ;
; Scan chain                  ; None                                             ;
; PLL mode                    ; Normal                                           ;
; Feedback source             ; --                                               ;
; Compensate clock            ; clock0                                           ;
; Switchover on loss of clock ; --                                               ;
; Switchover counter          ; --                                               ;
; Primary clock               ; --                                               ;
; Input frequency 0           ; 50.0 MHz                                         ;
; Input frequency 1           ; --                                               ;
; Nominal PFD frequency       ; 50.0 MHz                                         ;
; Nominal VCO frequency       ; 800.0 MHz                                        ;
; Freq min lock               ; 30.68 MHz                                        ;
; Freq max lock               ; 62.5 MHz                                         ;
; Clock Offset                ; 0 ps                                             ;
; M VCO Tap                   ; 0                                                ;
; M Initial                   ; 1                                                ;
; M value                     ; 16                                               ;
; N value                     ; 1                                                ;
; M counter delay             ; --                                               ;
; N counter delay             ; --                                               ;
; M2 value                    ; --                                               ;
; N2 value                    ; --                                               ;
; SS counter                  ; --                                               ;
; Downspread                  ; --                                               ;
; Spread frequency            ; --                                               ;
; enable0 counter             ; --                                               ;
; enable1 counter             ; --                                               ;
; Real time reconfigurable    ; --                                               ;
; Scan chain MIF file         ; --                                               ;
; Preserve counter order      ; Off                                              ;
; PLL location                ; PLL_2                                            ;
; Inclk0 signal               ; clk_50MHz                                        ;
; Inclk1 signal               ; --                                               ;
; Inclk0 signal type          ; Dedicated Pin                                    ;
; Inclk1 signal type          ; --                                               ;
+-----------------------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                       ;
+----------------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Name                                               ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+----------------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; altpll0:\use_dll:dll|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G1      ; --            ; 32            ; 16/16 Even ; 1       ; 0       ;
+----------------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                                             ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                                                                 ;
+------------------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |T8052_Toplevel                                                        ; 5215 (14)   ; 2068         ; 193536      ; 50   ; 101  ; 0            ; 3147 (6)     ; 276 (0)           ; 1792 (8)         ; 847 (0)         ; 532 (0)    ; |T8052_Toplevel                                                                                                                                                                                     ;
;    |InputSync:ISRxd|                                                   ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:ISRxd                                                                                                                                                                     ;
;    |InputSync:ISSCL|                                                   ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:ISSCL                                                                                                                                                                     ;
;    |InputSync:ISSDA|                                                   ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:ISSDA                                                                                                                                                                     ;
;    |InputSync:ISSw2|                                                   ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:ISSw2                                                                                                                                                                     ;
;    |InputSync:ISSw3|                                                   ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:ISSw3                                                                                                                                                                     ;
;    |InputSync:ISSw4|                                                   ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:ISSw4                                                                                                                                                                     ;
;    |InputSync:\sync_dp:0:ISDIP|                                        ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:\sync_dp:0:ISDIP                                                                                                                                                          ;
;    |InputSync:\sync_dp:1:ISDIP|                                        ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:\sync_dp:1:ISDIP                                                                                                                                                          ;
;    |InputSync:\sync_dp:2:ISDIP|                                        ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:\sync_dp:2:ISDIP                                                                                                                                                          ;
;    |InputSync:\sync_dp:3:ISDIP|                                        ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:\sync_dp:3:ISDIP                                                                                                                                                          ;
;    |InputSync:\sync_dp:4:ISDIP|                                        ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:\sync_dp:4:ISDIP                                                                                                                                                          ;
;    |InputSync:\sync_dp:5:ISDIP|                                        ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:\sync_dp:5:ISDIP                                                                                                                                                          ;
;    |InputSync:\sync_dp:6:ISDIP|                                        ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:\sync_dp:6:ISDIP                                                                                                                                                          ;
;    |InputSync:\sync_dp:7:ISDIP|                                        ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|InputSync:\sync_dp:7:ISDIP                                                                                                                                                          ;
;    |T8052:u0|                                                          ; 5072 (94)   ; 1962         ; 193536      ; 50   ; 0    ; 0            ; 3110 (70)    ; 249 (0)           ; 1713 (24)        ; 842 (0)         ; 529 (55)   ; |T8052_Toplevel|T8052:u0                                                                                                                                                                            ;
;       |Ethernet:\Eth:enet|                                             ; 2485 (77)   ; 1230         ; 74752       ; 20   ; 0    ; 0            ; 1255 (59)    ; 199 (0)           ; 1031 (18)        ; 382 (0)         ; 316 (3)    ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet                                                                                                                                                         ;
;          |Ethernet_RAM:Eth_RAM|                                        ; 170 (0)     ; 4            ; 65536       ; 16   ; 0    ; 0            ; 166 (0)      ; 0 (0)             ; 4 (0)            ; 0 (0)           ; 4 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM                                                                                                                                    ;
;             |altsyncram:altsyncram_component|                          ; 170 (0)     ; 4            ; 65536       ; 16   ; 0    ; 0            ; 166 (0)      ; 0 (0)             ; 4 (0)            ; 0 (0)           ; 4 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component                                                                                                    ;
;                |altsyncram_5dh2:auto_generated|                        ; 170 (38)    ; 4            ; 65536       ; 16   ; 0    ; 0            ; 166 (34)     ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 4 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated                                                                     ;
;                   |decode_iga:decode2|                                 ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|decode_iga:decode2                                                  ;
;                   |decode_iga:decode_a|                                ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|decode_iga:decode_a                                                 ;
;                   |decode_iga:decode_b|                                ; 4 (4)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|decode_iga:decode_b                                                 ;
;                   |mux_fcb:mux4|                                       ; 62 (62)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|mux_fcb:mux4                                                        ;
;                   |mux_fcb:mux5|                                       ; 62 (62)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|mux_fcb:mux5                                                        ;
;          |eth_top:eth1|                                                ; 2238 (109)  ; 1208         ; 9216        ; 4    ; 0    ; 0            ; 1030 (55)    ; 199 (10)          ; 1009 (44)        ; 382 (0)         ; 309 (118)  ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1                                                                                                                                            ;
;             |eth_maccontrol:maccontrol1|                               ; 208 (16)    ; 103          ; 0           ; 0    ; 0    ; 0            ; 105 (11)     ; 9 (0)             ; 94 (5)           ; 41 (0)          ; 25 (2)     ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1                                                                                                                 ;
;                |eth_receivecontrol:receivecontrol1|                    ; 114 (114)   ; 72           ; 0           ; 0    ; 0    ; 0            ; 42 (42)      ; 8 (8)             ; 64 (64)          ; 27 (27)         ; 5 (5)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1                                                                              ;
;                |eth_transmitcontrol:transmitcontrol1|                  ; 78 (78)     ; 26           ; 0           ; 0    ; 0    ; 0            ; 52 (52)      ; 1 (1)             ; 25 (25)          ; 14 (14)         ; 18 (18)    ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1                                                                            ;
;             |eth_macstatus:macstatus1|                                 ; 64 (64)     ; 18           ; 0           ; 0    ; 0    ; 0            ; 46 (46)      ; 4 (4)             ; 14 (14)          ; 32 (32)         ; 2 (2)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_macstatus:macstatus1                                                                                                                   ;
;             |eth_miim:miim1|                                           ; 118 (48)    ; 76           ; 0           ; 0    ; 0    ; 0            ; 42 (12)      ; 31 (12)           ; 45 (24)          ; 23 (7)          ; 17 (5)     ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_miim:miim1                                                                                                                             ;
;                |eth_clockgen:clkgen|                                   ; 23 (23)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; 16 (16)         ; 2 (2)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_miim:miim1|eth_clockgen:clkgen                                                                                                         ;
;                |eth_outputcontrol:outctrl|                             ; 10 (10)     ; 6            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 3 (3)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_miim:miim1|eth_outputcontrol:outctrl                                                                                                   ;
;                |eth_shiftreg:shftrg|                                   ; 37 (37)     ; 25           ; 0           ; 0    ; 0    ; 0            ; 12 (12)      ; 16 (16)           ; 9 (9)            ; 0 (0)           ; 10 (10)    ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_miim:miim1|eth_shiftreg:shftrg                                                                                                         ;
;             |eth_registers:ethreg1|                                    ; 384 (101)   ; 302          ; 0           ; 0    ; 0    ; 0            ; 82 (80)      ; 27 (10)           ; 275 (11)         ; 0 (0)           ; 42 (42)    ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1                                                                                                                      ;
;                |eth_register:COLLCONF_0|                               ; 6 (6)       ; 6            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:COLLCONF_0                                                                                              ;
;                |eth_register:COLLCONF_2|                               ; 4 (4)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:COLLCONF_2                                                                                              ;
;                |eth_register:CTRLMODER_0|                              ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:CTRLMODER_0                                                                                             ;
;                |eth_register:INT_MASK_0|                               ; 7 (7)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:INT_MASK_0                                                                                              ;
;                |eth_register:IPGR1_0|                                  ; 7 (7)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:IPGR1_0                                                                                                 ;
;                |eth_register:IPGR2_0|                                  ; 7 (7)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:IPGR2_0                                                                                                 ;
;                |eth_register:IPGT_0|                                   ; 7 (7)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:IPGT_0                                                                                                  ;
;                |eth_register:MAC_ADDR0_0|                              ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:MAC_ADDR0_0                                                                                             ;
;                |eth_register:MAC_ADDR0_1|                              ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:MAC_ADDR0_1                                                                                             ;
;                |eth_register:MAC_ADDR0_2|                              ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:MAC_ADDR0_2                                                                                             ;
;                |eth_register:MAC_ADDR0_3|                              ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:MAC_ADDR0_3                                                                                             ;
;                |eth_register:MAC_ADDR1_0|                              ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:MAC_ADDR1_0                                                                                             ;
;                |eth_register:MAC_ADDR1_1|                              ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:MAC_ADDR1_1                                                                                             ;
;                |eth_register:MIIADDRESS_0|                             ; 5 (5)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:MIIADDRESS_0                                                                                            ;
;                |eth_register:MIIADDRESS_1|                             ; 5 (5)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:MIIADDRESS_1                                                                                            ;
;                |eth_register:MIICOMMAND0|                              ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:MIICOMMAND0                                                                                             ;
;                |eth_register:MIICOMMAND1|                              ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:MIICOMMAND1                                                                                             ;
;                |eth_register:MIICOMMAND2|                              ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:MIICOMMAND2                                                                                             ;
;                |eth_register:MIIMODER_0|                               ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:MIIMODER_0                                                                                              ;
;                |eth_register:MIIMODER_1|                               ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:MIIMODER_1                                                                                              ;
;                |eth_register:MIIRX_DATA|                               ; 16 (16)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:MIIRX_DATA                                                                                              ;
;                |eth_register:MIITX_DATA_0|                             ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:MIITX_DATA_0                                                                                            ;
;                |eth_register:MIITX_DATA_1|                             ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:MIITX_DATA_1                                                                                            ;
;                |eth_register:MODER_0|                                  ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:MODER_0                                                                                                 ;
;                |eth_register:MODER_1|                                  ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:MODER_1                                                                                                 ;
;                |eth_register:MODER_2|                                  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:MODER_2                                                                                                 ;
;                |eth_register:PACKETLEN_0|                              ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:PACKETLEN_0                                                                                             ;
;                |eth_register:PACKETLEN_1|                              ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:PACKETLEN_1                                                                                             ;
;                |eth_register:PACKETLEN_2|                              ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:PACKETLEN_2                                                                                             ;
;                |eth_register:PACKETLEN_3|                              ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:PACKETLEN_3                                                                                             ;
;                |eth_register:RXHASH0_0|                                ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:RXHASH0_0                                                                                               ;
;                |eth_register:RXHASH0_1|                                ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:RXHASH0_1                                                                                               ;
;                |eth_register:RXHASH0_2|                                ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:RXHASH0_2                                                                                               ;
;                |eth_register:RXHASH0_3|                                ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:RXHASH0_3                                                                                               ;
;                |eth_register:RXHASH1_0|                                ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:RXHASH1_0                                                                                               ;
;                |eth_register:RXHASH1_1|                                ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:RXHASH1_1                                                                                               ;
;                |eth_register:RXHASH1_2|                                ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:RXHASH1_2                                                                                               ;
;                |eth_register:RXHASH1_3|                                ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:RXHASH1_3                                                                                               ;
;                |eth_register:TXCTRL_0|                                 ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:TXCTRL_0                                                                                                ;
;                |eth_register:TXCTRL_1|                                 ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:TXCTRL_1                                                                                                ;
;                |eth_register:TXCTRL_2|                                 ; 2 (2)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:TXCTRL_2                                                                                                ;
;                |eth_register:TX_BD_NUM_0|                              ; 9 (9)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:TX_BD_NUM_0                                                                                             ;
;             |eth_rxethmac:rxethmac1|                                   ; 244 (56)    ; 107          ; 0           ; 0    ; 0    ; 0            ; 137 (16)     ; 3 (3)             ; 104 (37)         ; 25 (0)          ; 48 (2)     ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1                                                                                                                     ;
;                |eth_crc:crcrx|                                         ; 54 (54)     ; 32           ; 0           ; 0    ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx                                                                                                       ;
;                |eth_rxaddrcheck:rxaddrcheck1|                          ; 57 (57)     ; 4            ; 0           ; 0    ; 0    ; 0            ; 53 (53)      ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 43 (43)    ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxaddrcheck:rxaddrcheck1                                                                                        ;
;                |eth_rxcounters:rxcounters1|                            ; 61 (61)     ; 25           ; 0           ; 0    ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 25 (25)          ; 25 (25)         ; 3 (3)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1                                                                                          ;
;                |eth_rxstatem:rxstatem1|                                ; 16 (16)     ; 6            ; 0           ; 0    ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxstatem:rxstatem1                                                                                              ;
;             |eth_txethmac:txethmac1|                                   ; 301 (55)    ; 119          ; 0           ; 0    ; 0    ; 0            ; 182 (35)     ; 9 (0)             ; 110 (20)         ; 106 (4)         ; 12 (2)     ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1                                                                                                                     ;
;                |eth_crc:txcrc|                                         ; 44 (44)     ; 32           ; 0           ; 0    ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc                                                                                                       ;
;                |eth_random:random1|                                    ; 32 (32)     ; 20           ; 0           ; 0    ; 0    ; 0            ; 12 (12)      ; 9 (9)             ; 11 (11)          ; 0 (0)           ; 2 (2)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_random:random1                                                                                                  ;
;                |eth_txcounters:txcounters1|                            ; 114 (114)   ; 35           ; 0           ; 0    ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 35 (35)          ; 81 (81)         ; 6 (6)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1                                                                                          ;
;                |eth_txstatem:txstatem1|                                ; 56 (56)     ; 12           ; 0           ; 0    ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 12 (12)          ; 21 (21)         ; 2 (2)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txstatem:txstatem1                                                                                              ;
;             |eth_wishbone:wishbone|                                    ; 810 (744)   ; 429          ; 9216        ; 4    ; 0    ; 0            ; 381 (341)    ; 106 (106)         ; 323 (297)        ; 155 (129)       ; 45 (42)    ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone                                                                                                                      ;
;                |eth_fifo:rx_fifo|                                      ; 32 (32)     ; 13           ; 512         ; 1    ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 13 (13)          ; 13 (13)         ; 2 (2)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|eth_fifo:rx_fifo                                                                                                     ;
;                   |altsyncram:fifo_rtl_1|                              ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|eth_fifo:rx_fifo|altsyncram:fifo_rtl_1                                                                               ;
;                      |altsyncram_hhi1:auto_generated|                  ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|eth_fifo:rx_fifo|altsyncram:fifo_rtl_1|altsyncram_hhi1:auto_generated                                                ;
;                |eth_fifo:tx_fifo|                                      ; 34 (34)     ; 13           ; 512         ; 1    ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 13 (13)          ; 13 (13)         ; 1 (1)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|eth_fifo:tx_fifo                                                                                                     ;
;                   |altsyncram:fifo_rtl_0|                              ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|eth_fifo:tx_fifo|altsyncram:fifo_rtl_0                                                                               ;
;                      |altsyncram_hhi1:auto_generated|                  ; 0 (0)       ; 0            ; 512         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|eth_fifo:tx_fifo|altsyncram:fifo_rtl_0|altsyncram_hhi1:auto_generated                                                ;
;                |eth_spram_256x32:bd_ram|                               ; 0 (0)       ; 0            ; 8192        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|eth_spram_256x32:bd_ram                                                                                              ;
;                   |altsyncram:altsyncram_component|                    ; 0 (0)       ; 0            ; 8192        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|eth_spram_256x32:bd_ram|altsyncram:altsyncram_component                                                              ;
;                      |altsyncram_11f1:auto_generated|                  ; 0 (0)       ; 0            ; 8192        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|eth_spram_256x32:bd_ram|altsyncram:altsyncram_component|altsyncram_11f1:auto_generated                               ;
;       |PS2Keyboard:\PS2:PS2Kbd|                                        ; 99 (97)     ; 56           ; 0           ; 0    ; 0    ; 0            ; 43 (43)      ; 6 (6)             ; 50 (48)          ; 11 (11)         ; 3 (3)      ; |T8052_Toplevel|T8052:u0|PS2Keyboard:\PS2:PS2Kbd                                                                                                                                                    ;
;          |InputSync:IS1|                                               ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|PS2Keyboard:\PS2:PS2Kbd|InputSync:IS1                                                                                                                                      ;
;       |T51:core51|                                                     ; 1622 (1024) ; 315          ; 4096        ; 2    ; 0    ; 0            ; 1307 (831)   ; 17 (2)            ; 298 (191)        ; 307 (173)       ; 133 (101)  ; |T8052_Toplevel|T8052:u0|T51:core51                                                                                                                                                                 ;
;          |T51_ALU:alu|                                                 ; 571 (374)   ; 111          ; 0           ; 0    ; 0    ; 0            ; 460 (324)    ; 15 (0)            ; 96 (50)          ; 134 (60)        ; 25 (16)    ; |T8052_Toplevel|T8052:u0|T51:core51|T51_ALU:alu                                                                                                                                                     ;
;             |T51_MD:md|                                                ; 197 (96)    ; 61           ; 0           ; 0    ; 0    ; 0            ; 136 (35)     ; 15 (15)           ; 46 (46)          ; 74 (17)         ; 9 (9)      ; |T8052_Toplevel|T8052:u0|T51:core51|T51_ALU:alu|T51_MD:md                                                                                                                                           ;
;                |lpm_mult:Mult0|                                        ; 101 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; 57 (0)          ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:Mult0                                                                                                                            ;
;                   |mult_qk01:auto_generated|                           ; 101 (101)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 101 (101)    ; 0 (0)             ; 0 (0)            ; 57 (57)         ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51:core51|T51_ALU:alu|T51_MD:md|lpm_mult:Mult0|mult_qk01:auto_generated                                                                                                   ;
;          |T51_RAM_Altera:\Altera_MODEL:ram|                            ; 27 (27)     ; 11           ; 4096        ; 2    ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 11 (11)          ; 0 (0)           ; 7 (7)      ; |T8052_Toplevel|T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram                                                                                                                                ;
;             |iram_cyclone:IRAM|                                        ; 0 (0)       ; 0            ; 4096        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM                                                                                                              ;
;                |alt3pram:alt3pram_component|                           ; 0 (0)       ; 0            ; 4096        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component                                                                                  ;
;                   |altdpram:altdpram_component1|                       ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                     ;
;                      |altsyncram:ram_block|                            ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                ;
;                         |altsyncram_49p1:auto_generated|               ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_49p1:auto_generated ;
;                   |altdpram:altdpram_component2|                       ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                     ;
;                      |altsyncram:ram_block|                            ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                ;
;                         |altsyncram_49p1:auto_generated|               ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_49p1:auto_generated ;
;       |T51_Glue:glue51|                                                ; 95 (95)     ; 28           ; 0           ; 0    ; 0    ; 0            ; 67 (67)      ; 2 (2)             ; 26 (26)          ; 0 (0)           ; 8 (8)      ; |T8052_Toplevel|T8052:u0|T51_Glue:glue51                                                                                                                                                            ;
;       |T51_Port:tp0|                                                   ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51_Port:tp0                                                                                                                                                               ;
;       |T51_Port:tp1|                                                   ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51_Port:tp1                                                                                                                                                               ;
;       |T51_Port:tp2|                                                   ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51_Port:tp2                                                                                                                                                               ;
;       |T51_Port:tp3|                                                   ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|T51_Port:tp3                                                                                                                                                               ;
;       |T51_TC01:tc01|                                                  ; 205 (205)   ; 48           ; 0           ; 0    ; 0    ; 0            ; 157 (157)    ; 0 (0)             ; 48 (48)          ; 82 (82)         ; 1 (1)      ; |T8052_Toplevel|T8052:u0|T51_TC01:tc01                                                                                                                                                              ;
;       |T51_TC2:tc2|                                                    ; 74 (74)     ; 48           ; 0           ; 0    ; 0    ; 0            ; 26 (26)      ; 3 (3)             ; 45 (45)          ; 16 (16)         ; 1 (1)      ; |T8052_Toplevel|T8052:u0|T51_TC2:tc2                                                                                                                                                                ;
;       |T51_UART:uart|                                                  ; 145 (145)   ; 76           ; 0           ; 0    ; 0    ; 0            ; 69 (69)      ; 14 (14)           ; 62 (62)          ; 6 (6)           ; 3 (3)      ; |T8052_Toplevel|T8052:u0|T51_UART:uart                                                                                                                                                              ;
;       |rom_cyclone14k:Altera_rom|                                      ; 110 (0)     ; 45           ; 114688      ; 28   ; 0    ; 0            ; 65 (0)       ; 4 (0)             ; 41 (0)           ; 23 (0)          ; 2 (0)      ; |T8052_Toplevel|T8052:u0|rom_cyclone14k:Altera_rom                                                                                                                                                  ;
;          |altsyncram:altsyncram_component|                             ; 110 (0)     ; 45           ; 114688      ; 28   ; 0    ; 0            ; 65 (0)       ; 4 (0)             ; 41 (0)           ; 23 (0)          ; 2 (0)      ; |T8052_Toplevel|T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component                                                                                                                  ;
;             |altsyncram_dsk1:auto_generated|                           ; 110 (0)     ; 45           ; 114688      ; 28   ; 0    ; 0            ; 65 (0)       ; 4 (0)             ; 41 (0)           ; 23 (0)          ; 2 (0)      ; |T8052_Toplevel|T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated                                                                                   ;
;                |altsyncram_25o2:altsyncram1|                           ; 46 (4)      ; 4            ; 114688      ; 28   ; 0    ; 0            ; 42 (0)       ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 2 (0)      ; |T8052_Toplevel|T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|altsyncram_25o2:altsyncram1                                                       ;
;                   |decode_iga:decode5|                                 ; 8 (8)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|altsyncram_25o2:altsyncram1|decode_iga:decode5                                    ;
;                   |decode_iga:decode_a|                                ; 4 (4)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|altsyncram_25o2:altsyncram1|decode_iga:decode_a                                   ;
;                   |mux_2bb:mux6|                                       ; 16 (16)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|altsyncram_25o2:altsyncram1|mux_2bb:mux6                                          ;
;                   |mux_2bb:mux7|                                       ; 14 (14)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |T8052_Toplevel|T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|altsyncram_25o2:altsyncram1|mux_2bb:mux7                                          ;
;                |sld_mod_ram_rom:mgl_prim2|                             ; 64 (43)     ; 41           ; 0           ; 0    ; 0    ; 0            ; 23 (11)      ; 4 (4)             ; 37 (28)          ; 23 (18)         ; 0 (0)      ; |T8052_Toplevel|T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 21 (21)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 0 (0)      ; |T8052_Toplevel|T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr      ;
;       |sevenseg_if:\use_7seg:SevSeg|                                   ; 111 (111)   ; 60           ; 0           ; 0    ; 0    ; 0            ; 51 (51)      ; 4 (4)             ; 56 (56)          ; 15 (15)         ; 7 (7)      ; |T8052_Toplevel|T8052:u0|sevenseg_if:\use_7seg:SevSeg                                                                                                                                               ;
;    |altpll0:\use_dll:dll|                                              ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|altpll0:\use_dll:dll                                                                                                                                                                ;
;       |altpll:altpll_component|                                        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|altpll0:\use_dll:dll|altpll:altpll_component                                                                                                                                        ;
;    |sld_hub:sld_hub_inst|                                              ; 101 (22)    ; 70           ; 0           ; 0    ; 0    ; 0            ; 31 (15)      ; 13 (0)            ; 57 (7)           ; 5 (0)           ; 3 (3)      ; |T8052_Toplevel|sld_hub:sld_hub_inst                                                                                                                                                                ;
;       |lpm_decode:instruction_decoder|                                 ; 5 (0)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder                                                                                                                                 ;
;          |decode_ogi:auto_generated|                                   ; 5 (5)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_ogi:auto_generated                                                                                                       ;
;       |lpm_shiftreg:jtag_ir_register|                                  ; 10 (10)     ; 10           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register                                                                                                                                  ;
;       |sld_dffex:BROADCAST|                                            ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|sld_dffex:BROADCAST                                                                                                                                            ;
;       |sld_dffex:IRF_ENA_0|                                            ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA_0                                                                                                                                            ;
;       |sld_dffex:IRF_ENA|                                              ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA                                                                                                                                              ;
;       |sld_dffex:IRSR|                                                 ; 9 (9)       ; 6            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|sld_dffex:IRSR                                                                                                                                                 ;
;       |sld_dffex:RESET|                                                ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|sld_dffex:RESET                                                                                                                                                ;
;       |sld_dffex:\GEN_IRF:1:IRF|                                       ; 5 (5)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF                                                                                                                                       ;
;       |sld_dffex:\GEN_SHADOW_IRF:1:S_IRF|                              ; 5 (5)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:1:S_IRF                                                                                                                              ;
;       |sld_jtag_state_machine:jtag_state_machine|                      ; 20 (20)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine                                                                                                                      ;
;       |sld_rom_sr:HUB_INFO_REG|                                        ; 21 (21)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 0 (0)      ; |T8052_Toplevel|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG                                                                                                                                        ;
+------------------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; SWITCH1         ; Input    ; ON            ; ON            ; --                    ; --  ;
; clk_50MHz       ; Input    ; --            ; --            ; --                    ; --  ;
; mtx_clk_pad_i   ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; mcoll_pad_i     ; Input    ; ON            ; ON            ; --                    ; --  ;
; SWITCH3         ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSW[4]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; SWITCH4         ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSW[5]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSW[6]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSW[7]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; mcrs_pad_i      ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSW[0]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; RxD232          ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSW[1]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; SWITCH2         ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSW[3]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSW[2]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; mrx_clk_pad_i   ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; mrxdv_pad_i     ; Input    ; ON            ; ON            ; --                    ; --  ;
; mrxd_pad_i[1]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; mrxd_pad_i[3]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; mrxd_pad_i[2]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; mrxerr_pad_i    ; Input    ; ON            ; ON            ; --                    ; --  ;
; mrxd_pad_i[0]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; LED[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED[7]          ; Output   ; --            ; --            ; --                    ; --  ;
; Txd232          ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSeg_D_o[0] ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSeg_D_o[1] ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSeg_D_o[2] ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSeg_D_o[3] ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSeg_D_o[4] ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSeg_D_o[5] ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSeg_D_o[6] ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSeg_D_o[7] ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSegEn_o[0] ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSegEn_o[1] ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSegEn_o[2] ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSegEn_o[3] ; Output   ; --            ; --            ; --                    ; --  ;
; SevenSegEn_o[4] ; Output   ; --            ; --            ; --                    ; --  ;
; ETH_Reset_o     ; Output   ; --            ; --            ; --                    ; --  ;
; mtxd_pad_o[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; mtxd_pad_o[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; mtxd_pad_o[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; mtxd_pad_o[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; mtxen_pad_o     ; Output   ; --            ; --            ; --                    ; --  ;
; mtxerr_pad_o    ; Output   ; --            ; --            ; --                    ; --  ;
; mdc_o           ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM1_nCS       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM1_ADR[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM1_ADR[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM1_ADR[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM1_ADR[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM1_ADR[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM1_ADR[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM1_ADR[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM1_ADR[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM1_ADR[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM1_ADR[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM1_ADR[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM1_ADR[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM1_ADR[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM1_ADR[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM1_ADR[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM1_ADR[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM1_ADR[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM1_ADR[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM1_nWR       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM1_nOE       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM1_nBE[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM1_nBE[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; SCL             ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SDA             ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; Ps2Clk_io       ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; Ps2Dat_io       ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; md_io           ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SRAM1_DB[0]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SRAM1_DB[1]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SRAM1_DB[2]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SRAM1_DB[3]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SRAM1_DB[4]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SRAM1_DB[5]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SRAM1_DB[6]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SRAM1_DB[7]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SRAM1_DB[8]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SRAM1_DB[9]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SRAM1_DB[10]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SRAM1_DB[11]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SRAM1_DB[12]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SRAM1_DB[13]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SRAM1_DB[14]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SRAM1_DB[15]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
+-----------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                   ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SWITCH1                                                                                                                               ;                   ;         ;
;      - Reset_n                                                                                                                        ; 0                 ; ON      ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|CrcHash[5]                                                     ; 0                 ; ON      ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|CrcHash[0]                                                     ; 0                 ; ON      ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|CrcHash[1]                                                     ; 0                 ; ON      ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|CrcHash[4]                                                     ; 0                 ; ON      ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|CrcHash[3]                                                     ; 0                 ; ON      ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|CrcHash[2]                                                     ; 0                 ; ON      ;
; clk_50MHz                                                                                                                             ;                   ;         ;
; mtx_clk_pad_i                                                                                                                         ;                   ;         ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxData[4]                                                       ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxData[0]                                                       ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|MTxEn                                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|MTxD[2]                                                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|MTxD[0]                                                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|MTxErr                                                         ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[31]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StatePreamble                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateFCS                                ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateJam                                ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|CtrlMux               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ControlData[4]        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ControlData[0]        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|MTxD[1]                                                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|MTxD[3]                                                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[30]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ControlData[5]        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxData[5]                                                       ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ControlData[1]        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxData[1]                                                       ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[29]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ControlData[6]        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxData[6]                                                       ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ControlData[2]        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxData[2]                                                       ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[28]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[3]                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[0]                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[1]                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[2]                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ControlData[7]        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxData[7]                                                       ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ControlData[3]        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxData[3]                                                       ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StatePAD                                ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|Collision_Tx2                                                                         ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[15]                         ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[13]                         ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[3]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[9]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[6]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[14]                         ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[5]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[1]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[7]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[2]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[12]                         ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[11]                         ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[0]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[8]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[4]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ByteCnt[10]                         ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxUnderRun                                                      ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateIdle                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|TxCtrlStartFrm        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxStartFrm                                                      ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|Pause                   ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|TxCtrlEndFrm          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxEndFrm                                                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[27]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|DlyCrcCnt[2]                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|DlyCrcCnt[1]                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|DlyCrcCnt[0]                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|SendingCtrlFrm        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateIPG                                ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[4]                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[5]                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[6]                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txstatem:txstatem1|Rule1                                   ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateBackOff                            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_random:random1|RandomLatched[4]                            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_random:random1|RandomLatched[9]                            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_random:random1|RandomLatched[8]                            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_random:random1|RandomLatched[7]                            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_random:random1|RandomLatched[5]                            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_random:random1|RandomLatched[2]                            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_random:random1|RandomLatched[6]                            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_random:random1|RandomLatched[1]                            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_random:random1|RandomLatched[3]                            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|RetryCnt[3]                                                    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|RetryCnt[1]                                                    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|RetryCnt[2]                                                    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|RetryCnt[0]                                                    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|ColWindow                                                      ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ByteCnt[5]            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ByteCnt[1]            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ByteCnt[3]            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ByteCnt[2]            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ByteCnt[4]            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ByteCnt[0]            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxByteCnt[1]                                                    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxByteCnt[0]                                                    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[28]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[4]                                                ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|TxUsedData                                                     ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|Flop                                                            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|WillSendControlFrame  ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|TxDone                                                         ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|DlyCrcCnt[0]          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|DlyCrcCnt[1]          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[24]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[0]                                                ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[26]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[29]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[5]                                                ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[25]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[1]                                                ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[25]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[30]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[6]                                                ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[26]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[2]                                                ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[24]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[7]                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[8]                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[9]                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[10]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[11]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[12]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[13]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateDefer                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[31]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[7]                                                ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[27]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[3]                                                ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|Collision_Tx1                                                                         ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxUnderRun_sync1                                                ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|BlockingTxStatusWrite_sync2                                     ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|TxUsedDataOutDetected                                      ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|TxAbort                                                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|TxUsedDataIn_q        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|TxRetry                                                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|CarrierSense_Tx1                                                                      ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ControlEnd_q          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|LastWord                                                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|BlockTxDone           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|MuxedAbort                                                 ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[23]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[15]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_random:random1|x[4]                                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_random:random1|x[9]                                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_random:random1|x[8]                                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_random:random1|x[7]                                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_random:random1|x[0]                                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_random:random1|x[5]                                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_random:random1|x[2]                                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_random:random1|x[6]                                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_random:random1|x[1]                                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_random:random1|x[3]                                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|StopExcessiveDeferOccured                                      ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxStartFrm_sync1                                                ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|MuxedDone                                                  ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|TPauseRq                                                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|StatusLatch                                                    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|DlyCrcCnt[2]          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[22]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[21]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[20]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|BlockingTxStatusWrite_sync1                                     ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[19]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|NibCnt[14]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|TxPauseRq_sync2                                                                       ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|TxPauseRq_sync3                                                                       ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[18]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[17]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[16]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_macstatus:macstatus1|CarrierSenseLost                                             ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_macstatus:macstatus1|DeferLatched                                                 ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_macstatus:macstatus1|RetryCntLatched[0]                                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_macstatus:macstatus1|RetryCntLatched[1]                                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_macstatus:macstatus1|RetryCntLatched[2]                                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_macstatus:macstatus1|RetryCntLatched[3]                                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[15]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|TxPauseRq_sync1                                                                       ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[14]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[13]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[12]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[11]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|ReadTxDataFromFifo_tck                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[10]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[9]                                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[8]                                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|SetTxCIrq_txclk                                                 ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[7]                                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|ReadTxDataFromFifo_syncb2                                       ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[6]                                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[5]                                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[4]                                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|ResetTxCIrq_sync2                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[3]                                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|ReadTxDataFromFifo_syncb1                                       ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[2]                                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[1]                                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_crc:txcrc|Crc[0]                                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|WillTransmit                                                   ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[20]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[8]                                                ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[21]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[9]                                                ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[22]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[10]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[23]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[11]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[12]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[16]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[13]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[17]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[14]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[18]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[15]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxDataLatched[19]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|TxCtrlStartFrm_q      ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateJam_q                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|BlockingTxStatusWrite_sync3                                     ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|ReadTxDataFromFifo_syncb3                                       ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimerEq0_sync2     ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxAbort_q                                                       ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|TxAbortInLatched                                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|TxDoneInLatched                                            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|PacketFinished                                                 ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_macstatus:macstatus1|RetryLimit                                                   ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateData[1]                            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_macstatus:macstatus1|LateCollLatched                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateData[0]                            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxUsedData_q                                                    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimerEq0_sync1     ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_random:random1|RandomLatched[0]                            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|CarrierSense_Tx2                                                                      ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxStartFrm_sync2                                                ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|PacketFinished_q                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxRetry_q                                                       ; 0                 ; OFF     ;
; mcoll_pad_i                                                                                                                           ;                   ;         ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|Collision_Tx1                                                                         ; 1                 ; ON      ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:MODER_0|DataOut[7]                                 ; 1                 ; ON      ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_macstatus:macstatus1|RxLateCollision                                              ; 1                 ; ON      ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_macstatus:macstatus1|RxColWindow~41                                               ; 1                 ; ON      ;
; SWITCH3                                                                                                                               ;                   ;         ;
;      - InputSync:ISSw3|q1[0]                                                                                                          ; 0                 ; ON      ;
; DIPSW[4]                                                                                                                              ;                   ;         ;
;      - InputSync:\sync_dp:4:ISDIP|q1[0]                                                                                               ; 0                 ; ON      ;
; SWITCH4                                                                                                                               ;                   ;         ;
;      - InputSync:ISSw4|q1[0]                                                                                                          ; 0                 ; ON      ;
; DIPSW[5]                                                                                                                              ;                   ;         ;
;      - InputSync:\sync_dp:5:ISDIP|q1[0]                                                                                               ; 1                 ; ON      ;
; DIPSW[6]                                                                                                                              ;                   ;         ;
;      - InputSync:\sync_dp:6:ISDIP|q1[0]                                                                                               ; 0                 ; ON      ;
; DIPSW[7]                                                                                                                              ;                   ;         ;
;      - InputSync:\sync_dp:7:ISDIP|q1[0]                                                                                               ; 0                 ; ON      ;
; mcrs_pad_i                                                                                                                            ;                   ;         ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|CarrierSense_Tx1                                                                      ; 0                 ; ON      ;
; DIPSW[0]                                                                                                                              ;                   ;         ;
;      - InputSync:\sync_dp:0:ISDIP|q1[0]                                                                                               ; 1                 ; ON      ;
; RxD232                                                                                                                                ;                   ;         ;
;      - InputSync:ISRxd|q1[0]                                                                                                          ; 0                 ; ON      ;
; DIPSW[1]                                                                                                                              ;                   ;         ;
;      - InputSync:\sync_dp:1:ISDIP|q1[0]                                                                                               ; 0                 ; ON      ;
; SWITCH2                                                                                                                               ;                   ;         ;
;      - InputSync:ISSw2|q1[0]                                                                                                          ; 0                 ; ON      ;
; DIPSW[3]                                                                                                                              ;                   ;         ;
;      - InputSync:\sync_dp:3:ISDIP|q1[0]                                                                                               ; 1                 ; ON      ;
; DIPSW[2]                                                                                                                              ;                   ;         ;
;      - InputSync:\sync_dp:2:ISDIP|q1[0]                                                                                               ; 0                 ; ON      ;
; mrx_clk_pad_i                                                                                                                         ;                   ;         ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|ShiftWillEnd                                                    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxByteCnt[1]                                                    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxByteCnt[0]                                                    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxValidBytes[1]                                                 ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxValidBytes[0]                                                 ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[12]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[31]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[30]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[29]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[28]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[27]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[26]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[25]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[24]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[23]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[22]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[21]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[20]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[19]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[18]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[17]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[16]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[15]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[14]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[13]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[12]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[11]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[10]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[9]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[8]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[7]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[6]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[5]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[4]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[3]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[2]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[1]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched2[0]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|LastByteIn                                                      ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxEnableWindow                                                  ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[28]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[20]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxStatusInLatched[1]                                            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxStatusInLatched[2]                                            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxStatusInLatched[3]                                            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxStatusInLatched[4]                                            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxStatusInLatched[6]                                            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxStatusInLatched[7]                                            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|LatchedRxLength[0]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|LatchedRxLength[1]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxStatusInLatched[8]                                            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[13]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[29]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[21]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[14]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[30]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[22]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[15]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[31]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[23]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimer[0]           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimer[1]           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimer[2]           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimer[3]           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimer[4]           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimer[5]           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimer[6]           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimer[7]           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimer[8]           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimer[9]           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimer[10]          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimer[11]          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimer[12]          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimer[13]          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimer[14]          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimer[15]          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[8]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[24]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[16]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[9]                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[25]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[17]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[10]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[26]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[18]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_macstatus:macstatus1|LatchedCrcError                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|ReceivedPauseFrm        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[11]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[27]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[19]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|WriteRxDataToFifo                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|RxEndFrm                                                       ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|ShiftEnded_rck                                                  ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|RxStartFrm_d                                                   ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|LatchedRxStartFrm                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|RxData_d[4]                                                    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|Busy_IRQ_rck                                                    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_macstatus:macstatus1|RxLateCollision                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_macstatus:macstatus1|ShortFrame                                                   ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_macstatus:macstatus1|ReceivedPacketTooBig                                         ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_macstatus:macstatus1|DribbleNibble                                                ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_macstatus:macstatus1|InvalidSymbol                                                ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxaddrcheck:rxaddrcheck1|AddressMiss                       ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ByteCnt[0]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ByteCnt[1]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|RxData_d[5]                                                    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|RxData_d[6]                                                    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|RxData_d[7]                                                    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|LatchedTimerValue[0]    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|ReceivedPauseFrmWAddr   ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|SlotTimer[1]            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|SlotTimer[2]            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|SlotTimer[3]            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|SlotTimer[4]            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|SlotTimer[0]            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|SlotTimer[5]            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|Divider2                ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|LatchedTimerValue[1]    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|LatchedTimerValue[2]    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|LatchedTimerValue[3]    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|LatchedTimerValue[4]    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|LatchedTimerValue[5]    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|LatchedTimerValue[6]    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|LatchedTimerValue[7]    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|LatchedTimerValue[8]    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|LatchedTimerValue[9]    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|LatchedTimerValue[10]   ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|LatchedTimerValue[11]   ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|LatchedTimerValue[12]   ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|LatchedTimerValue[13]   ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|LatchedTimerValue[14]   ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|LatchedTimerValue[15]   ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|RxData_d[0]                                                    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|RxData_d[1]                                                    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|RxData_d[2]                                                    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxstatem:rxstatem1|StateData0                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[29]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[28]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[31]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[30]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[27]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[26]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[25]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[24]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[23]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[22]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[21]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[20]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[19]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[17]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[16]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[18]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[13]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[15]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[14]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[12]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[9]                                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[11]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[10]                                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[8]                                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[7]                                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[6]                                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[5]                                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[4]                                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[2]                                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[3]                                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[1]                                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|Crc[0]                                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ByteCnt[3]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ByteCnt[4]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ByteCnt[5]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ByteCnt[6]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ByteCnt[7]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ByteCnt[8]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ByteCnt[9]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ByteCnt[10]                         ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ByteCnt[11]                         ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ByteCnt[12]                         ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ByteCnt[13]                         ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ByteCnt[14]                         ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ByteCnt[15]                         ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ByteCnt[2]                          ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxstatem:rxstatem1|StateSFD                                ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|ByteCnt[4]              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|ByteCnt[2]              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|ByteCnt[3]              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|ByteCnt[0]              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|ByteCnt[1]              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|OpCodeOK                ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|TypeLengthOK            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxStatusWriteLatched_sync2                                      ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|RxData_d[3]                                                    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|RxEnSync                                                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxstatem:rxstatem1|StateData1                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|RxEndFrm_d                                                     ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|ShiftEndedSync_c1                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|DlyCrcCnt[0]                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|DlyCrcCnt[1]                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|DlyCrcCnt[2]                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|DlyCrcCnt[3]                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|Busy_IRQ_syncb2                                                 ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_macstatus:macstatus1|RxColWindow                                                  ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|AddressOK               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|Broadcast                                                      ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxaddrcheck:rxaddrcheck1|MulticastOK                       ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxaddrcheck:rxaddrcheck1|UnicastOK                         ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxstatem:rxstatem1|StatePreamble                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxstatem:rxstatem1|StateIdle                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|SetRxCIrq_rxclk                                                 ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|DetectionWindow         ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|AssembledTimerValue[8]  ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|AssembledTimerValue[9]  ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|AssembledTimerValue[10] ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|AssembledTimerValue[11] ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|AssembledTimerValue[12] ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|AssembledTimerValue[13] ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|AssembledTimerValue[14] ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|AssembledTimerValue[15] ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|LatchedByte[1]                                                 ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|LatchedByte[2]                                                 ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|IFGCounter[4]                       ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|IFGCounter[3]                       ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|IFGCounter[0]                       ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|IFGCounter[1]                       ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|IFGCounter[2]                       ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxstatem:rxstatem1|StateDrop                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|DlyCrcCnt[2]            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxStatusWriteLatched_sync1                                      ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|LatchedByte[3]                                                 ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|RxAbort_latch                                                                         ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxAbortLatched                                                  ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|Busy_IRQ_syncb1                                                 ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxaddrcheck:rxaddrcheck1|RxAbort                           ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|CrcHash[5]                                                     ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|CrcHash[0]                                                     ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|CrcHash[1]                                                     ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|CrcHash[4]                                                     ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|CrcHash[3]                                                     ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|CrcHash[2]                                                     ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|Multicast                                                      ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|CrcHashGood                                                    ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|WillTransmit_q                                                                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|ResetRxCIrq_sync3                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|ResetRxCIrq_sync2                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|DlyCrcCnt[1]            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|DlyCrcCnt[0]            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_macstatus:macstatus1|LatchedMRxErr                                                ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxAbortSyncb2                                                   ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|ResetRxCIrq_sync1                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|RxAbortRst_sync1                                                                      ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxAbortSyncb1                                                   ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|DelayData                                                      ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|ShiftEndedSync_c2                                               ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|RxAbortRst                                                                            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|RxValid_d                                                      ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_macstatus:macstatus1|LoadRxStatus                                                 ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|LatchedRxLength[14]                                             ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|LatchedRxLength[15]                                             ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|LatchedRxLength[9]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|LatchedRxLength[10]                                             ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|LatchedRxLength[11]                                             ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|LatchedRxLength[12]                                             ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|LatchedRxLength[13]                                             ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|LatchedRxLength[8]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|LatchedRxLength[4]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|LatchedRxLength[5]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|LatchedRxLength[6]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|LatchedRxLength[7]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|LatchedRxLength[3]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|LatchedRxLength[2]                                              ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|AssembledTimerValue[0]  ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|AssembledTimerValue[1]  ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|AssembledTimerValue[2]  ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|AssembledTimerValue[3]  ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|AssembledTimerValue[4]  ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|AssembledTimerValue[5]  ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|AssembledTimerValue[6]  ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|AssembledTimerValue[7]  ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|LatchedByte[4]                                                 ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|LatchedByte[5]                                                 ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|LatchedByte[6]                                                 ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|LatchedByte[7]                                                 ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|RxData[4]                                                      ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|RxData[7]                                                      ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|RxData[5]                                                      ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|RxData[6]                                                      ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|RxData[3]                                                      ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|RxData[2]                                                      ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|RxData[1]                                                      ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|RxData[0]                                                      ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|WillTransmit_q2                                                                       ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|RxStartFrm                                                     ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|RxValid                                                        ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_macstatus:macstatus1|ReceiveEnd                                                   ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|LatchedByte[0]                                                 ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxStatusInLatched[0]                                            ; 0                 ; OFF     ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxStatusInLatched[5]                                            ; 0                 ; OFF     ;
; mrxdv_pad_i                                                                                                                           ;                   ;         ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|RxEnSync                                                                              ; 0                 ; ON      ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|MRxDV_Lb~27                                                                           ; 0                 ; ON      ;
; mrxd_pad_i[1]                                                                                                                         ;                   ;         ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|LatchedByte[5]                                                 ; 0                 ; ON      ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|Equal0~38                                                      ; 0                 ; ON      ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|CrcNext~803                                      ; 0                 ; ON      ;
; mrxd_pad_i[3]                                                                                                                         ;                   ;         ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|LatchedByte[7]                                                 ; 0                 ; ON      ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|CrcNext~808                                      ; 0                 ; ON      ;
; mrxd_pad_i[2]                                                                                                                         ;                   ;         ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|LatchedByte[6]                                                 ; 0                 ; ON      ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|CrcNext~804                                      ; 0                 ; ON      ;
; mrxerr_pad_i                                                                                                                          ;                   ;         ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_macstatus:macstatus1|SetInvalidSymbol~86                                          ; 1                 ; ON      ;
; mrxd_pad_i[0]                                                                                                                         ;                   ;         ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|LatchedByte[4]                                                 ; 1                 ; ON      ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_crc:crcrx|CrcNext~802                                      ; 1                 ; ON      ;
; SCL                                                                                                                                   ;                   ;         ;
;      - InputSync:ISSCL|q1[0]                                                                                                          ; 1                 ; ON      ;
; SDA                                                                                                                                   ;                   ;         ;
;      - InputSync:ISSDA|q1[0]                                                                                                          ; 0                 ; ON      ;
; Ps2Clk_io                                                                                                                             ;                   ;         ;
;      - T8052:u0|PS2Keyboard:\PS2:PS2Kbd|InputSync:IS1|q1[0]                                                                           ; 0                 ; ON      ;
; Ps2Dat_io                                                                                                                             ;                   ;         ;
;      - T8052:u0|T51:core51|SFR_RData[6]~1636                                                                                          ; 1                 ; ON      ;
;      - T8052:u0|PS2Keyboard:\PS2:PS2Kbd|ackReceived~341                                                                               ; 1                 ; ON      ;
;      - T8052:u0|PS2Keyboard:\PS2:PS2Kbd|sReg[8]~896                                                                                   ; 1                 ; ON      ;
; md_io                                                                                                                                 ;                   ;         ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_miim:miim1|eth_shiftreg:shftrg|Prsd[0]                                            ; 1                 ; ON      ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_miim:miim1|eth_shiftreg:shftrg|Prsd[8]                                            ; 1                 ; ON      ;
;      - T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|eth_register:MIITX_DATA_0|DataOut[0]                            ; 1                 ; ON      ;
; SRAM1_DB[0]                                                                                                                           ;                   ;         ;
;      - ExDI_r[0]                                                                                                                      ; 1                 ; ON      ;
; SRAM1_DB[1]                                                                                                                           ;                   ;         ;
;      - ExDI_r[1]                                                                                                                      ; 0                 ; ON      ;
; SRAM1_DB[2]                                                                                                                           ;                   ;         ;
;      - ExDI_r[2]                                                                                                                      ; 1                 ; ON      ;
; SRAM1_DB[3]                                                                                                                           ;                   ;         ;
;      - ExDI_r[3]                                                                                                                      ; 0                 ; ON      ;
; SRAM1_DB[4]                                                                                                                           ;                   ;         ;
;      - ExDI_r[4]                                                                                                                      ; 0                 ; ON      ;
; SRAM1_DB[5]                                                                                                                           ;                   ;         ;
;      - ExDI_r[5]                                                                                                                      ; 0                 ; ON      ;
; SRAM1_DB[6]                                                                                                                           ;                   ;         ;
;      - ExDI_r[6]                                                                                                                      ; 0                 ; ON      ;
; SRAM1_DB[7]                                                                                                                           ;                   ;         ;
;      - ExDI_r[7]                                                                                                                      ; 0                 ; ON      ;
; SRAM1_DB[8]                                                                                                                           ;                   ;         ;
;      - ExDI_r[0]                                                                                                                      ; 0                 ; ON      ;
; SRAM1_DB[9]                                                                                                                           ;                   ;         ;
;      - ExDI_r[1]                                                                                                                      ; 0                 ; ON      ;
; SRAM1_DB[10]                                                                                                                          ;                   ;         ;
;      - ExDI_r[2]                                                                                                                      ; 1                 ; ON      ;
; SRAM1_DB[11]                                                                                                                          ;                   ;         ;
;      - ExDI_r[3]                                                                                                                      ; 1                 ; ON      ;
; SRAM1_DB[12]                                                                                                                          ;                   ;         ;
;      - ExDI_r[4]                                                                                                                      ; 1                 ; ON      ;
; SRAM1_DB[13]                                                                                                                          ;                   ;         ;
;      - ExDI_r[5]                                                                                                                      ; 1                 ; ON      ;
; SRAM1_DB[14]                                                                                                                          ;                   ;         ;
;      - ExDI_r[6]                                                                                                                      ; 0                 ; ON      ;
; SRAM1_DB[15]                                                                                                                          ;                   ;         ;
;      - ExDI_r[7]                                                                                                                      ; 0                 ; ON      ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+----------------------------+--------+----------------------+------------------+
; Name                                                                                                                                                                                               ; Location       ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+----------------------------+--------+----------------------+------------------+
; Reset_n                                                                                                                                                                                            ; LC_X11_Y13_N7  ; 1786    ; Async. clear, Clock enable ; yes    ; Global clock         ; GCLK0            ;
; SRAM1_DB~41                                                                                                                                                                                        ; LC_X26_Y13_N2  ; 17      ; Output enable              ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|decode_iga:decode2|w_anode443w[2]~12                                               ; LC_X36_Y18_N1  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|decode_iga:decode_a|w_anode456w[2]~37                                              ; LC_X36_Y18_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|decode_iga:decode_a|w_anode456w[2]~38                                              ; LC_X36_Y18_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|decode_iga:decode_a|w_anode456w[2]~39                                              ; LC_X36_Y18_N7  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|decode_iga:decode_b|w_anode443w[2]                                                 ; LC_X32_Y14_N9  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|decode_iga:decode_b|w_anode456w[2]~37                                              ; LC_X32_Y14_N3  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|decode_iga:decode_b|w_anode456w[2]~38                                              ; LC_X32_Y11_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|decode_iga:decode_b|w_anode456w[2]~39                                              ; LC_X32_Y18_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a0~0                                                                     ; LC_X36_Y18_N5  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a0~21                                                                    ; LC_X32_Y18_N0  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a104~0                                                                   ; LC_X36_Y14_N7  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a104~22                                                                  ; LC_X32_Y11_N6  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a112~0                                                                   ; LC_X36_Y18_N6  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a112~22                                                                  ; LC_X32_Y18_N7  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a120~0                                                                   ; LC_X36_Y14_N9  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a120~22                                                                  ; LC_X32_Y11_N5  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a16~0                                                                    ; LC_X36_Y18_N0  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a16~22                                                                   ; LC_X32_Y18_N5  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a24~0                                                                    ; LC_X36_Y14_N8  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a24~21                                                                   ; LC_X32_Y11_N7  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a32~0                                                                    ; LC_X36_Y18_N3  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a32~32                                                                   ; LC_X32_Y18_N6  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a40~0                                                                    ; LC_X36_Y14_N6  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a40~32                                                                   ; LC_X32_Y11_N4  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a48~0                                                                    ; LC_X36_Y18_N9  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a48~23                                                                   ; LC_X32_Y18_N8  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a56~0                                                                    ; LC_X36_Y14_N5  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a56~23                                                                   ; LC_X32_Y11_N3  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a64~0                                                                    ; LC_X36_Y14_N4  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a64~22                                                                   ; LC_X32_Y18_N9  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a72~0                                                                    ; LC_X36_Y14_N0  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a72~22                                                                   ; LC_X32_Y11_N9  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a80~0                                                                    ; LC_X36_Y18_N2  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a80~22                                                                   ; LC_X32_Y18_N1  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a88~0                                                                    ; LC_X36_Y14_N1  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a88~22                                                                   ; LC_X32_Y11_N8  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a8~0                                                                     ; LC_X36_Y14_N3  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a8~22                                                                    ; LC_X32_Y11_N0  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a96~0                                                                    ; LC_X36_Y14_N2  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ram_block1a96~22                                                                   ; LC_X32_Y18_N4  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|Wait_o                                                                                                                                                                 ; LC_X27_Y13_N8  ; 37      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|AssembledTimerValue[0]~1518                                                                 ; LC_X28_Y14_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|AssembledTimerValue[8]~1526                                                                 ; LC_X28_Y15_N5  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|LatchedTimerValue[0]~1003                                                                   ; LC_X29_Y14_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|PauseTimer[7]~1084                                                                          ; LC_X36_Y15_N9  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_receivecontrol:receivecontrol1|SetPauseTimer                                                                               ; LC_X26_Y14_N6  ; 18      ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ByteCnt[0]                                                                                ; LC_X23_Y21_N1  ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ResetByteCnt~30                                                                           ; LC_X41_Y17_N5  ; 9       ; Sync. clear                ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|always9~0                                                                                 ; LC_X23_Y21_N9  ; 6       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_macstatus:macstatus1|LoadRxStatus                                                                                                                     ; LC_X25_Y17_N1  ; 31      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_macstatus:macstatus1|ReceivedPacketTooBig~15                                                                                                          ; LC_X25_Y16_N7  ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_miim:miim1|BitCounter[0]~227                                                                                                                          ; LC_X12_Y22_N2  ; 7       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_miim:miim1|UpdateMIIRX_DATAReg                                                                                                                        ; LC_X13_Y20_N5  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_miim:miim1|eth_clockgen:clkgen|Equal0~67                                                                                                              ; LC_X13_Y23_N8  ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_miim:miim1|eth_clockgen:clkgen|MdcEn                                                                                                                  ; LC_X14_Y20_N6  ; 21      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_miim:miim1|eth_clockgen:clkgen|MdcEn_n                                                                                                                ; LC_X14_Y20_N1  ; 15      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_miim:miim1|eth_outputcontrol:outctrl|MdoEn                                                                                                            ; LC_X13_Y22_N8  ; 1       ; Output enable              ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_miim:miim1|eth_shiftreg:shftrg|Prsd[15]~16                                                                                                            ; LC_X14_Y20_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_miim:miim1|eth_shiftreg:shftrg|Prsd[7]~1430                                                                                                           ; LC_X14_Y20_N3  ; 9       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|COLLCONF_Wr[0]                                                                                                                      ; LC_X17_Y18_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|COLLCONF_Wr[2]                                                                                                                      ; LC_X17_Y18_N5  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|CTRLMODER_Wr[0]                                                                                                                     ; LC_X23_Y24_N5  ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|HASH0_Wr[0]                                                                                                                         ; LC_X24_Y20_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|HASH0_Wr[1]                                                                                                                         ; LC_X24_Y20_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|HASH0_Wr[2]                                                                                                                         ; LC_X24_Y20_N9  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|HASH0_Wr[3]                                                                                                                         ; LC_X24_Y20_N3  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|HASH1_Wr[0]                                                                                                                         ; LC_X17_Y19_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|HASH1_Wr[1]                                                                                                                         ; LC_X17_Y19_N1  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|HASH1_Wr[2]                                                                                                                         ; LC_X17_Y19_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|HASH1_Wr[3]                                                                                                                         ; LC_X17_Y19_N3  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|INT_MASK_Wr[0]                                                                                                                      ; LC_X23_Y24_N3  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|IPGR1_Wr[0]                                                                                                                         ; LC_X23_Y24_N4  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|IPGR2_Wr[0]                                                                                                                         ; LC_X17_Y22_N9  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|IPGT_Wr[0]                                                                                                                          ; LC_X23_Y24_N7  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|MAC_ADDR0_Wr[0]                                                                                                                     ; LC_X17_Y19_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|MAC_ADDR0_Wr[1]                                                                                                                     ; LC_X17_Y19_N5  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|MAC_ADDR0_Wr[2]                                                                                                                     ; LC_X17_Y19_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|MAC_ADDR0_Wr[3]                                                                                                                     ; LC_X17_Y19_N7  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|MAC_ADDR1_Wr[0]                                                                                                                     ; LC_X17_Y19_N9  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|MAC_ADDR1_Wr[1]                                                                                                                     ; LC_X17_Y19_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|MIIADDRESS_Wr[0]                                                                                                                    ; LC_X17_Y22_N5  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|MIIADDRESS_Wr[1]                                                                                                                    ; LC_X17_Y22_N3  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|MIIMODER_Wr[0]                                                                                                                      ; LC_X17_Y22_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|MIITX_DATA_Wr[0]                                                                                                                    ; LC_X17_Y22_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|MIITX_DATA_Wr[1]                                                                                                                    ; LC_X17_Y22_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|MODER_Wr[0]                                                                                                                         ; LC_X24_Y21_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|MODER_Wr[1]                                                                                                                         ; LC_X18_Y19_N5  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|PACKETLEN_Wr[0]                                                                                                                     ; LC_X24_Y20_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|PACKETLEN_Wr[1]                                                                                                                     ; LC_X24_Y20_N5  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|PACKETLEN_Wr[2]                                                                                                                     ; LC_X24_Y20_N7  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|PACKETLEN_Wr[3]                                                                                                                     ; LC_X24_Y20_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|TXCTRL_Wr[0]                                                                                                                        ; LC_X18_Y19_N3  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|TXCTRL_Wr[1]                                                                                                                        ; LC_X18_Y19_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_registers:ethreg1|TX_BD_NUM_Wr[0]~43                                                                                                                  ; LC_X17_Y24_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|CrcHash[0]~775                                                                                                                     ; LC_X11_Y13_N9  ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|RxData_d[5]~1274                                                                                                                   ; LC_X23_Y16_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|RxEndFrm                                                                                                                           ; LC_X23_Y16_N2  ; 12      ; Sync. clear                ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|RxStartFrm                                                                                                                         ; LC_X38_Y17_N5  ; 20      ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|DlyCrcCnt[3]~193                                                                                        ; LC_X22_Y16_N8  ; 4       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ResetByteCounter                                                                                        ; LC_X25_Y16_N2  ; 16      ; Sync. clear                ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|eth_rxcounters:rxcounters1|ResetIFGCounter                                                                                         ; LC_X21_Y15_N4  ; 6       ; Sync. clear                ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|PacketFinished_d~18                                                                                                                ; LC_X36_Y24_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|always7~194                                                                                                                        ; LC_X35_Y25_N5  ; 4       ; Sync. clear                ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_random:random1|always1~0                                                                                                       ; LC_X32_Y25_N8  ; 10      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ResetByteCnt                                                                                            ; LC_X36_Y24_N5  ; 16      ; Sync. clear                ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txcounters:txcounters1|ResetNibCnt                                                                                             ; LC_X31_Y25_N8  ; 16      ; Sync. clear                ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateData[0]                                                                                                ; LC_X37_Y23_N6  ; 17      ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|BlockReadTxDataFromMemory~81                                                                                                        ; LC_X42_Y15_N9  ; 15      ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxBDAddress[1]~985                                                                                                                  ; LC_X38_Y20_N2  ; 7       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxBDRead~60                                                                                                                         ; LC_X38_Y19_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[16]~545                                                                                                              ; LC_X38_Y17_N3  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[24]~543                                                                                                              ; LC_X38_Y17_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxDataLatched1[8]~541                                                                                                               ; LC_X38_Y17_N1  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxFifoReset                                                                                                                         ; LC_X42_Y20_N5  ; 10      ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|RxPointerLSB_rst[0]~591                                                                                                             ; LC_X39_Y20_N3  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|SetReadTxDataFromMemory~14                                                                                                          ; LC_X43_Y19_N4  ; 19      ; Clock enable, Sync. load   ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|SetWriteRxDataToFifo~125                                                                                                            ; LC_X39_Y17_N2  ; 35      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TempTxBDAddress~0                                                                                                                   ; LC_X36_Y20_N6  ; 7       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxBDAddress[1]~832                                                                                                                  ; LC_X36_Y23_N9  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxData[0]~1501                                                                                                                      ; LC_X41_Y16_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxLength[3]~2942                                                                                                                    ; LC_X45_Y13_N9  ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxPointerLSB_rst[0]~617                                                                                                             ; LC_X43_Y19_N7  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|TxValidBytesLatched[0]~660                                                                                                          ; LC_X42_Y16_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|WbEn                                                                                                                                ; LC_X37_Y20_N0  ; 10      ; Sync. clear                ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|WbEn_q                                                                                                                              ; LC_X36_Y19_N6  ; 22      ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|WideOr9~26                                                                                                                          ; LC_X39_Y19_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|always13~31                                                                                                                         ; LC_X43_Y19_N0  ; 39      ; Clock enable, Sync. load   ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|always34~0                                                                                                                          ; LC_X27_Y26_N4  ; 8       ; Sync. clear                ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|always50~3                                                                                                                          ; LC_X43_Y16_N5  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|always69~24                                                                                                                         ; LC_X39_Y20_N8  ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|always71~4                                                                                                                          ; LC_X39_Y20_N9  ; 16      ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|comb~103                                                                                                                            ; LC_X36_Y19_N9  ; 2       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|eth_fifo:rx_fifo|always2~31                                                                                                         ; LC_X43_Y21_N7  ; 7       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|eth_fifo:rx_fifo|cnt~492                                                                                                            ; LC_X41_Y21_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|eth_fifo:tx_fifo|cnt[1]~479                                                                                                         ; LC_X45_Y16_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|eth_fifo:tx_fifo|fifo~74                                                                                                            ; LC_X41_Y15_N9  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|m_wb_adr_o[1]~2541                                                                                                                  ; LC_X45_Y22_N8  ; 14      ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|m_wb_adr_o[1]~2546                                                                                                                  ; LC_X44_Y22_N6  ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|m_wb_sel_o[1]~3100                                                                                                                  ; LC_X44_Y22_N1  ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|ram_addr[7]~1566                                                                                                                    ; LC_X37_Y20_N4  ; 7       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|ram_di[6]~1616                                                                                                                      ; LC_X39_Y19_N7  ; 42      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|ram_di[6]~1618                                                                                                                      ; LC_X37_Y20_N9  ; 33      ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|rx_burst_cnt[2]~2496                                                                                                                ; LC_X46_Y19_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|tx_burst_cnt[0]~1405                                                                                                                ; LC_X46_Y21_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|PS2Keyboard:\PS2:PS2Kbd|DataReg[7]~11                                                                                                                                                     ; LC_X41_Y12_N1  ; 9       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|PS2Keyboard:\PS2:PS2Kbd|delayCnt~0                                                                                                                                                        ; LC_X43_Y14_N4  ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|PS2Keyboard:\PS2:PS2Kbd|sReg[6]~895                                                                                                                                                       ; LC_X42_Y14_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|PS2Keyboard:\PS2:PS2Kbd|state.data                                                                                                                                                        ; LC_X41_Y13_N9  ; 23      ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|PS2Keyboard:\PS2:PS2Kbd|state.idle                                                                                                                                                        ; LC_X41_Y13_N4  ; 27      ; Sync. clear                ; no     ; --                   ; --               ;
; T8052:u0|PS2Keyboard:\PS2:PS2Kbd|state~1278                                                                                                                                                        ; LC_X41_Y13_N7  ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|B[7]~848                                                                                                                                                                       ; LC_X23_Y11_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|DPH0[5]~436                                                                                                                                                                    ; LC_X25_Y12_N2  ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|DPL0[3]~436                                                                                                                                                                    ; LC_X25_Y12_N4  ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|Equal16~123                                                                                                                                                                    ; LC_X23_Y11_N1  ; 31      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|Equal23~51                                                                                                                                                                     ; LC_X25_Y10_N3  ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|ICall                                                                                                                                                                          ; LC_X23_Y12_N3  ; 38      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|Inst1[7]~332                                                                                                                                                                   ; LC_X25_Y9_N7   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|Inst2[7]~329                                                                                                                                                                   ; LC_X25_Y9_N4   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|Inst[0]~540                                                                                                                                                                    ; LC_X24_Y8_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|Inst[1]                                                                                                                                                                        ; LC_X24_Y8_N0   ; 72      ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|Int_Trig_r[1]~480                                                                                                                                                              ; LC_X32_Y5_N7   ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|Mem_Wr                                                                                                                                                                         ; LC_X25_Y7_N8   ; 4       ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|OPC[12]~12                                                                                                                                                                     ; LC_X23_Y11_N9  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|PC[15]~1109                                                                                                                                                                    ; LC_X22_Y6_N9   ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|SP[3]~2050                                                                                                                                                                     ; LC_X29_Y5_N4   ; 7       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|SP[3]~2051                                                                                                                                                                     ; LC_X29_Y5_N6   ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|T51_ALU:alu|T51_MD:md|Div_Q[6]~1768                                                                                                                                            ; LC_X11_Y11_N8  ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|T51_ALU:alu|T51_MD:md|Equal2~89                                                                                                                                                ; LC_X12_Y11_N9  ; 19      ; Sync. clear                ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|T51_ALU:alu|T51_MD:md|LessThan0~111                                                                                                                                            ; LC_X12_Y10_N7  ; 19      ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|T51_ALU:alu|T51_MD:md|Tmp1[14]~1586                                                                                                                                            ; LC_X11_Y11_N3  ; 15      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|T51_ALU:alu|T51_MD:md|process1~0                                                                                                                                               ; LC_X15_Y11_N2  ; 29      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|iReady                                                                                                                                                                         ; LC_X24_Y11_N7  ; 48      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|process10~0                                                                                                                                                                    ; LC_X27_Y9_N2   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|process12~6                                                                                                                                                                    ; LC_X22_Y10_N1  ; 20      ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|process4~6                                                                                                                                                                     ; LC_X21_Y11_N9  ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|T51:core51|xxx_flag~122                                                                                                                                                                   ; LC_X35_Y9_N6   ; 9       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|P0_Wr                                                                                                                                                                     ; LC_X36_Y8_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|P1_Wr                                                                                                                                                                     ; LC_X35_Y9_N9   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|P2_Wr                                                                                                                                                                     ; LC_X35_Y9_N8   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|P3_Wr                                                                                                                                                                     ; LC_X35_Y9_N1   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|RCAP2H_Wr                                                                                                                                                                 ; LC_X36_Y8_N2   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|RCAP2L_Wr                                                                                                                                                                 ; LC_X36_Y8_N1   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|SBUF_Wr                                                                                                                                                                   ; LC_X41_Y9_N3   ; 10      ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|SCON_Wr                                                                                                                                                                   ; LC_X41_Y9_N4   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|SevSeg_Con_Wr                                                                                                                                                             ; LC_X36_Y9_N1   ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|SevSeg_Data_Wr[0]                                                                                                                                                         ; LC_X36_Y8_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|SevSeg_Data_Wr[1]                                                                                                                                                         ; LC_X36_Y9_N2   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|SevSeg_Data_Wr[2]                                                                                                                                                         ; LC_X36_Y9_N5   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|SevSeg_Data_Wr[3]                                                                                                                                                         ; LC_X36_Y9_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|SevSeg_En_Wr                                                                                                                                                              ; LC_X36_Y9_N7   ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|T2CON_Wr                                                                                                                                                                  ; LC_X36_Y8_N9   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|TH1_Wr                                                                                                                                                                    ; LC_X41_Y9_N8   ; 10      ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|TH2_Wr                                                                                                                                                                    ; LC_X41_Y9_N5   ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|TL0_Wr                                                                                                                                                                    ; LC_X36_Y9_N3   ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|TL2_Wr                                                                                                                                                                    ; LC_X42_Y10_N5  ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|TMOD_Wr                                                                                                                                                                   ; LC_X36_Y8_N5   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|process0~0                                                                                                                                                                ; LC_X35_Y9_N2   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|process0~1                                                                                                                                                                ; LC_X36_Y8_N4   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|process0~2                                                                                                                                                                ; LC_X35_Y9_N7   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|ps2_ctrl_stat_wr                                                                                                                                                          ; LC_X41_Y9_N1   ; 4       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|T51_Glue:glue51|ps2_data_wr                                                                                                                                                               ; LC_X41_Y9_N6   ; 9       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_TC01:tc01|Cnt0[11]~3255                                                                                                                                                               ; LC_X40_Y5_N2   ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_TC01:tc01|Cnt0[13]~3277                                                                                                                                                               ; LC_X40_Y5_N8   ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_TC01:tc01|Cnt0[1]~3244                                                                                                                                                                ; LC_X37_Y5_N4   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_TC01:tc01|Cnt1[15]~2828                                                                                                                                                               ; LC_X37_Y9_N9   ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_TC01:tc01|Cnt1[3]~2803                                                                                                                                                                ; LC_X37_Y9_N7   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_TC01:tc01|Cnt1[8]~2797                                                                                                                                                                ; LC_X37_Y9_N5   ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_TC2:tc2|Cnt[10]~1821                                                                                                                                                                  ; LC_X42_Y10_N7  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_TC2:tc2|Cnt[6]~1820                                                                                                                                                                   ; LC_X42_Y10_N9  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_UART:uart|Bit_Phase[0]~4                                                                                                                                                              ; LC_X50_Y7_N7   ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_UART:uart|RX_Bit_Cnt[3]~1442                                                                                                                                                          ; LC_X47_Y7_N0   ; 4       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|T51_UART:uart|RX_ShiftReg[0]~2092                                                                                                                                                         ; LC_X47_Y7_N3   ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_UART:uart|SBUF[2]~1585                                                                                                                                                                ; LC_X46_Y6_N4   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_UART:uart|TX_Bit_Cnt[1]~1869                                                                                                                                                          ; LC_X48_Y6_N8   ; 4       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|T51_UART:uart|TX_ShiftReg[4]~2082                                                                                                                                                         ; LC_X47_Y6_N2   ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|T51_UART:uart|TX_ShiftReg[4]~2083                                                                                                                                                         ; LC_X48_Y6_N5   ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|T51_UART:uart|process5~104                                                                                                                                                                ; LC_X49_Y7_N9   ; 19      ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|XRAM_STB_O~38                                                                                                                                                                             ; LC_X27_Y13_N7  ; 9       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|altsyncram_25o2:altsyncram1|decode_iga:decode5|w_anode443w[2]                                    ; LC_X18_Y14_N9  ; 8       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|altsyncram_25o2:altsyncram1|decode_iga:decode5|w_anode443w[2]~12                                 ; LC_X18_Y15_N8  ; 9       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|altsyncram_25o2:altsyncram1|decode_iga:decode5|w_anode456w[2]                                    ; LC_X18_Y14_N4  ; 8       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|altsyncram_25o2:altsyncram1|decode_iga:decode5|w_anode456w[2]~11                                 ; LC_X21_Y12_N9  ; 9       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|altsyncram_25o2:altsyncram1|decode_iga:decode5|w_anode464w[2]                                    ; LC_X18_Y14_N1  ; 8       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|altsyncram_25o2:altsyncram1|decode_iga:decode5|w_anode464w[2]~11                                 ; LC_X18_Y15_N9  ; 9       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|altsyncram_25o2:altsyncram1|decode_iga:decode5|w_anode472w[2]                                    ; LC_X18_Y14_N0  ; 4       ; Write enable               ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|altsyncram_25o2:altsyncram1|decode_iga:decode5|w_anode472w[2]~10                                 ; LC_X18_Y15_N7  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|altsyncram_25o2:altsyncram1|decode_iga:decode_a|w_anode443w[2]~19                                ; LC_X23_Y7_N4   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|altsyncram_25o2:altsyncram1|decode_iga:decode_a|w_anode464w[2]~21                                ; LC_X21_Y8_N4   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|altsyncram_25o2:altsyncram1|decode_iga:decode_a|w_anode464w[2]~22                                ; LC_X21_Y8_N9   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|altsyncram_25o2:altsyncram1|decode_iga:decode_a|w_anode464w[2]~23                                ; LC_X23_Y7_N9   ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~33                                                              ; LC_X17_Y14_N5  ; 4       ; Sync. clear                ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process0~11                                                            ; LC_X18_Y16_N2  ; 14      ; Sync. load                 ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~0                                                             ; LC_X17_Y15_N5  ; 4       ; Async. clear               ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~13                                                            ; LC_X17_Y15_N9  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]~885                                                ; LC_X18_Y13_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~1722     ; LC_X13_Y16_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~386 ; LC_X13_Y16_N7  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~387 ; LC_X13_Y17_N0  ; 5       ; Sync. clear                ; no     ; --                   ; --               ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                       ; JTAG_X1_Y13_N1 ; 141     ; Clock                      ; yes    ; Global clock         ; GCLK2            ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                       ; JTAG_X1_Y13_N1 ; 22      ; Sync. clear                ; no     ; --                   ; --               ;
; altpll0:\use_dll:dll|altpll:altpll_component|_clk0                                                                                                                                                 ; PLL_2          ; 1477    ; Clock                      ; yes    ; Global clock         ; GCLK7            ;
; clk_50MHz                                                                                                                                                                                          ; PIN_G16        ; 1       ; Clock                      ; no     ; --                   ; --               ;
; mrx_clk_pad_i                                                                                                                                                                                      ; PIN_M9         ; 297     ; Clock                      ; yes    ; Global clock         ; GCLK6            ;
; mtx_clk_pad_i                                                                                                                                                                                      ; PIN_T9         ; 231     ; Clock                      ; yes    ; Global clock         ; GCLK5            ;
; sld_hub:sld_hub_inst|CLR_SIGNAL                                                                                                                                                                    ; LC_X15_Y13_N8  ; 25      ; Async. clear               ; yes    ; Global clock         ; GCLK3            ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~0                                                                                                                                                              ; LC_X15_Y15_N7  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENABLE[1]~77                                                                                                                                                              ; LC_X15_Y15_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENA_ENABLE~21                                                                                                                                                             ; LC_X15_Y15_N9  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|comb~52                                                                                                                                                                       ; LC_X15_Y16_N7  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                                                                          ; LC_X12_Y17_N2  ; 16      ; Async. clear               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[0]~203                                                                                                                                                       ; LC_X15_Y16_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[0]                                                                                                                                                 ; LC_X16_Y15_N9  ; 17      ; Async. clear, Sync. load   ; yes    ; Global clock         ; GCLK4            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[3]                                                                                                                                                 ; LC_X16_Y15_N8  ; 7       ; Async. clear               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                                                                            ; LC_X16_Y13_N9  ; 15      ; Async. clear               ; yes    ; Global clock         ; GCLK1            ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[11]                                                                                                                           ; LC_X15_Y13_N7  ; 12      ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[12]                                                                                                                           ; LC_X16_Y13_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                                                                            ; LC_X15_Y17_N4  ; 14      ; Async. clear               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|WORD_SR[3]~1275                                                                                                                                       ; LC_X13_Y16_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[3]~817                                                                                                                                   ; LC_X11_Y16_N0  ; 5       ; Sync. clear                ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[3]~818                                                                                                                                   ; LC_X13_Y16_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+----------------------------+--------+----------------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                  ;
+-------------------------------------------------------------------------+----------------+---------+----------------------+------------------+
; Name                                                                    ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------------------------------------------------------------------------+----------------+---------+----------------------+------------------+
; Reset_n                                                                 ; LC_X11_Y13_N7  ; 1786    ; Global clock         ; GCLK0            ;
; altera_internal_jtag~TCKUTAP                                            ; JTAG_X1_Y13_N1 ; 141     ; Global clock         ; GCLK2            ;
; altpll0:\use_dll:dll|altpll:altpll_component|_clk0                      ; PLL_2          ; 1477    ; Global clock         ; GCLK7            ;
; mrx_clk_pad_i                                                           ; PIN_M9         ; 297     ; Global clock         ; GCLK6            ;
; mtx_clk_pad_i                                                           ; PIN_T9         ; 231     ; Global clock         ; GCLK5            ;
; sld_hub:sld_hub_inst|CLR_SIGNAL                                         ; LC_X15_Y13_N8  ; 25      ; Global clock         ; GCLK3            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[0]                      ; LC_X16_Y15_N9  ; 17      ; Global clock         ; GCLK4            ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0] ; LC_X16_Y13_N9  ; 15      ; Global clock         ; GCLK1            ;
+-------------------------------------------------------------------------+----------------+---------+----------------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                             ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------+---------+
; T8052:u0|T51:core51|ACC[0]                                                                                                       ; 103     ;
; T8052:u0|T51:core51|ACC[7]                                                                                                       ; 101     ;
; T8052:u0|T51:core51|ACC[1]                                                                                                       ; 100     ;
; T8052:u0|T51:core51|ACC[2]                                                                                                       ; 99      ;
; T8052:u0|T51:core51|ACC[3]                                                                                                       ; 98      ;
; T8052:u0|T51:core51|ACC[4]                                                                                                       ; 97      ;
; T8052:u0|T51:core51|ACC[5]                                                                                                       ; 96      ;
; T8052:u0|T51:core51|ACC[6]                                                                                                       ; 94      ;
; T8052:u0|RAM_Addr_r[2]                                                                                                           ; 90      ;
; T8052:u0|RAM_Addr_r[3]                                                                                                           ; 89      ;
; T8052:u0|RAM_Addr_r[4]                                                                                                           ; 85      ;
; T8052:u0|Ethernet:\Eth:enet|m_wb_ack_s~186                                                                                       ; 72      ;
; T8052:u0|T51:core51|Inst[1]                                                                                                      ; 72      ;
; T8052:u0|T51:core51|Inst[5]                                                                                                      ; 72      ;
; T8052:u0|RAM_Addr_r[6]                                                                                                           ; 71      ;
; T8052:u0|RAM_Addr_r[5]                                                                                                           ; 71      ;
; T8052:u0|T51:core51|Inst[4]                                                                                                      ; 70      ;
; T8052:u0|T51:core51|Inst[6]                                                                                                      ; 59      ;
; T8052:u0|T51:core51|Inst[7]                                                                                                      ; 58      ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|MasterWbTX                                                        ; 56      ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|MasterWbRX                                                        ; 49      ;
; T8052:u0|T51:core51|iReady                                                                                                       ; 49      ;
; T8052:u0|T51:core51|Inst[0]                                                                                                      ; 48      ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|address_reg_a[1] ; 47      ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|address_reg_a[0] ; 47      ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|address_reg_b[0] ; 47      ;
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|address_reg_b[1] ; 47      ;
; T8052:u0|T51:core51|Inst[2]                                                                                                      ; 45      ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|cyc_cleared                                                       ; 44      ;
; T8052:u0|T51:core51|INC_DPTR                                                                                                     ; 44      ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|ram_di[6]~1616                                                    ; 42      ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|always13~31                                                       ; 39      ;
; T8052:u0|T51:core51|ICall                                                                                                        ; 38      ;
; T8052:u0|Ethernet:\Eth:enet|Wait_o                                                                                               ; 37      ;
; T8052:u0|T51:core51|FCycle[0]                                                                                                    ; 36      ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|SetWriteRxDataToFifo~125                                          ; 35      ;
; T8052:u0|T51:core51|FCycle[1]                                                                                                    ; 35      ;
; T8052:u0|T51:core51|T51_ALU:alu|IDCPBL_Q[7]~2224                                                                                 ; 35      ;
; T8052:u0|T51:core51|T51_ALU:alu|IDCPBL_Q[4]~2204                                                                                 ; 35      ;
; T8052:u0|T51_TC01:tc01|Cnt0[1]~COMBOUT                                                                                           ; 35      ;
; T8052:u0|T51:core51|Inst[3]                                                                                                      ; 35      ;
; T8052:u0|T51_TC01:tc01|Cnt0[0]~COMBOUT                                                                                           ; 34      ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|ram_di[6]~1618                                                    ; 33      ;
; T8052:u0|T51:core51|Int_AddrA[6]~17684                                                                                           ; 33      ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_txethmac:txethmac1|eth_txstatem:txstatem1|StateFCS                                  ; 33      ;
; T8052:u0|T51:core51|T51_ALU:alu|IDCPBL_Q[6]~2218                                                                                 ; 33      ;
; T8052:u0|T51:core51|T51_ALU:alu|IDCPBL_Q[5]~2210                                                                                 ; 33      ;
; T8052:u0|T51:core51|SP[3]~COMBOUT                                                                                                ; 33      ;
; T8052:u0|T51_TC01:tc01|Cnt0[2]~COMBOUT                                                                                           ; 33      ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_rxethmac:rxethmac1|CrcHash[5]                                                       ; 32      ;
+----------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                           ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                      ; Location                                                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; T8052:u0|Ethernet:\Eth:enet|Ethernet_RAM:Eth_RAM|altsyncram:altsyncram_component|altsyncram_5dh2:auto_generated|ALTSYNCRAM                                                                     ; AUTO ; True Dual Port   ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 16   ; None                     ; M4K_X33_Y14, M4K_X33_Y8, M4K_X33_Y9, M4K_X33_Y7, M4K_X33_Y10, M4K_X33_Y13, M4K_X33_Y12, M4K_X33_Y11, M4K_X33_Y23, M4K_X33_Y24, M4K_X33_Y26, M4K_X33_Y25, M4K_X33_Y17, M4K_X33_Y16, M4K_X33_Y18, M4K_X33_Y20                                                                                                                                                   ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|eth_fifo:rx_fifo|altsyncram:fifo_rtl_1|altsyncram_hhi1:auto_generated|ALTSYNCRAM                                                ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None                     ; M4K_X33_Y19                                                                                                                                                                                                                                                                                                                                                   ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|eth_fifo:tx_fifo|altsyncram:fifo_rtl_0|altsyncram_hhi1:auto_generated|ALTSYNCRAM                                                ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None                     ; M4K_X33_Y15                                                                                                                                                                                                                                                                                                                                                   ;
; T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_wishbone:wishbone|eth_spram_256x32:bd_ram|altsyncram:altsyncram_component|altsyncram_11f1:auto_generated|ALTSYNCRAM                               ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; None                     ; M4K_X33_Y21, M4K_X33_Y22                                                                                                                                                                                                                                                                                                                                      ;
; T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_49p1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048   ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None                     ; M4K_X19_Y8                                                                                                                                                                                                                                                                                                                                                    ;
; T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_49p1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048   ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None                     ; M4K_X19_Y9                                                                                                                                                                                                                                                                                                                                                    ;
; T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|altsyncram_25o2:altsyncram1|ALTSYNCRAM                                                       ; AUTO ; True Dual Port   ; 14336        ; 8            ; 14336        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 114688 ; 14336                       ; 8                           ; 14336                       ; 8                           ; 114688              ; 28   ; ../Software/fg1_http.hex ; M4K_X19_Y21, M4K_X33_Y6, M4K_X19_Y5, M4K_X19_Y7, M4K_X19_Y12, M4K_X33_Y4, M4K_X33_Y5, M4K_X19_Y23, M4K_X33_Y2, M4K_X33_Y3, M4K_X19_Y6, M4K_X19_Y1, M4K_X19_Y19, M4K_X33_Y1, M4K_X19_Y2, M4K_X19_Y10, M4K_X19_Y3, M4K_X19_Y11, M4K_X19_Y20, M4K_X19_Y4, M4K_X19_Y16, M4K_X19_Y14, M4K_X19_Y22, M4K_X19_Y18, M4K_X19_Y13, M4K_X19_Y15, M4K_X19_Y24, M4K_X19_Y17 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; C4s                        ; 7,095 / 30,600 ( 23 % ) ;
; Direct links               ; 583 / 43,552 ( 1 % )    ;
; Global clocks              ; 8 / 8 ( 100 % )         ;
; LAB clocks                 ; 164 / 312 ( 53 % )      ;
; LUT chains                 ; 450 / 10,854 ( 4 % )    ;
; Local interconnects        ; 9,912 / 43,552 ( 23 % ) ;
; M4K buffers                ; 432 / 1,872 ( 23 % )    ;
; R4s                        ; 7,741 / 28,560 ( 27 % ) ;
+----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 7.95) ; Number of LABs  (Total = 656) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 41                            ;
; 2                                          ; 33                            ;
; 3                                          ; 16                            ;
; 4                                          ; 9                             ;
; 5                                          ; 10                            ;
; 6                                          ; 36                            ;
; 7                                          ; 32                            ;
; 8                                          ; 86                            ;
; 9                                          ; 84                            ;
; 10                                         ; 309                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.90) ; Number of LABs  (Total = 656) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 422                           ;
; 1 Clock                            ; 450                           ;
; 1 Clock enable                     ; 190                           ;
; 1 Sync. clear                      ; 17                            ;
; 1 Sync. load                       ; 59                            ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 84                            ;
; 2 Clocks                           ; 26                            ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 8.58) ; Number of LABs  (Total = 656) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 1                             ;
; 1                                           ; 27                            ;
; 2                                           ; 31                            ;
; 3                                           ; 27                            ;
; 4                                           ; 16                            ;
; 5                                           ; 11                            ;
; 6                                           ; 28                            ;
; 7                                           ; 31                            ;
; 8                                           ; 64                            ;
; 9                                           ; 80                            ;
; 10                                          ; 227                           ;
; 11                                          ; 43                            ;
; 12                                          ; 20                            ;
; 13                                          ; 17                            ;
; 14                                          ; 9                             ;
; 15                                          ; 8                             ;
; 16                                          ; 6                             ;
; 17                                          ; 4                             ;
; 18                                          ; 4                             ;
; 19                                          ; 1                             ;
; 20                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.39) ; Number of LABs  (Total = 656) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 51                            ;
; 2                                               ; 82                            ;
; 3                                               ; 90                            ;
; 4                                               ; 59                            ;
; 5                                               ; 64                            ;
; 6                                               ; 67                            ;
; 7                                               ; 65                            ;
; 8                                               ; 83                            ;
; 9                                               ; 31                            ;
; 10                                              ; 44                            ;
; 11                                              ; 4                             ;
; 12                                              ; 3                             ;
; 13                                              ; 3                             ;
; 14                                              ; 3                             ;
; 15                                              ; 3                             ;
; 16                                              ; 1                             ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.14) ; Number of LABs  (Total = 656) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 7                             ;
; 3                                            ; 10                            ;
; 4                                            ; 15                            ;
; 5                                            ; 19                            ;
; 6                                            ; 31                            ;
; 7                                            ; 39                            ;
; 8                                            ; 40                            ;
; 9                                            ; 37                            ;
; 10                                           ; 40                            ;
; 11                                           ; 35                            ;
; 12                                           ; 24                            ;
; 13                                           ; 36                            ;
; 14                                           ; 46                            ;
; 15                                           ; 37                            ;
; 16                                           ; 40                            ;
; 17                                           ; 22                            ;
; 18                                           ; 35                            ;
; 19                                           ; 33                            ;
; 20                                           ; 45                            ;
; 21                                           ; 31                            ;
; 22                                           ; 33                            ;
; 23                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; Reserve ASDO pin after configuration.        ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+--------------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                        ;
+--------------------------------------------------------------------------------+-----------------------------+
; Name                                                                           ; Value                       ;
+--------------------------------------------------------------------------------+-----------------------------+
; Mid Wire Use - Fit Attempt 1                                                   ; 40                          ;
; Mid Slack - Fit Attempt 1                                                      ; 10223                       ;
; Internal Atom Count - Fit Attempt 1                                            ; 5215                        ;
; LE/ALM Count - Fit Attempt 1                                                   ; 5215                        ;
; LAB Count - Fit Attempt 1                                                      ; 656                         ;
; Outputs per Lab - Fit Attempt 1                                                ; 5.413                       ;
; Inputs per LAB - Fit Attempt 1                                                 ; 11.752                      ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 1.412                       ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:656                       ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:314;1:209;2:133           ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:298;1:213;2:139;3:6       ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:298;1:213;2:139;3:6       ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:208;1:104;2:206;3:135;4:3 ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:208;1:104;2:206;3:135;4:3 ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:625;1:28;2:3              ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:656                       ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:314;1:301;2:41            ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:180;1:52;2:397;3:27       ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:180;1:276;2:200           ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:656                       ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:180;1:454;2:22            ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:329;1:327                 ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:59;1:597                  ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:582;1:74                  ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:656                       ;
; LEs in Chains - Fit Attempt 1                                                  ; 847                         ;
; LEs in Long Chains - Fit Attempt 1                                             ; 561                         ;
; LABs with Chains - Fit Attempt 1                                               ; 119                         ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 1                           ;
; Time - Fit Attempt 1                                                           ; 68                          ;
; Time in tsm_tan.dll - Fit Attempt 1                                            ; 2.584                       ;
+--------------------------------------------------------------------------------+-----------------------------+


+---------------------------------------------+
; Advanced Data - Placement                   ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Auto Fit Point 2 - Fit Attempt 1    ; f0    ;
; Auto Fit Point 2 - Fit Attempt 1    ; ff    ;
; Early Wire Use - Fit Attempt 1      ; 14    ;
; Early Slack - Fit Attempt 1         ; 6401  ;
; Auto Fit Point 3 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff    ;
; Mid Wire Use - Fit Attempt 1        ; 24    ;
; Mid Slack - Fit Attempt 1           ; 8979  ;
; Late Wire Use - Fit Attempt 1       ; 27    ;
; Late Slack - Fit Attempt 1          ; 8979  ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff    ;
; Time - Fit Attempt 1                ; 45    ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 8.492 ;
+-------------------------------------+-------+


+----------------------------------------------+
; Advanced Data - Routing                      ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Slack - Fit Attempt 1         ; 15532  ;
; Early Wire Use - Fit Attempt 1      ; 26     ;
; Peak Regional Wire - Fit Attempt 1  ; 43     ;
; Mid Slack - Fit Attempt 1           ; 13678  ;
; Late Slack - Fit Attempt 1          ; 13678  ;
; Late Slack - Fit Attempt 1          ; 13678  ;
; Late Wire Use - Fit Attempt 1       ; 27     ;
; Time - Fit Attempt 1                ; 43     ;
; Time in tsm_dat.dll - Fit Attempt 1 ; 0.040  ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 26.037 ;
+-------------------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Dec 12 10:36:59 2006
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off t51_elektor -c ex24
Info: Selected device EP1C12F256C6 for design "ex24"
Info: Implementing parameter values for PLL "altpll0:\use_dll:dll|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for altpll0:\use_dll:dll|altpll:altpll_component|_clk0 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C6F256C6 is compatible
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Promoted PLL clock signals
    Info: Promoted signal "altpll0:\use_dll:dll|altpll:altpll_component|_clk0" to use global clock (user assigned)
Info: Completed PLL Placement Operation
Info: Automatically promoted signal "mrx_clk_pad_i" to use Global clock
Info: Pin "mrx_clk_pad_i" drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted signal "mtx_clk_pad_i" to use Global clock
Info: Pin "mtx_clk_pad_i" drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted signal "altera_internal_jtag~TCKUTAP" to use Global clock
Info: Automatically promoted some destinations of signal "Reset_n" to use Global clock
    Info: Destination "ETH_Reset_o" may be non-global or may not use global clock
    Info: Destination "T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[4]" may be non-global or may not use global clock
    Info: Destination "T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[5]" may be non-global or may not use global clock
    Info: Destination "T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[6]" may be non-global or may not use global clock
    Info: Destination "T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[7]" may be non-global or may not use global clock
    Info: Destination "T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[0]" may be non-global or may not use global clock
    Info: Destination "T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[1]" may be non-global or may not use global clock
    Info: Destination "T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[3]" may be non-global or may not use global clock
    Info: Destination "T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|wrdata_r[2]" may be non-global or may not use global clock
    Info: Destination "T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_maccontrol:maccontrol1|eth_transmitcontrol:transmitcontrol1|ResetByteCnt~30" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted signal "sld_hub:sld_hub_inst|CLR_SIGNAL" to use Global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[0]" to use Global clock
    Info: Destination "sld_hub:sld_hub_inst|hub_tdo~1004" may be non-global or may not use global clock
    Info: Destination "T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg" may be non-global or may not use global clock
    Info: Destination "T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process4~0" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]" to use Global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[1]" may be non-global or may not use global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing: elapsed time is 00:00:03
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "FLASH_nCE" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_nOE" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_nWR" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_ADR[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_ADR[10]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_ADR[11]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_ADR[12]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_ADR[13]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_ADR[14]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_ADR[15]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_ADR[16]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_ADR[17]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_ADR[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_ADR[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_ADR[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_ADR[4]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_ADR[5]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_ADR[6]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_ADR[7]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_ADR[8]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_ADR[9]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_DB[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_DB[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_DB[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_DB[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_DB[4]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_DB[5]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_DB[6]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_DB[7]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_nBE[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_nBE[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_nCS" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_nOE" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM2_nWR" is assigned to location or region, but does not exist in design
    Warning: Node "VgaBl0" is assigned to location or region, but does not exist in design
    Warning: Node "VgaBl1" is assigned to location or region, but does not exist in design
    Warning: Node "VgaGr0" is assigned to location or region, but does not exist in design
    Warning: Node "VgaGr1" is assigned to location or region, but does not exist in design
    Warning: Node "VgaHsync" is assigned to location or region, but does not exist in design
    Warning: Node "VgaRd0" is assigned to location or region, but does not exist in design
    Warning: Node "VgaRd1" is assigned to location or region, but does not exist in design
    Warning: Node "VgaVsync" is assigned to location or region, but does not exist in design
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:01:08
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:45
Info: Estimated most critical path is memory to memory delay of 29.344 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = M4K_X19_Y8; Fanout = 1; MEM Node = 'T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_49p1:auto_generated|ram_block1a0~portb_address_reg7'
    Info: 2: + IC(0.000 ns) + CELL(3.321 ns) = 3.321 ns; Loc. = M4K_X19_Y8; Fanout = 1; MEM Node = 'T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|iram_cyclone:IRAM|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_49p1:auto_generated|q_b[0]'
    Info: 3: + IC(0.628 ns) + CELL(0.340 ns) = 4.289 ns; Loc. = LAB_X17_Y8; Fanout = 3; COMB Node = 'T8052:u0|T51:core51|T51_RAM_Altera:\Altera_MODEL:ram|Mem_A[0]~96'
    Info: 4: + IC(0.162 ns) + CELL(0.340 ns) = 4.791 ns; Loc. = LAB_X17_Y8; Fanout = 23; COMB Node = 'T8052:u0|T51:core51|Op_A[0]~472'
    Info: 5: + IC(0.689 ns) + CELL(0.340 ns) = 5.820 ns; Loc. = LAB_X18_Y9; Fanout = 3; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|B_i~710'
    Info: 6: + IC(0.294 ns) + CELL(0.443 ns) = 6.557 ns; Loc. = LAB_X18_Y9; Fanout = 2; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|Add0~118COUT1_129'
    Info: 7: + IC(0.000 ns) + CELL(0.062 ns) = 6.619 ns; Loc. = LAB_X18_Y9; Fanout = 2; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|Add0~116COUT1'
    Info: 8: + IC(0.000 ns) + CELL(0.199 ns) = 6.818 ns; Loc. = LAB_X18_Y9; Fanout = 2; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|Add0~122'
    Info: 9: + IC(0.000 ns) + CELL(0.523 ns) = 7.341 ns; Loc. = LAB_X18_Y9; Fanout = 3; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|Add0~125'
    Info: 10: + IC(0.771 ns) + CELL(0.443 ns) = 8.555 ns; Loc. = LAB_X14_Y9; Fanout = 2; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|Add2~102COUT1_104'
    Info: 11: + IC(0.000 ns) + CELL(0.062 ns) = 8.617 ns; Loc. = LAB_X14_Y9; Fanout = 2; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|Add2~96COUT1'
    Info: 12: + IC(0.000 ns) + CELL(0.062 ns) = 8.679 ns; Loc. = LAB_X14_Y9; Fanout = 2; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|Add2~98COUT1_105'
    Info: 13: + IC(0.000 ns) + CELL(0.062 ns) = 8.741 ns; Loc. = LAB_X14_Y9; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|Add2~100COUT1_106'
    Info: 14: + IC(0.000 ns) + CELL(0.468 ns) = 9.209 ns; Loc. = LAB_X14_Y9; Fanout = 3; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|Add2~93'
    Info: 15: + IC(0.689 ns) + CELL(0.340 ns) = 10.238 ns; Loc. = LAB_X13_Y8; Fanout = 2; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|Add5~152'
    Info: 16: + IC(0.048 ns) + CELL(0.454 ns) = 10.740 ns; Loc. = LAB_X13_Y8; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|ACC_Q~15210'
    Info: 17: + IC(0.162 ns) + CELL(0.340 ns) = 11.242 ns; Loc. = LAB_X13_Y8; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|ACC_Q~15211'
    Info: 18: + IC(0.162 ns) + CELL(0.340 ns) = 11.744 ns; Loc. = LAB_X13_Y8; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|ACC_Q~15212'
    Info: 19: + IC(0.414 ns) + CELL(0.088 ns) = 12.246 ns; Loc. = LAB_X13_Y8; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|ACC_Q~15213'
    Info: 20: + IC(0.414 ns) + CELL(0.088 ns) = 12.748 ns; Loc. = LAB_X13_Y8; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|ACC_Q~15214'
    Info: 21: + IC(0.414 ns) + CELL(0.088 ns) = 13.250 ns; Loc. = LAB_X13_Y8; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|ACC_Q~15215'
    Info: 22: + IC(0.818 ns) + CELL(0.225 ns) = 14.293 ns; Loc. = LAB_X12_Y6; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|ACC_Q~15216'
    Info: 23: + IC(0.048 ns) + CELL(0.454 ns) = 14.795 ns; Loc. = LAB_X12_Y6; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|ACC_Q~15217'
    Info: 24: + IC(0.048 ns) + CELL(0.454 ns) = 15.297 ns; Loc. = LAB_X12_Y6; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|ACC_Q~15218'
    Info: 25: + IC(0.162 ns) + CELL(0.340 ns) = 15.799 ns; Loc. = LAB_X12_Y6; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|ACC_Q~15219'
    Info: 26: + IC(0.162 ns) + CELL(0.340 ns) = 16.301 ns; Loc. = LAB_X12_Y6; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|ACC_Q~15220'
    Info: 27: + IC(0.277 ns) + CELL(0.225 ns) = 16.803 ns; Loc. = LAB_X12_Y6; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|ACC_Q[7]~15241'
    Info: 28: + IC(0.162 ns) + CELL(0.340 ns) = 17.305 ns; Loc. = LAB_X12_Y6; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|ACC_Q[7]~15221'
    Info: 29: + IC(0.162 ns) + CELL(0.340 ns) = 17.807 ns; Loc. = LAB_X12_Y6; Fanout = 2; COMB Node = 'T8052:u0|T51:core51|T51_ALU:alu|ACC_Q[7]~15222'
    Info: 30: + IC(1.580 ns) + CELL(0.225 ns) = 19.612 ns; Loc. = LAB_X22_Y8; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|Next_ACC_Z~61'
    Info: 31: + IC(0.162 ns) + CELL(0.340 ns) = 20.114 ns; Loc. = LAB_X22_Y8; Fanout = 3; COMB Node = 'T8052:u0|T51:core51|process12~1224'
    Info: 32: + IC(0.414 ns) + CELL(0.088 ns) = 20.616 ns; Loc. = LAB_X22_Y8; Fanout = 3; COMB Node = 'T8052:u0|T51:core51|J_Skip~215'
    Info: 33: + IC(0.277 ns) + CELL(0.225 ns) = 21.118 ns; Loc. = LAB_X22_Y8; Fanout = 6; COMB Node = 'T8052:u0|T51:core51|IStart~49'
    Info: 34: + IC(0.414 ns) + CELL(0.088 ns) = 21.620 ns; Loc. = LAB_X22_Y8; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|Stall_pipe~675'
    Info: 35: + IC(0.414 ns) + CELL(0.088 ns) = 22.122 ns; Loc. = LAB_X22_Y8; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|NPC~1954'
    Info: 36: + IC(0.385 ns) + CELL(0.340 ns) = 22.847 ns; Loc. = LAB_X23_Y8; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|NPC~1955'
    Info: 37: + IC(0.162 ns) + CELL(0.340 ns) = 23.349 ns; Loc. = LAB_X23_Y8; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|NPC~1956'
    Info: 38: + IC(0.048 ns) + CELL(0.454 ns) = 23.851 ns; Loc. = LAB_X23_Y8; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|NPC~1957'
    Info: 39: + IC(0.589 ns) + CELL(0.454 ns) = 24.894 ns; Loc. = LAB_X24_Y6; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|NPC~1961'
    Info: 40: + IC(0.162 ns) + CELL(0.340 ns) = 25.396 ns; Loc. = LAB_X24_Y6; Fanout = 1; COMB Node = 'T8052:u0|T51:core51|ROM_Addr[4]~4709'
    Info: 41: + IC(0.277 ns) + CELL(0.225 ns) = 25.898 ns; Loc. = LAB_X24_Y6; Fanout = 2; COMB Node = 'T8052:u0|T51:core51|ROM_Addr[4]~4710'
    Info: 42: + IC(0.203 ns) + CELL(0.340 ns) = 26.441 ns; Loc. = LAB_X24_Y6; Fanout = 32; COMB Node = 'T8052:u0|T51:core51|ROM_Addr[4]~4711'
    Info: 43: + IC(2.608 ns) + CELL(0.295 ns) = 29.344 ns; Loc. = M4K_X19_Y24; Fanout = 1; MEM Node = 'T8052:u0|rom_cyclone14k:Altera_rom|altsyncram:altsyncram_component|altsyncram_dsk1:auto_generated|altsyncram_25o2:altsyncram1|ram_block3a8~porta_address_reg4'
    Info: Total cell delay = 14.963 ns ( 50.99 % )
    Info: Total interconnect delay = 14.381 ns ( 49.01 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 23% of the available device resources. Peak interconnect usage is 43%
    Info: The peak interconnect region extends from location x21_y14 to location x31_y27
Info: Fitter routing operations ending: elapsed time is 00:00:43
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0] uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|jtag_debug_mode -- routed using non-global resources
Warning: Following 3 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin SRAM1_ADR[15] has GND driving its datain port
    Info: Pin SRAM1_ADR[16] has GND driving its datain port
    Info: Pin SRAM1_ADR[17] has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: T8052:u0|PS2Keyboard:\PS2:PS2Kbd|Ps2DataOut
        Info: Type bidirectional pin Ps2Dat_io uses the LVTTL I/O standard
    Info: Following pins have the same output enable: SRAM1_DB~41
        Info: Type bidirectional pin SRAM1_DB[6] uses the LVTTL I/O standard
        Info: Type bidirectional pin SRAM1_DB[14] uses the LVTTL I/O standard
        Info: Type bidirectional pin SRAM1_DB[5] uses the LVTTL I/O standard
        Info: Type bidirectional pin SRAM1_DB[13] uses the LVTTL I/O standard
        Info: Type bidirectional pin SRAM1_DB[0] uses the LVTTL I/O standard
        Info: Type bidirectional pin SRAM1_DB[4] uses the LVTTL I/O standard
        Info: Type bidirectional pin SRAM1_DB[8] uses the LVTTL I/O standard
        Info: Type bidirectional pin SRAM1_DB[12] uses the LVTTL I/O standard
        Info: Type bidirectional pin SRAM1_DB[3] uses the LVTTL I/O standard
        Info: Type bidirectional pin SRAM1_DB[7] uses the LVTTL I/O standard
        Info: Type bidirectional pin SRAM1_DB[11] uses the LVTTL I/O standard
        Info: Type bidirectional pin SRAM1_DB[15] uses the LVTTL I/O standard
        Info: Type bidirectional pin SRAM1_DB[2] uses the LVTTL I/O standard
        Info: Type bidirectional pin SRAM1_DB[10] uses the LVTTL I/O standard
        Info: Type bidirectional pin SRAM1_DB[1] uses the LVTTL I/O standard
        Info: Type bidirectional pin SRAM1_DB[9] uses the LVTTL I/O standard
    Info: Following pins have the same output enable: T8052:u0|PS2Keyboard:\PS2:PS2Kbd|Ps2ClockOut
        Info: Type bidirectional pin Ps2Clk_io uses the LVTTL I/O standard
    Info: Following pins have the same output enable: T8052:u0|T51_Port:tp0|Port_Output[0]
        Info: Type bidirectional pin SDA uses the LVTTL I/O standard
    Info: Following pins have the same output enable: T8052:u0|T51_Port:tp0|Port_Output[1]
        Info: Type bidirectional pin SCL uses the LVTTL I/O standard
    Info: Following pins have the same output enable: T8052:u0|Ethernet:\Eth:enet|eth_top:eth1|eth_miim:miim1|eth_outputcontrol:outctrl|MdoEn
        Info: Type bidirectional pin md_io uses the LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 44 warnings
    Info: Processing ended: Tue Dec 12 10:40:35 2006
    Info: Elapsed time: 00:03:36


