| 주제/단락                    | 내용                                                                                                |
|:-----------------------------|:----------------------------------------------------------------------------------------------------|
| CPU의 기본 동작              | 기억장치에 저장된 명령어를 인출하고 실행하여 실제 작업을 수행한다.                                  |
| 명령어 사이클 정의           | CPU가 한 개의 명령어를 처리하기 위해 거치는 전체 과정으로 전원 종료나 치명적 오류까지 반복된다.     |
| 명령어 사이클 구성           | 인출 사이클과 실행 사이클로 나뉜다.                                                                 |
| 인출 사이클(마이크로연산)    | t0: MAR ← PC; t1: MBR ← M[MAR], PC ← PC+1; t2: IR ← MBR.                                            |
| 실행 사이클 개요             | IR 해독 결과에 따라 데이터 이동/처리/저장/프로그램 제어를 수행한다.                                 |
| PC(Program Counter)          | 다음에 인출할 명령어 주소 저장; 분기 시 목적지 주소로 갱신되고 일반적으로 명령어 길이만큼 증가한다. |
| AC(Accumulator)              | 연산에 사용되는 임시 저장소로 ALU의 산술/논리 연산에 참여한다.                                      |
| IR(Instruction Register)     | 가장 최근 인출된 명령어 코드 저장; 제어장치는 이를 해독해 제어신호를 발생한다.                      |
| MAR(Memory Address Register) | 메모리 접근 대상의 주소를 일시 저장하여 주소버스로 출력한다.                                        |
| MBR(Memory Buffer Register)  | 메모리로부터 읽혀오거나 메모리에 쓰일 데이터를 일시 저장한다.                                       |
| DR(Data Register)            | CPU 내부 데이터의 임시 저장(범용 레지스터 용도).                                                    |
| I/O AR / I/O BR              | 각각 I/O 장치 주소 지정 / I/O와 CPU 간 데이터 교환 버퍼.                                            |
| SP(Stack Pointer)            | 스택 최상위 주소를 가리키며 복귀 주소 등 문맥 저장에 사용된다.                                      |
| SR/PSW(Status Register)      | 연산 결과 상태 등 조건 플래그를 보유하는 특수 레지스터.                                             |
| 조건 플래그                  | S(부호), Z(제로), C(올림/빌림), E(동등), V(오버플로우), I(인터럽트), P(모드).                       |
| 클럭                         | CPU와 주변 회로를 동기화하는 주기적 펄스; 주기=1/주파수.                                            |
| 마이크로연산                 | 클럭 주기마다 수행되는 최소 동작 단위.                                                              |
| LOAD 명령(메모리→AC)         | t0: MAR ← IR(addr); t1: MBR ← M[MAR]; t2: AC ← MBR.                                                 |
| STORE 명령(AC→메모리)        | t0: MAR ← IR(addr); t1: MBR ← AC; t2: M[MAR] ← MBR.                                                 |
| ADD 명령(AC ← AC + M[addr])  | t0: MAR ← IR(addr); t1: MBR ← M[MAR]; t2: AC ← AC + MBR.                                            |
| JUMP 명령                    | t0: PC ← IR(addr); 다음 인출에서 해당 주소로 분기한다.                                              |
| 간접 사이클 정의             | 명령어에 포함된 주소를 이용해 실제 유효주소를 추가로 인출·갱신하는 중간 사이클.                     |
| 간접 사이클(마이크로연산)    | t0: MAR ← IR(addr); t1: MBR ← M[MAR]; t2: IR(addr) ← MBR.                                           |
| 사이클 시간 예시(2 GHz)      | 클럭주기 0.5 ns; 인출3+실행3=3.0 ns(예).                                                            |
| 명령어별 시간 예시           | LOAD/ADD=9클럭, STORE=6, JUMP=4 → 2 GHz에서 14 ns(총 28클럭).                                       |
| 인터럽트 정의                | 정상 실행 도중 외부·내부·소프트웨어 요청으로 현재 작업을 중단하고 서비스 루틴을 수행한다.           |
| 인터럽트 처리 과정           | 요청 감지→현재 명령 완료→상태 저장→ISR 시작주소로 분기→복귀 시 상태 복원.                           |
| 인터럽트(마이크로연산)       | t0: MBR ← PC; t1: MAR ← SP, PC ← ISR 시작주소; t2: M[MAR] ← MBR, SP ← SP − 1.                       |
| 다중 인터럽트 처리①          | 서비스 중 새 요청을 금지(인터럽트 플래그로 비활성화).                                               |
| 다중 인터럽트 처리②          | 우선순위가 높은 요청이 낮은 요청을 선점할 수 있도록 우선순위 기반 처리.                             |
| 서브루틴 호출(CALL)          | t0: MBR ← PC; t1: MAR ← SP, PC ← X; t2: M[MAR] ← MBR, SP ← SP − 1.                                  |
| 서브루틴 복귀(RET)           | t0: SP ← SP + 1; t1: MAR ← SP; t2: MBR ← M[MAR]; t3: PC ← MBR.                                      |