# lab3实验内容：状态机不同的Verilog描述方式
