Fitter report for Mercury
Mon May 18 19:06:55 2009
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Pin-Out File
  8. Fitter Resource Usage Summary
  9. Input Pins
 10. Output Pins
 11. Dual Purpose and Dedicated Pins
 12. Bidir Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. |Mercury|receiver:receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ALTSYNCRAM
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Interconnect Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing
 38. Advanced Data - General
 39. Advanced Data - Placement Preparation
 40. Advanced Data - Placement
 41. Advanced Data - Routing
 42. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+------------------------------------+-----------------------------------------+
; Fitter Status                      ; Successful - Mon May 18 19:06:55 2009   ;
; Quartus II Version                 ; 9.0 Build 132 02/25/2009 SJ Web Edition ;
; Revision Name                      ; Mercury                                 ;
; Top-level Entity Name              ; Mercury                                 ;
; Family                             ; Cyclone III                             ;
; Device                             ; EP3C25Q240C8                            ;
; Timing Models                      ; Final                                   ;
; Total logic elements               ; 9,653 / 24,624 ( 39 % )                 ;
;     Total combinational functions  ; 7,828 / 24,624 ( 32 % )                 ;
;     Dedicated logic registers      ; 7,470 / 24,624 ( 30 % )                 ;
; Total registers                    ; 7470                                    ;
; Total pins                         ; 61 / 149 ( 41 % )                       ;
; Total virtual pins                 ; 0                                       ;
; Total memory bits                  ; 84,380 / 608,256 ( 14 % )               ;
; Embedded Multiplier 9-bit elements ; 22 / 132 ( 17 % )                       ;
; Total PLLs                         ; 0 / 4 ( 0 % )                           ;
+------------------------------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; EP3C25Q240C8        ;                                       ;
; Use TimeQuest Timing Analyzer                                      ; Off                 ; On                                    ;
; Nominal Core Supply Voltage                                        ; 1.2V                ;                                       ;
; Fit Attempts to Skip                                               ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                ; 3.0-V LVTTL         ;                                       ;
; Optimize Multi-Corner Timing                                       ; On                  ; Off                                   ;
; PowerPlay Power Optimization                                       ; Extra effort        ; Normal compilation                    ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                  ; Off                                   ;
; Fitter Effort                                                      ; Standard Fit        ; Auto Fit                              ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; On                  ; On                                    ;
; Limit to One Fitting Attempt                                       ; Off                 ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; PCI I/O                                                            ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                    ; On                  ; On                                    ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Stop After Congestion Map Generation                               ; Off                 ; Off                                   ;
; Save Intermediate Fitting Results                                  ; Off                 ; Off                                   ;
; Synchronizer Identification                                        ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; ATTRLY         ; Missing drive strength and slew rate ;
; A6             ; Missing drive strength and slew rate ;
; A12            ; Missing drive strength and slew rate ;
; C23            ; Missing drive strength and slew rate ;
; MDOUT          ; Missing drive strength and slew rate ;
; CDIN           ; Missing drive strength and slew rate ;
; TLV320_BCLK    ; Missing drive strength and slew rate ;
; TLV320_LRCIN   ; Missing drive strength and slew rate ;
; TLV320_LRCOUT  ; Missing drive strength and slew rate ;
; TLV320_MCLK    ; Missing drive strength and slew rate ;
; CMODE          ; Missing drive strength and slew rate ;
; MOSI           ; Missing drive strength and slew rate ;
; SCLK           ; Missing drive strength and slew rate ;
; nCS            ; Missing drive strength and slew rate ;
; SPI_data       ; Missing drive strength and slew rate ;
; SPI_clock      ; Missing drive strength and slew rate ;
; Tx_load_strobe ; Missing drive strength and slew rate ;
; Rx_load_strobe ; Missing drive strength and slew rate ;
; FPGA_PLL       ; Missing drive strength and slew rate ;
; LVDS_TXE       ; Missing drive strength and slew rate ;
; LVDS_RXE_N     ; Missing drive strength and slew rate ;
; DITHER         ; Missing drive strength and slew rate ;
; SHDN           ; Missing drive strength and slew rate ;
; PGA            ; Missing drive strength and slew rate ;
; RAND           ; Missing drive strength and slew rate ;
; INIT_DONE      ; Missing drive strength and slew rate ;
; TEST0          ; Missing drive strength and slew rate ;
; TEST1          ; Missing drive strength and slew rate ;
; TEST2          ; Missing drive strength and slew rate ;
; TEST3          ; Missing drive strength and slew rate ;
; DEBUG_LED0     ; Missing drive strength and slew rate ;
; DEBUG_LED1     ; Missing drive strength and slew rate ;
; DEBUG_LED2     ; Missing drive strength and slew rate ;
; DEBUG_LED3     ; Missing drive strength and slew rate ;
; DEBUG_LED4     ; Missing drive strength and slew rate ;
; DEBUG_LED5     ; Missing drive strength and slew rate ;
; DEBUG_LED6     ; Missing drive strength and slew rate ;
; DEBUG_LED7     ; Missing drive strength and slew rate ;
+----------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------------+---------------------+-----------+----------------+-----------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                    ; Action          ; Operation          ; Reason              ; Node Port ; Node Port Name ; Destination Node                                    ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------------+---------------------+-----------+----------------+-----------------------------------------------------+------------------+-----------------------+
; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|altsyncram_47e1:FIFOram|ram_block1a0~RAM_ENABLE_AND ; Created         ; Placement          ; Power reduction     ; COMBOUT   ;                ;                                                     ;                  ;                       ;
; C122_frequency_HZ[0]                                                                                                                    ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3   ; DATAA            ;                       ;
; C122_frequency_HZ[0]                                                                                                                    ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[0]~_Duplicate_1                   ; Q                ;                       ;
; C122_frequency_HZ[0]~_Duplicate_1                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1   ; DATAA            ;                       ;
; C122_frequency_HZ[0]~_Duplicate_1                                                                                                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[0]~_Duplicate_2                   ; Q                ;                       ;
; C122_frequency_HZ[1]                                                                                                                    ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3   ; DATAA            ;                       ;
; C122_frequency_HZ[1]                                                                                                                    ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[1]~_Duplicate_1                   ; Q                ;                       ;
; C122_frequency_HZ[1]~_Duplicate_1                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1   ; DATAA            ;                       ;
; C122_frequency_HZ[1]~_Duplicate_1                                                                                                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[1]~_Duplicate_2                   ; Q                ;                       ;
; C122_frequency_HZ[2]                                                                                                                    ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3   ; DATAA            ;                       ;
; C122_frequency_HZ[2]                                                                                                                    ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[2]~_Duplicate_1                   ; Q                ;                       ;
; C122_frequency_HZ[2]~_Duplicate_1                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1   ; DATAA            ;                       ;
; C122_frequency_HZ[2]~_Duplicate_1                                                                                                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[2]~_Duplicate_2                   ; Q                ;                       ;
; C122_frequency_HZ[3]                                                                                                                    ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3   ; DATAA            ;                       ;
; C122_frequency_HZ[3]                                                                                                                    ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[3]~_Duplicate_1                   ; Q                ;                       ;
; C122_frequency_HZ[3]~_Duplicate_1                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1   ; DATAA            ;                       ;
; C122_frequency_HZ[3]~_Duplicate_1                                                                                                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[3]~_Duplicate_2                   ; Q                ;                       ;
; C122_frequency_HZ[4]                                                                                                                    ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3   ; DATAA            ;                       ;
; C122_frequency_HZ[4]                                                                                                                    ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[4]~_Duplicate_1                   ; Q                ;                       ;
; C122_frequency_HZ[4]~_Duplicate_1                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1   ; DATAA            ;                       ;
; C122_frequency_HZ[4]~_Duplicate_1                                                                                                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[4]~_Duplicate_2                   ; Q                ;                       ;
; C122_frequency_HZ[5]                                                                                                                    ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3   ; DATAA            ;                       ;
; C122_frequency_HZ[5]                                                                                                                    ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[5]~_Duplicate_1                   ; Q                ;                       ;
; C122_frequency_HZ[5]~_Duplicate_1                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1   ; DATAA            ;                       ;
; C122_frequency_HZ[5]~_Duplicate_1                                                                                                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[5]~_Duplicate_2                   ; Q                ;                       ;
; C122_frequency_HZ[6]                                                                                                                    ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3   ; DATAA            ;                       ;
; C122_frequency_HZ[6]                                                                                                                    ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[6]~_Duplicate_1                   ; Q                ;                       ;
; C122_frequency_HZ[6]~_Duplicate_1                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1   ; DATAA            ;                       ;
; C122_frequency_HZ[6]~_Duplicate_1                                                                                                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[6]~_Duplicate_2                   ; Q                ;                       ;
; C122_frequency_HZ[7]                                                                                                                    ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3   ; DATAA            ;                       ;
; C122_frequency_HZ[7]                                                                                                                    ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[7]~_Duplicate_1                   ; Q                ;                       ;
; C122_frequency_HZ[7]~_Duplicate_1                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1   ; DATAA            ;                       ;
; C122_frequency_HZ[7]~_Duplicate_1                                                                                                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[7]~_Duplicate_2                   ; Q                ;                       ;
; C122_frequency_HZ[8]                                                                                                                    ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3   ; DATAA            ;                       ;
; C122_frequency_HZ[8]                                                                                                                    ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[8]~_Duplicate_1                   ; Q                ;                       ;
; C122_frequency_HZ[8]~_Duplicate_1                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1   ; DATAA            ;                       ;
; C122_frequency_HZ[8]~_Duplicate_1                                                                                                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[8]~_Duplicate_2                   ; Q                ;                       ;
; C122_frequency_HZ[9]                                                                                                                    ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3   ; DATAA            ;                       ;
; C122_frequency_HZ[9]                                                                                                                    ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[9]~_Duplicate_1                   ; Q                ;                       ;
; C122_frequency_HZ[9]~_Duplicate_1                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1   ; DATAA            ;                       ;
; C122_frequency_HZ[9]~_Duplicate_1                                                                                                       ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[9]~_Duplicate_2                   ; Q                ;                       ;
; C122_frequency_HZ[10]                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3   ; DATAA            ;                       ;
; C122_frequency_HZ[10]                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[10]~_Duplicate_1                  ; Q                ;                       ;
; C122_frequency_HZ[10]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1   ; DATAA            ;                       ;
; C122_frequency_HZ[10]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[10]~_Duplicate_2                  ; Q                ;                       ;
; C122_frequency_HZ[11]                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3   ; DATAA            ;                       ;
; C122_frequency_HZ[11]                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[11]~_Duplicate_1                  ; Q                ;                       ;
; C122_frequency_HZ[11]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1   ; DATAA            ;                       ;
; C122_frequency_HZ[11]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[11]~_Duplicate_2                  ; Q                ;                       ;
; C122_frequency_HZ[12]                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3   ; DATAA            ;                       ;
; C122_frequency_HZ[12]                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[12]~_Duplicate_1                  ; Q                ;                       ;
; C122_frequency_HZ[12]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1   ; DATAA            ;                       ;
; C122_frequency_HZ[12]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[12]~_Duplicate_2                  ; Q                ;                       ;
; C122_frequency_HZ[13]                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3   ; DATAA            ;                       ;
; C122_frequency_HZ[13]                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[13]~_Duplicate_1                  ; Q                ;                       ;
; C122_frequency_HZ[13]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1   ; DATAA            ;                       ;
; C122_frequency_HZ[13]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[13]~_Duplicate_2                  ; Q                ;                       ;
; C122_frequency_HZ[14]                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3   ; DATAA            ;                       ;
; C122_frequency_HZ[14]                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[14]~_Duplicate_1                  ; Q                ;                       ;
; C122_frequency_HZ[14]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1   ; DATAA            ;                       ;
; C122_frequency_HZ[14]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[14]~_Duplicate_2                  ; Q                ;                       ;
; C122_frequency_HZ[15]                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3   ; DATAA            ;                       ;
; C122_frequency_HZ[15]                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[15]~_Duplicate_1                  ; Q                ;                       ;
; C122_frequency_HZ[15]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1   ; DATAA            ;                       ;
; C122_frequency_HZ[15]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[15]~_Duplicate_2                  ; Q                ;                       ;
; C122_frequency_HZ[16]                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3   ; DATAA            ;                       ;
; C122_frequency_HZ[16]                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[16]~_Duplicate_1                  ; Q                ;                       ;
; C122_frequency_HZ[16]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1   ; DATAA            ;                       ;
; C122_frequency_HZ[16]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[16]~_Duplicate_2                  ; Q                ;                       ;
; C122_frequency_HZ[17]                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3   ; DATAA            ;                       ;
; C122_frequency_HZ[17]                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[17]~_Duplicate_1                  ; Q                ;                       ;
; C122_frequency_HZ[17]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1   ; DATAA            ;                       ;
; C122_frequency_HZ[17]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[17]~_Duplicate_2                  ; Q                ;                       ;
; C122_frequency_HZ[18]                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5   ; DATAA            ;                       ;
; C122_frequency_HZ[18]                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[18]~_Duplicate_1                  ; Q                ;                       ;
; C122_frequency_HZ[18]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7   ; DATAA            ;                       ;
; C122_frequency_HZ[18]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[18]~_Duplicate_2                  ; Q                ;                       ;
; C122_frequency_HZ[19]                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5   ; DATAA            ;                       ;
; C122_frequency_HZ[19]                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[19]~_Duplicate_1                  ; Q                ;                       ;
; C122_frequency_HZ[19]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7   ; DATAA            ;                       ;
; C122_frequency_HZ[19]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[19]~_Duplicate_2                  ; Q                ;                       ;
; C122_frequency_HZ[20]                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5   ; DATAA            ;                       ;
; C122_frequency_HZ[20]                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[20]~_Duplicate_1                  ; Q                ;                       ;
; C122_frequency_HZ[20]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7   ; DATAA            ;                       ;
; C122_frequency_HZ[20]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[20]~_Duplicate_2                  ; Q                ;                       ;
; C122_frequency_HZ[21]                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5   ; DATAA            ;                       ;
; C122_frequency_HZ[21]                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[21]~_Duplicate_1                  ; Q                ;                       ;
; C122_frequency_HZ[21]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7   ; DATAA            ;                       ;
; C122_frequency_HZ[21]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[21]~_Duplicate_2                  ; Q                ;                       ;
; C122_frequency_HZ[22]                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5   ; DATAA            ;                       ;
; C122_frequency_HZ[22]                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[22]~_Duplicate_1                  ; Q                ;                       ;
; C122_frequency_HZ[22]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7   ; DATAA            ;                       ;
; C122_frequency_HZ[22]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[22]~_Duplicate_2                  ; Q                ;                       ;
; C122_frequency_HZ[23]                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5   ; DATAA            ;                       ;
; C122_frequency_HZ[23]                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[23]~_Duplicate_1                  ; Q                ;                       ;
; C122_frequency_HZ[23]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7   ; DATAA            ;                       ;
; C122_frequency_HZ[23]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[23]~_Duplicate_2                  ; Q                ;                       ;
; C122_frequency_HZ[24]                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5   ; DATAA            ;                       ;
; C122_frequency_HZ[24]                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[24]~_Duplicate_1                  ; Q                ;                       ;
; C122_frequency_HZ[24]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7   ; DATAA            ;                       ;
; C122_frequency_HZ[24]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[24]~_Duplicate_2                  ; Q                ;                       ;
; C122_frequency_HZ[25]                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5   ; DATAA            ;                       ;
; C122_frequency_HZ[25]                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[25]~_Duplicate_1                  ; Q                ;                       ;
; C122_frequency_HZ[25]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7   ; DATAA            ;                       ;
; C122_frequency_HZ[25]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[25]~_Duplicate_2                  ; Q                ;                       ;
; C122_frequency_HZ[26]                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5   ; DATAA            ;                       ;
; C122_frequency_HZ[26]                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[26]~_Duplicate_1                  ; Q                ;                       ;
; C122_frequency_HZ[26]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7   ; DATAA            ;                       ;
; C122_frequency_HZ[26]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[26]~_Duplicate_2                  ; Q                ;                       ;
; C122_frequency_HZ[27]                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5   ; DATAA            ;                       ;
; C122_frequency_HZ[27]                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[27]~_Duplicate_1                  ; Q                ;                       ;
; C122_frequency_HZ[27]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7   ; DATAA            ;                       ;
; C122_frequency_HZ[27]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[27]~_Duplicate_2                  ; Q                ;                       ;
; C122_frequency_HZ[28]                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5   ; DATAA            ;                       ;
; C122_frequency_HZ[28]                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[28]~_Duplicate_1                  ; Q                ;                       ;
; C122_frequency_HZ[28]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7   ; DATAA            ;                       ;
; C122_frequency_HZ[28]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[28]~_Duplicate_2                  ; Q                ;                       ;
; C122_frequency_HZ[29]                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5   ; DATAA            ;                       ;
; C122_frequency_HZ[29]                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[29]~_Duplicate_1                  ; Q                ;                       ;
; C122_frequency_HZ[29]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7   ; DATAA            ;                       ;
; C122_frequency_HZ[29]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[29]~_Duplicate_2                  ; Q                ;                       ;
; C122_frequency_HZ[30]                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5   ; DATAA            ;                       ;
; C122_frequency_HZ[30]                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[30]~_Duplicate_1                  ; Q                ;                       ;
; C122_frequency_HZ[30]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7   ; DATAA            ;                       ;
; C122_frequency_HZ[30]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[30]~_Duplicate_2                  ; Q                ;                       ;
; C122_frequency_HZ[31]                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5   ; DATAA            ;                       ;
; C122_frequency_HZ[31]                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[31]~_Duplicate_1                  ; Q                ;                       ;
; C122_frequency_HZ[31]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing   ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7   ; DATAA            ;                       ;
; C122_frequency_HZ[31]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing   ; Timing optimization ; Q         ;                ; C122_frequency_HZ[31]~_Duplicate_2                  ; Q                ;                       ;
; C122_frequency_plus_IF[3]~0                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; C122_frequency_plus_IF[3]~1                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; HPF_select:Alex_HPF_select|LessThan0~4                                                                                                  ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; HPF_select:Alex_HPF_select|LessThan0~4_Duplicate_15 ; COMBOUT          ;                       ;
; HPF_select:Alex_HPF_select|LessThan1~5                                                                                                  ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; HPF_select:Alex_HPF_select|LessThan1~5_Duplicate_12 ; COMBOUT          ;                       ;
; HPF_select:Alex_HPF_select|LessThan1~5                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; HPF_select:Alex_HPF_select|LessThan3~4                                                                                                  ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; HPF_select:Alex_HPF_select|LessThan3~4_Duplicate_7  ; COMBOUT          ;                       ;
; HPF_select:Alex_HPF_select|LessThan3~4                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; LPF_select:Alex_LPF_select|LessThan0~1                                                                                                  ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; LPF_select:Alex_LPF_select|LessThan0~1_Duplicate_10 ; COMBOUT          ;                       ;
; LPF_select:Alex_LPF_select|LessThan1~3                                                                                                  ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; LPF_select:Alex_LPF_select|LessThan1~3_Duplicate_12 ; COMBOUT          ;                       ;
; LPF_select:Alex_LPF_select|LessThan1~3                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; LPF_select:Alex_LPF_select|LessThan2~0                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; LessThan0~4                                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; NWire_rcv:CCrcv|Add7~1                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; NWire_rcv:CCrcv|Add7~17                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; NWire_rcv:CCrcv|rcv_flag~10                                                                                                             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; NWire_rcv:CCrcv|rcv_flag~10_Duplicate_17            ; COMBOUT          ;                       ;
; NWire_rcv:CCrcv|rcv_flag~10                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; NWire_rcv:CCrcv|rcv_flag~13                                                                                                             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; NWire_rcv:CCrcv|rcv_flag~13_Duplicate_18            ; COMBOUT          ;                       ;
; NWire_rcv:CCrcv|rcv_flag~13                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; NWire_rcv:LRAudio|Add7~1                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; NWire_rcv:LRAudio|Add7~2                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; NWire_rcv:LRAudio|Add8~1                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; NWire_rcv:LRAudio|Equal2~7                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; NWire_xmit:M_IQ|Add1~1                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; NWire_xmit:M_IQ|bcnt~133                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; NWire_xmit:SPD|Add0~1                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; NWire_xmit:SPD|Add1~1                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; NWire_xmit:SPD|bcnt~38                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; NWire_xmit:SPD|dly_cnt~78                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; NWire_xmit:ser_no|Add1~1                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; NWire_xmit:ser_no|bcnt~61                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|cntr_fa7:usedw_counter|counter_comb_bita0           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|cntr_fa7:usedw_counter|counter_comb_bita1           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|cntr_fa7:usedw_counter|counter_comb_bita2           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|cntr_fa7:usedw_counter|counter_comb_bita3           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|cntr_fa7:usedw_counter|counter_comb_bita4           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|cntr_fa7:usedw_counter|counter_comb_bita5           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|cntr_fa7:usedw_counter|counter_comb_bita6           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|cntr_fa7:usedw_counter|counter_comb_bita7           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|cntr_fa7:usedw_counter|counter_comb_bita8           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|cntr_fa7:usedw_counter|counter_comb_bita9           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|cntr_fa7:usedw_counter|counter_comb_bita10          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; clk_lrclk_gen:clrgen|Add1~1                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; clk_lrclk_gen:clrgen|BCLK_cnt~44                                                                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; oddClockDivider:refClockDivider|Add0~1                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; oddClockDivider:refClockDivider|count~11                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; receiver:receiver_inst|cic:cic_inst_I2|Add1~6                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; receiver:receiver_inst|cic:cic_inst_I2|out_data[0]~1                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; receiver:receiver_inst|cic:cic_inst_Q2|Add1~6                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; receiver:receiver_inst|cic:cic_inst_Q2|out_data[0]~1                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; receiver:receiver_inst|cordic:cordic_inst|Add0~2                                                                                        ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; receiver:receiver_inst|cordic:cordic_inst|Add33~1                                                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; receiver:receiver_inst|cordic:cordic_inst|Add77~1                                                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; receiver:receiver_inst|cordic:cordic_inst|Add88~1                                                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; receiver:receiver_inst|cordic:cordic_inst|Add99~1                                                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; receiver:receiver_inst|cordic:cordic_inst|Add110~1                                                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; receiver:receiver_inst|cordic:cordic_inst|Y[0][5]~1613                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; receiver:receiver_inst|cordic:cordic_inst|Z~430                                                                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; receiver:receiver_inst|cordic:cordic_inst|Z~447                                                                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; receiver:receiver_inst|cordic:cordic_inst|Z~464                                                                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; receiver:receiver_inst|cordic:cordic_inst|Z~481                                                                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; receiver:receiver_inst|cordic:cordic_inst|Z~602                                                                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
; sp_xmit_ctrl:SPC|fifo_wreq~1_wirecell                                                                                                   ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                     ;                  ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------------+---------------------+-----------+----------------+-----------------------------------------------------+------------------+-----------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/HPSDR/trunk/Kirks Code/HPSDR Apr 13 2009/Mercury/Mercury.pin.


+-------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                         ;
+---------------------------------------------+---------------------------------------------------------+
; Resource                                    ; Usage                                                   ;
+---------------------------------------------+---------------------------------------------------------+
; Total logic elements                        ; 9,653 / 24,624 ( 39 % )                                 ;
;     -- Combinational with no register       ; 2183                                                    ;
;     -- Register only                        ; 1825                                                    ;
;     -- Combinational with a register        ; 5645                                                    ;
;                                             ;                                                         ;
; Logic element usage by number of LUT inputs ;                                                         ;
;     -- 4 input functions                    ; 540                                                     ;
;     -- 3 input functions                    ; 5749                                                    ;
;     -- <=2 input functions                  ; 1539                                                    ;
;     -- Register only                        ; 1825                                                    ;
;                                             ;                                                         ;
; Logic elements by mode                      ;                                                         ;
;     -- normal mode                          ; 1521                                                    ;
;     -- arithmetic mode                      ; 6307                                                    ;
;                                             ;                                                         ;
; Total registers*                            ; 7,470 / 25,294 ( 30 % )                                 ;
;     -- Dedicated logic registers            ; 7,470 / 24,624 ( 30 % )                                 ;
;     -- I/O registers                        ; 0 / 670 ( 0 % )                                         ;
;                                             ;                                                         ;
; Total LABs:  partially or completely used   ; 710 / 1,539 ( 46 % )                                    ;
; User inserted logic elements                ; 0                                                       ;
; Virtual pins                                ; 0                                                       ;
; I/O pins                                    ; 61 / 149 ( 41 % )                                       ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )                                          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                           ;
; Global signals                              ; 6                                                       ;
; M9Ks                                        ; 11 / 66 ( 17 % )                                        ;
; Total block memory bits                     ; 84,380 / 608,256 ( 14 % )                               ;
; Total block memory implementation bits      ; 101,376 / 608,256 ( 17 % )                              ;
; Embedded Multiplier 9-bit elements          ; 22 / 132 ( 17 % )                                       ;
; PLLs                                        ; 0 / 4 ( 0 % )                                           ;
; Global clocks                               ; 6 / 20 ( 30 % )                                         ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                           ;
; Average interconnect usage (total/H/V)      ; 9% / 10% / 8%                                           ;
; Peak interconnect usage (total/H/V)         ; 18% / 19% / 15%                                         ;
; Maximum fan-out node                        ; C122_clk~inputclkctrl                                   ;
; Maximum fan-out                             ; 7334                                                    ;
; Highest non-global fan-out signal           ; receiver:receiver_inst|varcic:varcic_inst_Q1|out_strobe ;
; Highest non-global fan-out                  ; 2227                                                    ;
; Total fan-out                               ; 46351                                                   ;
; Average fan-out                             ; 2.83                                                    ;
+---------------------------------------------+---------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; C122_clk  ; 209   ; 7        ; 25           ; 34           ; 0            ; 7336                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; C21       ; 68    ; 3        ; 3            ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; C24       ; 56    ; 2        ; 0            ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; CC        ; 70    ; 3        ; 5            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[0]    ; 214   ; 8        ; 23           ; 34           ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[10]   ; 189   ; 7        ; 45           ; 34           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[11]   ; 188   ; 7        ; 45           ; 34           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[12]   ; 187   ; 7        ; 45           ; 34           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[13]   ; 186   ; 7        ; 45           ; 34           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[14]   ; 185   ; 7        ; 47           ; 34           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[15]   ; 184   ; 7        ; 49           ; 34           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[1]    ; 207   ; 7        ; 29           ; 34           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[2]    ; 203   ; 7        ; 31           ; 34           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[3]    ; 202   ; 7        ; 31           ; 34           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[4]    ; 201   ; 7        ; 34           ; 34           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[5]    ; 200   ; 7        ; 34           ; 34           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[6]    ; 197   ; 7        ; 38           ; 34           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[7]    ; 196   ; 7        ; 38           ; 34           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[8]    ; 195   ; 7        ; 38           ; 34           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; INA[9]    ; 194   ; 7        ; 40           ; 34           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; OSC_10MHZ ; 34    ; 2        ; 0            ; 16           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
; OVERFLOW  ; 216   ; 8        ; 23           ; 34           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; A12            ; 95    ; 4        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; A6             ; 113   ; 4        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; ATTRLY         ; 183   ; 7        ; 51           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; C23            ; 57    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; CDIN           ; 142   ; 5        ; 53           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; CMODE          ; 135   ; 5        ; 53           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DEBUG_LED0     ; 22    ; 1        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DEBUG_LED1     ; 21    ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DEBUG_LED2     ; 18    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DEBUG_LED3     ; 13    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DEBUG_LED4     ; 9     ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DEBUG_LED5     ; 6     ; 1        ; 0            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DEBUG_LED6     ; 5     ; 1        ; 0            ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DEBUG_LED7     ; 4     ; 1        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DITHER         ; 217   ; 8        ; 20           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; FPGA_PLL       ; 240   ; 8        ; 1            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; INIT_DONE      ; 159   ; 6        ; 53           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_RXE_N     ; 239   ; 8        ; 1            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_TXE       ; 238   ; 8        ; 3            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; MDOUT          ; 103   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; MOSI           ; 134   ; 5        ; 53           ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; PGA            ; 224   ; 8        ; 16           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAND           ; 230   ; 8        ; 14           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; Rx_load_strobe ; 39    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SCLK           ; 133   ; 5        ; 53           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SHDN           ; 223   ; 8        ; 18           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SPI_clock      ; 38    ; 2        ; 0            ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SPI_data       ; 37    ; 2        ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; TEST0          ; 43    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; TEST1          ; 44    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; TEST2          ; 45    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; TEST3          ; 46    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; TLV320_BCLK    ; 139   ; 5        ; 53           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; TLV320_LRCIN   ; 143   ; 5        ; 53           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; TLV320_LRCOUT  ; 144   ; 5        ; 53           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; TLV320_MCLK    ; 132   ; 5        ; 53           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; Tx_load_strobe ; 41    ; 2        ; 0            ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; nCS            ; 137   ; 5        ; 53           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                       ;
+----------+------------------------------------------+---------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As               ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+---------------------------+-------------------------+---------------------------+
; 12       ; DIFFIO_L3n, DATA1, ASDO                  ; As input tri-stated       ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 14       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; As input tri-stated       ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 17       ; nSTATUS                                  ; -                         ; -                       ; Dedicated Programming Pin ;
; 24       ; DATA0                                    ; As input tri-stated       ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 25       ; nCONFIG                                  ; -                         ; -                       ; Dedicated Programming Pin ;
; 30       ; nCE                                      ; -                         ; -                       ; Dedicated Programming Pin ;
; 144      ; DIFFIO_R9n, DEV_OE                       ; Use as general purpose IO ; TLV320_LRCOUT           ; Dual Purpose Pin          ;
; 153      ; CONF_DONE                                ; -                         ; -                       ; Dedicated Programming Pin ;
; 155      ; MSEL0                                    ; -                         ; -                       ; Dedicated Programming Pin ;
; 157      ; MSEL1                                    ; -                         ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL2                                    ; -                         ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL3                                    ; -                         ; -                       ; Dedicated Programming Pin ;
; 159      ; DIFFIO_R5n, INIT_DONE                    ; Use as general purpose IO ; INIT_DONE               ; Dual Purpose Pin          ;
; 194      ; DIFFIO_T20p, PADD0                       ; Use as regular IO         ; INA[9]                  ; Dual Purpose Pin          ;
; 196      ; DIFFIO_T19n, PADD1                       ; Use as regular IO         ; INA[7]                  ; Dual Purpose Pin          ;
; 197      ; DIFFIO_T19p, PADD2                       ; Use as regular IO         ; INA[6]                  ; Dual Purpose Pin          ;
; 200      ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO         ; INA[5]                  ; Dual Purpose Pin          ;
; 201      ; DIFFIO_T16n, PADD5                       ; Use as regular IO         ; INA[4]                  ; Dual Purpose Pin          ;
; 202      ; DIFFIO_T15n, PADD7                       ; Use as regular IO         ; INA[3]                  ; Dual Purpose Pin          ;
; 203      ; DIFFIO_T15p, PADD8                       ; Use as regular IO         ; INA[2]                  ; Dual Purpose Pin          ;
; 207      ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO         ; INA[1]                  ; Dual Purpose Pin          ;
; 214      ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO         ; INA[0]                  ; Dual Purpose Pin          ;
; 218      ; DIFFIO_T10n, DATA2                       ; As input tri-stated       ; ~ALTERA_DATA2~          ; Dual Purpose Pin          ;
; 219      ; DIFFIO_T10p, DATA3                       ; As input tri-stated       ; ~ALTERA_DATA3~          ; Dual Purpose Pin          ;
; 221      ; DIFFIO_T9p, DATA4                        ; As input tri-stated       ; ~ALTERA_DATA4~          ; Dual Purpose Pin          ;
; 224      ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO         ; PGA                     ; Dual Purpose Pin          ;
; 226      ; DATA5                                    ; As input tri-stated       ; ~ALTERA_DATA5~          ; Dual Purpose Pin          ;
; 231      ; DIFFIO_T6p, DATA6                        ; As input tri-stated       ; ~ALTERA_DATA6~          ; Dual Purpose Pin          ;
; 232      ; DIFFIO_T5n, DATA7                        ; As input tri-stated       ; ~ALTERA_DATA7~          ; Dual Purpose Pin          ;
+----------+------------------------------------------+---------------------------+-------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+
; ext_10MHZ ; 82    ; 3        ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; 3.0-V LVTTL  ; 16mA             ; Off                ; --                        ; User                 ; 0 pF ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 12 / 14 ( 86 % ) ; 3.0V          ; --           ;
; 2        ; 11 / 17 ( 65 % ) ; 3.0V          ; --           ;
; 3        ; 3 / 20 ( 15 % )  ; 3.0V          ; --           ;
; 4        ; 3 / 22 ( 14 % )  ; 3.0V          ; --           ;
; 5        ; 9 / 19 ( 47 % )  ; 3.0V          ; --           ;
; 6        ; 1 / 15 ( 7 % )   ; 3.0V          ; --           ;
; 7        ; 17 / 20 ( 85 % ) ; 3.0V          ; --           ;
; 8        ; 15 / 22 ( 68 % ) ; 3.0V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ; 0          ; 1        ; DEBUG_LED7                                                ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 1          ; 1        ; DEBUG_LED6                                                ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 2          ; 1        ; DEBUG_LED5                                                ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 8        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 9        ; 5          ; 1        ; DEBUG_LED4                                                ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 8          ; 1        ; DEBUG_LED3                                                ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 15       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 16       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 12         ; 1        ; DEBUG_LED2                                                ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 20       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 15         ; 1        ; DEBUG_LED1                                                ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ; 16         ; 1        ; DEBUG_LED0                                                ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 24       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 29       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 25         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 33       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 34       ; 28         ; 2        ; OSC_10MHZ                                                 ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 31         ; 2        ; SPI_data                                                  ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 38       ; 32         ; 2        ; SPI_clock                                                 ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 39       ; 35         ; 2        ; Rx_load_strobe                                            ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 40       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 36         ; 2        ; Tx_load_strobe                                            ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 43       ; 37         ; 2        ; TEST0                                                     ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 44       ; 38         ; 2        ; TEST1                                                     ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 45       ; 39         ; 2        ; TEST2                                                     ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 40         ; 2        ; TEST3                                                     ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 47       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 43         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 50       ; 44         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 51       ; 45         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 52       ; 46         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 53       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 49         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 56       ; 50         ; 2        ; C24                                                       ; input  ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 57       ; 51         ; 2        ; C23                                                       ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 58       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 59       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ; 54         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 55         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 56         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 67       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 68       ; 59         ; 3        ; C21                                                       ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 60         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 61         ; 3        ; CC                                                        ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 62         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 63         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 64         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 74       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ; 67         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 78       ; 68         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 72         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 73         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 74         ; 3        ; ext_10MHZ                                                 ; bidir  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ; 77         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 84       ; 79         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 86       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 87       ; 81         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 82         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ; 86         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 91       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 93       ; 90         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 94       ; 91         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 93         ; 4        ; A12                                                       ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 96       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 96         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 99       ; 97         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ; 99         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 101      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 102      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ; 101        ; 4        ; MDOUT                                                     ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 104      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 105      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ; 105        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 107      ; 106        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 108      ; 107        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 109      ; 108        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 110      ; 110        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 111        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 112        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 116        ; 4        ; A6                                                        ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 117        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ; 119        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 120        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 121        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 122        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 124      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 125      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 126        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 127      ; 127        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 128        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 130      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ; 132        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 132      ; 133        ; 5        ; TLV320_MCLK                                               ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 134        ; 5        ; SCLK                                                      ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 134      ; 135        ; 5        ; MOSI                                                      ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 136        ; 5        ; CMODE                                                     ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 137      ; 137        ; 5        ; nCS                                                       ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 138        ; 5        ; TLV320_BCLK                                               ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 141      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 142      ; 140        ; 5        ; CDIN                                                      ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 143      ; 141        ; 5        ; TLV320_LRCIN                                              ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 142        ; 5        ; TLV320_LRCOUT                                             ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 143        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 146      ; 144        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 147      ; 146        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 148      ; 147        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 149      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 150      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 151      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 152      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 155      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ; 159        ; 6        ; INIT_DONE                                                 ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 160      ; 160        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 161      ; 161        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 162      ; 162        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 163      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 164      ; 163        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 165      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 166      ; 164        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 167      ; 165        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 168      ; 166        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 169      ; 167        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 170      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 171      ; 169        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 172      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 170        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 174      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 175      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 176      ; 173        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 177      ; 174        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 178      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 179      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ; 176        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 177        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ; 178        ; 7        ; ATTRLY                                                    ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 184      ; 180        ; 7        ; INA[15]                                                   ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 185      ; 181        ; 7        ; INA[14]                                                   ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 186      ; 182        ; 7        ; INA[13]                                                   ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 187      ; 183        ; 7        ; INA[12]                                                   ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 184        ; 7        ; INA[11]                                                   ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 189      ; 185        ; 7        ; INA[10]                                                   ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 192      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 193      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 189        ; 7        ; INA[9]                                                    ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 195      ; 190        ; 7        ; INA[8]                                                    ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ; 191        ; 7        ; INA[7]                                                    ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 197      ; 192        ; 7        ; INA[6]                                                    ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 199      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 200      ; 197        ; 7        ; INA[5]                                                    ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 198        ; 7        ; INA[4]                                                    ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ; 200        ; 7        ; INA[3]                                                    ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 203      ; 201        ; 7        ; INA[2]                                                    ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 207      ; 205        ; 7        ; INA[1]                                                    ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 209      ; 209        ; 7        ; C122_clk                                                  ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 210      ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 211      ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 212      ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 213      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 214      ; 215        ; 8        ; INA[0]                                                    ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 215      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 216        ; 8        ; OVERFLOW                                                  ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 217      ; 217        ; 8        ; DITHER                                                    ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 218      ; 218        ; 8        ; ~ALTERA_DATA2~ / RESERVED_INPUT                           ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 219      ; 219        ; 8        ; ~ALTERA_DATA3~ / RESERVED_INPUT                           ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 220      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 221      ; 221        ; 8        ; ~ALTERA_DATA4~ / RESERVED_INPUT                           ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 222      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 223      ; 224        ; 8        ; SHDN                                                      ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 224      ; 225        ; 8        ; PGA                                                       ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 225      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 226      ; 227        ; 8        ; ~ALTERA_DATA5~ / RESERVED_INPUT                           ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 227      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 229      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 230      ; 230        ; 8        ; RAND                                                      ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 231      ; 231        ; 8        ; ~ALTERA_DATA6~ / RESERVED_INPUT                           ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 232      ; 232        ; 8        ; ~ALTERA_DATA7~ / RESERVED_INPUT                           ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 233      ; 237        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 234      ; 238        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 235      ; 239        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 236      ; 242        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 237      ; 243        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 238      ; 244        ; 8        ; LVDS_TXE                                                  ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 239      ; 245        ; 8        ; LVDS_RXE_N                                                ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 240      ; 246        ; 8        ; FPGA_PLL                                                  ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.0-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                             ; Library Name ;
+--------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Mercury                                                     ; 9653 (375)  ; 7470 (305)                ; 0 (0)         ; 84380       ; 11   ; 22           ; 2       ; 10        ; 61   ; 0            ; 2183 (70)    ; 1825 (86)         ; 5645 (246)       ; |Mercury                                                                                                                                                                        ; work         ;
;    |HPF_select:Alex_HPF_select|                              ; 47 (47)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 7 (7)            ; |Mercury|HPF_select:Alex_HPF_select                                                                                                                                             ; work         ;
;    |I2S_xmit:LR|                                             ; 67 (67)     ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 56 (56)          ; |Mercury|I2S_xmit:LR                                                                                                                                                            ; work         ;
;    |LPF_select:Alex_LPF_select|                              ; 55 (55)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 8 (8)            ; |Mercury|LPF_select:Alex_LPF_select                                                                                                                                             ; work         ;
;    |NWire_rcv:CCrcv|                                         ; 544 (544)   ; 252 (252)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 292 (292)    ; 19 (19)           ; 233 (233)        ; |Mercury|NWire_rcv:CCrcv                                                                                                                                                        ; work         ;
;    |NWire_rcv:LRAudio|                                       ; 424 (424)   ; 177 (177)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 247 (247)    ; 45 (45)           ; 132 (132)        ; |Mercury|NWire_rcv:LRAudio                                                                                                                                                      ; work         ;
;    |NWire_xmit:M_IQ|                                         ; 127 (127)   ; 91 (91)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 3 (3)             ; 88 (88)          ; |Mercury|NWire_xmit:M_IQ                                                                                                                                                        ; work         ;
;    |NWire_xmit:SPD|                                          ; 119 (119)   ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 2 (2)             ; 58 (58)          ; |Mercury|NWire_xmit:SPD                                                                                                                                                         ; work         ;
;    |NWire_xmit:ser_no|                                       ; 61 (61)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 3 (3)             ; 28 (28)          ; |Mercury|NWire_xmit:ser_no                                                                                                                                                      ; work         ;
;    |SPI:Alex_SPI_Tx|                                         ; 73 (73)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 13 (13)           ; 29 (29)          ; |Mercury|SPI:Alex_SPI_Tx                                                                                                                                                        ; work         ;
;    |SP_fifo:SPF|                                             ; 82 (0)      ; 52 (0)                    ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 2 (0)             ; 50 (0)           ; |Mercury|SP_fifo:SPF                                                                                                                                                            ; work         ;
;       |scfifo:scfifo_component|                              ; 82 (0)      ; 52 (0)                    ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 2 (0)             ; 50 (0)           ; |Mercury|SP_fifo:SPF|scfifo:scfifo_component                                                                                                                                    ; work         ;
;          |scfifo_ph31:auto_generated|                        ; 82 (0)      ; 52 (0)                    ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 2 (0)             ; 50 (0)           ; |Mercury|SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated                                                                                                         ; work         ;
;             |a_dpfifo_c931:dpfifo|                           ; 82 (43)     ; 52 (17)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (26)      ; 2 (2)             ; 50 (15)          ; |Mercury|SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo                                                                                    ; work         ;
;                |altsyncram_47e1:FIFOram|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Mercury|SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|altsyncram_47e1:FIFOram                                                            ; work         ;
;                |cntr_2ab:rd_ptr_msb|                         ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |Mercury|SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|cntr_2ab:rd_ptr_msb                                                                ; work         ;
;                |cntr_3ab:wr_ptr|                             ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |Mercury|SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|cntr_3ab:wr_ptr                                                                    ; work         ;
;                |cntr_fa7:usedw_counter|                      ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |Mercury|SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|cntr_fa7:usedw_counter                                                             ; work         ;
;    |clk_div:TLVCLK|                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Mercury|clk_div:TLVCLK                                                                                                                                                         ; work         ;
;    |clk_lrclk_gen:clrgen|                                    ; 49 (49)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 25 (25)          ; |Mercury|clk_lrclk_gen:clrgen                                                                                                                                                   ; work         ;
;    |clk_lrclk_gen:lrgen|                                     ; 31 (31)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 19 (19)          ; |Mercury|clk_lrclk_gen:lrgen                                                                                                                                                    ; work         ;
;    |lpm_mult:Mult0|                                          ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|lpm_mult:Mult0                                                                                                                                                         ; work         ;
;       |mult_4611:auto_generated|                             ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |Mercury|lpm_mult:Mult0|mult_4611:auto_generated                                                                                                                                ; work         ;
;    |oddClockDivider:refClockDivider|                         ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |Mercury|oddClockDivider:refClockDivider                                                                                                                                        ; work         ;
;    |receiver:receiver_inst|                                  ; 7539 (0)    ; 6336 (0)                  ; 0 (0)         ; 18844       ; 3    ; 14           ; 2       ; 6         ; 0    ; 0            ; 1203 (0)     ; 1651 (0)          ; 4685 (0)         ; |Mercury|receiver:receiver_inst                                                                                                                                                 ; work         ;
;       |cic:cic_inst_I2|                                      ; 1536 (71)   ; 1481 (16)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 475 (0)           ; 1007 (17)        ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2                                                                                                                                 ; work         ;
;          |cic_comb:cic_stages[0].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[10].cic_comb_inst|             ; 70 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[10].cic_comb_inst                                                                                           ; work         ;
;          |cic_comb:cic_stages[1].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[2].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[2].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[3].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[3].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[4].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[4].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[5].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[5].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[6].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[6].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[7].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[7].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[8].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[8].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[9].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[9].cic_comb_inst                                                                                            ; work         ;
;          |cic_integrator:cic_stages[0].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[0].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[10].cic_integrator_inst| ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[10].cic_integrator_inst                                                                               ; work         ;
;          |cic_integrator:cic_stages[1].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[1].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[2].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[2].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[3].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[3].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[4].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[4].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[5].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[5].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[6].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[6].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[7].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[7].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[8].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[8].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[9].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_I2|cic_integrator:cic_stages[9].cic_integrator_inst                                                                                ; work         ;
;       |cic:cic_inst_Q2|                                      ; 1514 (49)   ; 1466 (1)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 475 (0)           ; 991 (1)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2                                                                                                                                 ; work         ;
;          |cic_comb:cic_stages[0].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[0].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[10].cic_comb_inst|             ; 70 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[10].cic_comb_inst                                                                                           ; work         ;
;          |cic_comb:cic_stages[1].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[1].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[2].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[2].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[3].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[3].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[4].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[4].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[5].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[5].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[6].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[6].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[7].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[7].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[8].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[8].cic_comb_inst                                                                                            ; work         ;
;          |cic_comb:cic_stages[9].cic_comb_inst|              ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 45 (45)           ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[9].cic_comb_inst                                                                                            ; work         ;
;          |cic_integrator:cic_stages[0].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[0].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[10].cic_integrator_inst| ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[10].cic_integrator_inst                                                                               ; work         ;
;          |cic_integrator:cic_stages[1].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[1].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[2].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[2].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[3].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[3].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[4].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[4].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[5].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[5].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[6].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[6].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[7].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[7].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[8].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[8].cic_integrator_inst                                                                                ; work         ;
;          |cic_integrator:cic_stages[9].cic_integrator_inst|  ; 45 (45)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 45 (45)          ; |Mercury|receiver:receiver_inst|cic:cic_inst_Q2|cic_integrator:cic_stages[9].cic_integrator_inst                                                                                ; work         ;
;       |cordic:cordic_inst|                                   ; 1963 (1963) ; 1050 (1050)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 913 (913)    ; 33 (33)           ; 1017 (1017)      ; |Mercury|receiver:receiver_inst|cordic:cordic_inst                                                                                                                              ; work         ;
;       |fir:fir_inst_I|                                       ; 214 (36)    ; 205 (31)                  ; 0 (0)         ; 6350        ; 1    ; 7            ; 1       ; 3         ; 0    ; 0            ; 9 (5)        ; 59 (0)            ; 146 (31)         ; |Mercury|receiver:receiver_inst|fir:fir_inst_I                                                                                                                                  ; work         ;
;          |fir_mac:fir_mac_inst|                              ; 166 (47)    ; 166 (47)                  ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 59 (0)            ; 107 (47)         ; |Mercury|receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst                                                                                                             ; work         ;
;             |mult_24Sx24S:mult_24Sx24S_inst|                 ; 119 (0)     ; 119 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 59 (0)            ; 60 (0)           ; |Mercury|receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst                                                                              ; work         ;
;                |lpm_mult:lpm_mult_component|                 ; 119 (0)     ; 119 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 59 (0)            ; 60 (0)           ; |Mercury|receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component                                                  ; work         ;
;                   |mult_djp:auto_generated|                  ; 119 (119)   ; 119 (119)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 59 (59)           ; 60 (60)          ; |Mercury|receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated                          ; work         ;
;          |fir_shiftreg:fir_shiftreg_inst|                    ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Mercury|receiver:receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst                                                                                                   ; work         ;
;             |altshift_taps:altshift_taps_component|          ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Mercury|receiver:receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component                                                             ; work         ;
;                |shift_taps_ils:auto_generated|               ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Mercury|receiver:receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated                               ; work         ;
;                   |altsyncram_qka1:altsyncram2|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|receiver:receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2   ; work         ;
;                   |cntr_brf:cntr1|                           ; 12 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (2)        ; 0 (0)             ; 8 (8)            ; |Mercury|receiver:receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1                ; work         ;
;                      |cmpr_lfc:cmpr4|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Mercury|receiver:receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cmpr_lfc:cmpr4 ; work         ;
;       |fir:fir_inst_Q|                                       ; 211 (33)    ; 203 (29)                  ; 0 (0)         ; 6350        ; 1    ; 7            ; 1       ; 3         ; 0    ; 0            ; 8 (4)        ; 59 (0)            ; 144 (29)         ; |Mercury|receiver:receiver_inst|fir:fir_inst_Q                                                                                                                                  ; work         ;
;          |fir_mac:fir_mac_inst|                              ; 166 (47)    ; 166 (47)                  ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 59 (0)            ; 107 (47)         ; |Mercury|receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst                                                                                                             ; work         ;
;             |mult_24Sx24S:mult_24Sx24S_inst|                 ; 119 (0)     ; 119 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 59 (0)            ; 60 (0)           ; |Mercury|receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst                                                                              ; work         ;
;                |lpm_mult:lpm_mult_component|                 ; 119 (0)     ; 119 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 59 (0)            ; 60 (0)           ; |Mercury|receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component                                                  ; work         ;
;                   |mult_djp:auto_generated|                  ; 119 (119)   ; 119 (119)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 59 (59)           ; 60 (60)          ; |Mercury|receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated                          ; work         ;
;          |fir_shiftreg:fir_shiftreg_inst|                    ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Mercury|receiver:receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst                                                                                                   ; work         ;
;             |altshift_taps:altshift_taps_component|          ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Mercury|receiver:receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component                                                             ; work         ;
;                |shift_taps_ils:auto_generated|               ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; |Mercury|receiver:receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated                               ; work         ;
;                   |altsyncram_qka1:altsyncram2|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6350        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|receiver:receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2   ; work         ;
;                   |cntr_brf:cntr1|                           ; 12 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (2)        ; 0 (0)             ; 8 (8)            ; |Mercury|receiver:receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1                ; work         ;
;                      |cmpr_lfc:cmpr4|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Mercury|receiver:receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cmpr_lfc:cmpr4 ; work         ;
;       |fir_coeffs:fir_coeffs_inst|                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Mercury|receiver:receiver_inst|fir_coeffs:fir_coeffs_inst                                                                                                                      ; work         ;
;          |fir_coeffs_rom:fir_coeffs_rom_inst|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|receiver:receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst                                                                                   ; work         ;
;             |altsyncram:altsyncram_component|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|receiver:receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component                                                   ; work         ;
;                |altsyncram_h2a1:auto_generated|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|receiver:receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated                    ; work         ;
;       |varcic:varcic_inst_I1|                                ; 1079 (149)  ; 969 (39)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (101)    ; 290 (0)           ; 688 (48)         ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_I1                                                                                                                           ; work         ;
;          |cic_comb:cic_stages[0].cic_comb_inst|              ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 64 (64)           ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst                                                                                      ; work         ;
;          |cic_comb:cic_stages[1].cic_comb_inst|              ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 64 (64)           ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[1].cic_comb_inst                                                                                      ; work         ;
;          |cic_comb:cic_stages[2].cic_comb_inst|              ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 64 (64)           ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst                                                                                      ; work         ;
;          |cic_comb:cic_stages[3].cic_comb_inst|              ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 64 (64)           ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst                                                                                      ; work         ;
;          |cic_comb:cic_stages[4].cic_comb_inst|              ; 98 (98)     ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 34 (34)           ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[4].cic_comb_inst                                                                                      ; work         ;
;          |cic_integrator:cic_stages[0].cic_integrator_inst|  ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[0].cic_integrator_inst                                                                          ; work         ;
;          |cic_integrator:cic_stages[1].cic_integrator_inst|  ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[1].cic_integrator_inst                                                                          ; work         ;
;          |cic_integrator:cic_stages[2].cic_integrator_inst|  ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[2].cic_integrator_inst                                                                          ; work         ;
;          |cic_integrator:cic_stages[3].cic_integrator_inst|  ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[3].cic_integrator_inst                                                                          ; work         ;
;          |cic_integrator:cic_stages[4].cic_integrator_inst|  ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst                                                                          ; work         ;
;       |varcic:varcic_inst_Q1|                                ; 1024 (116)  ; 954 (24)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 260 (0)           ; 694 (46)         ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_Q1                                                                                                                           ; work         ;
;          |cic_comb:cic_stages[0].cic_comb_inst|              ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 64 (64)           ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst                                                                                      ; work         ;
;          |cic_comb:cic_stages[1].cic_comb_inst|              ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 64 (64)           ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst                                                                                      ; work         ;
;          |cic_comb:cic_stages[2].cic_comb_inst|              ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 56 (56)           ; 72 (72)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst                                                                                      ; work         ;
;          |cic_comb:cic_stages[3].cic_comb_inst|              ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 64 (64)           ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst                                                                                      ; work         ;
;          |cic_comb:cic_stages[4].cic_comb_inst|              ; 98 (98)     ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 86 (86)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[4].cic_comb_inst                                                                                      ; work         ;
;          |cic_integrator:cic_stages[0].cic_integrator_inst|  ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[0].cic_integrator_inst                                                                          ; work         ;
;          |cic_integrator:cic_stages[1].cic_integrator_inst|  ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[1].cic_integrator_inst                                                                          ; work         ;
;          |cic_integrator:cic_stages[2].cic_integrator_inst|  ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[2].cic_integrator_inst                                                                          ; work         ;
;          |cic_integrator:cic_stages[3].cic_integrator_inst|  ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[3].cic_integrator_inst                                                                          ; work         ;
;          |cic_integrator:cic_stages[4].cic_integrator_inst|  ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |Mercury|receiver:receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[4].cic_integrator_inst                                                                          ; work         ;
;    |sp_xmit_ctrl:SPC|                                        ; 14 (14)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 3 (3)            ; |Mercury|sp_xmit_ctrl:SPC                                                                                                                                                       ; work         ;
+--------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; OVERFLOW       ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; C122_clk       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; OSC_10MHZ      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; C21            ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; INA[0]         ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[1]         ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[2]         ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[3]         ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; CC             ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[4]         ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[5]         ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; INA[6]         ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[7]         ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; C24            ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; INA[8]         ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; INA[9]         ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[10]        ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[11]        ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[12]        ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[13]        ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[14]        ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; INA[15]        ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; ATTRLY         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A6             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A12            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C23            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDOUT          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CDIN           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TLV320_BCLK    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TLV320_LRCIN   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TLV320_LRCOUT  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TLV320_MCLK    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CMODE          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MOSI           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SCLK           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; nCS            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPI_data       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPI_clock      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Tx_load_strobe ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rx_load_strobe ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FPGA_PLL       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_TXE       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_RXE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DITHER         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SHDN           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PGA            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAND           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; INIT_DONE      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TEST0          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TEST1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TEST2          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TEST3          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED0     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED3     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED4     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED5     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED6     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED7     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ext_10MHZ      ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                    ;
+-------------------------------------+-------------------+---------+
; Source Pin / Fanout                 ; Pad To Core Index ; Setting ;
+-------------------------------------+-------------------+---------+
; OVERFLOW                            ;                   ;         ;
;      - DEBUG_LED0~output            ; 0                 ; 6       ;
;      - NWire_xmit:ser_no|id~19      ; 0                 ; 6       ;
; C122_clk                            ;                   ;         ;
; OSC_10MHZ                           ;                   ;         ;
; C21                                 ;                   ;         ;
;      - sp_xmit_ctrl:SPC|sp_state~17 ; 1                 ; 6       ;
;      - sp_xmit_ctrl:SPC|sp_state~20 ; 1                 ; 6       ;
;      - sp_xmit_ctrl:SPC|sp_state~26 ; 1                 ; 6       ;
; INA[0]                              ;                   ;         ;
;      - temp_ADC~46                  ; 0                 ; 6       ;
;      - temp_ADC~47                  ; 0                 ; 6       ;
;      - temp_ADC~48                  ; 0                 ; 6       ;
;      - temp_ADC~49                  ; 0                 ; 6       ;
;      - temp_ADC~50                  ; 0                 ; 6       ;
;      - temp_ADC~51                  ; 0                 ; 6       ;
;      - temp_ADC~52                  ; 0                 ; 6       ;
;      - temp_ADC~53                  ; 0                 ; 6       ;
;      - temp_ADC~54                  ; 0                 ; 6       ;
;      - temp_ADC~55                  ; 0                 ; 6       ;
;      - temp_ADC~56                  ; 0                 ; 6       ;
;      - temp_ADC~57                  ; 0                 ; 6       ;
;      - temp_ADC~58                  ; 0                 ; 6       ;
;      - temp_ADC~59                  ; 0                 ; 6       ;
;      - temp_ADC~60                  ; 0                 ; 6       ;
;      - temp_ADC[0]~feeder           ; 0                 ; 6       ;
; INA[1]                              ;                   ;         ;
;      - temp_ADC[1]                  ; 0                 ; 6       ;
;      - temp_ADC~46                  ; 0                 ; 6       ;
; INA[2]                              ;                   ;         ;
;      - temp_ADC[2]                  ; 0                 ; 6       ;
;      - temp_ADC~47                  ; 0                 ; 6       ;
; INA[3]                              ;                   ;         ;
;      - temp_ADC[3]                  ; 1                 ; 6       ;
;      - temp_ADC~48                  ; 1                 ; 6       ;
; CC                                  ;                   ;         ;
;      - NWire_rcv:CCrcv|d0~1         ; 0                 ; 6       ;
; INA[4]                              ;                   ;         ;
;      - temp_ADC[4]                  ; 0                 ; 6       ;
;      - temp_ADC~49                  ; 0                 ; 6       ;
; INA[5]                              ;                   ;         ;
;      - temp_ADC[5]                  ; 1                 ; 6       ;
;      - temp_ADC~50                  ; 1                 ; 6       ;
; INA[6]                              ;                   ;         ;
;      - temp_ADC[6]                  ; 0                 ; 6       ;
;      - temp_ADC~51                  ; 0                 ; 6       ;
; INA[7]                              ;                   ;         ;
;      - temp_ADC[7]                  ; 0                 ; 6       ;
;      - temp_ADC~52                  ; 0                 ; 6       ;
; C24                                 ;                   ;         ;
;      - NWire_rcv:LRAudio|d0~1       ; 1                 ; 6       ;
; INA[8]                              ;                   ;         ;
;      - temp_ADC[8]                  ; 1                 ; 6       ;
;      - temp_ADC~53                  ; 1                 ; 6       ;
; INA[9]                              ;                   ;         ;
;      - temp_ADC[9]                  ; 0                 ; 6       ;
;      - temp_ADC~54                  ; 0                 ; 6       ;
; INA[10]                             ;                   ;         ;
;      - temp_ADC[10]                 ; 0                 ; 6       ;
;      - temp_ADC~55                  ; 0                 ; 6       ;
; INA[11]                             ;                   ;         ;
;      - temp_ADC[11]                 ; 0                 ; 6       ;
;      - temp_ADC~56                  ; 0                 ; 6       ;
; INA[12]                             ;                   ;         ;
;      - temp_ADC[12]                 ; 0                 ; 6       ;
;      - temp_ADC~57                  ; 0                 ; 6       ;
; INA[13]                             ;                   ;         ;
;      - temp_ADC[13]                 ; 0                 ; 6       ;
;      - temp_ADC~58                  ; 0                 ; 6       ;
; INA[14]                             ;                   ;         ;
;      - temp_ADC[14]                 ; 1                 ; 6       ;
;      - temp_ADC~59                  ; 1                 ; 6       ;
; INA[15]                             ;                   ;         ;
;      - temp_ADC[15]                 ; 1                 ; 6       ;
;      - temp_ADC~60                  ; 1                 ; 6       ;
; ext_10MHZ                           ;                   ;         ;
;      - reference                    ; 0                 ; 6       ;
+-------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; C122_PTT_out~2                                                                                                                                                      ; LCCOMB_X36_Y22_N26 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; C122_RX_relay~7                                                                                                                                                     ; LCCOMB_X10_Y22_N8  ; 49      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; C122_cgen_rst                                                                                                                                                       ; FF_X34_Y25_N5      ; 26      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; C122_cgen_rst~2                                                                                                                                                     ; LCCOMB_X34_Y25_N8  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; C122_clk                                                                                                                                                            ; PIN_209            ; 3       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; C122_clk                                                                                                                                                            ; PIN_209            ; 7326    ; Clock                     ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; C122_rst                                                                                                                                                            ; FF_X28_Y2_N27      ; 573     ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; C122_rst_cnt[10]                                                                                                                                                    ; FF_X32_Y2_N23      ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; C122_sync_phase_word[31]~218                                                                                                                                        ; LCCOMB_X14_Y24_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Equal0~7                                                                                                                                                            ; LCCOMB_X52_Y11_N26 ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; I2S_xmit:LR|TLV_state.TLV_WH~1                                                                                                                                      ; LCCOMB_X5_Y16_N30  ; 16      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; I2S_xmit:LR|data~63                                                                                                                                                 ; LCCOMB_X7_Y16_N24  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:CCrcv|DB_LEN~153                                                                                                                                          ; LCCOMB_X44_Y6_N6   ; 76      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:CCrcv|TB_state.TB_CALC~1                                                                                                                                  ; LCCOMB_X44_Y3_N30  ; 19      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:CCrcv|rcv_flag                                                                                                                                            ; FF_X11_Y22_N1      ; 54      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:CCrcv|rdata~123                                                                                                                                           ; LCCOMB_X11_Y22_N14 ; 61      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:CCrcv|tb_cnt~61                                                                                                                                           ; LCCOMB_X44_Y1_N26  ; 19      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:LRAudio|DB_LEN~121                                                                                                                                        ; LCCOMB_X4_Y11_N26  ; 60      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:LRAudio|TB_state.TB_CALC~1                                                                                                                                ; LCCOMB_X4_Y11_N14  ; 15      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:LRAudio|rcv_flag                                                                                                                                          ; FF_X3_Y12_N29      ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:LRAudio|rdata~65                                                                                                                                          ; LCCOMB_X3_Y12_N18  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:LRAudio|tb_cnt~57                                                                                                                                         ; LCCOMB_X4_Y11_N2   ; 15      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:M_IQ|NW_state.NW_WAIT~1                                                                                                                                  ; LCCOMB_X8_Y5_N2    ; 80      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:M_IQ|always0~2                                                                                                                                           ; LCCOMB_X9_Y5_N16   ; 6       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:M_IQ|id~96                                                                                                                                               ; LCCOMB_X8_Y5_N28   ; 49      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:SPD|NW_state.NW_WAIT~1                                                                                                                                   ; LCCOMB_X28_Y2_N30  ; 25      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:SPD|always0~3                                                                                                                                            ; LCCOMB_X28_Y2_N2   ; 4       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:SPD|dly_cnt~54                                                                                                                                           ; LCCOMB_X9_Y9_N24   ; 25      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:SPD|id~51                                                                                                                                                ; LCCOMB_X31_Y2_N0   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:ser_no|NW_state.NW_WAIT~1                                                                                                                                ; LCCOMB_X32_Y2_N6   ; 18      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:ser_no|always0~2                                                                                                                                         ; LCCOMB_X34_Y2_N8   ; 4       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:ser_no|id~20                                                                                                                                             ; LCCOMB_X32_Y2_N24  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAND~reg0                                                                                                                                                           ; FF_X9_Y26_N31      ; 16      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; SPI:Alex_SPI_Tx|Selector0~0                                                                                                                                         ; LCCOMB_X5_Y26_N6   ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SPI:Alex_SPI_Tx|spi_state.0000~1                                                                                                                                    ; LCCOMB_X5_Y26_N18  ; 7       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; SPI:Alex_SPI_Tx|spi_state.0110~1                                                                                                                                    ; LCCOMB_X4_Y26_N4   ; 27      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|altsyncram_47e1:FIFOram|ram_block1a0~RAM_ENABLE_AND                             ; LCCOMB_X28_Y3_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|cntr_2ab:rd_ptr_msb|_~37                                                        ; LCCOMB_X25_Y3_N0   ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|cntr_3ab:wr_ptr|_~40                                                            ; LCCOMB_X30_Y4_N0   ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|cntr_fa7:usedw_counter|_~40                                                     ; LCCOMB_X28_Y4_N18  ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|rd_ptr_lsb~2                                                                    ; LCCOMB_X24_Y3_N18  ; 1       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|valid_rreq~1                                                                    ; LCCOMB_X27_Y4_N20  ; 40      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; always9~0                                                                                                                                                           ; LCCOMB_X4_Y25_N0   ; 26      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; clk_lrclk_gen:clrgen|Brise                                                                                                                                          ; FF_X18_Y22_N29     ; 41      ; Clock enable, Sync. load  ; no     ; --                   ; --               ; --                        ;
; clk_lrclk_gen:lrgen|BCLK                                                                                                                                            ; FF_X25_Y30_N27     ; 37      ; Clock                     ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; clk_lrclk_gen:lrgen|BCLK_cnt~62                                                                                                                                     ; LCCOMB_X34_Y25_N6  ; 16      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; clock_select[1]                                                                                                                                                     ; FF_X25_Y30_N25     ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cic:cic_inst_Q2|out_strobe                                                                                                                   ; FF_X28_Y23_N31     ; 2002    ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Mux16~0                                                                                                                   ; LCCOMB_X27_Y22_N0  ; 17      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[0][18]                                                                                                                  ; FF_X15_Y25_N9      ; 53      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[10][9]                                                                                                                  ; FF_X24_Y27_N27     ; 52      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[11][8]                                                                                                                  ; FF_X25_Y27_N27     ; 51      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[12][7]                                                                                                                  ; FF_X26_Y27_N31     ; 50      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[13][6]                                                                                                                  ; FF_X26_Y27_N13     ; 48      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[14][5]                                                                                                                  ; FF_X25_Y27_N7      ; 48      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[15][4]                                                                                                                  ; FF_X29_Y27_N31     ; 47      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[16][3]                                                                                                                  ; FF_X29_Y27_N7      ; 45      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[17][2]                                                                                                                  ; FF_X29_Y27_N17     ; 44      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[1][18]                                                                                                                  ; FF_X15_Y24_N19     ; 57      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[2][17]                                                                                                                  ; FF_X16_Y24_N17     ; 59      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[3][16]                                                                                                                  ; FF_X15_Y26_N31     ; 59      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[4][15]                                                                                                                  ; FF_X16_Y27_N29     ; 58      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[5][14]                                                                                                                  ; FF_X17_Y27_N29     ; 57      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[6][13]                                                                                                                  ; FF_X18_Y27_N31     ; 52      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[7][12]                                                                                                                  ; FF_X19_Y27_N25     ; 52      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[8][11]                                                                                                                  ; FF_X19_Y28_N29     ; 52      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|cordic:cordic_inst|Z[9][10]                                                                                                                  ; FF_X21_Y28_N19     ; 52      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|fir:fir_inst_I|Mux0~1                                                                                                                        ; LCCOMB_X12_Y5_N30  ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|fir:fir_inst_I|clear_mac                                                                                                                     ; FF_X12_Y5_N5       ; 49      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|fir:fir_inst_I|clear_mac                                                                                                                     ; FF_X12_Y5_N5       ; 123     ; Async. clear              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; receiver:receiver_inst|fir:fir_inst_I|comb~24                                                                                                                       ; LCCOMB_X20_Y12_N16 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cout_actual ; LCCOMB_X20_Y12_N22 ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|fir:fir_inst_Q|Decoder0~0                                                                                                                    ; LCCOMB_X20_Y12_N10 ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|fir:fir_inst_Q|clear_mac                                                                                                                     ; FF_X20_Y12_N1      ; 49      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|fir:fir_inst_Q|clear_mac                                                                                                                     ; FF_X20_Y12_N1      ; 123     ; Async. clear              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; receiver:receiver_inst|fir:fir_inst_Q|comb~24                                                                                                                       ; LCCOMB_X20_Y9_N12  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|cout_actual ; LCCOMB_X20_Y9_N6   ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|varcic:varcic_inst_I1|Equal0~7                                                                                                               ; LCCOMB_X37_Y24_N20 ; 17      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; receiver:receiver_inst|varcic:varcic_inst_Q1|out_strobe                                                                                                             ; FF_X37_Y24_N21     ; 2227    ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reference                                                                                                                                                           ; LCCOMB_X25_Y30_N22 ; 8       ; Clock                     ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; sp_xmit_ctrl:SPC|fifo_wreq~1                                                                                                                                        ; LCCOMB_X28_Y4_N16  ; 26      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; spc[1]                                                                                                                                                              ; FF_X26_Y3_N11      ; 120     ; Clock                     ; yes    ; Global Clock         ; GCLK15           ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                 ;
+-------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                            ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; C122_clk                                        ; PIN_209            ; 7326    ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; clk_lrclk_gen:lrgen|BCLK                        ; FF_X25_Y30_N27     ; 37      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; receiver:receiver_inst|fir:fir_inst_I|clear_mac ; FF_X12_Y5_N5       ; 123     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; receiver:receiver_inst|fir:fir_inst_Q|clear_mac ; FF_X20_Y12_N1      ; 123     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; reference                                       ; LCCOMB_X25_Y30_N22 ; 8       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; spc[1]                                          ; FF_X26_Y3_N11      ; 120     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
+-------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                            ;
+--------------------------------------------------------------------------------------------------+---------+
; Name                                                                                             ; Fan-Out ;
+--------------------------------------------------------------------------------------------------+---------+
; receiver:receiver_inst|varcic:varcic_inst_Q1|out_strobe                                          ; 2227    ;
; receiver:receiver_inst|cic:cic_inst_Q2|out_strobe                                                ; 2002    ;
; C122_rst                                                                                         ; 573     ;
; ~GND                                                                                             ; 107     ;
; NWire_xmit:M_IQ|NW_state.NW_WAIT~1                                                               ; 80      ;
; C122_DFS1                                                                                        ; 77      ;
; NWire_rcv:CCrcv|DB_LEN~153                                                                       ; 76      ;
; C122_DFS0                                                                                        ; 76      ;
; NWire_rcv:CCrcv|rdata~123                                                                        ; 61      ;
; NWire_rcv:LRAudio|DB_LEN~121                                                                     ; 60      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[2][17]                                               ; 59      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[3][16]                                               ; 59      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[4][15]                                               ; 58      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[1][18]                                               ; 57      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[5][14]                                               ; 57      ;
; NWire_rcv:CCrcv|rcv_flag                                                                         ; 54      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[0][18]                                               ; 53      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[6][13]                                               ; 52      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[7][12]                                               ; 52      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[8][11]                                               ; 52      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[9][10]                                               ; 52      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[10][9]                                               ; 52      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[11][8]                                               ; 51      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[12][7]                                               ; 50      ;
; NWire_xmit:M_IQ|id~96                                                                            ; 49      ;
; C122_RX_relay~7                                                                                  ; 49      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[13][6]                                               ; 48      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[14][5]                                               ; 48      ;
; receiver:receiver_inst|fir:fir_inst_I|clear_mac                                                  ; 48      ;
; receiver:receiver_inst|fir:fir_inst_Q|clear_mac                                                  ; 48      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[15][4]                                               ; 47      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[16][3]                                               ; 45      ;
; receiver:receiver_inst|cordic:cordic_inst|Z[17][2]                                               ; 44      ;
; receiver:receiver_inst|cordic:cordic_inst|X[18][21]                                              ; 43      ;
; receiver:receiver_inst|cordic:cordic_inst|Y[18][21]                                              ; 43      ;
; clk_lrclk_gen:clrgen|Brise                                                                       ; 41      ;
; receiver:receiver_inst|cordic:cordic_inst|X[17][21]                                              ; 40      ;
; receiver:receiver_inst|cordic:cordic_inst|Y[17][21]                                              ; 40      ;
; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|valid_rreq~1 ; 40      ;
; receiver:receiver_inst|cordic:cordic_inst|X[16][21]                                              ; 38      ;
; receiver:receiver_inst|cordic:cordic_inst|Y[16][21]                                              ; 38      ;
; receiver:receiver_inst|cordic:cordic_inst|X[15][21]                                              ; 36      ;
; receiver:receiver_inst|cordic:cordic_inst|Y[15][21]                                              ; 36      ;
; receiver:receiver_inst|cordic:cordic_inst|X[14][21]                                              ; 34      ;
; receiver:receiver_inst|cordic:cordic_inst|Y[14][21]                                              ; 34      ;
; NWire_rcv:LRAudio|rcv_flag                                                                       ; 33      ;
; I2S_xmit:LR|TLV_state.TLV_IDLE~1                                                                 ; 33      ;
; C122_sync_phase_word[31]~218                                                                     ; 32      ;
; receiver:receiver_inst|cordic:cordic_inst|X[13][21]                                              ; 32      ;
; receiver:receiver_inst|cordic:cordic_inst|Y[13][21]                                              ; 32      ;
+--------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                ; Location                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+------------------------------------------------------------------------------------------------------------------------+
; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|altsyncram_47e1:FIFOram|ALTSYNCRAM                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 65536 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 8    ; None               ; M9K_X22_Y3_N0, M9K_X33_Y3_N0, M9K_X22_Y4_N0, M9K_X33_Y4_N0, M9K_X33_Y2_N0, M9K_X33_Y5_N0, M9K_X22_Y5_N0, M9K_X22_Y2_N0 ;
; receiver:receiver_inst|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 254          ; 25           ; 254          ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 6350  ; 254                         ; 25                          ; 254                         ; 25                          ; 6350                ; 1    ; None               ; M9K_X22_Y12_N0                                                                                                         ;
; receiver:receiver_inst|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 254          ; 25           ; 254          ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 6350  ; 254                         ; 25                          ; 254                         ; 25                          ; 6350                ; 1    ; None               ; M9K_X22_Y9_N0                                                                                                          ;
; receiver:receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ALTSYNCRAM                  ; AUTO ; ROM              ; Single Clock ; 256          ; 24           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 6144  ; 256                         ; 24                          ; --                          ; --                          ; 6144                ; 1    ; fir_coeffs_rom.hex ; M9K_X22_Y10_N0                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Mercury|receiver:receiver_inst|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ALTSYNCRAM ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 2           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 10          ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 12          ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 22          ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 6           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 4           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                       ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult5 ;                            ; DSPMULT_X13_Y10_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult3 ;                            ; DSPMULT_X13_Y8_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y9_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X13_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult7 ;                            ; DSPMULT_X13_Y7_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult5 ;                            ; DSPMULT_X13_Y11_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult3 ;                            ; DSPMULT_X13_Y12_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y13_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X13_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_mult7 ;                            ; DSPMULT_X13_Y14_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_4611:auto_generated|mac_out8                                                                                                           ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_4611:auto_generated|mac_mult7                                                                                                       ;                            ; DSPMULT_X13_Y22_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_4611:auto_generated|mac_out6                                                                                                           ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_4611:auto_generated|mac_mult5                                                                                                       ;                            ; DSPMULT_X13_Y23_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_4611:auto_generated|mac_out4                                                                                                           ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_4611:auto_generated|mac_mult3                                                                                                       ;                            ; DSPMULT_X13_Y25_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_4611:auto_generated|w507w[0]                                                                                                           ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_4611:auto_generated|mac_mult1                                                                                                       ;                            ; DSPMULT_X13_Y24_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 14,901 / 71,559 ( 21 % ) ;
; C16 interconnects          ; 21 / 2,597 ( < 1 % )     ;
; C4 interconnects           ; 4,298 / 46,848 ( 9 % )   ;
; Direct links               ; 4,769 / 71,559 ( 7 % )   ;
; Global clocks              ; 6 / 20 ( 30 % )          ;
; Local interconnects        ; 2,493 / 24,624 ( 10 % )  ;
; R24 interconnects          ; 32 / 2,496 ( 1 % )       ;
; R4 interconnects           ; 6,797 / 62,424 ( 11 % )  ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.60) ; Number of LABs  (Total = 710) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 11                            ;
; 2                                           ; 8                             ;
; 3                                           ; 5                             ;
; 4                                           ; 1                             ;
; 5                                           ; 3                             ;
; 6                                           ; 7                             ;
; 7                                           ; 3                             ;
; 8                                           ; 11                            ;
; 9                                           ; 28                            ;
; 10                                          ; 14                            ;
; 11                                          ; 74                            ;
; 12                                          ; 77                            ;
; 13                                          ; 17                            ;
; 14                                          ; 43                            ;
; 15                                          ; 40                            ;
; 16                                          ; 368                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.54) ; Number of LABs  (Total = 710) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 20                            ;
; 1 Clock                            ; 581                           ;
; 1 Clock enable                     ; 337                           ;
; 1 Sync. clear                      ; 41                            ;
; 1 Sync. load                       ; 102                           ;
; 2 Clock enables                    ; 12                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 22.20) ; Number of LABs  (Total = 710) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 5                             ;
; 1                                            ; 15                            ;
; 2                                            ; 5                             ;
; 3                                            ; 8                             ;
; 4                                            ; 5                             ;
; 5                                            ; 2                             ;
; 6                                            ; 3                             ;
; 7                                            ; 1                             ;
; 8                                            ; 11                            ;
; 9                                            ; 10                            ;
; 10                                           ; 36                            ;
; 11                                           ; 5                             ;
; 12                                           ; 34                            ;
; 13                                           ; 6                             ;
; 14                                           ; 16                            ;
; 15                                           ; 11                            ;
; 16                                           ; 18                            ;
; 17                                           ; 4                             ;
; 18                                           ; 19                            ;
; 19                                           ; 12                            ;
; 20                                           ; 55                            ;
; 21                                           ; 12                            ;
; 22                                           ; 31                            ;
; 23                                           ; 26                            ;
; 24                                           ; 51                            ;
; 25                                           ; 19                            ;
; 26                                           ; 14                            ;
; 27                                           ; 5                             ;
; 28                                           ; 29                            ;
; 29                                           ; 6                             ;
; 30                                           ; 36                            ;
; 31                                           ; 34                            ;
; 32                                           ; 166                           ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.78) ; Number of LABs  (Total = 710) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 11                            ;
; 1                                                ; 33                            ;
; 2                                                ; 17                            ;
; 3                                                ; 9                             ;
; 4                                                ; 9                             ;
; 5                                                ; 13                            ;
; 6                                                ; 11                            ;
; 7                                                ; 12                            ;
; 8                                                ; 25                            ;
; 9                                                ; 20                            ;
; 10                                               ; 87                            ;
; 11                                               ; 25                            ;
; 12                                               ; 89                            ;
; 13                                               ; 14                            ;
; 14                                               ; 58                            ;
; 15                                               ; 58                            ;
; 16                                               ; 211                           ;
; 17                                               ; 1                             ;
; 18                                               ; 0                             ;
; 19                                               ; 2                             ;
; 20                                               ; 1                             ;
; 21                                               ; 0                             ;
; 22                                               ; 0                             ;
; 23                                               ; 0                             ;
; 24                                               ; 0                             ;
; 25                                               ; 0                             ;
; 26                                               ; 0                             ;
; 27                                               ; 2                             ;
; 28                                               ; 1                             ;
; 29                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.88) ; Number of LABs  (Total = 710) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 5                             ;
; 3                                            ; 17                            ;
; 4                                            ; 11                            ;
; 5                                            ; 14                            ;
; 6                                            ; 9                             ;
; 7                                            ; 11                            ;
; 8                                            ; 8                             ;
; 9                                            ; 11                            ;
; 10                                           ; 10                            ;
; 11                                           ; 10                            ;
; 12                                           ; 10                            ;
; 13                                           ; 11                            ;
; 14                                           ; 32                            ;
; 15                                           ; 21                            ;
; 16                                           ; 50                            ;
; 17                                           ; 36                            ;
; 18                                           ; 133                           ;
; 19                                           ; 43                            ;
; 20                                           ; 11                            ;
; 21                                           ; 31                            ;
; 22                                           ; 4                             ;
; 23                                           ; 2                             ;
; 24                                           ; 5                             ;
; 25                                           ; 3                             ;
; 26                                           ; 1                             ;
; 27                                           ; 19                            ;
; 28                                           ; 34                            ;
; 29                                           ; 14                            ;
; 30                                           ; 8                             ;
; 31                                           ; 11                            ;
; 32                                           ; 30                            ;
; 33                                           ; 31                            ;
; 34                                           ; 10                            ;
; 35                                           ; 51                            ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 15    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 15    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 61        ; 0            ; 61        ; 0            ; 0            ; 61        ; 61        ; 0            ; 61        ; 61        ; 1            ; 38           ; 0            ; 0            ; 22           ; 1            ; 38           ; 22           ; 0            ; 0            ; 0            ; 38           ; 39           ; 0            ; 0            ; 0            ; 0            ; 61        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 61           ; 0         ; 61           ; 61           ; 0         ; 0         ; 61           ; 0         ; 0         ; 60           ; 23           ; 61           ; 61           ; 39           ; 60           ; 23           ; 39           ; 61           ; 61           ; 61           ; 23           ; 22           ; 61           ; 61           ; 61           ; 61           ; 0         ; 61           ; 61           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ATTRLY             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A6                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A12                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C23                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDOUT              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CDIN               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TLV320_BCLK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TLV320_LRCIN       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TLV320_LRCOUT      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TLV320_MCLK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CMODE              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MOSI               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SCLK               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nCS                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_data           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_clock          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Tx_load_strobe     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rx_load_strobe     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_PLL           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LVDS_TXE           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LVDS_RXE_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DITHER             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SHDN               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PGA                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAND               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INIT_DONE          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TEST0              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TEST1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TEST2              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TEST3              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEBUG_LED0         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEBUG_LED1         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEBUG_LED2         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEBUG_LED3         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEBUG_LED4         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEBUG_LED5         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEBUG_LED6         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEBUG_LED7         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ext_10MHZ          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OVERFLOW           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C122_clk           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OSC_10MHZ          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C21                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CC                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C24                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[8]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[9]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[10]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[11]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[12]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[13]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[14]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INA[15]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Enable Open Drain on CRC Error pin           ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; On                       ;
; nCEO                                         ; Unreserved               ;
; Data[0]                                      ; As input tri-stated      ;
; Data[1]/ASDO                                 ; As input tri-stated      ;
; Data[7..2]                                   ; As input tri-stated      ;
; FLASH_nCE/nCSO                               ; As input tri-stated      ;
; Other Active Parallel pins                   ; Unreserved               ;
; DCLK                                         ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; C122_clk        ; C122_clk             ; 67.0739           ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+---------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                       ;
+------------------------------------------------------------------+--------------------------+
; Name                                                             ; Value                    ;
+------------------------------------------------------------------+--------------------------+
; Mid Wire Use - Fit Attempt 1                                     ; 24                       ;
; Mid Slack - Fit Attempt 1                                        ; -1628                    ;
; Internal Atom Count - Fit Attempt 1                              ; 15295                    ;
; LE/ALM Count - Fit Attempt 1                                     ; 9676                     ;
; LAB Count - Fit Attempt 1                                        ; 953                      ;
; Outputs per Lab - Fit Attempt 1                                  ; 8.622                    ;
; Inputs per LAB - Fit Attempt 1                                   ; 13.879                   ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.974                    ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:845;1:107;2:1          ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:294;1:597;2:56;3:6     ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:206;1:683;2:58;3:6     ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:953                    ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:120;1:738;2:95         ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:420;1:533              ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:294;1:622;2:33;3:4     ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:119;1:772;2:62         ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:119;1:832;2:2          ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:771;1:182              ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:907;1:46               ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:507;1:446              ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1      ; 0:1;1:780;2:147;3:24;4:1 ;
; LEs in Chains - Fit Attempt 1                                    ; 6545                     ;
; LEs in Long Chains - Fit Attempt 1                               ; 5906                     ;
; LABs with Chains - Fit Attempt 1                                 ; 504                      ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 1                        ;
; Time - Fit Attempt 1                                             ; 11                       ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.563                    ;
+------------------------------------------------------------------+--------------------------+


+-----------------------------------------------------------------------------------------+
; Advanced Data - Placement                                                               ;
+------------------------------------------------------------------+----------------------+
; Name                                                             ; Value                ;
+------------------------------------------------------------------+----------------------+
; Early Wire Use - Fit Attempt 1                                   ; 6                    ;
; Early Slack - Fit Attempt 1                                      ; -167                 ;
; Mid Wire Use - Fit Attempt 1                                     ; 10                   ;
; Mid Slack - Fit Attempt 1                                        ; 388                  ;
; Mid Wire Use - Fit Attempt 1                                     ; 9                    ;
; Mid Slack - Fit Attempt 1                                        ; 814                  ;
; Late Wire Use - Fit Attempt 1                                    ; 10                   ;
; Late Slack - Fit Attempt 1                                       ; 814                  ;
; Mid Wire Use - Fit Attempt 1                                     ; 24                   ;
; Mid Slack - Fit Attempt 1                                        ; -1628                ;
; Internal Atom Count - Fit Attempt 1                              ; 15295                ;
; LE/ALM Count - Fit Attempt 1                                     ; 9663                 ;
; LAB Count - Fit Attempt 1                                        ; 707                  ;
; Outputs per Lab - Fit Attempt 1                                  ; 11.874               ;
; Inputs per LAB - Fit Attempt 1                                   ; 18.805               ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.850                ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:599;1:107;2:1      ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:214;1:450;2:40;3:3 ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:197;1:464;2:43;3:3 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:707                ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:126;1:561;2:20     ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:344;1:363          ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:214;1:464;2:27;3:2 ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:125;1:547;2:35     ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:125;1:579;2:3      ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:512;1:195          ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:665;1:42           ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:261;1:446          ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1      ; 1:598;2:93;3:14;4:2  ;
; LEs in Chains - Fit Attempt 1                                    ; 6545                 ;
; LEs in Long Chains - Fit Attempt 1                               ; 5906                 ;
; LABs with Chains - Fit Attempt 1                                 ; 503                  ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 2                    ;
; Time - Fit Attempt 1                                             ; 1                    ;
; Mid Wire Use - Fit Attempt 1                                     ; 24                   ;
; Mid Slack - Fit Attempt 1                                        ; -1624                ;
; Internal Atom Count - Fit Attempt 1                              ; 15295                ;
; LE/ALM Count - Fit Attempt 1                                     ; 9663                 ;
; LAB Count - Fit Attempt 1                                        ; 711                  ;
; Outputs per Lab - Fit Attempt 1                                  ; 11.785               ;
; Inputs per LAB - Fit Attempt 1                                   ; 18.714               ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.845                ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:603;1:107;2:1      ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:218;1:450;2:40;3:3 ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:201;1:464;2:43;3:3 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:711                ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:130;1:561;2:20     ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:348;1:363          ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:218;1:464;2:27;3:2 ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:129;1:547;2:35     ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:129;1:579;2:3      ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:516;1:195          ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:669;1:42           ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:265;1:446          ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1      ; 1:603;2:94;3:12;4:2  ;
; LEs in Chains - Fit Attempt 1                                    ; 6545                 ;
; LEs in Long Chains - Fit Attempt 1                               ; 5906                 ;
; LABs with Chains - Fit Attempt 1                                 ; 503                  ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 2                    ;
; Time - Fit Attempt 1                                             ; 3                    ;
; Mid Wire Use - Fit Attempt 1                                     ; 9                    ;
; Mid Slack - Fit Attempt 1                                        ; 814                  ;
; Mid Wire Use - Fit Attempt 1                                     ; 9                    ;
; Mid Slack - Fit Attempt 1                                        ; 1033                 ;
; Mid Wire Use - Fit Attempt 1                                     ; 24                   ;
; Mid Slack - Fit Attempt 1                                        ; -1624                ;
; Internal Atom Count - Fit Attempt 1                              ; 15295                ;
; LE/ALM Count - Fit Attempt 1                                     ; 9653                 ;
; LAB Count - Fit Attempt 1                                        ; 710                  ;
; Outputs per Lab - Fit Attempt 1                                  ; 11.790               ;
; Inputs per LAB - Fit Attempt 1                                   ; 18.685               ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.845                ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:603;1:106;2:1      ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:218;1:451;2:38;3:3 ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:201;1:465;2:41;3:3 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:710                ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:130;1:560;2:20     ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:347;1:363          ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:218;1:464;2:26;3:2 ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:129;1:547;2:34     ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:129;1:578;2:3      ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:510;1:200          ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:668;1:42           ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:264;1:446          ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1      ; 1:599;2:98;3:10;4:3  ;
; LEs in Chains - Fit Attempt 1                                    ; 6545                 ;
; LEs in Long Chains - Fit Attempt 1                               ; 5906                 ;
; LABs with Chains - Fit Attempt 1                                 ; 503                  ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 2                    ;
; Time - Fit Attempt 1                                             ; 1                    ;
; Peak Regional Wire - Fit Attempt 1                               ; 30.757               ;
; Time - Fit Attempt 1                                             ; 230                  ;
; Time in fit_fsyn.dll - Fit Attempt 1                             ; 59.500               ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 14.766               ;
+------------------------------------------------------------------+----------------------+


+----------------------------------------------+
; Advanced Data - Routing                      ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Slack - Fit Attempt 1         ; 817    ;
; Early Wire Use - Fit Attempt 1      ; 9      ;
; Peak Regional Wire - Fit Attempt 1  ; 14     ;
; Mid Slack - Fit Attempt 1           ; -158   ;
; Late Slack - Fit Attempt 1          ; -158   ;
; Late Wire Use - Fit Attempt 1       ; 11     ;
; Time - Fit Attempt 1                ; 20     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 11.750 ;
+-------------------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Mon May 18 19:01:36 2009
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Mercury -c Mercury
Info: Selected device EP3C25Q240C8 for design "Mercury"
Info: Core supply voltage is 1.2V
Info: high junction temperature operating condition is not set. Assuming a default value of '85'.
Info: low junction temperature operating condition is not set. Assuming a default value of '0'.
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning: Feature LogicLock is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C16Q240C8 is compatible
    Info: Device EP3C40Q240C8 is compatible
Info: Fitter converted 10 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location 12
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 14
    Info: Pin ~ALTERA_DCLK~ is reserved at location 23
    Info: Pin ~ALTERA_DATA0~ is reserved at location 24
    Info: Pin ~ALTERA_DATA2~ is reserved at location 218
    Info: Pin ~ALTERA_DATA3~ is reserved at location 219
    Info: Pin ~ALTERA_DATA4~ is reserved at location 221
    Info: Pin ~ALTERA_DATA5~ is reserved at location 226
    Info: Pin ~ALTERA_DATA6~ is reserved at location 231
    Info: Pin ~ALTERA_DATA7~ is reserved at location 232
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node C122_clk~input (placed in PIN 209 (CLK8, DIFFCLK_5n))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node clk_lrclk_gen:lrgen|BCLK
        Info: Destination node clock_select[1]
Info: Automatically promoted node spc[1] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Add4~0
Info: Automatically promoted node clk_lrclk_gen:lrgen|BCLK 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node clk_lrclk_gen:lrgen|BCLK~2
Info: Automatically promoted node reference 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node receiver:receiver_inst|fir:fir_inst_I|clear_mac 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|out_data[23]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|out_data[22]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|out_data[21]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|out_data[20]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|out_data[19]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|out_data[18]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|out_data[17]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|out_data[16]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|out_data[15]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_I|fir_mac:fir_mac_inst|out_data[14]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node receiver:receiver_inst|fir:fir_inst_Q|clear_mac 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|out_data[23]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|out_data[22]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|out_data[21]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|out_data[20]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|out_data[19]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|out_data[18]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|out_data[17]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|out_data[16]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|out_data[15]
        Info: Destination node receiver:receiver_inst|fir:fir_inst_Q|fir_mac:fir_mac_inst|out_data[14]
        Info: Non-global destination nodes limited to 10 nodes
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info: Created 64 register duplicates
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed cpu time is 00:00:07
Info: Fitter preparation operations ending: elapsed time is 00:00:26
Info: Fitter placement preparation operations beginning
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Fitter placement preparation operations ending: elapsed time is 00:00:11
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:02:50
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm logic replication
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Physical synthesis algorithm logic replication complete: estimated slack improvement of 10 ps
Info: Physical synthesis optimizations for speed complete: elapsed cpu time is 00:00:59
Info: Slack time is 1.033 ns between source register "receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|out_data[3]" and destination register "receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[63]"
    Info: + Largest register to register requirement is 7.898 ns
    Info:   Shortest clock path from clock "C122_clk" to destination register is 3.007 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 1; CLK Node = 'C122_clk'
        Info: 2: + IC(0.000 ns) + CELL(0.886 ns) = 0.886 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'C122_clk~input'
        Info: 3: + IC(0.190 ns) + CELL(0.000 ns) = 1.076 ns; Loc. = Unassigned; Fanout = 7885; COMB Node = 'C122_clk~inputclkctrl'
        Info: 4: + IC(1.251 ns) + CELL(0.680 ns) = 3.007 ns; Loc. = Unassigned; Fanout = 2; REG Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[63]'
        Info: Total cell delay = 1.566 ns ( 52.08 % )
        Info: Total interconnect delay = 1.441 ns ( 47.92 % )
    Info:   Longest clock path from clock "C122_clk" to destination register is 3.007 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 1; CLK Node = 'C122_clk'
        Info: 2: + IC(0.000 ns) + CELL(0.886 ns) = 0.886 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'C122_clk~input'
        Info: 3: + IC(0.190 ns) + CELL(0.000 ns) = 1.076 ns; Loc. = Unassigned; Fanout = 7885; COMB Node = 'C122_clk~inputclkctrl'
        Info: 4: + IC(1.251 ns) + CELL(0.680 ns) = 3.007 ns; Loc. = Unassigned; Fanout = 2; REG Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[63]'
        Info: Total cell delay = 1.566 ns ( 52.08 % )
        Info: Total interconnect delay = 1.441 ns ( 47.92 % )
    Info:   Shortest clock path from clock "C122_clk" to source register is 3.007 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 1; CLK Node = 'C122_clk'
        Info: 2: + IC(0.000 ns) + CELL(0.886 ns) = 0.886 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'C122_clk~input'
        Info: 3: + IC(0.190 ns) + CELL(0.000 ns) = 1.076 ns; Loc. = Unassigned; Fanout = 7885; COMB Node = 'C122_clk~inputclkctrl'
        Info: 4: + IC(1.251 ns) + CELL(0.680 ns) = 3.007 ns; Loc. = Unassigned; Fanout = 3; REG Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|out_data[3]'
        Info: Total cell delay = 1.566 ns ( 52.08 % )
        Info: Total interconnect delay = 1.441 ns ( 47.92 % )
    Info:   Longest clock path from clock "C122_clk" to source register is 3.007 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 1; CLK Node = 'C122_clk'
        Info: 2: + IC(0.000 ns) + CELL(0.886 ns) = 0.886 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'C122_clk~input'
        Info: 3: + IC(0.190 ns) + CELL(0.000 ns) = 1.076 ns; Loc. = Unassigned; Fanout = 7885; COMB Node = 'C122_clk~inputclkctrl'
        Info: 4: + IC(1.251 ns) + CELL(0.680 ns) = 3.007 ns; Loc. = Unassigned; Fanout = 3; REG Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|out_data[3]'
        Info: Total cell delay = 1.566 ns ( 52.08 % )
        Info: Total interconnect delay = 1.441 ns ( 47.92 % )
    Info:   Micro clock to output delay of source is 0.261 ns
    Info:   Micro setup delay of destination is -0.021 ns
    Info: - Longest register to register delay is 6.865 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 3; REG Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|out_data[3]'
        Info: 2: + IC(1.271 ns) + CELL(0.565 ns) = 1.836 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[3]~71'
        Info: 3: + IC(0.000 ns) + CELL(0.073 ns) = 1.909 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[4]~73'
        Info: 4: + IC(0.000 ns) + CELL(0.073 ns) = 1.982 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[5]~75'
        Info: 5: + IC(0.000 ns) + CELL(0.073 ns) = 2.055 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[6]~77'
        Info: 6: + IC(0.000 ns) + CELL(0.073 ns) = 2.128 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[7]~79'
        Info: 7: + IC(0.000 ns) + CELL(0.073 ns) = 2.201 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[8]~81'
        Info: 8: + IC(0.000 ns) + CELL(0.073 ns) = 2.274 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[9]~83'
        Info: 9: + IC(0.000 ns) + CELL(0.073 ns) = 2.347 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[10]~85'
        Info: 10: + IC(0.000 ns) + CELL(0.073 ns) = 2.420 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[11]~87'
        Info: 11: + IC(0.000 ns) + CELL(0.073 ns) = 2.493 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[12]~89'
        Info: 12: + IC(0.000 ns) + CELL(0.073 ns) = 2.566 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[13]~91'
        Info: 13: + IC(0.000 ns) + CELL(0.073 ns) = 2.639 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[14]~93'
        Info: 14: + IC(0.000 ns) + CELL(0.073 ns) = 2.712 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[15]~95'
        Info: 15: + IC(0.000 ns) + CELL(0.073 ns) = 2.785 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[16]~97'
        Info: 16: + IC(0.000 ns) + CELL(0.073 ns) = 2.858 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[17]~99'
        Info: 17: + IC(0.000 ns) + CELL(0.073 ns) = 2.931 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[18]~101'
        Info: 18: + IC(0.000 ns) + CELL(0.073 ns) = 3.004 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[19]~103'
        Info: 19: + IC(0.000 ns) + CELL(0.073 ns) = 3.077 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[20]~105'
        Info: 20: + IC(0.000 ns) + CELL(0.073 ns) = 3.150 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[21]~107'
        Info: 21: + IC(0.000 ns) + CELL(0.073 ns) = 3.223 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[22]~109'
        Info: 22: + IC(0.000 ns) + CELL(0.073 ns) = 3.296 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[23]~111'
        Info: 23: + IC(0.000 ns) + CELL(0.073 ns) = 3.369 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[24]~113'
        Info: 24: + IC(0.000 ns) + CELL(0.073 ns) = 3.442 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[25]~115'
        Info: 25: + IC(0.000 ns) + CELL(0.073 ns) = 3.515 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[26]~117'
        Info: 26: + IC(0.000 ns) + CELL(0.073 ns) = 3.588 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[27]~119'
        Info: 27: + IC(0.000 ns) + CELL(0.073 ns) = 3.661 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[28]~121'
        Info: 28: + IC(0.000 ns) + CELL(0.073 ns) = 3.734 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[29]~123'
        Info: 29: + IC(0.000 ns) + CELL(0.073 ns) = 3.807 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[30]~125'
        Info: 30: + IC(0.000 ns) + CELL(0.073 ns) = 3.880 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[31]~127'
        Info: 31: + IC(0.000 ns) + CELL(0.073 ns) = 3.953 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[32]~129'
        Info: 32: + IC(0.000 ns) + CELL(0.073 ns) = 4.026 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[33]~131'
        Info: 33: + IC(0.000 ns) + CELL(0.073 ns) = 4.099 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[34]~133'
        Info: 34: + IC(0.000 ns) + CELL(0.073 ns) = 4.172 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[35]~135'
        Info: 35: + IC(0.000 ns) + CELL(0.073 ns) = 4.245 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[36]~137'
        Info: 36: + IC(0.000 ns) + CELL(0.073 ns) = 4.318 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[37]~139'
        Info: 37: + IC(0.000 ns) + CELL(0.073 ns) = 4.391 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[38]~141'
        Info: 38: + IC(0.000 ns) + CELL(0.073 ns) = 4.464 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[39]~143'
        Info: 39: + IC(0.000 ns) + CELL(0.073 ns) = 4.537 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[40]~145'
        Info: 40: + IC(0.000 ns) + CELL(0.073 ns) = 4.610 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[41]~147'
        Info: 41: + IC(0.000 ns) + CELL(0.073 ns) = 4.683 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[42]~149'
        Info: 42: + IC(0.000 ns) + CELL(0.073 ns) = 4.756 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[43]~151'
        Info: 43: + IC(0.000 ns) + CELL(0.073 ns) = 4.829 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[44]~153'
        Info: 44: + IC(0.000 ns) + CELL(0.073 ns) = 4.902 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[45]~155'
        Info: 45: + IC(0.000 ns) + CELL(0.073 ns) = 4.975 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[46]~157'
        Info: 46: + IC(0.000 ns) + CELL(0.073 ns) = 5.048 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[47]~159'
        Info: 47: + IC(0.000 ns) + CELL(0.073 ns) = 5.121 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[48]~161'
        Info: 48: + IC(0.000 ns) + CELL(0.073 ns) = 5.194 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[49]~163'
        Info: 49: + IC(0.000 ns) + CELL(0.073 ns) = 5.267 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[50]~165'
        Info: 50: + IC(0.000 ns) + CELL(0.073 ns) = 5.340 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[51]~167'
        Info: 51: + IC(0.000 ns) + CELL(0.073 ns) = 5.413 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[52]~169'
        Info: 52: + IC(0.000 ns) + CELL(0.073 ns) = 5.486 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[53]~171'
        Info: 53: + IC(0.000 ns) + CELL(0.073 ns) = 5.559 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[54]~173'
        Info: 54: + IC(0.000 ns) + CELL(0.073 ns) = 5.632 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[55]~175'
        Info: 55: + IC(0.000 ns) + CELL(0.073 ns) = 5.705 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[56]~177'
        Info: 56: + IC(0.000 ns) + CELL(0.073 ns) = 5.778 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[57]~179'
        Info: 57: + IC(0.000 ns) + CELL(0.073 ns) = 5.851 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[58]~181'
        Info: 58: + IC(0.000 ns) + CELL(0.073 ns) = 5.924 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[59]~183'
        Info: 59: + IC(0.000 ns) + CELL(0.073 ns) = 5.997 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[60]~185'
        Info: 60: + IC(0.000 ns) + CELL(0.073 ns) = 6.070 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[61]~187'
        Info: 61: + IC(0.000 ns) + CELL(0.073 ns) = 6.143 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[62]~189'
        Info: 62: + IC(0.000 ns) + CELL(0.607 ns) = 6.750 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[63]~190'
        Info: 63: + IC(0.000 ns) + CELL(0.115 ns) = 6.865 ns; Loc. = Unassigned; Fanout = 2; REG Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[63]'
        Info: Total cell delay = 5.594 ns ( 81.49 % )
        Info: Total interconnect delay = 1.271 ns ( 18.51 % )
Info: Estimated most critical path is register to register delay of 6.865 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X43_Y15_N0; Fanout = 3; REG Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|out_data[3]'
    Info: 2: + IC(1.271 ns) + CELL(0.565 ns) = 1.836 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[3]~71'
    Info: 3: + IC(0.000 ns) + CELL(0.073 ns) = 1.909 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[4]~73'
    Info: 4: + IC(0.000 ns) + CELL(0.073 ns) = 1.982 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[5]~75'
    Info: 5: + IC(0.000 ns) + CELL(0.073 ns) = 2.055 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[6]~77'
    Info: 6: + IC(0.000 ns) + CELL(0.073 ns) = 2.128 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[7]~79'
    Info: 7: + IC(0.000 ns) + CELL(0.073 ns) = 2.201 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[8]~81'
    Info: 8: + IC(0.000 ns) + CELL(0.073 ns) = 2.274 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[9]~83'
    Info: 9: + IC(0.000 ns) + CELL(0.073 ns) = 2.347 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[10]~85'
    Info: 10: + IC(0.000 ns) + CELL(0.073 ns) = 2.420 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[11]~87'
    Info: 11: + IC(0.000 ns) + CELL(0.073 ns) = 2.493 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[12]~89'
    Info: 12: + IC(0.000 ns) + CELL(0.073 ns) = 2.566 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[13]~91'
    Info: 13: + IC(0.000 ns) + CELL(0.073 ns) = 2.639 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[14]~93'
    Info: 14: + IC(0.000 ns) + CELL(0.073 ns) = 2.712 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[15]~95'
    Info: 15: + IC(0.000 ns) + CELL(0.073 ns) = 2.785 ns; Loc. = LAB_X40_Y17_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[16]~97'
    Info: 16: + IC(0.000 ns) + CELL(0.073 ns) = 2.858 ns; Loc. = LAB_X40_Y17_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[17]~99'
    Info: 17: + IC(0.000 ns) + CELL(0.073 ns) = 2.931 ns; Loc. = LAB_X40_Y17_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[18]~101'
    Info: 18: + IC(0.000 ns) + CELL(0.073 ns) = 3.004 ns; Loc. = LAB_X40_Y17_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[19]~103'
    Info: 19: + IC(0.000 ns) + CELL(0.073 ns) = 3.077 ns; Loc. = LAB_X40_Y17_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[20]~105'
    Info: 20: + IC(0.000 ns) + CELL(0.073 ns) = 3.150 ns; Loc. = LAB_X40_Y17_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[21]~107'
    Info: 21: + IC(0.000 ns) + CELL(0.073 ns) = 3.223 ns; Loc. = LAB_X40_Y17_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[22]~109'
    Info: 22: + IC(0.000 ns) + CELL(0.073 ns) = 3.296 ns; Loc. = LAB_X40_Y17_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[23]~111'
    Info: 23: + IC(0.000 ns) + CELL(0.073 ns) = 3.369 ns; Loc. = LAB_X40_Y17_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[24]~113'
    Info: 24: + IC(0.000 ns) + CELL(0.073 ns) = 3.442 ns; Loc. = LAB_X40_Y17_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[25]~115'
    Info: 25: + IC(0.000 ns) + CELL(0.073 ns) = 3.515 ns; Loc. = LAB_X40_Y17_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[26]~117'
    Info: 26: + IC(0.000 ns) + CELL(0.073 ns) = 3.588 ns; Loc. = LAB_X40_Y17_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[27]~119'
    Info: 27: + IC(0.000 ns) + CELL(0.073 ns) = 3.661 ns; Loc. = LAB_X40_Y17_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[28]~121'
    Info: 28: + IC(0.000 ns) + CELL(0.073 ns) = 3.734 ns; Loc. = LAB_X40_Y17_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[29]~123'
    Info: 29: + IC(0.000 ns) + CELL(0.073 ns) = 3.807 ns; Loc. = LAB_X40_Y17_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[30]~125'
    Info: 30: + IC(0.000 ns) + CELL(0.073 ns) = 3.880 ns; Loc. = LAB_X40_Y17_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[31]~127'
    Info: 31: + IC(0.000 ns) + CELL(0.073 ns) = 3.953 ns; Loc. = LAB_X40_Y16_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[32]~129'
    Info: 32: + IC(0.000 ns) + CELL(0.073 ns) = 4.026 ns; Loc. = LAB_X40_Y16_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[33]~131'
    Info: 33: + IC(0.000 ns) + CELL(0.073 ns) = 4.099 ns; Loc. = LAB_X40_Y16_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[34]~133'
    Info: 34: + IC(0.000 ns) + CELL(0.073 ns) = 4.172 ns; Loc. = LAB_X40_Y16_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[35]~135'
    Info: 35: + IC(0.000 ns) + CELL(0.073 ns) = 4.245 ns; Loc. = LAB_X40_Y16_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[36]~137'
    Info: 36: + IC(0.000 ns) + CELL(0.073 ns) = 4.318 ns; Loc. = LAB_X40_Y16_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[37]~139'
    Info: 37: + IC(0.000 ns) + CELL(0.073 ns) = 4.391 ns; Loc. = LAB_X40_Y16_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[38]~141'
    Info: 38: + IC(0.000 ns) + CELL(0.073 ns) = 4.464 ns; Loc. = LAB_X40_Y16_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[39]~143'
    Info: 39: + IC(0.000 ns) + CELL(0.073 ns) = 4.537 ns; Loc. = LAB_X40_Y16_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[40]~145'
    Info: 40: + IC(0.000 ns) + CELL(0.073 ns) = 4.610 ns; Loc. = LAB_X40_Y16_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[41]~147'
    Info: 41: + IC(0.000 ns) + CELL(0.073 ns) = 4.683 ns; Loc. = LAB_X40_Y16_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[42]~149'
    Info: 42: + IC(0.000 ns) + CELL(0.073 ns) = 4.756 ns; Loc. = LAB_X40_Y16_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[43]~151'
    Info: 43: + IC(0.000 ns) + CELL(0.073 ns) = 4.829 ns; Loc. = LAB_X40_Y16_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[44]~153'
    Info: 44: + IC(0.000 ns) + CELL(0.073 ns) = 4.902 ns; Loc. = LAB_X40_Y16_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[45]~155'
    Info: 45: + IC(0.000 ns) + CELL(0.073 ns) = 4.975 ns; Loc. = LAB_X40_Y16_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[46]~157'
    Info: 46: + IC(0.000 ns) + CELL(0.073 ns) = 5.048 ns; Loc. = LAB_X40_Y16_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[47]~159'
    Info: 47: + IC(0.000 ns) + CELL(0.073 ns) = 5.121 ns; Loc. = LAB_X40_Y15_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[48]~161'
    Info: 48: + IC(0.000 ns) + CELL(0.073 ns) = 5.194 ns; Loc. = LAB_X40_Y15_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[49]~163'
    Info: 49: + IC(0.000 ns) + CELL(0.073 ns) = 5.267 ns; Loc. = LAB_X40_Y15_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[50]~165'
    Info: 50: + IC(0.000 ns) + CELL(0.073 ns) = 5.340 ns; Loc. = LAB_X40_Y15_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[51]~167'
    Info: 51: + IC(0.000 ns) + CELL(0.073 ns) = 5.413 ns; Loc. = LAB_X40_Y15_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[52]~169'
    Info: 52: + IC(0.000 ns) + CELL(0.073 ns) = 5.486 ns; Loc. = LAB_X40_Y15_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[53]~171'
    Info: 53: + IC(0.000 ns) + CELL(0.073 ns) = 5.559 ns; Loc. = LAB_X40_Y15_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[54]~173'
    Info: 54: + IC(0.000 ns) + CELL(0.073 ns) = 5.632 ns; Loc. = LAB_X40_Y15_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[55]~175'
    Info: 55: + IC(0.000 ns) + CELL(0.073 ns) = 5.705 ns; Loc. = LAB_X40_Y15_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[56]~177'
    Info: 56: + IC(0.000 ns) + CELL(0.073 ns) = 5.778 ns; Loc. = LAB_X40_Y15_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[57]~179'
    Info: 57: + IC(0.000 ns) + CELL(0.073 ns) = 5.851 ns; Loc. = LAB_X40_Y15_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[58]~181'
    Info: 58: + IC(0.000 ns) + CELL(0.073 ns) = 5.924 ns; Loc. = LAB_X40_Y15_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[59]~183'
    Info: 59: + IC(0.000 ns) + CELL(0.073 ns) = 5.997 ns; Loc. = LAB_X40_Y15_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[60]~185'
    Info: 60: + IC(0.000 ns) + CELL(0.073 ns) = 6.070 ns; Loc. = LAB_X40_Y15_N0; Fanout = 2; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[61]~187'
    Info: 61: + IC(0.000 ns) + CELL(0.073 ns) = 6.143 ns; Loc. = LAB_X40_Y15_N0; Fanout = 1; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[62]~189'
    Info: 62: + IC(0.000 ns) + CELL(0.607 ns) = 6.750 ns; Loc. = LAB_X40_Y15_N0; Fanout = 1; COMB Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[63]~190'
    Info: 63: + IC(0.000 ns) + CELL(0.115 ns) = 6.865 ns; Loc. = LAB_X40_Y15_N0; Fanout = 2; REG Node = 'receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[63]'
    Info: Total cell delay = 5.594 ns ( 81.49 % )
    Info: Total interconnect delay = 1.271 ns ( 18.51 % )
Info: Fitter routing operations beginning
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Average interconnect usage is 7% of the available device resources
    Info: Peak interconnect usage is 14% of the available device resources in the region that extends from location X21_Y23 to location X31_Y34
Info: Fitter routing operations ending: elapsed time is 00:00:20
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Following 1 pins must use external clamping diodes.
    Info: Pin ext_10MHZ uses I/O standard 3.0-V LVTTL at 82
Warning: Following 5 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin CMODE has VCC driving its datain port
    Info: Pin SHDN has GND driving its datain port
    Info: Pin PGA has GND driving its datain port
    Info: Pin INIT_DONE has GND driving its datain port
    Info: Pin TEST3 has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: clock_select[1] (inverted)
        Info: Type bi-directional pin ext_10MHZ uses the 3.0-V LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 324 megabytes
    Info: Processing ended: Mon May 18 19:06:57 2009
    Info: Elapsed time: 00:05:21
    Info: Total CPU time (on all processors): 00:05:18


