<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Strict//EN"
        "http://www.w3.org/TR/xhtml1/DTD/xhtml1-strict.dtd">
<html>
<head>
<title>Práce se synchronními a asynchronními DRAM</title>
<meta name="Author" content="Pavel Tisnovsky" />
<meta name="Generator" content="vim" />
<meta http-equiv="content-type" content="text/html; charset=iso-8859-2" />
<style type="text/css">
         body {color:#000000; background:#ffffff;}
         h1  {font-family: arial, helvetica, sans-serif; color:#ffffff; background-color:#c00000; text-align:center; padding-left:1em}
         h2  {font-family: arial, helvetica, sans-serif; color:#ffffff; background-color:#0000c0; padding-left:1em; text-align:left}
         h3  {font-family: arial, helvetica, sans-serif; color:#000000; background-color:#c0c0c0; padding-left:1em; text-align:left}
         h4  {font-family: arial, helvetica, sans-serif; color:#000000; background-color:#e0e0e0; padding-left:1em; text-align:left}
         a   {font-family: arial, helvetica, sans-serif;}
         li  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         ol  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         ul  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         p   {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify;}
         pre {background:#e0e0e0}
</style>
</head>

<body>

<h1>Práce se synchronními a asynchronními DRAM</h1>

<h3>Pavel Ti¹novský</h3>

<p></p>

<h1>Úvodník</h1>

<p>V dne¹ní èásti seriálu o funkcích jednotlivých souèástí poèítaèù si uká¾eme, jakým zpùsobem se pracuje s rùznými typy dynamických pamìtí (DRAM). Popí¹eme si jak asynchronní, tak i synchronní dynamické pamìti (vèetnì technologií DDR a DDR2). U asynchronních pamìtí si uká¾eme re¾imy FP a EDO.</p>



<h1>Obsah</h1>
<p>
<a href="#k01">1. Práce se synchronními a asynchronními DRAM</a><br />
<a href="#k02">2. Asynchronní dynamické pamìti (DRAM)</a><br />
<a href="#k03">3. Adresování asynchronní dynamické pamìti v&nbsp;re¾imu RBC</a><br />
<a href="#k04">4. Re¾im FP (Fast Page)</a><br />
<a href="#k05">5. Re¾im EDO (Extended Data Out)</a><br />
<a href="#k06">6. Synchronní dynamické pamìti (SDRAM)</a><br />
<a href="#k07">7. Burst re¾im</a><br />
<a href="#k08">8. DDR (Double Data Rate) a DDR2</a><br />
<a href="#k09">9. Obsah následující èásti seriálu</a><br />
</p>



<p><a name="k01"></a></p>
<h1>1. Práce s&nbsp;moderními DRAM a detekce chyb</h1>

<p>Ji¾ v&nbsp;pøedchozí èásti tohoto seriálu jsme si øekli, ¾e dynamické pamìti
(<i>DRAM</i>) jsou v&nbsp;souèasnosti pou¾ívány jako operaèní (hlavní) pamìti
vìt¹iny poèítaèù, od jednoduchých PDA a¾ po výkonné servery. Ovládání
dynamických pamìtí je sice ponìkud slo¾itìj¹í ne¾ v&nbsp;pøípadì pamìtí
statických (<i>SRAM</i>), ov¹em relativnì nízká cena pøepoètená na jeden bit,
velká integrace a souèasnì i malá spotøeba pamì»ových èipù více ne¾ vyva¾ují
slo¾itìj¹í ovládání. V&nbsp;minulosti se pou¾ívaly pøedev¹ím asynchronní
dynamické pamìti s&nbsp;minimem podpùrných obvodù na èipu, dnes se setkáváme
pøedev¹ím se synchronními dynamickými pamì»mi, které na svém èipu kromì vlastní
pamì»ové matice obsahují i pomìrnì slo¾ité podpùrné obvody, pomocí kterých se
provádí poloautomatické èi skryté obnovování pamìtí (<i>refresh</i>), blokové
pøenosy dat (<i>burst mode</i>) atd. Na prvním obrázku je graf vyjadøující rùst
rychlosti synchronních DRAM, ov¹em jak se dozvíme v&nbsp;dal¹ích kapitolách,
rychlost ètení èi zápisu do jednotlivých pamì»ových bunìk se od dob
asynchronních DRAM pøíli¹ nezvý¹ila.</p>

<image id="6586" original="no" />
<p-center><i>Obrázek 1: Graf rùstu rychlosti ètení a zápisu dat pro rùzné technologie dynamických pamìtí</i></p-center>



<p><a name="k02"></a></p>
<h1>2. Asynchronní dynamické pamìti (DRAM)</h1>

<p>Asynchronní dynamické pamìti se vyznaèují tím, ¾e na svém èipu vìt¹inou
obsahují pouze minimum podpùrných obvodù, pøièem¾ tyto obvody pracují maximální
mo¾nou rychlostí bez pøítomnosti jakýchkoli synchronizaèních (hodinových)
signálù. Výrobce u tìchto pamìtí udává maximální dobu, kterou pamìti trvá
pøeètení èi naopak zápis do pamì»ové buòky urèené svojí adresou. O dodr¾ení
této doby se musí starat pamì»ový subsystém, v&nbsp;jednodu¹¹ích pøípadech
pøímo mikroprocesor. V&nbsp;praxi to napøíklad mù¾e znamenat, ¾e mezi
vystavením adresy (pøesnìji øeèeno adresy sloupce &ndash; viz dal¹í text) na
adresovou sbìrnici a pøeètením dat z&nbsp;pamìti ubìhne doba 50 èi 60 ns (to je
typická doba vìt¹iny asynchronních pamìtí). Aby mikroprocesor tuto dobu dodr¾el
(tj.&nbsp;nesna¾il se z&nbsp;datové sbìrnice èíst data, která tam je¹tì nebyla
pamìtí zapsána), musí provádìt jinou èinnost, v&nbsp;nejhor¹ím pøípadì pouze
neèinnì nìkolik taktù èekat. Principiální schéma asynchronní dynamické pamìti
je zobrazeno na druhém obrázku:</p>

<image id="6587" />
<p-center><i>Obrázek 2: Pamì»ová matice s&nbsp;adresním dekodérem øádkù a sloupcù</i></p-center>

<p>Z&nbsp;druhého obrázku je patrné, ¾e se na pamì»ovém èipu nachází vlastní
pamì»ová matice tvoøená pamì»ovými buòkami (typicky tranzistor+kondenzátor),
dekodér adresy øádku (<i>row address decoder</i>) provádìjící bitovou operaci
&bdquo;výbìr 1 z n&ldquo;, dekodér adresy sloupce (<i>column address
decoder</i>), záchytný registr adresy øádku (<i>row address latch</i>),
záchytný registr adresy sloupce (<i>column address latch</i>) a koneènì blok
zesilovaèù (<i>sense and refresh amplifiers</i>) slou¾ících jak pro zápis, tak
i pro ètení dat (jejich význam jsme si vysvìtlili v&nbsp;pøedchozí èásti tohoto
seriálu). Také si pov¹imnìte zpùsobu pøipojení pamìti na vnitøní sbìrnici
poèítaèe &ndash; adresní èást je rozvedena do záchytného registru adresy øádku
a souèasnì i záchytného registru adresy sloupce. V&nbsp;praxi se toti¾ adresa
po¾adované pamì»ové buòky do pamìti zapisuje nadvakrát. To, která èást adresy
se v&nbsp;daném okam¾iku na adresní èásti sbìrnice vyskytuje, je urèeno pomocí
signálù <strong>RAS</strong> (<i>row address strobe</i>) a <strong>CAS</strong>
(<i>column address strobe</i>). Tyto signály jsou vìt¹inou negované (logická
nula znaèí aktivní úroveò), z&nbsp;dùvodu omezení HTML je budu znaèit
s&nbsp;lomítkem pøed názvem: <strong>/RAS</strong>, <strong>/CAS</strong>.
Význam rozdìlení adresy na dvì èásti bude uveden v&nbsp;následující
kapitole.</p>



<p><a name="k03"></a></p>
<h1>3. Adresování asynchronní dynamické pamìti v&nbsp;re¾imu RBC</h1>

<p>Typický zpùsob adresování asynchronních dynamických pamìtí si vysvìtlíme na
pøíkladu velmi jednoduché pamìti Intel 2118, její¾ pouzdro je zobrazeno na
tøetím obrázku (pamìtníci mo¾ná znají spí¹e pamì» Intel 2114 se ètyøbitovou
datovou èástí, která byla pou¾ita v&nbsp;ZX-81). Podobná pouzdra
(resp.&nbsp;podobný význam pinù) mají i dal¹í asynchronní pamìti s&nbsp;mnohem
vìt¹í kapacitou. V&nbsp;pøípadì Intel 2118 jedná o pamì» s&nbsp;kapacitou 16k
&times; 1 bit, tj.&nbsp;po pøepoètu 2 kB. Nìkteré piny mají jasný význam
&ndash; <i>U<sub>cc</sub></i> je napájecí napìtí, <i>U<sub>dd</sub></i> zem.
Dále se na pouzdøe nachází pin <i>D<sub>in</sub></i>, na který je zapisována
hodnota bitu pøeèteného z&nbsp;pamìti a naopak pin <i>D<sub>out</sub></i>
urèený pro zápis bitu do pamì»ové matice. Piny <i>A<sub>0</sub></i> a¾
<i>A<sub>6</sub></i> slou¾í k&nbsp;zápisu adresy, která je rozdìlena na horní a
dolní polovinu. Horní polovinou adresy se volí øádek v&nbsp;pamì»ové matici,
dolní polovinou pak sloupec. Pro øízení zápisu adresy i ètení èi zápisu
vlastních dat jsou urèeny piny <i>\RAS</i>, <i>\CAS</i> a <i>\WE</i>.</p>

<image id="6588" />
<p-center><i>Obrázek 3: Vývody dynamické pamìti Intel 2118 s&nbsp;oddìleným vstupním a výstupním datovým pinem</i></p-center>

<p>Adresování, tj.&nbsp;výbìr pamì»ové buòky pro ètení, je provedeno
následujícím zpùsobem: nejprve se do záchytného registru adresy øádku nahraje
adresa øádku, která vìt¹inou zpùsobí pøeètení celého øádku, zapamatování
pøeètených hodnot v&nbsp;bloku zesilovaèù a souèasnì i zpìtný zápis pøeètených
hodnot do bunìk pamìti (ètení je, jak ji¾ víme, destruktivní operace).
V&nbsp;praxi to vypadá tak, ¾e mikroprocesor na adresovou èást sbìrnice vy¹le
horní polovinu adresy a po ustálení signálù (za nìkolik nanosekund) nastaví
signál <strong>\RAS</strong> do nuly, tj.&nbsp;do jeho aktivního stavu.
V&nbsp;této chvíli se adresa øádku zapí¹e do záchytného registru, provede se
výbìr øádku a celý øádek se pomocí zesilovaèù pøeète a souèasnì obnoví. Posléze
se do pamìti zapí¹e adresa sloupce, pomocí které je vybrána konkrétní hodnota
poslaná na datovou èást sbìrnice. Tato operace je signalizována sní¾ením
signálu <strong>\CAS</strong> na nulu (do jeho aktivního stavu). Nakonec se
pomocí signálu <strong>\WE</strong> povolí ètení dat:</p>

<code-area>
       ________                                      ____________________                                      ____________
\RAS           \____________________________________/                    \____________________________________/
       ________:_____________                        ____________________:_____________                        ____________
\CAS           :             \______________________/                    :             \______________________/
               :             :                                           :             :
adresa ----[adresa øádku]--[adresa sloupce]--------------------------[adresa øádku]--[adresa sloupce]----------------------
                      ______________________________                            ______________________________
\WE    ______________/                              \__________________________/                              \____________
                                                                                                                            
Dout   ----------------------------[platná data]---------------------------------------------[platná data]-----------------

</code-area>

<p>Mezi zápisem adresy øádku a pøeètením bitu uplyne doba
<i>t<sub>RAC</sub></i>, mezi zápisem adresy sloupce a pøeètením pak èas
<i>t<sub>CAC</sub></i>. Tyto dva èasy (resp.&nbsp;jejich minimální povolené
hodnoty) musí výrobce pamìti pøesnì specifikovat, proto¾e jejich nedodr¾ení by
vedlo k&nbsp;chybnému ètení.</p>

<p>Zápis hodnoty do pamì»ové buòky je provádìn obdobným zpùsobem, ov¹em
s&nbsp;tím rozdílem, ¾e zapisovaný bit musí být znám je¹tì pøed výbìrem
sloupce. Je to ostatnì logické &ndash; výbìrem øádku pomocí
<strong>\RAS</strong> se v¹echny tranzistory na daném øádku otevøou a pøed
obnovením nábojù v&nbsp;pamì»ových buòkách je ji¾ zapotøebí zmìnit stav
pøíslu¹ného zesilovaèe. Prùbìh øídicích signálù pøi zápisu je naznaèen
ní¾e:</p>

<code-area>
       ________                                      ____________________                                      ____________
\RAS           \____________________________________/                    \____________________________________/
       ________:_____________                        ____________________:_____________                        ____________
\CAS           :             \______________________/                    :             \______________________/
               :             :                                           :             :
adresa ----[adresa øádku]--[adresa sloupce]--------------------------[adresa øádku]--[adresa sloupce]----------------------
       __________          ________________________________________________          ______________________________________
\WE              \________/                                                \________/
                 :        :                                                :        :
Din    ---------[zapisovaná data]-----------------------------------------[zapisovaná data]--------------------------------

</code-area>

<image id="6589" />
<p-center><i>Obrázek 4: Matice pamì»ových bunìk v&nbsp;asynchronní DRAM s&nbsp;naznaèením významu signálu /RAS a /CAS</i></p-center>



<p><a name="k04"></a></p>
<h1>4. Re¾im FP (Fast Page)</h1>

<p>V&nbsp;pøedchozí kapitole jsme si ukázali základní re¾im nazývaný také
<strong>RBC</strong> (<i>RAS before CAS</i>). Je typický tím, ¾e se adresa v¾dy
pøená¹í ve dvou èástech &ndash; horní èást (adresa øádku) a dolní èást (adresa
sloupce). Ètení i zápis je tak pomìrnì pomalou operací, proto¾e je nutné v¾dy
vybrat nìjaký øádek (+ provést jeho obnovení) a a¾ po urèitém èase
z&nbsp;daného øádku vybrat po¾adovaný sloupec. Ve snaze o urychlení pøístupu do
pamìti pøi¹li výrobci se zajímavou my¹lenkou: proè neustále vybírat øádky
v&nbsp;pøípadì, ¾e jsou data ulo¾ena za sebou? (kupodivu se pomìrnì èasto
dosahuje <i>lokálnosti dat</i>, a» u¾ se jedná o operaèní kód programu èi
zpracovávaná data) V&nbsp;pøípadì, ¾e by se vy¾adovalo ètení èi zápis do jednou
vybraného øádku, staèilo by do pamì»ového èipu pøidat ke ka¾dému zesilovaèi
záchytný registr a vybírat z&nbsp;pøeèteného øádku jednotlivé sloupce mnohem
rychlej¹ím zpùsobem. Tak se zrodil re¾im <strong>FP</strong> (<i>Fast Page
Mode</i>), který je typický tím, ¾e se nemusí dodr¾et posloupnost signálù
<strong>\RAS</strong>-<strong>\CAS</strong>, ale je mo¾né (po prvotním výbìru)
pou¾ít pouze signály <strong>\CAS</strong>. Pøístup k&nbsp;datùm je tak mnohem
rychlej¹í, mù¾e se jednat i o více ne¾ dvojnásobné urychlení:</p>

<code-area>
       ________
\RAS           \___________________________________________________________________________________________________________________________
       ________:_____________                      ________________                        ________________                        ________
\CAS           :             \____________________/                \______________________/                \______________________/
               :             :                                     :                                       :
adresa ----[adresa øádku]--[adresa sloupce]----------------------[adresa sloupce]------------------------[adresa sloupce]------------------
                      ____________________________          ______________________________          ______________________________
\WE    ______________/                            \________/                              \________/                              \________
                                                                                                                                           
Dout   ----------------------------[platná data]-------------------------[platná data]---------------------------[platná data]-------------

</code-area>



<p><a name="k05"></a></p>
<h1>5. Re¾im EDO (Extended Data Out)</h1>

<p>Je¹tì dal¹ího urychlení (o cca 10 a¾ 20 procent) je mo¾né dosáhnout
v&nbsp;re¾imu <strong>EDO</strong>, neboli <i>Extended Data Out</i>, který byl
podporován na nìkterých èipsetech urèených pro mikroprocesory 486 a prakticky
v¹ech èipsetech pro mikroprocesory Pentium. Tento re¾im se od re¾imu <i>Fast
Page</i> odli¹uje ve zdánlivé malièkosti &ndash; na datové sbìrnici jsou platná
data udr¾ována po del¹í dobu, dokonce i po výbìru dal¹ího sloupce pomocí
signálu <strong>\CAS</strong>. Jakou má tento re¾im pøednost? Mikroprocesor ji¾
nemusí èekat na to, a¾ pamì» vystaví pøeètený bit na pin
<i>D<sub>out</sub></i>, ale mù¾e v&nbsp;tomto &bdquo;mezidobí&ldquo; ji¾
posílat novou adresu. Dochází tak k&nbsp;èásteènému pøekryvu dvou operací, co¾
ve výsledku vede k&nbsp;urychlení pøístupu do pamìti o zmiòované jednotky a¾
desítky procent, pøedev¹ím ve chvíli, kdy se mají pøeèíst èi zapisovat data
ulo¾ená na po sobì jdoucích adresách. Prùbìh signálù je ukázán ní¾e:</p>

<code-area>
       ________
\RAS           \___________________________________________________________________________________________________________________________
       ________:_____________                      ________________                        ________________                        ________
\CAS           :             \____________________/                \______________________/                \______________________/
               :             :                                     :                                       :
adresa ----[adresa øádku]--[adresa sloupce]----------------------[adresa sloupce]------------------------[adresa sloupce]------------------
                      ____________________________          ______________________________          ______________________________
\WE    ______________/                            \________/                              \________/                              \________
                                                                                                                                           
Dout   ----------------------------[           platná data            ]--[           platná data              ]--[      platná data       ]

</code-area>



<p><a name="k06"></a></p>
<h1>6. Synchronní dynamické pamìti (SDRAM)</h1>

<p>V&nbsp;souèasných poèítaèích se ji¾ asynchronní dynamické pamìti pøíli¹
èasto neobjevují, místo toho se mù¾eme setkat s&nbsp;pamì»mi synchronními,
které jsou oznaèovány zkratkou <strong>SDRAM</strong> (<i>Synchronnous
DRAM</i>). Zatímco u asynchronních pamìtí v¹echny jejich podpùrné obvody bì¾ely
svojí maximální mo¾nou rychlostí, jsou u synchronních pamìtí pou¾ity hodinové
signály a podpùrné obvody pracují na základì stavového automatu. Díky tomu je
umo¾nìno, aby mìl pamì»ový èip svoji vlastní &bdquo;inteligenci&ldquo;,
roz¹iøuje se (a souèasnì i komplikuje) protokol pou¾itý pro pøenosy dat do a
z&nbsp;pamìti, pamì»ové èipy vìt¹inou doká¾í automaticky provádìt obnovu
(<i>refresh</i>) dat atd. Na tomto místì je vhodné uvést, ¾e synchronní DRAM
<strong>nejsou</strong> automaticky rychlej¹í, ne¾ asynchronní DRAM &ndash;
v&nbsp;praxi tomu bylo v&nbsp;poèátcích právì naopak, proto¾e nutnost
synchronizace nìkteré operace (resp.&nbsp;jejich výsledky) nepatrnì
zpomalovala. Samotná rychlost zápisu èi ètení do a z&nbsp;jednotlivých
pamì»ových bunìk je pomìrnì konstantní a nijak výraznì se nezvy¹uje, zejména
v&nbsp;porovnání s&nbsp;neustále rostoucím výpoèetním výkonem
mikroprocesorù.</p>

<p>Vzhledem k&nbsp;tomu, ¾e jsou ve¹keré operace v&nbsp;SDRAM provádìny
synchronnì, neuvádí se u nich ¾ádné pøístupové èasy, tak, jak tomu bylo u
pamìtí asynchronních. Místo toho výrobce zveøejòuje taktovací frekvence a poèet
taktù nutných pro provedení nìjaké operace. Zpùsob zápisu se postupnì vyvíjel,
pomìrnì èasto pou¾ívaný je napøíklad zápis typu 5-2 (+ dal¹í èíslice), kterým
je øeèeno, ¾e mezi výbìrem øádku a pøeètením/zápisem dat ubìhne minimálnì pìt
hodinových taktù a mezi výbìrem sloupce (øádek musí být ji¾ vybrán døíve) a
pøeètením/zápisem dat ubìhnou minimálnì dva takty. Délka taktu se zjistí
z&nbsp;frekvence pamìti: pro èipy taktované 100 MHz je délka taktu rovna 10ns.
Pøípadné dal¹í èíslice mohou znaèit poèet taktù nutných pro pøenos dat
v&nbsp;pøípadì pou¾ití takzvaného <i>burst re¾imu</i> (blokové ètení èi zápis
posloupnosti dat bez uvedení adresy).</p>

<code-area>
          __    __    __    __    __    __    _
hodiny __/  \__/  \__/  \__/  \__/  \__/  \__/  \__/
       ________:  2CLK     :   2CLK    :
\RAS           \_______________________:__________
       ________:___________:           :       ___
\CAS           :           \___________:______/       
               :           :           :              
adresa ----[adresa øádku]--[adresa sloupce]-------
                                       :
Dout   --------------------------------[platná data]-

</code-area>

<p>Pomìrnì èasto lze v&nbsp;rùzných dokumentech (pøedev¹ím na Internetu)
narazit na názor, ¾e pamì» o taktovací frekvenci 100 MHz a ¹íøce 32 bitù doká¾e
zajistit pøenosovou rychlost 100&times;32/8=400 MBs<sup>-1</sup>. Trvalého
dosa¾ení této rychlosti obecnì nelze oèekávat, snad jen pøi neustálém ètení
pomocí <i>burst re¾imu</i> (a je¹tì s&nbsp;vypnutím obnovování), co¾ ov¹em
v&nbsp;praxi není v¾dy mo¾né. Pøi zcela náhodném pøístupu je rychlost vìt¹inou
mnohem men¹í, nìkdy dosahuje pouhé desetiny teoretické maximální pøenosové
rychlosti.</p>



<p><a name="k07"></a></p>
<h1>7. Burst re¾im</h1>

<p>V&nbsp;pøedchozích odstavcích jsem nìkolikrát narazil na termín <i>burst
re¾im</i>. Jedná se o zvlá¹tní re¾im pamìti pou¾ívaný pøi ètení èi zápisu bloku
dat o pøedem známé délce. Díky pou¾ití hodinového signálu je mo¾né pouze
inicializovat pøenos (nastavit adresu øádku i adresu sloupce) a poté je (po
prvotním zpo¾dìní zpùsobeném výbìrem øádku) v&nbsp;k&nbsp;ka¾dém taktu hodin
provedeno pøeètení jedné hodnoty èi naopak zápis jedné hodnoty. Tímto zpùsobem
pamì» pracuje na své maximální mo¾né rychlosti, proto je ¾ádoucí v&nbsp;praxi
pou¾ívat právì pøenosy blokù dat a nikoli ètení èi zápis na náhodné adresy.
Vzhledem k&nbsp;tomu, ¾e pøi bì¾né práci mikroprocesoru to není mo¾né pøímo
zajistit, pou¾ívají se vyrovnávací pamìti (<i>cache</i>), které se
s&nbsp;operaèní pamìtí synchronizují právì pomocí pøesunù vìt¹ích blokù dat.
Právì blokové pøenosy pøedstavují nejvìt¹í pøínos synchronních dynamických
pamìtí oproti pamìtem asynchronním, i kdy¾ technologie výroby samotné pamì»ové
matice zùstávají prakticky shodné.</p>



<p><a name="k08"></a></p>
<h1>8. DDR (Double Data Rate) a DDR2</h1>

<p>Dal¹ím krokem k&nbsp;urychlení pøístupu k&nbsp;synchronním dynamickým
pamìtem je lep¹í vyu¾ití hodinového signálu. Zatímco v&nbsp;pùvodních SDRAM se
vyu¾ívala pouze vzestupná (èi naopak sestupná) hrana hodin, jsou u pamìtí DDR
vyu¾ity obì hrany &ndash; jak vzestupná, tak i sestupná. Výsledkem je, ¾e pøi
stejné frekvenci hodinového signálu se mohou operace provádìt dvakrát rychleji
(nebo se naopak nìkteré operace prodlou¾í napøíklad z&nbsp;pùvodních dvou taktù
na 5 pùltaktù, zále¾í na implementaci konkrétního èipu). Vyu¾ití obou hran
hodin je z&nbsp;hlediska konstrukce poèítaèe i samotných pamì»ových èipù
výhodnìj¹í ne¾ pou¾ití hodin s&nbsp;dvojnásobnou frekvencí (SRAM na 200 MHz vs.
DDR SRAM na 100 MHz)), proto¾e pøi velmi vysokých frekvencích dochází
k&nbsp;ne¾ádoucím jevùm, napøíklad k&nbsp;vyhlazování hran, vyzaøování signálu
do okolí atd. V&nbsp;praxi se pøi popisu rychlostí pamìtí mù¾eme setkat
s&nbsp;hodnotami hodinových cyklù obsahujícími desetinnou èást, napøíklad 3,5
atd. Význam je pøi znalosti funkce DDR jasný &ndash; pamì» sice pou¾ívá obì
hrany jednoho hodinového pulsu, ov¹em doba reakce se zapisuje v&nbsp;násobcích
celých pulsù, tj.&nbsp;zmiòovaná hodnota 3,5 znaèí, ¾e operace trvá 7 hran
hodinového signálu (napøíklad 4 vzestupné a 3 sestupné).</p>

<p>Pamìti DDR2 pracují podobným zpùsobem jako DDR a¾ na jednu zmìnu: sbìrnice
pou¾ívá dvojnásobnou frekvenci hodinových signálù ne¾ vlastní pamì»ová matice,
èím¾ se nìkteré operace (pøedev¹ím blokové pøenosy) dvojnásobnì urychlí, ale
samotná matice mù¾e být vyrobena pùvodní technologií. Zatímco u blokových
operací dochází k&nbsp;urychlení, jsou operace náhodného pøístupu vìt¹inou
zatí¾eny vìt¹ím zpo¾dìním (<i>latencí</i>), co¾ je pochopitelné, proto¾e se
sice zrychlilo rozhraní mezi pamì»ovým èipem a mikroprocesorem, ale samotné
pamì»ové buòky i jejich podpùrné obvody jsou stále stejnì pomalé, jako
v&nbsp;pøípadì SDRAM èi DDR.</p>



<p><a name="k09"></a></p>
<h1>9. Obsah následující èásti seriálu</h1>

<p>Vzhledem k&nbsp;tomu, ¾e rychlost mikroprocesorù roste ji¾ po více ne¾ dvì
desetiletí mnohem rychleji ne¾ pøístupová doba k&nbsp;libovolné buòce operaèní
pamìti (tvoøené právì pomocí DRAM, dnes nejèastìji s&nbsp;vyu¾itím SDRAM), je
nutné nìjakým zpùsobem zajistit, aby mikroprocesory nemusely èekat na ètení èi
zápis dat do operaèní pamìti. Øe¹ením jsou hierarchické pamì»ové systémy, ve
kterých se mezi mikroprocesor a relativnì pomalou operaèní pamì» vkládá buï
jedna nebo více vrstev takzvaných vyrovnávacích pamìtí (<i>cache memory</i>).
Právì této problematice, která je velmi dùle¾itá i pro vývojáøe, se budeme
vìnovat v&nbsp;následující èásti tohoto seriálu.</p>



<p></p><p></p>
<p><small>Autor: <a href="http://www.fit.vutbr.cz/~tisnovpa">Pavel Ti¹novský</a> &nbsp; 2008</small></p>
</body>
</html>

