# ラピス ピエゾ混載CMOSプロセスフロー（技術推定要約）

> *LAPIS Semiconductor - Monolithic Integration of PZT MEMS and CMOS Circuits (Hypothetical Reconstruction)*

---

## ✅ 技術概要（Summary）

| 項目 | 内容 |
|------|------|
| **プロセスノード** | 0.35μm セミリセスLOCOS |
| **ゲート構造** | WSi（タングステンサイリサイド）ゲート |
| **電圧構成** | 高耐圧20V（G1-OX=430Å） + ロジック3.3V（G2-OX=70Å） |
| **酸化膜厚** | 実効Tox = 500Å（G1 + G2） |
| **PZT構造** | Pt / PZT（10,000Å） / Ti（分割スパッタ + アニール4回） |
| **基板結晶方位** | Si(111)（裏面キャビティ加工対応） |
| **集積方式** | モノリシック：CMOS + PZTアクチュエータ混載 |
| **放熱設計** | 裏面放熱＋GND配線＋サーマルビア実装 |

---

## 🧩 代表工程フロー（抜粋）

### 1. ウェル・アイソレーション
- LOCOS分離（セミリセス）
- NWL/PWL（3.3V） + NWLH/PWLH（20V）

### 2. 酸化膜形成
- G1-OX（430Å）→ 高耐圧用
- G2-OX（70Å）→ ロジック用
- 実効Tox = 500Å、Eox ≒ 4 MV/cm

### 3. ゲート形成・注入
- WSiゲート + PLYA-DP（パターン）
- NLD/PLD：3.3V用、NLDH/PLDH：20V用
- SW-DP/ET：フィールドストッパ注入

### 4. PZT積層・アニール
- Pt-SP → PZT-SP（2,500Å × 4）→ Ti1/Ti2-SP
- 各回後にPZT-ANL（450℃）×4回
- CAP-PH/ET：ミリングによる開口処理

### 5. メタル・プラグ・パッド形成
- 金属層：ALA, HLA, ALB（3層Al）
- Wプラグ：CW, CWX, CWA
- PAD-PH/ET → パッド形成、AL-SNT

### 6. 裏面加工
- Si(111)基板 → 異方性エッチングでキャビティ形成

---

## 🔥 放熱設計と対策

- 高電圧駆動による損失（I×V, C×V²×f）を裏面から放熱
- ダイアタッチ材：高熱伝導タイプ（Agエポキシ等）
- サーマルビア・放熱基板・GND設計による熱経路確保

---

## 🎓 教材的意義

- 高耐圧CMOS設計とTox制御（500Å）
- 分割スパッタ＋アニールによるPZT厚膜形成技術
- 放熱設計・裏面エッチング・基板選定まで含めたMEMS-CMOS一体構造
- 教材・研究用のPZT混載プロセス事例として高い教育価値あり

---

> ⚠ 本プロセスは、公開情報と技術的推定に基づいた教育的再構成です。実際のラピスセミコンダクタ製造フローとは異なる可能性があります。
