Fitter report for Basic_FQ
Tue Mar 19 17:18:39 2024
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Tue Mar 19 17:18:39 2024          ;
; Quartus Prime Version              ; 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Revision Name                      ; Basic_FQ                                       ;
; Top-level Entity Name              ; Basic_FQ                                       ;
; Family                             ; MAX 10                                         ;
; Device                             ; 10M50DAF484C6GES                               ;
; Timing Models                      ; Preliminary                                    ;
; Total logic elements               ; 419 / 49,760 ( < 1 % )                         ;
;     Total combinational functions  ; 309 / 49,760 ( < 1 % )                         ;
;     Dedicated logic registers      ; 260 / 49,760 ( < 1 % )                         ;
; Total registers                    ; 260                                            ;
; Total pins                         ; 11 / 360 ( 3 % )                               ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 1,048,576 / 1,677,312 ( 63 % )                 ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                  ;
; UFM blocks                         ; 0 / 1 ( 0 % )                                  ;
; ADC blocks                         ; 0 / 2 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C6GES                      ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.40        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.0%      ;
;     Processor 3            ;   3.8%      ;
;     Processor 4            ;   3.7%      ;
;     Processor 5            ;   3.7%      ;
;     Processor 6            ;   3.6%      ;
;     Processor 7            ;   3.6%      ;
;     Processor 8            ;   3.6%      ;
;     Processors 9-12        ;   3.4%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 743 ) ; 0.00 % ( 0 / 743 )         ; 0.00 % ( 0 / 743 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 743 ) ; 0.00 % ( 0 / 743 )         ; 0.00 % ( 0 / 743 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 727 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/miiza/Documents/FPGA/Basic_Freq_Counter-20231116T014840Z-001/Basic_Freq_Counter/output_files/Basic_FQ.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 419 / 49,760 ( < 1 % )         ;
;     -- Combinational with no register       ; 159                            ;
;     -- Register only                        ; 110                            ;
;     -- Combinational with a register        ; 150                            ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 225                            ;
;     -- 3 input functions                    ; 41                             ;
;     -- <=2 input functions                  ; 43                             ;
;     -- Register only                        ; 110                            ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 305                            ;
;     -- arithmetic mode                      ; 4                              ;
;                                             ;                                ;
; Total registers*                            ; 260 / 51,509 ( < 1 % )         ;
;     -- Dedicated logic registers            ; 260 / 49,760 ( < 1 % )         ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )              ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 33 / 3,110 ( 1 % )             ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 11 / 360 ( 3 % )               ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )                 ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )                ;
;                                             ;                                ;
; M9Ks                                        ; 128 / 182 ( 70 % )             ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                  ;
; ADC blocks                                  ; 0 / 2 ( 0 % )                  ;
; Total block memory bits                     ; 1,048,576 / 1,677,312 ( 63 % ) ;
; Total block memory implementation bits      ; 1,179,648 / 1,677,312 ( 70 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )                ;
; PLLs                                        ; 0 / 4 ( 0 % )                  ;
; Global signals                              ; 5                              ;
;     -- Global clocks                        ; 5 / 20 ( 25 % )                ;
; JTAGs                                       ; 0 / 1 ( 0 % )                  ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                  ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 3.7% / 3.4% / 4.0%             ;
; Peak interconnect usage (total/H/V)         ; 16.1% / 14.2% / 18.8%          ;
; Maximum fan-out                             ; 342                            ;
; Highest non-global fan-out                  ; 342                            ;
; Total fan-out                               ; 6278                           ;
; Average fan-out                             ; 7.36                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 419 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 159                   ; 0                              ;
;     -- Register only                        ; 110                   ; 0                              ;
;     -- Combinational with a register        ; 150                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 225                   ; 0                              ;
;     -- 3 input functions                    ; 41                    ; 0                              ;
;     -- <=2 input functions                  ; 43                    ; 0                              ;
;     -- Register only                        ; 110                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 305                   ; 0                              ;
;     -- arithmetic mode                      ; 4                     ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 260                   ; 0                              ;
;     -- Dedicated logic registers            ; 260 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 33 / 3110 ( 1 % )     ; 0 / 3110 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 11                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 1048576               ; 0                              ;
; Total RAM block bits                        ; 1179648               ; 0                              ;
; M9K                                         ; 128 / 182 ( 70 % )    ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 5 / 24 ( 20 % )       ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )       ; 0 / 2 ( 0 % )                  ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 6412                  ; 8                              ;
;     -- Registered Connections               ; 4319                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 6                     ; 0                              ;
;     -- Output Ports                         ; 5                     ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Btn          ; L22   ; 5        ; 78           ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V        ; --                        ; User                 ; 0         ;
; Clock1       ; M9    ; 2        ; 0            ; 18           ; 21           ; 42                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; ReadBuff     ; N21   ; 5        ; 78           ; 25           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V        ; --                        ; User                 ; 0         ;
; To_Oscilator ; N5    ; 2        ; 0            ; 23           ; 21           ; 5                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; Tx           ; M8    ; 2        ; 0            ; 18           ; 14           ; 5                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; rst          ; M21   ; 5        ; 78           ; 25           ; 21           ; 342                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V        ; --                        ; User                 ; 0         ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DIN_RDY      ; AA21  ; 5        ; 78           ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DOUT_VLD     ; T20   ; 5        ; 78           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FRAME_ERROR  ; U22   ; 5        ; 78           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PARITY_ERROR ; U21   ; 5        ; 78           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TXD     ; W18   ; 4        ; 62           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % ) ; 2.5V          ; --           ;
; 2        ; 3 / 36 ( 8 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 1 / 48 ( 2 % )  ; 3.3V          ; --           ;
; 5        ; 7 / 40 ( 18 % ) ; 1.5V          ; --           ;
; 6        ; 0 / 60 ( 0 % )  ; 2.5V          ; --           ;
; 7        ; 0 / 52 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 4 / 36 ( 11 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; DIN_RDY                                        ; output ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; Btn                                            ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; Tx                                             ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ; 74         ; 2        ; Clock1                                         ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; rst                                            ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; To_Oscilator                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; ReadBuff                                       ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; DOUT_VLD                                       ; output ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; PARITY_ERROR                                   ; output ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 302        ; 5        ; FRAME_ERROR                                    ; output ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; UART_TXD                                       ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; UART_TXD     ; Missing drive strength               ;
; DIN_RDY      ; Missing drive strength and slew rate ;
; DOUT_VLD     ; Missing drive strength and slew rate ;
; FRAME_ERROR  ; Missing drive strength and slew rate ;
; PARITY_ERROR ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                           ; Entity Name        ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+
; |Basic_FQ                                    ; 419 (3)     ; 260 (1)                   ; 0 (0)         ; 1048576     ; 128  ; 1          ; 0            ; 0       ; 0         ; 11   ; 0            ; 159 (2)      ; 110 (1)           ; 150 (0)          ; 0          ; |Basic_FQ                                                                                                                     ; Basic_FQ           ; work         ;
;    |IP_FIFO:inst15|                          ; 324 (0)     ; 194 (0)                   ; 0 (0)         ; 1048576     ; 128  ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (0)      ; 84 (0)            ; 118 (0)          ; 0          ; |Basic_FQ|IP_FIFO:inst15                                                                                                      ; IP_FIFO            ; work         ;
;       |dcfifo:dcfifo_component|              ; 324 (0)     ; 194 (0)                   ; 0 (0)         ; 1048576     ; 128  ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (0)      ; 84 (0)            ; 118 (0)          ; 0          ; |Basic_FQ|IP_FIFO:inst15|dcfifo:dcfifo_component                                                                              ; dcfifo             ; work         ;
;          |dcfifo_krj1:auto_generated|        ; 324 (58)    ; 194 (58)                  ; 0 (0)         ; 1048576     ; 128  ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (1)      ; 84 (38)           ; 118 (5)          ; 0          ; |Basic_FQ|IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated                                                   ; dcfifo_krj1        ; work         ;
;             |a_graycounter_3i6:rdptr_g1p|    ; 38 (38)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 30 (30)          ; 0          ; |Basic_FQ|IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p                       ; a_graycounter_3i6  ; work         ;
;             |a_graycounter_vvb:wrptr_g1p|    ; 37 (37)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 26 (26)          ; 0          ; |Basic_FQ|IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p                       ; a_graycounter_vvb  ; work         ;
;             |alt_synch_pipe_gpl:rs_dgwp|     ; 36 (0)      ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 18 (0)           ; 0          ; |Basic_FQ|IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp                        ; alt_synch_pipe_gpl ; work         ;
;                |dffpipe_1f9:dffpipe16|       ; 36 (36)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 18 (18)          ; 0          ; |Basic_FQ|IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16  ; dffpipe_1f9        ; work         ;
;             |alt_synch_pipe_hpl:ws_dgrp|     ; 36 (0)      ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 14 (0)           ; 0          ; |Basic_FQ|IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp                        ; alt_synch_pipe_hpl ; work         ;
;                |dffpipe_2f9:dffpipe19|       ; 36 (36)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 14 (14)          ; 0          ; |Basic_FQ|IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19  ; dffpipe_2f9        ; work         ;
;             |altsyncram_ea61:fifo_ram|       ; 119 (12)    ; 12 (12)                   ; 0 (0)         ; 1048576     ; 128  ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 5 (5)             ; 22 (4)           ; 0          ; |Basic_FQ|IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram                          ; altsyncram_ea61    ; work         ;
;                |decode_ok6:decode14|         ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 7 (7)            ; 0          ; |Basic_FQ|IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|decode_ok6:decode14      ; decode_ok6         ; work         ;
;                |decode_ok6:wren_decode_a|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |Basic_FQ|IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|decode_ok6:wren_decode_a ; decode_ok6         ; work         ;
;                |mux_8f7:mux15|               ; 90 (90)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 11 (11)          ; 0          ; |Basic_FQ|IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|mux_8f7:mux15            ; mux_8f7            ; work         ;
;             |mux_9d7:rdemp_eq_comp_lsb_mux|  ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; 0          ; |Basic_FQ|IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|mux_9d7:rdemp_eq_comp_lsb_mux                     ; mux_9d7            ; work         ;
;             |mux_9d7:rdemp_eq_comp_msb_mux|  ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; 0          ; |Basic_FQ|IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|mux_9d7:rdemp_eq_comp_msb_mux                     ; mux_9d7            ; work         ;
;             |mux_9d7:wrfull_eq_comp_lsb_mux| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; 0          ; |Basic_FQ|IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|mux_9d7:wrfull_eq_comp_lsb_mux                    ; mux_9d7            ; work         ;
;             |mux_9d7:wrfull_eq_comp_msb_mux| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; 0          ; |Basic_FQ|IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|mux_9d7:wrfull_eq_comp_msb_mux                    ; mux_9d7            ; work         ;
;    |PIPO:inst17|                             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |Basic_FQ|PIPO:inst17                                                                                                         ; PIPO               ; work         ;
;    |PIPO:inst6|                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |Basic_FQ|PIPO:inst6                                                                                                          ; PIPO               ; work         ;
;    |PIPO_OUT:inst8|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0          ; |Basic_FQ|PIPO_OUT:inst8                                                                                                      ; PIPO_OUT           ; work         ;
;    |UART:inst1|                              ; 66 (0)      ; 41 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 1 (0)             ; 40 (0)           ; 0          ; |Basic_FQ|UART:inst1                                                                                                          ; UART               ; work         ;
;       |UART_CLK_DIV:os_clk_divider_i|        ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; 0          ; |Basic_FQ|UART:inst1|UART_CLK_DIV:os_clk_divider_i                                                                            ; UART_CLK_DIV       ; work         ;
;       |UART_RX:uart_rx_i|                    ; 18 (10)     ; 13 (8)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 13 (8)           ; 0          ; |Basic_FQ|UART:inst1|UART_RX:uart_rx_i                                                                                        ; UART_RX            ; work         ;
;          |UART_CLK_DIV:rx_clk_divider_i|     ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; 0          ; |Basic_FQ|UART:inst1|UART_RX:uart_rx_i|UART_CLK_DIV:rx_clk_divider_i                                                          ; UART_CLK_DIV       ; work         ;
;       |UART_TX:uart_tx_i|                    ; 37 (28)     ; 22 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (11)      ; 1 (1)             ; 21 (16)          ; 0          ; |Basic_FQ|UART:inst1|UART_TX:uart_tx_i                                                                                        ; UART_TX            ; work         ;
;          |UART_CLK_DIV:tx_clk_divider_i|     ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; 0          ; |Basic_FQ|UART:inst1|UART_TX:uart_tx_i|UART_CLK_DIV:tx_clk_divider_i                                                          ; UART_CLK_DIV       ; work         ;
;    |counter:inst2|                           ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 4 (4)             ; 0 (0)            ; 0          ; |Basic_FQ|counter:inst2                                                                                                       ; counter            ; work         ;
;    |counter:inst3|                           ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 4 (4)             ; 0 (0)            ; 0          ; |Basic_FQ|counter:inst3                                                                                                       ; counter            ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; UART_TXD     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DIN_RDY      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DOUT_VLD     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FRAME_ERROR  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PARITY_ERROR ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Clock1       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ReadBuff     ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; rst          ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; Tx           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; To_Oscilator ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Btn          ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                   ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Clock1                                                                                                                                ;                   ;         ;
;      - UART:inst1|UART_TX:uart_tx_i|tx_pstate.stopbit                                                                                 ; 0                 ; 0       ;
; ReadBuff                                                                                                                              ;                   ;         ;
;      - UART:inst1|UART_TX:uart_tx_i|Selector1~0                                                                                       ; 1                 ; 6       ;
;      - UART:inst1|UART_TX:uart_tx_i|Selector4~1                                                                                       ; 1                 ; 6       ;
;      - UART:inst1|UART_TX:uart_tx_i|Selector0~0                                                                                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|valid_rdreq                                                  ; 1                 ; 6       ;
;      - UART:inst1|UART_TX:uart_tx_i|Selector1~1                                                                                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|_~1                              ; 1                 ; 6       ;
; rst                                                                                                                                   ;                   ;         ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a0                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a1                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a2                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a3                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a4                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a5                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a6                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a7                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a8                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a9                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a10                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a11                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a12                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a13                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a14                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a15                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a16                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a17                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a18                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a19                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a20                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a21                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a22                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a23                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a24                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a25                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a26                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a27                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a28                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a29                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a30                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a31                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a32                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a33                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a34                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a35                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a36                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a37                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a38                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a39                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a40                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a41                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a42                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a43                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a44                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a45                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a46                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a47                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a48                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a49                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a50                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a51                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a52                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a53                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a54                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a55                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a56                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a57                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a58                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a59                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a60                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a61                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a62                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a63                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a64                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a65                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a66                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a67                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a68                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a69                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a70                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a71                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a72                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a73                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a74                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a75                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a76                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a77                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a78                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a79                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a80                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a81                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a82                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a83                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a84                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a85                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a86                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a87                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a88                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a89                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a90                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a91                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a92                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a93                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a94                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a95                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a96                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a97                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a98                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a99                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a100                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a101                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a102                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a103                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a104                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a105                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a106                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a107                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a108                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a109                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a110                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a111                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a112                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a113                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a114                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a115                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a116                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a117                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a118                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a119                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a120                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a121                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a122                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a123                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a124                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a125                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a126                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a127                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                   ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrfull_eq_comp_msb_mux_reg                                   ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[17]                                                  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[16]                                                  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[15]                                                  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[14]                                                  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[13]                                                  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|address_reg_b[2]                    ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|address_reg_b[0]                    ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|address_reg_b[1]                    ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|address_reg_b[3]                    ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|rdemp_eq_comp_lsb_aeb                                        ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|rdemp_eq_comp_msb_aeb                                        ; 1                 ; 6       ;
;      - PIPO_OUT:inst8|Q[2]                                                                                                            ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[0]                                                   ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[1]                                                   ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[2]                                                   ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[3]                                                   ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[4]                                                   ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[5]                                                   ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[6]                                                   ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[7]                                                   ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[8]                                                   ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[9]                                                   ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[10]                                                  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[11]                                                  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[12]                                                  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|counter5a0                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|counter5a1                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|counter5a2                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|counter5a3                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|counter5a4                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|counter5a5                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|counter5a6                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|counter5a7                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|counter5a8                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|counter5a9                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|counter5a10                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|counter5a11                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|counter5a12                      ; 1                 ; 6       ;
;      - PIPO_OUT:inst8|Q[1]                                                                                                            ; 1                 ; 6       ;
;      - PIPO_OUT:inst8|Q[0]                                                                                                            ; 1                 ; 6       ;
;      - PIPO_OUT:inst8|Q[3]                                                                                                            ; 1                 ; 6       ;
;      - PIPO_OUT:inst8|Q[6]                                                                                                            ; 1                 ; 6       ;
;      - PIPO_OUT:inst8|Q[5]                                                                                                            ; 1                 ; 6       ;
;      - PIPO_OUT:inst8|Q[4]                                                                                                            ; 1                 ; 6       ;
;      - PIPO_OUT:inst8|Q[7]                                                                                                            ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a15                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a13                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a8                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a6                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[6]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[8]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a7                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a4                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[4]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[7]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a5                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a2                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[2]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[5]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a3                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[3]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a0                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[0]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a1                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[1]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[15] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a17                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[17] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[13] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a16                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[16] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a14                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a11                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[11] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[14] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a12                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a9                       ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[9]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[12] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a10                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[10] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|rdptr_g[8]                                                   ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|rdptr_g[6]                                                   ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe18a[6]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe18a[8]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|rdptr_g[7]                                                   ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|rdptr_g[4]                                                   ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe18a[4]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe18a[7]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|rdptr_g[5]                                                   ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|rdptr_g[2]                                                   ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe18a[2]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe18a[5]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|rdptr_g[3]                                                   ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|rdptr_g[0]                                                   ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe18a[0]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe18a[3]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|rdptr_g[1]                                                   ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe18a[1]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|rdptr_g[17]                                                  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|rdptr_g[15]                                                  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe18a[15] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe18a[17] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|rdptr_g[16]                                                  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|rdptr_g[13]                                                  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe18a[13] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe18a[16] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|rdptr_g[14]                                                  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|rdptr_g[11]                                                  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe18a[11] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe18a[14] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|rdptr_g[12]                                                  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|rdptr_g[9]                                                   ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe18a[9]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe18a[12] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|rdptr_g[10]                                                  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe18a[10] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|counter5a17                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|counter5a15                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|counter5a16                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|counter5a13                      ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|counter5a14                      ; 1                 ; 6       ;
;      - PIPO:inst17|Q[2]                                                                                                               ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|parity6                          ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|addr_store_b[0]                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|addr_store_b[1]                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|addr_store_b[3]                     ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|addr_store_b[2]                     ; 1                 ; 6       ;
;      - PIPO:inst17|Q[1]                                                                                                               ; 1                 ; 6       ;
;      - PIPO:inst17|Q[0]                                                                                                               ; 1                 ; 6       ;
;      - PIPO:inst17|Q[3]                                                                                                               ; 1                 ; 6       ;
;      - PIPO:inst6|Q[2]                                                                                                                ; 1                 ; 6       ;
;      - PIPO:inst6|Q[1]                                                                                                                ; 1                 ; 6       ;
;      - PIPO:inst6|Q[0]                                                                                                                ; 1                 ; 6       ;
;      - PIPO:inst6|Q[3]                                                                                                                ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|parity10                         ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[6]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[8]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[4]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[7]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[2]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[5]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[3]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[0]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[1]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[15] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[17] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[13] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[16] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[11] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[14] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[9]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[12] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[10] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe17a[6]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe17a[8]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe17a[4]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe17a[7]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe17a[2]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe17a[5]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe17a[0]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe17a[3]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe17a[1]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe17a[15] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe17a[17] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe17a[13] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe17a[16] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe17a[11] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe17a[14] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe17a[9]  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe17a[12] ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_1f9:dffpipe16|dffe17a[10] ; 1                 ; 6       ;
;      - counter:inst2|count[2]                                                                                                         ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|int_parity8a0                    ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|int_parity8a1                    ; 1                 ; 6       ;
;      - counter:inst2|count[1]                                                                                                         ; 1                 ; 6       ;
;      - counter:inst2|count[0]                                                                                                         ; 1                 ; 6       ;
;      - counter:inst2|count[3]                                                                                                         ; 1                 ; 6       ;
;      - counter:inst3|count[2]                                                                                                         ; 1                 ; 6       ;
;      - counter:inst3|count[1]                                                                                                         ; 1                 ; 6       ;
;      - counter:inst3|count[0]                                                                                                         ; 1                 ; 6       ;
;      - counter:inst3|count[3]                                                                                                         ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|int_parity12a0                   ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|int_parity12a1                   ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|delayed_wrptr_g[6]                                           ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|delayed_wrptr_g[8]                                           ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|delayed_wrptr_g[4]                                           ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|delayed_wrptr_g[7]                                           ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|delayed_wrptr_g[2]                                           ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|delayed_wrptr_g[5]                                           ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|delayed_wrptr_g[0]                                           ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|delayed_wrptr_g[3]                                           ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|delayed_wrptr_g[1]                                           ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|delayed_wrptr_g[15]                                          ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|delayed_wrptr_g[17]                                          ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|delayed_wrptr_g[13]                                          ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|delayed_wrptr_g[16]                                          ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|delayed_wrptr_g[11]                                          ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|delayed_wrptr_g[14]                                          ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|delayed_wrptr_g[9]                                           ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|delayed_wrptr_g[12]                                          ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|delayed_wrptr_g[10]                                          ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|sub_parity7a[3]                  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|sub_parity7a[2]                  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|sub_parity7a[1]                  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|sub_parity7a[0]                  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_3i6:rdptr_g1p|sub_parity7a[4]                  ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|sub_parity11a[3]                 ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|sub_parity11a[2]                 ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|sub_parity11a[1]                 ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|sub_parity11a[0]                 ; 1                 ; 6       ;
;      - IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|sub_parity11a[4]                 ; 1                 ; 6       ;
; Tx                                                                                                                                    ;                   ;         ;
;      - inst                                                                                                                           ; 0                 ; 0       ;
; To_Oscilator                                                                                                                          ;                   ;         ;
;      - inst                                                                                                                           ; 0                 ; 0       ;
; Btn                                                                                                                                   ;                   ;         ;
;      - inst16                                                                                                                         ; 0                 ; 6       ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                           ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Btn                                                                                                                            ; PIN_L22            ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Clock1                                                                                                                         ; PIN_M9             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Clock1                                                                                                                         ; PIN_M9             ; 41      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|decode_ok6:decode14|w_anode1525w[3] ; LCCOMB_X52_Y23_N30 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|decode_ok6:decode14|w_anode1542w[3] ; LCCOMB_X51_Y23_N22 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|decode_ok6:decode14|w_anode1552w[3] ; LCCOMB_X52_Y23_N0  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|decode_ok6:decode14|w_anode1562w[3] ; LCCOMB_X51_Y23_N0  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|decode_ok6:decode14|w_anode1572w[3] ; LCCOMB_X52_Y23_N18 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|decode_ok6:decode14|w_anode1582w[3] ; LCCOMB_X51_Y23_N24 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|decode_ok6:decode14|w_anode1592w[3] ; LCCOMB_X52_Y23_N16 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|decode_ok6:decode14|w_anode1602w[3] ; LCCOMB_X51_Y23_N16 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|decode_ok6:decode14|w_anode1621w[3] ; LCCOMB_X52_Y23_N6  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|decode_ok6:decode14|w_anode1632w[3] ; LCCOMB_X51_Y23_N2  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|decode_ok6:decode14|w_anode1642w[3] ; LCCOMB_X52_Y23_N10 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|decode_ok6:decode14|w_anode1652w[3] ; LCCOMB_X51_Y23_N14 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|decode_ok6:decode14|w_anode1662w[3] ; LCCOMB_X51_Y23_N6  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|decode_ok6:decode14|w_anode1672w[3] ; LCCOMB_X51_Y23_N20 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|decode_ok6:decode14|w_anode1682w[3] ; LCCOMB_X52_Y23_N14 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|decode_ok6:decode14|w_anode1692w[3] ; LCCOMB_X51_Y23_N8  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|valid_rdreq                                                  ; LCCOMB_X57_Y22_N16 ; 175     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|valid_wrreq~0                                                ; LCCOMB_X51_Y23_N28 ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; To_Oscilator                                                                                                                   ; PIN_N5             ; 4       ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Tx                                                                                                                             ; PIN_M8             ; 4       ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; UART:inst1|UART_RX:uart_rx_i|UART_CLK_DIV:rx_clk_divider_i|clk_div_cnt[3]~2                                                    ; LCCOMB_X58_Y20_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART:inst1|UART_TX:uart_tx_i|DIN_RDY                                                                                           ; LCCOMB_X55_Y20_N4  ; 222     ; Clock                      ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; UART:inst1|UART_TX:uart_tx_i|Selector1~0                                                                                       ; LCCOMB_X55_Y20_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART:inst1|UART_TX:uart_tx_i|UART_CLK_DIV:tx_clk_divider_i|clk_div_cnt[2]~1                                                    ; LCCOMB_X55_Y20_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inst                                                                                                                           ; LCCOMB_X50_Y23_N28 ; 244     ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; inst16                                                                                                                         ; FF_X50_Y23_N17     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                                            ; PIN_M21            ; 342     ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                      ;
+--------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                 ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Clock1                               ; PIN_M9             ; 41      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; To_Oscilator                         ; PIN_N5             ; 4       ; 1                                    ; Global Clock         ; GCLK2            ; --                        ;
; Tx                                   ; PIN_M8             ; 4       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; UART:inst1|UART_TX:uart_tx_i|DIN_RDY ; LCCOMB_X55_Y20_N4  ; 222     ; 10                                   ; Global Clock         ; GCLK17           ; --                        ;
; inst                                 ; LCCOMB_X50_Y23_N28 ; 244     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
+--------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                  ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 131072       ; 8            ; 131072       ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 1048576 ; 131072                      ; 8                           ; 131072                      ; 8                           ; 1048576             ; 128  ; None ; M9K_X33_Y16_N0, M9K_X53_Y16_N0, M9K_X53_Y19_N0, M9K_X33_Y7_N0, M9K_X53_Y5_N0, M9K_X73_Y17_N0, M9K_X53_Y29_N0, M9K_X73_Y5_N0, M9K_X53_Y7_N0, M9K_X53_Y41_N0, M9K_X33_Y12_N0, M9K_X53_Y22_N0, M9K_X73_Y10_N0, M9K_X33_Y37_N0, M9K_X73_Y8_N0, M9K_X53_Y39_N0, M9K_X73_Y3_N0, M9K_X73_Y25_N0, M9K_X53_Y2_N0, M9K_X53_Y4_N0, M9K_X73_Y2_N0, M9K_X73_Y12_N0, M9K_X73_Y23_N0, M9K_X53_Y3_N0, M9K_X33_Y25_N0, M9K_X73_Y18_N0, M9K_X33_Y21_N0, M9K_X53_Y23_N0, M9K_X33_Y10_N0, M9K_X33_Y23_N0, M9K_X73_Y13_N0, M9K_X53_Y13_N0, M9K_X33_Y15_N0, M9K_X53_Y15_N0, M9K_X73_Y7_N0, M9K_X73_Y15_N0, M9K_X33_Y2_N0, M9K_X53_Y36_N0, M9K_X53_Y14_N0, M9K_X33_Y3_N0, M9K_X53_Y9_N0, M9K_X33_Y19_N0, M9K_X33_Y17_N0, M9K_X53_Y25_N0, M9K_X33_Y20_N0, M9K_X33_Y34_N0, M9K_X33_Y6_N0, M9K_X33_Y13_N0, M9K_X33_Y14_N0, M9K_X53_Y18_N0, M9K_X33_Y22_N0, M9K_X73_Y19_N0, M9K_X73_Y41_N0, M9K_X73_Y22_N0, M9K_X73_Y21_N0, M9K_X73_Y14_N0, M9K_X73_Y38_N0, M9K_X53_Y26_N0, M9K_X53_Y40_N0, M9K_X73_Y27_N0, M9K_X73_Y29_N0, M9K_X33_Y28_N0, M9K_X53_Y44_N0, M9K_X73_Y30_N0, M9K_X73_Y4_N0, M9K_X53_Y37_N0, M9K_X53_Y21_N0, M9K_X33_Y36_N0, M9K_X33_Y38_N0, M9K_X73_Y9_N0, M9K_X53_Y12_N0, M9K_X73_Y20_N0, M9K_X53_Y6_N0, M9K_X73_Y6_N0, M9K_X73_Y24_N0, M9K_X73_Y32_N0, M9K_X53_Y38_N0, M9K_X53_Y24_N0, M9K_X33_Y32_N0, M9K_X73_Y26_N0, M9K_X33_Y18_N0, M9K_X53_Y17_N0, M9K_X53_Y1_N0, M9K_X33_Y5_N0, M9K_X33_Y4_N0, M9K_X33_Y8_N0, M9K_X53_Y27_N0, M9K_X73_Y16_N0, M9K_X33_Y9_N0, M9K_X33_Y29_N0, M9K_X33_Y26_N0, M9K_X53_Y28_N0, M9K_X33_Y24_N0, M9K_X73_Y28_N0, M9K_X53_Y8_N0, M9K_X53_Y10_N0, M9K_X73_Y35_N0, M9K_X73_Y31_N0, M9K_X73_Y33_N0, M9K_X33_Y31_N0, M9K_X73_Y39_N0, M9K_X33_Y33_N0, M9K_X73_Y34_N0, M9K_X53_Y35_N0, M9K_X53_Y33_N0, M9K_X53_Y31_N0, M9K_X53_Y34_N0, M9K_X53_Y47_N0, M9K_X33_Y30_N0, M9K_X33_Y35_N0, M9K_X53_Y45_N0, M9K_X73_Y45_N0, M9K_X73_Y43_N0, M9K_X53_Y30_N0, M9K_X33_Y27_N0, M9K_X53_Y43_N0, M9K_X73_Y42_N0, M9K_X33_Y11_N0, M9K_X53_Y20_N0, M9K_X73_Y36_N0, M9K_X53_Y11_N0, M9K_X73_Y44_N0, M9K_X73_Y37_N0, M9K_X53_Y32_N0, M9K_X53_Y42_N0, M9K_X53_Y46_N0, M9K_X73_Y40_N0, M9K_X73_Y11_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 4,696 / 148,641 ( 3 % ) ;
; C16 interconnects     ; 472 / 5,382 ( 9 % )     ;
; C4 interconnects      ; 2,895 / 106,704 ( 3 % ) ;
; Direct links          ; 98 / 148,641 ( < 1 % )  ;
; Global clocks         ; 5 / 20 ( 25 % )         ;
; Local interconnects   ; 254 / 49,760 ( < 1 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 467 / 5,406 ( 9 % )     ;
; R4 interconnects      ; 3,106 / 147,764 ( 2 % ) ;
+-----------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.70) ; Number of LABs  (Total = 33) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 2                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 2                            ;
; 12                                          ; 2                            ;
; 13                                          ; 0                            ;
; 14                                          ; 2                            ;
; 15                                          ; 3                            ;
; 16                                          ; 16                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.06) ; Number of LABs  (Total = 33) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 21                           ;
; 1 Clock                            ; 23                           ;
; 1 Clock enable                     ; 16                           ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 7                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 20.58) ; Number of LABs  (Total = 33) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 4                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 3                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.73) ; Number of LABs  (Total = 33) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 5                            ;
; 2                                               ; 3                            ;
; 3                                               ; 2                            ;
; 4                                               ; 3                            ;
; 5                                               ; 4                            ;
; 6                                               ; 2                            ;
; 7                                               ; 3                            ;
; 8                                               ; 1                            ;
; 9                                               ; 0                            ;
; 10                                              ; 0                            ;
; 11                                              ; 3                            ;
; 12                                              ; 2                            ;
; 13                                              ; 1                            ;
; 14                                              ; 2                            ;
; 15                                              ; 1                            ;
; 16                                              ; 0                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.67) ; Number of LABs  (Total = 33) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 1                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 2                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 2                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 2                            ;
; 33                                           ; 0                            ;
; 34                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 11        ; 0            ; 11        ; 0            ; 0            ; 11        ; 11        ; 0            ; 11        ; 11        ; 0            ; 4            ; 0            ; 0            ; 3            ; 0            ; 4            ; 3            ; 0            ; 0            ; 0            ; 4            ; 0            ; 0            ; 0            ; 0            ; 0            ; 11        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 11           ; 0         ; 11           ; 11           ; 0         ; 0         ; 11           ; 0         ; 0         ; 11           ; 7            ; 11           ; 11           ; 8            ; 11           ; 7            ; 8            ; 11           ; 11           ; 11           ; 7            ; 11           ; 11           ; 11           ; 11           ; 11           ; 0         ; 11           ; 11           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; UART_TXD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIN_RDY            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DOUT_VLD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FRAME_ERROR        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PARITY_ERROR       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Clock1             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ReadBuff           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Tx                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; To_Oscilator       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Btn                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                     ;
+------------------------+----------------------+-------------------+
; Source Clock(s)        ; Destination Clock(s) ; Delay Added in ns ;
+------------------------+----------------------+-------------------+
; To_Oscilator,Tx        ; To_Oscilator,Tx      ; 1254.7            ;
; To_Oscilator,Clock1,Tx ; To_Oscilator,Tx      ; 294.2             ;
; Clock1                 ; Clock1               ; 30.1              ;
+------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                ; Destination Register                                                                                                           ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+-------------------+
; UART:inst1|UART_TX:uart_tx_i|tx_pstate.idle                                                                                    ; UART:inst1|UART_TX:uart_tx_i|UART_CLK_DIV:tx_clk_divider_i|clk_div_cnt[3]                                                      ; 5.189             ;
; counter:inst3|count[3]                                                                                                         ; PIPO:inst6|Q[3]                                                                                                                ; 4.902             ;
; counter:inst3|count[1]                                                                                                         ; PIPO:inst6|Q[1]                                                                                                                ; 4.902             ;
; counter:inst3|count[2]                                                                                                         ; PIPO:inst6|Q[2]                                                                                                                ; 4.902             ;
; counter:inst3|count[0]                                                                                                         ; PIPO:inst6|Q[0]                                                                                                                ; 4.547             ;
; counter:inst2|count[3]                                                                                                         ; PIPO:inst17|Q[3]                                                                                                               ; 4.354             ;
; counter:inst2|count[1]                                                                                                         ; PIPO:inst17|Q[1]                                                                                                               ; 4.354             ;
; counter:inst2|count[2]                                                                                                         ; PIPO:inst17|Q[2]                                                                                                               ; 4.354             ;
; inst16                                                                                                                         ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                   ; 4.154             ;
; counter:inst2|count[0]                                                                                                         ; PIPO:inst17|Q[0]                                                                                                               ; 4.129             ;
; UART:inst1|UART_TX:uart_tx_i|tx_pstate.stopbit                                                                                 ; UART:inst1|UART_TX:uart_tx_i|tx_pstate.txsync                                                                                  ; 3.747             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                   ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                   ; 3.714             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrfull_eq_comp_msb_mux_reg                                   ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                   ; 3.714             ;
; Tx                                                                                                                             ; inst16                                                                                                                         ; 2.852             ;
; To_Oscilator                                                                                                                   ; inst16                                                                                                                         ; 2.852             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[17]                                                  ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a81~porta_we_reg         ; 2.826             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[13]                                                  ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a81~porta_we_reg         ; 2.826             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[16]                                                  ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a81~porta_we_reg         ; 2.826             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[15]                                                  ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a81~porta_we_reg         ; 2.188             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[14]                                                  ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a81~porta_we_reg         ; 2.188             ;
; ReadBuff                                                                                                                       ; UART:inst1|UART_TX:uart_tx_i|tx_pstate.idle                                                                                    ; 2.006             ;
; UART:inst1|UART_TX:uart_tx_i|UART_CLK_DIV:tx_clk_divider_i|DIV_MARK                                                            ; UART:inst1|UART_TX:uart_tx_i|tx_pstate.idle                                                                                    ; 2.006             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a4                       ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a7                       ; 1.980             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a2                       ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a7                       ; 1.980             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a1                       ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a7                       ; 1.980             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a3                       ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a7                       ; 1.980             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|parity10                         ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a7                       ; 1.980             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a0                       ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a7                       ; 1.980             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[1]                                                   ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a81~porta_address_reg0   ; 1.880             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[4]                                                   ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a82~porta_address_reg0   ; 1.880             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[2]                                                   ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a82~porta_address_reg0   ; 1.880             ;
; UART:inst1|UART_TX:uart_tx_i|tx_pstate.txsync                                                                                  ; UART:inst1|UART_TX:uart_tx_i|tx_pstate.txsync                                                                                  ; 1.873             ;
; UART:inst1|UART_TX:uart_tx_i|UART_CLK_DIV:tx_clk_divider_i|clk_div_cnt[0]                                                      ; UART:inst1|UART_TX:uart_tx_i|UART_CLK_DIV:tx_clk_divider_i|clk_div_cnt[0]                                                      ; 1.866             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[10]                                                  ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a81~porta_address_reg0   ; 1.851             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[12]                                                  ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a81~porta_address_reg0   ; 1.851             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[6]                                                   ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a82~porta_address_reg0   ; 1.851             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[8]                                                   ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a82~porta_address_reg0   ; 1.851             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[9]                                                   ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a81~porta_address_reg0   ; 1.851             ;
; PIPO_OUT:inst8|Q[1]                                                                                                            ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a81~porta_datain_reg0    ; 1.642             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[11]                                                  ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a81~porta_address_reg0   ; 1.619             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[7]                                                   ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a82~porta_address_reg0   ; 1.610             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[5]                                                   ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a82~porta_address_reg0   ; 1.610             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[3]                                                   ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a81~porta_address_reg0   ; 1.603             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[0]                                                   ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a81~porta_address_reg0   ; 1.603             ;
; PIPO_OUT:inst8|Q[6]                                                                                                            ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a70~porta_datain_reg0    ; 1.596             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a6                       ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a9                       ; 1.506             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a7                       ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a9                       ; 1.506             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a5                       ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a9                       ; 1.506             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a8                       ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrptr_g[8]                                                   ; 1.459             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a15                      ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a17                      ; 1.456             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|int_parity12a0                   ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|parity10                         ; 1.453             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a14                      ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a16                      ; 1.449             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a11                      ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a13                      ; 1.449             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|sub_parity11a[2]                 ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|int_parity12a0                   ; 1.408             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a9                       ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a10                      ; 1.360             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a12                      ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a13                      ; 1.360             ;
; UART:inst1|UART_CLK_DIV:os_clk_divider_i|DIV_MARK                                                                              ; UART:inst1|UART_TX:uart_tx_i|UART_CLK_DIV:tx_clk_divider_i|clk_div_cnt[3]                                                      ; 1.334             ;
; PIPO_OUT:inst8|Q[3]                                                                                                            ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a83~porta_datain_reg0    ; 1.331             ;
; PIPO:inst6|Q[3]                                                                                                                ; PIPO_OUT:inst8|Q[7]                                                                                                            ; 1.328             ;
; PIPO:inst6|Q[0]                                                                                                                ; PIPO_OUT:inst8|Q[4]                                                                                                            ; 1.328             ;
; PIPO:inst6|Q[1]                                                                                                                ; PIPO_OUT:inst8|Q[5]                                                                                                            ; 1.328             ;
; PIPO:inst6|Q[2]                                                                                                                ; PIPO_OUT:inst8|Q[6]                                                                                                            ; 1.328             ;
; PIPO:inst17|Q[3]                                                                                                               ; PIPO_OUT:inst8|Q[3]                                                                                                            ; 1.328             ;
; PIPO:inst17|Q[0]                                                                                                               ; PIPO_OUT:inst8|Q[0]                                                                                                            ; 1.328             ;
; PIPO:inst17|Q[1]                                                                                                               ; PIPO_OUT:inst8|Q[1]                                                                                                            ; 1.328             ;
; PIPO:inst17|Q[2]                                                                                                               ; PIPO_OUT:inst8|Q[2]                                                                                                            ; 1.328             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[11] ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[11] ; 1.328             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[14] ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[14] ; 1.328             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|sub_parity11a[4]                 ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|int_parity12a1                   ; 1.328             ;
; PIPO_OUT:inst8|Q[2]                                                                                                            ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a82~porta_datain_reg0    ; 1.295             ;
; PIPO_OUT:inst8|Q[7]                                                                                                            ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a7~porta_datain_reg0     ; 1.288             ;
; PIPO_OUT:inst8|Q[0]                                                                                                            ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a80~porta_datain_reg0    ; 1.287             ;
; PIPO_OUT:inst8|Q[5]                                                                                                            ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|altsyncram_ea61:fifo_ram|ram_block13a5~porta_datain_reg0     ; 1.277             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a10                      ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|sub_parity11a[2]                 ; 1.219             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[1]  ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                   ; 1.203             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[8]  ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                   ; 1.203             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[6]  ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                   ; 1.203             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[7]  ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                   ; 1.203             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[4]  ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                   ; 1.203             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[5]  ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                   ; 1.203             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[2]  ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                   ; 1.203             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[3]  ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                   ; 1.203             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[0]  ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                   ; 1.203             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a13                      ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|sub_parity11a[3]                 ; 1.140             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[15] ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[15] ; 1.121             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[17] ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[17] ; 1.121             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[12] ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[12] ; 1.121             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[7]  ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[7]  ; 1.121             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[4]  ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[4]  ; 1.121             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[5]  ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[5]  ; 1.121             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a[9]  ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[9]  ; 1.121             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[10] ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrfull_eq_comp_msb_mux_reg                                   ; 1.035             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[15] ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrfull_eq_comp_msb_mux_reg                                   ; 1.035             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[17] ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrfull_eq_comp_msb_mux_reg                                   ; 1.035             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[13] ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrfull_eq_comp_msb_mux_reg                                   ; 1.035             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[16] ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrfull_eq_comp_msb_mux_reg                                   ; 1.035             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[11] ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrfull_eq_comp_msb_mux_reg                                   ; 1.035             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[14] ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrfull_eq_comp_msb_mux_reg                                   ; 1.035             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_2f9:dffpipe19|dffe21a[12] ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrfull_eq_comp_msb_mux_reg                                   ; 1.035             ;
; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|a_graycounter_vvb:wrptr_g1p|counter9a17                      ; IP_FIFO:inst15|dcfifo:dcfifo_component|dcfifo_krj1:auto_generated|wrfull_eq_comp_msb_mux_reg                                   ; 1.035             ;
+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (119006): Selected device 10M50DAF484C6GES for design "Basic_FQ"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M16DAF484I6G is compatible
    Info (176445): Device 10M25DAF484I6G is compatible
    Info (176445): Device 10M50DAF484I6G is compatible
    Info (176445): Device 10M40DAF484I6G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_krj1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_2f9:dffpipe19|dffe20a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_1f9:dffpipe16|dffe17a* 
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Basic_FQ.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node Clock1~input (placed in PIN M9 (CLK1p, DIFFIO_RX_L36p, DIFFOUT_L36p, High_Speed))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node UART:inst1|UART_TX:uart_tx_i|tx_pstate.stopbit File: C:/Users/miiza/Documents/FPGA/Basic_Freq_Counter-20231116T014840Z-001/Basic_Freq_Counter/comp/uart_tx.vhd Line: 43
Info (176353): Automatically promoted node To_Oscilator~input (placed in PIN N5 (CLK0p, DIFFIO_RX_L28p, DIFFOUT_L28p, High_Speed))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node inst
Info (176353): Automatically promoted node Tx~input (placed in PIN M8 (CLK1n, DIFFIO_RX_L36n, DIFFOUT_L36n, High_Speed))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node inst
Info (176353): Automatically promoted node inst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node inst16
Info (176353): Automatically promoted node UART:inst1|UART_TX:uart_tx_i|DIN_RDY  File: C:/Users/miiza/Documents/FPGA/Basic_Freq_Counter-20231116T014840Z-001/Basic_Freq_Counter/comp/uart_tx.vhd Line: 27
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node UART:inst1|UART_TX:uart_tx_i|Selector1~0 File: C:/Users/miiza/Documents/FPGA/Basic_Freq_Counter-20231116T014840Z-001/Basic_Freq_Counter/comp/uart_tx.vhd Line: 163
        Info (176357): Destination node UART:inst1|UART_TX:uart_tx_i|Selector1~1 File: C:/Users/miiza/Documents/FPGA/Basic_Freq_Counter-20231116T014840Z-001/Basic_Freq_Counter/comp/uart_tx.vhd Line: 163
        Info (176357): Destination node DIN_RDY~output
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:11
Info (170193): Fitter routing operations beginning
Info (170089): 2e+03 ns of routing delay (approximately 1.5% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 15% of the available device resources in the region that extends from location X45_Y22 to location X55_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:11
Info (11888): Total time spent on timing analysis during the Fitter is 2.25 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/miiza/Documents/FPGA/Basic_Freq_Counter-20231116T014840Z-001/Basic_Freq_Counter/output_files/Basic_FQ.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 6263 megabytes
    Info: Processing ended: Tue Mar 19 17:18:39 2024
    Info: Elapsed time: 00:00:30
    Info: Total CPU time (on all processors): 00:00:52


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/miiza/Documents/FPGA/Basic_Freq_Counter-20231116T014840Z-001/Basic_Freq_Counter/output_files/Basic_FQ.fit.smsg.


