1. File > New Project > Create New File (masir pishfarz avaz nashavad)
2. Compile > compile ALL
3. Simulation > Select File > Simulate
4. Roye harkodom az signala(A, B, Sum, Cout) Right click > Add wave
5. Right click roye A,B > Force > 0,0
6. Click on "RUN" (btn, in top bar)
7. set A=1 (force) > RUN
8. set A=0, B=1 (force) > RUN
9. set A=1, B=1 (force) > RUN
10. Simulation > End Simlation (tosieh mishavad in kar ra anjam dahim ta oon hafezeii ke taskhis dade shode aazad beshe)

signal sharti:
tamam shart ha hamzaman barresi mishavad

```vhdl
WITH s SELECT
  z <= a WHEN '1',
       b WHEN '0'
       c WHEN OTHERS;
```

---

RS FlipFlop

S R - Q Qprim
0 1 - 0 1
1 1 - 0 1
1 0 - 1 0
1 1 - 1 1
0 0 - Error Gheyre Mojaaz

---

D FlipFlop

D CLK Q
if CLK==1 : Q <= D

---

D FlipFlop + ResetPIN

D CLK RST Q
if RST==1 : Q <= 0
elseif CLK==1 : Q <= D

---

**clk'event**
be in (') migan Attribute

- ('left)
- ('right)
- ('high)
- ('low)
- ('length)
- ('last_event)
- ('ascending)

### (X'range), (X'reverse_range)

range o reverse range ro migan sefate baaze goo

```lua
for i integer range 3 downto 0 loop,
for i in 3 downto 0 loop,


-- (`a` Signal hast [3 downto 0])

for i in a'range loop
-- (alan in `a` dare az 3 ta 0 mire va in i ham mesle in `a` mishe)
-- (tedad bit haye `a` 4 taast)

for i in a'reverse_range loop;
-- (age `a` az 3 be 0 taghir mikone vali)
-- (mikham `i` az 0 be 3 taghir kone)

```

### `exit [barchasb][when Shart]`

Kholaase: exit az Loop.
barchasb ekhtiarie, (barchabe marboot be loop)
when Shart ekhtiarie.

```lua

proccess(a)
  variable int_a:integer;
  begin
    int_a:=n;
    for i in 0 to 50 loop
      if ()
      .... edaame daarad

```

### `next [barchasb][when Shart]`

Kholaase: moaadele countinue, mesle exit

```lua

for i in 0 to 50 loop
  if blah blah blah
    next;
  else
    done...blah blah
  end if;
end loop;

```

### `while ... loop`

ebteda sharti test mishe, ta vaghti shart dorost bashe loop edame peyda mikone
vaghti shart baatel she, loop tamom mishe

```lua
while error_flag='0' loop
  clk := NOT clk after 50ns;
end loop
```

### simple `loop`

Hich moshakhasaati nadare, Yani ta binahayat ejra mishe,
bayad ye raveshi baraye khoroj az halghe daashte bashim,
mesle estefade az `exit[xx][xx]`

!!! taa akhare FILE-8 jozve emtehaan ast !!!

### TestBench

12,3,1404

toye test bench entity nadarim
toye test bench time haii ke mizarim
az mabdae zaman hesaab mishe

after 5ns
after 10ns
after 20ns

yaani:

```
20ns
----------
5ns
---
---   ----
  |  |    |
  ----    -----
------
10ns
```

testbench ghaabele santez nist o faghat baraye simulation hastand.

- **az inja be paaiin ro AI nevesht :D**

### Assert

ุชูุถุญ ฺฉูุชุงู ุฏุฑุจุงุฑู assert ุฏุฑ VHDL:

ุฏุณุชูุฑ assert ุจุฑุง ุจุฑุฑุณ ุตุญุช ุดุฑุทโูุง (ูุซูุงู ุฏุฑ ุชุณุชโุจูฺโูุง) ุงุณุชูุงุฏู ูโุดูุฏ. ุงฺฏุฑ ุดุฑุท ฺฉู ุจุฑุฑุณ ูโฺฉูุฏ ุจุฑูุฑุงุฑ ูุจุงุดุฏุ ูพุงู ุฎุทุง ูโุฏูุฏ.

ฺฉุงุฑุจุฑุฏ ุฏุฑ ุชุณุชโุจูฺ:

ุฏุฑ ุจุฑูุงููโูุง ุชุณุชโุจูฺ (testbench)ุ ุงุฒ assert ุงุณุชูุงุฏู ูโฺฉูู ุชุง ูุทูุฆู ุดูู ุฎุฑูุฌ ุทุฑุงุญ ููุงู ฺุฒ ูุณุช ฺฉู ุงูุชุธุงุฑ ุฏุงุดุชู. ูุซูุงู:

```vhdl
Copy
Edit
assert (output_signal = expected_value)
  report "Test failed: Output is not as expected"
  severity error;
```

ุงฺฏุฑ ุดุฑุท ุจุฑูุฑุงุฑ ูุจุงุดุฏ (output_signal = expected_value ุฏุฑุณุช ูุจุงุดุฏ)ุ ูพุงู ฺุงูพ ูโุดูุฏ ู ุจุง severity ูโุชูุงู ุชุนู ฺฉุฑุฏ ฺฉู ฺูุฏุฑ ููู ุงุณุช (ูุซูุงู warning, error, failure).

agar shart False she, peyghaam ersaal mishe o

serity error ro ham neshon mide:

- note
- warning
- error (pishfarz)
- failre

ุจุนุฏ ุงุฒ ูพุบุงู ุฑูพูุฑุชุ ูุชููู ูุดู ุฏุฑ ุตูุฑุช ฺฉู ุฑู ุงุฑูุฑ ุง ูููุฑ ุณุช ุดุฏู ุจุงุดูุุ (ุฎูุจ ูุดูุฏู)

ุจุนุฏ ุงุฒ ุฑูพูุฑุช ูุฑ ุงุณุชุฑูฺฏ ฺฉู ูุฏ ูุธุฑ ูุณุช ุฑู ูุชููู ุจุงุฑู

### type Charcter

dar beyne 2 ta `'` gharar dadeh mishe

### type String

dar beyne yek joft `"`

### For Generate

sakhtafzaari az dastoor `for loop`

baraye tekrar ya copy ghesmati az sakhtafzaar

ุนุจุงุฑุช **`for generate`** ุฏุฑ VHDL ุจุฑุง **ุชููุฏ ฺูุฏ ููููู ุชฺฉุฑุงุฑ ุงุฒ ฺฉ ุณุฎุชโุงูุฒุงุฑ ุง ฺฉุฏ ูุดุงุจู** ุงุณุชูุงุฏู ูโุดูุ ูุซูุงู ุจุฑุง ุชููุฏ ฺูุฏ ุจุช ุงุฒ ฺฉ ุฑุฌุณุชุฑุ ุฌูุนโฺฉููุฏูุ ุง ฺฏุช.

---

### ๐ง ฺฉุงุฑุจุฑุฏ ฺฉู:

```vhdl
gen_label: for i in 0 to N generate
  -- ฺฉุฏ ฺฉู ูุฑุงุฑู ุชฺฉุฑุงุฑ ุจุดู
end generate;
```

---

### โ ูุซุงู ฺฉุงุฑุจุฑุฏ: ุชููุฏ 8 ฺฏุช AND ุจุฑุง ฺฉ ุจุชโุจุฑุฏุงุฑ

ูุฑุถ ฺฉู ูโุฎูุง 8 ุชุง ฺฏุช AND ุฏุงุดุชู ุจุงุด ฺฉู ุจุชโูุง ุฏู ูุฑูุฏ ุฑู ุจุง ูู AND ฺฉูู:

```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity and8 is
  Port (
    a, b : in  STD_LOGIC_VECTOR(7 downto 0);
    y    : out STD_LOGIC_VECTOR(7 downto 0)
  );
end and8;

architecture Behavioral of and8 is
begin
  gen_and: for i in 0 to 7 generate
    y(i) <= a(i) and b(i);
  end generate;
end Behavioral;
```

---

### โ๏ธ ูฺฉุชูโูุง:

- `for generate` ููุท ุฏุงุฎู **architecture** ุงุณุชูุงุฏู ูโุดู.
- ูโุชูู ุงุฒุด ุจุฑุง ูููููโุณุงุฒ ฺูุฏ ุจุงุฑู ุงุฒ ฺฉ component ูู ุงุณุชูุงุฏู ฺฉู.
- ูโุชูู ุฏุงุฎูุด `if ... generate` ูู ุจุงุฑ.

ุงฺฏู ุจุฎูุง ูุซุงู ุชุฑฺฉุจ ุจุง component ูู ุจุฒููุ ุจฺฏู.

ุนุจุงุฑุช **`generic`** ุฏุฑ VHDL ุจุฑุง ุชุนุฑู **ูพุงุฑุงูุชุฑูุง ูุงุจู ุชูุธู** ุทุฑุงุญ ุงุณุชูุงุฏู ูโุดูุ ูุซู ุณุงุฒ ุจุชุ ุชุฃุฎุฑุ ุง ูุฑ ฺุฒ ฺฉู ุจุฎูุง ูููุน ุงุณุชูุงุฏู ููุฏุงุฑ ุจุฏ.

---

### โ ฺฉุงุฑุจุฑุฏ ฺฉู:

```vhdl
entity my_module is
  generic (
    N : integer := 8  -- ููุฏุงุฑ ูพุดโูุฑุถ
  );
  port (
    a : in  std_logic_vector(N-1 downto 0);
    b : in  std_logic_vector(N-1 downto 0);
    y : out std_logic_vector(N-1 downto 0)
  );
end my_module;
```

ุฏุฑ ุงู ูุซุงูุ `N` ฺฉ ูพุงุฑุงูุชุฑ ูุงุจู ุชูุธูู ฺฉู ุณุงุฒ ูุฑูุฏโูุง ู ุฎุฑูุฌ ุฑู ูุดุฎุต ูโฺฉูู.

---

### ๐งช ุงุณุชูุงุฏู ุฏุฑ ุชุณุชโุจูฺ ุง component:

```vhdl
uut: entity work.my_module
  generic map (
    N => 16  -- ุงูุฌุง ุณุงุฒ ุจุช ุฑู ุชุนู ูโฺฉูู
  )
  port map (
    a => a_sig,
    b => b_sig,
    y => y_sig
  );
```

---

### ๐ง ูุฒุงุง:

- ุทุฑุงุญ ูุง **ูุงุจู ุงูุนุทุงู** ู **ูุงุจู ุงุณุชูุงุฏู ูุฌุฏุฏ** ูโุดู.
- ุงฺฏู ู ุจุงุฑ ูุงฺูู ุจููุณุ ูโุชูู ุจุง ููุงุฏุฑ ูุฎุชูู ุฏูุจุงุฑู ุงุฒุด ุงุณุชูุงุฏู ฺฉู.

---

### ๐งต ุชุฑฺฉุจ `generic` ุจุง `for generate`:

ุฎู ููุชุง ุจุง ูู ูุงูุ ูุซูุงู ุจุฑุง ุชููุฏ `N` ุนุฏุฏ ฺฏุช:

```vhdl
architecture Behavioral of my_module is
begin
  gen_loop: for i in 0 to N-1 generate
    y(i) <= a(i) and b(i);
  end generate;
end Behavioral;
```

### Array

ุฏุฑ VHDLุ **ุขุฑุงู (Array)** ุณุงุฎุชุงุฑู ฺฉู ูโุชูู ุจุงูุงุด ูุฌููุนูโุง ุงุฒ ุฏุงุฏูโูุง ุฑู ูุซู ู ูุณุช ุง ุฌุฏูู ุฐุฎุฑู ฺฉู. ูุนูููุงู ุจุฑุง ุจุฑุฏุงุฑูุง ุจุชุ ุญุงูุธูโูุงุ ุฑุฌุณุชุฑูุง ู ุญุช ูุงุชุฑุณโูุง ุงุณุชูุงุฏู ูโุดู.

---

### โ ุฏู ููุน ุฑุงุฌ ุขุฑุงู:

#### 1. **ุขุฑุงู ุงุณุชุงูุฏุงุฑุฏ (ูุซู `std_logic_vector`)**

ุงู ุฎูุฏุด ฺฉ ุขุฑุงู ุงุฒ `std_logic`ูุงุณุช:

```vhdl
signal data : std_logic_vector(7 downto 0);
```

ุงู ุนู ุขุฑุงูโุง ุงุฒ 8 ุจุช ุงุฒ ููุน `std_logic`.

---

#### 2. **ุขุฑุงู ุฏูุฎูุงู (ุจุง `array` ุชุนุฑู ุดุฏู)**

ุงฺฏู ุจุฎูุง ุขุฑุงูโุง ุงุฒ ุจุฑุฏุงุฑูุง ุง ุงุฒ ุงููุงุน ุฏูุฎูุงู ุจุณุงุฒุ ุจุงุฏ ููุน (type) ุชุนุฑู ฺฉู:

##### ูุซุงู: ุขุฑุงูโุง ุงุฒ ุจุฑุฏุงุฑูุง 8 ุจุช (ูุซู ุญุงูุธู)

```vhdl
type byte is array(7 downto 0) of std_logic;
type memory is array(0 to 15) of byte;  -- 16 ุจุงุช ุญุงูุธู

signal ram : memory;
```

ุง ุณุงุฏูโุชุฑ ุจุง `std_logic_vector`:

```vhdl
type mem_array is array(0 to 15) of std_logic_vector(7 downto 0);
signal ram : mem_array;
```

---

### ๐งช ุงุณุชูุงุฏู ุงุฒ ุขุฑุงู:

```vhdl
-- ููุดุชู ููุฏุงุฑ ุฏุฑ ุฎุงููโุง ุงุฒ ุขุฑุงู:
ram(0) <= "10101010";

-- ุฎูุงูุฏู ฺฉ ุจุช ุฎุงุต ุงุฒ ฺฉ ุฎุงูู ุฎุงุต:
some_bit <= ram(3)(2);  -- ุจุช ุฏูู ุงุฒ ุฎุงูู ุณูู
```

---

### ๐ก ูฺฉุงุช ฺฉุงุฑุจุฑุฏ:

| ฺฉุงุฑุจุฑุฏ | ููุน ุขุฑุงู                                  |
| ------ | ------------------------------------------ |
| ุฑุฌุณุชุฑ | `std_logic_vector` ุง `array of std_logic` |
| ุญุงูุธู  | `array of std_logic_vector`                |
| ูุงุชุฑุณ | `array of array`                           |

---

ุงฺฏู ุจุฎูุง ุขุฑุงูโุง ุงุฒ componentูุง (ูุซูุงู ุฌูุนโฺฉููุฏู ุง ูููพโููุงูพ) ุฏุฑุณุช ฺฉู ุจุง `for generate`ุ ุจฺฏู ุชุง ุงููู ูุดูู ุจุฏู.

ุนุงู! ุจุฑู ุณุฑุงุบ ุฏู ฺฉุงุฑ ููู ุฏุฑ VHDL ุจุง ุขุฑุงูโูุง:

---

## ๐งฉ 1. **ฺุณุจุงูุฏู ุขุฑุงูโูุง (Concatenation)**

ุฏุฑ VHDLุ ุจุฑุง ฺุณุจุงูุฏู (ุง ุจูโุงุตุทูุงุญ **ูพูุณุชู**) ุขุฑุงูโูุง ุงุฒ **ุนููฺฏุฑ `&`** ุงุณุชูุงุฏู ูโฺฉูู.

### โจ ูุซุงู ุณุงุฏู:

```vhdl
signal a : std_logic_vector(3 downto 0) := "1101";
signal b : std_logic_vector(3 downto 0) := "0011";
signal c : std_logic_vector(7 downto 0);

c <= a & b;  -- ุฎุฑูุฌ: "11010011"
```

> ุชุฑุชุจ ูููู: `a & b` ุนู `a` ุฏุฑ ุจุชโูุง ุจุงูุง ูุฑุงุฑ ูโฺฏุฑู ู `b` ุฏุฑ ูพุงู.

---

### โ ฺุณุจุงูุฏู ฺฉ ุจุช ุจุง ุจุฑุฏุงุฑ:

```vhdl
signal d : std_logic := '1';
signal e : std_logic_vector(3 downto 0) := "0110";

signal f : std_logic_vector(4 downto 0);
f <= d & e;  -- f = "10110"
```

---

## ๐งช 2. **ููุงุณู ุขุฑุงูโูุง**

ุจุฑุง ููุงุณู ุฏู ุขุฑุงู (ูุซู `std_logic_vector`) ูโุชูู ูุณุชููุงู ุงุฒ ุนููฺฏุฑูุง ููุงุณู ุงุณุชูุงุฏู ฺฉู:

| ุนููฺฏุฑ             | ูุนู                     |
| ----------------- | ------------------------ |
| `=`               | ูุณุงู                    |
| `/=`              | ูุงูุณุงู                  |
| `<`ุ`>`ุ`<=`ุ`>=` | ููุงุณู ุชุฑุชุจ (ุจุฑุง ุนุฏุฏ) |

### ๐ ูุซุงู:

```vhdl
signal x : std_logic_vector(3 downto 0) := "1010";
signal y : std_logic_vector(3 downto 0) := "1010";
signal z : boolean;

z <= (x = y);  -- ูุชุฌู: true
```

> ูฺฉุชู: ุงฺฏุฑ ุงุฒ `std_logic_vector` ุจู ุนููุงู **ุนุฏุฏ** ุงุณุชูุงุฏู ูโฺฉูุ ุจุงุฏ ุงูู ุจู `unsigned` ุง `signed` ุชุจุฏู ฺฉู:

```vhdl
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

signal a, b : std_logic_vector(7 downto 0);

if unsigned(a) > unsigned(b) then
  -- ...
end if;
```

---

ุญุชูุงู! ุจุฑู ุณุฑุงุบ **ุขุฑุงูโุง ุงุฒ ุขุฑุงูโูุง** ุฏุฑ VHDLุ ฺฉู ูุนูููุงู ุจุฑุง ุณุงุฎุชุงุฑูุง ูุซู **ูุงุชุฑุณโูุง** ุง **ุญุงูุธูโูุง ฺูุฏุจุนุฏ** ุงุณุชูุงุฏู ูโุดู.

---

## ๐ง ุชุนุฑู ุขุฑุงูโุง ุงุฒ ุขุฑุงู (ุขุฑุงู ุฏูุจุนุฏ)

ุจุฑุง ุณุงุฎุช ุขุฑุงู ุฏูุจุนุฏ (ูุซูุงู ูุงุชุฑุณ ุง ุญุงูุธูโุง ุจุง ฺูุฏ ุณุทุฑ ู ุณุชูู)ุ ุจุงุฏ ุงุจุชุฏุง ููุน ุฏุงุฏู ุฏุงุฎู (ูุซูุงู ฺฉ ุณุทุฑ) ุฑู ุชุนุฑู ฺฉููุ ุจุนุฏ ููุน ุขุฑุงู ุจุฑูู (ูุซูุงู ฺฉู ูุงุชุฑุณ).

---

### โ ูุซุงู: ูุงุชุฑุณ 4ร8 ุงุฒ ุจุชโูุง

#### ุชุนุฑู ููุนโูุง:

```vhdl
type row_type is array(7 downto 0) of std_logic;      -- ุณุทุฑ 8 ุจุช
type matrix_type is array(0 to 3) of row_type;        -- 4 ุณุทุฑ
```

#### ุชุนุฑู ุณฺฏูุงู:

```vhdl
signal my_matrix : matrix_type;
```

---

### ๐งช ุงุณุชูุงุฏู:

#### ููุฏุงุฑุฏู:

```vhdl
my_matrix(0) <= "10101010";  -- ุณุทุฑ ุงูู
my_matrix(3)(2) <= '1';      -- ุฎุงูู ุณุทุฑ ฺูุงุฑูุ ุณุชูู ุณูู
```

#### ุฎูุงูุฏู ููุฏุงุฑ:

```vhdl
signal bit_val : std_logic;
bit_val <= my_matrix(1)(5);  -- ุจุช ุดูุงุฑู 5 ุงุฒ ุณุทุฑ ุฏูู
```

---

## โจ ูุซุงู ูุงูุนโุชุฑ: ุญุงูุธู 16ร8

```vhdl
type byte is std_logic_vector(7 downto 0);         -- ฺฉ ุจุงุช
type memory is array(0 to 15) of byte;             -- ุญุงูุธู 16 ุจุงุช

signal ram : memory;
```

#### ุงุณุชูุงุฏู:

```vhdl
ram(0) <= "00001111";        -- ููุดุชู ุฏุฑ ุฎุงูู 0
signal some_bit : std_logic;
some_bit <= ram(3)(2);       -- ุจุช ุณูู ุงุฒ ุฎุงูู ฺูุงุฑู
```

---

## ๐ ูฺฉุชูโูุง

| ูฺฉุชู         | ุชูุถุญ                                                                 |
| ------------ | --------------------------------------------------------------------- |
| ฺูุฏุจุนุฏโุณุงุฒ | ุจุง ุชูุฏุฑุชู ฺฉุฑุฏู ููุนโูุง (`type of type`) ุงูุฌุงู ูโุดู.                   |
| ูุญุฏูุฏุช      | ููุท ูโุชูู ุชุง ุฏู ุจุนุฏ ููุทู ุจุณุงุฒุ ุงุจุนุงุฏ ุจุงูุงุชุฑ ูุนูููุงู ุชูุตู ููโุดู. |
| ููุงุณู       | ุจุงุฏ ูุฑ ุฎุงูู ุฑู ุฌุฏุงฺฏุงูู ููุงุณู ฺฉู ุง ุญููู ุจุณุงุฒ.                     |

---

ุงฺฏู ุฎูุงุณุช ูุซุงู ุนูู ุงุฒ ุฌูุน ูุงุชุฑุณโูุงุ ุฐุฎุฑู/ุฎูุงูุฏู ุฏุฑ ุญุงูุธู ุง generate ุจุฑุง ูุงุชุฑุณ ูู ุจููุณูุ ููุท ุจฺฏู.

ุฏุฑ VHDL ููโุชููู ูุงูุนุงู ฺฉ ุขุฑุงู **ูุงูุญุฏูุฏ (infinite)** ุชุนุฑู ฺฉูู ฺูู VHDL ฺฉ ุฒุจุงู ุณุฎุชโุงูุฒุงุฑู ู ุจุงุฏ ููุดู **ูุญุฏูุฏูโ ูุดุฎุต** ุจุฑุง ุขุฑุงูโูุง ุฏุงุดุชู ุจุงุดู (ุจุฑุง ุณูุชุฒ ุฑู ุณุฎุชโุงูุฒุงุฑ ูู ุงูุฒุงูู).

ุงูุง ูโุชููู ู ุขุฑุงูโุง ุชุนุฑู ฺฉูู ฺฉู **ุทููุด ูููุน ุงุณุชูุงุฏู ูุงุจู ุชุนู ุจุงุดู** ุจุง ฺฉูฺฉ `**unconstrained array**`.

---

## โ ูุฏู ุชู: ุขุฑุงูโุง ฺฉู ูุฑ ุนูุตุฑุด ฺฉ `std_logic_vector(7 downto 0)` ุจุงุดู ู ุทููุด ุจุนุฏุงู ุชุนู ุดู.

---

## ๐ง ุฑุงูโุญู: ุงุณุชูุงุฏู ุงุฒ ุขุฑุงู ุจุง ุทูู ูุงูุดุฎุต (Unconstrained Array Type)

### โจ 1. ุชุนุฑู ููุน ุขุฑุงู:

```vhdl
type byte is std_logic_vector(7 downto 0);  -- ุนูุตุฑ: ฺฉ ุจุงุช

-- ุขุฑุงูโุง ุจุง ุทูู ูุงูุนู (index range ุจุงุฒู ุขุฒุงุฏ)
type byte_array is array(natural range <>) of byte;
```

> `range <>` ุนู ูููุน ุงุณุชูุงุฏู ุจุงุฏ ูุดุฎุต ฺฉูู ฺฉู ุขุฑุงู ฺูุฏ ุนูุตุฑ ุฏุงุฑู.

---

### โจ 2. ุชุนุฑู ุณฺฏูุงู ุจุง ุทูู ูุดุฎุต:

ูุซูุงู ุขุฑุงูโุง ุจุง 16 ุนูุตุฑ:

```vhdl
signal ram : byte_array(0 to 15);  -- 16 ุจุงุช
```

ุง ุขุฑุงูโุง ุจุง 256 ุนูุตุฑ:

```vhdl
signal memory : byte_array(0 to 255);
```

---

### ๐งช ุงุณุชูุงุฏู:

```vhdl
memory(0) <= "10101010";
memory(10)(3) <= '1';  -- ุจุช ุณูู ุงุฒ ุนูุตุฑ ุฏูู
```

---

## โ๏ธ ูฺฉุงุช ููู:

| ููุฑุฏ       | ุชูุถุญ                                                       |
| ---------- | ----------------------------------------------------------- |
| `range <>` | ููุท ุฏุฑ **ุชุนุฑู ููุน** ุงุณุชูุงุฏู ูโุดูุ ูู ุฏุฑ ุณฺฏูุงู.           |
| ุฏุฑ ุณฺฏูุงู  | ุจุงุฏ **ูุญุฏูุฏูโ ูุดุฎุต** ุจุฏุ ุญุช ุงฺฏู ููุนุด ูุงูุญุฏูุฏ ุชุนุฑู ุดุฏู. |
| ฺฉุงุฑุจุฑุฏ     | ุฏุฑ ุทุฑุงุญโูุง ุนูููุ ุญุงูุธูโูุงุ ูุงฺููโูุง ูุงุจู ูพฺฉุฑุจูุฏ.      |

---

ุงฺฏุฑ ุฎูุงุณุช ุจุฑุงุช ู ฺฉุงููพูููุช ูู ุจููุณู ฺฉู ุงุฒ ุงู ููุน ุขุฑุงู ุงุณุชูุงุฏู ฺฉูู ู ูุซูุงู ุจุดู ุทูู ุญุงูุธู ุฑู ุจุง `generic` ูุดุฎุต ฺฉุฑุฏุ ููุท ุจฺฏู.

ุนุงูู! ุฏุฑ VHDL ุดูุง ูโุชูู **type**ูุง ูุฎุตูุต ุฎูุฏุช ุฑู ุชุนุฑู ฺฉู ุชุง ุทุฑุงุญโูุงุช ูุงุจูโูููโุชุฑุ ุณุงุฎุชโุงูุชูโุชุฑ ู ูุงุจูโุงุณุชูุงุฏูโ ูุฌุฏุฏ ุจุดู.

---

## ๐ง ุงููุงุน `type` ูุงุจู ุชุนุฑู ุฏุฑ VHDL:

1. โ **Enumerated Type (ููุน ุดูุงุฑุด)**
2. โ **Array Type (ููุน ุขุฑุงูโุง)**
3. โ **Record Type (ููุน ุฑฺฉูุฑุฏ ูุซู struct ุฏุฑ C)**

---

## 1. ๐ฏ Enumerated Type (ููุน ุดูุงุฑุด)

ุจุฑุง ุชุนุฑู ูุฌููุนูโุง ุงุฒ ููุงุฏุฑ ููฺฉู (ูุซูุงู ุญุงูุชโูุง ฺฉ ูุงุดู ุญุงูุช):

```vhdl
type state_type is (IDLE, LOAD, EXECUTE, DONE);
signal state : state_type;
```

---

## 2. ๐ฆ Array Type (ููุน ุขุฑุงูโุง)

ุจุฑุง ุณุงุฎุช ุขุฑุงู ุงุฒ ููุน ุฏูุฎูุงู:

```vhdl
type byte is std_logic_vector(7 downto 0);  -- ฺฉ ุจุงุช

-- ุขุฑุงูโุง ุงุฒ 16 ุจุงุช:
type mem16 is array(0 to 15) of byte;
signal ram : mem16;
```

ุง ุขุฑุงู ุจุง ุทูู ูุงูุนู (unconstrained):

```vhdl
type byte_array is array(natural range <>) of byte;
```

---

## 3. ๐ Record Type (ููุน ุฑฺฉูุฑุฏ)

ูุซู `struct` ุฏุฑ C: ฺูุฏ ููุฏ ุจุง ููุนโูุง ูุชูุงูุช ุฏุฑ ฺฉ ุจุณุชู:

```vhdl
type instruction is record
  opcode : std_logic_vector(3 downto 0);
  operand : std_logic_vector(7 downto 0);
  flag : std_logic;
end record;

signal inst : instruction;
```

### ุงุณุชูุงุฏู:

```vhdl
inst.opcode  <= "1101";
inst.operand <= "10101010";
inst.flag    <= '1';
```

---

## ๐ ฺฉุฌุง ุจุงุฏ type ุชุนุฑู ฺฉููุ

ูุนูููุงู ุฏุฑ **ุจุฎุด package** ุง **ุฏุฑ ุงุจุชุฏุง architecture**. ูุซูุงู:

```vhdl
architecture Behavioral of my_entity is

  type byte is std_logic_vector(7 downto 0);
  type mem_array is array(0 to 255) of byte;

  signal RAM : mem_array;

begin
  -- ...
end Behavioral;
```

---

## alias

ุฏุณุชูุฑ **`alias`** ุฏุฑ VHDL ุจุฑุง **ูุงูโฺฏุฐุงุฑ ูุฌุฏุฏ ฺฉ ุณฺฏูุงูุ ูุชุบุฑุ ุง ุนุถู ุงุฒ ููุน ูพฺุฏู** ุงุณุชูุงุฏู ูโุดูุ ุทูุฑ ฺฉู ุจุชูู ุจุง ู ุงุณู ุณุงุฏูโุชุฑ ุจูุด ุฏุณุชุฑุณ ูพุฏุง ฺฉู.

---

## โ ฺฉุงุฑุจุฑุฏ ุงุตู `alias`:

- ุณุงุฏูโุณุงุฒ ุฏุณุชุฑุณ ุจู ุจุฎุดโูุง ุงุฒ ฺฉ ุณฺฏูุงู ุง ุณุงุฎุชุงุฑ ูพฺุฏู.
- ุงูุฒุงุด ุฎูุงูุง ฺฉุฏ.
- ุฌููฺฏุฑ ุงุฒ ุชฺฉุฑุงุฑ ููุดุชู ูุณุฑ ฺฉุงูู.

---

## โจ ุณุงุฎุชุงุฑ ฺฉู:

```vhdl
alias <ุงุณู ุฌุฏุฏ> : <ููุน> is <ููุฏุงุฑ ุงุตู>;
```

---

## ๐ฏ ูุซุงูโูุง ุฑุงุฌ

### 1. **ุงุณุชูุงุฏู ุจุฑุง ุจุช ุฎุงุต ุงุฒ ุณฺฏูุงู**

```vhdl
signal data : std_logic_vector(7 downto 0);
alias msb : std_logic is data(7);

msb <= '1';  -- ุงู ุนู data(7) <= '1';
```

---

### 2. **ุฑู ุนุถู ฺฉ ุฑฺฉูุฑุฏ**

```vhdl
type instruction is record
  opcode : std_logic_vector(3 downto 0);
  operand : std_logic_vector(7 downto 0);
end record;

signal inst : instruction;
alias op : std_logic_vector(3 downto 0) is inst.opcode;

-- ุญุงูุง ุจูโุฌุง inst.opcode ูโููุณู op
op <= "1100";
```

---

### 3. **ุฑู ุนูุตุฑ ุขุฑุงู**

```vhdl
type mem_type is array(0 to 15) of std_logic_vector(7 downto 0);
signal ram : mem_type;

alias first_byte : std_logic_vector(7 downto 0) is ram(0);
first_byte <= "11110000";
```

---

## โ๏ธ ูฺฉุชูโูุง ููู:

| ููุฑุฏ                                                         | ุชูุถุญ |
| ------------------------------------------------------------ | ----- |
| ููุท ฺฉ **ุงุณู ุฌุงฺฏุฒู**ู โ ุฎูุฏุด ุญุงูุธู ุฌุฏุฏ ูุฏุงุฑู.             |       |
| **ุฎูุงูุง ุจูุฏู ฺฉุฏ** ุฑู ุฒุงุฏ ูโฺฉููุ ูุฎุตูุตุงู ุฏุฑ caseูุง ูพฺุฏู. |       |
| ูโุชูู ุงุฒ `alias` ุฏุฑ ูุฑ ุฌุง ุงุฒ architecture ุงุณุชูุงุฏู ฺฉู.   |       |

---

### Parity Bit

ุญุชูุง! ุฏุฑ ุงุฏุงูู ุชูุถุญ ฺฉูุชุงู ู ุฌุงูุน ุฏุฑุจุงุฑู ููููู **ุชูุงุฒู (Balance)** ู **Parity** ุฏุฑ ุฒููู ุทุฑุงุญ ูุฏุงุฑุงุช ุจุง ุฒุจุงู VHDL ุงุฑุงุฆู ูโุฏูู.

---

### ุชูุงุฒู (Balance) ุฏุฑ VHDL

ุชูุงุฒู ูุนูููุงู ุฏุฑ ุจุญุซ ุณฺฏูุงูโูุง ู ุจุชโูุง ุจู ูุนู ุชุนุฏุงุฏ ุจุฑุงุจุฑ ุง ูุชุนุงุฏู ุจูุฏู ููุฏุงุฑ 0 ู 1 ุงุณุช. ุจู ุฎุตูุต ุฏุฑ ุทุฑุงุญ ุณุณุชูโูุง ุฏุฌุชุงูุ ุฏุงุดุชู ุณฺฏูุงูโูุง ุจุง ุชูุงุฒู ููุงุณุจ (ูุซูุงู ุชุนุฏุงุฏ ูุณุงู ุจุชโูุง 1 ู 0) ูโุชูุงูุฏ ุจู ุจูุจูุฏ ูฺฺฏโูุง ุงูฺฉุชุฑฺฉ ูุงููุฏ ฺฉุงูุด ููุฒ ู ููโุฒูุงู ุจูุชุฑ ฺฉูฺฉ ฺฉูุฏ.

ูุซูุงู ุฏุฑ ุงุฑุณุงู ุฏุงุฏูโูุง ุณุฑุงู ุง ุฑูุฒฺฏุฐุงุฑโูุงุ ุชูุงุฒู ุจู ุจุชโูุง 0 ู 1 ุงููุช ุฏุงุฑุฏ.

---

### Parity (ุชูุงุฒู ุจุช) ุฏุฑ VHDL

**Parity** ฺฉ ุจุช ุงุถุงู ุงุณุช ฺฉู ุจู ฺฉ ูุฌููุนู ุจุช ุงุถุงูู ูโุดูุฏ ุชุง ูุดุฎุต ุดูุฏ ุชุนุฏุงุฏ ุจุชโูุง 1 ุฏุฑ ุขู ูุฌููุนูุ ุฒูุฌ ุงุณุช ุง ูุฑุฏ.

ุฏู ููุน ูพุงุฑุช ุฏุงุฑู:

- **Parity ุฒูุฌ (Even Parity):** ุชุนุฏุงุฏ ฺฉู ุจุชโูุง 1 (ุดุงูู ุจุช ูพุงุฑุช) ุฒูุฌ ุจุงุดุฏ.
- **Parity ูุฑุฏ (Odd Parity):** ุชุนุฏุงุฏ ฺฉู ุจุชโูุง 1 (ุดุงูู ุจุช ูพุงุฑุช) ูุฑุฏ ุจุงุดุฏ.

ุงู ุจุช ุจุฑุง ุชุดุฎุต ุฎุทุง ุฏุฑ ุฏุงุฏูโูุง ููุชูู ุดุฏู ุงุณุชูุงุฏู ูโุดูุฏ. ุงฺฏุฑ ุชุนุฏุงุฏ ุจุชโูุง 1 ููฺฏุงู ุฏุฑุงูุช ุจุง ููุน ูพุงุฑุช ููุฎูุงู ูุฏุงุดุชู ุจุงุดุฏุ ุฎุทุง ุฑุฎ ุฏุงุฏู ุงุณุช.

---

### ูุซุงู ุณุงุฏู VHDL ุจุฑุง ุชููุฏ ุจุช Parity ุฒูุฌ

```vhdl
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity parity_even is
    port (
        data_in  : in  std_logic_vector(7 downto 0);
        parity_bit : out std_logic
    );
end parity_even;

architecture rtl of parity_even is
begin
    process(data_in)
    variable count_ones : integer := 0;
    begin
        count_ones := 0;
        for i in data_in'range loop
            if data_in(i) = '1' then
                count_ones := count_ones + 1;
            end if;
        end loop;

        if (count_ones mod 2) = 0 then
            parity_bit <= '0';  -- ุชุนุฏุงุฏ 1 ูุง ุฒูุฌ ุงุณุชุ ูพุณ ุจุช ูพุงุฑุช 0
        else
            parity_bit <= '1';  -- ุชุนุฏุงุฏ 1 ูุง ูุฑุฏ ุงุณุชุ ุจุช ูพุงุฑุช 1
        end if;
    end process;
end rtl;
```

---

ุงฺฏุฑ ุจุฎูุงู ูโุชูุงูู ูุซุงู ุจุฑุง **Parity ูุฑุฏ** ุง ฺฺฉ ฺฉุฑุฏู **Parity** ุฏุฑ ุฏุงุฏู ุฏุฑุงูุช ูู ุจููุณู.

ููฺูู ุงฺฏุฑ ุจุฎูุงูุ ุชูุฑูโูุง ุณุงุฏู ุจุง ุชูุถุญ ุจุฑุง ุขููุฒุด ุจูุชุฑ ูู ุขูุงุฏู ฺฉูู.

---

ุขูุงุ ูโุฎูุง ุงุฒ **ููุน enumerated** ุจุฑุง ุชุนุฑู ูุถุนุช ุง ุญุงูุช ุจุช parity ุงุณุชูุงุฏู ฺฉูู!
ูุซูุงู ุจู ุฌุง ุงุณุชูุงุฏู ุงุฒ `'0'` ู `'1'` ูุณุชููุ ฺฉ ููุน ุดูุงุฑุด (enumeration type) ุชุนุฑู ฺฉูู ฺฉู ูุงู ุญุงูุชโูุง parity ุฑู ุฏุงุดุชู ุจุงุดูุ ูุซู `Even` ู `Odd` ุง `Parity_0` ู `Parity_1`.

---

## ูพุงุฏูโุณุงุฒ Parity ุจุง ููุน enumerated ุฏุฑ VHDL

ูุซูุงู ุงูุทูุฑ:

```vhdl
library ieee;
use ieee.std_logic_1164.all;

entity parity_even_enum is
    port (
        data_bus : in std_logic_vector(7 downto 0);
        parity_bit : out std_logic
    );
end parity_even_enum;

architecture rtl of parity_even_enum is

    -- ุชุนุฑู ููุน enumerated ุจุฑุง parity
    type parity_type is (Even, Odd);
    signal parity_status : parity_type;

    alias data : std_logic_vector(7 downto 0) is data_bus;

begin

    process(data)
        variable ones_count : integer := 0;
    begin
        ones_count := 0;
        for i in data'range loop
            if data(i) = '1' then
                ones_count := ones_count + 1;
            end if;
        end loop;

        -- ุชุนู parity_status ุจุง ุชูุฌู ุจู ุชุนุฏุงุฏ ุจุช 1
        if (ones_count mod 2) = 0 then
            parity_status <= Even;
        else
            parity_status <= Odd;
        end if;

        -- ุชุจุฏู parity_status ุจู std_logic ุจุฑุง ุฎุฑูุฌ
        case parity_status is
            when Even => parity_bit <= '0';
            when Odd  => parity_bit <= '1';
        end case;

    end process;

end rtl;
```

---

### ุชูุถุญ:

- `parity_type` ฺฉ ููุน ุดูุงุฑุด ุจุง ุฏู ููุฏุงุฑ `Even` ู `Odd` ุงุณุช.
- `parity_status` ฺฉ ุณฺฏูุงู ุงุฒ ุงู ููุน ุงุณุช ฺฉู ูุถุนุช ูพุงุฑุช ุฑุง ูฺฏู ูโุฏุงุฑุฏ.
- ุจุนุฏ ุงุฒ ูุญุงุณุจู ุชุนุฏุงุฏ ุจุชโูุง 1ุ ููุฏุงุฑ `parity_status` ุณุช ูโุดูุฏ.
- ุณูพุณ ุจุง ุงุณุชูุงุฏู ุงุฒ `case` ููุฏุงุฑ ุดูุงุฑุด ุจู ุจุช 0 ุง 1 ุชุจุฏู ูโุดูุฏ.

---

ุงู ุฑูุด ุจุงุนุซ ุฎูุงูุง ุจูุชุฑ ู ูุณุชูุฏุณุงุฒ ฺฉุฏ ูโุดูุฏ ู ูโุชูุงู ุจุนุฏุงู ุฑุงุญุชโุชุฑ ุญุงูุชโูุง ุจุดุชุฑ ุงุถุงูู ฺฉุฑุฏ.

---

S -> 0S | 1A
A -> 1A | 0B
B -> 0S | 1C
C -> 0B | 1A | lambda

ุณุคุงู ุนุงูโุง ูพุฑุณุฏ!

---

## ๐ก ูุงุดู ุญุงูุช (State Machine) ฺุณุชุ

**ูุงุดู ุญุงูุช** ุง **Finite State Machine (FSM)** ฺฉ ุงุฒ ูููโุชุฑู ููุงูู ุฏุฑ ุทุฑุงุญ ุฏุฌุชุงูุ ุฒุจุงู VHDL ู ูุฏุงุฑูุง ููุทู ุงุณุช. FSM ุฑูุด ุจุฑุง **ูุฏุฑุช ุฑูุชุงุฑ ฺฉ ุณุณุชู ุจุฑ ุงุณุงุณ ูุถุนุช ูุนู ู ูุฑูุฏโูุง** ุงุณุช.

---

## ๐ฆ ุชุนุฑู ุณุงุฏู:

ูุงุดู ุญุงูุช ุนู ุณุณุชู ฺฉู:

- **ุฏุฑ ูุฑ ูุญุธู ุฏุฑ ฺฉ ุญุงูุช ูุดุฎุต ุงุณุช** (ูุซู: `Idle`, `Loading`, `Error`, `Done`)
- **ุจุง ุชูุฌู ุจู ูุฑูุฏโูุงุ ูโุชูุงูุฏ ุงุฒ ฺฉ ุญุงูุช ุจู ุญุงูุช ุฏฺฏุฑ ุจุฑูุฏ** (ูุซูุงู ุงฺฏุฑ ุฏฺฉูู ุฒุฏู ุดุฏุ ุงุฒ `Idle` ุจู `Loading` ุจุฑูุฏ)
- ู **ุฎุฑูุฌ ุขู ููฺฉู ุงุณุช ูุงุจุณุชู ุจู ุญุงูุช ูุนู ุง ุญุงูุช ู ูุฑูุฏ ุจุงุดุฏ**

---

## ๐ง ุฏู ููุน FSM ูุนุฑูู:

| ููุน FSM   | ุชูุถุญ                                         |
| --------- | --------------------------------------------- |
| **Moore** | ุฎุฑูุฌ ููุท ุจู **ูุถุนุช ูุนู** ุจุณุชฺฏ ุฏุงุฑุฏ        |
| **Mealy** | ุฎุฑูุฌ ุจู **ูุถุนุช ูุนู ู ูุฑูุฏโูุง** ุจุณุชฺฏ ุฏุงุฑุฏ |

---

## ๐ ูุซุงู ูุงูุน ุณุงุฏู: ุฏุณุชฺฏุงู ูุฑูุด ููุดุงุจู

ุญุงูุงุช:

- `Idle` (ุฏุฑ ุงูุชุธุงุฑ ูพูู)
- `Half_Paid` (ูุตู ูพูู ูุงุฑุฏ ุดุฏู)
- `Paid` (ูพูู ฺฉุงูู ุฏุฑุงูุช ุดุฏู)
- `Dispense` (ุชุญูู ููุดุงุจู)

ูุฑูุฏโูุง:

- ุณฺฉู ูุงุฑุฏ ุดุฏู (`coin`)
- ุฏฺฉูู ุฒุฏู ุดุฏู (`button`)

ุฎุฑูุฌ:

- `give_drink` (ุชุญูู ููุดุงุจู)

---

## โจ ุชุนุฑู ููุน enumerated ุจุฑุง FSM ุฏุฑ VHDL

```vhdl
type state_type is (Idle, Half_Paid, Paid, Dispense);
signal current_state, next_state : state_type;
```

---

## โ๏ธ ุณุงุฎุชุงุฑ ฺฉู FSM ุฏุฑ VHDL:

1. **ูุฑุขูุฏ ุจุฑุง ุชุบุฑ ูุถุนุช (ุจุง ฺฉูุงฺฉ):**

```vhdl
process(clk, reset)
begin
    if reset = '1' then
        current_state <= Idle;
    elsif rising_edge(clk) then
        current_state <= next_state;
    end if;
end process;
```

2. **ูุฑุขูุฏ ุชุนู ุญุงูุช ุจุนุฏ (ุจุง ุชูุฌู ุจู ูุฑูุฏ ู ุญุงูุช ูุนู):**

```vhdl
process(current_state, coin, button)
begin
    case current_state is
        when Idle =>
            if coin = '1' then
                next_state <= Half_Paid;
            else
                next_state <= Idle;
            end if;

        when Half_Paid =>
            if coin = '1' then
                next_state <= Paid;
            else
                next_state <= Half_Paid;
            end if;

        when Paid =>
            if button = '1' then
                next_state <= Dispense;
            else
                next_state <= Paid;
            end if;

        when Dispense =>
            next_state <= Idle;
    end case;
end process;
```

3. **ุชููุฏ ุฎุฑูุฌ ุจุฑ ุงุณุงุณ ููุน ูุงุดู:**

- ุฏุฑ **Moore**: ุฎุฑูุฌ ููุท ุจุฑุงุณุงุณ `current_state`
- ุฏุฑ **Mealy**: ุฎุฑูุฌ ูโุชููู ุจุฑุงุณุงุณ `current_state` ู ูุฑูุฏโูุง ุจุงุดู

---

## ๐ ูุชุฌูโฺฏุฑ:

ูุงุดู ุญุงูุช ุนู ุจุฑูุงููโููุณ ุฑูุชุงุฑ ฺฉ ุณุณุชู **ุจุง ูุถุนุชโูุง ูุดุฎุต**. ุฏุฑ VHDL ุจุฑุง ุงู ฺฉุงุฑ ูุนูููุงู ุงุฒ ููุน `enumerated` ุงุณุชูุงุฏู ูโฺฉูู ฺูู ูุงุถุญ ู ุฎูุงูุง ูุณุช.

---

ุงฺฏุฑ ุฎูุงุณุชุ ฺฉ ูุงุดู ุญุงูุช ูุงูุน ุจุง ฺฉุฏ VHDL ุจุฑุงุช ูพุงุฏู ูโฺฉูู (ูุซูุงู ฺุฑุงุบ ุฑุงูููุง ุง ููู ุฏุฌุชุงู ุง ููู ุฏุณุชฺฏุงู ููุดุงุจู). ุจฺฏู ููุท ฺ ุฏูุณุช ุฏุงุฑ!

ุญุชูุงู! ุฏุฑ ุงุฏุงูู ฺฉ ูุซุงู ฺฉุงูู ุงุฒ **ูุงุดู ุญุงูุช ููุน Moore** ุฏุฑ VHDL ูโููุณู ุชุง ุจูุชุฑ ูุชูุฌู ุจุด.

---

## โ ูุซุงู: ูุงุดู ุญุงูุช **Moore** ุจุฑุง ฺุฑุงุบ ุฑุงูููุง ุณุงุฏู

### ๐ฏ ูุฏู:

ฺุฑุงุบ ุฑุงูููุง ุจุง 3 ุญุงูุช:

- `Red` โ ฺุฑุงุบ ูุฑูุฒ ุฑูุดู
- `Green` โ ฺุฑุงุบ ุณุจุฒ ุฑูุดู
- `Yellow` โ ฺุฑุงุบ ุฒุฑุฏ ุฑูุดู

FSM ุจู ุตูุฑุช ฺุฑุฎุด ุจู ุงู ุญุงูุงุช ูโฺฏุฑุฏุฏุ ู **ุฎุฑูุฌ ููุท ุจู ูุถุนุช ูุนู ุจุณุชฺฏ ุฏุงุฑุฏ** (ุงู ูฺฺฏ ุงุตู Moore FSM ุงุณุช).

---

### ๐ ุชุนุฑู Moore FSM ุฏุฑ VHDL

```vhdl
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity traffic_light_moore is
    port (
        clk     : in  std_logic;
        reset   : in  std_logic;
        red     : out std_logic;
        yellow  : out std_logic;
        green   : out std_logic
    );
end traffic_light_moore;

architecture rtl of traffic_light_moore is

    -- ุชุนุฑู ุญุงูุชโูุง
    type state_type is (Red_State, Green_State, Yellow_State);
    signal current_state, next_state : state_type;

begin

    -- ุฑุฌุณุชุฑ ูุถุนุช ุจุง ฺฉูุงฺฉ
    process(clk, reset)
    begin
        if reset = '1' then
            current_state <= Red_State;
        elsif rising_edge(clk) then
            current_state <= next_state;
        end if;
    end process;

    -- ุชุนู ุญุงูุช ุจุนุฏ
    process(current_state)
    begin
        case current_state is
            when Red_State    => next_state <= Green_State;
            when Green_State  => next_state <= Yellow_State;
            when Yellow_State => next_state <= Red_State;
        end case;
    end process;

    -- ุชููุฏ ุฎุฑูุฌ ุจุฑ ุงุณุงุณ ูุถุนุช ูุนู (Moore)
    process(current_state)
    begin
        red    <= '0';
        yellow <= '0';
        green  <= '0';

        case current_state is
            when Red_State    => red    <= '1';
            when Green_State  => green  <= '1';
            when Yellow_State => yellow <= '1';
        end case;
    end process;

end rtl;
```

---

## โณ๏ธ ูฺฉุงุช:

- ุฏุฑ Moore FSM ุฎุฑูุฌ ููุท ุจู `current_state` ุจุณุชฺฏ ุฏุงุฑุฏุ ูู ูุฑูุฏโูุง.
- ุจุฑุง ุณุงุฏฺฏุ ุชุงูุฑ ุง ุดูุงุฑูุฏู ุฒูุงู ุจู ุญุงูุงุช ุญุฐู ุดุฏูุ ูู ูโุชููู ุจู ุฑุงุญุช ุงุถุงูู ุจุดู.

---

ุงฺฏุฑ ุฎูุงุณุช ููู ฺุฑุงุบ ุฑุงูููุง ุฑู ุจุง **Mealy FSM** ูู ุจุฑุงุช ุจููุณูุ ุง ูุณุฎูโุง ฺฉู ุฒูุงู ูุดุฎุต ุจุฑุง ูุฑ ุฑูฺฏ ุฏุงุดุชู ุจุงุดู (ุจุง ุดูุงุฑูุฏู ุง ุชุงูุฑ)ุ ุจฺฏู ุจุฑุงุช ูโุณุงุฒู.

ููฺูู ุงฺฏู ูพุฑูฺู ุฎุงุต ุชู ุฐููุช ูุณุช ู ูโุฎูุง ุจุง FSM ูพุงุฏูโุณุงุฒุด ฺฉููุ ุฏุฑ ุฎุฏูุชุชู.

---

## !!! machine state SOAL EMTEHANI 100% !!!

- ุดฺฉู ุฑู ูู ูุฏู


