xclk2__l2_i0 clk2__l1_n0 clk2__l2_n0 INVX4
xclk1__l2_i0 clk1__l1_n0 clk1__l2_n0 INVX4
xclk2__l1_i0 clk2 clk2__l1_n0 INVX8
xclk1__l1_i0 clk1 clk1__l1_n0 INVX8
xu14 talker_str_1xfsm_unitxstate_regx0x talker_str_1xfsm_unitxn6 INVX1
xu13 rcv talker_str_1xfsm_unitxn7 INVX1
xu8 n6 n7 INVX1
xfe_ocp_rbc1_reset1 reset1 fe_ocp_rbn1_reset1 INVX1
xtalker_str_1xfsm_unitxu13 talker_str_1xfsm_unitxstate_regx1x talker_str_1xfsm_unitxstate_regx0x talker_str_1xfsm_unitxn8 XOR2X1
xtalker_str_1xfsm_unitxu12 talker_str_1xfsm_unitxstate_regx0x talker_str_1xfsm_unitxn8 ready NOR2X1
xtalker_str_1xfsm_unitxu11 talker_str_1xfsm_unitxstate_regx0x talker_str_1xfsm_unitxn7 start talker_str_1xfsm_unitxn6 talker_str_1xfsm_unitxn9 AOI22X1
xtalker_str_1xfsm_unitxu5 reset2 talker_str_1xfsm_unitxn4 INVX2
xtalker_str_1xsync_unitxmeta_reg_reg clk2__l2_n0 ack_out talker_str_1xsync_unitxmeta_reg talker_str_1xfsm_unitxn4 vdd! DFFSR
xtalker_str_1xsync_unitxsync_reg_reg clk2__l2_n0 talker_str_1xsync_unitxmeta_reg n14 talker_str_1xfsm_unitxn4 vdd! DFFSR
xlistener_str_1xfsm_unitxack_buf_reg_reg clk1__l2_n0 listener_str_1xreq_sync ack_out fe_ocp_rbn1_reset1 vdd! DFFSR
xlistener_str_1xsync_unitxmeta_reg_reg clk1__l2_n0 req_in listener_str_1xsync_unitxmeta_reg fe_ocp_rbn1_reset1 vdd! DFFSR
xlistener_str_1xsync_unitxsync_reg_reg clk1__l2_n0 listener_str_1xsync_unitxmeta_reg listener_str_1xreq_sync fe_ocp_rbn1_reset1 vdd! DFFSR
xtalker_str_1xfsm_unitxstate_reg_regx0x clk2__l2_n0 n7 talker_str_1xfsm_unitxstate_regx0x talker_str_1xfsm_unitxn4 vdd! DFFSR
xtalker_str_1xfsm_unitxstate_reg_regx1x clk2__l2_n0 talker_str_1xfsm_unitxstate_nextx1x talker_str_1xfsm_unitxstate_regx1x talker_str_1xfsm_unitxn4 vdd! DFFSR
xtalker_str_1xfsm_unitxreq_buf_reg_reg clk2__l2_n0 n7 req_in talker_str_1xfsm_unitxn4 vdd! DFFSR
xu1 talker_str_1xfsm_unitxstate_regx1x talker_str_1xfsm_unitxn9 n6 OR2X2
xu7 rcv talker_str_1xfsm_unitxn8 talker_str_1xfsm_unitxstate_nextx1x AND2X2
xu10 n14 rcv BUFX2
.ends fullsystem
** End of subcircuit definition.
