<!DOCTYPE HTML>
<html lang="en">
<head>
	<meta charset="UTF-8">
	<title> Arquitectura De Computadoras </title>
	<link rel="stylesheet" type="text/css" href="..\CSS\Style.css">
</head>
<body>
	<header>
		<div class=wrapp>
			<img src="../MEDIA/IMGS/TecNacional.png" width="100" height="50">
			<img src="../MEDIA/IMGS/TecSaltillo.jpg" width="50" height="50">
			<nav>
				<ul> 
					<li><a href="Index.html"> Inicio </a></li>
					<li><a href="Unidad_1.html"> Unidad 1 </a></li>
					<li><a href="Unidad_2.html"> Unidad 2 </a></li>
					<li><a href="Unidad_3.html"> Unidad 3 </a></li>
					<li><a href="Unidad_4.html"> Unidad 4 </a></li>
				</ul>
			<nav>
		</div>
	</header>
	<section class=main>
		<div class=wrapp>
			<div class=mensaje>
				<h1> Unidad 1. </h1>
			</div>
				<div class=mensaje>
					<h3> Arquitectura de Computo. </h3>
				</div>
				<br>
					
				
			
			<div class=articulo>
				<article>
				<div class=mensaje>
						<h2>Modelos de arquitacturas de computadoras. </h2>
				</div>
					<h2>1.1.1 Modelos Clasicos.</h2>
					<br>
					<p>Estas arquitacturas se desarrollaron en las primeras computadoras electromecanicas y de tubos de vacio</p><br>
					<p>Existen dos tipos de arquitecturas distintas relacionadas con el uso y distribucion de la memoria:</p>
					<p>La Arquitectura Harvard y La Arquitactura John Von Neumann.</p>
					<br>
					<p><h3>Modelo Von Neumann.</h3></p><br>
					<img src="../MEDIA/IMGS/Van.jpg" width="400" height="200">
					<br>
					<br>
					<p>Esta arquitectura esta basada en el sistema con microprocesadores, en la cual la unidad central de proceso
					   (CPU), esta conectada a una memoria principal unica.</p>
					<br>
					<p>En este sistema de arquitectura el tamaño de la unidad de datos o de instrucciones esta fijado por el ancho
					   del bus que comunica con la memoria con el CPU.</p>
					<br>
					<p>Tener un unico bus hace que el mircoprocesador sea mas lenti en su respuesta ya que no puede buscar en memoria
					   una nueva instruccion mientras no finalice la trasferencia de datos de la instruccion anterior.</p> 
					<br>
					<p><h3>Modelo Harvard.</h3></p><br>
					<img src="../MEDIA/IMGS/Harvard.jpg" width="400" height="200">
					<br>
					<br>
					<h2> 1.1.2 Modelo Segmentado.</h2>
					<br>
					<p>El procesador se divide en etapas, procesa una instruccion diferente en cada etapa y trabaja con varias a la vez.</p>
					<br>
					<img src="../MEDIA/IMGS/Segmentadas.jpg" width="200" height="100">
					<br>
					<br>
					<p>Estas unidades se comunican por media de una cola de instrucciones en la que la unidad de busqueda coloca los 
					   codigos de instriccion que leyo para que la unidad de ejecucion los tome de la cola y los ejecute.</p>
					<br>
					<h2> 1.1.3 Modelo de multiprocesamiento.</h2>
					<br>
					<img src="../MEDIA/IMGS/Multiprocesador simetrico.jpg" width="400" height="200">
					<br>
					<p> Diagram de bloques de sistema multiprocesador simetrico.</p>
					<br>
					<p> Los CPU multiprocesos se clasifican de la siguente manera (clasificacion de Flynn):</p>
					<br>
					<p><h4>SISO</h4> (Single Instruction, Single Operand)- Computadoras Monoprocesador.</p><br>
					<p><h4>SIMO</h4> (Single Instruction, Multiple Operand) – Procesadores vectoriales, Exenciones MMX.</p><br>
					<p><h4>MISO</h4> (Multiple Instruction, Single Operand) – No implementado.</p><br>
					<p><h4>MIMO</h4> (Multiple Instruction, Multiple Operand) – Sistemas SMP, Clousters, GPUs. </p><br><br><br>
					<div align=right>
					<button type="button" onclick="window.location.href='../HTML/Unidad_1_2.html'"> Siguiente </button>
					<br>
					</div>
				</article>
			</div>
			
			<aside>
				<div class=widget>
					<h2> Temario </h2>
					<nav>
					<ul>
						<li><a href="Unidad_1.html">Unidad 1:Arquitectura de computo.</a></li>
							<ul>
								<li><a href="Unidad_1.html"> 1.1 Modelos de arquitectura de computo. </a>
							</ul>	
								<ul>
									<li><a href="Unidad_1.html">1.1.1 Clasicos.</a></li><br>
									<li><a href="Unidad_1.html">1.1.2 Segmentados.</a></li><br>
									<li><a href="Unidad_1.html">1.1.3 De multiprocesamiento.</a></li>
								</ul>
							<ul>
									
								<li><a href="Unidad_1_2.html"> 1.2 Analisis de los componentes. </a></li>
							</ul>
									<ul>
										<li><a href="Unidad_1_2.html">1.2.1 Arquitecturas.</a></li><br>
										<li><a href="Unidad_1_2.html">1.2.1.1 Unidad Central de Procesamiento.</a></li><br>
										<li><a href="Unidad_1_2.html">1.2.1.2 Unidad Aritmetica Logica.</a></li><br>
										<li><a href="Unidad_1_2.html">1.2.1.3 Registros.</a></li><br>
										<li><a href="Unidad_1_2.html">1.2.1.4 Buses.</a></li><br>
										<li><a href="Unidad_1_3.html">1.2.2 Memorias.</a></li><br>
										<li><a href="Unidad_1_3.html">1.2.2.1 Conceptos basicos del manejo de memoria.</a></li><br>
										<li><a href="Unidad_1_3.html">1.2.2.3 Memoria principal</a></li><br>
										<li><a href="Unidad_1_3.html">1.2.3 Manejo de la Entrada/Salida.</a></li><br>
										<li><a href="Unidad_1_3.html">1.2.3.1 Modulos de Entrada/Salida.</a></li><br>
										<li><a href="Unidad_1_4.html">1.2.3.2 Entrada/Salida pragramada.</a></li><br>
										<li><a href="Unidad_1_4.html">1.2.3.3 Entrada/Salida mediante interrupciones.</a></li><br>
										<li><a href="Unidad_1_4.html">1.2.3.4 Acceso directo a memoria.</a></li><br>
										<li><a href="Unidad_1_4.html">1.2.3.5 Canales y procesadores de Entrada/Salida.</a></li><br>
										<li><a href="Unidad_1_4.html">1.2.4 Buses.</a></li><br>
										<li><a href="Unidad_1_4.html">1.2.4.1 Tipo de buses.</a></li><br>
										<li><a href="Unidad_1_4.html">1.2.4.2 Estructura de los buses.</a></li><br>
										<li><a href="Unidad_1_4.html">1.2.4.3 Jerarquias de los buses.</a></li><br>
										<li><a href="Unidad_1_4.html">1.2.5 Interrupciones.</a></li><br>
									</ul>
					</nav>
					</ul>
				</div>
			</aside>
		</section>
	
</body>
</html>
