<?xml version="1.0" encoding="iso-8859-1"?>

<project>
  <fileVersion>2</fileVersion>
  <fileChecksum>2870404421</fileChecksum>
  <configuration>
    <name>Debug</name>
    <outputs>
      <file>$TOOLKIT_DIR$\INC\CLIB\math.h</file>
      <file>$PROJ_DIR$\ADIS_Term_Debug\Obj\terminal.pbi</file>
      <file>$PROJ_DIR$\ADIS_Debug\UBROF\ADIS_Term.d90</file>
      <file>$PROJ_DIR$\..\ds18x20.c</file>
      <file>$TOOLKIT_DIR$\src\template\cfg3soim.xcl</file>
      <file>$TOOLKIT_DIR$\INC\ioavr.h</file>
      <file>$TOOLKIT_DIR$\INC\intrinsics.h</file>
      <file>$PROJ_DIR$\..\ds18x20.h</file>
      <file>$PROJ_DIR$\ADIS_Debug\Obj\main.pbi</file>
      <file>$PROJ_DIR$\ADIS_Term_Debug\ADIS_Term.d90</file>
      <file>$TOOLKIT_DIR$\INC\iomacro.h</file>
      <file>$TOOLKIT_DIR$\inc\clib\stdlib.h</file>
      <file>$TOOLKIT_DIR$\inc\iom128.h</file>
      <file>$TOOLKIT_DIR$\INC\bitdefinitions\iom168p.inc</file>
      <file>$PROJ_DIR$\..\crc8.h</file>
      <file>$PROJ_DIR$\..\onewire.h</file>
      <file>$PROJ_DIR$\ADIS_Term_Debug\Obj\ADIS_Term.pbd</file>
      <file>$TOOLKIT_DIR$\INC\iom168p.h</file>
      <file>$TOOLKIT_DIR$\INC\CLIB\sysmac.h</file>
      <file>$PROJ_DIR$\..\onewire.c</file>
      <file>$PROJ_DIR$\ADIS_Term_Debug\Obj\main.pbi</file>
      <file>$PROJ_DIR$\ADIS_Debug\Obj\terminal.r90</file>
      <file>$PROJ_DIR$\ADIS_Term_Debug\Obj\main.r90</file>
      <file>$PROJ_DIR$\ADIS_Debug\Obj\main.r90</file>
      <file>$PROJ_DIR$\..\terminal.h</file>
      <file>$PROJ_DIR$\ADIS_Term_Debug\Obj\terminal.r90</file>
      <file>$TOOLKIT_DIR$\LIB\CLIB\cl3s-ec_mul-sf.r90</file>
      <file>$PROJ_DIR$\ADIS_Debug\Obj\terminal.pbi</file>
      <file>$PROJ_DIR$\ADIS_Debug\Obj\ADIS_Term.pbd</file>
      <file>$PROJ_DIR$\..\common.h</file>
      <file>$PROJ_DIR$\..\main.h</file>
      <file>$PROJ_DIR$\..\main.c</file>
      <file>$PROJ_DIR$\..\terminal.c</file>
      <file>$TOOLKIT_DIR$\src\template\cfgm168p.xcl</file>
    </outputs>
    <file>
      <name>$PROJ_DIR$\ADIS_Debug\UBROF\ADIS_Term.d90</name>
      <inputs>
        <tool>
          <name>XLINK</name>
          <file> 33 4 23 21 26</file>
        </tool>
      </inputs>
    </file>
    <file>
      <name>$PROJ_DIR$\..\ds18x20.c</name>
      <inputs>
        <tool>
          <name>ICCAVR</name>
          <file> 29 5 12 10 6 7 11 18 15 14</file>
        </tool>
        <tool>
          <name>BICOMP</name>
          <file> 29 5 12 10 6 7 11 18 15 14</file>
        </tool>
      </inputs>
    </file>
    <file>
      <name>$PROJ_DIR$\ADIS_Term_Debug\ADIS_Term.d90</name>
      <inputs>
        <tool>
          <name>XLINK</name>
          <file> 33 4 22 25 26</file>
        </tool>
      </inputs>
    </file>
    <file>
      <name>[ROOT_NODE]</name>
      <outputs>
        <tool>
          <name>XLINK</name>
          <file> 2</file>
        </tool>
      </outputs>
    </file>
    <file>
      <name>$PROJ_DIR$\ADIS_Term_Debug\Obj\ADIS_Term.pbd</name>
      <inputs>
        <tool>
          <name>BILINK</name>
          <file> 20 1</file>
        </tool>
      </inputs>
    </file>
    <file>
      <name>$PROJ_DIR$\..\onewire.c</name>
      <inputs>
        <tool>
          <name>ICCAVR</name>
          <file> 29 5 12 10 6 15</file>
        </tool>
        <tool>
          <name>BICOMP</name>
          <file> 29 5 12 10 6 15</file>
        </tool>
      </inputs>
    </file>
    <file>
      <name>$PROJ_DIR$\ADIS_Debug\Obj\ADIS_Term.pbd</name>
      <inputs>
        <tool>
          <name>BILINK</name>
          <file> 8 27</file>
        </tool>
      </inputs>
    </file>
    <file>
      <name>$PROJ_DIR$\..\main.c</name>
      <outputs>
        <tool>
          <name>ICCAVR</name>
          <file> 23</file>
        </tool>
        <tool>
          <name>BICOMP</name>
          <file> 8</file>
        </tool>
      </outputs>
      <inputs>
        <tool>
          <name>ICCAVR</name>
          <file> 30 29 5 17 10 13 6 24 0 18</file>
        </tool>
        <tool>
          <name>BICOMP</name>
          <file> 30 29 5 17 10 13 6 24 0 18</file>
        </tool>
      </inputs>
    </file>
    <file>
      <name>$PROJ_DIR$\..\terminal.c</name>
      <outputs>
        <tool>
          <name>ICCAVR</name>
          <file> 21</file>
        </tool>
        <tool>
          <name>BICOMP</name>
          <file> 27</file>
        </tool>
      </outputs>
      <inputs>
        <tool>
          <name>ICCAVR</name>
          <file> 24 30 29 5 17 10 13 6</file>
        </tool>
        <tool>
          <name>BICOMP</name>
          <file> 24 30 29 5 17 10 13 6</file>
        </tool>
      </inputs>
    </file>
    <forcedrebuild>
      <name>[REBUILD_ALL]</name>
    </forcedrebuild>
  </configuration>
  <configuration>
    <name>Release</name>
    <outputs>
      <file>$TOOLKIT_DIR$\INC\CLIB\math.h</file>
      <file>$PROJ_DIR$\ADIS_HEX\ADIS_Term_eeprom.hex</file>
      <file>$PROJ_DIR$\ADIS_Release\Obj\terminal.r90</file>
      <file>$PROJ_DIR$\ADIS_HEX\ADIS_Term_data.hex</file>
      <file>$TOOLKIT_DIR$\src\template\cfg3soim.xcl</file>
      <file>$TOOLKIT_DIR$\INC\ioavr.h</file>
      <file>$TOOLKIT_DIR$\INC\intrinsics.h</file>
      <file>$TOOLKIT_DIR$\INC\iomacro.h</file>
      <file>$PROJ_DIR$\ADIS_HEX\ADIS_Term.hex</file>
      <file>$PROJ_DIR$\ADIS_Release\Obj\terminal.pbi</file>
      <file>$TOOLKIT_DIR$\INC\bitdefinitions\iom168p.inc</file>
      <file>$TOOLKIT_DIR$\INC\iom168p.h</file>
      <file>$TOOLKIT_DIR$\INC\CLIB\sysmac.h</file>
      <file>$PROJ_DIR$\ADIS_Release\Obj\ADIS_Term.pbd</file>
      <file>$PROJ_DIR$\ADIS_Release\Obj\main.pbi</file>
      <file>$PROJ_DIR$\..\terminal.h</file>
      <file>$TOOLKIT_DIR$\LIB\CLIB\cl3s-ec_mul-sf.r90</file>
      <file>$PROJ_DIR$\ADIS_Release\Obj\main.r90</file>
      <file>$PROJ_DIR$\..\common.h</file>
      <file>$PROJ_DIR$\..\main.h</file>
      <file>$PROJ_DIR$\..\main.c</file>
      <file>$PROJ_DIR$\..\terminal.c</file>
      <file>$TOOLKIT_DIR$\src\template\cfgm168p.xcl</file>
    </outputs>
    <file>
      <name>$PROJ_DIR$\ADIS_HEX\ADIS_Term.hex</name>
      <outputs>
        <tool>
          <name>XLINK</name>
          <file> 3 1</file>
        </tool>
      </outputs>
      <inputs>
        <tool>
          <name>XLINK</name>
          <file> 22 4 17 2 16</file>
        </tool>
      </inputs>
    </file>
    <file>
      <name>[ROOT_NODE]</name>
      <outputs>
        <tool>
          <name>XLINK</name>
          <file> 3 1 8</file>
        </tool>
      </outputs>
    </file>
    <file>
      <name>$PROJ_DIR$\ADIS_Release\Obj\ADIS_Term.pbd</name>
      <inputs>
        <tool>
          <name>BILINK</name>
          <file> 14 9</file>
        </tool>
      </inputs>
    </file>
    <file>
      <name>$PROJ_DIR$\..\main.c</name>
      <outputs>
        <tool>
          <name>ICCAVR</name>
          <file> 17</file>
        </tool>
        <tool>
          <name>BICOMP</name>
          <file> 14</file>
        </tool>
      </outputs>
      <inputs>
        <tool>
          <name>ICCAVR</name>
          <file> 19 18 5 11 7 10 6 15 0 12</file>
        </tool>
        <tool>
          <name>BICOMP</name>
          <file> 19 18 5 11 7 10 6 15 0 12</file>
        </tool>
      </inputs>
    </file>
    <file>
      <name>$PROJ_DIR$\..\terminal.c</name>
      <outputs>
        <tool>
          <name>ICCAVR</name>
          <file> 2</file>
        </tool>
        <tool>
          <name>BICOMP</name>
          <file> 9</file>
        </tool>
      </outputs>
      <inputs>
        <tool>
          <name>ICCAVR</name>
          <file> 15 19 18 5 11 7 10 6</file>
        </tool>
        <tool>
          <name>BICOMP</name>
          <file> 15 19 18 5 11 7 10 6</file>
        </tool>
      </inputs>
    </file>
  </configuration>
</project>


