/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
|*                                                                            *|
|* Assembly Writer Source Fragment                                            *|
|*                                                                            *|
|* Automatically generated file, do not edit!                                 *|
|*                                                                            *|
\*===----------------------------------------------------------------------===*/

/// printInstruction - This method is automatically generated by tablegen
/// from the instruction set description.
//void RISCVInstPrinter::printInstruction(const MCInst *MI, raw_ostream &O) 
static void printInstruction(MCInst *MI, SStream *O, MCRegisterInfo *MRI)
{
  static const uint16_t OpInfo0[] = {
    0U,	// PHI
    0U,	// INLINEASM
    0U,	// CFI_INSTRUCTION
    0U,	// EH_LABEL
    0U,	// GC_LABEL
    0U,	// ANNOTATION_LABEL
    0U,	// KILL
    0U,	// EXTRACT_SUBREG
    0U,	// INSERT_SUBREG
    0U,	// IMPLICIT_DEF
    0U,	// SUBREG_TO_REG
    0U,	// COPY_TO_REGCLASS
    2159U,	// DBG_VALUE
    0U,	// REG_SEQUENCE
    0U,	// COPY
    2152U,	// BUNDLE
    2169U,	// LIFETIME_START
    2139U,	// LIFETIME_END
    0U,	// STACKMAP
    2184U,	// FENTRY_CALL
    0U,	// PATCHPOINT
    0U,	// LOAD_STACK_GUARD
    0U,	// STATEPOINT
    0U,	// LOCAL_ESCAPE
    0U,	// FAULTING_OP
    0U,	// PATCHABLE_OP
    2071U,	// PATCHABLE_FUNCTION_ENTER
    2015U,	// PATCHABLE_RET
    2117U,	// PATCHABLE_FUNCTION_EXIT
    2094U,	// PATCHABLE_TAIL_CALL
    2046U,	// PATCHABLE_EVENT_CALL
    0U,	// G_ADD
    0U,	// G_SUB
    0U,	// G_MUL
    0U,	// G_SDIV
    0U,	// G_UDIV
    0U,	// G_SREM
    0U,	// G_UREM
    0U,	// G_AND
    0U,	// G_OR
    0U,	// G_XOR
    0U,	// G_IMPLICIT_DEF
    0U,	// G_PHI
    0U,	// G_FRAME_INDEX
    0U,	// G_GLOBAL_VALUE
    0U,	// G_EXTRACT
    0U,	// G_UNMERGE_VALUES
    0U,	// G_INSERT
    0U,	// G_MERGE_VALUES
    0U,	// G_PTRTOINT
    0U,	// G_INTTOPTR
    0U,	// G_BITCAST
    0U,	// G_LOAD
    0U,	// G_STORE
    0U,	// G_ATOMIC_CMPXCHG_WITH_SUCCESS
    0U,	// G_ATOMIC_CMPXCHG
    0U,	// G_ATOMICRMW_XCHG
    0U,	// G_ATOMICRMW_ADD
    0U,	// G_ATOMICRMW_SUB
    0U,	// G_ATOMICRMW_AND
    0U,	// G_ATOMICRMW_NAND
    0U,	// G_ATOMICRMW_OR
    0U,	// G_ATOMICRMW_XOR
    0U,	// G_ATOMICRMW_MAX
    0U,	// G_ATOMICRMW_MIN
    0U,	// G_ATOMICRMW_UMAX
    0U,	// G_ATOMICRMW_UMIN
    0U,	// G_BRCOND
    0U,	// G_BRINDIRECT
    0U,	// G_INTRINSIC
    0U,	// G_INTRINSIC_W_SIDE_EFFECTS
    0U,	// G_ANYEXT
    0U,	// G_TRUNC
    0U,	// G_CONSTANT
    0U,	// G_FCONSTANT
    0U,	// G_VASTART
    0U,	// G_VAARG
    0U,	// G_SEXT
    0U,	// G_ZEXT
    0U,	// G_SHL
    0U,	// G_LSHR
    0U,	// G_ASHR
    0U,	// G_ICMP
    0U,	// G_FCMP
    0U,	// G_SELECT
    0U,	// G_UADDE
    0U,	// G_USUBE
    0U,	// G_SADDO
    0U,	// G_SSUBO
    0U,	// G_UMULO
    0U,	// G_SMULO
    0U,	// G_UMULH
    0U,	// G_SMULH
    0U,	// G_FADD
    0U,	// G_FSUB
    0U,	// G_FMUL
    0U,	// G_FMA
    0U,	// G_FDIV
    0U,	// G_FREM
    0U,	// G_FPOW
    0U,	// G_FEXP
    0U,	// G_FEXP2
    0U,	// G_FLOG
    0U,	// G_FLOG2
    0U,	// G_FNEG
    0U,	// G_FPEXT
    0U,	// G_FPTRUNC
    0U,	// G_FPTOSI
    0U,	// G_FPTOUI
    0U,	// G_SITOFP
    0U,	// G_UITOFP
    0U,	// G_GEP
    0U,	// G_PTR_MASK
    0U,	// G_BR
    0U,	// G_INSERT_VECTOR_ELT
    0U,	// G_EXTRACT_VECTOR_ELT
    0U,	// G_SHUFFLE_VECTOR
    0U,	// G_BSWAP
    4449U,	// ADD
    4519U,	// ADDI
    6011U,	// ADDIW
    5998U,	// ADDW
    4U,	// ADJCALLSTACKDOWN
    4U,	// ADJCALLSTACKUP
    36957U,	// AMOADD_D
    38005U,	// AMOADD_D_AQ
    37674U,	// AMOADD_D_AQ_RL
    37398U,	// AMOADD_D_RL
    38637U,	// AMOADD_W
    38142U,	// AMOADD_W_AQ
    37833U,	// AMOADD_W_AQ_RL
    37535U,	// AMOADD_W_RL
    36967U,	// AMOAND_D
    38018U,	// AMOAND_D_AQ
    37689U,	// AMOAND_D_AQ_RL
    37411U,	// AMOAND_D_RL
    38647U,	// AMOAND_W
    38155U,	// AMOAND_W_AQ
    37848U,	// AMOAND_W_AQ_RL
    37548U,	// AMOAND_W_RL
    37151U,	// AMOMAXU_D
    38106U,	// AMOMAXU_D_AQ
    37791U,	// AMOMAXU_D_AQ_RL
    37499U,	// AMOMAXU_D_RL
    38724U,	// AMOMAXU_W
    38243U,	// AMOMAXU_W_AQ
    37950U,	// AMOMAXU_W_AQ_RL
    37636U,	// AMOMAXU_W_RL
    37197U,	// AMOMAX_D
    38120U,	// AMOMAX_D_AQ
    37807U,	// AMOMAX_D_AQ_RL
    37513U,	// AMOMAX_D_RL
    38744U,	// AMOMAX_W
    38257U,	// AMOMAX_W_AQ
    37966U,	// AMOMAX_W_AQ_RL
    37650U,	// AMOMAX_W_RL
    37129U,	// AMOMINU_D
    38092U,	// AMOMINU_D_AQ
    37775U,	// AMOMINU_D_AQ_RL
    37485U,	// AMOMINU_D_RL
    38713U,	// AMOMINU_W
    38229U,	// AMOMINU_W_AQ
    37934U,	// AMOMINU_W_AQ_RL
    37622U,	// AMOMINU_W_RL
    37019U,	// AMOMIN_D
    38031U,	// AMOMIN_D_AQ
    37704U,	// AMOMIN_D_AQ_RL
    37424U,	// AMOMIN_D_RL
    38657U,	// AMOMIN_W
    38168U,	// AMOMIN_W_AQ
    37863U,	// AMOMIN_W_AQ_RL
    37561U,	// AMOMIN_W_RL
    37063U,	// AMOOR_D
    38067U,	// AMOOR_D_AQ
    37746U,	// AMOOR_D_AQ_RL
    37460U,	// AMOOR_D_RL
    38684U,	// AMOOR_W
    38204U,	// AMOOR_W_AQ
    37905U,	// AMOOR_W_AQ_RL
    37597U,	// AMOOR_W_RL
    37039U,	// AMOSWAP_D
    38044U,	// AMOSWAP_D_AQ
    37719U,	// AMOSWAP_D_AQ_RL
    37437U,	// AMOSWAP_D_RL
    38667U,	// AMOSWAP_W
    38181U,	// AMOSWAP_W_AQ
    37878U,	// AMOSWAP_W_AQ_RL
    37574U,	// AMOSWAP_W_RL
    37072U,	// AMOXOR_D
    38079U,	// AMOXOR_D_AQ
    37760U,	// AMOXOR_D_AQ_RL
    37472U,	// AMOXOR_D_RL
    38693U,	// AMOXOR_W
    38216U,	// AMOXOR_W_AQ
    37919U,	// AMOXOR_W_AQ_RL
    37609U,	// AMOXOR_W_RL
    4459U,	// AND
    4525U,	// ANDI
    4115U,	// AUIPC
    5502U,	// BEQ
    4476U,	// BGE
    5747U,	// BGEU
    5732U,	// BLT
    5803U,	// BLTU
    4481U,	// BNE
    4122U,	// CSRRC
    4511U,	// CSRRCI
    5725U,	// CSRRS
    4549U,	// CSRRSI
    6061U,	// CSRRW
    4568U,	// CSRRWI
    5848U,	// DIV
    5815U,	// DIVU
    6080U,	// DIVUW
    6087U,	// DIVW
    480U,	// EBREAK
    513U,	// ECALL
    4162U,	// FADD_D
    5555U,	// FADD_S
    4324U,	// FCLASS_D
    5641U,	// FCLASS_S
    4584U,	// FCVT_D_L
    5767U,	// FCVT_D_LU
    5545U,	// FCVT_D_S
    5859U,	// FCVT_D_W
    5821U,	// FCVT_D_WU
    4350U,	// FCVT_LU_D
    5667U,	// FCVT_LU_S
    4225U,	// FCVT_L_D
    5598U,	// FCVT_L_S
    4314U,	// FCVT_S_D
    4594U,	// FCVT_S_L
    5778U,	// FCVT_S_LU
    5935U,	// FCVT_S_W
    5832U,	// FCVT_S_WU
    4372U,	// FCVT_WU_D
    5678U,	// FCVT_WU_S
    4402U,	// FCVT_W_D
    5697U,	// FCVT_W_S
    4394U,	// FDIV_D
    5689U,	// FDIV_S
    8565U,	// FENCE
    400U,	// FENCE_I
    4282U,	// FEQ_D
    5634U,	// FEQ_S
    37222U,	// FLD
    4209U,	// FLE_D
    5582U,	// FLE_S
    4334U,	// FLT_D
    5651U,	// FLT_S
    38800U,	// FLW
    4170U,	// FMADD_D
    5563U,	// FMADD_S
    4421U,	// FMAX_D
    5707U,	// FMAX_S
    4243U,	// FMIN_D
    5616U,	// FMIN_S
    4137U,	// FMSUB_D
    5526U,	// FMSUB_S
    4235U,	// FMUL_D
    5608U,	// FMUL_S
    6093U,	// FMV_D_X
    6102U,	// FMV_W_X
    4412U,	// FMV_X_D
    5967U,	// FMV_X_W
    4179U,	// FNMADD_D
    5572U,	// FNMADD_S
    4146U,	// FNMSUB_D
    5535U,	// FNMSUB_S
    37232U,	// FSD
    4261U,	// FSGNJN_D
    5624U,	// FSGNJN_S
    4439U,	// FSGNJX_D
    5715U,	// FSGNJX_S
    4216U,	// FSGNJ_D
    5589U,	// FSGNJ_S
    4341U,	// FSQRT_D
    5658U,	// FSQRT_S
    4129U,	// FSUB_D
    5518U,	// FSUB_S
    38836U,	// FSW
    4604U,	// JAL
    5507U,	// JALR
    36870U,	// LB
    38510U,	// LBU
    37223U,	// LD
    37256U,	// LH
    38523U,	// LHU
    20673U,	// LR_D
    21674U,	// LR_D_AQ
    21351U,	// LR_D_AQ_RL
    21067U,	// LR_D_RL
    22294U,	// LR_W
    21811U,	// LR_W_AQ
    21510U,	// LR_W_AQ_RL
    21204U,	// LR_W_RL
    4563U,	// LUI
    38801U,	// LW
    38611U,	// LWU
    5218U,	// MUL
    4486U,	// MULH
    5795U,	// MULHSU
    5753U,	// MULHU
    6049U,	// MULW
    5514U,	// OR
    4544U,	// ORI
    4U,	// PseudoBR
    4U,	// PseudoBRIND
    4U,	// PseudoCALL
    4U,	// PseudoRET
    5223U,	// REM
    5789U,	// REMU
    6073U,	// REMUW
    6055U,	// REMW
    36874U,	// SB
    36924U,	// SC_D
    37996U,	// SC_D_AQ
    37663U,	// SC_D_AQ_RL
    37389U,	// SC_D_RL
    38621U,	// SC_W
    38133U,	// SC_W_AQ
    37822U,	// SC_W_AQ_RL
    37526U,	// SC_W_RL
    37233U,	// SD
    37260U,	// SH
    4616U,	// SLL
    4531U,	// SLLI
    6018U,	// SLLIW
    6037U,	// SLLW
    5737U,	// SLT
    4557U,	// SLTI
    5760U,	// SLTIU
    5809U,	// SLTU
    4097U,	// SRA
    4505U,	// SRAI
    6004U,	// SRAIW
    5986U,	// SRAW
    5213U,	// SRL
    4537U,	// SRLI
    6025U,	// SRLIW
    6043U,	// SRLW
    4110U,	// SUB
    5992U,	// SUBW
    38837U,	// SW
    4U,	// Select_FPR32_Using_CC_GPR
    4U,	// Select_FPR64_Using_CC_GPR
    4U,	// Select_GPR_Using_CC_GPR
    5513U,	// XOR
    4543U,	// XORI
  };

  static const uint8_t OpInfo1[] = {
    0U,	// PHI
    0U,	// INLINEASM
    0U,	// CFI_INSTRUCTION
    0U,	// EH_LABEL
    0U,	// GC_LABEL
    0U,	// ANNOTATION_LABEL
    0U,	// KILL
    0U,	// EXTRACT_SUBREG
    0U,	// INSERT_SUBREG
    0U,	// IMPLICIT_DEF
    0U,	// SUBREG_TO_REG
    0U,	// COPY_TO_REGCLASS
    0U,	// DBG_VALUE
    0U,	// REG_SEQUENCE
    0U,	// COPY
    0U,	// BUNDLE
    0U,	// LIFETIME_START
    0U,	// LIFETIME_END
    0U,	// STACKMAP
    0U,	// FENTRY_CALL
    0U,	// PATCHPOINT
    0U,	// LOAD_STACK_GUARD
    0U,	// STATEPOINT
    0U,	// LOCAL_ESCAPE
    0U,	// FAULTING_OP
    0U,	// PATCHABLE_OP
    0U,	// PATCHABLE_FUNCTION_ENTER
    0U,	// PATCHABLE_RET
    0U,	// PATCHABLE_FUNCTION_EXIT
    0U,	// PATCHABLE_TAIL_CALL
    0U,	// PATCHABLE_EVENT_CALL
    0U,	// G_ADD
    0U,	// G_SUB
    0U,	// G_MUL
    0U,	// G_SDIV
    0U,	// G_UDIV
    0U,	// G_SREM
    0U,	// G_UREM
    0U,	// G_AND
    0U,	// G_OR
    0U,	// G_XOR
    0U,	// G_IMPLICIT_DEF
    0U,	// G_PHI
    0U,	// G_FRAME_INDEX
    0U,	// G_GLOBAL_VALUE
    0U,	// G_EXTRACT
    0U,	// G_UNMERGE_VALUES
    0U,	// G_INSERT
    0U,	// G_MERGE_VALUES
    0U,	// G_PTRTOINT
    0U,	// G_INTTOPTR
    0U,	// G_BITCAST
    0U,	// G_LOAD
    0U,	// G_STORE
    0U,	// G_ATOMIC_CMPXCHG_WITH_SUCCESS
    0U,	// G_ATOMIC_CMPXCHG
    0U,	// G_ATOMICRMW_XCHG
    0U,	// G_ATOMICRMW_ADD
    0U,	// G_ATOMICRMW_SUB
    0U,	// G_ATOMICRMW_AND
    0U,	// G_ATOMICRMW_NAND
    0U,	// G_ATOMICRMW_OR
    0U,	// G_ATOMICRMW_XOR
    0U,	// G_ATOMICRMW_MAX
    0U,	// G_ATOMICRMW_MIN
    0U,	// G_ATOMICRMW_UMAX
    0U,	// G_ATOMICRMW_UMIN
    0U,	// G_BRCOND
    0U,	// G_BRINDIRECT
    0U,	// G_INTRINSIC
    0U,	// G_INTRINSIC_W_SIDE_EFFECTS
    0U,	// G_ANYEXT
    0U,	// G_TRUNC
    0U,	// G_CONSTANT
    0U,	// G_FCONSTANT
    0U,	// G_VASTART
    0U,	// G_VAARG
    0U,	// G_SEXT
    0U,	// G_ZEXT
    0U,	// G_SHL
    0U,	// G_LSHR
    0U,	// G_ASHR
    0U,	// G_ICMP
    0U,	// G_FCMP
    0U,	// G_SELECT
    0U,	// G_UADDE
    0U,	// G_USUBE
    0U,	// G_SADDO
    0U,	// G_SSUBO
    0U,	// G_UMULO
    0U,	// G_SMULO
    0U,	// G_UMULH
    0U,	// G_SMULH
    0U,	// G_FADD
    0U,	// G_FSUB
    0U,	// G_FMUL
    0U,	// G_FMA
    0U,	// G_FDIV
    0U,	// G_FREM
    0U,	// G_FPOW
    0U,	// G_FEXP
    0U,	// G_FEXP2
    0U,	// G_FLOG
    0U,	// G_FLOG2
    0U,	// G_FNEG
    0U,	// G_FPEXT
    0U,	// G_FPTRUNC
    0U,	// G_FPTOSI
    0U,	// G_FPTOUI
    0U,	// G_SITOFP
    0U,	// G_UITOFP
    0U,	// G_GEP
    0U,	// G_PTR_MASK
    0U,	// G_BR
    0U,	// G_INSERT_VECTOR_ELT
    0U,	// G_EXTRACT_VECTOR_ELT
    0U,	// G_SHUFFLE_VECTOR
    0U,	// G_BSWAP
    0U,	// ADD
    0U,	// ADDI
    0U,	// ADDIW
    0U,	// ADDW
    0U,	// ADJCALLSTACKDOWN
    0U,	// ADJCALLSTACKUP
    1U,	// AMOADD_D
    1U,	// AMOADD_D_AQ
    1U,	// AMOADD_D_AQ_RL
    1U,	// AMOADD_D_RL
    1U,	// AMOADD_W
    1U,	// AMOADD_W_AQ
    1U,	// AMOADD_W_AQ_RL
    1U,	// AMOADD_W_RL
    1U,	// AMOAND_D
    1U,	// AMOAND_D_AQ
    1U,	// AMOAND_D_AQ_RL
    1U,	// AMOAND_D_RL
    1U,	// AMOAND_W
    1U,	// AMOAND_W_AQ
    1U,	// AMOAND_W_AQ_RL
    1U,	// AMOAND_W_RL
    1U,	// AMOMAXU_D
    1U,	// AMOMAXU_D_AQ
    1U,	// AMOMAXU_D_AQ_RL
    1U,	// AMOMAXU_D_RL
    1U,	// AMOMAXU_W
    1U,	// AMOMAXU_W_AQ
    1U,	// AMOMAXU_W_AQ_RL
    1U,	// AMOMAXU_W_RL
    1U,	// AMOMAX_D
    1U,	// AMOMAX_D_AQ
    1U,	// AMOMAX_D_AQ_RL
    1U,	// AMOMAX_D_RL
    1U,	// AMOMAX_W
    1U,	// AMOMAX_W_AQ
    1U,	// AMOMAX_W_AQ_RL
    1U,	// AMOMAX_W_RL
    1U,	// AMOMINU_D
    1U,	// AMOMINU_D_AQ
    1U,	// AMOMINU_D_AQ_RL
    1U,	// AMOMINU_D_RL
    1U,	// AMOMINU_W
    1U,	// AMOMINU_W_AQ
    1U,	// AMOMINU_W_AQ_RL
    1U,	// AMOMINU_W_RL
    1U,	// AMOMIN_D
    1U,	// AMOMIN_D_AQ
    1U,	// AMOMIN_D_AQ_RL
    1U,	// AMOMIN_D_RL
    1U,	// AMOMIN_W
    1U,	// AMOMIN_W_AQ
    1U,	// AMOMIN_W_AQ_RL
    1U,	// AMOMIN_W_RL
    1U,	// AMOOR_D
    1U,	// AMOOR_D_AQ
    1U,	// AMOOR_D_AQ_RL
    1U,	// AMOOR_D_RL
    1U,	// AMOOR_W
    1U,	// AMOOR_W_AQ
    1U,	// AMOOR_W_AQ_RL
    1U,	// AMOOR_W_RL
    1U,	// AMOSWAP_D
    1U,	// AMOSWAP_D_AQ
    1U,	// AMOSWAP_D_AQ_RL
    1U,	// AMOSWAP_D_RL
    1U,	// AMOSWAP_W
    1U,	// AMOSWAP_W_AQ
    1U,	// AMOSWAP_W_AQ_RL
    1U,	// AMOSWAP_W_RL
    1U,	// AMOXOR_D
    1U,	// AMOXOR_D_AQ
    1U,	// AMOXOR_D_AQ_RL
    1U,	// AMOXOR_D_RL
    1U,	// AMOXOR_W
    1U,	// AMOXOR_W_AQ
    1U,	// AMOXOR_W_AQ_RL
    1U,	// AMOXOR_W_RL
    0U,	// AND
    0U,	// ANDI
    2U,	// AUIPC
    0U,	// BEQ
    0U,	// BGE
    0U,	// BGEU
    0U,	// BLT
    0U,	// BLTU
    0U,	// BNE
    0U,	// CSRRC
    0U,	// CSRRCI
    0U,	// CSRRS
    0U,	// CSRRSI
    0U,	// CSRRW
    0U,	// CSRRWI
    0U,	// DIV
    0U,	// DIVU
    0U,	// DIVUW
    0U,	// DIVW
    0U,	// EBREAK
    0U,	// ECALL
    8U,	// FADD_D
    8U,	// FADD_S
    2U,	// FCLASS_D
    2U,	// FCLASS_S
    4U,	// FCVT_D_L
    4U,	// FCVT_D_LU
    2U,	// FCVT_D_S
    2U,	// FCVT_D_W
    2U,	// FCVT_D_WU
    4U,	// FCVT_LU_D
    4U,	// FCVT_LU_S
    4U,	// FCVT_L_D
    4U,	// FCVT_L_S
    4U,	// FCVT_S_D
    4U,	// FCVT_S_L
    4U,	// FCVT_S_LU
    4U,	// FCVT_S_W
    4U,	// FCVT_S_WU
    4U,	// FCVT_WU_D
    4U,	// FCVT_WU_S
    4U,	// FCVT_W_D
    4U,	// FCVT_W_S
    8U,	// FDIV_D
    8U,	// FDIV_S
    0U,	// FENCE
    0U,	// FENCE_I
    0U,	// FEQ_D
    0U,	// FEQ_S
    3U,	// FLD
    0U,	// FLE_D
    0U,	// FLE_S
    0U,	// FLT_D
    0U,	// FLT_S
    3U,	// FLW
    24U,	// FMADD_D
    24U,	// FMADD_S
    0U,	// FMAX_D
    0U,	// FMAX_S
    0U,	// FMIN_D
    0U,	// FMIN_S
    24U,	// FMSUB_D
    24U,	// FMSUB_S
    8U,	// FMUL_D
    8U,	// FMUL_S
    2U,	// FMV_D_X
    2U,	// FMV_W_X
    2U,	// FMV_X_D
    2U,	// FMV_X_W
    24U,	// FNMADD_D
    24U,	// FNMADD_S
    24U,	// FNMSUB_D
    24U,	// FNMSUB_S
    3U,	// FSD
    0U,	// FSGNJN_D
    0U,	// FSGNJN_S
    0U,	// FSGNJX_D
    0U,	// FSGNJX_S
    0U,	// FSGNJ_D
    0U,	// FSGNJ_S
    4U,	// FSQRT_D
    4U,	// FSQRT_S
    8U,	// FSUB_D
    8U,	// FSUB_S
    3U,	// FSW
    2U,	// JAL
    0U,	// JALR
    3U,	// LB
    3U,	// LBU
    3U,	// LD
    3U,	// LH
    3U,	// LHU
    0U,	// LR_D
    0U,	// LR_D_AQ
    0U,	// LR_D_AQ_RL
    0U,	// LR_D_RL
    0U,	// LR_W
    0U,	// LR_W_AQ
    0U,	// LR_W_AQ_RL
    0U,	// LR_W_RL
    2U,	// LUI
    3U,	// LW
    3U,	// LWU
    0U,	// MUL
    0U,	// MULH
    0U,	// MULHSU
    0U,	// MULHU
    0U,	// MULW
    0U,	// OR
    0U,	// ORI
    0U,	// PseudoBR
    0U,	// PseudoBRIND
    0U,	// PseudoCALL
    0U,	// PseudoRET
    0U,	// REM
    0U,	// REMU
    0U,	// REMUW
    0U,	// REMW
    3U,	// SB
    1U,	// SC_D
    1U,	// SC_D_AQ
    1U,	// SC_D_AQ_RL
    1U,	// SC_D_RL
    1U,	// SC_W
    1U,	// SC_W_AQ
    1U,	// SC_W_AQ_RL
    1U,	// SC_W_RL
    3U,	// SD
    3U,	// SH
    0U,	// SLL
    0U,	// SLLI
    0U,	// SLLIW
    0U,	// SLLW
    0U,	// SLT
    0U,	// SLTI
    0U,	// SLTIU
    0U,	// SLTU
    0U,	// SRA
    0U,	// SRAI
    0U,	// SRAIW
    0U,	// SRAW
    0U,	// SRL
    0U,	// SRLI
    0U,	// SRLIW
    0U,	// SRLW
    0U,	// SUB
    0U,	// SUBW
    3U,	// SW
    0U,	// Select_FPR32_Using_CC_GPR
    0U,	// Select_FPR64_Using_CC_GPR
    0U,	// Select_GPR_Using_CC_GPR
    0U,	// XOR
    0U,	// XORI
  };
  
#ifndef CAPSTONE_DIET
  static const char AsmStrs[] = {
  /* 0 */ 's', 'r', 'a', 9, 0,
  /* 5 */ 'l', 'b', 9, 0,
  /* 9 */ 's', 'b', 9, 0,
  /* 13 */ 's', 'u', 'b', 9, 0,
  /* 18 */ 'a', 'u', 'i', 'p', 'c', 9, 0,
  /* 25 */ 'c', 's', 'r', 'r', 'c', 9, 0,
  /* 32 */ 'f', 's', 'u', 'b', '.', 'd', 9, 0,
  /* 40 */ 'f', 'm', 's', 'u', 'b', '.', 'd', 9, 0,
  /* 49 */ 'f', 'n', 'm', 's', 'u', 'b', '.', 'd', 9, 0,
  /* 59 */ 's', 'c', '.', 'd', 9, 0,
  /* 65 */ 'f', 'a', 'd', 'd', '.', 'd', 9, 0,
  /* 73 */ 'f', 'm', 'a', 'd', 'd', '.', 'd', 9, 0,
  /* 82 */ 'f', 'n', 'm', 'a', 'd', 'd', '.', 'd', 9, 0,
  /* 92 */ 'a', 'm', 'o', 'a', 'd', 'd', '.', 'd', 9, 0,
  /* 102 */ 'a', 'm', 'o', 'a', 'n', 'd', '.', 'd', 9, 0,
  /* 112 */ 'f', 'l', 'e', '.', 'd', 9, 0,
  /* 119 */ 'f', 's', 'g', 'n', 'j', '.', 'd', 9, 0,
  /* 128 */ 'f', 'c', 'v', 't', '.', 'l', '.', 'd', 9, 0,
  /* 138 */ 'f', 'm', 'u', 'l', '.', 'd', 9, 0,
  /* 146 */ 'f', 'm', 'i', 'n', '.', 'd', 9, 0,
  /* 154 */ 'a', 'm', 'o', 'm', 'i', 'n', '.', 'd', 9, 0,
  /* 164 */ 'f', 's', 'g', 'n', 'j', 'n', '.', 'd', 9, 0,
  /* 174 */ 'a', 'm', 'o', 's', 'w', 'a', 'p', '.', 'd', 9, 0,
  /* 185 */ 'f', 'e', 'q', '.', 'd', 9, 0,
  /* 192 */ 'l', 'r', '.', 'd', 9, 0,
  /* 198 */ 'a', 'm', 'o', 'o', 'r', '.', 'd', 9, 0,
  /* 207 */ 'a', 'm', 'o', 'x', 'o', 'r', '.', 'd', 9, 0,
  /* 217 */ 'f', 'c', 'v', 't', '.', 's', '.', 'd', 9, 0,
  /* 227 */ 'f', 'c', 'l', 'a', 's', 's', '.', 'd', 9, 0,
  /* 237 */ 'f', 'l', 't', '.', 'd', 9, 0,
  /* 244 */ 'f', 's', 'q', 'r', 't', '.', 'd', 9, 0,
  /* 253 */ 'f', 'c', 'v', 't', '.', 'l', 'u', '.', 'd', 9, 0,
  /* 264 */ 'a', 'm', 'o', 'm', 'i', 'n', 'u', '.', 'd', 9, 0,
  /* 275 */ 'f', 'c', 'v', 't', '.', 'w', 'u', '.', 'd', 9, 0,
  /* 286 */ 'a', 'm', 'o', 'm', 'a', 'x', 'u', '.', 'd', 9, 0,
  /* 297 */ 'f', 'd', 'i', 'v', '.', 'd', 9, 0,
  /* 305 */ 'f', 'c', 'v', 't', '.', 'w', '.', 'd', 9, 0,
  /* 315 */ 'f', 'm', 'v', '.', 'x', '.', 'd', 9, 0,
  /* 324 */ 'f', 'm', 'a', 'x', '.', 'd', 9, 0,
  /* 332 */ 'a', 'm', 'o', 'm', 'a', 'x', '.', 'd', 9, 0,
  /* 342 */ 'f', 's', 'g', 'n', 'j', 'x', '.', 'd', 9, 0,
  /* 352 */ 'a', 'd', 'd', 9, 0,
  /* 357 */ 'f', 'l', 'd', 9, 0,
  /* 362 */ 'a', 'n', 'd', 9, 0,
  /* 367 */ 'f', 's', 'd', 9, 0,
  /* 372 */ 'f', 'e', 'n', 'c', 'e', 9, 0,
  /* 379 */ 'b', 'g', 'e', 9, 0,
  /* 384 */ 'b', 'n', 'e', 9, 0,
  /* 389 */ 'm', 'u', 'l', 'h', 9, 0,
  /* 395 */ 's', 'h', 9, 0,
  /* 399 */ 'f', 'e', 'n', 'c', 'e', '.', 'i', 9, 0,
  /* 408 */ 's', 'r', 'a', 'i', 9, 0,
  /* 414 */ 'c', 's', 'r', 'r', 'c', 'i', 9, 0,
  /* 422 */ 'a', 'd', 'd', 'i', 9, 0,
  /* 428 */ 'a', 'n', 'd', 'i', 9, 0,
  /* 434 */ 's', 'l', 'l', 'i', 9, 0,
  /* 440 */ 's', 'r', 'l', 'i', 9, 0,
  /* 446 */ 'x', 'o', 'r', 'i', 9, 0,
  /* 452 */ 'c', 's', 'r', 'r', 's', 'i', 9, 0,
  /* 460 */ 's', 'l', 't', 'i', 9, 0,
  /* 466 */ 'l', 'u', 'i', 9, 0,
  /* 471 */ 'c', 's', 'r', 'r', 'w', 'i', 9, 0,
  /* 479 */ 'e', 'b', 'r', 'e', 'a', 'k', 9, 0,
  /* 487 */ 'f', 'c', 'v', 't', '.', 'd', '.', 'l', 9, 0,
  /* 497 */ 'f', 'c', 'v', 't', '.', 's', '.', 'l', 9, 0,
  /* 507 */ 'j', 'a', 'l', 9, 0,
  /* 512 */ 'e', 'c', 'a', 'l', 'l', 9, 0,
  /* 519 */ 's', 'l', 'l', 9, 0,
  /* 524 */ 's', 'c', '.', 'd', '.', 'r', 'l', 9, 0,
  /* 533 */ 'a', 'm', 'o', 'a', 'd', 'd', '.', 'd', '.', 'r', 'l', 9, 0,
  /* 546 */ 'a', 'm', 'o', 'a', 'n', 'd', '.', 'd', '.', 'r', 'l', 9, 0,
  /* 559 */ 'a', 'm', 'o', 'm', 'i', 'n', '.', 'd', '.', 'r', 'l', 9, 0,
  /* 572 */ 'a', 'm', 'o', 's', 'w', 'a', 'p', '.', 'd', '.', 'r', 'l', 9, 0,
  /* 586 */ 'l', 'r', '.', 'd', '.', 'r', 'l', 9, 0,
  /* 595 */ 'a', 'm', 'o', 'o', 'r', '.', 'd', '.', 'r', 'l', 9, 0,
  /* 607 */ 'a', 'm', 'o', 'x', 'o', 'r', '.', 'd', '.', 'r', 'l', 9, 0,
  /* 620 */ 'a', 'm', 'o', 'm', 'i', 'n', 'u', '.', 'd', '.', 'r', 'l', 9, 0,
  /* 634 */ 'a', 'm', 'o', 'm', 'a', 'x', 'u', '.', 'd', '.', 'r', 'l', 9, 0,
  /* 648 */ 'a', 'm', 'o', 'm', 'a', 'x', '.', 'd', '.', 'r', 'l', 9, 0,
  /* 661 */ 's', 'c', '.', 'w', '.', 'r', 'l', 9, 0,
  /* 670 */ 'a', 'm', 'o', 'a', 'd', 'd', '.', 'w', '.', 'r', 'l', 9, 0,
  /* 683 */ 'a', 'm', 'o', 'a', 'n', 'd', '.', 'w', '.', 'r', 'l', 9, 0,
  /* 696 */ 'a', 'm', 'o', 'm', 'i', 'n', '.', 'w', '.', 'r', 'l', 9, 0,
  /* 709 */ 'a', 'm', 'o', 's', 'w', 'a', 'p', '.', 'w', '.', 'r', 'l', 9, 0,
  /* 723 */ 'l', 'r', '.', 'w', '.', 'r', 'l', 9, 0,
  /* 732 */ 'a', 'm', 'o', 'o', 'r', '.', 'w', '.', 'r', 'l', 9, 0,
  /* 744 */ 'a', 'm', 'o', 'x', 'o', 'r', '.', 'w', '.', 'r', 'l', 9, 0,
  /* 757 */ 'a', 'm', 'o', 'm', 'i', 'n', 'u', '.', 'w', '.', 'r', 'l', 9, 0,
  /* 771 */ 'a', 'm', 'o', 'm', 'a', 'x', 'u', '.', 'w', '.', 'r', 'l', 9, 0,
  /* 785 */ 'a', 'm', 'o', 'm', 'a', 'x', '.', 'w', '.', 'r', 'l', 9, 0,
  /* 798 */ 's', 'c', '.', 'd', '.', 'a', 'q', 'r', 'l', 9, 0,
  /* 809 */ 'a', 'm', 'o', 'a', 'd', 'd', '.', 'd', '.', 'a', 'q', 'r', 'l', 9, 0,
  /* 824 */ 'a', 'm', 'o', 'a', 'n', 'd', '.', 'd', '.', 'a', 'q', 'r', 'l', 9, 0,
  /* 839 */ 'a', 'm', 'o', 'm', 'i', 'n', '.', 'd', '.', 'a', 'q', 'r', 'l', 9, 0,
  /* 854 */ 'a', 'm', 'o', 's', 'w', 'a', 'p', '.', 'd', '.', 'a', 'q', 'r', 'l', 9, 0,
  /* 870 */ 'l', 'r', '.', 'd', '.', 'a', 'q', 'r', 'l', 9, 0,
  /* 881 */ 'a', 'm', 'o', 'o', 'r', '.', 'd', '.', 'a', 'q', 'r', 'l', 9, 0,
  /* 895 */ 'a', 'm', 'o', 'x', 'o', 'r', '.', 'd', '.', 'a', 'q', 'r', 'l', 9, 0,
  /* 910 */ 'a', 'm', 'o', 'm', 'i', 'n', 'u', '.', 'd', '.', 'a', 'q', 'r', 'l', 9, 0,
  /* 926 */ 'a', 'm', 'o', 'm', 'a', 'x', 'u', '.', 'd', '.', 'a', 'q', 'r', 'l', 9, 0,
  /* 942 */ 'a', 'm', 'o', 'm', 'a', 'x', '.', 'd', '.', 'a', 'q', 'r', 'l', 9, 0,
  /* 957 */ 's', 'c', '.', 'w', '.', 'a', 'q', 'r', 'l', 9, 0,
  /* 968 */ 'a', 'm', 'o', 'a', 'd', 'd', '.', 'w', '.', 'a', 'q', 'r', 'l', 9, 0,
  /* 983 */ 'a', 'm', 'o', 'a', 'n', 'd', '.', 'w', '.', 'a', 'q', 'r', 'l', 9, 0,
  /* 998 */ 'a', 'm', 'o', 'm', 'i', 'n', '.', 'w', '.', 'a', 'q', 'r', 'l', 9, 0,
  /* 1013 */ 'a', 'm', 'o', 's', 'w', 'a', 'p', '.', 'w', '.', 'a', 'q', 'r', 'l', 9, 0,
  /* 1029 */ 'l', 'r', '.', 'w', '.', 'a', 'q', 'r', 'l', 9, 0,
  /* 1040 */ 'a', 'm', 'o', 'o', 'r', '.', 'w', '.', 'a', 'q', 'r', 'l', 9, 0,
  /* 1054 */ 'a', 'm', 'o', 'x', 'o', 'r', '.', 'w', '.', 'a', 'q', 'r', 'l', 9, 0,
  /* 1069 */ 'a', 'm', 'o', 'm', 'i', 'n', 'u', '.', 'w', '.', 'a', 'q', 'r', 'l', 9, 0,
  /* 1085 */ 'a', 'm', 'o', 'm', 'a', 'x', 'u', '.', 'w', '.', 'a', 'q', 'r', 'l', 9, 0,
  /* 1101 */ 'a', 'm', 'o', 'm', 'a', 'x', '.', 'w', '.', 'a', 'q', 'r', 'l', 9, 0,
  /* 1116 */ 's', 'r', 'l', 9, 0,
  /* 1121 */ 'm', 'u', 'l', 9, 0,
  /* 1126 */ 'r', 'e', 'm', 9, 0,
  /* 1131 */ 's', 'c', '.', 'd', '.', 'a', 'q', 9, 0,
  /* 1140 */ 'a', 'm', 'o', 'a', 'd', 'd', '.', 'd', '.', 'a', 'q', 9, 0,
  /* 1153 */ 'a', 'm', 'o', 'a', 'n', 'd', '.', 'd', '.', 'a', 'q', 9, 0,
  /* 1166 */ 'a', 'm', 'o', 'm', 'i', 'n', '.', 'd', '.', 'a', 'q', 9, 0,
  /* 1179 */ 'a', 'm', 'o', 's', 'w', 'a', 'p', '.', 'd', '.', 'a', 'q', 9, 0,
  /* 1193 */ 'l', 'r', '.', 'd', '.', 'a', 'q', 9, 0,
  /* 1202 */ 'a', 'm', 'o', 'o', 'r', '.', 'd', '.', 'a', 'q', 9, 0,
  /* 1214 */ 'a', 'm', 'o', 'x', 'o', 'r', '.', 'd', '.', 'a', 'q', 9, 0,
  /* 1227 */ 'a', 'm', 'o', 'm', 'i', 'n', 'u', '.', 'd', '.', 'a', 'q', 9, 0,
  /* 1241 */ 'a', 'm', 'o', 'm', 'a', 'x', 'u', '.', 'd', '.', 'a', 'q', 9, 0,
  /* 1255 */ 'a', 'm', 'o', 'm', 'a', 'x', '.', 'd', '.', 'a', 'q', 9, 0,
  /* 1268 */ 's', 'c', '.', 'w', '.', 'a', 'q', 9, 0,
  /* 1277 */ 'a', 'm', 'o', 'a', 'd', 'd', '.', 'w', '.', 'a', 'q', 9, 0,
  /* 1290 */ 'a', 'm', 'o', 'a', 'n', 'd', '.', 'w', '.', 'a', 'q', 9, 0,
  /* 1303 */ 'a', 'm', 'o', 'm', 'i', 'n', '.', 'w', '.', 'a', 'q', 9, 0,
  /* 1316 */ 'a', 'm', 'o', 's', 'w', 'a', 'p', '.', 'w', '.', 'a', 'q', 9, 0,
  /* 1330 */ 'l', 'r', '.', 'w', '.', 'a', 'q', 9, 0,
  /* 1339 */ 'a', 'm', 'o', 'o', 'r', '.', 'w', '.', 'a', 'q', 9, 0,
  /* 1351 */ 'a', 'm', 'o', 'x', 'o', 'r', '.', 'w', '.', 'a', 'q', 9, 0,
  /* 1364 */ 'a', 'm', 'o', 'm', 'i', 'n', 'u', '.', 'w', '.', 'a', 'q', 9, 0,
  /* 1378 */ 'a', 'm', 'o', 'm', 'a', 'x', 'u', '.', 'w', '.', 'a', 'q', 9, 0,
  /* 1392 */ 'a', 'm', 'o', 'm', 'a', 'x', '.', 'w', '.', 'a', 'q', 9, 0,
  /* 1405 */ 'b', 'e', 'q', 9, 0,
  /* 1410 */ 'j', 'a', 'l', 'r', 9, 0,
  /* 1416 */ 'x', 'o', 'r', 9, 0,
  /* 1421 */ 'f', 's', 'u', 'b', '.', 's', 9, 0,
  /* 1429 */ 'f', 'm', 's', 'u', 'b', '.', 's', 9, 0,
  /* 1438 */ 'f', 'n', 'm', 's', 'u', 'b', '.', 's', 9, 0,
  /* 1448 */ 'f', 'c', 'v', 't', '.', 'd', '.', 's', 9, 0,
  /* 1458 */ 'f', 'a', 'd', 'd', '.', 's', 9, 0,
  /* 1466 */ 'f', 'm', 'a', 'd', 'd', '.', 's', 9, 0,
  /* 1475 */ 'f', 'n', 'm', 'a', 'd', 'd', '.', 's', 9, 0,
  /* 1485 */ 'f', 'l', 'e', '.', 's', 9, 0,
  /* 1492 */ 'f', 's', 'g', 'n', 'j', '.', 's', 9, 0,
  /* 1501 */ 'f', 'c', 'v', 't', '.', 'l', '.', 's', 9, 0,
  /* 1511 */ 'f', 'm', 'u', 'l', '.', 's', 9, 0,
  /* 1519 */ 'f', 'm', 'i', 'n', '.', 's', 9, 0,
  /* 1527 */ 'f', 's', 'g', 'n', 'j', 'n', '.', 's', 9, 0,
  /* 1537 */ 'f', 'e', 'q', '.', 's', 9, 0,
  /* 1544 */ 'f', 'c', 'l', 'a', 's', 's', '.', 's', 9, 0,
  /* 1554 */ 'f', 'l', 't', '.', 's', 9, 0,
  /* 1561 */ 'f', 's', 'q', 'r', 't', '.', 's', 9, 0,
  /* 1570 */ 'f', 'c', 'v', 't', '.', 'l', 'u', '.', 's', 9, 0,
  /* 1581 */ 'f', 'c', 'v', 't', '.', 'w', 'u', '.', 's', 9, 0,
  /* 1592 */ 'f', 'd', 'i', 'v', '.', 's', 9, 0,
  /* 1600 */ 'f', 'c', 'v', 't', '.', 'w', '.', 's', 9, 0,
  /* 1610 */ 'f', 'm', 'a', 'x', '.', 's', 9, 0,
  /* 1618 */ 'f', 's', 'g', 'n', 'j', 'x', '.', 's', 9, 0,
  /* 1628 */ 'c', 's', 'r', 'r', 's', 9, 0,
  /* 1635 */ 'b', 'l', 't', 9, 0,
  /* 1640 */ 's', 'l', 't', 9, 0,
  /* 1645 */ 'l', 'b', 'u', 9, 0,
  /* 1650 */ 'b', 'g', 'e', 'u', 9, 0,
  /* 1656 */ 'm', 'u', 'l', 'h', 'u', 9, 0,
  /* 1663 */ 's', 'l', 't', 'i', 'u', 9, 0,
  /* 1670 */ 'f', 'c', 'v', 't', '.', 'd', '.', 'l', 'u', 9, 0,
  /* 1681 */ 'f', 'c', 'v', 't', '.', 's', '.', 'l', 'u', 9, 0,
  /* 1692 */ 'r', 'e', 'm', 'u', 9, 0,
  /* 1698 */ 'm', 'u', 'l', 'h', 's', 'u', 9, 0,
  /* 1706 */ 'b', 'l', 't', 'u', 9, 0,
  /* 1712 */ 's', 'l', 't', 'u', 9, 0,
  /* 1718 */ 'd', 'i', 'v', 'u', 9, 0,
  /* 1724 */ 'f', 'c', 'v', 't', '.', 'd', '.', 'w', 'u', 9, 0,
  /* 1735 */ 'f', 'c', 'v', 't', '.', 's', '.', 'w', 'u', 9, 0,
  /* 1746 */ 'l', 'w', 'u', 9, 0,
  /* 1751 */ 'd', 'i', 'v', 9, 0,
  /* 1756 */ 's', 'c', '.', 'w', 9, 0,
  /* 1762 */ 'f', 'c', 'v', 't', '.', 'd', '.', 'w', 9, 0,
  /* 1772 */ 'a', 'm', 'o', 'a', 'd', 'd', '.', 'w', 9, 0,
  /* 1782 */ 'a', 'm', 'o', 'a', 'n', 'd', '.', 'w', 9, 0,
  /* 1792 */ 'a', 'm', 'o', 'm', 'i', 'n', '.', 'w', 9, 0,
  /* 1802 */ 'a', 'm', 'o', 's', 'w', 'a', 'p', '.', 'w', 9, 0,
  /* 1813 */ 'l', 'r', '.', 'w', 9, 0,
  /* 1819 */ 'a', 'm', 'o', 'o', 'r', '.', 'w', 9, 0,
  /* 1828 */ 'a', 'm', 'o', 'x', 'o', 'r', '.', 'w', 9, 0,
  /* 1838 */ 'f', 'c', 'v', 't', '.', 's', '.', 'w', 9, 0,
  /* 1848 */ 'a', 'm', 'o', 'm', 'i', 'n', 'u', '.', 'w', 9, 0,
  /* 1859 */ 'a', 'm', 'o', 'm', 'a', 'x', 'u', '.', 'w', 9, 0,
  /* 1870 */ 'f', 'm', 'v', '.', 'x', '.', 'w', 9, 0,
  /* 1879 */ 'a', 'm', 'o', 'm', 'a', 'x', '.', 'w', 9, 0,
  /* 1889 */ 's', 'r', 'a', 'w', 9, 0,
  /* 1895 */ 's', 'u', 'b', 'w', 9, 0,
  /* 1901 */ 'a', 'd', 'd', 'w', 9, 0,
  /* 1907 */ 's', 'r', 'a', 'i', 'w', 9, 0,
  /* 1914 */ 'a', 'd', 'd', 'i', 'w', 9, 0,
  /* 1921 */ 's', 'l', 'l', 'i', 'w', 9, 0,
  /* 1928 */ 's', 'r', 'l', 'i', 'w', 9, 0,
  /* 1935 */ 'f', 'l', 'w', 9, 0,
  /* 1940 */ 's', 'l', 'l', 'w', 9, 0,
  /* 1946 */ 's', 'r', 'l', 'w', 9, 0,
  /* 1952 */ 'm', 'u', 'l', 'w', 9, 0,
  /* 1958 */ 'r', 'e', 'm', 'w', 9, 0,
  /* 1964 */ 'c', 's', 'r', 'r', 'w', 9, 0,
  /* 1971 */ 'f', 's', 'w', 9, 0,
  /* 1976 */ 'r', 'e', 'm', 'u', 'w', 9, 0,
  /* 1983 */ 'd', 'i', 'v', 'u', 'w', 9, 0,
  /* 1990 */ 'd', 'i', 'v', 'w', 9, 0,
  /* 1996 */ 'f', 'm', 'v', '.', 'd', '.', 'x', 9, 0,
  /* 2005 */ 'f', 'm', 'v', '.', 'w', '.', 'x', 9, 0,
  /* 2014 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'P', 'a', 't', 'c', 'h', 'a', 'b', 'l', 'e', 32, 'R', 'E', 'T', '.', 0,
  /* 2045 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'C', 'u', 's', 't', 'o', 'm', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
  /* 2070 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'n', 't', 'e', 'r', '.', 0,
  /* 2093 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'a', 'i', 'l', 32, 'C', 'a', 'l', 'l', 32, 'E', 'x', 'i', 't', '.', 0,
  /* 2116 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'x', 'i', 't', '.', 0,
  /* 2138 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'E', 'N', 'D', 0,
  /* 2151 */ 'B', 'U', 'N', 'D', 'L', 'E', 0,
  /* 2158 */ 'D', 'B', 'G', '_', 'V', 'A', 'L', 'U', 'E', 0,
  /* 2168 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'S', 'T', 'A', 'R', 'T', 0,
  /* 2183 */ '#', 32, 'F', 'E', 'n', 't', 'r', 'y', 32, 'c', 'a', 'l', 'l', 0,
  };
#endif

  // Emit the opcode for the instruction.
  uint32_t Bits1 = OpInfo0[MCInst_getOpcode(MI)];
  uint32_t Bits2 = OpInfo1[MCInst_getOpcode(MI)];
  uint32_t Bits = (Bits2 << 16) | Bits1;
  //assert(Bits != 0 && "Cannot print this instruction.");
#ifndef CAPSTONE_DIET
  SStream_concat0(O, AsmStrs+(Bits & 4095)-1);
#endif

  // Fragment 0 encoded into 2 bits for 3 unique commands.
  switch ((Bits >> 12) & 3) {
  default: //llvm_unreachable("Invalid command number.");
  case 0:
    // DBG_VALUE, BUNDLE, LIFETIME_START, LIFETIME_END, FENTRY_CALL, PATCHABL...
    return;
    break;
  case 1:
    // ADD, ADDI, ADDIW, ADDW, AMOADD_D, AMOADD_D_AQ, AMOADD_D_AQ_RL, AMOADD_...
    printOperand(MI, 0, O);
    break;
  case 2:
    // FENCE
    printFenceArg(MI, 0, O);
    SStream_concat0(O, ", "); 
    printFenceArg(MI, 1, O);
    return;
    break;
  }


  // Fragment 1 encoded into 1 bits for 2 unique commands.
  if ((Bits >> 14) & 1) {
    // LR_D, LR_D_AQ, LR_D_AQ_RL, LR_D_RL, LR_W, LR_W_AQ, LR_W_AQ_RL, LR_W_RL
    SStream_concat0(O, ", ("); 
    printOperand(MI, 1, O);
    SStream_concat0(O, ")"); 
    return;
  } else {
    // ADD, ADDI, ADDIW, ADDW, AMOADD_D, AMOADD_D_AQ, AMOADD_D_AQ_RL, AMOADD_...
    SStream_concat0(O, ", "); 
  }


  // Fragment 2 encoded into 1 bits for 2 unique commands.
  if ((Bits >> 15) & 1) {
    // AMOADD_D, AMOADD_D_AQ, AMOADD_D_AQ_RL, AMOADD_D_RL, AMOADD_W, AMOADD_W...
    printOperand(MI, 2, O);
  } else {
    // ADD, ADDI, ADDIW, ADDW, AND, ANDI, AUIPC, BEQ, BGE, BGEU, BLT, BLTU, B...
    printOperand(MI, 1, O);
  }


  // Fragment 3 encoded into 2 bits for 4 unique commands.
  switch ((Bits >> 16) & 3) {
  default: //llvm_unreachable("Invalid command number.");
  case 0:
    // ADD, ADDI, ADDIW, ADDW, AND, ANDI, BEQ, BGE, BGEU, BLT, BLTU, BNE, CSR...
    SStream_concat0(O, ", "); 
    break;
  case 1:
    // AMOADD_D, AMOADD_D_AQ, AMOADD_D_AQ_RL, AMOADD_D_RL, AMOADD_W, AMOADD_W...
    SStream_concat0(O, ", ("); 
    printOperand(MI, 1, O);
    SStream_concat0(O, ")"); 
    return;
    break;
  case 2:
    // AUIPC, FCLASS_D, FCLASS_S, FCVT_D_S, FCVT_D_W, FCVT_D_WU, FMV_D_X, FMV...
    return;
    break;
  case 3:
    // FLD, FLW, FSD, FSW, LB, LBU, LD, LH, LHU, LW, LWU, SB, SD, SH, SW
    SStream_concat0(O, "("); 
    printOperand(MI, 1, O);
    SStream_concat0(O, ")"); 
    return;
    break;
  }

  //TODO_rod: Comenting calls to printFRMArg - Need to add it later.
  // Fragment 4 encoded into 1 bits for 2 unique commands.
  if ((Bits >> 18) & 1) {
    // FCVT_D_L, FCVT_D_LU, FCVT_LU_D, FCVT_LU_S, FCVT_L_D, FCVT_L_S, FCVT_S_...
    //printFRMArg(MI, 2, O);
    return;
  } else {
    // ADD, ADDI, ADDIW, ADDW, AND, ANDI, BEQ, BGE, BGEU, BLT, BLTU, BNE, CSR...
    printOperand(MI, 2, O);
  }


  // Fragment 5 encoded into 1 bits for 2 unique commands.
  if ((Bits >> 19) & 1) {
    // FADD_D, FADD_S, FDIV_D, FDIV_S, FMADD_D, FMADD_S, FMSUB_D, FMSUB_S, FM...
    SStream_concat0(O, ", "); 
  } else {
    // ADD, ADDI, ADDIW, ADDW, AND, ANDI, BEQ, BGE, BGEU, BLT, BLTU, BNE, CSR...
    return;
  }


  // Fragment 6 encoded into 1 bits for 2 unique commands.
  if ((Bits >> 20) & 1) {
    // FMADD_D, FMADD_S, FMSUB_D, FMSUB_S, FNMADD_D, FNMADD_S, FNMSUB_D, FNMS...
    printOperand(MI, 3, O);
    SStream_concat0(O, ", "); 
    //printFRMArg(MI, 4, O);
    return;
  } else {
    // FADD_D, FADD_S, FDIV_D, FDIV_S, FMUL_D, FMUL_S, FSUB_D, FSUB_S
    //printFRMArg(MI, 3, O);
    return;
  }

}


/// getRegisterName - This method is automatically generated by tblgen
/// from the register set description.  This returns the assembler name
/// for the specified register.
//const char *RISCVInstPrinter::
//getRegisterName(unsigned RegNo, unsigned AltIdx) {
static const char *getRegisterName(unsigned RegNo, unsigned AltIdx)
{
  //assert(RegNo && RegNo < 97 && "Invalid register number!");
#ifndef CAPSTONE_DIET
  static const char AsmStrsABIRegAltName[] = {
  /* 0 */ 'f', 's', '1', '0', 0,
  /* 5 */ 'f', 't', '1', '0', 0,
  /* 10 */ 'f', 'a', '0', 0,
  /* 14 */ 'f', 's', '0', 0,
  /* 18 */ 'f', 't', '0', 0,
  /* 22 */ 'f', 's', '1', '1', 0,
  /* 27 */ 'f', 't', '1', '1', 0,
  /* 32 */ 'f', 'a', '1', 0,
  /* 36 */ 'f', 's', '1', 0,
  /* 40 */ 'f', 't', '1', 0,
  /* 44 */ 'f', 'a', '2', 0,
  /* 48 */ 'f', 's', '2', 0,
  /* 52 */ 'f', 't', '2', 0,
  /* 56 */ 'f', 'a', '3', 0,
  /* 60 */ 'f', 's', '3', 0,
  /* 64 */ 'f', 't', '3', 0,
  /* 68 */ 'f', 'a', '4', 0,
  /* 72 */ 'f', 's', '4', 0,
  /* 76 */ 'f', 't', '4', 0,
  /* 80 */ 'f', 'a', '5', 0,
  /* 84 */ 'f', 's', '5', 0,
  /* 88 */ 'f', 't', '5', 0,
  /* 92 */ 'f', 'a', '6', 0,
  /* 96 */ 'f', 's', '6', 0,
  /* 100 */ 'f', 't', '6', 0,
  /* 104 */ 'f', 'a', '7', 0,
  /* 108 */ 'f', 's', '7', 0,
  /* 112 */ 'f', 't', '7', 0,
  /* 116 */ 'f', 's', '8', 0,
  /* 120 */ 'f', 't', '8', 0,
  /* 124 */ 'f', 's', '9', 0,
  /* 128 */ 'f', 't', '9', 0,
  /* 132 */ 'r', 'a', 0,
  /* 135 */ 'z', 'e', 'r', 'o', 0,
  /* 140 */ 'g', 'p', 0,
  /* 143 */ 's', 'p', 0,
  /* 146 */ 't', 'p', 0,
  };

  static const uint8_t RegAsmOffsetABIRegAltName[] = {
    135, 132, 143, 140, 146, 19, 41, 53, 15, 37, 11, 33, 45, 57, 
    69, 81, 93, 105, 49, 61, 73, 85, 97, 109, 117, 125, 1, 23, 
    65, 77, 89, 101, 18, 18, 40, 40, 52, 52, 64, 64, 76, 76, 
    88, 88, 100, 100, 112, 112, 14, 14, 36, 36, 10, 10, 32, 32, 
    44, 44, 56, 56, 68, 68, 80, 80, 92, 92, 104, 104, 48, 48, 
    60, 60, 72, 72, 84, 84, 96, 96, 108, 108, 116, 116, 124, 124, 
    0, 0, 22, 22, 120, 120, 128, 128, 5, 5, 27, 27, 
  };

  static const char AsmStrsNoRegAltName[] = {
  /* 0 */ 'f', '1', '0', 0,
  /* 4 */ 'x', '1', '0', 0,
  /* 8 */ 'f', '2', '0', 0,
  /* 12 */ 'x', '2', '0', 0,
  /* 16 */ 'f', '3', '0', 0,
  /* 20 */ 'x', '3', '0', 0,
  /* 24 */ 'f', '0', 0,
  /* 27 */ 'x', '0', 0,
  /* 30 */ 'f', '1', '1', 0,
  /* 34 */ 'x', '1', '1', 0,
  /* 38 */ 'f', '2', '1', 0,
  /* 42 */ 'x', '2', '1', 0,
  /* 46 */ 'f', '3', '1', 0,
  /* 50 */ 'x', '3', '1', 0,
  /* 54 */ 'f', '1', 0,
  /* 57 */ 'x', '1', 0,
  /* 60 */ 'f', '1', '2', 0,
  /* 64 */ 'x', '1', '2', 0,
  /* 68 */ 'f', '2', '2', 0,
  /* 72 */ 'x', '2', '2', 0,
  /* 76 */ 'f', '2', 0,
  /* 79 */ 'x', '2', 0,
  /* 82 */ 'f', '1', '3', 0,
  /* 86 */ 'x', '1', '3', 0,
  /* 90 */ 'f', '2', '3', 0,
  /* 94 */ 'x', '2', '3', 0,
  /* 98 */ 'f', '3', 0,
  /* 101 */ 'x', '3', 0,
  /* 104 */ 'f', '1', '4', 0,
  /* 108 */ 'x', '1', '4', 0,
  /* 112 */ 'f', '2', '4', 0,
  /* 116 */ 'x', '2', '4', 0,
  /* 120 */ 'f', '4', 0,
  /* 123 */ 'x', '4', 0,
  /* 126 */ 'f', '1', '5', 0,
  /* 130 */ 'x', '1', '5', 0,
  /* 134 */ 'f', '2', '5', 0,
  /* 138 */ 'x', '2', '5', 0,
  /* 142 */ 'f', '5', 0,
  /* 145 */ 'x', '5', 0,
  /* 148 */ 'f', '1', '6', 0,
  /* 152 */ 'x', '1', '6', 0,
  /* 156 */ 'f', '2', '6', 0,
  /* 160 */ 'x', '2', '6', 0,
  /* 164 */ 'f', '6', 0,
  /* 167 */ 'x', '6', 0,
  /* 170 */ 'f', '1', '7', 0,
  /* 174 */ 'x', '1', '7', 0,
  /* 178 */ 'f', '2', '7', 0,
  /* 182 */ 'x', '2', '7', 0,
  /* 186 */ 'f', '7', 0,
  /* 189 */ 'x', '7', 0,
  /* 192 */ 'f', '1', '8', 0,
  /* 196 */ 'x', '1', '8', 0,
  /* 200 */ 'f', '2', '8', 0,
  /* 204 */ 'x', '2', '8', 0,
  /* 208 */ 'f', '8', 0,
  /* 211 */ 'x', '8', 0,
  /* 214 */ 'f', '1', '9', 0,
  /* 218 */ 'x', '1', '9', 0,
  /* 222 */ 'f', '2', '9', 0,
  /* 226 */ 'x', '2', '9', 0,
  /* 230 */ 'f', '9', 0,
  /* 233 */ 'x', '9', 0,
  };

  static const uint8_t RegAsmOffsetNoRegAltName[] = {
    27, 57, 79, 101, 123, 145, 167, 189, 211, 233, 4, 34, 64, 86, 
    108, 130, 152, 174, 196, 218, 12, 42, 72, 94, 116, 138, 160, 182, 
    204, 226, 20, 50, 24, 24, 54, 54, 76, 76, 98, 98, 120, 120, 
    142, 142, 164, 164, 186, 186, 208, 208, 230, 230, 0, 0, 30, 30, 
    60, 60, 82, 82, 104, 104, 126, 126, 148, 148, 170, 170, 192, 192, 
    214, 214, 8, 8, 38, 38, 68, 68, 90, 90, 112, 112, 134, 134, 
    156, 156, 178, 178, 200, 200, 222, 222, 16, 16, 46, 46, 
  };

  switch(AltIdx) {
  default: //llvm_unreachable("Invalid register alt name index!");
  case RISCV_ABIRegAltName:
    return AsmStrsABIRegAltName+RegAsmOffsetABIRegAltName[RegNo-1];
  case RISCV_NoRegAltName:
    return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1];
  }
#else
  return NULL;
#endif
}

#ifdef PRINT_ALIAS_INSTR
#undef PRINT_ALIAS_INSTR

static char *printAliasInstr(MCInst *MI, SStream *OS, void *info)
//bool RISCVInstPrinter::printAliasInstr(const MCInst *MI, raw_ostream &OS) 
{
  #define GETREGCLASS_CONTAIN(_class, _reg) MCRegisterClass_contains(MCRegisterInfo_getRegClass(MRI, _class), MCOperand_getReg(MCInst_getOperand(MI, _reg)))
  const char *AsmString;
  char *tmp, *AsmMnem, *AsmOps, *c;
  int OpIdx, PrintMethodIdx;
  MCRegisterInfo *MRI = (MCRegisterInfo *)info;
  
  switch (MCInst_getOpcode(MI)) {
  default: return NULL;
  case RISCV_FADD_D:
    if (MCInst_getNumOperands(MI) == 4 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 1) &&
        MCOperand_isReg(MCInst_getOperand(MI, 2)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 2) &&
        MCOperand_isImm(MCInst_getOperand(MI, 3)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 3)) == 7) {
      // (FADD_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, { 1, 1, 1 })
      AsmString = "fadd.d $\x01, $\x02, $\x03";
      break;
    }
    return NULL;
  case RISCV_FADD_S:      
    if (MCInst_getNumOperands(MI) == 4 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 1) &&
        MCOperand_isReg(MCInst_getOperand(MI, 2)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 2) &&
        MCOperand_isImm(MCInst_getOperand(MI, 3)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 3)) == 7) {
      // (FADD_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, { 1, 1, 1 })
      AsmString = "fadd.s $\x01, $\x02, $\x03";
      break;
    }
    return NULL;
  case RISCV_FCVT_D_L:  
    if (MCInst_getNumOperands(MI) == 3 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_GPRRegClassID, 1) &&
        MCOperand_isImm(MCInst_getOperand(MI, 2)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 2)) == 7) {
      // (FCVT_D_L FPR64:$rd, GPR:$rs1, { 1, 1, 1 })
      AsmString = "fcvt.d.l $\x01, $\x02";
      break;
    }
    return NULL;
  case RISCV_FCVT_D_LU:
    if (MCInst_getNumOperands(MI) == 3 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_GPRRegClassID, 1) &&
        MCOperand_isImm(MCInst_getOperand(MI, 2)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 2)) == 7) {
      // (FCVT_D_LU FPR64:$rd, GPR:$rs1, { 1, 1, 1 })
      AsmString = "fcvt.d.lu $\x01, $\x02";
      break;
    }
    return NULL;
  case RISCV_FCVT_LU_D:
    if (MCInst_getNumOperands(MI) == 3 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_GPRRegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 1) &&
        MCOperand_isImm(MCInst_getOperand(MI, 2)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 2)) == 7) {
      // (FCVT_LU_D GPR:$rd, FPR64:$rs1, { 1, 1, 1 })
      AsmString = "fcvt.lu.d $\x01, $\x02";
      break;
    }
    return NULL;
  case RISCV_FCVT_LU_S:
    if (MCInst_getNumOperands(MI) == 3 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_GPRRegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 1) &&
        MCOperand_isImm(MCInst_getOperand(MI, 2)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 2)) == 7) {
      // (FCVT_LU_S GPR:$rd, FPR32:$rs1, { 1, 1, 1 })
      AsmString = "fcvt.lu.s $\x01, $\x02";
      break;
    }
    return NULL;
  case RISCV_FCVT_L_D:
    if (MCInst_getNumOperands(MI) == 3 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_GPRRegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 1) &&
        MCOperand_isImm(MCInst_getOperand(MI, 2)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 2)) == 7) {
      // (FCVT_L_D GPR:$rd, FPR64:$rs1, { 1, 1, 1 })
      AsmString = "fcvt.l.d $\x01, $\x02";
      break;
    }
    return NULL;
  case RISCV_FCVT_L_S:
    if (MCInst_getNumOperands(MI) == 3 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_GPRRegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 1) &&
        MCOperand_isImm(MCInst_getOperand(MI, 2)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 2)) == 7) {
      // (FCVT_L_S GPR:$rd, FPR32:$rs1, { 1, 1, 1 })
      AsmString = "fcvt.l.s $\x01, $\x02";
      break;
    }
    return NULL;
  case RISCV_FCVT_S_D:
    if (MCInst_getNumOperands(MI) == 3 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 1) &&
        MCOperand_isImm(MCInst_getOperand(MI, 2)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 2)) == 7) {
      // (FCVT_S_D FPR32:$rd, FPR64:$rs1, { 1, 1, 1 })
      AsmString = "fcvt.s.d $\x01, $\x02";
      break;
    }
    return NULL;
  case RISCV_FCVT_S_L:
    if (MCInst_getNumOperands(MI) == 3 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_GPRRegClassID, 1) &&
        MCOperand_isImm(MCInst_getOperand(MI, 2)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 2)) == 7) {
      // (FCVT_S_L FPR32:$rd, GPR:$rs1, { 1, 1, 1 })
      AsmString = "fcvt.s.l $\x01, $\x02";
      break;
    }
    return NULL;
  case RISCV_FCVT_S_LU:
    if (MCInst_getNumOperands(MI) == 3 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_GPRRegClassID, 1) &&
        MCOperand_isImm(MCInst_getOperand(MI, 2)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 2)) == 7) {
      // (FCVT_S_LU FPR32:$rd, GPR:$rs1, { 1, 1, 1 })
      AsmString = "fcvt.s.lu $\x01, $\x02";
      break;
    }
    return NULL;
  case RISCV_FCVT_S_W:
    if (MCInst_getNumOperands(MI) == 3 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_GPRRegClassID, 1) &&
        MCOperand_isImm(MCInst_getOperand(MI, 2)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 2)) == 7) {
      // (FCVT_S_W FPR32:$rd, GPR:$rs1, { 1, 1, 1 })
      AsmString = "fcvt.s.w $\x01, $\x02";
      break;
    }
    return NULL;
  case RISCV_FCVT_S_WU:
    if (MCInst_getNumOperands(MI) == 3 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_GPRRegClassID, 1) &&
        MCOperand_isImm(MCInst_getOperand(MI, 2)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 2)) == 7) {
      // (FCVT_S_WU FPR32:$rd, GPR:$rs1, { 1, 1, 1 })
      AsmString = "fcvt.s.wu $\x01, $\x02";
      break;
    }
    return NULL;
  case RISCV_FCVT_WU_D:
    if (MCInst_getNumOperands(MI) == 3 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_GPRRegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 1) &&
        MCOperand_isImm(MCInst_getOperand(MI, 2)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 2)) == 7) {
      // (FCVT_WU_D GPR:$rd, FPR64:$rs1, { 1, 1, 1 })
      AsmString = "fcvt.wu.d $\x01, $\x02";
      break;
    }
    return NULL;
  case RISCV_FCVT_WU_S:
    if (MCInst_getNumOperands(MI) == 3 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_GPRRegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 1) &&
        MCOperand_isImm(MCInst_getOperand(MI, 2)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 2)) == 7) {
      // (FCVT_WU_S GPR:$rd, FPR32:$rs1, { 1, 1, 1 })
      AsmString = "fcvt.wu.s $\x01, $\x02";
      break;
    }
    return NULL;
  case RISCV_FCVT_W_D:
    if (MCInst_getNumOperands(MI) == 3 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_GPRRegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 1) &&
        MCOperand_isImm(MCInst_getOperand(MI, 2)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 2)) == 7) {
      // (FCVT_W_D GPR:$rd, FPR64:$rs1, { 1, 1, 1 })
      AsmString = "fcvt.w.d $\x01, $\x02";
      break;
    }
    return NULL;
  case RISCV_FCVT_W_S:
    if (MCInst_getNumOperands(MI) == 3 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_GPRRegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 1) &&
        MCOperand_isImm(MCInst_getOperand(MI, 2)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 2)) == 7) {
      // (FCVT_W_S GPR:$rd, FPR32:$rs1, { 1, 1, 1 })
      AsmString = "fcvt.w.s $\x01, $\x02";
      break;
    }
    return NULL;
  case RISCV_FDIV_D:
    if (MCInst_getNumOperands(MI) == 4 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 1) &&
        MCOperand_isReg(MCInst_getOperand(MI, 2)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 2) &&
        MCOperand_isImm(MCInst_getOperand(MI, 3)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 3)) == 7) {
      // (FDIV_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, { 1, 1, 1 })
      AsmString = "fdiv.d $\x01, $\x02, $\x03";
      break;
    }
    return NULL;
  case RISCV_FDIV_S:
    if (MCInst_getNumOperands(MI) == 4 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 1) &&
        MCOperand_isReg(MCInst_getOperand(MI, 2)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 2) &&
        MCOperand_isImm(MCInst_getOperand(MI, 3)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 3)) == 7) {
      // (FDIV_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, { 1, 1, 1 })
      AsmString = "fdiv.s $\x01, $\x02, $\x03";
      break;
    }
    return NULL;
  case RISCV_FMADD_D:
    if (MCInst_getNumOperands(MI) == 5 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 1) &&
        MCOperand_isReg(MCInst_getOperand(MI, 2)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 2) &&
        MCOperand_isReg(MCInst_getOperand(MI, 3)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 3) &&
        MCOperand_isImm(MCInst_getOperand(MI, 4)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 4)) == 7) {
      // (FMADD_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, FPR64:$rs3, { 1, 1, 1 })
      AsmString = "fmadd.d $\x01, $\x02, $\x03, $\x04";
      break;
    }
    return NULL;
  case RISCV_FMADD_S:
    if (MCInst_getNumOperands(MI) == 5 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 1) &&
        MCOperand_isReg(MCInst_getOperand(MI, 2)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 2) &&
        MCOperand_isReg(MCInst_getOperand(MI, 3)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 3) &&
        MCOperand_isImm(MCInst_getOperand(MI, 4)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 4)) == 7) {
      // (FMADD_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, { 1, 1, 1 })
      AsmString = "fmadd.s $\x01, $\x02, $\x03, $\x04";
      break;
    }
    return NULL;
  case RISCV_FMSUB_D:
    if (MCInst_getNumOperands(MI) == 5 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 1) &&
        MCOperand_isReg(MCInst_getOperand(MI, 2)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 2) &&
        MCOperand_isReg(MCInst_getOperand(MI, 3)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 3) &&
        MCOperand_isImm(MCInst_getOperand(MI, 4)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 4)) == 7) {
      // (FMSUB_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, FPR64:$rs3, { 1, 1, 1 })
      AsmString = "fmsub.d $\x01, $\x02, $\x03, $\x04";
      break;
    }
    return NULL;
  case RISCV_FMSUB_S:
    if (MCInst_getNumOperands(MI) == 5 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 1) &&
        MCOperand_isReg(MCInst_getOperand(MI, 2)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 2) &&
        MCOperand_isReg(MCInst_getOperand(MI, 3)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 3) &&
        MCOperand_isImm(MCInst_getOperand(MI, 4)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 4)) == 7) {
      // (FMSUB_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, { 1, 1, 1 })
      AsmString = "fmsub.s $\x01, $\x02, $\x03, $\x04";
      break;
    }
    return NULL;
  case RISCV_FMUL_D:
    if (MCInst_getNumOperands(MI) == 4 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 1) &&
        MCOperand_isReg(MCInst_getOperand(MI, 2)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 2) &&
        MCOperand_isImm(MCInst_getOperand(MI, 3)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 3)) == 7) {
      // (FMUL_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, { 1, 1, 1 })
      AsmString = "fmul.d $\x01, $\x02, $\x03";
      break;
    }
    return NULL;
  case RISCV_FMUL_S:
    if (MCInst_getNumOperands(MI) == 4 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 1) &&
        MCOperand_isReg(MCInst_getOperand(MI, 2)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 2) &&
        MCOperand_isImm(MCInst_getOperand(MI, 3)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 3)) == 7) {
      // (FMUL_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, { 1, 1, 1 })
      AsmString = "fmul.s $\x01, $\x02, $\x03";
      break;
    }
    return NULL;
  case RISCV_FNMADD_D:
    if (MCInst_getNumOperands(MI) == 5 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 1) &&
        MCOperand_isReg(MCInst_getOperand(MI, 2)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 2) &&
        MCOperand_isReg(MCInst_getOperand(MI, 3)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 3) &&
        MCOperand_isImm(MCInst_getOperand(MI, 4)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 4)) == 7) {
      // (FNMADD_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, FPR64:$rs3, { 1, 1, 1 })
      AsmString = "fnmadd.d $\x01, $\x02, $\x03, $\x04";
      break;
    }
    return NULL;
  case RISCV_FNMADD_S:
    if (MCInst_getNumOperands(MI) == 5 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 1) &&
        MCOperand_isReg(MCInst_getOperand(MI, 2)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 2) &&
        MCOperand_isReg(MCInst_getOperand(MI, 3)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 3) &&
        MCOperand_isImm(MCInst_getOperand(MI, 4)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 4)) == 7) {
      // (FNMADD_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, { 1, 1, 1 })
      AsmString = "fnmadd.s $\x01, $\x02, $\x03, $\x04";
      break;
    }
    return NULL;
  case RISCV_FNMSUB_D:
    if (MCInst_getNumOperands(MI) == 5 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 1) &&
        MCOperand_isReg(MCInst_getOperand(MI, 2)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 2) &&
        MCOperand_isReg(MCInst_getOperand(MI, 3)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 3) &&
        MCOperand_isImm(MCInst_getOperand(MI, 4)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 4)) == 7) {
      // (FNMSUB_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, FPR64:$rs3, { 1, 1, 1 })
      AsmString = "fnmsub.d $\x01, $\x02, $\x03, $\x04";
      break;
    }
    return NULL;
  case RISCV_FNMSUB_S:
    if (MCInst_getNumOperands(MI) == 5 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 1) &&
        MCOperand_isReg(MCInst_getOperand(MI, 2)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 2) &&
        MCOperand_isReg(MCInst_getOperand(MI, 3)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 3) &&
        MCOperand_isImm(MCInst_getOperand(MI, 4)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 4)) == 7) {
      // (FNMSUB_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, { 1, 1, 1 })
      AsmString = "fnmsub.s $\x01, $\x02, $\x03, $\x04";
      break;
    }
    return NULL;
  case RISCV_FSQRT_D:
    if (MCInst_getNumOperands(MI) == 3 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 1) &&
        MCOperand_isImm(MCInst_getOperand(MI, 2)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 2)) == 7) {
      // (FSQRT_D FPR64:$rd, FPR64:$rs1, { 1, 1, 1 })
      AsmString = "fsqrt.d $\x01, $\x02";
      break;
    }
    return NULL;
  case RISCV_FSQRT_S:
    if (MCInst_getNumOperands(MI) == 3 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 1) &&
        MCOperand_isImm(MCInst_getOperand(MI, 2)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 2)) == 7) {
      // (FSQRT_S FPR32:$rd, FPR32:$rs1, { 1, 1, 1 })
      AsmString = "fsqrt.s $\x01, $\x02";
      break;
    }
    return NULL;
  case RISCV_FSUB_D:
    if (MCInst_getNumOperands(MI) == 4 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 1) &&
        MCOperand_isReg(MCInst_getOperand(MI, 2)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR64RegClassID, 2) &&
        MCOperand_isImm(MCInst_getOperand(MI, 3)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 3)) == 7) {
      // (FSUB_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, { 1, 1, 1 })
      AsmString = "fsub.d $\x01, $\x02, $\x03";
      break;
    }
    return NULL;
  case RISCV_FSUB_S:
    if (MCInst_getNumOperands(MI) == 4 &&
        MCOperand_isReg(MCInst_getOperand(MI, 0)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 0) &&
        MCOperand_isReg(MCInst_getOperand(MI, 1)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 1) &&
        MCOperand_isReg(MCInst_getOperand(MI, 2)) &&
        GETREGCLASS_CONTAIN(RISCV_FPR32RegClassID, 2) &&
        MCOperand_isImm(MCInst_getOperand(MI, 3)) &&
        MCOperand_getImm(MCInst_getOperand(MI, 3)) == 7) {
      // (FSUB_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, { 1, 1, 1 })
      AsmString = "fsub.s $\x01, $\x02, $\x03";
      break;
    }
    return NULL;
  }

  tmp = cs_strdup(AsmString);
  AsmMnem = tmp;
  for(AsmOps = tmp; *AsmOps; AsmOps++) {
    if (*AsmOps == ' ' || *AsmOps == '\t') {
      *AsmOps = '\0';
      AsmOps++;
      break;
    }
  }
  SStream_concat0(OS, AsmMnem);
  if (*AsmOps) {
    SStream_concat0(OS, "\t");
    for (c = AsmOps; *c; c++) {
      if (*c == '$') {
        c += 1;
        if (*c == (char)0xff) {
          c += 1;
          OpIdx = *c - 1;
          c += 1;
          PrintMethodIdx = *c - 1;
          printCustomAliasOperand(MI, OpIdx, PrintMethodIdx, OS);
        } else
          printOperand(MI, *c - 1, OS);
      } else {
        SStream_concat(OS, "%c", *c);
      }
    }
  }
  return tmp;
}


static void printCustomAliasOperand(MCInst *MI, unsigned OpIdx,
  unsigned PrintMethodIdx, SStream *OS)
{
  //llvm_unreachable("Unknown PrintMethod kind");
}

#endif // PRINT_ALIAS_INSTR
