20160412 13:46
fec_b 第一个case，com0 vdec解码全部错误
问题1：报ttram对比结果正确，实际ttram对比错误，怀疑徐淇平台未读取恰当地址。
结果1：我的问题。我看错了地址，并不是此问题。
问题2：平台报vdec ribram错误，检查发现读取地址和解码存放地址不一致，怀疑平台读取地址操作有误。
结果2：平台问题。平台读取header时基地址使用旧版代码，未更新至新的地址，导致header读取错误。

20160413    13:45
问题1：fec_b测试平台编译不通过；
结果1：harq2和wcdma_decoder2更改接口，导致无法编译通过，寻找差别，分别连接。

20160413    13:58
问题1：fec_b修改vdec ab_sel cd_sel寄存器后，仿真结果仍然错误，和之前一样。
结果1：寄存器配置时，应该使用HU3GEB的基地址，平台实际用的是HU3GEA基地址，导致未配置正确，故现象不变。

20160414    09:28
问题1：昨天中午新伟编译代码发现btfd_acce有很多不通过，有错误。
结果1：我的问题，在process中，有很多variable做组合逻辑，外面要使用其中一个组合逻辑计算结果，就在外面定义一个signal，把它直接在process中连到variable上，在外部使用。这样，process时序块中，企图写组合逻辑，明显不符合语言特性，导致编译时，不能正确识别process块中的电路。

20160414    09:31
问题：fec_b case4 TTRAM对比全部出错，RIBRAM对比全部正确，让我查原因。
结果：我觉得明显是平台问题，就不想查，但迫于徐淇一直坚持，我就硬着头皮查。发现log配置的base_sys超过了b中ttram边界，导致硬件写入时，高位被忽略，却被写入低段ram，平台读时，因为找不到地址，都返回0，导致ttram不正确，ribram却正确，log的问题。

20160414    09:34
问题：fec链路仿真case108，修复错1bit的问题，原来可以正常仿真，现在却卡在20ms不动了。
结果：徐淇查了后，发现是平台改了一处，把task_tag由原来的3bit改成了4bit，他本来需要的是0~2，但实际配置的是8~10，扩一比特后，出现这个问题。这明显是系统和平台约定的问题，二者在此有不一致，因此导致问题产生。

20160415    13:01
问题：fec_b case4 TTRAM和RIB RAM都比不对。
结果：dint_wcdma.vhd中diram_sel没有接，严重级bug！

问题：fec_b case4 TTRAM和RIBRAM还是都不对。
结果：harq2 top中，dint_ttram_ack_hram接的是req_ack，而不是ack，提前一拍出来，和实际需求不相符。

问题：fec_a case108 RIBRAM不对。
结果：sel_ABCD没有改成2。

问题：fec_a case108 RIBRAM还是不对。
结果：task_tag本应是0~4，实际log打的是8~12，徐淇把其改为89999，小于10对于他识别dpch个数没有问题，却无法区分信道，才致使对比错乱而出错。

问题：新伟大平台vdec解码错误。
结果：dbits_dst_sel寄存器未配置，其他好多寄存器应该也未配置。

20160415    16:06
问题：fec_b case4 TTRAM对比依然不对。
结果：case4的deint输出到hram，平台是从ttram中读取结果的，肯定出错，这块事先都不知道，故此出错，需要改平台。

20160415    18:52
问题：fec_a case108/173/... RIBRAM对比不上。
结果：case108/173 list_vdec_sel配置为0，但log打出的RIBRAM其实是list_vdec_sel为1时的输出，所以对不上，新log已打出，还未验。

20160418    11:08
问题：wcdma_subsys case10 20ms TURBO比不上，40ms VDEC TTRAM比不上。
结果：FMRAM对不上，系统log未更新。其实查仿真结果就可以看出来，结果让我看了一上午波形，FUCK！

20160418    20:28
问题：fec_b case4 仿真时vdec不出中断，TTRAM对比正确。
结果：发现vdec一个严重bug，vdec_tbits_assemble.vhd中，out_word_last条件中，有一个有误，修改后，fec_b 7个case全部通过。

20160420    14:09
问题：fec_b 新26个case中，只过了8个，其余TTRAM不对。
结果：FMRAM中无数据，误以为平台没写数，今天徐淇又催我查此问题，问了文丰后才发现是FMRAM分配上，SCCPCH1是倒序存放，我看FMRAM_ADDRGEN代码时忽略了一句话，致使出现错误。

20160420    19:57
问题：fec_b case33 TTRAM正确，RIBRAM不对，小平台跑RIBRAM对，不知道什么原因？
结果：非常非常灵感，首先现象非常诡异，从出错的那个word开始，minstate_index就不一样，然后看C0/1/2_reg，也有各别不一样，我就想干脆从TTRAM口看吧。就从前一个窗看起，一个一个比都一样，突然大平台读端口出现很多其他模块读请求，不管，还比较，比着比着发现有个地方不一样，而且下一个周期就一样了，也就是说晚一拍出来，又一看是MP总线在同时读数，而且此时是H0/1拼的TTRAM，H0对，但H1不对，就比H1，发现H1同时有ARM在读，突然灵感出现。这里要求H0/1读必须不能有干扰，所以ARM读破坏了H0/1的一致性，导致TTRAM出来有误，进而使RIBRAM出错。
