# Vitis
AMD Vitis™ 主要用於開發包括FPGA架構.ARM處理器子系統和AI引擎在內的開發環境

![Image text](https://github.com/WaysideVulcan/Xilinx_DesignTool/blob/master/img/vitis/vitis.png)


## ZYNQ_SOC
完整解析ZYNQ7內部架構 ， 並以ZC702開發版講解Vitis實際開發流程

![Image text](https://github.com/WaysideVulcan/Xilinx_DesignTool/blob/master/img/vitis/zc702_board.png)
![Image text](https://github.com/WaysideVulcan/Xilinx_DesignTool/blob/master/img/vitis/zynq.png)

## Vitis_Learning
以ZC702進行一系列的Vitis實戰項目，主要介紹如何透過ARM控制FPGA硬體介面

![Image text](https://github.com/WaysideVulcan/Xilinx_DesignTool/blob/master/img/vitis/zv702.png)

| Lab | Description |
|-|-|
| GPIO Read & Write | 基礎的MIO.EMIO讀寫操作。 |
| PS or PL Interrupt | PS及PL端中斷操作和GIC模塊使用講解。 |
| PL_AXI IP Control | 使用Vitis生成的API操作自製IP。 |
| SD Card or Flash Boot | 程序固化至SD Card 或Flash流程。 |
| UART Controller | UART讀寫控制。 |
| Timer | 計時器模塊操作。 |
| XADC | 使用XADC獲取片上晶片的電壓.溫度等資訊。 |
| QSPI Read&Write | 對QSPI Flash做資料的讀寫。 |
| SD Card Read&Write | 對SD Card做資料的讀寫。 |
| ZYNQ dual-core AMP | 讓兩顆cpu做資料的互傳。 |
| PS to PL Data Transfer | 讓PS端的DDR與PL端的BRAM做資料互傳。 |
| PL Read&Write DDR | 讓PL端單獨存取DDR。 |
| DMA | 使用硬核的DMA模塊達到高速的資料讀寫。 |
