{"patent_id": "10-2022-7018119", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0092562", "출원번호": "10-2022-7018119", "발명의 명칭": "복수의 ＲＡＮ 하드웨어 플랫폼들에 걸쳐 이식 가능한 가상 ＲＡＮ을 프로비저닝하기 위한 시", "출원인": "사안크야 랩스 프라이빗 리미티드", "발명자": "네이크, 파라그"}}
{"patent_id": "10-2022-7018119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "복수의 RAN 하드웨어 플랫폼들에 걸쳐 (across) 이식 가능한 (portable) 가상 라디오 액세스 네트워크 (vRAN)를 프로비저닝하기 (provisioning) 위한 가상 라디오 액세스 네트워크 (vRAN) 시스템 (300) 에 있어서, RAN 하드웨어 (326) 상에서 인스턴스화되는 (instantiated) 형태로 적어도 하나의 이식 가능한 라디오 액세스네트워크 (RAN) 애플리케이션을 정의하는 (define) 파형 개발 키트 (waveform development kit) (302); 및파형 실행 환경 (waveform execution environment) (304) 으로서, (i) 스케줄링 가능한 리소스들을 실시간으로모니터링하며, 그리고 (ii) 네트워크 자동화를 위해 복수의 통계들 (statistics) 을 수집하고 상기 복수의 통계들을 모니터링하며, 상기 파형 실행 환경 (304) 은:상기 RAN 하드웨어 (326) 에서 적어도 하나의 하드웨어 컴퓨팅 리소스의 기술 (description) 에 기초하여 상기RAN 하드웨어 (326) 에서 상기 복수의 RAN 하드웨어 플랫폼들 중 적어도 하나의 하드웨어 플랫폼에 걸쳐 이식가능한 상기 가상 라디오 액세스 네트워크 (vRAN) 를 프로비저닝하기 위해 요구된 스펙트럼 리소스의 적어도 하나의 속성 (attribute) 을 가상화하는 RAN 하이퍼바이저 (hypervisor) (314) 를 포함하는, 상기 파형 실행 환경 (304) 을 포함하는, 가상 라디오 액세스 네트워크 (vRAN) 시스템 (300)."}
{"patent_id": "10-2022-7018119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 파형 개발 키트 (302) 는,상기 라디오 액세스 네트워크 (RAN) 와 연관된 기능들 (functions) 을 기술하기 위한 적어도 하나의 도메인-특정 패턴 (domain-specific pattern) 을 캡처하는 정의된 도메인 특정 언어 (Domain Specific Language (DSL));및상기 정의된 도메인 특정 언어 (DSL) 로 기술되는 플랫폼 독립적 (Platform Independent (PI)) 신호 프로세싱알고리즘을 RAN 타겟팅 하드웨어 상에서의 실행을 위해 바이트 코드 또는 중간 표현 (intermediaterepresentation (IR)) (310) 으로 변환하는 컴파일러를 포함하는, 가상 라디오 액세스 네트워크 (vRAN) 시스템(300)."}
{"patent_id": "10-2022-7018119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서,상기 정의된 도메인 특정 언어 (DSL) 는,(i) 프레임들, 패킷들, 심볼들, 또는 샘플들의 인입 스트림들 중 적어도 하나에 대해 동작하는 (operate) 스트림 프로세스 기능으로서, 상기 스트림 프로세스 기능은 (i) 스트림 유형을 획득하며 상기 스트림 유형을 또 다른 스트림 유형으로 변환하거나 또는 (ii) 스트림 유형의 요소 각각에 대한 동작을 수행하는, 상기 스트림 프로세스 기능; 및(ii) 상기 스트림 유형을 프로세싱할 때의 조건들을 나타내기 위해 신호들을 방출하는 제어 프로세스 기능으로서, 상기 신호들은 (i) 다른 제어 프로세스 기능들 또는 (ii) 또 다른 동작을 수행하거나 또는 실행의 경로를변경하기 위한 스트림 프로세스 기능들 중 적어도 하나에 의해 소비되는, 상기 제어 프로세스 기능을 포함하는,가상 라디오 액세스 네트워크 (vRAN) 시스템 (300)."}
{"patent_id": "10-2022-7018119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 RAN 하이퍼바이저 (314) 는,공개특허 10-2022-0092562-3-RAN 모뎀 인스턴스 (306) 가 실행되는 가상 기계들 (VM들) 에 대한 플랫폼을 제공하는 RAN 컴퓨팅 하이퍼바이저(316), 및RF 속성 데이터베이스 (336) 에 저장되는 모뎀 독립적 RF 속성들 및 라디오 유닛들 (106A 및 106B) 을 구축하기(build) 위해 사용되는 RF 하드웨어 (334) 를 가상화하는 RAN 스펙트럼 하이퍼바이저 (318) 를 포함하는, 가상라디오 액세스 네트워크 (vRAN) 시스템 (300)."}
{"patent_id": "10-2022-7018119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서,상기 RAN 하이퍼바이저 (314) 는 이종 프로세싱 요소들 (heterogeneous processing elements) 상에서 라디오액세스 네트워크 (RAN) 및 디지털 신호 프로세싱 (DSP) 흐름-그래프들의 다중 RAN 모뎀 인스턴스를 스케줄링함으로써 프로세싱 요소들 (PE) 에 걸쳐 상기 가상 라디오 액세스 네트워크 (RAN) 와 연관된 동적 부하 (dynamicload) 를 분산시키고 관리하는, 가상 라디오 액세스 네트워크 (vRAN) 시스템 (300)."}
{"patent_id": "10-2022-7018119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서,상기 가상 라디오 액세스 네트워크 (vRAN) 시스템 (300) 은 상기 RAN 하이퍼바이저 (314) 상에서 실행하는 RAN컨테이너들 (332A 내지 332N) 에 대한 복수의 라디오 가상 기계 (322A 내지 322N) 의 RAN 모뎀 인스턴스들을 생성하고, 삭제하거나, 또는 수정하는 RAN 조직자 (RAN orchestrator) (312) 를 포함하며, 상기 RAN 조직자(312) 는 RAN 모뎀 인스턴스 (306) 각각과 함께 번들링된 (bundled) 스케줄링 정보 및 런타임 사양들 (runtimespecifications) (328A 내지 328N) 을 이해함으로써 상기 RAN 하이퍼바이저 (314) 상에 생성된 다양한 모뎀 엔티티들을 인스턴스화하고 조정하는 (co-ordinate), 가상 라디오 액세스 네트워크 (vRAN) 시스템 (300)."}
{"patent_id": "10-2022-7018119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항에 있어서,상기 가상 라디오 액세스 네트워크 (vRAN) 시스템 (300) 은 모뎀 저장소 (308) 가 상기 파형 개발 키트 (302)에 의해 생성된 상이한 파형들의 중간 표현들의 RAN 모뎀 인스턴스 (306) 또는 캐시 (cache) 임을 포함하고, 상기 중간 표현들은 상기 타겟팅 하드웨어 상에서의 실행을 위해 상기 정의된 도메인 특정 언어 (DSL) 모델에 특정된 적어도 하나의 도메인-특정 패턴에 대한 제약들 (constraints) 로부터 도출된 스케줄링 정보 및 런타임 사양 (328A 내지 328N) 과 조합되고 (combine), 상기 중간 표현들은 상기 스케줄링 정보 및 상기 런타임 사양(328A 내지 328N) 과 함께 상기 모뎀 저장소 (308) 상에서 호스팅되는, 가상 라디오 액세스 네트워크 (vRAN) 시스템 (300)."}
{"patent_id": "10-2022-7018119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 1 항에 있어서,상기 모뎀 저장소 (308) 는 상기 가상 라디오 액세스 네트워크 (RAN) 를 실행하기 위해 요구된 모뎀들 및 리소스들의 프로비저닝을 가능하게 하도록 상기 RAN 조직자 (312) 와 연결되는, 가상 라디오 액세스 네트워크(vRAN) 시스템 (300)."}
{"patent_id": "10-2022-7018119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 6 항에 있어서,런타임 사양 (328A 내지 328N) 각각은 상기 RAN 하이퍼바이저 (314) 가 상기 RAN 모뎀 인스턴스 (306) 의 중간표현 (IR) 을 상기 RAN 하드웨어 (326) 에 적절하게 매핑할 수 있게 하는 다양한 런타임 및 코드 생성 특정 양상들 (code generation specific aspects) 을 기술하는 구성 데이터베이스 (configuration database) 인, 가상라디오 액세스 네트워크 (vRAN) 시스템 (300)."}
{"patent_id": "10-2022-7018119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 1 항에 있어서,공개특허 10-2022-0092562-4-상기 RAN 하이퍼바이저 (314) 는 상기 RAN 하드웨어 (326) 상에서의 컴퓨팅 요소들의 사용 (usage) 을관리하며, 상기 RAN 하드웨어 (326) 에 의해 제공된 보안 특징들 (security features) 및 상기 RAN 조직자(312) 에서 제공된 정책들 (policies) 은 상기 컴퓨팅 요소들과 연관된 적어도 하나의 속성을 관리하기 위해 상기 RAN 하이퍼바이저 (314) 에 의해 사용되는, 가상 라디오 액세스 네트워크 (vRAN) 시스템 (300)."}
{"patent_id": "10-2022-7018119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 4 항에 있어서,(i) RAN 하드웨어 (326) 각각에서 컴퓨팅, 저장 및 상호연결 리소스 요소들의 상세한 기술을 분석하는 것, (ii)모뎀 인스턴스 (306) 각각에 대한 런타임 사양에 의해 제공되는 다수의 제약들과 상기 상세한 기술을 상관시키는 것 및 (iii) 근본적인 (underlying) 상기 RAN 하드웨어 (326) 의 상기 프로세싱 요소들에 걸쳐 상기 RAN 모뎀 인스턴스 (306) 의 매핑을 생성하는 것에 의해, 상기 RAN 하드웨어 (326) 에 걸쳐 실제 물리 프로세싱 요소에 RAN 모뎀 인스턴스 (306) 각각을 매핑하는 매퍼 (mapper) (344)로서, 상기 상세한 기술은 하드웨어 리소스기술 (HRD) (324) 에서 제공되는, 가상 라디오 액세스 네트워크 (vRAN) 시스템 (300)."}
{"patent_id": "10-2022-7018119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 1 항에 있어서,하이퍼-모니터 기능의 다수의 계층들은:선택 가능한 하드웨어 신호들을 모니터링하고 저장을 위해 데이터를 와이어 속도들 (wire speeds) 로 상기 하이퍼-모니터 기능으로 이동시키기 (move out) 위해 인터페이스 기능을 제공하는 하드웨어 기능 블록;상기 RAN 하드웨어 (326) 와 상호작용하며 기능들의 세트를 모니터링하기 위해 제어 신호들을 설정하는 저-레벨소프트웨어 기능 블록으로서, 상기 저-레벨 소프트웨어 기능 블록은 상기 제어 신호들을 결정하기 위해 소형 추론 엔진 (small inference engine) 에서 작동하며 (run), 상기 저-레벨 소프트웨어 기능 블록은 불필요한 데이터 전달들을 감소시키기 위해 필터 신호들을 제공하는, 상기 저-레벨 소프트웨어 기능 블록; 및상기 하이퍼-모니터 기능에 의해 생성되는 데이터베이스의 저장 및 질의 (query) 를 수행하기 위해 상기 RAN 하이퍼바이저 (314) 안쪽에 위치되는 소프트웨어 기능 블록으로서, 상기 소프트웨어 블록은 자동화 및 상기 라디오 인터페이스 제어기 (RIC) 에서의 사용을 위해 저장된 데이터에 대한 추론들 (inferences) 을 작동시키는, 상기 소프트웨어 기능 블록 중 적어도 하나를 포함하는, 가상 라디오 액세스 네트워크 (vRAN) 시스템 (300)."}
{"patent_id": "10-2022-7018119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 1 항에 있어서,상기 가상 라디오 액세스 네트워크 (vRAN) 시스템 (300) 은 5G 및 다른 통신 모뎀들에서 슬라이싱 개념의 구현을 가능하게 하기 위해 라디오 주파수 채널을 슬라이싱하고 시간 도메인, 주파수 도메인 또는 공간 도메인 중적어도 하나에서 가상화하는, 가상 라디오 액세스 네트워크 (vRAN) 시스템 (300)."}
{"patent_id": "10-2022-7018119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 4 항에 있어서,상기 RAN 스펙트럼 하이퍼바이저 (318) 는 상기 RF 속성 데이터베이스 (336) 상에서 인공 지능 (AI) 예측 엔진들을 사용하고 스펙트럼 리소스들 (338) 의 이용을 위해 RF 속성 인지 파형 (RF attribute aware waveform) 을설계하는, 가상 라디오 액세스 네트워크 (vRAN) 시스템 (300)."}
{"patent_id": "10-2022-7018119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "복수의 RAN 하드웨어 플랫폼들에 걸쳐 이식 가능한 가상 라디오 액세스 네트워크 (vRAN) 를 프로비저닝하는 방법에 있어서,파형 개발 키트 (302) 에 의해, RAN 하드웨어 (326) 상에서 인스턴스화되는 형태로 적어도 하나의 이식 가능한라디오 액세스 네트워크 (RAN) 애플리케이션을 정의하는 단계;파형 실행 환경 (304) 에 의해, 스케줄링 가능한 리소스들을 실시간으로 모니터링하는 단계;공개특허 10-2022-0092562-5-상기 파형 실행 환경 (304) 에 의해, 네트워크 자동화를 위해 복수의 통계들을 수집하고 상기 복수의 통계들을모니터링하는 단계; 및RAN 하이퍼바이저 (314) 를 사용하여, 상기 RAN 하드웨어 (326) 에서의 적어도 하나의 하드웨어 컴퓨팅 리소스의 기술에 기초하여 상기 RAN 하드웨어 (326) 에서 상기 복수의 RAN 하드웨어 플랫폼들 중 적어도 하나의 하드웨어 플랫폼에 걸쳐 이식 가능한 상기 가상 라디오 액세스 네트워크 (vRAN) 를 프로비저닝하기 위해 요구된 스펙트럼 리소스의 적어도 하나의 속성을 가상화하는 단계를 포함하는, 방법."}
{"patent_id": "10-2022-7018119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 15 항에 있어서,상기 방법은 상기 RAN 하이퍼바이저 (314) 를 사용하여 프로세싱 요소들 (PE들) 에 걸쳐 RAN 작업부하(workload) 를 동적으로 공유하기 위해 RAN 흐름-그래프들의 다수의 RAN 모뎀 인스턴스 (306) 를 스케줄링하는단계를 포함하는, 방법."}
{"patent_id": "10-2022-7018119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 15 항에 있어서,상기 방법은 초 관측성 (hyper observability) 을 사용하여 RF 및 신호 조건들에 기초하여 상기 RAN 하드웨어(326) 의 동적 재구성을 허용하는 단계를 포함하는, 방법."}
{"patent_id": "10-2022-7018119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 15 항에 있어서,상기 방법은 스펙트럼 리소스들 (338) 의 이용을 위해 하이퍼-모니터로부터의 입력들 및 지난 결정들 (pastdecisions) 에 기초하여 자동-학습하는 단계를 포함하는, 방법."}
{"patent_id": "10-2022-7018119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 15 항에 있어서,상기 방법은:(i) RAN 하드웨어 (326) 각각에서 컴퓨팅, 저장 및 상호연결 리소스 요소들의 상세한 기술을 분석하는 것;(ii) 모뎀 인스턴스 (306) 각각에 대한 런타임 사양에 의해 제공되는 다수의 제약들과 상기 상세한 기술을 상관시키는 것; 및(iii) 근본적인 상기 RAN 하드웨어 (326) 의 상기 프로세싱 요소들에 걸쳐 상기 RAN 모뎀 인스턴스 (306) 의 매핑을 생성하는 것에 의해 상기 RAN 하드웨어 (326) 에 걸쳐 실제 물리 프로세싱 요소에 RAN 모뎀 인스턴스(306) 각각을 매핑시키는 단계를 포함하는, 방법."}
{"patent_id": "10-2022-7018119", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 15 항에 있어서,상기 방법은선택 가능한 하드웨어 신호들을 모니터링하고 저장을 위해 데이터를 와이어 속도들로 상기 하이퍼-모니터 기능으로 이동시키기 위해 인터페이스 기능을 제공하는 단계;상기 RAN 하드웨어 (326) 와 상호 작용하고 기능들의 세트를 모니터링하기 위해 제어 신호들을 설정하는 단계로서, 소형 추론 엔진이 상기 제어 신호들을 결정하기 위해 작동하며, 필터 신호들이 불필요한 데이터 전달들을감소시키기 위해 제공되는, 상기 상호 작용 및 제어 신호들 설정 단계; 및상기 하이퍼-모니터 기능에 의해 생성되는 데이터베이스의 저장 및 질의를 수행하는 단계를 포함하며, 추론들은자동화 및 라디오 인터페이스 제어기 (RIC) 에서의 사용을 위해 저장된 데이터에 대해 작동하는, 방법."}
{"patent_id": "10-2022-7018119", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "하나 이상의 라디오 액세스 네트워크 (RAN) 하드웨어 플랫폼들에 걸쳐 이식 가능한 가상 RAN을 프로비저닝하기 위한 가상 라디오 액세스 네트워크 (vRAN) 시스템 이 제공된다. 가상 라디오 액세스 네트워크 (vRAN) 시스 템 은 파형 개발 키트 (WDK) , 및 파형 실행 환경 을 포함한다. 파형 개발 키트 는 RAN (뒷면에 계속)"}
{"patent_id": "10-2022-7018119", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "관련 출원들에 대한 상호-참조 본 출원은 2020년 5월 16일에 출원된 인도 정규 특허 출원 번호 제202041020746호에 대한 우선권을 주장하며, 그것의 완전한 개시는 전체적으로, 본 출원에서 참조로서 통합된다. 기술 분야 본 출원에서의 실시예들은 일반적으로 이식 가능한 라디오 액세스 네트워크 (RAN) 모뎀들 및 디지털 신호 프로 세싱 (DSP) 애플리케이션들에 관한 것이며, 보다 특히 복수의 RAN 하드웨어 플랫폼들에 걸쳐 이식 가능한 가상 라디오 액세스 네트워크 (RAN) 를 프로비저닝하기 위한 시스템 및 방법에 관한 것이다."}
{"patent_id": "10-2022-7018119", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "디지털 신호 프로세싱 또는 신호 프로세싱에 대한 디지털 계산의 애플리케이션은 무선 통신들에 기본적이다. 디 지털 신호 프로세서는 디지털 신호 프로세싱 동작들을 수행하기 위해 최적화된 아키텍처를 가진 특수화된 마이 크로프로세서 칩이다. 종래에, DSP 소프트웨어는 신호 프로세싱 애플리케이션들의 속도를 크게 개선하는 특수 CPU 아키텍처들 및 여러 하드웨어 가속화기들을 이용한 이러한 특수화된 하드웨어 상에서 실행되도록 설계되고 개발된다. 라디오 액세스 네트워크 (RAN) 는 코어 네트워크와 무선 연결 디바이스들을 연결하는 이동 전기통신 시스템의 부분이다. 레거시 이동 네트워크 기반시설은 특정 벤더로의 록-인 (lock-in) 을 야기하며 동일한 네트워크에서 변경된 디바이스들을 관리하는 데 도전들을 야기하는 독점적이며 번들링된 구성-특정 네트워크 기술을 사용한다. 라디오 액세스 네트워크 (RAN) 는 무선 매체를 통해 코어 네트워크들의 서비스들로의 액세스를 제공 한다. 이들 서비스들은 결과적으로 하나 이상의 유형들의 코어 요소들에 의해 구현된다. 운용자들은 가상 라디 오 액세스 네트워크 (vRAN) 를 만들기 위해 라디오 액세스 네트워크 (RAN) 를 가상화함으로써 네트워크를 간소 화하려고 노력하여 왔다. 가상화된 RAN 또는 클라우드-RAN은 전기통신 데이터-센터들 또는 공공 데이터-센터들 에서 VNF들 (가상 네트워크 기능들) 로서 기저대역 기능들을 작동시킨다. vRAN은 데이터 센터에서 풀링 방식으 로 표준 서버들 상에서 호스팅된 가상 기계들 상에서 가상화된 네트워크 기능 소프트웨어로서 벤더 독점 기기 기지국들 OR 상에서 실행할 수 있다. vRAN에서, 기저대역 기능들은 가상 기계들로서 작동한다. 도 1은 종래 기술에 따른 종래의 라디오 액세스 네트워크 (RAN) 아키텍처의 블록도이다. 종래의 RAN은 하나 이 상의 타워들 (102A 내지 102N), 하나 이상의 셀 사이트 캐비넷들 (104A 내지 104N), 백홀 , 및 코어 네트 워크 를 포함한다. 각각의 셀 사이트 캐비넷 (104A) 은 라디오 유닛들 (RU) (106A 및 106B) 및 기저대역 유닛 (BBU) (108A) 의 세트를 포함한다. 몇몇 실시예들에서, RU (106N) 는 타워 (102N) 에 연결되며 공통 공중 라디오 인터페이스 (CPRI) 파이버를 통해 기저대역 유닛 (BBU) (108N) 과 통신될 수 있다. 도 2는 종래 기술에 따른 종래의 가상 라디오 액세스 네트워크 (vRAN) 아키텍처의 대표적인 시스템 다이어그램 이다. vRAN은 하나 이상의 타워들 (102A 내지 102N), 프론트홀 (202A), 백홀 (202B), 하나 이상의 가상 기지국 (206A 내지 206N) 을 포함하는 가상 서버 , 코어 네트워크 를 포함한다. 도 1 및 도 2를 참조하면, vRAN에 대해, 기지국 소프트웨어는 가상 기계들로서 가상 서버들 상에서 작동한다. 그러나, 도 1 및 도 2에 도 시된 바와 같이 종래의 가상 라디오 액세스 네트워크 (vRAN) 는 여러 제한들을 가진다. 종래의 RAN에서, 기저대역 유닛 (BBU) (108A) 의 구현은 맞춤 ASIC들 및 FPGA들에 기초한다. 반면 vRAN에서, 기 저대역 유닛 (BBU) (108A) 은 표준 서버들, 예를 들어, 가상 서버 상에서 작동하는 소프트웨어 구성요소 로서 구현된다. vRAN에서, 기저대역 유닛은 프론트홀 (202A) 을 통해 하나 이상의 타워들 (102A 내지 102N) 상 에 장착된 라디오 유닛들 (RU) (106A 및 106B) 의 세트로 및 백홀 (202B) 을 통해 코어 네트워크 에 통신 적으로 연결된다. 종래의 가상 라디오 액세스 네트워크 (vRAN) 구현들은 다양한 기업 IT 작업부하들을 위해 구축되고 최적화된 CPU 아키텍처들을 사용하여 구현된 서버들을 사용한다. vRAN 구현을 위해 이들 서버들을 사용하는 것은 vRAN 신 호 프로세싱-지향 작업부하들을 실행하기 위해 리소스들의 예산-초과로 이어져서, 훨씬 더 높은 비용 및 전력을 야기한다. 종래의 가상 라디오 액세스 네트워크 (vRAN) 는 또한 가끔은 필드 프로그램 가능한 게이트 어레이 (FPGA) 가속에 의존하여, 훨씬 높은 전력 소비를 야기할 수 있다. 이러한 목적 구축 vRAN 소프트웨어는 일반적 으로 다양한 하드웨어 스큐들에 걸쳐 이식 가능하지 않다. 가끔 그것들은 벤더-특정 제한들로 인해 동형 지시세트 아키텍처 (ISA) 구현들에서도 이식 가능하지 않다. 또한, RAN 작업부하는 일단 인스턴스화되면 프로세싱 요소들 (PE들) 에 걸쳐 동적으로 공유되지 않는다. 종래의 가상 라디오 액세스 네트워크 (vRAN) 는 소프트웨어-기반 가상 표현, 또는 프로세싱 요소들의 가상화를 최적으로 생성하는 것이 가능하지 않으며, RAN 컴퓨팅 리소스들은 매우 하드웨어-특정적인 경향이 있다. 게다가, 프로세싱 요소들 자체는 \"신호 인지형\"이 아니다. 이것은 그것들이 신호 조건들에 기초하여 동적으로 재구성되는 것이 가능하지 않으며, 그러므로 성능을 희생시키지 않고, 전력 소비에서의 상당한 절감들을 실현할 수 없다는 것을 의미한다. 네트워크 슬라이스들의 구현 및 관리는 5G RAN 배치들의 중심이 된다. 슬라이싱의 효 과적인 구현을 위해, 스펙트럼, 스펙트럼에서의 간섭, 및 스펙트럼의 다른 속성들과 같은 라디오 리소스들은 RAN들을 구현하기 위해 요구된 컴퓨팅 리소스들과 공동으로 가상화될 필요가 있다. 현재 RAN 컨테이너화는 VNF (가상 네트워크 기능들) 로서 완전히 특정화될 수 있는 기능들에 제한된다. RAN 구현들의 경우에, 맞춤 하드웨 어 솔루션들은 불가능하지 않지만 컨테이너화를 어렵게 한다. 또한, RAN 조직화가 없거나 또는 기능이 제한된다. 기존의 전기통신 시스템들에 배치된 vRAN들 및 RAN들에서 사용되는 Intel®로부터의 FlexRAN®, Marvell®, NXP ®, 및 TI®로부터의 SoC ASIC® 기반 솔루션들, 및 Xilinx® 및 Altera®로부터의 FPGA 기반 솔루션들과 같은 여러 기존의 RAN 하드웨어 플랫폼들이 있다. 이것들 각각은 개방성의 부족, 제한된 확장성, 과도한 전력 소비, 길고 복잡한 소프트웨어 개발, 높은 운영 비용들, 및 RAN AI 가속화 없음과 같은 여러 단점들을 가진다. 이전에 언급된 솔루션들 중 어떤 것도 독립적인 하드웨어 벤더들에 대한 유연성을 제공하지 않는다. FlexRAN®의 경우 에, 그것의 ISA는 개방되지만 마이크로 아키텍처는 폐쇄된다. 유사하게, SoC ASIC® 솔루션들에 대해 폐쇄된다. 확장성에 대하여, FlexRAN® 솔루션은 단지 데이터 센터 형 배치들에만 적합하다. SoC ASIC® 기반 솔루션들은 통상적으로 소형-셀들 또는 매크로-셀들에 대해 치수화되며 확대하거나 또는 축소하기 위해 쉽게 모여지지 않는 다. FPGA 솔루션들은 더 많은 디바이스들을 모음으로써 확대되지만 배치의 특징, 예컨대 소형-셀들 또는 매크로 -셀들에 기초하여 FPGA 비트-파일/네트리스트 호환들의 재-치수화 및 재생을 필요로 한다. 전력 소비에 대하여, (i) FlexRAN® 솔루션은 전력 소비가 많다. SoC ASIC® 솔루션들은 FlexRAN 및 FPGA 기반 솔루션들과 비교하여 낮은 전력 소비를 갖지만, 전력 소비는 RAN 작업부하들에 기초하여 동적으로 스케일링할 수 없다. 소프트웨어 개발의 용이함에 대하여, (i) FlexRAN®에 대한 소프트웨어 개발은 길고 복잡하고, 플랫폼 -의존적이며, C와 어셈블리의 조합을 사용하여 기록되며, 특정 프로세서 군들에 대해 추가로 최적화되고, 이것 은 플랫폼들에 걸쳐 이들 구현들을 포팅하는 것을 어렵게 한다. SoC ASIC®에 대해, 소프트웨어 개발은 길고 복 잡하며 주로 SoC 아키텍처에 기초하여 매우 특정적인 프리미티브들을 갖고 폐쇄적이다. 일반 사용자에 의해 기 록되는 것이 친숙하지 않으며 이식 가능하지 않다. FPGA 기반 솔루션들에 대해, 소프트웨어 개발은 길고 복잡하 며 주로 일반 사용자에 의해 기록되는 것이 친숙하지 않으며, 단지 레지스터 전달 레벨에서만 이식 가능한, 선 택된 FPGA 플랫폼에 기초한 매우 특정적 프리미티브들을 갖고 폐쇄적이다. 뿐만 아니라, FlexRAN®과 같은 플랫 폼들은 매우 높은 운영 비용들을 가진다. 따라서, DSP 소프트웨어, 특히 전기 통신 운용자들에 의해 배치된 vRAN 아키텍처들의 설계 및 개발을 위한 현재 시스템들 및 방법들과 연관된 단점들을 완화하고 및/또는 극복하기 위한 요구가 있다. 본 출원에서의 실시예들은 하나 이상의 RAN 하드웨어 플랫폼들에 걸쳐 이식 가능한 가상 라디오 액세스 네트워 크 (vRAN) 를 프로비저닝하기 위한 가상 라디오 액세스 네트워크 (vRAN) 시스템을 제공한다. 상기 가상 라디오 액세스 네트워크 (vRAN) 시스템은 파형 개발 키트, 및 파형 실행 환경을 포함한다. 상기 파형 실행 환경은 RAN 하이퍼바이저를 포함한다. 상기 파형 개발 키트는 RAN 하드웨어 상에서 인스턴스화되는 형태로 적어도 하나의 이식 가능한 라디오 액세스 네트워크 (RAN) 애플리케이션을 정의한다. 상기 파형 실행 환경은 (i) 실시간으로 스케줄링 가능한 리소스들을 모니터링하며, (ii) 네트워크 자동화를 위해 하나 이상의 통계들을 수집하고 상기 하나 이상의 통계들을 모니터링한다. 상기 RAN 하이퍼바이저는 상기 RAN 하드웨어에서 적어도 하나의 하드웨어 컴퓨팅 리소스의 기술 (description) 에 기초하여 RAN 하드웨어에서 하나 이상의 RAN 하드웨어 플랫폼들 중 적 어도 하나의 하드웨어 플랫폼에 걸쳐 이식 가능한 가상 라디오 액세스 네트워크 (vRAN) 를 프로비저닝하기 위해 요구된 스펙트럼 리소스의 적어도 하나의 속성을 가상화한다. 몇몇 실시예들에서, 상기 파형 개발 키트는 (i) 라디오 액세스 네트워크 (RAN) 와 연관된 기능들을 기술하기 위 해 적어도 하나의 도메인-특정 패턴을 캡처하는 정의된 도메인 특정 언어 (DSL) 및 (ii) 상기 정의된 도메인 특 정 언어 (DSL) 에서 기술되는 플랫폼 독립적 (PI) 신호 프로세싱 알고리즘을 RAN 타겟팅 하드웨어 상에서의 실행을 위해 바이트 코드 또는 중간 표현 (IR) 으로 변환하는 컴파일러를 포함한다. 몇몇 실시예들에서, 상기 정의된 도메인 특정 언어 (DSL) 는 (i) 프레임들, 패킷들, 심볼들, 또는 샘플들의 인 입 스트림들 중 적어도 하나에 대해 동작하는 스트림 프로세스 기능, 및 (ii) 상기 스트림 유형을 프로세싱할 때의 조건들을 나타내기 위해 신호들을 방출하는 제어 프로세스 기능을 포함한다. 상기 스트림 프로세스 기능은 (i) 스트림 유형을 획득하며 상기 스트림 유형을 또 다른 스트림 유형으로 변환하거나 또는 (ii) 스트림 유형의 각각의 요소에 대한 동작을 수행한다. 상기 신호들은 또 다른 동작을 수행하거나 또는 실행의 경로를 변경하기 위해 (i) 다른 제어 프로세스 기능들 또는 (ii) 스트림 프로세스 기능들 중 적어도 하나에 의해 소비된다. 몇몇 실시예들에서, RAN 하이퍼바이저는 (i) RAN 모뎀 인스턴스가 실행되는 가상 기계들 (VM들) 에 대한 플랫폼 을 제공하는 RAN 컴퓨팅 하이퍼바이저, 및 (ii) RF 속성 데이터베이스에 저장되는 라디오 유닛들 및 모뎀 독립 적 RF 속성들을 구축하기 위해 사용되는 RF 하드웨어를 가상화하는 RAN 스펙트럼 하이퍼바이저를 포함한다. 몇몇 실시예들에서, 상기 RAN 하이퍼바이저는 이종 프로세싱 요소들 상에서 라디오 액세스 네트워크 (RAN) 및 디지털 신호 프로세싱 (DSP) 흐름-그래프들의 다중 RAN 모뎀 인스턴스를 스케줄링함으로써 프로세싱 요소들 (PE) 에 걸쳐 가상 라디오 액세스 네트워크 (RAN) 와 연관된 동적 부하를 분산시키고 관리한다. 몇몇 실시예들에서, 상기 가상 라디오 액세스 네트워크 (vRAN) 시스템은 RAN 하이퍼바이저 상에서 실행하는 RAN 컨테이너들에 대한 하나 이상의 라디오 가상 기계들 (RVM) 의 RAN 모뎀 인스턴스들을 생성하고, 삭제하거나, 또 는 수정하는 RAN 조직자 (orchestrator) 를 포함한다. RAN 조직자는 각각의 RAN 모뎀 인스턴스와 함께 번들링된 스케줄링 정보 및 런타임 사양들을 이해함으로써 RAN 하이퍼바이저 상에 생성된 다양한 모뎀 엔티티들을 인스턴 스화하고 조정한다. 몇몇 실시예들에서, 상기 가상 라디오 액세스 네트워크 (vRAN) 시스템은 파형 개발 키트에 의해 생성된 상이한 파형들의 중간 표현들의 RAN 모뎀 인스턴스 또는 캐시인 모뎀 저장소를 포함한다. 중간 표현들은 타겟팅 하드웨 어 상에서의 실행을 위해 정의된 도메인 특정 언어 (DSL) 모델에서 특정된 적어도 하나의 도메인-특정 패턴에 대한 제약들로부터 도출된 스케줄링 정보 및 런타임 사양과 조합된다. 중간 표현들은 스케줄링 정보 및 런타임 사양과 함께 모뎀 저장소 상에서 호스팅된다. 몇몇 실시예들에서, 상기 모뎀 저장소는 가상 라디오 액세스 네트워크 (RAN) 를 실행하도록 요구된 모뎀들 및 리소스들의 프로비전을 가능하게 하기 위해 RAN 조직자와 연결된다. 몇몇 실시예들에서, 각각의 런타임 사양은 RAN 하이퍼바이저가 RAN 하드웨어에 RAN 모뎀 인스턴스의 중간 표현 (IR) 을 적절히 매핑시킬 수 있게 하는 다양한 런타임 및 코드 생성 특정 양상들을 기술하는 구성 데이터베이스 이다. 몇몇 실시예들에서, RAN 하이퍼바이저는 RAN 하드웨어 상에서 컴퓨팅 요소들의 사용을 관리한다. RAN 하드웨어 에 의해 제공된 보안 특징들 및 RAN 조직자에서 제공된 정책들은 컴퓨팅 요소들과 연관된 적어도 하나의 속성을 관리하기 위해 RAN 하이퍼바이저에 의해 사용된다. 몇몇 실시예들에서, 매퍼는 (i) 각각의 RAN 하드웨어에서 컴퓨팅, 저장 및 상호연결 리소스 요소들의 상세한 기 술을 분석하고, (ii) 각각의 모뎀 인스턴스에 대해 런타임 사양에 의해 제공되는 다수의 제약들과 상기 상세한 기술을 상관시키며 (iii) 근본적인 RAN 하드웨어의 프로세싱 요소들에 걸쳐 RAN 모뎀 인스턴스의 매핑을 생성함 으로써 RAN 하드웨어에 걸쳐 실제 물리 프로세싱 요소에 각각의 RAN 모뎀 인스턴스를 매핑시킨다. 상세한 기술 은 하드웨어 리소스 기술 (HRD) 에서 제공된다. 몇몇 실시예들에서, 하이퍼-모니터 기능의 다수의 계층들은: (a) 선택 가능한 하드웨어 신호들을 모니터링하며 저장을 위해 데이터를 와이어 속도들로 하이퍼-모니터 기능으로 이동시키기 위해 인터페이스 기능을 제공하는 하드웨어 기능 블록, (b) RAN 하드웨어와 상호작용하며 기능들의 세트를 모니터링하기 위해 제어 신호들을 설정 하는 저-레벨 소프트웨어 기능 블록, 및 (c) 하이퍼-모니터 기능에 의해 생성되는 데이터베이스의 저장 및 질의 를 수행하기 위해 RAN 하이퍼바이저 안쪽에 위치되는 소프트웨어 기능 중 적어도 하나를 포함한다. 저-레벨 소 프트웨어 기능 블록은 제어 신호들을 결정하기 위해 소형 추론 엔진에서 작동한다. 저-레벨 소프트웨어 기능 블 록은 불필요한 데이터 전달들을 감소시키기 위해 필터 신호들을 제공한다. 소프트웨어 블록은 자동화 및 라디오 인터페이스 제어기 (RIC) 에서의 사용을 위해 저장된 데이터에 대한 추론들을 작동하게 한다. 몇몇 실시예들에서, 가상 라디오 액세스 네트워크 (vRAN) 시스템은 5G 및 다른 통신 모뎀들에서 슬라이싱 개념 의 구현을 가능하게 하기 위해 라디오 주파수 채널을 슬라이싱하고 시간 도메인, 주파수 도메인 또는 공간 도메인 중 적어도 하나에서 가상화한다. 몇몇 실시예들에서, RAN 스펙트럼 하이퍼바이저는 RF 속성 데이터베이스 상에서 인공 지능 (AI) 예측 엔진들을 사용하며 스펙트럼 리소스들의 이용을 위해 RF 속성 인지 파형을 설계한다. 또 다른 양상에서, 하나 이상의 RAN 하드웨어 플랫폼들에 걸쳐 이식 가능한 가상 라디오 액세스 네트워크 (RAN) 를 프로비저닝하는 방법이 제공된다. 상기 방법은 (i) 파형 개발 키트에 의해 RAN 하드웨어 상에서 인스턴스화 되는 형태로 적어도 하나의 이식 가능한 라디오 액세스 네트워크 (RAN) 애플리케이션을 정의하는 것, (ii) 파형 실행 환경에 의해 실시간으로 스케줄링 가능한 리소스들을 모니터링하는 것, (iii) 상기 파형 실행 환경에 의한 네트워크 자동화를 위해 하나 이상의 통계들을 수집하고 상기 하나 이상의 통계들을 모니터링하는 것, 및 (iv) RAN 하이퍼바이저를 사용하여 상기 RAN 하드웨어에서 적어도 하나의 하드웨어 컴퓨팅 리소스의 기술에 기초하여 상기 RAN 하드웨어에서 하나 이상의 RAN 하드웨어 플랫폼들 중 적어도 하나의 하드웨어 플랫폼에 걸쳐 이식 가 능한 라디오 액세스 네트워크 (RAN) 를 프로비저닝하기 위해 요구된 스펙트럼 리소스의 적어도 하나의 속성을 가상화하는 것을 포함한다. 몇몇 실시예들에서, 상기 방법은 상기 RAN 하이퍼바이저를 사용하여 프로세싱 요소들 (PE들) 에 걸쳐 RAN 작업 부하를 동적으로 공유하기 위해 RAN 흐름-그래프들의 다중 RAN 모뎀 인스턴스를 스케줄링하는 것을 포함한다. 몇몇 실시예들에서, 상기 방법은 초 관측성 (hyper observability) 을 사용하여 RF 및 신호 조건들에 기초하여 RAN 하드웨어의 동적 재구성을 허용하는 것을 포함한다. 몇몇 실시예들에서, 상기 방법은 스펙트럼 리소스들의 이용을 위해 하이퍼-모니터로부터의 입력들 및 지난 결정 들에 기초하여 자동-학습하는 것을 포함한다. 몇몇 실시예들에서, 상기 방법은 (i) 각각의 RAN 하드웨어에서 컴퓨팅, 저장 및 상호연결 리소스 요소들의 상세 한 기술을 분석하고, (ii) 각각의 모뎀 인스턴스에 대한 런타임 사양에 의해 제공되는 다수의 제약들과 상기 상 세한 기술을 상관시키며, (iii) 근본적인 RAN 하드웨어의 프로세싱 요소들에 걸쳐 RAN 모뎀 인스턴스의 매핑을 생성함으로써 RAN 하드웨어에 걸쳐 실제 물리 프로세싱 요소에 각각의 RAN 모뎀 인스턴스를 매핑시키는 것을 포 함한다. 몇몇 실시예들에서, 상기 방법은 (a) 선택 가능한 하드웨어 신호들을 모니터링하고 데이터를 저장을 위해 와이 어 속도들로 하이퍼-모니터 기능으로 이동시키기 위해 인터페이스 기능을 제공하는 것, (b) RAN 하드웨어와 상 호작용하며 기능들의 세트를 모니터링하기 위해 제어 신호들을 설정하는 것, 및 (c) 하이퍼-모니터 기능에 의해 생성되는 데이터베이스의 저장 및 질의를 수행하는 것을 포함한다. 필터 신호들은 불필요한 데이터 전달들을 감 소시키기 위해 제공된다. 추론들이 자동화 및 라디오 인터페이스 제어기 (RIC) 에서의 사용을 위해 저장된 데이 터에 대해 작동한다. 소형 추론 엔진은 제어 신호들을 결정하기 위해 작동한다. 런타임 시스템과 함께 가상 라디오 액세스 네트워크 (vRAN) 의 도메인 특정 언어 (DSL) 모델은 하드웨어-독립적 이며 하드웨어에 대한 정적 매핑에 의존하지 않는다. DSL 모델은 (i) 캐리어들의 수, 파일럿 모드들 및 새로운 파일럿 모드들에 대한 정의와 같은 다양한 RAN 관련 구성체들, (ii) 잡음 지수, 타이밍 제약들과 같은 RAN 특정 불변량들, (iii) RAN에 연관된 피드백 루프들의 정의, (iv) RAN 환경에서 고속 및 저속 경로들의 정의에 대한 기술을 제공한다. 몇몇 실시예들에서, RAN의 경로들은 브로드캐스트 경로들을 포함한다. DSL 모델은 사용자들이 그것들의 스트림 프로세서들을 정의할 수 있게 한다. 파형 개발 키트는 DSL 모델을 RAN 하이퍼바이저에 의해 근 본적인 하드웨어로 매핑되는 바이트 코드로 변환한다. RAN 하이퍼바이저들은 RF 리소스들과 함께 컴퓨팅 리소스 들을, 공동으로, 가상화한다. RAN 하이퍼바이저는 간섭, 페이딩, 및 기타와 같은 스펙트럼 리소스들의 속성들을 가상화한다. RAN 하이퍼바이저는 가상 RAN 모뎀들의 용이한 부하 균형화를 허용한다. 하드웨어에서의 동적 데이터 경로들에서 RAN 하이퍼바이저 및 RAN 모뎀들 자체로 퍼진 AI-우선 아키텍처. 예로 서, 부하 균형화 및 RAN 하이퍼바이저에 의한 최적화 및 부하 균형화를 위한 바이탈 통계들의 보고를 돕는 AI- 구동 모니터 경로. 가상 라디오 액세스 네트워크 (vRAN) 시스템은 임의의 새로운 RAN 하드웨어의 명확한 추상화 가 파형 실행 환경을 변경할 필요 없이 이식성을 허용할 수 있게 한다. 가상 라디오 액세스 네트워크 (vRAN) 시 스템은 vRAN 아키텍처를 효율적으로 구현한다. 가상 라디오 액세스 네트워크 (vRAN) 시스템은 즉석으로 신호 프 로세싱 파이프라인으로의 새로운 구성요소들의 부가 및 동적 모니터들의 부가를 가능하게 함으로써 RAN에 대한 마이크로서비스들을 도입하기 위한 능력을 포함한다. 가상 라디오 액세스 네트워크 (vRAN) 시스템은 네트워크 슬라이스들의 최적의 구현 및 라디오 리소스들의 최적의 사용을 가능하게 하기 위해 라디오들 및 컴퓨팅 리소스 들 모두를 가상화한다. 가상 라디오 액세스 네트워크 (vRAN) 시스템은 라디오 인터페이스 제어기 (RIC) 에 대해실시간 데이터를 수집하고 추론을 작동하게 하며 관심사의 분리와 같은 양호한 설계 실시들을 시행하기 위해 아 키텍처 구성체들을 제공한다. vRAN 시스템은 vRAN 배치를 위한 디버그, 프로비저닝 시간을 감소시킨다. 가상 라 디오 액세스 네트워크 (vRAN) 시스템은 RAN 모뎀들 및 DSP 애플리케이션들의 효율적인 실행을 위해 매우 확장 가능한 하드웨어 아키텍처를 포함한다. 본 출원에서의 실시예들의 이들 및 다른 양상들은 다음의 설명 및 수반하는 도면들과 함께 고려될 때 더 양호하 게 인식되고 이해될 것이다. 그러나, 다음의 설명들은, 바람직한 실시예들 및 그것의 다수의 특정 세부사항들을 나타내는 동안, 제한으로서가 아닌 예로서 제공된다는 것이 이해되어야 한다. 많은 변화들 및 수정들은 그것의 사상으로부터 벗어나지 않고 본 출원에서의 실시예들의 범위 내에서 이루어질 수 있으며, 본 출원에서의 실시예 들은 모든 이러한 수정들을 포함한다."}
{"patent_id": "10-2022-7018119", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "다음의 상세한 설명은 본 개시의 실시예들 및 그것들이 구현될 수 있는 방식들을 예시한다. 본 개시를 실행하는"}
{"patent_id": "10-2022-7018119", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "몇몇 모드들이 개시되었지만, 이 기술분야의 숙련자들은 본 개시를 실행하거나 또는 실시하기 위한 다른 실시예 들이 또한 가능하다는 것을 인식할 것이다. 정의들: 하이퍼바이저: 하이퍼바이저는 가상 기계들을 생성하고 관리하며 기본 리소스들을 가상화하기 위해 임의의 컴퓨 팅 디바이스 상에서 실행되는 모듈이다. 몇몇 실시예들에서, 하이퍼바이저는 RAN 하드웨어 리소스들의 통합된 뷰를 가상 기계들에 제공하는 모듈을 나타낸다. 가상 기계들은 하이퍼바이저에서 또는 그 위에서 모듈들로서 실 행하며 RAN 하드웨어 리소스들을 사용하는 모뎀들이다. RAN 하드웨어 리소스들은 DSP들 또는 FPGA들의 클러스터 또는 임의의 다른 컴퓨팅 요소 중 적어도 하나이다. 몇몇 실시예들에서, RAN 가상 기계들은 RAN OS로서 보여진 다. 가상 기계 내에서의 RAN OS는 모뎀의 단일 또는 다중 인스턴스들을 실행할 수 있다. 몇몇 실시예들에서, 하 이퍼바이저는 프로세서 코어 상에서 작동시킬 게스트 RAN OS에 대한 시간 슬라이스를 제공하기 위해 스케줄링을 수행한다. 컨테이너들: 컨테이너들은 애플리케이션의 여러 인스턴스들이 동일한 운영 시스템을 통해 작동할 수 있게 한다. 몇몇 실시예들에서, 컨테이너들은 가상 기계들이 하드웨어를 가상화할 때 운영 시스템을 가상화한다. VNF (가상 네트워크 기능들): VNF (가상 네트워크 기능들) 는 소프트웨어 구성요소로서 구현되며 가상 기계들 또는 컨테이너들 상에서 작동하는 네트워크 요소들이다. 몇몇 실시예들에서, 조직자는 VNF에 리소스들을 할당한 다. 흐름-그래프: 흐름-그래프는 단방향 모뎀 기능을 수행하는 상호 연결된 프로세싱 노드들의 시퀀스이다. RAN 모 뎀의 구현은 각각의 방향 (다운링크 및 업링크) 으로 하나씩 적어도 2개의 흐름 그래프들을 요구한다. RAN 흐름 -그래프는 RAN 기능을 구현하는 흐름 그래프이다. 하이퍼모니터: 하이퍼모니터는 완전한 시스템의 전체 효율을 최적화하기 위해 조직자로 공급할 작업부하 및 리 소스 이용에 대한 통계들을 기본 프로세싱 요소들로부터 수집하는 엔티티이다. 몇몇 실시예들에서, 하이퍼모니 터는 하이퍼바이저로 직접 입력들을 제공할 수 있다. 몇몇 실시예들에서, 두 종류의 통계들, 즉 (i) RAN 하드웨 어를 포함하는 프로세싱 요소의 리소스 사용, 할당, 및 다른 속성들에 관계된 통계들 및 (ii) 잡음 지수, CQI 및 다른 속성들과 같은 모뎀의 기저대역 및 RF 기능에 관련된 통계들이 있다. 몇몇 실시예들에서, 두 종류의 통 계들은 RAN 하드웨어 상에서 소프트웨어로서 작동하는 하이퍼모니터의 동적 구성요소의 인스턴스화들을 허용할 수 있다. 몇몇 실시예들에서, 라디오 가상 기계 (RVM) 또는 모뎀은 그것의 기능에 특정적인 하이퍼모니터 구성요소를 인 스턴스화하며 최적의 리소스 할당 또는 전력 및/또는 성능과 같은 다른 비용 함수들에 대한 인터페이스들 및 입 력들을 하이퍼바이저로 제공할 수 있다. 이식 가능한, RAN 하드웨어 플랫폼에 독립적인 가상화된 방식으로 RAN 기능들을 구현하기 위한 요구가 있다. 본 시스템은 RAN 컨테이너화를 통해 이식 가능한 RAN 솔루션들의 설계 및 배치를 허용한다. 본 시스템은 a) 기저대 역 유닛 및 라디오 유닛에서 물리 계층의 소프트웨어 구현 및 b) 소프트웨어가 작동하는 서버들의 설계에 관련 된다. 이식 가능한 RAN들은 (i) 플랫폼-애그노스틱 방식으로 RAN 소프트웨어를 기술하고 설계하기 위해 도메인- 특정 언어 (DSL) 의 개념들을 구축하며 조합하는 것, (ii) 라디오 주파수 (RF) 및 RAN 컴퓨팅 리소스들을 가상 화하는 하이퍼바이저를 통한 가상화 및 (iii) RAN 기능들이 매핑되는 RAN 하드웨어 (예컨대, 디지털 신호 프로 세싱 (DSP) 기능들을 구현할 수 있는 플랫폼들) 를 이용하는 것에 의해 설계되고 구현된다. 본 vRAN 시스템에서, 임의의 하드웨어 구현에 걸친 RAN 소프트웨어의 이식성은 (i) 도메인-특정 언어 (DSL) 를 사용하여 플랫폼-애그노스틱 방식으로 DSP 기능들 (RAN 및 다른 애플리케이션들에 대한) 을 기술하는 방법 및 (ii) 데이터의 타이밍 데드라인들, 대기시간, 간섭성 및 설명된 기능에 대한 프로세싱 요건들을 충족시키는 동 안 주어진 하드웨어 상에서 하나 이상의 RAN 기능들을 실행하는 방법을 통해 달성된다. 본 vRAN 시스템에서, 프로세싱 요소들 (PE들) 에 걸친 RAN 작업부하의 동적 공유는 이종 프로세싱 요소들 (예를 들어, 이에 제한되지 않지만, CPU들, 가속화 유닛들 또는 FPGA들), 데이터 유지 메모리들, 데이터 전달 엔진들, 및 통신 버스들에 대해 RAN 흐름-그래프들의 다수의 인스턴스들을 스케줄링하는 방법을 사용하는 RAN-하이퍼바 이저의 사용을 통해 달성된다. 본 vRAN 시스템은 RAN 및 다른 애플리케이션들에 대한 DSP 기능들의 효율적인 실행을 위해 매우 확장 가능한 하 드웨어 아키텍처에 의존한다. 본 vRAN 시스템에서, vRAN에서 설명된 풀링 이득들은 DSP 프로세싱의 스케일링에 의해 최대화된다. 본 vRAN 시스템은 RF 및 신호 조건들에 기초하여 하드웨어의 동적 재구성을 허용하는 초 관측 성을 포함한다. 본 vRAN 시스템은 디지털 신호 프로세서들 또는 FPGA와 같은 임의의 다른 프로세싱 요소들에 대 한 프로세싱 요소를 형성하는 하드웨어 데이터 경로들로부터, 하이퍼바이저 소프트웨어 및 가상 기계 소프트웨 어까지 컴퓨팅 계층의 각각의 레벨에서 RAN AI 가속화 엔진들을 추가로 포함한다. vRAN 시스템은 속도 향상을 가능하게 하며 RAN 기능을 개선하는 하이퍼모니터와 같은 하드웨어 및 소프트웨어 기능들을 포함하며 PE와 같은 리소스들을 더 양호하게 가상화하기 위해 하이퍼바이저의 능력을 개선한다. 하이 퍼바이저의 또 다른 양상은 하이퍼모니터로부터의 입력들 및 지난 결정들에 기초하여 자동-학습하기 위한 능력 이다. 리소스들이 어떻게 분리되고 분산되는지에 대한 모든 결정들은 하이퍼모니터 데이터베이스에 저장된다. 추론 엔진은 정의된 다양한 비용 함수들에 대한 최적의 사용을 위해 부분적으로 하이퍼바이저 상에서 및 부분적 으로 RAN 하드웨어 상에서 작동한다. 하이퍼모니터는 작업부하 조건들을 추론하기 위한 데이터를 수집하기 위해 프로세싱 요소 (PE) 에서 구성된 특정 트리거들에 따라 동작하고 PE를 동적으로 재구성한다. 수집된 파라미터들 은 다양한 비용 함수들 (예를 들어, 이에 제한되지 않지만 전력 소비, 다이 크기 등) 에 대하여 최적의 성능을달성하기 위해 사용된다. 본 vRAN 시스템에서, 플랫폼상에서 그것의 실제 실행으로부터 신호 프로세싱 알고리즘들의 정의 및 설계의 분리 가 있다. 이와 함께, RAN 및 다른 모뎀들/통신 수신기들에 대해 설계된 신호 프로세싱 기능은 두 개의 주요 구 성요소들, 즉 (i) 플랫폼-독립적 부분 (PI) 및 (ii) 플랫폼-의존적 기능 (PD) 으로 추상화된다. 플랫폼-독립적 부분 (PI) 은 알고리즘 또는 \"어떤\" 부분을 기술하며 일반적으로 하드웨어에 대한 지식, 예컨대 MATLAB 및 Octave와 같은 프레임워크들에서의 프로토타이핑을 갖지 않은 숙련된 실시자들에 의해 행해진다. 플랫폼-의존적 기능 (PD) 은 구현들의 전력 및 비용을 최적화하기 위해 특정 하드웨어 상에서의 구현을 위한 신 호 프로세싱 알고리즘을 변환한다. 이것들은 소프트웨어 및 하드웨어의 특수화된 조합을 사용하여 행해지는 경 향이 있다. 본 vRAN 시스템은 상호-플랫폼 이식성을 달성하기 위해 신호 프로세싱 애플리케이션의 플랫폼-의존적 기능 및 플랫폼-독립적 기능을 설명하기 위한 방법을 포함한다. 도면들에 대한 상세한 설명 본 출원에서의 실시예들 및 그것들의 다양한 특징들 및 유리한 세부사항들이 첨부된 도면들에서 예시되고 다음 의 설명에서 상세히 열거되는 비-제한적인 실시예들을 참조하여 더 완전하게 설명된다. 잘 알려진 구성요소들 및 프로세싱 기법들에 대한 설명들은 본 출원에서의 실시예들을 불필요하게 모호하게 하지 않기 위해 생략된다. 본 출원에서 사용된 예들은 단지 본 출원에서의 실시예들이 실시될 수 있는 방식들의 이해를 가능하게 하며 또"}
{"patent_id": "10-2022-7018119", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "한 이 기술분야의 숙련자들이 본 출원에서의 실시예들을 실시할 수 있게 하도록 의도된다. 따라서, 예들은 본 출원에서의 실시예들의 범위를 제한하는 것으로 해석되지 않아야 한다. 언급된 바와 같이, 이식 가능한 라디오 액세스 네트워크 (RAN) 모뎀들 및 디지털 신호 프로세싱 (DSP) 애플리케 이션들을 설계하기 위한 시스템 및 방법에 대한 요구가 남아있다. 이제 도면들, 및 보다 특히 도 3a 내지 도 8 을 참조하면, 여기에서 유사한 참조 문자들은 도면들 전체에 걸쳐 일관되게 대응하는 특징들을 나타내며, 바람 직한 실시예들이 도시되어 있다. 도 3a는 본 출원에서의 몇몇 실시예들에 따른 하나 이상의 RAN 하드웨어 플랫폼들에 걸쳐 이식 가능한 가상 라 디오 액세스 네트워크 (vRAN) 의 프로비저닝을 위한 가상 라디오 액세스 네트워크 (vRAN) 시스템 을 예시 하는 블록도이다. 가상 라디오 액세스 네트워크 (vRAN) 시스템 은 라디오 유닛들 (106A 및 106B) 및 가상 기지국 (206A 내지 206N) 의 세트의 기능들과 연관된 가상화된 RAN 모뎀들 및 DSP 애플리케이션들을 설계하기 위해 컴퓨팅 디바이스 에서 가상 라디오 액세스 네트워크 (vRAN) 시스템 의 구성요소들 및 모듈들 을 실행한다. 몇몇 실시예들에서, 구성요소들은 실행 환경과 연관되는 하이퍼바이저, 조직자, 및 컨테이너들을 포함할 수 있다. 몇몇 실시예들에서, 조직자는 가상 기계들의 제어 및 수명 주기 관리를 책임지고 있다. 몇몇 실시예들에서, 컴퓨팅 디바이스 는 컴퓨팅 서버, 개인용 컴퓨터, 태블릿, 랩탑, 또는 전자 노트북 중 적 어도 하나로부터 선택된다. 몇몇 실시예들에서, 하나 이상의 RAN 하드웨어 플랫폼들은 이에 제한되지 않지만, ISA 또는 DSP 기반 플랫폼, FlexRAN 플랫폼, SoC ASIC 기반 플랫폼, 및 FPGA 기반 플랫폼을 포함한다. 도 3b는 본 출원에서의 몇몇 실시예들에 따른 도 3a의 가상 라디오 액세스 네트워크 (vRAN) 시스템 의 확 대도를 예시한다. 가상 라디오 액세스 네트워크 (vRAN) 시스템 은 파형 개발 키트 (WDK) , 파형 실 행 환경 , RAN 조직자 , 및 하드웨어 리소스 기술 을 포함한다. WDK 는 이식 가능한 RAN 모뎀들 및 DSP 애플리케이션들 (도면에 도시되지 않음), 컴파일러 또는 인터프리터 (도면에 도시되지 않음) 및 모뎀 저장소 및 DSP 애플리케이션들의 각각에 대한 런타임 사양과 연관된 기능들을 기술하기 위해 정 의된 도메인 특정 언어 (DSL) 를 포함한다. 파형 실행 환경 은 RAN 하이퍼바이저 , 모뎀 저장소 내로부터의 하나 이상의 모뎀들 (320A 내지 320N), 각각의 RAN 컨테이너들 (332A 내지 332N) 및 라디오 가상 기계들 (RVM) (322A 및 322B) 을 포함한다. 라디오 가상 기계들 (RVM) (332A 및 332B) 은 각각의 모뎀이 독립 슬라이스로서 작동하는 것을 허용하기 위해 스케줄링 및 어드레스 공간 분리와 같은 통상적인 운영 시스템 의 기본적인 기능들을 수행한다. 파형 개발 키트 (WDK) 는 이식 가능한 RAN 애플리케이션들을 정의하고 이식 가능한 RAN 애플리케이션들을 RAN 하드웨어 상에서 인스턴스화되는 형태로 변환하기 위한 개발 환경이다. RAN 신호 프로세싱 애플리케 이션들은 데이터의 스트림에 대해 동작하는 방향성 흐름-그래프들이다. 정의된 DSL은 이들 도메인-특정 패턴들 (예: 흐름-그래프들) 을 캡처한다. 몇몇 실시예들에서, 새로운 패턴들이 C와 같은 절차형 언어들로 코딩된다면, 개발하거나 또는 이해하는 것이 복잡하고 시간 소모적이며 시스템의 증가된 복잡도 표현을 야기한다. 도메인에서 패턴들 및 추상화들을 기술하기 위한 능력은 복잡한 시스템들을 구축하는 것을 훨씬 더 빠르게 용이하게 한 다. 정의된 DSL은 기발을 더 빠르고 더 용이하게 하는 복잡한 RAN 모뎀들 및 DSP 애플리케이션들을 구축하도록 모뎀 흐름 그래프들을 기술하기 위해 추상화를 제공한다. 몇몇 실시예들에서, 정의된 DSL은 FFT, 필터링, 컨볼루션 등과 같은 도메인-특정 동작들에 대해 내장형들을 제공한다. 몇몇 실시예들에서, 정의된 DSL은 베이스 유형들 또는 새로운 동작들 중 적어도 하나로부터 도출된 다른 내장형들의 부가를 허용한다. 정의된 DSL은 선천적으로 고정-점 유형들을 핸들링하며 구현 세부사항들을 철저하게 조사하지 않고 개발자가 모뎀 흐름-그래프들에 대해 요구된 기능들의 추상화에 초점을 맞추도록 허용한다. 몇몇 실시예들에서, 정의된 DSL은 새로운 언어 또는C++, Rust 등과 같은 임의의 호스트 언어로 구현되는 것 중 적어도 하나이다. 정의된 DSL은 스트림 프로세스 기능, 제어 프로세스 기능, 및 상이한 스트림 프로세스 기능들을 연결하고 그것들에 기초하여 실행을 스케줄링하기 위 한 부가적인 메커니즘들을 포함한다. 스트림 프로세스 기능은 프레임들, 패킷들, 심볼들, 또는 샘플들의 인입 스트림들 중 적어도 하나에 대해 동작한다. 스트림 프로세스 기능은 (i) 스트림 유형을 획득하고 스트림 유형을 또 다른 스트림 유형으로 변환하거나 또는 (ii) 스트림 유형의 각각의 요소에 대한 동작을 수행한다. 예를 들어, 스크램블러는 비트스트림을 획득하고 또 다른 비트스트림을 생성한다. 몇몇 실시예들에서, 심볼 매퍼는 비트들의 스트림을 획득하며 심볼들의 스트림을 생성한다. DSL은 앞서 언급한 동작들을 수행하기 위해 내장된 기능들을 제공한다. 몇몇 실시예들에서, DSL은 사용자가 일반 스트림 프로세스 기능들 또는 내장된 스트림 프로 세스 기능들을 생성할 수 있게 한다. 제어 프로세스 기능은 스트림을 프로세싱할 때의 조건들을 나타내기 위해 신호들을 방출한다. 예를 들어, 심볼 또는 프레임 경계들이 검출될 때 신호를 방출하는 동기화 프로세스. 몇몇 실시예들에서, 신호들은 (i) 다른 제 어 프로세스 기능들 또는 (ii) 또 다른 동작을 수행하거나 또는 실행의 경로를 변경하기 위한 스트림 프로세스 기능들 중 적어도 하나에 의해 소비된다. 정의된 DSL은 적절히 특정된 입력 또는 출력 방향들을 포함하는 데이 터 포트들을 사용하여 스트림 프로세스 기능들을 연결하기 위해 하나 이상의 메커니즘들을 포함한다. 정의된 DSL은 동시에 또는 시간적으로 직렬 순서로 스트림 프로세스 기능의 활동을 스케줄링하기 위해 하나 이상의 메 커니즘들을 포함한다. 정의된 DSL은 타이밍, 데이터 레이트, 또는 스트림 프로세스 기능들의 입력 또는 출력 포 트들 중 임의의 것에 대한 모든 다른 제약들을 특정하기 위해 구성체들을 포함한다. 이것들은 본 출원에서 사용 된 DSL의 예들이며 단지 본 출원에서의 실시예들이 실시될 수 있는 방식들에 대한 이해를 가능하게 하고 또한"}
{"patent_id": "10-2022-7018119", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "이 기술분야의 숙련자들이 본 출원에서의 실시예들을 실시할 수 있게 하도록 의도된다. 따라서, 예들은 본 출원 에서의 실시예들의 범위를 제한하는 것으로 해석되지 않아야 한다. 컴파일러 또는 인터프리터는 DSL 모델로서 불리우는, DSL로 기술된 플래폼 독립적 (PI) 신호 프로세싱 알고리즘 을 타겟팅 하드웨어 상에서의 실행을 위해 바이트 코드 또는 중간 표현 (IR) 으로 변환한다. 몇몇 실시예 들에서, IR 은 DSL 모델에서 특정된 흐름 그래프에 대한 제약들로부터 도출된 스케줄링 정보 및 런타임 사양 (330A 내지 330N) 과 함께 번들링된다. 스케줄링 정보 및 런타임 사양들 (330A 내지 330N) 과 함께 IR 은 모뎀 저장소 상에서 호스팅된다. 모뎀 저장소 는 캐시 또는 WDK 에 의해 생성된 상 이한 파형들의 중간 표현들의 하나 이상의 인스턴스들이다. 몇몇 실시예들에서, 바이트 코드는 가상 기계 (VM) 에서 또는 모뎀의 다수의 인스턴스들의 실행 간에 분리를 제공하는 RAN 컨테이너들 (332A 내지 332N) 에서 임의 의 플랫폼상에서 작동할 수 있다. 몇몇 실시예들에서, RAN 컨테이너들 (332A 내지 332N) 은 운영 시스템 리소스들을 가상화함으로써 동일한 운영 시스템에서 애플리케이션들의 여러 인스턴스들을 가능하게 하거나 또는 가상 기계들이 RAN 하드웨어 를 가상화하기 위해 존재할 때 다수의 운영 시스템들 상에서 RAN 컨테이너들 (332A 내지 332N) 의 다수의 인스턴스 들을 가능하게 한다. 각각의 런타임 사양 (328A 내지 328N) 은 RAN 하이퍼바이저 가 RAN 하드웨어 에 모뎀 인스턴스 의 IR을 적절히 매핑할 수 있게 하는 다양한 런타임 및 코드 생성 특정 양상들을 기술 하는 구성 데이터베이스이다. 각각의 런타임 사양 (328A 내지 328N) 은 (i) 정의된 DSL 모델에서 언급된 데이터 유형의 폭, (ii) 시뮬레이션 프로세스의 부분으로서 자동으로 식별되는 수치 표현, (iii) 전체 잡음 필터 또는 디지털 잡음에 대한 제약들, (iv) 시뮬레이션 환경들 Matlab, octave, FlexRAN, NXP, 및 다른 플랫폼들과 같은 모든 종류들의 환경들을 특정하기 위한 지원, (v) 버퍼 관리 유형들 및 인터리빙형 또는 병치형 중 적어도 하나 일 수 있는 IQ 샘플 버퍼 유형들, (vi) DSL 모델에서 언급된 데이터 유형의 폭은 파이프라인에서 블록마다 또는 전체 체인에 대해 이용될 수 있다는 런타임 사양 (328A 내지 328N) 의 부분일 수 있는 적어도 하나의 파라미터 를 특정한다. 몇몇 실시예들에서, RAN 조직자 는 RAN 하이퍼바이저 상에서 실행하는 RAN 컨테이너들 (332A 내지 332N) 에 대한 가상 기계의 인스턴스들을 생성하고, 삭제하거나, 또는 수정할 책임이 있다. 이것은 인스턴스들 을 확대하는 것 및 축소하는 것을 포함한다. 몇몇 실시예들에서, 하드웨어 리소스 기술 은 (i) 코어들, 프로세싱 요소들 등의 라인들 상에서의 프로세싱 요소들의 계층. (ii) 메모리 액세스들 및 메모리 계층에 대한 대기 시간들, (iii) 각각의 프로세싱 요소의 성능, 전력, 데이터, 코드 크기 요건과 같은 세부사항들, (iv) 프 로세싱 타일들의 수, 타일 내에서 프로세서의 수, 및 유형 또는 특성 및 (v) 토폴로지, 타일들의 연결성 그래프, 데이터 폭들 및 전달 레이트와 같은 다양한 프로세싱 요소들 및 그것의 속성들과 프로토콜을 연결하는 상호연결 버스들의 네트워크에 대한 기술 중 적어도 하나이다. 몇몇 실시예들에서, 모뎀 저장소 는 RAN 모뎀들 및 DSP 기능들을 실행하기 위해 요구된 모뎀들 및 리소스들의 프로비전을 가능하게 하기 위해 RAN 조직 자 와 연결된다. RAN 조직자 는 상이한 벤더들로부터 라디오 가상 기계들 (RVM) (322A 및 322B) 을 작동시키기 위한 유연 성을 제공한다. RAN 조직자 는 각각의 모뎀 인스턴스 와 함께 번들링된 스케줄링 정보 및 런타임 사양들 (328A 내지 328N) 을 이해함으로써 RAN 하이퍼바이저 상에서 초래된 다양한 모뎀 엔티티들 사이에 서 인스턴스화하고 조정한다. RAN 하이퍼바이저는 스펙트럼 리소스들 (예: 스펙트럼) 에 대한 RAN 기능을 프로비저닝하기 위해 요 구된 스펙트럼 리소스들 및 컴퓨팅의 속성들을 공동으로 가상화한다. 몇몇 실시예들에서, RAN 하이퍼바이 저 는 이종 프로세싱 요소들에 대한 RAN 및 DSP 흐름-그래프들의 다수의 인스턴스들을 스케줄링함으로써 프로세싱 요소들에 걸쳐 RAN 모뎀들 및 DSP 애플리케이션들과 연관된 동적 부하를 분산시키고 관리한다. 몇몇 실시예들에서, RAN 컨테이너들 (332A 내지 332N) 은 직접 RAN 하이퍼바이저 상에서 RAN 모뎀들 및 DSP 애 플리케이션들과 연관된 애플리케이션들을 호스팅한다. 몇몇 실시예들에서, RAN 가상 기계들은 나-금속 컨테이너 들 또는 라디오 가상 기계들 (RVM) (322A 및 322B) 에서 RAN 모뎀들 및 DSP 애플리케이션들과 연관되는 인스턴 스들을 실행한다. 파형 실행 환경 은 (i) 이들 리소스들을 사용하는 것과 연관된 비용 함수들을 식별하기 위해 스케줄링 가 능한 리소스들의 실시간 모니터링, (ii) 네트워크 자동화를 위해 RAN 하이퍼바이저 에 의해 요구된 하나 이상의 통계들을 수집하는 것 또는 (iii) RAN 하이퍼바이저 성능을 개선하기 위해 오프라인 추론을 위한 데이터를 저장하는 것 중 적어도 하나를 수행하는 하이퍼모니터 (북키핑) 기능을 포함한다. 몇몇 실시예들에서, RAN 및 DSP의 통계들은 성상도들, 채널 임펄스 응답, 간섭, 비트 에러 레이트 (BER), 수신 신호 세기 표시자 (RSSI) 또는 다른 라디오 주파수 채널 품질 표시자들 중 적어도 하나를 포함한다. 가상 서버 (도 3a에 도 시된 바와 같이) 는 파형 개발 키트 (WDK) 에 의해 생성된 모뎀 인스턴스들이 실행되는 파형 실행 환경 을 나타낸다. 이들 모뎀 인스턴스들은 도 3a에 도시된 바와 같이 가상 기지국들 (206A 내지 206N) 을 나 타낸다. 가상 서버 상에서의 RAN 조직자 는 가상 기지국들 (206A 내지 206N) 의 인스턴스화 및 수 명주기 관리를 관리한다. RAN 하드웨어 는 이에 제한되지 않지만, ISA 또는 DSP 기반 플랫폼, FlexRAN 플랫폼, SoC ASIC 기반 플 랫폼, 및 FPGA 기반 플랫폼을 포함하는 하나 이상의 RAN 하드웨어 플랫폼들 (340A 내지 340N) 을 포함한다. 몇몇 실시예들에서, 하이퍼모니터 기능의 다수의 계층들은 하드웨어 기능 블록, 저-레벨 소프트웨어 기능, 또는 소프트웨어 기능 중 적어도 하나를 포함한다. 하드웨어 기능 블록은 선택 가능한 하드웨어 신호들을 모니터링하 며 데이터를 저장을 위해 와이어 속도들로 하이퍼모니터 기능으로 이동시키기 위해 인터페이스 기능을 제공한다. 저-레벨 소프트웨어 기능 블록은 하드웨어와 상호작용하며 기능들의 세트를 모니터링하도록 제어 신 호들을 설정한다. 저-레벨 소프트웨어 기능 블록은 제어 신호들을 결정하기 위해 소형 추론 엔진에서 작동할 수 있다. 몇몇 실시예들에서, 저-레벨 소프트웨어 기능 블록은 불필요한 데이터 전달들을 감소시키기 위해 필터 신 호들을 제공할 수 있다. RAN 하이퍼바이저 안쪽에 위치된 소프트웨어 기능은 하이퍼모니터 기능에 의해 생성되는 데이터베이스를 저장하고 질의하기 위해 사용될 수 있다. 소프트웨어 블록은 자동화 및 라디오 인터페 이스 제어기 (RIC) 에서의 사용을 위해 저장된 데이터에 대한 몇몇 추론들을 작동하게 할 수 있다. 몇몇 실시예들에서, 트리거 조건들은 (i) 데이터/신호들 또는 모뎀들에서 신호 또는 이벤트들의 측정된 통계 속 성들에 대한 단순한 패턴 매칭 조건들, (ii) 상태 전이 시퀀스들을 이용한 미리 정의된 유한 상태 기계의 출력 으로부터 달라진다. 몇몇 실시예들에서, 저장 조건들은 (i) 트리거 조건을 만족한 후 신호의 특정된 수의 샘플 들 또는 모든 샘플을 저장하며 (ii) 상태 기계에 의해 생성된 특정된 별개의 이벤트들에서 샘플들을 저장하는 것을 포함한다. 하드웨어는 프로그램 가능한 상태 기계의 구현을 지원하며 신호들의 특정한 미리 정의된 통계적 속성들, 예컨대, 평균, 표준 편차, 신호의 동적 범위, 프로그램 가능한 상태 전이들, 신호의 값들에 기초하는상태들의 검출을 가능하게 한다. 이러한 하드웨어-기반 메커니즘은 데이터의 와이어-속도 프로세싱이 실시간으 로 속성들을 추출하는 것을 허용한다. 도 3c는 본 출원에서의 몇몇 실시예들에 따른 도 3b의 RAN 하이퍼바이저 의 확대도이다. RAN 하이퍼바이 저 는 RAN 하드웨어 상에서 컴퓨팅 요소들의 사용을 최적화하기 위해 디지털 잡음 또는 전체 NF에 대한 제약들을 사용한다. RAN 하이퍼바이저 는 RAN 컴퓨팅 하이퍼바이저 및 RAN 스펙트럼 하이퍼바 이저 를 포함한다. RAN 컴퓨팅 하이퍼바이저 는 RAN 모뎀들이 실행할 수 있는 가상 기계들 (VM들) 에 대한 플랫폼을 제공한다. RAN 컴퓨팅 하이퍼바이저 는 부하 균형화기 유닛 , 매퍼 유닛 , 모니터 유닛 , 라우터 유닛 , 가상화기 유닛 및 프로비저닝 유닛 을 포함한다. 부하 균 형화기 유닛 은 하드웨어의 프로세싱 요소들 (PE) 을 추적하며 가상 RAN의 가상 기계들에 프로세싱 요소 들 (PE) 을 할당한다. 부하 균형화기 유닛 은 추상형 변수들 (예: 데이터의 버퍼들), 추상형 변수 수명들 및 메모리로의 매핑, 데이터 전달들의 스케줄링, 및 데이터 오버플로우 또는 언더플로우 위험들의 회피를 관리 한다. 몇몇 실시예들에서, 부하 균형화기 유닛 은 각각의 RAN 인스턴스들 상에서의 부하를 추적하며 가상 기계를 재사이징하기 위해 프로세싱 부하의 통계 다중화를 사용한다. 몇몇 실시예들에서, 부하 균형화기 유닛 은 스케줄링된 라디오 베어러들 (RB들) 을 추적하는 각각의 RAN 인스턴스 및 RAN 인스턴스들과 연관된 동 적 부하와 연관되는 하이퍼모니터 기능을 포함한다. 매퍼 유닛 은 RAN 하드웨어 상에서 RAN 인스턴스들을 스케줄링하며 RAN 인스턴스들을 관리한다. 초 래되는 각각의 RAN 모뎀 인스턴스 는 피크 부하 및 리소스 요건들을 가진다. 각각의 RAN 모뎀 인스턴스 는 매퍼 유닛 에 의해 RAN 하드웨어 에 걸쳐 실제 \"물리 프로세싱 요소\"에 매핑된다. 매퍼 유닛 은 각각의 RAN 하드웨어 에서 컴퓨팅, 저장 및 상호연결 리소스 요소들의 상세한 기술을 분석 한다. 몇몇 실시예들에서, 상세한 기술은 하드웨어 리소스 기술 (HRD) 에서 제공된다. 매퍼 유닛 은 각각의 모뎀 인스턴스 에 대한 런타임 사양에 의해 제공되는 다수의 제약들과 상세한 기술을 상관시키 며 그에 따라 기본 RAN 하드웨어 의 프로세싱 요소들에 걸쳐 RAN 모뎀 인스턴스 의 가장 효율적인 매핑을 생성한다. 몇몇 실시예들에서, 매퍼 유닛 은 HRD 기술이 RAN 하드웨어 를 위해 제공될 수 있는 한 주어진 모 뎀 인스턴스 가 임의의 RAN 하드웨어에 효율적으로 매핑될 수 있도록 설계된다. 매퍼 유닛 은 실제 작동 통계들에 기초하여 부하를 기록하며 프로세싱 전력을 늘리거나 또는 줄인다. 몇몇 실시예들에서, 새로운 스레드가 도입되면, 피크 수요 리소스들이 상기 인스턴스에 할당된다. 모니터 유닛 은 통계들을 획득하며 고-레벨 기능들을 위해 RAN 모뎀들을 모니터링한다. 라우터 유닛 은 프론트 홀로부터 다양한 메모리들로 DMA를 설정하며 또한 여러 메모리 및 상호연결 버스 계층들 사이에서 메모리 전달을 수행한다. 가상화기 유닛 은 RAN 하드웨어 리소스들을 가상화한다. 프로비저닝 유닛 은 새로운 모뎀 인스턴스 를 프로 비저닝한다. 몇몇 실시예들에서, RAN 하이퍼바이저 는 매핑 및 스케줄링 프로세스의 속도를 높이기 위해 하이퍼모니터 또는 임의의 이러한 기능에 의해 제공된 하드웨어 프리미티브들 또는 도움을 사용한다. RAN 하이퍼바이저 는 기본 RAN 하드웨어 의 몇몇 양상들 및 속성들로의 액세스를 제한하기 위해 RAN 조작자 에서 언 급된 정책들 및 하드웨어에 의해 제공된 보안 특징들을 사용한다. RAN 스펙트럼 하이퍼바이저 는 다른 것 들 중에서, 간섭, 비허가, 허가와 같은 공유 속성들과 같은 속성들과 함께 스펙트럼과 같은 스펙트럼 리소스들 을 가상화한다. 몇몇 실시예들에서, RAN 스펙트럼 하이퍼바이저 는 도메인 특정 언어 (DSL) 에 의 해 기술된 RAN 모뎀들의 대응하는 스펙트럼 리소스들로의 나중 바인딩을 위해 가능해진다. RAN 스펙트럼 하이퍼 바이저 는 (i) 다양한 비용 함수들에 기초하여 다수의 라디오들 간에 분할되거나 또는 공유되는 RF 채널, 예컨대 단일 RF 채널은 IoT 라디오들, 브로드캐스트 라디오들, 및 잠재적으로 임의의 종류의 모뎀들 중 적어도 하나를 작동시키기 위해 분할된다, (ii) 비연속적 RF 채널들의 종합 및 그것을 단일 RF 채널로서 제공한다 또는 (iii) 모뎀들에 걸쳐 독립적으로 스펙트럼의 주어진 조각을 가상화하고 공유하는 것 중 적어도 하나를 가능하게 한다. 몇몇 실시예들에서, RF 채널은 5G 및 다른 통신 모뎀들에서 \"슬라이싱\" 개념의 효율적인 구현을 가능하게 하기 위해 시간 도메인, 주파수 도메인 또는 공간 도메인 (안테나들로의 매핑) 중 적어도 하나에서 슬라이싱되 고 가상화된다. 몇몇 실시예들에서, RAN 스펙트럼 하이퍼바이저 는 RF 속성 데이터베이스 에 저장된 간섭 및 페이 딩, 인접 채널, 거절, 보호 비율, ACLR/ACPR 및 허가 및 비허가 대역들과 같은 모뎀 독립 RF 속성들 및 라디오 유닛들 (106A 및 106B) 의 세트를 구축하기 위해 사용된 RF 하드웨어 를 가상화한다. RF 리소스에 특정적 인 속성들을 가상화하는 것은 모뎀들이 다수의 RF 채널들을 연쇄시키고 RF 특정 특성들에 대해 걱정하지 않고채널들을 분리하도록 돕는 것을 돕는다. 스펙트럼 리소스들 의 RF 속성들은 RF 하드웨어 에 의해 감지되며 RF 속성 데이터베이스 에 저장된다. RAN 하이퍼바이저 는 물리 RAN 하드웨어 리소스들을 할당하고 모뎀 구현에 관계없이 프리-코딩과 같은 속성 특정 정정들을 구현하기 위해 정보를 사용한다. RAN 하 이퍼바이저 는 모뎀 표준에 관계없이 채널 사운딩 신호들을 구현할 수 있다. 다른 실시예들에서, RAN 스 펙트럼 하이퍼바이저 는 RF 속성 데이터베이스 상에서 인공 지능 (AI) 예측 엔진들을 사용하며 스 펙트럼 리소스들 의 더 양호한 이용을 위해 RF 속성 인지 파형을 설계한다. 도 4는 본 출원에서의 몇몇 실시예들에 따른 직교 주파수-분할 다중화 (OFDM) 신호들 및 직교 주파수-분할 다중 화 (OFDM) 서브-캐리어들 간의 관계를 예시하는 그래픽 다이어그램이다. 그래픽은 하이퍼모니터와 연관된 평균 화 윈도우 를 결정하도록 OFDM 서브-캐리어들 및 OFDM 심볼들을 분석하기 위해 주파수와 시간 간에 매핑 된다. 몇몇 실시예들에서, OFDM 서브-캐리어들은 하나 이상의 서브-대역들 (404A 내지 404N) 을 포함할 수 있다. 하이퍼모니터 기능은 이식 가능한 RAN 모뎀들 및 DSP 애플리케이션들을 설계할 때 동적 범위 검출, 잡음 전력 추정, SNR 추정 또는 지연 확산 추정 중 적어도 하나를 가능하게 한다. 동적 범위 검출은 신호 프로세싱 체인의 구성요소에서 프로그램으로 상이한 유형들의 동작을 위해 요구된 최적의 스케일링 인자를 결정한다. 사용된 스케일링 인자 유형들은 (i) 임펄스 응답의 크기의 합에 의한 스케일링 (L1 놈), (ii) 임펄스 응답의 제 곱 크기의 합의 제곱 근에 의한 스케일링 (L2 놈) 및 (iii) 주파수 응답의 최대치에 의한 스케일링 (체비쇼프 (Chebyshev) 놈) 이다. 임펄스 응답의 크기의 합에 의한 스케일링 (L1 놈) 에서, 이러한 방법은 Q.M 포맷을 사 용한 시스템을 위해 임의의 노드에서의 디지털 시스템의 크기를 1 미만으로 제한하며, 여기에서 M은 (P-1) 과 같고, P는 고정-점 표현을 위해 사용된 비트들의 수이다. 디지털 시스템에 대한 최대 입력 신호 (Xmax) 가 (1- 2^(-M)) 이면, 디지털 시스템의 출력은 범위가 0 내지 N-1에 이르는 k에 대해, 스케일링 인자가 G < 1 {Xmax * Sigma [mod Hk] 에 의해 제한된다고 가정하면 {y(n)} < 1으로 제한된다. 여기에서 Hk는 길이 N을 가진 필터의 임펄스 응답이다. 범위가 0 내지 N-1에 이르는 k에 대해 합산 항 Sigma [mod Hk] 는 L1 놈으로 불리운다. 임펄스 응답의 제곱 크기의 합의 제곱 근에 의한 스케일링 (L2 놈) 에서, 사용될 수 있는 스케일링 인자들은 다 음과 같다. G < 1/{Xmax * Sqrt (범위가 0 내지 N-1에 이르는 k에 대해 Sigma [H(k)^2])}. 상기 놈은 L2 놈으 로 불리우며 항상 L1보다 작다. 몇몇 실시예들에서, 임펄스 응답의 크기의 합에 의한 스케일링 (L1 놈), 및 임 펄스 응답의 제곱 크기의 합의 제곱 근에 의한 스케일링 (L2 놈) 방법들은 광대역 신호들을 위해 사용된다. 주파수 응답의 최대치에 의한 스케일링 (체비쇼프 놈) 에서, 그것은 입력이 협대역 신호일 때 스케일링 인자가 적용 가능하다고 결정하기 위해 사용된다. 이러한 방법에서, 다음과 같이 스케일링 이득을 결정하기 위해 최대 입력 신호 (Xmax) 로 곱하여지는 입력 주파수에서의 크기 응답이 먼저 결정된다. G < 1/ {Xmax * max [H(wk)]}. 항 max [H(wk)] 는 주파수 응답 H(w) 의 체비쇼프 놈으로서 알려져 있다. 이것은 정현-파 입력에 대 한 시스템의 정상-상태 응답이 결코 오버플로우하지 않을 것임을 보장한다. 잡음 추정은 OFDM 캐리어들로부터 순시적 잡음 통계들을 수집하고 잡음 통계들을 여러 서브-그룹들에서 별도로 평균화함으로써 수행된다. 잡음 통계들은 그 다음에 잡음 전력 추정치들을 강화하기 위해 다수의 직교 주파수- 분할 다중화 (OFDM) 심볼들로부터 평균화된다. 이들 잡음 전력 추정치들에 기초하여, 잡음 통계들의 컬러 및 변 화 양쪽 모두가 단기 또는 장기 추정치로서 결정된다. SNR 추정은 다양한 추정기들 (예를 들어, 최대 우도 (ML) 및 최소 평균 제곱 추정치 (MMSE) 추정기들, 보마드 (Boumard) 추정기, 또는 렌 (Ren) 추정기) 을 사용하여 결 정된다. SNR 추정기들은 수신 신호 (Y(n)), 채널 추정치 (H(n)), 및 미리 정의된 파일럿 또는 트레이닝 신호 세 기들이 어떤 2차 모멘트들이 계산되는지에 기초하여 프로빙될 것을 요구한다. 대안적인 방법들은 또한 프로빙될 수 있는 프리앰블 심볼들을 이용한다. 몇몇 실시예들에서, SNR은 주파수 선택적 채널들 및 비-선택적 채널들 모 두에 대해 결정된다. 지연 확산 추정은 채널 주파수 응답을 사용하고 다수의 심볼들에 걸쳐 상관 추정치들을 계 산하여 결정된다. 도 5는 본 출원에서의 몇몇 실시예들에 따른 도 3b의 (i) RAN 조직자 또는 (ii) RAN 하이퍼바이저 중 적어도 하나에 대한 입력들을 북키핑하고 최적화하기 위한 하이퍼모니터 기능 의 대표적인 블록도를 예시한다. 하이퍼모니터 기능 은 대응하는 구성 파라미터들에 기초하여 동작하는 다수의 신호 프로세싱 스테이지들 (502A 내지 502N) 의 출력들을 프로빙한다. 프로빙된 출력들은 다음 신호 프로세싱 스테이지에 대한 적절한 자극들을 결정하도록 동적 범위 SNR, 잡음 전력, 지연 확산 등에 관련된 신호 통계들을 추정하기 위해 분석된다. 몇몇 실시예들에서, N번째 신호 프로세싱 스테이지에서 출력 신호가 최종 출력이다. 도 6a 내지 도 6c는 본 출원에서의 몇몇 실시예들에 따른 Intel Xeon, 디지털 신호 프로세서 (예컨대, TI로부터 의) 또는 필드 프로그램 가능한 게이트 어레이 (FPGA) 환경과 같은 통상적인 COTS 프로세서에서 프로세싱 요소들 (PE) 을 포함하는 RAN 하드웨어 로 신호 체인들을 매핑하는 것을 예시하는 대표적인 뷰들이다. 몇몇 실시예들에서, 디지털 신호 프로세서들 또는 FPGA 환경에서의 프로세싱 요소들에 신호 체인들을 매핑하기 위한 스케줄링 가능한 리소스들은 프로세서들의 타일 또는 프로세서들의 그룹, 각각의 메모리와 연관된 메모리 계층 및 대기시간들, RAN 모뎀들 및 DSP 기능들에 걸쳐 공유되고 가상화되는 DAM들 및 다른 IO 메커니즘들 중 적어도 하나를 포함한다. 몇몇 실시예들에서, 프로세싱 요소들은 스케줄링 가능한 리소스들을 공간적으로, 또는 시간적 으로 또는 둘 모두의 조합으로 사용할 수 있다. 도 6a는 시간에 걸친 두 개의 OFDM 스트림들의 상이한 타일들로 의 매핑의 예이다. 몇몇 실시예들에서, 상이한 스트림들은 상이한 타일들에 동적으로 매핑된다. 프로세싱 요소 들로의 할당은 OFDM 심볼 경계들에서 또는 심지어 더 미세한 시간 분해능에서 수행된다. 도 6b는 심볼 시간 내 에서 시간-다중화된 방식으로 동일한 프로세싱 타일에서의 프로세싱 요소들의 매핑의 예이다. 도 6c는 상이한 타일들에 정적으로 매핑되는 상이한 태스크들의 예이다. 몇몇 실시예들에서, RAN 하이퍼바이저 는 네트워크 슬라이스 실행에 의존하여 공간적 또는 시간적 매핑을 수행한다. RAN 하이퍼바이저 는 신호 프로세싱 체인 블록들 대 프로세싱 요소들의 매핑을 결정할 때 부가적인 비용 함수들로서 작용할 수 있는 메모리 대기시간 및 전력 소비의 속성들을 이해한다. 도 7은 본 출원에서의 몇몇 실시예들에 따른 하나 이상의 RAN 하드웨어 플랫폼들에 걸쳐 이식 가능한 가상 라디 오 액세스 네트워크 (RAN) 를 프로비저닝하는 방법을 예시하는 흐름도이다. 단계 702에서, 적어도 하나의 이식 가능한 라디오 액세스 네트워크 (RAN) 애플리케이션은 RAN 타겟팅 하드웨어 상에서 인스턴스화되는 형태로 정의 된다. 단계 704에서, 스케줄링 가능한 리소스들이 실시간으로 모니터링된다. 단계 706에서, 하나 이상의 통계들 이 네트워크 자동화를 위해 수집되고 모니터링된다. 단계 708에서, 하나 이상의 RAN 하드웨어 플랫폼들 중 적어 도 하나의 하드웨어 플랫폼에 걸쳐 이식 가능한 가상 라디오 액세스 네트워크 (vRAN) 를 프로비저닝하기 위해 요구된 스펙트럼 리소스의 적어도 하나의 속성이 RAN 하드웨어 에서 적어도 하나의 하드웨어 컴퓨팅 리소 스의 기술에 기초하여 가상화된다. 몇몇 실시예들에서, 방법은 RAN 하이퍼바이저 를 사용하여 프로세싱 요소들 (PE들) 에 걸쳐 RAN 작업부하 를 동적으로 공유하기 위해 RAN 흐름-그래프들의 다수의 RAN 모뎀 인스턴스 를 스케줄링하는 것을 포함한 다. 몇몇 실시예들에서, 방법은 스펙트럼 리소스들 의 이용을 위해 하이퍼-모니터로부터의 입력들 및 지난 결 정들에 기초하여 자동-학습하는 것을 포함한다. 몇몇 실시예들에서, 상기 방법은 (i) (i) 각각의 RAN 하드웨어 에서 컴퓨팅, 저장 및 상호연결 리소스 요 소들의 상세한 기술을 분석하는 것, (ii) 각각의 모뎀 인스턴스 에 대한 런타임 사양에 의해 제공되는 다 수의 제약들과 상기 상세한 기술을 상관시키는 것 및 (iii) 근본적인 RAN 하드웨어 의 프로세싱 요소들에 걸쳐 RAN 모뎀 인스턴스 의 매핑을 생성하는 것에 의해 RAN 하드웨어 에 걸쳐 실제 물리 프로세싱 요소에 각각의 RAN 모뎀 인스턴스 를 매핑하는 것을 포함한다. 몇몇 실시예들에서, 상기 방법은 (i) 선택 가능한 하드웨어 신호들을 모니터링하고 저장을 위해 데이터를 와이 어 속도들로 하이퍼-모니터 기능으로 이동시키도록 인터페이스 기능을 제공하는 것; (ii) RAN 하드웨어 와 상호작용하며 기능들의 세트를 모니터링하기 위해 제어 신호들을 설정하는 것; 및 (iii) 하이퍼-모니터 기능 에 의해 생성되는 데이터베이스의 저장 및 질의를 생성하는 것을 포함한다. 몇몇 실시예들에서, 제어 신호들을 결정하기 위해 작동하는 소형 추론 엔진. 몇몇 실시예들에서, 필터 신호들은 불필요한 데이터 전달들을 감소시 키기 위해 제공된다. 몇몇 실시예들에서, 추론들은 자동화 및 라디오 인터페이스 제어기 (RIC) 에서의 사용을 위해 저장된 데이터에 대해 작동한다. 본 출원에서의 실시예들은 수행될 때, 상기 설명된 방법들과 함께 서술된 바와 같이 동작들을 야기할 수 있는 사전-구성된 세트의 지시들을 포함하도록 구성된 컴퓨터 프로그램 제품을 포함할 수 있다. 예에서, 사전-구성된 세트의 지시들은 유형의 비-일시적 컴퓨터-판독 가능한 매체 또는 프로그램 저장 디바이스 상에 저장될 수 있다. 예에서, 유형의 비-일시적 컴퓨터-판독 가능한 매체는 디바이스에 의해 수행될 때, 디바이스가 여기에서 설명된 것들과 유사한 동작들을 수행하게 하는 지시들의 세트를 포함하도록 구성될 수 있다. 본 출원에서의 실 시예들은 또한 그것 상에 저장된 컴퓨터-실행 가능한 지시들 또는 데이터 구조들을 운반하거나 또는 각기 위해 유형의 및/또는 비-일시적 컴퓨터-판독 가능한 저장 미디어를 포함할 수 있다. 일반적으로, 본 출원에서 이용된 프로그램 모듈들은 특정한 태스크들을 수행하거나 또는 특정한 추상 데이터 유 형들을 구현하는 특수-목적 프로세서들 등의 설계에 내재된 루틴들, 프로그램들, 구성요소들, 데이터 구조들,오브젝트들, 및 기능들을 포함한다. 컴퓨터-실행 가능한 지시들, 연관된 데이터 구조들, 및 프로그램 모듈들은 본 출원에서 개시된 방법들의 단계들을 실행하기 위한 프로그램 코드 수단들의 예들을 나타낸다. 이러한 실행 가능한 지시들 또는 연관된 데이터 구조들의 특정한 시퀀스는 이러한 단계들에서 설명된 기능들을 구현하기 위 한 대응 동작들의 예들을 나타낸다. 본 출원에서의 실시예들은 하드웨어 및 소프트웨어 요소들 모두를 포함할 수 있다. 소프트웨어로 구현되는 실시 예들은, 이에 제한되지 않지만, 펌웨어, 상주 소프트웨어, 마이크로코드 등을 포함한다. 프로그램 코드를 저장하고 및/또는 실행하는데 적합한 데이터 프로세싱 시스템은 시스템 버스를 통해 메모리 요 소들에 직접 또는 간접적으로 결합된 적어도 하나의 프로세서를 포함할 것이다. 메모리 요소들은 프로그램 코드 의 실제 실행 동안 이용된 로컬 메모리, 대용량 저장장치, 및 실행 동안 코드가 대용량 저장장치로부터 검색되 어야 하는 횟수들을 감소시키기 위해 적어도 몇몇 프로그램 코드의 임시 저장을 제공하는 캐시 메모리들을 포함 할 수 있다. 입력/출력 (I/O) 디바이스들 (이에 제한되지 않지만, 키보드들, 디스플레이들, 포인팅 디바이스들 등을 포함하 는) 은 직접 또는 매개 I/O 제어기들을 통해 시스템에 결합될 수 있다. 네트워크 어댑터들은 또한 데이터 프로 세싱 시스템이 매개 사설 또는 공중 네트워크들을 통해 다른 데이터 프로세싱 시스템들 또는 원격 프린터들 또 는 저장 디바이스들에 결합될 수 있게 하기 위해 시스템에 결합될 수 있다. 모뎀들, 케이블 모뎀, 및 이더넷 카 드들은 현재 이용 가능한 유형들의 네트워크 어댑터들 중 몇 가지이다. 본 출원에서의 실시예들을 실시하기 위한 대표적인 하드웨어 환경이, 도 3a 내지 도 7을 참조하여, 도 8에서 묘 사된다. 이러한 개략적인 도면은 본 출원에서의 실시예들에 따른 컴퓨팅 디바이스 의 하드웨어 구성을 예 시한다. 컴퓨팅 디바이스 는 적어도 하나의 프로세싱 디바이스 를 포함한다. 특수-목적 CPU들 은 시스템 버스 를 통해 랜덤-액세스 메모리 (RAM) , 판독-전용 메모리 (ROM) , 및 입력/출력 (I/O) 어댑터 와 같은 다양한 디바이스들에 상호 연결된다. I/O 어댑터 는 디스크 유닛들 및 테 이프 드라이브들 과 같은, 주변 디바이스들, 또는 시스템에 의해 판독 가능한 다른 프로그램 저장 디바이 스들에 연결할 수 있다. 컴퓨팅 디바이스 는 프로그램 저장 디바이스들 상에서 본 출원에서의 지시들을 판독하며 본 출원에서의 실시예들의 방법을 실행하기 위해 이들 지시들을 따를 수 있다. 컴퓨팅 디바이스 는 사용자 입력을 모으기 위해 키보드 , 마우스 , 스피커 , 마이크로폰 , 및/또는 터치 스크린 디바이스 (도시되지 않음) 와 같은 다른 사용자 인터페이스 디바이스들을 버스 에 연결하는 사용자 인터페 이스 어댑터 를 추가로 포함한다. 부가적으로, 통신 어댑터 는 데이터 프로세싱 네트워크 에 버 스 를 연결하고, 디스플레이 어댑터 는 디스플레이 디바이스 에 버스 를 연결하며, 이것은 본 출원에서의 실시예들에 따른 출력 데이터의 그래픽 사용자 인터페이스 (GUI) 를 제공하거나, 또는 예를 들어, 모니터, 프린터, 또는 송신기와 같은 출력 디바이스로서 구체화될 수 있다. 뿐만 아니라, 트랜시버 , 신호 비교기 , 및 신호 변환기 가 전기 또는 전자 신호들의 프로세싱, 송신, 수신, 비교, 및 변환을 위해 버스 와 연결될 수 있다. 특정 실시예들에 대한 앞서 말한 설명은 다른 것들이, 현재 지식을 이용함으로써, 일반적인 개념으로부터 벗어 나지 않고 이러한 특정 실시예들을 쉽게 수정하고 및/또는 다양한 애플리케이션들을 위해 적응시킬 수 있으며, 그러므로 이러한 적응화들 및 수정들은 개시된 실시예들의 등가물들의 의미 및 범위 내에 포괄되어야 하며 그러 도록 의도된다는 실시예들의 일반적인 특징을 더 완전하게 드러낼 것이다. 본 출원에서 이용된 어법 또는 전문 용어는 제한이 아닌 설명의 목적을 위한 것임을 이해할 것이다. 그러므로, 본 출원에서의 실시예들은 바람직한"}
{"patent_id": "10-2022-7018119", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "실시예들에 대하여 설명되었지만, 이 기술분야에서의 숙련자들은 본 출원에서의 실시예들이 첨부된 청구항들의 사상 및 범위 내에서의 수정을 이용하여 실시될 수 있다는 것을 인식할 것이다. 도면 도면1 도면2 도면3a 도면3b 도면3c 도면4 도면5 도면6a 도면6b 도면6c 도면7 도면8"}
{"patent_id": "10-2022-7018119", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 출원에서의 실시예들은 도면들을 참조하여 다음의 상세한 설명으로부터 더 잘 이해될 것이다. 도 1은 종래 기술에 따른 종래의 라디오 액세스 네트워크 (RAN) 아키텍처의 블록도이다; 도 2는 종래 기술에 따른 종래의 가상 라디오 액세스 네트워크 (vRAN) 아키텍처의 대표적인 시스템 다이어그램 이다; 도 3a는 본 출원에서의 몇몇 실시예들에 따른 하나 이상의 RAN 하드웨어 플랫폼들에 걸쳐 이식 가능한 가상 라 디오 액세스 네트워크 (vRAN) 의 프로비저닝을 위한 가상 라디오 액세스 네트워크 (vRAN) 시스템을 예시하는 블 록도이다; 도 3b는 본 출원에서의 몇몇 실시예들에 따른 도 3a의 가상화된 라디오 액세스 네트워크 (vRAN) 시스템의 확대 도를 예시한다; 도 3c는 본 출원에서의 몇몇 실시예들에 따른 도 3b의 RAN 하이퍼바이저의 확대도이다; 도 4는 본 출원에서의 몇몇 실시예들에 따라 직교 주파수-분할 다중화 (OFDM) 신호들 및 직교 주파수-분할 다중 화 (OFDM) 서브-캐리어들 간의 관계를 예시하는 그래프 다이어그램이다; 도 5는 본 출원에서의 몇몇 실시예들에 따라 (i) RAN 조직자 또는 (ii) 도 3b의 RAN 하이퍼바이저 중 적어도 하 나에 대한 입력들을 북키핑하고 최적화하기 위한 하이퍼모니터 기능의 대표적인 블록도를 예시한다; 도 6a 내지 도 6c는 본 출원에서의 실시예들에 따라 Intel Xeon, 디지털 신호 프로세서 (예컨대, TI로부터의), 또는 필드 프로그램 가능한 게이트 어레이 (FPGA) 환경과 같은 통상적인 COTS 프로세서들에서 프로세싱 요소들 (PE) 을 포함하는 RAN 하드웨어에 신호 체인들을 매핑하는 것을 예시하는 대표적인 뷰들이다; 도 7은 본 출원에서의 몇몇 실시예들에 따른 하나 이상의 RAN 하드웨어 플랫폼들에 걸쳐 이식 가능한 가상 라디 오 액세스 네트워크 (vRAN) 를 프로비저닝하는 방법을 예시하는 흐름도이다; 및 도 8은 본 출원에서의 몇몇 실시예들에 따른 컴퓨터 아키텍처의 개략도이다."}
