# npu-verilog

**VersÃ£o Verilog da arquitetura NPU V7.1**  
Baseado no datasheet *"NPU V7.1 Datasheet + User Manual"* desenvolvido por Tianchen Yu, Tianrui Wang, Yufei Jin e Peter Kinget (Columbia University, 2023).

---

## ğŸ“‚ Estrutura do repositÃ³rio

```
npu-verilog/
â”œâ”€â”€ README.md
â”œâ”€â”€ LICENSE
â”œâ”€â”€ docs/
â”‚   â””â”€â”€ NPU_V7.1_Datasheet.pdf
â”œâ”€â”€ rtl/
â”‚   â”œâ”€â”€ npu_top.v
â”‚   â”œâ”€â”€ mac.v
â”‚   â”œâ”€â”€ relu.v
â”‚   â”œâ”€â”€ piso.v
â”‚   â”œâ”€â”€ fifo.v
â”‚   â””â”€â”€ mux_out.v
â”œâ”€â”€ tb/
â”‚   â”œâ”€â”€ tb_npu_top.v
â”‚   â””â”€â”€ tb_mac.v
â””â”€â”€ .gitignore
```

---

## ğŸ¯ Objetivo

Implementar em **Verilog** os mÃ³dulos principais da NPU V7.1:

- **MAC (Multiplicadorâ€“Acumulador)** com entrada de bias via MUX e saturaÃ§Ã£o.  
- **ReLU** configurÃ¡vel, com sinais de bypass (`BYPASS_ReLU1/2`) e enable (`EN_ReLU`).  
- **PISO_OUT** para conversÃ£o de dois outputs de 16 bits em quatro de 8 bits.  
- **FIFO de saÃ­da** (128 profundidade) com flags `FULL` e `EMPTY`.  
- **MUX de saÃ­da** com seleÃ§Ã£o `SEL_OUT[2:0]` entre FIFO, PISO_OUT, comparador etc.  
- **NPU_TOP** integrando todos os mÃ³dulos com controle via registradores e sinais de estado.  

---

## âš™ï¸ Como usar

### Requisitos
- Simulador HDL: Icarus Verilog, ModelSim ou Verilator  

---

## ğŸ”‘ MÃ³dulos principais

| MÃ³dulo       | FunÃ§Ã£o |
|--------------|--------|
| `mac.v`      | Unidade de multiplicaÃ§Ã£o e acumulaÃ§Ã£o com saturaÃ§Ã£o. |
| `relu.v`     | ReLU configurÃ¡vel, permite bypass ou ativaÃ§Ã£o seletiva. |
| `piso.v`     | Parallel-Input Serial-Output para reorganizar saÃ­das. |
| `fifo.v`     | FIFO sÃ­ncrona (128 entradas), flags `FULL`/`EMPTY`. |
| `mux_out.v`  | Multiplexador de saÃ­da controlado por `SEL_OUT[2:0]`. |
| `npu_top.v`  | MÃ³dulo principal, integra todos os blocos e sinais de controle. |

---

## ğŸš€ PrÃ³ximos passos

- Adicionar comparador para seleÃ§Ã£o de maior valor.  
- Expandir testbenches cobrindo todos os modos operacionais.  
- Gerar documentaÃ§Ã£o detalhada de sinais e temporizaÃ§Ãµes.  
- Implementar versÃ£o sintetizÃ¡vel em FPGA.  

---

## ğŸ“œ LicenÃ§a

Este projeto pode ser distribuÃ­do sob a licenÃ§a **MIT**, **BSD 3-Clause** ou **Apache 2.0** (a definir).  

---

## ğŸ“– ReferÃªncias

1. Datasheet e manual de usuÃ¡rio *NPU V7.1* â€” Tianchen Yu et al., Columbia University, 2023.  
   [PÃ¡gina do projeto](https://www.ee.columbia.edu/~kinget/EE6350_S23/team08_npu_website/architecture.html)

---

## ğŸ¤ ContribuiÃ§Ãµes

ContribuiÃ§Ãµes sÃ£o bem-vindas!  
Abra uma *issue* ou *pull request* com suas melhorias, correÃ§Ãµes ou sugestÃµes.
