- RISC-Vとチップレットの話
- 普通のHigh-performanceなものがないよね -> Ascalon
- RISC-Vアプリケーションプロファイルを満たす．Rich OSを動かすためのもの
- 似たようなチップをRapidusと一緒に作っている，BoWを使っている(UCIeではない)
- Ascalon automotive IP．エラー訂正，検出等が増えた
- AI用プロセッサ，TのなかにRISC-Vコア5個
- Open Chiplet Atlas Architecture (OCA) for chip-interoperability in 5 layers
  - 同じ規格なのに，企業によって微妙に繋がらないのを解決したい
  - チップレット間での電力融通
- UCIe, BoWみたいな高性能なものは注目を集めやすい，ただし事前にハンドシェイクする必要がある
- 制御はI3Cみたいな低性能な使いやすいインターフェースを使う
  - OCAで定義している

- チップレットのモチベーション
  - 歩留まり
    - でかいチップはアドバンテージがあるが
    - 小さいチップレットはない．既に歩留まりは高い
    - UCIeとかを使うと10%から20%面積が増える
      - その分，歩留まりを向上させないとうまみがない
      - 小さく分割しすぎてもコストが上がる
  - 再利用性
    - 長期のロードマップが必要
      - その世代の最適解に依存してチップレットとしての最適解を活かせない
  - composability
    - CPU+GPUシステムを作ろうとする
    - UCIeは電力的に10倍お得（PCIe比較）
    - チャネルリーチ
       - UCIe advancedは2mm程度
       - UCIe standardは20mmあるが性能定期にバンド幅はだいぶ変わってくる．
       - Phiの位置のエコシステムも重要
       - 同チップレットを並べるか
- Deadlock Free Packet Routing
  - Chipletによって内部ネットワークが異なる
  - うっかりつなげるとデッドロックする
- プロトコル

