<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:04:46.446</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.02.12</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7027111</applicationNumber><claimCount>29</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>이벤트 기반 이미지 센서 및 픽셀 회로의 어레이로부터 이벤트 판독</inventionTitle><inventionTitleEng>READOUT OF EVENTS FROM AN ARRAY OF AN EVENT-BASED IMAGE SENSOR AND PIXEL CIRCUIT</inventionTitleEng><openDate>2022.10.18</openDate><openNumber>10-2022-0140507</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.01.09</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.08.04</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H04N 25/75</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H04N 25/771</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H04N 25/779</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H04N 25/76</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H04N 25/443</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H04N 25/47</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H04N 25/50</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 회로는 이벤트 비전 센서 라인의 픽셀에 전기적으로 연결된 선택 회로를 포함한다. 선택 회로는 라인의 활성 픽셀로부터 활성화 신호를 수신하고, 활성화 신호 수신에 응답하여 확인 신호를 생성하고, 확인 신호를 라인의 픽셀에 전송하도록 구성된다. 회로는 또한 라인의 픽셀들 중에서 선택 회로까지의 거리가 가장 큰 픽셀에 전기적으로 결합된 제어 회로를 포함한다. 제어 회로는 선택 회로로부터 확인 신호를 수신하고 확인 신호 수신에 응답하여 프로세스 판독 신호를 생성하도록 구성된다. 회로는 또한 라인의 픽셀에 전기적으로 결합되고 프로세스 판독 신호를 수신한 후에 선택 회로, 제어 회로, 및 라인의 픽셀의 리셋을 일으키도록 구성된 인터페이스 회로를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.08.19</internationOpenDate><internationOpenNumber>WO2021160859</internationOpenNumber><internationalApplicationDate>2021.02.12</internationalApplicationDate><internationalApplicationNumber>PCT/EP2021/053551</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 이벤트 비전 센서의 픽셀들로부터 데이터를 샘플링하기 위한 회로로서,이벤트 비전 센서의 라인의 픽셀들에 전기적으로 결합된 선택 회로라인의 픽셀들 중에서 상기 선택 회로에 최대 거리에 있는 픽셀에 전기적으로 결합되는 제어 회로, 및상기 라인의 픽셀들에 전기적으로 결합되는 인터페이스 회로를 포함하되,상기 선택 회로는, 라인의 활성 픽셀로부터 활성화 신호를 수신하도록 구성되고, 활성화 신호 수신에 응답하여 확인 신호를 생성하도록 구성되며, 그리고, 상기 라인의 픽셀들에 확인 신호를 전송하도록 구성되고, 상기 라인의 각각의 픽셀은 확인 신호를 수신할 때 해당 픽셀이 활성 상태일 경우 판독 요청 신호를 생성하도록 구성되며, 상기 제어 회로는, 상기 선택 회로로부터 확인 신호를 수신하도록 구성되고, 그리고, 확인 신호 수신에 응답하여 프로세스-판독 신호를 생성하도록 구성되며,상기 인터페이스 회로는 상기 프로세스-판독 신호를 수신 후 상기 선택 회로, 제어 회로, 및 라인의 픽셀들을 리셋시키도록 구성되는, 데이터 샘플링 회로.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 인터페이스 회로는, 상기 프로세스 판독 신호의 수신에 응답하여 부하 신호를 생성하도록 더 구성되는 데이터 샘플링 회로.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 인터페이스 회로 및 선택 회로에 전기적으로 결합되는 판독 컨트롤러를 더 포함하고, 상기 판독 컨트롤러는 상기 인터페이스 회로로부터 부하 신호를 수신하는 것에 응답하여 선택 회로, 제어 회로, 및 라인의 픽셀들을 리셋하도록 구성되는, 데이터 샘플링 회로.</claim></claimInfo><claimInfo><claim>4. 제1항 내지 제3항 중 어느 한 항에 있어서, 픽셀이 확인 신호를 수신할 때 픽셀에 의해 결정된 시간적 대비가 임계값을 초과하는 경우 라인 중 일 픽셀에 의해 상기 판독 요청 신호가 생성되는 데이터 샘플링 회로.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 판독 요청 신호는 시간적 대비의 양의 변화를 나타내는 제1 상태 및 시간적 대비의 음의 변화를 나타내는 제2 상태를 포함하는 데이터 샘플링 회로.</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 인터페이스 회로는 상기 판독 요청 신호를 수신하는 것에 응답하여 상기 판독 요청 신호를 생성한 픽셀로부터 데이터 신호를 수신하도록 더 구성되는 데이터 샘플링 회로.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 라인의 픽셀들 및 상기 선택 회로에 전기적으로 결합된 어드레스 인코딩 회로를 더 포함하며, 상기 어드레스 인코딩 회로는 상기 선택 회로로부터 확인 신호를 수신하는 것에 응답하여 상기 판독 요청 신호를 생성한 픽셀에 대한 어드레스 신호를 생성하도록 구성되는, 데이터 샘플링 회로.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 인터페이스 회로 및 어드레스 인코딩 회로에 전기적으로 결합된 포매팅 회로를 더 포함하며, 상기 포매팅 회로는, 인터페이스 회로로부터 데이터 신호를 수신하고, 어드레스 인코딩 회로로부터 어드레스 신호를 수신하도록 구성되며, 데이터 신호 및 어드레스 신호를 사용하여 출력 데이터를 생성하도록 구성되는, 데이터 샘플링 회로.</claim></claimInfo><claimInfo><claim>9. 제6항 내지 제8항 중 어느 한 항에 있어서,상기 인터페이스 회로 및 라인 선택 회로에 전기적으로 결합된 타이머 회로를 더 포함하며, 상기 타이머 회로는, 활성화 신호를 수신한 것에 응답하여 상기 선택 회로에 의해 생성된 시작 신호를 수신하도록 구성되고, 상기 시작 신호를 수신한 타임스탬프로부터 임계 시간을 초과하는 시간 간격 후에 인터페이스 회로에 의해 데이터 신호가 수신되지 않으면 선택 회로, 제어 회로 및 라인의 픽셀들을 리셋하도록 구성되는, 데이터 샘플링 회로.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 판독 컨트롤러는 타이머 회로를 포함하는, 데이터 샘플링 회로.</claim></claimInfo><claimInfo><claim>11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 제어 회로는,라인의 모든 픽셀들이 확인 신호를 수신한 후 확인 신호를 수신하도록 구성되는, 데이터 샘플링 회로.</claim></claimInfo><claimInfo><claim>12. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 확인 신호를 수신할 때 상기 라인의 어떤 픽셀도 활성화되지 않는, 데이터 샘플링 회로.</claim></claimInfo><claimInfo><claim>13. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 활성화 신호는 감광 소자에 충돌하는 광의 밝기에 응답하여 상기 활성 픽셀의 상기 감광 소자에 의해 생성되는, 데이터 샘플링 회로.</claim></claimInfo><claimInfo><claim>14. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 활성화 신호는 상기 활성 픽셀에 의해 결정된 시간적 대비가 임계값을 초과할 때 상기 활성 픽셀에 의해 생성되는, 데이터 샘플링 회로.</claim></claimInfo><claimInfo><claim>15. 이벤트 비전 센서의 픽셀로부터 데이터를 샘플링하기 위한 회로로서,이벤트 비전 센서의 라인의 픽셀들에 전기적으로 결합된 라인 선택 회로라인의 픽셀들에 전기적으로 결합된 인터페이스 회로, 및상기 인터페이스 회로 및 라인 선택 회로에 전기적으로 결합된 타이머 회로를 포함하되,상기 라인 선택 회로는, 라인의 활성 픽셀로부터 활성화 신호를 수신하도록 구성되고, 활성화 신호 수신에 응답하여 확인 신호 및 시작 신호를 생성하도록 구성되며, 그리고, 상기 라인의 픽셀들에 확인 신호를 전송하도록 구성되고, 상기 라인의 각각의 픽셀은 확인 신호를 수신할 때 해당 픽셀이 활성 상태일 경우 판독 요청 신호를 생성하도록 구성되며,상기 인터페이스 회로는, 판독 요청 신호를 수신함에 응답하여 판독 요청 신호를 생성한 픽셀로부터 데이터 신호를 수신하도록 구성되고,상기 타이머 회로는, 라인 선택 회로로부터 시작 신호를 수신하도록 구성되고, 그리고 시작 신호를 수신하는 타임스탬프로부터의 시간 간격이 임계 시간을 넘어선 후, 인터페이스 회로에 의해 데이터 신호가 전혀 수신되지 않을 때, 라인 선택 회로 및 라인의 픽셀들을 리셋하도록 구성되는, 데이터 샘플링 회로.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 인터페이스 회로 및 라인 선택 회로에 전기적으로 결합되는 판독 컨트롤러를 더 포함하며, 상기 판독 컨트롤러는, 시작 신호를 수신하는 타임스탬프로부터의 시간 간격이 임계 시간을 넘어선 후, 인터페이스 회로에 의해 데이터 신호가 수신되지 않으면, 라인 선택 회로, 제어 회로, 및 라인의 픽셀들을 리셋하도록 구성되는, 데이터 샘플링 회로.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 판독 컨트롤러는 타이머 회로를 포함하는, 데이터 샘플링 회로.</claim></claimInfo><claimInfo><claim>18. 제15항 내지 제17항 중 어느 한 항에 있어서,라인의 픽셀들 및 라인 선택 회로에 전기적으로 결합된 어드레스 인코딩 회로를 더 포함하며, 상기 어드레스 인코딩 회로는, 상기 라인 선택 회로로부터 확인 신호를 수신하는 것에 응답하여 판독 요청 신호를 생성한 픽셀에 대한 어드레스 신호를 생성하도록 구성되는, 데이터 샘플링 회로.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 인터페이스 회로 및 어드레스 인코딩 회로에 전기적으로 결합된 포매팅 회로를 더 포함하며, 상기 포매팅 회로는, 인터페이스 회로로부터 데이터 신호를 수신하고, 어드레스 인코딩 회로로부터 어드레스 신호를 수신하도록 구성되고, 데이터 신호 및 어드레스 신호를 사용하여 출력 데이터를 생성하도록 구성되는, 데이터 샘플링 회로.</claim></claimInfo><claimInfo><claim>20. 제15항에 있어서, 상기 픽셀이 상기 확인 신호를 수신할 때 상기 픽셀에 의해 결정된 시간적 대비가 임계값을 초과하는 경우, 상기 판독 요청 신호가 상기 라인의 일 픽셀에 의해 생성되는, 데이터 샘플링 회로.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서, 상기 판독 요청 신호는 시간적 대비의 양의 변화를 나타내는 제1 상태 및 시간적 대비의 음의 변화를 나타내는 제2 상태를 포함하는, 데이터 샘플링 회로.</claim></claimInfo><claimInfo><claim>22. 제15항 내지 제21항 중 어느 한 항에 있어서, 상기 활성화 신호는 감광 소자에 충돌하는 광의 밝기에 응답하여 상기 활성 픽셀의 상기 감광 소자에 의해 생성되는, 데이터 샘플링 회로.</claim></claimInfo><claimInfo><claim>23. 제15항 내지 제21항 중 어느 한 항에 있어서, 활성 픽셀에 의해 결정된 시간적 대비가 임계값을 초과할 때 상기 활성화 신호가 상기 활성 픽셀에 의해 생성되는, 데이터 샘플링 회로.</claim></claimInfo><claimInfo><claim>24. 이미지 센서에 사용하기 위한 픽셀 회로로서,비교기의 입력 신호가 제1 조건과 일치할 때 제1 판독 요청 신호를 생성하도록 구성된 비교기 - 상기 입력 신호는 감광 소자에 충돌하는 광의 밝기에 응답하여 감광 소자로부터 생성됨; 그리고제1 세트 입력, 제1 리셋 입력, 및 제1 출력을 포함하는 제1 래치 회로 - 상기 제1 리셋 입력 및 상기 제1 출력은 인터페이스 회로에 전기적으로 결합되고, 상기 제1 세트 입력은 상기 비교기에 전기적으로 결합됨 -를 포함하되, 상기 제1 래치 회로는, 비교기로부터 제1 세트 입력에 의해 제1 판독 요청 신호를 수신하도록 구성되고, 제1 판독 요청 신호를 인터페이스 회로에 출력하도록 구성되며, 신호를 수신하지 않도록 제1 세트 입력을 잠그도록 구성되고, 제1 리셋 입력에 의해 인터페이스 회로로부터 확인 신호를 수신하는 것에 응답하여 새로운 신호를 수신하기 위해 제1 세트 입력을 리셋하도록 구성되는, 픽셀 회로.</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서, 상기 비교기는 상기 비교기의 입력 신호가 제2 조건과 일치할 때 제2 판독 요청 신호를 생성하도록 더 구성되는, 픽셀 회로.</claim></claimInfo><claimInfo><claim>26. 제25항에 있어서,제2 세트 입력, 제2 리셋 입력, 및 제2 출력을 포함하는 제2 래치 회로를 더 포함하되, 상기 제2 리셋 입력 및 상기 제2 출력은 인터페이스 회로에 전기적으로 결합되고, 상기 제2 세트 입력은 상기 비교기에 전기적으로 결합되고 구성되며, 상기 제2 래치 회로는, 비교기로부터 제2 세트 입력에 의해 제2 판독 요청 신호를 수신하도록 구성되고, 제2 판독 요청 신호를 상기 인터페이스 회로에 출력하도록 구성되며, 신호를 수신하지 않도록 상기 제2 세트 입력을 잠그도록 구성되고, 제2 리셋 입력에 의해 인터페이스 회로로부터 확인 신호를 수신하는 것에 응답하여 새로운 신호를 수신하기 위해 제2 세트 입력을 리셋하도록 구성되는, 픽셀 회로.</claim></claimInfo><claimInfo><claim>27. 제24항 내지 제26항 중 어느 한 항에 있어서, 상기 제1 조건은 상기 입력 신호에 의해 표시되는 시간적 대비가 제1 임계값을 초과하는 경우를 포함하는, 픽셀 회로.</claim></claimInfo><claimInfo><claim>28. 제27항에 있어서, 상기 제2 조건은 상기 입력 신호에 의해 표시되는 시간적 대비가 제2 임계값을 초과하는 경우를 포함하는, 픽셀 회로.</claim></claimInfo><claimInfo><claim>29. 제28항에 있어서, 상기 제1 판독 요청 신호는 시간적 대비의 양의 변화를 나타내고, 상기 제2 판독 요청 신호는 시간적 대비의 음의 변화를 나타내는, 픽셀 회로.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>프랑스 ***** 파리 뤼 뒤 포브르 생 앙투안 **</address><code>520190255186</code><country>프랑스</country><engName>PROPHESEE</engName><name>프로페시</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>독일 ***** 프라이...</address><code> </code><country> </country><engName>MATOLIN, Daniel</engName><name>마톨린 다니엘</name></inventorInfo><inventorInfo><address>프랑스 ***** 브뇌 레...</address><code> </code><country> </country><engName>FINATEU, Thomas</engName><name>피나투 토마스</name></inventorInfo><inventorInfo><address>스페인 ...</address><code> </code><country> </country><engName>GIULIONI, Massimiliano</engName><name>줄리오니 마시밀리아노</name></inventorInfo><inventorInfo><address>오스트리아 **** 바트 ...</address><code> </code><country> </country><engName>POSCH, Christoph</engName><name>포슈 크리스토프</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 ***, **,**층(역삼동, 동희빌딩)</address><code>920011000059</code><country>대한민국</country><engName>AJU INTERNATIONAL LAW &amp; PATENT GROUP</engName><name>특허법인아주</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.02.14</priorityApplicationDate><priorityApplicationNumber>62/976,868</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.08.04</receiptDate><receiptNumber>1-1-2022-0818925-78</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.09.15</receiptDate><receiptNumber>1-5-2022-0137104-64</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.01.09</receiptDate><receiptNumber>1-1-2024-0032919-59</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.10.20</receiptDate><receiptNumber>9-5-2025-1009643-28</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227027111.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c938c50137cf5541124cd065d5a4d1e64ba0c200ba40a7c64b14304a18f2098b7ae2292ac8de524ab41cde498a6999bca17e7d767cec7950f43</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf82214ccd4e0cdd3f648fd7c5c9b7f4f406b263f8019b061ba1e64843fbbd70a8d9194aaad97deafbdc2415728510aa5c620d7cb700c8e894</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>