--Roberd Otoniel Meza Sainz
-- A01801490
-- Descripci칩n de la funci칩n del archivo VHD

library ieee;
use ieee.std_logic_1164.all;

--entity es algo que siempre debe de tener un archivo VHDL
entity HA is 
--En port defino entradas y salidas, 
	port(A, B: in std_logic; 
	S, Co: out std_logic);
end entity;

architecture RTL of HA is 
	--aqui es donde se definen se침ales variables y dem치s
	begin 
		S	<= A xor B;
		Co <= A and B;
end architecture;


		