\documentclass[letterpaper]{sae}
\usepackage[spanish]{babel}%Para el español
\usepackage[utf8]{inputenc}%para los acentos
\usepackage{times}
\PaperTitle{Implementación de una ALU en verilog sobre FPGA Spartan3E}
\AddAuthor{Morales Esteban, Salamandri Santiago, Uboldi Marino}{FCEFyN, UNC, Argentina}
\PaperNumber{Trabajo Páctico Nro. 1}
\savebox{\saecopyrightbox}{%
    {\fontfamily{\familydefault}\fontsize{8}{10}%
      \fontseries{m}\fontshape{n}\selectfont%
      Repositorio: hhtp://github.com/Andresteve07/ARQ\_TP1\_ALU}%
    }%
%\SAECopyright{1999}
\usepackage{graphicx} % Required for including pictures
\usepackage{float} % Allows putting an [H] in \begin{figure} to specify the exact location of the figure

\usepackage{tikz}

\graphicspath{{Imagenes/}}

\usepackage{listings}
\usepackage{color}
\usepackage{textcomp}
%\definecolor{listinggray}{gray}{0.9}
%\definecolor{lbcolor}{rgb}{0.9,0.9,0.9}

\usetikzlibrary{shadows}
\usetikzlibrary{shapes.symbols}

\def\codefont{
%\fontspec{Courier New}
\fontsize{9pt}{11pt}\selectfont}
\definecolor{codebgcolor}{HTML}{EDEDED}
\newenvironment{code}
{\begin{center}
\begin{tikzpicture}
\node [%shade,%rellena el fondo con un gradiente
	   %top color=black!1,%parametro de gradiente
	   %bottom color=black!12,%parametro de gradiente
	   draw,%dibuja la línea de contorno 
	   %drop shadow,%dibuja una sombra
	   fill=codebgcolor,%rellena el fondo con color plano
	   rounded corners=5pt,	   
	   ]
\bgroup
\bgroup\codefont
\begin{tabular}{l}}
{\end{tabular}
\egroup
\egroup;
\end{tikzpicture}
\end{center}}
 
\definecolor{dkgreen}{rgb}{0,0.6,0}
\definecolor{gris_oscuro}{rgb}{0.6,0.6,0.6}



\lstset{
	numbers = left,
	numberstyle=\tiny\color{gray},  % the style that is used for the line-numbers
	stepnumber=1,                   % the step between two line-numbers. If it's 1, each line will be numbered
	numbersep=5pt,                  % how far the line-numbers are from the code
	basicstyle=\footnotesize,%153,0,107
	keywordstyle=\bfseries,%\color[rgb]{0,0,1} 0,0,230
	commentstyle=\color[rgb]{0.4,0.4,0.4},%\color{gris_oscuro}
	language=verilog,
        upquote=true,
        aboveskip={1.5\baselineskip},
        columns=fixed,
        showstringspaces=false,
        extendedchars=true,
        breaklines=true,
        prebreak = \raisebox{0ex}[0ex][0ex]{\ensuremath{\hookleftarrow}},
}

%\lstset{
%	backgroundcolor=\color{lbcolor},
%	tabsize=4,
%	rulecolor=,
%	language=verilog,
%        basicstyle=\scriptsize,
%        upquote=true,
%        aboveskip={1.5\baselineskip},
%        columns=fixed,
%        showstringspaces=false,
%        extendedchars=true,
%        breaklines=true,
%        prebreak = \raisebox{0ex}[0ex][0ex]{\ensuremath{\hookleftarrow}},
%        frame=single,
%        showtabs=false,
%        showspaces=false,
%        showstringspaces=false,
%        identifierstyle=\ttfamily,
%        keywordstyle=\ttfamily\color[rgb]{0,0,1},
%        commentstyle=\ttfamily\color[rgb]{0.133,0.445,0.133},
%        stringstyle=\ttfamily\color[rgb]{0.627,0.126,0.941},
%}

\begin{document}
\maketitle
\section{abstract}
En computación, la unidad aritmético lógica, también conocida como ALU (siglas en inglés de arithmetic logic unit), es un circuito digital que calcula operaciones aritméticas (como suma, resta, multiplicación, etc.) y operaciones lógicas (si, y, o, no), entre dos números.

\section{Consigna Implementada}
\begin{itemize}
	\item Implementar una ALU sobre FPGA.
	\item Utilizar las placas de desarrollo Basys II.
	\item La ALU debe ser parametrizable (bus de datos) para poder ser utilizada posteriormente en el trabajo final.
	\item Validar el desarrollo por medio de Test Bench.
	\item La ALU deberá realizar las siguientes operaciones:
	\begin{center}
	\begin{tabular}{|c|c|}
		\hline 
		Operación & Código\tabularnewline
		\hline 
		\hline 
		ADD & 100000\tabularnewline
		\hline 
		SUB & 100010\tabularnewline
		\hline 
		AND & 100100\tabularnewline
		\hline 
		OR & 100101\tabularnewline
		\hline 
		XOR & 100110\tabularnewline
		\hline 
		SRA & 000011\tabularnewline
		\hline 
		SRL & 000010\tabularnewline
		\hline 
		NOR & 100111\tabularnewline
		\hline 
	\end{tabular}
	\end{center}
\end{itemize}

\section{Desarrollo}
Se implementa una ALU de 8 bits (bus de datos parametrizable) en FPGA, la cual se divide en 3 módulos:

\begin{itemize}
	\item Calculadora: Módulo encargado de instanciar los otros módulos.
	\item Cargador: Módulo encargado de inicializar los valores de los registros.
	\item ALU: Módulo encargado de realizar las operaciones tabuladas en los requerimientos.
\end{itemize}

\section{Descripción}
\subsection{Cargador}
\begin{verbatim}
cargador(entrada,boton_a,boton_b,
		boton_op,a,b,op);
\end{verbatim}

\begin{figure}[H] % Example image
\center{\includegraphics[width=0.7\linewidth]{cargador}}
\label{fig:cargador}
\end{figure}

\subsubsection{Entradas}
\begin{itemize}
	\item entrada: Es el registro de entrada de ancho de bus parametrizable.
	\item boton\_a: Cuando esta entrada está en '1' carga el valor de la entrada en la salida a;
	\item boton\_b: Cuando esta entrada está en '1' carga el valor de la entrada en la salida b;
	\item boton\_op: Cuando esta entrada está en '1' carga el valor de la entrada en la salida op;
\end{itemize}
\subsubsection{Salidas}
\begin{itemize}
	\item a: Este registro de salida será un operando de la ALU.
	\item b: Este registro de salida será un operando de la ALU.
	\item op: Este registro de salida será el código de operación de la ALU. 
\end{itemize}
\subsection{ALU}
\begin{verbatim}
alu(a,b,op,rdo,carry,zero);
\end{verbatim} 

\begin{figure}[H] % Example image
\center{\includegraphics[width=0.7\linewidth]{alu}}
\label{fig:alu}
\end{figure}

\subsubsection{Entradas}
\begin{itemize}
	\item a: Este registro de entrada es un operando de la ALU.
	\item b: Este registro de entrada es un operando de la ALU.
	\item op: Este registro de entrada es el código de operación de la ALU.
\end{itemize}
\subsubsection{Variables Internas}
\begin{itemize}
	\item \begin{verbatim}
		wire [`BUS_DAT_MSB+1:0] resultado;
	\end{verbatim}
	Se utiliza una sola variable interna de tipo "wire" para almacenar el
	resultado de la función "funcion\_alu" 
\end{itemize}
\subsubsection{Salidas}
\begin{itemize}
	\item rdo: Este registro almacena el resultado de la operación de la ALU.
	\item carry: Este registro de un bit representa el carry de la operación.
	\item zero: Este registro de un bit es la bandera de zero de la operación.
\end{itemize}
\subsection{Calculadora}
\begin{verbatim}
module calculadora(entrada,boton_a,boton_b,
boton_op,rdo,carry,zero);
\end{verbatim}

\begin{figure}[H] % Example image
\center{\includegraphics[width=0.7\linewidth]{calculadora}}
\label{fig:calculadora}
\end{figure}

Como la calculadora es el módulo que instancia a los otros dos módulos las entradas serán iguales a las entradas de uno
y las salidas serán iguales a las salidas del otro.

\begin{figure}[H] % Example image
\center{\includegraphics[height=0.5\textheight]{todo}}
\label{fig:todo}
\end{figure}

\section{Validación}
A continuación se muestran los resultados de los testbench
realizados sobre todas las operaciones implementadas, el código es el siguiente:
\begin{code}
{\fontfamily{\ttdefault}\selectfont
\begin{lstlisting}
`include "definiciones.vh"
module ALU_tb;

	// Inputs
	reg [7:0] a;
	reg [7:0] b;
	reg [5:0] op;

	// Outputs
	wire [7:0] rdo;
	wire carry;
	wire zero;

	alu #(8,6) uut(
		.a(a), 
		.b(b), 
		.op(op), 
		.rdo(rdo), 
		.carry(carry), 
		.zero(zero)
	);

	initial begin
		a = 0;
		b = 0;
		op = 0 ;
		#20;
//-------ADD-----------------------------//
		a = 250;
		b = 20;
		op = `ADD ;
		#20;
//-------SUB-----------------------------//
		a = 250;
		b = 20;
		op = `SUB ;
		#20;
//-------SUB_zero------------------------//
		a = 250;
		b = 250;
		op = `SUB ;
		#20;
//-------AND-----------------------------//
		a = 8'b10101010;
		b = 8'b11110000;
		op = `AND ;
		#20;		
//-------OR-----------------------------//
		a = 8'b10101010;
		b = 8'b11110000;
		op = `OR ;
		#20;		
//-------XOR-----------------------------//
		a = 8'b10101010;
		b = 8'b11110000;
		op = `XOR ;
		#20;
//-------NOR-----------------------------//
		a = 8'b10101010;
		b = 8'b11110000;
		op = `NOR ;
		#20;		
//-------SRA-----------------------------//
		a = 8'b11000000;
		b = 8'b00000011;
		op = `SRA ;
		#20;		
//-------SRL-----------------------------//
		a = 8'b11000000;
		b = 8'b00000011;
		op = `SRL ;
		#20; 

	end
      
endmodule
\end{lstlisting}}
\end{code}

Para las pruebas se fueron cambiando los valores de “entrada”, 
para cargar los registros con los valores que prueben mejor cada una de las operaciones.

\verb+ADD (binario 100000)+\\

\begin{center}
	\begin{tabular}{|c|c|}
		\hline 
		Variable & Valor\tabularnewline
		\hline 
		\hline 
		a & 250\tabularnewline
		\hline 
		b & 20\tabularnewline
		\hline 
		op & 100000\tabularnewline
		\hline 
		resultado & 14 + (carry)\tabularnewline
		\hline 
	\end{tabular}
\end{center}

\vspace{5 mm}

Teniendo en cuenta el carry (256 por ser bit 9) mas 14 se tiene 270.


\verb+SUB (binario 100010)+\\

\begin{center}
	\begin{tabular}{|c|c|}
		\hline 
		Variable & Valor\tabularnewline
		\hline 
		\hline 
		a & 250\tabularnewline
		\hline 
		b & 20\tabularnewline
		\hline 
		op & 100010\tabularnewline
		\hline 
		resultado & 230\tabularnewline
		\hline 
	\end{tabular}
\end{center}

\vspace{5 mm}

Se agrega una resta que active la bandera de zero.

\vspace{5 mm}

\begin{center}
	\begin{tabular}{|c|c|}
		\hline 
		Variable & Valor\tabularnewline
		\hline 
		\hline 
		a & 250\tabularnewline
		\hline 
		b & 250\tabularnewline
		\hline 
		op & 100010\tabularnewline
		\hline 
		resultado & 0 + (zero)\tabularnewline
		\hline 
	\end{tabular}
\end{center}

\vspace{5 mm}

\verb+AND (binario 100100)+\\

\begin{center}
	\begin{tabular}{|c|c|}
		\hline 
		Variable & Valor\tabularnewline
		\hline 
		\hline 
		a & 10101010\tabularnewline
		\hline 
		b & 11110000\tabularnewline
		\hline 
		op & 100100\tabularnewline
		\hline 
		resultado & 10100000\tabularnewline
		\hline 
	\end{tabular}
\end{center}

\vspace{5 mm}

\verb+OR (binario 100101)+\\

\begin{center}
	\begin{tabular}{|c|c|}
		\hline 
		Variable & Valor\tabularnewline
		\hline 
		\hline 
		a & 10101010\tabularnewline
		\hline 
		b & 11110000\tabularnewline
		\hline 
		op & 100101\tabularnewline
		\hline 
		resultado & 11111010\tabularnewline
		\hline 
	\end{tabular}
\end{center}

\vspace{5 mm}

\verb+XOR (binario 100110)+\\

\begin{center}
	\begin{tabular}{|c|c|}
		\hline 
		Variable & Valor\tabularnewline
		\hline 
		\hline 
		a & 10101010\tabularnewline
		\hline 
		b & 11110000\tabularnewline
		\hline 
		op & 100110\tabularnewline
		\hline 
		resultado & 01011010\tabularnewline
		\hline 
	\end{tabular}
\end{center}

\vspace{5 mm}

\newpage

\verb+NOR (binario 100111)+\\

\begin{center}
	\begin{tabular}{|c|c|}
		\hline 
		Variable & Valor\tabularnewline
		\hline 
		\hline 
		a & 10101010\tabularnewline
		\hline 
		b & 11110000\tabularnewline
		\hline 
		op & 100111\tabularnewline
		\hline 
		resultado & 01011010\tabularnewline
		\hline 
	\end{tabular}
\end{center}

\vspace{5 mm}

\verb+SRA (binario 000011)+\\

\begin{center}
	\begin{tabular}{|c|c|}
		\hline 
		Variable & Valor\tabularnewline
		\hline 
		\hline 
		a & 11000000\tabularnewline
		\hline 
		b & 00000011\tabularnewline
		\hline 
		op & 000011\tabularnewline
		\hline 
		resultado & 11111000\tabularnewline
		\hline 
	\end{tabular}
\end{center}

\vspace{5 mm}

\verb+SRL (binario 000010)+\\

\begin{center}
	\begin{tabular}{|c|c|}
		\hline 
		Variable & Valor\tabularnewline
		\hline 
		\hline 
		a & 11000000\tabularnewline
		\hline 
		b & 00000011\tabularnewline
		\hline 
		op & 000010\tabularnewline
		\hline 
		resultado & 00011000\tabularnewline
		\hline 
	\end{tabular}
\end{center}

\vspace{5 mm}

\newpage
\subsection{Simulación}
A continuación se muestran los resultados obtenidos de la simulación del testbench en ISim.

\begin{figure}[H] % Example image
\center{\includegraphics[height=0.8\textheight]{todas_test}}
\label{fig:todas_test}
\end{figure}

\end{document}

%%% Local Variables: 
%%% mode: latex
%%% TeX-master: t
%%% End: 