TimeQuest Timing Analyzer report for video_display
Mon Jun  8 18:28:34 2015
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'td_clk27'
 13. Slow 1200mV 85C Model Setup: 'clk50'
 14. Slow 1200mV 85C Model Setup: 'vga:vga_output|pixel_clock'
 15. Slow 1200mV 85C Model Setup: 'i2c_config_clk'
 16. Slow 1200mV 85C Model Hold: 'clk50'
 17. Slow 1200mV 85C Model Hold: 'vga:vga_output|pixel_clock'
 18. Slow 1200mV 85C Model Hold: 'td_clk27'
 19. Slow 1200mV 85C Model Hold: 'i2c_config_clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'td_clk27'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'clk50'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'i2c_config_clk'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'vga:vga_output|pixel_clock'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Slow 1200mV 85C Model Metastability Summary
 35. Slow 1200mV 0C Model Fmax Summary
 36. Slow 1200mV 0C Model Setup Summary
 37. Slow 1200mV 0C Model Hold Summary
 38. Slow 1200mV 0C Model Recovery Summary
 39. Slow 1200mV 0C Model Removal Summary
 40. Slow 1200mV 0C Model Minimum Pulse Width Summary
 41. Slow 1200mV 0C Model Setup: 'td_clk27'
 42. Slow 1200mV 0C Model Setup: 'clk50'
 43. Slow 1200mV 0C Model Setup: 'vga:vga_output|pixel_clock'
 44. Slow 1200mV 0C Model Setup: 'i2c_config_clk'
 45. Slow 1200mV 0C Model Hold: 'clk50'
 46. Slow 1200mV 0C Model Hold: 'vga:vga_output|pixel_clock'
 47. Slow 1200mV 0C Model Hold: 'i2c_config_clk'
 48. Slow 1200mV 0C Model Hold: 'td_clk27'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'td_clk27'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'clk50'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'i2c_config_clk'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'vga:vga_output|pixel_clock'
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Propagation Delay
 58. Minimum Propagation Delay
 59. Output Enable Times
 60. Minimum Output Enable Times
 61. Output Disable Times
 62. Minimum Output Disable Times
 63. Slow 1200mV 0C Model Metastability Summary
 64. Fast 1200mV 0C Model Setup Summary
 65. Fast 1200mV 0C Model Hold Summary
 66. Fast 1200mV 0C Model Recovery Summary
 67. Fast 1200mV 0C Model Removal Summary
 68. Fast 1200mV 0C Model Minimum Pulse Width Summary
 69. Fast 1200mV 0C Model Setup: 'td_clk27'
 70. Fast 1200mV 0C Model Setup: 'clk50'
 71. Fast 1200mV 0C Model Setup: 'vga:vga_output|pixel_clock'
 72. Fast 1200mV 0C Model Setup: 'i2c_config_clk'
 73. Fast 1200mV 0C Model Hold: 'clk50'
 74. Fast 1200mV 0C Model Hold: 'i2c_config_clk'
 75. Fast 1200mV 0C Model Hold: 'td_clk27'
 76. Fast 1200mV 0C Model Hold: 'vga:vga_output|pixel_clock'
 77. Fast 1200mV 0C Model Minimum Pulse Width: 'td_clk27'
 78. Fast 1200mV 0C Model Minimum Pulse Width: 'clk50'
 79. Fast 1200mV 0C Model Minimum Pulse Width: 'i2c_config_clk'
 80. Fast 1200mV 0C Model Minimum Pulse Width: 'vga:vga_output|pixel_clock'
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Propagation Delay
 86. Minimum Propagation Delay
 87. Output Enable Times
 88. Minimum Output Enable Times
 89. Output Disable Times
 90. Minimum Output Disable Times
 91. Fast 1200mV 0C Model Metastability Summary
 92. Multicorner Timing Analysis Summary
 93. Setup Times
 94. Hold Times
 95. Clock to Output Times
 96. Minimum Clock to Output Times
 97. Propagation Delay
 98. Minimum Propagation Delay
 99. Board Trace Model Assignments
100. Input Transition Times
101. Signal Integrity Metrics (Slow 1200mv 0c Model)
102. Signal Integrity Metrics (Slow 1200mv 85c Model)
103. Signal Integrity Metrics (Fast 1200mv 0c Model)
104. Setup Transfers
105. Hold Transfers
106. Report TCCS
107. Report RSKM
108. Unconstrained Paths
109. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name      ; video_display                                      ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; clk50                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50 }                      ;
; i2c_config_clk             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i2c_config_clk }             ;
; td_clk27                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { td_clk27 }                   ;
; vga:vga_output|pixel_clock ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { vga:vga_output|pixel_clock } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                        ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 32.6 MHz   ; 32.6 MHz        ; td_clk27                   ;                                                               ;
; 135.76 MHz ; 135.76 MHz      ; vga:vga_output|pixel_clock ;                                                               ;
; 146.69 MHz ; 146.69 MHz      ; clk50                      ;                                                               ;
; 823.72 MHz ; 250.0 MHz       ; i2c_config_clk             ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                  ;
+----------------------------+---------+---------------+
; Clock                      ; Slack   ; End Point TNS ;
+----------------------------+---------+---------------+
; td_clk27                   ; -14.839 ; -3426.583     ;
; clk50                      ; -5.817  ; -375.422      ;
; vga:vga_output|pixel_clock ; -3.183  ; -127.354      ;
; i2c_config_clk             ; -0.214  ; -0.214        ;
+----------------------------+---------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; clk50                      ; 0.327 ; 0.000         ;
; vga:vga_output|pixel_clock ; 0.402 ; 0.000         ;
; td_clk27                   ; 0.403 ; 0.000         ;
; i2c_config_clk             ; 0.404 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; td_clk27                   ; -3.000 ; -2136.435     ;
; clk50                      ; -3.000 ; -95.520       ;
; i2c_config_clk             ; -3.000 ; -8.140        ;
; vga:vga_output|pixel_clock ; -1.285 ; -109.225      ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'td_clk27'                                                                                                                                                                                     ;
+---------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -14.839 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.359     ; 14.978     ;
; -14.837 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.359     ; 14.976     ;
; -14.836 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.359     ; 14.975     ;
; -14.835 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.359     ; 14.974     ;
; -14.832 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.359     ; 14.971     ;
; -14.831 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.359     ; 14.970     ;
; -14.822 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.358     ; 14.962     ;
; -14.822 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.358     ; 14.962     ;
; -14.718 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.386     ; 14.830     ;
; -14.716 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.386     ; 14.828     ;
; -14.715 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.386     ; 14.827     ;
; -14.714 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.386     ; 14.826     ;
; -14.711 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.386     ; 14.823     ;
; -14.710 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.386     ; 14.822     ;
; -14.701 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.385     ; 14.814     ;
; -14.701 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.385     ; 14.814     ;
; -14.694 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.323     ; 14.869     ;
; -14.692 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.323     ; 14.867     ;
; -14.691 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.323     ; 14.866     ;
; -14.690 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.323     ; 14.865     ;
; -14.687 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.323     ; 14.862     ;
; -14.686 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.323     ; 14.861     ;
; -14.677 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.322     ; 14.853     ;
; -14.677 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.322     ; 14.853     ;
; -14.669 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.371     ; 14.796     ;
; -14.667 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.371     ; 14.794     ;
; -14.666 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.371     ; 14.793     ;
; -14.665 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.371     ; 14.792     ;
; -14.662 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.371     ; 14.789     ;
; -14.661 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.371     ; 14.788     ;
; -14.652 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.370     ; 14.780     ;
; -14.652 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.370     ; 14.780     ;
; -14.630 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.368     ; 14.760     ;
; -14.628 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.368     ; 14.758     ;
; -14.627 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.368     ; 14.757     ;
; -14.626 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.368     ; 14.756     ;
; -14.623 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.368     ; 14.753     ;
; -14.622 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.368     ; 14.752     ;
; -14.613 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.367     ; 14.744     ;
; -14.613 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.367     ; 14.744     ;
; -14.603 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.374     ; 14.727     ;
; -14.601 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.374     ; 14.725     ;
; -14.600 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.374     ; 14.724     ;
; -14.599 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.374     ; 14.723     ;
; -14.596 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.374     ; 14.720     ;
; -14.595 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.374     ; 14.719     ;
; -14.586 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.373     ; 14.711     ;
; -14.586 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.373     ; 14.711     ;
; -14.557 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a51~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.329     ; 14.726     ;
; -14.555 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a51~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.329     ; 14.724     ;
; -14.554 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a51~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.329     ; 14.723     ;
; -14.553 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a51~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.329     ; 14.722     ;
; -14.553 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a64~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.302     ; 14.749     ;
; -14.552 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a35~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.328     ; 14.722     ;
; -14.551 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a64~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.302     ; 14.747     ;
; -14.550 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a51~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.329     ; 14.719     ;
; -14.550 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a35~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.328     ; 14.720     ;
; -14.550 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a64~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.302     ; 14.746     ;
; -14.549 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a51~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.329     ; 14.718     ;
; -14.549 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a35~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.328     ; 14.719     ;
; -14.549 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a64~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.302     ; 14.745     ;
; -14.548 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a35~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.328     ; 14.718     ;
; -14.546 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a64~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.302     ; 14.742     ;
; -14.545 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a35~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.328     ; 14.715     ;
; -14.545 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a64~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.302     ; 14.741     ;
; -14.544 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a35~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.328     ; 14.714     ;
; -14.540 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a51~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.328     ; 14.710     ;
; -14.540 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a51~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.328     ; 14.710     ;
; -14.536 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a64~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.301     ; 14.733     ;
; -14.536 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a64~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.301     ; 14.733     ;
; -14.535 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a35~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.327     ; 14.706     ;
; -14.535 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a35~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.327     ; 14.706     ;
; -14.519 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.378     ; 14.639     ;
; -14.517 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.378     ; 14.637     ;
; -14.516 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.378     ; 14.636     ;
; -14.515 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.378     ; 14.635     ;
; -14.512 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.378     ; 14.632     ;
; -14.511 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.378     ; 14.631     ;
; -14.502 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.377     ; 14.623     ;
; -14.502 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.377     ; 14.623     ;
; -14.496 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a54~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.358     ; 14.636     ;
; -14.494 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a54~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.358     ; 14.634     ;
; -14.493 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a54~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.358     ; 14.633     ;
; -14.492 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a54~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.358     ; 14.632     ;
; -14.489 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a54~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.358     ; 14.629     ;
; -14.488 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a54~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.358     ; 14.628     ;
; -14.479 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a54~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.357     ; 14.620     ;
; -14.479 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a54~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.357     ; 14.620     ;
; -14.468 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a65~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.387     ; 14.579     ;
; -14.466 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a65~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.387     ; 14.577     ;
; -14.465 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.367     ; 14.596     ;
; -14.465 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a65~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.387     ; 14.576     ;
; -14.464 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a65~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.387     ; 14.575     ;
; -14.463 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.367     ; 14.594     ;
; -14.462 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.367     ; 14.593     ;
; -14.461 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.367     ; 14.592     ;
; -14.461 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a65~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.387     ; 14.572     ;
; -14.460 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a65~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.387     ; 14.571     ;
; -14.458 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.367     ; 14.589     ;
; -14.457 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.367     ; 14.588     ;
+---------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk50'                                                                                                                                     ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.817 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.082     ; 6.733      ;
; -5.817 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.082     ; 6.733      ;
; -5.817 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.082     ; 6.733      ;
; -5.817 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.082     ; 6.733      ;
; -5.786 ; i2c:i2c_master|\i2c_manager:data_count[28]  ; i2c:i2c_master|\i2c_manager:data_count[26]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.271      ;
; -5.786 ; i2c:i2c_master|\i2c_manager:data_count[28]  ; i2c:i2c_master|\i2c_manager:data_count[27]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.271      ;
; -5.786 ; i2c:i2c_master|\i2c_manager:data_count[28]  ; i2c:i2c_master|\i2c_manager:data_count[15]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.271      ;
; -5.786 ; i2c:i2c_master|\i2c_manager:data_count[28]  ; i2c:i2c_master|\i2c_manager:data_count[16]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.271      ;
; -5.786 ; i2c:i2c_master|\i2c_manager:data_count[28]  ; i2c:i2c_master|\i2c_manager:data_count[19]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.271      ;
; -5.786 ; i2c:i2c_master|\i2c_manager:data_count[28]  ; i2c:i2c_master|\i2c_manager:data_count[20]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.271      ;
; -5.786 ; i2c:i2c_master|\i2c_manager:data_count[28]  ; i2c:i2c_master|\i2c_manager:data_count[21]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.271      ;
; -5.764 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.681      ;
; -5.764 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.681      ;
; -5.764 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.681      ;
; -5.764 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.681      ;
; -5.764 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.681      ;
; -5.764 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.681      ;
; -5.739 ; i2c:i2c_master|\i2c_manager:data_count[14]  ; i2c:i2c_master|\i2c_manager:data_count[26]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.224      ;
; -5.739 ; i2c:i2c_master|\i2c_manager:data_count[14]  ; i2c:i2c_master|\i2c_manager:data_count[27]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.224      ;
; -5.739 ; i2c:i2c_master|\i2c_manager:data_count[14]  ; i2c:i2c_master|\i2c_manager:data_count[15]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.224      ;
; -5.739 ; i2c:i2c_master|\i2c_manager:data_count[14]  ; i2c:i2c_master|\i2c_manager:data_count[16]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.224      ;
; -5.739 ; i2c:i2c_master|\i2c_manager:data_count[14]  ; i2c:i2c_master|\i2c_manager:data_count[19]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.224      ;
; -5.739 ; i2c:i2c_master|\i2c_manager:data_count[14]  ; i2c:i2c_master|\i2c_manager:data_count[20]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.224      ;
; -5.739 ; i2c:i2c_master|\i2c_manager:data_count[14]  ; i2c:i2c_master|\i2c_manager:data_count[21]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.224      ;
; -5.732 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.080     ; 6.650      ;
; -5.732 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.080     ; 6.650      ;
; -5.732 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.080     ; 6.650      ;
; -5.732 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.080     ; 6.650      ;
; -5.721 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.080     ; 6.639      ;
; -5.721 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.080     ; 6.639      ;
; -5.721 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.080     ; 6.639      ;
; -5.721 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.080     ; 6.639      ;
; -5.717 ; i2c:i2c_master|\i2c_manager:data_count[18]  ; i2c:i2c_master|\i2c_manager:data_count[26]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.202      ;
; -5.717 ; i2c:i2c_master|\i2c_manager:data_count[18]  ; i2c:i2c_master|\i2c_manager:data_count[27]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.202      ;
; -5.717 ; i2c:i2c_master|\i2c_manager:data_count[18]  ; i2c:i2c_master|\i2c_manager:data_count[15]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.202      ;
; -5.717 ; i2c:i2c_master|\i2c_manager:data_count[18]  ; i2c:i2c_master|\i2c_manager:data_count[16]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.202      ;
; -5.717 ; i2c:i2c_master|\i2c_manager:data_count[18]  ; i2c:i2c_master|\i2c_manager:data_count[19]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.202      ;
; -5.717 ; i2c:i2c_master|\i2c_manager:data_count[18]  ; i2c:i2c_master|\i2c_manager:data_count[20]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.202      ;
; -5.717 ; i2c:i2c_master|\i2c_manager:data_count[18]  ; i2c:i2c_master|\i2c_manager:data_count[21]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.202      ;
; -5.707 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.080     ; 6.625      ;
; -5.707 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.080     ; 6.625      ;
; -5.707 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.080     ; 6.625      ;
; -5.707 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.080     ; 6.625      ;
; -5.697 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:data_count[26]  ; clk50        ; clk50       ; 1.000        ; -0.086     ; 6.609      ;
; -5.697 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:data_count[27]  ; clk50        ; clk50       ; 1.000        ; -0.086     ; 6.609      ;
; -5.697 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:data_count[15]  ; clk50        ; clk50       ; 1.000        ; -0.086     ; 6.609      ;
; -5.697 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:data_count[16]  ; clk50        ; clk50       ; 1.000        ; -0.086     ; 6.609      ;
; -5.697 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:data_count[19]  ; clk50        ; clk50       ; 1.000        ; -0.086     ; 6.609      ;
; -5.697 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:data_count[20]  ; clk50        ; clk50       ; 1.000        ; -0.086     ; 6.609      ;
; -5.697 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:data_count[21]  ; clk50        ; clk50       ; 1.000        ; -0.086     ; 6.609      ;
; -5.697 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.080     ; 6.615      ;
; -5.697 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.080     ; 6.615      ;
; -5.697 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.080     ; 6.615      ;
; -5.697 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.080     ; 6.615      ;
; -5.679 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.598      ;
; -5.679 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.598      ;
; -5.679 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.598      ;
; -5.679 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.598      ;
; -5.679 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.598      ;
; -5.679 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.598      ;
; -5.671 ; i2c:i2c_master|\i2c_manager:data_count[29]  ; i2c:i2c_master|\i2c_manager:data_count[26]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.156      ;
; -5.671 ; i2c:i2c_master|\i2c_manager:data_count[29]  ; i2c:i2c_master|\i2c_manager:data_count[27]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.156      ;
; -5.671 ; i2c:i2c_master|\i2c_manager:data_count[29]  ; i2c:i2c_master|\i2c_manager:data_count[15]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.156      ;
; -5.671 ; i2c:i2c_master|\i2c_manager:data_count[29]  ; i2c:i2c_master|\i2c_manager:data_count[16]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.156      ;
; -5.671 ; i2c:i2c_master|\i2c_manager:data_count[29]  ; i2c:i2c_master|\i2c_manager:data_count[19]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.156      ;
; -5.671 ; i2c:i2c_master|\i2c_manager:data_count[29]  ; i2c:i2c_master|\i2c_manager:data_count[20]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.156      ;
; -5.671 ; i2c:i2c_master|\i2c_manager:data_count[29]  ; i2c:i2c_master|\i2c_manager:data_count[21]  ; clk50        ; clk50       ; 1.000        ; -0.513     ; 6.156      ;
; -5.670 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.082     ; 6.586      ;
; -5.670 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.082     ; 6.586      ;
; -5.670 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.082     ; 6.586      ;
; -5.670 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.082     ; 6.586      ;
; -5.668 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.587      ;
; -5.668 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.587      ;
; -5.668 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.587      ;
; -5.668 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.587      ;
; -5.668 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.587      ;
; -5.668 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.587      ;
; -5.654 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.573      ;
; -5.654 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.573      ;
; -5.654 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.573      ;
; -5.654 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.573      ;
; -5.654 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.573      ;
; -5.654 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.573      ;
; -5.645 ; i2c:i2c_master|\i2c_manager:data_count[28]  ; i2c:i2c_master|\i2c_manager:data_count[1]   ; clk50        ; clk50       ; 1.000        ; -0.511     ; 6.132      ;
; -5.644 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.563      ;
; -5.644 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.563      ;
; -5.644 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.563      ;
; -5.644 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.563      ;
; -5.644 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.563      ;
; -5.644 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.563      ;
; -5.640 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.080     ; 6.558      ;
; -5.640 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.080     ; 6.558      ;
; -5.640 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.080     ; 6.558      ;
; -5.640 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.080     ; 6.558      ;
; -5.623 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50        ; clk50       ; 1.000        ; -0.083     ; 6.538      ;
; -5.623 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50        ; clk50       ; 1.000        ; -0.083     ; 6.538      ;
; -5.623 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; clk50        ; clk50       ; 1.000        ; -0.083     ; 6.538      ;
; -5.623 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50        ; clk50       ; 1.000        ; -0.083     ; 6.538      ;
; -5.623 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50        ; clk50       ; 1.000        ; -0.083     ; 6.538      ;
; -5.623 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50        ; clk50       ; 1.000        ; -0.083     ; 6.538      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'vga:vga_output|pixel_clock'                                                                                                             ;
+--------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.183 ; vga:vga_output|pixel_row[3] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.616      ;
; -3.175 ; vga:vga_output|pixel_row[3] ; ram_read_addr[14]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.608      ;
; -3.155 ; vga:vga_output|pixel_row[2] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.588      ;
; -3.090 ; vga:vga_output|pixel_row[8] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.525     ; 3.063      ;
; -3.070 ; vga:vga_output|pixel_row[0] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.503      ;
; -3.051 ; vga:vga_output|pixel_row[3] ; ram_read_addr[13]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.484      ;
; -3.048 ; vga:vga_output|pixel_row[1] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.481      ;
; -3.043 ; vga:vga_output|pixel_row[3] ; ram_read_addr[12]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.476      ;
; -3.040 ; vga:vga_output|pixel_row[1] ; ram_read_addr[14]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.473      ;
; -3.032 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.952      ;
; -3.031 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.951      ;
; -3.030 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.950      ;
; -3.030 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.950      ;
; -3.027 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[9]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.947      ;
; -3.023 ; vga:vga_output|pixel_row[2] ; ram_read_addr[13]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.456      ;
; -3.004 ; vga:vga_output|pixel_row[2] ; ram_read_addr[14]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.437      ;
; -2.966 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.886      ;
; -2.966 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.886      ;
; -2.958 ; vga:vga_output|pixel_row[0] ; ram_read_addr[14]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.391      ;
; -2.938 ; vga:vga_output|pixel_row[0] ; ram_read_addr[13]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.371      ;
; -2.933 ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_row[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.851      ;
; -2.933 ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_row[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.851      ;
; -2.933 ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_row[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.851      ;
; -2.933 ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_row[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.851      ;
; -2.933 ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_row[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.851      ;
; -2.933 ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_row[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.851      ;
; -2.933 ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_row[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.851      ;
; -2.933 ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_row[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.851      ;
; -2.925 ; vga:vga_output|pixel_row[4] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.358      ;
; -2.919 ; vga:vga_output|pixel_row[3] ; ram_read_addr[11]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.352      ;
; -2.916 ; vga:vga_output|pixel_row[1] ; ram_read_addr[13]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.349      ;
; -2.915 ; vga:vga_output|pixel_row[5] ; ram_read_addr[14]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.348      ;
; -2.908 ; vga:vga_output|pixel_row[1] ; ram_read_addr[12]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.341      ;
; -2.904 ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_row[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.822      ;
; -2.904 ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_row[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.822      ;
; -2.904 ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_row[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.822      ;
; -2.904 ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_row[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.822      ;
; -2.904 ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_row[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.822      ;
; -2.904 ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_row[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.822      ;
; -2.904 ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_row[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.822      ;
; -2.904 ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_row[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.822      ;
; -2.896 ; vga:vga_output|pixel_row[5] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.329      ;
; -2.891 ; vga:vga_output|pixel_row[2] ; ram_read_addr[11]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.324      ;
; -2.873 ; vga:vga_output|pixel_row[3] ; ram_read_addr[10]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.306      ;
; -2.872 ; vga:vga_output|pixel_row[2] ; ram_read_addr[12]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.305      ;
; -2.826 ; vga:vga_output|pixel_row[0] ; ram_read_addr[12]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.259      ;
; -2.807 ; vga:vga_output|pixel_row[4] ; ram_read_addr[14]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.240      ;
; -2.806 ; vga:vga_output|pixel_row[0] ; ram_read_addr[11]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.239      ;
; -2.793 ; vga:vga_output|pixel_row[4] ; ram_read_addr[13]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.226      ;
; -2.786 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[6]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.706      ;
; -2.786 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[3]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.706      ;
; -2.784 ; vga:vga_output|pixel_row[1] ; ram_read_addr[11]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.217      ;
; -2.777 ; vga:vga_output|pixel_row[5] ; ram_read_addr[12]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.210      ;
; -2.771 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.691      ;
; -2.770 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.690      ;
; -2.769 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.689      ;
; -2.769 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.689      ;
; -2.766 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[9]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.686      ;
; -2.766 ; vga:vga_output|pixel_row[7] ; ram_read_addr[14]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.199      ;
; -2.759 ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_row[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.676      ;
; -2.759 ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_row[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.676      ;
; -2.759 ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_row[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.676      ;
; -2.759 ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_row[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.676      ;
; -2.759 ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_row[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.676      ;
; -2.759 ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_row[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.676      ;
; -2.759 ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_row[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.676      ;
; -2.759 ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_row[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.676      ;
; -2.758 ; vga:vga_output|pixel_row[6] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.191      ;
; -2.758 ; vga:vga_output|pixel_row[5] ; ram_read_addr[13]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.191      ;
; -2.747 ; vga:vga_output|pixel_row[7] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.180      ;
; -2.738 ; vga:vga_output|pixel_row[1] ; ram_read_addr[10]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.171      ;
; -2.705 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.625      ;
; -2.705 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.078     ; 3.625      ;
; -2.702 ; vga:vga_output|v_count[7]   ; vga:vga_output|v_count[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.619      ;
; -2.701 ; vga:vga_output|v_count[7]   ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.618      ;
; -2.700 ; vga:vga_output|v_count[7]   ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.617      ;
; -2.700 ; vga:vga_output|v_count[7]   ; vga:vga_output|v_count[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.617      ;
; -2.697 ; vga:vga_output|v_count[7]   ; vga:vga_output|v_count[9]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.614      ;
; -2.682 ; vga:vga_output|pixel_row[6] ; ram_read_addr[14]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.115      ;
; -2.678 ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_row[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.595      ;
; -2.678 ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_row[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.595      ;
; -2.678 ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_row[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.595      ;
; -2.678 ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_row[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.595      ;
; -2.678 ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_row[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.595      ;
; -2.678 ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_row[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.595      ;
; -2.678 ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_row[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.595      ;
; -2.678 ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_row[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.595      ;
; -2.676 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.594      ;
; -2.676 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.594      ;
; -2.675 ; vga:vga_output|v_count[8]   ; vga:vga_output|pixel_row[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 3.594      ;
; -2.675 ; vga:vga_output|v_count[8]   ; vga:vga_output|pixel_row[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 3.594      ;
; -2.675 ; vga:vga_output|v_count[8]   ; vga:vga_output|pixel_row[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 3.594      ;
; -2.675 ; vga:vga_output|v_count[8]   ; vga:vga_output|pixel_row[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 3.594      ;
; -2.675 ; vga:vga_output|v_count[8]   ; vga:vga_output|pixel_row[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 3.594      ;
; -2.675 ; vga:vga_output|v_count[8]   ; vga:vga_output|pixel_row[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 3.594      ;
; -2.675 ; vga:vga_output|v_count[8]   ; vga:vga_output|pixel_row[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 3.594      ;
; -2.675 ; vga:vga_output|v_count[8]   ; vga:vga_output|pixel_row[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.079     ; 3.594      ;
; -2.675 ; vga:vga_output|pixel_row[4] ; ram_read_addr[12]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.065     ; 3.108      ;
; -2.674 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.592      ;
; -2.674 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.080     ; 3.592      ;
+--------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i2c_config_clk'                                                                                         ;
+--------+-------------------------+-------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+----------------+----------------+--------------+------------+------------+
; -0.214 ; i2c_config_state.DONE   ; i2c_status_led~reg0     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.079     ; 1.133      ;
; 0.112  ; i2c_config_state.INIT   ; i2c_config_state.CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.079     ; 0.807      ;
; 0.118  ; i2c_config_state.INIT   ; i2c_config_state.DONE   ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.079     ; 0.801      ;
; 0.130  ; i2c_config_state.CONFIG ; i2c_status_led~reg0     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.079     ; 0.789      ;
; 0.185  ; i2c_status_led~reg0     ; i2c_status_led~reg0     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.079     ; 0.734      ;
+--------+-------------------------+-------------------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk50'                                                                                                                                                   ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.327 ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock ; clk50       ; 0.000        ; 3.081      ; 3.856      ;
; 0.383 ; i2c:i2c_master|sda_enable                   ; i2c:i2c_master|sda_enable                   ; clk50                      ; clk50       ; 0.000        ; 0.100      ; 0.669      ;
; 0.384 ; i2c:i2c_master|i2c_s.STOP                   ; i2c:i2c_master|i2c_s.STOP                   ; clk50                      ; clk50       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; i2c:i2c_master|i2c_s.DATA                   ; i2c:i2c_master|i2c_s.DATA                   ; clk50                      ; clk50       ; 0.000        ; 0.099      ; 0.669      ;
; 0.385 ; i2c:i2c_master|scl_write                    ; i2c:i2c_master|scl_write                    ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; i2c:i2c_master|\i2c_manager:writing         ; i2c:i2c_master|\i2c_manager:writing         ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 0.669      ;
; 0.390 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|i2c_s.ADDRESS                ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 0.674      ;
; 0.402 ; i2c:i2c_master|\i2c_manager:data_count[30]  ; i2c:i2c_master|\i2c_manager:data_count[30]  ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.669      ;
; 0.543 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.512      ; 1.241      ;
; 0.561 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.512      ; 1.259      ;
; 0.562 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.262      ;
; 0.567 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.267      ;
; 0.585 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|\i2c_manager:writing         ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 0.869      ;
; 0.639 ; i2c:i2c_master|\i2c_manager:clock_count[29] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 0.923      ;
; 0.640 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 0.924      ;
; 0.642 ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.099      ; 0.927      ;
; 0.655 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; i2c:i2c_master|\i2c_manager:clock_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.924      ;
; 0.660 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.927      ;
; 0.661 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.099      ; 0.946      ;
; 0.662 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.929      ;
; 0.664 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.931      ;
; 0.664 ; i2c:i2c_master|\i2c_manager:clock_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                      ; clk50       ; 0.000        ; 0.512      ; 1.362      ;
; 0.668 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.935      ;
; 0.668 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.368      ;
; 0.669 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.512      ; 1.367      ;
; 0.673 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.373      ;
; 0.681 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 0.948      ;
; 0.684 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.384      ;
; 0.689 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.389      ;
; 0.787 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.487      ;
; 0.790 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                      ; clk50       ; 0.000        ; 0.512      ; 1.488      ;
; 0.792 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.492      ;
; 0.801 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.501      ;
; 0.806 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.506      ;
; 0.808 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                      ; clk50       ; 0.000        ; 0.512      ; 1.506      ;
; 0.809 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.512      ; 1.507      ;
; 0.859 ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock ; clk50       ; -0.500       ; 3.081      ; 3.888      ;
; 0.912 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.612      ;
; 0.916 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                      ; clk50       ; 0.000        ; 0.512      ; 1.614      ;
; 0.917 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.617      ;
; 0.930 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.630      ;
; 0.935 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.635      ;
; 0.972 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.239      ;
; 0.972 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.239      ;
; 0.973 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.241      ;
; 0.978 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.099      ; 1.263      ;
; 0.980 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.247      ;
; 0.980 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50                      ; clk50       ; 0.000        ; 0.083      ; 1.249      ;
; 0.982 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.249      ;
; 0.982 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.249      ;
; 0.983 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|sda_enable                   ; clk50                      ; clk50       ; 0.000        ; 0.133      ; 1.302      ;
; 0.983 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.250      ;
; 0.985 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.252      ;
; 0.987 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.254      ;
; 0.987 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.254      ;
; 0.987 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.254      ;
; 0.988 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.255      ;
; 0.990 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.257      ;
; 0.991 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.258      ;
; 0.996 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.263      ;
; 1.049 ; i2c:i2c_master|\i2c_manager:data_count[1]   ; i2c:i2c_master|\i2c_manager:data_count[2]   ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.749      ;
; 1.056 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                      ; clk50       ; 0.000        ; 0.512      ; 1.754      ;
; 1.068 ; i2c:i2c_master|\i2c_manager:clock_count[19] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.513      ; 1.767      ;
; 1.091 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50                      ; clk50       ; 0.000        ; 0.083      ; 1.360      ;
; 1.093 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                      ; clk50       ; 0.000        ; 0.098      ; 1.377      ;
; 1.093 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.360      ;
; 1.094 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.361      ;
; 1.094 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.361      ;
; 1.094 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.361      ;
; 1.095 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.362      ;
; 1.098 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.365      ;
; 1.099 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.366      ;
; 1.099 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.366      ;
; 1.099 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.366      ;
; 1.106 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50                      ; clk50       ; 0.000        ; 0.083      ; 1.375      ;
; 1.108 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.375      ;
; 1.109 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.376      ;
; 1.109 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.376      ;
; 1.111 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.378      ;
; 1.113 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.380      ;
; 1.113 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.380      ;
; 1.114 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.381      ;
; 1.114 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                      ; clk50       ; 0.000        ; 0.081      ; 1.381      ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'vga:vga_output|pixel_clock'                                                                                                                  ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.402 ; vga:vga_output|v_count[7]      ; vga:vga_output|v_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga:vga_output|v_count[9]      ; vga:vga_output|v_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga:vga_output|v_count[2]      ; vga:vga_output|v_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga:vga_output|v_count[5]      ; vga:vga_output|v_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga:vga_output|v_count[4]      ; vga:vga_output|v_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; vga:vga_output|v_count[6]      ; vga:vga_output|v_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; vga:vga_output|v_count[8]      ; vga:vga_output|v_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; vga:vga_output|v_count[3]      ; vga:vga_output|v_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 0.669      ;
; 0.430 ; vga:vga_output|vert_sync       ; vga:vga_output|vert_sync_out  ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 0.696      ;
; 0.449 ; ycc2rgb:ycc2rgb_converter|b[6] ; vga_pixel[6]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.030      ; 0.695      ;
; 0.466 ; ycc2rgb:ycc2rgb_converter|g[5] ; vga_pixel[13]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 0.695      ;
; 0.466 ; ycc2rgb:ycc2rgb_converter|g[4] ; vga_pixel[12]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 0.695      ;
; 0.466 ; ycc2rgb:ycc2rgb_converter|r[0] ; vga_pixel[16]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 0.695      ;
; 0.467 ; ycc2rgb:ycc2rgb_converter|b[3] ; vga_pixel[3]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 0.696      ;
; 0.467 ; ycc2rgb:ycc2rgb_converter|g[6] ; vga_pixel[14]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 0.696      ;
; 0.468 ; ycc2rgb:ycc2rgb_converter|g[7] ; vga_pixel[15]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 0.697      ;
; 0.470 ; ycc2rgb:ycc2rgb_converter|b[0] ; vga_pixel[0]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 0.699      ;
; 0.601 ; vga:vga_output|horiz_sync      ; vga:vga_output|horiz_sync_out ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 0.867      ;
; 0.618 ; vga:vga_output|h_count[1]      ; vga:vga_output|pixel_col[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 0.884      ;
; 0.620 ; ycc2rgb:ycc2rgb_converter|b[1] ; vga_pixel[1]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.030      ; 0.866      ;
; 0.621 ; ycc2rgb:ycc2rgb_converter|b[7] ; vga_pixel[7]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.030      ; 0.867      ;
; 0.622 ; ycc2rgb:ycc2rgb_converter|b[4] ; vga_pixel[4]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.030      ; 0.868      ;
; 0.629 ; vga:vga_output|h_count[3]      ; vga:vga_output|pixel_col[3]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 0.895      ;
; 0.637 ; ycc2rgb:ycc2rgb_converter|g[2] ; vga_pixel[10]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 0.866      ;
; 0.637 ; ycc2rgb:ycc2rgb_converter|g[0] ; vga_pixel[8]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 0.866      ;
; 0.637 ; ycc2rgb:ycc2rgb_converter|r[4] ; vga_pixel[20]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 0.866      ;
; 0.637 ; ycc2rgb:ycc2rgb_converter|r[3] ; vga_pixel[19]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 0.866      ;
; 0.639 ; ycc2rgb:ycc2rgb_converter|g[1] ; vga_pixel[9]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 0.868      ;
; 0.639 ; ycc2rgb:ycc2rgb_converter|r[1] ; vga_pixel[17]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 0.868      ;
; 0.640 ; ycc2rgb:ycc2rgb_converter|g[3] ; vga_pixel[11]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 0.869      ;
; 0.650 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 0.916      ;
; 0.659 ; vga:vga_output|h_count[7]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 0.925      ;
; 0.667 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 0.933      ;
; 0.669 ; vga:vga_output|v_count[8]      ; vga:vga_output|pixel_row[8]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.541      ; 1.396      ;
; 0.670 ; vga:vga_output|h_count[6]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 0.936      ;
; 0.672 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 0.938      ;
; 0.677 ; vga:vga_output|h_count[8]      ; vga:vga_output|pixel_col[8]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.944      ;
; 0.680 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 0.946      ;
; 0.790 ; ycc2rgb:ycc2rgb_converter|b[5] ; vga_pixel[5]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.030      ; 1.036      ;
; 0.790 ; ycc2rgb:ycc2rgb_converter|b[2] ; vga_pixel[2]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.030      ; 1.036      ;
; 0.791 ; vga:vga_output|h_count[2]      ; vga:vga_output|pixel_col[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.057      ;
; 0.804 ; ycc2rgb:ycc2rgb_converter|r[5] ; vga_pixel[21]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 1.033      ;
; 0.806 ; ycc2rgb:ycc2rgb_converter|r[7] ; vga_pixel[23]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 1.035      ;
; 0.806 ; ycc2rgb:ycc2rgb_converter|r[6] ; vga_pixel[22]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 1.035      ;
; 0.814 ; vga:vga_output|h_count[4]      ; vga:vga_output|pixel_col[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.080      ;
; 0.832 ; vga:vga_output|h_count[7]      ; vga:vga_output|pixel_col[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.099      ;
; 0.841 ; vga:vga_output|h_count[5]      ; vga:vga_output|pixel_col[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.108      ;
; 0.841 ; ycc2rgb:ycc2rgb_converter|r[2] ; vga_pixel[18]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.013      ; 1.070      ;
; 0.938 ; vga:vga_output|v_count[3]      ; vga:vga_output|pixel_row[3]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.204      ;
; 0.956 ; vga:vga_output|v_count[6]      ; vga:vga_output|pixel_row[6]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.222      ;
; 0.967 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.233      ;
; 0.979 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.245      ;
; 0.983 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.249      ;
; 0.984 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.250      ;
; 0.984 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.250      ;
; 0.991 ; vga:vga_output|h_count[9]      ; vga:vga_output|pixel_col[9]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.258      ;
; 0.995 ; vga:vga_output|h_count[9]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.262      ;
; 0.997 ; vga:vga_output|h_count[6]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.263      ;
; 0.999 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.265      ;
; 1.004 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.270      ;
; 1.012 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.278      ;
; 1.021 ; ram_read_addr[0]               ; ycc_even                      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.287      ;
; 1.024 ; vga:vga_output|v_count[0]      ; vga:vga_output|v_count[0]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.290      ;
; 1.047 ; vga:vga_output|h_count[6]      ; vga:vga_output|pixel_col[6]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.314      ;
; 1.049 ; vga:vga_output|h_count[9]      ; vga:vga_output|h_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.315      ;
; 1.088 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.354      ;
; 1.093 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.359      ;
; 1.104 ; vga:vga_output|v_count[7]      ; vga:vga_output|pixel_row[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.370      ;
; 1.104 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.370      ;
; 1.105 ; vga:vga_output|v_count[5]      ; vga:vga_output|pixel_row[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.371      ;
; 1.105 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.371      ;
; 1.110 ; vga:vga_output|v_count[2]      ; vga:vga_output|pixel_row[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.376      ;
; 1.110 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.376      ;
; 1.110 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.376      ;
; 1.112 ; vga:vga_output|v_count[0]      ; vga:vga_output|pixel_row[0]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.378      ;
; 1.123 ; vga:vga_output|v_count[1]      ; vga:vga_output|pixel_row[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.389      ;
; 1.127 ; vga:vga_output|h_count[3]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.394      ;
; 1.128 ; vga:vga_output|v_count[1]      ; vga:vga_output|v_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.394      ;
; 1.130 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.396      ;
; 1.133 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.399      ;
; 1.146 ; vga:vga_output|v_count[9]      ; vga:vga_output|vert_sync      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.413      ;
; 1.212 ; vga:vga_output|pixel_col[1]    ; ram_read_addr[0]              ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; -0.500       ; 0.094      ; 1.012      ;
; 1.215 ; vga:vga_output|h_count[0]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.482      ;
; 1.219 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.485      ;
; 1.230 ; vga:vga_output|h_count[7]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.497      ;
; 1.231 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.497      ;
; 1.236 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.502      ;
; 1.248 ; vga:vga_output|h_count[8]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.515      ;
; 1.251 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.517      ;
; 1.261 ; vga:vga_output|h_count[8]      ; vga:vga_output|h_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.527      ;
; 1.262 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.528      ;
; 1.269 ; vga:vga_output|pixel_col[7]    ; ram_read_addr[6]              ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; -0.500       ; 0.096      ; 1.071      ;
; 1.281 ; vga:vga_output|v_count[8]      ; vga:vga_output|v_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.548      ;
; 1.289 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[0]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.555      ;
; 1.290 ; vga:vga_output|h_count[5]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.557      ;
; 1.301 ; vga:vga_output|h_count[5]      ; vga:vga_output|v_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.568      ;
; 1.314 ; vga:vga_output|v_count[4]      ; vga:vga_output|vert_sync      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.581      ;
; 1.337 ; vga:vga_output|pixel_row[1]    ; ram_read_addr[6]              ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; -0.500       ; 0.095      ; 1.138      ;
; 1.340 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.606      ;
; 1.357 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 1.623      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'td_clk27'                                                                                                                                                                ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; adv7180:decoder|ram_we                                     ; adv7180:decoder|ram_we                                     ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; led_count[3]                                               ; led_count[3]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; led_count[2]                                               ; led_count[2]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; adv7180:decoder|\hs_manager:hs_idle                        ; adv7180:decoder|hs_flag                                    ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.687      ;
; 0.406 ; adv7180:decoder|\vs_manager:vs_idle                        ; adv7180:decoder|vs_flag                                    ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.688      ;
; 0.409 ; adv7180:decoder|state.READ                                 ; adv7180:decoder|state.READ                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.674      ;
; 0.446 ; adv7180:decoder|state.READ                                 ; adv7180:decoder|state.VS_RESET                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.711      ;
; 0.492 ; adv7180:decoder|\adv7180_decoder:data_buffer[11]           ; adv7180:decoder|ram_din[11]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.141      ; 0.819      ;
; 0.492 ; adv7180:decoder|\adv7180_decoder:data_buffer[13]           ; adv7180:decoder|ram_din[13]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.141      ; 0.819      ;
; 0.492 ; adv7180:decoder|\adv7180_decoder:data_buffer[5]            ; adv7180:decoder|ram_din[5]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.141      ; 0.819      ;
; 0.492 ; adv7180:decoder|\adv7180_decoder:data_buffer[21]           ; adv7180:decoder|ram_din[21]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.141      ; 0.819      ;
; 0.493 ; adv7180:decoder|\adv7180_decoder:data_buffer[3]            ; adv7180:decoder|ram_din[3]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.141      ; 0.820      ;
; 0.494 ; adv7180:decoder|\adv7180_decoder:data_buffer[29]           ; adv7180:decoder|ram_din[29]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.141      ; 0.821      ;
; 0.533 ; adv7180:decoder|\adv7180_decoder:data_buffer[19]           ; adv7180:decoder|ram_din[19]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.141      ; 0.860      ;
; 0.594 ; adv7180:decoder|\adv7180_decoder:data_buffer[27]           ; adv7180:decoder|ram_din[27]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.141      ; 0.921      ;
; 0.600 ; adv7180:decoder|\adv7180_decoder:next_data_address[19]     ; adv7180:decoder|data_address[19]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.873      ;
; 0.601 ; adv7180:decoder|\adv7180_decoder:next_data_address[24]     ; adv7180:decoder|data_address[24]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.874      ;
; 0.602 ; adv7180:decoder|\adv7180_decoder:next_data_address[30]     ; adv7180:decoder|data_address[30]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.875      ;
; 0.606 ; adv7180:decoder|\adv7180_decoder:next_data_address[26]     ; adv7180:decoder|data_address[26]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.879      ;
; 0.618 ; \decoder_clock:clock_count[18]                             ; \decoder_clock:clock_count[18]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.901      ;
; 0.625 ; adv7180:decoder|\adv7180_decoder:next_data_address[13]     ; adv7180:decoder|\adv7180_decoder:next_data_address[13]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.908      ;
; 0.625 ; adv7180:decoder|\adv7180_decoder:next_data_address[16]     ; adv7180:decoder|data_address[16]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.898      ;
; 0.625 ; adv7180:decoder|\adv7180_decoder:next_data_address[21]     ; adv7180:decoder|data_address[21]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.898      ;
; 0.628 ; adv7180:decoder|\adv7180_decoder:next_data_address[25]     ; adv7180:decoder|data_address[25]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.901      ;
; 0.628 ; adv7180:decoder|\adv7180_decoder:next_data_address[20]     ; adv7180:decoder|data_address[20]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.901      ;
; 0.634 ; \decoder_clock:clock_count[21]                             ; \decoder_clock:clock_count[21]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.899      ;
; 0.634 ; \decoder_clock:clock_count[5]                              ; \decoder_clock:clock_count[5]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.899      ;
; 0.635 ; \decoder_clock:clock_count[30]                             ; \decoder_clock:clock_count[30]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.900      ;
; 0.635 ; \decoder_clock:clock_count[2]                              ; \decoder_clock:clock_count[2]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.900      ;
; 0.635 ; \decoder_clock:clock_count[1]                              ; \decoder_clock:clock_count[1]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.900      ;
; 0.635 ; adv7180:decoder|\adv7180_decoder:clock_count[2]            ; adv7180:decoder|\adv7180_decoder:clock_count[2]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.901      ;
; 0.635 ; adv7180:decoder|\adv7180_decoder:clock_count[1]            ; adv7180:decoder|\adv7180_decoder:clock_count[1]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.901      ;
; 0.636 ; \decoder_clock:clock_count[27]                             ; \decoder_clock:clock_count[27]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; \decoder_clock:clock_count[28]                             ; \decoder_clock:clock_count[28]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; \decoder_clock:clock_count[29]                             ; \decoder_clock:clock_count[29]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; \decoder_clock:clock_count[26]                             ; \decoder_clock:clock_count[26]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; \decoder_clock:clock_count[9]                              ; \decoder_clock:clock_count[9]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; \decoder_clock:clock_count[4]                              ; \decoder_clock:clock_count[4]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; \decoder_clock:clock_count[3]                              ; \decoder_clock:clock_count[3]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; adv7180:decoder|\adv7180_decoder:clock_count[3]            ; adv7180:decoder|\adv7180_decoder:clock_count[3]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.902      ;
; 0.637 ; \decoder_clock:clock_count[25]                             ; \decoder_clock:clock_count[25]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.902      ;
; 0.639 ; \decoder_clock:clock_count[8]                              ; \decoder_clock:clock_count[8]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.904      ;
; 0.639 ; adv7180:decoder|\adv7180_decoder:next_data_address[5]      ; adv7180:decoder|\adv7180_decoder:next_data_address[5]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.922      ;
; 0.639 ; adv7180:decoder|\adv7180_decoder:next_data_address[21]     ; adv7180:decoder|\adv7180_decoder:next_data_address[21]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.922      ;
; 0.640 ; \decoder_clock:clock_count[22]                             ; \decoder_clock:clock_count[22]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.905      ;
; 0.640 ; adv7180:decoder|\adv7180_decoder:next_data_address[1]      ; adv7180:decoder|\adv7180_decoder:next_data_address[1]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.923      ;
; 0.640 ; adv7180:decoder|\adv7180_decoder:next_data_address[2]      ; adv7180:decoder|\adv7180_decoder:next_data_address[2]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.923      ;
; 0.640 ; adv7180:decoder|\adv7180_decoder:next_data_address[4]      ; adv7180:decoder|\adv7180_decoder:next_data_address[4]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.923      ;
; 0.640 ; adv7180:decoder|\adv7180_decoder:next_data_address[12]     ; adv7180:decoder|\adv7180_decoder:next_data_address[12]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.923      ;
; 0.640 ; adv7180:decoder|\adv7180_decoder:next_data_address[14]     ; adv7180:decoder|\adv7180_decoder:next_data_address[14]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.923      ;
; 0.640 ; adv7180:decoder|\adv7180_decoder:next_data_address[15]     ; adv7180:decoder|\adv7180_decoder:next_data_address[15]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.923      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[3]      ; adv7180:decoder|\adv7180_decoder:next_data_address[3]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[7]      ; adv7180:decoder|\adv7180_decoder:next_data_address[7]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[9]      ; adv7180:decoder|\adv7180_decoder:next_data_address[9]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[10]     ; adv7180:decoder|\adv7180_decoder:next_data_address[10]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[11]     ; adv7180:decoder|\adv7180_decoder:next_data_address[11]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[17]     ; adv7180:decoder|\adv7180_decoder:next_data_address[17]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[18]     ; adv7180:decoder|\adv7180_decoder:next_data_address[18]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[19]     ; adv7180:decoder|\adv7180_decoder:next_data_address[19]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[20]     ; adv7180:decoder|\adv7180_decoder:next_data_address[20]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[28]     ; adv7180:decoder|\adv7180_decoder:next_data_address[28]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:clock_count[14]           ; adv7180:decoder|\adv7180_decoder:clock_count[14]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.907      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:next_data_address[23]     ; adv7180:decoder|\adv7180_decoder:next_data_address[23]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:next_data_address[25]     ; adv7180:decoder|\adv7180_decoder:next_data_address[25]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:next_data_address[26]     ; adv7180:decoder|\adv7180_decoder:next_data_address[26]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:next_data_address[27]     ; adv7180:decoder|\adv7180_decoder:next_data_address[27]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:next_data_address[29]     ; adv7180:decoder|\adv7180_decoder:next_data_address[29]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[12] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[12] ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[13] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[13] ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[14] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[14] ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:buffer_index[12]          ; adv7180:decoder|\adv7180_decoder:buffer_index[12]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:buffer_index[13]          ; adv7180:decoder|\adv7180_decoder:buffer_index[13]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:buffer_index[14]          ; adv7180:decoder|\adv7180_decoder:buffer_index[14]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:clock_count[13]           ; adv7180:decoder|\adv7180_decoder:clock_count[13]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:clock_count[12]           ; adv7180:decoder|\adv7180_decoder:clock_count[12]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.908      ;
; 0.643 ; adv7180:decoder|\adv7180_decoder:next_data_address[16]     ; adv7180:decoder|\adv7180_decoder:next_data_address[16]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.926      ;
; 0.643 ; adv7180:decoder|\adv7180_decoder:next_data_address[30]     ; adv7180:decoder|\adv7180_decoder:next_data_address[30]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.926      ;
; 0.643 ; adv7180:decoder|\adv7180_decoder:clock_count[11]           ; adv7180:decoder|\adv7180_decoder:clock_count[11]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[14] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[14] ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.908      ;
; 0.643 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[13] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[13] ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.908      ;
; 0.643 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[12] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[12] ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.908      ;
; 0.644 ; adv7180:decoder|\adv7180_decoder:next_data_address[6]      ; adv7180:decoder|\adv7180_decoder:next_data_address[6]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.927      ;
; 0.644 ; adv7180:decoder|\adv7180_decoder:next_data_address[8]      ; adv7180:decoder|\adv7180_decoder:next_data_address[8]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.927      ;
; 0.645 ; adv7180:decoder|\adv7180_decoder:next_data_address[24]     ; adv7180:decoder|\adv7180_decoder:next_data_address[24]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.928      ;
; 0.645 ; adv7180:decoder|\adv7180_decoder:next_data_address[22]     ; adv7180:decoder|\adv7180_decoder:next_data_address[22]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.928      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[5]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[5]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[21] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[21] ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:buffer_index[5]           ; adv7180:decoder|\adv7180_decoder:buffer_index[5]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:clock_count[21]           ; adv7180:decoder|\adv7180_decoder:clock_count[21]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; adv7180:decoder|\adv7180_decoder:clock_count[5]            ; adv7180:decoder|\adv7180_decoder:clock_count[5]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.922      ;
; 0.657 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[1]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[1]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[2]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[2]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[4]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[4]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[15] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[15] ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; adv7180:decoder|\adv7180_decoder:buffer_index[1]           ; adv7180:decoder|\adv7180_decoder:buffer_index[1]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; adv7180:decoder|\adv7180_decoder:buffer_index[2]           ; adv7180:decoder|\adv7180_decoder:buffer_index[2]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; adv7180:decoder|\adv7180_decoder:buffer_index[4]           ; adv7180:decoder|\adv7180_decoder:buffer_index[4]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; adv7180:decoder|\adv7180_decoder:buffer_index[21]          ; adv7180:decoder|\adv7180_decoder:buffer_index[21]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.922      ;
; 0.657 ; adv7180:decoder|\adv7180_decoder:clock_count[15]           ; adv7180:decoder|\adv7180_decoder:clock_count[15]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; adv7180:decoder|\adv7180_decoder:clock_count[4]            ; adv7180:decoder|\adv7180_decoder:clock_count[4]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.923      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i2c_config_clk'                                                                                         ;
+-------+-------------------------+-------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+----------------+----------------+--------------+------------+------------+
; 0.404 ; i2c_status_led~reg0     ; i2c_status_led~reg0     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.429 ; i2c_config_state.INIT   ; i2c_config_state.CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.079      ; 0.694      ;
; 0.431 ; i2c_config_state.CONFIG ; i2c_status_led~reg0     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.079      ; 0.696      ;
; 0.439 ; i2c_config_state.INIT   ; i2c_config_state.DONE   ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.079      ; 0.704      ;
; 0.641 ; i2c_config_state.DONE   ; i2c_status_led~reg0     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.079      ; 0.906      ;
+-------+-------------------------+-------------------------+----------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'td_clk27'                                                                                                                                    ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; td_clk27 ; Rise       ; td_clk27                                                                                                   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~portb_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a121~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a121~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a121~porta_we_reg       ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk50'                                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50 ; Rise       ; clk50                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[14]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[15]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[16]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[17]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[18]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[19]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[20]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[21]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[22]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[23]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[24]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[25]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[26]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[27]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[28]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[29]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[30]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:writing         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.ADDRESS                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.DATA                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.INIT                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.START                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.STOP                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|scl_write                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|sda_enable                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|sda_write                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; vga:vga_output|pixel_clock                  ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[0]   ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[2]   ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[3]   ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[17] ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[22] ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[28] ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[30] ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[7]  ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[8]  ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[11]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[10]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[12]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[13]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[22]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[23]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[24]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[25]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[4]   ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[5]   ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[6]   ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[7]   ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[8]   ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[9]   ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|sda_enable                   ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|sda_write                    ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; vga:vga_output|pixel_clock                  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[0]  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i2c_config_clk'                                                                    ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i2c_config_clk ; Rise       ; i2c_config_clk                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.CONFIG              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.DONE                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.INIT                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.CONFIG              ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.DONE                ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.INIT                ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.CONFIG              ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.DONE                ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.INIT                ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_clk~input|o               ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_clk~inputclkctrl|inclk[0] ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_clk~inputclkctrl|outclk   ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.CONFIG|clk          ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.DONE|clk            ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.INIT|clk            ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_status_led~reg0|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_clk~input|i               ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.CONFIG|clk          ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.DONE|clk            ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.INIT|clk            ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_status_led~reg0|clk              ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_clk~inputclkctrl|inclk[0] ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_clk~inputclkctrl|outclk   ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_clk~input|o               ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'vga:vga_output|pixel_clock'                                                             ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[10]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[11]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[12]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[13]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[14]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[15]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[9]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync_out ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync_out  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|video_on_h     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|video_on_v     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[10]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[11]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[12]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[13]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[14]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[15]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[16]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[17]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[18]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[19]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[20]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[21]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[22]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[23]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[4]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[5]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[6]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[7]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[8]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[9]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ycc_even                      ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[0]     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[1]     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[2]     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[3]     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[4]     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[5]     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[6]     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[7]     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[8]     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[9]     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync_out ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[1]   ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[2]   ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[3]   ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; reset       ; clk50                      ; 5.398 ; 5.861 ; Rise       ; clk50                      ;
; reset       ; td_clk27                   ; 6.213 ; 6.766 ; Rise       ; td_clk27                   ;
; td_hs       ; td_clk27                   ; 2.483 ; 3.039 ; Rise       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; 2.353 ; 2.862 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; 4.781 ; 5.249 ; Fall       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; 3.001 ; 3.479 ; Fall       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; 3.001 ; 3.479 ; Fall       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; 2.683 ; 3.237 ; Fall       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; 2.608 ; 3.132 ; Fall       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; 2.475 ; 2.980 ; Fall       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; 2.712 ; 3.245 ; Fall       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; 2.641 ; 3.150 ; Fall       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; 2.570 ; 3.062 ; Fall       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; 2.806 ; 3.317 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; 3.794 ; 4.250 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; reset       ; clk50                      ; -2.333 ; -2.705 ; Rise       ; clk50                      ;
; reset       ; td_clk27                   ; -3.989 ; -4.409 ; Rise       ; td_clk27                   ;
; td_hs       ; td_clk27                   ; -1.675 ; -2.161 ; Rise       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; -1.804 ; -2.304 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; -3.164 ; -3.547 ; Fall       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; -1.388 ; -1.871 ; Fall       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; -2.361 ; -2.793 ; Fall       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; -2.071 ; -2.575 ; Fall       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; -1.886 ; -2.373 ; Fall       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; -1.388 ; -1.871 ; Fall       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; -2.100 ; -2.583 ; Fall       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; -1.641 ; -2.109 ; Fall       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; -1.839 ; -2.266 ; Fall       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; -1.982 ; -2.460 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; -3.074 ; -3.531 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port        ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+------------------+----------------------------+--------+--------+------------+----------------------------+
; i2c_clk          ; clk50                      ; 9.278  ; 9.396  ; Rise       ; clk50                      ;
; i2c_data         ; clk50                      ; 10.561 ; 10.555 ; Rise       ; clk50                      ;
; i2c_status_led   ; i2c_config_clk             ; 8.968  ; 8.883  ; Fall       ; i2c_config_clk             ;
; segments_out[*]  ; td_clk27                   ; 12.995 ; 13.191 ; Rise       ; td_clk27                   ;
;  segments_out[0] ; td_clk27                   ; 8.821  ; 8.792  ; Rise       ; td_clk27                   ;
;  segments_out[1] ; td_clk27                   ; 11.265 ; 11.386 ; Rise       ; td_clk27                   ;
;  segments_out[2] ; td_clk27                   ; 9.772  ; 9.927  ; Rise       ; td_clk27                   ;
;  segments_out[3] ; td_clk27                   ; 10.851 ; 10.612 ; Rise       ; td_clk27                   ;
;  segments_out[4] ; td_clk27                   ; 9.983  ; 9.848  ; Rise       ; td_clk27                   ;
;  segments_out[5] ; td_clk27                   ; 12.995 ; 13.191 ; Rise       ; td_clk27                   ;
;  segments_out[6] ; td_clk27                   ; 10.123 ; 10.094 ; Rise       ; td_clk27                   ;
; vga_blank        ; vga:vga_output|pixel_clock ; 10.369 ; 10.423 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_clk          ; vga:vga_output|pixel_clock ; 4.007  ;        ; Rise       ; vga:vga_output|pixel_clock ;
; vga_hs           ; vga:vga_output|pixel_clock ; 10.117 ; 10.183 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_vs           ; vga:vga_output|pixel_clock ; 10.145 ; 10.192 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_blue[*]      ; vga:vga_output|pixel_clock ; 11.043 ; 11.020 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[0]     ; vga:vga_output|pixel_clock ; 8.264  ; 8.312  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[1]     ; vga:vga_output|pixel_clock ; 10.254 ; 10.200 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[2]     ; vga:vga_output|pixel_clock ; 10.699 ; 10.652 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[3]     ; vga:vga_output|pixel_clock ; 9.244  ; 9.186  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[4]     ; vga:vga_output|pixel_clock ; 10.223 ; 10.129 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[5]     ; vga:vga_output|pixel_clock ; 9.633  ; 9.676  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[6]     ; vga:vga_output|pixel_clock ; 9.960  ; 10.022 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[7]     ; vga:vga_output|pixel_clock ; 11.043 ; 11.020 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_clk          ; vga:vga_output|pixel_clock ;        ; 3.959  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_green[*]     ; vga:vga_output|pixel_clock ; 11.467 ; 11.479 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[0]    ; vga:vga_output|pixel_clock ; 11.067 ; 11.075 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[1]    ; vga:vga_output|pixel_clock ; 9.382  ; 9.382  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[2]    ; vga:vga_output|pixel_clock ; 9.080  ; 9.131  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[3]    ; vga:vga_output|pixel_clock ; 9.084  ; 9.191  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[4]    ; vga:vga_output|pixel_clock ; 11.467 ; 11.479 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[5]    ; vga:vga_output|pixel_clock ; 10.827 ; 10.914 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[6]    ; vga:vga_output|pixel_clock ; 10.424 ; 10.405 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[7]    ; vga:vga_output|pixel_clock ; 10.393 ; 10.509 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_red[*]       ; vga:vga_output|pixel_clock ; 12.004 ; 12.058 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[0]      ; vga:vga_output|pixel_clock ; 9.557  ; 9.642  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[1]      ; vga:vga_output|pixel_clock ; 10.692 ; 10.659 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[2]      ; vga:vga_output|pixel_clock ; 10.692 ; 10.743 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[3]      ; vga:vga_output|pixel_clock ; 10.484 ; 10.528 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[4]      ; vga:vga_output|pixel_clock ; 9.327  ; 9.392  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[5]      ; vga:vga_output|pixel_clock ; 8.823  ; 8.840  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[6]      ; vga:vga_output|pixel_clock ; 12.004 ; 12.058 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[7]      ; vga:vga_output|pixel_clock ; 8.461  ; 8.531  ; Fall       ; vga:vga_output|pixel_clock ;
+------------------+----------------------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port        ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+------------------+----------------------------+--------+--------+------------+----------------------------+
; i2c_clk          ; clk50                      ; 8.955  ; 9.067  ; Rise       ; clk50                      ;
; i2c_data         ; clk50                      ; 10.186 ; 10.178 ; Rise       ; clk50                      ;
; i2c_status_led   ; i2c_config_clk             ; 8.657  ; 8.575  ; Fall       ; i2c_config_clk             ;
; segments_out[*]  ; td_clk27                   ; 7.668  ; 7.621  ; Rise       ; td_clk27                   ;
;  segments_out[0] ; td_clk27                   ; 7.668  ; 7.621  ; Rise       ; td_clk27                   ;
;  segments_out[1] ; td_clk27                   ; 10.020 ; 10.141 ; Rise       ; td_clk27                   ;
;  segments_out[2] ; td_clk27                   ; 8.568  ; 8.689  ; Rise       ; td_clk27                   ;
;  segments_out[3] ; td_clk27                   ; 9.586  ; 9.330  ; Rise       ; td_clk27                   ;
;  segments_out[4] ; td_clk27                   ; 8.803  ; 8.646  ; Rise       ; td_clk27                   ;
;  segments_out[5] ; td_clk27                   ; 11.903 ; 12.009 ; Rise       ; td_clk27                   ;
;  segments_out[6] ; td_clk27                   ; 8.903  ; 8.841  ; Rise       ; td_clk27                   ;
; vga_blank        ; vga:vga_output|pixel_clock ; 9.953  ; 9.951  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_clk          ; vga:vga_output|pixel_clock ; 3.874  ;        ; Rise       ; vga:vga_output|pixel_clock ;
; vga_hs           ; vga:vga_output|pixel_clock ; 9.728  ; 9.789  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_vs           ; vga:vga_output|pixel_clock ; 9.757  ; 9.800  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_blue[*]      ; vga:vga_output|pixel_clock ; 7.952  ; 7.995  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[0]     ; vga:vga_output|pixel_clock ; 7.952  ; 7.995  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[1]     ; vga:vga_output|pixel_clock ; 9.862  ; 9.809  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[2]     ; vga:vga_output|pixel_clock ; 10.288 ; 10.242 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[3]     ; vga:vga_output|pixel_clock ; 8.893  ; 8.835  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[4]     ; vga:vga_output|pixel_clock ; 9.832  ; 9.741  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[5]     ; vga:vga_output|pixel_clock ; 9.265  ; 9.304  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[6]     ; vga:vga_output|pixel_clock ; 9.578  ; 9.636  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[7]     ; vga:vga_output|pixel_clock ; 10.618 ; 10.594 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_clk          ; vga:vga_output|pixel_clock ;        ; 3.826  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_green[*]     ; vga:vga_output|pixel_clock ; 8.734  ; 8.781  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[0]    ; vga:vga_output|pixel_clock ; 10.641 ; 10.647 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[1]    ; vga:vga_output|pixel_clock ; 9.024  ; 9.022  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[2]    ; vga:vga_output|pixel_clock ; 8.734  ; 8.781  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[3]    ; vga:vga_output|pixel_clock ; 8.738  ; 8.839  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[4]    ; vga:vga_output|pixel_clock ; 11.027 ; 11.037 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[5]    ; vga:vga_output|pixel_clock ; 10.413 ; 10.495 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[6]    ; vga:vga_output|pixel_clock ; 10.024 ; 10.005 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[7]    ; vga:vga_output|pixel_clock ; 9.996  ; 10.105 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_red[*]       ; vga:vga_output|pixel_clock ; 8.138  ; 8.205  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[0]      ; vga:vga_output|pixel_clock ; 9.191  ; 9.271  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[1]      ; vga:vga_output|pixel_clock ; 10.280 ; 10.248 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[2]      ; vga:vga_output|pixel_clock ; 10.282 ; 10.329 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[3]      ; vga:vga_output|pixel_clock ; 10.081 ; 10.121 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[4]      ; vga:vga_output|pixel_clock ; 8.971  ; 9.031  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[5]      ; vga:vga_output|pixel_clock ; 8.487  ; 8.502  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[6]      ; vga:vga_output|pixel_clock ; 11.540 ; 11.590 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[7]      ; vga:vga_output|pixel_clock ; 8.138  ; 8.205  ; Fall       ; vga:vga_output|pixel_clock ;
+------------------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; reset_led   ; 8.332 ;    ;    ; 8.742 ;
; reset      ; td_reset    ; 9.188 ;    ;    ; 9.682 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; reset_led   ; 8.048 ;    ;    ; 8.440 ;
; reset      ; td_reset    ; 8.869 ;    ;    ; 9.342 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i2c_data  ; clk50      ; 11.007 ; 10.910 ; Rise       ; clk50           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i2c_data  ; clk50      ; 10.587 ; 10.490 ; Rise       ; clk50           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; i2c_data  ; clk50      ; 10.948    ; 11.045    ; Rise       ; clk50           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; i2c_data  ; clk50      ; 10.526    ; 10.623    ; Rise       ; clk50           ;
+-----------+------------+-----------+-----------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 35.64 MHz  ; 35.64 MHz       ; td_clk27                   ;                                                               ;
; 149.75 MHz ; 149.75 MHz      ; vga:vga_output|pixel_clock ;                                                               ;
; 159.59 MHz ; 159.59 MHz      ; clk50                      ;                                                               ;
; 917.43 MHz ; 250.0 MHz       ; i2c_config_clk             ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                   ;
+----------------------------+---------+---------------+
; Clock                      ; Slack   ; End Point TNS ;
+----------------------------+---------+---------------+
; td_clk27                   ; -13.530 ; -3063.979     ;
; clk50                      ; -5.266  ; -337.081      ;
; vga:vga_output|pixel_clock ; -2.839  ; -110.559      ;
; i2c_config_clk             ; -0.090  ; -0.090        ;
+----------------------------+---------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; clk50                      ; 0.299 ; 0.000         ;
; vga:vga_output|pixel_clock ; 0.354 ; 0.000         ;
; i2c_config_clk             ; 0.355 ; 0.000         ;
; td_clk27                   ; 0.355 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; td_clk27                   ; -3.000 ; -2108.275     ;
; clk50                      ; -3.000 ; -95.520       ;
; i2c_config_clk             ; -3.000 ; -8.140        ;
; vga:vga_output|pixel_clock ; -1.285 ; -109.225      ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'td_clk27'                                                                                                                                                                                      ;
+---------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -13.530 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.336     ; 13.693     ;
; -13.530 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.336     ; 13.693     ;
; -13.527 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.336     ; 13.690     ;
; -13.525 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.336     ; 13.688     ;
; -13.525 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.336     ; 13.688     ;
; -13.523 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.336     ; 13.686     ;
; -13.520 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.336     ; 13.683     ;
; -13.519 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.336     ; 13.682     ;
; -13.394 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.362     ; 13.531     ;
; -13.394 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.362     ; 13.531     ;
; -13.391 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.362     ; 13.528     ;
; -13.389 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.362     ; 13.526     ;
; -13.389 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.362     ; 13.526     ;
; -13.387 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.362     ; 13.524     ;
; -13.384 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.362     ; 13.521     ;
; -13.383 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.362     ; 13.520     ;
; -13.377 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.347     ; 13.529     ;
; -13.377 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.347     ; 13.529     ;
; -13.374 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.347     ; 13.526     ;
; -13.372 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.347     ; 13.524     ;
; -13.372 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.347     ; 13.524     ;
; -13.370 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.347     ; 13.522     ;
; -13.367 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.347     ; 13.519     ;
; -13.366 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.347     ; 13.518     ;
; -13.346 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.297     ; 13.548     ;
; -13.346 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.297     ; 13.548     ;
; -13.343 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.297     ; 13.545     ;
; -13.341 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.297     ; 13.543     ;
; -13.341 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.297     ; 13.543     ;
; -13.339 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.297     ; 13.541     ;
; -13.337 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.346     ; 13.490     ;
; -13.337 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.346     ; 13.490     ;
; -13.336 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.297     ; 13.538     ;
; -13.335 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.297     ; 13.537     ;
; -13.334 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.346     ; 13.487     ;
; -13.332 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.346     ; 13.485     ;
; -13.332 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.346     ; 13.485     ;
; -13.330 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.346     ; 13.483     ;
; -13.327 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.346     ; 13.480     ;
; -13.326 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.346     ; 13.479     ;
; -13.310 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a64~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.279     ; 13.530     ;
; -13.310 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a64~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.279     ; 13.530     ;
; -13.307 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a64~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.279     ; 13.527     ;
; -13.305 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a64~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.279     ; 13.525     ;
; -13.305 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a64~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.279     ; 13.525     ;
; -13.303 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a64~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.279     ; 13.523     ;
; -13.300 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a64~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.279     ; 13.520     ;
; -13.300 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.349     ; 13.450     ;
; -13.300 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.349     ; 13.450     ;
; -13.299 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a64~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.279     ; 13.519     ;
; -13.297 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.349     ; 13.447     ;
; -13.295 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.349     ; 13.445     ;
; -13.295 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.349     ; 13.445     ;
; -13.293 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.349     ; 13.443     ;
; -13.290 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.349     ; 13.440     ;
; -13.289 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.349     ; 13.439     ;
; -13.280 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.355     ; 13.424     ;
; -13.280 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.355     ; 13.424     ;
; -13.277 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.355     ; 13.421     ;
; -13.275 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.355     ; 13.419     ;
; -13.275 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.355     ; 13.419     ;
; -13.273 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.355     ; 13.417     ;
; -13.270 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.355     ; 13.414     ;
; -13.269 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.355     ; 13.413     ;
; -13.264 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a35~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.305     ; 13.458     ;
; -13.264 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a35~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.305     ; 13.458     ;
; -13.261 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a51~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.304     ; 13.456     ;
; -13.261 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a51~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.304     ; 13.456     ;
; -13.261 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a35~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.305     ; 13.455     ;
; -13.259 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a35~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.305     ; 13.453     ;
; -13.259 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a35~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.305     ; 13.453     ;
; -13.258 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a51~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.304     ; 13.453     ;
; -13.257 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a35~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.305     ; 13.451     ;
; -13.256 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a51~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.304     ; 13.451     ;
; -13.256 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a51~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.304     ; 13.451     ;
; -13.254 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a51~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.304     ; 13.449     ;
; -13.254 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a35~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.305     ; 13.448     ;
; -13.253 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a35~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.305     ; 13.447     ;
; -13.251 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a51~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.304     ; 13.446     ;
; -13.250 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a51~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.304     ; 13.445     ;
; -13.239 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a54~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.333     ; 13.405     ;
; -13.239 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a54~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.333     ; 13.405     ;
; -13.236 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a54~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.333     ; 13.402     ;
; -13.234 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a54~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.333     ; 13.400     ;
; -13.234 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a54~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.333     ; 13.400     ;
; -13.232 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a54~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.333     ; 13.398     ;
; -13.229 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a54~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.333     ; 13.395     ;
; -13.228 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a54~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.333     ; 13.394     ;
; -13.224 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a65~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.364     ; 13.359     ;
; -13.224 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a65~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.364     ; 13.359     ;
; -13.221 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.352     ; 13.368     ;
; -13.221 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.352     ; 13.368     ;
; -13.221 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a65~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.364     ; 13.356     ;
; -13.219 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a65~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.364     ; 13.354     ;
; -13.219 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a65~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.364     ; 13.354     ;
; -13.218 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.352     ; 13.365     ;
; -13.217 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a65~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.364     ; 13.352     ;
; -13.216 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.352     ; 13.363     ;
; -13.216 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.352     ; 13.363     ;
; -13.214 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.352     ; 13.361     ;
+---------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk50'                                                                                                                                      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.266 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.073     ; 6.192      ;
; -5.266 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.073     ; 6.192      ;
; -5.266 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.073     ; 6.192      ;
; -5.266 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.073     ; 6.192      ;
; -5.218 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 6.145      ;
; -5.218 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 6.145      ;
; -5.218 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 6.145      ;
; -5.218 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 6.145      ;
; -5.218 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 6.145      ;
; -5.218 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 6.145      ;
; -5.211 ; i2c:i2c_master|\i2c_manager:data_count[28]  ; i2c:i2c_master|\i2c_manager:data_count[26]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.743      ;
; -5.211 ; i2c:i2c_master|\i2c_manager:data_count[28]  ; i2c:i2c_master|\i2c_manager:data_count[27]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.743      ;
; -5.211 ; i2c:i2c_master|\i2c_manager:data_count[28]  ; i2c:i2c_master|\i2c_manager:data_count[15]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.743      ;
; -5.211 ; i2c:i2c_master|\i2c_manager:data_count[28]  ; i2c:i2c_master|\i2c_manager:data_count[16]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.743      ;
; -5.211 ; i2c:i2c_master|\i2c_manager:data_count[28]  ; i2c:i2c_master|\i2c_manager:data_count[19]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.743      ;
; -5.211 ; i2c:i2c_master|\i2c_manager:data_count[28]  ; i2c:i2c_master|\i2c_manager:data_count[20]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.743      ;
; -5.211 ; i2c:i2c_master|\i2c_manager:data_count[28]  ; i2c:i2c_master|\i2c_manager:data_count[21]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.743      ;
; -5.195 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 6.124      ;
; -5.195 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 6.124      ;
; -5.195 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 6.124      ;
; -5.195 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 6.124      ;
; -5.192 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 6.121      ;
; -5.192 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 6.121      ;
; -5.192 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 6.121      ;
; -5.192 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 6.121      ;
; -5.174 ; i2c:i2c_master|\i2c_manager:data_count[14]  ; i2c:i2c_master|\i2c_manager:data_count[26]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.706      ;
; -5.174 ; i2c:i2c_master|\i2c_manager:data_count[14]  ; i2c:i2c_master|\i2c_manager:data_count[27]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.706      ;
; -5.174 ; i2c:i2c_master|\i2c_manager:data_count[14]  ; i2c:i2c_master|\i2c_manager:data_count[15]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.706      ;
; -5.174 ; i2c:i2c_master|\i2c_manager:data_count[14]  ; i2c:i2c_master|\i2c_manager:data_count[16]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.706      ;
; -5.174 ; i2c:i2c_master|\i2c_manager:data_count[14]  ; i2c:i2c_master|\i2c_manager:data_count[19]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.706      ;
; -5.174 ; i2c:i2c_master|\i2c_manager:data_count[14]  ; i2c:i2c_master|\i2c_manager:data_count[20]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.706      ;
; -5.174 ; i2c:i2c_master|\i2c_manager:data_count[14]  ; i2c:i2c_master|\i2c_manager:data_count[21]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.706      ;
; -5.170 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 6.099      ;
; -5.170 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 6.099      ;
; -5.170 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 6.099      ;
; -5.170 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 6.099      ;
; -5.160 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 6.089      ;
; -5.160 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 6.089      ;
; -5.160 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 6.089      ;
; -5.160 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 6.089      ;
; -5.148 ; i2c:i2c_master|\i2c_manager:data_count[18]  ; i2c:i2c_master|\i2c_manager:data_count[26]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.680      ;
; -5.148 ; i2c:i2c_master|\i2c_manager:data_count[18]  ; i2c:i2c_master|\i2c_manager:data_count[27]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.680      ;
; -5.148 ; i2c:i2c_master|\i2c_manager:data_count[18]  ; i2c:i2c_master|\i2c_manager:data_count[15]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.680      ;
; -5.148 ; i2c:i2c_master|\i2c_manager:data_count[18]  ; i2c:i2c_master|\i2c_manager:data_count[16]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.680      ;
; -5.148 ; i2c:i2c_master|\i2c_manager:data_count[18]  ; i2c:i2c_master|\i2c_manager:data_count[19]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.680      ;
; -5.148 ; i2c:i2c_master|\i2c_manager:data_count[18]  ; i2c:i2c_master|\i2c_manager:data_count[20]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.680      ;
; -5.148 ; i2c:i2c_master|\i2c_manager:data_count[18]  ; i2c:i2c_master|\i2c_manager:data_count[21]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.680      ;
; -5.147 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.069     ; 6.077      ;
; -5.147 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.069     ; 6.077      ;
; -5.147 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.069     ; 6.077      ;
; -5.147 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.069     ; 6.077      ;
; -5.147 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.069     ; 6.077      ;
; -5.147 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.069     ; 6.077      ;
; -5.144 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.069     ; 6.074      ;
; -5.144 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.069     ; 6.074      ;
; -5.144 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.069     ; 6.074      ;
; -5.144 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.069     ; 6.074      ;
; -5.144 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.069     ; 6.074      ;
; -5.144 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.069     ; 6.074      ;
; -5.141 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.073     ; 6.067      ;
; -5.141 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.073     ; 6.067      ;
; -5.141 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.073     ; 6.067      ;
; -5.141 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.073     ; 6.067      ;
; -5.122 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.069     ; 6.052      ;
; -5.122 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.069     ; 6.052      ;
; -5.122 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.069     ; 6.052      ;
; -5.122 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.069     ; 6.052      ;
; -5.122 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.069     ; 6.052      ;
; -5.122 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.069     ; 6.052      ;
; -5.114 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 6.043      ;
; -5.114 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 6.043      ;
; -5.114 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 6.043      ;
; -5.114 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 6.043      ;
; -5.112 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.069     ; 6.042      ;
; -5.112 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.069     ; 6.042      ;
; -5.112 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.069     ; 6.042      ;
; -5.112 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.069     ; 6.042      ;
; -5.112 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.069     ; 6.042      ;
; -5.112 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.069     ; 6.042      ;
; -5.112 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:data_count[26]  ; clk50        ; clk50       ; 1.000        ; -0.078     ; 6.033      ;
; -5.112 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:data_count[27]  ; clk50        ; clk50       ; 1.000        ; -0.078     ; 6.033      ;
; -5.112 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:data_count[15]  ; clk50        ; clk50       ; 1.000        ; -0.078     ; 6.033      ;
; -5.112 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:data_count[16]  ; clk50        ; clk50       ; 1.000        ; -0.078     ; 6.033      ;
; -5.112 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:data_count[19]  ; clk50        ; clk50       ; 1.000        ; -0.078     ; 6.033      ;
; -5.112 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:data_count[20]  ; clk50        ; clk50       ; 1.000        ; -0.078     ; 6.033      ;
; -5.112 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:data_count[21]  ; clk50        ; clk50       ; 1.000        ; -0.078     ; 6.033      ;
; -5.103 ; i2c:i2c_master|\i2c_manager:data_count[29]  ; i2c:i2c_master|\i2c_manager:data_count[26]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.635      ;
; -5.103 ; i2c:i2c_master|\i2c_manager:data_count[29]  ; i2c:i2c_master|\i2c_manager:data_count[27]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.635      ;
; -5.103 ; i2c:i2c_master|\i2c_manager:data_count[29]  ; i2c:i2c_master|\i2c_manager:data_count[15]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.635      ;
; -5.103 ; i2c:i2c_master|\i2c_manager:data_count[29]  ; i2c:i2c_master|\i2c_manager:data_count[16]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.635      ;
; -5.103 ; i2c:i2c_master|\i2c_manager:data_count[29]  ; i2c:i2c_master|\i2c_manager:data_count[19]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.635      ;
; -5.103 ; i2c:i2c_master|\i2c_manager:data_count[29]  ; i2c:i2c_master|\i2c_manager:data_count[20]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.635      ;
; -5.103 ; i2c:i2c_master|\i2c_manager:data_count[29]  ; i2c:i2c_master|\i2c_manager:data_count[21]  ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.635      ;
; -5.093 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 6.020      ;
; -5.093 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 6.020      ;
; -5.093 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 6.020      ;
; -5.093 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 6.020      ;
; -5.093 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 6.020      ;
; -5.093 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.072     ; 6.020      ;
; -5.092 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.073     ; 6.018      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'vga:vga_output|pixel_clock'                                                                                                              ;
+--------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.839 ; vga:vga_output|pixel_row[3] ; ram_read_addr[14]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 3.248      ;
; -2.815 ; vga:vga_output|pixel_row[2] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 3.224      ;
; -2.810 ; vga:vga_output|pixel_row[3] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 3.219      ;
; -2.755 ; vga:vga_output|pixel_row[8] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.513     ; 2.741      ;
; -2.725 ; vga:vga_output|pixel_row[1] ; ram_read_addr[14]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 3.134      ;
; -2.723 ; vga:vga_output|pixel_row[3] ; ram_read_addr[12]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 3.132      ;
; -2.720 ; vga:vga_output|pixel_row[0] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 3.129      ;
; -2.699 ; vga:vga_output|pixel_row[2] ; ram_read_addr[13]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 3.108      ;
; -2.697 ; vga:vga_output|pixel_row[2] ; ram_read_addr[14]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 3.106      ;
; -2.696 ; vga:vga_output|pixel_row[1] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 3.105      ;
; -2.694 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.623      ;
; -2.694 ; vga:vga_output|pixel_row[3] ; ram_read_addr[13]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 3.103      ;
; -2.693 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.622      ;
; -2.692 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.621      ;
; -2.692 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.621      ;
; -2.688 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[9]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.617      ;
; -2.655 ; vga:vga_output|pixel_row[0] ; ram_read_addr[14]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 3.064      ;
; -2.640 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.071     ; 3.568      ;
; -2.640 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.071     ; 3.568      ;
; -2.611 ; vga:vga_output|pixel_row[5] ; ram_read_addr[14]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 3.020      ;
; -2.609 ; vga:vga_output|pixel_row[1] ; ram_read_addr[12]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 3.018      ;
; -2.604 ; vga:vga_output|pixel_row[0] ; ram_read_addr[13]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 3.013      ;
; -2.593 ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_row[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.520      ;
; -2.593 ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_row[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.520      ;
; -2.593 ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_row[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.520      ;
; -2.593 ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_row[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.520      ;
; -2.593 ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_row[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.520      ;
; -2.593 ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_row[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.520      ;
; -2.593 ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_row[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.520      ;
; -2.593 ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_row[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.520      ;
; -2.592 ; vga:vga_output|pixel_row[4] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 3.001      ;
; -2.583 ; vga:vga_output|pixel_row[2] ; ram_read_addr[11]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 2.992      ;
; -2.582 ; vga:vga_output|pixel_row[5] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 2.991      ;
; -2.581 ; vga:vga_output|pixel_row[2] ; ram_read_addr[12]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 2.990      ;
; -2.580 ; vga:vga_output|pixel_row[1] ; ram_read_addr[13]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 2.989      ;
; -2.570 ; vga:vga_output|pixel_row[3] ; ram_read_addr[10]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 2.979      ;
; -2.570 ; vga:vga_output|pixel_row[3] ; ram_read_addr[11]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 2.979      ;
; -2.566 ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_row[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.493      ;
; -2.566 ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_row[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.493      ;
; -2.566 ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_row[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.493      ;
; -2.566 ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_row[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.493      ;
; -2.566 ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_row[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.493      ;
; -2.566 ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_row[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.493      ;
; -2.566 ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_row[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.493      ;
; -2.566 ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_row[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.493      ;
; -2.539 ; vga:vga_output|pixel_row[0] ; ram_read_addr[12]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 2.948      ;
; -2.520 ; vga:vga_output|pixel_row[4] ; ram_read_addr[14]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 2.929      ;
; -2.495 ; vga:vga_output|pixel_row[5] ; ram_read_addr[12]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 2.904      ;
; -2.488 ; vga:vga_output|pixel_row[0] ; ram_read_addr[11]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 2.897      ;
; -2.483 ; vga:vga_output|pixel_row[7] ; ram_read_addr[14]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 2.892      ;
; -2.476 ; vga:vga_output|pixel_row[4] ; ram_read_addr[13]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 2.885      ;
; -2.466 ; vga:vga_output|pixel_row[5] ; ram_read_addr[13]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 2.875      ;
; -2.465 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[6]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.071     ; 3.393      ;
; -2.464 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[3]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.071     ; 3.392      ;
; -2.456 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.385      ;
; -2.456 ; vga:vga_output|pixel_row[1] ; ram_read_addr[10]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 2.865      ;
; -2.456 ; vga:vga_output|pixel_row[1] ; ram_read_addr[11]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 2.865      ;
; -2.455 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.384      ;
; -2.454 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.383      ;
; -2.454 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.383      ;
; -2.454 ; vga:vga_output|pixel_row[7] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 2.863      ;
; -2.450 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[9]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.070     ; 3.379      ;
; -2.445 ; vga:vga_output|pixel_row[6] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 2.854      ;
; -2.424 ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_row[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.350      ;
; -2.424 ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_row[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.350      ;
; -2.424 ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_row[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.350      ;
; -2.424 ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_row[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.350      ;
; -2.424 ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_row[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.350      ;
; -2.424 ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_row[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.350      ;
; -2.424 ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_row[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.350      ;
; -2.424 ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_row[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.350      ;
; -2.412 ; vga:vga_output|pixel_row[6] ; ram_read_addr[14]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 2.821      ;
; -2.404 ; vga:vga_output|pixel_row[4] ; ram_read_addr[12]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 2.813      ;
; -2.402 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.071     ; 3.330      ;
; -2.402 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.071     ; 3.330      ;
; -2.389 ; vga:vga_output|v_count[7]   ; vga:vga_output|v_count[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.316      ;
; -2.388 ; vga:vga_output|v_count[7]   ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.315      ;
; -2.387 ; vga:vga_output|v_count[7]   ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.314      ;
; -2.387 ; vga:vga_output|v_count[7]   ; vga:vga_output|v_count[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.314      ;
; -2.386 ; vga:vga_output|pixel_row[0] ; ram_read_addr[10]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 2.795      ;
; -2.383 ; vga:vga_output|v_count[7]   ; vga:vga_output|v_count[9]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.310      ;
; -2.376 ; vga:vga_output|pixel_row[2] ; ram_read_addr[10]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 2.785      ;
; -2.372 ; vga:vga_output|pixel_row[2] ; ram_read_addr[9]            ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 2.781      ;
; -2.371 ; vga:vga_output|pixel_row[0] ; ram_read_addr[9]            ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 2.780      ;
; -2.360 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.071     ; 3.288      ;
; -2.360 ; vga:vga_output|pixel_row[4] ; ram_read_addr[11]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.090     ; 2.769      ;
; -2.359 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.071     ; 3.287      ;
; -2.358 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.071     ; 3.286      ;
; -2.358 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.071     ; 3.286      ;
; -2.354 ; vga:vga_output|v_count[6]   ; vga:vga_output|v_count[9]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.071     ; 3.282      ;
; -2.338 ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_row[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.264      ;
; -2.338 ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_row[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.264      ;
; -2.338 ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_row[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.264      ;
; -2.338 ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_row[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.264      ;
; -2.338 ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_row[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.264      ;
; -2.338 ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_row[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.264      ;
; -2.338 ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_row[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.264      ;
; -2.338 ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_row[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.264      ;
; -2.338 ; vga:vga_output|v_count[8]   ; vga:vga_output|pixel_row[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.071     ; 3.266      ;
; -2.338 ; vga:vga_output|v_count[8]   ; vga:vga_output|pixel_row[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.071     ; 3.266      ;
+--------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i2c_config_clk'                                                                                          ;
+--------+-------------------------+-------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+----------------+----------------+--------------+------------+------------+
; -0.090 ; i2c_config_state.DONE   ; i2c_status_led~reg0     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.071     ; 1.018      ;
; 0.195  ; i2c_config_state.INIT   ; i2c_config_state.CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.071     ; 0.733      ;
; 0.208  ; i2c_config_state.INIT   ; i2c_config_state.DONE   ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.071     ; 0.720      ;
; 0.218  ; i2c_config_state.CONFIG ; i2c_status_led~reg0     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.071     ; 0.710      ;
; 0.269  ; i2c_status_led~reg0     ; i2c_status_led~reg0     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.071     ; 0.659      ;
+--------+-------------------------+-------------------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk50'                                                                                                                                                    ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.299 ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock ; clk50       ; 0.000        ; 2.797      ; 3.510      ;
; 0.336 ; i2c:i2c_master|sda_enable                   ; i2c:i2c_master|sda_enable                   ; clk50                      ; clk50       ; 0.000        ; 0.090      ; 0.597      ;
; 0.337 ; i2c:i2c_master|i2c_s.STOP                   ; i2c:i2c_master|i2c_s.STOP                   ; clk50                      ; clk50       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; i2c:i2c_master|i2c_s.DATA                   ; i2c:i2c_master|i2c_s.DATA                   ; clk50                      ; clk50       ; 0.000        ; 0.089      ; 0.597      ;
; 0.338 ; i2c:i2c_master|scl_write                    ; i2c:i2c_master|scl_write                    ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; i2c:i2c_master|\i2c_manager:writing         ; i2c:i2c_master|\i2c_manager:writing         ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 0.597      ;
; 0.349 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|i2c_s.ADDRESS                ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 0.608      ;
; 0.354 ; i2c:i2c_master|\i2c_manager:data_count[30]  ; i2c:i2c_master|\i2c_manager:data_count[30]  ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.597      ;
; 0.494 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.467      ; 1.132      ;
; 0.502 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.469      ; 1.142      ;
; 0.508 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.467      ; 1.146      ;
; 0.513 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.469      ; 1.153      ;
; 0.540 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|\i2c_manager:writing         ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 0.799      ;
; 0.584 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 0.843      ;
; 0.585 ; i2c:i2c_master|\i2c_manager:clock_count[29] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 0.844      ;
; 0.588 ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 0.847      ;
; 0.593 ; i2c:i2c_master|\i2c_manager:clock_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                      ; clk50       ; 0.000        ; 0.467      ; 1.231      ;
; 0.594 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.469      ; 1.234      ;
; 0.598 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.841      ;
; 0.599 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; i2c:i2c_master|\i2c_manager:clock_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.845      ;
; 0.604 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.467      ; 1.242      ;
; 0.605 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.469      ; 1.245      ;
; 0.605 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 0.864      ;
; 0.606 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.849      ;
; 0.606 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.849      ;
; 0.607 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.469      ; 1.247      ;
; 0.611 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.854      ;
; 0.618 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.469      ; 1.258      ;
; 0.623 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 0.866      ;
; 0.700 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.469      ; 1.340      ;
; 0.703 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                      ; clk50       ; 0.000        ; 0.467      ; 1.341      ;
; 0.710 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.469      ; 1.350      ;
; 0.711 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.469      ; 1.351      ;
; 0.717 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                      ; clk50       ; 0.000        ; 0.467      ; 1.355      ;
; 0.721 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.469      ; 1.361      ;
; 0.723 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.467      ; 1.361      ;
; 0.810 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.469      ; 1.450      ;
; 0.813 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                      ; clk50       ; 0.000        ; 0.467      ; 1.451      ;
; 0.821 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.469      ; 1.461      ;
; 0.823 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.469      ; 1.463      ;
; 0.834 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.469      ; 1.474      ;
; 0.852 ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock ; clk50       ; -0.500       ; 2.797      ; 3.563      ;
; 0.883 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50                      ; clk50       ; 0.000        ; 0.075      ; 1.129      ;
; 0.887 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.130      ;
; 0.887 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.130      ;
; 0.887 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|sda_enable                   ; clk50                      ; clk50       ; 0.000        ; 0.123      ; 1.182      ;
; 0.888 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.133      ;
; 0.892 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 1.151      ;
; 0.892 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.135      ;
; 0.894 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.137      ;
; 0.898 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.141      ;
; 0.898 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.141      ;
; 0.898 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.141      ;
; 0.901 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.144      ;
; 0.905 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.148      ;
; 0.932 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                      ; clk50       ; 0.000        ; 0.467      ; 1.570      ;
; 0.940 ; i2c:i2c_master|\i2c_manager:data_count[1]   ; i2c:i2c_master|\i2c_manager:data_count[2]   ; clk50                      ; clk50       ; 0.000        ; 0.470      ; 1.581      ;
; 0.967 ; i2c:i2c_master|\i2c_manager:clock_count[19] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.468      ; 1.606      ;
; 0.982 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                      ; clk50       ; 0.000        ; 0.088      ; 1.241      ;
; 0.984 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50                      ; clk50       ; 0.000        ; 0.075      ; 1.230      ;
; 0.987 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.230      ;
; 0.987 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.230      ;
; 0.987 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.230      ;
; 0.988 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.231      ;
; 0.988 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.231      ;
; 0.988 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.231      ;
; 0.994 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50                      ; clk50       ; 0.000        ; 0.075      ; 1.240      ;
; 0.997 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.240      ;
; 0.997 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.240      ;
; 0.997 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.240      ;
; 0.998 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.241      ;
; 0.998 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.241      ;
; 0.998 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.241      ;
; 0.999 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.242      ;
; 1.000 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.243      ;
; 1.002 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.245      ;
; 1.008 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.251      ;
; 1.008 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.251      ;
; 1.008 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50                      ; clk50       ; 0.000        ; 0.072      ; 1.251      ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'vga:vga_output|pixel_clock'                                                                                                                   ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.354 ; vga:vga_output|v_count[6]      ; vga:vga_output|v_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:vga_output|v_count[7]      ; vga:vga_output|v_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:vga_output|v_count[8]      ; vga:vga_output|v_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:vga_output|v_count[9]      ; vga:vga_output|v_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:vga_output|v_count[2]      ; vga:vga_output|v_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:vga_output|v_count[3]      ; vga:vga_output|v_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:vga_output|v_count[5]      ; vga:vga_output|v_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:vga_output|v_count[4]      ; vga:vga_output|v_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.597      ;
; 0.396 ; vga:vga_output|vert_sync       ; vga:vga_output|vert_sync_out  ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.640      ;
; 0.451 ; ycc2rgb:ycc2rgb_converter|b[6] ; vga_pixel[6]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.013     ; 0.639      ;
; 0.463 ; ycc2rgb:ycc2rgb_converter|g[4] ; vga_pixel[12]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.026     ; 0.638      ;
; 0.463 ; ycc2rgb:ycc2rgb_converter|r[0] ; vga_pixel[16]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.026     ; 0.638      ;
; 0.464 ; ycc2rgb:ycc2rgb_converter|g[5] ; vga_pixel[13]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.026     ; 0.639      ;
; 0.465 ; ycc2rgb:ycc2rgb_converter|b[3] ; vga_pixel[3]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.027     ; 0.639      ;
; 0.465 ; ycc2rgb:ycc2rgb_converter|g[6] ; vga_pixel[14]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.026     ; 0.640      ;
; 0.466 ; ycc2rgb:ycc2rgb_converter|g[7] ; vga_pixel[15]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.026     ; 0.641      ;
; 0.468 ; ycc2rgb:ycc2rgb_converter|b[0] ; vga_pixel[0]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.027     ; 0.642      ;
; 0.549 ; vga:vga_output|horiz_sync      ; vga:vga_output|horiz_sync_out ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.792      ;
; 0.563 ; vga:vga_output|h_count[1]      ; vga:vga_output|pixel_col[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.807      ;
; 0.573 ; vga:vga_output|h_count[3]      ; vga:vga_output|pixel_col[3]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.817      ;
; 0.593 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.837      ;
; 0.602 ; vga:vga_output|h_count[7]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.846      ;
; 0.603 ; ycc2rgb:ycc2rgb_converter|b[1] ; vga_pixel[1]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.013     ; 0.791      ;
; 0.604 ; ycc2rgb:ycc2rgb_converter|b[7] ; vga_pixel[7]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.013     ; 0.792      ;
; 0.605 ; ycc2rgb:ycc2rgb_converter|b[4] ; vga_pixel[4]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.013     ; 0.793      ;
; 0.609 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.853      ;
; 0.611 ; vga:vga_output|h_count[6]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.855      ;
; 0.613 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.857      ;
; 0.614 ; ycc2rgb:ycc2rgb_converter|g[2] ; vga_pixel[10]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.025     ; 0.790      ;
; 0.614 ; ycc2rgb:ycc2rgb_converter|g[0] ; vga_pixel[8]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.025     ; 0.790      ;
; 0.616 ; ycc2rgb:ycc2rgb_converter|r[4] ; vga_pixel[20]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.026     ; 0.791      ;
; 0.616 ; ycc2rgb:ycc2rgb_converter|r[3] ; vga_pixel[19]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.026     ; 0.791      ;
; 0.617 ; ycc2rgb:ycc2rgb_converter|g[1] ; vga_pixel[9]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.026     ; 0.792      ;
; 0.618 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.862      ;
; 0.618 ; ycc2rgb:ycc2rgb_converter|r[1] ; vga_pixel[17]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.026     ; 0.793      ;
; 0.619 ; ycc2rgb:ycc2rgb_converter|g[3] ; vga_pixel[11]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.026     ; 0.794      ;
; 0.621 ; vga:vga_output|v_count[8]      ; vga:vga_output|pixel_row[8]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.497      ; 1.289      ;
; 0.632 ; vga:vga_output|h_count[8]      ; vga:vga_output|pixel_col[8]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.876      ;
; 0.732 ; vga:vga_output|h_count[2]      ; vga:vga_output|pixel_col[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.976      ;
; 0.751 ; vga:vga_output|h_count[4]      ; vga:vga_output|pixel_col[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.995      ;
; 0.770 ; ycc2rgb:ycc2rgb_converter|b[2] ; vga_pixel[2]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.013     ; 0.958      ;
; 0.771 ; vga:vga_output|h_count[7]      ; vga:vga_output|pixel_col[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.015      ;
; 0.771 ; ycc2rgb:ycc2rgb_converter|b[5] ; vga_pixel[5]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.013     ; 0.959      ;
; 0.778 ; vga:vga_output|h_count[5]      ; vga:vga_output|pixel_col[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.022      ;
; 0.780 ; ycc2rgb:ycc2rgb_converter|r[5] ; vga_pixel[21]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.026     ; 0.955      ;
; 0.781 ; ycc2rgb:ycc2rgb_converter|r[7] ; vga_pixel[23]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.026     ; 0.956      ;
; 0.782 ; ycc2rgb:ycc2rgb_converter|r[6] ; vga_pixel[22]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.026     ; 0.957      ;
; 0.814 ; ycc2rgb:ycc2rgb_converter|r[2] ; vga_pixel[18]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.026     ; 0.989      ;
; 0.860 ; vga:vga_output|v_count[3]      ; vga:vga_output|pixel_row[3]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.104      ;
; 0.878 ; vga:vga_output|v_count[6]      ; vga:vga_output|pixel_row[6]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.122      ;
; 0.880 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.124      ;
; 0.882 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.126      ;
; 0.892 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.136      ;
; 0.893 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.137      ;
; 0.896 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.140      ;
; 0.899 ; vga:vga_output|h_count[6]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.143      ;
; 0.901 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.145      ;
; 0.909 ; vga:vga_output|h_count[9]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.153      ;
; 0.912 ; vga:vga_output|h_count[9]      ; vga:vga_output|pixel_col[9]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.156      ;
; 0.912 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.156      ;
; 0.917 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.161      ;
; 0.931 ; vga:vga_output|v_count[0]      ; vga:vga_output|v_count[0]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.174      ;
; 0.945 ; ram_read_addr[0]               ; ycc_even                      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.189      ;
; 0.950 ; vga:vga_output|h_count[9]      ; vga:vga_output|h_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.194      ;
; 0.958 ; vga:vga_output|h_count[6]      ; vga:vga_output|pixel_col[6]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.202      ;
; 0.979 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.223      ;
; 0.990 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.234      ;
; 0.991 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.235      ;
; 0.992 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.236      ;
; 1.003 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.247      ;
; 1.006 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.250      ;
; 1.016 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.260      ;
; 1.022 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.266      ;
; 1.024 ; vga:vga_output|v_count[7]      ; vga:vga_output|pixel_row[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.267      ;
; 1.028 ; vga:vga_output|h_count[3]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.272      ;
; 1.029 ; vga:vga_output|v_count[0]      ; vga:vga_output|pixel_row[0]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.273      ;
; 1.029 ; vga:vga_output|v_count[5]      ; vga:vga_output|pixel_row[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.272      ;
; 1.034 ; vga:vga_output|v_count[1]      ; vga:vga_output|v_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.277      ;
; 1.034 ; vga:vga_output|v_count[2]      ; vga:vga_output|pixel_row[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.277      ;
; 1.042 ; vga:vga_output|v_count[1]      ; vga:vga_output|pixel_row[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.286      ;
; 1.062 ; vga:vga_output|v_count[9]      ; vga:vga_output|vert_sync      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.306      ;
; 1.100 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.344      ;
; 1.105 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.349      ;
; 1.113 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.357      ;
; 1.121 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.365      ;
; 1.123 ; vga:vga_output|h_count[0]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.367      ;
; 1.128 ; vga:vga_output|h_count[7]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.372      ;
; 1.151 ; vga:vga_output|h_count[8]      ; vga:vga_output|h_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.395      ;
; 1.152 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.396      ;
; 1.154 ; vga:vga_output|v_count[8]      ; vga:vga_output|v_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.398      ;
; 1.157 ; vga:vga_output|h_count[8]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.401      ;
; 1.166 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[0]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.410      ;
; 1.178 ; vga:vga_output|h_count[5]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.422      ;
; 1.192 ; vga:vga_output|h_count[5]      ; vga:vga_output|v_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.436      ;
; 1.193 ; vga:vga_output|pixel_col[1]    ; ram_read_addr[0]              ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; -0.500       ; 0.055      ; 0.939      ;
; 1.196 ; vga:vga_output|v_count[4]      ; vga:vga_output|vert_sync      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.440      ;
; 1.199 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.443      ;
; 1.212 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 1.456      ;
; 1.240 ; vga:vga_output|pixel_col[7]    ; ram_read_addr[6]              ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; -0.500       ; 0.057      ; 0.988      ;
; 1.294 ; vga:vga_output|v_count[1]      ; vga:vga_output|v_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.537      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i2c_config_clk'                                                                                          ;
+-------+-------------------------+-------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+----------------+----------------+--------------+------------+------------+
; 0.355 ; i2c_status_led~reg0     ; i2c_status_led~reg0     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.387 ; i2c_config_state.INIT   ; i2c_config_state.CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.071      ; 0.629      ;
; 0.397 ; i2c_config_state.CONFIG ; i2c_status_led~reg0     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.071      ; 0.639      ;
; 0.405 ; i2c_config_state.INIT   ; i2c_config_state.DONE   ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.071      ; 0.647      ;
; 0.587 ; i2c_config_state.DONE   ; i2c_status_led~reg0     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.071      ; 0.829      ;
+-------+-------------------------+-------------------------+----------------+----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'td_clk27'                                                                                                                                                                 ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; led_count[2]                                               ; led_count[2]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; adv7180:decoder|ram_we                                     ; adv7180:decoder|ram_we                                     ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; led_count[3]                                               ; led_count[3]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.070      ; 0.597      ;
; 0.366 ; adv7180:decoder|\hs_manager:hs_idle                        ; adv7180:decoder|hs_flag                                    ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.623      ;
; 0.367 ; adv7180:decoder|state.READ                                 ; adv7180:decoder|state.READ                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.070      ; 0.608      ;
; 0.368 ; adv7180:decoder|\vs_manager:vs_idle                        ; adv7180:decoder|vs_flag                                    ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.625      ;
; 0.404 ; adv7180:decoder|state.READ                                 ; adv7180:decoder|state.VS_RESET                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.070      ; 0.645      ;
; 0.456 ; adv7180:decoder|\adv7180_decoder:data_buffer[11]           ; adv7180:decoder|ram_din[11]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.123      ; 0.750      ;
; 0.456 ; adv7180:decoder|\adv7180_decoder:data_buffer[13]           ; adv7180:decoder|ram_din[13]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.123      ; 0.750      ;
; 0.456 ; adv7180:decoder|\adv7180_decoder:data_buffer[5]            ; adv7180:decoder|ram_din[5]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.123      ; 0.750      ;
; 0.456 ; adv7180:decoder|\adv7180_decoder:data_buffer[21]           ; adv7180:decoder|ram_din[21]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.123      ; 0.750      ;
; 0.457 ; adv7180:decoder|\adv7180_decoder:data_buffer[3]            ; adv7180:decoder|ram_din[3]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.123      ; 0.751      ;
; 0.458 ; adv7180:decoder|\adv7180_decoder:data_buffer[29]           ; adv7180:decoder|ram_din[29]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.123      ; 0.752      ;
; 0.499 ; adv7180:decoder|\adv7180_decoder:data_buffer[19]           ; adv7180:decoder|ram_din[19]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.123      ; 0.793      ;
; 0.550 ; adv7180:decoder|\adv7180_decoder:data_buffer[27]           ; adv7180:decoder|ram_din[27]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.123      ; 0.844      ;
; 0.552 ; adv7180:decoder|\adv7180_decoder:next_data_address[24]     ; adv7180:decoder|data_address[24]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.802      ;
; 0.553 ; adv7180:decoder|\adv7180_decoder:next_data_address[19]     ; adv7180:decoder|data_address[19]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.803      ;
; 0.553 ; adv7180:decoder|\adv7180_decoder:next_data_address[30]     ; adv7180:decoder|data_address[30]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.803      ;
; 0.558 ; adv7180:decoder|\adv7180_decoder:next_data_address[26]     ; adv7180:decoder|data_address[26]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.808      ;
; 0.564 ; \decoder_clock:clock_count[18]                             ; \decoder_clock:clock_count[18]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.822      ;
; 0.573 ; adv7180:decoder|\adv7180_decoder:next_data_address[13]     ; adv7180:decoder|\adv7180_decoder:next_data_address[13]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.830      ;
; 0.573 ; adv7180:decoder|\adv7180_decoder:next_data_address[21]     ; adv7180:decoder|data_address[21]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.823      ;
; 0.574 ; adv7180:decoder|\adv7180_decoder:next_data_address[25]     ; adv7180:decoder|data_address[25]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.824      ;
; 0.574 ; adv7180:decoder|\adv7180_decoder:next_data_address[16]     ; adv7180:decoder|data_address[16]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.824      ;
; 0.577 ; adv7180:decoder|\adv7180_decoder:next_data_address[20]     ; adv7180:decoder|data_address[20]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.827      ;
; 0.579 ; \decoder_clock:clock_count[21]                             ; \decoder_clock:clock_count[21]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.821      ;
; 0.579 ; \decoder_clock:clock_count[30]                             ; \decoder_clock:clock_count[30]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.821      ;
; 0.579 ; \decoder_clock:clock_count[5]                              ; \decoder_clock:clock_count[5]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.821      ;
; 0.579 ; \decoder_clock:clock_count[2]                              ; \decoder_clock:clock_count[2]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.821      ;
; 0.580 ; \decoder_clock:clock_count[28]                             ; \decoder_clock:clock_count[28]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.822      ;
; 0.580 ; \decoder_clock:clock_count[26]                             ; \decoder_clock:clock_count[26]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.822      ;
; 0.580 ; \decoder_clock:clock_count[4]                              ; \decoder_clock:clock_count[4]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.822      ;
; 0.580 ; adv7180:decoder|\adv7180_decoder:clock_count[2]            ; adv7180:decoder|\adv7180_decoder:clock_count[2]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.822      ;
; 0.581 ; \decoder_clock:clock_count[1]                              ; \decoder_clock:clock_count[1]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.823      ;
; 0.582 ; \decoder_clock:clock_count[27]                             ; \decoder_clock:clock_count[27]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.824      ;
; 0.582 ; \decoder_clock:clock_count[29]                             ; \decoder_clock:clock_count[29]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.824      ;
; 0.582 ; \decoder_clock:clock_count[9]                              ; \decoder_clock:clock_count[9]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.824      ;
; 0.582 ; \decoder_clock:clock_count[3]                              ; \decoder_clock:clock_count[3]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.824      ;
; 0.582 ; adv7180:decoder|\adv7180_decoder:clock_count[1]            ; adv7180:decoder|\adv7180_decoder:clock_count[1]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.824      ;
; 0.583 ; \decoder_clock:clock_count[25]                             ; \decoder_clock:clock_count[25]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.825      ;
; 0.583 ; adv7180:decoder|\adv7180_decoder:clock_count[3]            ; adv7180:decoder|\adv7180_decoder:clock_count[3]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.825      ;
; 0.584 ; \decoder_clock:clock_count[8]                              ; \decoder_clock:clock_count[8]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.826      ;
; 0.585 ; \decoder_clock:clock_count[22]                             ; \decoder_clock:clock_count[22]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.827      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:next_data_address[2]      ; adv7180:decoder|\adv7180_decoder:next_data_address[2]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.842      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:next_data_address[5]      ; adv7180:decoder|\adv7180_decoder:next_data_address[5]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.842      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:next_data_address[12]     ; adv7180:decoder|\adv7180_decoder:next_data_address[12]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.842      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:next_data_address[14]     ; adv7180:decoder|\adv7180_decoder:next_data_address[14]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.842      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:next_data_address[18]     ; adv7180:decoder|\adv7180_decoder:next_data_address[18]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.843      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:next_data_address[20]     ; adv7180:decoder|\adv7180_decoder:next_data_address[20]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.843      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:next_data_address[21]     ; adv7180:decoder|\adv7180_decoder:next_data_address[21]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.843      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:next_data_address[28]     ; adv7180:decoder|\adv7180_decoder:next_data_address[28]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.843      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[14] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[14] ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.827      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:next_data_address[4]      ; adv7180:decoder|\adv7180_decoder:next_data_address[4]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:next_data_address[10]     ; adv7180:decoder|\adv7180_decoder:next_data_address[10]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:next_data_address[15]     ; adv7180:decoder|\adv7180_decoder:next_data_address[15]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.844      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:next_data_address[26]     ; adv7180:decoder|\adv7180_decoder:next_data_address[26]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.844      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:next_data_address[30]     ; adv7180:decoder|\adv7180_decoder:next_data_address[30]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.844      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:buffer_index[14]          ; adv7180:decoder|\adv7180_decoder:buffer_index[14]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.070      ; 0.827      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:clock_count[14]           ; adv7180:decoder|\adv7180_decoder:clock_count[14]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.828      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:clock_count[12]           ; adv7180:decoder|\adv7180_decoder:clock_count[12]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.828      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[14] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[14] ; td_clk27     ; td_clk27    ; 0.000        ; 0.070      ; 0.827      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:next_data_address[1]      ; adv7180:decoder|\adv7180_decoder:next_data_address[1]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.844      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:next_data_address[17]     ; adv7180:decoder|\adv7180_decoder:next_data_address[17]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.845      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:next_data_address[19]     ; adv7180:decoder|\adv7180_decoder:next_data_address[19]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.845      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:next_data_address[29]     ; adv7180:decoder|\adv7180_decoder:next_data_address[29]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.845      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[12] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[12] ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.829      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:next_data_address[3]      ; adv7180:decoder|\adv7180_decoder:next_data_address[3]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.845      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:next_data_address[7]      ; adv7180:decoder|\adv7180_decoder:next_data_address[7]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.845      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:next_data_address[9]      ; adv7180:decoder|\adv7180_decoder:next_data_address[9]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.845      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:next_data_address[11]     ; adv7180:decoder|\adv7180_decoder:next_data_address[11]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.845      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:next_data_address[16]     ; adv7180:decoder|\adv7180_decoder:next_data_address[16]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.846      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:next_data_address[23]     ; adv7180:decoder|\adv7180_decoder:next_data_address[23]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.846      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:next_data_address[25]     ; adv7180:decoder|\adv7180_decoder:next_data_address[25]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.846      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:next_data_address[27]     ; adv7180:decoder|\adv7180_decoder:next_data_address[27]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.846      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[13] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[13] ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:buffer_index[12]          ; adv7180:decoder|\adv7180_decoder:buffer_index[12]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.070      ; 0.829      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:clock_count[13]           ; adv7180:decoder|\adv7180_decoder:clock_count[13]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[12] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[12] ; td_clk27     ; td_clk27    ; 0.000        ; 0.070      ; 0.829      ;
; 0.589 ; adv7180:decoder|\adv7180_decoder:buffer_index[13]          ; adv7180:decoder|\adv7180_decoder:buffer_index[13]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.070      ; 0.830      ;
; 0.589 ; adv7180:decoder|\adv7180_decoder:clock_count[11]           ; adv7180:decoder|\adv7180_decoder:clock_count[11]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.831      ;
; 0.589 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[13] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[13] ; td_clk27     ; td_clk27    ; 0.000        ; 0.070      ; 0.830      ;
; 0.590 ; adv7180:decoder|\adv7180_decoder:next_data_address[24]     ; adv7180:decoder|\adv7180_decoder:next_data_address[24]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.848      ;
; 0.590 ; adv7180:decoder|\adv7180_decoder:next_data_address[6]      ; adv7180:decoder|\adv7180_decoder:next_data_address[6]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.847      ;
; 0.590 ; adv7180:decoder|\adv7180_decoder:next_data_address[8]      ; adv7180:decoder|\adv7180_decoder:next_data_address[8]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.847      ;
; 0.590 ; adv7180:decoder|\adv7180_decoder:next_data_address[22]     ; adv7180:decoder|\adv7180_decoder:next_data_address[22]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.848      ;
; 0.600 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[2]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[2]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[5]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[5]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; adv7180:decoder|\adv7180_decoder:clock_count[5]            ; adv7180:decoder|\adv7180_decoder:clock_count[5]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.842      ;
; 0.601 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[4]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[4]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[10] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[10] ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[18] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[18] ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[20] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[20] ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[21] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[21] ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[28] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[28] ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; adv7180:decoder|\adv7180_decoder:buffer_index[2]           ; adv7180:decoder|\adv7180_decoder:buffer_index[2]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.070      ; 0.842      ;
; 0.601 ; adv7180:decoder|\adv7180_decoder:buffer_index[5]           ; adv7180:decoder|\adv7180_decoder:buffer_index[5]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.070      ; 0.842      ;
; 0.601 ; adv7180:decoder|\adv7180_decoder:buffer_index[18]          ; adv7180:decoder|\adv7180_decoder:buffer_index[18]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; adv7180:decoder|\adv7180_decoder:buffer_index[20]          ; adv7180:decoder|\adv7180_decoder:buffer_index[20]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; adv7180:decoder|\adv7180_decoder:buffer_index[21]          ; adv7180:decoder|\adv7180_decoder:buffer_index[21]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; adv7180:decoder|\adv7180_decoder:buffer_index[28]          ; adv7180:decoder|\adv7180_decoder:buffer_index[28]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.843      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'td_clk27'                                                                                                                                     ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; td_clk27 ; Rise       ; td_clk27                                                                                                   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~portb_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a121~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a121~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a121~porta_we_reg       ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk50'                                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50 ; Rise       ; clk50                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[14]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[15]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[16]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[17]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[18]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[19]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[20]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[21]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[22]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[23]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[24]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[25]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[26]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[27]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[28]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[29]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[30]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:writing         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.ADDRESS                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.DATA                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.INIT                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.START                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.STOP                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|scl_write                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|sda_enable                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|sda_write                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; vga:vga_output|pixel_clock                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[0]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[10] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[11] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[12] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[13] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[14] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[16] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[18] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[19] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[1]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[21] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[2]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[3]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[4]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[5]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[6]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[9]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[10]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[12]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[13]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[15]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[16]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[19]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[20]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[21]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[26]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[27]  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i2c_config_clk'                                                                     ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i2c_config_clk ; Rise       ; i2c_config_clk                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.CONFIG              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.DONE                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.INIT                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.CONFIG              ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.DONE                ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.INIT                ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.CONFIG              ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.DONE                ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.INIT                ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_clk~input|o               ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_clk~inputclkctrl|inclk[0] ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_clk~inputclkctrl|outclk   ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.CONFIG|clk          ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.DONE|clk            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.INIT|clk            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_status_led~reg0|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_clk~input|i               ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.CONFIG|clk          ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.DONE|clk            ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.INIT|clk            ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_status_led~reg0|clk              ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_clk~inputclkctrl|inclk[0] ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_clk~inputclkctrl|outclk   ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_clk~input|o               ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'vga:vga_output|pixel_clock'                                                              ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[10]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[11]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[12]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[13]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[14]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[15]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[9]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync_out ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync_out  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|video_on_h     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|video_on_v     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[10]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[11]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[12]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[13]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[14]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[15]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[16]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[17]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[18]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[19]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[20]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[21]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[22]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[23]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[4]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[5]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[6]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[7]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[8]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[9]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ycc_even                      ;
; 0.218  ; 0.436        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[8]   ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[0]     ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[1]     ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[2]     ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[3]     ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[4]     ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[5]     ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[6]     ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[7]     ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[8]     ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[9]     ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[1]   ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[2]   ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[3]   ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[4]   ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; reset       ; clk50                      ; 4.883 ; 5.173 ; Rise       ; clk50                      ;
; reset       ; td_clk27                   ; 5.711 ; 5.967 ; Rise       ; td_clk27                   ;
; td_hs       ; td_clk27                   ; 2.213 ; 2.586 ; Rise       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; 2.089 ; 2.440 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; 4.376 ; 4.608 ; Fall       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; 2.715 ; 3.008 ; Fall       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; 2.715 ; 3.008 ; Fall       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; 2.426 ; 2.803 ; Fall       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; 2.364 ; 2.698 ; Fall       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; 2.234 ; 2.564 ; Fall       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; 2.448 ; 2.791 ; Fall       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; 2.389 ; 2.711 ; Fall       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; 2.316 ; 2.616 ; Fall       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; 2.520 ; 2.856 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; 3.488 ; 3.752 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; reset       ; clk50                      ; -2.095 ; -2.310 ; Rise       ; clk50                      ;
; reset       ; td_clk27                   ; -3.645 ; -3.841 ; Rise       ; td_clk27                   ;
; td_hs       ; td_clk27                   ; -1.488 ; -1.804 ; Rise       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; -1.602 ; -1.934 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; -2.887 ; -3.094 ; Fall       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; -1.255 ; -1.581 ; Fall       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; -2.153 ; -2.403 ; Fall       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; -1.883 ; -2.216 ; Fall       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; -1.691 ; -2.022 ; Fall       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; -1.255 ; -1.581 ; Fall       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; -1.903 ; -2.206 ; Fall       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; -1.486 ; -1.785 ; Fall       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; -1.667 ; -1.913 ; Fall       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; -1.795 ; -2.095 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; -2.829 ; -3.115 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port        ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+------------------+----------------------------+--------+--------+------------+----------------------------+
; i2c_clk          ; clk50                      ; 8.432  ; 8.449  ; Rise       ; clk50                      ;
; i2c_data         ; clk50                      ; 9.638  ; 9.497  ; Rise       ; clk50                      ;
; i2c_status_led   ; i2c_config_clk             ; 8.204  ; 7.937  ; Fall       ; i2c_config_clk             ;
; segments_out[*]  ; td_clk27                   ; 11.804 ; 11.777 ; Rise       ; td_clk27                   ;
;  segments_out[0] ; td_clk27                   ; 7.986  ; 7.950  ; Rise       ; td_clk27                   ;
;  segments_out[1] ; td_clk27                   ; 10.195 ; 10.142 ; Rise       ; td_clk27                   ;
;  segments_out[2] ; td_clk27                   ; 8.830  ; 8.982  ; Rise       ; td_clk27                   ;
;  segments_out[3] ; td_clk27                   ; 9.854  ; 9.507  ; Rise       ; td_clk27                   ;
;  segments_out[4] ; td_clk27                   ; 9.038  ; 8.889  ; Rise       ; td_clk27                   ;
;  segments_out[5] ; td_clk27                   ; 11.804 ; 11.777 ; Rise       ; td_clk27                   ;
;  segments_out[6] ; td_clk27                   ; 9.072  ; 9.195  ; Rise       ; td_clk27                   ;
; vga_blank        ; vga:vga_output|pixel_clock ; 9.450  ; 9.329  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_clk          ; vga:vga_output|pixel_clock ; 3.614  ;        ; Rise       ; vga:vga_output|pixel_clock ;
; vga_hs           ; vga:vga_output|pixel_clock ; 9.209  ; 9.125  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_vs           ; vga:vga_output|pixel_clock ; 9.220  ; 9.140  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_blue[*]      ; vga:vga_output|pixel_clock ; 10.025 ; 9.858  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[0]     ; vga:vga_output|pixel_clock ; 7.440  ; 7.421  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[1]     ; vga:vga_output|pixel_clock ; 9.295  ; 9.135  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[2]     ; vga:vga_output|pixel_clock ; 9.716  ; 9.540  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[3]     ; vga:vga_output|pixel_clock ; 8.354  ; 8.199  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[4]     ; vga:vga_output|pixel_clock ; 9.278  ; 9.066  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[5]     ; vga:vga_output|pixel_clock ; 8.714  ; 8.623  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[6]     ; vga:vga_output|pixel_clock ; 9.046  ; 8.933  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[7]     ; vga:vga_output|pixel_clock ; 10.025 ; 9.858  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_clk          ; vga:vga_output|pixel_clock ;        ; 3.522  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_green[*]     ; vga:vga_output|pixel_clock ; 10.430 ; 10.275 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[0]    ; vga:vga_output|pixel_clock ; 10.038 ; 9.920  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[1]    ; vga:vga_output|pixel_clock ; 8.501  ; 8.353  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[2]    ; vga:vga_output|pixel_clock ; 8.215  ; 8.144  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[3]    ; vga:vga_output|pixel_clock ; 8.212  ; 8.183  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[4]    ; vga:vga_output|pixel_clock ; 10.430 ; 10.275 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[5]    ; vga:vga_output|pixel_clock ; 9.850  ; 9.751  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[6]    ; vga:vga_output|pixel_clock ; 9.461  ; 9.300  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[7]    ; vga:vga_output|pixel_clock ; 9.446  ; 9.373  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_red[*]       ; vga:vga_output|pixel_clock ; 10.929 ; 10.807 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[0]      ; vga:vga_output|pixel_clock ; 8.644  ; 8.608  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[1]      ; vga:vga_output|pixel_clock ; 9.705  ; 9.528  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[2]      ; vga:vga_output|pixel_clock ; 9.702  ; 9.606  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[3]      ; vga:vga_output|pixel_clock ; 9.513  ; 9.413  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[4]      ; vga:vga_output|pixel_clock ; 8.453  ; 8.369  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[5]      ; vga:vga_output|pixel_clock ; 7.956  ; 7.891  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[6]      ; vga:vga_output|pixel_clock ; 10.929 ; 10.807 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[7]      ; vga:vga_output|pixel_clock ; 7.632  ; 7.598  ; Fall       ; vga:vga_output|pixel_clock ;
+------------------+----------------------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port        ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+------------------+----------------------------+--------+--------+------------+----------------------------+
; i2c_clk          ; clk50                      ; 8.122  ; 8.137  ; Rise       ; clk50                      ;
; i2c_data         ; clk50                      ; 9.279  ; 9.142  ; Rise       ; clk50                      ;
; i2c_status_led   ; i2c_config_clk             ; 7.905  ; 7.647  ; Fall       ; i2c_config_clk             ;
; segments_out[*]  ; td_clk27                   ; 6.918  ; 6.840  ; Rise       ; td_clk27                   ;
;  segments_out[0] ; td_clk27                   ; 6.918  ; 6.840  ; Rise       ; td_clk27                   ;
;  segments_out[1] ; td_clk27                   ; 9.035  ; 9.026  ; Rise       ; td_clk27                   ;
;  segments_out[2] ; td_clk27                   ; 7.694  ; 7.867  ; Rise       ; td_clk27                   ;
;  segments_out[3] ; td_clk27                   ; 8.714  ; 8.364  ; Rise       ; td_clk27                   ;
;  segments_out[4] ; td_clk27                   ; 7.965  ; 7.758  ; Rise       ; td_clk27                   ;
;  segments_out[5] ; td_clk27                   ; 10.796 ; 10.703 ; Rise       ; td_clk27                   ;
;  segments_out[6] ; td_clk27                   ; 7.967  ; 8.018  ; Rise       ; td_clk27                   ;
; vga_blank        ; vga:vga_output|pixel_clock ; 9.045  ; 8.883  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_clk          ; vga:vga_output|pixel_clock ; 3.476  ;        ; Rise       ; vga:vga_output|pixel_clock ;
; vga_hs           ; vga:vga_output|pixel_clock ; 8.836  ; 8.754  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_vs           ; vga:vga_output|pixel_clock ; 8.847  ; 8.770  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_blue[*]      ; vga:vga_output|pixel_clock ; 7.141  ; 7.122  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[0]     ; vga:vga_output|pixel_clock ; 7.141  ; 7.122  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[1]     ; vga:vga_output|pixel_clock ; 8.923  ; 8.768  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[2]     ; vga:vga_output|pixel_clock ; 9.325  ; 9.156  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[3]     ; vga:vga_output|pixel_clock ; 8.018  ; 7.869  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[4]     ; vga:vga_output|pixel_clock ; 8.905  ; 8.701  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[5]     ; vga:vga_output|pixel_clock ; 8.363  ; 8.275  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[6]     ; vga:vga_output|pixel_clock ; 8.681  ; 8.572  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[7]     ; vga:vga_output|pixel_clock ; 9.622  ; 9.461  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_clk          ; vga:vga_output|pixel_clock ;        ; 3.387  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_green[*]     ; vga:vga_output|pixel_clock ; 7.880  ; 7.815  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[0]    ; vga:vga_output|pixel_clock ; 9.634  ; 9.519  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[1]    ; vga:vga_output|pixel_clock ; 8.157  ; 8.014  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[2]    ; vga:vga_output|pixel_clock ; 7.884  ; 7.815  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[3]    ; vga:vga_output|pixel_clock ; 7.880  ; 7.851  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[4]    ; vga:vga_output|pixel_clock ; 10.011 ; 9.861  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[5]    ; vga:vga_output|pixel_clock ; 9.455  ; 9.359  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[6]    ; vga:vga_output|pixel_clock ; 9.079  ; 8.924  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[7]    ; vga:vga_output|pixel_clock ; 9.067  ; 8.995  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_red[*]       ; vga:vga_output|pixel_clock ; 7.322  ; 7.289  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[0]      ; vga:vga_output|pixel_clock ; 8.294  ; 8.259  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[1]      ; vga:vga_output|pixel_clock ; 9.313  ; 9.142  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[2]      ; vga:vga_output|pixel_clock ; 9.311  ; 9.217  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[3]      ; vga:vga_output|pixel_clock ; 9.128  ; 9.031  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[4]      ; vga:vga_output|pixel_clock ; 8.110  ; 8.029  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[5]      ; vga:vga_output|pixel_clock ; 7.634  ; 7.570  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[6]      ; vga:vga_output|pixel_clock ; 10.488 ; 10.370 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[7]      ; vga:vga_output|pixel_clock ; 7.322  ; 7.289  ; Fall       ; vga:vga_output|pixel_clock ;
+------------------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; reset_led   ; 7.463 ;    ;    ; 7.716 ;
; reset      ; td_reset    ; 8.271 ;    ;    ; 8.569 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; reset_led   ; 7.194 ;    ;    ; 7.434 ;
; reset      ; td_reset    ; 7.969 ;    ;    ; 8.252 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; i2c_data  ; clk50      ; 10.038 ; 9.969 ; Rise       ; clk50           ;
+-----------+------------+--------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i2c_data  ; clk50      ; 9.646 ; 9.577 ; Rise       ; clk50           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; i2c_data  ; clk50      ; 9.836     ; 9.905     ; Rise       ; clk50           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; i2c_data  ; clk50      ; 9.449     ; 9.518     ; Rise       ; clk50           ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; td_clk27                   ; -6.551 ; -1636.301     ;
; clk50                      ; -2.316 ; -145.176      ;
; vga:vga_output|pixel_clock ; -1.270 ; -33.215       ;
; i2c_config_clk             ; 0.399  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; clk50                      ; 0.029 ; 0.000         ;
; i2c_config_clk             ; 0.178 ; 0.000         ;
; td_clk27                   ; 0.179 ; 0.000         ;
; vga:vga_output|pixel_clock ; 0.181 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; td_clk27                   ; -3.000 ; -1071.346     ;
; clk50                      ; -3.000 ; -80.113       ;
; i2c_config_clk             ; -3.000 ; -7.408        ;
; vga:vga_output|pixel_clock ; -1.000 ; -85.000       ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'td_clk27'                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -6.551 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.157      ; 7.195      ;
; -6.551 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.157      ; 7.195      ;
; -6.550 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.157      ; 7.194      ;
; -6.550 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.157      ; 7.194      ;
; -6.546 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.157      ; 7.190      ;
; -6.545 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.157      ; 7.189      ;
; -6.536 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.158      ; 7.181      ;
; -6.536 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.158      ; 7.181      ;
; -6.532 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.199      ; 7.218      ;
; -6.532 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.199      ; 7.218      ;
; -6.531 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.199      ; 7.217      ;
; -6.531 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.199      ; 7.217      ;
; -6.527 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.199      ; 7.213      ;
; -6.526 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.199      ; 7.212      ;
; -6.517 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.200      ; 7.204      ;
; -6.517 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.200      ; 7.204      ;
; -6.496 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.134      ; 7.117      ;
; -6.496 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.134      ; 7.117      ;
; -6.495 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.134      ; 7.116      ;
; -6.495 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.134      ; 7.116      ;
; -6.491 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.134      ; 7.112      ;
; -6.490 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.134      ; 7.111      ;
; -6.481 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.135      ; 7.103      ;
; -6.481 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a97~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.135      ; 7.103      ;
; -6.468 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.147      ; 7.102      ;
; -6.468 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.147      ; 7.102      ;
; -6.467 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.147      ; 7.101      ;
; -6.467 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.147      ; 7.101      ;
; -6.463 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.147      ; 7.097      ;
; -6.462 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.147      ; 7.096      ;
; -6.453 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.144      ; 7.084      ;
; -6.453 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.144      ; 7.084      ;
; -6.453 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.148      ; 7.088      ;
; -6.453 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a82~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.148      ; 7.088      ;
; -6.452 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.144      ; 7.083      ;
; -6.452 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.144      ; 7.083      ;
; -6.448 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.144      ; 7.079      ;
; -6.447 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.144      ; 7.078      ;
; -6.438 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.145      ; 7.070      ;
; -6.438 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.145      ; 7.070      ;
; -6.438 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.150      ; 7.075      ;
; -6.438 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.150      ; 7.075      ;
; -6.437 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.150      ; 7.074      ;
; -6.437 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.150      ; 7.074      ;
; -6.433 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.150      ; 7.070      ;
; -6.432 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.150      ; 7.069      ;
; -6.423 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a54~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.163      ; 7.073      ;
; -6.423 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a54~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.163      ; 7.073      ;
; -6.423 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a51~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.192      ; 7.102      ;
; -6.423 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a51~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.192      ; 7.102      ;
; -6.423 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.151      ; 7.061      ;
; -6.423 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a66~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.151      ; 7.061      ;
; -6.422 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a54~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.163      ; 7.072      ;
; -6.422 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a54~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.163      ; 7.072      ;
; -6.422 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a51~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.192      ; 7.101      ;
; -6.422 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a51~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.192      ; 7.101      ;
; -6.418 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a54~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.163      ; 7.068      ;
; -6.418 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a51~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.192      ; 7.097      ;
; -6.417 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a54~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.163      ; 7.067      ;
; -6.417 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a51~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.192      ; 7.096      ;
; -6.408 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a54~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.164      ; 7.059      ;
; -6.408 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a54~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.164      ; 7.059      ;
; -6.408 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a51~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.193      ; 7.088      ;
; -6.408 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a51~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.193      ; 7.088      ;
; -6.407 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.137      ; 7.031      ;
; -6.407 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.137      ; 7.031      ;
; -6.406 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.137      ; 7.030      ;
; -6.406 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.137      ; 7.030      ;
; -6.406 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.139      ; 7.032      ;
; -6.406 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.139      ; 7.032      ;
; -6.405 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.139      ; 7.031      ;
; -6.405 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.139      ; 7.031      ;
; -6.402 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.137      ; 7.026      ;
; -6.401 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.137      ; 7.025      ;
; -6.401 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.139      ; 7.027      ;
; -6.400 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.139      ; 7.026      ;
; -6.396 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.155      ; 7.038      ;
; -6.396 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.155      ; 7.038      ;
; -6.395 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.155      ; 7.037      ;
; -6.395 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.155      ; 7.037      ;
; -6.394 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a35~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.183      ; 7.064      ;
; -6.394 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a35~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.183      ; 7.064      ;
; -6.393 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a35~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.183      ; 7.063      ;
; -6.393 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a35~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.183      ; 7.063      ;
; -6.392 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.138      ; 7.017      ;
; -6.392 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.138      ; 7.017      ;
; -6.391 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.140      ; 7.018      ;
; -6.391 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a50~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.140      ; 7.018      ;
; -6.391 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.155      ; 7.033      ;
; -6.390 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.155      ; 7.032      ;
; -6.389 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a35~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.183      ; 7.059      ;
; -6.388 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a35~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.183      ; 7.058      ;
; -6.381 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.156      ; 7.024      ;
; -6.381 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.156      ; 7.024      ;
; -6.379 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a35~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.184      ; 7.050      ;
; -6.379 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a35~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.184      ; 7.050      ;
; -6.378 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.148      ; 7.013      ;
; -6.378 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.148      ; 7.013      ;
; -6.377 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.148      ; 7.012      ;
; -6.377 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a48~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.148      ; 7.012      ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk50'                                                                                                                                      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.316 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.261      ;
; -2.316 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.261      ;
; -2.316 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.261      ;
; -2.316 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.261      ;
; -2.297 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.242      ;
; -2.297 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.242      ;
; -2.297 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.242      ;
; -2.297 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.242      ;
; -2.297 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.242      ;
; -2.297 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.242      ;
; -2.285 ; i2c:i2c_master|\i2c_manager:data_count[28]  ; i2c:i2c_master|\i2c_manager:data_count[26]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 3.027      ;
; -2.285 ; i2c:i2c_master|\i2c_manager:data_count[28]  ; i2c:i2c_master|\i2c_manager:data_count[27]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 3.027      ;
; -2.285 ; i2c:i2c_master|\i2c_manager:data_count[28]  ; i2c:i2c_master|\i2c_manager:data_count[15]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 3.027      ;
; -2.285 ; i2c:i2c_master|\i2c_manager:data_count[28]  ; i2c:i2c_master|\i2c_manager:data_count[16]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 3.027      ;
; -2.285 ; i2c:i2c_master|\i2c_manager:data_count[28]  ; i2c:i2c_master|\i2c_manager:data_count[19]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 3.027      ;
; -2.285 ; i2c:i2c_master|\i2c_manager:data_count[28]  ; i2c:i2c_master|\i2c_manager:data_count[20]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 3.027      ;
; -2.285 ; i2c:i2c_master|\i2c_manager:data_count[28]  ; i2c:i2c_master|\i2c_manager:data_count[21]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 3.027      ;
; -2.278 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.226      ;
; -2.278 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.226      ;
; -2.278 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.226      ;
; -2.278 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.226      ;
; -2.259 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.207      ;
; -2.259 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.207      ;
; -2.259 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.207      ;
; -2.259 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.207      ;
; -2.259 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.207      ;
; -2.259 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.207      ;
; -2.252 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.200      ;
; -2.252 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.200      ;
; -2.252 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.200      ;
; -2.252 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.200      ;
; -2.248 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.193      ;
; -2.248 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.193      ;
; -2.248 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.193      ;
; -2.248 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.193      ;
; -2.245 ; i2c:i2c_master|\i2c_manager:data_count[14]  ; i2c:i2c_master|\i2c_manager:data_count[26]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 2.987      ;
; -2.245 ; i2c:i2c_master|\i2c_manager:data_count[14]  ; i2c:i2c_master|\i2c_manager:data_count[27]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 2.987      ;
; -2.245 ; i2c:i2c_master|\i2c_manager:data_count[14]  ; i2c:i2c_master|\i2c_manager:data_count[15]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 2.987      ;
; -2.245 ; i2c:i2c_master|\i2c_manager:data_count[14]  ; i2c:i2c_master|\i2c_manager:data_count[16]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 2.987      ;
; -2.245 ; i2c:i2c_master|\i2c_manager:data_count[14]  ; i2c:i2c_master|\i2c_manager:data_count[19]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 2.987      ;
; -2.245 ; i2c:i2c_master|\i2c_manager:data_count[14]  ; i2c:i2c_master|\i2c_manager:data_count[20]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 2.987      ;
; -2.245 ; i2c:i2c_master|\i2c_manager:data_count[14]  ; i2c:i2c_master|\i2c_manager:data_count[21]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 2.987      ;
; -2.240 ; i2c:i2c_master|\i2c_manager:data_count[18]  ; i2c:i2c_master|\i2c_manager:data_count[26]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 2.982      ;
; -2.240 ; i2c:i2c_master|\i2c_manager:data_count[18]  ; i2c:i2c_master|\i2c_manager:data_count[27]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 2.982      ;
; -2.240 ; i2c:i2c_master|\i2c_manager:data_count[18]  ; i2c:i2c_master|\i2c_manager:data_count[15]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 2.982      ;
; -2.240 ; i2c:i2c_master|\i2c_manager:data_count[18]  ; i2c:i2c_master|\i2c_manager:data_count[16]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 2.982      ;
; -2.240 ; i2c:i2c_master|\i2c_manager:data_count[18]  ; i2c:i2c_master|\i2c_manager:data_count[19]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 2.982      ;
; -2.240 ; i2c:i2c_master|\i2c_manager:data_count[18]  ; i2c:i2c_master|\i2c_manager:data_count[20]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 2.982      ;
; -2.240 ; i2c:i2c_master|\i2c_manager:data_count[18]  ; i2c:i2c_master|\i2c_manager:data_count[21]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 2.982      ;
; -2.237 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.185      ;
; -2.237 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.185      ;
; -2.237 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.185      ;
; -2.237 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.185      ;
; -2.233 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.181      ;
; -2.233 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.181      ;
; -2.233 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.181      ;
; -2.233 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.181      ;
; -2.233 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.181      ;
; -2.233 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.181      ;
; -2.231 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.179      ;
; -2.231 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.179      ;
; -2.231 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.179      ;
; -2.231 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.179      ;
; -2.229 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.174      ;
; -2.229 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.174      ;
; -2.229 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.174      ;
; -2.229 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.174      ;
; -2.229 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.174      ;
; -2.229 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.174      ;
; -2.228 ; i2c:i2c_master|\i2c_manager:data_count[29]  ; i2c:i2c_master|\i2c_manager:data_count[26]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 2.970      ;
; -2.228 ; i2c:i2c_master|\i2c_manager:data_count[29]  ; i2c:i2c_master|\i2c_manager:data_count[27]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 2.970      ;
; -2.228 ; i2c:i2c_master|\i2c_manager:data_count[29]  ; i2c:i2c_master|\i2c_manager:data_count[15]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 2.970      ;
; -2.228 ; i2c:i2c_master|\i2c_manager:data_count[29]  ; i2c:i2c_master|\i2c_manager:data_count[16]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 2.970      ;
; -2.228 ; i2c:i2c_master|\i2c_manager:data_count[29]  ; i2c:i2c_master|\i2c_manager:data_count[19]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 2.970      ;
; -2.228 ; i2c:i2c_master|\i2c_manager:data_count[29]  ; i2c:i2c_master|\i2c_manager:data_count[20]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 2.970      ;
; -2.228 ; i2c:i2c_master|\i2c_manager:data_count[29]  ; i2c:i2c_master|\i2c_manager:data_count[21]  ; clk50        ; clk50       ; 1.000        ; -0.245     ; 2.970      ;
; -2.225 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.173      ;
; -2.225 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.173      ;
; -2.225 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.173      ;
; -2.225 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.173      ;
; -2.218 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.166      ;
; -2.218 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.166      ;
; -2.218 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.166      ;
; -2.218 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.166      ;
; -2.218 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.166      ;
; -2.218 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.166      ;
; -2.215 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.041     ; 3.161      ;
; -2.215 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.245     ; 2.957      ;
; -2.215 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.041     ; 3.161      ;
; -2.215 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.245     ; 2.957      ;
; -2.215 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.041     ; 3.161      ;
; -2.215 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.245     ; 2.957      ;
; -2.215 ; i2c:i2c_master|\i2c_manager:clock_count[21] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.041     ; 3.161      ;
; -2.215 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.245     ; 2.957      ;
; -2.214 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[19] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.159      ;
; -2.214 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.159      ;
; -2.214 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.159      ;
; -2.214 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[21] ; clk50        ; clk50       ; 1.000        ; -0.042     ; 3.159      ;
; -2.212 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.160      ;
; -2.212 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 3.160      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'vga:vga_output|pixel_clock'                                                                                                              ;
+--------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.270 ; vga:vga_output|pixel_row[3] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.769      ;
; -1.206 ; vga:vga_output|pixel_row[3] ; ram_read_addr[14]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.705      ;
; -1.204 ; vga:vga_output|pixel_row[2] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.703      ;
; -1.202 ; vga:vga_output|pixel_row[3] ; ram_read_addr[13]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.701      ;
; -1.197 ; vga:vga_output|pixel_row[1] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.696      ;
; -1.186 ; vga:vga_output|pixel_row[0] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.685      ;
; -1.167 ; vga:vga_output|pixel_row[8] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.201     ; 1.453      ;
; -1.140 ; vga:vga_output|pixel_row[2] ; ram_read_addr[14]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.639      ;
; -1.138 ; vga:vga_output|pixel_row[3] ; ram_read_addr[12]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.637      ;
; -1.136 ; vga:vga_output|pixel_row[2] ; ram_read_addr[13]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.635      ;
; -1.134 ; vga:vga_output|pixel_row[3] ; ram_read_addr[11]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.633      ;
; -1.133 ; vga:vga_output|pixel_row[1] ; ram_read_addr[14]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.632      ;
; -1.129 ; vga:vga_output|pixel_row[1] ; ram_read_addr[13]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.628      ;
; -1.122 ; vga:vga_output|pixel_row[0] ; ram_read_addr[14]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.621      ;
; -1.118 ; vga:vga_output|pixel_row[0] ; ram_read_addr[13]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.617      ;
; -1.115 ; vga:vga_output|pixel_row[5] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.614      ;
; -1.109 ; vga:vga_output|pixel_row[4] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.608      ;
; -1.072 ; vga:vga_output|pixel_row[2] ; ram_read_addr[12]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.571      ;
; -1.068 ; vga:vga_output|pixel_row[2] ; ram_read_addr[11]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.567      ;
; -1.067 ; vga:vga_output|pixel_row[5] ; ram_read_addr[14]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.566      ;
; -1.065 ; vga:vga_output|pixel_row[1] ; ram_read_addr[12]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.564      ;
; -1.061 ; vga:vga_output|pixel_row[1] ; ram_read_addr[11]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.560      ;
; -1.056 ; vga:vga_output|pixel_row[3] ; ram_read_addr[10]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.555      ;
; -1.054 ; vga:vga_output|pixel_row[0] ; ram_read_addr[12]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.553      ;
; -1.050 ; vga:vga_output|pixel_row[0] ; ram_read_addr[11]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.549      ;
; -1.046 ; vga:vga_output|pixel_row[5] ; ram_read_addr[13]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.545      ;
; -1.045 ; vga:vga_output|pixel_row[4] ; ram_read_addr[14]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.544      ;
; -1.041 ; vga:vga_output|pixel_row[4] ; ram_read_addr[13]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.540      ;
; -1.038 ; vga:vga_output|pixel_row[7] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.537      ;
; -1.025 ; vga:vga_output|pixel_row[6] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.524      ;
; -0.997 ; vga:vga_output|pixel_row[5] ; ram_read_addr[12]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.496      ;
; -0.990 ; vga:vga_output|pixel_row[7] ; ram_read_addr[14]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.489      ;
; -0.985 ; vga:vga_output|pixel_row[0] ; ram_read_addr[10]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.484      ;
; -0.983 ; vga:vga_output|pixel_row[1] ; ram_read_addr[10]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.482      ;
; -0.982 ; vga:vga_output|pixel_row[2] ; ram_read_addr[10]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.481      ;
; -0.981 ; vga:vga_output|pixel_row[0] ; ram_read_addr[9]            ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.480      ;
; -0.978 ; vga:vga_output|pixel_row[2] ; ram_read_addr[9]            ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.477      ;
; -0.977 ; vga:vga_output|pixel_row[4] ; ram_read_addr[12]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.476      ;
; -0.973 ; vga:vga_output|pixel_row[4] ; ram_read_addr[11]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.472      ;
; -0.961 ; vga:vga_output|pixel_row[6] ; ram_read_addr[14]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.460      ;
; -0.957 ; vga:vga_output|pixel_row[6] ; ram_read_addr[13]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.456      ;
; -0.942 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.038     ; 1.891      ;
; -0.941 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.038     ; 1.890      ;
; -0.940 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.038     ; 1.889      ;
; -0.939 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.038     ; 1.888      ;
; -0.936 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[9]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.038     ; 1.885      ;
; -0.925 ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_row[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 1.871      ;
; -0.925 ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_row[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 1.871      ;
; -0.925 ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_row[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 1.871      ;
; -0.925 ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_row[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 1.871      ;
; -0.925 ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_row[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 1.871      ;
; -0.925 ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_row[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 1.871      ;
; -0.925 ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_row[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 1.871      ;
; -0.925 ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_row[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 1.871      ;
; -0.909 ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_row[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 1.855      ;
; -0.909 ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_row[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 1.855      ;
; -0.909 ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_row[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 1.855      ;
; -0.909 ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_row[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 1.855      ;
; -0.909 ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_row[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 1.855      ;
; -0.909 ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_row[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 1.855      ;
; -0.909 ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_row[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 1.855      ;
; -0.909 ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_row[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 1.855      ;
; -0.894 ; vga:vga_output|pixel_row[8] ; ram_read_addr[14]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.201     ; 1.180      ;
; -0.891 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[0]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.040     ; 1.838      ;
; -0.891 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.040     ; 1.838      ;
; -0.838 ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_row[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.783      ;
; -0.838 ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_row[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.783      ;
; -0.838 ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_row[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.783      ;
; -0.838 ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_row[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.783      ;
; -0.838 ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_row[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.783      ;
; -0.838 ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_row[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.783      ;
; -0.838 ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_row[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.783      ;
; -0.838 ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_row[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.783      ;
; -0.835 ; vga:vga_output|pixel_row[3] ; ram_read_addr[9]            ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.012      ; 1.334      ;
; -0.815 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[6]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.040     ; 1.762      ;
; -0.815 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[3]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.040     ; 1.762      ;
; -0.811 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.038     ; 1.760      ;
; -0.810 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.038     ; 1.759      ;
; -0.810 ; vga:vga_output|pixel_col[6] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.014      ; 1.311      ;
; -0.809 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.038     ; 1.758      ;
; -0.808 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.038     ; 1.757      ;
; -0.808 ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_row[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.753      ;
; -0.808 ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_row[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.753      ;
; -0.808 ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_row[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.753      ;
; -0.808 ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_row[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.753      ;
; -0.808 ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_row[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.753      ;
; -0.808 ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_row[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.753      ;
; -0.808 ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_row[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.753      ;
; -0.808 ; vga:vga_output|v_count[7]   ; vga:vga_output|pixel_row[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.753      ;
; -0.808 ; vga:vga_output|v_count[8]   ; vga:vga_output|pixel_row[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.040     ; 1.755      ;
; -0.808 ; vga:vga_output|v_count[8]   ; vga:vga_output|pixel_row[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.040     ; 1.755      ;
; -0.808 ; vga:vga_output|v_count[8]   ; vga:vga_output|pixel_row[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.040     ; 1.755      ;
; -0.808 ; vga:vga_output|v_count[8]   ; vga:vga_output|pixel_row[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.040     ; 1.755      ;
; -0.808 ; vga:vga_output|v_count[8]   ; vga:vga_output|pixel_row[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.040     ; 1.755      ;
; -0.808 ; vga:vga_output|v_count[8]   ; vga:vga_output|pixel_row[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.040     ; 1.755      ;
; -0.808 ; vga:vga_output|v_count[8]   ; vga:vga_output|pixel_row[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.040     ; 1.755      ;
; -0.808 ; vga:vga_output|v_count[8]   ; vga:vga_output|pixel_row[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.040     ; 1.755      ;
; -0.808 ; vga:vga_output|pixel_col[9] ; ram_read_addr[15]           ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.014      ; 1.309      ;
; -0.805 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[9]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.038     ; 1.754      ;
; -0.794 ; vga:vga_output|v_count[7]   ; vga:vga_output|v_count[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.041     ; 1.740      ;
+--------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i2c_config_clk'                                                                                         ;
+-------+-------------------------+-------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+----------------+----------------+--------------+------------+------------+
; 0.399 ; i2c_config_state.DONE   ; i2c_status_led~reg0     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.045     ; 0.543      ;
; 0.563 ; i2c_config_state.INIT   ; i2c_config_state.DONE   ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.045     ; 0.379      ;
; 0.568 ; i2c_config_state.INIT   ; i2c_config_state.CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.045     ; 0.374      ;
; 0.568 ; i2c_config_state.CONFIG ; i2c_status_led~reg0     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.045     ; 0.374      ;
; 0.592 ; i2c_status_led~reg0     ; i2c_status_led~reg0     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.045     ; 0.350      ;
+-------+-------------------------+-------------------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk50'                                                                                                                                                    ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.029 ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock ; clk50       ; 0.000        ; 1.649      ; 1.897      ;
; 0.172 ; i2c:i2c_master|sda_enable                   ; i2c:i2c_master|sda_enable                   ; clk50                      ; clk50       ; 0.000        ; 0.051      ; 0.307      ;
; 0.173 ; i2c:i2c_master|i2c_s.STOP                   ; i2c:i2c_master|i2c_s.STOP                   ; clk50                      ; clk50       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; i2c:i2c_master|i2c_s.DATA                   ; i2c:i2c_master|i2c_s.DATA                   ; clk50                      ; clk50       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; i2c:i2c_master|\i2c_manager:writing         ; i2c:i2c_master|\i2c_manager:writing         ; clk50                      ; clk50       ; 0.000        ; 0.050      ; 0.307      ;
; 0.174 ; i2c:i2c_master|scl_write                    ; i2c:i2c_master|scl_write                    ; clk50                      ; clk50       ; 0.000        ; 0.049      ; 0.307      ;
; 0.180 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|i2c_s.ADDRESS                ; clk50                      ; clk50       ; 0.000        ; 0.050      ; 0.314      ;
; 0.181 ; i2c:i2c_master|\i2c_manager:data_count[30]  ; i2c:i2c_master|\i2c_manager:data_count[30]  ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.307      ;
; 0.246 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.245      ; 0.575      ;
; 0.259 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.245      ; 0.588      ;
; 0.260 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.245      ; 0.589      ;
; 0.263 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.245      ; 0.592      ;
; 0.264 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|\i2c_manager:writing         ; clk50                      ; clk50       ; 0.000        ; 0.050      ; 0.398      ;
; 0.291 ; i2c:i2c_master|\i2c_manager:clock_count[29] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                      ; clk50       ; 0.000        ; 0.050      ; 0.425      ;
; 0.292 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.050      ; 0.426      ;
; 0.293 ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.049      ; 0.426      ;
; 0.298 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; i2c:i2c_master|\i2c_manager:clock_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.427      ;
; 0.303 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.429      ;
; 0.303 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.429      ;
; 0.304 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.049      ; 0.437      ;
; 0.305 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.431      ;
; 0.309 ; i2c:i2c_master|\i2c_manager:clock_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                      ; clk50       ; 0.000        ; 0.245      ; 0.638      ;
; 0.310 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.436      ;
; 0.311 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.245      ; 0.640      ;
; 0.312 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.245      ; 0.641      ;
; 0.315 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.245      ; 0.644      ;
; 0.324 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.245      ; 0.653      ;
; 0.327 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.245      ; 0.656      ;
; 0.374 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.245      ; 0.703      ;
; 0.375 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                      ; clk50       ; 0.000        ; 0.245      ; 0.704      ;
; 0.377 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.245      ; 0.706      ;
; 0.386 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.245      ; 0.715      ;
; 0.388 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                      ; clk50       ; 0.000        ; 0.245      ; 0.717      ;
; 0.389 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.245      ; 0.718      ;
; 0.389 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.245      ; 0.718      ;
; 0.440 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.245      ; 0.769      ;
; 0.440 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                      ; clk50       ; 0.000        ; 0.245      ; 0.769      ;
; 0.443 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.245      ; 0.772      ;
; 0.448 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.574      ;
; 0.452 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.245      ; 0.781      ;
; 0.453 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.049      ; 0.586      ;
; 0.453 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50                      ; clk50       ; 0.000        ; 0.045      ; 0.582      ;
; 0.455 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.245      ; 0.784      ;
; 0.457 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.583      ;
; 0.457 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.583      ;
; 0.457 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.583      ;
; 0.457 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.583      ;
; 0.459 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|sda_enable                   ; clk50                      ; clk50       ; 0.000        ; 0.065      ; 0.608      ;
; 0.459 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.585      ;
; 0.460 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.587      ;
; 0.464 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.590      ;
; 0.465 ; i2c:i2c_master|\i2c_manager:data_count[1]   ; i2c:i2c_master|\i2c_manager:data_count[2]   ; clk50                      ; clk50       ; 0.000        ; 0.245      ; 0.794      ;
; 0.503 ; i2c:i2c_master|\i2c_manager:clock_count[19] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.245      ; 0.832      ;
; 0.508 ; i2c:i2c_master|\i2c_manager:clock_count[19] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; i2c:i2c_master|\i2c_manager:clock_count[13] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50                      ; clk50       ; 0.000        ; 0.045      ; 0.637      ;
; 0.511 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.637      ;
; 0.512 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.638      ;
; 0.514 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.640      ;
; 0.514 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.640      ;
; 0.514 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.640      ;
; 0.514 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.640      ;
; 0.515 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|i2c_s.DATA                   ; clk50                      ; clk50       ; 0.000        ; 0.059      ; 0.658      ;
; 0.516 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                      ; clk50       ; 0.000        ; 0.050      ; 0.650      ;
; 0.518 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                      ; clk50       ; 0.000        ; 0.245      ; 0.847      ;
; 0.520 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50                      ; clk50       ; 0.000        ; 0.045      ; 0.649      ;
; 0.523 ; i2c:i2c_master|\i2c_manager:clock_count[20] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.649      ;
; 0.523 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.649      ;
; 0.523 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.649      ;
; 0.523 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.649      ;
; 0.524 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[29] ; clk50                      ; clk50       ; 0.000        ; 0.050      ; 0.658      ;
; 0.525 ; i2c:i2c_master|sda_write                    ; i2c:i2c_master|sda_write                    ; clk50                      ; clk50       ; 0.000        ; 0.051      ; 0.660      ;
; 0.525 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50                      ; clk50       ; 0.000        ; 0.042      ; 0.651      ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i2c_config_clk'                                                                                          ;
+-------+-------------------------+-------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+----------------+----------------+--------------+------------+------------+
; 0.178 ; i2c_status_led~reg0     ; i2c_status_led~reg0     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; i2c_config_state.CONFIG ; i2c_status_led~reg0     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.045      ; 0.315      ;
; 0.190 ; i2c_config_state.INIT   ; i2c_config_state.DONE   ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.045      ; 0.319      ;
; 0.192 ; i2c_config_state.INIT   ; i2c_config_state.CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.045      ; 0.321      ;
; 0.288 ; i2c_config_state.DONE   ; i2c_status_led~reg0     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.045      ; 0.417      ;
+-------+-------------------------+-------------------------+----------------+----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'td_clk27'                                                                                                                                                                 ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; adv7180:decoder|ram_we                                     ; adv7180:decoder|ram_we                                     ; td_clk27     ; td_clk27    ; 0.000        ; 0.044      ; 0.307      ;
; 0.183 ; led_count[3]                                               ; led_count[3]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; led_count[2]                                               ; led_count[2]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.040      ; 0.307      ;
; 0.185 ; adv7180:decoder|\hs_manager:hs_idle                        ; adv7180:decoder|hs_flag                                    ; td_clk27     ; td_clk27    ; 0.000        ; 0.049      ; 0.318      ;
; 0.186 ; adv7180:decoder|state.READ                                 ; adv7180:decoder|state.READ                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.044      ; 0.314      ;
; 0.187 ; adv7180:decoder|\vs_manager:vs_idle                        ; adv7180:decoder|vs_flag                                    ; td_clk27     ; td_clk27    ; 0.000        ; 0.049      ; 0.320      ;
; 0.203 ; adv7180:decoder|state.READ                                 ; adv7180:decoder|state.VS_RESET                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.044      ; 0.331      ;
; 0.211 ; adv7180:decoder|\adv7180_decoder:data_buffer[11]           ; adv7180:decoder|ram_din[11]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.078      ; 0.373      ;
; 0.211 ; adv7180:decoder|\adv7180_decoder:data_buffer[13]           ; adv7180:decoder|ram_din[13]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.078      ; 0.373      ;
; 0.211 ; adv7180:decoder|\adv7180_decoder:data_buffer[21]           ; adv7180:decoder|ram_din[21]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.078      ; 0.373      ;
; 0.212 ; adv7180:decoder|\adv7180_decoder:data_buffer[3]            ; adv7180:decoder|ram_din[3]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.078      ; 0.374      ;
; 0.212 ; adv7180:decoder|\adv7180_decoder:data_buffer[5]            ; adv7180:decoder|ram_din[5]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.078      ; 0.374      ;
; 0.214 ; adv7180:decoder|\adv7180_decoder:data_buffer[29]           ; adv7180:decoder|ram_din[29]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.078      ; 0.376      ;
; 0.222 ; adv7180:decoder|\adv7180_decoder:data_buffer[19]           ; adv7180:decoder|ram_din[19]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.078      ; 0.384      ;
; 0.257 ; adv7180:decoder|\adv7180_decoder:next_data_address[24]     ; adv7180:decoder|data_address[24]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.049      ; 0.390      ;
; 0.257 ; adv7180:decoder|\adv7180_decoder:next_data_address[19]     ; adv7180:decoder|data_address[19]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.049      ; 0.390      ;
; 0.258 ; adv7180:decoder|\adv7180_decoder:next_data_address[30]     ; adv7180:decoder|data_address[30]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.049      ; 0.391      ;
; 0.260 ; adv7180:decoder|\adv7180_decoder:data_buffer[27]           ; adv7180:decoder|ram_din[27]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.078      ; 0.422      ;
; 0.260 ; adv7180:decoder|\adv7180_decoder:next_data_address[26]     ; adv7180:decoder|data_address[26]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.049      ; 0.393      ;
; 0.266 ; adv7180:decoder|\adv7180_decoder:next_data_address[21]     ; adv7180:decoder|data_address[21]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.049      ; 0.399      ;
; 0.267 ; adv7180:decoder|\adv7180_decoder:next_data_address[25]     ; adv7180:decoder|data_address[25]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.049      ; 0.400      ;
; 0.267 ; adv7180:decoder|\adv7180_decoder:next_data_address[16]     ; adv7180:decoder|data_address[16]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.049      ; 0.400      ;
; 0.268 ; adv7180:decoder|\adv7180_decoder:next_data_address[20]     ; adv7180:decoder|data_address[20]                           ; td_clk27     ; td_clk27    ; 0.000        ; 0.049      ; 0.401      ;
; 0.281 ; adv7180:decoder|\adv7180_decoder:next_data_address[13]     ; adv7180:decoder|\adv7180_decoder:next_data_address[13]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.418      ;
; 0.282 ; \decoder_clock:clock_count[18]                             ; \decoder_clock:clock_count[18]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.048      ; 0.414      ;
; 0.285 ; adv7180:decoder|\adv7180_decoder:clock_count[3]            ; adv7180:decoder|\adv7180_decoder:clock_count[3]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.045      ; 0.414      ;
; 0.285 ; adv7180:decoder|\adv7180_decoder:clock_count[2]            ; adv7180:decoder|\adv7180_decoder:clock_count[2]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.045      ; 0.414      ;
; 0.285 ; adv7180:decoder|\adv7180_decoder:clock_count[1]            ; adv7180:decoder|\adv7180_decoder:clock_count[1]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.045      ; 0.414      ;
; 0.287 ; adv7180:decoder|\adv7180_decoder:next_data_address[5]      ; adv7180:decoder|\adv7180_decoder:next_data_address[5]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.424      ;
; 0.287 ; adv7180:decoder|\adv7180_decoder:next_data_address[14]     ; adv7180:decoder|\adv7180_decoder:next_data_address[14]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.424      ;
; 0.287 ; adv7180:decoder|\adv7180_decoder:next_data_address[15]     ; adv7180:decoder|\adv7180_decoder:next_data_address[15]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.425      ;
; 0.287 ; adv7180:decoder|\adv7180_decoder:next_data_address[21]     ; adv7180:decoder|\adv7180_decoder:next_data_address[21]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.425      ;
; 0.287 ; adv7180:decoder|\adv7180_decoder:next_data_address[30]     ; adv7180:decoder|\adv7180_decoder:next_data_address[30]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.425      ;
; 0.288 ; \decoder_clock:clock_count[21]                             ; \decoder_clock:clock_count[21]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.413      ;
; 0.288 ; \decoder_clock:clock_count[28]                             ; \decoder_clock:clock_count[28]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.413      ;
; 0.288 ; \decoder_clock:clock_count[29]                             ; \decoder_clock:clock_count[29]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.413      ;
; 0.288 ; \decoder_clock:clock_count[30]                             ; \decoder_clock:clock_count[30]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.413      ;
; 0.288 ; \decoder_clock:clock_count[5]                              ; \decoder_clock:clock_count[5]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.040      ; 0.412      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[1]      ; adv7180:decoder|\adv7180_decoder:next_data_address[1]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[2]      ; adv7180:decoder|\adv7180_decoder:next_data_address[2]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[4]      ; adv7180:decoder|\adv7180_decoder:next_data_address[4]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[7]      ; adv7180:decoder|\adv7180_decoder:next_data_address[7]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[12]     ; adv7180:decoder|\adv7180_decoder:next_data_address[12]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[16]     ; adv7180:decoder|\adv7180_decoder:next_data_address[16]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[17]     ; adv7180:decoder|\adv7180_decoder:next_data_address[17]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[18]     ; adv7180:decoder|\adv7180_decoder:next_data_address[18]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[19]     ; adv7180:decoder|\adv7180_decoder:next_data_address[19]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[20]     ; adv7180:decoder|\adv7180_decoder:next_data_address[20]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[23]     ; adv7180:decoder|\adv7180_decoder:next_data_address[23]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[26]     ; adv7180:decoder|\adv7180_decoder:next_data_address[26]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[28]     ; adv7180:decoder|\adv7180_decoder:next_data_address[28]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[29]     ; adv7180:decoder|\adv7180_decoder:next_data_address[29]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[14] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[14] ; td_clk27     ; td_clk27    ; 0.000        ; 0.045      ; 0.417      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:clock_count[14]           ; adv7180:decoder|\adv7180_decoder:clock_count[14]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.045      ; 0.417      ;
; 0.289 ; \decoder_clock:clock_count[25]                             ; \decoder_clock:clock_count[25]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.414      ;
; 0.289 ; \decoder_clock:clock_count[27]                             ; \decoder_clock:clock_count[27]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.414      ;
; 0.289 ; \decoder_clock:clock_count[26]                             ; \decoder_clock:clock_count[26]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.414      ;
; 0.289 ; \decoder_clock:clock_count[4]                              ; \decoder_clock:clock_count[4]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.040      ; 0.413      ;
; 0.289 ; \decoder_clock:clock_count[2]                              ; \decoder_clock:clock_count[2]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.040      ; 0.413      ;
; 0.289 ; \decoder_clock:clock_count[1]                              ; \decoder_clock:clock_count[1]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.040      ; 0.413      ;
; 0.289 ; adv7180:decoder|\adv7180_decoder:next_data_address[24]     ; adv7180:decoder|\adv7180_decoder:next_data_address[24]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.427      ;
; 0.289 ; adv7180:decoder|\adv7180_decoder:next_data_address[3]      ; adv7180:decoder|\adv7180_decoder:next_data_address[3]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.426      ;
; 0.289 ; adv7180:decoder|\adv7180_decoder:next_data_address[6]      ; adv7180:decoder|\adv7180_decoder:next_data_address[6]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.426      ;
; 0.289 ; adv7180:decoder|\adv7180_decoder:next_data_address[9]      ; adv7180:decoder|\adv7180_decoder:next_data_address[9]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.426      ;
; 0.289 ; adv7180:decoder|\adv7180_decoder:next_data_address[10]     ; adv7180:decoder|\adv7180_decoder:next_data_address[10]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.426      ;
; 0.289 ; adv7180:decoder|\adv7180_decoder:next_data_address[11]     ; adv7180:decoder|\adv7180_decoder:next_data_address[11]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.426      ;
; 0.289 ; adv7180:decoder|\adv7180_decoder:next_data_address[22]     ; adv7180:decoder|\adv7180_decoder:next_data_address[22]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.427      ;
; 0.289 ; adv7180:decoder|\adv7180_decoder:next_data_address[25]     ; adv7180:decoder|\adv7180_decoder:next_data_address[25]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.427      ;
; 0.289 ; adv7180:decoder|\adv7180_decoder:next_data_address[27]     ; adv7180:decoder|\adv7180_decoder:next_data_address[27]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.427      ;
; 0.289 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[12] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[12] ; td_clk27     ; td_clk27    ; 0.000        ; 0.045      ; 0.418      ;
; 0.289 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[13] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[13] ; td_clk27     ; td_clk27    ; 0.000        ; 0.045      ; 0.418      ;
; 0.289 ; adv7180:decoder|\adv7180_decoder:buffer_index[13]          ; adv7180:decoder|\adv7180_decoder:buffer_index[13]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.044      ; 0.417      ;
; 0.289 ; adv7180:decoder|\adv7180_decoder:buffer_index[14]          ; adv7180:decoder|\adv7180_decoder:buffer_index[14]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.044      ; 0.417      ;
; 0.289 ; adv7180:decoder|\adv7180_decoder:clock_count[13]           ; adv7180:decoder|\adv7180_decoder:clock_count[13]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.045      ; 0.418      ;
; 0.289 ; adv7180:decoder|\adv7180_decoder:clock_count[12]           ; adv7180:decoder|\adv7180_decoder:clock_count[12]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.045      ; 0.418      ;
; 0.289 ; adv7180:decoder|\adv7180_decoder:clock_count[11]           ; adv7180:decoder|\adv7180_decoder:clock_count[11]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.045      ; 0.418      ;
; 0.290 ; \decoder_clock:clock_count[22]                             ; \decoder_clock:clock_count[22]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.415      ;
; 0.290 ; \decoder_clock:clock_count[9]                              ; \decoder_clock:clock_count[9]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.040      ; 0.414      ;
; 0.290 ; \decoder_clock:clock_count[3]                              ; \decoder_clock:clock_count[3]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.040      ; 0.414      ;
; 0.290 ; adv7180:decoder|\adv7180_decoder:next_data_address[8]      ; adv7180:decoder|\adv7180_decoder:next_data_address[8]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.427      ;
; 0.290 ; adv7180:decoder|\adv7180_decoder:buffer_index[12]          ; adv7180:decoder|\adv7180_decoder:buffer_index[12]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.044      ; 0.418      ;
; 0.290 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[14] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[14] ; td_clk27     ; td_clk27    ; 0.000        ; 0.043      ; 0.417      ;
; 0.291 ; \decoder_clock:clock_count[8]                              ; \decoder_clock:clock_count[8]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.040      ; 0.415      ;
; 0.291 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[13] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[13] ; td_clk27     ; td_clk27    ; 0.000        ; 0.043      ; 0.418      ;
; 0.291 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[12] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[12] ; td_clk27     ; td_clk27    ; 0.000        ; 0.043      ; 0.418      ;
; 0.295 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[5]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[5]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; adv7180:decoder|\adv7180_decoder:clock_count[5]            ; adv7180:decoder|\adv7180_decoder:clock_count[5]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.045      ; 0.424      ;
; 0.296 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[1]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[1]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[2]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[2]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[4]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[4]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[7]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[7]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; adv7180:decoder|\adv7180_decoder:buffer_index[5]           ; adv7180:decoder|\adv7180_decoder:buffer_index[5]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; adv7180:decoder|\adv7180_decoder:clock_count[7]            ; adv7180:decoder|\adv7180_decoder:clock_count[7]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; adv7180:decoder|\adv7180_decoder:clock_count[4]            ; adv7180:decoder|\adv7180_decoder:clock_count[4]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; adv7180:decoder|\adv7180_decoder:clock_count[0]            ; adv7180:decoder|\adv7180_decoder:clock_count[0]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.045      ; 0.425      ;
; 0.297 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[30] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[30] ; td_clk27     ; td_clk27    ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[3]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[3]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[6]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[6]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[9]  ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[9]  ; td_clk27     ; td_clk27    ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[10] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[10] ; td_clk27     ; td_clk27    ; 0.000        ; 0.045      ; 0.426      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'vga:vga_output|pixel_clock'                                                                                                                   ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.181 ; vga:vga_output|v_count[6]      ; vga:vga_output|v_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga:vga_output|v_count[8]      ; vga:vga_output|v_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga:vga_output|v_count[3]      ; vga:vga_output|v_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; vga:vga_output|v_count[7]      ; vga:vga_output|v_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga:vga_output|v_count[9]      ; vga:vga_output|v_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga:vga_output|v_count[2]      ; vga:vga_output|v_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga:vga_output|v_count[5]      ; vga:vga_output|v_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga:vga_output|v_count[4]      ; vga:vga_output|v_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.307      ;
; 0.188 ; vga:vga_output|vert_sync       ; vga:vga_output|vert_sync_out  ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.314      ;
; 0.262 ; vga:vga_output|horiz_sync      ; vga:vga_output|horiz_sync_out ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.388      ;
; 0.273 ; vga:vga_output|h_count[1]      ; vga:vga_output|pixel_col[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.399      ;
; 0.277 ; vga:vga_output|h_count[3]      ; vga:vga_output|pixel_col[3]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.403      ;
; 0.290 ; vga:vga_output|v_count[8]      ; vga:vga_output|pixel_row[8]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.257      ; 0.631      ;
; 0.297 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.423      ;
; 0.300 ; vga:vga_output|h_count[7]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; vga:vga_output|h_count[8]      ; vga:vga_output|pixel_col[8]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.428      ;
; 0.305 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; vga:vga_output|h_count[6]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.431      ;
; 0.309 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.435      ;
; 0.311 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.437      ;
; 0.341 ; vga:vga_output|h_count[2]      ; vga:vga_output|pixel_col[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.467      ;
; 0.353 ; vga:vga_output|h_count[4]      ; vga:vga_output|pixel_col[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.479      ;
; 0.364 ; vga:vga_output|h_count[5]      ; vga:vga_output|pixel_col[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.491      ;
; 0.365 ; vga:vga_output|h_count[7]      ; vga:vga_output|pixel_col[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.492      ;
; 0.422 ; vga:vga_output|v_count[3]      ; vga:vga_output|pixel_row[3]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.549      ;
; 0.429 ; vga:vga_output|v_count[6]      ; vga:vga_output|pixel_row[6]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.556      ;
; 0.431 ; vga:vga_output|h_count[9]      ; vga:vga_output|pixel_col[9]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.558      ;
; 0.446 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.572      ;
; 0.446 ; ram_read_addr[0]               ; ycc_even                      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.045      ; 0.575      ;
; 0.453 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.579      ;
; 0.454 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.580      ;
; 0.456 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.582      ;
; 0.457 ; vga:vga_output|h_count[6]      ; vga:vga_output|pixel_col[6]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.584      ;
; 0.461 ; vga:vga_output|h_count[9]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.588      ;
; 0.463 ; vga:vga_output|h_count[6]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.589      ;
; 0.467 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.593      ;
; 0.470 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.596      ;
; 0.472 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.598      ;
; 0.473 ; vga:vga_output|h_count[9]      ; vga:vga_output|h_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.599      ;
; 0.478 ; vga:vga_output|v_count[0]      ; vga:vga_output|v_count[0]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.604      ;
; 0.487 ; ycc2rgb:ycc2rgb_converter|b[6] ; vga_pixel[6]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.287     ; 0.314      ;
; 0.493 ; vga:vga_output|v_count[7]      ; vga:vga_output|pixel_row[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.618      ;
; 0.494 ; vga:vga_output|v_count[5]      ; vga:vga_output|pixel_row[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.619      ;
; 0.495 ; ycc2rgb:ycc2rgb_converter|g[4] ; vga_pixel[12]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.296     ; 0.313      ;
; 0.495 ; ycc2rgb:ycc2rgb_converter|r[0] ; vga_pixel[16]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.296     ; 0.313      ;
; 0.496 ; ycc2rgb:ycc2rgb_converter|b[3] ; vga_pixel[3]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.296     ; 0.314      ;
; 0.496 ; ycc2rgb:ycc2rgb_converter|g[6] ; vga_pixel[14]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.296     ; 0.314      ;
; 0.496 ; ycc2rgb:ycc2rgb_converter|g[5] ; vga_pixel[13]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.296     ; 0.314      ;
; 0.497 ; vga:vga_output|v_count[2]      ; vga:vga_output|pixel_row[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.622      ;
; 0.498 ; ycc2rgb:ycc2rgb_converter|g[7] ; vga_pixel[15]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.296     ; 0.316      ;
; 0.499 ; ycc2rgb:ycc2rgb_converter|b[0] ; vga_pixel[0]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.296     ; 0.317      ;
; 0.500 ; vga:vga_output|v_count[0]      ; vga:vga_output|pixel_row[0]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.627      ;
; 0.501 ; vga:vga_output|v_count[1]      ; vga:vga_output|pixel_row[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.628      ;
; 0.509 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.635      ;
; 0.512 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.638      ;
; 0.513 ; vga:vga_output|v_count[1]      ; vga:vga_output|v_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.639      ;
; 0.517 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.643      ;
; 0.519 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.645      ;
; 0.520 ; vga:vga_output|v_count[9]      ; vga:vga_output|vert_sync      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.646      ;
; 0.520 ; vga:vga_output|h_count[3]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.647      ;
; 0.520 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.646      ;
; 0.522 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.648      ;
; 0.535 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.661      ;
; 0.536 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.662      ;
; 0.548 ; vga:vga_output|h_count[0]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.675      ;
; 0.560 ; ycc2rgb:ycc2rgb_converter|b[1] ; vga_pixel[1]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.287     ; 0.387      ;
; 0.561 ; vga:vga_output|h_count[8]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.688      ;
; 0.562 ; ycc2rgb:ycc2rgb_converter|b[7] ; vga_pixel[7]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.287     ; 0.389      ;
; 0.562 ; ycc2rgb:ycc2rgb_converter|b[4] ; vga_pixel[4]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.287     ; 0.389      ;
; 0.568 ; ycc2rgb:ycc2rgb_converter|g[2] ; vga_pixel[10]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.296     ; 0.386      ;
; 0.569 ; vga:vga_output|h_count[7]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.696      ;
; 0.569 ; ycc2rgb:ycc2rgb_converter|g[0] ; vga_pixel[8]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.296     ; 0.387      ;
; 0.569 ; ycc2rgb:ycc2rgb_converter|r[3] ; vga_pixel[19]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.296     ; 0.387      ;
; 0.570 ; ycc2rgb:ycc2rgb_converter|g[1] ; vga_pixel[9]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.296     ; 0.388      ;
; 0.570 ; ycc2rgb:ycc2rgb_converter|r[4] ; vga_pixel[20]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.296     ; 0.388      ;
; 0.571 ; ycc2rgb:ycc2rgb_converter|r[1] ; vga_pixel[17]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.296     ; 0.389      ;
; 0.572 ; ycc2rgb:ycc2rgb_converter|g[3] ; vga_pixel[11]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.296     ; 0.390      ;
; 0.576 ; vga:vga_output|h_count[8]      ; vga:vga_output|h_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.702      ;
; 0.578 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.704      ;
; 0.580 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.706      ;
; 0.583 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.709      ;
; 0.588 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.714      ;
; 0.589 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[0]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.715      ;
; 0.593 ; vga:vga_output|v_count[4]      ; vga:vga_output|vert_sync      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.719      ;
; 0.593 ; vga:vga_output|h_count[5]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.720      ;
; 0.599 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.725      ;
; 0.603 ; vga:vga_output|h_count[5]      ; vga:vga_output|v_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.730      ;
; 0.614 ; vga:vga_output|v_count[8]      ; vga:vga_output|v_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.741      ;
; 0.630 ; ycc2rgb:ycc2rgb_converter|b[2] ; vga_pixel[2]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.287     ; 0.457      ;
; 0.631 ; ycc2rgb:ycc2rgb_converter|b[5] ; vga_pixel[5]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.287     ; 0.458      ;
; 0.638 ; ycc2rgb:ycc2rgb_converter|r[6] ; vga_pixel[22]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.296     ; 0.456      ;
; 0.638 ; ycc2rgb:ycc2rgb_converter|r[5] ; vga_pixel[21]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.296     ; 0.456      ;
; 0.639 ; ycc2rgb:ycc2rgb_converter|r[7] ; vga_pixel[23]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.296     ; 0.457      ;
; 0.641 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.767      ;
; 0.651 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.777      ;
; 0.654 ; ycc2rgb:ycc2rgb_converter|r[2] ; vga_pixel[18]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.296     ; 0.472      ;
; 0.656 ; vga:vga_output|h_count[4]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.783      ;
; 0.663 ; vga:vga_output|v_count[6]      ; vga:vga_output|vert_sync      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.044      ; 0.791      ;
; 0.666 ; vga:vga_output|v_count[1]      ; vga:vga_output|v_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.792      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'td_clk27'                                                                            ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; td_clk27 ; Rise       ; td_clk27                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[10]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[11]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[12]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[13]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[14]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[15]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[16]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[17]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[18]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[19]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[20]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[21]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[22]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[23]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[24]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[25]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[26]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[27]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[28]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[29]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[30]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[8]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[9]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[28]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[29]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[30]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:data_buffer[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:data_buffer[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:data_buffer[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:data_buffer[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:data_buffer[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:data_buffer[14]  ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk50'                                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50 ; Rise       ; clk50                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[28]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[29]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[30]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:writing         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.ADDRESS                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.DATA                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.INIT                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.START                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.STOP                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|scl_write                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|sda_enable                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|sda_write                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; vga:vga_output|pixel_clock                  ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[7]  ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[8]  ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[17] ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[22] ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[28] ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[30] ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[0]   ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[11]  ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[2]   ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[3]   ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|sda_enable                   ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|sda_write                    ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.DATA                   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.STOP                   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[14]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[17]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[18]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[28]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[29]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|scl_write                    ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[26] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[29] ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:writing         ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.ADDRESS                ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.INIT                   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[0]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[10] ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i2c_config_clk'                                                                     ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i2c_config_clk ; Rise       ; i2c_config_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.CONFIG              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.DONE                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.INIT                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; -0.102 ; 0.114        ; 0.216          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.CONFIG              ;
; -0.102 ; 0.114        ; 0.216          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.DONE                ;
; -0.102 ; 0.114        ; 0.216          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.INIT                ;
; -0.102 ; 0.114        ; 0.216          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.CONFIG|clk          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.DONE|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.INIT|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_status_led~reg0|clk              ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_clk~input|o               ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_clk~inputclkctrl|inclk[0] ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_clk~input|i               ;
; 0.702  ; 0.886        ; 0.184          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.CONFIG              ;
; 0.702  ; 0.886        ; 0.184          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.DONE                ;
; 0.702  ; 0.886        ; 0.184          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.INIT                ;
; 0.702  ; 0.886        ; 0.184          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_clk~inputclkctrl|inclk[0] ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_clk~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_clk~input|o               ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.CONFIG|clk          ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.DONE|clk            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.INIT|clk            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_status_led~reg0|clk              ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'vga:vga_output|pixel_clock'                                                              ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync_out ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync_out  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|video_on_h     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|video_on_v     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[10]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[11]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[12]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[13]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[14]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[15]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[16]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[17]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[18]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[19]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[20]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[21]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[22]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[23]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[9]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ycc_even                      ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[0]              ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[1]              ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[4]              ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[0]                  ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[10]                 ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[11]                 ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[12]                 ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[13]                 ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[14]                 ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[15]                 ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[16]                 ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[17]                 ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[18]                 ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[19]                 ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[1]                  ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; reset       ; clk50                      ; 2.604 ; 3.351 ; Rise       ; clk50                      ;
; reset       ; td_clk27                   ; 3.101 ; 4.073 ; Rise       ; td_clk27                   ;
; td_hs       ; td_clk27                   ; 1.258 ; 2.012 ; Rise       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; 1.188 ; 1.914 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; 1.957 ; 2.791 ; Fall       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; 1.140 ; 1.885 ; Fall       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; 1.140 ; 1.885 ; Fall       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; 1.032 ; 1.800 ; Fall       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; 0.926 ; 1.686 ; Fall       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; 0.867 ; 1.607 ; Fall       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; 1.007 ; 1.750 ; Fall       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; 0.948 ; 1.691 ; Fall       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; 0.918 ; 1.641 ; Fall       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; 1.057 ; 1.797 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; 1.841 ; 2.595 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; reset       ; clk50                      ; -1.107 ; -1.800 ; Rise       ; clk50                      ;
; reset       ; td_clk27                   ; -1.942 ; -2.732 ; Rise       ; td_clk27                   ;
; td_hs       ; td_clk27                   ; -0.863 ; -1.570 ; Rise       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; -0.923 ; -1.637 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; -1.165 ; -1.900 ; Fall       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; -0.346 ; -1.044 ; Fall       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; -0.796 ; -1.522 ; Fall       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; -0.700 ; -1.443 ; Fall       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; -0.615 ; -1.308 ; Fall       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; -0.346 ; -1.044 ; Fall       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; -0.678 ; -1.401 ; Fall       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; -0.470 ; -1.163 ; Fall       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; -0.526 ; -1.226 ; Fall       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; -0.623 ; -1.351 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; -1.468 ; -2.196 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+--------+--------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+------------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port        ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+------------------+----------------------------+-------+-------+------------+----------------------------+
; i2c_clk          ; clk50                      ; 4.896 ; 5.127 ; Rise       ; clk50                      ;
; i2c_data         ; clk50                      ; 5.505 ; 5.787 ; Rise       ; clk50                      ;
; i2c_status_led   ; i2c_config_clk             ; 4.998 ; 5.190 ; Fall       ; i2c_config_clk             ;
; segments_out[*]  ; td_clk27                   ; 6.878 ; 7.303 ; Rise       ; td_clk27                   ;
;  segments_out[0] ; td_clk27                   ; 4.627 ; 4.731 ; Rise       ; td_clk27                   ;
;  segments_out[1] ; td_clk27                   ; 6.060 ; 6.280 ; Rise       ; td_clk27                   ;
;  segments_out[2] ; td_clk27                   ; 5.182 ; 5.136 ; Rise       ; td_clk27                   ;
;  segments_out[3] ; td_clk27                   ; 5.517 ; 5.655 ; Rise       ; td_clk27                   ;
;  segments_out[4] ; td_clk27                   ; 5.134 ; 5.200 ; Rise       ; td_clk27                   ;
;  segments_out[5] ; td_clk27                   ; 6.878 ; 7.303 ; Rise       ; td_clk27                   ;
;  segments_out[6] ; td_clk27                   ; 5.391 ; 5.203 ; Rise       ; td_clk27                   ;
; vga_blank        ; vga:vga_output|pixel_clock ; 5.335 ; 5.647 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_clk          ; vga:vga_output|pixel_clock ; 2.130 ;       ; Rise       ; vga:vga_output|pixel_clock ;
; vga_hs           ; vga:vga_output|pixel_clock ; 5.250 ; 5.564 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_vs           ; vga:vga_output|pixel_clock ; 5.298 ; 5.600 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_blue[*]      ; vga:vga_output|pixel_clock ; 5.756 ; 6.105 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[0]     ; vga:vga_output|pixel_clock ; 4.405 ; 4.582 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[1]     ; vga:vga_output|pixel_clock ; 5.425 ; 5.697 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[2]     ; vga:vga_output|pixel_clock ; 5.612 ; 5.922 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[3]     ; vga:vga_output|pixel_clock ; 4.847 ; 5.050 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[4]     ; vga:vga_output|pixel_clock ; 5.361 ; 5.627 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[5]     ; vga:vga_output|pixel_clock ; 5.028 ; 5.282 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[6]     ; vga:vga_output|pixel_clock ; 5.203 ; 5.499 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[7]     ; vga:vga_output|pixel_clock ; 5.756 ; 6.105 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_clk          ; vga:vga_output|pixel_clock ;       ; 2.203 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_green[*]     ; vga:vga_output|pixel_clock ; 5.990 ; 6.377 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[0]    ; vga:vga_output|pixel_clock ; 5.785 ; 6.165 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[1]    ; vga:vga_output|pixel_clock ; 4.890 ; 5.128 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[2]    ; vga:vga_output|pixel_clock ; 4.785 ; 5.016 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[3]    ; vga:vga_output|pixel_clock ; 4.774 ; 5.020 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[4]    ; vga:vga_output|pixel_clock ; 5.990 ; 6.377 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[5]    ; vga:vga_output|pixel_clock ; 5.683 ; 6.044 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[6]    ; vga:vga_output|pixel_clock ; 5.442 ; 5.739 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[7]    ; vga:vga_output|pixel_clock ; 5.436 ; 5.783 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_red[*]       ; vga:vga_output|pixel_clock ; 6.293 ; 6.726 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[0]      ; vga:vga_output|pixel_clock ; 5.026 ; 5.300 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[1]      ; vga:vga_output|pixel_clock ; 5.555 ; 5.885 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[2]      ; vga:vga_output|pixel_clock ; 5.602 ; 5.947 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[3]      ; vga:vga_output|pixel_clock ; 5.493 ; 5.824 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[4]      ; vga:vga_output|pixel_clock ; 4.883 ; 5.140 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[5]      ; vga:vga_output|pixel_clock ; 4.650 ; 4.863 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[6]      ; vga:vga_output|pixel_clock ; 6.293 ; 6.726 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[7]      ; vga:vga_output|pixel_clock ; 4.470 ; 4.662 ; Fall       ; vga:vga_output|pixel_clock ;
+------------------+----------------------------+-------+-------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+------------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port        ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+------------------+----------------------------+-------+-------+------------+----------------------------+
; i2c_clk          ; clk50                      ; 4.729 ; 4.952 ; Rise       ; clk50                      ;
; i2c_data         ; clk50                      ; 5.313 ; 5.584 ; Rise       ; clk50                      ;
; i2c_status_led   ; i2c_config_clk             ; 4.841 ; 5.027 ; Fall       ; i2c_config_clk             ;
; segments_out[*]  ; td_clk27                   ; 4.018 ; 4.115 ; Rise       ; td_clk27                   ;
;  segments_out[0] ; td_clk27                   ; 4.018 ; 4.115 ; Rise       ; td_clk27                   ;
;  segments_out[1] ; td_clk27                   ; 5.425 ; 5.639 ; Rise       ; td_clk27                   ;
;  segments_out[2] ; td_clk27                   ; 4.617 ; 4.507 ; Rise       ; td_clk27                   ;
;  segments_out[3] ; td_clk27                   ; 4.881 ; 5.000 ; Rise       ; td_clk27                   ;
;  segments_out[4] ; td_clk27                   ; 4.525 ; 4.635 ; Rise       ; td_clk27                   ;
;  segments_out[5] ; td_clk27                   ; 6.349 ; 6.715 ; Rise       ; td_clk27                   ;
;  segments_out[6] ; td_clk27                   ; 4.766 ; 4.570 ; Rise       ; td_clk27                   ;
; vga_blank        ; vga:vga_output|pixel_clock ; 5.122 ; 5.399 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_clk          ; vga:vga_output|pixel_clock ; 2.065 ;       ; Rise       ; vga:vga_output|pixel_clock ;
; vga_hs           ; vga:vga_output|pixel_clock ; 5.051 ; 5.353 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_vs           ; vga:vga_output|pixel_clock ; 5.099 ; 5.390 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_blue[*]      ; vga:vga_output|pixel_clock ; 4.241 ; 4.410 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[0]     ; vga:vga_output|pixel_clock ; 4.241 ; 4.410 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[1]     ; vga:vga_output|pixel_clock ; 5.221 ; 5.482 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[2]     ; vga:vga_output|pixel_clock ; 5.399 ; 5.697 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[3]     ; vga:vga_output|pixel_clock ; 4.665 ; 4.860 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[4]     ; vga:vga_output|pixel_clock ; 5.160 ; 5.415 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[5]     ; vga:vga_output|pixel_clock ; 4.839 ; 5.083 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[6]     ; vga:vga_output|pixel_clock ; 5.006 ; 5.290 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[7]     ; vga:vga_output|pixel_clock ; 5.538 ; 5.872 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_clk          ; vga:vga_output|pixel_clock ;       ; 2.134 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_green[*]     ; vga:vga_output|pixel_clock ; 4.593 ; 4.826 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[0]    ; vga:vga_output|pixel_clock ; 5.564 ; 5.929 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[1]    ; vga:vga_output|pixel_clock ; 4.704 ; 4.933 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[2]    ; vga:vga_output|pixel_clock ; 4.604 ; 4.826 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[3]    ; vga:vga_output|pixel_clock ; 4.593 ; 4.828 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[4]    ; vga:vga_output|pixel_clock ; 5.762 ; 6.134 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[5]    ; vga:vga_output|pixel_clock ; 5.467 ; 5.814 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[6]    ; vga:vga_output|pixel_clock ; 5.234 ; 5.519 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[7]    ; vga:vga_output|pixel_clock ; 5.230 ; 5.563 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_red[*]       ; vga:vga_output|pixel_clock ; 4.301 ; 4.486 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[0]      ; vga:vga_output|pixel_clock ; 4.836 ; 5.099 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[1]      ; vga:vga_output|pixel_clock ; 5.343 ; 5.660 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[2]      ; vga:vga_output|pixel_clock ; 5.389 ; 5.720 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[3]      ; vga:vga_output|pixel_clock ; 5.283 ; 5.601 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[4]      ; vga:vga_output|pixel_clock ; 4.697 ; 4.944 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[5]      ; vga:vga_output|pixel_clock ; 4.474 ; 4.679 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[6]      ; vga:vga_output|pixel_clock ; 6.051 ; 6.467 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[7]      ; vga:vga_output|pixel_clock ; 4.301 ; 4.486 ; Fall       ; vga:vga_output|pixel_clock ;
+------------------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; reset_led   ; 4.399 ;    ;    ; 5.104 ;
; reset      ; td_reset    ; 4.854 ;    ;    ; 5.646 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; reset_led   ; 4.250 ;    ;    ; 4.944 ;
; reset      ; td_reset    ; 4.686 ;    ;    ; 5.463 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i2c_data  ; clk50      ; 5.724 ; 5.710 ; Rise       ; clk50           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i2c_data  ; clk50      ; 5.522 ; 5.508 ; Rise       ; clk50           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; i2c_data  ; clk50      ; 6.017     ; 6.031     ; Rise       ; clk50           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; i2c_data  ; clk50      ; 5.803     ; 5.817     ; Rise       ; clk50           ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+-----------------------------+-----------+-------+----------+---------+---------------------+
; Clock                       ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -14.839   ; 0.029 ; N/A      ; N/A     ; -3.000              ;
;  clk50                      ; -5.817    ; 0.029 ; N/A      ; N/A     ; -3.000              ;
;  i2c_config_clk             ; -0.214    ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  td_clk27                   ; -14.839   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  vga:vga_output|pixel_clock ; -3.183    ; 0.181 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS             ; -3929.573 ; 0.0   ; 0.0      ; 0.0     ; -2349.32            ;
;  clk50                      ; -375.422  ; 0.000 ; N/A      ; N/A     ; -95.520             ;
;  i2c_config_clk             ; -0.214    ; 0.000 ; N/A      ; N/A     ; -8.140              ;
;  td_clk27                   ; -3426.583 ; 0.000 ; N/A      ; N/A     ; -2136.435           ;
;  vga:vga_output|pixel_clock ; -127.354  ; 0.000 ; N/A      ; N/A     ; -109.225            ;
+-----------------------------+-----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; reset       ; clk50                      ; 5.398 ; 5.861 ; Rise       ; clk50                      ;
; reset       ; td_clk27                   ; 6.213 ; 6.766 ; Rise       ; td_clk27                   ;
; td_hs       ; td_clk27                   ; 2.483 ; 3.039 ; Rise       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; 2.353 ; 2.862 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; 4.781 ; 5.249 ; Fall       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; 3.001 ; 3.479 ; Fall       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; 3.001 ; 3.479 ; Fall       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; 2.683 ; 3.237 ; Fall       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; 2.608 ; 3.132 ; Fall       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; 2.475 ; 2.980 ; Fall       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; 2.712 ; 3.245 ; Fall       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; 2.641 ; 3.150 ; Fall       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; 2.570 ; 3.062 ; Fall       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; 2.806 ; 3.317 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; 3.794 ; 4.250 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; reset       ; clk50                      ; -1.107 ; -1.800 ; Rise       ; clk50                      ;
; reset       ; td_clk27                   ; -1.942 ; -2.732 ; Rise       ; td_clk27                   ;
; td_hs       ; td_clk27                   ; -0.863 ; -1.570 ; Rise       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; -0.923 ; -1.637 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; -1.165 ; -1.900 ; Fall       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; -0.346 ; -1.044 ; Fall       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; -0.796 ; -1.522 ; Fall       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; -0.700 ; -1.443 ; Fall       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; -0.615 ; -1.308 ; Fall       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; -0.346 ; -1.044 ; Fall       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; -0.678 ; -1.401 ; Fall       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; -0.470 ; -1.163 ; Fall       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; -0.526 ; -1.226 ; Fall       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; -0.623 ; -1.351 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; -1.468 ; -2.196 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port        ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+------------------+----------------------------+--------+--------+------------+----------------------------+
; i2c_clk          ; clk50                      ; 9.278  ; 9.396  ; Rise       ; clk50                      ;
; i2c_data         ; clk50                      ; 10.561 ; 10.555 ; Rise       ; clk50                      ;
; i2c_status_led   ; i2c_config_clk             ; 8.968  ; 8.883  ; Fall       ; i2c_config_clk             ;
; segments_out[*]  ; td_clk27                   ; 12.995 ; 13.191 ; Rise       ; td_clk27                   ;
;  segments_out[0] ; td_clk27                   ; 8.821  ; 8.792  ; Rise       ; td_clk27                   ;
;  segments_out[1] ; td_clk27                   ; 11.265 ; 11.386 ; Rise       ; td_clk27                   ;
;  segments_out[2] ; td_clk27                   ; 9.772  ; 9.927  ; Rise       ; td_clk27                   ;
;  segments_out[3] ; td_clk27                   ; 10.851 ; 10.612 ; Rise       ; td_clk27                   ;
;  segments_out[4] ; td_clk27                   ; 9.983  ; 9.848  ; Rise       ; td_clk27                   ;
;  segments_out[5] ; td_clk27                   ; 12.995 ; 13.191 ; Rise       ; td_clk27                   ;
;  segments_out[6] ; td_clk27                   ; 10.123 ; 10.094 ; Rise       ; td_clk27                   ;
; vga_blank        ; vga:vga_output|pixel_clock ; 10.369 ; 10.423 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_clk          ; vga:vga_output|pixel_clock ; 4.007  ;        ; Rise       ; vga:vga_output|pixel_clock ;
; vga_hs           ; vga:vga_output|pixel_clock ; 10.117 ; 10.183 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_vs           ; vga:vga_output|pixel_clock ; 10.145 ; 10.192 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_blue[*]      ; vga:vga_output|pixel_clock ; 11.043 ; 11.020 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[0]     ; vga:vga_output|pixel_clock ; 8.264  ; 8.312  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[1]     ; vga:vga_output|pixel_clock ; 10.254 ; 10.200 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[2]     ; vga:vga_output|pixel_clock ; 10.699 ; 10.652 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[3]     ; vga:vga_output|pixel_clock ; 9.244  ; 9.186  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[4]     ; vga:vga_output|pixel_clock ; 10.223 ; 10.129 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[5]     ; vga:vga_output|pixel_clock ; 9.633  ; 9.676  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[6]     ; vga:vga_output|pixel_clock ; 9.960  ; 10.022 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[7]     ; vga:vga_output|pixel_clock ; 11.043 ; 11.020 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_clk          ; vga:vga_output|pixel_clock ;        ; 3.959  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_green[*]     ; vga:vga_output|pixel_clock ; 11.467 ; 11.479 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[0]    ; vga:vga_output|pixel_clock ; 11.067 ; 11.075 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[1]    ; vga:vga_output|pixel_clock ; 9.382  ; 9.382  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[2]    ; vga:vga_output|pixel_clock ; 9.080  ; 9.131  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[3]    ; vga:vga_output|pixel_clock ; 9.084  ; 9.191  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[4]    ; vga:vga_output|pixel_clock ; 11.467 ; 11.479 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[5]    ; vga:vga_output|pixel_clock ; 10.827 ; 10.914 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[6]    ; vga:vga_output|pixel_clock ; 10.424 ; 10.405 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[7]    ; vga:vga_output|pixel_clock ; 10.393 ; 10.509 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_red[*]       ; vga:vga_output|pixel_clock ; 12.004 ; 12.058 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[0]      ; vga:vga_output|pixel_clock ; 9.557  ; 9.642  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[1]      ; vga:vga_output|pixel_clock ; 10.692 ; 10.659 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[2]      ; vga:vga_output|pixel_clock ; 10.692 ; 10.743 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[3]      ; vga:vga_output|pixel_clock ; 10.484 ; 10.528 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[4]      ; vga:vga_output|pixel_clock ; 9.327  ; 9.392  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[5]      ; vga:vga_output|pixel_clock ; 8.823  ; 8.840  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[6]      ; vga:vga_output|pixel_clock ; 12.004 ; 12.058 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[7]      ; vga:vga_output|pixel_clock ; 8.461  ; 8.531  ; Fall       ; vga:vga_output|pixel_clock ;
+------------------+----------------------------+--------+--------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+------------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port        ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+------------------+----------------------------+-------+-------+------------+----------------------------+
; i2c_clk          ; clk50                      ; 4.729 ; 4.952 ; Rise       ; clk50                      ;
; i2c_data         ; clk50                      ; 5.313 ; 5.584 ; Rise       ; clk50                      ;
; i2c_status_led   ; i2c_config_clk             ; 4.841 ; 5.027 ; Fall       ; i2c_config_clk             ;
; segments_out[*]  ; td_clk27                   ; 4.018 ; 4.115 ; Rise       ; td_clk27                   ;
;  segments_out[0] ; td_clk27                   ; 4.018 ; 4.115 ; Rise       ; td_clk27                   ;
;  segments_out[1] ; td_clk27                   ; 5.425 ; 5.639 ; Rise       ; td_clk27                   ;
;  segments_out[2] ; td_clk27                   ; 4.617 ; 4.507 ; Rise       ; td_clk27                   ;
;  segments_out[3] ; td_clk27                   ; 4.881 ; 5.000 ; Rise       ; td_clk27                   ;
;  segments_out[4] ; td_clk27                   ; 4.525 ; 4.635 ; Rise       ; td_clk27                   ;
;  segments_out[5] ; td_clk27                   ; 6.349 ; 6.715 ; Rise       ; td_clk27                   ;
;  segments_out[6] ; td_clk27                   ; 4.766 ; 4.570 ; Rise       ; td_clk27                   ;
; vga_blank        ; vga:vga_output|pixel_clock ; 5.122 ; 5.399 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_clk          ; vga:vga_output|pixel_clock ; 2.065 ;       ; Rise       ; vga:vga_output|pixel_clock ;
; vga_hs           ; vga:vga_output|pixel_clock ; 5.051 ; 5.353 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_vs           ; vga:vga_output|pixel_clock ; 5.099 ; 5.390 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_blue[*]      ; vga:vga_output|pixel_clock ; 4.241 ; 4.410 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[0]     ; vga:vga_output|pixel_clock ; 4.241 ; 4.410 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[1]     ; vga:vga_output|pixel_clock ; 5.221 ; 5.482 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[2]     ; vga:vga_output|pixel_clock ; 5.399 ; 5.697 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[3]     ; vga:vga_output|pixel_clock ; 4.665 ; 4.860 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[4]     ; vga:vga_output|pixel_clock ; 5.160 ; 5.415 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[5]     ; vga:vga_output|pixel_clock ; 4.839 ; 5.083 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[6]     ; vga:vga_output|pixel_clock ; 5.006 ; 5.290 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[7]     ; vga:vga_output|pixel_clock ; 5.538 ; 5.872 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_clk          ; vga:vga_output|pixel_clock ;       ; 2.134 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_green[*]     ; vga:vga_output|pixel_clock ; 4.593 ; 4.826 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[0]    ; vga:vga_output|pixel_clock ; 5.564 ; 5.929 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[1]    ; vga:vga_output|pixel_clock ; 4.704 ; 4.933 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[2]    ; vga:vga_output|pixel_clock ; 4.604 ; 4.826 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[3]    ; vga:vga_output|pixel_clock ; 4.593 ; 4.828 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[4]    ; vga:vga_output|pixel_clock ; 5.762 ; 6.134 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[5]    ; vga:vga_output|pixel_clock ; 5.467 ; 5.814 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[6]    ; vga:vga_output|pixel_clock ; 5.234 ; 5.519 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[7]    ; vga:vga_output|pixel_clock ; 5.230 ; 5.563 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_red[*]       ; vga:vga_output|pixel_clock ; 4.301 ; 4.486 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[0]      ; vga:vga_output|pixel_clock ; 4.836 ; 5.099 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[1]      ; vga:vga_output|pixel_clock ; 5.343 ; 5.660 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[2]      ; vga:vga_output|pixel_clock ; 5.389 ; 5.720 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[3]      ; vga:vga_output|pixel_clock ; 5.283 ; 5.601 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[4]      ; vga:vga_output|pixel_clock ; 4.697 ; 4.944 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[5]      ; vga:vga_output|pixel_clock ; 4.474 ; 4.679 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[6]      ; vga:vga_output|pixel_clock ; 6.051 ; 6.467 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[7]      ; vga:vga_output|pixel_clock ; 4.301 ; 4.486 ; Fall       ; vga:vga_output|pixel_clock ;
+------------------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; reset_led   ; 8.332 ;    ;    ; 8.742 ;
; reset      ; td_reset    ; 9.188 ;    ;    ; 9.682 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; reset_led   ; 4.250 ;    ;    ; 4.944 ;
; reset      ; td_reset    ; 4.686 ;    ;    ; 5.463 ;
+------------+-------------+-------+----+----+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; vga_red[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_hs          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_vs          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blank       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_clk         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; td_reset        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_error       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_status_led  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reset_led       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_clk         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_data        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i2c_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2c_data                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk50                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2c_config_clk          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_clk27                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_vs                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_hs                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_red[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_hs          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_vs          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blank       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_clk         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; td_reset        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; i2c_error       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; i2c_status_led  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segments_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; segments_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segments_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; segments_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; reset_led       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; i2c_clk         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; i2c_data        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_red[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_hs          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_vs          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blank       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_clk         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; td_reset        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; i2c_error       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; i2c_status_led  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; segments_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; segments_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; reset_led       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; i2c_clk         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; i2c_data        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_red[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_hs          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_vs          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blank       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_clk         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; td_reset        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; i2c_error       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; i2c_status_led  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; segments_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; segments_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; segments_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; reset_led       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; i2c_clk         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; i2c_data        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk50                      ; clk50                      ; 34383    ; 0        ; 0        ; 0        ;
; vga:vga_output|pixel_clock ; clk50                      ; 1        ; 1        ; 0        ; 0        ;
; i2c_config_clk             ; i2c_config_clk             ; 0        ; 0        ; 0        ; 5        ;
; td_clk27                   ; td_clk27                   ; 9436     ; 2880     ; 3026578  ; 29162    ;
; vga:vga_output|pixel_clock ; td_clk27                   ; 0        ; 2083     ; 0        ; 255918   ;
; td_clk27                   ; vga:vga_output|pixel_clock ; 0        ; 0        ; 0        ; 24       ;
; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 852      ; 0        ; 390      ; 1        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk50                      ; clk50                      ; 34383    ; 0        ; 0        ; 0        ;
; vga:vga_output|pixel_clock ; clk50                      ; 1        ; 1        ; 0        ; 0        ;
; i2c_config_clk             ; i2c_config_clk             ; 0        ; 0        ; 0        ; 5        ;
; td_clk27                   ; td_clk27                   ; 9436     ; 2880     ; 3026578  ; 29162    ;
; vga:vga_output|pixel_clock ; td_clk27                   ; 0        ; 2083     ; 0        ; 255918   ;
; td_clk27                   ; vga:vga_output|pixel_clock ; 0        ; 0        ; 0        ; 24       ;
; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 852      ; 0        ; 390      ; 1        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 662   ; 662  ;
; Unconstrained Output Ports      ; 40    ; 40   ;
; Unconstrained Output Port Paths ; 63    ; 63   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Web Edition
    Info: Processing started: Mon Jun  8 18:28:27 2015
Info: Command: quartus_sta video_display -c video_display
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'video_display.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name td_clk27 td_clk27
    Info (332105): create_clock -period 1.000 -name vga:vga_output|pixel_clock vga:vga_output|pixel_clock
    Info (332105): create_clock -period 1.000 -name clk50 clk50
    Info (332105): create_clock -period 1.000 -name i2c_config_clk i2c_config_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -14.839
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.839           -3426.583 td_clk27 
    Info (332119):    -5.817            -375.422 clk50 
    Info (332119):    -3.183            -127.354 vga:vga_output|pixel_clock 
    Info (332119):    -0.214              -0.214 i2c_config_clk 
Info (332146): Worst-case hold slack is 0.327
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.327               0.000 clk50 
    Info (332119):     0.402               0.000 vga:vga_output|pixel_clock 
    Info (332119):     0.403               0.000 td_clk27 
    Info (332119):     0.404               0.000 i2c_config_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2136.435 td_clk27 
    Info (332119):    -3.000             -95.520 clk50 
    Info (332119):    -3.000              -8.140 i2c_config_clk 
    Info (332119):    -1.285            -109.225 vga:vga_output|pixel_clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -13.530
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.530           -3063.979 td_clk27 
    Info (332119):    -5.266            -337.081 clk50 
    Info (332119):    -2.839            -110.559 vga:vga_output|pixel_clock 
    Info (332119):    -0.090              -0.090 i2c_config_clk 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 clk50 
    Info (332119):     0.354               0.000 vga:vga_output|pixel_clock 
    Info (332119):     0.355               0.000 i2c_config_clk 
    Info (332119):     0.355               0.000 td_clk27 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2108.275 td_clk27 
    Info (332119):    -3.000             -95.520 clk50 
    Info (332119):    -3.000              -8.140 i2c_config_clk 
    Info (332119):    -1.285            -109.225 vga:vga_output|pixel_clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.551
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.551           -1636.301 td_clk27 
    Info (332119):    -2.316            -145.176 clk50 
    Info (332119):    -1.270             -33.215 vga:vga_output|pixel_clock 
    Info (332119):     0.399               0.000 i2c_config_clk 
Info (332146): Worst-case hold slack is 0.029
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.029               0.000 clk50 
    Info (332119):     0.178               0.000 i2c_config_clk 
    Info (332119):     0.179               0.000 td_clk27 
    Info (332119):     0.181               0.000 vga:vga_output|pixel_clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1071.346 td_clk27 
    Info (332119):    -3.000             -80.113 clk50 
    Info (332119):    -3.000              -7.408 i2c_config_clk 
    Info (332119):    -1.000             -85.000 vga:vga_output|pixel_clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 971 megabytes
    Info: Processing ended: Mon Jun  8 18:28:34 2015
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:06


