<p align="center">
  <img src="https://www.isel.pt/sites/default/files/001_imagens_isel/Logotipos/logo_ISEL_principal_Branco.png" alt="ISEL Logo" width="70%">
</p>


## PROJECT NAME

### Summary
> Pretende-se implementar um circuito que verifique se o número de entradas ativas é Ímpar e se todas as entradas estão inativas (Zero).
O diagrama do circuito (PZ10) é apresentado na Figura 1, sendo utilizadas 10 entradas, correspondentes a 10 botões da placa DE10-Lite e 2 saídas, 2 LEDs para indicação dos sinais de Paridade e Zero. Este circuito deve ser construído à custa de blocos funcionais que implementam um verificador de paridade e zero com 4 entradas cada, tal como apresentado na Figura 2.
Quando o número de entradas I (10, 11, 12, 13, 14, 15, 16, 17, 18 e 19) ativas for impar, a saída P deve ficar ativa, do mesmo modo, quando o número de entradas for par, a saída deve ficar inativa. Relativamente à deteção de zero, a saída Z deve ficar ativa quando nenhuma das entradas estiver ativa e deve ficar inativa sempre que exista qualquer entrada ativa.
###### You can find the project brief for this assignment in the [briefing](docs/assignment.pdf) file.


---

### **Requirements**
- **Quartus Prime**: [Download here](https://www.intel.com.br/content/www/br/pt/products/details/fpga/development-tools/quartus-prime.html)
- **USB Blaster Drivers**: [Download here](https://2425moodle.isel.pt/pluginfile.php/1249818/mod_folder/content/0/Material%20de%20apoio/usb-blaster.zip?forcedownload=1)
- **FPGA Max 10 DE - LITE** [Read More](https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&No=1021)

---

### Contacts

| Contributor        | Email                      |
|--------------------|----------------------------|
| Alexandre Silva    | alexandresilva.coding@gmail.com     |
| Duarte Rodrigues   | duarte.afonso.rodrigues@gmail.com    |


