## 🦄 캐시 (9 / 13회차)
<br>

### 5.5 캐시 메모리 - 캐시용량, 인출방식　	`taelee`

요기엔 문제를 적어주세연-

<details>
<summary> <b> :page_facing_up: 답지 </b>  </summary><br>
  
답지의 구성은<br>
문제와 동일하게 부탁드려연-

</details>
<br><br>

###  5.5 캐시 메모리 - 사상방식　	`jehong`

요기엔 문제를 적어주세연-

<details>
<summary> <b> :page_facing_up: 답지 </b>  </summary><br>
  
답지의 구성은<br>
문제와 동일하게 부탁드려연-

</details>
<br><br>

### 5.5 캐시 메모리 - 교체알고리즘, 쓰기정책　	`hylee`

요기엔 문제를 적어주세연-

<details>
<summary> <b> :page_facing_up: 답지 </b>  </summary><br>
  
답지의 구성은<br>
문제와 동일하게 부탁드려연-

</details>
<br><br>

### 5.5 캐시 메모리 - 다중캐시　	`yeha`

요기엔 문제를 적어주세연-

<details>
<summary> <b> :page_facing_up: 답지 </b>  </summary><br>
  
답지의 구성은<br>
문제와 동일하게 부탁드려연-

</details>
<br><br>


### 5.6 DDR SDRAM　	`kukim`

#### 문제 : 다음은 쿠키 학생의 라이브 발표 입니다. 떨지 않도록 괄호의 a,b,c,d를 채워주세요. 
- a : 
- b :
- c : 
- d :

안녕하세요. 메인 메모리 엑세스 기술의 발전에 대한 주제로 발표를 맡게된 쿠키입니다.

과거 Main Memory(RAM)은 DRAM의 집적도 기술의 발전으로 용량이 증가했어요 하지만 엑세스 속도는 증가하지 못하여 CPU와  RAM 사이의 엑세스 속도 문제로 병목 현상이 발생하였습니다. 이 문제를 해결하기 앞서 DRAM의 데이터 전송방식(엑세스)를 알아볼까요?

DRAM이 CPU에 데이터 전송하는 방식은 비동기식이라고 해요. 이는 CPU가 RAM에 필요한 정보가 있거나 제어 신호가 들어오는 즉시 RAM이 엑세스 동작을 수행하는데 이때 엑세스가 시작하는 순간 CPU는 다른일을 하지 못하고 기다려야 했습니다.

이를 해결하기 위해서 DRAM 칩 내부를 조작하여 데이터 전송 방식을 동기식으로 변경하였는데 이것이 바로 (`a`) 입니다.

(`a`)의 동작 방식은 다음의 예와 같아요.

1. CPU는 한 클록 주기 동안 시스템 버스를 통하여 주소와 읽기 신호를 기억장치로 보낸 다음 결과를 기다리지 않고 내부적으로 다른 연산을 수행한다.
2. (`a`)은 신호를 받은 즉시 엑세스 동작을 시작하고, 시스템 버스 사용권을 얻은 후 다음 한 클록 주기 동안 CPU에게 데이터를 전송한다.
3. CPU는 데이터를 받아 연산 수행한다.

(`a`)은 DRAM에 비해  엑세스 속도가 빨라졌지만 한 클록 주기 당 기억장치 대역폭(memory bandwidth)만큼 데이터를 보낼 수 밖에 없었어요. 더 많은 데이터를 전송하기 위해선 어떻게 해야할까요?

이때 나온 기술이 바로 (`b`) 이에요. 한 클록 주기 당 기억장치 대역폭 만큼 데이터를 보내는데 이때 한 클록 주기 당 두 번 데이터를 전송하는 것이죠!

예를 들어 CPU와 MM(Main Memory)사이 버스 폭이 64bit이고 버스 클록 주파수가 100MHz라면 기억장치 대역폭은 (100MHz * 64) / 8 = (`c`)[MBytes/sec] 입니다. 이는 CPU와 기억장치 간에 초당 1억 번의 데이터 전송이 이루어지며, 매 전송 때마다 8바이트씩 이동되는 것이죠.

오우 참 멋지죠? 그렇다면 (`b`) 방식이라면 기억장치 대역폭은 무엇일까요? 네 바로 (`d`)[MByte/sec] 입니다.  다음 시간은 개킴님을 따라하는 미혜님같은 개킴같은 김미님이 발표하시겠습니다. 감사합니다.

(`a`)이다. 동작 방식은 다음의 예와 같다.
<details>
<summary> <b> :page_facing_up: 답지 </b>  </summary><br>

#### 문제 : 다음은 쿠키 학생의 라이브 발표 입니다. 떨지 않도록 괄호의 a,b,c,d를 채워주세요. 
- a : SDRAM(동기식 DRAM)
- b : DDR SDRAM(Double Data Rate SDRAM)
- c : 800
- d : 1600

안녕하세요. 메인 메모리 엑세스 기술의 발전에 대한 주제로 발표를 맡게된 쿠키입니다.

과거 Main Memory(RAM)은 DRAM의 집적도 기술의 발전으로 용량이 증가했어요 하지만 엑세스 속도는 증가하지 못하여 CPU와  RAM 사이의 엑세스 속도 문제로 병목 현상이 발생하였습니다. 이 문제를 해결하기 앞서 DRAM의 데이터 전송방식(엑세스)를 알아볼까요?

DRAM이 CPU에 데이터 전송하는 방식은 비동기식이라고 해요. 이는 CPU가 RAM에 필요한 정보가 있거나 제어 신호가 들어오는 즉시 RAM이 엑세스 동작을 수행하는데 이때 엑세스가 시작하는 순간 CPU는 다른일을 하지 못하고 기다려야 했습니다.

이를 해결하기 위해서 DRAM 칩 내부를 조작하여 데이터 전송 방식을 동기식으로 변경하였는데 이것이 바로 (**SDRAM**) 입니다.

(**SDRAM(동기식 DRAM)**)의 동작 방식은 다음의 예와 같아요.

1. CPU는 한 클록 주기 동안 시스템 버스를 통하여 주소와 읽기 신호를 기억장치로 보낸 다음 결과를 기다리지 않고 내부적으로 다른 연산을 수행한다.
2. (**SDRAM**)은 신호를 받은 즉시 엑세스 동작을 시작하고, 시스템 버스 사용권을 얻은 후 다음 한 클록 주기 동안 CPU에게 데이터를 전송한다.
3. CPU는 데이터를 받아 연산 수행한다.

 (**SDRAM**)은 DRAM에 비해  엑세스 속도가 빨라졌지만 한 클록 주기 당 기억장치 대역폭(memory bandwidth)만큼 데이터를 보낼 수 밖에 없었어요. 더 많은 데이터를 전송하기 위해선 어떻게 해야할까요?

이때 나온 기술이 바로 (**DDR(Double data rate) SDRAM**) 이에요. 한 클록 주기 당 기억장치 대역폭 만큼 데이터를 보내는데 이때 한 클록 주기 당 두 번 데이터를 전송하는 것이죠!

예를 들어 CPU와 MM(Main Memory)사이 버스 폭이 64bit이고 버스 클록 주파수가 100MHz라면 기억장치 대역폭은 (100MHz * 64) / 8 = (**800**)[MBytes/sec] 입니다. 이는 CPU와 기억장치 간에 초당 1억 번의 데이터 전송이 이루어지며, 매 전송 때마다 8바이트씩 이동되는 것이죠.

오우 참 멋지죠? 그렇다면 (**DDR**) 방식이라면 기억장치 대역폭은 무엇일까요? 네 바로 (**1600**)[MByte/sec] 입니다.  다음 시간은 개킴님을 따라하는 미혜님같은 개킴같은 김미님이 발표하시겠습니다.

</details>
<br><br>


### 5.7 차세대 비휘발성 기억장치　	`mihykim`

요기엔 문제를 적어주세연-

<details>
<summary> <b> :page_facing_up: 답지 </b>  </summary><br>
  
답지의 구성은<br>
문제와 동일하게 부탁드려연-

</details>
<br><br>
