digraph "CFG for 'vec_divCorrelation' function" {
	label="CFG for 'vec_divCorrelation' function";

	Node0x5f97f60 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%5:\l  %6 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %7 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %8 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %9 = getelementptr i8, i8 addrspace(4)* %8, i64 4\l  %10 = bitcast i8 addrspace(4)* %9 to i16 addrspace(4)*\l  %11 = load i16, i16 addrspace(4)* %10, align 4, !range !5, !invariant.load !6\l  %12 = zext i16 %11 to i32\l  %13 = getelementptr inbounds i8, i8 addrspace(4)* %8, i64 12\l  %14 = bitcast i8 addrspace(4)* %13 to i32 addrspace(4)*\l  %15 = load i32, i32 addrspace(4)* %14, align 4, !tbaa !7\l  %16 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !4\l  %17 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %18 = getelementptr i8, i8 addrspace(4)* %8, i64 6\l  %19 = bitcast i8 addrspace(4)* %18 to i16 addrspace(4)*\l  %20 = load i16, i16 addrspace(4)* %19, align 2, !range !5, !invariant.load !6\l  %21 = zext i16 %20 to i32\l  %22 = mul i32 %17, %21\l  %23 = add i32 %22, %16\l  %24 = udiv i32 %15, %12\l  %25 = mul i32 %24, %12\l  %26 = icmp ugt i32 %15, %25\l  %27 = zext i1 %26 to i32\l  %28 = add i32 %24, %27\l  %29 = mul i32 %28, %23\l  %30 = add i32 %29, %7\l  %31 = mul i32 %30, %12\l  %32 = add i32 %31, %6\l  %33 = icmp slt i32 %32, %0\l  br i1 %33, label %34, label %77\l|{<s0>T|<s1>F}}"];
	Node0x5f97f60:s0 -> Node0x5f9a7f0;
	Node0x5f97f60:s1 -> Node0x5f9c110;
	Node0x5f9a7f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ef886b70",label="{%34:\l34:                                               \l  %35 = mul nsw i32 %2, %2\l  %36 = freeze i32 %32\l  %37 = freeze i32 %35\l  %38 = sdiv i32 %36, %37\l  %39 = mul i32 %38, %37\l  %40 = sub i32 %36, %39\l  %41 = sext i32 %40 to i64\l  %42 = getelementptr inbounds float, float addrspace(1)* %3, i64 %41\l  %43 = load float, float addrspace(1)* %42, align 4, !tbaa !16,\l... !amdgpu.noclobber !6\l  %44 = sext i32 %38 to i64\l  %45 = getelementptr inbounds float, float addrspace(1)* %4, i64 %44\l  %46 = load float, float addrspace(1)* %45, align 4, !tbaa !16,\l... !amdgpu.noclobber !6\l  %47 = fmul contract float %43, %46\l  %48 = fcmp contract ogt float %47, 0.000000e+00\l  %49 = sext i32 %32 to i64\l  %50 = getelementptr inbounds float, float addrspace(1)* %1, i64 %49\l  br i1 %48, label %51, label %75\l|{<s0>T|<s1>F}}"];
	Node0x5f9a7f0:s0 -> Node0x5f9dcc0;
	Node0x5f9a7f0:s1 -> Node0x5f9dd50;
	Node0x5f9dcc0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f1ccb870",label="{%51:\l51:                                               \l  %52 = load float, float addrspace(1)* %50, align 4, !tbaa !16,\l... !amdgpu.noclobber !6\l  %53 = fcmp olt float %47, 0x39F0000000000000\l  %54 = select i1 %53, float 0x41F0000000000000, float 1.000000e+00\l  %55 = fmul float %47, %54\l  %56 = tail call float @llvm.sqrt.f32(float %55)\l  %57 = bitcast float %56 to i32\l  %58 = add nsw i32 %57, -1\l  %59 = bitcast i32 %58 to float\l  %60 = add nsw i32 %57, 1\l  %61 = bitcast i32 %60 to float\l  %62 = tail call i1 @llvm.amdgcn.class.f32(float %55, i32 608)\l  %63 = select i1 %53, float 0x3EF0000000000000, float 1.000000e+00\l  %64 = fneg float %61\l  %65 = tail call float @llvm.fma.f32(float %64, float %56, float %55)\l  %66 = fcmp ogt float %65, 0.000000e+00\l  %67 = fneg float %59\l  %68 = tail call float @llvm.fma.f32(float %67, float %56, float %55)\l  %69 = fcmp ole float %68, 0.000000e+00\l  %70 = select i1 %69, float %59, float %56\l  %71 = select i1 %66, float %61, float %70\l  %72 = fmul float %63, %71\l  %73 = select i1 %62, float %55, float %72\l  %74 = fdiv contract float %52, %73\l  br label %75\l}"];
	Node0x5f9dcc0 -> Node0x5f9dd50;
	Node0x5f9dd50 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ef886b70",label="{%75:\l75:                                               \l  %76 = phi float [ %74, %51 ], [ -1.000000e+00, %34 ]\l  store float %76, float addrspace(1)* %50, align 4, !tbaa !16\l  br label %77\l}"];
	Node0x5f9dd50 -> Node0x5f9c110;
	Node0x5f9c110 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%77:\l77:                                               \l  ret void\l}"];
}
