{Reference Type}: Patent
{Title}: 包括三态内容可寻址存储单元的集成电路
{Author}: 洪真明;尹锡;金兑衡;唐昊莹
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2025-03-21
{Notes}: CN119673248A
{Abstract}: 一种示例集成电路包括位于衬底的正面的三态内容可寻址存储(TCAM)单元、在相对于所述衬底的垂直方向上延伸穿过所述衬底的背面通路、位于所述衬底的背面的背面布线层和在所述垂直方向上位于所述TCAM单元上方的正面布线层。TCAM单元包括存储第一值的第一单元、存储第二值的第二单元以及与所述第一单元和所述第二单元连接的比较电路。所述背面布线层包括被配置为通过所述背面通路向所述TCAM单元发送供电电压的至少一个背面电力导轨。所述正面布线层包括与所述第一单元和所述第二单元连接的位线、与所述第一单元和所述第二单元连接的互补位线以及与所述比较电路连接的匹配线。
{Subject}: 1.一种集成电路,所述集成电路包括：TCAM单元,所述TCAM单元位于衬底的正面,所述TCAM单元包括存储第一值的第一单元、存储第二值的第二单元以及与所述第一单元和所述第二单元连接的比较电路,所述TCAM单元即三态内容可寻址存储单元；背面通路,所述背面通路在相对于所述衬底的垂直方向上延伸穿过所述衬底；背面布线层,所述背面布线层位于所述衬底的背面,所述背面布线层包括被配置为通过所述背面通路向所述TCAM单元发送供电电压的至少一个背面电力导轨；和正面布线层,所述正面布线层在所述垂直方向上位于所述TCAM单元上方,所述正面布线层包括与所述第一单元和所述第二单元连接的位线、与所述第一单元和所述第二单元连接的互补位线以及与所述比较电路连接的匹配线。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 采样和保持电路、集成电路及其制造方法
{Author}: 卢炯东;李炅勋;林雄泽;曹永载;崔炳贮
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2025-03-21
{Notes}: CN119673257A
{Abstract}: 采样和保持电路可以包括：第一晶体管,其连接在被配置为接收第一输入信号的第一输入端子和被配置为输出第一采样信号的第一输出端子之间；第二晶体管,连接在被配置为接收第二输入信号的第二输入端子与被配置为输出第二采样信号的第二输出端子之间；第一虚设晶体管,设置在第一输入端子与第二输出端子之间；以及第二虚设晶体管,设置在第二输入端子和第一输出端子之间。第一虚设晶体管的源极区和漏极区以及第二虚设晶体管的源极区和漏极区可以不电连接到将第一晶体管与第二晶体管连接的金属线。
{Subject}: 1.一种采样和保持电路,包括：第一晶体管,连接在被配置为接收第一输入信号的第一输入端子与被配置为输出第一采样信号的第一输出端子之间；第二晶体管,连接在被配置为接收第二输入信号的第二输入端子与被配置为输出第二采样信号的第二输出端子之间；第一虚设晶体管,设置在第一输入端子与第二输出端子之间；以及第二虚设晶体管,设置在第二输入端子与第一输出端子之间,其中第一虚设晶体管的源极区和漏极区以及第二虚设晶体管的源极区和漏极区不电连接到将第一晶体管与第二晶体管连接的金属线。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 源极印刷电路板
{Author}: 朴哲佑;李炅勋
{Author Address}: 韩国首尔
{Subsidiary Author}: 乐金显示有限公司
{Date}: 2025-03-21
{Notes}: CN119676931A
{Abstract}: 本公开的实施方式涉及源极印刷电路板。更具体地,第一铜板层包括与焊盘区域相对应的网格区域,气孔设置在第二铜板层的与焊盘区域相对应的下部中,并且连接到第一铜板层和第二铜板层的背钻通孔不连接到第三铜板层,由此保持接合温度。
{Subject}: 1.一种源极印刷电路板,所述源极印刷电路板包括：第一铜板层,所述第一铜板层在第一基板层上；第二基板层,所述第二基板层在所述第一铜板层上；第二铜板层,所述第二铜板层在所述第二基板层上；第三基板层,所述第三基板层在所述第二铜板层上；以及第三铜板层,所述第三铜板层在所述第三基板层上,其中,所述第三铜板层包括在焊盘区域中的多个焊盘部分,其中,所述第二铜板层包括与所述焊盘区域相对应的网格区域,其中,气孔在所述第三铜板层的与所述焊盘区域相对应的下部中,其中,背钻通孔连接到所述第二铜板层和所述第三铜板层,但是不连接到所述第一铜板层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于控制对配设集成电路的访问的技术
{Author}: 迈克尔·尼夫·德·梅维尼
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 阿尔特拉公司
{Date}: 2025-03-18
{Notes}: CN119646901A
{Abstract}: 本公开涉及用于控制对配设集成电路的访问的技术。一种集成电路包括生成口令的密码版本的密码引擎,安全存储区域,以及安全性控制器电路,该安全性控制器电路将启用比特和口令的密码版本的至少一部分存储在安全存储区域中以启用安全性特征。如果存储在安全存储区域中的启用比特表明安全性特征被启用,则安全性控制器电路响应于从用户接收到口令而启用对集成电路的配设。
{Subject}: 1.一种集成电路,包括：密码引擎,该密码引擎生成口令的第一密码版本；安全存储区域；以及安全性控制器电路,该安全性控制器电路在所述安全存储区域中存储启用比特和所述口令的第一密码版本的至少一部分以启用安全性特征,其中,如果存储在所述安全存储区域中的启用比特表明所述安全性特征被启用,则所述安全性控制器电路响应于从用户接收到所述口令而启用对所述集成电路的配设。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种氯/溴掺杂石墨烯纳米片构筑高性能柔性叉指超级电容器及集成电路的方法
{Author}: 徐彩霞;薛子龙;刘彬彬;王凯
{Author Address}: 250024 山东省青岛市市中区南辛庄西路336号
{Subsidiary Author}: 济南大学
{Date}: 2025-03-18
{Notes}: CN119650314A
{Abstract}: 本发明公开了一种氯/溴掺杂石墨烯纳米片构筑高性能柔性叉指超级电容器及集成电路的方法,采用一步石墨电腐蚀技术制备超稳定氯/溴掺杂石墨烯纳米片,通过优化卤化铵浓度可以调节氯/溴在石墨烯纳米片中的掺杂比例,减压过滤石墨烯纳米片水溶液在金属模板镂空区域形成石墨烯电极图案,将其转移到高分子透明基底上,将水系凝胶电解质涂抹到电极图案上,制作串并联任意组合的集成电路。本发明通过纳米片结构的构筑以及引入碳-卤键改进表面电荷分布,显著改善了石墨烯在水中的分散性,大大提高了石墨烯水溶液的稳定性,避免了石墨烯电极服役过程中的堆叠问题,提高了柔性叉指超级电容器的循环稳定性,所构筑柔性叉指超级电容器具有非常好的机械柔韧性,在柔性基体上串并联叉指电极可以实现集成电路的灵活组装,为多种电子设备提供电源支持。整个构筑过程简便、重复性好,无金属集流体、导电剂和聚合物粘合剂的使用。
{Subject}: 1.一种氯/溴掺杂石墨烯纳米片构筑高性能柔性叉指超级电容器及集成电路的方法,其特征在于：采用一步石墨电腐蚀技术制备氯/溴掺杂石墨烯纳米片,通过调节卤化铵浓度可以调控氯/溴在石墨烯纳米片中的掺杂比例和含量,减压过滤石墨烯纳米片水溶液使石墨烯填充到金属模板的镂空部分,将镂空区域的石墨烯电极图案转移到高分子透明薄膜上,将水系凝胶电解质涂抹到电极图案上,凝固并薄膜封装,构筑出柔性叉指超级电容器,在5 A cm～(-3)下可以连续循环30万圈,容量保持率大于97%,没有发生因石墨烯团聚和堆叠造成的容量衰减问题,具有优异的循环稳定性,该柔性叉指超级电容器可以弯曲任意角度,容量保持率大于97%,将单一超级电容器进行串并联组合制备集成电路,可以实现对多个LED灯、电子表和灯带的供电。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片制造用废气处理设备
{Author}: 许长好
{Author Address}: 224000 江苏省盐城市盐都区大纵湖镇双创园7-1号
{Subsidiary Author}: 江苏拓库特科技发展有限公司
{Date}: 2025-03-18
{Notes}: CN222624035U
{Abstract}: 本实用新型公开了一种集成电路芯片制造用废气处理设备,包括废气处理设备本体,所述废气处理设备本体的左侧开设有进风口,本实用新型通过首先将需要处理的废气与进风口进行连接,然后启动废气处理设备本体对废气进行处理,在更换过滤板时,停止废气处理设备本体将需要处理的废气与进风口断开,然后通过圆杆将限位块向外侧旋转,通过把手将过滤板取出更换即可,通过警报灯和急停按钮的设置,能够在废气处理设备本体发生故障时,第一时间关闭废气处理设备本体,达到了便于更换的效果,该集成电路芯片制造用废气处理设备,具备了便于更换的优点,同时避免用螺钉进行固定连接,在拆卸时会影响下一次的使用的问题。
{Subject}: 1.一种集成电路芯片制造用废气处理设备,包括废气处理设备本体(1),其特征在于：所述废气处理设备本体(1)的左侧开设有进风口(2),所述进风口(2)的内部设置有限位结构(3),所述废气处理设备本体(1)底部的四周均固定连接有支腿(4),所述废气处理设备本体(1)正面的右侧固定连接有控制器(5),所述废气处理设备本体(1)的右侧开设有出风口(6),所述限位结构(3)包括过滤板(301),所述过滤板(301)位于进风口(2)内部,所述进风口(2)的左侧的四周均固定连接有圆杆(302),所述圆杆(302)的表面套接有限位块(303),所述过滤板(301)的左侧固定连接有壳体(304),所述壳体(304)内壁的内侧固定连接有把手(305)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体器件测试方法、装置以及存储介质
{Author}: 张泽华
{Author Address}: 518000 广东省深圳市福田区华强北街道荔村社区振兴路120号赛格科技园4栋东5层502-A
{Subsidiary Author}: 深圳市飞兆微电子有限公司
{Date}: 2025-03-14
{Notes}: CN118884161B
{Abstract}: 本发明涉及半导体器件测试技术领域,公开了一种半导体器件测试方法、系统、设备及存储介质。本方法包括：获取历史器件测试数据和初始测试方案；基于所述历史器件测试数据,构建并训练模型,得到性能预测模型和器件参数特征；根据所述器件参数特征,利用自适应大邻域搜索模型进行处理,得到测试方案；基于所述性能预测模型对所述测试方案进行性能预测,得到预测数据,并根据所述预测数据确定最优测试方案,以根据所述最优测试方案进行器件测试。本方法有效减少了测试时间,提高了测试效率。
{Subject}: 1.一种半导体器件测试方法,其特征在于,包括：获取历史器件测试数据和初始测试方案；基于所述历史器件测试数据,构建性能预测模型并对其进行训练,得到器件参数特征；其中,器件参数特征为在训练模型过程中根据决策算子的权重得到；根据所述器件参数特征,利用自适应大邻域搜索模型进行处理,得到测试方案；基于所述性能预测模型对所述测试方案进行性能预测,得到预测数据,并根据所述预测数据确定最优测试方案,以根据所述最优测试方案进行器件测试；其中,所述根据所述器件参数特征,利用自适应大邻域搜索模型进行处理,得到测试方案,包括：初始化自适应大邻域搜索模型的参数,并将所述初始测试方案设定为第一测试方案；其中所述参数包括初始搜索范围、预设迭代次数、算子集合以及初始算子权重；根据所述器件参数特征进行迭代搜索,得到第二测试方案,并记录迭代次数；根据预设评价指标,判断所述第二测试方案的评价指标是否优于所述第一测试方案的评价指标,若是,则将所述第二测试方案更新为第一测试方案；若否,则舍弃第二测试方案,其中,预设评价指标包括测试时间、缺陷检测率；继续下一次迭代,当所述迭代次数大于或等于预设迭代次数时,将当前的第一测试方案输出作为最优测试方案；其中,所述预测数据是测试方案时获得的性能指标,包括缺陷检测率、测试时间；其中,所述基于所述性能预测模型对所述测试方案进行性能预测,得到预测数据,并根据所述预测数据确定最优测试方案,包括：根据预设误差阈值,对所述预测数据进行判断；当所述预测数据的误差大于预设误差阈值时,利用所述自适应大邻域搜索模型对所述测试方案进行更新；当所述预测数据的误差小于所述预设误差阈值时,确定所述测试方案为最优测试方案。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于半导体封装的嵌入式有机桥部件
{Author}: J·D·埃克顿
{Author Address}: 美国加利福尼亚
{Subsidiary Author}: 英特尔公司
{Date}: 2025-03-14
{Notes}: CN119626994A
{Abstract}: 提供了用于半导体封装的嵌入式有机桥部件的架构和工艺流程。衬底封装制造的大部分可以使用传统的处理步骤来完成,以满足具有相关联的装备和洁净室协议的芯几何形状(例如,9/12)。单独地,有机桥部件被制造成在需要高速输入/输出(I/O)性能和高密度(HD)几何形状的位置嵌入到衬底封装中。有机桥部件是根据需要制造的,以满足HD几何形状(例如,3/3或更小)。在组装期间,嵌入式有机桥部件可以附接到衬底封装中的腔中。
{Subject}: 1.一种衬底封装,包括：上表面,包括处于第一间距的第一布置的第一导电接触部和处于第二间距的第二布置的第二导电接触部；下表面,包括处于第三间距的第三布置的第三导电接触部；其中,所述第二间距小于3微米+/-20％,并且所述第一间距和所述第三间距大于8微米+/-20％；在所述上表面与所述下表面之间的第一电介质材料的第一区域；在所述上表面与所述下表面之间的第二电介质材料的第二区域；其中,所述第一区域和第二区域基本上垂直于所述上表面地彼此邻接；其中,所述第一区域包括宽度大于9微米+/-20％的第一再分布层(RDL)；其中,所述第二区域包括宽度小于三微米+/-20％的第二再分布层(RDL)；其中,所述第一RDL提供在所述第一导电接触部中的第一第一导电接触与所述第三导电接触中的第一第三导电接触部之间的电路径；并且其中,所述第二RDL提供在所述第二导电接触部中的第一第二导电接触部与所述第二导电接触部中的第二第二导电接触部之间的电路径。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有有差别的纳米线厚度和栅极氧化物厚度的全环栅集成电路结构
{Author}: R·拉马斯瓦米;M·拉多萨夫列维奇;W·M·哈菲兹;张旭佑;J·D·金;S·默克勒
{Author Address}: 美国加利福尼亚
{Subsidiary Author}: 英特尔公司
{Date}: 2025-03-14
{Notes}: CN119630056A
{Abstract}: 描述了具有有差别的纳米线厚度和栅极氧化物厚度的全环栅集成电路结构,以及制造具有有差别的纳米线厚度和栅极氧化物厚度的全环栅集成电路结构的方法。例如,集成电路结构包括具有外部厚度和内部厚度的纳米线,内部厚度小于外部厚度。纳米线从具有外部厚度的外部区域到具有内部厚度的内部区域逐渐变细。电介质材料在纳米线上并围绕纳米线,使得内部区域中的纳米线和电介质材料的组合厚度与纳米线的外部厚度大致相同。
{Subject}: 1.一种集成电路结构,包括：纳米线,所述纳米线具有外部厚度和内部厚度,所述内部厚度小于所述外部厚度,其中,所述纳米线从具有所述外部厚度的外部区域到具有所述内部厚度的内部区域逐渐变细；电介质材料,所述电介质材料在所述纳米线上并围绕所述纳米线,使得所述内部区域中的所述纳米线和所述电介质材料的组合厚度与所述纳米线的所述外部厚度大致相同。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路互连线金属层离子束溅射沉积方法
{Author}: 冯波;王彪;陈艺勤;黄飞凤;段辉高
{Author Address}: 410000 湖南省长沙市岳麓区麓山南路麓山门
{Subsidiary Author}: 湖南大学;湖大粤港澳大湾区创新研究院(广州增城)
{Date}: 2025-03-11
{Notes}: CN119601530A
{Abstract}: 本发明公开了一种集成电路互连线金属层离子束溅射沉积方法,属于微纳制造技术领域,金属层的沉积过程中,采用掠角离子束溅射(IBS)物理气相沉积方式(PVD),可实现钼(Mo)、钌(Ru)等金属薄膜在数十纳米特征尺寸(CD)及大高宽比(AR)沟槽结构内的高质量共形填充,即具备优良的填孔能力,能够实现100%的侧壁覆盖率,并避免悬凸(Overhang)和空洞(Void)等不良模式的出现。本发明将离子束溅射技术引入集成电路制造工艺中,为集成电路栅极金属材料、中道及后道互连垫衬层/阻挡层/种子层/导电金属材料、以及3D-DRAM电容电极材料的沉积和填充提供新的工艺解决方案。
{Subject}: 1.一种集成电路互连线金属层离子束溅射沉积方法,其特征在于,该方法的具体步骤如下：步骤1,在基底上制备薄膜,作为刻蚀停止层；步骤2,在薄膜上制备低介电常数材料,作为金属间的电介质；步骤3,在电介质上通过沉积薄膜,作为覆盖介电材料及曝光图形转写的硬掩模；步骤4,旋涂碳涂层对表面平坦化；步骤5,旋涂抗反射层,用以吸收界面处光刻反射光；步骤6,对样品表面旋涂光刻胶,并进行曝光显影制备得到光刻胶图案；之后以此光刻胶图案为掩膜,进行多步刻蚀不同材料的后续工艺；步骤7,沉积侧壁绝缘层；步骤8,沉积阻挡层/黏附层/种子层,具体控制参数为：衬底温度为20℃,溅射气压为0.02 ～1Pa,Ar气流量为20～40sccm,衬底旋转速度为10～20r/min沉积不超过10nm厚度膜层；步骤9,对沟槽和通孔内填充金属；步骤10,使用化学机械平坦化CMP除去多余材料及对表面进行抛光打磨。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 在图形环境中的数学管线阶段期间对整数管线去阻塞
{Author}: 穆帅;S·帕尔;P·戈尔康达;S·贾穆拉;陈佳升
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 英特尔公司
{Date}: 2025-03-07
{Notes}: CN119579390A
{Abstract}: 本公开的发明名称是“在图形环境中的数学管线阶段期间对整数管线去阻塞”。公开了一种用于促进在图形环境中的数学管线阶段期间对整数管线去阻塞的设备。所述设备包含执行资源,其包括：线程仲裁器；多个执行管线硬件电路模块,其包括用于共享线程仲裁器的资源的数学执行管线和整数执行管线；仲裁硬件电路模块,其用于确定数学执行管线是否可用于加载数学指令的数学操作对象数据；以及数学指令暂存缓冲器,其用于响应于数学执行管线不可用而存储数学操作对象数据；其中,整数执行管线要接收整数指令的整数操作对象数据,同时绕过数学指令暂存缓冲器中的数学操作对象数据；以及其中,数学执行管线要响应于数学执行管线变得可用而从数学指令暂存缓冲器接收数学操作对象数据。
{Subject}: 1.一种处理器,包括：处理核心,具有至少一个执行资源,包括：线程仲裁器；多个执行管线硬件电路模块,所述多个执行管线硬件电路模块包括用于共享所述线程仲裁器的资源的数学执行管线和整数执行管线；仲裁硬件电路模块,所述仲裁硬件电路模块用于确定所述数学执行管线是否可用于加载数学指令的数学操作对象数据,所述数学操作对象数据从所述线程仲裁器被接收；以及数学指令暂存缓冲器,所述数学指令暂存缓冲器用于响应于所述数学执行管线不可用而存储所述数学操作对象数据；其中,所述整数执行管线要接收整数指令的整数操作对象数据,所述整数操作对象数据从所述线程仲裁器被接收,同时绕过所述数学指令暂存缓冲器中的所述数学操作对象数据；以及其中,所述数学执行管线要响应于所述数学执行管线变得可用而从所述数学指令暂存缓冲器接收所述数学操作对象数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 印刷电路板
{Author}: 高主烈
{Author Address}: 韩国京畿道水原市
{Subsidiary Author}: 三星电机株式会社
{Date}: 2025-03-04
{Notes}: CN119562437A
{Abstract}: 本公开提供一种印刷电路板,所述印刷电路板包括：第一布线部,包括多个第一布线；第一集成电路芯片,连接到第一布线部的一侧,所述第一集成电路芯片被配置为将N个信号转换为一个信号,其中,N是大于或等于2的自然数；第二集成电路芯片,连接到第一布线部的与连接到所述第一集成电路芯片的一侧相对的另一侧,第二集成电路芯片被配置为将一个信号转换为N个信号；第二-第一布线部,连接到第一集成电路芯片,第二-第一布线部包括多个第二-第一布线；以及第二-第二布线部,连接到第二集成电路芯片,第二-第二布线部包括多个第二-第二布线。X和Y1满足Y1/N＜X,其中,X为所述多个第一布线的数量,Y1为所述多个第二-第一布线的数量。
{Subject}: 1.一种印刷电路板,包括：第一布线部,包括多个第一布线；第一集成电路芯片,连接到所述第一布线部的一侧,所述第一集成电路芯片被配置为将N个信号转换为一个信号,其中,N是大于或等于2的自然数；第二集成电路芯片,连接到所述第一布线部的与连接到所述第一集成电路芯片的一侧相对的另一侧,所述第二集成电路芯片被配置为将一个信号转换为N个信号；第二-第一布线部,连接到所述第一集成电路芯片,所述第二-第一布线部包括多个第二-第一布线；以及第二-第二布线部,连接到所述第二集成电路芯片,所述第二-第二布线部包括多个第二-第二布线,其中,X和Y1满足Y1/NX,其中,X是所述多个第一布线的数量,Y1是所述多个第二-第一布线的数量。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路器件
{Author}: 李睿璱;闵淙渶;郑圭镐;朴晙晰;白智睿;李真旭
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2025-03-04
{Notes}: CN119562758A
{Abstract}: 集成电路器件包括：下部电极；覆盖所述下部电极的电介质膜；覆盖所述电介质膜的上部电极；以及在所述电介质膜和所述上部电极之间的多层界面结构,其中所述多层界面结构包括：包括Al原子分散于其中的过渡金属氧化物层的过渡金属-铝(Al)复合氧化物层,所述过渡金属-Al复合氧化物层与所述电介质膜接触；和包括金属氧化物或金属氧氮化物的上部界面层,所述上部界面层与所述过渡金属-Al复合氧化物层接触。
{Subject}: 1.集成电路器件,包括：下部电极；覆盖所述下部电极的电介质膜；覆盖所述电介质膜的上部电极；以及在所述电介质膜和所述上部电极之间的多层界面结构,其中所述多层界面结构包括：包括Al原子分散于其中的过渡金属氧化物层的过渡金属-铝(Al)复合氧化物层,所述过渡金属-Al复合氧化物层与所述电介质膜接触；和包括金属氧化物或金属氧氮化物的上部界面层,所述上部界面层与所述过渡金属-Al复合氧化物层接触。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片制造用输送设备
{Author}: 许长好
{Author Address}: 224000 江苏省盐城市盐都区大纵湖镇双创园7-1号
{Subsidiary Author}: 江苏拓库特科技发展有限公司
{Date}: 2025-03-04
{Notes}: CN222555883U
{Abstract}: 本实用新型公开了一种集成电路芯片制造用输送设备,包括输送设备,放置在输送设备顶部的电路芯片,所述输送设备的左侧设置有翻转结构,所述翻转结构包括固定连接在输送设备正面与背面的连接板,连接板远离输送设备的一侧通过销轴活动连接有支撑板,支撑板位于输送设备的左侧,支撑板的正面与背面均通过销轴固定连接有套板。本实用新型通过传动结构挤压支撑板,使支撑板以连接板内侧的销轴为轴心摆动,支撑板倾斜并将电路芯片翻转至输送设备的另一侧,侧面摆放的电路芯片有助于用户拿取,防止用户被引脚扎伤,本实用新型能够对芯片进行翻转摆放,防止用户在拿取芯片过程中被尖锐的引脚扎伤,大幅提高输送设备的整体安全性。
{Subject}: 1.一种集成电路芯片制造用输送设备,包括输送设备(1)；放置在输送设备(1)顶部的电路芯片(2)；其特征在于：所述输送设备(1)的左侧设置有翻转结构(3)；所述翻转结构(3)包括固定连接在输送设备(1)正面与背面的连接板(4),所述连接板(4)远离输送设备(1)的一侧通过销轴活动连接有支撑板(5),所述支撑板(5)位于输送设备(1)的左侧,所述支撑板(5)的正面与背面均通过销轴固定连接有套板(6),所述输送设备(1)的正面与背面均设置有传动结构(7),所述传动结构(7)能够带动套板(6)摆动。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 计算电路以及计算方法
{Author}: 洪俊雄
{Author Address}: 中国台湾新竹科学工业园区力行路16号
{Subsidiary Author}: 旺宏电子股份有限公司
{Date}: 2025-02-28
{Notes}: CN119537297A
{Abstract}: 本发明提供一种计算电路以及计算方法。在计算电路中,全域计数器被配置成提供计数值。电容器选择器电路系统被配置成相依于计数值而自多个电容器选择一或多个电容器,且其中选择一或多个电容器还相依于能够自与电路分离的代理者接收的多个经预编码的码,多个经预编码的码使得能够将多个电容器的相应的第一集合及第二集合指定为具有相应的第一电容值及第二电容值的相应的一或多个电容器,多个经预编码的码还使得能够指定出对第一集合的选择是在较对第二集合的选择早的时间实行,且第二电容值大于第一电容值。
{Subject}: 1.一种计算电路,所述计算电路包括：多条位线；全域计数器,被配置成提供计数值；全域电压参考源；多个电容器；电容器选择器电路系统,被配置成相依于所述计数值而自所述多个电容器选择一或多个电容器,所选择的所述一或多个电容器被配置成(i)相依于所述多条位线中的所选择位线的位线电流来接收充电电流、(ii)相依于所述充电电流来储存电荷、以及(iii)生成由所储存的所述电荷产生的所侦测电压(V-c),且其中所述选择所述一或多个电容器还相依于能够自与所述计算电路分离的代理者接收的多个经预编码的码,所述多个经预编码的码使得能够将所述多个电容器的相应的第一集合及相应的第二集合指定为具有相应的第一电容值及相应的第二电容值的相应的一或多个电容器,所述多个经预编码的码还使得能够指定出对所述多个电容器的所述第一集合的选择是在较对所述多个电容器的所述第二集合的选择早的时间实行,且所述第二电容值大于所述第一电容值；比较器,被配置成相依于(i)由所述全域电压参考源提供的电压及(ii)所述所侦测电压(V-c)来生成比较器输出；以及储存元件,被配置成(i)相依于所述比较器输出来储存所述计数值以及(ii)相依于所储存的所述计数值来生成所储存的计数器输出。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 充电器集成电路和包括该充电器集成电路的电子设备
{Author}: 姜上熙;P·帕特拉
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2025-02-28
{Notes}: CN119543350A
{Abstract}: 一种电子设备,包括：充电器集成电路,被配置为基于施加到其第一节点的输入电压来执行降压转换操作,以生成输出到其第二节点的输出电压,其中,该充电器集成电路包括：电力开关电路,包括飞跨电容器；电流感测电路,包括电感器；以及控制电路,包括：补偿电路,被配置为补偿从电流感测电路感测的电感器电流值；误差电压选择电路,被配置为基于反馈信号生成最小误差电压；以及比较电路,被配置为控制飞跨电容器的电压,其中,该控制电路被配置为通过基于最小误差电压修正电感器电流值来生成控制电压,并且将控制电压提供给比较电路。
{Subject}: 1.一种电子设备,包括：电池；以及充电器集成电路,被配置为基于施加到其第一节点的输入电压执行降压转换操作,以生成输出到其第二节点的输出电压,其中,所述充电器集成电路包括：电力开关电路,被配置为接收所述输入电压,其中,所述电力开关电路包括第一开关晶体管、第二开关晶体管、第三开关晶体管和第四开关晶体管以及飞跨电容器,所述飞跨电容器电连接到所述第二开关晶体管的第一端和所述第三开关晶体管的第一端；电流感测电路,所述电流感测电路包括电连接到所述第二节点和第三节点并设置在所述第二节点和所述第三节点之间的电感器,其中,所述第三节点电连接到所述第二开关晶体管的第二端和所述第三开关晶体管的第二端；以及控制电路,包括：补偿电路,被配置为补偿从所述电流感测电路感测的电感器电流值；误差电压选择电路,被配置为基于反馈信号生成最小误差电压；以及比较电路,被配置为控制所述飞跨电容器的电压,其中,所述控制电路被配置为通过基于所述最小误差电压修正所述电感器电流值来生成控制电压,并将所述控制电压提供给所述比较电路的第一输入级。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电子装置
{Author}: 卢勇利
{Author Address}: 中国台湾高雄市楠梓区经三路26号
{Subsidiary Author}: 日月光半导体制造股份有限公司
{Date}: 2025-02-28
{Notes}: CN119543585A
{Abstract}: 本发明公开一种电子装置。所述电子装置包含插入件、电压调节器、第一电路结构和电子组件。所述电压调节器附接到所述插入件。所述第一电路结构由所述插入件支撑。所述电子组件安置成邻近于所述插入件,且经由所述第一电路结构和所述插入件电连接到所述电压调节器。
{Subject}: 1.一种电子装置,其包括：插入件；电压调节器,其附接到所述插入件；第一电路结构,其由所述插入件支撑；以及电子组件,其安置成邻近于所述插入件,且经由所述第一电路结构和所述插入件电连接到所述电压调节器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有到相邻接触部的导电链路的凹陷过孔
{Author}: L·P·古勒尔;D·B·特韦尔德贝汉;刘圣斯;S·阿查里亚;M·拉多萨夫列维奇;R·申克尔
{Author Address}: 美国加利福尼亚
{Subsidiary Author}: 英特尔公司
{Date}: 2025-02-28
{Notes}: CN119545894A
{Abstract}: 本文公开了具有到相邻接触部的导电链路的凹陷过孔,用于形成半导体装置导电互连的技术。在示例中,集成电路包括凹陷过孔和导电桥,该导电桥位于凹陷过孔的顶表面与相邻的源极或漏极接触部之间。晶体管装置包括：从源极或漏极区域延伸的半导体材料；位于半导体材料之上的栅极结构；以及位于源极或漏极区域上的接触部。与源极或漏极区域相邻地,深过孔结构沿竖直方向延伸穿过栅极结构的整个厚度。该过孔结构包括凹陷到导电接触部的顶表面下方的导电过孔。导电桥在接触部与导电过孔之间延伸,使得导电桥接触接触部的一部分以及导电过孔的顶表面的至少一部分。
{Subject}: 1.一种集成电路,包括：半导体区域,所述半导体区域从源极或漏极区域沿第一方向延伸；栅极电极,所述栅极电极在所述半导体区域之上沿第二方向延伸,所述第二方向不同于所述第一方向；接触部,所述接触部位于所述源极或漏极区域的顶表面上；导电过孔,所述导电过孔沿所述第一方向与所述半导体区域相邻地延伸,沿所述第一方向与所述源极或漏极区域相邻地延伸,并且沿第三方向延伸穿过所述栅极电极的一部分,其中,所述导电过孔的顶表面低于所述接触部的顶表面；以及导电桥,所述导电桥位于所述接触部与所述导电过孔之间,其中,所述导电桥从所述接触部的侧壁延伸,并且位于所述导电过孔的所述顶表面的至少一部分上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片封装优化控制方法及系统
{Author}: 姜建飞
{Author Address}: 215600 江苏省苏州市张家港市凤凰镇双龙路223号
{Subsidiary Author}: 张家港市智恒电子有限公司
{Date}: 2025-02-25
{Notes}: CN118644488B
{Abstract}: 本申请提供了一种集成电路芯片封装优化控制方法及系统,涉及图像数据处理技术领域,该方法包括：构建超空间,配置芯片焊盘面基准图像,交互封装控制器,获得封装进行信号和封装实况图像,然后基于语义分割组件进行选择性比对,生成实况图像语义标识,通过边缘定位组件,提取芯片封装空间的边缘坐标,然后提取选定基准边缘坐标,当大于或等于偏差指数阈值,发出芯片调节信号进行并进行位置优化。通过本申请可以解决现有技术由于封装精度低、以及缺失实时监控和反馈机制,导致封装位置偏差难以及时发现和纠正,进一步影响芯片性能和封装效率的技术问题。实现实时监控和反馈,提高了封装精度。
{Subject}: 1.一种集成电路芯片封装优化控制方法,其特征在于,包括：构建超空间,其中,所述超空间为芯片封装空间的数字孪生空间；在所述超空间中配置芯片焊盘面基准图像和第一基准边缘坐标、一级再分布层基准图像和第二基准边缘坐标直到N级再分布层基准图像和第N+1基准边缘坐标；交互封装控制器,获得封装进程信号和封装实况图像；通过所述封装实况图像和所述封装进程信号,基于语义分割组件对所述芯片焊盘面基准图像、所述一级再分布层基准图像直到所述N级再分布层基准图像进行选择性比对,生成实况图像语义标识,其中,所述语义分割组件为孪生神经网络拓扑；通过边缘定位组件,提取所述实况图像语义标识在所述芯片封装空间的边缘坐标,设为比对边缘坐标；根据所述封装进程信号,从所述第一基准边缘坐标、所述第二基准边缘坐标直到所述第N+1基准边缘坐标提取选定基准边缘坐标；当所述比对边缘坐标和所述选定基准边缘坐标的坐标偏差指数大于或等于偏差指数阈值,发出芯片位置调节信号通知所述封装控制器进行位置优化。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 使用扫描电镜对低占空比信号进行成像的技术
{Author}: N·莱斯利;J·威克斯
{Author Address}: 美国俄勒冈州
{Subsidiary Author}: FEI公司
{Date}: 2025-02-25
{Notes}: CN119511022A
{Abstract}: 使用扫描电镜对低占空比信号进行成像的技术。描述了用于生成差分数据的系统、部件、方法和算法。一种计算机实现的方法包括将带电粒子的第一脉冲引导朝向样本。该方法可包括至少部分地基于第一脉冲的带电粒子与样本之间的相互作用来生成第一检测器数据。该方法可包括将带电粒子的第二脉冲引导朝向该样本。该方法可包括至少部分地基于第二脉冲的带电粒子与样本之间的相互作用来生成第二检测器数据。该方法还可包括使用第一检测器数据和第二检测器数据生成差分数据,其中该差分数据描述样本的“接通”状态与样本的“断开”状态之间的变化。
{Subject}: 1.一种计算机实现的方法,所述方法包括：将带电粒子的第一脉冲引导朝向样本；至少部分地基于所述第一脉冲的所述带电粒子与所述样本之间的相互作用来生成第一检测器数据；将带电粒子的第二脉冲引导朝向所述样本；至少部分地基于所述第二脉冲的所述带电粒子与所述样本之间的相互作用来生成第二检测器数据；以及使用所述第一检测器数据和所述第二检测器数据生成差分数据,其中所述差分数据描述所述样本的“接通”状态与所述样本的“断开”状态之间的变化。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于调试密码模块的系统和方法
{Author}: R·范特
{Author Address}: 美国加利福尼亚
{Subsidiary Author}: 阿尔特拉公司
{Date}: 2025-02-25
{Notes}: CN119519935A
{Abstract}: 集成电路包括启用第一密码模块的调试的第一密码模块以及禁用第二密码模块的调试的第二密码模块。第一密码模块和第二密码模块中的每一个都具有包括第一块的逻辑密码边界。第一密码模块的逻辑密码边界包括未包含在第二密码模块的逻辑密码边界内的第二块。第二密码模块的逻辑密码边界包括未包括在第一密码模块的逻辑密码边界内的第三块。
{Subject}: 1.一种集成电路,包括：第一密码模块,所述第一密码模块启用对所述第一密码模块的调试,其中,所述第一密码模块包括第一逻辑块；以及第二密码模块,所述第二密码模块禁用对所述第二密码模块的所有调试,其中,所述第二密码模块包括所述第一逻辑块。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路设备
{Author}: 余荣根
{Author Address}: 韩国首尔市
{Subsidiary Author}: 现代摩比斯株式会社
{Date}: 2025-02-25
{Notes}: CN119512351A
{Abstract}: 提供了一种集成电路设备,包括：内存,在其中存储修剪数据；睡眠寄存器,其将修剪数据输入到睡眠功能块；正常寄存器,其将修剪数据输入到正常功能块；内存控制器,其将存储在内存中的修剪数据加载到睡眠寄存器或正常寄存器；以及唤醒控制器,其在加电后的第一次自唤醒时,经由内存控制器将存储在正常寄存器中的修剪数据加载到睡眠寄存器中,以允许内存仅在加电后被第一次加载。根据本公开的集成电路设备可以减少在低功率模式下用于内存加载的电流量。
{Subject}: 1.一种集成电路设备,包括：内存,在其中存储修剪数据；睡眠寄存器,其将所述修剪数据输入到睡眠功能块；正常寄存器,其将所述修剪数据输入到正常功能块；内存控制器,其将存储在所述内存中的所述修剪数据加载到所述睡眠寄存器或所述正常寄存器；以及唤醒控制器,其在加电后的第一次自唤醒时,经由所述内存控制器将存储在所述正常寄存器中的所述修剪数据加载到所述睡眠寄存器中,以允许所述内存仅在加电后被第一次加载。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 包括受控底部填充填角的光子芯片封装结构
{Author}: V·M·卡希;K·弗兰克
{Author Address}: 美国纽约州
{Subsidiary Author}: 格芯(美国)集成电路科技有限公司
{Date}: 2025-02-25
{Notes}: CN119518416A
{Abstract}: 本发明涉及包括受控底部填充填角的光子芯片封装结构,提供封装光子芯片的结构以及相关方法。该结构包括光子芯片、封装衬底、设于该光子芯片与该封装衬底间的间隙中的多个电性连接,以及包括底部填充材料的填角。该填角经设置以与邻近该间隙的该光子芯片的部分重叠,该填角具有宽度尺寸以及横切于该宽度尺寸的高度尺寸,且该宽度尺寸与该高度尺寸的比大于或等于1.5。
{Subject}: 1.一种结构,其特征在于,包括：光子芯片；封装衬底；多个电性连接,设于该光子芯片与该封装衬底间的间隙中；以及第一填角,包括底部填充材料,该第一填角经设置以与邻近该间隙的该光子芯片的第一部分重叠,该第一填角具有第一宽度尺寸以及横切于该第一宽度尺寸的第一高度尺寸,其中,该第一宽度尺寸与该第一高度尺寸的比大于或等于1.5。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有重叠应力源的集成电路
{Author}: D·M·雷伯;M·D·施罗夫;E·德米尔坎
{Author Address}: 美国
{Subsidiary Author}: 恩智浦美国有限公司
{Date}: 2025-02-25
{Notes}: CN119521714A
{Abstract}: 本发明涉及具有重叠应力源的集成电路。一种集成电路包括各自位于晶体管的有源区正上方的压缩应力源和拉伸应力源,其中所述压缩应力源的部分和所述拉伸应力源的部分彼此直接重叠。在一些实施例中,利用位于有源区正上方且具有重叠部分的压缩应力源和拉伸应力源能够调节施加到晶体管的沟道区的应力,以补偿封装结构所施加的应力。
{Subject}: 1.一种集成电路,其特征在于,包括：第一晶体管,其包括有源区；第一应力源类型的第一应力源,其位于所述有源区正上方；与所述第一应力源类型相反的第二应力源类型的第二应力源,其位于所述有源区正上方,其中所述第一应力源和所述第二应力源各自包括彼此直接重叠的部分。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路器件及其形成方法
{Author}: 朴判济;金珍泰;徐康一
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2025-02-25
{Notes}: CN119521763A
{Abstract}: 本公开提供了集成电路器件及其形成方法。一种集成电路器件包括在基板上的弱化晶体管堆叠,其中弱化晶体管堆叠包括：上晶体管,包括在垂直方向上堆叠的多个上沟道区和接触所述多个上沟道区中的至少一个的上源极/漏极区；下晶体管,在基板和上晶体管之间并包括在垂直方向上堆叠的多个下沟道区和接触所述多个下沟道区中的至少一个的下源极/漏极区；以及源极/漏极隔离层,将上源极/漏极区与下源极/漏极区分隔开,其中源极/漏极隔离层接触所述多个上沟道区中的最下面的一个和/或所述多个下沟道区中的最上面的一个。
{Subject}: 1.一种集成电路器件,包括：在基板上的弱化晶体管堆叠,其中所述弱化晶体管堆叠包括：上晶体管,包括：多个上沟道区,在垂直方向上堆叠；和上源极/漏极区,接触所述多个上沟道区中的至少一个；下晶体管,在所述基板和所述上晶体管之间并包括：多个下沟道区,在所述垂直方向上堆叠；和下源极/漏极区,接触所述多个下沟道区中的至少一个；以及源极/漏极隔离层,将所述上源极/漏极区与所述下源极/漏极区分隔开,其中所述源极/漏极隔离层接触所述多个上沟道区中的最下面的一个和/或所述多个下沟道区中的最上面的一个。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路器件及其形成方法
{Author}: 朴判济;金珍泰;徐康一
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2025-02-25
{Notes}: CN119521764A
{Abstract}: 本公开提供了集成电路器件及其形成方法。一种集成电路器件包括在基板上的弱化晶体管堆叠和参考晶体管堆叠。弱化晶体管堆叠可以包括比参考晶体管堆叠的第二栅极间绝缘体更厚的第一栅极间绝缘体。由于更厚的第一栅极间绝缘体,弱化晶体管堆叠的第一上沟道区的数量可以小于参考晶体管堆叠的第二上沟道区的数量,和/或弱化晶体管堆叠的第一下沟道区的数量可以小于参考晶体管堆叠的第二下沟道区的数量。
{Subject}: 1.一种集成电路器件,包括：在基板上的弱化晶体管堆叠,所述弱化晶体管堆叠包括：第一上晶体管,包括：多个第一上沟道区,在垂直方向上堆叠；第一上栅极结构,所述多个第一上沟道区提供在所述第一上栅极结构中；以及第一上源极/漏极区,接触所述多个第一上沟道区；第一下晶体管,在所述基板和所述第一上晶体管之间并包括：多个第一下沟道区,在所述垂直方向上堆叠；第一下栅极结构,所述多个第一下沟道区提供在所述第一下栅极结构中；以及第一下源极/漏极区,接触所述多个第一下沟道区；以及第一栅极间绝缘体,在所述第一上栅极结构和所述第一下栅极结构之间；以及晶体管堆叠,在所述基板上与所述弱化晶体管堆叠相邻,所述晶体管堆叠包括：第二上晶体管,包括：多个第二上沟道区,在所述垂直方向上堆叠,其中所述第一上源极/漏极区接触所述多个第二上沟道区；以及第二上栅极结构,所述多个第二上沟道区提供在所述第二上栅极结构中；第二下晶体管,在所述基板和所述第二上晶体管之间并包括：多个第二下沟道区,在所述垂直方向上堆叠,其中所述第一下源极/漏极区接触所述多个第二下沟道区；以及第二下栅极结构,所述多个第二下沟道区提供在所述第二下栅极结构中；以及第二栅极间绝缘体,在所述第二上栅极结构和所述第二下栅极结构之间,其中所述第一栅极间绝缘体在水平方向上与所述第二栅极间绝缘体间隔开,以及所述第一栅极间绝缘体在所述水平方向上与所述多个第二上沟道区中的最下面的一个和/或所述多个第二下沟道区中的最上面的一个重叠。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路器件及其形成方法
{Author}: 李载泓;徐康一;林修永;洪元赫
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2025-02-25
{Notes}: CN119521768A
{Abstract}: 本公开提供了集成电路器件及其形成方法。作为一示例,一种集成电路器件可以包括：基板；第一晶体管结构,在基板上；第二晶体管结构,在垂直方向上堆叠在第一晶体管结构上；隔离层,在垂直方向上在第一晶体管结构和第二晶体管结构之间；以及二极管结构,在基板上并在水平方向上与第一晶体管结构相邻。二极管结构可以是在第二晶体管结构的栅电极和基板之间的放电路径的一部分。放电路径可以延伸穿过隔离层。
{Subject}: 1.一种集成电路器件,包括：基板；第一晶体管结构,在所述基板上；第二晶体管结构,在垂直方向上堆叠在所述第一晶体管结构上；隔离层,在所述垂直方向上在所述第一晶体管结构和所述第二晶体管结构之间；以及二极管结构,在所述基板上并与所述第一晶体管结构水平地相邻,其中所述二极管结构是在所述第二晶体管结构的栅电极和所述基板之间的放电路径的一部分,以及其中所述放电路径延伸穿过所述隔离层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 静电放电保护装置和方法
{Author}: 简-菲利普·莱恩;帕特里斯·贝塞;张志宏
{Author Address}: 美国
{Subsidiary Author}: 恩智浦美国有限公司
{Date}: 2025-02-25
{Notes}: CN119521788A
{Abstract}: 本发明描述一种包括静电放电ESD保护装置的半导体装置,所述ESD保护装置包括第一PNP单元,所述第一PNP单元包括：衬底,其包括在所述衬底的表面处横向延伸的n掺杂掩埋层NBL,其中所述NBL包括横向布置在所述衬底的所述表面处的第一NBL部分、第二NBL部分和第三NBL部分,其中所述第二NBL部分定位于所述第一NBL部分与所述第三NBL部分之间,其中所述第二NBL部分具有小于所述第一NBL部分的第一n掺杂水平且小于所述第三NBL部分的第三n掺杂水平的第二n掺杂水平；外延层,其布置于所述衬底的所述表面上且包括PNP装置,所述PNP装置包括：第一p掺杂区；第二p掺杂区；以及n掺杂区,其定位于所述第一p掺杂区与所述第二p掺杂区之间,其中所述第一p掺杂区与所述第二NBL部分对准。
{Subject}: 1.一种包括静电放电ESD保护装置的半导体装置,其特征在于,所述ESD保护装置包括第一PNP单元,所述第一PNP单元包括：衬底,其包括在所述衬底的表面处横向延伸的n掺杂掩埋层NBL,其中所述NBL包括横向布置在所述衬底的所述表面处的第一NBL部分、第二NBL部分和第三NBL部分,其中所述第二NBL部分定位于所述第一NBL部分与所述第三NBL部分之间,其中所述第二NBL部分具有小于所述第一NBL部分的第一n掺杂水平且小于所述第三NBL部分的第三n掺杂水平的第二n掺杂水平；外延层,其布置于所述衬底的所述表面上且包括PNP装置,所述PNP装置包括：第一p掺杂区；第二p掺杂区；以及n掺杂区,其定位于所述第一p掺杂区与所述第二p掺杂区之间,其中所述第一p掺杂区与所述第二NBL部分对准。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 包括二极管的集成电路器件
{Author}: 姜德昇;权相德;金奇范;李昇宰
{Author Address}: 韩国
{Subsidiary Author}: 三星电子株式会社
{Date}: 2025-02-25
{Notes}: CN119521789A
{Abstract}: 一种集成电路器件,包括：衬底,包括第一表面和与第一表面相对的第二表面；以及二极管结构,包括：上半导体层,设置在衬底的第一表面上,并且包括第一导电类型的第一掺杂剂；下半导体层,设置在衬底的第二表面上,并且包括与第一导电类型不同的第二导电类型的第二掺杂剂；第一阱区,设置在衬底的位于上半导体层与下半导体层之间的部分中,其中,第一阱区与上半导体层或下半导体层接触。
{Subject}: 1.一种集成电路器件,包括：衬底,包括第一表面和与所述第一表面相对的第二表面；以及二极管结构,包括：上半导体层,设置在所述衬底的所述第一表面上,并且包括第一导电类型的第一掺杂剂；下半导体层,设置在所述衬底的所述第二表面上,并且包括与所述第一导电类型不同的第二导电类型的第二掺杂剂；以及第一阱区,设置在所述衬底的位于所述上半导体层与所述下半导体层之间的部分中,其中,所述第一阱区与所述上半导体层或所述下半导体层接触。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于降低L1带宽要求的分布式寄存器堆缓存
{Author}: J·E·P·奥索里奥;陈佳升;S·帕尔;J·瓦莱里奥
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 英特尔公司
{Date}: 2025-02-25
{Notes}: CN119513028A
{Abstract}: 本公开的发明名称是“用于降低L1带宽要求的分布式寄存器堆缓存”。本文中描述了一种包括与存储器接口耦合的图形处理集群的图形处理器,所述图形处理集群包括多个处理资源,所述多个处理资源中的处理资源包括：寄存器堆,所述寄存器堆包括与处理资源的多个硬件线程中的第一硬件线程相关联的第一多个寄存器以及与处理资源的多个硬件线程中的第二硬件线程相关联的第二多个寄存器；以及第一电路,所述第一电路被配置成促进代表多个硬件线程对存储器的访问以及存储来自多个硬件线程的存储器访问请求的元数据。
{Subject}: 1.一种图形处理器,包括：存储器接口；与所述存储器接口耦合的图形处理集群,所述图形处理集群包括多个处理资源,所述多个处理资源中的处理资源包括：寄存器堆,所述寄存器堆包括与所述处理资源的多个硬件线程中的第一硬件线程相关联的第一多个寄存器以及与所述处理资源的所述多个硬件线程中的第二硬件线程相关联的第二多个寄存器；以及第一电路,所述第一电路被配置成促进代表所述多个硬件线程对存储器的访问以及存储来自所述多个硬件线程的存储器访问请求的元数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 高能管理系统
{Author}: L·S·史密斯;P·R·施佩希特;A·K·拉登
{Author Address}: 美国弗吉尼亚州
{Subsidiary Author}: 波音公司
{Date}: 2025-02-25
{Notes}: CN119520550A
{Abstract}: 本申请涉及高能管理系统。本发明提供了一种用于控制飞行器的高能管理系统的技术,其包括：从多个高能(HE)系统接收传感器数据,其中,多个HE系统中的每一个位于飞行器中；基于传感器数据确定多个HE系统中的每一个的当前状态；基于多个HE系统中的每一个的当前状态和HE系统规则集合确定多个HE系统中的每一个的目标状态；以及基于多个HE系统中的每一个的目标状态自动生成一个或更多个控制动作以实现对多个HE系统中的一个或更多个的控制。示例还包括：接收要对飞行器执行的任务调度,其中,确定目标状态还基于任务调度。
{Subject}: 1.一种控制高能管理系统(100)的方法(400),所述方法包括：从多个高能系统(120)接收传感器数据(305),其中,所述多个高能系统中的每一个位于飞行器中；基于所述传感器数据(305)确定所述多个高能系统(120)中的每一个的当前状态；基于所述多个高能系统中的每一个的所述当前状态和高能系统规则(330)集合,来确定所述多个高能系统(120)中的每一个的目标状态；以及基于所述多个高能系统中的每一个的所述目标状态,自动生成一个或更多个控制动作(340),以实现对所述多个高能系统(120)中的一个或更多个高能系统的控制。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于集成光路的测试装置
{Author}: 郑志吰;李鑫垚
{Author Address}: 中国台湾桃园市平镇区工业三路15号
{Subsidiary Author}: 台湾中华精测科技股份有限公司
{Date}: 2025-02-21
{Notes}: CN119492982A
{Abstract}: 本申请公开一种用于集成光路的测试装置,包括电路板、底座、第一光传输组件及第二光传输组件。底座设置于电路板上,并包括载板及框体。集成光路设置于载板的承载面上。第一光传输组件设置于框体的一侧,并包括第一传输部,且第一传输部位于承载面的第一垂直层级。第二光传输组件设置于框体的另一侧,并包括第二传输部,且第二传输部位于承载面的第二垂直层级,并且第二垂直层级的高度不同于第一垂直层级的高度。
{Subject}: 1.一种用于集成光路的测试装置,所述测试装置电连接于测试机台,所述集成光路包括至少一光侦测组件及光源模块,其特征在于,所述测试装置包括：电路板,电连接于所述测试机台；底座,设置于所述电路板上,并包括载板及框体,且所述载板包括承载面,所述框体设置于所述承载面的周围,且所述集成光路设置于所述承载面上；第一光传输组件,设置于所述框体的一侧,并包括第一传输部,且所述第一传输部位于所述承载面的第一垂直层级；以及第二光传输组件,设置于所述框体的另一侧,并包括一第二传输部,且所述第二传输部位于所述承载面的一第二垂直层级,所述第二垂直层级的高度不同于所述第一垂直层级的高度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于检测电压调节器中的电感器断开状况的技术
{Author}: R·纳鲁拉;V·加哈儿;P·塔德帕尔提;尼什沙尔·R
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 德州仪器公司
{Date}: 2025-02-21
{Notes}: CN119493064A
{Abstract}: 本申请案的实施例涉及用于检测电压调节器中的电感器断开状况的技术。一些实例涉及一种电路(118),其包含多个输入引脚(134)、多个输出引脚(129)、脉宽调制PWM控制器(120)和电感器断开检测电路(122)。所述PWM控制器(120)具有多个输入和多个输出。所述PWM控制器(120)的所述多个输入耦合到所述多个输入引脚(134),并且所述PWM控制器(120)的所述多个输出耦合到所述多个输出引脚(129)。所述电感器断开检测电路(122)具有耦合到所述多个输入引脚(134)中的引脚的输入且具有耦合到所述PWM控制器(120)的输出。
{Subject}: 1.一种电路,其包括：多个输入引脚；多个输出引脚；脉宽调制PWM控制器,其具有多个输入和多个输出,所述PWM控制器的所述多个输入耦合到所述多个输入引脚,并且所述多个输出耦合到所述多个输出引脚；以及电感器断开检测电路,其具有耦合到所述多个输入引脚中的引脚的输入且具有耦合到所述PWM控制器的输出。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于管理传感器数据的方法和装置
{Author}: S·杰尔肯;A·L·拉特威森
{Author Address}: 美国爱荷华州
{Subsidiary Author}: 费希尔控制国际公司
{Date}: 2025-02-21
{Notes}: CN119493400A
{Abstract}: 本公开的实施例涉及用于管理传感器数据的方法和装置。公开了系统、装置、制品和方法。一种示例装置包括被配置为与现场设备连接的接口电路系统,现场设备包括第一传感器,现场设备由电源供电；计算机可读指令；以及由电源供电的可编程电路系统,计算机可读指令引起可编程电路系统：使用第一通信协议从现场设备获取第一测量值,第一测量值对应于第一传感器；在不使用第一通信协议的情况下从与现场设备分离的第二传感器获取第二测量值；以及使用第二通信协议向控制器无线传输第一测量值和第二测量值。
{Subject}: 1.一种装置,包括：接口电路系统,被配置为与现场设备连接,所述现场设备包括第一传感器,所述现场设备由电源供电；计算机可读指令；以及可编程电路系统,由所述电源供电,所述计算机可读指令引起所述可编程电路系统：使用第一通信协议从所述现场设备获取第一测量值,所述第一测量值对应于所述第一传感器；在不使用所述第一通信协议的情况下从与所述现场设备分离的第二传感器获取第二测量值；以及使用第二通信协议向控制器无线传输所述第一测量值和所述第二测量值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于将工作负载高效地调度到最优计算模块的硬件引导
{Author}: S·H·冈瑟;P·K·古普塔;M·库玛尔皮;M·古普塔;R·芬格;B·古兰尼埃洛
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 英特尔公司
{Date}: 2025-02-21
{Notes}: CN119493645A
{Abstract}: 本公开涉及用于将工作负载高效地调度到最优计算模块的硬件引导。描述了用于提供硬件提供的引导以用于将工作负载高效地调度到最优计算模块的技术。在一些示例中,硬件包括：第一类型的第一多个物理处理器核心,用于实现第一类型的多个逻辑处理器核心；第二类型的第二多个物理处理器核心,其中第二类型的每个核心用于实现第二类型的多个逻辑处理器核心；功率管理单元,用于监视第一多个处理器核心和第二多个处理器核心上的遥测数据并且用于更新硬件反馈遥测数据；以及线程运行时遥测电路系统,用于使用硬件反馈遥测数据提供将任务合并到核心类型中的一种类型上的提示。
{Subject}: 1.一种设备,所述设备包括：第一类型的第一多个物理处理设备；第二类型的第二多个物理处理设备；功率管理单元装置,用于监视所述第一多个物理处理设备和所述第二多个物理处理设备上的遥测数据,并且用于至少部分地基于硬件遥测数据和线程运行时遥测数据来更新硬件反馈遥测数据,以提供将任务合并到所述第二类型的至少一个核心上的提示；以及线程运行时遥测装置,用于维护所述硬件反馈遥测数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 独立地训练神经网络
{Author}: S·图鲁维克雷·斯里尼瓦斯;D·科热克瓦
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 辉达公司
{Date}: 2025-02-21
{Notes}: CN119494384A
{Abstract}: 本发明公开了独立地训练神经网络,具体公开了用于训练神经网络的装置、系统和技术。在至少一个实施例中,第一神经网络被训练为基于例如生成第一神经网络的权重的第三神经网络独立于第二神经网络的输出来匹配第二神经网络的准确度。
{Subject}: 1.一种处理器,包括：一个或更多个电路,所述一个或更多个电路用于使得第一神经网络被训练以独立于第二神经网络的输出来匹配所述第二神经网络的准确度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 识别被遮挡对象的位置
{Author}: P·戈埃尔;U·伊克巴尔;A·U·津加德;P·莫尔恰诺夫
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 辉达公司
{Date}: 2025-02-21
{Notes}: CN119494875A
{Abstract}: 本发明公开了识别被遮挡对象的位置,具体公开了用于识别图像中部分遮挡对象的三维位置的装置、系统和技术。在至少一个实施例中,一个或更多个神经网络至少部分地基于包括非遮挡对象的一个或更多个第二图像来识别第一图像中的对象的被遮挡部分的三维位置。
{Subject}: 1.一种处理器,包括：一个或更多个电路,所述一个或更多个电路用于使用一个或更多个神经网络来至少部分地基于一个或更多个对象的一个或更多个部分的、其中所述一个或更多个部分被遮挡的一个或更多个第一图像以及其中所述一个或更多个部分未被遮挡的至少一个或更多个第二图像来识别所述一个或更多个部分的一个或更多个三维3D位置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体结构及其形成方法
{Author}: 刘国俨;林昭仪
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-21
{Notes}: CN119495638A
{Abstract}: 方法包括在半导体衬底上形成集成电路器件、形成贯穿半导体衬底的通孔、以及形成围绕通孔的伪图案。伪图案包括具有第一图案密度的第一多个伪图案和第二多个伪图案。第一多个伪图案位于通孔和第二多个伪图案之间。第二多个伪图案具有不同于第一图案密度的第二图案密度。本申请的实施例还涉及半导体结构及其形成方法。
{Subject}: 1.一种形成半导体结构的方法,包括：在半导体衬底上形成集成电路器件；形成贯穿所述半导体衬底的第一通孔；以及形成围绕所述第一通孔的伪图案,其中,所述伪图案包括：第一多个伪图案,具有第一图案密度；和第二多个伪图案,其中,所述第一多个伪图案位于所述第一通孔和所述第二多个伪图案之间,并且其中,所述第二多个伪图案具有与所述第一图案密度不同的第二图案密度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于将EIC组装到PIC以构建光学引擎的方法
{Author}: S·卡纳安;N·马尔加利特;V·拉古拉曼;V·拉古纳塔恩
{Author Address}: 新加坡新加坡市
{Subsidiary Author}: 安华高科技股份有限公司
{Date}: 2025-02-21
{Notes}: CN119495648A
{Abstract}: 本公开涉及一种用于将电子集成电路EIC组装到光子集成电路PIC以构建光学引擎的方法。本发明提供一种用于制备EIC以对光学引擎进行所述组装的方法。所述方法涉及通过正面到背面接合将基于CMOS的EIC晶片堆叠到短环路/中介层晶片上。这种堆叠式配置用作薄CMOS晶片的载体。随后,堆叠式晶片被向下减薄到所期望高度并经历最后通孔过程。在此过程中,来自所述短环路/中介层晶片的厚金属层充当蚀刻停止件。然后,堆叠式EIC晶片可被切割并被附接到PIC晶片,从而形成光学引擎。
{Subject}: 1.一种集成电路,其包括：第一衬底,其包括第一侧及第二侧；电路,其安置在所述第一侧上；第一介电层,其位于所述电路上,所述第一介电层包括第一表面；第二介电层,其位于所述第二侧上,所述第二介电层包括第二表面；第一金属层,其嵌入于所述第一介电层中,所述第一金属层耦合到所述电路；第二金属层,其位于所述第一表面上,所述第二金属层耦合到所述第一金属层；第一触点,其耦合到所述第二金属层；通孔,其包括第一端及第二端,所述第一端耦合到所述第一金属层,并且第二端位于所述第二表面上并耦合到所述第二介电层；第二衬底,其包括第三侧、第四侧及沟槽,所述沟槽包括侧壁及底部；第三介电层,其位于所述第三侧上,所述第三介电层包括第三表面；第三金属层,其位于所述第三介电层上；第二触点,其耦合到所述第三金属层并位于所述第三表面上,所述第二触点耦合到所述通孔的所述第二端,所述第二表面与所述第三表面接触；第四金属层,其位于所述第四侧上及所述侧壁上以耦合到所述底部处的所述第三金属层；及第三触点,其耦合到所述第四金属层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 芯片接合薄膜和半导体装置
{Author}: 中浦宏;入江瞳
{Author Address}: 日本
{Subsidiary Author}: 日东电工株式会社
{Date}: 2025-02-21
{Notes}: CN119495663A
{Abstract}: 本发明提供芯片接合薄膜和半导体装置。本发明所述的芯片接合薄膜是包含热固性树脂作为有机成分的芯片接合薄膜,在热固化后,150℃下的储能模量为200MPa以上,该芯片接合薄膜在被覆接合于镀银的铜引线框的状态下,在温度为85℃且相对湿度为60％RH的环境下暴露168小时后,在260℃下相对于前述镀银的铜引线框而言的剪切粘接力为3MPa以上。
{Subject}: 1.一种芯片接合薄膜,其为包含热固性树脂作为有机成分的芯片接合薄膜,在热固化后,150℃下的储能模量为200MPa以上,该芯片接合薄膜在被覆接合于镀银的铜引线框的状态下,在温度为85℃且相对湿度为60％RH的环境下暴露168小时后,在260℃下相对于所述镀银的铜引线框而言的剪切粘接力为3MPa以上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 封装件及其形成方法
{Author}: 陈承先;林其谚;陈柏诚;翁武安;陈旭贤
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-21
{Notes}: CN119495675A
{Abstract}: 封装件包括第一集成电路管芯以及位于第一集成电路管芯上方并且接合至第一集成电路管芯的第二集成电路管芯。第二集成电路管芯的第一表面区域是疏水的,并且第一集成电路管芯和第二集成电路管芯用电介质至电介质接合和金属至金属接合而接合在一起。封装件还包括位于第一集成电路管芯上方并且围绕第二集成电路管芯的第一绝缘材料。第一绝缘材料接触第一表面区域。本申请的实施例还涉及形成封装件的方法。
{Subject}: 1.一种封装件,包括：第一集成电路管芯；第二集成电路管芯,位于所述第一集成电路管芯上方并且接合至所述第一集成电路管芯,其中,所述第二集成电路管芯的第一表面区域是疏水的,并且其中,所述第一集成电路管芯和所述第二集成电路管芯用电介质至电介质接合和金属至金属接合而接合在一起；以及第一绝缘材料,位于所述第一集成电路管芯上方并且围绕所述第二集成电路管芯,其中,所述第一绝缘材料接触所述第一表面区域。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 提供有源热平衡的驱动电路、多相电压调节电路及其方法
{Author}: 林怡朋;王世安
{Author Address}: 中国台湾新北市汐止区新台五路一段97号29楼
{Subsidiary Author}: 芯源系统有限公司
{Date}: 2025-02-21
{Notes}: CN119496368A
{Abstract}: 本发明提供一种提供有源热平衡的驱动电路、多相电压调节电路及其方法。驱动电路包括第一开关、第二开关、温度感测电路以及控制电路。第一开关具有第一端、第二端及控制端,其中,第一开关的第一端用于接收输入电压。第二开关具有第一端、第二端及控制端,其中,第二开关的第一端耦接至第一开关的第二端,并且第二开关的第二端耦接至接地。温度感测电路用于感测温度指示信号。控制电路用于接收PWM控制信号及温度指示信号,并根据PWM控制信号及温度指示信号提供调整后PWM控制信号。其中,调整后PWM控制信号与PWM控制信号具有不同的导通时间。
{Subject}: 1.一种驱动电路,包括：第一开关,具有第一端、第二端及控制端,其中,所述第一开关的所述第一端用于接收输入电压；第二开关,具有第一端、第二端及控制端,其中,所述第二开关的所述第一端耦接至所述第一开关的所述第二端,并且所述第二开关的所述第二端耦接至接地；温度感测电路,用于感测温度指示信号；以及控制电路,用于接收PWM控制信号及所述温度指示信号,并根据所述PWM控制信号及所述温度指示信号提供调整后PWM控制信号以控制所述第一开关及所述第二开关的导通或关断,其中,所述调整后PWM控制信号与所述PWM控制信号具有不同的导通时间。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 神经网络预测无线信号的质量
{Author}: 林兴钦
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 辉达公司
{Date}: 2025-02-21
{Notes}: CN119496579A
{Abstract}: 本发明公开了神经网络预测无线信号的质量。装置、系统、处理器、电路和技术使用一个或更多个神经网络至少部分地基于一个或更多个参考信号来预测一个或更多个无线信号的质量。在至少一个实施例中,装置、系统、处理器、电路和技术使用一个或更多个神经网络来确定无线电链路在一段时间或若干个帧(例如,10个连续帧)内不稳定或稳定。
{Subject}: 1.一种处理器,包括：一个或更多个电路,所述一个或更多个电路用于使用一个或更多个神经网络至少部分地基于一个或更多个参考信号来预测一个或更多个无线信号的质量。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 背侧集成式扭转装载机构
{Author}: D·希亚;R·坎汉;E·W·巴德鲁斯;J·L·斯莫利;J·贝蒂;K·阿里克;M·帕布古德;K·惠勒;S·弗古森;J·孔特雷拉斯佩雷斯;D·纽曼;E·博尔博亚利扎拉加
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 英特尔公司
{Date}: 2025-02-21
{Notes}: CN119497327A
{Abstract}: 本申请公开了背侧集成式扭转装载机构。针对用于电子设备的内部硬件的支撑件公开了系统、装置、制品和方法。一种示例支撑件,包括集成电路(IC)载体,该集成电路(IC)载体包括：多个壁；由壁承载的支撑件,用于从IC下方支撑该IC；以及保留夹,该保留夹用于固定IC。
{Subject}: 1.一种系统,所述系统包括：印刷电路板PCB；热部件,所述热部件处于所述PCB的第一侧上；以及齿轮组件,所述齿轮组件处于所述PCB的第二侧上,所述第二侧与所述第一侧相对,所述齿轮组件用于将所述热部件拉向所述PCB。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路电焊设备及焊接方法
{Author}: 周敏;郭瑞;夏秀梅;曹化龙;戴勋
{Author Address}: 224001 江苏省盐城市经济技术开发区希望大道南路18-12号1幢二楼
{Subsidiary Author}: 江苏兆威达存储科技有限公司
{Date}: 2025-02-18
{Notes}: CN119457619A
{Abstract}: 本发明公开了一种集成电路电焊设备及焊接方法,涉及电焊设备技术领域,包括设备本体,所述设备本体的四角位置开设有安装孔,所述设备本体的顶面固定安装有设备箱,所述设备箱的表面固定安装有控制面板,所述设备箱的顶端固定连接有顶板,所述顶板的两侧固定连接有一对侧座,一对所述侧座之间转动连接有压辊,所述设备本体的顶面固定连接有一对支撑架,一对所述支撑架的顶端之间固定连接有托架,所述托架的一侧固定连接有固定板,所述支撑架的中部位置之间固定连接有横板。本发明结构合理,实现通过调节组件对柔性电路板进行初步固定,然后在焊接的时候,通过控制组件将柔性电路板移动到焊接组件的底部位置进行焊接工作。
{Subject}: 1.一种集成电路电焊设备,包括设备本体(1),其特征在于,所述设备本体(1)的四角位置开设有安装孔(101),所述设备本体(1)的顶面固定安装有设备箱(102),所述设备箱(102)的表面固定安装有控制面板(103),所述设备箱(102)的顶端固定连接有顶板(104),所述顶板(104)的两侧固定连接有一对侧座(105),一对所述侧座(105)之间转动连接有压辊(106),所述设备本体(1)的顶面固定连接有一对支撑架(107),一对所述支撑架(107)的顶端之间固定连接有托架(108),所述托架(108)的一侧固定连接有固定板(109),所述支撑架(107)的中部位置之间固定连接有横板(110)；还包括焊接组件、调节组件和控制组件,所述焊接组件安装在所述托架(108)上用于对顶板(104)上的电路板进行焊接工作,所述调节组件安装在所述设备本体(1)上用于将电路板移动到所述焊接组件的底部位置,所述控制组件安装在所述调节组件上用于调节高度使用。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种多芯片集成电路封装器件
{Author}: 方成应;赵辉
{Author Address}: 215500 江苏省苏州市常熟市古里镇淼虹路188号
{Subsidiary Author}: 苏州泓冠半导体有限公司
{Date}: 2025-02-18
{Notes}: CN118866824B
{Abstract}: 本发明公开了一种多芯片集成电路封装器件,包括集成电路封装器件本体,所述集成电路封装器件本体的底部四周位置固定有一组框架PAD,所述集成电路封装器件本体的底部位置伸出有三组管脚；所述框架PAD的内部位置连接有一组IC芯片,所述IC芯片的底部位置设置有一组陶瓷基板,所述陶瓷基板的外侧位置覆盖有一组异形铜基板；所述框架PAD的左右两侧位置设置有一组便于进行散热处理的散热片。该多芯片集成电路封装器件,通过传统的封装尺寸的不变的情况下,固定位置增加镀银区域,框架内部设计特殊结构,在不同位置贴封IC芯片和MOS芯片,MOS芯片通过wirebond技术,和镀银区域互联,管脚镀银,二焊点与外部管脚连接,根据内部电路连接方式实现产品功能。
{Subject}: 1.一种多芯片集成电路封装器件,包括集成电路封装器件本体(1),所述集成电路封装器件本体(1)的底部四周位置固定有一组框架PAD(2),所述集成电路封装器件本体(1)的底部位置伸出有三组管脚(8)；其特征在于：所述框架PAD(2)的内部位置连接有一组IC芯片(3),所述IC芯片(3)的底部位置设置有一组陶瓷基板(4),所述陶瓷基板(4)的外侧位置覆盖有一组异形铜基板(5),所述陶瓷基板(4)的内侧位置连接有一组铜基板(5),所述铜基板(5)的内部位置设置有MOS芯片(6),所述铜基板(5)靠近MOS芯片(6)的一侧位置安装有一组电阻(7)；所述集成电路封装器件本体(1)的底部设置了一组防护机构,防护机构的配合设置实现对管脚(8)的外侧进行防护处理,所述框架PAD(2)的左右两侧位置设置有一组便于进行散热处理的散热片(19)；所述管脚(8)的内部位置焊接有一组加强筋条(9),所述防护机构包括了集成电路封装器件本体(1)底部所设置滑动连接底座(10),所述连接底座(10)的顶部四周拐角位置均固定有一组滑动框(11),所述滑动框(11)与相邻的滑动框(11)之间形成了一组空槽(13),所述滑动框(11)的外侧位置固定有一组连接导杆(12),所述连接导杆(12)的外侧滑动设置在框架PAD(2)的内部位置,所述框架PAD(2)的内部位置开设有便于滑动框(11)滑动处理的导向槽(16)；所述滑动框(11)的长度大于管脚(8)的长度,所述连接导杆(12)的外侧开设有限位槽(14),所述限位槽(14)的内部滑动设置有一组的嵌入条(15),所述嵌入条(15)通过限位槽(14)与连接导杆(12)的内部之间构成卡合结构；所述滑动框(11)的内侧位置固定有一组斜条(17),所述斜条(17)的外侧贴合在对接块(18)的一侧位置,所述对接块(18)的一端位置固定在散热片(19)的一侧位置,所述散热片(19)的后侧位置固定有连接导板(20),所述连接导板(20)的另一端位置固定在导热板(21)的外侧位置,所述导热板(21)的外侧滑动伸入到框架PAD(2)的内部位置,所述散热片(19)的内侧位置通过橡胶柱(22)固定在框架PAD(2)的内部位置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 利用三维集成电路进行现场通道测试和修复的设备、方法和系统
{Author}: 苏菲;R·坎杜拉
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 英特尔公司
{Date}: 2025-02-18
{Notes}: CN119471292A
{Abstract}: 本申请公开了利用三维集成电路进行现场通道测试和修复的设备、方法和系统。用于集成电路(IC)管芯的技术和机制,用于支持利用多个IC管芯形成的三维(3D)IC中的通道的现场测试和/或修复。在实施例中,3D IC包括测试单元,每个测试单元对应于包括相应电路资源的不同分区。在3D IC的现场操作期间,给定测试单元可操作以检测第一条件和第二条件两者,在第一条件中,两个分区各自处于空闲状态,在第二条件中,两个分区之间的第一链路未满足性能标准。空闲状态由功率管理控制器(PMC)代理在3D IC的运行时操作期间指示。在另一实施例中,一个或多个测试单元基于检测到的条件来配置操作模式,以用经由修复通道的通信替代经由第一通道的通信。
{Subject}: 1.一种用于使得能够经由替代通道进行通信的集成电路IC管芯,所述IC管芯包括：硬件接口,所述硬件接口用于将所述IC管芯耦合至另一IC管芯,其中所述IC管芯和所述另一IC管芯用于至少部分地形成三维3D IC；测试单元,所述测试单元用于在所述3D IC的现场操作期间从功率管理控制PMC代理接收状态信息,所述测试单元进一步用于：基于所述状态信息来检测第一条件,在所述第一条件中,所述IC管芯的第一分区和所述另一IC管芯的第二分区各自处于相应的空闲状态,其中所述3D IC包括所述第一分区与所述第二分区之间的第一通道；以及检测第二条件,在所述第二条件中,经由所述第一通道的一个或多个通信未能满足性能标准；以及模式电路系统,所述模式耦合电路系统耦合至所述硬件接口并耦合至所述测试单元；其中,基于所述第二条件,并且在所述第一条件期间,所述测试单元用于用信号通知所述模式电路系统禁用所述第一通道与所述第一分区之间的第一导电路径,并且进一步用于启用所述3D IC的第二通道与所述第一分区之间的第二导电路径。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路芯片、控制方法以及生成方法
{Author}: 矶部直己;冈田启太
{Author Address}: 日本
{Subsidiary Author}: 旭化成微电子株式会社
{Date}: 2025-02-18
{Notes}: CN119472237A
{Abstract}: 本发明提供一种集成电路芯片、控制方法以及生成方法。提供对基于控制信号来驱动光学元件的驱动机构进行控制的IC芯片。所述IC芯片具备生成部,该生成部基于表示所述光学元件的位置的检测信号、以及表示与伴随着所述驱动机构的驱动而产生的声音的大小相应的指标同所述光学元件的位置之间的关系的关系信息,来生成用于抑制伴随着所述驱动机构的驱动而产生的声音、并且使所述光学元件移动至目标位置的所述控制信号。
{Subject}: 1.一种集成电路芯片,对基于控制信号来驱动光学元件的驱动机构进行控制,所述集成电路芯片的特征在于,所述集成电路芯片具备生成部,所述生成部基于表示所述光学元件的位置的检测信号、以及表示与伴随着所述驱动机构的驱动而产生的声音的大小相应的指标同所述光学元件的位置之间的关系的关系信息,来生成用于抑制伴随着所述驱动机构的驱动而产生的声音、并且使所述光学元件移动至目标位置的所述控制信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 存储器装置、集成电路装置和集成电路装置的操作方法
{Author}: 崔雯喆;赵成龙
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2025-02-18
{Notes}: CN119473950A
{Abstract}: 公开一种集成电路装置、一种存储器装置和一种集成电路装置的操作方法。该集成电路装置可以包括发送驱动器和均衡器。发送驱动器可以被配置为响应于发送控制数据,在将输出信号输出到外部的发送操作中通过信号线将输出信号发送到外部,并且在通过信号线从外部接收输入信号的接收操作中提供终端电阻。均衡器可以被配置为响应于均衡器控制数据,在发送操作中放大输出信号的高频分量,并且在接收操作中提供终端电阻。
{Subject}: 1.一种集成电路装置,包括：发送驱动器,其被配置为响应于发送控制数据,在发送操作中通过信号线将所述输出信号发送到所述外部,并且在通过所述信号线从外部接收输入信号的接收操作中提供终端电阻；以及均衡器,其被配置为响应于均衡器控制数据,在所述发送操作中放大所述输出信号的高频分量,并且在所述接收操作中提供所述终端电阻。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体装置、制造半导体装置的方法
{Author}: 金杰云;张熙俊
{Author Address}: 新加坡市
{Subsidiary Author}: 安靠科技新加坡控股私人有限公司
{Date}: 2025-02-18
{Notes}: CN119480844A
{Abstract}: 半导体装置、制造半导体装置的方法。在一个实例中,一种电子装置包括：第一衬底和第二衬底,其包括第一介电结构和第二介电结构以及第一导电结构和第二导电结构；第一电子组件,其位于第一衬底上方,第二衬底位于第一衬底和第一电子组件上方；第一互连结构,其位于第一衬底与第二衬底之间且与第一导电结构和第二导电结构耦合；第一包封体,其位于第一衬底与第二衬底之间且覆盖第一互连结构的横向侧和第一电子组件的横向侧；第二互连结构,其位于第二衬底上方且与第二导电结构耦合；第二包封体,其位于第二衬底上方且覆盖第二互连结构的横向侧；和光子集成电路,其位于第二包封体上方且与第二互连结构耦合。
{Subject}: 1.一种电子装置,其特征在于,包括：第一衬底,其包括第一介电结构和第一导电结构；第一电子组件,其位于所述第一衬底上方；第二衬底,其包括第二介电结构和第二导电结构,其中所述第二衬底位于所述第一衬底和所述第一电子组件上方；第一互连结构,其位于所述第一衬底与所述第二衬底之间,其中所述第一互连结构与所述第一导电结构和所述第二导电结构耦合；第一包封体,其位于所述第一衬底与所述第二衬底之间且覆盖所述第一互连结构的横向侧和所述第一电子组件的横向侧；第二互连结构,其位于所述第二衬底上方且与所述第二导电结构耦合；第二包封体,其位于所述第二衬底上方且覆盖所述第二互连结构的横向侧；和第二电子组件,其位于所述第二包封体上方,其中所述第二电子组件与所述第二互连结构耦合,且其中所述第二电子组件包括光子集成电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 数字传感器和带有数字传感器的衣物护理设备
{Author}: J·艾因费尔特;G·米勒;A·约翰;M·托采克
{Author Address}: 德国慕尼黑
{Subsidiary Author}: BSH家用电器有限公司
{Date}: 2025-02-18
{Notes}: CN119483597A
{Abstract}: 本发明涉及一种数字传感器(100),用于检测衣物护理设备的测量信号(106)。数字传感器包括逻辑电路(104),用于检测来自衣物护理设备的测量信号(106),将测量信号(106)转换为数字传感器数据(107)以按照预定的通信协议(103)进行通信并将其提供用于传输。数字传感器还包括集成电路(102),该集成电路可与数据总线系统(101)电连接以按照预定的数据总线协议进行数据传输,并且该集成电路通过串行数据线与逻辑电路电连接,其中该集成电路构造用于按照预定的通信协议接收由逻辑电路提供的数字传感器数据并按照预定的数据总线协议将其传输到数据总线系统。本发明还涉及一种带有这种数字传感器的衣物护理设备。
{Subject}: 1.一种数字传感器(100),用于检测衣物护理设备的测量信号(106),其特征是：逻辑电路(104),该逻辑电路构造用于检测来自衣物护理设备的测量信号(106),将该测量信号(106)转换成数字传感器数据(107)以按照预定的通信协议(103)进行通信并且将其提供用于传输；以及集成电路(102),该集成电路能够与数据总线系统(101)电连接以按照预定的数据总线协议进行数据传输,并且该集成电路通过串行数据线与所述逻辑电路(104)电连接,其中所述集成电路(102)构造用于按照预定的通信协议(103)接收由所述逻辑电路(104)提供的数字传感器数据(107)并按照预定的数据总线协议将其传输给所述数据总线系统(101)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 包括印刷电路板的显示装置
{Author}: 金原兑
{Author Address}: 韩国首尔
{Subsidiary Author}: 乐金显示有限公司
{Date}: 2025-02-18
{Notes}: CN119485906A
{Abstract}: 根据本公开的实施例的显示装置可以包括显示面板和连接到显示面板的印刷电路板。印刷电路板可以包括位于不同层上并设置成彼此重叠的多个弹性部件、分别设置在与多个弹性部件相同的层上的多个支撑部件、以及设置在与多个弹性部件和多个支撑部件不同的层上的金属层。
{Subject}: 1.一种显示装置,包括：显示面板；和印刷电路板,所述印刷电路板连接到所述显示面板,其中,所述印制电路板包括：多个弹性部件,所述多个弹性部件位于不同的层上并且设置为彼此重叠；多个支撑部件,所述多个支撑部件分别设置在与所述多个弹性部件相同的层上；和金属层,所述金属层设置在与所述多个弹性部件和所述多个支撑部件不同的层上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有浮动多晶硅沟槽的最佳高压槽设计
{Author}: 苏米特拉·拉杰·梅赫罗特拉;詹姆斯·戈登·博伊德;赫尔本·布恩;格里特·威廉·尼兰德;祝荣华;托德·罗根鲍尔
{Author Address}: 荷兰
{Subsidiary Author}: 恩智浦有限公司
{Date}: 2025-02-18
{Notes}: CN119486202A
{Abstract}: 公开了一种用于集成电路的方法和设备,所述集成电路具有高压槽,所述高压槽包括：第一导电类型的掩埋层,其形成于第二导电类型的衬底中；所述第一导电类型的中心区,其形成于所述衬底中,与所述掩埋层接触；第一浮动隔离沟槽,其形成于所述衬底中以环绕所述中心区并且向下延伸到所述掩埋层并环绕所述掩埋层；第二浮动隔离沟槽,其围绕所述第一隔离沟槽形成于所述衬底中；所述第一导电类型的浅环区,其在所述衬底中形成于所述第一浮动隔离沟槽与所述第二浮动隔离沟槽之间；第一导电互连结构,其用于将所述中心区电短接到所述浅环区；以及第二导电互连结构,其用于将所述第一浮动隔离沟槽电短接到所述第二浮动隔离沟槽。
{Subject}: 1.一种集成电路装置,其特征在于,包括：第一导电类型的衬底；第二导电类型的掩埋层,其位于所述衬底中；所述第二导电类型的中心隔离区,其位于所述掩埋层上方；第一浮动多晶硅隔离结构,其位于所述衬底中以环绕所述中心隔离区并且向下延伸到所述掩埋层并环绕所述掩埋层；第二浮动多晶硅隔离结构,其位于所述衬底中以环绕所述第一浮动多晶硅隔离结构；所述第二导电类型的浅环区,其在所述衬底中位于所述第一浮动多晶硅隔离结构的至少一部分与所述第二浮动多晶硅隔离结构的一部分之间；以及第一导电互连结构,其用于将所述中心隔离区电短接到所述浅环区,其中所述第一浮动多晶硅隔离结构短接到所述第二浮动多晶硅隔离结构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 波导装置及应用其的光耦合结构及光电系统
{Author}: 李嘉
{Author Address}: 中国台湾新北市新店区安康路2段341巷51号3楼
{Subsidiary Author}: 星系科技股份有限公司
{Date}: 2025-02-14
{Notes}: CN119439389A
{Abstract}: 一种光耦合结构,适用于光子集成电路,包括波导装置和光纤组件。波导装置包括波导基板,波导基板包括在波导基板的第一导引面和第二导引面之间延伸的多个光波导通道。第一导引面限定第一出光区域,光波导通道的末端暴露在第一出光区域,第二导引面限定第二出光区域,光波导通道的另一端暴露在第二出光区域。第二出光区域的整体长度小于第一出光区域的整体长度的至少一半,且光纤组件连接至波导装置的第一导引面。
{Subject}: 1.一种光耦合结构,适用于光子集成电路,其特征在于,所述光耦合结构包括：波导装置,包括：波导基板,包括第一导引面和相对于所述第一导引面的第二导引面；以及多个光波导通道,所述多个光波导通道设置在所述波导基板上并延伸在所述第一导引面和所述第二导引面之间,其中所述第一导引面限定第一出光区域,所述光波导通道的端部暴露在所述第一出光区域；所述第二导引面限定第二出光区域,所述光波导通道的另一端暴露在所述第二出光区域；并且所述第二出光区域的整体长度小于所述第一出光区域的整体长度的至少一半：以及光纤组件,连接于所述波导基板的第一导引面。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于电流感测电路的温度补偿
{Author}: A·S·多尔斯瓦拉普;S·纳拉扬
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 德州仪器公司
{Date}: 2025-02-14
{Notes}: CN119440161A
{Abstract}: 本申请的实例涉及用于电流感测电路的温度补偿。一种集成电路包含电流感测电路(110),所述电流感测电路具有输入、输出以及在所述输入与输出之间的校正电流输入端子。第一晶体管(MN1)具有第一控制输入和第一端子。所述第一端子耦合到所述电流感测电路(110)的所述输入。第二晶体管(MN4、MN5、MN6)具有第二控制输入和第二端子。所述第二控制输入耦合到所述第一控制输入,并且所述第二端子耦合到所述校正电流输入端子。
{Subject}: 1.一种集成电路IC,其包括：电流感测电路,其具有输入、输出和校正电流输入端子；以及第一晶体管,其具有第一控制输入和第一端子,所述第一端子耦合到所述电流感测电路的所述输入；以及第二晶体管,其具有第二控制输入和第二端子,所述第二控制输入耦合到所述第一控制输入,并且所述第二端子耦合到所述校正电流输入端子。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用以差分地更新可编程电路系统的方法和设备
{Author}: S·里卡德;K·R·伯尼;A·达布鲁;S·贾因;K·维贾雅桑卡尔
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 德州仪器公司
{Date}: 2025-02-14
{Notes}: CN119440598A
{Abstract}: 本申请案涉及用以差分地更新可编程电路系统的方法和设备。一种实例设备包含：接口电路系统；机器可读指令；以及可编程电路系统,其被配置成实例化和/或执行所述机器可读指令以进行以下操作：基于差分图像数据中的更新图像(110)中的额外数据(330)的长度来确定要将原始图像(105)移位的一定数目个存储器扇区(210-230)；将所述原始图像(105)移位所述数目个存储器扇区以创建交换区域(476),所述交换区域包含所述数目个存储器扇区；以及基于所述差分图像数据(155)和所述原始图像(105)而构建所述更新图像(110)。
{Subject}: 1.一种设备,其包括：接口电路系统；机器可读指令；以及可编程电路系统,其被配置成实例化和/或执行所述机器可读指令以进行以下操作：基于差分图像数据中的更新图像中的额外数据的长度来确定要将原始图像移位的一定数目个存储器扇区；将所述原始图像移位所述数目个存储器扇区以创建交换区域,所述交换区域包含所述数目个存储器扇区；以及基于所述差分图像数据和所述原始图像而构建所述更新图像。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于对分支操作进行排序的方法和设备
{Author}: V·纳塔拉詹;S·G·朗加迪;A·泰萨格洛
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 德州仪器公司
{Date}: 2025-02-14
{Notes}: CN119440630A
{Abstract}: 本申请涉及用于对分支操作进行排序的方法和设备。示例设备包含：地址生成电路系统(250),其被配置成生成与第一分组相关联的第一地址、与第二分组相关联的第二地址及与第三分组相关联的第三地址,其中第一分组包含分支指令,分支指令包含指定分支目标的第一字段和不同于第一字段的第二字段,且第三分组包含分支指令的分支目标；缓冲器电路系统(215),其被配置成接收第一分组、第二分组和第三分组；解码器电路系统(235),其耦合到缓冲器电路系统(215),解码器电路系统(235)被配置成对第一分组、第二分组和第三分组进行解码；不连续性控制器电路系统(245),其耦合到缓冲器电路系统(215)和解码器电路系统(235),且被配置成确定是否使地址生成电路系统(250)生成第二地址。
{Subject}: 1.一种设备,其包括：地址生成电路系统,其被配置成生成与第一分组相关联的第一地址、与第二分组相关联的第二地址以及与第三分组相关联的第三地址,其中：所述第一分组包含分支指令；所述分支指令包含指定分支目标的第一字段和不同于所述第一字段的第二字段；并且所述第三分组包含所述分支指令的所述分支目标；缓冲器电路系统,其被配置成接收所述第一分组、所述第二分组和所述第三分组；解码器电路系统,其耦合到所述缓冲器电路系统,所述解码器电路系统被配置成对所述第一分组、所述第二分组和所述第三分组进行解码；不连续性控制器电路系统,其耦合到所述缓冲器电路系统和所述解码器电路系统并且被配置成基于所述分支指令的所述第二字段确定是否使所述地址生成电路系统生成所述第二地址；以及执行电路系统,其耦合到所述解码器电路系统,所述执行电路系统被配置成基于所述分支指令确定是否使所述地址生成电路系统生成所述第三地址。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 处理存储器访问事务
{Author}: P·弗拉贝尔;J·安德鲁;R·R·曼南
{Author Address}: 英国赫特福德郡
{Subsidiary Author}: 想象技术有限公司
{Date}: 2025-02-14
{Notes}: CN119440743A
{Abstract}: 处理存储器访问事务。当处理通过处理系统的执行路径的存储器访问事务时,使用存储器属性结构,所述存储器属性结构是可配置的。所述存储器属性结构包括一个或多个存储器地址条目。所述条目是可配置的。每个存储器地址条目包括映射到一组优先等级中的相应优先等级的相应存储器地址范围。中央处理单元被配置成使用所述存储器属性结构来确定映射到相应存储器访问事务的相应存储器地址的相应优先等级,以及基于所述相应优先等级处理所述相应存储器访问事务。
{Subject}: 1.一种配置存储器属性结构以供在处理通过处理系统的执行路径的存储器访问事务时使用的方法,其中所述方法包括：配置一个或多个存储器地址条目,每个存储器地址条目包括映射到一组优先等级中的相应优先等级的相应存储器地址范围,其中中央处理单元被配置成使用所述存储器属性结构来确定映射到相应存储器访问事务的相应存储器地址的相应优先等级,以及基于所述相应优先等级处理所述相应存储器访问事务。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 处理存储器访问事务
{Author}: P·弗拉贝尔;J·安德鲁;R·R·曼南
{Author Address}: 英国赫特福德郡
{Subsidiary Author}: 想象技术有限公司
{Date}: 2025-02-14
{Notes}: CN119440744A
{Abstract}: 处理存储器访问事务。存储器属性结构包括一个或多个存储器地址条目。每个存储器地址条目包括映射到相应优先等级的相应存储器地址范围。当处理通过处理系统的执行路径的存储器访问事务时,使用存储器属性表。在所述处理期间,确定存储器访问事务的存储器地址。存储器属性结构用于确定映射到所确定的存储器地址的优先等级,并且基于所确定的优先等级处理存储器访问事务。
{Subject}: 1.一种处理通过处理系统的执行路径的存储器访问事务的方法,其中存储器属性结构包括一个或多个存储器地址条目,每个存储器地址条目包括映射到一组优先等级中的相应优先等级的相应存储器地址范围,并且其中所述方法包括：确定所述存储器访问事务的存储器地址；使用所述存储器属性结构来确定映射到所确定的存储器地址的优先等级；以及基于所确定的优先等级处理所述存储器访问事务。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路及其操作方法
{Author}: 林育纬;张盟昇
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-14
{Notes}: CN119440905A
{Abstract}: 本申请的实施例公开了一种集成电路及其操作方法,该集成电路包括被配置为储存第一组数据的第一组存储器单元、被配置为储存第二组数据的第二组存储器单元、耦合到第一组存储器单元的第一组输入输出(IO)电路、耦合到第二组存储器单元的第二组IO电路、被配置为储存第一数量的ECC位的第一纠错码(ECC)电路、被配置为储存第二数量的ECC位的第二ECC电路；以及第一ECC编码器/解码器电路,其被配置为基于第一数量的ECC位和第二数量的ECC位来校正第一组数据和第二组数据中的至少第一数量的错误。
{Subject}: 1.一种集成电路,包括：第一组存储器单元,被配置为储存第一组数据；第二组存储器单元,被配置为储存第二组数据；第一组输入输出电路,耦合到所述第一组存储器单元；第二组输入输出电路,耦合到所述第二组存储器单元；第一纠错码电路,被配置为储存第一数量的纠错码位；第二纠错码电路,被配置为储存第二数量的纠错码位；以及第一纠错码编码器/解码器电路,被配置为基于所述第一数量的纠错码位和所述第二数量的纠错码位来校正所述第一组数据和所述第二组数据中的至少第一数量的错误。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 存储器子系统的一次性可编程控制
{Author}: S·布鲁贝克;R·尚卡尔;P·K·恩
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 德克萨斯仪器股份有限公司
{Date}: 2025-02-14
{Notes}: CN119441124A
{Abstract}: 一种设备(100,图1)包括：硬件安全模块(102)；处理器(106)；存储器子系统(150)；以及控制器(110)。存储器子系统(150)包括写入接口(156)和存储器(162)。存储器(162)包括第一区域(166),该第一区域是一次性可编程(OTP)区域,以及第二区域(168),该第二区域是共享区域。控制器(110)位于硬件安全模块(102)、处理器(106)和存储器子系统(150)之间。控制器(110)被配置为：从硬件安全模块(102)接收OTP写入请求；响应于OTP写入请求和来自处理器(106)的确认,阻止处理器(106)提供共享存储器操作；使得与OTP写入请求相关的OTP数据被写入存储器(162)的第一区域(166)；在完成写入OTP数据后清除写入接口(156)的存储；以及在写入接口(156)的存储被清除后停止阻止提供共享存储器操作。
{Subject}: 1.一种设备,包括：硬件安全模块；处理器；存储器子系统,其包括写入接口和存储器,所述写入接口包括存储装置,所述存储器包括第一区域和第二区域,所述第一区域为一次性可编程区域即OTP区域,并且所述第二区域为共享区域；控制器,其位于所述硬件安全模块、所述处理器和所述存储器子系统之间,其中,所述控制器被配置为：从所述硬件安全模块接收OTP写入请求；响应于所述OTP写入请求和来自所述处理器的确认,阻止所述处理器提供共享存储器请求；使得与所述OTP写入请求指令相关的OTP数据被写入所述存储器的所述第一区域；在完成所述OTP数据的写入后清除所述写入接口的存储装置；以及在清除所述写入接口的所述存储装置后停止阻止所述提供共享存储器请求。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 神经网络的多GPU训练
{Author}: V·伦加萨米;S·B·埃耶尔马兹;M·乔乔斯基
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 辉达公司
{Date}: 2025-02-14
{Notes}: CN119443189A
{Abstract}: 本发明公开了神经网络的多GPU训练,具体公开了用于在多个图形处理单元(GPU)上训练神经网络的装置、系统和技术。在至少一个实施例中,可以至少部分地基于一个或更多个数据集的两个或更多个随机选择的大小相似的部分来并行训练神经网络。
{Subject}: 1.一种处理器,包括：一个或更多个电路,所述一个或更多个电路用于使得一个或更多个神经网络至少部分地基于一个或更多个数据集的两个或更多个随机选择的大小相似的部分而被并行训练。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 使用神经网络进行选择性噪声抑制
{Author}: A·罗斯;A·J·伍达德;B·T·韦恩
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 辉达公司
{Date}: 2025-02-14
{Notes}: CN119446167A
{Abstract}: 本发明公开了使用神经网络进行选择性噪声抑制,具体公开了用于选择性地抑制电话会议中的噪声的装置、系统和技术。在至少一个实施例中,可以使用一个或更多个神经网络来识别噪声分量的源并使得发送通知,将噪声源告知用户以确认或拒绝对噪声分量的抑制。
{Subject}: 1.一种处理器,包括：一个或更多个电路,所述一个或更多个电路用于使用一个或更多个神经网络来识别电话会议中的音频分量的源,并且使得向所述电话会议的用户发送识别出所述源的通知。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于具有经减小波形存储以减少传输信号中的波峰的消除脉冲生成的方法和设备
{Author}: 贾伊加内什·巴拉克利什南;阿斯瓦斯·VS;西拉姆·穆拉利;S·纳拉亚南·波蒂;R·K·乔杜里;K·库马尔
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 德州仪器公司
{Date}: 2025-02-14
{Notes}: CN119446209A
{Abstract}: 本申请涉及用于具有经减小波形存储以减少传输信号中的波峰的消除脉冲生成的方法和设备。本文所述的实施消除脉冲生成的示例设备包含存储单个脉冲消除波形的第一数据样本子集的第一存储器[924]。所述示例设备包含存储所述单个脉冲消除波形的第二数据样本子集的第二存储器[926],所述第二子集包含与所述第一子集不同的所述单个脉冲消除波形的数据样本。所述示例设备包含并行地耦合到所述第一存储器[924]和所述第二存储器[926]的第一电路系统[940]。所述示例设备包含多个缓冲器[950]。所述示例设备包含耦合到所述多个缓冲器[950]的第二电路系统[945]。
{Subject}: 1.一种设备,其包括：第一存储器,其存储单个脉冲消除波形的第一数据样本子集；第二存储器,其存储所述单个脉冲消除波形的第二数据样本子集,所述第二子集包含与所述第一子集不同的所述单个脉冲消除波形的数据样本；第一电路系统,其并行地耦合到所述第一存储器和所述第二存储器；多个缓冲器；以及第二电路系统,其耦合到所述多个缓冲器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路封装、半导体装置及其制造方法
{Author}: 吴志伟;施应庆
{Author Address}: 中国台湾新竹科学工业园区新竹市力行六路八号
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-14
{Notes}: CN119446930A
{Abstract}: 本发明提供一种制造半导体装置的方法,所述方法包括将第一晶粒和第二晶粒接合到晶圆的第一侧,其中在将第一晶粒和第二晶粒接合到晶圆的第一侧之后,在第一晶粒和第二晶粒之间设置间隙,其中间隙的第一部分具有大于间隙的第二部分的第二宽度的第一宽度,在第一晶粒和第二晶粒的顶面和侧壁上以及间隙内的底面上沉积第三介电层,在第三介电层上方形成模制材料以填充间隙,并且执行平坦化工艺以暴露第一晶粒和第二晶粒的顶面。
{Subject}: 1.一种半导体装置的制造方法,其特征在于,包括：分割第一晶圆以将所述第一晶圆的第一晶粒与所述第一晶圆的第二晶粒分离；将所述第一晶粒和所述第二晶粒接合到第二晶圆的第一侧,其中在将所述第一晶粒和所述第二晶粒接合到所述第二晶圆的所述第一侧之后,在所述第一晶粒和所述第二晶粒之间设置间隙,其中所述第一晶粒和所述第二晶粒中的每一个的第一介电层直接接合到所述第二晶圆的第二介电层,并且其中所述间隙的第一部分具有第一宽度,所述第一宽度比所述间隙的第二部分的第二宽度大；在所述第一晶粒和所述第二晶粒的顶面和侧壁上以及所述间隙内的底面上沉积第三介电层；在所述第三介电层上方形成模制材料以填充所述间隙；执行平坦化工艺以暴露所述第一晶粒和所述第二晶粒的顶面；以及使用导电连接件将封装衬底耦合到所述第二晶圆的第二侧,所述第二晶圆的所述第二侧是与所述第二晶圆的所述第一侧相对的侧。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 制造半导体结构的方法
{Author}: 林昭仪;刘国俨;姚志翔
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-14
{Notes}: CN119447025A
{Abstract}: 本申请的实施例公开了一种制造半导体结构的方法,该方法包括从晶圆的第一布局中找出第一多个穿硅通孔,以及从第一多个穿硅通孔中找出第二多个穿硅通孔。第二多个穿硅通孔并联连接。将第二多个穿硅通孔合并为大穿硅通孔以产生晶圆的第二布局。
{Subject}: 1.一种制造半导体结构的方法,包括：从晶圆的第一布局中找出第一多个穿硅通孔；从所述第一多个穿硅通孔中找出第二多个穿硅通孔,其中,所述第二多个穿硅通孔并联连接；以及将所述第二多个穿硅通孔合并为大穿硅通孔以产生所述晶圆的第二布局。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 封装件及其形成方法
{Author}: 萧琮介;文克刚;邱志斌;陈鑫封;吴于贝;王良玮;陈殿豪
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-14
{Notes}: CN119447054A
{Abstract}: 一种形成封装件的方法包括形成器件管芯,形成器件管芯包括在半导体衬底上形成集成电路；以及形成延伸到半导体衬底中的导热柱。冷却介质附接在半导体衬底上方并且接触半导体衬底以形成封装件,其中冷却介质热耦接至导热柱。本公开的实施例还涉及封装件。
{Subject}: 1.一种形成封装件的方法,包括：形成第一器件管芯,形成所述第一器件管芯包括：在第一半导体衬底上形成集成电路；和形成延伸到所述第一半导体衬底中的导热柱；以及将冷却介质附接在所述第一半导体衬底上方并且接触所述第一半导体衬底以形成封装件,其中,所述冷却介质热耦接至所述导热柱。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 封装件及其形成方法
{Author}: 周智超;庄正吉;蔡庆威;张尚文
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-14
{Notes}: CN119447130A
{Abstract}: 一种方法包括形成第一器件管芯和第二器件管芯。第一器件管芯包括第一集成电路以及位于第一器件管芯的第一表面处的第一接合焊盘。第一集成电路电连接至第一接合焊盘。第二器件管芯包括电源开关,电源开关包括第一源极/漏极区域、第二源极/漏极区域、电连接至第一源极/漏极区域的第二接合焊盘以及电连接至第二源极/漏极区域的第三接合焊盘。该方法还包括将第一器件管芯与第二器件管芯接合以形成第一封装件,其中第一接合焊盘接合至第三接合焊盘；以及将第一封装件接合至封装组件。本公开的实施例还涉及封装件及其形成方法。
{Subject}: 1.一种形成封装件的方法,包括：形成第一器件管芯,所述第一器件管芯包括：第一集成电路；第一接合焊盘,位于所述第一器件管芯的第一表面处,其中,所述第一集成电路电连接至所述第一接合焊盘；形成第二器件管芯,所述第二器件管芯包括：电源开关,所述电源开关包括：第一源极/漏极区域；第二源极/漏极区域；第二接合焊盘,电连接至所述第一源极/漏极区域；和第三接合焊盘,电连接至所述第二源极/漏极区域；将所述第一器件管芯与所述第二器件管芯接合以形成第一封装件,其中,所述第一接合焊盘接合至所述第三接合焊盘；以及将所述第一封装件接合至封装组件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电荷泵整流器
{Author}: A·吉普塔;K·巴洛特;S·N·斯
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 德克萨斯仪器股份有限公司
{Date}: 2025-02-14
{Notes}: CN119448758A
{Abstract}: 一种电路(308)包括电荷泵级(202)和共模滤波器(309)。电荷泵级(202)包括第一和第二晶体管(212,214)以及第一和第二电容器(216,218)。第二晶体管(214)具有耦合到第一晶体管(212)的控制端子的第一端子,具有第二端子,并且具有耦合到第一晶体管(212)的第一端子的控制端子。第一电容器(216)耦合在第一晶体管(212)的第二端子和第一晶体管(212)的控制端子之间。第二电容器(218)耦合在第二晶体管(214)的第二端子和第二晶体管(214)的控制端子之间。共模滤波器(309)包括第三和第四电容器(332,334)。第三电容器(332)耦合在第一晶体管(212)的第二端子和第一晶体管(212)的控制端子之间。第四电容器(334)耦合在第三电容器(332)和第二晶体管(214)的控制端子之间。
{Subject}: 1.一种电路,其包括：电荷泵级,其包括：第一晶体管,其具有第一端子和第二端子以及控制端子；第二晶体管,其具有耦合到所述第一晶体管的所述控制端子的第一端子,具有第二端子,并且具有耦合到所述第一晶体管的所述第一端子的控制端子；第一电容器,其具有耦合到所述第一晶体管的所述第二端子的第一导体,并且具有耦合到所述第一晶体管的所述控制端子的第二导体；以及第二电容器,其具有耦合到所述第二晶体管的所述第二端子的第一导体,并且具有耦合到所述第二晶体管的所述控制端子的第二导体；以及共模滤波器,其包括：第三电容器,其具有耦合到所述第一晶体管的所述第二端子的第一导体,并且具有耦合到所述第一晶体管的所述控制端子的第二导体；以及第四电容器,其具有耦合到所述第三电容器的所述第一导体的第一导体,并且具有耦合到所述第二晶体管的所述控制端子的第二导体。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 功率放大装置
{Author}: 芦田哲郎;滝本健介
{Author Address}: 日本
{Subsidiary Author}: 株式会社村田制作所
{Date}: 2025-02-14
{Notes}: CN119448941A
{Abstract}: 本发明提供一种功率放大装置,实现功率放大装置的小型化。具备：基板,其具有表面；集成电路,其具有载波放大器和峰值放大器,设置于表面；载波用平衡-不平衡变换器；峰值用平衡-不平衡变换器；以及表面安装部件。基板具有在层叠方向上配置的多个绝缘层。在表面设置有用于焊接表面安装部件的电极。在从层叠方向观察时,在集成电路的第一平面方向上的一侧,配置有沿第二平面方向依次并排的载波用平衡-不平衡变换器、电极以及峰值用平衡-不平衡变换器。载波用平衡-不平衡变换器和峰值用平衡-不平衡变换器中的一方设置于被配置为比构成表面的绝缘层靠第一层叠方向的绝缘层,并且在从层叠方向观察时至少一部分与电极重叠。
{Subject}: 1.一种功率放大装置,具备：基板,其具有表面；集成电路,其具有载波放大器和峰值放大器,所述集成电路设置于所述表面；载波用平衡-不平衡变换器,其与所述载波放大器连接；峰值用平衡-不平衡变换器,其与所述峰值放大器连接；以及表面安装部件,其设置于所述表面,其中,所述载波放大器和所述峰值放大器各自是一对差动放大器,将配置所述集成电路和所述基板的方向设为层叠方向,将所述层叠方向中的从所述集成电路观察时配置所述基板的方向设为第一层叠方向,将与所述表面平行的一个方向设为第一平面方向,将与所述表面平行且与所述第一平面方向交叉的方向设为第二平面方向,所述基板具有在所述层叠方向上配置的多个绝缘层,在所述表面设置有用于焊接所述表面安装部件的电极,在从所述层叠方向观察时,在所述集成电路的所述第一平面方向上的一侧,配置有沿所述第二平面方向依次并排的所述载波用平衡-不平衡变换器、所述电极以及所述峰值用平衡-不平衡变换器,所述载波用平衡-不平衡变换器和所述峰值用平衡-不平衡变换器中的一方设置于被配置为比构成所述表面的所述绝缘层靠所述第一层叠方向的所述绝缘层,并且在从所述层叠方向观察时所述载波用平衡-不平衡变换器和所述峰值用平衡-不平衡变换器中的所述一方的至少一部分与所述电极重叠。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于减小传输信号中的波峰的方法和装置
{Author}: S·穆拉里;A·维艾斯;S·N·波迪;R·K·乔达里;K·库马尔
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 德克萨斯仪器股份有限公司
{Date}: 2025-02-14
{Notes}: CN119449053A
{Abstract}: 本申请公开用于减小传输信号中的波峰的方法和装置。用于减小输入信号中的波峰的示例装置(202)包括：存储器(320)；以及指令,该指令使可编程电路系统(316)至少：将归一化窗口波形的第一副本和第二副本存储在存储器(320)中；使用归一化窗口波形的第一副本来生成与输入信号(201)中的峰值相对应的权重(325)；使用权重和归一化窗口波形的第二副本来生成输出波形(326)；响应于输出波形,生成峰值限制波形(317)；以及将峰值限制波形(317)与输入信号(201)组合(304)以减小峰值的幅度(203)。
{Subject}: 1.一种用于减小输入信号中的波峰的装置,所述装置包括：存储器,其具有第一端子和第二端子,所述存储器被配置为在所述存储器中存储归一化窗口波形的第一副本和第二副本；有效波形权重生成电路系统即EWG电路系统,其具有耦合到所述存储器的所述第一端子的第一端子,以及第二端子,所述EWG电路系统被配置为使用所述归一化窗口波形的所述第一副本来生成与所述输入信号中的峰值相对应的权重；复合波形生成电路系统即CWG电路系统,其具有耦合到所述EWG电路系统的所述第二端子的第一端子、耦合到所述存储器的所述第二端子的第二端子,以及第三端子,所述CWG电路系统被配置为：使用所述权重和所述归一化窗口波形的所述第二副本来生成输出波形；并且响应于所述输出波形,生成峰值限制波形；以及算术电路系统,其具有耦合到所述CWG电路系统的所述第三端子的端子,所述算术电路系统用于将所述峰值限制波形与所述输入信号组合以减小所述峰值的幅度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体集成电路装置以及马达系统
{Author}: 中井辰治
{Author Address}: 日本
{Subsidiary Author}: 罗姆股份有限公司
{Date}: 2025-02-14
{Notes}: CN119448720A
{Abstract}: 本发明提供了半导体集成电路装置以及马达系统。一种半导体集成电路装置(11)包括：第一端子(VB),构成为接收第一电压；构成为输出通过使从所述第一端子接收的所述第一电压降压而获得的第二电压的电荷泵电路的一部分(Q1、Q2)；构成为输出通过使从所述电荷泵电路接收的所述第二电压降压而获得的第三电压的线性电源电路的至少一部分(Q3、R1、R2、REF1、AMP1)；内部电路(1),构成为使用从所述线性电源电路接收的所述第三电压作为电源电压；第二端子(CPA),构成为使得包括在所述电荷泵电路中的外部电阻器(31)的第一端连接到所述第二端子；以及第三端子(CPB),构成为使得所述外部电阻器的第二端连接到所述第三端子。
{Subject}: 1.一种半导体集成电路装置,包括：第一端子,所述第一端子构成为接收第一电压；电荷泵电路的一部分,所述电荷泵电路构成为输出通过使从所述第一端子接收的所述第一电压降压而获得的第二电压；线性电源电路的至少一部分,所述线性电源电路构成为输出通过使从所述电荷泵电路接收的所述第二电压降压而获得的第三电压；内部电路,所述内部电路构成为使用从所述线性电源电路接收的所述第三电压作为电源电压；第二端子,所述第二端子构成为使得包括在所述电荷泵电路中的外部电阻器的第一端连接到所述第二端子；以及第三端子,所述第三端子构成为使得所述外部电阻器的第二端连接到所述第三端子。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于可编程逻辑阵列的控制系统、控制方法、介质及终端
{Author}: 苏阳平;鲍立;张超;刘宇;孙海峰
{Author Address}: 200120 上海市浦东新区中国(上海)自由贸易试验区祥科路111号3号楼203室
{Subsidiary Author}: 上海先楫半导体科技有限公司
{Date}: 2025-02-11
{Notes}: CN118963237B
{Abstract}: 本申请提供一种基于可编程逻辑阵列的控制系统、控制方法、介质及终端,该控制系统连接待控制装置,包括可编程运算逻辑单元、可编程组合逻辑单元以及事件信号互联互通控制单元；根据获取的目标控制需求,分别对可编程运算逻辑单元、可编程组合逻辑单元及事件信号互联互通控制单元进行配置；令事件信号互联互通控制单元在可编程运算逻辑单元及可编程组合逻辑单元的辅助下输出符合目标控制需求的事件信号,以对待控制装置进行控制。本申请可以根据控制需求,对控制系统进行灵活配置,提高了集成电路控制的普适性。
{Subject}: 1.一种基于可编程逻辑阵列的控制系统,其特征在于,与待控制装置连接,包括：可编程运算逻辑单元、可编程组合逻辑单元以及事件信号互联互通控制单元；其中,所述可编程运算逻辑单元的m位输出与所述可编程组合逻辑单元的n位输出分别与所述事件信号互联互通控制单元连接；所述事件信号互联互通控制单元具有q位输出,其中的m位输出连接至所述可编程运算逻辑单元、n位输出连接至所述可编程组合逻辑单元、c位输出用于连接所述待控制装置；q、m、n、c均为正整数；根据获取的目标控制需求,分别对所述可编程运算逻辑单元、所述可编程组合逻辑单元及所述事件信号互联互通控制单元进行配置；令所述事件信号互联互通控制单元在所述可编程运算逻辑单元及可编程组合逻辑单元的辅助下输出符合目标控制需求的事件信号,以对所述待控制装置进行控制。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 气流传感器以及气流传感器封装结构
{Author}: 杨少军;高东兴
{Author Address}: 518000 广东省深圳市南山区西丽街道西丽社区打石一路深圳国际创新谷八栋(万科云城三期C区八栋)A座1602房研发用房
{Subsidiary Author}: 深圳市晶扬电子有限公司
{Date}: 2025-01-28
{Notes}: CN118566532B
{Abstract}: 本发明公开了一种气流传感器以及气流传感器封装结构,气流传感器包括振膜、背极板、触点、第一引脚、第二引脚、第一隔离层以及衬底,其中：背极板设置在所述振膜的第一侧,背极板上设有开口,所述第一引脚和所述第二引脚均设置在所述背极板的第一侧,所述第一隔离层设置在所述振膜与所述背极板之间,所述衬底上设有开口,所述振膜为导体,所述触点设置在所述背极板上与振膜相向的一侧并与所述第一引脚连接导通,所述第二引脚与所述振膜连接导通,当检测到气流信号时,触点与振膜接触导通,第一引脚通过触点、振膜与第二引脚之间导通,产生开关输出信号。
{Subject}: 1.一种气流传感器,其特征在于,包括振膜、第一背极板、第二背极板、第一隔离层、第二隔离层、三个或四个引脚以及衬底,其中：所述第一背极板设置在所述振膜的第一侧,所述第二背极板设置在所述振膜的第二侧,所述第一背极板、所述第二背极板上均设有开口,所述第一隔离层设置在所述振膜与所述第一背极板之间,所述第二隔离层设置在所述振膜与所述第二背极板之间,所述衬底上设有开口,所述振膜为导体,所述第一背极板与所述振膜之间、所述第二背极板与所述振膜之间按照以下之一设置方式设置：(1)在所述第一背极板靠近所述振膜的一侧设置第一触点,在所述第二背极板靠近所述振膜的一侧设置第二触点,在所述第一背极板或所述第二背极板的另一侧分别设置第一引脚和第二引脚,设置第三引脚与所述振膜之间连接导通,在该设置方式中,分别检测到正压或负压气流信号时,振膜分别与第一触点或第二触点接触导通,从而使得第三引脚通过第一触点或第二触点、振膜,分别与第一引脚和第二引脚导通,产生对应的开关输出信号；(2)在第一背极板靠近振膜的一侧设置第一触点和第二触点,在第二背极板靠近振膜的一侧设置第三触点和第四触点,在第一背极板的另一侧设置第一引脚和第二引脚,在第二背极板的另一侧设置第三引脚和第四引脚,第一引脚与第一触点、第二引脚与第二触点、第三引脚与第三触点、第四引脚与第四触点均连接导通；在该设置方式中,检测到正压气流信号时,振膜同时接触第一触点和第二触点,使得第一引脚和第二引脚接触导通；检测到负压气流信号时,振膜同时接触第三触点和第四触点,使得第三引脚和第四引脚接触导通；从而产生与所检测到气流相对应的开关输出信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于光电集成电路的光耦合结构
{Author}: 李嘉
{Author Address}: 中国台湾新北市新店区安康路2段341巷51号3楼
{Subsidiary Author}: 星系科技股份有限公司
{Date}: 2025-01-28
{Notes}: CN119376019A
{Abstract}: 一种用于光电集成电路的光耦合结构,包括第一连接器和光纤装置。第一连接器设置于光电集成电路上,并包括具有下表面及前端的基座以及组装于基座的波导装置,且波导装置包括第一表面、邻接第一表面且位于前端的第一导引面以及多个延伸至第一导引面的光波导通道。光纤装置包括第二连接器,第二连接器包括连接面并且可拆离地连接至第一连接器,使得连接面和第一导引面直接面向彼此,从而光纤装置可以实现多种应用。
{Subject}: 1.一种用于光电集成电路的光耦合结构,其特征在于,包括：第一连接器,设置于所述光电集成电路上,包括：基座,包括下表面及前端；及波导装置,组装于所述基座,且包括第一表面、第一导引面以及多个光波导通道,且所述第一导引面邻接所述第一表面并位于所述前端,所述多个光波导通道延伸到所述第一导引面,以及光纤装置,包括第二连接器,所述第二连接器包括连接面,其中所述第二连接器可拆离地连接到所述第一连接器,使所述连接面及所述第一导引面直接面向彼此。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 分布式推理技术
{Author}: 任晓伟;K·C·M·西乌;N·尼廷;M·安德施
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 辉达公司
{Date}: 2025-01-28
{Notes}: CN119378696A
{Abstract}: 本发明公开了分布式推理技术,具体公开了用于执行神经网络的装置、系统和技术。在至少一个实施例中,处理器使信息被分布到处理核心。在至少一个实施例中,处理器用于使信息的两个或更多个相连部分的推理仅分布在两个或更多个相应的处理核心之间。
{Subject}: 1.一种处理器,包括：一个或更多个电路,所述一个或更多个电路用于使对信息的两个或更多个相连部分的推理仅分布在两个或更多个相应的处理核心之间。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 目标检测的方法、集成电路、传感器、设备及介质
{Author}: 王治飞;陈嘉澍
{Author Address}: 201210 上海市浦东新区中国(上海)自由贸易试验区盛夏路666号E栋901室
{Subsidiary Author}: 加特兰微电子科技(上海)有限公司
{Date}: 2025-01-24
{Notes}: CN119355662A
{Abstract}: 本公开实施例提供了一种目标检测的方法、集成电路、电磁波传感器、设备及计算机可读存储介质,能够提高目标检测的准确率。所述方法包括：基于回波信号进行距离维FFT处理后,得到1D-FFT数据,对所述1D-FFT数据进行多帧联合处理,得到RD图谱；基于所述RD图谱得到目标点云数据,对所述目标点云数据进行基于机器学习的目标分类处理,以实现对感兴趣区域中目标的检测。采用本公开实施例提供的目标检测方法及其相关装置,能够有效提升检测率、降低虚警目标数,提高密闭环境下对人员存在与否和人员位置更准确的判断。
{Subject}: 1.一种目标检测方法,其特征在于,包括：基于回波信号进行距离维FFT处理后,得到1D-FFT数据,对所述1D-FFT数据进行多帧联合处理,得到RD图谱；基于所述RD图谱得到目标点云数据,对所述目标点云数据进行基于机器学习的目标分类处理,以实现对感兴趣区域中目标的检测。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 目标检测的方法、集成电路、传感器、设备及介质
{Author}: 王治飞;陈嘉澍
{Author Address}: 201210 上海市浦东新区中国(上海)自由贸易试验区盛夏路666号E栋901室
{Subsidiary Author}: 加特兰微电子科技(上海)有限公司
{Date}: 2025-01-24
{Notes}: CN119355663A
{Abstract}: 本公开实施例提供了一种目标检测的方法、集成电路、传感器、设备及介质,能够提高目标检测的准确率。所述目标检测方法包括：基于回波信号进行距离维FFT处理后,得到1D-FFT数据；对所述1D-FFT数据进行波束合成获取预设数量的帧数据；以及基于机器学习模型对所述预设数量的帧数据进行目标分类处理,以实现目标检测。
{Subject}: 1.一种目标检测方法,其特征在于,包括：基于回波信号进行距离维FFT处理后,得到1D-FFT数据；对所述1D-FFT数据进行波束合成获取预设数量的帧数据；以及基于机器学习模型对所述预设数量的帧数据进行目标分类处理,以实现目标检测。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 目标检测方法、集成电路、传感器及设备
{Author}: 王治飞;程一歌;陈嘉澍
{Author Address}: 201210 上海市浦东新区中国(上海)自由贸易试验区盛夏路666号E栋901室
{Subsidiary Author}: 加特兰微电子科技(上海)有限公司
{Date}: 2025-01-24
{Notes}: CN119355664A
{Abstract}: 本申请实施例涉及电磁波传感器技术领域,公开了一种目标检测方法、集成电路、传感器及设备。一种目标检测方法,包括：基基于距离-多普勒图谱,对至少两个收发通道单独进行恒虚警处理,以获取至少两个收发通道的候选目标数据；基于至少两个收发通道的所述候选目标数据进行处理,得到最终目标数据。至少有利于通过收发通道先单独进行恒虚警处理再联合处理,实现诸如汽车舱内、室内、厂房等空间区域内目标检测的方案,可在有效提升检测率、降低虚警目标数的同时,还能大幅度提升角度估计的精确度等效果,进而使得舱内的诸如婴幼儿等特殊目标或弱目标能够被精准的检测到,实现诸如CPD、SBR等应用。
{Subject}: 1.一种目标检测方法,其特征在于,包括：基于距离-多普勒图谱,对至少两个收发通道单独进行恒虚警处理,以获取至少两个收发通道的候选目标数据；基于至少两个收发通道的所述候选目标数据进行处理,得到最终目标数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 目标检测的方法、集成电路、传感器、设备及介质
{Author}: 王治飞;陈嘉澍
{Author Address}: 201210 上海市浦东新区中国(上海)自由贸易试验区盛夏路666号E栋901室
{Subsidiary Author}: 加特兰微电子科技(上海)有限公司
{Date}: 2025-01-24
{Notes}: CN119355665A
{Abstract}: 本公开实施例提供了一种目标检测的方法、集成电路、电磁波传感器、设备及计算机可读存储介质,能够提高目标检测的准确率。所述方法包括：对回波信号进行啁啾内的距离维FFT和帧间的速度维FFT,得到距离速度维数据；对所述距离速度维数据进行第一恒虚警处理,得到候选目标检测点；对所述候选目标检测点进行第二恒虚警处理,基于第二恒虚警处理结果进行目标检测。
{Subject}: 1.一种目标检测方法,其特征在于,包括：对回波信号进行啁啾内的距离维FFT和帧间的速度维FFT,得到距离速度维数据；对所述距离速度维数据进行第一恒虚警处理,得到候选目标检测点；对所述候选目标检测点进行第二恒虚警处理,基于第二恒虚警处理结果进行目标检测。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 目标检测方法及装置、集成电路、电磁波传感器及终端设备
{Author}: 彭辉;王治飞;陈嘉澍
{Author Address}: 201210 上海市浦东新区中国(上海)自由贸易试验区盛夏路666号E栋901室
{Subsidiary Author}: 加特兰微电子科技(上海)有限公司
{Date}: 2025-01-24
{Notes}: CN119355666A
{Abstract}: 本申请公开了一种目标检测方法及装置、集成电路、电磁波传感器及终端设备,本申请实施例中的原始点云中可包括体现生理信号的信息,适用于在对短距密封或相对密封的空间区域内进行目标检测；而且,本申请实施例基于原始点云通过聚类将点云数据划分成不同的簇,并基于每个簇的质心与之前帧的轨迹信息进行关联来更新和管理目标的航迹,去除了点云结果中在时序上偶发出现的虚警或多径点,补偿了点云结果中在时序上偶发消失的真实目标点,提升了点云质量,有效提升了检测率、降低了虚警目标数,为高精度的目标检测提供保障。
{Subject}: 1.一种目标检测方法,其特征在于,包括：对原始点云进行聚类分析,原始点云中包括体现生理信号的信息；根据聚类结果和当前帧的预测值,进行目标跟踪并生成目标点云；其中,当前帧的预测值根据航迹中之前帧的信息得到。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 目标检测方法、集成电路、传感器及设备
{Author}: 王治飞;程一歌;陈嘉澍
{Author Address}: 201210 上海市浦东新区中国(上海)自由贸易试验区盛夏路666号E栋901室
{Subsidiary Author}: 加特兰微电子科技(上海)有限公司
{Date}: 2025-01-24
{Notes}: CN119355667A
{Abstract}: 本申请实施例涉及电磁波传感器技术领域,公开了一种目标检测方法、集成电路、传感器及设备。一种目标检测方法包括：针对帧数据进行距离维FFT；从距离维FFT处理后得到的帧数据中提取目标数据；根据滑动窗口对所述目标数据进行加窗,并对加窗后的数据进行数字信号处理；其中,所述滑动窗口的长度对应的与目标的周期性运动的周期具有相同的数量级的时长。通过多帧联合处理技术,实现诸如汽车舱内、室内、厂房等空间区域内目标检测的方案,可在有效提升检测率、降低虚警目标数的同时,还能大幅度提升角度估计的精确度等效果,进而使得舱内的诸如婴幼儿等特殊目标或弱目标能够被精准的检测到,实现诸如CPD、SBR等应用。
{Subject}: 1.一种目标检测方法,其特征在于,包括：针对帧数据进行距离维FFT；从距离维FFT处理后得到的帧数据中提取目标数据；对所述目标数据进行滑动加窗,并对加窗后的数据进行数字信号处理以获取目标信息；其中,所述滑动窗口的长度对应的与目标的周期性运动的周期具有相同的数量级的时长。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 目标检测方法、集成电路、传感器及设备
{Author}: 王治飞;陈嘉澍
{Author Address}: 201210 上海市浦东新区中国(上海)自由贸易试验区盛夏路666号E栋901室
{Subsidiary Author}: 加特兰微电子科技(上海)有限公司
{Date}: 2025-01-24
{Notes}: CN119355668A
{Abstract}: 本申请实施例涉及电磁波传感器技术领域,公开了一种目标检测方法、集成电路、传感器及设备。目标检测方法包括：对回波信号进行FFT处理和波束合成处理,以生成所述回波信号的特征向量,其中,所述特征向量包括表征所述回波信号在不同距离单元上的能量特征；基于深度学习模型对所述特征向量进行处理,以实现对感兴趣区域的目标检测。至少有利于提高目标检测的准确性和效率。
{Subject}: 1.一种目标检测方法,其特征在于,包括：对回波信号进行FFT处理,以生成所述回波信号的特征向量,其中,所述特征向量包括表征所述回波信号在不同距离单元上的能量特征；基于深度学习模型对所述特征向量进行处理,以实现对感兴趣区域的目标检测。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 时间切片
{Author}: S·戈什
{Author Address}: 英国赫特福德郡
{Subsidiary Author}: 想象技术有限公司
{Date}: 2025-01-24
{Notes}: CN119356804A
{Abstract}: 时间切片。描述了一种在GPU中调度多个活动GPU驱动程序的方法。所述方法包括：对于所述多个活动GPU驱动程序中的一个或多个活动GPU驱动程序,将调度时段的一部分分配给所述活动GPU驱动程序；以及根据基于优先级的调度算法选择活动GPU驱动程序以执行。响应于活动GPU驱动程序在其分配部分内执行,增加活动GPU驱动程序的优先级,响应于活动GPU驱动程序在其分配部分内完成其工作负荷,重置活动GPU驱动程序的优先级,并且响应于活动GPU驱动程序在其整个分配部分内执行,降低活动GPU驱动程序的优先级。在每个调度时段开始时,每个活动GPU驱动程序的优先级被重置为其初始优先级。
{Subject}: 1.一种在GPU中调度多个活动GPU驱动程序的方法,所述活动GPU驱动程序中的每一个具有初始优先级,并且所述方法包括：对于所述多个活动GPU驱动程序中的一个或多个活动GPU驱动程序,将调度时段的一部分分配给所述活动GPU驱动程序；根据基于优先级的调度算法选择活动GPU驱动程序以执行；响应于活动GPU驱动程序在其分配部分内执行,增加所述活动GPU驱动程序的优先级；响应于所述活动GPU驱动程序在其分配部分内完成其工作负荷,重置所述活动GPU驱动程序的优先级；响应于所述活动GPU驱动程序在其整个分配部分内执行,降低所述活动GPU驱动程序的优先级；以及在每个调度时段开始时,将每个活动GPU驱动程序的优先级重置为其初始优先级。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种信息量大的发射装置
{Author}: 宁永健;蒋丹
{Author Address}: 400067 重庆市南岸区南坪镇四公里村红子帮社
{Subsidiary Author}: 重庆宁来科贸有限公司
{Date}: 2025-01-21
{Notes}: CN118553083B
{Abstract}: 一种信息量大的发射装置,属于信息网络遥控技术领域,涉及通过通讯网络对众多对象远与近距离同时控制,是一种信息技术产业用于多种行业的智能控制技术；主要是申请人已有成果的继续,包含编码控制部分与发射部分两大主体,用编码控制部分的输出连接发射部分调制输入端,发射部分采用无线电遥控,有现代遥控发射技术的一切优点,其中编码控制部分是核心,控制了发射的工作状态,编码控制部分包含编码集成电路和控制电路,采用两种信号的双控法,表现为三种电路形式作用于对编码集成电路的控制；产生的效果一是,对100个信号的发射方法,代替惯性思维的100个模拟开关,二是产生三种不同的发射方法,形成三种不同的发射控制效果与用途。
{Subject}: 1.一种信息量大的发射装置,所述的一种信息量大的发射装置包含编码控制部分,发射部分；用编码控制部分的输出端系列,连接发射部分的输入端系列,发射部分发出信号,对众多受控对象控制；编码控制部分的输出端的输出状态,直接控制了发射部分的发射状态；所描述的发射部分由汇集单元,和发射模块组成,所述汇集单元有多个输入端,一个输出端,形成逻辑或关系,多位输入端之一,分别是发射部分的一位输入端,分别连接在编码控制部分多位信号输出上,或门电路输出端连接在发射部分音频调制输入端上,发射部分发出多种信号,控制了所属区域的众多对象；其特征是：所述的编码控制部分,主要由相同结构的一个或多个双控单元组成,每个双控单元内由一块或多块编码集成电路和每块编码集成电路对应配套连接的单元控制电路共同组成：每个双控单元内中所有编码集成电路的输入数据线,组成了一个双控单元编号输入端系列；多个双控单元编号输入端系列,以并联的方式连接形成了编码控制部分的输入端系列；每个双控单元内中与编码集成电路配套连接的单元控制电路的控制输入端连接在一起,形成了一位单元控制输入端,多位单元控制输入端形成了编码控制部分单元控制输入端系列；两类输入端系列,分别连接在外部的对应输出端系列上；每个双控单元配套的单元控制电路输出端,共同组成了编码控制部分信号输出端系列；基于编号输入系列和单元控制输入端系列的连接的双控关系,双控单元编号输入端系列,可接受12个按键产生的众多编号之一编号对象的第一种信号；可接受12个按键中#与*键,使编号输入端系列输入为零的第二信号；可接受操作所形成的所需的三种发射方式的长时间和短时信号输入方式的第三种类型信号；编码集成电路对三种信号进行了编码处理,输出了对应的编码信号,再接受单元控制电路控制；通过单元控制电路控制,输出唯一编码对象信号；基于双控单元的确定,随编号的输入而迅速产生唯一发射信号；编码集成电路输出端跟随输入数据线的编号因操作方式不同而输出对应状态信号；可在已确定的双控单元内,任意的选择编号对象数；可选择任意的双控单元及在该单元内选择任意编号对象数；100个控制信号,按单元号的从小到大的顺序,以及每一个单元号内编号从小到大的顺序,先后顺序发出1到所有的控制信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 散热性芯片接合薄膜
{Author}: 木村雄大;吉田直子
{Author Address}: 日本
{Subsidiary Author}: 日东电工株式会社
{Date}: 2025-01-21
{Notes}: CN119331528A
{Abstract}: 本发明提供能够显示充分的散热性、并且对被粘物的表面的凹凸具有良好的追随性、而且具有良好的外观的散热性芯片接合薄膜。本发明的散热性芯片接合薄膜由树脂组合物构成,所述树脂组合物包含热固化性树脂及热塑性树脂作为树脂成分,并且包含氧化铝填料作为导热性填料,前述氧化铝填料包含平均粒径为0.8μm以上且2.6μm以下的第1氧化铝填料,相对于前述热固化性树脂、前述热塑性树脂及前述氧化铝填料的合计100质量份,前述树脂组合物包含前述第1氧化铝填料24质量份以上,所述散热性芯片接合薄膜的导热率为1.4W/(m·K)以上。
{Subject}: 1.一种散热性芯片接合薄膜,其由树脂组合物构成,所述树脂组合物包含热固化性树脂及热塑性树脂作为树脂成分,并且包含氧化铝填料作为导热性填料,所述氧化铝填料包含平均粒径为0.8μm以上且2.6μm以下的第1氧化铝填料,相对于所述热固化性树脂、所述热塑性树脂及所述氧化铝填料的合计100质量份,所述树脂组合物包含24质量份以上的所述第1氧化铝填料,所述散热性芯片接合薄膜的导热率为1.4W/(m·K)以上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于交通模拟的强化学习
{Author}: Y·曹;肖超玮;M·帕沃内;B·伊万诺维奇
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 辉达公司
{Date}: 2025-01-21
{Notes}: CN119337693A
{Abstract}: 本公开涉及用于交通模拟的强化学习。在各种示例中,可以基于使用人类反馈生成和/或更新包括一个或更多个交通场景的交通模型。可以提供人类反馈,指示对各种交通场景的偏好,以确定模型中的哪些场景更为真实。奖励模型可以捕获偏好信息并对一个或更多个交通场景的真实性进行排名。
{Subject}: 1.一种计算机实现的方法,包括：访问交通模型的一个或更多个交通情景；访问指示所述一个或更多个交通场景的真实性的偏好数据；至少部分地基于所述偏好数据计算奖励值；使用所述奖励值更新所述交通模型；以及基于更新所述交通模型移动自主车辆。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于生成神经网络模型和执行电路仿真的方法和计算装置
{Author}: 明相勋;金桂烨;郑载勋;崔允智;韩松伊
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2025-01-21
{Notes}: CN119337796A
{Abstract}: 给出了生成神经网络模型并且通过使用神经网络模型执行电路仿真的方法和计算装置。该方法包括：通过基于温度和工艺参数执行工艺仿真来生成样本数据；基于样本数据来训练神经网络模型；执行神经网络模型的轻量级操作以生成轻量级神经网络模型；重新训练轻量级神经网络模型；以及通过使用重新训练后的轻量级神经网络模型以工艺参数作为输入来执行电路仿真。
{Subject}: 1.一种生成神经网络模型并且通过使用所述神经网络模型执行电路仿真的方法,所述方法包括：通过基于温度和工艺参数执行工艺仿真来生成样本数据；基于所述样本数据来训练所述神经网络模型；执行所述神经网络模型的轻量级操作以生成轻量级神经网络模型；重新训练所述轻量级神经网络模型；以及通过使用重新训练后的轻量级神经网络模型以所述工艺参数作为输入来执行所述电路仿真。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于乘法累加运算的三维NOR存储器装置
{Author}: K·考尔道;H·卡斯特罗
{Author Address}: 美国爱达荷州
{Subsidiary Author}: 美光科技公司
{Date}: 2025-01-21
{Notes}: CN119339766A
{Abstract}: 描述与使用存储器单元执行乘法的存储器装置相关的系统、方法及设备。在一种方法中,存储器单元阵列具有竖直堆叠在半导体衬底上方的存储器单元。每一存储器单元存储权重。局部数字线连接到所述存储器单元的端子。所述局部数字线在所述衬底上方竖直延伸。选择晶体管连接到所述局部数字线。选择线控制所述选择晶体管且被用来对输入模式进行编码以乘以所述经存储权重。累加电路系统对来自所述存储器单元的输出电流求和。在一个实例中,使用包含用以提供水平通道的半导体层的晶体管形成每一存储器单元。栅极层(例如,栅极堆叠层)环绕所述半导体层的圆周。字线将栅极电压施加到所述晶体管。每一字线具有环绕每一晶体管的所述栅极层的圆周的相应部分。
{Subject}: 1.一种装置,其包括：存储器单元阵列,其具有堆叠式存储器单元,每一存储器单元经配置以存储权重；及选择线,其经配置以控制选择晶体管且对输入模式进行编码以乘以所述经存储权重。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于自适应突发模式控制的装置、系统和方法
{Author}: 李龙奇;R·鲁福;蒋晨;叶青
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 德州仪器公司
{Date}: 2025-01-21
{Notes}: CN119341329A
{Abstract}: 本申请涉及一种用于自适应突发模式控制的装置、系统和方法。在所描述实例中,一种装置包含脉宽调制PWM控制电路(136)和突发模式逻辑电路(144)。所述突发模式逻辑电路(144)的输入耦合到所述PWM控制电路(136)的输出。所述突发模式逻辑电路(144)经配置以从功率转换电路(102)的次级侧(116)接收反馈信号。所述突发模式逻辑电路(144)经配置以响应于所述反馈信号的量值超过标称负载阈值电压而抑制突发模式的睡眠周期。所述PWM控制电路(136)继续在所述突发模式中操作,而所述突发模式逻辑电路(144)抑制所述睡眠周期。
{Subject}: 1.一种装置,其包括：脉宽调制PWM控制电路,其包含输出；以及突发模式逻辑电路,其包含输入和输出,所述突发模式逻辑电路的所述输入耦合到所述PWM控制电路的所述输出,且所述突发模式逻辑电路经配置以从功率转换电路的次级侧接收反馈信号；其中所述突发模式逻辑电路经配置以响应于所述反馈信号的量值超过标称负载阈值电压而抑制突发模式的睡眠周期,同时所述PWM控制电路继续在所述突发模式中操作。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 智能电子开关、电流检测装置、芯片、芯片产品和汽车
{Author}: 宋利军;宋朋亮;白文利;李国政
{Author Address}: 710065 陕西省西安市高新区科技二路68号西安软件园汉韵阁C501
{Subsidiary Author}: 西安稳先半导体科技有限责任公司
{Date}: 2025-01-21
{Notes}: CN119341534A
{Abstract}: 本申请提供一种智能电子开关、电流检测电路、芯片、芯片产品和汽车,其中,智能电子开关包括功率开关、控制电路、第一采样端和第二采样端,控制电路可以采集功率开关的输出电流并得到采样电流,并在采样电流小于或等于参考电流时,通过第一采样端输出采样电流,而在采样电流大于参考电流时,通过第二采样端输出第二电流,第二电流小于采样电流且与采样电流相关,这样微控制器可以根据从第一采样端和/或第二采样端采集到的信号确定功率开关的输出电流,该方案中,解决了微控制器的检测结果不准确且采样端的变化量小检测不出的问题,提高了微控制器的检测准确度。
{Subject}: 1.一种智能电子开关,其特征在于,包括电源供电端、电源接地端、负载输出端、第一采样端、第二采样端、功率开关和控制电路；其中,所述电源供电端和所述电源接地端用于与电池连接,所述功率开关用于与负载串联连接,其第一端与所述电源供电端或所述电源接地端连接,其第二端与所述负载输出端连接,其控制端与所述控制电路连接,所述控制电路用于控制所述功率开关开启导通或关断截止；所述控制电路还与所述第一采样端和所述第二采样端连接,所述第一采样端和所述第二采样端还用于与微控制器连接,所述控制电路还用于采集所述功率开关的输出电流并得到采样电流,所述采样电流用于表征流过所述功率开关的电流,将所述采样电流与参考电流进行对比,在所述采样电流小于或等于参考电流时,通过所述第一采样端输出所述采样电流,在所述采样电流大于参考电流时,通过所述第二采样端输出第二电流,所述第二电流小于所述采样电流且与所述采样电流相关,以使所述微控制器根据从所述第一采样端和/或第二采样端采集到的信号确定所述功率开关的输出电流。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 智能电子开关、电流检测装置、芯片、芯片产品和汽车
{Author}: 宋利军;宋朋亮;白文利;李国政
{Author Address}: 710065 陕西省西安市高新区科技二路68号西安软件园汉韵阁C501
{Subsidiary Author}: 西安稳先半导体科技有限责任公司
{Date}: 2025-01-21
{Notes}: CN119341535A
{Abstract}: 本申请提供一种智能电子开关、电流检测装置、芯片、芯片产品和汽车。该智能电子开关包括采样端、功率开关和控制电路。其中,控制电路可以采集功率开关的输出电流并得到第一采样电流,在第一采样电流小于或等于参考电流时,向微控制器输出第一指示信号并通过采样端输出第一采样电流,在第一采样电流大于参考电流时,向微控制器输出第二指示信号并通过采样端输出第二采样电流,第二指示信号异于第一指示信号,第二采样电流小于第一采样电流且与第一采样电流相关,这样微控制器可以根据获取到的指示信号和采集到的信号确定功率开关的输出电流,解决微控制器的检测结果可能不准确的问题。
{Subject}: 1.一种智能电子开关,其特征在于,包括电源供电端、电源接地端、负载输出端、采样端、功率开关和控制电路；其中,所述电源供电端和所述电源接地端用于与电池连接,所述功率开关用于与负载串联连接,其第一端与所述电源供电端或所述电源接地端连接,其第二端与所述负载输出端连接,其控制端与所述控制电路连接,所述控制电路用于控制所述功率开关开启导通或关断截止；所述控制电路还与所述采样端连接,所述采样端还用于与微控制器连接,所述控制电路用于采集所述功率开关的输出电流并得到第一采样电流,所述第一采样电流用于表征流过所述功率开关的电流,将所述第一采样电流与参考电流进行对比,在所述第一采样电流小于或等于参考电流时,向所述微控制器输出第一指示信号并通过所述采样端输出所述第一采样电流,在所述第一采样电流大于参考电流时,向所述微控制器输出第二指示信号并通过所述采样端输出第二采样电流,所述第二指示信号不同于所述第一指示信号,所述第二采样电流小于所述第一采样电流且与所述第一采样电流相关,以使所述微控制器根据获取到的指示信号和从所述采样端采集到的信号确定所述功率开关的输出电流。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有不稳定性恢复电路的模数转换器
{Author}: J·拉吉;A·苏布拉玛尼安;A·坎南
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 德克萨斯仪器股份有限公司
{Date}: 2025-01-21
{Notes}: CN119341573A
{Abstract}: 在所述示例中,集成电路(IC)包括第一和第二积分器(202和210)、第一和第二加权加法器(208和212)、第一和第二数模转换器(DAC)(218和220)和量化器(214)。第一加权加法器(208)的第一和第二输入分别连接到第一积分器(202)的输出和第二DAC(220)的输出。第二积分器(210)的输入连接到第一加权加法器(208)的输出。第二加权加法器(212)的输入连接到第二积分器(210)的输出。量化器(214)的输入连接到第二加权加法器(212)的输出。第一和第二DAC(218和220)的输入连接到量化器(214)的相应输出。第一DAC(218)的输出连接到第一积分器(202)的第一输入。第一积分器(202)的第二输入和第一加权加法器(208)的第三输入是模拟信号输入。
{Subject}: 1.一种集成电路(IC),其包括：第一积分器,其具有模拟信号输入、第二输入和输出；第一加权加法器,其具有模拟信号输入、第二输入、第三输入和输出,所述第一加权加法器的所述模拟信号输入联接到所述第一积分器的所述模拟信号输入,并且所述第一加权加法器的所述第二输入联接到所述第一积分器的所述输出；第二积分器,其具有输入和输出,所述第二积分器的所述输入联接到所述第一加权加法器的所述输出；第二加权加法器,其具有输入和输出,所述第二加权加法器的所述输入联接到所述第二积分器的所述输出；量化器,其具有输入和输出,所述量化器的所述输入联接到所述第二加权加法器的所述输出；第一数模转换器(DAC),其具有输入和输出,所述第一DAC的所述输入联接到所述量化器的所述输出,并且所述第一DAC的所述输出联接到所述第一积分器的所述第二输入；以及第二DAC,其具有输入和输出,所述第二DAC的所述输入联接到所述量化器的所述输出,并且所述第二DAC的所述输出联接到所述第一加权加法器的所述第三输入。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 三维芯片架构
{Author}: 拉维·尚卡尔·阿加瓦尔;马赫什·斯里尼瓦萨·马杜里;哈里克里希纳·马达迪·雷迪
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 元平台公司
{Date}: 2025-01-21
{Notes}: CN119342842A
{Abstract}: 本文描述了一种三维芯片架构。在一个示例方面,集成电路可以包括中介层。该集成电路还可以包括：多个随机存取存储器芯粒,该多个随机存取存储器芯粒堆叠在所述中介层的顶部；以及多个计算芯粒。该多个计算芯粒可以堆叠在该多个随机存取存储器芯粒中的相应随机存取存储器芯粒的顶部,使得该多个计算芯粒可以与该多个随机存取存储器芯粒中的相应随机存取存储器芯粒电通信。
{Subject}: 1.一种集成电路,包括：中介层；多个随机存取存储器芯粒,所述多个随机存取存储器芯粒堆叠在所述中介层的顶部；以及多个计算芯粒,其中,所述多个计算芯粒堆叠在所述多个随机存取存储器芯粒中的相应随机存取存储器芯粒的顶部,使得所述多个计算芯粒与所述多个随机存取存储器芯粒中的相应随机存取存储器芯粒电通信。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路装置和形成其的方法
{Author}: 金珍泰;尹承燦;徐康一
{Author Address}: 韩国京畿道水原市
{Subsidiary Author}: 三星电子株式会社
{Date}: 2025-01-21
{Notes}: CN119342898A
{Abstract}: 提供了集成电路装置和形成其的方法。所述集成电路装置可包括：上晶体管,包括基底上的上沟道区域；下晶体管,在基底与上晶体管之间,下晶体管包括下沟道区域；以及电源线,在第一水平方向上纵向延伸。上沟道区域和下沟道区域中的至少一个可在横穿第一水平方向的第二水平方向上纵向延伸,并且上沟道区域和下沟道区域中的所述至少一个可在厚度方向上与电源线叠置。
{Subject}: 1.一种集成电路装置,包括：上晶体管,包括基底上的上沟道区域；下晶体管,在基底与上晶体管之间,下晶体管包括下沟道区域；以及电源线,在第一水平方向上纵向延伸,其中,上沟道区域和下沟道区域中的至少一个在横穿第一水平方向的第二水平方向上纵向延伸,并且上沟道区域和下沟道区域中的所述至少一个在厚度方向上与电源线叠置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有少量慢扫描焊盘的测试时间优化
{Author}: S·贾因;S·帕塔克;P·然
{Author Address}: 瑞士日内瓦
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2025-01-17
{Notes}: CN119322248A
{Abstract}: 本公开涉及具有少量慢扫描焊盘的测试时间优化。集成电路通过寻址慢扫描输出引脚来提高扫描测试效率。集成电路在每个周期通过高频扫描输出引脚移位数据,并且每隔一个周期通过低频扫描输出引脚移位数据。不能通过低频引脚移位的数据被存储在累加器中,并随后通过高频引脚移出。尽管改变了扫描输出数据模式,但是用于测试集成电路的测试器预期所产生的模式,从而使测试不会受到负面影响。
{Subject}: 1.一种集成电路,包括：扫描压缩器,被配置为当输出扫描数据被从扫描链移出时压缩所述输出扫描数据；多个扫描输出焊盘,其中所述多个扫描输出焊盘的第一群组以第一频率操作,并且所述多个扫描输出焊盘的第二群组以低于所述第一频率的第二频率操作；第一扫描输出电路装置,被配置为将所述输出扫描数据的第一部分以所述第一频率通过所述扫描输出焊盘的第一群组移出；第二扫描输出电路装置,被配置为将所述输出扫描数据的第二部分的每隔一比特以所述第二频率通过所述扫描输出焊盘的第二群组移出；以及累加器,被配置为累加没有通过所述扫描输出焊盘的第二群组被移出的所述输出扫描数据的所述第二部分的比特；其中所述第一扫描输出电路装置进一步被配置为在以所述第一扫描频率移出所述输出数据的所述第一部分之后,以所述第一扫描频率通过所述扫描输出焊盘的第一群组移出所累加的比特的至少一部分。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 触摸显示装置以及用于触摸显示装置的驱动方法
{Author}: 金成撤
{Author Address}: 韩国首尔
{Subsidiary Author}: 乐金显示有限公司
{Date}: 2025-01-14
{Notes}: CN119311149A
{Abstract}: 本公开涉及触摸显示装置以及用于触摸显示装置的驱动方法。触摸电路向触摸屏面板供应上行链路信号。作为第一波形信号的第一上行链路信号被供应给第一触摸电极。作为第二波形信号的第二上行链路信号被供应给第二触摸电极。防止了上行链路信号对显示驱动的影响。
{Subject}: 1.一种触摸显示装置,所述触摸显示装置包括：显示面板,在所述显示面板上设置有多个子像素；触摸屏面板,在所述触摸屏面板上设置有多个触摸电极；以及触摸电路,所述触摸电路被配置为向所述触摸屏面板供应上行链路信号和触摸驱动信号,其中,所述上行链路信号包括第一上行链路信号和第二上行链路信号,其中,在第一时段中,作为第一波形信号的所述第一上行链路信号被供应给所述多个触摸电极中的第一触摸电极,并且其中,在所述第一时段中,作为与所述第一波形信号具有不同的波形的第二波形信号的所述第二上行链路信号被供应给所述多个触摸电极中的第二触摸电极。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 能够承受大于额定电压的电压的集成电路及其对应的方法
{Author}: I·克拉维里-贝利亚德
{Author Address}: 瑞士日内瓦
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2025-01-14
{Notes}: CN119311620A
{Abstract}: 本公开的实施例涉及能够承受大于额定电压的电压的集成电路及其对应的方法。提供了一种集成电路,该集成电路包括：端子,其被设计为在额定电压电平下接收信号,该额定电压电平可以上升到最大电压电平；输出电路,其包括第一晶体管和第二晶体管,该第一晶体管和该第二晶体管被串联耦合在端子与输出级之间；以及保护电路,其被设计为生成控制第一晶体管的第一电压以及控制第二晶体管的第二电压。在激活状态下,第一电压和第二电压通过对所述端子的电压电平进行分压被获得。在停用状态下,第一电压由所述端子的电压电平获得,并且第二电压由控制电压减去保护晶体管的阈值电压的电平获得。
{Subject}: 1.一种用于由集成电路保护输出电路的方法,其中所述输出电路包括第一晶体管和第二晶体管,所述第一晶体管和所述第二晶体管被串联耦合在端子与输出级之间,所述端子被配置为在额定电压电平下接收信号,所述额定电压电平能够增加到最大电压电平,并且其中所述方法包括：由保护电路生成第一电压,所述第一电压控制所述第一晶体管；以及由所述保护电路生成第二电压,所述第二电压控制所述第二晶体管,其中：在激活状态下,所述第一电压和所述第二电压两者通过对所述信号的电压电平进行分压被生成；并且在停用状态下,所述第一电压被生成为与所述信号的所述电压电平相同,并且所述第二电压被生成为控制电压减去保护晶体管的阈值电压的电平。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 驱动器电路、半桥驱动器电路、用于电子转换器的控制电路、集成电路和方法
{Author}: S·斯卡都拖;S·特瑞科米;S·马尼罗;F·吉欧尔吉欧;C·A·桑塔加提;S·萨吉尼;F·埃欧布;A·A·阿里桑德洛;B·卡瓦拉罗
{Author Address}: 瑞士
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2025-01-14
{Notes}: CN119315799A
{Abstract}: 功率级包括包含参考FET的并联FET。输入端PWM信号具有开关周期。电流传感器感测在接通期间流过功率级的电流。第一电路生成第一PWM信号,第一PWM信号具有指示参考电流的参考FET驱动损耗的占空比。第二电路生成第二PWM信号,第二PWM信号具有指示参考电流的参考FET导通损耗的占空比。比较第一PWM信号和第二PWM信号的占空比以生成比较信号。参考电流被改变,直到比较信号的逻辑状态改变。通过将参考电流与流过功率级的感测的电流进行比较来为每个FET生成相应使能信号。FET驱动器电路通过将相应使能信号与输入端PWM信号组合来为每个FET生成相应驱动信号。
{Subject}: 1.一种驱动器电路,包括：功率级,包括并联连接的多个FET,其中所述多个FET中的一个FET包括响应于栅极-源极电压的施加而闭合的参考FET；输入端,被配置为接收具有给定开关周期的脉冲宽度调制PWM信号,其中对于接通时段所述PWM信号被断言以控制所述功率级闭合,以及对于关断时段所述PWM信号被去断言以控制所述功率级断开；电流传感器,被配置为提供指示在所述接通时段期间流过所述功率级的电流的信号；参考电容,包括对应于所述参考FET的缩放版本的第一缩放FET；参考电阻,包括对应于所述参考FET的另一缩放版本的第二缩放FET；第一电路,被配置为：通过在多个所述给定开关周期之后将所述第一缩放FET的栅极端子连接到地,然后将第一电流施加到所述第一缩放FET的栅极端子,来在所述参考电容处生成斜坡信号,其中所述第一电流与参考电流成比例；和响应于确定在所述电容处的电压小于参考电压而断言第一PWM信号,以及响应于确定所述电容处的电压大于所述参考电压而去断言所述第一PWM信号,其中所述参考电压与所述栅极-源极电压成比例；第二电路,被配置为：当所述PWM信号被断言时,施加第二电流到电容,其中所述第二电流与所述参考电流成比例；通过将与所述栅极-源极电压成比例的电压施加到所述参考电阻来产生第三电流；当第二PWM信号被断言时,将所述第三电流施加到所述电容,其中所述第三电流和所述第二电流具有相反的符号；响应于在所述电容处的电压达到上阈值而断言所述第二PWM信号,以及响应于在所述电容处的电压达到下阈值而去断言所述第二PWM信号；占空比比较电路,被配置为响应于确定所述第一PWM信号的占空比大于所述第二PWM信号的占空比而将比较信号设置为第一逻辑电平,以及响应于确定所述第一PWM信号的占空比小于所述第二PWM信号的占空比而将比较信号设置为第二逻辑电平；控制电路,被配置为将所述参考电流设置为初始值,然后增大或减小所述参考电流,直到所述比较信号的第一逻辑电平与第二逻辑电平之间的改变发生；比较电路,被配置为通过将响应于所述比较信号的第一逻辑电平与第二逻辑电平之间的改变的所述参考电流的值与指示在所述接通时段期间流过所述功率级的电流的所述信号进行比较,来为所述多个FET中的每个FET确定相应使能信号；和FET驱动器电路,被配置为通过将相应使能信号与所述PWM信号组合来为所述多个FET中的每个FET生成相应驱动信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体集成电路装置、电气设备和车辆
{Author}: 浅津博昭
{Author Address}: 日本
{Subsidiary Author}: 罗姆股份有限公司
{Date}: 2025-01-14
{Notes}: CN119315833A
{Abstract}: 本发明提供了半导体集成电路装置、电气设备和车辆。一种半导体集成电路装置形成电源装置的至少一部分,所述电源装置被配置为将输入电压转换为输出电压。所述半导体集成电路装置包括：存储器,所述存储器被配置为存储关于多种类型的内部参数的多种设置；接收器,所述接收器被配置为接收从所述半导体集成电路装置外部发送的指令；以及控制器,所述控制器被配置为基于所述指令选择并启用所述多个设置中的一个设置。
{Subject}: 1.一种半导体集成电路装置,其形成电源装置的至少一部分,所述电源装置被配置为将输入电压转换为输出电压,所述半导体集成电路装置包括：存储器,所述存储器被配置为存储关于多种类型的内部参数的多个设置；接收器,所述接收器被配置为接收从所述半导体集成电路装置外部发送的指令；以及控制器,所述控制器被配置为基于所述指令选择所述多个设置中的一个设置并且启用所选择的设置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路ATE关联板级测试方法
{Author}: 马维超;易峰;黄道重;范松;唐荣国
{Author Address}: 410000 湖南省长沙市高新开发区尖山路39号长沙中电软件园总部大楼10楼1002-1010室
{Subsidiary Author}: 湖南进芯电子科技有限公司
{Date}: 2025-01-10
{Notes}: CN118641934B
{Abstract}: 一种集成电路ATE关联板级测试方法,涉及集成电路测试技术领域,包括：S1、确定ATE测试参数；S2、根据所述测试参数确定测试样品；S3、对所有测试样品进行编号；S4、所述测试样品进行ATE测试得到ATE测试数据；S5、根据所述ATE测试数据选取EVB测试样品；S6、进行EVB测试得到EVB测试数据；S7、对ATE测试数据与EVB测试数据进行一致性分析；S8、通过预设裕量策略对ATE测试门限进行更新或设置。本发明利用ATE与EVB板级关联之间相关性对ATE测试门限进行调整,减少了不必要的良品率损失,提高了测试标准的合理性与准确性,进一步提高了ATE测试的效率。
{Subject}: 1.一种集成电路ATE关联板级测试方法,其特征在于,包括：S1、确定ATE测试参数,所述测试参数为ATE与EVB板级相关联的参数；所述测试参数包括I类参数和II类参数,所述I类参数包括Jitter、SNR、ENOB,所述II类参数包括IDDQ、Vmin；S2、根据所述测试参数确定集成电路的测试条件与抽样方案,并通过所述抽样方案得到测试样品；S3、对所有测试样品进行编号；S4、根据所述测试条件对所述测试样品进行ATE测试得到ATE测试数据；S5、根据选取方案从所述ATE测试数据选取EVB测试样品,所述EVB测试样品包括边界测试样品和中间测试样品；S6、对所述EVB测试样品进行EVB测试得到EVB测试数据；S7、对ATE测试数据与EVB测试数据进行一致性分析确定ATE测试参考基准及固定差异gap,所述参考基准包括参考基准上限UTL’与参考基准下限LTL’；根据EVB测试数据确定EVB测试样品符合规格要求II类参数的上边界评估值与下边界评估值,并将所述上边界评估值作为ATE测试的参考基准上限UTL’及将所述下边界评估值作为ATE测试的参考基准下限LTL’；所述上边界评估值为在EVB测试中表现出上边界临界pass状态的边界样品对应的参考值；所述下边界评估值为在EVB测试中表现出下边界临界pass状态的边界样品对应的参考值；S8、通过预设裕量策略结合所述ATE测试的参考基准及所述固定差异gap对ATE测试门限进行更新或设置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于指示操作分配的应用程序编程接口
{Author}: L·昆杜
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 辉达公司
{Date}: 2025-01-10
{Notes}: CN119292646A
{Abstract}: 本发明公开了用于指示操作分配的应用程序编程接口,具体公开了用于执行API以指示无线信号处理操作的分配的装置、系统和技术。在至少一个实施例中,分布式单元和无线电单元至少部分地基于所指示的分配执行来一个或更多个操作。在至少一个实施例中,包括一个或更多个电路的处理器执行应用程序编程接口(API)以指示无线信号处理操作在一个或更多个开放式无线接入网络(O-RAN)无线电单元(RU)与一个或更多个O-RAN分布式单元(DU)之间的分配。
{Subject}: 1.一种处理器,包括：一个或更多个电路,所述一个或更多个电路用于执行应用程序编程接口API,以指示无线信号处理操作在一个或更多个开放式无线接入网络O-RAN无线电单元RU与一个或更多个O-RAN分布式单元DU之间的分配。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于引起软件程序分配的应用程序编程接口
{Author}: L·昆杜
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 辉达公司
{Date}: 2025-01-10
{Notes}: CN119300056A
{Abstract}: 本发明公开了用于引起软件程序分配的应用程序编程接口,具体公开了用于执行API以指示无线信号处理操作的分配的装置、系统和技术。在至少一个实施例中,分布式单元和无线电单元至少部分地基于所指示的分配来执行一个或更多个操作。在至少一个实施例中,包括一个或更多个电路的处理器执行应用程序编程接口以指示无线信号处理操作在一个或更多个开放式无线接入网络(O-RAN)无线电单元(RU)与一个或更多个O-RAN分布式单元(DU)之间的分配。
{Subject}: 1.一种处理器,包括：一个或更多个电路,所述一个或更多个电路用于执行应用程序编程接口API,以使得由所述API指示的一个或更多个软件程序被分配给由所述API指示的一个或更多个第五代5G分布式单元DU。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种使用电流隔离器的高压栅极驱动集成电路
{Author}: 黄钟泰
{Author Address}: 韩国京畿道
{Subsidiary Author}: 韦朗有限公司
{Date}: 2025-01-10
{Notes}: CN119297178A
{Abstract}: 本公开提供一种装置,其可以包括：第一区域,其在基板上包括第一集成电路；第二区域,其在基板上包括第二集成电路；以及第三区域,其在基板上位于第一区域与第二区域之间,第一区域和第二区域中的至少一个可以包括至少一个图案,所述图案在基板上提供第一集成电路与第二集成电路之间的电流隔离(galvanic isolation)。
{Subject}: 1.一种装置,其特征在于,包括：第一区域,其在基板上包括第一集成电路；第二区域,其在所述基板上包括第二集成电路；以及第三区域,其在所述基板上位于所述第一区域与所述第二区域之间,其中,所述第一区域和所述第二区域中的至少一个包括至少一个图案,所述图案在所述基板上提供所述第一集成电路与所述第二集成电路之间的电流隔离。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 氧化物半导体层、氧化物半导体层的制造方法、半导体装置以及半导体装置的制造方法
{Author}: 山崎舜平;井坂史人;佐藤优一;大野敏和;国武宽司;村川努
{Author Address}: 日本神奈川县厚木市
{Subsidiary Author}: 株式会社半导体能源研究所
{Date}: 2025-01-10
{Notes}: CN119300428A
{Abstract}: 提供一种电特性良好的晶体管。提供一种通态电流大的晶体管。提供一种寄生电容小的晶体管。提供一种能够实现微型化或高集成化的晶体管、半导体装置、存储装置或该半导体装置的制造方法。本发明的一个方式是一种使用氧化物半导体层的晶体管、半导体装置、存储装置或该氧化物半导体层的制造方法,该氧化物半导体层包括第一区域、第一区域上的第二区域、第二区域上的第三区域,第一区域位于离氧化物半导体层的被形成面在大致垂直方向上有0nm以上且3nm以下处,并且在使用透射电子显微镜对氧化物半导体层进行截面观察的情况下,第一区域、第二区域及第三区域中都观察到在平行于被形成面的方向上排列为层状的亮点。
{Subject}: 1.一种包含铟的氧化物半导体层,其中,所述氧化物半导体层包括第一区域、所述第一区域上的第二区域、所述第二区域上的第三区域,所述第一区域位于离所述氧化物半导体层被形成面在大致垂直于所述面的方向上有0nm以上且3nm以下处,并且,在使用透射电子显微镜对所述氧化物半导体层进行截面观察的情况下,所述第一区域、所述第二区域及所述第三区域中都观察到在平行于所述面的方向上排列为层状的亮点。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 微电路之间的互连结构
{Author}: 倪扬
{Author Address}: 法国帕莱索
{Subsidiary Author}: 虹运法国简易股份公司
{Date}: 2025-01-10
{Notes}: CN119300495A
{Abstract}: 本申请涉及微电路之间的互连结构。本发明提出通过在两个微电路的相应连接点之间提供一组电耦合而接合在一起的两个电子微电路的组件,第一微电路是具有至少一个电荷累积光电转换元件的转换器微电路,并且第二微电路是具有用于读取由相应光电转换元件产生的电荷的至少一个元件的读出微电路,并且连接点包括由电介质分开的面对面的表面元件,两个电路之间的耦合是电容耦合。特别应用于使用不同技术产生的两个矩阵电路之间的混合,一个矩阵电路用于转换并且另一个矩阵电路用于读取。
{Subject}: 1.一种两个电子微电路的组件,其通过在所述两个微电路的相应连接点之间提供一组电耦合而接合在一起,第一微电路是具有至少一个电荷累积光电转换元件的转换器微电路,并且第二微电路是具有用于读取由相应光电转换元件产生的电荷的至少一个元件的读出微电路,并且所述连接点包括由电介质分开的面对面的表面元件,所述两个电路之间的所述耦合是电容耦合。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 不进行动态元件匹配的与绝对温度成比例的电压确定
{Author}: A·德维韦迪
{Author Address}: 瑞士
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2025-01-07
{Notes}: CN119268861A
{Abstract}: 本公开涉及不进行动态元件匹配的与绝对温度成比例的电压确定。提供了一种集成电路,包括电流源、多个并联布置的晶体管、多个电阻器、多个开关、开关控制电路和测量电路。每个电阻器与相应晶体管的发射极耦合。每个开关都选择性地将电流源耦合到相应的晶体管,使得当相应的开关被闭合时,偏置电流从电流源流到相应晶体管的发射极。测量电路在第一晶体管的发射极与相应电阻器之间耦合到第一晶体管。测量电路被配置为分别地测量当所有开关都闭合时的第一晶体管的基极-发射极电压(VBE1)以及当只有与第一晶体管相关联的开关闭合时的第一晶体管的基极-发射极电压(VBE2),并通过计算VBE2与VBE1之间的差来确定ΔVBE。
{Subject}: 1.一种集成电路,包括：电流源；并联布置的多个晶体管,所述多个晶体管中的每个晶体管都具有发射极和基极；多个电阻器,每个电阻器与所述多个晶体管中的相应晶体管的发射极耦合；多个开关,每个开关都选择性地将电流源耦合到所述多个电阻器中的相应电阻器,使得当所述多个开关中的相应的一个或多个开关闭合时,偏置电流从电流源流到所述多个晶体管中的相应的一个或多个晶体管的发射极；开关控制电路,被配置为,在不同时间处,使所述多个开关中的所有开关闭合,以及分别地使与所述多个晶体管中的第一晶体管相关联的开关闭合同时使所有其他开关断开；和测量电路,在所述多个晶体管中的第一晶体管的发射极与所述多个电阻器中的相应电阻器之间耦合到所述多个晶体管中的第一晶体管,测量电路被配置为分别地测量当所述多个开关中的所有开关都闭合时的所述多个晶体管中的第一晶体管的基极-发射极电压VBE以及当只有与所述多个晶体管中的第一晶体管相关联的开关闭合时的所述多个晶体管中的第一晶体管的基极-发射极电压VBE,测量电路还被配置为通过计算当只有与所述多个晶体管中的第一晶体管相关联的开关闭合时的基极-发射极电压VBE与当所述多个开关中的所有开关都闭合时的基极-发射极电压VBE之间的差,来确定ΔVBE。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于改进与绝对温度成比例的电压确定的双极结型晶体管的动态元件匹配
{Author}: A·德维韦迪
{Author Address}: 瑞士
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2025-01-07
{Notes}: CN119268865A
{Abstract}: 本公开涉及用于改进与绝对温度成比例的电压确定的双极结型晶体管的动态元件匹配。一种集成电路,包括电流源、多个并联晶体管、多个开关、开关控制电路和测量电路。每个开关选择性地将电流源耦合到相应的晶体管。开关控制电路被配置为,在不同的时间处,使所有开关闭合,以及对于每个晶体管分别地使与每个晶体管相关联的开关闭合同时使所有其他开关断开。测量电路被配置为对于每个晶体管分别测量当所有开关闭合时的基极-发射极电压(VBE)以及当只有与每个晶体管相关联的开关闭合时的VBE,通过计算当只有与每个晶体管相关联的开关闭合时的VBE与当所有开关闭合时的VBE之间的差来确定所述多个晶体管中的每个晶体管的ΔVBE,以及计算所有ΔVBE的平均。
{Subject}: 1.一种集成电路,包括：电流源；并联布置的多个晶体管,所述多个晶体管中的每个晶体管具有发射极和基极；多个开关,所述多个开关中的每个开关都选择性地将电流源耦合到所述多个晶体管中的相应晶体管的发射极,使得当相应的一个或多个开关闭合时,偏置电流从电流源流到所述多个晶体管中的相应的一个或多个晶体管的发射极；开关控制电路,被配置为,在不同时间处,使所有开关闭合,以及对于每个晶体管分别地使与每个晶体管相关联的开关闭合同时使所有其他开关断开；和测量电路,在每个相应的开关与每个相应的晶体管的发射极之间耦合到所述多个晶体管中的每个晶体管,测量电路被配置为对于所述多个晶体管中的每个晶体管,分别地测量当所有开关闭合时的基极-发射极电压VBE以及当只有与每个晶体管相关联的开关闭合时的基极-发射极电压VBE,测量电路还被配置为通过对于所述多个晶体管中的每个晶体管计算当只有与每个晶体管相关联的开关闭合时的基极-发射极电压VBE与当所有开关闭合时的基极-发射极电压VBE之间的差,来确定所述多个晶体管中的每个晶体管的ΔVBE,测量电路还被配置为计算所有所确定的ΔVBE的平均。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路、将光信号耦合输入到集成电路中的装置和方法
{Author}: H·G·库尔兹;T·吉斯德;M-M·梅内克;H·施罗德
{Author Address}: 德国沃尔夫斯堡
{Subsidiary Author}: 大众汽车股份公司
{Date}: 2025-01-07
{Notes}: CN119270438A
{Abstract}: 本发明涉及一种集成电路(1),所述集成电路具有：-光输入端(2),所述光输入端能够与光纤(3)耦合,其中,利用光纤(3)能够向光输入端(2)提供光信号(4),-可控的液晶元件(5),能够通过光输入端(2)将光信号(4)耦合输入到所述可控的液晶元件中,其特征在于,-直接布置在液晶元件(5)上的光波导(6),-控制装置(7),所述控制装置被构造为用于控制液晶元件(5),使得能够对液晶元件(5)的折射率进行调制,由此能够至少部分将光信号(4)耦合输入到所述光波导(6)中。此外,本发明涉及一种装置(4)和一种方法。
{Subject}: 1.一种集成电路(1),所述集成电路具有：-光输入端(2),所述光输入端能够与光纤(3)耦合,其中,利用所述光纤(3)能够向所述光输入端(2)提供光信号(4),-可控的液晶元件(5),能够通过所述光输入端(2)将所述光信号(4)耦合输入到所述可控的液晶元件中,其特征在于,-直接布置在所述液晶元件(5)上的光波导(6),-控制装置(7),所述控制装置被构造为用于控制所述液晶元件(5),使得能够对所述液晶元件(5)的折射率进行调制,由此能够至少部分将所述光信号(4)耦合输入到所述光波导(6)中。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体装置
{Author}: 山崎舜平;村川努;井坂史人;国武宽司;神保安弘
{Author Address}: 日本神奈川县厚木市
{Subsidiary Author}: 株式会社半导体能源研究所
{Date}: 2025-01-07
{Notes}: CN119277781A
{Abstract}: 本公开的发明名称是“半导体装置”。提供一种能够实现微型化的晶体管。该半导体装置包括氧化物半导体层、第一至第四导电层以及第一至第四绝缘层,在具有凹部的第一导电层上依次设置包括与该凹部重叠的第一开口部的第一绝缘层、第二导电层、第二绝缘层及第三导电层,第三绝缘层在第一开口部内至少与第二导电层的侧面接触,氧化物半导体层与第三导电层的顶面以及凹部的底面及侧面接触且在第一开口部内与第三绝缘层接触,第四绝缘层在第一开口部内位于氧化物半导体层的内侧,第四导电层在第一开口部内位于第四绝缘层的内侧,在从截面看时氧化物半导体层具有隔着第三绝缘层与第二导电层重叠且隔着第四绝缘层与第四导电层重叠的区域。
{Subject}: 1.一种半导体装置,包括：氧化物半导体层；第一导电层；第二导电层；第三导电层；第四导电层；第一绝缘层；第二绝缘层；第三绝缘层；以及第四绝缘层,其中,所述第一绝缘层位于所述第一导电层上,所述第二导电层位于所述第一绝缘层上,所述第二绝缘层位于所述第二导电层上,所述第三导电层位于所述第二绝缘层上,所述第一导电层具有第一凹部,所述第一绝缘层、所述第二导电层、所述第二绝缘层及所述第三导电层在与所述第一凹部重叠的位置上具有第一开口部,所述第三绝缘层在所述第一开口部内至少与所述第二导电层的侧面接触,所述氧化物半导体层与所述第三导电层的顶面以及所述第一凹部的底面及侧面接触且在所述第一开口部内与所述第三绝缘层接触,所述第四绝缘层在所述第一开口部内位于所述氧化物半导体层的内侧,所述第四导电层在所述第一开口部内位于所述第四绝缘层的内侧,并且,在从截面看时,所述氧化物半导体层具有隔着所述第三绝缘层与所述第二导电层重叠且隔着所述第四绝缘层与所述第四导电层重叠的区域。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路存储器装置和半导体装置
{Author}: 崔润桓;寺井真之
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2025-01-07
{Notes}: CN119277782A
{Abstract}: 提供了集成电路存储器装置和半导体装置。集成电路存储器装置包括其上具有在第一水平方向上延伸的位线的衬底和在位线上延伸的沟道结构。沟道结构包括位线上的水平部分和从水平部分的一端向上延伸的竖直沟道部分。提供了字线,字线与竖直沟道部分相对地延伸,并与位线交叉以在与第一水平方向相交的第二水平方向上延伸。提供了着陆焊盘结构,并且着陆焊盘结构电连接到竖直沟道部分。着陆焊盘结构包括与竖直沟道部分的上表面接触的第一接触部分和从第一接触部分的下表面向下突出的第二接触部分。
{Subject}: 1.一种集成电路存储器装置,包括：衬底,其上具有在第一水平方向上延伸的位线；沟道结构,其在所述位线上延伸,所述沟道结构包括在所述位线上的水平部分和从所述水平部分的一端向上延伸的竖直沟道部分；字线,其与所述竖直沟道部分相对地延伸,并与所述位线交叉以在与所述第一水平方向交叉的第二水平方向上延伸；以及着陆焊盘结构,其电连接到所述竖直沟道部分,所述着陆焊盘结构包括与所述竖直沟道部分的上表面接触的第一接触部分和从所述第一接触部分的下表面向下突出的第二接触部分。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路后仿真版图生成方法、装置和可读存储介质
{Author}: 万晶;杨璐丹;瞿屹超
{Author Address}: 310013 浙江省杭州市西湖区西斗门路3号天堂软件园A幢15楼F1座
{Subsidiary Author}: 杭州广立微电子股份有限公司
{Date}: 2025-01-03
{Notes}: CN118607456B
{Abstract}: 本申请涉及一种集成电路后仿真版图生成方法、装置和可读存储介质,其中,该集成电路后仿真版图生成方法包括：通过获取原始版图,确定原始版图中的目标器件；获取原始版图中目标器件的每个引脚的绕线结构,并根据绕线结构生成第一版图文件；获取原始版图中包含目标器件所有引脚的前中段层在内的目标区域,根据目标区域生成第二版图文件；将第一版图文件和第二版图文件进行合并,得到目标器件的后仿真版图,通过本申请,解决了在后仿真过程中由于获取的金属走线不全导致后仿真精度低,以及后仿真参数网表提取效率低,提高了后仿真精度和后仿真参数网表的提取效率。
{Subject}: 1.一种集成电路后仿真版图生成方法,其特征在于,包括：获取原始版图,确定所述原始版图中的目标器件；其中,所述目标器件为需要进行集成电路后仿真版图生成的指定器件；获取所述原始版图中所述目标器件的每个引脚的绕线结构,并根据所述绕线结构生成第一版图文件；获取所述原始版图中包含所述目标器件所有引脚的前中段层在内的目标区域,根据所述目标区域生成第二版图文件；将所述第一版图文件和所述第二版图文件进行合并,得到所述目标器件的后仿真版图；其中,所述获取所述原始版图中包含所述目标器件所有引脚的前中段层在内的目标区域,包括：遍历所述目标器件中的每个引脚的标识坐标,确定初始矩形,其中,在所述初始矩形的范围内,包含所有所述目标器件中的引脚；将所述初始矩形的外轮廓各边向外扩展预设尺寸,得到所述目标区域。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种带有测距功能的定向强声驱散系统及强声驱散方法
{Author}: 张光斌;韩明亮;孙皓东;朱庆恺;梁毅;张小凤
{Author Address}: 710119 陕西省西安市长安区西长安街620号陕西师范大学长安校区
{Subsidiary Author}: 陕西师范大学
{Date}: 2025-01-03
{Notes}: CN119234794A
{Abstract}: 本发明公开了一种带有测距功能的定向强声驱散系统及强声驱散方法,涉及强声驱散技术领域。本发明包括电源模块、控制模块、测距模块、信号产生模块、信号调理模块、功率放大模块以及与功率放大模块相连接的换能器模块。本发明的有益效果：搭配测距模块,可测量目标与系统之间的距离；可根据距离以及目标所能承受的声压级控制发射功率,在不损伤目标的基础上实现有效驱离。本发明的发射换能器模块是单个,该强指向性超声换能器采用由纵向振动换能器环形激励薄圆板的方式,既能实现声波的强指向性,又能提高其声压级水平。
{Subject}: 1.一种带有测距功能的定向强声驱散系统,其特征在于：信号产生模块,用于在测距模式中产生发射并接收用于测距的脉冲信号,在驱散模式中产生用于驱散的连续波以及将采样后的数字音频信号调制为数字SPWM信号；信号调理模块,用于在测距模式中将接收的脉冲回波信号调理至信号采样的输入范围内,转化为数字脉冲信号；在驱散模式中对输入的音频信号进行幅度控制,同样将其调理至信号采样的输入范围内,转化为数字音频信号；功率放大模块,用于在测距模式中放大所述信号产生模块发射的脉冲信号；在驱散模式中放大来自所述信号产生模块调制后的数字SPWM信号,并传递给换能器模块的强指向性超声换能器,所述强指向性超声换能器发射超声波指向驱散目标；换能器模块,还包括接收换能器,所述接收换能器用于在测距模式中接收来自驱散目标的反射回波信号；测距模块,用于记录来自所述信号产生模块发射脉冲信号的时间和来自接收换能器接收反射回波信号的时间；控制模块,用于控制系统工作在测距模式或驱散模式,并接收来自测距模块的功率信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 针对矩阵向量乘法使用多支柱存储器单元的存储器装置
{Author}: 杰里米·M·赫斯特;H·卡斯特罗
{Author Address}: 美国爱达荷州
{Subsidiary Author}: 美光科技公司
{Date}: 2025-01-03
{Notes}: CN119252308A
{Abstract}: 本申请涉及针对矩阵向量乘法使用多支柱存储器单元的存储器装置。描述与使用多支柱存储器单元来执行乘法及其它运算的存储器装置相关的系统、方法及设备。在一种方法中,存储器单元阵列具有存储器单元,所述存储器单元用来基于对来自所述存储器单元的输出电流求和而执行矩阵向量乘法。所述存储器单元经布置在串联连接的存储器单元的支柱中。每一存储器单元使用来自两个或更多个不同支柱的至少一个晶体管。形成上覆于所述支柱的位线。所述位线电连接到所述支柱且在执行所述矩阵向量乘法时累加来自所述支柱的输出电流。
{Subject}: 1.一种装置,其包括：选择晶体管；晶体管的至少一个第一支柱；晶体管的至少一个第二支柱,其中多个存储器单元中的每一者包含来自所述第一支柱的相应第一晶体管及来自所述第二支柱的相应第二晶体管；及位线,其上覆于所述第一及第二支柱,其中所述第一及第二支柱中的每一者通过所述选择晶体管电连接到所述位线。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 智能电子开关、集成电路芯片、芯片产品和机电设备
{Author}: 宋利军;宋朋亮;白文利
{Author Address}: 518000 广东省深圳市福田区沙头街道天安社区深南大道6009号NEO绿景广场B座17J-01
{Subsidiary Author}: 深圳市稳先微电子有限公司
{Date}: 2025-01-03
{Notes}: CN119254202A
{Abstract}: 本申请提供一种智能电子开关,包括：电源供电端、电源接地端、负载输出端、开关控制单元；功率开关,所述开关控制单元用于控制所述功率开关开启导通或者关断截止；电容端,其用于与第一电容的第一端连接；电流采样单元,其与所述电容端连接以用于与第一电容串联,所述电流采样单元对流过功率开关的电流进行采样,且流过电流采样单元的电流与流过功率开关的电流成比例；异常检测单元,其与负载输出端、电容端连接,当功率开关导通后所述电容端的电压、所述负载输出端的电压满足预设条件时所述异常检测单元输出异常信号,所述异常信号用于表征所述容性负载异常。本申请实施例还提供一种集成电路芯片、芯片产品和机电设备。
{Subject}: 1.一种智能电子开关,其特征在于,包括：电源供电端、电源接地端、负载输出端、开关控制单元,其中,所述电源供电端用于与电池的正极连接,所述电源接地端用于与电池的负极连接,所述负载输出端用于与容性负载的第一端连接；功率开关,其第一端与电源供电端或者电源接地端连接,其第二端与负载输出端连接以用于与容性负载串联,其控制端与开关控制单元连接,所述开关控制单元用于控制所述功率开关开启导通或者关断截止；电容端,其用于与第一电容的第一端连接,所述第一电容的第二端与所述容性负载的第二端连接,所述第一电容的容值与所述容性负载的容值成比例；电流采样单元,其与所述电容端连接以用于与第一电容串联,所述电流采样单元对流过功率开关的电流进行采样,且流过电流采样单元的电流与流过功率开关的电流成比例；异常检测单元,其与负载输出端、电容端连接,当功率开关导通后所述电容端的电压、所述负载输出端的电压满足预设条件时所述异常检测单元输出异常信号,所述异常信号用于表征所述容性负载异常。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 处理器、集成电路以及生成随机排列的方法
{Author}: 朴钟然
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2025-01-03
{Notes}: CN119254414A
{Abstract}: 一种处理器,包括：控制器,被配置为分别将不同索引号分配给多个操作；混洗逻辑,被配置为基于模加操作和旋转移位操作对每一个索引号执行逐比特操作并混洗索引号；以及操作逻辑,被配置为基于混洗的索引号执行多个操作。
{Subject}: 1.一种处理器,包括：控制器,被配置为分别将不同索引号分配给多个操作；混洗逻辑,被配置为基于模加操作和旋转移位操作对所述索引号中的每一个执行逐比特操作以混洗所述索引号；以及操作逻辑,被配置为基于混洗的索引号执行所述多个操作。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 三维集成电路的热场计算方法、装置及计算机设备
{Author}: 符露;赵毅;李少白;胡坤梅;莫晓霖;陈钰文
{Author Address}: 519000 广东省珠海市香洲区卫康路199号香洲创港中心20栋12层1205-1室
{Subsidiary Author}: 珠海硅芯科技有限公司
{Date}: 2024-12-31
{Notes}: CN118504520B
{Abstract}: 本申请公开一种三维集成电路的热场计算方法、装置及计算机设备,通过读取三维集成电路对应的电路器件模型和电路信息结构获取三维空间拓扑结构和材料特性；根据三维空间拓扑结构和材料特性对电路器件模型进行分层,获取电路器件模型对应的层分布信息和器件分布信息,层分布信息用于将电路器件模型划分为多个分层；根据电路信息结构获取多个分层中的每个元件层对应的电路参数,在预设的仿真环境中定义每个元件层对应的电路参数；电路参数至少包括热源网络、功耗参数、器件温度中的一项或多项；根据材料特性和器件分布信息,逐层为分层中的金属区域和非金属区域进行网格划分；对电路器件模型进行有限元分析,输出温度分布图和温度值矩阵数据结构。
{Subject}: 1.一种三维集成电路的热场计算方法,其特征在于,包括：获取待计算的三维集成电路对应的电路器件模型和电路信息结构；读取所述电路器件模型获取所述三维集成电路对应的三维空间拓扑结构,并读取所述电路信息结构获取所述三维空间拓扑结构对应的材料特性；根据所述三维空间拓扑结构和材料特性对所述电路器件模型进行分层,获取所述电路器件模型对应的层分布信息和器件分布信息；所述层分布信息用于将所述电路器件模型划分为多个分层；根据所述电路信息结构获取多个所述分层中的每个元件层对应的电路参数,在预设的仿真环境中定义每个所述元件层对应的所述电路参数；电路参数至少包括热源网络、功耗参数、器件温度中的一项或多项；根据所述材料特性和所述器件分布信息,在多个所述分层中逐层为每个分层中的金属区域和非金属区域进行网格划分；对网格划分后的所述电路器件模型进行有限元分析,以输出所述三维集成电路的热场对应的温度分布图和温度值矩阵数据结构；其中,所述电路器件模型为硅通孔工艺三层结构；所述对网格划分后的所述电路器件模型进行有限元分析,包括：根据傅里叶定律和热传导公式,构建稀疏矩阵求解器；根据所述稀疏矩阵求解器对所述电路器件模型进行有限元分析,所述电路器件模型在垂直方向对应的热传导模型包括：；其中K为垂直方向的等效热导率,h为三层结构对应的三个分层的总高度,、和分别为三个分层的高度,第一层由铜和树脂材料构成,铜：树脂材料的比例为；第二层由铜和二氧化硅构成,且铜：二氧化硅的比例为；第三层由铜和二氧化硅和硅构成,且铜：二氧化硅：硅的比例为；、、和分别为铜、、二氧化硅和硅的热导率；其中,在所述输出所述三维集成电路的热场对应的温度分布图和温度值矩阵数据结构之后,还包括：根据所述温度分布图和温度值矩阵数据结构获取所述电路器件模型的金属区域对应的热串扰因子；在所述有限元分析对应的仿真环境中设置所述金属区域对应的热串扰因子；根据所述热串扰因子重新进行有限元分析,更新所述温度分布图和温度值矩阵数据结构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种评测集成电路的方法及系统
{Author}: 陈鑫加;郭壮辉;郭壮波
{Author Address}: 518000 广东省深圳市福田区振华路中航苑鼎诚大厦2505
{Subsidiary Author}: 深圳成德广营科技有限公司
{Date}: 2024-12-31
{Notes}: CN118690713B
{Abstract}: 本发明涉及一种评测集成电路的方法、系统、装置及储存介质。其中,所述方法包括：获取待评估集成电路的电路拓扑结构和工艺参数；基于所述电路拓扑结构,构建集成电路的等效电路模型；依据当前的工艺参数以及生产环境因素数据,生成多组预测的工艺参数波动数据；将每组预测的工艺参数波动数据应用于所述等效电路模型,进行电路仿真,获得多组性能参数；对所述多组性能参数进行分析,提取关键可靠性特征；基于所提取的关键可靠性特征,计算集成电路的可靠性评分。本方法通过构建等效电路模型和利用工艺参数波动预测模型,能够准确地评估集成电路在不同工艺条件下的性能表现,从而提供可靠性评分,为集成电路的设计和优化提供重要参考。
{Subject}: 1.一种评测集成电路的方法,其特征在于,包括：获取待评估集成电路的电路拓扑结构和工艺参数；基于所述电路拓扑结构,构建集成电路的等效电路模型；依据当前的工艺参数以及生产环境因素数据,使用预先训练的工艺参数波动预测模型,生成多组预测的工艺参数波动数据；将每组预测的工艺参数波动数据应用于所述等效电路模型,进行电路仿真,获得多组性能参数；对所述多组性能参数进行分析,提取关键可靠性特征；基于所提取的关键可靠性特征,计算集成电路的可靠性评分；其中,所述使用预先训练的工艺参数波动预测模型包括数据预处理模块、多模态深度融合模块以及不确定性评估模块；其中,所述数据预处理模块用于对当前的工艺参数以及生产环境因素数据进行预处理,获得预处理后的工艺参数数据和生产环境因素数据,所述预处理包括清洗、归一化和数据增强；所述多模态深度融合模块包括特征提取子网络、特征融合子网络和预测子网络；所述特征提取子网络通过多个卷积层,从所述预处理后的工艺参数数据和生产环境因素数据进行特征提取,获得工艺参数特征和生产环境因素特征,并且在特征提取的过程中,通过注意力机制层提升特征提取的有效性；所述特征融合子网络使用多头注意力机制对所述工艺参数特征和生产环境因素特征进行加权融合,生成融合特征,并且在加权融合的过程中,通过残差连接保持特征的完整性和有效性；所述预测子网络采用自回归模型和变分自编码器的混合架构,对融合特征进行时间序列预测和生成,获得预测的工艺参数波动数据；所述不确定性评估模块采用贝叶斯深度学习方法,对预测的工艺参数波动数据进行多次采样生成预测的置信区间,获得多组预测的工艺参数波动数据；其中,所述对所述多组性能参数进行分析,提取关键可靠性特征,包括：将每组性能参数表示为一个向量 ,其中 ,表示第组仿真结果的个性能参数；根据如下的公式1和公式2,计算每组性能参数的对应向量的均值向量和协方差矩阵：其中,是电路仿真的组数：根据如下的公式3,使用主成分分析对协方差矩阵进行特征值分解,得到特征值 和对应的特征向量 ：从所述特征值和对应的特征向量 中选择前个最大特征值对应的特征向量,形成特征矩阵 ；根据如下的公式4,计算每组性能参数的初始关键特征向量 ：根据如下的公式5,计算所述初始关键特征向量 对应的正则化特征向量；其中, 是一个正则化系数；按照如下的公式6和公式7,计算正则化均值向量和正则化标准差向量；其中,是电路仿真的组数；将所述正则化均值向量和正则化标准差向量,确定为关键可靠性特征。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于人工智能的集成电路故障检测系统
{Author}: 郭隆健;刘勇
{Author Address}: 250200 山东省济南市章丘区双山街道文化路888号
{Subsidiary Author}: 山东电子职业技术学院
{Date}: 2024-12-31
{Notes}: CN119224530A
{Abstract}: 本发明公开了基于人工智能的集成电路故障检测系统,具体涉及故障检测技术领域,包括数据采集模块、故障检测性能评估模块、算法优化模块和改进成果评估模块。本发明基于集成电路故障检测系统中的故障检测报错信息、成本耗费信息以及检测效率信息的监测分析,评估对系统性能以及进行算法改进的必要性,当判断系统性能较弱时,构建卷积神经网络—支持向量机算法模型,改进系统特征提取和特征处理功能,改进后的集成电路故障检测系统结合系统改进信息和全面自动化信息进行实用性评估,从而对系统进行多次迭代,并为后续的集成电路故障检测系统的构建提供更加可靠的建议和数据支撑。
{Subject}: 1.基于人工智能的集成电路故障检测系统,其特征在于,包括如下内容：数据采集模块,监测、采集集成电路故障检测系统中的故障检测报错信息、成本耗费信息以及检测效率信息,卷积神经网络—支持向量机算法模型构建需要的样本数据以及集成电路故障检测系统改进后的系统改进信息和全面自动化信息；故障检测性能评估模块,构建故障检测性能评估模型,对现有的集成电路故障检测系统的故障检测性能进行评估；算法优化模块,对于故障检测弱的集成电路故障检测系统,通过构建卷积神经网络—支持向量机算法模型,改进特征提取和特征处理功能；改进成果评估模块,对改进后的集成电路故障检测系统结合系统改进信息和全面自动化信息进行实用性评估,并根据评估结果对卷积神经网络—支持向量机算法模型进行迭代。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 面向集成电路早期设计阶段的热电耦合仿真方法
{Author}: 朱晓雷;刘星辰;王增一;邵雷来;余志平
{Author Address}: 310058 浙江省杭州市西湖区余杭塘路866号
{Subsidiary Author}: 浙江大学
{Date}: 2024-12-31
{Notes}: CN119227626A
{Abstract}: 本发明公开了一种面向集成电路早期设计阶段的热电耦合仿真方法,涉及集成电路分析技术领域。包括：对工艺库中所有的标准单元在不同温度下进行单元表征,并获得lib文件；在这些lib文件下综合并分析电路的功耗,建立该电路温度-模块功耗表格；在初始温度下,将电路各模块的功耗输入到热仿真工具HotSpot中进行热电耦合仿真,获得各模块的初始仿真温度；在表格中根据上一次仿真温度查表得到各模块的功耗,并再次进行仿真,获得本次仿真温度；迭代上述步骤并计算相邻两次仿真获得的仿真温度的差值；根据是否迭代收敛及温度差重新设计电路、各模块的布局以及芯片封装的边界条件。本发明用于早期电路设计中获取可靠的芯片温度分布及布局优化等。
{Subject}: 1.一种面向集成电路早期设计阶段的热电耦合仿真方法,其特征在于,包括以下步骤：1)对工艺库中所有的标准单元在不同温度下进行单元表征,一个温度下的单元表征结果构成一个lib文件；2)将待进行热电耦合仿真的芯片对应的RTL级网表及每一个温度下的lib文件进行逻辑综合与功耗分析,获得每一个温度下RTL级网表的各个模块的功耗,建立温度-模块功耗表格；3)对各模块的功耗进行逐次热电耦合仿真；其中,首次仿真时,选定一个初始温度,将温度-模块功耗表格中该温度下各模块的功耗输入到热仿真工具HotSpot中进行仿真,获得各模块的初始仿真温度；下次仿真时,在温度-模块功耗表格中查找上一次仿真温度对应的各模块功耗,并将功耗输入到热仿真工具HotSpot中进行仿真,获得各模块的本次仿真温度,计算相邻两次热仿真获得的仿真温度的差值；当仿真温度的差值小于预设的标准值时,结束热电耦合仿真操作,获得最后一次仿真时各模块的仿真温度,并根据获得的仿真温度优化芯片中各模块的布局规划。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路测试方法、装置、计算机设备以及存储介质
{Author}: 何刚;曹建林
{Author Address}: 518000 广东省深圳市龙岗区南湾街道下李朗社区布澜路31号李朗国际珠宝产业园厂房一A3栋601
{Subsidiary Author}: 深圳市诚芯微科技股份有限公司
{Date}: 2024-12-31
{Notes}: CN119227630A
{Abstract}: 本发明涉及电子技术测试的技术领域。本申请涉及一种集成电路测试方法、装置、计算机设备以及存储介质,包括获取集成电路测试信息,根据集成电路测试信息匹配测试配置文件,根据测试配置文件,得到预设的测试信号,将预设的测试信号输入到待测试的集成电路,采集输出信号,得到集成电路分析结果,将集成电路分析结果与预设分析结果进行比较,生成测试报告。本申请具有实现集成电路测试的准确性和效率的效果。
{Subject}: 1.一种集成电路测试方法,其特征在于,所述集成电路测试方法包括：获取集成电路测试信息,根据所述集成电路测试信息匹配测试配置文件；根据所述测试配置文件,得到预设的测试信号；将所述预设的测试信号输入到待测试的集成电路,采集输出信号,得到集成电路分析结果；将所述集成电路分析结果与预设分析结果进行比较,生成测试报告。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成芯片的寄生参数确定方法、设备及存储介质
{Author}: 刘玉洁;杨超;伍盛坤;李兴权;田永鸿
{Author Address}: 518000 广东省深圳市南山区兴科一街2号
{Subsidiary Author}: 鹏城实验室
{Date}: 2024-12-27
{Notes}: CN119203722A
{Abstract}: 本申请提供了一种集成芯片的寄生参数确定方法、设备及存储介质,涉及但不限于电子电路技术领域,方法包括基于预设的计算区域中各导体的多个轮廓坐标,确定导体区域和边界区域；在导体区域内对待预测的导体构建高斯面,并在高斯面上按照预设的采样间距进行均匀采样,得到多个采样点；获取物理信息神经网络模型；物理信息神经网络模型为对导体区域和边界区域采样得到的样本采样点进行模型训练得到的,样本导体区域的采样密度大于样本边界区域的采样密度；通过物理信息神经网络模型对高斯面上的采样点进行寄生参数预测,得到待预测的导体的寄生参数预测数据。本申请实施例在满足寄生参数精度要求的同时确保计算效率。
{Subject}: 1.一种集成芯片的寄生参数确定方法,其特征在于,所述方法包括：基于所述集成芯片的计算区域中各导体的多个轮廓坐标,确定导体区域和边界区域；其中,所述边界区域为所述计算区域中除所述导体区域和所述导体以外的区域；在所述导体区域内构建待预测的导体的高斯面,并在所述高斯面上按照预设的采样间距进行均匀采样,得到多个采样点；获取物理信息神经网络模型；所述物理信息神经网络模型为对所述导体区域和所述边界区域采样得到的样本采样点进行模型训练得到的,所述导体区域的采样密度大于所述边界区域的采样密度；通过所述物理信息神经网络模型对所述采样点进行寄生参数预测,得到所述待预测的导体的寄生参数预测数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种非接触式泥浆流量计信号处理系统与方法
{Author}: 秦海洋;张红升;徐庆;黄宗锐;周昭旭;马忠贤;符毅
{Author Address}: 200092 上海市杨浦区许昌路1296号2楼203室
{Subsidiary Author}: 中交疏浚技术装备国家工程研究中心有限公司
{Date}: 2024-12-27
{Notes}: CN119197661A
{Abstract}: 本发明公开了一种非接触式泥浆流量计信号处理系统,包括：传感器单元、信号放大单元、信号处理单元、控制单元、流量计算与显示单元,其中：所述传感器单元用于获取管道内流体的压力脉动信号；所述信号放大单元用于进行信号预放大与滤波；所述信号处理单元进行信号调理与转换；所述控制单元对所述数字信号进行储存,同时进行时序控制；所述流量计算与显示单元计算并显示管道流速与流量。本发明通过非接触式流量测量,有效规避了传统挖泥船电磁流量计检测传感器磨损、漏水和定期翻转的问题,使用寿命长久同时精度高于超声波流量计。
{Subject}: 1.一种非接触式泥浆流量计信号处理系统,其特征在于,包括：传感器单元、信号放大单元、信号处理单元、控制单元、流量计算与显示单元,其中：所述传感器单元为柔性薄膜阵列传感器,用于获取管道内流体的压力信号,形成第一模拟信号；所述信号放大单元用于对所述柔性薄膜阵列传感器获取的第一模拟信号进行预放大与滤波,输出第二模拟信号；所述信号处理单元对所述第二模拟信号进行信号调理与转换,并输出数字信号；所述控制单元对所述数字信号进行储存,同时对所述信号放大单元、信号处理单元进行时序控制；所述流量计算与显示单元接收数字信号,并通过数字信号计算并显示管道流速与流量。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于处理电容的方法、设备和介质
{Author}: 请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名
{Author Address}: 230088 安徽省合肥市高新区创新大道2800号创新产业园二期J2C栋13楼
{Subsidiary Author}: 全芯智造技术有限公司
{Date}: 2024-12-27
{Notes}: CN118446159B
{Abstract}: 根据本公开的示例实施例提供了用于处理电容的方法、设备和介质。该方法对被划分为多个单元格的集成电路,确定第一处理单元与第二处理单元之间的位置关系是否满足预定近似条件,第一处理单元与第一组单元格对应,第二处理单元与第二组单元格对应,每个处理单元是通过合并所对应的单元格而得到的；响应于位置关系满足预定近似条件,基于第一处理单元与第二处理单元之间的电势系数,确定针对多个单元格的电势系数信息,其包括多个单元格中的两个单元格之间的电势系数；以及基于电势系数信息和多个单元格的电势,确定集成电路的第一电容值。由此,降低了电容计算的复杂度和计算时间,从而提高集成电路设计中电容处理的效率。
{Subject}: 1.一种用于处理电容的方法,包括：针对被划分为多个单元格的集成电路,确定第一处理单元与第二处理单元之间的位置关系是否满足预定近似条件,所述第一处理单元与所述多个单元格中的第一组单元格对应,所述第二处理单元与所述多个单元格中的第二组单元格对应,每个处理单元是通过合并所对应的单元格而得到的；响应于所述位置关系满足所述预定近似条件,基于所述第一处理单元与所述第二处理单元之间的电势系数,确定针对所述多个单元格的电势系数信息,所述电势系数信息包括所述多个单元格中的两个单元格之间的电势系数；以及基于所述电势系数信息和所述多个单元格的电势,确定所述集成电路的第一电容值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路物料抓取装置
{Author}: 綦迎红;杨灿辉
{Author Address}: 518000 广东省深圳市福田区福田街道岗厦社区福华三路88号财富大厦25B、25C、25D
{Subsidiary Author}: 深圳市科茂翔电子有限公司
{Date}: 2024-12-27
{Notes}: CN222249111U
{Abstract}: 本实用新型涉及集成电路物料抓取设备技术领域,尤其是一种集成电路物料抓取装置,包括真空吸盘,真空吸盘通过气管连接真空泵和控制器,真空吸盘上侧设有支撑板,真空吸盘与支撑板之间设有A调节单元,支撑板下侧左右两端设有A安装板,A安装板与支撑板之间设有B调节单元。通过设置真空吸盘、支撑板、A调节单元、A安装板、B调节单元,实现使用真空吸盘对集成电路物料进行自动抓取和移动,降低对物料损伤,提高了集成电路的生产效率和质量。
{Subject}: 1.一种集成电路物料抓取装置,包括真空吸盘(1),所述真空吸盘(1)通过气管连接真空泵和控制器,其特征在于,所述真空吸盘(1)上侧设有支撑板(2),所述真空吸盘(1)与支撑板(2)之间设有A调节单元(3),所述支撑板(2)下侧左右两端设有A安装板(4),所述A安装板(4)与支撑板(2)之间设有B调节单元(5)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路原理图物理布局方法、装置、设备及存储介质
{Author}: 陈桦林;欧顺银
{Author Address}: 518000 广东省深圳市南山区粤海街道高新区社区高新南一道015号国微研发大楼401
{Subsidiary Author}: 深圳市紫光同创电子有限公司
{Date}: 2024-12-24
{Notes}: CN119180251A
{Abstract}: 本发明提供了一种集成电路原理图物理布局方法、装置、设备及存储介质。本发明提供的集成电路原理图物理布局方法,包括：确定待布局端口的初始物理坐标；根据当前模块的直接前驱端口、直接后驱端口或者前驱模块,确定当前模块的物理坐标；在所有模块的物理坐标确定完成之后,判断当前待布局端口是否存在后驱模块或前驱模块,若是,则根据后驱模块或前驱模块的物理坐标、当前待布局端口的初始物理坐标确定当前待布局端口的最佳后驱模块或最佳前驱模块,根据最佳后驱模块或最佳前驱模块的物理坐标确定当前待布局端口的最终物理坐标,以确定所有待布局端口的最终物理坐标。本发明的集成电路原理图物理布局方法,可以提高集成电路设计的效率。
{Subject}: 1.一种集成电路原理图物理布局方法,其特征在于,包括：获取所有待布局端口,确定所述待布局端口的初始物理坐标；根据当前模块的直接前驱端口、直接后驱端口或者前驱模块,确定所述当前模块的物理坐标；在所有模块的物理坐标确定完成之后,判断当前待布局端口是否存在后驱模块或前驱模块,若是,则根据所述后驱模块或所述前驱模块的物理坐标、当前待布局端口的初始物理坐标确定所述当前待布局端口的最佳后驱模块或最佳前驱模块,根据所述最佳后驱模块或所述最佳前驱模块的物理坐标确定所述当前待布局端口的最终物理坐标,以确定所有待布局端口的最终物理坐标。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于语音提示的防误操作手柄
{Author}: 付永军;杨爱璜;罗勇;郑杰;梁剑飞;徐文华;周开洪;李德声;缪志浩;张学光
{Author Address}: 674100 云南省丽江市玉龙县金龙路22号
{Subsidiary Author}: 云南电网有限责任公司丽江供电局
{Date}: 2024-12-24
{Notes}: CN119181133A
{Abstract}: 本申请实施例提供一种基于语音提示的防误操作手柄,该手柄包括：绝缘手柄外壳、电源开关、绝缘杆对接插件、第一识别模块、集成电路模块和扬声器,第一识别模块呈阵列排布于绝缘手柄外壳的外表面；集成电路模块的集成电路承载体的第一端凸起以形成绝缘杆对接插件,绝缘杆对接插件和集成电路模块设置于绝缘手柄外壳的内部空腔内,扬声器、电源开关相邻设置于绝缘手柄外壳的内部空腔中相对于集成电路模块的第二端的底部；集成电路模块用于通过第一识别模块进行用户皮肤接触识别,在识别到用户皮肤接触绝缘手柄外壳时,通过扬声器播放第一误操作告警信息,能够识别到用户皮肤接触手柄后发出告警信息,提升了检修人员在检修时的安全性。
{Subject}: 1.一种基于语音提示的防误操作手柄,其特征在于,所述基于语音提示的防误操作手柄包括：绝缘手柄外壳、电源开关、绝缘杆对接插件、第一识别模块、集成电路模块和扬声器,其中,所述第一识别模块呈阵列排布于所述绝缘手柄外壳的外表面；所述集成电路模块的集成电路承载体的第一端凸起以形成所述绝缘杆对接插件,所述绝缘杆对接插件和所述集成电路模块设置于所述绝缘手柄外壳的内部空腔内,所述扬声器、所述电源开关与所述集成电路模块电气连接,所述扬声器、所述电源开关相邻设置于绝缘手柄外壳的内部空腔中相对于所述集成电路模块的第二端的底部,所述扬声器、所述电源开关部分露出于所述绝缘手柄外壳的底部；所述集成电路模块用于通过所述第一识别模块进行用户皮肤接触识别,在识别到用户皮肤接触所述绝缘手柄外壳时,通过所述扬声器播放第一误操作告警信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于传感器的批量封装结构及批量封装工艺
{Author}: 邢广军
{Author Address}: 250100 山东省济南市高新区航天大道5999号济南综合保税区4号标准厂房
{Subsidiary Author}: 山东芯通微电子科技有限公司
{Date}: 2024-12-20
{Notes}: CN119160453A
{Abstract}: 本发明涉及传感器封装技术领域,具体涉及一种用于传感器的批量封装结构及批量封装工艺,批量封装结构包括基板和封装盖,基板的开窗位置上设有安装区域,安装区域分为若干个呈矩形阵列排布的封装工位,基板在安装区域相对的两侧设有第一定位孔；基板设有安装区域的一面连接有封装层,封装层包括若干个封装管壳,封装管壳与封装工位一一对应；封装盖包括盖板区域,盖板区域设有若干个呈矩形阵列排布的窗盖,窗盖与封装工位一一对应,窗盖上开有窗口,窗口处贴有防水膜,封装盖在安装区域相对的两侧设有第二定位孔,第二定位孔与第一定位孔位置相对。本申请能够对传感器进行批量封装,提高生产效率,降低封装成本。
{Subject}: 1.一种用于传感器的批量封装结构,包括基板(1)和封装盖(2),其特征在于,基板(1)为开窗基板(1),基板(1)的开窗位置上设有安装区域(3),安装区域(3)分为若干个呈矩形阵列排布的封装工位,基板(1)在安装区域(3)相对的两侧设有第一定位孔(5),封装工位用于安装传感器芯片(4)；基板(1)设有安装区域(3)的一面连接有封装层(6),封装层(6)包括若干个封装管壳,封装管壳与封装工位一一对应；封装盖(2)包括盖板区域(7),盖板区域(7)设有若干个呈矩形阵列排布的窗盖(8),窗盖(8)与封装工位一一对应,窗盖(8)凸出设置,窗盖(8)上开有窗口,窗口处贴有防水膜(9),封装盖(2)在安装区域(3)相对的两侧设有第二定位孔(10),第二定位孔(10)与第一定位孔(5)位置相对,封装盖(2)远离窗盖(8)凸出方向的一侧与基板(1)设有封装工位的一侧粘接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路配置引脚调节方法、装置、设备及介质
{Author}: 路朋
{Author Address}: 215000 江苏省苏州市苏州吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-12-20
{Notes}: CN119167862A
{Abstract}: 本申请公开了一种集成电路配置引脚调节方法、装置、设备及介质,属于集成电路技术领域,所述方法包括：在所述控制器管理界面对每个集成电路配置引脚进行设置；通过控制器将每个集成电路配置引脚的设置信息发送至所述第一微控制单元；所述第一微控制单元通过通信协议格式对所述每个集成电路配置引脚的设置信息进行解析,并根据所述每个集成电路配置引脚的设置信息对每个集成电路配置引脚进行调节；将每个集成电路配置引脚的调节信息发送至所述控制器；所述控制器通过通信协议格式对每个集成电路配置引脚的调节信息进行解析。本申请可以在不断电拆机的情况下更改集成电路引脚配置,简化服务器的维护和配置过程,提高主板调试的效率。
{Subject}: 1.一种集成电路配置引脚调节方法,所述方法应用于集成电路配置引脚调节系统,所述系统包括主板和控制器管理界面,所述主板包括第一微控制单元、控制器以及若干个集成电路,其特征在于,所述方法包括：将所述若干个集成电路分别与所述第一微控制单元连接,将所述第一微控制单元与所述控制器连接,将所述控制器与所述控制器管理界面连接；在所述控制器管理界面对每个集成电路配置引脚进行设置；通过控制器将每个集成电路配置引脚的设置信息发送至所述第一微控制单元；所述第一微控制单元通过通信协议格式对所述每个集成电路配置引脚的设置信息进行解析,并根据所述每个集成电路配置引脚的设置信息对每个集成电路配置引脚进行调节；将每个集成电路配置引脚的调节信息发送至所述控制器；所述控制器通过通信协议格式对每个集成电路配置引脚的调节信息进行解析。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路设计实现系统、验证方法及计算机程序产品
{Author}: 陈卿芳;谢昂志;罗伟恒;林恒毅;张志伟
{Author Address}: 中国台湾新竹市新竹科学工业园区力行六路八号
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-12-20
{Notes}: CN119167867A
{Abstract}: 一种集成电路设计实现系统、验证方法及计算机程序产品。集成电路设计实现系统包含合成工具,用以：接收每个第一元件的行为描述；基于多个第一元件的行为描述产生多个第一网络连线表；接收多个第二元件的连接信息,连接信息包含多个第一元件及多个第二元件之间的实体配置及连接性；产生多个第三元件,每个第三元件可操作地对应于由多个第一元件中的一者及多个第二元件中的一者所形成的配对之间的界面；以及基于第一、第二、第三顶点及边缘来将多个第一网络连线表转变为第二网络连线表。多个第一顶点、多个第二顶点及多个第三顶点分别对应于多个第一元件、多个第二元件及多个第三元件。
{Subject}: 1.一种集成电路设计实现系统,其特征在于,包含：一合成工具,用以：接收多个第一元件中的每一者的一行为描述；基于该多个第一元件的该行为描述来产生多个第一网络连线表；接收多个第二元件的一连接信息,其中该连接信息包含该多个第一元件及该多个第二元件之间的一实体配置及一连接性；产生多个第三元件,其中该多个第三元件中的每一者可操作地对应于由该多个第一元件的其中一者及该多个第二元件的其中一者所组成的一配对之间的一界面；以及基于多个第一顶点、多个第二顶点、多个第三顶点及多个边缘来将该多个第一网络连线表转变为一第二网络连线表,其中该多个第一顶点分别对应于该多个第一元件,该多个第二顶点分别对应于该多个第二元件,且该多个第三顶点分别对应于该多个第三元件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 服务器模块化背板和服务器
{Author}: 孟令进
{Author Address}: 215128 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-12-17
{Notes}: CN119148818A
{Abstract}: 本发明提供一种服务器模块化背板和服务器,涉及服务器技术领域,该服务器模块化背板包括：控制板和多个存储板；其中,存储板包括硬盘连接器,存储板通过硬盘连接器连接硬盘；控制板接入主板的电源,为存储板供电,并实现高速信号、点灯信号和内部集成电路信号中的至少一种信号的传输。本发明可以提升模块化设计程度,降低背板的布局布线难度,面对不同存储需求,避免背板的重复开发,减小工作量和开发成本,板卡损坏时可以更换对应模块,减少更换整块背板的维修成本。
{Subject}: 1.一种服务器模块化背板,其特征在于,包括：控制板和多个存储板；其中,所述存储板包括硬盘连接器,所述存储板通过所述硬盘连接器连接硬盘；所述控制板接入主板的电源,为所述存储板供电,并实现高速信号、点灯信号和内部集成电路信号中的至少一种信号的传输。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 掩膜的检测方法及装置、计算机可读存储介质、计算机程序产品、终端
{Author}: 敖振宇;陈咏翔;曾鼎程;范富杰;胡展源
{Author Address}: 401332 重庆市沙坪坝区高新区西永街道西永大道28-2号SOHO楼601-A153
{Subsidiary Author}: 重庆芯联微电子有限公司
{Date}: 2024-12-17
{Notes}: CN119147548A
{Abstract}: 一种掩膜的检测方法及装置、计算机可读存储介质、计算机程序产品、终端,所述方法包括：获取目标掩膜,所述目标掩膜是经过光学邻近校正后的掩膜；获取光罩图像,所述光罩图像是基于所述目标掩膜制作得到的掩膜版的图像；根据所述光罩图像和所述目标掩膜的图像差异,检测所述光罩图像和所述目标掩膜的一致性。通过本公开方案能够在二维上实现对掩膜的品质管控,以助于改善掩膜的制作质量。
{Subject}: 1.一种掩膜的检测方法,其特征在于,包括：获取目标掩膜,所述目标掩膜是经过光学邻近校正后的掩膜；获取光罩图像,所述光罩图像是基于所述目标掩膜制作得到的掩膜版的图像；根据所述光罩图像和所述目标掩膜的图像差异,检测所述光罩图像和所述目标掩膜的一致性。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路用超纯八氯三硅烷的生产工艺及其系统
{Author}: 王少帅;于跃;马英英;张泽玉;魏富增
{Author Address}: 014000 内蒙古自治区包头市九原区哈林格尔镇九原工业园区起航大街1号
{Subsidiary Author}: 内蒙古大全半导体有限公司
{Date}: 2024-12-13
{Notes}: CN118594430B
{Abstract}: 本发明公开了一种集成电路用超纯八氯三硅烷的生产工艺及其系统,系统包括三氯氢硅储罐、甲基氯储罐、反应合成器；三氯氢硅储罐和甲基氯储罐的出料口均与反应合成器的进料口连通。工艺包括将三氯氢硅和甲基氯按照21～30:1的摩尔比加入反应合成器内,将反应合成器内的温度维持在1500℃～1800℃,压力维持在1.0～1.2Mpa,在催化剂聚酰乙酸树脂的作用下,反应生成气态的粗八氯三硅烷。优点在于：本发明利用三氯氢硅和甲基氯来制备八氯三硅烷,得到的八氯三硅烷纯度可高达99.99%,达到制备高端集成电路对八氯三硅烷的要求,可为高端集成电路的发展和应用提供有力保障；可以简化八氯三硅烷的生产工艺,大大降低八氯三硅烷生产成本,解决目前只能从国外进口的问题。
{Subject}: 1.一种集成电路用超纯八氯三硅烷的生产系统,其特征在于,包括三氯氢硅储罐、甲基氯储罐、反应合成器、分离塔、提纯塔、分离塔塔顶冷凝器、提纯塔塔顶冷凝器、分离塔塔釜再沸器以及提纯塔塔釜再沸器；所述三氯氢硅储罐和所述甲基氯储罐的出料口均与所述反应合成器的进料口连通；所述反应合成器顶部的气相出口通过管线与所述分离塔中部的气相进口连通,所述分离塔底部的塔釜液出口通过管线与所述提纯塔中部的进料口连通,所述提纯塔底部的塔釜液出口通过管线与八氯三硅烷产品储罐的进口连通；所述分离塔顶部的气相出口通过管线与所述分离塔塔顶冷凝器的进口连通,所述分离塔塔顶冷凝器的冷凝液通过管线与所述分离塔顶部的进液口连通；所述提纯塔顶部的气相出口通过管线与所述提纯塔塔顶冷凝器的进气口连通,所述提纯塔塔顶冷凝器的冷凝液通过管线与所述提纯塔顶部的进液口连通；所述分离塔的底部的塔釜液出口通过管线与所述分离塔塔釜再沸器的进口连通,所述分离塔塔釜再沸器的出口通过管线与所述分离塔中部的进液口连通；所述提纯塔的底部的塔釜液出口通过管线与所述提纯塔塔釜再沸器的进口连通,所述提纯塔塔釜再沸器的出口通过管线与所述提纯塔中部的进液口连通；三氯氢硅和甲基氯按照21～30:1的摩尔比加入反应合成器内,反应合成器内的温度维持在1500℃～1800℃,压力维持在1.0～1.2Mpa。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种供电故障诊断电路、电子设备、故障诊断方法和介质
{Author}: 李宝峰;李大利
{Author Address}: 215100 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-12-13
{Notes}: CN119125937A
{Abstract}: 本发明提供一种供电故障诊断电路、电子设备、故障诊断方法和介质,应用于电源供电检测技术领域。其中,POL电源电路与数字集成电路的第一端和信号检测电路的第一端相连,POL电源电路的第二端与数字集成电路的第二端相连；信号检测电路的第二端与数字集成电路的第三端相连；数字化电源电路的第一端与数字集成电路的第四端相连,数字化电源电路的第二端与数字集成电路的第五端相连；数字集成电路通过集成电路总线向基板管理控制器发送获取的信号,以便基板管理控制器根据信号确定电源的故障类型。可见,本发明通过信号检测电路获取POL电源电路中的不同信号,以便基板管理控制器根据信号确定故障类型；整体上提高了检测效率和准确性。
{Subject}: 1.一种供电故障诊断电路,其特征在于,包括：POL电源电路、数字化电源电路、数字集成电路、基板管理控制器和信号检测电路；其中,所述POL电源电路的第一端与所述数字集成电路的第一端和所述信号检测电路的第一端相连,所述POL电源电路的第二端与所述数字集成电路的第二端相连；用于向所述数字集成电路发送第一初始信号；所述信号检测电路的第二端与所述数字集成电路的第三端相连；用于获取所述POL电源电路的信息数据,并向所述数字集成电路输出所述信息数据对应的故障信号,以便所述数字集成电路获取所述故障信号；所述数字化电源电路的第一端与所述数字集成电路的第四端相连,所述数字化电源电路的第二端与所述数字集成电路的第五端相连；用于向所述数字集成电路发送第二初始信号；所述数字集成电路通过集成电路总线向所述基板管理控制器发送所述第一初始信号、所述故障信号和所述第二初始信号,以便所述基板管理控制器根据所述第一初始信号、所述故障信号和所述第二初始信号确定电源的故障类型。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种检测LED模组异常的电路
{Author}: 冯辰雨;颉信忠
{Author Address}: 046000 山西省长治市潞州区惠丰街西段15号
{Subsidiary Author}: 山西高科华杰光电科技股份有限公司
{Date}: 2024-12-13
{Notes}: CN119125962A
{Abstract}: 本发明属于LED显示屏线路设计技术领域,提供了一种检测LED模组异常的电路,包括显示屏模组,其特征在于：所述显示屏模组包括智能模块、电源输入、控制输出和LED控制电路,所述智能模块与电源输入和控制信号输入的输出端电性连接,所述智能模块的输出端与LED控制电路电性连接；本发明通过设置智能模块,智能模块用来检测电源的安全和信号的稳定,当电源出现短路或者信号出现异常时,智能模块会触发短路保护机制/调整LED控制电路的工作状态,实现保护LED模组,当异常解决时,会自动恢复工作。
{Subject}: 1.一种检测LED模组异常的电路,包括显示屏模组,其特征在于：所述显示屏模组包括智能模块、电源输入、控制输出和LED控制电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于集成电路的器件模拟方法
{Author}: 王财福;王浩;黄格
{Author Address}: 528000 广东省佛山市南海区桂城街道深海路17号瀚天科技城A区8号楼十楼1001-2(1)单元(住所申报)
{Subsidiary Author}: 佛山声码电子科技有限公司
{Date}: 2024-12-13
{Notes}: CN119129499A
{Abstract}: 本发明涉及电路数据处理技术领域,尤其涉及一种用于集成电路的器件模拟方法。所述方法包括以下步骤：获取集成电路器件数据,通过多维拓扑特征提取和冗余特征剔除,生成器件主特征矩阵；对器件主特征矩阵进行层次化分析,生成器件层次嵌入图矩阵,并通过模块图论层次聚类确定器件层次结构；预测器件主特征矩阵中的潜在元件链接概率,并进行拓扑分析,生成元件链接关系；基于器件层次结构和元件链接关系,构建器件单元,生成仿真电路器件单元；对仿真电路器件单元进行电路集成模拟,结合集成电路器件数据进行缺陷优化,最终得到优化后的集成电路器件数据；本发明可以实现更精确、更可靠的用于集成电路的器件模拟方法。
{Subject}: 1.一种用于集成电路的器件模拟方法,其特征在于,包括以下步骤：步骤S1：获取集成电路器件数据；对集成电路器件数据进行多维多维拓扑特征提取,并进行冗余特征剔除,生成器件主特征矩阵；步骤S2：对器件主特征矩阵进行嵌入层次化分析,生成器件层次嵌入图矩阵；对器件层次嵌入图矩阵进行模块图论层次聚类,生成器件层次结构；步骤S3：对器件主特征矩阵进行潜在元件链接概率预测,并进行元件链接关系拓扑分析,生成元件链接关系；步骤S4：基于器件层次结构及元件链接关系对器件主特征矩阵进行器件单元构建,以生成仿真电路器件单元；步骤S5：根据集成电路器件数据对仿真电路器件单元进行电路集成模拟,并进行缺陷器件优化,得到优化集成电路器件数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种超大规模集成电路拥塞预测方法、装置、计算机设备及存储介质
{Author}: 程志渊;蔡强;黄平洋;刘晨曦;董艳萍
{Author Address}: 310058 浙江省杭州市西湖区余杭塘路866号
{Subsidiary Author}: 浙江大学
{Date}: 2024-12-13
{Notes}: CN119129516A
{Abstract}: 本发明公开了一种超大规模集成电路拥塞预测方法,构建基于U-Net结构的神经网络模型,将EDA工具的输出,快速计算得到的单元分布特征图、布线资源需求指标矩形区域线密度(RUDY)、矩形区域引脚线密度图(pinRUDY)作为模型输入,获得全局布线的拥塞热点图,从而能够解决集成电路拥塞精准预测的耗时长的难题,提升布局布线工具的结果质量以及执行效率。基于本发明,单个芯片拥塞分布计算的时间大约在0.0065s,相比于EDA提升了6个数量级；与EDA工具输出的拥塞图对比,SSIM指标在0.7935左右(nrmse＝0.0045),预测的准确率超过80％。
{Subject}: 1.一种超大规模集成电路拥塞预测方法,其特征在于,包括：将待测集成电路的单元分布特征图、矩形均匀线密度分布图和矩形区域引脚均匀线密度输入到拥塞预测模型,获得拥塞分布图；所述拥塞预测模型采用基于U-Net结构的神经网络模型,包括编码器和解码器；编码器模块,包括：第一自定义卷积层、第一最大池化层、第一混合卷积层、第二自定义卷积层、第二最大池化层、第二混合卷积层、第一输出层；所述第一自定义卷积层和第二自定义卷积层,继承自nn.Module,使用nn.Sequential模块生成一个序列化的卷积神经网络层；所述序列化的卷积神经网络层包括二维卷积层、实例归一化层和Leaky ReLU激活函数；第一混合卷积层和第二混合卷积层进行多分支卷积操作,均有4个卷积核,按照通道均分进行特征学习；第一输出层,继承自nn.Module,使用nn.Sequential模块生成一个序列化的卷积神经网络层；所述序列化的卷积神经网络层包括二维卷积层、批归一化层(BatchNorm2d)和Tanh激活函数；解码器,包括：第三自定义卷积层、第三混合卷积层、第一自定义上采样层、第四自定义卷积层、第四混合卷积层、第二自定义上采样层、第二输出层；编码器和解码器之间进行跨接,将编码器中的第一自定义卷积层的输出跨接到解码器的第二输出层,将编码器的第二自定义卷积层的输出跨接到解码器的第四自定义卷积层；第三自定义卷积层和第四自定义卷积层与编码器中的自定义卷积层结构相同；第一自定义上采样层和第二自定义上采样层采用nn.Sequential拼接的网络结构,依次由二维反卷积层nn.ConvTranspose2d、归一化层、以及nn.LeakyReLU激活层组成；第三混合卷积层和第四混合卷积层与编码器中的混合卷积层结构相同；第二输出层由一个二维卷积层和一个sigmoid激活函数组成。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 互联元件之间信号异常检测方法、装置、设备及介质
{Author}: 吕宗凯
{Author Address}: 215000 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-12-13
{Notes}: CN119129519A
{Abstract}: 本发明涉及计算机技术领域,公开了一种互联元件之间信号异常检测方法、装置、设备及介质,该方法包括：获取预生成的电路文档；从电路文档中遍历输出目标信号的元件引脚的第一标识信息；识别输入目标信号的第二元件的元件类型；当确定其元件类型并非为预设元件类型时,从电路文档中继续遍历,直至遍历到第三元件为预设类型的元件时停止遍历,确定第一元件和第三元件之间形成信号链路；获取信号链路中第三元件的元件引脚的第二标识信息；基于第一标识信息获取第一属性信息,以及基于第二标识信息获取第二属性信息；根据第一属性信息和第二属性信息确定信号链路中是否存在信号异常。无需人工操作,大大提高了测试效率,节省时间和人力成本。
{Subject}: 1.一种互联元件之间信号异常检测方法,其特征在于,所述方法包括：获取预生成的电路文档,所述电路文档为基于待测试电路的原理图生成的电路文档；从所述电路文档中遍历输出目标信号的元件引脚的第一标识信息,其中,所述待测试电路中包括多个元件,所述目标信号为所述待测试电路中生成多个信号中的任一个信号,且所述目标信号为多个所述元件中第一元件输出的信号,所述第一元件为预设类型的元件；识别输入所述目标信号的第二元件的元件类型；当确定所述第二元件的元件类型并非为预设元件类型时,从所述电路文档中继续遍历与所述第二元件直接或间接建立电连接关系的元件,直至遍历到所述电路文档中第三元件为所述预设类型的元件时,停止遍历,确定所述第一元件和所述第三元件之间形成信号链路；获取所述信号链路中连接的所述第三元件的元件引脚的第二标识信息；基于所述第一标识信息从预构建的数据库中获取所述第一元件对应的第一属性信息,以及基于所述第二标识信息从所述数据库中获取所述第三元件对应的第二属性信息；根据所述第一属性信息和所述第二属性信息,确定所述信号链路中是否存在信号异常。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 缺陷分析方法、存储介质及终端
{Author}: 杨亚婷;陈一宁
{Author Address}: 311200 浙江省杭州市萧山区经济技术开发区建设三路733号
{Subsidiary Author}: 浙江创芯集成电路有限公司
{Date}: 2024-12-13
{Notes}: CN119130928A
{Abstract}: 一种缺陷分析方法、存储介质及终端,其中缺陷分析方法包括：提供机器学习模型；对机器学习模型进行训练和测试,在机器学习模型通过测试后,将待检测晶圆各层待检测集成电路层的特征参数输入至机器学习模型中,基于机器学习模型输出具有关键缺陷的关键缺陷集成电路层的位置、以及导致关键缺陷的潜在缺陷集成电路层的位置。基于机器学习模型能够快速预测待检测晶圆的制程过程中,将会产生关键缺陷的关键缺陷集成电路层的位置、以及导致关键缺陷的潜在缺陷集成电路层的位置,通过人工智能实现识别与预测跨层关联的潜在缺陷,减少人为误判及人工耗时,提高生产效率,而且能够在更短的时间得到更优良率,尽可能避免跨层缺陷造成后续流片中的返工。
{Subject}: 1.一种缺陷分析方法,其特征在于,包括：提供若干历史晶圆,所述历史晶圆具有若干历史集成电路层,若干所述历史集成电路层中包括具有关键缺陷的关键缺陷历史集成电路层、以及导致关键缺陷的潜在缺陷历史集成电路层；收集每片所述历史晶圆各层所述历史集成电路层的特征参数、所述关键缺陷历史集成电路层的位置、以及所述潜在缺陷历史集成电路层的位置；提供机器学习模型；将所述历史晶圆各层所述历史集成电路层的所述特征参数、所述关键缺陷历史集成电路层的位置、以及所述潜在缺陷历史集成电路层的位置输入至所述机器学习模型中进行模型训练；在模型训练之后,将所述历史晶圆各层所述历史集成电路层的所述特征参数输入至训练后的所述机器学习模型中进行模型测试,基于所述机器学习模型输出具有关键缺陷的关键缺陷测试集成电路层的位置、以及导致关键缺陷的潜在缺陷测试集成电路层的位置；将所述关键缺陷测试集成电路层位置、以及所述潜在缺陷测试集成电路层的位置与对应的所述关键缺陷历史集成电路层的位置、以及所述潜在缺陷历史集成电路层的位置进行对比,直至测试准确率达到预设准确率为止,完成所述机器学习模型的模型测试；提供待检测晶圆,所述待检测晶圆具有若干待检测集成电路层；将所述待检测晶圆各层所述待检测集成电路层的所述特征参数输入至完成模型测试的所述机器学习模型中,基于所述机器学习模型输出具有关键缺陷的关键缺陷集成电路层的位置、以及导致关键缺陷的潜在缺陷集成电路层的位置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电子源器件及其制造方法、集成电路
{Author}: 柳永勋;王诗男;刘强;陈舒静;董锦昕
{Author Address}: 200810 上海市嘉定区皇庆路333号1号楼10F
{Subsidiary Author}: 上海集成电路材料研究院有限公司
{Date}: 2024-12-13
{Notes}: CN119132911A
{Abstract}: 本申请提供一种电子源器件及其制造方法、集成电路,该电子源器件包括：基板1；以及电子发射单元,所述电子发射单元包括：低电位源区111,沟道区222,高掺杂漏区333,栅极6,电子加速层9,绝缘薄膜10和高电位电子发射极导电薄膜14,其中,高掺杂漏区333形成于基板1的第一主面,沟道区222位于高掺杂漏区333的下侧,电子加速层9位于高掺杂漏区333的表面,电子加速层9和高电位电子发射极导电薄膜14之间设置有绝缘薄膜10,栅极6位于沟道区222的横向外侧,低电位源区111形成于基板1中,至少部分地位于栅极6的下方。本申请能够提高电子发射效率,降低沟道区的电阻,提高电子源器件的寿命和电子发射稳定性。
{Subject}: 1.一种电子源器件,其特征在于,所述电子源器件包括：基板(1)；以及电子发射单元,所述电子发射单元包括：低电位源区(111),沟道区(222),高掺杂漏区(333),栅极(6),电子加速层(9),绝缘薄膜(10)和高电位电子发射极导电薄膜(14),其中,所述高掺杂漏区(333)形成于所述基板(1)的第一主面,所述沟道区(222)位于所述高掺杂漏区(333)的下侧,所述电子加速层(9)位于所述高掺杂漏区(333)的表面,所述电子加速层(9)和所述高电位电子发射极导电薄膜(14)之间设置有所述绝缘薄膜(10),所述栅极(6)位于所述沟道区(222)的横向外侧,所述低电位源区(111)形成于所述基板(1)中,至少部分地位于所述栅极(6)的下方。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电子源器件及其制造方法、集成电路
{Author}: 柳永勋;王诗男;刘强;陈舒静;董锦昕
{Author Address}: 200810 上海市嘉定区皇庆路333号1号楼10F
{Subsidiary Author}: 上海集成电路材料研究院有限公司
{Date}: 2024-12-13
{Notes}: CN119132912A
{Abstract}: 本申请提供一种电子源器件及其制造方法、集成电路,该电子源器件包括：基板1；以及电子发射单元,所述电子发射单元包括：低电位源区111,沟道区222,高掺杂漏区333,栅极6,电子加速层9,绝缘薄膜10和高电位电子发射极导电薄膜14,其中,所述低电位源区111形成于所述基板1的第一主面,所述沟道区222位于所述低电位源区111的表面,所述高掺杂漏区333位于所述沟道区222的表面,所述电子加速层9位于所述高掺杂漏区333的表面,所述电子加速层9和所述高电位电子发射极导电薄膜14之间设置有所述绝缘薄膜10,所述栅极6位于所述沟道区222的横向外侧。本申请能够提高电子发射效率,降低沟道区的电阻,提高电子源器件的寿命和电子发射稳定性。
{Subject}: 1.一种电子源器件,其特征在于,所述电子源器件包括：基板(1)；以及电子发射单元,所述电子发射单元包括：低电位源区(111),沟道区(222),高掺杂漏区(333),栅极(6),电子加速层(9),绝缘薄膜(10)和高电位电子发射极导电薄膜(14),其中,所述低电位源区(111)形成于所述基板(1)的第一主面,所述沟道区(222)位于所述低电位源区(111)的表面,所述高掺杂漏区(333)位于所述沟道区(222)的表面,所述电子加速层(9)位于所述高掺杂漏区(333)的表面,所述电子加速层(9)和所述高电位电子发射极导电薄膜(14)之间设置有所述绝缘薄膜(10),所述栅极(6)位于所述沟道区(222)的横向外侧。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高阻值电阻结构及其制造方法
{Author}: 王聪;赖志欣;庄泽鑫;周佳;辛辅炼;凌文辉;林静玲;张宝月
{Author Address}: 519000 广东省珠海市香洲区科兴路333号
{Subsidiary Author}: 珠海市杰理科技股份有限公司
{Date}: 2024-12-13
{Notes}: CN119133155A
{Abstract}: 本发明公开一种高阻值电阻结构,应用于集成电路中,包括：衬底；第一电阻层,所述第一电阻层直接设置在所述衬底中,所述第一电阻层的上表面与所述衬底的上表面平齐,所述第一电阻层上表面设置有至少两个第一金属过孔；第二电阻层,所述第二电阻层直接设置在所述第一电阻层中,所述第二电阻层的上表面与所述第一电阻层的上表面平齐,所述第二电阻层上表面的上方设置有至少两个第二金属过孔；金属层,所述金属层铺设在所述衬底、所述第一电阻层和所述第二电阻层形成的上表面上的上方,且在所述至少两个第二金属过孔的上方；其中,所述第一电阻层与所述第二电阻层通过所述第一金属过孔、第二金属过孔和所述金属层串联连接。
{Subject}: 1.一种高阻值电阻结构,应用于集成电路中,其特征在于,包括：衬底；第一电阻层,所述第一电阻层直接设置在所述衬底中,所述第一电阻层的上表面与所述衬底的上表面平齐,所述第一电阻层上表面设置有至少两个第一金属过孔；第二电阻层,所述第二电阻层直接设置在所述第一电阻层中,所述第二电阻层的上表面与所述第一电阻层的上表面平齐,所述第二电阻层上表面的上方设置有至少两个第二金属过孔；金属层,所述金属层铺设在所述衬底、所述第一电阻层和所述第二电阻层形成的上表面上的上方,且在所述至少两个第二金属过孔的上方；其中,所述第一电阻层与所述第二电阻层通过所述第一金属过孔、第二金属过孔和所述金属层串联连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 多媒体点播方法、装置、系统、计算型存储设备和存储介质
{Author}: 张如意;贺雪;李佩薇
{Author Address}: 710000 陕西省西安市高新区洨河北路1999号
{Subsidiary Author}: 三星(中国)半导体有限公司;三星电子株式会社
{Date}: 2024-12-13
{Notes}: CN119136000A
{Abstract}: 本公开提供一种多媒体点播方法、装置、系统、计算型存储设备和存储介质,上述方法包括：由计算型存储设备从主机接收针对多媒体点播的第一请求；响应于第一请求,执行针对与第一请求对应的多媒体的点播处理过程以生成对应的点播结果；其中,点播处理过程包括流程控制以及以下项中的至少一项：多媒体的编解码过程、复用过程；向主机发送点播结果。实现在提高视频等多媒体点播服务的效率、传输效率、功耗、成本间达到优化平衡。
{Subject}: 1.一种多媒体点播方法,包括：由计算型存储设备从主机接收针对多媒体点播的第一请求；响应于所述第一请求,由计算型存储设备执行针对与所述第一请求对应的多媒体的点播处理过程以生成对应的点播结果；所述点播处理过程包括流程控制以及以下项中的至少一项：所述多媒体的编解码过程、复用过程；向所述主机发送所述点播结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 串行存在检测芯片烧录方法、装置、通信设备及存储介质
{Author}: 吴涛
{Author Address}: 215000 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-12-10
{Notes}: CN119105936A
{Abstract}: 本发明实施例提供了一种串行存在检测芯片烧录方法、装置、通信设备及存储介质,该方法包括：若接收到主设备端发送的烧录指令,将烧录数据写入至串行存在检测芯片；在完成将烧录数据写入至串行存在检测芯片的情况下,接收主设备端发送的数据读取指令；在接收到主设备端发送的数据读取指令的情况下,获取串行存在检测芯片中的烧录数据；根据串行存在检测芯片中的烧录数据和通过主设备端获取到的烧录数据,确定串行存在检测芯片烧录是否成功。本发明通过仅对串行存在检测芯片进行烧录,即使串行存在检测芯片烧录失败,也只会损失串行存在检测芯片,而不会影响内存条和内存条上安装的其他电子元件,解决了存在较大物料损耗和工程浪费的问题。
{Subject}: 1.一种串行存在检测芯片烧录方法,其特征在于,应用于微控制单元,所述微控制单元通过串行外设接口与主设备端建立通信连接,所述微控制单元通过内部集成电路接口与串行存在检测芯片建立通信连接,所述方法包括：预先通过所述主设备端获取烧录数据；若接收到所述主设备端发送的所述烧录指令,将所述烧录数据写入至所述串行存在检测芯片；在完成将所述烧录数据写入至所述串行存在检测芯片的情况下,接收所述主设备端发送的数据读取指令；在接收到所述主设备端发送的所述数据读取指令的情况下,获取所述串行存在检测芯片中的烧录数据；根据所述串行存在检测芯片中的烧录数据和通过所述主设备端获取到的烧录数据,确定所述串行存在检测芯片烧录是否成功。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路生产测试工装
{Author}: 刘冬;曹倩
{Author Address}: 221600 江苏省徐州市沛县经济开发区沛公路北侧、汉润路东侧科技创业园6号楼323室
{Subsidiary Author}: 徐州智汇谷半导体科技研究院有限公司
{Date}: 2024-12-10
{Notes}: CN119104873A
{Abstract}: 本申请提出一种集成电路生产测试工装,包括：壳体、输送机构、多个夹具机构和测试机构,其中,壳体的两端与上部呈开放式结构设置；输送机构安装在壳体上；多个夹具机构分别与输送机构连接,夹具机构包括连接板、基板和两个弹性夹持件,其中,连接板设置在输送机构的输送链上；基板安装在连接板上；两个弹性夹持件对称设置在基板上。本申请实施例的集成电路生产测试工装,借助多个测试组件同时对集成电路上的点位进行测试,测试过程中无需更换测试点位,避免了因测试组件与集成电路之间发生滑动,而造成集成电路引脚间短路的情况出现,另外,能够实现流水线上检测作业,适用于普测的测试方式,使得测试数据更加具有代表性。
{Subject}: 1.一种集成电路生产测试工装,其特征在于,包括：壳体、输送机构、多个夹具机构和测试机构,其中,所述壳体的两端与上部呈开放式结构设置；所述输送机构安装在所述壳体上；多个所述夹具机构分别与所述输送机构连接,所述夹具机构包括连接板、基板和两个弹性夹持件,其中,所述连接板设置在所述输送机构的输送链上；所述基板安装在所述连接板上；两个所述弹性夹持件对称设置在所述基板上；所述测试机构设置在所述输送机构的上方,所述测试机构包括支架、第一往复驱动模组、多个基台、多个第二往复驱动模组和多个测试组件,其中,所述支架安装在所述壳体上；所述第一往复驱动模组设置在所述支架上；多个所述基台安装在所述第一往复驱动模组对应的第一滑台上；多个所述第二往复驱动模组安装在对应的所述基台上；多个所述测试组件设置在对应的所述第二往复驱动模组的第二滑台上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体封装结构及其形成方法
{Author}: 陈建宏
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-12-10
{Notes}: CN119110597A
{Abstract}: 本公开的各个实施例针对包括位于基底结构上面的第一集成电路(IC)芯片的半导体封装结构。电IC芯片位于基底结构上面,并且设置在第一IC芯片周围。电IC芯片电耦合至第一IC芯片。光子IC芯片位于基底结构上面,并且电耦合至电IC芯片。光子IC芯片配置为接收输入光信号。光子IC芯片与电IC芯片相邻。本申请的实施例还涉及半导体封装结构及其形成方法。
{Subject}: 1.一种半导体封装结构,包括：第一集成电路(IC)芯片,位于基底结构上面；电集成电路芯片,位于所述基底结构上面并且设置在所述第一集成电路芯片周围,其中,所述电集成电路芯片电耦合至所述第一集成电路芯片；以及光子集成电路芯片,位于所述基底结构上面并且电耦合至所述电集成电路芯片,其中,所述光子集成电路芯片配置为接收输入光信号,其中,所述光子集成电路芯片与所述电集成电路芯片相邻。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 混合绝缘体上半导体衬底、集成电路器件及其制造方法
{Author}: 徐鸿文;张鸿章;卢玠甫
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-12-10
{Notes}: CN119108413A
{Abstract}: 一种制造混合SOI衬底的方法,包括在半导体本体上外延生长牺牲层,然后外延生长上部半导体层。牺牲层可以是重掺杂的半导体。重掺杂允许牺牲层被选择性地蚀刻,同时使上部半导体层基本上完好无损。掩蔽半导体本体的SOI区,同时从半导体本体的外围区蚀刻上部半导体层和牺牲层。然后生长体半导体以替换外围区上的蚀刻层。穿过SOI区中的上部半导体层形成开孔,并且从上部半导体下方蚀刻牺牲层。然后可以用电介质填充开孔,从而在SOI区中的上部半导体层下方留下空腔。本申请的实施例还公开了混合绝缘体上半导体衬底、集成电路器件及其制造方法。
{Subject}: 1.一种混合绝缘体上半导体衬底,包括：半导体衬底,其中,所述半导体衬底包括第一区和第二区；上部半导体层,位于所述第一区中,其中,所述上部半导体层通过空腔与所述半导体衬底分离；以及块体半导体层,位于所述第二区中的所述半导体衬底上方,其中,所述块体半导体层从所述空腔下方的一高度延伸到所述上部半导体层的上表面一高度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 生成电路布局图的方法、计算机存储媒体及电子设计系统
{Author}: 兰吉特库马尔;穆罕默德扎克里亚瓦奈卡
{Author Address}: 中国台湾新竹科学工业园区新竹市力行六路八号
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-12-10
{Notes}: CN119106652A
{Abstract}: 本发明提供一种生成集成电路布局图的方法,所述方法包括在胞元中布置第一列及第二列栅极区。第一列具有从第一栅极区延伸到最后栅极区且等于栅极区间距的第一倍数的第一宽度。第二列具有从第一栅极区延伸到最后栅极区且等于栅极区间距的第二倍数的第二宽度,第二倍数大于第一倍数。所述方法包括通过沿着第一列的第一栅极区及最后栅极区延伸第一及第二区段以及沿着第二列的第一栅极区及最后栅极区延伸第三及第四区段来界定第一至第四胞元边界区段,由此,基于第一区段与第三区段彼此不对齐或第二区段与第四区段彼此不对齐中之一者或两者,边界为非矩形,以及将胞元存储于存储装置中。
{Subject}: 1.一种生成集成电路布局图的方法,其特征在于,包括：在胞元中布置第一列栅极区,所述第一列栅极区具有从所述第一列栅极区的第一栅极区延伸到最后栅极区的第一宽度,由此所述第一宽度等于栅极区间距的第一倍数；在所述胞元中邻近所述第一列栅极区布置第二列栅极区,所述第二列栅极区具有从所述第二列栅极区的第一栅极区延伸到最后栅极区的第二宽度,由此所述第二宽度等于所述栅极区间距的第二倍数,所述第二倍数大于所述第一倍数；通过以下方式界定所述胞元的边界的第一区段、第二区段、第三区段及第四区段：沿着所述第一列栅极区的所述第一栅极区延伸所述第一区段,沿着所述第一列栅极区的所述最后栅极区延伸所述第二区段,沿着所述第二列栅极区的所述第一栅极区延伸所述第三区段,以及沿着所述第二列栅极区的所述最后栅极区延伸所述第四区段,由此基于所述第一区段与所述第三区段彼此不对齐或所述第二区段与所述第四区段彼此不对齐中的一者或两者,所述胞元的所述边界为非矩形；以及将所述胞元的集成电路布局图存储于存储装置中。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于H桥的电机控制方法、装置、电子设备及存储介质
{Author}: 徐彬;仲钊敏;颜峻
{Author Address}: 215000 江苏省苏州市苏州工业园区金鸡湖大道1355号国际科技园144-001单元
{Subsidiary Author}: 苏州珂晶达电子有限公司
{Date}: 2024-12-10
{Notes}: CN119109360A
{Abstract}: 本发明公开了基于H桥的电机控制方法、装置、电子设备及存储介质。电机根据磁极划分为第一象限、第二象限、第三象限和第四象限,在各象限内控制方法包括：延迟阶段,获取预设电压阈值和电机的反向电动势,根据反向电动势判断电机当前所处象限,并根据电机当前所处象限、反向电动势和预设电压阈值确定电机的换向时间；驱动阶段,在换向时间导通与电机当前所处象限对应的H桥电路的桥臂,以增大电机的驱动电流；泄放阶段,控制H桥电路对电机的反向电动势进行泄放,以减小电机的驱动电流；其中,驱动阶段的驱动电流和泄放阶段的驱动电流构成三角波电流。本发明实施例的方法能够避免电磁干扰对电机的影响,提高电机驱动效率,降低电机匀速控制成本。
{Subject}: 1.一种基于H桥的电机控制方法,其特征在于,所述电机根据磁极划分为第一象限、第二象限、第三象限和第四象限,所述电机的各个象限均包括四个阶段；在各象限内所述控制方法包括：延迟阶段,获取预设电压阈值和所述电机的反向电动势,根据所述反向电动势判断所述电机当前所处象限,并根据所述电机当前所处象限、所述反向电动势和所述预设电压阈值确定所述电机的换向时间；驱动阶段,在所述换向时间导通与所述电机当前所处象限对应的所述H桥电路的桥臂,以使所述电机的驱动电流增大；泄放阶段,控制H桥电路对所述电机的反向电动势进行泄放,以使所述电机的驱动电流减小；其中,所述驱动阶段的驱动电流和所述泄放阶段的驱动电流构成三角波电流,以驱动所述电机；根据所述电机的有效驱动电流和所述电机的机械周期计算得到所述三角波电流的持续时间。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 脑电信号处理方法、装置、电路、系统及设备
{Author}: 孔令辉;毛静娜;张志伟;余山
{Author Address}: 100190 北京市海淀区中关村东路95号
{Subsidiary Author}: 中国科学院自动化研究所
{Date}: 2024-12-06
{Notes}: CN118605735B
{Abstract}: 本发明提供一种脑电信号处理方法、装置、电路、系统及设备,涉及脑机接口技术领域,该方法包括：基于低比特量化技术,获取当前采样周期任一通道对应的目标压缩数据；确定当前采样周期任一通道对应的目标压缩数据所属的聚类簇；获取当前处理周期任一通道对应的每一虚拟神经元的放电速率数据,进而计算得到目标受试者在当前处理周期内的意图信息。本发明提供的脑电信号处理方法、装置、电路、系统及设备,能显著降低处理高时空分辨率、高采样率的脑电信号的处理复杂度、计算资源的开销以及访存带宽需求,能降低上述脑电信号处理的数据量开销、传输带宽消耗和计算延迟,从而实现实时、低功耗的解码脑电信号的意图信息。
{Subject}: 1.一种脑电信号处理方法,其特征在于,包括：利用植入式脑电信号采集器件,按预定义的采样率采集目标受试者大脑皮质内的脑电信号,所述脑电信号包括动作电位信号；对于所述植入式脑电信号采集器件的任一通道,在确定当前采样周期结束的情况下,基于当前采样周期内所述植入式脑电信号采集器件通过所述任一通道采集到的脑电信号,获取当前采样周期所述任一通道对应的目标脑电信号,基于低比特量化技术,对当前采样周期所述任一通道对应的目标脑电信号进行压缩,获取当前采样周期所述任一通道对应的目标压缩数据；对当前采样周期所述任一通道对应的目标压缩数据进行聚类,确定当前采样周期所述任一通道对应的目标压缩数据所属的聚类簇；在确定当前处理周期结束的情况下,基于当前处理周期所述任一通道对应的每一聚类簇包括的目标压缩数据与上一处理周期所述任一通道对应的每一聚类簇包括的目标压缩数据,获取当前处理周期所述任一通道对应的每一虚拟神经元的放电速率数据,任一处理周期中包括多个采样周期；基于当前处理周期每一通道对应的每一虚拟神经元的放电速率数据,计算得到所述目标受试者在当前处理周期内的意图信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于功率模块的电路供电系统
{Author}: 庄伟东
{Author Address}: 211200 江苏省南京市溧水区秀山路9号
{Subsidiary Author}: 南京银茂微电子制造有限公司
{Date}: 2024-12-06
{Notes}: CN118572856B
{Abstract}: 本发明涉及供电系统技术领域,具体为一种用于功率模块的电路供电系统,包括保护继电器KA1、整流电路板、自动切换模块、电池组、集成电路芯片控制板、电池导热铜板、功率模块导热背板和电磁控制导热桥板模块,其特征在于：220V交流市电通过保护继电器KA1的常闭触点输入到整流电路板,所述整流电路板输出直流电DC1到自动切换模块,所述电池组输出直流电DC2并通过保护继电器KA1的常闭触点输入到自动切换模块,自动切换模块负载输出到功率模块对功率模块进行供电；本发明电路供电系统,可以在220V交流市电断电时,自动切换到电池组进行应急供电,避免功率模块突然断电。
{Subject}: 1.一种用于功率模块的电路供电系统,包括保护继电器KA1、整流电路板、自动切换模块、电池组、集成电路芯片控制板、电池导热铜板、功率模块导热背板和电磁控制导热桥板模块,其特征在于：220V交流市电通过保护继电器KA1的常闭触点输入到整流电路板,所述整流电路板输出DC1到自动切换模块,所述电池组输出DC2并通过保护继电器KA1的常闭触点输入到自动切换模块,自动切换模块对功率模块进行供电；DC1正常供电时自动切换模块控制DC1对功率模块进行供电,当DC1停止供电时,自动切换模块自动切换到DC2对功率模块进行供电；所述电池导热铜板与所述电池组导热贴合,所述功率模块导热背板与功率模块导热贴合,所述电池导热铜板与所述功率模块导热背板之间设置有电磁控制导热桥板模块,所述电磁控制导热桥板模块通过集成电路芯片控制板进行控制,集成电路芯片控制板由单片机芯片及其配合电路构成,通过编程预设控制逻辑指令,当集成电路芯片控制板发出控制信号到电磁控制导热桥板模块,会使得电磁控制导热桥板模块动作,此时电池导热铜板与功率模块导热背板之间建立导热连通,电池导热铜板和功率模块导热背板能够进行热量传递,功率模块工作产生的热量依次通过功率模块导热背板、电磁控制导热桥板模块和电池导热铜板对电池组进行保护升温；所述集成电路芯片控制板导通连接设置有水浸传感器,集成电路芯片控制板对保护继电器KA1进行控制,当水浸传感器检测到水流信号时,集成电路芯片控制板控制保护继电器KA1动作,使得保护继电器KA1的常闭触点切换为断开状态。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 高密度集成电路引线框架的溢料软化、去除一体式设备
{Author}: 苏骞;孟敏;林志林;李锋
{Author Address}: 523000 广东省东莞市塘厦镇科苑城信息产业园沙坪路2号奥美特智能产业园A栋
{Subsidiary Author}: 东莞奥美特科技有限公司
{Date}: 2024-12-06
{Notes}: CN119078063A
{Abstract}: 本发明涉及引线框架去溢料设备技术领域,尤其涉及高密度集成电路引线框架的溢料软化、去除一体式设备,包括第二支撑框架和装设在第二支撑框架上的储液槽,储液槽上转动地设有轴向水平布置且相互平行的第一转轴和第二转轴,第一转轴上装设有第一链轮,第二转轴上装设有第二链轮,第一链轮和第二链轮绕设有下半段置于储液槽内的链条；链条的各内链板上和各外链板上均固定设有并排布置的安装条,每相邻的两个安装条为一组,链条上的各组安装条均装设有用于对引线框架进行支撑的支撑部件；通过链条带动多个支撑部件间歇活动和第一输送部件对引线框架进行间歇输送相配合,以便于将引线框架逐个输送至不同的支撑部件内,实现引线框架的自动上料。
{Subject}: 1.高密度集成电路引线框架的溢料软化、去除一体式设备,其特征在于：包括第二支撑框架(91)和装设在第二支撑框架(91)上的储液槽(81),储液槽(81)上转动地设有轴向水平布置且相互平行的第一转轴(82)和第二转轴(83),第一转轴(82)上装设有第一链轮(84),第二转轴(83)上装设有第二链轮(85),第一链轮(84)和第二链轮(85)绕设有下半段置于储液槽(81)内的链条(86)；链条(86)的各内链板上和各外链板上均固定设有并排布置的安装条(87),每相邻的两个安装条(87)为一组,链条(86)上的各组安装条(87)均装设有用于对引线框架进行支撑的支撑部件；在第二支撑框架(91)的旁侧设有第一支撑框架(21),且在第一支撑框架(21)上装设有用于对待浸泡的引线框架进行间歇输送的第一输送部件(6),储液槽(81)的边缘处设有用于将输送来的引线框架导入至与之对应的支撑部件上的进料部件(818)；在储液槽(81)的边缘处装设有用于将浸泡完成的引线框架从支撑部件上水平推出的推料气缸(817),储液槽(81)远离推料气缸(817)一侧的边缘处装设有用于对浸泡完成的引线框架表面进行除液的除液机构(824),除液机构(824)与推料气缸(817)相对设置；第二支撑框架(91)的旁侧设有支撑架(1001),支撑架(1001)上依次接驳地装设有用于对浸泡软化后的引线框架进行清洗的清洗部件、用于对清洗完的引线框架进行高压喷水去溢料的高压除溢料槽(1004)以及用于对去完溢料的引线框架进行烘干的烘干槽(1005),清洗部件的进料端与除液机构(824)的出料端接驳。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 网表重构的优化方法、装置、设备及存储介质
{Author}: 莫云杰;张敏
{Author Address}: 518000 广东省深圳市南山区粤海街道高新区社区高新南一道015号国微研发大楼401
{Subsidiary Author}: 深圳市紫光同创电子有限公司
{Date}: 2024-12-06
{Notes}: CN119089833A
{Abstract}: 本发明属于集成电路技术领域,公开了一种网表重构的优化方法、装置、设备及存储介质,该优化方法包括：获取需要进行时序优化的待优化信号路径；确定具有耦合设计单元的多个待优化信号路径,其中,所述耦合设计单元同时位于所有所述待优化信号路径中；复制所述耦合设计单元,形成耦合设计单元组合；将所述耦合设计单元组合中的目标耦合设计单元移动至目标待优化信号路径中,缩小所述目标待优化信号路径对应的信号延时。本发明解决了现有技术中在对集成电路的时序性能进行优化时,采用的单元复制优化方法运行效率低下,并且具有盲目性和随机性的问题。
{Subject}: 1.一种网表重构的优化方法,其特征在于,包括：获取需要进行时序优化的待优化信号路径；确定具有耦合设计单元的多个待优化信号路径,其中,所述耦合设计单元同时位于所有所述待优化信号路径中；复制所述耦合设计单元,形成耦合设计单元组合；将所述耦合设计单元组合中的目标耦合设计单元移动至目标待优化信号路径中,缩短所述目标待优化信号路径对应的信号延时。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种EDA中分层式设计规则检查系统与方法
{Author}: 李小南;蒋若愚;俞磊
{Author Address}: 200438 上海市杨浦区国权北路1688弄68号1303室
{Subsidiary Author}: 上海芯轫科技有限公司
{Date}: 2024-12-06
{Notes}: CN119089851A
{Abstract}: 本发明公开了一种EDA中分层式设计规则检查系统与方法,用于集成电路设计的高效和精确设计规则检查。该系统通过结合初级违规检测、卷积神经网络(CNN)违规分类和高级GPU并行算法的精准分析,形成了一个多层次的检查流程。该方法首先使用基于决策树的初级违规检测模型快速筛选潜在的设计规则违规,然后通过CNN违规分类器对违规类型进行详细分类,后端设计者查看该违规类型是否清晰明了,如若不够清晰,最后利用高级GPU并行算法对违规进行精细分析,确保检查结果的准确性。本发明的系统和方法显著提升了设计规则检查的效率和准确性,通过层次化检查缩短了设计周期,具有重要的工业应用价值和市场潜力。
{Subject}: 1.一种EDA中分层式设计规则检查系统,其特征在于,包括初级违规检测模型、违规类型分类器和高级违规分析模型；其中：初级违规检测模型,采用基于决策树的深度学习算法对集成电路设计中是否存在潜在设计规则检查DRC违规进行初步筛查；违规类型分类器,使用卷积神经网络CNN对初级违规检测模型检测到的违规进行类型分类；高级违规分析模型,采用高级图像处理器GPU并行算法,进行精准的设计规则检查DRC违规分析和判断。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于共享数据库的设计规则检查验证方法
{Author}: 张江江;俞磊;李小南
{Author Address}: 200438 上海市杨浦区国权北路1688弄68号1303室(集中登记地)
{Subsidiary Author}: 上海芯轫科技有限公司
{Date}: 2024-12-06
{Notes}: CN119089852A
{Abstract}: 本发明公开了一种基于共享数据库的设计规则检查验证方法；该方法包括以下步骤：输入版图文件到共享数据库；获取设计规则文件；对共享数据库进行预处理；获取物理信息和电气信息；借助物理验证的EDA工具,检查集成电路的物理尺寸、形状和布局是否满足设计要求,同时借助电气信息,避免误报错；输出检测报告,并将结果存储在DRC结果数据库中；修正错误,并循环执行此流程,直到修正所有错误。本发明能避免一般设计规则检查验证方法中因静态计算电压而导致的过于保守的间距要求,减少误报错,进而提升面积利用率、检测准确性以及减少实际流程的周期时间。
{Subject}: 1.一种基于共享数据库的设计规则检查验证方法,其特征在于,包括以下步骤：1)输入版图文件到共享数据库；2)获取设计规则文件；3)对共享数据库进行预处理,预处理包括对版图的物理信息和电气信息进行仿真提取；4)从共享数据库中获取版图的物理信息和电气信息；5)借助物理验证的电气设计自动化EDA工具,执行设计规则检查；基于物理信息检查：集成电路的最小/最大宽度和间距规则,确保版图中的导线宽度和间距满足工艺要求,以避免制造过程中的断裂或短路；层间对齐和覆盖规则,检查不同层次之间的对齐情况,确保层与层之间的结构正确覆盖；形状和图案的完整性,确保版图中的图形形状符合设计要求,没有遗漏或错误。基于电气信息检查：连接性,确保版图中没有断路或短路,电路连接正确；器件的匹配和对称性,检查版图中的器件是否对称布置,以满足特定的电气性能要求；间距检查,确保电气连接正确,没有违反电气规则；热影响区域和电流密度的限制,评估版图中可能因热量或电流密度过高而影响性能的区域；6)输出检测报告,并将结果存储在设计规则检查DRC结果数据库中；7)修正错误,并循环执行此流程,直到修正所有错误。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 低噪声非线性校准工艺设计与镜像孪生集成电容器制造方法
{Author}: 殷万军;刘玉奎;王志宽;肖添;陈姜龙;张正元
{Author Address}: 401332 重庆市沙坪坝区西园二路98号
{Subsidiary Author}: 重庆中科渝芯电子有限公司;中国电子科技集团公司第二十四研究所
{Date}: 2024-12-06
{Notes}: CN119096725A
{Abstract}: 本发明公开低噪声非线性校准工艺设计与镜像孪生集成电容器制造方法,方法步骤为：1)模拟集成电路的P型阱上方生长场氧化层；2)在N阱上方的场氧化层上淀积多晶电容器下极板多晶膜层并实施匹配注入掺杂；3)电容器介质层生长；4)淀积多晶电容器上极板多晶膜层以及保护膜层和结构制作；低噪声低失配非线性校准工艺设计与镜像孪生集成电容器包括衬底、N型埋层,P型埋层,外延层,N型阱、P型阱、场氧化层、牺牲氧化层、栅氧化层、多晶薄膜层、二氧化硅介质层,氮氧化硅介质层,低介电系数填充膜层和金属互连膜层以及钝化层。本发明降低了寄生电容衬底噪声和串扰噪声的影响,实现了集成电容器的低噪声特性。
{Subject}: 1.低噪声非线性校准工艺设计与镜像孪生集成电容器制造方法,其特征在于,包括以下步骤：1)在衬底上制作槽隔离,然后形成N型阱区,P型阱区。2)N型阱区与P型阱区间采用场氧-截止注入隔离或槽隔离；3)在n千埃米的厚场氧化层均匀平坦区域淀积P0埃米电容器下极多晶膜层；4)对电容器下电极多晶膜层通过注入掺杂N型元素方式调整多晶膜层掺杂浓度和杂质分布；依据电路设计需要,在电容器下电极多晶膜层需要的区域通过注入掺杂N型元素方式调整孪生电容元胞C1与C2区域多晶膜层掺杂浓度和杂质分布；形成孪生电容元胞C1与C2的下电极多晶结构；5)将多晶膜层刻蚀出中心对称的元胞,依据工艺需求生长所需厚度的电容介质层,并填充步骤4)形成的孪生电容元胞之间的间隙；形成电容器下极板保护结构；6)在电容介质层上方淀积P1埃米多晶膜层,并完成N型元素注入掺杂；7)采用光刻工艺将多晶膜层刻蚀出与4)步骤形成的电容下电极对应的中心对称的元胞,该多晶膜层作为多晶电容器上极板；8)采用热氧法生长n埃米热氧化层；淀积d1埃米氮化硅介质层形成电容器上极板保护结构；9)完成双极晶体管基区和发射区注入或/和场效应晶体管源漏注入,退火激活；10)金属硅化曝光刻蚀,溅射Ti金属薄膜,电容元胞C1和元胞C2多晶硅、其他裸露的硅、多晶硅区域金属硅化后剥离未发生金属硅化反应的金属Ti；11)光刻介质层淀积、回流填充平坦化,接触孔刻蚀,钨塞填充和平坦化；12)将电容元胞C1的上电极与电容元胞C2的上电极金属互连；同时将电容元胞C1的下电极与电容元胞C2的下电极金属互连,最终形成Twin-Combined-Bridge架构单元。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于神经网络的寄生参数提取方法
{Author}: 张江江;俞磊;李小南
{Author Address}: 200438 上海市杨浦区国权北路1688弄68号1303室(集中登记地)
{Subsidiary Author}: 上海芯轫科技有限公司
{Date}: 2024-12-03
{Notes}: CN119067045A
{Abstract}: 本发明公开了一种基于神经网络的寄生参数提取方法；该方法包括：步骤1：网格化数据表示：将二维结构图案转换为网格化的密度特征表示,允许模式中包含变化数量的导体,从而大幅减少需要建模的模式数量。步骤2：神经网络模型：提出一种卷积神经网络模型,用于预测具有变化数量导体和介质的模式寄生参数。该模型能够捕捉空间信息,并通过训练技能提高寄生参数预测的准确性。步骤3：训练,包括一种特殊的损失函数,用于更准确地收敛,使模型适用于寄生参数的建模。步骤4：推理,模型在GPU服务器上的运行速度比场求解器有极大提升,同时相比基于查找表的寄生参数模型,其内存消耗可忽略不计。本发明提取集成电路的寄生参数方法高效、准确。
{Subject}: 1.一种基于神经网络的寄生参数提取方法,其特征在于,包括以下步骤：1)随机生成集成电路的二维结构图案以模拟集成电路布局,集成电路布线模式包括中轴对称,对角对称和非对称,其余特性相同,只是每一层的金属数量不同的布线属于相同模式；对于每个模式,生成具有不同数量导体的样本结构,并为每一个模式训练一个神经网络；2)将集成电路结构二维结构图案进行网格化的密度特征表示,将布局转换为高维向量,得到集成电路结构的二维矩阵；3)模型训练：以集成电路结构的二维矩阵为输入,对应的寄生参数为输出,训练基于ResNet架构的卷积神经网络模型；4)预测：输入新的二维结构图案到训练好的卷积神经网络模型中,实现待测集成电路结构寄生参数的快速预测。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种录像机及数据处理方法
{Author}: 刘伟;邵占
{Author Address}: 310051 浙江省杭州市滨江区阡陌路555号
{Subsidiary Author}: 杭州海康威视数字技术股份有限公司
{Date}: 2024-12-03
{Notes}: CN118674611B
{Abstract}: 本申请实施例提供了一种录像机及数据处理方法,涉及数据处理技术领域；其中,一种录像机,包括：主控单元用于响应于目标任务的任务执行指令,基于目标任务的参考信息,确定图像处理单元的任务执行模式,并依次获取目标任务的每一帧图像数据,按照与任务执行模式相匹配的主控单元对应的写入策略,将该帧图像数据写入公共缓存池中的缓存区域,图像处理单元用于响应于主控单元确定出任务执行模式,按照任务执行模式对应的执行策略,依次将每一帧图像数据进行图像处理,得到每一帧图像数据的处理结果,任务执行单元用于依次获取每一帧图像数据的处理结果,基于所获取到的处理结果,执行相应的任务；可见,本方案提高了录像机处理任务的效率。
{Subject}: 1.一种录像机,其特征在于,包括：主控单元、图像处理单元以及任务执行单元；所述主控单元,用于响应于目标任务的任务执行指令,基于所述目标任务的参考信息,确定所述图像处理单元的任务执行模式；以及,依次获取所述目标任务的每一帧图像数据,响应于每当获取到一帧图像数据,按照与所述任务执行模式相匹配的、所述主控单元对应的写入策略,将该帧图像数据写入公共缓存池中的缓存区域；所述参考信息为用于表征所述目标任务的图像数据的数据量的信息；所述图像处理单元,用于响应于所述主控单元确定出任务执行模式,按照所述任务执行模式对应的执行策略,依次将所述主控单元写入到所述公共缓存池的每一帧图像数据进行图像处理,得到每一帧图像数据的处理结果；所述任务执行单元,用于依次获取每一帧图像数据的处理结果,基于所获取到的处理结果,执行相应的任务；其中,所述任务执行模式包括：拷贝模式或省拷贝模式；所述拷贝模式为：通过所述图像处理单元将已写入到公共缓存池中的图像数据预先拷贝到目标内存空间,以使得所述图像处理单元能够即时释放所拷贝图像数据所占用的缓存区域的方式；或者,所述省拷贝模式为：通过所述主控单元多次申请公共缓存池中的缓存区域以进行图像数据缓存,使得等效于所述图像处理单元针对公共缓存池中的缓存区域进行即时释放的方式；其中,与所述拷贝模式相匹配的、所述主控单元对应的写入策略为：各帧图像数据共享公共缓存池中的同一缓存区域的策略；相应的,所述拷贝模式对应的执行策略为：确定所述图像处理所需的目标内存空间,将依次写入到公共缓存池中的各帧图像数据拷贝到所述目标内存空间以用于图像处理,并响应于任一帧图像数据已拷贝到所述目标内存空间,将该帧图像数据在公共缓存池中的缓存区域进行释放；或者,与所述省拷贝模式相匹配的、所述主控单元对应的写入策略为：每一帧图像数据在所述公共缓存池中均对应有各自的缓存区域的策略；相应的,所述省拷贝模式对应的执行策略为：依次读取已写入到公共缓存池中的每帧图像数据,并响应于任一帧图像数据的处理结果已得到,将该帧图像数据在公共缓存池中的缓存区域进行释放。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路版图识别方法、电子设备及存储介质
{Author}: 曹晨曦;赵西金;贾雯
{Author Address}: 518057 广东省深圳市南山区高新技术产业园南区深圳清华大学研究院大楼A302室
{Subsidiary Author}: 深圳清华大学研究院;珠海市睿晶聚源科技有限公司
{Date}: 2024-12-03
{Notes}: CN119067049A
{Abstract}: 本申请实施例提供一种集成电路版图识别方法、电子设备及存储介质,所述方法包括：获取集成电路版图中的图形,并对图形进行编码处理,得到集成电路版图的编码信息；计算集成电路版图中每种类型图形的候选锚点和多个候选基向量；基于候选锚点和多个候选基向量,确定集成电路版图的目标锚点和多个目标基向量；基于编码信息、目标锚点及多个目标基向量,确定集成电路版图的基本重复单元；基于基本重复单元、目标锚点及多个目标基向量确定集成电路版图中实例的位置。本申请实施例可以自动识别集成电路版图中的基本重复单元,有效提高了基本重复单元的标记效率。
{Subject}: 1.一种集成电路版图识别方法,应用于电子设备,其特征在于,所述方法包括：获取集成电路版图中的图形,并对所述图形进行编码处理,得到所述集成电路版图的编码信息；计算所述集成电路版图中每种类型图形的候选锚点和多个候选基向量；基于所述候选锚点和所述多个候选基向量,确定所述集成电路版图的目标锚点和多个目标基向量；基于所述编码信息、所述目标锚点及所述多个目标基向量,确定所述集成电路版图的基本重复单元；基于所述基本重复单元、所述目标锚点及所述多个目标基向量确定所述集成电路版图中实例的位置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 光子组件及其形成方法
{Author}: 余振华;夏兴国;曾智伟;吴俊毅
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-12-03
{Notes}: CN119065075A
{Abstract}: 光子组件包括复合管芯。复合管芯包括：其中包括波导和光子器件的光子集成电路(PIC)管芯；其中包括半导体器件的电子集成电路(EIC)管芯；以及接触PIC管芯的顶表面并与EIC管芯横向间隔开的嵌入式光学连接器管芯。本申请的实施例还涉及形成光子组件的方法。
{Subject}: 1.一种光子组件,包括复合管芯,其中,所述复合管芯包括：光子集成电路管芯,其中包括波导和光子器件；电子集成电路管芯,其中包括半导体器件；以及嵌入式光学连接器管芯,接触所述光子集成电路管芯的顶表面并与所述电子集成电路管芯横向间隔开。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于大数据的集成电路加工流程管理系统及方法
{Author}: 张崇武;田延娟
{Author Address}: 250200 山东省济南市章丘大学城文化路888号
{Subsidiary Author}: 山东电子职业技术学院
{Date}: 2024-12-03
{Notes}: CN119065943A
{Abstract}: 本发明涉及集成电路领域,具体为基于大数据的集成电路加工流程管理系统及方法,包括芯片加工事件获取模块、检测异常事件确定模块、重点加工环节分析模块、关联关系分析模块、抽样预警信号输出模块和调整校验模块；芯片加工事件获取模块用于获取应用DFT设计的芯片加工事件；检测异常事件确定模块用于确定存在检测异常的芯片加工事件；重点加工环节分析模块用于分析影响检测异常的重点加工环节；关联关系分析模块用于在同类芯片记录被标记为检测异常的芯片加工事件中判断加工数据与首次应用后的检测数据是否存在关联关系；抽样预警信号输出模块用于基于关联关系的存在与否对各类型芯片输出在利用DFT进行测试时的抽样预警信号。
{Subject}: 1.基于大数据的集成电路加工流程管理方法,其特征在于,包括以下分析步骤：步骤S100：获取应用DFT设计的芯片加工事件,所述芯片加工事件是指从实施DFT设计到芯片加工完成进行性能检测,再到输出检测结果为合格后首次应用的过程；提取性能检测记录的抽样数据以及首次应用后的检测数据；基于抽样数据和检测数据确定存在检测异常的芯片加工事件；步骤S200：提取检测异常芯片加工事件记录的芯片加工流程以及加工流程中记录各加工环节的加工数据；基于加工数据分析影响检测异常的重点加工环节；步骤S300：将应用同一套加工流程的芯片归为一类芯片,在同类芯片记录被标记为检测异常的芯片加工事件中判断加工数据与首次应用后的检测数据是否存在关联关系；并基于关联关系的存在与否对各类型芯片输出在利用DFT进行测试时的抽样预警信号；步骤S400：除去检测异常的芯片加工事件,标记历史记录其他芯片加工事件为常态加工事件,调整常态加工事件记录的抽样数据,验证对应芯片类型在调整后的芯片加工事件的异常检测稳定性,并反馈至加工流程管理系统。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路芯片稳态运行方法和装置
{Author}: 李卓环;蔡田田;李俊业;邵杰;陈军健;向柏澄;陶伟
{Author Address}: 510700 广东省广州市黄埔区中新广州知识城亿创街1号406房之86
{Subsidiary Author}: 南方电网数字电网研究院股份有限公司
{Date}: 2024-12-03
{Notes}: CN119066560A
{Abstract}: 本申请涉及一种集成电路芯片稳态运行方法、装置、计算机设备、计算机可读存储介质和计算机程序产品,可用于集成电路芯片技术领域。该方法包括：获取数据信息、数据类型以及数据处理任务,并识别数据特征；识别数据处理流程以及数据处理策略,并计算处理难度值；筛选目标数据信息,将各目标数据信息划分为多个数据段；将各数据段进行数据简化处理得到各目标数据段,并生成子数据处理任务；将各目标数据段进行数据划分处理,得到各数据组,并检测数据处理进度；筛选异常数据组,并调整数据处理方式,返回执行检测数据处理进度的步骤,直到各数据信息的数据处理任务处理完成。采用本方法能够提升在数据处理高峰时段的芯片稳态运行持续效果。
{Subject}: 1.一种集成电路芯片稳态运行方法,其特征在于,所述方法包括：获取芯片需要处理的每个数据信息、所述每个数据信息的数据类型以及所述每个数据信息的数据处理任务,并识别所述每个数据信息的数据特征；基于所述每个数据信息的数据处理任务以及所述每个数据信息的数据类型,识别所述每个数据信息的数据处理流程以及所述芯片对所述每个数据信息的数据处理策略,并基于所述每个数据信息的数据处理流程以及所述每个数据信息的数据处理策略,通过数据处理模型,计算所述每个数据信息的处理难度值；从所述每个数据信息中,筛选出大于处理难度阈值的目标数据信息,并基于各所述目标数据信息的数据特征以及各所述目标数据信息的数据处理任务,将各所述目标数据信息划分为多个数据段；针对每个目标数据信息,将所述目标数据信息的各数据段进行数据简化处理,得到各目标数据段,并基于所述目标数据信息的数据处理任务,生成每个目标数据段的子数据处理任务；将所述每个目标数据信息的各目标数据段,按照各所述目标数据段的子数据处理任务进行数据划分处理,得到各数据组,并实时检测各所述数据组的数据处理进度；从各所述数据组中,筛选出异常数据处理进度的异常数据组,并调整所述异常数据组的数据处理方式,返回执行所述实时检测各所述数据组的数据处理进度的步骤,直到各所述数据信息的数据处理任务处理完成。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种拟合方法
{Author}: 陈超;李翡;朱能勇
{Author Address}: 518045 广东省深圳市福田区福保街道福保社区桃花路与槟榔道交汇处西北深九科技创业园5号楼1001
{Subsidiary Author}: 深圳华大九天科技有限公司
{Date}: 2024-12-03
{Notes}: CN119067032A
{Abstract}: 本公开是关于一种拟合方法,拟合方法包括：基于集成电路仿真模型及其预设配置信息,确定目标器件的第一拟合结果；调整预设配置信息,得到目标配置信息；基于集成电路仿真模型及其目标配置信息,确定目标器件的第二拟合结果；将第二拟合结果以及第一拟合结果中与第二子温度范围对应的部分作为目标拟合结果。通过调整预设配置信息得到目标配置信息,充分考虑载流子冻析效应引起的漏极电流降低现象,使得根据目标配置信息确定的第二拟合结果能够准确描述极低温范围内漏极电流与温度的对应关系,保证了目标拟合结果能够反应目标器件的真实特性,使得目标拟合结果能够作为电路结构设计和优化的依据。
{Subject}: 1.一种拟合方法,其特征在于,所述拟合方法包括：基于集成电路仿真模型及其预设配置信息,确定目标器件的第一拟合结果,所述预设配置信息用于表征所述目标器件的电阻与温度的对应关系,所述第一拟合结果用于表征预设温度范围内所述目标器件的漏极电流与温度的初始拟合对应关系；调整所述预设配置信息,得到目标配置信息,所述目标配置信息用于表征所述目标器件的电阻与温度调整后的对应关系；基于所述集成电路仿真模型及其目标配置信息,确定目标器件的第二拟合结果,所述第二拟合结果用于表征第一子温度范围内所述目标器件的漏极电流与温度的目标拟合对应关系；将所述第二拟合结果以及所述第一拟合结果中与第二子温度范围对应的部分作为目标拟合结果；其中,所述目标器件包括金属氧化物半导体场效应晶体管的轻掺杂漏区,所述预设温度范围包括第一子温度范围和第二子温度范围,所述第一子温度范围的最大值小于或等于所述第二子温度范围的最小值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路版图与原理图一致性检查的歧义匹配方法
{Author}: 俞磊;李小南;张江江
{Author Address}: 200438 上海市杨浦区国权北路1688弄68号1303室(集中登记地)
{Subsidiary Author}: 上海芯轫科技有限公司
{Date}: 2024-12-03
{Notes}: CN119067044A
{Abstract}: 本发明公开了一种集成电路版图与原理图一致性检查的歧义匹配方法；其包括以下步骤：对电路元件做哈希处理,直到找到唯一匹配的元件,或超过哈希电路元素环境的最大限制；判定歧义匹配,从线网出发做实例匹配,从实例出发做线网匹配；若均未匹配成功,执行任意匹配,输出正确、不正确或未匹配的结果。本发明能够处理版图与原理图一致性检查中出现的电路歧义,减少任意匹配在电路比较中的占比,减少误报错与修复的人力成本和时间成本。
{Subject}: 1.一种集成电路版图与原理图一致性检查的歧义匹配方法,其特征在于,其用在集成电路版图与原理图一致性检查的电路比较阶段；其通过比较版图提取出的网表与原理图生成的网表中的网络和器件实例是否一致以确保版图实现了原理图所描述的电路设计；包括以下步骤：(1)对电路元件做哈希处理以识别和匹配电路元素,直到找到至少一对匹配的元件或超过哈希电路元素环境的最大限制；(2)判定歧义匹配从线网出发做实例匹配：将已匹配的线网作为初始匹配点,比较与之连接的实例是否匹配,读取交换列表的信息,确定实例的引脚和引脚组的可互换关系,其中：交换列表在器件识别阶段的DEVice语句扫描过程中被获取；从实例出发做线网匹配：将已匹配的实例作为初始匹配点,比较与之连接的线网是否匹配,消除电路中对称性的影响；(3)若均未匹配成功,执行任意匹配,如果找到唯一匹配的元件,则输出到正确,否则输出不正确或未匹配。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路版图识别方法、电子设备及存储介质
{Author}: 曹晨曦;赵西金;贾雯
{Author Address}: 518057 广东省深圳市南山区高新技术产业园南区深圳清华大学研究院大楼A302室
{Subsidiary Author}: 深圳清华大学研究院;珠海市睿晶聚源科技有限公司
{Date}: 2024-12-03
{Notes}: CN119067048A
{Abstract}: 本申请实施例提供一种集成电路版图识别方法、电子设备及存储介质,所述方法包括：获取集成电路版图中的图形,并对图形进行编码处理,得到集成电路版图的编码信息；基于编码信息,确定集成电路版图中多种图形的单类型投影和单类型投影的重复周期；基于单类型投影的重复周期,确定集成电路版图的潜在阵列区域；基于潜在阵列区域对集成电路版图中的图形进行多类型投影,确定目标重复周期；对潜在阵列区域进行验证,并基于目标重复周期重建集成电路版图层次。本申请实施例采用投影的方式确定集成电路版图中的重复元素,并基于重复元素对版图中的图形进行重新组织,减少了光学临近效应修正的计算量,缩短修正时间,提升了修正效果和修正效率。
{Subject}: 1.一种集成电路版图识别方法,应用于电子设备,其特征在于,所述方法包括：获取集成电路版图中的图形,并对所述图形进行编码处理,得到所述集成电路版图的编码信息；基于所述编码信息,确定所述集成电路版图中多种图形的单类型投影和单类型投影的重复周期；基于所述单类型投影的重复周期,确定所述集成电路版图的潜在阵列区域；基于所述潜在阵列区域对所述集成电路版图中的图形进行多类型投影,确定目标重复周期；对所述潜在阵列区域进行验证,并基于所述目标重复周期重建集成电路版图层次。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路布局设计优化辅助方法及系统
{Author}: 夏业艳
{Author Address}: 264000 山东省烟台市莱山区初家街道迎春大街198号宝龙广场5-1-1102
{Subsidiary Author}: 起点汇智(烟台)科技创新发展有限公司
{Date}: 2024-12-03
{Notes}: CN119067066A
{Abstract}: 本发明公开了一种集成电路布局设计优化辅助方法及系统,涉及集成电路布局设计散热辅助技术领域,该系统通过热流体仿真软件Flotherm和多物理场仿真软件COMSOL建立三维热模型,并为模型添加电子元件和材料属性,使用数据标注平台Labelbox进行标注和过滤,获取电路热管理数据；利用热传导效率Tce、散热路径优化指数Hpi和温度均匀度指数Tui进行综合计算,获取综合热量均匀度系数ZSC,初步评估热量均匀度系数ZSC,并根据评估结果生成预警信息；通过热源集中度指数Hsc和热量均匀度系数ZSC计算综合优化系数ZHR,进行二次评估,并生成优化提示信息；本系统有效提升了集成电路布局设计的热管理优化能力。
{Subject}: 1.一种集成电路布局设计优化辅助系统,其特征在于：包括电路仿真模块、特征提取模块、热量算法模块、综合分析模块和相关联分析模块；所述电路仿真模块通过热流体仿真软件Flotherm和多物理场仿真软件COMSOL仿真软件建立三维热模型,通过仿真软件为三维热模型添加电子元件和材料属性,定义仿真状态,使用软件自带的数据提取器进行提取,并将文件导出为Excel格式；所述特征提取模块用于在仿真过程中,使用数据处理工具加载Excel文件进行读取,通过数据标注平台Labelbox对读取后的仿真数据进行标注并使用筛选功能设置电路参数类型范围进行过滤获取电路热管理数据,并对电路热管理数据进行预处理；所述热量算法模块用于对预处理后的数据进行相关联性分析,利用统计与机器学习算法进行综合计算,获取热传导效率Tce、散热路径优化指数Hpi、温度均匀度指数Tui和热源集中度指数Hsc；所述综合分析模块用于将获取的热传导效率Tce、散热路径优化指数Hpi和温度均匀度指数Tui,进行相关联计算,获取综合热量均匀度系数ZSC,并与预设热量均匀阈值Z进行初步对比评估,并根据评估结果生成预警信息和开启第二评估机制；所述相关联分析模块用于依据所获取的综合热量均匀度系数ZSC和热源集中度指数Hsc进行相关联计算,获取综合优化系数ZHR,并开启第二评估机制,所述第二评估机制用于预设热量评估阈值M与所获取的综合优化系数ZHR进行二次对比评估,并根据评估结果生成预警信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 滤波器组及其控制方法、装置、电子设备
{Author}: 潘盛昌;许绍锋
{Author Address}: 518051 广东省深圳市南山区西丽街道西丽社区打石一路深圳国际创新谷六栋A座1101
{Subsidiary Author}: 深圳市广和通无线股份有限公司
{Date}: 2024-12-03
{Notes}: CN119070849A
{Abstract}: 本申请涉及一种滤波器组及其控制方法、装置、电子设备。该滤波器组,包括多个滤波单元,不同滤波单元对应的频段不同,每一个滤波单元包括：滤波器,对应目标频段,滤波器由至少两个子滤波器组成,子滤波器用于分段覆盖目标频段；开关组,与滤波器及组成滤波器的每一个子滤波器连接,用于开启滤波器或子滤波器的组合。本申请将该滤波器按照子频段分成了多个子滤波器,再将目标频段的完整滤波器和子频段的子滤波器通过开关组连接组成滤波器组合,从而可以通过只开启部分子滤波器来拉开与蜂窝频段之间的频谱间隔,提升信号的共存性,解决了如何在保证通信质量的同时,实现不同频段、不同制式之间的共存的技术问题。
{Subject}: 1.一种滤波器组,其特征在于,包括多个滤波单元,不同所述滤波单元对应的频段不同,其中,每一个所述滤波单元包括：滤波器,对应目标频段,所述滤波器由至少两个子滤波器组成,所述子滤波器用于分段覆盖所述目标频段；开关组,与所述滤波器及组成所述滤波器的每一个所述子滤波器连接,用于开启所述滤波器或所述子滤波器的组合。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路装置及其形成方法
{Author}: 苏淑慧;郑新立;徐英杰;简铎欣;林均颖;吴细闵;张聿骐;许庭祯
{Author Address}: 中国台湾新竹科学工业园区新竹市力行六路八号
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-12-03
{Notes}: CN119072226A
{Abstract}: 本发明提供一种实施例提供了用于包括具有合并区的沟渠电容结构的集成电路装置的技术和装置。填充合并区的材料不同于沟渠电容结构的电极层中所包括的材料。此外,填充合并区的材料包括热膨胀系数和弹性模量,其与沟渠电容结构的架构相结合,相对于另一具有沟渠电容结构的集成电路装置,该沟渠电容结构包括相同材料的合并区和电极层,减少集成电路装置内的热应力和/或应变。
{Subject}: 1.一种集成电路装置,其特征在于,包括：衬底；以及沟渠电容结构,位于所述衬底内,包括：多个电极层,包含第一材料,其中所述第一材料具有第一弹性模量；多个绝缘体层,散布有多个电极层；以及合并介电层,在所述多个绝缘体层的最顶部绝缘体层的共面对表面之间的合并区中包括第二材料,其中所述第二材料具有小于所述第一弹性模量的第二弹性模量。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 报文的处理方法及三层交换机、存储介质及电子设备
{Author}: 刘铮;冷大伟;陈翔;李友
{Author Address}: 215000 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-11-29
{Notes}: CN118555241B
{Abstract}: 本申请实施例提供了一种报文的处理方法及三层交换机、存储介质及电子设备,涉及通信领域,其中,该方法包括：接收集成电路芯片上送的第一报文,在缓存表不存在与第一报文携带的目的IP地址对应的表项的情况下,发送用于请求与指定IP地址对应的MAC地址的第一地址请求,缓存表用于记录IP地址和MAC地址之间的对应关系；在第一预设时间内未接收到与第一地址请求对应的应答消息的情况下,在访问控制列表中添加与指定IP地址对应的第一表项,以阻止集成电路芯片上送目的IP地址为指定IP地址、且仅从路由表中匹配到子网路由表项的报文,其中,第一表项中的报文操作包括丢弃报文,通过本申请,解决了相关技术中的报文的处理方法存在CPU资源占用率高的问题。
{Subject}: 1.一种报文的处理方法,其特征在于,应用于三层交换机,所述三层交换机包括集成电路芯片和处理器,所述集成电路芯片用于基于路由表和访问控制列表进行报文处理,所述路由表的子网路由表项用于匹配目的IP地址在所述三层交换机的三层接口的直连网段内、且所述路由表中不存在匹配的主机路由表项的报文,所述访问控制列表中的表项用于记录报文的目的IP地址和报文操作之间的对应关系,所述访问控制列表的优先级高于所述路由表；所述方法包括：通过所述处理器接收所述集成电路芯片上送的第一报文,其中,所述第一报文为从所述路由表中匹配到子网路由表项、且未从所述访问控制列表匹配到表项的报文,所述第一报文携带的目的IP地址为指定IP地址；在缓存表不存在与所述指定IP地址对应的表项的情况下,通过所述处理器向IP地址为所述指定IP地址的主机发送第一地址请求,其中,所述第一地址请求用于请求与所述指定IP地址对应的MAC地址,所述缓存表用于记录同一主机的IP地址和MAC地址之间的对应关系；在第一预设时间内未接收到与所述第一地址请求对应的应答消息的情况下,通过所述处理器在所述访问控制列表中添加与所述指定IP地址对应的第一表项,以阻止所述集成电路芯片向所述处理器上送目的IP地址为所述指定IP地址、且仅从所述路由表中匹配到子网路由表项的报文,其中,所述第一表项中的报文操作包括丢弃报文。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种恢复集成电路总线的故障的方法、装置和系统
{Author}: 徐金
{Author Address}: 215331 江苏省苏州市昆山市花桥镇金星路18号A12栋5层A004室
{Subsidiary Author}: 昆山寰安电子科技有限公司
{Date}: 2024-11-29
{Notes}: CN118643002B
{Abstract}: 本申请提供了一种恢复集成电路总线的故障的方法、装置和系统,方法包括：在确认集成电路总线故障的情况下,判断串行数据线SDA的第一电平状态；在SDA的第一电平状态处于高电平的情况下,在SDA上发送探测信息,探测信息包括开始信号、至少一个从设备中的目标从设备的设备地址,和读指令或写指令；发送探测信息后,判断SDA的第二电平状态；在SDA的第二电平状态处于高电平的情况下,在SCL上发送一个脉冲后,重复在SDA上发送探测信息并判断SDA的第二电平状态,直至SDA的第二电平状态处于低电平,或在SDA的第二电平状态处于低电平的情况下,确认集成电路总线恢复,从而高效可靠处理故障。
{Subject}: 1.一种恢复集成电路总线的故障的方法,其特征在于,所述方法应用于主设备,所述主设备连接于所述集成电路总线,所述集成电路总线包括串行数据线SDA和串行时钟线SCL,所述主设备用于通过所述集成电路总线与至少一个从设备通信,所述SDA包括高电平和低电平两种电平状态,所述方法包括：在确认所述主设备发生异常重启、通讯过程中的从设备回应未确认NACK、所述SDA的电平状态在预设时间段内保持不变中至少一种的情况下,判断所述SDA的第一电平状态；在所述SDA的所述第一电平状态处于高电平的情况下,在所述SDA上发送探测信息,所述探测信息包括开始信号和所述至少一个从设备中的目标从设备的设备地址,所述探测信息还包括读指令或写指令；在发送所述探测信息后,判断所述SDA的第二电平状态；在所述SDA的所述第二电平状态处于高电平的情况下,在所述SCL上发送一个脉冲后,重复在所述SDA上发送探测信息并判断所述SDA的所述第二电平状态,直至所述SDA的所述第二电平状态处于低电平；在所述SDA的所述第二电平状态处于低电平的情况下,确认所述集成电路总线恢复；其中,所述至少一个从设备接常电,在所述探测信息中,所述目标从设备的设备地址包括：所述至少一个从设备中设备地址最小的从设备的设备地址,所述设备地址最小的从设备与所述主设备通讯的优先级最高。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种芯片、打拍电路设计方法、装置、设备及存储介质
{Author}: 刘家旭;曾乐;刘玉琰;王柯平
{Author Address}: 510000 广东省广州市南沙区番中公路黄阁段37号2001房自编07-1
{Subsidiary Author}: 广东鸿钧微电子科技有限公司
{Date}: 2024-11-29
{Notes}: CN119047382A
{Abstract}: 本申请公开了一种芯片、打拍电路设计方法、装置、设备及存储介质,涉及集成电路技术领域,所述芯片上的预设回型区域上可以分别设定信号传输起点以及信号传输终点,将信号传输起点作为打拍电路的起点,将信号传输终点作为打拍电路的终点,并形成传输距离相同的第一传输路径以及第二传输路径。又基于相同的曼哈顿距离,在第一传输路径依次设置第一组逻辑模块,以及在第二传输路径上依次设置对应且相同数量的第二组逻辑模块,使得在打拍电路中从信号传输起点至各级对应的逻辑模块的信号时序相同,减少信号传输至各级逻辑模块的过程中所花费的整体时间,提升了芯片的打拍电路中的信号传输频率。
{Subject}: 1.一种芯片,其特征在于,所述芯片包括：信号传输起点、信号传输终点以及若干个逻辑模块；所述信号传输起点与所述信号传输终点设置于芯片的预设回型区域上,并在所述预设回型区域上形成传输距离相等的第一传输路径以及第二传输路径；各所述逻辑模块等分为两组,第一组各所述逻辑模块设置于所述第一传输路径,第二组各所述逻辑模块设置于所述第二传输路径,第一组各所述逻辑模块与第二组各所述逻辑模块一一对应,对应的各所述逻辑模块至所述信号传输起点之间的曼哈顿距离相同。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 湿法蚀刻方法
{Author}: 唐磊;邱宗钰;陈庆鸿
{Author Address}: 100088 北京市海淀区西土城路1号院6号楼4层405
{Subsidiary Author}: 北京时代全芯存储技术股份有限公司
{Date}: 2024-11-29
{Notes}: CN119049965A
{Abstract}: 本发明提供一种湿法蚀刻方法,属于集成电路制造领域。本发明的湿法蚀刻方法包括：半导体组件形成步骤：在晶圆的半导体衬底上形成半导体组件；蚀刻液更换步骤：更换酸槽中的蚀刻液；以及蚀刻步骤：通过导管将酸槽中的蚀刻液引导至喷头,并通过喷头将蚀刻液喷洒至晶圆的表面,同时平台带动晶圆旋转,从而对半导体组件进行蚀刻,在半导体组件上形成接触孔洞；以及关键孔洞形成步骤：在接触孔洞中填充多晶硅,形成钥匙孔,并通过钥匙孔形成关键孔洞；根据关键孔洞的直径确定蚀刻步骤中的蚀刻时间,并且蚀刻时间为固定值。通过本发明的湿法蚀刻方法,能够确保在不同时间制造的产品的关键孔洞的CD都不超出规格范围,从而提高产品的良率和性能。
{Subject}: 1.一种湿法蚀刻方法,其特征在于,所述湿法蚀刻方法使用的湿法蚀刻装置(100)包括：腔室(1),设置在所述腔室(1)底部的用于放置晶圆(2)的平台(3),设置在所述腔室(1)顶部的用于向所述晶圆(2)喷洒蚀刻液的喷头(4),设置在所述腔室(1)之外的用于存放所述蚀刻液的酸槽(5),连接所述喷头(4)和所述酸槽(5)的导管(6),以及设置在所述平台(3)周围的废液收集部件(7),所述湿法蚀刻方法包括：半导体组件形成步骤：在所述晶圆(2)的半导体衬底(10)上形成半导体组件(20)；蚀刻液更换步骤：更换所述酸槽(5)中的所述蚀刻液；蚀刻步骤：通过所述导管(6)将所述酸槽(5)中的所述蚀刻液引导至所述喷头(4),并通过所述喷头(4)将所述蚀刻液喷洒至所述晶圆(2)的表面,同时所述平台(3)带动所述晶圆(2)旋转,从而对所述半导体组件(20)进行蚀刻,在所述半导体组件(20)上形成接触孔洞(16)；以及关键孔洞形成步骤：在所述接触孔洞(16)中填充多晶硅,形成钥匙孔,并通过所述钥匙孔形成关键孔洞；根据所述关键孔洞的直径确定所述蚀刻步骤中的蚀刻时间t,并且所述蚀刻时间t为固定值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种振荡器电路和集成电路芯片
{Author}: 霍显杰;邢菲菲
{Author Address}: 610096 四川省成都市自由贸易试验区成都高新区天府五街200号菁蓉汇5号楼B区8层803、804室
{Subsidiary Author}: 成都极海科技有限公司
{Date}: 2024-11-29
{Notes}: CN119051596A
{Abstract}: 本申请实施例提供了一种振荡器电路和集成电路芯片。该振荡器电路包括：电压控制单元、电容充放电单元、比较器单元和逻辑单元,所述电压控制单元电连接至第一电位提升单元,所述比较器单元电连接至第二电位提升单元,所述逻辑单元电连接至第三电位提升单元。本申请实施例提供的技术方案中,PVT的变化导致振荡器电路中电源电压端到真实地的总电流加大,由于总电流加大时,电压控制单元与第一电位提升单元之间的参考地节点的电压、比较器单元与第二电位提升单元之间的参考地节点的电压以及逻辑单元与第三电位提升单元之间的参考地节点的电压也会被相应抬高,从而降低了电源电压端到参考地的电压,进而降低了振荡器电路的功耗。
{Subject}: 1.一种振荡器电路,其特征在于,包括：电压控制单元、电容充放电单元、比较器单元和逻辑单元,所述电压控制单元电连接至第一电位提升单元,所述比较器单元电连接至第二电位提升单元,所述逻辑单元电连接至第三电位提升单元,所述第一电位提升单元、所述第二电位提升单元和所述第三电位提升单元均电连接至真实地；所述电压控制单元,用于根据所述逻辑单元输出的第一反馈控制信号和第二反馈控制信号,向所述比较器单元的负极性端输出第一输入信号；所述电容充放电单元,用于根据所述逻辑单元输出的第一反馈控制信号,向所述比较器单元的正极性端输出第二输入信号；所述比较器单元,用于根据所述第一输入信号和所述第二输入信号,向所述逻辑单元输出比较信号；所述逻辑单元,用于根据所述比较信号向所述电压控制单元输出所述第一反馈控制信号和所述第二反馈控制信号以及向所述电容充放电单元输出所述第一反馈控制信号,并输出振荡信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 风险智能卡的识别方法、系统、计算机设备及存储介质
{Author}: 周硕;王孟觉
{Author Address}: 518000 广东省深圳市前海深港合作区前湾一路1号A栋201室(入驻深圳市前海商务秘书有限公司)
{Subsidiary Author}: 深圳市优友互联股份有限公司
{Date}: 2024-11-29
{Notes}: CN119051867A
{Abstract}: 本发明公开了一种风险智能卡的识别方法、系统、计算机设备及存储介质,包括：根据待识别智能卡的智能卡信息和公钥进行加密得到签名文件；将智能卡信息的明文和签名文件存储于待识别智能卡中；利用预存的私钥对读取的待识别智能卡的签名文件进行解密,得到解密后的智能卡信息；根据读取的智能卡信息的明文与解密后的智能卡信息对待识别智能卡进行风险验证；若风险验证未通过,则确定待识别智能卡为风险智能卡。本发明根据智能卡的智能卡信息对智能卡进行风险验证,可以有效快速的对待识别智能卡进行风险验证,识别出风险智能卡,进而有效阻止风险智能卡的流通和使用,降低诈骗犯罪等非法活动所带来的风险。
{Subject}: 1.一种风险智能卡的识别方法,其特征在于,所述方法包括：根据待识别智能卡的智能卡信息和公钥进行加密,得到签名文件；将所述待识别智能卡的智能卡信息的明文和签名文件存储于所述待识别智能卡中；通过读取获取所述待识别智能卡的智能卡信息的明文和签名文件；利用对应预存的私钥对读取的所述待识别智能卡的签名文件进行解密,得到解密后的智能卡信息；根据读取的智能卡信息的明文与解密后的智能卡信息对所述待识别智能卡进行风险验证；若风险验证未通过,则确定所述待识别智能卡为风险智能卡。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 印制电路板和印制电路板的制备方法及集成电路
{Author}: 郭国栋;周进群
{Author Address}: 214142 江苏省无锡市新吴区长江东路18号
{Subsidiary Author}: 无锡深南电路有限公司
{Date}: 2024-11-29
{Notes}: CN119053009A
{Abstract}: 本申请提供了一种印制电路板和印制电路板的制备方法及集成电路,其中印制电路板包括：基板,所述基板的一侧端面上设置有第一导电图层；引脚,所述引脚设置于所述第一导电图层远离所述基板的一侧端面上；阻焊油墨层,所述阻焊油墨层设置于所述第一导电图层远离基板的端面上；其中,所述引脚突出于所述阻焊油墨层设置。通过上述方式,通过引脚突出于阻焊油墨层设置,使得印制电路板和大功率外部部件之间可为冷却液或冷却风提供流动空间,使得大功率外部部件与印制电路板连接的区域进行立体全向散热,从而防止印制电路板出现局部过热,导致与大功率外部部件连接异常。
{Subject}: 1.一种印制电路板,其特征在于,所述印制电路板包括：基板,所述基板的一侧端面上设置有第一导电图层；引脚,所述引脚设置于所述第一导电图层远离所述基板的一侧端面上；阻焊油墨层,所述阻焊油墨层设置于所述第一导电图层远离基板的端面上；其中,所述引脚突出于所述阻焊油墨层设置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于半导体集成电路封装处理中的引线焊接设备
{Author}: 华传欣;梁刚
{Author Address}: 518000 广东省深圳市宝安区航城街道三围社区固戍红湾股份公司A栋503
{Subsidiary Author}: 深圳嘉澜微电子有限公司
{Date}: 2024-11-26
{Notes}: CN119016827A
{Abstract}: 本发明属于半导体集成电路封装处理中的引线焊接技术领域,尤其涉及一种基于半导体集成电路封装处理中的引线焊接设备,包括：底座,底座的顶部设有移动板,移动板的顶部开设有滑动槽三,滑动槽三内对称滑动安装有挤压板,挤压板的顶部对称转动安装旋转板,旋转板上螺纹安装有螺纹杆三,螺纹杆三的顶端固定安装有旋钮,螺纹杆三的底端转动安装有下压板；本发明可以将电路板牢牢固定在移动板的顶部,使得在焊接时,电路板不会出现偏移的现象,还可以根据电路板需要进行焊接位置随意调整电路板的位置,可以对需要进行焊接的位置进行打磨,确保焊接部位干净、无氧化和污垢,可以提高焊接的质量和可靠性。
{Subject}: 1.一种基于半导体集成电路封装处理中的引线焊接设备,其特征在于,包括：底座(1),所述底座(1)的顶部设有移动板(5),所述移动板(5)的顶部开设有滑动槽三(11),所述滑动槽三(11)内对称滑动安装有挤压板(12),所述挤压板(12)的顶部对称转动安装旋转板(15),所述旋转板(15)上螺纹安装有螺纹杆三(16),所述螺纹杆三(16)的顶端固定安装有旋钮(17),所述螺纹杆三(16)的底端转动安装有下压板(18)；动力组件,所述动力组件位于底座(1)内,并用于驱动移动板(5)前后左右移动；驱动组件,所述驱动组件位于滑动槽三(11)内,并用于驱动两个挤压板(12)相互靠近或相互远离；L形杆(20),所述L形杆(20)固定安装在底座(1)的顶部且位于移动板(5)的一侧,所述L形杆(20)上固定安装有液压缸(21),所述液压缸(21)的输出端固定安装有矩形块(22),所述矩形块(22)的一侧转动安装有转盘(23),所述转盘(23)的周侧固定安装有圆杆(24)和焊接头(25),所述圆杆(24)内开设有矩形槽(26),所述矩形槽(26)内滑动安装有滑动杆(27),所述滑动杆(27)的顶端固定安装有与矩形槽(26)内壁固定的弹簧一(28),所述滑动杆(27)的底端固定安装有微型电机(29),所述微型电机(29)的输出端固定安装有打磨块(30)；限位组件,所述限位组件位于矩形块(22)内,并用于对转盘(23)进行限位。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 检测区域形成方法、晶粒表面检测方法和晶粒表面热点判断方法
{Author}: 王磊;陈剑锋;郑鹏;林春;贺珊
{Author Address}: 361000 福建省厦门市思明南路422号
{Subsidiary Author}: 厦门大学
{Date}: 2024-11-26
{Notes}: CN119024006A
{Abstract}: 本申请公开了检测区域形成方法、晶粒表面检测方法和晶粒表面热点判断方法。检测区域形成方法为在集成电路版图上选择表征区域并由各表征区域形成检测区域；其中,表征区域用于表征具有相似结构的局部区域,局部区域的尺寸在0.5微米至50微米范围内。晶粒表面检测方法使用上述检测区域形成方法形成的检测区域对晶粒表面进行形貎检测。晶粒表面热点判断方法依据形貎检测的结果判断是否存在热点。采用上述方法,相较于现有技术,具有更高的检测压缩比,更有利于在产线上普及应用分辨率高的检测手段。
{Subject}: 1.检测区域形成方法,其用于确定对经过CMP加工后的晶粒进行表面检测时的检测区域,其特征是,在集成电路版图上选择表征区域并由各表征区域形成检测区域；所述表征区域用于表征具有相似结构的局部区域,所述局部区域X轴和Y轴的尺寸在0.5微米至50微米范围内。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 光学器件及其制造方法
{Author}: 陈明发;蔡志宗;徐国晋
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-11-26
{Notes}: CN119024487A
{Abstract}: 提出了光学器件及其制造方法,其中反射镜结构与光学中介层一起使用。在实施例中,方法图案化衬底以形成具有侧壁的凹槽,在侧壁上形成反射镜涂层,沉积并且图案化材料以形成与反射镜涂层相邻的第一波导,并且在第一波导上方接合光学中介层。
{Subject}: 1.一种制造光学器件的方法,所述方法包括：图案化第一衬底以形成具有侧壁的凹槽；在所述侧壁上形成反射镜涂层；沉积并且图案化材料以形成与所述反射镜涂层相邻的第一波导；以及在所述第一波导上方接合光学中介层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种布线前静态时序分析方法及其装置
{Author}: 郭崎;贺文凯;李夏青;韩沛轶;张蕊;郝一帆;文渊博;杨哲铭;胡杏;杜子东
{Author Address}: 100080 北京市海淀区中关村科学院南路6号
{Subsidiary Author}: 中国科学院计算技术研究所
{Date}: 2024-11-26
{Notes}: CN119026543A
{Abstract}: 本申请公开了一种布线前静态时序分析方法及其装置,方法包括：将布线前的集成电路进行基于图的建模,将电路进行网络划分,输出电路的网络级建模结果；从布线前电路数据中提取网络延迟预测特征集；根据网络延迟预测特征集,采用分布式梯度增强库,构建网络延迟预测模型,输出不同工作条件下的网络延迟预测结果；基于网络级建模结果及各工作条件下的网络延迟预测结果,采用线性复杂度算法计算到达时间及松弛,输出最终的布线前静态时序分析结果。本发明在多设计模式下以高精度一致地获得静态时序分析结果,本发明方法具有鲁棒的可泛化性。
{Subject}: 1.一种布线前静态时序分析方法,其特征在于,所述方法包括：建模步骤：将布线前的集成电路进行基于图的建模,将所述电路进行网络划分,输出所述电路的网络级建模结果,其中,所述网络包括：驱动单元、互连线和接收引脚；特征提取步骤：从布线前电路数据中提取网络延迟预测特征集,其中,所述预测特征集的时序特征包括：参考延迟和输入压摆；网络延迟预测步骤：根据所述网络延迟预测特征集,采用分布式梯度增强库,构建网络延迟预测模型,输出不同工作条件下的网络延迟预测结果；时序结果计算步骤：基于所述网络建模结果及各工作条件下的所述网络延迟预测结果,采用线性复杂度算法计算到达时间及计算松弛,输出最终的布线前静态时序分析结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种单元测试方法和装置
{Author}: 吴昭怡;钱翊仁;梁晓键;程雷
{Author Address}: 350003 福建省福州市鼓楼区软件大道89号福州软件园A区31号楼5层503室
{Subsidiary Author}: 福州立芯科技有限公司
{Date}: 2024-11-26
{Notes}: CN119026548A
{Abstract}: 本发明公开了一种单元测试方法和装置,应用于集成电路设计规则检查,所述方法包括获取设计规则文件中的目标规则部分,其中,目标规则部分包括常数参数和可变值参数；基于常数参数和可变值参数生成测试图形；按照预设规则对测试图形的图形属性进行定义描述,以使得测试图形属性与常数参数和可变值参数进行匹配；基于定义描述和预期违例个数批量生成文本文件；将批量生成的文本文件转换为EDA输入文件和图片文件,并基于文本文件和EDA输入文件批量构造测试用例；使用测试用例函数对测试用例进行测试。本发明用于自动化设计单元测试用例和批量验证,显著提高了测试效率和准确性,减少了人工设计测试用例的时间成本。
{Subject}: 1.一种单元测试方法,其特征在于,应用于集成电路设计规则检查,所述方法包括：获取设计规则文件中的目标规则部分,其中,所述目标规则部分包括常数参数和可变值参数；基于所述常数参数和所述可变值参数批量生成测试图形；按照预设规则对批量生成的所述测试图形的图形属性进行定义描述,并使得所述图形属性与所述常数参数和所述可变值参数进行匹配；基于所述定义描述和预期违例个数批量生成文本文件；将批量生成的所述文本文件转换为EDA输入文件和图片文件,并基于所述文本文件和所述EDA输入文件批量构造测试用例,其中,所述图片文件为根据所述文本文件生成的图形；使用测试用例函数对所述测试用例进行测试。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路的版图设计方法、装置、设备和介质
{Author}: 王娇妹;刘洪华;刘文峰;刘白皓
{Author Address}: 519070 广东省珠海市横琴新区汇通三路108号办公608
{Subsidiary Author}: 珠海格力电器股份有限公司;珠海零边界集成电路有限公司
{Date}: 2024-11-26
{Notes}: CN119026551A
{Abstract}: 本发明实施例提供了一种集成电路的版图设计方法、装置、设备和存储介质,本发明可以通过在数据库中查询用户选择的工艺类型对应的初始保护环掩膜层间距,再预设算法对初始保护环掩膜层间距进行优化,从而根据优化后的保护环掩膜层间距生成集成电路的版图；本发明通过使用预设数据库来确定保护环掩膜层间距,由于预先在数据库中保存了不同工艺类型对应的保护环掩膜层间距,可以确保不同设计项目和不同设计师之间的一致性,减少因个人经验差异导致的设计偏差；本发明通过预设算法对初始保护环掩膜层间距进行优化,可以确保保护环的设计更加精确地满足电气性能要求。
{Subject}: 1.一种集成电路的版图设计方法,其特征在于,所述方法包括：确定用户针对所述集成电路的版图,选择的工艺类型；根据所述用户选择的工艺类型在预设数据库中查询对应的初始保护环掩膜层间距；所述预设数据库中包括不同工艺类型对应的保护环掩膜层间距；通过预设算法对所述初始保护环掩膜层间距进行优化,得到目标保护环掩膜层间距,根据所述目标保护环掩膜层间距生成所述集成电路的版图。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 芯片封装工艺缺陷快速检测方法
{Author}: 阳坚;郭丁才;龙兵轩;赵志勇;夏喜平
{Author Address}: 518000 广东省深圳市龙岗区宝龙街道宝龙社区新能源一路宝龙智造园4号厂房A栋101、201、301
{Subsidiary Author}: 深圳市芯海微电子有限公司
{Date}: 2024-11-26
{Notes}: CN119027383A
{Abstract}: 本发明涉及芯片封装技术领域,具体涉及芯片封装工艺缺陷快速检测方法,包括以下步骤：采用工业相机、光学显微镜和X射线成像系统对封装后的芯片进行多角度全方位拍摄,获取芯片表面和内部结构的图像,对获取的图像进行处理,通过深度学习算法对处理后的图像进行分析,提取缺陷特征参数并进行分类,识别出不同类型的缺陷,利用图像处理技术对分类后的缺陷进行定位,并在图像上进行标记,结合缺陷类型和位置,评估缺陷对芯片性能的影响,生成缺陷报告,根据缺陷评估结果,反馈至生产线,对封装工艺进行调整和优化,减少缺陷的产生。本发明,显著提高缺陷检测的速度和准确性,提高封装质量和生产效率,为芯片封装工艺的优化提供科学依据。
{Subject}: 1.芯片封装工艺缺陷快速检测方法,其特征在于,包括以下步骤：S1,图像采集：采用工业相机、光学显微镜和X射线成像系统对封装后的芯片进行多角度全方位拍摄,获取芯片表面和内部结构的图像；S2,图像处理：对获取的图像进行处理,包括去噪、增强和校正；S3,缺陷特征提取与分类；通过深度学习算法对处理后的图像进行分析,提取缺陷特征参数并进行分类,识别出不同类型的缺陷,包括：S31,数据准备：收集和标注缺陷图像数据,并进行预处理；S32,模型设计：通过深度学习算法设计包含卷积层、池化层、全连接层和Softmax分类层的模型架构；S33,模型训练：将图像数据划分为训练集和验证集,使用训练集进行模型训练；S34,模型验证：使用验证集评估模型性能,调整模型架构和参数；S35,缺陷检测与分类：将S2中经过处理的图像输入到训练好的模型中,进行缺陷检测与分类；S36,结果输出：输出分类结果和缺陷特征参数；S4,定位与标记：利用图像处理技术对分类后的缺陷进行定位,并在图像上进行标记；S5,缺陷评估：结合缺陷类型和位置,评估缺陷对芯片性能的影响,生成缺陷报告；S6,反馈与优化：根据缺陷评估结果,反馈至生产线,对封装工艺进行调整和优化,减少缺陷的产生。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于ViT网络的集成电路版图热点分类方法、系统
{Author}: 朱明;黄洲;陈汉;吴秀龙;吴波;陈佩飞
{Author Address}: 230601 安徽省合肥市经济技术开发区九龙路111号
{Subsidiary Author}: 安徽大学
{Date}: 2024-11-26
{Notes}: CN119027719A
{Abstract}: 本发明涉及集成电路版图热点检测技术领域,具体涉及基于ViT网络的集成电路版图热点分类方法、系统。本发明针对集成电路版图热点检测设计了由双分支提取网络部、NTransfomer编码部构成的热点检测模型；其中,双分支提取网络部能够宏观、微观两个角度提取版图的特征信息,从而增强版图细节信息的提取；NTransfomer编码部在MLP层增加了分离卷积层,能够学习到有效的特征表示、以更好地进行分类；经过实验验证,本发明相较于现有技术的方法,在部分指标上有一定的提升。本发明解决了现有深度学习方法在集成电路版图热点检测应用时部分指标数值偏低的问题。
{Subject}: 1.一种基于ViT网络的集成电路版图热点分类方法,其特征在于,包括以下步骤：步骤一,获取版图热点历史数据集,并对其进行预处理以提高质量；步骤二,将步骤一中经过预处理的版图热点历史数据集划分为训练集和测试集；步骤三,使用步骤二中的训练集对预构建的热点检测模型进行训练、使用步骤二中的测试集对训练后的热点检测模型进行测试,直至找到测试性能最佳的热点检测模型；步骤四,使用步骤三中测试性能最佳的热点检测模型对待分类版图进行处理,得到对应的分类结果；其中,热点检测模型包括：双分支提取网络部、NTransfomer编码部；双分支提取网络部用于从宏观和微观两个方向提取版图特征,得到特征向量；NTransfomer编码部用于基于特征向量得到分类结果；热点检测模型的构建方法包括：将常规ViT网络的前置卷积替换成双分支提取网络部；其中,双分支提取网络包括：大尺度卷积层、改进VGG16网络层、特征融合层、特征展平层；大尺度卷积层用于提取版图的宏观特征数据；改进VGG16网络层用于提取版图的微观特征数据；特征融合层用于将版图的宏观特征数据和微观特征数据进行拼接,得到拼接后的特征；特征展平层用于将拼接后的特征展平成特征向量；在常规ViT网络的Transfomer编码部的MLP层中,在第二个线性层及其之前的Dropout层之间增加一个分离卷积层,使分离卷积层将Dropout层的输出进行卷积、并将卷积结果输入第二个线性层,形成NTransfomer编码部。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种带双色LED显示的开关机电路及应用方法
{Author}: 贺生强;陈健辉;黄宇奇;黄伟龙
{Author Address}: 518000 广东省深圳市宝安区新安街道兴东社区67区中粮创智厂区2栋1103A
{Subsidiary Author}: 深圳市迈拓斯电子信息科技有限责任公司
{Date}: 2024-11-26
{Notes}: CN119028266A
{Abstract}: 本发明涉及带双色LED显示的开关机电路及应用方法,包括电源插头、第一电源开关电路、第二电源开关电路、船型开关和开关控制电路；开关控制电路上电连接有双色LED和开关按键,第一电源开关电路通过船型开关与电源插头电连接,设定电压的输出端与开关控制电路以及双色LED供电连接；开关控制电路通过船型开关与电源插头电连接；第二电源开关电路与电源插头以及开关控制电路均电连接；本发明保留了船型开关的功能,同时在此基础上额外增加了开关按键,开关按键可以正常开关机操作的同时,通过开关按键关机时能够很好的避免造成软件程序损坏的问题,能够很好的解决当前传统开关机构架遇到的该种难题。
{Subject}: 1.一种带双色LED显示的开关机电路,其特征在于,包括电源插头、第一电源开关电路、第二电源开关电路、船型开关和开关控制电路；所述开关控制电路上电连接有双色LED和开关按键,所述双色LED用于进行状态显示,所述开关按键用于对开关控制电路输入开关控制信号；所述第一电源开关电路通过所述船型开关与所述电源插头电连接,用于将输入电压转换为设定电压,设定电压的输出端与开关控制电路以及双色LED供电连接；所述开关控制电路通过所述船型开关与所述电源插头电连接,用于接收所述船型开关的运行状态,并依据运行状态对输出信号进行控制；所述第二电源开关电路与所述电源插头以及所述开关控制电路均电连接,用于依据所述开关控制电路的控制信号对外部连接的电源系统进行电压输出控制。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 新型喷涂封装工艺
{Author}: 赵伟
{Author Address}: 215000 江苏省苏州市昆山市千灯镇黄浦江南路497号
{Subsidiary Author}: 日月新半导体(昆山)有限公司
{Date}: 2024-11-26
{Notes}: CN119028845A
{Abstract}: 本发明公开了新型喷涂封装工艺,属于芯片喷涂封装技术领域,包括如下步骤：将制造好的裸芯片准备好,在裸芯片上均匀涂抹一层光刻胶；使用光刻机对光刻胶进行曝光,通过掩模将所需的图案投射到光刻胶上；去除未固化的光刻胶部分,形成所需的开窗图案；在开窗区域喷涂塑胶,喷涂完成后,对塑胶进行固化处理,使其硬化并牢固地附着在芯片上；去除剩余的光刻胶,进行后续的封装和测试。本发明的减少了热压合模过程中产生的应力对芯片的潜在伤害,减少了键合偏移的问题,通过光刻胶引导的开窗位置减少了溢胶的情况,方便进行下一步的Trimming操作,省略了去除注塑口的步骤,进一步降低了对芯片的潜在伤害,这些改进提高了封装的质量和可靠性。
{Subject}: 1.新型喷涂封装工艺,其特征在于：包括如下步骤：S1、将制造好的裸芯片准备好,在裸芯片上均匀涂抹一层光刻胶；S2、使用光刻机对光刻胶进行曝光,通过掩模将所需的图案投射到光刻胶上；S3、去除未固化的光刻胶部分,形成所需的开窗图案；S4、在开窗区域喷涂塑胶,喷涂完成后,对塑胶进行固化处理,使其硬化并牢固地附着在芯片上S5、去除剩余的光刻胶,进行后续的封装和测试。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件及其形成方法
{Author}: 余振华;邵栋梁
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-11-26
{Notes}: CN119028913A
{Abstract}: 半导体器件包括第一半导体组件以及位于第一半导体组件上的复合接合层。复合接合层包括介电应力缓冲层和介电平坦化层,其中,介电应力缓冲层的硬度大于介电平坦化层的硬度。半导体器件还包括通过复合接合层和第二半导体组件上的绝缘接合层之间的绝缘体至绝缘体接合而接合至第一半导体组件的第二半导体组件,其中,介电平坦化层设置为复合接合层和绝缘接合层之间的界面。本申请的实施例还涉及形成半导体器件的方法。
{Subject}: 1.一种半导体器件,包括：第一半导体组件；复合接合层,位于所述第一半导体组件上,所述复合接合层包括：介电应力缓冲层；以及介电平坦化层,其中,所述介电应力缓冲层的硬度大于所述介电平坦化层的硬度；以及第二半导体组件,通过所述复合接合层和所述第二半导体组件上的绝缘接合层之间的绝缘体至绝缘体接合而接合至所述第一半导体组件,其中,所述介电平坦化层设置为所述复合接合层和所述绝缘接合层之间的界面。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 封装件及其形成方法
{Author}: 林威宏;谢棋君;罗明华;陈中志;吴欣贤
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-11-26
{Notes}: CN119028933A
{Abstract}: 封装件包括：第一封装组件；第二封装组件,通过第一多个焊料连接件接合至第一封装组件；以及第一多个间隔连接件,从第一封装组件延伸至第二封装组件。第一多个间隔连接件的间隔连接件的直径大于第一多个焊料连接件的焊料连接件的高度,并且第一多个间隔连接件包括与第一多个焊料连接件不同的材料。本申请的实施例还涉及形成封装件的方法。
{Subject}: 1.一种封装件,包括：第一封装组件；第二封装组件,通过第一多个焊料连接件接合至所述第一封装组件；以及第一多个间隔连接件,从所述第一封装组件延伸至所述第二封装组件,其中,所述第一多个间隔连接件的第一间隔连接件的直径大于所述第一多个焊料连接件的第一焊料连接件的高度,并且其中,所述第一多个间隔连接件包括与所述第一多个焊料连接件不同的材料。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 堆叠芯片结构、集成电路封装件及其形成方法
{Author}: 萧琮介;刘怡伶;文克刚;吴于贝;王良玮
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-11-26
{Notes}: CN119028950A
{Abstract}: 本文公开了用于前至前堆叠芯片/管芯的互连结构及其制造方法。示例性集成电路上系统(SoIC)包括第一管芯,第一管芯例如通过将第一管芯的第一前侧多层互连件的第一最顶部金属化层接合至第二管芯的第二前侧多层互连件的第二最顶部金属化层而与第二管芯前至前接合。通孔延伸部分穿过第一管芯的第一前侧多层互连件、穿过第一管芯的器件层、穿过第一管芯的背侧电源轨并且穿过载体衬底。背侧电源轨位于载体衬底和器件层之间,并且背侧电源轨可以是第一管芯的背侧多层互连件的部分。通孔可以连接至再分布层(RDL)结构。本申请的实施例还涉及堆叠芯片结构、集成电路封装件及其形成方法。
{Subject}: 1.一种堆叠芯片结构,包括：第一芯片,具有第一器件衬底、第一前侧互连结构和背侧互连结构,其中,所述第一器件衬底设置在所述第一前侧互连结构和所述背侧互连结构之间；第二芯片,具有第二器件衬底和设置在所述第二器件衬底上方的第二前侧互连结构,其中,所述第二前侧互连结构附接至所述第一前侧互连结构；载体衬底,附接至所述背侧互连结构；以及通孔,设置在所述第一前侧互连结构中,其中,所述通孔从所述第一前侧互连结构延伸穿过所述第一器件衬底、所述背侧互连结构和所述载体衬底。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路结构及其制造方法
{Author}: 王屏薇;李谷桓;陈瑞麟
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-11-26
{Notes}: CN119028978A
{Abstract}: 本公开实施例提供了集成电路(IC)结构,IC结构包括：半导体衬底,具有前侧和背侧；浅沟槽隔离(STI)结构,形成在半导体衬底中并且限定有源区域,其中,STI结构包括STI底面,其中,半导体衬底包括衬底底面,并且其中,STI底面和衬底底面共面；场效应晶体管(FET),位于有源区域上方并且形成在半导体衬底的前侧上；以及背侧介电层,设置在衬底底面和STI底面上。本申请的实施例还涉及制造集成电路结构的方法。
{Subject}: 1.一种集成电路结构,包括：半导体衬底,具有前侧和背侧；浅沟槽隔离结构,形成在所述半导体衬底中并且限定有源区域,其中,所述浅沟槽隔离结构包括浅沟槽隔离底面,其中,所述半导体衬底包括衬底底面,并且其中,所述浅沟槽隔离底面和所述衬底底面共面；场效应晶体管,位于所述有源区域上方并且形成在所述半导体衬底的所述前侧上；以及背侧介电层,设置在所述衬底底面和所述浅沟槽隔离底面上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件及其形成方法
{Author}: 张罗衡;苏焕杰;谌俊元;江国诚;王志豪
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-11-26
{Notes}: CN119028980A
{Abstract}: 集成电路包括具有半导体层的衬底。集成电路包括晶体管。晶体管包括位于半导体层之上的堆叠沟道、与沟道接触的第一源极/漏极区域以及与沟道接触的第二源极/漏极区域。背侧源极/漏极接触件定位在第一源极/漏极区域正下方的衬底中,并且电耦合至第一源极/漏极区域。前侧源极/漏极接触件位于第一源极/漏极区域正上方并且电耦合至第一源极/漏极区域。底部半导体结构定位在第二源极/漏极区域下方并且与半导体层接触。本申请的实施例还涉及半导体器件及其形成方法。
{Subject}: 1.一种半导体器件,包括：衬底,包括半导体层；晶体管,位于所述衬底上,并且包括：第一源极/漏极区域；第二源极/漏极区域；以及多个堆叠沟道,位于所述半导体层上方,每个在所述第一源极/漏极区域和所述第二源极/漏极区域之间延伸；底部隔离层,位于所述第一源极/漏极区域下方并且与所述第一源极/漏极区域接触；以及底部半导体结构,位于所述底部隔离层下方并且与所述底部隔离层接触,并且与所述半导体层的侧壁接触,所述底部半导体结构具有与所述半导体层不同的半导体材料。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 近端串行解串器、远端串行解串器、地址冲突解决系统及方法
{Author}: 张向力;蔡浩
{Author Address}: 200120 上海市浦东新区中国(上海)自由贸易试验区新金桥路2000弄3号9-10层
{Subsidiary Author}: 裕太微(上海)电子有限公司
{Date}: 2024-11-26
{Notes}: CN119030953A
{Abstract}: 本发明提供一种近端串行解串器、远端串行解串器、地址冲突解决系统及方法,属于通信技术领域,包括：近端串行解串器用于响应于访问请求,基于第一映射表查找对应的物理层端口,并通过查表获得的物理层端口将访问请求发送至对应的远端串行解串器；其中,第一映射表中存储有集成电路总线的虚拟地址与物理层端口的映射关系；远端串行解串器基于第二映射表查找对应的真实地址,并通过真实地址访问集成电路总线设备；其中,第二映射表中存储有集成电路总线的虚拟地址与真实地址的映射关系。有益效果：本发明通过使用虚拟地址,采用查表的方式解决车载串行解串器网络中集成电路总线地址冲突的问题,同时简化生产流程,降低成本。
{Subject}: 1.一种近端串行解串器,其特征在于,所述近端串行解串器中预置有第一映射表,所述第一映射表中存储有集成电路总线的虚拟地址与物理层端口的映射关系；所述近端串行解串器用于响应于访问请求,基于所述第一映射表查找对应的物理层端口,并通过查表获得的所述物理层端口将所述访问请求发送至对应的远端串行解串器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路器件、集成电路布局和修改集成电路布局的方法
{Author}: 陈瑞麟;张峰铭;王屏薇;吴于贝;王志庆
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-11-26
{Notes}: CN119031692A
{Abstract}: 一种集成电路(IC)器件,具有其中实现多个存储器单元的存储器区。每个存储器单元沿着第一水平方向具有第一尺寸。IC器件包括沿着第一水平方向毗邻存储器单元区的边缘区。边缘区沿着第一水平方向具有第二尺寸。第二尺寸小于或者等于第一尺寸的约4倍。通过修改第一IC布局以生成第二IC布局来形成IC器件。通过缩减边缘区沿着第一水平方向的尺寸来生成第二IC布局。本申请的实施例还提供了一种集成电路布局和修改集成电路布局的方法。
{Subject}: 1.一种集成电路器件,包括：存储器区,其中,所述存储器区包括多个存储器单元,并且其中,每个所述存储器单元沿着第一水平方向具有第一尺寸；以及边缘区,沿着所述第一水平方向毗邻所述存储器区,其中,所述边缘区沿着所述第一水平方向具有第二尺寸,并且其中,所述第二尺寸小于或者等于所述第一尺寸的约4倍。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路结构及其制造方法
{Author}: 陈瑞麟;张峰铭;王屏薇;吴于贝
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-11-26
{Notes}: CN119031693A
{Abstract}: 本公开提供了一种集成电路(IC)结构及其制造方法,该IC结构包括：半导体衬底,具有静态随机存取存储器(SRAM)区、输入/输出及外围(IOP)区域以及跨越SRAM区和IOP区之间的边缘区；浅沟槽隔离(STI)结构,形成在半导体衬底上并限定有源区；SRAM单元,形成在SRAM区内；以及背侧介电层,设置在半导体衬底的背侧上并且着落在STI结构的底表面上,其中有源区沿着第一方向纵向定向,多个栅极形成在半导体衬底上并且沿着垂直于第一方向的第二方向纵向定向,栅极沿着第一方向以节距P均匀分布,SRAM单元沿着第一方向跨越第一尺寸Ds,边缘区沿着第一方向跨越第二尺寸De,并且比率De/Ds等于2或小于2。
{Subject}: 1.一种集成电路结构,包括：半导体衬底,具有静态随机存取存储器区、输入/输出及外围区以及跨越所述静态随机存取存储器区和所述输入/输出及外围区之间的边缘区；浅沟槽隔离结构,形成在所述半导体衬底上并限定有源区；静态随机存取存储器单元,形成在所述静态随机存取存储器区内；以及背侧介电层,设置在所述半导体衬底的背侧上并且着落在所述浅沟槽隔离结构的底表面上,其中：所述有源区沿着第一方向纵向定向,多个栅极形成在所述半导体衬底上并且沿着垂直于所述第一方向的第二方向纵向定向,所述栅极沿着所述第一方向以节距P均匀分布,所述静态随机存取存储器单元沿着所述第一方向跨越第一尺寸Ds,所述边缘区沿着所述第一方向跨越第二尺寸De,并且比率De/Ds等于2或小于2。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于汗液乳酸检测的可穿戴装置及制备方法
{Author}: 林婷;龙云祥;方云生
{Author Address}: 710000 陕西省西安市雁塔西路277号
{Subsidiary Author}: 西安交通大学医学院第一附属医院
{Date}: 2024-11-22
{Notes}: CN118986282A
{Abstract}: 一种用于汗液乳酸检测的可穿戴装置及制备方法,包括乳酸检测电极,汗液刺激电极,微流控汗液收集装置,刺激出汗用水凝胶贴片,柔性集成电路及智能显示系统。乳酸检测采用三电极体系,工作电极上依次进行金纳米颗粒-普鲁士蓝/六氰合镍-乳酸氧化酶/硅烷偶联剂-PVC/DOS/THF修饰,汗液刺激电极通过施加电流作用于卡巴胆碱水凝胶促进皮肤局部出汗达30ul,汗液经过微流控装置接触乳酸检测电极,在柔性集成电路施加的连续电压下检测乳酸浓度。本发明的汗液乳酸检测设备实现了达100mmol/L的汗液乳酸高浓度监测,灵敏度为89nA/(cm2^mM),响应时间为150s,并通过汗液刺激实现了非运动出汗,适用于临床患者高浓度乳酸监测。
{Subject}: 1.一种用于汗液乳酸检测的可穿戴装置,其其特征在于：具体构成包括：电极传感阵列：包括乳酸传感工作电极、参比电极和对电极,以及进行汗液刺激的一对电极；微流控汗液收集装置：将双面医用胶带以及PET中间层逐层图案化切割形成微流控汗液收集装置,主要包括汗液入口,流动通道,汗液出口以及刺激出汗用水凝胶贴片与皮肤接触区域；微流控汗液收集装置通过医用胶带粘贴在电极传感阵列上,并与皮肤接触；汗液刺激装置：包括一对汗液刺激电极和刺激出汗用水凝胶贴片,阳极和阴极水凝胶贴片分别与电极阳极和阴极以及皮肤接触,水凝胶贴片嵌合在微流控汗液收集装置中；柔性集成电路及智能显示系统：通过软件设计柔性集成电路板,电子系统由磁簧开关和用于电源管理的稳压器组成,包括离子电泳感应,电化学检测以及BLE模块,将自定义移动应用程序用于与穿戴设备建立BLE连接,并无线获取传感器数据以进行校准和分析,充电锂纽扣电池为电子系统供电；所述各部件通过医用双面胶带进行粘贴,自上而下依次是柔性集成电路,电极传感阵列,微流控汗液收集装置；微流控汗液收集装置最底层与皮肤接触；汗液刺激装置中的刺激电极位于电极传感阵列层,通过微流控装置孔道与刺激出汗用水凝胶贴片接触,水凝胶嵌合贴片在微流控汗液收集装置中与皮肤接触；各部件与柔性集成电路数据连接,智能显示系通过BLE连接柔性集成电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 制造集成电路装置的方法
{Author}: 程晓玲;沙沙;林佳德
{Author Address}: 201203 上海市浦东新区张江高科技园区金科路2300号
{Subsidiary Author}: 日月光半导体(上海)有限公司
{Date}: 2024-11-22
{Notes}: CN118992966A
{Abstract}: 一种制造集成电路装置的方法,包括位于不同高度的第一基板部和第二基板部以及形成于两者之间的用于放置芯片和微机电系统结构的容纳区,芯片连接至第一基板部,第二基板部包括与微机电系统结构相连的通孔。该方法包括：提供第一层板,其包括第一内层、第一金属层和中间膜层；图案化第一层板以形成包括容纳区的第一图案化层板；提供第二层板,其包括第二内层、第二金属层及第三金属层；图案化第二层板以形成包括通孔的第二图案化层板；在第一图案化层板和第二图案化层板冲孔以分别形成第一定位孔和第二定位孔；将第一定位孔及第二定位孔匹配对准后将第二图案化层板和第一图案化层板压合以形成组合板。
{Subject}: 1.一种制造集成电路装置的方法,所述集成电路装置包括位于不同高度的第一基板部和第二基板部,所述第一基板部和所述第二基板部之间形成容纳区,所述容纳区用于放置芯片和微机电系统结构,所述芯片电性连接至所述第一基板部,所述第二基板部包括与所述微机电系统结构相连的通孔,其特征在于,包括：提供第一层板,其包括第一内层、第一金属层和中间膜层,所述第一金属层形成在所述第一内层的第一侧,所述中间膜层贴合于所述第一内层的与所述第一侧相对的第二侧；图案化所述第一层板以形成包括所述容纳区的第一图案化层板；提供第二层板,其包括第二内层、第二金属层及第三金属层,所述第二金属层及所述第三金属层分别形成在所述第二内层的第一侧及第二侧；图案化所述第二层板以形成包括所述通孔的第二图案化层板；在所述第一图案化层板和所述第二图案化层板冲孔以分别形成第一定位孔和第二定位孔；将所述第一定位孔及所述第二定位孔匹配对准后将所述第二图案化层板和所述第一图案化层板压合,使得所述第二图案化层板的所述第二金属层通过所述中间膜层贴合于所述第一图案化层板以形成组合板。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种电子产品芯片检测设备
{Author}: 刘瑞;丁鑫泉;刘良海
{Author Address}: 231241 安徽省合肥市肥西县花岗镇花岗新城供销社回迁门面房106
{Subsidiary Author}: 安徽省泉芯杰通信设备有限公司
{Date}: 2024-11-22
{Notes}: CN119001402A
{Abstract}: 本发明涉及电子产品芯片技术领域,且公开了一种电子产品芯片检测设备,包括固定架,固定安装在所述固定架底部的稳定支架,固定安装在所述稳定支架底部的滑轮,以及设置在所述固定架侧壁位置的加工组件,所述加工组件包括安装在固定架侧壁位置的上料机构,所述固定架的侧壁位置安装有检测机构,所述检测机构位于上料机构的右侧位置,所述固定架的侧壁位置安装有运输机构,所述运输机构的一端与上料机构相连接,所述上料机构包括侧板,所述侧板固定安装在固定架的侧壁。本发明解决了现有的电子产品芯片检测设备往往都需要人工将电子产品安放到传送带表面,该方式较为耗时,提高操作人员的工作量。
{Subject}: 1.一种电子产品芯片检测设备,包括固定架(1),固定安装在所述固定架(1)底部的稳定支架(3)；固定安装在所述稳定支架(3)底部的滑轮(2)；以及设置在所述固定架(1)侧壁位置的加工组件(4)；其特征在于：所述加工组件(4)包括安装在固定架(1)侧壁位置的上料机构(41)；所述固定架(1)的侧壁位置安装有检测机构(42),所述检测机构(42)位于上料机构(41)的右侧位置；所述固定架(1)的侧壁位置安装有运输机构(43),所述运输机构(43)的一端与上料机构(41)相连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路CP量产阶段测试温度校准方法
{Author}: 李泽;蒋信;陆园园
{Author Address}: 310006 浙江省杭州市临安区青山湖街道滨河路17号7幢
{Subsidiary Author}: 普赛微科技(杭州)有限公司
{Date}: 2024-11-22
{Notes}: CN119001403A
{Abstract}: 本发明公开了一种集成电路CP量产测试温度校准方法,包括待进行CP量产测试的同批次晶圆中任意选取两片晶圆作为第一晶圆和第二晶圆,在待校正的量产环境温度下对第一晶圆和第二晶圆划分若干测试区域并进行温度测试,以及记录并计算得到每个测试区域的温度ADC值；对第一晶圆的每个测试区域对应的芯片进行封装和验证,从而得到需补偿温度差值和温度变化时验证芯片的ADC变化差值；基于ADC变化差值计算得到第二晶圆的计算ADC值；基于补偿温度差值和计算ADC值对探针台进行温度补偿。通过同产品的晶圆测温功能和准确模拟产品量产时的环境温度状态,粗调和精调探针台温度,从而保证晶圆测试环境温度的精度。
{Subject}: 1.一种集成电路CP量产测试温度校准方法,其特征在于,包括：S1,待进行CP量产测试的同批次晶圆中任意选取两片晶圆作为第一晶圆和第二晶圆,在待校正的量产环境温度下对第一晶圆和第二晶圆划分若干测试区域并进行测试,以及记录并计算得到每个测试区域的ADC值；S2,对第一晶圆的每个测试区域对应的芯片进行封装和温度验证,从而得到需补偿温度差值和温度变化时验证芯片的ADC变化差值；S3,基于ADC变化差值计算得到第二晶圆的计算ADC值；S4,基于补偿温度差值和计算ADC值对探针台进行温度补偿从而保证晶圆测试环境温度的精度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路智能测试分析方法及系统
{Author}: 张晖
{Author Address}: 518000 广东省深圳市宝安区新安街道海滨社区甲岸南路22号易尚创意科技大厦2201
{Subsidiary Author}: 联鼎视讯科技(深圳)有限公司
{Date}: 2024-11-22
{Notes}: CN119001400A
{Abstract}: 本发明涉及电变量测量领域,尤其涉及集成电路智能测试分析方法及系统。所述方法包括以下步骤：对集成电路进行集成电路常态电磁场分析,得到集成电路常态电磁场；对集成电路进行电信号变化频度计算以及组件密度分析,得到传输电信号频度变化数据以及集成电路组件密度,并对集成电路进行组件密度影响温度模型构建,并对集成电路常态电磁场进行变温模拟,得到变温模拟电磁场；对变温模拟电磁场进行传输信号异常稳定性分析,得到传输信号异常稳定性；基于传输信号异常稳定性对集成电路进行异常集成电路获取,得到异常集成电路结果。本发明通过分析集成电路的组件密度以及电信号频度对集成电路常态电磁场的影响,进行对集成电路的智能测试。
{Subject}: 1.一种集成电路智能测试分析方法,其特征在于,包括以下步骤：步骤S1：对集成电路进行集成电路常态电磁场分析,得到集成电路常态电磁场；步骤S2：对集成电路进行电信号传输处理,得到传输电信号数据；对传输电信号数据进行电信号变化频度计算,得到传输电信号频度变化数据；步骤S3：对集成电路进行组件密度分析,得到集成电路组件密度；基于集成电路组件密度以及传输电信号频度变化数据对集成电路进行组件密度影响温度模型构建,得到组件密度影响温度模型；步骤S4：基于组件密度影响温度模型对集成电路常态电磁场进行变温模拟,得到变温模拟电磁场；对变温模拟电磁场进行传输信号异常稳定性分析,得到传输信号异常稳定性；基于传输信号异常稳定性对集成电路进行异常集成电路获取,得到异常集成电路结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种封装存能电池的处理器
{Author}: 李修录;朱小聪;尹善腾
{Author Address}: 519000 广东省珠海市香洲区前山岱山路70号2栋3楼V63(集中办公区)
{Subsidiary Author}: 广东安芯达半导体有限公司
{Date}: 2024-11-22
{Notes}: CN119003448A
{Abstract}: 本发明适用于芯片制造封装技术领域,提供了一种封装存能电池的处理器,包括：集成电路芯片；微型电池,与集成电路芯片倒装在一起；电池管理系统,与微型电池和集成电路芯片电连接；无线充电线圈。本发明通过将具有计算能力的芯片裸片与高效储能电池一同封装,有效解决了计算过程中可能出现的断电续航问题。这一设计确保了在外部电源意外断开的情况下,计算功能不受影响,从而维持系统的连续运行。不仅避免了因电源中断导致的可能数据丢失或系统故障,而且在电力供应不稳定的环境中,系统能够展现出极高的可靠性和稳定性,同时整体工作效率和用户体验得到显著提升。这种创新为需要持续运算和高可靠性的应用场景提供了坚实的技术支持。
{Subject}: 1.一种封装存能电池的处理器,其特征在于,包括：集成电路芯片；微型电池,与集成电路芯片倒装在一起,所述微型电池用于为集成电路芯片提供电能。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于细胞电生理信号测量的集成电路及测量方法
{Author}: 王力;尹祚坤;陈俊
{Author Address}: 250353 山东省济南市长清区大学路3501号
{Subsidiary Author}: 齐鲁工业大学(山东省科学院)
{Date}: 2024-11-22
{Notes}: CN119001076A
{Abstract}: 本发明属于细胞电生理信号测量领域,提供了一种用于细胞电生理信号测量的集成电路及测量方法。其中,集成电路包括探针电极模块、放大模块、滤波模块、模数转换模块及控制模块；放大模块用于以培养基溶液的电压信号为基准电压,对待测细胞的内部电压信号及外表面电压信号进行差分放大,得到差分放大的电生理信号；滤波模块用于对差分放大的电生理信号进行滤波处理；模数转换模块用于将滤波处理后的细胞电生理信号转换成数字信号并输入至控制模块；控制模块用于监控待测细胞的电生理信号变化,其能够实现对细胞电生理信号的直接测量且不影响细胞内电荷量。
{Subject}: 1.一种用于细胞电生理信号测量的集成电路,其特征在于,包括：探针电极模块、放大模块、滤波模块、模数转换模块及控制模块；所述探针电极模块包括内部探针和外部探针；所述外部探针用于采集所述待测细胞的外表面电压信号及培养基溶液的电压信号并传送至放大模块；所述内部探针刺入待测细胞的内部,且在所述控制模块的作用下,控制所述内部探针在刺激信号释放模式及生理信号采集模式之间切换；所述内部探针用于在生理信号采集模式下,采集所述待测细胞的内部电压信号并传送至放大模块；所述放大模块用于以培养基溶液的电压信号为基准电压,对所述待测细胞的内部电压信号及外表面电压信号进行差分放大,得到差分放大的电生理信号；所述滤波模块用于对所述差分放大的电生理信号进行滤波处理并传送至模数转换模块；所述模数转换模块用于将滤波处理后的细胞电生理信号转换成数字信号并输入至所述控制模块；所述控制模块用于监控待测细胞的电生理信号变化。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 钉架、霍尔电流传感器及其封装工艺
{Author}: 刘云鹏;孙剑文;卓启明
{Author Address}: 230088 安徽省合肥市高新区中安创谷一期A1栋1407室
{Subsidiary Author}: 合肥美镓传感科技有限公司
{Date}: 2024-11-22
{Notes}: CN119001171A
{Abstract}: 本申请公开了一种钉架、霍尔电流传感器及其封装工艺,属于霍尔电流传感器领域。钉架包括：第一导电段、第二导电段、第三导电段及沿第一方向延伸的开口槽,第一导电段和第三导电段分别位于开口槽在第二方向的两侧；第二导电段的两端分别与第一导电段和第三导电段在第一方向的同一端相连,且分别位于开口槽在第二方向的两侧；其中,第二导电段在开口槽的端部设有第一安装槽,第一安装槽的宽度大于开口槽的槽宽；第二导电段的外壁设置有第二安装槽。本申请通过设置第一安装槽的宽度大于开口槽的槽宽,可以增加第一安装槽的内壁周长,从而可增加第一安装槽在此处汇聚磁感应强度的能力,进一步提高霍尔电流传感器的检测精度。
{Subject}: 1.一种钉架,应用于霍尔电流传感器,其特征在于,包括：第一导电段、第二导电段、第三导电段及沿第一方向延伸的开口槽,所述第一导电段和所述第三导电段分别位于所述开口槽在第二方向的两侧；所述第二导电段的两端分别与所述第一导电段和所述第三导电段在所述第一方向的同一端相连,且分别位于所述开口槽在第二方向的两侧；其中,所述第二导电段在所述开口槽的端部设有第一安装槽,所述第一安装槽的宽度大于所述开口槽的槽宽；所述第二导电段的外壁设置有第二安装槽。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路布线的轨道分配方法、系统及介质
{Author}: 邹蒙川;蔡少伟
{Author Address}: 100190 北京市海淀区中关村南四街4号
{Subsidiary Author}: 中国科学院软件研究所
{Date}: 2024-11-22
{Notes}: CN119005111A
{Abstract}: 本发明公开了一种集成电路布线的轨道分配方法、系统及介质,属于集成电路计算机辅助设计技术领域。本方法通过读入集成电路总体布局后的电路信息,定义布线成本函数,基于布线成本函数将轨道分配优化问题建模为调度问题的数学模型；对数学模型进行调度问题求解；如果有可行解,将求出的解转化为轨道分配方案。本发明通过设定多种不同的成本函数,利用数学模型将轨道分配优化问题转化为调度问题进行求解,有效解决了线段重叠、障碍物和引脚重叠等多重成本因素考虑在内的轨道分配问题,求解速度更快,而且能够显著降低布线成本。
{Subject}: 1.一种集成电路布线的轨道分配方法,其特征在于,包括以下步骤：1)读入集成电路总体布局后的电路信息,包括待分配线段、障碍物位置和引脚位置；2)定义布线成本函数,将线长成本、线段重叠成本、引脚重叠成本和障碍重叠成本计入轨道分配中的布线成本,进行加权求和；3)基于布线成本函数,将轨道分配优化问题建模为调度问题的数学模型；4)对数学模型进行调度问题求解；5)如果有可行解,将求出的解转化为轨道分配方案。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体集成电路框架、灯光模组以及灯具
{Author}: 王森忠;谷庆芳
{Author Address}: 523000 广东省东莞市常平镇土塘工业路38号
{Subsidiary Author}: 东莞市元航精密电子科技有限公司
{Date}: 2024-11-22
{Notes}: CN119008573A
{Abstract}: 本申请公开了一种半导体集成电路框架、灯光模组以及灯具,半导体集成电路框架包括框架本体和导电片组。框架本体具有相对的第一侧壁和第二侧壁,第一侧壁设有第一容纳孔,第二侧壁设有第二容纳孔；导电片组嵌设于框架本体内,导电片组包括至少一个第一导电片和至少一个第二导电片,第一导电片和第二导电片沿半导体集成电路框架的第一方向间隔开设置,第一容纳孔和第二容纳孔中的一个与其中一个导电片相对设置,且另一个与第一导电片和第二导电片均相对,第一容纳孔和第二容纳孔均用于容纳电子元件或灯珠。与现有技术相比,在半导体集成电路框架安装有多个灯珠和多个电子元件时,如此设置可以减小半导体集成电路框架的体积大小。
{Subject}: 1.一种半导体集成电路框架,其特征在于,包括：框架本体(1),沿所述半导体集成电路框架(100)的厚度方向上,所述框架本体(1)具有相对的第一侧壁(11)和第二侧壁(12),所述第一侧壁(11)设有第一容纳孔(111),所述第二侧壁(12)设有第二容纳孔(121)；导电片组(2),所述导电片组(2)嵌设于所述框架本体(1)内,所述导电片组(2)包括至少一个第一导电片(21)和至少一个第二导电片(22),且所述第一导电片(21)和所述第二导电片(22)均适于与外部电源电连接,所述第一导电片(21)和所述第二导电片(22)沿所述半导体集成电路框架(100)的第一方向间隔开设置,所述第一容纳孔(111)和所述第二容纳孔(121)中的一个与其中一个所述导电片相对设置,且另一个与所述第一导电片(21)和所述第二导电片(22)均相对,所述第一容纳孔(111)和所述第二容纳孔(121)均用于容纳电子元件或灯珠,且电子元件和灯珠均与所述导电片电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 封装体及其形成方法
{Author}: 林瑀宏;涂纪诚;杨素纯;戴世芃;郭佑豪
{Author Address}: 中国台湾新竹市
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-11-22
{Notes}: CN119008588A
{Abstract}: 一种方法包括将第一半导体裸晶以及第二半导体裸晶接合至基板,其中间隙设置在第一半导体裸晶的第一侧壁以及第二半导体裸晶的第二侧壁之间；执行等离子体处理以利用第一掺杂剂掺杂第一半导体裸晶以及第二半导体裸晶中的每一个的顶部表面以及侧壁,其中第一侧壁中的第一掺杂剂的浓度在从第一半导体裸晶的顶部表面朝向第一半导体裸晶的底部表面的纵向方向上降低,且第二侧壁中的第一掺杂剂的浓度在从第二半导体裸晶的顶部表面朝向第二半导体裸晶的底部表面的纵向方向上降低；以及利用旋涂介电材料填充间隙。
{Subject}: 1.一种形成封装体的方法,其特征在于,包括：将一第一半导体裸晶以及一第二半导体裸晶接合至一基板,其中一间隙设置在该第一半导体裸晶的一第一侧壁以及该第二半导体裸晶的一第二侧壁之间；执行一等离子体处理以利用一第一掺杂剂掺杂该第一半导体裸晶以及该第二半导体裸晶中的每一个的数个顶部表面以及数个侧壁,其中该第一侧壁中的该第一掺杂剂的一浓度在从该第一半导体裸晶的一顶部表面朝向该第一半导体裸晶的一底部表面的一纵向方向上降低,且该第二侧壁中的该第一掺杂剂的一浓度在从该第二半导体裸晶的一顶部表面朝向该第二半导体裸晶的一底部表面的一纵向方向上降低；以及利用一旋涂介电材料填充该间隙。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 比较器电路、集成电路、电子设备及时序设计方法
{Author}: 李德建;何金媚;肖衍;陈永利;白志华;刘斌
{Author Address}: 100192 北京市海淀区西小口路66号中关村东升科技园A区3号楼
{Subsidiary Author}: 北京智芯微电子科技有限公司;清华大学
{Date}: 2024-11-22
{Notes}: CN119010859A
{Abstract}: 本发明实施例提供一种比较器电路、集成电路、电子设备及时序设计方法,属于集成电路技术领域。所述比较器电路包括：预放大器和锁存器。所述预放大器具有：放大电路,用于对采样信号进行放大；开关负载对管,用于在导通状态下控制所述锁存器进入复位阶段,其中该复位阶段被划分为复位初期阶段和复位后期阶段；以及辅助复位对管,用于在所述复位初期阶段导通以辅助所述锁存器进入复位阶段,以及在所述复位后期阶段关断以使得所述锁存器仅基于所述开关负载对管的控制而进入复位阶段。本发明实施例提供的比较器电路具有适用于高速应用下的高精度的特点。
{Subject}: 1.一种比较器电路,其特征在于,包括：前置级的预放大器；以及连接在所述预放大器的输出端的锁存器；其中,所述预放大器被配置具有：放大电路,用于对采样信号进行放大；开关负载对管,连接所述放大电路,用于在导通状态下控制所述比较器电路经所述锁存器的输出而进入复位阶段,其中该复位阶段被划分为复位初期阶段和复位后期阶段；以及辅助复位对管,连接所述开关负载对管,用于在所述复位初期阶段导通以辅助所述开关负载对管来控制所述比较器电路进入复位阶段,以及在所述复位后期阶段关断以使得所述比较器电路仅基于所述开关负载对管的控制而进入预放大阶段。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种切割热解膜集成电路封装方法
{Author}: 雍士国;苏建宇
{Author Address}: 215000 江苏省苏州市苏州工业园区苏虹西路188号
{Subsidiary Author}: 日月新半导体(苏州)有限公司
{Date}: 2024-11-22
{Notes}: CN119008498A
{Abstract}: 本发明公开了一种切割热解膜集成电路封装方法,涉及芯片封装技术领域。包括以下步骤：包括以下步骤：步骤一、产品贴膜,将热解膜贴附在产品表面,为后续切割做准备,其中,热解膜由三层结构组成,第一层为PET离型膜,PET离型膜的厚度为30-50μm；第二层为发泡型压敏胶层,发泡型压敏胶层的厚度为35-40μm；第三层为透明PET膜,透明PET膜的厚度为50-75μm。本发明设置有热解膜,热解膜可以在加热后完全失去粘性,从而实现半导体器件与胶带的自动分离,简化了制作流程,提高了生产效率和产品质量。本方案中,切割工序从原来的6道降低为3道,在提高了产品良率的同时,降低了生产成本。
{Subject}: 1.一种切割热解膜集成电路封装方法,其特征在于,包括以下步骤：步骤一、产品贴膜,将热解膜贴附在产品表面,为后续切割做准备；步骤二、产品切割,沿着切割道将产品切成单颗；步骤三、烘烤,通过高温消除热解膜粘性,便于将产品与热解膜分离。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 模拟集成电路的智能设计系统及设计方法
{Author}: 高树静;巩敦卫;房延泠;赵春亮;王迪;王志超;徐子朋;毛翠珠
{Author Address}: 266042 山东省青岛市崂山区松岭路99号
{Subsidiary Author}: 青岛科技大学
{Date}: 2024-11-22
{Notes}: CN119005091A
{Abstract}: 本发明属于模拟集成电路自动化设计领域,针对现有的基于人工智能算法的模拟集成电路设计方法,没有完整考虑设计系统的自动化实现过程,难以满足特定用户需求的问题,本发明提供一种模拟集成电路的智能设计系统及设计方法。模拟集成电路的智能设计系统,包括(1)输入界面；(2)仿真器接口单元：包括输入接口,监控接口和读取接口；(3)领域知识库：包括设计偏好分析单元、拓扑结构库、设计规则库和评价规则库；(4)仿真器；(5)智能优化算法单元；(6)结果评价和优化约束生成单元。本发明消除了设计过程的人工干预,并且人工设计规则的应用可以有效提高模拟集成电路智能优化的效率和效果。
{Subject}: 1.一种模拟集成电路的智能设计系统,其特征在于,包括以下部分：(1)输入界面：用于接收用户的电路设计信息并传递给领域知识库,所述电路设计信息至少包括所设计的电路类型、设计目标及设计偏好；(2)仿真器接口单元：包括输入接口,监控接口和读取接口；所述输入接口,与输入界面、仿真器、领域知识库分别连接,用于将用户的电路设计信息以及领域知识库根据用户偏好分析所推荐的拓扑结构转换为仿真器设置；所述监控接口：与仿真器连接,用于在仿真器运行过程中,实时监控仿真器信息,当发现仿真异常,则结束该次仿真过程；所述读取接口：与仿真器、设计结果评价单元分别连接,用于读取与设计目标相关的仿真结果,并将读取的仿真结果输出给设计结果评价单元；(3)领域知识库：包括设计偏好分析单元、拓扑结构库、设计规则库和评价规则库；所述设计偏好分析单元：与输入界面、拓扑结构库、设计规则库分别关联,用于根据用户选择的设计偏好,推荐电路拓扑结构,并从评价规则库中提取本次设计应使用的评价函数；所述拓扑结构库：还与输入界面关联,包含若干种拓扑结构,每一种电路下存放至少一种拓扑结构,不同的拓扑结构关联不同的设计偏好；所述设计规则库：与拓扑结构库、优化约束生成单元分别关联,用于对每一种电路拓扑结构,存储电路各种性能指标与设计参数之间的相关性,相关性分为不相关、正相关、负相关三种情形,相关性用于判断下一步该设计参数的优化方向；评价规则库：与设计偏好分析单元关联,用于存储评价电路性能指标的评价函数,不同的设计偏好对应不同的评价函数,函数值越大表示设计效果越好；所述评价包括评价单个性能指标的V-i函数、评价当前设计的FoM函数以及f-k函数；评价分为两个阶段,第一阶段用V-i函数评价单个性能指标；第二阶段用FoM函数以及f-k函数评价整体设计；V-i＝G-i(P-i-P-(i,level)),其中,G-i为第i个性能指标的正向或逆向,指标值越大评价越好的性能指标为正向指标,G-i＝1,指标值越小评价越好的性能指标为逆向指标,G-i＝-1；P-i为通过仿真器获得的第i个性能指标的真实值；P-(i,level)为第i个性能指标的合格值；V-i≥0时,表示第i个性能指标满足要求；否则不满足要求；其中,FoM-k指的是第k个拓扑的FoM函数,P-(ki)和P-(kj)为第k个拓扑结构的性能指标i和j的指标值,T-j和T-j分别是第i和第j个性能指标的权重,分母为m个逆向指标的加权和,分子为n个正向指标的加权和,m与n之和为第k个拓扑结构的性能指标的总数；f-k＝FoM-k-FoM-(k,pred),其中,FoM-(k,pred)为第k个拓扑结构的FoM函数标准值,当f-k≥0时,表示当前设计满足要求；否则,表示不满足要求。(4)仿真器；(5)智能优化算法单元：与优化约束生成单元和仿真器单元分别关联,用于根据优化约束和优化算法,求解设计参数,并提交给仿真器；(6)结果评价和优化约束生成单元：包括设计结果评价单元和优化空间约束生成单元；所述设计结果评价单元：与仿真器接口单元、领域知识库单元分别关联,用于读取仿真结果并调用领域知识库中的评价规则,判断当前设计是否满足要求,当评价结果不满足要求时,将评价结果提供给优化约束生成单元；当评价结果满足要求时,则结束设计,输出设计结果；所述优化空间约束生成单元：与领域知识库单元关联,用于调用设计规则库,根据评价结果与设计目标之间的设计偏差,生成设计参数的优化方向和步长,提交给智能优化算法单元进行下一步设计参数求解。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路成品检测方法
{Author}: 张泽雄
{Author Address}: 523000 广东省东莞市松山湖园区博恒二路1号9栋1206室
{Subsidiary Author}: 东莞市华视智能科技有限公司
{Date}: 2024-11-22
{Notes}: CN119007195A
{Abstract}: 本发明涉及集成电路检测技术领域,具体是一种集成电路成品检测方法；获取各个点位的分层裸片图像；将分层裸片图像分类,所述分层裸片图像类别包括良品图像和缺陷图像；将待检测的集成电路成品所属生产线上各流程子序列的全部缺陷图像存储至成品检测数据库中,筛选出待验证特征位置数据：根据成品检测数据库中待验证特征位置数据动态调整扫描电子显微镜数量以及各个扫描电子显微镜的拍摄角度；将扫描电子显微镜的图像扫描结果与成品检测数据库中的待验证特征位置数据对应的缺陷图像进行相似度对比分析,所述监控中心根据分析结果安排检验不合格的集成电路成品的修复措施；在提高了缺陷检测的覆盖范围和深度基础上,显著提升了检测效率。
{Subject}: 1.一种集成电路成品检测方法,其特征在于,包括以下步骤：步骤S1：获取待检测的集成电路成品所属生产线的流程信息,根据所述流程信息设置图像监测点位,获取各个点位的分层裸片图像；步骤S2：将各流程子序列上的分层裸片图像与经过严格检验的良品分层裸片图像进行二值对比,并根据二值对比结果确定分层裸片图像分类,所述分层裸片图像类别包括良品图像和缺陷图像；步骤S3：将待检测的集成电路成品所属生产线上各流程子序列的全部缺陷图像存储至成品检测数据库中,并对成品检测数据库中的各流程子序列的缺陷图像的缺陷区域进行特征提取,获得各缺陷图像的特征位置数据；步骤S4：获取成品检测数据库中所有特征位置数据的实时出现频率,根据所述实时出现频率从所有特征位置数据中筛选出待验证特征位置数据；步骤S5：根据成品检测数据库中待验证特征位置数据动态调整多角度SEM集成电路成品检测单元中扫描电子显微镜数量以及各个扫描电子显微镜的拍摄角度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种降低塑封厚度的封装方法
{Author}: 洪元坤;罗梦玉;李荡;任小贺;柳浩雨;付宇
{Author Address}: 451161 河南省郑州市郑州航空港经济综合实验区护航路16号兴港大厦C塔
{Subsidiary Author}: 郑州兴航科技有限公司
{Date}: 2024-11-22
{Notes}: CN119008420A
{Abstract}: 本发明公开了一种降低塑封厚度的封装方法,属于半导体集成电路封装测试领域,本方法在蚀刻框架设计和制造阶段,在芯片框架上蚀刻出略大于芯片尺寸的凹槽,将芯片贴装到凹槽内部,随后进行打线、塑封等流程,完成芯片的封装；这样,在不进一步降低晶圆减薄厚度的前提下,由于凹槽的设计,使得芯片一部分下陷至凹槽内,从而减小了露出芯片框架平面的厚度,进而满足了超薄封装加工要求；采用本方法能够在不降低晶圆减薄厚度的情况下,完成超薄QFN/DFN的封装加工,避免了由于芯片厚度非常薄导致发生裂片的风险；本方法原理简单,便于实施,产品合格率高,具有良好的推广应用价值。
{Subject}: 1.一种降低塑封厚度的封装方法,其特征在于,包括：步骤一：对芯片依次进行贴膜、减薄以及划片处理,得到待上芯的芯片；步骤二：对芯片框架进行蚀刻处理,得到具有预设深度的凹槽；步骤三：将待上芯的芯片贴装至芯片框架的凹槽中；步骤四：将贴装至凹槽中的芯片与芯片框架进行打线键合处理；步骤五：对打线后的芯片框架将进行塑封处理。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路宏布局版图生成方法、装置、系统及存储介质
{Author}: 胡建国;黄文俊;沈圣智;王雨禾;潘家锴;王正卓;黄宇轩
{Author Address}: 510275 广东省广州市新港西路135号
{Subsidiary Author}: 中山大学
{Date}: 2024-11-22
{Notes}: CN119005103A
{Abstract}: 本申请公开了一种集成电路宏布局版图生成方法、装置、系统及存储介质,其中方法包括：从版图的网表文件中获取待布局的子电路信息,所述子电路信息包括子电路参数；根据所述子电路信息,创建电路实例；根据所述电路实例,构建子电路树结构；根据所述子电路参数,确定子电路的布局区域；根据所述子电路参数以及所述子电路树结构,确定子电路的目标布局排序；以所述目标布局排序在所述布局区域中对所述子电路进行布局,得到布局结果。本申请可广泛应用于集成电路技术领域。
{Subject}: 1.一种集成电路宏布局版图生成方法,其特征在于,包括：从版图的网表文件中获取待布局的子电路信息,所述子电路信息包括子电路参数；根据所述子电路信息,创建电路实例；根据所述电路实例,构建子电路树结构；根据所述子电路参数,确定子电路的布局区域；根据所述子电路参数以及所述子电路树结构,确定子电路的目标布局排序；以所述目标布局排序在所述布局区域中对所述子电路进行布局,得到布局结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路用晶圆及其加工方法
{Author}: 沙建德;邱小磊;邵国艳
{Author Address}: 215000 江苏省苏州市工业园区金鸡湖大道1355号国际科技园三期5C
{Subsidiary Author}: 苏州格罗德集成电路有限公司
{Date}: 2024-11-22
{Notes}: CN119008592A
{Abstract}: 本发明涉及晶圆技术领域,具体的,涉及集成电路用晶圆及其加工方法。解决了现有技术中晶圆键合精准度不足的问题,提高了设备的实用性。其结构包括晶圆本体,晶圆本体包括基板,基板上固定有介质层,介质层上方固定有绝缘层,基板远离介质层侧设有若干第一键合结构,绝缘层远离介质层侧设有若干第二键合结构,各第一键合结构距离基板中心距离均相等,各第二键合结构距离绝缘层中心距离均相等,第一键合结构竖直方向的投影面与第二键合结构竖直方向投影面重合,晶圆本体上还设有定位边,第一键合结构包括第一定位槽。本发明减少了第一键合结构和第二键合结构之间的距离,提高了第一晶圆和第二晶圆对准的精准度。本发明具有较强的实用性。
{Subject}: 1.集成电路用晶圆,包括晶圆本体,所述晶圆本体包括基板(412),其特征在于,所述基板(412)上固定有介质层(413),所述介质层(413)上方固定有绝缘层(414),所述基板(412)远离介质层(413)侧设有若干第一键合结构,所述绝缘层(414)远离介质层(413)侧设有若干第二键合结构,各所述第一键合结构距离基板(412)中心距离均相等,各所述第二键合结构距离绝缘层(414)中心距离均相等,所述第一键合结构竖直方向的投影面与第二键合结构竖直方向投影面重合,所述晶圆本体上还设有定位边(411),所述第一键合结构包括第一定位槽(4111),所述第二键合结构包括第二定位槽(4141),所述第一定位槽(4111)和第二定位槽(4141)均为“十”字型结构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种智慧路灯的集成电路芯片的散热装置
{Author}: 周春飞
{Author Address}: 225654 江苏省扬州市高邮市送桥镇郭集工业集中区一区润扬路53–2号
{Subsidiary Author}: 江苏飞拓交通科技有限公司
{Date}: 2024-11-19
{Notes}: CN118463132B
{Abstract}: 本申请公开了一种智慧路灯的集成电路芯片的散热装置,其包括呈底部开口的灯壳,灯壳的内部固定有支架,支架的顶端固定有电路芯片板,支架的底端固定有固定架,固定架内设有与电路芯片板电性连接的灯体,灯壳内壁的顶端可滑动的设有移动板；本方案,当需要对电路芯片板工作中产生热量时,通过温度传感器对电路芯片板的表面温度进行测量,然后在驱动组件的运动下,带动风管和吹风头的运动,使风管和吹风头移动至温度较高的位置,再在供风组件的配合下,向风管通风,再通过吹风头吹向电路芯片板的表面,即可对电路芯片板进行移动吹风,同时电路芯片板表面的热量通过通风槽排出,方便电路芯片板的充分散热,提高了电路芯片板的散热效果。
{Subject}: 1.一种智慧路灯的集成电路芯片的散热装置,包括呈底部开口的灯壳(1),其特征在于：所述灯壳(1)的内部固定有支架(2),所述支架(2)的顶端固定有电路芯片板(3),所述支架(2)的底端固定有固定架(4),所述固定架(4)内设有与电路芯片板(3)电性连接的灯体(5),所述灯壳(1)内壁的顶端可滑动的设有移动板(6),所述灯壳(1)内设有带动移动板(6)运动的驱动组件(7),所述移动板(6)的底端固定有风管(8),所述风管(8)的底端连通有多个吹风头(9),所述风管(8)的一侧固定有温度传感器(10),所述灯壳(1)的一侧设有与风管(8)连接的供风组件(11)；所述驱动组件(7)包括固定设置在移动板(6)顶端的滑块(71),所述灯壳(1)内壁的顶端开设有供滑块(71)滑动的滑槽(72),所述滑槽(72)内转动连接有与滑块(71)螺纹连接的丝杆(73),所述灯壳(1)的一侧固定有与丝杆(73)相固定的第一驱动电机(74)；所述供风组件(11)包括固定设置在灯壳(1)一侧的风机(111),所述风机(111)通过伸缩管(112)与风管(8)连通,所述灯壳(1)内设有对伸缩管(112)冷却的冷却组件(12)；所述冷却组件(12)包括固定设置在灯壳(1)内壁的套接在伸缩管(112)外壁的冷却箱(121),所述冷却箱(121)的顶端连通有贯穿至灯壳(1)顶端的进液管(122),所述进液管(122)的顶端设有堵头(123),所述堵头(123)通过固定组件(13)与进液管(122)连接；所述固定组件(13)包括固定设置在堵头(123)一侧的L型板(131),所述进液管(122)的一侧开设有侧槽(132),所述侧槽(132)穿插连接有与L型板(131)相抵触的固定板(133),所述固定板(133)通过第一弹簧(134)与侧槽(132)固定连接；所述灯壳(1)的两侧均开设有通风槽(14),两个所述通风槽(14)内均固定有防尘网(15),所述通风槽(14)内设有对防尘网(15)清理的清理组件(16)；所述清理组件(16)包括固定设置在通风槽(14)内的第二驱动电机(161),所述第二驱动电机(161)的输出轴固定有与通风槽(14)相转动的转轴(162),所述转轴(162)的外壁固定有转板(163),所述转板(163)的端部固定有与防尘网(15)相抵触的清洁刷(164)；所述固定架(4)内设有对灯体(5)固定的压紧组件(17),所述压紧组件(17)包括设置在固定架(4)内与灯体(5)相抵触的压板(171),所述固定架(4)内壁的顶端开设有凹槽(172),所述凹槽(172)内滑动连接有滑板(173),所述滑板(173)的底端固定有与压板(171)相固定的竖杆(174),所述滑板(173)通过第二弹簧(175)与凹槽(172)固定连接；所述灯壳(1)的底端滑动连接有透明罩(18),所述透明罩(18)的顶端固定有连接板(19),所述灯壳(1)的一侧固定有连接夹(20),所述连接夹(20)上设有对连接板(19)固定的连接组件(21)；所述连接组件(21)包括开设在连接板(19)顶端的连接槽(211),所述连接夹(20)的顶端穿插连接有与连接槽(211)相适应的连接块(212),所述连接块(212)的一侧固定有侧块(213),所述侧块(213)通过第三弹簧(214)与连接夹(20)固定连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种真单相时钟主从型全静态D触发器
{Author}: 黄鹏程;赵振宇;何小威;冯超超;马驰远;乐大珩;邓让钰;陈海燕;吴振宇;王永文
{Author Address}: 410073 湖南省长沙市开福区德雅路109号
{Subsidiary Author}: 中国人民解放军国防科技大学
{Date}: 2024-11-19
{Notes}: CN118539902B
{Abstract}: 本发明公开了一种真单相时钟主从型全静态D触发器,D触发器包括依次相连的数据输入电路、主触发电路、从触发电路以及数据输出电路；数据输入电路用于接收数据输入信号；主触发电路和从触发电路均由时钟信号CK控制；当时钟信号CK为低电平时,主触发电路接收数据输入信号,从触发电路处于维持状态；当时钟信号CK为高电平时,主触发电路处于维持状态,从触发电路接收主触发电路的存储状态。本发明具有晶体管数量少、时钟控制晶体管数量少,电路结构简单等优点,克服了传统真单相时钟D触发器因漏电而存储状态改变的缺陷,且延迟较传统D触发器降低7%～12%；另外,差分式样的输入可增强抗噪声性能。
{Subject}: 1.一种真单相时钟主从型全静态D触发器,其特征在于,包括数据输入电路、主触发电路、从触发电路以及数据输出电路；数据输入电路、主触发电路、从触发电路和数据输出电路依次相连；数据输入电路,用于接收数据输入信号；数据输出电路,用于将从触发电路的输出信号进行输出；主触发电路和从触发电路均由时钟信号CK控制；当时钟信号CK为低电平时,主触发电路接收数据输入信号,从触发电路处于维持状态；当时钟信号CK为高电平时,主触发电路处于维持状态,从触发电路接收主触发电路的存储状态；所述主触发电路包括PMOS管MP1-MP5、NMOS管MN6-MN7；PMOS管MP1衬底和源极接电源VDD,栅极接时钟信号CK；PMOS管MP2衬底接电源VDD,栅极接信号dn,源极与MP1的漏极相连,漏极驱动信号ml-b；PMOS管MP3衬底接电源VDD,栅极接信号dnn,源极与MP1的漏极和MP2的源极相连,漏极驱动信号ml-ax；PMOS管MP4衬底和源极接电源VDD,栅极由信号ml-ax驱动,漏极驱动信号ml-b；PMOS管MP5衬底和源极接电源VDD,栅极由信号ml-b驱动,漏极驱动信号ml-ax；NMOS管MN6衬底和源极接地VSS,栅极由信号ml-ax驱动,漏极驱动信号ml-b；NMOS管MN7衬底和源极接地VSS,栅极由信号ml-b驱动,漏极驱动信号ml-ax；其中信号ml-ax和信号ml-b为主触发电路中的互补信号对；信号dn和信号dnn为数据输入电路产生的互补或差分的信号对；当时钟信号CK为低电平时,MP1导通而MN1截止；此时从触发电路处于维持状态,稳定地驱动反相器X3而使得输出信号Q值保持；与此同时主触发电路处于接受数据状态；当数据输入信号D为高电平时,信号dn和dnn分别为低电平和高电平,于是MP2导通而MP3截止,信号ml-b被MP2管上拉至高电平,同时信号ml-b的上拉使得MN7导通,将信号ml-ax下拉至低电平；反之,当数据输入信号D为低电平时,信号dn和dnn分别为高电平和低电平,于是MP2截止而MP3导通,信号ml-ax被MP3上拉至高电平,同时信号ml-ax的上拉使得MN6导通,将信号ml-b下拉至低电平；当时钟信号CK为高电平时,MP1截止而MN1导通；此时主触发电路处于维持状态,使得ml-b和ml-ax信号保持稳定；与此同时从触发器电路处于接受数据状态；若ml-b信号为高电平,则MN3导通而MN2截止,将信号sl-bx下拉至低电平,信号sl-bx的下拉又使得MP6导通,使得信号sl-a上拉至高电平；若信号ml-b为低电平,则MN3截止而MN2导通,将信号sl-a下拉至低电平,信号sl-a的下拉又使得MP7导通,使得信号sl-bx上拉至高电平；信号sl-bx的更新驱动反相器X3,使得输出信号Q值更新；所述从触发电路包括NMOS管MN1-MN5、PMOS管MP6-MP7；NMOS管MN1衬底和源极接地VSS,栅极接时钟信号CK；NMOS管MN2衬底接地VSS,栅极接信号ml-ax,源极与MN1的漏极相连,漏极驱动信号sl-a；NMOS管MN3衬底接地VSS,栅极接信号ml-b,源极与MN1的漏极和NM2的源极相连,漏极驱动信号sl-bx；NMOS管MN4衬底和源极接地VSS,栅极由信号sl-bx驱动,漏极驱动信号sl-a；NMOS管MN5衬底和源极接地VSS,栅极由信号sl-a驱动,漏极驱动信号sl-bx;PMOS管MP6衬底和源极接电源VDD,栅极由信号sl-bx驱动,漏极驱动信号sl-a;PMOS管MP7衬底和源极接电源VDD,栅极由信号sl-a驱动,漏极驱动信号sl-bx；其中信号sl-bx和信号sl-a为从触发电路中的互补信号对。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 柱状电容及其形成方法
{Author}: 钟晓伟
{Author Address}: 310020 浙江省杭州市钱塘新区义蓬街道江东大道3899号709-7号
{Subsidiary Author}: 杭州积海半导体有限公司
{Date}: 2024-11-19
{Notes}: CN118591279B
{Abstract}: 本发明提供一种柱状电容及其形成方法,属于半导体器件制造技术领域。该柱状电容包括衬底、导电柱芯、柱面介质层、导电层和第一导电结构；其中,导电柱芯设置在所述衬底中,所述导电柱芯沿水平方向延伸；柱面介质层沿周向包覆所述导电柱芯表面,并使得所述导电柱芯的部分表面裸露；导电层设置在所述导电柱芯和所述衬底之间,所述导电层沿周向包覆在所述柱面介质层外围；第一导电结构与所述导电柱芯的裸露表面导电接触,并与所述导电层绝缘隔离。本发明提供的柱状电容易于在集成电路的三维空间中堆叠形成高容量及高稳定性的电容阵列。
{Subject}: 1.一种柱状电容,其特征在于,包括：衬底；导电柱芯,其设置在所述衬底中,所述导电柱芯沿水平方向延伸；柱面介质层,其沿周向包覆所述导电柱芯表面,并使得所述导电柱芯的部分表面裸露；导电层,其设置在所述导电柱芯和所述衬底之间,所述导电层沿周向包覆在所述柱面介质层外围；第一导电结构,其与所述导电柱芯的裸露表面导电接触,并与所述导电层绝缘隔离；其中,所述衬底上具有沟槽,所述导电柱芯位于所述沟槽内,所述沟槽的两端具有台阶,所述导电柱芯的两端置于所述台阶上,所述导电柱芯的底部高度高于所述沟槽底壁。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 故障检测系统、方法、汽车域控制器、存储介质及车辆
{Author}: 张宝龙;赵扬;庞乐;王东龙;王旭鹏
{Author Address}: 518118 广东省深圳市坪山区比亚迪路3009号
{Subsidiary Author}: 比亚迪股份有限公司
{Date}: 2024-11-19
{Notes}: CN118605480B
{Abstract}: 本申请提供一种故障检测系统、方法、汽车域控制器、存储介质及车辆。故障检测系统包括：至少一个集成电路和软件检测模块,所述软件检测模块与至少一个所述集成电路连接,所述软件检测模块用于检测至少一个所述集成电路的故障检测结果。本方案通过在检测到集成电路电压故障时,通过软件从新确定集成电路的故障检测结果,在不改变硬件分布的情况下提升集成电路故障检测的准确性。
{Subject}: 1.一种故障检测系统,其特征在于,包括：至少一个集成电路；软件检测模块,所述软件检测模块与至少一个所述集成电路连接,所述软件检测模块用于检测至少一个所述集成电路的故障检测结果；其中,通过所述软件检测模块,针对至少一个所述集成电路,获取所述集成电路中故障寄存器的故障数据、状态寄存器的状态数据和故障指示引脚的故障指示数据中的至少一个；根据所述故障数据、所述状态数据和所述故障指示数据中的至少一个,确定故障检测结果；所述获取所述集成电路中故障寄存器的故障数据、状态寄存器的状态数据和故障指示引脚的故障指示数据中的至少一个之前,还包括：获取第一集成电路的目标电源标识,其中,所述第一集成电路为至少一个所述集成电路中,所述故障检测结果为空或故障检测结果为存在故障的集成电路；获取所述第一集成电路对应的上电时序信息,所述上电时序信息包括为所述第一集成电路供电电源的上电时长,所述上电时长表征所述电源的电压参数达到预设稳定电压参数的耗时时长；根据所述上电时长和所述第一集成电路对应的上电时间,确定复位时间；根据所述复位时间控制所述第一集成电路进行复位。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种具有抗单粒子瞬态效应能力的双输出节点的反相器链
{Author}: 刘畅咏;徐文睿;金林;卫宁;汪海波;孙伟;吴秀龙;赵强;黎轩;彭春雨
{Author Address}: 230001 安徽省合肥市金寨路327号
{Subsidiary Author}: 合肥师范学院
{Date}: 2024-11-19
{Notes}: CN118611653B
{Abstract}: 本发明公开了一种具有抗单粒子瞬态效应能力的双输出节点的反相器链,属于集成电路技术领域,包括依次连接的多级反相器,各级反相器的结构相同；所述反相器包括两个PMOS管P-(x0)、P-(x1)以及四个NMOS管N-(x0)、N-(x1)、N-(x2)、N-(x3),其中,x表示在所述反相器链中的第x级。本发明利用两个PMOS和四个NMOS构成每一级反相器基本单元,每一级反相器有两个输出节点,如果某一级反相器中的一个输出节点受到单个粒子轰击,其节点电压出现了瞬时脉冲,但是这一级反相器中的另一个输出节点能够维持正确的电压,因此,在本发明所提出的反相器链电路结构中,由粒子轰击所产生的瞬时脉冲将会被消除,而不会传播到最终输出。
{Subject}: 1.一种具有抗单粒子瞬态效应能力的双输出节点的反相器链,其特征在于,包括依次连接的多级反相器,各级反相器的结构相同；所述反相器包括两个PMOS管P-(x0)、P-(x1)以及四个NMOS管N-(x0)、N-(x1)、N-(x2)、N-(x3),其中,x表示在所述反相器链中的第x级；所述PMOS管P-(x0)的源端与VDD端连接,NMOS管N-(x0)、NMOS管N-(x1)、NMOS管N-(x3)的源端均与VSS端连接；PMOS管P-(x0)的漏端与P-(x1)的源端、NMOS管N-(x0)的漏端以及NMOS管N-(x2)的栅端连接,该节点记为本级反相器的第一输出节点；PMOS管P-(x1)的漏端与NMOS管N-(x1)的漏端、NMOS管N-(x2)的源端连接,NMOS管N-(x2)的漏端与NMOS管N-(x3)的漏端连接,该节点记为本级反相器的第二输出节点；第一级反相器中的PMOS管P-(10)、PMOS管P-(11)的栅端以及NMOS管N-(10)、NMOS管N-(11)、NMOS管N-(13)的栅端都连接输入信号,产生两个输出节点,即第一级反相器的第一输出节点和第二输出节点；后一级反相器中的PMOS管P-(x0)、PMOS管P-(x1)的栅端连接到前一级反相器的第一输出节点,后一级反相器中的NMOS管N-(x0)、NMOS管N-(x1)、NMOS管N-(x3)的栅端连接到前一级反相器的第二输出节点；最后一级反相器的第一输出节点为最终输出节点。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: FTTR主设备自适应COMBO PON的系统和方法
{Author}: 上官福义;孙永恒;王力成
{Author Address}: 310000 浙江省杭州市滨江区西兴街道物联网街259号
{Subsidiary Author}: 杭州初灵信息技术股份有限公司
{Date}: 2024-11-19
{Notes}: CN118660245B
{Abstract}: 本发明公开了一种FTTR主设备自适应COMBO PON的系统和方法。FTTR主机同时仅工作在一个模式下,程序通过LOS信号分析OLT类型自动切换相应工作协议模式实现EPON/GPON和10G EPON/10G GPON自适应COMBO PON功能。本发明能够达到实现面向EPON/GPON和10G EPON/10G GPON不同技术类型OLT,FTTR主设备自适应连接,实现兼容并降低成本且易于使用的技术效果。
{Subject}: 1.一种FTTR主设备自适应COMBO PON的系统,其特征在于,包括：FTTR主机和OLT设备,其中,所述FTTR主机包括：PON控制器模块、COMBO切换模块、EPON/GPON驱动模块、EPON/GPONBOSA模块、10G EPON/10G GPON 驱动模块、10G EPON/10G GPON BOSA模块、分光器模块和COMBO PON接口模块,其中,所述PON控制器模块与所述COMBO切换模块连接,用于向所述COMBO切换模块发送控制信号；所述COMBO切换模块分别与所述EPON/GPON驱动模块和所述10G EPON/10G GPON 驱动模块连接,用于根据所述控制信号选择与所述EPON/GPON驱动模块或所述10G EPON/10GGPON 驱动模块连接；所述EPON/GPON驱动模块与所述EPON/GPON BOSA模块连接,用于驱动所述EPON/GPONBOSA模块的EPON/GPON BOSA；所述10G EPON/10G GPON 驱动模块与所述10G EPON/10G GPON BOSA模块连接,用于驱动所述10G EPON/10G GPON BOSA模块的10G EPON/10G GPON BOSA；所述EPON/GPON BOSA模块与所述10G EPON/10G GPON BOSA模块分别与所述分光器模块连接,用于将电信号转换为光信号传输至所述分光器模块；所述分光器模块与所述COMBO PON接口模块连接,用于根据预设分光比将所述EPON/GPON BOSA模块或所述10G EPON/10G GPON BOSA模块传输的光信号传输至所述COMBO PON接口模块；所述COMBO PON接口模块与所述OLT设备连接,用于与所述OLT设备连接；所述COMBO切换模块包括：单刀双掷高速差分信号模拟开关和多个单刀双掷单端信号模拟开关,其中,所述单刀双掷高速差分信号模拟开关至少支持10Gbps速率,所述单刀双掷高速差分信号模拟开关的公共端与所述PON控制器模块的PON Serdes信号连接,所述单刀双掷高速差分信号模拟开关,用于将PON Serdes信号分为两路PON Serdes信号,并分别提供给所述EPON/GPON驱动模块和所述10G EPON/10G GPON 驱动模块；每个单刀双掷单端信号模拟开关的公共端与所述PON控制器模块的检测控制接口连接,单刀双掷单端模拟开关,用于将所述检测控制接口中的I2C总线和LOS检测信号分为两路检测控制接口中I2C总线和LOS检测信号,并分别提供给EPON/GPON驱动模块和10G EPON/10G GPON 驱动模块；所述单刀双掷高速差分信号模拟开关和所述单刀双掷单端信号模拟开关的切换控制端与所述PON控制器模块连接,所述PON控制器模块发送的控制信号将所述切换控制端切换至相应协议类型分路,并依据协议进行信号通信连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路蚀刻引线框架退银工艺用引线框架传送装置
{Author}: 徐纹芊;王朝阳;胡伟;陈公平
{Author Address}: 215123 江苏省苏州市中国(江苏)自由贸易试验区苏州片区苏州工业园区新发路29号万龙大厦11楼1108室
{Subsidiary Author}: 苏州中科安源信息技术有限公司
{Date}: 2024-11-19
{Notes}: CN118979253A
{Abstract}: 本发明属于引线框架输送技术领域,尤其为一种集成电路蚀刻引线框架退银工艺用引线框架传送装置,将稀释剂通过外接泵与进液盒的槽口处相连,通过旋转轴带动U形支架以及引线框架转动,使得本装置在旋转的同时完成引线框架的高效退银,使用后的稀释液一并落入镂空储液箱内,以便于后续的循环利用,进而节约成本；通过液压缸控制连接杆将调节支座和耳板下移,使底部的海绵吸水辊的表面可与引线框架相接触,进而对引线框架的单面稀释液清除；连接块推动拨料板的底部并倾斜向外,并在共同配合下完成拨料板的“翻料”效果,从而将承托板上的引线框架拨动至皮带输送机的皮带端进行下一工序。
{Subject}: 1.一种集成电路蚀刻引线框架退银工艺用引线框架传送装置,包括架空式输送设备(1),其特征在于：所述架空式输送设备(1)包括镂空储液箱(11)、电动滑台(12)、定位滑块(13)、承托板(14)、皮带输送机(15)、排气扇(16)和旋转式稀释组件(17),所述旋转式稀释组件(17)固定连接在所述镂空储液箱(11)的内部,所述电动滑台(12)固定连接在所述镂空储液箱(11)的顶部两侧,所述定位滑块(13)滑动连接在所述电动滑台(12)的内侧,所述承托板(14)固定连接在所述定位滑块(13)的外侧,所述皮带输送机(15)设置在所述镂空储液箱(11)的外侧,所述排气扇(16)螺纹连接在所述皮带输送机(15)的顶部,所述镂空储液箱(11)靠近所述皮带输送机(15)的一侧还设置有拨料组件(2)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种光纤黑体腔温度传感系统及其制作方法
{Author}: 赵娜;袁渊;李龙博;李腾飞;林启敬;田边;孙诗娜;李聿康;翟灏;袁浩;张仲恺;陈一
{Author Address}: 710049 陕西省西安市碑林区咸宁西路28号
{Subsidiary Author}: 西安交通大学
{Date}: 2024-11-19
{Notes}: CN118980442A
{Abstract}: 本发明公开了一种光纤黑体腔温度传感系统的制作方法,属于光纤黑体腔温度传感技术领域。本方法包括以下步骤：使用化学镀膜法制作光纤黑体探头,将所述光纤黑体探头的探头端采用3D打印埋入涡轮定子中；构建与所述光纤黑体探头的光纤端连接的微弱光信号处理一体化集成电路并将其整体封装；所述微弱光信号处理一体化集成电路将电信号传输至单片机,得到光纤黑体腔温度传感系统。本发明攻克了国外对极端环境传感领域的技术封锁,为严苛工况下的无扰流温度监测带来了新的方案和尝试。为航空发动机的研制节约仿真、试验等成本,提升发动机研制速率,促进发动机技术发展。
{Subject}: 1.一种光纤黑体腔温度传感系统的制作方法,其特征在于,包括以下步骤：使用化学镀膜法制作光纤黑体探头,将所述光纤黑体探头的探头端采用3D打印埋入涡轮定子中；构建与所述光纤黑体探头的光纤端连接的微弱光信号处理一体化集成电路并将其整体封装；所述微弱光信号处理一体化集成电路将电信号传输至单片机,得到光纤黑体腔温度传感系统。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 器件故障位置确定方法、装置、计算机设备、可读存储介质和程序产品
{Author}: 翟芳;胡湘洪;詹婉妮;蔡金宝;郑曾雄
{Author Address}: 511370 广东省广州市增城区朱村街朱村大道西78号
{Subsidiary Author}: 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室))
{Date}: 2024-11-19
{Notes}: CN118980910A
{Abstract}: 本申请涉及一种器件故障位置确定方法、装置、计算机设备、计算机可读存储介质和计算机程序产品。方法包括：获取待检测器件的第一阻抗值组,第一阻抗值组中包括待检测器件在转接模块的至少两个第一检测点上的第一阻抗值,且各第一检测点与对应的球栅阵列点电连接,检测点类别与对应的球栅阵列点的传输信号类别相关；获取标准器件的第二阻抗值组,第二阻抗值组中包括标准器件在至少两个第二检测点上的第二阻抗值,至少两个第二检测点与至少两个第一检测点一一对应；对比第一阻抗值组和第二阻抗值组,确定待检测器件的故障位置信息,故障位置信息包括故障阵列点。采用本方法能够实现对集成电路的故障定位。
{Subject}: 1.一种器件故障位置确定方法,其特征在于,所述方法包括：获取待检测器件的第一阻抗值组,所述第一阻抗值组中包括所述待检测器件在转接模块的至少两个第一检测点上的第一阻抗值,所述至少两个第一检测点与所述待检测器件中球栅阵列点一一对应,且各第一检测点与对应的球栅阵列点电连接,检测点类别与对应的球栅阵列点的传输信号类别相关；获取标准器件的第二阻抗值组,所述第二阻抗值组中包括所述标准器件在所述至少两个第二检测点上的第二阻抗值,至少两个第二检测点与至少两个第一检测点一一对应；对比所述第一阻抗值组和所述第二阻抗值组,确定所述待检测器件的故障位置信息,所述故障位置信息包括故障阵列点。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 自动输入装置、方法、计算机程序产品
{Author}: 吴文超;杨宇;武金伟
{Author Address}: 266100 山东省青岛市崂山区香港东路195号4号楼16至19层
{Subsidiary Author}: 光大理财有限责任公司
{Date}: 2024-11-19
{Notes}: CN118981442A
{Abstract}: 本发明实施例提供了一种自动输入装置、方法、计算机程序产品,涉及数据处理的技术领域,该装置包括：接收模块,用于接收自定义控制指令,将所述自定义控制指令转换成串口指令,其中,所述自定义控制指令包括待输入的内容的自动化生成指令；USB控制芯片,用于接收所述串口指令,将所述串口指令转换成HID协议指令,基于USB接口将所述HID协议指令发送至被控终端。根据本发明实施例,解决了相关技术中自动化输入会受到屏蔽的问题。
{Subject}: 1.一种自动输入装置,其特征在于,包括：接收模块,用于接收自定义控制指令,将所述自定义控制指令转换成串口指令,其中,所述自定义控制指令包括待输入的内容的自动化生成指令；USB控制芯片,用于接收所述串口指令,将所述串口指令转换成HID协议指令,基于USB接口将所述HID协议指令发送至被控终端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于图神经网络的集成电路故障可测性预测方法
{Author}: 严大鹏;冒邓捷;蔡志匡;柏晞琼;郭静静
{Author Address}: 210023 江苏省南京市栖霞区文苑路9号
{Subsidiary Author}: 南京邮电大学
{Date}: 2024-11-19
{Notes}: CN118981992A
{Abstract}: 本发明属于集成电路可测性设计的技术领域,公开了一种基于图神经网络的集成电路故障可测性预测方法,其读入网表文件,将电路故障转化为CNF公式；构建专用CNF故障数据集,并按预设比例分为训练集、验证集和测试集；构建并训练NeuroSAT图神经网络模型；对新的电路网表文件进行故障枚举并使用训练好的模型进行可测性预测；基于预测结果决定是否进行自动测试向量生成或布尔可满足性分析。本发明可以预先鉴别出电路中的不可测故障,避免对它们做无用的测试向量生成,从降低测试成本。通过实验分析,证明了本发明方法在求解时间及回溯率上得到大幅度的减少。
{Subject}: 1.一种基于图神经网络的集成电路故障可测性预测方法,其特征在于,包括以下步骤：步骤1、读入网表文件,制作CNF故障数据集,并按照预设比例将该CNF故障数据集随机分为训练集、验证集和测试集；步骤2、构建NeuroSAT图神经网络模型,将训练集和验证集输入到所述NeuroSAT网络模型中进行训练和验证,获得训练权重文件,并基于损失函数调整参数优化NeuroSAT网络模型；步骤3、读入新的网表文件,枚举故障并使用优化后的NeuroSAT网络模型推理,得到故障可测性；步骤4、根据所述故障可测性,决定是否进行自动测试向量生成或布尔可满足性分析,并根据结果进一步优化故障可测性预测模型。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种LED基板级的封装工艺及喷粉治具
{Author}: 尚朋飞;左明鹏;李义园;张宏仓;张路华
{Author Address}: 330000 江西省南昌市临空经济区儒乐湖大街999号8栋、11栋
{Subsidiary Author}: 江西斯迈得半导体有限公司
{Date}: 2024-11-19
{Notes}: CN118983384A
{Abstract}: 本发明提供一种LED基板级的封装工艺及喷粉治具,包括如下步骤：固晶：将LED芯片通过固晶胶固定在基板上,之后使其固化焊接,形成已固晶的基板；切割分粒：采用双膜切割法用切割机将所述已固晶的基板按照其预设的切割道切割成多个单颗LED主体的状态。本发明中通过将贴片后的电路板第一次喷了荧光粉胶水后送入烤箱预固化,之后将贴片后的电路板翻转过来,继续烘烤,由于硅胶的粘性以及毛细作用,荧光粉胶不会流出来,并在表面张力的作用下形成微凸球面结构,由此形成微凸球面结构,可以改善LED主体中间部分的光色,使LED主体光色更加均匀。
{Subject}: 1.一种LED基板级的封装工艺,其特征在于,包括如下步骤：固晶：将LED芯片通过固晶胶固定在基板上,之后使其固化焊接,形成已固晶的基板；切割分粒：采用双膜切割法用切割机将所述已固晶的基板按照其预设的切割道切割成多个单颗LED主体的状态；贴装电路板：将切割后的所述LED主体通过锡膏贴装在设计好的电路板上,制成贴片后的电路板；光色调配：通过所述喷粉治具以及所述喷粉设备将荧光粉胶水喷涂在所述贴片后的电路板的所述LED芯片表面,喷涂荧光粉胶水后进行烘烤固化,其中通过使用所述喷粉治具,可防止荧光粉胶水在喷涂过程中溅射；测试：使用测试系统对所述成品电路板整体进行通电测试光电参数。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路装置及其制造方法
{Author}: 汪俊朋
{Author Address}: 264200 山东省威海市经济技术开发区崮山镇皂埠路南、金诺路西厂房
{Subsidiary Author}: 威海嘉瑞光电科技股份有限公司
{Date}: 2024-11-15
{Notes}: CN118471832B
{Abstract}: 本发明涉及一种集成电路装置及其制造方法,涉及半导体技术领域。本发明的集成电路装置的制造方法中,通过设置第一介电保护层中的金属离子的浓度大于第二介电保护层中的金属离子的浓度,且第二介电保护层中的金属离子的浓度大于第三介电保护层中的金属离子的浓度,然后进行热处理,以在所述第一半导体芯片、所述第二半导体芯片以及所述第三半导体芯片上分别形成第一电磁屏蔽结构、第二电磁屏蔽结构以及第三电磁屏蔽结构,提高集成电路装置的电磁屏蔽结构设置方式的灵活性。
{Subject}: 1.一种集成电路装置的制造方法,其特征在于：所述集成电路装置的制造方法包括以下步骤：提供一封装基板,在所述封装基板上设置第一半导体芯片、第二半导体芯片以及第三半导体芯片；在所述第一半导体芯片、所述第二半导体芯片以及所述第三半导体芯片上分别形成第一金属纳米线层、第二金属纳米线层以及第三金属纳米线层；接着在所述第一金属纳米线层、所述第二金属纳米线层以及所述第三金属纳米线层上分别形成第一介电保护层、第二介电保护层以及第三介电保护层；利用离子注入的方法将金属离子分别注入到所述第一介电保护层中、所述第二介电保护层中以及所述第三介电保护层中,其中,所述第一介电保护层中的金属离子的浓度大于所述第二介电保护层中的金属离子的浓度,且所述第二介电保护层中的金属离子的浓度大于所述第三介电保护层中的金属离子的浓度；对所述第一半导体芯片、所述第二半导体芯片以及所述第三半导体芯片进行热处理,使得所述第一介电保护层、所述第二介电保护层以及所述第三介电保护层中的金属离子转变为金属纳米颗粒,以在所述第一半导体芯片、所述第二半导体芯片以及所述第三半导体芯片上分别形成第一电磁屏蔽结构、第二电磁屏蔽结构以及第三电磁屏蔽结构；在所述封装基板上形成树脂封装层,所述树脂封装层包裹所述第一半导体芯片、所述第二半导体芯片以及所述第三半导体芯片。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于ATE设备的测试指令处理方法及ATE设备
{Author}: 叶小清;朱哲科;潘新宇
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区云鹃路128号港城广场一街坊2号楼2楼
{Subsidiary Author}: 上海御渡半导体科技有限公司
{Date}: 2024-11-15
{Notes}: CN118962391A
{Abstract}: 本发明揭示了一种基于ATE设备的测试指令处理方法及ATE设备,所述基于ATE设备的测试指令处理方法,具体包括如下：上位机接收并识别测试向量中的测试指令与相应的数据集合；上位机对测试指令进行压缩,获取对应的压缩数据；上位机将压缩数据和数据集合传输至下位机,并存储至存储介质；以及下位机根据压缩数据从存储介质中读取对应的数据集合,生成并发送测试信号至待测芯片。本发明能够降低整个测试向量所占的存储空间,能够提高测试效率和缩短测试周期,还能够处理更大规模和更复杂的测试任务。
{Subject}: 1.一种基于ATE设备的测试指令处理方法,其特征在于,具体包括如下：上位机接收并识别测试向量中的测试指令与相应的数据集合；所述上位机对所述测试指令进行压缩,获取对应的压缩数据；所述上位机将所述压缩数据和所述数据集合传输至下位机,并存储至存储介质；以及所述下位机根据所述压缩数据从所述存储介质中读取对应的数据集合,生成并发送测试信号至待测芯片。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种实时状态监控与协同测控电路及方法
{Author}: 郭敏;朱学波;徐宝令;王亚海;王尊峰;乔宏志;阎涛;王阳;王兆灿
{Author Address}: 266555 山东省青岛市黄岛区香江路98号
{Subsidiary Author}: 中电科思仪科技股份有限公司
{Date}: 2024-11-15
{Notes}: CN118963198A
{Abstract}: 本发明公开了一种实时状态监控与协同测控电路及方法,属于测试技术领域。本发明可以使微波集成电路测试机在实现其测试功能的同时,实时监控其各种工作状态并及时实现交互响应,同时还能实现与不同产线应用差异化相关设备的通信交互和实时协同测控响应,有效解决基于传统方法的微波集成电路测试机无法满足产线场景对于测试实时性以及测控功能的丰富性与交互能力等方面提出更高要求的瓶颈问题,以通用化的方式提供适应量产应用场景的微波集成电路测试机的实时状态监控与协同测控的解决方案,最大限度地满足微波集成电路生产制造综合能力持续提升的相关应用需求和技术要求。
{Subject}: 1.一种实时状态监控与协同测控电路,其特征在于,包括时钟同步与定时电路、电源电路、嵌入式控制器电路、FPGA处理电路、A/D转换电路、D/A转换电路、传感及信号调理电路、控制及驱动电路和接口电路；其中,时钟同步与定时电路,被配置为用于为整个电路提供统一的时钟参考信号和精准的定时与同步信号,同时实现与微波集成电路测试机主控单元的测试功能、差异化外部设备之间的共时基及适应性触发同步功能；电源电路,被配置为用于为整个电路提供所需的相应电源电压/电流；嵌入式控制器电路,被配置为用于作为整个电路的控制中心；工作原理如下：a)与微波集成电路测试机的主控单元通过高速程控/数据总线实现信息交互,根据微波集成电路测试机的测试应用场景及其测控状态配置与要求,接受相应指令基于实时操作系统自主运行整个电路的实时状态监控与协同测控软件,并实现相应的实时状态监控与协同测控功能；b)通过高速程控/数据总线与“FPGA处理电路”实现信息交互,控制其完成对内部状态监控单元的实时状态监控以及差异化外部设备单元的协同状态控制,并接收、处理其传送的实时状态监控与协同状态控制的相应反馈信息；c)经“接口电路”通过程控/数据总线与差异化外部设备单元具有程控功能的外部设备实现信息交互,并根据测试应用场景和需求的相关要求对其实现完成协同测控的相应程控功能；FPGA处理电路,被配置为用于作为整个电路的关键组成部分,工作原理如下：a)接收来自“嵌入式控制器电路”的控制指令,对微波集成电路测试机的内部状态监控单元的相应状态进行实时监控,对差异化外部设备单元的工作状态进行协同测控,并将相应实时状态监控与协同状态控制的反馈信息传送给“嵌入式控制器电路”进行处理；b)带有微波集成电路测试机的内部状态监控单元以及差异化外部设备单元相应状态信息的传感信号,分别经“接口电路”、“传感及信号调理电路”和“A/D转换电路”的相应信号传输、调理和数模转换后,由“FPGA处理电路”接收经数模转换的数字信号并进行包括滤波、运算、判断在内的实时处理以得到微波集成电路测试机的内部状态监控单元以及差异化外部设备单元的相应状态信息,并与测试应用场景及其测控状态配置与要求进行实时比对,以便为实施相应控制与调整提供依据；c)根据获得的传感信息与测试应用场景及其测控状态配置与要求的实时比对结果产生测控所需的状态控制信号,传送给“D/A转换电路”进行包括模数转换、信号调理在内的实时处理,通过“控制及驱动电路”进行驱动放大和进一步信号调理以得到相应的状态控制驱动信号,并经“接口电路”传送给微波集成电路测试机的内部状态监控单元以及差异化外部设备单元的相应电路或设备以完成内部状态实时监控和差异化外部设备单元的协同测控；A/D转换电路,被配置为用于进行数模转换；D/A转换电路,被配置为用于进行模数转换；传感及信号调理电路,被配置为用于经“接口电路”接收来自微波集成电路测试机的内部状态监控单元以及差异化外部设备单元的传感信号,对其进行实时采集和调理处理,并将处理后的信号经“A/D转换电路”数模转换后向“FPGA处理电路”传送带有相应状态信息的数字信号以实现实时综合处理；控制及驱动电路,被配置为用于接收经“D/A转换电路”模数转换后的来自“FPGA处理电路”的控制响应输出信号,对其进行相应的信号转换或调理处理,并经“接口电路”将其传送至微波集成电路测试机的内部状态监控单元和差异化外部设备单元,以实现对微波集成电路测试机以及相关外部设备单元的实时控制及驱动功能；接口电路,被配置为用于实现整个电路相应部分与微波集成电路测试机的内部状态监控单元以及差异化外部设备单元之间的包括实时状态监测、协同测控以及程控通信的传输、交互在内的接口功能。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于可编程逻辑阵列的控制系统、控制方法、介质及终端
{Author}: 苏阳平;鲍立;张超;刘宇;孙海峰
{Author Address}: 200120 上海市浦东新区中国(上海)自由贸易试验区祥科路111号3号楼203室
{Subsidiary Author}: 上海先楫半导体科技有限公司
{Date}: 2024-11-15
{Notes}: CN118963237A
{Abstract}: 本申请提供一种基于可编程逻辑阵列的控制系统、控制方法、介质及终端,该控制系统连接待控制装置,包括可编程运算逻辑单元、可编程组合逻辑单元以及事件信号互联互通控制单元；根据获取的目标控制需求,分别对可编程运算逻辑单元、可编程组合逻辑单元及事件信号互联互通控制单元进行配置；令事件信号互联互通控制单元在可编程运算逻辑单元及可编程组合逻辑单元的辅助下输出符合目标控制需求的事件信号,以对待控制装置进行控制。本申请可以根据控制需求,对控制系统进行灵活配置,提高了集成电路控制的普适性。
{Subject}: 1.一种基于可编程逻辑阵列的控制系统,其特征在于,与待控制装置连接,包括：可编程运算逻辑单元、可编程组合逻辑单元以及事件信号互联互通控制单元；其中,所述可编程运算逻辑单元的m位输出与所述可编程组合逻辑单元的n位输出分别与所述事件信号互联互通控制单元连接；所述事件信号互联互通控制单元具有q位输出,其中的m位输出连接至所述可编程运算逻辑单元、n位输出连接至所述可编程组合逻辑单元、c位输出用于连接所述待控制装置；q、m、n、c均为正整数；根据获取的目标控制需求,分别对所述可编程运算逻辑单元、所述可编程组合逻辑单元及所述事件信号互联互通控制单元进行配置；令所述事件信号互联互通控制单元在所述可编程运算逻辑单元及可编程组合逻辑单元的辅助下输出符合目标控制需求的事件信号,以对所述待控制装置进行控制。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种触摸信号屏蔽方法、系统、设备及存储介质
{Author}: 杜涵;王扬
{Author Address}: 516000 广东省惠州市仲恺高新区和畅五路西103号
{Subsidiary Author}: 惠州市德赛西威汽车电子股份有限公司
{Date}: 2024-11-15
{Notes}: CN118963584A
{Abstract}: 本申请属于触摸技术领域,提出了一种触摸信号屏蔽方法、系统、设备及存储介质,控制单元通过I2C接口向触摸集成电路发送触摸信号屏蔽范围；接收来自触摸集成电路的所述触摸信号屏蔽范围是否有效的判断结果；根据所述判断结果,确定是否拉低控制单元连接到触摸集成电路的GPIO引脚以使所述触摸集成电路进行触控面板和触摸基线的重置；当所述重置结束,完成本次触摸信号屏蔽。当本申请在触摸信号屏蔽期间有效防止了触摸单元上指定范围区域被误触；解决了现有的采用软件屏蔽的触摸信号屏蔽方法中识别接触点存在上限的技术问题,同时降低了能耗,实现了节能。
{Subject}: 1.一种触摸信号屏蔽方法,其特征在于,所述方法包括：控制单元通过I2C接口向触摸集成电路发送触摸信号屏蔽范围；接收来自触摸集成电路的所述触摸信号屏蔽范围是否有效的判断结果；根据所述判断结果,确定是否拉低控制单元连接到触摸集成电路的GPIO引脚,以使所述触摸集成电路根据所述触摸信号屏蔽范围进行触控面板和触摸基线的重置；当所述重置结束,完成本次触摸信号屏蔽。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 仿真软件功能调用方法及装置
{Author}: 祝宇怀;倪卫华
{Author Address}: 324199 浙江省衢州市江山市双塔街道文教西路15号
{Subsidiary Author}: 江山季丰电子科技有限公司
{Date}: 2024-11-15
{Notes}: CN118963696A
{Abstract}: 本申请提供了一种仿真软件功能调用方法及装置。该方法包括：确定每个仿真软件提供的多个功能,并获取各个功能的基础信息和相关信息；基于各个功能的基础信息为该功能创建一个调用接口和一条调用指令；基于各个功能的相关信息为该功能的调用指令增加附属信息；在检测到用户发出的语音指令时,对语音指令进行语音识别,得到识别结果；基于各条调用指令和该条调用指令的附属信息,从多条调用指令中确定出识别结果对应的目标调用指令；通过目标调用指令对应的调用接口实现相应的功能。采用上述技术手段,解决现有技术中复杂仿真软件场景中无法实现语音控制的问题。
{Subject}: 1.一种仿真软件功能调用方法,其特征在于,包括：确定每个仿真软件提供的多个功能,并获取各个功能的基础信息和相关信息；基于各个功能的基础信息为该功能创建一个调用接口和一条调用指令；基于各个功能的相关信息为该功能的调用指令增加附属信息；在检测到用户发出的语音指令时,对所述语音指令进行语音识别,得到识别结果；基于各条调用指令和该条调用指令的附属信息,从多条调用指令中确定出所述识别结果对应的目标调用指令；通过所述目标调用指令对应的调用接口实现相应的功能。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种带宽控制方法、装置、集成电路、电子设备和载具
{Author}: 余剑锋
{Author Address}: 新加坡北桥路111号半岛广场15-02室
{Subsidiary Author}: XG科技私人有限公司
{Date}: 2024-11-15
{Notes}: CN118964245A
{Abstract}: 本公开实施例涉及集成电路技术领域,提供了一种带宽控制方法、装置、集成电路、电子设备和载具。该方法包括：获取缓存队列的使用状态,其中,缓存队列用于缓存多个操作系统对第二硬件单元的访问；基于缓存队列的使用状态,确定各操作系统的限流参数；基于各操作系统的限流参数,对各操作系统访问第二硬件单元的带宽进行控制。由此可见,本公开实施例的技术方案,能够将第二硬件单元的带宽资源动态分配给多个操作系统,不仅能够提高各操作系统的业务性能,还能够提高带宽资源的利用率,减少带宽资源的浪费。
{Subject}: 1.一种带宽控制方法,包括：获取缓存队列的使用状态,其中,所述缓存队列用于缓存第一硬件单元运行的多个操作系统对第二硬件单元的访问；基于所述缓存队列的使用状态,确定第一操作系统的第一限流参数；基于所述第一限流参数,对所述第一操作系统访问所述第二硬件单元的带宽进行控制。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种带宽控制方法、装置、集成电路、电子设备和载具
{Author}: 余剑锋
{Author Address}: 新加坡北桥路111号半岛广场15-02室
{Subsidiary Author}: XG科技私人有限公司
{Date}: 2024-11-15
{Notes}: CN118964246A
{Abstract}: 本公开实施例涉及集成电路技术领域,提供了一种带宽控制方法、装置、集成电路、电子设备和载具。该方法包括：确定管理第一硬件单元的第一功能模块的第一操作系统,其中,第一硬件单元包括至少一个功能模块,该至少一个功能模块由至少一个操作系统管理,第一硬件单元与第二硬件单元通信连接。获取第一操作系统对应的第一带宽等级,基于第一带宽等级,控制第一功能模块访问第二硬件单元的第一带宽。由此可见,本公开实施例的技术方案,能够基于操作系统对应的带宽等级,对操作系统管理的每个功能模块进行限流,避免功能模块对第二硬件单元的访问拥堵。
{Subject}: 1.一种带宽控制方法,包括：确定管理第一硬件单元的第一功能模块的第一操作系统,其中,所述第一硬件单元包括至少一个功能模块,所述至少一个功能模块由至少一个操作系统管理,所述第一硬件单元与第二硬件单元通信连接；获取所述第一操作系统对应的第一带宽等级；基于所述第一带宽等级,控制所述第一功能模块访问所述第二硬件单元的第一带宽。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种带宽控制方法、装置、集成电路、电子设备和载具
{Author}: 余剑锋
{Author Address}: 新加坡北桥路111号半岛广场15-02室
{Subsidiary Author}: XG科技私人有限公司
{Date}: 2024-11-15
{Notes}: CN118964247A
{Abstract}: 本公开实施例涉及集成电路技术领域,提供了一种带宽控制方法、装置、集成电路、电子设备和载具。该方法包括：获取第一硬件单元的第一功能模块对第二硬件单元的第一访问的第一地址,其中,第二硬件单元包括至少一个地址范围；确定第一地址对应的第一地址范围；基于第一地址范围的当前带宽,对第一访问的带宽进行控制。在第一硬件单元运行多个操作系统时,第二硬件单元的地址范围与操作系统具有对应关系,因此,本公开实施例的技术方案可以实现对第一地址范围对应的操作系统访问第二硬件单元的带宽进行控制,使操作系统访问第二硬件单元的带宽与其获得的带宽资源相匹配,进而降低访问延迟,减少数据等待,提高处理器的运行效率和操作系统的性能。
{Subject}: 1.一种带宽控制方法,包括：获取第一硬件单元的第一功能模块对第二硬件单元的第一访问的第一地址,其中,所述第二硬件单元包括至少一个地址范围；确定所述第一地址对应的第一地址范围；基于所述第一地址范围的当前带宽,对所述第一访问的带宽进行控制。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 时钟逻辑处理方法、集成电路的时钟树结构及设备
{Author}: 蒋剑锋
{Author Address}: 300450 天津市滨海新区海洋高新技术开发区信安创业广场5号楼
{Subsidiary Author}: 飞腾信息技术有限公司
{Date}: 2024-11-15
{Notes}: CN118966143A
{Abstract}: 本申请提供一种时钟逻辑处理方法、集成电路的时钟树结构及设备,涉及芯片技术领域。该方法包括：获取目标集成电路的多个复用逻辑模块,复用逻辑模块包括多个逻辑元件；基于配置指令,配置各复用逻辑模块包括至少两个时钟端口；根据各时钟端口在复用逻辑模块中的位置,确定各复用逻辑模块的输入时钟线的路径走向,以使输入时钟信号同步到达各复用逻辑模块中各时钟端口,且输入时钟线到各复用逻辑模块中各时钟端口的路径最短,使得目标集成电路顶层设计上的时钟兼顾做短与做平,而且对模块内部无影响,可以提升目标集成电路的整体性能。
{Subject}: 1.一种时钟逻辑处理方法,其特征在于,所述方法包括：获取目标集成电路的多个复用逻辑模块,所述复用逻辑模块包括多个逻辑元件；基于配置指令,配置各所述复用逻辑模块包括至少两个时钟端口；根据各所述时钟端口在所述复用逻辑模块中的位置,确定各所述复用逻辑模块的输入时钟线的路径走向,以使输入时钟信号同步到达各所述复用逻辑模块中各时钟端口,且输入时钟线到各所述复用逻辑模块中各时钟端口的路径最短。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于多比特触发器的边路扫描单元、扫描链、电路及芯片
{Author}: 赖李洋;王奇涛;郑锫骏;林玩婷;黄嘉敏;游佳欣;林泽凡
{Author Address}: 515063 广东省汕头市大学路汕头大学
{Subsidiary Author}: 汕头大学
{Date}: 2024-11-15
{Notes}: CN118969042A
{Abstract}: 本发明主要用于数字电路技术领域。本发明公开了一种基于多比特触发器的边路扫描单元、扫描链、电路及芯片。该边路扫描单元至少包括一个输入端、多个连接端以及多个输出端；输入端用于获取第一扫描信号；每个连接端均用于获取第二扫描信号,以使边路扫描单元获取多个第二扫描信号；每个输出端均用于输出第三扫描信号,以使边路扫描单元输出多个第三扫描信号。本发明的技术方案通过集成化的边路扫描单元,缩小集成电路的规模,进而降低芯片的面积和功耗。
{Subject}: 1.一种基于多比特触发器的边路扫描单元,其特征在于,所述边路扫描单元至少包括一个输入端、多个连接端以及多个输出端；所述输入端用于获取第一扫描信号；每个所述连接端均用于获取第二扫描信号,以使所述边路扫描单元获取多个第二扫描信号；每个所述输出端均用于输出第三扫描信号,以使所述边路扫描单元输出多个第三扫描信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路芯片封装覆膜的装置及方法
{Author}: 方家恩;董永俊;贺纪威
{Author Address}: 451100 河南省郑州市新郑市薛店镇莲花路与暖泉路交叉口向东300米新郑智能终端产业港
{Subsidiary Author}: 锐杰微科技(郑州)有限公司
{Date}: 2024-11-15
{Notes}: CN118969669A
{Abstract}: 本发明涉及集成电路技术领域,具体为一种用于集成电路芯片封装覆膜的装置及方法,包括机架,机架的顶部固定连接有两个输料支壳,两个输料支壳的内部均设置有用于运输片框架芯片的传输组件,两个输料支壳的两侧均设置有对片框架芯片进行固定的定位块,两个输料支壳的两侧均设置有驱动定位块移动的动力组件,机架的顶部固定连接有顶架,顶架的顶部固定连接有驱动气缸,驱动气缸的输出端设置有两个覆膜壳,两个覆膜壳的内部设置有多个定型压板,多个定型压板的内部均设置有刀片,顶架的顶部设置有输膜组件。定位块能够及时对片框架芯片进行固定支撑,同时其与覆膜壳相互配合,可在进行覆膜工作时对其进行固定,提高效率。
{Subject}: 1.一种用于集成电路芯片封装覆膜的装置,包括机架(100),其特征在于：所述机架(100)的顶部固定连接有两个输料支壳(200),两个所述输料支壳(200)的内部均设置有用于运输片框架芯片(109)的传输组件,两个所述输料支壳(200)的两侧均设置有对片框架芯片(109)进行固定的定位块(205),两个所述输料支壳(200)的两侧均设置有驱动定位块(205)移动的动力组件,所述机架(100)的顶部固定连接有顶架(101),所述顶架(101)的顶部固定连接有驱动气缸(301),所述驱动气缸(301)的输出端设置有两个覆膜壳(300),两个所述覆膜壳(300)的内部设置有多个定型压板(307),多个所述定型压板(307)的内部均设置有刀片(400),所述顶架(101)的顶部设置有输膜组件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装导线支架
{Author}: 刘宝珠
{Author Address}: 311202 浙江省杭州市萧山区经济技术开发区建设二路858号集成电路设计产业园D幢3A11-4室
{Subsidiary Author}: 杭州熙驰科技有限公司
{Date}: 2024-11-15
{Notes}: CN118969757A
{Abstract}: 本发明公开了一种集成电路封装导线支架,包括设置在壳体内部的芯片和芯片焊盘,芯片的左右两侧分别均匀设有多个引脚本体,引脚本体包括内引脚和外引脚,外引脚外部包覆设有防护罩壳,防护罩壳包括上防护壳和下防护壳,上防护壳和下防护壳相互靠近的侧面分别开设有第一容纳槽和第二容纳槽,上防护壳顶部设有滑块,滑块上方设有固定块,固定块和滑块之间设有第一伸缩柱,第一伸缩柱外部套设有第一弹簧,滑块的顶部设有滑杆,固定块上开设有供滑杆滑动贯穿的通孔,固定块的上方设有辅助组件；本装置可对其中某个外引脚进行打开检修,操作简单省力,通过辅助组件可一次性完成所有的上防护壳底部和下防护壳拼接操作,简化安装操作,提高工作效率。
{Subject}: 1.一种集成电路封装导线支架,包括设置在壳体(1)内部的芯片和芯片焊盘,所述芯片焊接于芯片焊盘上,芯片的左右两侧分别均匀设有多个引脚本体,所述引脚本体包括内引脚和外引脚(33),内引脚与芯片之间通过金属导丝连接,外引脚(33)伸至壳体(1)外部；其特征在于：所述外引脚(33)外部包覆设有防护罩壳(5),防护罩壳(5)包括上防护壳(8)和下防护壳(7),所述上防护壳(8)和下防护壳(7)相互靠近的侧面分别开设有第一容纳槽(23)和第二容纳槽(22),所述上防护壳(8)顶部固定设有滑块(9),所述滑块(9)的正上方设有固定块(19),所述固定块(19)和滑块(9)之间设有第一伸缩柱(11),第一伸缩柱(11)外部套设有第一弹簧(12),所述滑块(9)的顶部固定设有滑杆(10),固定块(19)上开设有供滑杆(10)滑动贯穿的通孔,所述滑杆(10)位于第一伸缩柱(11)的正后方,所述固定块(19)的上方设有辅助组件；所述滑块(9)内部中心处设有空腔,空腔内上下两侧壁之间通过转轴转动设有齿轮(26),滑块(9)远离壳体(1)的侧面开设有凹槽(25),凹槽(25)内滑动插装有第一齿条(24),第一齿条(24)远离齿轮(26)的一端设有连接块(13),所述连接块(13)的另一端伸至凹槽(25)外部,并在其底部通过第一铰接座(14)活动连接有转杆(15),所述转杆(15)的另一端通过第二铰接座(16)与上防护壳(8)的外侧表面上部活动连接,所述滑块(9)靠近壳体(1)的侧面开设有收纳槽(27),收纳槽(27)内滑动设有卡块(21),所述收纳槽(27)的内底壁且远离凹槽(25)的一端开设有内槽(31),所述内槽(31)内滑动插装有第二齿条(28),第二齿条(28)的一端与卡块(21)连接、另一端连接有第二伸缩柱(30),第二伸缩柱(30)的另一端与内槽(31)的底壁固定连接,所述第二伸缩柱(30)外部套设有第二弹簧(29),所述壳体(1)的外壁开设有与卡块(21)相配合的卡槽。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示面板及显示装置
{Author}: 李思翔;于子阳;梁珂;汤彩艳;张旭
{Author Address}: 100015 北京市朝阳区酒仙桥路10号
{Subsidiary Author}: 京东方科技集团股份有限公司;成都京东方光电科技有限公司;北京京东方技术开发有限公司
{Date}: 2024-11-15
{Notes}: CN118973312A
{Abstract}: 显示面板及显示装置。显示面板包括显示区域和围绕显示区域的非显示区域,非显示区域包括依次远离显示区域的第一周边区域和绑定区域；第一周边区域包括沿第一方向延伸的弯折区,栅极驱动电路位于非显示区域；绑定区域中的第三子焊盘和第四子焊盘位于第一子焊盘和第二子焊盘靠近栅极驱动电路的一侧；第一电源线的第一延伸部和第二电源线的第二延伸部位于第一周边区域且沿第二方向延伸至绑定区域,并分别与第一子焊盘和第二子焊盘电连接；第一传输线与第三子焊盘和栅极驱动电路电连接；第二传输线与第四子焊盘和栅极驱动电路电连接；第一传输线和第二传输线中的至少之一在显示面板上的正投影与第一延伸部和第二延伸部的至少之一的正投影不交叠。
{Subject}: 1.一种显示面板,其特征在于,包括：显示区域和围绕所述显示区域的非显示区域,所述非显示区域包括位于所述显示区域一侧的绑定区域和位于所述绑定区域与所述显示区域之间的第一周边区域；所述第一周边区域包括沿第一方向延伸的弯折区；栅极驱动电路,位于所述非显示区域；多个绑定焊盘,位于所述绑定区域,所述多个绑定焊盘包括第一子焊盘、第二子焊盘、第三子焊盘和第四子焊盘；所述第三子焊盘和所述第四子焊盘位于所述第一子焊盘和所述第二子焊盘靠近所述栅极驱动电路的一侧；第一电源线,包括第一延伸部,所述第一延伸部位于所述第一周边区域且沿第二方向延伸至所述绑定区域,并与所述第一子焊盘电连接,所述第二方向与所述第一方向交叉；第二电源线,位于所述非显示区域；所述第二电源线位于所述第一周边区域的部分包括第二延伸部,所述第二延伸部沿所述第二方向延伸至所述绑定区域,并与所述第二子焊盘电连接；第一传输线,位于所述第一周边区域；所述第一传输线的一端与所述第三子焊盘电连接,所述第一传输线的另一端与所述栅极驱动电路电连接；第二传输线,位于所述第一周边区域；所述第二传输线的一端与所述第四子焊盘电连接,所述第二传输线的另一端与所述栅极驱动电路电连接；其中,所述第一传输线和所述第二传输线中的至少之一在所述显示面板上的正投影与所述第一延伸部和所述第二延伸部的至少之一在所述显示面板上的正投影不交叠。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装结构
{Author}: 刘宝珠
{Author Address}: 311202 浙江省杭州市萧山区经济技术开发区建设二路858号集成电路设计产业园D幢3A11-4室
{Subsidiary Author}: 杭州熙驰科技有限公司
{Date}: 2024-11-15
{Notes}: CN118969746A
{Abstract}: 本发明公开了一种集成电路封装结构,包括载板、盖板、固定板、底板和散热水冷管,载板的顶部设有夹持组件,底板的顶部左右两侧对称设有侧板,侧板的内设有散热风扇,载板通过卡接组件可拆卸安装于两个侧板之间,散热水冷管包括S形管部和直管部,固定板的顶部开设有安装槽,固定板的内部设有循环泵,载板的顶部开设有散热槽,载板的顶部沿其边缘处开设连接槽,盖板的底部四边设有齿槽,齿槽的内底壁处设有出液口,连接槽的内底壁设有凸起齿,凸起齿的外侧表面设有凸起球,盖板内设有空腔,空腔内滑动设有移动板,盖板内设有加热组件；本装置中用于连接与密封的热熔胶涂抹均匀且效率高,安装与拆卸操作均简单便捷,同时装置的散热效果好。
{Subject}: 1.一种集成电路封装结构,包括载板(3)、盖板(6)、固定板(2)、底板(1)和散热水冷管；其特征在于：所述载板(3)的顶部设有用于夹持芯片的夹持组件,所述底板(1)的顶部左右两侧对称设有侧板(10),固定板(2)设置于两个侧板(10)之间,所述侧板(10)的内部和固定板(2)的内部均中空设置,且侧板(10)的内部与固定板(2)的内部连通,侧板(10)的内部沿其长度方向等间距设有多个散热风扇,两个侧板(10)相互远离的侧面设有滤网(11),所述载板(3)为U形板结构,载板(3)底部的缺槽与固定板(2)相配合,所述载板(3)的高度与侧板(10)的高度相等,载板(3)通过卡接组件可拆卸安装于两个侧板(10)之间,所述散热水冷管包括互相连通的S形管部(8)和直管部(12),所述固定板(2)的顶部开设有与散热水冷管相适配的安装槽(9),散热水冷管固定嵌设于安装槽(9)内,且散热水冷管的上半部分位于安装槽(9)的上方,安装槽(9)与固定板(2)内部连通设置,所述固定板(2)的内部设有循环泵,所述S形管部(8)远离直管部(12)的一端通过进水连管(17)与循环泵的输出端连接,所述直管部(12)远离S形管部(8)的一端通过出水连管(16)与循环泵的输入端连接；所述载板(3)的顶部贯穿开设有供散热水冷管的上半部分嵌入的散热槽(7),载板(3)的顶部沿其边缘处开设有供盖板(6)底部四边嵌入的连接槽(18),所述盖板(6)的底部四边分别均匀设有多个齿槽(14),所述齿槽(14)的内底壁处设有出液口(30),所述连接槽(18)的内底壁均匀设有多个与齿槽(14)相配合的凸起齿(39),所述凸起齿(39)的外侧表面设有若干凸起球(38),所述盖板(6)内设有空腔,空腔内滑动设有移动板(34),多个所述出液口(30)与空腔连通,所述盖板(6)内设有加热组件(40)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于基于图像的检测和分选的方法及其系统
{Author}: 亚伦·J·泰齐克;亚伦·J·米德尔布鲁克;埃里克·迪博尔德;基根·奥斯利;雪莉·石;伍德罗·E·洛马斯
{Author Address}: 美国新泽西州
{Subsidiary Author}: 贝克顿·迪金森公司
{Date}: 2024-11-12
{Notes}: CN118937191A
{Abstract}: 本公开的各方面包括用于计算样品中细胞的一种或多种细胞参数的方法。根据某些实施方案的方法包括用频率调制光束照射包含流动流中的细胞的样品,测量来自样品中的细胞的光,从所测量的光生成细胞的图像数据,以及基于所生成的图像数据来计算一种或多种细胞参数。还描述了用于实践主题方法的系统和集成电路设备(例如现场可编程门阵列)。还提供了非暂时性计算机可读存储介质。
{Subject}: 1.一种方法,其包括：用频率调制光束照射包含流动流中的细胞的样品；测量来自所述样品中的所述细胞的光；从所测量的光生成所述细胞的图像数据；以及基于所生成的图像数据来计算一种或多种细胞参数。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于评估细胞线粒体形态的方法及其系统
{Author}: 雪莉·石;路易斯·玛利亚·德克鲁兹;亚伦·雅各布·米德尔布鲁克;斯蒂芬妮·J·维德曼;亚伦·泰齐克
{Author Address}: 美国新泽西州
{Subsidiary Author}: 贝克顿·迪金森公司
{Date}: 2024-11-12
{Notes}: CN118937190A
{Abstract}: 本公开的各方面包括用于评估细胞线粒体的形态的方法(例如,用于确定样品的细胞的生存力)。根据某些实施方案的方法包括测量来自具有荧光标记的线粒体的样品中的细胞的光,从所测量的光生成细胞线粒体的图像,从细胞线粒体的所生成的图像计算图像参数,以及基于所计算的图像参数来评估细胞线粒体的形态。还描述了用于实践主题方法的系统和集成电路设备(例如现场可编程门阵列)。还提供了非暂时性计算机可读存储介质。
{Subject}: 1.一种方法,其包括：测量来自包含荧光标记的线粒体的样品中的细胞的光；从所测量的光生成所述细胞线粒体的图像；从所述细胞线粒体的所生成的图像计算图像参数；以及基于所述细胞线粒体的所计算的图像参数来评估所述细胞线粒体的形态。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 动态欠压锁定检测电路及集成电路
{Author}: 段新东;卿健
{Author Address}: 610000 四川省成都市天府新区中国(四川)自由贸易试验区兴隆街道湖畔路303号天府菁蓉中心A区10号楼第4层西侧
{Subsidiary Author}: 成都市易冲半导体有限公司
{Date}: 2024-11-12
{Notes}: CN118937777A
{Abstract}: 本申请提供一种动态欠压锁定检测电路及集成电路,涉及模拟电路技术领域。该动态欠压锁定检测电路包括：电压采样模块、采样保持模块和比较模块；预设电源通过电压采样模块接地,用于对预设电源进行电压采样得到采样电压；采样保持模块的输入端连接电压采样模块,用于对采样电压进行保持,并输出采样保持电压；比较模块的正输入端连接采样保持模块的输出端,比较模块的负输入端连接预设电源,比较模块用于对电源电压和采样保持电压进行比较,生成动态欠压锁定信号。本申请可以输出跟随电源电压变化比例保持固定的动态欠压锁定信号,提高芯片的应用灵活度和鲁棒性。
{Subject}: 1.一种动态欠压锁定检测电路,其特征在于,所述动态欠压锁定检测电路包括：电压采样模块、采样保持模块和比较模块；预设电源通过所述电压采样模块接地,用于对所述预设电源进行电压采样得到采样电压；所述采样保持模块的输入端连接所述电压采样模块,用于对所述采样电压进行保持,并输出采样保持电压；所述比较模块的正输入端连接所述采样保持模块的输出端,所述比较模块的负输入端连接所述预设电源,所述比较模块用于对电源电压和所述采样保持电压进行比较,生成并向预设芯片输出动态欠压锁定信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片高低温测试设备及其测试方法
{Author}: 陈云;王丹丹
{Author Address}: 201306 上海市浦东新区自由贸易试验区临港新片区云汉路979号2楼
{Subsidiary Author}: 上海宙之盾人工智能科技有限公司
{Date}: 2024-11-12
{Notes}: CN118937957A
{Abstract}: 本发明涉及芯片测试设备技术领域,具体的是公开一种集成电路芯片高低温测试设备及其测试方法,本发明包括机体,所述机体包括测试机构和分类收集机构。本发明通过设置侧杆、半圆盘和第二侧口挡块,由于驱动电机和风机的运行,从而使得转盘通过侧杆带动半圆盘旋转打开连通电热箱或电冷箱其中一个的导气管使气流进入,同时使得侧杆通过方框块与侧块和刚性弹簧带动连接杆发生移动,进而使得连接杆通过第一侧口挡块与旋转块和套杆推动第二侧口挡块打开连通测试机构的管道进行测试,测试后的气体将再次被风机吸取导入圆腔块内部进行分类收集,如此循环操作便达到了分类收集测试气体并利用的目的。
{Subject}: 1.一种集成电路芯片高低温测试设备,包括机体(1),其特征在于,所述机体(1)包括测试机构和分类收集机构,所述分类收集机构包括吸气过滤组件、分类收集组件与驱动组件；其中,所述分类收集组件包括固定于机体(1)上的电热箱(10)和电冷箱(11),电冷箱(11)和电热箱(10)的内部分别固定有温度感应器(27),电热箱(10)和电冷箱(11)的上端分别固定有导气管(14),导气管(14)之间固定有与吸气过滤组件连通的圆腔块(13),圆腔块(13)的内部活动套接有与驱动组件传动连接的半圆盘(12),电热箱(10)和电冷箱(11)的内部分别活动套接有套杆(23),套杆(23)的下端固定有旋转块(24),旋转块(24)的两端分别滑动连接有第一侧口挡块(9)和第二侧口挡块(25),第一侧口挡块(9)与驱动组件传动连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于玻璃转接板的光电共封装结构
{Author}: 吴永波;蔡坚;王谦;胡杨
{Author Address}: 100084 北京市海淀区清华园
{Subsidiary Author}: 清华大学
{Date}: 2024-11-12
{Notes}: CN118938408A
{Abstract}: 本发明实施例公开了一种基于玻璃转接板的光电共封装结构,该光电共封装结构包括：玻璃转接板、光子集成芯片和电子集成芯片；所述光子集成芯片和所述电子集成芯片分别嵌入所述玻璃转接板的两侧；所述光子集成芯片和所述电子集成芯片通过玻璃通孔实现垂直互连。本发明提出了一种基于玻璃转接板的光电共封装结构,与硅基转接板相比,玻璃转接板优势在于：大尺寸超薄玻璃转接板制备工艺流程简单,成本低,热和机械稳定性好,具备优良的电学和光学特性,由此,本发明基于玻璃转接板的光电共封装结构解决了目前光电共封装采用硅转接板存在的制备工艺复杂、制备成本高、大面积制备时良率降低、电学性能差等问题,有助于提高光电共封装结构的性能。
{Subject}: 1.一种基于玻璃转接板的光电共封装结构,其特征在于,包括：玻璃转接板、光子集成芯片和电子集成芯片；所述光子集成芯片和所述电子集成芯片分别嵌入所述玻璃转接板的两侧；所述光子集成芯片和所述电子集成芯片通过玻璃通孔实现垂直互连。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种数字信号测试向量的动态调整方法及系统
{Author}: 曹光磊;唐建立;张海庆;徐宝令;夏冰洁
{Author Address}: 266555 山东省青岛市黄岛区香江路98号
{Subsidiary Author}: 中电科思仪科技股份有限公司
{Date}: 2024-11-12
{Notes}: CN118939488A
{Abstract}: 本发明属于信号动态调整技术领域,具体涉及一种数字信号测试向量的动态调整方法及系统,包括：获取待调整的数字信号测试向量；顺序执行所获取的数字信号测试向量,判断当前拍数字信号测试向量中是否存在向量操作码；若存在向量操作码,则根据所存在的向量操作码的类型确定当前拍数字信号测试向量的动态调整方式；若不存在向量操作码,则执行下一拍数字信号测试向量并判断是否存在向量操作码；判断当前数字信号测试向量是否发送完成,若完成,则停止循环,完成数字信号测试向量的动态调整,否则继续获取待调整的数字信号测试向量。
{Subject}: 1.一种数字信号测试向量的动态调整方法,其特征在于,包括：获取待调整的数字信号测试向量；顺序执行所获取的数字信号测试向量,判断当前拍数字信号测试向量中是否存在向量操作码；所述向量操作码的类型至少包括重复向量操作码、循环向量操作码和条件跳转向量操作码；若存在向量操作码,则根据所存在的向量操作码的类型确定当前拍数字信号测试向量的动态调整方式；若不存在向量操作码,则执行下一拍数字信号测试向量并判断是否存在向量操作码；判断当前数字信号测试向量是否发送完成,若完成,则停止循环,完成数字信号测试向量的动态调整,否则继续获取待调整的数字信号测试向量。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 实现带外桥接的现场可编程门阵列结构、带外桥接系统、方法、服务器
{Author}: 麦显全;周光
{Author Address}: 510220 广东省广州市海珠区新港东路2429号首层自编392房
{Subsidiary Author}: 广州磐玉科技有限公司;北京百度网讯科技有限公司
{Date}: 2024-11-12
{Notes}: CN118939600A
{Abstract}: 本公开提供了实现带外桥接的现场可编程门阵列结构、带外桥接系统、方法、服务器,涉及计算机技术领域,尤其涉及服务器。具体实现方案为：该现场可编程门阵列结构包括至少两个第一数据接口模块、至少两个第二数据接口模块和缓存模块,各所述第一数据接口模块分别匹配各带内数据接口模块；各所述第二数据接口模块分别匹配各管理数据接口模块；所述缓存模块用于对各所述第一数据接口模块的数据和各所述第二数据接口模块的数据进行缓存；其中,每个所述第二数据接口模块通过所述缓存模块与至少两个所述第一数据接口模块进行数据传输。
{Subject}: 1.一种实现带外桥接的现场可编程门阵列结构,包括：至少两个第一数据接口模块,各所述第一数据接口模块分别匹配各带内数据接口模块；至少两个第二数据接口模块,各所述第二数据接口模块分别匹配各管理数据接口模块；缓存模块,所述缓存模块用于对各所述第一数据接口模块的数据和各所述第二数据接口模块的数据进行缓存；其中,每个所述第二数据接口模块通过所述缓存模块与至少两个所述第一数据接口模块进行数据传输。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于残差网络模型的CMOS集约模型参数提取方法
{Author}: 丁洁;周奕帆;彭鹏;范绪阁
{Author Address}: 100081 北京市海淀区中关村南大街5号
{Subsidiary Author}: 北京理工大学
{Date}: 2024-11-12
{Notes}: CN118940691A
{Abstract}: 一种基于残差网络模型的CMOS集约模型参数提取方法,利用蒙特卡罗方法生成足量参数集进行SPICE仿真,获得的模型训练数据集用于训练和验证残差网络模型。训练后的残差网络模型能够实现快速、精确的CMOS晶体管集约模型参数提取,克服手动拟合提取参数操作复杂、速度和精度低的缺陷。本发明的实现包括四个步骤：S1.利用蒙特卡罗方法生成CMOS集约模型参数集；S2.获得残差网络模型所需要的训练数据集；S3.训练残差网络模型；S4.利用残差网络模型提取集约模型参数。应用本发明可实现快速、精确的CMOS晶体管集约模型参数提取,有效解决手动拟合中的操作问题,有助于预测集成电路产品良率并缩短研发周期,为EDA软件的开发和完善提供帮助。
{Subject}: 1.基于残差网络模型的CMOS集约模型参数提取方法,其特征在于,按如下步骤操作实现：S1.利用蒙特卡罗方法生成CMOS集约模型参数集：在集约模型中确定要提取的关键参数及提取顺序,通过手动拟合调整关键参数取值,使得SPICE仿真得到的电学特性曲线与从TCAD仿真或晶体管实验数据中获得的目标电学特性曲线误差控制在3%以内,确定关键参数取值后,在该确定值周围利用蒙特卡罗方法生成大量新参数集；S2. 获得残差网络模型所需要的训练数据集：将S1中生成的新参数集导入集约模型中,利用SPICE软件进行仿真,获得每组新参数对应的集约模型电学特性曲线；将电学特性曲线数据作为残差网络模型输出层,特性曲线对应的参数组作为残差网络模型输入层,得到用于模型训练的数据集；S3. 训练残差网络模型：将S2中得到的模型训练数据集分为两部分,其中大部分数据集作为训练集,小部分数据集作为验证集；使用训练集训练残差网络模型后,通过验证集评估模型训练效果；S4. 利用残差网络模型提取集约模型参数：训练好模型后,将TCAD仿真或晶体管实验数据中获得的I-V电学特性曲线作为残差网络模型的输入,模型可在非常短的时间内提取电学特性曲线对应的集约模型参数。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 功率模块及封装工艺
{Author}: 暴杰;许重斌
{Author Address}: 130011 吉林省长春市绿园区汽车经济技术开发区新红旗大街1号
{Subsidiary Author}: 中国第一汽车股份有限公司
{Date}: 2024-11-12
{Notes}: CN118943113A
{Abstract}: 本申请涉及一种功率模块及封装工艺。功率模块包括衬板、高压电气连接件以及若干低压电气连接件,衬板设置有高压工作区和低压工作区；高压电气连接件用于连接母线电容,高压电气连接件连接于高压工作区。低压电气连接件连接于低压工作区,其中一部分低压电气连接件设置于衬板的第一方向侧部,还有部分低压电气连接件设置于衬板的第二方向的侧部,第一方向与第二方向垂直。功率模块中的低压电气连接件能够为逆变器系统传输控制信号,低压电气连接件分别布置在衬板第一方向以及第二方向的侧部,分置于不同侧排布,这种布置结构可以有效减小功率模块在第一方向上的长度,从而减少功率模块体积,提升功率密度。
{Subject}: 1.一种功率模块,其特征在于,包括：衬板,所述衬板设置有高压工作区和低压工作区；高压电气连接件,所述高压电气连接件用于连接母线电容,所述高压电气连接件连接于所述高压工作区；若干低压电气连接件,所述低压电气连接件连接于所述低压工作区,其中一部分所述低压电气连接件设置于所述衬板的第一方向侧部,还有部分所述低压电气连接件设置于所述衬板的第二方向侧部,所述第一方向与所述第二方向垂直。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 静电保护电路、集成电路及电子设备
{Author}: 崔在胜
{Author Address}: 100176 北京市大兴区北京经济技术开发区科创十街18号院3号楼1层101室
{Subsidiary Author}: 北京奕斯伟计算技术股份有限公司
{Date}: 2024-11-12
{Notes}: CN118943139A
{Abstract}: 本申请公开了一种静电保护电路、集成电路及电子设备。该静电保护电路中包括第一泄放电路和第一限流电路。其中,第一泄放电路能够泄放集成电路的输出焊盘上产生的静电电流,第一限流电路能够对流经输出缓冲器的第一端的电流进行限流。由此可知,该静电保护电路不仅能够泄放输出焊盘上产生的静电,且可以对流经输出缓冲器的电流进行限流,以避免该输出缓冲器中的器件受到大量静电电流的冲击而损坏。综上,本申请提供的静电保护电路的静电防护能力较好,能够实现对集成电路中各器件的有效保护。
{Subject}: 1.一种静电保护电路,其特征在于,应用于集成电路,所述集成电路包括输出缓冲器,所述输出缓冲器的输出端与所述集成电路的输出焊盘连接；所述静电保护电路包括：第一泄放电路和第一限流电路；所述第一泄放电路分别与第一正极电源端、第一负极电源端和所述输出焊盘连接,所述第一泄放电路用于泄放所述输出焊盘上产生的静电电流；所述第一限流电路的一端与所述输出缓冲器的第一端连接,所述第一限流电路的另一端与所述第一正极电源端和所述第一负极电源端中的一个连接,所述第一限流电路用于对流经所述输出缓冲器的第一端的电流进行限流。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 量子芯片的封装装置、集成电路和装配方法
{Author}: 杨威风;龚明;应翀;朱晓波;彭承志;潘建伟
{Author Address}: 230088 安徽省合肥市蜀山区望江西路5099号
{Subsidiary Author}: 合肥国家实验室;中国科学技术大学
{Date}: 2024-11-12
{Notes}: CN118946245A
{Abstract}: 本发明提供一种量子芯片的封装装置、集成电路和装配方法,量子芯片的封装装置包括：转接组件,包括相对的第一面和第二面,第一面与量子芯片电连接,第二面上形成有多个第二电触点；电路板,设有多个第一电触点；多个连接件及多个连接座,每个连接件的一端插入每个连接座的凹槽内,每个连接件的由每个连接座凸出的另一端适用于电连接在第一电触点及第二电触点中的一个上,每个连接座适用于电连接在第一电触点及第二电触点中的另一个上；其中,每个连接件与每个凹槽接触的区域填充有导电填充物,以增加每个连接件与每个凹槽的电接触面积,降低了接触电阻,从而降低了量子芯片的封装装置内的发热量。
{Subject}: 1.一种量子芯片的封装装置,其特征在于,包括：转接组件,包括相对的第一面和第二面,所述第一面与量子芯片电连接,所述第二面上形成有多个第二电触点；电路板,设有多个第一电触点；多个连接件及多个连接座,每个所述连接件的一端插入每个所述连接座的凹槽内,每个所述连接件的由每个所述连接座凸出的另一端适用于电连接在所述第一电触点及所述第二电触点中的一个上,每个所述连接座适用于电连接在所述第一电触点及所述第二电触点中的另一个上；其中,每个所述连接件与每个所述凹槽接触的区域填充有导电填充物,以增加每个所述连接件与每个所述凹槽的电接触面积。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种通过人体腭大孔腔道的微型电极设备
{Author}: 李宇波;潘剑威;桂世聪;骆季奎;于兴南;邹少旸;黄玉吉
{Author Address}: 311103 浙江省杭州市临平区东湖街道新颜路22号7幢310C
{Subsidiary Author}: 杭州启真泰驰医疗科技有限公司
{Date}: 2024-11-08
{Notes}: CN118903674A
{Abstract}: 本发明一种通过人体腭大孔腔道的微型电极设备,包括：单片机、电刺激、反馈电路、电极和微型电池；单片机通过蓝牙与上位机通讯,上位机将刺激时间、脉冲宽度的参数传入口腔内单片机,电刺激与反馈电路设置恒流刺激电路,恒流刺激电路中设置压控电流源,单片机根据参数输出控制信号到压控电流源,压控电流源将控制信号转换为恒流刺激电流到电极上,刺激电流通过电极转换为模拟电流,通过模拟电流产生电刺激进行神经调控,诱导蝶腭叶神经节调控血管适度扩张,补偿流向大脑的血流量。本装置电极通过手术植入蝶颚神经节附近,刺激电路位于口腔内部,位于体外的上位机通过蓝牙控制,电刺激具有硬件、软件双层反馈,使用多个监控指标,精度高、可靠性强。
{Subject}: 1.一种通过人体腭大孔腔道的微型电极设备,其特征在于,包括：单片机、电刺激与反馈电路、电极和微型电池；所述单片机通过蓝牙与上位机通讯；所述上位机将刺激时间、脉冲宽度的参数通过蓝牙传入口腔内的单片机；所述电刺激与反馈电路中设置恒流刺激电路；所述恒流刺激电路中设置压控电流源；所述单片机根据上位机传输的参数输出控制信号到恒流刺激电路的压控电流源；所述压控电流源将控制信号转换为恒流刺激电流并传输到电极上,同时输出一个反馈信号回单片机；所述刺激电流通过电极转换为作用于神经组织的模拟电流,通过模拟电流产生电刺激进行神经调控,诱导蝶腭叶神经节调控血管适度扩张,补偿流向大脑的血流量；所述微型电池为微型电极设备提供电能。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于螺旋变换的涡旋二色性暗场共焦显微测量装置
{Author}: 刘俭;刘辰光;华子杰;由小玉
{Author Address}: 150001 黑龙江省哈尔滨市南岗区西大直街92号
{Subsidiary Author}: 哈尔滨工业大学
{Date}: 2024-11-08
{Notes}: CN118914200A
{Abstract}: 本申请公开了一种基于螺旋变换的涡旋二色性暗场共焦显微测量装置,涉及光学精密测量技术领域,相反阶涡旋光束产生模块用于产生混合涡旋光束,样品扫描模块用于利用混合涡旋光束照射待测样品的扫描位置,得到样品反射光束,螺旋变换模块用于对样品反射光束进行空间分离,得到空间分离光束,多阶探测模块用于对空间分离光束进行探测,得到扫描位置的涡旋二色性信号强度,当待测样品的扫描位置无缺陷时,涡旋二色性信号强度为0,当待测样品的扫描位置存在缺陷时,涡旋二色性信号强度不为0,且涡旋二色性信号强度的正负性与缺陷的左旋手性和右旋手性分别对应,从而可以探索三维集成电路层间缺陷的手性特性。
{Subject}: 1.一种基于螺旋变换的涡旋二色性暗场共焦显微测量装置,其特征在于,所述基于螺旋变换的涡旋二色性暗场共焦显微测量装置包括：相反阶涡旋光束产生模块,用于产生混合涡旋光束；所述混合涡旋光束包括正m阶轨道角动量和负m阶轨道角动量,m为常数；样品扫描模块,用于利用所述混合涡旋光束照射待测样品的扫描位置,得到所述扫描位置的样品反射光束；所述待测样品为三维集成电路；所述样品反射光束包括正m阶轨道角动量和负m阶轨道角动量；螺旋变换模块,用于对所述样品反射光束进行空间分离,得到空间分离光束；所述空间分离光束包括正m阶轨道角动量对应的第一光束和负m阶轨道角动量对应的第二光束,所述第一光束和所述第二光束的位置相分离；多阶探测模块,用于对所述空间分离光束进行探测,得到所述扫描位置的涡旋二色性信号强度；所述涡旋二色性信号强度用于表征所述扫描位置是否具有缺陷,以及具有缺陷时缺陷的手性特性。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高压驱动器批量可靠性试验方法及试验电路
{Author}: 王曾;向跃军;迟鸿燕;王佳佳;马路遥;吴凯丽;潘朋涛;陆浩宇;陈劲威
{Author Address}: 550018 贵州省贵阳市乌当区新添大道北段270号
{Subsidiary Author}: 中国振华集团永光电子有限公司(国营第八七三厂)
{Date}: 2024-11-08
{Notes}: CN118914809A
{Abstract}: 一种高压驱动器批量可靠性试验方法及试验电路,属于混合集成电路技术领域。所述试验方法包括实时检测方法、电参数检测反馈与对比评估方法、长期可靠性评估方法、加速寿命可靠性评价方法。所述试验电路包括信号发生系统、恒流稳压模块、检测系统、负载限流保护模块、负载系统、电源系统等。所述信号发生系统输出信号到检测系统,再输出负载信号到负载系统,下一级将设备运行状态反馈至前一级,根据反馈信号,输出新的控制指令；电源系统为控制系统、测试系统及负载系统提供电源。解决了现有技术中没有针对高压驱动混合集成电路功能模块进行批量可靠性筛选与试验评估方法及其相关试验电路的问题。广泛应用于高压驱动器的电性能测试及可靠性试验中。
{Subject}: 1.一种高压驱动器批量可靠性试验方法,其特征在于,包括如下方法：(1)批量生产过程中实时检测方法：对高压驱动器产品的整个批量化生产过程中的可靠性试验过程进行实时功能性检测,实时电流模拟量检测,并分别记录故障的情况；(2)电参数检测反馈与对比评估方法: 高压驱动器产品是由不同的分立元器件按驱动电路结构通过混合集成电路技术进行一体化集成的,对电路模块的整体电参数特性进行研究,制定电性能参数测试项目及标准,形成集测试电路、测试程序、测试夹具于一体的综合电参数测试系统；(3)批量化的长期可靠性评估方法：根据高压驱动器产品的功能及电参数特点设计电路模块产品的可靠性检测评价系统,即试验系统；(4)加速寿命可靠性评价方法：通过完全模拟产品使用状态,在产品极限环境下进行大于10万次的高频次可靠性寿命试验,所述高频次即产品的开关频次以千次或万次计数,建立可靠性加速寿命评价控制系统。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路电子元件自动测试装置
{Author}: 王芬;冯雪昆;王红强
{Author Address}: 067000 河北省承德市高新区科技大厦院内大数据研发展示中心626
{Subsidiary Author}: 保定律都信息技术服务有限公司
{Date}: 2024-11-08
{Notes}: CN118914817A
{Abstract}: 本发明公开了一种集成电路电子元件自动测试装置。包括机架、进料传送带、插装机械手组件、测试组件和出料传送带；所述测试组件包括测试传送带、安装外框和若干组测试电路板,所述测试电路板包括电路板主体,所述电路板主体上开设有若干组输入连接插孔和若干组输出连接插孔,本发明一方面采用测试电路板和多组可调整连接位置的测试连接线相结合,针对不同的电子元件可根据其输出引脚的位置选择调整测试连接线的连接插孔,具有高兼容性；另一方面本发明利用三段式输入连接插孔配合气腔通入气体提升对输入连接插孔内导通金属膜(层)外围的气体压力,使导通金属膜(层)挤压连接在输出引脚上,连接更稳定且不会对输出引脚等结构造成损伤。
{Subject}: 1.一种集成电路电子元件自动测试装置,其特征在于,包括机架(100),所述机架(100)上安装有用于集成电路电子元件测试进料的进料传送带(200)、用于集成电路电子元件测试插装的插装机械手组件(300)、用于集成电路电子元件测试的测试组件(400)和用于集成电路电子元件测试出料的出料传送带(500)；所述测试组件(400)包括测试传送带(410)、安装外框(420)和若干组测试电路板(430),若干组所述测试电路板(430)间隔固定在所述测试传送带(410)上,所述测试传送带(410)用于输送若干组所述测试电路板(430),所述测试传送带(410)位于所述安装外框(420)的内部,若干组所述测试电路板(430)分别包括电路板主体(431),所述电路板主体(431)上分别开设有若干组输入连接插孔(431-1)和若干组输出连接插孔(431-2),若干组所述输入连接插孔(431-1)分别与若干组所述输出连接插孔(431-2)通过所述电路板主体(431)内部的预制电路线路连通,若干组所述输入连接插孔(431-1)的内部分别设有上金属层(431-11)、导通金属膜(431-12)和下金属层(431-13),若干组所述输入连接插孔(431-1)用于集成电路电子元件的测试点的输入连接,若干组所述输出连接插孔(431-2)用于集成电路电子元件的测试点的输出连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于Al的集成电路测试管理系统
{Author}: 林子翔
{Author Address}: 311215 浙江省杭州市萧山区宁围街道诺德财富中心1幢1702室
{Subsidiary Author}: 杭州盛兔到家科技有限公司
{Date}: 2024-11-08
{Notes}: CN118916670A
{Abstract}: 本申请涉及智能管理领域,其具体地公开了一种基于Al的集成电路测试管理系统,其通过采集集成电路的测试数据的时间序列,其中,所述测试数据包括电压、电流和频率,并采用基于Al和深度学习技术对所述测试数据进行时序特征分析和相互关联交互,从而来智能地得到当前的测试点是否潜在故障和不良的判断结果。通过这样的方式,减少了对人工分析的依赖,同时加快了响应速度,并能够更准确地识别测试数据中的异常模式,以便及时发现潜在的故障和不良,提高故障检测的准确性和及时性。
{Subject}: 1.一种基于Al的集成电路测试管理系统,其特征在于,包括：测试数据获取模块,用于采集集成电路的测试数据的时间序列,所述测试数据包括电压、电流和频率；测试数据数据规整模块,用于将所述测试数据的时间序列按照时间维度和样本维度进行数据规整以得到测试数据时序输入向量的序列；测试数据局部短期时序编码模块,用于将所述测试数据时序输入向量的序列进行测试数据局部短期时序编码以得到测试数据短期时序模式特征向量的序列；测试数据长期时序编码模块,用于将所述测试数据时序输入向量的序列进行测试数据长期时序编码以得到测试数据长期时序模式特征向量的序列；特征融合模块,用于将所述测试数据短期时序模式特征向量的序列和所述测试数据长期时序模式特征向量的序列进行融合以得到测试数据多尺度时序模式特征向量的序列；测试数据特征关联交互模块,用于将所述测试数据多尺度时序模式特征向量的序列进行测试数据特征关联交互以得到测试数据特征关联交互特征矩阵；判断结果生成模块,用于基于所述测试数据特征关联交互特征矩阵,得到判断结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种超透镜先进集成电路传感器的先进集成电路晶圆回收方法
{Author}: 杨婉君;钱清;潘代强;杨磊;张云;杨京南;艾永昌;王焕橙;胡昌杰
{Author Address}: 201800 上海市嘉定区皇庆路333号3幢北楼3层
{Subsidiary Author}: 上海芯物科技有限公司
{Date}: 2024-11-08
{Notes}: CN118919406A
{Abstract}: 本发明涉及一种超透镜先进集成电路传感器的先进集成电路晶圆回收方法,所述先进集成电路晶圆回收方法包括如下步骤：提供超透镜先进集成电路传感器结构,所述超透镜先进集成电路传感器结构包括键合的超透镜晶圆与先进集成电路晶圆,所述超透镜晶圆与先进集成电路晶圆的键合界面位于超透镜晶圆一侧具有气泡缺陷；对超透镜晶圆的硅衬底进行第一湿法蚀刻,所述第一湿法蚀刻之前或第一湿法蚀刻之后填充气泡缺陷处；然后对超透镜晶圆的超透镜结构层与气泡缺陷处的填充物进行第二湿法蚀刻,所得先进集成电路晶圆经过表面平坦化后进行回收。本发明挽救了由于键合气泡存在导致即将报废的先进集成电路晶圆,降低了工厂成本。
{Subject}: 1.一种超透镜先进集成电路传感器的先进集成电路晶圆回收方法,其特征在于,所述先进集成电路晶圆回收方法包括如下步骤：提供超透镜先进集成电路传感器结构,所述超透镜先进集成电路传感器结构包括键合的超透镜晶圆与先进集成电路晶圆,所述超透镜晶圆与先进集成电路晶圆的键合界面位于超透镜晶圆一侧具有气泡缺陷；对超透镜晶圆的硅衬底进行第一湿法蚀刻,所述第一湿法蚀刻之前或第一湿法蚀刻之后填充气泡缺陷处；然后对超透镜晶圆的超透镜结构层与气泡缺陷处的填充物进行第二湿法蚀刻,所得先进集成电路晶圆经过表面平坦化后进行回收。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种改善释放层耐化性的封装结构及封装方法
{Author}: 李宏伟;付东之;马书英
{Author Address}: 215300 江苏省苏州市昆山市经济开发区龙腾路112号
{Subsidiary Author}: 华天科技(昆山)电子有限公司
{Date}: 2024-11-08
{Notes}: CN118919497A
{Abstract}: 本发明公开一种改善释放层耐化性的封装结构及封装方法,该封装方法包括以下步骤：在临时载片上制备释放层；将临时载片边缘的释放层移除,留出释放层空白区域,释放层空白区域在晶圆无效区域范围内；在释放层上制备钝化层,钝化层覆盖释放层和释放层空白区域,释放层与空气隔绝；在钝化层上构建重布线层；将集成电路晶粒安置在重布线层上并进行塑封,形成重组晶圆；对重组晶圆进行环切,切除临时载片边缘的封装体；剥离临时载片。本发明通过钝化层覆盖释放层和释放层空白区域,使释放层与外界隔绝,避免了释放层与化学试剂接触的可能性,显著提高了释放层的耐化性,有效保证了封装体的完成,解决了因释放层耐化性不足而造成重布线层不完整的缺陷。
{Subject}: 1.一种改善释放层耐化性的封装方法,其特征在于,包括以下步骤：步骤一：在临时载片上制备释放层；步骤二：将临时载片边缘的释放层移除,使临时载片边缘留出释放层空白区域,释放层空白区域无释放层残留,且释放层空白区域在晶圆无效区域范围内；步骤三：在释放层上制备钝化层,所述钝化层覆盖释放层和释放层空白区域,释放层完全与空气隔绝；步骤四：在钝化层上构建重布线层；步骤五：将集成电路晶粒安置在重布线层上并进行塑封,形成重组晶圆；步骤六：对重组晶圆进行环切,切除临时载片边缘的封装体,留出临时载体边缘空白区域；步骤七：将临时载片剥离。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体封装件及其形成方法和形成伪管芯的方法
{Author}: 黄星源;何宜臻
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-11-08
{Notes}: CN118919502A
{Abstract}: 本公开实施例提供了具有改进的热导率和翘曲控制的伪管芯。伪管芯包括形成在半导体衬底上方的调整层。调整层具有在约30W/mK和约100W/mK之间范围内的热导率。调整层可以包括氮化硅或碳化硅。本申请的实施例还涉及半导体封装件及其形成方法和形成伪管芯的方法。
{Subject}: 1.一种半导体封装件,包括：第一管芯,具有第一接合膜；第二管芯,堆叠在所述第一管芯上方并且经由所述第一接合膜接合至所述第一管芯；以及伪管芯,堆叠在所述第一管芯上方并且经由所述第一接合膜接合至所述第一管芯,其中,所述伪管芯包括：衬底；调整层,形成在所述衬底上方,其中,所述调整层具有在30W/mK和100W/mK之间范围内的热导率；以及第二接合膜,形成在所述调整层上方,其中,所述第二接合膜接合至所述第一接合膜。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种适用于集成电路在线量检测的载波相移干涉测量方法
{Author}: 张航瑛;张伟豪;孟凯;楼佩煌;钱晓明;武星
{Author Address}: 210016 江苏省南京市秦淮区御道街29号
{Subsidiary Author}: 南京航空航天大学;南京航空航天大学苏州研究院
{Date}: 2024-11-08
{Notes}: CN118913086A
{Abstract}: 本发明公开了一种适用于集成电路在线量检测的载波相移干涉测量方法,包括：获取单帧干涉图,利用空间载波技术原理将所述单帧干涉图划分出多帧相移子干涉图；对所述多帧相移子干涉图通过分组策略分为X,Y两组；任选其中一组进行奇异值分解；计算Y＝SX中的近似矩阵S,并计算出近似矩阵S的特征值λ和特征向量Q；计算动态模式,得到待测相位。本发明有效解决单帧载波相位提取方法的高精度和高效率不能并存的问题,不需要使用任何迭代过程,采用了更先进的动态模式分解策略大大提高了计算效率,且可以有效地抑制噪声,具有良好的实时在线检测能力。
{Subject}: 1.一种适用于集成电路在线量检测的载波相移干涉测量方法,其特征在于,包括：获取单帧干涉图,利用空间载波技术原理将所述单帧干涉图划分出多帧相移子干涉图；对所述多帧相移子干涉图通过分组策略分为X,Y两组；任选其中X组进行奇异值分解；计算Y＝SX中的近似矩阵S,并计算出近似矩阵S的特征值λ和特征向量Q；计算出各动态模式,进而得到待测相位。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于集成电路的样值自适应补偿方法、装置、设备及存储介质
{Author}: 王景生;廖振雄;张鹏;李英;都美江;姜宇程
{Author Address}: 518000 广东省深圳市南山区兴科一街2号
{Subsidiary Author}: 鹏城实验室
{Date}: 2024-11-08
{Notes}: CN118921473A
{Abstract}: 本申请公开了一种基于集成电路的样值自适应补偿方法、装置、设备及存储介质,涉及视频编码技术领域,公开了基于集成电路的样值自适应补偿方法,包括：通过预设滑动窗口从目标内存中读取目标编码单元的多个目标像素点对应的像素数据；将各目标像素点对应的像素数据暂存至目标寄存器,并确定处于所述目标寄存器的目标中间区域的多个待处理像素点以及各待处理像素点对应的像素数据；通过计算内核对各待处理像素点对应的像素数据进行并行的样值自适应补偿处理。通过上述方式,实现了在集成电路中对样值自适应补偿算法的并行加速,提高了样值自适应补偿算法在集成电路中的计算速度,同时不增加过大的资源消耗。
{Subject}: 1.一种基于集成电路的样值自适应补偿方法,其特征在于,所述基于集成电路的样值自适应补偿方法,包括：通过预设滑动窗口从目标内存中读取目标编码单元的多个目标像素点对应的像素数据；将各目标像素点对应的像素数据暂存至目标寄存器,并确定处于所述目标寄存器的目标中间区域的多个待处理像素点以及各待处理像素点对应的像素数据；通过计算内核对各待处理像素点对应的像素数据进行并行的样值自适应补偿处理。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路生产设备
{Author}: 王静;赵振业
{Author Address}: 214442 江苏省无锡市江阴市夏港街道珠江路205号5楼506-1
{Subsidiary Author}: 江苏多氪信息科技有限公司
{Date}: 2024-11-08
{Notes}: CN118921869A
{Abstract}: 本发明公开了一种集成电路生产设备,属于电路板蚀刻技术领域,包括蚀刻机槽,蚀刻机槽的内部设置有蚀刻工作室,蚀刻机槽的蚀刻工作室中设置有装夹机构,装夹机构包括托举框架、闭口夹板、调距支架、调距滑块和复位弹簧,托举框架设置在蚀刻机槽的蚀刻工作室中,闭口夹板设置在托举框架的内部,调距支架设置在托举框架的上方,调距滑块固定在调距支架的一端,复位弹簧设置在调距滑块的一侧；本发明通过设置的装夹机构,托举框架与闭口夹板配合能够自适应夹持定位不同宽距的电路板,利用托举框架与闭口夹板配合形成的封闭定位空间能够加强对电路板装夹的牢固性,减少传统夹具对厚度较小的电路板产品夹持效果存在缺陷的麻烦。
{Subject}: 1.一种集成电路生产设备,包括蚀刻机槽(1),其特征在于：所述蚀刻机槽(1)的内部设置有蚀刻工作室(2),所述蚀刻机槽(1)的蚀刻工作室(2)中设置有装夹机构,所述装夹机构包括托举框架(8)、闭口夹板(11)、调距支架(13)、调距滑块(15)和复位弹簧(22),所述托举框架(8)设置在蚀刻机槽(1)的蚀刻工作室(2)中,所述闭口夹板(11)设置在托举框架(8)的内部,所述调距支架(13)设置在托举框架(8)的上方,所述调距滑块(15)固定在调距支架(13)的一端,所述复位弹簧(22)设置在调距滑块(15)的一侧,所述调距滑块(15)的内部穿设有延伸插板(18),所述调距滑块(15)的一侧设置有制动板(24),所述蚀刻机槽(1)的蚀刻工作室(2)中设置有拨液冲刷机构,所述拨液冲刷机构包括往复拨液板(27)、往复滑块(23)、调位螺套(29)和往复丝杆(25),所述往复滑块(23)滑动连接在蚀刻机槽(1)的滑槽处,所述调位螺套(29)内嵌固定在往复滑块(23)的内部,所述往复丝杆(25)穿设在往复滑块(23)的内部,所述往复拨液板(27)设置在往复滑块(23)的下方。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于薄膜电路基板的电路集成方法及装置
{Author}: 徐彬
{Author Address}: 618100 四川省德阳市中江县南华镇芙蓉西路北段69号
{Subsidiary Author}: 中江立江电子有限公司
{Date}: 2024-11-08
{Notes}: CN118921877A
{Abstract}: 本申请提供了一种基于薄膜电路基板的电路集成方法及装置,涉及薄膜基板技术领域。首先提供一薄膜电路基板,基于薄膜电路基板制作缓冲层；其中,缓冲层覆盖于薄膜电路基板的表面,然后基于缓冲层的表面制作集成电路层；其中,集成电路层中包括电子元件；再基于集成电路层的表面制作保护层；其中,保护层的厚度为缓冲层厚度的2～3倍,且集成电路层的厚度小于缓冲层的厚度。本申请提供的基于薄膜电路基板的电路集成方法及装置具有应力释放能力强,可有效避免薄膜电路基板与集成电路层损伤的优点。
{Subject}: 1.一种基于薄膜电路基板的电路集成方法,其特征在于,所述方法包括：提供一薄膜电路基板；基于所述薄膜电路基板制作缓冲层；其中,所述缓冲层覆盖于所述薄膜电路基板的表面；基于所述缓冲层的表面制作集成电路层；其中,所述集成电路层中包括电子元件；基于所述集成电路层的表面制作保护层；其中,所述保护层的厚度为所述缓冲层厚度的2～3倍,且所述集成电路层的厚度小于所述缓冲层的厚度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于PCB板的封装工艺
{Author}: 田学林;童辉;查显斌;刘洪碧;张宏林;张辉;邹巍巍;陈建峰;王永林;付聪;曹志国
{Author Address}: 241000 安徽省芜湖市中国(安徽)自由贸易试验区芜湖片区银湖北路26号
{Subsidiary Author}: 芜湖宏景电子股份有限公司
{Date}: 2024-11-08
{Notes}: CN118921977A
{Abstract}: 本发明公开了一种用于PCB板的封装工艺,包括以下步骤：S1、定位：首先将多个PCB板放置在固定座上,然后通过调节组件带动限位板进行移动,将多个PCB板进行固定；S2、喷涂：传送带将固定座移动至喷涂箱内,驱动机构带动两个喷头将焊锡膏均匀喷涂在每个PCB板表面,其中喷头通过安装机构的设置可单独进行拆卸更换,本发明涉及PCB板加工技术领域。该用于PCB板的封装工艺,将调节螺栓拧出弧形块,通过活动板带动两端的伸缩杆在套筒内进行移动,能够对限位板的位置进行调节,便于同时对多个电路板进行定位,能够同时对多个PCB板进行加工,提升了封装的效率,且这种固定方式便于控制夹持的力度,不易对电路板造成损伤。
{Subject}: 1.一种用于PCB板的封装工艺,其特征在于：包括以下步骤：S1、定位：首先将多个PCB板放置在固定座(1)上,然后通过调节组件带动限位板(2)进行移动,将多个PCB板进行固定；S2、喷涂：传送带(3)将固定座(1)移动至喷涂箱(4)内,驱动机构带动两个喷头(5)将焊锡膏均匀喷涂在每个PCB板表面,其中喷头(5)通过安装机构(6)的设置可单独进行拆卸更换；S3、封装：喷涂后的PCB板传送至封装箱(7)中,吸盘(8)将电子元器件贴在PCB板上,完成封装；S4、净化：风机(9)抽取封装过程中产生的有害气体,并将其输送至过滤箱(10)中,过滤净化后再排放。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示面板及其制备方法、显示装置
{Author}: 汪炳伟
{Author Address}: 100015 北京市朝阳区酒仙桥路10号
{Subsidiary Author}: 京东方科技集团股份有限公司
{Date}: 2024-11-08
{Notes}: CN118922017A
{Abstract}: 本公开提供一种显示面板及其制备方法、显示装置,显示面板包括依次层叠的显示基板、温感层和盖板,显示基板包括阵列排布的多个像素单元,温感层包括依次层叠设置的第一走线层、第一限定层和第二走线层,第一走线层包括沿第一方向延伸的多条第一走线,第二走线层包括沿第二方向延伸的多条第二走线,第一走线在衬底上的正投影及第二走线在衬底上的正投影分别与像素单元在衬底上的正投影不存在交叠,多条第一走线在衬底上的正投影与多条第二走线在衬底上的正投影形成多个正投影交叠区域,第一限定层开设有多个第一开口,一第一开口在衬底上的正投影被一正投影交叠区域覆盖,第一开口内设置分别与一第一走线和一第二走线接触的温感材料层。
{Subject}: 1.一种显示面板,其特征在于,包括依次层叠设置的显示基板、温感层和盖板,所述显示基板包括衬底及形成在所述衬底上的依次层叠设置的驱动电路层、发光功能层和封装层,所述显示基板包括阵列排布的多个像素单元,所述温感层包括依次层叠设置的第一走线层、第一限定层和第二走线层,所述第一走线层包括沿第一方向延伸的多条第一走线,所述第二走线层包括沿第二方向延伸的多条第二走线,所述第一走线在所述衬底上的正投影及所述第二走线在所述衬底上的正投影分别与所述像素单元在所述衬底上的正投影不存在交叠,所述多条第一走线在所述衬底上的正投影与所述多条第二走线在所述衬底上的正投影形成多个正投影交叠区域,所述第一限定层开设有多个第一开口,一所述第一开口在所述衬底上的正投影被一所述正投影交叠区域覆盖,所述温感层还包括设置在所述第一开口内的温感材料层,所述温感材料层分别与一所述第一走线和一所述第二走线接触。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于玻璃微熔技术的压力传感器及其制造方法
{Author}: 韩娜娜;芮磊;李悦;李晨;曾媛;李祥祥;宋联;李忠全;徐巧
{Author Address}: 225000 江苏省扬州市邗江区高新技术产业开发区祥园路158号
{Subsidiary Author}: 江苏奥力威传感高科股份有限公司
{Date}: 2024-11-08
{Notes}: CN118913510A
{Abstract}: 本发明公开了一种基于玻璃微熔技术的压力传感器及其制造方法,1)敏感组件焊接：将密封塞焊接在弹性体上,将多个应变片通过粘接玻璃高温烧结在弹性体感应表面；2)将集成电路组件与敏感组件进行激光焊接,集成电路组件设置于敏感组件感受介质压力变化的一端,通过绑线与敏感组件的应变片连接；3)接插件组件的组装：弹簧支架装配于弹簧底座上,若干弹簧安装于弹簧支架上；4)成品组装：接插件组件连接集成电路组件和外部应用端,壳体组件一端与敏感组件焊接,另一端与弹簧支架装配；5)传感器的校准及测试。本发明通过采用多个应变片感应,提高了压力的转换精度与稳定性。
{Subject}: 1.一种基于玻璃微熔技术的压力传感器的制造方法,其特征在于,包括以下步骤：1)敏感组件焊接：将密封塞焊接在弹性体上,形成压力介质密封腔体,将多个应变片通过粘接玻璃高温烧结在弹性体感应表面；2)将集成电路组件与敏感组件进行激光焊接,集成电路组件设置于敏感组件感受介质压力变化的一端,并通过绑线与敏感组件的应变片连接；3)接插件组件的组装：弹簧支架装配于弹簧底座上,若干弹簧安装于弹簧支架上；4)成品组装：将接插件组件连接集成电路组件和外部应用端,弹簧底座设有安装槽口与集成电路组件装配,壳体组件一端与敏感组件焊接,另一端与弹簧支架装配；5)传感器的校准及测试：将组装后的传感器放入温箱并连接压力控制器,控制箱内温度和压力对传感器进行校准和测试。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种电流检测电路和集成电路芯片
{Author}: 罗兰宇;霍显杰;陈景阔
{Author Address}: 610096 四川省成都市自由贸易试验区成都高新区天府五街200号菁蓉汇5号楼B区8层803、804室
{Subsidiary Author}: 成都极海科技有限公司
{Date}: 2024-11-08
{Notes}: CN118914637A
{Abstract}: 本申请实施例提供了一种电流检测电路和集成电路芯片。该电流检测电路包括主机和从机,主机包括发送电路和接收电路,发送电路和接收电路电连接,发送电路还通过输出节点与从机电连接,接收电路与从机电连接,输出节点电连接至通信总线,接收电路包括多个比较器,每个比较器的偏移电压不同；发送电路,用于向从机发送电压信号；从机,用于通过输出节点抽取电流信号,并向接收电路发送电流信号；接收电路,用于通过电流信号生成每个比较器的差分电压,以使每个比较器根据差分电压输出比较信号,比较信号用于检测不同级别的通信电流。本申请实施例提高了电流检测精度。
{Subject}: 1.一种电流检测电路,其特征在于,包括主机和从机,所述主机包括发送电路和接收电路,所述发送电路和所述接收电路电连接,所述发送电路还通过输出节点与所述从机电连接,所述接收电路与所述从机电连接,所述输出节点电连接至通信总线,所述接收电路包括多个比较器,每个所述比较器的偏移电压不同；所述发送电路,用于向所述从机发送电压信号；所述从机,用于通过所述输出节点抽取电流信号,并向所述接收电路发送电流信号；所述接收电路,用于通过所述电流信号生成每个所述比较器的差分电压,以使每个所述比较器根据所述差分电压输出比较信号,所述比较信号用于检测不同级别的通信电流。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于异质共封的单通道信号接收芯片及系统
{Author}: 桂小琰;唐人杰;吕宇艳;赵炳誉;王卡楠;向姝怡
{Author Address}: 710049 陕西省西安市碑林区咸宁西路28号
{Subsidiary Author}: 西安交通大学
{Date}: 2024-11-08
{Notes}: CN118916318A
{Abstract}: 本发明涉及了高速模拟集成电路技术领域,具体涉及了一种基于异质共封的单通道信号接收芯片及系统。包括异质封装而成的CMOS模块和SiGeBiCMOS模块,SiGeBiCMOS模块用于接收模拟信号,对该接收到的模拟信号进行时钟同步控制,将该模拟信号经过降速处理后输入至CMOS模块中,同时接收从CMOS模块输出的恢复时钟,将恢复时钟四倍频后用于降速采样,CMOS模块用于提供多路接收通道,每路接收通道均对SiGeBiCMOS模块降速后的模拟信号进行解码处理。该芯片能够提高带宽,提高数据速率。
{Subject}: 1.一种基于异质共封的单通道信号接收芯片,其特征在于,包括异质封装而成的CMOS模块和SiGeBiCMOS模块；所述SiGeBiCMOS模块用于接收模拟信号,对该接收到的模拟信号进行时钟同步控制,将该模拟信号经过降速处理后输入至CMOS模块中,同时接收从CMOS模块输出的恢复时钟,将恢复时钟四倍频后用于降速采样；所述CMOS模块用于提供多路接收通道,每路接收通道均对SiGeBiCMOS模块降速后的模拟信号进行解码处理,同时为SiGeBiCMOS模块提供恢复时钟。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种铁电掺杂多模式可重构场效应晶体管及其制备方法
{Author}: 周久人;金发鑫;郑思颖;韩根全;郝跃
{Author Address}: 710071 陕西省西安市雁塔区太白南路2号
{Subsidiary Author}: 西安电子科技大学;西安电子科技大学杭州研究院
{Date}: 2024-11-08
{Notes}: CN118919567A
{Abstract}: 本发明提出了一种铁电掺杂多模式可重构场效应晶体管及其制备方法,旨在解决后摩尔时代集成电路在低功耗和高性能之间难以兼顾的难题,同时提高器件功能密度以突破微缩瓶颈。该晶体管通过引入兼容CMOS工艺的铪基铁电材料,实现了在N/P MOSFET和N/P TFET四种工作模式之间的重构,使器件能够根据具体应用需求灵活切换晶体管模式,显著提高了集成电路的功能密度和适应性。其制备方法包括采用具有Si-SiO-2-Si结构的SOI基片,利用淀积、刻蚀和反应溅射等工艺步骤,构建源区、漏区、控制栅极氧化层、控制栅极、编程栅极铁电层及编程栅极等关键结构,并通过脉冲电压对源区和漏区进行非易失铁电掺杂,实现器件的多模式重构,本发明为推动新一代集成电路的发展提供了有效技术方案。
{Subject}: 1.一种铁电掺杂多模式可重构场效应晶体管,包括体硅衬底(1)和埋氧化层(2),在埋氧化层(2)上方顶硅中设置源区(3)、沟道和漏区(4),源区(3)左侧和漏区(4)右侧分别设置源电极(5)和漏电极(6),其特征在于,所述沟道上方依次设置控制栅极氧化层(11)和控制栅极(12)；所述源区(3)上方依次设置第一编程栅极铁电层(7)和第一编程栅极(9),以实现对源区(3)的非易失铁电掺杂；所述漏区(4)上方依次设置第二编程栅极铁电层(8)和第二编程栅极(10),以实现对漏区(4)的非易失铁电掺杂。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体结构及其制作方法
{Author}: 周文鑫;王文智;王茹茹
{Author Address}: 230000 安徽省合肥市新站区合肥综合保税区内西淝河路88号
{Subsidiary Author}: 合肥晶合集成电路股份有限公司
{Date}: 2024-11-05
{Notes}: CN118629994B
{Abstract}: 本发明公开了一种半导体结构及其制作方法,属于半导体技术领域。所述半导体结构包括：衬底,包括密集区和稀疏区；第一介质层,设置在衬底上；第一金属层,设置在第一介质层内,第一介质层和第一金属层在所述稀疏区上的表面低于在所述密集区上的表面；第二介质层,设置在第一介质层和第一金属层上,所述第二介质层在所述稀疏区上的表面低于在所述密集区上的表面；牺牲氮化层,设置在稀疏区的第二介质层上,牺牲氮化层的表面与密集区上的第二介质层的表面齐平；第二金属层,设置在第二介质层和牺牲氮化层内,所述第二金属层在所述稀疏区和所述密集区上的表面齐平。通过本发明提供的一种半导体结构及其制作方法,能够提高集成电路的良率和性能。
{Subject}: 1.一种半导体结构,其特征在于,包括：衬底,包括密集区和稀疏区；第一介质层,设置在所述衬底上；第一金属层,设置在所述第一介质层内,所述第一介质层和所述第一金属层在所述稀疏区上的表面低于在所述密集区上的表面；第二介质层,设置在所述第一介质层和所述第一金属层上,所述第二介质层在所述稀疏区上的表面低于在所述密集区上的表面；牺牲氮化层,设置在所述稀疏区的所述第二介质层上,所述牺牲氮化层的表面与所述密集区上的所述第二介质层的表面齐平；以及第二金属层,设置在所述第二介质层和所述牺牲氮化层内,所述第二金属层在所述稀疏区和所述密集区上的表面齐平,所述密集区上的所述第二金属层与所述第一金属层间隔设置,所述稀疏区上的所述第二金属层与所述第一金属层通过连接结构连接设置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 全解耦三轴一体MEMS加速度传感器及其工作方法
{Author}: 韩金龙;杨宇新
{Author Address}: 518000 广东省深圳市福田区福保街道市花路长富金茂大厦37层3710F
{Subsidiary Author}: 格物感知(深圳)科技有限公司
{Date}: 2024-11-05
{Notes}: CN118897099A
{Abstract}: 本发明公开了全解耦三轴一体MEMS加速度传感器及其工作方法,包括衬底层、结构层和盖板层,所述结构层位于衬底层与盖板层之间,所述结构层包括内质量块和外质量框,所述内质量块和外质量框之间分别设置有第一质量块、第二质量块、第三质量块和第四质量块,所述第一质量块与第三质量块沿Y轴对称设置,所述第二质量块和第四质量块沿X轴对称设置；所述第一质量块和第三质量块内均设置有X轴检测电极组件,所述第二质量块和第四质量块内均设置有Y轴检测电极组件；所述衬底层和盖板层之间设置有Z轴检测电极组件,本发明实现了X轴、Y轴、Z轴之间的完全解耦,其具有优异的交叉耦合系数,可同时进行三个轴向上加速度的高精度检测。
{Subject}: 1.全解耦三轴一体MEMS加速度传感器,其特征在于：包括衬底层(1)、结构层(2)和盖板层(3),所述结构层(2)位于衬底层(1)与盖板层(3)之间；所述结构层(2)包括质量框架,所述质量框架外围设置有硅基外框(24),所述质量框架包括内质量块(802)和位于内质量块外周的外质量框(801),所述内质量块(802)和外质量框(801)之间的左右两侧分别设置有第一收容腔和第三收容腔,所述内质量块(802)和外质量框(801)之间的上下两侧分别设置有第二收容腔和第四收容腔,所述第一收容腔内设置有第一质量块(4)、第二收容腔内设置有第二质量块(5)、第三收容腔内设置有第三质量块(6)、第四收容腔内设置有第四质量块(7),所述第一质量块(4)与第三质量块(6)沿Y轴对称设置,所述第二质量块(5)和第四质量块(7)沿X轴对称设置；所述第一质量块(4)和第三质量块(6)内均设置有用于检测X轴向加速度的X轴检测电极组件,所述第二质量块(5)和第四质量块(7)内均设置有用于检测Y轴向加速度的Y轴检测电极组件；所述衬底层(1)和盖板层(3)之间设置有用于Z轴向加速度检测的Z轴检测电极组件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路大小电流同时测试装置
{Author}: 陈伟;徐勇;叶建国;韩宙
{Author Address}: 214400 江苏省无锡市江阴市高新区澄山路609号
{Subsidiary Author}: 江阴亨德拉科技有限公司
{Date}: 2024-11-05
{Notes}: CN118897175A
{Abstract}: 本发明涉及一种集成电路大小电流同时测试装置,属于集成电路测试设备领域,包括机架,所述机架上设置有上料机构、下料机构、检测机构和抓取机构,所述上料机构用于实现产品的上料,所述下料机构用于对检测完毕的产品实现收料,所述抓取机构用于将抓取产品,所述上料机构、下料机构和检测机构自右至左依次布置,本发明实现了大电流和小电流的同时检测,提高了检测效率,另外,通过设置第一吹管和第二吹管,不仅提供产品移动所需动力,还可以将产品上的杂质吹离,从而提高检测精度,其次,通过对挡块处产品前后方向的夹持,提高抓取产品精度,即便于提高产品放置在检测台上的精度,从而提高大电流和小电流检测的可靠性。
{Subject}: 1.一种集成电路大小电流同时测试装置,包括机架(1),所述机架(1)上设置有上料机构(2)、下料机构(3)、检测机构(4)和抓取机构(5),所述上料机构(2)用于实现产品的上料,所述下料机构(3)用于对检测完毕的产品实现收料,所述抓取机构(5)用于将抓取产品,所述上料机构(2)、下料机构(3)和检测机构(4)自右至左依次布置,其特征在于：所述检测机构(4)包括检测台(41)、第一检测组件(42)和第二检测组件(43),所述第一检测组件(42)和第二检测组件(43)前后分布,所述检测台(41)用于放置产品；所述第一检测组件(42)包括第一检测器(421),所述第一检测器(421)通过第一检测气缸(422)驱动升降,所述第一检测气缸(422)的缸体固定设置在机架(1)上；所述第二检测组件(43)包括第二检测器(431),所述第二检测器(431)通过第二检测气缸(432)驱动升降,所述第二检测气缸(432)通过检测移动模组(433)驱动前后移动。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高检测准确度的集成电路测试装置
{Author}: 徐玉鑫;满维华;张隽
{Author Address}: 214000 江苏省无锡市梁溪区清扬路下甸桥南堍新型电子产业园内C栋2楼
{Subsidiary Author}: 无锡市爱普达微电子有限公司
{Date}: 2024-11-05
{Notes}: CN118897179A
{Abstract}: 本发明涉及集成电路测试技术领域,尤其是一种高检测准确度的集成电路测试装置,包括检测台,所述检测台上固定安装有检测器,所述检测台上设置有支撑块,所述支撑块的顶部固定安装有放置台,所述放置台上设置有集成电路本体,所述支撑块上设置有精准定位机构,所述精准定位机构包括多个固定安装在所述支撑块表面的固定框,所述固定框的内部活动安装有螺杆,所述固定框的一侧固定安装有与所述螺杆相连接的电机。本发明通过精准定位机构的设置,能够对放置在放置台上的集成电路本体进行自动定位,可取代人工调整定位的方式,对集成电路进行更加精准的定位调节,提升集成电路测试的准确性,提高测试的效率。
{Subject}: 1.一种高检测准确度的集成电路测试装置,包括检测台(1),所述检测台(1)上固定安装有检测器(2),所述检测台(1)上设置有支撑块(3),所述支撑块(3)的顶部固定安装有放置台(4),所述放置台(4)上设置有集成电路本体(5),其特征在于：所述支撑块(3)上设置有精准定位机构(6),所述精准定位机构(6)包括多个固定安装在所述支撑块(3)表面的固定框(7),所述固定框(7)的内部活动安装有螺杆(8),所述固定框(7)的一侧固定安装有与所述螺杆(8)相连接的电机(9),所述螺杆(8)上活动安装有移动块(10),所述移动块(10)的顶部固定安装有矫正架(11)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 带隙基准电路及其控制方法、集成电路以及电子设备
{Author}: 刘楠
{Author Address}: 201199 上海市闵行区秀文路908弄2号1201室
{Subsidiary Author}: 上海艾为电子技术股份有限公司
{Date}: 2024-11-05
{Notes}: CN118897601A
{Abstract}: 本申请涉及集成电路领域,公开了一种带隙基准电路及其控制方法、集成电路以及电子设备。本申请的带隙基准电路,包括基准核心单元、缓冲单元、电容单元和输出启动单元,其中,基准核心单元的输出端与缓冲单元的输入端连接；缓冲单元的输出端与电容单元的第一端连接；输出启动单元的输入端与基准核心单元的输出端连接；并且,输出启动单元的输入端与缓冲单元的输出端连接；输出启动单元的输出端与电容单元的第一端连接,用于对电容单元充电或放电,调整第二基准电压至满足输出条件。通过本申请的输出启动单元,能够快速给电容单元充电,使带隙基准电路快速满足输出条件,适用于快速启动的电路。
{Subject}: 1.一种带隙基准电路,其特征在于,包括基准核心单元、缓冲单元、电容单元和输出启动单元,其中,所述基准核心单元的输出端与所述缓冲单元的输入端连接,用于输出第一基准电压；所述缓冲单元的输出端与所述电容单元的第一端连接,并且输出第二基准电压；所述输出启动单元的第一输入端与所述基准核心单元的输出端连接,用于接收所述第一基准电压；所述输出启动单元的第二输入端与所述缓冲单元的输出端连接,用于接收所述第二基准电压；所述输出启动单元的输出端与所述电容单元的第一端连接；所述输出启动单元用于基于所述第一基准电压,对所述电容单元充电/放电,调整所述第二基准电压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 带隙基准电路、SDM电路和集成电路芯片
{Author}: 刘鑫;张剑云;梅丁蕾;徐玉坤;余瑞容
{Author Address}: 610095 四川省成都市自由贸易试验区成都高新区天府五街200号菁蓉汇5号楼B区8层803、804室
{Subsidiary Author}: 成都极海科技有限公司
{Date}: 2024-11-05
{Notes}: CN118897604A
{Abstract}: 本申请实施例提供的一种带隙基准电路、SDM电路和集成电路芯片,所述电路包括：带隙电压产生电路,用于产生带隙电压,并对产生的带隙电压进行一阶和高阶温度补偿；带隙缓冲电路,与所述带隙电压产生电路的输出端电连接,用于隔离后级负载的反向输入电信号。本申请实施例可以优化输出的带隙电压的电压精度和电压温度系数。
{Subject}: 1.一种带隙基准电路,其特征在于,包括：带隙电压产生电路,用于产生带隙电压,并对产生的带隙电压进行一阶和高阶温度补偿；带隙缓冲电路,与所述带隙电压产生电路的输出端电连接,用于隔离后级负载的反向输入电信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路智能测试方法及系统
{Author}: 赵家铭;赵贻玖;周乃馨;陈世博;王煜森
{Author Address}: 611731 四川省成都市高新区(西区)西源大道2006号
{Subsidiary Author}: 电子科技大学
{Date}: 2024-11-05
{Notes}: CN118897963A
{Abstract}: 本发明公开了一种集成电路智能测试方法与系统,首先使用正预测器、负预测器同步对所有需要进行测试的集成电路进行预测,通过对比两个预测的预测结果,识别出具有大于可靠性阈值T-(stab)的预测结果并转为传统测试,有效提高了测试可靠性。与此同时,本发明对正负两个预测器的预测结果进行加权求和作为最终预测结果,使最终结果预测误差小于单模型预测误差的1/2,显著提高了预测精度,此外,最终预测误差的方差小于单模型预测误差方差的1/2,也有效提高了测试稳定性。
{Subject}: 1.一种集成电路智能测试方法,其特征在于,包括以下步骤：(1)、首先,使用正预测器、负预测器同步对所有需要进行测试的集成电路进行预测：输入激励信号到集成电路,采集集成电路的响应信号并提取特征分别输入到正预测器、负预测器中进行预测,得到各自的预测结果,其中,预测结果为集成电路的性能指标；(2)、然后,计算正预测器与负预测器对第i个集成电路的预测结果的差值P-(diff-i),i＝1,2,…,n,其中,n为需要进行测试的集成电路的总数；(3)、然后,通过比较差值P-(diff-i)与人为设定的可靠性阈值T-(stab)的大小关系,确定正预测器与负预测器对第i个集成电路的预测结果是否可靠,如果差值P-(diff-i)小于可靠性阈值T-(stab),则认为预测结果可靠,反之则认为预测结果不可靠；(4)、最后,对判断为不可靠的预测结果,将其对应的集成电路的测试转为传统测试；对判断为可靠的预测结果进行加权求和,得到最终预测结果P-(final-i)：P-(final-i)＝1/2×P-(pos-i)+1/2×P-(neg-i)其中,P-(pos-i)是正预测器的预测结果,P-(neg-i)是负预测器的预测结果,i为预测结果可靠的集成电路的序号；所述正预测器为基于机器学习方法的回归预测模型,在使用训练好的正预测器预测集成电路样本集时,该预测器对集成电路样本集内即超过80％的集成电路的预测误差大于等于0,其中,预测误差＝预测结果-标签值,标签值为集成电路真实的性能指标；在使用正预测器预测前,对其进行训练时,其损失函数为：loss-(pos)＝W-a×f-1(P-(pre),P-(lab))+W-(pnel-pos),其中,W-a为设定的系数,P-(pre)为预测结果即预测值,P-(lab)为标签值,f-1为比较函数,W-(pnel-pos)为惩罚项,其值与该训练批次中预测值小于标签值的样本数量正相关；所述负预测器为基于机器学习方法的回归预测模型,在使用训练好的正预测器预测集成电路样本集时,该预测器对集成电路样本集内即超过80％的集成电路的预测误差大于等于0,其中,预测误差＝预测结果-标签值,标签值为集成电路真实的性能指标；在使用负预测器预测前,对其进行训练时,其损失函数为：loss-(neg)＝W-a×f-1(P-(pre),P-(lab))+W-(pnel-neg),惩罚项W-(pnel-neg)的值与该训练批次中预测结果大于标签值的样本数量正相关。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 模块化交互式散热器
{Author}: 王朝勇;许斌;胥波;邹贵川
{Author Address}: 402260 重庆市江津区德感街道长溪路9号附5号(2#厂房幢)
{Subsidiary Author}: 重庆晋川精密五金有限公司
{Date}: 2024-11-05
{Notes}: CN118899281A
{Abstract}: 本发明公开了一种模块化交互式散热器,包括本体,以及设置在本体一侧的贴片部,所述本体内设置有至少一个热交换模块；所述热交换模块内设置有互不相通的导热通道和冷却通道；所述冷却通道一端经第一冷却连接管与外界相通,所述冷却通道另一端经第二冷却连接管与外界相通；所述导热通道经封口结构与外界隔离,该封口结构位于所述本体的外壁。有益效果：本发明改变了传统散热器依靠散热鳍片风冷的工作原理,其光滑的外表面解决积灰不易清除,灰垢反而容易积热的问题。依靠导热通道和冷却通道内驱式热交换效果,提高了散热器的导热性,提高了集成电路降温速度和效果,满足了不同功率集成电路散热要求。
{Subject}: 1.一种模块化交互式散热器,包括本体(1),以及设置在本体(1)一侧的贴片部(2),其特征在于,所述本体(1)内设置有至少一个热交换模块；所述热交换模块内设置有互不相通的导热通道(3)和冷却通道(4)；所述冷却通道(4)一端经第一冷却连接管(6)与外界相通,所述冷却通道(4)另一端经第二冷却连接管(7)与外界相通；所述导热通道(3)经封口结构(8)与外界隔离,该封口结构(8)位于所述本体(1)的外壁。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件及生成其布局的方法
{Author}: 方上维;曾健庭;黄圣丰
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-11-05
{Notes}: CN118899309A
{Abstract}: 一种半导体器件包括：形成在衬底上并被组织成沿第一方向延伸的多个单元行的区域；第一单元,跨所述多个单元行中的第一单元行设置,所述第一单元沿垂直于所述第一方向的第二方向具有第一高度；以及第二单元,跨所述多个单元行中的第二单元行和第三单元行的一半设置,所述第二单元具有第二高度。所述第一单元基本上由具有第一导电性的第一有源区和具有第二导电性的第二有源区组成。所述第二单元基本上由具有所述第一导电性的第三有源区和具有所述第二导电性的第四区组成。第二高度是第一高度的1.5倍。本申请的实施例还公开了生成半导体器件布局的方法。
{Subject}: 1.一种半导体器件,包括：形成在衬底上并被组织成沿第一方向延伸的多个单元行的区域；第一单元,跨所述多个单元行中的第一单元行设置,所述第一单元沿垂直于所述第一方向的第二方向具有第一高度；以及第二单元,跨所述多个单元行中的第二单元行和第三单元行的一半设置,所述第二单元具有第二高度；其中,所述第一单元基本上由具有第一导电性的第一有源区和具有第二导电性的第二有源区组成；其中,所述第二单元基本上由具有所述第一导电性的第三有源区和具有所述第二导电性的第四有源区组成；并且其中,所述第二高度是所述第一高度的1.5倍。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 对象比较方法、装置、存储介质、计算机设备和程序产品
{Author}: 张英杰
{Author Address}: 610000 四川省成都市中国(四川)自由贸易试验区成都高新区和乐二街171号B6栋2单元18层
{Subsidiary Author}: 英诺达(成都)电子科技有限公司
{Date}: 2024-11-01
{Notes}: CN118627438B
{Abstract}: 本申请涉及集成电路技术领域,提供了一种对象比较方法、装置、存储介质、计算机设备和程序产品,对象比较方法应用于目标工具的命令解释器,目标工具包括集成电路电子设计自动化软件,对象比较方法包括：响应于代码编辑操作,添加自定义比较代码,其中,自定义比较代码表示通过执行自定义比较函数实现基于对象特征的对象比较,其中,对象特征用于区分不同的对象；接收对象比较命令,其中,对象比较命令包括待比较对象；响应于对象比较命令,执行自定义比较代码,以通过执行自定义比较函数实现获取待比较对象的对象特征,并根据对象特征对待比较对象进行比较,得到比较结果。该方法能绕开名称对不同的对象本身进行比较,可提升集成电路的设计效率。
{Subject}: 1.一种对象比较方法,其特征在于,所述对象比较方法应用于目标工具的命令解释器,所述目标工具包括集成电路电子设计自动化软件,所述对象比较方法包括：响应于代码编辑操作,添加自定义比较代码,其中,所述自定义比较代码表示通过执行自定义比较函数实现基于对象特征的对象比较,所述对象特征用于区分不同的对象；创建自定义开关标志；响应于自定义比较功能的启动命令,将所述自定义开关标志置为开；接收对象比较命令,其中,所述对象比较命令包括待比较对象；响应于所述对象比较命令,执行所述自定义比较代码,以通过执行所述自定义比较函数实现在确定所述自定义开关标志为开的情况下,获取所述待比较对象的所述对象特征,并根据所述对象特征对所述待比较对象进行比较,得到比较结果；所述待比较对象包括第一比较对象和第二比较对象,其中,所述自定义比较函数用于执行以下步骤：确定所述自定义开关标志；在所述自定义开关标志置为开的情况下,获取所述第一比较对象的第一对象特征以及所述第二比较对象的第二对象特征；将所述第一对象特征和所述第二对象特征进行第一比较；若所述第一对象特征等于所述第二对象特征,将第一目标值返回至所述自定义比较代码中的目标变量；若所述第一对象特征不等于所述第二对象特征,将第二目标值返回至所述目标变量；以及,在所述自定义开关标志置为关的情况下,将第三目标值返回至所述目标变量。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 感光阻焊油墨组合物、由其形成的阻焊干膜、其用途及包含其的集成电路载板
{Author}: 王桥;杨遇春
{Author Address}: 518103 广东省深圳市宝安区福海街道新田社区新田大道71-5号301(1-3层)
{Subsidiary Author}: 深圳市容大感光科技股份有限公司;惠州市容大感光科技有限公司
{Date}: 2024-11-01
{Notes}: CN118879120A
{Abstract}: 本发明涉及感光阻焊油墨组合物,其包含：(A)感光性树脂,其分子中同时含有羧基和至少两个烯属不饱和键,以及基于100重量份所述感光性树脂计的以下组分：(B)1-50重量份的光聚合单体,(C)1-40重量份的光引发剂,(D)0.1-20重量份的有机表面助剂,(E)2-200重量份的稀释剂,(F)5-100重量份的热固化性成分,和(G)20-150重量份的无机填料；其中,所述光聚合单体(B)包含含有异氰尿酸结构的多官能不饱和单体。此外,本发明还涉及由所述感光阻焊油墨组合物形成的阻焊干膜、其用于制备IC载板的用途以及包含所述感光阻焊油墨组合物或由其形成的阻焊干膜的IC载板。
{Subject}: 1.感光阻焊油墨组合物,其包含：(A)感光性树脂,其分子中同时含有羧基和至少两个烯属不饱和键,以及基于100重量份所述感光性树脂计的以下组分：(B)1-50重量份,优选2-40重量份,更优选5-20重量份的光聚合单体,(C)1-40重量份,优选5-30重量份,更优选10-25重量份的光引发剂,(D)0.1-20重量份,优选0.5-15重量份,更优选1-10重量份的有机表面助剂,(E)2-200重量份,优选5-100重量份,更优选8-60重量份的稀释剂,(F)5-100重量份,优选10-80重量份,更优选20-60重量份的热固化性成分,和(G)20-150重量份,优选50-120重量份,更优选60-110重量份的无机填料；其中,所述光聚合单体(B)包含含有异氰尿酸结构的多官能不饱和单体。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种利用电化学检测汗液中葡萄糖的设备及其检测方法
{Author}: 赵飞骏;曾茂强;龚柳宇;李炳辰;刘仙素;王东;邢福琳
{Author Address}: 541004 广西壮族自治区桂林市七星区金鸡路1号
{Subsidiary Author}: 桂林电子科技大学
{Date}: 2024-11-01
{Notes}: CN118883675A
{Abstract}: 本发明涉及血糖仪技术领域,且公开了一种利用电化学检测汗液中葡萄糖的设备及其检测方法,其原理是通过电化学方法催化葡萄糖的氧化分解并产生电流,电流被硬件电流采样单元捕获,并通过蓝牙发送到上位机,上位机将电流转换为对应的葡萄糖浓度,由于汗液中葡萄糖浓度和人体血糖浓度存在对应关系,从而计算出血糖浓度。所述设备包括主壳体,汗液采集装置。主壳体包括前壳体和后壳体,前壳体和后壳体的侧壁面均贯穿开设有连接端口,所述前壳体背离后壳体的一侧面设有密封边条,所述前壳体上对应密封边条位置处设有显示模块,所述后壳体的内部设置有集成电路芯片,所述前壳体和所述后壳体之间通过公母件可拆卸拼接安装,所述汗液采集装置内部插有三电极片。
{Subject}: 1.一种利用电化学检测汗液中葡萄糖的设备,其特征在于：包括主壳体,汗液采集装置(6)。主壳体包括前壳体(1)和后壳体(2),前壳体(1)和后壳体(2)的侧壁面均贯穿开设有连接端口(3),所述前壳体(1)背离后壳体(2)的一侧面设有密封边条(5),所述前壳体(1)上对应密封边条(5)位置处设有显示模块(4),所述前壳体(1)的外侧面设有用于检测汗液样品的检测板(6),所述后壳体(2)的内部设置有集成电路芯片(200)；所述前壳体(1)和所述后壳体(2)之间通过公母件可拆卸拼接安装。所述汗液采集装置(6)内部插有三电极片(61)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体器件测试方法、装置以及存储介质
{Author}: 张泽华
{Author Address}: 518000 广东省深圳市福田区华强北街道荔村社区振兴路120号赛格科技园4栋东5层502-A
{Subsidiary Author}: 深圳市飞兆微电子有限公司
{Date}: 2024-11-01
{Notes}: CN118884161A
{Abstract}: 本发明涉及半导体器件测试技术领域,公开了一种半导体器件测试方法、系统、设备及存储介质。本方法包括：获取历史器件测试数据和初始测试方案；基于所述历史器件测试数据,构建并训练模型,得到性能预测模型和器件参数特征；根据所述器件参数特征,利用自适应大邻域搜索模型进行处理,得到测试方案；基于所述性能预测模型对所述测试方案进行性能预测,得到预测数据,并根据所述预测数据确定最优测试方案,以根据所述最优测试方案进行器件测试。本方法有效减少了测试时间,提高了测试效率。
{Subject}: 1.一种半导体器件测试方法,其特征在于,包括：获取历史器件测试数据和初始测试方案；基于所述历史器件测试数据,构建性能预测模型并对其进行训练,得到器件参数特征；其中,器件参数特征为在训练模型过程中根据决策算子的权重得到；根据所述器件参数特征,利用自适应大邻域搜索模型进行处理,得到测试方案；基于所述性能预测模型对所述测试方案进行性能预测,得到预测数据,并根据所述预测数据确定最优测试方案,以根据所述最优测试方案进行器件测试。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 多通道集成电路CP测试方法及系统
{Author}: 李志贵;罗艺;周胜;向成文;蒋飞鸿;娄金丽;黄崇杨;陈留阳
{Author Address}: 401331 重庆市沙坪坝区大学城东路76号
{Subsidiary Author}: 重庆电子科技职业大学
{Date}: 2024-11-01
{Notes}: CN118884179A
{Abstract}: 本发明公开了一种多通道集成电路CP测试方法及系统,包括：首先获取上位机发送的测试指令,通过解析测试指令确定测试对应测试参数。然后,根据所述测试参数生成相应的测试信号,依次将测试信号传输给所述待测集成电路的各个待测通道,激励待测集成电路输出相应的反馈信号,并对所述反馈信号进行检测,获取各待测通道对应的检测数据。最后,分别将各待测通道对应的检测数据中的电压数据和电容数据分别与正常电压参数范围和正常电容值范围进行比较,如果电压数据和电容数据均在正常参数范围内,则待测通道为正常通道,反之则为异常通道。如此即可实现集成电路的各待修调通道的自动测试,提高多通道集成电路的CP测试效率。
{Subject}: 1.一种多通道集成电路CP测试方法,其特征在于,包括：获取上位机发送的测试指令,并对所述测试指令进行解析,确定与待测集成电路相对应的测试参数；根据所述测试参数生成相应的测试信号,依次将测试信号传输给所述待测集成电路的各个待测通道,激励待测集成电路输出相应的反馈信号,并对所述反馈信号进行检测,获取各待测通道对应的检测数据；分别对各待测通道的检测数据进行分析,确定待测集成电路中的异常通道。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种煤矿井下钻孔水文灾害隐患实时探测装置及探测方法
{Author}: 张军;赵朋朋;王昊星;张鹏;王小波;王信文;朱永刚;王霄菲
{Author Address}: 710077 陕西省西安市高新区锦业一路82号
{Subsidiary Author}: 中煤科工西安研究院(集团)有限公司
{Date}: 2024-11-01
{Notes}: CN118884535A
{Abstract}: 本发明提供了一种煤矿井下钻孔水文灾害隐患实时探测装置及探测方法,其中,信号发射电路用于是发射多动态多频段信号。信号采集电路用于对多动态伪随机信号进行实时接收,使信号传输至信号处理电路。信号处理电路用于鉴别调制信号相位。信号控制电路用于控制整体装置的电路的运行及信号的处理。信号传输电路用于控制并组织整体装置的电路中信号的传输。供电电源电路用于给整体装置中的其它电路提供有效的电源支持。电流保护电路用于保护整体装置中的电路电流稳定。本发明能够解决现有技术中无法对煤矿井下钻孔水文灾害隐患实时探测的问题,能够有效地对煤矿井下钻进钻孔水文灾害隐患进行实时探测,从而消除安全生产隐患,可以对钻孔周围导水通道等地质体进行精细有效的探测,探测成果分辨率高,探测效果明显。
{Subject}: 1.一种煤矿井下钻孔隐蔽致灾隐患实时探测装置,其特征在于,包括水文探测电路和电源电路；所述的水文探测电路包括依次连接的信号发射电路、信号采集电路、信号处理电路、信号控制电路和信号传输电路；所述的电源电路包括依次连接的供电电源电路和电流保护电路；信号传输电路与供电电源电路相连；所述的信号发射电路包括运算放大器IC21,运算放大器IC21的第四端与电阻R26的第一端连接,电阻R26的第二端与运算放大器IC22的第一端连接；所述的信号采集电路包括电阻R31,电阻R31的第二端与电容C32的第一端连接,电容C32的第二端与运算放大器IC31的第二端连接；运算放大器IC31的第五端与电容C35的第一端连接,电容C35的第二端与电阻R36的第一端连接；所述的信号处理电路包括电容C41,电容C41的第二端与电阻R41的第一端连接,电阻R41的第二端与运算放大器IC41的第一端连接；运算放大器IC41的第五端与电阻R45的第一端连接,电阻R45的第二端与电阻R46的第一端连接；所述的信号控制电路包括集成电路芯片U51,集成电路芯片U51上连接有集成电路芯片U52和集成电路芯片U53；所述的信号传输电路包括集成电路芯片U61；所述的供电电源电路包括电阻R71,电阻R71的第二端与二极管D71的正极端连接,二极管D71的负极端与电容C71的第一端连接,电容C71的第二端与电阻R74的第一端连接,电阻R74的第二端与运算放大器IC71的第一端连接；所述的电流保护电路包括集成电路芯片U81。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种双屏显示器及其控制方法
{Author}: 鲁丽凡
{Author Address}: 518000 广东省深圳市龙岗区横岗街道四联社区兴旺路38号3号厂房201、401
{Subsidiary Author}: 深圳佰嘉优普科技有限公司
{Date}: 2024-11-01
{Notes}: CN118885141A
{Abstract}: 本发明涉及一种双屏显示器及其控制方法,包括显示驱动板以及两个显示屏；本发明的双屏显示器包括显示驱动板和两个显示屏；通过第一输入接口、第二输入接口、接口控制芯片以及转换模块使具有全功能Type C输出的电脑或有USB2.0/USB3.0接口的TYPE C转接线可以通过一条普通的Type C线缆连接此双屏显示器,极大的降低了连接成本,省掉的元器件也使显示器的结构设计更轻薄化；只有通常USB2.0/USB3.0的接口电脑也可以出图；还支持与主电脑的显示屏同屏显示,或者扩展显示,提高办公效率,丰富娱乐内容。
{Subject}: 1.一种双屏显示器,包括显示驱动板以及两个显示屏,其特征在于,所述显示驱动板包括第一输入接口、第二输入接口、转换模块、第一点屏芯片、第二点屏芯片、第一输出接口以及第二输出接口；所述第一输入接口和所述第二输入接口均用于接入外部输入的DP信号或USB2.0信号；所述第一输入接口和/或所述第二输入接口通过集成电路总线与接口控制芯片相连接；所述转化模块将所述第一输入接口输出的所述DP信号或所述USB2.0信号转化为第一HDMI信号或第一VGA信号或第一DP信号并传送给所述第一点屏芯片,并将所述第二输入接口输出的所述DP信号或所述USB2.0信号转化为第二HDMI信号或第二VGA信号或第二DP信号并传送给所述第二点屏芯片；所述第一输出接口与所述第二输出接口分别与两所述显示屏电连接；所述第一点屏芯片与所述第二点屏芯片信号连通后分别控制两所述显示屏点屏；所述双屏显示器还包括电源模块,所述电源模块将所述第一输入接口或所述第二输入接口接入的电源转换为所述显示驱动板所需的DCDC控制电压输出的直流电源以及两所述显示屏所需的背光电源。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 服务器及其背板
{Author}: 许镇
{Author Address}: 215100 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-11-01
{Notes}: CN118885422A
{Abstract}: 本发明公开了一种服务器及其背板,应用于服务器技术领域。其中,背板M.2连接器、多通道输入/输出连接器、信号转换芯片、第一通道切换芯片、第二通道切换芯片和主控芯片；第一通道切换芯片与第二通道切换芯片,切换主板输出的PCIe信号的信号传输通道；信号转换芯片将接收到的PCIe信号转换为串行硬件驱动器接口信号；主控芯片根据M.2连接器连接的硬盘类型,通过控制第一通道切换芯片和第二通道切换芯片,确定主板输出的PCIe信号是否通过信号转换芯片。本发明可以解决相关技术无法在使用过程中更换硬盘类型的问题,能够实现在一块背板上既可使用M.2PCIe固态硬盘,也可使用M.2SATA固态硬盘。
{Subject}: 1.一种服务器背板,其特征在于,包括M.2连接器、多通道输入/输出连接器、信号转换芯片、第一通道切换芯片、第二通道切换芯片和主控芯片；所述主控芯片,分别与所述M.2连接器、所述信号转换芯片、所述第一通道切换芯片、所述第二通道切换芯片相连,所述第一通道切换芯片与所述多通道输入/输出连接器相连,所述多通道输入/输出连接器通过线缆、主板的主多通道输入/输出连接器与中央处理器连接,以接收所述主板输出的PCIe信号,所述第二通道切换芯片与所述M.2连接器相连；所述第一通道切换芯片与所述第二通道切换芯片,用于切换所述主板输出的PCIe信号的信号传输通道；所述信号转换芯片,用于将接收到的PCIe信号转换为串行硬件驱动器接口信号；所述主控芯片,用于根据所述M.2连接器连接的硬盘类型,通过控制第一通道切换芯片和所述第二通道切换芯片,确定所述主板输出的PCIe信号是否通过所述信号转换芯片。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路宏模块划分方法及装置、设备、介质
{Author}: 郭永毅;刘程琳;范涛
{Author Address}: 350003 福建省福州市鼓楼区软件大道89号福州软件园A区31号楼5层503室
{Subsidiary Author}: 福州立芯科技有限公司
{Date}: 2024-11-01
{Notes}: CN118886385A
{Abstract}: 本申请提供一种集成电路宏模块划分方法及装置、设备、介质,应用于集成电路设计技术领域,利用二分法将待划分区域划分为可利用面积相同的子问题区域,每个区域可以独立设计和验证,降低设计的复杂度。此外,相比传统基于面积的划分方法,本发明提出的考虑层次结构的划分方法,通过将所述子问题区域的宏模块划分成满足预设面积约束的若干组,并根据组重心的物理位置划分到最近的子模块区域,该方案不仅降低了设计的复杂度,提高了布局效率,还确保了宏模块间的功能连接,减少信号传输的延迟和功耗,提高了芯片的可靠性和设计质量。
{Subject}: 1.一种集成电路宏模块划分方法,其特征在于,包括：S1、使用二分法确定切割线,其中所述切割线为将待划分区域划分为两个可利用面积相同的子问题区域的割线；S2、基于层级结构,将所述待划分区域中的宏模块划分成满足面积约束的若干组,所述面积约束公式为：S-(hier)S-(box)*protecion-(hier),其中：S-(hier)为子层次结构的面积,S-(box)为区域面积,protecion-(hier)为层次结构约束；S3、根据划分后各个组的物理位置,将各个组分配到相应的子问题区域。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路存储器及其构建方法
{Author}: 胡治国;王飞进
{Author Address}: 518000 广东省深圳市龙岗区坂田街道坂田社区吉华路489号乐荟科创中心13栋11层C3
{Subsidiary Author}: 鑫硕泰(深圳)科技有限公司
{Date}: 2024-11-01
{Notes}: CN118887981A
{Abstract}: 本发明提供了一种集成电路存储器及其构建方法,通过动态存储区集成单元,在同步动态随机存储单元内部存储模组中将多个动态存储区集成；端接电阻引脚集成单元,将终结端接电阻移植集成到存储芯片内部,形成内部集成终结端接电阻；在同步动态随机存储单元集成区域限定符引脚模块；片上校准反射控制单元,区域限定符引脚模块集成高精度参考电阻；通过片上校准引擎,进行内部集成终结端接电阻的自动校准及信号反射控制,控制信号完整性及控制电压控制信号品质；多用途寄存架构单元,通过集成多用途寄存器,智能化控制多种寄存器模式,构建大密度内存和高带宽集成电路存储器。
{Subject}: 1.一种集成电路存储器,其特征在于,包括：动态存储区集成单元,在同步动态随机存储单元内部存储模组中将多个动态存储区集成；端接电阻引脚集成单元,将终结端接电阻移植集成到存储芯片内部,形成内部集成终结端接电阻；在同步动态随机存储单元集成区域限定符引脚模块；片上校准反射控制单元,区域限定符引脚模块集成高精度参考电阻；通过片上校准引擎,进行内部集成终结端接电阻的自动校准及信号反射控制,控制信号完整性及控制电压控制信号品质；多用途寄存架构单元,通过集成多用途寄存器,智能化控制多种寄存器模式,构建大密度内存和高带宽集成电路存储器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 薄膜电容器以及集成电路
{Author}: 王晟;史忠峰;陈斌
{Author Address}: 519000 广东省珠海市斗门区斗门镇龙山工业区龙山二路东8号
{Subsidiary Author}: 珠海格力新元电子有限公司;珠海格力电器股份有限公司
{Date}: 2024-11-01
{Notes}: CN118888328A
{Abstract}: 本发明提供一种薄膜电容器以及集成电路,所述薄膜电容器包括电容器本体、电容组件以及导磁体；所述电容器本体的一侧设有导电连接件,且所述电容器本体内还布设有连接母线；述电容组件设于所述电容器本体上,且所述电容组件分别与所述导电连接件以及所述连接母线连接；所述导磁体设于所述电容器本体上,并作用于连接母线上。本发明可以提高薄膜电容器的集成度。
{Subject}: 1.一种薄膜电容器,其特征在于,包括：电容器本体,所述电容器本体的一侧设有导电连接件,且所述电容器本体内还布设有连接母线；电容组件,所述电容组件设于所述电容器本体上,且所述电容组件分别与所述导电连接件以及所述连接母线连接；导磁体,所述导磁体设于所述电容器本体上,并作用于连接母线上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 高密度集成电路引线框架的溢料软化机构
{Author}: 苏骞;孟敏;林志林;李锋
{Author Address}: 523000 广东省东莞市塘厦镇科苑城信息产业园沙坪路2号奥美特智能产业园A栋
{Subsidiary Author}: 东莞奥美特科技有限公司
{Date}: 2024-11-01
{Notes}: CN118888481A
{Abstract}: 本发明涉及引线框架去溢料设备技术领域,尤其涉及高密度集成电路引线框架的溢料软化机构,包括第二支撑框架和装设在第二支撑框架上的储液槽,储液槽上转动地设有第一转轴和第二转轴,第一转轴上装设有第一链轮,以及在第二转轴上装设有第二链轮,第一链轮和第二链轮上绕设有链条,在链条的各内链板上和各外链板上均固定设有并排布置的安装条,每相邻的两个安装条为一组,链条上的各组安装条均装设有用于对引线框架进行支撑的支撑部件。通过链条带动引线框架进行活动以将其浸入到药水的方式,使得放置在不同支撑部件上的各引线框架的浸泡时间均相同,完成上料和下料后再驱动链条进行活动,以实现不停地对不同的引线框架进行自动浸泡处理。
{Subject}: 1.高密度集成电路引线框架的溢料软化机构,其特征在于：包括第二支撑框架(91)和装设在第二支撑框架(91)上的储液槽(81),储液槽(81)上转动地设有轴向水平布置且相互平行的第一转轴(82)和第二转轴(83),第一转轴(82)上装设有第一链轮(84),以及在第二转轴(83)上装设有第二链轮(85),第一链轮(84)和第二链轮(85)上绕设有链条(86),链条(86)的下半段置于储液槽内,在链条(86)的各内链板上和各外链板上均固定设有并排布置的安装条(87),每相邻的两个安装条(87)为一组,链条(86)上的各组安装条(87)均装设有用于对引线框架进行支撑的支撑部件；在第二支撑框架(91)的旁侧设有第一支撑框架(21),且在第一支撑框架(21)上装设有用于对待浸泡的引线框架进行间歇输送的第一输送部件(6),储液槽(81)的边缘处设有用于将输送来的引线框架导入至与之对应的支撑部件上的进料部件(818)；在储液槽(81)的边缘处还装设有用于将浸泡完成的引线框架从支撑部件上水平推出的推料气缸(817),进料部件(818)靠近第一链轮(84),推料气缸(817)靠近第二链轮(85)；在储液槽(81)远离推料气缸(817)一侧的边缘处装设有用于对浸泡完成的引线框架表面进行除液的除液机构(824),除液机构(824)与推料气缸(817)相对设置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件及其形成方法
{Author}: 王志鸿;陈承先;郭庭豪;赖昱嘉
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-11-01
{Notes}: CN118888541A
{Abstract}: 提供了用于管芯结构的间隙填充电介质及其形成方法。在实施例中,器件包括：外部间隙填充电介质,具有第一热膨胀系数；第一集成电路管芯,位于外部间隙填充电介质中；第二集成电路管芯,位于外部间隙填充电介质中；内部间隙填充电介质,位于第一集成电路管芯和第二集成电路管芯之间,内部间隙填充电介质具有第二热膨胀系数,第二热膨胀系数大于第一热膨胀系数；以及第三集成电路管芯,位于内部间隙填充电介质上方,第三集成电路管芯接合至第一集成电路管芯并且接合至第二集成电路管芯。本申请的实施例还涉及半导体器件及其形成方法。
{Subject}: 1.一种半导体器件,包括：外部间隙填充电介质,具有第一热膨胀系数；第一集成电路管芯,位于所述外部间隙填充电介质中；第二集成电路管芯,位于所述外部间隙填充电介质中；内部间隙填充电介质,位于所述第一集成电路管芯和所述第二集成电路管芯之间,所述内部间隙填充电介质具有第二热膨胀系数,所述第二热膨胀系数大于所述第一热膨胀系数；以及第三集成电路管芯,位于所述内部间隙填充电介质上方,所述第三集成电路管芯接合至所述第一集成电路管芯并且接合至所述第二集成电路管芯。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种静电放电防护器件及其制备方法
{Author}: 李晓静;段亚驰;陆芃;杨灿;张栋;高玥鹏;孙一超;高见头
{Author Address}: 100029 北京市朝阳区北土城西路3号
{Subsidiary Author}: 中国科学院微电子研究所
{Date}: 2024-11-01
{Notes}: CN118888547A
{Abstract}: 本发明公开一种静电放电防护器件及其制备方法,涉及半导体技术领域,以解决难以在较小面积下对碳基器件进行静电防护的问题。所述一种静电放电防护器件包括：形成在衬底内的至少具有两个电极的硅基器件,覆盖衬底的有两个互联通孔的绝缘层,形成在绝缘层上至少有两个电极的碳基器件,以及连接硅基器件和碳基器件的互联金属。所述一种静电放电防护器件的制备方法包括：在衬底内形成硅基器件,在衬底上覆盖绝缘层,在绝缘层上形成两个互联通孔,在绝缘层上形成碳基器件,在互联通孔上形成互联金属,互联金属将碳基器件和硅基器件连接。本发明实现了在占用较小面积的前提下使用硅基器件对碳基集成电路进行静电防护的效果。
{Subject}: 1.一种静电放电防护器件,其特征在于,包括：衬底,所述衬底内形成有硅基器件,所述硅基器件至少具有两个电极；覆盖所述衬底的绝缘层,所述绝缘层设置有贯穿所述绝缘层的第一互联通孔和第二互联通孔；形成在所述绝缘层上的碳基器件,所述碳基器件至少具有两个电极；形成在所述第一互联通孔处的第一互联金属,形成在所述第二互联通孔处的第二互联金属；所述硅基器件的第一电极和所述碳基器件的第三电极通过第一互联金属连接,所述硅基器件的第二电极和所述碳基器件的第四电极通过第二互联金属连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种含电阻的多VDMOS器件集成电路结构及其制造方法
{Author}: 孟军;鞠柯;徐励远;许柏松
{Author Address}: 214431 江苏省无锡市江阴市长山大道78号
{Subsidiary Author}: 江苏新顺微电子股份有限公司
{Date}: 2024-11-01
{Notes}: CN118888589A
{Abstract}: 本发明公开了一种含电阻的多VDMOS器件集成电路结构,包括3个共漏极VDMOS,其中2个VDMOS共用一个栅极G1,第三VDMOS栅极G3与分压环上环形多晶电阻串联,其垂直方向的结构包括作为基片的第一导电类型浓掺衬底；在浓掺衬底上设置有第一导电类型的轻掺杂外延层；在外延层上为第二导电类型的分压环结构；在分压环结构上是终端氧化层,分压环结构中间则是与浓掺衬底掺杂类型相同的有源区AA窗口；在AA窗口上形成栅氧,淀积多晶硅,并进行第一导电类型掺杂、光刻及刻蚀形成垂直交叉的栅极,和所述环形多晶电阻。采用本发明,能够耐受500V以上电压且与栅极或源极串联接漏极的高压电阻,且电阻值可以通过对多晶电阻掺杂剂量调整,降低了电路封装成本,并可满足多个组件开关需求。
{Subject}: 1.一种含电阻的多VDMOS器件集成电路结构,其特征在于,包括3个共漏极VDMOS,其中2个VDMOS共用一个栅极G1,第三VDMOS栅极G3与分压环上环形多晶电阻串联,其垂直方向的结构包括作为基片的第一导电类型浓掺衬底；在浓掺衬底上设置有第一导电类型的轻掺杂外延层；在外延层上为第二导电类型的分压环结构；在分压环结构上是终端氧化层,分压环结构中间是与浓掺衬底掺杂类型相同的有源区AA窗口；在AA窗口上形成栅氧,淀积多晶硅,并进行第一导电类型掺杂、光刻及刻蚀形成垂直交叉的栅极,和所述环形多晶电阻；在多晶刻蚀后的窗口内形成第二导电类型的Body掺杂区；在Body掺杂区形成第一导电类型的Source区；在终端氧化层及多晶表面覆盖USG+BPSG,开出接触孔,并形成第二导电类型掺杂区；在接触孔上覆盖金属层；在金属层上覆盖PI钝化层；对浓掺衬底进行减薄,并在浓掺衬底背面形成第一导电类型掺杂区,在背面的掺杂区上覆盖漏极金属层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种侧面发光微型器件及封装工艺
{Author}: 程胜鹏;程鹏;邵雪江;方晨曦
{Author Address}: 431700 湖北省天门市竟陵办事处东环路9号
{Subsidiary Author}: 湖北中思微光电有限公司
{Date}: 2024-11-01
{Notes}: CN118888667A
{Abstract}: 本发明公开了一种侧面发光微型器件,包括倒装LED芯片、荧光胶层、反光胶层,所述荧光胶层包覆在所述倒装LED芯片的顶部和四周,所述反光胶层包覆在所述荧光胶层的三个侧面和顶面上,所述荧光胶层剩余的一个侧面做为出光面。荧光胶层的作用为光颜色转换及透光传导,反光胶层将荧光胶层的三个侧面及顶面的光阻挡并反射,只能由荧光胶层上未被遮挡的一个侧面——出光面发出,有效实现侧面出光,结构简单,无需封装支架及金属键合线,热阻低,并且器件尺寸可做得更加微小,集成度更高。
{Subject}: 1.一种侧面发光微型器件,其特征在于,包括：倒装LED芯片(10)、荧光胶层(11)、反光胶层(12),所述荧光胶层(11)包覆在所述倒装LED芯片(10)的顶部和四周,所述反光胶层(12)包覆在所述荧光胶层(11)的三个侧面和顶面上,所述荧光胶层(11)剩余的一个侧面做为出光面(111)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电子设备及控制方法
{Author}: 王典开
{Author Address}: 523863 广东省东莞市长安镇维沃路1号
{Subsidiary Author}: 维沃移动通信有限公司
{Date}: 2024-11-01
{Notes}: CN118889602A
{Abstract}: 本申请公开了一种电子设备及控制方法,属于电池技术领域。其中,电子设备包括：主板,该主板上设置有控制器；电池包,该电池包中设置有电芯、第一集成电路、第一开关管以及保护集成电路,该电芯的第一极与主板的第一端和保护集成电路连接,该第一集成电路与控制器连接,该电芯的第二极与第一开关管的第一端连接,该第一开关管的第二端与主板的第二端连接,该保护集成电路还与第一开关管的第三端连接；上述控制器,用于在第一开关管导通的情况下,向第一集成电路发送第一信号；上述第一集成电路,用于根据第一信号,断开电芯的第一极与保护集成电路之间的连接,以对保护集成电路进行下电,以使得保护集成电路控制第一开关管断开。
{Subject}: 1.一种电子设备,其特征在于,包括：主板,所述主板上设置有控制器；电池包,所述电池包中设置有电芯、第一集成电路、第一开关管以及保护集成电路,所述电芯的第一极与所述主板的第一端和所述保护集成电路连接,所述第一集成电路与所述控制器连接,所述电芯的第二极与所述第一开关管的第一端连接,所述第一开关管的第二端与所述主板的第二端连接,所述保护集成电路还与所述第一开关管的第三端连接；其中,所述控制器,用于在第一开关管导通的情况下,向所述第一集成电路发送第一信号；所述第一集成电路,用于根据所述第一信号,断开所述电芯的第一极与所述保护集成电路之间的连接,以对所述保护集成电路进行下电,以使得所述保护集成电路控制所述第一开关管断开。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种便携式时频同步分析仪
{Author}: 白岩;陈波
{Author Address}: 518000 广东省深圳市南山区西丽街道松坪山社区松坪山路5号嘉达研发大楼A座701
{Subsidiary Author}: 深圳市夏光时间技术有限公司
{Date}: 2024-11-01
{Notes}: CN118890836A
{Abstract}: 本发明公开了一种便携式时频同步分析仪,包括有分析仪本体、握持手柄、显示屏、电池包、控制主板、侧形成孔、对接电路板、支撑组件和固定式压动组件。本发明具有以下优点和效果：将易损坏的电源管理芯片及多个电解电容配置在可拆的对接电路板上,其他电子元件配置在原先的控制主板上,有效降低风险,避免控制主板发生报废；同时,对接电路板需具备方便拆卸及安装的优点,以方便周期性的对对接电路板上使用时间长的电解电容进行更换、或者对损坏的电解电容或者电源管理芯片进行更换。
{Subject}: 1.一种便携式时频同步分析仪,包括有分析仪本体(11),所述的分析仪本体(11)的上端设置有握持手柄(12),所述的分析仪本体(11)的内部设置有显示屏(13)、电池包(14)和控制主板(15),所述的电池包(14)为显示屏(13)和控制主板(15)供电,所述的显示屏(13)显露于分析仪本体(11)的前端面；其特征在于：所述的分析仪本体(11)的左侧开设有侧形成孔(21),向所述的侧形成孔(21)内插设有对接电路板(22),所述的对接电路板(22)从侧形成孔(21)插入至分析仪本体(11)的内部后,会位于控制主板(15)的上方；所述的对接电路板(22)用于配置集成电路中的电源管理芯片(221)及多个电解电容(222),所述的控制主板(15)用于配置集成电路中除电源管理芯片(221)及多个电解电容(222)之外的其他电子元件；所述的分析仪本体(11)内部设置有用于支撑插入的对接电路板(22)的支撑组件,所述的对接电路板(22)能顺着支撑组件右移；所述的分析仪本体(11)内部设置有供对接电路板(22)伸入,并将对接电路板(22)与自身相固定的固定式压动组件,所述的固定式压动组件能下压与自身固定后的对接电路板(22)进行下移,使得对接电路板(22)与控制主板(15)形成电性连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种运算放大器集成电路优化方法
{Author}: 季侠;岳卫杰
{Author Address}: 230088 安徽省合肥市高新区创新大道2800号创新产业园二期F3-1001-1002/1010-1011
{Subsidiary Author}: 合肥磐芯电子有限公司
{Date}: 2024-10-29
{Notes}: CN118571847B
{Abstract}: 本发明公开了一种运算放大器集成电路优化方法,涉及运算放大器集成电路优化技术领域；本发明通过对运算放大器集成电路在当前设定时间段内各时间点的温度数值进行分析,得到运算放大器集成电路在当前设定时间段内的温变比值,基于温变比值的比对结果,从而反映运算放大器集成电路在当前设定时间段处于升温还是降温状态,基于温变比值的比对结果进一步对设定时间段内各时间点的温度数值进行分析,实现对运算放大器集成电路参数的初步优化。
{Subject}: 1.一种运算放大器集成电路优化方法,其特征在于,包括：集成温度监测：通过运算放大器电路中集成的温度传感器,获取运算放大器集成电路的温度数据；温度变化评估：预设运算放大器集成电路的温度监测时间间隔；到达预设的时间间隔后,基于当前到达时间点触发补偿分析信令,读取到达时间点前设定时间段内运算放大器集成电路的温度数据并进行分析,得到运算放大器集成电路在当前设定时间段内的温变比值并记为W；基于运算放大器集成电路在当前设定时间段内温变比值W的比对结果,生成不同的补偿信号；若W大于1,则生成升温补偿信号；若W小于1,则生成降温补偿信号；若生成升温补偿信号,则对应增加输入偏置电流,降低输入偏置电压,减少增益；同理生成降温补偿信号则对应较少输入偏置电流,增加输入偏置电压,增加增益；读取到达时间点前设定时间段内运算放大器集成电路的温度数据并进行分析,具体分析步骤为：S1：提取运算放大器集成电路在当前设定时间段内各时间点的温度数值,并代入折线图内表示；S2：绘制各时间点温度数值对应在折线图内的数值点,连接相邻数值点得到数值线,计算数值线的斜率以及数值线与水平线的夹角；当数值线与水平线的夹角为锐角时,将该数值线的斜率标记为降温斜率；当数值线与水平的夹角为钝角时,将其标记为升温斜率；将所有降温斜率的数值进行求和得到降温总值并标记为X,将所有第二斜率的数值进行求和并取绝对值得到升温总值并标记为Y,通过Y/X进行计算,得到运算放大器集成电路在当前设定时间段内的温变比值并记为W；温度补偿优化：基于运算放大器集成电路在当前设定时间段内生成的对应补偿信号,进一步对设定时间段内各时间点的温度数值进行分析；并基于分析的结果对运算放大器集成电路的参数进行初步优化；二次补偿优化：获取当前设定时间段运算放大器所处周围环境的温度变化情况并进行分析,基于分析的结果在初步优化的基础上再次进行优化,作为运算放大器集成电路进入下一段监测时间间隔的二次优化；具体为：Z1：基于运算放大器所处周围环境的多组温度监测布设点；获取运算放大器在当前设定时间段内各组监测布设点的温度变化数据；Z2：提取运算放大器所处周围环境对应监测布设点g在当前设定时间段内不同时间点的温度数值,并进行均值的计算,将计算的均值作为运算放大器所处周围环境对应监测布设点g的空温均值KUg；其中g为监测布设点的编号,g＝1,2或F,F为监测布设点的总数；Z3：依据公式对运算放大器所处周围环境各监测布设点g的空温均值KWg进行计算,得到运算放大器所处周围环境在当前设定时间段内的空温比值VR；其中KU-(最适)表示运算放大器的最适环境温度值；Z4：对运算放大器所处周围环境在当前设定时间段内的空温比值VR与监测布设点的总数F进行比对,若VR大于或小于F,则进一步计算两者之间的差值并取绝对值,将差值记为比差估值KR并与设定的阈值进行比对,若大于设定的阈值则生成二次优化信令；Z5：对运算放大器所处周围环境各监测布设点空温均值KWg进行均值的计算,并将计算的均值记为环温均值KP；基于生成的二次优化信令,代入对应的公式进行加权计算得到二次优化评估指数ECY,即通过进行计算得到；其中ha1和ha2为VR＞F时,环温均值KP和比差估值KR的影响权重因子,且取值分别设置为1.134和1.138；hy1和hy2为VR＜F时,环温均值KP和比差估值KR的影响权重因子；基于空温比值VR和布设点总数F之间的比对结果,提取二次优化评估指数ECY对应的各指数取值范围；设定各指数取值范围分别对应一个补偿参数范围；将运算放大器所处周围环境在当前设定时间段的二次优化评估指数ECY与对应的各指数取值范围进行匹配,从而得到运算放大器集成电路基于当前设定时间段所处周围环境的补偿参数范围,并在初步优化的基础上根据得到的补偿参数范围进行二次优化；温度预警处理：生成升温补偿信号时,提取运算放大器集成电路在当前设定时间段内的温度相关参数,并建立对应的升温状态模型,同时提取运算放大器集成电路的初始模型；对运算放大器集成电路在当前设定时间段内得到的温度相关参数建立模型和初始模型进行分析,得到运算放大器集成电路在当前设定时间段内的升温预警指数UYH,基于升温预警指数UYH的匹配结果执行相应地步骤。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路设计图管理系统
{Author}: 牟一卉;高大伟;陈科伶;姚瑶;李滢;李弘瑞;王世骏;孙远祯;王益国
{Author Address}: 610000 四川省成都市高新技术产业开发区西区百叶路1号
{Subsidiary Author}: 电子科技大学成都学院
{Date}: 2024-10-29
{Notes}: CN118586349B
{Abstract}: 本发明提供了一种集成电路设计图管理系统,涉及电路设计管理技术领域。本发明包括集成电路设计图管理云端、企业内部实体设备网络和若干访问终端；其中,管理云端基于B/S架构,提供项目管理、设计任务配置、设计终端交互和电路设计项目可视化地图等服务；通过构建云化存储池实现分布式存储,设计图以类区块链形式存储；访问终端连接管理云端,提供设计图编辑服务,通过项目、原理图和PCB编辑容器进行设计图编辑和管理；本发明通过指针地址、电子元件库编号、原理图版本编号等生成原理图类区块链头和类区块数据包,实现设计图纸数据的校验与恢复,保障设计图的完整性和版本追溯的准确性。此外,系统默认采用可恢复的删除策略,保证数据的安全性。
{Subject}: 1.一种集成电路设计图管理系统,其特征在于,包括集成电路设计图管理云端、企业内部实体设备网络和若干集成电路设计图访问终端；其中,所述集成电路设计图管理云端用于提供集成电路设计云端综合管理服务,基于B/S架构进行部署包括业务服务器和数据库服务器；其中,所述业务服务器用于提供管理服务支持,包括项目管理配置单元、设计任务配置单元、设计终端交互单元和电路设计项目可视化地图；所述数据库服务器用于提供数据服务支持,包括容器环境数据库、电子元件数据库、项目人员数据库和指针地址数据库；所述企业内部实体设备网络用于提供分布式网络存储服务,通过企业内部的实体设备构建云化存储池；其中, 所述企业内部实体设备网络通过一个电路设计项目虚拟网络管理来存储单一电路设计项目的集成电路设计图,所述集成电路设计图包括原理图和对应的若干布线设计图,并以类区块链的形式分布式存储在云化存储池中；所述集成电路设计图访问终端用于提供设计图编辑服务,通过内部访问网络与集成电路设计图管理云端连接,并在云端构建对应的设计图编辑容器；其中,所述设计图编辑容器包括项目编辑容器、原理图编辑容器和PCB编辑容器,所述项目编辑容器用于设置电路设计项目虚拟网络的内部架构,所述原理图编辑容器用于为原理图编辑人员提供原理图编辑空间,所述PCB编辑容器用于为布线编辑人员提供布线设计图编辑空间；通过如下步骤进行集成电路设计图管理：步骤1：管理人员通过集成电路设计图访问终端登录至集成电路设计图管理云端,集成电路设计图管理云端启动项目编辑容器,并通过设计终端交互单元采集终端交互数据；步骤2：管理人员通过电路设计项目可视化地图查看电路设计项目虚拟网络的内部架构,并在项目编辑容器内设置电路设计项目虚拟网络的内部架构；步骤3：项目管理配置单元根据用户设置的内部架构,在电路设计项目虚拟网络中建立对应空白的类区块链；其中,类区块链由原理图类区块链头和类区块数据包组成；步骤4：设计任务配置单元根据用户设置的内部架构,新建原理图编辑任务和PCB编辑任务,并按照类区块链的结构顺序进行任务派发；步骤5：编辑人员通过集成电路设计图访问终端登录至集成电路设计图管理云端,通过项目人员数据库获取需要处理的原理图编辑任务或PCB编辑任务；步骤6：集成电路设计图管理云端启动对应的原理图编辑容器或PCB编辑容器,编辑人员通过容器环境数据库和电子元件数据库配置编辑空间,并在编辑空间中完成设计图编辑,得到原理图或布线设计图；步骤7：集成电路设计图管理云端读取原理图编辑容器的交互数据,并填充至对应的原理图类区块链头中；读取PCB编辑容器的交互数据,并填充至对应的类区块数据包中；步骤8：集成电路设计图管理云端通过访问接口读取电路设计项目虚拟网络内类区块链,并对电路设计项目可视化地图进行更新；所述原理图类区块链头包括原理图指针地址、电子元件库编号项、原理图版本编号、原理图图纸数据、原理图设计过程数据、当前原理图校验项、原理图编辑容器项和原理图编辑人员项；通过如下步骤生成原理图类区块链头；从指针地址数据库中获取分配的原理图指针地址；从集成电路设计图访问终端获取原理图编辑人员项；从编辑空间中获取电子元件库编号项和原理图编辑容器项；根据类区块链的结构顺序,按照固定命名规则得到原理图版本编号；监测原理图编辑容器并录制原理图编辑人员在编辑空间中的操作,得到原理图设计过程数据；原理图编辑人员完成编辑,得到原理图并转换为对应格式的原理图图纸数据；对原理图图纸数据进行校验计算,得到当前原理图校验项。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于离子注入的PN结形成方法、存储介质和集成电路器件
{Author}: 赵旭洁;石彩红;张晓情;王逸飞;万鹏程;程丽娟
{Author Address}: 741000 甘肃省天水市秦州区环城西路7号
{Subsidiary Author}: 天水天光半导体有限责任公司
{Date}: 2024-10-29
{Notes}: CN118588542B
{Abstract}: 本申请提供一种基于离子注入的PN结形成方法、存储介质和集成电路器件,属于集成电路制造领域。该方法包括：在经过光刻后的硅衬底上确定待掺杂区域和需要掺杂的标准浓度和标准深度；通过质量分析器从杂质源B-2H-6中筛选出B～(3+)；通过第一离子注入机按照对应的剂量和能量将所述B～(3+)注入至所述待掺杂区域；将完成掺杂后的区域进行退火处理,形成初始PN结；计算所述初始PN结中的各个掺杂区域的实际浓度、实际深度与标准浓度、标准深度的误差,将误差超过误差阈值的掺杂区域作为待补偿区域；对所述待补偿区域进行B～(3+)再次注入；对B～(3+)再次注入后的区域进行再次退火处理,形成PN结。本申请可以提高集成电路器件制造的质量。
{Subject}: 1.一种基于离子注入的PN结形成方法,其特征在于,所述方法包括：在经过光刻后的硅衬底上确定待掺杂区域和需要掺杂的标准浓度和标准深度；通过质量分析器从杂质源B-2H-6中筛选出B～(3+)；通过第一离子注入机按照对应的剂量和能量将所述B～(3+)注入至所述待掺杂区域；将完成掺杂后的区域进行退火处理,形成初始PN结；计算所述初始PN结中的各个掺杂区域的实际浓度、实际深度与标准浓度、标准深度的误差,将误差超过误差阈值且区域面积超过第一面积阈值的掺杂区域作为待补偿区域；对所述待补偿区域进行B～(3+)再次注入,包括：根据所述待补偿区域所需注入的补偿浓度与补偿深度确定第二离子注入机对所述待补偿区域内的各个单个区域所使用的补偿剂量、补偿能量和与所述硅衬底的注入距离,检测单个区域的面积,针对面积不超过预设第二面积阈值的单个区域,通过所述第二离子注入机在处于不超过预设第二面积阈值的单个区域的距离为对应注入距离下,向所述硅衬底垂直注入所述补偿剂量和补偿能量的B～(3+),针对面积超过预设第二面积阈值的单个区域,根据所述待补偿区域中各个位置下的补偿浓度和补偿深度计算出对应的注入角度,通过所述第二离子注入机在处于超过预设第二面积阈值的单个区域的距离为对应注入距离下,以对应的注入角度向所述硅衬底注入剂量为对应补偿剂量,且能量为对应补偿能量的B～(3+),所述第二面积阈值大于所述第一面积阈值,所述第二离子注入机的发射剂量小于所述第一离子注入机的发射剂量；对B～(3+)再次注入后的区域进行再次退火处理,形成PN结。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 自恢复传感器封装结构、湿度传感器以及湿度检测方法
{Author}: 张宾;陈新准;马鹏飞;李娜
{Author Address}: 401329 重庆市九龙坡区含谷镇科翔路3号8幢
{Subsidiary Author}: 重庆奥松智能传感技术研究院有限公司
{Date}: 2024-10-29
{Notes}: CN118858378A
{Abstract}: 本发明属于智能传感设备技术领域,具体涉及自恢复传感器封装结构、湿度传感器以及湿度检测方法,包括PCB基板,所述PCB基板上设置有ASIC集成电路芯片；湿度感应芯片,所述湿度感应芯片与所述ASIC集成电路芯片沿竖直方向堆叠封装设置；加热元件,设置于所述湿度感应芯片与所述ASIC集成电路芯片之间,所述加热元件产生的热量将附着在湿度感应芯片上的水露蒸发。本发明采用设在ASIC集成电路芯片和湿度感应芯片之间的加热元件,使加热电路产生的热量能够均匀传导在湿度感应芯片上,有效地将附着在湿度感应芯片上的水露蒸发,进而实现使湿度感应芯片的相应灵敏度恢复,同时堆叠封装结构实现空间优化,降低传感器整体占用面积,提高传感器的安装灵活性。
{Subject}: 1.一种自恢复传感器封装结构,其特征在于,包括：PCB基板,所述PCB基板上设置有ASIC集成电路芯片；湿度感应芯片,所述湿度感应芯片与所述ASIC集成电路芯片沿竖直方向堆叠封装设置；加热元件,设置于所述湿度感应芯片与所述ASIC集成电路芯片之间,所述加热元件运行后产生的热量用于将附着在湿度感应芯片上的水露蒸发。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于人工智能的集成电路故障监测管理系统及方法
{Author}: 浦寿杰;杜隽;王腾飞;倪春梅
{Author Address}: 214124 江苏省无锡市滨湖区高浪东路999号(网络研发楼)A107室
{Subsidiary Author}: 无锡星杰测试有限公司
{Date}: 2024-10-29
{Notes}: CN118858888A
{Abstract}: 本发明公开了一种基于人工智能的集成电路故障监测管理系统及方法,该方法包括在集成电路正常工作时,采集每个元件中各种工艺参数的历史数值,分析得到正常工作时每个元件中各种工艺参数正常阈值范围；在集成电路发生故障时,采集每个元件中各种工艺参数的历史数值,分析得到发生故障时每个元件中各种工艺参数异常阈值范围；通过人工智能算法对每个元件中各种工艺参数正常阈值范围和每个元件中各种工艺参数异常阈值范围进行训练,得到每个元件中各种工艺参数标准阈值范围；通过对每个元件中各种工艺参数的实时数值采集,建立工艺参数实时状态的矩阵,通过分析矩阵数字变化,对集成电路故障进行监测。本发明能对集成电路的元件进行准确监测。
{Subject}: 1.一种基于人工智能的集成电路故障监测管理方法,其特征在于,所述方法包括：步骤S100：在集成电路正常工作时,采集每个元件中各种工艺参数的历史数值,分析得到正常工作时每个元件中各种工艺参数正常阈值范围；步骤S200：在集成电路发生故障时,采集每个元件中各种工艺参数的历史数值,分析得到发生故障时每个元件中各种工艺参数异常阈值范围；步骤S300：通过人工智能算法对每个元件中各种工艺参数正常阈值范围和每个元件中各种工艺参数异常阈值范围进行训练,得到每个元件中各种工艺参数标准阈值范围；步骤S400：通过对每个元件中各种工艺参数的实时数值采集,建立工艺参数实时状态的矩阵,通过分析矩阵数字变化,对集成电路故障进行监测。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于物联网的电子器件远程管理系统及方法
{Author}: 谢威廉;秦波;杨静;张红
{Author Address}: 518000 广东省深圳市南山区粤海街道高新区社区高新南七道16号深圳市数字技术园B1栋三层A区4号
{Subsidiary Author}: 深圳市德博微电子有限公司
{Date}: 2024-10-29
{Notes}: CN118859804A
{Abstract}: 本发明涉及电子元件领域,具体为一种基于物联网的电子器件远程管理系统及方法,包括：元件逻辑模块、封闭测试模块、电路关联模块、信号附加模块和电路监测模块,元件逻辑模块用于对电子器件分类,封闭测试模块用于调制输入电压,测试元件的输出电压,电路关联模块用于拟合关联函数,计算最小信号电平,信号附加模块用于耦合控制命令,电路监测模块用于还原出控制信号,并评估电路运行状态,本发明能够确定电子器件运行时的逻辑关系,提高电子器件的集成度,便于用户对集成电路进行控制,同时加快了数据传输速度,降低传输成本,提高了电子控制系统的可靠性和稳定性。
{Subject}: 1.一种基于物联网的电子器件远程管理方法,其特征在于,所述方法包括以下步骤：步骤S1.在集成电路封装前,在电路输入端口输入标准电平信号,利用电压检测装置测量集成电路中各电子器件的输出电压,将输出电压与标准电平信号相等的电子器件标记为正向元件,再根据集成电路的设计图,生成所有正向元件的连接关系；步骤S2.在输入源与集成电路之间添加调压设备,调压设备按照预设的调制电压函数生成测试电压,实时检测各正向元件输出端的电压大小,以时间为自变量,检测结果为因变量生成正向元件对应的特征电压函数；步骤S3.利用正态函数模型拟合调制电压函数与各正向元件特征电压函数之间的关联关系,得到关联函数,将调制电压代入所述关联函数,得到期望电压函数,计算期望电压函数与特征电压函数的残差,将最小残差确定为集成电路的最小信号电压；步骤S4.用户将控制指令发送到调压设备,调压设备接收到指令后,生成指令对应的二进制序列,将最小信号电压与二进制序列中的元素依次相乘,得到电压耦合序列,依次在输入源发送的高电平信号中耦合与电压耦合序列中的元素大小一致的附加电压；步骤S5.集成电路的输出端检测到高于标准电平的信号时,将高电平信号与标准电平信号相减,得到输出电平,按照正向元件的连接关系,根据正向元件的特征电压函数反向推算,得到包含指令信息的二进制序列,将二进制序列与指令编码表中的指令进行一致性匹配,执行一致率最高的指令,并根据历史一致率的变化,评估集成电路的可靠性。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 芯片启动方法、系统级芯片及车辆
{Author}: 肖政东;关浩
{Author Address}: 100176 北京市大兴区北京经济技术开发区科创十街15号院5号楼6层618室
{Subsidiary Author}: 小米汽车科技有限公司
{Date}: 2024-10-29
{Notes}: CN118860115A
{Abstract}: 本公开涉及车辆芯片技术领域中的一种芯片启动方法、系统级芯片及车辆,应用于系统级芯片,所述系统级芯片包括异构的第一核心以及第二核心,所述第一核心的处理性能小于所述第二核心的处理性能,所述第二核心与所述系统级芯片挂接的动态存取存储器组成数据通路,所述第一核心挂接随机存储存储器；所述第二核心响应所述系统级芯片的开机启动,基于所述数据通路校准所述动态存取存储器,得到存储器校准数据；所述第一核心将所述存储器校准数据存入所述随机存储存储器,并执行所述动态存取存储器的启动检查,以执行所述系统级芯片启动。这样,可以缩短系统级芯片的开机启动时间长度,降低功耗,从而提升配置该系统级芯片的设备开机体验。
{Subject}: 1.一种芯片启动方法,其特征在于,应用于系统级芯片,所述系统级芯片包括异构的第一核心以及第二核心,所述第一核心的处理性能小于所述第二核心的处理性能,所述第二核心与所述系统级芯片挂接的动态存取存储器组成数据通路,所述第一核心挂接随机存储存储器；所述方法包括：所述第二核心响应所述系统级芯片的开机启动,基于所述数据通路校准所述动态存取存储器,得到存储器校准数据；所述第一核心将所述存储器校准数据存入所述随机存储存储器,并执行所述动态存取存储器的启动检查,执行所述系统级芯片启动。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种信号测试方法、装置、设备及介质
{Author}: 王龙罡;于泉泉;袁斌
{Author Address}: 215000 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-10-29
{Notes}: CN118862775A
{Abstract}: 本申请公开了一种信号测试方法、装置、设备及介质,属于电子技术领域,所述方法包括：接收任意一个信号发射器件的模拟信号数据；通过所述模数转换器将所述模拟信号数据转换成数字信号数据；通过所述现场可编程逻辑门阵列将所述数字信号数据的参数按照该信号的对应格式进行处理；将格式处理后的数字信号数据发送至所述客户端；所述客户端通过软件工具对格式处理后的数字信号数据的波形参数进行显示,并整理生成测试报告。本申请可以实现服务器板卡信号的自动化测试,无需投入大量的人员和精力,大大减少资源环境条件的限制,提高测试精确度。
{Subject}: 1.一种信号测试方法,所述方法应用于信号测试系统,其特征在于,所述信号测试系统包括主板和客户端,所述主板包括模数转换器、现场可编程逻辑门阵列以及若干信号发射器件,所述若干信号发射器件的输出端与所述模数转换器的输入端连接,所述模数转换器的输出端与所述现场可编程逻辑门阵列的输入端连接,所述现场可编程逻辑门阵列的输出端与所述客户端的输入端连接；所述方法包括：接收任意一个信号发射器件的模拟信号数据；通过所述模数转换器将所述模拟信号数据转换成数字信号数据；通过所述现场可编程逻辑门阵列将所述数字信号数据的参数按照该信号的对应格式进行处理；将格式处理后的数字信号数据发送至所述客户端；所述客户端通过软件工具对格式处理后的数字信号数据的波形参数进行显示,并整理生成测试报告。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种EDA中基于神经辐射场的电磁场求解方法
{Author}: 俞磊;张江江
{Author Address}: 200438 上海市杨浦区国权北路1688弄68号1303室(集中登记地)
{Subsidiary Author}: 上海芯轫科技有限公司
{Date}: 2024-10-29
{Notes}: CN118862801A
{Abstract}: 本发明公开了一种EDA中基于神经辐射场的电磁场求解方法；该方法包括：步骤1：随机生成2D截面图案；步骤2：使用电磁场分析软件提取空间的电磁场分布；步骤3：使用图案和电磁场训练神经辐射场的空间特征,获得结果特征；步骤4：根据结果特征估计任意2D图案的电磁场；步骤5：通过插值获得任意空间的电磁场分布。本发明方法能提高电磁场求解的精度,提升求解速度,缩短设计周期；能够适应各种不同的电路布局,具有良好的通用性。
{Subject}: 1.一种EDA中基于神经辐射场的电磁场求解方法,其特征在于,包括以下步骤：随机生成2D截面图案,用于模拟集成电路中的不同布局结构；对生成的2D截面图案进行电磁场分析,提取空间电磁场分布,得到电磁场分析数据；从收集的电磁场分析数据中提取关键特征,用这些特征训练建立基于神经辐射场骨架的预测模型；基于预测模型估计任意2D图案的电磁场分布,实现电磁场预测；通过插值获得任意空间的电磁场。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于原位AAO模板的铜纳米线阵列封装凸点制备工艺
{Author}: 马浩然;郭天浩;刘佳伟;马海涛;梁红伟;王云鹏;张贺秋
{Author Address}: 116024 辽宁省大连市甘井子区凌工路2号
{Subsidiary Author}: 大连理工大学
{Date}: 2024-10-29
{Notes}: CN118866716A
{Abstract}: 本发明公开了一种基于原位AAO模板的铜纳米线阵列封装凸点制备工艺,属于集成电路封装领域。主要步骤包括在硅基底上制备二氧化硅介质层；光刻刻蚀二氧化硅；沉积Al薄膜；将Al薄膜阳极氧化为纳米多孔氧化铝模板；电镀填充铜纳米线；铜纳米线阵列基板对齐进行热压或烧结键合。本发明可在硅等衬底上制备出原位垂直的阵列铜纳米线凸点,纳米线径在10-300nm范围内可控,且致密度高、工艺简单,无需使用复杂的精密光刻和平整化设备,有效解决了铜凸点键合对高温、高压及高平整度过于依赖的问题,并大幅降低了铜凸点封装技术的工业成本和产业化难度,在集成电路封装领域具有极高的应用价值。
{Subject}: 1.一种基于原位AAO模板的铜纳米线阵列封装凸点制备工艺,其特征在于,包括以下步骤：(1)在清洗好的硅片上通过热氧化工艺、物理气相沉积或化学气相沉积制备二氧化硅介质层；(2)在二氧化硅介质层表面旋涂光刻胶、烘烤、曝光和显影,利用腐蚀液刻蚀二氧化硅得到阵列微孔；(3)依次沉积Ti、Cu和Al薄膜,或者依次沉积Ti、W和Al薄膜,得到覆铝硅片：利用磁控溅射、电子束沉积或热蒸发等物理气相沉积方法或电沉积方法依次沉积,其中,Ti薄膜的厚度为20-100nm,Cu薄膜的厚度为20-300nm,W薄膜的厚度为20-100nm,Al薄膜的厚度为200-5000nm；沉积后,在温度150-220℃下退火待用；(4)配制Al阳极氧化溶液：将草酸、磷酸、硫酸的一种或两种以上混合,加入去离子水中搅拌均匀,得到Al阳极氧化溶液；配制氧化铝去除液：将磷酸和三氧化铬加入去离子水中搅拌均匀得到氧化铝去除液；配制铜纳米线电镀液：将硫酸铜、浓硫酸、硼酸、乳酸、明胶、氯化钠、健那绿B、聚乙二醇和聚二硫二丙烷磺酸钠加入去离子水中搅拌均匀,调节pH在3-5,得到铜纳米线电镀液；(5)硅基板的处理：将步骤(3)制得的覆铝硅片用去离子水超声清洗后冷风吹干,获得硅基板；(6)进行铝膜表面第一次氧化：将步骤(4)配置的Al阳极氧化溶液置于电解槽中,将步骤(5)中的硅基板作为阳极,以惰性电极作为阴极,将阴极和阳极放进电解槽中；采用恒电压模式进行氧化,溶液温度为0～30℃；(7)第一次氧化完成后,将硅基板从电解槽中取出,依次用步骤(4)配置的氧化铝去除液和去离子水冲洗后进行干燥处理,然后按步骤(6)再次对铝膜进行氧化,氧化完成后,将硅基板放入质量分数为1～5％磷酸溶液中去除氧化过程产生的障碍层,在硅基板上得到多孔阳极氧化铝模板；(8)将步骤(4)配置的铜纳米线电镀液置于电解槽中,将步骤(7)中制得的硅基板作为阴极,以纯铜片作为阳极,将阴极和阳极放进电解槽中；采用恒电压或电流模式进行负压原位连续电沉积,磁力搅拌100-200r/min,溶液温度为0-35℃,在硅基板上获得阵列铜纳米线封装凸点；(9)电沉积完成后,将硅基板取出,用碱性溶液去除多余的氧化铝模板,用光刻胶剥离液去除光刻胶及其上的种子层金属；(10)将步骤(9)得到的硅基板表面酸洗活化或等离子体活化后,两两对齐,在150～300℃、0～20Mpa压力的真空环境中键合10-60min,得到铜纳米线互连接头。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种面板化显示模组封装工艺及封装设备
{Author}: 马蕊龙;刘天生;颉信忠;宋东东
{Author Address}: 046000 山西省长治市潞州区惠丰街西段15号
{Subsidiary Author}: 山西高科华杰光电科技股份有限公司
{Date}: 2024-10-29
{Notes}: CN118866766A
{Abstract}: 本发明公开了一种面板化显示模组封装设备,属于LED封装技术领域,本发明包括离型膜上料组件,包括离型膜上料平台真空压合模块以及设于离型膜上料平台上的折边组件；面板上料组件,包括下模治具、传输线二和抓取机构一；注胶组件,包括注胶机械手以及注胶轴。本发明通过采用全自动双工位设计,设备机架利用率得到优化,减少了设备投资和运营成本。同时,通过上下回流封装线的创新布局,减少了生产过程中的等待时间,提高了生产线的整体吞吐量。此外,二次供料混胶系统的引入,确保了胶水混合的均匀性和稳定性,减少了材料浪费,进一步降低了生产成本。
{Subject}: 1.一种面板化显示模组封装设备,其特征在于,包括：离型膜上料组件,包括离型膜上料平台(1)真空压合模块(2)以及设于离型膜上料平台(1)上的折边组件(13)；面板上料组件,包括下模治具(4)、传输线二(5)和抓取机构一(6)；注胶组件,包括注胶机械手(7)以及注胶轴(8)；下料组件,包括传输线四(9)以及抓取机构二(10)；封装台,包括底板(11)以及设置在底板(11)上的传输线一(3),所述传输线一(3)设有两组；所述面板上料组件和下料组件分别设于所述底板(11)的两侧,所述注胶组件和离型膜上料组件设于所述上料组件和下料组件之间；所述下模治具(4)穿设在所述传输线一(3)上；所述传输线二(5)设于所述传输线一(3)的上方,所述抓取机构一(6)穿设在所述传输线二(5)上；所述注胶轴(8)设于底板(11)上并位于上层的传输线一(3)的上方,所述注胶机械手(7)设于注胶轴(8)上；所述真空压合模块(2)穿设在传输线一(3)上,所述真空压合模块(2)开设有内腔,所述离型膜上料平台(1)穿入真空压合模块(2)内；所述传输线四(9)设于底板(11)上,且位于传输线一(3)上方,所述抓取机构二(10)穿设在所述传输线四(9)上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 高密度集成电路引线框架的高压去溢料设备
{Author}: 苏骞;孟敏;林志林;李锋
{Author Address}: 523000 广东省东莞市塘厦镇科苑城信息产业园沙坪路2号奥美特智能产业园A栋
{Subsidiary Author}: 东莞奥美特科技有限公司
{Date}: 2024-10-29
{Notes}: CN118866770A
{Abstract}: 本发明涉及引线框架去溢料设备技术领域,尤其涉及高密度集成电路引线框架的高压去溢料设备,第三支撑框架的旁侧设有支撑架,支撑架上依次接驳地装设有用于对浸泡软化后的引线框架进行清洗的清洗部件、用于对清洗完的引线框架进行高压喷水去溢料的高压除溢料槽以及用于对去完溢料的引线框架进行烘干的烘干槽,清洗部件的进料端与除液机构的出料端接驳；待引线框架经历水洗后,将其输送至高压除溢料槽内,通过高压喷水的方式将引线框架上下两表面的溢料进行精准地喷除,根据不同型号的引线框架以调节对应的喷水压力,在不损坏引线框架的情况下将溢料喷除；待引线框架上的溢料被喷除后,再将其输送至烘干槽内对表面残留的水渍进行烘干处理。
{Subject}: 1.高密度集成电路引线框架的高压去溢料设备,其特征在于：包括第三支撑框架(91)和装设在第三支撑框架(91)上的储液槽(81),储液槽(81)上转动地设有轴向水平布置且相互平行的第一转轴(82)和第二转轴(83),第一转轴(82)上装设有第一链轮(84),第二转轴(83)上装设有第二链轮(85),第一链轮(84)和第二链轮(85)绕设有下半段置于储液槽(81)内的链条(86)；链条(86)的各内链板上和各外链板上均固定设有并排布置的安装条(87),每相邻的两个安装条(87)为一组,链条(86)上的各组安装条(87)均装设有用于对引线框架进行支撑的支撑部件；在第三支撑框架(91)的旁侧设有第一支撑框架(21),且在第一支撑框架(21)上装设有用于对待浸泡的引线框架进行间歇输送的第一输送部件(6),储液槽(81)的边缘处设有用于将输送来的引线框架导入至与之对应的支撑部件上的进料部件(818)；在储液槽(81)的边缘处装设有用于将浸泡完成的引线框架从支撑部件上水平推出的推料气缸(817),储液槽(81)远离推料气缸(817)一侧的边缘处装设有用于对浸泡完成的引线框架表面进行除液的除液机构(824),除液机构(824)与推料气缸(817)相对设置；第三支撑框架(91)的旁侧设有支撑架(1001),支撑架(1001)上依次接驳地装设有用于对浸泡软化后的引线框架进行清洗的清洗部件、用于对清洗完的引线框架进行高压喷水去溢料的高压除溢料槽(1004)以及用于对去完溢料的引线框架进行烘干的烘干槽(1005),清洗部件的进料端与除液机构(824)的出料端接驳；第一支撑框架(21)上装设有用于输送弹夹(101)以便于将其内部放置的引线框架取出的出料输送模组(3)和用于将弹夹(101)内的引线框架逐个顶至第一输送部件(6)的顶片机构(7)；支撑架(1001)的旁侧设有第二支撑框架(22),第二支撑框架(22)上装设有初始端与烘干槽(1005)的出料端接驳且用于对烘干后的引线框架进行输送的第二输送部件(601),还装设有用于输送空的弹夹(101)以便于收取烘干后的引线框架的收料输送模组(4)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片制造用压膜装置
{Author}: 石小军;刘国成
{Author Address}: 343000 江西省吉安市井冈山市红星园区电子信息产业园6号楼
{Subsidiary Author}: 江西省泽普半导体科技有限公司
{Date}: 2024-10-29
{Notes}: CN118866785A
{Abstract}: 本发明公开了一种集成电路芯片制造用压膜装置,具体涉及压膜装置技术领域,包括箱体底座,所述箱体底座后端固定安装有液压阀,所述箱体底座左右两侧均设有用于对芯片进行压膜的压膜机构,所述箱体底座上侧设有用于运输芯片的运输机构,所述箱体底座上侧中部设有用于翻转芯片的翻转机构。本发明所述的一种集成电路芯片制造用压膜装置,能够运输并翻转芯片,使装置能够在芯片运输的过程中,对两个面进行压膜处理,通过设置的多组翻转杆可以让芯片保持一段时间悬空,让压膜后的芯片得到缓冲,既能够保证装置的压膜效果,同时也有效的提升了装置的加工效率,芯片在悬空时会接触斜面以及橡胶环,保证其不会出现磨损以及掉落的情况。
{Subject}: 1.一种集成电路芯片制造用压膜装置,包括箱体底座(1),其特征在于：所述箱体底座(1)后端固定安装有液压阀(2),所述箱体底座(1)左右两侧均设有用于对芯片进行压膜的压膜机构(3),所述箱体底座(1)上侧设有用于运输芯片的运输机构(4),所述箱体底座(1)上侧中部设有用于翻转芯片的翻转机构(5)；所述压膜机构(3)包括支撑架(31),所述支撑架(31)内壁之间设有若干运输辊(32),位于中部的所述运输辊(32)下侧设有固定安装于所述支撑架(31)内壁之间的挡板(33),所述挡板(33)上侧设有两个往复螺杆(34),两个所述往复螺杆(34)表面均螺纹连接有螺纹块(35),两个所述螺纹块(35)左右两端均固定安装有L形杆(36),所述支撑架(31)上端固定安装有外壳(37),所述外壳(37)内腔设有往复组件(38),所述往复组件(38)下侧设有用于对芯片进行压膜的压膜辊(39)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种多芯片集成电路封装器件
{Author}: 方成应;赵辉
{Author Address}: 215500 江苏省苏州市常熟市古里镇淼虹路188号
{Subsidiary Author}: 苏州泓冠半导体有限公司
{Date}: 2024-10-29
{Notes}: CN118866824A
{Abstract}: 本发明公开了一种多芯片集成电路封装器件,包括集成电路封装器件本体,所述集成电路封装器件本体的底部四周位置固定有一组框架PAD,所述集成电路封装器件本体的底部位置伸出有三组管脚；所述框架PAD的内部位置连接有一组IC芯片,所述IC芯片的底部位置设置有一组陶瓷基板,所述陶瓷基板的外侧位置覆盖有一组异形铜基板；所述框架PAD的左右两侧位置设置有一组便于进行散热处理的散热片。该多芯片集成电路封装器件,通过传统的封装尺寸的不变的情况下,固定位置增加镀银区域,框架内部设计特殊结构,在不同位置贴封IC芯片和MOS芯片,MOS芯片通过wirebond技术,和镀银区域互联,管脚镀银,二焊点与外部管脚连接,根据内部电路连接方式实现产品功能。
{Subject}: 1.一种多芯片集成电路封装器件,包括集成电路封装器件本体(1),所述集成电路封装器件本体(1)的底部四周位置固定有一组框架PAD(2),所述集成电路封装器件本体(1)的底部位置伸出有三组管脚(8)；其特征在于：所述框架PAD(2)的内部位置连接有一组IC芯片(3),所述IC芯片(3)的底部位置设置有一组陶瓷基板(4),所述陶瓷基板(4)的外侧位置覆盖有一组异形铜基板(5),所述陶瓷基板(4)的内侧位置连接有一组铜基板(5),所述铜基板(5)的内部位置设置有MOS芯片(6),所述铜基板(5)靠近MOS芯片(6)的一侧位置安装有一组电阻(7)；所述集成电路封装器件本体(1)的底部设置了一组防护机构,防护机构的配合设置实现对管脚(8)的外侧进行防护处理,所述框架PAD(2)的左右两侧位置设置有一组便于进行散热处理的散热片(19)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高边驱动的集成电路、车辆
{Author}: 徐伯卓;刘世豪;李晶欣;李俊杰;商秋月
{Author Address}: 201201 上海市浦东新区合庆镇仁庆路309号4幢
{Subsidiary Author}: 东方久乐汽车电子(上海)股份有限公司
{Date}: 2024-10-29
{Notes}: CN118867995A
{Abstract}: 本申请涉及驱动电路技术领域,尤其是涉及一种高边驱动的集成电路、车辆,包括电源防反接模块、集成高边输出模块、负载模块和保护模块；电源防反接模块输入端连接电瓶电源,用于接收电瓶电源的电压信号,电源防反接模块连接集成高边输出模块,用于根据所述通断控制信号,确定对应的驱动信号,集成高边输出模块连接负载模块,用于接地以形成回路,保护模块连接负载模块或连接集成高边输出模块或电源防反接模块,用于根据所述驱动信号,确定对应的保护信号,控制所述保护模块中保护器件的通断。本申请可以实现在控制器热插拔过程中发生过流故障时,保证高边驱动电路中的预驱芯片等不被损坏的有益效果。
{Subject}: 1.一种高边驱动的集成电路,其特征在于,包括电源防反接模块、集成高边输出模块、负载模块和保护模块；所述电源防反接模块包括三个输入端和两个输出端,所述集成高边输出模块包括两个输入端和两个输出端,所述负载模块包括一个输入端和一个输出端,所述保护模块包括一个输入端和一个输出端；所述电源防反接模块的第一输入端和第一输出端连接外部接入的电瓶电源,用于接收所述电瓶电源的电压信号,所述电源防反接模块的第三输入端连接所述集成高边输出模块的第一输出端,用于根据所述电压信号,确定对应的通断控制信号,控制所述电源防反接模块中开关器件的通断,所述电源防反接模块的第二输出端连接所述集成高边输出模块的第一输入端,用于根据所述通断控制信号,确定对应的驱动信号；所述集成高边输出模块的第二输出端连接所述负载模块的输入端,所述集成高边输出模块的第二输入端用于接地以形成回路；所述负载模块的输出端,用于接电瓶地以形成回路,根据所述驱动信号,实现所述负载模块的运行；所述保护模块的输入端连接于所述负载模块的输出端和所述电瓶地的连接处,所述保护模块的输出端用于接地以形成回路,实现所述负载模块的运行；或所述保护模块的输入端连接所述集成高边输出模块的第二输入端,所述保护模块的输出端连接于所述集成高边输出模块的第二输出端,用于实现所述负载模块的运行；或所述保护模块的输入端连接所述电源防反接模块的第二输出端,用于根据所述驱动信号,确定对应的保护信号,控制所述保护模块中保护器件的通断；或所述保护模块的输入端连接所述电源防反接模块的第一输入端,所述保护模块的输出端连接所述电瓶电源和所述电源防反接模块的第一输出端,用于根据所述通断控制信号,控制所述保护模块中保护器件的通断。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种电机驱动系统中的抗噪声信号收集电路及方法
{Author}: 文理祥;王巍巍;潘俊;孙峰;刘萍;朱传星;骆宏秀;申诗雯
{Author Address}: 222069 江苏省南京市中国(江苏)自由贸易试验区南京片区研创园江淼路88号腾飞大厦D座1135室
{Subsidiary Author}: 艾创微电子科技(南京)有限公司
{Date}: 2024-10-29
{Notes}: CN118868878A
{Abstract}: 本发明公开一种电机驱动系统中的抗噪声信号收集电路及方法,涉及半导体集成电路设计技术领域,具有用于收集原始信号的端口IN和用于输出信号的端口OUT,电路包括噪声衰减一单元,包括第一NMOS管N1、第二NMOS管N2,其中,第一NMOS管N1的漏极连接至端口IN；第二NMOS管N2的漏极连接至端口OUT；噪声衰减二单元,噪声衰减一单元的输出端与噪声衰减二单元的输入端连接；以及信号收集单元,噪声衰减二单元的输出端与信号收集单元的输入端连接。通过噪声衰减一单元以及噪声衰减二单元的逐级串接分解作用,尽可能地剔除掉原始信号中来源于电机驱动系统运行时所产生的大干扰噪声,并最终形成能合理反映电机驱动系统运行信息的输出信号。
{Subject}: 1.一种电机驱动系统中的抗噪声信号收集电路,具有用于收集原始信号的端口IN和用于输出信号的端口OUT,其特征在于,所述电路包括：噪声衰减一单元(1),包括第一NMOS管N1、第二NMOS管N2,其中,所述第一NMOS管N1的漏极连接至所述端口IN；所述第二NMOS管N2的漏极连接至所述端口OUT；噪声衰减二单元(2),所述噪声衰减一单元(1)的输出端与所述噪声衰减二单元(2)的输入端连接；以及信号收集单元(3),所述噪声衰减二单元(2)的输出端与所述信号收集单元(3)的输入端连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电平转换电路以及集成电路芯片
{Author}: 徐迪恺
{Author Address}: 314499 浙江省嘉兴市海宁市海宁经济开发区双联路129号9号楼5层
{Subsidiary Author}: 芯盟科技有限公司
{Date}: 2024-10-29
{Notes}: CN118868910A
{Abstract}: 本公开提供了一种电平转换电路及集成电路芯片,其中,电平转换电路包括第一转换电路和第二转换电路。第一转换电路,被配置为将处于第一电压域的第一输入信号转换为处于第二电压域的第一输出信号；第二转换电路,耦接至第一转换电路,被配置为接收将处于第一电压域的第二输入信号转换为处于第二电压域的第二输出信号。第一输入信号和第二输入信号互为反相。第一转换电路的第一输入端接收第一输入信号；第一转换电路的第二输入端接收处于第二电压域的第一使能信号；第一转换电路的第三输入端耦接至第二转换电路的输出端；第二转换电路的第一输入端接收第二输入信号；第二转换电路的第二输入端耦接至第一转换电路的输出端。
{Subject}: 1.一种电平转换电路,其特征在于,包括：第一转换电路和第二转换电路；其中,所述第一转换电路,被配置为接收处于第一电压域的第一输入信号,并将所述第一输入信号转换为处于第二电压域的第一输出信号；所述第二转换电路,耦接至所述第一转换电路,被配置为接收处于所述第一电压域的第二输入信号,并将所述第二输入信号转换为处于所述第二电压域的第二输出信号；其中,所述第一输入信号和所述第二输入信号互为反相；所述第一转换电路的第一输入端,接收所述第一输入信号；所述第一转换电路的第二输入端,耦接至所述第二转换电路的输出端；所述第一转换电路的第三输入端,接收处于所述第二电压域的第一使能信号；所述第一转换电路的输出端,输出所述第一输出信号；所述第二转换电路的第一输入端,接收所述第二输入信号；所述第二转换电路的第二输入端,耦接至所述第一转换电路的输出端；所述第一转换电路的输出端,输出所述第二输出信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半双工数据通讯系统
{Author}: 王元龙;梁科
{Author Address}: 300384 天津市滨海新区华苑产业区华天道8号海泰信息广场B-1108
{Subsidiary Author}: 天津瑞发科半导体技术有限公司
{Date}: 2024-10-29
{Notes}: CN118869172A
{Abstract}: 一种半双工数据通讯系统,包含第一通讯设备和第二通讯设备,第一通讯设备通过通讯链路连接着第二通讯设备,第一通讯设备发送第一信号到第二通讯设备,第二通讯设备发送第二信号到第一通讯设备,第一信号包含同步帧,第二通讯设备根据接收到的同步帧恢复出数据帧同步信号,第二通讯设备基于数据帧同步信号与外部设备进行通讯,第二通讯设备中的本地时钟生成模块生成第二通讯设备本地时钟,第二通讯设备发送第二信号的时钟为第二通讯设备本地时钟,第一信号与第二信号在通讯链路上分时传输。
{Subject}: 1.一种从通讯设备,包括上游设备接口模块、数据帧同步信号恢复模块、本地时钟生成模块、外设接口模块,其特征在于：上游设备接口模块通过上行链路连接着上游设备,上游设备发送第一信号,上游设备接口模块通过上行链路从上游设备接收第一信号,上游设备接口模块通过上行链路发送第二信号到上游设备,所述第一信号包含同步帧,上游设备接口模块接收同步帧,数据帧同步信号恢复模块连接着上游设备接口模块,数据帧同步信号恢复模块根据接收到的同步帧恢复出数据帧同步信号,本地时钟生成模块生成第一本地时钟,上游设备接口模块发送第二信号的时钟为第一本地时钟,第一信号与第二信号在上行链路上分时传输。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于处理电容的方法、设备和介质
{Author}: 请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名
{Author Address}: 230088 安徽省合肥市高新区创新大道2800号创新产业园二期J2C栋13楼
{Subsidiary Author}: 全芯智造技术有限公司
{Date}: 2024-10-25
{Notes}: CN118839648A
{Abstract}: 根据本公开的示例实施例提供了用于处理电容的方法、设备和介质。该方法包括针对被划分为多个单元格的集成电路,基于第一处理单元和第二处理单元的几何属性,确定第一处理单元和第二处理单元的细化程度是否满足预定细化条件,每个处理单元分别对应于一组单元格,并且是通过合并所对应的单元格而得到的以用于确定集成电路的第一电容值；响应于第一处理单元和第二处理单元的细化程度不满足预定细化条件,从第一处理单元和第二处理单元中选择处理单元；对与所选择的处理单元对应的单元格进行细化,以得到经更新的多个单元格；以及基于经更新的多个单元格彼此之间的电势系数,确定集成电路的第二电容值。
{Subject}: 1.一种用于处理电容的方法,包括：针对被划分为多个单元格的集成电路,基于第一处理单元的几何属性和第二处理单元的几何属性,确定所述第一处理单元和所述第二处理单元的细化程度是否满足预定细化条件,所述第一处理单元与所述多个单元格中的第一组单元格对应,所述第二处理单元与所述多个单元格中的第二组单元格对应,每个处理单元是通过合并所对应的单元格而得到的以用于确定所述集成电路的第一电容值；响应于所述第一处理单元和所述第二处理单元的细化程度不满足所述预定细化条件,从所述第一处理单元和所述第二处理单元中选择处理单元；对与所选择的处理单元对应的一组单元格进行细化,以得到经更新的多个单元格；以及基于所述经更新的多个单元格彼此之间的电势系数,确定所述集成电路的第二电容值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 掩膜版图形及其优化方法
{Author}: 林义栩;陈咏翔;曾鼎程;范富杰;胡展源
{Author Address}: 401331 重庆市沙坪坝区高新区西永街道西永大道28-2号SOHO楼601-A153
{Subsidiary Author}: 重庆芯联微电子有限公司
{Date}: 2024-10-25
{Notes}: CN118838110A
{Abstract}: 本发明提供一种掩膜版图形及其优化方法,该优化方法为在初始图形包括并排排列且长度不等的密集图形和稀疏图形时,通过在位于密集图形宽度方向至少一侧的稀疏图形末端增加曝光辅助图形,使其沿稀疏图形长度方向延伸,且密集图形长度与稀疏图形的始端和曝光辅助图形的末端之间的距离的差值为密集图形长度的±10％之间,使得集成电路版图中图形密度程度相差减小,密集图形的末端因为有曝光辅助图形的遮挡不会接收到更多的曝光能量,所以不会由于光学临近效应发生“端部膨胀”现象。从而在衬底上转移得到和原始的掩膜版上图形设计相同的图案,减少集成电路版图中因图形密度不同引起的工艺差异,从而解决由此导致的接触孔功能性不良和短路等工艺缺陷。
{Subject}: 1.一种掩膜版图形的优化方法,其特征在于,所述优化方法包括：步骤一,获取掩膜版图形中所有的光罩图形的光罩参数；步骤二,根据所述光罩参数,识别出需要进行优化的初始图形,其中,需要进行优化的所述初始图形包括并排排列的密集图形和稀疏图形,所述稀疏图形位于所述密集图形宽度方向的至少一侧,且所述密集图形的长度大于所述稀疏图形的长度,同时所述密集图形与所述稀疏图形的始端平齐设置；步骤三,在位于所述密集图形宽度方向至少一侧的所述稀疏图形末端增加曝光辅助图形,所述曝光辅助图形沿所述稀疏图形长度方向延伸,且所述密集图形长度与所述稀疏图形的始端和所述曝光辅助图形的末端之间的距离的差值为所述密集图形长度的±10％之间。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体晶体管的性能检测方法、检测装置及存储介质
{Author}: 程跃辉;吴贵勇;柯东明;习思杨;谭志辉
{Author Address}: 518000 广东省深圳市龙华区龙华街道三联社区三联创业路19号弓村新城商业中心(汇海广场)B座15层1501-1502
{Subsidiary Author}: 深圳彤辉科技有限公司
{Date}: 2024-10-25
{Notes}: CN118837706A
{Abstract}: 本发明涉及半导体晶体管检测技术领域,特别是半导体晶体管的性能检测方法、检测装置及存储介质。计算目标半导体晶体管的封装偏差产生寄生电容的概率值,基于概率值以及信号延迟异常样本曲线对目标半导体晶体管的性能分析；规划出温度反常寄生电容异变区域块,若温度反常寄生电容异变区域块中的目标半导体晶体管可通过降噪机制调节阈值电压回升,则分析目标半导体晶体管处于温度反常寄生电容异变区域块的信号处理性能；若不可通过降噪机制调节阈值电压回升,则分析计算目标半导体晶体管处于高温导致漏电流的噪声环境下的电流响应性能。本发明能够对半导体晶体管的性能进行多方面检测,以提高半导体晶体管在集成电路上的控制性能。
{Subject}: 1.一种半导体晶体管的性能检测方法,其特征在于,包括以下步骤：构建目标半导体晶体管的理想集成电路检测框架,基于所述理想集成电路检测框架对目标半导体晶体管进行检测,以输出预设工作电压信号与实际工作电压信号之间差异的信号解,并根据所述信号解获取信号延迟异常样本曲线；获取理想集成电路的基尔霍夫电压拓扑图,根据所述基尔霍夫电压拓扑图计算目标半导体晶体管的封装偏差产生寄生电容的概率值,基于所述概率值以及信号延迟异常样本曲线对目标半导体晶体管的性能分析,得到第一性能检测结果；获取各个寄生电容异变区域块的实时温度数据,根据所述实时温度数据规划出温度反常寄生电容异变区域块,若温度反常寄生电容异变区域块中的目标半导体晶体管可通过降噪机制调节阈值电压回升,则分析目标半导体晶体管处于温度反常寄生电容异变区域块的信号处理性能,得到第二性能检测结果；若温度反常寄生电容异变区域块中的目标半导体晶体管不可通过降噪机制调节阈值电压回升,则分析计算目标半导体晶体管处于高温导致漏电流的噪声环境下的电流响应性能,得到第三性能检测结果；根据所述第一性能检测结果、第二性能检测结果以及第三性能检测结果对目标半导体晶体管的性能进行优化,生成第一性能优化方案和第二性能优化方案。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种阶梯式透明柔性集成电路基板的厚度均匀性检测方法
{Author}: 石超;李成明;崔草香;杨少延;刘祥林;朱瑞平;郭柏君;陈兆显;李晓东
{Author Address}: 519000 广东省珠海市横琴新区环岛北路2515号2单元907办公
{Subsidiary Author}: 国鲸科技(广东横琴粤澳深度合作区)有限公司
{Date}: 2024-10-25
{Notes}: CN118588579B
{Abstract}: 本发明提供一种阶梯式透明柔性集成电路基板的厚度均匀性检测方法,涉及厚度检测技术领域,包括：步骤1：通过预设抽样方法对同一生产批次下的基板进行选取,得到抽样基板；步骤2：基于预设检测设备对所述抽样基板进行厚度检测,得到初始厚度检测数据；步骤3：对所述初始厚度检测数据进行预处理,并进行数据核验得到待处理数据；步骤4：结合在方法数据库中选取的预设分析方法对所述待处理数据进行分析,并对所有所述抽样基板对应的分析结果进行共识得到批次-厚度分析结果。本发明可以精确获取柔性基板的厚度数据,提升透明柔性基板的厚度均匀性的计算精度,从而保证基板的产品质量。
{Subject}: 1.一种阶梯式透明柔性集成电路基板的厚度均匀性检测方法,其特征在于,包括：步骤1：通过预设抽样方法对同一生产批次下的基板进行选取,得到抽样基板；步骤2：基于预设检测设备对所述抽样基板进行厚度检测,得到初始厚度检测数据；步骤3：对所述初始厚度检测数据进行预处理,并进行数据核验得到待处理数据；步骤4：结合在方法数据库中选取的预设分析方法对所述待处理数据进行分析,并对所有所述抽样基板对应的分析结果进行共识得到批次-厚度分析结果；其中,步骤3中,包括：对所述初始厚度检测数据进行异常分析,并对异常分析的分析结果进行特征提取,构建得到异常特征集；基于所述异常特征集,在方法数据库中选取得到对应的预处理方法,并利用所述预处理方法对所述初始厚度检测数据进行预处理,得到第一数据；对所述第一数据进行数据核验,将满足第一阈值条件的所述第一数据输出为待处理数据；其中,步骤4中,结合在方法数据库中选取的预设分析方法对所述待处理数据进行分析,包括：对所述待处理数据进行一次内容解析,并进行聚类分析,构建得到各抽样基板下的第一厚度数据；获取各抽样基板对应的预设标识信息,并标注至对应的所述第一厚度数据中,输出第二厚度数据；在结构数据库中获取与抽样基板对应生产批次的结构设计数据,输出基板结构信息；同时,对所述第二厚度数据进行二次解析,且结合所述基板结构信息对同一生产批次下的各抽样基板对应的所述第二厚度数据进行数据划分,构建得到抽样基板下各结构的第三厚度数据；将所述基板结构信息输入预设标准数据库中选取得到基板中各结构对应的结构厚度标准数据,并将同一抽样基板下的所述结构厚度标准数据与第三厚度数据进行对比分析,得到第一分析数据；同时,在预设标准数据库中获取抽样基板对应批次的整体厚度标准数据,并与对应的抽样基板下的第一厚度数据中的整体厚度数据进行对比分析,得到第二分析数据；对所述第一分析数据以及第二分析数据进行特征提取,并基于提取特征在方法数据库中选取得到对应的预设分析方法；基于所述预设分析方法对所述第一分析数据以及第二分析数据进行处理,得到各抽样基板的厚度分析数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路自动测试方法及系统
{Author}: 薛孟锡;朱哲科;翁亦鹏
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区云鹃路128号港城广场一街坊2号楼2楼
{Subsidiary Author}: 上海御渡半导体科技有限公司
{Date}: 2024-10-25
{Notes}: CN118837719A
{Abstract}: 本发明揭示了一种集成电路自动测试方法及系统,通过对Pin进行分类,对不同种类的Pin进行资源分配以提高整体的测试效率；动态调整每个通道的发送资源和存储资源,确保资源根据Pin的功能和需求合理分配,避免资源浪费；资源分配文件可以根据不同的Pin类型和需求进行定制,使得测试方法具有很好的灵活性和可扩展性,适应不同类型和规模的集成电路测试；同时,本发明提供的集成电路自动测试方法及系统通过针对不同功能的Pin进行分类和资源分配,可以确保所有类型的Pin都得到适当的测试,提高测试覆盖率。
{Subject}: 1.一种集成电路自动测试方法,其特征在于,包括：将被测器件的Pin根据功能进行分类；生成与所述Pin的功能分类对应的资源分配文件,所述资源分配文件指定每种Pin类型的资源需求；解析所述资源分配文件并动态调整每个通道的发送资源和存储资源；根据调整后的资源分配编写并执行测试程序,以测试所述被测器件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于深度学习的硬件木马定位方法
{Author}: 胡伟;宿豪;武玲娟;朱嘉诚;李一玮
{Author Address}: 710072 陕西省西安市碑林区友谊西路127号
{Subsidiary Author}: 西北工业大学
{Date}: 2024-10-25
{Notes}: CN118839333A
{Abstract}: 本发明提供了一种基于深度学习的硬件木马定位方法。包括以下步骤：输入被硬件木马感染的集成电路设计的FPGA网表,作为训练集；将训练集中各电路的FPGA网表转换为量化矩阵；给训练集中各电路FPGA网表中的节点打标签；利用量化矩阵及节点标签训练节点二分类深度学习模型；输入待测集成电路设计的FPGA网表,将其转换为量化矩阵,再输入到步骤4训练好的节点二分类深度学习模型,得到该待测集成电路设计FPGA网表中的LUT单元为木马节点或非木马节点的分类结果,实现硬件木马节点的定位。本发明方法能够在集成电路设计阶段实现LUT级的硬件木马精准定位。
{Subject}: 1.一种基于深度学习的硬件木马定位方法,其特征在于步骤如下：步骤1：输入被硬件木马感染的集成电路设计的FPGA网表,作为训练集；步骤2：将训练集中各电路的FPGA网表转换为量化矩阵；步骤3：给训练集中各电路的FPGA网表的节点打标签；步骤4：利用量化矩阵及节点标签训练节点二分类深度学习模型；步骤5：输入待测集成电路设计的FPGA网表,将其转换为量化矩阵,再输入到步骤4训练好的节点二分类深度学习模型,得到该待测集成电路设计FPGA网表中的LUT单元为木马节点或非木马节点的分类结果,实现硬件木马节点的定位。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种多功能检测电路
{Author}: 请求不公布姓名
{Author Address}: 215000 江苏省苏州市高新区科技城济慈路150号1幢
{Subsidiary Author}: 苏州贝克微电子股份有限公司
{Date}: 2024-10-25
{Notes}: CN118501532B
{Abstract}: 本申请包括一种多功能检测电路,具体涉及电路检测技术领域。在该多功能检测电路中包括采样模块、控制模块和输出模块；所述多功能检测电路的第一电压端以及第二电压端分别接入采样模块的两个控制端,以使采样模块对该第一电压端以及第二电压端采样；该第一电压端还通过输出模块连接至电压输出端；该控制模块用于通过该采样模块采样得到的电压,控制该输出模块流经电流大小以使该第一电压端以及第二电压端的电压相同。该多功能检测电路可以实现电流检测或者功率跟踪电压检测,从而大大提高了该检测电路的灵活性。
{Subject}: 1.一种多功能检测电路,其特征在于,所述多功能检测电路中包括采样模块、控制模块和输出模块；所述多功能检测电路的第一电压端以及第二电压端分别接入采样模块的两个控制端,以使采样模块对所述第一电压端以及所述第二电压端采样；所述第一电压端还通过输出模块连接至电压输出端；所述控制模块用于通过所述采样模块采样得到的电压,控制所述输出模块流经电流大小以使所述第一电压端以及所述第二电压端的电压相同；当所述多功能检测电路用于电流检测时,所述第一电压端通过第十一电阻连接至待测电流电路中的第一节点,所述第二电压端连接至待测电流电路中的第二节点,所述第二节点与所述第一节点通过第十电阻连接；当所述多功能检测电路用于电压检测时,电源电压端接入待测电压；所述第一电压端接入所述待测电压的分压值；所述第二电压端接入指定电压；当所述多功能检测电路用于电压检测时,所述电源电压端还通过第十三电阻连接至所述第一电压端；所述第一电压端通过第十二电阻接地；所述多功能检测电路中还包括启动模块和隔离模块；所述多功能检测电路中的电源电压端分别通过所述采样模块以及所述控制模块连接至所述隔离模块,以通过所述隔离模块与启动模块连接；所述启动模块在工作状态下流经指定大小的电流值；所述隔离模块用于控制所述启动模块分别与所述控制模块以及所述采样模块之间的连通状态；所述多功能检测电路中的第一电压端还依次通过所述输出模块以及所述隔离模块连接至所述电压输出端；所述输出模块包括第十九开关管以及第九电阻；所述多功能检测电路中的第一电压端通过所述第十九开关管连接至隔离模块,以通过所述隔离模块连接至电压输出端；所述电压输出端还通过所述第九电阻接地。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路的静态超压检测方法及静态超压检测系统
{Author}: 刘聂;湛灿辉
{Author Address}: 518000 广东省深圳市南山区桃源街道福光社区留仙大道3370号南山智园崇文园区3号楼3003
{Subsidiary Author}: 深圳中安辰鸿技术有限公司
{Date}: 2024-10-22
{Notes}: CN118428292B
{Abstract}: 本申请实施例涉及集成电路技术领域,公开了一种集成电路的静态超压检测方法及静态超压检测系统。方法包括：确定集成电路的网表信息,根据网表信息从集成电路中抽取出电压转换电路及电压转换结点,确定电压转换结点的结点电压、集成电路的电源电压及接地电压,根据结点电压、电源电压及接地电压对集成电路执行静态超压检测操作,得到静态超压检测信息。由于结点电压及电压转换结点能够被准确地获得,本申请实施例能够在静态超压检测操作中不会出现错误的电压传递,避免出现大量假性错误,从而能够获得准确可靠地静态超压检测信息。准确的静态超压检测信息具有可读性,能够准确地反映出该集成电路是否存在风险。
{Subject}: 1.一种集成电路的静态超压检测方法,其特征在于,包括：确定所述集成电路的网表信息；根据所述网表信息从所述集成电路中抽取出电压转换电路及电压转换结点；确定所述电压转换结点的结点电压、所述集成电路的电源电压及接地电压；根据所述结点电压、所述电源电压及所述接地电压对所述集成电路执行静态超压检测操作,得到静态超压检测信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 公共电压控制电路及其驱动方法、显示装置
{Author}: 吴瀚;袁海江
{Author Address}: 518101 广东省深圳市宝安区石岩街道石龙社区工业二路1号惠科工业园厂房1栋一层至三层、五至七层,6栋七层
{Subsidiary Author}: 惠科股份有限公司
{Date}: 2024-10-22
{Notes}: CN118430475B
{Abstract}: 本申请提供了一种公共电压控制电路及其驱动方法、显示装置。通过在每个公共电压提供端与显示面板之间均设置开关单元,以控制公共电压提供端与显示面板之间的导通与断开；以及,将各公共电压提供端提供的公共电压与基准信号进行处理,并根据多个处理结果以同时控制各开关单元的开启或关闭,以保证传输至显示面板的各公共电压的时序一致,避免在开机上电过程中时序不一致的各公共电压直接输出至显示面板造成开机闪屏问题。
{Subject}: 1.一种公共电压控制电路,应用于显示面板；其特征在于,包括：时序控制器；多个公共电压提供电路,每个所述公共电压提供电路包括：公共电压提供端,用于向所述显示面板提供公共电压；信号处理电路,包括第一输入端和第二输入端,所述第一输入端与所述公共电压提供端连接以接入所述公共电压,所述第二输入端用以接入基准信号；所述信号处理电路对所述公共电压与所述基准信号进行处理并输出处理结果；开关单元,连接于所述公共电压提供端与所述显示面板之间,用于控制所述公共电压提供端与所述显示面板之间的导通与断开；其中,所述时序控制器与每一所述公共电压提供电路连接,用以接收多个所述公共电压提供电路的所述处理结果,并根据多个所述处理结果,以同时控制所述开关单元的开启,或同时控制所述开关单元的关闭。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片缺陷检测方法及系统
{Author}: 付裕;邓艳菲;徐永琪;万运强;罗诗雨
{Author Address}: 330000 江西省南昌市昌北下罗枫林大道168号
{Subsidiary Author}: 江西机电职业技术学院
{Date}: 2024-10-22
{Notes}: CN118641555B
{Abstract}: 本发明提供了一种集成电路芯片缺陷检测方法及系统,该方法通过获取预设角度光照下的集成电路芯片的标准图像,并将标准图像转换为灰度图,依次标记出灰度图中代表引脚的第一区域,代表芯片本体的第二区域,以及代表字符的第三区域；获取待检测集成电路芯片的图像,根据第一区域、第二区域以及第三区域各自的区域位置与区域位置内的像素值,确定目标第一区域、目标第二区域以及目标第三区域；判断待检测集成电路芯片的图像朝向是否需要校正；若是,则将待检测集成电路芯片的图像朝向进行校正,得到目标图像,并对目标图像进行缺陷识别；将识别到的缺陷标记出,确定缺陷标记位置,并推送给用户,以帮助用户排查导致芯片损伤的原因。
{Subject}: 1.一种集成电路芯片缺陷检测方法,其特征在于,集成电路芯片包括芯片本体以及由所述芯片本体向外延伸出的均匀分布在所述芯片本体四周的引脚,其中,所述芯片本体表面印刷有表示芯片型号的字符,所述芯片本体的俯视图为一正方形,所述方法包括：获取预设角度光照下的集成电路芯片的标准图像,并将所述标准图像转换为灰度图,依次标记出所述灰度图中代表引脚的第一区域,代表芯片本体的第二区域,以及代表字符的第三区域,具体包括：获取预设角度光照下的集成电路芯片的标准图像,并通过二值化处理,将所述标准图像转换为灰度图；标记所述标准图像中的任意一个引脚,得到第一区域,所述标记指的是圈定轮廓,并确定标记的引脚的尺寸以及像素值；标记所述标准图像中的芯片本体,得到第二区域；标记所述标准图像中的字符,得到第三区域,所述第三区域用于将所有字符进行整体包围；根据已标记出的引脚的第一区域和第二区域的边界,控制已标记出的引脚的第一区域沿着第二区域的边界顺时针或逆时针方向移动,搜索出所有的第一区域；获取待检测集成电路芯片的图像,根据所述第一区域、所述第二区域以及所述第三区域各自的区域位置与所述区域位置内的像素值,确定待检测集成电路芯片的图像中的目标第一区域、目标第二区域以及目标第三区域；判断待检测集成电路芯片的图像朝向是否需要校正；若是,则将待检测集成电路芯片的图像朝向进行校正,得到目标图像,并对所述目标图像进行缺陷识别；将识别到的缺陷标记出,确定缺陷标记位置,并推送给用户；所述判断待检测集成电路芯片的图像朝向是否需要校正的步骤包括：获取所述标准图像作为标准模板,将所述标准图像按顺时针或逆时针方向以90°为间隔旋转,生成4个图像大小相等,朝向不同的旋转图像；获取待检测集成电路芯片的图像以及各旋转图像,并分别计算待检测集成电路芯片的图像与各旋转图像的相似度,相似度的计算公式为：；其中,表示为相似度,表示为图像第 m 行第 n 列所对应的像素值,表示为图像第 m 行第 n 列所对应的像素值,表示为图像中所有像素点的像素平均值,表示为图像中所有像素点的像素平均值；确定与待检测集成电路芯片的图像相似度最大的旋转图像,并得到待检测集成电路芯片的图像的旋转角度；判断所述旋转角度是否为0°；若是,则说明待检测集成电路芯片的图像朝向不需要校正；若否,则说明待检测集成电路芯片的图像朝向需要校正。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于集成电路的半导体自动布局系统
{Author}: 石超;李成明;崔草香;杨少延;刘祥林;朱瑞平;郭柏君;陈兆显;李晓东
{Author Address}: 519000 广东省珠海市横琴新区环岛北路2515号2单元907办公
{Subsidiary Author}: 国鲸科技(广东横琴粤澳深度合作区)有限公司
{Date}: 2024-10-22
{Notes}: CN118657108B
{Abstract}: 本发明提供一种基于集成电路的半导体自动布局系统,涉及自动布局技术领域,其系统包括：获取集成电路设计需求,自动生成集成电路的半导体初始布局；获取集成电路设计约束,对所述半导体初始布局进行布局约束；进行布局区域划分,基于布局区域之间的相关性、集成电路的半导体布局顺序性以及集成电路的半导体布局结构性进行布局优化；进行布局评价,当布局评价合格时,输出所述半导体布局优化结果；有效实现了基于集成电路的半导体自动布局,确保了自动布局质量以及效率。
{Subject}: 1.一种基于集成电路的半导体自动布局系统,其特征在于,包括：初始布局模块,用于获取集成电路设计需求,自动生成集成电路的半导体初始布局；布局约束模块,用于获取集成电路设计约束,对所述半导体初始布局进行布局约束,确定集成电路的半导体约束布局；布局优化模块,用于对所述半导体约束布局进行布局区域划分,基于布局区域之间的相关性、集成电路的半导体布局顺序性以及集成电路的半导体布局结构性进行布局优化,具体包括：布局区域划分单元,用于获取集成电路的半导体约束布局的布局尺寸数据以及集成电路器件的平均尺寸数据,确定对所述集成电路的半导体约束布局进行布局区域划分的划分尺寸数据；根据所述划分尺寸数据对所述集成电路的半导体约束布局进行布局区域划分；布局区域编号单元,用于随机选取一个布局区域,标记为布局区域原点,设定x轴正方向以及y轴正方向,对所述布局区域进行逐次唯一编号；布局结构性确定单元,用于对集成电路进行结构划分,确定集成电路的起始结构、中间结构以及结束结构；根据所述起始结构、中间结构以及结束结构的位置数据,对所述布局区域添加对应结构子标签；布局顺序性确定单元,用于划分结构层级并设定结构连接顺序规则,当连接结构处于不同结构层级时,根据起始结构层-中间结构层-结束结构层进行布局区域连接顺序确定；当连接结构处于同一结构层级时,待定结构之间的连接顺序；布局相关性确定单元,用于根据各布局区域的中心位置数据,确定各布局区域之间的直线距离数据；分别提取各布局区域的集成电路器件的特征数据,确定各布局区域特征数据的特征相似度；根据历史特征相似度划分比例结合所述特征相似度量化确定布局区域的特征相似度范围并划分低特征相似度范围、中特征相似度范围以及高特征相似度范围；根据所述特征相似度范围确定所述特征相似度的范围量化校正值,结合所述各布局区域之间的直线距离数据、所述特征相似度计算布局区域的布局相关性量化总值；布局评价模块,用于对半导体布局优化结果进行布局评价,当布局评价合格时,输出所述半导体布局优化结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于复合超材料的集成电路封装密封性检测方法及系统
{Author}: 郭虎;李建伟;王才宝;刘克帅
{Author Address}: 100098 北京市海淀区中关村北大街127-1号1层1218室
{Subsidiary Author}: 北京炎黄国芯科技有限公司
{Date}: 2024-10-22
{Notes}: CN118658800B
{Abstract}: 本发明提供一种基于复合超材料的集成电路封装密封性检测方法及系统,涉及电路检测技术领域,包括：获取待测集成电路封装体进行三维建模,优化超材料结构的拓扑参数和空间排布,建立理论映射模型进行数据驱动校正；生成声学超材料器件,采集内部声场分布数据,进行特征提取,得到多尺度声学特征,构建声学指纹知识库,构建声纹分类深度学习模型并对缺陷进行定性定位和定量表征,得到优化生成对抗网络模型；施加扫频激励信号并采集宽频声场分布数据,进行时频域分析,添加至所述优化生成对抗网络模型中,判断气密性等级和气密性缺陷信息,动态优化声波激励方案和超材料结构参数,进行智能自优化,生成密封性检测报告并进行分布式存储和共识验证。
{Subject}: 1.基于复合超材料的集成电路封装密封性检测方法,其特征在于,包括：获取待测集成电路封装体,根据所述待测集成电路封装体的结构参数和材料属性,通过声学有限元仿真对所述待测集成电路封装体中的密封腔进行三维建模,将预先设置的声学超材料结构添加至所述密封腔的内部和外部表面,优化所述超材料结构的拓扑参数和空间排布,结合声学参数反演算法求解腔体敏感度函数,建立气密性缺陷与密封腔声学特征间的理论映射模型,结合预先设置的生成对抗网络模型进行数据驱动校正；通过材料基因组工程和计算模拟筛选合成多组分梯度超材料并生成声学超材料器件,结合压电传感器阵列采集不同激励下的内部声场分布数据,对所述内部声场分布数据进行特征提取,得到多尺度声学特征,通过主成分分析和独立成分分析进行降维和盲源分离,提取声学指纹信息,通过关联挖掘算法确定缺陷类型与所述声学指纹信息之间的内在关联并构建声学指纹知识库,基于所述声学指纹知识库构建声纹分类深度学习模型并对缺陷进行定性定位和定量表征,结合迁移学习策略将所述声纹分类深度学习模型嵌入至所述生成对抗网络模型中,得到优化生成对抗网络模型；通过宽频声波发生器对所述声学超材料器件施加扫频激励信号并通过压电传感器采集宽频声场分布数据并进行时频域分析,提取相干增强后的气密性缺陷声学指纹特征,将所述气密性缺陷声学指纹特征添加至所述优化生成对抗网络模型中,判断当前封装体的气密性等级和气密性缺陷信息,根据判别结果动态优化声波激励方案和超材料结构参数,结合自适应闭环控制方法进行智能自优化,根据自优化结果生成密封性检测报告并通过区块链技术进行分布式存储和共识验证。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种可控图案化发光的皮肤肿瘤光热治疗仪及其制备方法
{Author}: 李梓维;宋皓;黄建华;潘安练
{Author Address}: 410082 湖南省长沙市岳麓区麓山南路2号湖南大学
{Subsidiary Author}: 湖南大学
{Date}: 2024-10-22
{Notes}: CN118807109A
{Abstract}: 本发明公开了一种可控图案化发光的皮肤肿瘤光热治疗仪及其制备方法,该光热治疗仪包括集成电路驱动芯片和图案化发光像素单元,图案化发光像素单元包括凸起设置的集成Mini-或Micro-LED芯片以及复合材料层,集成电路驱动芯片与图案化发光像素单元连接,复合材料层覆盖于凸起设置的集成Mini-或Micro-LED芯片上,复合材料层用于将图案化发光像素单元发出的蓝紫光图案转换为能够深入组织直达病灶的近红外光线图案。本发明利用图案化发光像素单元能够精准发射图案化的近红外光,实现了对皮肤肿瘤特定区域进行可控高精准图案化光热治疗,提高了治疗效果,降低了治疗过程中对人体正常细胞和组织的损害。
{Subject}: 1.一种可控图案化发光的皮肤肿瘤光热治疗仪,其特征在于,包括集成电路驱动芯片和图案化发光像素单元,所述图案化发光像素单元包括凸起设置在集成电路驱动芯片上的集成Mini-LED或Micro-LED芯片以及复合材料层,所述复合材料层覆盖于凸起设置的集成Mini-LED或Micro-LED芯片上用于实现光热转换,集成电路驱动芯片与集成的Mini-LED或Micro-LED芯片连接用于驱动图案化发光像素单元发出的蓝紫光,复合材料层用于将集成Mini-LED或Micro-LED芯片发出的蓝紫光图案转换成能够深入组织直达病灶的近红外光线图案,其中,所述复合材料层为具有光热转换效应的材料层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 在集成电路铜膜化学机械抛光中使用抛布和抛液的方法
{Author}: 姜翠兰
{Author Address}: 311201 浙江省杭州市钱塘新区东垦路888号
{Subsidiary Author}: 杭州中欣晶圆半导体股份有限公司
{Date}: 2024-10-22
{Notes}: CN118809432A
{Abstract}: 本发明涉及一种在集成电路铜膜化学机械抛光中使用抛布和抛液的方法,所属硅片抛光工艺技术领域,包括如下操作步骤：第一步：将由PH调节剂、磨料、氧化剂、表面活性剂和润滑剂组成的抛光液进行混合制备。第二步：抛液中的碱、有机物与集成电路反应,生成硬度较单晶硅更低的结合产物。第三步：采用溶胶凝胶法制备出的高活性硅溶胶作为磨料成分。第四步：通过抛光布将抛液中的磨料在抛布与集成电路的相对运动中机械去除反应层。采用晶片与抛布接触面减小,降低晶片与抛布之间分子间作用力,减少抛布吸片的发生。实现使用无沟槽抛布,提升产品NT。通过晶片、抛布、抛液之间流动型增强,利于控制晶片去除形貌,产品平坦度更佳。
{Subject}: 1.一种在集成电路铜膜化学机械抛光中使用抛布和抛液的方法,其特征在于包括如下操作步骤：第一步：将由PH调节剂、磨料、氧化剂、表面活性剂和润滑剂组成的抛光液进行混合制备；第二步：抛液中的碱、有机物与集成电路反应,生成硬度较单晶硅更低的结合产物；第三步：采用溶胶凝胶法制备出的高活性硅溶胶作为磨料成分；第四步：通过抛光布将抛液中的磨料在抛布与集成电路的相对运动中机械去除反应层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路用高纯金属镧溅射靶材的低温金相腐蚀方法
{Author}: 邓巧娟;刘淑凤;郭荣贵;付正盛;贺钰;杨娜;易瑞麟
{Author Address}: 101407 北京市怀柔区雁栖经济开发区兴科东大街11号
{Subsidiary Author}: 国标(北京)检验认证有限公司
{Date}: 2024-10-22
{Notes}: CN118817678A
{Abstract}: 本发明公开了一种集成电路用高纯金属镧溅射靶材的低温金相腐蚀方法,属于物理测试技术领域。本发明方法包括取样、磨制、配制低温冷却液、配制化学抛光/腐蚀液、低温预处理、低温抛光/腐蚀和微观组织分析的步骤。本发明截取镧靶材试样,采用不镶嵌直接研磨的方式,以无水乙醇作为磨样冷却及润滑液；在液氮/乙醇浴的低温氛围中,利用浓硫酸+乙酸+磷酸+乙二醇单乙醚+硝酸混合溶液的化学抛光及腐蚀作用,进行低温化学抛光/腐蚀,获得微观组织显示清晰、晶粒轮廓明显的镧靶材微观组织观测用样品。本发明通过低温抑制镧靶材活性及反应速率,有效解决了镧靶材化学活性高、金相抛光/腐蚀过程中表面的氧化严重及过腐蚀等问题。
{Subject}: 1.一种集成电路用高纯金属镧溅射靶材的低温金相腐蚀方法,包括以下步骤：1)取样：采用带冷却装置的线切割机,截取镧靶材试样；2)磨制：将试样依次置于目数由低至高的碳化硅水砂纸上,由粗到细依次磨制,每换一次砂纸,样品转动45-135°,直至将上一级划痕完全去除,磨完后吹干样品,获得表面划痕均匀细小排布的镧靶材试样；3)配制低温冷却液：采用塑料烧杯,将液氮与乙醇混合均匀,配制成液氮/乙醇低温冷却浴,置于保温泡沫箱中；4)配制化学抛光/腐蚀液：采用塑料烧杯,配制浓硫酸+乙酸+磷酸+乙二醇单乙醚+硝酸的化学抛光/腐蚀液；5)低温预处理：将磨制好的镧靶材试样、盛有化学抛光/腐蚀液的烧杯依次放入液氮/乙醇浴中,盖上保温泡沫箱盖,进行低温冷冻预处理；6)低温抛光/腐蚀：用镊子将冷冻好的镧靶材试样,转移到化学抛光/腐蚀液中,低温化学抛光/腐蚀一段时间,至试样表面磨痕基本去除、呈现浅紫色的光晕后,立即将试样转移到液氮/乙醇浴中,涮洗掉试样表面残留的腐蚀液后,取出试样,并冲洗、吹干试样表面；7)微观组织分析：将腐蚀好的试样,置于金相光学显微镜或扫描电镜下观察,分析其显微组织。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 针对微控制器的控制方法、装置、电子设备及存储介质
{Author}: 陈敏;李庆国;郭中良;李晖;周冬生
{Author Address}: 400041 重庆市沙坪坝区高新区曾家镇兴祥路13号
{Subsidiary Author}: 重庆赛力斯凤凰智创科技有限公司
{Date}: 2024-10-22
{Notes}: CN118819042A
{Abstract}: 本申请涉及车辆技术领域,公开了一种针对微控制器的控制方法、装置、电子设备及存储介质,控制方法运用于电源管理集成电路,电源管理集成电路与唤醒信号的产生源连接；控制方法包括：若接收到唤醒信号,则控制开启电源为微控制器进行供电；其中,唤醒信号的产生源为原始信号源或指定芯片；若接收到微控制器发送的休眠信号,则控制关闭为微控制器供电的电源,以使微控制器处于完全断电状态。本申请电源管理集成电路若接收到休眠信号,则关闭为微控制器供电的所有电源,以降低电子设备的休眠功耗。相较于传统长时的唤醒方式,电源管理集成电路若接收到唤醒信号,则控制开启电源为微控制器进行供电,整个唤醒过程方便快捷,提高了设备的响应速度。
{Subject}: 1.一种针对微控制器的控制方法,其特征在于,所述控制方法运用于电源管理集成电路,所述电源管理集成电路与唤醒信号的产生源连接；所述控制方法包括：若接收到唤醒信号,则控制开启电源为微控制器进行供电；其中,所述唤醒信号的产生源为原始信号源或指定芯片；若接收到所述微控制器发送的休眠信号,则控制关闭为所述微控制器供电的电源,以使所述微控制器处于完全断电状态。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种扩散键合PSOP封装工艺
{Author}: 张生
{Author Address}: 215024 江苏省苏州市苏州工业园区苏虹西路188号
{Subsidiary Author}: 日月新半导体(苏州)有限公司
{Date}: 2024-10-22
{Notes}: CN118824935A
{Abstract}: 本发明公开了一种扩散键合PSOP封装工艺,属于PSOP封装技术领域,其包括固定底座和螺纹块,所述螺纹块固定连接有固定支架,所述固定支架固定连接有放置板,所述螺纹块固定连接有第二驱动电机,所述第二驱动电机的输出端固定连接有第一主动齿轮,所述第一主动齿轮啮合有从动齿轮,所述从动齿轮固定连接有转动柱。本发明中,固定夹紧可以防止电子元件受到外部力量的冲击振动导致损坏,从而确保电子产品的完整性,可以精确的调整对电子产品的封装位置,确保其与封装模具对齐,从而提高封装的精度,从而提高了对电子元器件封装的灵活性,可以有效的去除封装过程中可能残留的水分、溶剂和其他挥发性物质,从而防止这些物质对电子产品造成潜在的损害。
{Subject}: 1.一种扩散键合PSOP封装工艺,其特征在于：所述PSOP封装采用的设备,包括固定底座(1)和螺纹块(8),所述螺纹块(8)固定连接有固定支架(11),所述固定支架(11)固定连接有放置板(12),所述螺纹块(8)固定连接有第二驱动电机(14),所述第二驱动电机(14)的输出端固定连接有第一主动齿轮(15),所述第一主动齿轮(15)啮合有从动齿轮(16),所述从动齿轮(16)固定连接有转动柱(17),所述转动柱(17)固定连接有转动板(18),所述转动板(18)铰接有连杆(19),所述连杆(19)铰接有第二滑块(20),所述放置板(12)上设有第二滑槽(13),所述第二滑槽(13)内滑动连接有第二滑块(20),所述第二滑块(20)固定连接有固定夹板(21)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种多路自适应的激光器恒流源驱动电路
{Author}: 吴海涛;王小华;王海洋;徐阳;朱晓鹏
{Author Address}: 300400 天津市北辰区天津北辰经济技术开发区高端园永进道117号
{Subsidiary Author}: 天津大族天成光电技术有限公司
{Date}: 2024-10-22
{Notes}: CN118825757A
{Abstract}: 本发明公开了一种多路自适应的激光器恒流源驱动电路,属于激光器技术领域,多路自适应的激光器恒流源驱动电路包括电流采集电路、恒流源电路、调压电路、激光器,本发明通过当MOS管D3的电压小于2V时,三极管Q1的集电极给激光器的供电控制电压减小,第一路激光器的正极LD1+的供电电压增大,从而使得MOS管D3电压增大,当MOS管D3的电压大于2V时,三极管Q1的集电极给激光器的供电控制电压增大,第一路激光器的正极LD1+的供电电压减小,从而使得MOS管D3电压减小,实现激光器的自适应驱动,调节多路激光器的供电电压和电流,使MOS管D3两端的电压为2V,激光器工作在恒流源区间,本发明适用于各种激光器型号。
{Subject}: 1.一种多路自适应的激光器恒流源驱动电路,其特征在于：包括电流采集电路、恒流源电路、调压电路、激光器；所述的电流采集电路用于对控制信号进行隔离采集,通过滤波电路对输入信号进行滤波,提高电流采集电路的抗干扰能力,通过光电隔离的线性光耦将输入控制信号转化为同比例的激光器电流驱动信号；所述的电流采集电路接多路恒流源电路,多路所述的恒流源电路分别接激光器,所述的恒流源电路用于对激光器提供工作电流；多路所述的恒流源电路分别接调压电路,每个所述的调压电路分别接激光器,调压电路实现对激光器供电电压的控制。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于电源管理系统的集成电路
{Author}: 柯佳键
{Author Address}: 518000 广东省深圳市龙岗区坪地街道山塘尾村富心路三巷6号
{Subsidiary Author}: 广东科信电子有限公司
{Date}: 2024-10-22
{Notes}: CN118826440A
{Abstract}: 本发明公开了一种用于电源管理系统的集成电路,涉及电源管理技术领域,包括电源模块,用于供电；均流调节模块,用于多路均流和倍压处理；辅助供电模块,用于稳压滤波并进行供电；多路传输模块,用于将电能传输给第三储能控制模块、第一储能控制模块和第二储能控制模块,第一储能控制模块,用于电能接收并与第一储能装置连接；第二储能控制模块,用于电能接收并与第二储能装置连接；第三储能控制模块,用于电能接收并与第三储能装置连接；连接检测模块,用于判断第三储能装置的连接状态,并在连接第三储能装置时,由传输切换模块进行自锁工作。本发明用于电源管理系统的集成电路可满足充电需求,提高电路的智能程度和电路的充电效率。
{Subject}: 1.一种用于电源管理系统的集成电路,其特征在于：该用于电源管理系统的集成电路包括：电源模块,均流调节模块,辅助供电模块,多路传输模块,第一储能控制模块,第二储能控制模块,第三储能控制模块,连接检测模块和传输切换模块；所述电源模块,用于接入交流电能,对交流电能进行整流滤波处理并输出第一电能,对第一电能进行逆变处理和隔离变压处理并输出第二电能；所述均流调节模块,与所述电源模块连接,用于对输入的第二电能进行多路均流倍压处理并输出第三电能和第四电能,对输入的第二电能进行倍压处理并输出第五电能；所述辅助供电模块,与所述电源模块、连接检测模块和传输切换模块连接,用于对第一电能进行稳压滤波处理并将处理后输出的第六电能传输给连接检测模块和传输切换模块,在接收到传输切换模块输出的第一控制信号时,停止为连接检测模块供电；所述多路传输模块,与所述均流调节模块、第一储能控制模块、第二储能控制模块、第三储能控制模块和传输切换模块连接,用于将接收的第三电能和第四电能分别传输给第一储能控制模块和第二储能控制模块,在接收到传输切换模块输出的第一控制信号时,停止传输第三电能和第四电能并将第五电能传输给第三储能控制模块；所述第一储能控制模块,用于与第一储能装置连接并接收多路传输模块传输的第三电能,在未与第一储能装置连接时,将通过第一负载装置接收第三电能；所述第二储能控制模块,用于与第二储能装置连接并接收多路传输模块传输的第四电能,在未与第二储能装置连接时,将通过第二负载装置接收第四电能；所述第三储能控制模块,用于在接收第五电能或第六电能并为连接的第三储能装置进行供电；所述连接检测模块,与所述第三储能控制模块连接,用于接收第六电能并在第三储能控制模块接收到第五电能或第六电能时,判断第三储能控制模块与第三储能装置连接并输出第二控制信号；所述传输切换模块,与所述连接检测模块连接,用于在接收到第六电能和第二控制信号时,自锁输出第一控制信号,并在停止接收第六电能时,停止输出第一控制信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路设计的信号源确定方法、装置、存储介质、计算机设备和程序产品
{Author}: 白利琼
{Author Address}: 610000 四川省成都市中国(四川)自由贸易试验区成都高新区和乐二街171号B6栋2单元18层
{Subsidiary Author}: 英诺达(成都)电子科技有限公司
{Date}: 2024-10-18
{Notes}: CN118410748B
{Abstract}: 本申请涉及集成电路技术领域,提供了一种集成电路设计的信号源确定方法、装置、存储介质、计算机设备和程序产品,信号源确定方法包括：从集成电路设计的线网中确定目标线网；启动针对目标线网的计算线程；在当前线程下,创建代表线网以及信号源集合；遍历集成电路设计的线网,将遍历得到的与目标线网对应的关联线网映射至代表线网,将遍历得到的目标线网的信号源添加至信号源集合；在目标线网对应的关联线网的属性中增加代表线网,其中,在遍历过程中,若存在具备处理标志的关联线网,则停止当前线程或在当前线程和其他线程中保留一个,否则为至少一个关联线网配置处理标志。该方法无需增加复杂的临界区锁控制,有助于提高执行效率。
{Subject}: 1.一种集成电路设计的信号源确定方法,其特征在于,所述信号源确定方法包括：从所述集成电路设计的线网中确定目标线网；启动针对所述目标线网的计算线程；在当前线程下,创建代表线网以及与所述代表线网相关联的信号源集合,其中,所述代表线网是描述线网所归属的实体走线的属性信息,所述信号源集合用于保存所述代表线网对应的信号源；遍历所述集成电路设计的线网,将遍历得到的与所述目标线网对应的关联线网映射至所述代表线网,并将遍历得到的所述目标线网的信号源添加至所述信号源集合,其中,所述关联线网是与所述目标线网归属于同一条实体走线的线网；在所述目标线网对应的所述关联线网的属性中增加所述代表线网,其中,在遍历过程中,若存在具备处理标志的所述关联线网,所述处理标志表示相应线网的遍历计算已由其他线程负责,则停止所述当前线程或在所述当前线程和所述其他线程中保留一个,否则为至少一个所述关联线网配置所述处理标志。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体集成电路、半导体封装结构及半导体电路加工方法
{Author}: 施锦源;周刚;梁钰华;黄明敏
{Author Address}: 518100 广东省深圳市宝安区福海街道新田社区鑫豪第二工业区厂房一栋一层整栋
{Subsidiary Author}: 深圳市信展通电子股份有限公司
{Date}: 2024-10-18
{Notes}: CN118486668B
{Abstract}: 本申请属于半导体封装领域,尤其涉及一种半导体集成电路、半导体封装结构及半导体电路加工方法,其包括基板和元器件,所述元器件包括芯片以及从所述芯片上引出的多个引脚,所述基板上与所述引脚一一对应开设引脚插孔,在所述引脚插孔的侧壁设置有导电环,所述引脚通过所述导电环与所述基板实现电连接。本申请具有降低引脚烧融带来的负面影响的效果。
{Subject}: 1.一种半导体集成电路,其特征在于,包括基板(1)和元器件(2),所述元器件(2)包括芯片(21)以及从所述芯片(21)上引出的多个引脚(22),所述基板(1)上与所述引脚(22)一一对应开设引脚插孔(3),所述引脚(22)与所述引脚插孔(3)的底部不接触,在所述引脚插孔(3)的侧壁设置有导电环(4),所述导电环(4)与所述引脚(22)接触的一侧比所述导电环(4)与所述引脚插孔(3)接触的一侧更接近所述引脚插孔(3)的底部,所述引脚(22)通过所述导电环(4)与所述基板(1)实现电连接,所述导电环(4)远离所述引脚插孔(3)底部的一侧设有环型回流焊剂(5),所述环型回流焊剂(5)位于所述引脚插孔(3)的内部。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 二线低功耗可视对讲门禁系统
{Author}: 林周明;彭国威
{Author Address}: 519060 广东省珠海市南屏科技工业园屏东三路12号
{Subsidiary Author}: 广东柔乐电器有限公司
{Date}: 2024-10-18
{Notes}: CN118555373B
{Abstract}: 一种二线低功耗可视对讲门禁系统,涉及对讲门禁系统技术领域,其能够达到整机功耗低于0.5W。所述二线低功耗可视对讲门禁系统中,室内机与门口机配合能够完成视频及声音传输,且门口机用于将视频信号调制成高频信号发送给室内机；室内机包括低功耗收发码单元和第一MCU控制单元,低功耗收发码单元包括发码电路和收码电路；发码电路包括调制信号整形元件,并采用无源元器件处理电路,且第一MCU控制单元的信号为100KHZ的方波调制信号,无源元器件用于将方波信号进行整形为正弦波信号；收码电路包括一级无源带通滤波电路,二级二次带通及放大电路,三级无源带通滤波电路,四级二次带通及放大电路,初级解调电路,二次解调及整形电路。
{Subject}: 1.一种二线低功耗可视对讲门禁系统,其特征在于,包括：室内机和门口机,且所述室内机与所述门口机配合能够完成视频及声音传输；所述门口机用于将视频信号调制成高频信号发送给所述室内机,且通信信号用于将数据信号调制后在所述室内机与所述门口机之间互传,其包括但不限于呼叫信号、开锁信号或监视信号；所述门口机收到门禁刷卡单元ID刷卡信号发出的开锁信号则执行开锁指令；所述室内机包括：低功耗收发码单元和第一MCU控制单元,且所述低功耗收发码单元包括：发码电路和收码电路；所述发码电路包括调制信号整形元件,并采用无源元器件处理电路,且所述第一MCU控制单元的信号为100KHZ的方波调制信号,所述无源元器件用于将方波信号进行整形为正弦波信号；所述收码电路包括一级无源带通滤波电路,二级二次带通及放大电路,三级无源带通滤波电路,四级二次带通及放大电路,初级解调电路,二次解调及整形电路；所述门口机包括：所述门禁刷卡单元和第二MCU控制单元,且所述门禁刷卡单元包括：谐振电路,初级放大电路和放大整形电路；所述收码电路包括第一级为LC带通选频电路,用于把对方发来的调制码信号进行初步选频,经C146进入第一级LC选频电路,LC选频由L12、C149、C150组成；由R162输入到第二级选频放大电路,第二级二阶运放带通电路由R162进入U16的2号引脚,由U16、C141、C147、R161、R165组成,经选频后从1号引脚输出,并经放大后从7号引脚输出,完成第二级选频放大；从C165进入第三级无源带通选频,把第二级选频放大电路发来的信号进行第三次选频,进一步滤除不需要的信号,由L13、C167、C168组成；从C163输出的信号进入第四级二阶运放带通电路,由R201、R208、C159、C166、R196、C158、R191、R189、C157、U17组成；经过4级选频放大后达到信号等级要求；所述收码电路经过4级选频放大后,进入第5级调制信号解调过程；第5级解调为初步解调,采用二极管加电容也即D23、C148组成,再输入到U15,进入到后级二次解调及整形,U15的3号引脚输入的信号与2号引脚的电压进行比较,把解调的初步信号整形成方波,再由D20、R147、C135组成二次解调,得到正确的数据信号,再经U15的5号引脚输入,与6号引脚的电压进行比较,再次整形,成为完整的数据信号给所述第一MCU控制单元；所述第二MCU控制单元发出的频率为125KHZ,此频率与J4外接的电感、C73、C74组成所述谐振电路,通过三极管对管Q25、Q26作为推动电路；所述初级放大电路由低功耗的运放电路处理信号,经D25整形后的谐振信号,从C69输出,并经D26限幅后进入到第一级运放进行同相高阻抗放大,再从C71输出到第二级放大整形为方波信号,经U7的3号引脚输入,这一级运放组成开环放大电路,使信号的放大倍数达到最大从而使信号变成方波,从R105输出到所述第一MCU控制单元,以执行开锁控制信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 插入多级时钟门控的集成电路设计功耗优化方法及装置
{Author}: 李扬;刘奎;李倩
{Author Address}: 250000 山东省济南市中国(山东)自由贸易试验区济南片区舜华路1号齐鲁软件园1号楼(创业广场C座)地下一层6-101室
{Subsidiary Author}: 山东启芯软件科技有限公司
{Date}: 2024-10-18
{Notes}: CN118643775B
{Abstract}: 本发明属于集成电路的技术领域,具体涉及一种插入多级时钟门控的集成电路设计功耗优化方法及装置。其方法包括：获取网表中所有的寄存器并记录驱动寄存器的时钟信号和使能信号；对网表中由相同时钟信号驱动的寄存器进行分组形成若干第一寄存器组；基于触发方式对第一寄存器组进行再分组形成若干第二寄存器组；基于公共使能信号对第二寄存器组进行再分组形成若干第三寄存器组；从所有第三寄存器组中筛选出由公共使能信号驱动的寄存器数目最多的第三寄存器组并在其前插入一级时钟门控器件；再从剩余第三寄存器组中重复筛选并插入多级时钟门控器件,直至剩余第三寄存器组中无公共使能信号驱动多个寄存器为止。本发明大大降低了电路的功耗损失。
{Subject}: 1.一种插入多级时钟门控的集成电路设计功耗优化方法,其特征在于,所述方法包括：S1、获取待分析网表中所有的寄存器,并记录驱动所述寄存器的时钟信号以及使能信号；S2、对待分析网表中由相同时钟信号驱动的所述寄存器进行分组,形成若干第一寄存器组；S3、基于触发方式对所述第一寄存器组进行再分组,形成若干第二寄存器组；S4、基于公共使能信号对所述第二寄存器组进行再分组,形成若干第三寄存器组；S5、从所有第三寄存器组中筛选出由公共使能信号驱动的寄存器数目最多的第三寄存器组,并在该第三寄存器组前插入一级时钟门控器件；再从剩余第三寄存器组中筛选出由公共使能信号驱动的寄存器数目最多的第三寄存器组,并在该第三寄存器组前插入二级时钟门控器件；重复此操作,直至剩余第三寄存器组中无公共使能信号驱动多个寄存器为止。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 温差发电芯片及其工作方法、三维集成电路
{Author}: 符露;赵毅;李少白;莫晓霖;陈钰文;胡坤梅
{Author Address}: 519060 广东省珠海市香洲区卫康路199号香洲创港中心20栋12层1205-1室
{Subsidiary Author}: 珠海硅芯科技有限公司
{Date}: 2024-10-18
{Notes}: CN118647249B
{Abstract}: 本发明提供一种温差发电芯片及其工作方法、三维集成电路,该温差发电芯片包括第一晶粒层和第二晶粒层,第一晶粒层与第二晶粒层之间形成有电绝缘的介质层,第一晶粒层内设置有磁性塞贝克热电结构体,第二晶粒层内设置有非磁性塞贝克热电结构体；第一晶粒层远离介质层的一侧设置有芯片元件层,芯片元件层上设置有温度控制阀门、温度控制电路和充电模块；当温度控制阀门处于第一开关状态时,温度控制阀门使充电模块连接至磁性塞贝克热电结构体；当温度控制阀门处于第二开关状态时,温度控制阀门使充电模块连接至非磁性塞贝克热电结构体。本发明还提供具有上述温差发电芯片的三维集成电路。本发明的温差发电芯片的热电转换效率高。
{Subject}: 1.温差发电芯片,集成在三维集成电路内,其特征在于,该温差发电芯片包括：第一晶粒层和第二晶粒层,所述第一晶粒层与所述第二晶粒层之间形成有电绝缘的介质层,所述第一晶粒层内设置有磁性塞贝克热电结构体,所述第二晶粒层内设置有非磁性塞贝克热电结构体；所述第一晶粒层远离所述介质层的一侧设置有芯片元件层,所述芯片元件层上设置有温度控制阀门、温度控制电路和充电模块,所述温度控制阀门与所述温度控制电路电连接,所述温度控制电路与所述充电模块电连接,所述温度控制阀门可选择性的处于第一开关状态或者第二开关状态；当所述温度控制阀门处于所述第一开关状态时,所述温度控制阀门使所述充电模块连接至所述磁性塞贝克热电结构体；当所述温度控制阀门处于所述第二开关状态时,所述温度控制阀门使所述充电模块连接至所述非磁性塞贝克热电结构体。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有温差发电结构的三维集成电路及其工作方法
{Author}: 符露;赵毅;李少白;莫晓霖;陈钰文;胡坤梅
{Author Address}: 519060 广东省珠海市香洲区卫康路199号香洲创港中心20栋12层1205-1室
{Subsidiary Author}: 珠海硅芯科技有限公司
{Date}: 2024-10-18
{Notes}: CN118647250B
{Abstract}: 本发明提供一种具有温差发电结构的三维集成电路及其工作方法,三维集成电路包括基材,基材上方形成有堆叠结构,堆叠结构包含有二层以上的功能芯片,在至少一层功能芯片的外侧设置有至少一个外围硅通孔结构,堆叠结构的上方设置有散热结构；基材与散热结构之间形成有至少一个沿堆叠结构的堆叠方向延伸的通孔,通孔穿过功能芯片和/或外围硅通孔结构,堆叠结构内设置有至少一个发电芯片,发电芯片与通孔连接；功能芯片工作所产生的热量通过通孔传导至发电芯片,发电芯片利用热端点与冷端点之间的温度差形成电流。本发明还提供上述三维集成电路的工作方法。本发明在三维集成电路内设置发电芯片,提升三维集成电路的散热效率,降低设计、生产成本。
{Subject}: 1.具有温差发电结构的三维集成电路,包括：基材,所述基材上方形成有堆叠结构,所述堆叠结构包含有二层以上的功能芯片,在至少一层所述功能芯片的外侧设置有至少一个外围硅通孔结构,所述堆叠结构的上方设置有散热结构；所述基材与所述散热结构之间形成有至少一个沿所述堆叠结构的堆叠方向延伸的通孔,所述通孔穿过所述功能芯片和/或所述外围硅通孔结构；其特征在于：所述堆叠结构内设置有至少一个发电芯片,所述发电芯片与所述通孔连接；所述功能芯片工作所产生的热量通过所述通孔传导至所述发电芯片,所述发电芯片利用热端点与冷端点之间的温度差形成电流,所述发电芯片向所述功能芯片输出电流和/或向三维集成电路外部输出电流。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 便携式眼动检测仪及其控制方法
{Author}: 张鸣沙;陈龙;高廷军;简峰
{Author Address}: 610000 四川省成都市温江区成都海峡两岸科技产业开发园金马街道海达路88号金地威新温江智造园项目1栋5层1号
{Subsidiary Author}: 成都集思鸣智科技有限公司
{Date}: 2024-10-18
{Notes}: CN118787307A
{Abstract}: 本申请提供了一种便携式眼动检测仪及其控制方法。涉及人眼检测技术领域,便携式眼动检测仪包括：外壳,包括底板、正面和两个侧板件,外壳的背部和顶面开口,正面的下半部分设置有眼罩安装框；背盖组件,包括背板件,背板件可拆卸连接于外壳的背部；显示屏模组和至少两个反射镜,均位于便携式眼动检测仪内部,设置于靠近外壳的正面的上半部分、外壳的顶面处、背板件和底板中的至少两处,显示屏模组出射的光线经过至少两个反射镜的反射,传输至眼罩安装框处,使得最后一个反射镜与眼罩安装框之间直射光路路径缩短,实现小型化；显示屏模组和各反射镜的位置和角度固定,无需测试前再调整和校准,能提高测试效率。
{Subject}: 1.一种便携式眼动检测仪,其特征在于,被构造为可穿戴于受试者的头部,包括：外壳,包括底板、正面和两个连接于所述底板和正面之间的侧板件,所述外壳的背部和顶面开口,所述正面的下半部分设置有眼罩安装框；背盖组件,包括背板件,所述背板件可拆卸连接于所述外壳的背部；显示屏模组和至少两个反射镜,均位于所述便携式眼动检测仪内部,设置于靠近所述外壳的正面的上半部分、所述外壳的顶面处、所述背板件和所述底板中的至少两处,所述显示屏模组出射的光线经过至少两个所述反射镜的反射,传输至所述眼罩安装框处。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种粒径均匀的二氧化铈的制备方法
{Author}: 请求不公布姓名
{Author Address}: 201400 上海市奉贤区远东路777弄28号1幢3层307室
{Subsidiary Author}: 上海戎洲芯科技有限公司
{Date}: 2024-10-18
{Notes}: CN118791035A
{Abstract}: 本发明提供一种粒径均匀的二氧化铈的制备方法,其包括以下步骤：步骤一：将六水合硝酸铈、乙二醇与丙三醇类多元醇混合物和十一烷基咪唑林在恒定温度下共同加热至融化并保持一段时间；步骤二：对上述样品进行焙烧处理,焙烧过程中以恒定升温速率到达所需要的温度后,保持一段时间后,得到粒径均匀的二氧化铈粉体。采用上述方案,克服传统生产过程需要高温、高压、催化剂等条件、工艺过程相对复杂、反应周期长,提高了生产制造的难度和成本的缺点,本发明在原材料成本低、合成工序简单的基础上,极大地提高了生产效率。
{Subject}: 1.一种粒径均匀的二氧化铈的制备方法,其特征在于,包括以下步骤：步骤一：将六水合硝酸铈、乙二醇与丙三醇类多元醇混合物和十一烷基咪唑林在恒定温度下共同加热至融化,并保持一段时间；步骤二：对上述样品进行焙烧处理,焙烧过程中以恒定升温速率到达所需要的温度后,保持一段时间后,得到粒径均匀的二氧化铈粉体。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 可调光阑式高精度数字光照强度实时测量显示实验装置及其应用
{Author}: 石静瑜;刘志存;张海涛
{Author Address}: 710062 陕西省西安市长安南路199号
{Subsidiary Author}: 陕西师范大学
{Date}: 2024-10-18
{Notes}: CN118794535A
{Abstract}: 一种可调光阑式高精度数字光照强度实时测量显示实验装置,在壳体前侧上部设置有限位板、后侧设置有背板,光阑板设置于限位板内侧,壳体前侧下部设置有显示面板,壳体内上部设置有光照强度传感器,光照强度传感器与限位板和光阑板对应设置,壳体内部设置有控制器、一侧面设置有数据传输口,控制器与光照强度传感器、显示面板、数据传输口电连接；本装置系统集成度高,体积较传统测量系统小,通过移动光阑板位置调节光阑形状、尺寸用于控制光照强度采集传感器的通光面积,用于不同实验环境及要求,可应用于单缝衍射光强分布及缝宽的测量、偏振光的观察与研究、旋光物质旋光度测量等光学实验,亦可拓展至化学、生物、地理等相关实验。
{Subject}: 1.一种可调光阑式高精度数字光照强度实时测量显示实验装置,其特征在于：在壳体(1)前侧上部设置有限位板(2)、后侧设置有背板(6),光阑板(3)设置于限位板(2)内侧,壳体(1)前侧下部设置有显示面板(4),壳体(1)内上部设置有光照强度传感器,光照强度传感器与限位板(2)和光阑板(3)对应设置,壳体(1)内部设置有控制器、一侧面设置有数据传输口(5),控制器与光照强度传感器、显示面板(4)、数据传输口(5)电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于超声波谱机器视觉的倒装焊点检测与寿命评估系统
{Author}: 田梦珂;林鹏荣;王勇
{Author Address}: 100076 北京市丰台区东高地四营门北路2号科研楼
{Subsidiary Author}: 北京时代民芯科技有限公司;北京微电子技术研究所
{Date}: 2024-10-18
{Notes}: CN118795029A
{Abstract}: 本发明属于半导体失效分析技术领域,具体涉及了一种基于超声波谱机器视觉的倒装焊点检测与寿命评估系统,旨在解决倒装焊点检测与寿命评估误差较大、效率较低的问题。本发明包括：数据采集模块和算法应用模块,数据采集模块用于采集多个焊点的焊点质量数据和寿命相关数据；算法应用模块用于提取每种焊点质量数据的特征数据；提取所述超声波谱的特征数据；采用包括焊点质量数据的特征数据、超声波谱的特征数据和寿命评估指标的训练集,训练得到回归模型；将待测焊点的焊点质量数据输入所述回归模型,进行倒装焊点检测与寿命评估。本发明能够对集成电路芯片焊点多种缺陷进行更精确的检测,进行更高效率、更精确的集成电路芯片焊点寿命估计。
{Subject}: 1.基于超声波谱机器视觉的倒装焊点检测与寿命评估系统,其特征在于,包括：数据采集模块,用于采集多个焊点的焊点质量数据和寿命相关数据；焊点质量数据包括工艺影响因素结构性数据、植球后且倒装前的与焊点位置一一绑定的芯片表面缺陷数据、焊点位置；寿命相关数据包括倒装焊芯片超声激励振动的超声波谱、共振频率和振动速度；算法应用模块,用于将多个焊点的共振频率和振动速度转化为焊点模态振型；测得一阶焊点模态振型灰度图像边缘区域的长宽比；在二阶焊点模态振型灰度图像边缘区域提取灰度值最小的像素点,调用机器视觉库的图像角度检测算法,测得振型非对称偏移角；将所述长宽比和偏移角结合,得到对应焊点的寿命评估指标；提取每种焊点质量数据的特征数据；提取所述超声波谱的特征数据；采用包括焊点质量数据的特征数据、超声波谱的特征数据和寿命评估指标的训练集,训练得到回归模型；将待测焊点的焊点质量数据输入所述回归模型,进行倒装焊点检测与寿命评估。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: eFuse存储器编程电流曲线的测量方法
{Author}: 杨书才;谢斌;潘成昊;孙位
{Author Address}: 214000 江苏省无锡市锡山区二泉东路19号集智商务广场24层
{Subsidiary Author}: 长三角集成电路工业应用技术创新中心;江苏集萃集成电路应用技术管理有限公司;江苏集萃集成电路应用技术创新中心有限公司
{Date}: 2024-10-18
{Notes}: CN118800309A
{Abstract}: 本申请公开一种eFuse存储器编程电流曲线的测量方法,芯片检测领域,包括启动集成电路自动测试机ATE,并将IO板卡设置为空跑循环运行模式；控制半导体参数分析仪向ATE发送触发信号,并对待编程eFuse存储器进行供电和电流采集；ATE基于接收到的触发信号触发编程操作,根据目标程序及编写地址生成对eFuse存储器的激励信号；从半导体参数分析仪中提取目标检测时间内采集到的电流信息,按照时间顺序绘制成编程电流曲线。利用ATE的IO板卡和半导体参数分析仪的PMU板卡联动,充分发挥了ATE的IO板卡的多通道激励特性和PMU板卡的高采样率和高电流分辨率的特性,获取高精度的eFuse存储器编程电流曲线。
{Subject}: 1.一种eFuse存储器编程电流曲线的测量方法,其特征在于,所述方法包括：启动集成电路自动测试机ATE,并将IO板卡设置为空跑循环运行模式；控制半导体参数分析仪向ATE发送触发信号,并对待编程eFuse存储器进行供电和电流采集；所述ATE基于接收到的触发信号触发编程操作,根据目标程序及编写地址生成对eFuse存储器的激励信号；eFuse存储器目标地址的熔丝根据程序信息编程熔断；从半导体参数分析仪中提取目标检测时间内采集到的电流信息,按照时间顺序绘制成编程电流曲线。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于全芯片集成功能定义的量子通信系统实现方法
{Author}: 郭凯;王亚男
{Author Address}: 100141 北京市丰台区大成路13号院
{Subsidiary Author}: 中国人民解放军军事科学院系统工程研究院
{Date}: 2024-10-18
{Notes}: CN118802008A
{Abstract}: 本发明提出的基于全芯片集成功能定义的量子通信系统实现方法,基于倒装焊技术和异质结集成技术将量子光源、单光子探测器等有源器件集成到芯片上,通过芯片构建多种不同协议类型的量子通信系统并通过路径选择光路等方式实现协议切换,通过芯片集成电路控制芯片集成光路实现“协议可定制”量子通信业务功能。
{Subject}: 1.一种基于全芯片集成功能定义的量子通信系统实现方法,其特征在于包括：将半导体激光器、非线性介质、多种量子通信协议对应的量子态编译光路装置、多种量子通信协议对应的量子态解译光路装置、半导体基单光子探测器集成到同一芯片平台上并通过芯片集成电路驱动,通过路径选择光路实现多种量子通信协议所对应的编译光路和解译光路的自由切换,利用路径选择光路为用户提供量子通信协议按需切换的收发服务,实现量子通信通用系统。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: LED驱动电路和调光系统
{Author}: 谢攀
{Author Address}: 610041 四川省成都市中国(四川)自由贸易试验区成都高新区蜀锦路88号1栋2单元14层1403
{Subsidiary Author}: 晶艺半导体有限公司
{Date}: 2024-10-18
{Notes}: CN118804437A
{Abstract}: 本发明提供了一种LED驱动电路和调光系统。该驱动电路包括接收输入电压的输入管脚、开关管脚、接收调光信号的调光管脚、第一接地管脚、第二接地管脚、第三接地管脚、功率开关管、自举刷新开关管和防注入开关管。第一接地管脚电连接调光信号的参考地。功率开关耦接输入管脚和开关管脚之间。自举刷新开关耦接在开关管脚和第三接地管脚之间,当功率开关断开后,自举刷新开关可以导通用于为自举电容充电。防注入开关的第一端耦接第二接地管脚,第二端耦接第三接地管脚,控制端耦接第一接地管脚。该驱动电路在LED灯串短路时可有效防止衬底注入,避免损坏与驱动电路连接的外部调光控制器,电路结构简单、可靠性高。
{Subject}: 1.一种用于LED调光系统的LED驱动电路,其特征在于,所述LED驱动电路包括：输入管脚,用于接收输入电压信号；调光管脚,用于接收调光信号；开关管脚；第一接地管脚,电连接第一参考地电位；第二接地管脚；第三接地管脚；功率开关管,具有第一端、第二端和控制端,所述功率开关管的第一端耦接输入管脚,所述功率开关管的第二端耦接开关管脚；自举刷新开关管,具有第一端、第二端和控制端,所述自举刷新开关管的第一端耦接开关管脚,所述自举刷新开关管的第二端耦接第三接地管脚,当所述功率开关管断开后,所述自举刷新开关管导通；以及防注入开关管,具有第一端、第二端和控制端,所述防注入开关管的第一端耦接第二接地管脚,所述防注入开关管的第二端耦接第三接地管脚,所述防注入开关管的控制端耦接第一接地管脚。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于人体反射区的可穿戴式便携理疗装置及理疗套装
{Author}: 周志华;释延豹;王敬仪
{Author Address}: 518034 广东省深圳市福田区莲花街道景华社区景田东路32号景莲花园201
{Subsidiary Author}: 深圳天基权健康科技集团股份有限公司
{Date}: 2024-10-15
{Notes}: CN118593336B
{Abstract}: 本发明公开了一种用于人体反射区的可穿戴式便携理疗装置及理疗套装,其中装置包括装置本体及理疗机构,理疗机构通过磁吸连接于装置本体,控制模块用于检测预设条件下理疗机构第几次磁吸连接于装置本体并根据所检测到的次数调整理疗模式；使用户无需任何辅助工具即可方便地进行理疗机构的取放,而控制模块能够检测理疗机构的磁吸连接次数并相应调整理疗模式,无需物理按键及虚拟按键,避免了物理按键易损坏和虚拟按键误触及接触不良的问题；例如,本装置可集成半导体激光理疗技术,用于改善心脑血管疾病,通过调整磁吸次数切换激光照射模式,实现个性化治疗；不仅解决了现有装置存在的问题,同时还克服了现有装置技术偏见。
{Subject}: 1.一种用于人体反射区的可穿戴式便携理疗装置,其特征在于,包括：装置本体及理疗机构,所述理疗机构磁吸连接于所述装置本体,且包括：控制模块,所述控制模块用于检测预设条件下所述理疗机构第几次磁吸连接于装置本体并根据所检测到的次数调整理疗模式；所述控制模块包括：霍尔磁场感应单元、MCU数据存储单元及输出控制单元,所述磁场感应单元用于利用霍尔传感器检测理疗机构与装置本体的磁吸连接状态,所述MCU数据存储单元用于记录理疗机构与装置本体的磁吸连接次数,所述输出控制单元用于根据MCU数据存储单元所记录的磁吸连接次数控制理疗机构的理疗模式；所述装置本体包括：至少两个第一磁吸件,所述理疗机构包括：至少两个第二磁吸件,两个第一磁吸件之任一用于适配第二磁吸件之一以增加理疗机构与装置本体之间的磁吸力,所述控制模块用于检测预设条件下第一磁吸件之另一第几次磁吸连接于第二磁吸件之另一并根据所检测到的次数调整理疗模式。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种抗辐射高压欠压保护电路
{Author}: 李小辉;乔明;张波
{Author Address}: 611731 四川省成都市高新区(西区)西源大道2006号
{Subsidiary Author}: 电子科技大学
{Date}: 2024-10-15
{Notes}: CN118630696B
{Abstract}: 本发明公开了一种抗辐射高压欠压保护电路,属于高压集成电路技术领域。本发明所述电路包括纵向NPN三极管、齐纳稳压管、两个NMOS管、两个PMOS管和五个电阻,形成启动电路、抗辐射比较电路、分压电路和输出反馈电路的框架。本发明所述欠压保护电路采用纵向NPN三级管作为自比较电路,纵向NPN三级管的抗辐射总剂量能力远优于CMOS结构,总剂量环境下,放大倍数、基极漏电不会有明显变化；本发明所述欠压保护电路在设计上简化了电路结构,面积更小,能更好的适用于辐射环境下的应用场景。
{Subject}: 1.一种抗辐射高压欠压保护电路,其特征在于,包括纵向NPN三极管Q、齐纳稳压管D1、两个NMOS管、两个PMOS管和五个电阻；第二电阻R2的两端分别与第一电阻R1和第三电阻R3的一端连接；第一NMOS管NM1的漏极连接至第二电阻R2和第三电阻R3的连接处；所述纵向NPN三极管Q的基极连接至第一电阻R1和第二电阻R2的连接处,集电极连接第四电阻R4的一端和第一PMOS管PM1的栅极,发射集连接齐纳稳压管D1的负电极；电阻R1的另一端、第一PMOS管PM1的源极和第二PMOS管PM2的源极分别连接至电源VDD；所述第一PMOS管PM1的漏极连接第五电阻R5的一端；所述电阻R3的另一端、第五电阻R5的另一端、第一NMOS管NM1的源极、齐纳稳压管D1的正电极和第二NMOS管NM2的源极连接参考地端VSS；所述第二PMOS管PM2的栅极分别与第一PMOS管PM1的漏极和第二NMOS管NM2的栅极连接；所述第二PMOS管PM2的漏极分别与第四电阻R4的另一端和第二NMOS管NM2的漏极连接,连接处作为输出端口；输出端口连接至第一NMOS管NM1的栅极。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 加密式多参与方的DRV热点预测系统、方法及装置
{Author}: 邢延;马吉苗;李卫军;蔡述庭;熊晓明
{Author Address}: 510062 广东省广州市越秀区东风东路729号
{Subsidiary Author}: 广东工业大学
{Date}: 2024-10-15
{Notes}: CN118780230A
{Abstract}: 本申请提供了一种加密式多参与方的DRV热点预测系统、方法及装置,包括：数据采集模块,用于采集任一参与方的信息数据,并将预测版图在设计规则检查阶段后提取的DRV信息作为可布线性的指标；分析模块根据任一所述参与方的信息数据获取所述参与方在训练过程中对应的参与方局部模型对全局模型的贡献度；调整模块根据所述可布线性的指标对待预测版图进行本地模型的部署,对任一参与方的局部模型参数进行调整,通过联邦学习,对所述预测版图进行DRV热点预测；隐私保护模块将任一参与者更新的模型参数使用公钥进行加密,并发送给中心服务器。本申请能够在协同训练过程中确保参与方的数据信息安全。
{Subject}: 1.一种加密式多参与方的DRV热点预测系统,其特征在于,包括：数据采集模块,用于采集任一参与方的信息数据,并将预测版图在设计规则检查阶段后提取的DRV信息作为可布线性的指标；分析模块,与所述数据采集模块进行数据交互,用于根据任一所述参与方的信息数据获取所述参与方在训练过程中对应的参与方局部模型对全局模型的贡献度；调整模块,与所述分析模块进行数据交互,用于根据所述可布线性的指标对待预测版图进行本地模型的部署,对任一参与方的局部模型参数进行调整,通过联邦学习,对所述预测版图进行DRV热点预测；隐私保护模块,与所述调整模块进行数据交互,用于将任一参与者更新的模型参数使用公钥进行加密,并发送给中心服务器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路标准单元库单粒子效应仿真验证方法
{Author}: 王坦;丁李利;罗尹虹;张凤祁;赵雯;郝培培
{Author Address}: 710024 陕西省西安市灞桥区平峪路28号
{Subsidiary Author}: 西北核技术研究所
{Date}: 2024-10-15
{Notes}: CN118780231A
{Abstract}: 本发明涉及单粒子效应仿真验证方法,具体涉及一种集成电路标准单元库单粒子效应仿真验证方法,用于解决现有的单粒子效应仿真评估方法无法覆盖所有标准单元,且无法针对标准单元库内同时存在的大量独立单元进行完备的单粒子效应评估的不足之处。该集成电路标准单元库单粒子效应仿真验证方法可针对标准单元库内的不同种类标准单元开展单粒子效应仿真验证,评价其抗单粒子特性。
{Subject}: 1.一种集成电路标准单元库单粒子效应仿真验证方法,其特征在于,包括如下步骤：步骤1、在待开发的集成电路标准单元库内选择任一标准单元,读取其版图文件GDS,并进行离散化,建立网格；步骤2、由步骤1中版图文件GDS提取得到晶体管级网表文件SPI；步骤3、依据步骤1所选标准单元的单元逻辑真值表,采用脚本方式配置标准单元各端口的电学状态,所述电学状态包括类型和逻辑值,所述类型为Data、Control、Clock中的一种；步骤4、读取步骤3标准单元各端口的电学状态,得到所有输入逻辑,选取其中一种输入逻辑生成对应的测试激励文件STI；步骤5、输入入射粒子线性能量传输值及入射时间T,任取一个网格点坐标生成故障注入文件FI；步骤6、将步骤2中晶体管级网表文件SPI、步骤4中测试激励文件STI与步骤5中故障注入文件FI整合成为完整的仿真文件SEE,使用仿真工具执行仿真,并监测标准单元的输出端口电压状态变化；步骤7、仿真结束后,通过仿真工具输出波形测量文件TR,并与步骤3中单元逻辑真值表对比,判断是否发生单粒子效应并记录；步骤8、判断是否覆盖所有网格点,若是,则得到步骤4所选输入逻辑下所有网格点的单粒子仿真结果,执行步骤9,否则返回步骤5,在剩余网格点中任取一个网格点坐标生成故障注入文件FI；步骤9、判断是否覆盖所有输入逻辑,若是,则得到该标准单元所有输入逻辑的单粒子效应数据,执行步骤10,否则返回步骤4,在剩余输入逻辑中任取一个生成对应的测试激励文件STI；步骤10、判断是否覆盖所有标准单元,若是,则将仿真得到的所有数据按照查找表格式存储为单元库单粒子效应数据集,完成集成电路标准单元库单粒子效应仿真验证,否则返回步骤1,在剩余标准单元中任取一个读取其版图文件GDS,并进行离散化,建立网格。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路的线网主干布线装置方法、装置及相关设备
{Author}: 周光惺;李鹏;张亚东;李起宏;陆涛涛
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区海洋二路88弄9号1层
{Subsidiary Author}: 上海华大九天信息科技有限公司
{Date}: 2024-10-15
{Notes}: CN118780236A
{Abstract}: 本公开提出了一种集成电路的线网主干布线装置方法、装置及相关设备。该方法包括：获取集成线路版图上目标布线层的信号线网信息及器件位置信息；所述信号线网信息包括每个信号线网包含的引脚Pin；基于所述信号线网信息及器件位置信息,将器件中心位于同一水平线,且包含的Pin属于不同信号线网的器件确定为同一水平分组；及,基于所述信号线网信息及器件位置信息,将器件中心位于同一竖直线,且包含的Pin属于不同信号线网的器件确定为同一垂直分组；确定每个所述水平分组及每个所述垂直分组包含的器件对应的最小矩形；以每个所述最小矩形的水平中心线为基准,均匀沿每个所述最小矩形的水平中心线两侧生成每个信号线网的主干。
{Subject}: 1.一种集成电路的线网主干布线方法,其特征在于,包括：获取集成线路版图上目标布线层的信号线网信息及器件位置信息；所述信号线网信息包括每个信号线网包含的引脚Pin；基于所述信号线网信息及器件位置信息,将器件中心位于同一水平线,且包含的Pin属于不同信号线网的器件确定为同一水平分组；及,基于所述信号线网信息及器件位置信息,将器件中心位于同一竖直线,且包含的Pin属于不同信号线网的器件确定为同一垂直分组；确定每个所述水平分组及每个所述垂直分组包含的器件对应的最小矩形；其中,一个所述水平分组或一个所述垂直分组对应一个所述最小矩形；以每个所述最小矩形的水平中心线为基准,均匀沿每个所述最小矩形的水平中心线两侧生成每个信号线网的主干。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 天线装置及无线移动终端
{Author}: 黄奂衢
{Author Address}: 065500 河北省廊坊市固安新兴示范产业园区
{Subsidiary Author}: 云谷(固安)科技有限公司
{Date}: 2024-10-15
{Notes}: CN118783081A
{Abstract}: 本申请实施例提供一种天线装置及无线移动终端,天线装置包括：框体,围合形成的中空空间并包括沿第一方向延伸的第一分段；支架,连接于第一分段在第二方向的一侧并位于中空空间,支架在第一方向上的延伸尺寸大于其在第二方向上的延伸尺寸；天线组件,包括第一天线模组,支架和第一分段的材料均包括导电材料并复用为第一天线模组的至少部分。
{Subject}: 1.一种天线装置,其特征在于,包括：框体,围合形成的中空空间并包括沿第一方向延伸的第一分段；支架,连接于所述第一分段在第二方向的一侧并位于所述中空空间,所述支架在所述第一方向上的延伸尺寸大于其在所述第二方向上的延伸尺寸；天线组件,包括第一天线模组,所述支架和所述第一分段的材料均包括导电材料并复用为所述第一天线模组的至少部分。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种适用于通用低压断路器的智能控制器及其工作方法
{Author}: 凌鸿浩;秦丽
{Author Address}: 200051 上海市长宁区中山西路333号
{Subsidiary Author}: 上海精益电器厂有限公司
{Date}: 2024-10-15
{Notes}: CN118783375A
{Abstract}: 本发明涉及一种适用于通用低压断路器的智能控制器及其工作方法,该智能控制器包括信号采集模块、电源模块、计量模块、主控模块、显示/按键模块,其中,信号采集模块分别与低压断路器、电源模块、主控模块、计量模块相连接,电源模块还分别与计量模块、主控模块、显示/按键模块相连接,计量模块、显示/按键模块分别与主控模块相连接。与现有技术相比,本发明能够在电流保护(长延时保护、短延时保护、瞬时保护)的基础上实现电压保护(过电压保护、欠电压保护、缺相保护、断零保护)功能,并且实现计量功能、通信功能、显示功能及远程监控、组网等功能,从而满足电网智能化、远程集中化管理需求,具有通用性强、可靠性高、经济实用的优点。
{Subject}: 1.一种适用于通用低压断路器的智能控制器,其特征在于,包括信号采集模块、电源模块、计量模块、主控模块、显示/按键模块,所述信号采集模块分别与低压断路器、电源模块、主控模块、计量模块相连接,所述电源模块还分别与计量模块、主控模块、显示/按键模块相连接,所述计量模块、显示/按键模块分别与主控模块相连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电阻修调电路、方法、集成电路及计算机可读存储介质
{Author}: 杨国顺;宋政奇
{Author Address}: 200120 上海市浦东新区自由贸易试验区博霞路22号406室
{Subsidiary Author}: 上海璟派半导体有限公司
{Date}: 2024-10-15
{Notes}: CN118783950A
{Abstract}: 本申请实施例提供了一种电阻修调电路、方法、集成电路及计算机可读存储介质,其中,电阻修调电路,包括：N个并联的修调支路,所述N≥2,N是整数,第i个修调支路包括：第i个修调电阻R-i和第i个修调开关,1≤i≤N,i是整数；R-1×(1-P)+R-(D1)＞R-m,其中,所述P是最大工艺偏差,0＜P＜1,R-1是N个修调支路中阻值最小的修调电阻,R-m是目标电阻；所述R-(D1)是第一修调支路中修调开关的导通电阻。采用该实施例通过控制修调开关导通或者关断能够得到高精度的电阻。
{Subject}: 1.一种电阻修调电路,其特征在于,包括：N个并联的修调支路,所述N≥2,N是整数,第i个修调支路包括：第i个修调电阻R-i和第i个修调开关,1≤i≤N,i是整数；R-1×(1-P)+R-(D1)＞R-m,其中,所述P是最大工艺偏差,0＜P＜1,R-1是N个修调支路中阻值最小的修调电阻,R-m是目标电阻；所述R-(D1)是第一修调支路中修调开关的导通电阻。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于展频时钟的通讯系统
{Author}: 王元龙;梁科
{Author Address}: 300384 天津市滨海新区华苑产业区华天道8号海泰信息广场B-1108
{Subsidiary Author}: 天津瑞发科半导体技术有限公司
{Date}: 2024-10-15
{Notes}: CN118784096A
{Abstract}: 一种基于展频时钟的通讯系统,包含第一通讯设备和第二通讯设备,第一通讯设备通过通讯链路连接着第二通讯设备,第一通讯设备发送第一信号到第二通讯设备,第二通讯设备发送第二信号到第一通讯设备,第一信号与第二信号在通讯链路上分时传输,第一通讯设备中的本地时钟生成模块生成第一通讯设备本地时钟,第一通讯设备发送第一信号的时钟为第一通讯设备本地时钟,第一通讯设备本地时钟为展频时钟,第一信号包含同步帧,第一通讯设备发送同步帧后,第一通讯设备包含的本地时钟生成模块将第一通讯设备本地时钟的频率置为第一通讯设备预设频率值。
{Subject}: 1.一种主通讯设备,包括下游设备接口模块、本地时钟生成模块,其特征在于：所述下游设备接口模块通过下行链路连接着下游设备,下游设备接口模块通过下行链路发送第一信号到下游设备,下游设备发送第二信号,下游设备接口模块通过下行链路从下游设备接收第二信号,第一信号与第二信号在下行链路上分时传输,所述本地时钟生成模块生成本地时钟,下游设备接口模块发送第一信号的时钟为本地时钟,本地时钟为展频时钟,所述第一信号包含同步帧,下游设备接口模块发送同步帧,所述下游设备接口模块发送同步帧后,本地时钟生成模块将本地时钟的频率置为预设频率值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路性能预测模型及建模方法、装置、设备、介质
{Author}: 潘仲豪
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区环湖西二路888号C楼
{Subsidiary Author}: 上海超捷芯软科技有限公司
{Date}: 2024-10-15
{Notes}: CN118520841B
{Abstract}: 本申请提供一种集成电路性能预测模型及建模方法、装置、设备、介质,应用于集成电路、人工智能技术领域,其中建模过程包括：先从集成电路对应的所有工艺偏差随机变量中,按第一采样数量进行随机采样,得到样本矩阵；以及根据样本矩阵进行电路仿真,得到对应的电路性能向量,并将样本矩阵和电路性能向量构成数据集；最后,基于数据集训练预设的电路性能预测模型,并在训练中对电路性能预测模型进行性能评估,若通过评估则结束训练,若未通过评估则按第二采样数量新增采样以更新数据集。通过动态采样和迭代训练,既能够保证用于训练集成电路性能预测模型的样本数量足够,又能够在动态调整中及时停止迭代,很好地兼顾了模型预测精准度和计算开销。
{Subject}: 1.一种集成电路性能预测模型建模方法,其特征在于,包括：从集成电路对应的所有工艺偏差随机变量中,按预设的第一采样数量进行随机采样,得到样本矩阵；其中,对于所有随机变量按照标准正态分布进行N次采样,得到样本矩阵X；根据样本矩阵进行电路仿真,得到对应的电路性能向量,并将样本矩阵和电路性能向量构成数据集；其中,通过电路仿真得到对应的电路性能向量y,构成数据集D；基于数据集D训练预设的电路性能预测模型model,并在训练中对电路性能预测模型进行判断和迭代的性能评估,其中先对model测试得到测试分数,若测试得分test score达到或者超过预设的最低得分score-(min),或者数据集D中的样本数量大于预设的上限N-(max),则判定通过评估,并结束训练后输出电路性能预测模型model,若test score低于score-(min)则判定未通过评估,并按预设的第二采样数量新增n次采样,并进行电路仿真得到相应的电路性能后,将重新n次采样的样本数据及对应电路仿真的电路性能向量加入数据集D；其中,电路性能预测模型为以集成电路的工艺参数为输入、以电路性能指标为输出的机器学习模型；第一采样数量大于第二采样数量。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种低膨胀低损耗锶铝硅微晶玻璃及其制备方法
{Author}: 李波;冯瑞轩;张忠泉
{Author Address}: 611731 四川省成都市高新区(西区)西源大道2006号
{Subsidiary Author}: 电子科技大学
{Date}: 2024-10-15
{Notes}: CN118771730A
{Abstract}: 本发明提供了一种低膨胀低损耗锶铝硅微晶玻璃及其制备方法,属于电子陶瓷材料领域。该材料组成：SrO为22～24wt％,Al-2O-3为32～36wt％,SiO-2为32～35wt％,B-2O-3为5～15wt％,MgO为0～5wt％,CoO为0～5wt％。本发明提供的一种低膨胀低损耗锶铝硅微晶玻璃,介电常数6.1～6.9、介质损耗1.0～5.2×10～(-4),热膨胀系数3.87～4.56ppm/℃,抗弯强度110～171MPa、杨氏模量48～75GPa,对于超大规模集成电路封装基板具有潜在的应用价值。本发明提供的制备方法具有成本低、工艺简单等优点,有利于工业化生产。
{Subject}: 1.一种低膨胀低损耗锶铝硅微晶玻璃,其特征在于,包括以下组成：SrO为22～24wt％,Al-2O-3为32～36wt％,SiO-2为32～35wt％,B-2O-3为5～15wt％,MgO为0～5wt％,CoO为0～5wt％。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种芯片验证系统以及集成验证系统
{Author}: 胡云鹏;张芳妮;蒋生强;禹治祥
{Author Address}: 410131 湖南省长沙市长沙经济技术开发区泉塘街道东十路南段9号
{Subsidiary Author}: 湖南国科微电子股份有限公司
{Date}: 2024-10-15
{Notes}: CN118777837A
{Abstract}: 本申请公开了一种芯片验证系统以及集成验证系统,涉及集成电路技术领域,包括：参考计算组件,用于接收内部激励或外部激励,并对应根据所述内部激励或外部激励模拟芯片中对应待测目标的运行功能,得到运行结果；输出监测组件,用于对所述待测目标的输出进行监测,得到监测结果,所述待测目标与所述参考计算组件接收到的激励一致；比对组件,用于比对运行结果和监测结果,得到芯片验证结果。本申请能够提高芯片集成验证的效率,大量减少集成验证的代码量。
{Subject}: 1.一种芯片验证系统,其特征在于,包括：参考计算组件,用于接收内部激励或外部激励,并对应根据所述内部激励或外部激励模拟芯片中对应待测目标的运行功能,得到运行结果；所述待测目标与所述参考计算组件接收到的激励一致；输出监测组件,用于对所述待测目标的输出进行监测,得到监测结果；比对组件,用于比对运行结果和监测结果,得到芯片验证结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种具备自补偿和自重置的APS电路及其驱动方法
{Author}: 李俊杰;岳金凤
{Author Address}: 241000 安徽省芜湖市鸠江区龙山街道汽经一路5号2-67
{Subsidiary Author}: 芜湖迪钛飞光电科技有限公司
{Date}: 2024-10-15
{Notes}: CN118785004A
{Abstract}: 本发明公开了一种具备自补偿和自重置的APS电路及其驱动方法。该电路被配置为：晶体管T3的漏极与光电二极管的阴极连接并引出端子连接至晶体管T1的栅极；晶体管T3的源极与晶体管T3的栅极连接并引出端子连接至Vbias电压端；所述光电二极管的阳极与Vbias电压端连接；晶体管T1的漏极连接至VDD电压端；电容Cst的一端与晶体管T1的栅极连接,另一端与晶体管T1的源极连接并引出端子连接至晶体管T2的漏极；晶体管T2的栅极连接至Vread电压端；晶体管T2的源极连接至Vdata电压端。本发明实现了阈值电压的补偿,并提高了补偿效果,以及在补偿的同时实现了电路的重置。
{Subject}: 1.一种具备自补偿和自重置的APS电路,其特征在于：所述电路包括晶体管T1、晶体管T2、晶体管T3、光电二极管、电容Cst,其中,所述晶体管T3的第一端与所述光电二极管的阴极连接并引出端子A连接至所述晶体管T1的控制端；所述晶体管T3的第二端与晶体管T3的控制端连接并引出端子C连接至Vbias电压端；所述光电二极管的阳极与所述Vbias电压端连接；所述晶体管T1的第一端连接至VDD电压端；所述电容Cst的一端与所述晶体管T1的控制端连接,另一端与所述晶体管T1的第二端连接并引出端子B连接至所述晶体管T2的第一端；所述晶体管T2的控制端连接至Vread电压端；所述晶体管T2的第二端连接至Vdata电压端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 应用于工业机器人的集成电路的故障诊断系统及方法
{Author}: 胡会军;申俊豪
{Author Address}: 518000 广东省深圳市光明区新湖街道楼村社区红银路107号B栋2层C区
{Subsidiary Author}: 深圳市知酷信息技术有限公司
{Date}: 2024-10-15
{Notes}: CN118566701B
{Abstract}: 本发明属于工业机器人监管技术领域,具体是应用于工业机器人的集成电路的故障诊断系统及方法,其中,该系统包括服务器、集成电路监测模块、故障诊断模块、集成电路分类模块和管理终端；本发明通过集成电路监测模块将相应工业机器人的所有集成电路进行运行监测,故障诊断模块通过预设的算法模型进行分析以判断相应集成电路是否处于正常状态,实现对集成电路故障的快速准确诊断,有利于保证工业机器人的稳定性和可靠性,且通过集成电路分类模块将对应类型工业机器人的所有集成电路进行分析以确定易故障电路或稳定型电路,后续针对易故障电路进行重点攻坚研究,减小针对工业机器人的管理难度。
{Subject}: 1.应用于工业机器人的集成电路的故障诊断系统,其特征在于,包括服务器、集成电路监测模块、故障诊断模块、集成电路分类模块和管理终端；服务器获取到相应工业机器人中的所有集成电路,集成电路监测模块将相应工业机器人的所有集成电路进行运行监测,将相应集成电路的监测数据经服务器发送至故障诊断模块；故障诊断模块接收集成电路监测模块传输的监测数据,并对所接收的监测数据进行预处理和特征提取,通过预设的算法模型进行分析,判断相应集成电路是否处于正常状态,若判断相应集成电路未处于正常状态则生成故障预警信息,且将相应工业机器人中对应集成电路的故障预警信息经服务器发送至管理终端；服务器获取到相应工业机器人的类型,集成电路分类模块将对应类型工业机器人的相应集成电路在历史阶段的运行表现进行分析,通过分析将相应集成电路标记为易故障电路或稳定型电路,且将相应集成电路的标记信息经服务器发送至管理终端；集成电路分类模块的具体分析过程如下：获取到需要监管的属于同一类型的所有工业机器人,将对应工业机器人标记为目标机器人i,且i为大于1的自然数；采集到历史阶段目标机器人i中对应集成电路出现故障的总次数,将出现故障的总次数与目标机器人i的投入使用总时长进行比值计算得到故障检测值,将属于同一类型的所有工业机器人中相应集成电路的故障检测值进行均值计算和方差计算以得到故障表现值和故障波动值；将故障表现值和故障波动值与相应的预设故障表现阈值和预设故障波动阈值分别进行数值比较,若故障表现值超过预设故障表现阈值且故障波动值未超过预设故障波动阈值,则将对应集成电路标记为易故障电路；若故障表现值未超过预设故障表现阈值且故障波动值未超过预设故障波动阈值,则将对应集成电路标记为稳定型电路；其余情况则进行集成电路故障精准化分析；集成电路故障精准化分析的具体分析过程如下：将目标机器人i中相应集成电路的故障检测值与相应预设故障检测阈值进行数值比较,若故障检测值超过预设故障检测阈值,则将相应集成电路标记为目标机器人i的难管理电路；获取到相应集成电路被标记为难管理电路所涉及的工业机器人的数量并将其与所需监管的同一类型的工业机器人的总数量进行比值计算得到机器人匹配值；通过将机器人匹配值与故障表现值进行数值计算得到故障精准分析值,将故障精准分析值与相应的预设故障精准分析阈值进行数值比较,若故障精准分析值超过预设故障精准分析阈值,则将对应集成电路标记为易故障电路；若故障精准分析值未超过预设故障精准分析阈值,则将对应集成电路标记为稳定型电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片的走线方法
{Author}: 尚跃;张振栖
{Author Address}: 200120 上海市浦东新区张东路1388号2幢101室
{Subsidiary Author}: 上海聚跃检测技术有限公司
{Date}: 2024-10-11
{Notes}: CN118522695B
{Abstract}: 本发明公开了一种集成电路芯片的走线方法,包括以下步骤：去除芯片表面的绝缘层以暴露导线层；确定走线辅助路径与所述导线层之间的若干交叉位置,其中,所述走线辅助路径为待走线的第一连接点和第二连接点之间的连线；在所述导线层的交叉位置上镀设绝缘结构层；沿所述走线辅助路径镀设行经所述绝缘结构层表面的引线,以连通所述第一连接点和所述第二连接点。本发明的集成电路芯片的走线方法中,先去除绝缘层,再在导线层上进行走线操作,能够有效地减少修改时间,降低操作难度。同时,由于第一连接点和第二连接点沿走线辅助路径连通,能解决长距离绕过导线层连线产生的电阻过大的问题。
{Subject}: 1.一种集成电路芯片的走线方法,其特征在于,包括以下步骤：去除芯片表面的绝缘层以暴露导线层；确定走线辅助路径与所述导线层之间的若干交叉位置,其中,所述走线辅助路径为待走线的第一连接点和第二连接点之间的连线；在所述导线层的交叉位置上镀设绝缘结构层；沿所述走线辅助路径镀设行经所述绝缘结构层表面的引线,以连通所述第一连接点和所述第二连接点。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 二线无极性低功耗收发码电路
{Author}: 林周明;彭国威
{Author Address}: 519060 广东省珠海市南屏科技工业园屏东三路12号
{Subsidiary Author}: 广东柔乐电器有限公司
{Date}: 2024-10-11
{Notes}: CN118554968B
{Abstract}: 一种二线无极性低功耗收发码电路,涉及低功耗收发码电路技术领域,其能够使整个系统的能耗低于0.5W。所述二线无极性低功耗收发码电路中,发码单元电路包括调制信号整形元件,并采用无源元器件处理电路；MCU控制单元的100KHZ的方波调制信号进入第一级与第二级整形后完成信号的转换,并变为正弦波信号,再完成信号的幅度调整,最后再接入Q29的E级进行通道控制,Q29是一个三极管并作为开关控制；收码单元电路包括依次连接的一级无源带通滤波电路、二级二次带通及放大电路、三级无源带通滤波电路、四级二次带通及放大电路、初级解调电路、以及二次解调及整形电路。
{Subject}: 1.一种二线无极性低功耗收发码电路,其特征在于,包括：发码单元电路,所述发码单元电路包括调制信号整形元件,并采用无源元器件处理电路；MCU控制单元的100KHZ的方波调制信号进入电阻R148、电容C142第一级处理,且所述电阻R148一端接所述MCU控制单元、另一端接电容C142,同时电容C142的另一端接地,以组成第一级信号初步整形；所述电阻R148与所述电容C142连接的整体又接入电阻R149,且所述电阻R149与电容C143组成第二级整形,所述电阻R149的另一端接所述电容C143,所述电容C143的另一端接地；第一级与第二级整形后完成信号的转换,并变为正弦波信号；所述电阻R149有接入电阻R150,且所述电阻R150的另一端接入电阻R157,所述电阻R157的另一端接地,并完成信号的幅度调整；所述电阻R150与所述电阻R157连接的整体再接入三极管Q29的E级进行通道控制,所述三极管Q29是一个三极管并作为开关控制；所述MCU控制单元的IO口接入电阻R160与电阻R163,且所述电阻R163作为上拉电阻、其另一端接+5V,并为所述MCU控制单元的IO口作为有效的上拉电平；所述电阻R160的另一端接入所述三极管Q29的B极,在DATA-OF为低电平时,所述三极管Q29导通,信号从所述三极管Q29的C级输出,且所述三极管Q29的C级连接电阻R153和电容C137,同时信号从所述电容C137的另一端输出；收码单元电路,所述收码单元电路包括依次连接的一级无源带通滤波电路、二级二次带通及放大电路、三级无源带通滤波电路、四级二次带通及放大电路、初级解调电路、以及二次解调及整形电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种煤矿井下钻孔隐蔽致灾隐患实时探测装置及探测方法
{Author}: 张军;王霄菲;张鹏;王小波;赵朋朋;李渊;聂爱兰;王智聪
{Author Address}: 710077 陕西省西安市高新区锦业一路82号
{Subsidiary Author}: 中煤科工西安研究院(集团)有限公司
{Date}: 2024-10-11
{Notes}: CN118757228A
{Abstract}: 本发明提供了一种煤矿井下钻孔隐蔽致灾隐患实时探测装置及探测方法,包括探测系统电路和电源系统电路,探测系统电路包括依次连接的信号采集电路、信号控制电路、信号处理电路和信号传输电路；电源系统电路包括依次连接的供电电源电路、电源控制电路、电流保护电路；信号传输电路与供电电源电路连接；本发明的实时探测装置能够有效地对煤矿井下钻进钻孔隐蔽致灾隐患进行实时探测,从而消除安全生产隐患,也为钻孔施工验收提供了一种有效的评价手段。本发明的实时探测装置适用于矿井钻孔,信号采集快速准确,可在钻杆推送过程中进行测量,在不耽误钻杆推送的同时,实现了信号的快速采集。
{Subject}: 1.一种煤矿井下钻孔隐蔽致灾隐患实时探测装置,包括探测系统电路和电源系统电路,其特征在于,所述的探测系统电路包括依次连接的信号采集电路、信号控制电路、信号处理电路和信号传输电路；所述的电源系统电路包括依次连接的供电电源电路、电源控制电路、电流保护电路；所述的信号传输电路与供电电源电路连接；所述的信号采集电路包括相互连接的运算放大器IC21、运算放大器IC21和运算放大器IC23；所述的信号控制电路包括集成电路U31；所述的信号处理电路包括运算放大器IC41,运算放大器IC41的第五端与电阻R44的第一端连接,电阻R44的第二端与运算放大器IC42的第一端连接；所述的信号传输电路包括相互连接的集成电路U51、集成电路U52和集成电路U53；所述的供电电源电路包括电容C61,电容C61的第二端与接插件JP61的Vin管脚连接；所述的电源控制电路包括集成电路U71,集成电路U71的UT1管脚与集成电路U72的IN2管脚连接；集成电路U71的SEN管脚、PG0管脚以及PG1管脚分别与电阻R71的第一端连接,电阻R71的第二端分别与集成电路U72的ECN管脚以及集成电路U72的OUT管脚连接；所述的电流保护电路包括运算放大器IC81。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种具有及时替换功能的集成电路测试载板
{Author}: 吴龙军;梁天宇;钦礼辉;史伟
{Author Address}: 221416 江苏省徐州市新沂市锡沂高新区一带一路智慧光电产业园14#标房
{Subsidiary Author}: 徐州领测半导体科技有限公司
{Date}: 2024-10-11
{Notes}: CN118759347A
{Abstract}: 本发明公开了一种具有及时替换功能的集成电路测试载板,包括载板本体,载板本体的顶部向下开设有固定槽,固定槽的内部安装有夹持机构,固定槽的表面开设有落料孔。本发明通过转动把手带动螺杆转动,两个螺杆同步转动后驱动调节板移动,并通过上夹板和下夹板来对集成电路板进行夹持,测试完成后只需要上拉拉环来带动连接带外移,连接带移动过程中带动收卷辊转动,收卷辊带动下夹板并通过齿轮带动上夹板转动,集成电路板受到重力影响下自动下落并通过落料孔进入到取料孔中,并落在气囊垫上,安装下一个集成电路板后将取料孔内电路板取出即可,可以连续的对电路板进行安装测试,提高了测试的效率。
{Subject}: 1.一种具有及时替换功能的集成电路测试载板,包括载板本体(1),其特征在于：所述载板本体(1)的顶部向下开设有固定槽(10),所述固定槽(10)的内部安装有夹持机构,固定槽(10)的表面开设有落料孔(5),载板本体(1)的侧壁上开设有取料孔(14)且取料孔(14)与落料孔(5)相连通；所述夹持机构包括调节板(6)和螺杆(4),所述调节板(6)共设置有两个且对称分布在固定槽(10)内,两个调节板(6)的对立面上对称开设有调节槽(7),所述调节槽(7)的内转动连接有上夹板(9)和下夹板(13),上夹板(9)和下夹板(13)对称设置且端部延伸至调节槽(7)外,所述螺杆(4)工设置有两个且对称分布在固定槽(10)内,螺杆(4)贯穿调节板(6)且与调节板(6)螺纹连接,螺杆(4)的两端均延伸至载板本体(1)的外部,且螺杆(4)一端连接有把手(2)、另一端连接有传动盒(17)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种自适应抗辐射动态高精度电流补偿电路
{Author}: 朱敏元
{Author Address}: 314200 浙江省嘉兴市平湖市新埭镇创业路2号6号楼177室
{Subsidiary Author}: 嘉兴市昉芯微电子有限公司
{Date}: 2024-10-11
{Notes}: CN118760322A
{Abstract}: 本发明公开一种自适应抗辐射动态高精度电流补偿电路,属于半导体集成电路领域,包括基准电流源、传输路径、电阻或电容网络、总剂量辐射效应漏电感应和补偿模块、比较器、以及双向计数器；增加总剂量辐射效应漏电感应和补偿模块主要是为了采用电路级加固法解决器件因为受到总剂量辐射效应下漏电,导致内部基准电流传输匹配产生较大误差的问题。本发明可以在普通工艺下感应辐射总剂量等级,针对不同程度的漏电进行精确的逐周期补偿,在后级还原基准电流,提高了输出精度,达到了抗辐射加固的目的,可应用于抗辐射ADC和振荡器中。
{Subject}: 1.一种自适应抗辐射动态高精度电流补偿电路,其特征在于,包括基准电流源、传输路径、电阻或电容网络、总剂量辐射效应漏电感应和补偿模块、比较器、以及双向计数器；基准电流源与传输路径相连,传输路径连接电阻或电容网络,电阻或电容网络的输出连接比较器的正输入端,比较器的负输入端接设定的基准电压Vref,比较器的输出端接双向计数器的up-dn端,双向计数器的时钟端接Clk,双向计数器的输出端接总剂量辐射效应漏电感应和补偿模块,总剂量辐射效应漏电感应和补偿模块的输出端接传输路径。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种可调整边界温度的带隙基准电路
{Author}: 谭庶欣;李峥;西振南
{Author Address}: 226004 江苏省南通市崇川区啬园路9号
{Subsidiary Author}: 南通大学
{Date}: 2024-10-11
{Notes}: CN118760333A
{Abstract}: 本发明公开了一种可调整边界温度的带隙基准电路,其包括依次连接的PTAT产生电路、启动电路、CTAT产生电路和电流叠加电路；所述启动电路,用于提供偏置电压使基准电压源摆脱简并偏置点；所述PTAT产生电路与所述启动电路连接,用于根据工作于线性区的MOS管,生成正温度系数电流I-(PTAT)；所述CTAT产生电路与所述启动电路连接,用于根据工作于亚阈值区的MOS管,生成负温度系数电流I-(CTAT)；所述电流叠加电路与所述PTAT产生电路、CTAT产生电路连接,用于将所述电流I-(PTAT)和所述电流I-(CTAT)叠加,输出零温度系数电流。使用了PTAT产生电路与CTAT产生电路作为基准,再通过电流叠加电路输出零温度系数电流,可以解决现有温度系数调节灵活性低的技术问题。
{Subject}: 1.一种可调整边界温度的带隙基准电路,其特征在于,包括：启动电路,用于提供偏置电压使基准电压源摆脱简并偏置点；PTAT产生电路,与所述启动电路连接,用于根据工作于线性区的MOS管,生成正温度系数电流I-(PTAT)；CTAT产生电路,与所述启动电路连接,用于根据工作于亚阈值区的MOS管,生成负温度系数电流I-(CTAT)；电流叠加电路,分别与所述PTAT产生电路、CTAT产生电路连接,用于将所述电流I-(PTA)T和所述电流I-(CTAT)叠加,并输出零温度系数电流。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种触控与显示驱动集成芯片及显示装置
{Author}: 罗鸿强
{Author Address}: 100015 北京市朝阳区酒仙桥路10号
{Subsidiary Author}: 京东方科技集团股份有限公司;成都京东方光电科技有限公司
{Date}: 2024-10-11
{Notes}: CN118760370A
{Abstract}: 本公开提供了一种触控与显示驱动集成芯片及显示装置,其中,触控与显示驱动集成芯片包括触控显示模拟集成电路以及堆叠设置在所述触控显示模拟集成电路上方的触控显示数字集成电路；其中,所述触控显示模拟集成电路与所述触控显示数字集成电路通过混合键合方式直接键合连通,所述触控显示模拟集成电路上设置有多个绑定垫,所述多个绑定垫可与触控显示面板绑定连接,且所述触控显示模拟集成电路包括触控模拟电路和显示模拟电路,所述触控显示数字集成电路包括触控数字电路和显示数字电路,所述触控显示模拟集成电路与所述触控显示数字集成电路封装在一起构成触控显示集成芯片。
{Subject}: 1.一种触控与显示驱动集成芯片,其中,包括：触控显示模拟集成电路以及堆叠设置在所述触控显示模拟集成电路上方的触控显示数字集成电路；其中,所述触控显示模拟集成电路与所述触控显示数字集成电路通过混合键合方式直接键合连通,所述触控显示模拟集成电路上设置有多个绑定垫,所述多个绑定垫可与触控显示面板绑定连接,且所述触控显示模拟集成电路包括触控模拟电路和显示模拟电路,所述触控显示数字集成电路包括触控数字电路和显示数字电路,所述触控显示模拟集成电路与所述触控显示数字集成电路封装在一起构成触控显示集成芯片。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种检测数字集成电路的电源网格缺陷的方法
{Author}: 孙延辉;周静;刘斌;李世密;朱登基;马胜军;韦欣
{Author Address}: 266071 山东省青岛市市南区延安三路109号华通中联创意产业园B2栋3层
{Subsidiary Author}: 青岛展诚科技有限公司
{Date}: 2024-10-11
{Notes}: CN118762158A
{Abstract}: 本发明提供一种检测大规模数字集成电路的电源网格设计缺陷的方法,属于半导体技术领域,包括：步骤1：获取大规模数字集成电路的电源网格设计图像,并对电源网格设计图像进行图像失真矫正处理；步骤2：根据处理后的电源网格设计图像获取电源网格设计数据；步骤3：根据电源网格设计数据基于模式识别技术对数据进行分类,根据分类结果确定电源网格存在的设计缺陷；步骤4：根据设计缺陷的复杂度和规模,选择合适的电源网格算法,对算法进行训练,根据训练后的算法检测大规模数字集成电路的电源网格设计缺陷。解决了出现各种难以检测的某些类型的缺陷,同时电源网格不均匀,这可能导致局部电压过高或过低的情况,从而影响电路性能和可靠性的问题。
{Subject}: 1.一种检测大规模数字集成电路的电源网格设计缺陷的方法,其特征在于,包括：步骤1：获取大规模数字集成电路的电源网格设计图像,并对所述电源网格设计图像进行图像失真矫正处理；步骤2：根据处理后的电源网格设计图像获取电源网格设计数据；步骤3：根据所述电源网格设计数据基于模式识别技术对数据进行分类,根据分类结果确定电源网格存在的设计缺陷；步骤4：根据所述设计缺陷的复杂度和规模,选择合适的电源网格算法,对所述算法进行训练,根据训练后的算法检测大规模数字集成电路的电源网格设计缺陷。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电子纸的驱动方法、驱动集成电路和显示面板
{Author}: 周满城;袁海江
{Author Address}: 518108 广东省深圳市宝安区石岩街道石龙社区工业二路1号惠科工业园厂房1栋一层至三层、五至七层,6栋七层
{Subsidiary Author}: 惠科股份有限公司
{Date}: 2024-10-11
{Notes}: CN118762658A
{Abstract}: 本申请涉及一种电子纸的驱动方法、驱动集成电路和显示面板,其中,该方法包括：电子纸的驱动集成电路上电,接收到输入信号后,所述驱动集成电路输出与第一帧对应的第一周期的波形,其中,在所述输入信号驱生成所述第一周期的波形过程中,所述第一帧所对应的像素颜色变换过程为由第一颜色变换为第二颜色；所述驱动集成电路输出与第二帧对应的第二周期的波形,其中,在所述输入信号驱生成所述第二周期的波形过程中,所述第二帧所对应的像素颜色变换过程为由第二颜色变换为第一颜色,所述第一帧与所述第二帧为所述驱动集成电路输出的任意相邻两帧。通过本申请,解决了现有技术中电子纸DC不平衡的问题,达到了改善残影的效果。
{Subject}: 1.一种电子纸的驱动方法,其特征在于,包括：电子纸的驱动集成电路上电,接收到输入信号后,所述驱动集成电路输出与第一帧对应的第一周期的波形,其中,在所述输入信号驱生成所述第一周期的波形过程中,所述第一帧所对应的像素颜色变换过程为由第一颜色变换为第二颜色；所述驱动集成电路输出与第二帧对应的第二周期的波形,其中,在所述输入信号驱生成所述第二周期的波形过程中,所述第二帧所对应的像素颜色变换过程为由第二颜色变换为第一颜色,所述第一帧与所述第二帧为所述驱动集成电路输出的任意相邻两帧。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种保护集成电路晶凸块重工的方法
{Author}: 凌坚
{Author Address}: 215000 江苏省苏州市昆山市千灯镇黄浦江南路497号
{Subsidiary Author}: 日月新半导体(昆山)有限公司
{Date}: 2024-10-11
{Notes}: CN118762992A
{Abstract}: 本发明公开了集成电路晶凸块重工技术领域的一种保护集成电路晶凸块重工的方法,包括如下具体步骤：S1：在晶圆表面涂布一层的正性光刻胶,用来保护IC线路；S2：通过电浆轰击去除凸块或柱体表面的光刻胶；S3：蚀刻药液去除凸块或柱体,因为IC线路有光刻胶的保护可以完全避免蚀刻药液对线路的损伤；S4：去除金属阻挡层；S5：通过丙酮去光刻胶,丙酮对IC线路不会造成损伤。本发明所提出的重工方式,可以完全防止重工流程中药液对IC线路及Pad腐蚀,保证重工的安全性,可应用与所有后道凸块封装领域。
{Subject}: 1.一种保护集成电路晶凸块重工的方法,其特征在于：包括如下具体步骤：S1：在晶圆表面涂布一层的正性光刻胶,用来保护IC线路；S2：通过电浆轰击去除凸块或柱体表面的光刻胶；S3：蚀刻药液去除凸块或柱体,因为IC线路有光刻胶的保护可以完全避免蚀刻药液对线路的损伤；S4：去除金属阻挡层；S5：通过丙酮去光刻胶,丙酮对IC线路不会造成损伤。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种静电防护器件和芯片
{Author}: 李晓静;段亚驰;陆芃;杨灿;张栋;高玥鹏;孙一超;高见头;李博
{Author Address}: 100029 北京市朝阳区北土城西路3号
{Subsidiary Author}: 中国科学院微电子研究所
{Date}: 2024-10-11
{Notes}: CN118763086A
{Abstract}: 本发明公开了一种静电防护器件和芯片,涉及半导体技术领域,以提高集成电路对静电放电的防护能力并且减小静电防护器件在芯片中的占用面积。所述静电防护器件用于对集成电路进行静电放电防护,静电防护器件包括：半导体基底；第一泄放结构,位于部分半导体基底内；隔离层,位于半导体基底具有第一泄放结构的一侧表面；隔离层具有间隔设置的第一通孔和第二通孔；第二泄放结构,位于隔离层背离半导体基底的一侧表面；第二泄放结构具有PN结；第二泄放结构通过第一通孔和所述第二通孔与第一泄放结构并联；第二泄放结构的至少部分材料不同于第一泄放结构的材料。所述芯片包括上述的静电防护器件。
{Subject}: 1.一种静电防护器件,用于对集成电路进行静电放电防护,其特征在于,包括：半导体基底；第一泄放结构,位于部分所述半导体基底内；隔离层,位于所述半导体基底具有所述第一泄放结构的一侧表面；所述隔离层具有间隔设置的第一通孔和第二通孔；第二泄放结构,位于所述隔离层背离所述半导体基底的一侧表面；所述第二泄放结构具有PN结；所述第二泄放结构通过所述第一通孔和所述第二通孔与所述第一泄放结构并联；所述第二泄放结构的至少部分材料不同于所述第一泄放结构的材料。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: MEMS麦克风及电子设备
{Author}: 袁兆斌
{Author Address}: 266100 山东省青岛市崂山区科苑纬一路1号青岛国际创新园二期F楼
{Subsidiary Author}: 歌尔微电子股份有限公司
{Date}: 2024-10-11
{Notes}: CN118764792A
{Abstract}: 本发明涉及麦克风技术领域,尤其涉及一种MEMS麦克风及电子设备。该MEMS麦克风包括第一基板、第二基板、不透气防水膜、拾音MEMS芯片、均压件及压阻MEMS芯片,其中第一基板上设有用于接收外界声音信号的进声孔,不透气防水膜盖设于进声孔,不透气防水膜盖设于进声孔,第二基板盖设于第一基板并与第一基板围出声腔,第二基板设有均压孔和第一气压孔,拾音MEMS芯片连接第一基板并与声孔相对设置,压阻MEMS芯片封闭第一气压孔,均压件遮挡均压孔,均压件具有关闭状态和打开状态,用于调节声腔的气压。根据本发明的MEMS麦克风,不透气防水膜提供更为可靠的防水保护,同时,通过控制均压孔的开合来调整内外压力,防止了由于压力不平衡导致的不透气防水膜破裂。
{Subject}: 1.一种MEMS麦克风,其特征在于,包括：第一基板,所述第一基板上设有用于接收外界声音信号的进声孔,不透气防水膜,所述不透气防水膜盖设于所述进声孔；第二基板,所述第二基板盖设于所述第一基板并与所述第一基板围出声腔,所述第二基板设有均压孔和第一气压孔,所述第一气压孔和所述均压孔均与所述声腔相连通；拾音MEMS芯片,所述拾音MEMS芯片设于所述声腔内,所述拾音MEMS芯片连接所述第一基板并与所述声孔相对设置；压阻MEMS芯片,所述压阻MEMS芯片封闭所述第一气压孔；均压件,所述均压件与所述均压孔相对设置并遮挡所述均压孔,所述均压件具有关闭状态和打开状态,所述均压件与所述压阻MEMS芯片电连接,所述均压件根据所述压阻MEMS芯片测量的压力值在所述关闭状态和所述打开状态之间切换。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种照明装置
{Author}: 谢云;潘登
{Author Address}: 518000 广东省深圳市宝安区福海街道和平社区重庆路美盛工业园B栋厂房301、401(在深圳市宝安区福海街道和平社区重庆路美盛工业园主厂房5楼设有经营场所从事经营活动)
{Subsidiary Author}: 深圳市德尔尚科技有限公司
{Date}: 2024-10-08
{Notes}: CN118746112A
{Abstract}: 本申请公开了一种照明装置；包括灯具和遥控器,灯具包括支架、主控组件、第一照明组件和第二照明组件,第一照明组件和第二照明组件均包括光源板,第一照明组件和/或第二照明组件还包括电池和侧控电路板,侧控电路板与光源板电连接,用于控制第一照明组件和/或第二照明组件的运行；以使第一照明组件和/或第二照明组件可脱离主控组件而单独进行照明；本申请第一照明组件和/或第二照明组件进行单独使用,由此即可灵活的根据不同的场景,来选择第一照明组件和/或第二照明组件是与主控组件连接一起使用,还是独立使用。
{Subject}: 1.一种照明装置,其特征在于,包括灯具和遥控器,所述灯具包括支架、主控组件、第一照明组件和第二照明组件,所述主控组件设置在所述支架上,可相对于所述支架转动；所述第一照明组件和第二照明组件分别设置在所述主控组件的两侧,并与所述主控组件可拆卸连接,所述主控组件用于控制所述第一照明组件和第二照明组件的运行,所述遥控器与所述主控组件通信连接,以借由所述主控组件控制所述第一照明组件和第二照明组件的运行；所述第一照明组件和第二照明组件均包括光源板,所述第一照明组件和/或第二照明组件还包括电池和侧控电路板,所述电池与所述主控组件和侧控组件电连接,所述侧控电路板与所述光源板电连接,用于控制所述第一照明组件和/或第二照明组件的运行；以使所述第一照明组件和/或第二照明组件可脱离所述主控组件而单独进行照明。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 适用于平面集成电路工艺的毫米波太赫兹介质端射阵天线
{Author}: 毛燕飞;朱春耕;鄂世举;阚君武;王淑云
{Author Address}: 321000 浙江省金华市婺城区迎宾大道688号
{Subsidiary Author}: 浙江师范大学
{Date}: 2024-10-08
{Notes}: CN118748322A
{Abstract}: 本申请公开了一种适用于平面集成电路工艺的毫米波太赫兹介质端射阵天线,涉及射频电路技术领域。天线包括：天线主体、微带线、基片集成波导、第一过渡金属板以及第二过渡金属板；其中,基片集成波导包括上层金属板、底层金属板以及上层金属板和底层金属板之间的介质层；上层金属板两侧分别通过多个金属化过孔与底层金属板两侧相连接；上层金属板和底层金属板分别与天线主体的上表面和下表面连接；微带线的一端与上层金属板远离天线主体一边连接；第一过渡金属板与第二过渡金属板对称设置在微带线与上层金属板连接处。本申请可有效提高太赫兹发射机阵列系统天线增益和半功率宽度,结构简单,适用于高输出功率毫米波太赫兹集成电路发射机阵列系统。
{Subject}: 1.一种适用于平面集成电路工艺的毫米波太赫兹介质端射阵天线,其特征在于,包括：天线主体、微带线、基片集成波导、第一过渡金属板以及第二过渡金属板；所述基片集成波导包括上层金属板、底层金属板以及所述上层金属板和所述底层金属板之间的介质层；所述上层金属板与所述底层金属板平行设置；所述上层金属板与所述底层金属板均为矩形；所述上层金属板面积小于所述底层金属板面积；所述上层金属板两侧分别通过多个金属化过孔与所述底层金属板两侧相连接；所述上层金属板和所述底层金属板分别与所述天线主体的上表面和下表面连接,且所述上层金属板与所述天线主体的上表面位于同一水平面,所述底层金属板与所述天线主体的下表面位于同一水平面；从所述天线主体与所述基片集成波导连接的左侧面至所述天线主体远离所述基片集成波导的右侧面,宽度逐渐减小；所述微带线与所述上层金属板位于同一水平面,且所述微带线位于所述上层金属板的横向轴对称线上；所述微带线的一端与所述上层金属板远离所述天线主体的一边连接；所述微带线的另一端与信号源连接,用于为毫米波太赫兹介质端射阵天线进行馈电；所述第一过渡金属板形状为直角三角形；所述第二过渡金属板与所述第一过渡金属板形状相同；所述第一过渡金属板与所述第二过渡金属板均与所述上层金属板位于同一水平面；所述第一过渡金属板与所述第二过渡金属板对称设置在所述微带线与所述上层金属板的连接处；所述第一过渡金属板和所述第二过渡金属板各自的第一直角边与所述上层金属板连接,各自的第二直角边与所述微带线连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路的半导体芯片测试装置
{Author}: 刘加香;刘加行;徐标
{Author Address}: 230000 安徽省合肥市经济技术开发区丹霞路与莲花路交叉口莲花智谷创业园414室
{Subsidiary Author}: 合肥市猎凯科技服务有限公司
{Date}: 2024-10-01
{Notes}: CN118731654A
{Abstract}: 本发明属于半导体芯片测试技术领域,尤其为一种用于集成电路的半导体芯片测试装置,包括底座以及通过支撑板水平安装在底座上方的顶板,所述底座、支撑板与顶板之间形成测试区,所述测试区内设置有上料位、提升位、夹持位和测试位；装置还包括测试器本体、水平移载机构、顶升机构和拉升及夹持装置。本发明能够将待测半导体芯片本体自上料位连续移载至测试位上,满足测试设备既定的测试行程需求,同时解决了现有的测试装置不能实现待测芯片的自动上、下料与夹持的问题,自动化程度高,运行稳定、可靠,避免在测试过程中人为造成的待测芯片损坏,保证了测试过程的稳定性和可靠性以及测试结果的准确性。
{Subject}: 1.一种用于集成电路的半导体芯片测试装置,包括底座(100)以及通过支撑板(200)水平安装在底座(100)上方的顶板(300),所述底座(100)、支撑板(200)与顶板(300)之间形成测试区(400),所述测试区(400)内设置有上料位、提升位、夹持位和测试位,其特征在于：所述用于集成电路的半导体芯片测试装置还包括：测试器本体(500),固定安装于顶板(300)底部对应测试位的正上方位置,所述测试器本体(500)用于对移载至测试位上的待测半导体芯片本体(600)进行测试；水平移载机构(700)和顶升机构(800),所述水平移载机构(700)设置在底座(100)上,所述顶升机构(800)搭载于水平移载机构(700)上,所述顶升机构(800)用于定位盛放待测半导体芯片本体(600),所述水平移载机构(700)用于将放置在顶升机构(800)上的半导体芯片本体(600)水平移载至提升位上,所述顶升机构(800)用于将处于提升位上的半导体芯片本体(600)顶升至夹持位上；拉升及夹持装置(900),设置在顶板(300)上,所述拉升及夹持装置(900)用于自动夹持处于夹持位上的半导体芯片本体(600),并将该半导体芯片本体(600)提升至测试位上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电池通讯组件、载具的电池通讯方法、电池以及载具
{Author}: 崔浩;傅翔;顾佳英;贾锋涛;王大丽
{Author Address}: 241006 安徽省芜湖市经济技术开发区长春路8号
{Subsidiary Author}: 奇瑞汽车股份有限公司
{Date}: 2024-10-01
{Notes}: CN118738608A
{Abstract}: 本申请是关于一种电池通讯组件,电池通讯组件中包括电池通讯端模块以及插接器线束模块；电池通讯端模块中包括CAN物理层单元、SBC控制单元以及终端电阻；电池通讯端模块与插接器线束模块相连；CAN物理层单元中的第一引脚和第二引脚对应的信号线分别定义为低电平信号线以及高电平信号线；CAN物理层单元与插接器线束模块相连；CAN物理层单元支持至少两种通信协议；插接器线束模块与载具的CAN网络连接；终端电阻中包含第三引脚和第四引脚；终端电阻通过第三引脚和第四引脚对应的信号线与CAN物理层单元的信号线并联；SBC控制单元中的第五引脚对应的信号线定义为低电平唤醒信号线；SBC控制单元与载具的电池唤醒电路相连。
{Subject}: 1.一种电池通讯组件,其特征在于,所述电池通讯组件中包括电池通讯端模块以及插接器线束模块；所述插接器线束模块绑定在载具上；所述电池通讯端模块绑定在与所述载具对应的电池上；所述电池通讯端模块中包括CAN物理层单元、SBC控制单元以及终端电阻；所述电池通讯端模块与所述插接器线束模块相连；所述CAN物理层单元包含第一引脚和第二引脚,所述第一引脚和所述第二引脚对应的信号线分别定义为低电平信号线以及高电平信号线；所述CAN物理层单元通过所述第一引脚和所述第二引脚对应的信号线与所述插接器线束模块相连；所述CAN物理层单元支持至少两种通信协议；所述插接器线束模块与所述载具的CAN网络连接,用于传递所述CAN物理层单元以及所述载具的CAN网络之间的信号；所述终端电阻包含第三引脚和第四引脚；所述终端电阻通过所述第三引脚和所述第四引脚对应的信号线与所述CAN 物理层单元的信号线并联；所述SBC控制单元包含第五引脚,所述第五引脚对应的信号线定义为低电平唤醒信号线；所述SBC控制单元通过所述第五引脚对应的信号线与所述载具的电池唤醒电路相连；所述电池唤醒电路用于向所述SBC控制单元发送低电平唤醒信号,所述低电平唤醒信号用于唤醒所述SBC控制单元；所述SBC控制单元用于为所述电池通讯端模块供电。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种低翘曲耐湿热环氧塑封料及其制备方法和应用
{Author}: 伍得;曾卡;廖述杭;苏峻兴
{Author Address}: 436070 湖北省鄂州市葛店开发区高新三路光谷联合科技城C3-1栋
{Subsidiary Author}: 湖北三选科技有限公司
{Date}: 2024-10-01
{Notes}: CN118725514A
{Abstract}: 本发明提供了一种低翘曲耐湿热环氧塑封料及其制备方法和应用,环氧塑封料以重量份数计包括以下组分：环氧单体10～15份,酚醛环氧树脂5～10份,固化剂10～20份,活性稀释剂1～5份,促进剂0.1～0.5份,二氧化硅100～200份,着色剂0.1～0.5份,偶联剂0.1～1份,高性能纳米填充颗粒5～15份,抗水解剂0.1～1份；其中,所述环氧单体包括萘酚型环氧树脂和脂环族环氧树脂中的至少一种。本发明通过二氧化硅和高性能纳米填充颗粒降低环氧塑封料的吸水率,阻止环境中的水分进入环氧塑封料的内部,并结合抗水解剂,消耗少量进入环氧塑封料内部的水气,进而从整体上提高环氧塑封料的耐湿热性,同时也降低了环氧塑封料固化后的翘曲。
{Subject}: 1.一种低翘曲耐湿热环氧塑封料,其特征在于,以重量份数计,所述环氧塑封料包括以下组分：环氧单体10～15份,酚醛环氧树脂5～10份,固化剂10～20份,活性稀释剂1～5份,促进剂0.1～0.5份,二氧化硅100～200份,着色剂0.1～0.5份,偶联剂0.1～1份,高性能纳米填充颗粒5～15份,抗水解剂0.1～1份；其中,所述环氧单体包括萘酚型环氧树脂和脂环族环氧树脂中的至少一种。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路器件及其制作方法
{Author}: 陆洋
{Author Address}: 215000 江苏省苏州市自由贸易试验区苏州片区苏州工业园区苏虹东路183号10幢2-073室
{Subsidiary Author}: 海光信息技术(苏州)有限公司
{Date}: 2024-10-01
{Notes}: CN118737988A
{Abstract}: 本申请的实施例公开了一种集成电路器件及其制作方法,涉及半导体封装技术领域,能够有效提高集成电路的散热能力。集成电路器件包括：封装基板、转接板、第一芯片以及散热盖；其中,封装基板包括衬底和形成在衬底的第一侧的第一导电层和散热层；转接板连接在封装基板的第一侧,转接板上形成有再布线层和导电连接件,再布线层通过导电连接件与封装基板上的第一导电层相连接；第一芯片连接在转接板的第一侧,并与转接板上的再布线层相连；其中,转接板的第一侧为转接板背离封装基板的一侧；散热盖连接在封装基板的第一侧；转接板及第一芯片位于散热盖内；散热层与散热盖相连接。本发明适用于半导体封装场景。
{Subject}: 1.一种集成电路器件,其特征在于,包括：封装基板,所述封装基板包括衬底和形成在所述衬底的第一侧的第一导电层和散热层；转接板,所述转接板连接在所述封装基板的第一侧,所述转接板上形成有再布线层和导电连接件,所述再布线层通过所述导电连接件与所述封装基板上的所述第一导电层相连接；第一芯片,所述第一芯片连接在所述转接板的第一侧,并与所述转接板上的所述再布线层相连；其中,所述转接板的第一侧为所述转接板背离所述封装基板的一侧；散热盖,所述散热盖连接在所述封装基板的第一侧；所述转接板及所述第一芯片位于所述散热盖内；所述散热层与所述散热盖相连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电容式触控面板的补偿电路
{Author}: 卢泓谕
{Author Address}: 230088 安徽省合肥市高新区创新大道2800号创新产业园二期J2A栋19层1901室
{Subsidiary Author}: 合肥创发微电子有限公司
{Date}: 2024-10-01
{Notes}: CN118484105B
{Abstract}: 本发明提供一种电容式触控面板的补偿电路,其包含：模拟前端电路电连接触控面板,触控面板具有第一偏差值,模拟前端电路包含：第一电容,第一电容具有第二偏差值；模拟数字转换电路,其电连接该模拟前端电路,并将第一偏差值转换为第一数字偏差值以及将第二偏差值转换为第二数字偏差值；数字逻辑接口电连接该模拟数字转换电路,数字逻辑接口更包含：第一补偿单元,其用以补偿第一偏差值；以及第二补偿单元,其用以补偿第二偏差值。因此补偿触控面板内的互电容以及集成电路内部的模拟前端电路的电容,以消除单元变异所带来的触控误差。
{Subject}: 1.一种电容式触控面板的补偿电路,其特征在于,该补偿电路包含：一模拟前端电路,其电连接一触控面板,该触控面板具有一第一偏差值,该模拟前端电路包含：一第一电容,该第一电容具有一第二偏差值；一模拟数字转换电路,其电连接该模拟前端电路,并将该第一偏差值转换为一第一数字偏差值以及将该第二偏差值转换为一第二数字偏差值；以及一数字逻辑接口,其电连接该模拟数字转换电路,该数字逻辑接口更包含：一第一补偿单元,其用以补偿该第一数字偏差值；以及一第二补偿单元,其用以补偿该第二数字偏差值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于多智能体的集成电路设计方法、装置、设备及介质
{Author}: 张赟;黄强;彭吉生
{Author Address}: 100020 北京市朝阳区北辰东路8号3号楼四层401室
{Subsidiary Author}: 北京思凌科半导体技术有限公司;广州微思元半导体技术有限公司
{Date}: 2024-10-01
{Notes}: CN118535132B
{Abstract}: 本申请公开了基于多智能体的集成电路设计方法、装置、设备及介质,涉及集成电路设计技术领域,方法包括：利用产品经理响应于流程指令,根据功能定义文本生成集成电路的功能描述文件；利用芯片架构师根据功能描述文件生成集成电路的技术规格书,将集成电路划分为多个模块电路；利用模块设计工程师根据技术规格书生成各个模块电路的模块规格书,根据各个模块规格书生成对应模块电路的数字设计代码；利用模块验证工程师根据各个模块规格书验证对应模块电路的数字设计代码的功能和参数；利用系统设计工程师将验证通过的数字设计代码根据技术规格书进行拼接,得到集成电路的数字设计总代码。通过多智能体协同工作,提高了设计代码的设计效率和质量。
{Subject}: 1.一种基于多智能体的集成电路设计方法,其特征在于,所述方法包括以下步骤：利用产品经理响应于流程指令,根据待设计的集成电路的功能定义文本生成所述集成电路的功能描述文件；利用芯片架构师根据所述功能描述文件生成所述集成电路的技术规格书,并将所述集成电路划分为多个模块电路；利用模块设计工程师根据所述技术规格书生成各个所述模块电路对应的模块规格书,并根据各个所述模块规格书生成对应所述模块电路的数字设计代码；利用所述模块设计工程师根据各个所述模块规格书生成对应所述模块电路的数字设计代码,包括以下步骤：利用所述模块设计工程师根据各个所述模块规格书确定对应所述的模块电路的功能、设计目标以及在所述集成电路中的位置；利用所述模块设计工程师根据所述功能、设计目标以及在所述集成电路中的位置生成对应所述模块电路的工作原理文本；利用所述模块设计工程师根据各个所述工作原理文本生成对应所述模块电路的数字设计代码；利用模块验证工程师根据各个所述模块规格书验证对应所述模块电路的数字设计代码的功能和参数；利用系统设计工程师将验证通过的各个所述数字设计代码根据所述技术规格书进行拼接,得到所述集成电路的数字设计总代码；所述利用系统设计工程师将验证通过的各个所述数字设计代码根据所述技术规格书进行拼接,得到所述集成电路的数字设计总代码,包括以下步骤：利用所述系统设计工程师根据所述技术规格书确定验证通过的各个所述模块电路的接口信号、类型以及时序；利用所述系统设计工程师根据所述接口信号、类型以及时序生成顶层代码；利用所述系统设计工程师根据所述顶层代码将各个所述模块电路的数字设计代码进行拼接,得到所述集成电路的数字设计总代码；其中,所述产品经理、所述芯片架构师、所述模块设计工程师、所述模块验证工程师以及所述系统设计工程师均为智能体；在所述利用系统设计工程师将验证通过的各个所述模块根据所述技术规格书电路进行连接,得到所述集成电路的数字设计总代码之后,所述方法还包括以下步骤：利用系统验证工程师根据所述技术规格书验证所述集成电路的功能和参数；其中,所述系统验证工程师为智能体；所述系统验证工程师用于：验证系统级别的代码验证,根据所述集成电路的所述技术规格书生成的数字设计验证代码并进行验证；深入理解技术规格书,了解所述集成电路的整体功能,明确验证目标,确定需要验证的功能和参数后,针对各个功能生成所述集成电路整体的所述数字设计验证代码,并对所述系统设计工程师的设计进行功能验证,即执行验证代码,分析验证结果,功能覆盖率检查,并完成所述系统设计工程师的验证报告。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种使用GPU加速集成电路测试的方法
{Author}: 李维繁星;张春霞;李北印;沈红星;王超群
{Author Address}: 215500 江苏省苏州市常熟市碧溪街道通港路58号10幢
{Subsidiary Author}: 弘润半导体(苏州)有限公司
{Date}: 2024-10-01
{Notes}: CN118569162B
{Abstract}: 本发明公开了一种使用GPU加速集成电路测试的方法,涉及电子设备技术领域,包括,通过将集成电路设计的CAD文件导入HFSS和Icepak,实现了从设计图纸到仿真环境的无缝转化,构建电磁场和热场的仿真模型,减少了物理原型制作和测试的成本与时间,利用CUDA技术识别仿真任务中的并行化部分,并对其进行任务分解与并行执行,加快了仿真计算的速度,部署深度学习算法自动优化仿真参数,避免了人为因素导致的误差,创建电磁场和热场的双向耦合仿真项目,实时并行执行两场的计算,在仿真层面实现了电磁与热效应的紧密集成。
{Subject}: 1.一种使用GPU加速集成电路测试的方法,其特征在于：包括,将集成电路设计的CAD文件导入HFSS和Icepak,在HFSS和Icepak中分别构建电磁场和热场仿真模型并进行初步仿真；利用CUDA识别初步仿真可并行化部分,进行任务分解并执行并行策略；部署深度学习算法自动优化仿真参数,预测下一阶段最佳仿真状态；创建电磁场和热场的双向耦合仿真项目,实时并行执行电磁场和热场的仿真计算,分析耦合解与预测结果的差异做出调整决策；建立电磁场模型并进行初步仿真是指将导入至HFSS中的CAD文件,转化电路布局为三维几何模型,应用材料库中的相应属性至各组件,设置辐射边界条件,配置电源和信号源,模拟实际工作状态,采用麦克斯韦方程组描述电磁场分布,表达式为：,其中,是向量场的旋度,E是电场强度,是偏导数,B是磁感应强度,t是时间变量,H是磁场强度,J是电流密度,D是电位移,是电荷密度；基于麦克斯韦方程组的解,通过仿真结果计算电磁场中的损耗功率密度,将这部分功率转化为热源密度,表达式为：,其中,Q是热源密度,I是电流,R是电阻率,是电导率;建立热场模型并进行初步仿真是指基于电磁场仿真结果,提取电路中各元件的功率损耗数据作为热源,在热源编辑界面,精确放置热源于对应元件位置,设置自然对流边界条件应用热传导方程计算热场分布,表达式为：,其中,k为热导率,T是温度；从HFSS中导出电磁场仿真结果,基于麦克斯韦方程组求解,通过仿真结果计算电磁场中的损耗功率密度,将损耗功率转换为热能后量化为热源加入热传导方程；在热传导模块中,根据计算的热源分布更新热源项,根据热场仿真结果,计算温度分布；调整材料的温度依赖性参数,将更新后的材料属性反馈到HFSS电磁模块,重新求解电磁场仿真,形成动态初步仿真循环；利用CUDA识别初步仿真可并行化部分,进行任务分解并执行并行策略是指对电磁场与热场仿真的具体任务进行特征识别,根据仿真任务特征,评估哪些部分易于并行化并编写CUDA代码,具体如下：明确仿真任务的目标,识别电磁场与热场仿真在计算上相互独立且可以被分割的任务,将整个仿真过程细分成多个小任务；所述识别电磁场与热场仿真在计算上相互独立且可以被分割的任务是指通过绘制仿真流程图、数据流图和依赖图明确各个计算步骤,识别出哪些步骤可以独立执行,分析任务间的依赖关系,找出无依赖的任务；针对每个分解出的任务,评估是否适合并行处理并制定策略；基于制定的策略,使用CUDA编程语言编写代码,实现数据的并行加载、任务分配、计算以及结果的合并；利用CUDA的流功能,安排并行任务的执行顺序；收集并行处理后的各个任务结果,进行数据汇总和结果融合；对比并行化前后的仿真效率和准确性,根据评估结果对并行策略进行调整,达到最优的仿真性能；所述CAD文件包括电路布局图、材料类型及属性表、电源和信号源配置；所述材料类型包括电磁属性的介电常数、电导率,以及热属性的热导率、比热容、材料密度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路包装管挤塑牵制设备及其方法
{Author}: 程本政;宫瑞;夏朝辉
{Author Address}: 232000 安徽省淮南市山南新区高新产业园二期5号楼501
{Subsidiary Author}: 安徽创瑞电子有限公司
{Date}: 2024-10-01
{Notes}: CN118721667A
{Abstract}: 本发明涉及挤塑牵引机技术领域,提供了一种集成电路包装管挤塑牵制设备及其方法,包括牵制机,所述牵制机底部设有机台和控制箱,所述机台上方设有皮带,所述皮带上设置有驱动件,所述牵制机上安装有将皮带和驱动件支撑的支撑部件,所述支撑部件包括；通过设置支撑部件能将皮带和驱动件进行支撑,从而便于滑套的独立拆除,便于滑套和直线滑杆维护工作进行,同时设置的支撑部件还能灵活折叠,便于收纳和防护,其次在支撑部件上设置清洁部件,清洁部件与支撑部件灵活配合,既不影响支撑部件可靠使用,同时还能对皮带达到清洁效果,清洁部件能在保证清洁效率的同时提升安全性,避免皮带旋转状态下人工擦拭所产生的安全隐患。
{Subject}: 1.一种集成电路包装管挤塑牵制设备,包括牵制机,所述牵制机底部设有机台和控制箱,所述机台上方设有皮带,所述皮带上设置有驱动件,其特征在于,所述牵制机上安装有将皮带和驱动件支撑的支撑部件,所述支撑部件包括：滑座,所述滑座可滑动地设置在机台上；转盘,所述转盘转动安装在滑座上；支撑杆,所述支撑杆铰接在转盘上,且所述支撑杆可在转盘上翻转并通过转盘在滑座上旋转,所述支撑杆上固定安装有清洁部件,所述清洁部件包括：固定架,所述固定架固定在支撑杆上；安装架,所述安装架固定在固定架上；滚刷,所述滚刷转动安装在安装架上,所述支撑杆垂直站立后滚刷位于两条皮带之间且均与其相互接触,所述固定架上固定有输出端与滚刷连接的清洁电机,所述控制箱滑动设置在机台中,所述机台与控制箱之间设有带动控制箱水平滑动的防护机构,所述防护机构包括；挡板,所述挡板垂直滑动在机台中,且所述控制箱错开配合。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种适用于集成电路芯片加工的封装覆膜装置
{Author}: 胡伟;王朝阳;陈公平;徐纹芊
{Author Address}: 215123 江苏省苏州市中国(江苏)自由贸易试验区苏州片区苏州工业园区新发路29号万龙大厦11楼1108室
{Subsidiary Author}: 苏州中科安源信息技术有限公司
{Date}: 2024-10-01
{Notes}: CN118737909A
{Abstract}: 本发明涉及集成电路芯片生产技术领域,特别涉及一种适用于集成电路芯片加工的封装覆膜装置,包括工作台,所述工作台的内部安装有运输机,所述运输机的顶部安装有芯片本体,所述工作台的顶部固定连接有龙门架,所述龙门架的外侧固定连接有控制器,所述龙门架的外侧固定安装有覆膜机构,所述龙门架的外侧固定连接有除尘机构,所述龙门架的外侧固定连接有调节机构,覆膜机构包括材料箱,所述材料箱的外侧固定连接有刻度板,所述材料箱的顶部卡接有进料板,所述材料箱的底部固定连接有软管,本发明结构简单,使用方便,能够在对芯片进行覆膜之前对其表面的灰尘进行清理,同时能够对不同大小的芯片进行定位处理。
{Subject}: 1.一种适用于集成电路芯片加工的封装覆膜装置,包括工作台(1),其特征在于：所述工作台(1)的内部安装有运输机(2),所述运输机(2)的顶部安装有芯片本体(3),所述工作台(1)的顶部固定连接有龙门架(4),所述龙门架(4)的外侧固定连接有控制器(5),所述龙门架(4)的外侧固定安装有覆膜机构(6),所述龙门架(4)的外侧固定连接有除尘机构(7),所述龙门架(4)的外侧固定连接有调节机构(8)。覆膜机构(6)包括材料箱(61),所述材料箱(61)的外侧固定连接有刻度板(62),所述材料箱(61)的顶部卡接有进料板(63),所述材料箱(61)的底部固定连接有软管(64),所述软管(64)的底部固定连接有抽取泵(65),所述抽取泵(65)的底部固定连接有涂料管(66)。除尘机构(7)包括电动伸缩杆(71),所述电动伸缩杆(71)的底部固定连接有推动杆(72),所述推动杆(72)的外侧固定连接有移动杆(73),所述移动杆(73)的外侧固定连接有挤压弹簧(74),所述挤压弹簧(74)的外侧固定连接有挤压块(75),所述龙门架(4)的外侧固定连接有U型板(76),所述U型板(76)的外侧固定连接有电源箱(77),所述电源箱(77)的外侧固定连接有开关(78),所述U型板(76)的外侧固定连接有连接杆(79),所述连接杆(79)的底部固定连接有吸尘箱(710)。调节机构(8)包括螺纹管(81),所述螺纹管(81)的内部螺纹连接有螺杆(82),所述螺杆(82)的外侧固定连接有固定杆(83),所述龙门架(4)的内侧固定连接有压缩弹簧(84),所述压缩弹簧(84)的外侧固定连接有定位板(85)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种多路芯片电源的延时通断控制电路及电子设备
{Author}: 李子晓;范志永;张涛;滕莉;王宇光;陈力
{Author Address}: 100044 北京市海淀区首都体育馆南路1号
{Subsidiary Author}: 公安部第一研究所
{Date}: 2024-10-01
{Notes}: CN118740130A
{Abstract}: 本发明公开了一种多路芯片电源的延时通断控制电路及电子设备。该延时通断控制电路包括延时控制单元、至少一个第一开关控制单元和/或第二开关控制单元；其中：延时控制单元的多个输出端分别与第一开关控制单元、第二开关控制单元的控制端对应连接；第一开关控制单元的输入端与负电压源连接,输出端与第一集成电路芯片的电源端连接；第二开关控制单元的输入端与正电压源连接,输出端与第二集成电路芯片的电源端连接；延时控制单元用于控制第一开关控制单元和第二开关控制单元的工作状态,并为第一集成电路芯片和第二集成电路芯片提供准确的通断电延时控制。
{Subject}: 1.一种多路芯片电源的延时通断控制电路,其特征在于包括延时控制单元、至少一个第一开关控制单元和/或第二开关控制单元；其中,所述延时控制单元的多个输出端分别与所述第一开关控制单元、所述第二开关控制单元的控制端对应连接；所述第一开关控制单元的输入端与负电压源连接,输出端与第一集成电路芯片的电源端连接；所述第二开关控制单元的输入端与正电压源连接,输出端与第二集成电路芯片的电源端连接；所述延时控制单元用于控制所述第一开关控制单元和所述第二开关控制单元的工作状态,并为所述第一集成电路芯片和所述第二集成电路芯片提供通断电延时控制；所述第一开关控制单元用于实现所述第一集成电路芯片供电电源的接通或断开；所述第二开关控制单元用于实现所述第二集成电路芯片供电电源的接通或断开；所述第一集成电路芯片的供电电源为负电压源；所述第二集成电路芯片的供电电源为正电压源。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种便于存储通讯信息的集成电路通讯装置
{Author}: 李文智;操弯;张铖;陈秋;刘诗
{Author Address}: 430000 湖北省武汉市武汉东湖新技术开发区滨湖路26号SAGE技术研发中心2栋10层01、02室A096
{Subsidiary Author}: 湖北下一城网络科技有限公司
{Date}: 2024-10-01
{Notes}: CN118741916A
{Abstract}: 本发明提供一种便于存储通讯信息的集成电路通讯装置,包括装置本体,所述装置本体包括底座,所述底座上固定安装有支撑座,所述支撑座的顶部活动安装有活动板,所述底座上开有开槽,所述开槽的内部活动安装有活动座。该一种便于存储通讯信息的集成电路通讯装置,支撑管为底座提供支撑力,使底座进行悬空安装,后期支撑管通过螺纹座在限位槽的内部旋转,旋转一方面控制螺纹柱上升的高度,另外控制支撑管底部从底座露出的长度,对底座安装的高度进行调整,活动板通过螺纹柱实现高度调整,活动板升起后可对天线的边侧进行遮挡防护,避免外部碰撞力造成天线的损坏。
{Subject}: 1.一种便于存储通讯信息的集成电路通讯装置,包括装置本体,其特征在于：所述装置本体包括底座(1),所述底座(1)上固定安装有支撑座(2),所述支撑座(2)的顶部活动安装有活动板(3),所述底座(1)上开有开槽(6),所述开槽(6)的内部活动安装有活动座(9),所述活动座(9)之间活动安装有通讯本体(11),所述活动座(9)的一侧活动安装有固定板(7),所述固定板(7)与活动座(9)之间活动安装有活动柱(10),所述固定板(7)上开有固定孔(8),所述通讯本体(11)的顶部固定安装有天线(12)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种饼干自动化冷却保鲜封装设备及封装工艺
{Author}: 刘明月;陈强;陈文俊;林庭庭;李学锋;李静;林志平
{Author Address}: 515549 广东省揭阳市揭东区锡场镇锡西村工业区38号
{Subsidiary Author}: 广东汇巢食品实业有限公司
{Date}: 2024-09-27
{Notes}: CN118701373A
{Abstract}: 本发明公开了一种饼干自动化冷却保鲜封装设备及封装工艺,包括冷却箱、封闭箱以及传动连接于封闭箱内部的输送皮带,所述输送皮带用于输送待装罐的罐体进入封闭箱,所述封闭箱顶面的一侧设置有进料筒,且进料筒的顶端与冷却箱的一侧相连通,所述封闭箱的顶面设置有储存筒,本发明涉及食品工业化加工与智能制造装备技术领域。本发明通过对封闭箱内部进行充氮从而使得罐体内部储存有氮气,继而通过罐盖上料机构的设置,能够使得罐盖自动上料并实现后续罐体顶面的自动封装,无需人员手动将罐盖压紧在罐体顶面,大大减轻了人员的劳动力,自动化操作,加快了罐盖与罐体之间的封装速度,避免饼干暴露在外部环境,提高了后续饼干的保鲜度。
{Subject}: 1.一种饼干自动化冷却保鲜封装设备,包括冷却箱(15)、封闭箱(1)以及传动连接于封闭箱(1)内部的输送皮带(2),所述输送皮带(2)用于输送待装罐的罐体进入封闭箱(1),其特征在于：所述封闭箱(1)顶面的一侧设置有进料筒(4),且进料筒(4)的顶端与冷却箱(15)的一侧相连通,所述封闭箱(1)的顶面设置有储存筒(5),且储存筒(5)的内部放置有若干个罐盖(20),所述封闭箱(1)内壁的背面固定设置有纵向电动滑轨(10),且纵向电动滑轨(10)的表面通过滑动块(7)设置有罐盖上料机构(8)；所述罐盖上料机构(8)包括固定设置于滑动块(7)正面的环形吸附盒(81),且环形吸附盒(81)顶面的一侧连通有抽气管(82),所述环形吸附盒(81)的内壁开设有吸附孔,所述环形吸附盒(81)的底面固定设置有环形板(83),且环形板(83)的表面转动设置有活动环(84),所述环形板(83)的内部滑动设置有支撑板(85),所述环形吸附盒(81)的一侧设置有用于驱动活动环(84)进行转动的控制部。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 外围驱动电路模组、显示屏组件及电子设备
{Author}: 周满城;袁海江
{Author Address}: 518101 广东省深圳市宝安区石岩街道石龙社区工业二路1号惠科工业园厂房1栋一层至三层、五至七层,6栋七层
{Subsidiary Author}: 惠科股份有限公司
{Date}: 2024-09-27
{Notes}: CN118711523A
{Abstract}: 本申请提供一种外围驱动电路模组、显示屏组件及电子设备。外围驱动电路模组包括时序控制电路及数据驱动集成电路；时序控制电路包括：编码子电路,用于将并行的第一灰阶数据和预设编码数据进行编码处理,以得到第一编码数据；其中,第一灰阶数据中连续相同的数字的个数为第一数目,第一编码数据中连续相同的数字的为第二数目,其中,第二数目小于第一数目；第一转换子电路,将第一编码数据转换成串行且差分的第二编码数据；数据驱动集成电路包括：第一数据接收子电路,用于将第二编码数据转换成并行的第三编码数据；及解码子电路,用于将第三编码数据和预设解码数据进行解码处理,以得到第二灰阶数据,其中,第二灰阶数据用于驱动显示面板。
{Subject}: 1.一种外围驱动电路模组,其特征在于,所述外围驱动电路模组包括时序控制电路及数据驱动集成电路；所述时序控制电路包括：编码子电路,用于将并行的第一灰阶数据和预设编码数据进行编码处理,以得到第一编码数据；其中,第一灰阶数据中连续相同的数字的个数为第一数目,第一编码数据中连续相同的数字的为第二数目,其中,第二数目小于所述第一数目；及第一转换子电路,与所述编码子电路电连接,用于将所述第一编码数据转换成串行且差分的第二编码数据；所述数据驱动集成电路包括：第一数据接收子电路,与所述第一转换子电路电连接,用于将第二编码数据转换成并行的第三编码数据；及解码子电路,与所述第一数据接收子电路电连接,用于将所述第三编码数据和预设解码数据进行解码处理,以得到第二灰阶数据,其中,所述第二灰阶数据用于驱动显示面板。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种具备单输入口的测试修调电路
{Author}: 古鸽;胡鹏
{Author Address}: 610095 四川省成都市自由贸易试验区成都高新区益州大道北段777号1栋2单元5层501号
{Subsidiary Author}: 成都裕芯科技有限公司
{Date}: 2024-09-27
{Notes}: CN118713657A
{Abstract}: 本发明公开了一种具备单输入口的测试修调电路,所述测试修调电路包括识别电路、寄存器和锁存器。所述测试修调电路包括第一电路、第二电路、第三电路、第四电路和第五电路,所述第一电路输入端仅有一个输入接口,实现测试码及烧调码的输入,所述第一电路输出端与第三电路、第四电路、第五电路输入端相连接,所述第三电路、第四电路输出端与第五电路输入端相连接,所述第五电路输出端与待修调模块相连接；本发明提出的单输入端口测试修调电路,只需利用集成电路成品的一个端口,实现对集成电路成品修调,提高了电路的集成度,降低了电路的测试难度,适用于没有标准通讯口,端口较少,但版本繁多,精度较高的集成芯片。
{Subject}: 1.一种单输入口的测试修调电路,用于测试修调待修调模块,所述测试修调电路包括识别电路、寄存器和锁存器,其特征在于,所述测试修调电路包括第一电路、第二电路、第三电路、第四电路和第五电路,所述第一电路输入端仅有一个输入接口,实现测试码及烧调码的输入,所述第一电路输出端与第三电路、第四电路、第五电路输入端相连接,所述第三电路、第四电路输出端与第五电路输入端相连接,所述第五电路输出端与待修调模块相连接；所述第一电路实现烧调完成和烧调使能的识别,所述第二电路实现复位信号的识别,所述第三电路实现脉宽的识别,所述第五电路实现烧调码寄存功能,所述第六电路实现地址位烧调码解码以及烧调使能开关功能；通过第一电路、第二电路、第三电路、第四电路和第五电路配合以实现通过单管脚对集成电路成品修调。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种粮仓粮食籽粒水分的自动化检测设备
{Author}: 张久超;辛俊明;董平原;陆鸿雁;刘高杰;王浩
{Author Address}: 476000 河南省商丘市平原路老干校院内
{Subsidiary Author}: 商丘市久超粮油机械有限公司
{Date}: 2024-09-27
{Notes}: CN118706675A
{Abstract}: 本发明公开了一种粮仓粮食籽粒水分的自动化检测设备,包括检测部,检测部包括进料机构、检测机构和出料机构,所述检测机构位于所述进料机构和出料机构之间,且所述进料机构位于所述检测机构的上部,所述进料机构和所述出料机构的开口朝向相反。本发明当壳体向下运动时,导向尾翼的长条滑块受到一定的阻力在移动方向形成减少阻力的倾斜面,在稳定下移方向的同时减少阻力,当壳体向上移动时长条滑块改变方向减少阻力；同时所述钻头可设置呈能够上下翻转的,当钻头驱动机翻转时,从而使钻头每个组成部分向下滑动,在每部分的内部设置有限位块,当钻头改变转动的方向后,便于整个壳体的取出,使用方便,增大工作效率。
{Subject}: 1.一种粮仓粮食籽粒水分的自动化检测设备,包括壳体,其特征在于,所述壳体的上部设置有连接线以及以连接线为中心阵列设置的若干个导向尾翼,所述壳体的下部设置有钻头；所述壳体的内部包括：控制部,所述控制部设置在所述壳体的上半部,且所述控制部用于控制检测部；检测部,所述检测部靠近所述控制部设置,且所述检测部位于所述控制部和驱动所述钻头的钻头驱动机之间,所述检测部包括进料机构、检测机构和出料机构,所述检测机构位于所述进料机构和出料机构之间,且所述进料机构位于所述检测机构的上部,所述进料机构和所述出料机构的开口朝向相反。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电子纸屏幕的信息显示方法、装置、设备及介质
{Author}: 李彦辰;聂晓峰;赵洋;赵建国;侯世国
{Author Address}: 314031 浙江省嘉兴市秀洲区康和路1288号嘉兴光伏科创园1号楼1层裙楼和4层、5号楼7层
{Subsidiary Author}: 汉朔科技股份有限公司
{Date}: 2024-09-27
{Notes}: CN118711536A
{Abstract}: 本发明公开了一种电子纸屏幕的信息显示方法、装置、设备及介质,涉及屏幕显示技术领域。具体实现方案为：获取待显示图像；根据所述待显示图像,生成至少一个刷新指令,不同刷新指令异步执行；针对各所述刷新指令,在预设的多个颜色类型对应驱动波形中,选择并加载所述刷新指令对应的驱动波形；执行各所述刷新指令,并根据各所述刷新指令对应的驱动波形,在所述电子纸屏幕上显示相应颜色信息。本发明实施例增加电子纸屏幕的显示颜色的数量,以及降低电子纸屏幕的刷新功耗。
{Subject}: 1.一种电子纸屏幕的信息显示方法,其特征在于,所述方法包括：获取待显示图像；根据所述待显示图像,生成至少一个刷新指令,不同刷新指令异步执行；针对各所述刷新指令,在预设的多个颜色类型对应驱动波形中,选择并加载所述刷新指令对应的驱动波形；执行各所述刷新指令,并根据各所述刷新指令对应的驱动波形,在所述电子纸屏幕上显示相应颜色信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种大功率厚膜三维堆叠电源模块及装置
{Author}: 吴志辉;华明;刘静;朱永亮;封心歌;夏爱清
{Author Address}: 210039 江苏省南京市雨花台区国睿路8号
{Subsidiary Author}: 中国电子科技集团公司第十四研究所
{Date}: 2024-09-27
{Notes}: CN118714774A
{Abstract}: 本发明属于集成电源技术领域,公开了一种大功率厚膜三维堆叠电源模块及装置。该大功率厚膜三维堆叠电源模块包括金属壳体、下层LTCC基板、上层LTCC基板、上层LTCC基板表贴器件、下层LTCC基板正面表贴器件、下层LTCC基板背面表贴器件。本发明解决了目前厚膜混合集成电路电源模块常用的单层平铺式布局、器件仅能单层布局的问题,改善输出功率大的混合集成电源模块的大壳体密闭性差、基板与壳体热失配风险增大、壳体形变增加、空间利用率不高等问题,使其在大功率场合,按功能和器件热耗大小分区,设计多层立体构架,解决高功耗器件的散热问题,以实现高功率、高密度电源模块的设计,有利于电源模块尺寸的减小。
{Subject}: 1.一种大功率厚膜三维堆叠电源模块,其特征在于：包括金属壳体、下层LTCC基板、上层LTCC基板、上层LTCC基板表贴器件、下层LTCC基板正面表贴器件；下层LTCC基板固定于金属壳体的内侧底部,上层LTCC基板固定于下层LTCC基板上；下层LTCC基板双面布局,金属壳体的背面部分挖空,对应挖空部分,下层LTCC基板背面放置下层LTCC基板背面表贴器件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种封装屏蔽结构及其封装工艺
{Author}: 谭小春
{Author Address}: 230094 安徽省合肥市高新区习友路3699号
{Subsidiary Author}: 合肥矽迈微电子科技有限公司
{Date}: 2024-09-27
{Notes}: CN118431203B
{Abstract}: 本发明公开了一种封装屏蔽结构及其封装工艺,包括封装体,还包括有：半导体芯片,所述半导体芯片包封在封装体内部；内屏蔽罩,所述封装体外侧面底部设置有连接柱,所述内屏蔽罩设置在封装体的外表面,且下表面与连接柱连接为一体,所述内屏蔽罩通过连接柱与封装体底部的接地焊盘电性连接后接地；外屏蔽罩,所述外屏蔽罩通过中间的间隔层设置在内屏蔽罩的外表面；所述内屏蔽罩和外屏蔽罩分别屏蔽电场和磁场,本发明两层屏蔽罩分别屏蔽电场和磁场,屏蔽效果更好,两层屏蔽罩之间设置间隔层,构成内外两屏蔽层的阻隔中断,加强屏蔽效果的同时,内外屏蔽罩与间隔层接触,应力挤压被缓冲,结构更加稳定可靠。
{Subject}: 1.一种封装屏蔽结构的封装方法,其特征在于,包括以下步骤：贴装包封步骤：在载板上设置包封层,包封层内部包封有连接柱以及两个靠近的连接柱之间填充的中间体,还包封有布线层,半导体芯片与布线层电性连接,继续将半导体芯片包封为封装体,贴装包封步骤中还包括初次包封步骤和继续包封步骤,所述初次包封步骤中,在载板上均匀电镀导电凸块和连接柱,并在两个靠近的连接柱之间填充中间体,初次包封并研磨暴露出导电凸块顶面；所述继续包封步骤中,在包封面电镀与导电凸块顶面电性连接的布线层,后继续包封并研磨暴露出布线层顶部,贴装的半导体芯片与布线层电性连接；内屏蔽罩形成步骤：垂直切割中间体和连接柱上方对应的包封料,直至暴露出中间体和连接柱的顶面,形成电镀槽 A,在电镀槽 A 侧面和包封料顶面电镀内屏蔽罩,内屏蔽罩的底部与连接柱电镀连接,形成每个封装体的包裹屏蔽,包封料包封内屏蔽罩外表面,并填充电镀槽A；外屏蔽罩形成步骤：继续切割中间体上方对应的包封料,直至暴露出中间体部分顶面,形成电镀槽 B,在电镀槽 B 侧面和包封料顶面电镀外屏蔽罩,外屏蔽罩的底部与中间体接触,形成每个内屏蔽罩的包裹屏蔽,内屏蔽罩与外屏蔽罩之间有间隔层；内屏蔽罩和外屏蔽罩分别屏蔽电场和磁场；形成产品单元步骤：将封装体上下倒置在载板上,电镀焊脚和接地焊盘,后去除中间体,形成产品单元,内屏蔽罩通过连接柱与封装体外的接地焊盘电性连接后接地,半导体芯片通过布线层与封装体外焊脚电性连接；连接柱的厚度＞内屏蔽罩厚度,外屏蔽罩高度+连接柱高度≥内屏蔽罩高度；外屏蔽罩和内屏蔽罩上均设置有延伸部,延伸部为凹槽或凸起,外屏蔽罩顶面的凸起为外屏蔽罩平面垂直向下凸起,内屏蔽罩顶面的凹槽为内屏蔽罩平面垂直向下凹槽,内屏蔽罩顶面的凹槽的延伸部与外屏蔽罩顶面的凸起位于同一中轴线上；内屏蔽罩顶面的凹槽的延伸部底部延伸至半导体芯片背面。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路的电压自适应调节电路
{Author}: 柯佳键
{Author Address}: 518000 广东省深圳市龙岗区坪地街道山塘尾村富心路三巷6号
{Subsidiary Author}: 广东科信电子有限公司
{Date}: 2024-09-27
{Notes}: CN118449385B
{Abstract}: 本发明公开了一种集成电路的电压自适应调节电路,涉及电压调节技术领域,包括电源模块,用于供电；第一调节模块,用于进行逆变和隔离变压调节；第二调节模块,用于进行高频变压处理,并将处理后的电能传输给输出处理模块或输出模块；输出处理模块,用于进行整流滤波和电能叠加处理；功率调节模块,用于对输出处理模块输出的电能进行功率调节；模式控制模块,用于设定工作阈值并检测第一调节模块提供的最高电压和最低电压与工作阈值的大小关系,继而控制第二调节模块的供电状态；智能控制模块,用于信号接收和模块控制；输出模块,用于电能接收。本发明集成电路的电压自适应调节电路可自动满足输出模块的用电需求,满足所需的更宽的电压范围。
{Subject}: 1.一种集成电路的电压自适应调节电路,其特征在于：该集成电路的电压自适应调节电路包括：电源模块,第一调节模块,第二调节模块,智能控制模块,输出处理模块,功率调节模块,模式控制模块和输出模块；所述电源模块,用于接入交流电能并对交流电能进行整流滤波处理,输出第一电能；所述第一调节模块,与所述电源模块和智能控制模块连接,用于接收智能控制模块输出的第一脉冲信号并对第一电能进行逆变调节和隔离变压处理,输出第二电能；所述第二调节模块,与所述智能控制模块、电源模块、输出处理模块、模式控制模块和输出模块连接,用于在接收到智能控制模块输出的第二脉冲信号时,对第一电能进行高频变压处理并输出第三电能,在接收到模式控制模块输出的第一控制信号时,将第三电能传输给输出处理模块,在接收到模式控制模块输出的第二控制信号时,将第三电能传输给输出模块；所述输出处理模块,与所述第一调节模块连接,用于对第二电能进行整流滤波处理并输出第四电能,在接收到第三电能时,将第三电能与第四电能进行叠加处理并输出第五电能；所述功率调节模块,与所述智能控制模块和输出处理模块连接,用于接收智能控制模块输出的第三脉冲信号并对接收的第四电能或第五电能进行功率调节处理,输出第六电能；所述模式控制模块,与所述智能控制模块和功率调节模块连接,用于设定第一比较阈值和第二比较阈值,在接收到智能控制模块输出的第四脉冲信号时,设定工作阈值,在第一比较阈值小于工作阈值时,输出第一控制信号,在第二比较阈值大于工作阈值时,输出第二控制信号,对功率调节模块输出的电压或第二调节模块输出的电压进行采样,并在采样的信号小于工作阈值时,输出第一电平信号；所述智能控制模块,用于输出第四脉冲信号,在未接收到第一控制信号和第二控制信号时,输出第一脉冲信号和第三脉冲信号,在接收到第一控制信号时,同时输出第一脉冲信号、第三脉冲信号和第二脉冲信号,在接收到第二控制信号时,输出第二脉冲信号,并在接收到第一电平信号时,调节第三脉冲信号和第二脉冲信号的占空比；所述输出模块,与所述功率调节模块连接,用于接收第三电能或第六电能并为连接的集成芯片供电；所述第二调节模块包括第一变压器、第一功率管、第二功率管、第三功率管、第一二极管和第二二极管；所述智能控制模块包括第一控制器；所述功率调节模块包括第四功率管、第六二极管、第一电感、第四电容和第七二极管；所述模式控制模块包括第一电源、第一电阻、第二电阻、第一场效应管、第三电阻、第四电阻、第一比较器、第三比较器、第五电阻和第六电阻；所述第一电源连接第一电阻的第一端并通过第三电阻连接第四电阻的一端和第一比较器的反相端,第一电阻的第二端连接第一功率管的漏极、第一比较器的同相端和第三比较器的同相端,第一功率管的源极通过第二电阻连接第四电阻的另一端和地端,第一功率管的栅极连接第一控制器的IO6端,第三比较器的输出端连接第一控制器的IO7端,第三比较器的反相端连接第六电阻的一端并通过第五电阻接地,第六电阻的另一端连接第二二极管的阴极和第七二极管的阴极,第一比较器的输出端连接第二功率管的栅极和第一控制器的IO2端；所述模式控制模块还包括第七电阻、第八电阻和第二比较器；所述第七电阻的一端连接第一电源和第一电阻的第一端,第七电阻的另一端连接第二比较器的同相端并通过第八电阻接地,第二比较器的反相端连接第一电阻的第二端,第二比较器的输出端连接第三功率管的栅极和第一控制器的IO3端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片的可靠性测试评估方法
{Author}: 杜正平;田雨;张宏民;程天鑫
{Author Address}: 610095 四川省成都市高新区新航路18号201栋1单元1层1号
{Subsidiary Author}: 成都赛迪育宏检测技术有限公司
{Date}: 2024-09-27
{Notes}: CN118566697B
{Abstract}: 本发明公开了一种集成电路芯片的可靠性测试评估方法,包括：搭建用于集成电路芯片测试的测试环境,测试环境包括使用环境和应力环境,根据使用环境定义的环境因子搭建试验箱；确定集成电路芯片在使用过程中决定性能的性能指标,遵循单一变量原则,计算环境因子变化条件下的可靠性系数F-1；计算不同应力环境下集成电路芯片的可靠性系数F-2；设置应力环境下集成电路芯片的可靠性系数阈值、使用环境下集成电路芯片的可靠性系数阈值,对集成电路芯片的可靠性等级进行评估。本发明确保准确的筛选出劣质的集成电路芯片,提升集成电路芯片产品质量的筛选效果,为后续集成电路芯片产品生产和质量把控提供数据支撑和依据。
{Subject}: 1.一种集成电路芯片的可靠性测试评估方法,其特征在于,包括：步骤S1：搭建用于集成电路芯片测试的测试环境,测试环境包括使用环境和应力环境,根据使用环境定义的环境因子搭建试验箱,试验箱具有调控其内部温度、湿度环境的功能；步骤S2：确定集成电路芯片在使用过程中决定性能的性能指标,遵循单一变量原则,在试验箱内设置高温、低温和湿度条件下集成电路芯片的使用环境,并获取集成电路芯片在不同使用环境下的性能指标,计算环境因子变化条件下的可靠性系数F-1；步骤S3：对集成电路芯片施加应力,测试集成电路芯片在不同应力梯度下的变形情况以及性能指标波动情况,计算不同应力环境下集成电路芯片的可靠性系数F-2；步骤S4：设置应力环境下集成电路芯片的可靠性系数阈值、使用环境下集成电路芯片的可靠性系数阈值；若且,则集成电路芯片的可靠性为最高等级；若且或且,则集成电路芯片的可靠性为中间等级；若且,则集成电路芯片的可靠性为最低级；所述步骤S2包括：步骤S21：确定集成电路芯片在使用过程中决定性能的性能指标,为第n个性能指标的理想值,n为性能指标的编号；步骤S22：取集成电路芯片放入试验箱中,并接入采集性能指标的测试电路系统,将试验箱内的温度和湿度设置成集成电路芯片理想的工作温度和湿度,得到集成电路芯片理想的使用环境下的性能指标；步骤S23：计算集成电路芯片理想的使用环境下的性能指标波动值,,为在理想的使用环境下第n个性能指标的波动值,为理想的使用环境下第n个性能指标；步骤S24：设置每个性能指标的波动阈值,当存在任意一个性能指标波动值,则判定步骤S22取的集成电路芯片存在工艺缺陷,更换新的集成电路芯片,返回步骤S22；否则,进入步骤S25；步骤S25：计算集成电路芯片在理想的使用环境下的稳定性系数f-1；；其中,为第i个性能指标对集成电路芯片性能的影响权重系数,为理想的使用环境下第i个性能指标的波动值,为第i个性能指标的波动阈值,,；步骤S26：设置稳定性系数的阈值f-(阈值),若,则判定步骤S22取的集成电路芯片存在工艺缺陷,更换新的集成电路芯片,返回步骤S22；否则,执行步骤S27,输出稳定性系数f-1作为稳定性系数的参考值；步骤S27：调控试验箱内的温度为集成电路芯片的理想工作温度,将试验箱内的湿度调整为集成电路芯片工作允许的湿度阈值,获取集成电路芯片在湿度阈值条件下的性能指标,s-(n)为第n个湿度阈值条件下的性能指标；步骤S28：计算湿度阈值条件下的性能指标波动值,,并计算集成电路芯片在湿度阈值条件下的稳定性系数f-2；；其中,为湿度阈值条件下第i个性能指标的波动值；当时,取,当时,取实际值；步骤S29：返回步骤S27,调控试验箱内的湿度为集成电路芯片的理想工作湿度,重复步骤S27-S28,分别计算出集成电路芯片工作在最大温度阈值t-1和最小温度阈值t-2条件下的稳定性系数f-3和稳定性系数f-4；根据最大温度阈值t-1和最小温度阈值t-2分别设置试验箱的最大温度值t-(max)和最小温度值t-(min)；,；其中,分别为试验箱内加热部件与内部空间、内部空间与集成电路芯片表面间的导热系数,T-(j)为试验过程中集成电路芯片的发热量,P为集成电路芯片的功耗,为集成电路芯片的热阻；步骤S210：根据稳定性系数f-2、f-3和f-4,以及参考值,计算集成电路芯片工作时在环境因子变化条件下的可靠性系数F-1；所述可靠性系数F-1的计算方法为；；其中,当时,取,当时,取,当时,取,否则取实际值；,为湿度变化对集成电路芯片的可靠性影响权重系数,为高温环境对集成电路芯片的可靠性影响权重系数,为低温环境对集成电路芯片的可靠性影响权重系数。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于芯片自动封装的多物理量协同控制方法
{Author}: 李可;明雪飞;宿磊;宁萌
{Author Address}: 214000 江苏省无锡市滨湖区蠡湖大道1800号
{Subsidiary Author}: 江南大学;中国电子科技集团公司第五十八研究所
{Date}: 2024-09-27
{Notes}: CN118507395B
{Abstract}: 本发明涉及自动化控制技术领域,尤其涉及一种基于芯片自动封装的多物理量协同控制方法。该方法包括以下步骤：获取芯片封装数据并进行多物理场参数化,获得物理场参数集；基于物理场参数集进行有限元失效模式预测,获得失效预测数据；根据失效预测数据进行芯片封装危险结构划分,获得芯片封装危险结构数据；对封装工艺数据进行最低失效风险参数优化,从而获得优化工艺参数集；基于优化工艺参数集进行低维物理参数相对密度计算,从而获得低维物理参数相对密度数据,并进行分析,从而获得种群顺序选择策略；根据种群顺序选择策略以及优化工艺参数集进行群体针对性生产控制策略分析,获得群体生产控制策略。本发明能降低封装过程的风险性。
{Subject}: 1.一种基于芯片自动封装的多物理量协同控制方法,其特征在于,包括以下步骤：步骤S1：获取芯片封装数据,并对芯片封装数据进行物理传感特征提取以及封装工艺特征提取,从而获得封装物理传感数据以及封装工艺数据；根据封装工艺数据对封装物理传感数据进行多物理场参数化,从而获得物理场参数集；步骤S2：基于物理场参数集进行有限元失效模式预测,从而获得失效预测数据；根据失效预测数据进行芯片封装危险结构划分,从而获得芯片封装危险结构数据；步骤S3：基于失效预测数据以及芯片封装危险结构数据对封装工艺数据进行最低失效风险参数优化,从而获得优化工艺参数集；步骤S4：基于优化工艺参数集进行低维物理参数相对密度计算,从而获得低维物理参数相对密度数据,并根据低维物理参数相对密度数据进行物理参数种群策略分析,从而获得种群顺序选择策略；步骤S5：根据种群顺序选择策略以及优化工艺参数集进行群体针对性生产控制策略分析,从而获得群体生产控制策略,并上传至芯片自动封装控制云平台,以执行封装控制任务。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路设计流程中关键数据的提取与展示的方法
{Author}: 马雅威;李庆昌
{Author Address}: 250000 山东省济南市历下区中国(山东)自由贸易试验区济南片区舜华路街道经十路汉峪金谷人工智能大厦7层710
{Subsidiary Author}: 济南日观科技有限公司
{Date}: 2024-09-27
{Notes}: CN118709621A
{Abstract}: 本项发明公开了一种在集成电路设计流程中关键数据的提取与展示的方法,涉及集成电路设计技术领域。在验证集成电路设计流程时采用本发明简单通用的数据定义格式,并基于此格式对集成电路设计流程中产生的关键数据进行提取、展示和分析,并生成直观的表格、图表和图片显示给用户。在验证集成电路设计流程时,因为电路规模庞大,会导致整个验证过程非常漫长,如何有效的发现错误,定位错误就显得尤为重要。这其中通过对关键数据的提取和分析就能很好的方便用户进行排错和优化,进一步弥补了工程师的经验不足,提升设计效率。本发明中的方法帮助用户更好的发现和解决问题,既提高电路设计的准确性,也极大的节省了时间成本和人工成本。
{Subject}: 1.一种集成电路设计流程中关键数据的提取与展示的方法,其特征在于,包括使用标准通用的json数据定义关键数据的提取格式和显示模板；使用字符串匹配算法,根据用户定义的格式从日志文件中提取数据,支持通配符和忽略符；最后根据定义的模板,采用绘图算法,以表格、折线图或柱状图的方式展示芯片设计流程中各节点模块的关键信息；针对芯片设计流程中不同节点对应的数据内容并不相同,使用不同节点可配置不同的数据提取格式,且同时支持文本和压缩格式的日志文件；若用户想忽略该节点的数据,则不用配置任何提取信息,系统会认为该节点不需要提取数据,在数据提取过程中直接跳过该节点；对关键数据的展示同样也是使用json数据格式进行设置,按照用户定义的顺序进行结果展示；每种数据中都包含类型和名称两个固定属性,类型包括图片、表格、折线图和柱状图,名称由用户自定义。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路失效边界处理方法及装置、电子设备、介质
{Author}: 潘仲豪
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区环湖西二路888号C楼
{Subsidiary Author}: 上海超捷芯软科技有限公司
{Date}: 2024-09-27
{Notes}: CN118468772B
{Abstract}: 本申请提供一种集成电路失效边界处理方法及装置、电子设备、介质,应用于集成电路设计、可靠性评估技术领域,其中将初始的工艺偏差变量初步筛选为相关变量向量和非相关变量向量,并针对所述相关变量向量和所述非相关变量向量进行随机采样,以及将随机采样所得数据构成第一矩阵,并进行电路仿真,基于电路仿真得到的数据集进行交叉验证,在交叉验证中筛选出关键变量向量,最后基于关键变量向量建立二次规划模型,通过全局优化寻找出失效边界。因此,通过变量筛选和交叉验证,能够缩小工艺偏差变量维度,使得基于关键变量建立二次模型的失效边界搜索具有很高的效率,所需计算资源和成本低,保证了集成电路可靠性评估精度。
{Subject}: 1.一种集成电路失效边界处理方法,其特征在于,包括：将初始的工艺偏差变量初步筛选为相关变量向量和非相关变量向量,其中相关变量为与指定电路性能指标相关的工艺偏差变量,非相关变量为除相关变量外的其他工艺偏差变量；针对所述相关变量向量和所述非相关变量向量进行随机采样,并将随机采样所得数据构成第一矩阵,并基于第一矩阵进行电路仿真和将仿真得到的电路性能向量构成第一数据集；基于所述第一数据集进行交叉验证,并在交叉验证中筛选出关键变量向量,其中所述关键变量为在交叉验证中,交叉验证的回归系数向量中的非零项在所述相关变量向量中所对应的工艺偏差变量；基于所述关键变量向量建立二次规划模型,并通过全局优化寻找出失效边界,其中失效边界上的点用于表征集成电路在不失效情况下所具有最差性能的工艺偏差点。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种自平衡式抗静电晶圆载具
{Author}: 王黎明
{Author Address}: 226600 江苏省南通市海安经济技术开发区康华路55号
{Subsidiary Author}: 江苏晟驰微电子有限公司
{Date}: 2024-09-27
{Notes}: CN118412307B
{Abstract}: 本发明公开了一种自平衡式抗静电晶圆载具,本发明涉及晶圆载具技术领域,包括撑板、一号动杆、撑底、放置盒和平衡模块,所述撑板的顶部安装有一号动杆,所述一号动杆的输出端通过转环安装有撑底,所述撑底的顶部安装有放置盒,所述放置盒为中间分裂移动式,所述撑板的顶部安装有平衡模块,所述放置盒的内壁安装有一号抗静电块。本发明通过安装有左偏移状态时集成电路处理板控制一号动杆启动,同时水平传感器继续检测实时偏移状态数据与偏移数据库进行对比,直至水平传感器回复正常状态,右偏移状态时集成电路处理板控制二号动杆启动,同时水平传感器继续检测实时偏移状态数据与偏移数据库进行对比,直至水平传感器回复正常状态。
{Subject}: 1.一种自平衡式抗静电晶圆载具,包括撑板(1)、一号动杆(2)、撑底(3)、放置盒(4)和平衡模块,其特征在于：所述撑板(1)的顶部安装有一号动杆(2),所述一号动杆(2)的输出端通过转环安装有撑底(3),所述撑底(3)的顶部安装有放置盒(4),所述放置盒(4)为中间分裂移动式,所述撑板(1)的顶部安装有平衡模块,所述放置盒(4)的内壁安装有一号抗静电块(9)；所述平衡模块包括二号动杆(35)、水平传感器(6)、控制箱(8),所述二号动杆(35)位于撑板(1)的顶部,且二号动杆(35)的输出端通过转环与撑底(3)的底部连接,水平传感器(6)位于撑底(3)的底部,控制箱(8)位于撑板(1)的顶部,控制箱(8)内安装有集成电路处理板,所述二号动杆(35)与集成电路处理板电性连接,所述一号动杆(2)与集成电路处理板电性连接,所述水平传感器(6)与集成电路处理板电性连接,水平传感器(6)能检测出撑底(3)的实时偏移状态数据,集成电路处理板内置水平传感器(6)偏移数据库。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体电容结构及其制造方法
{Author}: 田武;李宁
{Author Address}: 310020 浙江省杭州市钱塘新区义蓬街道江东大道3899号709-7号
{Subsidiary Author}: 杭州积海半导体有限公司
{Date}: 2024-09-24
{Notes}: CN118431304B
{Abstract}: 本发明提供了一种半导体电容结构及其制造方法,其中半导体电容结构包括：衬底,衬底电性连接于低电位端；浅沟槽隔离结构,设置在衬底上；隧穿氧化层,设置在衬底上；浮栅层,设置在隧穿氧化层上,且浮栅层与浅沟槽隔离结构的侧壁连接,其中浮栅层电性连接于高电位端,衬底和浮栅层之间具有第一电势差,并于隧穿氧化层中形成第一电容；隔离层,覆盖在浮栅层上和浅沟槽隔离结构上；以及控制栅层,设置在隔离层上,控制栅层电性连接于低电位端,其中控制栅层和浮栅层之间具有第二电势差,并于隔离层中形成第二电容。本发明提供了一种半导体电容结构及其制造方法,应用于集成电路中,能够兼顾集成电路对小占用面积、大电容值和高器件可靠性的要求。
{Subject}: 1.一种半导体电容结构,其特征在于,包括：衬底,所述衬底电性连接于低电位端；浅沟槽隔离结构,设置在所述衬底上；隧穿氧化层,设置在所述衬底上；浮栅层,设置在所述隧穿氧化层上,且所述浮栅层与所述浅沟槽隔离结构的侧壁连接,其中所述浮栅层电性连接于高电位端,所述衬底和所述浮栅层之间具有第一电势差,并于所述隧穿氧化层中形成第一电容,所述浮栅层的表面与所述浅沟槽隔离结构的表面之间具有高度差,且所述浅沟槽隔离结构的表面高于所述隧穿氧化层,其中所述浅沟槽隔离结构的表面低于所述浮栅层的表面,其中所述半导体电容结构包括第一沟槽,所述第一沟槽穿过所述浮栅层,与所述浅沟槽隔离结构的表面连接；隔离层,覆盖在所述浮栅层上和所述浅沟槽隔离结构上；以及控制栅层,设置在所述隔离层上,所述控制栅层电性连接于低电位端,其中所述控制栅层和所述浮栅层之间具有第二电势差,并于所述隔离层中形成第二电容。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: IO二级热插拔规格测试方法及系统
{Author}: 杨喜成;蒋成志;彭祥吉
{Author Address}: 518000 广东省深圳市南山区粤海街道高新区社区高新南一道015号国微研发大楼401
{Subsidiary Author}: 深圳市紫光同创电子有限公司
{Date}: 2024-09-24
{Notes}: CN118688610A
{Abstract}: 本发明提出一种IO二级热插拔规格测试方法及系统,该方法包括：待测器件、辅助器件和比较器,待测器件的IO通过总线与辅助器件的第一IO连接,待测器件的IO通过上拉电阻与第一电源连接,待测器件的IO与比较器的第一输入端连接,比较器的第二输入端与阈值电压连接,比较器的输出端与辅助器件的第二IO连接,其中：根据测试类型,确定待测器件和辅助器件的电源状态；控制第一IO输出高电平；读取第二IO的电平；根据第二IO的电平,调整上拉电阻的阻值,重复上述步骤,直到调整后的第二IO的电平发生转变,得到上拉电阻临界值。本发明主要目的在于提供一种IO二级热插拔规格测试方法,以适应现有集成电路芯片的IO热插拔测试。
{Subject}: 1.一种IO二级热插拔规格测试方法,其特征在于,包括待测器件、辅助器件和比较器,所述待测器件的IO通过总线与所述辅助器件的第一IO连接,所述待测器件的IO通过上拉电阻与第一电源连接,所述待测器件的IO与所述比较器的第一输入端连接,所述比较器的第二输入端与阈值电压连接,所述比较器的输出端与所述辅助器件的第二IO连接,其中：根据测试类型,确定所述待测器件和所述辅助器件的电源状态；控制所述第一IO输出高电平；读取所述第二IO的电平；根据所述第二IO的电平,调整所述上拉电阻的阻值,重复上述步骤,直到调整后的第二IO的电平发生转变,得到上拉电阻临界值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种评测集成电路的方法及系统
{Author}: 陈鑫加;郭壮辉;郭壮波
{Author Address}: 518000 广东省深圳市福田区振华路中航苑鼎诚大厦2505
{Subsidiary Author}: 深圳成德广营科技有限公司
{Date}: 2024-09-24
{Notes}: CN118690713A
{Abstract}: 本发明涉及一种评测集成电路的方法、系统、装置及储存介质。其中,所述方法包括：获取待评估集成电路的电路拓扑结构和工艺参数；基于所述电路拓扑结构,构建集成电路的等效电路模型；依据当前的工艺参数以及生产环境因素数据,生成多组预测的工艺参数波动数据；将每组预测的工艺参数波动数据应用于所述等效电路模型,进行电路仿真,获得多组性能参数；对所述多组性能参数进行分析,提取关键可靠性特征；基于所提取的关键可靠性特征,计算集成电路的可靠性评分。本方法通过构建等效电路模型和利用工艺参数波动预测模型,能够准确地评估集成电路在不同工艺条件下的性能表现,从而提供可靠性评分,为集成电路的设计和优化提供重要参考。
{Subject}: 1.一种评测集成电路的方法,其特征在于,包括：获取待评估集成电路的电路拓扑结构和工艺参数；基于所述电路拓扑结构,构建集成电路的等效电路模型；依据当前的工艺参数以及生产环境因素数据,使用预先训练的工艺参数波动预测模型,生成多组预测的工艺参数波动数据；将每组预测的工艺参数波动数据应用于所述等效电路模型,进行电路仿真,获得多组性能参数；对所述多组性能参数进行分析,提取关键可靠性特征；基于所提取的关键可靠性特征,计算集成电路的可靠性评分。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路芯片的测试工装
{Author}: 鲍博;吕淑琴;任利军
{Author Address}: 226299 江苏省南通市启东市启睿产业园15、21号楼物业(世纪大道2099号)
{Subsidiary Author}: 启东新微智造科技有限公司
{Date}: 2024-09-20
{Notes}: CN118671561A
{Abstract}: 本发明涉及测试工装技术领域,尤其涉及一种用于集成电路芯片的测试工装,包括箱体,所述箱体内开设有测试腔,所述测试腔内水平转动安装有螺纹杆,所述螺纹杆上螺纹套接有滑板,所述滑板顶部固定安装有放置板,所述箱体侧壁开设有通口；所述放置板上表面对称固定安装有安装板,所述安装板表面固定安装有第一弹簧杆,所述第一弹簧杆的一端固定安装有安装块,所述安装块表面固定安装有第二弹簧杆,所述第二弹簧杆的一端固定安装有夹持板,所述安装块上表面竖直固定安装有立杆。无需人工完成对集成电路芯片的固定和解除固定的繁琐步骤,提高了测试的工作效率。
{Subject}: 1.一种用于集成电路芯片的测试工装,包括箱体(1),其特征在于,所述箱体(1)内开设有测试腔(2),所述测试腔(2)内水平转动安装有螺纹杆(4),所述螺纹杆(4)上螺纹套接有滑板(5),所述滑板(5)顶部固定安装有放置板(6),所述箱体(1)侧壁开设有与测试腔(2)相连通的通口(3),所述通口(3)用于放置板(6)穿出,所述螺纹杆(4)通过驱动组件控制转动,所述测试腔(2)顶壁固定安装有测试机构(16)；所述放置板(6)上表面对称固定安装有安装板(7),所述安装板(7)表面固定安装有第一弹簧杆(8),所述第一弹簧杆(8)的一端固定安装有安装块(9),所述安装块(9)表面固定安装有第二弹簧杆(10),所述第二弹簧杆(10)的一端固定安装有夹持板(11),所述安装块(9)上表面竖直固定安装有立杆(12),所述箱体(1)侧壁开设有两个分别用于两根立杆(12)穿过的穿口(13),所述测试腔(2)顶壁水平开设有两个分别与两个穿口(13)相连通的直槽(14),所述测试腔(2)顶壁开设有两个分别与两个直槽(14)相连通的斜槽(15)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于物联网的集成电路性能监测控制系统及其方法
{Author}: 陈丽娟
{Author Address}: 518100 广东省深圳市龙岗区坪地街道坪东社区西湖塘街18号厂房二401
{Subsidiary Author}: 深圳市鑫岸时代科技有限公司
{Date}: 2024-09-20
{Notes}: CN118671562A
{Abstract}: 本申请涉及物联网技术领域,本申请公开了一种基于物联网的集成电路性能监测控制系统及其方法,包括：集成电路数据采集模块、集成电路数据传输模块、晶圆温度监测分析模块、集成电路电感计算模块、集成电路电容计算模块、异常监测中央处理模块、性能监测模型建立模块,以及实时监测反馈模块,通过传感器单元和控制器单元采集并储存的集成电路性能监测数据,依据计算得出晶圆温度系数、电路电感拓扑系数和电路电容纹波系数判断是否出现异常,并对异常情况进行处理,建立性能监测模型计算得出电路性能安全系数,依据电路性能安全系数,判断是否出现异常,并对异常情况进行调节反馈处理,为故障预警和检测提供了可靠的依据。
{Subject}: 1.一种基于物联网的集成电路性能监测控制系统,其特征在于：包括：集成电路数据采集模块、集成电路数据传输模块、晶圆温度监测分析模块、集成电路电感计算模块、集成电路电容计算模块、异常监测中央处理模块、性能监测模型建立模块,以及实时监测反馈模块；所述集成电路数据采集模块,包括传感器单元和控制器单元,所述传感器单元通过安装传感器采集集成电路性能监测数据,包括晶圆温度参数、电路电感参数和电路电容参数,所述控制器单元接收来自传感器单元的监测数据,进行存储处理；所述集成电路数据传输模块,基于集成电路数据采集模块采集并储存的集成电路性能监测数据,将晶圆温度参数、电路电感参数和电路电容参数分别传输至晶圆温度监测分析模块、集成电路电感计算模块和集成电路电容计算模块；所述晶圆温度监测分析模块,基于集成电路数据传输模块传输的晶圆温度参数,通过温度分析数学模型计算得出晶圆温度系数,并将晶圆温度系数传输至异常监测中央处理模块和性能监测模型建立模块；所述集成电路电感计算模块,基于集成电路数据传输模块传输的电路电感参数,通过拓扑电感分析模型计算得出电路电感拓扑系数,并将电路电感拓扑系数传输至异常监测中央处理模块和性能监测模型建立模块；所述集成电路电容计算模块,基于集成电路数据传输模块传输的电路电容参数,通过电容纹波分析模型计算得出电路电容纹波系数,并将电路电容纹波系数传输至异常监测中央处理模块和性能监测模型建立模块；所述异常监测中央处理模块,接收晶圆温度监测分析模块、集成电路电感计算模块和集成电路电容计算模块传输的晶圆温度系数、电路电感拓扑系数和电路电容纹波系数,判断所述模块监测是否出现异常,并对异常情况进行处理；所述性能监测模型建立模块,基于晶圆温度系数、电路电感拓扑系数和电路电容纹波系数,建立性能监测模型计算得出电路性能安全系数,并将电路性能安全系数传输至实时监测反馈模块；所述实时监测反馈模块,接收性能监测模型建立模块传输的电路性能安全系数,判断是否出现异常,并对异常情况进行调节反馈处理。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 微集成电路检测系统及其检测方法
{Author}: 郭雅佩;陈俊霖
{Author Address}: 中国台湾新竹科学工业园区新竹市力行二路1号
{Subsidiary Author}: 友达光电股份有限公司
{Date}: 2024-09-20
{Notes}: CN118671563A
{Abstract}: 一种微集成电路检测方法,适用于检测面板上的数个微集成电路,此检测方法包含：开启面板上以行列排列而成的此些微集成电路；逐列扫描每一列中的此些微集成电路,以取得每一列中的此些微集成电路的总和电流；以及当其中一列的此些微集成电路的总和电流与预设总和电流不相符时,判定此其中一列中的微集成电路的至少一个为异常。
{Subject}: 1.一种微集成电路检测方法,适用于检测一面板上的多个微集成电路,其特征在于,该检测方法包含：开启该面板上以行列排列而成的该多个微集成电路；逐列扫描每一列中的该多个微集成电路,以取得每一列中的该多个微集成电路的一总和电流；以及当其中一列的该多个微集成电路的该总和电流与一预设总和电流不相符时,判定该其中一列中的该多个微集成电路的至少一个为异常。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种大规模集成电路版图密度检查并行处理方法
{Author}: 解志阳;李庆昌
{Author Address}: 250000 山东省济南市历下区中国(山东)自由贸易试验区济南片区舜华路街道经十路汉峪金谷人工智能大厦7层710
{Subsidiary Author}: 济南日观科技有限公司
{Date}: 2024-09-20
{Notes}: CN118673875A
{Abstract}: 本发明公开了一种大规模集成电路版图密度检查并行处理方法,所属的技术领域是集成电路计算机辅助设计领域,尤其是涉及集成电路版图的设计规则检查(DRC)和版图与原理图的一致性检查(LVS)领域。本发明创造性地提出了基于检查范围和窗口并行法,用于解决大规模集成电路版图验证过程中面临检查耗时过长,验证效率低的问题。实际应用中表明,该并行处理方案能够在用户可接受的时间内解决超大规模版图进行密度检查的问题。
{Subject}: 1.一种大规模集成电路版图密度检查并行处理方法,其特征在于：包括检查范围并发处理：密度检查可能存在多个检查范围,如果存在多个检查范围,使用多线程并发检查,最后汇总所有检查范围的输出结果,作为密度检查的结果；具体步骤为：(1) 集成电路版图的设计规则检查软件DRC中,根据密度校验的规则和集成电路数据,获得检查范围；(2) 如果存在多个检查范围,则使用线程进行并发处理：开启线程池,将检查范围平均分配到不同的线程中进行处理；(3) 每个线程只处理被分配到的搜索范围,并做如下处理；按照检查规则的参数,将检查范围划分成窗口；遍历处理每个窗口,计算出窗口中的密度表达式的结果,保存密度表达式结果,并校验密度表达式结果是否满足密度约束条件；(4) 全部线程处理完成后,获得全部窗口中的密度值、是否满足密度约束条件；(5) 如果规则中要求进行密度梯度检查,则通过相邻窗口之间的密度,计算出密度梯度,并校验密度梯度是否满足密度梯度约束条件；(6) 遍历窗口的检查结果,输出同时满足密度约束条件和密度梯度约束条件的窗口；一个检查范围可能包含大量的窗口；在检查范围的处理中,并发处理窗口；具体步骤为；(1) 根据检查范围、窗口的大小、窗口的移动步长、边缘处理方式划分出窗口；(2) 将窗口平均分配到线程中,每个线程中处理分配给本线程的窗口；(3) 每个窗口处理中,计算出密度表达式的结果,判断是否符合密度约束条件,并记录密度表达式结果和密度约束条件校验结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种录像机及数据处理方法
{Author}: 刘伟;邵占
{Author Address}: 310051 浙江省杭州市滨江区阡陌路555号
{Subsidiary Author}: 杭州海康威视数字技术股份有限公司
{Date}: 2024-09-20
{Notes}: CN118674611A
{Abstract}: 本申请实施例提供了一种录像机及数据处理方法,涉及数据处理技术领域；其中,一种录像机,包括：主控单元用于响应于目标任务的任务执行指令,基于目标任务的参考信息,确定图像处理单元的任务执行模式,并依次获取目标任务的每一帧图像数据,按照与任务执行模式相匹配的主控单元对应的写入策略,将该帧图像数据写入公共缓存池中的缓存区域,图像处理单元用于响应于主控单元确定出任务执行模式,按照任务执行模式对应的执行策略,依次将每一帧图像数据进行图像处理,得到每一帧图像数据的处理结果,任务执行单元用于依次获取每一帧图像数据的处理结果,基于所获取到的处理结果,执行相应的任务；可见,本方案提高了录像机处理任务的效率。
{Subject}: 1.一种录像机,其特征在于,包括：主控单元、图像处理单元以及任务执行单元；所述主控单元,用于响应于目标任务的任务执行指令,基于所述目标任务的参考信息,确定所述图像处理单元的任务执行模式；以及,依次获取所述目标任务的每一帧图像数据,响应于每当获取到一帧图像数据,按照与所述任务执行模式相匹配的、所述主控单元对应的写入策略,将该帧图像数据写入公共缓存池中的缓存区域；所述参考信息为用于表征所述目标任务的图像数据的数据量的信息；所述图像处理单元,用于响应于所述主控单元确定出任务执行模式,按照所述任务执行模式对应的执行策略,依次将所述主控单元写入到所述公共缓存池的每一帧图像数据进行图像处理,得到每一帧图像数据的处理结果；所述任务执行单元,用于依次获取每一帧图像数据的处理结果,基于所获取到的处理结果,执行相应的任务；其中,所述任务执行模式包括：拷贝模式或省拷贝模式；所述拷贝模式为：通过所述图像处理单元将已写入到公共缓存池中的图像数据预先拷贝到目标内存空间,以使得所述图像处理单元能够即时释放所拷贝图像数据所占用的缓存区域的方式；或者,所述省拷贝模式为：通过所述主控单元多次申请公共缓存池中的缓存区域以进行图像数据缓存,使得等效于所述图像处理单元针对公共缓存池中的缓存区域进行即时释放的方式。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高效散热的集成电路结构及其制备方法
{Author}: 刘阳;薄祥;颉信忠
{Author Address}: 046012 山西省长治市北董新街65号
{Subsidiary Author}: 山西高科华烨电子集团有限公司
{Date}: 2024-09-20
{Notes}: CN118676081A
{Abstract}: 本发明涉及芯片封装技术领域,具体公开了一种高效散热的集成电路结构及其制备方法,包括：BT基板,所述BT基板上设置有若干单元,每个单元均包括设置在所述BT基板正面的金属载体、焊线焊盘和设置在BT基板背面的SMT焊盘、散热片,每个单元还包括设置在所述BT基板内部的若干外导通孔和内导通孔,所述外导通孔用于实现焊线焊盘和SMT焊盘的连通,所述内导通孔用于实现散热片与金属载体的连通,所述散热片上设置有散热纹路；本发明通过BT基板上的导通孔,实现了散热片与基板正面金属载体的连通。这些导通孔就像小小的“桥梁”,将散热片与基板正面的金属载体连接起来,形成了一个连续的散热路径。
{Subject}: 1.一种高效散热的集成电路结构,其特征在于,包括：BT基板(1),所述BT基板(1)上设置有若干单元,每个单元均包括设置在所述BT基板(1)正面的金属载体(2)、焊线焊盘(3)和设置在BT基板(1)背面的SMT焊盘(4)、散热片(5),每个单元还包括设置在所述BT基板(1)内部的若干外导通孔(6)和内导通孔(7),所述外导通孔(6)用于实现焊线焊盘(3)和SMT焊盘(4)的连通,所述内导通孔(7)用于实现散热片(5)与金属载体(2)的连通,所述散热片(5)上设置有散热纹路(13)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种锂电池封装设备及锂电池封装工艺
{Author}: 张君楠;杨爱民;吴振;李成杰;杜志华;杨世春;冯鑫刚;刘光吉;刘永成
{Author Address}: 262700 山东省潍坊市寿光市东城工业园康家尧水村对面
{Subsidiary Author}: 山东威能环保电源科技股份有限公司
{Date}: 2024-09-20
{Notes}: CN118676418A
{Abstract}: 本发明公开了一种锂电池封装设备及锂电池封装工艺,涉及锂电池生产技术领域,包括支撑台,支撑台的顶部安装有第一支架、第二支架,第一支架与第二支架之间设置有夹持机构与挤压出气机构,挤压出气机构自上而下依次包括抽真空组件、热封组件以及辊压组件,辊压组件包括相配合设置的第一辊筒组与第二辊筒组,第一支架上安装有第一动力组,第二支架上安装有第二动力组,第一辊筒组包括限位壳、压辊以及次级动力组,限位壳位于压辊与次级动力组之间,次级动力组与限位壳动力连接。借此,通过第一辊筒组、第二辊筒组相结合对锂电池的两侧进行挤压,迫使锂电池内部的气泡向着气囊方向移动,最终在气囊汇聚,该设计减少了锂电池内部的空气含量。
{Subject}: 1.一种锂电池封装设备,包括支撑台(1),所述支撑台(1)的顶部安装有相对设置的第一支架(11)、第二支架(12),所述第一支架(11)与第二支架(12)之间设置有夹持机构(2)与挤压出气机构,所述夹持机构(2)包括第一夹手(21),所述挤压出气机构自上而下依次包括抽真空组件、热封组件以及辊压组件(5),所述第一夹手(21)位于抽真空组件远离热封组件一侧,其特征在于,所述辊压组件(5)包括相配合设置的第一辊筒组(51)与第二辊筒组(52),所述第一支架(11)上安装有第一动力组(53),所述第二支架(12)上安装有第二动力组(54),所述第一动力组(53)驱动第一辊筒组(51)朝向第二辊筒组(52)移动,所述第二动力组(54)驱动第二辊筒组(52)朝向第一辊筒组(51)移动；所述第一辊筒组(51)包括限位壳(511)、压辊(512)以及次级动力组(55),所述限位壳(511)位于压辊(512)与次级动力组(55)之间,所述次级动力组(55)与限位壳(511)动力连接,所述次级动力组(55)驱动限位壳(511)在竖直方向上移动。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片的混合封装结构
{Author}: 魏永红
{Author Address}: 221212 江苏省徐州市睢宁县双沟镇双塔路与苏杭路交叉口S02厂房
{Subsidiary Author}: 江苏高格芯微电子有限公司
{Date}: 2024-09-20
{Notes}: CN118431172B
{Abstract}: 本发明提供了一种集成电路芯片的混合封装结构,属于半导体加工技术领域,包括上封装组件和引线框架,上封装组件包括上封装板、缓冲压板和限位框,引线框架连接有限位固定板和芯片,还包括：下封装组件,下封装组件包括下封装框,下封装框连接有单向进气阀、插接条和气压传感器；缓冲组件,缓冲组件能够对芯片和下封装框产生的应力进行吸收,以避免造成两者的损坏。该发明有益效果：能够吸收引线框架在振动时冲击力,从而减少应力对芯片的损伤,提高适用性；并可在特定情况下对气囊内部进行快速充气,以保证临时缓冲效果,从而避免在工作过程中由于没能及时检测发现而造成芯片、引线框架或者封装组件的损坏,减少维修成本。
{Subject}: 1.一种集成电路芯片的混合封装结构,包括上封装组件(2)和引线框架(3),所述上封装组件(2)包括上封装板(21)、缓冲压板(22)和限位框(23),所述引线框架(3)连接有限位固定板(31)和芯片(32),其特征在于,还包括：下封装组件(1),所述下封装组件(1)与上封装板(21)卡合连接,所述下封装组件(1)包括下封装框(11),所述下封装框(11)连接有单向进气阀(14)、插接条(15)和气压传感器(18)；缓冲组件(4),所述缓冲组件(4)位于下封装框(11)的内部,所述缓冲组件(4)能够对芯片(32)和下封装框(11)产生的应力进行吸收,以避免造成两者的损坏；所述下封装框(11)的外壁固定连接有端子接片(13),所述下封装框(11)相对两侧内壁与插接条(15)固定连接,所述下封装框(11)的底部开设有储气腔(17),所述储气腔(17)呈圆柱形设置,所述下封装框(11)的底端内壁固定连接有螺纹立筒(4074),所述螺纹立筒(4074)位于储气腔(17)中心轴上方；所述缓冲组件(4)包括主气囊(407)和辅助气囊(401),所述主气囊(407)的上端固定连接有支撑环二(406),所述主气囊(407)固定连接有连通管(405),所述连通管(405)的另一端与辅助气囊(401)固定连接,所述辅助气囊(401)设有四个,四个所述辅助气囊(401)分别关于下封装框(11)两条中心轴线两两对称；所述辅助气囊(401)的上端固定连接有支撑环一(402),所述支撑环一(402)的内侧壁固定连接有固定杆(403),所述固定杆(403)呈三角形分布,所述固定杆(403)固定连接有与对接槽(33)相适配的插接柱(404),所述支撑环一(402)和支撑环二(406)呈波浪状环形设置；所述主气囊(407)的上端内壁固定连接有压杆(4071),所述压杆(4071)的另一端固定连接有三个圆周阵列的切割刀片(4073)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种适用于变电站过程层网络报文的数据压缩实现系统、方法、装置、电子设备以及存储介质
{Author}: 徐征宇;李彦;王峰;朱长银;咸光全
{Author Address}: 211102 江苏省南京市江宁区苏源大道69号
{Subsidiary Author}: 南京南瑞继保电气有限公司;南京南瑞继保工程技术有限公司
{Date}: 2024-09-20
{Notes}: CN118677958A
{Abstract}: 本发明公开并提供一种适用于变电站过程层网络报文的数据压缩实现系统、方法、装置、电子设备以及存储介质,包括基于哈夫曼无损压缩算法的优化改进,以及算法的实际的硬件加速器系统实现；其所述改进实现包含基于聚类分组的字典建立、编码的压缩流实现以及字典频率的动态特征差异检测；其所述系统实现包含算法的硬件系统设计以及字典树的特征差异检测的硬件实现。本发明能够通过算法优化以及硬件加速实现的方式,利用电力过程层网络报文的特征,提升数据的压缩速度,降低系统的总体功耗,优化数据压缩系统的延时与带宽。
{Subject}: 1.一种适用于变电站过程层网络报文的数据压缩实现系统,其特征在于：包括：压缩集成电路以及大容量外部缓存器,所述压缩集成电路,包括：输入通道选择器,所述输入通道选择器的输出端分别与频数统计电路、缓存控制和外部缓存接口控制电路的输入端相连接；所述缓存控制和外部缓存接口控制电路的输出端与大容量外部缓存器的输入端相连接；所述频数统计电路的第一输出端依次与除法器阵列电路、频率差累加器电路相连接,所述频率差累加器电路的输出端与频率差判断电路的第一输入端相连接,所述频率差累加器电路的第二输入端与当前压缩字典的第一输出端相连接,所述频率差判断电路的第一输出端与频数排序电路的第一输入端、粗颗粒分组聚类电路、编码计算电路相连接；所述频数统计电路的第二输出端与频数排序电路的第二输入端相连接,所述频率差判断电路的第二输出端与压缩编码流生成电路的第一输入端相连接,所述编码计算电路的输出端与当前压缩字典的第一输入端相连接,所述当前压缩字典的第二输出端与压缩编码流生成电路的第二输入端相连接,所述大容量外部缓存器的输出端与压缩编码流生成电路的第三输入端相连接,所述压缩编码流生成电路的输出端与输出接口控制单元的输入端相连接；配置控制器的第一端口与所述频率差判断电路的第二输入端相连接,配置控制器的第二端口与所述粗颗粒分组聚类电路的第二输入端相连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路失效边界求解方法及装置、电子设备、介质
{Author}: 潘仲豪
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区环湖西二路888号C楼
{Subsidiary Author}: 上海超捷芯软科技有限公司
{Date}: 2024-09-17
{Notes}: CN118468787B
{Abstract}: 本申请提供一种集成电路失效边界求解方法及装置、电子设备、介质,应用于集成电路设计技术领域,其中：先将集成电路的电路性能表示为工艺偏差变量的二次多项式模型,并构建出二次多项式模型对应的具有二次约束的二次规划问题；然后,将二次规划问题松弛为半正定规划问题；最后,通过半正定规划求解出最优解。通过不对二次规划问题直接求解,而是转换为半正定问题进行求解,不仅能够简化最优解的求解过程,提升求解效率,而且基于半正定求解,能够保证求解到全局最优解,避免了局部最优解的搜索,同样能够简化最优解的求解过程,以及提高了最优解的准确性,保证集成电路设计具有非常好的可靠性。
{Subject}: 1.一种集成电路失效边界求解方法,其特征在于,包括：将集成电路的电路性能表示为工艺偏差变量的二次多项式模型,并构建出二次多项式模型对应的具有二次约束的二次规划问题；将二次规划问题松弛为半正定规划问题；通过半正定规划求解出最优解,其中最优解为在满足电路性能失效的前提下,使工艺偏差的二范数最小化的解,所述最优解用于形成集成电路的失效边界；其中,将二次规划问题松弛为半正定规划问题,包括：先将二次优化问题转换为拉格朗日对偶问题；其中,构建拉格朗日函数如下：以及,对偶函数如下：其中,A-0、A-1、b-0、b-1、c-0、c-1为二次优化问题的常量系数；为A-0+A-1为半正定时的取值；然后应用舒尔补将对偶问题表示为半正定规划问题；其中,将对偶问题表示为如下形式：其中,和为半正定规划问题的两个优化变量；当给定电路性能失效取值,构建的所述二次规划问题为：其中,x为电路性能二次模型中的工艺偏差向量,f-(spec)为已知的电路性能失效取值,二次规划问题的优化目标为确定在满足f(x)=≥f-(spec)条件下的最小距离dist的取值问题；A、b、c为二次规划模型的常量系数,其中A为方阵,大小与工艺偏差向量的长度相同,b为向量,长度与工艺偏差向量的长度相同,c为标量；在转化为半正定规划问题前,将所构建的所述二次规划问题变换为如下形式的二次优化问题：其中,转换前后的常量关系如下：A-0为单位矩阵,b-0为零向量,c-0为0；A-1为-A,b-1为-b,c-1为f-(spec)-c。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于人工智能的数据智能模型训练与硬件加速方法及系统
{Author}: 陈声棉;何新安;郑卫群;肖广;郭文智
{Author Address}: 510000 广东省广州市黄埔区(中新广州知识城)凤凰四路99号自编A栋685房
{Subsidiary Author}: 广州佳新智能科技有限公司
{Date}: 2024-09-17
{Notes}: CN118657186A
{Abstract}: 本发明涉及人工智能领域,具体公开了一种基于人工智能的数据智能模型训练与硬件加速方法,包括：设置原始深度卷积神经网络模型DNN的网络结构；经过首次训练得到卷积神经网络模型；进而进行阶段和类别划分,从而得到块；计算每一个块中各个类别卷积层的滤波器滤波通道大小及剪枝权重；使用剪枝后的智能模型执行推理任务；根据任务类型选择对应的激活函数；并进行量化和知识蒸馏；设计通用硬件加速器,将优化后的深度卷积神经网络模型DNN部署在FPGA中。本发明通过深度卷积神经网络模型DNN的网络结构的构建,设计多种激活函数通用硬件架构,使其在更轻量化的同时,在提高卷积神经网络的表达能力的同时,能够准确提高智能化水平。
{Subject}: 1.一种基于人工智能的数据智能模型训练与硬件加速方法,其特征在于,所述方法包括：步骤S1,设置原始深度卷积神经网络模型DNN的网络结构,权重通过随机取值,初始化原始深度卷积神经网络模型DNN；步骤S2,采集历史任务数据的控制指令及网络参数,输入任务队列,经过首次训练得到网络权值,用于得到首次训练后的卷积神经网络模型；步骤S3,根据各个卷积层的属性共性对首次训练后的卷积神经网络模型DNN的卷积层进行阶段和类别划分,从而得到块；步骤S4,计算每一个块中各个类别卷积层的滤波器滤波通道大小及剪枝权重,通过能够调节滤波通道大小的滤波器,来进行权值的重要性筛选；步骤S5：使用剪枝后的智能模型执行推理任务,当不满足推理任务时,调整滤波通道大小；步骤S6：根据任务类型选择对应的激活函数,对优化后的神经网络模型进行重新训练；步骤S7：对剪枝之后的深度卷积神经网络模型DNN进行量化；步骤S8,对量化后深度卷积神经网络模型DNN的网络结构进行知识蒸馏,并优化；步骤S9,设计通用硬件加速器,其中,所述通用硬件加速器的集成电路由CPU、GPU和现场可编程门阵列FPGA共同构成,线性训练任务由CPU完成,非线性训练任务由GPU完成；步骤S10,将优化后的深度卷积神经网络模型DNN部署在FPGA中；根据优化后的深度卷积神经网络模型DNN和FPGA的资源限制,选择对应的硬件并行化结构,包括计算单元、控制单元和存储单元,将优化后的深度卷积神经网络模型DNN部署在FPGA当中,实现硬件加速。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 煤矿井下钻孔随钻音视频信号采集和实时传输装置及方法
{Author}: 张军;王霄菲;张鹏;赵朋朋;宫浩;岳辉;聂爱兰;王昊星
{Author Address}: 710077 陕西省西安市高新区锦业一路82号
{Subsidiary Author}: 中煤科工西安研究院(集团)有限公司
{Date}: 2024-09-17
{Notes}: CN118653823A
{Abstract}: 本发明提供了一种煤矿井下钻孔随钻音视频信号采集和实时传输装置及方法,该装置包括钻孔随钻音频视频信号采集单元和数据传输单元；钻孔随钻音频视频信号采集单元包括依次连接的信号采集电路、信号调理电路和信号控制电路；数据传输单元包括依次连接的信号传输电缆、信号传输电路、供电电源电路和传输控制电路。本发明的装置能够完成模拟音视频信号采集,模拟制式的视频信号以及模拟音频信号的采集功能。模拟音视频信号采集系统成本较低,功耗较小,具有较好的实用价值。现有技术中很难完成钻孔中音频、视频的同步实时传输,钻孔利用有效性较低,采用模拟音视频信号采集系统可同时采集钻孔内的音视频信号并进行信号实时传输,有效提高了信号的质量,节省了信号传输时间。
{Subject}: 1.一种煤矿井下钻孔随钻音视频信号采集和实时传输装置,其特征在于,该装置包括钻孔随钻音频视频信号采集单元和数据传输单元；所述的钻孔随钻音频视频信号采集单元包括依次连接的信号采集电路、信号调理电路和信号控制电路；所述的数据传输单元包括依次连接的信号传输电缆、信号传输电路、供电电源电路和传输控制电路；所述的信号采集电路包括集成电路U21,集成电路U21的UVT管脚与电阻R23的第一端连接,电阻R23的第二端与运算放大器IC21的第一端连接；所述的信号调理电路包括电阻R33,电阻R33的第二端与电容C32的第一端连接,电容C32的第二端与运算放大器IC31的第二端连接；所述的信号控制电路包括集成电路U41；所述的信号传输电路包括集成电路U51；所述的供电电源电路包括接插件JP61；所述的传输控制电路包括集成电路U71,集成电路U71的OUT1管脚与运算放大器IC71的第一端连接,集成电路U71的OUT2管脚与运算放大器IC71的第二端连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种主控芯片的封装工艺
{Author}: 李锦光;何婉婷;赵春伴
{Author Address}: 523000 广东省东莞市松山湖高新技术产业开发区南山路一号中集智谷4号楼C户
{Subsidiary Author}: 广东全芯半导体有限公司
{Date}: 2024-09-17
{Notes}: CN118658794A
{Abstract}: 本发明公开了一种主控芯片的封装工艺,包括六个步骤,步骤中使用了自动光学检测系统、压力控制系统和自动化控制系统；本发明通过自动光学检测系统、压力控制系统和自动化控制系统配合设备的运用,使得整个封装过程更加自动化和精确化,提高了生产效率和产品质量,降低了人力投入；从基板处理到键合、封装再到最终的质量分析,覆盖了整个封装工艺,为生产提供了系统化的工艺规划；通过自动光学检测系统对键合质量的实时监测和数据记录,结合自动化控制系统对键合过程的实时调整,能够保证产品的质量稳定性,并且方案中还包括了数据记录和报告生成模块,以及质量分析和报告生成步骤,能够提供产品质量的追溯和分析,有利于持续改进和质量控制。
{Subject}: 1.一种主控芯片的封装工艺,其特征在于：包括以下步骤：S1：准备基板材料,对基板材料表面作清洁处理,包括化学清洗、机械抛光,确保材料表面光洁度和平整度符合芯片粘合和键合操作的要求；S2：通过焊接技术将芯片粘合到基板上,其中需要确保良好的机械支撑和导热性能,在粘合过程中,需要精确控制温度、压力和时间,以确保芯片与基板之间的牢固连接；S3：使用金线键合技术,通过金线键合机将金属线连接芯片的引脚与基板上的焊盘；S4：使用封装模具,将封装材料注射到芯片和基板之间,对芯片进行保护和固定；S5：对封装材料进行固化处理,通过热固化使封装材料在固化后能够提供良好的保护和支撑；S6：使用切割设备将封装后的基板切割成单个的封装芯片产品；所述S1中,对基板表面进行化学清洗的具体步骤包括使用有机溶液进行初始清洗,去除表面的油污、灰尘和有机残留物；使用去离子水对基板表面进行冲洗,去除残留的溶剂和离子杂质；使用酸性溶液对基板表面进行酸洗处理,去除金属氧化物和氧化膜,同时改善表面平整度；使用碱性溶液对基板表面进行碱洗处理,以中和酸性残留物,去除表面残留的酸性物质,同时改善表面的化学性质；经过酸洗和碱洗后,使用去离子水对基板表面进行漂洗,去除酸碱溶液的残留物,确保表面的纯净度；所述S1中,为确保基板材料表面的光洁度和平整度,在对基板表面进行化学清洗和机械抛光后,还会使用显微镜对基板表面进行检测和评估；所述S3的金线键合技术中,使用的金线为铝线；所述S3的金线键合技术中,金线键合机能够实现微米级的金线定位和键合操作,同时使用显微镜观察和调整金线的位置,确保金线能够准确地连接芯片的引脚与基板上的焊盘位置；所述S3中,使用自动光学检测系统检测和验证金线键合的质量,对键合点进行高分辨率的成像和检测,确保键合的准确性和可靠性；所述S3中,使用压力控制系统控制键合头对金线和焊盘之间施加的压力,确保键合的稳定性和一致性；所述S3中,使用自动化控制系统控制整个键合过程,包括金线的传送、定位、压合和断线操作。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于复合超材料的集成电路封装密封性检测方法及系统
{Author}: 郭虎;李建伟;王才宝;刘克帅
{Author Address}: 100098 北京市海淀区中关村北大街127-1号1层1218室
{Subsidiary Author}: 北京炎黄国芯科技有限公司
{Date}: 2024-09-17
{Notes}: CN118658800A
{Abstract}: 本发明提供一种基于复合超材料的集成电路封装密封性检测方法及系统,涉及电路检测技术领域,包括：获取待测集成电路封装体进行三维建模,优化超材料结构的拓扑参数和空间排布,建立理论映射模型进行数据驱动校正；生成声学超材料器件,采集内部声场分布数据,进行特征提取,得到多尺度声学特征,构建声学指纹知识库,构建声纹分类深度学习模型并对缺陷进行定性定位和定量表征,得到优化生成对抗网络模型；施加扫频激励信号并采集宽频声场分布数据,进行时频域分析,添加至所述优化生成对抗网络模型中,判断气密性等级和气密性缺陷信息,动态优化声波激励方案和超材料结构参数,进行智能自优化,生成密封性检测报告并进行分布式存储和共识验证。
{Subject}: 1.基于复合超材料的集成电路封装密封性检测方法,其特征在于,包括：获取待测集成电路封装体,根据所述待测集成电路封装体的结构参数和材料属性,通过声学有限元仿真对所述待测集成电路封装体中的密封腔进行三维建模,将预先设置的声学超材料结构添加至所述密封腔的内部和外部表面,优化所述超材料结构的拓扑参数和空间排布,结合声学参数反演算法求解腔体敏感度函数,建立气密性缺陷与密封腔声学特征间的理论映射模型,结合预先设置的生成对抗网络模型进行数据驱动校正；通过材料基因组工程和计算模拟筛选合成多组分梯度超材料并生成声学超材料器件,结合压电传感器阵列采集不同激励下的内部声场分布数据,对所述内部声场分布数据进行特征提取,得到多尺度声学特征,通过主成分分析和独立成分分析进行降维和盲源分离,提取声学指纹信息,通过关联挖掘算法确定缺陷类型与所述声学指纹信息之间的内在关联并构建声学指纹知识库,基于所述声学指纹知识库构建声纹分类深度学习模型并对缺陷进行定性定位和定量表征,结合迁移学习策略将所述声纹分类深度学习模型嵌入至所述生成对抗网络模型中,得到优化生成对抗网络模型；通过宽频声波发生器对所述声学超材料器件施加扫频激励信号并通过压电传感器采集宽频声场分布数据并进行时频域分析,提取相干增强后的气密性缺陷声学指纹特征,将所述气密性缺陷声学指纹特征添加至所述优化生成对抗网络模型中,判断当前封装体的气密性等级和气密性缺陷信息,根据判别结果动态优化声波激励方案和超材料结构参数,结合自适应闭环控制方法进行智能自优化,根据自优化结果生成密封性检测报告并通过区块链技术进行分布式存储和共识验证。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种超高纯电子级双氧水的生产工艺
{Author}: 刘蕊
{Author Address}: 201401 上海市奉贤区肖塘路255弄10号2层
{Subsidiary Author}: 上海顶峰东科化学技术有限公司
{Date}: 2024-09-17
{Notes}: CN118651823A
{Abstract}: 本发明公开了一种超高纯电子级双氧水的生产工艺,所述生产工艺包括如下步骤：将工业级双氧水进行过滤去除水中颗粒杂质,得到预处理双氧水；将预处理双氧水进行稀释、冷却后进行一级膜过滤,再经冷却后进行二级膜过滤,然后,继续冷却后进行三级膜过滤,得到半成品；将半成品依次经过阳离子树脂和阴离子树脂,再经过由阳离子树脂和阴离子树脂组成的混床树脂,然后过滤去除微米和纳米级颗粒,即得超高纯电子级双氧水；本发明生产工艺以工业双氧水为原料,通过特定工艺处理,能够充分去除工业双氧水中的杂质,进而制备得到一种超高纯电子级双氧水,并能够满足集成电路制备过程中的使用要求。
{Subject}: 1.一种超高纯电子级双氧水的生产工艺,其特征在于,包括如下步骤：(a)将工业级双氧水进行过滤去除水中颗粒杂质,得到预处理双氧水；(b)将预处理双氧水进行稀释、冷却后进行一级膜过滤,再经冷却后进行二级膜过滤,然后,继续冷却后进行三级膜过滤,得到半成品；(c)将半成品依次经过阳离子树脂和阴离子树脂,再经过由阳离子树脂和阴离子树脂组成的混床树脂,然后过滤去除微米和纳米级颗粒,即得超高纯电子级双氧水。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: FTTR主设备自适应COMBO PON的系统和方法
{Author}: 上官福义;孙永恒;王力成
{Author Address}: 310000 浙江省杭州市滨江区西兴街道物联网街259号
{Subsidiary Author}: 杭州初灵信息技术股份有限公司
{Date}: 2024-09-17
{Notes}: CN118660245A
{Abstract}: 本发明公开了一种FTTR主设备自适应COMBO PON的系统和方法。FTTR主机同时仅工作在一个模式下,程序通过LOS信号分析OLT类型自动切换相应工作协议模式实现EPON/GPON和10G EPON/10G GPON自适应COMBO PON功能。本发明能够达到实现面向EPON/GPON和10G EPON/10G GPON不同技术类型OLT,FTTR主设备自适应连接,实现兼容并降低成本且易于使用的技术效果。
{Subject}: 1.一种FTTR主设备自适应COMBO PON的系统,其特征在于,包括：FTTR主机和OLT设备,其中,所述FTTR主机包括：PON控制器模块、COMBO切换模块、EPON/GPON驱动模块、EPON/GPONBOSA模块、10G EPON/10G GPON 驱动模块、10G EPON/10G GPON BOSA模块、分光器模块和COMBO PON接口模块,其中,所述PON控制器模块与所述COMBO切换模块连接,用于向所述COMBO切换模块发送控制信号；所述COMBO切换模块分别与所述EPON/GPON驱动模块和所述10G EPON/10G GPON 驱动模块连接,用于根据所述控制信号选择与所述EPON/GPON驱动模块或所述10G EPON/10GGPON 驱动模块连接；所述EPON/GPON驱动模块与所述EPON/GPON BOSA模块连接,用于驱动所述EPON/GPONBOSA模块的EPON/GPON BOSA；所述10G EPON/10G GPON 驱动模块与所述10G EPON/10G GPON BOSA模块连接,用于驱动所述10G EPON/10G GPON BOSA模块的10G EPON/10G GPON BOSA；所述EPON/GPON BOSA模块与所述10G EPON/10G GPON BOSA模块分别与所述分光器模块连接,用于将电信号转换为光信号传输至所述分光器模块；所述分光器模块与所述COMBO PON接口模块连接,用于根据预设分光比将所述EPON/GPON BOSA模块或所述10G EPON/10G GPON BOSA模块传输的光信号传输至所述COMBO PON接口模块；所述COMBO PON接口模块与所述OLT设备连接,用于与所述OLT设备连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于集成电路的半导体自动布局系统
{Author}: 石超;李成明;崔草香;杨少延;刘祥林;朱瑞平;郭柏君;陈兆显;李晓东
{Author Address}: 519000 广东省珠海市横琴新区环岛北路2515号2单元907办公
{Subsidiary Author}: 国鲸科技(广东横琴粤澳深度合作区)有限公司
{Date}: 2024-09-17
{Notes}: CN118657108A
{Abstract}: 本发明提供一种基于集成电路的半导体自动布局系统,涉及自动布局技术领域,其系统包括：获取集成电路设计需求,自动生成集成电路的半导体初始布局；获取集成电路设计约束,对所述半导体初始布局进行布局约束；进行布局区域划分,基于布局区域之间的相关性、集成电路的半导体布局顺序性以及集成电路的半导体布局结构性进行布局优化；进行布局评价,当布局评价合格时,输出所述半导体布局优化结果；有效实现了基于集成电路的半导体自动布局,确保了自动布局质量以及效率。
{Subject}: 1.一种基于集成电路的半导体自动布局系统,其特征在于,包括：初始布局模块,用于获取集成电路设计需求,自动生成集成电路的半导体初始布局；布局约束模块,用于获取集成电路设计约束,对所述半导体初始布局进行布局约束,确定集成电路的半导体约束布局；布局优化模块,用于对所述半导体约束布局进行布局区域划分,基于布局区域之间的相关性、集成电路的半导体布局顺序性以及集成电路的半导体布局结构性进行布局优化,具体包括：布局结构性确定单元,用于对集成电路进行结构划分,确定集成电路的起始结构、中间结构以及结束结构；根据所述起始结构、中间结构以及结束结构的位置数据,对所述布局区域添加对应结构子标签；布局顺序性确定单元,用于划分结构层级并设定结构连接顺序规则,当连接结构处于不同结构层级时,根据起始结构层-中间结构层-结束结构层进行布局区域连接顺序确定；当连接结构处于同一结构层级时,待定结构之间的连接顺序；布局相关性确定单元,用于根据各布局区域的中心位置数据,确定各布局区域之间的直线距离数据；分别提取各布局区域的集成电路器件的特征数据,确定各布局区域特征数据的特征相似度；根据历史特征相似度划分比例结合所述特征相似度量化确定布局区域的特征相似度范围并划分低特征相似度范围、中特征相似度范围以及高特征相似度范围；根据所述特征相似度范围确定所述特征相似度的范围量化校正值,结合所述各布局区域之间的直线距离数据、所述特征相似度计算布局区域的布局相关性量化总值；布局评价模块,用于对所述半导体布局优化结果进行布局评价,当布局评价合格时,输出所述半导体布局优化结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于对称结构的自动侦测和高精度电容电阻抽取方法
{Author}: 陈瑞;孙延辉;韦欣;刘斌;马胜军;袁鹏飞;李世密
{Author Address}: 266071 山东省青岛市市南区延安三路109号华通中联创意产业园B2栋3层
{Subsidiary Author}: 青岛展诚科技有限公司
{Date}: 2024-09-13
{Notes}: CN118643796A
{Abstract}: 本发明提供了基于对称结构的自动侦测和高精度电容电阻抽取方法。涉及集成电路版图技术领域,其方法包括：根据预设版图图形识别技术确定集成电路版图中产生关键传输线的对称结构；进行分金属层局部采样并根据先进工艺建模的影响力以及贡献比进行迭代分析,确定集成电路版图的第一性能参数并进行第一优化；自动应用高精度电阻电容抽取模式,当寄生参数抽取精度不低于预设抽取精度时,抽取第一优化完成的集成电路版图的寄生参数；反馈至版图后仿真进行模拟测试,确定第一优化完成的集成电路版图的第二性能参数并结合所述第一性能参数对集成电路版图进行第二优化；既有效提高版图对称结构的寄生参数抽取精度,又有效反馈优化了集成电路版图。
{Subject}: 1.基于对称结构的自动侦测和高精度电容电阻抽取方法,其特征在于,包括：步骤1：获取集成电路版图并根据预设版图图形识别技术确定集成电路版图中产生关键传输线的对称结构；步骤2：对所述集成电路版图中产生关键传输线的对称结构进行分金属层局部采样并根据先进工艺建模的影响力以及贡献比进行迭代分析,确定集成电路版图的第一性能参数并进行第一优化；步骤3：对第一优化完成的集成电路版图自动应用高精度电阻电容抽取模式,当寄生参数抽取精度不低于预设抽取精度时,抽取第一优化完成的集成电路版图的寄生参数；步骤4：将抽取结果反馈至版图后仿真进行模拟测试,确定第一优化完成的集成电路版图的第二性能参数并结合所述第一性能参数对集成电路版图进行第二优化。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 插入多级时钟门控的集成电路设计功耗优化方法及装置
{Author}: 李扬;刘奎;李倩
{Author Address}: 250000 山东省济南市中国(山东)自由贸易试验区济南片区舜华路1号齐鲁软件园1号楼(创业广场C座)地下一层6-101室
{Subsidiary Author}: 山东启芯软件科技有限公司
{Date}: 2024-09-13
{Notes}: CN118643775A
{Abstract}: 本发明属于集成电路的技术领域,具体涉及一种插入多级时钟门控的集成电路设计功耗优化方法及装置。其方法包括：获取网表中所有的寄存器并记录驱动寄存器的时钟信号和使能信号；对网表中由相同时钟信号驱动的寄存器进行分组形成若干第一寄存器组；基于触发方式对第一寄存器组进行再分组形成若干第二寄存器组；基于公共使能信号对第二寄存器组进行再分组形成若干第三寄存器组；从所有第三寄存器组中筛选出由公共使能信号驱动的寄存器数目最多的第三寄存器组并在其前插入一级时钟门控器件；再从剩余第三寄存器组中重复筛选并插入多级时钟门控器件,直至剩余第三寄存器组中无公共使能信号驱动多个寄存器为止。本发明大大降低了电路的功耗损失。
{Subject}: 1.一种插入多级时钟门控的集成电路设计功耗优化方法,其特征在于,所述方法包括：S1、获取待分析网表中所有的寄存器,并记录驱动所述寄存器的时钟信号以及使能信号；S2、对待分析网表中由相同时钟信号驱动的所述寄存器进行分组,形成若干第一寄存器组；S3、基于触发方式对所述第一寄存器组进行再分组,形成若干第二寄存器组；S4、基于公共使能信号对所述第二寄存器组进行再分组,形成若干第三寄存器组；S5、从所有第三寄存器组中筛选出由公共使能信号驱动的寄存器数目最多的第三寄存器组,并在该第三寄存器组前插入一级时钟门控器件；再从剩余第三寄存器组中筛选出由公共使能信号驱动的寄存器数目最多的第三寄存器组,并在该第三寄存器组前插入二级时钟门控器件；重复此操作,直至剩余第三寄存器组中无公共使能信号驱动多个寄存器为止。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种恢复集成电路总线的故障的方法、装置和系统
{Author}: 徐金
{Author Address}: 215331 江苏省苏州市昆山市花桥镇金星路18号A12栋5层A004室
{Subsidiary Author}: 昆山寰安电子科技有限公司
{Date}: 2024-09-13
{Notes}: CN118643002A
{Abstract}: 本申请提供了一种恢复集成电路总线的故障的方法、装置和系统,方法包括：在确认集成电路总线故障的情况下,判断串行数据线SDA的第一电平状态；在SDA的第一电平状态处于高电平的情况下,在SDA上发送探测信息,探测信息包括开始信号、至少一个从设备中的目标从设备的设备地址,和读指令或写指令；发送探测信息后,判断SDA的第二电平状态；在SDA的第二电平状态处于高电平的情况下,在SCL上发送一个脉冲后,重复在SDA上发送探测信息并判断SDA的第二电平状态,直至SDA的第二电平状态处于低电平,或在SDA的第二电平状态处于低电平的情况下,确认集成电路总线恢复,从而高效可靠处理故障。
{Subject}: 1.一种恢复集成电路总线的故障的方法,其特征在于,所述方法应用于主设备,所述主设备连接于所述集成电路总线,所述集成电路总线包括串行数据线SDA和串行时钟线SCL,所述主设备用于通过所述集成电路总线与至少一个从设备通信,所述SDA包括高电平和低电平两种电平状态,所述方法包括：在确认所述集成电路总线故障的情况下,判断所述SDA的第一电平状态；在所述SDA的所述第一电平状态处于高电平的情况下,在所述SDA上发送探测信息,所述探测信息包括开始信号和所述至少一个从设备中的目标从设备的设备地址,所述探测信息还包括读指令或写指令；在发送所述探测信息后,判断所述SDA的第二电平状态；在所述SDA的所述第二电平状态处于高电平的情况下,在所述SCL上发送一个脉冲后,重复在所述SDA上发送探测信息并判断所述SDA的所述第二电平状态,直至所述SDA的所述第二电平状态处于低电平；在所述SDA的所述第二电平状态处于低电平的情况下,确认所述集成电路总线恢复。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路ATE关联板级测试方法
{Author}: 马维超;易峰;黄道重;范松;唐荣国
{Author Address}: 410000 湖南省长沙市高新开发区尖山路39号长沙中电软件园总部大楼10楼1002-1010室
{Subsidiary Author}: 湖南进芯电子科技有限公司
{Date}: 2024-09-13
{Notes}: CN118641934A
{Abstract}: 一种集成电路ATE关联板级测试方法,涉及集成电路测试技术领域,包括：S1、确定ATE测试参数；S2、根据所述测试参数确定测试样品；S3、对所有测试样品进行编号；S4、所述测试样品进行ATE测试得到ATE测试数据；S5、根据所述ATE测试数据选取EVB测试样品；S6、进行EVB测试得到EVB测试数据；S7、对ATE测试数据与EVB测试数据进行一致性分析；S8、通过预设裕量策略对ATE测试门限进行更新或设置。本发明利用ATE与EVB板级关联之间相关性对ATE测试门限进行调整,减少了不必要的良品率损失,提高了测试标准的合理性与准确性,进一步提高了ATE测试的效率。
{Subject}: 1.一种集成电路ATE关联板级测试方法,其特征在于,包括：S1、确定ATE测试参数,所述测试参数为ATE与EVB板级相关联的参数；S2、根据所述测试参数确定集成电路的测试条件与抽样方案,并通过所述抽样方案得到测试样品；S3、对所有测试样品进行编号；S4、根据所述测试条件对所述测试样品进行ATE测试得到ATE测试数据；S5、根据选取方案从所述ATE测试数据选取EVB测试样品,所述EVB测试样品包括边界测试样品和中间测试样品；S6、对所述EVB测试样品进行EVB测试得到EVB测试数据；S7、对ATE测试数据与EVB测试数据进行一致性分析确定ATE测试参考基准及固定差异gap,所述参考基准包括参考基准上限UTL’与参考基准下限LTL’；S8、通过预设裕量策略结合所述ATE测试的参考基准及所述固定差异gap对ATE测试门限进行更新或设置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 温差发电芯片及其工作方法、三维集成电路
{Author}: 符露;赵毅;李少白;莫晓霖;陈钰文;胡坤梅
{Author Address}: 519060 广东省珠海市香洲区卫康路199号香洲创港中心20栋12层1205-1室
{Subsidiary Author}: 珠海硅芯科技有限公司
{Date}: 2024-09-13
{Notes}: CN118647249A
{Abstract}: 本发明提供一种温差发电芯片及其工作方法、三维集成电路,该温差发电芯片包括第一晶粒层和第二晶粒层,第一晶粒层与第二晶粒层之间形成有电绝缘的介质层,第一晶粒层内设置有磁性塞贝克热电结构体,第二晶粒层内设置有非磁性塞贝克热电结构体；第一晶粒层远离介质层的一侧设置有芯片元件层,芯片元件层上设置有温度控制阀门、温度控制电路和充电模块；当温度控制阀门处于第一开关状态时,温度控制阀门使充电模块连接至磁性塞贝克热电结构体；当温度控制阀门处于第二开关状态时,温度控制阀门使充电模块连接至非磁性塞贝克热电结构体。本发明还提供具有上述温差发电芯片的三维集成电路。本发明的温差发电芯片的热电转换效率高。
{Subject}: 1.温差发电芯片,集成在三维集成电路内,其特征在于,该温差发电芯片包括：第一晶粒层和第二晶粒层,所述第一晶粒层与所述第二晶粒层之间形成有电绝缘的介质层,所述第一晶粒层内设置有磁性塞贝克热电结构体,所述第二晶粒层内设置有非磁性塞贝克热电结构体；所述第一晶粒层远离所述介质层的一侧设置有芯片元件层,所述芯片元件层上设置有温度控制阀门、温度控制电路和充电模块,所述温度控制阀门与所述温度控制电路电连接,所述温度控制电路与所述充电模块电连接,所述温度控制阀门可选择性的处于第一开关状态或者第二开关状态；当所述温度控制阀门处于所述第一开关状态时,所述温度控制阀门使所述充电模块连接至所述磁性塞贝克热电结构体；当所述温度控制阀门处于所述第二开关状态时,所述温度控制阀门使所述充电模块连接至所述非磁性塞贝克热电结构体。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有温差发电结构的三维集成电路及其工作方法
{Author}: 符露;赵毅;李少白;莫晓霖;陈钰文;胡坤梅
{Author Address}: 519060 广东省珠海市香洲区卫康路199号香洲创港中心20栋12层1205-1室
{Subsidiary Author}: 珠海硅芯科技有限公司
{Date}: 2024-09-13
{Notes}: CN118647250A
{Abstract}: 本发明提供一种具有温差发电结构的三维集成电路及其工作方法,三维集成电路包括基材,基材上方形成有堆叠结构,堆叠结构包含有二层以上的功能芯片,在至少一层功能芯片的外侧设置有至少一个外围硅通孔结构,堆叠结构的上方设置有散热结构；基材与散热结构之间形成有至少一个沿堆叠结构的堆叠方向延伸的通孔,通孔穿过功能芯片和/或外围硅通孔结构,堆叠结构内设置有至少一个发电芯片,发电芯片与通孔连接；功能芯片工作所产生的热量通过通孔传导至发电芯片,发电芯片利用热端点与冷端点之间的温度差形成电流。本发明还提供上述三维集成电路的工作方法。本发明在三维集成电路内设置发电芯片,提升三维集成电路的散热效率,降低设计、生产成本。
{Subject}: 1.具有温差发电结构的三维集成电路,包括：基材,所述基材上方形成有堆叠结构,所述堆叠结构包含有二层以上的功能芯片,在至少一层所述功能芯片的外侧设置有至少一个外围硅通孔结构,所述堆叠结构的上方设置有散热结构；所述基材与所述散热结构之间形成有至少一个沿所述堆叠结构的堆叠方向延伸的通孔,所述通孔穿过所述功能芯片和/或所述外围硅通孔结构；其特征在于：所述堆叠结构内设置有至少一个发电芯片,所述发电芯片与所述通孔连接；所述功能芯片工作所产生的热量通过所述通孔传导至所述发电芯片,所述发电芯片利用热端点与冷端点之间的温度差形成电流,所述发电芯片向所述功能芯片输出电流和/或向三维集成电路外部输出电流。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片缺陷检测方法及系统
{Author}: 付裕;邓艳菲;徐永琪;万运强;罗诗雨
{Author Address}: 330000 江西省南昌市昌北下罗枫林大道168号
{Subsidiary Author}: 江西机电职业技术学院
{Date}: 2024-09-13
{Notes}: CN118641555A
{Abstract}: 本发明提供了一种集成电路芯片缺陷检测方法及系统,该方法通过获取预设角度光照下的集成电路芯片的标准图像,并将标准图像转换为灰度图,依次标记出灰度图中代表引脚的第一区域,代表芯片本体的第二区域,以及代表字符的第三区域；获取待检测集成电路芯片的图像,根据第一区域、第二区域以及第三区域各自的区域位置与区域位置内的像素值,确定目标第一区域、目标第二区域以及目标第三区域；判断待检测集成电路芯片的图像朝向是否需要校正；若是,则将待检测集成电路芯片的图像朝向进行校正,得到目标图像,并对目标图像进行缺陷识别；将识别到的缺陷标记出,确定缺陷标记位置,并推送给用户,以帮助用户排查导致芯片损伤的原因。
{Subject}: 1.一种集成电路芯片缺陷检测方法,其特征在于,集成电路芯片包括芯片本体以及由所述芯片本体向外延伸出的均匀分布在所述芯片本体四周的引脚,其中,所述芯片本体表面印刷有表示芯片型号的字符,所述芯片本体的俯视图为一正方形,所述方法包括：获取预设角度光照下的集成电路芯片的标准图像,并将所述标准图像转换为灰度图,依次标记出所述灰度图中代表引脚的第一区域,代表芯片本体的第二区域,以及代表字符的第三区域,具体包括：获取预设角度光照下的集成电路芯片的标准图像,并通过二值化处理,将所述标准图像转换为灰度图；标记所述标准图像中的任意一个引脚,得到第一区域,所述标记指的是圈定轮廓,并确定标记的引脚的尺寸以及像素值；标记所述标准图像中的芯片本体,得到第二区域；标记所述标准图像中的字符,得到第三区域,所述第三区域用于将所有字符进行整体包围；根据已标记出的引脚的第一区域和第二区域的边界,控制已标记出的引脚的第一区域沿着第二区域的边界顺时针或逆时针方向移动,搜索出所有的第一区域；获取待检测集成电路芯片的图像,根据所述第一区域、所述第二区域以及所述第三区域各自的区域位置与所述区域位置内的像素值,确定待检测集成电路芯片的图像中的目标第一区域、目标第二区域以及目标第三区域；判断待检测集成电路芯片的图像朝向是否需要校正；若是,则将待检测集成电路芯片的图像朝向进行校正,得到目标图像,并对所述目标图像进行缺陷识别；将识别到的缺陷标记出,确定缺陷标记位置,并推送给用户。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种电压监控器
{Author}: 请求不公布姓名;请求不公布姓名;请求不公布姓名
{Author Address}: 610036 四川省成都市金牛区金府路88号1栋1单元10层1036号
{Subsidiary Author}: 成都芯翼科技有限公司
{Date}: 2024-09-13
{Notes}: CN118409130B
{Abstract}: 本发明提供了一种电压监控器,包括被监控单元和监控器单元；被监控单元包括电压检测装置,用于实时检测被监控单元的电压,产生电压信号；监控器单元,接收电压信号,对被监控单元的工作状态和过温故障状态进行监控,产生监控结果。本发明能够仅检测被监控单元的电压就能实现工作状态和过温故障状态监控,简化了监控结构。
{Subject}: 1.一种电压监控器,包括被监控单元和监控器单元；被监控单元包括电压检测装置,用于实时检测被监控单元的电压,产生电压信号；监控器单元,接收电压信号,对被监控单元的工作状态和过温故障状态进行监控,产生监控结果；其特征在于,监控器单元,将电压信号的电平和频率进行分析,对被监控单元的工作状态和过温故障状态进行监控,产生监控结果；监控器单元包括滤波器、比较器、第一电容C1、第二电容C2、第一电阻R1、第二电阻R2、误差放大器和后级分析模块；其中,滤波器的输入端作为监控器单元的输入端,接收电压信号,滤波器的输出端连接比较器的反相输入端,滤波器的输入端还同时连接比较器的同相输入端,比较器的输出端连接第一电容C1的第一端和第二电容C2的第一端,第一电容C1的第二端连接第一电阻R1的第一端和误差放大器的反相输入端,第一电阻R1的第二端连接参考地,第二电容C2的第二端连接第二电阻R2的第一端和误差放大器的同相输入端,第二电阻R2的第二端连接参考地,误差放大器的控制端连接滤波器的输出端,误差放大器的输出端连接后级分析模块的输入端,后级分析模块产生监控结果；误差放大器包括第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4、第五开关管M5、第六开关管M6和第三电阻R3；其中,第一开关管M1的源极连接电源电压VDD,第一开关管M1的栅极连接偏置电压Vbias,第一开关管M1的漏极连接第二开关管M2的源极和第三开关管M3的源极,第二开关管M2的栅极作为误差放大器的同相输入端,第三开关管M3的栅极作为误差放大器的反相输入端,第二开关管M2的衬底、第三开关管M3的衬底连接滤波器的输出端,第二开关管M2的漏极连接第四开关管M4的漏极、第四开关管M4的栅极和第五开关管M5的栅极,第四开关管M4的源极和第五开关管M5的源极连接参考地,第三开关管M3的漏极连接第五开关管M5的漏极和第六开关管M6的栅极,第六开关管M6的漏极连接电源电压VDD,第六开关管M6的源极连接第三电阻R3的第一端,并作为误差放大器的输出端,第三电阻R3的第二端连接参考地。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片封装优化控制方法及系统
{Author}: 姜建飞
{Author Address}: 215600 江苏省苏州市张家港市凤凰镇双龙路223号
{Subsidiary Author}: 张家港市智恒电子有限公司
{Date}: 2024-09-13
{Notes}: CN118644488A
{Abstract}: 本申请提供了一种集成电路芯片封装优化控制方法及系统,涉及图像数据处理技术领域,该方法包括：构建超空间,配置芯片焊盘面基准图像,交互封装控制器,获得封装进行信号和封装实况图像,然后基于语义分割组件进行选择性比对,生成实况图像语义标识,通过边缘定位组件,提取芯片封装空间的边缘坐标,然后提取选定基准边缘坐标,当大于或等于偏差指数阈值,发出芯片调节信号进行并进行位置优化。通过本申请可以解决现有技术由于封装精度低、以及缺失实时监控和反馈机制,导致封装位置偏差难以及时发现和纠正,进一步影响芯片性能和封装效率的技术问题。实现实时监控和反馈,提高了封装精度。
{Subject}: 1.一种集成电路芯片封装优化控制方法,其特征在于,包括：构建超空间,其中,所述超空间为芯片封装空间的数字孪生空间；在所述超空间中配置芯片焊盘面基准图像和第一基准边缘坐标、一级再分布层基准图像和第二基准边缘坐标直到N级再分布层基准图像和第N+1基准边缘坐标；交互封装控制器,获得封装进程信号和封装实况图像；通过所述封装实况图像和所述封装进程信号,基于语义分割组件对所述芯片焊盘面基准图像、所述一级再分布层基准图像直到所述N级再分布层基准图像进行选择性比对,生成实况图像语义标识,其中,所述语义分割组件为孪生神经网络拓扑；通过边缘定位组件,提取所述实况图像语义标识在所述芯片封装空间的边缘坐标,设为比对边缘坐标；根据所述封装进程信号,从所述第一基准边缘坐标、所述第二基准边缘坐标直到所述第N+1基准边缘坐标提取选定基准边缘坐标；当所述比对边缘坐标和所述选定基准边缘坐标的坐标偏差指数大于或等于偏差指数阈值,发出芯片位置调节信号通知所述封装控制器进行位置优化。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种煤矿井下钻孔水力压裂效果快速检测装置及检测方法
{Author}: 张军;赵朋朋;王信文;朱永刚;岳辉;李渊;王霄菲;王智聪
{Author Address}: 710077 陕西省西安市高新区锦业一路82号
{Subsidiary Author}: 中煤科工西安研究院(集团)有限公司
{Date}: 2024-09-10
{Notes}: CN118622233A
{Abstract}: 本发明提供了一种煤矿井下钻孔水力压裂效果快速检测装置及检测方法,其中,信号调理电路用于将接收的信号进行调制调理。数模转换电路用于将调理后的信号进行数模转换。信号控制电路用于控制整个装置中电路的运行,并将接收的信号进行计算。信号存储电路用于将初步计算后的信号进行存储。供电电源电路用于给整个装置中的其他电路提供有效的供电电源。本发明能够解决现有技术中无法对煤矿井下水力压裂效果快速检测的问题,能够有效地对煤矿井下钻孔周围水力压裂效果进行快速检测,从而实时掌握水力压裂区域及水力压裂效果,可以对钻孔周围导水通道等地质体进行精细有效的检测,保证水力压裂效果达到预期。
{Subject}: 1.一种煤矿井下钻孔水力压裂效果快速检测装置,其特征在于,包括依次连接的信号采集电路、信号调理电路、数模转换电路、信号控制电路、信号存储电路以及供电电源电路；所述的信号采集电路包括电源V21,电源V21与电阻R21的第一端连接,R21的第二端与电容C23的第一端连接,电容C23的第二端与三极管Q21的集电极连接；三极管Q21的基极与电阻R26的第一端连接；所述的信号调理电路包括电阻R31,电阻R31的第二端与电容C32的第一端连接,电容C32的第二端与三极管Q31的集电极连接；三极管Q31的基极与电容C35的第一端连接,电容C35的第二端与三极管Q32的基极连接；三极管Q32的集电极与电阻R36的第一端连接；所述的数模转换电路包括电阻R41,电阻R41的第二端与运算放大电路IC41的第一端连接；运算放大电路IC41的第五端与运算放大电路IC42的第一端连接；所述的信号控制电路包括集成电路U51,集成电路U51的OUT管脚与电阻R53的第一端连接；所述的信号存储电路包括集成电路U61；所述的供电电源电路包括接插件JP71,接插件JP71的OUT管脚与电阻R74的第一端连接,电阻R74的第二端与接插件JP72的IN+管脚连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种煤矿井下钻孔地质信息采集装置及信号采集方法
{Author}: 张军;王霄菲;赵朋朋;王昊星;张鹏;王小波;岳辉;赵佳佳
{Author Address}: 710077 陕西省西安市高新区锦业一路82号
{Subsidiary Author}: 中煤科工西安研究院(集团)有限公司
{Date}: 2024-09-10
{Notes}: CN118622381A
{Abstract}: 本发明提供了一种煤矿井下钻孔地质信息采集装置及信号采集方法,包括依次连接的信号采集电路、信号调理电路、信号控制电路、信号传输电路、供电电源电路和电源管理电路。本发明能够有效地对煤矿井下钻孔周围地质信息进行实时采集与传输,从而实时掌握煤矿井下钻孔周围地层地质信息情况,可以对钻孔周围地质体进行精细有效的检测,为煤矿地质工作提供有力的数据支撑。本发明在探测成果图像上,有两条信号曲线,两条不同的信号曲线显示在钻孔不同深度位置,地层两个参数数值大小有规律性变化,通过这种数值上的变化可以推断地层的信息。通过巷道掘进验证,充分说明了探测成果的准确性。
{Subject}: 1.一种煤矿井下钻孔地质信息采集装置,其特征在于,包括依次连接的信号采集电路、信号调理电路、信号控制电路、信号传输电路、供电电源电路和电源管理电路；所述的信号采集电路包括天线ANT,天线ANT与电阻R24的第一端连接；所述的信号调理电路包括电阻R31,电阻R31的第二端与电容C32的第一端连接,电容C32的第二端与运算放大器IC31的第三端连接,运算放大器IC31的第五端与运算放大器IC32的第四端连接；所述的信号控制电路包括电阻R41,电阻R41的第二端与集成电路U41的IN管脚连接；集成电路U41的OUT管脚与电阻R42的第一端连接；所述的信号传输电路包括集成电路U51,集成电路U51的XC1管脚分别与晶振X51的第一端以及电阻R51的第一端连接,晶振X51的第二端以及电阻R51的第二端均与集成电路U51的XC2管脚连接；所述的供电电源电路包括电阻R61,电阻R61的第二端与二极管D61的正极端连接,二极管D61的负极端与二极管D62的正极端连接；所述的电源管理电路包括接插件JP71。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 对象比较方法、装置、存储介质、计算机设备和程序产品
{Author}: 张英杰
{Author Address}: 610000 四川省成都市中国(四川)自由贸易试验区成都高新区和乐二街171号B6栋2单元18层
{Subsidiary Author}: 英诺达(成都)电子科技有限公司
{Date}: 2024-09-10
{Notes}: CN118627438A
{Abstract}: 本申请涉及集成电路技术领域,提供了一种对象比较方法、装置、存储介质、计算机设备和程序产品,对象比较方法应用于目标工具的命令解释器,目标工具包括集成电路电子设计自动化软件,对象比较方法包括：响应于代码编辑操作,添加自定义比较代码,其中,自定义比较代码表示通过执行自定义比较函数实现基于对象特征的对象比较,其中,对象特征用于区分不同的对象；接收对象比较命令,其中,对象比较命令包括待比较对象；响应于对象比较命令,执行自定义比较代码,以通过执行自定义比较函数实现获取待比较对象的对象特征,并根据对象特征对待比较对象进行比较,得到比较结果。该方法能绕开名称对不同的对象本身进行比较,可提升集成电路的设计效率。
{Subject}: 1.一种对象比较方法,其特征在于,所述对象比较方法应用于目标工具的命令解释器,所述目标工具包括集成电路电子设计自动化软件,所述对象比较方法包括：响应于代码编辑操作,添加自定义比较代码,其中,所述自定义比较代码表示通过执行自定义比较函数实现基于对象特征的对象比较,所述对象特征用于区分不同的对象；接收对象比较命令,其中,所述对象比较命令包括待比较对象；响应于所述对象比较命令,执行所述自定义比较代码,以通过执行所述自定义比较函数实现获取所述待比较对象的所述对象特征,并根据所述对象特征对所述待比较对象进行比较,得到比较结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体结构及其制作方法
{Author}: 周文鑫;王文智;王茹茹
{Author Address}: 230000 安徽省合肥市新站区合肥综合保税区内西淝河路88号
{Subsidiary Author}: 合肥晶合集成电路股份有限公司
{Date}: 2024-09-10
{Notes}: CN118629994A
{Abstract}: 本发明公开了一种半导体结构及其制作方法,属于半导体技术领域。所述半导体结构包括：衬底,包括密集区和稀疏区；第一介质层,设置在衬底上；第一金属层,设置在第一介质层内,第一介质层和第一金属层在所述稀疏区上的表面低于在所述密集区上的表面；第二介质层,设置在第一介质层和第一金属层上,所述第二介质层在所述稀疏区上的表面低于在所述密集区上的表面；牺牲氮化层,设置在稀疏区的第二介质层上,牺牲氮化层的表面与密集区上的第二介质层的表面齐平；第二金属层,设置在第二介质层和牺牲氮化层内,所述第二金属层在所述稀疏区和所述密集区上的表面齐平。通过本发明提供的一种半导体结构及其制作方法,能够提高集成电路的良率和性能。
{Subject}: 1.一种半导体结构,其特征在于,包括：衬底,包括密集区和稀疏区；第一介质层,设置在所述衬底上；第一金属层,设置在所述第一介质层内,所述第一介质层和所述第一金属层在所述稀疏区上的表面低于在所述密集区上的表面；第二介质层,设置在所述第一介质层和所述第一金属层上,所述第二介质层在所述稀疏区上的表面低于在所述密集区上的表面；牺牲氮化层,设置在所述稀疏区的所述第二介质层上,所述牺牲氮化层的表面与所述密集区上的所述第二介质层的表面齐平；以及第二金属层,设置在所述第二介质层和所述牺牲氮化层内,所述第二金属层在所述稀疏区和所述密集区上的表面齐平。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种抗辐射高压欠压保护电路
{Author}: 李小辉;乔明;张波
{Author Address}: 611731 四川省成都市高新区(西区)西源大道2006号
{Subsidiary Author}: 电子科技大学
{Date}: 2024-09-10
{Notes}: CN118630696A
{Abstract}: 本发明公开了一种抗辐射高压欠压保护电路,属于高压集成电路技术领域。本发明所述电路包括纵向NPN三极管、齐纳稳压管、两个NMOS管、两个PMOS管和五个电阻,形成启动电路、抗辐射比较电路、分压电路和输出反馈电路的框架。本发明所述欠压保护电路采用纵向NPN三级管作为自比较电路,纵向NPN三级管的抗辐射总剂量能力远优于CMOS结构,总剂量环境下,放大倍数、基极漏电不会有明显变化；本发明所述欠压保护电路在设计上简化了电路结构,面积更小,能更好的适用于辐射环境下的应用场景。
{Subject}: 1.一种抗辐射高压欠压保护电路,其特征在于,包括纵向NPN三极管Q、齐纳稳压管D1、两个NMOS管、两个PMOS管和五个电阻；第二电阻R2的两端分别与第一电阻R1和第三电阻R3的一端连接；第一NMOS管NM1的漏极连接至第二电阻R2和第三电阻R3的连接处；所述纵向NPN三极管Q的基极连接至第一电阻R1和第二电阻R2的连接处,集电极连接第四电阻R4的一端和第一PMOS管PM1的栅极,发射集连接齐纳稳压管D1的负电极；电阻R1的另一端、第一PMOS管PM1的源极和第二PMOS管PM2的源极分别连接至电源VDD；所述第一PMOS管PM1的漏极连接第五电阻R5的一端；所述电阻R3的另一端、第五电阻R5的另一端、第一NMOS管NM1的源极、齐纳稳压管D1的正电极和第二NMOS管NM2的源极连接参考地端VSS；所述第二PMOS管PM2的栅极分别与第一PMOS管PM1的漏极和第二NMOS管NM2的栅极连接；所述第二PMOS管PM2的漏极分别与第四电阻R4的另一端和第二NMOS管NM2的漏极连接,连接处作为输出端口；输出端口连接至第一NMOS管NM1的栅极。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种信号转发装置
{Author}: 宁永敭;杨远敏
{Author Address}: 401424 重庆市綦江区隆盛镇关口巷10号
{Subsidiary Author}: 重庆尊来科技有限责任公司
{Date}: 2024-09-10
{Notes}: CN118631310A
{Abstract}: 一种信号转发装置,属于网络传递技术领域,涉及一种信息技术产业用于多种行业的智能控制技术；本发明是与申请人已有成果配套,通过传递系统,中控系统,转发系统形成转发增强信号的线路及方案,传递系统跟踪接收记忆了原始控制平台信号,组成了调制信号通道,控制转发系统,中控系统接收传递系统的信号,和相关单元,形成中控通道,其结果又控制了转发系统的转发规律,双通道双重控制,形成转发基础,此外本电路还配有错时启动单元,转发控制部分,长时间转发控制部分,程序控制电路；使本发明具有完整的体系优势,和企业已有成果配套后,可实现三种发射方式的转发,及多个转发扩增使用的效果,同时也可用于其他类的遥控场所。
{Subject}: 1.一种信号转发装置,其特征是：所述的一种信号转发装置,包括了传递系统,中控系统,转发系统；所述传递系统,其特征是：其线路主要包含无线电接收译码部分,时间记忆部分,无线电编码部分,编码汇集部分；所述接收译码部分的主体电路包含一块或多块无线电译码集成电路,其中无线电译码集成电路的一位输出线,是所述接收译码部分一位输出端；该输出端输出的是跟踪接收的原始控制平台发射的原始信号,该信号对应准确的向时间记忆部分连接传递,形成了调制信号通道,向转发系统发出调制指令,该信号同时为中控系统提供了中控来源信号；所述时间记忆部分,其特征是：时间记忆部分包含一个或多个时间记忆单元,每个时间记忆单元的主体电路为一种有记忆时间常数的电路； 一个时间记忆电路的信号输入端,是时间记忆部分一位输入端,一个时间记忆电路的信号输出端,是时间记忆部分一位输出端；所述的无线电编码部分,由一块或多块发射编码集成电路组成,编码集成电路的一位数据输入端,是无线电编码部分一位输入端；编码集成电路的输出端,是无线电编码部分一位输出端；所述的接收译码部分每一位输出端连接了一个时间记忆部分的输入端,时间记忆部分的一位输出端,连接了无线电编码部分一位数据输入端；时间记忆电路记忆的对应原始信号,在译码接收部分接收结束后,仍保持着无线电编码部分输出调制信号的状态,上述结构与连接方式可传递转发一路原始信号；多个这样的相同结构与连接,可以转发多个原始信号,每个时间记忆单元记忆的对应原始控制平台发出的信号,形成了在原始控制平台发射结束后,本发明可复制转发的必要条件；编码汇集单元有多位输入端,一个输出端；每一位输入端,连接在无线电编码部分每一位输出端上,编码汇集单元的输出端是传递系统中形成的调制通道的调制信号的输出端,连接在转发系统的调制信号输入端上,将汇集的编码调制信号传递到转发系统中的调制信号输入端；所述中控系统,其特征是：包含取样单元与开关单元；控制本发明转发规律,随中控成分的增加而增加多种规律的转发；取样单元有多位输入端,一位输出端,每位输入端对应连接在接收译码电路的相关输出端上,合乎要求的取样单元输出端连接在开关单元控制输入端上；开关单元主体电路是一种具有开关性质的电子线路,开关单元的输出端,即是中控系统的状态控制输出端,连接控制了转发系统的某一控制点；取样单元基于取样信号,完全跟踪无线电译码接收部分接收的过程,根据取样结果,控制开关单元的截止与导通；接收全过程与中控系统控制输出端,形成的逻辑关系是互锁的关系,即在接收的全过程中,中控系统状态控制输出端输出转发系统不转发工作状态的信号,接收完毕后,中控系统状态控制输出端输出让转发系统可转发工作状态的信号,实现了遥控区域只存在315M为代表的载波信号的唯一；避免多个载波同时存在的干扰；所述转发系统由遥控经典线路或器件组成；转发系统的调制输入端与编码汇集单元的调制信号输出端相接,转发系统的控制输入端与中控系统的状态输出端连接；所述转发系统发出的无线电信号,控制所属区域的无线电遥控接收对象。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于硬件链路的故障定位方法、装置、设备以及介质
{Author}: 张增伟;黄玉龙;刘清林
{Author Address}: 215100 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-09-10
{Notes}: CN118631641A
{Abstract}: 本发明公开了一种基于硬件链路的故障定位方法、装置、设备以及介质,涉及服务器技术领域。专门通过链路检查黑白名单列表对服务器连接的各硬件链路进行扫描处理确定链路检查黑白名单列表内可访问的硬件链路的连接状态,弥补了记录硬件链路状态的技术方案,可以及时定位现场问题根因,以保证故障定位的有效性和实时性。同时,建立的虚拟设备驱动,将各硬件链路对应的设备驱动隔离开,采用一个通用的虚拟设备驱动,无需因为硬件链路的不同类型占用较长时间的匹配时间,提高各硬件链路的通用性,缩小匹配时间,提高系统的可靠性。
{Subject}: 1.一种基于硬件链路的故障定位方法,其特征在于,包括：获取预先建立的链路检查黑白名单列表；其中,所述链路检查黑白名单列表内记录服务器内的硬件链路的访问权限信息；建立服务器连接的各硬件链路对应的虚拟设备驱动,以便于产生内核线程；根据所述内核线程和所述链路检查黑白名单列表对所述服务器连接的各硬件链路进行扫描处理确定所述链路检查黑白名单列表内可访问的硬件链路的连接状态；对所述可访问的硬件链路的连接状态进行定位处理确定目标硬件链路的故障信息；其中,定位处理方式基于所述可访问的硬件链路的连接状态确定已存在故障信息和潜在故障信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种木板封边装置及封装工艺
{Author}: 江仁务
{Author Address}: 350000 福建省福州市闽侯县闽侯经济技术开发区二期
{Subsidiary Author}: 闽侯县倍特家居有限公司
{Date}: 2024-09-06
{Notes}: CN118596283A
{Abstract}: 本发明涉及木板封边装置技术领域,具体为一种木板封边装置及封装工艺,包括封边机、稳定装置和辅助装置,封边机的一侧表面固定连接有控制面板,所述封边机的表面固定连接有装条盘,所述封边机的表面固定连接有挡板,所述封边机的表面设置有滚胶轮,所述稳定装置借助固定装置安装在封边机的一侧表面,所述固定装置用于对稳定装置的安装固定,从而便于稳定装置的使用,提高了稳定装置使用的便捷性,本发明使用封边机进行木板的封边加工时,木板可以更好的保持加工过程中的稳定移动,不易发生位置的晃动偏移,从而使封边条更加齐整合规地安装在木板上,提高了封边机工作效率的同时,也提高了木板的封边成型效果,使木板更加利于后续的处理使用。
{Subject}: 1.一种木板封边装置,包括封边机(1)、稳定装置(6)和辅助装置(8),其特征在于：所述封边机(1)的一侧表面固定连接有控制面板(2),所述封边机(1)的表面固定连接有装条盘(4),所述封边机(1)的表面固定连接有挡板(3),所述封边机(1)的表面设置有滚胶轮(5),所述稳定装置(6)借助固定装置(7)安装在封边机(1)的一侧表面,所述固定装置(7)用于对稳定装置(6)的安装固定,从而便于稳定装置(6)的使用,提高了稳定装置(6)使用的便捷性,所述固定装置(7)使封边机(1)上加工的木板更好保持稳定,不易发生晃动,提高了木板的封边效果,所述稳定装置(6)的一侧表面设置有辅助装置(8),所述辅助装置(8)将木板一侧黏附的封边条多余突出部分进行裁剪削除,从而提高了木板的封边处理效率,也提高了稳定装置(6)的功能性,上述部件所达到的效果为：当使用封边机(1)对木板进行封边加工时,首先将封边条放置在装条盘(4)上,然后将封边条插入封边机(1)中,再使用固定装置(7)将稳定装置(6)安装在封边机(1)的一侧表面,然后将木板放置在封边机(1)的工作台上,并使用稳定装置(6)对木板限位固定,然后操作控制面板(2),使封边机(1)发生运转,并持续推动板,从而进行木板的封边加工操作,同时稳定装置(6)一侧的辅助装置(8),会对木板上突出的封边条部分进行裁剪削除,直至完成木板的封边处理。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路用超纯八氯三硅烷的生产工艺及其系统
{Author}: 王少帅;于跃;马英英;张泽玉;魏富增
{Author Address}: 014000 内蒙古自治区包头市九原区哈林格尔镇九原工业园区起航大街1号
{Subsidiary Author}: 内蒙古大全半导体有限公司
{Date}: 2024-09-06
{Notes}: CN118594430A
{Abstract}: 本发明公开了一种集成电路用超纯八氯三硅烷的生产工艺及其系统,系统包括三氯氢硅储罐、甲基氯储罐、反应合成器；三氯氢硅储罐和甲基氯储罐的出料口均与反应合成器的进料口连通。工艺包括将三氯氢硅和甲基氯按照21～30:1的摩尔比加入反应合成器内,将反应合成器内的温度维持在1500℃～1800℃,压力维持在1.0～1.2Mpa,在催化剂聚酰乙酸树脂的作用下,反应生成气态的粗八氯三硅烷。优点在于：本发明利用三氯氢硅和甲基氯来制备八氯三硅烷,得到的八氯三硅烷纯度可高达99.99%,达到制备高端集成电路对八氯三硅烷的要求,可为高端集成电路的发展和应用提供有力保障；可以简化八氯三硅烷的生产工艺,大大降低八氯三硅烷生产成本,解决目前只能从国外进口的问题。
{Subject}: 1.一种集成电路用超纯八氯三硅烷的生产系统,其特征在于,包括三氯氢硅储罐、甲基氯储罐、反应合成器、分离塔、提纯塔、分离塔塔顶冷凝器、提纯塔塔顶冷凝器、分离塔塔釜再沸器以及提纯塔塔釜再沸器；所述三氯氢硅储罐和所述甲基氯储罐的出料口均与所述反应合成器的进料口连通；所述反应合成器顶部的气相出口通过管线与所述分离塔中部的气相进口连通,所述分离塔底部的塔釜液出口通过管线与所述提纯塔中部的进料口连通,所述提纯塔底部的塔釜液出口通过管线与八氯三硅烷产品储罐的进口连通；所述分离塔顶部的气相出口通过管线与所述分离塔塔顶冷凝器的进口连通,所述分离塔塔顶冷凝器的冷凝液通过管线与所述分离塔顶部的进液口连通；所述提纯塔顶部的气相出口通过管线与所述提纯塔塔顶冷凝器的进气口连通,所述提纯塔塔顶冷凝器的冷凝液通过管线与所述提纯塔顶部的进液口连通；所述分离塔的底部的塔釜液出口通过管线与所述分离塔塔釜再沸器的进口连通,所述分离塔塔釜再沸器的出口通过管线与所述分离塔中部的进液口连通；所述提纯塔的底部的塔釜液出口通过管线与所述提纯塔塔釜再沸器的进口连通,所述提纯塔塔釜再沸器的出口通过管线与所述提纯塔中部的进液口连通。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于人体反射区的可穿戴式便携理疗装置及理疗套装
{Author}: 周志华;释延豹;王敬仪
{Author Address}: 518034 广东省深圳市福田区莲花街道景华社区景田东路32号景莲花园201
{Subsidiary Author}: 深圳天基权健康科技集团股份有限公司
{Date}: 2024-09-06
{Notes}: CN118593336A
{Abstract}: 本发明公开了一种用于人体反射区的可穿戴式便携理疗装置及理疗套装,其中装置包括装置本体及理疗机构,理疗机构通过磁吸连接于装置本体,控制模块用于检测预设条件下理疗机构第几次磁吸连接于装置本体并根据所检测到的次数调整理疗模式；使用户无需任何辅助工具即可方便地进行理疗机构的取放,而控制模块能够检测理疗机构的磁吸连接次数并相应调整理疗模式,无需物理按键及虚拟按键,避免了物理按键易损坏和虚拟按键误触及接触不良的问题；例如,本装置可集成半导体激光理疗技术,用于改善心脑血管疾病,通过调整磁吸次数切换激光照射模式,实现个性化治疗；不仅解决了现有装置存在的问题,同时还克服了现有装置技术偏见。
{Subject}: 1.一种用于人体反射区的可穿戴式便携理疗装置,其特征在于,包括：装置本体及理疗机构,所述理疗机构磁吸连接于所述装置本体,且包括：控制模块,所述控制模块用于检测预设条件下所述理疗机构第几次磁吸连接于装置本体并根据所检测到的次数调整理疗模式。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种多节点服务器风扇控制方法、装置、设备及介质
{Author}: 张海成;王兴隆;卢丽容
{Author Address}: 215100 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-09-06
{Notes}: CN118601932A
{Abstract}: 本申请公开了一种多节点服务器风扇控制方法、装置、设备及介质,涉及服务器监控管理技术领域。该方法包括：获取多节点服务器对风扇的风扇控制指令并确定对应的风扇控制模式；如果风扇控制模式为自动模式,则通过预先设置在风扇板中的仲裁控制器获取每一节点服务器发送的各自的风扇控制参数,然后确定目标控制参数控制风扇；如果风扇控制模式为手动模式,则确定拥有风扇控制权的目标节点服务器并获取相应的手动控制参数,通过目标节点服务器对应的节点控制器读取仲裁控制器保存在寄存器中的自动控制参数,与手动控制参数比较,基于比较结果利用手动控制参数控制风扇。通过本申请的技术方案,可以实现多节点服务器风扇的高效协同控制。
{Subject}: 1.一种多节点服务器风扇控制方法,其特征在于,包括：获取多节点服务器对风扇的风扇控制指令,并确定所述风扇控制指令对应的风扇控制模式；如果所述风扇控制模式为自动模式,则通过预先设置在风扇板中的仲裁控制器获取每一节点服务器发送的各自的第一风扇控制参数,然后基于所述第一风扇控制参数确定目标控制参数,以便利用所述目标控制参数控制风扇；如果所述风扇控制模式为手动模式,则确定拥有风扇控制权的目标节点服务器并获取相应的手动控制参数,通过所述目标节点服务器对应的节点控制器读取所述仲裁控制器保存在预设寄存器中的自动控制参数,然后将所述手动控制参数与所述自动控制参数进行比较,以便基于比较结果利用所述手动控制参数控制风扇。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 故障检测系统、方法、汽车域控制器、存储介质及车辆
{Author}: 张宝龙;赵扬;庞乐;王东龙;王旭鹏
{Author Address}: 518118 广东省深圳市坪山区比亚迪路3009号
{Subsidiary Author}: 比亚迪股份有限公司
{Date}: 2024-09-06
{Notes}: CN118605480A
{Abstract}: 本申请提供一种故障检测系统、方法、汽车域控制器、存储介质及车辆。故障检测系统包括：至少一个集成电路和软件检测模块,所述软件检测模块与至少一个所述集成电路连接,所述软件检测模块用于检测至少一个所述集成电路的故障检测结果。本方案通过在检测到集成电路电压故障时,通过软件从新确定集成电路的故障检测结果,在不改变硬件分布的情况下提升集成电路故障检测的准确性。
{Subject}: 1.一种故障检测系统,其特征在于,包括：至少一个集成电路；软件检测模块,所述软件检测模块与至少一个所述集成电路连接,所述软件检测模块用于检测至少一个所述集成电路的故障检测结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 脑电信号处理方法、装置、电路、系统及设备
{Author}: 孔令辉;毛静娜;张志伟;余山
{Author Address}: 100190 北京市海淀区中关村东路95号
{Subsidiary Author}: 中国科学院自动化研究所
{Date}: 2024-09-06
{Notes}: CN118605735A
{Abstract}: 本发明提供一种脑电信号处理方法、装置、电路、系统及设备,涉及脑机接口技术领域,该方法包括：基于低比特量化技术,获取当前采样周期任一通道对应的目标压缩数据；确定当前采样周期任一通道对应的目标压缩数据所属的聚类簇；获取当前处理周期任一通道对应的每一虚拟神经元的放电速率数据,进而计算得到目标受试者在当前处理周期内的意图信息。本发明提供的脑电信号处理方法、装置、电路、系统及设备,能显著降低处理高时空分辨率、高采样率的脑电信号的处理复杂度、计算资源的开销以及访存带宽需求,能降低上述脑电信号处理的数据量开销、传输带宽消耗和计算延迟,从而实现实时、低功耗的解码脑电信号的意图信息。
{Subject}: 1.一种脑电信号处理方法,其特征在于,包括：利用植入式脑电信号采集器件,按预定义的采样率采集目标受试者大脑皮质内的脑电信号,所述脑电信号包括动作电位信号；对于所述植入式脑电信号采集器件的任一通道,在确定当前采样周期结束的情况下,基于当前采样周期内所述植入式脑电信号采集器件通过所述任一通道采集到的脑电信号,获取当前采样周期所述任一通道对应的目标脑电信号,基于低比特量化技术,对当前采样周期所述任一通道对应的目标脑电信号进行压缩,获取当前采样周期所述任一通道对应的目标压缩数据；对当前采样周期所述任一通道对应的目标压缩数据进行聚类,确定当前采样周期所述任一通道对应的目标压缩数据所属的聚类簇；在确定当前处理周期结束的情况下,基于当前处理周期所述任一通道对应的每一聚类簇包括的目标压缩数据与上一处理周期所述任一通道对应的每一聚类簇包括的目标压缩数据,获取当前处理周期所述任一通道对应的每一虚拟神经元的放电速率数据,任一处理周期中包括多个采样周期；基于当前处理周期每一通道对应的每一虚拟神经元的放电速率数据,计算得到所述目标受试者在当前处理周期内的意图信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种新能源汽车集成电路生产模拟测试系统
{Author}: 白俊春;程斌;贾永;华洪周;陆杨
{Author Address}: 221200 江苏省徐州市睢宁县空港经济开发区苏杭路北、观音大道西
{Subsidiary Author}: 江苏芯港半导体有限公司
{Date}: 2024-09-06
{Notes}: CN118607446A
{Abstract}: 本发明涉及集成电路测试领域,具体而言,涉及一种新能源汽车集成电路生产模拟测试系统,包括速度性能测试模块、性能测试模块、静电放电测试模块、电磁兼容性测试模块、封装测试模块、综合分析模块、管理数据库,本系统通过速度性能测试分析得到集成电路的速度性能评价系数,通过性能测试得到集成电路的可靠性评价系数,通过静电放电测试得到集成电路的静电抵抗力评价系数,通过电磁兼容性测试分析得到集成电路电磁兼容性评价系数,通过封装测试得到集成电路外观评价系数,进而综合分析得到集成电路的综合评价指数,并对其进行反馈,帮助提高了集成电路的性能和可靠性,确保其在各种应用场景下的稳定工作。
{Subject}: 1.一种新能源汽车集成电路生产模拟测试系统,其特征在于,该系统具体包括以下模块：速度性能测试模块,用于在各时间点向集成电路发送输入信号,并分析各时间点信号的延迟时长,进而得到集成电路的速度性能评价系数；性能测试模块,用于对集成电路各温度、各湿度的性能参数进行检测,性能参数包括工作电压、电流、频率,并将其同集成电路的标准性能参数进行比对,分析得到集成电路的可靠性评价系数；静电放电测试模块,用于获取各电压级别下集成电路各时间段的信号波形图谱,从而读取信号在各时间段的幅度,进而分析得到集成电路的静电抵抗力评价系数；电磁兼容性测试模块：对集成电路各场强各测试点输出电压、输出电流、温度进行检测,从而分析得到集成电路电磁兼容性评价系数；封装测试模块,用于对集成电路的引脚松动程度、封装变色程度进行检测,进而分析得到集成电路外观评价系数；综合分析模块,用于根据集成电路的速度性能评价系数、可靠性评价系数、静电抵抗力评价系数、电磁兼容性评价系数、外观评价系数,分析得到集成电路的综合评价指数,并对其进行反馈；管理数据库,用于储存引脚连接对应允许松动面积。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路后仿真版图生成方法、装置和可读存储介质
{Author}: 万晶;杨璐丹;瞿屹超
{Author Address}: 310013 浙江省杭州市西湖区西斗门路3号天堂软件园A幢15楼F1座
{Subsidiary Author}: 杭州广立微电子股份有限公司
{Date}: 2024-09-06
{Notes}: CN118607456A
{Abstract}: 本申请涉及一种集成电路后仿真版图生成方法、装置和可读存储介质,其中,该集成电路后仿真版图生成方法包括：通过获取原始版图,确定原始版图中的目标器件；获取原始版图中目标器件的每个引脚的绕线结构,并根据绕线结构生成第一版图文件；获取原始版图中包含目标器件所有引脚的前中段层在内的目标区域,根据目标区域生成第二版图文件；将第一版图文件和第二版图文件进行合并,得到目标器件的后仿真版图,通过本申请,解决了在后仿真过程中由于获取的金属走线不全导致后仿真精度低,以及后仿真参数网表提取效率低,提高了后仿真精度和后仿真参数网表的提取效率。
{Subject}: 1.一种集成电路后仿真版图生成方法,其特征在于,包括：获取原始版图,确定所述原始版图中的目标器件；获取所述原始版图中所述目标器件的每个引脚的绕线结构,并根据所述绕线结构生成第一版图文件；获取所述原始版图中包含所述目标器件所有引脚的前中段层在内的目标区域,根据所述目标区域生成第二版图文件；将所述第一版图文件和所述第二版图文件进行合并,得到所述目标器件的后仿真版图。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种铜互连集成电路的扩散阻挡层及其制备方法
{Author}: 王传彬;项成;彭健;王君君;徐志刚;章嵩;涂溶;沈强;张联盟
{Author Address}: 521000 广东省潮州市潮州大道南段科技大楼二楼
{Subsidiary Author}: 化学与精细化工广东省实验室潮州分中心;武汉理工大学;武汉工程大学
{Date}: 2024-09-06
{Notes}: CN118610161A
{Abstract}: 本发明公开了一种铜互连集成电路的扩散阻挡层及其制备方法,提出新型非晶夹结晶三层结构扩散阻挡层,首先在Si或low-K衬底上沉积一层非晶态二元合金层,其次在非晶态合金层上沉积结晶态合金层,最后在结晶态合金层上再沉积一层非晶态合金层,进而制备成三层结构的扩散阻挡层。本发明的一种铜互连集成电路的扩散阻挡层采用二元合金构建,相较于传统的氮化物陶瓷阻挡层来说与Cu的热膨胀系数更适配,且粘附性好,结合力强,无需再沉积金属粘附层；其制备方法采用双靶磁控溅射系统沉积扩散阻挡层,只需要调控双靶的溅射功率调控溅射元素的成分比以制备不同结晶形态的二元合金薄膜,沉积过程无需对系统中的原料进行更换调整,工艺简单,操作便捷。
{Subject}: 1.一种铜互连集成电路的扩散阻挡层的制备方法,所述扩散阻挡层用于衬底与铜引线之间,其特征在于,采用直流-射频双靶磁控溅射系统制备,包括如下步骤：衬底清洗,将衬底依次放入丙酮,无水乙醇和去离子水中分别进行超声清洗,随后将衬底烘干备用；构建溅射系统,装载直流-射频双靶磁控溅射系统的直流靶位与射频靶位,最后将烘干后的衬底放置在基片台上,完成溅射系统的构建；反应环境构建,对构建好的溅射系统进行抽真空处理,使溅射系统的真空室本底真空为8×10～(-4)Pa～1×10～(-3) Pa,随后通入流量为30～50 sccm工作气体,完成反应环境的构建；沉积第一非晶态合金层,启动溅射系统,设置溅射温度为室温至500℃,偏置电压为0～-400V,直流靶溅射功率为10～50W,射频靶的溅射功率为150～200W,沉积时间30～1800s,完成第一非晶态合金层的沉积；沉积第二结晶态合金层,在第一非晶态合金层的沉积完成后,调整溅射系统,使溅射温度为室温至500℃,偏置电压为0～-400V,直流靶溅射功率为150～200W,射频靶的溅射功率为100～150W,沉积时间30～1800s,完成第二结晶态合金层的溅射；沉积第三非晶态合金层,在第二结晶态合金层的沉积完成后,调整溅射系统,溅射温度为室温至500℃,偏置电压为0～-400V,直流靶溅射功率为10～50W,射频靶的溅射功率为150～200W,沉积时间30～1800s,完成第三非晶态合金层的沉积；冷却,关闭溅射系统,等溅射系统冷却至室温,将衬底从基片台上取出,获得沉积有所述扩散阻挡层的衬底。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: GGNMOS器件及制造方法、芯片
{Author}: 陈燕宁;余山;刘芳;沈美根;鹿小姗;李东镁;马永万;解尧明
{Author Address}: 100192 北京市海淀区西小口路66号中关村东升科技园A区3号楼
{Subsidiary Author}: 北京智芯微电子科技有限公司
{Date}: 2024-09-06
{Notes}: CN118610208A
{Abstract}: 本发明涉及半导体技术领域,提供一种GGNMOS器件及制造方法、芯片。该器件包括：P型衬底、N型深阱区、P型深阱区、N型轻掺杂区、P型轻掺杂区、P型深扩散区、浅槽隔离区、源区、漏区及栅极；N型轻掺杂区形成于P型深阱区内,P型轻掺杂区及P型深扩散区形成于N型深阱区内,P型深扩散区与P型轻掺杂区的底部相接,源区形成于N型轻掺杂区的表面,漏区形成于P型轻掺杂区的表面；栅极表面的金属层与源区表面的金属层连通,使栅极与源区及P型衬底连接。本发明通过P型深阱区及N型轻掺杂区提高静电释放触发阈值；利用漏区、P型轻掺杂区及N型深阱区构成的NPN结构,对静电电流进行深度泄放,提升抗高压能力。
{Subject}: 1.一种GGNMOS器件,其特征在于,包括：P型衬底、N型深阱区、P型深阱区、N型轻掺杂区、P型轻掺杂区、P型深扩散区、浅槽隔离区、源区、漏区及栅极；N型深阱区及隔离氧化层形成于P型衬底中,N型轻掺杂区形成于P型深阱区内,P型轻掺杂区及P型深扩散区形成于N型深阱区内,P型深扩散区与P型轻掺杂区的底部相接,源区形成于N型轻掺杂区的表面,漏区形成于P型轻掺杂区的表面,栅极形成于浅槽隔离区的上方；源区、漏区及栅极的表面均覆盖金属层,栅极表面的金属层与源区表面的金属层连通,使得栅极与源区及P型衬底连接；源区、浅槽隔离区、漏区及P型衬底构成NMOS结构；源区、P型衬底及漏区构成第一NPN结构；漏区、P型轻掺杂区及N型深阱区构成第二NPN结构；在P型衬底与源区正向导通时,静电电流经第一NPN结构至漏区通过第二NPN结构进行静电释放。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高功率LED光源及其封装工艺
{Author}: 张耀华;杜元宝;汤焕;王国君;林胜;张日光
{Author Address}: 315000 浙江省宁波市鄞州区高新区新晖路150号
{Subsidiary Author}: 宁波升谱光电股份有限公司
{Date}: 2024-09-06
{Notes}: CN118610353A
{Abstract}: 本发明公开了一种高功率LED光源及其封装工艺,包括基板、设置于基板上的围坝、密封固定于围坝上端的荧光片以及固定安装于基板上的多个晶片,所述基板、围坝和荧光片之间形成有腔室,所述基板设有第一通孔和第二通孔,第一通孔和第二通孔设置在基板对应腔室的两侧,第一通孔和第二通孔的上端连通腔室,第一通孔和第二通孔的下端贯通基板底部,通过第一通孔向腔室内注入硅胶并将硅胶填充满整个腔室,所述腔室内的空气通过第二通孔排出至外部,本发明通过向腔室内填充硅胶,利用硅胶的导热并匹配彼此的折射率,使出光效率更高,同时达到高密度导热散热。
{Subject}: 1.一种高功率LED光源,包括基板(10)、设置于基板(10)上的围坝(20)、密封固定于围坝(20)上端的荧光片(30)以及固定安装于基板(10)上的多个晶片(40),所述基板(10)、围坝(20)和荧光片(30)之间形成有腔室(50),其特征在于：所述基板(10)设有第一通孔(11)和第二通孔(12),第一通孔(11)和第二通孔(12)设置在基板(10)对应腔室(50)的两侧,第一通孔(11)和第二通孔(12)的上端连通腔室(50),第一通孔(11)和第二通孔(12)的下端贯通基板(10)底部,通过第一通孔(11)向腔室(50)内注入硅胶(60)并将硅胶(60)填充满整个腔室(50),所述腔室(50)内的空气通过第二通孔(12)排出至外部。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种具有抗单粒子瞬态效应能力的双输出节点的反相器链
{Author}: 刘畅咏;徐文睿;金林;卫宁;汪海波;孙伟;吴秀龙;赵强;黎轩;彭春雨
{Author Address}: 230001 安徽省合肥市金寨路327号
{Subsidiary Author}: 合肥师范学院
{Date}: 2024-09-06
{Notes}: CN118611653A
{Abstract}: 本发明公开了一种具有抗单粒子瞬态效应能力的双输出节点的反相器链,属于集成电路技术领域,包括依次连接的多级反相器,各级反相器的结构相同；所述反相器包括两个PMOS管P-(x0)、P-(x1)以及四个NMOS管N-(x0)、N-(x1)、N-(x2)、N-(x3),其中,x表示在所述反相器链中的第x级。本发明利用两个PMOS和四个NMOS构成每一级反相器基本单元,每一级反相器有两个输出节点,如果某一级反相器中的一个输出节点受到单个粒子轰击,其节点电压出现了瞬时脉冲,但是这一级反相器中的另一个输出节点能够维持正确的电压,因此,在本发明所提出的反相器链电路结构中,由粒子轰击所产生的瞬时脉冲将会被消除,而不会传播到最终输出。
{Subject}: 1.一种具有抗单粒子瞬态效应能力的双输出节点的反相器链,其特征在于,包括依次连接的多级反相器,各级反相器的结构相同；所述反相器包括两个PMOS管P-(x0)、P-(x1)以及四个NMOS管N-(x0)、N-(x1)、N-(x2)、N-(x3),其中,x表示在所述反相器链中的第x级；所述PMOS管P-(x0)的源端与VDD端连接,NMOS管N-(x0)、NMOS管N-(x1)、NMOS管N-(x3)的源端均与VSS端连接；PMOS管P-(x0)的漏端与P-(x1)的源端、NMOS管N-(x0)的漏端以及NMOS管N-(x2)的栅端连接,该节点记为本级反相器的第一输出节点；PMOS管P-(x1)的漏端与NMOS管N-(x1)的漏端、NMOS管N-(x2)的源端连接,NMOS管N-(x2)的漏端与NMOS管N-(x3)的漏端连接,该节点记为本级反相器的第二输出节点；第一级反相器中的PMOS管P-(10)、PMOS管P-(11)的栅端以及NMOS管N-(10)、NMOS管N-(11)、NMOS管N-(13)的栅端都连接输入信号,产生两个输出节点,即第一级反相器的第一输出节点和第二输出节点；后一级反相器中的PMOS管P-(x0)、PMOS管P-(x1)的栅端连接到前一级反相器的第一输出节点,后一级反相器中的NMOS管N-(x0)、NMOS管N-(x1)、NMOS管N-(x3)的栅端连接到前一级反相器的第二输出节点；最后一级反相器的第一输出节点为最终输出节点。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 柔性电路板的制作方法、柔性电路板及显示面板
{Author}: 郭振;李维国
{Author Address}: 215300 江苏省苏州市昆山市开发区龙腾路1号4幢
{Subsidiary Author}: 昆山国显光电有限公司
{Date}: 2024-09-06
{Notes}: CN118612959A
{Abstract}: 本申请公开了一种柔性电路板的制作方法、柔性电路板及显示面板,制作方法包括：在基板上制备至少一个预备柔性电路板,预备柔性电路板包括相互连接的集成电路、连接线路和连接端子,连接端子包括远离连接线路的第一端部；对基板进行第一次冲切处理以使预备柔性电路板的部分边缘与基板之间断开,且第一端部与基板的第一边缘相连接；对基板进行第二次冲切处理,第一端部与第一边缘断开,得到柔性电路板。本申请实施例提供的柔性电路板的制作方法,在第一次冲切处理之后第一端部与第一边缘相连接,能够将积累在柔性电路板中集成电路、连接线路以及连接端子内部的电荷导向基板,防止击伤集成电路,最后再通过第二次冲切处理,完成柔性电路板的制备。
{Subject}: 1.一种柔性电路板的制作方法,其特征在于,包括：在基板上制备至少一个预备柔性电路板,所述预备柔性电路板包括相互连接的集成电路、连接线路和连接端子,所述连接端子包括远离所述连接线路的第一端部；对所述基板进行第一次冲切处理,使所述预备柔性电路板的部分边缘与所述基板之间断开,且至少部分所述第一端部与所述基板的第一边缘相连接；对所述基板进行第二次冲切处理,使所述第一端部与所述第一边缘断开,得到所述柔性电路板。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 芯片的测试向量生成方法、系统、设备及存储介质
{Author}: 张童;章伟
{Author Address}: 230000 安徽省合肥市高新区望江西路900号中安创谷科技园一期A2栋501/502/503/505室
{Subsidiary Author}: 合肥智芯半导体有限公司
{Date}: 2024-09-03
{Notes}: CN118425742B
{Abstract}: 本发明涉及芯片测试技术领域,提供一种芯片的测试向量生成方法、系统、设备及存储介质,通过待执行的测试代码生成hex文件,并根据目标测试需求以及hex文件配置目标测试文件,简化了传统测试过程中繁琐的配置步骤,且通过配置目标测试文件,可以方便地适应不同测试需求和芯片类型。将目标测试文件输入到编译软件中,可以快速生成目标测试向量,实现了不通过仿真也可以生成测试向量的效果,大大缩短了测试准备和生成测试向量的时间,提高了整体测试效率。同时,配置目标测试文件的过程只比较关心的输出值,避免了不关心的比较值对测试结果的干扰,从而降低了测试失败的风险,提高了测试的准确性。
{Subject}: 1.一种芯片的测试向量生成方法,其特征在于,包括：根据待执行的测试代码生成hex文件；其中,所述待执行的测试代码是根据目标测试需求编译的；根据所述目标测试需求以及所述hex文件配置目标测试文件,并将所述目标测试文件输入到编译软件中；所述编译软件从所述目标测试文件中读取待测芯片进入目标测试模式所需启动端口标识以及启动端口值,将所述启动端口标识以及所述启动端口值写入第一向量序列；所述编译软件从所述目标测试文件中读取所述hex文件中的hex文件路径,根据所述hex文件路径读取加载测试数据到所述待测芯片所需的加载端口标识以及测试数据,并将所述加载端口标识以及所述测试数据写入第二向量序列；其中,所述加载端口标识用于指示将所述测试数据加载到所述待测芯片的目标加载端口；所述编译软件读取所述待测芯片释放CPU所需的端口操作序列,将所述端口操作序列写入第三向量序列；所述编译软件从所述目标测试文件中读取测试所述待测芯片所需的向量观测值,并将所述向量观测值写入第四向量序列；其中,所述向量观测值用于测试所述待测芯片；所述编译软件根据所述第一向量序列、所述第二向量序列、所述第三向量序列以及所述第四向量序列得到测试向量文件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片检测工装
{Author}: 张雷;赵海宁;王盛瑄;孟令飞;张瀚文;丁雪菲
{Author Address}: 132021 吉林省吉林市龙潭区汉阳街65号
{Subsidiary Author}: 吉林电子信息职业技术学院
{Date}: 2024-09-03
{Notes}: CN118465512B
{Abstract}: 本发明涉及电子元件检测技术领域,具体是一种集成电路芯片检测工装,包括检测架体,所述检测架体上固定安装有芯片检测台,还包括：检测工位转换机构,所述检测工位转换机构分别与所述检测架体和芯片检测台相连接,其中,检测工位转换机构包括有驱动升降组件、探针检测组件、放置保护组件和检测放置部；所述驱动升降组件分别与所述检测架体和芯片检测台相连接,所述驱动升降组件上固定安装有芯片检测设备,所述芯片检测设备上固定安装有多个检测探针；本发明集成电路芯片检测工装,可保证后续与芯片上的引脚良好接触,有利于提高检测结果的精度,保证检测的质量,为工作人员提供了便利。
{Subject}: 1.一种集成电路芯片检测工装,包括检测架体,所述检测架体上固定安装有芯片检测台,其特征在于,还包括：检测工位转换机构,所述检测工位转换机构分别与所述检测架体和芯片检测台相连接,其中,检测工位转换机构包括有驱动升降组件、探针检测组件、放置保护组件和检测放置部；所述驱动升降组件分别与所述检测架体和芯片检测台相连接,所述驱动升降组件上固定安装有芯片检测设备,所述芯片检测设备上固定安装有多个检测探针；所述探针检测组件与所述检测架体相连接,并在驱动升降组件带动检测探针指向检测架体的顶部时,所述探针检测组件与所述检测探针相连接；所述放置保护组件与所述驱动升降组件可拆卸连接,并在驱动升降组件带动检测探针的指向与所述芯片检测台平行时,所述放置保护组件与所述检测探针相连接；所述检测放置部开设于所述芯片检测台上,并在驱动升降组件带动检测探针指向芯片检测台的方向时,所述检测放置部与所述检测探针正对设置；所述驱动升降组件包括：驱动电机,所述驱动电机与所述检测架体固定连接,且所述驱动电机的输出端上固定安装有曲柄杆；活动连杆,所述活动连杆的一端与所述曲柄杆转动连接；连接板,所述连接板与所述活动连杆的另一端转动连接,且所述连接板的两端上均固定安装有升降圆柱体,所述升降圆柱体贯穿所述芯片检测台,并与所述芯片检测台滑动连接；以及方位转换单元,方位转换单元分别与所述检测架体和升降圆柱体相连接,并与所述芯片检测设备相连接；所述方位转换单元包括：工位转换控制板,所述工位转换控制板与所述检测架体固定连接,且所述工位转换控制板上开设有Y型导向槽；工位转换推板,所述工位转换推板与所述芯片检测设备固定连接,并与所述升降圆柱体的顶端转动连接；以及滑动柱,所述滑动柱固定安装在所述工位转换推板的另一端上,且所述滑动柱插装在所述Y型导向槽内,并与所述Y型导向槽滑动连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高功率集成电路堆叠封装散热方法及系统
{Author}: 谷雨
{Author Address}: 210039 江苏省南京市雨花台区凤集大道15号C04栋102室
{Subsidiary Author}: 南京吉纳电子科技有限公司
{Date}: 2024-09-03
{Notes}: CN118468806B
{Abstract}: 本申请的一种高功率集成电路堆叠封装散热方法及系统,涉及集成电路封装技术领域,通过在芯片的不同层之间集成热流路由网络,根据芯片的层数、功能模块分布、功耗评估拓扑结构的性能指标,设计得到热流路由网络的拓扑结构；采集芯片的不同层和功能模块的温度数据,得到温度分布,获取各个功能模块的功耗得到功耗分布,获取各个热流开关的导通状态；根据温度分布和功耗分布训练得到功耗预测模型,用于预测下一时间步的功耗；对于每个时间步,实时获取当前时间步的温度分布、功耗分布预测下一时间步的功耗,计算当前时间步的温度梯度,获取上一时间步的热流开关的导通状态,通过热流路由决策函数对热流开关的导通状态进行决策,实现了高效散热。
{Subject}: 1.一种高功率集成电路堆叠封装散热方法,其特征在于,包括：在芯片的不同层之间集成一个由热流开关和导热通道组成的热流路由网络,根据芯片的层数、功能模块分布、功耗评估拓扑结构的性能指标,设计得到热流路由网络的拓扑结构；采集芯片的不同层和功能模块的温度数据,得到温度分布,获取各个功能模块的功耗得到功耗分布,获取各个热流开关的导通状态；根据温度分布和功耗分布训练得到功耗预测模型,用于预测下一时间步的功耗；对于每个时间步,实时获取当前时间步的温度分布、功耗分布预测下一时间步的功耗,计算当前时间步的温度梯度,获取上一时间步的热流开关的导通状态,通过热流路由决策函数对热流开关的导通状态进行决策；所述在芯片的不同层之间集成一个由热流开关和导热通道组成的热流路由网络,根据芯片的层数、功能模块分布、功耗评估拓扑结构的性能指标,设计得到热流路由网络的拓扑结构的具体方法为：选择相变材料制成热流开关,设计热流开关的结构,采用微机电系统工艺制造热流开关；选择导热材料制作导热通道,设计导热通道的结构,采用化学气相沉积、原子层沉积的工艺制备导热通道；根据芯片的层数、功能模块分布、功耗设计热流路由网络的拓扑结构,建立热流路由网络的图模型,定义拓扑结构的性能指标,评估各个拓扑结构的性能指标,设计优化目标函数并求解,选择性能最优的拓扑结构作为热流路由网络的拓扑结构；所述根据芯片的层数、功能模块分布、功耗设计热流路由网络的拓扑结构,建立热流路由网络的图模型,定义拓扑结构的性能指标,评估各个拓扑结构的性能指标,设计优化目标函数并求解,选择性能最优的拓扑结构作为热流路由网络的拓扑结构的具体方法为：将芯片的不同层和功能模块抽象为图中的节点v,将热流开关和导热通道抽象为图中的边er,根据热流开关的导通状态和导热通道的导热性能,为每条边分配一个权重w,得到加权有向图,其中V表示节点集合,E表示边集合,W表示权重集合；定义拓扑结构的性能指标,包括：热流分配能力、路由灵活性和控制复杂度；所述热流分配能力用节点的温度方差来衡量,温度方差的计算公式为,其中N表示节点总数,为第i个节点的温度数据,为平均温度；所述路由灵活性用路径多样性来衡量,路径多样性的计算公式为,其中,为节点i到节点j的所有路径集合,为最短路径集合；所述控制复杂度用边数量和控制变量维度来衡量,所述边数量表示为,所述控制变量维度表示为,u为热流开关的控制信号集合；其中,控制变量维度等于热流开关控制信号的总数量,,表示第k个热流开关的控制信号,K为热流开关的总数量,T为矩阵转置；利用热流分配能力、路由灵活性和控制复杂度构建优化目标函数,包括：热流分配能力目标、路由灵活性目标、控制复杂度目标,热流分配能力目标为最小化温度方差,路由灵活性目标为最大化路径多样性,控制复杂度目标为最小化边数量、最小化控制变量维度,则优化目标函数表示为和；采用NSGA-II算法在热流路由网络的图模型的拓扑空间中搜索最优解集；在最优解集中,根据实际需求和设计约束,选择最优的拓扑结构作为热流路由网络的拓扑结构；所述对于每个时间步,实时获取当前时间步的温度分布、功耗分布预测下一时间步的功耗,计算当前时间步的温度梯度,获取上一时间步的热流开关的导通状态,通过热流路由决策函数对热流开关的导通状态进行决策的具体方法为：获取热流路由网络的拓扑结构上的初始温度数据、初始功耗和初始热流开关状态,表示芯片第a层第b个节点的初始时间步的初始温度数据,表示芯片第a层第b个节点的初始时间步的初始功耗,表示初始时间步第x个热流开关为第y个导通状态；对于每个时间步f,采集当前时间步的温度数据、功耗,和上一时间步的热流开关的导通状态；利用当前时间步的温度数据、功耗,根据功耗预测模型预测得到下一时间步的功耗；利用当前时间步的温度数据,计算热流路由网络的拓扑结构中芯片第a层第b个节点的温度梯度,所述温度梯度的计算公式为：,其中,、分别表示芯片横向和纵向的网格步长,表示芯片第a+1层第b个节点的时间步f的温度数据,表示芯片第a-1层第b个节点的时间步f的温度数据,表示芯片第a层第b+1个节点的时间步f的温度数据,表示芯片第a层第b-1个节点的时间步f的温度数据；利用下一时间步的功耗和当前时间步的温度数据计算得到芯片第a层第b个节点的时间步f的预测热流量,所述预测热流量的计算公式为：,其中,为功耗对预测热流量的影响权重,为温度梯度对预测热流量的影响权重；结合上一时间步的热流开关的导通状态、下一时间步的功耗和当前时间步的温度梯度计算加权差异,所述加权差异的计算公式为：,其中,是在时间步f与芯片第a层第b个节点通过热流开关连接的位置的温度梯度,是在时间步f与芯片第a层第b个节点通过热流开关连接的位置的预测热流量,是温度梯度的权重系数,是预测热流量的权重系数；设置正阈值和负阈值,利用热流路由决策函数对热流开关的导通状态进行决策。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种汽车安全气囊控制器32回路诊断设备
{Author}: 成少华;李秋林
{Author Address}: 北京市大兴区经济技术开发区经海六路3号院1号楼A座8层905室
{Subsidiary Author}: 北京万得嘉瑞汽车技术有限公司
{Date}: 2024-09-03
{Notes}: CN118584940A
{Abstract}: 本发明涉及诊断设备技术领域,本发明公开了一种汽车安全气囊控制器32回路诊断设备,包括：上壳、集成电路结构和底板,所述集成电路结构可拆卸的内嵌在上壳与底板之间。本发明能够模拟汽车安全气囊控制器的工作环境,对其性能进行全面测试；集成多种功能,如环境模拟测试、故障定位、实时显示等,提高了测试效率和准确性；支持多种通讯接口,实现与上位机的交互,方便数据传输和分析；通过模拟气囊起爆回路的电阻值、周边传感器通讯等工作环境,能够准确测试汽车安全气囊控制器的各项性能,确保其质量和可靠性；该设备操作简单,易于使用,可提高生产效率。
{Subject}: 1.一种汽车安全气囊控制器32回路诊断设备,其特征在于,包括：上壳(100)、集成电路结构(200)和底板(300),所述集成电路结构(200)可拆卸的内嵌在上壳(100)与底板(300)之间,所述集成电路结构(200)包括：处理电路板(10),用于固定所有电路部分的器件及数字芯片电路；3档3脚摇臂开关(11),所述3档3脚摇臂开关(11)的数量为32组,设置于处理电路板(10)的正面底端；烧录模式引导按钮(12),设置于所述处理电路板(10)的侧面底端；烧录状态指示灯(13),设置于所述烧录模式引导按钮(12)的侧面,且与烧录模式引导按钮(12)电性连接；插座(1),设置于所述处理电路板(10)的左上角,用于连接12或24V直流电源；直流输入插座(2),设置于所述插座(1)的底端,用于连接手机快充充电宝或充电头；串口插座(3),设置于所述直流输入插座(2)的底端,内部集成RS232转USB电路；TF卡插槽(4),设置于所述串口插座(3)的侧面,用于脱机烧录时ACU程序的存放；常电开关(5),所述常电开关(5)为3档6脚摇臂型,设置于所述TF卡插槽(4)的侧面,用于实现直流电源或充电宝输入的切换及关断；仪表灯ON开关(6),所述仪表灯ON开关(6)2档6脚摇臂型,设置于所述常电开关(5)的侧面；常电状态指示灯(7),设置于所述仪表灯ON开关(6)的侧面；仪表ON电指示灯(8),设置于所述常电状态指示灯(7)的侧面。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路设计图管理系统
{Author}: 牟一卉;高大伟;陈科伶;姚瑶;李滢;李弘瑞;王世骏;孙远祯;王益国
{Author Address}: 610000 四川省成都市高新技术产业开发区西区百叶路1号
{Subsidiary Author}: 电子科技大学成都学院
{Date}: 2024-09-03
{Notes}: CN118586349A
{Abstract}: 本发明提供了一种集成电路设计图管理系统,涉及电路设计管理技术领域。本发明包括集成电路设计图管理云端、企业内部实体设备网络和若干访问终端；其中,管理云端基于B/S架构,提供项目管理、设计任务配置、设计终端交互和电路设计项目可视化地图等服务；通过构建云化存储池实现分布式存储,设计图以类区块链形式存储；访问终端连接管理云端,提供设计图编辑服务,通过项目、原理图和PCB编辑容器进行设计图编辑和管理；本发明通过指针地址、电子元件库编号、原理图版本编号等生成原理图类区块链头和类区块数据包,实现设计图纸数据的校验与恢复,保障设计图的完整性和版本追溯的准确性。此外,系统默认采用可恢复的删除策略,保证数据的安全性。
{Subject}: 1.一种集成电路设计图管理系统,其特征在于,包括集成电路设计图管理云端、企业内部实体设备网络和若干集成电路设计图访问终端；其中,所述集成电路设计图管理云端用于提供集成电路设计云端综合管理服务,基于B/S架构进行部署包括业务服务器和数据库服务器；其中,所述业务服务器用于提供管理服务支持,包括项目管理配置单元、设计任务配置单元、设计终端交互单元和电路设计项目可视化地图；所述数据库服务器用于提供数据服务支持,包括容器环境数据库、电子元件数据库、项目人员数据库和指针地址数据库；所述企业内部实体设备网络用于提供分布式网络存储服务,通过企业内部的实体设备构建云化存储池；其中, 所述企业内部实体设备网络通过一个电路设计项目虚拟网络管理来存储单一电路设计项目的集成电路设计图,所述集成电路设计图包括原理图和对应的若干布线设计图,并以类区块链的形式分布式存储在云化存储池中；所述集成电路设计图访问终端用于提供设计图编辑服务,通过内部访问网络与集成电路设计图管理云端连接,并在云端构建对应的设计图编辑容器；其中,所述设计图编辑容器包括项目编辑容器、原理图编辑容器和PCB编辑容器,所述项目编辑容器用于设置电路设计项目虚拟网络的内部架构,所述原理图编辑容器用于为原理图编辑人员提供原理图编辑空间,所述PCB编辑容器用于为布线编辑人员提供布线设计图编辑空间。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于离子注入的PN结形成方法、存储介质和集成电路器件
{Author}: 赵旭洁;石彩红;张晓情;王逸飞;万鹏程;程丽娟
{Author Address}: 741000 甘肃省天水市秦州区环城西路7号
{Subsidiary Author}: 天水天光半导体有限责任公司
{Date}: 2024-09-03
{Notes}: CN118588542A
{Abstract}: 本申请提供一种基于离子注入的PN结形成方法、存储介质和集成电路器件,属于集成电路制造领域。该方法包括：在经过光刻后的硅衬底上确定待掺杂区域和需要掺杂的标准浓度和标准深度；通过质量分析器从杂质源B-2H-6中筛选出B～(3+)；通过第一离子注入机按照对应的剂量和能量将所述B～(3+)注入至所述待掺杂区域；将完成掺杂后的区域进行退火处理,形成初始PN结；计算所述初始PN结中的各个掺杂区域的实际浓度、实际深度与标准浓度、标准深度的误差,将误差超过误差阈值的掺杂区域作为待补偿区域；对所述待补偿区域进行B～(3+)再次注入；对B～(3+)再次注入后的区域进行再次退火处理,形成PN结。本申请可以提高集成电路器件制造的质量。
{Subject}: 1.一种基于离子注入的PN结形成方法,其特征在于,所述方法包括：在经过光刻后的硅衬底上确定待掺杂区域和需要掺杂的标准浓度和标准深度；通过质量分析器从杂质源B-2H-6中筛选出B～(3+)；通过第一离子注入机按照对应的剂量和能量将所述B～(3+)注入至所述待掺杂区域；将完成掺杂后的区域进行退火处理,形成初始PN结；计算所述初始PN结中的各个掺杂区域的实际浓度、实际深度与标准浓度、标准深度的误差,将误差超过误差阈值的掺杂区域作为待补偿区域；对所述待补偿区域进行B～(3+)再次注入；对B～(3+)再次注入后的区域进行再次退火处理,形成PN结。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种阶梯式透明柔性集成电路基板的厚度均匀性检测方法
{Author}: 石超;李成明;崔草香;杨少延;刘祥林;朱瑞平;郭柏君;陈兆显;李晓东
{Author Address}: 519000 广东省珠海市横琴新区环岛北路2515号2单元907办公
{Subsidiary Author}: 国鲸科技(广东横琴粤澳深度合作区)有限公司
{Date}: 2024-09-03
{Notes}: CN118588579A
{Abstract}: 本发明提供一种阶梯式透明柔性集成电路基板的厚度均匀性检测方法,涉及厚度检测技术领域,包括：步骤1：通过预设抽样方法对同一生产批次下的基板进行选取,得到抽样基板；步骤2：基于预设检测设备对所述抽样基板进行厚度检测,得到初始厚度检测数据；步骤3：对所述初始厚度检测数据进行预处理,并进行数据核验得到待处理数据；步骤4：结合在方法数据库中选取的预设分析方法对所述待处理数据进行分析,并对所有所述抽样基板对应的分析结果进行共识得到批次-厚度分析结果。本发明可以精确获取柔性基板的厚度数据,提升透明柔性基板的厚度均匀性的计算精度,从而保证基板的产品质量。
{Subject}: 1.一种阶梯式透明柔性集成电路基板的厚度均匀性检测方法,其特征在于,包括：步骤1：通过预设抽样方法对同一生产批次下的基板进行选取,得到抽样基板；步骤2：基于预设检测设备对所述抽样基板进行厚度检测,得到初始厚度检测数据；步骤3：对所述初始厚度检测数据进行预处理,并进行数据核验得到待处理数据；步骤4：结合在方法数据库中选取的预设分析方法对所述待处理数据进行分析,并对所有所述抽样基板对应的分析结果进行共识得到批次-厚度分析结果；其中,步骤3中,包括：对所述初始厚度检测数据进行异常分析,并对异常分析的分析结果进行特征提取,构建得到异常特征集；基于所述异常特征集,在方法数据库中选取得到对应的预处理方法,并利用所述预处理方法对所述初始厚度检测数据进行预处理,得到第一数据；对所述第一数据进行数据核验,将满足第一阈值条件的所述第一数据输出为待处理数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 柱状电容及其形成方法
{Author}: 钟晓伟
{Author Address}: 310020 浙江省杭州市钱塘新区义蓬街道江东大道3899号709-7号
{Subsidiary Author}: 杭州积海半导体有限公司
{Date}: 2024-09-03
{Notes}: CN118591279A
{Abstract}: 本发明提供一种柱状电容及其形成方法,属于半导体器件制造技术领域。该柱状电容包括衬底、导电柱芯、柱面介质层、导电层和第一导电结构；其中,导电柱芯设置在所述衬底中,所述导电柱芯沿水平方向延伸；柱面介质层沿周向包覆所述导电柱芯表面,并使得所述导电柱芯的部分表面裸露；导电层设置在所述导电柱芯和所述衬底之间,所述导电层沿周向包覆在所述柱面介质层外围；第一导电结构与所述导电柱芯的裸露表面导电接触,并与所述导电层绝缘隔离。本发明提供的柱状电容易于在集成电路的三维空间中堆叠形成高容量及高稳定性的电容阵列。
{Subject}: 1.一种柱状电容,其特征在于,包括：衬底；导电柱芯,其设置在所述衬底中,所述导电柱芯沿水平方向延伸；柱面介质层,其沿周向包覆所述导电柱芯表面,并使得所述导电柱芯的部分表面裸露；导电层,其设置在所述导电柱芯和所述衬底之间,所述导电层沿周向包覆在所述柱面介质层外围；第一导电结构,其与所述导电柱芯的裸露表面导电接触,并与所述导电层绝缘隔离。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 应用于工业机器人的集成电路的故障诊断系统及方法
{Author}: 胡会军;申俊豪
{Author Address}: 518000 广东省深圳市光明区新湖街道楼村社区红银路107号B栋2层C区
{Subsidiary Author}: 深圳市知酷信息技术有限公司
{Date}: 2024-08-30
{Notes}: CN118566701A
{Abstract}: 本发明属于工业机器人监管技术领域,具体是应用于工业机器人的集成电路的故障诊断系统及方法,其中,该系统包括服务器、集成电路监测模块、故障诊断模块、集成电路分类模块和管理终端；本发明通过集成电路监测模块将相应工业机器人的所有集成电路进行运行监测,故障诊断模块通过预设的算法模型进行分析以判断相应集成电路是否处于正常状态,实现对集成电路故障的快速准确诊断,有利于保证工业机器人的稳定性和可靠性,且通过集成电路分类模块将对应类型工业机器人的所有集成电路进行分析以确定易故障电路或稳定型电路,后续针对易故障电路进行重点攻坚研究,减小针对工业机器人的管理难度。
{Subject}: 1.应用于工业机器人的集成电路的故障诊断系统,其特征在于,包括服务器、集成电路监测模块、故障诊断模块、集成电路分类模块和管理终端；服务器获取到相应工业机器人中的所有集成电路,集成电路监测模块将相应工业机器人的所有集成电路进行运行监测,将相应集成电路的监测数据经服务器发送至故障诊断模块；故障诊断模块接收集成电路监测模块传输的监测数据,并对所接收的监测数据进行预处理和特征提取,通过预设的算法模型进行分析,判断相应集成电路是否处于正常状态,若判断相应集成电路未处于正常状态则生成故障预警信息,且将相应工业机器人中对应集成电路的故障预警信息经服务器发送至管理终端；服务器获取到相应工业机器人的类型,集成电路分类模块将对应类型工业机器人的相应集成电路在历史阶段的运行表现进行分析,通过分析将相应集成电路标记为易故障电路或稳定型电路,且将相应集成电的标记信息经服务器发送至管理终端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种使用GPU加速集成电路测试的方法
{Author}: 李维繁星;张春霞;李北印;沈红星;王超群
{Author Address}: 215500 江苏省苏州市常熟市碧溪街道通港路58号10幢
{Subsidiary Author}: 弘润半导体(苏州)有限公司
{Date}: 2024-08-30
{Notes}: CN118569162A
{Abstract}: 本发明公开了一种使用GPU加速集成电路测试的方法,涉及电子设备技术领域,包括,通过将集成电路设计的CAD文件导入HFSS和Icepak,实现了从设计图纸到仿真环境的无缝转化,构建电磁场和热场的仿真模型,减少了物理原型制作和测试的成本与时间,利用CUDA技术识别仿真任务中的并行化部分,并对其进行任务分解与并行执行,加快了仿真计算的速度,部署深度学习算法自动优化仿真参数,避免了人为因素导致的误差,创建电磁场和热场的双向耦合仿真项目,实时并行执行两场的计算,在仿真层面实现了电磁与热效应的紧密集成。
{Subject}: 1.一种使用GPU加速集成电路测试的方法,其特征在于：包括,将集成电路设计的CAD文件导入HFSS和Icepak,在HFSS和Icepak中分别构建电磁场和热场仿真模型并进行初步仿真；利用CUDA识别初步仿真可并行化部分,进行任务分解并执行并行策略；部署深度学习算法自动优化仿真参数,预测下一阶段最佳仿真状态；创建电磁场和热场的双向耦合仿真项目,实时并行执行电磁场和热场的仿真计算,分析耦合解与预测结果的差异做出调整决策；建立电磁场模型并进行初步仿真是指将导入至HFSS中的CAD文件,转化电路布局为三维几何模型,应用材料库中的相应属性至各组件,设置辐射边界条件,配置电源和信号源,模拟实际工作状态,采用麦克斯韦方程组描述电磁场分布,表达式为：,其中,是向量场的旋度,E是电场强度,是偏导数,B是磁感应强度,t是时间变量,H是磁场强度,J是电流密度,D是电位移,是电荷密度；基于麦克斯韦方程组的解,通过仿真结果计算电磁场中的损耗功率密度,将这部分功率转化为热源密度,表达式为：,其中,Q是热源密度,I是电流,R是电阻率,是电导率。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片的可靠性测试评估方法
{Author}: 杜正平;田雨;张宏民;程天鑫
{Author Address}: 610095 四川省成都市高新区新航路18号201栋1单元1层1号
{Subsidiary Author}: 成都赛迪育宏检测技术有限公司
{Date}: 2024-08-30
{Notes}: CN118566697A
{Abstract}: 本发明公开了一种集成电路芯片的可靠性测试评估方法,包括：搭建用于集成电路芯片测试的测试环境,测试环境包括使用环境和压应力环境,根据使用环境定义的环境因子搭建试验箱；确定集成电路芯片在使用过程中决定性能的性能指标,遵循单一变量原则,计算环境因子变化条件下的可靠性系数F-1；计算不同压应力环境下集成电路芯片的可靠性系数F-2；设置应力环境下集成电路芯片的可靠性系数阈值、使用环境下集成电路芯片的可靠性系数阈值,对集成电路芯片的可靠性等级进行评估。本发明确保准确的筛选出劣质的集成电路芯片,提升集成电路芯片产品质量的筛选效果,为后续集成电路芯片产品生产和质量把控提供数据支撑和依据。
{Subject}: 1.一种集成电路芯片的可靠性测试评估方法,其特征在于,包括：步骤S1：搭建用于集成电路芯片测试的测试环境,测试环境包括使用环境和压应力环境,根据使用环境定义的环境因子搭建试验箱,试验箱具有调控其内部温度、湿度环境的功能；步骤S2：确定集成电路芯片在使用过程中决定性能的性能指标,遵循单一变量原则,在试验箱内设置最大温度阈值、最小温度阈值和湿度条件下集成电路芯片的使用环境,并获取集成电路芯片在不同使用环境下的性能指标,计算环境因子变化条件下的可靠性系数F-1,最大温度阈值、最小温度阈值分别为集成电路芯片设计时规定的正常使用温度范围的端点值；步骤S3：对集成电路芯片施加应力,测试集成电路芯片在不同应力梯度下的变形情况以及性能指标波动情况,计算不同压应力环境下集成电路芯片的可靠性系数F-2；步骤S4：设置应力环境下集成电路芯片的可靠性系数阈值、使用环境下集成电路芯片的可靠性系数阈值；若且,则集成电路芯片的可靠性为最高等级；若且或且,则集成电路芯片的可靠性为中间等级；若且,则集成电路芯片的可靠性为最低级。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种运算放大器集成电路优化方法
{Author}: 季侠;岳卫杰
{Author Address}: 230088 安徽省合肥市高新区创新大道2800号创新产业园二期F3-1001-1002/1010-1011
{Subsidiary Author}: 合肥磐芯电子有限公司
{Date}: 2024-08-30
{Notes}: CN118571847A
{Abstract}: 本发明公开了一种运算放大器集成电路优化方法,涉及运算放大器集成电路优化技术领域；本发明通过对运算放大器集成电路在当前设定时间段内各时间点的温度数值进行分析,得到运算放大器集成电路在当前设定时间段内的温变比值,基于温变比值的比对结果,从而反映运算放大器集成电路在当前设定时间段处于升温还是降温状态,基于温变比值的比对结果进一步对设定时间段内各时间点的温度数值进行分析,实现对运算放大器集成电路参数的初步优化。
{Subject}: 1.一种运算放大器集成电路优化方法,其特征在于,包括：集成温度监测：通过运算放大器电路中集成的温度传感器,获取运算放大器集成电路的温度数据；温度变化评估：预设运算放大器集成电路的温度监测时间间隔；到达预设的时间间隔后,基于当前到达时间点触发补偿分析信令,读取到达时间点前设定时间段内运算放大器集成电路的温度数据并进行分析,得到运算放大器集成电路在当前设定时间段内的温变比值并记为W；基于运算放大器集成电路在当前设定时间段内温变比值W的比对结果,生成不同的补偿信号；若W大于1,则生成升温补偿信号；若W小于1,则生成降温补偿信号；温度补偿优化：基于运算放大器集成电路在当前设定时间段内生成的对应补偿信号,进一步对设定时间段内各时间点的温度数值进行分析；并基于分析的结果对运算放大器集成电路的参数进行初步优化；二次补偿优化：获取当前设定时间段运算放大器所处周围环境的温度变化情况并进行分析,基于分析的结果在初步优化的基础上再次进行优化,作为运算放大器集成电路进入下一段监测时间间隔的二次优化；温度预警处理：生成升温补偿信号时,提取运算放大器集成电路在当前设定时间段内的温度相关参数,并建立对应的升温状态模型,同时提取运算放大器集成电路的初始模型；对运算放大器集成电路在当前设定时间段内得到的建立模型和初始模型进行分析,得到运算放大器集成电路在当前设定时间段内的升温预警指数UYH,基于升温预警指数UYH的匹配结果执行相应的步骤。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于功率模块的电路供电系统
{Author}: 庄伟东
{Author Address}: 211200 江苏省南京市溧水区秀山路9号
{Subsidiary Author}: 南京银茂微电子制造有限公司
{Date}: 2024-08-30
{Notes}: CN118572856A
{Abstract}: 本发明涉及供电系统技术领域,具体为一种用于功率模块的电路供电系统,包括保护继电器KA1、整流电路板、自动切换模块、电池组、集成电路芯片控制板、电池导热铜板、功率模块导热背板和电磁控制导热桥板模块,其特征在于：220V交流市电通过保护继电器KA1的常闭触点输入到整流电路板,所述整流电路板输出直流电DC1到自动切换模块,所述电池组输出直流电DC2并通过保护继电器KA1的常闭触点输入到自动切换模块,自动切换模块负载输出到功率模块对功率模块进行供电；本发明电路供电系统,可以在220V交流市电断电时,自动切换到电池组进行应急供电,避免功率模块突然断电。
{Subject}: 1.一种用于功率模块的电路供电系统,包括保护继电器KA1、整流电路板、自动切换模块、电池组、集成电路芯片控制板、电池导热铜板、功率模块导热背板和电磁控制导热桥板模块,其特征在于：220V交流市电通过保护继电器KA1的常闭触点输入到整流电路板,所述整流电路板输出直流电DC1到自动切换模块,所述电池组输出直流电DC2并通过保护继电器KA1的常闭触点输入到自动切换模块,自动切换模块负载输出到功率模块对功率模块进行供电；常规状态下自动切换模块控制DC1对功率模块进行供电,当DC1停止供电时,自动切换模块自动切换到DC2对功率模块进行供电；所述电池导热铜板与所述电池组导热贴合,所述功率模块导热背板与功率模块导热贴合,所述电池导热铜板与所述功率模块导热背板之间设置有电磁控制导热桥板模块,所述电磁控制导热桥板模块通过集成电路芯片控制板进行控制,当集成电路芯片控制板发出控制信号到电磁控制导热桥板模块,会使得电磁控制导热桥板模块动作,此时电池导热铜板与功率模块导热背板之间建立导热连通。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于电控荧光材料实现多色彩显示的智能隐形眼镜
{Author}: 吴俊;高飞翔;向盛鑫;陈晓华;林昱
{Author Address}: 211189 江苏省南京市江宁区东南大学路2号
{Subsidiary Author}: 东南大学
{Date}: 2024-08-27
{Notes}: CN118550102A
{Abstract}: 本发明公开了一种基于电控荧光材料实现多色彩显示的智能隐形眼镜,包括前置透明柔性封装层、电路与电源层、电控荧光层和后置透明封装层。电路与电源层能够接受外界信号,控制电压、电流供给,用于电路和电控荧光图案供电,其中电源选用微型超级电容器。电控荧光层多色彩显示信息是通过在接受电信号时会产生多光谱可选的电控荧光实现的。开发了静电纺丝工艺与电聚合工艺结合的工序能合成电控荧光材料、完成结构设计和印刷一体化。印刷不同的电控荧光图案来显示不同信息增强功能扩展性。智能隐形眼镜可通过加入其他传感器监测生理信息并通过电控荧光图案变色显示信息提醒用户。
{Subject}: 1.基于电控荧光材料实现多色彩显示的智能隐形眼镜,其特征在于,包括依次设置的前置透明柔性封装层、电路与电源层、电控荧光层和后置透明封装层；所述电路与电源层用于接收外界信号,并输出电信号对电控荧光层进行控制。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种信息量大的发射方案
{Author}: 宁永健;蒋丹
{Author Address}: 400067 重庆市南岸区南坪镇四公里村红子帮社
{Subsidiary Author}: 重庆宁来科贸有限公司
{Date}: 2024-08-27
{Notes}: CN118553083A
{Abstract}: 一种信息量大的发射方案,属于信息网络遥控技术领域,涉及通过通讯网络对众多对象远与近距离同时控制,是一种信息技术产业用于多种行业的智能控制技术；主要是申请人已有成果的继续,包含编码控制部分与发射部分两大主体,用编码控制部分的输出连接发射部分调制输入端,发射部分采用无线电遥控,有现代遥控发射技术的一切优点,其中编码控制部分是核心,控制了发射的工作状态,编码控制部分包含编码集成电路和控制电路,采用两种信号的双控法,表现为三种电路形式作用于对编码集成电路的控制；产生的效果一是,对100个信号的发射方法,代替惯性思维的100个模拟开关,二是产生三种不同的发射方法,形成三种不同的发射控制效果与用途。
{Subject}: 1.一种信息量大的发射方案,所述的一种信息量大的发射方案,包含编码控制部分,发射部分；用编码控制部分的输出端系列,连接发射部分的输入端系列,发射部分发出信号,对众多受控对象控制；编码控制部分的输出端的输出状态,直接控制了发射部分的发射状态；所描述的发射部分由汇集单元,和发射模块或者经典线路组成,所述信号汇集单元有多个输入端,一个输出端,形成逻辑或关系,多位输入端之一,分别是发射部分的一位输入端,分别连接在编码控制部分多位信号输出上,或门电路输出端连接在发射部分音频调制输入端上,发射部分发出多种信号,控制了所属区域的众多对象；其特征是：所述的编码控制部分,主要由相同结构的一个或多个双控单元组成,每个双控单元内由一块或多块编码集成电路和每块编码集成电路对应配套连接的单元控制电路共同组成：每个双控单元内中所有编码集成电路的输入数据线,组成了一个双控单元编号输入端系列；多个双控单元编号输入端系列,以并联的方式连接形成了编码控制部分的输入端系列；每个双控单元内中与编码集成电路配套连接的单元控制电路的控制输入端连接在一起,形成了一位单元控制输入端,多位单元控制输入端形成了编码控制部分单元控制输入端系列；两类输入端系列,分别连接在外部的对应输出端系列上；每个双控单元配套的单元控制电路输出端,共同组成了编码控制部分信号输出端系列；基于编号输入系列和单元控制输入端系列的连接的双控关系,双控单元编号输入端系列,可接受12个按键产生的众多编号之一编号对象的第一种信号；可接受12个按键中#与*键使编号输入端系列输入为零的第二信号；可接受本发明操作所形成的所需的三种发射方式的长时间和短时信号输入方式的第三种类型信号；编码集成电路对三种信号进行了编码处理,输出了对应的编码信号,再接受单元控制电路控制；通过单元控制电路控制,输出唯一编码对象信号；基于双控单元的确定,随编号的输入而迅速产生唯一发射信号；编码集成电路输出端跟随输入数据线的编号因操作方式不同而输出对应状态信号；可在已确定的双控单元内,任意的选择编号对象数；可选择任意的双控单元及在该单元内选择任意编号对象数；100个控制信号,可从1到最后一个按顺序发射的特殊情况。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 嵌入式封装结构及封装方法
{Author}: 黄平
{Author Address}: 201401 上海市奉贤区肖南路455号
{Subsidiary Author}: 黄平;上海朕芯微电子科技有限公司
{Date}: 2024-08-27
{Notes}: CN118553734A
{Abstract}: 本公开提供集成电路和功率器件的嵌入式封装结构及封装方法,用于封装集成电路管芯和功率器件于树脂载板。集成电路管芯的压焊点在芯片的表面；功率器件的表面有压焊点,背面为其他电极。树脂载板表面有多个下沉凹槽,下沉凹槽的深度不一样以适应不同厚度的集成电路管芯和功率器件；埋入功率器件的下沉凹槽底部铺设延伸至树脂载板表面的导电层,功率器件的背面电极接触到所述导电层,通过下沉凹槽底部的导电层将背面电极引出连接到树脂载板的表面；集成电路表面各压焊点、功率器件表面电极、功率器件背面电极均在树脂载板表面,集成电路管芯与功率器件互连,且有与外部联通的导电体,树脂载板表面导电体第二导电体以外部分都由封装层包封。
{Subject}: 1.一种嵌入式封装结构,其特征在于,包括：树脂载板,表面形成有多个下沉凹槽；第一布线结构,包括：从部分所述下沉凹槽底部引出至所述树脂载板表面的导电层；集成电路管芯和功率器件,分别埋入下沉凹槽；集成电路管芯的表面具有压焊点；功率器件除在表面具有压焊点之外,在背面还具有与所设置的下沉凹槽内导电层接触的背面电极；第二布线结构,集成电路管芯和功率器件互联,包括：将所述集成电路管芯表面的压焊点、功率器件表面的压焊点、及与功率器件的背面电极连接的树脂载板的表面的导电层同外部互联的导电体；封装层,从所述树脂载板表面封装所述集成电路管芯和功率器件于所述树脂载板。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 二线无极性低功耗收发码电路
{Author}: 林周明;彭国威
{Author Address}: 519060 广东省珠海市南屏科技工业园屏东三路12号
{Subsidiary Author}: 广东柔乐电器有限公司
{Date}: 2024-08-27
{Notes}: CN118554968A
{Abstract}: 一种二线无极性低功耗收发码电路,涉及低功耗收发码电路技术领域,其能够使整个系统的能耗低于0.5W。所述二线无极性低功耗收发码电路中,发码单元电路包括调制信号整形元件,并采用无源元器件处理电路；MCU控制单元的100KHZ的方波调制信号进入第一级与第二级整形后完成信号的转换,并变为正弦波信号,再完成信号的幅度调整,最后再接入Q29的E级进行通道控制,Q29是一个三极管并作为开关控制；收码单元电路包括依次连接的一级无源带通滤波电路、二级二次带通及放大电路、三级无源带通滤波电路、四级二次带通及放大电路、初级解调电路、以及二次解调及整形电路。
{Subject}: 1.一种二线无极性低功耗收发码电路,其特征在于,包括：发码单元电路,所述发码单元电路包括调制信号整形元件,并采用无源元器件处理电路；MCU控制单元的100KHZ的方波调制信号进入电阻R148、电容C142第一级处理,且所述电阻R148一端接所述MCU控制单元、另一端接电容C142,同时电容C142的另一端接地,以组成第一级信号初步整形；所述电阻R148与所述电容C142连接的整体又接入电阻R149,且所述电阻R149与电容C143组成第二级整形,所述电阻R149的另一端接所述电容C143,所述电容C143的另一端接地；第一级与第二级整形后完成信号的转换,并变为正弦波信号；所述电阻R149有接入电阻R150,且所述电阻R150的另一端接入电阻R157,所述电阻R157的另一端接地,并完成信号的幅度调整；所述电阻R150与所述电阻R157连接的整体再接入三极管Q29的E级进行通道控制,所述三极管Q29是一个三极管并作为开关控制；所述MCU控制单元的IO口接入电阻R160与电阻R163,且所述电阻R163作为上拉电阻、其另一端接+5V,并为所述MCU控制单元的IO口作为有效的上拉电平；所述电阻R160的另一端接入所述三极管Q29的B极,在DATA-OF为低电平时,所述三极管Q29导通,信号从所述三极管Q29的C级输出,且所述三极管Q29的C级连接电阻R153和电容C137,同时信号从所述电容C137的另一端输出；收码单元电路,所述收码单元电路包括依次连接的一级无源带通滤波电路、二级二次带通及放大电路、三级无源带通滤波电路、四级二次带通及放大电路、初级解调电路、以及二次解调及整形电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 报文的处理方法及三层交换机、存储介质及电子设备
{Author}: 刘铮;冷大伟;陈翔;李友
{Author Address}: 215000 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-08-27
{Notes}: CN118555241A
{Abstract}: 本申请实施例提供了一种报文的处理方法及三层交换机、存储介质及电子设备,涉及通信领域,其中,该方法包括：接收集成电路芯片上送的第一报文,在缓存表不存在与第一报文携带的目的IP地址对应的表项的情况下,发送用于请求与指定IP地址对应的MAC地址的第一地址请求,缓存表用于记录IP地址和MAC地址之间的对应关系；在第一预设时间内未接收到与第一地址请求对应的应答消息的情况下,在访问控制列表中添加与指定IP地址对应的第一表项,以阻止集成电路芯片上送目的IP地址为指定IP地址、且仅从路由表中匹配到子网路由表项的报文,其中,第一表项中的报文操作包括丢弃报文,通过本申请,解决了相关技术中的报文的处理方法存在CPU资源占用率高的问题。
{Subject}: 1.一种报文的处理方法,其特征在于,应用于三层交换机,所述三层交换机包括集成电路芯片和处理器,所述集成电路芯片用于基于路由表和访问控制列表进行报文处理,所述路由表的子网路由表项用于匹配目的IP地址在所述三层交换机的三层接口的直连网段内、且所述路由表中不存在匹配的主机路由表项的报文,所述访问控制列表中的表项用于记录报文的目的IP地址和报文操作之间的对应关系,所述访问控制列表的优先级高于所述路由表；所述方法包括：通过所述处理器接收所述集成电路芯片上送的第一报文,其中,所述第一报文为从所述路由表中匹配到子网路由表项、且未从所述访问控制列表匹配到表项的报文,所述第一报文携带的目的IP地址为指定IP地址；在缓存表不存在与所述指定IP地址对应的表项的情况下,通过所述处理器向IP地址为所述指定IP地址的主机发送第一地址请求,其中,所述第一地址请求用于请求与所述指定IP地址对应的MAC地址,所述缓存表用于记录同一主机的IP地址和MAC地址之间的对应关系；在第一预设时间内未接收到与所述第一地址请求对应的应答消息的情况下,通过所述处理器在所述访问控制列表中添加与所述指定IP地址对应的第一表项,以阻止所述集成电路芯片向所述处理器上送目的IP地址为所述指定IP地址、且仅从所述路由表中匹配到子网路由表项的报文,其中,所述第一表项中的报文操作包括丢弃报文。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 二线低功耗可视对讲门禁系统
{Author}: 林周明;彭国威
{Author Address}: 519060 广东省珠海市南屏科技工业园屏东三路12号
{Subsidiary Author}: 广东柔乐电器有限公司
{Date}: 2024-08-27
{Notes}: CN118555373A
{Abstract}: 一种二线低功耗可视对讲门禁系统,涉及对讲门禁系统技术领域,其能够达到整机功耗低于0.5W。所述二线低功耗可视对讲门禁系统中,室内机与门口机配合能够完成视频及声音传输,且门口机用于将视频信号调制成高频信号发送给室内机；室内机包括低功耗收发码单元和第一MCU控制单元,低功耗收发码单元包括发码电路和收码电路；发码电路包括调制信号整形元件,并采用无源元器件处理电路,且第一MCU控制单元的信号为100KHZ的方波调制信号,无源元器件用于将方波信号进行整形为正弦波信号；收码电路包括一级无源带通滤波电路,二级二次带通及放大电路,三级无源带通滤波电路,四级二次带通及放大电路,初级解调电路,二次解调及整形电路。
{Subject}: 1.一种二线低功耗可视对讲门禁系统,其特征在于,包括：室内机和门口机,且所述室内机与所述门口机配合能够完成视频及声音传输；所述门口机用于将视频信号调制成高频信号发送给所述室内机,且通信信号用于将数据信号调制后在所述室内机与所述门口机之间互传,其包括但不限于呼叫信号、开锁信号或监视信号；所述门口机收到门禁刷卡单元ID刷卡信号发出的开锁信号则执行开锁指令；所述室内机包括：低功耗收发码单元和第一MCU控制单元,且所述低功耗收发码单元包括：发码电路和收码电路；所述发码电路包括调制信号整形元件,并采用无源元器件处理电路,且所述第一MCU控制单元的信号为100KHZ的方波调制信号,所述无源元器件用于将方波信号进行整形为正弦波信号；所述收码电路包括一级无源带通滤波电路,二级二次带通及放大电路,三级无源带通滤波电路,四级二次带通及放大电路,初级解调电路,二次解调及整形电路；所述门口机包括：所述门禁刷卡单元和第二MCU控制单元,且所述门禁刷卡单元包括：谐振电路,初级放大电路和放大整形电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于多智能体的集成电路设计方法、装置、设备及介质
{Author}: 张赟;黄强;彭吉生
{Author Address}: 100020 北京市朝阳区北辰东路8号3号楼四层401室
{Subsidiary Author}: 北京思凌科半导体技术有限公司;广州微思元半导体技术有限公司
{Date}: 2024-08-23
{Notes}: CN118535132A
{Abstract}: 本申请公开了基于多智能体的集成电路设计方法、装置、设备及介质,涉及集成电路设计技术领域,方法包括：利用产品经理响应于流程指令,根据功能定义文本生成集成电路的功能描述文件；利用芯片架构师根据功能描述文件生成集成电路的技术规格书,将集成电路划分为多个模块电路；利用模块设计工程师根据技术规格书生成各个模块电路的模块规格书,根据各个模块规格书生成对应模块电路的数字设计代码；利用模块验证工程师根据各个模块规格书验证对应模块电路的数字设计代码的功能和参数；利用系统设计工程师将验证通过的数字设计代码根据技术规格书进行拼接,得到集成电路的数字设计总代码。通过多智能体协同工作,提高了设计代码的设计效率和质量。
{Subject}: 1.一种基于多智能体的集成电路设计方法,其特征在于,所述方法包括以下步骤：利用产品经理响应于流程指令,根据待设计的集成电路的功能定义文本生成所述集成电路的功能描述文件；利用芯片架构师根据所述功能描述文件生成所述集成电路的技术规格书,并将所述集成电路划分为多个模块电路；利用模块设计工程师根据所述技术规格书生成各个所述模块电路对应的模块规格书,并根据各个所述模块规格书生成对应所述模块电路的数字设计代码；利用模块验证工程师根据各个所述模块规格书验证对应所述模块电路的数字设计代码的功能和参数；利用系统设计工程师将验证通过的各个所述数字设计代码根据所述技术规格书进行拼接,得到所述集成电路的数字设计总代码；其中,所述产品经理、所述芯片架构师、所述模块设计工程师、所述模块验证工程师以及所述系统设计工程师均为智能体。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件及其制备方法、集成电路、电子设备
{Author}: 庄琼阳;顾才鑫;胡浩林;万玉喜;曾威
{Author Address}: 518116 广东省深圳市龙岗区平湖街道中科亿方智汇产业园12栋
{Subsidiary Author}: 深圳平湖实验室
{Date}: 2024-08-23
{Notes}: CN118538760A
{Abstract}: 本公开提供了一种半导体器件及其制备方法、集成电路、电子设备,涉及半导体芯片技术领域,旨在解决半导体器件导电沟道处的2DEG的浓度不能灵活调整的问题。半导体器件包括：衬底、沟道层、势垒层和P型氮化镓层,沟道层位于衬底的一侧,势垒层位于沟道层远离衬底的一侧；P型氮化镓层位于势垒层远离衬底的一侧。其中,半导体器件还包括：调控层,调控层位于势垒层远离衬底的一侧,调控层的材料包括氮化硅。上述半导体器件应用于功率器件中。
{Subject}: 1.一种半导体器件,其特征在于,包括：衬底；沟道层,位于所述衬底的一侧；势垒层,位于所述沟道层远离所述衬底的一侧；P型氮化镓层,位于所述势垒层远离所述衬底的一侧；其中,所述半导体器件还包括：调控层,位于所述势垒层远离所述衬底的一侧,所述调控层的材料包括氮化硅。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种真单相时钟主从型全静态D触发器
{Author}: 黄鹏程;赵振宇;何小威;冯超超;马驰远;乐大珩;邓让钰;陈海燕;吴振宇;王永文
{Author Address}: 410073 湖南省长沙市开福区德雅路109号
{Subsidiary Author}: 中国人民解放军国防科技大学
{Date}: 2024-08-23
{Notes}: CN118539902A
{Abstract}: 本发明公开了一种真单相时钟主从型全静态D触发器,D触发器包括依次相连的数据输入电路、主触发电路、从触发电路以及数据输出电路；数据输入电路用于接收数据输入信号；主触发电路和从触发电路均由时钟信号CK控制；当时钟信号CK为低电平时,主触发电路接收数据输入信号,从触发电路处于维持状态；当时钟信号CK为高电平时,主触发电路处于维持状态,从触发电路接收主触发电路的存储状态。本发明具有晶体管数量少、时钟控制晶体管数量少,电路结构简单等优点,克服了传统真单相时钟D触发器因漏电而存储状态改变的缺陷,且延迟较传统D触发器降低7%～12%；另外,差分式样的输入可增强抗噪声性能。
{Subject}: 1.一种真单相时钟主从型全静态D触发器,其特征在于,包括数据输入电路、主触发电路、从触发电路以及数据输出电路；数据输入电路、主触发电路、从触发电路和数据输出电路依次相连；数据输入电路,用于接收数据输入信号；数据输出电路,用于将从触发电路的输出信号进行输出；主触发电路和从触发电路均由时钟信号CK控制；当时钟信号CK为低电平时,主触发电路接收数据输入信号,从触发电路处于维持状态；当时钟信号CK为高电平时,主触发电路处于维持状态,从触发电路接收主触发电路的存储状态；所述主触发电路包括PMOS管MP1-MP5、NMOS管MN6-MN7；PMOS管MP1衬底和源极接电源VDD,栅极接时钟信号CK；PMOS管MP2衬底接电源VDD,栅极接信号dn,源极与MP1的漏极相连,漏极驱动信号ml-b；PMOS管MP3衬底接电源VDD,栅极接信号dnn,源极与MP1的漏极和MP2的源极相连,漏极驱动信号ml-ax；PMOS管MP4衬底和源极接电源VDD,栅极由信号ml-ax驱动,漏极驱动信号ml-b；PMOS管MP5衬底和源极接电源VDD,栅极由信号ml-b驱动,漏极驱动信号ml-ax；NMOS管MN6衬底和源极接地VSS,栅极由信号ml-ax驱动,漏极驱动信号ml-b；NMOS管MN7衬底和源极接地VSS,栅极由信号ml-b驱动,漏极驱动信号ml-ax；其中信号ml-ax和信号ml-b为主触发电路中的互补信号对；信号dn和信号dnn为数据输入电路产生的互补或差分的信号对。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体封装工序PI胶膜及制备方法
{Author}: 张润菊;牛启隆;王嘉颖
{Author Address}: 710018 陕西省西安市经济技术开发区高铁新城尚稷路与九路十字远望谷(西安)物联网产业基地A7-2栋3层
{Subsidiary Author}: 西安泽杰隆新材料有限责任公司
{Date}: 2024-08-20
{Notes}: CN118516051A
{Abstract}: 本发明公开了一种半导体封装工序PI胶膜及制备方法,涉及半导体集成电路技术领域,包括底膜层和胶层,胶层铺设在底膜层上,胶层上设置有离型膜层,胶层包括基体树脂、主交联剂、助交联剂、偶联剂和增粘剂,基体树脂为聚有机硅氧烷。通过对基体树脂、主交联剂、助交联剂、偶联剂和增粘剂进行合理配比,形成新的PI胶膜,对其进行粘度检测,再将其贴合在裸铜框架上,在注塑完成后撕下PI胶膜,观察是否存在溢胶,从而得出,当PI胶膜粘性在100-120gf/50mm、厚度为8-10μm时,裸铜框架上无溢胶,并且PI胶膜的粘性满足使用需求,不会造成集成电路的报废,可以对集成电路起到保护的作用。
{Subject}: 1.一种半导体封装工序PI胶膜,包括底膜层和胶层,其特征在于,所述胶层铺设在所述底膜层上,所述胶层上设置有离型膜层；所述胶层包括基体树脂、主交联剂、助交联剂、偶联剂和增粘剂；所述基体树脂为聚有机硅氧烷。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路性能预测模型及建模方法、装置、设备、介质
{Author}: 潘仲豪
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区环湖西二路888号C楼
{Subsidiary Author}: 上海超捷芯软科技有限公司
{Date}: 2024-08-20
{Notes}: CN118520841A
{Abstract}: 本申请提供一种集成电路性能预测模型及建模方法、装置、设备、介质,应用于集成电路、人工智能技术领域,其中建模过程包括：先从集成电路对应的所有工艺偏差随机变量中,按第一采样数量进行随机采样,得到样本矩阵；以及根据样本矩阵进行电路仿真,得到对应的电路性能向量,并将样本矩阵和电路性能向量构成数据集；最后,基于数据集训练预设的电路性能预测模型,并在训练中对电路性能预测模型进行性能评估,若通过评估则结束训练,若未通过评估则按第二采样数量新增采样以更新数据集。通过动态采样和迭代训练,既能够保证用于训练集成电路性能预测模型的样本数量足够,又能够在动态调整中及时停止迭代,很好地兼顾了模型预测精准度和计算开销。
{Subject}: 1.一种集成电路性能预测模型建模方法,其特征在于,包括：从集成电路对应的所有工艺偏差随机变量中,按预设的第一采样数量进行随机采样,得到样本矩阵；根据样本矩阵进行电路仿真,得到对应的电路性能向量,并将样本矩阵和电路性能向量构成数据集；基于数据集训练预设的电路性能预测模型,并在训练中对电路性能预测模型进行性能评估,若通过评估则结束训练后输出电路性能预测模型,若未通过评估则按预设的第二采样数量新增采样,并将重新采样的样本数据及对应电路仿真的电路性能向量加入数据集；其中,电路性能预测模型为以集成电路的工艺参数为输入、以电路性能指标为输出的机器学习模型；第一采样数量大于第二采样数量。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片的走线方法
{Author}: 尚跃;张振栖
{Author Address}: 200120 上海市浦东新区张东路1388号2幢101室
{Subsidiary Author}: 上海聚跃检测技术有限公司
{Date}: 2024-08-20
{Notes}: CN118522695A
{Abstract}: 本发明公开了一种集成电路芯片的走线方法,包括以下步骤：去除芯片表面的绝缘层以暴露导线层；确定走线辅助路径与所述导线层之间的若干交叉位置,其中,所述走线辅助路径为待走线的第一连接点和第二连接点之间的连线；在所述导线层的交叉位置上镀设绝缘结构层；沿所述走线辅助路径镀设行经所述绝缘结构层表面的引线,以连通所述第一连接点和所述第二连接点。本发明的集成电路芯片的走线方法中,先去除绝缘层,再在导线层上进行走线操作,能够有效地减少修改时间,降低操作难度。同时,由于第一连接点和第二连接点沿走线辅助路径连通,能解决长距离绕过导线层连线产生的电阻过大的问题。
{Subject}: 1.一种集成电路芯片的走线方法,其特征在于,包括以下步骤：去除芯片表面的绝缘层以暴露导线层；确定走线辅助路径与所述导线层之间的若干交叉位置,其中,所述走线辅助路径为待走线的第一连接点和第二连接点之间的连线；在所述导线层的交叉位置上镀设绝缘结构层；沿所述走线辅助路径镀设行经所述绝缘结构层表面的引线,以连通所述第一连接点和所述第二连接点。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种多功能检测电路
{Author}: 请求不公布姓名
{Author Address}: 215000 江苏省苏州市高新区科技城济慈路150号1幢
{Subsidiary Author}: 苏州贝克微电子股份有限公司
{Date}: 2024-08-16
{Notes}: CN118501532A
{Abstract}: 本申请包括一种多功能检测电路,具体涉及电路检测技术领域。在该多功能检测电路中包括采样模块、控制模块和输出模块；所述多功能检测电路的第一电压端以及第二电压端分别接入采样模块的两个控制端,以使采样模块对该第一电压端以及第二电压端采样；该第一电压端还通过输出模块连接至电压输出端；该控制模块用于通过该采样模块采样得到的电压,控制该输出模块流经电流大小以使该第一电压端以及第二电压端的电压相同。该多功能检测电路可以实现电流检测或者功率跟踪电压检测,从而大大提高了该检测电路的灵活性。
{Subject}: 1.一种多功能检测电路,其特征在于,所述多功能检测电路中包括采样模块、控制模块和输出模块；所述多功能检测电路的第一电压端以及第二电压端分别接入采样模块的两个控制端,以使采样模块对所述第一电压端以及所述第二电压端采样；所述第一电压端还通过输出模块连接至电压输出端；所述控制模块用于通过所述采样模块采样得到的电压,控制所述输出模块流经电流大小以使所述第一电压端以及所述第二电压端的电压相同；当所述多功能检测电路用于电流检测时,所述第一电压端通过第十一电阻连接至待测电流电路中的第一节点,所述第二电压端连接至待测电流电路中的第二节点,所述第二节点与所述第一节点通过第十电阻连接；当所述多功能检测电路用于电压检测时,电源电压端接入待测电压；所述第一电压端接入所述待测电压的分压值；所述第二电压端接入指定电压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种塑封芯片可靠性综合分析系统
{Author}: 王勇;孔令明;陈俊;陈勉之;陈义龙
{Author Address}: 510620 广东省广州市天河区天河南二路2号
{Subsidiary Author}: 广东电网有限责任公司广州供电局
{Date}: 2024-08-16
{Notes}: CN118501667A
{Abstract}: 本申请公开了一种塑封芯片可靠性综合分析系统,包括：结构分析模块,用于通过预置方式对目标塑封芯片进行结构特性分析,并判断目标塑封芯片是否满足预设结构条件,得到结构检测结果,结构特性包括外观特征、内部结构、粘接界面和剖面结构；性能测试模块,用于根据预设功能测试条件对目标塑封芯片进行性能测试,得到性能测试结果,预设功能测试包括基础功能参数测试、静电敏感等级测试和抗闩锁测试；环境应力试验模块,用于在不同的温湿度条件下,对目标塑封芯片的集成电路的适应性、耐久性和耐湿能力,得到环境应力测试结果；并进行存储。本申请能解决现有技术只能在成品阶段进行考核或者评价分析,无法对提高产品固有可靠性产生助益的技术问题。
{Subject}: 1.一种塑封芯片可靠性综合分析系统,其特征在于,包括：结构分析模块、性能测试模块、环境应力试验模块和信息存储模块；所述结构分析模块,用于通过预置方式对目标塑封芯片进行结构特性分析,并判断所述目标塑封芯片是否满足预设结构条件,得到结构检测结果,所述结构特性包括外观特征、内部结构、粘接界面和剖面结构；所述性能测试模块,用于根据预设功能测试条件对所述目标塑封芯片进行性能测试,得到性能测试结果,所述预设功能测试包括基础功能参数测试、静电敏感等级测试和抗闩锁测试；所述环境应力试验模块,用于在不同的温湿度条件下,对所述目标塑封芯片的集成电路的适应性、耐久性和耐湿能力,得到环境应力测试结果；所述信息存储模块,用于存储所述结构分析模块、所述性能测试模块和所述环境应力试验模块产生的结果信息,所述结果信息包括所述结构检测结果、所述性能测试结果和所述环境应力测试结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 三维集成电路的热场计算方法、装置及计算机设备
{Author}: 符露;赵毅;李少白;胡坤梅;莫晓霖;陈钰文
{Author Address}: 519000 广东省珠海市香洲区卫康路199号香洲创港中心20栋12层1205-1室
{Subsidiary Author}: 珠海硅芯科技有限公司
{Date}: 2024-08-16
{Notes}: CN118504520A
{Abstract}: 本申请公开一种三维集成电路的热场计算方法、装置及计算机设备,通过读取三维集成电路对应的电路器件模型和电路信息结构获取三维空间拓扑结构和材料特性；根据三维空间拓扑结构和材料特性对电路器件模型进行分层,获取电路器件模型对应的层分布信息和器件分布信息,层分布信息用于将电路器件模型划分为多个分层；根据电路信息结构获取多个分层中的每个元件层对应的电路参数,在预设的仿真环境中定义每个元件层对应的电路参数；电路参数至少包括热源网络、功耗参数、器件温度中的一项或多项；根据材料特性和器件分布信息,逐层为分层中的金属区域和非金属区域进行网格划分；对电路器件模型进行有限元分析,输出温度分布图和温度值矩阵数据结构。
{Subject}: 1.一种三维集成电路的热场计算方法,其特征在于,包括：获取待计算的三维集成电路对应的电路器件模型和电路信息结构；读取所述电路器件模型获取所述三维集成电路对应的三维空间拓扑结构,并读取所述电路信息结构获取所述三维空间拓扑结构对应的材料特性；根据所述三维空间拓扑结构和材料特性对所述电路器件模型进行分层,获取所述电路器件模型对应的层分布信息和器件分布信息；所述层分布信息用于将所述电路器件模型划分为多个分层；根据所述电路信息结构获取多个所述分层中的每个元件层对应的电路参数,在预设的仿真环境中定义每个所述元件层对应的所述电路参数；电路参数至少包括热源网络、功耗参数、器件温度中的一项或多项；根据所述材料特性和所述器件分布信息,在多个所述分层中逐层为每个分层中的金属区域和非金属区域进行网格划分；对网格划分后的所述电路器件模型进行有限元分析,以输出所述三维集成电路的热场对应的温度分布图和温度值矩阵数据结构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体集成电路的封装工艺
{Author}: 钟平权;刘广金;彭奇;王焦
{Author Address}: 523000 广东省东莞市大岭山镇矮岭冚茶园路三街3号
{Subsidiary Author}: 东莞市通科电子有限公司
{Date}: 2024-08-16
{Notes}: CN118507366A
{Abstract}: 本发明属于集成电路封装技术领域,提供一种半导体集成电路的封装工艺,包括：对硅片背面进行减薄,使硅片达到封装所需要的厚度,获得减薄后的硅片；对减薄后的硅片,利用切片机进行切割,获得切割后的硅片；将切割后的硅片,利用共晶固晶方式固定在封装基板中间的焊板上,获得固定后的硅片；将固定后的硅片,利用引线键合方式焊接,获得焊接后的硅片；将焊接后的硅片进行塑料封装。本发明可有效地将硅片封装为集成电路,既提高了封装工艺的自动化水平,又保证了集成电路成品的稳定性和可靠性,提高了集成电路的生产质量。
{Subject}: 1.一种半导体集成电路的封装工艺,其特征在于,包括：对硅片背面进行减薄,使硅片达到封装所需要的厚度,获得减薄后的硅片；对减薄后的硅片,利用切片机进行切割,获得切割后的硅片；将切割后的硅片,利用共晶固晶方式固定在封装基板中间的焊板上,获得固定后的硅片；将固定后的硅片,利用引线键合方式焊接,获得焊接后的硅片；将焊接后的硅片进行塑料封装。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于芯片自动封装的多物理量协同控制方法
{Author}: 李可;明雪飞;宿磊;宁萌
{Author Address}: 214000 江苏省无锡市滨湖区蠡湖大道1800号
{Subsidiary Author}: 江南大学;中国电子科技集团公司第五十八研究所
{Date}: 2024-08-16
{Notes}: CN118507395A
{Abstract}: 本发明涉及自动化控制技术领域,尤其涉及一种基于芯片自动封装的多物理量协同控制方法。该方法包括以下步骤：获取芯片封装数据并进行多物理场参数化,获得物理场参数集；基于物理场参数集进行有限元失效模式预测,获得失效预测数据；根据失效预测数据进行芯片封装危险结构划分,获得芯片封装危险结构数据；对封装工艺数据进行最低失效风险参数优化,从而获得优化工艺参数集；基于优化工艺参数集进行低维物理参数相对密度计算,从而获得低维物理参数相对密度数据,并进行分析,从而获得种群顺序选择策略；根据种群顺序选择策略以及优化工艺参数集进行群体针对性生产控制策略分析,获得群体生产控制策略。本发明能降低封装过程的风险性。
{Subject}: 1.一种基于芯片自动封装的多物理量协同控制方法,其特征在于,包括以下步骤：步骤S1：获取芯片封装数据,并对芯片封装数据进行物理传感特征提取以及封装工艺特征提取,从而获得封装物理传感数据以及封装工艺数据；根据封装工艺数据对封装物理传感数据进行多物理场参数化,从而获得物理场参数集；步骤S2：基于物理场参数集进行有限元失效模式预测,从而获得失效预测数据；根据失效预测数据进行芯片封装危险结构划分,从而获得芯片封装危险结构数据；步骤S3：基于失效预测数据以及芯片封装危险结构数据对封装工艺数据进行最低失效风险参数优化,从而获得优化工艺参数集；步骤S4：基于优化工艺参数集进行低维物理参数相对密度计算,从而获得低维物理参数相对密度数据,并根据低维物理参数相对密度数据进行物理参数种群策略分析,从而获得种群顺序选择策略；步骤S5：根据种群顺序选择策略以及优化工艺参数集进行群体针对性生产控制策略分析,从而获得群体生产控制策略,并上传至芯片自动封装控制云平台,以执行封装控制任务。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 无线座机的两种解码取样电路
{Author}: 宁永健;蒋丹
{Author Address}: 400067 重庆市南岸区四公里村红子帮社
{Subsidiary Author}: 重庆宁来科贸有限公司
{Date}: 2024-08-13
{Notes}: CN118483953A
{Abstract}: 无线座机的两种解码取样电路,属于网络传递技术领域,涉及一种信息技术产业,用于多种行业的智能控制技术；是申请人研制系列成果中的一项,利用无线座机接收操作者通过话机按键发出的100个控制指令,要求座机传递音频解码信号完整、准确,本发明以有源放大器与双调核心电路为根本,在稳定增益,信号保真的基础上,一是增加无源放大电路对音频信号双向自动调节,形成有源、无源两重放大调整,二是增加优化电路,全面提升电路实现双向调整放大的效果；两电路均大范围提升强信号、弱信号的双向自动调节,达到所配电话机不受种类限制,不受其它各种因素制约,实现解码信号可靠取出最大化的目的,成为本企业已有成果的重要部分。
{Subject}: 1.无线座机的两种解码取样电路,其特征是：第一种解码取样电路包含了一个有源放大电路,一个双调核心电路,一个无源放大电路和一个解码电路；其中有源放大电路由放大器和配套相关外围电路组成；有源放大电路的输入端,连接在无源放大电路在输出端上,有源放大电路的输出端,连接在解码电路的输入端上；双调核心电路连接方式是,双调核心电路的一端,连接在有源放大器的输入端上,双调核心电路的另一端,连接在放大器的反相输出端上,有源放大电路在双调核心电路作用下,保证了放大的解码原始信号的保真；进而可形成强信号,弱信号双向自动调整的很大范围区间；也为无源放大电路,创造了必要条件；无源放大电路是一个无源网络,其输入端,连接在无线电话座机音频系统的某一点上,其输出端,连接在有源放大电路输入端上；所述的无源放大电路,形成了一种自动双向调整的无源放大电路,将无线电话座机引入的解码集成电路的原始信号,放大后,将信号再次送入有源放大器放大,形成了两种与两级复合型的自动调整放大形式；再次将强信号,弱信号双向自动调整的区间提升到最大范围；所述的解码部分由解码集成电路和相关外围件组成；解码集成电路的输入端连接在有源放大器的输出端上,解码集成电路的输出端,是解码部分的输出端,也是本发明的输出端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电容式触控面板的补偿电路
{Author}: 卢泓谕
{Author Address}: 230088 安徽省合肥市高新区创新大道2800号创新产业园二期J2A栋19层1901室
{Subsidiary Author}: 合肥创发微电子有限公司
{Date}: 2024-08-13
{Notes}: CN118484105A
{Abstract}: 本发明提供一种电容式触控面板的补偿电路,其包含：模拟前端电路电连接触控面板,触控面板具有第一偏差值,模拟前端电路包含：第一电容,第一电容具有第二偏差值；模拟数字转换电路,其电连接该模拟前端电路,并将第一偏差值转换为第一数字偏差值以及将第二偏差值转换为第二数字偏差值；数字逻辑接口电连接该模拟数字转换电路,数字逻辑接口更包含：第一补偿单元,其用以补偿第一偏差值；以及第二补偿单元,其用以补偿第二偏差值。因此补偿触控面板内的互电容以及集成电路内部的模拟前端电路的电容,以消除单元变异所带来的触控误差。
{Subject}: 1.一种电容式触控面板的补偿电路,其特征在于,该补偿电路包含：一模拟前端电路,其电连接一触控面板,该触控面板具有一第一偏差值,该模拟前端电路包含：一第一电容,该第一电容具有一第二偏差值；一模拟数字转换电路,其电连接该模拟前端电路,并将该第一偏差值转换为一第一数字偏差值以及将该第二偏差值转换为一第二数字偏差值；以及一数字逻辑接口,其电连接该模拟数字转换电路,该数字逻辑接口更包含：一第一补偿单元,其用以补偿该第一数字偏差值；以及一第二补偿单元,其用以补偿该第二数字偏差值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体集成电路、半导体封装结构及半导体电路加工方法
{Author}: 施锦源;周刚;梁钰华;黄明敏
{Author Address}: 518100 广东省深圳市宝安区福海街道新田社区鑫豪第二工业区厂房一栋一层整栋
{Subsidiary Author}: 深圳市信展通电子股份有限公司
{Date}: 2024-08-13
{Notes}: CN118486668A
{Abstract}: 本申请属于半导体封装领域,尤其涉及一种半导体集成电路、半导体封装结构及半导体电路加工方法,其包括基板和元器件,所述元器件包括芯片以及从所述芯片上引出的多个引脚,所述基板上与所述引脚一一对应开设引脚插孔,在所述引脚插孔的侧壁设置有导电环,所述引脚通过所述导电环与所述基板实现电连接。本申请具有降低引脚烧融带来的负面影响的效果。
{Subject}: 1.一种半导体集成电路,其特征在于,包括基板(1)和元器件(2),所述元器件(2)包括芯片(21)以及从所述芯片(21)上引出的多个引脚(22),所述基板(1)上与所述引脚(22)一一对应开设引脚插孔(3),在所述引脚插孔(3)的侧壁设置有导电环(4),所述引脚(22)通过所述导电环(4)与所述基板(1)实现电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片检测工装
{Author}: 张雷;赵海宁;王盛瑄;孟令飞;张瀚文;丁雪菲
{Author Address}: 132021 吉林省吉林市龙潭区汉阳街65号
{Subsidiary Author}: 吉林电子信息职业技术学院
{Date}: 2024-08-09
{Notes}: CN118465512A
{Abstract}: 本发明涉及电子元件检测技术领域,具体是一种集成电路芯片检测工装,包括检测架体,所述检测架体上固定安装有芯片检测台,还包括：检测工位转换机构,所述检测工位转换机构分别与所述检测架体和芯片检测台相连接,其中,检测工位转换机构包括有驱动升降组件、探针检测组件、放置保护组件和检测放置部；所述驱动升降组件分别与所述检测架体和芯片检测台相连接,所述驱动升降组件上固定安装有芯片检测设备,所述芯片检测设备上固定安装有多个检测探针；本发明集成电路芯片检测工装,可保证后续与芯片上的引脚良好接触,有利于提高检测结果的精度,保证检测的质量,为工作人员提供了便利。
{Subject}: 1.一种集成电路芯片检测工装,包括检测架体,所述检测架体上固定安装有芯片检测台,其特征在于,还包括：检测工位转换机构,所述检测工位转换机构分别与所述检测架体和芯片检测台相连接,其中,检测工位转换机构包括有驱动升降组件、探针检测组件、放置保护组件和检测放置部；所述驱动升降组件分别与所述检测架体和芯片检测台相连接,所述驱动升降组件上固定安装有芯片检测设备,所述芯片检测设备上固定安装有多个检测探针；所述探针检测组件与所述检测架体相连接,并在驱动升降组件带动检测探针指向检测架体的顶部时,所述探针检测组件与所述检测探针相连接；所述放置保护组件与所述驱动升降组件可拆卸连接,并在驱动升降组件带动检测探针的指向与所述芯片检测台平行时,所述放置保护组件与所述检测探针相连接；所述检测放置部开设于所述芯片检测台上,并在驱动升降组件带动检测探针指向芯片检测台的方向时,所述检测放置部与所述检测探针正对设置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种外挂设备链路可靠性验证方法、装置、设备及介质
{Author}: 黄三保;贾岛;谭静静
{Author Address}: 215100 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-08-09
{Notes}: CN118467394A
{Abstract}: 本申请公开了一种外挂设备链路可靠性验证方法、装置、设备及介质,涉及计算机技术领域,包括：获取外挂设备在接入服务器后的基准信息；移除外挂设备的驱动程序,断开外挂设备与扩展器的下行端口之间的连接,建立外挂设备与下行端口之间的连接,加载外挂设备的驱动程序；获取外挂设备在完成重启后的基准信息,根据两次基准信息验证第一链路的可靠性；第一链路为基于高速串行计算机扩展总线构建的链路；通过第二链路向外挂设备施加压力,执行目标参数的写操作与读操作,根据所写数据与所读数据验证第二链路的可靠性；第二链路为基于集成电路总线构建的链路。本申请降低了外挂设备重启时间,实现第二链路在外挂设备到服务器的可靠性验证。
{Subject}: 1.一种外挂设备链路可靠性验证方法,其特征在于,包括：获取外挂设备在接入服务器后的基准信息,得到第一信息；移除所述外挂设备的驱动程序,并断开所述外挂设备与扩展器的下行端口之间的连接,在预设时间后建立所述外挂设备与所述扩展器的下行端口之间的连接,并加载所述外挂设备的所述驱动程序,以完成所述外挂设备的重启；其中,所述外挂设备通过所述扩展器的下行端口与所述扩展器进行连接,所述扩展器与所述服务器进行连接；获取所述外挂设备在完成重启后的基准信息,得到第二信息,并根据所述第一信息与所述第二信息验证第一链路的可靠性；所述第一链路为基于高速串行计算机扩展总线构建的位于所述外挂设备与所述服务器之间的链路；按照预设加压策略并通过第二链路向所述外挂设备施加压力,并通过所述第二链路执行目标参数的写操作与读操作,然后根据所写数据与所读数据验证所述第二链路的可靠性；其中,所述第二链路为基于集成电路总线构建的位于所述外挂设备与所述服务器之间的链路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路失效边界处理方法及装置、电子设备、介质
{Author}: 潘仲豪
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区环湖西二路888号C楼
{Subsidiary Author}: 上海超捷芯软科技有限公司
{Date}: 2024-08-09
{Notes}: CN118468772A
{Abstract}: 本申请提供一种集成电路失效边界处理方法及装置、电子设备、介质,应用于集成电路设计、可靠性评估技术领域,其中将初始的工艺偏差变量初步筛选为相关变量向量和非相关变量向量,并针对所述相关变量向量和所述非相关变量向量进行随机采样,以及将随机采样所得数据构成第一矩阵,并进行电路仿真,基于电路仿真得到的数据集进行交叉验证,在交叉验证中筛选出关键变量向量,最后基于关键变量向量建立二次规划模型,通过全局优化寻找出失效边界。因此,通过变量筛选和交叉验证,能够缩小工艺偏差变量维度,使得基于关键变量建立二次模型的失效边界搜索具有很高的效率,所需计算资源和成本低,保证了集成电路可靠性评估精度。
{Subject}: 1.一种集成电路失效边界处理方法,其特征在于,包括：将初始的工艺偏差变量初步筛选为相关变量向量和非相关变量向量,其中相关变量为与指定电路性能指标相关的工艺偏差变量,非相关变量为除相关变量外的其他工艺偏差变量；针对所述相关变量向量和所述非相关变量向量进行随机采样,并将随机采样所得数据构成第一矩阵,并基于第一矩阵进行电路仿真和将仿真得到的电路性能向量构成第一数据集；基于所述第一数据集进行交叉验证,并在交叉验证中筛选出关键变量向量,其中所述关键变量为在交叉验证中,交叉验证的回归系数向量中的非零项在所述相关变量向量中所对应的工艺偏差变量；基于所述关键变量向量建立二次规划模型,并通过全局优化寻找出失效边界,其中失效边界上的点用于表征集成电路在不失效情况下所具有最差性能的工艺偏差点。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路失效边界求解方法及装置、电子设备、介质
{Author}: 潘仲豪
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区环湖西二路888号C楼
{Subsidiary Author}: 上海超捷芯软科技有限公司
{Date}: 2024-08-09
{Notes}: CN118468787A
{Abstract}: 本申请提供一种集成电路失效边界求解方法及装置、电子设备、介质,应用于集成电路设计技术领域,其中：先将集成电路的电路性能表示为工艺偏差变量的二次多项式模型,并构建出二次多项式模型对应的具有二次约束的二次规划问题；然后,将二次规划问题松弛为半正定规划问题；最后,通过半正定规划求解出最优解。通过不对二次规划问题直接求解,而是转换为半正定问题进行求解,不仅能够简化最优解的求解过程,提升求解效率,而且基于半正定求解,能够保证求解到全局最优解,避免了局部最优解的搜索,同样能够简化最优解的求解过程,以及提高了最优解的准确性,保证集成电路设计具有非常好的可靠性。
{Subject}: 1.一种集成电路失效边界求解方法,其特征在于,包括：将集成电路的电路性能表示为工艺偏差变量的二次多项式模型,并构建出二次多项式模型对应的具有二次约束的二次规划问题；将二次规划问题松弛为半正定规划问题；通过半正定规划求解出最优解,其中最优解为在满足电路性能失效的前提下,使工艺偏差的二范数最小化的解,所述最优解用于形成集成电路的失效边界。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高功率集成电路堆叠封装散热方法及系统
{Author}: 谷雨
{Author Address}: 210039 江苏省南京市雨花台区凤集大道15号C04栋102室
{Subsidiary Author}: 南京吉纳电子科技有限公司
{Date}: 2024-08-09
{Notes}: CN118468806A
{Abstract}: 本申请的一种高功率集成电路堆叠封装散热方法及系统,涉及集成电路封装技术领域,通过在芯片的不同层之间集成热流路由网络,根据芯片的层数、功能模块分布、功耗评估拓扑结构的性能指标,设计得到热流路由网络的拓扑结构；采集芯片的不同层和功能模块的温度数据,得到温度分布,获取各个功能模块的功耗得到功耗分布,获取各个热流开关的导通状态；根据温度分布和功耗分布训练得到功耗预测模型,用于预测下一时间步的功耗；对于每个时间步,实时获取当前时间步的温度分布、功耗分布预测下一时间步的功耗,计算当前时间步的温度梯度,获取上一时间步的热流开关的导通状态,通过热流路由决策函数对热流开关的导通状态进行决策,实现了高效散热。
{Subject}: 1.一种高功率集成电路堆叠封装散热方法,其特征在于,包括：在芯片的不同层之间集成一个由热流开关和导热通道组成的热流路由网络,根据芯片的层数、功能模块分布、功耗评估拓扑结构的性能指标,设计得到热流路由网络的拓扑结构；采集芯片的不同层和功能模块的温度数据,得到温度分布,获取各个功能模块的功耗得到功耗分布,获取各个热流开关的导通状态；根据温度分布和功耗分布训练得到功耗预测模型,用于预测下一时间步的功耗；对于每个时间步,实时获取当前时间步的温度分布、功耗分布预测下一时间步的功耗,计算当前时间步的温度梯度,获取上一时间步的热流开关的导通状态,通过热流路由决策函数对热流开关的导通状态进行决策。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路装置及其制造方法
{Author}: 汪俊朋
{Author Address}: 264200 山东省威海市经济技术开发区崮山镇皂埠路南、金诺路西厂房
{Subsidiary Author}: 威海嘉瑞光电科技股份有限公司
{Date}: 2024-08-09
{Notes}: CN118471832A
{Abstract}: 本发明涉及一种集成电路装置及其制造方法,涉及半导体技术领域。本发明的集成电路装置的制造方法中,通过设置第一介电保护层中的金属离子的浓度大于第二介电保护层中的金属离子的浓度,且第二介电保护层中的金属离子的浓度大于第三介电保护层中的金属离子的浓度,然后进行热处理,以在所述第一半导体芯片、所述第二半导体芯片以及所述第三半导体芯片上分别形成第一电磁屏蔽结构、第二电磁屏蔽结构以及第三电磁屏蔽结构,提高集成电路装置的电磁屏蔽结构设置方式的灵活性。
{Subject}: 1.一种集成电路装置的制造方法,其特征在于：所述集成电路装置的制造方法包括以下步骤：提供一封装基板,在所述封装基板上设置第一半导体芯片、第二半导体芯片以及第三半导体芯片；在所述第一半导体芯片、所述第二半导体芯片以及所述第三半导体芯片上分别形成第一金属纳米线层、第二金属纳米线层以及第三金属纳米线层；接着在所述第一金属纳米线层、所述第二金属纳米线层以及所述第三金属纳米线层上分别形成第一介电保护层、第二介电保护层以及第三介电保护层；利用离子注入的方法将金属离子分别注入到所述第一介电保护层中、所述第二介电保护层中以及所述第三介电保护层中,其中,所述第一介电保护层中的金属离子的浓度大于所述第二介电保护层中的金属离子的浓度,且所述第二介电保护层中的金属离子的浓度大于所述第三介电保护层中的金属离子的浓度；对所述第一半导体芯片、所述第二半导体芯片以及所述第三半导体芯片进行热处理,使得所述第一介电保护层、所述第二介电保护层以及所述第三介电保护层中的金属离子转变为金属纳米颗粒,以在所述第一半导体芯片、所述第二半导体芯片以及所述第三半导体芯片上分别形成第一电磁屏蔽结构、第二电磁屏蔽结构以及第三电磁屏蔽结构；在所述封装基板上形成树脂封装层,所述树脂封装层包裹所述第一半导体芯片、所述第二半导体芯片以及所述第三半导体芯片。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种智慧路灯的集成电路芯片的散热装置
{Author}: 周春飞
{Author Address}: 225654 江苏省扬州市高邮市送桥镇郭集工业集中区一区润扬路53–2号
{Subsidiary Author}: 江苏飞拓交通科技有限公司
{Date}: 2024-08-09
{Notes}: CN118463132A
{Abstract}: 本申请公开了一种智慧路灯的集成电路芯片的散热装置,其包括呈底部开口的灯壳,灯壳的内部固定有支架,支架的顶端固定有电路芯片板,支架的底端固定有固定架,固定架内设有与电路芯片板电性连接的灯体,灯壳内壁的顶端可滑动的设有移动板；本方案,当需要对电路芯片板工作中产生热量时,通过温度传感器对电路芯片板的表面温度进行测量,然后在驱动组件的运动下,带动风管和吹风头的运动,使风管和吹风头移动至温度较高的位置,再在供风组件的配合下,向风管通风,再通过吹风头吹向电路芯片板的表面,即可对电路芯片板进行移动吹风,同时电路芯片板表面的热量通过通风槽排出,方便电路芯片板的充分散热,提高了电路芯片板的散热效果。
{Subject}: 1.一种智慧路灯的集成电路芯片的散热装置,包括呈底部开口的灯壳(1),其特征在于：所述灯壳(1)的内部固定有支架(2),所述支架(2)的顶端固定有电路芯片板(3),所述支架(2)的底端固定有固定架(4),所述固定架(4)内设有与电路芯片板(3)电性连接的灯体(5),所述灯壳(1)内壁的顶端可滑动的设有移动板(6),所述灯壳(1)内设有带动移动板(6)运动的驱动组件(7),所述移动板(6)的底端固定有风管(8),所述风管(8)的底端连通有多个吹风头(9),所述风管(8)的一侧固定有温度传感器(10),所述灯壳(1)的一侧设有与风管(8)连接的供风组件(11)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于处理电容的方法、设备和介质
{Author}: 请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名
{Author Address}: 230088 安徽省合肥市高新区创新大道2800号创新产业园二期J2C栋13楼
{Subsidiary Author}: 全芯智造技术有限公司
{Date}: 2024-08-06
{Notes}: CN118446159A
{Abstract}: 根据本公开的示例实施例提供了用于处理电容的方法、设备和介质。该方法对被划分为多个单元格的集成电路,确定第一处理单元与第二处理单元之间的位置关系是否满足预定近似条件,第一处理单元与第一组单元格对应,第二处理单元与第二组单元格对应,每个处理单元是通过合并所对应的单元格而得到的；响应于位置关系满足预定近似条件,基于第一处理单元与第二处理单元之间的电势系数,确定针对多个单元格的电势系数信息,其包括多个单元格中的两个单元格之间的电势系数；以及基于电势系数信息和多个单元格的电势,确定集成电路的第一电容值。由此,降低了电容计算的复杂度和计算时间,从而提高集成电路设计中电容处理的效率。
{Subject}: 1.一种用于处理电容的方法,包括：针对被划分为多个单元格的集成电路,确定第一处理单元与第二处理单元之间的位置关系是否满足预定近似条件,所述第一处理单元与所述多个单元格中的第一组单元格对应,所述第二处理单元与所述多个单元格中的第二组单元格对应,每个处理单元是通过合并所对应的单元格而得到的；响应于所述位置关系满足所述预定近似条件,基于所述第一处理单元与所述第二处理单元之间的电势系数,确定针对所述多个单元格的电势系数信息,所述电势系数信息包括所述多个单元格中的两个单元格之间的电势系数；以及基于所述电势系数信息和所述多个单元格的电势,确定所述集成电路的第一电容值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路的电压自适应调节电路
{Author}: 柯佳键
{Author Address}: 518000 广东省深圳市龙岗区坪地街道山塘尾村富心路三巷6号
{Subsidiary Author}: 广东科信电子有限公司
{Date}: 2024-08-06
{Notes}: CN118449385A
{Abstract}: 本发明公开了一种集成电路的电压自适应调节电路,涉及电压调节技术领域,包括电源模块,用于供电；第一调节模块,用于进行逆变和隔离变压调节；第二调节模块,用于进行高频变压处理,并将处理后的电能传输给输出处理模块或输出模块；输出处理模块,用于进行整流滤波和电能叠加处理；功率调节模块,用于对输出处理模块输出的电能进行功率调节；模式控制模块,用于设定工作阈值并检测第一调节模块提供的最高电压和最低电压与工作阈值的大小关系,继而控制第二调节模块的供电状态；智能控制模块,用于信号接收和模块控制；输出模块,用于电能接收。本发明集成电路的电压自适应调节电路可自动满足输出模块的用电需求,满足所需的更宽的电压范围。
{Subject}: 1.一种集成电路的电压自适应调节电路,其特征在于：该集成电路的电压自适应调节电路包括：电源模块,第一调节模块,第二调节模块,智能控制模块,输出处理模块,功率调节模块,模式控制模块和输出模块；所述电源模块,用于接入交流电能并对交流电能进行整流滤波处理,输出第一电能；所述第一调节模块,与所述电源模块和智能控制模块连接,用于接收智能控制模块输出的第一脉冲信号并对第一电能进行逆变调节和隔离变压处理,输出第二电能；所述第二调节模块,与所述智能控制模块、电源模块、输出处理模块、模式控制模块和输出模块连接,用于在接收到智能控制模块输出的第二脉冲信号时,对第一电能进行高频变压处理并输出第三电能,在接收到模式控制模块输出的第一控制信号时,将第三电能传输给输出处理模块,在接收到模式控制模块输出的第二控制信号时,将第三电能传输给输出模块；所述输出处理模块,与所述第一调节模块连接,用于对第二电能进行整流滤波处理并输出第四电能,在接收到第三电能时,将第三电能与第四电能进行叠加处理并输出第五电能；所述功率调节模块,与所述智能控制模块和输出处理模块连接,用于接收智能控制模块输出的第三脉冲信号并对接收的第四电能或第五电能进行功率调节处理,输出第六电能；所述模式控制模块,与所述智能控制模块和功率调节模块连接,用于设定第一比较阈值和第二比较阈值,在接收到智能控制模块输出的第四脉冲信号时,设定工作阈值,在第一比较阈值小于工作阈值时,输出第一控制信号,在第二比较阈值大于工作阈值时,输出第二控制信号,对功率调节模块输出的电压或第二调节模块输出的电压进行采样,并在采样的信号小于工作阈值时,输出第一电平信号；所述智能控制模块,用于输出第四脉冲信号,在未接收到第一控制信号和第二控制信号时,输出第一脉冲信号和第三脉冲信号,在接收到第一控制信号时,同时输出第一脉冲信号、第三脉冲信号和第二脉冲信号,在接收到第二控制信号时,输出第二脉冲信号,并在接收到第一电平信号时,调节第三脉冲信号和第二脉冲信号的占空比；所述输出模块,与所述功率调节模块连接,用于接收第三电能或第六电能并为连接的集成芯片供电。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种振荡器及集成电路
{Author}: 马超龙;孟豪;吴忠洁
{Author Address}: 201203 上海市浦东新区中国(上海)自由贸易试验区盛夏路565弄54号301室
{Subsidiary Author}: 上海灵动微电子股份有限公司
{Date}: 2024-08-06
{Notes}: CN118449455A
{Abstract}: 本发明公开了一种振荡器及集成电路,所述振荡器包括比较器和储能元件,比较器包括第一输入端、第二输入端：第一输入端连接储能元件,储能元件是通过电源进行充放电；第二输入端接参考电压,储能元件在充放电的过程中,比较器根据储能元件的电压与参考电压输出时钟信号；参考电压是由电源产生；电源发生变化时,储能元件的充放电时间发生变化,参考电压同步发生变化,以优化时钟信号产生的漂移。本发明通过优化参考电压的产生,能够较大程度的改善输出频率的温漂,不影响集成电路其他模块,同时也不会大量增加振荡器面积,简洁易实现。
{Subject}: 1.一种振荡器,其特征在于,包括比较器和储能元件,所述比较器包括第一输入端、第二输入端：所述第一输入端连接所述储能元件,所述储能元件是通过电源进行充放电；所述第二输入端接参考电压,所述储能元件在充放电的过程中,所述比较器根据所述储能元件的电压与所述参考电压输出时钟信号；所述参考电压是由所述电源产生；所述电源发生变化时,所述储能元件的充放电时间发生变化,所述参考电压同步发生变化,以优化所述时钟信号产生的漂移。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种封装屏蔽结构及其封装工艺
{Author}: 谭小春
{Author Address}: 230094 安徽省合肥市高新区习友路3699号
{Subsidiary Author}: 合肥矽迈微电子科技有限公司
{Date}: 2024-08-02
{Notes}: CN118431203A
{Abstract}: 本发明公开了一种封装屏蔽结构及其封装工艺,包括封装体,还包括有：半导体芯片,所述半导体芯片包封在封装体内部；内屏蔽罩,所述封装体外侧面底部设置有连接柱,所述内屏蔽罩设置在封装体的外表面,且下表面与连接柱连接为一体,所述内屏蔽罩通过连接柱与封装体底部的接地焊盘电性连接后接地；外屏蔽罩,所述外屏蔽罩通过中间的间隔层设置在内屏蔽罩的外表面；所述内屏蔽罩和外屏蔽罩分别屏蔽电场和磁场,本发明两层屏蔽罩分别屏蔽电场和磁场,屏蔽效果更好,两层屏蔽罩之间设置间隔层,构成内外两屏蔽层的阻隔中断,加强屏蔽效果的同时,内外屏蔽罩与间隔层接触,应力挤压被缓冲,结构更加稳定可靠。
{Subject}: 1.一种封装屏蔽结构,包括封装体,其特征在于,还包括有：半导体芯片,所述半导体芯片包封在封装体内部；内屏蔽罩,所述封装体外侧面底部设置有连接柱,所述内屏蔽罩设置在封装体的外表面,且下表面与连接柱连接为一体,所述内屏蔽罩通过连接柱与封装体底部的接地焊盘电性连接后接地；外屏蔽罩,所述外屏蔽罩通过中间的间隔层设置在内屏蔽罩的外表面；所述内屏蔽罩和外屏蔽罩分别屏蔽电场和磁场。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体电容结构及其制造方法
{Author}: 田武;李宁
{Author Address}: 310020 浙江省杭州市钱塘新区义蓬街道江东大道3899号709-7号
{Subsidiary Author}: 杭州积海半导体有限公司
{Date}: 2024-08-02
{Notes}: CN118431304A
{Abstract}: 本发明提供了一种半导体电容结构及其制造方法,其中半导体电容结构包括：衬底,衬底电性连接于低电位端；浅沟槽隔离结构,设置在衬底上；隧穿氧化层,设置在衬底上；浮栅层,设置在隧穿氧化层上,且浮栅层与浅沟槽隔离结构的侧壁连接,其中浮栅层电性连接于高电位端,衬底和浮栅层之间具有第一电势差,并于隧穿氧化层中形成第一电容；隔离层,覆盖在浮栅层上和浅沟槽隔离结构上；以及控制栅层,设置在隔离层上,控制栅层电性连接于低电位端,其中控制栅层和浮栅层之间具有第二电势差,并于隔离层中形成第二电容。本发明提供了一种半导体电容结构及其制造方法,应用于集成电路中,能够兼顾集成电路对小占用面积、大电容值和高器件可靠性的要求。
{Subject}: 1.一种半导体电容结构,其特征在于,包括：衬底,所述衬底电性连接于低电位端；浅沟槽隔离结构,设置在所述衬底上；隧穿氧化层,设置在所述衬底上；浮栅层,设置在所述隧穿氧化层上,且所述浮栅层与所述浅沟槽隔离结构的侧壁连接,其中所述浮栅层电性连接于高电位端,所述衬底和所述浮栅层之间具有第一电势差,并于所述隧穿氧化层中形成第一电容；隔离层,覆盖在所述浮栅层上和所述浅沟槽隔离结构上；以及控制栅层,设置在所述隔离层上,所述控制栅层电性连接于低电位端,其中所述控制栅层和所述浮栅层之间具有第二电势差,并于所述隔离层中形成第二电容。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片的混合封装结构
{Author}: 魏永红
{Author Address}: 221212 江苏省徐州市睢宁县双沟镇双塔路与苏杭路交叉口S02厂房
{Subsidiary Author}: 江苏高格芯微电子有限公司
{Date}: 2024-08-02
{Notes}: CN118431172A
{Abstract}: 本发明提供了一种集成电路芯片的混合封装结构,属于半导体加工技术领域,包括上封装组件和引线框架,上封装组件包括上封装板、缓冲压板和限位框,引线框架连接有限位固定板和芯片,还包括：下封装组件,下封装组件包括下封装框,下封装框连接有单向进气阀、插接条和气压传感器；缓冲组件,缓冲组件能够对芯片和下封装框产生的应力进行吸收,以避免造成两者的损坏。该发明有益效果：能够吸收引线框架在振动时冲击力,从而减少应力对芯片的损伤,提高适用性；并可在特定情况下对气囊内部进行快速充气,以保证临时缓冲效果,从而避免在工作过程中由于没能及时检测发现而造成芯片、引线框架或者封装组件的损坏,减少维修成本。
{Subject}: 1.一种集成电路芯片的混合封装结构,包括上封装组件(2)和引线框架(3),所述上封装组件(2)包括上封装板(21)、缓冲压板(22)和限位框(23),所述引线框架(3)连接有限位固定板(31)和芯片(32),其特征在于,还包括：下封装组件(1),所述下封装组件(1)与上封装板(21)卡合连接,所述下封装组件(1)包括下封装框(11),所述下封装框(11)连接有单向进气阀(14)、插接条(15)和气压传感器(18)；缓冲组件(4),所述缓冲组件(4)位于下封装框(11)的内部,所述缓冲组件(4)能够对芯片(32)和下封装框(11)产生的应力进行吸收,以避免造成两者的损坏。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 公共电压控制电路及其驱动方法、显示装置
{Author}: 吴瀚;袁海江
{Author Address}: 518101 广东省深圳市宝安区石岩街道石龙社区工业二路1号惠科工业园厂房1栋一层至三层、五至七层,6栋七层
{Subsidiary Author}: 惠科股份有限公司
{Date}: 2024-08-02
{Notes}: CN118430475A
{Abstract}: 本申请提供了一种公共电压控制电路及其驱动方法、显示装置。通过在每个公共电压提供端与显示面板之间均设置开关单元,以控制公共电压提供端与显示面板之间的导通与断开；以及,将各公共电压提供端提供的公共电压与基准信号进行处理,并根据多个处理结果以同时控制各开关单元的开启或关闭,以保证传输至显示面板的各公共电压的时序一致,避免在开机上电过程中时序不一致的各公共电压直接输出至显示面板造成开机闪屏问题。
{Subject}: 1.一种公共电压控制电路,应用于显示面板；其特征在于,包括：时序控制器；多个公共电压提供电路,每个所述公共电压提供电路包括：公共电压提供端,用于向所述显示面板提供公共电压；信号处理电路,包括第一输入端和第二输入端,所述第一输入端与所述公共电压提供端连接以接入所述公共电压,所述第二输入端用以接入基准信号；所述信号处理电路对所述公共电压与所述基准信号进行处理并输出处理结果；开关单元,连接于所述公共电压提供端与所述显示面板之间,用于控制所述公共电压提供端与所述显示面板之间的导通与断开；其中,所述时序控制器与每一所述公共电压提供电路连接,用以接收多个所述公共电压提供电路的所述处理结果,并根据多个所述处理结果,以同时控制所述开关单元的开启,或同时控制所述开关单元的关闭。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路的静态超压检测方法及静态超压检测系统
{Author}: 刘聂;湛灿辉
{Author Address}: 518000 广东省深圳市南山区桃源街道福光社区留仙大道3370号南山智园崇文园区3号楼3003
{Subsidiary Author}: 深圳中安辰鸿技术有限公司
{Date}: 2024-08-02
{Notes}: CN118428292A
{Abstract}: 本申请实施例涉及集成电路技术领域,公开了一种集成电路的静态超压检测方法及静态超压检测系统。方法包括：确定集成电路的网表信息,根据网表信息从集成电路中抽取出电压转换电路及电压转换结点,确定电压转换结点的结点电压、集成电路的电源电压及接地电压,根据结点电压、电源电压及接地电压对集成电路执行静态超压检测操作,得到静态超压检测信息。由于结点电压及电压转换结点能够被准确地获得,本申请实施例能够在静态超压检测操作中不会出现错误的电压传递,避免出现大量假性错误,从而能够获得准确可靠地静态超压检测信息。准确的静态超压检测信息具有可读性,能够准确地反映出该集成电路是否存在风险。
{Subject}: 1.一种集成电路的静态超压检测方法,其特征在于,包括：确定所述集成电路的网表信息；根据所述网表信息从所述集成电路中抽取出电压转换电路及电压转换结点；确定所述电压转换结点的结点电压、所述集成电路的电源电压及接地电压；根据所述结点电压、所述电源电压及所述接地电压对所述集成电路执行静态超压检测操作,得到静态超压检测信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 芯片的测试向量生成方法、系统、设备及存储介质
{Author}: 张童;章伟
{Author Address}: 230000 安徽省合肥市高新区望江西路900号中安创谷科技园一期A2栋501/502/503/505室
{Subsidiary Author}: 合肥智芯半导体有限公司
{Date}: 2024-08-02
{Notes}: CN118425742A
{Abstract}: 本发明涉及芯片测试技术领域,提供一种芯片的测试向量生成方法、系统、设备及存储介质,通过待执行的测试代码生成hex文件,并根据目标测试需求以及hex文件配置目标测试文件,简化了传统测试过程中繁琐的配置步骤,且通过配置目标测试文件,可以方便地适应不同测试需求和芯片类型。将目标测试文件输入到编译软件中,可以快速生成目标测试向量,实现了不通过仿真也可以生成测试向量的效果,大大缩短了测试准备和生成测试向量的时间,提高了整体测试效率。同时,配置目标测试文件的过程只比较关心的输出值,避免了不关心的比较值对测试结果的干扰,从而降低了测试失败的风险,提高了测试的准确性。
{Subject}: 1.一种芯片的测试向量生成方法,其特征在于,包括：根据待执行的测试代码生成hex文件；其中,所述待执行的测试代码是根据目标测试需求编译的；根据所述目标测试需求以及所述hex文件配置目标测试文件,并将所述目标测试文件输入到编译软件中；所述编译软件从所述目标测试文件中读取待测芯片进入目标测试模式所需启动端口标识以及启动端口值,将所述启动端口标识以及所述启动端口值写入第一向量序列；所述编译软件从所述目标测试文件中读取所述hex文件中的hex文件路径,根据所述hex文件路径读取加载测试数据到所述待测芯片所需的加载端口标识以及测试数据,并将所述加载端口标识以及所述测试数据写入第二向量序列；其中,所述加载端口标识用于指示将所述测试数据加载到所述待测芯片的目标加载端口；所述编译软件读取所述待测芯片释放CPU所需的端口操作序列,将所述端口操作序列写入第三向量序列；所述编译软件从所述目标测试文件中读取测试所述待测芯片所需的向量观测值,并将所述向量观测值写入第四向量序列；其中,所述向量观测值用于测试所述待测芯片；所述编译软件根据所述第一向量序列、所述第二向量序列、所述第三向量序列以及所述第四向量序列得到测试向量文件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于集成电路使用功效的诊断测试方法及系统
{Author}: 袁庭龙;杨亭;张海军;陈弟;张谡;张征;陈廷团;谢旭钜;黄炜康
{Author Address}: 518000 广东省深圳市宝安区西乡街道劳动社区西乡大道宝源华丰总部经济大厦C栋4层3A15、3A16室
{Subsidiary Author}: 凯智隆誉科技(深圳)有限公司
{Date}: 2024-08-02
{Notes}: CN118425745A
{Abstract}: 本发明公开了一种基于集成电路使用功效的诊断测试方法及系统,具体涉及集成电路检测技术领域,根据集成电路工作频繁程度和集成电路工作时长对集成电路运行饱和程度进行评估；对集成电路局部电路受电影响特征矩阵,结合光学测距进行分析,综合评估局部电路受电影响隐患程度；对局部电路的运行功率变化曲线相对于其额定功率的震动特征进行分析,根据分析结果评估线路局部电路工作时的功率稳定性；对局部电路工作期间发生非外部中断次数和重置时间进行分析,评估局部电路工作的系统稳定性。通过对局部电路的异常缺陷进行提前预警,有助于提高局部电路工作的稳定性、可靠性,为集成电路维护提供了有益的参考依据。
{Subject}: 1.一种基于集成电路使用功效的诊断测试方法,其特征在于,包括：对集成电路进行均匀分割,得到至少一个局部电路；对集成电路设定时间内通电次数和通电时长进行分析,根据集成电路工作频繁程度和集成电路工作时长对集成电路运行饱和程度进行评估；通过集成电路内部电力数据,计算局部电路极力点接线角偏移度和受电影响均衡指数,通过局部电路极力点接线角偏移度和受电影响均衡指数综合评估局部电路受电影响隐患程度；监测局部电路的功率情况,对局部电路的运行功率的变化曲线相对于其额定功率的震动特征进行分析,通过震动特征情况评估集成电路局部电路的工作时功率稳定性；获取局部电路工作时中断特征情况,对局部电路工作期间发生非外部中断次数和重置时间进行分析,评估局部电路工作的系统稳定性；当集成电路运行程度大于预设值时,通过对局部电路受电影响隐患程度、功率稳定性和系统稳定性进行综合分析,计算集成电路局部电路异常缺陷指数,通过集成电路局部电路异常缺陷指数对集成电路局部电路异常缺陷进行预警。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种电压监控器
{Author}: 请求不公布姓名;请求不公布姓名;请求不公布姓名
{Author Address}: 610036 四川省成都市金牛区金府路88号1栋1单元10层1036号
{Subsidiary Author}: 成都芯翼科技有限公司
{Date}: 2024-07-30
{Notes}: CN118409130A
{Abstract}: 本发明提供了一种电压监控器,包括被监控单元和监控器单元；被监控单元包括电压检测装置,用于实时检测被监控单元的电压,产生电压信号；监控器单元,接收电压信号,对被监控单元的工作状态和过温故障状态进行监控,产生监控结果。本发明能够仅检测被监控单元的电压就能实现工作状态和过温故障状态监控,简化了监控结构。
{Subject}: 1.一种电压监控器,包括被监控单元和监控器单元；被监控单元包括电压检测装置,用于实时检测被监控单元的电压,产生电压信号；监控器单元,接收电压信号,对被监控单元的工作状态和过温故障状态进行监控,产生监控结果；其特征在于,监控器单元包括滤波器、比较器、第一电容C1、第二电容C2、第一电阻R1、第二电阻R2、误差放大器和后级分析模块；其中,滤波器的输入端作为监控器单元的输入端,接收电压信号,滤波器的输出端连接比较器的反相输入端,滤波器的输入端还同时连接比较器的同相输入端,比较器的输出端连接第一电容C1的第一端和第二电容C2的第一端,第一电容C1的第二端连接第一电阻R1的第一端和误差放大器的反相输入端,第一电阻R1的第二端连接参考地,第二电容C2的第二端连接第二电阻R2的第一端和误差放大器的同相输入端,第二电阻R2的第二端连接参考地,误差放大器的控制端连接滤波器的输出端,误差放大器的输出端连接后级分析模块的输入端,后级分析模块产生监控结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路设计的信号源确定方法、装置、存储介质、计算机设备和程序产品
{Author}: 白利琼
{Author Address}: 610000 四川省成都市中国(四川)自由贸易试验区成都高新区和乐二街171号B6栋2单元18层
{Subsidiary Author}: 英诺达(成都)电子科技有限公司
{Date}: 2024-07-30
{Notes}: CN118410748A
{Abstract}: 本申请涉及集成电路技术领域,提供了一种集成电路设计的信号源确定方法、装置、存储介质、计算机设备和程序产品,信号源确定方法包括：从集成电路设计的线网中确定目标线网；启动针对目标线网的计算线程；在当前线程下,创建代表线网以及信号源集合；遍历集成电路设计的线网,将遍历得到的与目标线网对应的关联线网映射至代表线网,将遍历得到的目标线网的信号源添加至信号源集合；在目标线网对应的关联线网的属性中增加代表线网,其中,在遍历过程中,若存在具备处理标志的关联线网,则停止当前线程或在当前线程和其他线程中保留一个,否则为至少一个关联线网配置处理标志。该方法无需增加复杂的临界区锁控制,有助于提高执行效率。
{Subject}: 1.一种集成电路设计的信号源确定方法,其特征在于,所述信号源确定方法包括：从所述集成电路设计的线网中确定目标线网；启动针对所述目标线网的计算线程；在当前线程下,创建代表线网以及与所述代表线网相关联的信号源集合,其中,所述代表线网是描述线网所归属的实体走线的属性信息,所述信号源集合用于保存所述代表线网对应的信号源；遍历所述集成电路设计的线网,将遍历得到的与所述目标线网对应的关联线网映射至所述代表线网,并将遍历得到的所述目标线网的信号源添加至所述信号源集合,其中,所述关联线网是与所述目标线网归属于同一条实体走线的线网；在所述目标线网对应的所述关联线网的属性中增加所述代表线网,其中,在遍历过程中,若存在具备处理标志的所述关联线网,所述处理标志表示相应线网的遍历计算已由其他线程负责,则停止所述当前线程或在所述当前线程和所述其他线程中保留一个,否则为至少一个所述关联线网配置所述处理标志。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种自平衡式抗静电晶圆载具
{Author}: 王黎明
{Author Address}: 226600 江苏省南通市海安经济技术开发区康华路55号
{Subsidiary Author}: 江苏晟驰微电子有限公司
{Date}: 2024-07-30
{Notes}: CN118412307A
{Abstract}: 本发明公开了一种自平衡式抗静电晶圆载具,本发明涉及晶圆载具技术领域,包括撑板、一号动杆、撑底、放置盒和平衡模块,所述撑板的顶部安装有一号动杆,所述一号动杆的输出端通过转环安装有撑底,所述撑底的顶部安装有放置盒,所述放置盒为中间分裂移动式,所述撑板的顶部安装有平衡模块,所述放置盒的内壁安装有一号抗静电块。本发明通过安装有左偏移状态时集成电路处理板控制一号动杆启动,同时水平传感器继续检测实时偏移状态数据与偏移数据库进行对比,直至水平传感器回复正常状态,右偏移状态时集成电路处理板控制二号动杆启动,同时水平传感器继续检测实时偏移状态数据与偏移数据库进行对比,直至水平传感器回复正常状态。
{Subject}: 1.一种自平衡式抗静电晶圆载具,包括撑板(1)、一号动杆(2)、撑底(3)、放置盒(4)和平衡模块,其特征在于：所述撑板(1)的顶部安装有一号动杆(2),所述一号动杆(2)的输出端通过转环安装有撑底(3),所述撑底(3)的顶部安装有放置盒(4),所述放置盒(4)为中间分裂移动式,所述撑板(1)的顶部安装有平衡模块,所述放置盒(4)的内壁安装有一号抗静电块(9)；所述平衡模块包括二号动杆(35)、水平传感器(6)、控制箱(8),所述二号动杆(35)位于撑板(1)的顶部,且二号动杆(35)的输出端通过转环与撑底(3)的底部连接,水平传感器(6)位于撑底(3)的底部,控制箱(8)位于撑板(1)的顶部,控制箱(8)内安装有集成电路处理板,所述二号动杆(35)与集成电路处理板电性连接,所述一号动杆(2)与集成电路处理板电性连接,所述水平传感器(6)与集成电路处理板电性连接,水平传感器(6)能检测出撑底(3)的实时偏移状态数据,集成电路处理板内置水平传感器(6)偏移数据库。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 双极型集成电路及其制造方法和驱动器
{Author}: 张晓情;蒲耀川;张锦春;石彩红;万鹏程
{Author Address}: 741000 甘肃省天水市秦州区环城西路7号
{Subsidiary Author}: 天水天光半导体有限责任公司
{Date}: 2024-07-26
{Notes}: CN118398558A
{Abstract}: 本发明提供一种双极型集成电路及其制造方法和驱动器,具体涉及集成电路制造技术领域。所述制造方法包括：在双极型集成电路的制造过程中循环执行以下步骤：基于当前的工艺参数制造双极型集成电路,所述工艺参数包括第一温度和第一时间,所述第一温度用于控制对经过所述基区预扩散后的硅片进行基区再扩散时的温度,所述第一时间用于控制对硅片进行发射区预扩散时磷预扩散的时间；对所述双极型集成电路进行VOH测试和/或IOZ测试；当所述双极型集成电路的VOH测试结果或IOZ测试结果不满足预设要求时,按照预设规则对所述工艺参数中的第一温度和/或第一时间进行修改,得到新的所述工艺参数,将新的所述工艺参数作为当前的所述工艺参数。
{Subject}: 1.一种双极型集成电路的制造方法,其特征在于,包括：在双极型集成电路的制造过程中循环执行以下步骤：基于当前的工艺参数制造双极型集成电路,所述工艺参数包括第一温度和第一时间,其中,制造双极型集成电路的工艺包括对硅片进行基区预扩散、对经过所述基区预扩散后的硅片进行基区再扩散、对硅片进行发射区预扩散以及对经过发射区预扩散的硅片进行发射区再扩散；所述第一温度用于控制对经过所述基区预扩散后的硅片进行基区再扩散时的温度,所述对硅片进行发射区预扩散的工艺包括通过小氮进行磷预扩散；所述第一时间用于表征对硅片进行发射区预扩散时磷预扩散的时长；对所述双极型集成电路进行VOH测试和/或IOZ测试；当所述双极型集成电路的VOH测试结果或IOZ测试结果不满足预设要求时,按照预设规则对所述工艺参数中的第一温度和/或第一时间进行修改,得到新的所述工艺参数,将新的所述工艺参数作为当前的所述工艺参数。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: E/D集成的GaAs HEMT器件及其制造方法、电路和电子设备
{Author}: 王飞腾;刘栋
{Author Address}: 230000 安徽省合肥市新站区东方大道1888号合肥综合保税区内
{Subsidiary Author}: 合肥欧益睿芯科技有限公司
{Date}: 2024-07-26
{Notes}: CN118398494A
{Abstract}: 本发明涉及半导体器件技术领域,为解决目前E/D集成工艺大多比较复杂,而且所制成的产品存在缝隙,产品质量有待进一步改进的技术问题,提出一种E/D集成的GaAs HEMT器件及其制造方法、电路和电子设备,所述方法包括以下步骤：在GaAs衬底上生长外延层,形成GaAs外延片；对耗尽型栅极区、源漏极区和隔离区的P型帽层进行刻蚀,停止在第一停止层,并进行介质层的沉积；对耗尽型栅极区和源漏极区的第一停止层进行刻蚀,停止在第一势垒层,并在耗尽型栅极区和源漏极区沉积N型帽层；在隔离区注入隔离用离子；对耗尽型栅极区的N型帽层和第一势垒层进行刻蚀,停止在第二停止层,形成耗尽型栅极槽；形成源极金属和漏极金属；形成增强型栅极金属和耗尽型栅极金属。
{Subject}: 1. 一种E/D集成的GaAs HEMT器件的制造方法,其特征在于,包括以下步骤：S1,在GaAs衬底上生长外延层,形成GaAs外延片,其中,所述外延层为多层结构,自上至下的四层分别为P型帽层、第一停止层、第一势垒层和第二停止层,所述GaAs外延片分为增强型栅极区、耗尽型栅极区、源漏极区和隔离区；S2,对所述耗尽型栅极区、所述源漏极区和所述隔离区的P型帽层进行刻蚀,停止在第一停止层,并进行介质层的沉积,在所述增强型栅极区形成P型凸起,和形成覆盖所述P型凸起的顶面及侧壁的介质层,在所述隔离区形成介质层；S3,对所述耗尽型栅极区和所述源漏极区的第一停止层进行刻蚀,停止在第一势垒层,并在所述耗尽型栅极区和所述源漏极区沉积N型帽层；S4,在所述隔离区注入隔离用离子；S5,对所述耗尽型栅极区的N型帽层和第一势垒层进行刻蚀,停止在第二停止层,形成耗尽型栅极槽；S6,分别在所述源漏极区的相应位置处形成源极金属和漏极金属；S7,分别在所述增强型栅极区和所述耗尽型栅极区形成增强型栅极金属和耗尽型栅极金属。
{SrcDatabase}: 中国专利

 