////////////////////////////////////////////////////////////////////////////////
// Copyright (c) 1995-2009 Xilinx, Inc.  All rights reserved.
////////////////////////////////////////////////////////////////////////////////
//   ____  ____
//  /   /\/   /
// /___/  \  /    Vendor: Xilinx
// \   \   \/     Version: L.57
//  \   \         Application: netgen
//  /   /         Filename: pcie_endpoint.v
// /___/   /\     Timestamp: Mon Feb  8 15:28:15 2010
// \   \  /  \ 
//  \___\/\___\
//             
// Command	: -intstyle ise -w -sim -ofmt verilog ./tmp/_cg/pcie_endpoint.ngc ./tmp/_cg/pcie_endpoint.v 
// Device	: 5vlx110tff1136-1
// Input file	: ./tmp/_cg/pcie_endpoint.ngc
// Output file	: ./tmp/_cg/pcie_endpoint.v
// # of Modules	: 1
// Design Name	: pcie_endpoint
// Xilinx        : /raid/tools/xilinx/11.1/ISE
//             
// Purpose:    
//     This verilog netlist is a verification model and uses simulation 
//     primitives which may not represent the true implementation of the 
//     device, however the netlist is functionally correct and should not 
//     be modified. This file cannot be synthesized and should only be used 
//     with supported simulation tools.
//             
// Reference:  
//     Command Line Tools User Guide, Chapter 23 and Synthesis and Simulation Design Guide, Chapter 6
//             
////////////////////////////////////////////////////////////////////////////////

`timescale 1 ns/1 ps

module pcie_endpoint (
  cfg_pm_wake_n, cfg_err_cpl_abort_n, trn_tsrc_rdy_n, trn_terrfwd_n, cfg_to_turnoff_n, refclkout, trn_tdst_rdy_n, trn_rsrc_dsc_n, trn_rnp_ok_n, 
trn_tsrc_dsc_n, cfg_err_cpl_unexpect_n, cfg_err_cor_n, cfg_wr_en_n, trn_rsrc_rdy_n, cfg_err_locked_n, trn_tdst_dsc_n, trn_reset_n, cfg_err_ur_n, 
trn_rcpl_streaming_n, cfg_interrupt_n, cfg_err_cpl_timeout_n, trn_clk, cfg_trn_pending_n, fast_train_simulation_only, cfg_interrupt_msienable, 
trn_lnk_up_n, trn_tsof_n, trn_reof_n, cfg_rd_wr_done_n, cfg_rd_en_n, sys_clk, trn_rdst_rdy_n, trn_rerrfwd_n, cfg_interrupt_rdy_n, 
cfg_interrupt_assert_n, trn_teof_n, trn_rsof_n, cfg_err_posted_n, sys_reset_n, cfg_err_cpl_rdy_n, cfg_err_ecrc_n, pci_exp_txn, cfg_interrupt_do, 
pci_exp_txp, trn_rbar_hit_n, cfg_dstatus, cfg_function_number, trn_rd, trn_td, cfg_dsn, cfg_interrupt_mmenable, cfg_dcommand, trn_rfc_ph_av, 
trn_rfc_npd_av, cfg_bus_number, trn_rrem_n, cfg_di, cfg_dwaddr, cfg_byte_en_n, cfg_do, cfg_device_number, cfg_lstatus, cfg_err_tlp_cpl_header, 
cfg_command, cfg_pcie_link_state_n, trn_tbuf_av, pci_exp_rxn, pci_exp_rxp, cfg_lcommand, cfg_status, trn_rfc_nph_av, trn_trem_n, trn_rfc_pd_av, 
cfg_interrupt_di
)/* synthesis syn_black_box syn_noprune=1 */;
  input cfg_pm_wake_n;
  input cfg_err_cpl_abort_n;
  input trn_tsrc_rdy_n;
  input trn_terrfwd_n;
  output cfg_to_turnoff_n;
  output refclkout;
  output trn_tdst_rdy_n;
  output trn_rsrc_dsc_n;
  input trn_rnp_ok_n;
  input trn_tsrc_dsc_n;
  input cfg_err_cpl_unexpect_n;
  input cfg_err_cor_n;
  input cfg_wr_en_n;
  output trn_rsrc_rdy_n;
  input cfg_err_locked_n;
  output trn_tdst_dsc_n;
  output trn_reset_n;
  input cfg_err_ur_n;
  input trn_rcpl_streaming_n;
  input cfg_interrupt_n;
  input cfg_err_cpl_timeout_n;
  output trn_clk;
  input cfg_trn_pending_n;
  input fast_train_simulation_only;
  output cfg_interrupt_msienable;
  output trn_lnk_up_n;
  input trn_tsof_n;
  output trn_reof_n;
  output cfg_rd_wr_done_n;
  input cfg_rd_en_n;
  input sys_clk;
  input trn_rdst_rdy_n;
  output trn_rerrfwd_n;
  output cfg_interrupt_rdy_n;
  input cfg_interrupt_assert_n;
  input trn_teof_n;
  output trn_rsof_n;
  input cfg_err_posted_n;
  input sys_reset_n;
  output cfg_err_cpl_rdy_n;
  input cfg_err_ecrc_n;
  output [0 : 0] pci_exp_txn;
  output [7 : 0] cfg_interrupt_do;
  output [0 : 0] pci_exp_txp;
  output [6 : 0] trn_rbar_hit_n;
  output [15 : 0] cfg_dstatus;
  output [2 : 0] cfg_function_number;
  output [63 : 0] trn_rd;
  input [63 : 0] trn_td;
  input [63 : 0] cfg_dsn;
  output [2 : 0] cfg_interrupt_mmenable;
  output [15 : 0] cfg_dcommand;
  output [7 : 0] trn_rfc_ph_av;
  output [11 : 0] trn_rfc_npd_av;
  output [7 : 0] cfg_bus_number;
  output [7 : 0] trn_rrem_n;
  input [31 : 0] cfg_di;
  input [9 : 0] cfg_dwaddr;
  input [3 : 0] cfg_byte_en_n;
  output [31 : 0] cfg_do;
  output [4 : 0] cfg_device_number;
  output [15 : 0] cfg_lstatus;
  input [47 : 0] cfg_err_tlp_cpl_header;
  output [15 : 0] cfg_command;
  output [2 : 0] cfg_pcie_link_state_n;
  output [3 : 0] trn_tbuf_av;
  input [0 : 0] pci_exp_rxn;
  input [0 : 0] pci_exp_rxp;
  output [15 : 0] cfg_lcommand;
  output [15 : 0] cfg_status;
  output [7 : 0] trn_rfc_nph_av;
  input [7 : 0] trn_trem_n;
  output [11 : 0] trn_rfc_pd_av;
  input [7 : 0] cfg_interrupt_di;
  
  // synthesis translate_off
  
  wire NlwRenamedSig_OI_trn_lnk_up_n;
  wire NlwRenamedSig_OI_trn_tdst_rdy_n;
  wire \NlwRenamedSignal_trn_rrem_n[4] ;
  wire \NlwRenamedSignal_trn_rrem_n[0] ;
  wire NlwRenamedSig_OI_trn_rsrc_dsc_n;
  wire NlwRenamedSig_OI_cfg_rd_wr_done_n;
  wire NlwRenamedSig_OI_cfg_interrupt_msienable;
  wire \NlwRenamedSig_OI_cfg_command[10] ;
  wire \NlwRenamedSig_OI_cfg_command[8] ;
  wire \NlwRenamedSig_OI_cfg_command[6] ;
  wire \NlwRenamedSig_OI_cfg_command[2] ;
  wire \NlwRenamedSig_OI_cfg_command[1] ;
  wire \NlwRenamedSig_OI_cfg_command[0] ;
  wire \NlwRenamedSig_OI_cfg_dcommand[9] ;
  wire \NlwRenamedSig_OI_cfg_dcommand[3] ;
  wire \NlwRenamedSig_OI_cfg_dcommand[2] ;
  wire \NlwRenamedSig_OI_cfg_dcommand[0] ;
  wire NlwRenamedSig_OI_refclkout;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/next_ready_c1 ;
  wire \BU2/N12 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/N20 ;
  wire \BU2/N10 ;
  wire \BU2/N8 ;
  wire \BU2/N6 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/user_reset_workaround_n ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/N01 ;
  wire \BU2/N4 ;
  wire \BU2/N2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/N17 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/N16 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/ready_r_8585 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_stable_r_8584 ;
  wire \BU2/U0/pcie_ep0/trn_lnk_up_n_reg_8583 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/mgt_txreset_8567 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/mgt_txreset_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/rst_pcie_8565 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/rxreset_8564 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/rxreset_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/m1_delayed_elec_idle_reset_8562 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/delayed_elec_idle_reset_8561 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/m2_delayed_elec_idle_reset_8560 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0]_tx_elec_idle_not0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/cdrreset_0_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/sync_done_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/mgt_txreset_cnt_cmp_lt0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/TXENPMAPHASEALIGN ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/_and0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/_and0002 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/_and0000 ;
  wire \BU2/U0/pcie_ep0/GTPRESET ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_clk ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_refclk_out ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_xor<12>_rt_8495 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<11>_rt_8493 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<10>_rt_8491 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<9>_rt_8489 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<8>_rt_8487 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<7>_rt_8485 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<6>_rt_8483 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<5>_rt_8481 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<4>_rt_8479 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<3>_rt_8477 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<2>_rt_8475 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<1>_rt_8473 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_xor<9>_rt_8470 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<8>_rt_8468 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<7>_rt_8466 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<6>_rt_8464 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<5>_rt_8462 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<4>_rt_8460 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<3>_rt_8458 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<2>_rt_8456 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<1>_rt_8454 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<9>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<8>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<7>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<6>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<5>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<4>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<3>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<2>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<1>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/phase_align_r_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<0>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_stable_r_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/begin_r_8403 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/RESET_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/phase_align_r_8401 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tx_sync_reset ;
  wire \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/next_phase_align_c ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/time_elapsed_8398 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/pll_locked_out_r_or0000_8397 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/pll_locked_out_r_8396 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/pll_locked_out_r_2d_8395 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/pll_locked_out_r_d_8394 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8_not0001_8385 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result<0>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result<1>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<1>_rt_8372 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result<2>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<2>_rt_8369 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result<3>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<3>_rt_8366 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result<4>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<4>_rt_8363 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result<5>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<5>_rt_8360 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result<6>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<6>_rt_8357 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result<7>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_xor<7>_rt_8354 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<1>_rt_8349 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<2>_rt_8346 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<3>_rt_8343 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<4>_rt_8340 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<5>_rt_8337 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<6>_rt_8334 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_xor<7>_rt_8331 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll_pll_lk_out ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/clkfbout ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/clkout0 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/clkout2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/clkout1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_reset_1_n_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_reset_n_8322 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_reset_n_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/softreset_wait_for_cpl_8320 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/softreset_wait_for_cpl_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/softreset_wait_for_cpl_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/crm_pwr_soft_reset_n_aftersentcpl_8317 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/crm_pwr_soft_reset_n_aftersentcpl_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/crmpwrsoftresetn_d_8315 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/l0statscfgtransmitted_d_8314 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_2_8313 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_1_8312 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_reset_2_n_8311 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/user_master_reset_n_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_reset_1_n_8309 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/trn_lnk_up_n_d_8304 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/dllp_ack_l0_r_8302 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/dllp_ack_l0 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l6_out_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l3_out_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l5_out_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l4_out_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l2_out_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out_or0001_8295 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l1_out_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd3_8282 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd3-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd1_8280 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd1-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd2_8278 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd2-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd3_8276 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd3-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd1_8274 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd1-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd2_8272 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd2-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd3_8270 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd3-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd1_8268 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd1-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd2_8266 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd2-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd3_8264 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd3-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd1_8262 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd1-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd2_8260 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd2-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd3_8258 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd3-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd1_8256 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd1-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd2_8254 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd2-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd3_8252 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd3-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd1_8250 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd1-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd2_8248 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd2-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd3_8246 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd3-In_8245 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd1_8244 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0/Out3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd2_8242 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd2-In_8240 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/crm_pwr_soft_reset_n ;
  wire \BU2/U0/pcie_ep0/pcie_blk/crm_do_hot_reset_n ;
  wire \BU2/U0/pcie_ep0/pcie_blk/rb_crm_user_cfg_rst_n ;
  wire \BU2/U0/pcie_ep0/pcie_blk/rb_crm_mgmt_rst_n ;
  wire \BU2/U0/pcie_ep0/pcie_blk/rb_crm_link_rst_n ;
  wire \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bren ;
  wire \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen ;
  wire \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bren ;
  wire \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen ;
  wire \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bren ;
  wire \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l0 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l0 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l0 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l0 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l0 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l0 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_7732 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/d_user_reset_n_inv ;
  wire \BU2/U0/pcie_ep0/core_clk ;
  wire \BU2/U0/pcie_ep0/mgmt_bwren[0] ;
  wire \BU2/U0/pcie_ep0/mgmt_bwren[2] ;
  wire \BU2/U0/pcie_ep0/mgmt_bwren[3] ;
  wire \BU2/U0/pcie_ep0/llk_tx_sof_n ;
  wire \BU2/U0/pcie_ep0/fe_l0_transactions_pending ;
  wire \BU2/U0/pcie_ep0/fe_l0_set_user_received_target_abort ;
  wire \BU2/U0/pcie_ep0/fe_l0_set_unsupported_request_other_error ;
  wire \BU2/U0/pcie_ep0/fe_mem_space_enable ;
  wire \BU2/U0/pcie_ep0/fe_l0_msi_enable0 ;
  wire \BU2/U0/pcie_ep0/fe_l0_pme_ack ;
  wire \BU2/U0/pcie_ep0/fe_l0_stats_cfg_received ;
  wire \BU2/U0/pcie_ep0/llk_tx_dst_rdy_n ;
  wire \BU2/U0/pcie_ep0/llk_tx_eof_n ;
  wire \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgt_reset_n ;
  wire \BU2/U0/pcie_ep0/llk_tx_src_dsc_n ;
  wire \BU2/U0/pcie_ep0/fe_l0_set_detected_fatal_error ;
  wire \BU2/U0/pcie_ep0/fe_l0_set_user_signalled_target_abort ;
  wire \BU2/U0/pcie_ep0/fe_l0_set_user_detected_parity_error ;
  wire \BU2/U0/pcie_ep0/fe_l0_stats_cfg_transmitted ;
  wire \BU2/U0/pcie_ep0/fe_l0_set_user_master_data_parity ;
  wire \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ;
  wire \BU2/U0/pcie_ep0/llk_rx_sof_n ;
  wire \BU2/U0/pcie_ep0/fe_l0_pme_req_in ;
  wire \BU2/U0/pcie_ep0/llk_rx_src_last_req_n ;
  wire \BU2/U0/pcie_ep0/llk_rx_dst_req_n ;
  wire \BU2/U0/pcie_ep0/fe_parity_error_response ;
  wire \BU2/U0/pcie_ep0/fe_l0_pwr_turn_off_req ;
  wire \BU2/U0/pcie_ep0/fe_io_space_enable ;
  wire \BU2/U0/pcie_ep0/fe_bus_master_enable ;
  wire \BU2/U0/pcie_ep0/mgmt_wren ;
  wire \BU2/U0/pcie_ep0/fe_l0_mac_link_up ;
  wire \BU2/U0/pcie_ep0/fe_l0_set_detected_corr_error ;
  wire \BU2/U0/pcie_ep0/mgmt_rden ;
  wire \BU2/U0/pcie_ep0/llk_rx_dst_cont_req_n ;
  wire \BU2/U0/pcie_ep0/fe_serr_enable ;
  wire \BU2/U0/pcie_ep0/fe_l0_set_detected_nonfatal_error ;
  wire \BU2/U0/pcie_ep0/llk_rx_src_rdy_n ;
  wire \BU2/U0/pcie_ep0/fe_l0_set_user_received_master_abort ;
  wire \BU2/U0/pcie_ep0/app_reset_n_7313 ;
  wire \BU2/U0/pcie_ep0/llk_rx_eof_n ;
  wire \NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ;
  wire \BU2/U0/pcie_ep0/fe_l0_set_user_system_error ;
  wire \BU2/U0/pcie_ep0/fe_l0_stats_tlp_received ;
  wire \BU2/U0/pcie_ep0/llk_tx_src_rdy_n ;
  wire \BU2/N1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_0_6741 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_1_6740 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_2_6739 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_3_6738 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_4_6737 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_5_6736 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_6_6735 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_7_6734 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_8_6733 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_9_6732 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_10_6731 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_11_6730 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_12_6729 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_13_6728 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_15_6727 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_16_6726 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_14_6725 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_17_6724 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_18_6723 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_19_6722 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_20_6721 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_21_6720 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_22_6719 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_23_6718 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_24_6717 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_25_6716 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_26_6715 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_27_6714 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_28_6713 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_29_6712 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_30_6711 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_32_6710 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_33_6709 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_31_6708 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_34_6707 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_35_6706 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_36_6705 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_37_6704 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_38_6703 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_39_6702 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_40_6701 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_41_6700 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_42_6699 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_43_6698 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_44_6697 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_45_6696 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_46_6695 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_47_6694 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_49_6693 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_50_6692 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_48_6691 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_51_6690 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_52_6689 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_53_6688 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_54_6687 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_55_6686 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_56_6685 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_58_6684 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_59_6683 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_57_6682 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_60_6681 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_61_6680 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_62_6679 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_63_6678 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_eof_nd_q_3_6677 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_src_rdy_q_5_6676 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/Mshreg_lock_check_q3_6675 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/Mshreg_eval_check_q3_6674 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_rem_q_5_6673 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_eof_n_mux00001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N800 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N799 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N798 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N797 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N796 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N795 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N794 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N793 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N792 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N791 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N790 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N789 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N788 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N787 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N786 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N785 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N784 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N783 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N782 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N781 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N780 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N779 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N778 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N777 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N776 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N775 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N774 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N773 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N772 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N771 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N770 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N769 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N768 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N767 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N766 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N765 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N763 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N761 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N759 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N757 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N755 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Madd_AUX_99_addsub0000_cy[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N753 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/nonposted_or_rem_6572 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000177_6567 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and000084_6566 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000177_6565 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and000084_6564 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N751 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N749 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N747 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N745 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N743 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N741 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N739 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N737 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N735 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N479 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N733 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N522 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N731 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N729 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N727 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N725 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N723 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000253_6546 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N721 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000253_6544 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N719 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N717 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N715 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_cmp_lt0000294_6540 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N713 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_cmp_lt0000294_6538 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N712 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N711 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N710 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N709 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N708 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N707 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_posted_avail_mux0000_3_6531 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_posted_avail_mux0000_4_6530 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/Mmux_Q_6_f7_6529 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N703 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N700 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N694 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N693 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N687 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N685 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N683 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N681 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N679 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N677 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N675 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N673 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N671 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N669 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N667 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N665 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N663 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N661 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N659 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N657 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N655 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N653 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N651 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N649 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N647 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N645 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N643 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N641 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N639 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N637 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N635 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N633 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N631 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N629 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N627 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N625 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N623 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N621 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N619 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N617 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N615 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N613 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N611 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N609 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N607 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N605 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N603 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N601 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N599 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N597 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N595 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N593 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N591 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N589 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N587 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N585 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N583 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N581 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N579 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N577 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N575 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N573 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N571 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N569 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N567 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N565 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N563 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N561 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N559 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N557 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N555 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N553 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N551 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Msub__AUX_100_cy[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_99_addsub0000_cy[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N546 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N544 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N520 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N518 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N516 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem_0_rstpot_6447 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem[4] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem_4_rstpot_6444 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_rstpot_6443 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_0_rstpot_6442 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_1_rstpot_6440 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_2_rstpot_6438 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_3_rstpot_6436 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_4_rstpot_6434 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_5_rstpot_6432 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_6_rstpot_6430 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_rstpot_6428 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rerrfwd_6427 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rerrfwd_rstpot_6426 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_rstpot_6425 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_mux0000_6424 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_rstpot_6422 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_mux0000_6421 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/full_rstpot_6420 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count_and0000_6419 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N514 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N512 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N510 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or0000150_6412 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N508 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N492 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N491 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/N11 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N499 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_wren ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/full_6405 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<29>23_6402 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_or00001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q1_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/sent_check_q2_or00001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rbus_id_d1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<0>1_6384 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_pre1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_or00001_6382 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Out141 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<6>1_6380 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<5>1_6379 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<4>1_6378 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<3>1_6377 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<2>1_6376 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<1>1_6375 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<0>1_6374 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<15>1_6373 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<14>1_6372 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<13>1_6371 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<12>1_6370 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<11>1_6369 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<10>1_6368 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<9>1_6367 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<8>1_6366 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<23>1_6365 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<22>1_6364 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<21>1_6363 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<20>1_6362 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<19>1_6361 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<18>1_6360 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<17>1_6359 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<16>1_6358 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<7>1_6357 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<6>1_6356 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<5>1_6355 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<4>1_6354 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<3>1_6353 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<2>1_6352 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<1>1_6351 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<0>1_6350 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<34>1_6348 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<33>1_6346 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<32>1_6344 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<31>1_6342 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>33 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_03_mux0000<7>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<1>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<2>1_6336 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<3>1_6334 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<4>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<5>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<6>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_or00001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplu_or00001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplt_or00001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_ftl_or00001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cor_or00001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_nfl_or00001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_masterdataparityerror_or00001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_err_wr_ep_n_6320 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_err_wr_ep_n_not00011 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_cmp_eq000111 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/afull_not000139_6316 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/afull_not000114_6315 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N21 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N489 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or0000133_6310 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or000089_6309 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_cmp_gt00001_6308 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or000071_6307 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or000049_6306 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_only_mux000055_6305 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_or_eof_q2_only_mux00014_6304 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N471 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N65 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N465 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N463 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N458 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_cmp_eq00001421_6295 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_cmp_eq00001201_6294 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_cmp_eq000064_6293 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N456 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N454 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_cmp_lt0000264_6287 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_cmp_lt0000264_6286 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_and0000_bdd10 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N452 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N451 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N449 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N447 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N445 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_73 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux000076_6276 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux000052_6275 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_cmp_eq0000160_6274 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000253_6273 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000177_6272 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and000084_6271 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000322_6270 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000296_6269 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000158_6268 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000106_6267 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and000065_6266 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and000013_6265 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and00004_6264 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000158_6263 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000106_6262 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and000065_6261 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and000013_6260 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000158_6259 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000106_6258 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and000065_6257 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and000013_6256 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000253_6255 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000177_6254 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000158_6253 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000106_6252 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and000076_6251 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and000040_6250 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and00004_6249 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pkt_avail_mux000023_6248 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pkt_avail_mux000011_6247 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N440 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N438 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N436 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N434 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N432 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N430 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N428 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N426 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N424 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N418 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N416 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N414 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N4 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N412 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N20 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N410 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N15 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N9 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_6_f7_6220 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_5_f7_6219 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_6_f7_6218 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_5_f7_6217 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N408 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N406 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N404 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_mux000035_6211 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N201 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N199 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N197 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/N12 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/N11 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_99_addsub0000_cy[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_100_cy[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_cy[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Msub__AUX_100_cy[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_cy[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Msub__AUX_100_cy[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Madd_AUX_99_addsub0000_cy[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Msub__AUX_100_cy[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N12 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_intr_6190 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/Mmux_Q_6_f7_6189 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/Mmux_Q_5_f7_6188 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/Mmux_Q_6_f7_6187 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/Mmux_Q_5_f7_6186 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/Mmux_Q_6_f7_6185 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/Mmux_Q_5_f7_6184 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/Mmux_Q_6_f7_6183 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/Mmux_Q_5_f7_6182 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/Mmux_Q_6_f7_6181 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/Mmux_Q_5_f7_6180 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N195 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_rden ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000071_6176 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000035_6175 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N193 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux000048_6173 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux000039_6172 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>13_6171 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>8_6170 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N189 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N184 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N182 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N180 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N178 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N176 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N174 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N172 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N170 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N168 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N166 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N164 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N162 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N160 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N158 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N156 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N154 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N152 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N150 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N148 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N146 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N144 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N142 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N140 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N138 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N136 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N134 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N132 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N130 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N128 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N126 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Msub__AUX_100_cy[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N116 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N114 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N110 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N23 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N4 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N108 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N106 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_mux000010_6103 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N104 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N102 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N100 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Msub__AUX_100_cy[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_99_addsub0000_cy[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_99_addsub0000_cy[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_99_addsub0000_lut[1] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_100_cy[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_6092 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_trn_in_progress ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N33 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N42 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N311 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_cy[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Msub__AUX_100_cy[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_cy[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Msub__AUX_100_cy[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_np_req ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_N1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre_and0003 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N5 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N86 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N84 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or000030_6065 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or000019_6064 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or00004_6063 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/len_eq1_q2_and000066_6062 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/len_eq1_q2_and000030_6061 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N82 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N81 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N39 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre_and0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/N11 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/N6 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N28 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_masterdataparityerror_not0001_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N20 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N18 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N16 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N14 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N12 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N10 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N8 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N6 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>_bdd1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>_bdd0 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N12 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N7 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cor_6037 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_ftl_6036 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_nfl_6035 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/N01 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_99_addsub0000_lut[3] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N5 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N19 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_N2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N25 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/err_ftl_en ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_trn_pfc_cplh_cl_plus1_add0000_cy<7>_bdd0 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N0 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_6020 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_6019 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/lock_check_q3_6012 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplt_6009 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplu_6008 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_6006 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_q[5] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<0> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<1> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<2> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<3> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<4> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<5> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<6> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<7> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<8> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<9> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<11> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<10> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<0> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<1> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<2> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<3> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<4> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<5> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<6> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<7> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<8> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<9> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<11> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<10> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<0> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<1> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<2> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<3> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<4> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<5> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<6> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<7> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<8> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<9> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<11> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<10> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<0> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<1> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<2> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<3> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<4> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<5> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<6> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<7> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<8> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<9> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<11> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<10> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<0> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<1> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<2> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<3> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<4> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<5> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<6> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<7> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<8> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<9> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<11> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<10> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/Mmux_Q_8_5942 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<11> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<8> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<9> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<10> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/Mmux_Q_71_5937 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<15> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<12> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<13> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<14> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/Mmux_Q_7_5932 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<3> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<0> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<1> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<2> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/Mmux_Q_6_5927 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<7> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<4> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<5> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<6> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/Mmux_Q_8_5921 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<11> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<8> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<9> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<10> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/Mmux_Q_71_5916 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<15> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<12> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<13> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<14> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/Mmux_Q_7_5911 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<3> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<0> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<1> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<2> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/Mmux_Q_6_5906 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<7> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<4> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<5> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<6> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/Mmux_Q_8_5900 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<11> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<8> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<9> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<10> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/Mmux_Q_71_5895 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<15> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<12> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<13> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<14> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/Mmux_Q_7_5890 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<3> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<0> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<1> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<2> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/Mmux_Q_6_5885 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<7> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<4> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<5> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<6> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/Mmux_Q_8_5879 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<11> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<8> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<9> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<10> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/Mmux_Q_71_5874 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<15> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<12> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<13> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<14> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/Mmux_Q_7_5869 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<3> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<0> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<1> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<2> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/Mmux_Q_6_5864 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<7> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<4> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<5> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<6> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/Mmux_Q_8_5858 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<11> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<8> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<9> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<10> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/Mmux_Q_71_5853 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<15> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<12> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<13> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<14> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/Mmux_Q_7_5848 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<3> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<0> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<1> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<2> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/Mmux_Q_6_5843 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<7> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<4> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<5> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<6> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_8_5837 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<11> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<8> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<9> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<10> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_71_5832 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<15> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<12> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<13> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<14> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_7_5827 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<3> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<0> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<1> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<2> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_6_5822 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<7> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<4> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<5> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<6> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_8_5816 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<11> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<8> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<9> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<10> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_71_5811 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<15> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<12> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<13> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<14> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_7_5806 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<3> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<0> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<1> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<2> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_6_5801 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<7> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<4> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<5> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<6> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/Mmux_Q_8_5794 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<11> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<8> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<9> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<10> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/Mmux_Q_71_5789 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<15> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<12> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<13> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<14> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/Mmux_Q_7_5784 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<2> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<1> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<0> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<3> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/Mmux_Q_6_5779 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<6> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<5> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<4> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<7> ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<4>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<3>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<2>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<1>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<0>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr_cmp_lt0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_enable_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<3>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<2>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<1>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<0>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_5597 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_cmp_lt0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_5595 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_cmp_lt0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_not0001_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl_upd_5516 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_upd_5515 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl_upd_5514 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_nph_d2_5473 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ph_d2_5472 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_d2_5471 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_cd_d_5458 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ch_d_5457 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_pd_d_5456 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ph_d_5455 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_nph_d_5441 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ph_d_5440 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_d_5439 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_nph_d_5438 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_ph_d_5437 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_pd_d_5436 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_upd_5419 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_upd_5417 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_cd_5403 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_cd_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_pd_5401 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_pd_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ch_5399 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ch_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ph_5397 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ph_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_5395 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_ch_5393 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_ch_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_5391 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_5389 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_nph_5387 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_nph_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ph_5385 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ph_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ch_5383 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ch_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_nph_5381 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_nph_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_ph_5379 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_ph_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_pd_5377 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_pd_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_5369 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_5239 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_buf_5237 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_buf_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_5235 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0003 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_buf_5233 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_buf_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_buf_5231 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_buf_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q1_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q1_5224 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q1_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q1_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/len_eq1_q2_5157 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/len_eq1_q2_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_5155 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_or0001_5152 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_and0007 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof_5150 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_0_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_and_block_5145 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_and_block_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_and_block_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_1_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change_5140 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change_or0000_5139 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_only_5138 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_only_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q2_only_5136 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q2_only_mux0000_5135 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_or_eof_q2_only_5134 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_or_eof_q2_only_mux0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_chan_space_cpl_empty_5131 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_chan_space_cpl_empty_and0000_5130 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_upd_d1_5129 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl_upd_5128 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<0>1_5124 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<3>1_5123 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<4>1_5122 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<5>1_5121 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<6>1_5120 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<7>1_5119 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<8>1_5118 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<9>1_5117 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<10>1_5116 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<11>1_5115 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q2_5104 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_not0001_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered_11_d_5076 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q1_5075 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q2_5009 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_5008 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/pd_q1_reg_5007 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/pd_q1_reg_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q2_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q1_5002 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_zero_4989 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_credit_limited_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q3_4987 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q3_4984 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q2_4983 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q3_4918 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q2_4917 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_fifo_4916 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_4915 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_fifo_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/pd_credits_near_gte_far_4912 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/pd_credit_limited_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_or0000_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt4 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt5 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt6 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt7 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt8 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt9 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt10 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt11 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofpd_q2_rose ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<6>_mand1_4714 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<7>_mand1_4710 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<8>_mand1_4706 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<9>_mand1_4702 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<10>_mand1_4698 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<10>_mand ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofcpl_q2_rose ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<6>_rt_4678 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<7>_rt_4676 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<8>_rt_4674 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<9>_rt_4671 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<10>_rt_4668 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_xor<11>_rt_4665 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<0>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<1>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<2>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<3>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<4>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<5>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<6>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<6>_rt_4586 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<7>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<7>_rt_4583 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<8>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<8>_rt_4580 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<9>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<9>_rt_4577 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<10>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<10>_rt_4574 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<11>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_xor<11>_rt_4571 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<6>_rt_4539 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<7>_rt_4536 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<8>_rt_4533 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<9>_rt_4530 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<10>_rt_4527 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_xor<11>_rt_4524 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi_4429 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi1_4423 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi2_4416 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi3_4409 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi4_4402 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/pd_credits_near_gte_far_cmp_ge0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi5_4394 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lutdi_4387 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lutdi1_4381 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lutdi2_4374 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lutdi3_4367 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lutdi4_4360 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_zero_cmp_le0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lutdi5_4352 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_4349 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_src_rdy_n_int ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q3_4347 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe_input0 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/trn_tdst_rdy_n_or0000_4345 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_or0000_4343 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/trn_tdst_rdy_n_or0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_in_pkt_4341 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_start ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_done ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_in_pkt_4338 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_start ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_done ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_4335 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_sof_n_4204 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_sof_n_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_eof_n_4202 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_eof_n_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_dsc_n_4200 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_dsc_n_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rem_n_4198 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rem_n_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_4064 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_mux0000_4063 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_4062 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_dsc_n_4060 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_dsc_n_mux0000_4059 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit_4058 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit_mux0000_4057 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_int_1_and0000_4056 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_int_2_and0000_4055 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_int_0_and0000_4054 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_write_pkt_in_progress_reg_4053 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_write_pkt_in_progress_reg_and0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress_reg_4050 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trigger_bypass ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress_reg_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_3982 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_mux0000_3981 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_mux0000_3978 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned_reg_3976 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned_reg_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned_reg_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_3973 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_np_3969 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_np_and0000_3968 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_np_and0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_drain_np_3966 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_drain_np_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rnp_ok_d_3964 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_discard_np_3962 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_discard_np_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pkt_avail_3952 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pkt_avail_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_mux0000_3948 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_3947 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_d2_3946 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_d_3945 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<0>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<1>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<2>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<3>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt_not0001_3934 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_and0000_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_xor<9>_rt_3898 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy<0>_rt_3861 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_not0003_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_xor<8>_rt_3840 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<7>_rt_3838 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<6>_rt_3836 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<5>_rt_3834 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<4>_rt_3832 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<3>_rt_3830 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<2>_rt_3828 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<1>_rt_3826 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<9>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<8>3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<7>3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<6>3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<5>3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<4>3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<3>3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<2>3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<1>3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<0>3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<9>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<8>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<7>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<6>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<5>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<4>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<3>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<2>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<1>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<0>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<8>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<7>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<6>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<5>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<4>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<3>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<2>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<1>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<0>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_not0002 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int8 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int7 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int6 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int5 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int4 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/mark_addr_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr8 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr7 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr6 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr5 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr4 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0002 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_3574 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/empty_int_3571 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/empty_int_mux0000_3570 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/empty_int_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/clear_addr_d_3568 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/afull_3547 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_not0003 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/afull_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Result<3>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Result<2>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Result<1>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Result<0>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_not0002 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_empty_3307 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_empty_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_empty_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/empty_int_3304 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_not0003_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/empty_int_not0001_3302 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/afull_3301 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/afull_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/full_3299 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_not0003 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/full_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_malformed_o_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o_3295 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_lock_o_3293 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_lock_o_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_p_o_3291 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_p_o_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_drop_3289 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/next_cur_drop ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_6_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_5_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_4_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_3_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_2_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/packet_ip_3257 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/packet_ip_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst_not0004 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_q[1] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_q_1_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_q[1] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_q_1_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst_not0003 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_and0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_3246 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_or0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_o_3244 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_q[5] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_o_3242 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cpl_o_3241 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/locked_o_3240 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/vend_msg_o_3239 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cfg_o_3238 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_td_3236 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_td_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc0_3212 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc0_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_3207 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[1] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[1] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[3] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[3] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[4] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[4] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[6] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[6] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_3193 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_3191 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0006 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0003 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0002 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[5] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_or0000_3182 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Madd_cur_bytes_missing_index0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ep_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_abort_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ur_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_1_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_0_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_3079 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_3078 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_vend_msg_3076 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_vend_msg_and0000_3075 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_q_3074 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_3073 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_np_3072 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_np_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[1] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[3] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[6] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rid_o_3065 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_q_3064 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_cpl_ep_o_3063 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ep_3062 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_abort_3061 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_ep_o_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ur_3059 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q4_3057 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_filt_o_3001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_rem_3000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_rem_xor0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_2998 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Mrom_delay_ct_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/hp_msg_detect_o_2995 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/hp_msg_detect_o_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg_o_2993 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg_o_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/filter_msgcode_q_2991 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_format_lock_2990 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_len_2989 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_len_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_2981 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eof_q1_2979 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/_and0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/load_aperture_q_2976 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg0_ip_2975 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg0_ip_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/filter_msgcode_2973 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/filter_msgcode_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_vendef_2971 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_vendef_or0000_2970 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_hotplug_2969 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_hotplug_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_legacy_2967 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_legacy_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_message_2965 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_message_mux0000_2964 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/routing_vendef_2963 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/routing_vendef_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_2961 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_lock_o_2959 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_lock_o_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_o_2957 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_o_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_uc_o_2955 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_uc_o_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_2953 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/uc_format_2952 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_format_2951 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_format_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_type1_cfg_2949 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_pwr_mgmt_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/uc_cpl_lk_2947 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/uc_cpl_lk_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_mem_lk_2945 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_mem_lk_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cpl_ip_2943 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cpl_ip_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fulltype_2941 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fulltype_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_tc_2939 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_tc_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_tc0_2937 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_tc0_or0000_2936 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0005 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fmt_2925 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fmt_or0000_2924 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_o_2923 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_o_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eof_q2_2921 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_over_2920 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_over_and0000_2919 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_eof_2918 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_eof_and0000_2917 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/type_1dw_2916 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/type_1dw_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_min_2914 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_min_mux0000_2913 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_2912 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_2910 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_or00011 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_cmp_eq00001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/pm_msg_detect_o_2905 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/pm_msg_detect_o_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_2903 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_turn_off_2902 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_turn_off_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_as_nak_l1_2900 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_as_nak_l1_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_set_slot_pwr_2898 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_set_slot_pwr_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/sent_check_q3_2895 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/sent_check_q2_2894 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q1_2893 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rio_o_2892 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[3] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmemlock_d1a_2890 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[4] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_2888 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_d ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem64_o_2844 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem64_d ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_chosen_2841 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_chosen_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/final_xfer ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/force_streaming_2838 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_completion_available_n_d_2816 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_completion_available_n_d_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_2814 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_2813 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_not0001_2811 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_stream_2810 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_init_cpl ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_not0001_2808 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_is_same_rdy_2807 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_is_same_rdy_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_is_same_lock_2805 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_is_same_lock_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_2803 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_2798 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld_2796 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld_mux0000_2795 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_second_2787 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld_and0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_third_2785 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_third_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_third_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_second_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_d_2780 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_2779 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_2778 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final_2776 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq0001_INV ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/rst_n_inv261 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_init_cpl1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_2768 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/posted_avail_2766 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/posted_avail_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trigger_xfer ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_non_posted_available_n_d_2763 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_72 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_posted_available_n_d_2761 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_71 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_7_cmp_lt0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_6_cmp_lt0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_5_cmp_lt0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_4_cmp_lt0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_3_cmp_lt0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_2_cmp_lt0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_1_cmp_lt0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_72_4_2732 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_72_3_2731 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_71_4_2730 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_71_3_2729 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_llk_rx_ch_fifo_int_mux0000_41_2728 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_llk_rx_ch_fifo_int_mux0000_31_2727 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_llk_rx_ch_fifo_int_mux0000_4_2726 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_llk_rx_ch_fifo_int_mux0000_3_2725 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_73_4_2724 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_73_3_2723 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_74_4_2722 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_74_3_2717 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_preferred_avail_mux0000_4_2712 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0007_2711 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0006 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0005 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0004 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_preferred_avail_mux0000_3_2707 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0003 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0002 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<1>_rt_2697 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<2>_rt_2694 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_xor<3>_rt_2691 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<0>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<1>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<1>_rt_2686 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<2>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<2>_rt_2683 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<3>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_xor<3>_rt_2680 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<0>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<1>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<1>_rt_2675 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<2>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<2>_rt_2672 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<3>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_xor<3>_rt_2669 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_2667 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_2665 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit_nc_2663 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit_nc_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_2661 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_2659 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low_2657 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low_2655 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high_2653 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high_2651 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high_2649 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low_2647 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_hit_2645 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_hit_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_check_2643 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rbus_id_o_2642 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_2641 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[6] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[1] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_1_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[3] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_3_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_2_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_0_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_eq_raddr_2629 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_eq_raddr_2628 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_eq_raddr_2627 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_eq_raddr_2626 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_eq_raddr_2625 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_eq_raddr_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_eq_raddr_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_eq_raddr_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_eq_raddr_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_eq_raddr_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_hit_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_and0000_2410 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_np_reg_2409 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/np_o_2408 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o_2399 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_eof_n_d_2330 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_eof_n_d_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/llk_tc_status_reg_2326 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd1_2325 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd2_2324 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd14_2321 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd14-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd11-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd10-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd9-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd6_2316 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd6-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd7_2312 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd7-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd3_2308 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd3-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2-In_2305 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_cst ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/Mcount_wait_cntr_val ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/reg_req_pkt_tx_2295 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/_mux0007 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_ftl_2293 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd11_2292 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_nfl_2291 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd10_2290 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplt_2289 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplu_2287 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cor_2285 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd9_2284 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_2283 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_0_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_2_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_3_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_1_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_5_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_6_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_4_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_8_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_9_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_7_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_11_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_12_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_10_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_14_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_15_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_13_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_17_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_18_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_16_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_20_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_21_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_19_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_23_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_24_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_22_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_26_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_27_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_25_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_29_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_30_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_28_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_32_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_33_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_31_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_35_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_36_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_34_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_38_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_39_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_37_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_41_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_42_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_40_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_43_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_44_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_46_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_47_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_45_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_49_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_50_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_48_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_52_mux0000_2174 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_53_mux0000_2172 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_51_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_55_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_56_mux0000_2166 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_54_mux0000_2164 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_58_mux0000_2162 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_59_mux0000_2160 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_57_mux0000_2158 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_61_mux0000_2156 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_62_mux0000_2154 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_60_mux0000_2152 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_teof_n_2151 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_teof_n_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsof_n_2149 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsof_n_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_63_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[7] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[7] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[5] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[5] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[3] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[3] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[1] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[1] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/pwr_interface/cfg_pm_wake_n_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwrw ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_h48read_d_2015 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_h68read_d_2014 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[31] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[30] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[29] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[28] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[27] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[26] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[25] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[24] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[23] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[22] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[21] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[20] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[19] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[18] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[17] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[16] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[15] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[14] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[13] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[12] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[11] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[31] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[30] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[29] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[28] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[27] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[26] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[25] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[24] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[23] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[22] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[21] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[20] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[19] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[18] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[17] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[16] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[15] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[14] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[13] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[12] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[11] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[10] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[9] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[8] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[7] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[6] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[5] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[4] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[1] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgctrl_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_0_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_2_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_3_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_1_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_5_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_6_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_4_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_8_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_9_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_7_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_10_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_11_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_12_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_13_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_15_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_16_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_14_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_18_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_19_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_17_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_21_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_22_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_20_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_23_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_24_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_25_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_26_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_28_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_29_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_27_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_31_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_30_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg1_1780 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_h48read_1762 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_h48read_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_1760 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_or0000_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/fabric_ur_error_detected_1757 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/fabric_ur_error_detected_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_h68read_1755 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_h68read_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/l0_set_detected_corr_error_d_1753 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/fabric_co_error_detected_1751 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/fabric_co_error_detected_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/fabric_co_error_detect ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_ur_fell_d_1748 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_ur_fell_d_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_co_fell_d_1746 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_co_fell_d_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_co_d_1740 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_ur_d_1739 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_wr_done_n_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_1704 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_1700 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_not0002_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_not0003_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte_mux0000[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte_mux0000[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_1690 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_en_1688 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_en_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wren_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wren_not0001_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wren_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rden_not0001_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rden_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/Mrom_COND_103_rom00001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/Mrom_COND_103_rom0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/Mrom_COND_103_rom00001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/Mrom_COND_103_rom0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_ftl ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/add_sub_b ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_1423 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_1421 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_1420 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_1402 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_inc_dec_b_1400 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_1399 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_1381 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b_1379 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_inc_dec_b_1378 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_1377 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_1359 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_inc_dec_b_1357 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_inc_dec_b_1356 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_1355 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_1337 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_inc_dec_b_1335 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_inc_dec_b_1334 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_1333 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_1323 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_1320 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_cplu ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_cplt ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_1296 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/tlp_is_np_and_ur ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_1294 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_posted ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[49] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/rx_err_tlp_ur_lock_n ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[47] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[46] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[45] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[44] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[43] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[42] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[41] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[40] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[39] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[38] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[37] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[36] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[35] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[34] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[33] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[32] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[31] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[30] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[29] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[28] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[27] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[26] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[25] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[24] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[23] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[22] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[21] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[20] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[19] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[18] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[17] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[16] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[15] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[14] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[13] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[12] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[11] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[10] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[9] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[8] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[7] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[6] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[5] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[4] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[3] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[1] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[49] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_cmp_eq0002 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[47] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[46] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[45] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[44] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[43] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[42] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[41] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[40] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[39] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[38] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[37] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[36] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[35] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[34] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[33] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[32] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[31] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[30] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[29] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[28] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[27] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[26] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[25] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[24] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[23] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[22] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[21] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[20] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[19] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[18] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[17] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[16] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[15] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[14] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[13] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[12] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[11] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[10] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[9] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[8] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[7] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[6] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[5] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[4] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[3] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[1] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_unsupportedreq_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectednonfatal_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_malformed_o_1091 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_ep_o_1090 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_cpl_ur_o_1089 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectedcorrectable_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_cpl_abort_o_1087 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_is_np_and_cpl_abort ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_signaledsystemerror_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_signaledsystemerror_not0001_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/intr_rdy ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_req_valid ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/N6 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/N4 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_type<0>81_106 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/N2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_type<0>48_104 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/N01 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_type<0>71_102 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_type<0>38_101 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_type<0>2_100 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/N12 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd2_98 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd2-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd1_96 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd1-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_rdy_q_94 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_assert_n_q_77 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_rdyx_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/allow_int_75 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/allow_int_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_req_q_73 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_req ;
  wire NLW_VCC_P_UNCONNECTED;
  wire NLW_GND_G_UNCONNECTED;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/bufg1_O_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXRECCLK0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXRECCLK1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXOUTCLK1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXP1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXN1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXVALID1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RESETDONE1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCOMMADET0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXBYTEREALIGN0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXBYTEISALIGNED0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHANBONDSEQ0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHANREALIGN0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCOMMADET1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXBYTEREALIGN1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXBYTEISALIGNED1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHANBONDSEQ1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHANREALIGN1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHANISALIGNED1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_PHYSTATUS1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXELECIDLE1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXPRBSERR0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXPRBSERR1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DRDY_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXOVERSAMPLEERR0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXOVERSAMPLEERR1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA0<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA0<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA0<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA0<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA0<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA0<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA0<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA0<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXNOTINTABLE0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXNOTINTABLE0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDISPERR0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDISPERR0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHARISK0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXRUNDISP0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXRUNDISP0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHARISCOMMA0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHARISCOMMA0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXNOTINTABLE1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXNOTINTABLE1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDISPERR1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDISPERR1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHARISK1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHARISK1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXRUNDISP1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXRUNDISP1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHARISCOMMA1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHARISCOMMA1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXKERR0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXKERR0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXRUNDISP0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXRUNDISP0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXBUFSTATUS0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXBUFSTATUS0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXKERR1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXKERR1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXRUNDISP1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXRUNDISP1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXBUFSTATUS1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXBUFSTATUS1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXLOSSOFSYNC0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXLOSSOFSYNC0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHBONDO0<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHBONDO0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHBONDO0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXBUFSTATUS0<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXBUFSTATUS0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXBUFSTATUS0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXLOSSOFSYNC1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXLOSSOFSYNC1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHBONDO1<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHBONDO1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHBONDO1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXBUFSTATUS1<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXBUFSTATUS1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXBUFSTATUS1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCLKCORCNT0<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCLKCORCNT0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCLKCORCNT0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXSTATUS1<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXSTATUS1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXSTATUS1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCLKCORCNT1<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCLKCORCNT1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCLKCORCNT1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKIN2_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DWE_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DEN_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DCLK_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_REL_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUT3_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUT4_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUT5_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUTDCM0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUTDCM1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUTDCM2_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUTDCM3_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUTDCM4_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUTDCM5_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKFBDCM_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DRDY_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DADDR<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DADDR<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DADDR<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DADDR<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DADDR<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.gtxclk_pll_bufg_O_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_SBITERR_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DBITERR_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRU<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRU<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRU<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRU<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRU<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRU<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRU<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRU<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRU<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRU<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRU<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRU<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEINLATA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEINLATB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEINREGA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEINREGB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTLATA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTLATB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTREGA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTREGB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPB<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPB<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPB<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPB<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<31>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<30>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<29>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<28>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<27>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<26>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<25>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<24>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<23>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<22>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<21>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<20>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<19>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<18>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<17>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<16>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPB<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPB<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPB<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPB<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEINLATA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEINLATB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEINREGA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEINREGB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTLATA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTLATB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTREGA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTREGB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPB<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPB<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPB<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPB<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<31>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<30>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<29>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<28>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<27>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<26>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<25>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<24>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<23>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<22>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<21>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<20>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<19>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<18>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<17>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<16>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPB<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPB<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPB<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPB<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEINLATA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEINLATB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEINREGA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEINREGB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTLATA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTLATB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTREGA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTREGB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPB<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPB<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPB<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPB<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<31>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<30>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<29>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<28>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<27>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<26>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<25>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<24>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<23>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<22>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<21>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<20>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<19>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<18>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<17>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<16>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPB<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPB<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPB<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPB<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEINLATA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEINLATB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEINREGA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEINREGB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTLATA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTLATB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTREGA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTREGB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPB<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPB<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPB<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPB<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<31>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<30>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<29>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<28>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<27>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<26>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<25>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<24>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<23>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<22>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<21>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<20>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<19>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<18>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<17>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<16>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPB<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPB<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPB<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPB<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAKL1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXELECIDLEL1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDETECTRXLOOPBACKL1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXCOMPLIANCEL1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERXPOLARITYL1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERESETL1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAKL2_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXELECIDLEL2_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDETECTRXLOOPBACKL2_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXCOMPLIANCEL2_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERXPOLARITYL2_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL2_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERESETL2_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAKL3_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXELECIDLEL3_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDETECTRXLOOPBACKL3_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXCOMPLIANCEL3_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERXPOLARITYL3_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL3_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERESETL3_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAKL4_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXELECIDLEL4_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDETECTRXLOOPBACKL4_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXCOMPLIANCEL4_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERXPOLARITYL4_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL4_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERESETL4_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAKL5_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXELECIDLEL5_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDETECTRXLOOPBACKL5_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXCOMPLIANCEL5_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERXPOLARITYL5_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL5_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERESETL5_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAKL6_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXELECIDLEL6_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDETECTRXLOOPBACKL6_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXCOMPLIANCEL6_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERXPOLARITYL6_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL6_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERESETL6_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAKL7_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXELECIDLEL7_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDETECTRXLOOPBACKL7_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXCOMPLIANCEL7_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERXPOLARITYL7_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL7_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERESETL7_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_CRMRXHOTRESETN_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKTXCONFIGREADYN_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXSRCDSCN_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXSOPN_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXEOPN_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCONFIGAVAILABLEN_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCONFIGPARTIALN_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRX4DWHEADERN_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXECRCBADN_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLTLPECRCOK_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_DLLTXPMDLLPOUTSTANDING_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0FIRSTCFGWRITEOCCURRED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0CFGLOOPBACKACK_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MACUPSTREAMDOWNSTREAM_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MACLINKTRAINING_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLASTXSTATE_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ASAUTONOMOUSINITCOMPLETED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UNLOCKRECEIVED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0CORRERRMSGRCVD_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0FATALERRMSGRCVD_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0NONFATALERRMSGRCVD_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0FWDCORRERROUT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0FWDFATALERROUT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0FWDNONFATALERROUT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDASSERTINTALEGACYINT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDASSERTINTBLEGACYINT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDASSERTINTCLEGACYINT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDASSERTINTDLEGACYINT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDDEASSERTINTALEGACYINT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDDEASSERTINTBLEGACYINT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDDEASSERTINTCLEGACYINT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDDEASSERTINTDLEGACYINT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSDLLPRECEIVED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSDLLPTRANSMITTED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSOSRECEIVED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSOSTRANSMITTED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSTLPTRANSMITTED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSCFGOTHERRECEIVED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSCFGOTHERTRANSMITTED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0POWERCONTROLLERCONTROL_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TOGGLEELECTROMECHANICALINTERLOCK_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXBEACON_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PMEREQOUT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PMEEN_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRINHIBITTRANSFERS_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRL1STATE_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRL23READYDEVICE_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRL23READYSTATE_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRTXL0SSTATE_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLPM_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLPMUPDATED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MACNEWSTATEACK_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MACRXL0SSTATE_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MACENTEREDL0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLRXACKOUTSTANDING_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLTXOUTSTANDING_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLTXNONFCOUTSTANDING_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLSBFCUPDATED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCUPDATE_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_INTERRUPTDISABLE_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_URREPORTINGENABLE_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL1<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL1<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL1<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL1<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL1<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL1<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL2<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL2<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL2<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL2<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL2<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL2<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL2<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL2<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL2<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL2<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL3<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL3<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL3<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL3<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL3<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL3<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL3<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL3<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL3<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL3<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL4<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL4<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL4<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL4<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL4<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL4<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL4<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL4<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL4<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL4<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL5<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL5<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL5<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL5<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL5<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL5<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL5<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL5<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL5<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL5<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL6<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL6<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL6<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL6<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL6<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL6<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL6<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL6<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL6<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL6<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL7<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL7<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL7<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL7<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL7<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL7<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL7<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL7<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL7<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL7<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMRXBWADD<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMRXBWADD<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMRXBWADD<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMRXBRADD<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMRXBRADD<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMRXBRADD<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMTXBWADD<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMTXBWADD<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMTXBWADD<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMTXBRADD<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMTXBRADD<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMTXBRADD<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMDLLBWADD<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMDLLBWADD<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMDLLBWADD<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMDLLBRADD<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMDLLBRADD<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMDLLBRADD<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXMACLINKERROR<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLERRORVECTOR<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLERRORVECTOR<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLERRORVECTOR<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLASRXSTATE<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLASRXSTATE<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MULTIMSGEN0<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MULTIMSGEN0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MULTIMSGEN0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ATTENTIONINDICATORCONTROL<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ATTENTIONINDICATORCONTROL<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0POWERINDICATORCONTROL<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0POWERINDICATORCONTROL<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRSTATE0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRSTATE0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLPMTYPE<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLPMTYPE<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLPMTYPE<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLTLPEND<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLTLPEND<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<18>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<17>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<16>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<19>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<18>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<17>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<16>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<23>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<22>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<21>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<20>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<19>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<18>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<17>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<16>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<23>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<22>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<21>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<20>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<19>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<18>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<17>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<16>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCBYPFOUND<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCBYPFOUND<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCBYPFOUND<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCBYPFOUND<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCORDFOUND<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCORDFOUND<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCORDFOUND<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCORDFOUND<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MCFOUND<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MCFOUND<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MCFOUND<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TRANSFORMEDVC<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TRANSFORMEDVC<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TRANSFORMEDVC<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_1_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_2_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_3_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_4_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_5_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_6_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_7_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_8_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_9_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_10_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_11_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_12_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_13_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_15_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_16_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_14_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_17_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_18_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_19_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_20_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_21_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_22_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_23_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_24_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_25_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_26_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_27_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_28_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_29_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_30_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_32_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_33_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_31_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_34_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_35_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_36_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_37_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_38_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_39_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_40_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_41_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_42_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_43_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_44_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_45_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_46_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_47_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_49_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_50_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_48_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_51_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_52_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_53_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_54_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_55_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_56_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_58_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_59_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_57_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_60_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_61_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_62_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_63_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_eof_nd_q_3_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_src_rdy_q_5_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/Mshreg_lock_check_q3_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/Mshreg_eval_check_q3_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_rem_q_5_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_SBITERR_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_DBITERR_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_RDADDRL<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_RDADDRL<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_RDADDRL<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_RDADDRL<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_RDADDRL<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_RDADDRL<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_RDADDRU<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_RDADDRU<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_RDADDRU<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_RDADDRU<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_RDADDRU<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_RDADDRU<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_WRADDRL<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_WRADDRL<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_WRADDRL<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_WRADDRL<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_WRADDRL<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_WRADDRL<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_WRADDRU<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_WRADDRU<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_WRADDRU<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_WRADDRU<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_WRADDRU<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_WRADDRU<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_ECCPARITY<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_ECCPARITY<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_ECCPARITY<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_ECCPARITY<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_ECCPARITY<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_ECCPARITY<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_ECCPARITY<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_ECCPARITY<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_71_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_70_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_69_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_68_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_66_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_65_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_67_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_64_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_63_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_62_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_61_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_60_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_59_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_57_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_56_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_58_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_55_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_54_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_53_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_52_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_51_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_50_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_48_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_47_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_49_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_46_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_45_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_43_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_42_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_44_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_41_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_40_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_38_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_37_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_39_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_36_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_35_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_34_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_33_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_32_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_31_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_29_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_28_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_30_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_27_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_26_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_25_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_24_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_23_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_22_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_20_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_19_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_21_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_18_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_17_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_16_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_15_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_14_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_13_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_11_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_10_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_12_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_9_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_8_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_6_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_5_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_7_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_4_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_3_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_1_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_0_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_2_0_Q15_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data3_DOD<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data3_DOD<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data1_DOD<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data1_DOD<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data2_DOD<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data2_DOD<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data4_DOD<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data4_DOD<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data5_DOD<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data5_DOD<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data6_DOD<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data6_DOD<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data7_DOD<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data7_DOD<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data8_DOD<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data8_DOD<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data91_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data92_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data3_DOD<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data3_DOD<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data1_DOD<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data1_DOD<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data2_DOD<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data2_DOD<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data4_DOD<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data4_DOD<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data5_DOD<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data5_DOD<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data6_DOD<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data6_DOD<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data7_DOD<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data7_DOD<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data8_DOD<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data8_DOD<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data91_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data92_SPO_UNCONNECTED ;
  wire [0 : 0] pci_exp_txp_2;
  wire [0 : 0] pci_exp_txn_3;
  wire [0 : 0] pci_exp_rxp_4;
  wire [0 : 0] pci_exp_rxn_5;
  wire [63 : 0] trn_td_6;
  wire [7 : 0] trn_trem_n_7;
  wire [3 : 0] trn_tbuf_av_8;
  wire [62 : 56] NlwRenamedSig_OI_trn_rd;
  wire [6 : 0] trn_rbar_hit_n_9;
  wire [7 : 0] trn_rfc_nph_av_10;
  wire [7 : 0] trn_rfc_ph_av_11;
  wire [11 : 0] trn_rfc_pd_av_12;
  wire [31 : 0] cfg_do_13;
  wire [31 : 0] cfg_di_14;
  wire [3 : 0] cfg_byte_en_n_15;
  wire [9 : 0] cfg_dwaddr_16;
  wire [47 : 0] cfg_err_tlp_cpl_header_17;
  wire [7 : 0] cfg_interrupt_di_18;
  wire [7 : 0] NlwRenamedSig_OI_cfg_interrupt_do;
  wire [2 : 0] NlwRenamedSig_OI_cfg_interrupt_mmenable;
  wire [2 : 0] cfg_pcie_link_state_n_19;
  wire [7 : 0] NlwRenamedSig_OI_cfg_bus_number;
  wire [4 : 0] NlwRenamedSig_OI_cfg_device_number;
  wire [63 : 0] cfg_dsn_20;
  wire [15 : 0] cfg_status_21;
  wire [15 : 0] cfg_dstatus_22;
  wire [15 : 0] cfg_lstatus_23;
  wire [15 : 0] cfg_lcommand_24;
  wire [1 : 1] \BU2/U0/pcie_ep0/extend_clk/l0_rx_mac_link_error_ddd ;
  wire [3 : 0] \BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_ddd ;
  wire [1 : 1] \BU2/U0/pcie_ep0/extend_clk/l0_rx_mac_link_error_dd ;
  wire [3 : 0] \BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_dd ;
  wire [1 : 1] \BU2/U0/pcie_ep0/extend_clk/l0_rx_mac_link_error_d ;
  wire [3 : 0] \BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_d ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_pipe_reset_reg ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data_k ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/pipe_rx_valid ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/icdrreset ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/mgt_txreset_cnt ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/Result ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_status_reg ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_power_down_reg ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_power_down_reg ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_data_k_reg ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_data_reg ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_compliance_reg ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_data_k_reg ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_data_reg ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_en_elec_idle_resetb ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/cdrreset ;
  wire [0 : 0] \BU2/U0/pcie_ep0/PLLLKDET_OUT ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_elec_idle_reg ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_phy_status_reg ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_elec_idle_reg ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_chanisaligned_reg ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_polarity_reg ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/RESETDONE ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_valid_reg ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_lut ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_lut ;
  wire [12 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r ;
  wire [12 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result ;
  wire [9 : 0] \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0 ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_lut ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_lut ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/l0_ltssm_state_d ;
  wire [3 : 3] \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/negotiated_link_width_d ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_mux0000 ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_k_out_mux0000 ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_valid_out_mux0000 ;
  wire [3 : 0] \BU2/U0/pcie_ep0/fe_l0_dll_error_vector ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/l0_dl_up_down ;
  wire [1 : 1] \BU2/U0/pcie_ep0/fe_l0_rx_mac_link_error ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata ;
  wire [9 : 0] \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd ;
  wire [9 : 0] \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata ;
  wire [9 : 0] \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd ;
  wire [9 : 0] \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata ;
  wire [1 : 1] \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out ;
  wire [1 : 1] \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l6_out ;
  wire [1 : 1] \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l5_out ;
  wire [1 : 1] \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l4_out ;
  wire [1 : 1] \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l3_out ;
  wire [1 : 1] \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l2_out ;
  wire [1 : 1] \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l1_out ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l0 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk/pipe_rx_status ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/pipe_rxchanisaligned ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_valid_out ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_k_out ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/pipe_rx_phy_status ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/pipe_rx_elec_idle ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk/Result ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk/reg_l0_ltssm_state_internal ;
  wire [63 : 0] \BU2/U0/pcie_ep0/llk_rx_data ;
  wire [2 : 0] \BU2/U0/pcie_ep0/fe_max_read_request_size ;
  wire [7 : 0] \BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n ;
  wire [31 : 0] \BU2/U0/pcie_ep0/mgmt_rdata ;
  wire [11 : 0] \BU2/U0/pcie_ep0/mgmt_stats_credit ;
  wire [9 : 0] \BU2/U0/pcie_ep0/llk_tx_chan_space ;
  wire [2 : 0] \BU2/U0/pcie_ep0/fe_max_payload_size ;
  wire [1 : 1] \BU2/U0/pcie_ep0/fe_l0_rx_mac_link_error_ext ;
  wire [7 : 0] \BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n ;
  wire [12 : 0] \BU2/U0/pcie_ep0/fe_l0_completer_id ;
  wire [3 : 0] \BU2/U0/pcie_ep0/fe_l0_dll_error_vector_ext ;
  wire [16 : 0] \BU2/U0/pcie_ep0/mgmt_pso ;
  wire [3 : 0] \BU2/U0/pcie_ep0/fe_l0_mac_negotiated_link_width ;
  wire [7 : 0] \BU2/U0/pcie_ep0/llk_tc_status ;
  wire [15 : 0] \BU2/U0/pcie_ep0/llk_rx_preferred_type ;
  wire [1 : 0] \BU2/U0/pcie_ep0/llk_rx_valid_n ;
  wire [7 : 0] \BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n ;
  wire [3 : 0] \BU2/U0/pcie_ep0/fe_l0_ltssm_state ;
  wire [7 : 0] \BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n ;
  wire [7 : 0] \BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n ;
  wire [7 : 0] \BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n ;
  wire [31 : 0] \BU2/U0/pcie_ep0/mgmt_wdata ;
  wire [2 : 0] \BU2/U0/pcie_ep0/llk_rx_ch_tc ;
  wire [63 : 0] \BU2/U0/pcie_ep0/llk_tx_data ;
  wire [6 : 2] \BU2/U0/pcie_ep0/mgmt_stats_credit_sel ;
  wire [1 : 0] \BU2/U0/pcie_ep0/llk_rx_ch_fifo ;
  wire [0 : 0] \BU2/U0/pcie_ep0/llk_tx_enable_n ;
  wire [1 : 0] \BU2/U0/pcie_ep0/llk_tx_ch_fifo ;
  wire [2 : 0] \BU2/U0/pcie_ep0/llk_tx_ch_tc ;
  wire [6 : 0] \BU2/U0/pcie_ep0/mgmt_addr ;
  wire [0 : 0] \BU2/gt4_do ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit ;
  wire [2 : 2] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mcount_data_count_int_lut ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 ;
  wire [7 : 3] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_03 ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cpls_buffered_cy ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_num ;
  wire [3 : 3] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cpls_buffered_lut ;
  wire [4 : 2] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpls_buffered ;
  wire [7 : 5] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem_mux0000 ;
  wire [2 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_100_lut ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 ;
  wire [2 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Msub__AUX_100_lut ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Madd_cur_bytes_missing_addsub0000_lut ;
  wire [3 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_99_addsub0000_lut ;
  wire [3 : 3] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_td_q2_credits_add0000_cy ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high ;
  wire [7 : 2] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_seq_out ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_tag_out ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut ;
  wire [10 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut ;
  wire [10 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut ;
  wire [10 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut ;
  wire [10 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut ;
  wire [10 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy ;
  wire [4 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_sub0000 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_ph_av_sub0000 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_nph_av_sub0000 ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_sub0000 ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_sub0000 ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_sub0000 ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd ;
  wire [4 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_ch_credits_consumed ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/rx_ch_credits_received ;
  wire [6 : 2] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d ;
  wire [6 : 2] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_mux0000 ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_add0000 ;
  wire [7 : 7] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_trn_pfc_cplh_cl_plus1_add0000_cy ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_td_q2_credits_add0000_lut ;
  wire [5 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits_add0000 ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q2 ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3 ;
  wire [4 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count ;
  wire [4 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count_add0000 ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3 ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut ;
  wire [10 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut ;
  wire [10 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut ;
  wire [10 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1 ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_sub0000 ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut ;
  wire [10 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy ;
  wire [5 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001 ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000 ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut ;
  wire [10 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy ;
  wire [5 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_lut ;
  wire [10 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_addsub0000 ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut ;
  wire [10 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in ;
  wire [5 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_lut ;
  wire [10 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy ;
  wire [5 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result ;
  wire [5 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_lut ;
  wire [10 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1 ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000 ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut ;
  wire [10 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_sub0000 ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut ;
  wire [10 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered ;
  wire [5 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut ;
  wire [4 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available ;
  wire [5 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lut ;
  wire [4 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_cy ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count_mux0000 ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut ;
  wire [9 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy ;
  wire [9 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_lut ;
  wire [9 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt ;
  wire [9 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy ;
  wire [9 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up ;
  wire [9 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr ;
  wire [9 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int ;
  wire [9 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy ;
  wire [71 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr ;
  wire [71 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 ;
  wire [4 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int ;
  wire [4 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Result ;
  wire [71 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage ;
  wire [71 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_1dw ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/byte_ct_1dw ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_first_be_adj ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr ;
  wire [6 : 2] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q ;
  wire [6 : 2] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q ;
  wire [9 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 ;
  wire [9 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_mux0000 ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr_mux0000 ;
  wire [1 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_mux0000 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing ;
  wire [1 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing_addsub0000 ;
  wire [28 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag ;
  wire [15 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 ;
  wire [4 : 3] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q ;
  wire [5 : 5] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_q ;
  wire [5 : 5] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_q ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut ;
  wire [10 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000 ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in ;
  wire [63 : 23] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d ;
  wire [2 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_mux0000 ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer_mux0000 ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_int ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_int_mux0000 ;
  wire [7 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_lut ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_lut ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_lut ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut ;
  wire [5 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut ;
  wire [5 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy ;
  wire [5 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut ;
  wire [4 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy ;
  wire [9 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy ;
  wire [5 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut ;
  wire [4 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut ;
  wire [5 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut ;
  wire [5 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut ;
  wire [5 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut ;
  wire [5 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy ;
  wire [63 : 23] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o ;
  wire [10 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut ;
  wire [9 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy ;
  wire [5 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut ;
  wire [4 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy ;
  wire [4 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000 ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_valid_n_d ;
  wire [1 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_valid_n_d_mux0000 ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/Result ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_trem_n ;
  wire [7 : 7] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_trem_n_mux0000 ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td ;
  wire [31 : 2] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 ;
  wire [29 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 ;
  wire [7 : 7] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000 ;
  wire [36 : 35] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000 ;
  wire [5 : 4] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02 ;
  wire [5 : 4] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02_mux0000 ;
  wire [7 : 7] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000 ;
  wire [6 : 4] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 ;
  wire [6 : 4] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000 ;
  wire [48 : 48] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data ;
  wire [1 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data_mux0000 ;
  wire [4 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx ;
  wire [4 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Result ;
  wire [4 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans ;
  wire [31 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 ;
  wire [31 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 ;
  wire [31 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 ;
  wire [31 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap ;
  wire [4 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1 ;
  wire [4 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr ;
  wire [1 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/l0_rx_mac_link_error_d ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/l0_dll_error_vector_d ;
  wire [31 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 ;
  wire [2 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_bwren_mux0000 ;
  wire [2 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte ;
  wire [31 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 ;
  wire [10 : 4] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 ;
  wire [49 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata ;
  wire [49 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 ;
  wire [49 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata ;
  wire [49 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_cpl_num ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_cpl_num ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_ftl_num ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000 ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000 ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000 ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt ;
  wire [3 : 3] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Madd_AUX_99_addsub0000_lut ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000 ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000 ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000 ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt ;
  wire [3 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_lut ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000 ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt ;
  wire [3 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_lut ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp_add0000 ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp_add0000 ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp_add0000 ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp_add0000 ;
  wire [47 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o ;
  wire [49 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr ;
  wire [31 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr ;
  wire [31 : 2] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr ;
  wire [7 : 7] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgctrl ;
  wire [15 : 8] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_req_type ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_mux0000 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q ;
  assign
    pci_exp_txn[0] = pci_exp_txn_3[0],
    cfg_interrupt_do[7] = NlwRenamedSig_OI_cfg_interrupt_do[7],
    cfg_interrupt_do[6] = NlwRenamedSig_OI_cfg_interrupt_do[6],
    cfg_interrupt_do[5] = NlwRenamedSig_OI_cfg_interrupt_do[5],
    cfg_interrupt_do[4] = NlwRenamedSig_OI_cfg_interrupt_do[4],
    cfg_interrupt_do[3] = NlwRenamedSig_OI_cfg_interrupt_do[3],
    cfg_interrupt_do[2] = NlwRenamedSig_OI_cfg_interrupt_do[2],
    cfg_interrupt_do[1] = NlwRenamedSig_OI_cfg_interrupt_do[1],
    cfg_interrupt_do[0] = NlwRenamedSig_OI_cfg_interrupt_do[0],
    pci_exp_txp[0] = pci_exp_txp_2[0],
    trn_rbar_hit_n[6] = trn_rbar_hit_n_9[6],
    trn_rbar_hit_n[5] = trn_rbar_hit_n_9[5],
    trn_rbar_hit_n[4] = trn_rbar_hit_n_9[4],
    trn_rbar_hit_n[3] = trn_rbar_hit_n_9[3],
    trn_rbar_hit_n[2] = trn_rbar_hit_n_9[2],
    trn_rbar_hit_n[1] = trn_rbar_hit_n_9[1],
    trn_rbar_hit_n[0] = trn_rbar_hit_n_9[0],
    cfg_dstatus[15] = cfg_dstatus_22[15],
    cfg_dstatus[14] = cfg_dstatus_22[14],
    cfg_dstatus[13] = cfg_dstatus_22[13],
    cfg_dstatus[12] = cfg_dstatus_22[12],
    cfg_dstatus[11] = cfg_dstatus_22[11],
    cfg_dstatus[10] = cfg_dstatus_22[10],
    cfg_dstatus[9] = cfg_dstatus_22[9],
    cfg_dstatus[8] = cfg_dstatus_22[8],
    cfg_dstatus[7] = cfg_dstatus_22[7],
    cfg_dstatus[6] = cfg_dstatus_22[6],
    cfg_dstatus[5] = cfg_dstatus_22[5],
    cfg_dstatus[4] = cfg_dstatus_22[4],
    cfg_dstatus[3] = cfg_dstatus_22[3],
    cfg_dstatus[2] = cfg_dstatus_22[2],
    cfg_dstatus[1] = cfg_dstatus_22[1],
    cfg_dstatus[0] = cfg_dstatus_22[0],
    cfg_function_number[2] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ,
    cfg_function_number[1] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ,
    cfg_function_number[0] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ,
    trn_rd[62] = NlwRenamedSig_OI_trn_rd[62],
    trn_rd[61] = NlwRenamedSig_OI_trn_rd[61],
    trn_rd[60] = NlwRenamedSig_OI_trn_rd[60],
    trn_rd[59] = NlwRenamedSig_OI_trn_rd[59],
    trn_rd[58] = NlwRenamedSig_OI_trn_rd[58],
    trn_rd[57] = NlwRenamedSig_OI_trn_rd[57],
    trn_rd[56] = NlwRenamedSig_OI_trn_rd[56],
    trn_td_6[63] = trn_td[63],
    trn_td_6[62] = trn_td[62],
    trn_td_6[61] = trn_td[61],
    trn_td_6[60] = trn_td[60],
    trn_td_6[59] = trn_td[59],
    trn_td_6[58] = trn_td[58],
    trn_td_6[57] = trn_td[57],
    trn_td_6[56] = trn_td[56],
    trn_td_6[55] = trn_td[55],
    trn_td_6[54] = trn_td[54],
    trn_td_6[53] = trn_td[53],
    trn_td_6[52] = trn_td[52],
    trn_td_6[51] = trn_td[51],
    trn_td_6[50] = trn_td[50],
    trn_td_6[49] = trn_td[49],
    trn_td_6[48] = trn_td[48],
    trn_td_6[47] = trn_td[47],
    trn_td_6[46] = trn_td[46],
    trn_td_6[45] = trn_td[45],
    trn_td_6[44] = trn_td[44],
    trn_td_6[43] = trn_td[43],
    trn_td_6[42] = trn_td[42],
    trn_td_6[41] = trn_td[41],
    trn_td_6[40] = trn_td[40],
    trn_td_6[39] = trn_td[39],
    trn_td_6[38] = trn_td[38],
    trn_td_6[37] = trn_td[37],
    trn_td_6[36] = trn_td[36],
    trn_td_6[35] = trn_td[35],
    trn_td_6[34] = trn_td[34],
    trn_td_6[33] = trn_td[33],
    trn_td_6[32] = trn_td[32],
    trn_td_6[31] = trn_td[31],
    trn_td_6[30] = trn_td[30],
    trn_td_6[29] = trn_td[29],
    trn_td_6[28] = trn_td[28],
    trn_td_6[27] = trn_td[27],
    trn_td_6[26] = trn_td[26],
    trn_td_6[25] = trn_td[25],
    trn_td_6[24] = trn_td[24],
    trn_td_6[23] = trn_td[23],
    trn_td_6[22] = trn_td[22],
    trn_td_6[21] = trn_td[21],
    trn_td_6[20] = trn_td[20],
    trn_td_6[19] = trn_td[19],
    trn_td_6[18] = trn_td[18],
    trn_td_6[17] = trn_td[17],
    trn_td_6[16] = trn_td[16],
    trn_td_6[15] = trn_td[15],
    trn_td_6[14] = trn_td[14],
    trn_td_6[13] = trn_td[13],
    trn_td_6[12] = trn_td[12],
    trn_td_6[11] = trn_td[11],
    trn_td_6[10] = trn_td[10],
    trn_td_6[9] = trn_td[9],
    trn_td_6[8] = trn_td[8],
    trn_td_6[7] = trn_td[7],
    trn_td_6[6] = trn_td[6],
    trn_td_6[5] = trn_td[5],
    trn_td_6[4] = trn_td[4],
    trn_td_6[3] = trn_td[3],
    trn_td_6[2] = trn_td[2],
    trn_td_6[1] = trn_td[1],
    trn_td_6[0] = trn_td[0],
    cfg_dsn_20[63] = cfg_dsn[63],
    cfg_dsn_20[62] = cfg_dsn[62],
    cfg_dsn_20[61] = cfg_dsn[61],
    cfg_dsn_20[60] = cfg_dsn[60],
    cfg_dsn_20[59] = cfg_dsn[59],
    cfg_dsn_20[58] = cfg_dsn[58],
    cfg_dsn_20[57] = cfg_dsn[57],
    cfg_dsn_20[56] = cfg_dsn[56],
    cfg_dsn_20[55] = cfg_dsn[55],
    cfg_dsn_20[54] = cfg_dsn[54],
    cfg_dsn_20[53] = cfg_dsn[53],
    cfg_dsn_20[52] = cfg_dsn[52],
    cfg_dsn_20[51] = cfg_dsn[51],
    cfg_dsn_20[50] = cfg_dsn[50],
    cfg_dsn_20[49] = cfg_dsn[49],
    cfg_dsn_20[48] = cfg_dsn[48],
    cfg_dsn_20[47] = cfg_dsn[47],
    cfg_dsn_20[46] = cfg_dsn[46],
    cfg_dsn_20[45] = cfg_dsn[45],
    cfg_dsn_20[44] = cfg_dsn[44],
    cfg_dsn_20[43] = cfg_dsn[43],
    cfg_dsn_20[42] = cfg_dsn[42],
    cfg_dsn_20[41] = cfg_dsn[41],
    cfg_dsn_20[40] = cfg_dsn[40],
    cfg_dsn_20[39] = cfg_dsn[39],
    cfg_dsn_20[38] = cfg_dsn[38],
    cfg_dsn_20[37] = cfg_dsn[37],
    cfg_dsn_20[36] = cfg_dsn[36],
    cfg_dsn_20[35] = cfg_dsn[35],
    cfg_dsn_20[34] = cfg_dsn[34],
    cfg_dsn_20[33] = cfg_dsn[33],
    cfg_dsn_20[32] = cfg_dsn[32],
    cfg_dsn_20[31] = cfg_dsn[31],
    cfg_dsn_20[30] = cfg_dsn[30],
    cfg_dsn_20[29] = cfg_dsn[29],
    cfg_dsn_20[28] = cfg_dsn[28],
    cfg_dsn_20[27] = cfg_dsn[27],
    cfg_dsn_20[26] = cfg_dsn[26],
    cfg_dsn_20[25] = cfg_dsn[25],
    cfg_dsn_20[24] = cfg_dsn[24],
    cfg_dsn_20[23] = cfg_dsn[23],
    cfg_dsn_20[22] = cfg_dsn[22],
    cfg_dsn_20[21] = cfg_dsn[21],
    cfg_dsn_20[20] = cfg_dsn[20],
    cfg_dsn_20[19] = cfg_dsn[19],
    cfg_dsn_20[18] = cfg_dsn[18],
    cfg_dsn_20[17] = cfg_dsn[17],
    cfg_dsn_20[16] = cfg_dsn[16],
    cfg_dsn_20[15] = cfg_dsn[15],
    cfg_dsn_20[14] = cfg_dsn[14],
    cfg_dsn_20[13] = cfg_dsn[13],
    cfg_dsn_20[12] = cfg_dsn[12],
    cfg_dsn_20[11] = cfg_dsn[11],
    cfg_dsn_20[10] = cfg_dsn[10],
    cfg_dsn_20[9] = cfg_dsn[9],
    cfg_dsn_20[8] = cfg_dsn[8],
    cfg_dsn_20[7] = cfg_dsn[7],
    cfg_dsn_20[6] = cfg_dsn[6],
    cfg_dsn_20[5] = cfg_dsn[5],
    cfg_dsn_20[4] = cfg_dsn[4],
    cfg_dsn_20[3] = cfg_dsn[3],
    cfg_dsn_20[2] = cfg_dsn[2],
    cfg_dsn_20[1] = cfg_dsn[1],
    cfg_dsn_20[0] = cfg_dsn[0],
    cfg_interrupt_mmenable[2] = NlwRenamedSig_OI_cfg_interrupt_mmenable[2],
    cfg_interrupt_mmenable[1] = NlwRenamedSig_OI_cfg_interrupt_mmenable[1],
    cfg_interrupt_mmenable[0] = NlwRenamedSig_OI_cfg_interrupt_mmenable[0],
    refclkout = NlwRenamedSig_OI_refclkout,
    trn_tdst_rdy_n = NlwRenamedSig_OI_trn_tdst_rdy_n,
    trn_rsrc_dsc_n = NlwRenamedSig_OI_trn_rsrc_dsc_n,
    cfg_dcommand[9] = \NlwRenamedSig_OI_cfg_dcommand[9] ,
    cfg_dcommand[3] = \NlwRenamedSig_OI_cfg_dcommand[3] ,
    cfg_dcommand[2] = \NlwRenamedSig_OI_cfg_dcommand[2] ,
    cfg_dcommand[0] = \NlwRenamedSig_OI_cfg_dcommand[0] ,
    trn_rfc_ph_av[7] = trn_rfc_ph_av_11[7],
    trn_rfc_ph_av[6] = trn_rfc_ph_av_11[6],
    trn_rfc_ph_av[5] = trn_rfc_ph_av_11[5],
    trn_rfc_ph_av[4] = trn_rfc_ph_av_11[4],
    trn_rfc_ph_av[3] = trn_rfc_ph_av_11[3],
    trn_rfc_ph_av[2] = trn_rfc_ph_av_11[2],
    trn_rfc_ph_av[1] = trn_rfc_ph_av_11[1],
    trn_rfc_ph_av[0] = trn_rfc_ph_av_11[0],
    trn_rfc_npd_av[11] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ,
    trn_rfc_npd_av[10] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ,
    trn_rfc_npd_av[9] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ,
    trn_rfc_npd_av[8] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ,
    trn_rfc_npd_av[7] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ,
    trn_rfc_npd_av[6] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ,
    trn_rfc_npd_av[5] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ,
    trn_rfc_npd_av[4] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ,
    trn_rfc_npd_av[3] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ,
    trn_rfc_npd_av[2] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ,
    trn_rfc_npd_av[1] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ,
    trn_rfc_npd_av[0] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ,
    cfg_bus_number[7] = NlwRenamedSig_OI_cfg_bus_number[7],
    cfg_bus_number[6] = NlwRenamedSig_OI_cfg_bus_number[6],
    cfg_bus_number[5] = NlwRenamedSig_OI_cfg_bus_number[5],
    cfg_bus_number[4] = NlwRenamedSig_OI_cfg_bus_number[4],
    cfg_bus_number[3] = NlwRenamedSig_OI_cfg_bus_number[3],
    cfg_bus_number[2] = NlwRenamedSig_OI_cfg_bus_number[2],
    cfg_bus_number[1] = NlwRenamedSig_OI_cfg_bus_number[1],
    cfg_bus_number[0] = NlwRenamedSig_OI_cfg_bus_number[0],
    trn_rrem_n[7] = \NlwRenamedSignal_trn_rrem_n[4] ,
    trn_rrem_n[6] = \NlwRenamedSignal_trn_rrem_n[4] ,
    trn_rrem_n[5] = \NlwRenamedSignal_trn_rrem_n[4] ,
    trn_rrem_n[4] = \NlwRenamedSignal_trn_rrem_n[4] ,
    trn_rrem_n[3] = \NlwRenamedSignal_trn_rrem_n[0] ,
    trn_rrem_n[2] = \NlwRenamedSignal_trn_rrem_n[0] ,
    trn_rrem_n[1] = \NlwRenamedSignal_trn_rrem_n[0] ,
    trn_rrem_n[0] = \NlwRenamedSignal_trn_rrem_n[0] ,
    cfg_di_14[31] = cfg_di[31],
    cfg_di_14[30] = cfg_di[30],
    cfg_di_14[29] = cfg_di[29],
    cfg_di_14[28] = cfg_di[28],
    cfg_di_14[27] = cfg_di[27],
    cfg_di_14[26] = cfg_di[26],
    cfg_di_14[25] = cfg_di[25],
    cfg_di_14[24] = cfg_di[24],
    cfg_di_14[23] = cfg_di[23],
    cfg_di_14[22] = cfg_di[22],
    cfg_di_14[21] = cfg_di[21],
    cfg_di_14[20] = cfg_di[20],
    cfg_di_14[19] = cfg_di[19],
    cfg_di_14[18] = cfg_di[18],
    cfg_di_14[17] = cfg_di[17],
    cfg_di_14[16] = cfg_di[16],
    cfg_di_14[15] = cfg_di[15],
    cfg_di_14[14] = cfg_di[14],
    cfg_di_14[13] = cfg_di[13],
    cfg_di_14[12] = cfg_di[12],
    cfg_di_14[11] = cfg_di[11],
    cfg_di_14[10] = cfg_di[10],
    cfg_di_14[9] = cfg_di[9],
    cfg_di_14[8] = cfg_di[8],
    cfg_di_14[7] = cfg_di[7],
    cfg_di_14[6] = cfg_di[6],
    cfg_di_14[5] = cfg_di[5],
    cfg_di_14[4] = cfg_di[4],
    cfg_di_14[3] = cfg_di[3],
    cfg_di_14[2] = cfg_di[2],
    cfg_di_14[1] = cfg_di[1],
    cfg_di_14[0] = cfg_di[0],
    cfg_dwaddr_16[9] = cfg_dwaddr[9],
    cfg_dwaddr_16[8] = cfg_dwaddr[8],
    cfg_dwaddr_16[7] = cfg_dwaddr[7],
    cfg_dwaddr_16[6] = cfg_dwaddr[6],
    cfg_dwaddr_16[5] = cfg_dwaddr[5],
    cfg_dwaddr_16[4] = cfg_dwaddr[4],
    cfg_dwaddr_16[3] = cfg_dwaddr[3],
    cfg_dwaddr_16[2] = cfg_dwaddr[2],
    cfg_dwaddr_16[1] = cfg_dwaddr[1],
    cfg_dwaddr_16[0] = cfg_dwaddr[0],
    cfg_byte_en_n_15[3] = cfg_byte_en_n[3],
    cfg_byte_en_n_15[2] = cfg_byte_en_n[2],
    cfg_byte_en_n_15[1] = cfg_byte_en_n[1],
    cfg_byte_en_n_15[0] = cfg_byte_en_n[0],
    cfg_do[31] = cfg_do_13[31],
    cfg_do[30] = cfg_do_13[30],
    cfg_do[29] = cfg_do_13[29],
    cfg_do[28] = cfg_do_13[28],
    cfg_do[27] = cfg_do_13[27],
    cfg_do[26] = cfg_do_13[26],
    cfg_do[25] = cfg_do_13[25],
    cfg_do[24] = cfg_do_13[24],
    cfg_do[23] = cfg_do_13[23],
    cfg_do[22] = cfg_do_13[22],
    cfg_do[21] = cfg_do_13[21],
    cfg_do[20] = cfg_do_13[20],
    cfg_do[19] = cfg_do_13[19],
    cfg_do[18] = cfg_do_13[18],
    cfg_do[17] = cfg_do_13[17],
    cfg_do[16] = cfg_do_13[16],
    cfg_do[15] = cfg_do_13[15],
    cfg_do[14] = cfg_do_13[14],
    cfg_do[13] = cfg_do_13[13],
    cfg_do[12] = cfg_do_13[12],
    cfg_do[11] = cfg_do_13[11],
    cfg_do[10] = cfg_do_13[10],
    cfg_do[9] = cfg_do_13[9],
    cfg_do[8] = cfg_do_13[8],
    cfg_do[7] = cfg_do_13[7],
    cfg_do[6] = cfg_do_13[6],
    cfg_do[5] = cfg_do_13[5],
    cfg_do[4] = cfg_do_13[4],
    cfg_do[3] = cfg_do_13[3],
    cfg_do[2] = cfg_do_13[2],
    cfg_do[1] = cfg_do_13[1],
    cfg_do[0] = cfg_do_13[0],
    trn_tdst_dsc_n = NlwRenamedSig_OI_trn_rsrc_dsc_n,
    cfg_device_number[4] = NlwRenamedSig_OI_cfg_device_number[4],
    cfg_device_number[3] = NlwRenamedSig_OI_cfg_device_number[3],
    cfg_device_number[2] = NlwRenamedSig_OI_cfg_device_number[2],
    cfg_device_number[1] = NlwRenamedSig_OI_cfg_device_number[1],
    cfg_device_number[0] = NlwRenamedSig_OI_cfg_device_number[0],
    trn_reset_n = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgt_reset_n ,
    cfg_lstatus[15] = cfg_lstatus_23[15],
    cfg_lstatus[14] = cfg_lstatus_23[14],
    cfg_lstatus[13] = cfg_lstatus_23[13],
    cfg_lstatus[12] = cfg_lstatus_23[12],
    cfg_lstatus[11] = cfg_lstatus_23[11],
    cfg_lstatus[10] = cfg_lstatus_23[10],
    cfg_lstatus[9] = cfg_lstatus_23[9],
    cfg_lstatus[8] = cfg_lstatus_23[8],
    cfg_lstatus[7] = cfg_lstatus_23[7],
    cfg_lstatus[6] = cfg_lstatus_23[6],
    cfg_lstatus[5] = cfg_lstatus_23[5],
    cfg_lstatus[4] = cfg_lstatus_23[4],
    cfg_lstatus[3] = cfg_lstatus_23[3],
    cfg_lstatus[2] = cfg_lstatus_23[2],
    cfg_lstatus[1] = cfg_lstatus_23[1],
    cfg_lstatus[0] = cfg_lstatus_23[0],
    cfg_err_tlp_cpl_header_17[47] = cfg_err_tlp_cpl_header[47],
    cfg_err_tlp_cpl_header_17[46] = cfg_err_tlp_cpl_header[46],
    cfg_err_tlp_cpl_header_17[45] = cfg_err_tlp_cpl_header[45],
    cfg_err_tlp_cpl_header_17[44] = cfg_err_tlp_cpl_header[44],
    cfg_err_tlp_cpl_header_17[43] = cfg_err_tlp_cpl_header[43],
    cfg_err_tlp_cpl_header_17[42] = cfg_err_tlp_cpl_header[42],
    cfg_err_tlp_cpl_header_17[41] = cfg_err_tlp_cpl_header[41],
    cfg_err_tlp_cpl_header_17[40] = cfg_err_tlp_cpl_header[40],
    cfg_err_tlp_cpl_header_17[39] = cfg_err_tlp_cpl_header[39],
    cfg_err_tlp_cpl_header_17[38] = cfg_err_tlp_cpl_header[38],
    cfg_err_tlp_cpl_header_17[37] = cfg_err_tlp_cpl_header[37],
    cfg_err_tlp_cpl_header_17[36] = cfg_err_tlp_cpl_header[36],
    cfg_err_tlp_cpl_header_17[35] = cfg_err_tlp_cpl_header[35],
    cfg_err_tlp_cpl_header_17[34] = cfg_err_tlp_cpl_header[34],
    cfg_err_tlp_cpl_header_17[33] = cfg_err_tlp_cpl_header[33],
    cfg_err_tlp_cpl_header_17[32] = cfg_err_tlp_cpl_header[32],
    cfg_err_tlp_cpl_header_17[31] = cfg_err_tlp_cpl_header[31],
    cfg_err_tlp_cpl_header_17[30] = cfg_err_tlp_cpl_header[30],
    cfg_err_tlp_cpl_header_17[29] = cfg_err_tlp_cpl_header[29],
    cfg_err_tlp_cpl_header_17[28] = cfg_err_tlp_cpl_header[28],
    cfg_err_tlp_cpl_header_17[27] = cfg_err_tlp_cpl_header[27],
    cfg_err_tlp_cpl_header_17[26] = cfg_err_tlp_cpl_header[26],
    cfg_err_tlp_cpl_header_17[25] = cfg_err_tlp_cpl_header[25],
    cfg_err_tlp_cpl_header_17[24] = cfg_err_tlp_cpl_header[24],
    cfg_err_tlp_cpl_header_17[23] = cfg_err_tlp_cpl_header[23],
    cfg_err_tlp_cpl_header_17[22] = cfg_err_tlp_cpl_header[22],
    cfg_err_tlp_cpl_header_17[21] = cfg_err_tlp_cpl_header[21],
    cfg_err_tlp_cpl_header_17[20] = cfg_err_tlp_cpl_header[20],
    cfg_err_tlp_cpl_header_17[19] = cfg_err_tlp_cpl_header[19],
    cfg_err_tlp_cpl_header_17[18] = cfg_err_tlp_cpl_header[18],
    cfg_err_tlp_cpl_header_17[17] = cfg_err_tlp_cpl_header[17],
    cfg_err_tlp_cpl_header_17[16] = cfg_err_tlp_cpl_header[16],
    cfg_err_tlp_cpl_header_17[15] = cfg_err_tlp_cpl_header[15],
    cfg_err_tlp_cpl_header_17[14] = cfg_err_tlp_cpl_header[14],
    cfg_err_tlp_cpl_header_17[13] = cfg_err_tlp_cpl_header[13],
    cfg_err_tlp_cpl_header_17[12] = cfg_err_tlp_cpl_header[12],
    cfg_err_tlp_cpl_header_17[11] = cfg_err_tlp_cpl_header[11],
    cfg_err_tlp_cpl_header_17[10] = cfg_err_tlp_cpl_header[10],
    cfg_err_tlp_cpl_header_17[9] = cfg_err_tlp_cpl_header[9],
    cfg_err_tlp_cpl_header_17[8] = cfg_err_tlp_cpl_header[8],
    cfg_err_tlp_cpl_header_17[7] = cfg_err_tlp_cpl_header[7],
    cfg_err_tlp_cpl_header_17[6] = cfg_err_tlp_cpl_header[6],
    cfg_err_tlp_cpl_header_17[5] = cfg_err_tlp_cpl_header[5],
    cfg_err_tlp_cpl_header_17[4] = cfg_err_tlp_cpl_header[4],
    cfg_err_tlp_cpl_header_17[3] = cfg_err_tlp_cpl_header[3],
    cfg_err_tlp_cpl_header_17[2] = cfg_err_tlp_cpl_header[2],
    cfg_err_tlp_cpl_header_17[1] = cfg_err_tlp_cpl_header[1],
    cfg_err_tlp_cpl_header_17[0] = cfg_err_tlp_cpl_header[0],
    trn_clk = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ,
    cfg_command[10] = \NlwRenamedSig_OI_cfg_command[10] ,
    cfg_command[8] = \NlwRenamedSig_OI_cfg_command[8] ,
    cfg_command[6] = \NlwRenamedSig_OI_cfg_command[6] ,
    cfg_command[2] = \NlwRenamedSig_OI_cfg_command[2] ,
    cfg_command[1] = \NlwRenamedSig_OI_cfg_command[1] ,
    cfg_command[0] = \NlwRenamedSig_OI_cfg_command[0] ,
    cfg_pcie_link_state_n[2] = cfg_pcie_link_state_n_19[2],
    cfg_pcie_link_state_n[1] = cfg_pcie_link_state_n_19[1],
    cfg_pcie_link_state_n[0] = cfg_pcie_link_state_n_19[0],
    cfg_interrupt_msienable = NlwRenamedSig_OI_cfg_interrupt_msienable,
    trn_lnk_up_n = NlwRenamedSig_OI_trn_lnk_up_n,
    trn_tbuf_av[3] = trn_tbuf_av_8[3],
    trn_tbuf_av[2] = trn_tbuf_av_8[2],
    trn_tbuf_av[1] = trn_tbuf_av_8[1],
    trn_tbuf_av[0] = trn_tbuf_av_8[0],
    cfg_rd_wr_done_n = NlwRenamedSig_OI_cfg_rd_wr_done_n,
    pci_exp_rxn_5[0] = pci_exp_rxn[0],
    pci_exp_rxp_4[0] = pci_exp_rxp[0],
    cfg_lcommand[15] = cfg_lcommand_24[15],
    cfg_lcommand[14] = cfg_lcommand_24[14],
    cfg_lcommand[13] = cfg_lcommand_24[13],
    cfg_lcommand[12] = cfg_lcommand_24[12],
    cfg_lcommand[11] = cfg_lcommand_24[11],
    cfg_lcommand[10] = cfg_lcommand_24[10],
    cfg_lcommand[9] = cfg_lcommand_24[9],
    cfg_lcommand[8] = cfg_lcommand_24[8],
    cfg_lcommand[7] = cfg_lcommand_24[7],
    cfg_lcommand[6] = cfg_lcommand_24[6],
    cfg_lcommand[5] = cfg_lcommand_24[5],
    cfg_lcommand[4] = cfg_lcommand_24[4],
    cfg_lcommand[3] = cfg_lcommand_24[3],
    cfg_lcommand[2] = cfg_lcommand_24[2],
    cfg_lcommand[1] = cfg_lcommand_24[1],
    cfg_lcommand[0] = cfg_lcommand_24[0],
    cfg_status[15] = cfg_status_21[15],
    cfg_status[14] = cfg_status_21[14],
    cfg_status[13] = cfg_status_21[13],
    cfg_status[12] = cfg_status_21[12],
    cfg_status[11] = cfg_status_21[11],
    cfg_status[10] = cfg_status_21[10],
    cfg_status[9] = cfg_status_21[9],
    cfg_status[8] = cfg_status_21[8],
    cfg_status[7] = cfg_status_21[7],
    cfg_status[6] = cfg_status_21[6],
    cfg_status[5] = cfg_status_21[5],
    cfg_status[4] = cfg_status_21[4],
    cfg_status[3] = cfg_status_21[3],
    cfg_status[2] = cfg_status_21[2],
    cfg_status[1] = cfg_status_21[1],
    cfg_status[0] = cfg_status_21[0],
    trn_rfc_nph_av[7] = trn_rfc_nph_av_10[7],
    trn_rfc_nph_av[6] = trn_rfc_nph_av_10[6],
    trn_rfc_nph_av[5] = trn_rfc_nph_av_10[5],
    trn_rfc_nph_av[4] = trn_rfc_nph_av_10[4],
    trn_rfc_nph_av[3] = trn_rfc_nph_av_10[3],
    trn_rfc_nph_av[2] = trn_rfc_nph_av_10[2],
    trn_rfc_nph_av[1] = trn_rfc_nph_av_10[1],
    trn_rfc_nph_av[0] = trn_rfc_nph_av_10[0],
    trn_trem_n_7[7] = trn_trem_n[7],
    trn_trem_n_7[6] = trn_trem_n[6],
    trn_trem_n_7[5] = trn_trem_n[5],
    trn_trem_n_7[4] = trn_trem_n[4],
    trn_trem_n_7[3] = trn_trem_n[3],
    trn_trem_n_7[2] = trn_trem_n[2],
    trn_trem_n_7[1] = trn_trem_n[1],
    trn_trem_n_7[0] = trn_trem_n[0],
    trn_rfc_pd_av[11] = trn_rfc_pd_av_12[11],
    trn_rfc_pd_av[10] = trn_rfc_pd_av_12[10],
    trn_rfc_pd_av[9] = trn_rfc_pd_av_12[9],
    trn_rfc_pd_av[8] = trn_rfc_pd_av_12[8],
    trn_rfc_pd_av[7] = trn_rfc_pd_av_12[7],
    trn_rfc_pd_av[6] = trn_rfc_pd_av_12[6],
    trn_rfc_pd_av[5] = trn_rfc_pd_av_12[5],
    trn_rfc_pd_av[4] = trn_rfc_pd_av_12[4],
    trn_rfc_pd_av[3] = trn_rfc_pd_av_12[3],
    trn_rfc_pd_av[2] = trn_rfc_pd_av_12[2],
    trn_rfc_pd_av[1] = trn_rfc_pd_av_12[1],
    trn_rfc_pd_av[0] = trn_rfc_pd_av_12[0],
    cfg_interrupt_di_18[7] = cfg_interrupt_di[7],
    cfg_interrupt_di_18[6] = cfg_interrupt_di[6],
    cfg_interrupt_di_18[5] = cfg_interrupt_di[5],
    cfg_interrupt_di_18[4] = cfg_interrupt_di[4],
    cfg_interrupt_di_18[3] = cfg_interrupt_di[3],
    cfg_interrupt_di_18[2] = cfg_interrupt_di[2],
    cfg_interrupt_di_18[1] = cfg_interrupt_di[1],
    cfg_interrupt_di_18[0] = cfg_interrupt_di[0];
  VCC   VCC_0 (
    .P(NLW_VCC_P_UNCONNECTED)
  );
  GND   GND_1 (
    .G(NLW_GND_G_UNCONNECTED)
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/sync_done_inv1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/ready_r_8585 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/sync_done_inv )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/phase_align_r_inv1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/phase_align_r_8401 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/phase_align_r_inv )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_stable_r_inv1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_stable_r_8584 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_stable_r_inv )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk/Mcount_reg_ltssm_reset_xor<0>11_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/Result [0])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/Mcount_mgt_txreset_cnt_xor<0>11_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/mgt_txreset_cnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/Result [0])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_mux00001_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_mux0000 )
  );
  INV   \BU2/U0/pcie_ep0/GTPRESET1_INV_0  (
    .I(sys_reset_n),
    .O(\BU2/U0/pcie_ep0/GTPRESET )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_en_elec_idle_resetb_0_not00001_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/cdrreset [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_en_elec_idle_resetb [0])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/TXENPMAPHASEALIGN1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/begin_r_8403 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/TXENPMAPHASEALIGN )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk/clocking_i_not00001_INV_0  (
    .I(\BU2/U0/pcie_ep0/PLLLKDET_OUT [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_lut<0>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_lut [0])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_lut<0>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_lut [0])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_lut<0>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0 [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_lut [0])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_lut<0>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_lut [0])
  );
  LUT4 #(
    .INIT ( 16'h028A ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tx_sync_reset1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/rst_pcie_8565 ),
    .I1(fast_train_simulation_only),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/pll_locked_out_r_2d_8395 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll_pll_lk_out ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tx_sync_reset )
  );
  LUT4 #(
    .INIT ( 16'hDF8F ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/RESET_inv1  (
    .I0(fast_train_simulation_only),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll_pll_lk_out ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/rst_pcie_8565 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/pll_locked_out_r_2d_8395 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/RESET_inv )
  );
  LUT4 #(
    .INIT ( 16'h8C80 ))
  \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/CRMMGMTRSTN1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll_pll_lk_out ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/user_reset_workaround_n ),
    .I2(fast_train_simulation_only),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/pll_locked_out_r_2d_8395 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/rb_crm_mgmt_rst_n )
  );
  LUT3 #(
    .INIT ( 8'h1B ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0]_tx_elec_idle_not00001  (
    .I0(fast_train_simulation_only),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/pll_locked_out_r_2d_8395 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll_pll_lk_out ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0]_tx_elec_idle_not0000 )
  );
  LUT5 #(
    .INIT ( 32'hAABAFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/user_master_reset_n_inv1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/rst_pcie_8565 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_7732 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_elec_idle [0]),
    .I4(sys_reset_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/user_master_reset_n_inv )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out_or0001_8295 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_mux0000 [0])
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out_or0001_8295 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_mux0000 [2])
  );
  LUT5 #(
    .INIT ( 32'h57DFFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv1  (
    .I0(\BU2/U0/pcie_ep0/PLLLKDET_OUT [0]),
    .I1(fast_train_simulation_only),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/pll_locked_out_r_2d_8395 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll_pll_lk_out ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk/user_reset_workaround_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv )
  );
  LUT5 #(
    .INIT ( 32'h88088000 ))
  \BU2/U0/pcie_ep0/mgt_reset_n1  (
    .I0(sys_reset_n),
    .I1(\BU2/U0/pcie_ep0/PLLLKDET_OUT [0]),
    .I2(fast_train_simulation_only),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll_pll_lk_out ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/pll_locked_out_r_2d_8395 ),
    .O(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgt_reset_n )
  );
  LUT4 #(
    .INIT ( 16'hFF10 ))
  \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/softreset_wait_for_cpl_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/l0statscfgtransmitted_d_8314 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/crm_pwr_soft_reset_n ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/crmpwrsoftresetn_d_8315 ),
    .I3(\BU2/U0/pcie_ep0/fe_l0_stats_cfg_transmitted ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/softreset_wait_for_cpl_not0001 )
  );
  LUT4 #(
    .INIT ( 16'hCC4C ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_k_out_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/dllp_ack_l0 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data_k [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/dllp_ack_l0_r_8302 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out_or0001_8295 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_k_out_mux0000 [0])
  );
  LUT4 #(
    .INIT ( 16'hCC4C ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_valid_out_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/dllp_ack_l0 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_valid [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/dllp_ack_l0_r_8302 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out_or0001_8295 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_valid_out_mux0000 [0])
  );
  LUT4 #(
    .INIT ( 16'hF2FA ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_mux0000<6>2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/dllp_ack_l0 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out_or0001_8295 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/dllp_ack_l0_r_8302 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_mux0000 [6])
  );
  LUT4 #(
    .INIT ( 16'h040C ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/dllp_ack_l0_r_8302 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out_or0001_8295 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/dllp_ack_l0 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_mux0000 [1])
  );
  LUT4 #(
    .INIT ( 16'h040C ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/dllp_ack_l0_r_8302 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out_or0001_8295 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/dllp_ack_l0 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_mux0000 [3])
  );
  LUT4 #(
    .INIT ( 16'h040C ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/dllp_ack_l0_r_8302 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out_or0001_8295 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/dllp_ack_l0 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_mux0000 [4])
  );
  LUT4 #(
    .INIT ( 16'h040C ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/dllp_ack_l0_r_8302 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out_or0001_8295 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/dllp_ack_l0 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_mux0000 [5])
  );
  LUT4 #(
    .INIT ( 16'h040C ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/dllp_ack_l0_r_8302 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out_or0001_8295 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/dllp_ack_l0 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_mux0000 [7])
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_xor<12>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [12]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_xor<12>_rt_8495 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_xor<9>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_xor<9>_rt_8470 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_xor<7>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0 [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_xor<7>_rt_8354 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_xor<7>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_xor<7>_rt_8331 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<11>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<11>_rt_8493 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<10>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<10>_rt_8491 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<9>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<9>_rt_8489 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<8>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<8>_rt_8487 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<7>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<7>_rt_8485 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<6>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<6>_rt_8483 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<5>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<5>_rt_8481 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<4>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<4>_rt_8479 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<3>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<3>_rt_8477 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<2>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<2>_rt_8475 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<1>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<1>_rt_8473 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<8>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<8>_rt_8468 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<7>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<7>_rt_8466 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<6>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<6>_rt_8464 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<5>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<5>_rt_8462 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<4>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<4>_rt_8460 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<3>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<3>_rt_8458 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<2>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<2>_rt_8456 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<1>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<1>_rt_8454 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<1>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<1>_rt_8372 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<2>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<2>_rt_8369 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<3>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<3>_rt_8366 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<4>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0 [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<4>_rt_8363 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<5>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0 [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<5>_rt_8360 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<6>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0 [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<6>_rt_8357 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<1>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<1>_rt_8349 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<2>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<2>_rt_8346 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<3>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<3>_rt_8343 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<4>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<4>_rt_8340 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<5>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<5>_rt_8337 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<6>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<6>_rt_8334 )
  );
  FDRSE   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_stable_r  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r [9]),
    .D(\BU2/gt4_do [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tx_sync_reset ),
    .S(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/begin_r_8403 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_stable_r_8584 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/next_ready_c11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/phase_align_r_8401 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [12]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/next_ready_c1 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/ready_r  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/next_ready_c1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tx_sync_reset ),
    .S(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/ready_r_8585 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/ready_r_8585 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/app_reset_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgt_reset_n ),
    .R(\BU2/U0/pcie_ep0/trn_lnk_up_n_reg_8583 ),
    .Q(\BU2/U0/pcie_ep0/app_reset_n_7313 )
  );
  LUT6 #(
    .INIT ( 64'h0200000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd3-In21  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data_k [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/N20 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000200000 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out_or000251  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/N20 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/negotiated_link_width_d [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [6]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/trn_lnk_up_n_d_8304 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/dllp_ack_l0 )
  );
  LUT4 #(
    .INIT ( 16'h0100 ))
  \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/softreset_wait_for_cpl_and00001  (
    .I0(\BU2/U0/pcie_ep0/fe_l0_stats_cfg_transmitted ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/l0statscfgtransmitted_d_8314 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/crm_pwr_soft_reset_n ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/crmpwrsoftresetn_d_8315 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/softreset_wait_for_cpl_and0000 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFFEFFFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [1]),
    .I4(\BU2/N12 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/N01 )
  );
  LUT3 #(
    .INIT ( 8'h80 ))
  \BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8_not00011_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [0]),
    .O(\BU2/N12 )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/time_elapsed_8398 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/N01 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0_not0001 )
  );
  LUT6 #(
    .INIT ( 64'h2222222232222222 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd3-In  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd2_8242 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd3_8246 ),
    .I2(\BU2/N10 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/N20 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [7]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd3-In_8245 )
  );
  LUT6 #(
    .INIT ( 64'h0002000000022000 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd3-In_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd1_8244 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/l0_ltssm_state_d [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/l0_ltssm_state_d [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/l0_ltssm_state_d [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/l0_ltssm_state_d [0]),
    .O(\BU2/N10 )
  );
  LUT6 #(
    .INIT ( 64'h0F000F200FF00FF0 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd2-In  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [4]),
    .I1(\BU2/N8 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd3_8246 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd2_8242 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data_k [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd2-In_8240 )
  );
  LUT6 #(
    .INIT ( 64'h7FFFFFFFFFFFFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd2-In_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [6]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [5]),
    .O(\BU2/N8 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFFFFFFFFE ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out_or0001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd1_8280 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd1_8256 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd1_8274 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd1_8250 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd1_8244 ),
    .I5(\BU2/N6 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out_or0001_8295 )
  );
  LUT2 #(
    .INIT ( 4'hE ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out_or0001_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd1_8268 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd1_8262 ),
    .O(\BU2/N6 )
  );
  LUT4 #(
    .INIT ( 16'h4C5D ))
  \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/crm_pwr_soft_reset_n_aftersentcpl_not00011  (
    .I0(\BU2/U0/pcie_ep0/fe_l0_stats_cfg_transmitted ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/crm_pwr_soft_reset_n ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/softreset_wait_for_cpl_8320 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/l0statscfgtransmitted_d_8314 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/crm_pwr_soft_reset_n_aftersentcpl_not0001 )
  );
  LUT5 #(
    .INIT ( 32'h0C0C080C ))
  \BU2/U0/pcie_ep0/pcie_blk/trn_reset_n21  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_elec_idle [0]),
    .I1(sys_reset_n),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/rst_pcie_8565 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_7732 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/user_reset_workaround_n )
  );
  LUT6 #(
    .INIT ( 64'h0000000080000000 ))
  \BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8_not0001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/N01 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0 [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0 [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0 [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0 [0]),
    .I5(\BU2/N4 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8_not0001_8385 )
  );
  LUT5 #(
    .INIT ( 32'hFF7FFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8_not0001_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0 [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0 [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0 [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/time_elapsed_8398 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0 [4]),
    .O(\BU2/N4 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFF00010000 ))
  \BU2/U0/pcie_ep0/pcie_blk/clocking_i/pll_locked_out_r_or0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [2]),
    .I4(\BU2/N2 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/time_elapsed_8398 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/pll_locked_out_r_or0000_8397 )
  );
  LUT4 #(
    .INIT ( 16'h8000 ))
  \BU2/U0/pcie_ep0/pcie_blk/clocking_i/pll_locked_out_r_or0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [0]),
    .O(\BU2/N2 )
  );
  LUT5 #(
    .INIT ( 32'hAAAAAAAE ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l3_out_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd1_8262 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/N16 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd1_8268 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd1_8274 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd1_8280 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l3_out_not0001 )
  );
  LUT5 #(
    .INIT ( 32'hAAAAAAAE ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l4_out_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd1_8268 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/N16 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd1_8274 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd1_8262 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd1_8280 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l4_out_not0001 )
  );
  LUT5 #(
    .INIT ( 32'hAAAAAAAE ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l5_out_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd1_8274 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/N16 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd1_8268 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd1_8262 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd1_8280 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l5_out_not0001 )
  );
  LUT5 #(
    .INIT ( 32'hAAAAAAAE ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l6_out_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd1_8280 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/N16 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd1_8262 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd1_8268 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd1_8274 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l6_out_not0001 )
  );
  LUT4 #(
    .INIT ( 16'hFF10 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd1_8250 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd1_8256 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/N17 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd1_8244 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_not0001 )
  );
  LUT4 #(
    .INIT ( 16'h0001 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_not000111  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd1_8280 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd1_8262 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd1_8268 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd1_8274 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/N17 )
  );
  LUT4 #(
    .INIT ( 16'hFF10 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l1_out_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd1_8244 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd1_8256 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/N17 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd1_8250 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l1_out_not0001 )
  );
  LUT4 #(
    .INIT ( 16'hFF10 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l2_out_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd1_8244 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd1_8250 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/N17 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd1_8256 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l2_out_not0001 )
  );
  LUT3 #(
    .INIT ( 8'h01 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l3_out_not000111  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd1_8244 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd1_8250 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd1_8256 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/N16 )
  );
  LUT3 #(
    .INIT ( 8'hD5 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/mgt_txreset_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/ready_r_8585 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/mgt_txreset_cnt [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/mgt_txreset_cnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/mgt_txreset_or0000 )
  );
  LUT6 #(
    .INIT ( 64'hAAAAAAAAAAAAAEAA ))
  \BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_elec_idle [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/reg_l0_ltssm_state_internal [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/reg_l0_ltssm_state_internal [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk/reg_l0_ltssm_state_internal [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk/reg_l0_ltssm_state_internal [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_not0001 )
  );
  LUT3 #(
    .INIT ( 8'h02 ))
  \BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_7732 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_elec_idle [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_and0000 )
  );
  LUT2 #(
    .INIT ( 4'h7 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/mgt_txreset_cnt_cmp_lt00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/mgt_txreset_cnt [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/mgt_txreset_cnt [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/mgt_txreset_cnt_cmp_lt0000 )
  );
  LUT4 #(
    .INIT ( 16'h6CCC ))
  \BU2/U0/pcie_ep0/pcie_blk/Mcount_reg_ltssm_reset_xor<3>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/Result [3])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/next_phase_align_c1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/phase_align_r_8401 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [12]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r [9]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_stable_r_8584 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/next_phase_align_c )
  );
  LUT3 #(
    .INIT ( 8'h6C ))
  \BU2/U0/pcie_ep0/pcie_blk/Mcount_reg_ltssm_reset_xor<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/Result [2])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk/Mcount_reg_ltssm_reset_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/Result [1])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/Mcount_mgt_txreset_cnt_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/mgt_txreset_cnt [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/mgt_txreset_cnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/Result [1])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd2-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd2_8248 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd3_8252 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd2-In )
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd2-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd2_8254 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd3_8258 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd2-In )
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd2-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd2_8260 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd3_8264 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd2-In )
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd2-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd2_8266 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd3_8270 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd2-In )
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd2-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd2_8272 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd3_8276 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd2-In )
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd2-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd2_8278 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd3_8282 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd2-In )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/rxreset_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/m2_delayed_elec_idle_reset_8560 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/delayed_elec_idle_reset_8561 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/rxreset_and0000 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_Out31  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd3_8246 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd2_8242 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0/Out3 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd1-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd3_8252 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd2_8248 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd1-In )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd3-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd3_8252 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd2_8248 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd3-In )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd1-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd3_8258 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd2_8254 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd1-In )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd3-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd3_8258 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd2_8254 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd3-In )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd1-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd3_8264 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd2_8260 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd1-In )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd3-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd3_8264 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd2_8260 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd3-In )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd1-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd3_8270 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd2_8266 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd1-In )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd3-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd3_8270 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd2_8266 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd3-In )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd1-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd3_8276 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd2_8272 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd1-In )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd3-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd3_8276 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd2_8272 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd3-In )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd1-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd3_8282 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd2_8278 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd1-In )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd3-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd3_8282 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd2_8278 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd3-In )
  );
  LUT2 #(
    .INIT ( 4'hD ))
  \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_reset_1_n_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_2_8313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_1_8312 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_reset_1_n_not0001 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_reset_n_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_reset_1_n_8309 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_reset_2_n_8311 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_reset_n_and0000 )
  );
  LUT4 #(
    .INIT ( 16'hFFFE ))
  \BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_retime_0_or00001  (
    .I0(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_dd [0]),
    .I1(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_ddd [0]),
    .I2(\BU2/U0/pcie_ep0/fe_l0_dll_error_vector [0]),
    .I3(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_d [0]),
    .O(\BU2/U0/pcie_ep0/fe_l0_dll_error_vector_ext [0])
  );
  LUT4 #(
    .INIT ( 16'hFFFE ))
  \BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_retime_1_or00001  (
    .I0(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_dd [1]),
    .I1(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_ddd [1]),
    .I2(\BU2/U0/pcie_ep0/fe_l0_dll_error_vector [1]),
    .I3(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_d [1]),
    .O(\BU2/U0/pcie_ep0/fe_l0_dll_error_vector_ext [1])
  );
  LUT4 #(
    .INIT ( 16'hFFFE ))
  \BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_retime_2_or00001  (
    .I0(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_dd [2]),
    .I1(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_ddd [2]),
    .I2(\BU2/U0/pcie_ep0/fe_l0_dll_error_vector [2]),
    .I3(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_d [2]),
    .O(\BU2/U0/pcie_ep0/fe_l0_dll_error_vector_ext [2])
  );
  LUT4 #(
    .INIT ( 16'hFFFE ))
  \BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_retime_3_or00001  (
    .I0(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_dd [3]),
    .I1(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_ddd [3]),
    .I2(\BU2/U0/pcie_ep0/fe_l0_dll_error_vector [3]),
    .I3(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_d [3]),
    .O(\BU2/U0/pcie_ep0/fe_l0_dll_error_vector_ext [3])
  );
  LUT3 #(
    .INIT ( 8'hFE ))
  \BU2/U0/pcie_ep0/extend_clk/l0_rx_mac_link_error_retime_1_or00001  (
    .I0(\BU2/U0/pcie_ep0/extend_clk/l0_rx_mac_link_error_ddd [1]),
    .I1(\BU2/U0/pcie_ep0/extend_clk/l0_rx_mac_link_error_d [1]),
    .I2(\BU2/U0/pcie_ep0/extend_clk/l0_rx_mac_link_error_dd [1]),
    .O(\BU2/U0/pcie_ep0/fe_l0_rx_mac_link_error_ext [1])
  );
  LUT3 #(
    .INIT ( 8'h08 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/cdrreset_0_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_elec_idle_reg [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/RESETDONE [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_valid_reg [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/cdrreset_0_and0000 )
  );
  LUT3 #(
    .INIT ( 8'h80 ))
  \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/CRMUSERCFGRSTN1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_reset_n_8322 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/crm_do_hot_reset_n ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/crm_pwr_soft_reset_n_aftersentcpl_8317 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/rb_crm_user_cfg_rst_n )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/rst_pcie_8565 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_pipe_reset_reg [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/_and0000 )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/_and00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/rst_pcie_8565 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/rxreset_8564 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/_and0001 )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/_and00021  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/rst_pcie_8565 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/mgt_txreset_8567 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/_and0002 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/icdrreset_0_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/RESETDONE [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_elec_idle_reg [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/icdrreset [0])
  );
  LUT2 #(
    .INIT ( 4'hD ))
  \BU2/U0/pcie_ep0/pcie_blk/d_user_reset_n_inv1  (
    .I0(sys_reset_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/rst_pcie_8565 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/d_user_reset_n_inv )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/CRMURSTN1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_reset_n_8322 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/crm_do_hot_reset_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/rb_crm_link_rst_n )
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/trn_lnk_up_n_reg  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(NlwRenamedSig_OI_trn_lnk_up_n),
    .Q(\BU2/U0/pcie_ep0/trn_lnk_up_n_reg_8583 )
  );
  FDR   \BU2/U0/pcie_ep0/extend_clk/l0_rx_mac_link_error_ddd_1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/extend_clk/l0_rx_mac_link_error_dd [1]),
    .R(\BU2/U0/pcie_ep0/GTPRESET ),
    .Q(\BU2/U0/pcie_ep0/extend_clk/l0_rx_mac_link_error_ddd [1])
  );
  FDR   \BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_ddd_3  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_dd [3]),
    .R(\BU2/U0/pcie_ep0/GTPRESET ),
    .Q(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_ddd [3])
  );
  FDR   \BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_ddd_2  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_dd [2]),
    .R(\BU2/U0/pcie_ep0/GTPRESET ),
    .Q(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_ddd [2])
  );
  FDR   \BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_ddd_1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_dd [1]),
    .R(\BU2/U0/pcie_ep0/GTPRESET ),
    .Q(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_ddd [1])
  );
  FDR   \BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_ddd_0  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_dd [0]),
    .R(\BU2/U0/pcie_ep0/GTPRESET ),
    .Q(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_ddd [0])
  );
  FDR   \BU2/U0/pcie_ep0/extend_clk/l0_rx_mac_link_error_dd_1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/extend_clk/l0_rx_mac_link_error_d [1]),
    .R(\BU2/U0/pcie_ep0/GTPRESET ),
    .Q(\BU2/U0/pcie_ep0/extend_clk/l0_rx_mac_link_error_dd [1])
  );
  FDR   \BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_dd_3  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_d [3]),
    .R(\BU2/U0/pcie_ep0/GTPRESET ),
    .Q(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_dd [3])
  );
  FDR   \BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_dd_2  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_d [2]),
    .R(\BU2/U0/pcie_ep0/GTPRESET ),
    .Q(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_dd [2])
  );
  FDR   \BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_dd_1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_d [1]),
    .R(\BU2/U0/pcie_ep0/GTPRESET ),
    .Q(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_dd [1])
  );
  FDR   \BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_dd_0  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_d [0]),
    .R(\BU2/U0/pcie_ep0/GTPRESET ),
    .Q(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_dd [0])
  );
  FDR   \BU2/U0/pcie_ep0/extend_clk/l0_rx_mac_link_error_d_1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_rx_mac_link_error [1]),
    .R(\BU2/U0/pcie_ep0/GTPRESET ),
    .Q(\BU2/U0/pcie_ep0/extend_clk/l0_rx_mac_link_error_d [1])
  );
  FDR   \BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_d_3  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_dll_error_vector [3]),
    .R(\BU2/U0/pcie_ep0/GTPRESET ),
    .Q(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_d [3])
  );
  FDR   \BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_d_2  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_dll_error_vector [2]),
    .R(\BU2/U0/pcie_ep0/GTPRESET ),
    .Q(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_d [2])
  );
  FDR   \BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_d_1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_dll_error_vector [1]),
    .R(\BU2/U0/pcie_ep0/GTPRESET ),
    .Q(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_d [1])
  );
  FDR   \BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_d_0  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_dll_error_vector [0]),
    .R(\BU2/U0/pcie_ep0/GTPRESET ),
    .Q(\BU2/U0/pcie_ep0/extend_clk/l0_dll_error_vector_d [0])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/mgt_txreset  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/N1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/mgt_txreset_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/mgt_txreset_8567 )
  );
  FDP #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/rst_pcie  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/sync_done_inv ),
    .PRE(\BU2/U0/pcie_ep0/GTPRESET ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/rst_pcie_8565 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/m1_delayed_elec_idle_reset  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_pipe_reset_reg [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/cdrreset [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/m1_delayed_elec_idle_reset_8562 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/rxreset  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_pipe_reset_reg [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/rxreset_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/rxreset_8564 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/m2_delayed_elec_idle_reset  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_pipe_reset_reg [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/m1_delayed_elec_idle_reset_8562 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/m2_delayed_elec_idle_reset_8560 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/delayed_elec_idle_reset  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_pipe_reset_reg [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/m2_delayed_elec_idle_reset_8560 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/delayed_elec_idle_reset_8561 )
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].tx_data0  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_data_reg [0])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].tx_data1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_data_reg [1])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].tx_data2  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_data_reg [2])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].tx_data3  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_data_reg [3])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].tx_data4  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_data_reg [4])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].tx_data5  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_data_reg [5])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].tx_data6  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_data_reg [6])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].tx_data7  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_data_reg [7])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].tx_data_k  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l0 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_data_k_reg [0])
  );
  FDCP #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].tx_elec_idle  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CLR(\BU2/gt4_do [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l0 ),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0]_tx_elec_idle_not0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_elec_idle_reg [0])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].tx_compliance  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l0 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_compliance_reg [0])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].tx_detect_rx_loopback  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l0 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg [0])
  );
  FDCP #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].tx_power_down0  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CLR(\BU2/gt4_do [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l0 [0]),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0]_tx_elec_idle_not0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_power_down_reg [0])
  );
  FDCP #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].tx_power_down1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0]_tx_elec_idle_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l0 [1]),
    .PRE(\BU2/gt4_do [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_power_down_reg [1])
  );
  FDCP #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].rx_power_down0  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CLR(\BU2/gt4_do [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l0 [0]),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0]_tx_elec_idle_not0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_power_down_reg [0])
  );
  FDCP #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].rx_power_down1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0]_tx_elec_idle_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l0 [1]),
    .PRE(\BU2/gt4_do [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_power_down_reg [1])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].rx_polarity  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l0 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_polarity_reg [0])
  );
  FDCP #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].reset  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CLR(\BU2/gt4_do [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l0 ),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0]_tx_elec_idle_not0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_pipe_reset_reg [0])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].rx_data_0  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_data_reg [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [0])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].rx_data_1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_data_reg [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [1])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].rx_data_2  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_data_reg [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [2])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].rx_data_3  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_data_reg [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [3])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].rx_data_4  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_data_reg [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [4])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].rx_data_5  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_data_reg [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [5])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].rx_data_6  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_data_reg [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [6])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].rx_data_7  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_data_reg [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data [7])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].rx_data_k  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_data_k_reg [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_data_k [0])
  );
  FDCP #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].rx_elec_idle  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CLR(\BU2/gt4_do [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_elec_idle_reg [0]),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0]_tx_elec_idle_not0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_elec_idle [0])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].rx_valid  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_valid_reg [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_valid [0])
  );
  FDCP #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].rx_phy_status  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CLR(\BU2/gt4_do [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_phy_status_reg [0]),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0]_tx_elec_idle_not0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_phy_status [0])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].rx_chanisaligned  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_chanisaligned_reg [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pipe_rxchanisaligned [0])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].rx_status_0  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_status_reg [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_status [0])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].rx_status_1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_status_reg [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_status [1])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/flop[0].rx_status_2  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_status_reg [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_status [2])
  );
  LDP_1 #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/cdrreset_0  (
    .D(\BU2/gt4_do [0]),
    .G(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/icdrreset [0]),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/cdrreset_0_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/cdrreset [0])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/mgt_txreset_cnt_0  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/mgt_txreset_cnt_cmp_lt0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/Result [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/sync_done_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/mgt_txreset_cnt [0])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/mgt_txreset_cnt_1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/mgt_txreset_cnt_cmp_lt0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/Result [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/sync_done_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/mgt_txreset_cnt [1])
  );
  BUFG   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/bufg1  (
    .I(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_clk ),
    .O(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/bufg1_O_UNCONNECTED )
  );
  BUFG   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/bufg2  (
    .I(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_refclk_out ),
    .O(NlwRenamedSig_OI_refclkout)
  );
  GTP_DUAL #(
    .AC_CAP_DIS_0 ( "FALSE" ),
    .AC_CAP_DIS_1 ( "FALSE" ),
    .ALIGN_COMMA_WORD_0 ( 1 ),
    .ALIGN_COMMA_WORD_1 ( 1 ),
    .CHAN_BOND_1_MAX_SKEW_0 ( 7 ),
    .CHAN_BOND_1_MAX_SKEW_1 ( 7 ),
    .CHAN_BOND_2_MAX_SKEW_0 ( 7 ),
    .CHAN_BOND_2_MAX_SKEW_1 ( 7 ),
    .CHAN_BOND_LEVEL_0 ( 0 ),
    .CHAN_BOND_LEVEL_1 ( 0 ),
    .CHAN_BOND_MODE_0 ( "OFF" ),
    .CHAN_BOND_MODE_1 ( "OFF" ),
    .CLK_COR_SEQ_1_ENABLE_1 ( 4'b1111 ),
    .CHAN_BOND_SEQ_1_ENABLE_0 ( 4'b1111 ),
    .CLK_COR_SEQ_2_ENABLE_1 ( 4'b1111 ),
    .CHAN_BOND_SEQ_2_ENABLE_0 ( 4'b1111 ),
    .CHAN_BOND_SEQ_1_1_0 ( 10'b0001001010 ),
    .CHAN_BOND_SEQ_1_1_1 ( 10'b0001001010 ),
    .CHAN_BOND_SEQ_1_2_0 ( 10'b0001001010 ),
    .CHAN_BOND_SEQ_1_2_1 ( 10'b0001001010 ),
    .CHAN_BOND_SEQ_2_3_0 ( 10'b0110111100 ),
    .CHAN_BOND_SEQ_2_3_1 ( 10'b0110111100 ),
    .CHAN_BOND_SEQ_1_3_0 ( 10'b0001001010 ),
    .CHAN_BOND_SEQ_1_3_1 ( 10'b0001001010 ),
    .CHAN_BOND_SEQ_1_4_0 ( 10'b0110111100 ),
    .CHAN_BOND_SEQ_1_4_1 ( 10'b0110111100 ),
    .CHAN_BOND_SEQ_2_1_0 ( 10'b0100111100 ),
    .CHAN_BOND_SEQ_2_1_1 ( 10'b0100111100 ),
    .CHAN_BOND_SEQ_2_2_0 ( 10'b0100111100 ),
    .CHAN_BOND_SEQ_2_2_1 ( 10'b0100111100 ),
    .CHAN_BOND_SEQ_2_4_0 ( 10'b0100011100 ),
    .CHAN_BOND_SEQ_2_4_1 ( 10'b0100011100 ),
    .CHAN_BOND_SEQ_2_USE_0 ( "TRUE" ),
    .CHAN_BOND_SEQ_2_USE_1 ( "TRUE" ),
    .CHAN_BOND_SEQ_LEN_0 ( 4 ),
    .CHAN_BOND_SEQ_LEN_1 ( 4 ),
    .CLK25_DIVIDER ( 4 ),
    .CLKINDC_B ( "TRUE" ),
    .CLK_CORRECT_USE_0 ( "TRUE" ),
    .CLK_CORRECT_USE_1 ( "TRUE" ),
    .CLK_COR_ADJ_LEN_0 ( 1 ),
    .CLK_COR_ADJ_LEN_1 ( 1 ),
    .CLK_COR_DET_LEN_0 ( 1 ),
    .CLK_COR_DET_LEN_1 ( 1 ),
    .CLK_COR_INSERT_IDLE_FLAG_0 ( "FALSE" ),
    .CLK_COR_INSERT_IDLE_FLAG_1 ( "FALSE" ),
    .CLK_COR_KEEP_IDLE_0 ( "FALSE" ),
    .CLK_COR_KEEP_IDLE_1 ( "FALSE" ),
    .CLK_COR_MAX_LAT_0 ( 18 ),
    .CLK_COR_MAX_LAT_1 ( 18 ),
    .CLK_COR_MIN_LAT_0 ( 16 ),
    .CLK_COR_MIN_LAT_1 ( 16 ),
    .CLK_COR_PRECEDENCE_0 ( "TRUE" ),
    .CLK_COR_PRECEDENCE_1 ( "TRUE" ),
    .CLK_COR_REPEAT_WAIT_0 ( 5 ),
    .CLK_COR_REPEAT_WAIT_1 ( 5 ),
    .MCOMMA_10B_VALUE_1 ( 10'b1010000011 ),
    .CLK_COR_SEQ_1_ENABLE_0 ( 4'b1111 ),
    .COMMA_10B_ENABLE_1 ( 10'b1111111111 ),
    .CLK_COR_SEQ_2_ENABLE_0 ( 4'b1111 ),
    .CLK_COR_SEQ_1_1_0 ( 10'b0100011100 ),
    .CLK_COR_SEQ_1_1_1 ( 10'b0100011100 ),
    .CLK_COR_SEQ_1_2_0 ( 10'b0000000000 ),
    .CLK_COR_SEQ_1_2_1 ( 10'b0000000000 ),
    .CLK_COR_SEQ_2_3_0 ( 10'b0000000000 ),
    .CLK_COR_SEQ_2_3_1 ( 10'b0000000000 ),
    .CLK_COR_SEQ_1_3_0 ( 10'b0000000000 ),
    .CLK_COR_SEQ_1_3_1 ( 10'b0000000000 ),
    .CLK_COR_SEQ_1_4_0 ( 10'b0000000000 ),
    .CLK_COR_SEQ_1_4_1 ( 10'b0000000000 ),
    .CLK_COR_SEQ_2_1_0 ( 10'b0000000000 ),
    .CLK_COR_SEQ_2_1_1 ( 10'b0000000000 ),
    .CLK_COR_SEQ_2_2_0 ( 10'b0000000000 ),
    .CLK_COR_SEQ_2_2_1 ( 10'b0000000000 ),
    .CLK_COR_SEQ_2_4_0 ( 10'b0000000000 ),
    .CLK_COR_SEQ_2_4_1 ( 10'b0000000000 ),
    .CLK_COR_SEQ_2_USE_0 ( "FALSE" ),
    .CLK_COR_SEQ_2_USE_1 ( "FALSE" ),
    .PCOMMA_10B_VALUE_0 ( 10'b0101111100 ),
    .PCOMMA_10B_VALUE_1 ( 10'b0101111100 ),
    .COMMA_DOUBLE_0 ( "FALSE" ),
    .COMMA_DOUBLE_1 ( "FALSE" ),
    .SATA_BURST_VAL_0 ( 3'b100 ),
    .SATA_BURST_VAL_1 ( 3'b100 ),
    .DEC_MCOMMA_DETECT_0 ( "TRUE" ),
    .DEC_MCOMMA_DETECT_1 ( "TRUE" ),
    .DEC_PCOMMA_DETECT_0 ( "TRUE" ),
    .DEC_PCOMMA_DETECT_1 ( "TRUE" ),
    .DEC_VALID_COMMA_ONLY_0 ( "TRUE" ),
    .DEC_VALID_COMMA_ONLY_1 ( "TRUE" ),
    .TXRX_INVERT_1 ( 5'b00000 ),
    .COMMA_10B_ENABLE_0 ( 10'b1111111111 ),
    .MCOMMA_DETECT_0 ( "TRUE" ),
    .MCOMMA_DETECT_1 ( "TRUE" ),
    .SATA_IDLE_VAL_0 ( 3'b011 ),
    .PCS_COM_CFG ( 28'h1680A0E ),
    .OOB_CLK_DIVIDER ( 4 ),
    .OVERSAMPLE_MODE ( "FALSE" ),
    .PCI_EXPRESS_MODE_0 ( "TRUE" ),
    .PCI_EXPRESS_MODE_1 ( "TRUE" ),
    .TXRX_INVERT_0 ( 5'b00000 ),
    .MCOMMA_10B_VALUE_0 ( 10'b1010000011 ),
    .PCOMMA_DETECT_0 ( "TRUE" ),
    .PCOMMA_DETECT_1 ( "TRUE" ),
    .SATA_IDLE_VAL_1 ( 3'b011 ),
    .PLL_DIVSEL_FB ( 5 ),
    .PLL_DIVSEL_REF ( 2 ),
    .PLL_RXDIVSEL_OUT_0 ( 1 ),
    .PLL_RXDIVSEL_OUT_1 ( 1 ),
    .PLL_SATA_0 ( "FALSE" ),
    .PLL_SATA_1 ( "FALSE" ),
    .PLL_TXDIVSEL_COMM_OUT ( 1 ),
    .PLL_TXDIVSEL_OUT_0 ( 1 ),
    .PLL_TXDIVSEL_OUT_1 ( 1 ),
    .OOBDETECT_THRESHOLD_0 ( 3'b010 ),
    .OOBDETECT_THRESHOLD_1 ( 3'b010 ),
    .PMA_CDR_SCAN_0 ( 27'h6C07640 ),
    .PMA_CDR_SCAN_1 ( 27'h6C07640 ),
    .TRANS_TIME_NON_P2_1 ( 16'h0019 ),
    .TRANS_TIME_TO_P2_1 ( 16'h0064 ),
    .RCV_TERM_GND_0 ( "TRUE" ),
    .RCV_TERM_GND_1 ( "TRUE" ),
    .RCV_TERM_MID_0 ( "TRUE" ),
    .RCV_TERM_MID_1 ( "TRUE" ),
    .RCV_TERM_VTTRX_0 ( "FALSE" ),
    .RCV_TERM_VTTRX_1 ( "FALSE" ),
    .RX_BUFFER_USE_0 ( "TRUE" ),
    .RX_BUFFER_USE_1 ( "TRUE" ),
    .RX_DECODE_SEQ_MATCH_0 ( "TRUE" ),
    .RX_DECODE_SEQ_MATCH_1 ( "TRUE" ),
    .RX_LOSS_OF_SYNC_FSM_0 ( "FALSE" ),
    .RX_LOSS_OF_SYNC_FSM_1 ( "FALSE" ),
    .RX_LOS_INVALID_INCR_0 ( 8 ),
    .RX_LOS_INVALID_INCR_1 ( 8 ),
    .RX_LOS_THRESHOLD_0 ( 128 ),
    .RX_LOS_THRESHOLD_1 ( 128 ),
    .RX_SLIDE_MODE_0 ( "PCS" ),
    .RX_SLIDE_MODE_1 ( "PCS" ),
    .RX_STATUS_FMT_0 ( "PCIE" ),
    .RX_STATUS_FMT_1 ( "PCIE" ),
    .RX_XCLK_SEL_0 ( "RXREC" ),
    .RX_XCLK_SEL_1 ( "RXREC" ),
    .PRBS_ERR_THRESHOLD_1 ( 32'h00000001 ),
    .COM_BURST_VAL_0 ( 4'b1111 ),
    .SATA_MAX_BURST_0 ( 7 ),
    .SATA_MAX_BURST_1 ( 7 ),
    .SATA_MAX_INIT_0 ( 22 ),
    .SATA_MAX_INIT_1 ( 22 ),
    .SATA_MAX_WAKE_0 ( 7 ),
    .SATA_MAX_WAKE_1 ( 7 ),
    .SATA_MIN_BURST_0 ( 4 ),
    .SATA_MIN_BURST_1 ( 4 ),
    .SATA_MIN_INIT_0 ( 12 ),
    .SATA_MIN_INIT_1 ( 12 ),
    .SATA_MIN_WAKE_0 ( 4 ),
    .SATA_MIN_WAKE_1 ( 4 ),
    .SIM_GTPRESET_SPEEDUP ( 1 ),
    .SIM_MODE ( "FAST" ),
    .COM_BURST_VAL_1 ( 4'b1111 ),
    .SIM_RECEIVER_DETECT_PASS0 ( "TRUE" ),
    .SIM_RECEIVER_DETECT_PASS1 ( "TRUE" ),
    .PMA_RX_CFG_1 ( 25'h09F0089 ),
    .TERMINATION_IMP_0 ( 50 ),
    .TERMINATION_IMP_1 ( 50 ),
    .TERMINATION_OVRD ( "FALSE" ),
    .CHAN_BOND_SEQ_1_ENABLE_1 ( 4'b1111 ),
    .TRANS_TIME_NON_P2_0 ( 16'h0019 ),
    .CHAN_BOND_SEQ_2_ENABLE_1 ( 4'b1111 ),
    .TRANS_TIME_TO_P2_0 ( 16'h0064 ),
    .TRANS_TIME_FROM_P2_0 ( 16'h003C ),
    .TRANS_TIME_FROM_P2_1 ( 16'h003C ),
    .TERMINATION_CTRL ( 5'b10100 ),
    .TX_BUFFER_USE_0 ( "TRUE" ),
    .TX_BUFFER_USE_1 ( "TRUE" ),
    .TX_DIFF_BOOST_0 ( "TRUE" ),
    .TX_DIFF_BOOST_1 ( "TRUE" ),
    .TX_SYNC_FILTERB ( 1 ),
    .TX_XCLK_SEL_0 ( "TXOUT" ),
    .TX_XCLK_SEL_1 ( "TXOUT" ),
    .PMA_RX_CFG_0 ( 25'h09F0089 ),
    .PRBS_ERR_THRESHOLD_0 ( 32'h00000001 ),
    .SIM_PLL_PERDIV2 ( 9'h190 ))
  \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i  (
    .CLKIN(sys_clk),
    .REFCLKOUT(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_refclk_out ),
    .RXRECCLK0(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXRECCLK0_UNCONNECTED ),
    .TXOUTCLK0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_clk ),
    .TXUSRCLK0(\BU2/U0/pcie_ep0/core_clk ),
    .TXUSRCLK20(\BU2/U0/pcie_ep0/core_clk ),
    .RXUSRCLK0(\BU2/U0/pcie_ep0/core_clk ),
    .RXUSRCLK20(\BU2/U0/pcie_ep0/core_clk ),
    .RXRECCLK1(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXRECCLK1_UNCONNECTED ),
    .TXOUTCLK1(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXOUTCLK1_UNCONNECTED ),
    .TXUSRCLK1(\BU2/U0/pcie_ep0/core_clk ),
    .TXUSRCLK21(\BU2/U0/pcie_ep0/core_clk ),
    .RXUSRCLK1(\BU2/U0/pcie_ep0/core_clk ),
    .RXUSRCLK21(\BU2/U0/pcie_ep0/core_clk ),
    .TXP0(pci_exp_txp_2[0]),
    .TXN0(pci_exp_txn_3[0]),
    .RXP0(pci_exp_rxp_4[0]),
    .RXN0(pci_exp_rxn_5[0]),
    .TXP1(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXP1_UNCONNECTED ),
    .TXN1(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXN1_UNCONNECTED ),
    .RXP1(\BU2/gt4_do [0]),
    .RXN1(\BU2/gt4_do [0]),
    .RXVALID0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_valid_reg [0]),
    .RXVALID1(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXVALID1_UNCONNECTED ),
    .GTPRESET(\BU2/U0/pcie_ep0/GTPRESET ),
    .RXCDRRESET0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/_and0000 ),
    .TXRESET0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/_and0002 ),
    .RXRESET0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/_and0001 ),
    .RXBUFRESET0(\BU2/gt4_do [0]),
    .RESETDONE0(\BU2/U0/pcie_ep0/pcie_blk/RESETDONE [0]),
    .RXCDRRESET1(\BU2/gt4_do [0]),
    .TXRESET1(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/_and0002 ),
    .RXRESET1(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/_and0001 ),
    .RXBUFRESET1(\BU2/gt4_do [0]),
    .RESETDONE1(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RESETDONE1_UNCONNECTED ),
    .PLLPOWERDOWN(\BU2/gt4_do [0]),
    .REFCLKPWRDNB(\BU2/N1 ),
    .RXENEQB0(\BU2/N1 ),
    .RXENEQB1(\BU2/N1 ),
    .INTDATAWIDTH(\BU2/N1 ),
    .TXDATAWIDTH0(\BU2/gt4_do [0]),
    .TXDATAWIDTH1(\BU2/gt4_do [0]),
    .TXENPMAPHASEALIGN(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/TXENPMAPHASEALIGN ),
    .TXPMASETPHASE(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/phase_align_r_8401 ),
    .RXPMASETPHASE0(\BU2/gt4_do [0]),
    .RXPMASETPHASE1(\BU2/gt4_do [0]),
    .TXENC8B10BUSE0(\BU2/N1 ),
    .TXPOLARITY0(\BU2/gt4_do [0]),
    .TXINHIBIT0(\BU2/gt4_do [0]),
    .TXENC8B10BUSE1(\BU2/N1 ),
    .TXPOLARITY1(\BU2/gt4_do [0]),
    .TXINHIBIT1(\BU2/gt4_do [0]),
    .RXPOLARITY0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_polarity_reg [0]),
    .RXENPCOMMAALIGN0(\BU2/N1 ),
    .RXENMCOMMAALIGN0(\BU2/N1 ),
    .RXSLIDE0(\BU2/gt4_do [0]),
    .RXCOMMADETUSE0(\BU2/N1 ),
    .RXCOMMADET0(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCOMMADET0_UNCONNECTED ),
    .RXBYTEREALIGN0(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXBYTEREALIGN0_UNCONNECTED ),
    .RXBYTEISALIGNED0(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXBYTEISALIGNED0_UNCONNECTED ),
    .RXDEC8B10BUSE0(\BU2/N1 ),
    .RXENCHANSYNC0(\BU2/N1 ),
    .RXCHANBONDSEQ0(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHANBONDSEQ0_UNCONNECTED ),
    .RXCHANREALIGN0(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHANREALIGN0_UNCONNECTED ),
    .RXCHANISALIGNED0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_chanisaligned_reg [0]),
    .RXDATAWIDTH0(\BU2/gt4_do [0]),
    .RXPOLARITY1(\BU2/gt4_do [0]),
    .RXENPCOMMAALIGN1(\BU2/N1 ),
    .RXENMCOMMAALIGN1(\BU2/N1 ),
    .RXSLIDE1(\BU2/gt4_do [0]),
    .RXCOMMADETUSE1(\BU2/N1 ),
    .RXCOMMADET1(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCOMMADET1_UNCONNECTED ),
    .RXBYTEREALIGN1(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXBYTEREALIGN1_UNCONNECTED ),
    .RXBYTEISALIGNED1(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXBYTEISALIGNED1_UNCONNECTED ),
    .RXDEC8B10BUSE1(\BU2/N1 ),
    .RXENCHANSYNC1(\BU2/gt4_do [0]),
    .RXCHANBONDSEQ1(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHANBONDSEQ1_UNCONNECTED ),
    .RXCHANREALIGN1(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHANREALIGN1_UNCONNECTED ),
    .RXCHANISALIGNED1(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHANISALIGNED1_UNCONNECTED ),
    .RXDATAWIDTH1(\BU2/gt4_do [0]),
    .TXELECIDLE0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_elec_idle_reg [0]),
    .TXDETECTRX0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg [0]),
    .TXELECIDLE1(\BU2/N1 ),
    .TXDETECTRX1(\BU2/gt4_do [0]),
    .PHYSTATUS0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_phy_status_reg [0]),
    .PHYSTATUS1(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_PHYSTATUS1_UNCONNECTED ),
    .RXELECIDLE0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_elec_idle_reg [0]),
    .RXELECIDLE1(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXELECIDLE1_UNCONNECTED ),
    .TXCOMSTART0(\BU2/gt4_do [0]),
    .TXCOMTYPE0(\BU2/gt4_do [0]),
    .TXCOMSTART1(\BU2/gt4_do [0]),
    .TXCOMTYPE1(\BU2/gt4_do [0]),
    .PLLLKDET(\BU2/U0/pcie_ep0/PLLLKDET_OUT [0]),
    .PLLLKDETEN(\BU2/N1 ),
    .PRBSCNTRESET0(\BU2/gt4_do [0]),
    .RXPRBSERR0(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXPRBSERR0_UNCONNECTED ),
    .PRBSCNTRESET1(\BU2/gt4_do [0]),
    .RXPRBSERR1(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXPRBSERR1_UNCONNECTED ),
    .DCLK(\BU2/gt4_do [0]),
    .DEN(\BU2/gt4_do [0]),
    .DWE(\BU2/gt4_do [0]),
    .DRDY(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DRDY_UNCONNECTED ),
    .RXENSAMPLEALIGN0(\BU2/gt4_do [0]),
    .RXOVERSAMPLEERR0(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXOVERSAMPLEERR0_UNCONNECTED ),
    .RXENSAMPLEALIGN1(\BU2/gt4_do [0]),
    .RXOVERSAMPLEERR1(\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXOVERSAMPLEERR1_UNCONNECTED ),
    .RXELECIDLERESET0(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/cdrreset [0]),
    .RXELECIDLERESET1(\BU2/gt4_do [0]),
    .RXENELECIDLERESETB(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_en_elec_idle_resetb [0]),
    .TXDATA0({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_data_reg [7], \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_data_reg [6], 
\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_data_reg [5], \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_data_reg [4], 
\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_data_reg [3], \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_data_reg [2], 
\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_data_reg [1], \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_data_reg [0]}),
    .TXBYPASS8B10B0({\BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .TXCHARISK0({\BU2/gt4_do [0], \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_data_k_reg [0]}),
    .TXCHARDISPMODE0({\BU2/gt4_do [0], \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_compliance_reg [0]}),
    .TXCHARDISPVAL0({\BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .TXDATA1({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .TXBYPASS8B10B1({\BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .TXCHARISK1({\BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .TXCHARDISPMODE1({\BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .TXCHARDISPVAL1({\BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .RXDATA0({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA0<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA0<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA0<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA0<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA0<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA0<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA0<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA0<8>_UNCONNECTED , 
\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_data_reg [7], \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_data_reg [6], 
\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_data_reg [5], \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_data_reg [4], 
\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_data_reg [3], \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_data_reg [2], 
\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_data_reg [1], \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_data_reg [0]}),
    .RXNOTINTABLE0({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXNOTINTABLE0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXNOTINTABLE0<0>_UNCONNECTED }),
    .RXDISPERR0({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDISPERR0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDISPERR0<0>_UNCONNECTED }),
    .RXCHARISK0({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHARISK0<1>_UNCONNECTED , 
\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_data_k_reg [0]}),
    .RXRUNDISP0({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXRUNDISP0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXRUNDISP0<0>_UNCONNECTED }),
    .RXCHARISCOMMA0({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHARISCOMMA0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHARISCOMMA0<0>_UNCONNECTED }),
    .RXDATA1({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<8>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDATA1<0>_UNCONNECTED }),
    .RXNOTINTABLE1({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXNOTINTABLE1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXNOTINTABLE1<0>_UNCONNECTED }),
    .RXDISPERR1({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDISPERR1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXDISPERR1<0>_UNCONNECTED }),
    .RXCHARISK1({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHARISK1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHARISK1<0>_UNCONNECTED }),
    .RXRUNDISP1({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXRUNDISP1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXRUNDISP1<0>_UNCONNECTED }),
    .RXCHARISCOMMA1({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHARISCOMMA1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHARISCOMMA1<0>_UNCONNECTED }),
    .TXPOWERDOWN0({\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_power_down_reg [1], 
\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_tx_power_down_reg [0]}),
    .RXPOWERDOWN0({\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_power_down_reg [1], 
\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_power_down_reg [0]}),
    .TXPOWERDOWN1({\BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .RXPOWERDOWN1({\BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .LOOPBACK0({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .LOOPBACK1({\BU2/gt4_do [0], \BU2/N1 , \BU2/gt4_do [0]}),
    .TXDIFFCTRL0({\BU2/N1 , \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .TXBUFDIFFCTRL0({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .TXPREEMPHASIS0({\BU2/N1 , \BU2/N1 , \BU2/N1 }),
    .TXDIFFCTRL1({\BU2/N1 , \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .TXBUFDIFFCTRL1({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .TXPREEMPHASIS1({\BU2/N1 , \BU2/N1 , \BU2/N1 }),
    .RXEQMIX0({\BU2/gt4_do [0], \BU2/N1 }),
    .RXEQPOLE0({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .RXEQMIX1({\BU2/gt4_do [0], \BU2/N1 }),
    .RXEQPOLE1({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .TXKERR0({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXKERR0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXKERR0<0>_UNCONNECTED }),
    .TXRUNDISP0({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXRUNDISP0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXRUNDISP0<0>_UNCONNECTED }),
    .TXBUFSTATUS0({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXBUFSTATUS0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXBUFSTATUS0<0>_UNCONNECTED }),
    .TXKERR1({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXKERR1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXKERR1<0>_UNCONNECTED }),
    .TXRUNDISP1({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXRUNDISP1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXRUNDISP1<0>_UNCONNECTED }),
    .TXBUFSTATUS1({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXBUFSTATUS1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_TXBUFSTATUS1<0>_UNCONNECTED }),
    .RXLOSSOFSYNC0({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXLOSSOFSYNC0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXLOSSOFSYNC0<0>_UNCONNECTED }),
    .RXCHBONDI0({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .RXCHBONDO0({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHBONDO0<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHBONDO0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHBONDO0<0>_UNCONNECTED }),
    .RXBUFSTATUS0({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXBUFSTATUS0<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXBUFSTATUS0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXBUFSTATUS0<0>_UNCONNECTED }),
    .RXLOSSOFSYNC1({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXLOSSOFSYNC1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXLOSSOFSYNC1<0>_UNCONNECTED }),
    .RXCHBONDI1({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .RXCHBONDO1({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHBONDO1<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHBONDO1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCHBONDO1<0>_UNCONNECTED }),
    .RXBUFSTATUS1({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXBUFSTATUS1<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXBUFSTATUS1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXBUFSTATUS1<0>_UNCONNECTED }),
    .RXSTATUS0({\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_status_reg [2], 
\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_status_reg [1], \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_rx_status_reg [0]}),
    .RXCLKCORCNT0({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCLKCORCNT0<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCLKCORCNT0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCLKCORCNT0<0>_UNCONNECTED }),
    .RXSTATUS1({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXSTATUS1<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXSTATUS1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXSTATUS1<0>_UNCONNECTED }),
    .RXCLKCORCNT1({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCLKCORCNT1<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCLKCORCNT1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_RXCLKCORCNT1<0>_UNCONNECTED }),
    .TXENPRBSTST0({\BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .RXENPRBSTST0({\BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .TXENPRBSTST1({\BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .RXENPRBSTST1({\BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .DADDR({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .DI({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .DO({\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<8>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i_DO<0>_UNCONNECTED }),
    .GTPTEST({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]})
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_xor<12>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [11]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_xor<12>_rt_8495 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [12])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_xor<11>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [10]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<11>_rt_8493 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [11])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<11>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [10]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<11>_rt_8493 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [11])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_xor<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [9]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<10>_rt_8491 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [10])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [9]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<10>_rt_8491 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [10])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_xor<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [8]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<9>_rt_8489 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<9>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [8]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<9>_rt_8489 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [9])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<8>_rt_8487 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<8>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [7]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<8>_rt_8487 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [8])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<7>_rt_8485 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<7>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [6]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<7>_rt_8485 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<6>_rt_8483 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<6>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [5]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<6>_rt_8483 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<5>_rt_8481 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<5>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [4]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<5>_rt_8481 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<4>_rt_8479 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<4>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [3]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<4>_rt_8479 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<3>_rt_8477 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<3>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [2]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<3>_rt_8477 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<2>_rt_8475 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<2>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [1]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<2>_rt_8475 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<1>_rt_8473 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<1>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [0]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<1>_rt_8473 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_xor<0>  (
    .CI(\BU2/gt4_do [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<0>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy<0>  (
    .CI(\BU2/gt4_do [0]),
    .DI(\BU2/N1 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_sync_counter_r_cy [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_xor<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [8]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_xor<9>_rt_8470 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [9])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<8>_rt_8468 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [8])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [7]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<8>_rt_8468 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [8])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<7>_rt_8466 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [7])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [6]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<7>_rt_8466 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<6>_rt_8464 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [5]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<6>_rt_8464 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<5>_rt_8462 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [4]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<5>_rt_8462 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<4>_rt_8460 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [3]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<4>_rt_8460 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<3>_rt_8458 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [2]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<3>_rt_8458 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<2>_rt_8456 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [1]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<2>_rt_8456 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<1>_rt_8454 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [0]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<1>_rt_8454 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_xor<0>  (
    .CI(\BU2/gt4_do [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy<0>  (
    .CI(\BU2/gt4_do [0]),
    .DI(\BU2/N1 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Mcount_wait_before_sync_r_cy [0])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r_12  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/phase_align_r_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [12])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r_11  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/phase_align_r_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [11])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r_10  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/phase_align_r_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [10])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r_9  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<9>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/phase_align_r_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [9])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r_8  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<8>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/phase_align_r_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [8])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r_7  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<7>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/phase_align_r_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [7])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r_6  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<6>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/phase_align_r_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [6])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r_5  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<5>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/phase_align_r_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [5])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r_4  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<4>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/phase_align_r_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [4])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r_3  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<3>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/phase_align_r_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [3])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r_2  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<2>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/phase_align_r_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [2])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r_1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<1>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/phase_align_r_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [1])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r_0  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result<0>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/phase_align_r_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/sync_counter_r [0])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r_9  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_stable_r_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r [9])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r_8  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_stable_r_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r [8])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r_7  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_stable_r_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r [7])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r_6  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_stable_r_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r [6])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r_5  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_stable_r_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r [5])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r_4  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_stable_r_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r [4])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r_3  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_stable_r_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r [3])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r_2  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_stable_r_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r [2])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r_1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_stable_r_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r [1])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r_0  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/Result [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_stable_r_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/wait_before_sync_r [0])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/begin_r  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/N1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/RESET_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/begin_r_8403 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/phase_align_r  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/next_phase_align_c ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tx_sync_reset ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/tile0_txsync_i/phase_align_r_8401 )
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/time_elapsed  (
    .C(NlwRenamedSig_OI_refclkout),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/pll_locked_out_r_or0000_8397 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 ),
    .D(\BU2/N1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/time_elapsed_8398 )
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/pll_locked_out_r  (
    .C(NlwRenamedSig_OI_refclkout),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/pll_locked_out_r_or0000_8397 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll_pll_lk_out ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/pll_locked_out_r_8396 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/pll_locked_out_r_d  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/pll_locked_out_r_8396 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/pll_locked_out_r_d_8394 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/pll_locked_out_r_2d  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/pll_locked_out_r_d_8394 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/pll_locked_out_r_2d_8395 )
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8_0  (
    .C(NlwRenamedSig_OI_refclkout),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8_not0001_8385 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [0])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8_1  (
    .C(NlwRenamedSig_OI_refclkout),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8_not0001_8385 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [1])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8_2  (
    .C(NlwRenamedSig_OI_refclkout),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8_not0001_8385 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [2])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8_3  (
    .C(NlwRenamedSig_OI_refclkout),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8_not0001_8385 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [3])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8_4  (
    .C(NlwRenamedSig_OI_refclkout),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8_not0001_8385 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [4])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8_5  (
    .C(NlwRenamedSig_OI_refclkout),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8_not0001_8385 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [5])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8_6  (
    .C(NlwRenamedSig_OI_refclkout),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8_not0001_8385 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [6])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8_7  (
    .C(NlwRenamedSig_OI_refclkout),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8_not0001_8385 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_15_8 [7])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0_0  (
    .C(NlwRenamedSig_OI_refclkout),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result<0>1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0 [0])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0_1  (
    .C(NlwRenamedSig_OI_refclkout),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result<1>1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0 [1])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0_2  (
    .C(NlwRenamedSig_OI_refclkout),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result<2>1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0 [2])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0_3  (
    .C(NlwRenamedSig_OI_refclkout),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result<3>1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0 [3])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0_4  (
    .C(NlwRenamedSig_OI_refclkout),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result<4>1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0 [4])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0_5  (
    .C(NlwRenamedSig_OI_refclkout),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result<5>1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0 [5])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0_6  (
    .C(NlwRenamedSig_OI_refclkout),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result<6>1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0 [6])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0_7  (
    .C(NlwRenamedSig_OI_refclkout),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result<7>1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/lock_wait_cntr_7_0 [7])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<0>  (
    .CI(\BU2/gt4_do [0]),
    .DI(\BU2/N1 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_xor<0>  (
    .CI(\BU2/gt4_do [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result<0>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy [0]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<1>_rt_8372 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<1>_rt_8372 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result<1>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy [1]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<2>_rt_8369 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<2>_rt_8369 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result<2>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy [2]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<3>_rt_8366 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<3>_rt_8366 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result<3>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy [3]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<4>_rt_8363 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<4>_rt_8363 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result<4>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy [4]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<5>_rt_8360 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<5>_rt_8360 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result<5>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy [5]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<6>_rt_8357 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy<6>_rt_8357 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result<6>1 )
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_7_0_xor<7>_rt_8354 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result<7>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<0>  (
    .CI(\BU2/gt4_do [0]),
    .DI(\BU2/N1 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_xor<0>  (
    .CI(\BU2/gt4_do [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy [0]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<1>_rt_8349 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<1>_rt_8349 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy [1]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<2>_rt_8346 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<2>_rt_8346 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy [2]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<3>_rt_8343 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<3>_rt_8343 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy [3]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<4>_rt_8340 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<4>_rt_8340 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy [4]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<5>_rt_8337 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<5>_rt_8337 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy [5]),
    .DI(\BU2/gt4_do [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<6>_rt_8334 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy<6>_rt_8334 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Mcount_lock_wait_cntr_15_8_xor<7>_rt_8331 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/Result [7])
  );
  PLL_ADV #(
    .BANDWIDTH ( "OPTIMIZED" ),
    .CLKFBOUT_DESKEW_ADJUST ( "NONE" ),
    .CLKFBOUT_MULT ( 5 ),
    .CLKFBOUT_PHASE ( 0.000000 ),
    .CLKIN1_PERIOD ( 10.000000 ),
    .CLKIN2_PERIOD ( 10.000000 ),
    .CLKOUT0_DESKEW_ADJUST ( "NONE" ),
    .CLKOUT0_DIVIDE ( 2 ),
    .CLKOUT0_DUTY_CYCLE ( 0.500000 ),
    .CLKOUT0_PHASE ( 0.000000 ),
    .CLKOUT1_DESKEW_ADJUST ( "NONE" ),
    .CLKOUT1_DIVIDE ( 8 ),
    .CLKOUT1_DUTY_CYCLE ( 0.500000 ),
    .CLKOUT1_PHASE ( 0.000000 ),
    .CLKOUT2_DESKEW_ADJUST ( "NONE" ),
    .CLKOUT2_DIVIDE ( 4 ),
    .CLKOUT2_DUTY_CYCLE ( 0.500000 ),
    .CLKOUT2_PHASE ( 0.000000 ),
    .CLKOUT3_DESKEW_ADJUST ( "NONE" ),
    .CLKOUT3_DIVIDE ( 4 ),
    .CLKOUT3_DUTY_CYCLE ( 0.500000 ),
    .CLKOUT3_PHASE ( 0.000000 ),
    .CLKOUT4_DESKEW_ADJUST ( "NONE" ),
    .CLKOUT4_DIVIDE ( 1 ),
    .CLKOUT4_DUTY_CYCLE ( 0.500000 ),
    .CLKOUT4_PHASE ( 0.000000 ),
    .CLKOUT5_DESKEW_ADJUST ( "NONE" ),
    .CLKOUT5_DIVIDE ( 1 ),
    .CLKOUT5_DUTY_CYCLE ( 0.500000 ),
    .CLKOUT5_PHASE ( 0.000000 ),
    .COMPENSATION ( "SYSTEM_SYNCHRONOUS" ),
    .DIVCLK_DIVIDE ( 1 ),
    .EN_REL ( "FALSE" ),
    .PLL_PMCD_MODE ( "FALSE" ),
    .REF_JITTER ( 0.100000 ),
    .RESET_ON_LOSS_OF_LOCK ( "FALSE" ),
    .RST_DEASSERT_CLK ( "CLKIN1" ))
  \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i  (
    .CLKIN1(NlwRenamedSig_OI_refclkout),
    .CLKIN2(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKIN2_UNCONNECTED ),
    .CLKFBIN(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/clkfbout ),
    .RST(\BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 ),
    .CLKINSEL(\BU2/N1 ),
    .DWE(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DWE_UNCONNECTED ),
    .DEN(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DEN_UNCONNECTED ),
    .DCLK(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DCLK_UNCONNECTED ),
    .REL(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_REL_UNCONNECTED ),
    .CLKOUT0(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/clkout0 ),
    .CLKOUT1(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/clkout1 ),
    .CLKOUT2(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/clkout2 ),
    .CLKOUT3(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUT3_UNCONNECTED ),
    .CLKOUT4(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUT4_UNCONNECTED ),
    .CLKOUT5(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUT5_UNCONNECTED ),
    .CLKFBOUT(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/clkfbout ),
    .CLKOUTDCM0(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUTDCM0_UNCONNECTED ),
    .CLKOUTDCM1(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUTDCM1_UNCONNECTED ),
    .CLKOUTDCM2(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUTDCM2_UNCONNECTED ),
    .CLKOUTDCM3(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUTDCM3_UNCONNECTED ),
    .CLKOUTDCM4(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUTDCM4_UNCONNECTED ),
    .CLKOUTDCM5(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUTDCM5_UNCONNECTED ),
    .CLKFBDCM(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKFBDCM_UNCONNECTED ),
    .LOCKED(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll_pll_lk_out ),
    .DRDY(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DRDY_UNCONNECTED ),
    .DADDR({\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DADDR<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DADDR<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DADDR<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DADDR<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DADDR<0>_UNCONNECTED }),
    .DI({\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<8>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<0>_UNCONNECTED }),
    .DO({\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<8>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<0>_UNCONNECTED })
  );
  BUFG   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.coreclk_pll_bufg  (
    .I(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/clkout0 ),
    .O(\BU2/U0/pcie_ep0/core_clk )
  );
  BUFG   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.gtxclk_pll_bufg  (
    .I(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/clkout2 ),
    .O(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.gtxclk_pll_bufg_O_UNCONNECTED )
  );
  BUFG   \BU2/U0/pcie_ep0/pcie_blk/clocking_i/notsame.usrclk_pll_bufg  (
    .I(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/clkout1 ),
    .O(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk )
  );
  FDP   \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_reset_1_n  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_reset_1_n_not0001 ),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/user_master_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_reset_1_n_8309 )
  );
  FDP   \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/l0_dl_up_down [0]),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/user_master_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_1_8312 )
  );
  FDP   \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_reset_n  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_reset_n_and0000 ),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/user_master_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_reset_n_8322 )
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/softreset_wait_for_cpl  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/softreset_wait_for_cpl_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/user_master_reset_n_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/softreset_wait_for_cpl_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/softreset_wait_for_cpl_8320 )
  );
  FDP   \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/crm_pwr_soft_reset_n_aftersentcpl  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/crm_pwr_soft_reset_n_aftersentcpl_not0001 ),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/user_master_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/crm_pwr_soft_reset_n_aftersentcpl_8317 )
  );
  FDP   \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/crmpwrsoftresetn_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/crm_pwr_soft_reset_n ),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/user_master_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/crmpwrsoftresetn_d_8315 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/l0statscfgtransmitted_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/user_master_reset_n_inv ),
    .D(\BU2/U0/pcie_ep0/fe_l0_stats_cfg_transmitted ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/l0statscfgtransmitted_d_8314 )
  );
  FDP   \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_2  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_1_8312 ),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/user_master_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_2_8313 )
  );
  FDP   \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_reset_2_n  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_reset_1_n_8309 ),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/user_master_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_reset_2_n_8311 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/l0_ltssm_state_d_0  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/l0_ltssm_state_d [0])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/l0_ltssm_state_d_1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/l0_ltssm_state_d [1])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/l0_ltssm_state_d_2  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/l0_ltssm_state_d [2])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/l0_ltssm_state_d_3  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/l0_ltssm_state_d [3])
  );
  FDS   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/trn_lnk_up_n_d  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(NlwRenamedSig_OI_trn_lnk_up_n),
    .S(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/trn_lnk_up_n_d_8304 )
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/negotiated_link_width_d_3  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_mac_negotiated_link_width [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/negotiated_link_width_d [3])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/dllp_ack_l0_r  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/dllp_ack_l0 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/dllp_ack_l0_r_8302 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out_1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out_or0001_8295 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out [1])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l6_out_1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l6_out_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out_or0001_8295 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l6_out [1])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l3_out_1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l3_out_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out_or0001_8295 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l3_out [1])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l5_out_1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l5_out_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out_or0001_8295 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l5_out [1])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l4_out_1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l4_out_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out_or0001_8295 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l4_out [1])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l2_out_1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l2_out_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out_or0001_8295 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l2_out [1])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l1_out_1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l1_out_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out_or0001_8295 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l1_out [1])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_0  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_mux0000 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out [0])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_mux0000 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out [1])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_2  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_mux0000 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out [2])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_3  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_mux0000 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out [3])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_4  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out [4])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_5  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out [5])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_6  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out [6])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_7  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out [7])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_k_out_0  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_k_out_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_k_out [0])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_valid_out_0  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_valid_out_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_valid_out [0])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd3  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd3-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd3_8282 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd1-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd1_8280 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd2  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd2-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l6_FSM_FFd2_8278 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd3  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd3-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd3_8276 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd1-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd1_8274 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd2  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd2-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l5_FSM_FFd2_8272 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd3  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd3-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd3_8270 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd1-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd1_8268 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd2  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd2-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l4_FSM_FFd2_8266 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd3  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd3-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd3_8264 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd1-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd1_8262 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd2  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd2-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l3_FSM_FFd2_8260 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd3  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd3-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd3_8258 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd1-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd1_8256 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd2  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd2-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l2_FSM_FFd2_8254 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd3  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd3-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd3_8252 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd1-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd1_8250 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd2  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd2-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l1_FSM_FFd2_8248 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd3  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd3-In_8245 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd3_8246 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0/Out3 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd1_8244 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd2  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd2-In_8240 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/bit_reset_n_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/curr_state_l0_FSM_FFd2_8242 )
  );
  RAMB36SDP_EXP #(
    .DO_REG ( 1 ),
    .EN_ECC_READ ( "FALSE" ),
    .EN_ECC_SCRUB ( "FALSE" ),
    .EN_ECC_WRITE ( "FALSE" ),
    .INIT_7E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT ( 72'h000000000000000000 ),
    .SRVAL ( 72'h000000000000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_40 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_41 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_42 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_43 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_44 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_45 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_46 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_47 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_48 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_49 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_50 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_51 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_52 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_53 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_54 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_55 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_56 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_57 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_58 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_59 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_60 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_61 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_62 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_63 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_64 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_65 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_66 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_67 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_68 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_69 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_70 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_71 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_72 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_73 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_74 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_75 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_76 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_77 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_78 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_79 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_FILE ( "NONE" ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .SIM_MODE ( "SAFE" ),
    .INITP_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst  (
    .RDENU(\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bren ),
    .RDENL(\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bren ),
    .WRENU(\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen ),
    .WRENL(\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen ),
    .SSRU(\BU2/gt4_do [0]),
    .SSRL(\BU2/gt4_do [0]),
    .RDCLKU(\BU2/U0/pcie_ep0/core_clk ),
    .RDCLKL(\BU2/U0/pcie_ep0/core_clk ),
    .WRCLKU(\BU2/U0/pcie_ep0/core_clk ),
    .WRCLKL(\BU2/U0/pcie_ep0/core_clk ),
    .RDRCLKU(\BU2/U0/pcie_ep0/core_clk ),
    .RDRCLKL(\BU2/U0/pcie_ep0/core_clk ),
    .REGCEU(\BU2/N1 ),
    .REGCEL(\BU2/N1 ),
    .SBITERR(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_SBITERR_UNCONNECTED ),
    .DBITERR(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DBITERR_UNCONNECTED ),
    .DI({\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [63], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [62], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [61], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [60], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [59], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [58], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [57], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [56], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [55], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [54], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [53], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [52], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [51], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [50], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [49], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [48], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [47], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [46], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [45], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [44], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [43], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [42], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [41], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [40], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [39], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [38], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [37], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [36], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [35], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [34], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [33], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [32], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [31], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [30], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [29], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [28], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [27], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [26], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [25], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [24], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [23], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [22], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [21], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [20], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [19], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [18], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [17], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [16], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [15], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [14], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [13], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [12], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [11], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [10], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [9], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [8], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [7], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [6], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [5], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [4], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [3], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [2], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [1], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [0]}),
    .DIP({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .RDADDRL({\BU2/N1 , \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [7], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [4], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [1], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [0], 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<0>_UNCONNECTED }),
    .RDADDRU({\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [6], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [3], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [0], 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRU<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRU<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRU<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRU<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRU<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRU<0>_UNCONNECTED }),
    .WRADDRL({\BU2/N1 , \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [7], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [4], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [1], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [0], 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<0>_UNCONNECTED }),
    .WRADDRU({\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [6], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [3], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [0], 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRU<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRU<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRU<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRU<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRU<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRU<0>_UNCONNECTED }),
    .WEU({\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen }),
    .WEL({\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen }),
    .DO({\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [63], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [62], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [61], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [60], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [59], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [58], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [57], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [56], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [55], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [54], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [53], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [52], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [51], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [50], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [49], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [48], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [47], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [46], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [45], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [44], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [43], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [42], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [41], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [40], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [39], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [38], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [37], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [36], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [35], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [34], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [33], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [32], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [31], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [30], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [29], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [28], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [27], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [26], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [25], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [24], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [23], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [22], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [21], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [20], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [19], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [18], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [17], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [16], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [15], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [14], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [13], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [12], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [11], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [10], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [9], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [8], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [7], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [6], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [5], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [4], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [3], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [2], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [1], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [0]}),
    .DOP({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<0>_UNCONNECTED }),
    .ECCPARITY({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<0>_UNCONNECTED })
  );
  RAMB36_EXP #(
    .DOA_REG ( 0 ),
    .DOB_REG ( 1 ),
    .INIT_7E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .SRVAL_A ( 36'h000000000 ),
    .SRVAL_B ( 36'h000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_40 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_41 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_42 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_43 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_44 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_45 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_46 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_47 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_48 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_49 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_50 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_51 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_52 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_53 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_54 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_55 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_56 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_57 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_58 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_59 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_60 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_61 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_62 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_63 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_64 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_65 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_66 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_67 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_68 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_69 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_70 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_71 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_72 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_73 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_74 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_75 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_76 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_77 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_78 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_79 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_FILE ( "NONE" ),
    .RAM_EXTENSION_A ( "NONE" ),
    .RAM_EXTENSION_B ( "NONE" ),
    .READ_WIDTH_A ( 36 ),
    .READ_WIDTH_B ( 36 ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .SIM_MODE ( "SAFE" ),
    .INIT_A ( 36'h000000000 ),
    .INIT_B ( 36'h000000000 ),
    .WRITE_MODE_A ( "READ_FIRST" ),
    .WRITE_MODE_B ( "READ_FIRST" ),
    .WRITE_WIDTH_A ( 36 ),
    .WRITE_WIDTH_B ( 36 ),
    .INITP_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst  (
    .ENAU(\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen ),
    .ENAL(\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen ),
    .ENBU(\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bren ),
    .ENBL(\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bren ),
    .SSRAU(\BU2/gt4_do [0]),
    .SSRAL(\BU2/gt4_do [0]),
    .SSRBU(\BU2/gt4_do [0]),
    .SSRBL(\BU2/gt4_do [0]),
    .CLKAU(\BU2/U0/pcie_ep0/core_clk ),
    .CLKAL(\BU2/U0/pcie_ep0/core_clk ),
    .CLKBU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLKBL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .REGCLKAU(\BU2/U0/pcie_ep0/core_clk ),
    .REGCLKAL(\BU2/U0/pcie_ep0/core_clk ),
    .REGCLKBU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .REGCLKBL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .REGCEAU(\BU2/N1 ),
    .REGCEAL(\BU2/N1 ),
    .REGCEBU(\BU2/N1 ),
    .REGCEBL(\BU2/N1 ),
    .CASCADEINLATA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEINLATA_UNCONNECTED ),
    .CASCADEINLATB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEINLATB_UNCONNECTED ),
    .CASCADEINREGA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEINREGA_UNCONNECTED ),
    .CASCADEINREGB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEINREGB_UNCONNECTED ),
    .CASCADEOUTLATA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTLATA_UNCONNECTED ),
    .CASCADEOUTLATB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTLATB_UNCONNECTED ),
    .CASCADEOUTREGA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTREGA_UNCONNECTED ),
    .CASCADEOUTREGB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTREGB_UNCONNECTED ),
    .DIA({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [63], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [62], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [61], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [60], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [59], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [58], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [57], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [56], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [55], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [54], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [53], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [52], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [51], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [50], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [49], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [48], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [47], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [46], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [45], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [44], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [43], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [42], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [41], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [40], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [39], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [38], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [37], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [36], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [35], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [34], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [33], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [32]}),
    .DIPA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPA<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPA<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPA<0>_UNCONNECTED }),
    .DIB({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .DIPB({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPB<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPB<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPB<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPB<0>_UNCONNECTED }),
    .ADDRAL({\BU2/gt4_do [0], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .ADDRAU({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [7], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [4], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [1], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .ADDRBL({\BU2/gt4_do [0], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .ADDRBU({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [7], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [4], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [1], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .WEAU({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen , 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen }),
    .WEAL({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen , 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen }),
    .WEBU({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .WEBL({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .DOA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<31>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<30>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<29>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<28>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<27>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<26>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<25>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<24>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<23>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<22>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<21>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<20>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<19>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<18>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<17>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<16>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<8>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<0>_UNCONNECTED }),
    .DOPA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPA<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPA<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPA<0>_UNCONNECTED }),
    .DOB({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [63], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [62], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [61], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [60], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [59], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [58], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [57], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [56], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [55], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [54], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [53], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [52], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [51], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [50], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [49], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [48], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [47], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [46], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [45], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [44], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [43], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [42], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [41], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [40], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [39], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [38], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [37], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [36], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [35], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [34], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [33], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [32]}),
    .DOPB({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPB<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPB<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPB<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPB<0>_UNCONNECTED })
  );
  RAMB36_EXP #(
    .DOA_REG ( 0 ),
    .DOB_REG ( 1 ),
    .INIT_7E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .SRVAL_A ( 36'h000000000 ),
    .SRVAL_B ( 36'h000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_40 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_41 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_42 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_43 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_44 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_45 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_46 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_47 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_48 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_49 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_50 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_51 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_52 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_53 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_54 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_55 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_56 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_57 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_58 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_59 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_60 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_61 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_62 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_63 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_64 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_65 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_66 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_67 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_68 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_69 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_70 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_71 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_72 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_73 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_74 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_75 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_76 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_77 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_78 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_79 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_FILE ( "NONE" ),
    .RAM_EXTENSION_A ( "NONE" ),
    .RAM_EXTENSION_B ( "NONE" ),
    .READ_WIDTH_A ( 36 ),
    .READ_WIDTH_B ( 36 ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .SIM_MODE ( "SAFE" ),
    .INIT_A ( 36'h000000000 ),
    .INIT_B ( 36'h000000000 ),
    .WRITE_MODE_A ( "READ_FIRST" ),
    .WRITE_MODE_B ( "READ_FIRST" ),
    .WRITE_WIDTH_A ( 36 ),
    .WRITE_WIDTH_B ( 36 ),
    .INITP_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst  (
    .ENAU(\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen ),
    .ENAL(\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen ),
    .ENBU(\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bren ),
    .ENBL(\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bren ),
    .SSRAU(\BU2/gt4_do [0]),
    .SSRAL(\BU2/gt4_do [0]),
    .SSRBU(\BU2/gt4_do [0]),
    .SSRBL(\BU2/gt4_do [0]),
    .CLKAU(\BU2/U0/pcie_ep0/core_clk ),
    .CLKAL(\BU2/U0/pcie_ep0/core_clk ),
    .CLKBU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLKBL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .REGCLKAU(\BU2/U0/pcie_ep0/core_clk ),
    .REGCLKAL(\BU2/U0/pcie_ep0/core_clk ),
    .REGCLKBU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .REGCLKBL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .REGCEAU(\BU2/N1 ),
    .REGCEAL(\BU2/N1 ),
    .REGCEBU(\BU2/N1 ),
    .REGCEBL(\BU2/N1 ),
    .CASCADEINLATA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEINLATA_UNCONNECTED ),
    .CASCADEINLATB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEINLATB_UNCONNECTED ),
    .CASCADEINREGA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEINREGA_UNCONNECTED ),
    .CASCADEINREGB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEINREGB_UNCONNECTED ),
    .CASCADEOUTLATA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTLATA_UNCONNECTED ),
    .CASCADEOUTLATB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTLATB_UNCONNECTED ),
    .CASCADEOUTREGA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTREGA_UNCONNECTED ),
    .CASCADEOUTREGB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTREGB_UNCONNECTED ),
    .DIA({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [31], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [30], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [29], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [28], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [27], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [26], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [25], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [24], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [23], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [22], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [21], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [20], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [19], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [18], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [17], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [16], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [15], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [14], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [13], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [12], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [11], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [10], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [9], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [7], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [6], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [4], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [3], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [1], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [0]}),
    .DIPA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPA<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPA<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPA<0>_UNCONNECTED }),
    .DIB({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .DIPB({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPB<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPB<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPB<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPB<0>_UNCONNECTED }),
    .ADDRAL({\BU2/gt4_do [0], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .ADDRAU({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [7], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [4], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [1], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .ADDRBL({\BU2/gt4_do [0], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .ADDRBU({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [7], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [4], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [1], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .WEAU({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen , 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen }),
    .WEAL({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen , 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen }),
    .WEBU({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .WEBL({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .DOA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<31>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<30>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<29>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<28>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<27>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<26>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<25>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<24>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<23>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<22>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<21>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<20>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<19>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<18>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<17>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<16>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<8>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<0>_UNCONNECTED }),
    .DOPA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPA<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPA<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPA<0>_UNCONNECTED }),
    .DOB({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [31], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [30], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [29], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [28], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [27], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [26], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [25], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [24], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [23], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [22], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [21], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [20], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [19], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [18], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [17], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [16], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [15], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [14], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [13], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [12], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [11], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [10], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [9], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [7], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [6], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [4], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [3], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [1], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [0]}),
    .DOPB({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPB<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPB<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPB<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPB<0>_UNCONNECTED })
  );
  RAMB36_EXP #(
    .DOA_REG ( 0 ),
    .DOB_REG ( 1 ),
    .INIT_7E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .SRVAL_A ( 36'h000000000 ),
    .SRVAL_B ( 36'h000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_40 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_41 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_42 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_43 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_44 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_45 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_46 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_47 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_48 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_49 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_50 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_51 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_52 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_53 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_54 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_55 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_56 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_57 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_58 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_59 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_60 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_61 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_62 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_63 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_64 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_65 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_66 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_67 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_68 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_69 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_70 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_71 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_72 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_73 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_74 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_75 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_76 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_77 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_78 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_79 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_FILE ( "NONE" ),
    .RAM_EXTENSION_A ( "NONE" ),
    .RAM_EXTENSION_B ( "NONE" ),
    .READ_WIDTH_A ( 36 ),
    .READ_WIDTH_B ( 36 ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .SIM_MODE ( "SAFE" ),
    .INIT_A ( 36'h000000000 ),
    .INIT_B ( 36'h000000000 ),
    .WRITE_MODE_A ( "READ_FIRST" ),
    .WRITE_MODE_B ( "READ_FIRST" ),
    .WRITE_WIDTH_A ( 36 ),
    .WRITE_WIDTH_B ( 36 ),
    .INITP_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst  (
    .ENAU(\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen ),
    .ENAL(\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen ),
    .ENBU(\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bren ),
    .ENBL(\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bren ),
    .SSRAU(\BU2/gt4_do [0]),
    .SSRAL(\BU2/gt4_do [0]),
    .SSRBU(\BU2/gt4_do [0]),
    .SSRBL(\BU2/gt4_do [0]),
    .CLKAU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLKAL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLKBU(\BU2/U0/pcie_ep0/core_clk ),
    .CLKBL(\BU2/U0/pcie_ep0/core_clk ),
    .REGCLKAU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .REGCLKAL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .REGCLKBU(\BU2/U0/pcie_ep0/core_clk ),
    .REGCLKBL(\BU2/U0/pcie_ep0/core_clk ),
    .REGCEAU(\BU2/N1 ),
    .REGCEAL(\BU2/N1 ),
    .REGCEBU(\BU2/N1 ),
    .REGCEBL(\BU2/N1 ),
    .CASCADEINLATA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEINLATA_UNCONNECTED ),
    .CASCADEINLATB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEINLATB_UNCONNECTED ),
    .CASCADEINREGA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEINREGA_UNCONNECTED ),
    .CASCADEINREGB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEINREGB_UNCONNECTED ),
    .CASCADEOUTLATA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTLATA_UNCONNECTED ),
    .CASCADEOUTLATB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTLATB_UNCONNECTED ),
    .CASCADEOUTREGA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTREGA_UNCONNECTED ),
    .CASCADEOUTREGB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTREGB_UNCONNECTED ),
    .DIA({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [63], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [62], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [61], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [60], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [59], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [58], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [57], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [56], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [55], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [54], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [53], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [52], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [51], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [50], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [49], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [48], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [47], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [46], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [45], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [44], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [43], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [42], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [41], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [40], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [39], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [38], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [37], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [36], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [35], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [34], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [33], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [32]}),
    .DIPA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPA<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPA<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPA<0>_UNCONNECTED }),
    .DIB({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .DIPB({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPB<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPB<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPB<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPB<0>_UNCONNECTED }),
    .ADDRAL({\BU2/gt4_do [0], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .ADDRAU({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [7], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [4], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [1], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .ADDRBL({\BU2/gt4_do [0], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .ADDRBU({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [7], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [4], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [1], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .WEAU({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen , 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen }),
    .WEAL({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen , 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen }),
    .WEBU({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .WEBL({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .DOA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<31>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<30>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<29>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<28>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<27>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<26>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<25>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<24>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<23>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<22>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<21>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<20>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<19>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<18>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<17>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<16>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<8>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<0>_UNCONNECTED }),
    .DOPA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPA<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPA<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPA<0>_UNCONNECTED }),
    .DOB({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [63], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [62], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [61], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [60], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [59], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [58], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [57], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [56], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [55], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [54], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [53], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [52], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [51], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [50], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [49], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [48], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [47], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [46], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [45], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [44], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [43], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [42], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [41], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [40], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [39], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [38], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [37], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [36], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [35], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [34], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [33], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [32]}),
    .DOPB({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPB<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPB<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPB<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPB<0>_UNCONNECTED })
  );
  RAMB36_EXP #(
    .DOA_REG ( 0 ),
    .DOB_REG ( 1 ),
    .INIT_7E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .SRVAL_A ( 36'h000000000 ),
    .SRVAL_B ( 36'h000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_40 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_41 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_42 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_43 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_44 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_45 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_46 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_47 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_48 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_49 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_50 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_51 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_52 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_53 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_54 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_55 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_56 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_57 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_58 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_59 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_60 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_61 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_62 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_63 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_64 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_65 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_66 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_67 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_68 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_69 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_70 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_71 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_72 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_73 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_74 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_75 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_76 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_77 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_78 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_79 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_FILE ( "NONE" ),
    .RAM_EXTENSION_A ( "NONE" ),
    .RAM_EXTENSION_B ( "NONE" ),
    .READ_WIDTH_A ( 36 ),
    .READ_WIDTH_B ( 36 ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .SIM_MODE ( "SAFE" ),
    .INIT_A ( 36'h000000000 ),
    .INIT_B ( 36'h000000000 ),
    .WRITE_MODE_A ( "READ_FIRST" ),
    .WRITE_MODE_B ( "READ_FIRST" ),
    .WRITE_WIDTH_A ( 36 ),
    .WRITE_WIDTH_B ( 36 ),
    .INITP_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst  (
    .ENAU(\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen ),
    .ENAL(\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen ),
    .ENBU(\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bren ),
    .ENBL(\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bren ),
    .SSRAU(\BU2/gt4_do [0]),
    .SSRAL(\BU2/gt4_do [0]),
    .SSRBU(\BU2/gt4_do [0]),
    .SSRBL(\BU2/gt4_do [0]),
    .CLKAU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLKAL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLKBU(\BU2/U0/pcie_ep0/core_clk ),
    .CLKBL(\BU2/U0/pcie_ep0/core_clk ),
    .REGCLKAU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .REGCLKAL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .REGCLKBU(\BU2/U0/pcie_ep0/core_clk ),
    .REGCLKBL(\BU2/U0/pcie_ep0/core_clk ),
    .REGCEAU(\BU2/N1 ),
    .REGCEAL(\BU2/N1 ),
    .REGCEBU(\BU2/N1 ),
    .REGCEBL(\BU2/N1 ),
    .CASCADEINLATA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEINLATA_UNCONNECTED ),
    .CASCADEINLATB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEINLATB_UNCONNECTED ),
    .CASCADEINREGA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEINREGA_UNCONNECTED ),
    .CASCADEINREGB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEINREGB_UNCONNECTED ),
    .CASCADEOUTLATA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTLATA_UNCONNECTED ),
    .CASCADEOUTLATB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTLATB_UNCONNECTED ),
    .CASCADEOUTREGA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTREGA_UNCONNECTED ),
    .CASCADEOUTREGB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTREGB_UNCONNECTED ),
    .DIA({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [31], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [30], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [29], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [28], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [27], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [26], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [25], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [24], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [23], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [22], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [21], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [20], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [19], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [18], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [17], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [16], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [15], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [14], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [13], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [12], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [11], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [10], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [9], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [7], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [6], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [4], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [3], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [1], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [0]}),
    .DIPA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPA<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPA<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPA<0>_UNCONNECTED }),
    .DIB({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .DIPB({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPB<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPB<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPB<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPB<0>_UNCONNECTED }),
    .ADDRAL({\BU2/gt4_do [0], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .ADDRAU({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [7], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [4], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [1], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .ADDRBL({\BU2/gt4_do [0], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .ADDRBU({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [7], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [4], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [1], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .WEAU({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen , 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen }),
    .WEAL({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen , 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen }),
    .WEBU({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .WEBL({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .DOA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<31>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<30>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<29>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<28>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<27>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<26>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<25>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<24>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<23>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<22>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<21>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<20>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<19>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<18>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<17>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<16>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<8>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<0>_UNCONNECTED }),
    .DOPA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPA<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPA<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPA<0>_UNCONNECTED }),
    .DOB({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [31], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [30], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [29], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [28], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [27], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [26], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [25], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [24], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [23], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [22], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [21], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [20], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [19], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [18], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [17], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [16], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [15], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [14], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [13], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [12], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [11], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [10], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [9], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [7], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [6], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [4], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [3], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [1], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [0]}),
    .DOPB({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPB<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPB<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPB<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPB<0>_UNCONNECTED })
  );
  PCIE_INTERNAL_1_1 #(
    .VC1RXFIFOLIMITNP ( 13'h03FF ),
    .PBCAPABILITYDW3TYPE ( 3'h0 ),
    .SLOTCAPABILITYSLOTPOWERLIMITSCALE ( 2'h0 ),
    .BAR0ADDRWIDTH ( 0 ),
    .BAR0EXIST ( "TRUE" ),
    .BAR0IOMEMN ( 0 ),
    .EXTCFGCAPPTR ( 8'h00 ),
    .BAR0PREFETCHABLE ( "FALSE" ),
    .BAR1ADDRWIDTH ( 0 ),
    .BAR1EXIST ( "TRUE" ),
    .BAR1IOMEMN ( 0 ),
    .EXTCFGXPCAPPTR ( 12'h000 ),
    .BAR1PREFETCHABLE ( "FALSE" ),
    .BAR2ADDRWIDTH ( 1 ),
    .BAR2EXIST ( "TRUE" ),
    .BAR2IOMEMN ( 0 ),
    .BAR0MASKWIDTH ( 6'h17 ),
    .BAR2PREFETCHABLE ( "FALSE" ),
    .BAR3ADDRWIDTH ( 0 ),
    .BAR3EXIST ( "FALSE" ),
    .BAR3IOMEMN ( 1 ),
    .BAR1MASKWIDTH ( 6'h17 ),
    .BAR3PREFETCHABLE ( "FALSE" ),
    .BAR4ADDRWIDTH ( 0 ),
    .BAR4EXIST ( "FALSE" ),
    .BAR4IOMEMN ( 0 ),
    .BAR2MASKWIDTH ( 6'h19 ),
    .BAR4PREFETCHABLE ( "FALSE" ),
    .BAR5EXIST ( "FALSE" ),
    .BAR5IOMEMN ( 0 ),
    .BAR3MASKWIDTH ( 6'h06 ),
    .BAR5PREFETCHABLE ( "FALSE" ),
    .SUBSYSTEMVENDORID ( 16'hB100 ),
    .REVISIONID ( 8'h07 ),
    .DEVICEID ( 16'hB5CE ),
    .CLKDIVIDED ( "TRUE" ),
    .PCIECAPABILITYNEXTPTR ( 8'h00 ),
    .PCIECAPABILITYINTMSGNUM ( 5'h00 ),
    .HEADERTYPE ( 8'h00 ),
    .PORTVCCAPABILITYVCARBTABLEOFFSET ( 8'h00 ),
    .PBCAPABILITYDW3POWERRAIL ( 3'h0 ),
    .PORTVCCAPABILITYVCARBCAP ( 8'h00 ),
    .INFINITECOMPLETIONS ( "TRUE" ),
    .SUBSYSTEMID ( 16'hB5CE ),
    .L0SEXITLATENCY ( 7 ),
    .L0SEXITLATENCYCOMCLK ( 7 ),
    .L1EXITLATENCY ( 7 ),
    .L1EXITLATENCYCOMCLK ( 7 ),
    .DEVICECAPABILITYENDPOINTL1LATENCY ( 3'h7 ),
    .DEVICECAPABILITYENDPOINTL0SLATENCY ( 3'h7 ),
    .LINKSTATUSSLOTCLOCKCONFIG ( "TRUE" ),
    .LOWPRIORITYVCCOUNT ( 0 ),
    .AERBASEPTR ( 12'h10C ),
    .PMDATA8 ( 8'h00 ),
    .PMDATA7 ( 8'h00 ),
    .DSNBASEPTR ( 12'h100 ),
    .DEVICESERIALNUMBER ( 64'h0000000000000000 ),
    .PBCAPABILITYNEXTPTR ( 12'h100 ),
    .PBCAPABILITYDW0DATASCALE ( 2'h0 ),
    .PBCAPABILITYDW0BASEPOWER ( 8'h00 ),
    .PBCAPABILITYDW0PMSTATE ( 2'h0 ),
    .PBCAPABILITYDW0PMSUBSTATE ( 3'h0 ),
    .PBCAPABILITYDW0TYPE ( 3'h0 ),
    .PBCAPABILITYDW0POWERRAIL ( 3'h0 ),
    .PBCAPABILITYDW1DATASCALE ( 2'h0 ),
    .PBCAPABILITYDW1BASEPOWER ( 8'h00 ),
    .PBCAPABILITYDW1PMSTATE ( 2'h0 ),
    .PBCAPABILITYDW1PMSUBSTATE ( 3'h0 ),
    .PBCAPABILITYDW1TYPE ( 3'h0 ),
    .PBCAPABILITYDW1POWERRAIL ( 3'h0 ),
    .PBCAPABILITYDW2DATASCALE ( 2'h0 ),
    .PBCAPABILITYDW2BASEPOWER ( 8'h00 ),
    .PBCAPABILITYDW2PMSTATE ( 2'h0 ),
    .PBCAPABILITYDW2PMSUBSTATE ( 3'h0 ),
    .PBCAPABILITYDW2TYPE ( 3'h0 ),
    .PBCAPABILITYDW2POWERRAIL ( 3'h0 ),
    .PBCAPABILITYDW3DATASCALE ( 2'h0 ),
    .PBCAPABILITYDW3BASEPOWER ( 8'h00 ),
    .PBCAPABILITYDW3PMSTATE ( 2'h0 ),
    .PBCAPABILITYDW3PMSUBSTATE ( 3'h0 ),
    .DSNCAPABILITYNEXTPTR ( 12'h000 ),
    .PBCAPABILITYSYSTEMALLOCATED ( "FALSE" ),
    .MSICAPABILITYNEXTPTR ( 8'h60 ),
    .MSIBASEPTR ( 12'h048 ),
    .INTERRUPTPIN ( 8'h01 ),
    .PMCAPABILITYD1SUPPORT ( "FALSE" ),
    .PMCAPABILITYD2SUPPORT ( "FALSE" ),
    .PMCAPABILITYDSI ( "FALSE" ),
    .CAPABILITIESPOINTER ( 8'h40 ),
    .PMCAPABILITYNEXTPTR ( 8'h48 ),
    .PMCAPABILITYPMESUPPORT ( 5'h01 ),
    .PMSTATUSCONTROLDATASCALE ( 2'h0 ),
    .PMDATA0 ( 8'h00 ),
    .PMDATA1 ( 8'h00 ),
    .PMDATA2 ( 8'h00 ),
    .PMDATA3 ( 8'h00 ),
    .PMDATA4 ( 8'h00 ),
    .PMDATA5 ( 8'h00 ),
    .PMDATASCALE0 ( 0 ),
    .PMDATASCALE1 ( 0 ),
    .PMDATASCALE2 ( 0 ),
    .PMDATASCALE3 ( 0 ),
    .PMDATASCALE4 ( 0 ),
    .PMDATASCALE5 ( 0 ),
    .PMDATASCALE6 ( 0 ),
    .PMDATASCALE7 ( 0 ),
    .AERCAPABILITYNEXTPTR ( 12'h144 ),
    .VCCAPABILITYNEXTPTR ( 12'h000 ),
    .PORTVCCAPABILITYEXTENDEDVCCOUNT ( 3'h0 ),
    .RESETMODE ( "TRUE" ),
    .RETRYRAMREADLATENCY ( 3 ),
    .VC1RXFIFOLIMITC ( 13'h03FF ),
    .RETRYRAMWRITELATENCY ( 1 ),
    .VENDORID ( 16'hB100 ),
    .CARDBUSCISPOINTER ( 32'h00000000 ),
    .CLASSCODE ( 24'h050000 ),
    .TLRAMREADLATENCY ( 3 ),
    .TLRAMWRITELATENCY ( 1 ),
    .TXTSNFTS ( 255 ),
    .TXTSNFTSCOMCLK ( 255 ),
    .VC0RXFIFOBASEP ( 13'h0000 ),
    .VC0TOTALCREDITSCD ( 11'h000 ),
    .VC0TOTALCREDITSPD ( 11'h080 ),
    .VC0RXFIFOLIMITP ( 13'h0117 ),
    .VC0RXFIFOBASEC ( 13'h0130 ),
    .VC0RXFIFOBASENP ( 13'h0118 ),
    .VC0TOTALCREDITSCH ( 7'h00 ),
    .VC0TOTALCREDITSPH ( 7'h08 ),
    .VC0TXFIFOLIMITC ( 13'h0217 ),
    .VC0TOTALCREDITSNPH ( 7'h08 ),
    .VC0TXFIFOLIMITNP ( 13'h0117 ),
    .VC0TXFIFOBASEP ( 13'h0000 ),
    .VCBASEPTR ( 12'h154 ),
    .AERCAPABILITYECRCCHECKCAPABLE ( "FALSE" ),
    .VC0TXFIFOLIMITP ( 13'h00FF ),
    .VC0TXFIFOBASEC ( 13'h0118 ),
    .VC0TXFIFOBASENP ( 13'h0100 ),
    .VC1RXFIFOBASEP ( 13'h0400 ),
    .VC1TOTALCREDITSCD ( 11'h000 ),
    .VC1TOTALCREDITSPD ( 11'h000 ),
    .VC1RXFIFOLIMITP ( 13'h03FF ),
    .VC1RXFIFOBASEC ( 13'h0400 ),
    .VC1RXFIFOBASENP ( 13'h0400 ),
    .VC1TOTALCREDITSCH ( 7'h00 ),
    .VC1TOTALCREDITSPH ( 7'h00 ),
    .VC1TXFIFOLIMITC ( 13'h0217 ),
    .VC1TOTALCREDITSNPH ( 7'h00 ),
    .VC1TXFIFOLIMITNP ( 13'h0217 ),
    .VC1TXFIFOBASEP ( 13'h0218 ),
    .VC0RXFIFOLIMITC ( 13'h03FF ),
    .VC0RXFIFOLIMITNP ( 13'h012F ),
    .VC1TXFIFOLIMITP ( 13'h0217 ),
    .VC1TXFIFOBASEC ( 13'h0218 ),
    .VC1TXFIFOBASENP ( 13'h0218 ),
    .PBBASEPTR ( 12'h144 ),
    .SLOTCAPABILITYPHYSICALSLOTNUM ( 13'h0000 ),
    .XPDEVICEPORTTYPE ( 4'h0 ),
    .PMBASEPTR ( 12'h040 ),
    .BAR5MASKWIDTH ( 6'h20 ),
    .XPMAXPAYLOAD ( 2 ),
    .RETRYRAMWIDTH ( 0 ),
    .TLRAMWIDTH ( 0 ),
    .DUALROLECFGCNTRLROOTEPN ( 0 ),
    .PCIEREVISION ( 1 ),
    .XPRCBCONTROL ( 0 ),
    .PMDATASCALE8 ( 0 ),
    .RETRYWRITEPIPE ( "FALSE" ),
    .RETRYREADADDRPIPE ( "FALSE" ),
    .RETRYREADDATAPIPE ( "FALSE" ),
    .XLINKSUPPORTED ( "FALSE" ),
    .RAMSHARETXRX ( "FALSE" ),
    .DUALCORESLAVE ( "FALSE" ),
    .DUALCOREENABLE ( "FALSE" ),
    .RXREADADDRPIPE ( "FALSE" ),
    .RXREADDATAPIPE ( "FALSE" ),
    .TXWRITEPIPE ( "FALSE" ),
    .TXREADADDRPIPE ( "FALSE" ),
    .TXREADDATAPIPE ( "FALSE" ),
    .RXWRITEPIPE ( "FALSE" ),
    .LLKBYPASS ( "FALSE" ),
    .SELECTDLLIF ( "FALSE" ),
    .SELECTASMODE ( "FALSE" ),
    .ISSWITCH ( "FALSE" ),
    .UPSTREAMFACING ( "TRUE" ),
    .SLOTIMPLEMENTED ( "FALSE" ),
    .ACTIVELANESIN ( 8'h01 ),
    .RETRYRAMSIZE ( 12'h009 ),
    .BAR4MASKWIDTH ( 6'h20 ),
    .CONFIGROUTING ( 3'h1 ),
    .PMCAPABILITYAUXCURRENT ( 3'h0 ),
    .PMDATA6 ( 8'h00 ),
    .PCIECAPABILITYSLOTIMPL ( "FALSE" ),
    .MSICAPABILITYMULTIMSGCAP ( 3'h0 ),
    .SLOTCAPABILITYATTBUTTONPRESENT ( "FALSE" ),
    .SLOTCAPABILITYPOWERCONTROLLERPRESENT ( "FALSE" ),
    .SLOTCAPABILITYMSLSENSORPRESENT ( "FALSE" ),
    .SLOTCAPABILITYATTINDICATORPRESENT ( "FALSE" ),
    .SLOTCAPABILITYPOWERINDICATORPRESENT ( "FALSE" ),
    .SLOTCAPABILITYHOTPLUGSURPRISE ( "FALSE" ),
    .SLOTCAPABILITYHOTPLUGCAPABLE ( "FALSE" ),
    .LINKCAPABILITYMAXLINKWIDTH ( 6'h01 ),
    .LINKCAPABILITYASPMSUPPORT ( 2'h1 ),
    .SLOTCAPABILITYSLOTPOWERLIMITVALUE ( 8'h00 ),
    .AERCAPABILITYECRCGENCAPABLE ( "FALSE" ),
    .XPBASEPTR ( 8'h60 ))
  \BU2/U0/pcie_ep0/pcie_blk/pcie_ep  (
    .PIPERXELECIDLEL0(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_elec_idle [0]),
    .PIPEPHYSTATUSL0(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_phy_status [0]),
    .PIPERXDATAKL0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_k_out [0]),
    .PIPERXVALIDL0(\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_valid_out [0]),
    .PIPERXCHANISALIGNEDL0(\BU2/U0/pcie_ep0/pcie_blk/pipe_rxchanisaligned [0]),
    .PIPETXDATAKL0(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l0 ),
    .PIPETXELECIDLEL0(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l0 ),
    .PIPETXDETECTRXLOOPBACKL0(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l0 ),
    .PIPETXCOMPLIANCEL0(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l0 ),
    .PIPERXPOLARITYL0(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l0 ),
    .PIPEDESKEWLANESL0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL0_UNCONNECTED ),
    .PIPERESETL0(\BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l0 ),
    .PIPERXELECIDLEL1(\BU2/N1 ),
    .PIPEPHYSTATUSL1(\BU2/gt4_do [0]),
    .PIPERXDATAKL1(\BU2/gt4_do [0]),
    .PIPERXVALIDL1(\BU2/gt4_do [0]),
    .PIPERXCHANISALIGNEDL1(\BU2/gt4_do [0]),
    .PIPETXDATAKL1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAKL1_UNCONNECTED ),
    .PIPETXELECIDLEL1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXELECIDLEL1_UNCONNECTED ),
    .PIPETXDETECTRXLOOPBACKL1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDETECTRXLOOPBACKL1_UNCONNECTED ),
    .PIPETXCOMPLIANCEL1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXCOMPLIANCEL1_UNCONNECTED ),
    .PIPERXPOLARITYL1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERXPOLARITYL1_UNCONNECTED ),
    .PIPEDESKEWLANESL1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL1_UNCONNECTED ),
    .PIPERESETL1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERESETL1_UNCONNECTED ),
    .PIPERXELECIDLEL2(\BU2/N1 ),
    .PIPEPHYSTATUSL2(\BU2/gt4_do [0]),
    .PIPERXDATAKL2(\BU2/gt4_do [0]),
    .PIPERXVALIDL2(\BU2/gt4_do [0]),
    .PIPERXCHANISALIGNEDL2(\BU2/gt4_do [0]),
    .PIPETXDATAKL2(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAKL2_UNCONNECTED ),
    .PIPETXELECIDLEL2(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXELECIDLEL2_UNCONNECTED ),
    .PIPETXDETECTRXLOOPBACKL2(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDETECTRXLOOPBACKL2_UNCONNECTED ),
    .PIPETXCOMPLIANCEL2(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXCOMPLIANCEL2_UNCONNECTED ),
    .PIPERXPOLARITYL2(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERXPOLARITYL2_UNCONNECTED ),
    .PIPEDESKEWLANESL2(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL2_UNCONNECTED ),
    .PIPERESETL2(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERESETL2_UNCONNECTED ),
    .PIPERXELECIDLEL3(\BU2/N1 ),
    .PIPEPHYSTATUSL3(\BU2/gt4_do [0]),
    .PIPERXDATAKL3(\BU2/gt4_do [0]),
    .PIPERXVALIDL3(\BU2/gt4_do [0]),
    .PIPERXCHANISALIGNEDL3(\BU2/gt4_do [0]),
    .PIPETXDATAKL3(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAKL3_UNCONNECTED ),
    .PIPETXELECIDLEL3(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXELECIDLEL3_UNCONNECTED ),
    .PIPETXDETECTRXLOOPBACKL3(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDETECTRXLOOPBACKL3_UNCONNECTED ),
    .PIPETXCOMPLIANCEL3(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXCOMPLIANCEL3_UNCONNECTED ),
    .PIPERXPOLARITYL3(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERXPOLARITYL3_UNCONNECTED ),
    .PIPEDESKEWLANESL3(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL3_UNCONNECTED ),
    .PIPERESETL3(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERESETL3_UNCONNECTED ),
    .PIPERXELECIDLEL4(\BU2/N1 ),
    .PIPEPHYSTATUSL4(\BU2/gt4_do [0]),
    .PIPERXDATAKL4(\BU2/gt4_do [0]),
    .PIPERXVALIDL4(\BU2/gt4_do [0]),
    .PIPERXCHANISALIGNEDL4(\BU2/gt4_do [0]),
    .PIPETXDATAKL4(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAKL4_UNCONNECTED ),
    .PIPETXELECIDLEL4(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXELECIDLEL4_UNCONNECTED ),
    .PIPETXDETECTRXLOOPBACKL4(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDETECTRXLOOPBACKL4_UNCONNECTED ),
    .PIPETXCOMPLIANCEL4(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXCOMPLIANCEL4_UNCONNECTED ),
    .PIPERXPOLARITYL4(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERXPOLARITYL4_UNCONNECTED ),
    .PIPEDESKEWLANESL4(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL4_UNCONNECTED ),
    .PIPERESETL4(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERESETL4_UNCONNECTED ),
    .PIPERXELECIDLEL5(\BU2/N1 ),
    .PIPEPHYSTATUSL5(\BU2/gt4_do [0]),
    .PIPERXDATAKL5(\BU2/gt4_do [0]),
    .PIPERXVALIDL5(\BU2/gt4_do [0]),
    .PIPERXCHANISALIGNEDL5(\BU2/gt4_do [0]),
    .PIPETXDATAKL5(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAKL5_UNCONNECTED ),
    .PIPETXELECIDLEL5(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXELECIDLEL5_UNCONNECTED ),
    .PIPETXDETECTRXLOOPBACKL5(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDETECTRXLOOPBACKL5_UNCONNECTED ),
    .PIPETXCOMPLIANCEL5(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXCOMPLIANCEL5_UNCONNECTED ),
    .PIPERXPOLARITYL5(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERXPOLARITYL5_UNCONNECTED ),
    .PIPEDESKEWLANESL5(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL5_UNCONNECTED ),
    .PIPERESETL5(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERESETL5_UNCONNECTED ),
    .PIPERXELECIDLEL6(\BU2/N1 ),
    .PIPEPHYSTATUSL6(\BU2/gt4_do [0]),
    .PIPERXDATAKL6(\BU2/gt4_do [0]),
    .PIPERXVALIDL6(\BU2/gt4_do [0]),
    .PIPERXCHANISALIGNEDL6(\BU2/gt4_do [0]),
    .PIPETXDATAKL6(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAKL6_UNCONNECTED ),
    .PIPETXELECIDLEL6(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXELECIDLEL6_UNCONNECTED ),
    .PIPETXDETECTRXLOOPBACKL6(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDETECTRXLOOPBACKL6_UNCONNECTED ),
    .PIPETXCOMPLIANCEL6(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXCOMPLIANCEL6_UNCONNECTED ),
    .PIPERXPOLARITYL6(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERXPOLARITYL6_UNCONNECTED ),
    .PIPEDESKEWLANESL6(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL6_UNCONNECTED ),
    .PIPERESETL6(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERESETL6_UNCONNECTED ),
    .PIPERXELECIDLEL7(\BU2/N1 ),
    .PIPEPHYSTATUSL7(\BU2/gt4_do [0]),
    .PIPERXDATAKL7(\BU2/gt4_do [0]),
    .PIPERXVALIDL7(\BU2/gt4_do [0]),
    .PIPERXCHANISALIGNEDL7(\BU2/gt4_do [0]),
    .PIPETXDATAKL7(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAKL7_UNCONNECTED ),
    .PIPETXELECIDLEL7(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXELECIDLEL7_UNCONNECTED ),
    .PIPETXDETECTRXLOOPBACKL7(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDETECTRXLOOPBACKL7_UNCONNECTED ),
    .PIPETXCOMPLIANCEL7(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXCOMPLIANCEL7_UNCONNECTED ),
    .PIPERXPOLARITYL7(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERXPOLARITYL7_UNCONNECTED ),
    .PIPEDESKEWLANESL7(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL7_UNCONNECTED ),
    .PIPERESETL7(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPERESETL7_UNCONNECTED ),
    .MIMRXBWEN(\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen ),
    .MIMRXBREN(\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bren ),
    .CRMCORECLKRXO(\BU2/U0/pcie_ep0/core_clk ),
    .CRMUSERCLKRXO(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .MIMTXBWEN(\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen ),
    .MIMTXBREN(\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bren ),
    .CRMCORECLKTXO(\BU2/U0/pcie_ep0/core_clk ),
    .CRMUSERCLKTXO(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .MIMDLLBWEN(\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen ),
    .MIMDLLBREN(\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bren ),
    .CRMCORECLKDLO(\BU2/U0/pcie_ep0/core_clk ),
    .CRMCORECLK(\BU2/U0/pcie_ep0/core_clk ),
    .CRMUSERCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CRMURSTN(\BU2/U0/pcie_ep0/pcie_blk/rb_crm_link_rst_n ),
    .CRMNVRSTN(\BU2/N1 ),
    .CRMMGMTRSTN(\BU2/U0/pcie_ep0/pcie_blk/rb_crm_mgmt_rst_n ),
    .CRMUSERCFGRSTN(\BU2/U0/pcie_ep0/pcie_blk/rb_crm_user_cfg_rst_n ),
    .CRMMACRSTN(\BU2/N1 ),
    .CRMLINKRSTN(\BU2/U0/pcie_ep0/pcie_blk/rb_crm_link_rst_n ),
    .CRMTXHOTRESETN(\BU2/N1 ),
    .CRMRXHOTRESETN(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_CRMRXHOTRESETN_UNCONNECTED ),
    .CRMDOHOTRESETN(\BU2/U0/pcie_ep0/pcie_blk/crm_do_hot_reset_n ),
    .CRMCFGBRIDGEHOTRESET(\BU2/gt4_do [0]),
    .CRMPWRSOFTRESETN(\BU2/U0/pcie_ep0/pcie_blk/crm_pwr_soft_reset_n ),
    .LLKTXSRCRDYN(\BU2/U0/pcie_ep0/llk_tx_src_rdy_n ),
    .LLKTXDSTRDYN(\BU2/U0/pcie_ep0/llk_tx_dst_rdy_n ),
    .LLKTXSRCDSCN(\BU2/U0/pcie_ep0/llk_tx_src_dsc_n ),
    .LLKTXCOMPLETEN(\BU2/N1 ),
    .LLKTXSOFN(\BU2/U0/pcie_ep0/llk_tx_sof_n ),
    .LLKTXEOFN(\BU2/U0/pcie_ep0/llk_tx_eof_n ),
    .LLKTXSOPN(\BU2/N1 ),
    .LLKTXEOPN(\BU2/N1 ),
    .LLKTXCONFIGREADYN(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKTXCONFIGREADYN_UNCONNECTED ),
    .LLKTXCREATEECRCN(\BU2/N1 ),
    .LLKTX4DWHEADERN(\BU2/N1 ),
    .LLKRXSRCRDYN(\BU2/U0/pcie_ep0/llk_rx_src_rdy_n ),
    .LLKRXDSTREQN(\BU2/U0/pcie_ep0/llk_rx_dst_req_n ),
    .LLKRXSRCLASTREQN(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .LLKRXSRCDSCN(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXSRCDSCN_UNCONNECTED ),
    .LLKRXSOFN(\BU2/U0/pcie_ep0/llk_rx_sof_n ),
    .LLKRXEOFN(\BU2/U0/pcie_ep0/llk_rx_eof_n ),
    .LLKRXSOPN(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXSOPN_UNCONNECTED ),
    .LLKRXEOPN(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXEOPN_UNCONNECTED ),
    .LLKRXCHCONFIGAVAILABLEN(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCONFIGAVAILABLEN_UNCONNECTED ),
    .LLKRXCHCONFIGPARTIALN(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCONFIGPARTIALN_UNCONNECTED ),
    .LLKRX4DWHEADERN(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRX4DWHEADERN_UNCONNECTED ),
    .LLKRXECRCBADN(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXECRCBADN_UNCONNECTED ),
    .LLKRXDSTCONTREQN(\BU2/U0/pcie_ep0/llk_rx_dst_cont_req_n ),
    .MGMTWREN(\BU2/U0/pcie_ep0/mgmt_wren ),
    .MGMTRDEN(\BU2/U0/pcie_ep0/mgmt_rden ),
    .MAINPOWER(\BU2/N1 ),
    .AUXPOWER(\BU2/gt4_do [0]),
    .L0TLLINKRETRAIN(\BU2/gt4_do [0]),
    .L0RXDLLTLPECRCOK(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLTLPECRCOK_UNCONNECTED ),
    .DLLTXPMDLLPOUTSTANDING(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_DLLTXPMDLLPOUTSTANDING_UNCONNECTED ),
    .CROSSLINKSEED(\BU2/N1 ),
    .COMPLIANCEAVOID(\BU2/gt4_do [0]),
    .L0VC0PREVIEWEXPAND(\BU2/gt4_do [0]),
    .L0FIRSTCFGWRITEOCCURRED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0FIRSTCFGWRITEOCCURRED_UNCONNECTED ),
    .L0CFGLOOPBACKMASTER(\BU2/gt4_do [0]),
    .L0CFGLOOPBACKACK(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0CFGLOOPBACKACK_UNCONNECTED ),
    .L0MACUPSTREAMDOWNSTREAM(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MACUPSTREAMDOWNSTREAM_UNCONNECTED ),
    .L0MACLINKUP(\BU2/U0/pcie_ep0/fe_l0_mac_link_up ),
    .L0MACLINKTRAINING(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MACLINKTRAINING_UNCONNECTED ),
    .L0DLLHOLDLINKUP(\BU2/gt4_do [0]),
    .L0CFGASSPANTREEOWNEDSTATE(\BU2/gt4_do [0]),
    .L0ASE(\BU2/gt4_do [0]),
    .L0CFGDISABLESCRAMBLE(\BU2/gt4_do [0]),
    .L0CFGEXTENDEDSYNC(\BU2/gt4_do [0]),
    .L0CFGLINKDISABLE(\BU2/gt4_do [0]),
    .L0DLLASTXSTATE(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLASTXSTATE_UNCONNECTED ),
    .L0ASAUTONOMOUSINITCOMPLETED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ASAUTONOMOUSINITCOMPLETED_UNCONNECTED ),
    .L0SENDUNLOCKMESSAGE(\BU2/gt4_do [0]),
    .L0UNLOCKRECEIVED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UNLOCKRECEIVED_UNCONNECTED ),
    .L0ALLDOWNRXPORTSINL0S(\BU2/gt4_do [0]),
    .L0UPSTREAMRXPORTINL0S(\BU2/gt4_do [0]),
    .L0TRANSACTIONSPENDING(\BU2/U0/pcie_ep0/fe_l0_transactions_pending ),
    .L0ALLDOWNPORTSINL1(\BU2/gt4_do [0]),
    .L0CORRERRMSGRCVD(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0CORRERRMSGRCVD_UNCONNECTED ),
    .L0FATALERRMSGRCVD(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0FATALERRMSGRCVD_UNCONNECTED ),
    .L0NONFATALERRMSGRCVD(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0NONFATALERRMSGRCVD_UNCONNECTED ),
    .L0FWDCORRERRIN(\BU2/gt4_do [0]),
    .L0FWDFATALERRIN(\BU2/gt4_do [0]),
    .L0FWDNONFATALERRIN(\BU2/gt4_do [0]),
    .L0FWDCORRERROUT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0FWDCORRERROUT_UNCONNECTED ),
    .L0FWDFATALERROUT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0FWDFATALERROUT_UNCONNECTED ),
    .L0FWDNONFATALERROUT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0FWDNONFATALERROUT_UNCONNECTED ),
    .L0SETCOMPLETERABORTERROR(\BU2/gt4_do [0]),
    .L0SETDETECTEDCORRERROR(\BU2/U0/pcie_ep0/fe_l0_set_detected_corr_error ),
    .L0SETDETECTEDFATALERROR(\BU2/U0/pcie_ep0/fe_l0_set_detected_fatal_error ),
    .L0SETDETECTEDNONFATALERROR(\BU2/U0/pcie_ep0/fe_l0_set_detected_nonfatal_error ),
    .L0SETLINKDETECTEDPARITYERROR(\BU2/gt4_do [0]),
    .L0SETLINKMASTERDATAPARITY(\BU2/gt4_do [0]),
    .L0SETLINKRECEIVEDMASTERABORT(\BU2/gt4_do [0]),
    .L0SETLINKRECEIVEDTARGETABORT(\BU2/gt4_do [0]),
    .L0SETLINKSYSTEMERROR(\BU2/gt4_do [0]),
    .L0SETLINKSIGNALLEDTARGETABORT(\BU2/gt4_do [0]),
    .L0SETUSERDETECTEDPARITYERROR(\BU2/U0/pcie_ep0/fe_l0_set_user_detected_parity_error ),
    .L0SETUSERMASTERDATAPARITY(\BU2/U0/pcie_ep0/fe_l0_set_user_master_data_parity ),
    .L0SETUSERRECEIVEDMASTERABORT(\BU2/U0/pcie_ep0/fe_l0_set_user_received_master_abort ),
    .L0SETUSERRECEIVEDTARGETABORT(\BU2/U0/pcie_ep0/fe_l0_set_user_received_target_abort ),
    .L0SETUSERSYSTEMERROR(\BU2/U0/pcie_ep0/fe_l0_set_user_system_error ),
    .L0SETUSERSIGNALLEDTARGETABORT(\BU2/U0/pcie_ep0/fe_l0_set_user_signalled_target_abort ),
    .L0SETCOMPLETIONTIMEOUTUNCORRERROR(\BU2/gt4_do [0]),
    .L0SETCOMPLETIONTIMEOUTCORRERROR(\BU2/gt4_do [0]),
    .L0SETUNEXPECTEDCOMPLETIONUNCORRERROR(\BU2/gt4_do [0]),
    .L0SETUNEXPECTEDCOMPLETIONCORRERROR(\BU2/gt4_do [0]),
    .L0SETUNSUPPORTEDREQUESTNONPOSTEDERROR(\BU2/gt4_do [0]),
    .L0SETUNSUPPORTEDREQUESTOTHERERROR(\BU2/U0/pcie_ep0/fe_l0_set_unsupported_request_other_error ),
    .L0LEGACYINTFUNCT0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .L0FWDASSERTINTALEGACYINT(\BU2/gt4_do [0]),
    .L0FWDASSERTINTBLEGACYINT(\BU2/gt4_do [0]),
    .L0FWDASSERTINTCLEGACYINT(\BU2/gt4_do [0]),
    .L0FWDASSERTINTDLEGACYINT(\BU2/gt4_do [0]),
    .L0FWDDEASSERTINTALEGACYINT(\BU2/gt4_do [0]),
    .L0FWDDEASSERTINTBLEGACYINT(\BU2/gt4_do [0]),
    .L0FWDDEASSERTINTCLEGACYINT(\BU2/gt4_do [0]),
    .L0FWDDEASSERTINTDLEGACYINT(\BU2/gt4_do [0]),
    .L0RECEIVEDASSERTINTALEGACYINT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDASSERTINTALEGACYINT_UNCONNECTED ),
    .L0RECEIVEDASSERTINTBLEGACYINT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDASSERTINTBLEGACYINT_UNCONNECTED ),
    .L0RECEIVEDASSERTINTCLEGACYINT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDASSERTINTCLEGACYINT_UNCONNECTED ),
    .L0RECEIVEDASSERTINTDLEGACYINT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDASSERTINTDLEGACYINT_UNCONNECTED ),
    .L0RECEIVEDDEASSERTINTALEGACYINT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDDEASSERTINTALEGACYINT_UNCONNECTED ),
    .L0RECEIVEDDEASSERTINTBLEGACYINT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDDEASSERTINTBLEGACYINT_UNCONNECTED ),
    .L0RECEIVEDDEASSERTINTCLEGACYINT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDDEASSERTINTCLEGACYINT_UNCONNECTED ),
    .L0RECEIVEDDEASSERTINTDLEGACYINT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDDEASSERTINTDLEGACYINT_UNCONNECTED ),
    .L0MSIENABLE0(\BU2/U0/pcie_ep0/fe_l0_msi_enable0 ),
    .L0STATSDLLPRECEIVED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSDLLPRECEIVED_UNCONNECTED ),
    .L0STATSDLLPTRANSMITTED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSDLLPTRANSMITTED_UNCONNECTED ),
    .L0STATSOSRECEIVED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSOSRECEIVED_UNCONNECTED ),
    .L0STATSOSTRANSMITTED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSOSTRANSMITTED_UNCONNECTED ),
    .L0STATSTLPRECEIVED(\BU2/U0/pcie_ep0/fe_l0_stats_tlp_received ),
    .L0STATSTLPTRANSMITTED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSTLPTRANSMITTED_UNCONNECTED ),
    .L0STATSCFGRECEIVED(\BU2/U0/pcie_ep0/fe_l0_stats_cfg_received ),
    .L0STATSCFGTRANSMITTED(\BU2/U0/pcie_ep0/fe_l0_stats_cfg_transmitted ),
    .L0STATSCFGOTHERRECEIVED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSCFGOTHERRECEIVED_UNCONNECTED ),
    .L0STATSCFGOTHERTRANSMITTED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSCFGOTHERTRANSMITTED_UNCONNECTED ),
    .IOSPACEENABLE(\BU2/U0/pcie_ep0/fe_io_space_enable ),
    .MEMSPACEENABLE(\BU2/U0/pcie_ep0/fe_mem_space_enable ),
    .L0ELECTROMECHANICALINTERLOCKENGAGED(\BU2/gt4_do [0]),
    .L0MRLSENSORCLOSEDN(\BU2/gt4_do [0]),
    .L0POWERFAULTDETECTED(\BU2/gt4_do [0]),
    .L0PRESENCEDETECTSLOTEMPTYN(\BU2/gt4_do [0]),
    .L0ATTENTIONBUTTONPRESSED(\BU2/gt4_do [0]),
    .L0POWERCONTROLLERCONTROL(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0POWERCONTROLLERCONTROL_UNCONNECTED ),
    .L0TOGGLEELECTROMECHANICALINTERLOCK(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TOGGLEELECTROMECHANICALINTERLOCK_UNCONNECTED ),
    .L0TXBEACON(\BU2/gt4_do [0]),
    .L0WAKEN(\BU2/N1 ),
    .L0RXBEACON(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXBEACON_UNCONNECTED ),
    .L0PMEREQIN(\BU2/U0/pcie_ep0/fe_l0_pme_req_in ),
    .L0PMEACK(\BU2/U0/pcie_ep0/fe_l0_pme_ack ),
    .L0PMEREQOUT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PMEREQOUT_UNCONNECTED ),
    .L0PMEEN(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PMEEN_UNCONNECTED ),
    .L0PWRINHIBITTRANSFERS(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRINHIBITTRANSFERS_UNCONNECTED ),
    .L0PWRL1STATE(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRL1STATE_UNCONNECTED ),
    .L0PWRL23READYDEVICE(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRL23READYDEVICE_UNCONNECTED ),
    .L0PWRL23READYSTATE(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRL23READYSTATE_UNCONNECTED ),
    .L0PWRTXL0SSTATE(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRTXL0SSTATE_UNCONNECTED ),
    .L0ROOTTURNOFFREQ(\BU2/gt4_do [0]),
    .L0PWRTURNOFFREQ(\BU2/U0/pcie_ep0/fe_l0_pwr_turn_off_req ),
    .L0RXDLLPM(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLPM_UNCONNECTED ),
    .L0TXCFGPM(\BU2/gt4_do [0]),
    .L0TXDLLPMUPDATED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLPMUPDATED_UNCONNECTED ),
    .L0PWRNEWSTATEREQ(\BU2/gt4_do [0]),
    .L0CFGL0SENTRYSUP(\BU2/gt4_do [0]),
    .L0CFGL0SENTRYENABLE(\BU2/gt4_do [0]),
    .L0MACNEWSTATEACK(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MACNEWSTATEACK_UNCONNECTED ),
    .L0MACRXL0SSTATE(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MACRXL0SSTATE_UNCONNECTED ),
    .L0MACENTEREDL0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MACENTEREDL0_UNCONNECTED ),
    .L0DLLRXACKOUTSTANDING(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLRXACKOUTSTANDING_UNCONNECTED ),
    .L0DLLTXOUTSTANDING(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLTXOUTSTANDING_UNCONNECTED ),
    .L0DLLTXNONFCOUTSTANDING(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLTXNONFCOUTSTANDING_UNCONNECTED ),
    .L0TXTLTLPEDB(\BU2/gt4_do [0]),
    .L0TXTLTLPREQ(\BU2/gt4_do [0]),
    .L0TXTLTLPREQEND(\BU2/gt4_do [0]),
    .L0TXTLTLPWIDTH(\BU2/gt4_do [0]),
    .L0TLASFCCREDSTARVATION(\BU2/gt4_do [0]),
    .L0TXTLSBFCUPDATE(\BU2/gt4_do [0]),
    .L0TXDLLSBFCUPDATED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLSBFCUPDATED_UNCONNECTED ),
    .L0RXDLLSBFCUPDATE(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCUPDATE_UNCONNECTED ),
    .BUSMASTERENABLE(\BU2/U0/pcie_ep0/fe_bus_master_enable ),
    .PARITYERRORRESPONSE(\BU2/U0/pcie_ep0/fe_parity_error_response ),
    .SERRENABLE(\BU2/U0/pcie_ep0/fe_serr_enable ),
    .INTERRUPTDISABLE(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_INTERRUPTDISABLE_UNCONNECTED ),
    .URREPORTINGENABLE(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_URREPORTINGENABLE_UNCONNECTED ),
    .PIPERXSTATUSL0({\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_status [2], \BU2/U0/pcie_ep0/pcie_blk/pipe_rx_status [1], 
\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_status [0]}),
    .PIPERXDATAL0({\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out [7], \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out [6], 
\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out [5], \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out [4], 
\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out [3], \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out [2], 
\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out [1], \BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l0_out [0]}),
    .PIPETXDATAL0({\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [7], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [6], 
\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [5], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [4], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [3], 
\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [2], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [1], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [0]}),
    .PIPEPOWERDOWNL0({\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l0 [1], \BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l0 [0]}),
    .PIPERXSTATUSL1({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .PIPERXDATAL1({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l1_out [1], \BU2/gt4_do [0]}),
    .PIPETXDATAL1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL1<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL1<6>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL1<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL1<4>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL1<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL1<2>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL1<0>_UNCONNECTED }),
    .PIPEPOWERDOWNL1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL1<0>_UNCONNECTED }),
    .PIPERXSTATUSL2({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .PIPERXDATAL2({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l2_out [1], \BU2/gt4_do [0]}),
    .PIPETXDATAL2({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL2<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL2<6>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL2<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL2<4>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL2<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL2<2>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL2<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL2<0>_UNCONNECTED }),
    .PIPEPOWERDOWNL2({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL2<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL2<0>_UNCONNECTED }),
    .PIPERXSTATUSL3({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .PIPERXDATAL3({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l3_out [1], \BU2/gt4_do [0]}),
    .PIPETXDATAL3({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL3<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL3<6>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL3<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL3<4>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL3<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL3<2>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL3<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL3<0>_UNCONNECTED }),
    .PIPEPOWERDOWNL3({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL3<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL3<0>_UNCONNECTED }),
    .PIPERXSTATUSL4({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .PIPERXDATAL4({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l4_out [1], \BU2/gt4_do [0]}),
    .PIPETXDATAL4({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL4<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL4<6>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL4<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL4<4>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL4<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL4<2>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL4<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL4<0>_UNCONNECTED }),
    .PIPEPOWERDOWNL4({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL4<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL4<0>_UNCONNECTED }),
    .PIPERXSTATUSL5({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .PIPERXDATAL5({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l5_out [1], \BU2/gt4_do [0]}),
    .PIPETXDATAL5({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL5<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL5<6>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL5<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL5<4>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL5<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL5<2>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL5<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL5<0>_UNCONNECTED }),
    .PIPEPOWERDOWNL5({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL5<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL5<0>_UNCONNECTED }),
    .PIPERXSTATUSL6({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .PIPERXDATAL6({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l6_out [1], \BU2/gt4_do [0]}),
    .PIPETXDATAL6({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL6<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL6<6>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL6<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL6<4>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL6<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL6<2>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL6<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL6<0>_UNCONNECTED }),
    .PIPEPOWERDOWNL6({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL6<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL6<0>_UNCONNECTED }),
    .PIPERXSTATUSL7({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .PIPERXDATAL7({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/pipe_rx_data_l7_out [1], \BU2/gt4_do [0]}),
    .PIPETXDATAL7({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL7<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL7<6>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL7<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL7<4>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL7<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL7<2>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL7<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPETXDATAL7<0>_UNCONNECTED }),
    .PIPEPOWERDOWNL7({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL7<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEPOWERDOWNL7<0>_UNCONNECTED }),
    .MIMRXBWDATA({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [63], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [62], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [61], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [60], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [59], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [58], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [57], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [56], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [55], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [54], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [53], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [52], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [51], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [50], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [49], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [48], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [47], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [46], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [45], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [44], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [43], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [42], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [41], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [40], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [39], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [38], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [37], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [36], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [35], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [34], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [33], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [32], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [31], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [30], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [29], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [28], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [27], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [26], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [25], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [24], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [23], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [22], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [21], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [20], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [19], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [18], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [17], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [16], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [15], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [14], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [13], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [12], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [11], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [10], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [9], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [7], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [6], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [4], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [3], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [1], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [0]}),
    .MIMRXBWADD({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMRXBWADD<12>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMRXBWADD<11>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMRXBWADD<10>_UNCONNECTED , \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [9], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [6], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [3], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [0]}),
    .MIMRXBRADD({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMRXBRADD<12>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMRXBRADD<11>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMRXBRADD<10>_UNCONNECTED , \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [9], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [6], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [3], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [0]}),
    .MIMRXBRDATA({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [63], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [62], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [61], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [60], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [59], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [58], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [57], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [56], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [55], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [54], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [53], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [52], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [51], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [50], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [49], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [48], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [47], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [46], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [45], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [44], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [43], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [42], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [41], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [40], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [39], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [38], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [37], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [36], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [35], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [34], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [33], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [32], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [31], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [30], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [29], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [28], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [27], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [26], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [25], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [24], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [23], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [22], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [21], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [20], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [19], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [18], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [17], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [16], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [15], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [14], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [13], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [12], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [11], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [10], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [9], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [7], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [6], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [4], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [3], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [1], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [0]}),
    .MIMTXBWDATA({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [63], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [62], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [61], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [60], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [59], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [58], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [57], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [56], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [55], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [54], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [53], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [52], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [51], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [50], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [49], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [48], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [47], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [46], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [45], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [44], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [43], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [42], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [41], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [40], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [39], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [38], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [37], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [36], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [35], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [34], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [33], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [32], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [31], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [30], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [29], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [28], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [27], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [26], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [25], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [24], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [23], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [22], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [21], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [20], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [19], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [18], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [17], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [16], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [15], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [14], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [13], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [12], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [11], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [10], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [9], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [7], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [6], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [4], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [3], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [1], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [0]}),
    .MIMTXBWADD({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMTXBWADD<12>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMTXBWADD<11>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMTXBWADD<10>_UNCONNECTED , \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [9], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [6], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [3], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [0]}),
    .MIMTXBRADD({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMTXBRADD<12>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMTXBRADD<11>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMTXBRADD<10>_UNCONNECTED , \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [9], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [6], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [3], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [0]}),
    .MIMTXBRDATA({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [63], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [62], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [61], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [60], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [59], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [58], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [57], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [56], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [55], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [54], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [53], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [52], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [51], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [50], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [49], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [48], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [47], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [46], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [45], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [44], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [43], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [42], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [41], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [40], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [39], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [38], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [37], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [36], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [35], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [34], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [33], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [32], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [31], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [30], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [29], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [28], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [27], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [26], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [25], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [24], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [23], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [22], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [21], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [20], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [19], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [18], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [17], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [16], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [15], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [14], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [13], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [12], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [11], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [10], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [9], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [7], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [6], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [4], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [3], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [1], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [0]}),
    .MIMDLLBWDATA({\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [63], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [62], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [61], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [60], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [59], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [58], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [57], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [56], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [55], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [54], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [53], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [52], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [51], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [50], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [49], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [48], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [47], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [46], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [45], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [44], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [43], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [42], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [41], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [40], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [39], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [38], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [37], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [36], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [35], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [34], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [33], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [32], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [31], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [30], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [29], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [28], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [27], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [26], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [25], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [24], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [23], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [22], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [21], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [20], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [19], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [18], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [17], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [16], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [15], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [14], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [13], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [12], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [11], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [10], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [9], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [7], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [6], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [4], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [3], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [1], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [0]}),
    .MIMDLLBWADD({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMDLLBWADD<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMDLLBWADD<10>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMDLLBWADD<9>_UNCONNECTED , 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [6], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [3], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [0]}),
    .MIMDLLBRADD({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMDLLBRADD<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMDLLBRADD<10>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMDLLBRADD<9>_UNCONNECTED , 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [6], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [3], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [0]}),
    .MIMDLLBRDATA({\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [63], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [62], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [61], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [60], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [59], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [58], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [57], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [56], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [55], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [54], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [53], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [52], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [51], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [50], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [49], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [48], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [47], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [46], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [45], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [44], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [43], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [42], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [41], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [40], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [39], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [38], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [37], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [36], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [35], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [34], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [33], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [32], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [31], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [30], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [29], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [28], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [27], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [26], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [25], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [24], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [23], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [22], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [21], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [20], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [19], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [18], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [17], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [16], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [15], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [14], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [13], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [12], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [11], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [10], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [9], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [7], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [6], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [4], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [3], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [1], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [0]}),
    .LLKTCSTATUS({\BU2/U0/pcie_ep0/llk_tc_status [7], \BU2/U0/pcie_ep0/llk_tc_status [6], \BU2/U0/pcie_ep0/llk_tc_status [5], 
\BU2/U0/pcie_ep0/llk_tc_status [4], \BU2/U0/pcie_ep0/llk_tc_status [3], \BU2/U0/pcie_ep0/llk_tc_status [2], \BU2/U0/pcie_ep0/llk_tc_status [1], 
\BU2/U0/pcie_ep0/llk_tc_status [0]}),
    .LLKTXDATA({\BU2/U0/pcie_ep0/llk_tx_data [63], \BU2/U0/pcie_ep0/llk_tx_data [62], \BU2/U0/pcie_ep0/llk_tx_data [61], 
\BU2/U0/pcie_ep0/llk_tx_data [60], \BU2/U0/pcie_ep0/llk_tx_data [59], \BU2/U0/pcie_ep0/llk_tx_data [58], \BU2/U0/pcie_ep0/llk_tx_data [57], 
\BU2/U0/pcie_ep0/llk_tx_data [56], \BU2/U0/pcie_ep0/llk_tx_data [55], \BU2/U0/pcie_ep0/llk_tx_data [54], \BU2/U0/pcie_ep0/llk_tx_data [53], 
\BU2/U0/pcie_ep0/llk_tx_data [52], \BU2/U0/pcie_ep0/llk_tx_data [51], \BU2/U0/pcie_ep0/llk_tx_data [50], \BU2/U0/pcie_ep0/llk_tx_data [49], 
\BU2/U0/pcie_ep0/llk_tx_data [48], \BU2/U0/pcie_ep0/llk_tx_data [47], \BU2/U0/pcie_ep0/llk_tx_data [46], \BU2/U0/pcie_ep0/llk_tx_data [45], 
\BU2/U0/pcie_ep0/llk_tx_data [44], \BU2/U0/pcie_ep0/llk_tx_data [43], \BU2/U0/pcie_ep0/llk_tx_data [42], \BU2/U0/pcie_ep0/llk_tx_data [41], 
\BU2/U0/pcie_ep0/llk_tx_data [40], \BU2/U0/pcie_ep0/llk_tx_data [39], \BU2/U0/pcie_ep0/llk_tx_data [38], \BU2/U0/pcie_ep0/llk_tx_data [37], 
\BU2/U0/pcie_ep0/llk_tx_data [36], \BU2/U0/pcie_ep0/llk_tx_data [35], \BU2/U0/pcie_ep0/llk_tx_data [34], \BU2/U0/pcie_ep0/llk_tx_data [33], 
\BU2/U0/pcie_ep0/llk_tx_data [32], \BU2/U0/pcie_ep0/llk_tx_data [31], \BU2/U0/pcie_ep0/llk_tx_data [30], \BU2/U0/pcie_ep0/llk_tx_data [29], 
\BU2/U0/pcie_ep0/llk_tx_data [28], \BU2/U0/pcie_ep0/llk_tx_data [27], \BU2/U0/pcie_ep0/llk_tx_data [26], \BU2/U0/pcie_ep0/llk_tx_data [25], 
\BU2/U0/pcie_ep0/llk_tx_data [24], \BU2/U0/pcie_ep0/llk_tx_data [23], \BU2/U0/pcie_ep0/llk_tx_data [22], \BU2/U0/pcie_ep0/llk_tx_data [21], 
\BU2/U0/pcie_ep0/llk_tx_data [20], \BU2/U0/pcie_ep0/llk_tx_data [19], \BU2/U0/pcie_ep0/llk_tx_data [18], \BU2/U0/pcie_ep0/llk_tx_data [17], 
\BU2/U0/pcie_ep0/llk_tx_data [16], \BU2/U0/pcie_ep0/llk_tx_data [15], \BU2/U0/pcie_ep0/llk_tx_data [14], \BU2/U0/pcie_ep0/llk_tx_data [13], 
\BU2/U0/pcie_ep0/llk_tx_data [12], \BU2/U0/pcie_ep0/llk_tx_data [11], \BU2/U0/pcie_ep0/llk_tx_data [10], \BU2/U0/pcie_ep0/llk_tx_data [9], 
\BU2/U0/pcie_ep0/llk_tx_data [8], \BU2/U0/pcie_ep0/llk_tx_data [7], \BU2/U0/pcie_ep0/llk_tx_data [6], \BU2/U0/pcie_ep0/llk_tx_data [5], 
\BU2/U0/pcie_ep0/llk_tx_data [4], \BU2/U0/pcie_ep0/llk_tx_data [3], \BU2/U0/pcie_ep0/llk_tx_data [2], \BU2/U0/pcie_ep0/llk_tx_data [1], 
\BU2/U0/pcie_ep0/llk_tx_data [0]}),
    .LLKTXCHANSPACE({\BU2/U0/pcie_ep0/llk_tx_chan_space [9], \BU2/U0/pcie_ep0/llk_tx_chan_space [8], \BU2/U0/pcie_ep0/llk_tx_chan_space [7], 
\BU2/U0/pcie_ep0/llk_tx_chan_space [6], \BU2/U0/pcie_ep0/llk_tx_chan_space [5], \BU2/U0/pcie_ep0/llk_tx_chan_space [4], 
\BU2/U0/pcie_ep0/llk_tx_chan_space [3], \BU2/U0/pcie_ep0/llk_tx_chan_space [2], \BU2/U0/pcie_ep0/llk_tx_chan_space [1], 
\BU2/U0/pcie_ep0/llk_tx_chan_space [0]}),
    .LLKTXENABLEN({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/llk_tx_enable_n [0]}),
    .LLKTXCHTC({\BU2/U0/pcie_ep0/llk_tx_ch_tc [2], \BU2/U0/pcie_ep0/llk_tx_ch_tc [1], \BU2/U0/pcie_ep0/llk_tx_ch_tc [0]}),
    .LLKTXCHFIFO({\BU2/U0/pcie_ep0/llk_tx_ch_fifo [1], \BU2/U0/pcie_ep0/llk_tx_ch_fifo [0]}),
    .LLKTXCHPOSTEDREADYN({\BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [7], \BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [6], 
\BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [5], \BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [4], \BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [3], 
\BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [2], \BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [1], \BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [0]}),
    .LLKTXCHNONPOSTEDREADYN({\BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [7], \BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [6], 
\BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [5], \BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [4], 
\BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [3], \BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [2], 
\BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [1], \BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [0]}),
    .LLKTXCHCOMPLETIONREADYN({\BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [7], \BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [6], 
\BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [5], \BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [4], 
\BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [3], \BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [2], 
\BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [1], \BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [0]}),
    .LLKRXDATA({\BU2/U0/pcie_ep0/llk_rx_data [63], \BU2/U0/pcie_ep0/llk_rx_data [62], \BU2/U0/pcie_ep0/llk_rx_data [61], 
\BU2/U0/pcie_ep0/llk_rx_data [60], \BU2/U0/pcie_ep0/llk_rx_data [59], \BU2/U0/pcie_ep0/llk_rx_data [58], \BU2/U0/pcie_ep0/llk_rx_data [57], 
\BU2/U0/pcie_ep0/llk_rx_data [56], \BU2/U0/pcie_ep0/llk_rx_data [55], \BU2/U0/pcie_ep0/llk_rx_data [54], \BU2/U0/pcie_ep0/llk_rx_data [53], 
\BU2/U0/pcie_ep0/llk_rx_data [52], \BU2/U0/pcie_ep0/llk_rx_data [51], \BU2/U0/pcie_ep0/llk_rx_data [50], \BU2/U0/pcie_ep0/llk_rx_data [49], 
\BU2/U0/pcie_ep0/llk_rx_data [48], \BU2/U0/pcie_ep0/llk_rx_data [47], \BU2/U0/pcie_ep0/llk_rx_data [46], \BU2/U0/pcie_ep0/llk_rx_data [45], 
\BU2/U0/pcie_ep0/llk_rx_data [44], \BU2/U0/pcie_ep0/llk_rx_data [43], \BU2/U0/pcie_ep0/llk_rx_data [42], \BU2/U0/pcie_ep0/llk_rx_data [41], 
\BU2/U0/pcie_ep0/llk_rx_data [40], \BU2/U0/pcie_ep0/llk_rx_data [39], \BU2/U0/pcie_ep0/llk_rx_data [38], \BU2/U0/pcie_ep0/llk_rx_data [37], 
\BU2/U0/pcie_ep0/llk_rx_data [36], \BU2/U0/pcie_ep0/llk_rx_data [35], \BU2/U0/pcie_ep0/llk_rx_data [34], \BU2/U0/pcie_ep0/llk_rx_data [33], 
\BU2/U0/pcie_ep0/llk_rx_data [32], \BU2/U0/pcie_ep0/llk_rx_data [31], \BU2/U0/pcie_ep0/llk_rx_data [30], \BU2/U0/pcie_ep0/llk_rx_data [29], 
\BU2/U0/pcie_ep0/llk_rx_data [28], \BU2/U0/pcie_ep0/llk_rx_data [27], \BU2/U0/pcie_ep0/llk_rx_data [26], \BU2/U0/pcie_ep0/llk_rx_data [25], 
\BU2/U0/pcie_ep0/llk_rx_data [24], \BU2/U0/pcie_ep0/llk_rx_data [23], \BU2/U0/pcie_ep0/llk_rx_data [22], \BU2/U0/pcie_ep0/llk_rx_data [21], 
\BU2/U0/pcie_ep0/llk_rx_data [20], \BU2/U0/pcie_ep0/llk_rx_data [19], \BU2/U0/pcie_ep0/llk_rx_data [18], \BU2/U0/pcie_ep0/llk_rx_data [17], 
\BU2/U0/pcie_ep0/llk_rx_data [16], \BU2/U0/pcie_ep0/llk_rx_data [15], \BU2/U0/pcie_ep0/llk_rx_data [14], \BU2/U0/pcie_ep0/llk_rx_data [13], 
\BU2/U0/pcie_ep0/llk_rx_data [12], \BU2/U0/pcie_ep0/llk_rx_data [11], \BU2/U0/pcie_ep0/llk_rx_data [10], \BU2/U0/pcie_ep0/llk_rx_data [9], 
\BU2/U0/pcie_ep0/llk_rx_data [8], \BU2/U0/pcie_ep0/llk_rx_data [7], \BU2/U0/pcie_ep0/llk_rx_data [6], \BU2/U0/pcie_ep0/llk_rx_data [5], 
\BU2/U0/pcie_ep0/llk_rx_data [4], \BU2/U0/pcie_ep0/llk_rx_data [3], \BU2/U0/pcie_ep0/llk_rx_data [2], \BU2/U0/pcie_ep0/llk_rx_data [1], 
\BU2/U0/pcie_ep0/llk_rx_data [0]}),
    .LLKRXVALIDN({\BU2/U0/pcie_ep0/llk_rx_valid_n [1], \BU2/U0/pcie_ep0/llk_rx_valid_n [0]}),
    .LLKRXPREFERREDTYPE({\BU2/U0/pcie_ep0/llk_rx_preferred_type [15], \BU2/U0/pcie_ep0/llk_rx_preferred_type [14], 
\BU2/U0/pcie_ep0/llk_rx_preferred_type [13], \BU2/U0/pcie_ep0/llk_rx_preferred_type [12], \BU2/U0/pcie_ep0/llk_rx_preferred_type [11], 
\BU2/U0/pcie_ep0/llk_rx_preferred_type [10], \BU2/U0/pcie_ep0/llk_rx_preferred_type [9], \BU2/U0/pcie_ep0/llk_rx_preferred_type [8], 
\BU2/U0/pcie_ep0/llk_rx_preferred_type [7], \BU2/U0/pcie_ep0/llk_rx_preferred_type [6], \BU2/U0/pcie_ep0/llk_rx_preferred_type [5], 
\BU2/U0/pcie_ep0/llk_rx_preferred_type [4], \BU2/U0/pcie_ep0/llk_rx_preferred_type [3], \BU2/U0/pcie_ep0/llk_rx_preferred_type [2], 
\BU2/U0/pcie_ep0/llk_rx_preferred_type [1], \BU2/U0/pcie_ep0/llk_rx_preferred_type [0]}),
    .LLKRXCHTC({\BU2/U0/pcie_ep0/llk_rx_ch_tc [2], \BU2/U0/pcie_ep0/llk_rx_ch_tc [1], \BU2/U0/pcie_ep0/llk_rx_ch_tc [0]}),
    .LLKRXCHFIFO({\BU2/U0/pcie_ep0/llk_rx_ch_fifo [1], \BU2/U0/pcie_ep0/llk_rx_ch_fifo [0]}),
    .LLKRXCHPOSTEDAVAILABLEN({\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [7], \BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [6], 
\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [5], \BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [4], 
\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [3], \BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [2], 
\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [1], \BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [0]}),
    .LLKRXCHNONPOSTEDAVAILABLEN({\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [7], \BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [6], 
\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [5], \BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [4], 
\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [3], \BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [2], 
\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [1], \BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [0]}),
    .LLKRXCHCOMPLETIONAVAILABLEN({\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [7], \BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [6], 
\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [5], \BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [4], 
\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [3], \BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [2], 
\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [1], \BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [0]}),
    .LLKRXCHPOSTEDPARTIALN({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<0>_UNCONNECTED }),
    .LLKRXCHNONPOSTEDPARTIALN({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<0>_UNCONNECTED }),
    .LLKRXCHCOMPLETIONPARTIALN({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<0>_UNCONNECTED }),
    .MGMTRDATA({\BU2/U0/pcie_ep0/mgmt_rdata [31], \BU2/U0/pcie_ep0/mgmt_rdata [30], \BU2/U0/pcie_ep0/mgmt_rdata [29], \BU2/U0/pcie_ep0/mgmt_rdata [28]
, \BU2/U0/pcie_ep0/mgmt_rdata [27], \BU2/U0/pcie_ep0/mgmt_rdata [26], \BU2/U0/pcie_ep0/mgmt_rdata [25], \BU2/U0/pcie_ep0/mgmt_rdata [24], 
\BU2/U0/pcie_ep0/mgmt_rdata [23], \BU2/U0/pcie_ep0/mgmt_rdata [22], \BU2/U0/pcie_ep0/mgmt_rdata [21], \BU2/U0/pcie_ep0/mgmt_rdata [20], 
\BU2/U0/pcie_ep0/mgmt_rdata [19], \BU2/U0/pcie_ep0/mgmt_rdata [18], \BU2/U0/pcie_ep0/mgmt_rdata [17], \BU2/U0/pcie_ep0/mgmt_rdata [16], 
\BU2/U0/pcie_ep0/mgmt_rdata [15], \BU2/U0/pcie_ep0/mgmt_rdata [14], \BU2/U0/pcie_ep0/mgmt_rdata [13], \BU2/U0/pcie_ep0/mgmt_rdata [12], 
\BU2/U0/pcie_ep0/mgmt_rdata [11], \BU2/U0/pcie_ep0/mgmt_rdata [10], \BU2/U0/pcie_ep0/mgmt_rdata [9], \BU2/U0/pcie_ep0/mgmt_rdata [8], 
\BU2/U0/pcie_ep0/mgmt_rdata [7], \BU2/U0/pcie_ep0/mgmt_rdata [6], \BU2/U0/pcie_ep0/mgmt_rdata [5], \BU2/U0/pcie_ep0/mgmt_rdata [4], 
\BU2/U0/pcie_ep0/mgmt_rdata [3], \BU2/U0/pcie_ep0/mgmt_rdata [2], \BU2/U0/pcie_ep0/mgmt_rdata [1], \BU2/U0/pcie_ep0/mgmt_rdata [0]}),
    .MGMTWDATA({\BU2/U0/pcie_ep0/mgmt_wdata [31], \BU2/U0/pcie_ep0/mgmt_wdata [30], \BU2/U0/pcie_ep0/mgmt_wdata [29], \BU2/U0/pcie_ep0/mgmt_wdata [28]
, \BU2/U0/pcie_ep0/mgmt_wdata [27], \BU2/U0/pcie_ep0/mgmt_wdata [26], \BU2/U0/pcie_ep0/mgmt_wdata [25], \BU2/U0/pcie_ep0/mgmt_wdata [24], 
\BU2/U0/pcie_ep0/mgmt_wdata [23], \BU2/U0/pcie_ep0/mgmt_wdata [22], \BU2/U0/pcie_ep0/mgmt_wdata [21], \BU2/U0/pcie_ep0/mgmt_wdata [20], 
\BU2/U0/pcie_ep0/mgmt_wdata [19], \BU2/U0/pcie_ep0/mgmt_wdata [18], \BU2/U0/pcie_ep0/mgmt_wdata [17], \BU2/U0/pcie_ep0/mgmt_wdata [16], 
\BU2/U0/pcie_ep0/mgmt_wdata [15], \BU2/U0/pcie_ep0/mgmt_wdata [14], \BU2/U0/pcie_ep0/mgmt_wdata [13], \BU2/U0/pcie_ep0/mgmt_wdata [12], 
\BU2/U0/pcie_ep0/mgmt_wdata [11], \BU2/U0/pcie_ep0/mgmt_wdata [10], \BU2/U0/pcie_ep0/mgmt_wdata [9], \BU2/U0/pcie_ep0/mgmt_wdata [8], 
\BU2/U0/pcie_ep0/mgmt_wdata [7], \BU2/U0/pcie_ep0/mgmt_wdata [6], \BU2/U0/pcie_ep0/mgmt_wdata [5], \BU2/U0/pcie_ep0/mgmt_wdata [4], 
\BU2/U0/pcie_ep0/mgmt_wdata [3], \BU2/U0/pcie_ep0/mgmt_wdata [2], \BU2/U0/pcie_ep0/mgmt_wdata [1], \BU2/U0/pcie_ep0/mgmt_wdata [0]}),
    .MGMTBWREN({\BU2/U0/pcie_ep0/mgmt_bwren[3] , \BU2/U0/pcie_ep0/mgmt_bwren[2] , \BU2/U0/pcie_ep0/mgmt_bwren[0] , \BU2/U0/pcie_ep0/mgmt_bwren[0] }),
    .MGMTADDR({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/mgmt_addr [6]
, \BU2/U0/pcie_ep0/mgmt_addr [5], \BU2/U0/pcie_ep0/mgmt_addr [4], \BU2/U0/pcie_ep0/mgmt_addr [3], \BU2/U0/pcie_ep0/mgmt_addr [2], 
\BU2/U0/pcie_ep0/mgmt_addr [1], \BU2/U0/pcie_ep0/mgmt_addr [0]}),
    .MGMTPSO({\BU2/U0/pcie_ep0/mgmt_pso [16], \BU2/U0/pcie_ep0/mgmt_pso [15], \BU2/U0/pcie_ep0/mgmt_pso [14], \BU2/U0/pcie_ep0/mgmt_pso [13], 
\BU2/U0/pcie_ep0/mgmt_pso [12], \BU2/U0/pcie_ep0/mgmt_pso [11], \BU2/U0/pcie_ep0/mgmt_pso [10], \BU2/U0/pcie_ep0/mgmt_pso [9], 
\BU2/U0/pcie_ep0/mgmt_pso [8], \BU2/U0/pcie_ep0/mgmt_pso [7], \BU2/U0/pcie_ep0/mgmt_pso [6], \BU2/U0/pcie_ep0/mgmt_pso [5], 
\BU2/U0/pcie_ep0/mgmt_pso [4], \BU2/U0/pcie_ep0/mgmt_pso [3], \BU2/U0/pcie_ep0/mgmt_pso [2], \BU2/U0/pcie_ep0/mgmt_pso [1], 
\BU2/U0/pcie_ep0/mgmt_pso [0]}),
    .MGMTSTATSCREDIT({\BU2/U0/pcie_ep0/mgmt_stats_credit [11], \BU2/U0/pcie_ep0/mgmt_stats_credit [10], \BU2/U0/pcie_ep0/mgmt_stats_credit [9], 
\BU2/U0/pcie_ep0/mgmt_stats_credit [8], \BU2/U0/pcie_ep0/mgmt_stats_credit [7], \BU2/U0/pcie_ep0/mgmt_stats_credit [6], 
\BU2/U0/pcie_ep0/mgmt_stats_credit [5], \BU2/U0/pcie_ep0/mgmt_stats_credit [4], \BU2/U0/pcie_ep0/mgmt_stats_credit [3], 
\BU2/U0/pcie_ep0/mgmt_stats_credit [2], \BU2/U0/pcie_ep0/mgmt_stats_credit [1], \BU2/U0/pcie_ep0/mgmt_stats_credit [0]}),
    .MGMTSTATSCREDITSEL({\BU2/U0/pcie_ep0/mgmt_stats_credit_sel [6], \BU2/U0/pcie_ep0/mgmt_stats_credit_sel [5], 
\BU2/U0/pcie_ep0/mgmt_stats_credit_sel [4], \BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \BU2/U0/pcie_ep0/mgmt_stats_credit_sel [2], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 }),
    .CFGNEGOTIATEDLINKWIDTH({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .L0CFGVCID({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]
, \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .L0RXMACLINKERROR({\BU2/U0/pcie_ep0/fe_l0_rx_mac_link_error [1], \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXMACLINKERROR<0>_UNCONNECTED }),
    .L0MACNEGOTIATEDLINKWIDTH({\BU2/U0/pcie_ep0/fe_l0_mac_negotiated_link_width [3], \BU2/U0/pcie_ep0/fe_l0_mac_negotiated_link_width [2], 
\BU2/U0/pcie_ep0/fe_l0_mac_negotiated_link_width [1], \BU2/U0/pcie_ep0/fe_l0_mac_negotiated_link_width [0]}),
    .L0LTSSMSTATE({\BU2/U0/pcie_ep0/fe_l0_ltssm_state [3], \BU2/U0/pcie_ep0/fe_l0_ltssm_state [2], \BU2/U0/pcie_ep0/fe_l0_ltssm_state [1], 
\BU2/U0/pcie_ep0/fe_l0_ltssm_state [0]}),
    .L0REPLAYTIMERADJUSTMENT({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .L0ACKNAKTIMERADJUSTMENT({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .L0CFGASSTATECHANGECMD({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .L0ASTURNPOOLBITSCONSUMED({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .L0ASPORTCOUNT({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0]}),
    .L0CFGVCENABLE({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0]}),
    .L0DLLVCSTATUS({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<6>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<4>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<2>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<0>_UNCONNECTED }),
    .L0DLUPDOWN({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<7>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<5>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<3>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<1>_UNCONNECTED , \BU2/U0/pcie_ep0/pcie_blk/l0_dl_up_down [0]}),
    .L0CFGNEGOTIATEDMAXP({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .L0DLLERRORVECTOR({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLERRORVECTOR<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLERRORVECTOR<5>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLERRORVECTOR<4>_UNCONNECTED , 
\BU2/U0/pcie_ep0/fe_l0_dll_error_vector [3], \BU2/U0/pcie_ep0/fe_l0_dll_error_vector [2], \BU2/U0/pcie_ep0/fe_l0_dll_error_vector [1], 
\BU2/U0/pcie_ep0/fe_l0_dll_error_vector [0]}),
    .L0DLLASRXSTATE({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLASRXSTATE<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLASRXSTATE<0>_UNCONNECTED }),
    .L0COMPLETERID({\BU2/U0/pcie_ep0/fe_l0_completer_id [12], \BU2/U0/pcie_ep0/fe_l0_completer_id [11], \BU2/U0/pcie_ep0/fe_l0_completer_id [10], 
\BU2/U0/pcie_ep0/fe_l0_completer_id [9], \BU2/U0/pcie_ep0/fe_l0_completer_id [8], \BU2/U0/pcie_ep0/fe_l0_completer_id [7], 
\BU2/U0/pcie_ep0/fe_l0_completer_id [6], \BU2/U0/pcie_ep0/fe_l0_completer_id [5], \BU2/U0/pcie_ep0/fe_l0_completer_id [4], 
\BU2/U0/pcie_ep0/fe_l0_completer_id [3], \BU2/U0/pcie_ep0/fe_l0_completer_id [2], \BU2/U0/pcie_ep0/fe_l0_completer_id [1], 
\BU2/U0/pcie_ep0/fe_l0_completer_id [0]}),
    .L0PORTNUMBER({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0]}),
    .L0ERRMSGREQID({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<14>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<12>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<10>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<8>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<6>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<4>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<2>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<0>_UNCONNECTED }),
    .L0PACKETHEADERFROMUSER({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0]}),
    .L0MSIREQUEST0({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 }),
    .L0MULTIMSGEN0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MULTIMSGEN0<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MULTIMSGEN0<1>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MULTIMSGEN0<0>_UNCONNECTED }),
    .MAXPAYLOADSIZE({\BU2/U0/pcie_ep0/fe_max_payload_size [2], \BU2/U0/pcie_ep0/fe_max_payload_size [1], \BU2/U0/pcie_ep0/fe_max_payload_size [0]}),
    .MAXREADREQUESTSIZE({\BU2/U0/pcie_ep0/fe_max_read_request_size [2], \BU2/U0/pcie_ep0/fe_max_read_request_size [1], 
\BU2/U0/pcie_ep0/fe_max_read_request_size [0]}),
    .L0ATTENTIONINDICATORCONTROL({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ATTENTIONINDICATORCONTROL<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ATTENTIONINDICATORCONTROL<0>_UNCONNECTED }),
    .L0POWERINDICATORCONTROL({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0POWERINDICATORCONTROL<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0POWERINDICATORCONTROL<0>_UNCONNECTED }),
    .L0PWRSTATE0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRSTATE0<1>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRSTATE0<0>_UNCONNECTED 
}),
    .L0RXDLLPMTYPE({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLPMTYPE<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLPMTYPE<1>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLPMTYPE<0>_UNCONNECTED }),
    .L0TXCFGPMTYPE({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .L0PWRNEXTLINKSTATE({\BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .L0CFGL0SEXITLAT({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .L0TXTLTLPDATA({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0]}),
    .L0TXTLTLPEND({\BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .L0TXTLTLPENABLE({\BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .L0TXTLTLPLATENCY({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .L0RXDLLTLPEND({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLTLPEND<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLTLPEND<0>_UNCONNECTED }),
    .L0TXTLSBFCDATA({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]}),
    .L0RXDLLSBFCDATA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<18>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<17>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<16>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<15>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<13>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<11>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<9>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<8>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<7>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<5>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<3>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<1>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<0>_UNCONNECTED }),
    .L0TXTLFCNPOSTBYPCRED({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0]}),
    .L0TXTLFCNPOSTBYPUPDATE({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0]}),
    .L0TXDLLFCNPOSTBYPUPDATED({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<0>_UNCONNECTED }),
    .L0TXTLFCPOSTORDCRED({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0]}),
    .L0TXTLFCPOSTORDUPDATE({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0]}),
    .L0TXDLLFCPOSTORDUPDATED({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<0>_UNCONNECTED }),
    .L0TXTLFCCMPLMCCRED({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0]}),
    .L0TXTLFCCMPLMCUPDATE({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], 
\BU2/gt4_do [0]}),
    .L0TXDLLFCCMPLMCUPDATED({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<0>_UNCONNECTED }),
    .L0RXDLLFCNPOSTBYPCRED({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<19>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<18>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<17>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<16>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<8>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<0>_UNCONNECTED }),
    .L0RXDLLFCNPOSTBYPUPDATE({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<0>_UNCONNECTED }),
    .L0RXDLLFCPOSTORDCRED({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<23>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<22>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<21>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<20>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<19>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<18>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<17>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<16>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<9>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<8>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<6>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<5>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<3>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<2>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<0>_UNCONNECTED }),
    .L0RXDLLFCPOSTORDUPDATE({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<0>_UNCONNECTED }),
    .L0RXDLLFCCMPLMCCRED({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<23>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<22>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<21>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<20>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<19>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<18>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<17>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<16>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<15>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<13>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<12>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<10>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<9>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<8>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<7>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<6>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<5>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<4>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<3>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<2>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<1>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<0>_UNCONNECTED }),
    .L0RXDLLFCCMPLMCUPDATE({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<0>_UNCONNECTED }),
    .L0RXTLTLPNONINITIALIZEDVC({\BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0], \BU2/gt4_do [0]
, \BU2/gt4_do [0]}),
    .L0UCBYPFOUND({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCBYPFOUND<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCBYPFOUND<2>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCBYPFOUND<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCBYPFOUND<0>_UNCONNECTED }),
    .L0UCORDFOUND({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCORDFOUND<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCORDFOUND<2>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCORDFOUND<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCORDFOUND<0>_UNCONNECTED }),
    .L0MCFOUND({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MCFOUND<2>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MCFOUND<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MCFOUND<0>_UNCONNECTED }),
    .L0TRANSFORMEDVC({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TRANSFORMEDVC<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TRANSFORMEDVC<1>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TRANSFORMEDVC<0>_UNCONNECTED })
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_3  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_and0000 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/d_user_reset_n_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/Result [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [3])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_2  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_and0000 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/d_user_reset_n_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/Result [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [2])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_and0000 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/d_user_reset_n_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/Result [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [1])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_0  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_and0000 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/d_user_reset_n_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/Result [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [0])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/d_user_reset_n_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_7732 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk/reg_l0_ltssm_state_internal_3  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/d_user_reset_n_inv ),
    .D(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/reg_l0_ltssm_state_internal [3])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk/reg_l0_ltssm_state_internal_2  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/d_user_reset_n_inv ),
    .D(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/reg_l0_ltssm_state_internal [2])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk/reg_l0_ltssm_state_internal_1  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/d_user_reset_n_inv ),
    .D(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/reg_l0_ltssm_state_internal [1])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk/reg_l0_ltssm_state_internal_0  (
    .C(\BU2/U0/pcie_ep0/core_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/d_user_reset_n_inv ),
    .D(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/reg_l0_ltssm_state_internal [0])
  );
  VCC   \BU2/XST_VCC  (
    .P(\BU2/N1 )
  );
  GND   \BU2/XST_GND  (
    .G(\BU2/gt4_do [0])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_0_6741 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [0])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_0  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_0_6741 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_0_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_1_6740 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [1])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_1  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_1_6740 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_1_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_2_6739 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [2])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_2  (
    .A0(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A1(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_2_6739 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_2_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_3_6738 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [3])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_3  (
    .A0(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A1(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_3_6738 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_3_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_4_6737 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [4])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_4  (
    .A0(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A1(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_4_6737 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_4_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_5_6736 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [5])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_5  (
    .A0(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A1(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_5_6736 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_5_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_6_6735 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [6])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_6  (
    .A0(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A1(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_6_6735 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_6_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_7_6734 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [7])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_7  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_7_6734 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_7_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_8_6733 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [8])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_8  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_8_6733 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_8_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_9_6732 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [9])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_9  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_9_6732 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_9_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_10_6731 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [10])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_10  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_10_6731 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_10_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_11_6730 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [11])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_11  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_11_6730 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_11_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_12_6729 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [12])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_12  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [12]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_12_6729 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_12_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_13_6728 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [13])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_13  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [13]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_13_6728 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_13_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_15_6727 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [15])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_15  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [15]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_15_6727 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_15_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_16_6726 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [16])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_16  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [16]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_16_6726 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_16_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_14_6725 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [14])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_14  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [14]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_14_6725 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_14_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_17_6724 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [17])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_17  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [17]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_17_6724 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_17_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_18_6723 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [18])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_18  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [18]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_18_6723 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_18_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_19_6722 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [19])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_19  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [19]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_19_6722 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_19_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_20_6721 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [20])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_20  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [20]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_20_6721 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_20_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_21_6720 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [21])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_21  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [21]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_21_6720 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_21_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_22_6719 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [22])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_22  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [22]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_22_6719 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_22_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_23_6718 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [23])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_23  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [23]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_23_6718 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_23_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_24_6717 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [24])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_24  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [24]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_24_6717 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_24_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_25_6716 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [25])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_25  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [25]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_25_6716 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_25_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_26_6715 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [26])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_26  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [26]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_26_6715 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_26_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_27_6714 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [27])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_27  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [27]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_27_6714 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_27_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_28_6713 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [28])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_28  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [28]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_28_6713 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_28_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_29_6712 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [29])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_29  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [29]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_29_6712 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_29_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_30_6711 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [30])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_30  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [30]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_30_6711 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_30_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_32_6710 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [32])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_32  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [32]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_32_6710 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_32_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_33_6709 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [33])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_33  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [33]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_33_6709 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_33_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_31_6708 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [31])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_31  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [31]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_31_6708 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_31_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_34_6707 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [34])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_34  (
    .A0(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A1(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_34_6707 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_34_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_35_6706 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [35])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_35  (
    .A0(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A1(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_35_6706 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_35_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_36_6705 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [36])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_36  (
    .A0(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A1(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_36_6705 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_36_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_37_6704 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [37])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_37  (
    .A0(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A1(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_37_6704 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_37_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_38_6703 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [38])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_38  (
    .A0(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A1(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_38_6703 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_38_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_39_6702 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [39])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_39  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [39]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_39_6702 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_39_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_40_6701 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [40])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_40  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [40]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_40_6701 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_40_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_41_6700 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [41])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_41  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [41]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_41_6700 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_41_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_42_6699 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [42])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_42  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [42]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_42_6699 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_42_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_43_6698 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [43])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_43  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [43]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_43_6698 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_43_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_44_6697 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [44])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_44  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [44]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_44_6697 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_44_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_45_6696 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [45])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_45  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [45]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_45_6696 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_45_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_46_6695 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [46])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_46  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [46]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_46_6695 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_46_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_47_6694 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [47])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_47  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [47]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_47_6694 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_47_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_49_6693 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [49])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_49  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [49]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_49_6693 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_49_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_50  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_50_6692 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [50])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_50  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [50]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_50_6692 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_50_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_48_6691 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [48])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_48  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [48]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_48_6691 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_48_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_51  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_51_6690 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [51])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_51  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [51]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_51_6690 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_51_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_52  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_52_6689 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [52])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_52  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [52]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_52_6689 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_52_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_53  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_53_6688 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [53])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_53  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [53]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_53_6688 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_53_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_54  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_54_6687 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [54])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_54  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [54]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_54_6687 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_54_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_55  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_55_6686 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [55])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_55  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [55]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_55_6686 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_55_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_56  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_56_6685 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [56])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_56  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_56_6685 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_56_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_58  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_58_6684 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [58])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_58  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_58_6684 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_58_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_59  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_59_6683 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [59])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_59  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_59_6683 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_59_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_57  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_57_6682 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [57])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_57  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_57_6682 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_57_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_60  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_60_6681 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [60])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_60  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_60_6681 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_60_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_61  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_61_6680 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [61])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_61  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_61_6680 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_61_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_62  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_62_6679 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [62])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_62  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [62]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_62_6679 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_62_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_63  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_63_6678 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [63])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_63  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [63]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_63_6678 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_63_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_eof_nd_q_3_6677 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3])
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_eof_nd_q_3  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eof_q1_2979 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_eof_nd_q_3_6677 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_eof_nd_q_3_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_q_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_src_rdy_q_5_6676 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_q[5] )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_src_rdy_q_5  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_q[1] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_src_rdy_q_5_6676 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_src_rdy_q_5_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/lock_check_q3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/Mshreg_lock_check_q3_6675 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/lock_check_q3_6012 )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/Mshreg_lock_check_q3  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmemlock_d1a_2890 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/Mshreg_lock_check_q3_6675 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/Mshreg_lock_check_q3_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/Mshreg_eval_check_q3_6674 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_2953 )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/Mshreg_eval_check_q3  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q1_2893 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/Mshreg_eval_check_q3_6674 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/Mshreg_eval_check_q3_Q15_UNCONNECTED )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_q_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_rem_q_5_6673 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_q[5] )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_rem_q_5  (
    .A0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A1(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .CE(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_q[1] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_rem_q_5_6673 ),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_rem_q_5_Q15_UNCONNECTED )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_eof_n_mux00001_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_eof_n_mux00001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_teof_n_2151 ),
    .S(trn_tsrc_rdy_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_eof_n_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hABAAA8AAA8AAA8AA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_eof_n_mux000012  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_teof_n_2151 ),
    .I1(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I4(trn_teof_n),
    .I5(trn_tsrc_dsc_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_eof_n_mux00001 )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl_Mrom_COND_102_rom000011_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_ftl ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/add_sub_b )
  );
  RAMB36SDP_EXP #(
    .DO_REG ( 0 ),
    .INITP_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .EN_ECC_WRITE ( "FALSE" ),
    .EN_ECC_READ ( "FALSE" ),
    .EN_ECC_SCRUB ( "FALSE" ),
    .INIT ( 72'h000000000000000000 ),
    .SRVAL ( 72'h000000000000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_40 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_41 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_42 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_43 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_44 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_45 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_46 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_47 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_48 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_49 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_50 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_51 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_52 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_53 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_54 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_55 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_56 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_57 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_58 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_59 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_60 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_61 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_62 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_63 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_64 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_65 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_66 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_67 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_68 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_69 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_70 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_71 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_72 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_73 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_74 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_75 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_76 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_77 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_78 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_79 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank  (
    .RDENU(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .RDENL(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .WRENU(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .WRENL(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .SSRU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .SSRL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .RDCLKU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .RDCLKL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WRCLKU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WRCLKL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .RDRCLKU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .RDRCLKL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .REGCEU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .REGCEL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .SBITERR(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_SBITERR_UNCONNECTED ),
    .DBITERR(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_DBITERR_UNCONNECTED ),
    .DI({\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [63], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [62], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [61], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [60], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [59], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [58], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [57], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [56], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [55], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [54], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [53], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [52], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [51], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [50], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [49], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [48], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [47], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [46], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [45], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [44], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [43], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [42], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [41], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [40], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [39], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [38], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [37], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [36], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [35], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [34], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [33], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [32], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [31], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [30], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [29], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [28], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [27], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [26], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [25], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [24], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [23], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [22], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [21], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [20], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [19], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [18], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [17], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [16], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [15], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [14], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [13], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [12], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [11], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [10], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [9], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [8], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [7], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [6], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [5], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [4], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [3], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [2], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [1], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [0]}),
    .DIP({\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/_and0000 , \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_o_3242 , 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/nonposted_or_rem_6572 , 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned , \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc [3], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc [2], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc [0]}),
    .RDADDRL({NlwRenamedSig_OI_trn_rsrc_dsc_n, \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [8], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [7], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [6], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [5], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [4], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [3], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [2], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [0], 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_RDADDRL<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_RDADDRL<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_RDADDRL<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_RDADDRL<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_RDADDRL<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_RDADDRL<0>_UNCONNECTED }),
    .RDADDRU({\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [8], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [7], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [6], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [5], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [4], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [3], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [2], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [0], 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_RDADDRU<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_RDADDRU<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_RDADDRU<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_RDADDRU<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_RDADDRU<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_RDADDRU<0>_UNCONNECTED }),
    .WRADDRL({NlwRenamedSig_OI_trn_rsrc_dsc_n, \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [8], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [7], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [6], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [5], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [4], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [3], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [2], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [0], 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_WRADDRL<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_WRADDRL<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_WRADDRL<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_WRADDRL<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_WRADDRL<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_WRADDRL<0>_UNCONNECTED }),
    .WRADDRU({\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [8], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [7], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [6], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [5], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [4], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [3], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [2], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [0], 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_WRADDRU<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_WRADDRU<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_WRADDRU<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_WRADDRU<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_WRADDRU<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_WRADDRU<0>_UNCONNECTED }),
    .WEU({\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int , 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int , 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int , 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int , 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int , 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int , 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int , 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int }),
    .WEL({\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int , 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int , 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int , 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int , 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int , 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int , 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int , 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int }),
    .DO({\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [63], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [62], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [61], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [60], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [59], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [58], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [57], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [56], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [55], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [54], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [53], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [52], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [51], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [50], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [49], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [48], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [47], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [46], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [45], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [44], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [43], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [42], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [41], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [40], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [39], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [38], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [37], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [36], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [35], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [34], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [33], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [32], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [31], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [30], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [29], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [28], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [27], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [26], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [25], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [24], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [23], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [22], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [21], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [20], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [19], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [18], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [17], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [16], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [15], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [14], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [13], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [12], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [11], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [10], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [9], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [8], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [7], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [6], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [5], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [4], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [3], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [2], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [0]}),
    .DOP({\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [71], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [70], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [69], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [68], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [67], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [66], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [65], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [64]}),
    .ECCPARITY({\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_ECCPARITY<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_ECCPARITY<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_ECCPARITY<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_ECCPARITY<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_ECCPARITY<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_ECCPARITY<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_ECCPARITY<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mram_regBank_ECCPARITY<0>_UNCONNECTED })
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mcount_data_count_int_xor<0>11_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Result [0])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_bq_pktcnt_xor<0>11_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<0>1 )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mcount_data_count_m1_xor<0>11_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Result<0>1 )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_or000011_INV_0  (
    .I(NlwRenamedSig_OI_cfg_rd_wr_done_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_or00001 )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_masterdataparityerror_or000011_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_err_wr_ep_n_6320 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_masterdataparityerror_or00001 )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/final_xfer1_INV_0  (
    .I(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/final_xfer )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_eof_n1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_4915 ),
    .O(\BU2/U0/pcie_ep0/llk_tx_eof_n )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_enable_n_not00011_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q3_4918 ),
    .O(\BU2/U0/pcie_ep0/llk_tx_enable_n [0])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_src_dsc_n1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q3_4984 ),
    .O(\BU2/U0/pcie_ep0/llk_tx_src_dsc_n )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_sof_n1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q3_4987 ),
    .O(\BU2/U0/pcie_ep0/llk_tx_sof_n )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q1_inv1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q1_2893 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q1_inv )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_credit_limited_inv1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_5597 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_credit_limited_inv )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/pd_credit_limited_inv1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_5595 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/pd_credit_limited_inv )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_inv1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_inv )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_inv1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_inv )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr_cmp_lt00001_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr_cmp_lt0000 )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_inv1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_2998 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_inv )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst_not00041_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst_not0004 )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/pwr_interface/cfg_pm_wake_n_inv1_INV_0  (
    .I(cfg_pm_wake_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/pwr_interface/cfg_pm_wake_n_inv )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/cfg_interrupt_rdy_n1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/intr_rdy ),
    .O(cfg_interrupt_rdy_n)
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/trn_lnk_up_n1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/llk_tc_status_reg_2326 ),
    .O(NlwRenamedSig_OI_trn_lnk_up_n)
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_rbar_hit_n<0>1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [0]),
    .O(trn_rbar_hit_n_9[0])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_rbar_hit_n<1>1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [1]),
    .O(trn_rbar_hit_n_9[1])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_rbar_hit_n<2>1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [2]),
    .O(trn_rbar_hit_n_9[2])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_rbar_hit_n<3>1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [3]),
    .O(trn_rbar_hit_n_9[3])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_rbar_hit_n<4>1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [4]),
    .O(trn_rbar_hit_n_9[4])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_rbar_hit_n<5>1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [5]),
    .O(trn_rbar_hit_n_9[5])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_rbar_hit_n<6>1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [6]),
    .O(trn_rbar_hit_n_9[6])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_reof_n1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_3982 ),
    .O(trn_reof_n)
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_rerrfwd_n1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rerrfwd_6427 ),
    .O(trn_rerrfwd_n)
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_rrem_n<3>1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem[0] ),
    .O(\NlwRenamedSignal_trn_rrem_n[0] )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_rrem_n<7>1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem[4] ),
    .O(\NlwRenamedSignal_trn_rrem_n[4] )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_rsof_n1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_6019 ),
    .O(trn_rsof_n)
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_rsrc_rdy_n1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .O(trn_rsrc_rdy_n)
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/Mcount_wait_cntr_xor<0>11_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/Result [0])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/Madd_reg_cfg_rp_add0000_xor<0>11_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp_add0000 [0])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/Madd_reg_cfg_wp_add0000_xor<0>11_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp_add0000 [0])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/Madd_reg_cmt_rp_add0000_xor<0>11_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp_add0000 [0])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/Madd_reg_cmt_wp_add0000_xor<0>11_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp_add0000 [0])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mcount_poll_dwaddr_cntr_xor<0>11_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Result [0])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_wr_done_n_not00011_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_wr_done_n_not0001 )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Mcount_cal_addr_xor<0>11_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result [0])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Mcount_initial_header_read_cntr_xor<0>11_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<0>2 )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_4_cmp_lt00001_INV_0  (
    .I(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_4_cmp_lt0000 )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_not00011_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/afull_3547 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_not0001 )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_p_o_not00011_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/np_o_2408 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_p_o_not0001 )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst_not00031_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_valid_n_d [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst_not0003 )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_trn_pfc_cplh_cl_plus1_add0000_xor<0>11_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_add0000 [0])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof_mux00001_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change_5140 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof_mux0000 )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_buf_not00011_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_dsc_n_4060 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_buf_not0001 )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_buf_not00011_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_4062 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_buf_not0001 )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_buf_not00011_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit_4058 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_buf_not0001 )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not00031_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_4064 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0003 )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/rx_err_tlp_ur_lock_n1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_lock_o_3293 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/rx_err_tlp_ur_lock_n )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/transactions_pending1_INV_0  (
    .I(cfg_trn_pending_n),
    .O(\BU2/U0/pcie_ep0/fe_l0_transactions_pending )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectedcorrectable_not00011_INV_0  (
    .I(cfg_err_cor_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectedcorrectable_not0001 )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst_not00011_INV_0  (
    .I(trn_rnp_ok_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst_not0001 )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rst_n_inv1_INV_0  (
    .I(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv )
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut<9>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [9])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut<10>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [10])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut<11>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [11])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut<9>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [9])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut<8>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [8])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut<7>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [7])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut<6>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [6])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut<5>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [5])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut<4>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [4])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut<3>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [3])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut<2>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [2])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut<1>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [1])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_lut<0>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_lut [0])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut<0>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [0])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut<1>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [1])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut<3>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [3])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut<4>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [4])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut<5>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [5])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut<6>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [6])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut<7>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [7])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut<8>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [8])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut<9>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [9])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut<10>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [10])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut<11>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [11])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_lut<0>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_lut [0])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_lut<0>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_lut [0])
  );
  INV   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_lut<0>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_lut [0])
  );
  LUT3 #(
    .INIT ( 8'h08 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0007_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld_2796 ),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N800 )
  );
  LUT6 #(
    .INIT ( 64'h0000800008088808 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0007_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld_2796 ),
    .I2(\BU2/U0/pcie_ep0/llk_rx_preferred_type [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_3973 ),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [0]),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N799 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0007  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N799 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N800 ),
    .S(\BU2/U0/pcie_ep0/llk_rx_preferred_type [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0007_2711 )
  );
  LUT5 #(
    .INIT ( 32'hFAC8C8C8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or0000213_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpls_buffered [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_4349 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or0000150_6412 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N798 )
  );
  LUT6 #(
    .INIT ( 64'h00C0008000800080 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or0000213_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_4349 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/len_eq1_q2_5157 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/pd_credits_near_gte_far_4912 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2 [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N797 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or0000213  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N797 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N798 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or0000 )
  );
  LUT5 #(
    .INIT ( 32'hF6D4B290 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_52_mux0000_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [12]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N796 )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_52_mux0000_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [52]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N795 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_52_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N795 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N796 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_52_mux0000_2174 )
  );
  LUT5 #(
    .INIT ( 32'hF6D4B290 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_53_mux0000_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [13]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N794 )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_53_mux0000_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [53]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N793 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_53_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N793 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N794 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_53_mux0000_2172 )
  );
  LUT5 #(
    .INIT ( 32'hF6D4B290 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_54_mux0000_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [14]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N792 )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_54_mux0000_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [54]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N791 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_54_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N791 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N792 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_54_mux0000_2164 )
  );
  LUT5 #(
    .INIT ( 32'hF6D4B290 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_56_mux0000_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N790 )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_56_mux0000_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [56]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N789 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_56_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N789 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N790 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_56_mux0000_2166 )
  );
  LUT5 #(
    .INIT ( 32'hF6D4B290 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_57_mux0000_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N788 )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_57_mux0000_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [57]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N787 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_57_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N787 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N788 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_57_mux0000_2158 )
  );
  LUT5 #(
    .INIT ( 32'hF6D4B290 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_58_mux0000_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N786 )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_58_mux0000_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [58]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N785 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_58_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N785 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N786 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_58_mux0000_2162 )
  );
  LUT5 #(
    .INIT ( 32'hF6D4B290 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_59_mux0000_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N784 )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_59_mux0000_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [59]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N783 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_59_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N783 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N784 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_59_mux0000_2160 )
  );
  LUT5 #(
    .INIT ( 32'hF6D4B290 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_60_mux0000_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N782 )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_60_mux0000_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [60]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N781 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_60_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N781 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N782 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_60_mux0000_2152 )
  );
  LUT5 #(
    .INIT ( 32'hF6D4B290 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_61_mux0000_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N780 )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_61_mux0000_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [61]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N779 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_61_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N779 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N780 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_61_mux0000_2156 )
  );
  LUT5 #(
    .INIT ( 32'hF6D4B290 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_62_mux0000_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N778 )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_62_mux0000_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [62]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N777 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_62_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N777 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N778 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_62_mux0000_2154 )
  );
  LUT4 #(
    .INIT ( 16'hFF08 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2-In_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N776 )
  );
  LUT4 #(
    .INIT ( 16'h0100 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2-In_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/reg_req_pkt_tx_2295 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N775 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2-In  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N775 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N776 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2-In_2305 )
  );
  LUT6 #(
    .INIT ( 64'hAA9AAAAAAAAAA6AA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count_mux0000<3>1_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_drain_np_3966 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_discard_np_3962 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N774 )
  );
  LUT6 #(
    .INIT ( 64'hA9A9AAA9AAA9AAAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count_mux0000<3>1_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_discard_np_3962 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_drain_np_3966 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N773 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N773 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N774 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_np_req ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count_mux0000 [3])
  );
  LUT5 #(
    .INIT ( 32'hFF80FFAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_or_eof_q2_only_mux0001114_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_5008 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_4064 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N703 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_4062 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N772 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFCAAAAAAB8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_or_eof_q2_only_mux0001114_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_5008 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_or_eof_q2_only_mux00014_6304 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q2_only_5136 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N771 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_or_eof_q2_only_mux0001114  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N771 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N772 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_or_eof_q2_only_mux0001 )
  );
  LUT5 #(
    .INIT ( 32'h8CCC0444 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q2_only_mux0000_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_5008 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_5239 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_5235 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_4064 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N770 )
  );
  LUT5 #(
    .INIT ( 32'hAEA2A2A2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q2_only_mux0000_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q2_only_5136 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q2_5009 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_4064 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N769 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q2_only_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N769 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N770 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q2_only_mux0000_5135 )
  );
  LUT5 #(
    .INIT ( 32'h00000008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_tc0_or0000_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N768 )
  );
  LUT6 #(
    .INIT ( 64'h0000001000260036 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_tc0_or0000_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [62]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N767 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_tc0_or0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N767 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N768 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_tc0_or0000_2936 )
  );
  LUT6 #(
    .INIT ( 64'hAAFFAAFEFFE7FFE2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fulltype_mux00001_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N766 )
  );
  LUT6 #(
    .INIT ( 64'hFF76FF76EF72EF62 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fulltype_mux00001_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N765 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fulltype_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N766 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fulltype_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'hFDEC3120 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/A31  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/Mmux_Q_6_5779 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/Mmux_Q_7_5784 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/Mmux_Q_6_f7_6529 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_tag_out [1])
  );
  LUT5 #(
    .INIT ( 32'h6CC93CCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mcount_data_count_int_xor<2>111  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Result [2])
  );
  LUT6 #(
    .INIT ( 64'hFFFFFF13FFFFFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/afull_not000111  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_write_pkt_in_progress_reg_4053 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_3246 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/full_6405 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/N11 )
  );
  LUT5 #(
    .INIT ( 32'h02000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/full_6405 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_3246 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr_not0001 )
  );
  LUT6 #(
    .INIT ( 64'h8888888888787878 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/Mrom_COND_103_rom0000111  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_2283 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplu_2287 ),
    .I2(cfg_err_posted_n),
    .I3(cfg_err_ur_n),
    .I4(cfg_err_cpl_abort_n),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/Mrom_COND_103_rom00001 )
  );
  LUT6 #(
    .INIT ( 64'h0444FFFFFFFFFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/Mrom_COND_103_rom000012  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [2]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_ur_n),
    .I3(cfg_err_cpl_abort_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplu_2287 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_2283 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/Mrom_COND_103_rom0000 )
  );
  LUT6 #(
    .INIT ( 64'h3210321032103232 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_4335 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N12 ),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_tsrc_rdy_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_not0001 )
  );
  LUT5 #(
    .INIT ( 32'h00030002 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_en_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_6020 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwrw ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I4(cfg_rd_en_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_en_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'h1100110111001000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000<10>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(cfg_rd_en_n),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_6020 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [10])
  );
  LUT6 #(
    .INIT ( 64'h1100110111001000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(cfg_rd_en_n),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_6020 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [4])
  );
  LUT6 #(
    .INIT ( 64'h1100110111001000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(cfg_rd_en_n),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_6020 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [6])
  );
  LUT6 #(
    .INIT ( 64'h1100110111001000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000<8>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(cfg_rd_en_n),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_6020 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [8])
  );
  LUT4 #(
    .INIT ( 16'h040C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_posted_and00001  (
    .I0(cfg_err_cpl_abort_n),
    .I1(cfg_err_posted_n),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [2]),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_posted )
  );
  LUT6 #(
    .INIT ( 64'hFFFF1011FFFFFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_not00011  (
    .I0(trn_tsrc_rdy_n),
    .I1(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_in_pkt_4341 ),
    .I3(trn_tsof_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N12 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_not0001 )
  );
  LUT6 #(
    .INIT ( 64'h87788778F00F8778 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_1402 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_inc_dec_b_1400 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_1320 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_1399 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000 [3])
  );
  LUT6 #(
    .INIT ( 64'h8888FF888080F080 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_1381 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b_1379 ),
    .I2(\NlwRenamedSig_OI_cfg_dcommand[2] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_1377 ),
    .I5(\NlwRenamedSig_OI_cfg_command[8] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000 [0])
  );
  LUT6 #(
    .INIT ( 64'h8888FF888080F080 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_1381 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b_1379 ),
    .I2(\NlwRenamedSig_OI_cfg_dcommand[2] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_1377 ),
    .I5(\NlwRenamedSig_OI_cfg_command[8] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000 [1])
  );
  LUT6 #(
    .INIT ( 64'h8888FF888080F080 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_1381 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b_1379 ),
    .I2(\NlwRenamedSig_OI_cfg_dcommand[2] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_1377 ),
    .I5(\NlwRenamedSig_OI_cfg_command[8] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000 [2])
  );
  LUT6 #(
    .INIT ( 64'h8888FF888080F080 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_1381 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b_1379 ),
    .I2(\NlwRenamedSig_OI_cfg_dcommand[2] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_1377 ),
    .I5(\NlwRenamedSig_OI_cfg_command[8] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000 [3])
  );
  LUT6 #(
    .INIT ( 64'h00C0008000800080 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_write_pkt_in_progress_reg_4053 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_o_3242 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_3246 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_and0000 )
  );
  LUT6 #(
    .INIT ( 64'hA0808080AA888888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_write_pkt_in_progress_reg_4053 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_3246 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/full_6405 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr_not0001 )
  );
  LUT6 #(
    .INIT ( 64'h6000666660006000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Madd_AUX_99_addsub0000_cy<0>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_1320 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_1402 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_inc_dec_b_1400 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_1399 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Madd_AUX_99_addsub0000_cy[0] )
  );
  LUT6 #(
    .INIT ( 64'h8000800080000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_td_q2_credits_add0000_cy<3>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [34]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [36]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [35]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [37]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [33]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [32]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_td_q2_credits_add0000_cy [3])
  );
  LUT6 #(
    .INIT ( 64'hAAAA5566AAAA999A ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Madd_cur_bytes_missing_addsub0000_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [7]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing_addsub0000 [1])
  );
  LUT5 #(
    .INIT ( 32'h00008000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned_reg_mux00002  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [46]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_o_3242 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned_reg_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rem_n_mux00001  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_trem_n [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_trem_n_7[0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rem_n_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_sof_n_mux00001  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsof_n_2149 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_tsof_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_sof_n_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<0>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [0])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<10>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [10]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [10])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<11>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [11]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [11])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<12>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [12]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[12]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [12])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<13>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [13]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[13]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [13])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<14>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [14]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[14]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [14])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<15>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [15]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [15])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<16>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [16]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [16])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<17>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [17]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[17]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [17])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<18>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [18]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [18])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<19>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [19]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [19])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<1>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [1])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<20>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [20]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [20])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<21>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [21]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [21])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<22>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [22]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [22])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<23>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [23]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [23])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<24>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [24]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [24])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<25>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [25]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [25])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<26>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [26]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [26])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<27>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [27]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [27])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<28>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [28]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [28])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<29>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [29]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [29])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<2>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [2])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<30>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [30]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [30])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<31>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [31]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [31])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<32>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [32]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[32]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [32])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<33>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [33]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[33]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [33])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<34>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [34]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[34]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [34])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<35>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [35]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[35]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [35])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<36>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [36]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[36]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [36])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<37>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [37]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[37]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [37])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<38>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [38]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[38]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [38])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<39>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [39]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[39]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [39])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<3>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [3])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<40>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [40]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[40]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [40])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<41>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [41]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[41]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [41])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<42>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [42]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[42]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [42])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<43>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [43]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[43]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [43])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<44>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [44]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[44]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [44])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<45>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [45]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[45]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [45])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<46>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [46]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[46]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [46])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<47>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [47]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[47]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [47])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<48>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [48]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[48]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [48])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<49>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [49]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[49]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [49])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<4>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [4])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<50>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [50]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[50]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [50])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<51>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [51]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[51]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [51])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<52>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [52]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[52]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [52])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<53>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [53]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[53]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [53])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<54>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [54]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[54]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [54])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<55>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [55]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[55]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [55])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<56>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [56]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[56]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [56])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<57>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [57]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[57]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [57])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<58>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [58]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[58]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [58])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<59>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [59]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[59]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [59])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<5>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [5])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<60>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [60]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[60]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [60])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<61>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [61]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[61]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [61])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<62>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [62]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[62]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [62])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<63>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [63]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[63]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [63])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<6>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [6])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<7>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [7])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<8>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [8]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [8])
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<9>1  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [9]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(trn_td_6[9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [9])
  );
  LUT5 #(
    .INIT ( 32'hFFFFFFEA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_second_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_2814 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_third_2785 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_second_2787 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_second_not0001 )
  );
  LUT5 #(
    .INIT ( 32'h8C8CFFAF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_mux0000_SW3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [70]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pkt_avail_3952 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_6092 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N753 )
  );
  LUT4 #(
    .INIT ( 16'h2AAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [8])
  );
  LUT4 #(
    .INIT ( 16'h2AAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [7])
  );
  LUT4 #(
    .INIT ( 16'h2AAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [6])
  );
  LUT4 #(
    .INIT ( 16'h2AAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [5])
  );
  LUT3 #(
    .INIT ( 8'h7F ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/mark_addr_inv1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/mark_addr_inv )
  );
  LUT3 #(
    .INIT ( 8'h80 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned_reg_mux000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0000 )
  );
  LUT6 #(
    .INIT ( 64'hFDFD0000FD000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000308  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[2] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[1] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N5 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N763 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000 )
  );
  LUT5 #(
    .INIT ( 32'hFBBBBBBB ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000308_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000253_6546 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and000084_6566 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000177_6567 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N763 )
  );
  LUT6 #(
    .INIT ( 64'hFFF50000CCC40000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000308  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N5 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N761 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000 )
  );
  LUT5 #(
    .INIT ( 32'hFBBBBBBB ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000308_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000253_6544 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and000084_6564 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000177_6565 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N761 )
  );
  LUT6 #(
    .INIT ( 64'hABAB23ABABAB01AB ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_trn_in_progress ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/N739 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [70]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pkt_avail_3952 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_mux0000_6424 )
  );
  LUT6 #(
    .INIT ( 64'h33233222FFFFFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_or0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_in_pkt_4338 ),
    .I2(trn_tsrc_rdy_n),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_in_pkt_4341 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N759 ),
    .I5(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_or0000_4343 )
  );
  LUT5 #(
    .INIT ( 32'hAA80AAC0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_or0000_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_in_pkt_4341 ),
    .I1(trn_teof_n),
    .I2(trn_tsrc_dsc_n),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsof_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N759 )
  );
  LUT5 #(
    .INIT ( 32'h00201131 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_posted_avail_mux0000_3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_3973 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N757 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N729 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_posted_avail_mux0000_3_6531 )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_posted_avail_mux0000_3_SW1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [1]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [5]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N757 )
  );
  LUT5 #(
    .INIT ( 32'h00201131 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_posted_avail_mux0000_4  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_3973 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N755 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N727 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_posted_avail_mux0000_4_6530 )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_posted_avail_mux0000_4_SW1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [1]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [1]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N755 )
  );
  LUT6 #(
    .INIT ( 64'h28827DD77DD72882 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_1320 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Madd_AUX_99_addsub0000_cy[0] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Msub__AUX_100_cy[0] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Msub__AUX_100_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000 [2])
  );
  LUT6 #(
    .INIT ( 64'h0010445401114555 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_trn_in_progress ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N416 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N418 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N753 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_mux0000_6421 )
  );
  LUT6 #(
    .INIT ( 64'h4C4C4C4C4C4C4CEC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/nonposted_or_rem  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_o_3244 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [60]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [59]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N84 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/nonposted_or_rem_6572 )
  );
  LUT4 #(
    .INIT ( 16'hFF80 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [46]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned_reg_3976 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<0>1  (
    .I0(cfg_err_tlp_cpl_header_17[0]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[0] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<10>1  (
    .I0(cfg_err_tlp_cpl_header_17[10]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[10] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<11>1  (
    .I0(cfg_err_tlp_cpl_header_17[11]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[11] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<12>1  (
    .I0(cfg_err_tlp_cpl_header_17[12]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[12] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<13>1  (
    .I0(cfg_err_tlp_cpl_header_17[13]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[13] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<14>1  (
    .I0(cfg_err_tlp_cpl_header_17[14]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[14] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<15>1  (
    .I0(cfg_err_tlp_cpl_header_17[15]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[15] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<16>1  (
    .I0(cfg_err_tlp_cpl_header_17[16]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[16] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<17>1  (
    .I0(cfg_err_tlp_cpl_header_17[17]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[17] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<18>1  (
    .I0(cfg_err_tlp_cpl_header_17[18]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[18] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<19>1  (
    .I0(cfg_err_tlp_cpl_header_17[19]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[19] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<1>1  (
    .I0(cfg_err_tlp_cpl_header_17[1]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[1] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<20>1  (
    .I0(cfg_err_tlp_cpl_header_17[20]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[20] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<21>1  (
    .I0(cfg_err_tlp_cpl_header_17[21]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[21] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<22>1  (
    .I0(cfg_err_tlp_cpl_header_17[22]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[22] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<23>1  (
    .I0(cfg_err_tlp_cpl_header_17[23]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[23] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<24>1  (
    .I0(cfg_err_tlp_cpl_header_17[24]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[24] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<25>1  (
    .I0(cfg_err_tlp_cpl_header_17[25]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[25] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<26>1  (
    .I0(cfg_err_tlp_cpl_header_17[26]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[26] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<27>1  (
    .I0(cfg_err_tlp_cpl_header_17[27]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[27] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<28>1  (
    .I0(cfg_err_tlp_cpl_header_17[28]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[28] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<29>1  (
    .I0(cfg_err_tlp_cpl_header_17[29]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[29] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<2>1  (
    .I0(cfg_err_tlp_cpl_header_17[2]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[2] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<30>1  (
    .I0(cfg_err_tlp_cpl_header_17[30]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[30] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<31>1  (
    .I0(cfg_err_tlp_cpl_header_17[31]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[31] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<32>1  (
    .I0(cfg_err_tlp_cpl_header_17[32]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[32] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<33>1  (
    .I0(cfg_err_tlp_cpl_header_17[33]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[33] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<34>1  (
    .I0(cfg_err_tlp_cpl_header_17[34]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[34] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<35>1  (
    .I0(cfg_err_tlp_cpl_header_17[35]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[35] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<36>1  (
    .I0(cfg_err_tlp_cpl_header_17[36]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[36] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<37>1  (
    .I0(cfg_err_tlp_cpl_header_17[37]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[37] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<38>1  (
    .I0(cfg_err_tlp_cpl_header_17[38]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[38] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<39>1  (
    .I0(cfg_err_tlp_cpl_header_17[39]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[39] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<3>1  (
    .I0(cfg_err_tlp_cpl_header_17[3]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[3] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<40>1  (
    .I0(cfg_err_tlp_cpl_header_17[40]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[40] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<41>1  (
    .I0(cfg_err_tlp_cpl_header_17[41]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[41] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<42>1  (
    .I0(cfg_err_tlp_cpl_header_17[42]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[42] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<43>1  (
    .I0(cfg_err_tlp_cpl_header_17[43]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[43] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<44>1  (
    .I0(cfg_err_tlp_cpl_header_17[44]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[44] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<45>1  (
    .I0(cfg_err_tlp_cpl_header_17[45]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[45] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<46>1  (
    .I0(cfg_err_tlp_cpl_header_17[46]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[46] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<47>1  (
    .I0(cfg_err_tlp_cpl_header_17[47]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[47] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<49>1  (
    .I0(cfg_err_locked_n),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[49] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<4>1  (
    .I0(cfg_err_tlp_cpl_header_17[4]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[4] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<5>1  (
    .I0(cfg_err_tlp_cpl_header_17[5]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[5] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<6>1  (
    .I0(cfg_err_tlp_cpl_header_17[6]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[6] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<7>1  (
    .I0(cfg_err_tlp_cpl_header_17[7]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[7] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<8>1  (
    .I0(cfg_err_tlp_cpl_header_17[8]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[8] )
  );
  LUT4 #(
    .INIT ( 16'h0888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<9>1  (
    .I0(cfg_err_tlp_cpl_header_17[9]),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[9] )
  );
  LUT5 #(
    .INIT ( 32'hFFFFFFEA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or000044  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or00004_6063 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit_nc_2663 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_eq_raddr_2625 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or000019_6064 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or000030_6065 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or0000 )
  );
  LUT6 #(
    .INIT ( 64'h3333222200300020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I2(trn_tsof_n),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_in_pkt_4341 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N7 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'h0000000300000002 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not00011  (
    .I0(cfg_rd_en_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wren_or0000 ),
    .I2(\BU2/U0/pcie_ep0/mgmt_rden ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg1_1780 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_1700 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_6020 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not0001 )
  );
  LUT6 #(
    .INIT ( 64'h0C4CCCCC0C08CC88 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_only_mux000047_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_only_mux000055_6305 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_5239 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_5235 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_4064 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N522 )
  );
  LUT6 #(
    .INIT ( 64'h2222222200020000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_mux00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_5239 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'h44444454 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_5239 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_not0001 )
  );
  LUT5 #(
    .INIT ( 32'h65555559 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000<1>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_1320 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N126 )
  );
  LUT6 #(
    .INIT ( 64'hFFFCFFFDFFFCFFF8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000<5>1  (
    .I0(cfg_rd_en_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_6020 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [5])
  );
  LUT6 #(
    .INIT ( 64'hFFFCFFFDFFFCFFF8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000<9>1  (
    .I0(cfg_rd_en_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_6020 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [9])
  );
  LUT6 #(
    .INIT ( 64'h55FF103010301030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre_and0003 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/N440 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<0>1_6384 )
  );
  LUT6 #(
    .INIT ( 64'h33C32282CCC38882 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000<2>1  (
    .I0(\NlwRenamedSig_OI_cfg_command[8] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_99_addsub0000_lut [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Msub__AUX_100_cy[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_inc_dec_b_1378 ),
    .I4(\NlwRenamedSig_OI_cfg_dcommand[2] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_99_addsub0000_cy[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000 [2])
  );
  LUT6 #(
    .INIT ( 64'h54FFFFFF10FFFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_3982 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N9 ),
    .I3(trn_rdst_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_empty_3307 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_not0001 )
  );
  LUT6 #(
    .INIT ( 64'h000D0008D0DD8088 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_enable_inv1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_6_f7_6218 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_tag_out [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_5597 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_5_f7_6217 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_5595 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_enable_inv )
  );
  LUT6 #(
    .INIT ( 64'h2A802A8000AA2A80 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000<3>1  (
    .I0(\NlwRenamedSig_OI_cfg_dcommand[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_1423 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_1421 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_num [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_1420 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000 [3])
  );
  LUT4 #(
    .INIT ( 16'h3C28 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000<3>1  (
    .I0(\NlwRenamedSig_OI_cfg_dcommand[2] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_ftl_num [0]),
    .I3(\NlwRenamedSig_OI_cfg_command[8] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000 [3])
  );
  LUT6 #(
    .INIT ( 64'h2000200020002020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not00011  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N12 ),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_tsrc_rdy_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 )
  );
  LUT3 #(
    .INIT ( 8'hFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_not00011  (
    .I0(\BU2/U0/pcie_ep0/fe_l0_stats_cfg_transmitted ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_chan_space_cpl_empty_5131 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered_11_d_5076 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_not0001 )
  );
  LUT5 #(
    .INIT ( 32'h62222220 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_99_addsub0000_cy<2>111  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_1323 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_99_addsub0000_cy[2] )
  );
  LUT5 #(
    .INIT ( 32'h62222220 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Madd_AUX_99_addsub0000_cy<2>111  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_1320 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Madd_AUX_99_addsub0000_cy[2] )
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_chan_space_cpl_empty_5131 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_sub0000 [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered_11_d_5076 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [0])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut<11>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_chan_space_cpl_empty_5131 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_sub0000 [11]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered_11_d_5076 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [11])
  );
  LUT6 #(
    .INIT ( 64'h000A000A000A0008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux0000310  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_int [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_2768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_int [0]),
    .I3(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_chosen_2841 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/force_streaming_2838 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 )
  );
  LUT6 #(
    .INIT ( 64'hFFFF5051FFFF5040 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I1(cfg_rd_en_n),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_6020 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [7])
  );
  LUT3 #(
    .INIT ( 8'hA8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wren_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwrw ),
    .I1(cfg_rd_en_n),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_6020 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wren_mux0000 )
  );
  LUT3 #(
    .INIT ( 8'h1F ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_or00001  (
    .I0(cfg_rd_en_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_6020 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwrw ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rden_not0001_inv )
  );
  LUT6 #(
    .INIT ( 64'hCDC8C8C8C8C8C8C8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux000086  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_3207 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [32]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux000039_6172 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux000048_6173 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hBBAB1101BAAA1000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<21>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[53]),
    .I4(\BU2/U0/pcie_ep0/mgmt_pso [6]),
    .I5(cfg_dsn_20[21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [21])
  );
  LUT6 #(
    .INIT ( 64'hBBAB1101BAAA1000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<18>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[50]),
    .I4(\BU2/U0/pcie_ep0/mgmt_pso [8]),
    .I5(cfg_dsn_20[18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [18])
  );
  LUT6 #(
    .INIT ( 64'hBBAB1101BAAA1000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<17>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[49]),
    .I4(\BU2/U0/pcie_ep0/mgmt_pso [9]),
    .I5(cfg_dsn_20[17]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [17])
  );
  LUT5 #(
    .INIT ( 32'hEF10EE11 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_not00021  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/full_3299 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress_reg_4050 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N21 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_not0002 )
  );
  LUT6 #(
    .INIT ( 64'hF0F2F0D0F0F7F080 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_6_f7_6220 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<11> ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_5369 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_seq_out [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_5_f7_6219 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_mux0000 [2])
  );
  LUT6 #(
    .INIT ( 64'hF0F2F0D0F0F7F080 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_6_f7_6220 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<11> ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_5369 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_seq_out [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_5_f7_6219 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_mux0000 [3])
  );
  LUT6 #(
    .INIT ( 64'hF0F2F0D0F0F7F080 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_6_f7_6220 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<11> ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_5369 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_seq_out [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_5_f7_6219 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_mux0000 [4])
  );
  LUT6 #(
    .INIT ( 64'hF0F2F0D0F0F7F080 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_6_f7_6220 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<11> ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_5369 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_seq_out [5]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_5_f7_6219 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_mux0000 [5])
  );
  LUT6 #(
    .INIT ( 64'hF0F2F0D0F0F7F080 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_6_f7_6220 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<11> ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_5369 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_seq_out [6]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_5_f7_6219 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_mux0000 [6])
  );
  LUT5 #(
    .INIT ( 32'h02000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_min_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/packet_ip_3257 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_eof_n_d_2330 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N10 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_min_mux0000_2913 )
  );
  LUT6 #(
    .INIT ( 64'hC8C8C8CACACACACA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/trn_tdst_rdy_n_or00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_4335 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N7 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/trn_tdst_rdy_n_or0001 )
  );
  LUT5 #(
    .INIT ( 32'hFFFFF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_pre11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N42 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_pre1 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF7FFFFF7F7F7 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_not00011  (
    .I0(trn_rdst_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_3982 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_empty_3307 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N9 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_not0001 )
  );
  LUT3 #(
    .INIT ( 8'h96 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_cpl_in_count_add0000_Madd_xor<0>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [0]),
    .I1(\BU2/U0/pcie_ep0/fe_l0_stats_cfg_transmitted ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count_and0000_6419 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count_add0000 [0])
  );
  LUT6 #(
    .INIT ( 64'h6A6A6AAA6AAAAAAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_cpl_in_count_add0000_Madd_xor<3>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [0]),
    .I4(\BU2/U0/pcie_ep0/fe_l0_stats_cfg_transmitted ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count_and0000_6419 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count_add0000 [3])
  );
  LUT5 #(
    .INIT ( 32'h666C6CCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_cpl_in_count_add0000_Madd_xor<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [0]),
    .I3(\BU2/U0/pcie_ep0/fe_l0_stats_cfg_transmitted ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count_and0000_6419 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count_add0000 [2])
  );
  LUT4 #(
    .INIT ( 16'h566A ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_cpl_in_count_add0000_Madd_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [0]),
    .I2(\BU2/U0/pcie_ep0/fe_l0_stats_cfg_transmitted ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count_and0000_6419 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count_add0000 [1])
  );
  LUT6 #(
    .INIT ( 64'h5ADE5A5A5A125A5A ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_addsub0000 [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [6])
  );
  LUT6 #(
    .INIT ( 64'h5ADE5A5A5A125A5A ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_addsub0000 [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [7])
  );
  LUT6 #(
    .INIT ( 64'h5ADE5A5A5A125A5A ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [8]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_addsub0000 [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [8])
  );
  LUT6 #(
    .INIT ( 64'h5ADE5A5A5A125A5A ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut<9>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [9]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [9]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_addsub0000 [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [9])
  );
  LUT6 #(
    .INIT ( 64'h5ADE5A5A5A125A5A ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut<10>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [10]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_addsub0000 [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [10])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [0])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<10>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [10]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [10])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<11>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [11]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [11])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<12>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [12]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [12]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [12])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<13>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [13]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [13]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [13])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<14>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [14]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [14]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [14])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<15>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [15]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [15])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<16>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [16]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [16])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<17>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [17]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [17]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [17])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<18>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [18]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [18])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<19>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [19]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [19])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [1])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<20>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [20]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [20])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<21>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [21]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [21])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<22>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [22]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [22])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<23>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [23]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [23])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<24>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [24]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [24])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<25>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [25]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [25])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<26>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [26]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [26])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<27>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [27]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [27])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<28>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [28]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [28])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<29>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [29]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [29])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [2])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<30>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [30]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [30])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<31>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [31]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [31])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<32>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [32]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [32]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [32])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<33>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [33]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [33]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [33])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<34>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [34]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [34]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [34])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<35>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [35]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [35]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [35])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<36>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [36]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [36]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [36])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<37>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [37]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [37]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [37])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<38>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [38]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [38]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [38])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<39>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [39]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [39]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [39])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [3])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<40>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [40]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [40]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [40])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<41>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [41]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [41]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [41])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<42>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [42]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [42]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [42])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<43>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [43]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [43]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [43])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<44>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [44]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [44]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [44])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<45>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [45]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [45]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [45])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<46>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [46]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [46]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [46])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<47>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [47]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [47]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [47])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<48>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [48]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [48]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [48])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<49>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [49]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [49]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [49])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [4])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<50>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [50]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [50]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [50])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<51>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [51]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [51]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [51])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<52>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [52]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [52]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [52])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<53>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [53]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [53]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [53])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<54>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [54]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [54]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [54])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<55>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [55]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [55]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [55])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<56>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [56]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [56]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [56])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<57>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [57]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [57]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [57])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<58>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [58]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [58]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [58])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<59>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [59]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [59]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [59])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [5])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<60>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [60]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [60]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [60])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<61>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [61]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [61]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [61])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<62>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [62]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [62]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [62])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<63>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [63]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [63]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [63])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [6])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [7])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<8>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [8]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [8])
  );
  LUT6 #(
    .INIT ( 64'hFCFCFDFC30302030 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000<9>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [9]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [9])
  );
  LUT6 #(
    .INIT ( 64'hFFFF5455FFFFFEFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsof_n_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/reg_req_pkt_tx_2295 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsof_n_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'h1515150415151515 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/reg_req_pkt_tx_2295 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hC8C8C8C8C8C8C8CD ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc0_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc0_3212 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [52]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [53]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [54]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc0_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'h1000FFFF10001000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd11-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplu_6008 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplt_6009 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd14_2321 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_ftl_6036 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_2283 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd11_2292 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd11-In )
  );
  LUT6 #(
    .INIT ( 64'hBBAB1101BAAA1000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<16>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[48]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/fabric_co_error_detected_1751 ),
    .I5(cfg_dsn_20[16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [16])
  );
  LUT6 #(
    .INIT ( 64'hBBAB1101BAAA1000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<19>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[51]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/fabric_ur_error_detected_1757 ),
    .I5(cfg_dsn_20[19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [19])
  );
  LUT6 #(
    .INIT ( 64'h56AAAAAAAAAAAAAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_td_q2_credits_add0000_xor<3>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [37]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [32]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [33]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [36]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [35]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [34]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits_add0000 [3])
  );
  LUT6 #(
    .INIT ( 64'h1111FFFF1110FFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wren_or00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/mgmt_rden ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_1700 ),
    .I4(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg1_1780 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wren_not0001_inv )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<0>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_3207 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[1] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[2] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[3] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[4] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[6] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N5 )
  );
  LUT6 #(
    .INIT ( 64'hAAAAAAAAAAAAAAA9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<5>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N39 )
  );
  LUT6 #(
    .INIT ( 64'hAAAAAAAA00000080 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt_not0001_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [70]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [71]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [69]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/afull_3301 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rnp_ok_d_3964 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress_reg_4050 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N195 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFFFFF5557 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_dst_req_n_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_int [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_chosen_2841 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/force_streaming_2838 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_2768 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_2803 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_2798 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N479 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_mux00001  (
    .I0(cfg_dwaddr_16[1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/N6 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_6020 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I5(cfg_rd_en_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000002 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/N6 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_6020 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I4(cfg_dwaddr_16[1]),
    .I5(cfg_rd_en_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte_mux0000[2] )
  );
  LUT5 #(
    .INIT ( 32'h00000002 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/N6 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_6020 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I4(cfg_rd_en_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte_mux0000[0] )
  );
  LUT4 #(
    .INIT ( 16'h8788 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/Mrom_COND_103_rom0000111  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplt_2289 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_2283 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_p_o_3291 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o_3295 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/Mrom_COND_103_rom00001 )
  );
  LUT4 #(
    .INIT ( 16'h75FF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/Mrom_COND_103_rom000012  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplt_2289 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_p_o_3291 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o_3295 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_2283 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/Mrom_COND_103_rom0000 )
  );
  LUT5 #(
    .INIT ( 32'h72325010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_0_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_0_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'hB3088008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_16_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [16]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_16_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'hB3088008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_17_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [17]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [17]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_17_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'hB3088008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_18_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [18]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_18_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'h72325010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_1_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_1_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_10_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [10]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[2] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_10_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_11_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [11]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[3] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_11_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_13_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [13]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[5] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [13]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_13_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_15_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [15]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[7] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_15_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_19_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [19]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05 [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_19_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_20_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [20]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05 [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_20_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_21_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [21]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05 [5]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_21_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_22_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [22]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05 [6]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_22_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_23_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [23]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05 [7]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_23_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_24_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [24]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_24_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_25_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [25]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_25_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_26_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [26]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_26_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_27_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [27]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_27_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_28_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [28]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_28_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_29_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [29]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [5]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_29_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_2_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_2_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_30_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [30]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [6]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_30_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_31_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [31]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [7]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_31_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_32_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [32]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_03 [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_32_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_3_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_3_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_44_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [44]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02 [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_44_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_45_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [45]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02 [5]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_45_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_4_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_4_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_5_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [5]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_5_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_6_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [6]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_6_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_7_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [7]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_7_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_8_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [8]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[0] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_8_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hFD75A86475312020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_9_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [9]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[1] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_9_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'h8F8F8F8F8F8A8F8F ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(trn_rdst_rdy_n),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_6092 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pkt_avail_3952 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N449 )
  );
  LUT5 #(
    .INIT ( 32'hFFFEFEC9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000<0>2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[2] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[1] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[3] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[6] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000 [0])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[32]),
    .I4(cfg_dsn_20[0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [0])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<10>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[42]),
    .I4(cfg_dsn_20[10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [10])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<11>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[43]),
    .I4(cfg_dsn_20[11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [11])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<12>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[44]),
    .I4(cfg_dsn_20[12]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [12])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<13>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[45]),
    .I4(cfg_dsn_20[13]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [13])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<14>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[46]),
    .I4(cfg_dsn_20[14]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [14])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<15>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[47]),
    .I4(cfg_dsn_20[15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [15])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[33]),
    .I4(cfg_dsn_20[1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [1])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<20>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[52]),
    .I4(cfg_dsn_20[20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [20])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<22>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[54]),
    .I4(cfg_dsn_20[22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [22])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<23>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[55]),
    .I4(cfg_dsn_20[23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [23])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<24>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[56]),
    .I4(cfg_dsn_20[24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [24])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<25>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[57]),
    .I4(cfg_dsn_20[25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [25])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<26>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[58]),
    .I4(cfg_dsn_20[26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [26])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<27>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[59]),
    .I4(cfg_dsn_20[27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [27])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<28>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[60]),
    .I4(cfg_dsn_20[28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [28])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<29>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[61]),
    .I4(cfg_dsn_20[29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [29])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[34]),
    .I4(cfg_dsn_20[2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [2])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<30>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[62]),
    .I4(cfg_dsn_20[30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [30])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<31>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[63]),
    .I4(cfg_dsn_20[31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [31])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[35]),
    .I4(cfg_dsn_20[3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [3])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[36]),
    .I4(cfg_dsn_20[4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [4])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[37]),
    .I4(cfg_dsn_20[5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [5])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[38]),
    .I4(cfg_dsn_20[6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [6])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[39]),
    .I4(cfg_dsn_20[7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [7])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<8>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[40]),
    .I4(cfg_dsn_20[8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [8])
  );
  LUT5 #(
    .INIT ( 32'h11011000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<9>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I3(cfg_dsn_20[41]),
    .I4(cfg_dsn_20[9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [9])
  );
  LUT5 #(
    .INIT ( 32'h78780F78 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_1359 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_inc_dec_b_1357 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_cpl_num [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_1355 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000 [3])
  );
  LUT5 #(
    .INIT ( 32'h78780F78 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_1337 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_inc_dec_b_1335 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_cpl_num [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_1333 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000 [3])
  );
  LUT5 #(
    .INIT ( 32'h00000002 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd3-In2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_2283 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd14_2321 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd2_2324 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd1_2325 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd3_2308 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd3-In )
  );
  LUT5 #(
    .INIT ( 32'hF0202020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_1420 ),
    .I2(\NlwRenamedSig_OI_cfg_dcommand[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_1423 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_1421 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000 [0])
  );
  LUT5 #(
    .INIT ( 32'hF0202020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_1420 ),
    .I2(\NlwRenamedSig_OI_cfg_dcommand[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_1423 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_1421 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000 [1])
  );
  LUT5 #(
    .INIT ( 32'hF0202020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_1420 ),
    .I2(\NlwRenamedSig_OI_cfg_dcommand[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_1423 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_1421 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000 [2])
  );
  LUT5 #(
    .INIT ( 32'hF0202020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_1420 ),
    .I2(\NlwRenamedSig_OI_cfg_dcommand[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_1423 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_1421 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000 [3])
  );
  LUT5 #(
    .INIT ( 32'h02000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit_nc_and00001  (
    .I0(\NlwRenamedSig_OI_cfg_command[1] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[0] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_2888 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit_nc_and0000 )
  );
  LUT5 #(
    .INIT ( 32'h00100414 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[6] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[1] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[3] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[0] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[2] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000 [3])
  );
  LUT5 #(
    .INIT ( 32'h1EF0F0F0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_td_q2_credits_add0000_xor<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [32]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [33]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [36]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [35]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [34]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits_add0000 [2])
  );
  LUT5 #(
    .INIT ( 32'hB3088008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_12_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [12]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [12]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_12_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'hB3088008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_14_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [14]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [14]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_14_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'hB3088008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_33_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [33]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_33_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'hB3088008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_34_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [34]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_34_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'hB3088008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_35_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [35]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_35_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'hB3088008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_36_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [36]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_36_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'hB3088008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_37_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [37]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_37_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'hB3088008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_38_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [38]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_38_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'hB3088008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_39_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [39]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_39_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'hB3088008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_40_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [40]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_40_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'hB3088008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_41_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [41]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_41_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'hB3088008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_42_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [42]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_42_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'hB3088008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_43_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [43]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_43_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'hB3088008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_46_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [46]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_46_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'hB3088008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_47_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [47]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_47_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'h5777FFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_inv1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_3246 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_write_pkt_in_progress_reg_4053 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_inv )
  );
  LUT5 #(
    .INIT ( 32'h00000008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trigger_bypass1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [69]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [71]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/afull_3301 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rnp_ok_d_3964 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trigger_bypass )
  );
  LUT5 #(
    .INIT ( 32'hAAAA0008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_mux0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [70]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N410 )
  );
  LUT5 #(
    .INIT ( 32'hFF01FFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_mux0000111  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_2768 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_chosen_2841 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/force_streaming_2838 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_int [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_int [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N311 )
  );
  LUT5 #(
    .INIT ( 32'hF0202020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_cy<0>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_1355 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_cpl_num [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_1359 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_inc_dec_b_1357 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_cy[0] )
  );
  LUT5 #(
    .INIT ( 32'hF222FFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Msub__AUX_100_cy<0>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_1355 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_inc_dec_b_1357 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_1359 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_cpl_num [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Msub__AUX_100_cy[0] )
  );
  LUT5 #(
    .INIT ( 32'hF0202020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_cy<0>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_1333 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_cpl_num [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_1337 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_inc_dec_b_1335 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_cy[0] )
  );
  LUT5 #(
    .INIT ( 32'hF222FFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Msub__AUX_100_cy<0>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_1333 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_inc_dec_b_1335 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_1337 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_cpl_num [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Msub__AUX_100_cy[0] )
  );
  LUT5 #(
    .INIT ( 32'hF0202020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_99_addsub0000_cy<0>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_1377 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_ftl_num [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_1381 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b_1379 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_99_addsub0000_cy[0] )
  );
  LUT5 #(
    .INIT ( 32'hF222FFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Msub__AUX_100_cy<0>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_1377 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b_1379 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_1381 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_ftl_num [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Msub__AUX_100_cy[0] )
  );
  LUT5 #(
    .INIT ( 32'h03005654 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_dsc_n_mux0000_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I2(trn_tsrc_rdy_n),
    .I3(trn_tsrc_dsc_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N546 )
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [44]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr_mux0000 [0])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [45]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr_mux0000 [1])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_3079 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [46]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[0] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[0] )
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[1] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[1] )
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[2] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[2] )
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[3] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[3] )
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[4] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[4] )
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[6] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [62]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[6] )
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [32]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [0])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [33]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [1])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [34]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [2])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [35]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [3])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [36]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [4])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [37]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [5])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [38]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [6])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [39]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [7])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<8>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [8]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [40]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [8])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<9>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [9]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [41]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [9])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [52]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_mux0000 [0])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [53]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_mux0000 [1])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [54]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_mux0000 [2])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_td_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_td_3236 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [47]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_td_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [0])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<10>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [10]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [10])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<11>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [11]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [11])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<12>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [12]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [12]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [12])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<13>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [13]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [13]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [13])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<14>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [14]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [14]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [14])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<15>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [15]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [15])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<16>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [16]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [16])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<17>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [17]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [17]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [17])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<18>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [18]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [18])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<19>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [19]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [19])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [1])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<20>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [20]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [20])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<21>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [21]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [21])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<22>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [22]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [22])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<23>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [23]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [23])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<24>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [24]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [24])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<25>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [25]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [25])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<26>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [26]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [26])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<27>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [27]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [27])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<28>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [28]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [28])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<29>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [29]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [29])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [2])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<30>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [30]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [30])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<31>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [31]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [31])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<32>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [32]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [32]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [32])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<33>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [33]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [33]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [33])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<34>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [34]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [34]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [34])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<35>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [35]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [35]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [35])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<36>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [36]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [36]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [36])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<37>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [37]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [37]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [37])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<38>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [38]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [38]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [38])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<39>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [39]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [39]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [39])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [3])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<40>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [40]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [40]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [40])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<41>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [41]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [41]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [41])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<42>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [42]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [42]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [42])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<43>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [43]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [43]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [43])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<44>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [44]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [44]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [44])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<45>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [45]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [45]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [45])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<46>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [46]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [46]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [46])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<47>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [47]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [47]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [47])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<48>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [48]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [48]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [48])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<49>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [49]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [49]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [49])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [4])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<50>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [50]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [50]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [50])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<51>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [51]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [51]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [51])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<52>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [52]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [52]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [52])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<53>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [53]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [53]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [53])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<54>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [54]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [54]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [54])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<55>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [55]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [55]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [55])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<56>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [56]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [56]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [56])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<57>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [57]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [57]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [57])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<58>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [58]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [58]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [58])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<59>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [59]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [59]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [59])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [5])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<60>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [60]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [60]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [60])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<61>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [61]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [61]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [61])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<62>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [62]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [62]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [62])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<63>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [63]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [63]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [63])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [6])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [7])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<8>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [8]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [8])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<9>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [9]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [9])
  );
  LUT4 #(
    .INIT ( 16'h1EF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_td_q2_credits_add0000_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [32]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [33]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [35]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [34]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits_add0000 [1])
  );
  LUT4 #(
    .INIT ( 16'hA888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned_reg_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_o_3242 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned_reg_not0001 )
  );
  LUT4 #(
    .INIT ( 16'h0080 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_not00011  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_not0001 )
  );
  LUT4 #(
    .INIT ( 16'hD555 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_or00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_3982 ),
    .I2(trn_rdst_rdy_n),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_or0000 )
  );
  LUT4 #(
    .INIT ( 16'hAAA8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_int [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_chosen_2841 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/force_streaming_2838 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_2768 ),
    .O(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [1])
  );
  LUT4 #(
    .INIT ( 16'h2AAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [4])
  );
  LUT4 #(
    .INIT ( 16'h2AAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [3])
  );
  LUT6 #(
    .INIT ( 64'h9995555559555555 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_third_2785 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N4 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_posted_available_n_d_2761 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_2814 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N197 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer_mux0000 [0])
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFF01110333 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_empty_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_empty_3307 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N65 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N4 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/empty_int_3304 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_empty_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'h2AAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [2])
  );
  LUT4 #(
    .INIT ( 16'h2AAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [1])
  );
  LUT4 #(
    .INIT ( 16'hFF80 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [0])
  );
  LUT4 #(
    .INIT ( 16'hAAA8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_int [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_chosen_2841 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/force_streaming_2838 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_2768 ),
    .O(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [0])
  );
  LUT4 #(
    .INIT ( 16'h8C80 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_6_f7_6220 ),
    .I1(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_5_f7_6219 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 )
  );
  LUT6 #(
    .INIT ( 64'h56AAAAAAAAAAAAAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_cpl_in_count_add0000_Madd_xor<4>11_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [0]),
    .I2(\BU2/U0/pcie_ep0/fe_l0_stats_cfg_transmitted ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N708 )
  );
  LUT4 #(
    .INIT ( 16'hCC4C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<10>_mand1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [10]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<10>_mand1_4698 )
  );
  LUT4 #(
    .INIT ( 16'hCC4C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<9>_mand1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [9]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<9>_mand1_4702 )
  );
  LUT4 #(
    .INIT ( 16'hCC4C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<8>_mand1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [8]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<8>_mand1_4706 )
  );
  LUT3 #(
    .INIT ( 8'h02 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'h0103 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_done1  (
    .I0(trn_teof_n),
    .I1(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I2(trn_tsrc_rdy_n),
    .I3(trn_tsrc_dsc_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_done )
  );
  LUT3 #(
    .INIT ( 8'h01 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_done1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_teof_n_2151 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_done )
  );
  LUT3 #(
    .INIT ( 8'h5D ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/Mcount_wait_cntr_val1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/Mcount_wait_cntr_val )
  );
  LUT3 #(
    .INIT ( 8'h08 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_cst1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_cst )
  );
  LUT3 #(
    .INIT ( 8'h01 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_start1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsof_n_2149 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_start )
  );
  LUT3 #(
    .INIT ( 8'h01 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_start1  (
    .I0(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I1(trn_tsrc_rdy_n),
    .I2(trn_tsof_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_start )
  );
  LUT3 #(
    .INIT ( 8'hF8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000035_6175 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000071_6176 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000 [0])
  );
  LUT3 #(
    .INIT ( 8'hF8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000<10>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000035_6175 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000071_6176 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000 [10])
  );
  LUT3 #(
    .INIT ( 8'hF8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000<11>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000035_6175 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000071_6176 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000 [11])
  );
  LUT3 #(
    .INIT ( 8'hF8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000035_6175 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000071_6176 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000 [1])
  );
  LUT3 #(
    .INIT ( 8'hF8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000035_6175 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000071_6176 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000 [2])
  );
  LUT3 #(
    .INIT ( 8'hF8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000035_6175 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000071_6176 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000 [3])
  );
  LUT3 #(
    .INIT ( 8'hF8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000035_6175 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000071_6176 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000 [4])
  );
  LUT3 #(
    .INIT ( 8'hF8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000035_6175 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000071_6176 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000 [5])
  );
  LUT3 #(
    .INIT ( 8'hF8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000035_6175 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000071_6176 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000 [6])
  );
  LUT3 #(
    .INIT ( 8'hF8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000035_6175 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000071_6176 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000 [7])
  );
  LUT3 #(
    .INIT ( 8'hF8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000<8>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000035_6175 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000071_6176 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000 [8])
  );
  LUT3 #(
    .INIT ( 8'hF8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000<9>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000035_6175 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000071_6176 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000 [9])
  );
  LUT2 #(
    .INIT ( 4'h1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_bwren_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_bwren_mux0000 [2])
  );
  LUT2 #(
    .INIT ( 4'h1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_or0000_inv1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_chan_space_cpl_empty_5131 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered_11_d_5076 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_or0000_inv )
  );
  LUT6 #(
    .INIT ( 64'hAAAA6AAAAAAAAAAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_td_q2_credits_add0000_xor<4>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [38]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [34]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [36]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [35]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_td_q2_credits_add0000_lut [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [37]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits_add0000 [4])
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFAAFFFFFFA8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_2813 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/posted_avail_2766 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_2768 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_second_2787 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer_not0001 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_stream_2810 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld_not0001 )
  );
  LUT5 #(
    .INIT ( 32'hFFFF6FF6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq0001_INV1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/rx_ch_credits_received [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/rx_ch_credits_received [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N406 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq0001_INV )
  );
  LUT6 #(
    .INIT ( 64'h6CCCCCCCCCCCCCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_cpl_in_count_add0000_Madd_xor<4>11_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [0]),
    .I5(\BU2/U0/pcie_ep0/fe_l0_stats_cfg_transmitted ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N707 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000177  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000158_6268 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000106_6267 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [15]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [14]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [13]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000177_6272 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and000084  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and000065_6266 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and000013_6265 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [8]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [6]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and000084_6271 )
  );
  LUT6 #(
    .INIT ( 64'h0001000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000177  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [13]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [14]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [15]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000106_6262 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000158_6263 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000177_6567 )
  );
  LUT6 #(
    .INIT ( 64'h0001000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and000084  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [19]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [8]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and000013_6260 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and000065_6261 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and000084_6566 )
  );
  LUT6 #(
    .INIT ( 64'h0001000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000177  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [13]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [14]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [15]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000106_6258 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000158_6259 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000177_6565 )
  );
  LUT6 #(
    .INIT ( 64'h0001000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and000084  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [19]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [8]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and000013_6256 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and000065_6257 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and000084_6564 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000177  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000158_6253 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000106_6252 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [15]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [14]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [13]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000177_6254 )
  );
  LUT6 #(
    .INIT ( 64'h2322232223222323 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N751 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre [0])
  );
  LUT4 #(
    .INIT ( 16'h5501 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre<0>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [7]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N751 )
  );
  LUT6 #(
    .INIT ( 64'h0302020203020303 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_and0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/vend_msg_o_3239 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cfg_o_3238 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/locked_o_3240 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rid_o_3065 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cpl_o_3241 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N749 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_and0000_2410 )
  );
  LUT5 #(
    .INIT ( 32'h00000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_and0000_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[1] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[2] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[3] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[6] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N749 )
  );
  LUT6 #(
    .INIT ( 64'h1111111110101011 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N747 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre [1])
  );
  LUT4 #(
    .INIT ( 16'hFF01 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre<1>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [7]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N747 )
  );
  LUT6 #(
    .INIT ( 64'hFAFAFAF90A0A0A09 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Msub_word_ct_sub0000_xor<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_2910 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N745 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [3])
  );
  LUT5 #(
    .INIT ( 32'hCCC9FFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Msub_word_ct_sub0000_xor<3>1_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N745 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFFFFFEEEA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<29>23  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd10_2290 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd6_2316 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd7_2312 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd11_2292 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N743 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<29>23_6402 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFFFF8F8F8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<29>23_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [29]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [29]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N743 )
  );
  LUT5 #(
    .INIT ( 32'h963CC396 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cpls_buffered_xor<4>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_ch_credits_consumed [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_ch_credits_consumed [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N741 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpls_buffered [4])
  );
  LUT6 #(
    .INIT ( 64'h20A22020BAFBBABA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cpls_buffered_xor<4>11_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_ch_credits_consumed [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_ch_credits_consumed [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_ch_credits_consumed [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N741 )
  );
  LUT6 #(
    .INIT ( 64'h5554777755545555 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_mux0000_SW3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_6092 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pkt_avail_3952 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [70]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N739 )
  );
  LUT6 #(
    .INIT ( 64'h0004000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_cmp_eq00001421  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [37]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [32]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [35]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N737 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_cmp_eq000064_6293 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_cmp_eq00001201_6294 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_cmp_eq00001421_6295 )
  );
  LUT5 #(
    .INIT ( 32'hFFFFFFFB ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_cmp_eq00001421_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [52]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [51]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N737 )
  );
  LUT6 #(
    .INIT ( 64'h0000000100000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_cmp_eq0000179  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [43]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [42]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [44]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [41]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N735 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_cmp_eq0000160_6274 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/N11 )
  );
  LUT3 #(
    .INIT ( 8'hFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_cmp_eq0000179_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [45]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [46]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [47]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N735 )
  );
  LUT6 #(
    .INIT ( 64'h37773777FFFF3333 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_dst_req_n  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/posted_avail_2766 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_2814 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/N733 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N4 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N479 ),
    .I5(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .O(\BU2/U0/pcie_ep0/llk_rx_dst_req_n )
  );
  LUT3 #(
    .INIT ( 8'hF2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_dst_req_n_SW3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_int [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_2798 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_2768 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N733 )
  );
  LUT6 #(
    .INIT ( 64'hFAFBFAEA50515040 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_only_mux000078  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_only_5138 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N731 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N522 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_only_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'hAAEA0040 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_only_mux000078_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_4064 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_4915 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_only_5138 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N731 )
  );
  LUT4 #(
    .INIT ( 16'hDF8F ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_posted_avail_mux0000_3_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [1]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 ),
    .I3(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N729 )
  );
  LUT4 #(
    .INIT ( 16'hDF8F ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_posted_avail_mux0000_4_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [1]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 ),
    .I3(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N727 )
  );
  LUT5 #(
    .INIT ( 32'h00000008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/len_eq1_q2_and000092  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/len_eq1_q2_and000030_6061 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/len_eq1_q2_and000066_6062 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [36]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [37]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [35]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/len_eq1_q2_and0000 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_mux000069  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_4062 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_mux000035_6211 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_eof_n_4202 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'hF2F2F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>331  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd7_2312 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd6_2316 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>33 )
  );
  LUT6 #(
    .INIT ( 64'h0008000000080008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000322  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rio_o_2892 ),
    .I1(\NlwRenamedSig_OI_cfg_command[0] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000296_6269 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000322_6270 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFFEEEFEFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pkt_avail_mux000040  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pkt_avail_mux000011_6247 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pkt_avail_mux000023_6248 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pkt_avail_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'h00008000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/full_rstpot_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [8]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N489 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N518 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000002 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_1323 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_and0000 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000002 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_1320 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_and0000 )
  );
  LUT5 #(
    .INIT ( 32'h00010118 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[1] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[2] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[3] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[6] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000 [2])
  );
  LUT2 #(
    .INIT ( 4'h7 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_inc_dec_b_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cor_2285 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_2283 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_mux0000 )
  );
  LUT2 #(
    .INIT ( 4'h7 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_inc_dec_b_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_nfl_2291 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_2283 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'h3133B93331333133 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_mux000085  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N725 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_mux000010_6103 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N19 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'hFFBF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_mux000085_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [62]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N725 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000253  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [17]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [18]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [22]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [23]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [24]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N723 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000253_6273 )
  );
  LUT3 #(
    .INIT ( 8'hFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000253_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [25]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [26]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N723 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000253  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [17]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [18]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [22]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [23]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [24]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N721 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000253_6546 )
  );
  LUT3 #(
    .INIT ( 8'hFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000253_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [25]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [26]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N721 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000253  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [17]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [18]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [22]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [23]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [24]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N719 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000253_6544 )
  );
  LUT3 #(
    .INIT ( 8'hFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000253_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [25]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [26]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N719 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000253  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [17]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [18]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [22]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [23]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [24]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N717 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000253_6255 )
  );
  LUT3 #(
    .INIT ( 8'hFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000253_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [25]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [26]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N717 )
  );
  LUT5 #(
    .INIT ( 32'h80A8C0FC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_cmp_lt0000294  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_cmp_lt0000264_6287 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_cmp_lt0000294_6540 )
  );
  LUT5 #(
    .INIT ( 32'h80A8C0FC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_cmp_lt0000294  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_cmp_lt0000264_6286 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_cmp_lt0000294_6538 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFF80ECC8FE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_cmp_lt00002181  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/N715 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [11]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [10]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_cmp_lt0000 )
  );
  LUT5 #(
    .INIT ( 32'hAA08FFAE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_cmp_lt00002181_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [8]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_cmp_lt0000294_6540 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N715 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFF80ECC8FE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_cmp_lt00002181  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/N713 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [11]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [10]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_cmp_lt0000 )
  );
  LUT5 #(
    .INIT ( 32'hAA08FFAE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_cmp_lt00002181_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [8]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_cmp_lt0000294_6538 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N713 )
  );
  LUT5 #(
    .INIT ( 32'hFFFFF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<32>1_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [32]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [32]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N712 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFFFF8F8F8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<32>1_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [32]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [32]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N711 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<32>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N711 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N712 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<32>1_6344 )
  );
  LUT5 #(
    .INIT ( 32'hFFFFFFFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<2>1_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd7_2312 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd10_2290 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd6_2316 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd9_2284 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd11_2292 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N710 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFFFFFFFFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<2>1_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd7_2312 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd10_2290 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd6_2316 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd9_2284 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [5]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd11_2292 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N709 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N709 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N710 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<2>1_6336 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_cpl_in_count_add0000_Madd_xor<4>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N707 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N708 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count_and0000_6419 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count_add0000 [4])
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_preferred_avail_mux0000_2_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_preferred_avail_mux0000_4_2712 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_preferred_avail_mux0000_3_2707 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_mux0000 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_posted_avail_mux0000_2_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_posted_avail_mux0000_4_6530 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_posted_avail_mux0000_3_6531 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/posted_avail_mux0000 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/Mmux_Q_6_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/Mmux_Q_8_5921 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/Mmux_Q_71_5916 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/Mmux_Q_6_f7_6187 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/Mmux_Q_6_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/Mmux_Q_8_5942 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/Mmux_Q_71_5937 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/Mmux_Q_6_f7_6189 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/Mmux_Q_5_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/Mmux_Q_7_5932 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/Mmux_Q_6_5927 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/Mmux_Q_5_f7_6188 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/Mmux_Q_5_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/Mmux_Q_7_5890 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/Mmux_Q_6_5885 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/Mmux_Q_5_f7_6184 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/Mmux_Q_5_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/Mmux_Q_7_5911 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/Mmux_Q_6_5906 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/Mmux_Q_5_f7_6186 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/Mmux_Q_6_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/Mmux_Q_8_5900 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/Mmux_Q_71_5895 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/Mmux_Q_6_f7_6185 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/Mmux_Q_6_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/Mmux_Q_8_5858 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/Mmux_Q_71_5853 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/Mmux_Q_6_f7_6181 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/Mmux_Q_6_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/Mmux_Q_8_5879 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/Mmux_Q_71_5874 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/Mmux_Q_6_f7_6183 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/Mmux_Q_5_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/Mmux_Q_7_5869 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/Mmux_Q_6_5864 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/Mmux_Q_5_f7_6182 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_5_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_7_5827 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_6_5822 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_5_f7_6219 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/Mmux_Q_5_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/Mmux_Q_7_5848 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/Mmux_Q_6_5843 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/Mmux_Q_5_f7_6180 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_6_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_8_5837 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_71_5832 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_6_f7_6220 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/Mmux_Q_6_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/Mmux_Q_8_5794 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/Mmux_Q_71_5789 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/Mmux_Q_6_f7_6529 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_6_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_8_5816 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_71_5811 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_6_f7_6218 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_5_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_7_5806 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_6_5801 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_5_f7_6217 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_71_2_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_71_4_2730 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_71_3_2729 ),
    .S(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_71 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_72_2_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_72_4_2732 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_72_3_2731 ),
    .S(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_72 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_73_2_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_73_4_2724 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_73_3_2723 ),
    .S(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_73 )
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_llk_rx_ch_fifo_int_mux0000_2_f7_0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_llk_rx_ch_fifo_int_mux0000_41_2728 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_llk_rx_ch_fifo_int_mux0000_31_2727 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_int_mux0000 [1])
  );
  MUXF7   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_llk_rx_ch_fifo_int_mux0000_2_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_llk_rx_ch_fifo_int_mux0000_4_2726 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_llk_rx_ch_fifo_int_mux0000_3_2725 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_int_mux0000 [0])
  );
  LUT6 #(
    .INIT ( 64'hEEEEE0E044CC40C0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_or_eof_q2_only_mux0001114_SW1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_5239 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_5008 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_5235 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_buf_5233 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N703 )
  );
  LUT6 #(
    .INIT ( 64'h55665556AAAAAAAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mcount_data_count_int_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N700 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N21 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/full_3299 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress_reg_4050 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Result [1])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mcount_data_count_int_xor<1>11_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N700 )
  );
  LUT4 #(
    .INIT ( 16'h6AA9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_bq_pktcnt_xor<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt_and0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<2>1 )
  );
  LUT4 #(
    .INIT ( 16'h1101 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 )
  );
  LUT6 #(
    .INIT ( 64'hA9A9A9A9A9AAAAAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/empty_int_3571 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_3574 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [8])
  );
  LUT6 #(
    .INIT ( 64'h6000666660006000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_99_addsub0000_cy<0>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_1323 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_1423 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_1421 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_1420 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_99_addsub0000_cy[0] )
  );
  LUT6 #(
    .INIT ( 64'hD2D2DDD22222DD22 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_99_addsub0000_lut<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_1323 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_1423 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_1420 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_1421 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_99_addsub0000_lut[1] )
  );
  LUT6 #(
    .INIT ( 64'hFFFF28D7D7280000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_99_addsub0000_lut[1] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_99_addsub0000_cy[0] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_num [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N694 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N693 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000 [1])
  );
  LUT6 #(
    .INIT ( 64'hFF00FF0059006A00 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000<1>_SW3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_100_lut [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_100_lut [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_100_cy[0] ),
    .I3(\NlwRenamedSig_OI_cfg_dcommand[0] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_1323 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N694 )
  );
  LUT6 #(
    .INIT ( 64'h00590000006A0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000<1>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_100_lut [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_100_lut [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_100_cy[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_1323 ),
    .I4(\NlwRenamedSig_OI_cfg_dcommand[0] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N693 )
  );
  LUT6 #(
    .INIT ( 64'h3C9CCCCCCCCCCCC6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mcount_data_count_int_xor<3>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Result [3])
  );
  LUT3 #(
    .INIT ( 8'h69 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_bq_pktcnt_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt_and0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<1>1 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit_4058 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rem_n_4198 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N687 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit_mux0000_4057 )
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit_mux0000_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_trem_n [0]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_trem_n_7[0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N687 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_4064 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_sof_n_4204 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N685 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_mux0000_4063 )
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_mux0000_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsof_n_2149 ),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_tsof_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N685 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N683 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [0])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<0>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [0]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N683 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<10>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [10]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N681 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [10])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<10>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [10]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N681 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<11>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [11]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N679 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [11])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<11>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [11]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N679 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<12>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [12]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [12]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N677 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [12])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<12>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [12]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[12]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N677 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<13>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [13]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [13]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N675 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [13])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<13>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [13]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[13]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N675 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<14>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [14]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [14]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N673 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [14])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<14>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [14]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[14]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N673 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<15>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [15]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [15]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N671 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [15])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<15>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [15]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N671 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<16>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [16]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [16]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N669 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [16])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<16>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [16]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N669 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<17>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [17]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [17]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N667 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [17])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<17>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [17]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[17]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N667 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<18>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [18]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [18]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N665 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [18])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<18>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [18]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N665 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<19>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [19]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [19]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N663 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [19])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<19>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [19]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N663 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N661 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [1])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<1>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [1]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N661 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<20>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [20]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [20]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N659 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [20])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<20>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [20]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N659 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<21>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [21]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [21]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N657 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [21])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<21>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [21]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N657 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<22>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [22]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [22]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N655 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [22])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<22>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [22]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N655 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<23>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [23]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [23]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N653 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [23])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<23>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [23]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N653 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<24>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [24]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [24]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N651 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [24])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<24>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [24]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N651 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<25>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [25]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [25]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N649 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [25])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<25>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [25]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N649 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<26>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [26]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [26]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N647 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [26])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<26>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [26]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N647 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<27>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [27]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [27]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N645 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [27])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<27>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [27]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N645 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<28>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [28]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [28]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N643 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [28])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<28>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [28]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N643 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<29>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [29]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [29]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N641 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [29])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<29>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [29]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N641 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N639 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [2])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<2>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [2]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N639 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<30>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [30]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [30]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N637 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [30])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<30>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [30]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N637 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<31>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [31]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [31]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N635 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [31])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<31>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [31]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N635 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<32>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [32]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [32]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N633 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [32])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<32>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [32]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[32]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N633 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<33>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [33]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [33]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N631 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [33])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<33>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [33]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[33]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N631 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<34>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [34]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [34]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N629 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [34])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<34>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [34]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[34]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N629 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<35>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [35]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [35]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N627 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [35])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<35>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [35]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[35]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N627 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<36>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [36]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [36]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N625 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [36])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<36>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [36]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[36]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N625 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<37>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [37]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [37]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N623 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [37])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<37>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [37]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[37]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N623 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<38>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [38]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [38]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N621 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [38])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<38>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [38]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[38]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N621 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<39>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [39]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [39]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N619 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [39])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<39>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [39]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[39]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N619 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N617 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [3])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<3>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [3]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N617 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<40>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [40]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [40]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N615 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [40])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<40>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [40]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[40]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N615 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<41>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [41]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [41]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N613 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [41])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<41>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [41]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[41]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N613 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<42>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [42]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [42]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N611 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [42])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<42>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [42]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[42]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N611 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<43>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [43]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [43]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N609 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [43])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<43>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [43]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[43]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N609 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<44>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [44]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [44]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N607 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [44])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<44>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [44]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[44]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N607 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<45>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [45]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [45]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N605 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [45])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<45>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [45]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[45]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N605 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<46>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [46]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [46]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N603 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [46])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<46>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [46]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[46]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N603 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<47>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [47]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [47]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N601 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [47])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<47>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [47]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[47]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N601 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<48>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [48]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [48]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N599 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [48])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<48>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [48]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[48]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N599 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<49>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [49]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [49]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N597 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [49])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<49>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [49]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[49]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N597 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N595 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [4])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<4>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [4]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N595 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<50>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [50]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [50]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N593 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [50])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<50>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [50]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[50]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N593 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<51>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [51]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [51]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N591 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [51])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<51>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [51]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[51]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N591 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<52>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [52]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [52]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N589 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [52])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<52>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [52]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[52]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N589 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<53>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [53]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [53]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N587 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [53])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<53>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [53]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[53]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N587 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<54>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [54]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [54]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N585 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [54])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<54>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [54]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[54]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N585 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<55>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [55]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [55]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N583 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [55])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<55>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [55]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[55]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N583 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<56>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [56]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [56]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N581 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [56])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<56>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [56]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[56]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N581 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<57>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [57]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [57]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N579 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [57])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<57>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [57]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[57]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N579 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<58>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [58]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [58]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N577 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [58])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<58>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [58]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[58]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N577 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<59>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [59]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [59]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N575 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [59])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<59>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [59]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[59]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N575 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N573 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [5])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<5>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [5]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N573 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<60>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [60]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [60]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N571 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [60])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<60>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [60]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[60]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N571 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<61>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [61]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [61]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N569 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [61])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<61>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [61]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[61]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N569 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<62>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [62]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [62]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N567 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [62])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<62>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [62]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[62]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N567 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<63>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [63]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [63]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N565 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [63])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<63>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [63]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[63]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N565 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N563 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [6])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<6>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [6]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N563 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N561 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [7])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<7>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [7]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N561 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [8]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N559 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [8])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<8>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [8]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N559 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<9>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [9]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [9]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N557 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [9])
  );
  LUT6 #(
    .INIT ( 64'h101010EE10101000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<9>_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [9]),
    .I3(trn_tsrc_rdy_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_td_6[9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N557 )
  );
  LUT6 #(
    .INIT ( 64'h0A8E8EAFF5717150 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cpls_buffered_xor<3>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_ch_credits_consumed [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_ch_credits_consumed [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cpls_buffered_cy [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cpls_buffered_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpls_buffered [3])
  );
  LUT6 #(
    .INIT ( 64'h2F22222222222222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd6-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd6_2316 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_2283 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_req_type [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_N1 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_req_valid ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_req_type [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd6-In )
  );
  LUT6 #(
    .INIT ( 64'h2228777D2228333C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N7 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_4335 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 )
  );
  LUT6 #(
    .INIT ( 64'h222222222F222222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd7-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd7_2312 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_2283 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_req_type [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_N1 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_req_valid ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_req_type [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd7-In )
  );
  LUT6 #(
    .INIT ( 64'h33C32282CCC38882 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000<0>1  (
    .I0(\NlwRenamedSig_OI_cfg_command[8] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_99_addsub0000_lut [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Msub__AUX_100_cy[2] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_inc_dec_b_1378 ),
    .I4(\NlwRenamedSig_OI_cfg_dcommand[2] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_99_addsub0000_cy[2] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000 [0])
  );
  LUT6 #(
    .INIT ( 64'h44444444F4444444 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_2283 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_req_type [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_N1 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_req_valid ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_req_type [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5-In )
  );
  LUT6 #(
    .INIT ( 64'hC0C3808200030002 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_mux00001  (
    .I0(\NlwRenamedSig_OI_cfg_command[8] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_inc_dec_b_1378 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_99_addsub0000_lut [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Msub__AUX_100_cy[2] ),
    .I4(\NlwRenamedSig_OI_cfg_dcommand[2] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_99_addsub0000_cy[2] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'h7717 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mcount_data_count_int_xor<4>11_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N516 )
  );
  LUT2 #(
    .INIT ( 4'hE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem_4_rstpot  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem[4] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_not0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem_4_rstpot_6444 )
  );
  LUT6 #(
    .INIT ( 64'hF444444444444444 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_2283 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_req_type [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_N1 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_req_valid ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_req_type [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4-In )
  );
  LUT5 #(
    .INIT ( 32'hFFFF0008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_int [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N4 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_int [0]),
    .I3(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_init_cpl ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_not0001 )
  );
  LUT4 #(
    .INIT ( 16'h5A96 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or000026_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_ch_credits_consumed [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_ch_credits_consumed [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N508 )
  );
  LUT6 #(
    .INIT ( 64'hFFFF8F888F88FFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_100_cy<0>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_1421 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_1423 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_1420 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_1323 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_100_cy[0] )
  );
  LUT6 #(
    .INIT ( 64'h3399FF5503A90FA5 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_100_lut<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_1323 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_1421 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_1423 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_1420 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_100_lut [1])
  );
  LUT6 #(
    .INIT ( 64'hFFFF8F888F88FFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Msub__AUX_100_cy<0>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_inc_dec_b_1400 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_1402 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_1399 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_1320 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Msub__AUX_100_cy[0] )
  );
  LUT6 #(
    .INIT ( 64'h3399FF5503A90FA5 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Msub__AUX_100_lut<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_1320 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_inc_dec_b_1400 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_1402 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_1399 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Msub__AUX_100_lut [1])
  );
  LUT6 #(
    .INIT ( 64'h3399FF5503A90FA5 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_100_lut<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_1323 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_1421 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_1423 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_1420 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_100_lut [2])
  );
  LUT6 #(
    .INIT ( 64'h3399FF5503A90FA5 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Msub__AUX_100_lut<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_1320 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_inc_dec_b_1400 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_1402 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_1399 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Msub__AUX_100_lut [2])
  );
  LUT6 #(
    .INIT ( 64'h000000AA00000080 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rd_en_fwft1_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_3246 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/full_6405 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_write_pkt_in_progress_reg_4053 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFFFFFEEFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<34>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd6_2316 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd11_2292 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N555 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd9_2284 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<34>1_6348 )
  );
  LUT5 #(
    .INIT ( 32'hFFFFF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<34>_SW0_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [34]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [34]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd10_2290 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N555 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFFFF2F2F2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<33>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/N553 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [33]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd9_2284 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<33>1_6346 )
  );
  LUT3 #(
    .INIT ( 8'hF8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<33>_SW0_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [33]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd11_2292 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N553 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFFFF2F2F2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<31>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/N551 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [31]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd6_2316 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<31>1_6342 )
  );
  LUT3 #(
    .INIT ( 8'hF8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<31>_SW0_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [31]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N551 )
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [0])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<10>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [10]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [10]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [10])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<11>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [11]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [11]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [11])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<12>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [12]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [12]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [12]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [12])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<13>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [13]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [13]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [13]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [13])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<14>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [14]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [14]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [14]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [14])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<15>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [15]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [15]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [15])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<16>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [16]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [16]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [16])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<17>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [17]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [17]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [17]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [17])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<18>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [18]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [18]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [18])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<19>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [19]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [19]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [19])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [1])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<20>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [20]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [20]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [20])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<21>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [21]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [21]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [21])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<22>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [22]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [22]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [22])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<23>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [23]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [23]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [23])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<24>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [24]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [24]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [24])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<25>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [25]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [25]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [25])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<26>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [26]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [26]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [26])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<27>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [27]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [27]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [27])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<28>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [28]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [28]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [28])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<29>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [29]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [29]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [29])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [2])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<30>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [30]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [30]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [30])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<31>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [31]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [31]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [31])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<32>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [32]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [32]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [32]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [32])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<33>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [33]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [33]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [33]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [33])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<34>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [34]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [34]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [34]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [34])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<35>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [35]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [35]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [35]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [35])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<36>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [36]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [36]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [36]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [36])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<37>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [37]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [37]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [37]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [37])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<38>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [38]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [38]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [38]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [38])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<39>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [39]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [39]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [39]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [39])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [3])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<40>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [40]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [40]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [40]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [40])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<41>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [41]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [41]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [41]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [41])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<42>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [42]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [42]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [42]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [42])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<43>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [43]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [43]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [43]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [43])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<44>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [44]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [44]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [44]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [44])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<45>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [45]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [45]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [45]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [45])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<46>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [46]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [46]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [46]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [46])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<47>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [47]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [47]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [47]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [47])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<48>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [48]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [48]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [48]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [48])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<49>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [49]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [49]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [49]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [49])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [4])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<50>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [50]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [50]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [50]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [50])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<51>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [51]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [51]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [51]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [51])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<52>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [52]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [52]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [52]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [52])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<53>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [53]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [53]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [53]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [53])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<54>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [54]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [54]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [54]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [54])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<55>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [55]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [55]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [55]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [55])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<56>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [56]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [56]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [56]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [56])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<57>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [57]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [57]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [57]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [57])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<58>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [58]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [58]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [58]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [58])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<59>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [59]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [59]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [59]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [59])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [5]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [5])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<60>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [60]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [60]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [60]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [60])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<61>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [61]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [61]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [61]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [61])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<62>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [62]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [62]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [62]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [62])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<63>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [63]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [63]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [63]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [63])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [6]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [6])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [7]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [7])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<8>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [8]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [8]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [8])
  );
  LUT6 #(
    .INIT ( 64'hFAFE7232D8DC5010 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<9>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [9]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [9]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [9])
  );
  LUT5 #(
    .INIT ( 32'hC0C0C080 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_np_req1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_chosen_2841 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_int [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_2813 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/force_streaming_2838 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_2768 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_np_req )
  );
  LUT5 #(
    .INIT ( 32'hAAAAAAAE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem_mux0000<0>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_6092 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pkt_avail_3952 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N199 )
  );
  LUT6 #(
    .INIT ( 64'h7454FCFE3010B8BA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q1_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q1_5224 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit_4058 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_buf_5237 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q1_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'hCC4C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<7>_mand1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<7>_mand1_4710 )
  );
  LUT4 #(
    .INIT ( 16'hCC4C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<6>_mand1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<6>_mand1_4714 )
  );
  LUT4 #(
    .INIT ( 16'hFFEF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Msub__AUX_100_cy<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_lut [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_lut [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_cpl_num [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Msub__AUX_100_cy[2] )
  );
  LUT4 #(
    .INIT ( 16'hFFEF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Msub__AUX_100_cy<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_lut [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_lut [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_cpl_num [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Msub__AUX_100_cy[2] )
  );
  LUT4 #(
    .INIT ( 16'hFFEF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Msub__AUX_100_cy<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_99_addsub0000_lut [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_99_addsub0000_lut [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_ftl_num [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Msub__AUX_100_cy[2] )
  );
  LUT4 #(
    .INIT ( 16'h8000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_cy<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_lut [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_cpl_num [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_cy[2] )
  );
  LUT4 #(
    .INIT ( 16'h8000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_cy<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_lut [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_cpl_num [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_cy[2] )
  );
  LUT4 #(
    .INIT ( 16'h8000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_99_addsub0000_cy<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_99_addsub0000_lut [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_ftl_num [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_99_addsub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_99_addsub0000_cy[2] )
  );
  LUT4 #(
    .INIT ( 16'h5A96 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mcount_data_count_m1_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Result<1>1 )
  );
  LUT3 #(
    .INIT ( 8'h80 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/N12 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'h0501FFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_not00031  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N21 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/full_3299 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress_reg_4050 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_not0003 )
  );
  LUT6 #(
    .INIT ( 64'hFCF0CC00AAAAAAAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_rstpot  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_6019 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [71]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [71]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_trn_in_progress ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N20 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_not0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_rstpot_6443 )
  );
  LUT6 #(
    .INIT ( 64'hFAF0AA00CCCCCCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rerrfwd_rstpot  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [68]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rerrfwd_6427 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [68]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_trn_in_progress ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N20 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_not0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rerrfwd_rstpot_6426 )
  );
  LUT5 #(
    .INIT ( 32'h6CC93CCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mcount_data_count_m1_xor<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Result<2>1 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_dsc_n_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_dsc_n_4060 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_dsc_n_4200 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N546 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_dsc_n_mux0000_4059 )
  );
  LUT6 #(
    .INIT ( 64'hD22D5AB4D2A54BB4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_bq_pktcnt_xor<3>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt_and0000 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N544 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<3>1 )
  );
  LUT6 #(
    .INIT ( 64'h22F22222FFFFFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_bq_pktcnt_xor<3>11_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N21 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress_reg_4050 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [71]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_empty_3307 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_rden ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress_reg_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N544 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFFFFFEEFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd9_2284 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd11_2292 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd10_2290 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd6_2316 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<3>1_6334 )
  );
  LUT6 #(
    .INIT ( 64'hA9A9A9A9A9AAAAAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/empty_int_3571 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_3574 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [7])
  );
  LUT6 #(
    .INIT ( 64'hA9A9A9A9A9AAAAAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/empty_int_3571 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_3574 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [6])
  );
  LUT6 #(
    .INIT ( 64'hA9A9A9A9A9AAAAAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/empty_int_3571 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_3574 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [5])
  );
  LUT6 #(
    .INIT ( 64'hA9A9A9A9A9AAAAAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/empty_int_3571 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_3574 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [4])
  );
  LUT6 #(
    .INIT ( 64'hA9A9A9A9A9AAAAAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/empty_int_3571 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_3574 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [3])
  );
  LUT6 #(
    .INIT ( 64'hA9A9A9A9A9AAAAAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/empty_int_3571 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_3574 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [2])
  );
  LUT6 #(
    .INIT ( 64'hA9A9A9A9A9AAAAAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/empty_int_3571 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_3574 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [1])
  );
  LUT6 #(
    .INIT ( 64'h5555666655556555 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/empty_int_3571 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_3574 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [0])
  );
  LUT5 #(
    .INIT ( 32'hC0808080 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and00022  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_write_pkt_in_progress_reg_4053 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_3246 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0002 )
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_chan_space_cpl_empty_5131 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_sub0000 [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered_11_d_5076 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [1])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_chan_space_cpl_empty_5131 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_sub0000 [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered_11_d_5076 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [2])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_chan_space_cpl_empty_5131 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_sub0000 [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered_11_d_5076 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [3])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_chan_space_cpl_empty_5131 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_sub0000 [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered_11_d_5076 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [4])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_chan_space_cpl_empty_5131 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_sub0000 [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered_11_d_5076 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [5])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_chan_space_cpl_empty_5131 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_sub0000 [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered_11_d_5076 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [6])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_chan_space_cpl_empty_5131 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_sub0000 [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered_11_d_5076 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [7])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_chan_space_cpl_empty_5131 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_sub0000 [8]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered_11_d_5076 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [8])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut<9>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_chan_space_cpl_empty_5131 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_sub0000 [9]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered_11_d_5076 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [9])
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut<10>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_chan_space_cpl_empty_5131 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_sub0000 [10]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered_11_d_5076 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [10])
  );
  LUT5 #(
    .INIT ( 32'hCECCC4CC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001 [0])
  );
  LUT4 #(
    .INIT ( 16'hA888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and000211  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_write_pkt_in_progress_reg_4053 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_wren )
  );
  LUT6 #(
    .INIT ( 64'hEEECCCCC444CCCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/_and0000 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_write_pkt_in_progress_reg_4053 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_3246 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [2])
  );
  LUT6 #(
    .INIT ( 64'hEEECCCCC444CCCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/_and0000 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_write_pkt_in_progress_reg_4053 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_3246 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [1])
  );
  LUT6 #(
    .INIT ( 64'hEEECCCCC444CCCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/_and0000 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_write_pkt_in_progress_reg_4053 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_3246 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [0])
  );
  LUT5 #(
    .INIT ( 32'hF5F4F4F4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/empty_int_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/empty_int_3571 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/clear_addr_d_3568 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_3574 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/empty_int_not0001 )
  );
  LUT4 #(
    .INIT ( 16'hF2A2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/empty_int_3571 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_3574 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_not0001 )
  );
  LUT6 #(
    .INIT ( 64'h00044444FFFFFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/rst_n_inv2611  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_2798 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_2778 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_2803 ),
    .I3(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_2814 ),
    .I5(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/rst_n_inv261 )
  );
  LUT5 #(
    .INIT ( 32'hAA6A5555 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [71]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_d2_3946 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [8])
  );
  LUT6 #(
    .INIT ( 64'h0020002000202020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_init_cpl11  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_2798 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_2778 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_2814 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_2803 ),
    .I5(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_init_cpl1 )
  );
  LUT6 #(
    .INIT ( 64'hFAFFFBFF00000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_and00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/full_6405 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_write_pkt_in_progress_reg_4053 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_3246 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_not0003_inv )
  );
  LUT6 #(
    .INIT ( 64'h9000800010000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_is_same_rdy_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [2]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N25 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N520 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_74_4_2722 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_74_3_2717 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_is_same_rdy_and0000 )
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_74_2_f7_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [1]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N520 )
  );
  LUT6 #(
    .INIT ( 64'h04AA04AAAAFFAAAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/full_rstpot  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/full_6405 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_wren ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0002 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/N11 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N518 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/full_rstpot_6420 )
  );
  LUT4 #(
    .INIT ( 16'h5D55 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_and0000_inv2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_d2_3946 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [71]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_and0000_inv )
  );
  LUT6 #(
    .INIT ( 64'h99A9AAA9AA6A666A ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mcount_data_count_int_xor<4>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mcount_data_count_int_lut [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N516 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_not0003_inv ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Result [4])
  );
  LUT6 #(
    .INIT ( 64'h5155AEAA5D55A2AA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001 [5]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_addsub0000 [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [5])
  );
  LUT6 #(
    .INIT ( 64'h5155AEAA5D55A2AA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001 [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_addsub0000 [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [4])
  );
  LUT6 #(
    .INIT ( 64'h5155AEAA5D55A2AA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001 [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_addsub0000 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [3])
  );
  LUT6 #(
    .INIT ( 64'h5155AEAA5D55A2AA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001 [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_addsub0000 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [2])
  );
  LUT6 #(
    .INIT ( 64'h5155AEAA5D55A2AA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001 [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_addsub0000 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [1])
  );
  FDS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem_0_rstpot_6447 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem[0] )
  );
  LUT3 #(
    .INIT ( 8'hCA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem_0_rstpot  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem_mux0000 [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_not0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem_0_rstpot_6447 )
  );
  FDS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem_4_rstpot_6444 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem[4] )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_rstpot_6443 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_6019 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_0_rstpot_6442 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [0])
  );
  LUT3 #(
    .INIT ( 8'hCA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_0_rstpot  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_not0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_0_rstpot_6442 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_1_rstpot_6440 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [1])
  );
  LUT3 #(
    .INIT ( 8'hCA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_1_rstpot  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_not0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_1_rstpot_6440 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_2_rstpot_6438 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [2])
  );
  LUT3 #(
    .INIT ( 8'hCA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_2_rstpot  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_not0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_2_rstpot_6438 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_3_rstpot_6436 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [3])
  );
  LUT3 #(
    .INIT ( 8'hCA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_3_rstpot  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_not0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_3_rstpot_6436 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_4_rstpot_6434 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [4])
  );
  LUT3 #(
    .INIT ( 8'hCA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_4_rstpot  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_not0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_4_rstpot_6434 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_5_rstpot_6432 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [5])
  );
  LUT3 #(
    .INIT ( 8'hCA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_5_rstpot  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_not0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_5_rstpot_6432 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_6_rstpot_6430 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [6])
  );
  LUT3 #(
    .INIT ( 8'hCA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_6_rstpot  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_not0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_6_rstpot_6430 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_rstpot_6428 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 )
  );
  LUT3 #(
    .INIT ( 8'hCA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_rstpot  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_mux0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_not0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_rstpot_6428 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rerrfwd  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rerrfwd_rstpot_6426 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rerrfwd_6427 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_rstpot_6425 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 )
  );
  LUT3 #(
    .INIT ( 8'hCA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_rstpot  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_mux0000_6424 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_not0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_rstpot_6425 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_rstpot_6422 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_6092 )
  );
  LUT3 #(
    .INIT ( 8'hCA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_rstpot  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_6092 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_mux0000_6421 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_not0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_rstpot_6422 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/full  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/full_rstpot_6420 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/full_6405 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count_and0000  (
    .I0(\BU2/U0/pcie_ep0/llk_tx_dst_rdy_n ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_src_rdy_n_int ),
    .I2(\BU2/U0/pcie_ep0/llk_tx_data [61]),
    .I3(\BU2/U0/pcie_ep0/llk_tx_data [60]),
    .I4(\BU2/U0/pcie_ep0/llk_tx_data [58]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N514 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count_and0000_6419 )
  );
  LUT4 #(
    .INIT ( 16'hFF7F ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count_and0000_SW0_SW0  (
    .I0(\BU2/U0/pcie_ep0/llk_tx_data [59]),
    .I1(\BU2/U0/pcie_ep0/llk_tx_data [57]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q3_4987 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_4349 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N514 )
  );
  LUT5 #(
    .INIT ( 32'hC963369C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mcount_data_count_m1_xor<3>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/N491 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N492 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_not0003_inv ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Result<3>1 )
  );
  LUT6 #(
    .INIT ( 64'h55665556AAAAAAAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mcount_data_count_int_lut<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/full_3299 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N21 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress_reg_4050 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mcount_data_count_int_lut [2])
  );
  LUT6 #(
    .INIT ( 64'h1030103350F050FF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_empty_3307 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N4 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_trn_in_progress ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N512 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N20 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_not0001 )
  );
  LUT3 #(
    .INIT ( 8'hAE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_and00001_SW1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_3982 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_6092 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N512 )
  );
  LUT6 #(
    .INIT ( 64'h1030103350F050FF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_empty_3307 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N4 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_trn_in_progress ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N510 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N20 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_not0001 )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_and00001_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_6092 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N510 )
  );
  LUT6 #(
    .INIT ( 64'h69695A5AA569695A ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cpls_buffered_xor<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_ch_credits_consumed [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_ch_credits_consumed [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_ch_credits_consumed [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpls_buffered [2])
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFFEFAEEAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or0000150  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_zero_4989 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N508 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or0000133_6310 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpls_buffered [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or000089_6309 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpls_buffered [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or0000150_6412 )
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mcount_data_count_m1_cy<2>1_SW1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N492 )
  );
  LUT4 #(
    .INIT ( 16'h0C08 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mcount_data_count_m1_cy<2>1_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N491 )
  );
  LUT5 #(
    .INIT ( 32'hAACAAAAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001 [5])
  );
  LUT5 #(
    .INIT ( 32'hAACAAAAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001 [4])
  );
  LUT5 #(
    .INIT ( 32'hAACAAAAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001 [3])
  );
  LUT5 #(
    .INIT ( 32'hAACAAAAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001 [2])
  );
  LUT5 #(
    .INIT ( 32'hAACAAAAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001 [1])
  );
  LUT4 #(
    .INIT ( 16'hFF10 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_trn_in_progress1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_trn_in_progress )
  );
  LUT5 #(
    .INIT ( 32'h66A66666 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_d2_3946 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [71]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [0])
  );
  LUT5 #(
    .INIT ( 32'hFBFB00FF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_not00021  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/full_6405 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_wren ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0002 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/N11 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_not0002 )
  );
  LUT3 #(
    .INIT ( 8'hF7 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<10>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<10>_mand )
  );
  LUT5 #(
    .INIT ( 32'hAA6A5555 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [71]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_d2_3946 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [7])
  );
  LUT5 #(
    .INIT ( 32'hAA6A5555 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [71]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_d2_3946 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [6])
  );
  LUT5 #(
    .INIT ( 32'hAA6A5555 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [71]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_d2_3946 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [5])
  );
  LUT5 #(
    .INIT ( 32'hAA6A5555 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [71]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_d2_3946 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [4])
  );
  LUT5 #(
    .INIT ( 32'hAA6A5555 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [71]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_d2_3946 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [3])
  );
  LUT5 #(
    .INIT ( 32'hAA6A5555 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [71]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_d2_3946 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [2])
  );
  LUT5 #(
    .INIT ( 32'h99599999 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_d2_3946 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [71]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [1])
  );
  LUT5 #(
    .INIT ( 32'h5A5A5A9A ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut<9>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [9]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_wren ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/full_6405 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [9])
  );
  LUT5 #(
    .INIT ( 32'h06F6F606 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofcpl_q2_rose ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_addsub0000 [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [0])
  );
  LUT5 #(
    .INIT ( 32'hFBFA0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/aempty_int_not000121  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/full_3299 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress_reg_4050 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N21 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_not0003_inv )
  );
  LUT6 #(
    .INIT ( 64'h040504040C0D0C0C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_rden1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_empty_3307 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I5(trn_rdst_rdy_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_rden )
  );
  LUT6 #(
    .INIT ( 64'h40004000000000FF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/afull_not000193  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/afull_not000139_6316 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/afull_not000114_6315 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/N11 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N499 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/afull_not0001 )
  );
  LUT5 #(
    .INIT ( 32'hFFFFBFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/afull_not000193_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [8]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N489 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N499 )
  );
  LUT4 #(
    .INIT ( 16'h04FF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_not00031  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/full_6405 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_wren ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0002 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_not0003 )
  );
  LUT6 #(
    .INIT ( 64'hFF00FF00FF10FF00 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/afull_3301 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rnp_ok_d_3964 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [69]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress_reg_4050 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [71]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress )
  );
  LUT6 #(
    .INIT ( 64'h5554554454544444 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/empty_int_3304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_empty_3307 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_6404 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N4 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N65 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take )
  );
  LUT4 #(
    .INIT ( 16'h5540 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rd_en_fwft1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/empty_int_3571 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_3574 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_xor<11>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [11]),
    .O
(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_xor<11>_rt_4665 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_xor<11>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_xor<11>_rt_4571 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_xor<11>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_xor<11>_rt_4524 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_xor<9>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_xor<9>_rt_3898 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_xor<8>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_xor<8>_rt_3840 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_xor<3>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_xor<3>_rt_2691 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_xor<3>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_xor<3>_rt_2680 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_xor<3>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_xor<3>_rt_2669 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<6>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<6>_rt_4678 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<7>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<7>_rt_4676 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<8>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<8>_rt_4674 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<9>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<9>_rt_4671 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<10>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<10>_rt_4668 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<6>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<6>_rt_4586 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<7>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<7>_rt_4583 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<8>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<8>_rt_4580 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<9>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<9>_rt_4577 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<10>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<10>_rt_4574 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<6>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<6>_rt_4539 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<7>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<7>_rt_4536 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<8>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<8>_rt_4533 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<9>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<9>_rt_4530 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<10>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<10>_rt_4527 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy<0>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy<0>_rt_3861 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<7>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<7>_rt_3838 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<6>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<6>_rt_3836 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<5>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<5>_rt_3834 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<4>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<4>_rt_3832 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<3>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<3>_rt_3830 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<2>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<2>_rt_3828 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<1>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<1>_rt_3826 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<1>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<1>_rt_2697 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<2>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<2>_rt_2694 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<1>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<1>_rt_2686 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<2>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<2>_rt_2683 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<1>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<1>_rt_2675 )
  );
  LUT1 #(
    .INIT ( 2'h2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<2>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<2>_rt_2672 )
  );
  FDRSE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<29>23_6402 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [0])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .D(NlwRenamedSig_OI_cfg_device_number[4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05 [7])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .D(NlwRenamedSig_OI_cfg_device_number[3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05 [6])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .D(NlwRenamedSig_OI_cfg_device_number[2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05 [5])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .D(NlwRenamedSig_OI_cfg_device_number[1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05 [4])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .D(NlwRenamedSig_OI_cfg_device_number[0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05 [3])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .D(NlwRenamedSig_OI_cfg_bus_number[7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [7])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .D(NlwRenamedSig_OI_cfg_bus_number[6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [6])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .D(NlwRenamedSig_OI_cfg_bus_number[5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [5])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .D(NlwRenamedSig_OI_cfg_bus_number[4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [4])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .D(NlwRenamedSig_OI_cfg_bus_number[3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [3])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .D(NlwRenamedSig_OI_cfg_bus_number[2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [2])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .D(NlwRenamedSig_OI_cfg_bus_number[1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [1])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .D(NlwRenamedSig_OI_cfg_bus_number[0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [0])
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_or000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_5239 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_or00001 )
  );
  FDRS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_or00001 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 )
  );
  LUT3 #(
    .INIT ( 8'hFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/sent_check_q2_or000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rbus_id_o_2642 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_2888 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem64_o_2844 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/sent_check_q2_or00001 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/sent_check_q2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/sent_check_q2_or00001 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q1_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rio_o_2892 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/sent_check_q2_2894 )
  );
  LUT4 #(
    .INIT ( 16'h0008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rbus_id_d11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[1] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[2] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rbus_id_d1 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rbus_id_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rbus_id_d1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_or0000 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rbus_id_o_2642 )
  );
  FDRS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<0>1_6384 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [0])
  );
  FDRS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_pre1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_6006 )
  );
  LUT5 #(
    .INIT ( 32'hFFFFFFFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N16 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_or00001_6382 )
  );
  FDRS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_or00001_6382 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_2779 )
  );
  LUT3 #(
    .INIT ( 8'hFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Out1411  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd7_2312 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd6_2316 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Out141 )
  );
  FDRS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_intr  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Out141 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_intr_6190 )
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<6>1_6380 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<6>1_6380 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N128 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [6])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<5>1_6379 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<5>1_6379 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N130 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [5])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<4>1_6378 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<4>1_6378 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N132 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [4])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<3>1_6377 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<3>1_6377 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N134 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [3])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<2>1_6376 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<2>1_6376 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N136 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [2])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [42]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<1>1_6375 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<1>1_6375 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N114 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [1])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [41]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<0>1_6374 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<0>1_6374 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N116 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [0])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<15>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [23]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<15>1_6373 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<15>1_6373 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N158 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [7])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<14>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [22]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<14>1_6372 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<14>1_6372 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N160 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [6])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<13>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [21]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<13>1_6371 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<13>1_6371 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N162 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [5])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<12>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [20]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<12>1_6370 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<12>1_6370 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N164 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [4])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<11>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [19]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<11>1_6369 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<11>1_6369 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N166 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [3])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<10>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [18]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<10>1_6368 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<10>1_6368 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N168 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [2])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<9>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [17]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [17]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<9>1_6367 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<9>1_6367 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N154 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [1])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<8>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [16]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<8>1_6366 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<8>1_6366 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N156 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [0])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<23>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [31]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<23>1_6365 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<23>1_6365 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N170 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [7])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<22>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [30]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<22>1_6364 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<22>1_6364 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N172 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [6])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<21>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [29]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<21>1_6363 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<21>1_6363 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N174 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [5])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<20>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [28]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<20>1_6362 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<20>1_6362 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N176 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [4])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<19>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [27]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<19>1_6361 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<19>1_6361 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N178 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [3])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<18>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [26]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<18>1_6360 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<18>1_6360 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N180 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [2])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<17>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [25]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<17>1_6359 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<17>1_6359 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N182 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [1])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<16>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [24]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<16>1_6358 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<16>1_6358 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N184 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [0])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [15]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<7>1_6357 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<7>1_6357 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N138 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [7])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [14]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [14]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<6>1_6356 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<6>1_6356 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N140 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [6])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [13]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [13]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<5>1_6355 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<5>1_6355 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N142 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [5])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [12]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [12]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<4>1_6354 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<4>1_6354 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N144 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [4])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<3>1_6353 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<3>1_6353 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N146 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [3])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<2>1_6352 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<2>1_6352 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N148 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [2])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [9]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<1>1_6351 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<1>1_6351 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N150 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [1])
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<0>1_6350 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<0>1_6350 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N152 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [0])
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<34>1_6348 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd7_2312 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [5])
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<33>1_6346 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd10_2290 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [4])
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<32>1_6344 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [3])
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<31>1_6342 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [2])
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>33 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>13_6171 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [1])
  );
  LUT3 #(
    .INIT ( 8'hF2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_03_mux0000<7>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_03 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_03_mux0000<7>1 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_03_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_03_mux0000<7>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_03 [0])
  );
  LUT3 #(
    .INIT ( 8'hF2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<1>1 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<1>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [6])
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<2>1_6336 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [5])
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<3>1_6334 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd7_2312 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [4])
  );
  LUT3 #(
    .INIT ( 8'hF2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<4>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<4>1 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<4>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [3])
  );
  LUT3 #(
    .INIT ( 8'hF2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<5>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd7_2312 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<5>1 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<5>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd6_2316 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [2])
  );
  LUT3 #(
    .INIT ( 8'hF2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<6>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<6>1 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<6>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [1])
  );
  FDRS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_or00001 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(cfg_rd_en_n),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_6020 )
  );
  LUT3 #(
    .INIT ( 8'hFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplu_or000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplu_or00001 )
  );
  FDRS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplu  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplu_or00001 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplu_6008 )
  );
  LUT3 #(
    .INIT ( 8'hFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplt_or000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplt_or00001 )
  );
  FDRS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplt  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplt_or00001 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplt_6009 )
  );
  LUT3 #(
    .INIT ( 8'hFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_ftl_or000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_ftl_or00001 )
  );
  FDRS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_ftl  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_ftl_or00001 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_ftl_6036 )
  );
  LUT3 #(
    .INIT ( 8'hFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cor_or000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cor_or00001 )
  );
  FDRS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cor  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cor_or00001 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cor_6037 )
  );
  LUT3 #(
    .INIT ( 8'hFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_nfl_or000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_nfl_or00001 )
  );
  FDRS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_nfl  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_nfl_or00001 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_nfl_6035 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_masterdataparityerror  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_masterdataparityerror_or00001 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_masterdataparityerror_not0001_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_cpl_ep_o_3063 ),
    .Q(\BU2/U0/pcie_ep0/fe_l0_set_user_master_data_parity )
  );
  FDS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [1])
  );
  FDS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [2])
  );
  LUT3 #(
    .INIT ( 8'hFB ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_err_wr_ep_n_not000111  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [46]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_err_wr_ep_n_not00011 )
  );
  FDS #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_err_wr_ep_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_err_wr_ep_n_not00011 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_4064 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_err_wr_ep_n_6320 )
  );
  LUT3 #(
    .INIT ( 8'h08 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_cmp_eq0001111  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap [0]),
    .I1(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_cmp_eq000111 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_cmp_eq000111 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length [6])
  );
  LUT2 #(
    .INIT ( 4'h1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_mux0000111  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_6317 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N65 )
  );
  LUT2 #(
    .INIT ( 4'h7 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not000111  (
    .I0(trn_rdst_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N4 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFCE0ACC00 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pkt_avail_3952 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_6092 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N4 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N65 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden )
  );
  LUT4 #(
    .INIT ( 16'hFFBF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt_not0001211  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/afull_3301 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [69]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [71]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rnp_ok_d_3964 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N21 )
  );
  LUT3 #(
    .INIT ( 8'hF8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_3574 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_not0001 )
  );
  LUT4 #(
    .INIT ( 16'h1101 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/full_3299 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N21 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress_reg_4050 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int )
  );
  LUT4 #(
    .INIT ( 16'h0001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/afull_not000139  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [9]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/afull_not000139_6316 )
  );
  LUT5 #(
    .INIT ( 32'h02000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/afull_not000114  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/afull_not000114_6315 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/_and0000 )
  );
  LUT6 #(
    .INIT ( 64'h88CC080CCCCC0C0C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt_not000141  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_empty_3307 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress_reg_and0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N21 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_rden ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress_reg_4050 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [71]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt_and0000 )
  );
  LUT6 #(
    .INIT ( 64'hDFFFFFFFFFFFFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/afull_not00012_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [9]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N489 )
  );
  LUT4 #(
    .INIT ( 16'hCC4C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [71]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_d2_3946 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_and0000 )
  );
  LUT5 #(
    .INIT ( 32'h00000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_and000061  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_and0000_bdd10 )
  );
  LUT2 #(
    .INIT ( 4'hD ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cpls_buffered_cy<0>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_ch_credits_consumed [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cpls_buffered_cy [0])
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_mux00001111  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [70]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress_reg_and0000 )
  );
  LUT6 #(
    .INIT ( 64'h20A22020BAFBBABA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_cmp_gt00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_cmp_gt00001_6308 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<11>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000 [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<11>1_5115 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<10>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000 [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<10>1_5116 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<9>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000 [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<9>1_5117 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or0000133  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [8]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [9]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [10]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or0000133_6310 )
  );
  LUT5 #(
    .INIT ( 32'hFDF0F4F0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or000089  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or000049_6306 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or000071_6307 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_cmp_gt00001_6308 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or000089_6309 )
  );
  LUT4 #(
    .INIT ( 16'hAF23 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or000071  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or000071_6307 )
  );
  LUT4 #(
    .INIT ( 16'h08AE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or000049  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or000049_6306 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<8>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000 [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<8>1_5118 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000 [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<7>1_5119 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000 [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<6>1_5120 )
  );
  LUT4 #(
    .INIT ( 16'h0ACE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int_2_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_3973 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 ),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [2]),
    .I3(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int [2])
  );
  LUT4 #(
    .INIT ( 16'h0ACE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int_6_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_3973 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 ),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [6]),
    .I3(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int [6])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000 [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<5>1_5121 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000 [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<4>1_5122 )
  );
  LUT3 #(
    .INIT ( 8'h08 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_only_mux000055  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q2_5009 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q2_5104 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q1_5075 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_only_mux000055_6305 )
  );
  LUT3 #(
    .INIT ( 8'hD5 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_or_eof_q2_only_mux00014  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_4062 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_4064 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q2_5009 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_or_eof_q2_only_mux00014_6304 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<3>1_5123 )
  );
  LUT5 #(
    .INIT ( 32'h00044444 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_not000121  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_2798 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_2778 ),
    .I2(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_2803 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_2814 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_init_cpl )
  );
  LUT6 #(
    .INIT ( 64'h0000000000010000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/empty_int_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt [8]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt [9]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N471 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/empty_int_mux0000_3570 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFFFFFFFFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/empty_int_mux0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/clear_addr_d_3568 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N471 )
  );
  LUT4 #(
    .INIT ( 16'hFFFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe_input01  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q2_only_5136 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_only_5138 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_5239 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_5008 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe_input0 )
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_1420 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_1423 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_1421 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt [0])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_1420 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_1423 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_1421 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt [1])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_num<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_1323 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_num [0])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cpls_buffered_lut<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_ch_credits_consumed [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cpls_buffered_lut [3])
  );
  LUT6 #(
    .INIT ( 64'h000000000000CECC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<0>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pkt_avail_3952 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_6092 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N65 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_trn_in_progress ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N20 )
  );
  LUT3 #(
    .INIT ( 8'h08 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofcpl_q2_rose1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofcpl_q2_rose )
  );
  LUT4 #(
    .INIT ( 16'h0ACE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int_1_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_3973 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 ),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [1]),
    .I3(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int [1])
  );
  LUT4 #(
    .INIT ( 16'h4F44 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int_5_or00001  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_3973 ),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int [5])
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_int_2_and0000  (
    .I0(\BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [5]),
    .I1(\BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [6]),
    .I2(\BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [1]),
    .I3(\BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [2]),
    .I4(\BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N465 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_int_2_and0000_4055 )
  );
  LUT3 #(
    .INIT ( 8'hFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_int_2_and0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [7]),
    .I1(\BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [4]),
    .I2(\BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N465 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_int_1_and0000  (
    .I0(\BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [7]),
    .I1(\BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [5]),
    .I2(\BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [4]),
    .I3(\BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [0]),
    .I4(\BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N463 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_int_1_and0000_4056 )
  );
  LUT3 #(
    .INIT ( 8'hFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_int_1_and0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [2]),
    .I1(\BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [6]),
    .I2(\BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N463 )
  );
  LUT6 #(
    .INIT ( 64'h00A0CCECF0F0FCFC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int_0_or00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_2798 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_3973 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 ),
    .I3(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [0]),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [0]),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int [0])
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_int_0_and0000  (
    .I0(\BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [5]),
    .I1(\BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [7]),
    .I2(\BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [6]),
    .I3(\BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [4]),
    .I4(\BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N458 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_int_0_and0000_4054 )
  );
  LUT3 #(
    .INIT ( 8'hFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_int_0_and0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [1]),
    .I1(\BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [3]),
    .I2(\BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N458 )
  );
  LUT4 #(
    .INIT ( 16'h4F44 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int_4_or00001  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_3973 ),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int [4])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_cmp_eq00001561  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/N11 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_cmp_eq00001421_6295 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_cmp_eq0000 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_cmp_eq00001201  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [55]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [54]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [53]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [63]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [62]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_cmp_eq00001201_6294 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_cmp_eq000064  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [49]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [50]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [48]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [38]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_cmp_eq000064_6293 )
  );
  LUT6 #(
    .INIT ( 64'h0004FFFFFFFFFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_not0001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_stream_2810 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_2813 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/posted_avail_2766 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_2768 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N456 ),
    .I5(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_not0001_2808 )
  );
  LUT4 #(
    .INIT ( 16'hFF01 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_not0001_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_is_same_rdy_2807 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_is_same_lock_2805 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_d_2780 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_2814 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N456 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFC8C8CCC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_not0001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/posted_avail_2766 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_2814 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_2768 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_int [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N454 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_not0001_2808 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_not0001_2811 )
  );
  LUT3 #(
    .INIT ( 8'hF1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_not0001_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_chosen_2841 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/force_streaming_2838 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_2798 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N454 )
  );
  LUT3 #(
    .INIT ( 8'h01 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tbuf_av_cpl1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpls_buffered [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpls_buffered [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpls_buffered [2]),
    .O(trn_tbuf_av_8[3])
  );
  LUT4 #(
    .INIT ( 16'h08AE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_cmp_lt0000264  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_cmp_lt0000264_6287 )
  );
  LUT4 #(
    .INIT ( 16'h08AE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_cmp_lt0000264  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_cmp_lt0000264_6286 )
  );
  LUT6 #(
    .INIT ( 64'hAAAAAAAAAA8AA888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [8]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_and0000_bdd10 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N452 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N451 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_and0000 )
  );
  LUT6 #(
    .INIT ( 64'h7333100FF7F3313F ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_and00001_SW1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [7]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N452 )
  );
  LUT6 #(
    .INIT ( 64'hD444DDD4D4D4DDDD ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_and00001_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length [6]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N451 )
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_1399 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_1402 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_inc_dec_b_1400 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [0])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_1399 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_1402 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_inc_dec_b_1400 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [1])
  );
  LUT3 #(
    .INIT ( 8'hFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer_or000111  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_chosen_2841 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/force_streaming_2838 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_2768 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N4 )
  );
  LUT4 #(
    .INIT ( 16'h0ACE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int_3_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_3973 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 ),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [3]),
    .I3(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int [3])
  );
  LUT4 #(
    .INIT ( 16'h4F44 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int_7_or00001  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_3973 ),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int [7])
  );
  LUT6 #(
    .INIT ( 64'h0000800008088808 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld_2796 ),
    .I2(\BU2/U0/pcie_ep0/llk_rx_preferred_type [12]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_3973 ),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [6]),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0001 )
  );
  LUT6 #(
    .INIT ( 64'h2020202020202075 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_trn_in_progress ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_empty_3307 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N4 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N449 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 )
  );
  LUT6 #(
    .INIT ( 64'h2222222222222262 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/empty_int_not0001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N447 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/empty_int_not0001_3302 )
  );
  LUT2 #(
    .INIT ( 4'hE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/empty_int_not0001_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N447 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000002 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_chan_space_cpl_empty_and0000  (
    .I0(\BU2/U0/pcie_ep0/llk_tx_chan_space [7]),
    .I1(\BU2/U0/pcie_ep0/llk_tx_chan_space [4]),
    .I2(\BU2/U0/pcie_ep0/llk_tx_chan_space [1]),
    .I3(\BU2/U0/pcie_ep0/llk_tx_chan_space [5]),
    .I4(\BU2/U0/pcie_ep0/llk_tx_chan_space [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N445 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_chan_space_cpl_empty_and0000_5130 )
  );
  LUT5 #(
    .INIT ( 32'hFFFFFFFB ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_chan_space_cpl_empty_and0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/llk_tx_chan_space [2]),
    .I1(\BU2/U0/pcie_ep0/llk_tx_ch_fifo [1]),
    .I2(\BU2/U0/pcie_ep0/llk_tx_chan_space [6]),
    .I3(\BU2/U0/pcie_ep0/llk_tx_chan_space [3]),
    .I4(\BU2/U0/pcie_ep0/llk_tx_ch_fifo [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N445 )
  );
  LUT6 #(
    .INIT ( 64'h0000800008088808 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and00051  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld_2796 ),
    .I2(\BU2/U0/pcie_ep0/llk_rx_preferred_type [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_3973 ),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [2]),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0005 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFF5555555D ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_src_rdy_n_int1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q3_4347 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_5239 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_or_eof_q2_only_5134 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_only_5138 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_and_block_5145 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_src_rdy_n_int )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_completion_available_n_d_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_2798 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_73 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_completion_available_n_d_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'h0F0F0F0FAACCCCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q1_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_buf_5231 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q1_5002 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_dsc_n_4060 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_5239 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q1_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'h33333333AAF0F0F0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_buf_5233 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_4062 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_5008 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_5239 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'h0F0F0F0FAA00CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q1_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_5235 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q1_5075 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_4064 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_5239 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q1_mux0000 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and0000 )
  );
  LUT4 #(
    .INIT ( 16'hFD75 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_or00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq0000 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_or0000 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFDDD5DDD5DDD5 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux000098  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N311 ),
    .I3(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux000076_6276 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'h90090000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux000076  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/rx_ch_credits_received [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/rx_ch_credits_received [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux000052_6275 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux000076_6276 )
  );
  LUT4 #(
    .INIT ( 16'h9009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux000052  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/rx_ch_credits_received [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/rx_ch_credits_received [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux000052_6275 )
  );
  LUT6 #(
    .INIT ( 64'h4444444444404444 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_is_same_lock_2805 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trigger_xfer ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_stream_2810 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_2768 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_2813 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/posted_avail_2766 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'h5F4C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trigger_xfer1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_d_2780 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_2814 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_is_same_rdy_2807 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trigger_xfer )
  );
  LUT5 #(
    .INIT ( 32'h00000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_cmp_eq0000160  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [34]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [33]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [36]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [39]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [40]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_cmp_eq0000160_6274 )
  );
  LUT2 #(
    .INIT ( 4'hE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or000021  (
    .I0(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I1(trn_tsrc_rdy_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N7 )
  );
  LUT5 #(
    .INIT ( 32'hAAAA8000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000328  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000322_6270 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and000084_6271 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000177_6272 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000253_6273 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and00004_6264 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000 )
  );
  LUT2 #(
    .INIT ( 4'hE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000296  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000296_6269 )
  );
  LUT5 #(
    .INIT ( 32'h00000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000158  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [12]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [31]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000158_6268 )
  );
  LUT3 #(
    .INIT ( 8'h01 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000106  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [10]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000106_6267 )
  );
  LUT5 #(
    .INIT ( 32'h00000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and000065  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [21]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [20]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and000065_6266 )
  );
  LUT3 #(
    .INIT ( 8'h01 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and000013  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [28]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [29]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and000013_6265 )
  );
  LUT3 #(
    .INIT ( 8'hFB ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and00004  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and00004_6264 )
  );
  LUT5 #(
    .INIT ( 32'h00000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000158  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [12]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [31]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000158_6263 )
  );
  LUT3 #(
    .INIT ( 8'h01 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000106  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [10]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000106_6262 )
  );
  LUT5 #(
    .INIT ( 32'h00000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and000065  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [21]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [20]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and000065_6261 )
  );
  LUT3 #(
    .INIT ( 8'h01 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and000013  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [28]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [29]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and000013_6260 )
  );
  LUT5 #(
    .INIT ( 32'h00000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000158  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [12]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [31]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000158_6259 )
  );
  LUT3 #(
    .INIT ( 8'h01 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000106  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [10]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000106_6258 )
  );
  LUT5 #(
    .INIT ( 32'h00000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and000065  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [21]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [20]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and000065_6257 )
  );
  LUT3 #(
    .INIT ( 8'h01 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and000013  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [28]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [29]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and000013_6256 )
  );
  LUT6 #(
    .INIT ( 64'hAAAAAAAA80000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000300  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N5 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and000040_6250 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and000076_6251 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000177_6254 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000253_6255 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and00004_6249 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000 )
  );
  LUT5 #(
    .INIT ( 32'h00000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000158  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [12]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [31]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000158_6253 )
  );
  LUT3 #(
    .INIT ( 8'h01 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000106  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [10]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000106_6252 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and000076  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [21]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [20]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and000076_6251 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and000040  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [28]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [29]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [9]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [8]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [7]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and000040_6250 )
  );
  LUT3 #(
    .INIT ( 8'hFB ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and00004  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[1] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[2] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and00004_6249 )
  );
  LUT3 #(
    .INIT ( 8'hFB ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pkt_avail_mux000023  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [71]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_d2_3946 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pkt_avail_mux000023_6248 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFFFFFFFFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pkt_avail_mux000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [7]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pkt_avail_mux000011_6247 )
  );
  LUT6 #(
    .INIT ( 64'h3F2A2A2AFFFFFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<0>_SW0  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [7]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N33 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N440 )
  );
  LUT6 #(
    .INIT ( 64'hCCCCCCCCCCCCCCC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt_and0000 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rnp_ok_d_3964 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N438 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_mux0000_3948 )
  );
  LUT6 #(
    .INIT ( 64'hAAAA8AAA8AAA8AAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_mux0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_empty_3307 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_rden ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [71]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress_reg_4050 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress_reg_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N438 )
  );
  LUT6 #(
    .INIT ( 64'h0182FFFF0000FFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [64]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [65]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [66]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [67]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N436 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N20 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [1])
  );
  LUT5 #(
    .INIT ( 32'hBEFDFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<1>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [67]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [65]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [66]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [64]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_trn_in_progress ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N436 )
  );
  LUT6 #(
    .INIT ( 64'h0608FFFF0000FFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [65]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [67]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [66]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [64]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N434 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N20 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [3])
  );
  LUT5 #(
    .INIT ( 32'hEBBFFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<3>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [66]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [64]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [67]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [65]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_trn_in_progress ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N434 )
  );
  LUT6 #(
    .INIT ( 64'h0081FFFF0000FFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [66]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [65]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [64]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [67]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N432 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N20 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [0])
  );
  LUT5 #(
    .INIT ( 32'hBFFEFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<0>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [67]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [64]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [66]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [65]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_trn_in_progress ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N432 )
  );
  LUT6 #(
    .INIT ( 64'h0C10FFFF0000FFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [64]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [67]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [66]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [65]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N430 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N20 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [4])
  );
  LUT5 #(
    .INIT ( 32'hDFDBFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<4>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [65]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [66]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [67]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [64]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_trn_in_progress ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N430 )
  );
  LUT6 #(
    .INIT ( 64'h08200000FFFFFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [64]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [67]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [66]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [65]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N20 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N428 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [5])
  );
  LUT5 #(
    .INIT ( 32'hDBFFFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<5>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [65]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [66]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [67]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_trn_in_progress ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [64]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N428 )
  );
  LUT6 #(
    .INIT ( 64'h0304FFFF0000FFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [64]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [65]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [66]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [67]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N426 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N20 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [2])
  );
  LUT5 #(
    .INIT ( 32'hFBEBFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<2>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [66]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [67]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [65]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [64]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_trn_in_progress ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N426 )
  );
  LUT6 #(
    .INIT ( 64'h00002000FFFFFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [66]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [64]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N20 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [65]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [67]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N424 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [6])
  );
  LUT5 #(
    .INIT ( 32'hFFFFBFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<6>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [67]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_trn_in_progress ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [66]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [65]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [64]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N424 )
  );
  LUT3 #(
    .INIT ( 8'hF7 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_mux0000_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pkt_avail_3952 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [70]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N418 )
  );
  LUT4 #(
    .INIT ( 16'h8CFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_mux0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [70]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pkt_avail_3952 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_6092 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N416 )
  );
  LUT6 #(
    .INIT ( 64'h0000001000C000F0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux000022  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N414 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_hotplug_or0000 )
  );
  LUT3 #(
    .INIT ( 8'hFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux000022_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N414 )
  );
  LUT6 #(
    .INIT ( 64'h22F2F2F222F2FFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N20 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_trn_in_progress ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_empty_3307 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N4 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N412 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_mux0000_3978 )
  );
  LUT3 #(
    .INIT ( 8'h51 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_mux0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_3982 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_6092 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N412 )
  );
  LUT6 #(
    .INIT ( 64'hA8F88888ECFCCCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_mux0000  (
    .I0(trn_rdst_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N410 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [70]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N20 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_empty_3307 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_mux0000_3981 )
  );
  LUT6 #(
    .INIT ( 64'hFF10FFFFFF10FF10 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N19 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N15 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N23 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'hFFFF6400 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux000021  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N19 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_hotplug_or0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N15 )
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_1420 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_1423 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_1421 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt [2])
  );
  LUT4 #(
    .INIT ( 16'h0001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>_bdd0 )
  );
  LUT4 #(
    .INIT ( 16'h0001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>21  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>_bdd1 )
  );
  LUT3 #(
    .INIT ( 8'hF8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N23 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N15 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000 [0])
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_num<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_1323 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_num [1])
  );
  LUT4 #(
    .INIT ( 16'h9CCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_d2_3946 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [71]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_not0001 )
  );
  LUT4 #(
    .INIT ( 16'h0280 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/afull_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/N11 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/afull_not0001 )
  );
  LUT4 #(
    .INIT ( 16'h6444 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/full_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/N11 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/full_not0001 )
  );
  LUT4 #(
    .INIT ( 16'hFF7F ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_or0000_inv1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [35]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/N11 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [38]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [32]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_or0000_inv )
  );
  LUT3 #(
    .INIT ( 8'hA8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_3574 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take )
  );
  LUT3 #(
    .INIT ( 8'hFB ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_not000111  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_6092 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N9 )
  );
  LUT2 #(
    .INIT ( 4'hE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_empty_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_rden ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_empty_not0001 )
  );
  LUT5 #(
    .INIT ( 32'hC0F0A0F0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_5597 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_5595 ),
    .I2(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_tag_out [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_tag_out [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/A31  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_5_f7_6219 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_6_f7_6220 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_seq_out [7])
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/A31  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_5_f7_6217 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_6_f7_6218 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_tag_out [0])
  );
  LUT6 #(
    .INIT ( 64'h0000800008088808 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and00061  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld_2796 ),
    .I2(\BU2/U0/pcie_ep0/llk_rx_preferred_type [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_3973 ),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [1]),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0006 )
  );
  LUT6 #(
    .INIT ( 64'h0000800008088808 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and00021  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld_2796 ),
    .I2(\BU2/U0/pcie_ep0/llk_rx_preferred_type [10]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_3973 ),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [5]),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0002 )
  );
  LUT2 #(
    .INIT ( 4'hD ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_or00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/fe_l0_stats_cfg_transmitted ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_or0000 )
  );
  LUT3 #(
    .INIT ( 8'hA8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q2_5104 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_not0001 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q1_5075 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_and0000 )
  );
  LUT6 #(
    .INIT ( 64'h0000800008088808 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and00031  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld_2796 ),
    .I2(\BU2/U0/pcie_ep0/llk_rx_preferred_type [8]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_3973 ),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [4]),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0003 )
  );
  LUT5 #(
    .INIT ( 32'h41000041 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq00004  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N408 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/rx_ch_credits_received [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/rx_ch_credits_received [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq0000 )
  );
  LUT4 #(
    .INIT ( 16'h6FF6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq00004_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/rx_ch_credits_received [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/rx_ch_credits_received [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N408 )
  );
  LUT5 #(
    .INIT ( 32'h00008421 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq00014  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/rx_ch_credits_received [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/rx_ch_credits_received [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N406 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq0001 )
  );
  LUT4 #(
    .INIT ( 16'h6FF6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq00014_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/rx_ch_credits_received [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/rx_ch_credits_received [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N406 )
  );
  LUT6 #(
    .INIT ( 64'hABAFAAAEFFFFFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/trn_tdst_rdy_n_or0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_in_pkt_4338 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N7 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_in_pkt_4341 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N404 ),
    .I5(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/trn_tdst_rdy_n_or0000_4345 )
  );
  LUT4 #(
    .INIT ( 16'h75FF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/trn_tdst_rdy_n_or0000_SW0  (
    .I0(trn_tsrc_dsc_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_in_pkt_4341 ),
    .I2(trn_tsof_n),
    .I3(trn_teof_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N404 )
  );
  LUT2 #(
    .INIT ( 4'hD ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final_not00011  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final_not0001 )
  );
  LUT6 #(
    .INIT ( 64'h5000622250004000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_mux000035  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N7 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I2(trn_teof_n),
    .I3(trn_tsrc_dsc_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_teof_n_2151 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_mux000035_6211 )
  );
  LUT5 #(
    .INIT ( 32'hFFFF6FF6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_and_block_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q2 [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3 [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3 [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2 [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N201 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/N12 )
  );
  LUT6 #(
    .INIT ( 64'h6FF6FFFFFFFF6FF6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_and_block_mux00001_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q2 [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3 [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q2 [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2 [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N201 )
  );
  LUT6 #(
    .INIT ( 64'hF5F5F5F5F5B1F5F5 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem_mux0000<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_trn_in_progress ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [70]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [69]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N199 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [69]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem_mux0000 [0])
  );
  LUT5 #(
    .INIT ( 32'h57DFFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_third_2785 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N4 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_posted_available_n_d_2761 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N197 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_2814 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N12 )
  );
  LUT5 #(
    .INIT ( 32'hFDEC3120 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer_mux0000<1>1_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_int [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_int [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_non_posted_available_n_d_2763 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_posted_available_n_d_2761 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_completion_available_n_d_2816 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N197 )
  );
  LUT6 #(
    .INIT ( 64'hEE40EEC0444044C0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_and_block_mux00002  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_5155 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof_5150 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q2_5104 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/N12 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_and_block_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'h0200000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_h48read_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [38]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [37]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [32]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [35]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_1760 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/N11 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_h48read_and0000 )
  );
  LUT6 #(
    .INIT ( 64'h0000000080000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_h68read_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/N11 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [37]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [38]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [35]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_1760 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [32]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_h68read_and0000 )
  );
  LUT5 #(
    .INIT ( 32'h22828882 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000<0>1  (
    .I0(\NlwRenamedSig_OI_cfg_dcommand[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_99_addsub0000_lut[3] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_100_cy[2] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_1323 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_99_addsub0000_cy[2] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000 [0])
  );
  LUT5 #(
    .INIT ( 32'hFD5DA808 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_100_cy<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_100_lut [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_100_lut [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_100_cy[0] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_100_cy[2] )
  );
  LUT5 #(
    .INIT ( 32'h80820002 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_mux00001  (
    .I0(\NlwRenamedSig_OI_cfg_dcommand[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_1323 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_99_addsub0000_lut[3] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_100_cy[2] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_99_addsub0000_cy[2] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'hFD5DA808 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Msub__AUX_100_cy<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Msub__AUX_100_lut [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Msub__AUX_100_lut [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Msub__AUX_100_cy[0] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Msub__AUX_100_cy[2] )
  );
  LUT4 #(
    .INIT ( 16'h59A9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_lut [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Msub__AUX_100_cy[2] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_inc_dec_b_1356 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_cy[2] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000 [0])
  );
  LUT4 #(
    .INIT ( 16'h59A9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_lut [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Msub__AUX_100_cy[2] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_inc_dec_b_1334 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_cy[2] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000 [0])
  );
  LUT4 #(
    .INIT ( 16'h59A9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Madd_AUX_99_addsub0000_lut [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Msub__AUX_100_cy[2] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_1320 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Madd_AUX_99_addsub0000_cy[2] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000 [0])
  );
  LUT4 #(
    .INIT ( 16'h8901 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_inc_dec_b_1356 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_lut [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Msub__AUX_100_cy[2] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_cy[2] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'h8901 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_inc_dec_b_1334 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_lut [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Msub__AUX_100_cy[2] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_cy[2] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'h8901 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_1320 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Madd_AUX_99_addsub0000_lut [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Msub__AUX_100_cy[2] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Madd_AUX_99_addsub0000_cy[2] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'h11B1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_third_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_second_2787 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N12 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_2814 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_stream_2810 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_third_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_1355 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_1359 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_inc_dec_b_1357 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt [0])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_1333 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_1337 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_inc_dec_b_1335 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt [0])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_1377 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_1381 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b_1379 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt [0])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_1399 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_1402 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_inc_dec_b_1400 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [2])
  );
  LUT3 #(
    .INIT ( 8'h9C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer_mux0000<1>2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N12 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer_mux0000 [1])
  );
  LUT3 #(
    .INIT ( 8'h57 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_3574 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_rden ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_mux0000 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_2283 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_intr_6190 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/_and0000 )
  );
  LUT2 #(
    .INIT ( 4'h1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_only_and000211  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv )
  );
  LUT6 #(
    .INIT ( 64'h0000800008088808 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld_2796 ),
    .I2(\BU2/U0/pcie_ep0/llk_rx_preferred_type [14]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_3973 ),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [7]),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0000 )
  );
  LUT6 #(
    .INIT ( 64'h0000800008088808 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and00041  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld_2796 ),
    .I2(\BU2/U0/pcie_ep0/llk_rx_preferred_type [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_3973 ),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [3]),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0004 )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/A31  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/Mmux_Q_5_f7_6188 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/Mmux_Q_6_f7_6189 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_seq_out [2])
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/A31  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/Mmux_Q_5_f7_6186 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/Mmux_Q_6_f7_6187 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_seq_out [3])
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/A31  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/Mmux_Q_5_f7_6184 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/Mmux_Q_6_f7_6185 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_seq_out [4])
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/A31  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/Mmux_Q_5_f7_6182 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/Mmux_Q_6_f7_6183 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_seq_out [5])
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/A31  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/Mmux_Q_5_f7_6180 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/Mmux_Q_6_f7_6181 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_seq_out [6])
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFF20200020 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt_not0001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [71]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_empty_3307 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_rden ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N195 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt_not0001_3934 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000 [0]),
    .I1(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<0>1_5124 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFF00FFFFFF01 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_1700 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg1_1780 ),
    .I2(\BU2/U0/pcie_ep0/mgmt_rden ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rden_not0001_inv ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_valid_n_d_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_valid_n [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_valid_n_d_mux0000 [1])
  );
  LUT3 #(
    .INIT ( 8'h02 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_fifo_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_4349 ),
    .I2(\BU2/U0/pcie_ep0/llk_tx_dst_rdy_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_fifo_and0000 )
  );
  LUT5 #(
    .INIT ( 32'h02000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low_and00001  (
    .I0(\NlwRenamedSig_OI_cfg_command[1] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low_cmp_eq0000 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem64_o_2844 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low_and0000 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000071  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [11]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [9]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [8]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [7]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000071_6176 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000035  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_cmp_eq000035_6175 )
  );
  LUT2 #(
    .INIT ( 4'hE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'hFFBF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_pcie_link_state_n_not00031  (
    .I0(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [0]),
    .I1(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [2]),
    .I2(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [1]),
    .I3(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [3]),
    .O(cfg_pcie_link_state_n_19[2])
  );
  LUT4 #(
    .INIT ( 16'hFFBF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_pcie_link_state_n_not00041  (
    .I0(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [3]),
    .I1(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [2]),
    .I2(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [0]),
    .I3(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [1]),
    .O(cfg_pcie_link_state_n_19[1])
  );
  LUT4 #(
    .INIT ( 16'hFFEF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_pcie_link_state_n_not00051  (
    .I0(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [0]),
    .I1(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [3]),
    .I2(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [2]),
    .I3(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [1]),
    .O(cfg_pcie_link_state_n_19[0])
  );
  LUT6 #(
    .INIT ( 64'hEBAAAAAAFFFFFFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change_or0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_fifo_4916 ),
    .I1(\BU2/U0/pcie_ep0/llk_tx_ch_fifo [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3 [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N193 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change_cmp_eq0000 ),
    .I5(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change_or0000_5139 )
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change_or0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/llk_tx_ch_fifo [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N193 )
  );
  LUT3 #(
    .INIT ( 8'h01 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux000048  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [34]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [35]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [33]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux000048_6173 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux000039  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [40]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [41]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [39]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [38]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [37]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [36]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux000039_6172 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFEFFFEFFFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>13  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>8_6170 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd11_2292 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>13_6171 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>8  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>8_6170 )
  );
  LUT6 #(
    .INIT ( 64'h4554EFFE5555FFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_message_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_vendef_2971 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N189 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/routing_vendef_2963 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_2961 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_message_mux0000_2964 )
  );
  LUT5 #(
    .INIT ( 32'h6FF6FFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_message_mux0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_2981 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N189 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<16>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [16]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [16]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N184 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<17>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [17]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [17]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N182 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<18>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [18]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [18]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N180 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<19>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [19]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [19]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N178 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<20>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [20]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [20]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N176 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<21>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [21]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [21]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N174 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<22>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [22]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [22]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N172 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<23>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [23]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [23]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N170 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<10>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [10]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N168 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<11>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [11]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N166 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<12>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [12]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [12]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N164 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<13>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [13]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [13]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N162 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<14>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [14]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [14]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N160 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<15>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [15]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [15]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N158 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<8>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [8]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N156 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<9>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [9]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [9]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N154 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<0>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N152 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<1>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N150 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<2>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N148 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<3>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N146 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<4>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N144 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<5>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N142 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<6>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N140 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<7>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N138 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<2>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [43]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [43]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N136 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<3>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [44]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [44]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N134 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<4>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [45]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [45]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N132 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<5>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [46]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [46]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N130 )
  );
  LUT6 #(
    .INIT ( 64'hEECCAA00FEFCFAF0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<6>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [47]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [47]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N128 )
  );
  LUT6 #(
    .INIT ( 64'h002D0078FF2DFF78 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Msub__AUX_100_lut [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Msub__AUX_100_cy[0] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Msub__AUX_100_lut [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_1320 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N126 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000 [1])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<0>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [41]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N116 )
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<1>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [42]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N114 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux00004  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [5]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N110 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N23 )
  );
  LUT2 #(
    .INIT ( 4'hD ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux00004_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N110 )
  );
  LUT5 #(
    .INIT ( 32'hAAAAAAAE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N23 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N19 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000 [2])
  );
  LUT2 #(
    .INIT ( 4'h7 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<1>21  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N33 )
  );
  LUT2 #(
    .INIT ( 4'h1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or000041  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N12 )
  );
  LUT2 #(
    .INIT ( 4'hD ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_mux00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_sof_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'h02000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low_and00001  (
    .I0(\NlwRenamedSig_OI_cfg_command[1] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low_cmp_eq0000 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem64_o_2844 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low_and0000 )
  );
  LUT5 #(
    .INIT ( 32'h02000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low_and00001  (
    .I0(\NlwRenamedSig_OI_cfg_command[1] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low_cmp_eq0000 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem64_o_2844 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low_and0000 )
  );
  LUT4 #(
    .INIT ( 16'h0008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high_cmp_eq0000 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[2] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[1] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high_and0000 )
  );
  LUT4 #(
    .INIT ( 16'h0008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high_cmp_eq0000 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high_and0000 )
  );
  LUT2 #(
    .INIT ( 4'hD ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_mux00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_src_rdy_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'hFFF8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_2814 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_third_2785 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer_not0001 )
  );
  LUT2 #(
    .INIT ( 4'hD ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_eof_n_d_mux00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_eof_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_eof_n_d_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'h0008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high_cmp_eq0000 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high_and0000 )
  );
  LUT5 #(
    .INIT ( 32'h000C0004 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_hit_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [50]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_hit_cmp_eq0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [48]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [49]),
    .I4(\NlwRenamedSig_OI_cfg_dcommand[9] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_hit_and0000 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<11>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N5 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [11])
  );
  LUT5 #(
    .INIT ( 32'hC8C8CDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_0_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_4349 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt [0]),
    .I2(\BU2/U0/pcie_ep0/llk_tx_dst_rdy_n ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_4915 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_src_rdy_n_int ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_0_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'hCDC8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_1_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_4349 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt [1]),
    .I2(\BU2/U0/pcie_ep0/llk_tx_dst_rdy_n ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_1_mux0000 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<10>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N5 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [10])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<9>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [9]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N5 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [9])
  );
  LUT4 #(
    .INIT ( 16'hC080 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_co_d_1740 ),
    .I1(\BU2/U0/pcie_ep0/fe_l0_stats_cfg_received ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_h68read_d_2014 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_ur_d_1739 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_and0000 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_h48read_d_2015 ),
    .I1(\BU2/U0/pcie_ep0/fe_l0_stats_cfg_received ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_and0000 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<8>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N5 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [8])
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_ur_fell_d_and00001  (
    .I0(\BU2/U0/pcie_ep0/mgmt_pso [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_ur_d_1739 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_ur_fell_d_and0000 )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_co_fell_d_and00001  (
    .I0(\BU2/U0/pcie_ep0/mgmt_pso [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_co_d_1740 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_co_fell_d_and0000 )
  );
  LUT5 #(
    .INIT ( 32'hFFFFBFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_dst_cont_req_n1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_2798 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_2814 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_int [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N4 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_2803 ),
    .O(\BU2/U0/pcie_ep0/llk_rx_dst_cont_req_n )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N5 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [7])
  );
  LUT6 #(
    .INIT ( 64'h0F0F0F080F080F08 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre_and0000 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre_and0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N108 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N33 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre [1])
  );
  LUT6 #(
    .INIT ( 64'h0F0F0F080F080F08 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<1>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre_and0003 ),
    .I3(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [6]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N108 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N5 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [6])
  );
  LUT5 #(
    .INIT ( 32'h00000008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_np_and0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_6019 ),
    .I2(NlwRenamedSig_OI_trn_rd[60]),
    .I3(NlwRenamedSig_OI_trn_rd[59]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N106 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_np_and0000_3968 )
  );
  LUT5 #(
    .INIT ( 32'hFEFEDC98 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_np_and0000_SW0  (
    .I0(NlwRenamedSig_OI_trn_rd[58]),
    .I1(NlwRenamedSig_OI_trn_rd[57]),
    .I2(NlwRenamedSig_OI_trn_rd[62]),
    .I3(NlwRenamedSig_OI_trn_rd[56]),
    .I4(NlwRenamedSig_OI_trn_rd[61]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N106 )
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change_cmp_eq000031  (
    .I0(\BU2/U0/pcie_ep0/llk_tx_ch_tc [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3 [0]),
    .I2(\BU2/U0/pcie_ep0/llk_tx_ch_tc [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3 [1]),
    .I4(\BU2/U0/pcie_ep0/llk_tx_ch_tc [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change_cmp_eq0000 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFFFFFFFFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/next_cur_drop11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_o_2923 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_filt_o_3001 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_uc_o_2955 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_o_2957 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/hp_msg_detect_o_2995 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/pm_msg_detect_o_2905 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N3 )
  );
  LUT3 #(
    .INIT ( 8'h01 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/packet_ip_3257 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/_and0000 )
  );
  LUT3 #(
    .INIT ( 8'h02 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_q_1_and000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/packet_ip_3257 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_eof_n_d_2330 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/_and0001 )
  );
  LUT3 #(
    .INIT ( 8'hF7 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_ep_o_or00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N3 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_ep_o_or0000 )
  );
  LUT2 #(
    .INIT ( 4'hE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wren_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wren_or0000 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N5 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [5])
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFFFFFFFFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_mux000010  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [5]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_mux000010_6103 )
  );
  LUT6 #(
    .INIT ( 64'hFFCCFFC600CC00C6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>_bdd1 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_2910 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N104 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [6])
  );
  LUT5 #(
    .INIT ( 32'hCCC6FFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<6>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>_bdd0 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N104 )
  );
  LUT6 #(
    .INIT ( 64'h00FF00FF00800000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_over_and0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_2910 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N102 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_over_2920 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_over_and0000_2919 )
  );
  LUT5 #(
    .INIT ( 32'h00008000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_over_and0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_2998 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N102 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFFFFFFFFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd7_2312 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd10_2290 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N100 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 )
  );
  LUT4 #(
    .INIT ( 16'hFFFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd9_2284 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd11_2292 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd6_2316 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N100 )
  );
  LUT6 #(
    .INIT ( 64'hCCC6C6C39CCCCCC6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count_mux0000<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_discard_np_3962 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_np_req ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_drain_np_3966 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count_mux0000 [2])
  );
  LUT6 #(
    .INIT ( 64'h28A0A0A02882A082 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/err_ftl_en ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_inc_dec_b_1378 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_99_addsub0000_lut [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_99_addsub0000_lut [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_99_addsub0000_cy[0] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Msub__AUX_100_cy[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000 [1])
  );
  LUT6 #(
    .INIT ( 64'h0028AA28AA280028 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000<2>1  (
    .I0(\NlwRenamedSig_OI_cfg_dcommand[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_100_lut [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_100_cy[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_1323 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_99_addsub0000_lut[1] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_99_addsub0000_cy[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000 [2])
  );
  LUT6 #(
    .INIT ( 64'h8C888888AEAAAAAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_trn_in_progress ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_oq_6092 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [70]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [70]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/packet_in_progress_bq_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'h22F2FFFF22F222F2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [49]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [49]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000 [7])
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [26]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000 [4])
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [27]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000 [5])
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [28]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000 [6])
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [24]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02_mux0000 [4])
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02 [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [25]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02_mux0000 [5])
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [37]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [37]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[0] )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[1] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [38]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [38]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[1] )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[2] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [39]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [39]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[2] )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[3] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [40]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [40]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[3] )
  );
  LUT6 #(
    .INIT ( 64'h22F2FFFF22F222F2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [48]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [48]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[5] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[5] )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [48]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [48]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[7] )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<35>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [35]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [35]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000 [35])
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<36>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [36]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [36]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000 [36])
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000 [7])
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [31]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [0])
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<10>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [21]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [13]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [10])
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<11>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [20]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [12]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [11])
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<12>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [19]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [11]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [12])
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<13>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [18]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [10]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [13])
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<14>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [17]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [9]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [17]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [14])
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<15>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [16]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [8]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [15])
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [30]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [1])
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [29]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [2])
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [28]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [3])
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [27]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [4])
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [26]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [5])
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [25]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [6])
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [24]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [7])
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<8>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [23]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [15]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [8])
  );
  LUT6 #(
    .INIT ( 64'hFFFFF222F222F222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<9>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [22]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [14]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [9])
  );
  LUT6 #(
    .INIT ( 64'h0000000000000002 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4-In11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd14_2321 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplt_6009 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_ftl_6036 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_nfl_6035 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cor_6037 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplu_6008 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_N1 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFD5FFD5FFD5 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_pre21  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N33 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre_and0003 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [7]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N42 )
  );
  LUT6 #(
    .INIT ( 64'h0003000203030202 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N42 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre_and0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre_and0001 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [3]),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre [2])
  );
  LUT5 #(
    .INIT ( 32'hD24BB4D2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count_mux0000<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_discard_np_3962 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_np_req ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_drain_np_3966 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count_mux0000 [1])
  );
  LUT5 #(
    .INIT ( 32'h6CCC69C9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_inc_dec_b_1356 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_lut [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_lut [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_cy[0] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Msub__AUX_100_cy[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000 [1])
  );
  LUT5 #(
    .INIT ( 32'h6CCC69C9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_inc_dec_b_1334 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_lut [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_lut [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_cy[0] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Msub__AUX_100_cy[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000 [1])
  );
  LUT5 #(
    .INIT ( 32'hAAAAA8AA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_mux00001  (
    .I0(trn_rcpl_streaming_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_2798 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N311 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_2814 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_2803 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'h9999AA9A ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Madd_cur_bytes_missing_addsub0000_lut<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Madd_cur_bytes_missing_addsub0000_lut [0])
  );
  LUT5 #(
    .INIT ( 32'hA9A9A9AA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Madd_cur_bytes_missing_addsub0000_lut<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Madd_cur_bytes_missing_addsub0000_lut [1])
  );
  LUT5 #(
    .INIT ( 32'h00000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux000031  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N19 )
  );
  LUT4 #(
    .INIT ( 16'h59A9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_lut [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Msub__AUX_100_cy[0] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_inc_dec_b_1356 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_cy[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000 [2])
  );
  LUT4 #(
    .INIT ( 16'h59A9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_lut [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Msub__AUX_100_cy[0] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_inc_dec_b_1334 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_cy[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000 [2])
  );
  LUT4 #(
    .INIT ( 16'h44E4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Madd_cur_bytes_missing_addsub0000_cy<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Madd_cur_bytes_missing_addsub0000_lut [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Madd_cur_bytes_missing_addsub0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Madd_cur_bytes_missing_index0000 )
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<16>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [15]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [16])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<17>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [14]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [14]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [17])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<18>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [13]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [13]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [18])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<19>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [12]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [12]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [19])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<20>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [20])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<21>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [21])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<22>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [9]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [22])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<23>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [23])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<24>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [24])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<25>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [25])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<26>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [26])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<27>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [27])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<28>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [28])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<29>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000_6081 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [29])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_1355 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_1359 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_inc_dec_b_1357 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_lut [1])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_1355 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_1359 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_inc_dec_b_1357 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_lut [2])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_1333 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_1337 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_inc_dec_b_1335 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_lut [1])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_1333 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_1337 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_inc_dec_b_1335 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_lut [2])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_1377 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_1381 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b_1379 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_99_addsub0000_lut [1])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_1377 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_1381 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b_1379 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_99_addsub0000_lut [2])
  );
  LUT4 #(
    .INIT ( 16'h6996 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count_mux0000<0>21  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_discard_np_3962 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_drain_np_3966 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_np_req ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count_mux0000 [0])
  );
  LUT4 #(
    .INIT ( 16'h5510 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing [0])
  );
  LUT4 #(
    .INIT ( 16'h0302 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing [1])
  );
  LUT3 #(
    .INIT ( 8'h6C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_td_q2_credits_add0000_xor<5>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [38]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [39]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_td_q2_credits_add0000_cy [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits_add0000 [5])
  );
  LUT5 #(
    .INIT ( 32'h00000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[1] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[2] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[3] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[4] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[6] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_or0000 )
  );
  LUT3 #(
    .INIT ( 8'hF2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd14-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_N1 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_req_valid ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd1_2325 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd14-In )
  );
  LUT3 #(
    .INIT ( 8'h02 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_or000031  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_4335 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N9 )
  );
  LUT3 #(
    .INIT ( 8'h56 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_td_q2_credits_add0000_lut<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [34]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [33]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [32]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_td_q2_credits_add0000_lut [0])
  );
  LUT2 #(
    .INIT ( 4'hE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_or0000 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre_and00031  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre_and0003 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N5 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [3])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N5 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [4])
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFAAAAABAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_src_rdy_n  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N86 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_5239 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_only_5138 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_or_eof_q2_only_5134 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_4349 ),
    .O(\BU2/U0/pcie_ep0/llk_tx_src_rdy_n )
  );
  LUT2 #(
    .INIT ( 4'hD ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_src_rdy_n_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q3_4347 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_and_block_5145 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N86 )
  );
  LUT4 #(
    .INIT ( 16'hDF8F ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_3207 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_1dw [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_or0000 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [2])
  );
  LUT4 #(
    .INIT ( 16'h8C80 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_1dw [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_3207 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [1])
  );
  LUT5 #(
    .INIT ( 32'hFEFEDC98 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/nonposted_or_rem_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [58]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [57]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [62]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [56]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [61]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N84 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF888F888F888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or000030  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_2661 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_eq_raddr_2629 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_2659 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_eq_raddr_2626 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_2667 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_eq_raddr_2627 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or000030_6065 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF888F888F888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or000019  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low_2647 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high_2651 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_2665 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_eq_raddr_2628 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low_2657 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high_2649 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or000019_6064 )
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or00004  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_hit_2645 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_check_2643 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low_2655 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high_2653 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or00004_6063 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/len_eq1_q2_and000066  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [40]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [41]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [34]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [33]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [39]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [38]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/len_eq1_q2_and000066_6062 )
  );
  LUT6 #(
    .INIT ( 64'hAAAAAAAA00000002 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/len_eq1_q2_and000030  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [32]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [59]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [60]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [58]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [57]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [62]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/len_eq1_q2_and000030_6061 )
  );
  LUT6 #(
    .INIT ( 64'h1133332333333323 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_eof_and0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_2910 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/N81 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N82 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_eof_and0000_2917 )
  );
  LUT5 #(
    .INIT ( 32'h80000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_eof_and0000_SW1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_2998 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N82 )
  );
  LUT5 #(
    .INIT ( 32'h00000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_eof_and0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_2998 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N81 )
  );
  LUT6 #(
    .INIT ( 64'hF7C4F7C4C4F7F7C4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_2910 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/N39 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>_bdd1 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [5])
  );
  LUT3 #(
    .INIT ( 8'hF1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_cmp_eq0001111  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_4335 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N8 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre_and00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre_and0001 )
  );
  LUT2 #(
    .INIT ( 4'h1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword )
  );
  LUT6 #(
    .INIT ( 64'h1455551455555555 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_fifo_4916 ),
    .I1(\BU2/U0/pcie_ep0/llk_tx_ch_fifo [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3 [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3 [1]),
    .I4(\BU2/U0/pcie_ep0/llk_tx_ch_fifo [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change_cmp_eq0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_not0001_inv )
  );
  LUT4 #(
    .INIT ( 16'h0080 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/afull_not000111  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/N11 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cappntr1  (
    .I0(cfg_dwaddr_16[9]),
    .I1(cfg_dwaddr_16[8]),
    .I2(cfg_dwaddr_16[7]),
    .I3(cfg_dwaddr_16[6]),
    .I4(cfg_dwaddr_16[5]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N28 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/N6 )
  );
  LUT4 #(
    .INIT ( 16'hFF7F ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cappntr1_SW0  (
    .I0(cfg_dwaddr_16[3]),
    .I1(cfg_dwaddr_16[2]),
    .I2(cfg_dwaddr_16[0]),
    .I3(cfg_dwaddr_16[4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N28 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFFFFFBAAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_signaledsystemerror_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_ftl_2293 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data [48]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplt_2289 ),
    .I3(\NlwRenamedSig_OI_cfg_dcommand[3] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_nfl_2291 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplu_2287 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_signaledsystemerror_or0000 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFFFFFFFFD ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rden_or00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I2(\BU2/U0/pcie_ep0/mgmt_rden ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg1_1780 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_1700 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rden_or0000 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFDDDDDDD5 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer_or00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_2813 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/posted_avail_2766 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_2768 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_stream_2810 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_second_2787 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer_or0000 )
  );
  LUT5 #(
    .INIT ( 32'hAAA8FFFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_third_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_2813 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_stream_2810 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/posted_avail_2766 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_2768 ),
    .I4(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_third_or0000 )
  );
  LUT4 #(
    .INIT ( 16'hAAA8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld_and00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_2813 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/posted_avail_2766 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_2768 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_stream_2810 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld_and0001 )
  );
  LUT3 #(
    .INIT ( 8'hF7 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o_3295 ),
    .I1(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_p_o_3291 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv )
  );
  LUT3 #(
    .INIT ( 8'h7F ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_signaledsystemerror_or00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_2283 ),
    .I1(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I2(\NlwRenamedSig_OI_cfg_command[8] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_signaledsystemerror_not0001_inv )
  );
  LUT2 #(
    .INIT ( 4'h7 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_masterdataparityerror_or00011  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\NlwRenamedSig_OI_cfg_command[6] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_masterdataparityerror_not0001_inv )
  );
  LUT2 #(
    .INIT ( 4'hD ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/fabric_co_error_detected_or00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_co_fell_d_1746 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/fabric_co_error_detected_or0000 )
  );
  LUT2 #(
    .INIT ( 4'hD ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/fabric_ur_error_detected_or00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_ur_fell_d_1748 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/fabric_ur_error_detected_or0000 )
  );
  LUT2 #(
    .INIT ( 4'h7 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_or00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(NlwRenamedSig_OI_cfg_rd_wr_done_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_not0002_inv )
  );
  LUT2 #(
    .INIT ( 4'h7 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_or00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_or0000 )
  );
  LUT2 #(
    .INIT ( 4'h7 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/llk_tc_status_reg_2326 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 )
  );
  LUT2 #(
    .INIT ( 4'h7 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_or00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_not0001_inv )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_chosen_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_2813 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_2768 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_chosen_and0000 )
  );
  LUT2 #(
    .INIT ( 4'h7 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_or00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_or0000 )
  );
  LUT2 #(
    .INIT ( 4'h7 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o_or00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_2953 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o_or0000 )
  );
  LUT2 #(
    .INIT ( 4'h7 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_or00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_2910 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_or0000 )
  );
  LUT2 #(
    .INIT ( 4'hD ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_q_1_or00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_eof_n_d_2330 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_q_1_or0000 )
  );
  LUT2 #(
    .INIT ( 4'hD ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_and_block_or00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change_5140 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_and_block_or0000 )
  );
  LUT6 #(
    .INIT ( 64'h5555555555555554 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N20 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [4]),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre [2])
  );
  LUT4 #(
    .INIT ( 16'hFFFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre<2>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N20 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000400001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N18 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000 [1])
  );
  LUT3 #(
    .INIT ( 8'hFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000<1>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N18 )
  );
  LUT3 #(
    .INIT ( 8'hFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_or0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N16 )
  );
  LUT6 #(
    .INIT ( 64'h0000000103030303 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_stream_2810 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/N14 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_2768 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/posted_avail_2766 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_2813 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld_mux0000_2795 )
  );
  LUT3 #(
    .INIT ( 8'hF8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld_mux0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_third_2785 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_2814 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_second_2787 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N14 )
  );
  LUT6 #(
    .INIT ( 64'h0000000080000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_vend_msg_and0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N12 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_vend_msg_and0000_3075 )
  );
  LUT3 #(
    .INIT ( 8'h80 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_vend_msg_and0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N12 )
  );
  LUT5 #(
    .INIT ( 32'hFEFEE8EA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_min_mux0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_valid_n_d [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_3207 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_td_3236 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N10 )
  );
  LUT6 #(
    .INIT ( 64'h0004001400070017 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_or0001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [61]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [58]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [57]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N8 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [56]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [62]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_or0001_5152 )
  );
  LUT2 #(
    .INIT ( 4'hE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_or0001_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [60]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [59]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N8 )
  );
  LUT6 #(
    .INIT ( 64'h0000100000001003 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_or0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N6 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [62]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_or0000_3182 )
  );
  LUT2 #(
    .INIT ( 4'hD ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_or0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N6 )
  );
  LUT6 #(
    .INIT ( 64'h0000000080000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_vendef_or0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N4 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_vendef_or0000_2970 )
  );
  LUT2 #(
    .INIT ( 4'hD ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_vendef_or0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4 )
  );
  LUT6 #(
    .INIT ( 64'h0000000090090000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_is_same_lock_and00001  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [1]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N25 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld_2796 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_is_same_lock_and0000 )
  );
  LUT6 #(
    .INIT ( 64'h287D7D28AAFFFFAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_2910 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>_bdd0 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>_bdd1 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [4])
  );
  LUT6 #(
    .INIT ( 64'h2220222202000202 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N7 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_in_pkt_4341 ),
    .I4(trn_tsof_n),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N12 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'h1000FFFF10001000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd9-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_nfl_6035 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_ftl_6036 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_N2 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cor_6037 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_2283 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd9_2284 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd9-In )
  );
  LUT6 #(
    .INIT ( 64'h0000000100010001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_or000021  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [62]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_or0000 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000002 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or00031  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0003 )
  );
  LUT6 #(
    .INIT ( 64'h8000000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_trn_pfc_cplh_cl_plus1_add0000_cy<7>21  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_trn_pfc_cplh_cl_plus1_add0000_cy<7>_bdd0 )
  );
  LUT5 #(
    .INIT ( 32'h4444F444 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd10-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_2283 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd10_2290 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_N2 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_nfl_6035 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_ftl_6036 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd10-In )
  );
  LUT5 #(
    .INIT ( 32'h00000008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_as_nak_l1_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/N01 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_as_nak_l1_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'h00000008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_as_nak_l1_mux000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/N01 )
  );
  LUT5 #(
    .INIT ( 32'h00000008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_set_slot_pwr_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/N01 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_set_slot_pwr_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'h02000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_turn_off_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/N01 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_turn_off_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'h8C80 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<0>2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_1dw [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_3207 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [0])
  );
  LUT4 #(
    .INIT ( 16'h0001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd3-In11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd14_2321 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd2_2324 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd1_2325 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd3_2308 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/_mux0007 )
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_1420 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_1423 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_1421 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_99_addsub0000_lut[3] )
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_1355 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_1359 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_inc_dec_b_1357 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_lut [3])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_1333 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_1337 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_inc_dec_b_1335 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_lut [3])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_1377 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_1381 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b_1379 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_99_addsub0000_lut [3])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_1399 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_1402 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_inc_dec_b_1400 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Madd_AUX_99_addsub0000_lut [3])
  );
  LUT4 #(
    .INIT ( 16'h0008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and000021  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_2888 ),
    .I1(\NlwRenamedSig_OI_cfg_command[1] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N5 )
  );
  LUT4 #(
    .INIT ( 16'h0100 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_legacy_cmp_eq00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N19 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_legacy_cmp_eq0000 )
  );
  LUT3 #(
    .INIT ( 8'h6C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_add0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_trn_pfc_cplh_cl_plus1_add0000_cy<7>_bdd0 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_add0000 [7])
  );
  LUT3 #(
    .INIT ( 8'h02 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd9-In11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd14_2321 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplt_6009 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplu_6008 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_N2 )
  );
  LUT3 #(
    .INIT ( 8'h80 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_trn_pfc_cplh_cl_plus1_add0000_cy<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_trn_pfc_cplh_cl_plus1_add0000_cy<7>_bdd0 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_trn_pfc_cplh_cl_plus1_add0000_cy [7])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_is_same_lock_and000021  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N25 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_cplt1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplt_2289 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_2283 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_cplt )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_cplu1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplu_2287 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_2283 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_cplu )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_ftl1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_ftl_2293 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_2283 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_ftl )
  );
  LUT2 #(
    .INIT ( 4'hE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/err_ftl_en1  (
    .I0(\NlwRenamedSig_OI_cfg_dcommand[2] ),
    .I1(\NlwRenamedSig_OI_cfg_command[8] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/err_ftl_en )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/tlp_is_np_and_ur1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_p_o_3291 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o_3295 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/tlp_is_np_and_ur )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre_and0000 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit_nc_2663 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_eq_raddr_2625 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_or0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_or0000 )
  );
  LUT2 #(
    .INIT ( 4'hE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0003 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_or0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_mux0000 [1])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/next_cur_drop2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N3 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/next_cur_drop )
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_add0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_trn_pfc_cplh_cl_plus1_add0000_cy<7>_bdd0 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_add0000 [6])
  );
  LUT6 #(
    .INIT ( 64'hAF9FA090FFFFF0F0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Msub_word_ct_sub0000_xor<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_2910 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N2 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [2])
  );
  LUT3 #(
    .INIT ( 8'hC9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Msub_word_ct_sub0000_xor<2>1_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFFFFFEEFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fmt_or0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fulltype_2941 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_2912 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/type_1dw_2916 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_3207 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N0 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_tc_2939 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fmt_or0000_2924 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fmt_or0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_message_2965 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N0 )
  );
  LUT3 #(
    .INIT ( 8'h9C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mxor_cfg_dwaddr_int_Result<0>1  (
    .I0(cfg_dwaddr_16[5]),
    .I1(cfg_dwaddr_16[0]),
    .I2(cfg_dwaddr_16[6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [0])
  );
  LUT6 #(
    .INIT ( 64'h0200000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_1704 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap_not0001 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000200000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_1704 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 )
  );
  LUT6 #(
    .INIT ( 64'h0200000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_1704 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgctrl_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_1704 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgctrl_not0001 )
  );
  LUT6 #(
    .INIT ( 64'h0200000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_1704 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000200000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_1704 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000200000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_1704 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000200000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_1704 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr_not0001 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000200000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_1704 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_1704 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000200000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_1704 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000200000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_1704 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 )
  );
  LUT6 #(
    .INIT ( 64'h0200000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_1704 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000200000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_1704 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_1704 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFFFFFFFFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/fabric_co_error_detect1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/l0_dll_error_vector_d [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/l0_dll_error_vector_d [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/l0_rx_mac_link_error_d [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/l0_set_detected_corr_error_d_1753 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/l0_dll_error_vector_d [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/l0_dll_error_vector_d [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/fabric_co_error_detect )
  );
  LUT5 #(
    .INIT ( 32'h00000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_and00001  (
    .I0(cfg_rd_en_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_6020 ),
    .I2(\BU2/U0/pcie_ep0/mgmt_rden ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg1_1780 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_1700 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_not0003_inv )
  );
  LUT5 #(
    .INIT ( 32'hEEEEEEEF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .I2(\BU2/U0/pcie_ep0/mgmt_rden ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg1_1780 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_1700 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_or0000 )
  );
  LUT3 #(
    .INIT ( 8'h08 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl_upd_5516 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl_upd_5128 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_upd_5419 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_and0000 )
  );
  LUT3 #(
    .INIT ( 8'h08 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_upd_5515 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl_upd_5514 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_upd_5417 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_and0000 )
  );
  LUT3 #(
    .INIT ( 8'hFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_d_5439 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ph_d_5440 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_nph_d_5441 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_or0000 )
  );
  LUT3 #(
    .INIT ( 8'hA8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_write_pkt_in_progress_reg_and00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_3246 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_o_3242 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_write_pkt_in_progress_reg_and0001 )
  );
  LUT3 #(
    .INIT ( 8'h08 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofpd_q2_rose1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/pd_q1_reg_5007 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofpd_q2_rose )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_np_and00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_6019 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_np_and0001 )
  );
  LUT2 #(
    .INIT ( 4'hE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change_5140 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof_not0001 )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_upd_d1_5129 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl_upd_5128 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_and0000 )
  );
  LUT3 #(
    .INIT ( 8'h9C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mxor_cfg_dwaddr_int_Result<1>1  (
    .I0(cfg_dwaddr_16[5]),
    .I1(cfg_dwaddr_16[1]),
    .I2(cfg_dwaddr_16[6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [1])
  );
  LUT2 #(
    .INIT ( 4'hD ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_err_cpl_rdy_n1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [2]),
    .O(cfg_err_cpl_rdy_n)
  );
  LUT3 #(
    .INIT ( 8'h9C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mxor_cfg_dwaddr_int_Result<2>1  (
    .I0(cfg_dwaddr_16[5]),
    .I1(cfg_dwaddr_16[2]),
    .I2(cfg_dwaddr_16[6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [2])
  );
  LUT6 #(
    .INIT ( 64'h0000001100000100 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/type_1dw_or000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/type_1dw_or0000 )
  );
  LUT6 #(
    .INIT ( 64'hB2F0B20082F08200 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_48_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [48]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_48_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hB2F0B20082F08200 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_49_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [49]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_49_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hB2F0B20082F08200 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_50_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [50]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_50_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hB2F0B20082F08200 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_51_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [51]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_51_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hB2F0B20082F08200 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_55_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [55]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_55_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'hB2F0B20082F08200 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_63_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [63]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_63_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'h6CCCCCCCCCCCCCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_trn_pfc_cplh_cl_plus1_add0000_xor<5>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_add0000 [5])
  );
  LUT6 #(
    .INIT ( 64'hD78282D7FFAAAAFF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Msub_word_ct_sub0000_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_2910 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [1])
  );
  LUT6 #(
    .INIT ( 64'h8888888888D88888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_lock_o_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_format_2951 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_format_lock_2990 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/lock_check_q3_6012 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_2641 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/sent_check_q3_2895 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cpl_ip_2943 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_lock_o_mux0000 )
  );
  LUT6 #(
    .INIT ( 64'h4040404400000004 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/pd_q1_reg_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [59]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [62]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [60]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [57]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [58]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [61]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/pd_q1_reg_or0000 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000002 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_cpl_num [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_inc_dec_b_1356 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_and0000 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000002 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_cpl_num [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_inc_dec_b_1334 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_and0000 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000002 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_ftl_num [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_inc_dec_b_1378 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_and0000 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF888F888F888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_1_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low_2657 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high_2649 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low_2655 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high_2653 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_2667 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_eq_raddr_2627 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_1_or0000 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFF888F888F888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_2_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low_2647 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high_2651 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low_2657 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high_2649 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_2661 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_eq_raddr_2629 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_2_or0000 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000002 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [62]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0001 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000002 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or00021  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [62]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0002 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000002 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg0_ip_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg0_ip_and0000 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000200000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/uc_cpl_lk_or000021  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/uc_cpl_lk_or0000 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000002 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_mem_lk_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_mem_lk_or0000 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_pwr_mgmt_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_pwr_mgmt_and0000 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000200000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_cmp_eq00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [62]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [60]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [59]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [61]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [57]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [58]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_cmp_eq0000 )
  );
  LUT5 #(
    .INIT ( 32'hFFFFEEC9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[1] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[0] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[2] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[3] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[6] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000 [1])
  );
  LUT5 #(
    .INIT ( 32'h6CCCCCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mcount_poll_dwaddr_cntr_xor<4>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Result [4])
  );
  LUT5 #(
    .INIT ( 32'h6CCCCCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Mcount_initial_header_read_cntr_xor<4>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<4>1 )
  );
  LUT5 #(
    .INIT ( 32'h6CCCCCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_trn_pfc_cplh_cl_plus1_add0000_xor<4>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_add0000 [4])
  );
  LUT5 #(
    .INIT ( 32'h9F9B9B9B ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_teof_n_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_teof_n_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'h96666999 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_rem_xor00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_td_3236 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_valid_n_d [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_rem_xor0000 )
  );
  LUT5 #(
    .INIT ( 32'hA8A8A8F8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_trem_n_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_trem_n [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_trem_n_mux0000 [7])
  );
  LUT5 #(
    .INIT ( 32'hFCCCF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<48>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [48]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [48])
  );
  LUT5 #(
    .INIT ( 32'hFCCCF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<49>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [49]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [49])
  );
  LUT5 #(
    .INIT ( 32'hFCCCF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<50>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [50]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [50])
  );
  LUT5 #(
    .INIT ( 32'hFCCCF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<51>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [51]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [51])
  );
  LUT5 #(
    .INIT ( 32'hFCCCF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<52>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [52]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [52])
  );
  LUT5 #(
    .INIT ( 32'hFCCCF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<53>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [53]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [53])
  );
  LUT5 #(
    .INIT ( 32'hFCCCF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<54>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [54]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [54])
  );
  LUT5 #(
    .INIT ( 32'hFCCCF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<55>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [55]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [55])
  );
  LUT5 #(
    .INIT ( 32'hFCCCF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<56>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [8]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [56])
  );
  LUT5 #(
    .INIT ( 32'hFCCCF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<57>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [9]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [57])
  );
  LUT5 #(
    .INIT ( 32'hFCCCF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<58>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [10]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [58])
  );
  LUT5 #(
    .INIT ( 32'hFCCCF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<59>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [11]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [59])
  );
  LUT5 #(
    .INIT ( 32'hFCCCF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<60>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [12]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [60])
  );
  LUT5 #(
    .INIT ( 32'hFCCCF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<61>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [13]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [61])
  );
  LUT5 #(
    .INIT ( 32'hFCCCF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<62>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [62]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [14]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [62])
  );
  LUT5 #(
    .INIT ( 32'hFCCCF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<63>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [63]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [15]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [63])
  );
  LUT5 #(
    .INIT ( 32'h4444F444 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_2283 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd14_2321 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplt_6009 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplu_6008 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12-In )
  );
  LUT5 #(
    .INIT ( 32'h00000008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_nph_cmp_eq00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_nph_cmp_eq0000 )
  );
  LUT5 #(
    .INIT ( 32'h02000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_pd_cmp_eq00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_pd_cmp_eq0000 )
  );
  LUT5 #(
    .INIT ( 32'h00000002 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_ph_cmp_eq00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_ph_cmp_eq0000 )
  );
  LUT5 #(
    .INIT ( 32'h02000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ch_cmp_eq00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ch_cmp_eq0000 )
  );
  LUT5 #(
    .INIT ( 32'h02000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_nph_cmp_eq00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_nph_cmp_eq0000 )
  );
  LUT5 #(
    .INIT ( 32'h00008000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_cmp_eq00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_cmp_eq0000 )
  );
  LUT5 #(
    .INIT ( 32'h00000008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ph_cmp_eq00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ph_cmp_eq0000 )
  );
  LUT5 #(
    .INIT ( 32'h00000008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_cmp_eq00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_cmp_eq0000 )
  );
  LUT5 #(
    .INIT ( 32'h00000002 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_ch_cmp_eq00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_ch_cmp_eq0000 )
  );
  LUT5 #(
    .INIT ( 32'h00000008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_cmp_eq00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_cmp_eq0000 )
  );
  LUT5 #(
    .INIT ( 32'h02000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_cd_cmp_eq00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_cd_cmp_eq0000 )
  );
  LUT5 #(
    .INIT ( 32'h00000008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ch_cmp_eq00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ch_cmp_eq0000 )
  );
  LUT5 #(
    .INIT ( 32'h02000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_pd_cmp_eq00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_pd_cmp_eq0000 )
  );
  LUT5 #(
    .INIT ( 32'h00000002 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ph_cmp_eq00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ph_cmp_eq0000 )
  );
  LUT5 #(
    .INIT ( 32'h00000008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or00061  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0006 )
  );
  LUT5 #(
    .INIT ( 32'h00000008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cpl_ip_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cpl_ip_or0000 )
  );
  LUT5 #(
    .INIT ( 32'hFFFFFFFB ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_dsc_n_mux00001  (
    .I0(trn_tsrc_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_dsc_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_dsc_n_mux0000 )
  );
  LUT5 #(
    .INIT ( 32'h00000008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_and00071  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [59]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [57]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [60]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [61]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [58]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_and0007 )
  );
  LUT4 #(
    .INIT ( 16'h7660 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/byte_ct_1dw<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/byte_ct_1dw [1])
  );
  LUT4 #(
    .INIT ( 16'h6CCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mcount_poll_dwaddr_cntr_xor<3>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Result [3])
  );
  LUT4 #(
    .INIT ( 16'hAAA9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Mcount_cal_addr_xor<3>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result [3])
  );
  LUT4 #(
    .INIT ( 16'h6CCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Mcount_initial_header_read_cntr_xor<3>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<3>2 )
  );
  LUT4 #(
    .INIT ( 16'h4B57 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/byte_ct_1dw<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/byte_ct_1dw [0])
  );
  LUT4 #(
    .INIT ( 16'hEA80 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Mrom_delay_ct_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_td_3236 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Mrom_delay_ct_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'h6CCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_trn_pfc_cplh_cl_plus1_add0000_xor<3>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_add0000 [3])
  );
  LUT4 #(
    .INIT ( 16'h5410 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_10_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_1690 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_10_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'h5410 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_11_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_1690 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_11_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'h5410 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_12_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_1690 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_12_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'h5410 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_13_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_1690 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_13_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'h5410 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_14_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_1690 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_14_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'h5410 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_15_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_1690 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_15_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'h5410 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_8_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_1690 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_8_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'h5410 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_9_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_1690 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_9_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'h8C80 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_2_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_3193 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_3191 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_2_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'h8C80 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_3_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_3193 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_3191 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_3_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'h8C80 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_4_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_3193 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_3191 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_4_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'h8C80 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_5_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_3193 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_3191 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_5_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'h8C80 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_6_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_3193 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_3191 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_6_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'h2A7F ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Msub_word_ct_sub0000_xor<0>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_2910 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [0])
  );
  LUT4 #(
    .INIT ( 16'hF222 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_2283 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplu_6008 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd14_2321 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13-In )
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [48]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [48]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data_mux0000 [1])
  );
  LUT4 #(
    .INIT ( 16'hF111 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_unsupportedreq_or00001  (
    .I0(cfg_err_ur_n),
    .I1(cfg_err_posted_n),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o_3295 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_p_o_3291 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_unsupportedreq_or0000 )
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_0_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low_2655 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high_2653 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_2665 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_eq_raddr_2628 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_0_or0000 )
  );
  LUT4 #(
    .INIT ( 16'hF888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_3_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low_2647 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high_2651 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_2659 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_eq_raddr_2626 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_3_or0000 )
  );
  LUT4 #(
    .INIT ( 16'h0080 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_drain_np_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_np_3969 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_3982 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 ),
    .I3(trn_rdst_rdy_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_drain_np_and0000 )
  );
  LUT4 #(
    .INIT ( 16'h0008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_abort_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_abort_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'h0008 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ur_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ur_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'hFFFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_len_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_rem_3000 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_min_2914 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_eof_2918 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_over_2920 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_len_or0000 )
  );
  LUT4 #(
    .INIT ( 16'h5540 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_tc_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc0_3212 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_2961 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_tc0_2937 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_tc_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'h5557 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_cmp_eq000011  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_cmp_eq00001 )
  );
  LUT4 #(
    .INIT ( 16'hFF08 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_uc_o_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cpl_ip_2943 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/sent_check_q3_2895 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_2641 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/uc_format_2952 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_uc_o_mux0000 )
  );
  LUT4 #(
    .INIT ( 16'hFF10 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_o_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_2641 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cpl_ip_2943 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/sent_check_q3_2895 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_format_2951 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_o_mux0000 )
  );
  LUT3 #(
    .INIT ( 8'h6C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/Madd_reg_cfg_rp_add0000_xor<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp_add0000 [2])
  );
  LUT3 #(
    .INIT ( 8'h6C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/Madd_reg_cfg_wp_add0000_xor<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp_add0000 [2])
  );
  LUT3 #(
    .INIT ( 8'h6C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mcount_poll_dwaddr_cntr_xor<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Result [2])
  );
  LUT3 #(
    .INIT ( 8'hC9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Mcount_cal_addr_xor<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result [2])
  );
  LUT3 #(
    .INIT ( 8'h6C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Mcount_initial_header_read_cntr_xor<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<2>2 )
  );
  LUT3 #(
    .INIT ( 8'h6C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_trn_pfc_cplh_cl_plus1_add0000_xor<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_add0000 [2])
  );
  LUT3 #(
    .INIT ( 8'h26 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/routing_vendef_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/routing_vendef_or0000 )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1-In )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_0_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_1690 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_0_mux0000 )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_1_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_1690 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_1_mux0000 )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_2_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_1690 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_2_mux0000 )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_3_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_1690 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_3_mux0000 )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_4_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_1690 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_4_mux0000 )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_5_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_1690 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_5_mux0000 )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_6_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_1690 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_6_mux0000 )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_7_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_1690 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_7_mux0000 )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_6006 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_mux0000 [0])
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_6006 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_mux0000 [1])
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_6006 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_mux0000 [2])
  );
  LUT3 #(
    .INIT ( 8'h01 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_1_cmp_lt00001  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_1_cmp_lt0000 )
  );
  LUT3 #(
    .INIT ( 8'h15 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_3_cmp_lt00001  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_3_cmp_lt0000 )
  );
  LUT3 #(
    .INIT ( 8'h57 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_5_cmp_lt00001  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_5_cmp_lt0000 )
  );
  LUT3 #(
    .INIT ( 8'h7F ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_7_cmp_lt00001  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_7_cmp_lt0000 )
  );
  LUT3 #(
    .INIT ( 8'h80 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_discard_np_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_np_reg_2409 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_3246 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_discard_np_and0000 )
  );
  LUT3 #(
    .INIT ( 8'h01 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_np_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[5] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_np_and0000 )
  );
  LUT3 #(
    .INIT ( 8'h08 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_lock_o_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_lock_o_2959 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_o_2923 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_lock_o_and0000 )
  );
  LUT3 #(
    .INIT ( 8'h08 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_o_2957 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_o_2923 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o_and0000 )
  );
  LUT3 #(
    .INIT ( 8'hA8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_or000111  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_or00011 )
  );
  LUT3 #(
    .INIT ( 8'h08 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_mux000031  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0005 )
  );
  LUT3 #(
    .INIT ( 8'hA2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/packet_ip_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_eof_n_d_2330 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/packet_ip_3257 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/packet_ip_and0000 )
  );
  LUT3 #(
    .INIT ( 8'hFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/pm_msg_detect_o_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_set_slot_pwr_2898 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_as_nak_l1_2900 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_turn_off_2902 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/pm_msg_detect_o_or0000 )
  );
  LUT3 #(
    .INIT ( 8'hA2 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_and00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_q[5] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_o_3242 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_q [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_and0001 )
  );
  LUT3 #(
    .INIT ( 8'h51 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_q_1_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/packet_ip_3257 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_q_1_and0000 )
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/Mcount_wait_cntr_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/Result [1])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/Madd_reg_cfg_rp_add0000_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp_add0000 [1])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/Madd_reg_cfg_wp_add0000_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp_add0000 [1])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/Madd_reg_cmt_rp_add0000_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp_add0000 [1])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/Madd_reg_cmt_wp_add0000_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp_add0000 [1])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mcount_poll_dwaddr_cntr_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Result [1])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Mcount_cal_addr_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result [1])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Mcount_initial_header_read_cntr_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<1>2 )
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_trn_pfc_cplh_cl_plus1_add0000_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_add0000 [1])
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_en_1688 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_16_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_16_mux0000 )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_17_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_17_mux0000 )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_18_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_18_mux0000 )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_19_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_19_mux0000 )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_20_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_20_mux0000 )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_21_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_21_mux0000 )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_22_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_22_mux0000 )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_23_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_23_mux0000 )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_24_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_24_mux0000 )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_25_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_25_mux0000 )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_26_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_26_mux0000 )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_27_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_27_mux0000 )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_28_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_28_mux0000 )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_29_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_29_mux0000 )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_30_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_30_mux0000 )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_31_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_31_mux0000 )
  );
  LUT2 #(
    .INIT ( 4'hD ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_bwren_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_bwren_mux0000 [1])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_en_1688 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en )
  );
  LUT2 #(
    .INIT ( 4'h1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_2_cmp_lt00001  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_2_cmp_lt0000 )
  );
  LUT2 #(
    .INIT ( 4'h7 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_6_cmp_lt00001  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_6_cmp_lt0000 )
  );
  LUT2 #(
    .INIT ( 4'h1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/afull_3547 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_and0000 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<23>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [23])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<24>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [24])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<25>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [25])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<26>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [26])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<27>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [27])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<28>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [28])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<29>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [29])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<30>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [30])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<31>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [31])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<32>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [32]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [32])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<33>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [33]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [33])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<34>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [34]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [34])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<35>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [35]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [35])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<36>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [36]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [36])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<37>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [37]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [37])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<38>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [38]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [38])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<39>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [39]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [39])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<40>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [40]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [40])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<41>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [41]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [41])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<42>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [42]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [42])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<43>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [43]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [43])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<44>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [44]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [44])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<45>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [45]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [45])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<46>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [46]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [46])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<47>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [47]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [47])
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_d1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_3191 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_3193 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_d )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem64_d1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_3193 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_3191 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem64_d )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/byte_ct_1dw_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/byte_ct_1dw [2])
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ep_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_3079 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ep_mux0000 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_0_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_3193 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_first_be_adj [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_0_mux0000 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_1_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_3193 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_first_be_adj [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_1_mux0000 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_or00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_q [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_drop_3289 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_or0001 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_malformed_o_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_o_2923 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_malformed_o_and0000 )
  );
  LUT2 #(
    .INIT ( 4'hE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg_o_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_type1_cfg_2949 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg0_ip_2975 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg_o_or0000 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/filter_msgcode_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_legacy_2967 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/filter_msgcode_mux0000 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/hp_msg_detect_o_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_hotplug_2969 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/hp_msg_detect_o_and0000 )
  );
  LUT2 #(
    .INIT ( 4'hE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_o_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_len_2989 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fmt_2925 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_o_or0000 )
  );
  LUT2 #(
    .INIT ( 4'hE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_format_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_type1_cfg_2949 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_mem_lk_2945 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_format_or0000 )
  );
  LUT2 #(
    .INIT ( 4'h8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q2_5009 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q2_5104 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_and0000 )
  );
  LUT2 #(
    .INIT ( 4'hD ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q2_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_5008 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q1_5224 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q2_or0000 )
  );
  LUT3 #(
    .INIT ( 8'h9C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mxor_cfg_dwaddr_int_Result<3>1  (
    .I0(cfg_dwaddr_16[5]),
    .I1(cfg_dwaddr_16[3]),
    .I2(cfg_dwaddr_16[6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [3])
  );
  LUT3 #(
    .INIT ( 8'h9C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mxor_cfg_dwaddr_int_Result<4>1  (
    .I0(cfg_dwaddr_16[5]),
    .I1(cfg_dwaddr_16[4]),
    .I2(cfg_dwaddr_16[6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [4])
  );
  LUT3 #(
    .INIT ( 8'h08 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_cmp_eq00021  (
    .I0(cfg_err_ur_n),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_cmp_eq0002 )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_is_np_and_cpl_abort1  (
    .I0(cfg_err_cpl_abort_n),
    .I1(cfg_err_posted_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_is_np_and_cpl_abort )
  );
  LUT2 #(
    .INIT ( 4'h7 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectednonfatal_or00001  (
    .I0(cfg_err_ecrc_n),
    .I1(cfg_err_cpl_timeout_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectednonfatal_or0000 )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<11> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<0> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<0> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<1> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<1> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<2> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<2> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<3> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<3> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<4> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<4> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<5> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<5> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<6> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<6> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<7> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<7> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<8> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<8> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<9> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<9> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<10> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<10> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal2/data<11> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<11> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<0> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<0> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<1> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<1> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<2> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<2> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<3> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<3> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<4> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<4> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<5> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<5> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<6> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<6> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<7> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<7> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<8> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<8> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<9> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<9> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<10> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<10> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal3/data<11> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<11> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<0> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<0> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<1> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<1> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<2> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<2> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<3> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<3> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<4> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<4> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<5> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<5> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<6> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<6> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<7> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<7> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<8> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<8> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<9> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<9> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<10> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<10> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal4/data<11> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<11> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<0> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<0> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<1> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<1> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<2> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<2> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<3> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<3> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<4> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<4> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<5> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<5> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<6> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<6> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<7> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<7> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<8> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<8> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<9> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<9> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<10> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<10> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal5/data<11> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<11> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<0> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<0> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<1> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<1> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<2> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<2> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<3> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<3> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<4> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<4> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<5> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<5> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<6> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<6> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<7> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<7> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<8> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<8> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<9> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<9> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<10> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<10> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/sub_srl_gen[0].srl_sub_cal6/data<11> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_seq_out [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<0> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<0> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<1> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<1> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<2> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<2> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<3> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<3> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<4> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<4> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<5> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<5> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<6> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<6> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<7> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<7> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<8> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<8> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<9> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<9> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<10> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<10> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<11> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<11> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<12> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<12> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<13> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<13> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<14> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<14> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<15> )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/Mmux_Q_8  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<10> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<9> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<8> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<11> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/Mmux_Q_8_5942 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/Mmux_Q_71  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<14> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<13> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<12> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<15> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/Mmux_Q_71_5937 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/Mmux_Q_7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<2> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<1> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<0> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<3> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/Mmux_Q_7_5932 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/Mmux_Q_6  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<6> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<5> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<4> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/data<7> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal2/Mmux_Q_6_5927 )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_seq_out [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<0> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<0> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<1> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<1> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<2> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<2> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<3> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<3> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<4> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<4> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<5> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<5> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<6> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<6> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<7> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<7> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<8> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<8> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<9> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<9> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<10> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<10> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<11> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<11> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<12> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<12> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<13> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<13> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<14> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<14> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<15> )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/Mmux_Q_8  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<10> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<9> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<8> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<11> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/Mmux_Q_8_5921 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/Mmux_Q_71  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<14> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<13> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<12> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<15> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/Mmux_Q_71_5916 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/Mmux_Q_7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<2> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<1> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<0> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<3> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/Mmux_Q_7_5911 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/Mmux_Q_6  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<6> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<5> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<4> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/data<7> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal3/Mmux_Q_6_5906 )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_seq_out [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<0> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<0> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<1> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<1> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<2> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<2> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<3> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<3> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<4> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<4> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<5> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<5> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<6> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<6> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<7> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<7> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<8> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<8> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<9> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<9> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<10> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<10> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<11> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<11> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<12> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<12> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<13> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<13> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<14> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<14> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<15> )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/Mmux_Q_8  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<10> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<9> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<8> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<11> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/Mmux_Q_8_5900 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/Mmux_Q_71  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<14> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<13> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<12> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<15> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/Mmux_Q_71_5895 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/Mmux_Q_7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<2> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<1> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<0> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<3> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/Mmux_Q_7_5890 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/Mmux_Q_6  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<6> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<5> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<4> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/data<7> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal4/Mmux_Q_6_5885 )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_seq_out [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<0> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<0> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<1> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<1> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<2> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<2> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<3> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<3> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<4> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<4> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<5> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<5> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<6> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<6> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<7> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<7> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<8> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<8> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<9> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<9> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<10> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<10> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<11> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<11> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<12> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<12> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<13> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<13> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<14> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<14> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<15> )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/Mmux_Q_8  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<10> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<9> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<8> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<11> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/Mmux_Q_8_5879 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/Mmux_Q_71  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<14> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<13> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<12> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<15> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/Mmux_Q_71_5874 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/Mmux_Q_7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<2> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<1> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<0> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<3> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/Mmux_Q_7_5869 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/Mmux_Q_6  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<6> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<5> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<4> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/data<7> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal5/Mmux_Q_6_5864 )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_seq_out [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<0> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<0> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<1> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<1> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<2> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<2> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<3> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<3> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<4> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<4> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<5> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<5> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<6> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<6> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<7> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<7> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<8> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<8> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<9> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<9> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<10> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<10> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<11> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<11> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<12> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<12> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<13> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<13> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<14> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<14> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<15> )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/Mmux_Q_8  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<10> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<9> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<8> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<11> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/Mmux_Q_8_5858 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/Mmux_Q_71  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<14> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<13> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<12> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<15> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/Mmux_Q_71_5853 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/Mmux_Q_7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<2> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<1> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<0> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<3> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/Mmux_Q_7_5848 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/Mmux_Q_6  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<6> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<5> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<4> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/data<7> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal6/Mmux_Q_6_5843 )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_seq_out [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<0> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<0> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<1> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<1> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<2> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<2> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<3> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<3> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<4> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<4> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<5> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<5> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<6> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<6> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<7> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<7> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<8> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<8> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<9> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<9> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<10> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<10> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<11> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<11> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<12> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<12> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<13> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<13> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<14> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<14> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<15> )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_8  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<10> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<9> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<8> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<11> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_8_5837 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_71  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<14> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<13> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<12> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<15> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_71_5832 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<2> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<1> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<0> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<3> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_7_5827 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_6  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<6> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<5> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<4> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/data<7> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal7/Mmux_Q_6_5822 )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_tag_out [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<0> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<0> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<1> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<1> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<2> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<2> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<3> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<3> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<4> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<4> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<5> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<5> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<6> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<6> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<7> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<7> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<8> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<8> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<9> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<9> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<10> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<10> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<11> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<11> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<12> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<12> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<13> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<13> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<14> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<14> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<15> )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_8  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<10> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<9> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<8> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<11> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_8_5816 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_71  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<14> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<13> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<12> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<15> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_71_5811 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<2> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<1> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<0> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<3> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_7_5806 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_6  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<6> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<5> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<4> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/data<7> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag0/Mmux_Q_6_5801 )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_tag_out [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<0> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<0> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<1> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<1> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<2> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<2> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<3> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<3> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<4> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<4> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<5> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<5> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<6> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<6> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<7> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<7> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<8> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<8> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<9> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<9> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<10> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<10> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<11> )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<11> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<12> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<12> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<13> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<13> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<14> )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<14> ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<15> )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/Mmux_Q_8  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<10> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<9> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<8> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<11> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/Mmux_Q_8_5794 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/Mmux_Q_71  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<14> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<13> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<12> ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<15> ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/Mmux_Q_71_5789 )
  );
  LUT6 #(
    .INIT ( 64'hAAAAF0F0FF00CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/Mmux_Q_7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<3> ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<0> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<1> ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<2> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/Mmux_Q_7_5784 )
  );
  LUT6 #(
    .INIT ( 64'hAAAAF0F0FF00CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/Mmux_Q_6  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<7> ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<4> ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<5> ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/data<6> ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/srl_gen[0].srl_cal_tag1/Mmux_Q_6_5779 )
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_xor<11>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [10]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result [11])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut<11>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [11])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_xor<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [9]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result [10])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [9]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [10]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [10])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut<10>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [10])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_xor<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [8]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result [9])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [8]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [9]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [9])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut<9>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [9]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [9])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result [8])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [7]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [8]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [8])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [8])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result [7])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [6]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [7]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [7])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [5]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [6])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [5])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [4])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<3>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [3])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<2>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [2])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<1>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [1])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_xor<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<0>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_cy [0])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Maccum_tx_cd_credits_consumed_all_lut [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_xor<11>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [10]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_sub0000 [11])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut<11>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [11])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_xor<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [9]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_sub0000 [10])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [9]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [10]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [10])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut<10>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [10])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_xor<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [8]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_sub0000 [9])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [8]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [9]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [9])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut<9>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [9]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [9])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_sub0000 [8])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [7]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [8]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [8])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [8])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_sub0000 [7])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [6]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [7]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [7])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_sub0000 [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [5]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [6])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_sub0000 [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [5])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_sub0000 [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [4])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_sub0000 [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [3])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_sub0000 [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [2])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_sub0000 [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [1])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_xor<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_sub0000 [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_cy [0])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_pd_av_sub0000_lut [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_nph_av_sub0000 [7])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_nph_av_sub0000 [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy [5]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy [6])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_nph_av_sub0000 [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy [5])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_nph_av_sub0000 [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy [4])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_nph_av_sub0000 [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy [3])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_nph_av_sub0000 [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy [2])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_nph_av_sub0000 [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy [1])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_xor<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_nph_av_sub0000 [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_cy [0])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_nph_av_sub0000_lut [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_ph_av_sub0000 [7])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_ph_av_sub0000 [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy [5]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy [6])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_ph_av_sub0000 [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy [5])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_ph_av_sub0000 [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy [4])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_ph_av_sub0000 [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy [3])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_ph_av_sub0000 [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy [2])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_ph_av_sub0000 [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy [1])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_xor<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_ph_av_sub0000 [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_cy [0])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_trn_rfc_ph_av_sub0000_lut [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_xor<11>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [10]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_sub0000 [11])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut<11>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [11])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_xor<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [9]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_sub0000 [10])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [9]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [10]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [10])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut<10>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [10])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_xor<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [8]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_sub0000 [9])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [8]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [9]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [9])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut<9>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [9]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [9])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_sub0000 [8])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [7]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [8]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [8])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [8])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_sub0000 [7])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [6]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [7]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [7])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_sub0000 [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [5]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [6])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_sub0000 [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [5])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_sub0000 [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [4])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_sub0000 [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [3])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_sub0000 [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [2])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_sub0000 [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [1])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_xor<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_sub0000 [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_cy [0])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_available_sub0000_lut [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_xor<11>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [10]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_sub0000 [11])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut<11>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [11])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_xor<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [9]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_sub0000 [10])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [9]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [10]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [10])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut<10>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [10])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_xor<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [8]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_sub0000 [9])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [8]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [9]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [9])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut<9>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [9]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [9])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_sub0000 [8])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [7]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [8]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [8])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [8])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_sub0000 [7])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [6]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [7]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [7])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_sub0000 [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [5]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [6])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_sub0000 [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [5])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_sub0000 [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [4])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_sub0000 [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [3])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_sub0000 [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [2])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_sub0000 [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [1])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_xor<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_sub0000 [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_cy [0])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_cd_credits_consumed_diff_sub0000_lut [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_xor<11>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [10]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_sub0000 [11])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut<11>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [11])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_xor<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [9]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_sub0000 [10])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [9]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [10]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [10])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut<10>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [10])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_xor<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [8]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_sub0000 [9])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [8]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [9]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [9])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut<9>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [9]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [9])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_sub0000 [8])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [7]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [8]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [8])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [8])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_sub0000 [7])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [6]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [7]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [7])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_sub0000 [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [5]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [6])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_sub0000 [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [5])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_sub0000 [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [4])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_sub0000 [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [3])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_sub0000 [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [2])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_sub0000 [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [1])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_xor<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_sub0000 [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_cy [0])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Msub_tx_pd_credits_available_sub0000_lut [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr_cmp_lt0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<4>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr_cmp_lt0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<3>2 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr_cmp_lt0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<2>2 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr_cmp_lt0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<1>2 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr_cmp_lt0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<0>2 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_cntr [0])
  );
  FDSE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_enable_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [3])
  );
  FDSE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_enable_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [2])
  );
  FDSE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_enable_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [1])
  );
  FDSE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_enable_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cal_addr [0])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [11])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [10])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [9])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [8])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [7])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [6])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [5])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [4])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<3>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [3])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<2>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [2])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<1>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [1])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/Result<0>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [0])
  );
  FDSE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_cmp_lt0000 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_5597 )
  );
  FDSE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_cmp_lt0000 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_5595 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_d2_5471 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_sub0000 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_pd_av_12[11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_d2_5471 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_sub0000 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_pd_av_12[10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_d2_5471 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_sub0000 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_pd_av_12[9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_d2_5471 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_sub0000 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_pd_av_12[8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_d2_5471 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_sub0000 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_pd_av_12[7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_d2_5471 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_sub0000 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_pd_av_12[6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_d2_5471 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_sub0000 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_pd_av_12[5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_d2_5471 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_sub0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_pd_av_12[4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_d2_5471 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_sub0000 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_pd_av_12[3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_d2_5471 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_sub0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_pd_av_12[2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_d2_5471 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_sub0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_pd_av_12[1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_d2_5471 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_pd_av_sub0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_pd_av_12[0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_ph_av_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ph_d2_5472 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_ph_av_sub0000 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_ph_av_11[7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_ph_av_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ph_d2_5472 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_ph_av_sub0000 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_ph_av_11[6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_ph_av_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ph_d2_5472 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_ph_av_sub0000 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_ph_av_11[5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_ph_av_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ph_d2_5472 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_ph_av_sub0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_ph_av_11[4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_ph_av_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ph_d2_5472 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_ph_av_sub0000 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_ph_av_11[3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_ph_av_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ph_d2_5472 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_ph_av_sub0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_ph_av_11[2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_ph_av_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ph_d2_5472 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_ph_av_sub0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_ph_av_11[1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_ph_av_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ph_d2_5472 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_ph_av_sub0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_ph_av_11[0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_nph_av_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_nph_d2_5473 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_nph_av_sub0000 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_nph_av_10[7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_nph_av_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_nph_d2_5473 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_nph_av_sub0000 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_nph_av_10[6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_nph_av_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_nph_d2_5473 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_nph_av_sub0000 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_nph_av_10[5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_nph_av_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_nph_d2_5473 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_nph_av_sub0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_nph_av_10[4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_nph_av_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_nph_d2_5473 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_nph_av_sub0000 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_nph_av_10[3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_nph_av_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_nph_d2_5473 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_nph_av_sub0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_nph_av_10[2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_nph_av_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_nph_d2_5473 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_nph_av_sub0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_nph_av_10[1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_nph_av_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_nph_d2_5473 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_rfc_nph_av_sub0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rfc_nph_av_10[0])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_sub0000 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff [11])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_sub0000 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff [10])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_sub0000 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff [9])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_sub0000 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff [8])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_sub0000 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff [7])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_sub0000 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff [6])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_sub0000 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff [5])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_sub0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff [4])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_sub0000 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff [3])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_sub0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff [2])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_sub0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff [1])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_sub0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_diff [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_sub0000 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_sub0000 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_sub0000 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_sub0000 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_sub0000 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_sub0000 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_sub0000 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_sub0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_sub0000 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_sub0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_sub0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available_sub0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_sub0000 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_sub0000 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_sub0000 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_sub0000 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_sub0000 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_sub0000 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_sub0000 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_sub0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_sub0000 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_sub0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_sub0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available_sub0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl_upd  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_cd_d_5458 ),
    .D(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl_upd_5516 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl_upd  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ch_d_5457 ),
    .D(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl_upd_5128 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_upd  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_pd_d_5456 ),
    .D(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_upd_5515 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_cd_d_5458 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_cd_d_5458 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_cd_d_5458 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_cd_d_5458 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_cd_d_5458 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_cd_d_5458 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_cd_d_5458 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_cd_d_5458 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_cd_d_5458 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_cd_d_5458 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_cd_d_5458 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_cd_d_5458 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cpld_cl [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl_upd  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ph_d_5455 ),
    .D(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl_upd_5514 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ch_d_5457 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ch_d_5457 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ch_d_5457 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ch_d_5457 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ch_d_5457 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ch_d_5457 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ch_d_5457 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ch_d_5457 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_pd_d_5456 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_pd_d_5456 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_pd_d_5456 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_pd_d_5456 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_pd_d_5456 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_pd_d_5456 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_pd_d_5456 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_pd_d_5456 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_pd_d_5456 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_pd_d_5456 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_pd_d_5456 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_pd_d_5456 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl_mux0000 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_pd_cl [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ph_d_5455 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ph_d_5455 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ph_d_5455 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ph_d_5455 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ph_d_5455 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ph_d_5455 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ph_d_5455 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ph_d_5455 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_ph_cl [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_nph_d_5438 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_nph_d_5438 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_nph_d_5438 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_nph_d_5438 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_nph_d_5438 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_nph_d_5438 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_nph_d_5438 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_nph_d_5438 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_nph_alloc [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_ph_d_5437 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_ph_d_5437 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_ph_d_5437 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_ph_d_5437 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_ph_d_5437 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_ph_d_5437 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_ph_d_5437 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_ph_d_5437 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_ph_alloc [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_pd_d_5436 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_pd_d_5436 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_pd_d_5436 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_pd_d_5436 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_pd_d_5436 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_pd_d_5436 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_pd_d_5436 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_pd_d_5436 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_pd_d_5436 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_pd_d_5436 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_pd_d_5436 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_pd_d_5436 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_pd_alloc [0])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_nph_d2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_nph_d_5441 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_nph_d2_5473 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ph_d2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ph_d_5440 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ph_d2_5472 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_d2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_d_5439 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_d2_5471 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int [11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int [10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int [9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int [8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_int [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed [11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed [10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed [9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed [8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed [0])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_cd_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_cd_5403 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_cd_d_5458 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ch_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ch_5399 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ch_d_5457 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_pd_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_pd_5401 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_pd_d_5456 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ph_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ph_5397 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ph_d_5455 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/reg_recvd [0])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_nph_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_nph_5387 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_nph_d_5441 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ph_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ph_5385 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ph_d_5440 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_5391 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_d_5439 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_nph_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_nph_5381 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_nph_d_5438 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_ph_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_ph_5379 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_ph_d_5437 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_pd_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_pd_5377 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_pd_d_5436 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_5389 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_d_5435 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_ch_credits_consumed_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_ch_5393 ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_ch_credits_consumed [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_ch_credits_consumed_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_ch_5393 ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_ch_credits_consumed [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_ch_credits_consumed_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_ch_5393 ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_ch_credits_consumed [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_ch_credits_consumed_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_ch_5393 ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_ch_credits_consumed [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_ch_credits_consumed_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_ch_5393 ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_ch_credits_consumed [0])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_5395 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_d_5429 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/rx_ch_credits_received_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ch_5383 ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/rx_ch_credits_received [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/rx_ch_credits_received_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ch_5383 ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/rx_ch_credits_received [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/rx_ch_credits_received_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ch_5383 ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/rx_ch_credits_received [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/rx_ch_credits_received_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ch_5383 ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/rx_ch_credits_received [0])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit_sel [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [6])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit_sel [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [5])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit_sel [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [4])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [3])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit_sel [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_d [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_upd  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_and0000 ),
    .D(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/cd_credit_limited_upd_5419 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_upd  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_and0000 ),
    .D(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/pd_credit_limited_upd_5417 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [11])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [10])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [9])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [8])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [7])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [6])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [5])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [4])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [3])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [2])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [1])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_d [0])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_cd  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_cd_cmp_eq0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_cd_5403 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_pd  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_pd_cmp_eq0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_pd_5401 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ch  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ch_cmp_eq0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ch_5399 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ph  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ph_cmp_eq0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txlim_ph_5397 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_cmp_eq0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_cd_5395 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_ch  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_ch_cmp_eq0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_ch_5393 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_cmp_eq0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_pd_5391 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_cmp_eq0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_txcon_pd_5389 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_nph  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_nph_cmp_eq0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_nph_5387 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ph  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ph_cmp_eq0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ph_5385 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ch  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ch_cmp_eq0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxrcd_ch_5383 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_nph  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_nph_cmp_eq0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_nph_5381 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_ph  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_ph_cmp_eq0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_ph_5379 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_pd  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_pd_cmp_eq0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/service_rxall_pd_5377 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_mux0000 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 ),
    .Q(\BU2/U0/pcie_ep0/mgmt_stats_credit_sel [6])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_mux0000 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 ),
    .Q(\BU2/U0/pcie_ep0/mgmt_stats_credit_sel [5])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_mux0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 ),
    .Q(\BU2/U0/pcie_ep0/mgmt_stats_credit_sel [4])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_mux0000 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 ),
    .Q(\BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_mux0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/mgmt_stats_credit_sel_or0000 ),
    .Q(\BU2/U0/pcie_ep0/mgmt_stats_credit_sel [2])
  );
  FDS #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/initial_header_read_5369 )
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [0])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [1])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [2])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [3])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [4])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [5])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [6])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [7])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [8])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [9])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [10])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [11])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [12]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [12])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [13]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [13])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [14]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [14])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [15]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [15])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [16]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [16])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [17]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [17])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [18]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [18])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [19]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [19])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [20]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [20])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [21]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [21])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [22]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [22])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [23]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [23])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [24]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [24])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [25]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [25])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [26]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [26])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [27]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [27])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [28]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [28])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [29]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [29])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [30]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [30])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [31]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [31])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [32]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [32])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [33]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [33])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [34]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [34])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [35]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [35])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [36]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [36])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [37]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [37])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [38]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [38])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [39]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [39])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [40]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [40])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [41]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [41])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [42]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [42])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [43]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [43])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [44]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [44])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [45]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [45])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [46]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [46])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [47]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [47])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [48]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [48])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [49]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [49])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_50  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [50]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [50])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_51  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [51]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [51])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_52  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [52]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [52])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_53  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [53]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [53])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_54  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [54]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [54])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_55  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [55]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [55])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_56  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [56]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [56])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_57  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [57]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [57])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_58  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [58]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [58])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_59  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [59]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [59])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_60  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [60]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [60])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_61  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [61]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [61])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_62  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [62]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [62])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_63  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [63]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [63])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_5239 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_buf  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_buf_not0001 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_buf_5237 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0003 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_5235 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_buf  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_buf_not0001 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_buf_5233 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_buf  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_buf_not0001 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_buf_5231 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_not0001 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_5228 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q1_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q1_5075 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_5008 )
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q1_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q1_5224 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q1_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q1_5002 )
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [0])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [1])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [2])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [3])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [4])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [5])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [6])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [7])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [8])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [9])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [10])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [11])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [12]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [12])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [13]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [13])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [14]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [14])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [15]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [15])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [16]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [16])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [17]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [17])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [18]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [18])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [19]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [19])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [20]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [20])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [21]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [21])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [22]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [22])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [23]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [23])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [24]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [24])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [25]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [25])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [26]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [26])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [27]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [27])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [28]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [28])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [29]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [29])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [30]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [30])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [31]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [31])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [32]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [32])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [33]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [33])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [34]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [34])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [35]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [35])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [36]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [36])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [37]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [37])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [38]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [38])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [39]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [39])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [40]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [40])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [41]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [41])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [42]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [42])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [43]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [43])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [44]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [44])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [45]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [45])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [46]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [46])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [47]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [47])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [48]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [48])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [49]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [49])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_50  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [50]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [50])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_51  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [51]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [51])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_52  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [52]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [52])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_53  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [53]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [53])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_54  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [54]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [54])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_55  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [55]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [55])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_56  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [56]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [56])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_57  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [57]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [57])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_58  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [58]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [58])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_59  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [59]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [59])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_60  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [60]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [60])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_61  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [61]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [61])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_62  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [62]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [62])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_63  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [63]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [63])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/len_eq1_q2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/len_eq1_q2_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/len_eq1_q2_5157 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_5155 )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_or0001_5152 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2 [0])
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_and0007 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2 [1])
  );
  FDSE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof_mux0000 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof_5150 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_0_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt [0])
  );
  FDR #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_and_block  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_and_block_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_and_block_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_and_block_5145 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_1_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt [1])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change_or0000_5139 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change_5140 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_only  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_only_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_only_5138 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q2_only  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q2_only_mux0000_5135 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q2_only_5136 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_or_eof_q2_only  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_or_eof_q2_only_mux0001 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_or_eof_q2_only_5134 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_4349 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_chan_space_cpl_empty  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_chan_space_cpl_empty_and0000_5130 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_chan_space_cpl_empty_5131 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_upd_d1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/trn_pfc_cplh_cl_upd_5128 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_upd_d1_5129 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_5127 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q2_5104 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3 [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3 [1])
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q2_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [52]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q2 [0])
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q2_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [53]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q2 [1])
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q2_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [54]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q2 [2])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<0>1_5124 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [0])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<3>1_5123 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [3])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<4>1_5122 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [4])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<5>1_5121 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [5])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<6>1_5120 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [6])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<7>1_5119 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [7])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<8>1_5118 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [8])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<9>1_5117 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [9])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<10>1_5116 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [10])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000<11>1_5115 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [11])
  );
  FDSE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_add0000 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1 [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_add0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1 [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_add0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1 [2])
  );
  FDSE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_add0000 [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1 [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_add0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1 [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_add0000 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1 [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_add0000 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1 [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_add0000 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1 [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_trn_pfc_cplh_cl_plus1_add0000_cy [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1 [8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q2_5104 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q3_4347 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_td_q2_credits_add0000_lut [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits_add0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits_add0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits_add0000 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits_add0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits_add0000 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q2 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3 [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q2 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3 [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q2 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3 [2])
  );
  FDSE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_fifo_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_not0001_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_ch_fifo [0])
  );
  FDSE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_fifo_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_not0001_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3 [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_ch_fifo [1])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count_add0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [0])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count_add0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [1])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count_add0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [2])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count_add0000 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [3])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count_add0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_in_count [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_not0001_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_ch_tc [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_not0001_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_ch_tc [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_not0001_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_ch_tc [2])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered_11_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered_11_d_5076 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q1_5075 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_4915 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [12])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [13])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [14])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [15])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [16])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [17])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [18])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [19])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [20])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [21])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [22])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [23])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [24])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [25])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [26])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [27])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [28])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [29])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [30])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [31])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [32]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [32])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [33]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [33])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [34]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [34])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [35]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [35])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [36]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [36])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [37]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [37])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [38]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [38])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [39]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [39])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [40]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [40])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [41]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [41])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [42]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [42])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [43]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [43])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [44]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [44])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [45]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [45])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [46]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [46])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [47]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [47])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [48]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [48])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [49]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [49])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_50  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [50]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [50])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_51  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [51]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [51])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_52  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [52]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [52])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_53  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [53]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [53])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_54  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [54]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [54])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_55  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [55]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [55])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_56  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [56]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [56])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_57  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [57]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [57])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_58  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [58]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [58])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_59  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [59]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [59])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_60  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [60]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [60])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_61  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [61]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [61])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_62  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [62]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [62])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_63  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [63]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [63])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_5008 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q2_5009 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/pd_q1_reg  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/pd_q1_reg_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/pd_q1_reg_5007 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_cmp_eq0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cpl_q1_reg_5005 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q2_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q2_4917 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q1_5002 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q2_4983 )
  );
  FDS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_sub0000 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_credit_limited_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [0])
  );
  FDS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_sub0000 [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_credit_limited_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [1])
  );
  FDS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_sub0000 [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_credit_limited_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [2])
  );
  FDS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_sub0000 [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_credit_limited_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [3])
  );
  FDS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_sub0000 [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_credit_limited_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [4])
  );
  FDS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_sub0000 [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_credit_limited_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [5])
  );
  FDS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_sub0000 [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_credit_limited_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [6])
  );
  FDS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_sub0000 [7]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_credit_limited_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [7])
  );
  FDS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_sub0000 [8]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_credit_limited_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [8])
  );
  FDS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_sub0000 [9]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_credit_limited_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [9])
  );
  FDS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_sub0000 [10]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_credit_limited_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [10])
  );
  FDS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_sub0000 [11]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_credit_limited_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int [11])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_zero  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_zero_cmp_le0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_credit_limited_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_zero_4989 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q3_4987 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_4985 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_reg_4986 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q2_4983 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q3_4984 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [12])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [13])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [14])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [15])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [16])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [17])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [18])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [19])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [20])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [21])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [22])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [23])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [24])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [25])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [26])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [27])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [28])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [29])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [30])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [31])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [32]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [32])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [33]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [33])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [34]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [34])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [35]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [35])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [36]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [36])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [37]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [37])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [38]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [38])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [39]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [39])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [40]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [40])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [41]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [41])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [42]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [42])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [43]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [43])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [44]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [44])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [45]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [45])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [46]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [46])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [47]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [47])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [48]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [48])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [49]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [49])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_50  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [50]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [50])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_51  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [51]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [51])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_52  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [52]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [52])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_53  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [53]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [53])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_54  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [54]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [54])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_55  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [55]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [55])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_56  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [56]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [56])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_57  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [57]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [57])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_58  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [58]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [58])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_59  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [59]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [59])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_60  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [60]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [60])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_61  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [61]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [61])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_62  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [62]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [62])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_63  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [63]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [63])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q2_4917 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q3_4918 )
  );
  FDRSE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_fifo  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_fifo_and0000 ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_4915 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_fifo_4916 )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1 [0])
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1 [1])
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1 [2])
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1 [3])
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1 [4])
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1 [5])
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1 [6])
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1 [7])
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000 [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1 [8])
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000 [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1 [9])
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000 [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1 [10])
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000 [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1 [11])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/pd_credits_near_gte_far  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/pd_credits_near_gte_far_cmp_ge0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/pd_credit_limited_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/pd_credits_near_gte_far_4912 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy<0>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_or0000_inv ),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_xor<0>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_or0000_inv ),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt2 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt3 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt4 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt5 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt6 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [6]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt7 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [7]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [8])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt8 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [8]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [9])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_xor<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [8]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt9 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [9]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [10])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_xor<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [9]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt10 )
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_xor<11>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_cy [10]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt_lut [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt11 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofpd_q2_rose ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [0])
  );
  FDSE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofpd_q2_rose ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [1])
  );
  FDSE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofpd_q2_rose ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofpd_q2_rose ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofpd_q2_rose ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofpd_q2_rose ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofpd_q2_rose ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofpd_q2_rose ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofpd_q2_rose ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofpd_q2_rose ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofpd_q2_rose ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofcpl_q2_rose ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<0>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofcpl_q2_rose ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<3>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [3])
  );
  FDSE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofcpl_q2_rose ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<1>1 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [1])
  );
  FDSE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofcpl_q2_rose ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<2>1 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofcpl_q2_rose ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<6>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofcpl_q2_rose ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<4>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofcpl_q2_rose ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<5>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofcpl_q2_rose ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<9>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofcpl_q2_rose ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<7>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofcpl_q2_rose ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<8>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt2 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt3 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt4 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt5 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt6 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt7 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt8 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt9 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt10 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcount_l0_stats_cfg_transmitted_cnt11 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofcpl_q2_rose ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<10>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofpd_q2_rose ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofcpl_q2_rose ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<11>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [11])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_xor<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [0])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [1])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [2])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [3])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [4])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [5])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [5]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [6])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [7])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [6]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [7]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [7])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [8])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [7]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [8]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [8])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [8])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut<9>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [9]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [9])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [8]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [9]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [9])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_xor<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [8]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [9])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut<10>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [10])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [9]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [10]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [10])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_xor<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [9]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [10])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut<11>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_consumed [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [11])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_xor<11>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_cy [10]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_pd_credits_buffered_lut [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [11])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_xor<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [0])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [1])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [2])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [3])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [4])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [5])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [5]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [6])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [7])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [6]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [7]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [7])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [8])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [7]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [8]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [8])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [8])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut<9>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [9]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [9])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [8]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [9]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [9])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_xor<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [8]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [9])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut<10>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [10])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [9]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [10]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [10])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_xor<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [9]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [10])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut<11>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [11])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_xor<11>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_cy [10]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_near_end_cd_credits_buffered_lut [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [11])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1 [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_xor<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_sub0000 [0])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_sub0000 [1])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_sub0000 [2])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_sub0000 [3])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1 [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_sub0000 [4])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1 [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_sub0000 [5])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1 [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [5]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_sub0000 [6])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1 [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [7])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [6]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [7]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_sub0000 [7])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1 [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [8])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [7]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [8]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [8])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_sub0000 [8])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut<9>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [9]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1 [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [9])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [8]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [9]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [9])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_xor<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [8]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_sub0000 [9])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut<10>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1 [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [10])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [9]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [10]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [10])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_xor<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [9]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_sub0000 [10])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut<11>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_consumed_all [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1 [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [11])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_xor<11>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_cy [10]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_l0_stats_cfg_transmitted_cnt_sub0000_lut [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt_sub0000 [11])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_xor<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000 [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001 [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000 [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001 [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000 [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001 [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000 [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001 [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000 [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001 [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000 [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [5]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<6>_mand1_4714 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000 [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [6]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<7>_mand1_4710 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000 [7])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [7]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<8>_mand1_4706 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [8])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000 [8])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [8]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<9>_mand1_4702 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [9])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_xor<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [8]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000 [9])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [9]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<10>_mand1_4698 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [10])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_xor<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [9]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000 [10])
  );
  LUT5 #(
    .INIT ( 32'h56FC9A30 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut<11>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sofcpl_q2_rose ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [11]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0001<10>_mand ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_addsub0000 [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [11])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_xor<11>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_cy [10]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_mux0000_lut [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_mux0000 [11])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_lut [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_xor<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [0])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_lut [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [1])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_lut [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [2])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_lut [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [3])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_lut [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [4])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_lut [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<6>_rt_4678 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<6>_rt_4678 )
,
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [6]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<7>_rt_4676 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<7>_rt_4676 )
,
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [7])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [7]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<8>_rt_4674 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [8])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<8>_rt_4674 )
,
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [8])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [8]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<9>_rt_4671 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [9])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_xor<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [8]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<9>_rt_4671 )
,
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [9])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [9]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<10>_rt_4668 )
,
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [10])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_xor<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [9]),
    .LI
(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy<10>_rt_4668 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [10])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_xor<11>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_cy [10]),
    .LI
(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000_xor<11>_rt_4665 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [11])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_xor<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_addsub0000 [0])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_addsub0000 [1])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_addsub0000 [2])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_addsub0000 [3])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_addsub0000 [4])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_addsub0000 [5])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [5]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_addsub0000 [6])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [7])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [6]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [7]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_addsub0000 [7])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [8])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [7]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [8]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [8])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_addsub0000 [8])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut<9>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [9]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [9])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [8]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [9]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [9])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_xor<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [8]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_addsub0000 [9])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut<10>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [10])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [9]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [10]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [10])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_xor<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [9]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_addsub0000 [10])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut<11>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/l0_stats_cfg_transmitted_cnt [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [11])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_xor<11>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_cy [10]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Madd_all_cd_data_credits_in_addsub0000_lut [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/all_cd_data_credits_in_addsub0000 [11])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_lut [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_xor<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<0>1 )
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_lut [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<1>1 )
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_lut [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<2>1 )
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_lut [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<3>1 )
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_lut [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<4>1 )
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_lut [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<5>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<6>_rt_4586 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<6>_rt_4586 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<6>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [6]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<7>_rt_4583 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<7>_rt_4583 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<7>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [7]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<8>_rt_4580 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [8])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<8>_rt_4580 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<8>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [8]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<9>_rt_4577 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [9])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_xor<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [8]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<9>_rt_4577 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<9>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [9]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<10>_rt_4574 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [10])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_xor<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [9]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy<10>_rt_4574 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<10>1 )
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_xor<11>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_cy [10]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_cd_data_credits_in_xor<11>_rt_4571 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result<11>1 )
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_lut [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_xor<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result [0])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_lut [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result [1])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_lut [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result [2])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_lut [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result [3])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_lut [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result [4])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_credits [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_lut [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_pd_data_credits_in [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<6>_rt_4539 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<6>_rt_4539 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [6]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<7>_rt_4536 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<7>_rt_4536 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result [7])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [7]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<8>_rt_4533 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [8])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<8>_rt_4533 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result [8])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [8]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<9>_rt_4530 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [9])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_xor<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [8]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<9>_rt_4530 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result [9])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [9]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<10>_rt_4527 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [10])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_xor<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [9]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy<10>_rt_4527 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result [10])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_xor<11>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_cy [10]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Maccum_user_pd_data_credits_in_xor<11>_rt_4524 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Result [11])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1 [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_xor<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000 [0])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000 [1])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000 [2])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000 [3])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1 [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000 [4])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1 [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000 [5])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1 [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [5]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000 [6])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1 [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [7])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [6]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [7]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000 [7])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_pfc_cplh_cl_plus1 [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [8])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [7]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_addsub0000 [8]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [8])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000 [8])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [8]),
    .DI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [9])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_xor<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [8]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000 [9])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [9]),
    .DI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [10])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_xor<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [9]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000 [10])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_xor<11>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_cy [10]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000_lut [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/user_cd_data_credits_in_minus_trn_pfc_cplh_cl_plus1_sub0000 [11])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_xor<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_sub0000 [0])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_sub0000 [1])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_sub0000 [2])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_sub0000 [3])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_sub0000 [4])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_sub0000 [5])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [5]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_sub0000 [6])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [7])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [6]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [7]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_sub0000 [7])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [8])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [7]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [8]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [8])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_sub0000 [8])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut<9>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [9]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [9])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [8]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [9]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [9])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_xor<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [8]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_sub0000 [9])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut<10>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [10])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [9]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [10]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [10])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_xor<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [9]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_sub0000 [10])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut<11>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [11])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_xor<11>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_cy [10]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Msub_cd_space_remaining_int_sub0000_lut [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_sub0000 [11])
  );
  LUT4 #(
    .INIT ( 16'h08AE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi_4429 )
  );
  LUT4 #(
    .INIT ( 16'h9009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi_4429 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy [0])
  );
  LUT4 #(
    .INIT ( 16'h08AE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi1_4423 )
  );
  LUT4 #(
    .INIT ( 16'h9009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi1_4423 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy [1])
  );
  LUT4 #(
    .INIT ( 16'h08AE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi2_4416 )
  );
  LUT4 #(
    .INIT ( 16'h9009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi2_4416 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy [2])
  );
  LUT4 #(
    .INIT ( 16'h08AE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi3_4409 )
  );
  LUT4 #(
    .INIT ( 16'h9009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi3_4409 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy [3])
  );
  LUT4 #(
    .INIT ( 16'h08AE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi4  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [9]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [8]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [8]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi4_4402 )
  );
  LUT4 #(
    .INIT ( 16'h9009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [8]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [9]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi4_4402 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy [4])
  );
  LUT4 #(
    .INIT ( 16'h08AE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi5  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [10]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [10]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi5_4394 )
  );
  LUT4 #(
    .INIT ( 16'h9009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [10]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_pd_credits_buffered [11]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_pd_credits_available [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi5_4394 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/pd_credits_near_gte_far_cmp_ge0000 )
  );
  LUT4 #(
    .INIT ( 16'h08AE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lutdi  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lutdi_4387 )
  );
  LUT4 #(
    .INIT ( 16'h9009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lut [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lutdi_4387 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_cy [0])
  );
  LUT4 #(
    .INIT ( 16'h08AE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lutdi1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lutdi1_4381 )
  );
  LUT4 #(
    .INIT ( 16'h9009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lut [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lutdi1_4381 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_cy [1])
  );
  LUT4 #(
    .INIT ( 16'h08AE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lutdi2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lutdi2_4374 )
  );
  LUT4 #(
    .INIT ( 16'h9009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lut [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lutdi2_4374 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_cy [2])
  );
  LUT4 #(
    .INIT ( 16'h08AE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lutdi3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lutdi3_4367 )
  );
  LUT4 #(
    .INIT ( 16'h9009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lut [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lutdi3_4367 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_cy [3])
  );
  LUT4 #(
    .INIT ( 16'h08AE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lutdi4  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [9]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [8]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [8]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lutdi4_4360 )
  );
  LUT4 #(
    .INIT ( 16'h9009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [8]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [9]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lut [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lutdi4_4360 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_cy [4])
  );
  LUT4 #(
    .INIT ( 16'h08AE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lutdi5  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [10]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [10]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lutdi5_4352 )
  );
  LUT4 #(
    .INIT ( 16'h9009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [10]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/ll_credit/tx_cd_credits_available [11]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/near_end_cd_credits_buffered [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lut [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lutdi5_4352 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mcompar_cd_space_remaining_int_zero_cmp_le0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/cd_space_remaining_int_zero_cmp_le0000 )
  );
  LUT6 #(
    .INIT ( 64'h23232323232323FF ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe_input0 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q3_4347 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_src_rdy_n_int ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tlp_halt_4349 ),
    .I5(\BU2/U0/pcie_ep0/llk_tx_dst_rdy_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe )
  );
  FDS #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/trn_tdst_rdy_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/trn_tdst_rdy_n_or0001 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/trn_tdst_rdy_n_or0000_4345 ),
    .Q(NlwRenamedSig_OI_trn_tdst_rdy_n)
  );
  FDS #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/trn_tdst_rdy_n_or0001 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_or0000_4343 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_4344 )
  );
  FDRSE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_in_pkt  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_done ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_start ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_in_pkt_4341 )
  );
  FDRSE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_in_pkt  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_done ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_start ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_in_pkt_4338 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_4335 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [0])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [1])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [2])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [3])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [4])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [5])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [6])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [7])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [8])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [9])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [10])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [11])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [12]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [12])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [13]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [13])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [14]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [14])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [15]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [15])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [16]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [16])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [17]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [17])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [18]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [18])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [19]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [19])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [20]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [20])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [21]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [21])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [22]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [22])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [23]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [23])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [24]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [24])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [25]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [25])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [26]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [26])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [27]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [27])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [28]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [28])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [29]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [29])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [30]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [30])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [31]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [31])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [32]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [32])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [33]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [33])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [34]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [34])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [35]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [35])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [36]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [36])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [37]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [37])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [38]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [38])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [39]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [39])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [40]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [40])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [41]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [41])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [42]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [42])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [43]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [43])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [44]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [44])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [45]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [45])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [46]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [46])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [47]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [47])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [48]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [48])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [49]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [49])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_50  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [50]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [50])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_51  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [51]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [51])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_52  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [52]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [52])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_53  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [53]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [53])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_54  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [54]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [54])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_55  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [55]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [55])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_56  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [56]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [56])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_57  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [57]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [57])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_58  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [58]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [58])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_59  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [59]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [59])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_60  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [60]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [60])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_61  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [61]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [61])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_62  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [62]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [62])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_63  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [63]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [63])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_sof_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_sof_n_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_sof_n_4204 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_eof_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_eof_n_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_eof_n_4202 )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_dsc_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_dsc_n_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_dsc_n_4200 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rem_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rem_n_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rem_n_4198 )
  );
  FDSE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_mux0000 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_4195 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [0])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [1])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [2])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [3])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [4])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [5])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [6])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [7])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [8])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [9])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [10])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [11])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [12]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [12])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [13]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [13])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [14]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [14])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [15]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [15])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [16]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [16])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [17]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [17])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [18]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [18])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [19]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [19])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [20]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [20])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [21]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [21])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [22]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [22])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [23]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [23])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [24]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [24])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [25]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [25])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [26]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [26])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [27]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [27])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [28]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [28])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [29]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [29])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [30]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [30])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [31]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [31])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [32]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [32])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [33]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [33])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [34]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [34])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [35]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [35])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [36]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [36])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [37]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [37])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [38]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [38])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [39]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [39])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [40]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [40])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [41]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [41])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [42]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [42])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [43]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [43])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [44]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [44])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [45]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [45])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [46]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [46])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [47]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [47])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [48]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [48])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [49]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [49])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_50  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [50]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [50])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_51  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [51]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [51])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_52  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [52]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [52])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_53  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [53]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [53])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_54  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [54]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [54])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_55  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [55]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [55])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_56  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [56]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [56])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_57  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [57]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [57])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_58  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [58]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [58])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_59  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [59]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [59])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_60  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [60]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [60])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_61  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [61]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [61])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_62  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [62]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [62])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_63  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [63]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [63])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_mux0000_4063 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_4064 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_4062 )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_dsc_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_dsc_n_mux0000_4059 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_dsc_n_4060 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit_mux0000_4057 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit_4058 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_int_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_int_1_and0000_4056 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_tbuf_av_8[1])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_int_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_int_2_and0000_4055 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_tbuf_av_8[2])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_int_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_int_0_and0000_4054 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_tbuf_av_8[0])
  );
  FDRSE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_write_pkt_in_progress_reg  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_write_pkt_in_progress_reg_and0001 ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_write_pkt_in_progress_reg_4053 )
  );
  FDRSE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress_reg  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress_reg_and0000 ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trigger_bypass ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_byp_in_progress_reg_4050 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[12])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[13])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[14])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[15])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[16])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[17])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[18])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[19])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[20])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[21])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[22])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[23])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[24])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[25])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[26])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[27])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[28])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[29])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[30])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[31])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [32]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[32])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [33]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[33])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [34]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[34])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [35]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[35])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [36]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[36])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [37]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[37])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [38]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[38])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [39]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[39])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [40]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[40])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [41]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[41])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [42]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[42])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [43]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[43])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [44]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[44])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [45]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[45])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [46]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[46])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [47]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[47])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [48]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[48])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [49]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[49])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_50  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [50]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[50])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_51  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [51]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[51])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_52  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [52]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[52])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_53  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [53]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[53])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_54  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [54]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[54])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_55  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [55]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[55])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_56  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [56]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(NlwRenamedSig_OI_trn_rd[56])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_57  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [57]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(NlwRenamedSig_OI_trn_rd[57])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_58  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [58]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(NlwRenamedSig_OI_trn_rd[58])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_59  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [59]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(NlwRenamedSig_OI_trn_rd[59])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_60  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [60]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(NlwRenamedSig_OI_trn_rd[60])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_61  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [61]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(NlwRenamedSig_OI_trn_rd[61])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_62  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [62]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(NlwRenamedSig_OI_trn_rd[62])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_63  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_not0001_3983 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_mux0000 [63]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(trn_rd[63])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_mux0000_3981 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_3982 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_mux0000_3978 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsrc_rdy_3979 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned_reg  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned_reg_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned_reg_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned_reg_3976 )
  );
  FDS #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_and0000 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_3973 )
  );
  FDS #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_not0001 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_3971 )
  );
  FDRSE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_np  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_np_and0001 ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_np_and0000_3968 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_np_3969 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_drain_np  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_drain_np_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_drain_np_3966 )
  );
  FDS #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rnp_ok_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst_not0001 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rnp_ok_d_3964 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_discard_np  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_discard_np_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_discard_np_3962 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count_mux0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count [0])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count_mux0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count [1])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count_mux0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count [2])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count_mux0000 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_count [3])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_3947 )
  );
  FDRS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pkt_avail  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pkt_avail_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pkt_avail_3952 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_mux0000_3948 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pkt_avail_3949 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_3947 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_d_3945 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_d2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_d_3945 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_d2_3946 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt_not0001_3934 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<0>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt_not0001_3934 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<1>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt_not0001_3934 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<2>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt_not0001_3934 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<3>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_pktcnt [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy<0>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_and0000_inv ),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_xor<0>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt_and0000_inv ),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy [5]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy [6]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_pktcnt [7]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_oq_pktcnt_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [8])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_xor<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [8]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_xor<9>_rt_3898 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<9>2 )
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<8>3 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [7]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [8]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [8])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [8])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<7>3 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [6]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [7]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [7])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<6>3 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [5]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [6])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<5>3 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [5])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<4>3 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [4])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<3>3 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [3])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<2>3 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [2])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<1>3 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [1])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_xor<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<0>3 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_cy [0])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Maccum_data_count_pkt_up_lut [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_xor<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [8]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<9>1 )
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<8>2 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [7]),
    .DI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [8])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<7>2 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [6]),
    .DI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<6>2 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [5]),
    .DI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<5>2 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [4]),
    .DI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<4>2 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [3]),
    .DI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<3>2 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [2]),
    .DI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<2>2 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [1]),
    .DI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<1>2 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [0]),
    .DI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_xor<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy<0>_rt_3861 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<0>2 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy<0>_rt_3861 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_pkt_down_cy [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_xor<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [8]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result [9])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result [8])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [7]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [8]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [8])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result [7])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [6]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [7]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [5]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_xor<0>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_not0003_inv ),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy<0>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_not0003_inv ),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_data_count_int_cy [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_xor<8>_rt_3840 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<8>1 )
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<7>_rt_3838 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<7>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy [6]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<7>_rt_3838 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<6>_rt_3836 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<6>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<6>_rt_3836 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<5>_rt_3834 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<5>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<5>_rt_3834 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<4>_rt_3832 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<4>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<4>_rt_3832 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<3>_rt_3830 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<3>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<3>_rt_3830 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<2>_rt_3828 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<2>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<2>_rt_3828 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<1>_rt_3826 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<1>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<1>_rt_3826 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_xor<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<0>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .DI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_raddr_cy [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_xor<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [8]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt [9])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut<9>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [9]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [9])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt [8])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [7]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [8]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [8])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [8])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt [7])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [6]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [7]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [7])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [5]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [6])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [5])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [4])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [3])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [2])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [1])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_cy [0])
  );
  LUT2 #(
    .INIT ( 4'h6 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Madd_data_count_pkt_lut [0])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/clear_addr_d_3568 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<9>2 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [9])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/clear_addr_d_3568 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<8>3 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [8])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/clear_addr_d_3568 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<7>3 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [7])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/clear_addr_d_3568 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<6>3 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [6])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/clear_addr_d_3568 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<5>3 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [5])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/clear_addr_d_3568 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<4>3 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [4])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/clear_addr_d_3568 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<3>3 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [3])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/clear_addr_d_3568 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<2>3 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [2])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/clear_addr_d_3568 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<1>3 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [1])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/clear_addr_d_3568 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<0>3 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_up [0])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<9>1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [9])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<8>2 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [8])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<7>2 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [7])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<6>2 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [6])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<5>2 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [5])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<4>2 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [4])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<3>2 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [3])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<2>2 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [2])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<1>2 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [1])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<0>2 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down [0])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int8 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [8])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int7 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [7])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int5 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [5])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int4 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [4])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int6 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [6])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int2 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [2])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [1])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int3 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [3])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<8>1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [8])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<7>1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [7])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<6>1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [6])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<5>1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [5])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<4>1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [4])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<3>1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [3])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<2>1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [2])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<1>1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [1])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result<0>1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_raddr [0])
  );
  FDPE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/wr_en_int ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int ),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/packet_size_int [0])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_not0002 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [9])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_not0002 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [8])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_not0002 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [7])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_not0002 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [6])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_not0002 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [5])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_not0002 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [4])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_not0002 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [3])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_not0002 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [2])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_not0002 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [1])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_not0002 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Result [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int [0])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr8 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [8])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr7 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [7])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr6 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [6])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr5 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [5])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr4 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [4])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr3 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [3])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr2 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [2])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [1])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int8 )
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int7 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy [6]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int6 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int5 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int4 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int3 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int2 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_xor<0>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/mark_addr_inv ),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy<0>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/mark_addr_inv ),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_packet_size_int_cy [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr8 )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0002 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [8]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [8])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr7 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy [6]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy [7])
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0002 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr6 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy [6])
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0002 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr5 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy [5])
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0002 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr4 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy [4])
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0002 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr3 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy [3])
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0002 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr2 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_xor<0>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_inv ),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy<0>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_inv ),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/Mcount_bram_waddr_cy [0])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_71  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [71]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [71])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_70  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [70]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [70])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_69  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [69]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [69])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_68  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [68]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [68])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_67  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [67]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [67])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_66  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [66]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [66])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_65  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [65]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [65])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_64  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [64]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [64])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_63  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [63]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [63])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_62  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [62]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [62])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_61  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [61]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [61])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_60  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [60]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [60])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_59  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [59]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [59])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_58  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [58]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [58])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_57  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [57]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [57])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_56  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [56]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [56])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_55  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [55]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [55])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_54  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [54]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [54])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_53  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [53]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [53])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_52  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [52]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [52])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_51  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [51]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [51])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_50  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [50]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [50])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [49]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [49])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [48]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [48])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [47]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [47])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [46]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [46])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [45]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [45])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [44]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [44])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [43]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [43])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [42]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [42])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [41]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [41])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [40]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [40])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [39]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [39])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [38]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [38])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [37]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [37])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [36]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [36])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [35]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [35])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [34]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [34])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [33]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [33])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [32]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [32])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [31]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [31])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [30]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [30])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [29]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [29])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [28]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [28])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [27]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [27])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [26]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [26])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [25]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [25])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [24]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [24])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [23]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [23])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [22]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [22])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [21]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [21])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [20]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [20])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [19]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [19])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [18]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [18])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [17]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [17])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [16]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [16])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [15]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [15])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [14]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [14])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [13]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [13])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [12]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [12])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [11])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [10])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [9])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [8])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [7])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [6])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [5])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [4])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [3])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [2])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [1])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_style_fifo_dout_reg [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [0])
  );
  FDPE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_mux0000 ),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage_empty_3577 )
  );
  FDCE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_pkt_down_not0001 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/internal_fifo_newdata_3574 )
  );
  FDPE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/empty_int  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/empty_int_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/empty_int_mux0000_3570 ),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/empty_int_3571 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/clear_addr_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/new_oq_pkt_wr_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/clear_addr_d_3568 )
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr [8])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr [7])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr [6])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr [5])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr [4])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr [3])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr [2])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr [1])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/bram_waddr [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/rewind_addr [0])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/afull  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/afull_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/data_count_int_not0003 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/afull_3547 )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_71_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [71]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [71]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_71_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_70_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [70]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [70]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_70_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_69_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [69]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [69]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_69_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_68_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [68]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [68]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_68_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_66_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [66]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [66]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_66_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_65_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [65]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [65]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_65_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_67_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [67]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [67]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_67_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_64_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [64]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [64]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_64_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_63_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [63]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [63]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_63_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_62_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [62]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [62]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_62_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_61_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [61]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [61]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_61_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_60_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [60]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [60]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_60_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_59_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [59]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [59]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_59_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_57_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [57]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [57]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_57_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_56_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [56]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [56]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_56_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_58_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [58]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [58]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_58_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_55_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [55]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [55]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_55_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_54_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [54]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [54]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_54_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_53_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [53]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [53]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_53_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_52_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [52]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [52]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_52_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_51_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [51]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [51]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_51_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_50_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [50]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [50]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_50_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_48_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [48]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [48]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_48_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_47_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [47]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [47]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_47_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_49_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [49]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [49]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_49_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_46_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [46]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [46]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_46_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_45_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [45]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [45]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_45_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_43_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [43]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [43]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_43_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_42_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [42]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [42]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_42_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_44_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [44]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [44]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_44_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_41_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [41]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [41]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_41_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_40_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [40]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [40]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_40_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_38_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [38]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [38]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_38_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_37_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [37]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [37]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_37_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_39_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [39]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [39]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_39_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_36_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [36]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [36]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_36_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_35_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [35]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [35]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_35_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_34_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [34]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [34]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_34_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_33_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [33]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [33]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_33_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_32_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [32]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [32]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_32_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_31_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [31]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [31]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_31_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_29_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [29]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [29]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_29_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_28_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [28]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [28]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_28_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_30_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [30]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [30]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_30_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_27_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [27]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [27]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_27_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_26_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [26]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [26]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_26_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_25_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [25]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [25]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_25_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_24_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [24]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [24]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_24_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_23_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [23]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [23]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_23_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_22_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [22]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [22]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_22_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_20_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [20]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [20]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_20_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_19_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [19]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [19]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_19_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_21_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [21]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [21]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_21_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_18_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [18]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [18]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_18_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_17_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [17]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [17]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_17_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_16_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [16]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [16]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_16_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_15_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [15]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [15]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_15_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_14_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [14]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [14]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_14_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_13_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [13]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [13]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_13_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_11_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [11]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_11_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_10_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [10]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_10_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_12_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [12]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [12]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_12_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_9_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [9]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_9_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_8_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [8]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_8_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_6_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [6]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_6_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_5_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [5]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_5_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_7_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [7]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_7_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_4_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [4]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_4_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_3_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [3]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_3_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_1_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [1]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_1_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_0_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [0]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_0_0_Q15_UNCONNECTED )
  );
  SRLC16E #(
    .INIT ( 16'h0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_2_0  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2]),
    .A3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/wr_en_int ),
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/oq_fifo/output_stage [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [2]),
    .Q15(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Mshreg_dout_int_2_0_Q15_UNCONNECTED )
  );
  FDPE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Result<3>1 ),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [3])
  );
  FDPE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Result<2>1 ),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [2])
  );
  FDPE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Result<1>1 ),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [1])
  );
  FDPE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Result<0>1 ),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_m1 [0])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_not0002 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Result [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [4])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_not0002 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Result [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [3])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_not0002 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Result [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [2])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_not0002 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Result [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [1])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_not0002 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/Result [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int [0])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_71  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [71]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [71])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_70  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [70]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [70])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_69  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [69]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [69])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_68  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [68]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [68])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_67  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [67]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [67])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_66  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [66]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [66])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_65  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [65]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [65])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_64  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [64]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [64])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_63  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [63]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [63])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_62  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [62]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [62])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_61  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [61]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [61])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_60  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [60]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [60])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_59  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [59]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [59])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_58  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [58]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [58])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_57  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [57]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [57])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_56  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [56]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [56])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_55  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [55]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [55])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_54  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [54]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [54])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_53  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [53]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [53])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_52  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [52]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [52])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_51  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [51]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [51])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_50  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [50]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [50])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [49]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [49])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [48]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [48])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [47]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [47])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [46]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [46])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [45]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [45])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [44]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [44])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [43]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [43])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [42]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [42])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [41]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [41])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [40]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [40])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [39]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [39])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [38]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [38])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [37]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [37])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [36]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [36])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [35]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [35])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [34]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [34])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [33]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [33])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [32]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [32])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [31]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [31])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [30]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [30])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [29]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [29])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [28]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [28])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [27]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [27])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [26]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [26])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [25]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [25])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [24]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [24])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [23]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [23])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [22]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [22])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [21]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [21])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [20]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [20])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [19]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [19])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [18]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [18])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [17]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [17])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [16]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [16])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [15]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [15])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [14]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [14])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [13]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [13])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [12]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [12])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [11])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [10])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [9])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [8])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [7])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [6])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [5])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [4])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [3])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [2])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [1])
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/internal_fifo_newdata_take ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/dout_int [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage [0])
  );
  FDPE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_empty  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_empty_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_empty_mux0000 ),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/output_stage_empty_3307 )
  );
  FDPE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/empty_int  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/empty_int_not0001_3302 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_not0003_inv ),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/empty_int_3304 )
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/afull  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/afull_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_not0003 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/afull_3301 )
  );
  FDCE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/full  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/full_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/data_count_int_not0003 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bq_fifo/full_3299 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_malformed_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_malformed_o_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_malformed_o_1091 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o_3295 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_lock_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_lock_o_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_lock_o_3293 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_p_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_p_o_not0001 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_p_o_3291 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [0])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [1])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [2])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [3])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [4])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [5])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [6])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [7])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [8])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [9])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [10])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [11])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [12]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [12])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [13]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [13])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [14]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [14])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [15]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [15])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [16]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [16])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [17]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [17])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [18]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [18])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [19]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [19])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [20]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [20])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [21]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [21])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [22]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [22])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [23]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [23])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [24]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [24])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [25]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [25])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [26]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [26])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [27]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [27])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [28]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [28])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [29])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [30])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [31])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [32])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [33])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [34])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [35])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [36])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [37])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [38])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [39])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [40])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [41])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [42])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [43])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [44])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [45])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [46])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [47])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_drop  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/next_cur_drop ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_drop_3289 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_1dw_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/byte_ct_1dw [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_1dw [0])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_1dw_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/byte_ct_1dw [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_1dw [1])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_1dw_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/byte_ct_1dw [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_1dw [2])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_first_be_adj_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_first_be_adj [0])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_first_be_adj_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_first_be_adj [1])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/load_aperture_q_2976 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_6_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [6])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/load_aperture_q_2976 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_5_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [5])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/load_aperture_q_2976 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_4_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [4])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/load_aperture_q_2976 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_3_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [3])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/load_aperture_q_2976 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_2_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [2])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [34]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [2])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [35]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [3])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [36]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [4])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [37]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [5])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [38]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [6])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [2])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [3])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [4])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [5])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [6])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/packet_ip  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst_not0004 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/packet_ip_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/packet_ip_3257 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_q_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_q_1_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_q[1] )
  );
  FDS   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_q_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst_not0003 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_q_1_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_q[1] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_q [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_3249 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_and0001 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_3248 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_or0001 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_3246 )
  );
  FDS   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_q[5] ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_o_3244 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_q [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_o_3242 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cpl_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q4_3057 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_3078 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cpl_o_3241 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/locked_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q4_3057 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_q_3074 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/locked_o_3240 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/vend_msg_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q4_3057 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_vend_msg_3076 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/vend_msg_o_3239 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/np_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q4_3057 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_np_3072 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/np_o_2408 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cfg_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q4_3057 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg_o_2993 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cfg_o_3238 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o_2399 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_2910 )
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_td  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_td_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_td_3236 )
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [0])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [1])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [2])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [3])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [4])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [5])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [6])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [7])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [8])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [9])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc [0])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc [1])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc [2])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc0_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc0_3212 )
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_3079 )
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr [0])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr [1])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_3207 )
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[0] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[0] )
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[1] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[1] )
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[2] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[2] )
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[3] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[3] )
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[4] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[4] )
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[6] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[6] )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_3193 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_3191 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0006 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0003 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[3] )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0002 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[4] )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0001 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[5] )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_or0000_3182 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_3073 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [16]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [0])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [17]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [1])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [18]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [2])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [19]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [3])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [20]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [4])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [21]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [5])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [22]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [6])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [23]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [7])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [24]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [8])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [25]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [9])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [26]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [10])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [27]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [11])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [28]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [12])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [29]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [13])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [30]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [14])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [31]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [15])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [0])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [1])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [2])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [3])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [12]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [4])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [13]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [5])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [14]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [6])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [15]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [7])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [0])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [1])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [2])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [3])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [4])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [5])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [6])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [7])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Madd_cur_bytes_missing_addsub0000_lut [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing [0])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing_addsub0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing [1])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Madd_cur_bytes_missing_index0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing [2])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ep  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ep_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ep_3062 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_abort  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_abort_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_abort_3061 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ur  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ur_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ur_3059 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [0])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [1])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [2])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [3])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [4])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [5])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [6])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [7])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [8])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [9])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [10])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [11])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [12])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [13])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [14])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [15])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [16])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [17])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [18])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [19])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [12]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [20])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [13]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [21])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [14]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [22])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [15]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [23])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [24])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [25])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [26])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [27])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [28])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [0])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [1])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [2])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [3])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [4])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [5])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [6])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [7])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [8])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [9])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [10])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [11])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/load_aperture_q_2976 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_1_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [1])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/load_aperture_q_2976 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_0_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [0])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_q  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_3079 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_q_3064 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_3078 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_vend_msg  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_vend_msg_and0000_3075 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_vend_msg_3076 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_q  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_3073 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_q_3074 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_np  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_np_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_np_3072 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_2953 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[0] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[0] )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_2953 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[1] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[1] )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_2953 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[2] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[2] )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_2953 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[3] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[3] )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_2953 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[6] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[6] )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rid_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_2953 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_2641 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rid_o_3065 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_ep_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_q_3064 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_ep_o_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_ep_o_1090 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_cpl_ep_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ep_3062 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_ep_o_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_cpl_ep_o_3063 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_cpl_abort_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_abort_3061 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_ep_o_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_cpl_abort_o_1087 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_cpl_ur_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ur_3059 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_ep_o_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_cpl_ur_o_1089 )
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [4])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_2903 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q4_3057 )
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_q_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_2953 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_q [5])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_q_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_q [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_xor<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [1])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [2]),
    .DI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [3])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [3]),
    .DI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [4])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [4]),
    .DI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [5])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [5]),
    .DI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [6])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [6]),
    .DI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [7])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [7])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [7]),
    .DI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [8])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [8])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [8]),
    .DI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [9])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_xor<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [8]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [9])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [9]),
    .DI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [10])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_xor<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [9]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [10])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_xor<11>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [10]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [11])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [6])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [5])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [4])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [3])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [2])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [1])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [0])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_filt_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_2953 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/filter_msgcode_q_2991 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_filt_o_3001 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_rem  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_rem_xor0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_rem_3000 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Mrom_delay_ct_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_2998 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eof_q2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eof_q1_2979 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eof_q2_2921 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/hp_msg_detect_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/hp_msg_detect_o_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/hp_msg_detect_o_2995 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/load_aperture_q_2976 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg_o_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg_o_2993 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/filter_msgcode_q  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/filter_msgcode_2973 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/filter_msgcode_q_2991 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_format_lock  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_mem_lk_2945 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_format_lock_2990 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_len  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eof_q1_2979 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_len_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_len_2989 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing [2])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing [1])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing [0])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_2981 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eof_q1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/_and0001 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eof_q1_2979 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_2910 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/load_aperture_q  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/load_aperture_q_2976 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg0_ip  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_2910 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg0_ip_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg0_ip_2975 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/filter_msgcode  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_2910 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/filter_msgcode_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/filter_msgcode_2973 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_vendef  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_vendef_or0000_2970 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_vendef_2971 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_hotplug  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_hotplug_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_hotplug_2969 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_legacy  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_legacy_cmp_eq0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_legacy_2967 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_message  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_2910 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_message_mux0000_2964 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_message_2965 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/routing_vendef  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/routing_vendef_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/routing_vendef_2963 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_2961 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_lock_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_2953 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_lock_o_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_lock_o_2959 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_2953 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_o_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_o_2957 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_uc_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_2953 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_uc_o_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_uc_o_2955 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/uc_format  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/uc_cpl_lk_2947 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/uc_format_2952 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_format  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_format_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_format_2951 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_type1_cfg  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_2910 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_pwr_mgmt_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_type1_cfg_2949 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/uc_cpl_lk  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_2910 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/uc_cpl_lk_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/uc_cpl_lk_2947 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_mem_lk  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_2910 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_mem_lk_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_mem_lk_2945 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cpl_ip  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_2910 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cpl_ip_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cpl_ip_2943 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fulltype  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_2910 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fulltype_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fulltype_2941 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_tc  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_2910 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_tc_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_tc_2939 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_tc0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_tc0_or0000_2936 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_tc0_2937 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0005 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_2935 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [62]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [5])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [4])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [3])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [2])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [1])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [0])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fmt  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fmt_or0000_2924 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fmt_2925 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eof_q2_2921 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_o_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_o_2923 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_over  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_over_and0000_2919 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_over_2920 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_eof  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_eof_and0000_2917 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_eof_2918 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/type_1dw  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_2910 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/type_1dw_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/type_1dw_2916 )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_min  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_min_mux0000_2913 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_min_2914 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_2910 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_2912 )
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_or00011 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length [7])
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_cmp_eq00001 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length [5])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/pm_msg_detect_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_2903 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/pm_msg_detect_o_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/pm_msg_detect_o_2905 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_2903 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_turn_off  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_turn_off_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_turn_off_2902 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_as_nak_l1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_as_nak_l1_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_as_nak_l1_2900 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_set_slot_pwr  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eval_formats_q_2896 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_set_slot_pwr_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_set_slot_pwr_2898 )
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/sent_check_q3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/sent_check_q2_2894 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/sent_check_q3_2895 )
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q1_2893 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rio_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[3] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rio_o_2892 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmemlock_d1a  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[4] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmemlock_d1a_2890 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_d ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_2888 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_63  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [63]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [63])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_62  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [62]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [62])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_61  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [61]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [61])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_60  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [60]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [60])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_59  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [59]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [59])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_58  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [58]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [58])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_57  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [57]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [57])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_56  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [56]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [56])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_55  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [55]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [55])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_54  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [54]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [54])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_53  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [53]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [53])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_52  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [52]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [52])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_51  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [51]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [51])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_50  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [50]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [50])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [49]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [49])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [48]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [48])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [47]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [47])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [46]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [46])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [45]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [45])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [44]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [44])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [43]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [43])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [42]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [42])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [41]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [41])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [40]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [40])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [39]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [39])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [38]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [38])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [37]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [37])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [36]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [36])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [35]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [35])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [34]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [34])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [33]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [33])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [32]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [32])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [31]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [31])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [30]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [30])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [29]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [29])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [28]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [28])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [27]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [27])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [26]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [26])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [25]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [25])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [24]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [24])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_2845 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [23]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [23])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem64_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem64_d ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem64_o_2844 )
  );
  FDRSE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_chosen  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/final_xfer ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_chosen_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_chosen_2841 )
  );
  FDRSE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/force_streaming  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trigger_xfer ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_init_cpl ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/force_streaming_2838 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [1])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [2])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [0])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [1])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [2])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [7])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [6])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [5])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [4])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [3])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [2])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [1])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [0])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_mux0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [0])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_mux0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [1])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_mux0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [2])
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_completion_available_n_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_completion_available_n_d_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_completion_available_n_d_2816 )
  );
  FDRSE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_not0001_2808 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_init_cpl ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_2814 )
  );
  FDRSE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_not0001_2811 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_init_cpl ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_2813 )
  );
  FDRSE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_stream  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_not0001_2808 ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_init_cpl ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_stream_2810 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_is_same_rdy  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_is_same_rdy_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_is_same_rdy_2807 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_is_same_lock  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_is_same_lock_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_is_same_lock_2805 )
  );
  FDSE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux0000 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_2803 )
  );
  FDSE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final_mux0000 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final_2776 )
  );
  FDS #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_mux0000 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_2798 )
  );
  FDSE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld_mux0000_2795 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld_2796 )
  );
  FDSE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer_mux0000 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer [0])
  );
  FDSE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer_mux0000 [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_timer [1])
  );
  FDRSE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_second  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_second_not0001 ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_vld_and0001 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_second_2787 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_third  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_second_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_third_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_third_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_third_2785 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trigger_xfer ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/rst_n_inv261 ),
    .Q(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trigger_xfer ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/rst_n_inv261 ),
    .Q(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trigger_xfer ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/rst_n_inv261 ),
    .Q(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_2779 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_d_2780 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq0001_INV ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final_2776 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_2778 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_int_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trigger_xfer ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_int_mux0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/rst_n_inv261 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_int [0])
  );
  FDRSE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_int_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trigger_xfer ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_int_mux0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_init_cpl1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_int [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trigger_xfer ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_2768 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/posted_avail  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trigger_xfer ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/posted_avail_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/posted_avail_2766 )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_non_posted_available_n_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_72 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_non_posted_available_n_d_2763 )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_posted_available_n_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_71 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_posted_available_n_d_2761 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_7_cmp_lt0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [7])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_6_cmp_lt0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [6])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_5_cmp_lt0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [5])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_4_cmp_lt0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [4])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_3_cmp_lt0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [3])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_2_cmp_lt0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [2])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_1_cmp_lt0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [1])
  );
  FDSE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [2])
  );
  FDSE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<0>2 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<1>2 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<2>2 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<0>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<1>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<2>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<3>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<3>2 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [3])
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_72_4  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [2]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .I3(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [1]),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [0]),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_72_4_2732 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_72_3  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [6]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .I3(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [5]),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [4]),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_72_3_2731 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_71_4  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [2]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .I3(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [1]),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [0]),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_71_4_2730 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_71_3  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [6]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .I3(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [5]),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [4]),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_71_3_2729 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_llk_rx_ch_fifo_int_mux0000_41  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [0]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_preferred_type [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [1]),
    .I3(\BU2/U0/pcie_ep0/llk_rx_preferred_type [3]),
    .I4(\BU2/U0/pcie_ep0/llk_rx_preferred_type [1]),
    .I5(\BU2/U0/pcie_ep0/llk_rx_preferred_type [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_llk_rx_ch_fifo_int_mux0000_41_2728 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_llk_rx_ch_fifo_int_mux0000_31  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [0]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_preferred_type [13]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [1]),
    .I3(\BU2/U0/pcie_ep0/llk_rx_preferred_type [11]),
    .I4(\BU2/U0/pcie_ep0/llk_rx_preferred_type [9]),
    .I5(\BU2/U0/pcie_ep0/llk_rx_preferred_type [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_llk_rx_ch_fifo_int_mux0000_31_2727 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_llk_rx_ch_fifo_int_mux0000_4  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [0]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_preferred_type [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [1]),
    .I3(\BU2/U0/pcie_ep0/llk_rx_preferred_type [2]),
    .I4(\BU2/U0/pcie_ep0/llk_rx_preferred_type [0]),
    .I5(\BU2/U0/pcie_ep0/llk_rx_preferred_type [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_llk_rx_ch_fifo_int_mux0000_4_2726 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_llk_rx_ch_fifo_int_mux0000_3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [0]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_preferred_type [12]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [1]),
    .I3(\BU2/U0/pcie_ep0/llk_rx_preferred_type [10]),
    .I4(\BU2/U0/pcie_ep0/llk_rx_preferred_type [8]),
    .I5(\BU2/U0/pcie_ep0/llk_rx_preferred_type [14]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_llk_rx_ch_fifo_int_mux0000_3_2725 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_73_4  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [2]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .I3(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [1]),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [0]),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_73_4_2724 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_73_3  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [6]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .I3(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [5]),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [4]),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_73_3_2723 )
  );
  LUT6 #(
    .INIT ( 64'hFBD97351EAC86240 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_74_4  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_74_4_2722 )
  );
  LUT6 #(
    .INIT ( 64'hFBD9EAC873516240 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_74_3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_int [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_74_3_2717 )
  );
  LUT6 #(
    .INIT ( 64'hF7B3D591E6A2C480 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_preferred_avail_mux0000_4  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0004 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0005 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0006 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0007_2711 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_preferred_avail_mux0000_4_2712 )
  );
  LUT6 #(
    .INIT ( 64'hEFE5EAE04F454A40 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_preferred_avail_mux0000_3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0001 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0002 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0003 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/preferred_avail_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux_preferred_avail_mux0000_3_2707 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .DI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_xor<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<1>_rt_2697 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<1>_rt_2697 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<2>_rt_2694 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<2>_rt_2694 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_xor<3>_rt_2691 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .DI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_xor<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<0>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<1>_rt_2686 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<1>_rt_2686 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<1>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<2>_rt_2683 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<2>_rt_2683 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<2>1 )
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_xor<3>_rt_2680 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<3>1 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .DI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [0])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_xor<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<0>2 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<1>_rt_2675 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [1])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<1>_rt_2675 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<1>2 )
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<2>_rt_2672 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [2])
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<2>_rt_2672 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<2>2 )
  );
  XORCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_xor<3>_rt_2669 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<3>2 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_2667 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_2665 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit_nc  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit_nc_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit_nc_2663 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_2661 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_2659 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low_2657 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low_2655 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high_2653 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high_2651 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high_2649 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low_2647 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_hit  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_hit_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_hit_2645 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_check  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rbus_id_o_2642 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_check_2643 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_2641 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[6] )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_1_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[1] )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_3_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[3] )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_2_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[2] )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_0_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[0] )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_eq_raddr  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_eq_raddr_cmp_eq0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_eq_raddr_2629 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_eq_raddr  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_eq_raddr_cmp_eq0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_eq_raddr_2628 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_eq_raddr  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_eq_raddr_cmp_eq0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_eq_raddr_2627 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_eq_raddr  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_eq_raddr_cmp_eq0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_eq_raddr_2626 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_eq_raddr  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_eq_raddr_cmp_eq0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_eq_raddr_2625 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[4] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[5] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[6] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[7] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[8] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[9] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [0])
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[10] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[11] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[12] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[13] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[14] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[15] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [1])
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[16] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[17] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[18] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[19] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[20] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[21] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [2])
  );
  LUT5 #(
    .INIT ( 32'h41000041 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[22] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [55]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[23] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [56]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[24] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [3])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [57]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[25] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [58]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[26] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [59]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[27] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [4])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [60]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[28] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [61]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[29] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [62]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[30] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [5])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [63]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[31] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_eq_raddr_cmp_eq0000 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [8]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [0])
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [11]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [12]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [13]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [14]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [1])
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [16]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [17]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [18]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [19]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [20]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [2])
  );
  LUT5 #(
    .INIT ( 32'h41000041 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [22]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [55]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [23]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [56]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [3])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [57]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [25]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [58]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [26]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [59]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [4])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [60]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [28]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [61]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [29]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [62]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [5])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [63]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_eq_raddr_cmp_eq0000 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [8]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy [0])
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [11]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [12]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [13]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [14]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy [1])
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [16]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [17]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [18]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [19]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [20]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy [2])
  );
  LUT5 #(
    .INIT ( 32'h01000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [22]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [23]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [24]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [57]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy [3])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [58]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [26]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [59]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [27]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [60]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy [4])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [61]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [29]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [62]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [30]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [63]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_eq_raddr_cmp_eq0000 )
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [36]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [37]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [38]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [0])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [39]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [40]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [8]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [41]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [1])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [42]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [10]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [43]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [11]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [44]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [12]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [2])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [45]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [13]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [46]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [14]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [47]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [3])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [48]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [16]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [49]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [17]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [50]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [4])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [51]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [19]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [52]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [20]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [53]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [5])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [54]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [22]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [55]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [23]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [56]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [6])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [57]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [25]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [58]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [26]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [59]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut [7])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [6]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [7])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [60]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [28]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [61]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [29]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [62]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut [8])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [7]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [8])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<9>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [63]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut [9])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [8]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_eq_raddr_cmp_eq0000 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[11] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[12] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[13] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[14] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[15] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[16] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy [0])
  );
  LUT5 #(
    .INIT ( 32'h01000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[17] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[18] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[19] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [52]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[20] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy [1])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [53]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[21] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [54]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[22] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [55]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[23] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy [2])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [56]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[24] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [57]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[25] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [58]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[26] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy [3])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [59]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[27] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [60]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[28] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [61]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[29] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy [4])
  );
  LUT4 #(
    .INIT ( 16'h9009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [62]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[30] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [63]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[31] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_eq_raddr_cmp_eq0000 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [0])
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [8]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [9]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [10]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [1])
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [12]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [13]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [14]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [15]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [16]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [17]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [2])
  );
  LUT5 #(
    .INIT ( 32'h00000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [18]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [19]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [20]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [21]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [3])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [55]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [23]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [56]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [24]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [57]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [4])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [58]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [26]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [59]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [27]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [60]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [5])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [61]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [29]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [62]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [30]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [63]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low_cmp_eq0000 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[4] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[5] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[6] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[7] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[8] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[9] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [0])
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[10] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[11] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[12] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[13] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[14] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[15] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [1])
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[16] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[17] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[18] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[19] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[20] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[21] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [2])
  );
  LUT5 #(
    .INIT ( 32'h41000041 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[22] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [23]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[23] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [24]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[24] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [3])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [25]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[25] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [26]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[26] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [27]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[27] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [4])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [28]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[28] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [29]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[29] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [30]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[30] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [5])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [31]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[31] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high_cmp_eq0000 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000001001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [34]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [0])
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [8]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [9]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [1])
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [12]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [13]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [14]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [15]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [2])
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [17]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [18]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [19]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [20]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [21]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [3])
  );
  LUT6 #(
    .INIT ( 64'h1001000000001001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [23]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [24]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [57]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [25]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [58]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [4])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [59]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [27]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [60]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [28]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [61]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [5])
  );
  LUT4 #(
    .INIT ( 16'h9009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [62]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [30]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [63]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low_cmp_eq0000 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [8]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [0])
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [11]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [12]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [13]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [14]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [1])
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [16]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [17]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [18]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [19]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [20]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [2])
  );
  LUT5 #(
    .INIT ( 32'h41000041 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [22]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [23]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [23]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [24]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [3])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [25]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [25]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [26]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [26]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [27]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [4])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [28]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [28]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [29]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [29]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [30]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [5])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [31]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high_cmp_eq0000 )
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [32]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [33]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [34]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [0])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [35]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [36]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [37]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [1])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [38]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [39]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [40]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [2])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [41]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [9]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [42]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [10]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [43]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [3])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [44]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [12]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [45]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [13]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [46]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [14]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [4])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [47]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [15]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [48]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [16]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [49]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [17]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [5])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [50]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [18]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [51]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [19]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [52]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut [6])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [6])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [53]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [21]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [54]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [22]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [55]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut [7])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [6]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [7])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [56]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [24]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [57]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [25]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [58]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut [8])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [7]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [8])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<9>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [59]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [27]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [60]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [28]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [61]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut [9])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [8]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [9])
  );
  LUT4 #(
    .INIT ( 16'h9009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<10>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [62]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [30]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [63]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut [10])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [9]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low_cmp_eq0000 )
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [8]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy [0])
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [11]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [12]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [13]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [14]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy [1])
  );
  LUT6 #(
    .INIT ( 64'h0000000000000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [16]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [17]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [18]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [19]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [20]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy [2])
  );
  LUT5 #(
    .INIT ( 32'h01000001 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [22]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [23]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [24]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [25]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy [3])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [26]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [26]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [27]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [27]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [28]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy [4])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [29]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [29]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [30]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [30]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [31]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut [5])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high_cmp_eq0000 )
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut<0>  (
    .I0(NlwRenamedSig_OI_cfg_device_number[0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [51]),
    .I2(NlwRenamedSig_OI_cfg_device_number[1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [52]),
    .I4(NlwRenamedSig_OI_cfg_device_number[2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [53]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut [0])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy<0>  (
    .CI(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy [0])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut<1>  (
    .I0(NlwRenamedSig_OI_cfg_device_number[3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [54]),
    .I2(NlwRenamedSig_OI_cfg_device_number[4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [55]),
    .I4(NlwRenamedSig_OI_cfg_bus_number[0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [56]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut [1])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy [1])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut<2>  (
    .I0(NlwRenamedSig_OI_cfg_bus_number[1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [57]),
    .I2(NlwRenamedSig_OI_cfg_bus_number[2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [58]),
    .I4(NlwRenamedSig_OI_cfg_bus_number[3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [59]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut [2])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy [2])
  );
  LUT6 #(
    .INIT ( 64'h9009000000009009 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut<3>  (
    .I0(NlwRenamedSig_OI_cfg_bus_number[4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [60]),
    .I2(NlwRenamedSig_OI_cfg_bus_number[5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [61]),
    .I4(NlwRenamedSig_OI_cfg_bus_number[6]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [62]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut [3])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy [3])
  );
  LUT2 #(
    .INIT ( 4'h9 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut<4>  (
    .I0(NlwRenamedSig_OI_cfg_bus_number[7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [63]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut [4])
  );
  MUXCY   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_hit_cmp_eq0000 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o_2399 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_and0000_2410 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_2411 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_np_reg  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o_2399 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/np_o_2408 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_np_reg_2409 )
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o_2399 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc [3])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o_2399 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc [2])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o_2399 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc [1])
  );
  FDE   \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o_2399 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc [0])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_2398 )
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_63  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [63]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [63])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_62  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [62]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [62])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_61  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [61]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_60  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [60]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_59  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [59]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_58  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [58]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_57  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [57]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_56  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [56]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_55  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [55]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [55])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_54  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [54]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [54])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_53  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [53]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [53])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_52  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [52]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [52])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_51  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [51]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [51])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_50  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [50]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [50])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [49]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [49])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [48]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [48])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [47]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [47])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [46]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [46])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [45]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [45])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [44]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [44])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [43]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [43])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [42]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [42])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [41]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [41])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [40]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [40])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [39]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [39])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [38]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [38])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [37]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [37])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [36]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [36])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [35]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [35])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [34]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [34])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [33]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [33])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [32]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [32])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [31]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [31])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [30]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [30])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [29]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [29])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [28]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [28])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [27]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [27])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [26]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [26])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [25]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [25])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [24]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [24])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [23]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [23])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [22]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [22])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [21]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [21])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [20]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [20])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [19]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [19])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [18]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [18])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [17]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [17])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [16]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [16])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [15]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [15])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [14]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [14])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [13]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [13])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [12]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [12])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [11])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [10])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [9])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [8])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [7])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [5])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_data [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_valid_n_d_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_valid_n_d_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_valid_n_d [0])
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_eof_n_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_eof_n_d_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_eof_n_d_2330 )
  );
  FD #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_2328 )
  );
  FD   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/llk_tc_status_reg  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_tc_status [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/llk_tc_status_reg_2326 )
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [0]),
    .Q(NlwRenamedSig_OI_cfg_device_number[0])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [1]),
    .Q(NlwRenamedSig_OI_cfg_device_number[1])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [2]),
    .Q(NlwRenamedSig_OI_cfg_device_number[2])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [3]),
    .Q(NlwRenamedSig_OI_cfg_device_number[3])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [4]),
    .Q(NlwRenamedSig_OI_cfg_device_number[4])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [5]),
    .Q(NlwRenamedSig_OI_cfg_bus_number[0])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [6]),
    .Q(NlwRenamedSig_OI_cfg_bus_number[1])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [7]),
    .Q(NlwRenamedSig_OI_cfg_bus_number[2])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [8]),
    .Q(NlwRenamedSig_OI_cfg_bus_number[3])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [9]),
    .Q(NlwRenamedSig_OI_cfg_bus_number[4])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [10]),
    .Q(NlwRenamedSig_OI_cfg_bus_number[5])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [11]),
    .Q(NlwRenamedSig_OI_cfg_bus_number[6])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [12]),
    .Q(NlwRenamedSig_OI_cfg_bus_number[7])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd2_2324 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd1_2325 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd3_2308 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd2_2324 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 )
  );
  FDS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd14-In ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd14_2321 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd11-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd11_2292 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd10-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd10_2290 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd9-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd9_2284 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd6-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd6_2316 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd5_2314 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd7-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd7_2312 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd4_2310 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd3-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd3_2308 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2-In_2305 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd2_2306 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FSM_FFd1_2304 )
  );
  FDRSE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/Result [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_cst ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/Result [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/Mcount_wait_cntr_val ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [0])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/reg_req_pkt_tx  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/_mux0007 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/reg_req_pkt_tx_2295 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_ftl  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd11_2292 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_ftl_2293 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_nfl  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd10_2290 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_nfl_2291 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplt  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd12_2288 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplt_2289 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplu  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd13_2286 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplu_2287 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cor  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_FFd9_2284 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cor_2285 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_2283 )
  );
  FDS #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_trem_n_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_trem_n_mux0000 [7]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_trem_n [0])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_0_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [0])
  );
  FDS #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_mux0000 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_2277 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_2_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [2])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_3_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [3])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_1_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [1])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_5_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [5])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_6_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [6])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_4_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [4])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_8_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [8])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_9_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [9])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_7_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [7])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_11_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [11])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_12_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [12])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_10_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [10])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_14_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [14])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_15_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [15])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_13_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [13])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_17_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [17])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_18_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [18])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_16_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [16])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_20_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [20])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_21_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [21])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_19_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [19])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_23_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [23])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_24_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [24])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_22_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [22])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_26_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [26])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_27_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [27])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_25_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [25])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_29_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [29])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_30_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [30])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_28_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [28])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_32_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [32])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_33_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [33])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_31_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [31])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_35_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [35])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_36_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [36])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_34_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [34])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_38_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [38])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_39_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [39])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_37_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [37])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_41_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [41])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_42_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [42])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_40_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [40])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_43_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [43])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_44_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [44])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_46_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [46])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_47_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [47])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_45_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [45])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_49_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [49])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_50  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_50_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [50])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_48_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [48])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_52  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_52_mux0000_2174 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [52])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_53  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_53_mux0000_2172 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [53])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_51  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_51_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [51])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_55  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_55_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [55])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_56  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_56_mux0000_2166 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [56])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_54  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_54_mux0000_2164 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [54])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_58  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_58_mux0000_2162 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [58])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_59  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_59_mux0000_2160 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [59])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_57  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_57_mux0000_2158 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [57])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_61  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_61_mux0000_2156 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [61])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_62  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_62_mux0000_2154 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [62])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_60  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_60_mux0000_2152 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [60])
  );
  FDS #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_teof_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_teof_n_mux0000 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_teof_n_2151 )
  );
  FDS #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsof_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsof_n_mux0000 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsof_n_2149 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_63  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_63_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [63])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [31])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [30])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [29])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [28])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [27])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [26])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [25])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [24])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [23])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [22])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [21])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [20])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [19])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [18])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [17])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [16])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [15])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [14])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [13])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [12])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [11])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [10])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [9])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [8])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [7])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [6])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [5])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [4])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [3])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [2])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [7])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[7] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[7] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[5] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[5] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[3] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[3] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[2] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[2] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[1] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[1] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[0] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[0] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000 [36]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [7])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000 [35]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [6])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02_mux0000 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02 [5])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02_mux0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02 [4])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00 [0])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 [6])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 [5])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 [4])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data_mux0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data [48])
  );
  FDSE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/pwr_interface/cfg_to_turnoff_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/fe_l0_pwr_turn_off_req ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_to_turnoff_n)
  );
  FDRSE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/pwr_interface/l0_pme_req_in  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/fe_l0_pme_ack ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/pwr_interface/cfg_pm_wake_n_inv ),
    .Q(\BU2/U0/pcie_ep0/fe_l0_pme_req_in )
  );
  LUT5 #(
    .INIT ( 32'h4AA9EAAA ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_cfgdw_rom0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [0])
  );
  LUT5 #(
    .INIT ( 32'hCCCE0CCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_cfgdw_rom1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [1])
  );
  LUT5 #(
    .INIT ( 32'hD0F3F0F0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_cfgdw_rom2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [2])
  );
  LUT5 #(
    .INIT ( 32'h3F03FF00 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_cfgdw_rom3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [3])
  );
  LUT5 #(
    .INIT ( 32'h00030000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_cfgdw_rom4  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [4])
  );
  LUT5 #(
    .INIT ( 32'h1FFC0000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_cfgdw_rom5  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [5])
  );
  LUT5 #(
    .INIT ( 32'hE0000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_cfgdw_rom6  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [6])
  );
  LUT5 #(
    .INIT ( 32'h0000C000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_dwrw_rom  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwrw )
  );
  LUT5 #(
    .INIT ( 32'h000A6155 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_dwaddr_rom0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [0])
  );
  LUT5 #(
    .INIT ( 32'h00035461 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_dwaddr_rom1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [1])
  );
  LUT5 #(
    .INIT ( 32'h000C5A79 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_dwaddr_rom2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [2])
  );
  LUT5 #(
    .INIT ( 32'h0000BF82 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_dwaddr_rom3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [3])
  );
  LUT5 #(
    .INIT ( 32'h00001000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_dwaddr_rom4  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [4])
  );
  LUT5 #(
    .INIT ( 32'h000F2C00 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_dwaddr_rom5  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [5])
  );
  LUT5 #(
    .INIT ( 32'h0000C003 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_dwaddr_rom6  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Result [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Result [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Result [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Result [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Result [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg1_1780 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [6])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [5])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [4])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [3])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [2])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [1])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [0])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_h48read_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_h48read_1762 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_h48read_d_2015 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_h68read_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_h68read_1755 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_h68read_d_2014 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[31] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[30] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[29] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[28] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[27] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[26] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[25] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[24] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[23] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[22] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[21] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[20] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[19] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[18] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[17] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[16] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[15] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[14] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[13] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[12] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[11] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[0] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [31])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [30])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [29])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [28])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [27])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [26])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [25])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [24])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [23])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [22])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [21])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [20])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [19])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [18])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [17])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [16])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [15])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [14])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [13])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [12])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [31])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [30])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [29])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [28])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [27])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [26])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [25])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [24])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [23])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [22])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [21])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [20])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [19])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [18])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [17])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [16])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [15])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [14])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [13])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [12])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [31])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [30])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [29])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [28])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [27])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [26])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [25])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [24])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [23])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [22])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [21])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [20])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [19])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [18])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [17])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [16])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [15])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [14])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [13])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [12])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [31])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [30])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [29])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [28])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [27])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [26])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [25])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [24])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [23])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [22])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [21])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [20])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [19])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [18])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [17])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [16])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [15])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [14])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [13])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [12])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[31] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[30] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[29] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[28] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[27] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[26] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[25] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[24] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[23] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[22] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[21] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[20] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[19] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[18] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[17] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[16] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[15] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[14] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[13] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[12] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[11] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[10] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[9] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[8] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[7] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[6] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[5] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[4] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[2] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[1] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[0] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [15])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [14])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [13])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [12])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(NlwRenamedSig_OI_cfg_interrupt_do[7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(NlwRenamedSig_OI_cfg_interrupt_do[6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(NlwRenamedSig_OI_cfg_interrupt_do[5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(NlwRenamedSig_OI_cfg_interrupt_do[4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(NlwRenamedSig_OI_cfg_interrupt_do[3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(NlwRenamedSig_OI_cfg_interrupt_do[2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(NlwRenamedSig_OI_cfg_interrupt_do[1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(NlwRenamedSig_OI_cfg_interrupt_do[0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [31])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [30])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [29])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [28])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [27])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [26])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [25])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [24])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [23])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [22])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [21])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [20])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [19])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [18])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [17])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [16])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [15])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [14])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [13])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [12])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgctrl_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgctrl_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgctrl [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgctrl_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgctrl_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(NlwRenamedSig_OI_cfg_interrupt_mmenable[2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgctrl_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgctrl_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(NlwRenamedSig_OI_cfg_interrupt_mmenable[1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgctrl_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgctrl_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(NlwRenamedSig_OI_cfg_interrupt_mmenable[0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgctrl_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgctrl_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(NlwRenamedSig_OI_cfg_interrupt_msienable)
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [31])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [30])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [29])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [28])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [27])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [26])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [25])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [24])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [23])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [22])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [21])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [20])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [19])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [18])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [17])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [16])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [15])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [14])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [13])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [12])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lcommand_24[15])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lcommand_24[14])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lcommand_24[13])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lcommand_24[12])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lcommand_24[11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lcommand_24[10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lcommand_24[9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lcommand_24[8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lcommand_24[7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lcommand_24[6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lcommand_24[5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lcommand_24[4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lcommand_24[3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lcommand_24[2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lcommand_24[1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lcommand_24[0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dcommand[15])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dcommand[14])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dcommand[13])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dcommand[12])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dcommand[11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dcommand[10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\NlwRenamedSig_OI_cfg_dcommand[9] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dcommand[8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dcommand[7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dcommand[6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dcommand[5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dcommand[4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\NlwRenamedSig_OI_cfg_dcommand[3] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\NlwRenamedSig_OI_cfg_dcommand[2] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dcommand[1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\NlwRenamedSig_OI_cfg_dcommand[0] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dstatus_22[15])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dstatus_22[14])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dstatus_22[13])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dstatus_22[12])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dstatus_22[11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dstatus_22[10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dstatus_22[9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dstatus_22[8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dstatus_22[7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dstatus_22[6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dstatus_22[5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dstatus_22[4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dstatus_22[3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dstatus_22[2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dstatus_22[1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_dstatus_22[0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lstatus_23[15])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lstatus_23[14])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lstatus_23[13])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lstatus_23[12])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lstatus_23[11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lstatus_23[10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lstatus_23[9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lstatus_23[8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lstatus_23[7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lstatus_23[6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lstatus_23[5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lstatus_23[4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lstatus_23[3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lstatus_23[2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lstatus_23[1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_lstatus_23[0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_command[15])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_command[14])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_command[13])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_command[12])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_command[11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\NlwRenamedSig_OI_cfg_command[10] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_command[9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\NlwRenamedSig_OI_cfg_command[8] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_command[7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\NlwRenamedSig_OI_cfg_command[6] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_command[5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_command[4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_command[3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\NlwRenamedSig_OI_cfg_command[2] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\NlwRenamedSig_OI_cfg_command[1] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\NlwRenamedSig_OI_cfg_command[0] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_status_21[15])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_status_21[14])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_status_21[13])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_status_21[12])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_status_21[11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_status_21[10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_status_21[9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_status_21[8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_status_21[7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_status_21[6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_status_21[5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_status_21[4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_status_21[3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_status_21[2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_status_21[1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_status_21[0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_0_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_2_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_3_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_1_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_5_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_6_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_4_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_8_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_9_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_7_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_10_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_11_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_12_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[12])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_13_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[13])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_15_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[15])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_16_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[16])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_14_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[14])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_18_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[18])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_19_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[19])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_17_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[17])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_21_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[21])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_22_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[22])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_20_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[20])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_23_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[23])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_24_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[24])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_25_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[25])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_26_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[26])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_28_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[28])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_29_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[29])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_27_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[27])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_31_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[31])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_30_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(cfg_do_13[30])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_rden ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg1_1780 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1 [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1 [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1 [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1 [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1 [0])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/msi_ctrl_cfg_access_wr_reg_1768 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_1765 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_h48read  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_h48read_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_h48read_1762 )
  );
  FDRSE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_or0000_inv ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_cmp_eq0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_cfg_read1cycle_1760 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/fabric_ur_error_detected  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/fe_l0_set_unsupported_request_other_error ),
    .D(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/fabric_ur_error_detected_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/fabric_ur_error_detected_1757 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_h68read  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_h68read_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/detected_h68read_1755 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/l0_set_detected_corr_error_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_set_detected_corr_error ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/l0_set_detected_corr_error_d_1753 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/l0_rx_mac_link_error_d_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_rx_mac_link_error_ext [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/l0_rx_mac_link_error_d [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/fabric_co_error_detected  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/fabric_co_error_detect ),
    .D(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/fabric_co_error_detected_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/fabric_co_error_detected_1751 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_ur_fell_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_ur_fell_d_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_ur_fell_d_1748 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_co_fell_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_co_fell_d_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_co_fell_d_1746 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/l0_dll_error_vector_d_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_dll_error_vector_ext [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/l0_dll_error_vector_d [3])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/l0_dll_error_vector_d_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_dll_error_vector_ext [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/l0_dll_error_vector_d [2])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/l0_dll_error_vector_d_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_dll_error_vector_ext [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/l0_dll_error_vector_d [1])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/l0_dll_error_vector_d_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_dll_error_vector_ext [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/l0_dll_error_vector_d [0])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_co_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_pso [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_co_d_1740 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_ur_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_pso [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_pso_ur_d_1739 )
  );
  FDS #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_wr_done_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_wr_done_n_not0001 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(NlwRenamedSig_OI_cfg_rd_wr_done_n)
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_1705 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0])
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_1704 )
  );
  FDR #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_1702 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_not0003_inv ),
    .D(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_1700 )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_bwren_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/falseur_cfg_access_wr_reg_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_bwren[3] )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_bwren_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_bwren_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/mgmt_bwren[2] )
  );
  FDE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_bwren_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_7313 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_bwren_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/mgmt_bwren[0] )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte_mux0000[0] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte_mux0000[2] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_1690 )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_en  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_en_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_en_1688 )
  );
  FDRS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wren  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wren_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wren_not0001_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wren_or0000 ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wren )
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [31])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [30])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [29])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [28])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [27])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [26])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [25])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [24])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [23])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [22])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [21])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [20])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [19])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [18])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [17])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [16])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [15])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [14])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [13])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [12])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [11])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [10])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [9])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [8])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [7])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [3])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [2])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [1])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [0])
  );
  FDSE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_addr [6])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_addr [5])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_addr [4])
  );
  FDRE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_addr [3])
  );
  FDSE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [8]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_addr [2])
  );
  FDSE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [9]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_addr [1])
  );
  FDSE #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [10]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_addr [0])
  );
  FDRS #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rden  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rden_or0000 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rden_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_rden )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [0])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [1])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [2])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [3])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [4])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [5])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [6])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [7])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [8])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [9])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [10])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [11])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [12]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [12])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [13]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [13])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [14]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [14])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [15]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [15])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [16]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [16])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [17]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [17])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [18]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [18])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [19]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [19])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [20]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [20])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [21]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [21])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [22]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [22])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [23]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [23])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [24]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [24])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [25]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [25])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [26]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [26])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [27]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [27])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [28]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [28])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [29]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [29])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [30]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [30])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [31]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [31])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [32]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [32])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [33]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [33])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [34]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [34])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [35]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [35])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [36]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [36])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [37]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [37])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [38]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [38])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [39]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [39])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [40]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [40])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [41]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [41])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [42]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [42])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [43]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [43])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [44]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [44])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [45]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [45])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [46]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [46])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [47]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [47])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [48]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [48])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [49]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [49])
  );
  RAM32M #(
    .INIT_C ( 64'h0000000000000000 ),
    .INIT_B ( 64'h0000000000000000 ),
    .INIT_D ( 64'h0000000000000000 ),
    .INIT_A ( 64'h0000000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data3  (
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_1294 ),
    .DIA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [13], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [12]}),
    .DIB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [15], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [14]}),
    .DIC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [17], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [16]}),
    .DID({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 }),
    .ADDRA({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]}),
    .ADDRB({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]}),
    .ADDRC({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]}),
    .ADDRD({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]}),
    .DOA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [13], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [12]}),
    .DOB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [15], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [14]}),
    .DOC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [17], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [16]}),
    .DOD({\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data3_DOD<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data3_DOD<0>_UNCONNECTED })
  );
  RAM32M #(
    .INIT_C ( 64'h0000000000000000 ),
    .INIT_B ( 64'h0000000000000000 ),
    .INIT_D ( 64'h0000000000000000 ),
    .INIT_A ( 64'h0000000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data1  (
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_1294 ),
    .DIA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [0]}),
    .DIB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [3], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [2]}),
    .DIC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [5], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [4]}),
    .DID({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 }),
    .ADDRA({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]}),
    .ADDRB({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]}),
    .ADDRC({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]}),
    .ADDRD({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]}),
    .DOA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [0]}),
    .DOB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [3], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [2]}),
    .DOC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [5], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [4]}),
    .DOD({\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data1_DOD<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data1_DOD<0>_UNCONNECTED })
  );
  RAM32M #(
    .INIT_C ( 64'h0000000000000000 ),
    .INIT_B ( 64'h0000000000000000 ),
    .INIT_D ( 64'h0000000000000000 ),
    .INIT_A ( 64'h0000000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data2  (
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_1294 ),
    .DIA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [7], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [6]}),
    .DIB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [9], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [8]}),
    .DIC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [11], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [10]}),
    .DID({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 }),
    .ADDRA({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]}),
    .ADDRB({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]}),
    .ADDRC({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]}),
    .ADDRD({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]}),
    .DOA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [7], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [6]}),
    .DOB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [9], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [8]}),
    .DOC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [11], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [10]}),
    .DOD({\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data2_DOD<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data2_DOD<0>_UNCONNECTED })
  );
  RAM32M #(
    .INIT_C ( 64'h0000000000000000 ),
    .INIT_B ( 64'h0000000000000000 ),
    .INIT_D ( 64'h0000000000000000 ),
    .INIT_A ( 64'h0000000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data4  (
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_1294 ),
    .DIA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [19], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [18]}),
    .DIB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [21], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [20]}),
    .DIC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [23], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [22]}),
    .DID({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 }),
    .ADDRA({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]}),
    .ADDRB({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]}),
    .ADDRC({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]}),
    .ADDRD({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]}),
    .DOA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [19], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [18]}),
    .DOB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [21], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [20]}),
    .DOC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [23], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [22]}),
    .DOD({\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data4_DOD<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data4_DOD<0>_UNCONNECTED })
  );
  RAM32M #(
    .INIT_C ( 64'h0000000000000000 ),
    .INIT_B ( 64'h0000000000000000 ),
    .INIT_D ( 64'h0000000000000000 ),
    .INIT_A ( 64'h0000000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data5  (
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_1294 ),
    .DIA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [25], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [24]}),
    .DIB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [27], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [26]}),
    .DIC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [29], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [28]}),
    .DID({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 }),
    .ADDRA({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]}),
    .ADDRB({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]}),
    .ADDRC({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]}),
    .ADDRD({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]}),
    .DOA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [25], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [24]}),
    .DOB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [27], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [26]}),
    .DOC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [29], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [28]}),
    .DOD({\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data5_DOD<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data5_DOD<0>_UNCONNECTED })
  );
  RAM32M #(
    .INIT_C ( 64'h0000000000000000 ),
    .INIT_B ( 64'h0000000000000000 ),
    .INIT_D ( 64'h0000000000000000 ),
    .INIT_A ( 64'h0000000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data6  (
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_1294 ),
    .DIA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [31], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [30]}),
    .DIB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [33], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [32]}),
    .DIC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [35], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [34]}),
    .DID({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 }),
    .ADDRA({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]}),
    .ADDRB({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]}),
    .ADDRC({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]}),
    .ADDRD({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]}),
    .DOA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [31], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [30]}),
    .DOB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [33], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [32]}),
    .DOC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [35], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [34]}),
    .DOD({\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data6_DOD<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data6_DOD<0>_UNCONNECTED })
  );
  RAM32M #(
    .INIT_C ( 64'h0000000000000000 ),
    .INIT_B ( 64'h0000000000000000 ),
    .INIT_D ( 64'h0000000000000000 ),
    .INIT_A ( 64'h0000000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data7  (
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_1294 ),
    .DIA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [37], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [36]}),
    .DIB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [39], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [38]}),
    .DIC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [41], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [40]}),
    .DID({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 }),
    .ADDRA({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]}),
    .ADDRB({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]}),
    .ADDRC({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]}),
    .ADDRD({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]}),
    .DOA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [37], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [36]}),
    .DOB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [39], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [38]}),
    .DOC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [41], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [40]}),
    .DOD({\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data7_DOD<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data7_DOD<0>_UNCONNECTED })
  );
  RAM32M #(
    .INIT_C ( 64'h0000000000000000 ),
    .INIT_B ( 64'h0000000000000000 ),
    .INIT_D ( 64'h0000000000000000 ),
    .INIT_A ( 64'h0000000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data8  (
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_1294 ),
    .DIA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [43], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [42]}),
    .DIB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [45], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [44]}),
    .DIC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [47], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [46]}),
    .DID({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 }),
    .ADDRA({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]}),
    .ADDRB({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]}),
    .ADDRC({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]}),
    .ADDRD({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [2], \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]}),
    .DOA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [43], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [42]}),
    .DOB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [45], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [44]}),
    .DOC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [47], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [46]}),
    .DOD({\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data8_DOD<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data8_DOD<0>_UNCONNECTED })
  );
  RAM32X1D   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data91  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [2]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [48]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_1294 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data91_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [48])
  );
  RAM32X1D   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data92  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [2]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [49]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_1294 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/Mram_lutram_data92_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [49])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [0])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [1])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [2])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [3])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [4])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [5])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [6])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [7])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [8])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [9])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [10])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [11])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [12]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [12])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [13]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [13])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [14]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [14])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [15]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [15])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [16]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [16])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [17]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [17])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [18]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [18])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [19]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [19])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [20]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [20])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [21]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [21])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [22]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [22])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [23]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [23])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [24]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [24])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [25]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [25])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [26]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [26])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [27]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [27])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [28]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [28])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [29]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [29])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [30]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [30])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [31]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [31])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [32]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [32])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [33]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [33])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [34]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [34])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [35]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [35])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [36]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [36])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [37]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [37])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [38]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [38])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [39]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [39])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [40]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [40])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [41]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [41])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [42]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [42])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [43]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [43])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [44]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [44])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [45]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [45])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [46]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [46])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [47]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [47])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [48]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [48])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [49]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [49])
  );
  RAM32M #(
    .INIT_C ( 64'h0000000000000000 ),
    .INIT_B ( 64'h0000000000000000 ),
    .INIT_D ( 64'h0000000000000000 ),
    .INIT_A ( 64'h0000000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data3  (
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_1296 ),
    .DIA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[13] , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[12] }),
    .DIB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[15] , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[14] }),
    .DIC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[17] , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[16] }),
    .DID({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 }),
    .ADDRA({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]}),
    .ADDRB({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]}),
    .ADDRC({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]}),
    .ADDRD({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]}),
    .DOA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [13], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [12]}),
    .DOB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [15], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [14]}),
    .DOC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [17], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [16]}),
    .DOD({\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data3_DOD<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data3_DOD<0>_UNCONNECTED })
  );
  RAM32M #(
    .INIT_C ( 64'h0000000000000000 ),
    .INIT_B ( 64'h0000000000000000 ),
    .INIT_D ( 64'h0000000000000000 ),
    .INIT_A ( 64'h0000000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data1  (
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_1296 ),
    .DIA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[1] , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[0] }),
    .DIB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[3] , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[2] }),
    .DIC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[5] , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[4] }),
    .DID({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 }),
    .ADDRA({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]}),
    .ADDRB({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]}),
    .ADDRC({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]}),
    .ADDRD({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]}),
    .DOA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [0]}),
    .DOB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [3], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [2]}),
    .DOC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [5], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [4]}),
    .DOD({\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data1_DOD<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data1_DOD<0>_UNCONNECTED })
  );
  RAM32M #(
    .INIT_C ( 64'h0000000000000000 ),
    .INIT_B ( 64'h0000000000000000 ),
    .INIT_D ( 64'h0000000000000000 ),
    .INIT_A ( 64'h0000000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data2  (
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_1296 ),
    .DIA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[7] , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[6] }),
    .DIB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[9] , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[8] }),
    .DIC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[11] , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[10] }),
    .DID({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 }),
    .ADDRA({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]}),
    .ADDRB({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]}),
    .ADDRC({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]}),
    .ADDRD({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]}),
    .DOA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [7], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [6]}),
    .DOB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [9], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [8]}),
    .DOC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [11], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [10]}),
    .DOD({\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data2_DOD<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data2_DOD<0>_UNCONNECTED })
  );
  RAM32M #(
    .INIT_C ( 64'h0000000000000000 ),
    .INIT_B ( 64'h0000000000000000 ),
    .INIT_D ( 64'h0000000000000000 ),
    .INIT_A ( 64'h0000000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data4  (
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_1296 ),
    .DIA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[19] , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[18] }),
    .DIB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[21] , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[20] }),
    .DIC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[23] , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[22] }),
    .DID({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 }),
    .ADDRA({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]}),
    .ADDRB({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]}),
    .ADDRC({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]}),
    .ADDRD({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]}),
    .DOA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [19], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [18]}),
    .DOB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [21], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [20]}),
    .DOC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [23], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [22]}),
    .DOD({\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data4_DOD<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data4_DOD<0>_UNCONNECTED })
  );
  RAM32M #(
    .INIT_C ( 64'h0000000000000000 ),
    .INIT_B ( 64'h0000000000000000 ),
    .INIT_D ( 64'h0000000000000000 ),
    .INIT_A ( 64'h0000000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data5  (
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_1296 ),
    .DIA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[25] , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[24] }),
    .DIB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[27] , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[26] }),
    .DIC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[29] , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[28] }),
    .DID({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 }),
    .ADDRA({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]}),
    .ADDRB({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]}),
    .ADDRC({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]}),
    .ADDRD({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]}),
    .DOA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [25], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [24]}),
    .DOB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [27], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [26]}),
    .DOC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [29], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [28]}),
    .DOD({\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data5_DOD<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data5_DOD<0>_UNCONNECTED })
  );
  RAM32M #(
    .INIT_C ( 64'h0000000000000000 ),
    .INIT_B ( 64'h0000000000000000 ),
    .INIT_D ( 64'h0000000000000000 ),
    .INIT_A ( 64'h0000000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data6  (
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_1296 ),
    .DIA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[31] , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[30] }),
    .DIB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[33] , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[32] }),
    .DIC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[35] , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[34] }),
    .DID({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 }),
    .ADDRA({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]}),
    .ADDRB({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]}),
    .ADDRC({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]}),
    .ADDRD({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]}),
    .DOA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [31], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [30]}),
    .DOB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [33], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [32]}),
    .DOC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [35], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [34]}),
    .DOD({\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data6_DOD<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data6_DOD<0>_UNCONNECTED })
  );
  RAM32M #(
    .INIT_C ( 64'h0000000000000000 ),
    .INIT_B ( 64'h0000000000000000 ),
    .INIT_D ( 64'h0000000000000000 ),
    .INIT_A ( 64'h0000000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data7  (
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_1296 ),
    .DIA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[37] , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[36] }),
    .DIB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[39] , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[38] }),
    .DIC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[41] , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[40] }),
    .DID({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 }),
    .ADDRA({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]}),
    .ADDRB({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]}),
    .ADDRC({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]}),
    .ADDRD({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]}),
    .DOA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [37], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [36]}),
    .DOB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [39], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [38]}),
    .DOC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [41], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [40]}),
    .DOD({\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data7_DOD<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data7_DOD<0>_UNCONNECTED })
  );
  RAM32M #(
    .INIT_C ( 64'h0000000000000000 ),
    .INIT_B ( 64'h0000000000000000 ),
    .INIT_D ( 64'h0000000000000000 ),
    .INIT_A ( 64'h0000000000000000 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data8  (
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_1296 ),
    .DIA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[43] , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[42] }),
    .DIB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[45] , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[44] }),
    .DIC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[47] , 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[46] }),
    .DID({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 }),
    .ADDRA({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]}),
    .ADDRB({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]}),
    .ADDRC({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]}),
    .ADDRD({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 , \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]}),
    .DOA({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [43], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [42]}),
    .DOB({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [45], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [44]}),
    .DOC({\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [47], 
\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [46]}),
    .DOD({\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data8_DOD<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data8_DOD<0>_UNCONNECTED })
  );
  RAM32X1D   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data91  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_1296 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data91_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [48])
  );
  RAM32X1D   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data92  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[49] ),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_1296 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/Mram_lutram_data92_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [49])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_cpl_num_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/Mrom_COND_103_rom00001 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_cpl_num [0])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_inc_dec_b  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/Mrom_COND_103_rom0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_inc_dec_b_1356 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_cpl_num_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/Mrom_COND_103_rom00001 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_cpl_num [0])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_inc_dec_b  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/Mrom_COND_103_rom0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_inc_dec_b_1334 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_ftl_num_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_ftl ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_ftl_num [0])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_inc_dec_b  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/add_sub_b ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_inc_dec_b_1378 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [0])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [1])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [2])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [3])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_1423 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_1323 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_1421 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_1420 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count [0])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count [1])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count [2])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count [3])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt [0])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt [1])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt [2])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt [3])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_1402 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_inc_dec_b  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_1320 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_inc_dec_b_1400 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_1399 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count [0])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count [1])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count [2])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Madd_AUX_99_addsub0000_lut [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count [3])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [0])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [1])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [2])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [3])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_1381 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_inc_dec_b_1378 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b_1379 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_1377 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count [0])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count [1])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count [2])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count [3])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt [0])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt [1])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt [2])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt [3])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_1359 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_inc_dec_b  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_inc_dec_b_1356 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_inc_dec_b_1357 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_1355 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count [0])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_lut [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count [1])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_lut [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count [2])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_99_addsub0000_lut [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count [3])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt [0])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt [1])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt [2])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt [3])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_1337 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_inc_dec_b  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_inc_dec_b_1334 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_inc_dec_b_1335 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_1333 )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [0])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_lut [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [1])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_lut [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [2])
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_99_addsub0000_lut [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [3])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_1323 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(NlwRenamedSig_OI_trn_rsrc_dsc_n),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_1320 )
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_cplu ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp_add0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [2])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_cplu ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp_add0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_cplu ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp_add0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_1294 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp_add0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [2])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_1294 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp_add0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_1294 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp_add0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_1296 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp_add0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_1296 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp_add0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_cplt ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp_add0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1])
  );
  FDRE   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_cplt ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp_add0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/tlp_is_np_and_ur ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_1296 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_posted ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_1294 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/rx_err_tlp_ur_lock_n ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[49] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [47]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[47] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [46]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[46] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [45]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[45] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [44]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[44] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [43]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[43] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [42]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[42] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [41]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[41] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [40]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[40] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [39]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[39] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [38]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[38] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [37]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[37] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [36]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[36] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [35]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[35] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [34]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[34] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [33]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[33] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [32]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[32] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[31] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[30] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[29] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[28] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[27] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[26] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[25] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[24] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[23] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[22] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[21] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[20] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[19] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[18] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[17] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[16] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[15] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[14] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[13] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[12] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[11] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[10] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[9] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[8] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[7] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[6] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[5] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[4] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[3] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[2] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[1] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr[0] )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[49] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [49])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_cmp_eq0002 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [48])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[47] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [47])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[46] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [46])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[45] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [45])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[44] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [44])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[43] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [43])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[42] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [42])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[41] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [41])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[40] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [40])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[39] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [39])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[38] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [38])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[37] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [37])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[36] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [36])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[35] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [35])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[34] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [34])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[33] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [33])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[32] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [32])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[31] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [31])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[30] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [30])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[29] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [29])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[28] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [28])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[27] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [27])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[26] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [26])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[25] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [25])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[24] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [24])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[23] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [23])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[22] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [22])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[21] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [21])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[20] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [20])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[19] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [19])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[18] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [18])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[17] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [17])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[16] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [16])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[15] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [15])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[14] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [14])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[13] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [13])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[12] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [12])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[11] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [11])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[10] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [10])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[9] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [9])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[8] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [8])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[7] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [7])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[6] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [6])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[5] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [5])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[4] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [4])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[3] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [3])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[2] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [2])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[1] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [1])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[0] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [0])
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_unsupportedreq  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_unsupportedreq_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/fe_l0_set_unsupported_request_other_error )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectednonfatal  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectednonfatal_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/fe_l0_set_detected_nonfatal_error )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectedfatal  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_malformed_o_1091 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/fe_l0_set_detected_fatal_error )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectedparityerror  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_ep_o_1090 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/fe_l0_set_user_detected_parity_error )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_receivedmasterabort  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_cpl_ur_o_1089 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/fe_l0_set_user_received_master_abort )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectedcorrectable  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectedcorrectable_not0001 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/fe_l0_set_detected_corr_error )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_receivedtargetabort  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_cpl_abort_o_1087 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/fe_l0_set_user_received_target_abort )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_signaledtargetabort  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_is_np_and_cpl_abort ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/fe_l0_set_user_signalled_target_abort )
  );
  FDRS   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_signaledsystemerror  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_signaledsystemerror_not0001_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_signaledsystemerror_or0000 ),
    .Q(\BU2/U0/pcie_ep0/fe_l0_set_user_system_error )
  );
  VCC   \BU2/U0/pcie_ep0/pcie_blk_if/XST_VCC  (
    .P(NlwRenamedSig_OI_trn_rsrc_dsc_n)
  );
  GND   \BU2/U0/pcie_ep0/pcie_blk_if/XST_GND  (
    .G(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFFFFFFFFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_type<0>125_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [19]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [18]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [17]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [16]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/N6 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/N4 )
  );
  LUT3 #(
    .INIT ( 8'hFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_type<0>125_SW0_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [15]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [10]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/N6 )
  );
  LUT6 #(
    .INIT ( 64'hECECECECECECECCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_type<0>125  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgctrl [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_type<0>2_100 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_req_type [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/N4 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_type<0>48_104 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_type<0>81_106 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_req_type [0])
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFFFFFFFFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_type<0>81  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [8]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [9]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/N2 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_type<0>71_102 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_type<0>81_106 )
  );
  LUT4 #(
    .INIT ( 16'hFFFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_type<0>81_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [23]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/N2 )
  );
  LUT6 #(
    .INIT ( 64'hFFFFFFFFFFFFFFFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_type<0>48  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [28]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [29]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [30]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/N01 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_type<0>38_101 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_type<0>48_104 )
  );
  LUT4 #(
    .INIT ( 16'hFFFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_type<0>48_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [21]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [20]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [12]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/N01 )
  );
  LUT4 #(
    .INIT ( 16'hFFFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_type<0>71  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [24]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [25]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [31]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_type<0>71_102 )
  );
  LUT4 #(
    .INIT ( 16'hFFFE ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_type<0>38  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [13]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [14]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [26]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_type<0>38_101 )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_type<0>2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd2_98 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd1_96 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_type<0>2_100 )
  );
  LUT3 #(
    .INIT ( 8'h32 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/q_intr_req_valid1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd1_96 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/_and0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd2_98 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_req_valid )
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_Out01  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd1_96 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd2_98 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_req_type [1])
  );
  LUT5 #(
    .INIT ( 32'h00000002 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd1-In11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_req_q_73 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd1_96 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd2_98 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/intr_rdy ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_rdy_q_94 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/N12 )
  );
  LUT5 #(
    .INIT ( 32'h8CFF8C8C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd2-In1  (
    .I0(NlwRenamedSig_OI_cfg_interrupt_msienable),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/N12 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_assert_n_q_77 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/_and0000 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd2_98 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd2-In )
  );
  LUT4 #(
    .INIT ( 16'h4F44 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd1-In2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/_and0000 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd1_96 ),
    .I2(NlwRenamedSig_OI_cfg_interrupt_msienable),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/N12 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd1-In )
  );
  LUT3 #(
    .INIT ( 8'hA8 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_rdyx_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/_and0000 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd1_96 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd2_98 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_rdyx_and0000 )
  );
  LUT6 #(
    .INIT ( 64'hCCCDCCCCCCC8CCCC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_mux0000<0>1  (
    .I0(NlwRenamedSig_OI_cfg_interrupt_mmenable[0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q [0]),
    .I2(NlwRenamedSig_OI_cfg_interrupt_mmenable[1]),
    .I3(NlwRenamedSig_OI_cfg_interrupt_mmenable[2]),
    .I4(NlwRenamedSig_OI_cfg_interrupt_msienable),
    .I5(NlwRenamedSig_OI_cfg_interrupt_do[0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_mux0000 [0])
  );
  LUT6 #(
    .INIT ( 64'hFFEF0040EFEF4040 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_mux0000<2>1  (
    .I0(NlwRenamedSig_OI_cfg_interrupt_mmenable[2]),
    .I1(NlwRenamedSig_OI_cfg_interrupt_do[2]),
    .I2(NlwRenamedSig_OI_cfg_interrupt_msienable),
    .I3(NlwRenamedSig_OI_cfg_interrupt_mmenable[0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q [2]),
    .I5(NlwRenamedSig_OI_cfg_interrupt_mmenable[1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_mux0000 [2])
  );
  LUT6 #(
    .INIT ( 64'hFFFB0008BBBB8888 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_mux0000<4>1  (
    .I0(NlwRenamedSig_OI_cfg_interrupt_do[4]),
    .I1(NlwRenamedSig_OI_cfg_interrupt_msienable),
    .I2(NlwRenamedSig_OI_cfg_interrupt_mmenable[0]),
    .I3(NlwRenamedSig_OI_cfg_interrupt_mmenable[1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q [4]),
    .I5(NlwRenamedSig_OI_cfg_interrupt_mmenable[2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_mux0000 [4])
  );
  LUT5 #(
    .INIT ( 32'hCDCCC8CC ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_mux0000<1>1  (
    .I0(NlwRenamedSig_OI_cfg_interrupt_mmenable[1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q [1]),
    .I2(NlwRenamedSig_OI_cfg_interrupt_mmenable[2]),
    .I3(NlwRenamedSig_OI_cfg_interrupt_msienable),
    .I4(NlwRenamedSig_OI_cfg_interrupt_do[1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_mux0000 [1])
  );
  LUT4 #(
    .INIT ( 16'hDC8C ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_mux0000<3>1  (
    .I0(NlwRenamedSig_OI_cfg_interrupt_mmenable[2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q [3]),
    .I2(NlwRenamedSig_OI_cfg_interrupt_msienable),
    .I3(NlwRenamedSig_OI_cfg_interrupt_do[3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_mux0000 [3])
  );
  LUT3 #(
    .INIT ( 8'hB1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/allow_int_or00001  (
    .I0(NlwRenamedSig_OI_cfg_interrupt_msienable),
    .I1(\NlwRenamedSig_OI_cfg_command[10] ),
    .I2(\NlwRenamedSig_OI_cfg_command[2] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/allow_int_or0000 )
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_mux0000<5>1  (
    .I0(NlwRenamedSig_OI_cfg_interrupt_msienable),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q [5]),
    .I2(NlwRenamedSig_OI_cfg_interrupt_do[5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_mux0000 [5])
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_mux0000<6>1  (
    .I0(NlwRenamedSig_OI_cfg_interrupt_msienable),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q [6]),
    .I2(NlwRenamedSig_OI_cfg_interrupt_do[6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_mux0000 [6])
  );
  LUT3 #(
    .INIT ( 8'hE4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_mux0000<7>1  (
    .I0(NlwRenamedSig_OI_cfg_interrupt_msienable),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q [7]),
    .I2(NlwRenamedSig_OI_cfg_interrupt_do[7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_mux0000 [7])
  );
  LUT2 #(
    .INIT ( 4'h4 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_req1  (
    .I0(cfg_interrupt_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/allow_int_75 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_req )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd2-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd2_98 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd1-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FSM_FFd1_96 )
  );
  FDR   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_rdy_q  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/intr_rdy ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_rdy_q_94 )
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_req_q_73 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_mux0000 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [7])
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_req_q_73 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_mux0000 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [6])
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_req_q_73 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_mux0000 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [5])
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_req_q_73 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_mux0000 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [4])
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_req_q_73 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [3])
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_req_q_73 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [2])
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_req_q_73 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [1])
  );
  FDE #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_req_q_73 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/intr_vector [0])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(cfg_interrupt_di_18[7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q [7])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(cfg_interrupt_di_18[6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q [6])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(cfg_interrupt_di_18[5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q [5])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(cfg_interrupt_di_18[4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q [4])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(cfg_interrupt_di_18[3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q [3])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(cfg_interrupt_di_18[2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q [2])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(cfg_interrupt_di_18[1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q [1])
  );
  FD #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(cfg_interrupt_di_18[0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q [0])
  );
  FDP #(
    .INIT ( 1'b1 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_assert_n_q  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(cfg_interrupt_assert_n),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_assert_n_q_77 )
  );
  FDC #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_rdyx  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_rdyx_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/intr_rdy )
  );
  FDC   \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/allow_int  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/allow_int_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/allow_int_75 )
  );
  FDC #(
    .INIT ( 1'b0 ))
  \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_req_q  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FSM_Scst_FSM_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_req ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_req_q_73 )
  );

// synthesis translate_on

endmodule

// synthesis translate_off

`ifndef GLBL
`define GLBL

`timescale  1 ps / 1 ps

module glbl ();

    parameter ROC_WIDTH = 100000;
    parameter TOC_WIDTH = 0;

    wire GSR;
    wire GTS;
    wire PRLD;

    reg GSR_int;
    reg GTS_int;
    reg PRLD_int;

//--------   JTAG Globals --------------
    wire JTAG_TDO_GLBL;
    wire JTAG_TCK_GLBL;
    wire JTAG_TDI_GLBL;
    wire JTAG_TMS_GLBL;
    wire JTAG_TRST_GLBL;

    reg JTAG_CAPTURE_GLBL;
    reg JTAG_RESET_GLBL;
    reg JTAG_SHIFT_GLBL;
    reg JTAG_UPDATE_GLBL;
    reg JTAG_RUNTEST_GLBL;

    reg JTAG_SEL1_GLBL = 0;
    reg JTAG_SEL2_GLBL = 0 ;
    reg JTAG_SEL3_GLBL = 0;
    reg JTAG_SEL4_GLBL = 0;

    reg JTAG_USER_TDO1_GLBL = 1'bz;
    reg JTAG_USER_TDO2_GLBL = 1'bz;
    reg JTAG_USER_TDO3_GLBL = 1'bz;
    reg JTAG_USER_TDO4_GLBL = 1'bz;

    assign (weak1, weak0) GSR = GSR_int;
    assign (weak1, weak0) GTS = GTS_int;
    assign (weak1, weak0) PRLD = PRLD_int;

    initial begin
	GSR_int = 1'b1;
	PRLD_int = 1'b1;
	#(ROC_WIDTH)
	GSR_int = 1'b0;
	PRLD_int = 1'b0;
    end

    initial begin
	GTS_int = 1'b1;
	#(TOC_WIDTH)
	GTS_int = 1'b0;
    end

endmodule

`endif

// synthesis translate_on
