{"hands_on_practices": [{"introduction": "TTL 逻辑门的一个关键特性是其高电平输出电压 $V_{OH}$ 并不等于电源电压 $V_{CC}$。这个练习将引导你通过计算上拉路径中有源元件的压降来估算典型的 $V_{OH}$ 值。这个过程揭示了图腾柱设计的一个基本特性，并加深了对 TTL 电压规范背后物理原理的理解 [@problem_id:1972524]。", "problem": "考虑一个具有图腾柱输出级的标准晶体管-晶体管逻辑 (TTL) 门。您的任务是估算该门在未连接任何负载（开路条件）时的典型输出高电平电压 $V_{OH}$。\n\n为了使输出处于高电平状态，门的内部逻辑驱动图腾柱级，使得上拉晶体管导通，而下拉晶体管处于截止状态。在此配置中，上管（一个双极结型晶体管 BJT）用作射极跟随器。在无负载条件下，一个广泛使用的简化分析模型假设该上拉晶体管的基极偏置在电源电位 $V_{CC}$。输出端通过一个串联二极管连接到该晶体管的发射极。\n\n给定电路的以下参数：\n- 电源电压: $V_{CC} = 5.0 \\, \\text{V}$\n- 导通的上拉晶体管的基极-发射极结正向压降: $V_{BE(on)} = 0.7 \\, \\text{V}$\n- 串联二极管的正向压降: $V_{D(on)} = 0.7 \\, \\text{V}$\n\n确定 $V_{OH}$ 的值。您的答案以伏特 (V) 为单位，并四舍五入到两位有效数字。", "solution": "本问题要求我们计算在无负载条件下，TTL 图腾柱输出级的输出高电平电压 $V_{OH}$。我们可以通过分析从已知电压点到输出端的路径上的电位降来确定该电压。\n\n根据问题描述，当输出为高电平时，上拉晶体管导通，其基极被保持在电源电位 $V_{CC}$。测量 $V_{OH}$ 的输出端通过一个串联二极管连接到该晶体管的发射极。这建立了一条从晶体管基极到输出的路径。我们可以沿此路径应用基尔霍夫电压定律 (KVL)。\n\n我们将上拉晶体管基极的电压表示为 $V_{base}$。问题指出，对于此简化模型，$V_{base} = V_{CC}$。从基极到输出的路径包含两个串联的压降：晶体管的基极-发射极结压降 $V_{BE(on)}$ 和正向偏置的串联二极管压降 $V_{D(on)}$。\n\n该路径的 KVL 方程可以写为：\n$$V_{base} - V_{BE(on)} - V_{D(on)} = V_{OH}$$\n\n我们已知以下数值：\n$V_{CC} = 5.0 \\, \\text{V}$\n$V_{BE(on)} = 0.7 \\, \\text{V}$\n$V_{D(on)} = 0.7 \\, \\text{V}$\n\n将 $V_{base} = V_{CC}$ 的值代入我们的 KVL 方程，得到：\n$$V_{OH} = V_{CC} - V_{BE(on)} - V_{D(on)}$$\n\n现在，我们可以将数值代入此表达式以求得 $V_{OH}$：\n$$V_{OH} = 5.0 \\, \\text{V} - 0.7 \\, \\text{V} - 0.7 \\, \\text{V}$$\n$$V_{OH} = 5.0 \\, \\text{V} - 1.4 \\, \\text{V}$$\n$$V_{OH} = 3.6 \\, \\text{V}$$\n\n问题要求答案四舍五入到两位有效数字。我们计算出的值 $3.6 \\, \\text{V}$ 已经有两位有效数字。因此，不需要进一步的四舍五入。单位按要求为伏特 (V)。", "answer": "$$\\boxed{3.6}$$", "id": "1972524"}, {"introduction": "与高电平状态的分析相辅相成，本练习专注于低电平状态，探讨下拉晶体管如何通过吸收电流来建立逻辑低电平。通过分析器件老化（电流增益 $\\beta_F$ 下降）对输出低电平电压 $V_{OL}$ 的影响，你将深入理解晶体管饱和的概念及其对逻辑门性能的重要性。这个问题展示了当晶体管无法维持饱和状态时，电路将如何表现 [@problem_id:1972489]。", "problem": "考虑一个晶体管-晶体管逻辑 (TTL) 门的输出级，其中 NPN 下拉晶体管负责吸收电流以建立逻辑低电平。该门的输出端连接到一个负载电阻 $R_L$，负载电阻又连接到主电源电压 $V_{CC}$。这个 NPN 下拉晶体管的基极由一个提供电流 $I_B$ 的恒定电流源驱动。电路和晶体管参数如下：\n\n- 电源电压：$V_{CC} = 5.00$ V\n- 负载电阻：$R_L = 300 \\, \\Omega$\n- 恒定基极驱动电流：$I_B = 1.00$ mA\n- 集电极-发射极饱和电压：$V_{CE,sat} = 0.20$ V\n\n最初，该晶体管具有高电流增益，确保在为低电平输出吸收电流时，它工作在深度饱和区。经过长时间运行后，器件退化导致该下拉晶体管的直流电流增益 $\\beta_F$ 显著下降至 $10.0$。\n\n假设晶体管在饱和区的行为可以建模为一个理想开关（其中 $V_{CE} = V_{CE,sat}$），在正向有源区的行为可以建模为一个理想的电流控制电流源（其中 $I_C = \\beta_F I_B$），计算在这种退化条件下新的输出低电压 $V_{OL}$。答案以伏特 (V) 为单位，并四舍五入到三位有效数字。", "solution": "为了确定退化后的输出低电压 $V_{OL}$，我们需要首先判断下拉晶体管的工作区域：饱和区还是正向有源区。$V_{OL}$ 就是晶体管的集电极-发射极电压 $V_{CE}$。\n\n1.  **计算保持饱和所需的集电极电流 ($I_{C,sat}$)**：\n    如果晶体管处于饱和状态，其集电极-发射极电压为 $V_{CE,sat} = 0.20$ V。此时，流过负载电阻 $R_L$ 的集电极电流将是：\n    $$I_{C,sat} = \\frac{V_{CC} - V_{CE,sat}}{R_L} = \\frac{5.00 \\, \\text{V} - 0.20 \\, \\text{V}}{300 \\, \\Omega} = \\frac{4.80 \\, \\text{V}}{300 \\, \\Omega} = 0.0160 \\, \\text{A} = 16.0 \\, \\text{mA}$$\n    这是负载在饱和条件下“要求”的电流。\n\n2.  **计算晶体管能提供的最大集电极电流 ($I_{C,max}$)**：\n    在正向有源区，晶体管作为一个电流放大器工作，其集电极电流由基极电流 $I_B$ 和电流增益 $\\beta_F$ 决定。退化后，晶体管所能提供的最大集电极电流为：\n    $$I_{C,max} = \\beta_F \\times I_B = 10.0 \\times 1.00 \\, \\text{mA} = 10.0 \\, \\text{mA}$$\n\n3.  **比较电流并确定工作区域**：\n    我们将负载要求的饱和电流 $I_{C,sat}$ (16.0 mA) 与晶体管能提供的最大电流 $I_{C,max}$ (10.0 mA)进行比较。\n    由于 $I_{C,max}  I_{C,sat}$，这意味着晶体管无法提供足够的电流来将自身维持在饱和区。因此，晶体管将被迫退出饱和区，进入**正向有源区**工作。\n\n4.  **计算新的输出电压 ($V_{OL}$)**：\n    在正向有源区，实际的集电极电流就是晶体管能提供的最大电流，即 $I_C = I_{C,max} = 10.0 \\, \\text{mA} = 0.0100 \\, \\text{A}$。\n    输出电压 $V_{OL}$ 现在由欧姆定律决定，等于电源电压减去负载电阻上的压降：\n    $$V_{OL} = V_C = V_{CC} - I_C \\times R_L$$\n    代入数值：\n    $$V_{OL} = 5.00 \\, \\text{V} - (0.0100 \\, \\text{A} \\times 300 \\, \\Omega)$$\n    $$V_{OL} = 5.00 \\, \\text{V} - 3.00 \\, \\text{V}$$\n    $$V_{OL} = 2.00 \\, \\text{V}$$\n\n    因此，由于晶体管增益退化，输出低电压从理想的 $0.20$ V 上升到了 $2.00$ V。问题要求答案四舍五入到三位有效数字，$2.00$ V 符合要求。", "answer": "$$\\boxed{2.00}$$", "id": "1972489"}, {"introduction": "在掌握了正常工作原理的基础上，这个练习将挑战你像一名测试工程师一样思考。通过分析一个特定元件故障（下拉晶体管开路）的影响，你需要预测整个逻辑门的逻辑行为。这不仅巩固了图腾柱结构中每个元件的作用，还引入了电路设计中一个至关重要的概念——高阻态 [@problem_id:1972508]。", "problem": "考虑一个标准的双输入晶体管-晶体管逻辑（TTL）与非门。该电路由一个多发射极输入晶体管（Q1）、一个分相晶体管（Q2）和一个图腾柱输出级组成。图腾柱级由一个上拉晶体管（Q3）、一个二极管（D1）和一个下拉晶体管（Q4）组成。该门的输出取自二极管D1和晶体管Q4集电极之间的节点。\n\n假设一个制造缺陷导致门电路内部出现特定的故障。下拉晶体管Q4发生故障，其集电极和发射极之间表现为永久性开路。门电路的其余部分，包括所有其他晶体管和电阻器，均按照其设计规范正常工作。逻辑高电平对应于电源电压$V_{CC}$，逻辑低电平对应于地（0 V）。\n\n分析这个故障门的行为。对于所有可能的输入组合（A, B），以下哪个陈述最准确地描述了输出端Y的逻辑和电气状态？\n\nA. 无论输入A和B如何，门输出Y将永久锁定在逻辑高电平。\n\nB. 无论输入A和B如何，门输出Y将永久锁定在逻辑低电平。\n\nC. 该门将完美地作为一个与门工作。\n\nD. 对于所有输入组合，该门将作为与非门正常工作，除非当输入A和B都为高电平时，此时输出Y将处于高阻（悬空）状态。\n\nE. 对于所有输入组合，该门将作为与非门正常工作。指定的故障对门的逻辑输出没有影响。", "solution": "我们对一个带有图腾柱输出级的标准TTL双输入与非门进行建模。设输入为$A$和$B$，输出为$Y$。在一个无故障的门中，逻辑函数为$Y=\\overline{AB}$。图腾柱级由通过晶体管$Q_{3}$和串联二极管$D_{1}$的上拉路径，以及通过$Q_{4}$到地的下拉路径组成。分相器$Q_{2}$以互补的方式驱动$Q_{3}$和$Q_{4}$：\n- 对于任何至少有一个输入为低电平的输入组合，多发射极输入晶体管$Q_{1}$使$Q_{2}$截止。这使得$Q_{3}$导通（上拉有效）而$Q_{4}$截止（下拉无效），通过路径$V_{CC} \\to Q_{3} \\to D_{1} \\to Y$产生高电平输出$Y$。\n- 当两个输入都为高电平时，$Q_{1}$使$Q_{2}$导通。这使得$Q_{3}$截止而$Q_{4}$导通，提供一个到地的有效下拉路径，因此$Y$为低电平。\n\n现在引入指定的故障：$Q_{4}$的集电极和发射极之间永久开路。所有其他器件均正常工作。\n\n分析每种输入情况：\n\n1) 情况 $\\overline{A B} = 1$（即，$A$或$B$中至少有一个为低电平）。与无故障情况一样，$Q_{2}$截止，$Q_{3}$导通，路径$V_{CC} \\to Q_{3} \\to D_{1} \\to Y$主动提供电流。在这种上拉条件下，二极管$D_{1}$正向偏置，因此$Y$被驱动到逻辑高电平。$Q_{4}$的状态无关紧要，因为当$Q_{2}$截止时，预期的下拉路径是关闭的，并且在任何情况下，$Q_{4}$的集电极-发射极路径都是开路的。因此，在所有$AB=0$的输入情况下，$Y$都是有效的高电平。\n\n2) 情况 $A=B=1$。在无故障的门中，$Q_{2}$会使$Q_{3}$截止，$Q_{4}$导通，从而主动将$Y$拉至低电平。在故障情况下，$Q_{3}$仍然截止，但由于其集电极-发射极路径是开路，$Q_{4}$无法导通至地。二极管$D_{1}$与$Q_{3}$的发射极串联，其方向设定为仅在$Q_{3}$提供电流时才导通，因此当$Q_{3}$截止时，它是反向偏置或不导通的。因此，没有从$V_{CC}$到$Y$的有效路径，也没有从$Y$到地的有效路径。所以，输出节点$Y$是未驱动的，即处于高阻（悬空）状态。任何残留的漏电路径（例如，通过结漏电）都不是设计的驱动路径，不能提供有效的逻辑低电平。\n\n综合这些结果：\n- 当$AB=0$时，该门表现为正确的与非门：$Y$由$Q_{3}$通过$D_{1}$驱动为高电平。\n- 当$AB=1$时，由于$Q_{4}$开路，无法产生预期的低电平；在$Q_{3}$截止且$D_{1}$不导通的情况下，$Y$处于悬空（高阻）状态。\n\n此行为与陈述“对于所有输入组合，该门将作为与非门正常工作，除非当两个输入都为高电平时，此时输出为高阻态”相匹配。\n\n因此，最准确的选项是D。", "answer": "$$\\boxed{D}$$", "id": "1972508"}]}