# 应用场景
1、需要按键触发查看相关信号，但不想用板子上的按键

2、板子上的按键不够用

# 相关参数
**Input Probe Count**：输入探针数

**Output Probe Count**：输出探针数

**Enable Input Probe Activity Detectors**：如果VIO输入发生变化，会检测到，一般默认勾选

# 功能
VIO的输出可以控制模块的输入，VIO的输入可以显示模块的输出值，连接如下图所示：
<img src=fig4/VIO_connect.png style="zoom: 67%">

VIO的输入也可以用类似ILA的探针那样将输入信号拼接后再输入，但VIO的输入测试一般不是很多，拼接的意义不大

烧录程序后，会在ILA窗口同样的位置生成一个VIO窗口

IP核应用代码示例如下：
```verilog
module led_test(
	input		sys_clk,		// 引入外部晶振系统时钟
	output reg	led
);
	localparam cnt_num = 32'd10_000;
	wire 		cnt_de;
	wire 		clk_100M;
	wire 		rst_n;
	reg [31:0] 	cnt;
	clk_global instance_name (
		.clk_in1(sys_clk),
		.clk_out1(clk_100M),     
		.locked(rst_n)      
	);      
	
	// 计数器
	always @(posedge clk_100M) begin
		if(~rst_n)
			cnt <= 32'd0;
		else if(cnt >= cnt_num - 1)
			cnt <= 32'd0;
		else if(cnt_de)
			cnt <= cnt + 1;
		else
			cnt <= cnt;
	end
	
	always @(posedge clk_100M) begin
		if(!rst_n)
			led <= 1'b0;
		else if(cnt == cnt_num - 1)
			led <= ~led;
		else
			led <= led;
	end
	
	ila_0 ila_inst (
		.clk(clk_100M), // input wire clk
		.probe0({cnt, led, cnt_de})
	);
	
	vio_0 vio_inst (
	  .clk(clk_100M),                // input wire clk
	  .probe_in0(cnt),    // input wire [31 : 0] probe_in0
	  .probe_out0(cnt_de)  // output wire [0 : 0] probe_out0
	);
endmodule
```
在上面的代码中，烧录后，可以在hw_vio窗口控制cnt_de，并观测到cnt
