ENTRADAS:
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010

SALIDAS:
11111111001001000
00110000001000000
11101110000110000
11111100000010000
00110001000110000
11011101000110000
11011111000110000
11110000000000000
11111111000110000
11111101000110000
01111011010000100


=======SWICTH VHDL==========
when "0000" => decodificador <= "11111111001001000";
when "0001" => decodificador <= "00110000001000000";
when "0010" => decodificador <= "11101110000110000";
when "0011" => decodificador <= "11111100000010000";
when "0100" => decodificador <= "00110001000110000";
when "0101" => decodificador <= "11011101000110000";
when "0110" => decodificador <= "11011111000110000";
when "0111" => decodificador <= "11110000000000000";
when "1000" => decodificador <= "11111111000110000";
when "1001" => decodificador <= "11111101000110000";
when "1010" => decodificador <= "01111011010000100";
