exponentially with the speed of ADC 
In this project we propose a novel high speed, low 
power, moderate resolution BiCMOS track-and-hold 
amplifier (THA), the proposed architecture is 
superior to the existing THAs in two aspects. First, 
we use two THAs operating in a time-interleaved 
manner to realize one track-and-hold function. The 
acquisition time available for each THA is twice that 
which would be available if a single THA was used. 
This merit greatly simplifies the design efforts of 
the sampling switch and the output buffer of a high-
speed THA. In addition, two technologies are 
presented not only to enhance the linearity of the 
proposed architecture, but also to reduce the power 
dissipation of the overall chip. The linearity of the 
input stage of the BiCMOS THA is improved by using 
the linearization technology. In order to drive the 
BiCMOS THA, the clock buffer must provide both 
inverting and non-inverting output of the input 
signal. A low power two-phase CMOS buffer with short-
circuit power elimination and charge reuse is 
proposed not only to remove the short-circuit power 
dissipation at the output stage of the buffer, but 
also to reduce the dynamic power dissipation of the 
buffer. We will implement the BiCMOS THA by using 
TSMC 0.35-μm SiGe BiCMOS process. The specifications 
are 10-bit, 1G samples/s, and 140 mW. 
英文關鍵詞： BiCMOS, double sampling, track-and-hold amplifier 
 
 1
低功率 10-bit 1GS/s BiCMOS 雙重取樣保持電路之設計 
Design of a low power 10-b 1GSample/s BiCMOS double sampling track-and-hold 
amplifier 
計畫編號：NSC 100-2221-E-006-258 
執行期限：100 年 8 月 1 日至 101 年 10 月 31 日 
主持人：賴源泰 國立成功大學電機工程學系 
一、中文摘要 
隨著半導體製程與無線通訊技術的
進步，越來越多的電路將可被整合在相同
的一顆晶片中，而造成現今可攜式的電子
通訊設備，如iPhone, iPad, 3.5G手機、…
等，朝向更多功能的目標發展。高效能的
類比數位轉換器在混合式訊號處理電路
中扮演了重要且不可或缺的角色。針對高
轉換速度、中解析度的應用領域上，如生
醫訊號分析、醫療影像處理、資料擷取系
統…等，管線式類比數位轉換器是最主要
的架構選擇。然而，這種架構在提供高資
料輸出率的同時，卻也帶來硬體面積與功
率消耗隨速度上升的問題。 
在本計畫中我們將提出一個新式的
高速、低功率、中解析度 BiCMOS 取樣保
持電路。利用雙重取樣(double sampling)
的方式來降低高速取樣保持電路內之取
樣電路和輸出緩衝器設計上的複雜度，並
使有效取樣率提升達到兩倍。此外，在這
個新架構中，我們進一步提出了兩種方法
來分別提升電路線性度和降低電路的功
率消耗。第一種方法是利用線性化技術來
提升 BiCMOS 高速取樣保持電路內輸入緩
衝器的電路線性度。第二種方法是我們設
計一個低功率時脈緩衝器用來提供雙相
(two-phase)時脈給 此 BiCMOS 取樣保持
電路使用;這個低功率時脈緩衝器的特點
有兩個特點，第一為我們使用短路電流移
除技術，把輸出端的短路電流移除。因為
不存在輸出短路電流，所以短路功率消耗
可以被移除。第二個方法為電荷回收法，
我們使用這個方法來回收部分的電荷，所
以可以降低電路的動態功率消耗。我們將
利用 TSMC 0.35-μm SiGe BiCMOS 製程
進行晶片實做，達成的 BiCMOS 取樣保持
電路規格為 10-bit，1G 取樣頻率，140 mW
的功率消耗。 
關鍵詞: BiCMOS，雙取樣，取樣與保
持電路。 
 
Abstract 
Recently, for the growing development 
of the process technology and wireless 
communication, more and more circuits can 
be integrated into a single chip. 
Consequently, multi-functionality is the 
objective in many mobile electrical devices 
such as iPhone, iPad, 3.5G cell-phone…etc. 
High performance analog-to-digital 
converters (ADC) are key components of 
mixed-signal integrated circuits. In the 
applications of high conversion speed and 
moderate resolution, such as bio-signal 
processing, medical imaging processing and 
data acquisition systems, pipelined 
analog-to-digital converter is the main 
choice. Although the pipelined ADC can 
 3
號 對 雜 訊 與 失 真 比 率 (Signal 
-to-noise-and-distortion ratio, SNDR)
會被降低。而 clock skew 也很類似 clock 
jitter，這個問題通常發生在多通道類比
數位轉換器之間，這是因為每一個通道間
都存在一個傳輸延遲，但是彼此通道間的
傳輸延遲並不相等。在頻率域而言，clock 
skew 將會引起一個假象頻率的副旁波帶
(image sideband)，而其假象頻率範圍都
在 image in s
kf f f
M
   內，其中 inf  是輸入
頻率, sf  是取樣頻率, M 是通道數目， 
k  是一個常數。由於存在這些假象頻率，
類比數位轉換器的 SNDR 會被降低。從上
面的討論得之，當輸入訊號變化很快的時
候，而且時脈訊號又存在 clock jitter 
和 clock skew，會使取樣訊號送到類比數
位轉換器的值偏離原信號的值，因此失真
就會產生了。為了解決這個問題，我們在
類比數位轉換器的前端加上一個取樣保
持電路。當訊號在送入到類比數位轉換器
作量化處理的時候，會先經過類比數位轉
換器把信號先保持一段時間，因此可以降
低 clock jitter 或 clock skew 所引起的
問題。 
一般取樣保持電路可以分成閉迴路
型和開路型兩種，而閉迴路架構的優點為
解析度高，但是最重要的缺點是無法工作
在高頻。當閉迴路取樣保持電路工作在高
頻的時候，由於輸出訊號會迴授到電路的
輸入端來，所以有可能會引起震盪。因此
閉迴路取樣保持電路最重要的考慮是迴
路的穩定性的問題，也因為這個問題，使
得高速取樣保持電路的設計更加的複
雜，相對的也會消耗更多的功率。 
基於以上的討論，在高速領域上，大
多使用開迴路型的架構。一般開迴路型的
取樣保持電路架構可以分成兩種，第一種
為全差動式(fully differential)取樣保
持電路，第二種為擬差動式 (fully 
pseudo-differential)取樣保持電路。如
圖 1所示，全差動式(fully differential)
取樣保持電路主要是由三個部分所組成: 
一個雙端輸入(differential-input)、雙
端輸出(differential-output)的輸入緩
衝 器 IB 、 一 組 switched emitter 
follower (SEF) 作為切換開關、一個雙
端輸入(differential-input)、雙端輸出
(differential-output)的輸出緩衝器
OB 。
 
 
sw
sw
 
圖 1. 全差動式(fully differential)取
樣保持電路架構圖 
如 圖 2 所 示 ， 擬 差 動 式 (fully 
pseudo-differential)取樣保持電路主
要是由三個部分所組成:一組單端輸入
(single-input) 、 單 端 輸 出 (single- 
 5
應。當時脈信號 1  上升 1的時候，節點
電壓 CV  被固定在一個定電壓上 RV 。而
且節點電壓 DV  會因為迴授的作用，把之
前儲存在 2hC 上的電壓經過中間緩衝器
2bA 和迴授緩衝器 2FA 迴授到 2bA 的輸入
端，因此可以固定 DV 。從上面的討論可以
得知，只要當 SFE 關閉的時候，SFE 輸入
端都會被固定在一個定電壓上，所以可以
有效的抑制 HMF 效應。相對的，我們也可
以從圖 5看出，當時脈信號 2 上升時，節
點電壓 EV  被固定在一個定電壓上 RV ，
而節點電壓 BV  則會被固定在之前儲存
在電容 1hC 的電壓上。 
1
2
2
1
 
圖 4. 時脈信號 1 =＇1＇，DTHA 電路操作 
1
2
2
1
 
圖 5. 時脈信號 2 =＇1＇，DTHA 電路操作 
如圖 6所示，為我們提出的單一增益輸入
緩衝器，這個緩衝器可以用到 DTHA 的輸
入 端 。 這 個 輸 入 緩 衝 器 由 電 流 源
0 1P PM M 和 電 晶 體 1 2Q Q 組 成
level-shifter 電路，電晶體 0Q 、 4Q 和電
阻 FR 組成線性補償電路，電晶體 0NM 和
電阻 0R 組成定電流源，提供電流給
1 2Q Q和 。輸入緩衝器的兩個輸出端 _ 1OP MAV
和 _ 2OP MAV 則分別接到後端的兩條上/下取
樣保持分支電路中。 
 
  
 
 
圖 6. 所提出的 DTHA 輸入緩衝器 
由上圖 6所示，當輸入訊號 ipV 上升的
時候，電晶體 1Q 的射極電流(emitter 
current)增加，因為電流源 0NM 提供的電
流為一個固定值，相對的流經電晶體 2Q 的
射極電流會減少。因為電流
1_E Q
I 並不等於
2_E Q
I ，所以會產生失真，也就是說
_ 1ip OP MAV V 。針對這個問題，我們利用線
性補償電路來解決。考慮當輸入訊號 ipV 上
 7
所示，當 2SFE 關閉的時候，即 2 '1'  ，這
時 候 電 晶 體 2clampQ 導 通 ， 節 點 電 壓
2_ clampC R BE Q
V V V  ，因此 2SFE 的輸入端被
固定在一個定電壓上。當 1SFE 關閉的時
候，即 1 '1'  ，這時候電晶體 1clampQ 導通，
節點電壓 XV 會被固定在一個電壓值，而這
個電壓值是經由節點電壓 BV 經由迴授路
徑經過電晶體 1Q  2Q  4Q  1clampQ 而
來，因此 XV = BV ，由上面的討論可以得
到，當 1SFE 或 2SFE 關閉的時候，其相對
應的輸入端都會被固定在一個定電壓
上，因此 HMF 可以被抑制下來。 
為了滿足嚴謹的上升/下降時間的需
求，我們需要有一組時脈緩衝器來提供足
夠的驅動能力，使時脈信號可以去推動
這個BiCMOS高速取樣保持電路。如圖8所
示，為了驅動這麼大的電容性負載，通常
使用多級推動(multi-level buffering)
的方法來驅動，每一級都有一個固定的
放大因子(tapered factor)，也就是說，
使用串接(cascade inverter)的方法，一
級一級的去驅動後級的負載電容。 
 
圖 8. 典型 CMOS 串接緩衝器 
一般而言，一個CMOS時脈緩衝器的功率
消耗可以分為三種，第一種是動態功率
消耗(dynamic power dissipation)，第
二種是短路功率消耗(short-circuit 
power dissipation)，第三種是漏電流功
率消耗(leakage power dissipation)。
動態功率消耗是因為時脈緩衝器對電路
的輸出電容充電和放電所引起的功率消
耗，我們可以用一個公式來說明： 
2
D L DDP C V f             (1) 
其中 DDV  代表電源電壓， LC  和 f  分別
代表輸出電容和操作頻率。短路功率消耗
是因為當CMOS緩衝器在輸出轉態的時
候，輸出的NMOS和PMOS電晶體會同時導
通，因此會產生一個直接短路電流
(short-circuit current)從電源電壓流
到接地端，因而產生了額外的功率消耗，
針對這個功率消耗，我們可以用以下公式
來說明： 
3( 2 )
12S C DD t in
P V V f     τ    (2) 
其中 inτ  代表對稱輸入訊號的上升或下降
時間，  和 tV  分別表示 MOS 電晶體的增
益 因 子 (gain factor) 和 臨 界 電 壓
(threshold voltage)。 
為了降低短路功率消耗和動態功率消
耗，目前文獻上有許多人提出解決的方
式，其分述如下： 
1) 降低短路功率消耗方面 : 
如圖 9所示，前人提出了使用波形控
制器(waveform shaper) 去控制信號的上
升和下降時間，而產生 NMOS 和 PMOS 不同
的導通時間。因為上升導通時間和下降導
 9
的架構的時序圖。我們可以看到，當電荷
回收式緩衝器在輸出轉態時，NOR 送出一
個信號，這個控制訊號會使的 NMOS 導通，
使兩個輸出端的電荷彼此流動，因此可以
達到電荷回收的功能。 
 
圖 10(a) 電荷回收式低功率時脈緩衝器- 
NOR 控制 
 
圖 10(b) 電荷回收式低功率時脈緩衝器- 
NAND 控制 
 
圖 10(c) 電荷回收式低功率時脈緩衝器
的時序圖 
如圖 11 所示，為我們所提出來的低
功率時脈緩衝器，這個低功率緩衝器由四
個部分組成，我們分述如下： 
 
圖 11. 所提出的低功率時脈緩衝器 
第一個部分為波形分相器(waveform 
splitter)，這個功用就類似非重疊時脈
產 生 器 (non-overlapping clock 
generator)一樣，把輸入信號分成兩個非
重疊的訊號，而且分別送到時脈緩衝器的
輸出推動級(output inverter)。因為輸
出推動級的NMOS和 PMOS沒有同時間被導
通，所以時脈產生器的輸出短路電流可以
被移除，因此這個電路不存在短路功率消
耗。第二個部分是串接放大級(tapered 
chains)，我們把兩個由波形分相器來的
訊號一級一級的推動，增加其驅動能力，
以推動最後一級的輸出推動級，而這個串
接放大級的串接因子(tapered factor)要
經過重複的模擬。從圖 11 得知，加上了
串接放大級，去避免輸出短路消耗功率，
但是卻使內部的動態消耗功率和短路消
耗功率都會上升。所以串接放大級內部的
串接因子(tapered factor)和串接級數
(tapered stage)是一個很重要的考慮項
目。最後一個部分是電荷回收電路
(charge reuse circuit)，如同前一章節
所說，我們使用這個電荷回收電路來降低
 11
於傳統的緩衝器，其誤差電壓最大達到
17.5mV，所以我們所提的高線性輸入緩衝
器其線性度是很高的。 
圖 14. Simulation of DC transfer 
characteristic (left axis) and error voltage 
(right axis) of the proposed buffer. 
 
(3) DTHA 整體電路模擬結果 
如圖 15，為我們所提出的 DTHA 的輸出電
壓波形，從圖 15 可以看出，我們輸入訊
號為 1 p pV  ，輸入頻率為 58.11 MHz，電
路的取樣頻率為 1GS/s 
圖 15. Simulated output waveforms of 
DTHA for 1 p pV  and 58.11 MHz input 
signal at 1GS/s. 
如圖 16，為我們所提出的 DTHA 的輸出頻
譜波形，我們使用同調解調(coherence 
sampling)的方法來取出訊號。我們輸入
訊號振幅為 1 p pV  ，輸入頻率為 58.11 
MHz，取樣頻率為 1GS/s。從圖 16 可以
看出電路的三次諧波和五次諧波的 tone
都有出現在頻譜上。 
圖 16. Simulated output spectrums of 
DTHA for 1 p pV  and 58.11 MHz input 
signal at 1GS/s. 
 
如圖 17-圖 18，為我們所提出的 DTHA 的動
態響應波形。圖 19-圖 20 為電路的 layout 
圖 17. Simulation of SNDR versus input 
frequency @ fs=1 GS/s and the operation 
temperature of the DTHA is 30 C . 
 
 13
4) Hung-Yi Lin and Yen-Tai Lai, “Design 
of Low Power Two-Phase CMOS Buffer for 
Large Capacitive Loading Application,” 
Journal of Circuits, Systems and Computers 
accepted on 2012.. 
 
 
 
11. Home Medical & Healthcare 
12. Embedded Technologies 
13. Green Energy 
14. Enabling Technologies 
 
  本次的 Global Conference on Consumer Electronics 會議在日本的東京舉辦，
這是日本經濟最發達的地區，有相當多的大型企業都在此設立據點，在日本各
方面影響力都很大。許多來自台灣的大學院校也於本次研討會中投稿論文。這
一次的會議大大的提升了我們在國際上地位上的能見度。 
 
攜回資料： 
  GCCE 2012 會議手冊與論文光碟。 
 
 
 
 
100年度專題研究計畫研究成果彙整表 
計畫主持人：賴源泰 計畫編號：100-2221-E-006-258- 
計畫名稱：低功率 10-bit 1GS/s BiCMOS 雙重取樣保持電路之設計 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 2 2 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 2 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100字為限） 
執行此國科會計畫，總共產出兩篇 sci 期刊論文，分別重此國科會計畫的取樣保持電路
和低功率 clock buffer 的部分取出發表，並被接受，兩篇論文分列如下： 
1)＇＇Design of 1-GSample/s 9-b BiCMOS Track-and-Hold Amplifier with High Linear 
Input Stage,＇ International Journal of Electronics, vol. 99, no. 1, pp. 67-78, Jan. 
2012.  
2)＇Design of Low Power Two-Phase CMOS Buffer for Large Capacitive Loading 
Application,＇ Journal of Circuits, Systems and Computers, accepted on 2012. 
 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500字為限） 
我們提出了一個低功率 BiCMOS 擬差動取樣與保持電路的設計技術。為了提升 BiCMOS 擬差
動取樣與保持電路的線性度，我們設計一個高線性度的單一增益放大器，並將這個元件放
置於取樣與保持電路的輸入級。針對切換開關的設計上，我們選用切換式射極隨耦器
(switched emitter-follower,  )的架構。為了能加速切換此 ，我們設計一個快速關閉
電路(fast turn-off circuit)，使 能夠快速的被打開和關閉。我們利用 TSMC 75 GHz fT, 
0.35-μm SiGe BiCMOS 製程去設計出我們所提出的架構電路。經實驗證明，在十億分之一
的取樣速度且輸入訊號為 58.59375 MHz 的情況下，我們所提出來的無雜散動態範圍(SFDR)
為 55.52 dB，有效解析度為 8.72 位元. 整體電路的消耗功率為 45 毫瓦。 
為了進一步的降低 BiCMOS 取樣與保持電路的功率，我們設計一個低功率時脈緩衝器用來
提供時脈給此 BiCMOS 取樣與保持電路使用。這個低功率時脈緩衝器的特點有兩個特點，
第一為我們使用短路電流移除技術，把時脈緩衝器的輸出短路電流移除。因為不存在輸出
短路電流，所以短路功率消耗可以被移除。第二個方法為電荷回收法，我們使用這個方法
