### 1. (名词解释, 10.0 分)

1. CPU  

2. CPI

3. CU

4. MAR

5. SRAM

6. MIPS

7. Cache

8. ALU

9. EEPROM

10. FLOPS


1. **CPU**（Central Processing Unit）
    
    - 中央处理器，是计算机的核心部件，负责解释和执行指令。
2. **CPI**（Cycles Per Instruction）
    
    - 每条指令的时钟周期数，是衡量计算机性能的一个指标。
    - ![[Pasted image 20240610165218.png]]
1. **CU**（Control Unit）
    
    - 控制单元，负责从内存中提取指令，解码并执行这些指令，协调CPU的各个部分。
    - ![[Pasted image 20240610165238.png]]
1. **MAR**（Memory Address Register）
    
    - 内存地址寄存器，用于存储当前正在被访问的内存地址。
5. **SRAM**（Static Random-Access Memory）
    
    - 静态随机存取存储器，一种高速的、用于缓存的存储器，数据在电源开启时保持不变。
6. **MIPS**（Million Instructions Per Second）
    
    - 每秒百万条指令，衡量计算机执行速度的指标。
7. **Cache**
    
    - 缓存，存储常用数据以加快访问速度，通常位于CPU与主内存之间。
8. **ALU**（Arithmetic Logic Unit）
    
    - 算术逻辑单元，负责执行基本的算术和逻辑运算。
9. **EEPROM**（Electrically Erasable Programmable Read-Only Memory）
    
    - 电可擦除可编程只读存储器，可以电擦除并重新编程，用于存储固件和其他数据。
10. **FLOPS**（Floating Point Operations Per Second）
    
    - 每秒浮点运算次数，衡量计算机处理浮点运算能力的指标。
# 2.常见的总线集中控制优先权仲裁方式有哪些？
### 1. 链式查询方式（Daisy Chain Arbitration）

**原理**：

- **设备按顺序连接成链条，优先级由设备在链条中的位置决定。链条的开头优先级最高，末尾优先级最低。**

**特点**：

- 简单易实现，硬件开销较低。
- 优先级固定，链条前面的设备优先级高，可能导致后面的设备长时间得不到服务。
- 如果链条中的某个设备发生故障，可能会影响后续设备的正常工作。

### 2. 计数器定时查询方式（Counter Timed Polling Arbitration）

**原理**：

- **通过一个计数器按顺序定时查询每个设备的总线请求，按顺序分配总线控制权。**

**特点**：

- 简单和较为公平，所有设备都有机会获得总线控制权。
- 响应时间可能较长，特别是当设备数量较多时。
- 实现较为复杂，需要精确的时间管理和计数器设计。

### 3. 独立请求方式（Independent Request Arbitration）

**原理**：

- **每个设备独立地通过各自的请求线向总线控制器发送总线请求信号，总线控制器根据预定优先级规则进行仲裁。**

**特点**：

- 灵活性高，可以设计多种优先级规则（如固定优先级、动态优先级等）。
- 中央化管理，易于控制和调整。
- 硬件实现复杂度较高，需要处理多个独立请求信号。
- 总线控制器可能成为性能瓶颈，特别是在设备数量较多或总线请求频繁的情况下。
# 3.常用的提高访存速度的措施有哪些
1. **缓存**：在CPU和主存之间引入一个或多个层次的高速缓存（L1、L2、L3等），用于存放经常访问的数据。

2. **内存分级存储**：采用分级存储体系结构，将存储器分为不同速度和容量的层次，如寄存器、缓存、主存和外存。

3. **内存并行技术**：双通道和多通道存储：通过双通道或多通道存储布局，使得CPU可以同时访问多个内存模块，提高数据传输带宽。

4. **内存访问优化**：确保数据在内存中的地址对齐，提高访问效率。

5. **高速内存技术**：采用速度更快的内存技术，提高整体存储器访问速度，如DDR3、DDR4、DDR5。
# 4，io设备与主机信息传送的控制方式有哪些


1. **程序控制I/O（Programmed I/O）**：由CPU直接控制I/O操作，通过执行I/O指令进行数据传输。
   - **方式**：
     - **轮询（Polling）**：CPU不断轮询I/O设备的状态寄存器，检查设备是否准备好进行数据传输。
     - **指令控制**：CPU执行特定的I/O指令来读取或写入数据。

2. **中断驱动I/O**：I/O设备在需要CPU处理时发出中断请求，CPU停止当前执行的任务，转去执行中断服务例程，处理I/O操作。
3. **直接存储器访问（DMA）**：DMA控制器（DMAC）直接在内存和I/O设备之间进行数据传输，而无需CPU的干预。

4. **通道I/O**：通过专用的I/O通道处理器或I/O通道（Channel）来管理复杂的I/O操作。


# 5.RISC 的主要特点有哪些？
![[Pasted image 20240611215501.png]]

# 6.组合逻辑方法设计CU 的步骤是什么？
1. 定义指令集架构（ISA）确定处理器支持的指令集，包括每条指令的格式和操作码。2. 构建状态图或状态表描述每条指令的执行步骤，每个状态表示一个微操作。3. 确定控制信号为每个状态确定需要激活的控制信号。4. 编码状态将状态进行二进制编码。5. 设计状态寄存器设计用于存储当前状态的寄存器。6. 设计状态转换逻辑使用组合逻辑电路，根据当前状态和输入条件确定下一个状态。7. 设计输出逻辑根据当前状态生成控制信号，通过组合逻辑电路实现。8. 实现控制单元将状态寄存器、状态转换逻辑和输出逻辑组合在一起，构成完整的控制单元。示例：简单的控制单元设计


# 磁盘组大题
![[Pasted image 20240610225025.png]]![[Pasted image 20240611171111.png]]




# 设某机配有基址寄存器和变址寄存器，采用一地址格式的指令系统，允许  

直接和间接寻址，且指令字长、机器字长和存储字长均为16 位。

（1）若采用单字长指令，能完成56 种操作，则指令可直接寻址的范围是多

少？一次间接寻址的寻址范围是多少？画出其指令格式并说明各字段

的含义。 

（2）若存储字长不变，可采用什么方法直接访问容量为32MB 的主存？
![[Pasted image 20240611215122.png]]
![[Pasted image 20240611215046.png]]

# 设某机配有A、B、C 3 台设备，其优先级按A -> B -> C 降序排列，为改  

变中断处理次序，它们的中断屏蔽字设置如下：

设备   屏蔽字

  A     1 1 1

  B     0 1 0

  C     0 1 1

现假设A、B、C 中断服务程序的执行时间均为20μS，A 于第10μS 时刻发出中断请求，B 于第20μS 时刻发出中断请求，C 于第40uS 时刻发出中断请求。请以时间为横轴，画出CPU 执行各服务程序的轨迹图。
![[Pasted image 20240611195523.png]]
![[Screenshot_2024-06-11-20-04-37-760_com.zmzx.colle.jpg]]![[Screenshot_2024-06-11-20-04-33-856_com.zmzx.colle.jpg]]
![[Screenshot_2024-06-11-20-05-11-236_com.zmzx.colle.jpg]]


# 现有64K×4 位的存储芯片若干，需要组成一个128K×8 位的存储器。
![[Pasted image 20240621145307.png]]
## 判断存储芯片的数据线和地址线
![[Pasted image 20240611194442.png]]

（1）该存储芯片的数据线和地址线各多少根？ 

（2）该存储器的数据线和地址线各多少根？   

（3）画出存储器扩容的完整连接图。
![[Pasted image 20240611213036.png]] ![[Pasted image 20240611214458.png]]
# 详见课本398 页。设CPU 中各部件及其连接关系如下图所示，图中W 是写控制标志，R 是读

控制标志，R1 和R2 是暂存器。

（1）假设要求再去之周期由ALU 完成（PC+1）→PC 的操作（即ALU 可以对它的一个源操作数完成加1 的运算）。要求以最少的节拍写出取指周期全部微操作命令及节拍安排。

（2）写出指令“ADD #α”（#为立即寻址特征，隐含的操作数在ACC 中）在执行阶段所需要的微操作命令及节拍安排。![[1f1f4d93d659124e73bf122ad0f0ce24_d2377883d96434ba3dfd444e25452c01.png]]


# 模拟又模拟
![[d03ee6a38c7b50ed4d2de407abb11994_dfb5d2997a0863eb35b8a9f07ad75f08.jpg]]
![[9de203f8a67a48faa9cbf686275aeb66_9b42b3d27558eb531069532000c11080.jpg]]![[Pasted image 20240619170531.png]]
## 总线带宽 存储器带宽
![[Pasted image 20240619220034.png]]![[Pasted image 20240619220044.png]]





# 缓存
# 主存cache映射大题
![[Pasted image 20240610215241.png]]![[Pasted image 20240610215258.png]]
![[Pasted image 20240610220641.png]]
![[Pasted image 20240610220648.png]]![[Pasted image 20240610220654.png]]![[Pasted image 20240610220700.png]]![[Pasted image 20240610221328.png]]
说人话
直接相连 剩余位数+块数+块大小位数
全相连 剩余+块大小位数
组相连 剩余+组数+块大小位数

![[Pasted image 20240620011633.png]]
![[571cf14e5cc479d8e64c078153fbbcf5_067acf6503386643842336f327c84063.jpg]]




![[Pasted image 20240620011639.png]]
![[cd82503dd02b72043fd5613332433855_2958ef7eaa1542d593e3b314a0bf9dee.jpg]]
![[Pasted image 20240620021824.png]]
![[Pasted image 20240620021833.png]]![[Pasted image 20240620021842.png]]

![[Pasted image 20240621000249.png]]
![[82db837d7e7bad5197957a7c6633ed10_8d8227ae0f137660077a8ea36bcc1832.jpg]]
![[677c9be77825bf7e1aa61826193ff2c1_b0cf7466d53bc466751bc58bf336486c.jpg]]
![[10e37d592518db092286d20c585be6c2_fb8f268957fd14090072c10cad29e0e2.jpg]]



![[d1ded6705a6b81205a5f2aa06cc7fb4e_9e23180e6f4abdadea82853af4d87ed2.jpg]]

![[Pasted image 20240621152130.png]]

![[0905572cb632ed5621f18884dfe0b990_10f208df662ce9f3ee4ab117d52a98bf.jpg]]
![[Pasted image 20240621134422.png]]

 



![[df956bb6d039a6ca0bad7c69125026d2_31d572892b7713ad0ef071c7e1ce1684.jpg]]



# 原码反码补码
![[Pasted image 20240621162059.png]]


# 海明码
![[Pasted image 20240621170911.png]]
# 奇校验
![[Pasted image 20240621171013.png]]


# 简答题
### 1. 如何理解计算机组成和计算机体系结构？
- **计算机组成**：指计算机**硬件系统**的各个**组成部分**及其相互**关系**。
- **计算机体系结构**：指计算机**系统**的**功能特性**和**性能表现**，关注的是计算机**硬件和软件之间的接口与交互**。
### 2. 冯诺依曼计算机的特点是什么？

- **存储程序概念**：程序和数据在**同一个存储器中存储**，计算机可以根据程序中的**指令顺序自动执行操作**。
- **顺序执行**：程序中的指令按顺序逐条执行，除非**遇到控制转移指令**（如**跳转**或**分支**指令）。
- **二进制编码**：数据和指令均采用**二进制**编码。
- **基本组成**：包括**运算器、控制器、存储器、输入设备和输出设备**五大部分。
### 3. 计算机的5大硬件组成及计算机硬件的3个主要技术指标。
- **计算机的5大硬件组成**：
    1. **运算器**：执行算术和逻辑运算。
    2. **控制器**：控制和协调计算机各部分的工作。
    3. **存储器**：存储程序和数据。
    4. **输入设备**：将数据和程序输入计算机。
    5. **输出设备**：将计算结果输出给用户。
- **计算机硬件的3个主要技术指标**：
    1. **速度**：主要包括时钟速度（如 GHz）和指令执行速度（如 MIPS）。
    2. **存储容量**：包括主存储器（如 RAM 大小）和辅助存储器（如硬盘容量）。
    3. **可靠性**：指硬件的故障率和平均无故障时间（MTBF）。
### 4. 常见的总线集中控制优先权仲裁方式有哪几种？（P57）
1. **链式查询法**（Daisy Chain）
   链式查询法是一种简单的仲裁方式，设备按优先级顺序连接成一个链，优先级高的设备放在链的前面。
3. **计数器定时查询法**（Counter Timing Polling）
计数器循环地轮询每个设备，按照一定的时间片分配总线控制权。
5. **独立请求法**（Independent Request）
每个设备提供独立的请求线和授予线，仲裁逻辑根据请求信号决定授予哪个设备总线控制权。
### 5. 总线周期的4个阶段分别是什么？（P59）
1. **仲裁阶段（Arbitration Phase）**：决定哪个设备可以使用总线。
2. **地址阶段（Address Phase）**：发送要访问的数据地址。
3. **数据阶段（Data Phase）**：进行实际的数据传输。
4. **结束阶段（Termination Phase）**：结束传输并释放总线控制权。

### 6. 存储系统层次结构主要体现在哪两个存储层次上？分别主要解决什么问题？（P71）
1. **主存与Cache之间的层次结构**:
    - **解决问题**: 提高数据访问速度。
    - **方法**: 利用Cache存储常用数据，增加缓存命中率，减少访问主存的延迟。
2. **主存与外存之间的层次结构**:
    - **解决问题**: 提供大容量数据存储。
    - **方法**: 使用虚拟内存技术，通过分页和分段将数据在主存和外存之间动态交换，支持运行大于主存容量的程序。

### 7. 动态RAM和静态RAM的区别。

-动态RAM（DRAM）和静态RAM（SRAM）的区别在于：DRAM需要定期刷新来维持数据，速度较慢但密度高、容量大，成本较低，主要用于主存；而SRAM不需要刷新，速度快但密度低、容量小，成本较高，主要用于高速缓存如CPU缓存。此外，DRAM的静态功耗较高，而SRAM的静态功耗较低。

### 8. 常用的提高访存速度的方法。
1. **缓存（Cache）**：在CPU和主存之间增加**高速缓存**，以减少访问主存的次数。
2. **存储器层次结构**：使用**多级缓存**（L1, L2, L3）和不同层次的存储器（如主存、辅存）提高访问效率。
3. **预取技术**：在需要数据之前**预先将数据从主存取到缓存中**。
4. **分布式存储**：将数据分布存储在**不同的存储器模块**中，实现**并行访问**。
### 9. 输入输出系统的发展大致分几个阶段？
输入输出系统的发展大致分为以下几个阶段：
1. **直接控制阶段**: 处理器直接控制I/O设备，必须等待I/O操作完成。
2. **中断驱动I/O阶段**: 引入中断机制，I/O设备完成操作时通知处理器，减少等待时间。
3. **直接存储器访问（DMA）阶段**: 引入DMA控制器，允许I/O设备直接与主存交换数据，无需处理器持续干预。
4. **通道I/O阶段**: 引入I/O通道或I/O处理器，管理复杂的I/O操作，提高系统并行性和效率。
5. **I/O接口标准化阶段**: 标准化I/O接口（如SCSI、USB），增强设备互操作性。
6. **智能I/O设备阶段**: I/O设备具备处理能力，执行复杂操作，减轻主机负担。
7. **虚拟化和云计算阶段**: 支持虚拟化和远程I/O操作，提高系统灵活性和资源利用率。
### 10. 简述I/O设备与主机信息传输的控制方式。

I/O设备与主机信息传输的控制方式主要有以下几种：

1. **程序控制方式**：由**CPU发出指令**，通过程序控制I/O设备进行数据传输。
2. **中断控制方式**：I/O设备在完成数据传输后，通过**中断信号通知CPU处理数据**。
3. **DMA（直接内存访问）方式**：I/O设备直接与内存进行数据传输，不需要CPU的干预。

### 11. 指令一般是由哪两部分组成的？各部分的作用分别是什么？（P300）

指令一般由以下两部分组成：

1. **操作码（Opcode）**：表示指令的**操作类型**，决定了CPU将执行什么操作。
2. **操作数（Operand）**：表示操作数的**地址或直接数值**，是操作对象的**数据或地址**。

### 12. 相比CISC机，RISC机的主要优点有哪些？（P333）
相比CISC机，RISC（精简指令集计算机）机的主要优点有：
1. **指令集简单**：**指令集小**，**指令格式统一**，**易于实现和优化。**
2. **指令执行速度快**：由于指令执行周期短，能够更快地完成指令执行。
3. **流水线效率高**：由于指令集简单，流水线设计更容易实现，效率更高。
4. **编译器优化**：RISC指令集更适合编译器优化，提高代码执行效率。

### 13. 构成CPU的主要四个部件分别是什么？（P338）
1. **算术逻辑单元（ALU）**：执行算术和逻辑运算。
2. **控制单元（CU）**：控制指令的执行过程。
3. **寄存器**：存储临时数据和指令。
4. **缓存（Cache）**：存储常用数据和指令，提高访问速度。
### 14. 影响流水线性能的因素有哪些？（P349）

1. **数据相关性**：指令之间的数据依赖会导致流水线停顿。
2. **控制相关性**：分支指令和跳转指令会导致流水线停顿。
3. **结构相关性**：硬件资源的竞争（如ALU、寄存器等）会导致流水线停顿。
4. **流水线深度**：流水线级数的增加会增加流水线的复杂性和停顿的可能性。

### 15. 简述组合逻辑设计控制单元的步骤。（P401）

1. **定义控制信号和状态**：明确控制信号和状态的定义。
2. **设计状态转换图**：画出状态转换图，定义各状态之间的转换关系。
3. **设计控制逻辑**：根据状态转换图设计控制逻辑电路。
4. **实现控制单元**：将设计好的控制逻辑电路实现为硬件电路。

### 16. 简述微程序设计控制单元的步骤。（P415）

1. **定义微指令格式**：确定微指令的格式和字段。
2. **编写微程序**：根据指令集编写对应的微程序。
3. **设计微程序控制存储器（MPCM）**：将微程序存储在控制存储器中。
4. **实现微程序控制单元**：将微程序控制存储器与执行单元连接，实现微程序控制单元。