TimeQuest Timing Analyzer report for A
Mon Dec 18 09:45:37 2017
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'RAM_outclock'
 13. Slow 1200mV 85C Model Setup: 'shift_CLK'
 14. Slow 1200mV 85C Model Setup: 'RAM_inclock'
 15. Slow 1200mV 85C Model Hold: 'RAM_inclock'
 16. Slow 1200mV 85C Model Hold: 'shift_CLK'
 17. Slow 1200mV 85C Model Hold: 'RAM_outclock'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'RAM_outclock'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'RAM_CLK'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'ADD_CLKA'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'ADD_CLKB'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'shift_CLK'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'RAM_inclock'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'latch_clk[0]'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'latch_clk[1]'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Propagation Delay
 31. Minimum Propagation Delay
 32. Slow 1200mV 85C Model Metastability Report
 33. Slow 1200mV 0C Model Fmax Summary
 34. Slow 1200mV 0C Model Setup Summary
 35. Slow 1200mV 0C Model Hold Summary
 36. Slow 1200mV 0C Model Recovery Summary
 37. Slow 1200mV 0C Model Removal Summary
 38. Slow 1200mV 0C Model Minimum Pulse Width Summary
 39. Slow 1200mV 0C Model Setup: 'RAM_outclock'
 40. Slow 1200mV 0C Model Setup: 'shift_CLK'
 41. Slow 1200mV 0C Model Setup: 'RAM_inclock'
 42. Slow 1200mV 0C Model Hold: 'RAM_inclock'
 43. Slow 1200mV 0C Model Hold: 'shift_CLK'
 44. Slow 1200mV 0C Model Hold: 'RAM_outclock'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'RAM_outclock'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'RAM_CLK'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'ADD_CLKA'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'ADD_CLKB'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'shift_CLK'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'RAM_inclock'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'latch_clk[0]'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'latch_clk[1]'
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Propagation Delay
 58. Minimum Propagation Delay
 59. Slow 1200mV 0C Model Metastability Report
 60. Fast 1200mV 0C Model Setup Summary
 61. Fast 1200mV 0C Model Hold Summary
 62. Fast 1200mV 0C Model Recovery Summary
 63. Fast 1200mV 0C Model Removal Summary
 64. Fast 1200mV 0C Model Minimum Pulse Width Summary
 65. Fast 1200mV 0C Model Setup: 'RAM_outclock'
 66. Fast 1200mV 0C Model Setup: 'shift_CLK'
 67. Fast 1200mV 0C Model Setup: 'RAM_inclock'
 68. Fast 1200mV 0C Model Hold: 'RAM_inclock'
 69. Fast 1200mV 0C Model Hold: 'shift_CLK'
 70. Fast 1200mV 0C Model Hold: 'RAM_outclock'
 71. Fast 1200mV 0C Model Minimum Pulse Width: 'RAM_CLK'
 72. Fast 1200mV 0C Model Minimum Pulse Width: 'RAM_outclock'
 73. Fast 1200mV 0C Model Minimum Pulse Width: 'shift_CLK'
 74. Fast 1200mV 0C Model Minimum Pulse Width: 'ADD_CLKA'
 75. Fast 1200mV 0C Model Minimum Pulse Width: 'ADD_CLKB'
 76. Fast 1200mV 0C Model Minimum Pulse Width: 'RAM_inclock'
 77. Fast 1200mV 0C Model Minimum Pulse Width: 'latch_clk[0]'
 78. Fast 1200mV 0C Model Minimum Pulse Width: 'latch_clk[1]'
 79. Setup Times
 80. Hold Times
 81. Clock to Output Times
 82. Minimum Clock to Output Times
 83. Propagation Delay
 84. Minimum Propagation Delay
 85. Fast 1200mV 0C Model Metastability Report
 86. Multicorner Timing Analysis Summary
 87. Setup Times
 88. Hold Times
 89. Clock to Output Times
 90. Minimum Clock to Output Times
 91. Progagation Delay
 92. Minimum Progagation Delay
 93. Board Trace Model Assignments
 94. Input Transition Times
 95. Signal Integrity Metrics (Slow 1200mv 0c Model)
 96. Signal Integrity Metrics (Slow 1200mv 85c Model)
 97. Signal Integrity Metrics (Fast 1200mv 0c Model)
 98. Setup Transfers
 99. Hold Transfers
100. Report TCCS
101. Report RSKM
102. Unconstrained Paths
103. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; A                                                                  ;
; Device Family      ; Cyclone IV GX                                                      ;
; Device Name        ; EP4CGX22CF19C6                                                     ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                     ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; Clock Name   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets          ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; ADD_CLKA     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ADD_CLKA }     ;
; ADD_CLKB     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ADD_CLKB }     ;
; latch_clk[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { latch_clk[0] } ;
; latch_clk[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { latch_clk[1] } ;
; RAM_CLK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RAM_CLK }      ;
; RAM_inclock  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RAM_inclock }  ;
; RAM_outclock ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RAM_outclock } ;
; shift_CLK    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { shift_CLK }    ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 724.64 MHz ; 250.0 MHz       ; shift_CLK  ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------+
; Slow 1200mV 85C Model Setup Summary   ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; RAM_outclock ; -1.868 ; -29.888       ;
; shift_CLK    ; -0.380 ; -3.979        ;
; RAM_inclock  ; 0.091  ; 0.000         ;
+--------------+--------+---------------+


+--------------------------------------+
; Slow 1200mV 85C Model Hold Summary   ;
+--------------+-------+---------------+
; Clock        ; Slack ; End Point TNS ;
+--------------+-------+---------------+
; RAM_inclock  ; 0.168 ; 0.000         ;
; shift_CLK    ; 0.356 ; 0.000         ;
; RAM_outclock ; 2.283 ; 0.000         ;
+--------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------+--------+---------------------------+
; Clock        ; Slack  ; End Point TNS             ;
+--------------+--------+---------------------------+
; RAM_outclock ; -3.000 ; -37.784                   ;
; RAM_CLK      ; -3.000 ; -27.000                   ;
; ADD_CLKA     ; -3.000 ; -19.000                   ;
; ADD_CLKB     ; -3.000 ; -19.000                   ;
; shift_CLK    ; -3.000 ; -19.000                   ;
; RAM_inclock  ; -3.000 ; -9.522                    ;
; latch_clk[0] ; -3.000 ; -3.000                    ;
; latch_clk[1] ; -3.000 ; -3.000                    ;
+--------------+--------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RAM_outclock'                                                                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                                                                                        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'shift_CLK'                                                                                                                                 ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.380 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.311      ;
; -0.253 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.184      ;
; -0.251 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.182      ;
; -0.246 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.177      ;
; -0.243 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.174      ;
; -0.243 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.174      ;
; -0.242 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.173      ;
; -0.242 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.173      ;
; -0.242 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.173      ;
; -0.241 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.172      ;
; -0.240 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.171      ;
; -0.240 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.171      ;
; -0.239 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.170      ;
; -0.237 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.168      ;
; -0.231 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.162      ;
; -0.228 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.065     ; 1.158      ;
; -0.226 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.157      ;
; -0.222 ; A4shift:inst2|74198_16:inst|74198:inst|113  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.153      ;
; -0.215 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.146      ;
; -0.213 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.144      ;
; -0.162 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.063     ; 1.094      ;
; -0.110 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.041      ;
; -0.107 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.038      ;
; -0.104 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.035      ;
; -0.103 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.034      ;
; -0.103 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.034      ;
; -0.103 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.034      ;
; -0.102 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.033      ;
; -0.102 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.033      ;
; -0.100 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.031      ;
; -0.096 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.027      ;
; -0.092 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.023      ;
; -0.092 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.023      ;
; -0.091 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.022      ;
; -0.081 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.012      ;
; -0.077 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.008      ;
; -0.069 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.000      ;
; -0.066 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 0.997      ;
; -0.044 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 0.975      ;
; -0.044 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 0.975      ;
; 0.066  ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 0.865      ;
; 0.068  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 0.863      ;
; 0.068  ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 0.863      ;
; 0.118  ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 0.813      ;
; 0.294  ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 0.637      ;
; 0.294  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 0.637      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RAM_inclock'                                                                                                                                                                                                      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.091 ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.288      ; 1.205      ;
; 0.101 ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.288      ; 1.195      ;
; 0.117 ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.288      ; 1.179      ;
; 0.121 ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.288      ; 1.175      ;
; 0.124 ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.288      ; 1.172      ;
; 0.128 ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.288      ; 1.168      ;
; 0.137 ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.288      ; 1.159      ;
; 0.147 ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.288      ; 1.149      ;
; 0.239 ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.287      ; 1.056      ;
; 0.257 ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.283      ; 1.034      ;
; 0.259 ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.292      ; 1.041      ;
; 0.267 ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.287      ; 1.028      ;
; 0.273 ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.287      ; 1.022      ;
; 0.286 ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.292      ; 1.014      ;
; 0.287 ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.283      ; 1.004      ;
; 0.290 ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.283      ; 1.001      ;
; 0.293 ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.292      ; 1.007      ;
; 0.299 ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.283      ; 0.992      ;
; 0.302 ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.288      ; 0.994      ;
; 0.304 ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.288      ; 0.992      ;
; 0.305 ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.292      ; 0.995      ;
; 0.313 ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.292      ; 0.987      ;
; 0.318 ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.283      ; 0.973      ;
; 0.320 ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.288      ; 0.976      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RAM_inclock'                                                                                                                                                                                                       ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.168 ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.480      ; 0.875      ;
; 0.177 ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 0.888      ;
; 0.178 ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.488      ; 0.893      ;
; 0.183 ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 0.894      ;
; 0.184 ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.480      ; 0.891      ;
; 0.188 ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.488      ; 0.903      ;
; 0.191 ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.480      ; 0.898      ;
; 0.193 ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.480      ; 0.900      ;
; 0.193 ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 0.904      ;
; 0.206 ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 0.917      ;
; 0.208 ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 0.919      ;
; 0.208 ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.488      ; 0.923      ;
; 0.216 ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.480      ; 0.923      ;
; 0.217 ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.488      ; 0.932      ;
; 0.232 ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.488      ; 0.947      ;
; 0.233 ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 0.944      ;
; 0.344 ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 1.055      ;
; 0.355 ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 1.066      ;
; 0.367 ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 1.078      ;
; 0.368 ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 1.079      ;
; 0.369 ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 1.080      ;
; 0.371 ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 1.082      ;
; 0.394 ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 1.105      ;
; 0.399 ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 1.110      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'shift_CLK'                                                                                                                                 ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; A4shift:inst2|74198_16:inst|74198:inst|113  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.577      ;
; 0.504 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.725      ;
; 0.514 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.735      ;
; 0.515 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.736      ;
; 0.515 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.736      ;
; 0.627 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.848      ;
; 0.627 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.848      ;
; 0.628 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.849      ;
; 0.629 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.850      ;
; 0.629 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.850      ;
; 0.629 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.850      ;
; 0.648 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.869      ;
; 0.649 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.870      ;
; 0.684 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.905      ;
; 0.685 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.906      ;
; 0.691 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.912      ;
; 0.691 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.912      ;
; 0.692 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.913      ;
; 0.692 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.913      ;
; 0.692 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.913      ;
; 0.692 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.913      ;
; 0.693 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.914      ;
; 0.695 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.916      ;
; 0.697 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.918      ;
; 0.743 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.065      ; 0.965      ;
; 0.787 ; A4shift:inst2|74198_16:inst|74198:inst|113  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.008      ;
; 0.788 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.063      ; 1.008      ;
; 0.793 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.014      ;
; 0.798 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.019      ;
; 0.800 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.021      ;
; 0.800 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.021      ;
; 0.800 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.021      ;
; 0.801 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.022      ;
; 0.801 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.022      ;
; 0.801 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.022      ;
; 0.802 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.023      ;
; 0.802 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.023      ;
; 0.803 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.024      ;
; 0.806 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.027      ;
; 0.807 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.028      ;
; 0.809 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.030      ;
; 0.814 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.035      ;
; 0.817 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.038      ;
; 0.819 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.040      ;
; 0.911 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.132      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RAM_outclock'                                                                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                                                                                                        ; To Node                                                                                        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'RAM_outclock'                                                                                                                              ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                                                                         ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RAM_outclock ; Rise       ; RAM_outclock                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; RAM_outclock~input|o                                                                           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; RAM_outclock~inputclkctrl|inclk[0]                                                             ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; RAM_outclock~inputclkctrl|outclk                                                               ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; inst1|inst5|altsyncram_component|auto_generated|ram_block1a0|clk1                              ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; RAM_outclock~input|i                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; RAM_outclock~input|i                                                                           ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; inst1|inst5|altsyncram_component|auto_generated|ram_block1a0|clk1                              ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; RAM_outclock~inputclkctrl|inclk[0]                                                             ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; RAM_outclock~inputclkctrl|outclk                                                               ;
; 0.673  ; 0.673        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; RAM_outclock~input|o                                                                           ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'RAM_CLK'                                                                        ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RAM_CLK ; Rise       ; RAM_CLK                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; RAM_CLK~input|o                          ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; RAM_CLK~inputclkctrl|inclk[0]            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; RAM_CLK~inputclkctrl|outclk              ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|12|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|13|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|14|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|15|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|16|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|17|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|18|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|19|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|12|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|13|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|14|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|15|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|16|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|17|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|18|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|19|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|12|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|13|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|14|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|15|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|16|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|17|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|18|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|19|clk                  ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ADD_CLKA'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ADD_CLKA ; Rise       ; ADD_CLKA                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|19 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|12 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|13 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|14 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|15 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|14 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|15 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|19 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|16 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|17 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|18 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|19 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|12 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|13 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|16 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|17 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|18 ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; ADD_CLKA~input|o                             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; ADD_CLKA~inputclkctrl|inclk[0]               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; ADD_CLKA~inputclkctrl|outclk                 ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|12|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|13|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|14|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|15|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|16|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|17|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|18|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|19|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|12|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|13|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|14|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|15|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|16|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|17|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|18|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|19|clk                     ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|12 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|13 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|14 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|15 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|16 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|17 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|18 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|19 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|12 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|13 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|14 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|15 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|16 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|17 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|18 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|19 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; ADD_CLKA~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; ADD_CLKA~input|i                             ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|16|clk                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|17|clk                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|18|clk                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|19|clk                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|12|clk                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|13|clk                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|16|clk                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|17|clk                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|18|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|12|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|13|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|14|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|15|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|14|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|15|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|19|clk                     ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; ADD_CLKA~inputclkctrl|inclk[0]               ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; ADD_CLKA~inputclkctrl|outclk                 ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; ADD_CLKA~input|o                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ADD_CLKB'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ADD_CLKB ; Rise       ; ADD_CLKB                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|19 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|12 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|13 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|14 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|15 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|14 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|15 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|19 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|16 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|17 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|18 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|19 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|12 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|13 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|16 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|17 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|18 ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; ADD_CLKB~input|o                              ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; ADD_CLKB~inputclkctrl|inclk[0]                ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; ADD_CLKB~inputclkctrl|outclk                  ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|12|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|13|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|14|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|15|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|16|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|17|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|18|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|19|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|12|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|13|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|14|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|15|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|16|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|17|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|18|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|19|clk                     ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|12 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|13 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|14 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|15 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|16 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|17 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|18 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|19 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|12 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|13 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|14 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|15 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|16 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|17 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|18 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|19 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; ADD_CLKB~input|i                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; ADD_CLKB~input|i                              ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|16|clk                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|17|clk                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|18|clk                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|19|clk                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|12|clk                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|13|clk                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|16|clk                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|17|clk                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|18|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|12|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|13|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|14|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|15|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|14|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|15|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|19|clk                     ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; ADD_CLKB~inputclkctrl|inclk[0]                ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; ADD_CLKB~inputclkctrl|outclk                  ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; ADD_CLKB~input|o                              ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'shift_CLK'                                                                           ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; shift_CLK ; Rise       ; shift_CLK                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|113 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|114 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|115 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|116 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|117 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|118 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|119 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|120 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|113  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|114  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|115  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|116  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|117  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|118  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|119  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|120  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|113 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|114 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|115 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|116 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|117 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|118 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|119 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|120 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|113  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|114  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|115  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|116  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|117  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|118  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|119  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|120  ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; shift_CLK~input|o                           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; shift_CLK~inputclkctrl|inclk[0]             ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; shift_CLK~inputclkctrl|outclk               ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|113|clk                    ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|114|clk                    ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|115|clk                    ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|116|clk                    ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|117|clk                    ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|118|clk                    ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|119|clk                    ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|120|clk                    ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|113|clk                     ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|114|clk                     ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|115|clk                     ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|116|clk                     ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|117|clk                     ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|118|clk                     ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|119|clk                     ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|120|clk                     ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|113 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|114 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|115 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|116 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|117 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|118 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|119 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|120 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|113  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|114  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|115  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|116  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|117  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|118  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|119  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|120  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; shift_CLK~input|i                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; shift_CLK~input|i                           ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|113|clk                    ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|114|clk                    ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|115|clk                    ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|116|clk                    ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|117|clk                    ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|118|clk                    ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|119|clk                    ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|120|clk                    ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|113|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|114|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|115|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|116|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|117|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|118|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|119|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|120|clk                     ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; shift_CLK~inputclkctrl|inclk[0]             ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; shift_CLK~inputclkctrl|outclk               ;
; 0.673  ; 0.673        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; shift_CLK~input|o                           ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'RAM_inclock'                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RAM_inclock ; Rise       ; RAM_inclock                                                                                                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.117  ; 0.347        ; 0.230          ; Low Pulse Width  ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.117  ; 0.347        ; 0.230          ; Low Pulse Width  ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.117  ; 0.347        ; 0.230          ; Low Pulse Width  ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; RAM_inclock~input|o                                                                                                    ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; RAM_inclock~inputclkctrl|inclk[0]                                                                                      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; RAM_inclock~inputclkctrl|outclk                                                                                        ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; inst1|inst5|altsyncram_component|auto_generated|ram_block1a0|clk0                                                      ;
; 0.409  ; 0.639        ; 0.230          ; High Pulse Width ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.411  ; 0.641        ; 0.230          ; High Pulse Width ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.411  ; 0.641        ; 0.230          ; High Pulse Width ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; RAM_inclock~input|i                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; RAM_inclock~input|i                                                                                                    ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; inst1|inst5|altsyncram_component|auto_generated|ram_block1a0|clk0                                                      ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; RAM_inclock~inputclkctrl|inclk[0]                                                                                      ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; RAM_inclock~inputclkctrl|outclk                                                                                        ;
; 0.673  ; 0.673        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; RAM_inclock~input|o                                                                                                    ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'latch_clk[0]'                                                                  ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; latch_clk[0] ; Rise       ; latch_clk[0]                       ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; latch_clk[0]~input|o               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; latch_clk[0]~inputclkctrl|inclk[0] ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; latch_clk[0]~inputclkctrl|outclk   ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|13|datad                ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|15|datad                ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|13|datad                 ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|14|datad                 ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|15|datad                 ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|18|datad                 ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|14|datad                ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|19|datad                ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|16|datad                 ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|17|datad                 ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|18|datad                ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|19|datad                 ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|16|datad                ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|17|datad                ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|12|datad                 ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|12|datad                ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|13       ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|15       ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|13        ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|14        ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|15        ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|18        ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|14       ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|19       ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|16        ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|17        ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|18       ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|19        ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|16       ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|17       ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|12        ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|12       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; latch_clk[0]~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; latch_clk[0]~input|i               ;
; 0.607  ; 0.607        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|12       ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|16       ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|17       ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|18       ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|12        ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|19        ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|19       ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|16        ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|17        ;
; 0.613  ; 0.613        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|14       ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|13       ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|15       ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|13        ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|14        ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|15        ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|18        ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|12|datad                ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|16|datad                ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|17|datad                ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|18|datad                ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|12|datad                 ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|19|datad                 ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|19|datad                ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|16|datad                 ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|17|datad                 ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|14|datad                ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|13|datad                ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|15|datad                ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|13|datad                 ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|14|datad                 ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|15|datad                 ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|18|datad                 ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; latch_clk[0]~inputclkctrl|inclk[0] ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; latch_clk[0]~inputclkctrl|outclk   ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; latch_clk[0]~input|o               ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'latch_clk[1]'                                                                  ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; latch_clk[1] ; Rise       ; latch_clk[1]                       ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; latch_clk[1]~input|o               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; latch_clk[1]~inputclkctrl|inclk[0] ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; latch_clk[1]~inputclkctrl|outclk   ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|13|datad              ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|16|datad               ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|18|datad               ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|15|datad              ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|19|datad              ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|15|datad               ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|13|datad               ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|14|datad              ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|16|datad              ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|12|datad               ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|14|datad               ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|17|datad               ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|19|datad               ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|18|datad              ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|12|datad              ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|17|datad              ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|13     ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|16      ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|18      ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|15     ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|19     ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|15      ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|13      ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|14     ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|16     ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|12      ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|14      ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|17      ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|19      ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|18     ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|12     ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|17     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; latch_clk[1]~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; latch_clk[1]~input|i               ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|17     ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|12     ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|18     ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|16     ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|12      ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|19      ;
; 0.613  ; 0.613        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|14     ;
; 0.613  ; 0.613        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|13      ;
; 0.613  ; 0.613        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|14      ;
; 0.613  ; 0.613        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|17      ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|19     ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|13     ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|15     ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|15      ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|16      ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|18      ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|17|datad              ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|12|datad              ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|18|datad              ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|16|datad              ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|12|datad               ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|19|datad               ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|14|datad              ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|13|datad               ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|14|datad               ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|17|datad               ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|19|datad              ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|13|datad              ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|15|datad              ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|15|datad               ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|16|datad               ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|18|datad               ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; latch_clk[1]~inputclkctrl|inclk[0] ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; latch_clk[1]~inputclkctrl|outclk   ;
; 0.673  ; 0.673        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; latch_clk[1]~input|o               ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; io[*]        ; ADD_CLKA     ; 2.116 ; 2.611 ; Rise       ; ADD_CLKA        ;
;  io[0]       ; ADD_CLKA     ; 2.036 ; 2.448 ; Rise       ; ADD_CLKA        ;
;  io[1]       ; ADD_CLKA     ; 1.484 ; 1.905 ; Rise       ; ADD_CLKA        ;
;  io[2]       ; ADD_CLKA     ; 1.741 ; 2.208 ; Rise       ; ADD_CLKA        ;
;  io[3]       ; ADD_CLKA     ; 1.775 ; 2.256 ; Rise       ; ADD_CLKA        ;
;  io[4]       ; ADD_CLKA     ; 2.116 ; 2.611 ; Rise       ; ADD_CLKA        ;
;  io[5]       ; ADD_CLKA     ; 1.812 ; 2.278 ; Rise       ; ADD_CLKA        ;
;  io[6]       ; ADD_CLKA     ; 1.779 ; 2.238 ; Rise       ; ADD_CLKA        ;
;  io[7]       ; ADD_CLKA     ; 1.825 ; 2.285 ; Rise       ; ADD_CLKA        ;
;  io[8]       ; ADD_CLKA     ; 1.821 ; 2.267 ; Rise       ; ADD_CLKA        ;
;  io[9]       ; ADD_CLKA     ; 1.754 ; 2.164 ; Rise       ; ADD_CLKA        ;
;  io[10]      ; ADD_CLKA     ; 2.045 ; 2.514 ; Rise       ; ADD_CLKA        ;
;  io[11]      ; ADD_CLKA     ; 2.005 ; 2.474 ; Rise       ; ADD_CLKA        ;
;  io[12]      ; ADD_CLKA     ; 2.095 ; 2.522 ; Rise       ; ADD_CLKA        ;
;  io[13]      ; ADD_CLKA     ; 2.031 ; 2.485 ; Rise       ; ADD_CLKA        ;
;  io[14]      ; ADD_CLKA     ; 2.006 ; 2.478 ; Rise       ; ADD_CLKA        ;
;  io[15]      ; ADD_CLKA     ; 1.819 ; 2.273 ; Rise       ; ADD_CLKA        ;
; io[*]        ; ADD_CLKB     ; 2.083 ; 2.578 ; Rise       ; ADD_CLKB        ;
;  io[0]       ; ADD_CLKB     ; 2.006 ; 2.419 ; Rise       ; ADD_CLKB        ;
;  io[1]       ; ADD_CLKB     ; 1.454 ; 1.875 ; Rise       ; ADD_CLKB        ;
;  io[2]       ; ADD_CLKB     ; 1.710 ; 2.177 ; Rise       ; ADD_CLKB        ;
;  io[3]       ; ADD_CLKB     ; 1.744 ; 2.225 ; Rise       ; ADD_CLKB        ;
;  io[4]       ; ADD_CLKB     ; 2.083 ; 2.578 ; Rise       ; ADD_CLKB        ;
;  io[5]       ; ADD_CLKB     ; 1.783 ; 2.249 ; Rise       ; ADD_CLKB        ;
;  io[6]       ; ADD_CLKB     ; 1.750 ; 2.208 ; Rise       ; ADD_CLKB        ;
;  io[7]       ; ADD_CLKB     ; 1.793 ; 2.252 ; Rise       ; ADD_CLKB        ;
;  io[8]       ; ADD_CLKB     ; 1.792 ; 2.239 ; Rise       ; ADD_CLKB        ;
;  io[9]       ; ADD_CLKB     ; 1.724 ; 2.134 ; Rise       ; ADD_CLKB        ;
;  io[10]      ; ADD_CLKB     ; 2.015 ; 2.485 ; Rise       ; ADD_CLKB        ;
;  io[11]      ; ADD_CLKB     ; 1.980 ; 2.450 ; Rise       ; ADD_CLKB        ;
;  io[12]      ; ADD_CLKB     ; 2.068 ; 2.495 ; Rise       ; ADD_CLKB        ;
;  io[13]      ; ADD_CLKB     ; 2.001 ; 2.456 ; Rise       ; ADD_CLKB        ;
;  io[14]      ; ADD_CLKB     ; 1.975 ; 2.447 ; Rise       ; ADD_CLKB        ;
;  io[15]      ; ADD_CLKB     ; 1.935 ; 2.385 ; Rise       ; ADD_CLKB        ;
; RAM_addr[*]  ; RAM_CLK      ; 2.234 ; 2.708 ; Rise       ; RAM_CLK         ;
;  RAM_addr[0] ; RAM_CLK      ; 1.976 ; 2.459 ; Rise       ; RAM_CLK         ;
;  RAM_addr[1] ; RAM_CLK      ; 1.729 ; 2.170 ; Rise       ; RAM_CLK         ;
;  RAM_addr[2] ; RAM_CLK      ; 1.541 ; 1.989 ; Rise       ; RAM_CLK         ;
;  RAM_addr[3] ; RAM_CLK      ; 1.503 ; 1.938 ; Rise       ; RAM_CLK         ;
;  RAM_addr[4] ; RAM_CLK      ; 1.747 ; 2.197 ; Rise       ; RAM_CLK         ;
;  RAM_addr[5] ; RAM_CLK      ; 1.813 ; 2.266 ; Rise       ; RAM_CLK         ;
;  RAM_addr[6] ; RAM_CLK      ; 1.582 ; 2.035 ; Rise       ; RAM_CLK         ;
;  RAM_addr[7] ; RAM_CLK      ; 2.234 ; 2.708 ; Rise       ; RAM_CLK         ;
; io[*]        ; RAM_CLK      ; 2.292 ; 2.765 ; Rise       ; RAM_CLK         ;
;  io[0]       ; RAM_CLK      ; 1.792 ; 2.237 ; Rise       ; RAM_CLK         ;
;  io[1]       ; RAM_CLK      ; 1.841 ; 2.277 ; Rise       ; RAM_CLK         ;
;  io[2]       ; RAM_CLK      ; 2.038 ; 2.514 ; Rise       ; RAM_CLK         ;
;  io[3]       ; RAM_CLK      ; 1.780 ; 2.245 ; Rise       ; RAM_CLK         ;
;  io[4]       ; RAM_CLK      ; 2.212 ; 2.745 ; Rise       ; RAM_CLK         ;
;  io[5]       ; RAM_CLK      ; 2.182 ; 2.681 ; Rise       ; RAM_CLK         ;
;  io[6]       ; RAM_CLK      ; 1.941 ; 2.393 ; Rise       ; RAM_CLK         ;
;  io[7]       ; RAM_CLK      ; 1.798 ; 2.234 ; Rise       ; RAM_CLK         ;
;  io[8]       ; RAM_CLK      ; 1.663 ; 2.102 ; Rise       ; RAM_CLK         ;
;  io[9]       ; RAM_CLK      ; 1.772 ; 2.200 ; Rise       ; RAM_CLK         ;
;  io[10]      ; RAM_CLK      ; 1.999 ; 2.489 ; Rise       ; RAM_CLK         ;
;  io[11]      ; RAM_CLK      ; 1.940 ; 2.409 ; Rise       ; RAM_CLK         ;
;  io[12]      ; RAM_CLK      ; 1.745 ; 2.196 ; Rise       ; RAM_CLK         ;
;  io[13]      ; RAM_CLK      ; 1.991 ; 2.448 ; Rise       ; RAM_CLK         ;
;  io[14]      ; RAM_CLK      ; 1.916 ; 2.391 ; Rise       ; RAM_CLK         ;
;  io[15]      ; RAM_CLK      ; 2.292 ; 2.765 ; Rise       ; RAM_CLK         ;
; RAM_wren     ; RAM_inclock  ; 1.726 ; 2.093 ; Rise       ; RAM_inclock     ;
; io[*]        ; latch_clk[0] ; 2.894 ; 3.378 ; Fall       ; latch_clk[0]    ;
;  io[0]       ; latch_clk[0] ; 2.782 ; 3.232 ; Fall       ; latch_clk[0]    ;
;  io[1]       ; latch_clk[0] ; 2.347 ; 2.798 ; Fall       ; latch_clk[0]    ;
;  io[2]       ; latch_clk[0] ; 2.473 ; 2.944 ; Fall       ; latch_clk[0]    ;
;  io[3]       ; latch_clk[0] ; 2.196 ; 2.671 ; Fall       ; latch_clk[0]    ;
;  io[4]       ; latch_clk[0] ; 2.405 ; 2.892 ; Fall       ; latch_clk[0]    ;
;  io[5]       ; latch_clk[0] ; 2.373 ; 2.845 ; Fall       ; latch_clk[0]    ;
;  io[6]       ; latch_clk[0] ; 2.246 ; 2.722 ; Fall       ; latch_clk[0]    ;
;  io[7]       ; latch_clk[0] ; 2.261 ; 2.707 ; Fall       ; latch_clk[0]    ;
;  io[8]       ; latch_clk[0] ; 2.231 ; 2.668 ; Fall       ; latch_clk[0]    ;
;  io[9]       ; latch_clk[0] ; 2.438 ; 2.884 ; Fall       ; latch_clk[0]    ;
;  io[10]      ; latch_clk[0] ; 2.772 ; 3.265 ; Fall       ; latch_clk[0]    ;
;  io[11]      ; latch_clk[0] ; 2.524 ; 2.980 ; Fall       ; latch_clk[0]    ;
;  io[12]      ; latch_clk[0] ; 2.656 ; 3.106 ; Fall       ; latch_clk[0]    ;
;  io[13]      ; latch_clk[0] ; 2.428 ; 2.885 ; Fall       ; latch_clk[0]    ;
;  io[14]      ; latch_clk[0] ; 2.231 ; 2.699 ; Fall       ; latch_clk[0]    ;
;  io[15]      ; latch_clk[0] ; 2.894 ; 3.378 ; Fall       ; latch_clk[0]    ;
; io[*]        ; latch_clk[1] ; 2.736 ; 3.229 ; Fall       ; latch_clk[1]    ;
;  io[0]       ; latch_clk[1] ; 2.736 ; 3.186 ; Fall       ; latch_clk[1]    ;
;  io[1]       ; latch_clk[1] ; 2.330 ; 2.781 ; Fall       ; latch_clk[1]    ;
;  io[2]       ; latch_clk[1] ; 2.500 ; 2.967 ; Fall       ; latch_clk[1]    ;
;  io[3]       ; latch_clk[1] ; 2.222 ; 2.687 ; Fall       ; latch_clk[1]    ;
;  io[4]       ; latch_clk[1] ; 2.293 ; 2.788 ; Fall       ; latch_clk[1]    ;
;  io[5]       ; latch_clk[1] ; 2.267 ; 2.748 ; Fall       ; latch_clk[1]    ;
;  io[6]       ; latch_clk[1] ; 2.207 ; 2.683 ; Fall       ; latch_clk[1]    ;
;  io[7]       ; latch_clk[1] ; 1.881 ; 2.312 ; Fall       ; latch_clk[1]    ;
;  io[8]       ; latch_clk[1] ; 2.210 ; 2.647 ; Fall       ; latch_clk[1]    ;
;  io[9]       ; latch_clk[1] ; 2.682 ; 3.114 ; Fall       ; latch_clk[1]    ;
;  io[10]      ; latch_clk[1] ; 2.736 ; 3.229 ; Fall       ; latch_clk[1]    ;
;  io[11]      ; latch_clk[1] ; 2.323 ; 2.779 ; Fall       ; latch_clk[1]    ;
;  io[12]      ; latch_clk[1] ; 2.557 ; 3.011 ; Fall       ; latch_clk[1]    ;
;  io[13]      ; latch_clk[1] ; 2.390 ; 2.847 ; Fall       ; latch_clk[1]    ;
;  io[14]      ; latch_clk[1] ; 2.196 ; 2.664 ; Fall       ; latch_clk[1]    ;
;  io[15]      ; latch_clk[1] ; 2.685 ; 3.169 ; Fall       ; latch_clk[1]    ;
; io[*]        ; shift_CLK    ; 2.499 ; 2.999 ; Rise       ; shift_CLK       ;
;  io[0]       ; shift_CLK    ; 2.289 ; 2.751 ; Rise       ; shift_CLK       ;
;  io[1]       ; shift_CLK    ; 2.039 ; 2.499 ; Rise       ; shift_CLK       ;
;  io[2]       ; shift_CLK    ; 2.136 ; 2.617 ; Rise       ; shift_CLK       ;
;  io[3]       ; shift_CLK    ; 2.014 ; 2.516 ; Rise       ; shift_CLK       ;
;  io[4]       ; shift_CLK    ; 1.937 ; 2.426 ; Rise       ; shift_CLK       ;
;  io[5]       ; shift_CLK    ; 1.759 ; 2.264 ; Rise       ; shift_CLK       ;
;  io[6]       ; shift_CLK    ; 1.924 ; 2.413 ; Rise       ; shift_CLK       ;
;  io[7]       ; shift_CLK    ; 1.754 ; 2.215 ; Rise       ; shift_CLK       ;
;  io[8]       ; shift_CLK    ; 1.712 ; 2.153 ; Rise       ; shift_CLK       ;
;  io[9]       ; shift_CLK    ; 1.951 ; 2.416 ; Rise       ; shift_CLK       ;
;  io[10]      ; shift_CLK    ; 1.786 ; 2.279 ; Rise       ; shift_CLK       ;
;  io[11]      ; shift_CLK    ; 1.978 ; 2.487 ; Rise       ; shift_CLK       ;
;  io[12]      ; shift_CLK    ; 1.851 ; 2.337 ; Rise       ; shift_CLK       ;
;  io[13]      ; shift_CLK    ; 1.945 ; 2.428 ; Rise       ; shift_CLK       ;
;  io[14]      ; shift_CLK    ; 1.970 ; 2.457 ; Rise       ; shift_CLK       ;
;  io[15]      ; shift_CLK    ; 2.499 ; 2.999 ; Rise       ; shift_CLK       ;
; shift_LR     ; shift_CLK    ; 2.222 ; 2.674 ; Rise       ; shift_CLK       ;
; shift_S[*]   ; shift_CLK    ; 2.937 ; 3.450 ; Rise       ; shift_CLK       ;
;  shift_S[0]  ; shift_CLK    ; 2.884 ; 3.390 ; Rise       ; shift_CLK       ;
;  shift_S[1]  ; shift_CLK    ; 2.937 ; 3.450 ; Rise       ; shift_CLK       ;
+--------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; io[*]        ; ADD_CLKA     ; -1.105 ; -1.513 ; Rise       ; ADD_CLKA        ;
;  io[0]       ; ADD_CLKA     ; -1.635 ; -2.035 ; Rise       ; ADD_CLKA        ;
;  io[1]       ; ADD_CLKA     ; -1.105 ; -1.513 ; Rise       ; ADD_CLKA        ;
;  io[2]       ; ADD_CLKA     ; -1.346 ; -1.801 ; Rise       ; ADD_CLKA        ;
;  io[3]       ; ADD_CLKA     ; -1.379 ; -1.848 ; Rise       ; ADD_CLKA        ;
;  io[4]       ; ADD_CLKA     ; -1.709 ; -2.191 ; Rise       ; ADD_CLKA        ;
;  io[5]       ; ADD_CLKA     ; -1.417 ; -1.871 ; Rise       ; ADD_CLKA        ;
;  io[6]       ; ADD_CLKA     ; -1.385 ; -1.832 ; Rise       ; ADD_CLKA        ;
;  io[7]       ; ADD_CLKA     ; -1.432 ; -1.877 ; Rise       ; ADD_CLKA        ;
;  io[8]       ; ADD_CLKA     ; -1.428 ; -1.861 ; Rise       ; ADD_CLKA        ;
;  io[9]       ; ADD_CLKA     ; -1.364 ; -1.761 ; Rise       ; ADD_CLKA        ;
;  io[10]      ; ADD_CLKA     ; -1.639 ; -2.097 ; Rise       ; ADD_CLKA        ;
;  io[11]      ; ADD_CLKA     ; -1.600 ; -2.058 ; Rise       ; ADD_CLKA        ;
;  io[12]      ; ADD_CLKA     ; -1.693 ; -2.107 ; Rise       ; ADD_CLKA        ;
;  io[13]      ; ADD_CLKA     ; -1.627 ; -2.070 ; Rise       ; ADD_CLKA        ;
;  io[14]      ; ADD_CLKA     ; -1.602 ; -2.061 ; Rise       ; ADD_CLKA        ;
;  io[15]      ; ADD_CLKA     ; -1.411 ; -1.844 ; Rise       ; ADD_CLKA        ;
; io[*]        ; ADD_CLKB     ; -1.074 ; -1.483 ; Rise       ; ADD_CLKB        ;
;  io[0]       ; ADD_CLKB     ; -1.606 ; -2.005 ; Rise       ; ADD_CLKB        ;
;  io[1]       ; ADD_CLKB     ; -1.074 ; -1.483 ; Rise       ; ADD_CLKB        ;
;  io[2]       ; ADD_CLKB     ; -1.315 ; -1.770 ; Rise       ; ADD_CLKB        ;
;  io[3]       ; ADD_CLKB     ; -1.349 ; -1.817 ; Rise       ; ADD_CLKB        ;
;  io[4]       ; ADD_CLKB     ; -1.677 ; -2.158 ; Rise       ; ADD_CLKB        ;
;  io[5]       ; ADD_CLKB     ; -1.388 ; -1.842 ; Rise       ; ADD_CLKB        ;
;  io[6]       ; ADD_CLKB     ; -1.356 ; -1.803 ; Rise       ; ADD_CLKB        ;
;  io[7]       ; ADD_CLKB     ; -1.400 ; -1.844 ; Rise       ; ADD_CLKB        ;
;  io[8]       ; ADD_CLKB     ; -1.400 ; -1.833 ; Rise       ; ADD_CLKB        ;
;  io[9]       ; ADD_CLKB     ; -1.334 ; -1.731 ; Rise       ; ADD_CLKB        ;
;  io[10]      ; ADD_CLKB     ; -1.609 ; -2.067 ; Rise       ; ADD_CLKB        ;
;  io[11]      ; ADD_CLKB     ; -1.575 ; -2.034 ; Rise       ; ADD_CLKB        ;
;  io[12]      ; ADD_CLKB     ; -1.666 ; -2.080 ; Rise       ; ADD_CLKB        ;
;  io[13]      ; ADD_CLKB     ; -1.597 ; -2.040 ; Rise       ; ADD_CLKB        ;
;  io[14]      ; ADD_CLKB     ; -1.571 ; -2.031 ; Rise       ; ADD_CLKB        ;
;  io[15]      ; ADD_CLKB     ; -1.533 ; -1.972 ; Rise       ; ADD_CLKB        ;
; RAM_addr[*]  ; RAM_CLK      ; -1.105 ; -1.520 ; Rise       ; RAM_CLK         ;
;  RAM_addr[0] ; RAM_CLK      ; -1.564 ; -2.021 ; Rise       ; RAM_CLK         ;
;  RAM_addr[1] ; RAM_CLK      ; -1.323 ; -1.743 ; Rise       ; RAM_CLK         ;
;  RAM_addr[2] ; RAM_CLK      ; -1.143 ; -1.569 ; Rise       ; RAM_CLK         ;
;  RAM_addr[3] ; RAM_CLK      ; -1.105 ; -1.520 ; Rise       ; RAM_CLK         ;
;  RAM_addr[4] ; RAM_CLK      ; -1.352 ; -1.791 ; Rise       ; RAM_CLK         ;
;  RAM_addr[5] ; RAM_CLK      ; -1.405 ; -1.836 ; Rise       ; RAM_CLK         ;
;  RAM_addr[6] ; RAM_CLK      ; -1.182 ; -1.613 ; Rise       ; RAM_CLK         ;
;  RAM_addr[7] ; RAM_CLK      ; -1.813 ; -2.262 ; Rise       ; RAM_CLK         ;
; io[*]        ; RAM_CLK      ; -1.264 ; -1.679 ; Rise       ; RAM_CLK         ;
;  io[0]       ; RAM_CLK      ; -1.401 ; -1.831 ; Rise       ; RAM_CLK         ;
;  io[1]       ; RAM_CLK      ; -1.447 ; -1.870 ; Rise       ; RAM_CLK         ;
;  io[2]       ; RAM_CLK      ; -1.630 ; -2.094 ; Rise       ; RAM_CLK         ;
;  io[3]       ; RAM_CLK      ; -1.372 ; -1.815 ; Rise       ; RAM_CLK         ;
;  io[4]       ; RAM_CLK      ; -1.800 ; -2.318 ; Rise       ; RAM_CLK         ;
;  io[5]       ; RAM_CLK      ; -1.770 ; -2.256 ; Rise       ; RAM_CLK         ;
;  io[6]       ; RAM_CLK      ; -1.539 ; -1.980 ; Rise       ; RAM_CLK         ;
;  io[7]       ; RAM_CLK      ; -1.404 ; -1.827 ; Rise       ; RAM_CLK         ;
;  io[8]       ; RAM_CLK      ; -1.264 ; -1.679 ; Rise       ; RAM_CLK         ;
;  io[9]       ; RAM_CLK      ; -1.381 ; -1.795 ; Rise       ; RAM_CLK         ;
;  io[10]      ; RAM_CLK      ; -1.583 ; -2.051 ; Rise       ; RAM_CLK         ;
;  io[11]      ; RAM_CLK      ; -1.538 ; -1.995 ; Rise       ; RAM_CLK         ;
;  io[12]      ; RAM_CLK      ; -1.344 ; -1.771 ; Rise       ; RAM_CLK         ;
;  io[13]      ; RAM_CLK      ; -1.587 ; -2.033 ; Rise       ; RAM_CLK         ;
;  io[14]      ; RAM_CLK      ; -1.504 ; -1.956 ; Rise       ; RAM_CLK         ;
;  io[15]      ; RAM_CLK      ; -1.865 ; -2.316 ; Rise       ; RAM_CLK         ;
; RAM_wren     ; RAM_inclock  ; -1.299 ; -1.660 ; Rise       ; RAM_inclock     ;
; io[*]        ; latch_clk[0] ; -1.360 ; -1.804 ; Fall       ; latch_clk[0]    ;
;  io[0]       ; latch_clk[0] ; -1.931 ; -2.356 ; Fall       ; latch_clk[0]    ;
;  io[1]       ; latch_clk[0] ; -1.512 ; -1.938 ; Fall       ; latch_clk[0]    ;
;  io[2]       ; latch_clk[0] ; -1.628 ; -2.071 ; Fall       ; latch_clk[0]    ;
;  io[3]       ; latch_clk[0] ; -1.360 ; -1.812 ; Fall       ; latch_clk[0]    ;
;  io[4]       ; latch_clk[0] ; -1.428 ; -1.903 ; Fall       ; latch_clk[0]    ;
;  io[5]       ; latch_clk[0] ; -1.391 ; -1.851 ; Fall       ; latch_clk[0]    ;
;  io[6]       ; latch_clk[0] ; -1.410 ; -1.863 ; Fall       ; latch_clk[0]    ;
;  io[7]       ; latch_clk[0] ; -1.430 ; -1.851 ; Fall       ; latch_clk[0]    ;
;  io[8]       ; latch_clk[0] ; -1.391 ; -1.804 ; Fall       ; latch_clk[0]    ;
;  io[9]       ; latch_clk[0] ; -1.599 ; -2.020 ; Fall       ; latch_clk[0]    ;
;  io[10]      ; latch_clk[0] ; -1.916 ; -2.385 ; Fall       ; latch_clk[0]    ;
;  io[11]      ; latch_clk[0] ; -1.522 ; -1.950 ; Fall       ; latch_clk[0]    ;
;  io[12]      ; latch_clk[0] ; -1.671 ; -2.106 ; Fall       ; latch_clk[0]    ;
;  io[13]      ; latch_clk[0] ; -1.585 ; -2.020 ; Fall       ; latch_clk[0]    ;
;  io[14]      ; latch_clk[0] ; -1.389 ; -1.829 ; Fall       ; latch_clk[0]    ;
;  io[15]      ; latch_clk[0] ; -1.878 ; -2.334 ; Fall       ; latch_clk[0]    ;
; io[*]        ; latch_clk[1] ; -1.060 ; -1.467 ; Fall       ; latch_clk[1]    ;
;  io[0]       ; latch_clk[1] ; -1.884 ; -2.309 ; Fall       ; latch_clk[1]    ;
;  io[1]       ; latch_clk[1] ; -1.483 ; -1.910 ; Fall       ; latch_clk[1]    ;
;  io[2]       ; latch_clk[1] ; -1.513 ; -1.969 ; Fall       ; latch_clk[1]    ;
;  io[3]       ; latch_clk[1] ; -1.246 ; -1.699 ; Fall       ; latch_clk[1]    ;
;  io[4]       ; latch_clk[1] ; -1.456 ; -1.922 ; Fall       ; latch_clk[1]    ;
;  io[5]       ; latch_clk[1] ; -1.429 ; -1.888 ; Fall       ; latch_clk[1]    ;
;  io[6]       ; latch_clk[1] ; -1.371 ; -1.823 ; Fall       ; latch_clk[1]    ;
;  io[7]       ; latch_clk[1] ; -1.060 ; -1.467 ; Fall       ; latch_clk[1]    ;
;  io[8]       ; latch_clk[1] ; -1.368 ; -1.781 ; Fall       ; latch_clk[1]    ;
;  io[9]       ; latch_clk[1] ; -1.829 ; -2.237 ; Fall       ; latch_clk[1]    ;
;  io[10]      ; latch_clk[1] ; -1.879 ; -2.348 ; Fall       ; latch_clk[1]    ;
;  io[11]      ; latch_clk[1] ; -1.482 ; -1.911 ; Fall       ; latch_clk[1]    ;
;  io[12]      ; latch_clk[1] ; -1.703 ; -2.127 ; Fall       ; latch_clk[1]    ;
;  io[13]      ; latch_clk[1] ; -1.549 ; -1.984 ; Fall       ; latch_clk[1]    ;
;  io[14]      ; latch_clk[1] ; -1.353 ; -1.793 ; Fall       ; latch_clk[1]    ;
;  io[15]      ; latch_clk[1] ; -1.832 ; -2.288 ; Fall       ; latch_clk[1]    ;
; io[*]        ; shift_CLK    ; -1.294 ; -1.700 ; Rise       ; shift_CLK       ;
;  io[0]       ; shift_CLK    ; -1.815 ; -2.260 ; Rise       ; shift_CLK       ;
;  io[1]       ; shift_CLK    ; -1.609 ; -2.033 ; Rise       ; shift_CLK       ;
;  io[2]       ; shift_CLK    ; -1.708 ; -2.167 ; Rise       ; shift_CLK       ;
;  io[3]       ; shift_CLK    ; -1.580 ; -2.048 ; Rise       ; shift_CLK       ;
;  io[4]       ; shift_CLK    ; -1.519 ; -1.987 ; Rise       ; shift_CLK       ;
;  io[5]       ; shift_CLK    ; -1.347 ; -1.828 ; Rise       ; shift_CLK       ;
;  io[6]       ; shift_CLK    ; -1.505 ; -1.967 ; Rise       ; shift_CLK       ;
;  io[7]       ; shift_CLK    ; -1.331 ; -1.757 ; Rise       ; shift_CLK       ;
;  io[8]       ; shift_CLK    ; -1.294 ; -1.700 ; Rise       ; shift_CLK       ;
;  io[9]       ; shift_CLK    ; -1.536 ; -1.976 ; Rise       ; shift_CLK       ;
;  io[10]      ; shift_CLK    ; -1.359 ; -1.819 ; Rise       ; shift_CLK       ;
;  io[11]      ; shift_CLK    ; -1.557 ; -2.042 ; Rise       ; shift_CLK       ;
;  io[12]      ; shift_CLK    ; -1.427 ; -1.876 ; Rise       ; shift_CLK       ;
;  io[13]      ; shift_CLK    ; -1.526 ; -1.986 ; Rise       ; shift_CLK       ;
;  io[14]      ; shift_CLK    ; -1.513 ; -1.977 ; Rise       ; shift_CLK       ;
;  io[15]      ; shift_CLK    ; -2.057 ; -2.529 ; Rise       ; shift_CLK       ;
; shift_LR     ; shift_CLK    ; -1.795 ; -2.224 ; Rise       ; shift_CLK       ;
; shift_S[*]   ; shift_CLK    ; -1.847 ; -2.292 ; Rise       ; shift_CLK       ;
;  shift_S[0]  ; shift_CLK    ; -1.847 ; -2.292 ; Rise       ; shift_CLK       ;
;  shift_S[1]  ; shift_CLK    ; -1.888 ; -2.342 ; Rise       ; shift_CLK       ;
+--------------+--------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-----------+--------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+--------------+--------+--------+------------+-----------------+
; io[*]     ; ADD_CLKA     ; 12.906 ; 12.857 ; Rise       ; ADD_CLKA        ;
;  io[0]    ; ADD_CLKA     ; 8.433  ; 8.318  ; Rise       ; ADD_CLKA        ;
;  io[1]    ; ADD_CLKA     ; 8.293  ; 8.192  ; Rise       ; ADD_CLKA        ;
;  io[2]    ; ADD_CLKA     ; 9.912  ; 9.740  ; Rise       ; ADD_CLKA        ;
;  io[3]    ; ADD_CLKA     ; 9.435  ; 9.358  ; Rise       ; ADD_CLKA        ;
;  io[4]    ; ADD_CLKA     ; 12.085 ; 12.029 ; Rise       ; ADD_CLKA        ;
;  io[5]    ; ADD_CLKA     ; 12.119 ; 12.009 ; Rise       ; ADD_CLKA        ;
;  io[6]    ; ADD_CLKA     ; 12.906 ; 12.857 ; Rise       ; ADD_CLKA        ;
;  io[7]    ; ADD_CLKA     ; 12.869 ; 12.751 ; Rise       ; ADD_CLKA        ;
;  io[8]    ; ADD_CLKA     ; 10.925 ; 10.816 ; Rise       ; ADD_CLKA        ;
;  io[9]    ; ADD_CLKA     ; 11.135 ; 11.022 ; Rise       ; ADD_CLKA        ;
;  io[10]   ; ADD_CLKA     ; 12.392 ; 12.296 ; Rise       ; ADD_CLKA        ;
;  io[11]   ; ADD_CLKA     ; 12.797 ; 12.716 ; Rise       ; ADD_CLKA        ;
;  io[12]   ; ADD_CLKA     ; 10.288 ; 10.166 ; Rise       ; ADD_CLKA        ;
;  io[13]   ; ADD_CLKA     ; 11.238 ; 11.189 ; Rise       ; ADD_CLKA        ;
;  io[14]   ; ADD_CLKA     ; 11.013 ; 10.892 ; Rise       ; ADD_CLKA        ;
;  io[15]   ; ADD_CLKA     ; 11.029 ; 10.914 ; Rise       ; ADD_CLKA        ;
; io[*]     ; ADD_CLKB     ; 13.371 ; 13.322 ; Rise       ; ADD_CLKB        ;
;  io[0]    ; ADD_CLKB     ; 8.142  ; 8.027  ; Rise       ; ADD_CLKB        ;
;  io[1]    ; ADD_CLKB     ; 8.228  ; 8.127  ; Rise       ; ADD_CLKB        ;
;  io[2]    ; ADD_CLKB     ; 9.847  ; 9.689  ; Rise       ; ADD_CLKB        ;
;  io[3]    ; ADD_CLKB     ; 9.395  ; 9.308  ; Rise       ; ADD_CLKB        ;
;  io[4]    ; ADD_CLKB     ; 12.550 ; 12.494 ; Rise       ; ADD_CLKB        ;
;  io[5]    ; ADD_CLKB     ; 12.584 ; 12.474 ; Rise       ; ADD_CLKB        ;
;  io[6]    ; ADD_CLKB     ; 13.371 ; 13.322 ; Rise       ; ADD_CLKB        ;
;  io[7]    ; ADD_CLKB     ; 13.328 ; 13.216 ; Rise       ; ADD_CLKB        ;
;  io[8]    ; ADD_CLKB     ; 11.390 ; 11.281 ; Rise       ; ADD_CLKB        ;
;  io[9]    ; ADD_CLKB     ; 11.556 ; 11.449 ; Rise       ; ADD_CLKB        ;
;  io[10]   ; ADD_CLKB     ; 12.823 ; 12.717 ; Rise       ; ADD_CLKB        ;
;  io[11]   ; ADD_CLKB     ; 13.218 ; 13.137 ; Rise       ; ADD_CLKB        ;
;  io[12]   ; ADD_CLKB     ; 10.215 ; 10.093 ; Rise       ; ADD_CLKB        ;
;  io[13]   ; ADD_CLKB     ; 11.165 ; 11.116 ; Rise       ; ADD_CLKB        ;
;  io[14]   ; ADD_CLKB     ; 10.940 ; 10.819 ; Rise       ; ADD_CLKB        ;
;  io[15]   ; ADD_CLKB     ; 10.956 ; 10.841 ; Rise       ; ADD_CLKB        ;
; io[*]     ; RAM_outclock ; 8.932  ; 8.937  ; Rise       ; RAM_outclock    ;
;  io[0]    ; RAM_outclock ; 8.932  ; 8.937  ; Rise       ; RAM_outclock    ;
;  io[1]    ; RAM_outclock ; 8.655  ; 8.652  ; Rise       ; RAM_outclock    ;
;  io[2]    ; RAM_outclock ; 8.665  ; 8.633  ; Rise       ; RAM_outclock    ;
;  io[3]    ; RAM_outclock ; 8.143  ; 8.125  ; Rise       ; RAM_outclock    ;
;  io[4]    ; RAM_outclock ; 8.180  ; 8.151  ; Rise       ; RAM_outclock    ;
;  io[5]    ; RAM_outclock ; 8.089  ; 8.073  ; Rise       ; RAM_outclock    ;
;  io[6]    ; RAM_outclock ; 8.528  ; 8.483  ; Rise       ; RAM_outclock    ;
;  io[7]    ; RAM_outclock ; 8.552  ; 8.501  ; Rise       ; RAM_outclock    ;
;  io[8]    ; RAM_outclock ; 8.225  ; 8.205  ; Rise       ; RAM_outclock    ;
;  io[9]    ; RAM_outclock ; 8.560  ; 8.530  ; Rise       ; RAM_outclock    ;
;  io[10]   ; RAM_outclock ; 8.701  ; 8.682  ; Rise       ; RAM_outclock    ;
;  io[11]   ; RAM_outclock ; 8.039  ; 7.962  ; Rise       ; RAM_outclock    ;
;  io[12]   ; RAM_outclock ; 8.589  ; 8.608  ; Rise       ; RAM_outclock    ;
;  io[13]   ; RAM_outclock ; 8.639  ; 8.604  ; Rise       ; RAM_outclock    ;
;  io[14]   ; RAM_outclock ; 8.734  ; 8.667  ; Rise       ; RAM_outclock    ;
;  io[15]   ; RAM_outclock ; 7.942  ; 7.850  ; Rise       ; RAM_outclock    ;
; io[*]     ; latch_clk[0] ; 7.494  ; 7.439  ; Fall       ; latch_clk[0]    ;
;  io[0]    ; latch_clk[0] ; 7.117  ; 7.112  ; Fall       ; latch_clk[0]    ;
;  io[1]    ; latch_clk[0] ; 7.484  ; 7.436  ; Fall       ; latch_clk[0]    ;
;  io[2]    ; latch_clk[0] ; 7.432  ; 7.412  ; Fall       ; latch_clk[0]    ;
;  io[3]    ; latch_clk[0] ; 6.871  ; 6.856  ; Fall       ; latch_clk[0]    ;
;  io[4]    ; latch_clk[0] ; 6.964  ; 6.926  ; Fall       ; latch_clk[0]    ;
;  io[5]    ; latch_clk[0] ; 7.151  ; 7.102  ; Fall       ; latch_clk[0]    ;
;  io[6]    ; latch_clk[0] ; 7.268  ; 7.214  ; Fall       ; latch_clk[0]    ;
;  io[7]    ; latch_clk[0] ; 7.115  ; 7.053  ; Fall       ; latch_clk[0]    ;
;  io[8]    ; latch_clk[0] ; 7.098  ; 7.048  ; Fall       ; latch_clk[0]    ;
;  io[9]    ; latch_clk[0] ; 7.494  ; 7.439  ; Fall       ; latch_clk[0]    ;
;  io[10]   ; latch_clk[0] ; 7.035  ; 6.974  ; Fall       ; latch_clk[0]    ;
;  io[11]   ; latch_clk[0] ; 7.128  ; 7.122  ; Fall       ; latch_clk[0]    ;
;  io[12]   ; latch_clk[0] ; 7.213  ; 7.237  ; Fall       ; latch_clk[0]    ;
;  io[13]   ; latch_clk[0] ; 7.122  ; 7.083  ; Fall       ; latch_clk[0]    ;
;  io[14]   ; latch_clk[0] ; 7.420  ; 7.294  ; Fall       ; latch_clk[0]    ;
;  io[15]   ; latch_clk[0] ; 6.965  ; 6.883  ; Fall       ; latch_clk[0]    ;
; io[*]     ; latch_clk[1] ; 7.745  ; 7.693  ; Fall       ; latch_clk[1]    ;
;  io[0]    ; latch_clk[1] ; 7.163  ; 7.164  ; Fall       ; latch_clk[1]    ;
;  io[1]    ; latch_clk[1] ; 7.745  ; 7.693  ; Fall       ; latch_clk[1]    ;
;  io[2]    ; latch_clk[1] ; 7.262  ; 7.211  ; Fall       ; latch_clk[1]    ;
;  io[3]    ; latch_clk[1] ; 7.010  ; 6.950  ; Fall       ; latch_clk[1]    ;
;  io[4]    ; latch_clk[1] ; 7.090  ; 7.053  ; Fall       ; latch_clk[1]    ;
;  io[5]    ; latch_clk[1] ; 6.962  ; 6.922  ; Fall       ; latch_clk[1]    ;
;  io[6]    ; latch_clk[1] ; 7.428  ; 7.365  ; Fall       ; latch_clk[1]    ;
;  io[7]    ; latch_clk[1] ; 6.832  ; 6.786  ; Fall       ; latch_clk[1]    ;
;  io[8]    ; latch_clk[1] ; 6.967  ; 6.846  ; Fall       ; latch_clk[1]    ;
;  io[9]    ; latch_clk[1] ; 7.539  ; 7.534  ; Fall       ; latch_clk[1]    ;
;  io[10]   ; latch_clk[1] ; 7.213  ; 7.128  ; Fall       ; latch_clk[1]    ;
;  io[11]   ; latch_clk[1] ; 6.958  ; 6.871  ; Fall       ; latch_clk[1]    ;
;  io[12]   ; latch_clk[1] ; 7.160  ; 7.127  ; Fall       ; latch_clk[1]    ;
;  io[13]   ; latch_clk[1] ; 7.227  ; 7.200  ; Fall       ; latch_clk[1]    ;
;  io[14]   ; latch_clk[1] ; 7.419  ; 7.315  ; Fall       ; latch_clk[1]    ;
;  io[15]   ; latch_clk[1] ; 7.352  ; 7.280  ; Fall       ; latch_clk[1]    ;
; io[*]     ; shift_CLK    ; 8.363  ; 8.356  ; Rise       ; shift_CLK       ;
;  io[0]    ; shift_CLK    ; 7.758  ; 7.737  ; Rise       ; shift_CLK       ;
;  io[1]    ; shift_CLK    ; 7.878  ; 7.850  ; Rise       ; shift_CLK       ;
;  io[2]    ; shift_CLK    ; 8.280  ; 8.241  ; Rise       ; shift_CLK       ;
;  io[3]    ; shift_CLK    ; 7.679  ; 7.658  ; Rise       ; shift_CLK       ;
;  io[4]    ; shift_CLK    ; 8.223  ; 8.181  ; Rise       ; shift_CLK       ;
;  io[5]    ; shift_CLK    ; 7.894  ; 7.876  ; Rise       ; shift_CLK       ;
;  io[6]    ; shift_CLK    ; 8.363  ; 8.302  ; Rise       ; shift_CLK       ;
;  io[7]    ; shift_CLK    ; 7.667  ; 7.642  ; Rise       ; shift_CLK       ;
;  io[8]    ; shift_CLK    ; 7.368  ; 7.275  ; Rise       ; shift_CLK       ;
;  io[9]    ; shift_CLK    ; 8.338  ; 8.356  ; Rise       ; shift_CLK       ;
;  io[10]   ; shift_CLK    ; 7.969  ; 7.934  ; Rise       ; shift_CLK       ;
;  io[11]   ; shift_CLK    ; 7.645  ; 7.603  ; Rise       ; shift_CLK       ;
;  io[12]   ; shift_CLK    ; 7.813  ; 7.868  ; Rise       ; shift_CLK       ;
;  io[13]   ; shift_CLK    ; 7.893  ; 7.872  ; Rise       ; shift_CLK       ;
;  io[14]   ; shift_CLK    ; 8.199  ; 8.144  ; Rise       ; shift_CLK       ;
;  io[15]   ; shift_CLK    ; 7.715  ; 7.679  ; Rise       ; shift_CLK       ;
+-----------+--------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+--------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+--------------+-------+-------+------------+-----------------+
; io[*]     ; ADD_CLKA     ; 7.251 ; 7.128 ; Rise       ; ADD_CLKA        ;
;  io[0]    ; ADD_CLKA     ; 7.443 ; 7.337 ; Rise       ; ADD_CLKA        ;
;  io[1]    ; ADD_CLKA     ; 7.266 ; 7.138 ; Rise       ; ADD_CLKA        ;
;  io[2]    ; ADD_CLKA     ; 8.365 ; 8.228 ; Rise       ; ADD_CLKA        ;
;  io[3]    ; ADD_CLKA     ; 7.251 ; 7.128 ; Rise       ; ADD_CLKA        ;
;  io[4]    ; ADD_CLKA     ; 8.285 ; 8.188 ; Rise       ; ADD_CLKA        ;
;  io[5]    ; ADD_CLKA     ; 8.111 ; 8.040 ; Rise       ; ADD_CLKA        ;
;  io[6]    ; ADD_CLKA     ; 8.008 ; 7.926 ; Rise       ; ADD_CLKA        ;
;  io[7]    ; ADD_CLKA     ; 7.566 ; 7.432 ; Rise       ; ADD_CLKA        ;
;  io[8]    ; ADD_CLKA     ; 7.549 ; 7.450 ; Rise       ; ADD_CLKA        ;
;  io[9]    ; ADD_CLKA     ; 7.265 ; 7.160 ; Rise       ; ADD_CLKA        ;
;  io[10]   ; ADD_CLKA     ; 7.998 ; 7.884 ; Rise       ; ADD_CLKA        ;
;  io[11]   ; ADD_CLKA     ; 7.866 ; 7.765 ; Rise       ; ADD_CLKA        ;
;  io[12]   ; ADD_CLKA     ; 7.908 ; 7.815 ; Rise       ; ADD_CLKA        ;
;  io[13]   ; ADD_CLKA     ; 8.160 ; 8.067 ; Rise       ; ADD_CLKA        ;
;  io[14]   ; ADD_CLKA     ; 8.331 ; 8.196 ; Rise       ; ADD_CLKA        ;
;  io[15]   ; ADD_CLKA     ; 7.626 ; 7.514 ; Rise       ; ADD_CLKA        ;
; io[*]     ; ADD_CLKB     ; 7.075 ; 6.980 ; Rise       ; ADD_CLKB        ;
;  io[0]    ; ADD_CLKB     ; 7.706 ; 7.583 ; Rise       ; ADD_CLKB        ;
;  io[1]    ; ADD_CLKB     ; 7.415 ; 7.294 ; Rise       ; ADD_CLKB        ;
;  io[2]    ; ADD_CLKB     ; 8.181 ; 8.048 ; Rise       ; ADD_CLKB        ;
;  io[3]    ; ADD_CLKB     ; 7.341 ; 7.245 ; Rise       ; ADD_CLKB        ;
;  io[4]    ; ADD_CLKB     ; 8.101 ; 8.020 ; Rise       ; ADD_CLKB        ;
;  io[5]    ; ADD_CLKB     ; 7.945 ; 7.846 ; Rise       ; ADD_CLKB        ;
;  io[6]    ; ADD_CLKB     ; 7.897 ; 7.806 ; Rise       ; ADD_CLKB        ;
;  io[7]    ; ADD_CLKB     ; 7.536 ; 7.402 ; Rise       ; ADD_CLKB        ;
;  io[8]    ; ADD_CLKB     ; 7.383 ; 7.284 ; Rise       ; ADD_CLKB        ;
;  io[9]    ; ADD_CLKB     ; 7.075 ; 6.980 ; Rise       ; ADD_CLKB        ;
;  io[10]   ; ADD_CLKB     ; 8.115 ; 7.986 ; Rise       ; ADD_CLKB        ;
;  io[11]   ; ADD_CLKB     ; 7.684 ; 7.583 ; Rise       ; ADD_CLKB        ;
;  io[12]   ; ADD_CLKB     ; 7.749 ; 7.648 ; Rise       ; ADD_CLKB        ;
;  io[13]   ; ADD_CLKB     ; 8.208 ; 8.117 ; Rise       ; ADD_CLKB        ;
;  io[14]   ; ADD_CLKB     ; 8.349 ; 8.214 ; Rise       ; ADD_CLKB        ;
;  io[15]   ; ADD_CLKB     ; 7.635 ; 7.523 ; Rise       ; ADD_CLKB        ;
; io[*]     ; RAM_outclock ; 7.694 ; 7.600 ; Rise       ; RAM_outclock    ;
;  io[0]    ; RAM_outclock ; 8.555 ; 8.542 ; Rise       ; RAM_outclock    ;
;  io[1]    ; RAM_outclock ; 8.347 ; 8.296 ; Rise       ; RAM_outclock    ;
;  io[2]    ; RAM_outclock ; 8.358 ; 8.274 ; Rise       ; RAM_outclock    ;
;  io[3]    ; RAM_outclock ; 7.868 ; 7.810 ; Rise       ; RAM_outclock    ;
;  io[4]    ; RAM_outclock ; 7.910 ; 7.843 ; Rise       ; RAM_outclock    ;
;  io[5]    ; RAM_outclock ; 7.823 ; 7.789 ; Rise       ; RAM_outclock    ;
;  io[6]    ; RAM_outclock ; 8.243 ; 8.161 ; Rise       ; RAM_outclock    ;
;  io[7]    ; RAM_outclock ; 8.218 ; 8.156 ; Rise       ; RAM_outclock    ;
;  io[8]    ; RAM_outclock ; 7.870 ; 7.795 ; Rise       ; RAM_outclock    ;
;  io[9]    ; RAM_outclock ; 8.270 ; 8.205 ; Rise       ; RAM_outclock    ;
;  io[10]   ; RAM_outclock ; 8.359 ; 8.315 ; Rise       ; RAM_outclock    ;
;  io[11]   ; RAM_outclock ; 7.775 ; 7.681 ; Rise       ; RAM_outclock    ;
;  io[12]   ; RAM_outclock ; 8.225 ; 8.212 ; Rise       ; RAM_outclock    ;
;  io[13]   ; RAM_outclock ; 8.350 ; 8.273 ; Rise       ; RAM_outclock    ;
;  io[14]   ; RAM_outclock ; 8.406 ; 8.347 ; Rise       ; RAM_outclock    ;
;  io[15]   ; RAM_outclock ; 7.694 ; 7.600 ; Rise       ; RAM_outclock    ;
; io[*]     ; latch_clk[0] ; 6.607 ; 6.561 ; Fall       ; latch_clk[0]    ;
;  io[0]    ; latch_clk[0] ; 6.845 ; 6.825 ; Fall       ; latch_clk[0]    ;
;  io[1]    ; latch_clk[0] ; 7.229 ; 7.171 ; Fall       ; latch_clk[0]    ;
;  io[2]    ; latch_clk[0] ; 7.134 ; 7.071 ; Fall       ; latch_clk[0]    ;
;  io[3]    ; latch_clk[0] ; 6.607 ; 6.561 ; Fall       ; latch_clk[0]    ;
;  io[4]    ; latch_clk[0] ; 6.702 ; 6.631 ; Fall       ; latch_clk[0]    ;
;  io[5]    ; latch_clk[0] ; 6.884 ; 6.818 ; Fall       ; latch_clk[0]    ;
;  io[6]    ; latch_clk[0] ; 6.992 ; 6.906 ; Fall       ; latch_clk[0]    ;
;  io[7]    ; latch_clk[0] ; 6.799 ; 6.727 ; Fall       ; latch_clk[0]    ;
;  io[8]    ; latch_clk[0] ; 6.821 ; 6.709 ; Fall       ; latch_clk[0]    ;
;  io[9]    ; latch_clk[0] ; 7.253 ; 7.200 ; Fall       ; latch_clk[0]    ;
;  io[10]   ; latch_clk[0] ; 6.767 ; 6.717 ; Fall       ; latch_clk[0]    ;
;  io[11]   ; latch_clk[0] ; 6.847 ; 6.796 ; Fall       ; latch_clk[0]    ;
;  io[12]   ; latch_clk[0] ; 6.938 ; 6.921 ; Fall       ; latch_clk[0]    ;
;  io[13]   ; latch_clk[0] ; 6.854 ; 6.783 ; Fall       ; latch_clk[0]    ;
;  io[14]   ; latch_clk[0] ; 7.143 ; 7.026 ; Fall       ; latch_clk[0]    ;
;  io[15]   ; latch_clk[0] ; 6.718 ; 6.633 ; Fall       ; latch_clk[0]    ;
; io[*]     ; latch_clk[1] ; 6.529 ; 6.467 ; Fall       ; latch_clk[1]    ;
;  io[0]    ; latch_clk[1] ; 6.890 ; 6.879 ; Fall       ; latch_clk[1]    ;
;  io[1]    ; latch_clk[1] ; 7.486 ; 7.398 ; Fall       ; latch_clk[1]    ;
;  io[2]    ; latch_clk[1] ; 6.981 ; 6.898 ; Fall       ; latch_clk[1]    ;
;  io[3]    ; latch_clk[1] ; 6.736 ; 6.666 ; Fall       ; latch_clk[1]    ;
;  io[4]    ; latch_clk[1] ; 6.857 ; 6.808 ; Fall       ; latch_clk[1]    ;
;  io[5]    ; latch_clk[1] ; 6.749 ; 6.705 ; Fall       ; latch_clk[1]    ;
;  io[6]    ; latch_clk[1] ; 7.182 ; 7.106 ; Fall       ; latch_clk[1]    ;
;  io[7]    ; latch_clk[1] ; 6.529 ; 6.467 ; Fall       ; latch_clk[1]    ;
;  io[8]    ; latch_clk[1] ; 6.741 ; 6.621 ; Fall       ; latch_clk[1]    ;
;  io[9]    ; latch_clk[1] ; 7.275 ; 7.219 ; Fall       ; latch_clk[1]    ;
;  io[10]   ; latch_clk[1] ; 6.952 ; 6.867 ; Fall       ; latch_clk[1]    ;
;  io[11]   ; latch_clk[1] ; 6.708 ; 6.619 ; Fall       ; latch_clk[1]    ;
;  io[12]   ; latch_clk[1] ; 6.900 ; 6.862 ; Fall       ; latch_clk[1]    ;
;  io[13]   ; latch_clk[1] ; 7.003 ; 6.971 ; Fall       ; latch_clk[1]    ;
;  io[14]   ; latch_clk[1] ; 7.186 ; 7.083 ; Fall       ; latch_clk[1]    ;
;  io[15]   ; latch_clk[1] ; 7.076 ; 6.992 ; Fall       ; latch_clk[1]    ;
; io[*]     ; shift_CLK    ; 7.074 ; 6.981 ; Rise       ; shift_CLK       ;
;  io[0]    ; shift_CLK    ; 7.446 ; 7.414 ; Rise       ; shift_CLK       ;
;  io[1]    ; shift_CLK    ; 7.608 ; 7.578 ; Rise       ; shift_CLK       ;
;  io[2]    ; shift_CLK    ; 7.981 ; 7.905 ; Rise       ; shift_CLK       ;
;  io[3]    ; shift_CLK    ; 7.401 ; 7.367 ; Rise       ; shift_CLK       ;
;  io[4]    ; shift_CLK    ; 7.892 ; 7.839 ; Rise       ; shift_CLK       ;
;  io[5]    ; shift_CLK    ; 7.593 ; 7.569 ; Rise       ; shift_CLK       ;
;  io[6]    ; shift_CLK    ; 8.027 ; 7.953 ; Rise       ; shift_CLK       ;
;  io[7]    ; shift_CLK    ; 7.350 ; 7.308 ; Rise       ; shift_CLK       ;
;  io[8]    ; shift_CLK    ; 7.074 ; 6.981 ; Rise       ; shift_CLK       ;
;  io[9]    ; shift_CLK    ; 7.989 ; 7.965 ; Rise       ; shift_CLK       ;
;  io[10]   ; shift_CLK    ; 7.699 ; 7.661 ; Rise       ; shift_CLK       ;
;  io[11]   ; shift_CLK    ; 7.390 ; 7.343 ; Rise       ; shift_CLK       ;
;  io[12]   ; shift_CLK    ; 7.462 ; 7.481 ; Rise       ; shift_CLK       ;
;  io[13]   ; shift_CLK    ; 7.590 ; 7.563 ; Rise       ; shift_CLK       ;
;  io[14]   ; shift_CLK    ; 7.917 ; 7.862 ; Rise       ; shift_CLK       ;
;  io[15]   ; shift_CLK    ; 7.446 ; 7.395 ; Rise       ; shift_CLK       ;
+-----------+--------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; ADD_ALUBUS   ; io[0]       ; 8.915  ; 8.793  ; 9.349  ; 9.227  ;
; ADD_ALUBUS   ; io[1]       ; 9.373  ; 9.251  ; 9.809  ; 9.687  ;
; ADD_ALUBUS   ; io[2]       ; 9.540  ; 9.392  ; 9.964  ; 9.816  ;
; ADD_ALUBUS   ; io[3]       ; 9.540  ; 9.392  ; 9.964  ; 9.816  ;
; ADD_ALUBUS   ; io[4]       ; 8.905  ; 8.748  ; 9.324  ; 9.167  ;
; ADD_ALUBUS   ; io[5]       ; 9.295  ; 9.138  ; 9.723  ; 9.566  ;
; ADD_ALUBUS   ; io[6]       ; 9.310  ; 9.153  ; 9.739  ; 9.582  ;
; ADD_ALUBUS   ; io[7]       ; 9.230  ; 9.072  ; 9.670  ; 9.512  ;
; ADD_ALUBUS   ; io[8]       ; 9.230  ; 9.072  ; 9.670  ; 9.512  ;
; ADD_ALUBUS   ; io[9]       ; 9.373  ; 9.251  ; 9.809  ; 9.687  ;
; ADD_ALUBUS   ; io[10]      ; 9.295  ; 9.138  ; 9.723  ; 9.566  ;
; ADD_ALUBUS   ; io[11]      ; 8.905  ; 8.748  ; 9.324  ; 9.167  ;
; ADD_ALUBUS   ; io[12]      ; 8.915  ; 8.793  ; 9.349  ; 9.227  ;
; ADD_ALUBUS   ; io[13]      ; 9.310  ; 9.153  ; 9.739  ; 9.582  ;
; ADD_ALUBUS   ; io[14]      ; 8.905  ; 8.748  ; 9.324  ; 9.167  ;
; ADD_ALUBUS   ; io[15]      ; 8.905  ; 8.748  ; 9.324  ; 9.171  ;
; ADD_CN       ; io[0]       ; 8.358  ; 8.264  ; 8.817  ; 8.732  ;
; ADD_CN       ; io[1]       ; 8.726  ; 8.625  ; 9.223  ; 9.131  ;
; ADD_CN       ; io[2]       ; 10.345 ; 10.173 ; 10.841 ; 10.713 ;
; ADD_CN       ; io[3]       ; 9.868  ; 9.791  ; 10.419 ; 10.332 ;
; ADD_CN       ; io[4]       ; 12.331 ; 12.275 ; 12.641 ; 12.569 ;
; ADD_CN       ; io[5]       ; 12.365 ; 12.255 ; 12.580 ; 12.504 ;
; ADD_CN       ; io[6]       ; 13.152 ; 13.103 ; 13.435 ; 13.370 ;
; ADD_CN       ; io[7]       ; 13.109 ; 12.997 ; 13.443 ; 13.299 ;
; ADD_CN       ; io[8]       ; 11.171 ; 11.062 ; 11.430 ; 11.365 ;
; ADD_CN       ; io[9]       ; 11.339 ; 11.235 ; 11.716 ; 11.603 ;
; ADD_CN       ; io[10]      ; 12.609 ; 12.469 ; 12.973 ; 12.877 ;
; ADD_CN       ; io[11]      ; 12.906 ; 12.850 ; 13.378 ; 13.297 ;
; ADD_CN       ; io[12]      ; 10.682 ; 10.560 ; 10.990 ; 10.925 ;
; ADD_CN       ; io[13]      ; 11.632 ; 11.583 ; 11.992 ; 11.933 ;
; ADD_CN       ; io[14]      ; 11.407 ; 11.286 ; 11.776 ; 11.664 ;
; ADD_CN       ; io[15]      ; 11.423 ; 11.308 ; 11.788 ; 11.705 ;
; ADD_M        ; io[0]       ; 8.838  ; 8.708  ; 9.273  ; 9.191  ;
; ADD_M        ; io[1]       ; 8.550  ; 8.449  ; 9.012  ; 8.880  ;
; ADD_M        ; io[2]       ; 9.570  ; 9.432  ; 10.033 ; 9.863  ;
; ADD_M        ; io[3]       ; 9.203  ; 9.116  ; 9.602  ; 9.525  ;
; ADD_M        ; io[4]       ; 9.545  ; 9.473  ; 10.006 ; 9.950  ;
; ADD_M        ; io[5]       ; 9.368  ; 9.292  ; 9.867  ; 9.757  ;
; ADD_M        ; io[6]       ; 9.523  ; 9.458  ; 9.959  ; 9.910  ;
; ADD_M        ; io[7]       ; 9.531  ; 9.387  ; 9.916  ; 9.804  ;
; ADD_M        ; io[8]       ; 8.327  ; 8.230  ; 8.811  ; 8.705  ;
; ADD_M        ; io[9]       ; 8.298  ; 8.185  ; 8.745  ; 8.641  ;
; ADD_M        ; io[10]      ; 8.956  ; 8.848  ; 9.408  ; 9.309  ;
; ADD_M        ; io[11]      ; 9.344  ; 9.263  ; 9.761  ; 9.705  ;
; ADD_M        ; io[12]      ; 8.868  ; 8.766  ; 9.308  ; 9.238  ;
; ADD_M        ; io[13]      ; 9.828  ; 9.769  ; 10.253 ; 10.204 ;
; ADD_M        ; io[14]      ; 9.309  ; 9.188  ; 9.781  ; 9.629  ;
; ADD_M        ; io[15]      ; 9.320  ; 9.237  ; 9.765  ; 9.650  ;
; ADD_S0       ; io[0]       ; 9.243  ; 9.125  ; 9.694  ; 9.579  ;
; ADD_S0       ; io[1]       ; 9.120  ; 9.028  ; 9.554  ; 9.453  ;
; ADD_S0       ; io[2]       ; 10.738 ; 10.610 ; 11.173 ; 11.001 ;
; ADD_S0       ; io[3]       ; 10.316 ; 10.229 ; 10.696 ; 10.619 ;
; ADD_S0       ; io[4]       ; 12.617 ; 12.545 ; 13.193 ; 13.137 ;
; ADD_S0       ; io[5]       ; 12.556 ; 12.480 ; 13.227 ; 13.117 ;
; ADD_S0       ; io[6]       ; 13.411 ; 13.346 ; 14.014 ; 13.965 ;
; ADD_S0       ; io[7]       ; 13.419 ; 13.275 ; 13.971 ; 13.859 ;
; ADD_S0       ; io[8]       ; 11.406 ; 11.341 ; 12.033 ; 11.924 ;
; ADD_S0       ; io[9]       ; 11.685 ; 11.572 ; 12.201 ; 12.097 ;
; ADD_S0       ; io[10]      ; 12.942 ; 12.846 ; 13.471 ; 13.331 ;
; ADD_S0       ; io[11]      ; 13.347 ; 13.266 ; 13.768 ; 13.712 ;
; ADD_S0       ; io[12]      ; 10.896 ; 10.831 ; 11.544 ; 11.422 ;
; ADD_S0       ; io[13]      ; 11.898 ; 11.839 ; 12.494 ; 12.445 ;
; ADD_S0       ; io[14]      ; 11.682 ; 11.570 ; 12.269 ; 12.148 ;
; ADD_S0       ; io[15]      ; 11.694 ; 11.611 ; 12.285 ; 12.170 ;
; ADD_S1       ; io[0]       ; 9.616  ; 9.498  ; 10.094 ; 9.979  ;
; ADD_S1       ; io[1]       ; 9.493  ; 9.401  ; 9.954  ; 9.853  ;
; ADD_S1       ; io[2]       ; 11.111 ; 10.983 ; 11.573 ; 11.401 ;
; ADD_S1       ; io[3]       ; 10.689 ; 10.602 ; 11.096 ; 11.019 ;
; ADD_S1       ; io[4]       ; 12.640 ; 12.568 ; 13.259 ; 13.203 ;
; ADD_S1       ; io[5]       ; 12.579 ; 12.503 ; 13.293 ; 13.183 ;
; ADD_S1       ; io[6]       ; 13.434 ; 13.369 ; 14.080 ; 14.031 ;
; ADD_S1       ; io[7]       ; 13.442 ; 13.298 ; 14.037 ; 13.925 ;
; ADD_S1       ; io[8]       ; 11.429 ; 11.364 ; 12.099 ; 11.990 ;
; ADD_S1       ; io[9]       ; 11.715 ; 11.602 ; 12.267 ; 12.163 ;
; ADD_S1       ; io[10]      ; 12.972 ; 12.876 ; 13.537 ; 13.397 ;
; ADD_S1       ; io[11]      ; 13.377 ; 13.296 ; 13.834 ; 13.778 ;
; ADD_S1       ; io[12]      ; 10.989 ; 10.924 ; 11.610 ; 11.488 ;
; ADD_S1       ; io[13]      ; 11.991 ; 11.932 ; 12.560 ; 12.511 ;
; ADD_S1       ; io[14]      ; 11.775 ; 11.663 ; 12.335 ; 12.214 ;
; ADD_S1       ; io[15]      ; 11.787 ; 11.704 ; 12.351 ; 12.236 ;
; ADD_S2       ; io[0]       ; 9.214  ; 9.122  ; 9.682  ; 9.558  ;
; ADD_S2       ; io[1]       ; 9.380  ; 9.288  ; 9.809  ; 9.708  ;
; ADD_S2       ; io[2]       ; 10.998 ; 10.870 ; 11.428 ; 11.256 ;
; ADD_S2       ; io[3]       ; 10.576 ; 10.489 ; 10.951 ; 10.874 ;
; ADD_S2       ; io[4]       ; 13.786 ; 13.714 ; 14.269 ; 14.213 ;
; ADD_S2       ; io[5]       ; 13.725 ; 13.649 ; 14.303 ; 14.193 ;
; ADD_S2       ; io[6]       ; 14.580 ; 14.515 ; 15.090 ; 15.041 ;
; ADD_S2       ; io[7]       ; 14.588 ; 14.444 ; 15.047 ; 14.935 ;
; ADD_S2       ; io[8]       ; 12.575 ; 12.510 ; 13.109 ; 13.000 ;
; ADD_S2       ; io[9]       ; 12.854 ; 12.741 ; 13.272 ; 13.168 ;
; ADD_S2       ; io[10]      ; 14.111 ; 14.015 ; 14.542 ; 14.402 ;
; ADD_S2       ; io[11]      ; 14.516 ; 14.435 ; 14.839 ; 14.783 ;
; ADD_S2       ; io[12]      ; 11.131 ; 11.066 ; 11.774 ; 11.652 ;
; ADD_S2       ; io[13]      ; 12.133 ; 12.074 ; 12.724 ; 12.675 ;
; ADD_S2       ; io[14]      ; 11.917 ; 11.805 ; 12.499 ; 12.378 ;
; ADD_S2       ; io[15]      ; 11.929 ; 11.846 ; 12.515 ; 12.400 ;
; ADD_S3       ; io[0]       ; 9.694  ; 9.602  ; 10.183 ; 10.059 ;
; ADD_S3       ; io[1]       ; 9.860  ; 9.768  ; 10.310 ; 10.209 ;
; ADD_S3       ; io[2]       ; 11.478 ; 11.350 ; 11.929 ; 11.757 ;
; ADD_S3       ; io[3]       ; 11.056 ; 10.969 ; 11.452 ; 11.375 ;
; ADD_S3       ; io[4]       ; 13.835 ; 13.763 ; 14.322 ; 14.266 ;
; ADD_S3       ; io[5]       ; 13.774 ; 13.698 ; 14.356 ; 14.246 ;
; ADD_S3       ; io[6]       ; 14.629 ; 14.564 ; 15.143 ; 15.094 ;
; ADD_S3       ; io[7]       ; 14.637 ; 14.493 ; 15.100 ; 14.988 ;
; ADD_S3       ; io[8]       ; 12.624 ; 12.559 ; 13.162 ; 13.053 ;
; ADD_S3       ; io[9]       ; 12.903 ; 12.790 ; 13.325 ; 13.221 ;
; ADD_S3       ; io[10]      ; 14.160 ; 14.064 ; 14.595 ; 14.455 ;
; ADD_S3       ; io[11]      ; 14.565 ; 14.484 ; 14.892 ; 14.836 ;
; ADD_S3       ; io[12]      ; 11.296 ; 11.231 ; 11.968 ; 11.846 ;
; ADD_S3       ; io[13]      ; 12.298 ; 12.239 ; 12.918 ; 12.869 ;
; ADD_S3       ; io[14]      ; 12.082 ; 11.970 ; 12.693 ; 12.572 ;
; ADD_S3       ; io[15]      ; 12.094 ; 12.011 ; 12.709 ; 12.594 ;
; RAM_GN       ; io[0]       ; 9.212  ; 8.846  ; 9.436  ; 9.637  ;
; RAM_GN       ; io[1]       ; 9.426  ; 9.304  ; 9.896  ; 9.774  ;
; RAM_GN       ; io[2]       ; 9.593  ; 9.445  ; 10.051 ; 9.903  ;
; RAM_GN       ; io[3]       ; 9.593  ; 9.445  ; 10.051 ; 9.903  ;
; RAM_GN       ; io[4]       ; 8.958  ; 8.801  ; 9.411  ; 9.254  ;
; RAM_GN       ; io[5]       ; 9.348  ; 9.191  ; 9.810  ; 9.653  ;
; RAM_GN       ; io[6]       ; 9.363  ; 9.206  ; 9.826  ; 9.669  ;
; RAM_GN       ; io[7]       ; 9.283  ; 9.125  ; 9.757  ; 9.599  ;
; RAM_GN       ; io[8]       ; 9.283  ; 9.125  ; 9.757  ; 9.599  ;
; RAM_GN       ; io[9]       ; 9.426  ; 9.304  ; 9.896  ; 9.774  ;
; RAM_GN       ; io[10]      ; 9.348  ; 9.191  ; 9.810  ; 9.653  ;
; RAM_GN       ; io[11]      ; 8.958  ; 8.801  ; 9.411  ; 9.254  ;
; RAM_GN       ; io[12]      ; 9.042  ; 8.846  ; 9.436  ; 9.488  ;
; RAM_GN       ; io[13]      ; 9.363  ; 9.206  ; 9.826  ; 9.669  ;
; RAM_GN       ; io[14]      ; 9.005  ; 8.801  ; 9.411  ; 9.414  ;
; RAM_GN       ; io[15]      ; 8.958  ; 8.801  ; 9.411  ; 9.254  ;
; latch_OEN[0] ; io[0]       ; 8.338  ; 8.216  ; 8.889  ; 8.797  ;
; latch_OEN[0] ; io[1]       ; 8.836  ; 8.674  ; 9.349  ; 9.251  ;
; latch_OEN[0] ; io[2]       ; 8.963  ; 8.815  ; 9.504  ; 9.356  ;
; latch_OEN[0] ; io[3]       ; 8.963  ; 8.815  ; 9.504  ; 9.356  ;
; latch_OEN[0] ; io[4]       ; 8.328  ; 8.171  ; 8.864  ; 8.707  ;
; latch_OEN[0] ; io[5]       ; 8.791  ; 8.561  ; 9.263  ; 9.232  ;
; latch_OEN[0] ; io[6]       ; 8.733  ; 8.576  ; 9.279  ; 9.122  ;
; latch_OEN[0] ; io[7]       ; 8.653  ; 8.495  ; 9.210  ; 9.052  ;
; latch_OEN[0] ; io[8]       ; 8.653  ; 8.495  ; 9.210  ; 9.052  ;
; latch_OEN[0] ; io[9]       ; 8.843  ; 8.674  ; 9.349  ; 9.250  ;
; latch_OEN[0] ; io[10]      ; 8.801  ; 8.561  ; 9.263  ; 9.264  ;
; latch_OEN[0] ; io[11]      ; 8.328  ; 8.171  ; 8.864  ; 8.707  ;
; latch_OEN[0] ; io[12]      ; 8.338  ; 8.216  ; 8.889  ; 8.767  ;
; latch_OEN[0] ; io[13]      ; 8.733  ; 8.576  ; 9.279  ; 9.122  ;
; latch_OEN[0] ; io[14]      ; 9.171  ; 8.171  ; 8.864  ; 9.612  ;
; latch_OEN[0] ; io[15]      ; 8.328  ; 8.171  ; 8.864  ; 8.707  ;
; latch_OEN[1] ; io[0]       ; 9.029  ; 8.907  ; 9.442  ; 9.320  ;
; latch_OEN[1] ; io[1]       ; 9.487  ; 9.365  ; 9.902  ; 9.780  ;
; latch_OEN[1] ; io[2]       ; 9.654  ; 9.506  ; 10.057 ; 9.909  ;
; latch_OEN[1] ; io[3]       ; 9.654  ; 9.506  ; 10.057 ; 9.909  ;
; latch_OEN[1] ; io[4]       ; 9.019  ; 8.862  ; 9.417  ; 9.260  ;
; latch_OEN[1] ; io[5]       ; 9.409  ; 9.252  ; 9.816  ; 9.659  ;
; latch_OEN[1] ; io[6]       ; 9.424  ; 9.267  ; 9.832  ; 9.675  ;
; latch_OEN[1] ; io[7]       ; 9.344  ; 9.186  ; 9.763  ; 9.605  ;
; latch_OEN[1] ; io[8]       ; 9.344  ; 9.186  ; 9.763  ; 9.605  ;
; latch_OEN[1] ; io[9]       ; 9.487  ; 9.365  ; 9.902  ; 9.780  ;
; latch_OEN[1] ; io[10]      ; 9.409  ; 9.252  ; 9.816  ; 9.659  ;
; latch_OEN[1] ; io[11]      ; 9.019  ; 8.862  ; 9.417  ; 9.260  ;
; latch_OEN[1] ; io[12]      ; 9.029  ; 8.907  ; 9.442  ; 9.320  ;
; latch_OEN[1] ; io[13]      ; 9.424  ; 9.267  ; 9.832  ; 9.675  ;
; latch_OEN[1] ; io[14]      ; 9.019  ; 8.862  ; 9.417  ; 9.260  ;
; latch_OEN[1] ; io[15]      ; 9.019  ; 8.862  ; 9.417  ; 9.353  ;
; shift_GN     ; io[0]       ; 8.825  ; 8.703  ; 9.299  ; 9.177  ;
; shift_GN     ; io[1]       ; 9.283  ; 9.161  ; 9.759  ; 9.637  ;
; shift_GN     ; io[2]       ; 9.450  ; 9.302  ; 9.914  ; 9.766  ;
; shift_GN     ; io[3]       ; 9.450  ; 9.302  ; 9.914  ; 9.766  ;
; shift_GN     ; io[4]       ; 8.815  ; 8.658  ; 9.274  ; 9.117  ;
; shift_GN     ; io[5]       ; 9.205  ; 9.048  ; 9.673  ; 9.516  ;
; shift_GN     ; io[6]       ; 9.220  ; 9.063  ; 9.689  ; 9.532  ;
; shift_GN     ; io[7]       ; 9.140  ; 8.982  ; 9.620  ; 9.462  ;
; shift_GN     ; io[8]       ; 9.140  ; 8.982  ; 9.620  ; 9.462  ;
; shift_GN     ; io[9]       ; 9.283  ; 9.161  ; 9.759  ; 9.637  ;
; shift_GN     ; io[10]      ; 9.205  ; 9.048  ; 9.673  ; 9.516  ;
; shift_GN     ; io[11]      ; 8.815  ; 8.658  ; 9.274  ; 9.117  ;
; shift_GN     ; io[12]      ; 8.825  ; 8.703  ; 9.299  ; 9.177  ;
; shift_GN     ; io[13]      ; 9.220  ; 9.063  ; 9.689  ; 9.532  ;
; shift_GN     ; io[14]      ; 8.850  ; 8.658  ; 9.274  ; 9.281  ;
; shift_GN     ; io[15]      ; 8.815  ; 8.658  ; 9.274  ; 9.117  ;
+--------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; ADD_ALUBUS   ; io[0]       ; 7.280  ; 8.449  ; 9.007  ; 7.608  ;
; ADD_ALUBUS   ; io[1]       ; 7.142  ; 8.889  ; 9.449  ; 7.491  ;
; ADD_ALUBUS   ; io[2]       ; 7.862  ; 8.984  ; 9.559  ; 8.167  ;
; ADD_ALUBUS   ; io[3]       ; 7.868  ; 8.984  ; 9.559  ; 8.198  ;
; ADD_ALUBUS   ; io[4]       ; 8.245  ; 8.369  ; 8.948  ; 8.567  ;
; ADD_ALUBUS   ; io[5]       ; 7.952  ; 8.744  ; 9.332  ; 8.263  ;
; ADD_ALUBUS   ; io[6]       ; 8.045  ; 8.758  ; 9.347  ; 8.376  ;
; ADD_ALUBUS   ; io[7]       ; 6.828  ; 8.709  ; 9.310  ; 7.129  ;
; ADD_ALUBUS   ; io[8]       ; 6.828  ; 8.709  ; 9.310  ; 7.129  ;
; ADD_ALUBUS   ; io[9]       ; 7.625  ; 8.889  ; 9.449  ; 7.957  ;
; ADD_ALUBUS   ; io[10]      ; 7.526  ; 8.744  ; 9.332  ; 7.842  ;
; ADD_ALUBUS   ; io[11]      ; 8.175  ; 8.369  ; 8.948  ; 8.490  ;
; ADD_ALUBUS   ; io[12]      ; 7.258  ; 8.449  ; 9.007  ; 7.599  ;
; ADD_ALUBUS   ; io[13]      ; 8.592  ; 8.758  ; 9.347  ; 8.928  ;
; ADD_ALUBUS   ; io[14]      ; 7.752  ; 8.369  ; 8.948  ; 8.062  ;
; ADD_ALUBUS   ; io[15]      ; 8.463  ; 8.369  ; 8.948  ; 8.784  ;
; ADD_CN       ; io[0]       ; 8.077  ; 7.983  ; 8.520  ; 8.435  ;
; ADD_CN       ; io[1]       ; 8.415  ; 8.314  ; 8.890  ; 8.798  ;
; ADD_CN       ; io[2]       ; 9.898  ; 9.733  ; 10.399 ; 10.246 ;
; ADD_CN       ; io[3]       ; 9.473  ; 9.385  ; 10.012 ; 9.871  ;
; ADD_CN       ; io[4]       ; 11.889 ; 11.833 ; 12.189 ; 12.076 ;
; ADD_CN       ; io[5]       ; 11.906 ; 11.794 ; 12.127 ; 12.047 ;
; ADD_CN       ; io[6]       ; 12.644 ; 12.594 ; 12.933 ; 12.826 ;
; ADD_CN       ; io[7]       ; 12.543 ; 12.432 ; 12.858 ; 12.716 ;
; ADD_CN       ; io[8]       ; 10.735 ; 10.658 ; 10.996 ; 10.919 ;
; ADD_CN       ; io[9]       ; 10.936 ; 10.833 ; 11.304 ; 11.192 ;
; ADD_CN       ; io[10]      ; 12.123 ; 11.994 ; 12.512 ; 12.383 ;
; ADD_CN       ; io[11]      ; 12.440 ; 12.379 ; 12.887 ; 12.769 ;
; ADD_CN       ; io[12]      ; 10.230 ; 10.148 ; 10.546 ; 10.472 ;
; ADD_CN       ; io[13]      ; 11.186 ; 11.119 ; 11.548 ; 11.428 ;
; ADD_CN       ; io[14]      ; 11.005 ; 10.886 ; 11.363 ; 11.253 ;
; ADD_CN       ; io[15]      ; 11.019 ; 10.905 ; 11.373 ; 11.290 ;
; ADD_M        ; io[0]       ; 8.516  ; 8.395  ; 8.929  ; 8.845  ;
; ADD_M        ; io[1]       ; 8.261  ; 8.159  ; 8.708  ; 8.577  ;
; ADD_M        ; io[2]       ; 9.233  ; 9.098  ; 9.682  ; 9.516  ;
; ADD_M        ; io[3]       ; 8.858  ; 8.717  ; 9.235  ; 9.147  ;
; ADD_M        ; io[4]       ; 9.213  ; 9.100  ; 9.662  ; 9.606  ;
; ADD_M        ; io[5]       ; 8.981  ; 8.901  ; 9.455  ; 9.343  ;
; ADD_M        ; io[6]       ; 9.138  ; 9.031  ; 9.573  ; 9.523  ;
; ADD_M        ; io[7]       ; 8.312  ; 8.170  ; 8.753  ; 8.642  ;
; ADD_M        ; io[8]       ; 8.038  ; 7.941  ; 8.506  ; 8.400  ;
; ADD_M        ; io[9]       ; 8.018  ; 7.906  ; 8.451  ; 8.348  ;
; ADD_M        ; io[10]      ; 8.654  ; 8.545  ; 9.091  ; 8.991  ;
; ADD_M        ; io[11]      ; 9.009  ; 8.891  ; 9.427  ; 9.366  ;
; ADD_M        ; io[12]      ; 8.563  ; 8.460  ; 8.991  ; 8.919  ;
; ADD_M        ; io[13]      ; 9.463  ; 9.343  ; 9.865  ; 9.798  ;
; ADD_M        ; io[14]      ; 8.992  ; 8.872  ; 9.448  ; 9.299  ;
; ADD_M        ; io[15]      ; 8.998  ; 8.915  ; 9.430  ; 9.316  ;
; ADD_S0       ; io[0]       ; 8.831  ; 8.709  ; 9.242  ; 9.158  ;
; ADD_S0       ; io[1]       ; 8.502  ; 8.373  ; 8.917  ; 8.826  ;
; ADD_S0       ; io[2]       ; 9.265  ; 9.128  ; 9.684  ; 9.556  ;
; ADD_S0       ; io[3]       ; 8.420  ; 8.337  ; 8.900  ; 8.747  ;
; ADD_S0       ; io[4]       ; 9.541  ; 9.484  ; 10.026 ; 9.912  ;
; ADD_S0       ; io[5]       ; 9.299  ; 9.227  ; 9.789  ; 9.660  ;
; ADD_S0       ; io[6]       ; 9.153  ; 9.102  ; 9.643  ; 9.535  ;
; ADD_S0       ; io[7]       ; 8.712  ; 8.578  ; 9.178  ; 9.070  ;
; ADD_S0       ; io[8]       ; 8.813  ; 8.741  ; 9.308  ; 9.201  ;
; ADD_S0       ; io[9]       ; 8.409  ; 8.304  ; 8.798  ; 8.724  ;
; ADD_S0       ; io[10]      ; 9.443  ; 9.309  ; 9.837  ; 9.733  ;
; ADD_S0       ; io[11]      ; 9.007  ; 8.906  ; 9.410  ; 9.341  ;
; ADD_S0       ; io[12]      ; 9.054  ; 8.981  ; 9.551  ; 9.440  ;
; ADD_S0       ; io[13]      ; 9.016  ; 8.923  ; 9.467  ; 9.365  ;
; ADD_S0       ; io[14]      ; 9.440  ; 9.293  ; 9.875  ; 9.766  ;
; ADD_S0       ; io[15]      ; 8.824  ; 8.726  ; 9.274  ; 9.157  ;
; ADD_S1       ; io[0]       ; 9.226  ; 9.104  ; 9.665  ; 9.581  ;
; ADD_S1       ; io[1]       ; 8.898  ; 8.769  ; 9.340  ; 9.249  ;
; ADD_S1       ; io[2]       ; 9.655  ; 9.518  ; 10.100 ; 9.972  ;
; ADD_S1       ; io[3]       ; 8.815  ; 8.732  ; 9.322  ; 9.169  ;
; ADD_S1       ; io[4]       ; 9.688  ; 9.631  ; 10.152 ; 10.038 ;
; ADD_S1       ; io[5]       ; 9.448  ; 9.376  ; 9.918  ; 9.789  ;
; ADD_S1       ; io[6]       ; 9.296  ; 9.245  ; 9.766  ; 9.658  ;
; ADD_S1       ; io[7]       ; 8.853  ; 8.719  ; 9.298  ; 9.190  ;
; ADD_S1       ; io[8]       ; 8.955  ; 8.883  ; 9.429  ; 9.322  ;
; ADD_S1       ; io[9]       ; 8.329  ; 8.224  ; 8.771  ; 8.697  ;
; ADD_S1       ; io[10]      ; 9.363  ; 9.229  ; 9.811  ; 9.707  ;
; ADD_S1       ; io[11]      ; 8.927  ; 8.826  ; 9.383  ; 9.314  ;
; ADD_S1       ; io[12]      ; 9.195  ; 9.122  ; 9.671  ; 9.560  ;
; ADD_S1       ; io[13]      ; 9.244  ; 9.151  ; 9.698  ; 9.596  ;
; ADD_S1       ; io[14]      ; 9.602  ; 9.455  ; 10.041 ; 9.932  ;
; ADD_S1       ; io[15]      ; 9.062  ; 8.964  ; 9.538  ; 9.421  ;
; ADD_S2       ; io[0]       ; 8.896  ; 8.804  ; 9.350  ; 9.227  ;
; ADD_S2       ; io[1]       ; 8.722  ; 8.594  ; 9.159  ; 9.068  ;
; ADD_S2       ; io[2]       ; 10.025 ; 9.863  ; 10.477 ; 10.321 ;
; ADD_S2       ; io[3]       ; 8.707  ; 8.593  ; 9.143  ; 9.020  ;
; ADD_S2       ; io[4]       ; 9.362  ; 9.265  ; 9.799  ; 9.734  ;
; ADD_S2       ; io[5]       ; 9.193  ; 9.122  ; 9.675  ; 9.547  ;
; ADD_S2       ; io[6]       ; 9.142  ; 9.051  ; 9.600  ; 9.541  ;
; ADD_S2       ; io[7]       ; 8.786  ; 8.650  ; 9.237  ; 9.129  ;
; ADD_S2       ; io[8]       ; 8.626  ; 8.527  ; 9.080  ; 9.012  ;
; ADD_S2       ; io[9]       ; 9.009  ; 8.920  ; 9.460  ; 9.352  ;
; ADD_S2       ; io[10]      ; 9.646  ; 9.539  ; 10.100 ; 9.962  ;
; ADD_S2       ; io[11]      ; 9.582  ; 9.522  ; 10.032 ; 9.915  ;
; ADD_S2       ; io[12]      ; 9.190  ; 9.089  ; 9.697  ; 9.587  ;
; ADD_S2       ; io[13]      ; 9.458  ; 9.396  ; 9.960  ; 9.828  ;
; ADD_S2       ; io[14]      ; 9.724  ; 9.578  ; 10.164 ; 10.055 ;
; ADD_S2       ; io[15]      ; 9.000  ; 8.888  ; 9.470  ; 9.349  ;
; ADD_S3       ; io[0]       ; 9.322  ; 9.230  ; 9.796  ; 9.673  ;
; ADD_S3       ; io[1]       ; 9.122  ; 8.994  ; 9.578  ; 9.487  ;
; ADD_S3       ; io[2]       ; 10.449 ; 10.287 ; 10.922 ; 10.766 ;
; ADD_S3       ; io[3]       ; 9.130  ; 9.016  ; 9.586  ; 9.463  ;
; ADD_S3       ; io[4]       ; 9.559  ; 9.462  ; 10.026 ; 9.961  ;
; ADD_S3       ; io[5]       ; 9.387  ; 9.316  ; 9.899  ; 9.771  ;
; ADD_S3       ; io[6]       ; 9.339  ; 9.248  ; 9.825  ; 9.766  ;
; ADD_S3       ; io[7]       ; 8.980  ; 8.844  ; 9.461  ; 9.353  ;
; ADD_S3       ; io[8]       ; 8.826  ; 8.727  ; 9.309  ; 9.241  ;
; ADD_S3       ; io[9]       ; 9.020  ; 8.931  ; 9.461  ; 9.353  ;
; ADD_S3       ; io[10]      ; 9.498  ; 9.391  ; 9.933  ; 9.795  ;
; ADD_S3       ; io[11]      ; 9.813  ; 9.738  ; 10.234 ; 10.173 ;
; ADD_S3       ; io[12]      ; 9.006  ; 8.905  ; 9.454  ; 9.344  ;
; ADD_S3       ; io[13]      ; 9.616  ; 9.554  ; 10.145 ; 10.013 ;
; ADD_S3       ; io[14]      ; 9.994  ; 9.848  ; 10.424 ; 10.315 ;
; ADD_S3       ; io[15]      ; 9.268  ; 9.156  ; 9.729  ; 9.608  ;
; RAM_GN       ; io[0]       ; 8.621  ; 8.499  ; 9.089  ; 8.967  ;
; RAM_GN       ; io[1]       ; 8.504  ; 8.939  ; 9.531  ; 8.857  ;
; RAM_GN       ; io[2]       ; 8.334  ; 9.034  ; 9.641  ; 8.676  ;
; RAM_GN       ; io[3]       ; 7.978  ; 9.034  ; 9.641  ; 8.320  ;
; RAM_GN       ; io[4]       ; 7.884  ; 8.419  ; 9.030  ; 8.218  ;
; RAM_GN       ; io[5]       ; 8.079  ; 8.794  ; 9.414  ; 8.450  ;
; RAM_GN       ; io[6]       ; 8.362  ; 8.808  ; 9.429  ; 8.670  ;
; RAM_GN       ; io[7]       ; 7.978  ; 8.759  ; 9.392  ; 8.331  ;
; RAM_GN       ; io[8]       ; 8.262  ; 8.759  ; 9.392  ; 8.629  ;
; RAM_GN       ; io[9]       ; 8.526  ; 8.939  ; 9.531  ; 8.882  ;
; RAM_GN       ; io[10]      ; 8.062  ; 8.794  ; 9.414  ; 8.434  ;
; RAM_GN       ; io[11]      ; 8.438  ; 8.419  ; 9.030  ; 8.787  ;
; RAM_GN       ; io[12]      ; 8.621  ; 8.499  ; 9.089  ; 8.967  ;
; RAM_GN       ; io[13]      ; 8.046  ; 8.808  ; 9.429  ; 8.377  ;
; RAM_GN       ; io[14]      ; 8.576  ; 8.419  ; 9.030  ; 8.873  ;
; RAM_GN       ; io[15]      ; 7.883  ; 8.419  ; 9.030  ; 8.220  ;
; latch_OEN[0] ; io[0]       ; 8.004  ; 7.919  ; 8.577  ; 8.434  ;
; latch_OEN[0] ; io[1]       ; 8.465  ; 8.359  ; 9.019  ; 8.826  ;
; latch_OEN[0] ; io[2]       ; 8.217  ; 8.454  ; 9.129  ; 8.571  ;
; latch_OEN[0] ; io[3]       ; 7.453  ; 8.454  ; 9.129  ; 7.840  ;
; latch_OEN[0] ; io[4]       ; 7.798  ; 7.839  ; 8.518  ; 8.153  ;
; latch_OEN[0] ; io[5]       ; 8.371  ; 8.214  ; 8.902  ; 8.745  ;
; latch_OEN[0] ; io[6]       ; 7.835  ; 8.228  ; 8.917  ; 8.188  ;
; latch_OEN[0] ; io[7]       ; 8.075  ; 8.179  ; 8.880  ; 8.479  ;
; latch_OEN[0] ; io[8]       ; 7.550  ; 8.179  ; 8.880  ; 7.928  ;
; latch_OEN[0] ; io[9]       ; 8.481  ; 8.359  ; 9.019  ; 8.852  ;
; latch_OEN[0] ; io[10]      ; 8.371  ; 8.214  ; 8.902  ; 8.745  ;
; latch_OEN[0] ; io[11]      ; 7.688  ; 7.839  ; 8.518  ; 8.069  ;
; latch_OEN[0] ; io[12]      ; 7.977  ; 7.919  ; 8.577  ; 8.417  ;
; latch_OEN[0] ; io[13]      ; 8.045  ; 8.228  ; 8.917  ; 8.446  ;
; latch_OEN[0] ; io[14]      ; 7.996  ; 7.839  ; 8.518  ; 8.361  ;
; latch_OEN[0] ; io[15]      ; 7.884  ; 7.839  ; 8.518  ; 8.223  ;
; latch_OEN[1] ; io[0]       ; 7.922  ; 8.559  ; 9.097  ; 8.307  ;
; latch_OEN[1] ; io[1]       ; 8.545  ; 8.999  ; 9.539  ; 8.884  ;
; latch_OEN[1] ; io[2]       ; 8.501  ; 9.094  ; 9.649  ; 8.835  ;
; latch_OEN[1] ; io[3]       ; 8.359  ; 9.094  ; 9.649  ; 8.711  ;
; latch_OEN[1] ; io[4]       ; 8.310  ; 8.479  ; 9.038  ; 8.657  ;
; latch_OEN[1] ; io[5]       ; 7.994  ; 8.854  ; 9.422  ; 8.351  ;
; latch_OEN[1] ; io[6]       ; 8.684  ; 8.868  ; 9.437  ; 9.012  ;
; latch_OEN[1] ; io[7]       ; 7.607  ; 8.819  ; 9.400  ; 7.965  ;
; latch_OEN[1] ; io[8]       ; 7.556  ; 8.819  ; 9.400  ; 7.907  ;
; latch_OEN[1] ; io[9]       ; 8.615  ; 8.999  ; 9.539  ; 8.963  ;
; latch_OEN[1] ; io[10]      ; 8.308  ; 8.854  ; 9.422  ; 8.645  ;
; latch_OEN[1] ; io[11]      ; 8.332  ; 8.479  ; 9.038  ; 8.665  ;
; latch_OEN[1] ; io[12]      ; 8.062  ; 8.559  ; 9.097  ; 8.477  ;
; latch_OEN[1] ; io[13]      ; 8.728  ; 8.868  ; 9.437  ; 9.099  ;
; latch_OEN[1] ; io[14]      ; 8.423  ; 8.479  ; 9.038  ; 8.787  ;
; latch_OEN[1] ; io[15]      ; 8.636  ; 8.479  ; 9.038  ; 8.881  ;
; shift_GN     ; io[0]       ; 7.979  ; 8.357  ; 8.957  ; 8.383  ;
; shift_GN     ; io[1]       ; 8.365  ; 8.797  ; 9.399  ; 8.744  ;
; shift_GN     ; io[2]       ; 8.229  ; 8.892  ; 9.509  ; 8.566  ;
; shift_GN     ; io[3]       ; 7.782  ; 8.892  ; 9.509  ; 8.155  ;
; shift_GN     ; io[4]       ; 8.355  ; 8.277  ; 8.898  ; 8.721  ;
; shift_GN     ; io[5]       ; 8.299  ; 8.652  ; 9.282  ; 8.683  ;
; shift_GN     ; io[6]       ; 8.518  ; 8.666  ; 9.297  ; 8.870  ;
; shift_GN     ; io[7]       ; 7.414  ; 8.617  ; 9.260  ; 7.790  ;
; shift_GN     ; io[8]       ; 7.543  ; 8.617  ; 9.260  ; 7.874  ;
; shift_GN     ; io[9]       ; 8.571  ; 8.797  ; 9.399  ; 8.952  ;
; shift_GN     ; io[10]      ; 8.210  ; 8.652  ; 9.282  ; 8.569  ;
; shift_GN     ; io[11]      ; 7.755  ; 8.277  ; 8.898  ; 8.111  ;
; shift_GN     ; io[12]      ; 7.840  ; 8.357  ; 8.957  ; 8.266  ;
; shift_GN     ; io[13]      ; 8.242  ; 8.666  ; 9.297  ; 8.615  ;
; shift_GN     ; io[14]      ; 8.434  ; 8.277  ; 8.898  ; 8.741  ;
; shift_GN     ; io[15]      ; 8.398  ; 8.277  ; 8.898  ; 8.741  ;
+--------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 811.69 MHz ; 250.0 MHz       ; shift_CLK  ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------+
; Slow 1200mV 0C Model Setup Summary    ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; RAM_outclock ; -1.584 ; -25.344       ;
; shift_CLK    ; -0.232 ; -1.884        ;
; RAM_inclock  ; 0.168  ; 0.000         ;
+--------------+--------+---------------+


+--------------------------------------+
; Slow 1200mV 0C Model Hold Summary    ;
+--------------+-------+---------------+
; Clock        ; Slack ; End Point TNS ;
+--------------+-------+---------------+
; RAM_inclock  ; 0.173 ; 0.000         ;
; shift_CLK    ; 0.310 ; 0.000         ;
; RAM_outclock ; 2.047 ; 0.000         ;
+--------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------+--------+--------------------------+
; Clock        ; Slack  ; End Point TNS            ;
+--------------+--------+--------------------------+
; RAM_outclock ; -3.000 ; -37.784                  ;
; RAM_CLK      ; -3.000 ; -27.000                  ;
; ADD_CLKA     ; -3.000 ; -19.000                  ;
; ADD_CLKB     ; -3.000 ; -19.000                  ;
; shift_CLK    ; -3.000 ; -19.000                  ;
; RAM_inclock  ; -3.000 ; -9.522                   ;
; latch_clk[0] ; -3.000 ; -3.000                   ;
; latch_clk[1] ; -3.000 ; -3.000                   ;
+--------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RAM_outclock'                                                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                                                                                        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'shift_CLK'                                                                                                                                  ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.232 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 1.171      ;
; -0.123 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 1.061      ;
; -0.122 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 1.060      ;
; -0.116 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 1.054      ;
; -0.114 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 1.052      ;
; -0.113 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 1.051      ;
; -0.113 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 1.051      ;
; -0.113 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 1.052      ;
; -0.112 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 1.051      ;
; -0.112 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 1.051      ;
; -0.111 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 1.050      ;
; -0.111 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 1.050      ;
; -0.103 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 1.042      ;
; -0.102 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 1.041      ;
; -0.100 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 1.039      ;
; -0.095 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 1.033      ;
; -0.095 ; A4shift:inst2|74198_16:inst|74198:inst|113  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 1.033      ;
; -0.089 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 1.027      ;
; -0.086 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 1.024      ;
; -0.084 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 1.022      ;
; -0.032 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.971      ;
; 0.008  ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.931      ;
; 0.011  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 0.927      ;
; 0.013  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 0.925      ;
; 0.014  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 0.924      ;
; 0.014  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 0.924      ;
; 0.015  ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.924      ;
; 0.016  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 0.922      ;
; 0.016  ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.923      ;
; 0.017  ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.922      ;
; 0.025  ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.914      ;
; 0.026  ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.913      ;
; 0.030  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 0.908      ;
; 0.031  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 0.907      ;
; 0.041  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 0.897      ;
; 0.044  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 0.894      ;
; 0.054  ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.885      ;
; 0.056  ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.883      ;
; 0.069  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 0.869      ;
; 0.071  ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.868      ;
; 0.169  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 0.769      ;
; 0.169  ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.770      ;
; 0.172  ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.767      ;
; 0.218  ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.721      ;
; 0.376  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 0.562      ;
; 0.377  ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.562      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RAM_inclock'                                                                                                                                                                                                       ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.168 ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.253      ; 1.085      ;
; 0.169 ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.253      ; 1.084      ;
; 0.191 ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.253      ; 1.062      ;
; 0.194 ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.253      ; 1.059      ;
; 0.196 ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.253      ; 1.057      ;
; 0.198 ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.253      ; 1.055      ;
; 0.209 ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.253      ; 1.044      ;
; 0.219 ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.253      ; 1.034      ;
; 0.298 ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.254      ; 0.956      ;
; 0.316 ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.258      ; 0.942      ;
; 0.318 ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.249      ; 0.931      ;
; 0.324 ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.254      ; 0.930      ;
; 0.330 ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.254      ; 0.924      ;
; 0.340 ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.258      ; 0.918      ;
; 0.344 ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.249      ; 0.905      ;
; 0.346 ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.249      ; 0.903      ;
; 0.346 ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.258      ; 0.912      ;
; 0.353 ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.249      ; 0.896      ;
; 0.357 ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.258      ; 0.901      ;
; 0.357 ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.253      ; 0.896      ;
; 0.358 ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.253      ; 0.895      ;
; 0.364 ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.258      ; 0.894      ;
; 0.371 ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.249      ; 0.878      ;
; 0.373 ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.253      ; 0.880      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RAM_inclock'                                                                                                                                                                                                        ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.173 ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.431      ; 0.813      ;
; 0.177 ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.439      ; 0.825      ;
; 0.180 ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 0.824      ;
; 0.186 ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.439      ; 0.834      ;
; 0.188 ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.431      ; 0.828      ;
; 0.188 ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 0.832      ;
; 0.194 ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.431      ; 0.834      ;
; 0.194 ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.431      ; 0.834      ;
; 0.195 ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 0.839      ;
; 0.200 ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 0.844      ;
; 0.202 ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 0.846      ;
; 0.205 ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.439      ; 0.853      ;
; 0.212 ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.439      ; 0.860      ;
; 0.215 ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.431      ; 0.855      ;
; 0.224 ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 0.868      ;
; 0.225 ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.439      ; 0.873      ;
; 0.335 ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 0.979      ;
; 0.346 ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 0.990      ;
; 0.354 ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 0.998      ;
; 0.358 ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 1.002      ;
; 0.359 ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 1.003      ;
; 0.361 ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 1.005      ;
; 0.383 ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 1.027      ;
; 0.383 ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 1.027      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'shift_CLK'                                                                                                                                  ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; A4shift:inst2|74198_16:inst|74198:inst|113  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.511      ;
; 0.311 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.511      ;
; 0.465 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.665      ;
; 0.467 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.668      ;
; 0.467 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.667      ;
; 0.468 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.668      ;
; 0.565 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.766      ;
; 0.566 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.767      ;
; 0.566 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.767      ;
; 0.567 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.768      ;
; 0.568 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.768      ;
; 0.569 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.769      ;
; 0.590 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.791      ;
; 0.592 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.792      ;
; 0.615 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.815      ;
; 0.617 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.817      ;
; 0.621 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.822      ;
; 0.622 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.823      ;
; 0.622 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.823      ;
; 0.622 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.822      ;
; 0.623 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.824      ;
; 0.623 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.823      ;
; 0.623 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.823      ;
; 0.625 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.826      ;
; 0.628 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.828      ;
; 0.677 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.878      ;
; 0.708 ; A4shift:inst2|74198_16:inst|74198:inst|113  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.909      ;
; 0.713 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.913      ;
; 0.719 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.919      ;
; 0.720 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.921      ;
; 0.720 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.920      ;
; 0.720 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.920      ;
; 0.721 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.921      ;
; 0.721 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.922      ;
; 0.721 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.921      ;
; 0.721 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.921      ;
; 0.722 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.922      ;
; 0.722 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.923      ;
; 0.723 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.924      ;
; 0.727 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.928      ;
; 0.729 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.930      ;
; 0.733 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.933      ;
; 0.741 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.942      ;
; 0.744 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.945      ;
; 0.746 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.947      ;
; 0.821 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 1.021      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RAM_outclock'                                                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                                                                                                        ; To Node                                                                                        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'RAM_outclock'                                                                                                                               ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                                                                         ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RAM_outclock ; Rise       ; RAM_outclock                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; RAM_outclock~input|o                                                                           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; RAM_outclock~inputclkctrl|inclk[0]                                                             ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; RAM_outclock~inputclkctrl|outclk                                                               ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; inst1|inst5|altsyncram_component|auto_generated|ram_block1a0|clk1                              ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; RAM_outclock~input|i                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; RAM_outclock~input|i                                                                           ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; inst1|inst5|altsyncram_component|auto_generated|ram_block1a0|clk1                              ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; RAM_outclock~inputclkctrl|inclk[0]                                                             ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; RAM_outclock~inputclkctrl|outclk                                                               ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; RAM_outclock~input|o                                                                           ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'RAM_CLK'                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RAM_CLK ; Rise       ; RAM_CLK                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; RAM_CLK~input|o                          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; RAM_CLK~inputclkctrl|inclk[0]            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; RAM_CLK~inputclkctrl|outclk              ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|12|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|13|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|14|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|15|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|16|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|17|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|18|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|19|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|12|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|13|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|14|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|15|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|16|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|17|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|18|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|19|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|12|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|13|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|14|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|15|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|16|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|17|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|18|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|19|clk                  ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ADD_CLKA'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ADD_CLKA ; Rise       ; ADD_CLKA                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|19 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|16 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|17 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|18 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|19 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|12 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|13 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|16 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|17 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|18 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|12 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|13 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|14 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|15 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|14 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|15 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|19 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; ADD_CLKA~input|o                             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; ADD_CLKA~inputclkctrl|inclk[0]               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; ADD_CLKA~inputclkctrl|outclk                 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|12 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|13 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|14 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|15 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|16 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|17 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|18 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|19 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|12 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|13 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|14 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|15 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|16 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|17 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|18 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|19 ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|16|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|17|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|18|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|19|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|12|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|13|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|16|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|17|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|18|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|12|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|13|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|14|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|15|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|14|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|15|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|19|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; ADD_CLKA~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; ADD_CLKA~input|i                             ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|12|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|13|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|14|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|15|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|16|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|17|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|18|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|19|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|12|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|13|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|14|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|15|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|16|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|17|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|18|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|19|clk                     ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; ADD_CLKA~inputclkctrl|inclk[0]               ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; ADD_CLKA~inputclkctrl|outclk                 ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; ADD_CLKA~input|o                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ADD_CLKB'                                                                              ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ADD_CLKB ; Rise       ; ADD_CLKB                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|19 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|16 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|17 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|18 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|19 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|12 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|13 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|16 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|17 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|18 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|12 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|13 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|14 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|15 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|14 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|15 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|19 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; ADD_CLKB~input|o                              ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; ADD_CLKB~inputclkctrl|inclk[0]                ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; ADD_CLKB~inputclkctrl|outclk                  ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|12 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|13 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|14 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|15 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|16 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|17 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|18 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|19 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|12 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|13 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|14 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|15 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|16 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|17 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|18 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|19 ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|16|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|17|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|18|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|19|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|12|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|13|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|16|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|17|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|18|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|12|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|13|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|14|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|15|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|14|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|15|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|19|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; ADD_CLKB~input|i                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; ADD_CLKB~input|i                              ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|12|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|13|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|14|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|15|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|16|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|17|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|18|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|19|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|12|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|13|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|14|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|15|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|16|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|17|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|18|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|19|clk                     ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; ADD_CLKB~inputclkctrl|inclk[0]                ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; ADD_CLKB~inputclkctrl|outclk                  ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; ADD_CLKB~input|o                              ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'shift_CLK'                                                                            ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; shift_CLK ; Rise       ; shift_CLK                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|113 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|114 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|115 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|116 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|117 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|118 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|119 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|120 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|113  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|114  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|115  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|116  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|117  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|118  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|119  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|120  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|113  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|114  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|115  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|116  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|117  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|118  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|119  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|120  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|113 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|114 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|115 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|116 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|117 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|118 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|119 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|120 ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; shift_CLK~input|o                           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; shift_CLK~inputclkctrl|inclk[0]             ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; shift_CLK~inputclkctrl|outclk               ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|113 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|114 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|115 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|116 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|117 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|118 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|119 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|120 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|113  ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|114  ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|115  ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|116  ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|117  ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|118  ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|119  ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|120  ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|113|clk                     ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|114|clk                     ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|115|clk                     ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|116|clk                     ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|117|clk                     ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|118|clk                     ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|119|clk                     ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|120|clk                     ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|113|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|114|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|115|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|116|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|117|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|118|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|119|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|120|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; shift_CLK~input|i                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; shift_CLK~input|i                           ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|113|clk                    ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|114|clk                    ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|115|clk                    ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|116|clk                    ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|117|clk                    ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|118|clk                    ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|119|clk                    ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|120|clk                    ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|113|clk                     ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|114|clk                     ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|115|clk                     ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|116|clk                     ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|117|clk                     ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|118|clk                     ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|119|clk                     ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|120|clk                     ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; shift_CLK~inputclkctrl|inclk[0]             ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; shift_CLK~inputclkctrl|outclk               ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; shift_CLK~input|o                           ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'RAM_inclock'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RAM_inclock ; Rise       ; RAM_inclock                                                                                                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.123  ; 0.353        ; 0.230          ; Low Pulse Width  ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.123  ; 0.353        ; 0.230          ; Low Pulse Width  ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.125  ; 0.355        ; 0.230          ; Low Pulse Width  ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; RAM_inclock~input|o                                                                                                    ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; RAM_inclock~inputclkctrl|inclk[0]                                                                                      ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; RAM_inclock~inputclkctrl|outclk                                                                                        ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; inst1|inst5|altsyncram_component|auto_generated|ram_block1a0|clk0                                                      ;
; 0.409  ; 0.639        ; 0.230          ; High Pulse Width ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.411  ; 0.641        ; 0.230          ; High Pulse Width ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.411  ; 0.641        ; 0.230          ; High Pulse Width ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; RAM_inclock~input|i                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; RAM_inclock~input|i                                                                                                    ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; inst1|inst5|altsyncram_component|auto_generated|ram_block1a0|clk0                                                      ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; RAM_inclock~inputclkctrl|inclk[0]                                                                                      ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; RAM_inclock~inputclkctrl|outclk                                                                                        ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; RAM_inclock~input|o                                                                                                    ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'latch_clk[0]'                                                                   ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; latch_clk[0] ; Rise       ; latch_clk[0]                       ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; latch_clk[0]~input|o               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; latch_clk[0]~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; latch_clk[0]~inputclkctrl|outclk   ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|13|datad                ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|15|datad                ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|13|datad                 ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|14|datad                 ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|18|datad                 ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|14|datad                ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|19|datad                ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|15|datad                 ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|16|datad                 ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|17|datad                 ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|17|datad                ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|12|datad                 ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|19|datad                 ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|16|datad                ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|18|datad                ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|12|datad                ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|13       ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|15       ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|13        ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|14        ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|18        ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|14       ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|19       ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|15        ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|16        ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|17        ;
; 0.406  ; 0.406        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|17       ;
; 0.406  ; 0.406        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|12        ;
; 0.406  ; 0.406        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|19        ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|16       ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|18       ;
; 0.408  ; 0.408        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|12       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; latch_clk[0]~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; latch_clk[0]~input|i               ;
; 0.588  ; 0.588        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|12       ;
; 0.590  ; 0.590        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|17       ;
; 0.590  ; 0.590        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|18       ;
; 0.590  ; 0.590        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|12        ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|16       ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|19       ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|16        ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|17        ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|19        ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|13       ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|14       ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|15       ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|14        ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|15        ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|18        ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|13        ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|12|datad                ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|17|datad                ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|18|datad                ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|12|datad                 ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|16|datad                ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|19|datad                ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|16|datad                 ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|17|datad                 ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|19|datad                 ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|13|datad                ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|14|datad                ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|15|datad                ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|14|datad                 ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|15|datad                 ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|18|datad                 ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|13|datad                 ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; latch_clk[0]~inputclkctrl|inclk[0] ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; latch_clk[0]~inputclkctrl|outclk   ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; latch_clk[0]~input|o               ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'latch_clk[1]'                                                                   ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; latch_clk[1] ; Rise       ; latch_clk[1]                       ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; latch_clk[1]~input|o               ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; latch_clk[1]~inputclkctrl|inclk[0] ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; latch_clk[1]~inputclkctrl|outclk   ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|15|datad              ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|15|datad               ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|18|datad               ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|13|datad              ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|16|datad              ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|19|datad              ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|13|datad               ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|16|datad               ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|17|datad               ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|14|datad              ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|12|datad               ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|14|datad               ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|19|datad               ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|12|datad              ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|17|datad              ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|18|datad              ;
; 0.402  ; 0.402        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|15     ;
; 0.402  ; 0.402        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|15      ;
; 0.402  ; 0.402        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|18      ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|13     ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|16     ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|19     ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|13      ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|16      ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|17      ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|14     ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|12      ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|14      ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|19      ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|12     ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|17     ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|18     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; latch_clk[1]~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; latch_clk[1]~input|i               ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|17     ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|18     ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|12     ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|16     ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|13      ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|17      ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|13     ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|14     ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|15     ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|19     ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|12      ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|14      ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|15      ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|16      ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|18      ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|19      ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|17|datad              ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|18|datad              ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|12|datad              ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|16|datad              ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|13|datad               ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|17|datad               ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|13|datad              ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|14|datad              ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|15|datad              ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|19|datad              ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|12|datad               ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|14|datad               ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|15|datad               ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|16|datad               ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|18|datad               ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|19|datad               ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; latch_clk[1]~inputclkctrl|inclk[0] ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; latch_clk[1]~inputclkctrl|outclk   ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; latch_clk[1]~input|o               ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; io[*]        ; ADD_CLKA     ; 1.834 ; 2.229 ; Rise       ; ADD_CLKA        ;
;  io[0]       ; ADD_CLKA     ; 1.757 ; 2.078 ; Rise       ; ADD_CLKA        ;
;  io[1]       ; ADD_CLKA     ; 1.259 ; 1.593 ; Rise       ; ADD_CLKA        ;
;  io[2]       ; ADD_CLKA     ; 1.485 ; 1.862 ; Rise       ; ADD_CLKA        ;
;  io[3]       ; ADD_CLKA     ; 1.516 ; 1.906 ; Rise       ; ADD_CLKA        ;
;  io[4]       ; ADD_CLKA     ; 1.834 ; 2.229 ; Rise       ; ADD_CLKA        ;
;  io[5]       ; ADD_CLKA     ; 1.546 ; 1.932 ; Rise       ; ADD_CLKA        ;
;  io[6]       ; ADD_CLKA     ; 1.516 ; 1.896 ; Rise       ; ADD_CLKA        ;
;  io[7]       ; ADD_CLKA     ; 1.567 ; 1.928 ; Rise       ; ADD_CLKA        ;
;  io[8]       ; ADD_CLKA     ; 1.559 ; 1.914 ; Rise       ; ADD_CLKA        ;
;  io[9]       ; ADD_CLKA     ; 1.501 ; 1.823 ; Rise       ; ADD_CLKA        ;
;  io[10]      ; ADD_CLKA     ; 1.763 ; 2.141 ; Rise       ; ADD_CLKA        ;
;  io[11]      ; ADD_CLKA     ; 1.733 ; 2.097 ; Rise       ; ADD_CLKA        ;
;  io[12]      ; ADD_CLKA     ; 1.815 ; 2.148 ; Rise       ; ADD_CLKA        ;
;  io[13]      ; ADD_CLKA     ; 1.754 ; 2.112 ; Rise       ; ADD_CLKA        ;
;  io[14]      ; ADD_CLKA     ; 1.732 ; 2.104 ; Rise       ; ADD_CLKA        ;
;  io[15]      ; ADD_CLKA     ; 1.565 ; 1.917 ; Rise       ; ADD_CLKA        ;
; io[*]        ; ADD_CLKB     ; 1.802 ; 2.196 ; Rise       ; ADD_CLKB        ;
;  io[0]       ; ADD_CLKB     ; 1.728 ; 2.049 ; Rise       ; ADD_CLKB        ;
;  io[1]       ; ADD_CLKB     ; 1.228 ; 1.562 ; Rise       ; ADD_CLKB        ;
;  io[2]       ; ADD_CLKB     ; 1.454 ; 1.831 ; Rise       ; ADD_CLKB        ;
;  io[3]       ; ADD_CLKB     ; 1.486 ; 1.876 ; Rise       ; ADD_CLKB        ;
;  io[4]       ; ADD_CLKB     ; 1.802 ; 2.196 ; Rise       ; ADD_CLKB        ;
;  io[5]       ; ADD_CLKB     ; 1.517 ; 1.903 ; Rise       ; ADD_CLKB        ;
;  io[6]       ; ADD_CLKB     ; 1.486 ; 1.866 ; Rise       ; ADD_CLKB        ;
;  io[7]       ; ADD_CLKB     ; 1.535 ; 1.895 ; Rise       ; ADD_CLKB        ;
;  io[8]       ; ADD_CLKB     ; 1.530 ; 1.886 ; Rise       ; ADD_CLKB        ;
;  io[9]       ; ADD_CLKB     ; 1.471 ; 1.793 ; Rise       ; ADD_CLKB        ;
;  io[10]      ; ADD_CLKB     ; 1.733 ; 2.111 ; Rise       ; ADD_CLKB        ;
;  io[11]      ; ADD_CLKB     ; 1.708 ; 2.073 ; Rise       ; ADD_CLKB        ;
;  io[12]      ; ADD_CLKB     ; 1.787 ; 2.121 ; Rise       ; ADD_CLKB        ;
;  io[13]      ; ADD_CLKB     ; 1.725 ; 2.082 ; Rise       ; ADD_CLKB        ;
;  io[14]      ; ADD_CLKB     ; 1.701 ; 2.074 ; Rise       ; ADD_CLKB        ;
;  io[15]      ; ADD_CLKB     ; 1.665 ; 2.022 ; Rise       ; ADD_CLKB        ;
; RAM_addr[*]  ; RAM_CLK      ; 1.954 ; 2.300 ; Rise       ; RAM_CLK         ;
;  RAM_addr[0] ; RAM_CLK      ; 1.713 ; 2.078 ; Rise       ; RAM_CLK         ;
;  RAM_addr[1] ; RAM_CLK      ; 1.477 ; 1.819 ; Rise       ; RAM_CLK         ;
;  RAM_addr[2] ; RAM_CLK      ; 1.304 ; 1.662 ; Rise       ; RAM_CLK         ;
;  RAM_addr[3] ; RAM_CLK      ; 1.269 ; 1.611 ; Rise       ; RAM_CLK         ;
;  RAM_addr[4] ; RAM_CLK      ; 1.481 ; 1.855 ; Rise       ; RAM_CLK         ;
;  RAM_addr[5] ; RAM_CLK      ; 1.561 ; 1.915 ; Rise       ; RAM_CLK         ;
;  RAM_addr[6] ; RAM_CLK      ; 1.340 ; 1.701 ; Rise       ; RAM_CLK         ;
;  RAM_addr[7] ; RAM_CLK      ; 1.954 ; 2.300 ; Rise       ; RAM_CLK         ;
; io[*]        ; RAM_CLK      ; 2.008 ; 2.354 ; Rise       ; RAM_CLK         ;
;  io[0]       ; RAM_CLK      ; 1.544 ; 1.889 ; Rise       ; RAM_CLK         ;
;  io[1]       ; RAM_CLK      ; 1.579 ; 1.929 ; Rise       ; RAM_CLK         ;
;  io[2]       ; RAM_CLK      ; 1.753 ; 2.135 ; Rise       ; RAM_CLK         ;
;  io[3]       ; RAM_CLK      ; 1.531 ; 1.888 ; Rise       ; RAM_CLK         ;
;  io[4]       ; RAM_CLK      ; 1.927 ; 2.354 ; Rise       ; RAM_CLK         ;
;  io[5]       ; RAM_CLK      ; 1.885 ; 2.298 ; Rise       ; RAM_CLK         ;
;  io[6]       ; RAM_CLK      ; 1.672 ; 2.030 ; Rise       ; RAM_CLK         ;
;  io[7]       ; RAM_CLK      ; 1.536 ; 1.886 ; Rise       ; RAM_CLK         ;
;  io[8]       ; RAM_CLK      ; 1.427 ; 1.758 ; Rise       ; RAM_CLK         ;
;  io[9]       ; RAM_CLK      ; 1.516 ; 1.858 ; Rise       ; RAM_CLK         ;
;  io[10]      ; RAM_CLK      ; 1.726 ; 2.119 ; Rise       ; RAM_CLK         ;
;  io[11]      ; RAM_CLK      ; 1.675 ; 2.036 ; Rise       ; RAM_CLK         ;
;  io[12]      ; RAM_CLK      ; 1.502 ; 1.851 ; Rise       ; RAM_CLK         ;
;  io[13]      ; RAM_CLK      ; 1.710 ; 2.073 ; Rise       ; RAM_CLK         ;
;  io[14]      ; RAM_CLK      ; 1.649 ; 2.024 ; Rise       ; RAM_CLK         ;
;  io[15]      ; RAM_CLK      ; 2.008 ; 2.352 ; Rise       ; RAM_CLK         ;
; RAM_wren     ; RAM_inclock  ; 1.489 ; 1.777 ; Rise       ; RAM_inclock     ;
; io[*]        ; latch_clk[0] ; 2.538 ; 2.909 ; Fall       ; latch_clk[0]    ;
;  io[0]       ; latch_clk[0] ; 2.453 ; 2.780 ; Fall       ; latch_clk[0]    ;
;  io[1]       ; latch_clk[0] ; 2.043 ; 2.399 ; Fall       ; latch_clk[0]    ;
;  io[2]       ; latch_clk[0] ; 2.152 ; 2.521 ; Fall       ; latch_clk[0]    ;
;  io[3]       ; latch_clk[0] ; 1.901 ; 2.281 ; Fall       ; latch_clk[0]    ;
;  io[4]       ; latch_clk[0] ; 2.085 ; 2.488 ; Fall       ; latch_clk[0]    ;
;  io[5]       ; latch_clk[0] ; 2.054 ; 2.445 ; Fall       ; latch_clk[0]    ;
;  io[6]       ; latch_clk[0] ; 1.954 ; 2.328 ; Fall       ; latch_clk[0]    ;
;  io[7]       ; latch_clk[0] ; 1.962 ; 2.310 ; Fall       ; latch_clk[0]    ;
;  io[8]       ; latch_clk[0] ; 1.944 ; 2.273 ; Fall       ; latch_clk[0]    ;
;  io[9]       ; latch_clk[0] ; 2.136 ; 2.473 ; Fall       ; latch_clk[0]    ;
;  io[10]      ; latch_clk[0] ; 2.432 ; 2.813 ; Fall       ; latch_clk[0]    ;
;  io[11]      ; latch_clk[0] ; 2.200 ; 2.544 ; Fall       ; latch_clk[0]    ;
;  io[12]      ; latch_clk[0] ; 2.324 ; 2.668 ; Fall       ; latch_clk[0]    ;
;  io[13]      ; latch_clk[0] ; 2.120 ; 2.468 ; Fall       ; latch_clk[0]    ;
;  io[14]      ; latch_clk[0] ; 1.934 ; 2.309 ; Fall       ; latch_clk[0]    ;
;  io[15]      ; latch_clk[0] ; 2.538 ; 2.909 ; Fall       ; latch_clk[0]    ;
; io[*]        ; latch_clk[1] ; 2.411 ; 2.783 ; Fall       ; latch_clk[1]    ;
;  io[0]       ; latch_clk[1] ; 2.411 ; 2.739 ; Fall       ; latch_clk[1]    ;
;  io[1]       ; latch_clk[1] ; 2.030 ; 2.385 ; Fall       ; latch_clk[1]    ;
;  io[2]       ; latch_clk[1] ; 2.168 ; 2.541 ; Fall       ; latch_clk[1]    ;
;  io[3]       ; latch_clk[1] ; 1.915 ; 2.294 ; Fall       ; latch_clk[1]    ;
;  io[4]       ; latch_clk[1] ; 1.996 ; 2.397 ; Fall       ; latch_clk[1]    ;
;  io[5]       ; latch_clk[1] ; 1.968 ; 2.360 ; Fall       ; latch_clk[1]    ;
;  io[6]       ; latch_clk[1] ; 1.922 ; 2.295 ; Fall       ; latch_clk[1]    ;
;  io[7]       ; latch_clk[1] ; 1.623 ; 1.958 ; Fall       ; latch_clk[1]    ;
;  io[8]       ; latch_clk[1] ; 1.927 ; 2.260 ; Fall       ; latch_clk[1]    ;
;  io[9]       ; latch_clk[1] ; 2.362 ; 2.680 ; Fall       ; latch_clk[1]    ;
;  io[10]      ; latch_clk[1] ; 2.402 ; 2.783 ; Fall       ; latch_clk[1]    ;
;  io[11]      ; latch_clk[1] ; 2.028 ; 2.372 ; Fall       ; latch_clk[1]    ;
;  io[12]      ; latch_clk[1] ; 2.246 ; 2.586 ; Fall       ; latch_clk[1]    ;
;  io[13]      ; latch_clk[1] ; 2.088 ; 2.436 ; Fall       ; latch_clk[1]    ;
;  io[14]      ; latch_clk[1] ; 1.904 ; 2.279 ; Fall       ; latch_clk[1]    ;
;  io[15]      ; latch_clk[1] ; 2.360 ; 2.731 ; Fall       ; latch_clk[1]    ;
; io[*]        ; shift_CLK    ; 2.174 ; 2.553 ; Rise       ; shift_CLK       ;
;  io[0]       ; shift_CLK    ; 1.991 ; 2.338 ; Rise       ; shift_CLK       ;
;  io[1]       ; shift_CLK    ; 1.761 ; 2.110 ; Rise       ; shift_CLK       ;
;  io[2]       ; shift_CLK    ; 1.839 ; 2.219 ; Rise       ; shift_CLK       ;
;  io[3]       ; shift_CLK    ; 1.739 ; 2.122 ; Rise       ; shift_CLK       ;
;  io[4]       ; shift_CLK    ; 1.666 ; 2.061 ; Rise       ; shift_CLK       ;
;  io[5]       ; shift_CLK    ; 1.501 ; 1.902 ; Rise       ; shift_CLK       ;
;  io[6]       ; shift_CLK    ; 1.656 ; 2.033 ; Rise       ; shift_CLK       ;
;  io[7]       ; shift_CLK    ; 1.492 ; 1.849 ; Rise       ; shift_CLK       ;
;  io[8]       ; shift_CLK    ; 1.468 ; 1.793 ; Rise       ; shift_CLK       ;
;  io[9]       ; shift_CLK    ; 1.680 ; 2.030 ; Rise       ; shift_CLK       ;
;  io[10]      ; shift_CLK    ; 1.525 ; 1.914 ; Rise       ; shift_CLK       ;
;  io[11]      ; shift_CLK    ; 1.705 ; 2.093 ; Rise       ; shift_CLK       ;
;  io[12]      ; shift_CLK    ; 1.594 ; 1.966 ; Rise       ; shift_CLK       ;
;  io[13]      ; shift_CLK    ; 1.670 ; 2.042 ; Rise       ; shift_CLK       ;
;  io[14]      ; shift_CLK    ; 1.683 ; 2.073 ; Rise       ; shift_CLK       ;
;  io[15]      ; shift_CLK    ; 2.174 ; 2.553 ; Rise       ; shift_CLK       ;
; shift_LR     ; shift_CLK    ; 1.942 ; 2.259 ; Rise       ; shift_CLK       ;
; shift_S[*]   ; shift_CLK    ; 2.571 ; 2.959 ; Rise       ; shift_CLK       ;
;  shift_S[0]  ; shift_CLK    ; 2.518 ; 2.902 ; Rise       ; shift_CLK       ;
;  shift_S[1]  ; shift_CLK    ; 2.571 ; 2.959 ; Rise       ; shift_CLK       ;
+--------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; io[*]        ; ADD_CLKA     ; -0.921 ; -1.247 ; Rise       ; ADD_CLKA        ;
;  io[0]       ; ADD_CLKA     ; -1.400 ; -1.713 ; Rise       ; ADD_CLKA        ;
;  io[1]       ; ADD_CLKA     ; -0.921 ; -1.247 ; Rise       ; ADD_CLKA        ;
;  io[2]       ; ADD_CLKA     ; -1.135 ; -1.503 ; Rise       ; ADD_CLKA        ;
;  io[3]       ; ADD_CLKA     ; -1.166 ; -1.546 ; Rise       ; ADD_CLKA        ;
;  io[4]       ; ADD_CLKA     ; -1.473 ; -1.857 ; Rise       ; ADD_CLKA        ;
;  io[5]       ; ADD_CLKA     ; -1.195 ; -1.571 ; Rise       ; ADD_CLKA        ;
;  io[6]       ; ADD_CLKA     ; -1.167 ; -1.537 ; Rise       ; ADD_CLKA        ;
;  io[7]       ; ADD_CLKA     ; -1.216 ; -1.568 ; Rise       ; ADD_CLKA        ;
;  io[8]       ; ADD_CLKA     ; -1.208 ; -1.554 ; Rise       ; ADD_CLKA        ;
;  io[9]       ; ADD_CLKA     ; -1.153 ; -1.467 ; Rise       ; ADD_CLKA        ;
;  io[10]      ; ADD_CLKA     ; -1.403 ; -1.772 ; Rise       ; ADD_CLKA        ;
;  io[11]      ; ADD_CLKA     ; -1.375 ; -1.730 ; Rise       ; ADD_CLKA        ;
;  io[12]      ; ADD_CLKA     ; -1.455 ; -1.781 ; Rise       ; ADD_CLKA        ;
;  io[13]      ; ADD_CLKA     ; -1.396 ; -1.744 ; Rise       ; ADD_CLKA        ;
;  io[14]      ; ADD_CLKA     ; -1.374 ; -1.737 ; Rise       ; ADD_CLKA        ;
;  io[15]      ; ADD_CLKA     ; -1.203 ; -1.542 ; Rise       ; ADD_CLKA        ;
; io[*]        ; ADD_CLKB     ; -0.890 ; -1.216 ; Rise       ; ADD_CLKB        ;
;  io[0]       ; ADD_CLKB     ; -1.370 ; -1.684 ; Rise       ; ADD_CLKB        ;
;  io[1]       ; ADD_CLKB     ; -0.890 ; -1.216 ; Rise       ; ADD_CLKB        ;
;  io[2]       ; ADD_CLKB     ; -1.104 ; -1.472 ; Rise       ; ADD_CLKB        ;
;  io[3]       ; ADD_CLKB     ; -1.136 ; -1.516 ; Rise       ; ADD_CLKB        ;
;  io[4]       ; ADD_CLKB     ; -1.441 ; -1.825 ; Rise       ; ADD_CLKB        ;
;  io[5]       ; ADD_CLKB     ; -1.166 ; -1.542 ; Rise       ; ADD_CLKB        ;
;  io[6]       ; ADD_CLKB     ; -1.137 ; -1.507 ; Rise       ; ADD_CLKB        ;
;  io[7]       ; ADD_CLKB     ; -1.183 ; -1.535 ; Rise       ; ADD_CLKB        ;
;  io[8]       ; ADD_CLKB     ; -1.180 ; -1.526 ; Rise       ; ADD_CLKB        ;
;  io[9]       ; ADD_CLKB     ; -1.123 ; -1.438 ; Rise       ; ADD_CLKB        ;
;  io[10]      ; ADD_CLKB     ; -1.374 ; -1.742 ; Rise       ; ADD_CLKB        ;
;  io[11]      ; ADD_CLKB     ; -1.350 ; -1.705 ; Rise       ; ADD_CLKB        ;
;  io[12]      ; ADD_CLKB     ; -1.428 ; -1.754 ; Rise       ; ADD_CLKB        ;
;  io[13]      ; ADD_CLKB     ; -1.366 ; -1.714 ; Rise       ; ADD_CLKB        ;
;  io[14]      ; ADD_CLKB     ; -1.343 ; -1.706 ; Rise       ; ADD_CLKB        ;
;  io[15]      ; ADD_CLKB     ; -1.309 ; -1.657 ; Rise       ; ADD_CLKB        ;
; RAM_addr[*]  ; RAM_CLK      ; -0.916 ; -1.245 ; Rise       ; RAM_CLK         ;
;  RAM_addr[0] ; RAM_CLK      ; -1.344 ; -1.694 ; Rise       ; RAM_CLK         ;
;  RAM_addr[1] ; RAM_CLK      ; -1.117 ; -1.445 ; Rise       ; RAM_CLK         ;
;  RAM_addr[2] ; RAM_CLK      ; -0.950 ; -1.294 ; Rise       ; RAM_CLK         ;
;  RAM_addr[3] ; RAM_CLK      ; -0.916 ; -1.245 ; Rise       ; RAM_CLK         ;
;  RAM_addr[4] ; RAM_CLK      ; -1.132 ; -1.496 ; Rise       ; RAM_CLK         ;
;  RAM_addr[5] ; RAM_CLK      ; -1.197 ; -1.537 ; Rise       ; RAM_CLK         ;
;  RAM_addr[6] ; RAM_CLK      ; -0.984 ; -1.331 ; Rise       ; RAM_CLK         ;
;  RAM_addr[7] ; RAM_CLK      ; -1.576 ; -1.908 ; Rise       ; RAM_CLK         ;
; io[*]        ; RAM_CLK      ; -1.069 ; -1.387 ; Rise       ; RAM_CLK         ;
;  io[0]       ; RAM_CLK      ; -1.193 ; -1.530 ; Rise       ; RAM_CLK         ;
;  io[1]       ; RAM_CLK      ; -1.228 ; -1.570 ; Rise       ; RAM_CLK         ;
;  io[2]       ; RAM_CLK      ; -1.391 ; -1.764 ; Rise       ; RAM_CLK         ;
;  io[3]       ; RAM_CLK      ; -1.168 ; -1.511 ; Rise       ; RAM_CLK         ;
;  io[4]       ; RAM_CLK      ; -1.561 ; -1.977 ; Rise       ; RAM_CLK         ;
;  io[5]       ; RAM_CLK      ; -1.521 ; -1.923 ; Rise       ; RAM_CLK         ;
;  io[6]       ; RAM_CLK      ; -1.315 ; -1.664 ; Rise       ; RAM_CLK         ;
;  io[7]       ; RAM_CLK      ; -1.184 ; -1.526 ; Rise       ; RAM_CLK         ;
;  io[8]       ; RAM_CLK      ; -1.069 ; -1.387 ; Rise       ; RAM_CLK         ;
;  io[9]       ; RAM_CLK      ; -1.166 ; -1.500 ; Rise       ; RAM_CLK         ;
;  io[10]      ; RAM_CLK      ; -1.357 ; -1.735 ; Rise       ; RAM_CLK         ;
;  io[11]      ; RAM_CLK      ; -1.317 ; -1.669 ; Rise       ; RAM_CLK         ;
;  io[12]      ; RAM_CLK      ; -1.142 ; -1.478 ; Rise       ; RAM_CLK         ;
;  io[13]      ; RAM_CLK      ; -1.351 ; -1.705 ; Rise       ; RAM_CLK         ;
;  io[14]      ; RAM_CLK      ; -1.283 ; -1.643 ; Rise       ; RAM_CLK         ;
;  io[15]      ; RAM_CLK      ; -1.627 ; -1.958 ; Rise       ; RAM_CLK         ;
; RAM_wren     ; RAM_inclock  ; -1.100 ; -1.381 ; Rise       ; RAM_inclock     ;
; io[*]        ; latch_clk[0] ; -1.153 ; -1.503 ; Fall       ; latch_clk[0]    ;
;  io[0]       ; latch_clk[0] ; -1.687 ; -2.000 ; Fall       ; latch_clk[0]    ;
;  io[1]       ; latch_clk[0] ; -1.293 ; -1.632 ; Fall       ; latch_clk[0]    ;
;  io[2]       ; latch_clk[0] ; -1.397 ; -1.746 ; Fall       ; latch_clk[0]    ;
;  io[3]       ; latch_clk[0] ; -1.153 ; -1.516 ; Fall       ; latch_clk[0]    ;
;  io[4]       ; latch_clk[0] ; -1.222 ; -1.614 ; Fall       ; latch_clk[0]    ;
;  io[5]       ; latch_clk[0] ; -1.185 ; -1.566 ; Fall       ; latch_clk[0]    ;
;  io[6]       ; latch_clk[0] ; -1.206 ; -1.563 ; Fall       ; latch_clk[0]    ;
;  io[7]       ; latch_clk[0] ; -1.214 ; -1.547 ; Fall       ; latch_clk[0]    ;
;  io[8]       ; latch_clk[0] ; -1.188 ; -1.503 ; Fall       ; latch_clk[0]    ;
;  io[9]       ; latch_clk[0] ; -1.383 ; -1.705 ; Fall       ; latch_clk[0]    ;
;  io[10]      ; latch_clk[0] ; -1.666 ; -2.029 ; Fall       ; latch_clk[0]    ;
;  io[11]      ; latch_clk[0] ; -1.310 ; -1.636 ; Fall       ; latch_clk[0]    ;
;  io[12]      ; latch_clk[0] ; -1.450 ; -1.786 ; Fall       ; latch_clk[0]    ;
;  io[13]      ; latch_clk[0] ; -1.365 ; -1.698 ; Fall       ; latch_clk[0]    ;
;  io[14]      ; latch_clk[0] ; -1.180 ; -1.535 ; Fall       ; latch_clk[0]    ;
;  io[15]      ; latch_clk[0] ; -1.636 ; -1.987 ; Fall       ; latch_clk[0]    ;
; io[*]        ; latch_clk[1] ; -0.884 ; -1.204 ; Fall       ; latch_clk[1]    ;
;  io[0]       ; latch_clk[1] ; -1.645 ; -1.958 ; Fall       ; latch_clk[1]    ;
;  io[1]       ; latch_clk[1] ; -1.268 ; -1.608 ; Fall       ; latch_clk[1]    ;
;  io[2]       ; latch_clk[1] ; -1.297 ; -1.661 ; Fall       ; latch_clk[1]    ;
;  io[3]       ; latch_clk[1] ; -1.053 ; -1.423 ; Fall       ; latch_clk[1]    ;
;  io[4]       ; latch_clk[1] ; -1.247 ; -1.627 ; Fall       ; latch_clk[1]    ;
;  io[5]       ; latch_clk[1] ; -1.218 ; -1.593 ; Fall       ; latch_clk[1]    ;
;  io[6]       ; latch_clk[1] ; -1.172 ; -1.529 ; Fall       ; latch_clk[1]    ;
;  io[7]       ; latch_clk[1] ; -0.884 ; -1.204 ; Fall       ; latch_clk[1]    ;
;  io[8]       ; latch_clk[1] ; -1.169 ; -1.487 ; Fall       ; latch_clk[1]    ;
;  io[9]       ; latch_clk[1] ; -1.596 ; -1.899 ; Fall       ; latch_clk[1]    ;
;  io[10]      ; latch_clk[1] ; -1.634 ; -1.998 ; Fall       ; latch_clk[1]    ;
;  io[11]      ; latch_clk[1] ; -1.275 ; -1.601 ; Fall       ; latch_clk[1]    ;
;  io[12]      ; latch_clk[1] ; -1.479 ; -1.800 ; Fall       ; latch_clk[1]    ;
;  io[13]      ; latch_clk[1] ; -1.334 ; -1.667 ; Fall       ; latch_clk[1]    ;
;  io[14]      ; latch_clk[1] ; -1.148 ; -1.504 ; Fall       ; latch_clk[1]    ;
;  io[15]      ; latch_clk[1] ; -1.595 ; -1.947 ; Fall       ; latch_clk[1]    ;
; io[*]        ; shift_CLK    ; -1.093 ; -1.396 ; Rise       ; shift_CLK       ;
;  io[0]       ; shift_CLK    ; -1.567 ; -1.900 ; Rise       ; shift_CLK       ;
;  io[1]       ; shift_CLK    ; -1.374 ; -1.700 ; Rise       ; shift_CLK       ;
;  io[2]       ; shift_CLK    ; -1.458 ; -1.822 ; Rise       ; shift_CLK       ;
;  io[3]       ; shift_CLK    ; -1.351 ; -1.710 ; Rise       ; shift_CLK       ;
;  io[4]       ; shift_CLK    ; -1.295 ; -1.672 ; Rise       ; shift_CLK       ;
;  io[5]       ; shift_CLK    ; -1.135 ; -1.520 ; Rise       ; shift_CLK       ;
;  io[6]       ; shift_CLK    ; -1.283 ; -1.643 ; Rise       ; shift_CLK       ;
;  io[7]       ; shift_CLK    ; -1.112 ; -1.446 ; Rise       ; shift_CLK       ;
;  io[8]       ; shift_CLK    ; -1.093 ; -1.396 ; Rise       ; shift_CLK       ;
;  io[9]       ; shift_CLK    ; -1.309 ; -1.644 ; Rise       ; shift_CLK       ;
;  io[10]      ; shift_CLK    ; -1.145 ; -1.509 ; Rise       ; shift_CLK       ;
;  io[11]      ; shift_CLK    ; -1.331 ; -1.703 ; Rise       ; shift_CLK       ;
;  io[12]      ; shift_CLK    ; -1.213 ; -1.561 ; Rise       ; shift_CLK       ;
;  io[13]      ; shift_CLK    ; -1.298 ; -1.655 ; Rise       ; shift_CLK       ;
;  io[14]      ; shift_CLK    ; -1.280 ; -1.649 ; Rise       ; shift_CLK       ;
;  io[15]      ; shift_CLK    ; -1.782 ; -2.144 ; Rise       ; shift_CLK       ;
; shift_LR     ; shift_CLK    ; -1.559 ; -1.862 ; Rise       ; shift_CLK       ;
; shift_S[*]   ; shift_CLK    ; -1.586 ; -1.937 ; Rise       ; shift_CLK       ;
;  shift_S[0]  ; shift_CLK    ; -1.586 ; -1.937 ; Rise       ; shift_CLK       ;
;  shift_S[1]  ; shift_CLK    ; -1.628 ; -1.984 ; Rise       ; shift_CLK       ;
+--------------+--------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-----------+--------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+--------------+--------+--------+------------+-----------------+
; io[*]     ; ADD_CLKA     ; 11.579 ; 11.479 ; Rise       ; ADD_CLKA        ;
;  io[0]    ; ADD_CLKA     ; 7.548  ; 7.408  ; Rise       ; ADD_CLKA        ;
;  io[1]    ; ADD_CLKA     ; 7.413  ; 7.297  ; Rise       ; ADD_CLKA        ;
;  io[2]    ; ADD_CLKA     ; 8.849  ; 8.719  ; Rise       ; ADD_CLKA        ;
;  io[3]    ; ADD_CLKA     ; 8.450  ; 8.352  ; Rise       ; ADD_CLKA        ;
;  io[4]    ; ADD_CLKA     ; 10.883 ; 10.752 ; Rise       ; ADD_CLKA        ;
;  io[5]    ; ADD_CLKA     ; 10.874 ; 10.713 ; Rise       ; ADD_CLKA        ;
;  io[6]    ; ADD_CLKA     ; 11.579 ; 11.479 ; Rise       ; ADD_CLKA        ;
;  io[7]    ; ADD_CLKA     ; 11.524 ; 11.414 ; Rise       ; ADD_CLKA        ;
;  io[8]    ; ADD_CLKA     ; 9.755  ; 9.664  ; Rise       ; ADD_CLKA        ;
;  io[9]    ; ADD_CLKA     ; 10.007 ; 9.845  ; Rise       ; ADD_CLKA        ;
;  io[10]   ; ADD_CLKA     ; 11.118 ; 11.030 ; Rise       ; ADD_CLKA        ;
;  io[11]   ; ADD_CLKA     ; 11.510 ; 11.369 ; Rise       ; ADD_CLKA        ;
;  io[12]   ; ADD_CLKA     ; 9.219  ; 9.038  ; Rise       ; ADD_CLKA        ;
;  io[13]   ; ADD_CLKA     ; 10.085 ; 9.964  ; Rise       ; ADD_CLKA        ;
;  io[14]   ; ADD_CLKA     ; 9.849  ; 9.735  ; Rise       ; ADD_CLKA        ;
;  io[15]   ; ADD_CLKA     ; 9.898  ; 9.734  ; Rise       ; ADD_CLKA        ;
; io[*]     ; ADD_CLKB     ; 11.996 ; 11.896 ; Rise       ; ADD_CLKB        ;
;  io[0]    ; ADD_CLKB     ; 7.294  ; 7.154  ; Rise       ; ADD_CLKB        ;
;  io[1]    ; ADD_CLKB     ; 7.365  ; 7.249  ; Rise       ; ADD_CLKB        ;
;  io[2]    ; ADD_CLKB     ; 8.801  ; 8.673  ; Rise       ; ADD_CLKB        ;
;  io[3]    ; ADD_CLKB     ; 8.405  ; 8.304  ; Rise       ; ADD_CLKB        ;
;  io[4]    ; ADD_CLKB     ; 11.275 ; 11.159 ; Rise       ; ADD_CLKB        ;
;  io[5]    ; ADD_CLKB     ; 11.291 ; 11.130 ; Rise       ; ADD_CLKB        ;
;  io[6]    ; ADD_CLKB     ; 11.996 ; 11.896 ; Rise       ; ADD_CLKB        ;
;  io[7]    ; ADD_CLKB     ; 11.901 ; 11.818 ; Rise       ; ADD_CLKB        ;
;  io[8]    ; ADD_CLKB     ; 10.172 ; 10.051 ; Rise       ; ADD_CLKB        ;
;  io[9]    ; ADD_CLKB     ; 10.384 ; 10.222 ; Rise       ; ADD_CLKB        ;
;  io[10]   ; ADD_CLKB     ; 11.500 ; 11.407 ; Rise       ; ADD_CLKB        ;
;  io[11]   ; ADD_CLKB     ; 11.887 ; 11.746 ; Rise       ; ADD_CLKB        ;
;  io[12]   ; ADD_CLKB     ; 9.163  ; 8.982  ; Rise       ; ADD_CLKB        ;
;  io[13]   ; ADD_CLKB     ; 10.029 ; 9.908  ; Rise       ; ADD_CLKB        ;
;  io[14]   ; ADD_CLKB     ; 9.793  ; 9.679  ; Rise       ; ADD_CLKB        ;
;  io[15]   ; ADD_CLKB     ; 9.842  ; 9.678  ; Rise       ; ADD_CLKB        ;
; io[*]     ; RAM_outclock ; 8.053  ; 7.955  ; Rise       ; RAM_outclock    ;
;  io[0]    ; RAM_outclock ; 8.053  ; 7.955  ; Rise       ; RAM_outclock    ;
;  io[1]    ; RAM_outclock ; 7.802  ; 7.700  ; Rise       ; RAM_outclock    ;
;  io[2]    ; RAM_outclock ; 7.771  ; 7.690  ; Rise       ; RAM_outclock    ;
;  io[3]    ; RAM_outclock ; 7.301  ; 7.237  ; Rise       ; RAM_outclock    ;
;  io[4]    ; RAM_outclock ; 7.373  ; 7.267  ; Rise       ; RAM_outclock    ;
;  io[5]    ; RAM_outclock ; 7.277  ; 7.195  ; Rise       ; RAM_outclock    ;
;  io[6]    ; RAM_outclock ; 7.695  ; 7.560  ; Rise       ; RAM_outclock    ;
;  io[7]    ; RAM_outclock ; 7.676  ; 7.577  ; Rise       ; RAM_outclock    ;
;  io[8]    ; RAM_outclock ; 7.362  ; 7.302  ; Rise       ; RAM_outclock    ;
;  io[9]    ; RAM_outclock ; 7.717  ; 7.587  ; Rise       ; RAM_outclock    ;
;  io[10]   ; RAM_outclock ; 7.839  ; 7.735  ; Rise       ; RAM_outclock    ;
;  io[11]   ; RAM_outclock ; 7.234  ; 7.086  ; Rise       ; RAM_outclock    ;
;  io[12]   ; RAM_outclock ; 7.729  ; 7.656  ; Rise       ; RAM_outclock    ;
;  io[13]   ; RAM_outclock ; 7.781  ; 7.662  ; Rise       ; RAM_outclock    ;
;  io[14]   ; RAM_outclock ; 7.880  ; 7.731  ; Rise       ; RAM_outclock    ;
;  io[15]   ; RAM_outclock ; 7.149  ; 6.997  ; Rise       ; RAM_outclock    ;
; io[*]     ; latch_clk[0] ; 6.740  ; 6.615  ; Fall       ; latch_clk[0]    ;
;  io[0]    ; latch_clk[0] ; 6.388  ; 6.318  ; Fall       ; latch_clk[0]    ;
;  io[1]    ; latch_clk[0] ; 6.727  ; 6.608  ; Fall       ; latch_clk[0]    ;
;  io[2]    ; latch_clk[0] ; 6.641  ; 6.591  ; Fall       ; latch_clk[0]    ;
;  io[3]    ; latch_clk[0] ; 6.132  ; 6.097  ; Fall       ; latch_clk[0]    ;
;  io[4]    ; latch_clk[0] ; 6.247  ; 6.164  ; Fall       ; latch_clk[0]    ;
;  io[5]    ; latch_clk[0] ; 6.418  ; 6.313  ; Fall       ; latch_clk[0]    ;
;  io[6]    ; latch_clk[0] ; 6.536  ; 6.416  ; Fall       ; latch_clk[0]    ;
;  io[7]    ; latch_clk[0] ; 6.363  ; 6.272  ; Fall       ; latch_clk[0]    ;
;  io[8]    ; latch_clk[0] ; 6.347  ; 6.263  ; Fall       ; latch_clk[0]    ;
;  io[9]    ; latch_clk[0] ; 6.740  ; 6.615  ; Fall       ; latch_clk[0]    ;
;  io[10]   ; latch_clk[0] ; 6.312  ; 6.206  ; Fall       ; latch_clk[0]    ;
;  io[11]   ; latch_clk[0] ; 6.390  ; 6.332  ; Fall       ; latch_clk[0]    ;
;  io[12]   ; latch_clk[0] ; 6.473  ; 6.424  ; Fall       ; latch_clk[0]    ;
;  io[13]   ; latch_clk[0] ; 6.390  ; 6.300  ; Fall       ; latch_clk[0]    ;
;  io[14]   ; latch_clk[0] ; 6.681  ; 6.488  ; Fall       ; latch_clk[0]    ;
;  io[15]   ; latch_clk[0] ; 6.254  ; 6.124  ; Fall       ; latch_clk[0]    ;
; io[*]     ; latch_clk[1] ; 6.983  ; 6.832  ; Fall       ; latch_clk[1]    ;
;  io[0]    ; latch_clk[1] ; 6.428  ; 6.366  ; Fall       ; latch_clk[1]    ;
;  io[1]    ; latch_clk[1] ; 6.983  ; 6.832  ; Fall       ; latch_clk[1]    ;
;  io[2]    ; latch_clk[1] ; 6.489  ; 6.412  ; Fall       ; latch_clk[1]    ;
;  io[3]    ; latch_clk[1] ; 6.261  ; 6.175  ; Fall       ; latch_clk[1]    ;
;  io[4]    ; latch_clk[1] ; 6.363  ; 6.280  ; Fall       ; latch_clk[1]    ;
;  io[5]    ; latch_clk[1] ; 6.244  ; 6.163  ; Fall       ; latch_clk[1]    ;
;  io[6]    ; latch_clk[1] ; 6.678  ; 6.552  ; Fall       ; latch_clk[1]    ;
;  io[7]    ; latch_clk[1] ; 6.095  ; 6.030  ; Fall       ; latch_clk[1]    ;
;  io[8]    ; latch_clk[1] ; 6.242  ; 6.093  ; Fall       ; latch_clk[1]    ;
;  io[9]    ; latch_clk[1] ; 6.780  ; 6.682  ; Fall       ; latch_clk[1]    ;
;  io[10]   ; latch_clk[1] ; 6.474  ; 6.343  ; Fall       ; latch_clk[1]    ;
;  io[11]   ; latch_clk[1] ; 6.240  ; 6.111  ; Fall       ; latch_clk[1]    ;
;  io[12]   ; latch_clk[1] ; 6.434  ; 6.330  ; Fall       ; latch_clk[1]    ;
;  io[13]   ; latch_clk[1] ; 6.485  ; 6.405  ; Fall       ; latch_clk[1]    ;
;  io[14]   ; latch_clk[1] ; 6.675  ; 6.508  ; Fall       ; latch_clk[1]    ;
;  io[15]   ; latch_clk[1] ; 6.607  ; 6.477  ; Fall       ; latch_clk[1]    ;
; io[*]     ; shift_CLK    ; 7.544  ; 7.430  ; Rise       ; shift_CLK       ;
;  io[0]    ; shift_CLK    ; 6.994  ; 6.881  ; Rise       ; shift_CLK       ;
;  io[1]    ; shift_CLK    ; 7.116  ; 6.990  ; Rise       ; shift_CLK       ;
;  io[2]    ; shift_CLK    ; 7.442  ; 7.343  ; Rise       ; shift_CLK       ;
;  io[3]    ; shift_CLK    ; 6.898  ; 6.822  ; Rise       ; shift_CLK       ;
;  io[4]    ; shift_CLK    ; 7.425  ; 7.294  ; Rise       ; shift_CLK       ;
;  io[5]    ; shift_CLK    ; 7.119  ; 7.021  ; Rise       ; shift_CLK       ;
;  io[6]    ; shift_CLK    ; 7.544  ; 7.396  ; Rise       ; shift_CLK       ;
;  io[7]    ; shift_CLK    ; 6.874  ; 6.810  ; Rise       ; shift_CLK       ;
;  io[8]    ; shift_CLK    ; 6.609  ; 6.483  ; Rise       ; shift_CLK       ;
;  io[9]    ; shift_CLK    ; 7.532  ; 7.430  ; Rise       ; shift_CLK       ;
;  io[10]   ; shift_CLK    ; 7.187  ; 7.080  ; Rise       ; shift_CLK       ;
;  io[11]   ; shift_CLK    ; 6.893  ; 6.778  ; Rise       ; shift_CLK       ;
;  io[12]   ; shift_CLK    ; 7.031  ; 6.998  ; Rise       ; shift_CLK       ;
;  io[13]   ; shift_CLK    ; 7.113  ; 7.009  ; Rise       ; shift_CLK       ;
;  io[14]   ; shift_CLK    ; 7.400  ; 7.266  ; Rise       ; shift_CLK       ;
;  io[15]   ; shift_CLK    ; 6.955  ; 6.845  ; Rise       ; shift_CLK       ;
+-----------+--------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+--------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+--------------+-------+-------+------------+-----------------+
; io[*]     ; ADD_CLKA     ; 6.484 ; 6.344 ; Rise       ; ADD_CLKA        ;
;  io[0]    ; ADD_CLKA     ; 6.686 ; 6.540 ; Rise       ; ADD_CLKA        ;
;  io[1]    ; ADD_CLKA     ; 6.494 ; 6.366 ; Rise       ; ADD_CLKA        ;
;  io[2]    ; ADD_CLKA     ; 7.484 ; 7.382 ; Rise       ; ADD_CLKA        ;
;  io[3]    ; ADD_CLKA     ; 6.484 ; 6.344 ; Rise       ; ADD_CLKA        ;
;  io[4]    ; ADD_CLKA     ; 7.476 ; 7.323 ; Rise       ; ADD_CLKA        ;
;  io[5]    ; ADD_CLKA     ; 7.305 ; 7.168 ; Rise       ; ADD_CLKA        ;
;  io[6]    ; ADD_CLKA     ; 7.208 ; 7.063 ; Rise       ; ADD_CLKA        ;
;  io[7]    ; ADD_CLKA     ; 6.739 ; 6.658 ; Rise       ; ADD_CLKA        ;
;  io[8]    ; ADD_CLKA     ; 6.770 ; 6.655 ; Rise       ; ADD_CLKA        ;
;  io[9]    ; ADD_CLKA     ; 6.538 ; 6.386 ; Rise       ; ADD_CLKA        ;
;  io[10]   ; ADD_CLKA     ; 7.171 ; 7.053 ; Rise       ; ADD_CLKA        ;
;  io[11]   ; ADD_CLKA     ; 7.090 ; 6.935 ; Rise       ; ADD_CLKA        ;
;  io[12]   ; ADD_CLKA     ; 7.125 ; 6.963 ; Rise       ; ADD_CLKA        ;
;  io[13]   ; ADD_CLKA     ; 7.360 ; 7.201 ; Rise       ; ADD_CLKA        ;
;  io[14]   ; ADD_CLKA     ; 7.453 ; 7.347 ; Rise       ; ADD_CLKA        ;
;  io[15]   ; ADD_CLKA     ; 6.872 ; 6.711 ; Rise       ; ADD_CLKA        ;
; io[*]     ; ADD_CLKB     ; 6.349 ; 6.220 ; Rise       ; ADD_CLKB        ;
;  io[0]    ; ADD_CLKB     ; 6.923 ; 6.776 ; Rise       ; ADD_CLKB        ;
;  io[1]    ; ADD_CLKB     ; 6.628 ; 6.520 ; Rise       ; ADD_CLKB        ;
;  io[2]    ; ADD_CLKB     ; 7.299 ; 7.203 ; Rise       ; ADD_CLKB        ;
;  io[3]    ; ADD_CLKB     ; 6.580 ; 6.448 ; Rise       ; ADD_CLKB        ;
;  io[4]    ; ADD_CLKB     ; 7.292 ; 7.168 ; Rise       ; ADD_CLKB        ;
;  io[5]    ; ADD_CLKB     ; 7.154 ; 6.988 ; Rise       ; ADD_CLKB        ;
;  io[6]    ; ADD_CLKB     ; 7.100 ; 6.987 ; Rise       ; ADD_CLKB        ;
;  io[7]    ; ADD_CLKB     ; 6.716 ; 6.637 ; Rise       ; ADD_CLKB        ;
;  io[8]    ; ADD_CLKB     ; 6.601 ; 6.504 ; Rise       ; ADD_CLKB        ;
;  io[9]    ; ADD_CLKB     ; 6.349 ; 6.220 ; Rise       ; ADD_CLKB        ;
;  io[10]   ; ADD_CLKB     ; 7.259 ; 7.164 ; Rise       ; ADD_CLKB        ;
;  io[11]   ; ADD_CLKB     ; 6.918 ; 6.767 ; Rise       ; ADD_CLKB        ;
;  io[12]   ; ADD_CLKB     ; 6.980 ; 6.812 ; Rise       ; ADD_CLKB        ;
;  io[13]   ; ADD_CLKB     ; 7.408 ; 7.230 ; Rise       ; ADD_CLKB        ;
;  io[14]   ; ADD_CLKB     ; 7.475 ; 7.369 ; Rise       ; ADD_CLKB        ;
;  io[15]   ; ADD_CLKB     ; 6.877 ; 6.716 ; Rise       ; ADD_CLKB        ;
; io[*]     ; RAM_outclock ; 6.921 ; 6.772 ; Rise       ; RAM_outclock    ;
;  io[0]    ; RAM_outclock ; 7.712 ; 7.606 ; Rise       ; RAM_outclock    ;
;  io[1]    ; RAM_outclock ; 7.518 ; 7.382 ; Rise       ; RAM_outclock    ;
;  io[2]    ; RAM_outclock ; 7.489 ; 7.370 ; Rise       ; RAM_outclock    ;
;  io[3]    ; RAM_outclock ; 7.050 ; 6.956 ; Rise       ; RAM_outclock    ;
;  io[4]    ; RAM_outclock ; 7.121 ; 6.990 ; Rise       ; RAM_outclock    ;
;  io[5]    ; RAM_outclock ; 7.032 ; 6.941 ; Rise       ; RAM_outclock    ;
;  io[6]    ; RAM_outclock ; 7.430 ; 7.272 ; Rise       ; RAM_outclock    ;
;  io[7]    ; RAM_outclock ; 7.377 ; 7.269 ; Rise       ; RAM_outclock    ;
;  io[8]    ; RAM_outclock ; 7.046 ; 6.937 ; Rise       ; RAM_outclock    ;
;  io[9]    ; RAM_outclock ; 7.451 ; 7.297 ; Rise       ; RAM_outclock    ;
;  io[10]   ; RAM_outclock ; 7.520 ; 7.404 ; Rise       ; RAM_outclock    ;
;  io[11]   ; RAM_outclock ; 6.990 ; 6.836 ; Rise       ; RAM_outclock    ;
;  io[12]   ; RAM_outclock ; 7.404 ; 7.305 ; Rise       ; RAM_outclock    ;
;  io[13]   ; RAM_outclock ; 7.515 ; 7.368 ; Rise       ; RAM_outclock    ;
;  io[14]   ; RAM_outclock ; 7.576 ; 7.441 ; Rise       ; RAM_outclock    ;
;  io[15]   ; RAM_outclock ; 6.921 ; 6.772 ; Rise       ; RAM_outclock    ;
; io[*]     ; latch_clk[0] ; 5.898 ; 5.832 ; Fall       ; latch_clk[0]    ;
;  io[0]    ; latch_clk[0] ; 6.148 ; 6.068 ; Fall       ; latch_clk[0]    ;
;  io[1]    ; latch_clk[0] ; 6.500 ; 6.375 ; Fall       ; latch_clk[0]    ;
;  io[2]    ; latch_clk[0] ; 6.375 ; 6.287 ; Fall       ; latch_clk[0]    ;
;  io[3]    ; latch_clk[0] ; 5.898 ; 5.832 ; Fall       ; latch_clk[0]    ;
;  io[4]    ; latch_clk[0] ; 6.013 ; 5.902 ; Fall       ; latch_clk[0]    ;
;  io[5]    ; latch_clk[0] ; 6.175 ; 6.062 ; Fall       ; latch_clk[0]    ;
;  io[6]    ; latch_clk[0] ; 6.291 ; 6.145 ; Fall       ; latch_clk[0]    ;
;  io[7]    ; latch_clk[0] ; 6.084 ; 5.984 ; Fall       ; latch_clk[0]    ;
;  io[8]    ; latch_clk[0] ; 6.102 ; 5.968 ; Fall       ; latch_clk[0]    ;
;  io[9]    ; latch_clk[0] ; 6.527 ; 6.405 ; Fall       ; latch_clk[0]    ;
;  io[10]   ; latch_clk[0] ; 6.067 ; 5.976 ; Fall       ; latch_clk[0]    ;
;  io[11]   ; latch_clk[0] ; 6.139 ; 6.042 ; Fall       ; latch_clk[0]    ;
;  io[12]   ; latch_clk[0] ; 6.228 ; 6.151 ; Fall       ; latch_clk[0]    ;
;  io[13]   ; latch_clk[0] ; 6.150 ; 6.032 ; Fall       ; latch_clk[0]    ;
;  io[14]   ; latch_clk[0] ; 6.428 ; 6.250 ; Fall       ; latch_clk[0]    ;
;  io[15]   ; latch_clk[0] ; 6.029 ; 5.902 ; Fall       ; latch_clk[0]    ;
; io[*]     ; latch_clk[1] ; 5.824 ; 5.750 ; Fall       ; latch_clk[1]    ;
;  io[0]    ; latch_clk[1] ; 6.187 ; 6.115 ; Fall       ; latch_clk[1]    ;
;  io[1]    ; latch_clk[1] ; 6.748 ; 6.575 ; Fall       ; latch_clk[1]    ;
;  io[2]    ; latch_clk[1] ; 6.237 ; 6.135 ; Fall       ; latch_clk[1]    ;
;  io[3]    ; latch_clk[1] ; 6.015 ; 5.922 ; Fall       ; latch_clk[1]    ;
;  io[4]    ; latch_clk[1] ; 6.152 ; 6.059 ; Fall       ; latch_clk[1]    ;
;  io[5]    ; latch_clk[1] ; 6.053 ; 5.971 ; Fall       ; latch_clk[1]    ;
;  io[6]    ; latch_clk[1] ; 6.455 ; 6.321 ; Fall       ; latch_clk[1]    ;
;  io[7]    ; latch_clk[1] ; 5.824 ; 5.750 ; Fall       ; latch_clk[1]    ;
;  io[8]    ; latch_clk[1] ; 6.040 ; 5.897 ; Fall       ; latch_clk[1]    ;
;  io[9]    ; latch_clk[1] ; 6.544 ; 6.410 ; Fall       ; latch_clk[1]    ;
;  io[10]   ; latch_clk[1] ; 6.239 ; 6.107 ; Fall       ; latch_clk[1]    ;
;  io[11]   ; latch_clk[1] ; 6.015 ; 5.888 ; Fall       ; latch_clk[1]    ;
;  io[12]   ; latch_clk[1] ; 6.204 ; 6.099 ; Fall       ; latch_clk[1]    ;
;  io[13]   ; latch_clk[1] ; 6.284 ; 6.203 ; Fall       ; latch_clk[1]    ;
;  io[14]   ; latch_clk[1] ; 6.464 ; 6.303 ; Fall       ; latch_clk[1]    ;
;  io[15]   ; latch_clk[1] ; 6.356 ; 6.220 ; Fall       ; latch_clk[1]    ;
; io[*]     ; shift_CLK    ; 6.345 ; 6.223 ; Rise       ; shift_CLK       ;
;  io[0]    ; shift_CLK    ; 6.717 ; 6.595 ; Rise       ; shift_CLK       ;
;  io[1]    ; shift_CLK    ; 6.872 ; 6.749 ; Rise       ; shift_CLK       ;
;  io[2]    ; shift_CLK    ; 7.164 ; 7.043 ; Rise       ; shift_CLK       ;
;  io[3]    ; shift_CLK    ; 6.644 ; 6.560 ; Rise       ; shift_CLK       ;
;  io[4]    ; shift_CLK    ; 7.122 ; 6.984 ; Rise       ; shift_CLK       ;
;  io[5]    ; shift_CLK    ; 6.844 ; 6.745 ; Rise       ; shift_CLK       ;
;  io[6]    ; shift_CLK    ; 7.238 ; 7.082 ; Rise       ; shift_CLK       ;
;  io[7]    ; shift_CLK    ; 6.589 ; 6.518 ; Rise       ; shift_CLK       ;
;  io[8]    ; shift_CLK    ; 6.345 ; 6.223 ; Rise       ; shift_CLK       ;
;  io[9]    ; shift_CLK    ; 7.221 ; 7.084 ; Rise       ; shift_CLK       ;
;  io[10]   ; shift_CLK    ; 6.942 ; 6.833 ; Rise       ; shift_CLK       ;
;  io[11]   ; shift_CLK    ; 6.661 ; 6.547 ; Rise       ; shift_CLK       ;
;  io[12]   ; shift_CLK    ; 6.720 ; 6.654 ; Rise       ; shift_CLK       ;
;  io[13]   ; shift_CLK    ; 6.839 ; 6.734 ; Rise       ; shift_CLK       ;
;  io[14]   ; shift_CLK    ; 7.142 ; 7.013 ; Rise       ; shift_CLK       ;
;  io[15]   ; shift_CLK    ; 6.709 ; 6.593 ; Rise       ; shift_CLK       ;
+-----------+--------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; ADD_ALUBUS   ; io[0]       ; 7.886  ; 7.750  ; 8.268  ; 8.132  ;
; ADD_ALUBUS   ; io[1]       ; 8.294  ; 8.158  ; 8.689  ; 8.553  ;
; ADD_ALUBUS   ; io[2]       ; 8.427  ; 8.317  ; 8.811  ; 8.701  ;
; ADD_ALUBUS   ; io[3]       ; 8.427  ; 8.317  ; 8.811  ; 8.701  ;
; ADD_ALUBUS   ; io[4]       ; 7.880  ; 7.720  ; 8.252  ; 8.092  ;
; ADD_ALUBUS   ; io[5]       ; 8.228  ; 8.068  ; 8.623  ; 8.463  ;
; ADD_ALUBUS   ; io[6]       ; 8.241  ; 8.081  ; 8.641  ; 8.481  ;
; ADD_ALUBUS   ; io[7]       ; 8.138  ; 8.023  ; 8.538  ; 8.423  ;
; ADD_ALUBUS   ; io[8]       ; 8.138  ; 8.023  ; 8.538  ; 8.423  ;
; ADD_ALUBUS   ; io[9]       ; 8.294  ; 8.158  ; 8.689  ; 8.553  ;
; ADD_ALUBUS   ; io[10]      ; 8.228  ; 8.068  ; 8.623  ; 8.463  ;
; ADD_ALUBUS   ; io[11]      ; 7.880  ; 7.720  ; 8.252  ; 8.092  ;
; ADD_ALUBUS   ; io[12]      ; 7.886  ; 7.750  ; 8.268  ; 8.132  ;
; ADD_ALUBUS   ; io[13]      ; 8.241  ; 8.081  ; 8.641  ; 8.481  ;
; ADD_ALUBUS   ; io[14]      ; 7.880  ; 7.720  ; 8.252  ; 8.092  ;
; ADD_ALUBUS   ; io[15]      ; 7.880  ; 7.720  ; 8.252  ; 8.092  ;
; ADD_CN       ; io[0]       ; 7.433  ; 7.311  ; 7.785  ; 7.671  ;
; ADD_CN       ; io[1]       ; 7.753  ; 7.637  ; 8.125  ; 8.017  ;
; ADD_CN       ; io[2]       ; 9.189  ; 9.059  ; 9.550  ; 9.456  ;
; ADD_CN       ; io[3]       ; 8.790  ; 8.692  ; 9.188  ; 9.078  ;
; ADD_CN       ; io[4]       ; 11.016 ; 10.900 ; 11.280 ; 11.149 ;
; ADD_CN       ; io[5]       ; 11.032 ; 10.871 ; 11.217 ; 11.086 ;
; ADD_CN       ; io[6]       ; 11.737 ; 11.637 ; 11.973 ; 11.858 ;
; ADD_CN       ; io[7]       ; 11.640 ; 11.559 ; 11.921 ; 11.811 ;
; ADD_CN       ; io[8]       ; 9.913  ; 9.792  ; 10.146 ; 10.061 ;
; ADD_CN       ; io[9]       ; 10.120 ; 9.966  ; 10.409 ; 10.247 ;
; ADD_CN       ; io[10]      ; 11.246 ; 11.122 ; 11.520 ; 11.432 ;
; ADD_CN       ; io[11]      ; 11.550 ; 11.434 ; 11.912 ; 11.771 ;
; ADD_CN       ; io[12]      ; 9.527  ; 9.346  ; 9.773  ; 9.639  ;
; ADD_CN       ; io[13]      ; 10.393 ; 10.272 ; 10.669 ; 10.536 ;
; ADD_CN       ; io[14]      ; 10.157 ; 10.043 ; 10.449 ; 10.343 ;
; ADD_CN       ; io[15]      ; 10.206 ; 10.042 ; 10.489 ; 10.354 ;
; ADD_M        ; io[0]       ; 7.869  ; 7.715  ; 8.189  ; 8.078  ;
; ADD_M        ; io[1]       ; 7.592  ; 7.476  ; 7.947  ; 7.802  ;
; ADD_M        ; io[2]       ; 8.488  ; 8.387  ; 8.842  ; 8.712  ;
; ADD_M        ; io[3]       ; 8.175  ; 8.065  ; 8.482  ; 8.384  ;
; ADD_M        ; io[4]       ; 8.527  ; 8.396  ; 8.891  ; 8.775  ;
; ADD_M        ; io[5]       ; 8.360  ; 8.229  ; 8.746  ; 8.585  ;
; ADD_M        ; io[6]       ; 8.495  ; 8.380  ; 8.827  ; 8.727  ;
; ADD_M        ; io[7]       ; 8.443  ; 8.333  ; 8.730  ; 8.649  ;
; ADD_M        ; io[8]       ; 7.391  ; 7.279  ; 7.756  ; 7.636  ;
; ADD_M        ; io[9]       ; 7.379  ; 7.217  ; 7.732  ; 7.578  ;
; ADD_M        ; io[10]      ; 7.960  ; 7.863  ; 8.309  ; 8.220  ;
; ADD_M        ; io[11]      ; 8.336  ; 8.195  ; 8.666  ; 8.550  ;
; ADD_M        ; io[12]      ; 7.910  ; 7.743  ; 8.251  ; 8.113  ;
; ADD_M        ; io[13]      ; 8.767  ; 8.634  ; 9.112  ; 8.991  ;
; ADD_M        ; io[14]      ; 8.279  ; 8.165  ; 8.648  ; 8.505  ;
; ADD_M        ; io[15]      ; 8.317  ; 8.182  ; 8.668  ; 8.504  ;
; ADD_S0       ; io[0]       ; 8.247  ; 8.103  ; 8.563  ; 8.423  ;
; ADD_S0       ; io[1]       ; 8.115  ; 8.007  ; 8.428  ; 8.312  ;
; ADD_S0       ; io[2]       ; 9.540  ; 9.446  ; 9.864  ; 9.734  ;
; ADD_S0       ; io[3]       ; 9.178  ; 9.068  ; 9.465  ; 9.367  ;
; ADD_S0       ; io[4]       ; 11.323 ; 11.192 ; 11.727 ; 11.611 ;
; ADD_S0       ; io[5]       ; 11.260 ; 11.129 ; 11.743 ; 11.582 ;
; ADD_S0       ; io[6]       ; 12.016 ; 11.901 ; 12.448 ; 12.348 ;
; ADD_S0       ; io[7]       ; 11.964 ; 11.854 ; 12.351 ; 12.270 ;
; ADD_S0       ; io[8]       ; 10.189 ; 10.104 ; 10.624 ; 10.503 ;
; ADD_S0       ; io[9]       ; 10.447 ; 10.285 ; 10.831 ; 10.677 ;
; ADD_S0       ; io[10]      ; 11.558 ; 11.470 ; 11.957 ; 11.833 ;
; ADD_S0       ; io[11]      ; 11.950 ; 11.809 ; 12.261 ; 12.145 ;
; ADD_S0       ; io[12]      ; 9.746  ; 9.612  ; 10.238 ; 10.057 ;
; ADD_S0       ; io[13]      ; 10.642 ; 10.509 ; 11.104 ; 10.983 ;
; ADD_S0       ; io[14]      ; 10.422 ; 10.316 ; 10.868 ; 10.754 ;
; ADD_S0       ; io[15]      ; 10.462 ; 10.327 ; 10.917 ; 10.753 ;
; ADD_S1       ; io[0]       ; 8.589  ; 8.445  ; 8.919  ; 8.779  ;
; ADD_S1       ; io[1]       ; 8.457  ; 8.349  ; 8.784  ; 8.668  ;
; ADD_S1       ; io[2]       ; 9.882  ; 9.788  ; 10.220 ; 10.090 ;
; ADD_S1       ; io[3]       ; 9.520  ; 9.410  ; 9.821  ; 9.723  ;
; ADD_S1       ; io[4]       ; 11.345 ; 11.214 ; 11.793 ; 11.677 ;
; ADD_S1       ; io[5]       ; 11.282 ; 11.151 ; 11.809 ; 11.648 ;
; ADD_S1       ; io[6]       ; 12.038 ; 11.923 ; 12.514 ; 12.414 ;
; ADD_S1       ; io[7]       ; 11.986 ; 11.876 ; 12.417 ; 12.336 ;
; ADD_S1       ; io[8]       ; 10.211 ; 10.126 ; 10.690 ; 10.569 ;
; ADD_S1       ; io[9]       ; 10.474 ; 10.312 ; 10.897 ; 10.743 ;
; ADD_S1       ; io[10]      ; 11.585 ; 11.497 ; 12.023 ; 11.899 ;
; ADD_S1       ; io[11]      ; 11.977 ; 11.836 ; 12.327 ; 12.211 ;
; ADD_S1       ; io[12]      ; 9.838  ; 9.704  ; 10.304 ; 10.123 ;
; ADD_S1       ; io[13]      ; 10.734 ; 10.601 ; 11.170 ; 11.049 ;
; ADD_S1       ; io[14]      ; 10.514 ; 10.408 ; 10.934 ; 10.820 ;
; ADD_S1       ; io[15]      ; 10.554 ; 10.419 ; 10.983 ; 10.819 ;
; ADD_S2       ; io[0]       ; 8.218  ; 8.098  ; 8.560  ; 8.411  ;
; ADD_S2       ; io[1]       ; 8.347  ; 8.239  ; 8.662  ; 8.546  ;
; ADD_S2       ; io[2]       ; 9.772  ; 9.678  ; 10.098 ; 9.968  ;
; ADD_S2       ; io[3]       ; 9.410  ; 9.300  ; 9.699  ; 9.601  ;
; ADD_S2       ; io[4]       ; 12.381 ; 12.250 ; 12.695 ; 12.579 ;
; ADD_S2       ; io[5]       ; 12.318 ; 12.187 ; 12.711 ; 12.550 ;
; ADD_S2       ; io[6]       ; 13.074 ; 12.959 ; 13.416 ; 13.316 ;
; ADD_S2       ; io[7]       ; 13.022 ; 12.912 ; 13.319 ; 13.238 ;
; ADD_S2       ; io[8]       ; 11.247 ; 11.162 ; 11.592 ; 11.471 ;
; ADD_S2       ; io[9]       ; 11.505 ; 11.343 ; 11.794 ; 11.640 ;
; ADD_S2       ; io[10]      ; 12.616 ; 12.528 ; 12.920 ; 12.796 ;
; ADD_S2       ; io[11]      ; 13.008 ; 12.867 ; 13.224 ; 13.108 ;
; ADD_S2       ; io[12]      ; 9.978  ; 9.844  ; 10.443 ; 10.262 ;
; ADD_S2       ; io[13]      ; 10.874 ; 10.741 ; 11.309 ; 11.188 ;
; ADD_S2       ; io[14]      ; 10.654 ; 10.548 ; 11.073 ; 10.959 ;
; ADD_S2       ; io[15]      ; 10.694 ; 10.559 ; 11.122 ; 10.958 ;
; ADD_S3       ; io[0]       ; 8.658  ; 8.538  ; 9.011  ; 8.862  ;
; ADD_S3       ; io[1]       ; 8.787  ; 8.679  ; 9.113  ; 8.997  ;
; ADD_S3       ; io[2]       ; 10.212 ; 10.118 ; 10.549 ; 10.419 ;
; ADD_S3       ; io[3]       ; 9.850  ; 9.740  ; 10.150 ; 10.052 ;
; ADD_S3       ; io[4]       ; 12.406 ; 12.275 ; 12.753 ; 12.637 ;
; ADD_S3       ; io[5]       ; 12.343 ; 12.212 ; 12.769 ; 12.608 ;
; ADD_S3       ; io[6]       ; 13.099 ; 12.984 ; 13.474 ; 13.374 ;
; ADD_S3       ; io[7]       ; 13.047 ; 12.937 ; 13.377 ; 13.296 ;
; ADD_S3       ; io[8]       ; 11.272 ; 11.187 ; 11.650 ; 11.529 ;
; ADD_S3       ; io[9]       ; 11.530 ; 11.368 ; 11.852 ; 11.698 ;
; ADD_S3       ; io[10]      ; 12.641 ; 12.553 ; 12.978 ; 12.854 ;
; ADD_S3       ; io[11]      ; 13.033 ; 12.892 ; 13.282 ; 13.166 ;
; ADD_S3       ; io[12]      ; 10.120 ; 9.986  ; 10.613 ; 10.432 ;
; ADD_S3       ; io[13]      ; 11.016 ; 10.883 ; 11.479 ; 11.358 ;
; ADD_S3       ; io[14]      ; 10.796 ; 10.690 ; 11.243 ; 11.129 ;
; ADD_S3       ; io[15]      ; 10.836 ; 10.701 ; 11.292 ; 11.128 ;
; RAM_GN       ; io[0]       ; 8.221  ; 7.802  ; 8.345  ; 8.464  ;
; RAM_GN       ; io[1]       ; 8.346  ; 8.210  ; 8.766  ; 8.630  ;
; RAM_GN       ; io[2]       ; 8.479  ; 8.369  ; 8.888  ; 8.778  ;
; RAM_GN       ; io[3]       ; 8.479  ; 8.369  ; 8.888  ; 8.778  ;
; RAM_GN       ; io[4]       ; 7.932  ; 7.772  ; 8.329  ; 8.169  ;
; RAM_GN       ; io[5]       ; 8.280  ; 8.120  ; 8.700  ; 8.540  ;
; RAM_GN       ; io[6]       ; 8.293  ; 8.133  ; 8.718  ; 8.558  ;
; RAM_GN       ; io[7]       ; 8.190  ; 8.075  ; 8.615  ; 8.500  ;
; RAM_GN       ; io[8]       ; 8.190  ; 8.075  ; 8.615  ; 8.500  ;
; RAM_GN       ; io[9]       ; 8.346  ; 8.210  ; 8.766  ; 8.630  ;
; RAM_GN       ; io[10]      ; 8.280  ; 8.120  ; 8.700  ; 8.540  ;
; RAM_GN       ; io[11]      ; 7.932  ; 7.772  ; 8.329  ; 8.169  ;
; RAM_GN       ; io[12]      ; 8.067  ; 7.802  ; 8.345  ; 8.337  ;
; RAM_GN       ; io[13]      ; 8.293  ; 8.133  ; 8.718  ; 8.558  ;
; RAM_GN       ; io[14]      ; 8.034  ; 7.772  ; 8.329  ; 8.280  ;
; RAM_GN       ; io[15]      ; 7.932  ; 7.772  ; 8.329  ; 8.169  ;
; latch_OEN[0] ; io[0]       ; 7.422  ; 7.252  ; 7.849  ; 7.716  ;
; latch_OEN[0] ; io[1]       ; 7.871  ; 7.660  ; 8.270  ; 8.134  ;
; latch_OEN[0] ; io[2]       ; 7.929  ; 7.819  ; 8.392  ; 8.282  ;
; latch_OEN[0] ; io[3]       ; 7.929  ; 7.819  ; 8.392  ; 8.282  ;
; latch_OEN[0] ; io[4]       ; 7.382  ; 7.222  ; 7.833  ; 7.673  ;
; latch_OEN[0] ; io[5]       ; 7.835  ; 7.570  ; 8.204  ; 8.114  ;
; latch_OEN[0] ; io[6]       ; 7.743  ; 7.583  ; 8.222  ; 8.062  ;
; latch_OEN[0] ; io[7]       ; 7.640  ; 7.525  ; 8.119  ; 8.004  ;
; latch_OEN[0] ; io[8]       ; 7.640  ; 7.525  ; 8.119  ; 8.004  ;
; latch_OEN[0] ; io[9]       ; 7.881  ; 7.660  ; 8.270  ; 8.134  ;
; latch_OEN[0] ; io[10]      ; 7.839  ; 7.570  ; 8.204  ; 8.141  ;
; latch_OEN[0] ; io[11]      ; 7.382  ; 7.222  ; 7.833  ; 7.673  ;
; latch_OEN[0] ; io[12]      ; 7.388  ; 7.252  ; 7.849  ; 7.713  ;
; latch_OEN[0] ; io[13]      ; 7.743  ; 7.583  ; 8.222  ; 8.062  ;
; latch_OEN[0] ; io[14]      ; 8.190  ; 7.222  ; 7.833  ; 8.450  ;
; latch_OEN[0] ; io[15]      ; 7.382  ; 7.222  ; 7.833  ; 7.673  ;
; latch_OEN[1] ; io[0]       ; 7.999  ; 7.863  ; 8.360  ; 8.224  ;
; latch_OEN[1] ; io[1]       ; 8.407  ; 8.271  ; 8.781  ; 8.645  ;
; latch_OEN[1] ; io[2]       ; 8.540  ; 8.430  ; 8.903  ; 8.793  ;
; latch_OEN[1] ; io[3]       ; 8.540  ; 8.430  ; 8.903  ; 8.793  ;
; latch_OEN[1] ; io[4]       ; 7.993  ; 7.833  ; 8.344  ; 8.184  ;
; latch_OEN[1] ; io[5]       ; 8.341  ; 8.181  ; 8.715  ; 8.555  ;
; latch_OEN[1] ; io[6]       ; 8.354  ; 8.194  ; 8.733  ; 8.573  ;
; latch_OEN[1] ; io[7]       ; 8.251  ; 8.136  ; 8.630  ; 8.515  ;
; latch_OEN[1] ; io[8]       ; 8.251  ; 8.136  ; 8.630  ; 8.515  ;
; latch_OEN[1] ; io[9]       ; 8.407  ; 8.271  ; 8.781  ; 8.645  ;
; latch_OEN[1] ; io[10]      ; 8.341  ; 8.181  ; 8.715  ; 8.555  ;
; latch_OEN[1] ; io[11]      ; 7.993  ; 7.833  ; 8.344  ; 8.184  ;
; latch_OEN[1] ; io[12]      ; 7.999  ; 7.863  ; 8.360  ; 8.224  ;
; latch_OEN[1] ; io[13]      ; 8.354  ; 8.194  ; 8.733  ; 8.573  ;
; latch_OEN[1] ; io[14]      ; 7.993  ; 7.833  ; 8.344  ; 8.184  ;
; latch_OEN[1] ; io[15]      ; 8.031  ; 7.833  ; 8.344  ; 8.234  ;
; shift_GN     ; io[0]       ; 7.813  ; 7.677  ; 8.224  ; 8.088  ;
; shift_GN     ; io[1]       ; 8.221  ; 8.085  ; 8.645  ; 8.509  ;
; shift_GN     ; io[2]       ; 8.354  ; 8.244  ; 8.767  ; 8.657  ;
; shift_GN     ; io[3]       ; 8.354  ; 8.244  ; 8.767  ; 8.657  ;
; shift_GN     ; io[4]       ; 7.807  ; 7.647  ; 8.208  ; 8.048  ;
; shift_GN     ; io[5]       ; 8.155  ; 7.995  ; 8.579  ; 8.419  ;
; shift_GN     ; io[6]       ; 8.168  ; 8.008  ; 8.597  ; 8.437  ;
; shift_GN     ; io[7]       ; 8.065  ; 7.950  ; 8.494  ; 8.379  ;
; shift_GN     ; io[8]       ; 8.065  ; 7.950  ; 8.494  ; 8.379  ;
; shift_GN     ; io[9]       ; 8.221  ; 8.085  ; 8.645  ; 8.509  ;
; shift_GN     ; io[10]      ; 8.155  ; 7.995  ; 8.579  ; 8.419  ;
; shift_GN     ; io[11]      ; 7.807  ; 7.647  ; 8.208  ; 8.048  ;
; shift_GN     ; io[12]      ; 7.813  ; 7.677  ; 8.224  ; 8.088  ;
; shift_GN     ; io[13]      ; 8.168  ; 8.008  ; 8.597  ; 8.437  ;
; shift_GN     ; io[14]      ; 7.889  ; 7.647  ; 8.208  ; 8.162  ;
; shift_GN     ; io[15]      ; 7.807  ; 7.647  ; 8.208  ; 8.048  ;
+--------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; ADD_ALUBUS   ; io[0]       ; 6.473  ; 7.443  ; 7.961  ; 6.666  ;
; ADD_ALUBUS   ; io[1]       ; 6.337  ; 7.834  ; 8.365  ; 6.563  ;
; ADD_ALUBUS   ; io[2]       ; 6.962  ; 7.948  ; 8.443  ; 7.181  ;
; ADD_ALUBUS   ; io[3]       ; 6.979  ; 7.948  ; 8.443  ; 7.201  ;
; ADD_ALUBUS   ; io[4]       ; 7.357  ; 7.378  ; 7.910  ; 7.539  ;
; ADD_ALUBUS   ; io[5]       ; 7.080  ; 7.711  ; 8.266  ; 7.265  ;
; ADD_ALUBUS   ; io[6]       ; 7.165  ; 7.724  ; 8.284  ; 7.373  ;
; ADD_ALUBUS   ; io[7]       ; 6.029  ; 7.699  ; 8.214  ; 6.247  ;
; ADD_ALUBUS   ; io[8]       ; 6.029  ; 7.699  ; 8.214  ; 6.248  ;
; ADD_ALUBUS   ; io[9]       ; 6.777  ; 7.834  ; 8.365  ; 6.969  ;
; ADD_ALUBUS   ; io[10]      ; 6.683  ; 7.711  ; 8.266  ; 6.887  ;
; ADD_ALUBUS   ; io[11]      ; 7.289  ; 7.378  ; 7.910  ; 7.465  ;
; ADD_ALUBUS   ; io[12]      ; 6.452  ; 7.443  ; 7.961  ; 6.659  ;
; ADD_ALUBUS   ; io[13]      ; 7.662  ; 7.724  ; 8.284  ; 7.852  ;
; ADD_ALUBUS   ; io[14]      ; 6.897  ; 7.378  ; 7.910  ; 7.084  ;
; ADD_ALUBUS   ; io[15]      ; 7.538  ; 7.378  ; 7.910  ; 7.729  ;
; ADD_CN       ; io[0]       ; 7.182  ; 7.061  ; 7.527  ; 7.412  ;
; ADD_CN       ; io[1]       ; 7.473  ; 7.358  ; 7.835  ; 7.726  ;
; ADD_CN       ; io[2]       ; 8.790  ; 8.659  ; 9.160  ; 9.042  ;
; ADD_CN       ; io[3]       ; 8.437  ; 8.324  ; 8.827  ; 8.670  ;
; ADD_CN       ; io[4]       ; 10.616 ; 10.504 ; 10.871 ; 10.708 ;
; ADD_CN       ; io[5]       ; 10.620 ; 10.462 ; 10.811 ; 10.682 ;
; ADD_CN       ; io[6]       ; 11.278 ; 11.183 ; 11.523 ; 11.377 ;
; ADD_CN       ; io[7]       ; 11.139 ; 11.058 ; 11.404 ; 11.295 ;
; ADD_CN       ; io[8]       ; 9.527  ; 9.432  ; 9.761  ; 9.673  ;
; ADD_CN       ; io[9]       ; 9.760  ; 9.610  ; 10.046 ; 9.890  ;
; ADD_CN       ; io[10]      ; 10.813 ; 10.691 ; 11.111 ; 10.996 ;
; ADD_CN       ; io[11]      ; 11.132 ; 11.016 ; 11.473 ; 11.309 ;
; ADD_CN       ; io[12]      ; 9.123  ; 8.979  ; 9.380  ; 9.245  ;
; ADD_CN       ; io[13]      ; 9.992  ; 9.854  ; 10.272 ; 10.090 ;
; ADD_CN       ; io[14]      ; 9.792  ; 9.680  ; 10.085 ; 9.979  ;
; ADD_CN       ; io[15]      ; 9.839  ; 9.676  ; 10.123 ; 9.988  ;
; ADD_M        ; io[0]       ; 7.583  ; 7.435  ; 7.890  ; 7.775  ;
; ADD_M        ; io[1]       ; 7.334  ; 7.219  ; 7.680  ; 7.538  ;
; ADD_M        ; io[2]       ; 8.186  ; 8.086  ; 8.533  ; 8.405  ;
; ADD_M        ; io[3]       ; 7.864  ; 7.707  ; 8.161  ; 8.048  ;
; ADD_M        ; io[4]       ; 8.221  ; 8.058  ; 8.582  ; 8.470  ;
; ADD_M        ; io[5]       ; 8.012  ; 7.883  ; 8.381  ; 8.223  ;
; ADD_M        ; io[6]       ; 8.142  ; 7.996  ; 8.481  ; 8.386  ;
; ADD_M        ; io[7]       ; 7.362  ; 7.253  ; 7.699  ; 7.618  ;
; ADD_M        ; io[8]       ; 7.135  ; 7.022  ; 7.491  ; 7.372  ;
; ADD_M        ; io[9]       ; 7.128  ; 6.972  ; 7.473  ; 7.323  ;
; ADD_M        ; io[10]      ; 7.686  ; 7.589  ; 8.028  ; 7.937  ;
; ADD_M        ; io[11]      ; 8.032  ; 7.868  ; 8.367  ; 8.251  ;
; ADD_M        ; io[12]      ; 7.638  ; 7.474  ; 7.972  ; 7.836  ;
; ADD_M        ; io[13]      ; 8.436  ; 8.254  ; 8.768  ; 8.630  ;
; ADD_M        ; io[14]      ; 7.991  ; 7.879  ; 8.352  ; 8.213  ;
; ADD_M        ; io[15]      ; 8.026  ; 7.891  ; 8.370  ; 8.207  ;
; ADD_S0       ; io[0]       ; 7.879  ; 7.729  ; 8.163  ; 8.049  ;
; ADD_S0       ; io[1]       ; 7.564  ; 7.420  ; 7.857  ; 7.749  ;
; ADD_S0       ; io[2]       ; 8.219  ; 8.117  ; 8.529  ; 8.433  ;
; ADD_S0       ; io[3]       ; 7.480  ; 7.371  ; 7.842  ; 7.677  ;
; ADD_S0       ; io[4]       ; 8.533  ; 8.419  ; 8.887  ; 8.725  ;
; ADD_S0       ; io[5]       ; 8.303  ; 8.184  ; 8.662  ; 8.495  ;
; ADD_S0       ; io[6]       ; 8.167  ; 8.070  ; 8.538  ; 8.393  ;
; ADD_S0       ; io[7]       ; 7.722  ; 7.615  ; 8.071  ; 7.992  ;
; ADD_S0       ; io[8]       ; 7.830  ; 7.742  ; 8.203  ; 8.084  ;
; ADD_S0       ; io[9]       ; 7.491  ; 7.339  ; 7.780  ; 7.656  ;
; ADD_S0       ; io[10]      ; 8.406  ; 8.282  ; 8.689  ; 8.596  ;
; ADD_S0       ; io[11]      ; 8.040  ; 7.885  ; 8.348  ; 8.222  ;
; ADD_S0       ; io[12]      ; 8.082  ; 7.949  ; 8.463  ; 8.294  ;
; ADD_S0       ; io[13]      ; 8.053  ; 7.894  ; 8.402  ; 8.237  ;
; ADD_S0       ; io[14]      ; 8.399  ; 8.258  ; 8.725  ; 8.620  ;
; ADD_S0       ; io[15]      ; 7.870  ; 7.724  ; 8.227  ; 8.062  ;
; ADD_S1       ; io[0]       ; 8.241  ; 8.091  ; 8.541  ; 8.427  ;
; ADD_S1       ; io[1]       ; 7.927  ; 7.783  ; 8.236  ; 8.128  ;
; ADD_S1       ; io[2]       ; 8.576  ; 8.474  ; 8.901  ; 8.805  ;
; ADD_S1       ; io[3]       ; 7.842  ; 7.733  ; 8.220  ; 8.055  ;
; ADD_S1       ; io[4]       ; 8.671  ; 8.557  ; 9.010  ; 8.848  ;
; ADD_S1       ; io[5]       ; 8.444  ; 8.325  ; 8.787  ; 8.620  ;
; ADD_S1       ; io[6]       ; 8.303  ; 8.206  ; 8.657  ; 8.512  ;
; ADD_S1       ; io[7]       ; 7.855  ; 7.748  ; 8.187  ; 8.108  ;
; ADD_S1       ; io[8]       ; 7.964  ; 7.876  ; 8.320  ; 8.201  ;
; ADD_S1       ; io[9]       ; 7.425  ; 7.273  ; 7.754  ; 7.630  ;
; ADD_S1       ; io[10]      ; 8.341  ; 8.217  ; 8.664  ; 8.571  ;
; ADD_S1       ; io[11]      ; 7.974  ; 7.819  ; 8.323  ; 8.197  ;
; ADD_S1       ; io[12]      ; 8.215  ; 8.082  ; 8.580  ; 8.411  ;
; ADD_S1       ; io[13]      ; 8.263  ; 8.104  ; 8.611  ; 8.446  ;
; ADD_S1       ; io[14]      ; 8.558  ; 8.417  ; 8.878  ; 8.773  ;
; ADD_S1       ; io[15]      ; 8.096  ; 7.950  ; 8.459  ; 8.294  ;
; ADD_S2       ; io[0]       ; 7.933  ; 7.814  ; 8.270  ; 8.123  ;
; ADD_S2       ; io[1]       ; 7.758  ; 7.616  ; 8.080  ; 7.971  ;
; ADD_S2       ; io[2]       ; 8.924  ; 8.795  ; 9.233  ; 9.113  ;
; ADD_S2       ; io[3]       ; 7.750  ; 7.616  ; 8.069  ; 7.929  ;
; ADD_S2       ; io[4]       ; 8.375  ; 8.222  ; 8.701  ; 8.577  ;
; ADD_S2       ; io[5]       ; 8.208  ; 8.091  ; 8.568  ; 8.400  ;
; ADD_S2       ; io[6]       ; 8.176  ; 8.040  ; 8.511  ; 8.404  ;
; ADD_S2       ; io[7]       ; 7.802  ; 7.694  ; 8.128  ; 8.049  ;
; ADD_S2       ; io[8]       ; 7.670  ; 7.555  ; 8.009  ; 7.922  ;
; ADD_S2       ; io[9]       ; 8.054  ; 7.919  ; 8.362  ; 8.208  ;
; ADD_S2       ; io[10]      ; 8.597  ; 8.502  ; 8.926  ; 8.803  ;
; ADD_S2       ; io[11]      ; 8.578  ; 8.464  ; 8.894  ; 8.729  ;
; ADD_S2       ; io[12]      ; 8.210  ; 8.048  ; 8.595  ; 8.427  ;
; ADD_S2       ; io[13]      ; 8.467  ; 8.333  ; 8.838  ; 8.648  ;
; ADD_S2       ; io[14]      ; 8.668  ; 8.529  ; 8.985  ; 8.879  ;
; ADD_S2       ; io[15]      ; 8.035  ; 7.874  ; 8.395  ; 8.228  ;
; ADD_S3       ; io[0]       ; 8.325  ; 8.206  ; 8.671  ; 8.524  ;
; ADD_S3       ; io[1]       ; 8.120  ; 7.978  ; 8.457  ; 8.348  ;
; ADD_S3       ; io[2]       ; 9.315  ; 9.186  ; 9.632  ; 9.512  ;
; ADD_S3       ; io[3]       ; 8.139  ; 8.005  ; 8.467  ; 8.327  ;
; ADD_S3       ; io[4]       ; 8.554  ; 8.401  ; 8.907  ; 8.783  ;
; ADD_S3       ; io[5]       ; 8.385  ; 8.268  ; 8.770  ; 8.602  ;
; ADD_S3       ; io[6]       ; 8.354  ; 8.218  ; 8.714  ; 8.607  ;
; ADD_S3       ; io[7]       ; 7.978  ; 7.870  ; 8.330  ; 8.251  ;
; ADD_S3       ; io[8]       ; 7.850  ; 7.735  ; 8.216  ; 8.129  ;
; ADD_S3       ; io[9]       ; 8.057  ; 7.922  ; 8.367  ; 8.213  ;
; ADD_S3       ; io[10]      ; 8.455  ; 8.360  ; 8.785  ; 8.662  ;
; ADD_S3       ; io[11]      ; 8.777  ; 8.639  ; 9.096  ; 8.964  ;
; ADD_S3       ; io[12]      ; 8.051  ; 7.889  ; 8.389  ; 8.221  ;
; ADD_S3       ; io[13]      ; 8.602  ; 8.468  ; 9.001  ; 8.811  ;
; ADD_S3       ; io[14]      ; 8.917  ; 8.779  ; 9.221  ; 9.115  ;
; ADD_S3       ; io[15]      ; 8.285  ; 8.124  ; 8.630  ; 8.463  ;
; RAM_GN       ; io[0]       ; 7.627  ; 7.491  ; 8.033  ; 7.897  ;
; RAM_GN       ; io[1]       ; 7.581  ; 7.882  ; 8.437  ; 7.783  ;
; RAM_GN       ; io[2]       ; 7.389  ; 7.996  ; 8.515  ; 7.629  ;
; RAM_GN       ; io[3]       ; 7.069  ; 7.996  ; 8.515  ; 7.310  ;
; RAM_GN       ; io[4]       ; 7.008  ; 7.426  ; 7.982  ; 7.224  ;
; RAM_GN       ; io[5]       ; 7.187  ; 7.759  ; 8.338  ; 7.425  ;
; RAM_GN       ; io[6]       ; 7.459  ; 7.772  ; 8.356  ; 7.625  ;
; RAM_GN       ; io[7]       ; 7.074  ; 7.747  ; 8.286  ; 7.320  ;
; RAM_GN       ; io[8]       ; 7.333  ; 7.747  ; 8.286  ; 7.586  ;
; RAM_GN       ; io[9]       ; 7.605  ; 7.882  ; 8.437  ; 7.810  ;
; RAM_GN       ; io[10]      ; 7.170  ; 7.759  ; 8.338  ; 7.409  ;
; RAM_GN       ; io[11]      ; 7.505  ; 7.426  ; 7.982  ; 7.725  ;
; RAM_GN       ; io[12]      ; 7.627  ; 7.491  ; 8.033  ; 7.897  ;
; RAM_GN       ; io[13]      ; 7.154  ; 7.772  ; 8.356  ; 7.360  ;
; RAM_GN       ; io[14]      ; 7.586  ; 7.426  ; 7.982  ; 7.822  ;
; RAM_GN       ; io[15]      ; 7.008  ; 7.426  ; 7.982  ; 7.223  ;
; latch_OEN[0] ; io[0]       ; 7.121  ; 6.985  ; 7.569  ; 7.403  ;
; latch_OEN[0] ; io[1]       ; 7.512  ; 7.376  ; 7.973  ; 7.747  ;
; latch_OEN[0] ; io[2]       ; 7.282  ; 7.490  ; 8.051  ; 7.531  ;
; latch_OEN[0] ; io[3]       ; 6.592  ; 7.490  ; 8.051  ; 6.880  ;
; latch_OEN[0] ; io[4]       ; 6.933  ; 6.920  ; 7.518  ; 7.165  ;
; latch_OEN[0] ; io[5]       ; 7.413  ; 7.253  ; 7.874  ; 7.714  ;
; latch_OEN[0] ; io[6]       ; 6.980  ; 7.266  ; 7.892  ; 7.193  ;
; latch_OEN[0] ; io[7]       ; 7.169  ; 7.241  ; 7.822  ; 7.442  ;
; latch_OEN[0] ; io[8]       ; 6.681  ; 7.241  ; 7.822  ; 6.959  ;
; latch_OEN[0] ; io[9]       ; 7.512  ; 7.376  ; 7.973  ; 7.773  ;
; latch_OEN[0] ; io[10]      ; 7.413  ; 7.253  ; 7.874  ; 7.714  ;
; latch_OEN[0] ; io[11]      ; 6.827  ; 6.920  ; 7.518  ; 7.082  ;
; latch_OEN[0] ; io[12]      ; 7.099  ; 6.985  ; 7.569  ; 7.388  ;
; latch_OEN[0] ; io[13]      ; 7.158  ; 7.266  ; 7.892  ; 7.417  ;
; latch_OEN[0] ; io[14]      ; 7.080  ; 6.920  ; 7.518  ; 7.358  ;
; latch_OEN[0] ; io[15]      ; 7.011  ; 6.920  ; 7.518  ; 7.220  ;
; latch_OEN[1] ; io[0]       ; 7.049  ; 7.550  ; 8.050  ; 7.286  ;
; latch_OEN[1] ; io[1]       ; 7.638  ; 7.941  ; 8.454  ; 7.811  ;
; latch_OEN[1] ; io[2]       ; 7.550  ; 8.055  ; 8.532  ; 7.778  ;
; latch_OEN[1] ; io[3]       ; 7.420  ; 8.055  ; 8.532  ; 7.653  ;
; latch_OEN[1] ; io[4]       ; 7.408  ; 7.485  ; 7.999  ; 7.618  ;
; latch_OEN[1] ; io[5]       ; 7.116  ; 7.818  ; 8.355  ; 7.347  ;
; latch_OEN[1] ; io[6]       ; 7.752  ; 7.831  ; 8.373  ; 7.929  ;
; latch_OEN[1] ; io[7]       ; 6.734  ; 7.806  ; 8.303  ; 6.991  ;
; latch_OEN[1] ; io[8]       ; 6.700  ; 7.806  ; 8.303  ; 6.947  ;
; latch_OEN[1] ; io[9]       ; 7.700  ; 7.941  ; 8.454  ; 7.879  ;
; latch_OEN[1] ; io[10]      ; 7.402  ; 7.818  ; 8.355  ; 7.605  ;
; latch_OEN[1] ; io[11]      ; 7.421  ; 7.485  ; 7.999  ; 7.621  ;
; latch_OEN[1] ; io[12]      ; 7.176  ; 7.550  ; 8.050  ; 7.440  ;
; latch_OEN[1] ; io[13]      ; 7.791  ; 7.831  ; 8.373  ; 8.010  ;
; latch_OEN[1] ; io[14]      ; 7.508  ; 7.485  ; 7.999  ; 7.735  ;
; latch_OEN[1] ; io[15]      ; 7.645  ; 7.485  ; 7.999  ; 7.839  ;
; shift_GN     ; io[0]       ; 7.086  ; 7.369  ; 7.915  ; 7.356  ;
; shift_GN     ; io[1]       ; 7.460  ; 7.760  ; 8.319  ; 7.675  ;
; shift_GN     ; io[2]       ; 7.295  ; 7.874  ; 8.397  ; 7.529  ;
; shift_GN     ; io[3]       ; 6.888  ; 7.874  ; 8.397  ; 7.155  ;
; shift_GN     ; io[4]       ; 7.435  ; 7.304  ; 7.864  ; 7.662  ;
; shift_GN     ; io[5]       ; 7.389  ; 7.637  ; 8.220  ; 7.633  ;
; shift_GN     ; io[6]       ; 7.589  ; 7.650  ; 8.238  ; 7.792  ;
; shift_GN     ; io[7]       ; 6.541  ; 7.625  ; 8.168  ; 6.839  ;
; shift_GN     ; io[8]       ; 6.669  ; 7.625  ; 8.168  ; 6.912  ;
; shift_GN     ; io[9]       ; 7.647  ; 7.760  ; 8.319  ; 7.862  ;
; shift_GN     ; io[10]      ; 7.314  ; 7.637  ; 8.220  ; 7.532  ;
; shift_GN     ; io[11]      ; 6.890  ; 7.304  ; 7.864  ; 7.124  ;
; shift_GN     ; io[12]      ; 6.960  ; 7.369  ; 7.915  ; 7.255  ;
; shift_GN     ; io[13]      ; 7.327  ; 7.650  ; 8.238  ; 7.566  ;
; shift_GN     ; io[14]      ; 7.464  ; 7.304  ; 7.864  ; 7.704  ;
; shift_GN     ; io[15]      ; 7.464  ; 7.304  ; 7.864  ; 7.702  ;
+--------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------+
; Fast 1200mV 0C Model Setup Summary    ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; RAM_outclock ; -0.398 ; -6.368        ;
; shift_CLK    ; 0.233  ; 0.000         ;
; RAM_inclock  ; 0.451  ; 0.000         ;
+--------------+--------+---------------+


+--------------------------------------+
; Fast 1200mV 0C Model Hold Summary    ;
+--------------+-------+---------------+
; Clock        ; Slack ; End Point TNS ;
+--------------+-------+---------------+
; RAM_inclock  ; 0.045 ; 0.000         ;
; shift_CLK    ; 0.186 ; 0.000         ;
; RAM_outclock ; 0.996 ; 0.000         ;
+--------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------+--------+--------------------------+
; Clock        ; Slack  ; End Point TNS            ;
+--------------+--------+--------------------------+
; RAM_CLK      ; -3.000 ; -27.632                  ;
; RAM_outclock ; -3.000 ; -20.264                  ;
; shift_CLK    ; -3.000 ; -19.400                  ;
; ADD_CLKA     ; -3.000 ; -19.378                  ;
; ADD_CLKB     ; -3.000 ; -19.378                  ;
; RAM_inclock  ; -3.000 ; -6.250                   ;
; latch_clk[0] ; -3.000 ; -3.000                   ;
; latch_clk[1] ; -3.000 ; -3.000                   ;
+--------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RAM_outclock'                                                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                                                                                        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'shift_CLK'                                                                                                                                 ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.233 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.718      ;
; 0.299 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.651      ;
; 0.300 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.650      ;
; 0.306 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.644      ;
; 0.307 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.643      ;
; 0.308 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.642      ;
; 0.308 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.642      ;
; 0.308 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.643      ;
; 0.309 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.641      ;
; 0.309 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.642      ;
; 0.309 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.642      ;
; 0.309 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.642      ;
; 0.309 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.642      ;
; 0.310 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.641      ;
; 0.312 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.638      ;
; 0.312 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.639      ;
; 0.316 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.634      ;
; 0.317 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.634      ;
; 0.319 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.631      ;
; 0.321 ; A4shift:inst2|74198_16:inst|74198:inst|113  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.629      ;
; 0.344 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.607      ;
; 0.377 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.574      ;
; 0.380 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.570      ;
; 0.381 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.569      ;
; 0.382 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.568      ;
; 0.382 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.568      ;
; 0.382 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.568      ;
; 0.383 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.567      ;
; 0.383 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.568      ;
; 0.384 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.567      ;
; 0.385 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.565      ;
; 0.385 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.566      ;
; 0.390 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.561      ;
; 0.392 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.559      ;
; 0.393 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.557      ;
; 0.396 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.554      ;
; 0.398 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.553      ;
; 0.400 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.551      ;
; 0.413 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.537      ;
; 0.414 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.537      ;
; 0.478 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.472      ;
; 0.478 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.473      ;
; 0.481 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.470      ;
; 0.502 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.449      ;
; 0.600 ; A4shift:inst2|74198_16:inst|74198:inst|113  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.350      ;
; 0.601 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.350      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RAM_inclock'                                                                                                                                                                                                       ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.451 ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.166      ; 0.704      ;
; 0.453 ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.166      ; 0.702      ;
; 0.467 ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.166      ; 0.688      ;
; 0.467 ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.166      ; 0.688      ;
; 0.471 ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.166      ; 0.684      ;
; 0.472 ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.166      ; 0.683      ;
; 0.477 ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.166      ; 0.678      ;
; 0.484 ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.166      ; 0.671      ;
; 0.528 ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.167      ; 0.628      ;
; 0.546 ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.167      ; 0.610      ;
; 0.547 ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.163      ; 0.605      ;
; 0.549 ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.170      ; 0.610      ;
; 0.550 ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.167      ; 0.606      ;
; 0.563 ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.163      ; 0.589      ;
; 0.565 ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.163      ; 0.587      ;
; 0.566 ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.170      ; 0.593      ;
; 0.568 ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.163      ; 0.584      ;
; 0.571 ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.170      ; 0.588      ;
; 0.574 ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.170      ; 0.585      ;
; 0.578 ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.166      ; 0.577      ;
; 0.580 ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.163      ; 0.572      ;
; 0.581 ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.170      ; 0.578      ;
; 0.582 ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.166      ; 0.573      ;
; 0.593 ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.166      ; 0.562      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RAM_inclock'                                                                                                                                                                                                        ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.045 ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.292      ; 0.481      ;
; 0.046 ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.290      ; 0.480      ;
; 0.049 ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.292      ; 0.485      ;
; 0.050 ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.296      ; 0.490      ;
; 0.052 ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.290      ; 0.486      ;
; 0.052 ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.292      ; 0.488      ;
; 0.054 ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.290      ; 0.488      ;
; 0.055 ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.296      ; 0.495      ;
; 0.058 ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.290      ; 0.492      ;
; 0.064 ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.296      ; 0.504      ;
; 0.067 ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.290      ; 0.501      ;
; 0.069 ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.296      ; 0.509      ;
; 0.071 ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.294      ; 0.509      ;
; 0.074 ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.294      ; 0.512      ;
; 0.080 ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.296      ; 0.520      ;
; 0.085 ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.294      ; 0.523      ;
; 0.135 ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.292      ; 0.571      ;
; 0.145 ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.292      ; 0.581      ;
; 0.146 ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.292      ; 0.582      ;
; 0.149 ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.292      ; 0.585      ;
; 0.150 ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.292      ; 0.586      ;
; 0.152 ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.292      ; 0.588      ;
; 0.163 ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.292      ; 0.599      ;
; 0.164 ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.292      ; 0.600      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'shift_CLK'                                                                                                                                  ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; A4shift:inst2|74198_16:inst|74198:inst|113  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.307      ;
; 0.259 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.379      ;
; 0.275 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.396      ;
; 0.275 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.395      ;
; 0.277 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.397      ;
; 0.338 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.459      ;
; 0.339 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.460      ;
; 0.340 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.461      ;
; 0.340 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.461      ;
; 0.340 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.460      ;
; 0.340 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.460      ;
; 0.342 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.463      ;
; 0.342 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.462      ;
; 0.359 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.479      ;
; 0.361 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.481      ;
; 0.364 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.485      ;
; 0.364 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.484      ;
; 0.364 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.484      ;
; 0.365 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.485      ;
; 0.365 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.486      ;
; 0.365 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.486      ;
; 0.366 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.487      ;
; 0.366 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.487      ;
; 0.370 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.490      ;
; 0.394 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.515      ;
; 0.416 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.536      ;
; 0.418 ; A4shift:inst2|74198_16:inst|74198:inst|113  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.539      ;
; 0.422 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.543      ;
; 0.422 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.542      ;
; 0.424 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.544      ;
; 0.425 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.546      ;
; 0.425 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.546      ;
; 0.426 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.546      ;
; 0.426 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.547      ;
; 0.426 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.547      ;
; 0.427 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.547      ;
; 0.427 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.547      ;
; 0.427 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.547      ;
; 0.427 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.548      ;
; 0.427 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.548      ;
; 0.428 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.548      ;
; 0.429 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.549      ;
; 0.433 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.554      ;
; 0.434 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.555      ;
; 0.491 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.611      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RAM_outclock'                                                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                                                                                                        ; To Node                                                                                        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'RAM_CLK'                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RAM_CLK ; Rise       ; RAM_CLK                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; RAM_CLK~input|o                          ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; RAM_CLK~inputclkctrl|inclk[0]            ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; RAM_CLK~inputclkctrl|outclk              ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|15|clk                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|16|clk                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|18|clk                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|14|clk                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|15|clk                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|18|clk                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|13|clk                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|17|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|12|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|13|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|14|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|17|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|19|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|12|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|13|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|16|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|17|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|19|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|12|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|14|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|15|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|16|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|18|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|19|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RAM_CLK ; Rise       ; RAM_CLK~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; RAM_CLK~input|i                          ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'RAM_outclock'                                                                                                                               ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                                                                         ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RAM_outclock ; Rise       ; RAM_outclock                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; RAM_outclock~input|o                                                                           ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; RAM_outclock~inputclkctrl|inclk[0]                                                             ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; RAM_outclock~inputclkctrl|outclk                                                               ;
; 0.160  ; 0.160        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; inst1|inst5|altsyncram_component|auto_generated|ram_block1a0|clk1                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; RAM_outclock~input|i                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; RAM_outclock~input|i                                                                           ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; 0.838  ; 0.838        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; inst1|inst5|altsyncram_component|auto_generated|ram_block1a0|clk1                              ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; RAM_outclock~inputclkctrl|inclk[0]                                                             ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; RAM_outclock~inputclkctrl|outclk                                                               ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; RAM_outclock~input|o                                                                           ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'shift_CLK'                                                                            ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; shift_CLK ; Rise       ; shift_CLK                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|113 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|114 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|115 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|116 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|117 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|118 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|119 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|120 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|113  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|114  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|115  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|116  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|117  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|118  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|119  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|120  ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|113 ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|114 ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|115 ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|116 ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|117 ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|118 ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|119 ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|120 ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|113  ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|114  ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|115  ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|116  ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|117  ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|118  ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|119  ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|120  ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; shift_CLK~input|o                           ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; shift_CLK~inputclkctrl|inclk[0]             ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; shift_CLK~inputclkctrl|outclk               ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|113|clk                     ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|114|clk                     ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|115|clk                     ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|116|clk                     ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|117|clk                     ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|118|clk                     ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|119|clk                     ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|120|clk                     ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|113|clk                    ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|114|clk                    ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|115|clk                    ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|116|clk                    ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|117|clk                    ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|118|clk                    ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|119|clk                    ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|120|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; shift_CLK~input|i                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; shift_CLK~input|i                           ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|113 ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|114 ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|115 ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|116 ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|117 ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|118 ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|119 ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|120 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|113  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|114  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|115  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|116  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|117  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|118  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|119  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|120  ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|113|clk                    ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|114|clk                    ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|115|clk                    ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|116|clk                    ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|117|clk                    ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|118|clk                    ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|119|clk                    ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|120|clk                    ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|113|clk                     ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|114|clk                     ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|115|clk                     ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|116|clk                     ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|117|clk                     ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|118|clk                     ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|119|clk                     ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|120|clk                     ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; shift_CLK~inputclkctrl|inclk[0]             ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; shift_CLK~inputclkctrl|outclk               ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; shift_CLK~input|o                           ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ADD_CLKA'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ADD_CLKA ; Rise       ; ADD_CLKA                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|19 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|12 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|13 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|14 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|15 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|14 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|15 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|16 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|17 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|18 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|19 ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|16 ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|17 ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|18 ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|19 ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|12 ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|13 ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; ADD_CLKA~input|o                             ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; ADD_CLKA~inputclkctrl|inclk[0]               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; ADD_CLKA~inputclkctrl|outclk                 ;
; 0.155  ; 0.155        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|12|clk                     ;
; 0.155  ; 0.155        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|13|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|12|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|13|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|14|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|15|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|16|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|17|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|18|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|19|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|14|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|15|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|16|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|17|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|18|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|19|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; ADD_CLKA~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; ADD_CLKA~input|i                             ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|12 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|13 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|14 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|15 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|16 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|17 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|18 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|19 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|14 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|15 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|16 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|17 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|18 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|19 ;
; 0.623  ; 0.839        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|12 ;
; 0.623  ; 0.839        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|13 ;
; 0.843  ; 0.843        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|16|clk                     ;
; 0.843  ; 0.843        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|17|clk                     ;
; 0.843  ; 0.843        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|18|clk                     ;
; 0.843  ; 0.843        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|19|clk                     ;
; 0.843  ; 0.843        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|12|clk                     ;
; 0.843  ; 0.843        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|13|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|12|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|13|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|14|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|15|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|14|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|15|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|16|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|17|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|18|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|19|clk                     ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; ADD_CLKA~inputclkctrl|inclk[0]               ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; ADD_CLKA~inputclkctrl|outclk                 ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; ADD_CLKA~input|o                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ADD_CLKB'                                                                              ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ADD_CLKB ; Rise       ; ADD_CLKB                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|19 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|12 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|13 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|14 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|15 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|14 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|15 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|16 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|17 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|18 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|19 ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|16 ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|17 ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|18 ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|19 ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|12 ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|13 ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; ADD_CLKB~input|o                              ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; ADD_CLKB~inputclkctrl|inclk[0]                ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; ADD_CLKB~inputclkctrl|outclk                  ;
; 0.155  ; 0.155        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|12|clk                     ;
; 0.155  ; 0.155        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|13|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|12|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|13|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|14|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|15|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|16|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|17|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|18|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|19|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|14|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|15|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|16|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|17|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|18|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|19|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; ADD_CLKB~input|i                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; ADD_CLKB~input|i                              ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|12 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|13 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|14 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|15 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|16 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|17 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|18 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|19 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|14 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|15 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|16 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|17 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|18 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|19 ;
; 0.623  ; 0.839        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|12 ;
; 0.623  ; 0.839        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|13 ;
; 0.843  ; 0.843        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|16|clk                     ;
; 0.843  ; 0.843        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|17|clk                     ;
; 0.843  ; 0.843        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|18|clk                     ;
; 0.843  ; 0.843        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|19|clk                     ;
; 0.843  ; 0.843        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|12|clk                     ;
; 0.843  ; 0.843        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|13|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|12|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|13|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|14|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|15|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|14|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|15|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|16|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|17|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|18|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|19|clk                     ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; ADD_CLKB~inputclkctrl|inclk[0]                ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; ADD_CLKB~inputclkctrl|outclk                  ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; ADD_CLKB~input|o                              ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'RAM_inclock'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RAM_inclock ; Rise       ; RAM_inclock                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.084 ; 0.146        ; 0.230          ; Low Pulse Width  ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.084 ; 0.146        ; 0.230          ; Low Pulse Width  ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.082 ; 0.148        ; 0.230          ; Low Pulse Width  ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; RAM_inclock~input|o                                                                                                    ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; RAM_inclock~inputclkctrl|inclk[0]                                                                                      ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; RAM_inclock~inputclkctrl|outclk                                                                                        ;
; 0.160  ; 0.160        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; inst1|inst5|altsyncram_component|auto_generated|ram_block1a0|clk0                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; RAM_inclock~input|i                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; RAM_inclock~input|i                                                                                                    ;
; 0.618  ; 0.848        ; 0.230          ; High Pulse Width ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.618  ; 0.848        ; 0.230          ; High Pulse Width ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.618  ; 0.848        ; 0.230          ; High Pulse Width ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.838  ; 0.838        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; inst1|inst5|altsyncram_component|auto_generated|ram_block1a0|clk0                                                      ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; RAM_inclock~inputclkctrl|inclk[0]                                                                                      ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; RAM_inclock~inputclkctrl|outclk                                                                                        ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; RAM_inclock~input|o                                                                                                    ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'latch_clk[0]'                                                                   ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; latch_clk[0] ; Rise       ; latch_clk[0]                       ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; latch_clk[0]~input|o               ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|15|datad                ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|13|datad                ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|13|datad                 ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|14|datad                 ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|15|datad                 ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|18|datad                 ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|14|datad                ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|19|datad                ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|16|datad                 ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|17|datad                 ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|16|datad                ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|19|datad                 ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|17|datad                ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|18|datad                ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|12|datad                 ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|13       ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|15       ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|13        ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|15        ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|18        ;
; 0.137  ; 0.137        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|12|datad                ;
; 0.138  ; 0.138        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|14       ;
; 0.138  ; 0.138        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|19       ;
; 0.138  ; 0.138        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|14        ;
; 0.138  ; 0.138        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|16        ;
; 0.138  ; 0.138        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|17        ;
; 0.139  ; 0.139        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|16       ;
; 0.139  ; 0.139        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|19        ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; latch_clk[0]~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; latch_clk[0]~inputclkctrl|outclk   ;
; 0.140  ; 0.140        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|17       ;
; 0.140  ; 0.140        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|18       ;
; 0.140  ; 0.140        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|12        ;
; 0.141  ; 0.141        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|12       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; latch_clk[0]~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; latch_clk[0]~input|i               ;
; 0.858  ; 0.858        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|12       ;
; 0.859  ; 0.859        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|17       ;
; 0.859  ; 0.859        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|18       ;
; 0.859  ; 0.859        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|12        ;
; 0.860  ; 0.860        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|16       ;
; 0.860  ; 0.860        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|19        ;
; 0.861  ; 0.861        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|14       ;
; 0.861  ; 0.861        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|19       ;
; 0.861  ; 0.861        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|16        ;
; 0.861  ; 0.861        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|17        ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; latch_clk[0]~inputclkctrl|inclk[0] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; latch_clk[0]~inputclkctrl|outclk   ;
; 0.862  ; 0.862        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|13       ;
; 0.862  ; 0.862        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|13        ;
; 0.862  ; 0.862        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|14        ;
; 0.862  ; 0.862        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|15        ;
; 0.862  ; 0.862        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|18        ;
; 0.863  ; 0.863        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|15       ;
; 0.863  ; 0.863        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|12|datad                ;
; 0.864  ; 0.864        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|17|datad                ;
; 0.864  ; 0.864        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|18|datad                ;
; 0.864  ; 0.864        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|12|datad                 ;
; 0.865  ; 0.865        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|16|datad                ;
; 0.865  ; 0.865        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|19|datad                 ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|14|datad                ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|19|datad                ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|14|datad                 ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|16|datad                 ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|17|datad                 ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|13|datad                ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|15|datad                ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|13|datad                 ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|15|datad                 ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|18|datad                 ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; latch_clk[0]~input|o               ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'latch_clk[1]'                                                                   ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; latch_clk[1] ; Rise       ; latch_clk[1]                       ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; latch_clk[1]~input|o               ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|13|datad              ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|15|datad              ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|19|datad              ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|15|datad               ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|16|datad               ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|18|datad               ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|12|datad               ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|19|datad               ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|14|datad              ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|16|datad              ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|13|datad               ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|14|datad               ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|17|datad               ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|12|datad              ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|17|datad              ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|18|datad              ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|13     ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|15     ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|19     ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|15      ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|16      ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|18      ;
; 0.135  ; 0.135        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|12      ;
; 0.135  ; 0.135        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|19      ;
; 0.136  ; 0.136        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|14     ;
; 0.136  ; 0.136        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|16     ;
; 0.136  ; 0.136        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|13      ;
; 0.136  ; 0.136        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|14      ;
; 0.136  ; 0.136        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|17      ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|12     ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|17     ;
; 0.138  ; 0.138        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|18     ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; latch_clk[1]~inputclkctrl|inclk[0] ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; latch_clk[1]~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; latch_clk[1]~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; latch_clk[1]~input|i               ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; latch_clk[1]~inputclkctrl|inclk[0] ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; latch_clk[1]~inputclkctrl|outclk   ;
; 0.861  ; 0.861        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|12     ;
; 0.861  ; 0.861        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|17     ;
; 0.862  ; 0.862        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|14     ;
; 0.862  ; 0.862        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|18     ;
; 0.862  ; 0.862        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|12      ;
; 0.863  ; 0.863        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|16     ;
; 0.863  ; 0.863        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|13      ;
; 0.863  ; 0.863        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|14      ;
; 0.863  ; 0.863        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|17      ;
; 0.863  ; 0.863        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|19      ;
; 0.864  ; 0.864        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|13     ;
; 0.864  ; 0.864        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|19     ;
; 0.864  ; 0.864        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|16      ;
; 0.865  ; 0.865        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|15     ;
; 0.865  ; 0.865        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|15      ;
; 0.865  ; 0.865        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|18      ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|12|datad              ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|17|datad              ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|18|datad              ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|14|datad              ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|12|datad               ;
; 0.868  ; 0.868        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|16|datad              ;
; 0.868  ; 0.868        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|13|datad               ;
; 0.868  ; 0.868        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|14|datad               ;
; 0.868  ; 0.868        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|17|datad               ;
; 0.868  ; 0.868        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|19|datad               ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|13|datad              ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|19|datad              ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|16|datad               ;
; 0.870  ; 0.870        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|15|datad              ;
; 0.870  ; 0.870        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|15|datad               ;
; 0.870  ; 0.870        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|18|datad               ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; latch_clk[1]~input|o               ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; io[*]        ; ADD_CLKA     ; 1.185 ; 1.824 ; Rise       ; ADD_CLKA        ;
;  io[0]       ; ADD_CLKA     ; 1.107 ; 1.689 ; Rise       ; ADD_CLKA        ;
;  io[1]       ; ADD_CLKA     ; 0.811 ; 1.358 ; Rise       ; ADD_CLKA        ;
;  io[2]       ; ADD_CLKA     ; 0.958 ; 1.550 ; Rise       ; ADD_CLKA        ;
;  io[3]       ; ADD_CLKA     ; 0.989 ; 1.589 ; Rise       ; ADD_CLKA        ;
;  io[4]       ; ADD_CLKA     ; 1.185 ; 1.824 ; Rise       ; ADD_CLKA        ;
;  io[5]       ; ADD_CLKA     ; 1.021 ; 1.612 ; Rise       ; ADD_CLKA        ;
;  io[6]       ; ADD_CLKA     ; 1.003 ; 1.589 ; Rise       ; ADD_CLKA        ;
;  io[7]       ; ADD_CLKA     ; 0.994 ; 1.584 ; Rise       ; ADD_CLKA        ;
;  io[8]       ; ADD_CLKA     ; 0.985 ; 1.575 ; Rise       ; ADD_CLKA        ;
;  io[9]       ; ADD_CLKA     ; 0.941 ; 1.506 ; Rise       ; ADD_CLKA        ;
;  io[10]      ; ADD_CLKA     ; 1.140 ; 1.756 ; Rise       ; ADD_CLKA        ;
;  io[11]      ; ADD_CLKA     ; 1.110 ; 1.715 ; Rise       ; ADD_CLKA        ;
;  io[12]      ; ADD_CLKA     ; 1.159 ; 1.749 ; Rise       ; ADD_CLKA        ;
;  io[13]      ; ADD_CLKA     ; 1.142 ; 1.737 ; Rise       ; ADD_CLKA        ;
;  io[14]      ; ADD_CLKA     ; 1.113 ; 1.726 ; Rise       ; ADD_CLKA        ;
;  io[15]      ; ADD_CLKA     ; 1.029 ; 1.635 ; Rise       ; ADD_CLKA        ;
; io[*]        ; ADD_CLKB     ; 1.153 ; 1.791 ; Rise       ; ADD_CLKB        ;
;  io[0]       ; ADD_CLKB     ; 1.078 ; 1.660 ; Rise       ; ADD_CLKB        ;
;  io[1]       ; ADD_CLKB     ; 0.781 ; 1.328 ; Rise       ; ADD_CLKB        ;
;  io[2]       ; ADD_CLKB     ; 0.927 ; 1.519 ; Rise       ; ADD_CLKB        ;
;  io[3]       ; ADD_CLKB     ; 0.958 ; 1.559 ; Rise       ; ADD_CLKB        ;
;  io[4]       ; ADD_CLKB     ; 1.153 ; 1.791 ; Rise       ; ADD_CLKB        ;
;  io[5]       ; ADD_CLKB     ; 0.992 ; 1.583 ; Rise       ; ADD_CLKB        ;
;  io[6]       ; ADD_CLKB     ; 0.973 ; 1.559 ; Rise       ; ADD_CLKB        ;
;  io[7]       ; ADD_CLKB     ; 0.962 ; 1.551 ; Rise       ; ADD_CLKB        ;
;  io[8]       ; ADD_CLKB     ; 0.957 ; 1.547 ; Rise       ; ADD_CLKB        ;
;  io[9]       ; ADD_CLKB     ; 0.911 ; 1.476 ; Rise       ; ADD_CLKB        ;
;  io[10]      ; ADD_CLKB     ; 1.110 ; 1.726 ; Rise       ; ADD_CLKB        ;
;  io[11]      ; ADD_CLKB     ; 1.085 ; 1.691 ; Rise       ; ADD_CLKB        ;
;  io[12]      ; ADD_CLKB     ; 1.132 ; 1.722 ; Rise       ; ADD_CLKB        ;
;  io[13]      ; ADD_CLKB     ; 1.113 ; 1.707 ; Rise       ; ADD_CLKB        ;
;  io[14]      ; ADD_CLKB     ; 1.082 ; 1.695 ; Rise       ; ADD_CLKB        ;
;  io[15]      ; ADD_CLKB     ; 1.075 ; 1.669 ; Rise       ; ADD_CLKB        ;
; RAM_addr[*]  ; RAM_CLK      ; 1.234 ; 1.872 ; Rise       ; RAM_CLK         ;
;  RAM_addr[0] ; RAM_CLK      ; 1.087 ; 1.713 ; Rise       ; RAM_CLK         ;
;  RAM_addr[1] ; RAM_CLK      ; 0.941 ; 1.540 ; Rise       ; RAM_CLK         ;
;  RAM_addr[2] ; RAM_CLK      ; 0.854 ; 1.441 ; Rise       ; RAM_CLK         ;
;  RAM_addr[3] ; RAM_CLK      ; 0.823 ; 1.400 ; Rise       ; RAM_CLK         ;
;  RAM_addr[4] ; RAM_CLK      ; 0.961 ; 1.545 ; Rise       ; RAM_CLK         ;
;  RAM_addr[5] ; RAM_CLK      ; 1.026 ; 1.627 ; Rise       ; RAM_CLK         ;
;  RAM_addr[6] ; RAM_CLK      ; 0.868 ; 1.466 ; Rise       ; RAM_CLK         ;
;  RAM_addr[7] ; RAM_CLK      ; 1.234 ; 1.872 ; Rise       ; RAM_CLK         ;
; io[*]        ; RAM_CLK      ; 1.289 ; 1.931 ; Rise       ; RAM_CLK         ;
;  io[0]       ; RAM_CLK      ; 0.987 ; 1.563 ; Rise       ; RAM_CLK         ;
;  io[1]       ; RAM_CLK      ; 1.021 ; 1.596 ; Rise       ; RAM_CLK         ;
;  io[2]       ; RAM_CLK      ; 1.116 ; 1.731 ; Rise       ; RAM_CLK         ;
;  io[3]       ; RAM_CLK      ; 0.983 ; 1.599 ; Rise       ; RAM_CLK         ;
;  io[4]       ; RAM_CLK      ; 1.255 ; 1.913 ; Rise       ; RAM_CLK         ;
;  io[5]       ; RAM_CLK      ; 1.232 ; 1.875 ; Rise       ; RAM_CLK         ;
;  io[6]       ; RAM_CLK      ; 1.073 ; 1.668 ; Rise       ; RAM_CLK         ;
;  io[7]       ; RAM_CLK      ; 0.980 ; 1.554 ; Rise       ; RAM_CLK         ;
;  io[8]       ; RAM_CLK      ; 0.901 ; 1.493 ; Rise       ; RAM_CLK         ;
;  io[9]       ; RAM_CLK      ; 0.970 ; 1.538 ; Rise       ; RAM_CLK         ;
;  io[10]      ; RAM_CLK      ; 1.140 ; 1.780 ; Rise       ; RAM_CLK         ;
;  io[11]      ; RAM_CLK      ; 1.059 ; 1.667 ; Rise       ; RAM_CLK         ;
;  io[12]      ; RAM_CLK      ; 0.981 ; 1.576 ; Rise       ; RAM_CLK         ;
;  io[13]      ; RAM_CLK      ; 1.090 ; 1.687 ; Rise       ; RAM_CLK         ;
;  io[14]      ; RAM_CLK      ; 1.070 ; 1.702 ; Rise       ; RAM_CLK         ;
;  io[15]      ; RAM_CLK      ; 1.289 ; 1.931 ; Rise       ; RAM_CLK         ;
; RAM_wren     ; RAM_inclock  ; 0.967 ; 1.517 ; Rise       ; RAM_inclock     ;
; io[*]        ; latch_clk[0] ; 1.328 ; 1.967 ; Fall       ; latch_clk[0]    ;
;  io[0]       ; latch_clk[0] ; 1.230 ; 1.856 ; Fall       ; latch_clk[0]    ;
;  io[1]       ; latch_clk[0] ; 1.001 ; 1.597 ; Fall       ; latch_clk[0]    ;
;  io[2]       ; latch_clk[0] ; 1.049 ; 1.682 ; Fall       ; latch_clk[0]    ;
;  io[3]       ; latch_clk[0] ; 0.915 ; 1.522 ; Fall       ; latch_clk[0]    ;
;  io[4]       ; latch_clk[0] ; 1.075 ; 1.685 ; Fall       ; latch_clk[0]    ;
;  io[5]       ; latch_clk[0] ; 1.050 ; 1.647 ; Fall       ; latch_clk[0]    ;
;  io[6]       ; latch_clk[0] ; 0.947 ; 1.559 ; Fall       ; latch_clk[0]    ;
;  io[7]       ; latch_clk[0] ; 0.931 ; 1.524 ; Fall       ; latch_clk[0]    ;
;  io[8]       ; latch_clk[0] ; 0.906 ; 1.493 ; Fall       ; latch_clk[0]    ;
;  io[9]       ; latch_clk[0] ; 1.044 ; 1.643 ; Fall       ; latch_clk[0]    ;
;  io[10]      ; latch_clk[0] ; 1.240 ; 1.892 ; Fall       ; latch_clk[0]    ;
;  io[11]      ; latch_clk[0] ; 1.096 ; 1.696 ; Fall       ; latch_clk[0]    ;
;  io[12]      ; latch_clk[0] ; 1.177 ; 1.784 ; Fall       ; latch_clk[0]    ;
;  io[13]      ; latch_clk[0] ; 1.052 ; 1.654 ; Fall       ; latch_clk[0]    ;
;  io[14]      ; latch_clk[0] ; 0.942 ; 1.547 ; Fall       ; latch_clk[0]    ;
;  io[15]      ; latch_clk[0] ; 1.328 ; 1.967 ; Fall       ; latch_clk[0]    ;
; io[*]        ; latch_clk[1] ; 1.222 ; 1.874 ; Fall       ; latch_clk[1]    ;
;  io[0]       ; latch_clk[1] ; 1.204 ; 1.830 ; Fall       ; latch_clk[1]    ;
;  io[1]       ; latch_clk[1] ; 0.996 ; 1.591 ; Fall       ; latch_clk[1]    ;
;  io[2]       ; latch_clk[1] ; 1.072 ; 1.695 ; Fall       ; latch_clk[1]    ;
;  io[3]       ; latch_clk[1] ; 0.936 ; 1.531 ; Fall       ; latch_clk[1]    ;
;  io[4]       ; latch_clk[1] ; 1.008 ; 1.629 ; Fall       ; latch_clk[1]    ;
;  io[5]       ; latch_clk[1] ; 0.989 ; 1.598 ; Fall       ; latch_clk[1]    ;
;  io[6]       ; latch_clk[1] ; 0.927 ; 1.540 ; Fall       ; latch_clk[1]    ;
;  io[7]       ; latch_clk[1] ; 0.723 ; 1.283 ; Fall       ; latch_clk[1]    ;
;  io[8]       ; latch_clk[1] ; 0.901 ; 1.493 ; Fall       ; latch_clk[1]    ;
;  io[9]       ; latch_clk[1] ; 1.166 ; 1.784 ; Fall       ; latch_clk[1]    ;
;  io[10]      ; latch_clk[1] ; 1.222 ; 1.874 ; Fall       ; latch_clk[1]    ;
;  io[11]      ; latch_clk[1] ; 0.980 ; 1.580 ; Fall       ; latch_clk[1]    ;
;  io[12]      ; latch_clk[1] ; 1.115 ; 1.732 ; Fall       ; latch_clk[1]    ;
;  io[13]      ; latch_clk[1] ; 1.034 ; 1.636 ; Fall       ; latch_clk[1]    ;
;  io[14]      ; latch_clk[1] ; 0.925 ; 1.530 ; Fall       ; latch_clk[1]    ;
;  io[15]      ; latch_clk[1] ; 1.210 ; 1.848 ; Fall       ; latch_clk[1]    ;
; io[*]        ; shift_CLK    ; 1.374 ; 2.028 ; Rise       ; shift_CLK       ;
;  io[0]       ; shift_CLK    ; 1.233 ; 1.852 ; Rise       ; shift_CLK       ;
;  io[1]       ; shift_CLK    ; 1.107 ; 1.726 ; Rise       ; shift_CLK       ;
;  io[2]       ; shift_CLK    ; 1.146 ; 1.796 ; Rise       ; shift_CLK       ;
;  io[3]       ; shift_CLK    ; 1.097 ; 1.743 ; Rise       ; shift_CLK       ;
;  io[4]       ; shift_CLK    ; 1.084 ; 1.714 ; Rise       ; shift_CLK       ;
;  io[5]       ; shift_CLK    ; 0.967 ; 1.596 ; Rise       ; shift_CLK       ;
;  io[6]       ; shift_CLK    ; 1.047 ; 1.683 ; Rise       ; shift_CLK       ;
;  io[7]       ; shift_CLK    ; 0.924 ; 1.529 ; Rise       ; shift_CLK       ;
;  io[8]       ; shift_CLK    ; 0.899 ; 1.494 ; Rise       ; shift_CLK       ;
;  io[9]       ; shift_CLK    ; 1.045 ; 1.660 ; Rise       ; shift_CLK       ;
;  io[10]      ; shift_CLK    ; 0.976 ; 1.603 ; Rise       ; shift_CLK       ;
;  io[11]      ; shift_CLK    ; 1.081 ; 1.719 ; Rise       ; shift_CLK       ;
;  io[12]      ; shift_CLK    ; 1.020 ; 1.633 ; Rise       ; shift_CLK       ;
;  io[13]      ; shift_CLK    ; 1.063 ; 1.687 ; Rise       ; shift_CLK       ;
;  io[14]      ; shift_CLK    ; 1.070 ; 1.704 ; Rise       ; shift_CLK       ;
;  io[15]      ; shift_CLK    ; 1.374 ; 2.028 ; Rise       ; shift_CLK       ;
; shift_LR     ; shift_CLK    ; 1.195 ; 1.815 ; Rise       ; shift_CLK       ;
; shift_S[*]   ; shift_CLK    ; 1.611 ; 2.282 ; Rise       ; shift_CLK       ;
;  shift_S[0]  ; shift_CLK    ; 1.575 ; 2.238 ; Rise       ; shift_CLK       ;
;  shift_S[1]  ; shift_CLK    ; 1.611 ; 2.282 ; Rise       ; shift_CLK       ;
+--------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; io[*]        ; ADD_CLKA     ; -0.593 ; -1.133 ; Rise       ; ADD_CLKA        ;
;  io[0]       ; ADD_CLKA     ; -0.878 ; -1.451 ; Rise       ; ADD_CLKA        ;
;  io[1]       ; ADD_CLKA     ; -0.593 ; -1.133 ; Rise       ; ADD_CLKA        ;
;  io[2]       ; ADD_CLKA     ; -0.732 ; -1.316 ; Rise       ; ADD_CLKA        ;
;  io[3]       ; ADD_CLKA     ; -0.763 ; -1.355 ; Rise       ; ADD_CLKA        ;
;  io[4]       ; ADD_CLKA     ; -0.954 ; -1.583 ; Rise       ; ADD_CLKA        ;
;  io[5]       ; ADD_CLKA     ; -0.796 ; -1.379 ; Rise       ; ADD_CLKA        ;
;  io[6]       ; ADD_CLKA     ; -0.778 ; -1.356 ; Rise       ; ADD_CLKA        ;
;  io[7]       ; ADD_CLKA     ; -0.769 ; -1.349 ; Rise       ; ADD_CLKA        ;
;  io[8]       ; ADD_CLKA     ; -0.761 ; -1.341 ; Rise       ; ADD_CLKA        ;
;  io[9]       ; ADD_CLKA     ; -0.719 ; -1.276 ; Rise       ; ADD_CLKA        ;
;  io[10]      ; ADD_CLKA     ; -0.910 ; -1.517 ; Rise       ; ADD_CLKA        ;
;  io[11]      ; ADD_CLKA     ; -0.881 ; -1.477 ; Rise       ; ADD_CLKA        ;
;  io[12]      ; ADD_CLKA     ; -0.929 ; -1.510 ; Rise       ; ADD_CLKA        ;
;  io[13]      ; ADD_CLKA     ; -0.912 ; -1.499 ; Rise       ; ADD_CLKA        ;
;  io[14]      ; ADD_CLKA     ; -0.882 ; -1.486 ; Rise       ; ADD_CLKA        ;
;  io[15]      ; ADD_CLKA     ; -0.798 ; -1.388 ; Rise       ; ADD_CLKA        ;
; io[*]        ; ADD_CLKB     ; -0.563 ; -1.103 ; Rise       ; ADD_CLKB        ;
;  io[0]       ; ADD_CLKB     ; -0.848 ; -1.422 ; Rise       ; ADD_CLKB        ;
;  io[1]       ; ADD_CLKB     ; -0.563 ; -1.103 ; Rise       ; ADD_CLKB        ;
;  io[2]       ; ADD_CLKB     ; -0.701 ; -1.285 ; Rise       ; ADD_CLKB        ;
;  io[3]       ; ADD_CLKB     ; -0.732 ; -1.324 ; Rise       ; ADD_CLKB        ;
;  io[4]       ; ADD_CLKB     ; -0.922 ; -1.550 ; Rise       ; ADD_CLKB        ;
;  io[5]       ; ADD_CLKB     ; -0.766 ; -1.349 ; Rise       ; ADD_CLKB        ;
;  io[6]       ; ADD_CLKB     ; -0.748 ; -1.327 ; Rise       ; ADD_CLKB        ;
;  io[7]       ; ADD_CLKB     ; -0.737 ; -1.317 ; Rise       ; ADD_CLKB        ;
;  io[8]       ; ADD_CLKB     ; -0.732 ; -1.313 ; Rise       ; ADD_CLKB        ;
;  io[9]       ; ADD_CLKB     ; -0.689 ; -1.246 ; Rise       ; ADD_CLKB        ;
;  io[10]      ; ADD_CLKB     ; -0.880 ; -1.487 ; Rise       ; ADD_CLKB        ;
;  io[11]      ; ADD_CLKB     ; -0.856 ; -1.452 ; Rise       ; ADD_CLKB        ;
;  io[12]      ; ADD_CLKB     ; -0.902 ; -1.483 ; Rise       ; ADD_CLKB        ;
;  io[13]      ; ADD_CLKB     ; -0.883 ; -1.469 ; Rise       ; ADD_CLKB        ;
;  io[14]      ; ADD_CLKB     ; -0.852 ; -1.456 ; Rise       ; ADD_CLKB        ;
;  io[15]      ; ADD_CLKB     ; -0.846 ; -1.432 ; Rise       ; ADD_CLKB        ;
; RAM_addr[*]  ; RAM_CLK      ; -0.597 ; -1.160 ; Rise       ; RAM_CLK         ;
;  RAM_addr[0] ; RAM_CLK      ; -0.852 ; -1.461 ; Rise       ; RAM_CLK         ;
;  RAM_addr[1] ; RAM_CLK      ; -0.711 ; -1.295 ; Rise       ; RAM_CLK         ;
;  RAM_addr[2] ; RAM_CLK      ; -0.628 ; -1.201 ; Rise       ; RAM_CLK         ;
;  RAM_addr[3] ; RAM_CLK      ; -0.597 ; -1.160 ; Rise       ; RAM_CLK         ;
;  RAM_addr[4] ; RAM_CLK      ; -0.735 ; -1.312 ; Rise       ; RAM_CLK         ;
;  RAM_addr[5] ; RAM_CLK      ; -0.794 ; -1.380 ; Rise       ; RAM_CLK         ;
;  RAM_addr[6] ; RAM_CLK      ; -0.641 ; -1.224 ; Rise       ; RAM_CLK         ;
;  RAM_addr[7] ; RAM_CLK      ; -0.994 ; -1.615 ; Rise       ; RAM_CLK         ;
; io[*]        ; RAM_CLK      ; -0.674 ; -1.250 ; Rise       ; RAM_CLK         ;
;  io[0]       ; RAM_CLK      ; -0.762 ; -1.330 ; Rise       ; RAM_CLK         ;
;  io[1]       ; RAM_CLK      ; -0.795 ; -1.361 ; Rise       ; RAM_CLK         ;
;  io[2]       ; RAM_CLK      ; -0.884 ; -1.490 ; Rise       ; RAM_CLK         ;
;  io[3]       ; RAM_CLK      ; -0.752 ; -1.352 ; Rise       ; RAM_CLK         ;
;  io[4]       ; RAM_CLK      ; -1.020 ; -1.667 ; Rise       ; RAM_CLK         ;
;  io[5]       ; RAM_CLK      ; -0.997 ; -1.630 ; Rise       ; RAM_CLK         ;
;  io[6]       ; RAM_CLK      ; -0.844 ; -1.431 ; Rise       ; RAM_CLK         ;
;  io[7]       ; RAM_CLK      ; -0.753 ; -1.319 ; Rise       ; RAM_CLK         ;
;  io[8]       ; RAM_CLK      ; -0.674 ; -1.250 ; Rise       ; RAM_CLK         ;
;  io[9]       ; RAM_CLK      ; -0.745 ; -1.305 ; Rise       ; RAM_CLK         ;
;  io[10]      ; RAM_CLK      ; -0.904 ; -1.527 ; Rise       ; RAM_CLK         ;
;  io[11]      ; RAM_CLK      ; -0.830 ; -1.429 ; Rise       ; RAM_CLK         ;
;  io[12]      ; RAM_CLK      ; -0.752 ; -1.331 ; Rise       ; RAM_CLK         ;
;  io[13]      ; RAM_CLK      ; -0.860 ; -1.449 ; Rise       ; RAM_CLK         ;
;  io[14]      ; RAM_CLK      ; -0.836 ; -1.452 ; Rise       ; RAM_CLK         ;
;  io[15]      ; RAM_CLK      ; -1.047 ; -1.672 ; Rise       ; RAM_CLK         ;
; RAM_wren     ; RAM_inclock  ; -0.713 ; -1.259 ; Rise       ; RAM_inclock     ;
; io[*]        ; latch_clk[0] ; -0.437 ; -1.007 ; Fall       ; latch_clk[0]    ;
;  io[0]       ; latch_clk[0] ; -0.755 ; -1.362 ; Fall       ; latch_clk[0]    ;
;  io[1]       ; latch_clk[0] ; -0.535 ; -1.113 ; Fall       ; latch_clk[0]    ;
;  io[2]       ; latch_clk[0] ; -0.579 ; -1.189 ; Fall       ; latch_clk[0]    ;
;  io[3]       ; latch_clk[0] ; -0.449 ; -1.039 ; Fall       ; latch_clk[0]    ;
;  io[4]       ; latch_clk[0] ; -0.523 ; -1.125 ; Fall       ; latch_clk[0]    ;
;  io[5]       ; latch_clk[0] ; -0.496 ; -1.086 ; Fall       ; latch_clk[0]    ;
;  io[6]       ; latch_clk[0] ; -0.481 ; -1.077 ; Fall       ; latch_clk[0]    ;
;  io[7]       ; latch_clk[0] ; -0.467 ; -1.043 ; Fall       ; latch_clk[0]    ;
;  io[8]       ; latch_clk[0] ; -0.437 ; -1.007 ; Fall       ; latch_clk[0]    ;
;  io[9]       ; latch_clk[0] ; -0.574 ; -1.157 ; Fall       ; latch_clk[0]    ;
;  io[10]      ; latch_clk[0] ; -0.764 ; -1.397 ; Fall       ; latch_clk[0]    ;
;  io[11]      ; latch_clk[0] ; -0.533 ; -1.112 ; Fall       ; latch_clk[0]    ;
;  io[12]      ; latch_clk[0] ; -0.621 ; -1.219 ; Fall       ; latch_clk[0]    ;
;  io[13]      ; latch_clk[0] ; -0.582 ; -1.168 ; Fall       ; latch_clk[0]    ;
;  io[14]      ; latch_clk[0] ; -0.472 ; -1.056 ; Fall       ; latch_clk[0]    ;
;  io[15]      ; latch_clk[0] ; -0.758 ; -1.374 ; Fall       ; latch_clk[0]    ;
; io[*]        ; latch_clk[1] ; -0.264 ; -0.808 ; Fall       ; latch_clk[1]    ;
;  io[0]       ; latch_clk[1] ; -0.729 ; -1.337 ; Fall       ; latch_clk[1]    ;
;  io[1]       ; latch_clk[1] ; -0.521 ; -1.100 ; Fall       ; latch_clk[1]    ;
;  io[2]       ; latch_clk[1] ; -0.518 ; -1.131 ; Fall       ; latch_clk[1]    ;
;  io[3]       ; latch_clk[1] ; -0.387 ; -0.975 ; Fall       ; latch_clk[1]    ;
;  io[4]       ; latch_clk[1] ; -0.540 ; -1.139 ; Fall       ; latch_clk[1]    ;
;  io[5]       ; latch_clk[1] ; -0.520 ; -1.113 ; Fall       ; latch_clk[1]    ;
;  io[6]       ; latch_clk[1] ; -0.461 ; -1.056 ; Fall       ; latch_clk[1]    ;
;  io[7]       ; latch_clk[1] ; -0.264 ; -0.808 ; Fall       ; latch_clk[1]    ;
;  io[8]       ; latch_clk[1] ; -0.432 ; -1.008 ; Fall       ; latch_clk[1]    ;
;  io[9]       ; latch_clk[1] ; -0.691 ; -1.291 ; Fall       ; latch_clk[1]    ;
;  io[10]      ; latch_clk[1] ; -0.746 ; -1.380 ; Fall       ; latch_clk[1]    ;
;  io[11]      ; latch_clk[1] ; -0.512 ; -1.091 ; Fall       ; latch_clk[1]    ;
;  io[12]      ; latch_clk[1] ; -0.639 ; -1.233 ; Fall       ; latch_clk[1]    ;
;  io[13]      ; latch_clk[1] ; -0.565 ; -1.151 ; Fall       ; latch_clk[1]    ;
;  io[14]      ; latch_clk[1] ; -0.455 ; -1.039 ; Fall       ; latch_clk[1]    ;
;  io[15]      ; latch_clk[1] ; -0.733 ; -1.349 ; Fall       ; latch_clk[1]    ;
; io[*]        ; shift_CLK    ; -0.664 ; -1.231 ; Rise       ; shift_CLK       ;
;  io[0]       ; shift_CLK    ; -0.961 ; -1.574 ; Rise       ; shift_CLK       ;
;  io[1]       ; shift_CLK    ; -0.864 ; -1.454 ; Rise       ; shift_CLK       ;
;  io[2]       ; shift_CLK    ; -0.905 ; -1.537 ; Rise       ; shift_CLK       ;
;  io[3]       ; shift_CLK    ; -0.853 ; -1.470 ; Rise       ; shift_CLK       ;
;  io[4]       ; shift_CLK    ; -0.848 ; -1.461 ; Rise       ; shift_CLK       ;
;  io[5]       ; shift_CLK    ; -0.734 ; -1.347 ; Rise       ; shift_CLK       ;
;  io[6]       ; shift_CLK    ; -0.811 ; -1.428 ; Rise       ; shift_CLK       ;
;  io[7]       ; shift_CLK    ; -0.687 ; -1.266 ; Rise       ; shift_CLK       ;
;  io[8]       ; shift_CLK    ; -0.664 ; -1.231 ; Rise       ; shift_CLK       ;
;  io[9]       ; shift_CLK    ; -0.810 ; -1.408 ; Rise       ; shift_CLK       ;
;  io[10]      ; shift_CLK    ; -0.738 ; -1.339 ; Rise       ; shift_CLK       ;
;  io[11]      ; shift_CLK    ; -0.844 ; -1.465 ; Rise       ; shift_CLK       ;
;  io[12]      ; shift_CLK    ; -0.781 ; -1.368 ; Rise       ; shift_CLK       ;
;  io[13]      ; shift_CLK    ; -0.828 ; -1.434 ; Rise       ; shift_CLK       ;
;  io[14]      ; shift_CLK    ; -0.814 ; -1.431 ; Rise       ; shift_CLK       ;
;  io[15]      ; shift_CLK    ; -1.126 ; -1.761 ; Rise       ; shift_CLK       ;
; shift_LR     ; shift_CLK    ; -0.954 ; -1.556 ; Rise       ; shift_CLK       ;
; shift_S[*]   ; shift_CLK    ; -0.997 ; -1.614 ; Rise       ; shift_CLK       ;
;  shift_S[0]  ; shift_CLK    ; -0.997 ; -1.614 ; Rise       ; shift_CLK       ;
;  shift_S[1]  ; shift_CLK    ; -1.024 ; -1.646 ; Rise       ; shift_CLK       ;
+--------------+--------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+--------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+--------------+-------+-------+------------+-----------------+
; io[*]     ; ADD_CLKA     ; 7.376 ; 7.480 ; Rise       ; ADD_CLKA        ;
;  io[0]    ; ADD_CLKA     ; 4.948 ; 4.912 ; Rise       ; ADD_CLKA        ;
;  io[1]    ; ADD_CLKA     ; 4.862 ; 4.797 ; Rise       ; ADD_CLKA        ;
;  io[2]    ; ADD_CLKA     ; 5.708 ; 5.657 ; Rise       ; ADD_CLKA        ;
;  io[3]    ; ADD_CLKA     ; 5.382 ; 5.447 ; Rise       ; ADD_CLKA        ;
;  io[4]    ; ADD_CLKA     ; 6.927 ; 7.040 ; Rise       ; ADD_CLKA        ;
;  io[5]    ; ADD_CLKA     ; 6.929 ; 7.000 ; Rise       ; ADD_CLKA        ;
;  io[6]    ; ADD_CLKA     ; 7.376 ; 7.480 ; Rise       ; ADD_CLKA        ;
;  io[7]    ; ADD_CLKA     ; 7.331 ; 7.299 ; Rise       ; ADD_CLKA        ;
;  io[8]    ; ADD_CLKA     ; 6.246 ; 6.281 ; Rise       ; ADD_CLKA        ;
;  io[9]    ; ADD_CLKA     ; 6.388 ; 6.377 ; Rise       ; ADD_CLKA        ;
;  io[10]   ; ADD_CLKA     ; 7.115 ; 7.083 ; Rise       ; ADD_CLKA        ;
;  io[11]   ; ADD_CLKA     ; 7.268 ; 7.357 ; Rise       ; ADD_CLKA        ;
;  io[12]   ; ADD_CLKA     ; 5.963 ; 5.970 ; Rise       ; ADD_CLKA        ;
;  io[13]   ; ADD_CLKA     ; 6.419 ; 6.544 ; Rise       ; ADD_CLKA        ;
;  io[14]   ; ADD_CLKA     ; 6.358 ; 6.339 ; Rise       ; ADD_CLKA        ;
;  io[15]   ; ADD_CLKA     ; 6.304 ; 6.390 ; Rise       ; ADD_CLKA        ;
; io[*]     ; ADD_CLKB     ; 7.652 ; 7.756 ; Rise       ; ADD_CLKB        ;
;  io[0]    ; ADD_CLKB     ; 4.798 ; 4.762 ; Rise       ; ADD_CLKB        ;
;  io[1]    ; ADD_CLKB     ; 4.831 ; 4.766 ; Rise       ; ADD_CLKB        ;
;  io[2]    ; ADD_CLKB     ; 5.677 ; 5.647 ; Rise       ; ADD_CLKB        ;
;  io[3]    ; ADD_CLKB     ; 5.383 ; 5.446 ; Rise       ; ADD_CLKB        ;
;  io[4]    ; ADD_CLKB     ; 7.203 ; 7.316 ; Rise       ; ADD_CLKB        ;
;  io[5]    ; ADD_CLKB     ; 7.205 ; 7.276 ; Rise       ; ADD_CLKB        ;
;  io[6]    ; ADD_CLKB     ; 7.652 ; 7.756 ; Rise       ; ADD_CLKB        ;
;  io[7]    ; ADD_CLKB     ; 7.607 ; 7.575 ; Rise       ; ADD_CLKB        ;
;  io[8]    ; ADD_CLKB     ; 6.522 ; 6.557 ; Rise       ; ADD_CLKB        ;
;  io[9]    ; ADD_CLKB     ; 6.664 ; 6.653 ; Rise       ; ADD_CLKB        ;
;  io[10]   ; ADD_CLKB     ; 7.391 ; 7.344 ; Rise       ; ADD_CLKB        ;
;  io[11]   ; ADD_CLKB     ; 7.525 ; 7.614 ; Rise       ; ADD_CLKB        ;
;  io[12]   ; ADD_CLKB     ; 5.929 ; 5.936 ; Rise       ; ADD_CLKB        ;
;  io[13]   ; ADD_CLKB     ; 6.385 ; 6.510 ; Rise       ; ADD_CLKB        ;
;  io[14]   ; ADD_CLKB     ; 6.324 ; 6.305 ; Rise       ; ADD_CLKB        ;
;  io[15]   ; ADD_CLKB     ; 6.270 ; 6.356 ; Rise       ; ADD_CLKB        ;
; io[*]     ; RAM_outclock ; 5.250 ; 5.395 ; Rise       ; RAM_outclock    ;
;  io[0]    ; RAM_outclock ; 5.250 ; 5.395 ; Rise       ; RAM_outclock    ;
;  io[1]    ; RAM_outclock ; 5.061 ; 5.194 ; Rise       ; RAM_outclock    ;
;  io[2]    ; RAM_outclock ; 4.997 ; 5.163 ; Rise       ; RAM_outclock    ;
;  io[3]    ; RAM_outclock ; 4.706 ; 4.842 ; Rise       ; RAM_outclock    ;
;  io[4]    ; RAM_outclock ; 4.776 ; 4.920 ; Rise       ; RAM_outclock    ;
;  io[5]    ; RAM_outclock ; 4.710 ; 4.861 ; Rise       ; RAM_outclock    ;
;  io[6]    ; RAM_outclock ; 4.943 ; 5.112 ; Rise       ; RAM_outclock    ;
;  io[7]    ; RAM_outclock ; 4.913 ; 5.064 ; Rise       ; RAM_outclock    ;
;  io[8]    ; RAM_outclock ; 4.737 ; 4.876 ; Rise       ; RAM_outclock    ;
;  io[9]    ; RAM_outclock ; 4.976 ; 5.097 ; Rise       ; RAM_outclock    ;
;  io[10]   ; RAM_outclock ; 5.048 ; 5.222 ; Rise       ; RAM_outclock    ;
;  io[11]   ; RAM_outclock ; 4.656 ; 4.780 ; Rise       ; RAM_outclock    ;
;  io[12]   ; RAM_outclock ; 5.045 ; 5.167 ; Rise       ; RAM_outclock    ;
;  io[13]   ; RAM_outclock ; 5.004 ; 5.184 ; Rise       ; RAM_outclock    ;
;  io[14]   ; RAM_outclock ; 5.071 ; 5.225 ; Rise       ; RAM_outclock    ;
;  io[15]   ; RAM_outclock ; 4.617 ; 4.726 ; Rise       ; RAM_outclock    ;
; io[*]     ; latch_clk[0] ; 4.672 ; 4.740 ; Fall       ; latch_clk[0]    ;
;  io[0]    ; latch_clk[0] ; 4.490 ; 4.543 ; Fall       ; latch_clk[0]    ;
;  io[1]    ; latch_clk[0] ; 4.672 ; 4.740 ; Fall       ; latch_clk[0]    ;
;  io[2]    ; latch_clk[0] ; 4.582 ; 4.701 ; Fall       ; latch_clk[0]    ;
;  io[3]    ; latch_clk[0] ; 4.277 ; 4.353 ; Fall       ; latch_clk[0]    ;
;  io[4]    ; latch_clk[0] ; 4.361 ; 4.456 ; Fall       ; latch_clk[0]    ;
;  io[5]    ; latch_clk[0] ; 4.461 ; 4.550 ; Fall       ; latch_clk[0]    ;
;  io[6]    ; latch_clk[0] ; 4.513 ; 4.623 ; Fall       ; latch_clk[0]    ;
;  io[7]    ; latch_clk[0] ; 4.388 ; 4.462 ; Fall       ; latch_clk[0]    ;
;  io[8]    ; latch_clk[0] ; 4.379 ; 4.460 ; Fall       ; latch_clk[0]    ;
;  io[9]    ; latch_clk[0] ; 4.668 ; 4.738 ; Fall       ; latch_clk[0]    ;
;  io[10]   ; latch_clk[0] ; 4.391 ; 4.468 ; Fall       ; latch_clk[0]    ;
;  io[11]   ; latch_clk[0] ; 4.443 ; 4.554 ; Fall       ; latch_clk[0]    ;
;  io[12]   ; latch_clk[0] ; 4.551 ; 4.620 ; Fall       ; latch_clk[0]    ;
;  io[13]   ; latch_clk[0] ; 4.438 ; 4.541 ; Fall       ; latch_clk[0]    ;
;  io[14]   ; latch_clk[0] ; 4.586 ; 4.665 ; Fall       ; latch_clk[0]    ;
;  io[15]   ; latch_clk[0] ; 4.357 ; 4.429 ; Fall       ; latch_clk[0]    ;
; io[*]     ; latch_clk[1] ; 4.808 ; 4.890 ; Fall       ; latch_clk[1]    ;
;  io[0]    ; latch_clk[1] ; 4.515 ; 4.569 ; Fall       ; latch_clk[1]    ;
;  io[1]    ; latch_clk[1] ; 4.808 ; 4.890 ; Fall       ; latch_clk[1]    ;
;  io[2]    ; latch_clk[1] ; 4.485 ; 4.587 ; Fall       ; latch_clk[1]    ;
;  io[3]    ; latch_clk[1] ; 4.351 ; 4.409 ; Fall       ; latch_clk[1]    ;
;  io[4]    ; latch_clk[1] ; 4.428 ; 4.524 ; Fall       ; latch_clk[1]    ;
;  io[5]    ; latch_clk[1] ; 4.351 ; 4.435 ; Fall       ; latch_clk[1]    ;
;  io[6]    ; latch_clk[1] ; 4.594 ; 4.704 ; Fall       ; latch_clk[1]    ;
;  io[7]    ; latch_clk[1] ; 4.240 ; 4.299 ; Fall       ; latch_clk[1]    ;
;  io[8]    ; latch_clk[1] ; 4.289 ; 4.345 ; Fall       ; latch_clk[1]    ;
;  io[9]    ; latch_clk[1] ; 4.702 ; 4.789 ; Fall       ; latch_clk[1]    ;
;  io[10]   ; latch_clk[1] ; 4.479 ; 4.555 ; Fall       ; latch_clk[1]    ;
;  io[11]   ; latch_clk[1] ; 4.345 ; 4.409 ; Fall       ; latch_clk[1]    ;
;  io[12]   ; latch_clk[1] ; 4.512 ; 4.558 ; Fall       ; latch_clk[1]    ;
;  io[13]   ; latch_clk[1] ; 4.494 ; 4.604 ; Fall       ; latch_clk[1]    ;
;  io[14]   ; latch_clk[1] ; 4.579 ; 4.677 ; Fall       ; latch_clk[1]    ;
;  io[15]   ; latch_clk[1] ; 4.564 ; 4.656 ; Fall       ; latch_clk[1]    ;
; io[*]     ; shift_CLK    ; 4.848 ; 4.988 ; Rise       ; shift_CLK       ;
;  io[0]    ; shift_CLK    ; 4.538 ; 4.620 ; Rise       ; shift_CLK       ;
;  io[1]    ; shift_CLK    ; 4.601 ; 4.698 ; Rise       ; shift_CLK       ;
;  io[2]    ; shift_CLK    ; 4.752 ; 4.913 ; Rise       ; shift_CLK       ;
;  io[3]    ; shift_CLK    ; 4.422 ; 4.541 ; Rise       ; shift_CLK       ;
;  io[4]    ; shift_CLK    ; 4.757 ; 4.904 ; Rise       ; shift_CLK       ;
;  io[5]    ; shift_CLK    ; 4.586 ; 4.718 ; Rise       ; shift_CLK       ;
;  io[6]    ; shift_CLK    ; 4.814 ; 4.975 ; Rise       ; shift_CLK       ;
;  io[7]    ; shift_CLK    ; 4.412 ; 4.541 ; Rise       ; shift_CLK       ;
;  io[8]    ; shift_CLK    ; 4.231 ; 4.299 ; Rise       ; shift_CLK       ;
;  io[9]    ; shift_CLK    ; 4.848 ; 4.988 ; Rise       ; shift_CLK       ;
;  io[10]   ; shift_CLK    ; 4.600 ; 4.755 ; Rise       ; shift_CLK       ;
;  io[11]   ; shift_CLK    ; 4.428 ; 4.559 ; Rise       ; shift_CLK       ;
;  io[12]   ; shift_CLK    ; 4.583 ; 4.691 ; Rise       ; shift_CLK       ;
;  io[13]   ; shift_CLK    ; 4.574 ; 4.709 ; Rise       ; shift_CLK       ;
;  io[14]   ; shift_CLK    ; 4.727 ; 4.876 ; Rise       ; shift_CLK       ;
;  io[15]   ; shift_CLK    ; 4.468 ; 4.614 ; Rise       ; shift_CLK       ;
+-----------+--------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+--------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+--------------+-------+-------+------------+-----------------+
; io[*]     ; ADD_CLKA     ; 4.151 ; 4.190 ; Rise       ; ADD_CLKA        ;
;  io[0]    ; ADD_CLKA     ; 4.354 ; 4.322 ; Rise       ; ADD_CLKA        ;
;  io[1]    ; ADD_CLKA     ; 4.264 ; 4.190 ; Rise       ; ADD_CLKA        ;
;  io[2]    ; ADD_CLKA     ; 4.828 ; 4.789 ; Rise       ; ADD_CLKA        ;
;  io[3]    ; ADD_CLKA     ; 4.151 ; 4.204 ; Rise       ; ADD_CLKA        ;
;  io[4]    ; ADD_CLKA     ; 4.764 ; 4.852 ; Rise       ; ADD_CLKA        ;
;  io[5]    ; ADD_CLKA     ; 4.663 ; 4.746 ; Rise       ; ADD_CLKA        ;
;  io[6]    ; ADD_CLKA     ; 4.601 ; 4.694 ; Rise       ; ADD_CLKA        ;
;  io[7]    ; ADD_CLKA     ; 4.336 ; 4.297 ; Rise       ; ADD_CLKA        ;
;  io[8]    ; ADD_CLKA     ; 4.303 ; 4.349 ; Rise       ; ADD_CLKA        ;
;  io[9]    ; ADD_CLKA     ; 4.228 ; 4.211 ; Rise       ; ADD_CLKA        ;
;  io[10]   ; ADD_CLKA     ; 4.654 ; 4.625 ; Rise       ; ADD_CLKA        ;
;  io[11]   ; ADD_CLKA     ; 4.526 ; 4.609 ; Rise       ; ADD_CLKA        ;
;  io[12]   ; ADD_CLKA     ; 4.587 ; 4.625 ; Rise       ; ADD_CLKA        ;
;  io[13]   ; ADD_CLKA     ; 4.671 ; 4.781 ; Rise       ; ADD_CLKA        ;
;  io[14]   ; ADD_CLKA     ; 4.825 ; 4.798 ; Rise       ; ADD_CLKA        ;
;  io[15]   ; ADD_CLKA     ; 4.394 ; 4.480 ; Rise       ; ADD_CLKA        ;
; io[*]     ; ADD_CLKB     ; 4.140 ; 4.123 ; Rise       ; ADD_CLKB        ;
;  io[0]    ; ADD_CLKB     ; 4.517 ; 4.480 ; Rise       ; ADD_CLKB        ;
;  io[1]    ; ADD_CLKB     ; 4.356 ; 4.282 ; Rise       ; ADD_CLKB        ;
;  io[2]    ; ADD_CLKB     ; 4.741 ; 4.702 ; Rise       ; ADD_CLKB        ;
;  io[3]    ; ADD_CLKB     ; 4.224 ; 4.288 ; Rise       ; ADD_CLKB        ;
;  io[4]    ; ADD_CLKB     ; 4.683 ; 4.771 ; Rise       ; ADD_CLKB        ;
;  io[5]    ; ADD_CLKB     ; 4.583 ; 4.666 ; Rise       ; ADD_CLKB        ;
;  io[6]    ; ADD_CLKB     ; 4.553 ; 4.631 ; Rise       ; ADD_CLKB        ;
;  io[7]    ; ADD_CLKB     ; 4.337 ; 4.296 ; Rise       ; ADD_CLKB        ;
;  io[8]    ; ADD_CLKB     ; 4.224 ; 4.270 ; Rise       ; ADD_CLKB        ;
;  io[9]    ; ADD_CLKB     ; 4.140 ; 4.123 ; Rise       ; ADD_CLKB        ;
;  io[10]   ; ADD_CLKB     ; 4.733 ; 4.691 ; Rise       ; ADD_CLKB        ;
;  io[11]   ; ADD_CLKB     ; 4.436 ; 4.519 ; Rise       ; ADD_CLKB        ;
;  io[12]   ; ADD_CLKB     ; 4.514 ; 4.544 ; Rise       ; ADD_CLKB        ;
;  io[13]   ; ADD_CLKB     ; 4.713 ; 4.834 ; Rise       ; ADD_CLKB        ;
;  io[14]   ; ADD_CLKB     ; 4.849 ; 4.822 ; Rise       ; ADD_CLKB        ;
;  io[15]   ; ADD_CLKB     ; 4.413 ; 4.499 ; Rise       ; ADD_CLKB        ;
; io[*]     ; RAM_outclock ; 4.468 ; 4.572 ; Rise       ; RAM_outclock    ;
;  io[0]    ; RAM_outclock ; 5.028 ; 5.162 ; Rise       ; RAM_outclock    ;
;  io[1]    ; RAM_outclock ; 4.883 ; 4.982 ; Rise       ; RAM_outclock    ;
;  io[2]    ; RAM_outclock ; 4.816 ; 4.941 ; Rise       ; RAM_outclock    ;
;  io[3]    ; RAM_outclock ; 4.544 ; 4.650 ; Rise       ; RAM_outclock    ;
;  io[4]    ; RAM_outclock ; 4.613 ; 4.735 ; Rise       ; RAM_outclock    ;
;  io[5]    ; RAM_outclock ; 4.552 ; 4.686 ; Rise       ; RAM_outclock    ;
;  io[6]    ; RAM_outclock ; 4.774 ; 4.919 ; Rise       ; RAM_outclock    ;
;  io[7]    ; RAM_outclock ; 4.717 ; 4.861 ; Rise       ; RAM_outclock    ;
;  io[8]    ; RAM_outclock ; 4.529 ; 4.631 ; Rise       ; RAM_outclock    ;
;  io[9]    ; RAM_outclock ; 4.807 ; 4.903 ; Rise       ; RAM_outclock    ;
;  io[10]   ; RAM_outclock ; 4.848 ; 5.004 ; Rise       ; RAM_outclock    ;
;  io[11]   ; RAM_outclock ; 4.499 ; 4.607 ; Rise       ; RAM_outclock    ;
;  io[12]   ; RAM_outclock ; 4.831 ; 4.934 ; Rise       ; RAM_outclock    ;
;  io[13]   ; RAM_outclock ; 4.832 ; 4.983 ; Rise       ; RAM_outclock    ;
;  io[14]   ; RAM_outclock ; 4.877 ; 5.029 ; Rise       ; RAM_outclock    ;
;  io[15]   ; RAM_outclock ; 4.468 ; 4.572 ; Rise       ; RAM_outclock    ;
; io[*]     ; latch_clk[0] ; 4.122 ; 4.178 ; Fall       ; latch_clk[0]    ;
;  io[0]    ; latch_clk[0] ; 4.332 ; 4.377 ; Fall       ; latch_clk[0]    ;
;  io[1]    ; latch_clk[0] ; 4.529 ; 4.583 ; Fall       ; latch_clk[0]    ;
;  io[2]    ; latch_clk[0] ; 4.409 ; 4.496 ; Fall       ; latch_clk[0]    ;
;  io[3]    ; latch_clk[0] ; 4.122 ; 4.178 ; Fall       ; latch_clk[0]    ;
;  io[4]    ; latch_clk[0] ; 4.206 ; 4.280 ; Fall       ; latch_clk[0]    ;
;  io[5]    ; latch_clk[0] ; 4.304 ; 4.378 ; Fall       ; latch_clk[0]    ;
;  io[6]    ; latch_clk[0] ; 4.352 ; 4.438 ; Fall       ; latch_clk[0]    ;
;  io[7]    ; latch_clk[0] ; 4.205 ; 4.274 ; Fall       ; latch_clk[0]    ;
;  io[8]    ; latch_clk[0] ; 4.219 ; 4.258 ; Fall       ; latch_clk[0]    ;
;  io[9]    ; latch_clk[0] ; 4.530 ; 4.594 ; Fall       ; latch_clk[0]    ;
;  io[10]   ; latch_clk[0] ; 4.236 ; 4.316 ; Fall       ; latch_clk[0]    ;
;  io[11]   ; latch_clk[0] ; 4.278 ; 4.358 ; Fall       ; latch_clk[0]    ;
;  io[12]   ; latch_clk[0] ; 4.390 ; 4.435 ; Fall       ; latch_clk[0]    ;
;  io[13]   ; latch_clk[0] ; 4.280 ; 4.364 ; Fall       ; latch_clk[0]    ;
;  io[14]   ; latch_clk[0] ; 4.423 ; 4.505 ; Fall       ; latch_clk[0]    ;
;  io[15]   ; latch_clk[0] ; 4.209 ; 4.279 ; Fall       ; latch_clk[0]    ;
; io[*]     ; latch_clk[1] ; 4.061 ; 4.115 ; Fall       ; latch_clk[1]    ;
;  io[0]    ; latch_clk[1] ; 4.357 ; 4.406 ; Fall       ; latch_clk[1]    ;
;  io[1]    ; latch_clk[1] ; 4.659 ; 4.719 ; Fall       ; latch_clk[1]    ;
;  io[2]    ; latch_clk[1] ; 4.322 ; 4.400 ; Fall       ; latch_clk[1]    ;
;  io[3]    ; latch_clk[1] ; 4.196 ; 4.242 ; Fall       ; latch_clk[1]    ;
;  io[4]    ; latch_clk[1] ; 4.293 ; 4.376 ; Fall       ; latch_clk[1]    ;
;  io[5]    ; latch_clk[1] ; 4.225 ; 4.307 ; Fall       ; latch_clk[1]    ;
;  io[6]    ; latch_clk[1] ; 4.452 ; 4.547 ; Fall       ; latch_clk[1]    ;
;  io[7]    ; latch_clk[1] ; 4.061 ; 4.115 ; Fall       ; latch_clk[1]    ;
;  io[8]    ; latch_clk[1] ; 4.160 ; 4.213 ; Fall       ; latch_clk[1]    ;
;  io[9]    ; latch_clk[1] ; 4.550 ; 4.597 ; Fall       ; latch_clk[1]    ;
;  io[10]   ; latch_clk[1] ; 4.329 ; 4.400 ; Fall       ; latch_clk[1]    ;
;  io[11]   ; latch_clk[1] ; 4.197 ; 4.259 ; Fall       ; latch_clk[1]    ;
;  io[12]   ; latch_clk[1] ; 4.360 ; 4.406 ; Fall       ; latch_clk[1]    ;
;  io[13]   ; latch_clk[1] ; 4.362 ; 4.468 ; Fall       ; latch_clk[1]    ;
;  io[14]   ; latch_clk[1] ; 4.442 ; 4.537 ; Fall       ; latch_clk[1]    ;
;  io[15]   ; latch_clk[1] ; 4.404 ; 4.479 ; Fall       ; latch_clk[1]    ;
; io[*]     ; shift_CLK    ; 4.062 ; 4.127 ; Rise       ; shift_CLK       ;
;  io[0]    ; shift_CLK    ; 4.357 ; 4.433 ; Rise       ; shift_CLK       ;
;  io[1]    ; shift_CLK    ; 4.446 ; 4.537 ; Rise       ; shift_CLK       ;
;  io[2]    ; shift_CLK    ; 4.578 ; 4.715 ; Rise       ; shift_CLK       ;
;  io[3]    ; shift_CLK    ; 4.262 ; 4.366 ; Rise       ; shift_CLK       ;
;  io[4]    ; shift_CLK    ; 4.566 ; 4.699 ; Rise       ; shift_CLK       ;
;  io[5]    ; shift_CLK    ; 4.407 ; 4.535 ; Rise       ; shift_CLK       ;
;  io[6]    ; shift_CLK    ; 4.620 ; 4.764 ; Rise       ; shift_CLK       ;
;  io[7]    ; shift_CLK    ; 4.225 ; 4.348 ; Rise       ; shift_CLK       ;
;  io[8]    ; shift_CLK    ; 4.062 ; 4.127 ; Rise       ; shift_CLK       ;
;  io[9]    ; shift_CLK    ; 4.648 ; 4.754 ; Rise       ; shift_CLK       ;
;  io[10]   ; shift_CLK    ; 4.444 ; 4.591 ; Rise       ; shift_CLK       ;
;  io[11]   ; shift_CLK    ; 4.277 ; 4.403 ; Rise       ; shift_CLK       ;
;  io[12]   ; shift_CLK    ; 4.379 ; 4.470 ; Rise       ; shift_CLK       ;
;  io[13]   ; shift_CLK    ; 4.396 ; 4.526 ; Rise       ; shift_CLK       ;
;  io[14]   ; shift_CLK    ; 4.564 ; 4.708 ; Rise       ; shift_CLK       ;
;  io[15]   ; shift_CLK    ; 4.311 ; 4.439 ; Rise       ; shift_CLK       ;
+-----------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ADD_ALUBUS   ; io[0]       ; 5.277 ; 5.195 ; 5.816 ; 5.734 ;
; ADD_ALUBUS   ; io[1]       ; 5.555 ; 5.473 ; 6.063 ; 5.981 ;
; ADD_ALUBUS   ; io[2]       ; 5.616 ; 5.571 ; 6.101 ; 6.056 ;
; ADD_ALUBUS   ; io[3]       ; 5.616 ; 5.571 ; 6.101 ; 6.056 ;
; ADD_ALUBUS   ; io[4]       ; 5.202 ; 5.162 ; 5.734 ; 5.694 ;
; ADD_ALUBUS   ; io[5]       ; 5.443 ; 5.403 ; 5.954 ; 5.914 ;
; ADD_ALUBUS   ; io[6]       ; 5.452 ; 5.412 ; 5.960 ; 5.920 ;
; ADD_ALUBUS   ; io[7]       ; 5.408 ; 5.365 ; 5.917 ; 5.874 ;
; ADD_ALUBUS   ; io[8]       ; 5.408 ; 5.365 ; 5.917 ; 5.874 ;
; ADD_ALUBUS   ; io[9]       ; 5.555 ; 5.473 ; 6.063 ; 5.981 ;
; ADD_ALUBUS   ; io[10]      ; 5.443 ; 5.403 ; 5.954 ; 5.914 ;
; ADD_ALUBUS   ; io[11]      ; 5.202 ; 5.162 ; 5.734 ; 5.694 ;
; ADD_ALUBUS   ; io[12]      ; 5.277 ; 5.195 ; 5.816 ; 5.734 ;
; ADD_ALUBUS   ; io[13]      ; 5.452 ; 5.412 ; 5.960 ; 5.920 ;
; ADD_ALUBUS   ; io[14]      ; 5.202 ; 5.162 ; 5.734 ; 5.694 ;
; ADD_ALUBUS   ; io[15]      ; 5.202 ; 5.162 ; 5.734 ; 5.767 ;
; ADD_CN       ; io[0]       ; 4.878 ; 4.843 ; 5.479 ; 5.451 ;
; ADD_CN       ; io[1]       ; 5.071 ; 5.006 ; 5.709 ; 5.651 ;
; ADD_CN       ; io[2]       ; 5.917 ; 5.866 ; 6.565 ; 6.546 ;
; ADD_CN       ; io[3]       ; 5.591 ; 5.656 ; 6.282 ; 6.345 ;
; ADD_CN       ; io[4]       ; 7.047 ; 7.160 ; 7.538 ; 7.635 ;
; ADD_CN       ; io[5]       ; 7.049 ; 7.120 ; 7.485 ; 7.575 ;
; ADD_CN       ; io[6]       ; 7.496 ; 7.600 ; 7.964 ; 8.052 ;
; ADD_CN       ; io[7]       ; 7.451 ; 7.419 ; 7.945 ; 7.895 ;
; ADD_CN       ; io[8]       ; 6.366 ; 6.401 ; 6.803 ; 6.870 ;
; ADD_CN       ; io[9]       ; 6.508 ; 6.497 ; 7.068 ; 7.050 ;
; ADD_CN       ; io[10]      ; 7.235 ; 7.188 ; 7.785 ; 7.770 ;
; ADD_CN       ; io[11]      ; 7.330 ; 7.438 ; 7.955 ; 8.044 ;
; ADD_CN       ; io[12]      ; 6.162 ; 6.169 ; 6.664 ; 6.711 ;
; ADD_CN       ; io[13]      ; 6.618 ; 6.743 ; 7.172 ; 7.295 ;
; ADD_CN       ; io[14]      ; 6.557 ; 6.538 ; 7.099 ; 7.087 ;
; ADD_CN       ; io[15]      ; 6.503 ; 6.589 ; 7.052 ; 7.156 ;
; ADD_M        ; io[0]       ; 5.138 ; 5.087 ; 5.754 ; 5.732 ;
; ADD_M        ; io[1]       ; 4.979 ; 4.917 ; 5.603 ; 5.522 ;
; ADD_M        ; io[2]       ; 5.504 ; 5.470 ; 6.129 ; 6.077 ;
; ADD_M        ; io[3]       ; 5.249 ; 5.312 ; 5.825 ; 5.890 ;
; ADD_M        ; io[4]       ; 5.500 ; 5.597 ; 6.081 ; 6.194 ;
; ADD_M        ; io[5]       ; 5.379 ; 5.469 ; 6.004 ; 6.075 ;
; ADD_M        ; io[6]       ; 5.470 ; 5.558 ; 6.062 ; 6.166 ;
; ADD_M        ; io[7]       ; 5.451 ; 5.401 ; 6.017 ; 5.985 ;
; ADD_M        ; io[8]       ; 4.754 ; 4.807 ; 5.378 ; 5.424 ;
; ADD_M        ; io[9]       ; 4.818 ; 4.800 ; 5.413 ; 5.402 ;
; ADD_M        ; io[10]      ; 5.205 ; 5.172 ; 5.813 ; 5.787 ;
; ADD_M        ; io[11]      ; 5.364 ; 5.453 ; 5.935 ; 6.043 ;
; ADD_M        ; io[12]      ; 5.140 ; 5.169 ; 5.737 ; 5.784 ;
; ADD_M        ; io[13]      ; 5.626 ; 5.749 ; 6.187 ; 6.312 ;
; ADD_M        ; io[14]      ; 5.389 ; 5.373 ; 6.003 ; 5.968 ;
; ADD_M        ; io[15]      ; 5.340 ; 5.444 ; 5.932 ; 6.018 ;
; ADD_S0       ; io[0]       ; 5.351 ; 5.306 ; 5.974 ; 5.938 ;
; ADD_S0       ; io[1]       ; 5.286 ; 5.228 ; 5.888 ; 5.823 ;
; ADD_S0       ; io[2]       ; 6.142 ; 6.123 ; 6.734 ; 6.683 ;
; ADD_S0       ; io[3]       ; 5.859 ; 5.922 ; 6.408 ; 6.473 ;
; ADD_S0       ; io[4]       ; 7.135 ; 7.232 ; 7.875 ; 7.988 ;
; ADD_S0       ; io[5]       ; 7.082 ; 7.172 ; 7.877 ; 7.948 ;
; ADD_S0       ; io[6]       ; 7.561 ; 7.649 ; 8.324 ; 8.428 ;
; ADD_S0       ; io[7]       ; 7.542 ; 7.492 ; 8.279 ; 8.247 ;
; ADD_S0       ; io[8]       ; 6.400 ; 6.467 ; 7.194 ; 7.229 ;
; ADD_S0       ; io[9]       ; 6.661 ; 6.643 ; 7.336 ; 7.325 ;
; ADD_S0       ; io[10]      ; 7.378 ; 7.363 ; 8.063 ; 8.016 ;
; ADD_S0       ; io[11]      ; 7.548 ; 7.637 ; 8.158 ; 8.266 ;
; ADD_S0       ; io[12]      ; 6.229 ; 6.276 ; 6.990 ; 6.997 ;
; ADD_S0       ; io[13]      ; 6.737 ; 6.860 ; 7.446 ; 7.571 ;
; ADD_S0       ; io[14]      ; 6.664 ; 6.652 ; 7.385 ; 7.366 ;
; ADD_S0       ; io[15]      ; 6.617 ; 6.721 ; 7.331 ; 7.417 ;
; ADD_S1       ; io[0]       ; 5.554 ; 5.509 ; 6.230 ; 6.194 ;
; ADD_S1       ; io[1]       ; 5.489 ; 5.431 ; 6.144 ; 6.079 ;
; ADD_S1       ; io[2]       ; 6.345 ; 6.326 ; 6.990 ; 6.939 ;
; ADD_S1       ; io[3]       ; 6.062 ; 6.125 ; 6.664 ; 6.729 ;
; ADD_S1       ; io[4]       ; 7.175 ; 7.272 ; 7.950 ; 8.063 ;
; ADD_S1       ; io[5]       ; 7.122 ; 7.212 ; 7.952 ; 8.023 ;
; ADD_S1       ; io[6]       ; 7.601 ; 7.689 ; 8.399 ; 8.503 ;
; ADD_S1       ; io[7]       ; 7.582 ; 7.532 ; 8.354 ; 8.322 ;
; ADD_S1       ; io[8]       ; 6.440 ; 6.507 ; 7.269 ; 7.304 ;
; ADD_S1       ; io[9]       ; 6.705 ; 6.687 ; 7.411 ; 7.400 ;
; ADD_S1       ; io[10]      ; 7.422 ; 7.407 ; 8.138 ; 8.091 ;
; ADD_S1       ; io[11]      ; 7.592 ; 7.681 ; 8.233 ; 8.341 ;
; ADD_S1       ; io[12]      ; 6.301 ; 6.348 ; 7.065 ; 7.072 ;
; ADD_S1       ; io[13]      ; 6.809 ; 6.932 ; 7.521 ; 7.646 ;
; ADD_S1       ; io[14]      ; 6.736 ; 6.724 ; 7.460 ; 7.441 ;
; ADD_S1       ; io[15]      ; 6.689 ; 6.793 ; 7.406 ; 7.492 ;
; ADD_S2       ; io[0]       ; 5.340 ; 5.308 ; 5.993 ; 5.943 ;
; ADD_S2       ; io[1]       ; 5.437 ; 5.379 ; 6.059 ; 5.994 ;
; ADD_S2       ; io[2]       ; 6.293 ; 6.274 ; 6.905 ; 6.854 ;
; ADD_S2       ; io[3]       ; 6.010 ; 6.073 ; 6.579 ; 6.644 ;
; ADD_S2       ; io[4]       ; 7.801 ; 7.898 ; 8.503 ; 8.616 ;
; ADD_S2       ; io[5]       ; 7.748 ; 7.838 ; 8.505 ; 8.576 ;
; ADD_S2       ; io[6]       ; 8.227 ; 8.315 ; 8.952 ; 9.056 ;
; ADD_S2       ; io[7]       ; 8.208 ; 8.158 ; 8.907 ; 8.875 ;
; ADD_S2       ; io[8]       ; 7.066 ; 7.133 ; 7.822 ; 7.857 ;
; ADD_S2       ; io[9]       ; 7.327 ; 7.309 ; 7.964 ; 7.953 ;
; ADD_S2       ; io[10]      ; 8.044 ; 8.029 ; 8.691 ; 8.644 ;
; ADD_S2       ; io[11]      ; 8.214 ; 8.303 ; 8.786 ; 8.894 ;
; ADD_S2       ; io[12]      ; 6.379 ; 6.426 ; 7.141 ; 7.148 ;
; ADD_S2       ; io[13]      ; 6.887 ; 7.010 ; 7.597 ; 7.722 ;
; ADD_S2       ; io[14]      ; 6.814 ; 6.802 ; 7.536 ; 7.517 ;
; ADD_S2       ; io[15]      ; 6.767 ; 6.871 ; 7.482 ; 7.568 ;
; ADD_S3       ; io[0]       ; 5.614 ; 5.582 ; 6.301 ; 6.251 ;
; ADD_S3       ; io[1]       ; 5.711 ; 5.653 ; 6.367 ; 6.302 ;
; ADD_S3       ; io[2]       ; 6.567 ; 6.548 ; 7.213 ; 7.162 ;
; ADD_S3       ; io[3]       ; 6.284 ; 6.347 ; 6.887 ; 6.952 ;
; ADD_S3       ; io[4]       ; 7.844 ; 7.941 ; 8.547 ; 8.660 ;
; ADD_S3       ; io[5]       ; 7.791 ; 7.881 ; 8.549 ; 8.620 ;
; ADD_S3       ; io[6]       ; 8.270 ; 8.358 ; 8.996 ; 9.100 ;
; ADD_S3       ; io[7]       ; 8.251 ; 8.201 ; 8.951 ; 8.919 ;
; ADD_S3       ; io[8]       ; 7.109 ; 7.176 ; 7.866 ; 7.901 ;
; ADD_S3       ; io[9]       ; 7.370 ; 7.352 ; 8.008 ; 7.997 ;
; ADD_S3       ; io[10]      ; 8.087 ; 8.072 ; 8.735 ; 8.688 ;
; ADD_S3       ; io[11]      ; 8.257 ; 8.346 ; 8.830 ; 8.938 ;
; ADD_S3       ; io[12]      ; 6.477 ; 6.524 ; 7.260 ; 7.267 ;
; ADD_S3       ; io[13]      ; 6.985 ; 7.108 ; 7.716 ; 7.841 ;
; ADD_S3       ; io[14]      ; 6.912 ; 6.900 ; 7.655 ; 7.636 ;
; ADD_S3       ; io[15]      ; 6.865 ; 6.969 ; 7.601 ; 7.687 ;
; RAM_GN       ; io[0]       ; 5.350 ; 5.234 ; 5.868 ; 6.033 ;
; RAM_GN       ; io[1]       ; 5.594 ; 5.512 ; 6.115 ; 6.033 ;
; RAM_GN       ; io[2]       ; 5.655 ; 5.610 ; 6.153 ; 6.108 ;
; RAM_GN       ; io[3]       ; 5.655 ; 5.610 ; 6.153 ; 6.108 ;
; RAM_GN       ; io[4]       ; 5.241 ; 5.201 ; 5.786 ; 5.746 ;
; RAM_GN       ; io[5]       ; 5.482 ; 5.442 ; 6.006 ; 5.966 ;
; RAM_GN       ; io[6]       ; 5.491 ; 5.451 ; 6.012 ; 5.972 ;
; RAM_GN       ; io[7]       ; 5.447 ; 5.404 ; 5.969 ; 5.926 ;
; RAM_GN       ; io[8]       ; 5.447 ; 5.404 ; 5.969 ; 5.926 ;
; RAM_GN       ; io[9]       ; 5.594 ; 5.512 ; 6.115 ; 6.033 ;
; RAM_GN       ; io[10]      ; 5.482 ; 5.442 ; 6.006 ; 5.966 ;
; RAM_GN       ; io[11]      ; 5.241 ; 5.201 ; 5.786 ; 5.753 ;
; RAM_GN       ; io[12]      ; 5.316 ; 5.234 ; 5.868 ; 5.951 ;
; RAM_GN       ; io[13]      ; 5.491 ; 5.451 ; 6.012 ; 5.972 ;
; RAM_GN       ; io[14]      ; 5.241 ; 5.201 ; 5.786 ; 5.903 ;
; RAM_GN       ; io[15]      ; 5.241 ; 5.201 ; 5.786 ; 5.746 ;
; latch_OEN[0] ; io[0]       ; 4.968 ; 4.886 ; 5.577 ; 5.538 ;
; latch_OEN[0] ; io[1]       ; 5.246 ; 5.164 ; 5.824 ; 5.799 ;
; latch_OEN[0] ; io[2]       ; 5.307 ; 5.262 ; 5.862 ; 5.817 ;
; latch_OEN[0] ; io[3]       ; 5.307 ; 5.262 ; 5.862 ; 5.817 ;
; latch_OEN[0] ; io[4]       ; 4.893 ; 4.853 ; 5.495 ; 5.455 ;
; latch_OEN[0] ; io[5]       ; 5.134 ; 5.094 ; 5.715 ; 5.803 ;
; latch_OEN[0] ; io[6]       ; 5.143 ; 5.103 ; 5.721 ; 5.681 ;
; latch_OEN[0] ; io[7]       ; 5.099 ; 5.056 ; 5.678 ; 5.635 ;
; latch_OEN[0] ; io[8]       ; 5.099 ; 5.056 ; 5.678 ; 5.635 ;
; latch_OEN[0] ; io[9]       ; 5.246 ; 5.164 ; 5.824 ; 5.792 ;
; latch_OEN[0] ; io[10]      ; 5.134 ; 5.094 ; 5.715 ; 5.813 ;
; latch_OEN[0] ; io[11]      ; 4.893 ; 4.853 ; 5.495 ; 5.455 ;
; latch_OEN[0] ; io[12]      ; 4.968 ; 4.886 ; 5.577 ; 5.514 ;
; latch_OEN[0] ; io[13]      ; 5.143 ; 5.103 ; 5.721 ; 5.681 ;
; latch_OEN[0] ; io[14]      ; 5.276 ; 4.853 ; 5.495 ; 6.020 ;
; latch_OEN[0] ; io[15]      ; 4.893 ; 4.853 ; 5.495 ; 5.455 ;
; latch_OEN[1] ; io[0]       ; 5.357 ; 5.275 ; 5.878 ; 5.796 ;
; latch_OEN[1] ; io[1]       ; 5.635 ; 5.553 ; 6.125 ; 6.043 ;
; latch_OEN[1] ; io[2]       ; 5.696 ; 5.651 ; 6.163 ; 6.118 ;
; latch_OEN[1] ; io[3]       ; 5.696 ; 5.651 ; 6.163 ; 6.118 ;
; latch_OEN[1] ; io[4]       ; 5.282 ; 5.242 ; 5.796 ; 5.756 ;
; latch_OEN[1] ; io[5]       ; 5.523 ; 5.483 ; 6.016 ; 5.976 ;
; latch_OEN[1] ; io[6]       ; 5.532 ; 5.492 ; 6.022 ; 5.982 ;
; latch_OEN[1] ; io[7]       ; 5.488 ; 5.445 ; 5.979 ; 5.936 ;
; latch_OEN[1] ; io[8]       ; 5.488 ; 5.445 ; 5.979 ; 5.936 ;
; latch_OEN[1] ; io[9]       ; 5.635 ; 5.553 ; 6.125 ; 6.043 ;
; latch_OEN[1] ; io[10]      ; 5.523 ; 5.483 ; 6.016 ; 5.976 ;
; latch_OEN[1] ; io[11]      ; 5.282 ; 5.242 ; 5.796 ; 5.756 ;
; latch_OEN[1] ; io[12]      ; 5.357 ; 5.275 ; 5.878 ; 5.796 ;
; latch_OEN[1] ; io[13]      ; 5.532 ; 5.492 ; 6.022 ; 5.982 ;
; latch_OEN[1] ; io[14]      ; 5.282 ; 5.242 ; 5.796 ; 5.756 ;
; latch_OEN[1] ; io[15]      ; 5.282 ; 5.242 ; 5.796 ; 5.896 ;
; shift_GN     ; io[0]       ; 5.240 ; 5.158 ; 5.803 ; 5.721 ;
; shift_GN     ; io[1]       ; 5.518 ; 5.436 ; 6.050 ; 5.968 ;
; shift_GN     ; io[2]       ; 5.579 ; 5.534 ; 6.088 ; 6.043 ;
; shift_GN     ; io[3]       ; 5.579 ; 5.534 ; 6.088 ; 6.043 ;
; shift_GN     ; io[4]       ; 5.165 ; 5.125 ; 5.721 ; 5.731 ;
; shift_GN     ; io[5]       ; 5.406 ; 5.366 ; 5.941 ; 5.901 ;
; shift_GN     ; io[6]       ; 5.415 ; 5.375 ; 5.947 ; 5.907 ;
; shift_GN     ; io[7]       ; 5.371 ; 5.328 ; 5.904 ; 5.861 ;
; shift_GN     ; io[8]       ; 5.371 ; 5.328 ; 5.904 ; 5.861 ;
; shift_GN     ; io[9]       ; 5.518 ; 5.436 ; 6.050 ; 5.968 ;
; shift_GN     ; io[10]      ; 5.406 ; 5.366 ; 5.941 ; 5.901 ;
; shift_GN     ; io[11]      ; 5.165 ; 5.125 ; 5.721 ; 5.681 ;
; shift_GN     ; io[12]      ; 5.240 ; 5.158 ; 5.803 ; 5.721 ;
; shift_GN     ; io[13]      ; 5.415 ; 5.375 ; 5.947 ; 5.907 ;
; shift_GN     ; io[14]      ; 5.165 ; 5.125 ; 5.721 ; 5.841 ;
; shift_GN     ; io[15]      ; 5.165 ; 5.125 ; 5.721 ; 5.728 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ADD_ALUBUS   ; io[0]       ; 4.287 ; 4.994 ; 5.622 ; 4.840 ;
; ADD_ALUBUS   ; io[1]       ; 4.194 ; 5.260 ; 5.859 ; 4.748 ;
; ADD_ALUBUS   ; io[2]       ; 4.529 ; 5.336 ; 5.875 ; 5.152 ;
; ADD_ALUBUS   ; io[3]       ; 4.511 ; 5.336 ; 5.875 ; 5.144 ;
; ADD_ALUBUS   ; io[4]       ; 4.764 ; 4.946 ; 5.525 ; 5.422 ;
; ADD_ALUBUS   ; io[5]       ; 4.592 ; 5.177 ; 5.737 ; 5.238 ;
; ADD_ALUBUS   ; io[6]       ; 4.641 ; 5.185 ; 5.742 ; 5.295 ;
; ADD_ALUBUS   ; io[7]       ; 3.943 ; 5.152 ; 5.713 ; 4.509 ;
; ADD_ALUBUS   ; io[8]       ; 3.951 ; 5.152 ; 5.713 ; 4.512 ;
; ADD_ALUBUS   ; io[9]       ; 4.447 ; 5.260 ; 5.859 ; 5.007 ;
; ADD_ALUBUS   ; io[10]      ; 4.367 ; 5.177 ; 5.737 ; 4.995 ;
; ADD_ALUBUS   ; io[11]      ; 4.707 ; 4.946 ; 5.525 ; 5.355 ;
; ADD_ALUBUS   ; io[12]      ; 4.282 ; 4.994 ; 5.622 ; 4.839 ;
; ADD_ALUBUS   ; io[13]      ; 4.935 ; 5.185 ; 5.742 ; 5.617 ;
; ADD_ALUBUS   ; io[14]      ; 4.487 ; 4.946 ; 5.525 ; 5.129 ;
; ADD_ALUBUS   ; io[15]      ; 4.875 ; 4.946 ; 5.525 ; 5.485 ;
; ADD_CN       ; io[0]       ; 4.713 ; 4.676 ; 5.305 ; 5.275 ;
; ADD_CN       ; io[1]       ; 4.892 ; 4.826 ; 5.512 ; 5.453 ;
; ADD_CN       ; io[2]       ; 5.657 ; 5.610 ; 6.309 ; 6.266 ;
; ADD_CN       ; io[3]       ; 5.362 ; 5.425 ; 6.047 ; 6.075 ;
; ADD_CN       ; io[4]       ; 6.794 ; 6.896 ; 7.274 ; 7.349 ;
; ADD_CN       ; io[5]       ; 6.784 ; 6.853 ; 7.221 ; 7.309 ;
; ADD_CN       ; io[6]       ; 7.206 ; 7.298 ; 7.671 ; 7.736 ;
; ADD_CN       ; io[7]       ; 7.126 ; 7.097 ; 7.610 ; 7.561 ;
; ADD_CN       ; io[8]       ; 6.114 ; 6.167 ; 6.555 ; 6.610 ;
; ADD_CN       ; io[9]       ; 6.277 ; 6.265 ; 6.828 ; 6.809 ;
; ADD_CN       ; io[10]      ; 6.953 ; 6.915 ; 7.518 ; 7.482 ;
; ADD_CN       ; io[11]      ; 7.064 ; 7.162 ; 7.665 ; 7.735 ;
; ADD_CN       ; io[12]      ; 5.895 ; 5.934 ; 6.408 ; 6.446 ;
; ADD_CN       ; io[13]      ; 6.357 ; 6.477 ; 6.915 ; 7.000 ;
; ADD_CN       ; io[14]      ; 6.322 ; 6.303 ; 6.857 ; 6.845 ;
; ADD_CN       ; io[15]      ; 6.271 ; 6.352 ; 6.814 ; 6.915 ;
; ADD_M        ; io[0]       ; 4.950 ; 4.905 ; 5.549 ; 5.522 ;
; ADD_M        ; io[1]       ; 4.809 ; 4.747 ; 5.423 ; 5.342 ;
; ADD_M        ; io[2]       ; 5.307 ; 5.273 ; 5.923 ; 5.869 ;
; ADD_M        ; io[3]       ; 5.051 ; 5.079 ; 5.607 ; 5.670 ;
; ADD_M        ; io[4]       ; 5.302 ; 5.377 ; 5.880 ; 5.982 ;
; ADD_M        ; io[5]       ; 5.151 ; 5.239 ; 5.755 ; 5.824 ;
; ADD_M        ; io[6]       ; 5.241 ; 5.306 ; 5.835 ; 5.927 ;
; ADD_M        ; io[7]       ; 4.769 ; 4.720 ; 5.357 ; 5.328 ;
; ADD_M        ; io[8]       ; 4.585 ; 4.636 ; 5.199 ; 5.243 ;
; ADD_M        ; io[9]       ; 4.654 ; 4.635 ; 5.239 ; 5.227 ;
; ADD_M        ; io[10]      ; 5.025 ; 4.991 ; 5.622 ; 5.595 ;
; ADD_M        ; io[11]      ; 5.163 ; 5.233 ; 5.738 ; 5.836 ;
; ADD_M        ; io[12]      ; 4.964 ; 4.989 ; 5.550 ; 5.595 ;
; ADD_M        ; io[13]      ; 5.414 ; 5.499 ; 5.958 ; 6.078 ;
; ADD_M        ; io[14]      ; 5.198 ; 5.183 ; 5.803 ; 5.769 ;
; ADD_M        ; io[15]      ; 5.152 ; 5.253 ; 5.735 ; 5.816 ;
; ADD_S0       ; io[0]       ; 5.110 ; 5.065 ; 5.713 ; 5.687 ;
; ADD_S0       ; io[1]       ; 4.933 ; 4.859 ; 5.527 ; 5.472 ;
; ADD_S0       ; io[2]       ; 5.319 ; 5.280 ; 5.908 ; 5.876 ;
; ADD_S0       ; io[3]       ; 4.801 ; 4.865 ; 5.420 ; 5.441 ;
; ADD_S0       ; io[4]       ; 5.451 ; 5.554 ; 6.111 ; 6.186 ;
; ADD_S0       ; io[5]       ; 5.300 ; 5.384 ; 5.973 ; 6.029 ;
; ADD_S0       ; io[6]       ; 5.234 ; 5.327 ; 5.888 ; 5.953 ;
; ADD_S0       ; io[7]       ; 4.971 ; 4.932 ; 5.613 ; 5.590 ;
; ADD_S0       ; io[8]       ; 5.002 ; 5.060 ; 5.656 ; 5.697 ;
; ADD_S0       ; io[9]       ; 4.852 ; 4.835 ; 5.444 ; 5.447 ;
; ADD_S0       ; io[10]      ; 5.444 ; 5.402 ; 6.042 ; 6.017 ;
; ADD_S0       ; io[11]      ; 5.147 ; 5.230 ; 5.733 ; 5.835 ;
; ADD_S0       ; io[12]      ; 5.221 ; 5.259 ; 5.867 ; 5.886 ;
; ADD_S0       ; io[13]      ; 5.141 ; 5.251 ; 5.750 ; 5.853 ;
; ADD_S0       ; io[14]      ; 5.434 ; 5.407 ; 6.039 ; 6.031 ;
; ADD_S0       ; io[15]      ; 5.057 ; 5.145 ; 5.652 ; 5.729 ;
; ADD_S1       ; io[0]       ; 5.327 ; 5.282 ; 5.982 ; 5.956 ;
; ADD_S1       ; io[1]       ; 5.150 ; 5.076 ; 5.797 ; 5.742 ;
; ADD_S1       ; io[2]       ; 5.530 ; 5.491 ; 6.171 ; 6.139 ;
; ADD_S1       ; io[3]       ; 5.017 ; 5.081 ; 5.688 ; 5.709 ;
; ADD_S1       ; io[4]       ; 5.554 ; 5.657 ; 6.221 ; 6.296 ;
; ADD_S1       ; io[5]       ; 5.405 ; 5.489 ; 6.085 ; 6.141 ;
; ADD_S1       ; io[6]       ; 5.335 ; 5.428 ; 5.994 ; 6.059 ;
; ADD_S1       ; io[7]       ; 5.068 ; 5.029 ; 5.716 ; 5.693 ;
; ADD_S1       ; io[8]       ; 5.101 ; 5.159 ; 5.760 ; 5.801 ;
; ADD_S1       ; io[9]       ; 4.815 ; 4.798 ; 5.434 ; 5.437 ;
; ADD_S1       ; io[10]      ; 5.407 ; 5.365 ; 6.033 ; 6.008 ;
; ADD_S1       ; io[11]      ; 5.110 ; 5.193 ; 5.724 ; 5.826 ;
; ADD_S1       ; io[12]      ; 5.319 ; 5.357 ; 5.971 ; 5.990 ;
; ADD_S1       ; io[13]      ; 5.290 ; 5.400 ; 5.924 ; 6.027 ;
; ADD_S1       ; io[14]      ; 5.533 ; 5.506 ; 6.156 ; 6.148 ;
; ADD_S1       ; io[15]      ; 5.200 ; 5.288 ; 5.829 ; 5.906 ;
; ADD_S2       ; io[0]       ; 5.156 ; 5.124 ; 5.800 ; 5.748 ;
; ADD_S2       ; io[1]       ; 5.068 ; 4.994 ; 5.695 ; 5.639 ;
; ADD_S2       ; io[2]       ; 5.733 ; 5.686 ; 6.396 ; 6.348 ;
; ADD_S2       ; io[3]       ; 4.954 ; 5.007 ; 5.591 ; 5.637 ;
; ADD_S2       ; io[4]       ; 5.357 ; 5.445 ; 5.994 ; 6.101 ;
; ADD_S2       ; io[5]       ; 5.259 ; 5.342 ; 5.928 ; 5.984 ;
; ADD_S2       ; io[6]       ; 5.229 ; 5.307 ; 5.875 ; 5.972 ;
; ADD_S2       ; io[7]       ; 5.014 ; 4.973 ; 5.662 ; 5.637 ;
; ADD_S2       ; io[8]       ; 4.897 ; 4.943 ; 5.527 ; 5.593 ;
; ADD_S2       ; io[9]       ; 5.182 ; 5.172 ; 5.842 ; 5.821 ;
; ADD_S2       ; io[10]      ; 5.564 ; 5.535 ; 6.207 ; 6.158 ;
; ADD_S2       ; io[11]      ; 5.459 ; 5.556 ; 6.120 ; 6.190 ;
; ADD_S2       ; io[12]      ; 5.296 ; 5.326 ; 5.967 ; 5.990 ;
; ADD_S2       ; io[13]      ; 5.408 ; 5.529 ; 6.060 ; 6.138 ;
; ADD_S2       ; io[14]      ; 5.597 ; 5.570 ; 6.214 ; 6.205 ;
; ADD_S2       ; io[15]      ; 5.162 ; 5.248 ; 5.779 ; 5.858 ;
; ADD_S3       ; io[0]       ; 5.399 ; 5.367 ; 6.076 ; 6.024 ;
; ADD_S3       ; io[1]       ; 5.296 ; 5.222 ; 5.949 ; 5.893 ;
; ADD_S3       ; io[2]       ; 5.974 ; 5.927 ; 6.671 ; 6.623 ;
; ADD_S3       ; io[3]       ; 5.195 ; 5.248 ; 5.864 ; 5.910 ;
; ADD_S3       ; io[4]       ; 5.491 ; 5.579 ; 6.135 ; 6.242 ;
; ADD_S3       ; io[5]       ; 5.390 ; 5.473 ; 6.065 ; 6.121 ;
; ADD_S3       ; io[6]       ; 5.360 ; 5.438 ; 6.013 ; 6.110 ;
; ADD_S3       ; io[7]       ; 5.144 ; 5.103 ; 5.798 ; 5.773 ;
; ADD_S3       ; io[8]       ; 5.032 ; 5.078 ; 5.669 ; 5.735 ;
; ADD_S3       ; io[9]       ; 5.201 ; 5.191 ; 5.860 ; 5.839 ;
; ADD_S3       ; io[10]      ; 5.493 ; 5.464 ; 6.131 ; 6.082 ;
; ADD_S3       ; io[11]      ; 5.601 ; 5.698 ; 6.228 ; 6.326 ;
; ADD_S3       ; io[12]      ; 5.215 ; 5.245 ; 5.841 ; 5.864 ;
; ADD_S3       ; io[13]      ; 5.501 ; 5.622 ; 6.174 ; 6.252 ;
; ADD_S3       ; io[14]      ; 5.750 ; 5.723 ; 6.384 ; 6.365 ;
; ADD_S3       ; io[15]      ; 5.314 ; 5.400 ; 5.949 ; 6.028 ;
; RAM_GN       ; io[0]       ; 5.113 ; 5.031 ; 5.671 ; 5.589 ;
; RAM_GN       ; io[1]       ; 4.939 ; 5.297 ; 5.908 ; 5.576 ;
; RAM_GN       ; io[2]       ; 4.777 ; 5.373 ; 5.924 ; 5.443 ;
; RAM_GN       ; io[3]       ; 4.571 ; 5.373 ; 5.924 ; 5.213 ;
; RAM_GN       ; io[4]       ; 4.554 ; 4.983 ; 5.574 ; 5.206 ;
; RAM_GN       ; io[5]       ; 4.672 ; 5.214 ; 5.786 ; 5.337 ;
; RAM_GN       ; io[6]       ; 4.798 ; 5.222 ; 5.791 ; 5.476 ;
; RAM_GN       ; io[7]       ; 4.556 ; 5.189 ; 5.762 ; 5.213 ;
; RAM_GN       ; io[8]       ; 4.726 ; 5.189 ; 5.762 ; 5.391 ;
; RAM_GN       ; io[9]       ; 4.937 ; 5.297 ; 5.908 ; 5.584 ;
; RAM_GN       ; io[10]      ; 4.662 ; 5.214 ; 5.786 ; 5.328 ;
; RAM_GN       ; io[11]      ; 4.848 ; 4.983 ; 5.574 ; 5.518 ;
; RAM_GN       ; io[12]      ; 5.059 ; 5.031 ; 5.671 ; 5.589 ;
; RAM_GN       ; io[13]      ; 4.638 ; 5.222 ; 5.791 ; 5.298 ;
; RAM_GN       ; io[14]      ; 4.952 ; 4.983 ; 5.574 ; 5.534 ;
; RAM_GN       ; io[15]      ; 4.550 ; 4.983 ; 5.574 ; 5.203 ;
; latch_OEN[0] ; io[0]       ; 4.689 ; 4.716 ; 5.397 ; 5.315 ;
; latch_OEN[0] ; io[1]       ; 4.912 ; 4.982 ; 5.634 ; 5.547 ;
; latch_OEN[0] ; io[2]       ; 4.707 ; 5.058 ; 5.650 ; 5.370 ;
; latch_OEN[0] ; io[3]       ; 4.297 ; 5.058 ; 5.650 ; 4.917 ;
; latch_OEN[0] ; io[4]       ; 4.502 ; 4.668 ; 5.300 ; 5.160 ;
; latch_OEN[0] ; io[5]       ; 4.879 ; 4.899 ; 5.512 ; 5.472 ;
; latch_OEN[0] ; io[6]       ; 4.522 ; 4.907 ; 5.517 ; 5.178 ;
; latch_OEN[0] ; io[7]       ; 4.616 ; 4.874 ; 5.488 ; 5.293 ;
; latch_OEN[0] ; io[8]       ; 4.350 ; 4.874 ; 5.488 ; 4.978 ;
; latch_OEN[0] ; io[9]       ; 4.911 ; 4.982 ; 5.634 ; 5.552 ;
; latch_OEN[0] ; io[10]      ; 4.850 ; 4.899 ; 5.512 ; 5.472 ;
; latch_OEN[0] ; io[11]      ; 4.447 ; 4.668 ; 5.300 ; 5.091 ;
; latch_OEN[0] ; io[12]      ; 4.678 ; 4.716 ; 5.397 ; 5.315 ;
; latch_OEN[0] ; io[13]      ; 4.645 ; 4.907 ; 5.517 ; 5.332 ;
; latch_OEN[0] ; io[14]      ; 4.708 ; 4.668 ; 5.300 ; 5.260 ;
; latch_OEN[0] ; io[15]      ; 4.547 ; 4.668 ; 5.300 ; 5.197 ;
; latch_OEN[1] ; io[0]       ; 4.642 ; 5.072 ; 5.681 ; 5.236 ;
; latch_OEN[1] ; io[1]       ; 4.972 ; 5.338 ; 5.918 ; 5.615 ;
; latch_OEN[1] ; io[2]       ; 4.875 ; 5.414 ; 5.934 ; 5.553 ;
; latch_OEN[1] ; io[3]       ; 4.808 ; 5.414 ; 5.934 ; 5.462 ;
; latch_OEN[1] ; io[4]       ; 4.824 ; 5.024 ; 5.584 ; 5.489 ;
; latch_OEN[1] ; io[5]       ; 4.641 ; 5.255 ; 5.796 ; 5.292 ;
; latch_OEN[1] ; io[6]       ; 5.001 ; 5.263 ; 5.801 ; 5.693 ;
; latch_OEN[1] ; io[7]       ; 4.375 ; 5.230 ; 5.772 ; 4.992 ;
; latch_OEN[1] ; io[8]       ; 4.344 ; 5.230 ; 5.772 ; 4.956 ;
; latch_OEN[1] ; io[9]       ; 5.018 ; 5.338 ; 5.918 ; 5.651 ;
; latch_OEN[1] ; io[10]      ; 4.805 ; 5.255 ; 5.796 ; 5.457 ;
; latch_OEN[1] ; io[11]      ; 4.810 ; 5.024 ; 5.584 ; 5.481 ;
; latch_OEN[1] ; io[12]      ; 4.727 ; 5.072 ; 5.681 ; 5.342 ;
; latch_OEN[1] ; io[13]      ; 5.046 ; 5.263 ; 5.801 ; 5.754 ;
; latch_OEN[1] ; io[14]      ; 4.874 ; 5.024 ; 5.584 ; 5.544 ;
; latch_OEN[1] ; io[15]      ; 4.996 ; 5.024 ; 5.584 ; 5.544 ;
; shift_GN     ; io[0]       ; 4.663 ; 4.958 ; 5.608 ; 5.283 ;
; shift_GN     ; io[1]       ; 4.856 ; 5.224 ; 5.845 ; 5.506 ;
; shift_GN     ; io[2]       ; 4.717 ; 5.300 ; 5.861 ; 5.400 ;
; shift_GN     ; io[3]       ; 4.477 ; 5.300 ; 5.861 ; 5.125 ;
; shift_GN     ; io[4]       ; 4.828 ; 4.910 ; 5.511 ; 5.471 ;
; shift_GN     ; io[5]       ; 4.796 ; 5.141 ; 5.723 ; 5.484 ;
; shift_GN     ; io[6]       ; 4.894 ; 5.149 ; 5.728 ; 5.585 ;
; shift_GN     ; io[7]       ; 4.253 ; 5.116 ; 5.699 ; 4.888 ;
; shift_GN     ; io[8]       ; 4.325 ; 5.116 ; 5.699 ; 4.934 ;
; shift_GN     ; io[9]       ; 4.973 ; 5.224 ; 5.845 ; 5.625 ;
; shift_GN     ; io[10]      ; 4.737 ; 5.141 ; 5.723 ; 5.423 ;
; shift_GN     ; io[11]      ; 4.479 ; 4.910 ; 5.511 ; 5.145 ;
; shift_GN     ; io[12]      ; 4.590 ; 4.958 ; 5.608 ; 5.218 ;
; shift_GN     ; io[13]      ; 4.759 ; 5.149 ; 5.728 ; 5.438 ;
; shift_GN     ; io[14]      ; 4.895 ; 4.910 ; 5.511 ; 5.471 ;
; shift_GN     ; io[15]      ; 4.839 ; 4.910 ; 5.511 ; 5.471 ;
+--------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.868  ; 0.045 ; N/A      ; N/A     ; -3.000              ;
;  ADD_CLKA        ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  ADD_CLKB        ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  RAM_CLK         ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  RAM_inclock     ; 0.091   ; 0.045 ; N/A      ; N/A     ; -3.000              ;
;  RAM_outclock    ; -1.868  ; 0.996 ; N/A      ; N/A     ; -3.000              ;
;  latch_clk[0]    ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  latch_clk[1]    ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  shift_CLK       ; -0.380  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -33.867 ; 0.0   ; 0.0      ; 0.0     ; -137.306            ;
;  ADD_CLKA        ; N/A     ; N/A   ; N/A      ; N/A     ; -19.378             ;
;  ADD_CLKB        ; N/A     ; N/A   ; N/A      ; N/A     ; -19.378             ;
;  RAM_CLK         ; N/A     ; N/A   ; N/A      ; N/A     ; -27.632             ;
;  RAM_inclock     ; 0.000   ; 0.000 ; N/A      ; N/A     ; -9.522              ;
;  RAM_outclock    ; -29.888 ; 0.000 ; N/A      ; N/A     ; -37.784             ;
;  latch_clk[0]    ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  latch_clk[1]    ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  shift_CLK       ; -3.979  ; 0.000 ; N/A      ; N/A     ; -19.400             ;
+------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; io[*]        ; ADD_CLKA     ; 2.116 ; 2.611 ; Rise       ; ADD_CLKA        ;
;  io[0]       ; ADD_CLKA     ; 2.036 ; 2.448 ; Rise       ; ADD_CLKA        ;
;  io[1]       ; ADD_CLKA     ; 1.484 ; 1.905 ; Rise       ; ADD_CLKA        ;
;  io[2]       ; ADD_CLKA     ; 1.741 ; 2.208 ; Rise       ; ADD_CLKA        ;
;  io[3]       ; ADD_CLKA     ; 1.775 ; 2.256 ; Rise       ; ADD_CLKA        ;
;  io[4]       ; ADD_CLKA     ; 2.116 ; 2.611 ; Rise       ; ADD_CLKA        ;
;  io[5]       ; ADD_CLKA     ; 1.812 ; 2.278 ; Rise       ; ADD_CLKA        ;
;  io[6]       ; ADD_CLKA     ; 1.779 ; 2.238 ; Rise       ; ADD_CLKA        ;
;  io[7]       ; ADD_CLKA     ; 1.825 ; 2.285 ; Rise       ; ADD_CLKA        ;
;  io[8]       ; ADD_CLKA     ; 1.821 ; 2.267 ; Rise       ; ADD_CLKA        ;
;  io[9]       ; ADD_CLKA     ; 1.754 ; 2.164 ; Rise       ; ADD_CLKA        ;
;  io[10]      ; ADD_CLKA     ; 2.045 ; 2.514 ; Rise       ; ADD_CLKA        ;
;  io[11]      ; ADD_CLKA     ; 2.005 ; 2.474 ; Rise       ; ADD_CLKA        ;
;  io[12]      ; ADD_CLKA     ; 2.095 ; 2.522 ; Rise       ; ADD_CLKA        ;
;  io[13]      ; ADD_CLKA     ; 2.031 ; 2.485 ; Rise       ; ADD_CLKA        ;
;  io[14]      ; ADD_CLKA     ; 2.006 ; 2.478 ; Rise       ; ADD_CLKA        ;
;  io[15]      ; ADD_CLKA     ; 1.819 ; 2.273 ; Rise       ; ADD_CLKA        ;
; io[*]        ; ADD_CLKB     ; 2.083 ; 2.578 ; Rise       ; ADD_CLKB        ;
;  io[0]       ; ADD_CLKB     ; 2.006 ; 2.419 ; Rise       ; ADD_CLKB        ;
;  io[1]       ; ADD_CLKB     ; 1.454 ; 1.875 ; Rise       ; ADD_CLKB        ;
;  io[2]       ; ADD_CLKB     ; 1.710 ; 2.177 ; Rise       ; ADD_CLKB        ;
;  io[3]       ; ADD_CLKB     ; 1.744 ; 2.225 ; Rise       ; ADD_CLKB        ;
;  io[4]       ; ADD_CLKB     ; 2.083 ; 2.578 ; Rise       ; ADD_CLKB        ;
;  io[5]       ; ADD_CLKB     ; 1.783 ; 2.249 ; Rise       ; ADD_CLKB        ;
;  io[6]       ; ADD_CLKB     ; 1.750 ; 2.208 ; Rise       ; ADD_CLKB        ;
;  io[7]       ; ADD_CLKB     ; 1.793 ; 2.252 ; Rise       ; ADD_CLKB        ;
;  io[8]       ; ADD_CLKB     ; 1.792 ; 2.239 ; Rise       ; ADD_CLKB        ;
;  io[9]       ; ADD_CLKB     ; 1.724 ; 2.134 ; Rise       ; ADD_CLKB        ;
;  io[10]      ; ADD_CLKB     ; 2.015 ; 2.485 ; Rise       ; ADD_CLKB        ;
;  io[11]      ; ADD_CLKB     ; 1.980 ; 2.450 ; Rise       ; ADD_CLKB        ;
;  io[12]      ; ADD_CLKB     ; 2.068 ; 2.495 ; Rise       ; ADD_CLKB        ;
;  io[13]      ; ADD_CLKB     ; 2.001 ; 2.456 ; Rise       ; ADD_CLKB        ;
;  io[14]      ; ADD_CLKB     ; 1.975 ; 2.447 ; Rise       ; ADD_CLKB        ;
;  io[15]      ; ADD_CLKB     ; 1.935 ; 2.385 ; Rise       ; ADD_CLKB        ;
; RAM_addr[*]  ; RAM_CLK      ; 2.234 ; 2.708 ; Rise       ; RAM_CLK         ;
;  RAM_addr[0] ; RAM_CLK      ; 1.976 ; 2.459 ; Rise       ; RAM_CLK         ;
;  RAM_addr[1] ; RAM_CLK      ; 1.729 ; 2.170 ; Rise       ; RAM_CLK         ;
;  RAM_addr[2] ; RAM_CLK      ; 1.541 ; 1.989 ; Rise       ; RAM_CLK         ;
;  RAM_addr[3] ; RAM_CLK      ; 1.503 ; 1.938 ; Rise       ; RAM_CLK         ;
;  RAM_addr[4] ; RAM_CLK      ; 1.747 ; 2.197 ; Rise       ; RAM_CLK         ;
;  RAM_addr[5] ; RAM_CLK      ; 1.813 ; 2.266 ; Rise       ; RAM_CLK         ;
;  RAM_addr[6] ; RAM_CLK      ; 1.582 ; 2.035 ; Rise       ; RAM_CLK         ;
;  RAM_addr[7] ; RAM_CLK      ; 2.234 ; 2.708 ; Rise       ; RAM_CLK         ;
; io[*]        ; RAM_CLK      ; 2.292 ; 2.765 ; Rise       ; RAM_CLK         ;
;  io[0]       ; RAM_CLK      ; 1.792 ; 2.237 ; Rise       ; RAM_CLK         ;
;  io[1]       ; RAM_CLK      ; 1.841 ; 2.277 ; Rise       ; RAM_CLK         ;
;  io[2]       ; RAM_CLK      ; 2.038 ; 2.514 ; Rise       ; RAM_CLK         ;
;  io[3]       ; RAM_CLK      ; 1.780 ; 2.245 ; Rise       ; RAM_CLK         ;
;  io[4]       ; RAM_CLK      ; 2.212 ; 2.745 ; Rise       ; RAM_CLK         ;
;  io[5]       ; RAM_CLK      ; 2.182 ; 2.681 ; Rise       ; RAM_CLK         ;
;  io[6]       ; RAM_CLK      ; 1.941 ; 2.393 ; Rise       ; RAM_CLK         ;
;  io[7]       ; RAM_CLK      ; 1.798 ; 2.234 ; Rise       ; RAM_CLK         ;
;  io[8]       ; RAM_CLK      ; 1.663 ; 2.102 ; Rise       ; RAM_CLK         ;
;  io[9]       ; RAM_CLK      ; 1.772 ; 2.200 ; Rise       ; RAM_CLK         ;
;  io[10]      ; RAM_CLK      ; 1.999 ; 2.489 ; Rise       ; RAM_CLK         ;
;  io[11]      ; RAM_CLK      ; 1.940 ; 2.409 ; Rise       ; RAM_CLK         ;
;  io[12]      ; RAM_CLK      ; 1.745 ; 2.196 ; Rise       ; RAM_CLK         ;
;  io[13]      ; RAM_CLK      ; 1.991 ; 2.448 ; Rise       ; RAM_CLK         ;
;  io[14]      ; RAM_CLK      ; 1.916 ; 2.391 ; Rise       ; RAM_CLK         ;
;  io[15]      ; RAM_CLK      ; 2.292 ; 2.765 ; Rise       ; RAM_CLK         ;
; RAM_wren     ; RAM_inclock  ; 1.726 ; 2.093 ; Rise       ; RAM_inclock     ;
; io[*]        ; latch_clk[0] ; 2.894 ; 3.378 ; Fall       ; latch_clk[0]    ;
;  io[0]       ; latch_clk[0] ; 2.782 ; 3.232 ; Fall       ; latch_clk[0]    ;
;  io[1]       ; latch_clk[0] ; 2.347 ; 2.798 ; Fall       ; latch_clk[0]    ;
;  io[2]       ; latch_clk[0] ; 2.473 ; 2.944 ; Fall       ; latch_clk[0]    ;
;  io[3]       ; latch_clk[0] ; 2.196 ; 2.671 ; Fall       ; latch_clk[0]    ;
;  io[4]       ; latch_clk[0] ; 2.405 ; 2.892 ; Fall       ; latch_clk[0]    ;
;  io[5]       ; latch_clk[0] ; 2.373 ; 2.845 ; Fall       ; latch_clk[0]    ;
;  io[6]       ; latch_clk[0] ; 2.246 ; 2.722 ; Fall       ; latch_clk[0]    ;
;  io[7]       ; latch_clk[0] ; 2.261 ; 2.707 ; Fall       ; latch_clk[0]    ;
;  io[8]       ; latch_clk[0] ; 2.231 ; 2.668 ; Fall       ; latch_clk[0]    ;
;  io[9]       ; latch_clk[0] ; 2.438 ; 2.884 ; Fall       ; latch_clk[0]    ;
;  io[10]      ; latch_clk[0] ; 2.772 ; 3.265 ; Fall       ; latch_clk[0]    ;
;  io[11]      ; latch_clk[0] ; 2.524 ; 2.980 ; Fall       ; latch_clk[0]    ;
;  io[12]      ; latch_clk[0] ; 2.656 ; 3.106 ; Fall       ; latch_clk[0]    ;
;  io[13]      ; latch_clk[0] ; 2.428 ; 2.885 ; Fall       ; latch_clk[0]    ;
;  io[14]      ; latch_clk[0] ; 2.231 ; 2.699 ; Fall       ; latch_clk[0]    ;
;  io[15]      ; latch_clk[0] ; 2.894 ; 3.378 ; Fall       ; latch_clk[0]    ;
; io[*]        ; latch_clk[1] ; 2.736 ; 3.229 ; Fall       ; latch_clk[1]    ;
;  io[0]       ; latch_clk[1] ; 2.736 ; 3.186 ; Fall       ; latch_clk[1]    ;
;  io[1]       ; latch_clk[1] ; 2.330 ; 2.781 ; Fall       ; latch_clk[1]    ;
;  io[2]       ; latch_clk[1] ; 2.500 ; 2.967 ; Fall       ; latch_clk[1]    ;
;  io[3]       ; latch_clk[1] ; 2.222 ; 2.687 ; Fall       ; latch_clk[1]    ;
;  io[4]       ; latch_clk[1] ; 2.293 ; 2.788 ; Fall       ; latch_clk[1]    ;
;  io[5]       ; latch_clk[1] ; 2.267 ; 2.748 ; Fall       ; latch_clk[1]    ;
;  io[6]       ; latch_clk[1] ; 2.207 ; 2.683 ; Fall       ; latch_clk[1]    ;
;  io[7]       ; latch_clk[1] ; 1.881 ; 2.312 ; Fall       ; latch_clk[1]    ;
;  io[8]       ; latch_clk[1] ; 2.210 ; 2.647 ; Fall       ; latch_clk[1]    ;
;  io[9]       ; latch_clk[1] ; 2.682 ; 3.114 ; Fall       ; latch_clk[1]    ;
;  io[10]      ; latch_clk[1] ; 2.736 ; 3.229 ; Fall       ; latch_clk[1]    ;
;  io[11]      ; latch_clk[1] ; 2.323 ; 2.779 ; Fall       ; latch_clk[1]    ;
;  io[12]      ; latch_clk[1] ; 2.557 ; 3.011 ; Fall       ; latch_clk[1]    ;
;  io[13]      ; latch_clk[1] ; 2.390 ; 2.847 ; Fall       ; latch_clk[1]    ;
;  io[14]      ; latch_clk[1] ; 2.196 ; 2.664 ; Fall       ; latch_clk[1]    ;
;  io[15]      ; latch_clk[1] ; 2.685 ; 3.169 ; Fall       ; latch_clk[1]    ;
; io[*]        ; shift_CLK    ; 2.499 ; 2.999 ; Rise       ; shift_CLK       ;
;  io[0]       ; shift_CLK    ; 2.289 ; 2.751 ; Rise       ; shift_CLK       ;
;  io[1]       ; shift_CLK    ; 2.039 ; 2.499 ; Rise       ; shift_CLK       ;
;  io[2]       ; shift_CLK    ; 2.136 ; 2.617 ; Rise       ; shift_CLK       ;
;  io[3]       ; shift_CLK    ; 2.014 ; 2.516 ; Rise       ; shift_CLK       ;
;  io[4]       ; shift_CLK    ; 1.937 ; 2.426 ; Rise       ; shift_CLK       ;
;  io[5]       ; shift_CLK    ; 1.759 ; 2.264 ; Rise       ; shift_CLK       ;
;  io[6]       ; shift_CLK    ; 1.924 ; 2.413 ; Rise       ; shift_CLK       ;
;  io[7]       ; shift_CLK    ; 1.754 ; 2.215 ; Rise       ; shift_CLK       ;
;  io[8]       ; shift_CLK    ; 1.712 ; 2.153 ; Rise       ; shift_CLK       ;
;  io[9]       ; shift_CLK    ; 1.951 ; 2.416 ; Rise       ; shift_CLK       ;
;  io[10]      ; shift_CLK    ; 1.786 ; 2.279 ; Rise       ; shift_CLK       ;
;  io[11]      ; shift_CLK    ; 1.978 ; 2.487 ; Rise       ; shift_CLK       ;
;  io[12]      ; shift_CLK    ; 1.851 ; 2.337 ; Rise       ; shift_CLK       ;
;  io[13]      ; shift_CLK    ; 1.945 ; 2.428 ; Rise       ; shift_CLK       ;
;  io[14]      ; shift_CLK    ; 1.970 ; 2.457 ; Rise       ; shift_CLK       ;
;  io[15]      ; shift_CLK    ; 2.499 ; 2.999 ; Rise       ; shift_CLK       ;
; shift_LR     ; shift_CLK    ; 2.222 ; 2.674 ; Rise       ; shift_CLK       ;
; shift_S[*]   ; shift_CLK    ; 2.937 ; 3.450 ; Rise       ; shift_CLK       ;
;  shift_S[0]  ; shift_CLK    ; 2.884 ; 3.390 ; Rise       ; shift_CLK       ;
;  shift_S[1]  ; shift_CLK    ; 2.937 ; 3.450 ; Rise       ; shift_CLK       ;
+--------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; io[*]        ; ADD_CLKA     ; -0.593 ; -1.133 ; Rise       ; ADD_CLKA        ;
;  io[0]       ; ADD_CLKA     ; -0.878 ; -1.451 ; Rise       ; ADD_CLKA        ;
;  io[1]       ; ADD_CLKA     ; -0.593 ; -1.133 ; Rise       ; ADD_CLKA        ;
;  io[2]       ; ADD_CLKA     ; -0.732 ; -1.316 ; Rise       ; ADD_CLKA        ;
;  io[3]       ; ADD_CLKA     ; -0.763 ; -1.355 ; Rise       ; ADD_CLKA        ;
;  io[4]       ; ADD_CLKA     ; -0.954 ; -1.583 ; Rise       ; ADD_CLKA        ;
;  io[5]       ; ADD_CLKA     ; -0.796 ; -1.379 ; Rise       ; ADD_CLKA        ;
;  io[6]       ; ADD_CLKA     ; -0.778 ; -1.356 ; Rise       ; ADD_CLKA        ;
;  io[7]       ; ADD_CLKA     ; -0.769 ; -1.349 ; Rise       ; ADD_CLKA        ;
;  io[8]       ; ADD_CLKA     ; -0.761 ; -1.341 ; Rise       ; ADD_CLKA        ;
;  io[9]       ; ADD_CLKA     ; -0.719 ; -1.276 ; Rise       ; ADD_CLKA        ;
;  io[10]      ; ADD_CLKA     ; -0.910 ; -1.517 ; Rise       ; ADD_CLKA        ;
;  io[11]      ; ADD_CLKA     ; -0.881 ; -1.477 ; Rise       ; ADD_CLKA        ;
;  io[12]      ; ADD_CLKA     ; -0.929 ; -1.510 ; Rise       ; ADD_CLKA        ;
;  io[13]      ; ADD_CLKA     ; -0.912 ; -1.499 ; Rise       ; ADD_CLKA        ;
;  io[14]      ; ADD_CLKA     ; -0.882 ; -1.486 ; Rise       ; ADD_CLKA        ;
;  io[15]      ; ADD_CLKA     ; -0.798 ; -1.388 ; Rise       ; ADD_CLKA        ;
; io[*]        ; ADD_CLKB     ; -0.563 ; -1.103 ; Rise       ; ADD_CLKB        ;
;  io[0]       ; ADD_CLKB     ; -0.848 ; -1.422 ; Rise       ; ADD_CLKB        ;
;  io[1]       ; ADD_CLKB     ; -0.563 ; -1.103 ; Rise       ; ADD_CLKB        ;
;  io[2]       ; ADD_CLKB     ; -0.701 ; -1.285 ; Rise       ; ADD_CLKB        ;
;  io[3]       ; ADD_CLKB     ; -0.732 ; -1.324 ; Rise       ; ADD_CLKB        ;
;  io[4]       ; ADD_CLKB     ; -0.922 ; -1.550 ; Rise       ; ADD_CLKB        ;
;  io[5]       ; ADD_CLKB     ; -0.766 ; -1.349 ; Rise       ; ADD_CLKB        ;
;  io[6]       ; ADD_CLKB     ; -0.748 ; -1.327 ; Rise       ; ADD_CLKB        ;
;  io[7]       ; ADD_CLKB     ; -0.737 ; -1.317 ; Rise       ; ADD_CLKB        ;
;  io[8]       ; ADD_CLKB     ; -0.732 ; -1.313 ; Rise       ; ADD_CLKB        ;
;  io[9]       ; ADD_CLKB     ; -0.689 ; -1.246 ; Rise       ; ADD_CLKB        ;
;  io[10]      ; ADD_CLKB     ; -0.880 ; -1.487 ; Rise       ; ADD_CLKB        ;
;  io[11]      ; ADD_CLKB     ; -0.856 ; -1.452 ; Rise       ; ADD_CLKB        ;
;  io[12]      ; ADD_CLKB     ; -0.902 ; -1.483 ; Rise       ; ADD_CLKB        ;
;  io[13]      ; ADD_CLKB     ; -0.883 ; -1.469 ; Rise       ; ADD_CLKB        ;
;  io[14]      ; ADD_CLKB     ; -0.852 ; -1.456 ; Rise       ; ADD_CLKB        ;
;  io[15]      ; ADD_CLKB     ; -0.846 ; -1.432 ; Rise       ; ADD_CLKB        ;
; RAM_addr[*]  ; RAM_CLK      ; -0.597 ; -1.160 ; Rise       ; RAM_CLK         ;
;  RAM_addr[0] ; RAM_CLK      ; -0.852 ; -1.461 ; Rise       ; RAM_CLK         ;
;  RAM_addr[1] ; RAM_CLK      ; -0.711 ; -1.295 ; Rise       ; RAM_CLK         ;
;  RAM_addr[2] ; RAM_CLK      ; -0.628 ; -1.201 ; Rise       ; RAM_CLK         ;
;  RAM_addr[3] ; RAM_CLK      ; -0.597 ; -1.160 ; Rise       ; RAM_CLK         ;
;  RAM_addr[4] ; RAM_CLK      ; -0.735 ; -1.312 ; Rise       ; RAM_CLK         ;
;  RAM_addr[5] ; RAM_CLK      ; -0.794 ; -1.380 ; Rise       ; RAM_CLK         ;
;  RAM_addr[6] ; RAM_CLK      ; -0.641 ; -1.224 ; Rise       ; RAM_CLK         ;
;  RAM_addr[7] ; RAM_CLK      ; -0.994 ; -1.615 ; Rise       ; RAM_CLK         ;
; io[*]        ; RAM_CLK      ; -0.674 ; -1.250 ; Rise       ; RAM_CLK         ;
;  io[0]       ; RAM_CLK      ; -0.762 ; -1.330 ; Rise       ; RAM_CLK         ;
;  io[1]       ; RAM_CLK      ; -0.795 ; -1.361 ; Rise       ; RAM_CLK         ;
;  io[2]       ; RAM_CLK      ; -0.884 ; -1.490 ; Rise       ; RAM_CLK         ;
;  io[3]       ; RAM_CLK      ; -0.752 ; -1.352 ; Rise       ; RAM_CLK         ;
;  io[4]       ; RAM_CLK      ; -1.020 ; -1.667 ; Rise       ; RAM_CLK         ;
;  io[5]       ; RAM_CLK      ; -0.997 ; -1.630 ; Rise       ; RAM_CLK         ;
;  io[6]       ; RAM_CLK      ; -0.844 ; -1.431 ; Rise       ; RAM_CLK         ;
;  io[7]       ; RAM_CLK      ; -0.753 ; -1.319 ; Rise       ; RAM_CLK         ;
;  io[8]       ; RAM_CLK      ; -0.674 ; -1.250 ; Rise       ; RAM_CLK         ;
;  io[9]       ; RAM_CLK      ; -0.745 ; -1.305 ; Rise       ; RAM_CLK         ;
;  io[10]      ; RAM_CLK      ; -0.904 ; -1.527 ; Rise       ; RAM_CLK         ;
;  io[11]      ; RAM_CLK      ; -0.830 ; -1.429 ; Rise       ; RAM_CLK         ;
;  io[12]      ; RAM_CLK      ; -0.752 ; -1.331 ; Rise       ; RAM_CLK         ;
;  io[13]      ; RAM_CLK      ; -0.860 ; -1.449 ; Rise       ; RAM_CLK         ;
;  io[14]      ; RAM_CLK      ; -0.836 ; -1.452 ; Rise       ; RAM_CLK         ;
;  io[15]      ; RAM_CLK      ; -1.047 ; -1.672 ; Rise       ; RAM_CLK         ;
; RAM_wren     ; RAM_inclock  ; -0.713 ; -1.259 ; Rise       ; RAM_inclock     ;
; io[*]        ; latch_clk[0] ; -0.437 ; -1.007 ; Fall       ; latch_clk[0]    ;
;  io[0]       ; latch_clk[0] ; -0.755 ; -1.362 ; Fall       ; latch_clk[0]    ;
;  io[1]       ; latch_clk[0] ; -0.535 ; -1.113 ; Fall       ; latch_clk[0]    ;
;  io[2]       ; latch_clk[0] ; -0.579 ; -1.189 ; Fall       ; latch_clk[0]    ;
;  io[3]       ; latch_clk[0] ; -0.449 ; -1.039 ; Fall       ; latch_clk[0]    ;
;  io[4]       ; latch_clk[0] ; -0.523 ; -1.125 ; Fall       ; latch_clk[0]    ;
;  io[5]       ; latch_clk[0] ; -0.496 ; -1.086 ; Fall       ; latch_clk[0]    ;
;  io[6]       ; latch_clk[0] ; -0.481 ; -1.077 ; Fall       ; latch_clk[0]    ;
;  io[7]       ; latch_clk[0] ; -0.467 ; -1.043 ; Fall       ; latch_clk[0]    ;
;  io[8]       ; latch_clk[0] ; -0.437 ; -1.007 ; Fall       ; latch_clk[0]    ;
;  io[9]       ; latch_clk[0] ; -0.574 ; -1.157 ; Fall       ; latch_clk[0]    ;
;  io[10]      ; latch_clk[0] ; -0.764 ; -1.397 ; Fall       ; latch_clk[0]    ;
;  io[11]      ; latch_clk[0] ; -0.533 ; -1.112 ; Fall       ; latch_clk[0]    ;
;  io[12]      ; latch_clk[0] ; -0.621 ; -1.219 ; Fall       ; latch_clk[0]    ;
;  io[13]      ; latch_clk[0] ; -0.582 ; -1.168 ; Fall       ; latch_clk[0]    ;
;  io[14]      ; latch_clk[0] ; -0.472 ; -1.056 ; Fall       ; latch_clk[0]    ;
;  io[15]      ; latch_clk[0] ; -0.758 ; -1.374 ; Fall       ; latch_clk[0]    ;
; io[*]        ; latch_clk[1] ; -0.264 ; -0.808 ; Fall       ; latch_clk[1]    ;
;  io[0]       ; latch_clk[1] ; -0.729 ; -1.337 ; Fall       ; latch_clk[1]    ;
;  io[1]       ; latch_clk[1] ; -0.521 ; -1.100 ; Fall       ; latch_clk[1]    ;
;  io[2]       ; latch_clk[1] ; -0.518 ; -1.131 ; Fall       ; latch_clk[1]    ;
;  io[3]       ; latch_clk[1] ; -0.387 ; -0.975 ; Fall       ; latch_clk[1]    ;
;  io[4]       ; latch_clk[1] ; -0.540 ; -1.139 ; Fall       ; latch_clk[1]    ;
;  io[5]       ; latch_clk[1] ; -0.520 ; -1.113 ; Fall       ; latch_clk[1]    ;
;  io[6]       ; latch_clk[1] ; -0.461 ; -1.056 ; Fall       ; latch_clk[1]    ;
;  io[7]       ; latch_clk[1] ; -0.264 ; -0.808 ; Fall       ; latch_clk[1]    ;
;  io[8]       ; latch_clk[1] ; -0.432 ; -1.008 ; Fall       ; latch_clk[1]    ;
;  io[9]       ; latch_clk[1] ; -0.691 ; -1.291 ; Fall       ; latch_clk[1]    ;
;  io[10]      ; latch_clk[1] ; -0.746 ; -1.380 ; Fall       ; latch_clk[1]    ;
;  io[11]      ; latch_clk[1] ; -0.512 ; -1.091 ; Fall       ; latch_clk[1]    ;
;  io[12]      ; latch_clk[1] ; -0.639 ; -1.233 ; Fall       ; latch_clk[1]    ;
;  io[13]      ; latch_clk[1] ; -0.565 ; -1.151 ; Fall       ; latch_clk[1]    ;
;  io[14]      ; latch_clk[1] ; -0.455 ; -1.039 ; Fall       ; latch_clk[1]    ;
;  io[15]      ; latch_clk[1] ; -0.733 ; -1.349 ; Fall       ; latch_clk[1]    ;
; io[*]        ; shift_CLK    ; -0.664 ; -1.231 ; Rise       ; shift_CLK       ;
;  io[0]       ; shift_CLK    ; -0.961 ; -1.574 ; Rise       ; shift_CLK       ;
;  io[1]       ; shift_CLK    ; -0.864 ; -1.454 ; Rise       ; shift_CLK       ;
;  io[2]       ; shift_CLK    ; -0.905 ; -1.537 ; Rise       ; shift_CLK       ;
;  io[3]       ; shift_CLK    ; -0.853 ; -1.470 ; Rise       ; shift_CLK       ;
;  io[4]       ; shift_CLK    ; -0.848 ; -1.461 ; Rise       ; shift_CLK       ;
;  io[5]       ; shift_CLK    ; -0.734 ; -1.347 ; Rise       ; shift_CLK       ;
;  io[6]       ; shift_CLK    ; -0.811 ; -1.428 ; Rise       ; shift_CLK       ;
;  io[7]       ; shift_CLK    ; -0.687 ; -1.266 ; Rise       ; shift_CLK       ;
;  io[8]       ; shift_CLK    ; -0.664 ; -1.231 ; Rise       ; shift_CLK       ;
;  io[9]       ; shift_CLK    ; -0.810 ; -1.408 ; Rise       ; shift_CLK       ;
;  io[10]      ; shift_CLK    ; -0.738 ; -1.339 ; Rise       ; shift_CLK       ;
;  io[11]      ; shift_CLK    ; -0.844 ; -1.465 ; Rise       ; shift_CLK       ;
;  io[12]      ; shift_CLK    ; -0.781 ; -1.368 ; Rise       ; shift_CLK       ;
;  io[13]      ; shift_CLK    ; -0.828 ; -1.434 ; Rise       ; shift_CLK       ;
;  io[14]      ; shift_CLK    ; -0.814 ; -1.431 ; Rise       ; shift_CLK       ;
;  io[15]      ; shift_CLK    ; -1.126 ; -1.761 ; Rise       ; shift_CLK       ;
; shift_LR     ; shift_CLK    ; -0.954 ; -1.556 ; Rise       ; shift_CLK       ;
; shift_S[*]   ; shift_CLK    ; -0.997 ; -1.614 ; Rise       ; shift_CLK       ;
;  shift_S[0]  ; shift_CLK    ; -0.997 ; -1.614 ; Rise       ; shift_CLK       ;
;  shift_S[1]  ; shift_CLK    ; -1.024 ; -1.646 ; Rise       ; shift_CLK       ;
+--------------+--------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-----------+--------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+--------------+--------+--------+------------+-----------------+
; io[*]     ; ADD_CLKA     ; 12.906 ; 12.857 ; Rise       ; ADD_CLKA        ;
;  io[0]    ; ADD_CLKA     ; 8.433  ; 8.318  ; Rise       ; ADD_CLKA        ;
;  io[1]    ; ADD_CLKA     ; 8.293  ; 8.192  ; Rise       ; ADD_CLKA        ;
;  io[2]    ; ADD_CLKA     ; 9.912  ; 9.740  ; Rise       ; ADD_CLKA        ;
;  io[3]    ; ADD_CLKA     ; 9.435  ; 9.358  ; Rise       ; ADD_CLKA        ;
;  io[4]    ; ADD_CLKA     ; 12.085 ; 12.029 ; Rise       ; ADD_CLKA        ;
;  io[5]    ; ADD_CLKA     ; 12.119 ; 12.009 ; Rise       ; ADD_CLKA        ;
;  io[6]    ; ADD_CLKA     ; 12.906 ; 12.857 ; Rise       ; ADD_CLKA        ;
;  io[7]    ; ADD_CLKA     ; 12.869 ; 12.751 ; Rise       ; ADD_CLKA        ;
;  io[8]    ; ADD_CLKA     ; 10.925 ; 10.816 ; Rise       ; ADD_CLKA        ;
;  io[9]    ; ADD_CLKA     ; 11.135 ; 11.022 ; Rise       ; ADD_CLKA        ;
;  io[10]   ; ADD_CLKA     ; 12.392 ; 12.296 ; Rise       ; ADD_CLKA        ;
;  io[11]   ; ADD_CLKA     ; 12.797 ; 12.716 ; Rise       ; ADD_CLKA        ;
;  io[12]   ; ADD_CLKA     ; 10.288 ; 10.166 ; Rise       ; ADD_CLKA        ;
;  io[13]   ; ADD_CLKA     ; 11.238 ; 11.189 ; Rise       ; ADD_CLKA        ;
;  io[14]   ; ADD_CLKA     ; 11.013 ; 10.892 ; Rise       ; ADD_CLKA        ;
;  io[15]   ; ADD_CLKA     ; 11.029 ; 10.914 ; Rise       ; ADD_CLKA        ;
; io[*]     ; ADD_CLKB     ; 13.371 ; 13.322 ; Rise       ; ADD_CLKB        ;
;  io[0]    ; ADD_CLKB     ; 8.142  ; 8.027  ; Rise       ; ADD_CLKB        ;
;  io[1]    ; ADD_CLKB     ; 8.228  ; 8.127  ; Rise       ; ADD_CLKB        ;
;  io[2]    ; ADD_CLKB     ; 9.847  ; 9.689  ; Rise       ; ADD_CLKB        ;
;  io[3]    ; ADD_CLKB     ; 9.395  ; 9.308  ; Rise       ; ADD_CLKB        ;
;  io[4]    ; ADD_CLKB     ; 12.550 ; 12.494 ; Rise       ; ADD_CLKB        ;
;  io[5]    ; ADD_CLKB     ; 12.584 ; 12.474 ; Rise       ; ADD_CLKB        ;
;  io[6]    ; ADD_CLKB     ; 13.371 ; 13.322 ; Rise       ; ADD_CLKB        ;
;  io[7]    ; ADD_CLKB     ; 13.328 ; 13.216 ; Rise       ; ADD_CLKB        ;
;  io[8]    ; ADD_CLKB     ; 11.390 ; 11.281 ; Rise       ; ADD_CLKB        ;
;  io[9]    ; ADD_CLKB     ; 11.556 ; 11.449 ; Rise       ; ADD_CLKB        ;
;  io[10]   ; ADD_CLKB     ; 12.823 ; 12.717 ; Rise       ; ADD_CLKB        ;
;  io[11]   ; ADD_CLKB     ; 13.218 ; 13.137 ; Rise       ; ADD_CLKB        ;
;  io[12]   ; ADD_CLKB     ; 10.215 ; 10.093 ; Rise       ; ADD_CLKB        ;
;  io[13]   ; ADD_CLKB     ; 11.165 ; 11.116 ; Rise       ; ADD_CLKB        ;
;  io[14]   ; ADD_CLKB     ; 10.940 ; 10.819 ; Rise       ; ADD_CLKB        ;
;  io[15]   ; ADD_CLKB     ; 10.956 ; 10.841 ; Rise       ; ADD_CLKB        ;
; io[*]     ; RAM_outclock ; 8.932  ; 8.937  ; Rise       ; RAM_outclock    ;
;  io[0]    ; RAM_outclock ; 8.932  ; 8.937  ; Rise       ; RAM_outclock    ;
;  io[1]    ; RAM_outclock ; 8.655  ; 8.652  ; Rise       ; RAM_outclock    ;
;  io[2]    ; RAM_outclock ; 8.665  ; 8.633  ; Rise       ; RAM_outclock    ;
;  io[3]    ; RAM_outclock ; 8.143  ; 8.125  ; Rise       ; RAM_outclock    ;
;  io[4]    ; RAM_outclock ; 8.180  ; 8.151  ; Rise       ; RAM_outclock    ;
;  io[5]    ; RAM_outclock ; 8.089  ; 8.073  ; Rise       ; RAM_outclock    ;
;  io[6]    ; RAM_outclock ; 8.528  ; 8.483  ; Rise       ; RAM_outclock    ;
;  io[7]    ; RAM_outclock ; 8.552  ; 8.501  ; Rise       ; RAM_outclock    ;
;  io[8]    ; RAM_outclock ; 8.225  ; 8.205  ; Rise       ; RAM_outclock    ;
;  io[9]    ; RAM_outclock ; 8.560  ; 8.530  ; Rise       ; RAM_outclock    ;
;  io[10]   ; RAM_outclock ; 8.701  ; 8.682  ; Rise       ; RAM_outclock    ;
;  io[11]   ; RAM_outclock ; 8.039  ; 7.962  ; Rise       ; RAM_outclock    ;
;  io[12]   ; RAM_outclock ; 8.589  ; 8.608  ; Rise       ; RAM_outclock    ;
;  io[13]   ; RAM_outclock ; 8.639  ; 8.604  ; Rise       ; RAM_outclock    ;
;  io[14]   ; RAM_outclock ; 8.734  ; 8.667  ; Rise       ; RAM_outclock    ;
;  io[15]   ; RAM_outclock ; 7.942  ; 7.850  ; Rise       ; RAM_outclock    ;
; io[*]     ; latch_clk[0] ; 7.494  ; 7.439  ; Fall       ; latch_clk[0]    ;
;  io[0]    ; latch_clk[0] ; 7.117  ; 7.112  ; Fall       ; latch_clk[0]    ;
;  io[1]    ; latch_clk[0] ; 7.484  ; 7.436  ; Fall       ; latch_clk[0]    ;
;  io[2]    ; latch_clk[0] ; 7.432  ; 7.412  ; Fall       ; latch_clk[0]    ;
;  io[3]    ; latch_clk[0] ; 6.871  ; 6.856  ; Fall       ; latch_clk[0]    ;
;  io[4]    ; latch_clk[0] ; 6.964  ; 6.926  ; Fall       ; latch_clk[0]    ;
;  io[5]    ; latch_clk[0] ; 7.151  ; 7.102  ; Fall       ; latch_clk[0]    ;
;  io[6]    ; latch_clk[0] ; 7.268  ; 7.214  ; Fall       ; latch_clk[0]    ;
;  io[7]    ; latch_clk[0] ; 7.115  ; 7.053  ; Fall       ; latch_clk[0]    ;
;  io[8]    ; latch_clk[0] ; 7.098  ; 7.048  ; Fall       ; latch_clk[0]    ;
;  io[9]    ; latch_clk[0] ; 7.494  ; 7.439  ; Fall       ; latch_clk[0]    ;
;  io[10]   ; latch_clk[0] ; 7.035  ; 6.974  ; Fall       ; latch_clk[0]    ;
;  io[11]   ; latch_clk[0] ; 7.128  ; 7.122  ; Fall       ; latch_clk[0]    ;
;  io[12]   ; latch_clk[0] ; 7.213  ; 7.237  ; Fall       ; latch_clk[0]    ;
;  io[13]   ; latch_clk[0] ; 7.122  ; 7.083  ; Fall       ; latch_clk[0]    ;
;  io[14]   ; latch_clk[0] ; 7.420  ; 7.294  ; Fall       ; latch_clk[0]    ;
;  io[15]   ; latch_clk[0] ; 6.965  ; 6.883  ; Fall       ; latch_clk[0]    ;
; io[*]     ; latch_clk[1] ; 7.745  ; 7.693  ; Fall       ; latch_clk[1]    ;
;  io[0]    ; latch_clk[1] ; 7.163  ; 7.164  ; Fall       ; latch_clk[1]    ;
;  io[1]    ; latch_clk[1] ; 7.745  ; 7.693  ; Fall       ; latch_clk[1]    ;
;  io[2]    ; latch_clk[1] ; 7.262  ; 7.211  ; Fall       ; latch_clk[1]    ;
;  io[3]    ; latch_clk[1] ; 7.010  ; 6.950  ; Fall       ; latch_clk[1]    ;
;  io[4]    ; latch_clk[1] ; 7.090  ; 7.053  ; Fall       ; latch_clk[1]    ;
;  io[5]    ; latch_clk[1] ; 6.962  ; 6.922  ; Fall       ; latch_clk[1]    ;
;  io[6]    ; latch_clk[1] ; 7.428  ; 7.365  ; Fall       ; latch_clk[1]    ;
;  io[7]    ; latch_clk[1] ; 6.832  ; 6.786  ; Fall       ; latch_clk[1]    ;
;  io[8]    ; latch_clk[1] ; 6.967  ; 6.846  ; Fall       ; latch_clk[1]    ;
;  io[9]    ; latch_clk[1] ; 7.539  ; 7.534  ; Fall       ; latch_clk[1]    ;
;  io[10]   ; latch_clk[1] ; 7.213  ; 7.128  ; Fall       ; latch_clk[1]    ;
;  io[11]   ; latch_clk[1] ; 6.958  ; 6.871  ; Fall       ; latch_clk[1]    ;
;  io[12]   ; latch_clk[1] ; 7.160  ; 7.127  ; Fall       ; latch_clk[1]    ;
;  io[13]   ; latch_clk[1] ; 7.227  ; 7.200  ; Fall       ; latch_clk[1]    ;
;  io[14]   ; latch_clk[1] ; 7.419  ; 7.315  ; Fall       ; latch_clk[1]    ;
;  io[15]   ; latch_clk[1] ; 7.352  ; 7.280  ; Fall       ; latch_clk[1]    ;
; io[*]     ; shift_CLK    ; 8.363  ; 8.356  ; Rise       ; shift_CLK       ;
;  io[0]    ; shift_CLK    ; 7.758  ; 7.737  ; Rise       ; shift_CLK       ;
;  io[1]    ; shift_CLK    ; 7.878  ; 7.850  ; Rise       ; shift_CLK       ;
;  io[2]    ; shift_CLK    ; 8.280  ; 8.241  ; Rise       ; shift_CLK       ;
;  io[3]    ; shift_CLK    ; 7.679  ; 7.658  ; Rise       ; shift_CLK       ;
;  io[4]    ; shift_CLK    ; 8.223  ; 8.181  ; Rise       ; shift_CLK       ;
;  io[5]    ; shift_CLK    ; 7.894  ; 7.876  ; Rise       ; shift_CLK       ;
;  io[6]    ; shift_CLK    ; 8.363  ; 8.302  ; Rise       ; shift_CLK       ;
;  io[7]    ; shift_CLK    ; 7.667  ; 7.642  ; Rise       ; shift_CLK       ;
;  io[8]    ; shift_CLK    ; 7.368  ; 7.275  ; Rise       ; shift_CLK       ;
;  io[9]    ; shift_CLK    ; 8.338  ; 8.356  ; Rise       ; shift_CLK       ;
;  io[10]   ; shift_CLK    ; 7.969  ; 7.934  ; Rise       ; shift_CLK       ;
;  io[11]   ; shift_CLK    ; 7.645  ; 7.603  ; Rise       ; shift_CLK       ;
;  io[12]   ; shift_CLK    ; 7.813  ; 7.868  ; Rise       ; shift_CLK       ;
;  io[13]   ; shift_CLK    ; 7.893  ; 7.872  ; Rise       ; shift_CLK       ;
;  io[14]   ; shift_CLK    ; 8.199  ; 8.144  ; Rise       ; shift_CLK       ;
;  io[15]   ; shift_CLK    ; 7.715  ; 7.679  ; Rise       ; shift_CLK       ;
+-----------+--------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+--------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+--------------+-------+-------+------------+-----------------+
; io[*]     ; ADD_CLKA     ; 4.151 ; 4.190 ; Rise       ; ADD_CLKA        ;
;  io[0]    ; ADD_CLKA     ; 4.354 ; 4.322 ; Rise       ; ADD_CLKA        ;
;  io[1]    ; ADD_CLKA     ; 4.264 ; 4.190 ; Rise       ; ADD_CLKA        ;
;  io[2]    ; ADD_CLKA     ; 4.828 ; 4.789 ; Rise       ; ADD_CLKA        ;
;  io[3]    ; ADD_CLKA     ; 4.151 ; 4.204 ; Rise       ; ADD_CLKA        ;
;  io[4]    ; ADD_CLKA     ; 4.764 ; 4.852 ; Rise       ; ADD_CLKA        ;
;  io[5]    ; ADD_CLKA     ; 4.663 ; 4.746 ; Rise       ; ADD_CLKA        ;
;  io[6]    ; ADD_CLKA     ; 4.601 ; 4.694 ; Rise       ; ADD_CLKA        ;
;  io[7]    ; ADD_CLKA     ; 4.336 ; 4.297 ; Rise       ; ADD_CLKA        ;
;  io[8]    ; ADD_CLKA     ; 4.303 ; 4.349 ; Rise       ; ADD_CLKA        ;
;  io[9]    ; ADD_CLKA     ; 4.228 ; 4.211 ; Rise       ; ADD_CLKA        ;
;  io[10]   ; ADD_CLKA     ; 4.654 ; 4.625 ; Rise       ; ADD_CLKA        ;
;  io[11]   ; ADD_CLKA     ; 4.526 ; 4.609 ; Rise       ; ADD_CLKA        ;
;  io[12]   ; ADD_CLKA     ; 4.587 ; 4.625 ; Rise       ; ADD_CLKA        ;
;  io[13]   ; ADD_CLKA     ; 4.671 ; 4.781 ; Rise       ; ADD_CLKA        ;
;  io[14]   ; ADD_CLKA     ; 4.825 ; 4.798 ; Rise       ; ADD_CLKA        ;
;  io[15]   ; ADD_CLKA     ; 4.394 ; 4.480 ; Rise       ; ADD_CLKA        ;
; io[*]     ; ADD_CLKB     ; 4.140 ; 4.123 ; Rise       ; ADD_CLKB        ;
;  io[0]    ; ADD_CLKB     ; 4.517 ; 4.480 ; Rise       ; ADD_CLKB        ;
;  io[1]    ; ADD_CLKB     ; 4.356 ; 4.282 ; Rise       ; ADD_CLKB        ;
;  io[2]    ; ADD_CLKB     ; 4.741 ; 4.702 ; Rise       ; ADD_CLKB        ;
;  io[3]    ; ADD_CLKB     ; 4.224 ; 4.288 ; Rise       ; ADD_CLKB        ;
;  io[4]    ; ADD_CLKB     ; 4.683 ; 4.771 ; Rise       ; ADD_CLKB        ;
;  io[5]    ; ADD_CLKB     ; 4.583 ; 4.666 ; Rise       ; ADD_CLKB        ;
;  io[6]    ; ADD_CLKB     ; 4.553 ; 4.631 ; Rise       ; ADD_CLKB        ;
;  io[7]    ; ADD_CLKB     ; 4.337 ; 4.296 ; Rise       ; ADD_CLKB        ;
;  io[8]    ; ADD_CLKB     ; 4.224 ; 4.270 ; Rise       ; ADD_CLKB        ;
;  io[9]    ; ADD_CLKB     ; 4.140 ; 4.123 ; Rise       ; ADD_CLKB        ;
;  io[10]   ; ADD_CLKB     ; 4.733 ; 4.691 ; Rise       ; ADD_CLKB        ;
;  io[11]   ; ADD_CLKB     ; 4.436 ; 4.519 ; Rise       ; ADD_CLKB        ;
;  io[12]   ; ADD_CLKB     ; 4.514 ; 4.544 ; Rise       ; ADD_CLKB        ;
;  io[13]   ; ADD_CLKB     ; 4.713 ; 4.834 ; Rise       ; ADD_CLKB        ;
;  io[14]   ; ADD_CLKB     ; 4.849 ; 4.822 ; Rise       ; ADD_CLKB        ;
;  io[15]   ; ADD_CLKB     ; 4.413 ; 4.499 ; Rise       ; ADD_CLKB        ;
; io[*]     ; RAM_outclock ; 4.468 ; 4.572 ; Rise       ; RAM_outclock    ;
;  io[0]    ; RAM_outclock ; 5.028 ; 5.162 ; Rise       ; RAM_outclock    ;
;  io[1]    ; RAM_outclock ; 4.883 ; 4.982 ; Rise       ; RAM_outclock    ;
;  io[2]    ; RAM_outclock ; 4.816 ; 4.941 ; Rise       ; RAM_outclock    ;
;  io[3]    ; RAM_outclock ; 4.544 ; 4.650 ; Rise       ; RAM_outclock    ;
;  io[4]    ; RAM_outclock ; 4.613 ; 4.735 ; Rise       ; RAM_outclock    ;
;  io[5]    ; RAM_outclock ; 4.552 ; 4.686 ; Rise       ; RAM_outclock    ;
;  io[6]    ; RAM_outclock ; 4.774 ; 4.919 ; Rise       ; RAM_outclock    ;
;  io[7]    ; RAM_outclock ; 4.717 ; 4.861 ; Rise       ; RAM_outclock    ;
;  io[8]    ; RAM_outclock ; 4.529 ; 4.631 ; Rise       ; RAM_outclock    ;
;  io[9]    ; RAM_outclock ; 4.807 ; 4.903 ; Rise       ; RAM_outclock    ;
;  io[10]   ; RAM_outclock ; 4.848 ; 5.004 ; Rise       ; RAM_outclock    ;
;  io[11]   ; RAM_outclock ; 4.499 ; 4.607 ; Rise       ; RAM_outclock    ;
;  io[12]   ; RAM_outclock ; 4.831 ; 4.934 ; Rise       ; RAM_outclock    ;
;  io[13]   ; RAM_outclock ; 4.832 ; 4.983 ; Rise       ; RAM_outclock    ;
;  io[14]   ; RAM_outclock ; 4.877 ; 5.029 ; Rise       ; RAM_outclock    ;
;  io[15]   ; RAM_outclock ; 4.468 ; 4.572 ; Rise       ; RAM_outclock    ;
; io[*]     ; latch_clk[0] ; 4.122 ; 4.178 ; Fall       ; latch_clk[0]    ;
;  io[0]    ; latch_clk[0] ; 4.332 ; 4.377 ; Fall       ; latch_clk[0]    ;
;  io[1]    ; latch_clk[0] ; 4.529 ; 4.583 ; Fall       ; latch_clk[0]    ;
;  io[2]    ; latch_clk[0] ; 4.409 ; 4.496 ; Fall       ; latch_clk[0]    ;
;  io[3]    ; latch_clk[0] ; 4.122 ; 4.178 ; Fall       ; latch_clk[0]    ;
;  io[4]    ; latch_clk[0] ; 4.206 ; 4.280 ; Fall       ; latch_clk[0]    ;
;  io[5]    ; latch_clk[0] ; 4.304 ; 4.378 ; Fall       ; latch_clk[0]    ;
;  io[6]    ; latch_clk[0] ; 4.352 ; 4.438 ; Fall       ; latch_clk[0]    ;
;  io[7]    ; latch_clk[0] ; 4.205 ; 4.274 ; Fall       ; latch_clk[0]    ;
;  io[8]    ; latch_clk[0] ; 4.219 ; 4.258 ; Fall       ; latch_clk[0]    ;
;  io[9]    ; latch_clk[0] ; 4.530 ; 4.594 ; Fall       ; latch_clk[0]    ;
;  io[10]   ; latch_clk[0] ; 4.236 ; 4.316 ; Fall       ; latch_clk[0]    ;
;  io[11]   ; latch_clk[0] ; 4.278 ; 4.358 ; Fall       ; latch_clk[0]    ;
;  io[12]   ; latch_clk[0] ; 4.390 ; 4.435 ; Fall       ; latch_clk[0]    ;
;  io[13]   ; latch_clk[0] ; 4.280 ; 4.364 ; Fall       ; latch_clk[0]    ;
;  io[14]   ; latch_clk[0] ; 4.423 ; 4.505 ; Fall       ; latch_clk[0]    ;
;  io[15]   ; latch_clk[0] ; 4.209 ; 4.279 ; Fall       ; latch_clk[0]    ;
; io[*]     ; latch_clk[1] ; 4.061 ; 4.115 ; Fall       ; latch_clk[1]    ;
;  io[0]    ; latch_clk[1] ; 4.357 ; 4.406 ; Fall       ; latch_clk[1]    ;
;  io[1]    ; latch_clk[1] ; 4.659 ; 4.719 ; Fall       ; latch_clk[1]    ;
;  io[2]    ; latch_clk[1] ; 4.322 ; 4.400 ; Fall       ; latch_clk[1]    ;
;  io[3]    ; latch_clk[1] ; 4.196 ; 4.242 ; Fall       ; latch_clk[1]    ;
;  io[4]    ; latch_clk[1] ; 4.293 ; 4.376 ; Fall       ; latch_clk[1]    ;
;  io[5]    ; latch_clk[1] ; 4.225 ; 4.307 ; Fall       ; latch_clk[1]    ;
;  io[6]    ; latch_clk[1] ; 4.452 ; 4.547 ; Fall       ; latch_clk[1]    ;
;  io[7]    ; latch_clk[1] ; 4.061 ; 4.115 ; Fall       ; latch_clk[1]    ;
;  io[8]    ; latch_clk[1] ; 4.160 ; 4.213 ; Fall       ; latch_clk[1]    ;
;  io[9]    ; latch_clk[1] ; 4.550 ; 4.597 ; Fall       ; latch_clk[1]    ;
;  io[10]   ; latch_clk[1] ; 4.329 ; 4.400 ; Fall       ; latch_clk[1]    ;
;  io[11]   ; latch_clk[1] ; 4.197 ; 4.259 ; Fall       ; latch_clk[1]    ;
;  io[12]   ; latch_clk[1] ; 4.360 ; 4.406 ; Fall       ; latch_clk[1]    ;
;  io[13]   ; latch_clk[1] ; 4.362 ; 4.468 ; Fall       ; latch_clk[1]    ;
;  io[14]   ; latch_clk[1] ; 4.442 ; 4.537 ; Fall       ; latch_clk[1]    ;
;  io[15]   ; latch_clk[1] ; 4.404 ; 4.479 ; Fall       ; latch_clk[1]    ;
; io[*]     ; shift_CLK    ; 4.062 ; 4.127 ; Rise       ; shift_CLK       ;
;  io[0]    ; shift_CLK    ; 4.357 ; 4.433 ; Rise       ; shift_CLK       ;
;  io[1]    ; shift_CLK    ; 4.446 ; 4.537 ; Rise       ; shift_CLK       ;
;  io[2]    ; shift_CLK    ; 4.578 ; 4.715 ; Rise       ; shift_CLK       ;
;  io[3]    ; shift_CLK    ; 4.262 ; 4.366 ; Rise       ; shift_CLK       ;
;  io[4]    ; shift_CLK    ; 4.566 ; 4.699 ; Rise       ; shift_CLK       ;
;  io[5]    ; shift_CLK    ; 4.407 ; 4.535 ; Rise       ; shift_CLK       ;
;  io[6]    ; shift_CLK    ; 4.620 ; 4.764 ; Rise       ; shift_CLK       ;
;  io[7]    ; shift_CLK    ; 4.225 ; 4.348 ; Rise       ; shift_CLK       ;
;  io[8]    ; shift_CLK    ; 4.062 ; 4.127 ; Rise       ; shift_CLK       ;
;  io[9]    ; shift_CLK    ; 4.648 ; 4.754 ; Rise       ; shift_CLK       ;
;  io[10]   ; shift_CLK    ; 4.444 ; 4.591 ; Rise       ; shift_CLK       ;
;  io[11]   ; shift_CLK    ; 4.277 ; 4.403 ; Rise       ; shift_CLK       ;
;  io[12]   ; shift_CLK    ; 4.379 ; 4.470 ; Rise       ; shift_CLK       ;
;  io[13]   ; shift_CLK    ; 4.396 ; 4.526 ; Rise       ; shift_CLK       ;
;  io[14]   ; shift_CLK    ; 4.564 ; 4.708 ; Rise       ; shift_CLK       ;
;  io[15]   ; shift_CLK    ; 4.311 ; 4.439 ; Rise       ; shift_CLK       ;
+-----------+--------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; ADD_ALUBUS   ; io[0]       ; 8.915  ; 8.793  ; 9.349  ; 9.227  ;
; ADD_ALUBUS   ; io[1]       ; 9.373  ; 9.251  ; 9.809  ; 9.687  ;
; ADD_ALUBUS   ; io[2]       ; 9.540  ; 9.392  ; 9.964  ; 9.816  ;
; ADD_ALUBUS   ; io[3]       ; 9.540  ; 9.392  ; 9.964  ; 9.816  ;
; ADD_ALUBUS   ; io[4]       ; 8.905  ; 8.748  ; 9.324  ; 9.167  ;
; ADD_ALUBUS   ; io[5]       ; 9.295  ; 9.138  ; 9.723  ; 9.566  ;
; ADD_ALUBUS   ; io[6]       ; 9.310  ; 9.153  ; 9.739  ; 9.582  ;
; ADD_ALUBUS   ; io[7]       ; 9.230  ; 9.072  ; 9.670  ; 9.512  ;
; ADD_ALUBUS   ; io[8]       ; 9.230  ; 9.072  ; 9.670  ; 9.512  ;
; ADD_ALUBUS   ; io[9]       ; 9.373  ; 9.251  ; 9.809  ; 9.687  ;
; ADD_ALUBUS   ; io[10]      ; 9.295  ; 9.138  ; 9.723  ; 9.566  ;
; ADD_ALUBUS   ; io[11]      ; 8.905  ; 8.748  ; 9.324  ; 9.167  ;
; ADD_ALUBUS   ; io[12]      ; 8.915  ; 8.793  ; 9.349  ; 9.227  ;
; ADD_ALUBUS   ; io[13]      ; 9.310  ; 9.153  ; 9.739  ; 9.582  ;
; ADD_ALUBUS   ; io[14]      ; 8.905  ; 8.748  ; 9.324  ; 9.167  ;
; ADD_ALUBUS   ; io[15]      ; 8.905  ; 8.748  ; 9.324  ; 9.171  ;
; ADD_CN       ; io[0]       ; 8.358  ; 8.264  ; 8.817  ; 8.732  ;
; ADD_CN       ; io[1]       ; 8.726  ; 8.625  ; 9.223  ; 9.131  ;
; ADD_CN       ; io[2]       ; 10.345 ; 10.173 ; 10.841 ; 10.713 ;
; ADD_CN       ; io[3]       ; 9.868  ; 9.791  ; 10.419 ; 10.332 ;
; ADD_CN       ; io[4]       ; 12.331 ; 12.275 ; 12.641 ; 12.569 ;
; ADD_CN       ; io[5]       ; 12.365 ; 12.255 ; 12.580 ; 12.504 ;
; ADD_CN       ; io[6]       ; 13.152 ; 13.103 ; 13.435 ; 13.370 ;
; ADD_CN       ; io[7]       ; 13.109 ; 12.997 ; 13.443 ; 13.299 ;
; ADD_CN       ; io[8]       ; 11.171 ; 11.062 ; 11.430 ; 11.365 ;
; ADD_CN       ; io[9]       ; 11.339 ; 11.235 ; 11.716 ; 11.603 ;
; ADD_CN       ; io[10]      ; 12.609 ; 12.469 ; 12.973 ; 12.877 ;
; ADD_CN       ; io[11]      ; 12.906 ; 12.850 ; 13.378 ; 13.297 ;
; ADD_CN       ; io[12]      ; 10.682 ; 10.560 ; 10.990 ; 10.925 ;
; ADD_CN       ; io[13]      ; 11.632 ; 11.583 ; 11.992 ; 11.933 ;
; ADD_CN       ; io[14]      ; 11.407 ; 11.286 ; 11.776 ; 11.664 ;
; ADD_CN       ; io[15]      ; 11.423 ; 11.308 ; 11.788 ; 11.705 ;
; ADD_M        ; io[0]       ; 8.838  ; 8.708  ; 9.273  ; 9.191  ;
; ADD_M        ; io[1]       ; 8.550  ; 8.449  ; 9.012  ; 8.880  ;
; ADD_M        ; io[2]       ; 9.570  ; 9.432  ; 10.033 ; 9.863  ;
; ADD_M        ; io[3]       ; 9.203  ; 9.116  ; 9.602  ; 9.525  ;
; ADD_M        ; io[4]       ; 9.545  ; 9.473  ; 10.006 ; 9.950  ;
; ADD_M        ; io[5]       ; 9.368  ; 9.292  ; 9.867  ; 9.757  ;
; ADD_M        ; io[6]       ; 9.523  ; 9.458  ; 9.959  ; 9.910  ;
; ADD_M        ; io[7]       ; 9.531  ; 9.387  ; 9.916  ; 9.804  ;
; ADD_M        ; io[8]       ; 8.327  ; 8.230  ; 8.811  ; 8.705  ;
; ADD_M        ; io[9]       ; 8.298  ; 8.185  ; 8.745  ; 8.641  ;
; ADD_M        ; io[10]      ; 8.956  ; 8.848  ; 9.408  ; 9.309  ;
; ADD_M        ; io[11]      ; 9.344  ; 9.263  ; 9.761  ; 9.705  ;
; ADD_M        ; io[12]      ; 8.868  ; 8.766  ; 9.308  ; 9.238  ;
; ADD_M        ; io[13]      ; 9.828  ; 9.769  ; 10.253 ; 10.204 ;
; ADD_M        ; io[14]      ; 9.309  ; 9.188  ; 9.781  ; 9.629  ;
; ADD_M        ; io[15]      ; 9.320  ; 9.237  ; 9.765  ; 9.650  ;
; ADD_S0       ; io[0]       ; 9.243  ; 9.125  ; 9.694  ; 9.579  ;
; ADD_S0       ; io[1]       ; 9.120  ; 9.028  ; 9.554  ; 9.453  ;
; ADD_S0       ; io[2]       ; 10.738 ; 10.610 ; 11.173 ; 11.001 ;
; ADD_S0       ; io[3]       ; 10.316 ; 10.229 ; 10.696 ; 10.619 ;
; ADD_S0       ; io[4]       ; 12.617 ; 12.545 ; 13.193 ; 13.137 ;
; ADD_S0       ; io[5]       ; 12.556 ; 12.480 ; 13.227 ; 13.117 ;
; ADD_S0       ; io[6]       ; 13.411 ; 13.346 ; 14.014 ; 13.965 ;
; ADD_S0       ; io[7]       ; 13.419 ; 13.275 ; 13.971 ; 13.859 ;
; ADD_S0       ; io[8]       ; 11.406 ; 11.341 ; 12.033 ; 11.924 ;
; ADD_S0       ; io[9]       ; 11.685 ; 11.572 ; 12.201 ; 12.097 ;
; ADD_S0       ; io[10]      ; 12.942 ; 12.846 ; 13.471 ; 13.331 ;
; ADD_S0       ; io[11]      ; 13.347 ; 13.266 ; 13.768 ; 13.712 ;
; ADD_S0       ; io[12]      ; 10.896 ; 10.831 ; 11.544 ; 11.422 ;
; ADD_S0       ; io[13]      ; 11.898 ; 11.839 ; 12.494 ; 12.445 ;
; ADD_S0       ; io[14]      ; 11.682 ; 11.570 ; 12.269 ; 12.148 ;
; ADD_S0       ; io[15]      ; 11.694 ; 11.611 ; 12.285 ; 12.170 ;
; ADD_S1       ; io[0]       ; 9.616  ; 9.498  ; 10.094 ; 9.979  ;
; ADD_S1       ; io[1]       ; 9.493  ; 9.401  ; 9.954  ; 9.853  ;
; ADD_S1       ; io[2]       ; 11.111 ; 10.983 ; 11.573 ; 11.401 ;
; ADD_S1       ; io[3]       ; 10.689 ; 10.602 ; 11.096 ; 11.019 ;
; ADD_S1       ; io[4]       ; 12.640 ; 12.568 ; 13.259 ; 13.203 ;
; ADD_S1       ; io[5]       ; 12.579 ; 12.503 ; 13.293 ; 13.183 ;
; ADD_S1       ; io[6]       ; 13.434 ; 13.369 ; 14.080 ; 14.031 ;
; ADD_S1       ; io[7]       ; 13.442 ; 13.298 ; 14.037 ; 13.925 ;
; ADD_S1       ; io[8]       ; 11.429 ; 11.364 ; 12.099 ; 11.990 ;
; ADD_S1       ; io[9]       ; 11.715 ; 11.602 ; 12.267 ; 12.163 ;
; ADD_S1       ; io[10]      ; 12.972 ; 12.876 ; 13.537 ; 13.397 ;
; ADD_S1       ; io[11]      ; 13.377 ; 13.296 ; 13.834 ; 13.778 ;
; ADD_S1       ; io[12]      ; 10.989 ; 10.924 ; 11.610 ; 11.488 ;
; ADD_S1       ; io[13]      ; 11.991 ; 11.932 ; 12.560 ; 12.511 ;
; ADD_S1       ; io[14]      ; 11.775 ; 11.663 ; 12.335 ; 12.214 ;
; ADD_S1       ; io[15]      ; 11.787 ; 11.704 ; 12.351 ; 12.236 ;
; ADD_S2       ; io[0]       ; 9.214  ; 9.122  ; 9.682  ; 9.558  ;
; ADD_S2       ; io[1]       ; 9.380  ; 9.288  ; 9.809  ; 9.708  ;
; ADD_S2       ; io[2]       ; 10.998 ; 10.870 ; 11.428 ; 11.256 ;
; ADD_S2       ; io[3]       ; 10.576 ; 10.489 ; 10.951 ; 10.874 ;
; ADD_S2       ; io[4]       ; 13.786 ; 13.714 ; 14.269 ; 14.213 ;
; ADD_S2       ; io[5]       ; 13.725 ; 13.649 ; 14.303 ; 14.193 ;
; ADD_S2       ; io[6]       ; 14.580 ; 14.515 ; 15.090 ; 15.041 ;
; ADD_S2       ; io[7]       ; 14.588 ; 14.444 ; 15.047 ; 14.935 ;
; ADD_S2       ; io[8]       ; 12.575 ; 12.510 ; 13.109 ; 13.000 ;
; ADD_S2       ; io[9]       ; 12.854 ; 12.741 ; 13.272 ; 13.168 ;
; ADD_S2       ; io[10]      ; 14.111 ; 14.015 ; 14.542 ; 14.402 ;
; ADD_S2       ; io[11]      ; 14.516 ; 14.435 ; 14.839 ; 14.783 ;
; ADD_S2       ; io[12]      ; 11.131 ; 11.066 ; 11.774 ; 11.652 ;
; ADD_S2       ; io[13]      ; 12.133 ; 12.074 ; 12.724 ; 12.675 ;
; ADD_S2       ; io[14]      ; 11.917 ; 11.805 ; 12.499 ; 12.378 ;
; ADD_S2       ; io[15]      ; 11.929 ; 11.846 ; 12.515 ; 12.400 ;
; ADD_S3       ; io[0]       ; 9.694  ; 9.602  ; 10.183 ; 10.059 ;
; ADD_S3       ; io[1]       ; 9.860  ; 9.768  ; 10.310 ; 10.209 ;
; ADD_S3       ; io[2]       ; 11.478 ; 11.350 ; 11.929 ; 11.757 ;
; ADD_S3       ; io[3]       ; 11.056 ; 10.969 ; 11.452 ; 11.375 ;
; ADD_S3       ; io[4]       ; 13.835 ; 13.763 ; 14.322 ; 14.266 ;
; ADD_S3       ; io[5]       ; 13.774 ; 13.698 ; 14.356 ; 14.246 ;
; ADD_S3       ; io[6]       ; 14.629 ; 14.564 ; 15.143 ; 15.094 ;
; ADD_S3       ; io[7]       ; 14.637 ; 14.493 ; 15.100 ; 14.988 ;
; ADD_S3       ; io[8]       ; 12.624 ; 12.559 ; 13.162 ; 13.053 ;
; ADD_S3       ; io[9]       ; 12.903 ; 12.790 ; 13.325 ; 13.221 ;
; ADD_S3       ; io[10]      ; 14.160 ; 14.064 ; 14.595 ; 14.455 ;
; ADD_S3       ; io[11]      ; 14.565 ; 14.484 ; 14.892 ; 14.836 ;
; ADD_S3       ; io[12]      ; 11.296 ; 11.231 ; 11.968 ; 11.846 ;
; ADD_S3       ; io[13]      ; 12.298 ; 12.239 ; 12.918 ; 12.869 ;
; ADD_S3       ; io[14]      ; 12.082 ; 11.970 ; 12.693 ; 12.572 ;
; ADD_S3       ; io[15]      ; 12.094 ; 12.011 ; 12.709 ; 12.594 ;
; RAM_GN       ; io[0]       ; 9.212  ; 8.846  ; 9.436  ; 9.637  ;
; RAM_GN       ; io[1]       ; 9.426  ; 9.304  ; 9.896  ; 9.774  ;
; RAM_GN       ; io[2]       ; 9.593  ; 9.445  ; 10.051 ; 9.903  ;
; RAM_GN       ; io[3]       ; 9.593  ; 9.445  ; 10.051 ; 9.903  ;
; RAM_GN       ; io[4]       ; 8.958  ; 8.801  ; 9.411  ; 9.254  ;
; RAM_GN       ; io[5]       ; 9.348  ; 9.191  ; 9.810  ; 9.653  ;
; RAM_GN       ; io[6]       ; 9.363  ; 9.206  ; 9.826  ; 9.669  ;
; RAM_GN       ; io[7]       ; 9.283  ; 9.125  ; 9.757  ; 9.599  ;
; RAM_GN       ; io[8]       ; 9.283  ; 9.125  ; 9.757  ; 9.599  ;
; RAM_GN       ; io[9]       ; 9.426  ; 9.304  ; 9.896  ; 9.774  ;
; RAM_GN       ; io[10]      ; 9.348  ; 9.191  ; 9.810  ; 9.653  ;
; RAM_GN       ; io[11]      ; 8.958  ; 8.801  ; 9.411  ; 9.254  ;
; RAM_GN       ; io[12]      ; 9.042  ; 8.846  ; 9.436  ; 9.488  ;
; RAM_GN       ; io[13]      ; 9.363  ; 9.206  ; 9.826  ; 9.669  ;
; RAM_GN       ; io[14]      ; 9.005  ; 8.801  ; 9.411  ; 9.414  ;
; RAM_GN       ; io[15]      ; 8.958  ; 8.801  ; 9.411  ; 9.254  ;
; latch_OEN[0] ; io[0]       ; 8.338  ; 8.216  ; 8.889  ; 8.797  ;
; latch_OEN[0] ; io[1]       ; 8.836  ; 8.674  ; 9.349  ; 9.251  ;
; latch_OEN[0] ; io[2]       ; 8.963  ; 8.815  ; 9.504  ; 9.356  ;
; latch_OEN[0] ; io[3]       ; 8.963  ; 8.815  ; 9.504  ; 9.356  ;
; latch_OEN[0] ; io[4]       ; 8.328  ; 8.171  ; 8.864  ; 8.707  ;
; latch_OEN[0] ; io[5]       ; 8.791  ; 8.561  ; 9.263  ; 9.232  ;
; latch_OEN[0] ; io[6]       ; 8.733  ; 8.576  ; 9.279  ; 9.122  ;
; latch_OEN[0] ; io[7]       ; 8.653  ; 8.495  ; 9.210  ; 9.052  ;
; latch_OEN[0] ; io[8]       ; 8.653  ; 8.495  ; 9.210  ; 9.052  ;
; latch_OEN[0] ; io[9]       ; 8.843  ; 8.674  ; 9.349  ; 9.250  ;
; latch_OEN[0] ; io[10]      ; 8.801  ; 8.561  ; 9.263  ; 9.264  ;
; latch_OEN[0] ; io[11]      ; 8.328  ; 8.171  ; 8.864  ; 8.707  ;
; latch_OEN[0] ; io[12]      ; 8.338  ; 8.216  ; 8.889  ; 8.767  ;
; latch_OEN[0] ; io[13]      ; 8.733  ; 8.576  ; 9.279  ; 9.122  ;
; latch_OEN[0] ; io[14]      ; 9.171  ; 8.171  ; 8.864  ; 9.612  ;
; latch_OEN[0] ; io[15]      ; 8.328  ; 8.171  ; 8.864  ; 8.707  ;
; latch_OEN[1] ; io[0]       ; 9.029  ; 8.907  ; 9.442  ; 9.320  ;
; latch_OEN[1] ; io[1]       ; 9.487  ; 9.365  ; 9.902  ; 9.780  ;
; latch_OEN[1] ; io[2]       ; 9.654  ; 9.506  ; 10.057 ; 9.909  ;
; latch_OEN[1] ; io[3]       ; 9.654  ; 9.506  ; 10.057 ; 9.909  ;
; latch_OEN[1] ; io[4]       ; 9.019  ; 8.862  ; 9.417  ; 9.260  ;
; latch_OEN[1] ; io[5]       ; 9.409  ; 9.252  ; 9.816  ; 9.659  ;
; latch_OEN[1] ; io[6]       ; 9.424  ; 9.267  ; 9.832  ; 9.675  ;
; latch_OEN[1] ; io[7]       ; 9.344  ; 9.186  ; 9.763  ; 9.605  ;
; latch_OEN[1] ; io[8]       ; 9.344  ; 9.186  ; 9.763  ; 9.605  ;
; latch_OEN[1] ; io[9]       ; 9.487  ; 9.365  ; 9.902  ; 9.780  ;
; latch_OEN[1] ; io[10]      ; 9.409  ; 9.252  ; 9.816  ; 9.659  ;
; latch_OEN[1] ; io[11]      ; 9.019  ; 8.862  ; 9.417  ; 9.260  ;
; latch_OEN[1] ; io[12]      ; 9.029  ; 8.907  ; 9.442  ; 9.320  ;
; latch_OEN[1] ; io[13]      ; 9.424  ; 9.267  ; 9.832  ; 9.675  ;
; latch_OEN[1] ; io[14]      ; 9.019  ; 8.862  ; 9.417  ; 9.260  ;
; latch_OEN[1] ; io[15]      ; 9.019  ; 8.862  ; 9.417  ; 9.353  ;
; shift_GN     ; io[0]       ; 8.825  ; 8.703  ; 9.299  ; 9.177  ;
; shift_GN     ; io[1]       ; 9.283  ; 9.161  ; 9.759  ; 9.637  ;
; shift_GN     ; io[2]       ; 9.450  ; 9.302  ; 9.914  ; 9.766  ;
; shift_GN     ; io[3]       ; 9.450  ; 9.302  ; 9.914  ; 9.766  ;
; shift_GN     ; io[4]       ; 8.815  ; 8.658  ; 9.274  ; 9.117  ;
; shift_GN     ; io[5]       ; 9.205  ; 9.048  ; 9.673  ; 9.516  ;
; shift_GN     ; io[6]       ; 9.220  ; 9.063  ; 9.689  ; 9.532  ;
; shift_GN     ; io[7]       ; 9.140  ; 8.982  ; 9.620  ; 9.462  ;
; shift_GN     ; io[8]       ; 9.140  ; 8.982  ; 9.620  ; 9.462  ;
; shift_GN     ; io[9]       ; 9.283  ; 9.161  ; 9.759  ; 9.637  ;
; shift_GN     ; io[10]      ; 9.205  ; 9.048  ; 9.673  ; 9.516  ;
; shift_GN     ; io[11]      ; 8.815  ; 8.658  ; 9.274  ; 9.117  ;
; shift_GN     ; io[12]      ; 8.825  ; 8.703  ; 9.299  ; 9.177  ;
; shift_GN     ; io[13]      ; 9.220  ; 9.063  ; 9.689  ; 9.532  ;
; shift_GN     ; io[14]      ; 8.850  ; 8.658  ; 9.274  ; 9.281  ;
; shift_GN     ; io[15]      ; 8.815  ; 8.658  ; 9.274  ; 9.117  ;
+--------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ADD_ALUBUS   ; io[0]       ; 4.287 ; 4.994 ; 5.622 ; 4.840 ;
; ADD_ALUBUS   ; io[1]       ; 4.194 ; 5.260 ; 5.859 ; 4.748 ;
; ADD_ALUBUS   ; io[2]       ; 4.529 ; 5.336 ; 5.875 ; 5.152 ;
; ADD_ALUBUS   ; io[3]       ; 4.511 ; 5.336 ; 5.875 ; 5.144 ;
; ADD_ALUBUS   ; io[4]       ; 4.764 ; 4.946 ; 5.525 ; 5.422 ;
; ADD_ALUBUS   ; io[5]       ; 4.592 ; 5.177 ; 5.737 ; 5.238 ;
; ADD_ALUBUS   ; io[6]       ; 4.641 ; 5.185 ; 5.742 ; 5.295 ;
; ADD_ALUBUS   ; io[7]       ; 3.943 ; 5.152 ; 5.713 ; 4.509 ;
; ADD_ALUBUS   ; io[8]       ; 3.951 ; 5.152 ; 5.713 ; 4.512 ;
; ADD_ALUBUS   ; io[9]       ; 4.447 ; 5.260 ; 5.859 ; 5.007 ;
; ADD_ALUBUS   ; io[10]      ; 4.367 ; 5.177 ; 5.737 ; 4.995 ;
; ADD_ALUBUS   ; io[11]      ; 4.707 ; 4.946 ; 5.525 ; 5.355 ;
; ADD_ALUBUS   ; io[12]      ; 4.282 ; 4.994 ; 5.622 ; 4.839 ;
; ADD_ALUBUS   ; io[13]      ; 4.935 ; 5.185 ; 5.742 ; 5.617 ;
; ADD_ALUBUS   ; io[14]      ; 4.487 ; 4.946 ; 5.525 ; 5.129 ;
; ADD_ALUBUS   ; io[15]      ; 4.875 ; 4.946 ; 5.525 ; 5.485 ;
; ADD_CN       ; io[0]       ; 4.713 ; 4.676 ; 5.305 ; 5.275 ;
; ADD_CN       ; io[1]       ; 4.892 ; 4.826 ; 5.512 ; 5.453 ;
; ADD_CN       ; io[2]       ; 5.657 ; 5.610 ; 6.309 ; 6.266 ;
; ADD_CN       ; io[3]       ; 5.362 ; 5.425 ; 6.047 ; 6.075 ;
; ADD_CN       ; io[4]       ; 6.794 ; 6.896 ; 7.274 ; 7.349 ;
; ADD_CN       ; io[5]       ; 6.784 ; 6.853 ; 7.221 ; 7.309 ;
; ADD_CN       ; io[6]       ; 7.206 ; 7.298 ; 7.671 ; 7.736 ;
; ADD_CN       ; io[7]       ; 7.126 ; 7.097 ; 7.610 ; 7.561 ;
; ADD_CN       ; io[8]       ; 6.114 ; 6.167 ; 6.555 ; 6.610 ;
; ADD_CN       ; io[9]       ; 6.277 ; 6.265 ; 6.828 ; 6.809 ;
; ADD_CN       ; io[10]      ; 6.953 ; 6.915 ; 7.518 ; 7.482 ;
; ADD_CN       ; io[11]      ; 7.064 ; 7.162 ; 7.665 ; 7.735 ;
; ADD_CN       ; io[12]      ; 5.895 ; 5.934 ; 6.408 ; 6.446 ;
; ADD_CN       ; io[13]      ; 6.357 ; 6.477 ; 6.915 ; 7.000 ;
; ADD_CN       ; io[14]      ; 6.322 ; 6.303 ; 6.857 ; 6.845 ;
; ADD_CN       ; io[15]      ; 6.271 ; 6.352 ; 6.814 ; 6.915 ;
; ADD_M        ; io[0]       ; 4.950 ; 4.905 ; 5.549 ; 5.522 ;
; ADD_M        ; io[1]       ; 4.809 ; 4.747 ; 5.423 ; 5.342 ;
; ADD_M        ; io[2]       ; 5.307 ; 5.273 ; 5.923 ; 5.869 ;
; ADD_M        ; io[3]       ; 5.051 ; 5.079 ; 5.607 ; 5.670 ;
; ADD_M        ; io[4]       ; 5.302 ; 5.377 ; 5.880 ; 5.982 ;
; ADD_M        ; io[5]       ; 5.151 ; 5.239 ; 5.755 ; 5.824 ;
; ADD_M        ; io[6]       ; 5.241 ; 5.306 ; 5.835 ; 5.927 ;
; ADD_M        ; io[7]       ; 4.769 ; 4.720 ; 5.357 ; 5.328 ;
; ADD_M        ; io[8]       ; 4.585 ; 4.636 ; 5.199 ; 5.243 ;
; ADD_M        ; io[9]       ; 4.654 ; 4.635 ; 5.239 ; 5.227 ;
; ADD_M        ; io[10]      ; 5.025 ; 4.991 ; 5.622 ; 5.595 ;
; ADD_M        ; io[11]      ; 5.163 ; 5.233 ; 5.738 ; 5.836 ;
; ADD_M        ; io[12]      ; 4.964 ; 4.989 ; 5.550 ; 5.595 ;
; ADD_M        ; io[13]      ; 5.414 ; 5.499 ; 5.958 ; 6.078 ;
; ADD_M        ; io[14]      ; 5.198 ; 5.183 ; 5.803 ; 5.769 ;
; ADD_M        ; io[15]      ; 5.152 ; 5.253 ; 5.735 ; 5.816 ;
; ADD_S0       ; io[0]       ; 5.110 ; 5.065 ; 5.713 ; 5.687 ;
; ADD_S0       ; io[1]       ; 4.933 ; 4.859 ; 5.527 ; 5.472 ;
; ADD_S0       ; io[2]       ; 5.319 ; 5.280 ; 5.908 ; 5.876 ;
; ADD_S0       ; io[3]       ; 4.801 ; 4.865 ; 5.420 ; 5.441 ;
; ADD_S0       ; io[4]       ; 5.451 ; 5.554 ; 6.111 ; 6.186 ;
; ADD_S0       ; io[5]       ; 5.300 ; 5.384 ; 5.973 ; 6.029 ;
; ADD_S0       ; io[6]       ; 5.234 ; 5.327 ; 5.888 ; 5.953 ;
; ADD_S0       ; io[7]       ; 4.971 ; 4.932 ; 5.613 ; 5.590 ;
; ADD_S0       ; io[8]       ; 5.002 ; 5.060 ; 5.656 ; 5.697 ;
; ADD_S0       ; io[9]       ; 4.852 ; 4.835 ; 5.444 ; 5.447 ;
; ADD_S0       ; io[10]      ; 5.444 ; 5.402 ; 6.042 ; 6.017 ;
; ADD_S0       ; io[11]      ; 5.147 ; 5.230 ; 5.733 ; 5.835 ;
; ADD_S0       ; io[12]      ; 5.221 ; 5.259 ; 5.867 ; 5.886 ;
; ADD_S0       ; io[13]      ; 5.141 ; 5.251 ; 5.750 ; 5.853 ;
; ADD_S0       ; io[14]      ; 5.434 ; 5.407 ; 6.039 ; 6.031 ;
; ADD_S0       ; io[15]      ; 5.057 ; 5.145 ; 5.652 ; 5.729 ;
; ADD_S1       ; io[0]       ; 5.327 ; 5.282 ; 5.982 ; 5.956 ;
; ADD_S1       ; io[1]       ; 5.150 ; 5.076 ; 5.797 ; 5.742 ;
; ADD_S1       ; io[2]       ; 5.530 ; 5.491 ; 6.171 ; 6.139 ;
; ADD_S1       ; io[3]       ; 5.017 ; 5.081 ; 5.688 ; 5.709 ;
; ADD_S1       ; io[4]       ; 5.554 ; 5.657 ; 6.221 ; 6.296 ;
; ADD_S1       ; io[5]       ; 5.405 ; 5.489 ; 6.085 ; 6.141 ;
; ADD_S1       ; io[6]       ; 5.335 ; 5.428 ; 5.994 ; 6.059 ;
; ADD_S1       ; io[7]       ; 5.068 ; 5.029 ; 5.716 ; 5.693 ;
; ADD_S1       ; io[8]       ; 5.101 ; 5.159 ; 5.760 ; 5.801 ;
; ADD_S1       ; io[9]       ; 4.815 ; 4.798 ; 5.434 ; 5.437 ;
; ADD_S1       ; io[10]      ; 5.407 ; 5.365 ; 6.033 ; 6.008 ;
; ADD_S1       ; io[11]      ; 5.110 ; 5.193 ; 5.724 ; 5.826 ;
; ADD_S1       ; io[12]      ; 5.319 ; 5.357 ; 5.971 ; 5.990 ;
; ADD_S1       ; io[13]      ; 5.290 ; 5.400 ; 5.924 ; 6.027 ;
; ADD_S1       ; io[14]      ; 5.533 ; 5.506 ; 6.156 ; 6.148 ;
; ADD_S1       ; io[15]      ; 5.200 ; 5.288 ; 5.829 ; 5.906 ;
; ADD_S2       ; io[0]       ; 5.156 ; 5.124 ; 5.800 ; 5.748 ;
; ADD_S2       ; io[1]       ; 5.068 ; 4.994 ; 5.695 ; 5.639 ;
; ADD_S2       ; io[2]       ; 5.733 ; 5.686 ; 6.396 ; 6.348 ;
; ADD_S2       ; io[3]       ; 4.954 ; 5.007 ; 5.591 ; 5.637 ;
; ADD_S2       ; io[4]       ; 5.357 ; 5.445 ; 5.994 ; 6.101 ;
; ADD_S2       ; io[5]       ; 5.259 ; 5.342 ; 5.928 ; 5.984 ;
; ADD_S2       ; io[6]       ; 5.229 ; 5.307 ; 5.875 ; 5.972 ;
; ADD_S2       ; io[7]       ; 5.014 ; 4.973 ; 5.662 ; 5.637 ;
; ADD_S2       ; io[8]       ; 4.897 ; 4.943 ; 5.527 ; 5.593 ;
; ADD_S2       ; io[9]       ; 5.182 ; 5.172 ; 5.842 ; 5.821 ;
; ADD_S2       ; io[10]      ; 5.564 ; 5.535 ; 6.207 ; 6.158 ;
; ADD_S2       ; io[11]      ; 5.459 ; 5.556 ; 6.120 ; 6.190 ;
; ADD_S2       ; io[12]      ; 5.296 ; 5.326 ; 5.967 ; 5.990 ;
; ADD_S2       ; io[13]      ; 5.408 ; 5.529 ; 6.060 ; 6.138 ;
; ADD_S2       ; io[14]      ; 5.597 ; 5.570 ; 6.214 ; 6.205 ;
; ADD_S2       ; io[15]      ; 5.162 ; 5.248 ; 5.779 ; 5.858 ;
; ADD_S3       ; io[0]       ; 5.399 ; 5.367 ; 6.076 ; 6.024 ;
; ADD_S3       ; io[1]       ; 5.296 ; 5.222 ; 5.949 ; 5.893 ;
; ADD_S3       ; io[2]       ; 5.974 ; 5.927 ; 6.671 ; 6.623 ;
; ADD_S3       ; io[3]       ; 5.195 ; 5.248 ; 5.864 ; 5.910 ;
; ADD_S3       ; io[4]       ; 5.491 ; 5.579 ; 6.135 ; 6.242 ;
; ADD_S3       ; io[5]       ; 5.390 ; 5.473 ; 6.065 ; 6.121 ;
; ADD_S3       ; io[6]       ; 5.360 ; 5.438 ; 6.013 ; 6.110 ;
; ADD_S3       ; io[7]       ; 5.144 ; 5.103 ; 5.798 ; 5.773 ;
; ADD_S3       ; io[8]       ; 5.032 ; 5.078 ; 5.669 ; 5.735 ;
; ADD_S3       ; io[9]       ; 5.201 ; 5.191 ; 5.860 ; 5.839 ;
; ADD_S3       ; io[10]      ; 5.493 ; 5.464 ; 6.131 ; 6.082 ;
; ADD_S3       ; io[11]      ; 5.601 ; 5.698 ; 6.228 ; 6.326 ;
; ADD_S3       ; io[12]      ; 5.215 ; 5.245 ; 5.841 ; 5.864 ;
; ADD_S3       ; io[13]      ; 5.501 ; 5.622 ; 6.174 ; 6.252 ;
; ADD_S3       ; io[14]      ; 5.750 ; 5.723 ; 6.384 ; 6.365 ;
; ADD_S3       ; io[15]      ; 5.314 ; 5.400 ; 5.949 ; 6.028 ;
; RAM_GN       ; io[0]       ; 5.113 ; 5.031 ; 5.671 ; 5.589 ;
; RAM_GN       ; io[1]       ; 4.939 ; 5.297 ; 5.908 ; 5.576 ;
; RAM_GN       ; io[2]       ; 4.777 ; 5.373 ; 5.924 ; 5.443 ;
; RAM_GN       ; io[3]       ; 4.571 ; 5.373 ; 5.924 ; 5.213 ;
; RAM_GN       ; io[4]       ; 4.554 ; 4.983 ; 5.574 ; 5.206 ;
; RAM_GN       ; io[5]       ; 4.672 ; 5.214 ; 5.786 ; 5.337 ;
; RAM_GN       ; io[6]       ; 4.798 ; 5.222 ; 5.791 ; 5.476 ;
; RAM_GN       ; io[7]       ; 4.556 ; 5.189 ; 5.762 ; 5.213 ;
; RAM_GN       ; io[8]       ; 4.726 ; 5.189 ; 5.762 ; 5.391 ;
; RAM_GN       ; io[9]       ; 4.937 ; 5.297 ; 5.908 ; 5.584 ;
; RAM_GN       ; io[10]      ; 4.662 ; 5.214 ; 5.786 ; 5.328 ;
; RAM_GN       ; io[11]      ; 4.848 ; 4.983 ; 5.574 ; 5.518 ;
; RAM_GN       ; io[12]      ; 5.059 ; 5.031 ; 5.671 ; 5.589 ;
; RAM_GN       ; io[13]      ; 4.638 ; 5.222 ; 5.791 ; 5.298 ;
; RAM_GN       ; io[14]      ; 4.952 ; 4.983 ; 5.574 ; 5.534 ;
; RAM_GN       ; io[15]      ; 4.550 ; 4.983 ; 5.574 ; 5.203 ;
; latch_OEN[0] ; io[0]       ; 4.689 ; 4.716 ; 5.397 ; 5.315 ;
; latch_OEN[0] ; io[1]       ; 4.912 ; 4.982 ; 5.634 ; 5.547 ;
; latch_OEN[0] ; io[2]       ; 4.707 ; 5.058 ; 5.650 ; 5.370 ;
; latch_OEN[0] ; io[3]       ; 4.297 ; 5.058 ; 5.650 ; 4.917 ;
; latch_OEN[0] ; io[4]       ; 4.502 ; 4.668 ; 5.300 ; 5.160 ;
; latch_OEN[0] ; io[5]       ; 4.879 ; 4.899 ; 5.512 ; 5.472 ;
; latch_OEN[0] ; io[6]       ; 4.522 ; 4.907 ; 5.517 ; 5.178 ;
; latch_OEN[0] ; io[7]       ; 4.616 ; 4.874 ; 5.488 ; 5.293 ;
; latch_OEN[0] ; io[8]       ; 4.350 ; 4.874 ; 5.488 ; 4.978 ;
; latch_OEN[0] ; io[9]       ; 4.911 ; 4.982 ; 5.634 ; 5.552 ;
; latch_OEN[0] ; io[10]      ; 4.850 ; 4.899 ; 5.512 ; 5.472 ;
; latch_OEN[0] ; io[11]      ; 4.447 ; 4.668 ; 5.300 ; 5.091 ;
; latch_OEN[0] ; io[12]      ; 4.678 ; 4.716 ; 5.397 ; 5.315 ;
; latch_OEN[0] ; io[13]      ; 4.645 ; 4.907 ; 5.517 ; 5.332 ;
; latch_OEN[0] ; io[14]      ; 4.708 ; 4.668 ; 5.300 ; 5.260 ;
; latch_OEN[0] ; io[15]      ; 4.547 ; 4.668 ; 5.300 ; 5.197 ;
; latch_OEN[1] ; io[0]       ; 4.642 ; 5.072 ; 5.681 ; 5.236 ;
; latch_OEN[1] ; io[1]       ; 4.972 ; 5.338 ; 5.918 ; 5.615 ;
; latch_OEN[1] ; io[2]       ; 4.875 ; 5.414 ; 5.934 ; 5.553 ;
; latch_OEN[1] ; io[3]       ; 4.808 ; 5.414 ; 5.934 ; 5.462 ;
; latch_OEN[1] ; io[4]       ; 4.824 ; 5.024 ; 5.584 ; 5.489 ;
; latch_OEN[1] ; io[5]       ; 4.641 ; 5.255 ; 5.796 ; 5.292 ;
; latch_OEN[1] ; io[6]       ; 5.001 ; 5.263 ; 5.801 ; 5.693 ;
; latch_OEN[1] ; io[7]       ; 4.375 ; 5.230 ; 5.772 ; 4.992 ;
; latch_OEN[1] ; io[8]       ; 4.344 ; 5.230 ; 5.772 ; 4.956 ;
; latch_OEN[1] ; io[9]       ; 5.018 ; 5.338 ; 5.918 ; 5.651 ;
; latch_OEN[1] ; io[10]      ; 4.805 ; 5.255 ; 5.796 ; 5.457 ;
; latch_OEN[1] ; io[11]      ; 4.810 ; 5.024 ; 5.584 ; 5.481 ;
; latch_OEN[1] ; io[12]      ; 4.727 ; 5.072 ; 5.681 ; 5.342 ;
; latch_OEN[1] ; io[13]      ; 5.046 ; 5.263 ; 5.801 ; 5.754 ;
; latch_OEN[1] ; io[14]      ; 4.874 ; 5.024 ; 5.584 ; 5.544 ;
; latch_OEN[1] ; io[15]      ; 4.996 ; 5.024 ; 5.584 ; 5.544 ;
; shift_GN     ; io[0]       ; 4.663 ; 4.958 ; 5.608 ; 5.283 ;
; shift_GN     ; io[1]       ; 4.856 ; 5.224 ; 5.845 ; 5.506 ;
; shift_GN     ; io[2]       ; 4.717 ; 5.300 ; 5.861 ; 5.400 ;
; shift_GN     ; io[3]       ; 4.477 ; 5.300 ; 5.861 ; 5.125 ;
; shift_GN     ; io[4]       ; 4.828 ; 4.910 ; 5.511 ; 5.471 ;
; shift_GN     ; io[5]       ; 4.796 ; 5.141 ; 5.723 ; 5.484 ;
; shift_GN     ; io[6]       ; 4.894 ; 5.149 ; 5.728 ; 5.585 ;
; shift_GN     ; io[7]       ; 4.253 ; 5.116 ; 5.699 ; 4.888 ;
; shift_GN     ; io[8]       ; 4.325 ; 5.116 ; 5.699 ; 4.934 ;
; shift_GN     ; io[9]       ; 4.973 ; 5.224 ; 5.845 ; 5.625 ;
; shift_GN     ; io[10]      ; 4.737 ; 5.141 ; 5.723 ; 5.423 ;
; shift_GN     ; io[11]      ; 4.479 ; 4.910 ; 5.511 ; 5.145 ;
; shift_GN     ; io[12]      ; 4.590 ; 4.958 ; 5.608 ; 5.218 ;
; shift_GN     ; io[13]      ; 4.759 ; 5.149 ; 5.728 ; 5.438 ;
; shift_GN     ; io[14]      ; 4.895 ; 4.910 ; 5.511 ; 5.471 ;
; shift_GN     ; io[15]      ; 4.839 ; 4.910 ; 5.511 ; 5.471 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ADD_CN4       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[15]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[14]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[13]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[12]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[11]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[10]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[9]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[8]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; io[15]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[14]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[13]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[12]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[11]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[10]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[9]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[8]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[7]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[6]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[5]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADD_ALUBUS     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADD_S0         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADD_S1         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADD_S3         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADD_S2         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADD_CN         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADD_M          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_GN         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; latch_OEN[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; latch_OEN[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; shift_GN       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADD_CLKA       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADD_CLR        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADD_CLKB       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_wren       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_inclock    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_outclock   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; latch_clk[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; latch_clk[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; shift_S[0]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; shift_S[1]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; shift_CLK      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; shift_LR       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_CLK        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_addr[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_addr[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_addr[2]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_addr[3]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_addr[4]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_addr[5]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_addr[6]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_addr[7]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADD_CN4       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; io[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; io[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; io[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; io[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; io[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; io[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; io[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; io[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; io[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; io[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; io[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; io[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; io[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; io[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; io[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; io[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.034 V            ; 0.156 V                              ; 0.09 V                               ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.034 V           ; 0.156 V                             ; 0.09 V                              ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADD_CN4       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; io[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; io[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; io[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; io[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; io[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; io[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; io[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; io[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; io[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; io[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; io[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; io[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; io[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; io[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; io[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; io[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00527 V          ; 0.088 V                              ; 0.006 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00527 V         ; 0.088 V                             ; 0.006 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADD_CN4       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; io[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; io[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; io[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; io[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; io[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; io[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; io[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; io[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; io[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; io[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; io[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; io[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; io[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; io[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; io[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; io[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0533 V           ; 0.144 V                              ; 0.088 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0533 V          ; 0.144 V                             ; 0.088 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------+
; Setup Transfers                                                        ;
+-------------+--------------+----------+----------+----------+----------+
; From Clock  ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+--------------+----------+----------+----------+----------+
; RAM_CLK     ; RAM_inclock  ; 24       ; 0        ; 0        ; 0        ;
; RAM_inclock ; RAM_outclock ; 16       ; 0        ; 0        ; 0        ;
; shift_CLK   ; shift_CLK    ; 46       ; 0        ; 0        ; 0        ;
+-------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------+
; Hold Transfers                                                         ;
+-------------+--------------+----------+----------+----------+----------+
; From Clock  ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+--------------+----------+----------+----------+----------+
; RAM_CLK     ; RAM_inclock  ; 24       ; 0        ; 0        ; 0        ;
; RAM_inclock ; RAM_outclock ; 16       ; 0        ; 0        ; 0        ;
; shift_CLK   ; shift_CLK    ; 46       ; 0        ; 0        ; 0        ;
+-------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 40    ; 40   ;
; Unconstrained Input Port Paths  ; 346   ; 346  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 452   ; 452  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Dec 18 09:45:31 2017
Info: Command: quartus_sta A -c A
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'A.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name RAM_outclock RAM_outclock
    Info (332105): create_clock -period 1.000 -name RAM_inclock RAM_inclock
    Info (332105): create_clock -period 1.000 -name RAM_CLK RAM_CLK
    Info (332105): create_clock -period 1.000 -name latch_clk[1] latch_clk[1]
    Info (332105): create_clock -period 1.000 -name ADD_CLKA ADD_CLKA
    Info (332105): create_clock -period 1.000 -name ADD_CLKB ADD_CLKB
    Info (332105): create_clock -period 1.000 -name shift_CLK shift_CLK
    Info (332105): create_clock -period 1.000 -name latch_clk[0] latch_clk[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.868
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.868       -29.888 RAM_outclock 
    Info (332119):    -0.380        -3.979 shift_CLK 
    Info (332119):     0.091         0.000 RAM_inclock 
Info (332146): Worst-case hold slack is 0.168
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.168         0.000 RAM_inclock 
    Info (332119):     0.356         0.000 shift_CLK 
    Info (332119):     2.283         0.000 RAM_outclock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -37.784 RAM_outclock 
    Info (332119):    -3.000       -27.000 RAM_CLK 
    Info (332119):    -3.000       -19.000 ADD_CLKA 
    Info (332119):    -3.000       -19.000 ADD_CLKB 
    Info (332119):    -3.000       -19.000 shift_CLK 
    Info (332119):    -3.000        -9.522 RAM_inclock 
    Info (332119):    -3.000        -3.000 latch_clk[0] 
    Info (332119):    -3.000        -3.000 latch_clk[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.584
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.584       -25.344 RAM_outclock 
    Info (332119):    -0.232        -1.884 shift_CLK 
    Info (332119):     0.168         0.000 RAM_inclock 
Info (332146): Worst-case hold slack is 0.173
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.173         0.000 RAM_inclock 
    Info (332119):     0.310         0.000 shift_CLK 
    Info (332119):     2.047         0.000 RAM_outclock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -37.784 RAM_outclock 
    Info (332119):    -3.000       -27.000 RAM_CLK 
    Info (332119):    -3.000       -19.000 ADD_CLKA 
    Info (332119):    -3.000       -19.000 ADD_CLKB 
    Info (332119):    -3.000       -19.000 shift_CLK 
    Info (332119):    -3.000        -9.522 RAM_inclock 
    Info (332119):    -3.000        -3.000 latch_clk[0] 
    Info (332119):    -3.000        -3.000 latch_clk[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.398
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.398        -6.368 RAM_outclock 
    Info (332119):     0.233         0.000 shift_CLK 
    Info (332119):     0.451         0.000 RAM_inclock 
Info (332146): Worst-case hold slack is 0.045
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.045         0.000 RAM_inclock 
    Info (332119):     0.186         0.000 shift_CLK 
    Info (332119):     0.996         0.000 RAM_outclock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -27.632 RAM_CLK 
    Info (332119):    -3.000       -20.264 RAM_outclock 
    Info (332119):    -3.000       -19.400 shift_CLK 
    Info (332119):    -3.000       -19.378 ADD_CLKA 
    Info (332119):    -3.000       -19.378 ADD_CLKB 
    Info (332119):    -3.000        -6.250 RAM_inclock 
    Info (332119):    -3.000        -3.000 latch_clk[0] 
    Info (332119):    -3.000        -3.000 latch_clk[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 383 megabytes
    Info: Processing ended: Mon Dec 18 09:45:37 2017
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:03


