TimeQuest Timing Analyzer report for DirectDigitalSynthesizer
Thu Jun 27 10:57:11 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'phasesub'
 12. Slow Model Setup: 'clk'
 13. Slow Model Setup: 'phaseadd'
 14. Slow Model Setup: 'SwitchNanoadd'
 15. Slow Model Setup: 'SwitchMicroadd'
 16. Slow Model Hold: 'SwitchMicroadd'
 17. Slow Model Hold: 'SwitchNanoadd'
 18. Slow Model Hold: 'clk'
 19. Slow Model Hold: 'phasesub'
 20. Slow Model Hold: 'phaseadd'
 21. Slow Model Recovery: 'SwitchNanoadd'
 22. Slow Model Recovery: 'SwitchMicroadd'
 23. Slow Model Recovery: 'phasesub'
 24. Slow Model Removal: 'SwitchMicroadd'
 25. Slow Model Removal: 'phasesub'
 26. Slow Model Removal: 'SwitchNanoadd'
 27. Slow Model Minimum Pulse Width: 'clk'
 28. Slow Model Minimum Pulse Width: 'phasesub'
 29. Slow Model Minimum Pulse Width: 'phaseadd'
 30. Slow Model Minimum Pulse Width: 'SwitchMicroadd'
 31. Slow Model Minimum Pulse Width: 'SwitchNanoadd'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Propagation Delay
 37. Minimum Propagation Delay
 38. Fast Model Setup Summary
 39. Fast Model Hold Summary
 40. Fast Model Recovery Summary
 41. Fast Model Removal Summary
 42. Fast Model Minimum Pulse Width Summary
 43. Fast Model Setup: 'phaseadd'
 44. Fast Model Setup: 'clk'
 45. Fast Model Setup: 'phasesub'
 46. Fast Model Setup: 'SwitchNanoadd'
 47. Fast Model Setup: 'SwitchMicroadd'
 48. Fast Model Hold: 'SwitchMicroadd'
 49. Fast Model Hold: 'SwitchNanoadd'
 50. Fast Model Hold: 'clk'
 51. Fast Model Hold: 'phaseadd'
 52. Fast Model Hold: 'phasesub'
 53. Fast Model Recovery: 'SwitchNanoadd'
 54. Fast Model Recovery: 'SwitchMicroadd'
 55. Fast Model Recovery: 'phasesub'
 56. Fast Model Removal: 'SwitchMicroadd'
 57. Fast Model Removal: 'phasesub'
 58. Fast Model Removal: 'SwitchNanoadd'
 59. Fast Model Minimum Pulse Width: 'clk'
 60. Fast Model Minimum Pulse Width: 'phasesub'
 61. Fast Model Minimum Pulse Width: 'phaseadd'
 62. Fast Model Minimum Pulse Width: 'SwitchMicroadd'
 63. Fast Model Minimum Pulse Width: 'SwitchNanoadd'
 64. Setup Times
 65. Hold Times
 66. Clock to Output Times
 67. Minimum Clock to Output Times
 68. Propagation Delay
 69. Minimum Propagation Delay
 70. Multicorner Timing Analysis Summary
 71. Setup Times
 72. Hold Times
 73. Clock to Output Times
 74. Minimum Clock to Output Times
 75. Progagation Delay
 76. Minimum Progagation Delay
 77. Setup Transfers
 78. Hold Transfers
 79. Recovery Transfers
 80. Removal Transfers
 81. Report TCCS
 82. Report RSKM
 83. Unconstrained Paths
 84. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; DirectDigitalSynthesizer                            ;
; Device Family      ; Cyclone II                                          ;
; Device Name        ; EP2C5Q208C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Unavailable                                         ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                         ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+
; Clock Name     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets            ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+
; clk            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }            ;
; phaseadd       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { phaseadd }       ;
; phasesub       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { phasesub }       ;
; SwitchMicroadd ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SwitchMicroadd } ;
; SwitchNanoadd  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SwitchNanoadd }  ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+


+------------------------------------------------------+
; Slow Model Fmax Summary                              ;
+------------+-----------------+----------------+------+
; Fmax       ; Restricted Fmax ; Clock Name     ; Note ;
+------------+-----------------+----------------+------+
; 3.63 MHz   ; 3.63 MHz        ; phaseadd       ;      ;
; 7.19 MHz   ; 7.19 MHz        ; phasesub       ;      ;
; 39.71 MHz  ; 39.71 MHz       ; SwitchMicroadd ;      ;
; 39.71 MHz  ; 39.71 MHz       ; SwitchNanoadd  ;      ;
; 151.56 MHz ; 151.56 MHz      ; clk            ;      ;
+------------+-----------------+----------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow Model Setup Summary                  ;
+----------------+----------+---------------+
; Clock          ; Slack    ; End Point TNS ;
+----------------+----------+---------------+
; phasesub       ; -138.771 ; -2446.106     ;
; clk            ; -138.738 ; -3531.370     ;
; phaseadd       ; -137.567 ; -2361.771     ;
; SwitchNanoadd  ; -19.438  ; -356.549      ;
; SwitchMicroadd ; -14.431  ; -239.640      ;
+----------------+----------+---------------+


+-----------------------------------------+
; Slow Model Hold Summary                 ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; SwitchMicroadd ; -4.780 ; -64.982       ;
; SwitchNanoadd  ; 0.227  ; 0.000         ;
; clk            ; 0.753  ; 0.000         ;
; phasesub       ; 0.911  ; 0.000         ;
; phaseadd       ; 1.482  ; 0.000         ;
+----------------+--------+---------------+


+------------------------------------------+
; Slow Model Recovery Summary              ;
+----------------+---------+---------------+
; Clock          ; Slack   ; End Point TNS ;
+----------------+---------+---------------+
; SwitchNanoadd  ; -15.122 ; -318.122      ;
; SwitchMicroadd ; -10.670 ; -180.441      ;
; phasesub       ; -0.212  ; -5.923        ;
+----------------+---------+---------------+


+-----------------------------------------+
; Slow Model Removal Summary              ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; SwitchMicroadd ; -2.497 ; -34.208       ;
; phasesub       ; -0.042 ; -0.042        ;
; SwitchNanoadd  ; 2.510  ; 0.000         ;
+----------------+--------+---------------+


+-----------------------------------------+
; Slow Model Minimum Pulse Width Summary  ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; clk            ; -2.277 ; -1520.733     ;
; phasesub       ; -1.941 ; -49.429       ;
; phaseadd       ; -1.941 ; -1.941        ;
; SwitchMicroadd ; -1.777 ; -1.777        ;
; SwitchNanoadd  ; -1.777 ; -1.777        ;
+----------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'phasesub'                                                                                                                                                  ;
+----------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                                    ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -138.771 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.002     ; 139.309    ;
; -138.390 ; phaseadd                                     ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.766      ; 141.696    ;
; -138.159 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[31]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.009      ; 139.208    ;
; -137.890 ; phaseadd                                     ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.766      ; 141.696    ;
; -135.805 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.002     ; 136.343    ;
; -135.424 ; phaseadd                                     ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.766      ; 138.730    ;
; -135.193 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[30]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.009      ; 136.242    ;
; -135.130 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.054     ; 135.616    ;
; -134.924 ; phaseadd                                     ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.766      ; 138.730    ;
; -134.702 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[31]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.005      ; 135.747    ;
; -132.164 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.054     ; 132.650    ;
; -131.736 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[30]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.005      ; 132.781    ;
; -131.595 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.001      ; 132.136    ;
; -131.214 ; phaseadd                                     ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.769      ; 134.523    ;
; -130.983 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[29]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.012      ; 132.035    ;
; -130.714 ; phaseadd                                     ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.769      ; 134.523    ;
; -129.984 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.245     ; 130.279    ;
; -129.350 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[31]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.003      ; 130.393    ;
; -127.954 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.051     ; 128.443    ;
; -127.693 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.002     ; 128.231    ;
; -127.526 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[29]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.008      ; 128.574    ;
; -127.312 ; phaseadd                                     ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.766      ; 130.618    ;
; -127.081 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[28]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.009      ; 128.130    ;
; -127.018 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.245     ; 127.313    ;
; -126.812 ; phaseadd                                     ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.766      ; 130.618    ;
; -126.384 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[30]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.003      ; 127.427    ;
; -125.694 ; phase:phaseControler|phaseInter[3]~13        ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.246     ; 125.988    ;
; -125.044 ; phase:phaseControler|phaseInter[3]~_emulated ; phase:phaseControler|phaseInter[31]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.003      ; 126.087    ;
; -124.052 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.054     ; 124.538    ;
; -123.624 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[28]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.005      ; 124.669    ;
; -123.112 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.001      ; 123.653    ;
; -122.808 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.242     ; 123.106    ;
; -122.731 ; phaseadd                                     ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.769      ; 126.040    ;
; -122.728 ; phase:phaseControler|phaseInter[3]~13        ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.246     ; 123.022    ;
; -122.500 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[27]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.012      ; 123.552    ;
; -122.231 ; phaseadd                                     ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.769      ; 126.040    ;
; -122.174 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[29]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.006      ; 123.220    ;
; -122.078 ; phase:phaseControler|phaseInter[3]~_emulated ; phase:phaseControler|phaseInter[30]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.003      ; 123.121    ;
; -121.200 ; phase:phaseControler|phaseInter[4]~17        ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.204     ; 121.536    ;
; -120.176 ; phase:phaseControler|phaseInter[4]~_emulated ; phase:phaseControler|phaseInter[31]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.005      ; 121.221    ;
; -119.471 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.051     ; 119.960    ;
; -119.352 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.002     ; 119.890    ;
; -119.043 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[27]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.008      ; 120.091    ;
; -118.971 ; phaseadd                                     ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.766      ; 122.277    ;
; -118.906 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.245     ; 119.201    ;
; -118.740 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[26]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.009      ; 119.789    ;
; -118.518 ; phase:phaseControler|phaseInter[3]~13        ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.243     ; 118.815    ;
; -118.471 ; phaseadd                                     ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.766      ; 122.277    ;
; -118.272 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[28]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.003      ; 119.315    ;
; -118.234 ; phase:phaseControler|phaseInter[4]~17        ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.204     ; 118.570    ;
; -117.868 ; phase:phaseControler|phaseInter[3]~_emulated ; phase:phaseControler|phaseInter[29]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.006      ; 118.914    ;
; -117.210 ; phase:phaseControler|phaseInter[4]~_emulated ; phase:phaseControler|phaseInter[30]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.005      ; 118.255    ;
; -115.711 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.054     ; 116.197    ;
; -115.283 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[26]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.005      ; 116.328    ;
; -114.680 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[25]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.001      ; 115.221    ;
; -114.616 ; phase:phaseControler|phaseInter[3]~13        ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.246     ; 114.910    ;
; -114.325 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.242     ; 114.623    ;
; -114.299 ; phaseadd                                     ; phase:phaseControler|phaseInter[25]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.769      ; 117.608    ;
; -114.068 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[25]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.012      ; 115.120    ;
; -114.024 ; phase:phaseControler|phaseInter[4]~17        ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.201     ; 114.363    ;
; -114.023 ; phase:phaseControler|phaseInter[5]~_emulated ; phase:phaseControler|phaseInter[31]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.004      ; 115.067    ;
; -114.010 ; phase:phaseControler|phaseInter[5]~21        ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.020     ; 114.530    ;
; -113.966 ; phase:phaseControler|phaseInter[3]~_emulated ; phase:phaseControler|phaseInter[28]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.003      ; 115.009    ;
; -113.799 ; phaseadd                                     ; phase:phaseControler|phaseInter[25]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.769      ; 117.608    ;
; -113.691 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[27]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.006      ; 114.737    ;
; -113.000 ; phase:phaseControler|phaseInter[4]~_emulated ; phase:phaseControler|phaseInter[29]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.008      ; 114.048    ;
; -111.057 ; phase:phaseControler|phaseInter[5]~_emulated ; phase:phaseControler|phaseInter[30]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.004      ; 112.101    ;
; -111.044 ; phase:phaseControler|phaseInter[5]~21        ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.020     ; 111.564    ;
; -111.039 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[25]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.051     ; 111.528    ;
; -110.820 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[24]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.001      ; 111.361    ;
; -110.611 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[25]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.008      ; 111.659    ;
; -110.565 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.245     ; 110.860    ;
; -110.439 ; phaseadd                                     ; phase:phaseControler|phaseInter[24]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.769      ; 113.748    ;
; -110.208 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[24]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.012      ; 111.260    ;
; -110.122 ; phase:phaseControler|phaseInter[4]~17        ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.204     ; 110.458    ;
; -110.035 ; phase:phaseControler|phaseInter[3]~13        ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.243     ; 110.332    ;
; -109.939 ; phaseadd                                     ; phase:phaseControler|phaseInter[24]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.769      ; 113.748    ;
; -109.931 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[26]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.003      ; 110.974    ;
; -109.385 ; phase:phaseControler|phaseInter[3]~_emulated ; phase:phaseControler|phaseInter[27]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.006      ; 110.431    ;
; -109.098 ; phase:phaseControler|phaseInter[4]~_emulated ; phase:phaseControler|phaseInter[28]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.005      ; 110.143    ;
; -108.721 ; phase:phaseControler|phaseInter[6]~25        ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.035     ; 109.226    ;
; -108.708 ; phase:phaseControler|phaseInter[6]~_emulated ; phase:phaseControler|phaseInter[31]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.005      ; 109.753    ;
; -107.179 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[24]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.051     ; 107.668    ;
; -107.152 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[23]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.002     ; 107.690    ;
; -106.847 ; phase:phaseControler|phaseInter[5]~_emulated ; phase:phaseControler|phaseInter[29]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.007      ; 107.894    ;
; -106.834 ; phase:phaseControler|phaseInter[5]~21        ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.017     ; 107.357    ;
; -106.771 ; phaseadd                                     ; phase:phaseControler|phaseInter[23]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.766      ; 110.077    ;
; -106.751 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[24]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.008      ; 107.799    ;
; -106.540 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[23]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.009      ; 107.589    ;
; -106.275 ; phase:phaseControler|phaseInter[3]~13        ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.246     ; 106.569    ;
; -106.271 ; phaseadd                                     ; phase:phaseControler|phaseInter[23]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.766      ; 110.077    ;
; -105.893 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[25]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.242     ; 106.191    ;
; -105.755 ; phase:phaseControler|phaseInter[6]~25        ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.035     ; 106.260    ;
; -105.742 ; phase:phaseControler|phaseInter[6]~_emulated ; phase:phaseControler|phaseInter[30]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.005      ; 106.787    ;
; -105.625 ; phase:phaseControler|phaseInter[3]~_emulated ; phase:phaseControler|phaseInter[26]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.003      ; 106.668    ;
; -105.541 ; phase:phaseControler|phaseInter[4]~17        ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.201     ; 105.880    ;
; -105.259 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[25]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.006      ; 106.305    ;
; -104.517 ; phase:phaseControler|phaseInter[4]~_emulated ; phase:phaseControler|phaseInter[27]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.008      ; 105.565    ;
; -104.113 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[22]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; -0.002     ; 104.651    ;
; -103.732 ; phaseadd                                     ; phase:phaseControler|phaseInter[22]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.766      ; 107.038    ;
+----------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                         ;
+----------+----------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                                    ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+----------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -138.738 ; phase:phaseControler|phaseInter[0]~1         ; PWMWave:P1|SynthesisedPhase[31] ; phaseadd     ; clk         ; 0.500        ; -0.008     ; 139.270    ;
; -138.357 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[31] ; phaseadd     ; clk         ; 0.500        ; 2.760      ; 141.657    ;
; -138.126 ; phase:phaseControler|phaseInter[0]~_emulated ; PWMWave:P1|SynthesisedPhase[31] ; phasesub     ; clk         ; 1.000        ; 0.003      ; 139.169    ;
; -137.857 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[31] ; phaseadd     ; clk         ; 1.000        ; 2.760      ; 141.657    ;
; -135.749 ; phase:phaseControler|phaseInter[0]~1         ; PWMWave:P1|SynthesisedPhase[30] ; phaseadd     ; clk         ; 0.500        ; -0.008     ; 136.281    ;
; -135.368 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[30] ; phaseadd     ; clk         ; 0.500        ; 2.760      ; 138.668    ;
; -135.137 ; phase:phaseControler|phaseInter[0]~_emulated ; PWMWave:P1|SynthesisedPhase[30] ; phasesub     ; clk         ; 1.000        ; 0.003      ; 136.180    ;
; -135.097 ; phase:phaseControler|phaseInter[1]~5         ; PWMWave:P1|SynthesisedPhase[31] ; phaseadd     ; clk         ; 0.500        ; -0.060     ; 135.577    ;
; -134.868 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[30] ; phaseadd     ; clk         ; 1.000        ; 2.760      ; 138.668    ;
; -134.669 ; phase:phaseControler|phaseInter[1]~_emulated ; PWMWave:P1|SynthesisedPhase[31] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 135.708    ;
; -132.108 ; phase:phaseControler|phaseInter[1]~5         ; PWMWave:P1|SynthesisedPhase[30] ; phaseadd     ; clk         ; 0.500        ; -0.060     ; 132.588    ;
; -131.680 ; phase:phaseControler|phaseInter[1]~_emulated ; PWMWave:P1|SynthesisedPhase[30] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 132.719    ;
; -131.517 ; phase:phaseControler|phaseInter[0]~1         ; PWMWave:P1|SynthesisedPhase[29] ; phaseadd     ; clk         ; 0.500        ; -0.008     ; 132.049    ;
; -131.136 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[29] ; phaseadd     ; clk         ; 0.500        ; 2.760      ; 134.436    ;
; -130.905 ; phase:phaseControler|phaseInter[0]~_emulated ; PWMWave:P1|SynthesisedPhase[29] ; phasesub     ; clk         ; 1.000        ; 0.003      ; 131.948    ;
; -130.636 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[29] ; phaseadd     ; clk         ; 1.000        ; 2.760      ; 134.436    ;
; -129.951 ; phase:phaseControler|phaseInter[2]~9         ; PWMWave:P1|SynthesisedPhase[31] ; phaseadd     ; clk         ; 0.500        ; -0.251     ; 130.240    ;
; -129.317 ; phase:phaseControler|phaseInter[2]~_emulated ; PWMWave:P1|SynthesisedPhase[31] ; phasesub     ; clk         ; 1.000        ; -0.003     ; 130.354    ;
; -127.876 ; phase:phaseControler|phaseInter[1]~5         ; PWMWave:P1|SynthesisedPhase[29] ; phaseadd     ; clk         ; 0.500        ; -0.060     ; 128.356    ;
; -127.665 ; phase:phaseControler|phaseInter[0]~1         ; PWMWave:P1|SynthesisedPhase[28] ; phaseadd     ; clk         ; 0.500        ; -0.008     ; 128.197    ;
; -127.448 ; phase:phaseControler|phaseInter[1]~_emulated ; PWMWave:P1|SynthesisedPhase[29] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 128.487    ;
; -127.284 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[28] ; phaseadd     ; clk         ; 0.500        ; 2.760      ; 130.584    ;
; -127.053 ; phase:phaseControler|phaseInter[0]~_emulated ; PWMWave:P1|SynthesisedPhase[28] ; phasesub     ; clk         ; 1.000        ; 0.003      ; 128.096    ;
; -126.962 ; phase:phaseControler|phaseInter[2]~9         ; PWMWave:P1|SynthesisedPhase[30] ; phaseadd     ; clk         ; 0.500        ; -0.251     ; 127.251    ;
; -126.784 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[28] ; phaseadd     ; clk         ; 1.000        ; 2.760      ; 130.584    ;
; -126.328 ; phase:phaseControler|phaseInter[2]~_emulated ; PWMWave:P1|SynthesisedPhase[30] ; phasesub     ; clk         ; 1.000        ; -0.003     ; 127.365    ;
; -125.661 ; phase:phaseControler|phaseInter[3]~13        ; PWMWave:P1|SynthesisedPhase[31] ; phaseadd     ; clk         ; 0.500        ; -0.252     ; 125.949    ;
; -125.011 ; phase:phaseControler|phaseInter[3]~_emulated ; PWMWave:P1|SynthesisedPhase[31] ; phasesub     ; clk         ; 1.000        ; -0.003     ; 126.048    ;
; -124.024 ; phase:phaseControler|phaseInter[1]~5         ; PWMWave:P1|SynthesisedPhase[28] ; phaseadd     ; clk         ; 0.500        ; -0.060     ; 124.504    ;
; -123.596 ; phase:phaseControler|phaseInter[1]~_emulated ; PWMWave:P1|SynthesisedPhase[28] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 124.635    ;
; -123.061 ; phase:phaseControler|phaseInter[0]~1         ; PWMWave:P1|SynthesisedPhase[27] ; phaseadd     ; clk         ; 0.500        ; -0.008     ; 123.593    ;
; -122.730 ; phase:phaseControler|phaseInter[2]~9         ; PWMWave:P1|SynthesisedPhase[29] ; phaseadd     ; clk         ; 0.500        ; -0.251     ; 123.019    ;
; -122.680 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[27] ; phaseadd     ; clk         ; 0.500        ; 2.760      ; 125.980    ;
; -122.672 ; phase:phaseControler|phaseInter[3]~13        ; PWMWave:P1|SynthesisedPhase[30] ; phaseadd     ; clk         ; 0.500        ; -0.252     ; 122.960    ;
; -122.449 ; phase:phaseControler|phaseInter[0]~_emulated ; PWMWave:P1|SynthesisedPhase[27] ; phasesub     ; clk         ; 1.000        ; 0.003      ; 123.492    ;
; -122.180 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[27] ; phaseadd     ; clk         ; 1.000        ; 2.760      ; 125.980    ;
; -122.096 ; phase:phaseControler|phaseInter[2]~_emulated ; PWMWave:P1|SynthesisedPhase[29] ; phasesub     ; clk         ; 1.000        ; -0.003     ; 123.133    ;
; -122.022 ; phase:phaseControler|phaseInter[3]~_emulated ; PWMWave:P1|SynthesisedPhase[30] ; phasesub     ; clk         ; 1.000        ; -0.003     ; 123.059    ;
; -121.167 ; phase:phaseControler|phaseInter[4]~17        ; PWMWave:P1|SynthesisedPhase[31] ; phaseadd     ; clk         ; 0.500        ; -0.210     ; 121.497    ;
; -120.143 ; phase:phaseControler|phaseInter[4]~_emulated ; PWMWave:P1|SynthesisedPhase[31] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 121.182    ;
; -119.420 ; phase:phaseControler|phaseInter[1]~5         ; PWMWave:P1|SynthesisedPhase[27] ; phaseadd     ; clk         ; 0.500        ; -0.060     ; 119.900    ;
; -118.992 ; phase:phaseControler|phaseInter[1]~_emulated ; PWMWave:P1|SynthesisedPhase[27] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 120.031    ;
; -118.878 ; phase:phaseControler|phaseInter[2]~9         ; PWMWave:P1|SynthesisedPhase[28] ; phaseadd     ; clk         ; 0.500        ; -0.251     ; 119.167    ;
; -118.495 ; phase:phaseControler|phaseInter[0]~1         ; PWMWave:P1|SynthesisedPhase[26] ; phaseadd     ; clk         ; 0.500        ; -0.008     ; 119.027    ;
; -118.440 ; phase:phaseControler|phaseInter[3]~13        ; PWMWave:P1|SynthesisedPhase[29] ; phaseadd     ; clk         ; 0.500        ; -0.252     ; 118.728    ;
; -118.244 ; phase:phaseControler|phaseInter[2]~_emulated ; PWMWave:P1|SynthesisedPhase[28] ; phasesub     ; clk         ; 1.000        ; -0.003     ; 119.281    ;
; -118.178 ; phase:phaseControler|phaseInter[4]~17        ; PWMWave:P1|SynthesisedPhase[30] ; phaseadd     ; clk         ; 0.500        ; -0.210     ; 118.508    ;
; -118.114 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[26] ; phaseadd     ; clk         ; 0.500        ; 2.760      ; 121.414    ;
; -117.883 ; phase:phaseControler|phaseInter[0]~_emulated ; PWMWave:P1|SynthesisedPhase[26] ; phasesub     ; clk         ; 1.000        ; 0.003      ; 118.926    ;
; -117.790 ; phase:phaseControler|phaseInter[3]~_emulated ; PWMWave:P1|SynthesisedPhase[29] ; phasesub     ; clk         ; 1.000        ; -0.003     ; 118.827    ;
; -117.614 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[26] ; phaseadd     ; clk         ; 1.000        ; 2.760      ; 121.414    ;
; -117.154 ; phase:phaseControler|phaseInter[4]~_emulated ; PWMWave:P1|SynthesisedPhase[30] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 118.193    ;
; -114.854 ; phase:phaseControler|phaseInter[1]~5         ; PWMWave:P1|SynthesisedPhase[26] ; phaseadd     ; clk         ; 0.500        ; -0.060     ; 115.334    ;
; -114.588 ; phase:phaseControler|phaseInter[3]~13        ; PWMWave:P1|SynthesisedPhase[28] ; phaseadd     ; clk         ; 0.500        ; -0.252     ; 114.876    ;
; -114.576 ; phase:phaseControler|phaseInter[0]~1         ; PWMWave:P1|SynthesisedPhase[25] ; phaseadd     ; clk         ; 0.500        ; -0.008     ; 115.108    ;
; -114.426 ; phase:phaseControler|phaseInter[1]~_emulated ; PWMWave:P1|SynthesisedPhase[26] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 115.465    ;
; -114.274 ; phase:phaseControler|phaseInter[2]~9         ; PWMWave:P1|SynthesisedPhase[27] ; phaseadd     ; clk         ; 0.500        ; -0.251     ; 114.563    ;
; -114.195 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[25] ; phaseadd     ; clk         ; 0.500        ; 2.760      ; 117.495    ;
; -113.990 ; phase:phaseControler|phaseInter[5]~_emulated ; PWMWave:P1|SynthesisedPhase[31] ; phasesub     ; clk         ; 1.000        ; -0.002     ; 115.028    ;
; -113.977 ; phase:phaseControler|phaseInter[5]~21        ; PWMWave:P1|SynthesisedPhase[31] ; phaseadd     ; clk         ; 0.500        ; -0.026     ; 114.491    ;
; -113.964 ; phase:phaseControler|phaseInter[0]~_emulated ; PWMWave:P1|SynthesisedPhase[25] ; phasesub     ; clk         ; 1.000        ; 0.003      ; 115.007    ;
; -113.946 ; phase:phaseControler|phaseInter[4]~17        ; PWMWave:P1|SynthesisedPhase[29] ; phaseadd     ; clk         ; 0.500        ; -0.210     ; 114.276    ;
; -113.938 ; phase:phaseControler|phaseInter[3]~_emulated ; PWMWave:P1|SynthesisedPhase[28] ; phasesub     ; clk         ; 1.000        ; -0.003     ; 114.975    ;
; -113.695 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[25] ; phaseadd     ; clk         ; 1.000        ; 2.760      ; 117.495    ;
; -113.640 ; phase:phaseControler|phaseInter[2]~_emulated ; PWMWave:P1|SynthesisedPhase[27] ; phasesub     ; clk         ; 1.000        ; -0.003     ; 114.677    ;
; -112.922 ; phase:phaseControler|phaseInter[4]~_emulated ; PWMWave:P1|SynthesisedPhase[29] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 113.961    ;
; -111.001 ; phase:phaseControler|phaseInter[5]~_emulated ; PWMWave:P1|SynthesisedPhase[30] ; phasesub     ; clk         ; 1.000        ; -0.002     ; 112.039    ;
; -110.988 ; phase:phaseControler|phaseInter[5]~21        ; PWMWave:P1|SynthesisedPhase[30] ; phaseadd     ; clk         ; 0.500        ; -0.026     ; 111.502    ;
; -110.935 ; phase:phaseControler|phaseInter[1]~5         ; PWMWave:P1|SynthesisedPhase[25] ; phaseadd     ; clk         ; 0.500        ; -0.060     ; 111.415    ;
; -110.734 ; phase:phaseControler|phaseInter[0]~1         ; PWMWave:P1|SynthesisedPhase[24] ; phaseadd     ; clk         ; 0.500        ; -0.008     ; 111.266    ;
; -110.507 ; phase:phaseControler|phaseInter[1]~_emulated ; PWMWave:P1|SynthesisedPhase[25] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 111.546    ;
; -110.353 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[24] ; phaseadd     ; clk         ; 0.500        ; 2.760      ; 113.653    ;
; -110.122 ; phase:phaseControler|phaseInter[0]~_emulated ; PWMWave:P1|SynthesisedPhase[24] ; phasesub     ; clk         ; 1.000        ; 0.003      ; 111.165    ;
; -110.094 ; phase:phaseControler|phaseInter[4]~17        ; PWMWave:P1|SynthesisedPhase[28] ; phaseadd     ; clk         ; 0.500        ; -0.210     ; 110.424    ;
; -109.984 ; phase:phaseControler|phaseInter[3]~13        ; PWMWave:P1|SynthesisedPhase[27] ; phaseadd     ; clk         ; 0.500        ; -0.252     ; 110.272    ;
; -109.853 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[24] ; phaseadd     ; clk         ; 1.000        ; 2.760      ; 113.653    ;
; -109.708 ; phase:phaseControler|phaseInter[2]~9         ; PWMWave:P1|SynthesisedPhase[26] ; phaseadd     ; clk         ; 0.500        ; -0.251     ; 109.997    ;
; -109.334 ; phase:phaseControler|phaseInter[3]~_emulated ; PWMWave:P1|SynthesisedPhase[27] ; phasesub     ; clk         ; 1.000        ; -0.003     ; 110.371    ;
; -109.074 ; phase:phaseControler|phaseInter[2]~_emulated ; PWMWave:P1|SynthesisedPhase[26] ; phasesub     ; clk         ; 1.000        ; -0.003     ; 110.111    ;
; -109.070 ; phase:phaseControler|phaseInter[4]~_emulated ; PWMWave:P1|SynthesisedPhase[28] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 110.109    ;
; -108.688 ; phase:phaseControler|phaseInter[6]~25        ; PWMWave:P1|SynthesisedPhase[31] ; phaseadd     ; clk         ; 0.500        ; -0.041     ; 109.187    ;
; -108.675 ; phase:phaseControler|phaseInter[6]~_emulated ; PWMWave:P1|SynthesisedPhase[31] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 109.714    ;
; -107.093 ; phase:phaseControler|phaseInter[1]~5         ; PWMWave:P1|SynthesisedPhase[24] ; phaseadd     ; clk         ; 0.500        ; -0.060     ; 107.573    ;
; -106.982 ; phase:phaseControler|phaseInter[0]~1         ; PWMWave:P1|SynthesisedPhase[23] ; phaseadd     ; clk         ; 0.500        ; -0.008     ; 107.514    ;
; -106.769 ; phase:phaseControler|phaseInter[5]~_emulated ; PWMWave:P1|SynthesisedPhase[29] ; phasesub     ; clk         ; 1.000        ; -0.002     ; 107.807    ;
; -106.756 ; phase:phaseControler|phaseInter[5]~21        ; PWMWave:P1|SynthesisedPhase[29] ; phaseadd     ; clk         ; 0.500        ; -0.026     ; 107.270    ;
; -106.665 ; phase:phaseControler|phaseInter[1]~_emulated ; PWMWave:P1|SynthesisedPhase[24] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 107.704    ;
; -106.601 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[23] ; phaseadd     ; clk         ; 0.500        ; 2.760      ; 109.901    ;
; -106.370 ; phase:phaseControler|phaseInter[0]~_emulated ; PWMWave:P1|SynthesisedPhase[23] ; phasesub     ; clk         ; 1.000        ; 0.003      ; 107.413    ;
; -106.101 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[23] ; phaseadd     ; clk         ; 1.000        ; 2.760      ; 109.901    ;
; -105.789 ; phase:phaseControler|phaseInter[2]~9         ; PWMWave:P1|SynthesisedPhase[25] ; phaseadd     ; clk         ; 0.500        ; -0.251     ; 106.078    ;
; -105.699 ; phase:phaseControler|phaseInter[6]~25        ; PWMWave:P1|SynthesisedPhase[30] ; phaseadd     ; clk         ; 0.500        ; -0.041     ; 106.198    ;
; -105.686 ; phase:phaseControler|phaseInter[6]~_emulated ; PWMWave:P1|SynthesisedPhase[30] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 106.725    ;
; -105.490 ; phase:phaseControler|phaseInter[4]~17        ; PWMWave:P1|SynthesisedPhase[27] ; phaseadd     ; clk         ; 0.500        ; -0.210     ; 105.820    ;
; -105.418 ; phase:phaseControler|phaseInter[3]~13        ; PWMWave:P1|SynthesisedPhase[26] ; phaseadd     ; clk         ; 0.500        ; -0.252     ; 105.706    ;
; -105.155 ; phase:phaseControler|phaseInter[2]~_emulated ; PWMWave:P1|SynthesisedPhase[25] ; phasesub     ; clk         ; 1.000        ; -0.003     ; 106.192    ;
; -104.768 ; phase:phaseControler|phaseInter[3]~_emulated ; PWMWave:P1|SynthesisedPhase[26] ; phasesub     ; clk         ; 1.000        ; -0.003     ; 105.805    ;
; -104.466 ; phase:phaseControler|phaseInter[4]~_emulated ; PWMWave:P1|SynthesisedPhase[27] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 105.505    ;
; -103.781 ; phase:phaseControler|phaseInter[0]~1         ; PWMWave:P1|SynthesisedPhase[22] ; phaseadd     ; clk         ; 0.500        ; -0.008     ; 104.313    ;
; -103.400 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[22] ; phaseadd     ; clk         ; 0.500        ; 2.760      ; 106.700    ;
+----------+----------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'phaseadd'                                                                                                                                            ;
+----------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                                    ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -137.567 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[31]~125 ; phasesub     ; phaseadd    ; 0.500        ; 0.213      ; 136.919    ;
; -137.298 ; phaseadd                                     ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 0.500        ; 2.970      ; 139.407    ;
; -137.179 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 1.000        ; 0.202      ; 137.020    ;
; -136.798 ; phaseadd                                     ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 1.000        ; 2.970      ; 139.407    ;
; -134.110 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[31]~125 ; phasesub     ; phaseadd    ; 0.500        ; 0.209      ; 133.458    ;
; -133.538 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 1.000        ; 0.150      ; 133.327    ;
; -133.376 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[30]~121 ; phasesub     ; phaseadd    ; 0.500        ; 0.259      ; 132.768    ;
; -133.107 ; phaseadd                                     ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 0.500        ; 3.016      ; 135.256    ;
; -132.988 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 1.000        ; 0.248      ; 132.869    ;
; -132.607 ; phaseadd                                     ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 1.000        ; 3.016      ; 135.256    ;
; -129.919 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[30]~121 ; phasesub     ; phaseadd    ; 0.500        ; 0.255      ; 129.307    ;
; -129.705 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[29]~117 ; phasesub     ; phaseadd    ; 0.500        ; 0.085      ; 129.030    ;
; -129.436 ; phaseadd                                     ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; 0.500        ; 2.842      ; 131.518    ;
; -129.347 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 1.000        ; 0.196      ; 129.176    ;
; -129.317 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; 1.000        ; 0.074      ; 129.131    ;
; -128.936 ; phaseadd                                     ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; 1.000        ; 2.842      ; 131.518    ;
; -128.758 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[31]~125 ; phasesub     ; phaseadd    ; 0.500        ; 0.207      ; 128.104    ;
; -128.392 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 1.000        ; -0.041     ; 127.990    ;
; -126.248 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[29]~117 ; phasesub     ; phaseadd    ; 0.500        ; 0.081      ; 125.569    ;
; -125.676 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; 1.000        ; 0.022      ; 125.438    ;
; -125.053 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[28]~113 ; phasesub     ; phaseadd    ; 0.500        ; 0.089      ; 124.689    ;
; -124.784 ; phaseadd                                     ; phase:phaseControler|phaseInter[28]~113 ; phaseadd     ; phaseadd    ; 0.500        ; 2.846      ; 127.177    ;
; -124.665 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[28]~113 ; phaseadd     ; phaseadd    ; 1.000        ; 0.078      ; 124.790    ;
; -124.567 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[30]~121 ; phasesub     ; phaseadd    ; 0.500        ; 0.253      ; 123.953    ;
; -124.452 ; phase:phaseControler|phaseInter[3]~_emulated ; phase:phaseControler|phaseInter[31]~125 ; phasesub     ; phaseadd    ; 0.500        ; 0.207      ; 123.798    ;
; -124.284 ; phaseadd                                     ; phase:phaseControler|phaseInter[28]~113 ; phaseadd     ; phaseadd    ; 1.000        ; 2.846      ; 127.177    ;
; -124.201 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 1.000        ; 0.005      ; 123.839    ;
; -124.102 ; phase:phaseControler|phaseInter[3]~13        ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 1.000        ; -0.042     ; 123.699    ;
; -121.596 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[28]~113 ; phasesub     ; phaseadd    ; 0.500        ; 0.085      ; 121.228    ;
; -121.265 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[27]~109 ; phasesub     ; phaseadd    ; 0.500        ; 0.085      ; 120.901    ;
; -121.024 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[28]~113 ; phaseadd     ; phaseadd    ; 1.000        ; 0.026      ; 121.097    ;
; -120.996 ; phaseadd                                     ; phase:phaseControler|phaseInter[27]~109 ; phaseadd     ; phaseadd    ; 0.500        ; 2.842      ; 123.389    ;
; -120.896 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[29]~117 ; phasesub     ; phaseadd    ; 0.500        ; 0.079      ; 120.215    ;
; -120.877 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[27]~109 ; phaseadd     ; phaseadd    ; 1.000        ; 0.074      ; 121.002    ;
; -120.530 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; 1.000        ; -0.169     ; 120.101    ;
; -120.496 ; phaseadd                                     ; phase:phaseControler|phaseInter[27]~109 ; phaseadd     ; phaseadd    ; 1.000        ; 2.842      ; 123.389    ;
; -120.261 ; phase:phaseControler|phaseInter[3]~_emulated ; phase:phaseControler|phaseInter[30]~121 ; phasesub     ; phaseadd    ; 0.500        ; 0.253      ; 119.647    ;
; -119.911 ; phase:phaseControler|phaseInter[3]~13        ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 1.000        ; 0.004      ; 119.548    ;
; -119.608 ; phase:phaseControler|phaseInter[4]~17        ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 1.000        ; 0.000      ; 119.247    ;
; -119.584 ; phase:phaseControler|phaseInter[4]~_emulated ; phase:phaseControler|phaseInter[31]~125 ; phasesub     ; phaseadd    ; 0.500        ; 0.209      ; 118.932    ;
; -117.808 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[27]~109 ; phasesub     ; phaseadd    ; 0.500        ; 0.081      ; 117.440    ;
; -117.236 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[27]~109 ; phaseadd     ; phaseadd    ; 1.000        ; 0.022      ; 117.309    ;
; -116.677 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[26]~105 ; phasesub     ; phaseadd    ; 0.500        ; 0.082      ; 116.292    ;
; -116.590 ; phase:phaseControler|phaseInter[3]~_emulated ; phase:phaseControler|phaseInter[29]~117 ; phasesub     ; phaseadd    ; 0.500        ; 0.079      ; 115.909    ;
; -116.408 ; phaseadd                                     ; phase:phaseControler|phaseInter[26]~105 ; phaseadd     ; phaseadd    ; 0.500        ; 2.839      ; 118.780    ;
; -116.289 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[26]~105 ; phaseadd     ; phaseadd    ; 1.000        ; 0.071      ; 116.393    ;
; -116.244 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[28]~113 ; phasesub     ; phaseadd    ; 0.500        ; 0.083      ; 115.874    ;
; -116.240 ; phase:phaseControler|phaseInter[3]~13        ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; 1.000        ; -0.170     ; 115.810    ;
; -115.908 ; phaseadd                                     ; phase:phaseControler|phaseInter[26]~105 ; phaseadd     ; phaseadd    ; 1.000        ; 2.839      ; 118.780    ;
; -115.878 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[28]~113 ; phaseadd     ; phaseadd    ; 1.000        ; -0.165     ; 115.760    ;
; -115.417 ; phase:phaseControler|phaseInter[4]~17        ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 1.000        ; 0.046      ; 115.096    ;
; -115.393 ; phase:phaseControler|phaseInter[4]~_emulated ; phase:phaseControler|phaseInter[30]~121 ; phasesub     ; phaseadd    ; 0.500        ; 0.255      ; 114.781    ;
; -113.431 ; phase:phaseControler|phaseInter[5]~_emulated ; phase:phaseControler|phaseInter[31]~125 ; phasesub     ; phaseadd    ; 0.500        ; 0.208      ; 112.778    ;
; -113.220 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[26]~105 ; phasesub     ; phaseadd    ; 0.500        ; 0.078      ; 112.831    ;
; -112.648 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[26]~105 ; phaseadd     ; phaseadd    ; 1.000        ; 0.019      ; 112.700    ;
; -112.641 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[25]~101 ; phasesub     ; phaseadd    ; 0.500        ; 0.256      ; 112.459    ;
; -112.456 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[27]~109 ; phasesub     ; phaseadd    ; 0.500        ; 0.079      ; 112.086    ;
; -112.418 ; phase:phaseControler|phaseInter[5]~21        ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 1.000        ; 0.184      ; 112.241    ;
; -112.372 ; phaseadd                                     ; phase:phaseControler|phaseInter[25]~101 ; phaseadd     ; phaseadd    ; 0.500        ; 3.013      ; 114.947    ;
; -112.253 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[25]~101 ; phaseadd     ; phaseadd    ; 1.000        ; 0.245      ; 112.560    ;
; -112.090 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[27]~109 ; phaseadd     ; phaseadd    ; 1.000        ; -0.169     ; 111.972    ;
; -111.938 ; phase:phaseControler|phaseInter[3]~_emulated ; phase:phaseControler|phaseInter[28]~113 ; phasesub     ; phaseadd    ; 0.500        ; 0.083      ; 111.568    ;
; -111.872 ; phaseadd                                     ; phase:phaseControler|phaseInter[25]~101 ; phaseadd     ; phaseadd    ; 1.000        ; 3.013      ; 114.947    ;
; -111.746 ; phase:phaseControler|phaseInter[4]~17        ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; 1.000        ; -0.128     ; 111.358    ;
; -111.722 ; phase:phaseControler|phaseInter[4]~_emulated ; phase:phaseControler|phaseInter[29]~117 ; phasesub     ; phaseadd    ; 0.500        ; 0.081      ; 111.043    ;
; -111.588 ; phase:phaseControler|phaseInter[3]~13        ; phase:phaseControler|phaseInter[28]~113 ; phaseadd     ; phaseadd    ; 1.000        ; -0.166     ; 111.469    ;
; -109.240 ; phase:phaseControler|phaseInter[5]~_emulated ; phase:phaseControler|phaseInter[30]~121 ; phasesub     ; phaseadd    ; 0.500        ; 0.254      ; 108.627    ;
; -109.184 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[25]~101 ; phasesub     ; phaseadd    ; 0.500        ; 0.252      ; 108.998    ;
; -108.828 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[24]~97  ; phasesub     ; phaseadd    ; 0.500        ; 0.088      ; 108.188    ;
; -108.612 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[25]~101 ; phaseadd     ; phaseadd    ; 1.000        ; 0.193      ; 108.867    ;
; -108.559 ; phaseadd                                     ; phase:phaseControler|phaseInter[24]~97  ; phaseadd     ; phaseadd    ; 0.500        ; 2.845      ; 110.676    ;
; -108.440 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[24]~97  ; phaseadd     ; phaseadd    ; 1.000        ; 0.077      ; 108.289    ;
; -108.227 ; phase:phaseControler|phaseInter[5]~21        ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 1.000        ; 0.230      ; 108.090    ;
; -108.150 ; phase:phaseControler|phaseInter[3]~_emulated ; phase:phaseControler|phaseInter[27]~109 ; phasesub     ; phaseadd    ; 0.500        ; 0.079      ; 107.780    ;
; -108.116 ; phase:phaseControler|phaseInter[6]~_emulated ; phase:phaseControler|phaseInter[31]~125 ; phasesub     ; phaseadd    ; 0.500        ; 0.209      ; 107.464    ;
; -108.059 ; phaseadd                                     ; phase:phaseControler|phaseInter[24]~97  ; phaseadd     ; phaseadd    ; 1.000        ; 2.845      ; 110.676    ;
; -107.868 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[26]~105 ; phasesub     ; phaseadd    ; 0.500        ; 0.076      ; 107.477    ;
; -107.800 ; phase:phaseControler|phaseInter[3]~13        ; phase:phaseControler|phaseInter[27]~109 ; phaseadd     ; phaseadd    ; 1.000        ; -0.170     ; 107.681    ;
; -107.502 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[26]~105 ; phaseadd     ; phaseadd    ; 1.000        ; -0.172     ; 107.363    ;
; -107.129 ; phase:phaseControler|phaseInter[6]~25        ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 1.000        ; 0.169      ; 106.937    ;
; -107.094 ; phase:phaseControler|phaseInter[4]~17        ; phase:phaseControler|phaseInter[28]~113 ; phaseadd     ; phaseadd    ; 1.000        ; -0.124     ; 107.017    ;
; -107.070 ; phase:phaseControler|phaseInter[4]~_emulated ; phase:phaseControler|phaseInter[28]~113 ; phasesub     ; phaseadd    ; 0.500        ; 0.085      ; 106.702    ;
; -105.605 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[23]~93  ; phasesub     ; phaseadd    ; 0.500        ; 0.087      ; 105.240    ;
; -105.569 ; phase:phaseControler|phaseInter[5]~_emulated ; phase:phaseControler|phaseInter[29]~117 ; phasesub     ; phaseadd    ; 0.500        ; 0.080      ; 104.889    ;
; -105.371 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[24]~97  ; phasesub     ; phaseadd    ; 0.500        ; 0.084      ; 104.727    ;
; -105.336 ; phaseadd                                     ; phase:phaseControler|phaseInter[23]~93  ; phaseadd     ; phaseadd    ; 0.500        ; 2.844      ; 107.728    ;
; -105.217 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[23]~93  ; phaseadd     ; phaseadd    ; 1.000        ; 0.076      ; 105.341    ;
; -104.836 ; phaseadd                                     ; phase:phaseControler|phaseInter[23]~93  ; phaseadd     ; phaseadd    ; 1.000        ; 2.844      ; 107.728    ;
; -104.799 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[24]~97  ; phaseadd     ; phaseadd    ; 1.000        ; 0.025      ; 104.596    ;
; -104.556 ; phase:phaseControler|phaseInter[5]~21        ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; 1.000        ; 0.056      ; 104.352    ;
; -103.925 ; phase:phaseControler|phaseInter[6]~_emulated ; phase:phaseControler|phaseInter[30]~121 ; phasesub     ; phaseadd    ; 0.500        ; 0.255      ; 103.313    ;
; -103.832 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[25]~101 ; phasesub     ; phaseadd    ; 0.500        ; 0.250      ; 103.644    ;
; -103.562 ; phase:phaseControler|phaseInter[3]~_emulated ; phase:phaseControler|phaseInter[26]~105 ; phasesub     ; phaseadd    ; 0.500        ; 0.076      ; 103.171    ;
; -103.466 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[25]~101 ; phaseadd     ; phaseadd    ; 1.000        ; 0.002      ; 103.530    ;
; -103.306 ; phase:phaseControler|phaseInter[4]~17        ; phase:phaseControler|phaseInter[27]~109 ; phaseadd     ; phaseadd    ; 1.000        ; -0.128     ; 103.229    ;
; -103.282 ; phase:phaseControler|phaseInter[4]~_emulated ; phase:phaseControler|phaseInter[27]~109 ; phasesub     ; phaseadd    ; 0.500        ; 0.081      ; 102.914    ;
; -103.212 ; phase:phaseControler|phaseInter[3]~13        ; phase:phaseControler|phaseInter[26]~105 ; phaseadd     ; phaseadd    ; 1.000        ; -0.173     ; 103.072    ;
; -102.938 ; phase:phaseControler|phaseInter[6]~25        ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 1.000        ; 0.215      ; 102.786    ;
; -102.357 ; phase:phaseControler|phaseInter[7]~_emulated ; phase:phaseControler|phaseInter[31]~125 ; phasesub     ; phaseadd    ; 0.500        ; 0.209      ; 101.705    ;
; -102.273 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[22]~89  ; phasesub     ; phaseadd    ; 0.500        ; 0.218      ; 102.043    ;
+----------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SwitchNanoadd'                                                                                                           ;
+---------+----------------------------+----------------------------+----------------+---------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                    ; Launch Clock   ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+----------------------------+----------------+---------------+--------------+------------+------------+
; -19.438 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.989     ; 14.465     ;
; -19.286 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.150     ; 14.152     ;
; -19.142 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.175     ; 13.983     ;
; -19.023 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.024     ; 14.015     ;
; -18.938 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.806     ; 13.389     ;
; -18.806 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.972     ; 12.938     ;
; -18.786 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.967     ; 13.076     ;
; -18.770 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.031     ; 13.755     ;
; -18.746 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.190     ; 13.572     ;
; -18.743 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.030     ; 13.729     ;
; -18.689 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.988     ; 13.717     ;
; -18.654 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.133     ; 12.625     ;
; -18.649 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.989     ; 13.676     ;
; -18.648 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.023     ; 13.641     ;
; -18.642 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.992     ; 12.907     ;
; -18.623 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.973     ; 12.772     ;
; -18.618 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.966     ; 13.080     ;
; -18.591 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.185     ; 13.422     ;
; -18.523 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.841     ; 12.939     ;
; -18.510 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.158     ; 12.456     ;
; -18.471 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.134     ; 12.459     ;
; -18.466 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.127     ; 12.767     ;
; -18.391 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.007     ; 12.488     ;
; -18.327 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.159     ; 12.290     ;
; -18.326 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.005     ; 13.337     ;
; -18.322 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.152     ; 12.598     ;
; -18.311 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.010     ; 13.317     ;
; -18.270 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.848     ; 12.679     ;
; -18.253 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.988     ; 13.281     ;
; -18.246 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.007     ; 12.496     ;
; -18.243 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.847     ; 12.653     ;
; -18.208 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.008     ; 12.322     ;
; -18.203 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.001     ; 12.630     ;
; -18.189 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.805     ; 12.641     ;
; -18.159 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.821     ; 12.968     ;
; -18.149 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.806     ; 12.600     ;
; -18.148 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.840     ; 12.565     ;
; -18.138 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.014     ; 12.228     ;
; -18.114 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.173     ; 12.045     ;
; -18.111 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.013     ; 12.202     ;
; -18.091 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.002     ; 12.346     ;
; -18.067 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.846     ; 12.794     ;
; -18.058 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.965     ; 12.826     ;
; -18.057 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.971     ; 12.190     ;
; -18.017 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.972     ; 12.149     ;
; -18.016 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.006     ; 12.114     ;
; -18.007 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.982     ; 12.655     ;
; -17.987 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.007     ; 12.996     ;
; -17.959 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.168     ; 11.895     ;
; -17.955 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.015     ; 12.062     ;
; -17.950 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.008     ; 12.370     ;
; -17.947 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.995     ; 12.968     ;
; -17.931 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.174     ; 11.879     ;
; -17.928 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.014     ; 12.036     ;
; -17.926 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.167     ; 12.187     ;
; -17.923 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.007     ; 12.344     ;
; -17.916 ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.994     ; 12.938     ;
; -17.915 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.007     ; 12.481     ;
; -17.909 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.995     ; 12.930     ;
; -17.906 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.126     ; 12.513     ;
; -17.889 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.007     ; 12.622     ;
; -17.874 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.972     ; 12.024     ;
; -17.869 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.965     ; 12.332     ;
; -17.863 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.007     ; 12.486     ;
; -17.834 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.973     ; 11.983     ;
; -17.833 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.007     ; 11.948     ;
; -17.829 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.966     ; 12.291     ;
; -17.828 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.000     ; 12.256     ;
; -17.826 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.822     ; 12.261     ;
; -17.814 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.007     ; 12.538     ;
; -17.811 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.827     ; 12.241     ;
; -17.776 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.169     ; 11.729     ;
; -17.771 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.162     ; 12.037     ;
; -17.771 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.032     ; 12.312     ;
; -17.762 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.151     ; 12.344     ;
; -17.753 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.805     ; 12.205     ;
; -17.744 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.856     ; 12.518     ;
; -17.737 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.168     ; 12.309     ;
; -17.694 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.988     ; 11.810     ;
; -17.679 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.993     ; 11.790     ;
; -17.662 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.168     ; 12.225     ;
; -17.652 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.881     ; 12.344     ;
; -17.643 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.000     ; 12.376     ;
; -17.621 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.971     ; 11.754     ;
; -17.608 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[21] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.008     ; 12.336     ;
; -17.593 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.193     ; 12.140     ;
; -17.569 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[6]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.991     ; 12.355     ;
; -17.518 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.193     ; 12.056     ;
; -17.511 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.989     ; 11.644     ;
; -17.506 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.982     ; 11.952     ;
; -17.496 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.994     ; 11.624     ;
; -17.491 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.987     ; 11.932     ;
; -17.491 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.863     ; 12.258     ;
; -17.487 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.824     ; 11.920     ;
; -17.474 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.042     ; 12.172     ;
; -17.467 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.022     ; 12.075     ;
; -17.466 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.811     ; 11.905     ;
; -17.464 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.862     ; 12.232     ;
; -17.456 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[21] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.169     ; 12.023     ;
; -17.447 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.812     ; 11.892     ;
+---------+----------------------------+----------------------------+----------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SwitchMicroadd'                                                                                                           ;
+---------+----------------------------+----------------------------+----------------+----------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                    ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+----------------------------+----------------+----------------+--------------+------------+------------+
; -14.431 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.018      ; 14.465     ;
; -14.279 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.143     ; 14.152     ;
; -14.135 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.168     ; 13.983     ;
; -14.016 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.017     ; 14.015     ;
; -13.931 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.201      ; 13.389     ;
; -13.799 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.035      ; 12.938     ;
; -13.779 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.040      ; 13.076     ;
; -13.763 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.024     ; 13.755     ;
; -13.739 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.183     ; 13.572     ;
; -13.736 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.023     ; 13.729     ;
; -13.682 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.019      ; 13.717     ;
; -13.647 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.126     ; 12.625     ;
; -13.642 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.018      ; 13.676     ;
; -13.641 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.016     ; 13.641     ;
; -13.635 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.015      ; 12.907     ;
; -13.616 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.034      ; 12.772     ;
; -13.611 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.041      ; 13.080     ;
; -13.584 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.178     ; 13.422     ;
; -13.516 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.166      ; 12.939     ;
; -13.503 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.151     ; 12.456     ;
; -13.464 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.127     ; 12.459     ;
; -13.459 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.120     ; 12.767     ;
; -13.384 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 12.488     ;
; -13.320 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.152     ; 12.290     ;
; -13.319 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.002      ; 13.337     ;
; -13.315 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.145     ; 12.598     ;
; -13.304 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.003     ; 13.317     ;
; -13.263 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.159      ; 12.679     ;
; -13.246 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.019      ; 13.281     ;
; -13.239 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 12.496     ;
; -13.236 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.160      ; 12.653     ;
; -13.201 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.001     ; 12.322     ;
; -13.196 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.006      ; 12.630     ;
; -13.182 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.202      ; 12.641     ;
; -13.152 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.186      ; 12.968     ;
; -13.142 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.201      ; 12.600     ;
; -13.141 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.167      ; 12.565     ;
; -13.131 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.007     ; 12.228     ;
; -13.107 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.166     ; 12.045     ;
; -13.104 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.006     ; 12.202     ;
; -13.084 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.005      ; 12.346     ;
; -13.060 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.161      ; 12.794     ;
; -13.051 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.042      ; 12.826     ;
; -13.050 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.036      ; 12.190     ;
; -13.010 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.035      ; 12.149     ;
; -13.009 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.001      ; 12.114     ;
; -13.000 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.025      ; 12.655     ;
; -12.980 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 12.996     ;
; -12.952 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.161     ; 11.895     ;
; -12.948 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.008     ; 12.062     ;
; -12.943 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.001     ; 12.370     ;
; -12.940 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.012      ; 12.968     ;
; -12.924 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.167     ; 11.879     ;
; -12.921 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.007     ; 12.036     ;
; -12.919 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.160     ; 12.187     ;
; -12.916 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 12.344     ;
; -12.909 ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.013      ; 12.938     ;
; -12.908 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 12.481     ;
; -12.902 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.012      ; 12.930     ;
; -12.899 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.119     ; 12.513     ;
; -12.882 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 12.622     ;
; -12.867 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.035      ; 12.024     ;
; -12.862 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.042      ; 12.332     ;
; -12.856 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 12.486     ;
; -12.827 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.034      ; 11.983     ;
; -12.826 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 11.948     ;
; -12.822 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.041      ; 12.291     ;
; -12.821 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.007      ; 12.256     ;
; -12.819 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.185      ; 12.261     ;
; -12.807 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 12.538     ;
; -12.804 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.180      ; 12.241     ;
; -12.769 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.162     ; 11.729     ;
; -12.764 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.155     ; 12.037     ;
; -12.764 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.025     ; 12.312     ;
; -12.755 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.144     ; 12.344     ;
; -12.746 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.202      ; 12.205     ;
; -12.737 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.151      ; 12.518     ;
; -12.730 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.161     ; 12.309     ;
; -12.687 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.019      ; 11.810     ;
; -12.672 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.014      ; 11.790     ;
; -12.655 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.161     ; 12.225     ;
; -12.645 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.126      ; 12.344     ;
; -12.636 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.007      ; 12.376     ;
; -12.614 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.036      ; 11.754     ;
; -12.601 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[21] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.001     ; 12.336     ;
; -12.586 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.186     ; 12.140     ;
; -12.562 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[6]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.016      ; 12.355     ;
; -12.511 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.186     ; 12.056     ;
; -12.504 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.018      ; 11.644     ;
; -12.499 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.025      ; 11.952     ;
; -12.489 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.013      ; 11.624     ;
; -12.484 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.020      ; 11.932     ;
; -12.484 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.144      ; 12.258     ;
; -12.480 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.183      ; 11.920     ;
; -12.467 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.035     ; 12.172     ;
; -12.460 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.015     ; 12.075     ;
; -12.459 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.196      ; 11.905     ;
; -12.457 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.145      ; 12.232     ;
; -12.449 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[21] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.162     ; 12.023     ;
; -12.440 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.195      ; 11.892     ;
+---------+----------------------------+----------------------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SwitchMicroadd'                                                                                                          ;
+--------+----------------------------+----------------------------+---------------+----------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock  ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+---------------+----------------+--------------+------------+------------+
; -4.780 ; SwitchNanoadd              ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.384     ; 5.604      ;
; -4.514 ; SwitchNanoadd              ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.391     ; 5.877      ;
; -4.428 ; SwitchNanoadd              ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.390     ; 5.962      ;
; -4.280 ; SwitchNanoadd              ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.384     ; 5.604      ;
; -4.263 ; SwitchNanoadd              ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.406     ; 6.143      ;
; -4.134 ; SwitchNanoadd              ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.391     ; 6.257      ;
; -4.014 ; SwitchNanoadd              ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.391     ; 5.877      ;
; -3.928 ; SwitchNanoadd              ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.390     ; 5.962      ;
; -3.854 ; SwitchNanoadd              ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.403     ; 6.549      ;
; -3.763 ; SwitchNanoadd              ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.406     ; 6.143      ;
; -3.634 ; SwitchNanoadd              ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.391     ; 6.257      ;
; -3.575 ; SwitchNanoadd              ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.586     ; 7.011      ;
; -3.559 ; SwitchNanoadd              ; ClockGenerator:C1|Step[21] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.384     ; 6.825      ;
; -3.526 ; SwitchNanoadd              ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.581     ; 7.055      ;
; -3.471 ; SwitchNanoadd              ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.427     ; 6.956      ;
; -3.354 ; SwitchNanoadd              ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.403     ; 6.549      ;
; -3.207 ; SwitchNanoadd              ; ClockGenerator:C1|Step[23] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.385     ; 7.178      ;
; -3.173 ; SwitchNanoadd              ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.401     ; 7.228      ;
; -3.154 ; SwitchNanoadd              ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.571     ; 7.417      ;
; -3.075 ; SwitchNanoadd              ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.586     ; 7.011      ;
; -3.059 ; SwitchNanoadd              ; ClockGenerator:C1|Step[21] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.384     ; 6.825      ;
; -3.026 ; SwitchNanoadd              ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.581     ; 7.055      ;
; -2.971 ; SwitchNanoadd              ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.427     ; 6.956      ;
; -2.953 ; SwitchNanoadd              ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.546     ; 7.593      ;
; -2.891 ; SwitchNanoadd              ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.419     ; 7.528      ;
; -2.891 ; SwitchNanoadd              ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.426     ; 7.535      ;
; -2.874 ; SwitchNanoadd              ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.420     ; 7.546      ;
; -2.796 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 6.357      ; 3.561      ;
; -2.707 ; SwitchNanoadd              ; ClockGenerator:C1|Step[23] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.385     ; 7.178      ;
; -2.673 ; SwitchNanoadd              ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.401     ; 7.228      ;
; -2.654 ; SwitchNanoadd              ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.571     ; 7.417      ;
; -2.530 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 6.364      ; 3.834      ;
; -2.453 ; SwitchNanoadd              ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.546     ; 7.593      ;
; -2.444 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 6.363      ; 3.919      ;
; -2.391 ; SwitchNanoadd              ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.419     ; 7.528      ;
; -2.391 ; SwitchNanoadd              ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.426     ; 7.535      ;
; -2.374 ; SwitchNanoadd              ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.420     ; 7.546      ;
; -2.279 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 6.379      ; 4.100      ;
; -2.150 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 6.364      ; 4.214      ;
; -2.123 ; SwitchNanoadd              ; ClockGenerator:C1|Step[31] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.385     ; 8.262      ;
; -2.049 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.007      ; 2.958      ;
; -2.045 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.007      ; 2.962      ;
; -1.870 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 6.376      ; 4.506      ;
; -1.760 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.166      ; 3.406      ;
; -1.632 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.007      ; 3.375      ;
; -1.623 ; SwitchNanoadd              ; ClockGenerator:C1|Step[31] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.385     ; 8.262      ;
; -1.612 ; SwitchNanoadd              ; ClockGenerator:C1|Step[3]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 8.468      ; 6.856      ;
; -1.591 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 6.559      ; 4.968      ;
; -1.575 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[21] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 6.357      ; 4.782      ;
; -1.542 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 6.554      ; 5.012      ;
; -1.487 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 6.400      ; 4.913      ;
; -1.464 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.007      ; 3.543      ;
; -1.450 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.000      ; 3.550      ;
; -1.448 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.000      ; 3.552      ;
; -1.436 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.990      ; 3.554      ;
; -1.428 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.985      ; 3.557      ;
; -1.420 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.988      ; 3.568      ;
; -1.223 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[23] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 6.358      ; 5.135      ;
; -1.198 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.014      ; 3.816      ;
; -1.189 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 6.374      ; 5.185      ;
; -1.184 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.007      ; 3.823      ;
; -1.182 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.007      ; 3.825      ;
; -1.174 ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.007      ; 3.833      ;
; -1.170 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.997      ; 3.827      ;
; -1.170 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 6.544      ; 5.374      ;
; -1.162 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.992      ; 3.830      ;
; -1.154 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.995      ; 3.841      ;
; -1.132 ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.001      ; 3.869      ;
; -1.112 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.013      ; 3.901      ;
; -1.112 ; SwitchNanoadd              ; ClockGenerator:C1|Step[3]  ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 8.468      ; 6.856      ;
; -1.098 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.006      ; 3.908      ;
; -1.096 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.006      ; 3.910      ;
; -1.084 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.996      ; 3.912      ;
; -1.076 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.991      ; 3.915      ;
; -1.076 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.006      ; 3.930      ;
; -1.068 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.994      ; 3.926      ;
; -1.056 ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.508      ; 4.452      ;
; -1.030 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[31] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.007      ; 3.977      ;
; -0.987 ; ClockGenerator:C1|Step[1]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.513      ; 4.526      ;
; -0.970 ; ClockGenerator:C1|Step[0]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.509      ; 4.539      ;
; -0.969 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 6.519      ; 5.550      ;
; -0.967 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.847      ; 3.880      ;
; -0.953 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.007      ; 4.054      ;
; -0.947 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.029      ; 4.082      ;
; -0.933 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.022      ; 4.089      ;
; -0.931 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.022      ; 4.091      ;
; -0.919 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.012      ; 4.093      ;
; -0.907 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 6.392      ; 5.485      ;
; -0.907 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 6.399      ; 5.492      ;
; -0.903 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.010      ; 4.107      ;
; -0.890 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 6.393      ; 5.503      ;
; -0.866 ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.008      ; 4.142      ;
; -0.818 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.014      ; 4.196      ;
; -0.804 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.007      ; 4.203      ;
; -0.802 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.007      ; 4.205      ;
; -0.790 ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.515      ; 4.725      ;
; -0.790 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.997      ; 4.207      ;
; -0.782 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.992      ; 4.210      ;
; -0.774 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.995      ; 4.221      ;
; -0.721 ; ClockGenerator:C1|Step[1]  ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.520      ; 4.799      ;
+--------+----------------------------+----------------------------+---------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SwitchNanoadd'                                                                                                         ;
+-------+----------------------------+----------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+---------------+---------------+--------------+------------+------------+
; 0.227 ; SwitchNanoadd              ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.377      ; 5.604      ;
; 0.493 ; SwitchNanoadd              ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.384      ; 5.877      ;
; 0.579 ; SwitchNanoadd              ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.383      ; 5.962      ;
; 0.727 ; SwitchNanoadd              ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.377      ; 5.604      ;
; 0.744 ; SwitchNanoadd              ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.399      ; 6.143      ;
; 0.873 ; SwitchNanoadd              ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.384      ; 6.257      ;
; 0.993 ; SwitchNanoadd              ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.384      ; 5.877      ;
; 1.079 ; SwitchNanoadd              ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.383      ; 5.962      ;
; 1.153 ; SwitchNanoadd              ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.396      ; 6.549      ;
; 1.244 ; SwitchNanoadd              ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.399      ; 6.143      ;
; 1.373 ; SwitchNanoadd              ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.384      ; 6.257      ;
; 1.432 ; SwitchNanoadd              ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.579      ; 7.011      ;
; 1.448 ; SwitchNanoadd              ; ClockGenerator:C1|Step[21] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.377      ; 6.825      ;
; 1.481 ; SwitchNanoadd              ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.574      ; 7.055      ;
; 1.536 ; SwitchNanoadd              ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.420      ; 6.956      ;
; 1.653 ; SwitchNanoadd              ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.396      ; 6.549      ;
; 1.800 ; SwitchNanoadd              ; ClockGenerator:C1|Step[23] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.378      ; 7.178      ;
; 1.834 ; SwitchNanoadd              ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.394      ; 7.228      ;
; 1.853 ; SwitchNanoadd              ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.564      ; 7.417      ;
; 1.932 ; SwitchNanoadd              ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.579      ; 7.011      ;
; 1.948 ; SwitchNanoadd              ; ClockGenerator:C1|Step[21] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.377      ; 6.825      ;
; 1.981 ; SwitchNanoadd              ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.574      ; 7.055      ;
; 2.036 ; SwitchNanoadd              ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.420      ; 6.956      ;
; 2.054 ; SwitchNanoadd              ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.539      ; 7.593      ;
; 2.116 ; SwitchNanoadd              ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.412      ; 7.528      ;
; 2.116 ; SwitchNanoadd              ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.419      ; 7.535      ;
; 2.133 ; SwitchNanoadd              ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.413      ; 7.546      ;
; 2.211 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 1.350      ; 3.561      ;
; 2.300 ; SwitchNanoadd              ; ClockGenerator:C1|Step[23] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.378      ; 7.178      ;
; 2.334 ; SwitchNanoadd              ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.394      ; 7.228      ;
; 2.353 ; SwitchNanoadd              ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.564      ; 7.417      ;
; 2.477 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 1.357      ; 3.834      ;
; 2.554 ; SwitchNanoadd              ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.539      ; 7.593      ;
; 2.563 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 1.356      ; 3.919      ;
; 2.616 ; SwitchNanoadd              ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.412      ; 7.528      ;
; 2.616 ; SwitchNanoadd              ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.419      ; 7.535      ;
; 2.633 ; SwitchNanoadd              ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.413      ; 7.546      ;
; 2.665 ; SwitchNanoadd              ; ClockGenerator:C1|Step[1]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 4.871      ; 7.536      ;
; 2.728 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 1.372      ; 4.100      ;
; 2.829 ; SwitchNanoadd              ; ClockGenerator:C1|Step[3]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 4.027      ; 6.856      ;
; 2.857 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 1.357      ; 4.214      ;
; 2.884 ; SwitchNanoadd              ; ClockGenerator:C1|Step[31] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.378      ; 8.262      ;
; 2.958 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 2.958      ;
; 2.962 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 2.962      ;
; 3.137 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 1.369      ; 4.506      ;
; 3.165 ; SwitchNanoadd              ; ClockGenerator:C1|Step[1]  ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 4.871      ; 7.536      ;
; 3.247 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.159      ; 3.406      ;
; 3.310 ; SwitchNanoadd              ; ClockGenerator:C1|Step[2]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 4.876      ; 8.186      ;
; 3.329 ; SwitchNanoadd              ; ClockGenerator:C1|Step[3]  ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 4.027      ; 6.856      ;
; 3.375 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 3.375      ;
; 3.384 ; SwitchNanoadd              ; ClockGenerator:C1|Step[31] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.378      ; 8.262      ;
; 3.416 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 1.552      ; 4.968      ;
; 3.432 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[21] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 1.350      ; 4.782      ;
; 3.465 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 1.547      ; 5.012      ;
; 3.520 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 1.393      ; 4.913      ;
; 3.543 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 3.543      ;
; 3.557 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.007     ; 3.550      ;
; 3.559 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.007     ; 3.552      ;
; 3.571 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.017     ; 3.554      ;
; 3.579 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.022     ; 3.557      ;
; 3.587 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.019     ; 3.568      ;
; 3.757 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[3]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 3.757      ;
; 3.784 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[23] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 1.351      ; 5.135      ;
; 3.809 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.007      ; 3.816      ;
; 3.810 ; SwitchNanoadd              ; ClockGenerator:C1|Step[2]  ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 4.876      ; 8.186      ;
; 3.818 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 1.367      ; 5.185      ;
; 3.823 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 3.823      ;
; 3.825 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 3.825      ;
; 3.833 ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 3.833      ;
; 3.837 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.010     ; 3.827      ;
; 3.837 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 1.537      ; 5.374      ;
; 3.845 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.015     ; 3.830      ;
; 3.853 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.012     ; 3.841      ;
; 3.875 ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.006     ; 3.869      ;
; 3.895 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.006      ; 3.901      ;
; 3.909 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.001     ; 3.908      ;
; 3.911 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.001     ; 3.910      ;
; 3.923 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.011     ; 3.912      ;
; 3.931 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.016     ; 3.915      ;
; 3.931 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.001     ; 3.930      ;
; 3.939 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.013     ; 3.926      ;
; 3.951 ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.501      ; 4.452      ;
; 3.977 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[31] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 3.977      ;
; 4.020 ; ClockGenerator:C1|Step[1]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.506      ; 4.526      ;
; 4.037 ; ClockGenerator:C1|Step[0]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.502      ; 4.539      ;
; 4.038 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 1.512      ; 5.550      ;
; 4.040 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.160     ; 3.880      ;
; 4.054 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 4.054      ;
; 4.060 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.022      ; 4.082      ;
; 4.074 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.015      ; 4.089      ;
; 4.076 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.015      ; 4.091      ;
; 4.088 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.005      ; 4.093      ;
; 4.100 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 1.385      ; 5.485      ;
; 4.100 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 1.392      ; 5.492      ;
; 4.104 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.003      ; 4.107      ;
; 4.117 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 1.386      ; 5.503      ;
; 4.141 ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.001      ; 4.142      ;
; 4.189 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.007      ; 4.196      ;
; 4.193 ; SwitchNanoadd              ; ClockGenerator:C1|Step[0]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 4.875      ; 9.068      ;
; 4.203 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 4.203      ;
+-------+----------------------------+----------------------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                 ;
+-------+------------------------+--------------------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                        ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+--------------------------------+---------------+-------------+--------------+------------+------------+
; 0.753 ; PWMWave:P1|address[31] ; PWMWave:P1|address[31]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 1.158 ; PWMWave:P1|address[17] ; PWMWave:P1|address[17]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.464      ;
; 1.163 ; PWMWave:P1|address[1]  ; PWMWave:P1|address[1]          ; clk           ; clk         ; 0.000        ; 0.000      ; 1.469      ;
; 1.164 ; PWMWave:P1|address[7]  ; PWMWave:P1|address[7]          ; clk           ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.164 ; PWMWave:P1|address[11] ; PWMWave:P1|address[11]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.165 ; PWMWave:P1|address[14] ; PWMWave:P1|address[14]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.471      ;
; 1.167 ; PWMWave:P1|address[0]  ; PWMWave:P1|address[0]          ; clk           ; clk         ; 0.000        ; 0.000      ; 1.473      ;
; 1.169 ; PWMWave:P1|address[23] ; PWMWave:P1|address[23]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; PWMWave:P1|address[29] ; PWMWave:P1|address[29]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.173 ; PWMWave:P1|address[2]  ; PWMWave:P1|address[2]          ; clk           ; clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.177 ; PWMWave:P1|address[18] ; PWMWave:P1|address[18]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; PWMWave:P1|address[20] ; PWMWave:P1|address[20]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.178 ; PWMWave:P1|address[30] ; PWMWave:P1|address[30]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.213 ; PWMWave:P1|address[3]  ; PWMWave:P1|address[3]          ; clk           ; clk         ; 0.000        ; 0.000      ; 1.519      ;
; 1.225 ; PWMWave:P1|address[19] ; PWMWave:P1|address[19]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; PWMWave:P1|address[21] ; PWMWave:P1|address[21]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.228 ; PWMWave:P1|address[8]  ; PWMWave:P1|address[8]          ; clk           ; clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.228 ; PWMWave:P1|address[10] ; PWMWave:P1|address[10]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.228 ; PWMWave:P1|address[24] ; PWMWave:P1|address[24]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.228 ; PWMWave:P1|address[26] ; PWMWave:P1|address[26]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.229 ; PWMWave:P1|address[12] ; PWMWave:P1|address[12]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.229 ; PWMWave:P1|address[22] ; PWMWave:P1|address[22]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.229 ; PWMWave:P1|address[28] ; PWMWave:P1|address[28]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.446 ; PWMWave:P1|address[15] ; PWMWave:P1|address[15]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.752      ;
; 1.462 ; PWMWave:P1|address[5]  ; PWMWave:P1|address[5]          ; clk           ; clk         ; 0.000        ; 0.000      ; 1.768      ;
; 1.472 ; PWMWave:P1|address[6]  ; PWMWave:P1|address[6]          ; clk           ; clk         ; 0.000        ; 0.000      ; 1.778      ;
; 1.513 ; PWMWave:P1|address[9]  ; PWMWave:P1|address[9]          ; clk           ; clk         ; 0.000        ; 0.000      ; 1.819      ;
; 1.518 ; PWMWave:P1|address[27] ; PWMWave:P1|address[27]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.824      ;
; 1.519 ; PWMWave:P1|address[4]  ; PWMWave:P1|address[4]          ; clk           ; clk         ; 0.000        ; 0.000      ; 1.825      ;
; 1.519 ; PWMWave:P1|address[13] ; PWMWave:P1|address[13]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.825      ;
; 1.522 ; PWMWave:P1|address[25] ; PWMWave:P1|address[25]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.828      ;
; 1.523 ; PWMWave:P1|address[16] ; PWMWave:P1|address[16]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.829      ;
; 1.553 ; SwitchNanoadd          ; PWMWave:P1|address[4]          ; SwitchNanoadd ; clk         ; 0.000        ; 2.784      ; 4.643      ;
; 1.611 ; SwitchNanoadd          ; PWMWave:P1|address[20]         ; SwitchNanoadd ; clk         ; 0.000        ; 2.769      ; 4.686      ;
; 1.620 ; SwitchNanoadd          ; PWMWave:P1|address[18]         ; SwitchNanoadd ; clk         ; 0.000        ; 2.769      ; 4.695      ;
; 1.643 ; PWMWave:P1|address[14] ; PWMWave:P1|address[15]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.949      ;
; 1.645 ; PWMWave:P1|address[0]  ; PWMWave:P1|address[1]          ; clk           ; clk         ; 0.000        ; 0.000      ; 1.951      ;
; 1.645 ; PWMWave:P1|address[17] ; PWMWave:P1|address[18]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.951      ;
; 1.650 ; PWMWave:P1|address[1]  ; PWMWave:P1|address[2]          ; clk           ; clk         ; 0.000        ; 0.000      ; 1.956      ;
; 1.651 ; PWMWave:P1|address[2]  ; PWMWave:P1|address[3]          ; clk           ; clk         ; 0.000        ; 0.000      ; 1.957      ;
; 1.651 ; PWMWave:P1|address[11] ; PWMWave:P1|address[12]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.957      ;
; 1.655 ; PWMWave:P1|address[18] ; PWMWave:P1|address[19]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.961      ;
; 1.656 ; PWMWave:P1|address[30] ; PWMWave:P1|address[31]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; PWMWave:P1|address[29] ; PWMWave:P1|address[30]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; PWMWave:P1|address[20] ; PWMWave:P1|address[21]         ; clk           ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.693 ; PWMWave:P1|address[3]  ; PWMWave:P1|address[4]          ; clk           ; clk         ; 0.000        ; 0.000      ; 1.999      ;
; 1.705 ; PWMWave:P1|address[10] ; PWMWave:P1|address[11]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; PWMWave:P1|address[19] ; PWMWave:P1|address[20]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; PWMWave:P1|address[8]  ; PWMWave:P1|address[9]          ; clk           ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; PWMWave:P1|address[26] ; PWMWave:P1|address[27]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; PWMWave:P1|address[24] ; PWMWave:P1|address[25]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.706 ; PWMWave:P1|address[22] ; PWMWave:P1|address[23]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; PWMWave:P1|address[28] ; PWMWave:P1|address[29]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; PWMWave:P1|address[21] ; PWMWave:P1|address[22]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; PWMWave:P1|address[12] ; PWMWave:P1|address[13]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.012      ;
; 1.731 ; PWMWave:P1|address[0]  ; PWMWave:P1|address[2]          ; clk           ; clk         ; 0.000        ; 0.000      ; 2.037      ;
; 1.731 ; PWMWave:P1|address[17] ; PWMWave:P1|address[19]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.037      ;
; 1.736 ; PWMWave:P1|address[1]  ; PWMWave:P1|address[3]          ; clk           ; clk         ; 0.000        ; 0.000      ; 2.042      ;
; 1.737 ; PWMWave:P1|address[2]  ; PWMWave:P1|address[4]          ; clk           ; clk         ; 0.000        ; 0.000      ; 2.043      ;
; 1.737 ; PWMWave:P1|address[11] ; PWMWave:P1|address[13]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.043      ;
; 1.741 ; PWMWave:P1|address[18] ; PWMWave:P1|address[20]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.047      ;
; 1.742 ; PWMWave:P1|address[29] ; PWMWave:P1|address[31]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.048      ;
; 1.742 ; PWMWave:P1|address[20] ; PWMWave:P1|address[22]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.048      ;
; 1.761 ; PWMWave:P1|address[7]  ; PWMWave:P1|address[8]          ; clk           ; clk         ; 0.000        ; 0.000      ; 2.067      ;
; 1.766 ; PWMWave:P1|address[23] ; PWMWave:P1|address[24]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.072      ;
; 1.779 ; PWMWave:P1|address[3]  ; PWMWave:P1|address[5]          ; clk           ; clk         ; 0.000        ; 0.000      ; 2.085      ;
; 1.791 ; PWMWave:P1|address[8]  ; PWMWave:P1|address[10]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.097      ;
; 1.791 ; PWMWave:P1|address[24] ; PWMWave:P1|address[26]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.097      ;
; 1.791 ; PWMWave:P1|address[26] ; PWMWave:P1|address[28]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.097      ;
; 1.791 ; PWMWave:P1|address[10] ; PWMWave:P1|address[12]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.097      ;
; 1.791 ; PWMWave:P1|address[19] ; PWMWave:P1|address[21]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.097      ;
; 1.792 ; PWMWave:P1|address[12] ; PWMWave:P1|address[14]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.098      ;
; 1.792 ; PWMWave:P1|address[28] ; PWMWave:P1|address[30]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.098      ;
; 1.792 ; PWMWave:P1|address[21] ; PWMWave:P1|address[23]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.098      ;
; 1.817 ; PWMWave:P1|address[0]  ; PWMWave:P1|address[3]          ; clk           ; clk         ; 0.000        ; 0.000      ; 2.123      ;
; 1.817 ; PWMWave:P1|address[17] ; PWMWave:P1|address[20]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.123      ;
; 1.822 ; PWMWave:P1|address[1]  ; PWMWave:P1|address[4]          ; clk           ; clk         ; 0.000        ; 0.000      ; 2.128      ;
; 1.823 ; PWMWave:P1|address[2]  ; PWMWave:P1|address[5]          ; clk           ; clk         ; 0.000        ; 0.000      ; 2.129      ;
; 1.823 ; PWMWave:P1|address[11] ; PWMWave:P1|address[14]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.129      ;
; 1.827 ; PWMWave:P1|address[18] ; PWMWave:P1|address[21]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.133      ;
; 1.828 ; PWMWave:P1|address[20] ; PWMWave:P1|address[23]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.134      ;
; 1.833 ; PWMWave:P1|address[14] ; PWMWave:P1|address[16]         ; clk           ; clk         ; 0.000        ; -0.015     ; 2.124      ;
; 1.847 ; PWMWave:P1|address[7]  ; PWMWave:P1|address[9]          ; clk           ; clk         ; 0.000        ; 0.000      ; 2.153      ;
; 1.852 ; PWMWave:P1|address[23] ; PWMWave:P1|address[25]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.158      ;
; 1.859 ; PWMWave:P1|address[8]  ; PWMWave:P1|SynthesisedPhase[8] ; clk           ; clk         ; 0.000        ; -0.021     ; 2.144      ;
; 1.865 ; PWMWave:P1|address[3]  ; PWMWave:P1|address[6]          ; clk           ; clk         ; 0.000        ; 0.000      ; 2.171      ;
; 1.877 ; PWMWave:P1|address[8]  ; PWMWave:P1|address[11]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.183      ;
; 1.877 ; PWMWave:P1|address[24] ; PWMWave:P1|address[27]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.183      ;
; 1.877 ; PWMWave:P1|address[26] ; PWMWave:P1|address[29]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.183      ;
; 1.877 ; PWMWave:P1|address[10] ; PWMWave:P1|address[13]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.183      ;
; 1.877 ; PWMWave:P1|address[19] ; PWMWave:P1|address[22]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.183      ;
; 1.878 ; PWMWave:P1|address[12] ; PWMWave:P1|address[15]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.184      ;
; 1.878 ; PWMWave:P1|address[28] ; PWMWave:P1|address[31]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.184      ;
; 1.896 ; PWMWave:P1|address[22] ; PWMWave:P1|address[24]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.202      ;
; 1.903 ; PWMWave:P1|address[0]  ; PWMWave:P1|address[4]          ; clk           ; clk         ; 0.000        ; 0.000      ; 2.209      ;
; 1.903 ; PWMWave:P1|address[17] ; PWMWave:P1|address[21]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.209      ;
; 1.908 ; PWMWave:P1|address[1]  ; PWMWave:P1|address[5]          ; clk           ; clk         ; 0.000        ; 0.000      ; 2.214      ;
; 1.909 ; PWMWave:P1|address[2]  ; PWMWave:P1|address[6]          ; clk           ; clk         ; 0.000        ; 0.000      ; 2.215      ;
; 1.909 ; PWMWave:P1|address[11] ; PWMWave:P1|address[15]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.215      ;
; 1.913 ; PWMWave:P1|address[18] ; PWMWave:P1|address[22]         ; clk           ; clk         ; 0.000        ; 0.000      ; 2.219      ;
+-------+------------------------+--------------------------------+---------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'phasesub'                                                                                                                                                 ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.911 ; phase:phaseControler|phaseInter[5]~21         ; phase:phaseControler|phaseInter[5]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; -0.024     ; 0.693      ;
; 0.935 ; phase:phaseControler|phaseInter[11]~45        ; phase:phaseControler|phaseInter[11]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; -0.054     ; 0.687      ;
; 0.964 ; phase:phaseControler|phaseInter[20]~81        ; phase:phaseControler|phaseInter[20]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; -0.078     ; 0.692      ;
; 1.068 ; phase:phaseControler|phaseInter[17]~69        ; phase:phaseControler|phaseInter[17]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; -0.009     ; 0.865      ;
; 1.075 ; phase:phaseControler|phaseInter[8]~33         ; phase:phaseControler|phaseInter[8]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; -0.015     ; 0.866      ;
; 1.079 ; phase:phaseControler|phaseInter[18]~73        ; phase:phaseControler|phaseInter[18]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; -0.024     ; 0.861      ;
; 1.096 ; phase:phaseControler|phaseInter[22]~89        ; phase:phaseControler|phaseInter[22]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; -0.209     ; 0.693      ;
; 1.106 ; phase:phaseControler|phaseInter[14]~57        ; phase:phaseControler|phaseInter[14]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; -0.221     ; 0.691      ;
; 1.143 ; phase:phaseControler|phaseInter[26]~105       ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; -0.073     ; 0.876      ;
; 1.255 ; phase:phaseControler|phaseInter[15]~61        ; phase:phaseControler|phaseInter[15]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; -0.056     ; 1.005      ;
; 1.341 ; phase:phaseControler|phaseInter[12]~49        ; phase:phaseControler|phaseInter[12]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; -0.037     ; 1.110      ;
; 1.359 ; phase:phaseControler|phaseInter[6]~25         ; phase:phaseControler|phaseInter[6]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; -0.040     ; 1.125      ;
; 1.386 ; phase:phaseControler|phaseInter[16]~65        ; phase:phaseControler|phaseInter[16]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; -0.074     ; 1.118      ;
; 1.406 ; phase:phaseControler|phaseInter[19]~77        ; phase:phaseControler|phaseInter[19]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; -0.082     ; 1.130      ;
; 1.431 ; phase:phaseControler|phaseInter[23]~93        ; phase:phaseControler|phaseInter[23]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; -0.078     ; 1.159      ;
; 1.520 ; phase:phaseControler|phaseInter[7]~29         ; phase:phaseControler|phaseInter[7]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; -0.209     ; 1.117      ;
; 1.525 ; phase:phaseControler|phaseInter[10]~41        ; phase:phaseControler|phaseInter[10]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; -0.210     ; 1.121      ;
; 1.528 ; phase:phaseControler|phaseInter[9]~37         ; phase:phaseControler|phaseInter[9]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; -0.207     ; 1.127      ;
; 1.764 ; phase:phaseControler|phaseInter[21]~85        ; phase:phaseControler|phaseInter[21]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; -0.024     ; 1.546      ;
; 1.894 ; phase:phaseControler|phaseInter[31]~125       ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; -0.204     ; 1.496      ;
; 2.005 ; phase:phaseControler|phaseInter[30]~121       ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; -0.250     ; 1.561      ;
; 2.038 ; phase:phaseControler|phaseInter[28]~113       ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; -0.080     ; 1.764      ;
; 2.075 ; phase:phaseControler|phaseInter[29]~117       ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; -0.073     ; 1.808      ;
; 2.144 ; phase:phaseControler|phaseInter[1]~5          ; phase:phaseControler|phaseInter[1]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; -0.059     ; 1.891      ;
; 2.156 ; phase:phaseControler|phaseInter[27]~109       ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; -0.073     ; 1.889      ;
; 2.213 ; phase:phaseControler|phaseInter[13]~53        ; phase:phaseControler|phaseInter[13]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; -0.186     ; 1.833      ;
; 2.254 ; phase:phaseControler|phaseInter[25]~101       ; phase:phaseControler|phaseInter[25]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; -0.244     ; 1.816      ;
; 2.262 ; phase:phaseControler|phaseInter[4]~17         ; phase:phaseControler|phaseInter[4]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; -0.209     ; 1.859      ;
; 2.304 ; phase:phaseControler|phaseInter[3]~13         ; phase:phaseControler|phaseInter[3]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; -0.249     ; 1.861      ;
; 2.406 ; phase:phaseControler|phaseInter[24]~97        ; phase:phaseControler|phaseInter[24]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; -0.076     ; 2.136      ;
; 2.500 ; phaseadd                                      ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.769      ; 5.575      ;
; 2.515 ; phaseadd                                      ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.766      ; 5.587      ;
; 2.529 ; phaseadd                                      ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.766      ; 5.601      ;
; 2.530 ; phaseadd                                      ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.769      ; 5.605      ;
; 2.541 ; phaseadd                                      ; phase:phaseControler|phaseInter[25]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.769      ; 5.616      ;
; 2.612 ; phase:phaseControler|phaseInter[2]~9          ; phase:phaseControler|phaseInter[2]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; -0.248     ; 2.170      ;
; 2.745 ; phaseadd                                      ; phase:phaseControler|phaseInter[23]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.766      ; 5.817      ;
; 2.780 ; phaseadd                                      ; phase:phaseControler|phaseInter[16]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.766      ; 5.852      ;
; 2.798 ; phaseadd                                      ; phase:phaseControler|phaseInter[21]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.769      ; 5.873      ;
; 2.824 ; phaseadd                                      ; phase:phaseControler|phaseInter[24]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.769      ; 5.899      ;
; 2.892 ; phase:phaseControler|phaseInter[21]~_emulated ; phase:phaseControler|phaseInter[21]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 3.198      ;
; 2.926 ; phase:phaseControler|phaseInter[24]~_emulated ; phase:phaseControler|phaseInter[24]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 3.232      ;
; 2.927 ; phaseadd                                      ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.766      ; 5.999      ;
; 2.928 ; phase:phaseControler|phaseInter[25]~_emulated ; phase:phaseControler|phaseInter[25]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 3.234      ;
; 2.942 ; phase:phaseControler|phaseInter[27]~_emulated ; phase:phaseControler|phaseInter[27]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 3.248      ;
; 2.988 ; phase:phaseControler|phaseInter[23]~_emulated ; phase:phaseControler|phaseInter[23]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 3.294      ;
; 3.000 ; phaseadd                                      ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.769      ; 5.575      ;
; 3.008 ; phaseadd                                      ; phase:phaseControler|phaseInter[17]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.762      ; 6.076      ;
; 3.015 ; phaseadd                                      ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.766      ; 5.587      ;
; 3.019 ; phaseadd                                      ; phase:phaseControler|phaseInter[22]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.766      ; 6.091      ;
; 3.029 ; phaseadd                                      ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.766      ; 5.601      ;
; 3.030 ; phaseadd                                      ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.769      ; 5.605      ;
; 3.041 ; phaseadd                                      ; phase:phaseControler|phaseInter[25]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.769      ; 5.616      ;
; 3.046 ; phaseadd                                      ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.766      ; 6.118      ;
; 3.063 ; phaseadd                                      ; phase:phaseControler|phaseInter[19]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.763      ; 6.132      ;
; 3.124 ; phase:phaseControler|phaseInter[0]~1          ; phase:phaseControler|phaseInter[0]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; -0.011     ; 2.919      ;
; 3.245 ; phaseadd                                      ; phase:phaseControler|phaseInter[23]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.766      ; 5.817      ;
; 3.276 ; phase:phaseControler|phaseInter[31]~_emulated ; phase:phaseControler|phaseInter[31]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 3.582      ;
; 3.280 ; phaseadd                                      ; phase:phaseControler|phaseInter[16]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.766      ; 5.852      ;
; 3.297 ; phase:phaseControler|phaseInter[15]~_emulated ; phase:phaseControler|phaseInter[15]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 3.603      ;
; 3.298 ; phaseadd                                      ; phase:phaseControler|phaseInter[21]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.769      ; 5.873      ;
; 3.315 ; phaseadd                                      ; phase:phaseControler|phaseInter[15]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.760      ; 6.381      ;
; 3.324 ; phaseadd                                      ; phase:phaseControler|phaseInter[24]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.769      ; 5.899      ;
; 3.335 ; phase:phaseControler|phaseInter[29]~_emulated ; phase:phaseControler|phaseInter[29]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 3.641      ;
; 3.340 ; phase:phaseControler|phaseInter[14]~_emulated ; phase:phaseControler|phaseInter[14]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 3.646      ;
; 3.409 ; phaseadd                                      ; phase:phaseControler|phaseInter[20]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.766      ; 6.481      ;
; 3.412 ; phase:phaseControler|phaseInter[24]~_emulated ; phase:phaseControler|phaseInter[25]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 3.718      ;
; 3.427 ; phaseadd                                      ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.766      ; 5.999      ;
; 3.433 ; phase:phaseControler|phaseInter[25]~_emulated ; phase:phaseControler|phaseInter[26]~_emulated ; phasesub     ; phasesub    ; 0.000        ; -0.003     ; 3.736      ;
; 3.449 ; phase:phaseControler|phaseInter[27]~_emulated ; phase:phaseControler|phaseInter[28]~_emulated ; phasesub     ; phasesub    ; 0.000        ; -0.003     ; 3.752      ;
; 3.491 ; phase:phaseControler|phaseInter[24]~_emulated ; phase:phaseControler|phaseInter[26]~_emulated ; phasesub     ; phasesub    ; 0.000        ; -0.003     ; 3.794      ;
; 3.508 ; phaseadd                                      ; phase:phaseControler|phaseInter[17]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.762      ; 6.076      ;
; 3.509 ; phase:phaseControler|phaseInter[23]~_emulated ; phase:phaseControler|phaseInter[24]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.003      ; 3.818      ;
; 3.515 ; phaseadd                                      ; phase:phaseControler|phaseInter[12]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.769      ; 6.590      ;
; 3.519 ; phaseadd                                      ; phase:phaseControler|phaseInter[22]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.766      ; 6.091      ;
; 3.521 ; phaseadd                                      ; phase:phaseControler|phaseInter[0]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 2.757      ; 6.584      ;
; 3.526 ; phase:phaseControler|phaseInter[25]~_emulated ; phase:phaseControler|phaseInter[27]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 3.832      ;
; 3.539 ; phase:phaseControler|phaseInter[11]~_emulated ; phase:phaseControler|phaseInter[11]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 3.845      ;
; 3.543 ; phase:phaseControler|phaseInter[27]~_emulated ; phase:phaseControler|phaseInter[29]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 3.849      ;
; 3.546 ; phaseadd                                      ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.766      ; 6.118      ;
; 3.553 ; phase:phaseControler|phaseInter[22]~_emulated ; phase:phaseControler|phaseInter[22]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 3.859      ;
; 3.555 ; phaseadd                                      ; phase:phaseControler|phaseInter[11]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.760      ; 6.621      ;
; 3.560 ; phaseadd                                      ; phase:phaseControler|phaseInter[14]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.760      ; 6.626      ;
; 3.563 ; phaseadd                                      ; phase:phaseControler|phaseInter[19]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.763      ; 6.132      ;
; 3.574 ; phase:phaseControler|phaseInter[16]~_emulated ; phase:phaseControler|phaseInter[16]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 3.880      ;
; 3.577 ; phase:phaseControler|phaseInter[21]~_emulated ; phase:phaseControler|phaseInter[22]~_emulated ; phasesub     ; phasesub    ; 0.000        ; -0.003     ; 3.880      ;
; 3.584 ; phase:phaseControler|phaseInter[24]~_emulated ; phase:phaseControler|phaseInter[27]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 3.890      ;
; 3.585 ; phase:phaseControler|phaseInter[21]~_emulated ; phase:phaseControler|phaseInter[23]~_emulated ; phasesub     ; phasesub    ; 0.000        ; -0.003     ; 3.888      ;
; 3.589 ; phase:phaseControler|phaseInter[14]~_emulated ; phase:phaseControler|phaseInter[15]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 3.895      ;
; 3.603 ; phase:phaseControler|phaseInter[23]~_emulated ; phase:phaseControler|phaseInter[25]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.003      ; 3.912      ;
; 3.607 ; phase:phaseControler|phaseInter[25]~_emulated ; phase:phaseControler|phaseInter[28]~_emulated ; phasesub     ; phasesub    ; 0.000        ; -0.003     ; 3.910      ;
; 3.622 ; phase:phaseControler|phaseInter[27]~_emulated ; phase:phaseControler|phaseInter[30]~_emulated ; phasesub     ; phasesub    ; 0.000        ; -0.003     ; 3.925      ;
; 3.628 ; phase:phaseControler|phaseInter[27]~_emulated ; phase:phaseControler|phaseInter[31]~_emulated ; phasesub     ; phasesub    ; 0.000        ; -0.003     ; 3.931      ;
; 3.629 ; phase:phaseControler|phaseInter[17]~_emulated ; phase:phaseControler|phaseInter[17]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 3.935      ;
; 3.665 ; phase:phaseControler|phaseInter[24]~_emulated ; phase:phaseControler|phaseInter[28]~_emulated ; phasesub     ; phasesub    ; 0.000        ; -0.003     ; 3.968      ;
; 3.673 ; phase:phaseControler|phaseInter[21]~_emulated ; phase:phaseControler|phaseInter[24]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 3.979      ;
; 3.682 ; phase:phaseControler|phaseInter[23]~_emulated ; phase:phaseControler|phaseInter[26]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 3.988      ;
; 3.701 ; phase:phaseControler|phaseInter[25]~_emulated ; phase:phaseControler|phaseInter[29]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 4.007      ;
; 3.740 ; phase:phaseControler|phaseInter[14]~_emulated ; phase:phaseControler|phaseInter[16]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.006      ; 4.052      ;
; 3.759 ; phase:phaseControler|phaseInter[24]~_emulated ; phase:phaseControler|phaseInter[29]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 4.065      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'phaseadd'                                                                                                                                           ;
+-------+-----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.482 ; phaseadd                                      ; phase:phaseControler|phaseInter[0]~1    ; phaseadd     ; phaseadd    ; 0.000        ; 2.768      ; 4.250      ;
; 1.863 ; phase:phaseControler|phaseInter[0]~1          ; phase:phaseControler|phaseInter[0]~1    ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 1.863      ;
; 1.982 ; phaseadd                                      ; phase:phaseControler|phaseInter[0]~1    ; phaseadd     ; phaseadd    ; -0.500       ; 2.768      ; 4.250      ;
; 2.251 ; phase:phaseControler|phaseInter[0]~_emulated  ; phase:phaseControler|phaseInter[0]~1    ; phasesub     ; phaseadd    ; -0.500       ; 0.011      ; 1.762      ;
; 2.860 ; phaseadd                                      ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 0.000        ; 3.016      ; 5.876      ;
; 3.161 ; phaseadd                                      ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; 0.000        ; 2.842      ; 6.003      ;
; 3.206 ; phaseadd                                      ; phase:phaseControler|phaseInter[16]~65  ; phaseadd     ; phaseadd    ; 0.000        ; 2.840      ; 6.046      ;
; 3.262 ; phaseadd                                      ; phase:phaseControler|phaseInter[25]~101 ; phaseadd     ; phaseadd    ; 0.000        ; 3.013      ; 6.275      ;
; 3.280 ; phase:phaseControler|phaseInter[22]~89        ; phase:phaseControler|phaseInter[22]~89  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 3.280      ;
; 3.308 ; phaseadd                                      ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 0.000        ; 2.970      ; 6.278      ;
; 3.309 ; phaseadd                                      ; phase:phaseControler|phaseInter[22]~89  ; phaseadd     ; phaseadd    ; 0.000        ; 2.975      ; 6.284      ;
; 3.338 ; phaseadd                                      ; phase:phaseControler|phaseInter[23]~93  ; phaseadd     ; phaseadd    ; 0.000        ; 2.844      ; 6.182      ;
; 3.349 ; phaseadd                                      ; phase:phaseControler|phaseInter[19]~77  ; phaseadd     ; phaseadd    ; 0.000        ; 2.845      ; 6.194      ;
; 3.360 ; phaseadd                                      ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; -0.500       ; 3.016      ; 5.876      ;
; 3.420 ; phaseadd                                      ; phase:phaseControler|phaseInter[28]~113 ; phaseadd     ; phaseadd    ; 0.000        ; 2.846      ; 6.266      ;
; 3.421 ; phaseadd                                      ; phase:phaseControler|phaseInter[27]~109 ; phaseadd     ; phaseadd    ; 0.000        ; 2.842      ; 6.263      ;
; 3.469 ; phase:phaseControler|phaseInter[23]~93        ; phase:phaseControler|phaseInter[23]~93  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 3.469      ;
; 3.514 ; phaseadd                                      ; phase:phaseControler|phaseInter[24]~97  ; phaseadd     ; phaseadd    ; 0.000        ; 2.845      ; 6.359      ;
; 3.660 ; phaseadd                                      ; phase:phaseControler|phaseInter[17]~69  ; phaseadd     ; phaseadd    ; 0.000        ; 2.771      ; 6.431      ;
; 3.660 ; phase:phaseControler|phaseInter[16]~65        ; phase:phaseControler|phaseInter[16]~65  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 3.660      ;
; 3.661 ; phaseadd                                      ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; -0.500       ; 2.842      ; 6.003      ;
; 3.677 ; phase:phaseControler|phaseInter[31]~125       ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 3.677      ;
; 3.702 ; phase:phaseControler|phaseInter[23]~93        ; phase:phaseControler|phaseInter[24]~97  ; phaseadd     ; phaseadd    ; 0.000        ; 0.001      ; 3.703      ;
; 3.706 ; phaseadd                                      ; phase:phaseControler|phaseInter[16]~65  ; phaseadd     ; phaseadd    ; -0.500       ; 2.840      ; 6.046      ;
; 3.742 ; phase:phaseControler|phaseInter[22]~89        ; phase:phaseControler|phaseInter[24]~97  ; phaseadd     ; phaseadd    ; 0.000        ; -0.130     ; 3.612      ;
; 3.752 ; phaseadd                                      ; phase:phaseControler|phaseInter[2]~9    ; phaseadd     ; phaseadd    ; 0.000        ; 3.011      ; 6.763      ;
; 3.762 ; phaseadd                                      ; phase:phaseControler|phaseInter[25]~101 ; phaseadd     ; phaseadd    ; -0.500       ; 3.013      ; 6.275      ;
; 3.808 ; phaseadd                                      ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; -0.500       ; 2.970      ; 6.278      ;
; 3.809 ; phaseadd                                      ; phase:phaseControler|phaseInter[22]~89  ; phaseadd     ; phaseadd    ; -0.500       ; 2.975      ; 6.284      ;
; 3.823 ; phaseadd                                      ; phase:phaseControler|phaseInter[20]~81  ; phaseadd     ; phaseadd    ; 0.000        ; 2.844      ; 6.667      ;
; 3.826 ; phaseadd                                      ; phase:phaseControler|phaseInter[1]~5    ; phaseadd     ; phaseadd    ; 0.000        ; 2.820      ; 6.646      ;
; 3.838 ; phaseadd                                      ; phase:phaseControler|phaseInter[23]~93  ; phaseadd     ; phaseadd    ; -0.500       ; 2.844      ; 6.182      ;
; 3.840 ; phase:phaseControler|phaseInter[30]~121       ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 3.840      ;
; 3.846 ; phaseadd                                      ; phase:phaseControler|phaseInter[3]~13   ; phaseadd     ; phaseadd    ; 0.000        ; 3.012      ; 6.858      ;
; 3.849 ; phaseadd                                      ; phase:phaseControler|phaseInter[19]~77  ; phaseadd     ; phaseadd    ; -0.500       ; 2.845      ; 6.194      ;
; 3.872 ; phase:phaseControler|phaseInter[23]~93        ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 0.000        ; 0.172      ; 4.044      ;
; 3.879 ; phase:phaseControler|phaseInter[23]~93        ; phase:phaseControler|phaseInter[25]~101 ; phaseadd     ; phaseadd    ; 0.000        ; 0.169      ; 4.048      ;
; 3.908 ; phase:phaseControler|phaseInter[22]~89        ; phase:phaseControler|phaseInter[23]~93  ; phaseadd     ; phaseadd    ; 0.000        ; -0.131     ; 3.777      ;
; 3.912 ; phase:phaseControler|phaseInter[22]~89        ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 0.000        ; 0.041      ; 3.953      ;
; 3.919 ; phase:phaseControler|phaseInter[22]~89        ; phase:phaseControler|phaseInter[25]~101 ; phaseadd     ; phaseadd    ; 0.000        ; 0.038      ; 3.957      ;
; 3.920 ; phaseadd                                      ; phase:phaseControler|phaseInter[28]~113 ; phaseadd     ; phaseadd    ; -0.500       ; 2.846      ; 6.266      ;
; 3.921 ; phaseadd                                      ; phase:phaseControler|phaseInter[27]~109 ; phaseadd     ; phaseadd    ; -0.500       ; 2.842      ; 6.263      ;
; 3.924 ; phase:phaseControler|phaseInter[29]~117       ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 3.924      ;
; 3.926 ; phase:phaseControler|phaseInter[23]~93        ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 0.000        ; 0.126      ; 4.052      ;
; 3.949 ; phaseadd                                      ; phase:phaseControler|phaseInter[26]~105 ; phaseadd     ; phaseadd    ; 0.000        ; 2.839      ; 6.788      ;
; 3.966 ; phase:phaseControler|phaseInter[22]~89        ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 0.000        ; -0.005     ; 3.961      ;
; 3.985 ; phase:phaseControler|phaseInter[11]~45        ; phase:phaseControler|phaseInter[11]~45  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 3.985      ;
; 4.012 ; phaseadd                                      ; phase:phaseControler|phaseInter[10]~41  ; phaseadd     ; phaseadd    ; 0.000        ; 2.971      ; 6.983      ;
; 4.014 ; phaseadd                                      ; phase:phaseControler|phaseInter[24]~97  ; phaseadd     ; phaseadd    ; -0.500       ; 2.845      ; 6.359      ;
; 4.039 ; phaseadd                                      ; phase:phaseControler|phaseInter[6]~25   ; phaseadd     ; phaseadd    ; 0.000        ; 2.801      ; 6.840      ;
; 4.055 ; phase:phaseControler|phaseInter[29]~117       ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 0.000        ; 0.174      ; 4.229      ;
; 4.067 ; phase:phaseControler|phaseInter[19]~77        ; phase:phaseControler|phaseInter[19]~77  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 4.067      ;
; 4.081 ; phase:phaseControler|phaseInter[23]~_emulated ; phase:phaseControler|phaseInter[23]~93  ; phasesub     ; phaseadd    ; -0.500       ; 0.078      ; 3.659      ;
; 4.103 ; phase:phaseControler|phaseInter[31]~_emulated ; phase:phaseControler|phaseInter[31]~125 ; phasesub     ; phaseadd    ; -0.500       ; 0.204      ; 3.807      ;
; 4.109 ; phase:phaseControler|phaseInter[29]~117       ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 0.000        ; 0.128      ; 4.237      ;
; 4.116 ; phase:phaseControler|phaseInter[24]~_emulated ; phase:phaseControler|phaseInter[24]~97  ; phasesub     ; phaseadd    ; -0.500       ; 0.076      ; 3.692      ;
; 4.122 ; phaseadd                                      ; phase:phaseControler|phaseInter[18]~73  ; phaseadd     ; phaseadd    ; 0.000        ; 2.785      ; 6.907      ;
; 4.133 ; phase:phaseControler|phaseInter[0]~1          ; phase:phaseControler|phaseInter[2]~9    ; phaseadd     ; phaseadd    ; 0.000        ; 0.243      ; 4.376      ;
; 4.134 ; phase:phaseControler|phaseInter[23]~93        ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; 0.000        ; -0.002     ; 4.132      ;
; 4.149 ; phase:phaseControler|phaseInter[25]~_emulated ; phase:phaseControler|phaseInter[25]~101 ; phasesub     ; phaseadd    ; -0.500       ; 0.244      ; 3.893      ;
; 4.160 ; phaseadd                                      ; phase:phaseControler|phaseInter[17]~69  ; phaseadd     ; phaseadd    ; -0.500       ; 2.771      ; 6.431      ;
; 4.173 ; phase:phaseControler|phaseInter[23]~93        ; phase:phaseControler|phaseInter[26]~105 ; phaseadd     ; phaseadd    ; 0.000        ; -0.005     ; 4.168      ;
; 4.174 ; phase:phaseControler|phaseInter[22]~89        ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; 0.000        ; -0.133     ; 4.041      ;
; 4.207 ; phase:phaseControler|phaseInter[0]~1          ; phase:phaseControler|phaseInter[1]~5    ; phaseadd     ; phaseadd    ; 0.000        ; 0.052      ; 4.259      ;
; 4.213 ; phase:phaseControler|phaseInter[22]~89        ; phase:phaseControler|phaseInter[26]~105 ; phaseadd     ; phaseadd    ; 0.000        ; -0.136     ; 4.077      ;
; 4.220 ; phase:phaseControler|phaseInter[23]~93        ; phase:phaseControler|phaseInter[27]~109 ; phaseadd     ; phaseadd    ; 0.000        ; -0.002     ; 4.218      ;
; 4.227 ; phase:phaseControler|phaseInter[0]~1          ; phase:phaseControler|phaseInter[3]~13   ; phaseadd     ; phaseadd    ; 0.000        ; 0.244      ; 4.471      ;
; 4.239 ; phaseadd                                      ; phase:phaseControler|phaseInter[5]~21   ; phaseadd     ; phaseadd    ; 0.000        ; 2.786      ; 7.025      ;
; 4.252 ; phaseadd                                      ; phase:phaseControler|phaseInter[2]~9    ; phaseadd     ; phaseadd    ; -0.500       ; 3.011      ; 6.763      ;
; 4.260 ; phase:phaseControler|phaseInter[22]~89        ; phase:phaseControler|phaseInter[27]~109 ; phaseadd     ; phaseadd    ; 0.000        ; -0.133     ; 4.127      ;
; 4.287 ; phase:phaseControler|phaseInter[15]~61        ; phase:phaseControler|phaseInter[15]~61  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 4.287      ;
; 4.288 ; phase:phaseControler|phaseInter[30]~121       ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 0.000        ; -0.046     ; 4.242      ;
; 4.292 ; phaseadd                                      ; phase:phaseControler|phaseInter[21]~85  ; phaseadd     ; phaseadd    ; 0.000        ; 2.793      ; 7.085      ;
; 4.296 ; phaseadd                                      ; phase:phaseControler|phaseInter[11]~45  ; phaseadd     ; phaseadd    ; 0.000        ; 2.814      ; 7.110      ;
; 4.302 ; phase:phaseControler|phaseInter[23]~93        ; phase:phaseControler|phaseInter[28]~113 ; phaseadd     ; phaseadd    ; 0.000        ; 0.002      ; 4.304      ;
; 4.306 ; phase:phaseControler|phaseInter[16]~65        ; phase:phaseControler|phaseInter[19]~77  ; phaseadd     ; phaseadd    ; 0.000        ; 0.005      ; 4.311      ;
; 4.314 ; phase:phaseControler|phaseInter[23]~_emulated ; phase:phaseControler|phaseInter[24]~97  ; phasesub     ; phaseadd    ; -0.500       ; 0.079      ; 3.893      ;
; 4.323 ; phaseadd                                      ; phase:phaseControler|phaseInter[20]~81  ; phaseadd     ; phaseadd    ; -0.500       ; 2.844      ; 6.667      ;
; 4.326 ; phaseadd                                      ; phase:phaseControler|phaseInter[1]~5    ; phaseadd     ; phaseadd    ; -0.500       ; 2.820      ; 6.646      ;
; 4.333 ; phase:phaseControler|phaseInter[27]~_emulated ; phase:phaseControler|phaseInter[27]~109 ; phasesub     ; phaseadd    ; -0.500       ; 0.073      ; 3.906      ;
; 4.342 ; phase:phaseControler|phaseInter[22]~89        ; phase:phaseControler|phaseInter[28]~113 ; phaseadd     ; phaseadd    ; 0.000        ; -0.129     ; 4.213      ;
; 4.343 ; phase:phaseControler|phaseInter[22]~_emulated ; phase:phaseControler|phaseInter[22]~89  ; phasesub     ; phaseadd    ; -0.500       ; 0.209      ; 4.052      ;
; 4.346 ; phaseadd                                      ; phase:phaseControler|phaseInter[9]~37   ; phaseadd     ; phaseadd    ; 0.000        ; 2.968      ; 7.314      ;
; 4.346 ; phaseadd                                      ; phase:phaseControler|phaseInter[3]~13   ; phaseadd     ; phaseadd    ; -0.500       ; 3.012      ; 6.858      ;
; 4.360 ; phaseadd                                      ; phase:phaseControler|phaseInter[14]~57  ; phaseadd     ; phaseadd    ; 0.000        ; 2.981      ; 7.341      ;
; 4.378 ; phase:phaseControler|phaseInter[27]~_emulated ; phase:phaseControler|phaseInter[30]~121 ; phasesub     ; phaseadd    ; -0.500       ; 0.247      ; 4.125      ;
; 4.386 ; phase:phaseControler|phaseInter[16]~65        ; phase:phaseControler|phaseInter[20]~81  ; phaseadd     ; phaseadd    ; 0.000        ; 0.004      ; 4.390      ;
; 4.395 ; phase:phaseControler|phaseInter[2]~9          ; phase:phaseControler|phaseInter[2]~9    ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 4.395      ;
; 4.400 ; phase:phaseControler|phaseInter[17]~69        ; phase:phaseControler|phaseInter[17]~69  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 4.400      ;
; 4.420 ; phase:phaseControler|phaseInter[0]~1          ; phase:phaseControler|phaseInter[6]~25   ; phaseadd     ; phaseadd    ; 0.000        ; 0.033      ; 4.453      ;
; 4.421 ; phase:phaseControler|phaseInter[14]~57        ; phase:phaseControler|phaseInter[14]~57  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 4.421      ;
; 4.430 ; phase:phaseControler|phaseInter[3]~13         ; phase:phaseControler|phaseInter[3]~13   ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 4.430      ;
; 4.432 ; phase:phaseControler|phaseInter[27]~_emulated ; phase:phaseControler|phaseInter[31]~125 ; phasesub     ; phaseadd    ; -0.500       ; 0.201      ; 4.133      ;
; 4.449 ; phaseadd                                      ; phase:phaseControler|phaseInter[26]~105 ; phaseadd     ; phaseadd    ; -0.500       ; 2.839      ; 6.788      ;
; 4.460 ; phase:phaseControler|phaseInter[15]~61        ; phase:phaseControler|phaseInter[16]~65  ; phaseadd     ; phaseadd    ; 0.000        ; 0.024      ; 4.484      ;
; 4.470 ; phase:phaseControler|phaseInter[16]~65        ; phase:phaseControler|phaseInter[22]~89  ; phaseadd     ; phaseadd    ; 0.000        ; 0.135      ; 4.605      ;
; 4.471 ; phaseadd                                      ; phase:phaseControler|phaseInter[15]~61  ; phaseadd     ; phaseadd    ; 0.000        ; 2.816      ; 7.287      ;
; 4.484 ; phase:phaseControler|phaseInter[23]~_emulated ; phase:phaseControler|phaseInter[30]~121 ; phasesub     ; phaseadd    ; -0.500       ; 0.250      ; 4.234      ;
; 4.485 ; phase:phaseControler|phaseInter[11]~45        ; phase:phaseControler|phaseInter[14]~57  ; phaseadd     ; phaseadd    ; 0.000        ; 0.167      ; 4.652      ;
; 4.491 ; phase:phaseControler|phaseInter[23]~_emulated ; phase:phaseControler|phaseInter[25]~101 ; phasesub     ; phaseadd    ; -0.500       ; 0.247      ; 4.238      ;
+-------+-----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'SwitchNanoadd'                                                                                                        ;
+---------+----------------------------+----------------------------+----------------+---------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                    ; Launch Clock   ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+----------------------------+----------------+---------------+--------------+------------+------------+
; -15.122 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.163     ; 9.381      ;
; -15.111 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -6.519     ; 8.199      ;
; -14.978 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.188     ; 9.212      ;
; -14.967 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -6.544     ; 8.030      ;
; -14.877 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.002     ; 9.297      ;
; -14.866 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -6.358     ; 8.115      ;
; -14.859 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.037     ; 9.244      ;
; -14.848 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -6.393     ; 8.062      ;
; -14.816 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.162     ; 9.377      ;
; -14.815 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.162     ; 9.381      ;
; -14.806 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.169     ; 9.043      ;
; -14.672 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.187     ; 9.208      ;
; -14.671 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.187     ; 9.212      ;
; -14.662 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.194     ; 8.874      ;
; -14.632 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[2]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.670     ; 8.038      ;
; -14.620 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.967     ; 8.910      ;
; -14.617 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.972     ; 8.895      ;
; -14.616 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.127     ; 8.917      ;
; -14.595 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.133     ; 8.566      ;
; -14.577 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.134     ; 8.565      ;
; -14.571 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.001     ; 9.293      ;
; -14.570 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.001     ; 9.297      ;
; -14.561 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.008     ; 8.959      ;
; -14.553 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.036     ; 9.240      ;
; -14.552 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.036     ; 9.244      ;
; -14.543 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.043     ; 8.906      ;
; -14.525 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.001     ; 8.946      ;
; -14.514 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -6.357     ; 7.764      ;
; -14.501 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[1]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.675     ; 8.549      ;
; -14.488 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[2]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.695     ; 7.869      ;
; -14.485 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.002     ; 8.905      ;
; -14.484 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.036     ; 8.870      ;
; -14.476 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.992     ; 8.741      ;
; -14.474 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -6.358     ; 7.723      ;
; -14.473 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -6.392     ; 7.688      ;
; -14.473 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.997     ; 8.726      ;
; -14.472 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.152     ; 8.748      ;
; -14.451 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.158     ; 8.397      ;
; -14.433 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.159     ; 8.396      ;
; -14.427 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.198     ; 8.651      ;
; -14.416 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -6.554     ; 7.469      ;
; -14.415 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.168     ; 8.978      ;
; -14.409 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.168     ; 8.981      ;
; -14.408 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.007     ; 8.974      ;
; -14.397 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[21] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.169     ; 8.964      ;
; -14.387 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[2]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.509     ; 7.954      ;
; -14.375 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.806     ; 8.826      ;
; -14.372 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.811     ; 8.811      ;
; -14.371 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.966     ; 8.833      ;
; -14.369 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[2]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.544     ; 7.901      ;
; -14.357 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.841     ; 8.773      ;
; -14.357 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[1]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.700     ; 8.380      ;
; -14.354 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.846     ; 8.758      ;
; -14.353 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.001     ; 8.780      ;
; -14.350 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.972     ; 8.482      ;
; -14.332 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.007     ; 8.429      ;
; -14.332 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.973     ; 8.481      ;
; -14.314 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.008     ; 8.428      ;
; -14.307 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.126     ; 8.914      ;
; -14.271 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.193     ; 8.809      ;
; -14.265 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.193     ; 8.812      ;
; -14.264 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.032     ; 8.805      ;
; -14.256 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[1]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.514     ; 8.465      ;
; -14.253 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[21] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.194     ; 8.795      ;
; -14.238 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[1]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.549     ; 8.412      ;
; -14.219 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.000     ; 8.942      ;
; -14.218 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.000     ; 8.946      ;
; -14.209 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.044     ; 8.587      ;
; -14.209 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.007     ; 8.608      ;
; -14.198 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -6.400     ; 7.405      ;
; -14.192 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.018     ; 8.596      ;
; -14.189 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[6]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.152     ; 8.814      ;
; -14.185 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.203     ; 8.404      ;
; -14.182 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.043     ; 8.561      ;
; -14.181 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -6.374     ; 7.414      ;
; -14.179 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.001     ; 8.901      ;
; -14.178 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.035     ; 8.866      ;
; -14.178 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.001     ; 8.905      ;
; -14.177 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.023     ; 8.576      ;
; -14.177 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.035     ; 8.870      ;
; -14.174 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -6.559     ; 7.222      ;
; -14.171 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -6.399     ; 7.379      ;
; -14.170 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.007     ; 8.894      ;
; -14.169 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.008     ; 8.567      ;
; -14.168 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.042     ; 8.532      ;
; -14.166 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -6.379     ; 7.394      ;
; -14.164 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.007     ; 8.897      ;
; -14.163 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.846     ; 8.890      ;
; -14.163 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.151     ; 8.745      ;
; -14.152 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.042     ; 8.841      ;
; -14.152 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[21] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.008     ; 8.880      ;
; -14.146 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.042     ; 8.844      ;
; -14.145 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.881     ; 8.837      ;
; -14.134 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[21] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.043     ; 8.827      ;
; -14.121 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.197     ; 8.647      ;
; -14.120 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.197     ; 8.651      ;
; -14.119 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.001     ; 8.540      ;
; -14.111 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -5.204     ; 8.313      ;
; -14.108 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -6.357     ; 7.358      ;
; -14.062 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -4.965     ; 8.830      ;
+---------+----------------------------+----------------------------+----------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'SwitchMicroadd'                                                                                                        ;
+---------+----------------------------+----------------------------+----------------+----------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                    ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+----------------------------+----------------+----------------+--------------+------------+------------+
; -10.670 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -2.078     ; 8.199      ;
; -10.526 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -2.103     ; 8.030      ;
; -10.425 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -1.917     ; 8.115      ;
; -10.407 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -1.952     ; 8.062      ;
; -10.115 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.156     ; 9.381      ;
; -10.073 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -1.916     ; 7.764      ;
; -10.033 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -1.917     ; 7.723      ;
; -10.032 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -1.951     ; 7.688      ;
; -9.975  ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -2.113     ; 7.469      ;
; -9.971  ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.181     ; 9.212      ;
; -9.870  ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.005      ; 9.297      ;
; -9.852  ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.030     ; 9.244      ;
; -9.809  ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.155     ; 9.377      ;
; -9.808  ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.155     ; 9.381      ;
; -9.799  ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.162     ; 9.043      ;
; -9.757  ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -1.959     ; 7.405      ;
; -9.740  ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -1.933     ; 7.414      ;
; -9.733  ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -2.118     ; 7.222      ;
; -9.730  ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -1.958     ; 7.379      ;
; -9.725  ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -1.938     ; 7.394      ;
; -9.667  ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -1.916     ; 7.358      ;
; -9.665  ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.180     ; 9.208      ;
; -9.664  ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.180     ; 9.212      ;
; -9.655  ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.187     ; 8.874      ;
; -9.613  ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.040      ; 8.910      ;
; -9.610  ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.035      ; 8.895      ;
; -9.609  ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.120     ; 8.917      ;
; -9.588  ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.126     ; 8.566      ;
; -9.570  ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.127     ; 8.565      ;
; -9.564  ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.006      ; 9.293      ;
; -9.563  ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.006      ; 9.297      ;
; -9.554  ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.001     ; 8.959      ;
; -9.546  ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.029     ; 9.240      ;
; -9.545  ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.029     ; 9.244      ;
; -9.536  ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.036     ; 8.906      ;
; -9.518  ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.006      ; 8.946      ;
; -9.478  ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.005      ; 8.905      ;
; -9.477  ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.029     ; 8.870      ;
; -9.469  ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.015      ; 8.741      ;
; -9.466  ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.010      ; 8.726      ;
; -9.465  ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.145     ; 8.748      ;
; -9.444  ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.151     ; 8.397      ;
; -9.426  ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.152     ; 8.396      ;
; -9.420  ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.191     ; 8.651      ;
; -9.408  ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.161     ; 8.978      ;
; -9.402  ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.161     ; 8.981      ;
; -9.401  ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 8.974      ;
; -9.401  ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -1.935     ; 7.073      ;
; -9.390  ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[21] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.162     ; 8.964      ;
; -9.368  ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.201      ; 8.826      ;
; -9.365  ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.196      ; 8.811      ;
; -9.364  ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.041      ; 8.833      ;
; -9.361  ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -1.923     ; 7.045      ;
; -9.350  ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.166      ; 8.773      ;
; -9.347  ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.161      ; 8.758      ;
; -9.346  ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.006      ; 8.780      ;
; -9.343  ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.035      ; 8.482      ;
; -9.330  ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -1.922     ; 7.015      ;
; -9.325  ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 8.429      ;
; -9.325  ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.034      ; 8.481      ;
; -9.323  ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -1.923     ; 7.007      ;
; -9.307  ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.001     ; 8.428      ;
; -9.300  ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.119     ; 8.914      ;
; -9.264  ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.186     ; 8.809      ;
; -9.258  ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.186     ; 8.812      ;
; -9.257  ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.025     ; 8.805      ;
; -9.246  ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[21] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.187     ; 8.795      ;
; -9.212  ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.007      ; 8.942      ;
; -9.211  ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.007      ; 8.946      ;
; -9.202  ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.037     ; 8.587      ;
; -9.202  ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 8.608      ;
; -9.185  ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.011     ; 8.596      ;
; -9.182  ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[6]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.145     ; 8.814      ;
; -9.178  ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.196     ; 8.404      ;
; -9.175  ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.036     ; 8.561      ;
; -9.172  ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.006      ; 8.901      ;
; -9.171  ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.028     ; 8.866      ;
; -9.171  ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.006      ; 8.905      ;
; -9.170  ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.016     ; 8.576      ;
; -9.170  ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.028     ; 8.870      ;
; -9.163  ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 8.894      ;
; -9.162  ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.001     ; 8.567      ;
; -9.161  ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.035     ; 8.532      ;
; -9.157  ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 8.897      ;
; -9.156  ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.161      ; 8.890      ;
; -9.156  ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.144     ; 8.745      ;
; -9.145  ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.035     ; 8.841      ;
; -9.145  ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[21] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.001     ; 8.880      ;
; -9.139  ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.035     ; 8.844      ;
; -9.138  ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.126      ; 8.837      ;
; -9.127  ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[21] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.036     ; 8.827      ;
; -9.114  ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.190     ; 8.647      ;
; -9.113  ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.190     ; 8.651      ;
; -9.112  ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.006      ; 8.540      ;
; -9.104  ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.197     ; 8.313      ;
; -9.055  ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.042      ; 8.830      ;
; -9.038  ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[6]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.170     ; 8.645      ;
; -9.037  ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.007      ; 8.777      ;
; -9.016  ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.202      ; 8.475      ;
; -9.013  ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.197      ; 8.460      ;
+---------+----------------------------+----------------------------+----------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'phasesub'                                                                                                          ;
+--------+-----------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.212 ; phaseadd  ; phase:phaseControler|phaseInter[1]~_emulated  ; phaseadd     ; phasesub    ; 0.500        ; 2.761      ; 3.513      ;
; -0.212 ; phaseadd  ; phase:phaseControler|phaseInter[4]~_emulated  ; phaseadd     ; phasesub    ; 0.500        ; 2.761      ; 3.513      ;
; -0.212 ; phaseadd  ; phase:phaseControler|phaseInter[7]~_emulated  ; phaseadd     ; phasesub    ; 0.500        ; 2.761      ; 3.513      ;
; -0.212 ; phaseadd  ; phase:phaseControler|phaseInter[8]~_emulated  ; phaseadd     ; phasesub    ; 0.500        ; 2.761      ; 3.513      ;
; -0.203 ; phaseadd  ; phase:phaseControler|phaseInter[11]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.760      ; 3.503      ;
; -0.203 ; phaseadd  ; phase:phaseControler|phaseInter[14]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.760      ; 3.503      ;
; -0.203 ; phaseadd  ; phase:phaseControler|phaseInter[15]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.760      ; 3.503      ;
; -0.192 ; phaseadd  ; phase:phaseControler|phaseInter[6]~_emulated  ; phaseadd     ; phasesub    ; 0.500        ; 2.761      ; 3.493      ;
; -0.192 ; phaseadd  ; phase:phaseControler|phaseInter[9]~_emulated  ; phaseadd     ; phasesub    ; 0.500        ; 2.761      ; 3.493      ;
; -0.192 ; phaseadd  ; phase:phaseControler|phaseInter[10]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.761      ; 3.493      ;
; -0.191 ; phaseadd  ; phase:phaseControler|phaseInter[12]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.769      ; 3.500      ;
; -0.191 ; phaseadd  ; phase:phaseControler|phaseInter[21]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.769      ; 3.500      ;
; -0.191 ; phaseadd  ; phase:phaseControler|phaseInter[24]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.769      ; 3.500      ;
; -0.191 ; phaseadd  ; phase:phaseControler|phaseInter[25]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.769      ; 3.500      ;
; -0.191 ; phaseadd  ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.769      ; 3.500      ;
; -0.191 ; phaseadd  ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.769      ; 3.500      ;
; -0.188 ; phaseadd  ; phase:phaseControler|phaseInter[16]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.766      ; 3.494      ;
; -0.188 ; phaseadd  ; phase:phaseControler|phaseInter[20]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.766      ; 3.494      ;
; -0.188 ; phaseadd  ; phase:phaseControler|phaseInter[22]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.766      ; 3.494      ;
; -0.188 ; phaseadd  ; phase:phaseControler|phaseInter[23]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.766      ; 3.494      ;
; -0.188 ; phaseadd  ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.766      ; 3.494      ;
; -0.188 ; phaseadd  ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.766      ; 3.494      ;
; -0.188 ; phaseadd  ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.766      ; 3.494      ;
; -0.188 ; phaseadd  ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.766      ; 3.494      ;
; -0.181 ; phaseadd  ; phase:phaseControler|phaseInter[2]~_emulated  ; phaseadd     ; phasesub    ; 0.500        ; 2.763      ; 3.484      ;
; -0.181 ; phaseadd  ; phase:phaseControler|phaseInter[3]~_emulated  ; phaseadd     ; phasesub    ; 0.500        ; 2.763      ; 3.484      ;
; -0.181 ; phaseadd  ; phase:phaseControler|phaseInter[19]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.763      ; 3.484      ;
; -0.175 ; phaseadd  ; phase:phaseControler|phaseInter[5]~_emulated  ; phaseadd     ; phasesub    ; 0.500        ; 2.762      ; 3.477      ;
; -0.175 ; phaseadd  ; phase:phaseControler|phaseInter[17]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.762      ; 3.477      ;
; -0.174 ; phaseadd  ; phase:phaseControler|phaseInter[18]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.761      ; 3.475      ;
; -0.173 ; phaseadd  ; phase:phaseControler|phaseInter[13]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 2.771      ; 3.484      ;
; 0.276  ; phaseadd  ; phase:phaseControler|phaseInter[0]~_emulated  ; phaseadd     ; phasesub    ; 0.500        ; 2.757      ; 3.021      ;
; 0.288  ; phaseadd  ; phase:phaseControler|phaseInter[1]~_emulated  ; phaseadd     ; phasesub    ; 1.000        ; 2.761      ; 3.513      ;
; 0.288  ; phaseadd  ; phase:phaseControler|phaseInter[4]~_emulated  ; phaseadd     ; phasesub    ; 1.000        ; 2.761      ; 3.513      ;
; 0.288  ; phaseadd  ; phase:phaseControler|phaseInter[7]~_emulated  ; phaseadd     ; phasesub    ; 1.000        ; 2.761      ; 3.513      ;
; 0.288  ; phaseadd  ; phase:phaseControler|phaseInter[8]~_emulated  ; phaseadd     ; phasesub    ; 1.000        ; 2.761      ; 3.513      ;
; 0.297  ; phaseadd  ; phase:phaseControler|phaseInter[11]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.760      ; 3.503      ;
; 0.297  ; phaseadd  ; phase:phaseControler|phaseInter[14]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.760      ; 3.503      ;
; 0.297  ; phaseadd  ; phase:phaseControler|phaseInter[15]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.760      ; 3.503      ;
; 0.308  ; phaseadd  ; phase:phaseControler|phaseInter[6]~_emulated  ; phaseadd     ; phasesub    ; 1.000        ; 2.761      ; 3.493      ;
; 0.308  ; phaseadd  ; phase:phaseControler|phaseInter[9]~_emulated  ; phaseadd     ; phasesub    ; 1.000        ; 2.761      ; 3.493      ;
; 0.308  ; phaseadd  ; phase:phaseControler|phaseInter[10]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.761      ; 3.493      ;
; 0.309  ; phaseadd  ; phase:phaseControler|phaseInter[12]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.769      ; 3.500      ;
; 0.309  ; phaseadd  ; phase:phaseControler|phaseInter[21]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.769      ; 3.500      ;
; 0.309  ; phaseadd  ; phase:phaseControler|phaseInter[24]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.769      ; 3.500      ;
; 0.309  ; phaseadd  ; phase:phaseControler|phaseInter[25]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.769      ; 3.500      ;
; 0.309  ; phaseadd  ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.769      ; 3.500      ;
; 0.309  ; phaseadd  ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.769      ; 3.500      ;
; 0.312  ; phaseadd  ; phase:phaseControler|phaseInter[16]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.766      ; 3.494      ;
; 0.312  ; phaseadd  ; phase:phaseControler|phaseInter[20]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.766      ; 3.494      ;
; 0.312  ; phaseadd  ; phase:phaseControler|phaseInter[22]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.766      ; 3.494      ;
; 0.312  ; phaseadd  ; phase:phaseControler|phaseInter[23]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.766      ; 3.494      ;
; 0.312  ; phaseadd  ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.766      ; 3.494      ;
; 0.312  ; phaseadd  ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.766      ; 3.494      ;
; 0.312  ; phaseadd  ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.766      ; 3.494      ;
; 0.312  ; phaseadd  ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.766      ; 3.494      ;
; 0.319  ; phaseadd  ; phase:phaseControler|phaseInter[2]~_emulated  ; phaseadd     ; phasesub    ; 1.000        ; 2.763      ; 3.484      ;
; 0.319  ; phaseadd  ; phase:phaseControler|phaseInter[3]~_emulated  ; phaseadd     ; phasesub    ; 1.000        ; 2.763      ; 3.484      ;
; 0.319  ; phaseadd  ; phase:phaseControler|phaseInter[19]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.763      ; 3.484      ;
; 0.325  ; phaseadd  ; phase:phaseControler|phaseInter[5]~_emulated  ; phaseadd     ; phasesub    ; 1.000        ; 2.762      ; 3.477      ;
; 0.325  ; phaseadd  ; phase:phaseControler|phaseInter[17]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.762      ; 3.477      ;
; 0.326  ; phaseadd  ; phase:phaseControler|phaseInter[18]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.761      ; 3.475      ;
; 0.327  ; phaseadd  ; phase:phaseControler|phaseInter[13]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 2.771      ; 3.484      ;
; 0.776  ; phaseadd  ; phase:phaseControler|phaseInter[0]~_emulated  ; phaseadd     ; phasesub    ; 1.000        ; 2.757      ; 3.021      ;
+--------+-----------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'SwitchMicroadd'                                                                                                       ;
+--------+----------------------------+----------------------------+---------------+----------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock  ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+---------------+----------------+--------------+------------+------------+
; -2.497 ; SwitchNanoadd              ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.406     ; 7.909      ;
; -2.326 ; SwitchNanoadd              ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.571     ; 8.245      ;
; -2.172 ; SwitchNanoadd              ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.419     ; 8.247      ;
; -2.172 ; SwitchNanoadd              ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.403     ; 8.231      ;
; -2.172 ; SwitchNanoadd              ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.420     ; 8.248      ;
; -2.004 ; SwitchNanoadd              ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.581     ; 8.577      ;
; -1.997 ; SwitchNanoadd              ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.406     ; 7.909      ;
; -1.994 ; SwitchNanoadd              ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.586     ; 8.592      ;
; -1.905 ; SwitchNanoadd              ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.401     ; 8.496      ;
; -1.890 ; SwitchNanoadd              ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.546     ; 8.656      ;
; -1.831 ; SwitchNanoadd              ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.427     ; 8.596      ;
; -1.827 ; SwitchNanoadd              ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.426     ; 8.599      ;
; -1.826 ; SwitchNanoadd              ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.571     ; 8.245      ;
; -1.738 ; SwitchNanoadd              ; ClockGenerator:C1|Step[21] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.384     ; 8.646      ;
; -1.725 ; SwitchNanoadd              ; ClockGenerator:C1|Step[31] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.385     ; 8.660      ;
; -1.722 ; SwitchNanoadd              ; ClockGenerator:C1|Step[23] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.385     ; 8.663      ;
; -1.672 ; SwitchNanoadd              ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.419     ; 8.247      ;
; -1.672 ; SwitchNanoadd              ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.403     ; 8.231      ;
; -1.672 ; SwitchNanoadd              ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.420     ; 8.248      ;
; -1.659 ; SwitchNanoadd              ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.384     ; 8.725      ;
; -1.504 ; SwitchNanoadd              ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.581     ; 8.577      ;
; -1.494 ; SwitchNanoadd              ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.586     ; 8.592      ;
; -1.405 ; SwitchNanoadd              ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.401     ; 8.496      ;
; -1.390 ; SwitchNanoadd              ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.546     ; 8.656      ;
; -1.332 ; SwitchNanoadd              ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.391     ; 9.059      ;
; -1.331 ; SwitchNanoadd              ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.427     ; 8.596      ;
; -1.328 ; SwitchNanoadd              ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.391     ; 9.063      ;
; -1.327 ; SwitchNanoadd              ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 10.390     ; 9.063      ;
; -1.327 ; SwitchNanoadd              ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.426     ; 8.599      ;
; -1.293 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.987      ; 3.694      ;
; -1.290 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.827      ; 3.537      ;
; -1.266 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.986      ; 3.720      ;
; -1.238 ; SwitchNanoadd              ; ClockGenerator:C1|Step[21] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.384     ; 8.646      ;
; -1.225 ; SwitchNanoadd              ; ClockGenerator:C1|Step[31] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.385     ; 8.660      ;
; -1.222 ; SwitchNanoadd              ; ClockGenerator:C1|Step[23] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.385     ; 8.663      ;
; -1.159 ; SwitchNanoadd              ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.384     ; 8.725      ;
; -1.122 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.152      ; 4.030      ;
; -1.119 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.992      ; 3.873      ;
; -1.095 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.151      ; 4.056      ;
; -1.036 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.832      ; 3.796      ;
; -0.979 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.994      ; 4.015      ;
; -0.978 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.028      ; 4.050      ;
; -0.968 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.000      ; 4.032      ;
; -0.968 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.984      ; 4.016      ;
; -0.968 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.001      ; 4.033      ;
; -0.965 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.840      ; 3.875      ;
; -0.965 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.824      ; 3.859      ;
; -0.965 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.841      ; 3.876      ;
; -0.941 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.999      ; 4.058      ;
; -0.941 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.983      ; 4.042      ;
; -0.941 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.000      ; 4.059      ;
; -0.938 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.029      ; 4.091      ;
; -0.865 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.997      ; 4.132      ;
; -0.832 ; SwitchNanoadd              ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.391     ; 9.059      ;
; -0.828 ; SwitchNanoadd              ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.391     ; 9.063      ;
; -0.827 ; SwitchNanoadd              ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 10.390     ; 9.063      ;
; -0.808 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.159      ; 4.351      ;
; -0.807 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.193      ; 4.386      ;
; -0.800 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.162      ; 4.362      ;
; -0.797 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.002      ; 4.205      ;
; -0.790 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.167      ; 4.377      ;
; -0.787 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.007      ; 4.220      ;
; -0.773 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.161      ; 4.388      ;
; -0.767 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.194      ; 4.427      ;
; -0.763 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.166      ; 4.403      ;
; -0.711 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.845      ; 4.134      ;
; -0.711 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.829      ; 4.118      ;
; -0.711 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.846      ; 4.135      ;
; -0.701 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.982      ; 4.281      ;
; -0.698 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.822      ; 4.124      ;
; -0.686 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.127      ; 4.441      ;
; -0.683 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.967      ; 4.284      ;
; -0.674 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.981      ; 4.307      ;
; -0.659 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.126      ; 4.467      ;
; -0.654 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.007      ; 4.353      ;
; -0.654 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.991      ; 4.337      ;
; -0.654 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.008      ; 4.354      ;
; -0.653 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.041      ; 4.388      ;
; -0.653 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.025      ; 4.372      ;
; -0.653 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.042      ; 4.389      ;
; -0.627 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.008      ; 4.381      ;
; -0.624 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.848      ; 4.224      ;
; -0.623 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.007      ; 4.384      ;
; -0.620 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.847      ; 4.227      ;
; -0.613 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.042      ; 4.429      ;
; -0.613 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.026      ; 4.413      ;
; -0.613 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.043      ; 4.430      ;
; -0.604 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.993      ; 4.389      ;
; -0.600 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.007      ; 4.407      ;
; -0.598 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.028      ; 4.430      ;
; -0.596 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.006      ; 4.410      ;
; -0.587 ; SwitchNanoadd              ; ClockGenerator:C1|Step[3]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 8.468      ; 7.881      ;
; -0.543 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.007      ; 4.464      ;
; -0.534 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[21] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.965      ; 4.431      ;
; -0.533 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 5.012      ; 4.479      ;
; -0.531 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[21] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.805      ; 4.274      ;
; -0.521 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[31] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.966      ; 4.445      ;
; -0.518 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[23] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.966      ; 4.448      ;
; -0.518 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[31] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.806      ; 4.288      ;
; -0.515 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[23] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.806      ; 4.291      ;
+--------+----------------------------+----------------------------+---------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'phasesub'                                                                                                           ;
+--------+-----------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.042 ; phaseadd  ; phase:phaseControler|phaseInter[0]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 2.757      ; 3.021      ;
; 0.407  ; phaseadd  ; phase:phaseControler|phaseInter[13]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.771      ; 3.484      ;
; 0.408  ; phaseadd  ; phase:phaseControler|phaseInter[18]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.761      ; 3.475      ;
; 0.409  ; phaseadd  ; phase:phaseControler|phaseInter[5]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 2.762      ; 3.477      ;
; 0.409  ; phaseadd  ; phase:phaseControler|phaseInter[17]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.762      ; 3.477      ;
; 0.415  ; phaseadd  ; phase:phaseControler|phaseInter[2]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 2.763      ; 3.484      ;
; 0.415  ; phaseadd  ; phase:phaseControler|phaseInter[3]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 2.763      ; 3.484      ;
; 0.415  ; phaseadd  ; phase:phaseControler|phaseInter[19]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.763      ; 3.484      ;
; 0.422  ; phaseadd  ; phase:phaseControler|phaseInter[16]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.766      ; 3.494      ;
; 0.422  ; phaseadd  ; phase:phaseControler|phaseInter[20]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.766      ; 3.494      ;
; 0.422  ; phaseadd  ; phase:phaseControler|phaseInter[22]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.766      ; 3.494      ;
; 0.422  ; phaseadd  ; phase:phaseControler|phaseInter[23]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.766      ; 3.494      ;
; 0.422  ; phaseadd  ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.766      ; 3.494      ;
; 0.422  ; phaseadd  ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.766      ; 3.494      ;
; 0.422  ; phaseadd  ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.766      ; 3.494      ;
; 0.422  ; phaseadd  ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.766      ; 3.494      ;
; 0.425  ; phaseadd  ; phase:phaseControler|phaseInter[12]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.769      ; 3.500      ;
; 0.425  ; phaseadd  ; phase:phaseControler|phaseInter[21]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.769      ; 3.500      ;
; 0.425  ; phaseadd  ; phase:phaseControler|phaseInter[24]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.769      ; 3.500      ;
; 0.425  ; phaseadd  ; phase:phaseControler|phaseInter[25]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.769      ; 3.500      ;
; 0.425  ; phaseadd  ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.769      ; 3.500      ;
; 0.425  ; phaseadd  ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.769      ; 3.500      ;
; 0.426  ; phaseadd  ; phase:phaseControler|phaseInter[6]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 2.761      ; 3.493      ;
; 0.426  ; phaseadd  ; phase:phaseControler|phaseInter[9]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 2.761      ; 3.493      ;
; 0.426  ; phaseadd  ; phase:phaseControler|phaseInter[10]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.761      ; 3.493      ;
; 0.437  ; phaseadd  ; phase:phaseControler|phaseInter[11]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.760      ; 3.503      ;
; 0.437  ; phaseadd  ; phase:phaseControler|phaseInter[14]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.760      ; 3.503      ;
; 0.437  ; phaseadd  ; phase:phaseControler|phaseInter[15]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 2.760      ; 3.503      ;
; 0.446  ; phaseadd  ; phase:phaseControler|phaseInter[1]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 2.761      ; 3.513      ;
; 0.446  ; phaseadd  ; phase:phaseControler|phaseInter[4]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 2.761      ; 3.513      ;
; 0.446  ; phaseadd  ; phase:phaseControler|phaseInter[7]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 2.761      ; 3.513      ;
; 0.446  ; phaseadd  ; phase:phaseControler|phaseInter[8]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 2.761      ; 3.513      ;
; 0.458  ; phaseadd  ; phase:phaseControler|phaseInter[0]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 2.757      ; 3.021      ;
; 0.907  ; phaseadd  ; phase:phaseControler|phaseInter[13]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.771      ; 3.484      ;
; 0.908  ; phaseadd  ; phase:phaseControler|phaseInter[18]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.761      ; 3.475      ;
; 0.909  ; phaseadd  ; phase:phaseControler|phaseInter[5]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 2.762      ; 3.477      ;
; 0.909  ; phaseadd  ; phase:phaseControler|phaseInter[17]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.762      ; 3.477      ;
; 0.915  ; phaseadd  ; phase:phaseControler|phaseInter[2]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 2.763      ; 3.484      ;
; 0.915  ; phaseadd  ; phase:phaseControler|phaseInter[3]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 2.763      ; 3.484      ;
; 0.915  ; phaseadd  ; phase:phaseControler|phaseInter[19]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.763      ; 3.484      ;
; 0.922  ; phaseadd  ; phase:phaseControler|phaseInter[16]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.766      ; 3.494      ;
; 0.922  ; phaseadd  ; phase:phaseControler|phaseInter[20]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.766      ; 3.494      ;
; 0.922  ; phaseadd  ; phase:phaseControler|phaseInter[22]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.766      ; 3.494      ;
; 0.922  ; phaseadd  ; phase:phaseControler|phaseInter[23]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.766      ; 3.494      ;
; 0.922  ; phaseadd  ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.766      ; 3.494      ;
; 0.922  ; phaseadd  ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.766      ; 3.494      ;
; 0.922  ; phaseadd  ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.766      ; 3.494      ;
; 0.922  ; phaseadd  ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.766      ; 3.494      ;
; 0.925  ; phaseadd  ; phase:phaseControler|phaseInter[12]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.769      ; 3.500      ;
; 0.925  ; phaseadd  ; phase:phaseControler|phaseInter[21]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.769      ; 3.500      ;
; 0.925  ; phaseadd  ; phase:phaseControler|phaseInter[24]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.769      ; 3.500      ;
; 0.925  ; phaseadd  ; phase:phaseControler|phaseInter[25]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.769      ; 3.500      ;
; 0.925  ; phaseadd  ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.769      ; 3.500      ;
; 0.925  ; phaseadd  ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.769      ; 3.500      ;
; 0.926  ; phaseadd  ; phase:phaseControler|phaseInter[6]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 2.761      ; 3.493      ;
; 0.926  ; phaseadd  ; phase:phaseControler|phaseInter[9]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 2.761      ; 3.493      ;
; 0.926  ; phaseadd  ; phase:phaseControler|phaseInter[10]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.761      ; 3.493      ;
; 0.937  ; phaseadd  ; phase:phaseControler|phaseInter[11]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.760      ; 3.503      ;
; 0.937  ; phaseadd  ; phase:phaseControler|phaseInter[14]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.760      ; 3.503      ;
; 0.937  ; phaseadd  ; phase:phaseControler|phaseInter[15]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 2.760      ; 3.503      ;
; 0.946  ; phaseadd  ; phase:phaseControler|phaseInter[1]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 2.761      ; 3.513      ;
; 0.946  ; phaseadd  ; phase:phaseControler|phaseInter[4]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 2.761      ; 3.513      ;
; 0.946  ; phaseadd  ; phase:phaseControler|phaseInter[7]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 2.761      ; 3.513      ;
; 0.946  ; phaseadd  ; phase:phaseControler|phaseInter[8]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 2.761      ; 3.513      ;
+--------+-----------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'SwitchNanoadd'                                                                                                      ;
+-------+----------------------------+----------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+---------------+---------------+--------------+------------+------------+
; 2.510 ; SwitchNanoadd              ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.399      ; 7.909      ;
; 2.681 ; SwitchNanoadd              ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.564      ; 8.245      ;
; 2.835 ; SwitchNanoadd              ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.412      ; 8.247      ;
; 2.835 ; SwitchNanoadd              ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.396      ; 8.231      ;
; 2.835 ; SwitchNanoadd              ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.413      ; 8.248      ;
; 2.844 ; SwitchNanoadd              ; ClockGenerator:C1|Step[2]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 4.876      ; 7.720      ;
; 2.849 ; SwitchNanoadd              ; ClockGenerator:C1|Step[0]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 4.875      ; 7.724      ;
; 3.003 ; SwitchNanoadd              ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.574      ; 8.577      ;
; 3.010 ; SwitchNanoadd              ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.399      ; 7.909      ;
; 3.013 ; SwitchNanoadd              ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.579      ; 8.592      ;
; 3.102 ; SwitchNanoadd              ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.394      ; 8.496      ;
; 3.117 ; SwitchNanoadd              ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.539      ; 8.656      ;
; 3.176 ; SwitchNanoadd              ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.420      ; 8.596      ;
; 3.180 ; SwitchNanoadd              ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.419      ; 8.599      ;
; 3.181 ; SwitchNanoadd              ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.564      ; 8.245      ;
; 3.269 ; SwitchNanoadd              ; ClockGenerator:C1|Step[21] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.377      ; 8.646      ;
; 3.282 ; SwitchNanoadd              ; ClockGenerator:C1|Step[31] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.378      ; 8.660      ;
; 3.285 ; SwitchNanoadd              ; ClockGenerator:C1|Step[23] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.378      ; 8.663      ;
; 3.335 ; SwitchNanoadd              ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.412      ; 8.247      ;
; 3.335 ; SwitchNanoadd              ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.396      ; 8.231      ;
; 3.335 ; SwitchNanoadd              ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.413      ; 8.248      ;
; 3.344 ; SwitchNanoadd              ; ClockGenerator:C1|Step[2]  ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 4.876      ; 7.720      ;
; 3.348 ; SwitchNanoadd              ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.377      ; 8.725      ;
; 3.349 ; SwitchNanoadd              ; ClockGenerator:C1|Step[0]  ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 4.875      ; 7.724      ;
; 3.360 ; SwitchNanoadd              ; ClockGenerator:C1|Step[1]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 4.871      ; 8.231      ;
; 3.503 ; SwitchNanoadd              ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.574      ; 8.577      ;
; 3.513 ; SwitchNanoadd              ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.579      ; 8.592      ;
; 3.602 ; SwitchNanoadd              ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.394      ; 8.496      ;
; 3.617 ; SwitchNanoadd              ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.539      ; 8.656      ;
; 3.675 ; SwitchNanoadd              ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.384      ; 9.059      ;
; 3.676 ; SwitchNanoadd              ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.420      ; 8.596      ;
; 3.679 ; SwitchNanoadd              ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.384      ; 9.063      ;
; 3.680 ; SwitchNanoadd              ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 5.383      ; 9.063      ;
; 3.680 ; SwitchNanoadd              ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.419      ; 8.599      ;
; 3.714 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.020     ; 3.694      ;
; 3.717 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.180     ; 3.537      ;
; 3.741 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.021     ; 3.720      ;
; 3.769 ; SwitchNanoadd              ; ClockGenerator:C1|Step[21] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.377      ; 8.646      ;
; 3.782 ; SwitchNanoadd              ; ClockGenerator:C1|Step[31] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.378      ; 8.660      ;
; 3.785 ; SwitchNanoadd              ; ClockGenerator:C1|Step[23] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.378      ; 8.663      ;
; 3.848 ; SwitchNanoadd              ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.377      ; 8.725      ;
; 3.854 ; SwitchNanoadd              ; ClockGenerator:C1|Step[3]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 4.027      ; 7.881      ;
; 3.860 ; SwitchNanoadd              ; ClockGenerator:C1|Step[1]  ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 4.871      ; 8.231      ;
; 3.885 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.145      ; 4.030      ;
; 3.888 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.015     ; 3.873      ;
; 3.912 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.144      ; 4.056      ;
; 3.971 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.175     ; 3.796      ;
; 4.028 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.013     ; 4.015      ;
; 4.029 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.021      ; 4.050      ;
; 4.039 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.007     ; 4.032      ;
; 4.039 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.023     ; 4.016      ;
; 4.039 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.006     ; 4.033      ;
; 4.042 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.167     ; 3.875      ;
; 4.042 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.183     ; 3.859      ;
; 4.042 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.166     ; 3.876      ;
; 4.048 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[2]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.543     ; 3.505      ;
; 4.051 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[2]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.703     ; 3.348      ;
; 4.053 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[0]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.544     ; 3.509      ;
; 4.056 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[0]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.704     ; 3.352      ;
; 4.066 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.008     ; 4.058      ;
; 4.066 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.024     ; 4.042      ;
; 4.066 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.007     ; 4.059      ;
; 4.069 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.022      ; 4.091      ;
; 4.075 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[2]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.544     ; 3.531      ;
; 4.080 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[0]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.545     ; 3.535      ;
; 4.142 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.010     ; 4.132      ;
; 4.175 ; SwitchNanoadd              ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.384      ; 9.059      ;
; 4.179 ; SwitchNanoadd              ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.384      ; 9.063      ;
; 4.180 ; SwitchNanoadd              ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 5.383      ; 9.063      ;
; 4.199 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.152      ; 4.351      ;
; 4.200 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.186      ; 4.386      ;
; 4.207 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.155      ; 4.362      ;
; 4.210 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.005     ; 4.205      ;
; 4.217 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.160      ; 4.377      ;
; 4.220 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 4.220      ;
; 4.234 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.154      ; 4.388      ;
; 4.240 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.187      ; 4.427      ;
; 4.244 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.159      ; 4.403      ;
; 4.296 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.162     ; 4.134      ;
; 4.296 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.178     ; 4.118      ;
; 4.296 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.161     ; 4.135      ;
; 4.305 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[2]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.698     ; 3.607      ;
; 4.306 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.025     ; 4.281      ;
; 4.309 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.185     ; 4.124      ;
; 4.310 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[0]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.699     ; 3.611      ;
; 4.321 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.120      ; 4.441      ;
; 4.324 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.040     ; 4.284      ;
; 4.333 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.026     ; 4.307      ;
; 4.348 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.119      ; 4.467      ;
; 4.353 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 4.353      ;
; 4.353 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.016     ; 4.337      ;
; 4.353 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.001      ; 4.354      ;
; 4.354 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.034      ; 4.388      ;
; 4.354 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.018      ; 4.372      ;
; 4.354 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.035      ; 4.389      ;
; 4.354 ; SwitchNanoadd              ; ClockGenerator:C1|Step[3]  ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 4.027      ; 7.881      ;
; 4.362 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[2]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.536     ; 3.826      ;
; 4.363 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[2]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.502     ; 3.861      ;
; 4.367 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[0]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.537     ; 3.830      ;
; 4.368 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[0]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.503     ; 3.865      ;
+-------+----------------------------+----------------------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[0]                            ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[0]                            ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[10]                           ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[10]                           ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[11]                           ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[11]                           ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[12]                           ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[12]                           ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[13]                           ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[13]                           ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[14]                           ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[14]                           ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[15]                           ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[15]                           ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[1]                            ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[1]                            ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[2]                            ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[2]                            ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[3]                            ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[3]                            ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[4]                            ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[4]                            ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[5]                            ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[5]                            ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[6]                            ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[6]                            ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[7]                            ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[7]                            ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[8]                            ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[8]                            ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[9]                            ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[9]                            ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg11  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg11  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg7  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'phasesub'                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; phasesub ; Rise       ; phasesub                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[0]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[0]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[10]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[10]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[11]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[11]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[12]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[12]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[13]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[13]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[14]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[14]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[15]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[15]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[16]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[16]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[17]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[17]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[18]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[18]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[19]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[19]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[1]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[1]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[20]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[20]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[21]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[21]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[22]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[22]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[23]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[23]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[24]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[24]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[25]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[25]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[26]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[26]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[27]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[27]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[28]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[28]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[29]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[29]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[2]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[2]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[30]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[30]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[31]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[31]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[3]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[3]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[4]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[4]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[5]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[5]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[6]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[6]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[7]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[7]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[8]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[8]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[9]~_emulated  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[9]~_emulated  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[0]~_emulated|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[0]~_emulated|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[10]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[10]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[11]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[11]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[12]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[12]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[13]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[13]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[14]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[14]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[15]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[15]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[16]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[16]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[17]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[17]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[18]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[18]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[19]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[19]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[1]~_emulated|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[1]~_emulated|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[20]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[20]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[21]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[21]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[22]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[22]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[23]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[23]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[24]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[24]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[25]~_emulated|clk   ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'phaseadd'                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; phaseadd ; Rise       ; phaseadd                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[0]~1    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[0]~1    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[10]~41  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[10]~41  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[11]~45  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[11]~45  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[12]~49  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[12]~49  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[13]~53  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[13]~53  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[14]~57  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[14]~57  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[15]~61  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[15]~61  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[16]~65  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[16]~65  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[17]~69  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[17]~69  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[18]~73  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[18]~73  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[19]~77  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[19]~77  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[1]~5    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[1]~5    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[20]~81  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[20]~81  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[21]~85  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[21]~85  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[22]~89  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[22]~89  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[23]~93  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[23]~93  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[24]~97  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[24]~97  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[25]~101 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[25]~101 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[26]~105 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[26]~105 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[27]~109 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[27]~109 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[28]~113 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[28]~113 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[29]~117 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[29]~117 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[2]~9    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[2]~9    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[30]~121 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[30]~121 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[31]~125 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[31]~125 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[3]~13   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[3]~13   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[4]~17   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[4]~17   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[5]~21   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[5]~21   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[6]~25   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[6]~25   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[7]~29   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[7]~29   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[8]~33   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[8]~33   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[9]~37   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[9]~37   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[0]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[0]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[10]~41|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[10]~41|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[11]~45|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[11]~45|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[12]~49|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[12]~49|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[13]~53|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[13]~53|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[14]~57|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[14]~57|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[15]~61|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[15]~61|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[16]~65|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[16]~65|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[17]~69|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[17]~69|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[18]~73|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[18]~73|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[19]~77|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[19]~77|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[1]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[1]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[20]~81|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[20]~81|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[21]~85|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[21]~85|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[22]~89|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[22]~89|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[23]~93|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[23]~93|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[24]~97|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[24]~97|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[25]~101|datac ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SwitchMicroadd'                                                                        ;
+--------+--------------+----------------+------------------+----------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------------+------------+-------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; SwitchMicroadd ; Rise       ; SwitchMicroadd                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[10]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[10]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[10]~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[10]~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[10]~1|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[10]~1|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[11]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[11]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[12]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[12]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[14]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[14]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[16]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[16]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[21]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[21]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[22]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[22]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[23]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[23]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[24]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[24]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[25]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[25]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[26]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[26]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[27]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[27]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[28]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[28]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[29]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[29]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[30]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[30]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[31]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[31]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[31]~3clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[31]~3clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[31]~3clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[31]~3clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[31]~3|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[31]~3|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[31]~3|datab           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[31]~3|datab           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[3]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[3]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[3]~59|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[3]~59|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[3]~59|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[3]~59|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[10]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[10]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[11]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[11]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[12]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[12]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[14]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[14]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[16]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[16]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[21]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[21]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[22]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[22]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[23]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[23]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[24]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[24]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[25]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[25]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[26]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[26]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[27]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[27]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[28]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[28]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[29]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[29]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[30]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[30]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[31]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[31]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[3]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[5]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[5]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[6]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[6]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; SwitchMicroadd|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; SwitchMicroadd|combout        ;
+--------+--------------+----------------+------------------+----------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SwitchNanoadd'                                                                        ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; SwitchNanoadd ; Rise       ; SwitchNanoadd                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; C1|Add4~2clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; C1|Add4~2clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; C1|Add4~2clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; C1|Add4~2clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; C1|Add4~2|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; C1|Add4~2|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; C1|Add4~2|datad               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; C1|Add4~2|datad               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; C1|Step[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; C1|Step[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[10]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[10]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[11]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[11]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[12]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[12]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[14]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[14]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[16]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[16]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; C1|Step[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; C1|Step[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[21]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[21]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[22]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[22]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[23]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[23]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[24]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[24]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[25]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[25]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[26]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[26]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[27]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[27]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[28]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[28]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[29]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[29]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; C1|Step[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; C1|Step[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[30]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[30]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[31]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[31]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[31]~3clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[31]~3clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[31]~3clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[31]~3clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[31]~3|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[31]~3|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; C1|Step[31]~3|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; C1|Step[31]~3|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; C1|Step[3]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; C1|Step[3]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; C1|Step[3]~59|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; C1|Step[3]~59|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; C1|Step[3]~59|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; C1|Step[3]~59|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[10]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[10]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[11]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[11]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[12]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[12]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[14]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[14]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[16]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[16]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[1]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[1]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[21]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[21]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[22]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[22]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[23]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[23]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[24]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[24]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[25]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[25]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[26]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[26]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[27]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[27]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[28]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[28]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[29]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[29]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[2]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[2]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[30]    ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+----------------+----------------+---------+---------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+----------------+----------------+---------+---------+------------+-----------------+
; SwitchMicroadd ; SwitchMicroadd ; 12.591  ; 12.591  ; Rise       ; SwitchMicroadd  ;
; SwitchMicrosub ; SwitchMicroadd ; 12.419  ; 12.419  ; Rise       ; SwitchMicroadd  ;
; SwitchNanoadd  ; SwitchMicroadd ; 7.584   ; 7.584   ; Rise       ; SwitchMicroadd  ;
; SwitchNanosub  ; SwitchMicroadd ; 12.108  ; 12.108  ; Rise       ; SwitchMicroadd  ;
; Switchadd      ; SwitchMicroadd ; 11.514  ; 11.514  ; Rise       ; SwitchMicroadd  ;
; Switchsub      ; SwitchMicroadd ; 12.046  ; 12.046  ; Rise       ; SwitchMicroadd  ;
; SwitchMicroadd ; SwitchNanoadd  ; 17.598  ; 17.598  ; Rise       ; SwitchNanoadd   ;
; SwitchMicrosub ; SwitchNanoadd  ; 17.426  ; 17.426  ; Rise       ; SwitchNanoadd   ;
; SwitchNanoadd  ; SwitchNanoadd  ; 12.591  ; 12.591  ; Rise       ; SwitchNanoadd   ;
; SwitchNanosub  ; SwitchNanoadd  ; 17.115  ; 17.115  ; Rise       ; SwitchNanoadd   ;
; Switchadd      ; SwitchNanoadd  ; 16.521  ; 16.521  ; Rise       ; SwitchNanoadd   ;
; Switchsub      ; SwitchNanoadd  ; 17.053  ; 17.053  ; Rise       ; SwitchNanoadd   ;
; PWMDuty[*]     ; clk            ; 9.607   ; 9.607   ; Fall       ; clk             ;
;  PWMDuty[0]    ; clk            ; 9.607   ; 9.607   ; Fall       ; clk             ;
;  PWMDuty[1]    ; clk            ; 9.521   ; 9.521   ; Fall       ; clk             ;
;  PWMDuty[2]    ; clk            ; 9.562   ; 9.562   ; Fall       ; clk             ;
;  PWMDuty[3]    ; clk            ; 9.467   ; 9.467   ; Fall       ; clk             ;
;  PWMDuty[4]    ; clk            ; 9.381   ; 9.381   ; Fall       ; clk             ;
;  PWMDuty[5]    ; clk            ; 8.893   ; 8.893   ; Fall       ; clk             ;
;  PWMDuty[6]    ; clk            ; 9.121   ; 9.121   ; Fall       ; clk             ;
;  PWMDuty[7]    ; clk            ; 9.090   ; 9.090   ; Fall       ; clk             ;
;  PWMDuty[8]    ; clk            ; 8.889   ; 8.889   ; Fall       ; clk             ;
;  PWMDuty[9]    ; clk            ; 8.844   ; 8.844   ; Fall       ; clk             ;
;  PWMDuty[10]   ; clk            ; 8.716   ; 8.716   ; Fall       ; clk             ;
;  PWMDuty[11]   ; clk            ; 8.804   ; 8.804   ; Fall       ; clk             ;
;  PWMDuty[12]   ; clk            ; 8.755   ; 8.755   ; Fall       ; clk             ;
;  PWMDuty[13]   ; clk            ; 8.678   ; 8.678   ; Fall       ; clk             ;
;  PWMDuty[14]   ; clk            ; 8.685   ; 8.685   ; Fall       ; clk             ;
;  PWMDuty[15]   ; clk            ; 8.425   ; 8.425   ; Fall       ; clk             ;
;  PWMDuty[16]   ; clk            ; 8.140   ; 8.140   ; Fall       ; clk             ;
;  PWMDuty[17]   ; clk            ; 7.935   ; 7.935   ; Fall       ; clk             ;
;  PWMDuty[18]   ; clk            ; 7.558   ; 7.558   ; Fall       ; clk             ;
;  PWMDuty[19]   ; clk            ; 7.555   ; 7.555   ; Fall       ; clk             ;
;  PWMDuty[20]   ; clk            ; 7.425   ; 7.425   ; Fall       ; clk             ;
;  PWMDuty[21]   ; clk            ; 7.834   ; 7.834   ; Fall       ; clk             ;
;  PWMDuty[22]   ; clk            ; 8.107   ; 8.107   ; Fall       ; clk             ;
;  PWMDuty[23]   ; clk            ; 7.719   ; 7.719   ; Fall       ; clk             ;
;  PWMDuty[24]   ; clk            ; 6.996   ; 6.996   ; Fall       ; clk             ;
;  PWMDuty[25]   ; clk            ; 7.757   ; 7.757   ; Fall       ; clk             ;
;  PWMDuty[26]   ; clk            ; 7.391   ; 7.391   ; Fall       ; clk             ;
;  PWMDuty[27]   ; clk            ; 7.219   ; 7.219   ; Fall       ; clk             ;
;  PWMDuty[28]   ; clk            ; 6.940   ; 6.940   ; Fall       ; clk             ;
;  PWMDuty[29]   ; clk            ; 6.784   ; 6.784   ; Fall       ; clk             ;
;  PWMDuty[30]   ; clk            ; 7.059   ; 7.059   ; Fall       ; clk             ;
;  PWMDuty[31]   ; clk            ; 5.934   ; 5.934   ; Fall       ; clk             ;
; SwitchMicroadd ; clk            ; 13.686  ; 13.686  ; Fall       ; clk             ;
; SwitchMicrosub ; clk            ; 13.514  ; 13.514  ; Fall       ; clk             ;
; SwitchNanoadd  ; clk            ; 8.679   ; 8.679   ; Fall       ; clk             ;
; SwitchNanosub  ; clk            ; 13.203  ; 13.203  ; Fall       ; clk             ;
; Switchadd      ; clk            ; 12.609  ; 12.609  ; Fall       ; clk             ;
; Switchsub      ; clk            ; 13.141  ; 13.141  ; Fall       ; clk             ;
; phaseadd       ; clk            ; 138.857 ; 138.857 ; Fall       ; clk             ;
; phaseadd       ; phaseadd       ; 137.798 ; 137.798 ; Rise       ; phaseadd        ;
; phaseadd       ; phasesub       ; 138.890 ; 138.890 ; Fall       ; phasesub        ;
+----------------+----------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+----------------+----------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+----------------+--------+--------+------------+-----------------+
; SwitchMicroadd ; SwitchMicroadd ; -0.304 ; -0.304 ; Rise       ; SwitchMicroadd  ;
; SwitchMicrosub ; SwitchMicroadd ; -0.125 ; -0.125 ; Rise       ; SwitchMicroadd  ;
; SwitchNanoadd  ; SwitchMicroadd ; 4.780  ; 4.780  ; Rise       ; SwitchMicroadd  ;
; SwitchNanosub  ; SwitchMicroadd ; 1.867  ; 1.867  ; Rise       ; SwitchMicroadd  ;
; Switchadd      ; SwitchMicroadd ; -0.303 ; -0.303 ; Rise       ; SwitchMicroadd  ;
; Switchsub      ; SwitchMicroadd ; -2.390 ; -2.390 ; Rise       ; SwitchMicroadd  ;
; SwitchMicroadd ; SwitchNanoadd  ; -5.311 ; -5.311 ; Rise       ; SwitchNanoadd   ;
; SwitchMicrosub ; SwitchNanoadd  ; -5.132 ; -5.132 ; Rise       ; SwitchNanoadd   ;
; SwitchNanoadd  ; SwitchNanoadd  ; -0.227 ; -0.227 ; Rise       ; SwitchNanoadd   ;
; SwitchNanosub  ; SwitchNanoadd  ; -3.140 ; -3.140 ; Rise       ; SwitchNanoadd   ;
; Switchadd      ; SwitchNanoadd  ; -5.310 ; -5.310 ; Rise       ; SwitchNanoadd   ;
; Switchsub      ; SwitchNanoadd  ; -7.397 ; -7.397 ; Rise       ; SwitchNanoadd   ;
; PWMDuty[*]     ; clk            ; -5.668 ; -5.668 ; Fall       ; clk             ;
;  PWMDuty[0]    ; clk            ; -9.341 ; -9.341 ; Fall       ; clk             ;
;  PWMDuty[1]    ; clk            ; -9.255 ; -9.255 ; Fall       ; clk             ;
;  PWMDuty[2]    ; clk            ; -9.296 ; -9.296 ; Fall       ; clk             ;
;  PWMDuty[3]    ; clk            ; -9.201 ; -9.201 ; Fall       ; clk             ;
;  PWMDuty[4]    ; clk            ; -9.115 ; -9.115 ; Fall       ; clk             ;
;  PWMDuty[5]    ; clk            ; -8.627 ; -8.627 ; Fall       ; clk             ;
;  PWMDuty[6]    ; clk            ; -8.855 ; -8.855 ; Fall       ; clk             ;
;  PWMDuty[7]    ; clk            ; -8.824 ; -8.824 ; Fall       ; clk             ;
;  PWMDuty[8]    ; clk            ; -8.623 ; -8.623 ; Fall       ; clk             ;
;  PWMDuty[9]    ; clk            ; -8.578 ; -8.578 ; Fall       ; clk             ;
;  PWMDuty[10]   ; clk            ; -8.450 ; -8.450 ; Fall       ; clk             ;
;  PWMDuty[11]   ; clk            ; -8.538 ; -8.538 ; Fall       ; clk             ;
;  PWMDuty[12]   ; clk            ; -8.489 ; -8.489 ; Fall       ; clk             ;
;  PWMDuty[13]   ; clk            ; -8.412 ; -8.412 ; Fall       ; clk             ;
;  PWMDuty[14]   ; clk            ; -8.419 ; -8.419 ; Fall       ; clk             ;
;  PWMDuty[15]   ; clk            ; -8.159 ; -8.159 ; Fall       ; clk             ;
;  PWMDuty[16]   ; clk            ; -7.874 ; -7.874 ; Fall       ; clk             ;
;  PWMDuty[17]   ; clk            ; -7.669 ; -7.669 ; Fall       ; clk             ;
;  PWMDuty[18]   ; clk            ; -7.292 ; -7.292 ; Fall       ; clk             ;
;  PWMDuty[19]   ; clk            ; -7.289 ; -7.289 ; Fall       ; clk             ;
;  PWMDuty[20]   ; clk            ; -7.159 ; -7.159 ; Fall       ; clk             ;
;  PWMDuty[21]   ; clk            ; -7.568 ; -7.568 ; Fall       ; clk             ;
;  PWMDuty[22]   ; clk            ; -7.841 ; -7.841 ; Fall       ; clk             ;
;  PWMDuty[23]   ; clk            ; -7.453 ; -7.453 ; Fall       ; clk             ;
;  PWMDuty[24]   ; clk            ; -6.730 ; -6.730 ; Fall       ; clk             ;
;  PWMDuty[25]   ; clk            ; -7.491 ; -7.491 ; Fall       ; clk             ;
;  PWMDuty[26]   ; clk            ; -7.125 ; -7.125 ; Fall       ; clk             ;
;  PWMDuty[27]   ; clk            ; -6.953 ; -6.953 ; Fall       ; clk             ;
;  PWMDuty[28]   ; clk            ; -6.674 ; -6.674 ; Fall       ; clk             ;
;  PWMDuty[29]   ; clk            ; -6.518 ; -6.518 ; Fall       ; clk             ;
;  PWMDuty[30]   ; clk            ; -6.793 ; -6.793 ; Fall       ; clk             ;
;  PWMDuty[31]   ; clk            ; -5.668 ; -5.668 ; Fall       ; clk             ;
; SwitchMicroadd ; clk            ; -6.637 ; -6.637 ; Fall       ; clk             ;
; SwitchMicrosub ; clk            ; -6.458 ; -6.458 ; Fall       ; clk             ;
; SwitchNanoadd  ; clk            ; -1.553 ; -1.553 ; Fall       ; clk             ;
; SwitchNanosub  ; clk            ; -6.808 ; -6.808 ; Fall       ; clk             ;
; Switchadd      ; clk            ; -6.636 ; -6.636 ; Fall       ; clk             ;
; Switchsub      ; clk            ; -8.723 ; -8.723 ; Fall       ; clk             ;
; phaseadd       ; clk            ; -2.229 ; -2.229 ; Fall       ; clk             ;
; phaseadd       ; phaseadd       ; -1.482 ; -1.482 ; Rise       ; phaseadd        ;
; phaseadd       ; phasesub       ; -2.500 ; -2.500 ; Fall       ; phasesub        ;
+----------------+----------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SignalOut[*]   ; clk        ; 12.139 ; 12.139 ; Rise       ; clk             ;
;  SignalOut[0]  ; clk        ; 11.086 ; 11.086 ; Rise       ; clk             ;
;  SignalOut[1]  ; clk        ; 11.722 ; 11.722 ; Rise       ; clk             ;
;  SignalOut[2]  ; clk        ; 11.397 ; 11.397 ; Rise       ; clk             ;
;  SignalOut[3]  ; clk        ; 11.909 ; 11.909 ; Rise       ; clk             ;
;  SignalOut[4]  ; clk        ; 10.614 ; 10.614 ; Rise       ; clk             ;
;  SignalOut[5]  ; clk        ; 11.724 ; 11.724 ; Rise       ; clk             ;
;  SignalOut[6]  ; clk        ; 11.482 ; 11.482 ; Rise       ; clk             ;
;  SignalOut[7]  ; clk        ; 10.934 ; 10.934 ; Rise       ; clk             ;
;  SignalOut[8]  ; clk        ; 10.327 ; 10.327 ; Rise       ; clk             ;
;  SignalOut[9]  ; clk        ; 11.932 ; 11.932 ; Rise       ; clk             ;
;  SignalOut[10] ; clk        ; 10.653 ; 10.653 ; Rise       ; clk             ;
;  SignalOut[11] ; clk        ; 10.283 ; 10.283 ; Rise       ; clk             ;
;  SignalOut[12] ; clk        ; 12.139 ; 12.139 ; Rise       ; clk             ;
;  SignalOut[13] ; clk        ; 11.430 ; 11.430 ; Rise       ; clk             ;
;  SignalOut[14] ; clk        ; 10.837 ; 10.837 ; Rise       ; clk             ;
;  SignalOut[15] ; clk        ; 10.203 ; 10.203 ; Rise       ; clk             ;
; SignalOut[*]   ; clk        ; 12.502 ; 12.502 ; Fall       ; clk             ;
;  SignalOut[0]  ; clk        ; 10.559 ; 10.559 ; Fall       ; clk             ;
;  SignalOut[1]  ; clk        ; 11.124 ; 11.124 ; Fall       ; clk             ;
;  SignalOut[2]  ; clk        ; 10.563 ; 10.563 ; Fall       ; clk             ;
;  SignalOut[3]  ; clk        ; 10.851 ; 10.851 ; Fall       ; clk             ;
;  SignalOut[4]  ; clk        ; 10.543 ; 10.543 ; Fall       ; clk             ;
;  SignalOut[5]  ; clk        ; 12.419 ; 12.419 ; Fall       ; clk             ;
;  SignalOut[6]  ; clk        ; 12.502 ; 12.502 ; Fall       ; clk             ;
;  SignalOut[7]  ; clk        ; 12.044 ; 12.044 ; Fall       ; clk             ;
;  SignalOut[8]  ; clk        ; 12.001 ; 12.001 ; Fall       ; clk             ;
;  SignalOut[9]  ; clk        ; 12.441 ; 12.441 ; Fall       ; clk             ;
;  SignalOut[10] ; clk        ; 12.029 ; 12.029 ; Fall       ; clk             ;
;  SignalOut[11] ; clk        ; 12.393 ; 12.393 ; Fall       ; clk             ;
;  SignalOut[12] ; clk        ; 12.392 ; 12.392 ; Fall       ; clk             ;
;  SignalOut[13] ; clk        ; 10.155 ; 10.155 ; Fall       ; clk             ;
;  SignalOut[14] ; clk        ; 10.165 ; 10.165 ; Fall       ; clk             ;
;  SignalOut[15] ; clk        ; 10.171 ; 10.171 ; Fall       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SignalOut[*]   ; clk        ; 9.434  ; 9.434  ; Rise       ; clk             ;
;  SignalOut[0]  ; clk        ; 10.339 ; 10.339 ; Rise       ; clk             ;
;  SignalOut[1]  ; clk        ; 11.406 ; 11.406 ; Rise       ; clk             ;
;  SignalOut[2]  ; clk        ; 10.590 ; 10.590 ; Rise       ; clk             ;
;  SignalOut[3]  ; clk        ; 11.627 ; 11.627 ; Rise       ; clk             ;
;  SignalOut[4]  ; clk        ; 10.594 ; 10.594 ; Rise       ; clk             ;
;  SignalOut[5]  ; clk        ; 10.133 ; 10.133 ; Rise       ; clk             ;
;  SignalOut[6]  ; clk        ; 10.410 ; 10.410 ; Rise       ; clk             ;
;  SignalOut[7]  ; clk        ; 9.938  ; 9.938  ; Rise       ; clk             ;
;  SignalOut[8]  ; clk        ; 9.434  ; 9.434  ; Rise       ; clk             ;
;  SignalOut[9]  ; clk        ; 9.882  ; 9.882  ; Rise       ; clk             ;
;  SignalOut[10] ; clk        ; 10.262 ; 10.262 ; Rise       ; clk             ;
;  SignalOut[11] ; clk        ; 10.260 ; 10.260 ; Rise       ; clk             ;
;  SignalOut[12] ; clk        ; 11.037 ; 11.037 ; Rise       ; clk             ;
;  SignalOut[13] ; clk        ; 9.937  ; 9.937  ; Rise       ; clk             ;
;  SignalOut[14] ; clk        ; 10.000 ; 10.000 ; Rise       ; clk             ;
;  SignalOut[15] ; clk        ; 9.975  ; 9.975  ; Rise       ; clk             ;
; SignalOut[*]   ; clk        ; 9.471  ; 9.471  ; Fall       ; clk             ;
;  SignalOut[0]  ; clk        ; 9.875  ; 9.875  ; Fall       ; clk             ;
;  SignalOut[1]  ; clk        ; 10.440 ; 10.440 ; Fall       ; clk             ;
;  SignalOut[2]  ; clk        ; 9.879  ; 9.879  ; Fall       ; clk             ;
;  SignalOut[3]  ; clk        ; 10.167 ; 10.167 ; Fall       ; clk             ;
;  SignalOut[4]  ; clk        ; 9.859  ; 9.859  ; Fall       ; clk             ;
;  SignalOut[5]  ; clk        ; 11.735 ; 11.735 ; Fall       ; clk             ;
;  SignalOut[6]  ; clk        ; 11.818 ; 11.818 ; Fall       ; clk             ;
;  SignalOut[7]  ; clk        ; 11.360 ; 11.360 ; Fall       ; clk             ;
;  SignalOut[8]  ; clk        ; 11.317 ; 11.317 ; Fall       ; clk             ;
;  SignalOut[9]  ; clk        ; 11.757 ; 11.757 ; Fall       ; clk             ;
;  SignalOut[10] ; clk        ; 11.345 ; 11.345 ; Fall       ; clk             ;
;  SignalOut[11] ; clk        ; 11.709 ; 11.709 ; Fall       ; clk             ;
;  SignalOut[12] ; clk        ; 11.708 ; 11.708 ; Fall       ; clk             ;
;  SignalOut[13] ; clk        ; 9.471  ; 9.471  ; Fall       ; clk             ;
;  SignalOut[14] ; clk        ; 9.481  ; 9.481  ; Fall       ; clk             ;
;  SignalOut[15] ; clk        ; 9.487  ; 9.487  ; Fall       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; OutMode[0] ; SignalOut[0]  ; 13.298 ; 13.233 ; 13.233 ; 13.298 ;
; OutMode[0] ; SignalOut[1]  ; 14.394 ; 13.798 ; 13.798 ; 14.394 ;
; OutMode[0] ; SignalOut[2]  ; 14.120 ; 13.237 ; 13.237 ; 14.120 ;
; OutMode[0] ; SignalOut[3]  ; 13.891 ; 13.525 ; 13.525 ; 13.891 ;
; OutMode[0] ; SignalOut[4]  ; 13.289 ; 13.217 ; 13.217 ; 13.289 ;
; OutMode[0] ; SignalOut[5]  ; 14.026 ; 15.093 ; 15.093 ; 14.026 ;
; OutMode[0] ; SignalOut[6]  ; 12.942 ; 15.176 ; 15.176 ; 12.942 ;
; OutMode[0] ; SignalOut[7]  ; 12.490 ; 14.718 ; 14.718 ; 12.490 ;
; OutMode[0] ; SignalOut[8]  ; 12.431 ; 14.675 ; 14.675 ; 12.431 ;
; OutMode[0] ; SignalOut[9]  ; 12.897 ; 15.115 ; 15.115 ; 12.897 ;
; OutMode[0] ; SignalOut[10] ; 13.804 ; 14.703 ; 14.703 ; 13.804 ;
; OutMode[0] ; SignalOut[11] ; 12.851 ; 15.067 ; 15.067 ; 12.851 ;
; OutMode[0] ; SignalOut[12] ; 14.425 ; 15.066 ; 15.066 ; 14.425 ;
; OutMode[0] ; SignalOut[13] ; 12.901 ; 12.829 ; 12.829 ; 12.901 ;
; OutMode[0] ; SignalOut[14] ; 12.923 ; 12.839 ; 12.839 ; 12.923 ;
; OutMode[0] ; SignalOut[15] ; 12.912 ; 12.845 ; 12.845 ; 12.912 ;
; OutMode[1] ; SignalOut[0]  ; 8.749  ; 8.749  ; 8.749  ; 8.749  ;
; OutMode[1] ; SignalOut[1]  ; 9.288  ; 9.288  ; 9.288  ; 9.288  ;
; OutMode[1] ; SignalOut[2]  ; 8.727  ; 8.727  ; 8.727  ; 8.727  ;
; OutMode[1] ; SignalOut[3]  ; 9.335  ; 9.335  ; 9.335  ; 9.335  ;
; OutMode[1] ; SignalOut[4]  ; 8.725  ; 8.725  ; 8.725  ; 8.725  ;
; OutMode[1] ; SignalOut[5]  ; 10.583 ; 10.583 ; 10.583 ; 10.583 ;
; OutMode[1] ; SignalOut[6]  ; 10.666 ; 10.666 ; 10.666 ; 10.666 ;
; OutMode[1] ; SignalOut[7]  ; 10.208 ; 10.208 ; 10.208 ; 10.208 ;
; OutMode[1] ; SignalOut[8]  ; 10.165 ; 10.165 ; 10.165 ; 10.165 ;
; OutMode[1] ; SignalOut[9]  ; 10.605 ; 10.605 ; 10.605 ; 10.605 ;
; OutMode[1] ; SignalOut[10] ; 10.193 ; 10.193 ; 10.193 ; 10.193 ;
; OutMode[1] ; SignalOut[11] ; 10.557 ; 10.557 ; 10.557 ; 10.557 ;
; OutMode[1] ; SignalOut[12] ; 10.556 ; 10.556 ; 10.556 ; 10.556 ;
; OutMode[1] ; SignalOut[13] ; 8.334  ; 8.334  ; 8.334  ; 8.334  ;
; OutMode[1] ; SignalOut[14] ; 8.363  ; 8.363  ; 8.363  ; 8.363  ;
; OutMode[1] ; SignalOut[15] ; 8.363  ; 8.363  ; 8.363  ; 8.363  ;
+------------+---------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; OutMode[0] ; SignalOut[0]  ; 13.298 ; 13.233 ; 13.233 ; 13.298 ;
; OutMode[0] ; SignalOut[1]  ; 14.394 ; 13.798 ; 13.798 ; 14.394 ;
; OutMode[0] ; SignalOut[2]  ; 14.120 ; 13.237 ; 13.237 ; 14.120 ;
; OutMode[0] ; SignalOut[3]  ; 13.891 ; 13.525 ; 13.525 ; 13.891 ;
; OutMode[0] ; SignalOut[4]  ; 13.289 ; 13.217 ; 13.217 ; 13.289 ;
; OutMode[0] ; SignalOut[5]  ; 14.026 ; 15.093 ; 15.093 ; 14.026 ;
; OutMode[0] ; SignalOut[6]  ; 12.942 ; 15.176 ; 15.176 ; 12.942 ;
; OutMode[0] ; SignalOut[7]  ; 12.490 ; 14.718 ; 14.718 ; 12.490 ;
; OutMode[0] ; SignalOut[8]  ; 12.431 ; 14.675 ; 14.675 ; 12.431 ;
; OutMode[0] ; SignalOut[9]  ; 12.897 ; 15.115 ; 15.115 ; 12.897 ;
; OutMode[0] ; SignalOut[10] ; 13.804 ; 14.703 ; 14.703 ; 13.804 ;
; OutMode[0] ; SignalOut[11] ; 12.851 ; 15.067 ; 15.067 ; 12.851 ;
; OutMode[0] ; SignalOut[12] ; 14.425 ; 15.066 ; 15.066 ; 14.425 ;
; OutMode[0] ; SignalOut[13] ; 12.901 ; 12.829 ; 12.829 ; 12.901 ;
; OutMode[0] ; SignalOut[14] ; 12.923 ; 12.839 ; 12.839 ; 12.923 ;
; OutMode[0] ; SignalOut[15] ; 12.912 ; 12.845 ; 12.845 ; 12.912 ;
; OutMode[1] ; SignalOut[0]  ; 8.723  ; 8.723  ; 8.723  ; 8.723  ;
; OutMode[1] ; SignalOut[1]  ; 8.974  ; 8.974  ; 8.974  ; 8.974  ;
; OutMode[1] ; SignalOut[2]  ; 8.705  ; 8.705  ; 8.705  ; 8.705  ;
; OutMode[1] ; SignalOut[3]  ; 9.015  ; 9.015  ; 9.015  ; 9.015  ;
; OutMode[1] ; SignalOut[4]  ; 8.707  ; 8.707  ; 8.707  ; 8.707  ;
; OutMode[1] ; SignalOut[5]  ; 9.282  ; 9.282  ; 9.282  ; 9.282  ;
; OutMode[1] ; SignalOut[6]  ; 8.349  ; 8.349  ; 8.349  ; 8.349  ;
; OutMode[1] ; SignalOut[7]  ; 7.896  ; 7.896  ; 7.896  ; 7.896  ;
; OutMode[1] ; SignalOut[8]  ; 7.838  ; 7.838  ; 7.838  ; 7.838  ;
; OutMode[1] ; SignalOut[9]  ; 8.303  ; 8.303  ; 8.303  ; 8.303  ;
; OutMode[1] ; SignalOut[10] ; 9.661  ; 9.661  ; 9.661  ; 9.661  ;
; OutMode[1] ; SignalOut[11] ; 8.257  ; 8.257  ; 8.257  ; 8.257  ;
; OutMode[1] ; SignalOut[12] ; 9.682  ; 9.682  ; 9.682  ; 9.682  ;
; OutMode[1] ; SignalOut[13] ; 8.319  ; 8.319  ; 8.319  ; 8.319  ;
; OutMode[1] ; SignalOut[14] ; 8.329  ; 8.329  ; 8.329  ; 8.329  ;
; OutMode[1] ; SignalOut[15] ; 8.335  ; 8.335  ; 8.335  ; 8.335  ;
+------------+---------------+--------+--------+--------+--------+


+------------------------------------------+
; Fast Model Setup Summary                 ;
+----------------+---------+---------------+
; Clock          ; Slack   ; End Point TNS ;
+----------------+---------+---------------+
; phaseadd       ; -40.171 ; -691.440      ;
; clk            ; -40.147 ; -971.367      ;
; phasesub       ; -40.144 ; -704.515      ;
; SwitchNanoadd  ; -6.339  ; -115.007      ;
; SwitchMicroadd ; -3.744  ; -61.386       ;
+----------------+---------+---------------+


+-----------------------------------------+
; Fast Model Hold Summary                 ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; SwitchMicroadd ; -2.713 ; -41.725       ;
; SwitchNanoadd  ; -0.118 ; -0.134        ;
; clk            ; 0.065  ; 0.000         ;
; phaseadd       ; 0.210  ; 0.000         ;
; phasesub       ; 0.318  ; 0.000         ;
+----------------+--------+---------------+


+-----------------------------------------+
; Fast Model Recovery Summary             ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; SwitchNanoadd  ; -5.213 ; -104.164      ;
; SwitchMicroadd ; -2.797 ; -40.977       ;
; phasesub       ; 0.254  ; 0.000         ;
+----------------+--------+---------------+


+-----------------------------------------+
; Fast Model Removal Summary              ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; SwitchMicroadd ; -2.087 ; -35.313       ;
; phasesub       ; -0.039 ; -0.039        ;
; SwitchNanoadd  ; 0.508  ; 0.000         ;
+----------------+--------+---------------+


+-----------------------------------------+
; Fast Model Minimum Pulse Width Summary  ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; clk            ; -1.423 ; -955.332      ;
; phasesub       ; -1.380 ; -33.380       ;
; phaseadd       ; -1.380 ; -1.380        ;
; SwitchMicroadd ; -1.222 ; -1.222        ;
; SwitchNanoadd  ; -1.222 ; -1.222        ;
+----------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'phaseadd'                                                                                                                                           ;
+---------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                    ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -40.171 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[31]~125 ; phasesub     ; phaseadd    ; 0.500        ; -0.067     ; 40.218     ;
; -39.618 ; phaseadd                                     ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 0.500        ; 1.379      ; 41.111     ;
; -39.455 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 1.000        ; 0.065      ; 40.134     ;
; -39.170 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[31]~125 ; phasesub     ; phaseadd    ; 0.500        ; -0.067     ; 39.217     ;
; -39.118 ; phaseadd                                     ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 1.000        ; 1.379      ; 41.111     ;
; -38.925 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[30]~121 ; phasesub     ; phaseadd    ; 0.500        ; -0.039     ; 38.997     ;
; -38.404 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 1.000        ; 0.037      ; 39.055     ;
; -38.372 ; phaseadd                                     ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 0.500        ; 1.407      ; 39.890     ;
; -38.209 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 1.000        ; 0.093      ; 38.913     ;
; -37.924 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[30]~121 ; phasesub     ; phaseadd    ; 0.500        ; -0.039     ; 37.996     ;
; -37.879 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[29]~117 ; phasesub     ; phaseadd    ; 0.500        ; -0.094     ; 37.924     ;
; -37.872 ; phaseadd                                     ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 1.000        ; 1.407      ; 39.890     ;
; -37.625 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[31]~125 ; phasesub     ; phaseadd    ; 0.500        ; -0.070     ; 37.669     ;
; -37.326 ; phaseadd                                     ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; 0.500        ; 1.352      ; 38.817     ;
; -37.163 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; 1.000        ; 0.038      ; 37.840     ;
; -37.158 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 1.000        ; 0.065      ; 37.834     ;
; -36.928 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 1.000        ; -0.027     ; 37.515     ;
; -36.878 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[29]~117 ; phasesub     ; phaseadd    ; 0.500        ; -0.094     ; 36.923     ;
; -36.826 ; phaseadd                                     ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; 1.000        ; 1.352      ; 38.817     ;
; -36.509 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[28]~113 ; phasesub     ; phaseadd    ; 0.500        ; -0.091     ; 36.640     ;
; -36.379 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[30]~121 ; phasesub     ; phaseadd    ; 0.500        ; -0.042     ; 36.448     ;
; -36.370 ; phase:phaseControler|phaseInter[3]~_emulated ; phase:phaseControler|phaseInter[31]~125 ; phasesub     ; phaseadd    ; 0.500        ; -0.070     ; 36.414     ;
; -36.112 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; 1.000        ; 0.010      ; 36.761     ;
; -35.956 ; phaseadd                                     ; phase:phaseControler|phaseInter[28]~113 ; phaseadd     ; phaseadd    ; 0.500        ; 1.355      ; 37.533     ;
; -35.793 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[28]~113 ; phaseadd     ; phaseadd    ; 1.000        ; 0.041      ; 36.556     ;
; -35.683 ; phase:phaseControler|phaseInter[3]~13        ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 1.000        ; -0.028     ; 36.269     ;
; -35.682 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 1.000        ; 0.001      ; 36.294     ;
; -35.508 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[28]~113 ; phasesub     ; phaseadd    ; 0.500        ; -0.091     ; 35.639     ;
; -35.456 ; phaseadd                                     ; phase:phaseControler|phaseInter[28]~113 ; phaseadd     ; phaseadd    ; 1.000        ; 1.355      ; 37.533     ;
; -35.436 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[27]~109 ; phasesub     ; phaseadd    ; 0.500        ; -0.094     ; 35.566     ;
; -35.333 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[29]~117 ; phasesub     ; phaseadd    ; 0.500        ; -0.097     ; 35.375     ;
; -35.124 ; phase:phaseControler|phaseInter[3]~_emulated ; phase:phaseControler|phaseInter[30]~121 ; phasesub     ; phaseadd    ; 0.500        ; -0.042     ; 35.193     ;
; -34.914 ; phase:phaseControler|phaseInter[4]~_emulated ; phase:phaseControler|phaseInter[31]~125 ; phasesub     ; phaseadd    ; 0.500        ; -0.067     ; 34.961     ;
; -34.883 ; phaseadd                                     ; phase:phaseControler|phaseInter[27]~109 ; phaseadd     ; phaseadd    ; 0.500        ; 1.352      ; 36.459     ;
; -34.742 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[28]~113 ; phaseadd     ; phaseadd    ; 1.000        ; 0.013      ; 35.477     ;
; -34.720 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[27]~109 ; phaseadd     ; phaseadd    ; 1.000        ; 0.038      ; 35.482     ;
; -34.636 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; 1.000        ; -0.054     ; 35.221     ;
; -34.437 ; phase:phaseControler|phaseInter[3]~13        ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 1.000        ; 0.000      ; 35.048     ;
; -34.435 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[27]~109 ; phasesub     ; phaseadd    ; 0.500        ; -0.094     ; 34.565     ;
; -34.383 ; phaseadd                                     ; phase:phaseControler|phaseInter[27]~109 ; phaseadd     ; phaseadd    ; 1.000        ; 1.352      ; 36.459     ;
; -34.318 ; phase:phaseControler|phaseInter[4]~17        ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 1.000        ; -0.004     ; 34.928     ;
; -34.079 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[26]~105 ; phasesub     ; phaseadd    ; 0.500        ; -0.095     ; 34.198     ;
; -34.078 ; phase:phaseControler|phaseInter[3]~_emulated ; phase:phaseControler|phaseInter[29]~117 ; phasesub     ; phaseadd    ; 0.500        ; -0.097     ; 34.120     ;
; -33.963 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[28]~113 ; phasesub     ; phaseadd    ; 0.500        ; -0.094     ; 34.091     ;
; -33.669 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[27]~109 ; phaseadd     ; phaseadd    ; 1.000        ; 0.010      ; 34.403     ;
; -33.668 ; phase:phaseControler|phaseInter[4]~_emulated ; phase:phaseControler|phaseInter[30]~121 ; phasesub     ; phaseadd    ; 0.500        ; -0.039     ; 33.740     ;
; -33.526 ; phaseadd                                     ; phase:phaseControler|phaseInter[26]~105 ; phaseadd     ; phaseadd    ; 0.500        ; 1.351      ; 35.091     ;
; -33.391 ; phase:phaseControler|phaseInter[3]~13        ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; 1.000        ; -0.055     ; 33.975     ;
; -33.363 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[26]~105 ; phaseadd     ; phaseadd    ; 1.000        ; 0.037      ; 34.114     ;
; -33.266 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[28]~113 ; phaseadd     ; phaseadd    ; 1.000        ; -0.051     ; 33.937     ;
; -33.078 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[26]~105 ; phasesub     ; phaseadd    ; 0.500        ; -0.095     ; 33.197     ;
; -33.072 ; phase:phaseControler|phaseInter[4]~17        ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 1.000        ; 0.024      ; 33.707     ;
; -33.026 ; phaseadd                                     ; phase:phaseControler|phaseInter[26]~105 ; phaseadd     ; phaseadd    ; 1.000        ; 1.351      ; 35.091     ;
; -32.989 ; phase:phaseControler|phaseInter[5]~_emulated ; phase:phaseControler|phaseInter[31]~125 ; phasesub     ; phaseadd    ; 0.500        ; -0.069     ; 33.034     ;
; -32.916 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[25]~101 ; phasesub     ; phaseadd    ; 0.500        ; -0.038     ; 33.107     ;
; -32.890 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[27]~109 ; phasesub     ; phaseadd    ; 0.500        ; -0.097     ; 33.017     ;
; -32.708 ; phase:phaseControler|phaseInter[3]~_emulated ; phase:phaseControler|phaseInter[28]~113 ; phasesub     ; phaseadd    ; 0.500        ; -0.094     ; 32.836     ;
; -32.622 ; phase:phaseControler|phaseInter[4]~_emulated ; phase:phaseControler|phaseInter[29]~117 ; phasesub     ; phaseadd    ; 0.500        ; -0.094     ; 32.667     ;
; -32.363 ; phaseadd                                     ; phase:phaseControler|phaseInter[25]~101 ; phaseadd     ; phaseadd    ; 0.500        ; 1.408      ; 34.000     ;
; -32.312 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[26]~105 ; phaseadd     ; phaseadd    ; 1.000        ; 0.009      ; 33.035     ;
; -32.200 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[25]~101 ; phaseadd     ; phaseadd    ; 1.000        ; 0.094      ; 33.023     ;
; -32.193 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[27]~109 ; phaseadd     ; phaseadd    ; 1.000        ; -0.054     ; 32.863     ;
; -32.135 ; phase:phaseControler|phaseInter[5]~21        ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 1.000        ; 0.055      ; 32.804     ;
; -32.026 ; phase:phaseControler|phaseInter[4]~17        ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; 1.000        ; -0.031     ; 32.634     ;
; -32.021 ; phase:phaseControler|phaseInter[3]~13        ; phase:phaseControler|phaseInter[28]~113 ; phaseadd     ; phaseadd    ; 1.000        ; -0.052     ; 32.691     ;
; -31.915 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[25]~101 ; phasesub     ; phaseadd    ; 0.500        ; -0.038     ; 32.106     ;
; -31.863 ; phaseadd                                     ; phase:phaseControler|phaseInter[25]~101 ; phaseadd     ; phaseadd    ; 1.000        ; 1.408      ; 34.000     ;
; -31.821 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[24]~97  ; phasesub     ; phaseadd    ; 0.500        ; -0.092     ; 31.871     ;
; -31.743 ; phase:phaseControler|phaseInter[5]~_emulated ; phase:phaseControler|phaseInter[30]~121 ; phasesub     ; phaseadd    ; 0.500        ; -0.041     ; 31.813     ;
; -31.635 ; phase:phaseControler|phaseInter[3]~_emulated ; phase:phaseControler|phaseInter[27]~109 ; phasesub     ; phaseadd    ; 0.500        ; -0.097     ; 31.762     ;
; -31.533 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[26]~105 ; phasesub     ; phaseadd    ; 0.500        ; -0.098     ; 31.649     ;
; -31.435 ; phase:phaseControler|phaseInter[6]~_emulated ; phase:phaseControler|phaseInter[31]~125 ; phasesub     ; phaseadd    ; 0.500        ; -0.067     ; 31.482     ;
; -31.268 ; phaseadd                                     ; phase:phaseControler|phaseInter[24]~97  ; phaseadd     ; phaseadd    ; 0.500        ; 1.354      ; 32.764     ;
; -31.252 ; phase:phaseControler|phaseInter[4]~_emulated ; phase:phaseControler|phaseInter[28]~113 ; phasesub     ; phaseadd    ; 0.500        ; -0.091     ; 31.383     ;
; -31.149 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[25]~101 ; phaseadd     ; phaseadd    ; 1.000        ; 0.066      ; 31.944     ;
; -31.105 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[24]~97  ; phaseadd     ; phaseadd    ; 1.000        ; 0.040      ; 31.787     ;
; -30.948 ; phase:phaseControler|phaseInter[3]~13        ; phase:phaseControler|phaseInter[27]~109 ; phaseadd     ; phaseadd    ; 1.000        ; -0.055     ; 31.617     ;
; -30.889 ; phase:phaseControler|phaseInter[5]~21        ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 1.000        ; 0.083      ; 31.583     ;
; -30.879 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[23]~93  ; phasesub     ; phaseadd    ; 0.500        ; -0.090     ; 31.009     ;
; -30.836 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[26]~105 ; phaseadd     ; phaseadd    ; 1.000        ; -0.055     ; 31.495     ;
; -30.820 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[24]~97  ; phasesub     ; phaseadd    ; 0.500        ; -0.092     ; 30.870     ;
; -30.768 ; phaseadd                                     ; phase:phaseControler|phaseInter[24]~97  ; phaseadd     ; phaseadd    ; 1.000        ; 1.354      ; 32.764     ;
; -30.697 ; phase:phaseControler|phaseInter[5]~_emulated ; phase:phaseControler|phaseInter[29]~117 ; phasesub     ; phaseadd    ; 0.500        ; -0.096     ; 30.740     ;
; -30.656 ; phase:phaseControler|phaseInter[4]~17        ; phase:phaseControler|phaseInter[28]~113 ; phaseadd     ; phaseadd    ; 1.000        ; -0.028     ; 31.350     ;
; -30.596 ; phase:phaseControler|phaseInter[6]~25        ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 1.000        ; 0.047      ; 31.257     ;
; -30.370 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[25]~101 ; phasesub     ; phaseadd    ; 0.500        ; -0.041     ; 30.558     ;
; -30.326 ; phaseadd                                     ; phase:phaseControler|phaseInter[23]~93  ; phaseadd     ; phaseadd    ; 0.500        ; 1.356      ; 31.902     ;
; -30.278 ; phase:phaseControler|phaseInter[3]~_emulated ; phase:phaseControler|phaseInter[26]~105 ; phasesub     ; phaseadd    ; 0.500        ; -0.098     ; 30.394     ;
; -30.189 ; phase:phaseControler|phaseInter[6]~_emulated ; phase:phaseControler|phaseInter[30]~121 ; phasesub     ; phaseadd    ; 0.500        ; -0.039     ; 30.261     ;
; -30.179 ; phase:phaseControler|phaseInter[4]~_emulated ; phase:phaseControler|phaseInter[27]~109 ; phasesub     ; phaseadd    ; 0.500        ; -0.094     ; 30.309     ;
; -30.163 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[23]~93  ; phaseadd     ; phaseadd    ; 1.000        ; 0.042      ; 30.925     ;
; -30.054 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[24]~97  ; phaseadd     ; phaseadd    ; 1.000        ; 0.012      ; 30.708     ;
; -29.932 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[22]~89  ; phasesub     ; phaseadd    ; 0.500        ; -0.060     ; 30.095     ;
; -29.878 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[23]~93  ; phasesub     ; phaseadd    ; 0.500        ; -0.090     ; 30.008     ;
; -29.843 ; phase:phaseControler|phaseInter[5]~21        ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; 1.000        ; 0.028      ; 30.510     ;
; -29.826 ; phaseadd                                     ; phase:phaseControler|phaseInter[23]~93  ; phaseadd     ; phaseadd    ; 1.000        ; 1.356      ; 31.902     ;
; -29.728 ; phase:phaseControler|phaseInter[7]~_emulated ; phase:phaseControler|phaseInter[31]~125 ; phasesub     ; phaseadd    ; 0.500        ; -0.067     ; 29.775     ;
; -29.673 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[25]~101 ; phaseadd     ; phaseadd    ; 1.000        ; 0.002      ; 30.404     ;
; -29.591 ; phase:phaseControler|phaseInter[3]~13        ; phase:phaseControler|phaseInter[26]~105 ; phaseadd     ; phaseadd    ; 1.000        ; -0.056     ; 30.249     ;
; -29.583 ; phase:phaseControler|phaseInter[4]~17        ; phase:phaseControler|phaseInter[27]~109 ; phaseadd     ; phaseadd    ; 1.000        ; -0.031     ; 30.276     ;
+---------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                        ;
+---------+----------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                    ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -40.147 ; phase:phaseControler|phaseInter[0]~1         ; PWMWave:P1|SynthesisedPhase[31] ; phaseadd     ; clk         ; 0.500        ; 0.131      ; 40.810     ;
; -39.863 ; phase:phaseControler|phaseInter[0]~_emulated ; PWMWave:P1|SynthesisedPhase[31] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 40.894     ;
; -39.810 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[31] ; phaseadd     ; clk         ; 0.500        ; 1.445      ; 41.787     ;
; -39.310 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[31] ; phaseadd     ; clk         ; 1.000        ; 1.445      ; 41.787     ;
; -39.298 ; phase:phaseControler|phaseInter[0]~1         ; PWMWave:P1|SynthesisedPhase[30] ; phaseadd     ; clk         ; 0.500        ; 0.131      ; 39.961     ;
; -39.096 ; phase:phaseControler|phaseInter[1]~5         ; PWMWave:P1|SynthesisedPhase[31] ; phaseadd     ; clk         ; 0.500        ; 0.103      ; 39.731     ;
; -39.014 ; phase:phaseControler|phaseInter[0]~_emulated ; PWMWave:P1|SynthesisedPhase[30] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 40.045     ;
; -38.961 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[30] ; phaseadd     ; clk         ; 0.500        ; 1.445      ; 40.938     ;
; -38.862 ; phase:phaseControler|phaseInter[1]~_emulated ; PWMWave:P1|SynthesisedPhase[31] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 39.893     ;
; -38.461 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[30] ; phaseadd     ; clk         ; 1.000        ; 1.445      ; 40.938     ;
; -38.247 ; phase:phaseControler|phaseInter[1]~5         ; PWMWave:P1|SynthesisedPhase[30] ; phaseadd     ; clk         ; 0.500        ; 0.103      ; 38.882     ;
; -38.054 ; phase:phaseControler|phaseInter[0]~1         ; PWMWave:P1|SynthesisedPhase[29] ; phaseadd     ; clk         ; 0.500        ; 0.131      ; 38.717     ;
; -38.013 ; phase:phaseControler|phaseInter[1]~_emulated ; PWMWave:P1|SynthesisedPhase[30] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 39.044     ;
; -37.770 ; phase:phaseControler|phaseInter[0]~_emulated ; PWMWave:P1|SynthesisedPhase[29] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 38.801     ;
; -37.717 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[29] ; phaseadd     ; clk         ; 0.500        ; 1.445      ; 39.694     ;
; -37.620 ; phase:phaseControler|phaseInter[2]~9         ; PWMWave:P1|SynthesisedPhase[31] ; phaseadd     ; clk         ; 0.500        ; 0.039      ; 38.191     ;
; -37.317 ; phase:phaseControler|phaseInter[2]~_emulated ; PWMWave:P1|SynthesisedPhase[31] ; phasesub     ; clk         ; 1.000        ; -0.004     ; 38.345     ;
; -37.217 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[29] ; phaseadd     ; clk         ; 1.000        ; 1.445      ; 39.694     ;
; -37.003 ; phase:phaseControler|phaseInter[1]~5         ; PWMWave:P1|SynthesisedPhase[29] ; phaseadd     ; clk         ; 0.500        ; 0.103      ; 37.638     ;
; -36.946 ; phase:phaseControler|phaseInter[0]~1         ; PWMWave:P1|SynthesisedPhase[28] ; phaseadd     ; clk         ; 0.500        ; 0.131      ; 37.609     ;
; -36.771 ; phase:phaseControler|phaseInter[2]~9         ; PWMWave:P1|SynthesisedPhase[30] ; phaseadd     ; clk         ; 0.500        ; 0.039      ; 37.342     ;
; -36.769 ; phase:phaseControler|phaseInter[1]~_emulated ; PWMWave:P1|SynthesisedPhase[29] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 37.800     ;
; -36.662 ; phase:phaseControler|phaseInter[0]~_emulated ; PWMWave:P1|SynthesisedPhase[28] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 37.693     ;
; -36.609 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[28] ; phaseadd     ; clk         ; 0.500        ; 1.445      ; 38.586     ;
; -36.468 ; phase:phaseControler|phaseInter[2]~_emulated ; PWMWave:P1|SynthesisedPhase[30] ; phasesub     ; clk         ; 1.000        ; -0.004     ; 37.496     ;
; -36.375 ; phase:phaseControler|phaseInter[3]~13        ; PWMWave:P1|SynthesisedPhase[31] ; phaseadd     ; clk         ; 0.500        ; 0.038      ; 36.945     ;
; -36.109 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[28] ; phaseadd     ; clk         ; 1.000        ; 1.445      ; 38.586     ;
; -36.062 ; phase:phaseControler|phaseInter[3]~_emulated ; PWMWave:P1|SynthesisedPhase[31] ; phasesub     ; clk         ; 1.000        ; -0.004     ; 37.090     ;
; -35.895 ; phase:phaseControler|phaseInter[1]~5         ; PWMWave:P1|SynthesisedPhase[28] ; phaseadd     ; clk         ; 0.500        ; 0.103      ; 36.530     ;
; -35.661 ; phase:phaseControler|phaseInter[1]~_emulated ; PWMWave:P1|SynthesisedPhase[28] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 36.692     ;
; -35.590 ; phase:phaseControler|phaseInter[0]~1         ; PWMWave:P1|SynthesisedPhase[27] ; phaseadd     ; clk         ; 0.500        ; 0.131      ; 36.253     ;
; -35.527 ; phase:phaseControler|phaseInter[2]~9         ; PWMWave:P1|SynthesisedPhase[29] ; phaseadd     ; clk         ; 0.500        ; 0.039      ; 36.098     ;
; -35.526 ; phase:phaseControler|phaseInter[3]~13        ; PWMWave:P1|SynthesisedPhase[30] ; phaseadd     ; clk         ; 0.500        ; 0.038      ; 36.096     ;
; -35.306 ; phase:phaseControler|phaseInter[0]~_emulated ; PWMWave:P1|SynthesisedPhase[27] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 36.337     ;
; -35.253 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[27] ; phaseadd     ; clk         ; 0.500        ; 1.445      ; 37.230     ;
; -35.224 ; phase:phaseControler|phaseInter[2]~_emulated ; PWMWave:P1|SynthesisedPhase[29] ; phasesub     ; clk         ; 1.000        ; -0.004     ; 36.252     ;
; -35.213 ; phase:phaseControler|phaseInter[3]~_emulated ; PWMWave:P1|SynthesisedPhase[30] ; phasesub     ; clk         ; 1.000        ; -0.004     ; 36.241     ;
; -35.010 ; phase:phaseControler|phaseInter[4]~17        ; PWMWave:P1|SynthesisedPhase[31] ; phaseadd     ; clk         ; 0.500        ; 0.062      ; 35.604     ;
; -34.753 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[27] ; phaseadd     ; clk         ; 1.000        ; 1.445      ; 37.230     ;
; -34.606 ; phase:phaseControler|phaseInter[4]~_emulated ; PWMWave:P1|SynthesisedPhase[31] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 35.637     ;
; -34.539 ; phase:phaseControler|phaseInter[1]~5         ; PWMWave:P1|SynthesisedPhase[27] ; phaseadd     ; clk         ; 0.500        ; 0.103      ; 35.174     ;
; -34.419 ; phase:phaseControler|phaseInter[2]~9         ; PWMWave:P1|SynthesisedPhase[28] ; phaseadd     ; clk         ; 0.500        ; 0.039      ; 34.990     ;
; -34.305 ; phase:phaseControler|phaseInter[1]~_emulated ; PWMWave:P1|SynthesisedPhase[27] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 35.336     ;
; -34.282 ; phase:phaseControler|phaseInter[3]~13        ; PWMWave:P1|SynthesisedPhase[29] ; phaseadd     ; clk         ; 0.500        ; 0.038      ; 34.852     ;
; -34.245 ; phase:phaseControler|phaseInter[0]~1         ; PWMWave:P1|SynthesisedPhase[26] ; phaseadd     ; clk         ; 0.500        ; 0.131      ; 34.908     ;
; -34.161 ; phase:phaseControler|phaseInter[4]~17        ; PWMWave:P1|SynthesisedPhase[30] ; phaseadd     ; clk         ; 0.500        ; 0.062      ; 34.755     ;
; -34.116 ; phase:phaseControler|phaseInter[2]~_emulated ; PWMWave:P1|SynthesisedPhase[28] ; phasesub     ; clk         ; 1.000        ; -0.004     ; 35.144     ;
; -33.969 ; phase:phaseControler|phaseInter[3]~_emulated ; PWMWave:P1|SynthesisedPhase[29] ; phasesub     ; clk         ; 1.000        ; -0.004     ; 34.997     ;
; -33.961 ; phase:phaseControler|phaseInter[0]~_emulated ; PWMWave:P1|SynthesisedPhase[26] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 34.992     ;
; -33.908 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[26] ; phaseadd     ; clk         ; 0.500        ; 1.445      ; 35.885     ;
; -33.757 ; phase:phaseControler|phaseInter[4]~_emulated ; PWMWave:P1|SynthesisedPhase[30] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 34.788     ;
; -33.408 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[26] ; phaseadd     ; clk         ; 1.000        ; 1.445      ; 35.885     ;
; -33.194 ; phase:phaseControler|phaseInter[1]~5         ; PWMWave:P1|SynthesisedPhase[26] ; phaseadd     ; clk         ; 0.500        ; 0.103      ; 33.829     ;
; -33.174 ; phase:phaseControler|phaseInter[3]~13        ; PWMWave:P1|SynthesisedPhase[28] ; phaseadd     ; clk         ; 0.500        ; 0.038      ; 33.744     ;
; -33.131 ; phase:phaseControler|phaseInter[0]~1         ; PWMWave:P1|SynthesisedPhase[25] ; phaseadd     ; clk         ; 0.500        ; 0.131      ; 33.794     ;
; -33.063 ; phase:phaseControler|phaseInter[2]~9         ; PWMWave:P1|SynthesisedPhase[27] ; phaseadd     ; clk         ; 0.500        ; 0.039      ; 33.634     ;
; -32.960 ; phase:phaseControler|phaseInter[1]~_emulated ; PWMWave:P1|SynthesisedPhase[26] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 33.991     ;
; -32.917 ; phase:phaseControler|phaseInter[4]~17        ; PWMWave:P1|SynthesisedPhase[29] ; phaseadd     ; clk         ; 0.500        ; 0.062      ; 33.511     ;
; -32.861 ; phase:phaseControler|phaseInter[3]~_emulated ; PWMWave:P1|SynthesisedPhase[28] ; phasesub     ; clk         ; 1.000        ; -0.004     ; 33.889     ;
; -32.847 ; phase:phaseControler|phaseInter[0]~_emulated ; PWMWave:P1|SynthesisedPhase[25] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 33.878     ;
; -32.827 ; phase:phaseControler|phaseInter[5]~21        ; PWMWave:P1|SynthesisedPhase[31] ; phaseadd     ; clk         ; 0.500        ; 0.121      ; 33.480     ;
; -32.794 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[25] ; phaseadd     ; clk         ; 0.500        ; 1.445      ; 34.771     ;
; -32.760 ; phase:phaseControler|phaseInter[2]~_emulated ; PWMWave:P1|SynthesisedPhase[27] ; phasesub     ; clk         ; 1.000        ; -0.004     ; 33.788     ;
; -32.681 ; phase:phaseControler|phaseInter[5]~_emulated ; PWMWave:P1|SynthesisedPhase[31] ; phasesub     ; clk         ; 1.000        ; -0.003     ; 33.710     ;
; -32.513 ; phase:phaseControler|phaseInter[4]~_emulated ; PWMWave:P1|SynthesisedPhase[29] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 33.544     ;
; -32.294 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[25] ; phaseadd     ; clk         ; 1.000        ; 1.445      ; 34.771     ;
; -32.080 ; phase:phaseControler|phaseInter[1]~5         ; PWMWave:P1|SynthesisedPhase[25] ; phaseadd     ; clk         ; 0.500        ; 0.103      ; 32.715     ;
; -32.027 ; phase:phaseControler|phaseInter[0]~1         ; PWMWave:P1|SynthesisedPhase[24] ; phaseadd     ; clk         ; 0.500        ; 0.131      ; 32.690     ;
; -31.978 ; phase:phaseControler|phaseInter[5]~21        ; PWMWave:P1|SynthesisedPhase[30] ; phaseadd     ; clk         ; 0.500        ; 0.121      ; 32.631     ;
; -31.846 ; phase:phaseControler|phaseInter[1]~_emulated ; PWMWave:P1|SynthesisedPhase[25] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 32.877     ;
; -31.832 ; phase:phaseControler|phaseInter[5]~_emulated ; PWMWave:P1|SynthesisedPhase[30] ; phasesub     ; clk         ; 1.000        ; -0.003     ; 32.861     ;
; -31.818 ; phase:phaseControler|phaseInter[3]~13        ; PWMWave:P1|SynthesisedPhase[27] ; phaseadd     ; clk         ; 0.500        ; 0.038      ; 32.388     ;
; -31.809 ; phase:phaseControler|phaseInter[4]~17        ; PWMWave:P1|SynthesisedPhase[28] ; phaseadd     ; clk         ; 0.500        ; 0.062      ; 32.403     ;
; -31.743 ; phase:phaseControler|phaseInter[0]~_emulated ; PWMWave:P1|SynthesisedPhase[24] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 32.774     ;
; -31.718 ; phase:phaseControler|phaseInter[2]~9         ; PWMWave:P1|SynthesisedPhase[26] ; phaseadd     ; clk         ; 0.500        ; 0.039      ; 32.289     ;
; -31.690 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[24] ; phaseadd     ; clk         ; 0.500        ; 1.445      ; 33.667     ;
; -31.505 ; phase:phaseControler|phaseInter[3]~_emulated ; PWMWave:P1|SynthesisedPhase[27] ; phasesub     ; clk         ; 1.000        ; -0.004     ; 32.533     ;
; -31.415 ; phase:phaseControler|phaseInter[2]~_emulated ; PWMWave:P1|SynthesisedPhase[26] ; phasesub     ; clk         ; 1.000        ; -0.004     ; 32.443     ;
; -31.405 ; phase:phaseControler|phaseInter[4]~_emulated ; PWMWave:P1|SynthesisedPhase[28] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 32.436     ;
; -31.288 ; phase:phaseControler|phaseInter[6]~25        ; PWMWave:P1|SynthesisedPhase[31] ; phaseadd     ; clk         ; 0.500        ; 0.113      ; 31.933     ;
; -31.190 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[24] ; phaseadd     ; clk         ; 1.000        ; 1.445      ; 33.667     ;
; -31.127 ; phase:phaseControler|phaseInter[6]~_emulated ; PWMWave:P1|SynthesisedPhase[31] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 32.158     ;
; -30.976 ; phase:phaseControler|phaseInter[1]~5         ; PWMWave:P1|SynthesisedPhase[24] ; phaseadd     ; clk         ; 0.500        ; 0.103      ; 31.611     ;
; -30.916 ; phase:phaseControler|phaseInter[0]~1         ; PWMWave:P1|SynthesisedPhase[23] ; phaseadd     ; clk         ; 0.500        ; 0.131      ; 31.579     ;
; -30.742 ; phase:phaseControler|phaseInter[1]~_emulated ; PWMWave:P1|SynthesisedPhase[24] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 31.773     ;
; -30.734 ; phase:phaseControler|phaseInter[5]~21        ; PWMWave:P1|SynthesisedPhase[29] ; phaseadd     ; clk         ; 0.500        ; 0.121      ; 31.387     ;
; -30.632 ; phase:phaseControler|phaseInter[0]~_emulated ; PWMWave:P1|SynthesisedPhase[23] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 31.663     ;
; -30.604 ; phase:phaseControler|phaseInter[2]~9         ; PWMWave:P1|SynthesisedPhase[25] ; phaseadd     ; clk         ; 0.500        ; 0.039      ; 31.175     ;
; -30.588 ; phase:phaseControler|phaseInter[5]~_emulated ; PWMWave:P1|SynthesisedPhase[29] ; phasesub     ; clk         ; 1.000        ; -0.003     ; 31.617     ;
; -30.579 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[23] ; phaseadd     ; clk         ; 0.500        ; 1.445      ; 32.556     ;
; -30.473 ; phase:phaseControler|phaseInter[3]~13        ; PWMWave:P1|SynthesisedPhase[26] ; phaseadd     ; clk         ; 0.500        ; 0.038      ; 31.043     ;
; -30.453 ; phase:phaseControler|phaseInter[4]~17        ; PWMWave:P1|SynthesisedPhase[27] ; phaseadd     ; clk         ; 0.500        ; 0.062      ; 31.047     ;
; -30.439 ; phase:phaseControler|phaseInter[6]~25        ; PWMWave:P1|SynthesisedPhase[30] ; phaseadd     ; clk         ; 0.500        ; 0.113      ; 31.084     ;
; -30.301 ; phase:phaseControler|phaseInter[2]~_emulated ; PWMWave:P1|SynthesisedPhase[25] ; phasesub     ; clk         ; 1.000        ; -0.004     ; 31.329     ;
; -30.278 ; phase:phaseControler|phaseInter[6]~_emulated ; PWMWave:P1|SynthesisedPhase[30] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 31.309     ;
; -30.160 ; phase:phaseControler|phaseInter[3]~_emulated ; PWMWave:P1|SynthesisedPhase[26] ; phasesub     ; clk         ; 1.000        ; -0.004     ; 31.188     ;
; -30.079 ; phaseadd                                     ; PWMWave:P1|SynthesisedPhase[23] ; phaseadd     ; clk         ; 1.000        ; 1.445      ; 32.556     ;
; -30.049 ; phase:phaseControler|phaseInter[4]~_emulated ; PWMWave:P1|SynthesisedPhase[27] ; phasesub     ; clk         ; 1.000        ; -0.001     ; 31.080     ;
; -29.994 ; phase:phaseControler|phaseInter[0]~1         ; PWMWave:P1|SynthesisedPhase[22] ; phaseadd     ; clk         ; 0.500        ; 0.131      ; 30.657     ;
; -29.865 ; phase:phaseControler|phaseInter[1]~5         ; PWMWave:P1|SynthesisedPhase[23] ; phaseadd     ; clk         ; 0.500        ; 0.103      ; 30.500     ;
+---------+----------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'phasesub'                                                                                                                                                 ;
+---------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                    ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -40.144 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.138      ; 40.814     ;
; -39.860 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[31]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.006      ; 40.898     ;
; -39.807 ; phaseadd                                     ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.452      ; 41.791     ;
; -39.307 ; phaseadd                                     ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.452      ; 41.791     ;
; -39.268 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.138      ; 39.938     ;
; -39.093 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.110      ; 39.735     ;
; -38.984 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[30]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.006      ; 40.022     ;
; -38.931 ; phaseadd                                     ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.452      ; 40.915     ;
; -38.859 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[31]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.006      ; 39.897     ;
; -38.431 ; phaseadd                                     ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.452      ; 40.915     ;
; -38.217 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.110      ; 38.859     ;
; -38.054 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.139      ; 38.725     ;
; -37.983 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[30]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.006      ; 39.021     ;
; -37.770 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[29]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.007      ; 38.809     ;
; -37.717 ; phaseadd                                     ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.453      ; 39.702     ;
; -37.617 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.046      ; 38.195     ;
; -37.314 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[31]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.003      ; 38.349     ;
; -37.217 ; phaseadd                                     ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.453      ; 39.702     ;
; -37.003 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.111      ; 37.646     ;
; -36.920 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.138      ; 37.590     ;
; -36.769 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[29]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.007      ; 37.808     ;
; -36.741 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.046      ; 37.319     ;
; -36.636 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[28]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.006      ; 37.674     ;
; -36.583 ; phaseadd                                     ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.452      ; 38.567     ;
; -36.438 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[30]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.003      ; 37.473     ;
; -36.372 ; phase:phaseControler|phaseInter[3]~13        ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.045      ; 36.949     ;
; -36.083 ; phaseadd                                     ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.452      ; 38.567     ;
; -36.059 ; phase:phaseControler|phaseInter[3]~_emulated ; phase:phaseControler|phaseInter[31]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.003      ; 37.094     ;
; -35.869 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.110      ; 36.511     ;
; -35.635 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[28]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.006      ; 36.673     ;
; -35.578 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.139      ; 36.249     ;
; -35.527 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.047      ; 36.106     ;
; -35.496 ; phase:phaseControler|phaseInter[3]~13        ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.045      ; 36.073     ;
; -35.294 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[27]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.007      ; 36.333     ;
; -35.241 ; phaseadd                                     ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.453      ; 37.226     ;
; -35.224 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[29]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.004      ; 36.260     ;
; -35.183 ; phase:phaseControler|phaseInter[3]~_emulated ; phase:phaseControler|phaseInter[30]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.003      ; 36.218     ;
; -35.007 ; phase:phaseControler|phaseInter[4]~17        ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.069      ; 35.608     ;
; -34.741 ; phaseadd                                     ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.453      ; 37.226     ;
; -34.603 ; phase:phaseControler|phaseInter[4]~_emulated ; phase:phaseControler|phaseInter[31]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.006      ; 35.641     ;
; -34.527 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.111      ; 35.170     ;
; -34.480 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.138      ; 35.150     ;
; -34.393 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.046      ; 34.971     ;
; -34.293 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[27]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.007      ; 35.332     ;
; -34.282 ; phase:phaseControler|phaseInter[3]~13        ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.046      ; 34.860     ;
; -34.196 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[26]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.006      ; 35.234     ;
; -34.143 ; phaseadd                                     ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.452      ; 36.127     ;
; -34.131 ; phase:phaseControler|phaseInter[4]~17        ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.069      ; 34.732     ;
; -34.090 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[28]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.003      ; 35.125     ;
; -33.969 ; phase:phaseControler|phaseInter[3]~_emulated ; phase:phaseControler|phaseInter[29]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.004      ; 35.005     ;
; -33.727 ; phase:phaseControler|phaseInter[4]~_emulated ; phase:phaseControler|phaseInter[30]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.006      ; 34.765     ;
; -33.643 ; phaseadd                                     ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.452      ; 36.127     ;
; -33.429 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.110      ; 34.071     ;
; -33.195 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[26]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.006      ; 34.233     ;
; -33.148 ; phase:phaseControler|phaseInter[3]~13        ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.045      ; 33.725     ;
; -33.131 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[25]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.139      ; 33.802     ;
; -33.051 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.047      ; 33.630     ;
; -32.917 ; phase:phaseControler|phaseInter[4]~17        ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.070      ; 33.519     ;
; -32.847 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[25]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.007      ; 33.886     ;
; -32.835 ; phase:phaseControler|phaseInter[3]~_emulated ; phase:phaseControler|phaseInter[28]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.003      ; 33.870     ;
; -32.824 ; phase:phaseControler|phaseInter[5]~21        ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.128      ; 33.484     ;
; -32.794 ; phaseadd                                     ; phase:phaseControler|phaseInter[25]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.453      ; 34.779     ;
; -32.748 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[27]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.004      ; 33.784     ;
; -32.678 ; phase:phaseControler|phaseInter[5]~_emulated ; phase:phaseControler|phaseInter[31]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.004      ; 33.714     ;
; -32.513 ; phase:phaseControler|phaseInter[4]~_emulated ; phase:phaseControler|phaseInter[29]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.007      ; 33.552     ;
; -32.294 ; phaseadd                                     ; phase:phaseControler|phaseInter[25]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.453      ; 34.779     ;
; -32.080 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[25]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.111      ; 32.723     ;
; -32.018 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[24]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.139      ; 32.689     ;
; -31.953 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.046      ; 32.531     ;
; -31.948 ; phase:phaseControler|phaseInter[5]~21        ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.128      ; 32.608     ;
; -31.846 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[25]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.007      ; 32.885     ;
; -31.806 ; phase:phaseControler|phaseInter[3]~13        ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.046      ; 32.384     ;
; -31.802 ; phase:phaseControler|phaseInter[5]~_emulated ; phase:phaseControler|phaseInter[30]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.004      ; 32.838     ;
; -31.783 ; phase:phaseControler|phaseInter[4]~17        ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.069      ; 32.384     ;
; -31.734 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[24]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.007      ; 32.773     ;
; -31.681 ; phaseadd                                     ; phase:phaseControler|phaseInter[24]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.453      ; 33.666     ;
; -31.650 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[26]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.003      ; 32.685     ;
; -31.493 ; phase:phaseControler|phaseInter[3]~_emulated ; phase:phaseControler|phaseInter[27]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.004      ; 32.529     ;
; -31.379 ; phase:phaseControler|phaseInter[4]~_emulated ; phase:phaseControler|phaseInter[28]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.006      ; 32.417     ;
; -31.285 ; phase:phaseControler|phaseInter[6]~25        ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.120      ; 31.937     ;
; -31.181 ; phaseadd                                     ; phase:phaseControler|phaseInter[24]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.453      ; 33.666     ;
; -31.124 ; phase:phaseControler|phaseInter[6]~_emulated ; phase:phaseControler|phaseInter[31]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.006      ; 32.162     ;
; -30.967 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[24]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.111      ; 31.610     ;
; -30.957 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[23]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.138      ; 31.627     ;
; -30.734 ; phase:phaseControler|phaseInter[5]~21        ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.129      ; 31.395     ;
; -30.733 ; phase:phaseControler|phaseInter[1]~_emulated ; phase:phaseControler|phaseInter[24]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.007      ; 31.772     ;
; -30.708 ; phase:phaseControler|phaseInter[3]~13        ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.045      ; 31.285     ;
; -30.673 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[23]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.006      ; 31.711     ;
; -30.620 ; phaseadd                                     ; phase:phaseControler|phaseInter[23]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.452      ; 32.604     ;
; -30.604 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[25]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.047      ; 31.183     ;
; -30.588 ; phase:phaseControler|phaseInter[5]~_emulated ; phase:phaseControler|phaseInter[29]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.005      ; 31.625     ;
; -30.441 ; phase:phaseControler|phaseInter[4]~17        ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.070      ; 31.043     ;
; -30.409 ; phase:phaseControler|phaseInter[6]~25        ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.120      ; 31.061     ;
; -30.395 ; phase:phaseControler|phaseInter[3]~_emulated ; phase:phaseControler|phaseInter[26]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.003      ; 31.430     ;
; -30.301 ; phase:phaseControler|phaseInter[2]~_emulated ; phase:phaseControler|phaseInter[25]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.004      ; 31.337     ;
; -30.248 ; phase:phaseControler|phaseInter[6]~_emulated ; phase:phaseControler|phaseInter[30]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.006      ; 31.286     ;
; -30.120 ; phaseadd                                     ; phase:phaseControler|phaseInter[23]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.452      ; 32.604     ;
; -30.056 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[22]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.138      ; 30.726     ;
; -30.037 ; phase:phaseControler|phaseInter[4]~_emulated ; phase:phaseControler|phaseInter[27]~_emulated ; phasesub     ; phasesub    ; 1.000        ; 0.007      ; 31.076     ;
; -29.906 ; phase:phaseControler|phaseInter[1]~5         ; phase:phaseControler|phaseInter[23]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 0.110      ; 30.548     ;
+---------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SwitchNanoadd'                                                                                                          ;
+--------+----------------------------+----------------------------+----------------+---------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock   ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------+---------------+--------------+------------+------------+
; -6.339 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.517     ; 4.328      ;
; -6.303 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.568     ; 4.190      ;
; -6.285 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.584     ; 4.207      ;
; -6.285 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.563     ; 4.228      ;
; -6.255 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.544     ; 4.217      ;
; -6.252 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.561     ; 4.250      ;
; -6.249 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.635     ; 4.069      ;
; -6.249 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.614     ; 4.090      ;
; -6.219 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.595     ; 4.079      ;
; -6.198 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.628     ; 4.129      ;
; -6.198 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.607     ; 4.150      ;
; -6.187 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.577     ; 4.322      ;
; -6.186 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.552     ; 4.140      ;
; -6.173 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.551     ; 4.128      ;
; -6.173 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.521     ; 4.158      ;
; -6.168 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.588     ; 4.139      ;
; -6.164 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.568     ; 4.057      ;
; -6.150 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.603     ; 4.002      ;
; -6.146 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.595     ; 4.057      ;
; -6.137 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.602     ; 3.990      ;
; -6.137 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.572     ; 4.020      ;
; -6.136 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.589     ; 4.053      ;
; -6.133 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.644     ; 4.201      ;
; -6.133 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.623     ; 4.222      ;
; -6.116 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.544     ; 4.078      ;
; -6.111 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.517     ; 4.100      ;
; -6.110 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.646     ; 3.919      ;
; -6.110 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.635     ; 3.936      ;
; -6.110 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.614     ; 3.957      ;
; -6.103 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.604     ; 4.211      ;
; -6.100 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.640     ; 3.915      ;
; -6.099 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.596     ; 4.062      ;
; -6.086 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.595     ; 4.050      ;
; -6.086 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.565     ; 4.080      ;
; -6.081 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.560     ; 4.163      ;
; -6.080 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.595     ; 3.940      ;
; -6.080 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.595     ; 3.946      ;
; -6.075 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.568     ; 3.962      ;
; -6.069 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.549     ; 4.116      ;
; -6.060 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.537     ; 4.029      ;
; -6.059 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.528     ; 4.136      ;
; -6.059 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.639     ; 3.979      ;
; -6.049 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.633     ; 3.975      ;
; -6.047 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.538     ; 4.015      ;
; -6.034 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.612     ; 4.134      ;
; -6.029 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.588     ; 4.000      ;
; -6.028 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.595     ; 4.076      ;
; -6.027 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.627     ; 4.042      ;
; -6.027 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.606     ; 4.063      ;
; -6.024 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.588     ; 3.891      ;
; -6.024 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.561     ; 4.022      ;
; -6.024 ; SwitchMicroadd             ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 0.500        ; 2.276      ; 8.306      ;
; -6.021 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.611     ; 4.122      ;
; -6.021 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.581     ; 4.152      ;
; -6.015 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.521     ; 4.000      ;
; -6.015 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.616     ; 3.995      ;
; -6.015 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.595     ; 4.016      ;
; -6.011 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.589     ; 3.877      ;
; -6.011 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.603     ; 3.869      ;
; -6.005 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.595     ; 4.015      ;
; -6.005 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.574     ; 4.036      ;
; -5.998 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.602     ; 3.857      ;
; -5.998 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.572     ; 3.887      ;
; -5.997 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.587     ; 4.052      ;
; -5.994 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.655     ; 4.051      ;
; -5.988 ; SwitchMicroadd             ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 0.500        ; 2.225      ; 8.168      ;
; -5.985 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.576     ; 4.005      ;
; -5.984 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.649     ; 4.047      ;
; -5.979 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.572     ; 3.862      ;
; -5.975 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.555     ; 4.025      ;
; -5.974 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.662     ; 3.955      ;
; -5.974 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.641     ; 3.976      ;
; -5.973 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.581     ; 3.951      ;
; -5.971 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.646     ; 3.786      ;
; -5.964 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.604     ; 4.072      ;
; -5.963 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.535     ; 3.934      ;
; -5.961 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.640     ; 3.782      ;
; -5.960 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.582     ; 3.937      ;
; -5.959 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.577     ; 4.094      ;
; -5.956 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.595     ; 4.007      ;
; -5.944 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.622     ; 3.965      ;
; -5.941 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.595     ; 3.807      ;
; -5.937 ; SwitchMicroadd             ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 0.500        ; 2.232      ; 8.228      ;
; -5.936 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.568     ; 3.829      ;
; -5.934 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.523     ; 3.917      ;
; -5.928 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.565     ; 3.922      ;
; -5.928 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.595     ; 3.975      ;
; -5.927 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.586     ; 3.796      ;
; -5.919 ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.522     ; 3.903      ;
; -5.916 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.584     ; 3.928      ;
; -5.915 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.594     ; 3.963      ;
; -5.915 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.564     ; 3.993      ;
; -5.911 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.523     ; 3.894      ;
; -5.908 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.597     ; 4.023      ;
; -5.906 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.563     ; 3.948      ;
; -5.903 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.583     ; 3.916      ;
; -5.903 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.553     ; 3.946      ;
; -5.902 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.662     ; 3.886      ;
; -5.902 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.641     ; 3.907      ;
; -5.898 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.574     ; 3.779      ;
+--------+----------------------------+----------------------------+----------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SwitchMicroadd'                                                                                                          ;
+--------+----------------------------+----------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------+----------------+--------------+------------+------------+
; -3.744 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.078      ; 4.328      ;
; -3.708 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.027      ; 4.190      ;
; -3.690 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.011      ; 4.207      ;
; -3.690 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.032      ; 4.228      ;
; -3.660 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.051      ; 4.217      ;
; -3.657 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.034      ; 4.250      ;
; -3.654 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.040     ; 4.069      ;
; -3.654 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.019     ; 4.090      ;
; -3.624 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 4.079      ;
; -3.603 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.033     ; 4.129      ;
; -3.603 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.012     ; 4.150      ;
; -3.592 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.018      ; 4.322      ;
; -3.591 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.043      ; 4.140      ;
; -3.578 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.044      ; 4.128      ;
; -3.578 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.074      ; 4.158      ;
; -3.573 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.007      ; 4.139      ;
; -3.569 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.027      ; 4.057      ;
; -3.555 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.008     ; 4.002      ;
; -3.551 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 4.057      ;
; -3.542 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.007     ; 3.990      ;
; -3.542 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.023      ; 4.020      ;
; -3.541 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.006      ; 4.053      ;
; -3.538 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.049     ; 4.201      ;
; -3.538 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.028     ; 4.222      ;
; -3.521 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.051      ; 4.078      ;
; -3.516 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.078      ; 4.100      ;
; -3.515 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.051     ; 3.919      ;
; -3.515 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.040     ; 3.936      ;
; -3.515 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.019     ; 3.957      ;
; -3.508 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.009     ; 4.211      ;
; -3.505 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.045     ; 3.915      ;
; -3.504 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.001     ; 4.062      ;
; -3.491 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 4.050      ;
; -3.491 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.030      ; 4.080      ;
; -3.486 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.035      ; 4.163      ;
; -3.485 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 3.940      ;
; -3.485 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 3.946      ;
; -3.480 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.027      ; 3.962      ;
; -3.474 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.046      ; 4.116      ;
; -3.465 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.058      ; 4.029      ;
; -3.464 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.067      ; 4.136      ;
; -3.464 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.044     ; 3.979      ;
; -3.454 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.038     ; 3.975      ;
; -3.452 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.057      ; 4.015      ;
; -3.439 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.017     ; 4.134      ;
; -3.434 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.007      ; 4.000      ;
; -3.433 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 4.076      ;
; -3.432 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.032     ; 4.042      ;
; -3.432 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.011     ; 4.063      ;
; -3.429 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.007      ; 3.891      ;
; -3.429 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.034      ; 4.022      ;
; -3.429 ; SwitchMicroadd             ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 0.500        ; 4.871      ; 8.306      ;
; -3.426 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.016     ; 4.122      ;
; -3.426 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.014      ; 4.152      ;
; -3.420 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.074      ; 4.000      ;
; -3.420 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.021     ; 3.995      ;
; -3.420 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 4.016      ;
; -3.416 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.006      ; 3.877      ;
; -3.416 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.008     ; 3.869      ;
; -3.410 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 4.015      ;
; -3.410 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.021      ; 4.036      ;
; -3.403 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.007     ; 3.857      ;
; -3.403 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.023      ; 3.887      ;
; -3.402 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.008      ; 4.052      ;
; -3.399 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.060     ; 4.051      ;
; -3.393 ; SwitchMicroadd             ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 0.500        ; 4.820      ; 8.168      ;
; -3.390 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.019      ; 4.005      ;
; -3.389 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.054     ; 4.047      ;
; -3.384 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.023      ; 3.862      ;
; -3.380 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.040      ; 4.025      ;
; -3.379 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.067     ; 3.955      ;
; -3.379 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.046     ; 3.976      ;
; -3.378 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.014      ; 3.951      ;
; -3.376 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.051     ; 3.786      ;
; -3.369 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.009     ; 4.072      ;
; -3.368 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.060      ; 3.934      ;
; -3.366 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.045     ; 3.782      ;
; -3.365 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.013      ; 3.937      ;
; -3.364 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.018      ; 4.094      ;
; -3.361 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 4.007      ;
; -3.349 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.027     ; 3.965      ;
; -3.346 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 3.807      ;
; -3.342 ; SwitchMicroadd             ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 0.500        ; 4.827      ; 8.228      ;
; -3.341 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.027      ; 3.829      ;
; -3.339 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.072      ; 3.917      ;
; -3.333 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.030      ; 3.922      ;
; -3.333 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 3.975      ;
; -3.332 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.009      ; 3.796      ;
; -3.324 ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.073      ; 3.903      ;
; -3.321 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.011      ; 3.928      ;
; -3.320 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.001      ; 3.963      ;
; -3.320 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.031      ; 3.993      ;
; -3.316 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.072      ; 3.894      ;
; -3.313 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.002     ; 4.023      ;
; -3.311 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.032      ; 3.948      ;
; -3.308 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.012      ; 3.916      ;
; -3.308 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.042      ; 3.946      ;
; -3.307 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.067     ; 3.886      ;
; -3.307 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.046     ; 3.907      ;
; -3.303 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.021      ; 3.779      ;
+--------+----------------------------+----------------------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SwitchMicroadd'                                                                                                          ;
+--------+----------------------------+----------------------------+---------------+----------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock  ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+---------------+----------------+--------------+------------+------------+
; -2.713 ; SwitchNanoadd              ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.797      ; 2.084      ;
; -2.611 ; SwitchNanoadd              ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.799      ; 2.188      ;
; -2.559 ; SwitchNanoadd              ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.798      ; 2.239      ;
; -2.542 ; SwitchNanoadd              ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.811      ; 2.269      ;
; -2.498 ; SwitchNanoadd              ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.814      ; 2.316      ;
; -2.487 ; SwitchNanoadd              ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.799      ; 2.312      ;
; -2.308 ; SwitchNanoadd              ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.813      ; 2.505      ;
; -2.222 ; SwitchNanoadd              ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.865      ; 2.643      ;
; -2.213 ; SwitchNanoadd              ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.797      ; 2.084      ;
; -2.211 ; SwitchNanoadd              ; ClockGenerator:C1|Step[21] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.797      ; 2.586      ;
; -2.147 ; SwitchNanoadd              ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.871      ; 2.724      ;
; -2.137 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.296      ; 1.159      ;
; -2.120 ; SwitchNanoadd              ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.828      ; 2.708      ;
; -2.111 ; SwitchNanoadd              ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.799      ; 2.188      ;
; -2.085 ; SwitchNanoadd              ; ClockGenerator:C1|Step[23] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.793      ; 2.708      ;
; -2.059 ; SwitchNanoadd              ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.798      ; 2.239      ;
; -2.049 ; SwitchNanoadd              ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.860      ; 2.811      ;
; -2.042 ; SwitchNanoadd              ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.811      ; 2.269      ;
; -2.035 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.298      ; 1.263      ;
; -1.998 ; SwitchNanoadd              ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.814      ; 2.316      ;
; -1.987 ; SwitchNanoadd              ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.799      ; 2.312      ;
; -1.984 ; SwitchNanoadd              ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.839      ; 2.855      ;
; -1.983 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.297      ; 1.314      ;
; -1.975 ; SwitchNanoadd              ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.820      ; 2.845      ;
; -1.966 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.310      ; 1.344      ;
; -1.947 ; SwitchNanoadd              ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.820      ; 2.873      ;
; -1.942 ; SwitchNanoadd              ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.827      ; 2.885      ;
; -1.922 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.313      ; 1.391      ;
; -1.911 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.298      ; 1.387      ;
; -1.878 ; SwitchNanoadd              ; ClockGenerator:C1|Step[31] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.793      ; 2.915      ;
; -1.808 ; SwitchNanoadd              ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.813      ; 2.505      ;
; -1.757 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.595      ; 0.838      ;
; -1.741 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.595      ; 0.854      ;
; -1.732 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.312      ; 1.580      ;
; -1.722 ; SwitchNanoadd              ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.865      ; 2.643      ;
; -1.711 ; SwitchNanoadd              ; ClockGenerator:C1|Step[21] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.797      ; 2.586      ;
; -1.665 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.638      ; 0.973      ;
; -1.647 ; SwitchNanoadd              ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.871      ; 2.724      ;
; -1.646 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.364      ; 1.718      ;
; -1.635 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[21] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.296      ; 1.661      ;
; -1.631 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.595      ; 0.964      ;
; -1.620 ; SwitchNanoadd              ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.828      ; 2.708      ;
; -1.585 ; SwitchNanoadd              ; ClockGenerator:C1|Step[23] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.793      ; 2.708      ;
; -1.571 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.370      ; 1.799      ;
; -1.549 ; SwitchNanoadd              ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.860      ; 2.811      ;
; -1.544 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.327      ; 1.783      ;
; -1.509 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[23] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.292      ; 1.783      ;
; -1.498 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.595      ; 1.097      ;
; -1.484 ; SwitchNanoadd              ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.839      ; 2.855      ;
; -1.475 ; SwitchNanoadd              ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.820      ; 2.845      ;
; -1.473 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.359      ; 1.886      ;
; -1.460 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.594      ; 1.134      ;
; -1.453 ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.595      ; 1.142      ;
; -1.447 ; SwitchNanoadd              ; ClockGenerator:C1|Step[3]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.917      ; 2.470      ;
; -1.447 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.551      ; 1.104      ;
; -1.447 ; SwitchNanoadd              ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.820      ; 2.873      ;
; -1.442 ; SwitchNanoadd              ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.827      ; 2.885      ;
; -1.441 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.593      ; 1.152      ;
; -1.437 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.593      ; 1.156      ;
; -1.427 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[31] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.595      ; 1.168      ;
; -1.424 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.579      ; 1.155      ;
; -1.423 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.595      ; 1.172      ;
; -1.421 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.578      ; 1.157      ;
; -1.420 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.581      ; 1.161      ;
; -1.417 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.595      ; 1.178      ;
; -1.399 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.319      ; 1.920      ;
; -1.378 ; SwitchNanoadd              ; ClockGenerator:C1|Step[31] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.793      ; 2.915      ;
; -1.375 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.338      ; 1.963      ;
; -1.371 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.319      ; 1.948      ;
; -1.366 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.326      ; 1.960      ;
; -1.356 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[3]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.416      ; 1.060      ;
; -1.351 ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.594      ; 1.243      ;
; -1.346 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.595      ; 1.249      ;
; -1.343 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.597      ; 1.254      ;
; -1.339 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.595      ; 1.256      ;
; -1.322 ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.741      ; 1.419      ;
; -1.322 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.581      ; 1.259      ;
; -1.319 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.580      ; 1.261      ;
; -1.318 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.583      ; 1.265      ;
; -1.315 ; ClockGenerator:C1|Step[1]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.744      ; 1.429      ;
; -1.307 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.595      ; 1.288      ;
; -1.302 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.606      ; 1.304      ;
; -1.294 ; ClockGenerator:C1|Step[0]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.743      ; 1.449      ;
; -1.291 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.596      ; 1.305      ;
; -1.287 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.594      ; 1.307      ;
; -1.283 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.594      ; 1.311      ;
; -1.275 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.563      ; 1.288      ;
; -1.274 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.609      ; 1.335      ;
; -1.270 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.580      ; 1.310      ;
; -1.270 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.607      ; 1.337      ;
; -1.267 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.579      ; 1.312      ;
; -1.266 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.582      ; 1.316      ;
; -1.266 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.607      ; 1.341      ;
; -1.259 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.595      ; 1.336      ;
; -1.253 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.593      ; 1.340      ;
; -1.250 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.592      ; 1.342      ;
; -1.249 ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.596      ; 1.347      ;
; -1.249 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.595      ; 1.346      ;
; -1.230 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.612      ; 1.382      ;
; -1.226 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.610      ; 1.384      ;
+--------+----------------------------+----------------------------+---------------+----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SwitchNanoadd'                                                                                                          ;
+--------+----------------------------+----------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+---------------+---------------+--------------+------------+------------+
; -0.118 ; SwitchNanoadd              ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.202      ; 2.084      ;
; -0.016 ; SwitchNanoadd              ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.204      ; 2.188      ;
; 0.036  ; SwitchNanoadd              ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.203      ; 2.239      ;
; 0.053  ; SwitchNanoadd              ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.216      ; 2.269      ;
; 0.097  ; SwitchNanoadd              ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.219      ; 2.316      ;
; 0.108  ; SwitchNanoadd              ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.204      ; 2.312      ;
; 0.287  ; SwitchNanoadd              ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.218      ; 2.505      ;
; 0.373  ; SwitchNanoadd              ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.270      ; 2.643      ;
; 0.382  ; SwitchNanoadd              ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.202      ; 2.084      ;
; 0.384  ; SwitchNanoadd              ; ClockGenerator:C1|Step[21] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.202      ; 2.586      ;
; 0.448  ; SwitchNanoadd              ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.276      ; 2.724      ;
; 0.458  ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.701      ; 1.159      ;
; 0.475  ; SwitchNanoadd              ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.233      ; 2.708      ;
; 0.484  ; SwitchNanoadd              ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.204      ; 2.188      ;
; 0.510  ; SwitchNanoadd              ; ClockGenerator:C1|Step[23] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.198      ; 2.708      ;
; 0.536  ; SwitchNanoadd              ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.203      ; 2.239      ;
; 0.546  ; SwitchNanoadd              ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.265      ; 2.811      ;
; 0.553  ; SwitchNanoadd              ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.216      ; 2.269      ;
; 0.560  ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.703      ; 1.263      ;
; 0.597  ; SwitchNanoadd              ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.219      ; 2.316      ;
; 0.603  ; SwitchNanoadd              ; ClockGenerator:C1|Step[1]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.053      ; 2.656      ;
; 0.608  ; SwitchNanoadd              ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.204      ; 2.312      ;
; 0.611  ; SwitchNanoadd              ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.244      ; 2.855      ;
; 0.612  ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.702      ; 1.314      ;
; 0.620  ; SwitchNanoadd              ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.225      ; 2.845      ;
; 0.629  ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.715      ; 1.344      ;
; 0.648  ; SwitchNanoadd              ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.225      ; 2.873      ;
; 0.653  ; SwitchNanoadd              ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.232      ; 2.885      ;
; 0.673  ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.718      ; 1.391      ;
; 0.684  ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.703      ; 1.387      ;
; 0.717  ; SwitchNanoadd              ; ClockGenerator:C1|Step[31] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.198      ; 2.915      ;
; 0.787  ; SwitchNanoadd              ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.218      ; 2.505      ;
; 0.794  ; SwitchNanoadd              ; ClockGenerator:C1|Step[2]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.056      ; 2.850      ;
; 0.838  ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 0.838      ;
; 0.854  ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 0.854      ;
; 0.863  ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.717      ; 1.580      ;
; 0.873  ; SwitchNanoadd              ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.270      ; 2.643      ;
; 0.884  ; SwitchNanoadd              ; ClockGenerator:C1|Step[21] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.202      ; 2.586      ;
; 0.930  ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.043      ; 0.973      ;
; 0.948  ; SwitchNanoadd              ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.276      ; 2.724      ;
; 0.949  ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.769      ; 1.718      ;
; 0.960  ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[21] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.701      ; 1.661      ;
; 0.964  ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 0.964      ;
; 0.969  ; SwitchNanoadd              ; ClockGenerator:C1|Step[3]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 1.501      ; 2.470      ;
; 0.975  ; SwitchNanoadd              ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.233      ; 2.708      ;
; 1.010  ; SwitchNanoadd              ; ClockGenerator:C1|Step[23] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.198      ; 2.708      ;
; 1.024  ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.775      ; 1.799      ;
; 1.046  ; SwitchNanoadd              ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.265      ; 2.811      ;
; 1.051  ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.732      ; 1.783      ;
; 1.060  ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[3]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 1.060      ;
; 1.086  ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[23] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.697      ; 1.783      ;
; 1.097  ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 1.097      ;
; 1.103  ; SwitchNanoadd              ; ClockGenerator:C1|Step[1]  ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.053      ; 2.656      ;
; 1.105  ; SwitchNanoadd              ; ClockGenerator:C1|Step[0]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.054      ; 3.159      ;
; 1.111  ; SwitchNanoadd              ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.244      ; 2.855      ;
; 1.120  ; SwitchNanoadd              ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.225      ; 2.845      ;
; 1.122  ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.764      ; 1.886      ;
; 1.135  ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.001     ; 1.134      ;
; 1.142  ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 1.142      ;
; 1.148  ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.044     ; 1.104      ;
; 1.148  ; SwitchNanoadd              ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.225      ; 2.873      ;
; 1.153  ; SwitchNanoadd              ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.232      ; 2.885      ;
; 1.154  ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.002     ; 1.152      ;
; 1.158  ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.002     ; 1.156      ;
; 1.168  ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[31] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 1.168      ;
; 1.171  ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.016     ; 1.155      ;
; 1.172  ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 1.172      ;
; 1.174  ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.017     ; 1.157      ;
; 1.175  ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.014     ; 1.161      ;
; 1.178  ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 1.178      ;
; 1.196  ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.724      ; 1.920      ;
; 1.217  ; SwitchNanoadd              ; ClockGenerator:C1|Step[31] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.198      ; 2.915      ;
; 1.220  ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.743      ; 1.963      ;
; 1.224  ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.724      ; 1.948      ;
; 1.229  ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.731      ; 1.960      ;
; 1.244  ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.001     ; 1.243      ;
; 1.249  ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 1.249      ;
; 1.252  ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.002      ; 1.254      ;
; 1.256  ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 1.256      ;
; 1.273  ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.146      ; 1.419      ;
; 1.273  ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.014     ; 1.259      ;
; 1.276  ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.015     ; 1.261      ;
; 1.277  ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.012     ; 1.265      ;
; 1.280  ; ClockGenerator:C1|Step[1]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.149      ; 1.429      ;
; 1.288  ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 1.288      ;
; 1.293  ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.011      ; 1.304      ;
; 1.294  ; SwitchNanoadd              ; ClockGenerator:C1|Step[2]  ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.056      ; 2.850      ;
; 1.301  ; ClockGenerator:C1|Step[0]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.148      ; 1.449      ;
; 1.304  ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.001      ; 1.305      ;
; 1.308  ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.001     ; 1.307      ;
; 1.312  ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.001     ; 1.311      ;
; 1.320  ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.032     ; 1.288      ;
; 1.321  ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.014      ; 1.335      ;
; 1.325  ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.015     ; 1.310      ;
; 1.325  ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.012      ; 1.337      ;
; 1.328  ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.016     ; 1.312      ;
; 1.329  ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.013     ; 1.316      ;
; 1.329  ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.012      ; 1.341      ;
; 1.336  ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 1.336      ;
; 1.342  ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.002     ; 1.340      ;
+--------+----------------------------+----------------------------+---------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                  ;
+-------+------------------------+---------------------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                         ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+---------------------------------+---------------+-------------+--------------+------------+------------+
; 0.065 ; SwitchNanoadd          ; PWMWave:P1|address[4]           ; SwitchNanoadd ; clk         ; 0.000        ; 1.466      ; 1.683      ;
; 0.088 ; SwitchNanoadd          ; PWMWave:P1|address[20]          ; SwitchNanoadd ; clk         ; 0.000        ; 1.452      ; 1.692      ;
; 0.092 ; SwitchNanoadd          ; PWMWave:P1|address[18]          ; SwitchNanoadd ; clk         ; 0.000        ; 1.452      ; 1.696      ;
; 0.203 ; SwitchNanoadd          ; PWMWave:P1|address[5]           ; SwitchNanoadd ; clk         ; 0.000        ; 1.466      ; 1.821      ;
; 0.228 ; SwitchNanoadd          ; PWMWave:P1|address[21]          ; SwitchNanoadd ; clk         ; 0.000        ; 1.452      ; 1.832      ;
; 0.232 ; SwitchNanoadd          ; PWMWave:P1|address[19]          ; SwitchNanoadd ; clk         ; 0.000        ; 1.452      ; 1.836      ;
; 0.238 ; SwitchNanoadd          ; PWMWave:P1|address[6]           ; SwitchNanoadd ; clk         ; 0.000        ; 1.466      ; 1.856      ;
; 0.243 ; PWMWave:P1|address[31] ; PWMWave:P1|address[31]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.263 ; SwitchNanoadd          ; PWMWave:P1|address[22]          ; SwitchNanoadd ; clk         ; 0.000        ; 1.452      ; 1.867      ;
; 0.273 ; SwitchNanoadd          ; PWMWave:P1|address[7]           ; SwitchNanoadd ; clk         ; 0.000        ; 1.466      ; 1.891      ;
; 0.276 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[8]  ; phaseadd      ; clk         ; 0.000        ; 1.446      ; 1.874      ;
; 0.298 ; SwitchNanoadd          ; PWMWave:P1|address[23]          ; SwitchNanoadd ; clk         ; 0.000        ; 1.452      ; 1.902      ;
; 0.321 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[29] ; phaseadd      ; clk         ; 0.000        ; 1.445      ; 1.918      ;
; 0.331 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[16] ; phaseadd      ; clk         ; 0.000        ; 1.445      ; 1.928      ;
; 0.334 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[27] ; phaseadd      ; clk         ; 0.000        ; 1.445      ; 1.931      ;
; 0.337 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[25] ; phaseadd      ; clk         ; 0.000        ; 1.445      ; 1.934      ;
; 0.337 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[23] ; phaseadd      ; clk         ; 0.000        ; 1.445      ; 1.934      ;
; 0.344 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[28] ; phaseadd      ; clk         ; 0.000        ; 1.445      ; 1.941      ;
; 0.347 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[17] ; phaseadd      ; clk         ; 0.000        ; 1.445      ; 1.944      ;
; 0.354 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[30] ; phaseadd      ; clk         ; 0.000        ; 1.445      ; 1.951      ;
; 0.354 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[19] ; phaseadd      ; clk         ; 0.000        ; 1.445      ; 1.951      ;
; 0.355 ; PWMWave:P1|address[17] ; PWMWave:P1|address[17]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; PWMWave:P1|address[1]  ; PWMWave:P1|address[1]           ; clk           ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; PWMWave:P1|address[14] ; PWMWave:P1|address[14]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; PWMWave:P1|address[0]  ; PWMWave:P1|address[0]           ; clk           ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; PWMWave:P1|address[2]  ; PWMWave:P1|address[2]           ; clk           ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; PWMWave:P1|address[7]  ; PWMWave:P1|address[7]           ; clk           ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; PWMWave:P1|address[11] ; PWMWave:P1|address[11]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; PWMWave:P1|address[18] ; PWMWave:P1|address[18]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; PWMWave:P1|address[20] ; PWMWave:P1|address[20]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PWMWave:P1|address[23] ; PWMWave:P1|address[23]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PWMWave:P1|address[29] ; PWMWave:P1|address[29]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PWMWave:P1|address[30] ; PWMWave:P1|address[30]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[26] ; phaseadd      ; clk         ; 0.000        ; 1.445      ; 1.958      ;
; 0.363 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[22] ; phaseadd      ; clk         ; 0.000        ; 1.445      ; 1.960      ;
; 0.367 ; PWMWave:P1|address[3]  ; PWMWave:P1|address[3]           ; clk           ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; SwitchNanoadd          ; PWMWave:P1|address[8]           ; SwitchNanoadd ; clk         ; 0.000        ; 1.466      ; 1.985      ;
; 0.371 ; PWMWave:P1|address[8]  ; PWMWave:P1|address[8]           ; clk           ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; PWMWave:P1|address[10] ; PWMWave:P1|address[10]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; PWMWave:P1|address[19] ; PWMWave:P1|address[19]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; PWMWave:P1|address[24] ; PWMWave:P1|address[24]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; PWMWave:P1|address[26] ; PWMWave:P1|address[26]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[20] ; phaseadd      ; clk         ; 0.000        ; 1.445      ; 1.968      ;
; 0.372 ; PWMWave:P1|address[12] ; PWMWave:P1|address[12]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; PWMWave:P1|address[21] ; PWMWave:P1|address[21]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; PWMWave:P1|address[22] ; PWMWave:P1|address[22]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; PWMWave:P1|address[28] ; PWMWave:P1|address[28]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.381 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[18] ; phaseadd      ; clk         ; 0.000        ; 1.445      ; 1.978      ;
; 0.389 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[10] ; phaseadd      ; clk         ; 0.000        ; 1.446      ; 1.987      ;
; 0.389 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[9]  ; phaseadd      ; clk         ; 0.000        ; 1.446      ; 1.987      ;
; 0.392 ; SwitchNanoadd          ; PWMWave:P1|address[24]          ; SwitchNanoadd ; clk         ; 0.000        ; 1.452      ; 1.996      ;
; 0.396 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[21] ; phaseadd      ; clk         ; 0.000        ; 1.445      ; 1.993      ;
; 0.402 ; SwitchNanoadd          ; PWMWave:P1|address[9]           ; SwitchNanoadd ; clk         ; 0.000        ; 1.466      ; 2.020      ;
; 0.413 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[24] ; phaseadd      ; clk         ; 0.000        ; 1.445      ; 2.010      ;
; 0.427 ; SwitchNanoadd          ; PWMWave:P1|address[25]          ; SwitchNanoadd ; clk         ; 0.000        ; 1.452      ; 2.031      ;
; 0.437 ; SwitchNanoadd          ; PWMWave:P1|address[10]          ; SwitchNanoadd ; clk         ; 0.000        ; 1.466      ; 2.055      ;
; 0.441 ; PWMWave:P1|address[6]  ; PWMWave:P1|address[6]           ; clk           ; clk         ; 0.000        ; 0.000      ; 0.593      ;
; 0.442 ; PWMWave:P1|address[5]  ; PWMWave:P1|address[5]           ; clk           ; clk         ; 0.000        ; 0.000      ; 0.594      ;
; 0.447 ; PWMWave:P1|address[15] ; PWMWave:P1|address[15]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.599      ;
; 0.450 ; PWMWave:P1|address[4]  ; PWMWave:P1|address[4]           ; clk           ; clk         ; 0.000        ; 0.000      ; 0.602      ;
; 0.450 ; PWMWave:P1|address[9]  ; PWMWave:P1|address[9]           ; clk           ; clk         ; 0.000        ; 0.000      ; 0.602      ;
; 0.452 ; PWMWave:P1|address[16] ; PWMWave:P1|address[16]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.604      ;
; 0.452 ; PWMWave:P1|address[27] ; PWMWave:P1|address[27]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.604      ;
; 0.453 ; PWMWave:P1|address[13] ; PWMWave:P1|address[13]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.605      ;
; 0.454 ; PWMWave:P1|address[25] ; PWMWave:P1|address[25]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.462 ; SwitchNanoadd          ; PWMWave:P1|address[26]          ; SwitchNanoadd ; clk         ; 0.000        ; 1.452      ; 2.066      ;
; 0.462 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[12] ; phaseadd      ; clk         ; 0.000        ; 1.446      ; 2.060      ;
; 0.464 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[5]  ; phaseadd      ; clk         ; 0.000        ; 1.446      ; 2.062      ;
; 0.465 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[4]  ; phaseadd      ; clk         ; 0.000        ; 1.446      ; 2.063      ;
; 0.472 ; SwitchNanoadd          ; PWMWave:P1|address[11]          ; SwitchNanoadd ; clk         ; 0.000        ; 1.466      ; 2.090      ;
; 0.478 ; SwitchNanoadd          ; PWMWave:P1|address[13]          ; SwitchNanoadd ; clk         ; 0.000        ; 1.466      ; 2.096      ;
; 0.482 ; SwitchNanoadd          ; PWMWave:P1|address[15]          ; SwitchNanoadd ; clk         ; 0.000        ; 1.466      ; 2.100      ;
; 0.482 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[6]  ; phaseadd      ; clk         ; 0.000        ; 1.446      ; 2.080      ;
; 0.485 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[11] ; phaseadd      ; clk         ; 0.000        ; 1.446      ; 2.083      ;
; 0.490 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[31] ; phaseadd      ; clk         ; 0.000        ; 1.445      ; 2.087      ;
; 0.491 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[14] ; phaseadd      ; clk         ; 0.000        ; 1.446      ; 2.089      ;
; 0.493 ; PWMWave:P1|address[0]  ; PWMWave:P1|address[1]           ; clk           ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; PWMWave:P1|address[17] ; PWMWave:P1|address[18]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.495 ; PWMWave:P1|address[1]  ; PWMWave:P1|address[2]           ; clk           ; clk         ; 0.000        ; 0.000      ; 0.647      ;
; 0.495 ; PWMWave:P1|address[14] ; PWMWave:P1|address[15]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; PWMWave:P1|address[2]  ; PWMWave:P1|address[3]           ; clk           ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; PWMWave:P1|address[11] ; PWMWave:P1|address[12]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; SwitchNanoadd          ; PWMWave:P1|address[27]          ; SwitchNanoadd ; clk         ; 0.000        ; 1.452      ; 2.101      ;
; 0.498 ; PWMWave:P1|address[18] ; PWMWave:P1|address[19]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; PWMWave:P1|address[30] ; PWMWave:P1|address[31]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; PWMWave:P1|address[29] ; PWMWave:P1|address[30]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; PWMWave:P1|address[20] ; PWMWave:P1|address[21]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.501 ; phaseadd               ; PWMWave:P1|SynthesisedPhase[15] ; phaseadd      ; clk         ; 0.000        ; 1.446      ; 2.099      ;
; 0.507 ; PWMWave:P1|address[3]  ; PWMWave:P1|address[4]           ; clk           ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; SwitchNanoadd          ; PWMWave:P1|address[12]          ; SwitchNanoadd ; clk         ; 0.000        ; 1.466      ; 2.125      ;
; 0.511 ; PWMWave:P1|address[10] ; PWMWave:P1|address[11]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; PWMWave:P1|address[19] ; PWMWave:P1|address[20]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; PWMWave:P1|address[8]  ; PWMWave:P1|address[9]           ; clk           ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; PWMWave:P1|address[26] ; PWMWave:P1|address[27]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; PWMWave:P1|address[24] ; PWMWave:P1|address[25]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; PWMWave:P1|address[22] ; PWMWave:P1|address[23]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; PWMWave:P1|address[28] ; PWMWave:P1|address[29]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; PWMWave:P1|address[21] ; PWMWave:P1|address[22]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; PWMWave:P1|address[12] ; PWMWave:P1|address[13]          ; clk           ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.528 ; PWMWave:P1|address[0]  ; PWMWave:P1|address[2]           ; clk           ; clk         ; 0.000        ; 0.000      ; 0.680      ;
+-------+------------------------+---------------------------------+---------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'phaseadd'                                                                                                                                          ;
+-------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.210 ; phaseadd                                     ; phase:phaseControler|phaseInter[0]~1    ; phaseadd     ; phaseadd    ; 0.000        ; 1.314      ; 1.524      ;
; 0.547 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[0]~1    ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.547      ;
; 0.585 ; phaseadd                                     ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 0.000        ; 1.407      ; 1.992      ;
; 0.648 ; phaseadd                                     ; phase:phaseControler|phaseInter[16]~65  ; phaseadd     ; phaseadd    ; 0.000        ; 1.353      ; 2.001      ;
; 0.674 ; phaseadd                                     ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; 0.000        ; 1.352      ; 2.026      ;
; 0.677 ; phaseadd                                     ; phase:phaseControler|phaseInter[19]~77  ; phaseadd     ; phaseadd    ; 0.000        ; 1.354      ; 2.031      ;
; 0.696 ; phaseadd                                     ; phase:phaseControler|phaseInter[22]~89  ; phaseadd     ; phaseadd    ; 0.000        ; 1.386      ; 2.082      ;
; 0.700 ; phaseadd                                     ; phase:phaseControler|phaseInter[23]~93  ; phaseadd     ; phaseadd    ; 0.000        ; 1.356      ; 2.056      ;
; 0.707 ; phaseadd                                     ; phase:phaseControler|phaseInter[25]~101 ; phaseadd     ; phaseadd    ; 0.000        ; 1.408      ; 2.115      ;
; 0.710 ; phaseadd                                     ; phase:phaseControler|phaseInter[0]~1    ; phaseadd     ; phaseadd    ; -0.500       ; 1.314      ; 1.524      ;
; 0.745 ; phaseadd                                     ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 0.000        ; 1.379      ; 2.124      ;
; 0.748 ; phaseadd                                     ; phase:phaseControler|phaseInter[27]~109 ; phaseadd     ; phaseadd    ; 0.000        ; 1.352      ; 2.100      ;
; 0.749 ; phaseadd                                     ; phase:phaseControler|phaseInter[28]~113 ; phaseadd     ; phaseadd    ; 0.000        ; 1.355      ; 2.104      ;
; 0.774 ; phaseadd                                     ; phase:phaseControler|phaseInter[24]~97  ; phaseadd     ; phaseadd    ; 0.000        ; 1.354      ; 2.128      ;
; 0.791 ; phaseadd                                     ; phase:phaseControler|phaseInter[17]~69  ; phaseadd     ; phaseadd    ; 0.000        ; 1.316      ; 2.107      ;
; 0.812 ; phaseadd                                     ; phase:phaseControler|phaseInter[20]~81  ; phaseadd     ; phaseadd    ; 0.000        ; 1.356      ; 2.168      ;
; 0.843 ; phaseadd                                     ; phase:phaseControler|phaseInter[2]~9    ; phaseadd     ; phaseadd    ; 0.000        ; 1.406      ; 2.249      ;
; 0.866 ; phaseadd                                     ; phase:phaseControler|phaseInter[3]~13   ; phaseadd     ; phaseadd    ; 0.000        ; 1.407      ; 2.273      ;
; 0.878 ; phaseadd                                     ; phase:phaseControler|phaseInter[1]~5    ; phaseadd     ; phaseadd    ; 0.000        ; 1.342      ; 2.220      ;
; 0.903 ; phaseadd                                     ; phase:phaseControler|phaseInter[26]~105 ; phaseadd     ; phaseadd    ; 0.000        ; 1.351      ; 2.254      ;
; 0.913 ; phaseadd                                     ; phase:phaseControler|phaseInter[10]~41  ; phaseadd     ; phaseadd    ; 0.000        ; 1.383      ; 2.296      ;
; 0.925 ; phaseadd                                     ; phase:phaseControler|phaseInter[18]~73  ; phaseadd     ; phaseadd    ; 0.000        ; 1.324      ; 2.249      ;
; 0.940 ; phase:phaseControler|phaseInter[22]~89       ; phase:phaseControler|phaseInter[22]~89  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.940      ;
; 0.978 ; phaseadd                                     ; phase:phaseControler|phaseInter[11]~45  ; phaseadd     ; phaseadd    ; 0.000        ; 1.340      ; 2.318      ;
; 0.994 ; phaseadd                                     ; phase:phaseControler|phaseInter[6]~25   ; phaseadd     ; phaseadd    ; 0.000        ; 1.332      ; 2.326      ;
; 0.998 ; phase:phaseControler|phaseInter[23]~93       ; phase:phaseControler|phaseInter[23]~93  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.998      ;
; 1.002 ; phaseadd                                     ; phase:phaseControler|phaseInter[14]~57  ; phaseadd     ; phaseadd    ; 0.000        ; 1.390      ; 2.392      ;
; 1.026 ; phaseadd                                     ; phase:phaseControler|phaseInter[9]~37   ; phaseadd     ; phaseadd    ; 0.000        ; 1.381      ; 2.407      ;
; 1.028 ; phaseadd                                     ; phase:phaseControler|phaseInter[5]~21   ; phaseadd     ; phaseadd    ; 0.000        ; 1.324      ; 2.352      ;
; 1.039 ; phase:phaseControler|phaseInter[16]~65       ; phase:phaseControler|phaseInter[16]~65  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 1.039      ;
; 1.048 ; phaseadd                                     ; phase:phaseControler|phaseInter[15]~61  ; phaseadd     ; phaseadd    ; 0.000        ; 1.341      ; 2.389      ;
; 1.059 ; phaseadd                                     ; phase:phaseControler|phaseInter[21]~85  ; phaseadd     ; phaseadd    ; 0.000        ; 1.332      ; 2.391      ;
; 1.060 ; phase:phaseControler|phaseInter[31]~125      ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 1.060      ;
; 1.085 ; phaseadd                                     ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; -0.500       ; 1.407      ; 1.992      ;
; 1.086 ; phase:phaseControler|phaseInter[23]~93       ; phase:phaseControler|phaseInter[24]~97  ; phaseadd     ; phaseadd    ; 0.000        ; -0.002     ; 1.084      ;
; 1.098 ; phase:phaseControler|phaseInter[30]~121      ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 1.098      ;
; 1.105 ; phase:phaseControler|phaseInter[22]~89       ; phase:phaseControler|phaseInter[24]~97  ; phaseadd     ; phaseadd    ; 0.000        ; -0.032     ; 1.073      ;
; 1.116 ; phase:phaseControler|phaseInter[22]~89       ; phase:phaseControler|phaseInter[23]~93  ; phaseadd     ; phaseadd    ; 0.000        ; -0.030     ; 1.086      ;
; 1.117 ; phase:phaseControler|phaseInter[29]~117      ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 1.117      ;
; 1.131 ; phase:phaseControler|phaseInter[11]~45       ; phase:phaseControler|phaseInter[11]~45  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 1.131      ;
; 1.136 ; phaseadd                                     ; phase:phaseControler|phaseInter[4]~17   ; phaseadd     ; phaseadd    ; 0.000        ; 1.383      ; 2.519      ;
; 1.141 ; phaseadd                                     ; phase:phaseControler|phaseInter[12]~49  ; phaseadd     ; phaseadd    ; 0.000        ; 1.338      ; 2.479      ;
; 1.142 ; phase:phaseControler|phaseInter[23]~93       ; phase:phaseControler|phaseInter[25]~101 ; phaseadd     ; phaseadd    ; 0.000        ; 0.052      ; 1.194      ;
; 1.148 ; phaseadd                                     ; phase:phaseControler|phaseInter[16]~65  ; phaseadd     ; phaseadd    ; -0.500       ; 1.353      ; 2.001      ;
; 1.150 ; phase:phaseControler|phaseInter[29]~117      ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 0.000        ; 0.055      ; 1.205      ;
; 1.154 ; phase:phaseControler|phaseInter[19]~77       ; phase:phaseControler|phaseInter[19]~77  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 1.154      ;
; 1.161 ; phaseadd                                     ; phase:phaseControler|phaseInter[7]~29   ; phaseadd     ; phaseadd    ; 0.000        ; 1.383      ; 2.544      ;
; 1.161 ; phase:phaseControler|phaseInter[22]~89       ; phase:phaseControler|phaseInter[25]~101 ; phaseadd     ; phaseadd    ; 0.000        ; 0.022      ; 1.183      ;
; 1.174 ; phaseadd                                     ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; -0.500       ; 1.352      ; 2.026      ;
; 1.177 ; phaseadd                                     ; phase:phaseControler|phaseInter[19]~77  ; phaseadd     ; phaseadd    ; -0.500       ; 1.354      ; 2.031      ;
; 1.180 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[2]~9    ; phaseadd     ; phaseadd    ; 0.000        ; 0.092      ; 1.272      ;
; 1.193 ; phase:phaseControler|phaseInter[23]~93       ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 0.000        ; 0.051      ; 1.244      ;
; 1.196 ; phaseadd                                     ; phase:phaseControler|phaseInter[22]~89  ; phaseadd     ; phaseadd    ; -0.500       ; 1.386      ; 2.082      ;
; 1.200 ; phaseadd                                     ; phase:phaseControler|phaseInter[23]~93  ; phaseadd     ; phaseadd    ; -0.500       ; 1.356      ; 2.056      ;
; 1.205 ; phase:phaseControler|phaseInter[29]~117      ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 0.000        ; 0.027      ; 1.232      ;
; 1.207 ; phaseadd                                     ; phase:phaseControler|phaseInter[25]~101 ; phaseadd     ; phaseadd    ; -0.500       ; 1.408      ; 2.115      ;
; 1.212 ; phase:phaseControler|phaseInter[22]~89       ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 0.000        ; 0.021      ; 1.233      ;
; 1.215 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[1]~5    ; phaseadd     ; phaseadd    ; 0.000        ; 0.028      ; 1.243      ;
; 1.217 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[3]~13   ; phaseadd     ; phaseadd    ; 0.000        ; 0.093      ; 1.310      ;
; 1.222 ; phase:phaseControler|phaseInter[15]~61       ; phase:phaseControler|phaseInter[15]~61  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 1.222      ;
; 1.235 ; phase:phaseControler|phaseInter[23]~93       ; phase:phaseControler|phaseInter[26]~105 ; phaseadd     ; phaseadd    ; 0.000        ; -0.005     ; 1.230      ;
; 1.242 ; phaseadd                                     ; phase:phaseControler|phaseInter[13]~53  ; phaseadd     ; phaseadd    ; 0.000        ; 1.380      ; 2.622      ;
; 1.245 ; phaseadd                                     ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; -0.500       ; 1.379      ; 2.124      ;
; 1.247 ; phase:phaseControler|phaseInter[16]~65       ; phase:phaseControler|phaseInter[19]~77  ; phaseadd     ; phaseadd    ; 0.000        ; 0.001      ; 1.248      ;
; 1.248 ; phase:phaseControler|phaseInter[17]~69       ; phase:phaseControler|phaseInter[17]~69  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 1.248      ;
; 1.248 ; phase:phaseControler|phaseInter[23]~93       ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 0.000        ; 0.023      ; 1.271      ;
; 1.248 ; phaseadd                                     ; phase:phaseControler|phaseInter[27]~109 ; phaseadd     ; phaseadd    ; -0.500       ; 1.352      ; 2.100      ;
; 1.249 ; phaseadd                                     ; phase:phaseControler|phaseInter[28]~113 ; phaseadd     ; phaseadd    ; -0.500       ; 1.355      ; 2.104      ;
; 1.254 ; phase:phaseControler|phaseInter[22]~89       ; phase:phaseControler|phaseInter[26]~105 ; phaseadd     ; phaseadd    ; 0.000        ; -0.035     ; 1.219      ;
; 1.258 ; phase:phaseControler|phaseInter[30]~121      ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 0.000        ; -0.028     ; 1.230      ;
; 1.260 ; phase:phaseControler|phaseInter[14]~57       ; phase:phaseControler|phaseInter[14]~57  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 1.260      ;
; 1.263 ; phase:phaseControler|phaseInter[23]~93       ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; 0.000        ; -0.004     ; 1.259      ;
; 1.263 ; phase:phaseControler|phaseInter[0]~_emulated ; phase:phaseControler|phaseInter[0]~1    ; phasesub     ; phaseadd    ; -0.500       ; -0.132     ; 0.631      ;
; 1.267 ; phase:phaseControler|phaseInter[23]~93       ; phase:phaseControler|phaseInter[27]~109 ; phaseadd     ; phaseadd    ; 0.000        ; -0.004     ; 1.263      ;
; 1.267 ; phase:phaseControler|phaseInter[22]~89       ; phase:phaseControler|phaseInter[31]~125 ; phaseadd     ; phaseadd    ; 0.000        ; -0.007     ; 1.260      ;
; 1.274 ; phase:phaseControler|phaseInter[15]~61       ; phase:phaseControler|phaseInter[16]~65  ; phaseadd     ; phaseadd    ; 0.000        ; 0.012      ; 1.286      ;
; 1.274 ; phaseadd                                     ; phase:phaseControler|phaseInter[24]~97  ; phaseadd     ; phaseadd    ; -0.500       ; 1.354      ; 2.128      ;
; 1.277 ; phase:phaseControler|phaseInter[16]~65       ; phase:phaseControler|phaseInter[20]~81  ; phaseadd     ; phaseadd    ; 0.000        ; 0.003      ; 1.280      ;
; 1.282 ; phaseadd                                     ; phase:phaseControler|phaseInter[8]~33   ; phaseadd     ; phaseadd    ; 0.000        ; 1.319      ; 2.601      ;
; 1.282 ; phase:phaseControler|phaseInter[22]~89       ; phase:phaseControler|phaseInter[29]~117 ; phaseadd     ; phaseadd    ; 0.000        ; -0.034     ; 1.248      ;
; 1.283 ; phase:phaseControler|phaseInter[2]~9         ; phase:phaseControler|phaseInter[2]~9    ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 1.283      ;
; 1.286 ; phase:phaseControler|phaseInter[22]~89       ; phase:phaseControler|phaseInter[27]~109 ; phaseadd     ; phaseadd    ; 0.000        ; -0.034     ; 1.252      ;
; 1.289 ; phase:phaseControler|phaseInter[19]~77       ; phase:phaseControler|phaseInter[20]~81  ; phaseadd     ; phaseadd    ; 0.000        ; 0.002      ; 1.291      ;
; 1.291 ; phaseadd                                     ; phase:phaseControler|phaseInter[17]~69  ; phaseadd     ; phaseadd    ; -0.500       ; 1.316      ; 2.107      ;
; 1.295 ; phase:phaseControler|phaseInter[23]~93       ; phase:phaseControler|phaseInter[28]~113 ; phaseadd     ; phaseadd    ; 0.000        ; -0.001     ; 1.294      ;
; 1.297 ; phase:phaseControler|phaseInter[17]~69       ; phase:phaseControler|phaseInter[19]~77  ; phaseadd     ; phaseadd    ; 0.000        ; 0.038      ; 1.335      ;
; 1.299 ; phase:phaseControler|phaseInter[3]~13        ; phase:phaseControler|phaseInter[3]~13   ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 1.299      ;
; 1.299 ; phase:phaseControler|phaseInter[11]~45       ; phase:phaseControler|phaseInter[14]~57  ; phaseadd     ; phaseadd    ; 0.000        ; 0.050      ; 1.349      ;
; 1.303 ; phase:phaseControler|phaseInter[16]~65       ; phase:phaseControler|phaseInter[17]~69  ; phaseadd     ; phaseadd    ; 0.000        ; -0.037     ; 1.266      ;
; 1.312 ; phaseadd                                     ; phase:phaseControler|phaseInter[20]~81  ; phaseadd     ; phaseadd    ; -0.500       ; 1.356      ; 2.168      ;
; 1.314 ; phase:phaseControler|phaseInter[22]~89       ; phase:phaseControler|phaseInter[28]~113 ; phaseadd     ; phaseadd    ; 0.000        ; -0.031     ; 1.283      ;
; 1.323 ; phase:phaseControler|phaseInter[28]~113      ; phase:phaseControler|phaseInter[28]~113 ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 1.323      ;
; 1.324 ; phase:phaseControler|phaseInter[28]~113      ; phase:phaseControler|phaseInter[30]~121 ; phaseadd     ; phaseadd    ; 0.000        ; 0.052      ; 1.376      ;
; 1.327 ; phase:phaseControler|phaseInter[25]~101      ; phase:phaseControler|phaseInter[25]~101 ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 1.327      ;
; 1.327 ; phase:phaseControler|phaseInter[17]~69       ; phase:phaseControler|phaseInter[20]~81  ; phaseadd     ; phaseadd    ; 0.000        ; 0.040      ; 1.367      ;
; 1.331 ; phase:phaseControler|phaseInter[0]~1         ; phase:phaseControler|phaseInter[6]~25   ; phaseadd     ; phaseadd    ; 0.000        ; 0.018      ; 1.349      ;
; 1.332 ; phase:phaseControler|phaseInter[16]~65       ; phase:phaseControler|phaseInter[18]~73  ; phaseadd     ; phaseadd    ; 0.000        ; -0.029     ; 1.303      ;
; 1.339 ; phase:phaseControler|phaseInter[16]~65       ; phase:phaseControler|phaseInter[22]~89  ; phaseadd     ; phaseadd    ; 0.000        ; 0.033      ; 1.372      ;
; 1.343 ; phaseadd                                     ; phase:phaseControler|phaseInter[2]~9    ; phaseadd     ; phaseadd    ; -0.500       ; 1.406      ; 2.249      ;
; 1.345 ; phase:phaseControler|phaseInter[11]~45       ; phase:phaseControler|phaseInter[16]~65  ; phaseadd     ; phaseadd    ; 0.000        ; 0.013      ; 1.358      ;
+-------+----------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'phasesub'                                                                                                                                                 ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.318 ; phaseadd                                      ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.452      ; 1.922      ;
; 0.321 ; phaseadd                                      ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.453      ; 1.926      ;
; 0.322 ; phaseadd                                      ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.453      ; 1.927      ;
; 0.324 ; phaseadd                                      ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.452      ; 1.928      ;
; 0.337 ; phaseadd                                      ; phase:phaseControler|phaseInter[25]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.453      ; 1.942      ;
; 0.360 ; phaseadd                                      ; phase:phaseControler|phaseInter[16]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.452      ; 1.964      ;
; 0.378 ; phaseadd                                      ; phase:phaseControler|phaseInter[23]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.452      ; 1.982      ;
; 0.401 ; phaseadd                                      ; phase:phaseControler|phaseInter[21]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.453      ; 2.006      ;
; 0.404 ; phaseadd                                      ; phase:phaseControler|phaseInter[24]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.453      ; 2.009      ;
; 0.425 ; phaseadd                                      ; phase:phaseControler|phaseInter[22]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.452      ; 2.029      ;
; 0.429 ; phaseadd                                      ; phase:phaseControler|phaseInter[17]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.448      ; 2.029      ;
; 0.439 ; phase:phaseControler|phaseInter[5]~21         ; phase:phaseControler|phaseInter[5]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 0.124      ; 0.215      ;
; 0.440 ; phaseadd                                      ; phase:phaseControler|phaseInter[19]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.449      ; 2.041      ;
; 0.450 ; phase:phaseControler|phaseInter[11]~45        ; phase:phaseControler|phaseInter[11]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 0.108      ; 0.210      ;
; 0.454 ; phaseadd                                      ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.452      ; 2.058      ;
; 0.466 ; phase:phaseControler|phaseInter[20]~81        ; phase:phaseControler|phaseInter[20]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 0.096      ; 0.214      ;
; 0.471 ; phaseadd                                      ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.452      ; 2.075      ;
; 0.480 ; phase:phaseControler|phaseInter[17]~69        ; phase:phaseControler|phaseInter[17]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 0.132      ; 0.264      ;
; 0.486 ; phase:phaseControler|phaseInter[8]~33         ; phase:phaseControler|phaseInter[8]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 0.127      ; 0.265      ;
; 0.488 ; phase:phaseControler|phaseInter[18]~73        ; phase:phaseControler|phaseInter[18]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 0.123      ; 0.263      ;
; 0.498 ; phase:phaseControler|phaseInter[22]~89        ; phase:phaseControler|phaseInter[22]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 0.066      ; 0.216      ;
; 0.504 ; phase:phaseControler|phaseInter[14]~57        ; phase:phaseControler|phaseInter[14]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 0.058      ; 0.214      ;
; 0.516 ; phase:phaseControler|phaseInter[26]~105       ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 0.101      ; 0.269      ;
; 0.530 ; phaseadd                                      ; phase:phaseControler|phaseInter[20]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.452      ; 2.134      ;
; 0.540 ; phase:phaseControler|phaseInter[15]~61        ; phase:phaseControler|phaseInter[15]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 0.107      ; 0.299      ;
; 0.548 ; phaseadd                                      ; phase:phaseControler|phaseInter[15]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.448      ; 2.148      ;
; 0.564 ; phase:phaseControler|phaseInter[12]~49        ; phase:phaseControler|phaseInter[12]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 0.115      ; 0.331      ;
; 0.570 ; phase:phaseControler|phaseInter[6]~25         ; phase:phaseControler|phaseInter[6]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 0.114      ; 0.336      ;
; 0.583 ; phase:phaseControler|phaseInter[16]~65        ; phase:phaseControler|phaseInter[16]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 0.099      ; 0.334      ;
; 0.592 ; phase:phaseControler|phaseInter[19]~77        ; phase:phaseControler|phaseInter[19]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 0.095      ; 0.339      ;
; 0.592 ; phaseadd                                      ; phase:phaseControler|phaseInter[14]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.448      ; 2.192      ;
; 0.594 ; phase:phaseControler|phaseInter[23]~93        ; phase:phaseControler|phaseInter[23]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 0.096      ; 0.342      ;
; 0.618 ; phase:phaseControler|phaseInter[7]~29         ; phase:phaseControler|phaseInter[7]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 0.063      ; 0.333      ;
; 0.621 ; phase:phaseControler|phaseInter[9]~37         ; phase:phaseControler|phaseInter[9]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 0.065      ; 0.338      ;
; 0.621 ; phase:phaseControler|phaseInter[10]~41        ; phase:phaseControler|phaseInter[10]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 0.063      ; 0.336      ;
; 0.636 ; phaseadd                                      ; phase:phaseControler|phaseInter[11]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.448      ; 2.236      ;
; 0.640 ; phaseadd                                      ; phase:phaseControler|phaseInter[12]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.453      ; 2.245      ;
; 0.664 ; phaseadd                                      ; phase:phaseControler|phaseInter[18]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.447      ; 2.263      ;
; 0.689 ; phase:phaseControler|phaseInter[21]~85        ; phase:phaseControler|phaseInter[21]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 0.121      ; 0.462      ;
; 0.691 ; phaseadd                                      ; phase:phaseControler|phaseInter[0]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 1.446      ; 2.289      ;
; 0.708 ; phase:phaseControler|phaseInter[31]~125       ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 0.073      ; 0.433      ;
; 0.734 ; phaseadd                                      ; phase:phaseControler|phaseInter[10]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.446      ; 2.332      ;
; 0.741 ; phaseadd                                      ; phase:phaseControler|phaseInter[5]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 1.448      ; 2.341      ;
; 0.762 ; phase:phaseControler|phaseInter[28]~113       ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 0.097      ; 0.511      ;
; 0.766 ; phase:phaseControler|phaseInter[29]~117       ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 0.101      ; 0.519      ;
; 0.769 ; phase:phaseControler|phaseInter[30]~121       ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 0.045      ; 0.466      ;
; 0.808 ; phase:phaseControler|phaseInter[27]~109       ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 0.101      ; 0.561      ;
; 0.818 ; phaseadd                                      ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.452      ; 1.922      ;
; 0.821 ; phaseadd                                      ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.453      ; 1.926      ;
; 0.822 ; phaseadd                                      ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.453      ; 1.927      ;
; 0.824 ; phaseadd                                      ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.452      ; 1.928      ;
; 0.827 ; phase:phaseControler|phaseInter[25]~101       ; phase:phaseControler|phaseInter[25]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 0.045      ; 0.524      ;
; 0.835 ; phaseadd                                      ; phase:phaseControler|phaseInter[6]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 1.446      ; 2.433      ;
; 0.837 ; phaseadd                                      ; phase:phaseControler|phaseInter[25]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.453      ; 1.942      ;
; 0.838 ; phase:phaseControler|phaseInter[1]~5          ; phase:phaseControler|phaseInter[1]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 0.104      ; 0.594      ;
; 0.852 ; phase:phaseControler|phaseInter[13]~53        ; phase:phaseControler|phaseInter[13]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 0.076      ; 0.580      ;
; 0.860 ; phaseadd                                      ; phase:phaseControler|phaseInter[16]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.452      ; 1.964      ;
; 0.861 ; phase:phaseControler|phaseInter[24]~_emulated ; phase:phaseControler|phaseInter[24]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 1.013      ;
; 0.862 ; phase:phaseControler|phaseInter[21]~_emulated ; phase:phaseControler|phaseInter[21]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 1.014      ;
; 0.865 ; phaseadd                                      ; phase:phaseControler|phaseInter[9]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 1.446      ; 2.463      ;
; 0.867 ; phase:phaseControler|phaseInter[25]~_emulated ; phase:phaseControler|phaseInter[25]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 1.019      ;
; 0.868 ; phase:phaseControler|phaseInter[27]~_emulated ; phase:phaseControler|phaseInter[27]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 1.020      ;
; 0.870 ; phase:phaseControler|phaseInter[24]~97        ; phase:phaseControler|phaseInter[24]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 0.099      ; 0.621      ;
; 0.878 ; phaseadd                                      ; phase:phaseControler|phaseInter[23]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.452      ; 1.982      ;
; 0.879 ; phase:phaseControler|phaseInter[4]~17         ; phase:phaseControler|phaseInter[4]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 0.063      ; 0.594      ;
; 0.900 ; phase:phaseControler|phaseInter[3]~13         ; phase:phaseControler|phaseInter[3]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 0.042      ; 0.594      ;
; 0.900 ; phaseadd                                      ; phase:phaseControler|phaseInter[1]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 1.446      ; 2.498      ;
; 0.901 ; phaseadd                                      ; phase:phaseControler|phaseInter[21]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.453      ; 2.006      ;
; 0.902 ; phase:phaseControler|phaseInter[23]~_emulated ; phase:phaseControler|phaseInter[23]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 1.054      ;
; 0.904 ; phaseadd                                      ; phase:phaseControler|phaseInter[24]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.453      ; 2.009      ;
; 0.925 ; phaseadd                                      ; phase:phaseControler|phaseInter[22]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.452      ; 2.029      ;
; 0.929 ; phaseadd                                      ; phase:phaseControler|phaseInter[17]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.448      ; 2.029      ;
; 0.940 ; phaseadd                                      ; phase:phaseControler|phaseInter[19]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.449      ; 2.041      ;
; 0.948 ; phaseadd                                      ; phase:phaseControler|phaseInter[3]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 1.449      ; 2.549      ;
; 0.954 ; phaseadd                                      ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.452      ; 2.058      ;
; 0.971 ; phase:phaseControler|phaseInter[2]~9          ; phase:phaseControler|phaseInter[2]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 0.043      ; 0.666      ;
; 0.971 ; phaseadd                                      ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.452      ; 2.075      ;
; 0.972 ; phase:phaseControler|phaseInter[14]~_emulated ; phase:phaseControler|phaseInter[14]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 1.124      ;
; 0.972 ; phase:phaseControler|phaseInter[15]~_emulated ; phase:phaseControler|phaseInter[15]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 1.124      ;
; 0.980 ; phaseadd                                      ; phase:phaseControler|phaseInter[8]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 1.446      ; 2.578      ;
; 0.981 ; phase:phaseControler|phaseInter[31]~_emulated ; phase:phaseControler|phaseInter[31]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 1.133      ;
; 0.984 ; phase:phaseControler|phaseInter[29]~_emulated ; phase:phaseControler|phaseInter[29]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 1.136      ;
; 1.001 ; phase:phaseControler|phaseInter[25]~_emulated ; phase:phaseControler|phaseInter[26]~_emulated ; phasesub     ; phasesub    ; 0.000        ; -0.001     ; 1.152      ;
; 1.004 ; phase:phaseControler|phaseInter[24]~_emulated ; phase:phaseControler|phaseInter[25]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 1.156      ;
; 1.006 ; phase:phaseControler|phaseInter[27]~_emulated ; phase:phaseControler|phaseInter[28]~_emulated ; phasesub     ; phasesub    ; 0.000        ; -0.001     ; 1.157      ;
; 1.023 ; phaseadd                                      ; phase:phaseControler|phaseInter[2]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 1.449      ; 2.624      ;
; 1.027 ; phase:phaseControler|phaseInter[22]~_emulated ; phase:phaseControler|phaseInter[22]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 1.179      ;
; 1.030 ; phaseadd                                      ; phase:phaseControler|phaseInter[20]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.452      ; 2.134      ;
; 1.033 ; phase:phaseControler|phaseInter[24]~_emulated ; phase:phaseControler|phaseInter[26]~_emulated ; phasesub     ; phasesub    ; 0.000        ; -0.001     ; 1.184      ;
; 1.036 ; phase:phaseControler|phaseInter[16]~_emulated ; phase:phaseControler|phaseInter[16]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 1.188      ;
; 1.040 ; phase:phaseControler|phaseInter[25]~_emulated ; phase:phaseControler|phaseInter[27]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 1.192      ;
; 1.045 ; phase:phaseControler|phaseInter[27]~_emulated ; phase:phaseControler|phaseInter[29]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 1.197      ;
; 1.048 ; phaseadd                                      ; phase:phaseControler|phaseInter[15]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.448      ; 2.148      ;
; 1.049 ; phase:phaseControler|phaseInter[23]~_emulated ; phase:phaseControler|phaseInter[24]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.001      ; 1.202      ;
; 1.049 ; phase:phaseControler|phaseInter[21]~_emulated ; phase:phaseControler|phaseInter[22]~_emulated ; phasesub     ; phasesub    ; 0.000        ; -0.001     ; 1.200      ;
; 1.053 ; phase:phaseControler|phaseInter[14]~_emulated ; phase:phaseControler|phaseInter[15]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 1.205      ;
; 1.063 ; phase:phaseControler|phaseInter[11]~_emulated ; phase:phaseControler|phaseInter[11]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 1.215      ;
; 1.071 ; phase:phaseControler|phaseInter[17]~_emulated ; phase:phaseControler|phaseInter[17]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 1.223      ;
; 1.072 ; phase:phaseControler|phaseInter[24]~_emulated ; phase:phaseControler|phaseInter[27]~_emulated ; phasesub     ; phasesub    ; 0.000        ; 0.000      ; 1.224      ;
; 1.073 ; phase:phaseControler|phaseInter[25]~_emulated ; phase:phaseControler|phaseInter[28]~_emulated ; phasesub     ; phasesub    ; 0.000        ; -0.001     ; 1.224      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'SwitchNanoadd'                                                                                                       ;
+--------+----------------------------+----------------------------+----------------+---------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock   ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------+---------------+--------------+------------+------------+
; -5.213 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -3.359     ; 2.445      ;
; -5.213 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -3.338     ; 2.466      ;
; -5.183 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -3.319     ; 2.455      ;
; -5.139 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -3.292     ; 2.438      ;
; -5.101 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -3.296     ; 2.396      ;
; -5.064 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -3.364     ; 2.291      ;
; -5.044 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -3.319     ; 2.316      ;
; -5.039 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -3.292     ; 2.338      ;
; -4.994 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -3.312     ; 2.273      ;
; -4.986 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -3.327     ; 2.250      ;
; -4.981 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -3.313     ; 2.259      ;
; -4.973 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -3.326     ; 2.238      ;
; -4.958 ; SwitchMicroadd             ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 0.500        ; 1.501      ; 6.550      ;
; -4.949 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -3.296     ; 2.244      ;
; -4.946 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -3.370     ; 2.167      ;
; -4.945 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.657     ; 2.842      ;
; -4.945 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.636     ; 2.863      ;
; -4.915 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.617     ; 2.852      ;
; -4.897 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -3.310     ; 2.178      ;
; -4.871 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.590     ; 2.835      ;
; -4.868 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -3.298     ; 2.161      ;
; -4.857 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.656     ; 2.842      ;
; -4.857 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.635     ; 2.863      ;
; -4.854 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.656     ; 2.837      ;
; -4.854 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.635     ; 2.858      ;
; -4.853 ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -3.297     ; 2.147      ;
; -4.845 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -3.298     ; 2.138      ;
; -4.833 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.594     ; 2.793      ;
; -4.827 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.616     ; 2.852      ;
; -4.824 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.616     ; 2.847      ;
; -4.803 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.658     ; 2.693      ;
; -4.803 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.637     ; 2.714      ;
; -4.796 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.662     ; 2.688      ;
; -4.783 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.589     ; 2.835      ;
; -4.780 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.589     ; 2.830      ;
; -4.776 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.617     ; 2.713      ;
; -4.773 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.618     ; 2.703      ;
; -4.771 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.590     ; 2.735      ;
; -4.756 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.635     ; 2.576      ;
; -4.756 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.614     ; 2.597      ;
; -4.752 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[2]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.804     ; 2.394      ;
; -4.752 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.590     ; 2.664      ;
; -4.752 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[2]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.783     ; 2.415      ;
; -4.752 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.569     ; 2.685      ;
; -4.750 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.635     ; 2.576      ;
; -4.750 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.614     ; 2.597      ;
; -4.745 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.584     ; 2.667      ;
; -4.745 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.593     ; 2.793      ;
; -4.745 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.563     ; 2.688      ;
; -4.742 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.593     ; 2.788      ;
; -4.740 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.628     ; 2.671      ;
; -4.740 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.607     ; 2.692      ;
; -4.739 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[1]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.807     ; 2.563      ;
; -4.739 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[1]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.786     ; 2.584      ;
; -4.729 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.591     ; 2.686      ;
; -4.726 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.610     ; 2.670      ;
; -4.726 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.595     ; 2.586      ;
; -4.722 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[2]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.764     ; 2.404      ;
; -4.722 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.550     ; 2.674      ;
; -4.720 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.662     ; 2.701      ;
; -4.720 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.595     ; 2.586      ;
; -4.720 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.641     ; 2.722      ;
; -4.719 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.616     ; 2.699      ;
; -4.719 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.595     ; 2.720      ;
; -4.718 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.625     ; 2.647      ;
; -4.717 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.662     ; 2.701      ;
; -4.717 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.641     ; 2.722      ;
; -4.715 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.544     ; 2.677      ;
; -4.713 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.611     ; 2.656      ;
; -4.710 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.588     ; 2.681      ;
; -4.709 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[1]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.767     ; 2.573      ;
; -4.708 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.661     ; 2.688      ;
; -4.706 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[21] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.658     ; 2.693      ;
; -4.706 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[21] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.637     ; 2.714      ;
; -4.705 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.624     ; 2.635      ;
; -4.705 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.661     ; 2.683      ;
; -4.691 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.595     ; 2.644      ;
; -4.690 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.622     ; 2.711      ;
; -4.690 ; SwitchMicroadd             ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 0.500        ; 2.203      ; 6.947      ;
; -4.689 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.576     ; 2.709      ;
; -4.688 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.616     ; 2.713      ;
; -4.687 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.622     ; 2.711      ;
; -4.685 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.616     ; 2.708      ;
; -4.683 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.589     ; 2.735      ;
; -4.682 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.568     ; 2.569      ;
; -4.681 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.594     ; 2.641      ;
; -4.680 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.589     ; 2.730      ;
; -4.678 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.668     ; 2.564      ;
; -4.678 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[2]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.737     ; 2.387      ;
; -4.678 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.523     ; 2.657      ;
; -4.676 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.568     ; 2.569      ;
; -4.676 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[21] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.618     ; 2.703      ;
; -4.671 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.517     ; 2.660      ;
; -4.666 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.561     ; 2.664      ;
; -4.665 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[1]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.740     ; 2.556      ;
; -4.654 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.663     ; 2.539      ;
; -4.651 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.627     ; 2.666      ;
; -4.651 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.606     ; 2.687      ;
; -4.648 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[6]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.642     ; 2.654      ;
; -4.648 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[6]  ; SwitchMicroadd ; SwitchNanoadd ; 1.000        ; -2.621     ; 2.675      ;
+--------+----------------------------+----------------------------+----------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'SwitchMicroadd'                                                                                                       ;
+--------+----------------------------+----------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------+----------------+--------------+------------+------------+
; -2.797 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.943     ; 2.445      ;
; -2.797 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.922     ; 2.466      ;
; -2.767 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.903     ; 2.455      ;
; -2.723 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.876     ; 2.438      ;
; -2.685 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.880     ; 2.396      ;
; -2.648 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.948     ; 2.291      ;
; -2.628 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.903     ; 2.316      ;
; -2.623 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.876     ; 2.338      ;
; -2.578 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.896     ; 2.273      ;
; -2.570 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.911     ; 2.250      ;
; -2.565 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.897     ; 2.259      ;
; -2.557 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.910     ; 2.238      ;
; -2.542 ; SwitchMicroadd             ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 0.500        ; 3.917      ; 6.550      ;
; -2.533 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.880     ; 2.244      ;
; -2.530 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.954     ; 2.167      ;
; -2.481 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.894     ; 2.178      ;
; -2.452 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.882     ; 2.161      ;
; -2.437 ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.881     ; 2.147      ;
; -2.429 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.882     ; 2.138      ;
; -2.350 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.062     ; 2.842      ;
; -2.350 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.041     ; 2.863      ;
; -2.320 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.022     ; 2.852      ;
; -2.276 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.005      ; 2.835      ;
; -2.262 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.061     ; 2.842      ;
; -2.262 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.040     ; 2.863      ;
; -2.259 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.061     ; 2.837      ;
; -2.259 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.040     ; 2.858      ;
; -2.238 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.001      ; 2.793      ;
; -2.232 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.021     ; 2.852      ;
; -2.229 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.021     ; 2.847      ;
; -2.208 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.063     ; 2.693      ;
; -2.208 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.042     ; 2.714      ;
; -2.201 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.067     ; 2.688      ;
; -2.188 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.006      ; 2.835      ;
; -2.185 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.006      ; 2.830      ;
; -2.181 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.022     ; 2.713      ;
; -2.178 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.023     ; 2.703      ;
; -2.176 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.005      ; 2.735      ;
; -2.161 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.040     ; 2.576      ;
; -2.161 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.019     ; 2.597      ;
; -2.157 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.005      ; 2.664      ;
; -2.157 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.026      ; 2.685      ;
; -2.155 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.040     ; 2.576      ;
; -2.155 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.019     ; 2.597      ;
; -2.150 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.011      ; 2.667      ;
; -2.150 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.002      ; 2.793      ;
; -2.150 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.032      ; 2.688      ;
; -2.147 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.002      ; 2.788      ;
; -2.145 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.033     ; 2.671      ;
; -2.145 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.012     ; 2.692      ;
; -2.134 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.004      ; 2.686      ;
; -2.131 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.015     ; 2.670      ;
; -2.131 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 2.586      ;
; -2.127 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.045      ; 2.674      ;
; -2.125 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.067     ; 2.701      ;
; -2.125 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 2.586      ;
; -2.125 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.046     ; 2.722      ;
; -2.124 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.021     ; 2.699      ;
; -2.124 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 2.720      ;
; -2.123 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.030     ; 2.647      ;
; -2.122 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.067     ; 2.701      ;
; -2.122 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.046     ; 2.722      ;
; -2.120 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.051      ; 2.677      ;
; -2.118 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.016     ; 2.656      ;
; -2.115 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.007      ; 2.681      ;
; -2.113 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.066     ; 2.688      ;
; -2.111 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[21] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.063     ; 2.693      ;
; -2.111 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[21] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.042     ; 2.714      ;
; -2.110 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.029     ; 2.635      ;
; -2.110 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.066     ; 2.683      ;
; -2.096 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 2.644      ;
; -2.095 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.027     ; 2.711      ;
; -2.095 ; SwitchMicroadd             ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 0.500        ; 4.798      ; 6.947      ;
; -2.094 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.019      ; 2.709      ;
; -2.093 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.021     ; 2.713      ;
; -2.092 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.027     ; 2.711      ;
; -2.090 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.021     ; 2.708      ;
; -2.088 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.006      ; 2.735      ;
; -2.087 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.027      ; 2.569      ;
; -2.086 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.001      ; 2.641      ;
; -2.085 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.006      ; 2.730      ;
; -2.083 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.073     ; 2.564      ;
; -2.083 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.072      ; 2.657      ;
; -2.081 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.027      ; 2.569      ;
; -2.081 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[21] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.023     ; 2.703      ;
; -2.076 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.078      ; 2.660      ;
; -2.071 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.034      ; 2.664      ;
; -2.059 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.068     ; 2.539      ;
; -2.056 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.032     ; 2.666      ;
; -2.056 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.011     ; 2.687      ;
; -2.053 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[6]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.047     ; 2.654      ;
; -2.053 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[6]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.026     ; 2.675      ;
; -2.051 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 2.694      ;
; -2.050 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.046      ; 2.692      ;
; -2.049 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.023      ; 2.527      ;
; -2.048 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 2.694      ;
; -2.045 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.068      ; 2.615      ;
; -2.043 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.014     ; 2.670      ;
; -2.043 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.023      ; 2.527      ;
; -2.042 ; SwitchMicroadd             ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 3.917      ; 6.550      ;
+--------+----------------------------+----------------------------+----------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'phasesub'                                                                                                         ;
+-------+-----------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.254 ; phaseadd  ; phase:phaseControler|phaseInter[1]~_emulated  ; phaseadd     ; phasesub    ; 0.500        ; 1.446      ; 1.724      ;
; 0.254 ; phaseadd  ; phase:phaseControler|phaseInter[4]~_emulated  ; phaseadd     ; phasesub    ; 0.500        ; 1.446      ; 1.724      ;
; 0.254 ; phaseadd  ; phase:phaseControler|phaseInter[7]~_emulated  ; phaseadd     ; phasesub    ; 0.500        ; 1.446      ; 1.724      ;
; 0.254 ; phaseadd  ; phase:phaseControler|phaseInter[8]~_emulated  ; phaseadd     ; phasesub    ; 0.500        ; 1.446      ; 1.724      ;
; 0.257 ; phaseadd  ; phase:phaseControler|phaseInter[11]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.448      ; 1.723      ;
; 0.257 ; phaseadd  ; phase:phaseControler|phaseInter[14]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.448      ; 1.723      ;
; 0.257 ; phaseadd  ; phase:phaseControler|phaseInter[15]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.448      ; 1.723      ;
; 0.264 ; phaseadd  ; phase:phaseControler|phaseInter[6]~_emulated  ; phaseadd     ; phasesub    ; 0.500        ; 1.446      ; 1.714      ;
; 0.264 ; phaseadd  ; phase:phaseControler|phaseInter[9]~_emulated  ; phaseadd     ; phasesub    ; 0.500        ; 1.446      ; 1.714      ;
; 0.264 ; phaseadd  ; phase:phaseControler|phaseInter[10]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.446      ; 1.714      ;
; 0.264 ; phaseadd  ; phase:phaseControler|phaseInter[12]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.453      ; 1.721      ;
; 0.264 ; phaseadd  ; phase:phaseControler|phaseInter[21]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.453      ; 1.721      ;
; 0.264 ; phaseadd  ; phase:phaseControler|phaseInter[24]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.453      ; 1.721      ;
; 0.264 ; phaseadd  ; phase:phaseControler|phaseInter[25]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.453      ; 1.721      ;
; 0.264 ; phaseadd  ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.453      ; 1.721      ;
; 0.264 ; phaseadd  ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.453      ; 1.721      ;
; 0.268 ; phaseadd  ; phase:phaseControler|phaseInter[16]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.452      ; 1.716      ;
; 0.268 ; phaseadd  ; phase:phaseControler|phaseInter[20]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.452      ; 1.716      ;
; 0.268 ; phaseadd  ; phase:phaseControler|phaseInter[22]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.452      ; 1.716      ;
; 0.268 ; phaseadd  ; phase:phaseControler|phaseInter[23]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.452      ; 1.716      ;
; 0.268 ; phaseadd  ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.452      ; 1.716      ;
; 0.268 ; phaseadd  ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.452      ; 1.716      ;
; 0.268 ; phaseadd  ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.452      ; 1.716      ;
; 0.268 ; phaseadd  ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.452      ; 1.716      ;
; 0.271 ; phaseadd  ; phase:phaseControler|phaseInter[2]~_emulated  ; phaseadd     ; phasesub    ; 0.500        ; 1.449      ; 1.710      ;
; 0.271 ; phaseadd  ; phase:phaseControler|phaseInter[3]~_emulated  ; phaseadd     ; phasesub    ; 0.500        ; 1.449      ; 1.710      ;
; 0.271 ; phaseadd  ; phase:phaseControler|phaseInter[19]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.449      ; 1.710      ;
; 0.274 ; phaseadd  ; phase:phaseControler|phaseInter[5]~_emulated  ; phaseadd     ; phasesub    ; 0.500        ; 1.448      ; 1.706      ;
; 0.274 ; phaseadd  ; phase:phaseControler|phaseInter[13]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.456      ; 1.714      ;
; 0.274 ; phaseadd  ; phase:phaseControler|phaseInter[17]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.448      ; 1.706      ;
; 0.275 ; phaseadd  ; phase:phaseControler|phaseInter[18]~_emulated ; phaseadd     ; phasesub    ; 0.500        ; 1.447      ; 1.704      ;
; 0.419 ; phaseadd  ; phase:phaseControler|phaseInter[0]~_emulated  ; phaseadd     ; phasesub    ; 0.500        ; 1.446      ; 1.559      ;
; 0.754 ; phaseadd  ; phase:phaseControler|phaseInter[1]~_emulated  ; phaseadd     ; phasesub    ; 1.000        ; 1.446      ; 1.724      ;
; 0.754 ; phaseadd  ; phase:phaseControler|phaseInter[4]~_emulated  ; phaseadd     ; phasesub    ; 1.000        ; 1.446      ; 1.724      ;
; 0.754 ; phaseadd  ; phase:phaseControler|phaseInter[7]~_emulated  ; phaseadd     ; phasesub    ; 1.000        ; 1.446      ; 1.724      ;
; 0.754 ; phaseadd  ; phase:phaseControler|phaseInter[8]~_emulated  ; phaseadd     ; phasesub    ; 1.000        ; 1.446      ; 1.724      ;
; 0.757 ; phaseadd  ; phase:phaseControler|phaseInter[11]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.448      ; 1.723      ;
; 0.757 ; phaseadd  ; phase:phaseControler|phaseInter[14]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.448      ; 1.723      ;
; 0.757 ; phaseadd  ; phase:phaseControler|phaseInter[15]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.448      ; 1.723      ;
; 0.764 ; phaseadd  ; phase:phaseControler|phaseInter[6]~_emulated  ; phaseadd     ; phasesub    ; 1.000        ; 1.446      ; 1.714      ;
; 0.764 ; phaseadd  ; phase:phaseControler|phaseInter[9]~_emulated  ; phaseadd     ; phasesub    ; 1.000        ; 1.446      ; 1.714      ;
; 0.764 ; phaseadd  ; phase:phaseControler|phaseInter[10]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.446      ; 1.714      ;
; 0.764 ; phaseadd  ; phase:phaseControler|phaseInter[12]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.453      ; 1.721      ;
; 0.764 ; phaseadd  ; phase:phaseControler|phaseInter[21]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.453      ; 1.721      ;
; 0.764 ; phaseadd  ; phase:phaseControler|phaseInter[24]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.453      ; 1.721      ;
; 0.764 ; phaseadd  ; phase:phaseControler|phaseInter[25]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.453      ; 1.721      ;
; 0.764 ; phaseadd  ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.453      ; 1.721      ;
; 0.764 ; phaseadd  ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.453      ; 1.721      ;
; 0.768 ; phaseadd  ; phase:phaseControler|phaseInter[16]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.452      ; 1.716      ;
; 0.768 ; phaseadd  ; phase:phaseControler|phaseInter[20]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.452      ; 1.716      ;
; 0.768 ; phaseadd  ; phase:phaseControler|phaseInter[22]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.452      ; 1.716      ;
; 0.768 ; phaseadd  ; phase:phaseControler|phaseInter[23]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.452      ; 1.716      ;
; 0.768 ; phaseadd  ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.452      ; 1.716      ;
; 0.768 ; phaseadd  ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.452      ; 1.716      ;
; 0.768 ; phaseadd  ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.452      ; 1.716      ;
; 0.768 ; phaseadd  ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.452      ; 1.716      ;
; 0.771 ; phaseadd  ; phase:phaseControler|phaseInter[2]~_emulated  ; phaseadd     ; phasesub    ; 1.000        ; 1.449      ; 1.710      ;
; 0.771 ; phaseadd  ; phase:phaseControler|phaseInter[3]~_emulated  ; phaseadd     ; phasesub    ; 1.000        ; 1.449      ; 1.710      ;
; 0.771 ; phaseadd  ; phase:phaseControler|phaseInter[19]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.449      ; 1.710      ;
; 0.774 ; phaseadd  ; phase:phaseControler|phaseInter[5]~_emulated  ; phaseadd     ; phasesub    ; 1.000        ; 1.448      ; 1.706      ;
; 0.774 ; phaseadd  ; phase:phaseControler|phaseInter[13]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.456      ; 1.714      ;
; 0.774 ; phaseadd  ; phase:phaseControler|phaseInter[17]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.448      ; 1.706      ;
; 0.775 ; phaseadd  ; phase:phaseControler|phaseInter[18]~_emulated ; phaseadd     ; phasesub    ; 1.000        ; 1.447      ; 1.704      ;
; 0.919 ; phaseadd  ; phase:phaseControler|phaseInter[0]~_emulated  ; phaseadd     ; phasesub    ; 1.000        ; 1.446      ; 1.559      ;
+-------+-----------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'SwitchMicroadd'                                                                                                       ;
+--------+----------------------------+----------------------------+---------------+----------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock  ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+---------------+----------------+--------------+------------+------------+
; -2.087 ; SwitchNanoadd              ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.814      ; 2.727      ;
; -2.031 ; SwitchNanoadd              ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.860      ; 2.829      ;
; -1.994 ; SwitchNanoadd              ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.811      ; 2.817      ;
; -1.991 ; SwitchNanoadd              ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.820      ; 2.829      ;
; -1.991 ; SwitchNanoadd              ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.820      ; 2.829      ;
; -1.951 ; SwitchNanoadd              ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.871      ; 2.920      ;
; -1.948 ; SwitchNanoadd              ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.865      ; 2.917      ;
; -1.909 ; SwitchNanoadd              ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.828      ; 2.919      ;
; -1.906 ; SwitchNanoadd              ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.813      ; 2.907      ;
; -1.903 ; SwitchNanoadd              ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.827      ; 2.924      ;
; -1.887 ; SwitchNanoadd              ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.839      ; 2.952      ;
; -1.851 ; SwitchNanoadd              ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.797      ; 2.946      ;
; -1.851 ; SwitchNanoadd              ; ClockGenerator:C1|Step[21] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.797      ; 2.946      ;
; -1.839 ; SwitchNanoadd              ; ClockGenerator:C1|Step[31] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.793      ; 2.954      ;
; -1.839 ; SwitchNanoadd              ; ClockGenerator:C1|Step[23] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.793      ; 2.954      ;
; -1.709 ; SwitchNanoadd              ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.799      ; 3.090      ;
; -1.704 ; SwitchNanoadd              ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.799      ; 3.095      ;
; -1.703 ; SwitchNanoadd              ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 4.798      ; 3.095      ;
; -1.587 ; SwitchNanoadd              ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.814      ; 2.727      ;
; -1.531 ; SwitchNanoadd              ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.860      ; 2.829      ;
; -1.511 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.313      ; 1.802      ;
; -1.494 ; SwitchNanoadd              ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.811      ; 2.817      ;
; -1.491 ; SwitchNanoadd              ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.820      ; 2.829      ;
; -1.491 ; SwitchNanoadd              ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.820      ; 2.829      ;
; -1.465 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.538      ; 1.073      ;
; -1.455 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.359      ; 1.904      ;
; -1.451 ; SwitchNanoadd              ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.871      ; 2.920      ;
; -1.448 ; SwitchNanoadd              ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.865      ; 2.917      ;
; -1.438 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.582      ; 1.144      ;
; -1.425 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.581      ; 1.156      ;
; -1.418 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.310      ; 1.892      ;
; -1.415 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.319      ; 1.904      ;
; -1.415 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.319      ; 1.904      ;
; -1.409 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.584      ; 1.175      ;
; -1.409 ; SwitchNanoadd              ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.828      ; 2.919      ;
; -1.406 ; SwitchNanoadd              ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.813      ; 2.907      ;
; -1.403 ; SwitchNanoadd              ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.827      ; 2.924      ;
; -1.387 ; SwitchNanoadd              ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.839      ; 2.952      ;
; -1.382 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.628      ; 1.246      ;
; -1.375 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.370      ; 1.995      ;
; -1.372 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.616      ; 1.244      ;
; -1.372 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.364      ; 1.992      ;
; -1.372 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.535      ; 1.163      ;
; -1.369 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.544      ; 1.175      ;
; -1.369 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.544      ; 1.175      ;
; -1.369 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.627      ; 1.258      ;
; -1.367 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.589      ; 1.222      ;
; -1.351 ; SwitchNanoadd              ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.797      ; 2.946      ;
; -1.351 ; SwitchNanoadd              ; ClockGenerator:C1|Step[21] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.797      ; 2.946      ;
; -1.347 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.544      ; 1.197      ;
; -1.345 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.579      ; 1.234      ;
; -1.342 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.588      ; 1.246      ;
; -1.342 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.588      ; 1.246      ;
; -1.339 ; SwitchNanoadd              ; ClockGenerator:C1|Step[31] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.793      ; 2.954      ;
; -1.339 ; SwitchNanoadd              ; ClockGenerator:C1|Step[23] ; SwitchNanoadd ; SwitchMicroadd ; -0.500       ; 4.793      ; 2.954      ;
; -1.333 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.327      ; 1.994      ;
; -1.332 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.578      ; 1.246      ;
; -1.330 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.312      ; 1.982      ;
; -1.329 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.595      ; 1.266      ;
; -1.329 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.587      ; 1.258      ;
; -1.329 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.587      ; 1.258      ;
; -1.327 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.326      ; 1.999      ;
; -1.326 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.589      ; 1.263      ;
; -1.316 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.662      ; 1.346      ;
; -1.311 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.338      ; 2.027      ;
; -1.311 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.635      ; 1.324      ;
; -1.310 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.612      ; 1.302      ;
; -1.302 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.639      ; 1.337      ;
; -1.299 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.633      ; 1.334      ;
; -1.291 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.590      ; 1.299      ;
; -1.289 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.638      ; 1.349      ;
; -1.287 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.552      ; 1.265      ;
; -1.286 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.632      ; 1.346      ;
; -1.284 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.537      ; 1.253      ;
; -1.281 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.551      ; 1.270      ;
; -1.279 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.613      ; 1.334      ;
; -1.276 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.622      ; 1.346      ;
; -1.276 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.622      ; 1.346      ;
; -1.275 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.296      ; 2.021      ;
; -1.275 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[21] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.296      ; 2.021      ;
; -1.274 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.586      ; 1.312      ;
; -1.272 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.616      ; 1.344      ;
; -1.271 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.595      ; 1.324      ;
; -1.271 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.595      ; 1.324      ;
; -1.265 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.563      ; 1.298      ;
; -1.263 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[31] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.292      ; 2.029      ;
; -1.263 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[23] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 3.292      ; 2.029      ;
; -1.260 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.596      ; 1.336      ;
; -1.257 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.581      ; 1.324      ;
; -1.254 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.658      ; 1.404      ;
; -1.254 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.595      ; 1.341      ;
; -1.254 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.541      ; 1.287      ;
; -1.251 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.550      ; 1.299      ;
; -1.251 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.550      ; 1.299      ;
; -1.247 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.595      ; 1.348      ;
; -1.244 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.580      ; 1.336      ;
; -1.241 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.594      ; 1.353      ;
; -1.238 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.607      ; 1.369      ;
; -1.236 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.673      ; 1.437      ;
; -1.233 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchMicroadd ; 0.000        ; 2.667      ; 1.434      ;
+--------+----------------------------+----------------------------+---------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'phasesub'                                                                                                           ;
+--------+-----------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.039 ; phaseadd  ; phase:phaseControler|phaseInter[0]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 1.446      ; 1.559      ;
; 0.105  ; phaseadd  ; phase:phaseControler|phaseInter[18]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.447      ; 1.704      ;
; 0.106  ; phaseadd  ; phase:phaseControler|phaseInter[5]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 1.448      ; 1.706      ;
; 0.106  ; phaseadd  ; phase:phaseControler|phaseInter[13]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.456      ; 1.714      ;
; 0.106  ; phaseadd  ; phase:phaseControler|phaseInter[17]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.448      ; 1.706      ;
; 0.109  ; phaseadd  ; phase:phaseControler|phaseInter[2]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 1.449      ; 1.710      ;
; 0.109  ; phaseadd  ; phase:phaseControler|phaseInter[3]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 1.449      ; 1.710      ;
; 0.109  ; phaseadd  ; phase:phaseControler|phaseInter[19]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.449      ; 1.710      ;
; 0.112  ; phaseadd  ; phase:phaseControler|phaseInter[16]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.452      ; 1.716      ;
; 0.112  ; phaseadd  ; phase:phaseControler|phaseInter[20]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.452      ; 1.716      ;
; 0.112  ; phaseadd  ; phase:phaseControler|phaseInter[22]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.452      ; 1.716      ;
; 0.112  ; phaseadd  ; phase:phaseControler|phaseInter[23]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.452      ; 1.716      ;
; 0.112  ; phaseadd  ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.452      ; 1.716      ;
; 0.112  ; phaseadd  ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.452      ; 1.716      ;
; 0.112  ; phaseadd  ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.452      ; 1.716      ;
; 0.112  ; phaseadd  ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.452      ; 1.716      ;
; 0.116  ; phaseadd  ; phase:phaseControler|phaseInter[6]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 1.446      ; 1.714      ;
; 0.116  ; phaseadd  ; phase:phaseControler|phaseInter[9]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 1.446      ; 1.714      ;
; 0.116  ; phaseadd  ; phase:phaseControler|phaseInter[10]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.446      ; 1.714      ;
; 0.116  ; phaseadd  ; phase:phaseControler|phaseInter[12]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.453      ; 1.721      ;
; 0.116  ; phaseadd  ; phase:phaseControler|phaseInter[21]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.453      ; 1.721      ;
; 0.116  ; phaseadd  ; phase:phaseControler|phaseInter[24]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.453      ; 1.721      ;
; 0.116  ; phaseadd  ; phase:phaseControler|phaseInter[25]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.453      ; 1.721      ;
; 0.116  ; phaseadd  ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.453      ; 1.721      ;
; 0.116  ; phaseadd  ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.453      ; 1.721      ;
; 0.123  ; phaseadd  ; phase:phaseControler|phaseInter[11]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.448      ; 1.723      ;
; 0.123  ; phaseadd  ; phase:phaseControler|phaseInter[14]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.448      ; 1.723      ;
; 0.123  ; phaseadd  ; phase:phaseControler|phaseInter[15]~_emulated ; phaseadd     ; phasesub    ; 0.000        ; 1.448      ; 1.723      ;
; 0.126  ; phaseadd  ; phase:phaseControler|phaseInter[1]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 1.446      ; 1.724      ;
; 0.126  ; phaseadd  ; phase:phaseControler|phaseInter[4]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 1.446      ; 1.724      ;
; 0.126  ; phaseadd  ; phase:phaseControler|phaseInter[7]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 1.446      ; 1.724      ;
; 0.126  ; phaseadd  ; phase:phaseControler|phaseInter[8]~_emulated  ; phaseadd     ; phasesub    ; 0.000        ; 1.446      ; 1.724      ;
; 0.461  ; phaseadd  ; phase:phaseControler|phaseInter[0]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 1.446      ; 1.559      ;
; 0.605  ; phaseadd  ; phase:phaseControler|phaseInter[18]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.447      ; 1.704      ;
; 0.606  ; phaseadd  ; phase:phaseControler|phaseInter[5]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 1.448      ; 1.706      ;
; 0.606  ; phaseadd  ; phase:phaseControler|phaseInter[13]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.456      ; 1.714      ;
; 0.606  ; phaseadd  ; phase:phaseControler|phaseInter[17]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.448      ; 1.706      ;
; 0.609  ; phaseadd  ; phase:phaseControler|phaseInter[2]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 1.449      ; 1.710      ;
; 0.609  ; phaseadd  ; phase:phaseControler|phaseInter[3]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 1.449      ; 1.710      ;
; 0.609  ; phaseadd  ; phase:phaseControler|phaseInter[19]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.449      ; 1.710      ;
; 0.612  ; phaseadd  ; phase:phaseControler|phaseInter[16]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.452      ; 1.716      ;
; 0.612  ; phaseadd  ; phase:phaseControler|phaseInter[20]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.452      ; 1.716      ;
; 0.612  ; phaseadd  ; phase:phaseControler|phaseInter[22]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.452      ; 1.716      ;
; 0.612  ; phaseadd  ; phase:phaseControler|phaseInter[23]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.452      ; 1.716      ;
; 0.612  ; phaseadd  ; phase:phaseControler|phaseInter[26]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.452      ; 1.716      ;
; 0.612  ; phaseadd  ; phase:phaseControler|phaseInter[28]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.452      ; 1.716      ;
; 0.612  ; phaseadd  ; phase:phaseControler|phaseInter[30]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.452      ; 1.716      ;
; 0.612  ; phaseadd  ; phase:phaseControler|phaseInter[31]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.452      ; 1.716      ;
; 0.616  ; phaseadd  ; phase:phaseControler|phaseInter[6]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 1.446      ; 1.714      ;
; 0.616  ; phaseadd  ; phase:phaseControler|phaseInter[9]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 1.446      ; 1.714      ;
; 0.616  ; phaseadd  ; phase:phaseControler|phaseInter[10]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.446      ; 1.714      ;
; 0.616  ; phaseadd  ; phase:phaseControler|phaseInter[12]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.453      ; 1.721      ;
; 0.616  ; phaseadd  ; phase:phaseControler|phaseInter[21]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.453      ; 1.721      ;
; 0.616  ; phaseadd  ; phase:phaseControler|phaseInter[24]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.453      ; 1.721      ;
; 0.616  ; phaseadd  ; phase:phaseControler|phaseInter[25]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.453      ; 1.721      ;
; 0.616  ; phaseadd  ; phase:phaseControler|phaseInter[27]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.453      ; 1.721      ;
; 0.616  ; phaseadd  ; phase:phaseControler|phaseInter[29]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.453      ; 1.721      ;
; 0.623  ; phaseadd  ; phase:phaseControler|phaseInter[11]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.448      ; 1.723      ;
; 0.623  ; phaseadd  ; phase:phaseControler|phaseInter[14]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.448      ; 1.723      ;
; 0.623  ; phaseadd  ; phase:phaseControler|phaseInter[15]~_emulated ; phaseadd     ; phasesub    ; -0.500       ; 1.448      ; 1.723      ;
; 0.626  ; phaseadd  ; phase:phaseControler|phaseInter[1]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 1.446      ; 1.724      ;
; 0.626  ; phaseadd  ; phase:phaseControler|phaseInter[4]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 1.446      ; 1.724      ;
; 0.626  ; phaseadd  ; phase:phaseControler|phaseInter[7]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 1.446      ; 1.724      ;
; 0.626  ; phaseadd  ; phase:phaseControler|phaseInter[8]~_emulated  ; phaseadd     ; phasesub    ; -0.500       ; 1.446      ; 1.724      ;
+--------+-----------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'SwitchNanoadd'                                                                                                      ;
+-------+----------------------------+----------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+---------------+---------------+--------------+------------+------------+
; 0.508 ; SwitchNanoadd              ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.219      ; 2.727      ;
; 0.564 ; SwitchNanoadd              ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.265      ; 2.829      ;
; 0.591 ; SwitchNanoadd              ; ClockGenerator:C1|Step[2]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.056      ; 2.647      ;
; 0.597 ; SwitchNanoadd              ; ClockGenerator:C1|Step[0]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.054      ; 2.651      ;
; 0.601 ; SwitchNanoadd              ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.216      ; 2.817      ;
; 0.604 ; SwitchNanoadd              ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.225      ; 2.829      ;
; 0.604 ; SwitchNanoadd              ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.225      ; 2.829      ;
; 0.644 ; SwitchNanoadd              ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.276      ; 2.920      ;
; 0.647 ; SwitchNanoadd              ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.270      ; 2.917      ;
; 0.686 ; SwitchNanoadd              ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.233      ; 2.919      ;
; 0.689 ; SwitchNanoadd              ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.218      ; 2.907      ;
; 0.692 ; SwitchNanoadd              ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.232      ; 2.924      ;
; 0.708 ; SwitchNanoadd              ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.244      ; 2.952      ;
; 0.744 ; SwitchNanoadd              ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.202      ; 2.946      ;
; 0.744 ; SwitchNanoadd              ; ClockGenerator:C1|Step[21] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.202      ; 2.946      ;
; 0.756 ; SwitchNanoadd              ; ClockGenerator:C1|Step[31] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.198      ; 2.954      ;
; 0.756 ; SwitchNanoadd              ; ClockGenerator:C1|Step[23] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.198      ; 2.954      ;
; 0.763 ; SwitchNanoadd              ; ClockGenerator:C1|Step[1]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.053      ; 2.816      ;
; 0.886 ; SwitchNanoadd              ; ClockGenerator:C1|Step[11] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.204      ; 3.090      ;
; 0.891 ; SwitchNanoadd              ; ClockGenerator:C1|Step[12] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.204      ; 3.095      ;
; 0.892 ; SwitchNanoadd              ; ClockGenerator:C1|Step[14] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 2.203      ; 3.095      ;
; 1.008 ; SwitchNanoadd              ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.219      ; 2.727      ;
; 1.064 ; SwitchNanoadd              ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.265      ; 2.829      ;
; 1.084 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.718      ; 1.802      ;
; 1.091 ; SwitchNanoadd              ; ClockGenerator:C1|Step[2]  ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.056      ; 2.647      ;
; 1.097 ; SwitchNanoadd              ; ClockGenerator:C1|Step[0]  ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.054      ; 2.651      ;
; 1.101 ; SwitchNanoadd              ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.216      ; 2.817      ;
; 1.104 ; SwitchNanoadd              ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.225      ; 2.829      ;
; 1.104 ; SwitchNanoadd              ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.225      ; 2.829      ;
; 1.130 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.057     ; 1.073      ;
; 1.140 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.764      ; 1.904      ;
; 1.144 ; SwitchNanoadd              ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.276      ; 2.920      ;
; 1.147 ; SwitchNanoadd              ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.270      ; 2.917      ;
; 1.157 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.013     ; 1.144      ;
; 1.167 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[2]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.555      ; 1.722      ;
; 1.170 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.014     ; 1.156      ;
; 1.173 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[0]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.553      ; 1.726      ;
; 1.177 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.715      ; 1.892      ;
; 1.180 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.724      ; 1.904      ;
; 1.180 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.724      ; 1.904      ;
; 1.186 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.011     ; 1.175      ;
; 1.186 ; SwitchNanoadd              ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.233      ; 2.919      ;
; 1.189 ; SwitchNanoadd              ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.218      ; 2.907      ;
; 1.192 ; SwitchNanoadd              ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.232      ; 2.924      ;
; 1.197 ; SwitchNanoadd              ; ClockGenerator:C1|Step[3]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 1.501      ; 2.698      ;
; 1.208 ; SwitchNanoadd              ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.244      ; 2.952      ;
; 1.213 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[2]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.220     ; 0.993      ;
; 1.213 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.033      ; 1.246      ;
; 1.219 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[0]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.222     ; 0.997      ;
; 1.220 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.775      ; 1.995      ;
; 1.223 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.021      ; 1.244      ;
; 1.223 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.769      ; 1.992      ;
; 1.223 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.060     ; 1.163      ;
; 1.226 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.051     ; 1.175      ;
; 1.226 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.051     ; 1.175      ;
; 1.226 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.032      ; 1.258      ;
; 1.228 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.006     ; 1.222      ;
; 1.240 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[2]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.176     ; 1.064      ;
; 1.244 ; SwitchNanoadd              ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.202      ; 2.946      ;
; 1.244 ; SwitchNanoadd              ; ClockGenerator:C1|Step[21] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.202      ; 2.946      ;
; 1.246 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[0]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.178     ; 1.068      ;
; 1.248 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.051     ; 1.197      ;
; 1.250 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.016     ; 1.234      ;
; 1.253 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[2]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.177     ; 1.076      ;
; 1.253 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.007     ; 1.246      ;
; 1.253 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.007     ; 1.246      ;
; 1.256 ; SwitchNanoadd              ; ClockGenerator:C1|Step[31] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.198      ; 2.954      ;
; 1.256 ; SwitchNanoadd              ; ClockGenerator:C1|Step[23] ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.198      ; 2.954      ;
; 1.259 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[0]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.179     ; 1.080      ;
; 1.262 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.732      ; 1.994      ;
; 1.263 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.017     ; 1.246      ;
; 1.263 ; SwitchNanoadd              ; ClockGenerator:C1|Step[1]  ; SwitchNanoadd ; SwitchNanoadd ; -0.500       ; 2.053      ; 2.816      ;
; 1.265 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.717      ; 1.982      ;
; 1.266 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.000      ; 1.266      ;
; 1.266 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.008     ; 1.258      ;
; 1.266 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.008     ; 1.258      ;
; 1.268 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.731      ; 1.999      ;
; 1.269 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.006     ; 1.263      ;
; 1.279 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.067      ; 1.346      ;
; 1.284 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[27] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.743      ; 2.027      ;
; 1.284 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.040      ; 1.324      ;
; 1.285 ; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[16] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.017      ; 1.302      ;
; 1.293 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.044      ; 1.337      ;
; 1.296 ; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.038      ; 1.334      ;
; 1.304 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[25] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.005     ; 1.299      ;
; 1.306 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[2]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.142     ; 1.164      ;
; 1.306 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[29] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.043      ; 1.349      ;
; 1.308 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[28] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.043     ; 1.265      ;
; 1.309 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[22] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.037      ; 1.346      ;
; 1.311 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[6]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.058     ; 1.253      ;
; 1.311 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[2]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.169     ; 1.142      ;
; 1.312 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[0]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.144     ; 1.168      ;
; 1.314 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[30] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.044     ; 1.270      ;
; 1.316 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.018      ; 1.334      ;
; 1.317 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[0]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.171     ; 1.146      ;
; 1.319 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[24] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.027      ; 1.346      ;
; 1.319 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[26] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.027      ; 1.346      ;
; 1.320 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[10] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.701      ; 2.021      ;
; 1.320 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[21] ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; 0.701      ; 2.021      ;
; 1.321 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[5]  ; SwitchNanoadd ; SwitchNanoadd ; 0.000        ; -0.009     ; 1.312      ;
+-------+----------------------------+----------------------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[0]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[0]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[10]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[10]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[11]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[11]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[12]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[12]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[13]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[13]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[14]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[14]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[15]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[15]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[1]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[1]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[2]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[2]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[3]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[3]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[4]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[4]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[5]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[5]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[6]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[6]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[7]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[7]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[8]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[8]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[9]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[9]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg7  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'phasesub'                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; phasesub ; Rise       ; phasesub                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[0]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[0]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[10]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[10]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[11]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[11]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[12]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[12]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[13]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[13]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[14]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[14]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[15]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[15]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[16]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[16]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[17]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[17]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[18]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[18]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[19]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[19]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[1]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[1]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[20]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[20]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[21]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[21]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[22]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[22]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[23]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[23]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[24]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[24]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[25]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[25]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[26]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[26]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[27]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[27]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[28]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[28]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[29]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[29]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[2]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[2]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[30]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[30]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[31]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[31]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[3]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[3]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[4]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[4]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[5]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[5]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[6]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[6]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[7]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[7]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[8]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[8]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; phasesub ; Fall       ; phase:phaseControler|phaseInter[9]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; phasesub ; Fall       ; phase:phaseControler|phaseInter[9]~_emulated  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[0]~_emulated|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[0]~_emulated|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[10]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[10]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[11]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[11]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[12]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[12]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[13]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[13]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[14]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[14]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[15]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[15]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[16]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[16]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[17]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[17]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[18]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[18]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[19]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[19]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[1]~_emulated|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[1]~_emulated|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[20]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[20]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[21]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[21]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[22]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[22]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[23]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[23]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[24]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phasesub ; Rise       ; phaseControler|phaseInter[24]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phasesub ; Rise       ; phaseControler|phaseInter[25]~_emulated|clk   ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'phaseadd'                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; phaseadd ; Rise       ; phaseadd                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[0]~1    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[0]~1    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[10]~41  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[10]~41  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[11]~45  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[11]~45  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[12]~49  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[12]~49  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[13]~53  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[13]~53  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[14]~57  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[14]~57  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[15]~61  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[15]~61  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[16]~65  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[16]~65  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[17]~69  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[17]~69  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[18]~73  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[18]~73  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[19]~77  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[19]~77  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[1]~5    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[1]~5    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[20]~81  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[20]~81  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[21]~85  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[21]~85  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[22]~89  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[22]~89  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[23]~93  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[23]~93  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[24]~97  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[24]~97  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[25]~101 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[25]~101 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[26]~105 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[26]~105 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[27]~109 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[27]~109 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[28]~113 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[28]~113 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[29]~117 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[29]~117 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[2]~9    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[2]~9    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[30]~121 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[30]~121 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[31]~125 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[31]~125 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[3]~13   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[3]~13   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[4]~17   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[4]~17   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[5]~21   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[5]~21   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[6]~25   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[6]~25   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[7]~29   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[7]~29   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[8]~33   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[8]~33   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[9]~37   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phaseInter[9]~37   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[0]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[0]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[10]~41|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[10]~41|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[11]~45|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[11]~45|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[12]~49|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[12]~49|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[13]~53|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[13]~53|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[14]~57|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[14]~57|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[15]~61|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[15]~61|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[16]~65|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[16]~65|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[17]~69|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[17]~69|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[18]~73|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[18]~73|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[19]~77|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[19]~77|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[1]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[1]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[20]~81|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[20]~81|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[21]~85|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[21]~85|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[22]~89|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[22]~89|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[23]~93|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[23]~93|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[24]~97|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phaseControler|phaseInter[24]~97|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phaseControler|phaseInter[25]~101|datac ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SwitchMicroadd'                                                                        ;
+--------+--------------+----------------+------------------+----------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------------+------------+-------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SwitchMicroadd ; Rise       ; SwitchMicroadd                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[10]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[10]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[10]~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[10]~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[10]~1|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[10]~1|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[11]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[11]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[12]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[12]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[14]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[14]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[16]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[16]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[21]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[21]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[22]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[22]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[23]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[23]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[24]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[24]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[25]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[25]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[26]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[26]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[27]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[27]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[28]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[28]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[29]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[29]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[30]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[30]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[31]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[31]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[31]~3clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[31]~3clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[31]~3clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[31]~3clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[31]~3|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[31]~3|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[31]~3|datab           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[31]~3|datab           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[3]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[3]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[3]~59|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[3]~59|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[3]~59|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[3]~59|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[10]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[10]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[11]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[11]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[12]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[12]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[14]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[14]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[16]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[16]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[21]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[21]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[22]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[22]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[23]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[23]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[24]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[24]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[25]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[25]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[26]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[26]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[27]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[27]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[28]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[28]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[29]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[29]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[30]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[30]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[31]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[31]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[3]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[5]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[5]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[6]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[6]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; SwitchMicroadd|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; SwitchMicroadd|combout        ;
+--------+--------------+----------------+------------------+----------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SwitchNanoadd'                                                                        ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SwitchNanoadd ; Rise       ; SwitchNanoadd                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; C1|Add4~2clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; C1|Add4~2clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; C1|Add4~2clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; C1|Add4~2clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; C1|Add4~2|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; C1|Add4~2|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; C1|Add4~2|datad               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; C1|Add4~2|datad               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; C1|Step[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; C1|Step[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[10]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[10]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[11]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[11]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[12]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[12]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[14]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[14]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[16]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[16]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; C1|Step[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; C1|Step[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[21]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[21]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[22]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[22]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[23]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[23]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[24]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[24]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[25]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[25]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[26]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[26]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[27]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[27]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[28]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[28]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[29]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[29]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; C1|Step[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; C1|Step[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[30]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[30]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[31]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[31]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[31]~3clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[31]~3clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[31]~3clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[31]~3clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[31]~3|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[31]~3|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; C1|Step[31]~3|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; C1|Step[31]~3|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; C1|Step[3]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; C1|Step[3]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; C1|Step[3]~59|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; C1|Step[3]~59|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; C1|Step[3]~59|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; C1|Step[3]~59|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Fall       ; C1|Step[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Fall       ; C1|Step[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[10]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[10]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[11]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[11]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[12]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[12]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[14]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[14]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[16]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[16]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[1]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[1]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[21]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[21]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[22]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[22]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[23]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[23]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[24]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[24]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[25]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[25]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[26]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[26]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[27]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[27]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[28]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[28]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[29]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[29]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[2]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[2]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchNanoadd ; Rise       ; ClockGenerator:C1|Step[30]    ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+----------------+----------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+----------------+--------+--------+------------+-----------------+
; SwitchMicroadd ; SwitchMicroadd ; 3.929  ; 3.929  ; Rise       ; SwitchMicroadd  ;
; SwitchMicrosub ; SwitchMicroadd ; 3.853  ; 3.853  ; Rise       ; SwitchMicroadd  ;
; SwitchNanoadd  ; SwitchMicroadd ; 1.334  ; 1.334  ; Rise       ; SwitchMicroadd  ;
; SwitchNanosub  ; SwitchMicroadd ; 3.843  ; 3.843  ; Rise       ; SwitchMicroadd  ;
; Switchadd      ; SwitchMicroadd ; 3.586  ; 3.586  ; Rise       ; SwitchMicroadd  ;
; Switchsub      ; SwitchMicroadd ; 3.732  ; 3.732  ; Rise       ; SwitchMicroadd  ;
; SwitchMicroadd ; SwitchNanoadd  ; 6.524  ; 6.524  ; Rise       ; SwitchNanoadd   ;
; SwitchMicrosub ; SwitchNanoadd  ; 6.448  ; 6.448  ; Rise       ; SwitchNanoadd   ;
; SwitchNanoadd  ; SwitchNanoadd  ; 3.929  ; 3.929  ; Rise       ; SwitchNanoadd   ;
; SwitchNanosub  ; SwitchNanoadd  ; 6.438  ; 6.438  ; Rise       ; SwitchNanoadd   ;
; Switchadd      ; SwitchNanoadd  ; 6.181  ; 6.181  ; Rise       ; SwitchNanoadd   ;
; Switchsub      ; SwitchNanoadd  ; 6.327  ; 6.327  ; Rise       ; SwitchNanoadd   ;
; PWMDuty[*]     ; clk            ; 4.061  ; 4.061  ; Fall       ; clk             ;
;  PWMDuty[0]    ; clk            ; 4.061  ; 4.061  ; Fall       ; clk             ;
;  PWMDuty[1]    ; clk            ; 3.949  ; 3.949  ; Fall       ; clk             ;
;  PWMDuty[2]    ; clk            ; 3.943  ; 3.943  ; Fall       ; clk             ;
;  PWMDuty[3]    ; clk            ; 3.936  ; 3.936  ; Fall       ; clk             ;
;  PWMDuty[4]    ; clk            ; 3.907  ; 3.907  ; Fall       ; clk             ;
;  PWMDuty[5]    ; clk            ; 3.731  ; 3.731  ; Fall       ; clk             ;
;  PWMDuty[6]    ; clk            ; 3.771  ; 3.771  ; Fall       ; clk             ;
;  PWMDuty[7]    ; clk            ; 3.798  ; 3.798  ; Fall       ; clk             ;
;  PWMDuty[8]    ; clk            ; 3.695  ; 3.695  ; Fall       ; clk             ;
;  PWMDuty[9]    ; clk            ; 3.636  ; 3.636  ; Fall       ; clk             ;
;  PWMDuty[10]   ; clk            ; 3.594  ; 3.594  ; Fall       ; clk             ;
;  PWMDuty[11]   ; clk            ; 3.627  ; 3.627  ; Fall       ; clk             ;
;  PWMDuty[12]   ; clk            ; 3.817  ; 3.817  ; Fall       ; clk             ;
;  PWMDuty[13]   ; clk            ; 3.591  ; 3.591  ; Fall       ; clk             ;
;  PWMDuty[14]   ; clk            ; 3.607  ; 3.607  ; Fall       ; clk             ;
;  PWMDuty[15]   ; clk            ; 3.468  ; 3.468  ; Fall       ; clk             ;
;  PWMDuty[16]   ; clk            ; 3.481  ; 3.481  ; Fall       ; clk             ;
;  PWMDuty[17]   ; clk            ; 3.307  ; 3.307  ; Fall       ; clk             ;
;  PWMDuty[18]   ; clk            ; 3.142  ; 3.142  ; Fall       ; clk             ;
;  PWMDuty[19]   ; clk            ; 3.157  ; 3.157  ; Fall       ; clk             ;
;  PWMDuty[20]   ; clk            ; 3.104  ; 3.104  ; Fall       ; clk             ;
;  PWMDuty[21]   ; clk            ; 3.389  ; 3.389  ; Fall       ; clk             ;
;  PWMDuty[22]   ; clk            ; 3.392  ; 3.392  ; Fall       ; clk             ;
;  PWMDuty[23]   ; clk            ; 3.208  ; 3.208  ; Fall       ; clk             ;
;  PWMDuty[24]   ; clk            ; 2.900  ; 2.900  ; Fall       ; clk             ;
;  PWMDuty[25]   ; clk            ; 3.254  ; 3.254  ; Fall       ; clk             ;
;  PWMDuty[26]   ; clk            ; 3.020  ; 3.020  ; Fall       ; clk             ;
;  PWMDuty[27]   ; clk            ; 2.959  ; 2.959  ; Fall       ; clk             ;
;  PWMDuty[28]   ; clk            ; 2.971  ; 2.971  ; Fall       ; clk             ;
;  PWMDuty[29]   ; clk            ; 2.881  ; 2.881  ; Fall       ; clk             ;
;  PWMDuty[30]   ; clk            ; 2.921  ; 2.921  ; Fall       ; clk             ;
;  PWMDuty[31]   ; clk            ; 2.571  ; 2.571  ; Fall       ; clk             ;
; SwitchMicroadd ; clk            ; 5.466  ; 5.466  ; Fall       ; clk             ;
; SwitchMicrosub ; clk            ; 5.390  ; 5.390  ; Fall       ; clk             ;
; SwitchNanoadd  ; clk            ; 2.871  ; 2.871  ; Fall       ; clk             ;
; SwitchNanosub  ; clk            ; 5.380  ; 5.380  ; Fall       ; clk             ;
; Switchadd      ; clk            ; 5.123  ; 5.123  ; Fall       ; clk             ;
; Switchsub      ; clk            ; 5.269  ; 5.269  ; Fall       ; clk             ;
; phaseadd       ; clk            ; 40.310 ; 40.310 ; Fall       ; clk             ;
; phaseadd       ; phaseadd       ; 40.118 ; 40.118 ; Rise       ; phaseadd        ;
; phaseadd       ; phasesub       ; 40.307 ; 40.307 ; Fall       ; phasesub        ;
+----------------+----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+----------------+----------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+----------------+--------+--------+------------+-----------------+
; SwitchMicroadd ; SwitchMicroadd ; 0.096  ; 0.096  ; Rise       ; SwitchMicroadd  ;
; SwitchMicrosub ; SwitchMicroadd ; 0.195  ; 0.195  ; Rise       ; SwitchMicroadd  ;
; SwitchNanoadd  ; SwitchMicroadd ; 2.713  ; 2.713  ; Rise       ; SwitchMicroadd  ;
; SwitchNanosub  ; SwitchMicroadd ; 0.877  ; 0.877  ; Rise       ; SwitchMicroadd  ;
; Switchadd      ; SwitchMicroadd ; 0.132  ; 0.132  ; Rise       ; SwitchMicroadd  ;
; Switchsub      ; SwitchMicroadd ; -0.768 ; -0.768 ; Rise       ; SwitchMicroadd  ;
; SwitchMicroadd ; SwitchNanoadd  ; -2.499 ; -2.499 ; Rise       ; SwitchNanoadd   ;
; SwitchMicrosub ; SwitchNanoadd  ; -2.400 ; -2.400 ; Rise       ; SwitchNanoadd   ;
; SwitchNanoadd  ; SwitchNanoadd  ; 0.118  ; 0.118  ; Rise       ; SwitchNanoadd   ;
; SwitchNanosub  ; SwitchNanoadd  ; -1.718 ; -1.718 ; Rise       ; SwitchNanoadd   ;
; Switchadd      ; SwitchNanoadd  ; -2.463 ; -2.463 ; Rise       ; SwitchNanoadd   ;
; Switchsub      ; SwitchNanoadd  ; -3.363 ; -3.363 ; Rise       ; SwitchNanoadd   ;
; PWMDuty[*]     ; clk            ; -2.451 ; -2.451 ; Fall       ; clk             ;
;  PWMDuty[0]    ; clk            ; -3.941 ; -3.941 ; Fall       ; clk             ;
;  PWMDuty[1]    ; clk            ; -3.829 ; -3.829 ; Fall       ; clk             ;
;  PWMDuty[2]    ; clk            ; -3.823 ; -3.823 ; Fall       ; clk             ;
;  PWMDuty[3]    ; clk            ; -3.816 ; -3.816 ; Fall       ; clk             ;
;  PWMDuty[4]    ; clk            ; -3.787 ; -3.787 ; Fall       ; clk             ;
;  PWMDuty[5]    ; clk            ; -3.611 ; -3.611 ; Fall       ; clk             ;
;  PWMDuty[6]    ; clk            ; -3.651 ; -3.651 ; Fall       ; clk             ;
;  PWMDuty[7]    ; clk            ; -3.678 ; -3.678 ; Fall       ; clk             ;
;  PWMDuty[8]    ; clk            ; -3.575 ; -3.575 ; Fall       ; clk             ;
;  PWMDuty[9]    ; clk            ; -3.516 ; -3.516 ; Fall       ; clk             ;
;  PWMDuty[10]   ; clk            ; -3.474 ; -3.474 ; Fall       ; clk             ;
;  PWMDuty[11]   ; clk            ; -3.507 ; -3.507 ; Fall       ; clk             ;
;  PWMDuty[12]   ; clk            ; -3.697 ; -3.697 ; Fall       ; clk             ;
;  PWMDuty[13]   ; clk            ; -3.471 ; -3.471 ; Fall       ; clk             ;
;  PWMDuty[14]   ; clk            ; -3.487 ; -3.487 ; Fall       ; clk             ;
;  PWMDuty[15]   ; clk            ; -3.348 ; -3.348 ; Fall       ; clk             ;
;  PWMDuty[16]   ; clk            ; -3.361 ; -3.361 ; Fall       ; clk             ;
;  PWMDuty[17]   ; clk            ; -3.187 ; -3.187 ; Fall       ; clk             ;
;  PWMDuty[18]   ; clk            ; -3.022 ; -3.022 ; Fall       ; clk             ;
;  PWMDuty[19]   ; clk            ; -3.037 ; -3.037 ; Fall       ; clk             ;
;  PWMDuty[20]   ; clk            ; -2.984 ; -2.984 ; Fall       ; clk             ;
;  PWMDuty[21]   ; clk            ; -3.269 ; -3.269 ; Fall       ; clk             ;
;  PWMDuty[22]   ; clk            ; -3.272 ; -3.272 ; Fall       ; clk             ;
;  PWMDuty[23]   ; clk            ; -3.088 ; -3.088 ; Fall       ; clk             ;
;  PWMDuty[24]   ; clk            ; -2.780 ; -2.780 ; Fall       ; clk             ;
;  PWMDuty[25]   ; clk            ; -3.134 ; -3.134 ; Fall       ; clk             ;
;  PWMDuty[26]   ; clk            ; -2.900 ; -2.900 ; Fall       ; clk             ;
;  PWMDuty[27]   ; clk            ; -2.839 ; -2.839 ; Fall       ; clk             ;
;  PWMDuty[28]   ; clk            ; -2.851 ; -2.851 ; Fall       ; clk             ;
;  PWMDuty[29]   ; clk            ; -2.761 ; -2.761 ; Fall       ; clk             ;
;  PWMDuty[30]   ; clk            ; -2.801 ; -2.801 ; Fall       ; clk             ;
;  PWMDuty[31]   ; clk            ; -2.451 ; -2.451 ; Fall       ; clk             ;
; SwitchMicroadd ; clk            ; -2.682 ; -2.682 ; Fall       ; clk             ;
; SwitchMicrosub ; clk            ; -2.604 ; -2.604 ; Fall       ; clk             ;
; SwitchNanoadd  ; clk            ; -0.065 ; -0.065 ; Fall       ; clk             ;
; SwitchNanosub  ; clk            ; -2.744 ; -2.744 ; Fall       ; clk             ;
; Switchadd      ; clk            ; -2.667 ; -2.667 ; Fall       ; clk             ;
; Switchsub      ; clk            ; -3.546 ; -3.546 ; Fall       ; clk             ;
; phaseadd       ; clk            ; -0.276 ; -0.276 ; Fall       ; clk             ;
; phaseadd       ; phaseadd       ; -0.210 ; -0.210 ; Rise       ; phaseadd        ;
; phaseadd       ; phasesub       ; -0.318 ; -0.318 ; Fall       ; phasesub        ;
+----------------+----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; SignalOut[*]   ; clk        ; 4.957 ; 4.957 ; Rise       ; clk             ;
;  SignalOut[0]  ; clk        ; 4.746 ; 4.746 ; Rise       ; clk             ;
;  SignalOut[1]  ; clk        ; 4.957 ; 4.957 ; Rise       ; clk             ;
;  SignalOut[2]  ; clk        ; 4.782 ; 4.782 ; Rise       ; clk             ;
;  SignalOut[3]  ; clk        ; 4.924 ; 4.924 ; Rise       ; clk             ;
;  SignalOut[4]  ; clk        ; 4.543 ; 4.543 ; Rise       ; clk             ;
;  SignalOut[5]  ; clk        ; 4.800 ; 4.800 ; Rise       ; clk             ;
;  SignalOut[6]  ; clk        ; 4.778 ; 4.778 ; Rise       ; clk             ;
;  SignalOut[7]  ; clk        ; 4.608 ; 4.608 ; Rise       ; clk             ;
;  SignalOut[8]  ; clk        ; 4.379 ; 4.379 ; Rise       ; clk             ;
;  SignalOut[9]  ; clk        ; 4.936 ; 4.936 ; Rise       ; clk             ;
;  SignalOut[10] ; clk        ; 4.415 ; 4.415 ; Rise       ; clk             ;
;  SignalOut[11] ; clk        ; 4.346 ; 4.346 ; Rise       ; clk             ;
;  SignalOut[12] ; clk        ; 4.904 ; 4.904 ; Rise       ; clk             ;
;  SignalOut[13] ; clk        ; 4.833 ; 4.833 ; Rise       ; clk             ;
;  SignalOut[14] ; clk        ; 4.670 ; 4.670 ; Rise       ; clk             ;
;  SignalOut[15] ; clk        ; 4.468 ; 4.468 ; Rise       ; clk             ;
; SignalOut[*]   ; clk        ; 5.089 ; 5.089 ; Fall       ; clk             ;
;  SignalOut[0]  ; clk        ; 4.518 ; 4.518 ; Fall       ; clk             ;
;  SignalOut[1]  ; clk        ; 4.657 ; 4.657 ; Fall       ; clk             ;
;  SignalOut[2]  ; clk        ; 4.522 ; 4.522 ; Fall       ; clk             ;
;  SignalOut[3]  ; clk        ; 4.591 ; 4.591 ; Fall       ; clk             ;
;  SignalOut[4]  ; clk        ; 4.506 ; 4.506 ; Fall       ; clk             ;
;  SignalOut[5]  ; clk        ; 5.042 ; 5.042 ; Fall       ; clk             ;
;  SignalOut[6]  ; clk        ; 5.089 ; 5.089 ; Fall       ; clk             ;
;  SignalOut[7]  ; clk        ; 4.924 ; 4.924 ; Fall       ; clk             ;
;  SignalOut[8]  ; clk        ; 4.898 ; 4.898 ; Fall       ; clk             ;
;  SignalOut[9]  ; clk        ; 5.042 ; 5.042 ; Fall       ; clk             ;
;  SignalOut[10] ; clk        ; 4.916 ; 4.916 ; Fall       ; clk             ;
;  SignalOut[11] ; clk        ; 5.015 ; 5.015 ; Fall       ; clk             ;
;  SignalOut[12] ; clk        ; 5.015 ; 5.015 ; Fall       ; clk             ;
;  SignalOut[13] ; clk        ; 4.378 ; 4.378 ; Fall       ; clk             ;
;  SignalOut[14] ; clk        ; 4.389 ; 4.389 ; Fall       ; clk             ;
;  SignalOut[15] ; clk        ; 4.394 ; 4.394 ; Fall       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; SignalOut[*]   ; clk        ; 4.084 ; 4.084 ; Rise       ; clk             ;
;  SignalOut[0]  ; clk        ; 4.474 ; 4.474 ; Rise       ; clk             ;
;  SignalOut[1]  ; clk        ; 4.847 ; 4.847 ; Rise       ; clk             ;
;  SignalOut[2]  ; clk        ; 4.526 ; 4.526 ; Rise       ; clk             ;
;  SignalOut[3]  ; clk        ; 4.826 ; 4.826 ; Rise       ; clk             ;
;  SignalOut[4]  ; clk        ; 4.541 ; 4.541 ; Rise       ; clk             ;
;  SignalOut[5]  ; clk        ; 4.336 ; 4.336 ; Rise       ; clk             ;
;  SignalOut[6]  ; clk        ; 4.434 ; 4.434 ; Rise       ; clk             ;
;  SignalOut[7]  ; clk        ; 4.278 ; 4.278 ; Rise       ; clk             ;
;  SignalOut[8]  ; clk        ; 4.084 ; 4.084 ; Rise       ; clk             ;
;  SignalOut[9]  ; clk        ; 4.234 ; 4.234 ; Rise       ; clk             ;
;  SignalOut[10] ; clk        ; 4.323 ; 4.323 ; Rise       ; clk             ;
;  SignalOut[11] ; clk        ; 4.329 ; 4.329 ; Rise       ; clk             ;
;  SignalOut[12] ; clk        ; 4.591 ; 4.591 ; Rise       ; clk             ;
;  SignalOut[13] ; clk        ; 4.333 ; 4.333 ; Rise       ; clk             ;
;  SignalOut[14] ; clk        ; 4.381 ; 4.381 ; Rise       ; clk             ;
;  SignalOut[15] ; clk        ; 4.366 ; 4.366 ; Rise       ; clk             ;
; SignalOut[*]   ; clk        ; 4.181 ; 4.181 ; Fall       ; clk             ;
;  SignalOut[0]  ; clk        ; 4.321 ; 4.321 ; Fall       ; clk             ;
;  SignalOut[1]  ; clk        ; 4.460 ; 4.460 ; Fall       ; clk             ;
;  SignalOut[2]  ; clk        ; 4.325 ; 4.325 ; Fall       ; clk             ;
;  SignalOut[3]  ; clk        ; 4.394 ; 4.394 ; Fall       ; clk             ;
;  SignalOut[4]  ; clk        ; 4.309 ; 4.309 ; Fall       ; clk             ;
;  SignalOut[5]  ; clk        ; 4.845 ; 4.845 ; Fall       ; clk             ;
;  SignalOut[6]  ; clk        ; 4.892 ; 4.892 ; Fall       ; clk             ;
;  SignalOut[7]  ; clk        ; 4.727 ; 4.727 ; Fall       ; clk             ;
;  SignalOut[8]  ; clk        ; 4.701 ; 4.701 ; Fall       ; clk             ;
;  SignalOut[9]  ; clk        ; 4.845 ; 4.845 ; Fall       ; clk             ;
;  SignalOut[10] ; clk        ; 4.719 ; 4.719 ; Fall       ; clk             ;
;  SignalOut[11] ; clk        ; 4.818 ; 4.818 ; Fall       ; clk             ;
;  SignalOut[12] ; clk        ; 4.818 ; 4.818 ; Fall       ; clk             ;
;  SignalOut[13] ; clk        ; 4.181 ; 4.181 ; Fall       ; clk             ;
;  SignalOut[14] ; clk        ; 4.192 ; 4.192 ; Fall       ; clk             ;
;  SignalOut[15] ; clk        ; 4.197 ; 4.197 ; Fall       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; OutMode[0] ; SignalOut[0]  ; 6.072 ; 6.052 ; 6.052 ; 6.072 ;
; OutMode[0] ; SignalOut[1]  ; 6.409 ; 6.191 ; 6.191 ; 6.409 ;
; OutMode[0] ; SignalOut[2]  ; 6.285 ; 6.056 ; 6.056 ; 6.285 ;
; OutMode[0] ; SignalOut[3]  ; 6.218 ; 6.125 ; 6.125 ; 6.218 ;
; OutMode[0] ; SignalOut[4]  ; 6.065 ; 6.040 ; 6.040 ; 6.065 ;
; OutMode[0] ; SignalOut[5]  ; 6.133 ; 6.576 ; 6.576 ; 6.133 ;
; OutMode[0] ; SignalOut[6]  ; 5.834 ; 6.623 ; 6.623 ; 5.834 ;
; OutMode[0] ; SignalOut[7]  ; 5.665 ; 6.458 ; 6.458 ; 5.665 ;
; OutMode[0] ; SignalOut[8]  ; 5.632 ; 6.432 ; 6.432 ; 5.632 ;
; OutMode[0] ; SignalOut[9]  ; 5.792 ; 6.576 ; 6.576 ; 5.792 ;
; OutMode[0] ; SignalOut[10] ; 6.067 ; 6.450 ; 6.450 ; 6.067 ;
; OutMode[0] ; SignalOut[11] ; 5.764 ; 6.549 ; 6.549 ; 5.764 ;
; OutMode[0] ; SignalOut[12] ; 6.227 ; 6.549 ; 6.549 ; 6.227 ;
; OutMode[0] ; SignalOut[13] ; 5.936 ; 5.912 ; 5.912 ; 5.936 ;
; OutMode[0] ; SignalOut[14] ; 5.958 ; 5.923 ; 5.923 ; 5.958 ;
; OutMode[0] ; SignalOut[15] ; 5.950 ; 5.928 ; 5.928 ; 5.950 ;
; OutMode[1] ; SignalOut[0]  ; 3.619 ; 3.619 ; 3.619 ; 3.619 ;
; OutMode[1] ; SignalOut[1]  ; 3.743 ; 3.743 ; 3.743 ; 3.743 ;
; OutMode[1] ; SignalOut[2]  ; 3.608 ; 3.608 ; 3.608 ; 3.608 ;
; OutMode[1] ; SignalOut[3]  ; 3.759 ; 3.759 ; 3.759 ; 3.759 ;
; OutMode[1] ; SignalOut[4]  ; 3.603 ; 3.603 ; 3.603 ; 3.603 ;
; OutMode[1] ; SignalOut[5]  ; 4.128 ; 4.128 ; 4.128 ; 4.128 ;
; OutMode[1] ; SignalOut[6]  ; 4.175 ; 4.175 ; 4.175 ; 4.175 ;
; OutMode[1] ; SignalOut[7]  ; 4.010 ; 4.010 ; 4.010 ; 4.010 ;
; OutMode[1] ; SignalOut[8]  ; 3.984 ; 3.984 ; 3.984 ; 3.984 ;
; OutMode[1] ; SignalOut[9]  ; 4.128 ; 4.128 ; 4.128 ; 4.128 ;
; OutMode[1] ; SignalOut[10] ; 4.002 ; 4.002 ; 4.002 ; 4.002 ;
; OutMode[1] ; SignalOut[11] ; 4.101 ; 4.101 ; 4.101 ; 4.101 ;
; OutMode[1] ; SignalOut[12] ; 4.101 ; 4.101 ; 4.101 ; 4.101 ;
; OutMode[1] ; SignalOut[13] ; 3.468 ; 3.468 ; 3.468 ; 3.468 ;
; OutMode[1] ; SignalOut[14] ; 3.499 ; 3.499 ; 3.499 ; 3.499 ;
; OutMode[1] ; SignalOut[15] ; 3.500 ; 3.500 ; 3.500 ; 3.500 ;
+------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; OutMode[0] ; SignalOut[0]  ; 6.072 ; 6.052 ; 6.052 ; 6.072 ;
; OutMode[0] ; SignalOut[1]  ; 6.409 ; 6.191 ; 6.191 ; 6.409 ;
; OutMode[0] ; SignalOut[2]  ; 6.285 ; 6.056 ; 6.056 ; 6.285 ;
; OutMode[0] ; SignalOut[3]  ; 6.218 ; 6.125 ; 6.125 ; 6.218 ;
; OutMode[0] ; SignalOut[4]  ; 6.065 ; 6.040 ; 6.040 ; 6.065 ;
; OutMode[0] ; SignalOut[5]  ; 6.133 ; 6.576 ; 6.576 ; 6.133 ;
; OutMode[0] ; SignalOut[6]  ; 5.834 ; 6.623 ; 6.623 ; 5.834 ;
; OutMode[0] ; SignalOut[7]  ; 5.665 ; 6.458 ; 6.458 ; 5.665 ;
; OutMode[0] ; SignalOut[8]  ; 5.632 ; 6.432 ; 6.432 ; 5.632 ;
; OutMode[0] ; SignalOut[9]  ; 5.792 ; 6.576 ; 6.576 ; 5.792 ;
; OutMode[0] ; SignalOut[10] ; 6.067 ; 6.450 ; 6.450 ; 6.067 ;
; OutMode[0] ; SignalOut[11] ; 5.764 ; 6.549 ; 6.549 ; 5.764 ;
; OutMode[0] ; SignalOut[12] ; 6.227 ; 6.549 ; 6.549 ; 6.227 ;
; OutMode[0] ; SignalOut[13] ; 5.936 ; 5.912 ; 5.912 ; 5.936 ;
; OutMode[0] ; SignalOut[14] ; 5.958 ; 5.923 ; 5.923 ; 5.958 ;
; OutMode[0] ; SignalOut[15] ; 5.950 ; 5.928 ; 5.928 ; 5.950 ;
; OutMode[1] ; SignalOut[0]  ; 3.604 ; 3.604 ; 3.604 ; 3.604 ;
; OutMode[1] ; SignalOut[1]  ; 3.698 ; 3.698 ; 3.698 ; 3.698 ;
; OutMode[1] ; SignalOut[2]  ; 3.579 ; 3.579 ; 3.579 ; 3.579 ;
; OutMode[1] ; SignalOut[3]  ; 3.677 ; 3.677 ; 3.677 ; 3.677 ;
; OutMode[1] ; SignalOut[4]  ; 3.592 ; 3.592 ; 3.592 ; 3.592 ;
; OutMode[1] ; SignalOut[5]  ; 3.680 ; 3.680 ; 3.680 ; 3.680 ;
; OutMode[1] ; SignalOut[6]  ; 3.440 ; 3.440 ; 3.440 ; 3.440 ;
; OutMode[1] ; SignalOut[7]  ; 3.270 ; 3.270 ; 3.270 ; 3.270 ;
; OutMode[1] ; SignalOut[8]  ; 3.237 ; 3.237 ; 3.237 ; 3.237 ;
; OutMode[1] ; SignalOut[9]  ; 3.397 ; 3.397 ; 3.397 ; 3.397 ;
; OutMode[1] ; SignalOut[10] ; 3.756 ; 3.756 ; 3.756 ; 3.756 ;
; OutMode[1] ; SignalOut[11] ; 3.369 ; 3.369 ; 3.369 ; 3.369 ;
; OutMode[1] ; SignalOut[12] ; 3.774 ; 3.774 ; 3.774 ; 3.774 ;
; OutMode[1] ; SignalOut[13] ; 3.464 ; 3.464 ; 3.464 ; 3.464 ;
; OutMode[1] ; SignalOut[14] ; 3.475 ; 3.475 ; 3.475 ; 3.475 ;
; OutMode[1] ; SignalOut[15] ; 3.480 ; 3.480 ; 3.480 ; 3.480 ;
+------------+---------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -138.771  ; -4.780  ; -15.122  ; -2.497  ; -2.277              ;
;  SwitchMicroadd  ; -14.431   ; -4.780  ; -10.670  ; -2.497  ; -1.777              ;
;  SwitchNanoadd   ; -19.438   ; -0.118  ; -15.122  ; 0.508   ; -1.777              ;
;  clk             ; -138.738  ; 0.065   ; N/A      ; N/A     ; -2.277              ;
;  phaseadd        ; -137.567  ; 0.210   ; N/A      ; N/A     ; -1.941              ;
;  phasesub        ; -138.771  ; 0.318   ; -0.212   ; -0.042  ; -1.941              ;
; Design-wide TNS  ; -8935.436 ; -64.982 ; -504.486 ; -35.352 ; -1575.657           ;
;  SwitchMicroadd  ; -239.640  ; -64.982 ; -180.441 ; -35.313 ; -1.777              ;
;  SwitchNanoadd   ; -356.549  ; -0.134  ; -318.122 ; 0.000   ; -1.777              ;
;  clk             ; -3531.370 ; 0.000   ; N/A      ; N/A     ; -1520.733           ;
;  phaseadd        ; -2361.771 ; 0.000   ; N/A      ; N/A     ; -1.941              ;
;  phasesub        ; -2446.106 ; 0.000   ; -5.923   ; -0.042  ; -49.429             ;
+------------------+-----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+----------------+----------------+---------+---------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+----------------+----------------+---------+---------+------------+-----------------+
; SwitchMicroadd ; SwitchMicroadd ; 12.591  ; 12.591  ; Rise       ; SwitchMicroadd  ;
; SwitchMicrosub ; SwitchMicroadd ; 12.419  ; 12.419  ; Rise       ; SwitchMicroadd  ;
; SwitchNanoadd  ; SwitchMicroadd ; 7.584   ; 7.584   ; Rise       ; SwitchMicroadd  ;
; SwitchNanosub  ; SwitchMicroadd ; 12.108  ; 12.108  ; Rise       ; SwitchMicroadd  ;
; Switchadd      ; SwitchMicroadd ; 11.514  ; 11.514  ; Rise       ; SwitchMicroadd  ;
; Switchsub      ; SwitchMicroadd ; 12.046  ; 12.046  ; Rise       ; SwitchMicroadd  ;
; SwitchMicroadd ; SwitchNanoadd  ; 17.598  ; 17.598  ; Rise       ; SwitchNanoadd   ;
; SwitchMicrosub ; SwitchNanoadd  ; 17.426  ; 17.426  ; Rise       ; SwitchNanoadd   ;
; SwitchNanoadd  ; SwitchNanoadd  ; 12.591  ; 12.591  ; Rise       ; SwitchNanoadd   ;
; SwitchNanosub  ; SwitchNanoadd  ; 17.115  ; 17.115  ; Rise       ; SwitchNanoadd   ;
; Switchadd      ; SwitchNanoadd  ; 16.521  ; 16.521  ; Rise       ; SwitchNanoadd   ;
; Switchsub      ; SwitchNanoadd  ; 17.053  ; 17.053  ; Rise       ; SwitchNanoadd   ;
; PWMDuty[*]     ; clk            ; 9.607   ; 9.607   ; Fall       ; clk             ;
;  PWMDuty[0]    ; clk            ; 9.607   ; 9.607   ; Fall       ; clk             ;
;  PWMDuty[1]    ; clk            ; 9.521   ; 9.521   ; Fall       ; clk             ;
;  PWMDuty[2]    ; clk            ; 9.562   ; 9.562   ; Fall       ; clk             ;
;  PWMDuty[3]    ; clk            ; 9.467   ; 9.467   ; Fall       ; clk             ;
;  PWMDuty[4]    ; clk            ; 9.381   ; 9.381   ; Fall       ; clk             ;
;  PWMDuty[5]    ; clk            ; 8.893   ; 8.893   ; Fall       ; clk             ;
;  PWMDuty[6]    ; clk            ; 9.121   ; 9.121   ; Fall       ; clk             ;
;  PWMDuty[7]    ; clk            ; 9.090   ; 9.090   ; Fall       ; clk             ;
;  PWMDuty[8]    ; clk            ; 8.889   ; 8.889   ; Fall       ; clk             ;
;  PWMDuty[9]    ; clk            ; 8.844   ; 8.844   ; Fall       ; clk             ;
;  PWMDuty[10]   ; clk            ; 8.716   ; 8.716   ; Fall       ; clk             ;
;  PWMDuty[11]   ; clk            ; 8.804   ; 8.804   ; Fall       ; clk             ;
;  PWMDuty[12]   ; clk            ; 8.755   ; 8.755   ; Fall       ; clk             ;
;  PWMDuty[13]   ; clk            ; 8.678   ; 8.678   ; Fall       ; clk             ;
;  PWMDuty[14]   ; clk            ; 8.685   ; 8.685   ; Fall       ; clk             ;
;  PWMDuty[15]   ; clk            ; 8.425   ; 8.425   ; Fall       ; clk             ;
;  PWMDuty[16]   ; clk            ; 8.140   ; 8.140   ; Fall       ; clk             ;
;  PWMDuty[17]   ; clk            ; 7.935   ; 7.935   ; Fall       ; clk             ;
;  PWMDuty[18]   ; clk            ; 7.558   ; 7.558   ; Fall       ; clk             ;
;  PWMDuty[19]   ; clk            ; 7.555   ; 7.555   ; Fall       ; clk             ;
;  PWMDuty[20]   ; clk            ; 7.425   ; 7.425   ; Fall       ; clk             ;
;  PWMDuty[21]   ; clk            ; 7.834   ; 7.834   ; Fall       ; clk             ;
;  PWMDuty[22]   ; clk            ; 8.107   ; 8.107   ; Fall       ; clk             ;
;  PWMDuty[23]   ; clk            ; 7.719   ; 7.719   ; Fall       ; clk             ;
;  PWMDuty[24]   ; clk            ; 6.996   ; 6.996   ; Fall       ; clk             ;
;  PWMDuty[25]   ; clk            ; 7.757   ; 7.757   ; Fall       ; clk             ;
;  PWMDuty[26]   ; clk            ; 7.391   ; 7.391   ; Fall       ; clk             ;
;  PWMDuty[27]   ; clk            ; 7.219   ; 7.219   ; Fall       ; clk             ;
;  PWMDuty[28]   ; clk            ; 6.940   ; 6.940   ; Fall       ; clk             ;
;  PWMDuty[29]   ; clk            ; 6.784   ; 6.784   ; Fall       ; clk             ;
;  PWMDuty[30]   ; clk            ; 7.059   ; 7.059   ; Fall       ; clk             ;
;  PWMDuty[31]   ; clk            ; 5.934   ; 5.934   ; Fall       ; clk             ;
; SwitchMicroadd ; clk            ; 13.686  ; 13.686  ; Fall       ; clk             ;
; SwitchMicrosub ; clk            ; 13.514  ; 13.514  ; Fall       ; clk             ;
; SwitchNanoadd  ; clk            ; 8.679   ; 8.679   ; Fall       ; clk             ;
; SwitchNanosub  ; clk            ; 13.203  ; 13.203  ; Fall       ; clk             ;
; Switchadd      ; clk            ; 12.609  ; 12.609  ; Fall       ; clk             ;
; Switchsub      ; clk            ; 13.141  ; 13.141  ; Fall       ; clk             ;
; phaseadd       ; clk            ; 138.857 ; 138.857 ; Fall       ; clk             ;
; phaseadd       ; phaseadd       ; 137.798 ; 137.798 ; Rise       ; phaseadd        ;
; phaseadd       ; phasesub       ; 138.890 ; 138.890 ; Fall       ; phasesub        ;
+----------------+----------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+----------------+----------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+----------------+--------+--------+------------+-----------------+
; SwitchMicroadd ; SwitchMicroadd ; 0.096  ; 0.096  ; Rise       ; SwitchMicroadd  ;
; SwitchMicrosub ; SwitchMicroadd ; 0.195  ; 0.195  ; Rise       ; SwitchMicroadd  ;
; SwitchNanoadd  ; SwitchMicroadd ; 4.780  ; 4.780  ; Rise       ; SwitchMicroadd  ;
; SwitchNanosub  ; SwitchMicroadd ; 1.867  ; 1.867  ; Rise       ; SwitchMicroadd  ;
; Switchadd      ; SwitchMicroadd ; 0.132  ; 0.132  ; Rise       ; SwitchMicroadd  ;
; Switchsub      ; SwitchMicroadd ; -0.768 ; -0.768 ; Rise       ; SwitchMicroadd  ;
; SwitchMicroadd ; SwitchNanoadd  ; -2.499 ; -2.499 ; Rise       ; SwitchNanoadd   ;
; SwitchMicrosub ; SwitchNanoadd  ; -2.400 ; -2.400 ; Rise       ; SwitchNanoadd   ;
; SwitchNanoadd  ; SwitchNanoadd  ; 0.118  ; 0.118  ; Rise       ; SwitchNanoadd   ;
; SwitchNanosub  ; SwitchNanoadd  ; -1.718 ; -1.718 ; Rise       ; SwitchNanoadd   ;
; Switchadd      ; SwitchNanoadd  ; -2.463 ; -2.463 ; Rise       ; SwitchNanoadd   ;
; Switchsub      ; SwitchNanoadd  ; -3.363 ; -3.363 ; Rise       ; SwitchNanoadd   ;
; PWMDuty[*]     ; clk            ; -2.451 ; -2.451 ; Fall       ; clk             ;
;  PWMDuty[0]    ; clk            ; -3.941 ; -3.941 ; Fall       ; clk             ;
;  PWMDuty[1]    ; clk            ; -3.829 ; -3.829 ; Fall       ; clk             ;
;  PWMDuty[2]    ; clk            ; -3.823 ; -3.823 ; Fall       ; clk             ;
;  PWMDuty[3]    ; clk            ; -3.816 ; -3.816 ; Fall       ; clk             ;
;  PWMDuty[4]    ; clk            ; -3.787 ; -3.787 ; Fall       ; clk             ;
;  PWMDuty[5]    ; clk            ; -3.611 ; -3.611 ; Fall       ; clk             ;
;  PWMDuty[6]    ; clk            ; -3.651 ; -3.651 ; Fall       ; clk             ;
;  PWMDuty[7]    ; clk            ; -3.678 ; -3.678 ; Fall       ; clk             ;
;  PWMDuty[8]    ; clk            ; -3.575 ; -3.575 ; Fall       ; clk             ;
;  PWMDuty[9]    ; clk            ; -3.516 ; -3.516 ; Fall       ; clk             ;
;  PWMDuty[10]   ; clk            ; -3.474 ; -3.474 ; Fall       ; clk             ;
;  PWMDuty[11]   ; clk            ; -3.507 ; -3.507 ; Fall       ; clk             ;
;  PWMDuty[12]   ; clk            ; -3.697 ; -3.697 ; Fall       ; clk             ;
;  PWMDuty[13]   ; clk            ; -3.471 ; -3.471 ; Fall       ; clk             ;
;  PWMDuty[14]   ; clk            ; -3.487 ; -3.487 ; Fall       ; clk             ;
;  PWMDuty[15]   ; clk            ; -3.348 ; -3.348 ; Fall       ; clk             ;
;  PWMDuty[16]   ; clk            ; -3.361 ; -3.361 ; Fall       ; clk             ;
;  PWMDuty[17]   ; clk            ; -3.187 ; -3.187 ; Fall       ; clk             ;
;  PWMDuty[18]   ; clk            ; -3.022 ; -3.022 ; Fall       ; clk             ;
;  PWMDuty[19]   ; clk            ; -3.037 ; -3.037 ; Fall       ; clk             ;
;  PWMDuty[20]   ; clk            ; -2.984 ; -2.984 ; Fall       ; clk             ;
;  PWMDuty[21]   ; clk            ; -3.269 ; -3.269 ; Fall       ; clk             ;
;  PWMDuty[22]   ; clk            ; -3.272 ; -3.272 ; Fall       ; clk             ;
;  PWMDuty[23]   ; clk            ; -3.088 ; -3.088 ; Fall       ; clk             ;
;  PWMDuty[24]   ; clk            ; -2.780 ; -2.780 ; Fall       ; clk             ;
;  PWMDuty[25]   ; clk            ; -3.134 ; -3.134 ; Fall       ; clk             ;
;  PWMDuty[26]   ; clk            ; -2.900 ; -2.900 ; Fall       ; clk             ;
;  PWMDuty[27]   ; clk            ; -2.839 ; -2.839 ; Fall       ; clk             ;
;  PWMDuty[28]   ; clk            ; -2.851 ; -2.851 ; Fall       ; clk             ;
;  PWMDuty[29]   ; clk            ; -2.761 ; -2.761 ; Fall       ; clk             ;
;  PWMDuty[30]   ; clk            ; -2.801 ; -2.801 ; Fall       ; clk             ;
;  PWMDuty[31]   ; clk            ; -2.451 ; -2.451 ; Fall       ; clk             ;
; SwitchMicroadd ; clk            ; -2.682 ; -2.682 ; Fall       ; clk             ;
; SwitchMicrosub ; clk            ; -2.604 ; -2.604 ; Fall       ; clk             ;
; SwitchNanoadd  ; clk            ; -0.065 ; -0.065 ; Fall       ; clk             ;
; SwitchNanosub  ; clk            ; -2.744 ; -2.744 ; Fall       ; clk             ;
; Switchadd      ; clk            ; -2.667 ; -2.667 ; Fall       ; clk             ;
; Switchsub      ; clk            ; -3.546 ; -3.546 ; Fall       ; clk             ;
; phaseadd       ; clk            ; -0.276 ; -0.276 ; Fall       ; clk             ;
; phaseadd       ; phaseadd       ; -0.210 ; -0.210 ; Rise       ; phaseadd        ;
; phaseadd       ; phasesub       ; -0.318 ; -0.318 ; Fall       ; phasesub        ;
+----------------+----------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SignalOut[*]   ; clk        ; 12.139 ; 12.139 ; Rise       ; clk             ;
;  SignalOut[0]  ; clk        ; 11.086 ; 11.086 ; Rise       ; clk             ;
;  SignalOut[1]  ; clk        ; 11.722 ; 11.722 ; Rise       ; clk             ;
;  SignalOut[2]  ; clk        ; 11.397 ; 11.397 ; Rise       ; clk             ;
;  SignalOut[3]  ; clk        ; 11.909 ; 11.909 ; Rise       ; clk             ;
;  SignalOut[4]  ; clk        ; 10.614 ; 10.614 ; Rise       ; clk             ;
;  SignalOut[5]  ; clk        ; 11.724 ; 11.724 ; Rise       ; clk             ;
;  SignalOut[6]  ; clk        ; 11.482 ; 11.482 ; Rise       ; clk             ;
;  SignalOut[7]  ; clk        ; 10.934 ; 10.934 ; Rise       ; clk             ;
;  SignalOut[8]  ; clk        ; 10.327 ; 10.327 ; Rise       ; clk             ;
;  SignalOut[9]  ; clk        ; 11.932 ; 11.932 ; Rise       ; clk             ;
;  SignalOut[10] ; clk        ; 10.653 ; 10.653 ; Rise       ; clk             ;
;  SignalOut[11] ; clk        ; 10.283 ; 10.283 ; Rise       ; clk             ;
;  SignalOut[12] ; clk        ; 12.139 ; 12.139 ; Rise       ; clk             ;
;  SignalOut[13] ; clk        ; 11.430 ; 11.430 ; Rise       ; clk             ;
;  SignalOut[14] ; clk        ; 10.837 ; 10.837 ; Rise       ; clk             ;
;  SignalOut[15] ; clk        ; 10.203 ; 10.203 ; Rise       ; clk             ;
; SignalOut[*]   ; clk        ; 12.502 ; 12.502 ; Fall       ; clk             ;
;  SignalOut[0]  ; clk        ; 10.559 ; 10.559 ; Fall       ; clk             ;
;  SignalOut[1]  ; clk        ; 11.124 ; 11.124 ; Fall       ; clk             ;
;  SignalOut[2]  ; clk        ; 10.563 ; 10.563 ; Fall       ; clk             ;
;  SignalOut[3]  ; clk        ; 10.851 ; 10.851 ; Fall       ; clk             ;
;  SignalOut[4]  ; clk        ; 10.543 ; 10.543 ; Fall       ; clk             ;
;  SignalOut[5]  ; clk        ; 12.419 ; 12.419 ; Fall       ; clk             ;
;  SignalOut[6]  ; clk        ; 12.502 ; 12.502 ; Fall       ; clk             ;
;  SignalOut[7]  ; clk        ; 12.044 ; 12.044 ; Fall       ; clk             ;
;  SignalOut[8]  ; clk        ; 12.001 ; 12.001 ; Fall       ; clk             ;
;  SignalOut[9]  ; clk        ; 12.441 ; 12.441 ; Fall       ; clk             ;
;  SignalOut[10] ; clk        ; 12.029 ; 12.029 ; Fall       ; clk             ;
;  SignalOut[11] ; clk        ; 12.393 ; 12.393 ; Fall       ; clk             ;
;  SignalOut[12] ; clk        ; 12.392 ; 12.392 ; Fall       ; clk             ;
;  SignalOut[13] ; clk        ; 10.155 ; 10.155 ; Fall       ; clk             ;
;  SignalOut[14] ; clk        ; 10.165 ; 10.165 ; Fall       ; clk             ;
;  SignalOut[15] ; clk        ; 10.171 ; 10.171 ; Fall       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; SignalOut[*]   ; clk        ; 4.084 ; 4.084 ; Rise       ; clk             ;
;  SignalOut[0]  ; clk        ; 4.474 ; 4.474 ; Rise       ; clk             ;
;  SignalOut[1]  ; clk        ; 4.847 ; 4.847 ; Rise       ; clk             ;
;  SignalOut[2]  ; clk        ; 4.526 ; 4.526 ; Rise       ; clk             ;
;  SignalOut[3]  ; clk        ; 4.826 ; 4.826 ; Rise       ; clk             ;
;  SignalOut[4]  ; clk        ; 4.541 ; 4.541 ; Rise       ; clk             ;
;  SignalOut[5]  ; clk        ; 4.336 ; 4.336 ; Rise       ; clk             ;
;  SignalOut[6]  ; clk        ; 4.434 ; 4.434 ; Rise       ; clk             ;
;  SignalOut[7]  ; clk        ; 4.278 ; 4.278 ; Rise       ; clk             ;
;  SignalOut[8]  ; clk        ; 4.084 ; 4.084 ; Rise       ; clk             ;
;  SignalOut[9]  ; clk        ; 4.234 ; 4.234 ; Rise       ; clk             ;
;  SignalOut[10] ; clk        ; 4.323 ; 4.323 ; Rise       ; clk             ;
;  SignalOut[11] ; clk        ; 4.329 ; 4.329 ; Rise       ; clk             ;
;  SignalOut[12] ; clk        ; 4.591 ; 4.591 ; Rise       ; clk             ;
;  SignalOut[13] ; clk        ; 4.333 ; 4.333 ; Rise       ; clk             ;
;  SignalOut[14] ; clk        ; 4.381 ; 4.381 ; Rise       ; clk             ;
;  SignalOut[15] ; clk        ; 4.366 ; 4.366 ; Rise       ; clk             ;
; SignalOut[*]   ; clk        ; 4.181 ; 4.181 ; Fall       ; clk             ;
;  SignalOut[0]  ; clk        ; 4.321 ; 4.321 ; Fall       ; clk             ;
;  SignalOut[1]  ; clk        ; 4.460 ; 4.460 ; Fall       ; clk             ;
;  SignalOut[2]  ; clk        ; 4.325 ; 4.325 ; Fall       ; clk             ;
;  SignalOut[3]  ; clk        ; 4.394 ; 4.394 ; Fall       ; clk             ;
;  SignalOut[4]  ; clk        ; 4.309 ; 4.309 ; Fall       ; clk             ;
;  SignalOut[5]  ; clk        ; 4.845 ; 4.845 ; Fall       ; clk             ;
;  SignalOut[6]  ; clk        ; 4.892 ; 4.892 ; Fall       ; clk             ;
;  SignalOut[7]  ; clk        ; 4.727 ; 4.727 ; Fall       ; clk             ;
;  SignalOut[8]  ; clk        ; 4.701 ; 4.701 ; Fall       ; clk             ;
;  SignalOut[9]  ; clk        ; 4.845 ; 4.845 ; Fall       ; clk             ;
;  SignalOut[10] ; clk        ; 4.719 ; 4.719 ; Fall       ; clk             ;
;  SignalOut[11] ; clk        ; 4.818 ; 4.818 ; Fall       ; clk             ;
;  SignalOut[12] ; clk        ; 4.818 ; 4.818 ; Fall       ; clk             ;
;  SignalOut[13] ; clk        ; 4.181 ; 4.181 ; Fall       ; clk             ;
;  SignalOut[14] ; clk        ; 4.192 ; 4.192 ; Fall       ; clk             ;
;  SignalOut[15] ; clk        ; 4.197 ; 4.197 ; Fall       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; OutMode[0] ; SignalOut[0]  ; 13.298 ; 13.233 ; 13.233 ; 13.298 ;
; OutMode[0] ; SignalOut[1]  ; 14.394 ; 13.798 ; 13.798 ; 14.394 ;
; OutMode[0] ; SignalOut[2]  ; 14.120 ; 13.237 ; 13.237 ; 14.120 ;
; OutMode[0] ; SignalOut[3]  ; 13.891 ; 13.525 ; 13.525 ; 13.891 ;
; OutMode[0] ; SignalOut[4]  ; 13.289 ; 13.217 ; 13.217 ; 13.289 ;
; OutMode[0] ; SignalOut[5]  ; 14.026 ; 15.093 ; 15.093 ; 14.026 ;
; OutMode[0] ; SignalOut[6]  ; 12.942 ; 15.176 ; 15.176 ; 12.942 ;
; OutMode[0] ; SignalOut[7]  ; 12.490 ; 14.718 ; 14.718 ; 12.490 ;
; OutMode[0] ; SignalOut[8]  ; 12.431 ; 14.675 ; 14.675 ; 12.431 ;
; OutMode[0] ; SignalOut[9]  ; 12.897 ; 15.115 ; 15.115 ; 12.897 ;
; OutMode[0] ; SignalOut[10] ; 13.804 ; 14.703 ; 14.703 ; 13.804 ;
; OutMode[0] ; SignalOut[11] ; 12.851 ; 15.067 ; 15.067 ; 12.851 ;
; OutMode[0] ; SignalOut[12] ; 14.425 ; 15.066 ; 15.066 ; 14.425 ;
; OutMode[0] ; SignalOut[13] ; 12.901 ; 12.829 ; 12.829 ; 12.901 ;
; OutMode[0] ; SignalOut[14] ; 12.923 ; 12.839 ; 12.839 ; 12.923 ;
; OutMode[0] ; SignalOut[15] ; 12.912 ; 12.845 ; 12.845 ; 12.912 ;
; OutMode[1] ; SignalOut[0]  ; 8.749  ; 8.749  ; 8.749  ; 8.749  ;
; OutMode[1] ; SignalOut[1]  ; 9.288  ; 9.288  ; 9.288  ; 9.288  ;
; OutMode[1] ; SignalOut[2]  ; 8.727  ; 8.727  ; 8.727  ; 8.727  ;
; OutMode[1] ; SignalOut[3]  ; 9.335  ; 9.335  ; 9.335  ; 9.335  ;
; OutMode[1] ; SignalOut[4]  ; 8.725  ; 8.725  ; 8.725  ; 8.725  ;
; OutMode[1] ; SignalOut[5]  ; 10.583 ; 10.583 ; 10.583 ; 10.583 ;
; OutMode[1] ; SignalOut[6]  ; 10.666 ; 10.666 ; 10.666 ; 10.666 ;
; OutMode[1] ; SignalOut[7]  ; 10.208 ; 10.208 ; 10.208 ; 10.208 ;
; OutMode[1] ; SignalOut[8]  ; 10.165 ; 10.165 ; 10.165 ; 10.165 ;
; OutMode[1] ; SignalOut[9]  ; 10.605 ; 10.605 ; 10.605 ; 10.605 ;
; OutMode[1] ; SignalOut[10] ; 10.193 ; 10.193 ; 10.193 ; 10.193 ;
; OutMode[1] ; SignalOut[11] ; 10.557 ; 10.557 ; 10.557 ; 10.557 ;
; OutMode[1] ; SignalOut[12] ; 10.556 ; 10.556 ; 10.556 ; 10.556 ;
; OutMode[1] ; SignalOut[13] ; 8.334  ; 8.334  ; 8.334  ; 8.334  ;
; OutMode[1] ; SignalOut[14] ; 8.363  ; 8.363  ; 8.363  ; 8.363  ;
; OutMode[1] ; SignalOut[15] ; 8.363  ; 8.363  ; 8.363  ; 8.363  ;
+------------+---------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; OutMode[0] ; SignalOut[0]  ; 6.072 ; 6.052 ; 6.052 ; 6.072 ;
; OutMode[0] ; SignalOut[1]  ; 6.409 ; 6.191 ; 6.191 ; 6.409 ;
; OutMode[0] ; SignalOut[2]  ; 6.285 ; 6.056 ; 6.056 ; 6.285 ;
; OutMode[0] ; SignalOut[3]  ; 6.218 ; 6.125 ; 6.125 ; 6.218 ;
; OutMode[0] ; SignalOut[4]  ; 6.065 ; 6.040 ; 6.040 ; 6.065 ;
; OutMode[0] ; SignalOut[5]  ; 6.133 ; 6.576 ; 6.576 ; 6.133 ;
; OutMode[0] ; SignalOut[6]  ; 5.834 ; 6.623 ; 6.623 ; 5.834 ;
; OutMode[0] ; SignalOut[7]  ; 5.665 ; 6.458 ; 6.458 ; 5.665 ;
; OutMode[0] ; SignalOut[8]  ; 5.632 ; 6.432 ; 6.432 ; 5.632 ;
; OutMode[0] ; SignalOut[9]  ; 5.792 ; 6.576 ; 6.576 ; 5.792 ;
; OutMode[0] ; SignalOut[10] ; 6.067 ; 6.450 ; 6.450 ; 6.067 ;
; OutMode[0] ; SignalOut[11] ; 5.764 ; 6.549 ; 6.549 ; 5.764 ;
; OutMode[0] ; SignalOut[12] ; 6.227 ; 6.549 ; 6.549 ; 6.227 ;
; OutMode[0] ; SignalOut[13] ; 5.936 ; 5.912 ; 5.912 ; 5.936 ;
; OutMode[0] ; SignalOut[14] ; 5.958 ; 5.923 ; 5.923 ; 5.958 ;
; OutMode[0] ; SignalOut[15] ; 5.950 ; 5.928 ; 5.928 ; 5.950 ;
; OutMode[1] ; SignalOut[0]  ; 3.604 ; 3.604 ; 3.604 ; 3.604 ;
; OutMode[1] ; SignalOut[1]  ; 3.698 ; 3.698 ; 3.698 ; 3.698 ;
; OutMode[1] ; SignalOut[2]  ; 3.579 ; 3.579 ; 3.579 ; 3.579 ;
; OutMode[1] ; SignalOut[3]  ; 3.677 ; 3.677 ; 3.677 ; 3.677 ;
; OutMode[1] ; SignalOut[4]  ; 3.592 ; 3.592 ; 3.592 ; 3.592 ;
; OutMode[1] ; SignalOut[5]  ; 3.680 ; 3.680 ; 3.680 ; 3.680 ;
; OutMode[1] ; SignalOut[6]  ; 3.440 ; 3.440 ; 3.440 ; 3.440 ;
; OutMode[1] ; SignalOut[7]  ; 3.270 ; 3.270 ; 3.270 ; 3.270 ;
; OutMode[1] ; SignalOut[8]  ; 3.237 ; 3.237 ; 3.237 ; 3.237 ;
; OutMode[1] ; SignalOut[9]  ; 3.397 ; 3.397 ; 3.397 ; 3.397 ;
; OutMode[1] ; SignalOut[10] ; 3.756 ; 3.756 ; 3.756 ; 3.756 ;
; OutMode[1] ; SignalOut[11] ; 3.369 ; 3.369 ; 3.369 ; 3.369 ;
; OutMode[1] ; SignalOut[12] ; 3.774 ; 3.774 ; 3.774 ; 3.774 ;
; OutMode[1] ; SignalOut[13] ; 3.464 ; 3.464 ; 3.464 ; 3.464 ;
; OutMode[1] ; SignalOut[14] ; 3.475 ; 3.475 ; 3.475 ; 3.475 ;
; OutMode[1] ; SignalOut[15] ; 3.480 ; 3.480 ; 3.480 ; 3.480 ;
+------------+---------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+----------------+----------------+--------------+--------------+--------------+--------------+
; From Clock     ; To Clock       ; RR Paths     ; FR Paths     ; RF Paths     ; FF Paths     ;
+----------------+----------------+--------------+--------------+--------------+--------------+
; clk            ; clk            ; 368          ; 280          ; 0            ; 1120         ;
; phaseadd       ; clk            ; 0            ; 0            ; > 2147483647 ; > 2147483647 ;
; phasesub       ; clk            ; 0            ; 0            ; 0            ; > 2147483647 ;
; SwitchMicroadd ; clk            ; 0            ; 0            ; 24375        ; 7600         ;
; SwitchNanoadd  ; clk            ; 0            ; 0            ; 25418        ; 5700         ;
; phaseadd       ; phaseadd       ; > 2147483647 ; > 2147483647 ; 0            ; 0            ;
; phasesub       ; phaseadd       ; 0            ; > 2147483647 ; 0            ; 0            ;
; phaseadd       ; phasesub       ; 0            ; 0            ; > 2147483647 ; > 2147483647 ;
; phasesub       ; phasesub       ; 0            ; 0            ; 0            ; > 2147483647 ;
; SwitchMicroadd ; SwitchMicroadd ; 22595        ; 7015         ; 0            ; 0            ;
; SwitchNanoadd  ; SwitchMicroadd ; 23453        ; 5257         ; 0            ; 0            ;
; SwitchMicroadd ; SwitchNanoadd  ; 22595        ; 7015         ; 0            ; 0            ;
; SwitchNanoadd  ; SwitchNanoadd  ; 23468        ; 5260         ; 0            ; 0            ;
+----------------+----------------+--------------+--------------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+----------------+----------------+--------------+--------------+--------------+--------------+
; From Clock     ; To Clock       ; RR Paths     ; FR Paths     ; RF Paths     ; FF Paths     ;
+----------------+----------------+--------------+--------------+--------------+--------------+
; clk            ; clk            ; 368          ; 280          ; 0            ; 1120         ;
; phaseadd       ; clk            ; 0            ; 0            ; > 2147483647 ; > 2147483647 ;
; phasesub       ; clk            ; 0            ; 0            ; 0            ; > 2147483647 ;
; SwitchMicroadd ; clk            ; 0            ; 0            ; 24375        ; 7600         ;
; SwitchNanoadd  ; clk            ; 0            ; 0            ; 25418        ; 5700         ;
; phaseadd       ; phaseadd       ; > 2147483647 ; > 2147483647 ; 0            ; 0            ;
; phasesub       ; phaseadd       ; 0            ; > 2147483647 ; 0            ; 0            ;
; phaseadd       ; phasesub       ; 0            ; 0            ; > 2147483647 ; > 2147483647 ;
; phasesub       ; phasesub       ; 0            ; 0            ; 0            ; > 2147483647 ;
; SwitchMicroadd ; SwitchMicroadd ; 22595        ; 7015         ; 0            ; 0            ;
; SwitchNanoadd  ; SwitchMicroadd ; 23453        ; 5257         ; 0            ; 0            ;
; SwitchMicroadd ; SwitchNanoadd  ; 22595        ; 7015         ; 0            ; 0            ;
; SwitchNanoadd  ; SwitchNanoadd  ; 23468        ; 5260         ; 0            ; 0            ;
+----------------+----------------+--------------+--------------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Recovery Transfers                                                          ;
+----------------+----------------+----------+----------+----------+----------+
; From Clock     ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+----------------+----------+----------+----------+----------+
; phaseadd       ; phasesub       ; 0        ; 0        ; 32       ; 32       ;
; SwitchMicroadd ; SwitchMicroadd ; 4826     ; 1520     ; 0        ; 0        ;
; SwitchNanoadd  ; SwitchMicroadd ; 5016     ; 1140     ; 0        ; 0        ;
; SwitchMicroadd ; SwitchNanoadd  ; 5588     ; 1760     ; 0        ; 0        ;
; SwitchNanoadd  ; SwitchNanoadd  ; 5808     ; 1320     ; 0        ; 0        ;
+----------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Removal Transfers                                                           ;
+----------------+----------------+----------+----------+----------+----------+
; From Clock     ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+----------------+----------+----------+----------+----------+
; phaseadd       ; phasesub       ; 0        ; 0        ; 32       ; 32       ;
; SwitchMicroadd ; SwitchMicroadd ; 4826     ; 1520     ; 0        ; 0        ;
; SwitchNanoadd  ; SwitchMicroadd ; 5016     ; 1140     ; 0        ; 0        ;
; SwitchMicroadd ; SwitchNanoadd  ; 5588     ; 1760     ; 0        ; 0        ;
; SwitchNanoadd  ; SwitchNanoadd  ; 5808     ; 1320     ; 0        ; 0        ;
+----------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 38    ; 38   ;
; Unconstrained Input Port Paths  ; 264   ; 264  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 96    ; 96   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Thu Jun 27 10:57:08 2019
Info: Command: quartus_sta DirectDigitalSynthesizer -c DirectDigitalSynthesizer
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 54 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DirectDigitalSynthesizer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name SwitchMicroadd SwitchMicroadd
    Info (332105): create_clock -period 1.000 -name SwitchNanoadd SwitchNanoadd
    Info (332105): create_clock -period 1.000 -name phaseadd phaseadd
    Info (332105): create_clock -period 1.000 -name phasesub phasesub
Warning (332125): Found combinational loop of 558 nodes
    Warning (332126): Node "C1|comb~0|combout"
    Warning (332126): Node "C1|Step[4]|dataa"
    Warning (332126): Node "C1|Step[4]|combout"
    Warning (332126): Node "C1|LessThan0~0|dataa"
    Warning (332126): Node "C1|LessThan0~0|combout"
    Warning (332126): Node "C1|LessThan0~2|datac"
    Warning (332126): Node "C1|LessThan0~2|combout"
    Warning (332126): Node "C1|LessThan0~3|datab"
    Warning (332126): Node "C1|LessThan0~3|combout"
    Warning (332126): Node "C1|LessThan0~5|datab"
    Warning (332126): Node "C1|LessThan0~5|combout"
    Warning (332126): Node "C1|comb~0|datab"
    Warning (332126): Node "C1|LessThan1~0|dataa"
    Warning (332126): Node "C1|LessThan1~0|combout"
    Warning (332126): Node "C1|LessThan1~1|dataa"
    Warning (332126): Node "C1|LessThan1~1|combout"
    Warning (332126): Node "C1|LessThan1~2|datab"
    Warning (332126): Node "C1|LessThan1~2|combout"
    Warning (332126): Node "C1|LessThan1~7|datac"
    Warning (332126): Node "C1|LessThan1~7|combout"
    Warning (332126): Node "C1|LessThan1~9|datac"
    Warning (332126): Node "C1|LessThan1~9|combout"
    Warning (332126): Node "C1|Step[20]|datac"
    Warning (332126): Node "C1|Step[20]|combout"
    Warning (332126): Node "C1|LessThan0~6|datab"
    Warning (332126): Node "C1|LessThan0~6|combout"
    Warning (332126): Node "C1|comb~0|datac"
    Warning (332126): Node "C1|LessThan1~5|datab"
    Warning (332126): Node "C1|LessThan1~5|combout"
    Warning (332126): Node "C1|LessThan1~7|dataa"
    Warning (332126): Node "C1|Add5~40|datab"
    Warning (332126): Node "C1|Add5~40|combout"
    Warning (332126): Node "C1|Add4~89|datac"
    Warning (332126): Node "C1|Add4~89|combout"
    Warning (332126): Node "C1|Add4~90|datab"
    Warning (332126): Node "C1|Add4~90|combout"
    Warning (332126): Node "C1|Step[20]~60|datab"
    Warning (332126): Node "C1|Step[20]~60|combout"
    Warning (332126): Node "C1|Step[20]|datad"
    Warning (332126): Node "C1|Add3~34|datab"
    Warning (332126): Node "C1|Add3~34|combout"
    Warning (332126): Node "C1|Step[20]~25|datab"
    Warning (332126): Node "C1|Step[20]~25|combout"
    Warning (332126): Node "C1|Step[20]~26|datab"
    Warning (332126): Node "C1|Step[20]~26|combout"
    Warning (332126): Node "C1|Add4~89|datad"
    Warning (332126): Node "C1|Add2~34|dataa"
    Warning (332126): Node "C1|Add2~34|combout"
    Warning (332126): Node "C1|Step[20]~25|datac"
    Warning (332126): Node "C1|Add0~32|datab"
    Warning (332126): Node "C1|Add0~32|combout"
    Warning (332126): Node "C1|Step[20]~26|datac"
    Warning (332126): Node "C1|Add4~43|datab"
    Warning (332126): Node "C1|Add4~43|combout"
    Warning (332126): Node "C1|Add4~90|datac"
    Warning (332126): Node "C1|Step[20]~60|datac"
    Warning (332126): Node "C1|Add1~32|datab"
    Warning (332126): Node "C1|Add1~32|combout"
    Warning (332126): Node "C1|Step[20]~26|dataa"
    Warning (332126): Node "C1|Step[19]|datac"
    Warning (332126): Node "C1|Step[19]|combout"
    Warning (332126): Node "C1|LessThan0~6|dataa"
    Warning (332126): Node "C1|LessThan1~5|dataa"
    Warning (332126): Node "C1|Add2~32|datab"
    Warning (332126): Node "C1|Add2~32|cout"
    Warning (332126): Node "C1|Add2~34|cin"
    Warning (332126): Node "C1|Add2~32|combout"
    Warning (332126): Node "C1|Step[19]~27|dataa"
    Warning (332126): Node "C1|Step[19]~27|combout"
    Warning (332126): Node "C1|Step[19]~28|dataa"
    Warning (332126): Node "C1|Step[19]~28|combout"
    Warning (332126): Node "C1|Add4~91|dataa"
    Warning (332126): Node "C1|Add4~91|combout"
    Warning (332126): Node "C1|Add4~92|dataa"
    Warning (332126): Node "C1|Add4~92|combout"
    Warning (332126): Node "C1|Step[19]~61|dataa"
    Warning (332126): Node "C1|Step[19]~61|combout"
    Warning (332126): Node "C1|Step[19]|dataa"
    Warning (332126): Node "C1|Add0~30|datab"
    Warning (332126): Node "C1|Add0~30|cout"
    Warning (332126): Node "C1|Add0~32|cin"
    Warning (332126): Node "C1|Add0~30|combout"
    Warning (332126): Node "C1|Step[19]~27|datac"
    Warning (332126): Node "C1|Add3~32|datab"
    Warning (332126): Node "C1|Add3~32|cout"
    Warning (332126): Node "C1|Add3~34|cin"
    Warning (332126): Node "C1|Add3~32|combout"
    Warning (332126): Node "C1|Step[19]~28|datab"
    Warning (332126): Node "C1|Add5~38|dataa"
    Warning (332126): Node "C1|Add5~38|cout"
    Warning (332126): Node "C1|Add5~40|cin"
    Warning (332126): Node "C1|Add5~38|combout"
    Warning (332126): Node "C1|Add4~91|datac"
    Warning (332126): Node "C1|Add4~41|dataa"
    Warning (332126): Node "C1|Add4~41|cout"
    Warning (332126): Node "C1|Add4~43|cin"
    Warning (332126): Node "C1|Add4~41|combout"
    Warning (332126): Node "C1|Add4~92|datac"
    Warning (332126): Node "C1|Step[19]~61|datac"
    Warning (332126): Node "C1|Add1~30|dataa"
    Warning (332126): Node "C1|Add1~30|combout"
    Warning (332126): Node "C1|Step[19]~28|datac"
    Warning (332126): Node "C1|Add1~30|cout"
    Warning (332126): Node "C1|Add1~32|cin"
    Warning (332126): Node "C1|Step[18]|datac"
    Warning (332126): Node "C1|Step[18]|combout"
    Warning (332126): Node "C1|LessThan0~6|datad"
    Warning (332126): Node "C1|LessThan1~5|datad"
    Warning (332126): Node "C1|Add3~30|dataa"
    Warning (332126): Node "C1|Add3~30|cout"
    Warning (332126): Node "C1|Add3~32|cin"
    Warning (332126): Node "C1|Add3~30|combout"
    Warning (332126): Node "C1|Step[18]~29|dataa"
    Warning (332126): Node "C1|Step[18]~29|combout"
    Warning (332126): Node "C1|Step[18]~30|datac"
    Warning (332126): Node "C1|Step[18]~30|combout"
    Warning (332126): Node "C1|Add4~93|dataa"
    Warning (332126): Node "C1|Add4~93|combout"
    Warning (332126): Node "C1|Add4~94|datab"
    Warning (332126): Node "C1|Add4~94|combout"
    Warning (332126): Node "C1|Step[18]~62|datab"
    Warning (332126): Node "C1|Step[18]~62|combout"
    Warning (332126): Node "C1|Step[18]|datad"
    Warning (332126): Node "C1|Add2~30|datab"
    Warning (332126): Node "C1|Add2~30|cout"
    Warning (332126): Node "C1|Add2~32|cin"
    Warning (332126): Node "C1|Add2~30|combout"
    Warning (332126): Node "C1|Step[18]~29|datac"
    Warning (332126): Node "C1|Add0~28|dataa"
    Warning (332126): Node "C1|Add0~28|cout"
    Warning (332126): Node "C1|Add0~30|cin"
    Warning (332126): Node "C1|Add0~28|combout"
    Warning (332126): Node "C1|Step[18]~30|datad"
    Warning (332126): Node "C1|Add5~36|datab"
    Warning (332126): Node "C1|Add5~36|cout"
    Warning (332126): Node "C1|Add5~38|cin"
    Warning (332126): Node "C1|Add5~36|combout"
    Warning (332126): Node "C1|Add4~93|datac"
    Warning (332126): Node "C1|Add4~39|datab"
    Warning (332126): Node "C1|Add4~39|cout"
    Warning (332126): Node "C1|Add4~41|cin"
    Warning (332126): Node "C1|Add4~39|combout"
    Warning (332126): Node "C1|Add4~94|datac"
    Warning (332126): Node "C1|Step[18]~62|datac"
    Warning (332126): Node "C1|Add1~28|dataa"
    Warning (332126): Node "C1|Add1~28|combout"
    Warning (332126): Node "C1|Step[18]~30|dataa"
    Warning (332126): Node "C1|Add1~28|cout"
    Warning (332126): Node "C1|Add1~30|cin"
    Warning (332126): Node "C1|Step[17]|dataa"
    Warning (332126): Node "C1|Step[17]|combout"
    Warning (332126): Node "C1|LessThan0~6|datac"
    Warning (332126): Node "C1|LessThan1~5|datac"
    Warning (332126): Node "C1|Add4~37|dataa"
    Warning (332126): Node "C1|Add4~37|cout"
    Warning (332126): Node "C1|Add4~39|cin"
    Warning (332126): Node "C1|Add4~37|combout"
    Warning (332126): Node "C1|Add4~96|datac"
    Warning (332126): Node "C1|Add4~96|combout"
    Warning (332126): Node "C1|Step[17]~63|datab"
    Warning (332126): Node "C1|Step[17]~63|combout"
    Warning (332126): Node "C1|Step[17]|datab"
    Warning (332126): Node "C1|Add3~28|datab"
    Warning (332126): Node "C1|Add3~28|cout"
    Warning (332126): Node "C1|Add3~30|cin"
    Warning (332126): Node "C1|Add3~28|combout"
    Warning (332126): Node "C1|Step[17]~32|datab"
    Warning (332126): Node "C1|Step[17]~32|combout"
    Warning (332126): Node "C1|Add4~95|dataa"
    Warning (332126): Node "C1|Add4~95|combout"
    Warning (332126): Node "C1|Add4~96|datad"
    Warning (332126): Node "C1|Add2~28|datab"
    Warning (332126): Node "C1|Add2~28|cout"
    Warning (332126): Node "C1|Add2~30|cin"
    Warning (332126): Node "C1|Add2~28|combout"
    Warning (332126): Node "C1|Step[17]~31|datab"
    Warning (332126): Node "C1|Step[17]~31|combout"
    Warning (332126): Node "C1|Step[17]~32|datad"
    Warning (332126): Node "C1|Add0~26|datab"
    Warning (332126): Node "C1|Add0~26|cout"
    Warning (332126): Node "C1|Add0~28|cin"
    Warning (332126): Node "C1|Add0~26|combout"
    Warning (332126): Node "C1|Step[17]~31|datac"
    Warning (332126): Node "C1|Add5~34|dataa"
    Warning (332126): Node "C1|Add5~34|cout"
    Warning (332126): Node "C1|Add5~36|cin"
    Warning (332126): Node "C1|Add5~34|combout"
    Warning (332126): Node "C1|Add4~95|datab"
    Warning (332126): Node "C1|Step[17]~63|datac"
    Warning (332126): Node "C1|Add1~26|datab"
    Warning (332126): Node "C1|Add1~26|combout"
    Warning (332126): Node "C1|Step[17]~32|dataa"
    Warning (332126): Node "C1|Add1~26|cout"
    Warning (332126): Node "C1|Add1~28|cin"
    Warning (332126): Node "C1|Step[15]|datac"
    Warning (332126): Node "C1|Step[15]|combout"
    Warning (332126): Node "C1|LessThan0~5|dataa"
    Warning (332126): Node "C1|LessThan1~6|datac"
    Warning (332126): Node "C1|LessThan1~6|combout"
    Warning (332126): Node "C1|LessThan1~7|datab"
    Warning (332126): Node "C1|Step[15]~64|datab"
    Warning (332126): Node "C1|Step[15]~64|combout"
    Warning (332126): Node "C1|Step[15]|datab"
    Warning (332126): Node "C1|Add4~33|dataa"
    Warning (332126): Node "C1|Add4~33|cout"
    Warning (332126): Node "C1|Add4~35|cin"
    Warning (332126): Node "C1|Add4~35|cout"
    Warning (332126): Node "C1|Add4~37|cin"
    Warning (332126): Node "C1|Add4~33|combout"
    Warning (332126): Node "C1|Add4~100|datac"
    Warning (332126): Node "C1|Add4~100|combout"
    Warning (332126): Node "C1|Step[15]~64|datac"
    Warning (332126): Node "C1|Add5~30|datab"
    Warning (332126): Node "C1|Add5~30|cout"
    Warning (332126): Node "C1|Add5~32|cin"
    Warning (332126): Node "C1|Add5~32|cout"
    Warning (332126): Node "C1|Add5~34|cin"
    Warning (332126): Node "C1|Add5~30|combout"
    Warning (332126): Node "C1|Add4~99|dataa"
    Warning (332126): Node "C1|Add4~99|combout"
    Warning (332126): Node "C1|Add4~100|datad"
    Warning (332126): Node "C1|Add3~24|datab"
    Warning (332126): Node "C1|Add3~24|cout"
    Warning (332126): Node "C1|Add3~26|cin"
    Warning (332126): Node "C1|Add3~26|cout"
    Warning (332126): Node "C1|Add3~28|cin"
    Warning (332126): Node "C1|Add3~24|combout"
    Warning (332126): Node "C1|Step[15]~36|datab"
    Warning (332126): Node "C1|Step[15]~36|combout"
    Warning (332126): Node "C1|Add4~99|datab"
    Warning (332126): Node "C1|Add2~24|datab"
    Warning (332126): Node "C1|Add2~24|cout"
    Warning (332126): Node "C1|Add2~26|cin"
    Warning (332126): Node "C1|Add2~26|cout"
    Warning (332126): Node "C1|Add2~28|cin"
    Warning (332126): Node "C1|Add2~24|combout"
    Warning (332126): Node "C1|Step[15]~35|datab"
    Warning (332126): Node "C1|Step[15]~35|combout"
    Warning (332126): Node "C1|Step[15]~36|datad"
    Warning (332126): Node "C1|Add0~22|dataa"
    Warning (332126): Node "C1|Add0~22|cout"
    Warning (332126): Node "C1|Add0~24|cin"
    Warning (332126): Node "C1|Add0~24|cout"
    Warning (332126): Node "C1|Add0~26|cin"
    Warning (332126): Node "C1|Add0~22|combout"
    Warning (332126): Node "C1|Step[15]~35|datac"
    Warning (332126): Node "C1|Add1~22|dataa"
    Warning (332126): Node "C1|Add1~22|combout"
    Warning (332126): Node "C1|Step[15]~36|dataa"
    Warning (332126): Node "C1|Add1~22|cout"
    Warning (332126): Node "C1|Add1~24|cin"
    Warning (332126): Node "C1|Add1~24|cout"
    Warning (332126): Node "C1|Add1~26|cin"
    Warning (332126): Node "C1|Step[13]|datac"
    Warning (332126): Node "C1|Step[13]|combout"
    Warning (332126): Node "C1|LessThan0~4|dataa"
    Warning (332126): Node "C1|LessThan0~4|combout"
    Warning (332126): Node "C1|LessThan0~5|datac"
    Warning (332126): Node "C1|LessThan1~2|dataa"
    Warning (332126): Node "C1|Add4~29|datab"
    Warning (332126): Node "C1|Add4~29|cout"
    Warning (332126): Node "C1|Add4~31|cin"
    Warning (332126): Node "C1|Add4~31|cout"
    Warning (332126): Node "C1|Add4~33|cin"
    Warning (332126): Node "C1|Add4~29|combout"
    Warning (332126): Node "C1|Add4~104|datac"
    Warning (332126): Node "C1|Add4~104|combout"
    Warning (332126): Node "C1|Step[13]~65|datab"
    Warning (332126): Node "C1|Step[13]~65|combout"
    Warning (332126): Node "C1|Step[13]|datab"
    Warning (332126): Node "C1|Add3~20|datab"
    Warning (332126): Node "C1|Add3~20|cout"
    Warning (332126): Node "C1|Add3~22|cin"
    Warning (332126): Node "C1|Add3~22|cout"
    Warning (332126): Node "C1|Add3~24|cin"
    Warning (332126): Node "C1|Add3~20|combout"
    Warning (332126): Node "C1|Step[13]~40|datab"
    Warning (332126): Node "C1|Step[13]~40|combout"
    Warning (332126): Node "C1|Add4~103|dataa"
    Warning (332126): Node "C1|Add4~103|combout"
    Warning (332126): Node "C1|Add4~104|datad"
    Warning (332126): Node "C1|Add2~20|datab"
    Warning (332126): Node "C1|Add2~20|cout"
    Warning (332126): Node "C1|Add2~22|cin"
    Warning (332126): Node "C1|Add2~22|cout"
    Warning (332126): Node "C1|Add2~24|cin"
    Warning (332126): Node "C1|Add2~20|combout"
    Warning (332126): Node "C1|Step[13]~39|datab"
    Warning (332126): Node "C1|Step[13]~39|combout"
    Warning (332126): Node "C1|Step[13]~40|datad"
    Warning (332126): Node "C1|Add0~18|datab"
    Warning (332126): Node "C1|Add0~18|cout"
    Warning (332126): Node "C1|Add0~20|cin"
    Warning (332126): Node "C1|Add0~20|cout"
    Warning (332126): Node "C1|Add0~22|cin"
    Warning (332126): Node "C1|Add0~18|combout"
    Warning (332126): Node "C1|Step[13]~39|datac"
    Warning (332126): Node "C1|Add5~26|datab"
    Warning (332126): Node "C1|Add5~26|cout"
    Warning (332126): Node "C1|Add5~28|cin"
    Warning (332126): Node "C1|Add5~28|cout"
    Warning (332126): Node "C1|Add5~30|cin"
    Warning (332126): Node "C1|Add5~26|combout"
    Warning (332126): Node "C1|Add4~103|datab"
    Warning (332126): Node "C1|Step[13]~65|datac"
    Warning (332126): Node "C1|Add1~18|datab"
    Warning (332126): Node "C1|Add1~18|combout"
    Warning (332126): Node "C1|Step[13]~40|dataa"
    Warning (332126): Node "C1|Add1~18|cout"
    Warning (332126): Node "C1|Add1~20|cin"
    Warning (332126): Node "C1|Add1~20|cout"
    Warning (332126): Node "C1|Add1~22|cin"
    Warning (332126): Node "C1|Step[9]|datad"
    Warning (332126): Node "C1|Step[9]|combout"
    Warning (332126): Node "C1|LessThan0~3|datac"
    Warning (332126): Node "C1|LessThan1~1|datac"
    Warning (332126): Node "C1|Add2~12|dataa"
    Warning (332126): Node "C1|Add2~12|cout"
    Warning (332126): Node "C1|Add2~14|cin"
    Warning (332126): Node "C1|Add2~14|cout"
    Warning (332126): Node "C1|Add2~16|cin"
    Warning (332126): Node "C1|Add2~16|cout"
    Warning (332126): Node "C1|Add2~18|cin"
    Warning (332126): Node "C1|Add2~18|cout"
    Warning (332126): Node "C1|Add2~20|cin"
    Warning (332126): Node "C1|Add2~12|combout"
    Warning (332126): Node "C1|Step[9]~47|datab"
    Warning (332126): Node "C1|Step[9]~47|combout"
    Warning (332126): Node "C1|Step[9]~48|dataa"
    Warning (332126): Node "C1|Step[9]~48|combout"
    Warning (332126): Node "C1|Add4~111|dataa"
    Warning (332126): Node "C1|Add4~111|combout"
    Warning (332126): Node "C1|Add4~112|dataa"
    Warning (332126): Node "C1|Add4~112|combout"
    Warning (332126): Node "C1|Step[9]~66|datab"
    Warning (332126): Node "C1|Step[9]~66|combout"
    Warning (332126): Node "C1|Step[9]|datab"
    Warning (332126): Node "C1|Add0~10|dataa"
    Warning (332126): Node "C1|Add0~10|cout"
    Warning (332126): Node "C1|Add0~12|cin"
    Warning (332126): Node "C1|Add0~12|cout"
    Warning (332126): Node "C1|Add0~14|cin"
    Warning (332126): Node "C1|Add0~14|cout"
    Warning (332126): Node "C1|Add0~16|cin"
    Warning (332126): Node "C1|Add0~16|cout"
    Warning (332126): Node "C1|Add0~18|cin"
    Warning (332126): Node "C1|Add0~10|combout"
    Warning (332126): Node "C1|Step[9]~47|datac"
    Warning (332126): Node "C1|Add3~12|datab"
    Warning (332126): Node "C1|Add3~12|cout"
    Warning (332126): Node "C1|Add3~14|cin"
    Warning (332126): Node "C1|Add3~14|cout"
    Warning (332126): Node "C1|Add3~16|cin"
    Warning (332126): Node "C1|Add3~16|cout"
    Warning (332126): Node "C1|Add3~18|cin"
    Warning (332126): Node "C1|Add3~18|cout"
    Warning (332126): Node "C1|Add3~20|cin"
    Warning (332126): Node "C1|Add3~12|combout"
    Warning (332126): Node "C1|Step[9]~48|datac"
    Warning (332126): Node "C1|Add5~18|datab"
    Warning (332126): Node "C1|Add5~18|cout"
    Warning (332126): Node "C1|Add5~20|cin"
    Warning (332126): Node "C1|Add5~20|cout"
    Warning (332126): Node "C1|Add5~22|cin"
    Warning (332126): Node "C1|Add5~22|cout"
    Warning (332126): Node "C1|Add5~24|cin"
    Warning (332126): Node "C1|Add5~24|cout"
    Warning (332126): Node "C1|Add5~26|cin"
    Warning (332126): Node "C1|Add5~18|combout"
    Warning (332126): Node "C1|Add4~111|datab"
    Warning (332126): Node "C1|Add4~21|dataa"
    Warning (332126): Node "C1|Add4~21|cout"
    Warning (332126): Node "C1|Add4~23|cin"
    Warning (332126): Node "C1|Add4~23|cout"
    Warning (332126): Node "C1|Add4~25|cin"
    Warning (332126): Node "C1|Add4~25|cout"
    Warning (332126): Node "C1|Add4~27|cin"
    Warning (332126): Node "C1|Add4~27|cout"
    Warning (332126): Node "C1|Add4~29|cin"
    Warning (332126): Node "C1|Add4~21|combout"
    Warning (332126): Node "C1|Add4~112|datac"
    Warning (332126): Node "C1|Step[9]~66|datac"
    Warning (332126): Node "C1|Add1~10|dataa"
    Warning (332126): Node "C1|Add1~10|combout"
    Warning (332126): Node "C1|Step[9]~48|datab"
    Warning (332126): Node "C1|Add1~10|cout"
    Warning (332126): Node "C1|Add1~12|cin"
    Warning (332126): Node "C1|Add1~12|cout"
    Warning (332126): Node "C1|Add1~14|cin"
    Warning (332126): Node "C1|Add1~14|cout"
    Warning (332126): Node "C1|Add1~16|cin"
    Warning (332126): Node "C1|Add1~16|cout"
    Warning (332126): Node "C1|Add1~18|cin"
    Warning (332126): Node "C1|Step[8]|datac"
    Warning (332126): Node "C1|Step[8]|combout"
    Warning (332126): Node "C1|LessThan0~3|dataa"
    Warning (332126): Node "C1|LessThan1~1|datab"
    Warning (332126): Node "C1|Add4~19|datab"
    Warning (332126): Node "C1|Add4~19|cout"
    Warning (332126): Node "C1|Add4~21|cin"
    Warning (332126): Node "C1|Add4~19|combout"
    Warning (332126): Node "C1|Add4~114|dataa"
    Warning (332126): Node "C1|Add4~114|combout"
    Warning (332126): Node "C1|Step[8]~67|dataa"
    Warning (332126): Node "C1|Step[8]~67|combout"
    Warning (332126): Node "C1|Step[8]|datab"
    Warning (332126): Node "C1|Add0~8|datab"
    Warning (332126): Node "C1|Add0~8|cout"
    Warning (332126): Node "C1|Add0~10|cin"
    Warning (332126): Node "C1|Add0~8|combout"
    Warning (332126): Node "C1|Step[8]~50|dataa"
    Warning (332126): Node "C1|Step[8]~50|combout"
    Warning (332126): Node "C1|Add4~113|dataa"
    Warning (332126): Node "C1|Add4~113|combout"
    Warning (332126): Node "C1|Add4~114|datac"
    Warning (332126): Node "C1|Add2~10|dataa"
    Warning (332126): Node "C1|Add2~10|cout"
    Warning (332126): Node "C1|Add2~12|cin"
    Warning (332126): Node "C1|Add2~10|combout"
    Warning (332126): Node "C1|Step[8]~49|dataa"
    Warning (332126): Node "C1|Step[8]~49|combout"
    Warning (332126): Node "C1|Step[8]~50|datab"
    Warning (332126): Node "C1|Add3~10|datab"
    Warning (332126): Node "C1|Add3~10|cout"
    Warning (332126): Node "C1|Add3~12|cin"
    Warning (332126): Node "C1|Add3~10|combout"
    Warning (332126): Node "C1|Step[8]~49|datab"
    Warning (332126): Node "C1|Add5~16|datab"
    Warning (332126): Node "C1|Add5~16|cout"
    Warning (332126): Node "C1|Add5~18|cin"
    Warning (332126): Node "C1|Add5~16|combout"
    Warning (332126): Node "C1|Add4~113|datab"
    Warning (332126): Node "C1|Step[8]~67|datac"
    Warning (332126): Node "C1|Add1~8|dataa"
    Warning (332126): Node "C1|Add1~8|combout"
    Warning (332126): Node "C1|Step[8]~50|datac"
    Warning (332126): Node "C1|Add1~8|cout"
    Warning (332126): Node "C1|Add1~10|cin"
    Warning (332126): Node "C1|Step[7]|datac"
    Warning (332126): Node "C1|Step[7]|combout"
    Warning (332126): Node "C1|LessThan0~2|datab"
    Warning (332126): Node "C1|LessThan1~0|datab"
    Warning (332126): Node "C1|Add5~14|dataa"
    Warning (332126): Node "C1|Add5~14|cout"
    Warning (332126): Node "C1|Add5~16|cin"
    Warning (332126): Node "C1|Add5~14|combout"
    Warning (332126): Node "C1|Add4~115|dataa"
    Warning (332126): Node "C1|Add4~115|combout"
    Warning (332126): Node "C1|Add4~116|dataa"
    Warning (332126): Node "C1|Add4~116|combout"
    Warning (332126): Node "C1|Step[7]~68|datab"
    Warning (332126): Node "C1|Step[7]~68|combout"
    Warning (332126): Node "C1|Step[7]|datab"
    Warning (332126): Node "C1|Add3~8|datab"
    Warning (332126): Node "C1|Add3~8|cout"
    Warning (332126): Node "C1|Add3~10|cin"
    Warning (332126): Node "C1|Add3~8|combout"
    Warning (332126): Node "C1|Step[7]~52|datac"
    Warning (332126): Node "C1|Step[7]~52|combout"
    Warning (332126): Node "C1|Add4~115|datab"
    Warning (332126): Node "C1|Add2~8|dataa"
    Warning (332126): Node "C1|Add2~8|cout"
    Warning (332126): Node "C1|Add2~10|cin"
    Warning (332126): Node "C1|Add2~8|combout"
    Warning (332126): Node "C1|Step[7]~51|datab"
    Warning (332126): Node "C1|Step[7]~51|combout"
    Warning (332126): Node "C1|Step[7]~52|datad"
    Warning (332126): Node "C1|Add0~6|dataa"
    Warning (332126): Node "C1|Add0~6|cout"
    Warning (332126): Node "C1|Add0~8|cin"
    Warning (332126): Node "C1|Add0~6|combout"
    Warning (332126): Node "C1|Step[7]~51|datac"
    Warning (332126): Node "C1|Add4~17|datab"
    Warning (332126): Node "C1|Add4~17|cout"
    Warning (332126): Node "C1|Add4~19|cin"
    Warning (332126): Node "C1|Add4~17|combout"
    Warning (332126): Node "C1|Add4~116|datac"
    Warning (332126): Node "C1|Step[7]~68|datac"
    Warning (332126): Node "C1|Add1~6|datab"
    Warning (332126): Node "C1|Add1~6|combout"
    Warning (332126): Node "C1|Step[7]~52|dataa"
    Warning (332126): Node "C1|Add1~6|cout"
    Warning (332126): Node "C1|Add1~8|cin"
    Warning (332126): Node "C1|Step[4]|datac"
    Warning (332126): Node "C1|Add2~2|datab"
    Warning (332126): Node "C1|Add2~2|cout"
    Warning (332126): Node "C1|Add2~4|cin"
    Warning (332126): Node "C1|Add2~4|cout"
    Warning (332126): Node "C1|Add2~6|cin"
    Warning (332126): Node "C1|Add2~6|cout"
    Warning (332126): Node "C1|Add2~8|cin"
    Warning (332126): Node "C1|Add2~2|combout"
    Warning (332126): Node "C1|Step[4]~57|datab"
    Warning (332126): Node "C1|Step[4]~57|combout"
    Warning (332126): Node "C1|Step[4]~58|dataa"
    Warning (332126): Node "C1|Step[4]~58|combout"
    Warning (332126): Node "C1|Add4~121|dataa"
    Warning (332126): Node "C1|Add4~121|combout"
    Warning (332126): Node "C1|Add4~122|datab"
    Warning (332126): Node "C1|Add4~122|combout"
    Warning (332126): Node "C1|Step[4]~69|datab"
    Warning (332126): Node "C1|Step[4]~69|combout"
    Warning (332126): Node "C1|Step[4]|datad"
    Warning (332126): Node "C1|Add3~2|dataa"
    Warning (332126): Node "C1|Add3~2|cout"
    Warning (332126): Node "C1|Add3~4|cin"
    Warning (332126): Node "C1|Add3~4|cout"
    Warning (332126): Node "C1|Add3~6|cin"
    Warning (332126): Node "C1|Add3~6|cout"
    Warning (332126): Node "C1|Add3~8|cin"
    Warning (332126): Node "C1|Add3~2|combout"
    Warning (332126): Node "C1|Step[4]~57|datac"
    Warning (332126): Node "C1|Add1~0|datab"
    Warning (332126): Node "C1|Add1~0|cout"
    Warning (332126): Node "C1|Add1~2|cin"
    Warning (332126): Node "C1|Add1~2|cout"
    Warning (332126): Node "C1|Add1~4|cin"
    Warning (332126): Node "C1|Add1~4|cout"
    Warning (332126): Node "C1|Add1~6|cin"
    Warning (332126): Node "C1|Add1~0|combout"
    Warning (332126): Node "C1|Step[4]~58|datac"
    Warning (332126): Node "C1|Add5~8|dataa"
    Warning (332126): Node "C1|Add5~8|cout"
    Warning (332126): Node "C1|Add5~10|cin"
    Warning (332126): Node "C1|Add5~10|cout"
    Warning (332126): Node "C1|Add5~12|cin"
    Warning (332126): Node "C1|Add5~12|cout"
    Warning (332126): Node "C1|Add5~14|cin"
    Warning (332126): Node "C1|Add5~8|combout"
    Warning (332126): Node "C1|Add4~121|datac"
    Warning (332126): Node "C1|Add4~11|dataa"
    Warning (332126): Node "C1|Add4~11|cout"
    Warning (332126): Node "C1|Add4~13|cin"
    Warning (332126): Node "C1|Add4~13|cout"
    Warning (332126): Node "C1|Add4~15|cin"
    Warning (332126): Node "C1|Add4~15|cout"
    Warning (332126): Node "C1|Add4~17|cin"
    Warning (332126): Node "C1|Add4~11|combout"
    Warning (332126): Node "C1|Add4~122|datac"
    Warning (332126): Node "C1|Step[4]~69|datac"
    Warning (332126): Node "C1|Add0~0|datab"
    Warning (332126): Node "C1|Add0~0|combout"
    Warning (332126): Node "C1|Step[4]~58|datab"
    Warning (332126): Node "C1|Add0~0|cout"
    Warning (332126): Node "C1|Add0~2|cin"
    Warning (332126): Node "C1|Add0~2|cout"
    Warning (332126): Node "C1|Add0~4|cin"
    Warning (332126): Node "C1|Add0~4|cout"
    Warning (332126): Node "C1|Add0~6|cin"
    Warning (332126): Node "C1|Step[20]|datab"
    Warning (332126): Node "C1|Step[19]|datab"
    Warning (332126): Node "C1|Step[18]|datab"
    Warning (332126): Node "C1|Step[17]|datad"
    Warning (332126): Node "C1|Step[15]|datad"
    Warning (332126): Node "C1|Step[13]|datad"
    Warning (332126): Node "C1|Step[9]|datac"
    Warning (332126): Node "C1|Step[8]|datad"
    Warning (332126): Node "C1|Step[7]|datad"
Critical Warning (332081): Design contains combinational loop of 558 nodes. Estimating the delays through the loop.
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[31]~126|combout"
    Warning (332126): Node "phaseControler|Add0~80|datad"
    Warning (332126): Node "phaseControler|Add0~80|combout"
    Warning (332126): Node "phaseControler|phaseInter[31]~126|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[30]~122|combout"
    Warning (332126): Node "phaseControler|Add0~78|dataa"
    Warning (332126): Node "phaseControler|Add0~78|combout"
    Warning (332126): Node "phaseControler|phaseInter[30]~122|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[29]~118|combout"
    Warning (332126): Node "phaseControler|Add0~76|datab"
    Warning (332126): Node "phaseControler|Add0~76|combout"
    Warning (332126): Node "phaseControler|phaseInter[29]~118|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[28]~114|combout"
    Warning (332126): Node "phaseControler|Add0~74|datab"
    Warning (332126): Node "phaseControler|Add0~74|combout"
    Warning (332126): Node "phaseControler|phaseInter[28]~114|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[27]~110|combout"
    Warning (332126): Node "phaseControler|Add0~72|datab"
    Warning (332126): Node "phaseControler|Add0~72|combout"
    Warning (332126): Node "phaseControler|phaseInter[27]~110|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[26]~106|combout"
    Warning (332126): Node "phaseControler|Add0~70|dataa"
    Warning (332126): Node "phaseControler|Add0~70|combout"
    Warning (332126): Node "phaseControler|phaseInter[26]~106|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[25]~102|combout"
    Warning (332126): Node "phaseControler|Add0~68|datab"
    Warning (332126): Node "phaseControler|Add0~68|combout"
    Warning (332126): Node "phaseControler|phaseInter[25]~102|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[24]~98|combout"
    Warning (332126): Node "phaseControler|Add0~66|dataa"
    Warning (332126): Node "phaseControler|Add0~66|combout"
    Warning (332126): Node "phaseControler|phaseInter[24]~98|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[23]~94|combout"
    Warning (332126): Node "phaseControler|Add0~64|datab"
    Warning (332126): Node "phaseControler|Add0~64|combout"
    Warning (332126): Node "phaseControler|phaseInter[23]~94|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[22]~90|combout"
    Warning (332126): Node "phaseControler|Add0~62|datab"
    Warning (332126): Node "phaseControler|Add0~62|combout"
    Warning (332126): Node "phaseControler|phaseInter[22]~90|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[21]~86|combout"
    Warning (332126): Node "phaseControler|Add0~60|datab"
    Warning (332126): Node "phaseControler|Add0~60|combout"
    Warning (332126): Node "phaseControler|phaseInter[21]~86|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[20]~82|combout"
    Warning (332126): Node "phaseControler|Add0~58|datab"
    Warning (332126): Node "phaseControler|Add0~58|combout"
    Warning (332126): Node "phaseControler|phaseInter[20]~82|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[19]~78|combout"
    Warning (332126): Node "phaseControler|Add0~56|dataa"
    Warning (332126): Node "phaseControler|Add0~56|combout"
    Warning (332126): Node "phaseControler|phaseInter[19]~78|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[18]~74|combout"
    Warning (332126): Node "phaseControler|Add0~54|datab"
    Warning (332126): Node "phaseControler|Add0~54|combout"
    Warning (332126): Node "phaseControler|phaseInter[18]~74|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[17]~70|combout"
    Warning (332126): Node "phaseControler|Add0~52|dataa"
    Warning (332126): Node "phaseControler|Add0~52|combout"
    Warning (332126): Node "phaseControler|phaseInter[17]~70|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[16]~66|combout"
    Warning (332126): Node "phaseControler|Add0~50|datab"
    Warning (332126): Node "phaseControler|Add0~50|combout"
    Warning (332126): Node "phaseControler|phaseInter[16]~66|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[15]~62|combout"
    Warning (332126): Node "phaseControler|Add0~48|datab"
    Warning (332126): Node "phaseControler|Add0~48|combout"
    Warning (332126): Node "phaseControler|phaseInter[15]~62|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[14]~58|combout"
    Warning (332126): Node "phaseControler|Add0~46|dataa"
    Warning (332126): Node "phaseControler|Add0~46|combout"
    Warning (332126): Node "phaseControler|phaseInter[14]~58|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[13]~54|combout"
    Warning (332126): Node "phaseControler|Add0~44|datab"
    Warning (332126): Node "phaseControler|Add0~44|combout"
    Warning (332126): Node "phaseControler|phaseInter[13]~54|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[12]~50|combout"
    Warning (332126): Node "phaseControler|Add0~42|datab"
    Warning (332126): Node "phaseControler|Add0~42|combout"
    Warning (332126): Node "phaseControler|phaseInter[12]~50|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[11]~46|combout"
    Warning (332126): Node "phaseControler|Add0~40|dataa"
    Warning (332126): Node "phaseControler|Add0~40|combout"
    Warning (332126): Node "phaseControler|phaseInter[11]~46|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[10]~42|combout"
    Warning (332126): Node "phaseControler|Add0~38|dataa"
    Warning (332126): Node "phaseControler|Add0~38|combout"
    Warning (332126): Node "phaseControler|phaseInter[10]~42|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[9]~38|combout"
    Warning (332126): Node "phaseControler|Add0~36|datab"
    Warning (332126): Node "phaseControler|Add0~36|combout"
    Warning (332126): Node "phaseControler|phaseInter[9]~38|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[8]~34|combout"
    Warning (332126): Node "phaseControler|Add0~34|dataa"
    Warning (332126): Node "phaseControler|Add0~34|combout"
    Warning (332126): Node "phaseControler|phaseInter[8]~34|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[7]~30|combout"
    Warning (332126): Node "phaseControler|Add0~32|datab"
    Warning (332126): Node "phaseControler|Add0~32|combout"
    Warning (332126): Node "phaseControler|phaseInter[7]~30|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[6]~26|combout"
    Warning (332126): Node "phaseControler|Add0~30|datab"
    Warning (332126): Node "phaseControler|Add0~30|combout"
    Warning (332126): Node "phaseControler|phaseInter[6]~26|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[5]~22|combout"
    Warning (332126): Node "phaseControler|Add0~28|datab"
    Warning (332126): Node "phaseControler|Add0~28|combout"
    Warning (332126): Node "phaseControler|phaseInter[5]~22|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[4]~18|combout"
    Warning (332126): Node "phaseControler|Add0~26|datab"
    Warning (332126): Node "phaseControler|Add0~26|combout"
    Warning (332126): Node "phaseControler|phaseInter[4]~18|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[3]~14|combout"
    Warning (332126): Node "phaseControler|Add0~24|datab"
    Warning (332126): Node "phaseControler|Add0~24|combout"
    Warning (332126): Node "phaseControler|phaseInter[3]~14|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[2]~10|combout"
    Warning (332126): Node "phaseControler|Add0~22|datab"
    Warning (332126): Node "phaseControler|Add0~22|combout"
    Warning (332126): Node "phaseControler|phaseInter[2]~10|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "phaseControler|phaseInter[1]~6|combout"
    Warning (332126): Node "phaseControler|Add0~20|dataa"
    Warning (332126): Node "phaseControler|Add0~20|combout"
    Warning (332126): Node "phaseControler|phaseInter[1]~6|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "phaseControler|phaseInter[0]~2|combout"
    Warning (332126): Node "phaseControler|phaseInter[0]~2|datab"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -138.771
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -138.771     -2446.106 phasesub 
    Info (332119):  -138.738     -3531.370 clk 
    Info (332119):  -137.567     -2361.771 phaseadd 
    Info (332119):   -19.438      -356.549 SwitchNanoadd 
    Info (332119):   -14.431      -239.640 SwitchMicroadd 
Info (332146): Worst-case hold slack is -4.780
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.780       -64.982 SwitchMicroadd 
    Info (332119):     0.227         0.000 SwitchNanoadd 
    Info (332119):     0.753         0.000 clk 
    Info (332119):     0.911         0.000 phasesub 
    Info (332119):     1.482         0.000 phaseadd 
Info (332146): Worst-case recovery slack is -15.122
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -15.122      -318.122 SwitchNanoadd 
    Info (332119):   -10.670      -180.441 SwitchMicroadd 
    Info (332119):    -0.212        -5.923 phasesub 
Info (332146): Worst-case removal slack is -2.497
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.497       -34.208 SwitchMicroadd 
    Info (332119):    -0.042        -0.042 phasesub 
    Info (332119):     2.510         0.000 SwitchNanoadd 
Info (332146): Worst-case minimum pulse width slack is -2.277
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.277     -1520.733 clk 
    Info (332119):    -1.941       -49.429 phasesub 
    Info (332119):    -1.941        -1.941 phaseadd 
    Info (332119):    -1.777        -1.777 SwitchMicroadd 
    Info (332119):    -1.777        -1.777 SwitchNanoadd 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -40.171
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -40.171      -691.440 phaseadd 
    Info (332119):   -40.147      -971.367 clk 
    Info (332119):   -40.144      -704.515 phasesub 
    Info (332119):    -6.339      -115.007 SwitchNanoadd 
    Info (332119):    -3.744       -61.386 SwitchMicroadd 
Info (332146): Worst-case hold slack is -2.713
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.713       -41.725 SwitchMicroadd 
    Info (332119):    -0.118        -0.134 SwitchNanoadd 
    Info (332119):     0.065         0.000 clk 
    Info (332119):     0.210         0.000 phaseadd 
    Info (332119):     0.318         0.000 phasesub 
Info (332146): Worst-case recovery slack is -5.213
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.213      -104.164 SwitchNanoadd 
    Info (332119):    -2.797       -40.977 SwitchMicroadd 
    Info (332119):     0.254         0.000 phasesub 
Info (332146): Worst-case removal slack is -2.087
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.087       -35.313 SwitchMicroadd 
    Info (332119):    -0.039        -0.039 phasesub 
    Info (332119):     0.508         0.000 SwitchNanoadd 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -955.332 clk 
    Info (332119):    -1.380       -33.380 phasesub 
    Info (332119):    -1.380        -1.380 phaseadd 
    Info (332119):    -1.222        -1.222 SwitchMicroadd 
    Info (332119):    -1.222        -1.222 SwitchNanoadd 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 722 warnings
    Info: Peak virtual memory: 4606 megabytes
    Info: Processing ended: Thu Jun 27 10:57:11 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


