TimeQuest Timing Analyzer report for latch1
Mon Jun 17 17:57:23 2024
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clock'
 12. Slow Model Hold: 'Clock'
 13. Slow Model Minimum Pulse Width: 'Clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'Clock'
 24. Fast Model Hold: 'Clock'
 25. Fast Model Minimum Pulse Width: 'Clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; latch1                                                             ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 244.5 MHz ; 244.5 MHz       ; Clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; -3.090 ; -27.400       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.562 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.222 ; -35.222               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                              ;
+--------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -3.090 ; FSM:inst|yfsm.s6  ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.038     ; 4.088      ;
; -3.068 ; latch1:inst5|Q[1] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 4.350      ;
; -3.026 ; latch1:inst6|Q[2] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 4.308      ;
; -3.018 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.038     ; 4.016      ;
; -3.018 ; latch1:inst5|Q[0] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 4.300      ;
; -2.993 ; latch1:inst5|Q[1] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.293      ; 4.322      ;
; -2.985 ; latch1:inst6|Q[0] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 4.267      ;
; -2.983 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.038     ; 3.981      ;
; -2.970 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.955      ;
; -2.967 ; latch1:inst5|Q[0] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 4.249      ;
; -2.963 ; latch1:inst5|Q[0] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 4.245      ;
; -2.958 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.038     ; 3.956      ;
; -2.952 ; latch1:inst6|Q[1] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 4.234      ;
; -2.937 ; latch1:inst6|Q[0] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 4.219      ;
; -2.934 ; latch1:inst5|Q[3] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 4.216      ;
; -2.931 ; latch1:inst5|Q[1] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 4.213      ;
; -2.918 ; latch1:inst6|Q[0] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 4.200      ;
; -2.910 ; latch1:inst6|Q[1] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 4.192      ;
; -2.910 ; latch1:inst5|Q[1] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 4.192      ;
; -2.896 ; latch1:inst6|Q[3] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 4.178      ;
; -2.893 ; latch1:inst5|Q[0] ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.233      ; 4.162      ;
; -2.893 ; FSM:inst|yfsm.s3  ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.038     ; 3.891      ;
; -2.888 ; latch1:inst5|Q[0] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.293      ; 4.217      ;
; -2.884 ; latch1:inst5|Q[1] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.331      ; 4.251      ;
; -2.880 ; FSM:inst|yfsm.s6  ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.038     ; 3.878      ;
; -2.863 ; latch1:inst6|Q[0] ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.233      ; 4.132      ;
; -2.857 ; latch1:inst6|Q[2] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 4.139      ;
; -2.852 ; FSM:inst|yfsm.s3  ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.038     ; 3.850      ;
; -2.846 ; latch1:inst6|Q[2] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 4.128      ;
; -2.845 ; latch1:inst6|Q[1] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 4.127      ;
; -2.843 ; latch1:inst6|Q[0] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.293      ; 4.172      ;
; -2.840 ; latch1:inst5|Q[1] ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.233      ; 4.109      ;
; -2.835 ; latch1:inst6|Q[4] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 4.117      ;
; -2.832 ; FSM:inst|yfsm.s6  ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.817      ;
; -2.828 ; FSM:inst|yfsm.s7  ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.038     ; 3.826      ;
; -2.820 ; FSM:inst|yfsm.s6  ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.038     ; 3.818      ;
; -2.819 ; FSM:inst|yfsm.s3  ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.804      ;
; -2.815 ; FSM:inst|yfsm.s1  ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.038     ; 3.813      ;
; -2.814 ; latch1:inst5|Q[2] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 4.096      ;
; -2.797 ; latch1:inst5|Q[2] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 4.079      ;
; -2.797 ; latch1:inst6|Q[1] ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.233      ; 4.066      ;
; -2.785 ; latch1:inst6|Q[5] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 4.067      ;
; -2.779 ; latch1:inst5|Q[0] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.331      ; 4.146      ;
; -2.774 ; FSM:inst|yfsm.s1  ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.038     ; 3.772      ;
; -2.770 ; latch1:inst6|Q[1] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.293      ; 4.099      ;
; -2.765 ; latch1:inst5|Q[3] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 4.047      ;
; -2.760 ; latch1:inst5|Q[2] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 4.042      ;
; -2.752 ; FSM:inst|yfsm.s7  ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.038     ; 3.750      ;
; -2.749 ; latch1:inst6|Q[3] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 4.031      ;
; -2.748 ; latch1:inst5|Q[7] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.215     ; 3.569      ;
; -2.741 ; FSM:inst|yfsm.s1  ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.726      ;
; -2.739 ; latch1:inst5|Q[2] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.293      ; 4.068      ;
; -2.734 ; latch1:inst6|Q[0] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.331      ; 4.101      ;
; -2.721 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.177      ; 3.934      ;
; -2.705 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.047      ; 3.788      ;
; -2.704 ; FSM:inst|yfsm.s7  ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.689      ;
; -2.701 ; latch1:inst6|Q[2] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.293      ; 4.030      ;
; -2.692 ; FSM:inst|yfsm.s3  ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.038     ; 3.690      ;
; -2.692 ; FSM:inst|yfsm.s7  ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.038     ; 3.690      ;
; -2.685 ; latch1:inst6|Q[3] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 3.967      ;
; -2.681 ; latch1:inst5|Q[4] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 3.963      ;
; -2.674 ; latch1:inst6|Q[3] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.293      ; 4.003      ;
; -2.673 ; latch1:inst5|Q[7] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 1.000        ; -0.168     ; 3.541      ;
; -2.673 ; latch1:inst5|Q[1] ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.461      ; 4.170      ;
; -2.663 ; latch1:inst5|Q[3] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 3.945      ;
; -2.661 ; latch1:inst6|Q[1] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.331      ; 4.028      ;
; -2.646 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.047      ; 3.729      ;
; -2.633 ; latch1:inst6|Q[4] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 3.915      ;
; -2.630 ; latch1:inst5|Q[2] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.331      ; 3.997      ;
; -2.627 ; latch1:inst5|Q[4] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 3.909      ;
; -2.626 ; latch1:inst5|Q[3] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.293      ; 3.955      ;
; -2.626 ; FSM:inst|yfsm.s2  ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.038     ; 3.624      ;
; -2.613 ; latch1:inst6|Q[2] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.331      ; 3.980      ;
; -2.606 ; latch1:inst6|Q[5] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 3.888      ;
; -2.606 ; latch1:inst5|Q[4] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.293      ; 3.935      ;
; -2.604 ; latch1:inst5|Q[1] ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.331      ; 3.971      ;
; -2.602 ; latch1:inst6|Q[4] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 3.884      ;
; -2.586 ; latch1:inst5|Q[2] ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.233      ; 3.855      ;
; -2.583 ; FSM:inst|yfsm.s6  ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.177      ; 3.796      ;
; -2.579 ; FSM:inst|yfsm.s2  ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.038     ; 3.577      ;
; -2.578 ; FSM:inst|yfsm.s1  ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.038     ; 3.576      ;
; -2.576 ; latch1:inst5|Q[5] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 3.858      ;
; -2.570 ; latch1:inst5|Q[5] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 3.852      ;
; -2.568 ; latch1:inst5|Q[0] ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.461      ; 4.065      ;
; -2.567 ; FSM:inst|yfsm.s6  ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.047      ; 3.650      ;
; -2.565 ; latch1:inst6|Q[3] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.331      ; 3.932      ;
; -2.564 ; latch1:inst5|Q[7] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.130     ; 3.470      ;
; -2.558 ; latch1:inst6|Q[4] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.293      ; 3.887      ;
; -2.548 ; latch1:inst6|Q[2] ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.233      ; 3.817      ;
; -2.548 ; FSM:inst|yfsm.s5  ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.038     ; 3.546      ;
; -2.548 ; latch1:inst6|Q[1] ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.331      ; 3.915      ;
; -2.543 ; latch1:inst5|Q[4] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 3.825      ;
; -2.534 ; latch1:inst6|Q[6] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.246      ; 3.816      ;
; -2.533 ; FSM:inst|yfsm.s5  ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.038     ; 3.531      ;
; -2.531 ; latch1:inst6|Q[5] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.293      ; 3.860      ;
; -2.523 ; latch1:inst6|Q[0] ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.461      ; 4.020      ;
; -2.521 ; latch1:inst6|Q[3] ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.233      ; 3.790      ;
; -2.520 ; latch1:inst5|Q[7] ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.228     ; 3.328      ;
; -2.517 ; latch1:inst5|Q[3] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.331      ; 3.884      ;
; -2.508 ; FSM:inst|yfsm.s6  ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.047      ; 3.591      ;
+--------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                              ;
+-------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.562 ; FSM:inst|yfsm.s5  ; FSM:inst|yfsm.s6    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.828      ;
; 0.692 ; FSM:inst|yfsm.s6  ; FSM:inst|yfsm.s7    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.958      ;
; 0.721 ; FSM:inst|yfsm.s0  ; FSM:inst|yfsm.s1    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.987      ;
; 0.730 ; FSM:inst|yfsm.s8  ; FSM:inst|yfsm.s0    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.996      ;
; 0.868 ; FSM:inst|yfsm.s2  ; FSM:inst|yfsm.s3    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.134      ;
; 0.890 ; FSM:inst|yfsm.s1  ; FSM:inst|yfsm.s2    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.156      ;
; 1.069 ; FSM:inst|yfsm.s1  ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.177      ; 1.512      ;
; 1.203 ; latch1:inst5|Q[6] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 0.000        ; 0.246      ; 1.715      ;
; 1.286 ; latch1:inst5|Q[4] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 0.000        ; 0.246      ; 1.798      ;
; 1.287 ; latch1:inst5|Q[0] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.293      ; 1.846      ;
; 1.326 ; latch1:inst6|Q[7] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.461      ; 2.053      ;
; 1.346 ; latch1:inst6|Q[4] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 0.000        ; 0.246      ; 1.858      ;
; 1.383 ; FSM:inst|yfsm.s4  ; FSM:inst|yfsm.s5    ; Clock        ; Clock       ; 0.000        ; 0.037      ; 1.686      ;
; 1.397 ; latch1:inst6|Q[2] ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.233      ; 1.896      ;
; 1.406 ; latch1:inst6|Q[3] ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.331      ; 2.003      ;
; 1.421 ; latch1:inst6|Q[1] ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.461      ; 2.148      ;
; 1.426 ; FSM:inst|yfsm.s7  ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.701      ;
; 1.433 ; latch1:inst6|Q[7] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.331      ; 2.030      ;
; 1.435 ; latch1:inst5|Q[2] ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.233      ; 1.934      ;
; 1.445 ; latch1:inst5|Q[3] ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.331      ; 2.042      ;
; 1.452 ; latch1:inst5|Q[1] ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.461      ; 2.179      ;
; 1.496 ; latch1:inst5|Q[7] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.130     ; 1.632      ;
; 1.502 ; FSM:inst|yfsm.s3  ; FSM:inst|yfsm.s4    ; Clock        ; Clock       ; 0.000        ; -0.037     ; 1.731      ;
; 1.534 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.009      ; 1.809      ;
; 1.571 ; latch1:inst6|Q[5] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 0.000        ; 0.246      ; 2.083      ;
; 1.629 ; latch1:inst6|Q[0] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.293      ; 2.188      ;
; 1.649 ; FSM:inst|yfsm.s7  ; FSM:inst|yfsm.s8    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.915      ;
; 1.693 ; latch1:inst6|Q[6] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 0.000        ; 0.246      ; 2.205      ;
; 1.716 ; latch1:inst5|Q[6] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.461      ; 2.443      ;
; 1.730 ; FSM:inst|yfsm.s5  ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.009      ; 2.005      ;
; 1.745 ; latch1:inst6|Q[6] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.461      ; 2.472      ;
; 1.752 ; FSM:inst|yfsm.s4  ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.017      ;
; 1.765 ; latch1:inst5|Q[5] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 0.000        ; 0.246      ; 2.277      ;
; 1.787 ; latch1:inst5|Q[5] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.461      ; 2.514      ;
; 1.817 ; latch1:inst6|Q[5] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.461      ; 2.544      ;
; 1.844 ; latch1:inst6|Q[4] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.461      ; 2.571      ;
; 1.892 ; latch1:inst5|Q[4] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.461      ; 2.619      ;
; 1.912 ; latch1:inst5|Q[3] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.461      ; 2.639      ;
; 1.959 ; latch1:inst5|Q[7] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.225      ;
; 1.960 ; latch1:inst6|Q[3] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.461      ; 2.687      ;
; 1.964 ; FSM:inst|yfsm.s4  ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.084      ; 2.314      ;
; 1.980 ; FSM:inst|yfsm.s3  ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.009      ; 2.255      ;
; 1.987 ; latch1:inst6|Q[2] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.461      ; 2.714      ;
; 2.005 ; FSM:inst|yfsm.s4  ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.270      ;
; 2.025 ; latch1:inst5|Q[2] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.461      ; 2.752      ;
; 2.033 ; FSM:inst|yfsm.s4  ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.214      ; 2.513      ;
; 2.056 ; latch1:inst6|Q[1] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.461      ; 2.783      ;
; 2.067 ; FSM:inst|yfsm.s2  ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.047      ; 2.380      ;
; 2.112 ; FSM:inst|yfsm.s4  ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.046      ; 2.424      ;
; 2.129 ; latch1:inst6|Q[0] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.461      ; 2.856      ;
; 2.174 ; latch1:inst5|Q[0] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.461      ; 2.901      ;
; 2.188 ; FSM:inst|yfsm.s7  ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 0.000        ; -0.051     ; 2.403      ;
; 2.200 ; FSM:inst|yfsm.s4  ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 0.000        ; -0.014     ; 2.452      ;
; 2.209 ; latch1:inst6|Q[7] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 0.000        ; 0.246      ; 2.721      ;
; 2.244 ; FSM:inst|yfsm.s4  ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.084      ; 2.594      ;
; 2.279 ; latch1:inst5|Q[1] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.461      ; 3.006      ;
; 2.281 ; FSM:inst|yfsm.s7  ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.177      ; 2.724      ;
; 2.281 ; FSM:inst|yfsm.s2  ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.047      ; 2.594      ;
; 2.335 ; FSM:inst|yfsm.s2  ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.038     ; 2.563      ;
; 2.336 ; FSM:inst|yfsm.s7  ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.038     ; 2.564      ;
; 2.342 ; FSM:inst|yfsm.s2  ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.177      ; 2.785      ;
; 2.343 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 0.000        ; -0.051     ; 2.558      ;
; 2.364 ; FSM:inst|yfsm.s5  ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.047      ; 2.677      ;
; 2.409 ; FSM:inst|yfsm.s1  ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.047      ; 2.722      ;
; 2.409 ; FSM:inst|yfsm.s6  ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.177      ; 2.852      ;
; 2.411 ; FSM:inst|yfsm.s1  ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.047      ; 2.724      ;
; 2.421 ; latch1:inst6|Q[7] ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.331      ; 3.018      ;
; 2.428 ; FSM:inst|yfsm.s4  ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.693      ;
; 2.450 ; FSM:inst|yfsm.s6  ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 0.000        ; -0.051     ; 2.665      ;
; 2.462 ; latch1:inst6|Q[7] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 0.000        ; 0.246      ; 2.974      ;
; 2.468 ; FSM:inst|yfsm.s7  ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.038     ; 2.696      ;
; 2.473 ; FSM:inst|yfsm.s7  ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.047      ; 2.786      ;
; 2.490 ; latch1:inst6|Q[7] ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.461      ; 3.217      ;
; 2.491 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.038     ; 2.719      ;
; 2.492 ; FSM:inst|yfsm.s7  ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.047      ; 2.805      ;
; 2.520 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.177      ; 2.963      ;
; 2.523 ; FSM:inst|yfsm.s3  ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.047      ; 2.836      ;
; 2.578 ; FSM:inst|yfsm.s5  ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.047      ; 2.891      ;
; 2.597 ; latch1:inst5|Q[6] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.331      ; 3.194      ;
; 2.598 ; FSM:inst|yfsm.s6  ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.038     ; 2.826      ;
; 2.612 ; FSM:inst|yfsm.s3  ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.038     ; 2.840      ;
; 2.623 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.038     ; 2.851      ;
; 2.628 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.047      ; 2.941      ;
; 2.632 ; FSM:inst|yfsm.s5  ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.038     ; 2.860      ;
; 2.637 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.047      ; 2.950      ;
; 2.639 ; FSM:inst|yfsm.s5  ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.177      ; 3.082      ;
; 2.645 ; FSM:inst|yfsm.s2  ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.009      ; 2.920      ;
; 2.645 ; latch1:inst5|Q[3] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 0.000        ; 0.246      ; 3.157      ;
; 2.651 ; FSM:inst|yfsm.s1  ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.038     ; 2.879      ;
; 2.657 ; latch1:inst6|Q[7] ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.233      ; 3.156      ;
; 2.661 ; latch1:inst5|Q[5] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.331      ; 3.258      ;
; 2.664 ; FSM:inst|yfsm.s1  ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.177      ; 3.107      ;
; 2.670 ; latch1:inst5|Q[5] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 0.000        ; 0.246      ; 3.182      ;
; 2.678 ; FSM:inst|yfsm.s7  ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.038     ; 2.906      ;
; 2.683 ; latch1:inst6|Q[3] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 0.000        ; 0.246      ; 3.195      ;
; 2.687 ; FSM:inst|yfsm.s3  ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.047      ; 3.000      ;
; 2.698 ; latch1:inst6|Q[6] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.331      ; 3.295      ;
; 2.700 ; latch1:inst6|Q[5] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 0.000        ; 0.246      ; 3.212      ;
; 2.708 ; FSM:inst|yfsm.s1  ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.009      ; 2.983      ;
; 2.711 ; latch1:inst6|Q[2] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 0.000        ; 0.246      ; 3.223      ;
+-------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Clock ; Rise       ; Clock               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst9|Neg       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst9|Neg       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst9|Result[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst9|Result[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst9|Result[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst9|Result[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst9|Result[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst9|Result[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst9|Result[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst9|Result[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst9|Result[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst9|Result[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst9|Result[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst9|Result[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst9|Result[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst9|Result[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst9|Result[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst9|Result[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s0    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s0    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s1    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s1    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s2    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s2    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s3    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s3    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s4    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s4    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s5    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s5    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s6    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s6    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s7    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s7    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s8    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s8    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst6|Q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst6|Q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst6|Q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst6|Q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst6|Q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst6|Q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst6|Q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst6|Q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst6|Q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst6|Q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst6|Q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst6|Q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst6|Q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst6|Q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst6|Q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst6|Q[7]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst5|Q[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst5|Q[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst5|Q[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst5|Q[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst5|Q[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst5|Q[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst5|Q[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst5|Q[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst5|Q[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst5|Q[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst5|Q[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst5|Q[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst5|Q[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst5|Q[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst5|Q[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst5|Q[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst6|Q[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst6|Q[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst6|Q[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst6|Q[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst6|Q[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst6|Q[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst6|Q[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst6|Q[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst6|Q[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst6|Q[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst6|Q[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst6|Q[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst6|Q[6]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; A[*]           ; Clock      ; 1.535 ; 1.535 ; Rise       ; Clock           ;
;  A[0]          ; Clock      ; 1.507 ; 1.507 ; Rise       ; Clock           ;
;  A[1]          ; Clock      ; 1.535 ; 1.535 ; Rise       ; Clock           ;
;  A[2]          ; Clock      ; 1.522 ; 1.522 ; Rise       ; Clock           ;
;  A[3]          ; Clock      ; 1.116 ; 1.116 ; Rise       ; Clock           ;
;  A[4]          ; Clock      ; 1.266 ; 1.266 ; Rise       ; Clock           ;
;  A[5]          ; Clock      ; 1.259 ; 1.259 ; Rise       ; Clock           ;
;  A[6]          ; Clock      ; 1.072 ; 1.072 ; Rise       ; Clock           ;
;  A[7]          ; Clock      ; 1.431 ; 1.431 ; Rise       ; Clock           ;
; B[*]           ; Clock      ; 3.836 ; 3.836 ; Rise       ; Clock           ;
;  B[0]          ; Clock      ; 1.352 ; 1.352 ; Rise       ; Clock           ;
;  B[1]          ; Clock      ; 1.339 ; 1.339 ; Rise       ; Clock           ;
;  B[2]          ; Clock      ; 0.216 ; 0.216 ; Rise       ; Clock           ;
;  B[3]          ; Clock      ; 0.218 ; 0.218 ; Rise       ; Clock           ;
;  B[4]          ; Clock      ; 0.220 ; 0.220 ; Rise       ; Clock           ;
;  B[5]          ; Clock      ; 3.836 ; 3.836 ; Rise       ; Clock           ;
;  B[6]          ; Clock      ; 3.557 ; 3.557 ; Rise       ; Clock           ;
;  B[7]          ; Clock      ; 3.364 ; 3.364 ; Rise       ; Clock           ;
; Enable_decoder ; Clock      ; 8.160 ; 8.160 ; Rise       ; Clock           ;
; data_in        ; Clock      ; 6.010 ; 6.010 ; Rise       ; Clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; A[*]           ; Clock      ; -0.842 ; -0.842 ; Rise       ; Clock           ;
;  A[0]          ; Clock      ; -1.277 ; -1.277 ; Rise       ; Clock           ;
;  A[1]          ; Clock      ; -1.305 ; -1.305 ; Rise       ; Clock           ;
;  A[2]          ; Clock      ; -1.292 ; -1.292 ; Rise       ; Clock           ;
;  A[3]          ; Clock      ; -0.886 ; -0.886 ; Rise       ; Clock           ;
;  A[4]          ; Clock      ; -1.036 ; -1.036 ; Rise       ; Clock           ;
;  A[5]          ; Clock      ; -1.029 ; -1.029 ; Rise       ; Clock           ;
;  A[6]          ; Clock      ; -0.842 ; -0.842 ; Rise       ; Clock           ;
;  A[7]          ; Clock      ; -1.201 ; -1.201 ; Rise       ; Clock           ;
; B[*]           ; Clock      ; 0.014  ; 0.014  ; Rise       ; Clock           ;
;  B[0]          ; Clock      ; -1.122 ; -1.122 ; Rise       ; Clock           ;
;  B[1]          ; Clock      ; -1.109 ; -1.109 ; Rise       ; Clock           ;
;  B[2]          ; Clock      ; 0.014  ; 0.014  ; Rise       ; Clock           ;
;  B[3]          ; Clock      ; 0.012  ; 0.012  ; Rise       ; Clock           ;
;  B[4]          ; Clock      ; 0.010  ; 0.010  ; Rise       ; Clock           ;
;  B[5]          ; Clock      ; -3.606 ; -3.606 ; Rise       ; Clock           ;
;  B[6]          ; Clock      ; -3.327 ; -3.327 ; Rise       ; Clock           ;
;  B[7]          ; Clock      ; -3.134 ; -3.134 ; Rise       ; Clock           ;
; Enable_decoder ; Clock      ; -4.827 ; -4.827 ; Rise       ; Clock           ;
; data_in        ; Clock      ; -5.271 ; -5.271 ; Rise       ; Clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; R_first_four[*]  ; Clock      ; 10.242 ; 10.242 ; Rise       ; Clock           ;
;  R_first_four[0] ; Clock      ; 9.971  ; 9.971  ; Rise       ; Clock           ;
;  R_first_four[1] ; Clock      ; 9.966  ; 9.966  ; Rise       ; Clock           ;
;  R_first_four[2] ; Clock      ; 9.976  ; 9.976  ; Rise       ; Clock           ;
;  R_first_four[3] ; Clock      ; 10.236 ; 10.236 ; Rise       ; Clock           ;
;  R_first_four[4] ; Clock      ; 10.225 ; 10.225 ; Rise       ; Clock           ;
;  R_first_four[5] ; Clock      ; 10.231 ; 10.231 ; Rise       ; Clock           ;
;  R_first_four[6] ; Clock      ; 10.242 ; 10.242 ; Rise       ; Clock           ;
; R_last_four[*]   ; Clock      ; 11.757 ; 11.757 ; Rise       ; Clock           ;
;  R_last_four[0]  ; Clock      ; 11.652 ; 11.652 ; Rise       ; Clock           ;
;  R_last_four[1]  ; Clock      ; 11.757 ; 11.757 ; Rise       ; Clock           ;
;  R_last_four[2]  ; Clock      ; 11.355 ; 11.355 ; Rise       ; Clock           ;
;  R_last_four[3]  ; Clock      ; 11.310 ; 11.310 ; Rise       ; Clock           ;
;  R_last_four[4]  ; Clock      ; 11.373 ; 11.373 ; Rise       ; Clock           ;
;  R_last_four[5]  ; Clock      ; 11.569 ; 11.569 ; Rise       ; Clock           ;
;  R_last_four[6]  ; Clock      ; 11.620 ; 11.620 ; Rise       ; Clock           ;
; Sign[*]          ; Clock      ; 9.275  ; 9.275  ; Rise       ; Clock           ;
;  Sign[6]         ; Clock      ; 9.275  ; 9.275  ; Rise       ; Clock           ;
; student_id[*]    ; Clock      ; 13.064 ; 13.064 ; Rise       ; Clock           ;
;  student_id[0]   ; Clock      ; 11.988 ; 11.988 ; Rise       ; Clock           ;
;  student_id[1]   ; Clock      ; 13.064 ; 13.064 ; Rise       ; Clock           ;
;  student_id[3]   ; Clock      ; 12.523 ; 12.523 ; Rise       ; Clock           ;
;  student_id[4]   ; Clock      ; 11.857 ; 11.857 ; Rise       ; Clock           ;
;  student_id[5]   ; Clock      ; 11.490 ; 11.490 ; Rise       ; Clock           ;
;  student_id[6]   ; Clock      ; 10.827 ; 10.827 ; Rise       ; Clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; R_first_four[*]  ; Clock      ; 8.984  ; 8.984  ; Rise       ; Clock           ;
;  R_first_four[0] ; Clock      ; 9.029  ; 9.029  ; Rise       ; Clock           ;
;  R_first_four[1] ; Clock      ; 8.984  ; 8.984  ; Rise       ; Clock           ;
;  R_first_four[2] ; Clock      ; 9.005  ; 9.005  ; Rise       ; Clock           ;
;  R_first_four[3] ; Clock      ; 9.267  ; 9.267  ; Rise       ; Clock           ;
;  R_first_four[4] ; Clock      ; 9.284  ; 9.284  ; Rise       ; Clock           ;
;  R_first_four[5] ; Clock      ; 9.231  ; 9.231  ; Rise       ; Clock           ;
;  R_first_four[6] ; Clock      ; 9.269  ; 9.269  ; Rise       ; Clock           ;
; R_last_four[*]   ; Clock      ; 9.102  ; 9.102  ; Rise       ; Clock           ;
;  R_last_four[0]  ; Clock      ; 9.440  ; 9.440  ; Rise       ; Clock           ;
;  R_last_four[1]  ; Clock      ; 9.544  ; 9.544  ; Rise       ; Clock           ;
;  R_last_four[2]  ; Clock      ; 9.147  ; 9.147  ; Rise       ; Clock           ;
;  R_last_four[3]  ; Clock      ; 9.102  ; 9.102  ; Rise       ; Clock           ;
;  R_last_four[4]  ; Clock      ; 9.166  ; 9.166  ; Rise       ; Clock           ;
;  R_last_four[5]  ; Clock      ; 9.391  ; 9.391  ; Rise       ; Clock           ;
;  R_last_four[6]  ; Clock      ; 9.408  ; 9.408  ; Rise       ; Clock           ;
; Sign[*]          ; Clock      ; 9.275  ; 9.275  ; Rise       ; Clock           ;
;  Sign[6]         ; Clock      ; 9.275  ; 9.275  ; Rise       ; Clock           ;
; student_id[*]    ; Clock      ; 9.417  ; 9.417  ; Rise       ; Clock           ;
;  student_id[0]   ; Clock      ; 10.910 ; 10.910 ; Rise       ; Clock           ;
;  student_id[1]   ; Clock      ; 11.234 ; 11.234 ; Rise       ; Clock           ;
;  student_id[3]   ; Clock      ; 10.702 ; 10.702 ; Rise       ; Clock           ;
;  student_id[4]   ; Clock      ; 10.024 ; 10.024 ; Rise       ; Clock           ;
;  student_id[5]   ; Clock      ; 9.658  ; 9.658  ; Rise       ; Clock           ;
;  student_id[6]   ; Clock      ; 9.417  ; 9.417  ; Rise       ; Clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; -0.790 ; -5.980        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.263 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.222 ; -35.222               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                              ;
+--------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.790 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.015     ; 1.807      ;
; -0.780 ; FSM:inst|yfsm.s6  ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.015     ; 1.797      ;
; -0.770 ; latch1:inst5|Q[1] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.908      ;
; -0.767 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.022     ; 1.777      ;
; -0.767 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.015     ; 1.784      ;
; -0.761 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.015     ; 1.778      ;
; -0.757 ; latch1:inst5|Q[0] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.895      ;
; -0.750 ; latch1:inst5|Q[1] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.910      ;
; -0.747 ; latch1:inst6|Q[0] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.885      ;
; -0.743 ; latch1:inst5|Q[0] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.881      ;
; -0.737 ; latch1:inst6|Q[2] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.875      ;
; -0.732 ; latch1:inst6|Q[0] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.870      ;
; -0.725 ; latch1:inst5|Q[0] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.863      ;
; -0.720 ; FSM:inst|yfsm.s6  ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.015     ; 1.737      ;
; -0.720 ; latch1:inst6|Q[1] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.858      ;
; -0.716 ; latch1:inst6|Q[1] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.854      ;
; -0.715 ; latch1:inst5|Q[1] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.853      ;
; -0.713 ; latch1:inst5|Q[1] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.851      ;
; -0.712 ; latch1:inst6|Q[0] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.850      ;
; -0.705 ; latch1:inst5|Q[0] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.865      ;
; -0.704 ; FSM:inst|yfsm.s3  ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.015     ; 1.721      ;
; -0.702 ; latch1:inst5|Q[1] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.153      ; 1.887      ;
; -0.697 ; FSM:inst|yfsm.s3  ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.015     ; 1.714      ;
; -0.697 ; FSM:inst|yfsm.s6  ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.022     ; 1.707      ;
; -0.694 ; latch1:inst5|Q[1] ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.099      ; 1.825      ;
; -0.692 ; FSM:inst|yfsm.s3  ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.022     ; 1.702      ;
; -0.692 ; latch1:inst6|Q[0] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.852      ;
; -0.691 ; latch1:inst5|Q[0] ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.099      ; 1.822      ;
; -0.691 ; FSM:inst|yfsm.s6  ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.015     ; 1.708      ;
; -0.690 ; latch1:inst5|Q[3] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.828      ;
; -0.681 ; latch1:inst6|Q[0] ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.099      ; 1.812      ;
; -0.679 ; latch1:inst6|Q[2] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.817      ;
; -0.678 ; latch1:inst6|Q[3] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.816      ;
; -0.675 ; latch1:inst6|Q[1] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.813      ;
; -0.674 ; FSM:inst|yfsm.s7  ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.015     ; 1.691      ;
; -0.671 ; FSM:inst|yfsm.s7  ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.015     ; 1.688      ;
; -0.667 ; FSM:inst|yfsm.s1  ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.015     ; 1.684      ;
; -0.666 ; FSM:inst|yfsm.s3  ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.015     ; 1.683      ;
; -0.660 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.078      ; 1.770      ;
; -0.660 ; FSM:inst|yfsm.s1  ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.015     ; 1.677      ;
; -0.660 ; latch1:inst6|Q[2] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.798      ;
; -0.657 ; latch1:inst5|Q[0] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.153      ; 1.842      ;
; -0.656 ; latch1:inst5|Q[2] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.794      ;
; -0.655 ; latch1:inst6|Q[1] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.815      ;
; -0.655 ; FSM:inst|yfsm.s1  ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.022     ; 1.665      ;
; -0.654 ; latch1:inst6|Q[1] ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.099      ; 1.785      ;
; -0.653 ; latch1:inst5|Q[2] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.791      ;
; -0.652 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.032      ; 1.716      ;
; -0.652 ; latch1:inst5|Q[7] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.093     ; 1.591      ;
; -0.651 ; FSM:inst|yfsm.s7  ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.022     ; 1.661      ;
; -0.648 ; latch1:inst6|Q[4] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.786      ;
; -0.645 ; FSM:inst|yfsm.s7  ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.015     ; 1.662      ;
; -0.644 ; latch1:inst6|Q[0] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.153      ; 1.829      ;
; -0.641 ; latch1:inst5|Q[2] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.779      ;
; -0.633 ; latch1:inst5|Q[2] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.793      ;
; -0.632 ; latch1:inst5|Q[7] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 1.000        ; -0.071     ; 1.593      ;
; -0.626 ; latch1:inst6|Q[5] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.764      ;
; -0.624 ; latch1:inst6|Q[3] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.762      ;
; -0.621 ; latch1:inst6|Q[2] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.781      ;
; -0.617 ; FSM:inst|yfsm.s1  ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.015     ; 1.634      ;
; -0.617 ; latch1:inst5|Q[1] ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.199      ; 1.848      ;
; -0.613 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.032      ; 1.677      ;
; -0.613 ; latch1:inst5|Q[3] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.751      ;
; -0.607 ; latch1:inst6|Q[1] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.153      ; 1.792      ;
; -0.606 ; latch1:inst5|Q[3] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.744      ;
; -0.605 ; FSM:inst|yfsm.s2  ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.015     ; 1.622      ;
; -0.604 ; latch1:inst6|Q[3] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.764      ;
; -0.594 ; latch1:inst6|Q[3] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.732      ;
; -0.593 ; FSM:inst|yfsm.s5  ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.015     ; 1.610      ;
; -0.590 ; FSM:inst|yfsm.s6  ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.078      ; 1.700      ;
; -0.587 ; latch1:inst5|Q[4] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.725      ;
; -0.585 ; latch1:inst5|Q[2] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.153      ; 1.770      ;
; -0.584 ; latch1:inst5|Q[7] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.046     ; 1.570      ;
; -0.582 ; FSM:inst|yfsm.s6  ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.032      ; 1.646      ;
; -0.581 ; latch1:inst5|Q[3] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.741      ;
; -0.578 ; latch1:inst6|Q[2] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.153      ; 1.763      ;
; -0.577 ; latch1:inst5|Q[2] ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.099      ; 1.708      ;
; -0.576 ; latch1:inst5|Q[7] ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.100     ; 1.508      ;
; -0.574 ; FSM:inst|yfsm.s2  ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.015     ; 1.591      ;
; -0.572 ; latch1:inst5|Q[0] ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.199      ; 1.803      ;
; -0.570 ; latch1:inst6|Q[4] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.708      ;
; -0.570 ; latch1:inst5|Q[1] ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.153      ; 1.755      ;
; -0.567 ; latch1:inst5|Q[4] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.727      ;
; -0.566 ; latch1:inst6|Q[2] ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.099      ; 1.697      ;
; -0.566 ; FSM:inst|yfsm.s5  ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.015     ; 1.583      ;
; -0.564 ; latch1:inst6|Q[4] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.702      ;
; -0.559 ; latch1:inst6|Q[0] ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.199      ; 1.790      ;
; -0.556 ; latch1:inst6|Q[3] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.153      ; 1.741      ;
; -0.553 ; latch1:inst5|Q[4] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.691      ;
; -0.552 ; latch1:inst6|Q[5] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.690      ;
; -0.550 ; latch1:inst6|Q[4] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.710      ;
; -0.548 ; latch1:inst6|Q[3] ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.099      ; 1.679      ;
; -0.544 ; FSM:inst|yfsm.s7  ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.078      ; 1.654      ;
; -0.543 ; FSM:inst|yfsm.s6  ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.032      ; 1.607      ;
; -0.539 ; latch1:inst5|Q[5] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.677      ;
; -0.538 ; FSM:inst|yfsm.s3  ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.007      ; 1.577      ;
; -0.537 ; latch1:inst5|Q[4] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.106      ; 1.675      ;
; -0.537 ; FSM:inst|yfsm.s2  ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.015     ; 1.554      ;
; -0.536 ; FSM:inst|yfsm.s7  ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.032      ; 1.600      ;
; -0.534 ; FSM:inst|yfsm.s3  ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.032      ; 1.598      ;
+--------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                              ;
+-------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.263 ; FSM:inst|yfsm.s5  ; FSM:inst|yfsm.s6    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.415      ;
; 0.343 ; FSM:inst|yfsm.s6  ; FSM:inst|yfsm.s7    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.495      ;
; 0.352 ; FSM:inst|yfsm.s0  ; FSM:inst|yfsm.s1    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.504      ;
; 0.355 ; FSM:inst|yfsm.s8  ; FSM:inst|yfsm.s0    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.421 ; FSM:inst|yfsm.s2  ; FSM:inst|yfsm.s3    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.573      ;
; 0.436 ; FSM:inst|yfsm.s1  ; FSM:inst|yfsm.s2    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.588      ;
; 0.487 ; FSM:inst|yfsm.s1  ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.078      ; 0.717      ;
; 0.529 ; latch1:inst5|Q[6] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 0.000        ; 0.106      ; 0.787      ;
; 0.570 ; latch1:inst5|Q[0] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.128      ; 0.850      ;
; 0.579 ; latch1:inst5|Q[4] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 0.000        ; 0.106      ; 0.837      ;
; 0.588 ; latch1:inst6|Q[7] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.199      ; 0.939      ;
; 0.598 ; latch1:inst6|Q[4] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 0.000        ; 0.106      ; 0.856      ;
; 0.627 ; latch1:inst6|Q[2] ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.099      ; 0.878      ;
; 0.627 ; latch1:inst6|Q[3] ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.153      ; 0.932      ;
; 0.627 ; latch1:inst6|Q[7] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.153      ; 0.932      ;
; 0.634 ; latch1:inst5|Q[3] ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.153      ; 0.939      ;
; 0.635 ; FSM:inst|yfsm.s7  ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 0.794      ;
; 0.636 ; latch1:inst5|Q[2] ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.099      ; 0.887      ;
; 0.639 ; latch1:inst6|Q[1] ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.199      ; 0.990      ;
; 0.648 ; latch1:inst5|Q[1] ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.199      ; 0.999      ;
; 0.671 ; FSM:inst|yfsm.s4  ; FSM:inst|yfsm.s5    ; Clock        ; Clock       ; 0.000        ; 0.015      ; 0.838      ;
; 0.673 ; latch1:inst5|Q[7] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.046     ; 0.779      ;
; 0.686 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 0.845      ;
; 0.711 ; FSM:inst|yfsm.s3  ; FSM:inst|yfsm.s4    ; Clock        ; Clock       ; 0.000        ; -0.015     ; 0.848      ;
; 0.712 ; latch1:inst6|Q[5] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 0.000        ; 0.106      ; 0.970      ;
; 0.723 ; latch1:inst5|Q[6] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.199      ; 1.074      ;
; 0.728 ; latch1:inst6|Q[0] ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.128      ; 1.008      ;
; 0.736 ; latch1:inst6|Q[6] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.199      ; 1.087      ;
; 0.743 ; latch1:inst6|Q[6] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 0.000        ; 0.106      ; 1.001      ;
; 0.752 ; FSM:inst|yfsm.s4  ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; FSM:inst|yfsm.s5  ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 0.911      ;
; 0.758 ; latch1:inst5|Q[5] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.199      ; 1.109      ;
; 0.771 ; latch1:inst6|Q[5] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.199      ; 1.122      ;
; 0.785 ; FSM:inst|yfsm.s7  ; FSM:inst|yfsm.s8    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.937      ;
; 0.789 ; latch1:inst6|Q[4] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.199      ; 1.140      ;
; 0.793 ; latch1:inst5|Q[5] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 0.000        ; 0.106      ; 1.051      ;
; 0.806 ; latch1:inst5|Q[4] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.199      ; 1.157      ;
; 0.820 ; latch1:inst5|Q[3] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.199      ; 1.171      ;
; 0.843 ; FSM:inst|yfsm.s4  ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.047      ; 1.042      ;
; 0.843 ; latch1:inst6|Q[3] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.199      ; 1.194      ;
; 0.860 ; latch1:inst6|Q[2] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.199      ; 1.211      ;
; 0.871 ; latch1:inst5|Q[7] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.023      ;
; 0.872 ; latch1:inst5|Q[2] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.199      ; 1.223      ;
; 0.876 ; FSM:inst|yfsm.s3  ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 1.035      ;
; 0.880 ; FSM:inst|yfsm.s4  ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.032      ;
; 0.890 ; FSM:inst|yfsm.s4  ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.093      ; 1.135      ;
; 0.892 ; FSM:inst|yfsm.s2  ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.032      ; 1.076      ;
; 0.894 ; latch1:inst6|Q[1] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.199      ; 1.245      ;
; 0.931 ; latch1:inst6|Q[0] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.199      ; 1.282      ;
; 0.944 ; latch1:inst5|Q[0] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.199      ; 1.295      ;
; 0.947 ; FSM:inst|yfsm.s4  ; ALU:inst9|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.022      ; 1.121      ;
; 0.958 ; latch1:inst6|Q[7] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 0.000        ; 0.106      ; 1.216      ;
; 0.962 ; FSM:inst|yfsm.s7  ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 0.000        ; -0.022     ; 1.092      ;
; 0.967 ; FSM:inst|yfsm.s4  ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 0.000        ; -0.007     ; 1.112      ;
; 0.975 ; FSM:inst|yfsm.s4  ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.047      ; 1.174      ;
; 0.989 ; latch1:inst5|Q[1] ; ALU:inst9|Neg       ; Clock        ; Clock       ; 0.000        ; 0.199      ; 1.340      ;
; 0.992 ; FSM:inst|yfsm.s7  ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.078      ; 1.222      ;
; 0.995 ; FSM:inst|yfsm.s2  ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.032      ; 1.179      ;
; 1.021 ; FSM:inst|yfsm.s5  ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.032      ; 1.205      ;
; 1.026 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 0.000        ; -0.022     ; 1.156      ;
; 1.034 ; FSM:inst|yfsm.s7  ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.015     ; 1.171      ;
; 1.038 ; FSM:inst|yfsm.s2  ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.078      ; 1.268      ;
; 1.038 ; FSM:inst|yfsm.s6  ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.078      ; 1.268      ;
; 1.043 ; FSM:inst|yfsm.s4  ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.195      ;
; 1.045 ; FSM:inst|yfsm.s1  ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.032      ; 1.229      ;
; 1.046 ; FSM:inst|yfsm.s1  ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.032      ; 1.230      ;
; 1.049 ; latch1:inst6|Q[7] ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.153      ; 1.354      ;
; 1.056 ; FSM:inst|yfsm.s2  ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.015     ; 1.193      ;
; 1.071 ; FSM:inst|yfsm.s6  ; ALU:inst9|Result[2] ; Clock        ; Clock       ; 0.000        ; -0.022     ; 1.201      ;
; 1.079 ; FSM:inst|yfsm.s7  ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.032      ; 1.263      ;
; 1.082 ; latch1:inst5|Q[6] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.153      ; 1.387      ;
; 1.086 ; latch1:inst6|Q[7] ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 0.000        ; 0.106      ; 1.344      ;
; 1.091 ; FSM:inst|yfsm.s7  ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.015     ; 1.228      ;
; 1.094 ; FSM:inst|yfsm.s3  ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.032      ; 1.278      ;
; 1.096 ; latch1:inst6|Q[7] ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.199      ; 1.447      ;
; 1.098 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.015     ; 1.235      ;
; 1.103 ; FSM:inst|yfsm.s7  ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.032      ; 1.287      ;
; 1.106 ; latch1:inst5|Q[5] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.153      ; 1.411      ;
; 1.108 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.078      ; 1.338      ;
; 1.112 ; latch1:inst5|Q[3] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 0.000        ; 0.106      ; 1.370      ;
; 1.120 ; latch1:inst6|Q[6] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.153      ; 1.425      ;
; 1.124 ; FSM:inst|yfsm.s5  ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.032      ; 1.308      ;
; 1.125 ; latch1:inst6|Q[3] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 0.000        ; 0.106      ; 1.383      ;
; 1.128 ; latch1:inst5|Q[5] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 0.000        ; 0.106      ; 1.386      ;
; 1.138 ; latch1:inst5|Q[2] ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.153      ; 1.443      ;
; 1.139 ; latch1:inst5|Q[4] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.153      ; 1.444      ;
; 1.141 ; latch1:inst6|Q[5] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 0.000        ; 0.106      ; 1.399      ;
; 1.143 ; FSM:inst|yfsm.s3  ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.015     ; 1.280      ;
; 1.143 ; FSM:inst|yfsm.s6  ; ALU:inst9|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.015     ; 1.280      ;
; 1.143 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.032      ; 1.327      ;
; 1.143 ; latch1:inst6|Q[2] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 0.000        ; 0.106      ; 1.401      ;
; 1.152 ; FSM:inst|yfsm.s1  ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.015     ; 1.289      ;
; 1.155 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.015     ; 1.292      ;
; 1.155 ; latch1:inst6|Q[5] ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.153      ; 1.460      ;
; 1.157 ; FSM:inst|yfsm.s8  ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.032      ; 1.341      ;
; 1.159 ; latch1:inst6|Q[4] ; ALU:inst9|Result[6] ; Clock        ; Clock       ; 0.000        ; 0.106      ; 1.417      ;
; 1.167 ; FSM:inst|yfsm.s5  ; ALU:inst9|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.078      ; 1.397      ;
; 1.167 ; latch1:inst5|Q[2] ; ALU:inst9|Result[4] ; Clock        ; Clock       ; 0.000        ; 0.106      ; 1.425      ;
; 1.168 ; FSM:inst|yfsm.s3  ; ALU:inst9|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.032      ; 1.352      ;
; 1.169 ; FSM:inst|yfsm.s6  ; ALU:inst9|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.032      ; 1.353      ;
+-------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Clock ; Rise       ; Clock               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst9|Neg       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst9|Neg       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst9|Result[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst9|Result[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst9|Result[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst9|Result[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst9|Result[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst9|Result[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst9|Result[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst9|Result[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst9|Result[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst9|Result[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst9|Result[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst9|Result[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst9|Result[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst9|Result[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst9|Result[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst9|Result[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s0    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s0    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s1    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s1    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s2    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s2    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s3    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s3    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s4    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s4    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s5    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s5    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s6    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s6    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s7    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s7    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s8    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s8    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst6|Q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst6|Q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst6|Q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst6|Q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst6|Q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst6|Q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst6|Q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst6|Q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst6|Q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst6|Q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst6|Q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst6|Q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst6|Q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst6|Q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst6|Q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst6|Q[7]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst5|Q[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst5|Q[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst5|Q[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst5|Q[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst5|Q[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst5|Q[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst5|Q[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst5|Q[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst5|Q[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst5|Q[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst5|Q[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst5|Q[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst5|Q[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst5|Q[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst5|Q[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst5|Q[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst6|Q[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst6|Q[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst6|Q[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst6|Q[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst6|Q[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst6|Q[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst6|Q[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst6|Q[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst6|Q[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst6|Q[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst6|Q[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst6|Q[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst6|Q[6]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; A[*]           ; Clock      ; 0.737 ; 0.737 ; Rise       ; Clock           ;
;  A[0]          ; Clock      ; 0.737 ; 0.737 ; Rise       ; Clock           ;
;  A[1]          ; Clock      ; 0.710 ; 0.710 ; Rise       ; Clock           ;
;  A[2]          ; Clock      ; 0.703 ; 0.703 ; Rise       ; Clock           ;
;  A[3]          ; Clock      ; 0.509 ; 0.509 ; Rise       ; Clock           ;
;  A[4]          ; Clock      ; 0.613 ; 0.613 ; Rise       ; Clock           ;
;  A[5]          ; Clock      ; 0.605 ; 0.605 ; Rise       ; Clock           ;
;  A[6]          ; Clock      ; 0.492 ; 0.492 ; Rise       ; Clock           ;
;  A[7]          ; Clock      ; 0.723 ; 0.723 ; Rise       ; Clock           ;
; B[*]           ; Clock      ; 2.281 ; 2.281 ; Rise       ; Clock           ;
;  B[0]          ; Clock      ; 0.671 ; 0.671 ; Rise       ; Clock           ;
;  B[1]          ; Clock      ; 0.646 ; 0.646 ; Rise       ; Clock           ;
;  B[2]          ; Clock      ; 0.019 ; 0.019 ; Rise       ; Clock           ;
;  B[3]          ; Clock      ; 0.034 ; 0.034 ; Rise       ; Clock           ;
;  B[4]          ; Clock      ; 0.024 ; 0.024 ; Rise       ; Clock           ;
;  B[5]          ; Clock      ; 2.281 ; 2.281 ; Rise       ; Clock           ;
;  B[6]          ; Clock      ; 2.158 ; 2.158 ; Rise       ; Clock           ;
;  B[7]          ; Clock      ; 2.087 ; 2.087 ; Rise       ; Clock           ;
; Enable_decoder ; Clock      ; 4.295 ; 4.295 ; Rise       ; Clock           ;
; data_in        ; Clock      ; 3.522 ; 3.522 ; Rise       ; Clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; A[*]           ; Clock      ; -0.372 ; -0.372 ; Rise       ; Clock           ;
;  A[0]          ; Clock      ; -0.617 ; -0.617 ; Rise       ; Clock           ;
;  A[1]          ; Clock      ; -0.590 ; -0.590 ; Rise       ; Clock           ;
;  A[2]          ; Clock      ; -0.583 ; -0.583 ; Rise       ; Clock           ;
;  A[3]          ; Clock      ; -0.389 ; -0.389 ; Rise       ; Clock           ;
;  A[4]          ; Clock      ; -0.493 ; -0.493 ; Rise       ; Clock           ;
;  A[5]          ; Clock      ; -0.485 ; -0.485 ; Rise       ; Clock           ;
;  A[6]          ; Clock      ; -0.372 ; -0.372 ; Rise       ; Clock           ;
;  A[7]          ; Clock      ; -0.603 ; -0.603 ; Rise       ; Clock           ;
; B[*]           ; Clock      ; 0.101  ; 0.101  ; Rise       ; Clock           ;
;  B[0]          ; Clock      ; -0.551 ; -0.551 ; Rise       ; Clock           ;
;  B[1]          ; Clock      ; -0.526 ; -0.526 ; Rise       ; Clock           ;
;  B[2]          ; Clock      ; 0.101  ; 0.101  ; Rise       ; Clock           ;
;  B[3]          ; Clock      ; 0.086  ; 0.086  ; Rise       ; Clock           ;
;  B[4]          ; Clock      ; 0.096  ; 0.096  ; Rise       ; Clock           ;
;  B[5]          ; Clock      ; -2.161 ; -2.161 ; Rise       ; Clock           ;
;  B[6]          ; Clock      ; -2.038 ; -2.038 ; Rise       ; Clock           ;
;  B[7]          ; Clock      ; -1.967 ; -1.967 ; Rise       ; Clock           ;
; Enable_decoder ; Clock      ; -2.863 ; -2.863 ; Rise       ; Clock           ;
; data_in        ; Clock      ; -3.170 ; -3.170 ; Rise       ; Clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; R_first_four[*]  ; Clock      ; 5.359 ; 5.359 ; Rise       ; Clock           ;
;  R_first_four[0] ; Clock      ; 5.238 ; 5.238 ; Rise       ; Clock           ;
;  R_first_four[1] ; Clock      ; 5.208 ; 5.208 ; Rise       ; Clock           ;
;  R_first_four[2] ; Clock      ; 5.223 ; 5.223 ; Rise       ; Clock           ;
;  R_first_four[3] ; Clock      ; 5.350 ; 5.350 ; Rise       ; Clock           ;
;  R_first_four[4] ; Clock      ; 5.359 ; 5.359 ; Rise       ; Clock           ;
;  R_first_four[5] ; Clock      ; 5.343 ; 5.343 ; Rise       ; Clock           ;
;  R_first_four[6] ; Clock      ; 5.347 ; 5.347 ; Rise       ; Clock           ;
; R_last_four[*]   ; Clock      ; 6.013 ; 6.013 ; Rise       ; Clock           ;
;  R_last_four[0]  ; Clock      ; 5.960 ; 5.960 ; Rise       ; Clock           ;
;  R_last_four[1]  ; Clock      ; 6.013 ; 6.013 ; Rise       ; Clock           ;
;  R_last_four[2]  ; Clock      ; 5.787 ; 5.787 ; Rise       ; Clock           ;
;  R_last_four[3]  ; Clock      ; 5.756 ; 5.756 ; Rise       ; Clock           ;
;  R_last_four[4]  ; Clock      ; 5.801 ; 5.801 ; Rise       ; Clock           ;
;  R_last_four[5]  ; Clock      ; 5.892 ; 5.892 ; Rise       ; Clock           ;
;  R_last_four[6]  ; Clock      ; 5.909 ; 5.909 ; Rise       ; Clock           ;
; Sign[*]          ; Clock      ; 4.755 ; 4.755 ; Rise       ; Clock           ;
;  Sign[6]         ; Clock      ; 4.755 ; 4.755 ; Rise       ; Clock           ;
; student_id[*]    ; Clock      ; 6.561 ; 6.561 ; Rise       ; Clock           ;
;  student_id[0]   ; Clock      ; 6.072 ; 6.072 ; Rise       ; Clock           ;
;  student_id[1]   ; Clock      ; 6.561 ; 6.561 ; Rise       ; Clock           ;
;  student_id[3]   ; Clock      ; 6.190 ; 6.190 ; Rise       ; Clock           ;
;  student_id[4]   ; Clock      ; 5.903 ; 5.903 ; Rise       ; Clock           ;
;  student_id[5]   ; Clock      ; 5.711 ; 5.711 ; Rise       ; Clock           ;
;  student_id[6]   ; Clock      ; 5.499 ; 5.499 ; Rise       ; Clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; R_first_four[*]  ; Clock      ; 4.623 ; 4.623 ; Rise       ; Clock           ;
;  R_first_four[0] ; Clock      ; 4.664 ; 4.664 ; Rise       ; Clock           ;
;  R_first_four[1] ; Clock      ; 4.623 ; 4.623 ; Rise       ; Clock           ;
;  R_first_four[2] ; Clock      ; 4.651 ; 4.651 ; Rise       ; Clock           ;
;  R_first_four[3] ; Clock      ; 4.776 ; 4.776 ; Rise       ; Clock           ;
;  R_first_four[4] ; Clock      ; 4.785 ; 4.785 ; Rise       ; Clock           ;
;  R_first_four[5] ; Clock      ; 4.763 ; 4.763 ; Rise       ; Clock           ;
;  R_first_four[6] ; Clock      ; 4.772 ; 4.772 ; Rise       ; Clock           ;
; R_last_four[*]   ; Clock      ; 4.718 ; 4.718 ; Rise       ; Clock           ;
;  R_last_four[0]  ; Clock      ; 4.914 ; 4.914 ; Rise       ; Clock           ;
;  R_last_four[1]  ; Clock      ; 4.968 ; 4.968 ; Rise       ; Clock           ;
;  R_last_four[2]  ; Clock      ; 4.744 ; 4.744 ; Rise       ; Clock           ;
;  R_last_four[3]  ; Clock      ; 4.718 ; 4.718 ; Rise       ; Clock           ;
;  R_last_four[4]  ; Clock      ; 4.763 ; 4.763 ; Rise       ; Clock           ;
;  R_last_four[5]  ; Clock      ; 4.854 ; 4.854 ; Rise       ; Clock           ;
;  R_last_four[6]  ; Clock      ; 4.869 ; 4.869 ; Rise       ; Clock           ;
; Sign[*]          ; Clock      ; 4.755 ; 4.755 ; Rise       ; Clock           ;
;  Sign[6]         ; Clock      ; 4.755 ; 4.755 ; Rise       ; Clock           ;
; student_id[*]    ; Clock      ; 4.889 ; 4.889 ; Rise       ; Clock           ;
;  student_id[0]   ; Clock      ; 5.587 ; 5.587 ; Rise       ; Clock           ;
;  student_id[1]   ; Clock      ; 5.740 ; 5.740 ; Rise       ; Clock           ;
;  student_id[3]   ; Clock      ; 5.375 ; 5.375 ; Rise       ; Clock           ;
;  student_id[4]   ; Clock      ; 5.085 ; 5.085 ; Rise       ; Clock           ;
;  student_id[5]   ; Clock      ; 4.889 ; 4.889 ; Rise       ; Clock           ;
;  student_id[6]   ; Clock      ; 4.929 ; 4.929 ; Rise       ; Clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.090  ; 0.263 ; N/A      ; N/A     ; -1.222              ;
;  Clock           ; -3.090  ; 0.263 ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -27.4   ; 0.0   ; 0.0      ; 0.0     ; -35.222             ;
;  Clock           ; -27.400 ; 0.000 ; N/A      ; N/A     ; -35.222             ;
+------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; A[*]           ; Clock      ; 1.535 ; 1.535 ; Rise       ; Clock           ;
;  A[0]          ; Clock      ; 1.507 ; 1.507 ; Rise       ; Clock           ;
;  A[1]          ; Clock      ; 1.535 ; 1.535 ; Rise       ; Clock           ;
;  A[2]          ; Clock      ; 1.522 ; 1.522 ; Rise       ; Clock           ;
;  A[3]          ; Clock      ; 1.116 ; 1.116 ; Rise       ; Clock           ;
;  A[4]          ; Clock      ; 1.266 ; 1.266 ; Rise       ; Clock           ;
;  A[5]          ; Clock      ; 1.259 ; 1.259 ; Rise       ; Clock           ;
;  A[6]          ; Clock      ; 1.072 ; 1.072 ; Rise       ; Clock           ;
;  A[7]          ; Clock      ; 1.431 ; 1.431 ; Rise       ; Clock           ;
; B[*]           ; Clock      ; 3.836 ; 3.836 ; Rise       ; Clock           ;
;  B[0]          ; Clock      ; 1.352 ; 1.352 ; Rise       ; Clock           ;
;  B[1]          ; Clock      ; 1.339 ; 1.339 ; Rise       ; Clock           ;
;  B[2]          ; Clock      ; 0.216 ; 0.216 ; Rise       ; Clock           ;
;  B[3]          ; Clock      ; 0.218 ; 0.218 ; Rise       ; Clock           ;
;  B[4]          ; Clock      ; 0.220 ; 0.220 ; Rise       ; Clock           ;
;  B[5]          ; Clock      ; 3.836 ; 3.836 ; Rise       ; Clock           ;
;  B[6]          ; Clock      ; 3.557 ; 3.557 ; Rise       ; Clock           ;
;  B[7]          ; Clock      ; 3.364 ; 3.364 ; Rise       ; Clock           ;
; Enable_decoder ; Clock      ; 8.160 ; 8.160 ; Rise       ; Clock           ;
; data_in        ; Clock      ; 6.010 ; 6.010 ; Rise       ; Clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; A[*]           ; Clock      ; -0.372 ; -0.372 ; Rise       ; Clock           ;
;  A[0]          ; Clock      ; -0.617 ; -0.617 ; Rise       ; Clock           ;
;  A[1]          ; Clock      ; -0.590 ; -0.590 ; Rise       ; Clock           ;
;  A[2]          ; Clock      ; -0.583 ; -0.583 ; Rise       ; Clock           ;
;  A[3]          ; Clock      ; -0.389 ; -0.389 ; Rise       ; Clock           ;
;  A[4]          ; Clock      ; -0.493 ; -0.493 ; Rise       ; Clock           ;
;  A[5]          ; Clock      ; -0.485 ; -0.485 ; Rise       ; Clock           ;
;  A[6]          ; Clock      ; -0.372 ; -0.372 ; Rise       ; Clock           ;
;  A[7]          ; Clock      ; -0.603 ; -0.603 ; Rise       ; Clock           ;
; B[*]           ; Clock      ; 0.101  ; 0.101  ; Rise       ; Clock           ;
;  B[0]          ; Clock      ; -0.551 ; -0.551 ; Rise       ; Clock           ;
;  B[1]          ; Clock      ; -0.526 ; -0.526 ; Rise       ; Clock           ;
;  B[2]          ; Clock      ; 0.101  ; 0.101  ; Rise       ; Clock           ;
;  B[3]          ; Clock      ; 0.086  ; 0.086  ; Rise       ; Clock           ;
;  B[4]          ; Clock      ; 0.096  ; 0.096  ; Rise       ; Clock           ;
;  B[5]          ; Clock      ; -2.161 ; -2.161 ; Rise       ; Clock           ;
;  B[6]          ; Clock      ; -2.038 ; -2.038 ; Rise       ; Clock           ;
;  B[7]          ; Clock      ; -1.967 ; -1.967 ; Rise       ; Clock           ;
; Enable_decoder ; Clock      ; -2.863 ; -2.863 ; Rise       ; Clock           ;
; data_in        ; Clock      ; -3.170 ; -3.170 ; Rise       ; Clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; R_first_four[*]  ; Clock      ; 10.242 ; 10.242 ; Rise       ; Clock           ;
;  R_first_four[0] ; Clock      ; 9.971  ; 9.971  ; Rise       ; Clock           ;
;  R_first_four[1] ; Clock      ; 9.966  ; 9.966  ; Rise       ; Clock           ;
;  R_first_four[2] ; Clock      ; 9.976  ; 9.976  ; Rise       ; Clock           ;
;  R_first_four[3] ; Clock      ; 10.236 ; 10.236 ; Rise       ; Clock           ;
;  R_first_four[4] ; Clock      ; 10.225 ; 10.225 ; Rise       ; Clock           ;
;  R_first_four[5] ; Clock      ; 10.231 ; 10.231 ; Rise       ; Clock           ;
;  R_first_four[6] ; Clock      ; 10.242 ; 10.242 ; Rise       ; Clock           ;
; R_last_four[*]   ; Clock      ; 11.757 ; 11.757 ; Rise       ; Clock           ;
;  R_last_four[0]  ; Clock      ; 11.652 ; 11.652 ; Rise       ; Clock           ;
;  R_last_four[1]  ; Clock      ; 11.757 ; 11.757 ; Rise       ; Clock           ;
;  R_last_four[2]  ; Clock      ; 11.355 ; 11.355 ; Rise       ; Clock           ;
;  R_last_four[3]  ; Clock      ; 11.310 ; 11.310 ; Rise       ; Clock           ;
;  R_last_four[4]  ; Clock      ; 11.373 ; 11.373 ; Rise       ; Clock           ;
;  R_last_four[5]  ; Clock      ; 11.569 ; 11.569 ; Rise       ; Clock           ;
;  R_last_four[6]  ; Clock      ; 11.620 ; 11.620 ; Rise       ; Clock           ;
; Sign[*]          ; Clock      ; 9.275  ; 9.275  ; Rise       ; Clock           ;
;  Sign[6]         ; Clock      ; 9.275  ; 9.275  ; Rise       ; Clock           ;
; student_id[*]    ; Clock      ; 13.064 ; 13.064 ; Rise       ; Clock           ;
;  student_id[0]   ; Clock      ; 11.988 ; 11.988 ; Rise       ; Clock           ;
;  student_id[1]   ; Clock      ; 13.064 ; 13.064 ; Rise       ; Clock           ;
;  student_id[3]   ; Clock      ; 12.523 ; 12.523 ; Rise       ; Clock           ;
;  student_id[4]   ; Clock      ; 11.857 ; 11.857 ; Rise       ; Clock           ;
;  student_id[5]   ; Clock      ; 11.490 ; 11.490 ; Rise       ; Clock           ;
;  student_id[6]   ; Clock      ; 10.827 ; 10.827 ; Rise       ; Clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; R_first_four[*]  ; Clock      ; 4.623 ; 4.623 ; Rise       ; Clock           ;
;  R_first_four[0] ; Clock      ; 4.664 ; 4.664 ; Rise       ; Clock           ;
;  R_first_four[1] ; Clock      ; 4.623 ; 4.623 ; Rise       ; Clock           ;
;  R_first_four[2] ; Clock      ; 4.651 ; 4.651 ; Rise       ; Clock           ;
;  R_first_four[3] ; Clock      ; 4.776 ; 4.776 ; Rise       ; Clock           ;
;  R_first_four[4] ; Clock      ; 4.785 ; 4.785 ; Rise       ; Clock           ;
;  R_first_four[5] ; Clock      ; 4.763 ; 4.763 ; Rise       ; Clock           ;
;  R_first_four[6] ; Clock      ; 4.772 ; 4.772 ; Rise       ; Clock           ;
; R_last_four[*]   ; Clock      ; 4.718 ; 4.718 ; Rise       ; Clock           ;
;  R_last_four[0]  ; Clock      ; 4.914 ; 4.914 ; Rise       ; Clock           ;
;  R_last_four[1]  ; Clock      ; 4.968 ; 4.968 ; Rise       ; Clock           ;
;  R_last_four[2]  ; Clock      ; 4.744 ; 4.744 ; Rise       ; Clock           ;
;  R_last_four[3]  ; Clock      ; 4.718 ; 4.718 ; Rise       ; Clock           ;
;  R_last_four[4]  ; Clock      ; 4.763 ; 4.763 ; Rise       ; Clock           ;
;  R_last_four[5]  ; Clock      ; 4.854 ; 4.854 ; Rise       ; Clock           ;
;  R_last_four[6]  ; Clock      ; 4.869 ; 4.869 ; Rise       ; Clock           ;
; Sign[*]          ; Clock      ; 4.755 ; 4.755 ; Rise       ; Clock           ;
;  Sign[6]         ; Clock      ; 4.755 ; 4.755 ; Rise       ; Clock           ;
; student_id[*]    ; Clock      ; 4.889 ; 4.889 ; Rise       ; Clock           ;
;  student_id[0]   ; Clock      ; 5.587 ; 5.587 ; Rise       ; Clock           ;
;  student_id[1]   ; Clock      ; 5.740 ; 5.740 ; Rise       ; Clock           ;
;  student_id[3]   ; Clock      ; 5.375 ; 5.375 ; Rise       ; Clock           ;
;  student_id[4]   ; Clock      ; 5.085 ; 5.085 ; Rise       ; Clock           ;
;  student_id[5]   ; Clock      ; 4.889 ; 4.889 ; Rise       ; Clock           ;
;  student_id[6]   ; Clock      ; 4.929 ; 4.929 ; Rise       ; Clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 803      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 803      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 59    ; 59   ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 93    ; 93   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Jun 17 17:57:22 2024
Info: Command: quartus_sta latch1 -c latch1
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'latch1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.090
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.090       -27.400 Clock 
Info (332146): Worst-case hold slack is 0.562
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.562         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -35.222 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.790
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.790        -5.980 Clock 
Info (332146): Worst-case hold slack is 0.263
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.263         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -35.222 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 324 megabytes
    Info: Processing ended: Mon Jun 17 17:57:23 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


