Fitter report for My_computer4bit
Thu Apr 01 08:38:15 2021
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Control Signals
 10. Global & Other Fast Signals
 11. Carry Chains
 12. Cascade Chains
 13. Non-Global High Fan-Out Signals
 14. LAB
 15. Local Routing Interconnect
 16. LAB External Interconnect
 17. Row Interconnect
 18. LAB Column Interconnect
 19. LAB Column Interconnect
 20. Fitter Resource Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pin-Out File
 24. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------+
; Fitter Summary                                                   ;
+-----------------------+------------------------------------------+
; Fitter Status         ; Successful - Thu Apr 01 08:38:15 2021    ;
; Quartus II Version    ; 9.0 Build 132 02/25/2009 SJ Full Version ;
; Revision Name         ; My_computer4bit                          ;
; Top-level Entity Name ; My_computer4bit                          ;
; Family                ; FLEX10K                                  ;
; Device                ; EPF10K10TC144-3                          ;
; Timing Models         ; Final                                    ;
; Total logic elements  ; 289 / 576 ( 50 % )                       ;
; Total pins            ; 40 / 102 ( 39 % )                        ;
; Total memory bits     ; 0 / 6,144 ( 0 % )                        ;
+-----------------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EPF10K10TC144-3    ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                  ;
+-------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; Name        ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; Single-Pin CE ; I/O Standard ;
+-------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; mypc_clock  ; 55    ; --  ; --   ; 91      ; yes    ; no           ; no                      ; no            ; no            ; TTL          ;
; pc_instr[1] ; 54    ; --  ; --   ; 30      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; pc_instr[0] ; 126   ; --  ; --   ; 105     ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; pc_instr[3] ; 124   ; --  ; --   ; 35      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; pc_instr[2] ; 68    ; --  ; 7    ; 25      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; B[0]        ; 125   ; --  ; --   ; 24      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; B[1]        ; 42    ; --  ; 19   ; 24      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; B[2]        ; 70    ; --  ; 5    ; 25      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; B[3]        ; 56    ; --  ; --   ; 26      ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; A[0]        ; 98    ;  A  ; --   ; 8       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; A[1]        ; 13    ;  A  ; --   ; 8       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; A[2]        ; 101   ;  A  ; --   ; 9       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; A[3]        ; 100   ;  A  ; --   ; 9       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
+-------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                 ;
+-----------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; Name            ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+-----------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; mypc_outA[0]    ; 95    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; mypc_outA[1]    ; 96    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; mypc_outA[2]    ; 102   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; mypc_outA[3]    ; 8     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; mypc_outB[0]    ; 11    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; mypc_outB[1]    ; 12    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; mypc_outB[2]    ; 14    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; mypc_outB[3]    ; 9     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; stop_flag       ; 10    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ADDRESS[0]      ; 92    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ADDRESS[1]      ; 122   ; --  ; 12   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ADDRESS[2]      ; 62    ; --  ; 11   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ADDRESS[3]      ; 99    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; stack_output[0] ; 18    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; stack_output[1] ; 88    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; stack_output[2] ; 19    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; stack_output[3] ; 87    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; IP[0]           ; 81    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; IP[1]           ; 20    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; IP[2]           ; 82    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; IP[3]           ; 89    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; SP[0]           ; 47    ; --  ; 16   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; SP[1]           ; 33    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; SP[2]           ; 31    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; SP[3]           ; 26    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; zf              ; 7     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; cf              ; 97    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
+-----------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+


+----------------------------------------+
; All Package Pins                       ;
+-------+-----------------+--------------+
; Pin # ; Usage           ; I/O Standard ;
+-------+-----------------+--------------+
; 1     ; #TCK            ;              ;
; 2     ; ^CONF_DONE      ;              ;
; 3     ; ^nCEO           ;              ;
; 4     ; #TDO            ;              ;
; 5     ; VCC_IO          ;              ;
; 6     ; VCC_INT         ;              ;
; 7     ; zf              ; TTL          ;
; 8     ; mypc_outA[3]    ; TTL          ;
; 9     ; mypc_outB[3]    ; TTL          ;
; 10    ; stop_flag       ; TTL          ;
; 11    ; mypc_outB[0]    ; TTL          ;
; 12    ; mypc_outB[1]    ; TTL          ;
; 13    ; A[1]            ; TTL          ;
; 14    ; mypc_outB[2]    ; TTL          ;
; 15    ; GND_IO          ;              ;
; 16    ; GND_INT         ;              ;
; 17    ; GND*            ;              ;
; 18    ; stack_output[0] ; TTL          ;
; 19    ; stack_output[2] ; TTL          ;
; 20    ; IP[1]           ; TTL          ;
; 21    ; GND*            ;              ;
; 22    ; GND*            ;              ;
; 23    ; GND*            ;              ;
; 24    ; VCC_IO          ;              ;
; 25    ; VCC_INT         ;              ;
; 26    ; SP[3]           ; TTL          ;
; 27    ; GND*            ;              ;
; 28    ; GND*            ;              ;
; 29    ; GND*            ;              ;
; 30    ; GND*            ;              ;
; 31    ; SP[2]           ; TTL          ;
; 32    ; GND*            ;              ;
; 33    ; SP[1]           ; TTL          ;
; 34    ; #TMS            ;              ;
; 35    ; ^nSTATUS        ;              ;
; 36    ; GND*            ;              ;
; 37    ; GND*            ;              ;
; 38    ; GND*            ;              ;
; 39    ; GND*            ;              ;
; 40    ; GND_IO          ;              ;
; 41    ; GND*            ;              ;
; 42    ; B[1]            ; TTL          ;
; 43    ; GND*            ;              ;
; 44    ; GND*            ;              ;
; 45    ; VCC_IO          ;              ;
; 46    ; GND*            ;              ;
; 47    ; SP[0]           ; TTL          ;
; 48    ; GND*            ;              ;
; 49    ; GND*            ;              ;
; 50    ; GND_IO          ;              ;
; 51    ; GND*            ;              ;
; 52    ; VCC_INT         ;              ;
; 53    ; VCC_INT         ;              ;
; 54    ; pc_instr[1]     ; TTL          ;
; 55    ; mypc_clock      ; TTL          ;
; 56    ; B[3]            ; TTL          ;
; 57    ; GND_INT         ;              ;
; 58    ; GND_INT         ;              ;
; 59    ; GND*            ;              ;
; 60    ; GND*            ;              ;
; 61    ; VCC_IO          ;              ;
; 62    ; ADDRESS[2]      ; TTL          ;
; 63    ; GND*            ;              ;
; 64    ; GND*            ;              ;
; 65    ; GND*            ;              ;
; 66    ; GND_IO          ;              ;
; 67    ; GND*            ;              ;
; 68    ; pc_instr[2]     ; TTL          ;
; 69    ; GND*            ;              ;
; 70    ; B[2]            ; TTL          ;
; 71    ; VCC_IO          ;              ;
; 72    ; GND*            ;              ;
; 73    ; GND*            ;              ;
; 74    ; ^nCONFIG        ;              ;
; 75    ; VCC_INT         ;              ;
; 76    ; ^MSEL1          ;              ;
; 77    ; ^MSEL0          ;              ;
; 78    ; GND*            ;              ;
; 79    ; GND*            ;              ;
; 80    ; GND*            ;              ;
; 81    ; IP[0]           ; TTL          ;
; 82    ; IP[2]           ; TTL          ;
; 83    ; GND*            ;              ;
; 84    ; GND_INT         ;              ;
; 85    ; GND_IO          ;              ;
; 86    ; GND*            ;              ;
; 87    ; stack_output[3] ; TTL          ;
; 88    ; stack_output[1] ; TTL          ;
; 89    ; IP[3]           ; TTL          ;
; 90    ; GND*            ;              ;
; 91    ; GND*            ;              ;
; 92    ; ADDRESS[0]      ; TTL          ;
; 93    ; VCC_INT         ;              ;
; 94    ; VCC_IO          ;              ;
; 95    ; mypc_outA[0]    ; TTL          ;
; 96    ; mypc_outA[1]    ; TTL          ;
; 97    ; cf              ; TTL          ;
; 98    ; A[0]            ; TTL          ;
; 99    ; ADDRESS[3]      ; TTL          ;
; 100   ; A[3]            ; TTL          ;
; 101   ; A[2]            ; TTL          ;
; 102   ; mypc_outA[2]    ; TTL          ;
; 103   ; GND_INT         ;              ;
; 104   ; GND_IO          ;              ;
; 105   ; #TDI            ;              ;
; 106   ; ^nCE            ;              ;
; 107   ; ^DCLK           ;              ;
; 108   ; ^DATA0          ;              ;
; 109   ; GND*            ;              ;
; 110   ; GND*            ;              ;
; 111   ; GND*            ;              ;
; 112   ; GND*            ;              ;
; 113   ; GND*            ;              ;
; 114   ; GND*            ;              ;
; 115   ; VCC_IO          ;              ;
; 116   ; GND*            ;              ;
; 117   ; GND*            ;              ;
; 118   ; GND*            ;              ;
; 119   ; GND*            ;              ;
; 120   ; GND*            ;              ;
; 121   ; GND*            ;              ;
; 122   ; ADDRESS[1]      ; TTL          ;
; 123   ; VCC_INT         ;              ;
; 124   ; pc_instr[3]     ; TTL          ;
; 125   ; B[0]            ; TTL          ;
; 126   ; pc_instr[0]     ; TTL          ;
; 127   ; GND_INT         ;              ;
; 128   ; GND*            ;              ;
; 129   ; GND_IO          ;              ;
; 130   ; GND*            ;              ;
; 131   ; GND*            ;              ;
; 132   ; GND*            ;              ;
; 133   ; GND*            ;              ;
; 134   ; VCC_IO          ;              ;
; 135   ; GND*            ;              ;
; 136   ; GND*            ;              ;
; 137   ; GND*            ;              ;
; 138   ; GND*            ;              ;
; 139   ; GND_IO          ;              ;
; 140   ; GND*            ;              ;
; 141   ; GND*            ;              ;
; 142   ; GND*            ;              ;
; 143   ; GND*            ;              ;
; 144   ; GND*            ;              ;
+-------+-----------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------+---------+---------+--------------+--------------+
; Name                                                                                                      ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+-----------------------------------------------------------------------------------------------------------+---------+---------+--------------+--------------+
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr6|result_wire[0]  ; LC7_C18 ; 4       ; Clock enable ; Non-global   ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr5|result_wire[0]  ; LC4_C18 ; 4       ; Clock enable ; Non-global   ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr8|result_wire[0]  ; LC6_C18 ; 4       ; Clock enable ; Non-global   ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr7|result_wire[0]  ; LC1_C18 ; 4       ; Clock enable ; Non-global   ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr10|result_wire[0] ; LC6_B2  ; 4       ; Clock enable ; Non-global   ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr9|result_wire[0]  ; LC3_B2  ; 4       ; Clock enable ; Non-global   ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr12|result_wire[0] ; LC5_B2  ; 4       ; Clock enable ; Non-global   ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr11|result_wire[0] ; LC1_B2  ; 4       ; Clock enable ; Non-global   ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr2|result_wire[0]  ; LC7_B23 ; 4       ; Clock enable ; Non-global   ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr1|result_wire[0]  ; LC6_B23 ; 4       ; Clock enable ; Non-global   ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr4|result_wire[0]  ; LC5_B23 ; 4       ; Clock enable ; Non-global   ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr3|result_wire[0]  ; LC8_B23 ; 4       ; Clock enable ; Non-global   ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr13|result_wire[0] ; LC2_B23 ; 4       ; Clock enable ; Non-global   ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr16|result_wire[0] ; LC3_B19 ; 4       ; Clock enable ; Non-global   ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr15|result_wire[0] ; LC5_B19 ; 4       ; Clock enable ; Non-global   ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr14|result_wire[0] ; LC4_B17 ; 4       ; Clock enable ; Non-global   ;
; mypc_clock                                                                                                ; 55      ; 91      ; Clock        ; Pin          ;
; Selector11~2                                                                                              ; LC2_B5  ; 4       ; Clock enable ; Non-global   ;
; Mux11~7                                                                                                   ; LC8_B1  ; 4       ; Clock enable ; Non-global   ;
; Mux3~4                                                                                                    ; LC2_A24 ; 4       ; Clock enable ; Non-global   ;
; Selector15~2                                                                                              ; LC7_A18 ; 4       ; Clock enable ; Non-global   ;
; Mux16~5                                                                                                   ; LC2_A9  ; 4       ; Clock enable ; Non-global   ;
+-----------------------------------------------------------------------------------------------------------+---------+---------+--------------+--------------+


+----------------------------------------+
; Global & Other Fast Signals            ;
+-------------+-------+---------+--------+
; Name        ; Pin # ; Fan-Out ; Global ;
+-------------+-------+---------+--------+
; mypc_clock  ; 55    ; 91      ; yes    ;
; pc_instr[1] ; 54    ; 30      ; no     ;
; pc_instr[0] ; 126   ; 105     ; no     ;
; pc_instr[3] ; 124   ; 35      ; no     ;
; B[0]        ; 125   ; 24      ; no     ;
; B[3]        ; 56    ; 26      ; no     ;
+-------------+-------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0                  ; 0                      ;
; 1                  ; 0                      ;
; 2                  ; 0                      ;
; 3                  ; 0                      ;
; 4                  ; 1                      ;
; 5                  ; 2                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 23    ;
+--------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                       ;
+-------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                        ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------+---------+
; pc_instr[0]                                                                                                 ; 105     ;
; SP[0]~11                                                                                                    ; 87      ;
; Decoder0~2                                                                                                  ; 68      ;
; SP[1]~12                                                                                                    ; 54      ;
; pc_instr[3]                                                                                                 ; 35      ;
; pc_instr[1]                                                                                                 ; 30      ;
; B[3]                                                                                                        ; 26      ;
; pc_instr[2]                                                                                                 ; 25      ;
; B[2]                                                                                                        ; 25      ;
; B[0]                                                                                                        ; 24      ;
; B[1]                                                                                                        ; 24      ;
; IP[0]~13                                                                                                    ; 18      ;
; IP[2]~15                                                                                                    ; 18      ;
; IP[1]~14                                                                                                    ; 18      ;
; IP[3]~16                                                                                                    ; 18      ;
; lpm_counter:ADDRESS_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[0]~COUT                               ; 14      ;
; SP[2]~13                                                                                                    ; 11      ;
; lpm_counter:ADDRESS_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[1]~COUT                               ; 10      ;
; A[3]                                                                                                        ; 9       ;
; A[2]                                                                                                        ; 9       ;
; mypcMEM_STACK~3                                                                                             ; 8       ;
; SP[3]~14                                                                                                    ; 8       ;
; Mux4~1                                                                                                      ; 8       ;
; lpm_counter:ADDRESS_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[2]~COUT                               ; 8       ;
; A[0]                                                                                                        ; 8       ;
; A[1]                                                                                                        ; 8       ;
; Mux5~1                                                                                                      ; 8       ;
; Add0~3                                                                                                      ; 5       ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr10|result_wire[0]~2 ; 4       ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr9|result_wire[0]~4  ; 4       ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr11|result_wire[0]~2 ; 4       ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr12|result_wire[0]~2 ; 4       ;
; Mux16~18                                                                                                    ; 4       ;
; Mux16~19                                                                                                    ; 4       ;
; Mux3~6                                                                                                      ; 4       ;
; Selector15~4                                                                                                ; 4       ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr7|result_wire[0]~2  ; 4       ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr5|result_wire[0]~2  ; 4       ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr8|result_wire[0]~4  ; 4       ;
; Mux11~13                                                                                                    ; 4       ;
; Mux11~14                                                                                                    ; 4       ;
; Mux11~11                                                                                                    ; 4       ;
; Selector11~4                                                                                                ; 4       ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr6|result_wire[0]~2  ; 4       ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr9|result_wire[0]~3  ; 4       ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr8|result_wire[0]~3  ; 4       ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr4|result_wire[0]~3  ; 4       ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr16|result_wire[0]~3 ; 4       ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr14|result_wire[0]~2 ; 4       ;
; altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr16|result_wire[0]~4 ; 4       ;
+-------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 30             ;
; 1                        ; 3              ;
; 2                        ; 0              ;
; 3                        ; 0              ;
; 4                        ; 2              ;
; 5                        ; 4              ;
; 6                        ; 0              ;
; 7                        ; 6              ;
; 8                        ; 27             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 35             ;
; 1                           ; 2              ;
; 2                           ; 3              ;
; 3                           ; 2              ;
; 4                           ; 7              ;
; 5                           ; 7              ;
; 6                           ; 15             ;
; 7                           ; 1              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 - 1                      ; 30             ;
; 2 - 3                      ; 3              ;
; 4 - 5                      ; 4              ;
; 6 - 7                      ; 1              ;
; 8 - 9                      ; 6              ;
; 10 - 11                    ; 18             ;
; 12 - 13                    ; 5              ;
; 14 - 15                    ; 3              ;
; 16 - 17                    ; 1              ;
; 18 - 19                    ; 1              ;
+----------------------------+----------------+


+-----------------------------------------------------------------------------------------+
; Row Interconnect                                                                        ;
+-------+--------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used  ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+--------------------+-----------------------------+------------------------------+
;  A    ;  24 / 96 ( 25 % )  ;  25 / 48 ( 52 % )           ;  12 / 48 ( 25 % )            ;
;  B    ;  48 / 96 ( 50 % )  ;  12 / 48 ( 25 % )           ;  27 / 48 ( 56 % )            ;
;  C    ;  5 / 96 ( 5 % )    ;  2 / 48 ( 4 % )             ;  8 / 48 ( 17 % )             ;
; Total ;  77 / 288 ( 27 % ) ;  39 / 144 ( 27 % )          ;  47 / 144 ( 33 % )           ;
+-------+--------------------+-----------------------------+------------------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  1 / 24 ( 4 % )   ;
; 2     ;  0 / 24 ( 0 % )   ;
; 3     ;  2 / 24 ( 8 % )   ;
; 4     ;  1 / 24 ( 4 % )   ;
; 5     ;  3 / 24 ( 13 % )  ;
; 6     ;  0 / 24 ( 0 % )   ;
; 7     ;  1 / 24 ( 4 % )   ;
; 8     ;  0 / 24 ( 0 % )   ;
; 9     ;  0 / 24 ( 0 % )   ;
; 10    ;  0 / 24 ( 0 % )   ;
; 11    ;  3 / 24 ( 13 % )  ;
; 12    ;  1 / 24 ( 4 % )   ;
; 13    ;  1 / 24 ( 4 % )   ;
; 14    ;  5 / 24 ( 21 % )  ;
; 15    ;  2 / 24 ( 8 % )   ;
; 16    ;  1 / 24 ( 4 % )   ;
; 17    ;  2 / 24 ( 8 % )   ;
; 18    ;  4 / 24 ( 17 % )  ;
; 19    ;  1 / 24 ( 4 % )   ;
; 20    ;  0 / 24 ( 0 % )   ;
; 21    ;  0 / 24 ( 0 % )   ;
; 22    ;  0 / 24 ( 0 % )   ;
; 23    ;  0 / 24 ( 0 % )   ;
; 24    ;  4 / 24 ( 17 % )  ;
; Total ;  32 / 576 ( 6 % ) ;
+-------+-------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 24 ( 0 % )   ;
; Total ;  0 / 24 ( 0 % )   ;
+-------+-------------------+


+--------------------------------------------------------+
; Fitter Resource Usage Summary                          ;
+-----------------------------------+--------------------+
; Resource                          ; Usage              ;
+-----------------------------------+--------------------+
; Total logic elements              ; 289 / 576 ( 50 % ) ;
; Registers                         ; 91 / 576 ( 16 % )  ;
; Logic elements in carry chains    ; 14                 ;
; User inserted logic elements      ; 0                  ;
; I/O pins                          ; 40 / 102 ( 39 % )  ;
;     -- Clock pins                 ; 4                  ;
;     -- Dedicated input pins       ; 8 / 4 ( 200 % )    ;
; Global signals                    ; 1                  ;
; EABs                              ; 0 / 3 ( 0 % )      ;
; Total memory bits                 ; 0 / 6,144 ( 0 % )  ;
; Total RAM block bits              ; 0 / 6,144 ( 0 % )  ;
; Maximum fan-out node              ; pc_instr[0]        ;
; Maximum fan-out                   ; 105                ;
; Highest non-global fan-out signal ; pc_instr[0]        ;
; Highest non-global fan-out        ; 105                ;
; Total fan-out                     ; 1188               ;
; Average fan-out                   ; 3.61               ;
+-----------------------------------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                      ;
+----------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                         ; Library Name ;
+----------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------+--------------+
; |My_computer4bit                       ; 289 (121)   ; 91           ; 0           ; 40   ; 198 (98)     ; 9 (9)             ; 82 (14)          ; 14 (2)          ; 0 (0)      ; |My_computer4bit                                                                                            ; work         ;
;    |altdpram:mypcMEM_STACK_rtl_1|      ; 156 (64)    ; 64           ; 0           ; 0    ; 92 (0)       ; 0 (0)             ; 64 (64)          ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1                                                               ; work         ;
;       |lpm_decode:wdecoder|            ; 20 (0)      ; 0            ; 0           ; 0    ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder                                           ; work         ;
;          |decode_8hf:auto_generated|   ; 20 (0)      ; 0            ; 0           ; 0    ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated                 ; work         ;
;             |cmpr_0mc:cmpr10|          ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr10 ; work         ;
;             |cmpr_0mc:cmpr11|          ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr11 ; work         ;
;             |cmpr_0mc:cmpr12|          ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr12 ; work         ;
;             |cmpr_0mc:cmpr13|          ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr13 ; work         ;
;             |cmpr_0mc:cmpr14|          ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr14 ; work         ;
;             |cmpr_0mc:cmpr15|          ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr15 ; work         ;
;             |cmpr_0mc:cmpr16|          ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr16 ; work         ;
;             |cmpr_0mc:cmpr1|           ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr1  ; work         ;
;             |cmpr_0mc:cmpr2|           ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr2  ; work         ;
;             |cmpr_0mc:cmpr3|           ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr3  ; work         ;
;             |cmpr_0mc:cmpr4|           ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr4  ; work         ;
;             |cmpr_0mc:cmpr5|           ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr5  ; work         ;
;             |cmpr_0mc:cmpr6|           ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr6  ; work         ;
;             |cmpr_0mc:cmpr7|           ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr7  ; work         ;
;             |cmpr_0mc:cmpr8|           ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr8  ; work         ;
;             |cmpr_0mc:cmpr9|           ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_decode:wdecoder|decode_8hf:auto_generated|cmpr_0mc:cmpr9  ; work         ;
;       |lpm_mux:mux|                    ; 72 (0)      ; 0            ; 0           ; 0    ; 72 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux                                                   ; work         ;
;          |muxlut:$00010|               ; 18 (0)      ; 0            ; 0           ; 0    ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00010                                     ; work         ;
;             |muxlut:$00012|            ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00010|muxlut:$00012                       ; work         ;
;             |muxlut:$00014|            ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00010|muxlut:$00014                       ; work         ;
;             |muxlut:$00016|            ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00010|muxlut:$00016                       ; work         ;
;             |muxlut:$00018|            ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00010|muxlut:$00018                       ; work         ;
;             |muxlut:$00020|            ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00010|muxlut:$00020                       ; work         ;
;          |muxlut:$00012|               ; 18 (0)      ; 0            ; 0           ; 0    ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00012                                     ; work         ;
;             |muxlut:$00012|            ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00012|muxlut:$00012                       ; work         ;
;             |muxlut:$00014|            ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00012|muxlut:$00014                       ; work         ;
;             |muxlut:$00016|            ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00012|muxlut:$00016                       ; work         ;
;             |muxlut:$00018|            ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00012|muxlut:$00018                       ; work         ;
;             |muxlut:$00020|            ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00012|muxlut:$00020                       ; work         ;
;          |muxlut:$00014|               ; 18 (0)      ; 0            ; 0           ; 0    ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00014                                     ; work         ;
;             |muxlut:$00012|            ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00014|muxlut:$00012                       ; work         ;
;             |muxlut:$00014|            ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00014|muxlut:$00014                       ; work         ;
;             |muxlut:$00016|            ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00014|muxlut:$00016                       ; work         ;
;             |muxlut:$00018|            ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00014|muxlut:$00018                       ; work         ;
;             |muxlut:$00020|            ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00014|muxlut:$00020                       ; work         ;
;          |muxlut:$00016|               ; 18 (0)      ; 0            ; 0           ; 0    ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00016                                     ; work         ;
;             |muxlut:$00012|            ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00016|muxlut:$00012                       ; work         ;
;             |muxlut:$00014|            ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00016|muxlut:$00014                       ; work         ;
;             |muxlut:$00016|            ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00016|muxlut:$00016                       ; work         ;
;             |muxlut:$00018|            ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00016|muxlut:$00018                       ; work         ;
;             |muxlut:$00020|            ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |My_computer4bit|altdpram:mypcMEM_STACK_rtl_1|lpm_mux:mux|muxlut:$00016|muxlut:$00020                       ; work         ;
;    |lpm_add_sub:Add1|                  ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |My_computer4bit|lpm_add_sub:Add1                                                                           ; work         ;
;       |addcore:adder|                  ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |My_computer4bit|lpm_add_sub:Add1|addcore:adder                                                             ; work         ;
;          |a_csnbuffer:result_node|     ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 4 (4)           ; 0 (0)      ; |My_computer4bit|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node                                     ; work         ;
;    |lpm_add_sub:Add2|                  ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |My_computer4bit|lpm_add_sub:Add2                                                                           ; work         ;
;       |addcore:adder|                  ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |My_computer4bit|lpm_add_sub:Add2|addcore:adder                                                             ; work         ;
;          |a_csnbuffer:result_node|     ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 4 (4)           ; 0 (0)      ; |My_computer4bit|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node                                     ; work         ;
;    |lpm_counter:ADDRESS_rtl_0|         ; 4 (0)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |My_computer4bit|lpm_counter:ADDRESS_rtl_0                                                                  ; work         ;
;       |alt_counter_f10ke:wysi_counter| ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |My_computer4bit|lpm_counter:ADDRESS_rtl_0|alt_counter_f10ke:wysi_counter                                   ; work         ;
+----------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------+
; Delay Chain Summary                      ;
+-----------------+----------+-------------+
; Name            ; Pin Type ; Pad to Core ;
+-----------------+----------+-------------+
; mypc_clock      ; Input    ; OFF         ;
; pc_instr[1]     ; Input    ; OFF         ;
; pc_instr[0]     ; Input    ; OFF         ;
; pc_instr[3]     ; Input    ; OFF         ;
; pc_instr[2]     ; Input    ; OFF         ;
; B[0]            ; Input    ; OFF         ;
; B[1]            ; Input    ; OFF         ;
; B[2]            ; Input    ; OFF         ;
; B[3]            ; Input    ; OFF         ;
; A[0]            ; Input    ; OFF         ;
; A[1]            ; Input    ; OFF         ;
; A[2]            ; Input    ; OFF         ;
; A[3]            ; Input    ; OFF         ;
; mypc_outA[0]    ; Output   ; OFF         ;
; mypc_outA[1]    ; Output   ; OFF         ;
; mypc_outA[2]    ; Output   ; OFF         ;
; mypc_outA[3]    ; Output   ; OFF         ;
; mypc_outB[0]    ; Output   ; OFF         ;
; mypc_outB[1]    ; Output   ; OFF         ;
; mypc_outB[2]    ; Output   ; OFF         ;
; mypc_outB[3]    ; Output   ; OFF         ;
; stop_flag       ; Output   ; OFF         ;
; ADDRESS[0]      ; Output   ; OFF         ;
; ADDRESS[1]      ; Output   ; OFF         ;
; ADDRESS[2]      ; Output   ; OFF         ;
; ADDRESS[3]      ; Output   ; OFF         ;
; stack_output[0] ; Output   ; OFF         ;
; stack_output[1] ; Output   ; OFF         ;
; stack_output[2] ; Output   ; OFF         ;
; stack_output[3] ; Output   ; OFF         ;
; IP[0]           ; Output   ; OFF         ;
; IP[1]           ; Output   ; OFF         ;
; IP[2]           ; Output   ; OFF         ;
; IP[3]           ; Output   ; OFF         ;
; SP[0]           ; Output   ; OFF         ;
; SP[1]           ; Output   ; OFF         ;
; SP[2]           ; Output   ; OFF         ;
; SP[3]           ; Output   ; OFF         ;
; zf              ; Output   ; OFF         ;
; cf              ; Output   ; OFF         ;
+-----------------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/World_EEE_BUET/L4T1/MicroProcessorLab/4bitPC/Final/My_computer4bit.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Thu Apr 01 08:38:12 2021
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off My_computer4bit -c My_computer4bit
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EPF10K10TC144-3 for design "My_computer4bit"
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Thu Apr 01 2021 at 08:38:13
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 259 megabytes
    Info: Processing ended: Thu Apr 01 08:38:15 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


