TimeQuest Timing Analyzer report for top_de1
Fri Dec 15 09:52:46 2017
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'gen6mhz:inst1|count[2]'
 12. Slow Model Setup: 'clock_50mhz'
 13. Slow Model Hold: 'clock_50mhz'
 14. Slow Model Hold: 'gen6mhz:inst1|count[2]'
 15. Slow Model Minimum Pulse Width: 'clock_50mhz'
 16. Slow Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'gen6mhz:inst1|count[2]'
 29. Fast Model Setup: 'clock_50mhz'
 30. Fast Model Hold: 'clock_50mhz'
 31. Fast Model Hold: 'gen6mhz:inst1|count[2]'
 32. Fast Model Minimum Pulse Width: 'clock_50mhz'
 33. Fast Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; top_de1                                                            ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C20F484C7                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clock_50mhz            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50mhz }            ;
; gen6mhz:inst1|count[2] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { gen6mhz:inst1|count[2] } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                               ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                                          ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; 280.43 MHz ; 280.43 MHz      ; gen6mhz:inst1|count[2] ;                                                               ;
; 826.45 MHz ; 380.08 MHz      ; clock_50mhz            ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; gen6mhz:inst1|count[2] ; -2.566 ; -76.958       ;
; clock_50mhz            ; -0.210 ; -0.210        ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -2.694 ; -2.694        ;
; gen6mhz:inst1|count[2] ; 0.445  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Slow Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -1.631 ; -5.297        ;
; gen6mhz:inst1|count[2] ; -0.611 ; -48.880       ;
+------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'gen6mhz:inst1|count[2]'                                                                                                                            ;
+--------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+
; -2.566 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.605      ;
; -2.566 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.605      ;
; -2.566 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.605      ;
; -2.566 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.605      ;
; -2.566 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.605      ;
; -2.566 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.605      ;
; -2.566 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.605      ;
; -2.566 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.605      ;
; -2.566 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.605      ;
; -2.566 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.605      ;
; -2.454 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.493      ;
; -2.454 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.493      ;
; -2.454 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.493      ;
; -2.454 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.493      ;
; -2.454 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.493      ;
; -2.454 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.493      ;
; -2.454 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.493      ;
; -2.454 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.493      ;
; -2.454 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.493      ;
; -2.454 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.493      ;
; -2.362 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.400      ;
; -2.362 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.400      ;
; -2.362 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.400      ;
; -2.362 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.400      ;
; -2.362 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.400      ;
; -2.362 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.400      ;
; -2.362 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.400      ;
; -2.362 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.400      ;
; -2.362 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.400      ;
; -2.362 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.400      ;
; -2.312 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.351      ;
; -2.312 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.351      ;
; -2.312 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.351      ;
; -2.312 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.351      ;
; -2.312 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.351      ;
; -2.312 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.351      ;
; -2.312 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.351      ;
; -2.312 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.351      ;
; -2.312 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.351      ;
; -2.312 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.351      ;
; -2.188 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.227      ;
; -2.188 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.227      ;
; -2.188 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.227      ;
; -2.188 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.227      ;
; -2.188 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.227      ;
; -2.188 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.227      ;
; -2.188 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.227      ;
; -2.188 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.227      ;
; -2.188 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.227      ;
; -2.188 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.227      ;
; -2.178 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.217      ;
; -2.178 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.217      ;
; -2.178 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.217      ;
; -2.178 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.217      ;
; -2.178 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.217      ;
; -2.178 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.217      ;
; -2.178 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.217      ;
; -2.178 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.217      ;
; -2.178 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.217      ;
; -2.178 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.217      ;
; -2.174 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.213      ;
; -2.174 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.213      ;
; -2.174 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.213      ;
; -2.174 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.213      ;
; -2.174 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.213      ;
; -2.174 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.213      ;
; -2.174 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.213      ;
; -2.174 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.213      ;
; -2.174 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.213      ;
; -2.174 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.213      ;
; -2.162 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|h_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.200      ;
; -2.162 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|h_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.200      ;
; -2.162 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|h_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.200      ;
; -2.162 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|h_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.200      ;
; -2.162 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|h_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.200      ;
; -2.162 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|h_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.200      ;
; -2.162 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|h_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.200      ;
; -2.162 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|h_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.200      ;
; -2.126 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|shz        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 3.169      ;
; -2.110 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|h_sync     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 3.153      ;
; -2.080 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.118      ;
; -2.080 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.118      ;
; -2.080 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.118      ;
; -2.080 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.118      ;
; -2.080 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.118      ;
; -2.080 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.118      ;
; -2.080 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.118      ;
; -2.080 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.118      ;
; -2.080 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.118      ;
; -2.080 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.118      ;
; -2.054 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|h_sync     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 3.097      ;
; -2.050 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|h_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.088      ;
; -2.050 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|h_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.088      ;
; -2.050 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|h_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.088      ;
; -2.050 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|h_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.088      ;
; -2.050 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|h_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.088      ;
; -2.050 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|h_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.088      ;
; -2.050 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|h_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.088      ;
; -2.050 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|h_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.088      ;
; -2.014 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|shz        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 3.057      ;
+--------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50mhz'                                                                                                          ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -0.210 ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 1.248      ;
; 0.128  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.910      ;
; 0.130  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.908      ;
; 0.307  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.731      ;
; 2.946  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.500        ; 2.862      ; 0.731      ;
; 3.446  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 1.000        ; 2.862      ; 0.731      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50mhz'                                                                                                           ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -2.694 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.000        ; 2.862      ; 0.731      ;
; -2.194 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; -0.500       ; 2.862      ; 0.731      ;
; 0.445  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.622  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.908      ;
; 0.624  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.910      ;
; 0.962  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 1.248      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'gen6mhz:inst1|count[2]'                                                                                                                                                ;
+-------+-------------------------------------------+-------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.445 ; divider:inst3|v_count[0]                  ; divider:inst3|v_count[0]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; divider:inst3|v_count[1]                  ; divider:inst3|v_count[1]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|state.holds     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; helicopter:inst2|pos:lbl1|position_old[1] ; helicopter:inst2|pos:lbl1|position_old[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; helicopter:inst2|pos:lbl1|position_old[2] ; helicopter:inst2|pos:lbl1|position_old[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; helicopter:inst2|pos:lbl1|position_old[4] ; helicopter:inst2|pos:lbl1|position_old[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.621 ; vga_controller:inst4|shz                  ; divider:inst3|v_count[1]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.907      ;
; 0.623 ; divider:inst3|v_count[1]                  ; helicopter:inst2|pos:lbl1|state.holds     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.909      ;
; 0.624 ; vga_controller:inst4|shz                  ; divider:inst3|v_count[0]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.910      ;
; 0.640 ; vga_controller:inst4|v_count[9]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.926      ;
; 0.648 ; vga_controller:inst4|h_count[7]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.934      ;
; 0.904 ; vga_controller:inst4|v_count[9]           ; vga_controller:inst4|disp_ena             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.004      ; 1.194      ;
; 0.966 ; divider:inst3|v_count[0]                  ; divider:inst3|v_count[1]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.252      ;
; 0.973 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.259      ;
; 0.976 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|row[7]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.004      ; 1.266      ;
; 0.984 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|h_count[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.270      ;
; 0.986 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.272      ;
; 0.988 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.274      ;
; 0.995 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.281      ;
; 1.000 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.286      ;
; 1.005 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.291      ;
; 1.017 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|row[5]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.004      ; 1.307      ;
; 1.022 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|row[6]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.004      ; 1.312      ;
; 1.025 ; vga_controller:inst4|v_count[8]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.311      ;
; 1.035 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.321      ;
; 1.036 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.322      ;
; 1.037 ; vga_controller:inst4|h_count[6]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.323      ;
; 1.037 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.323      ;
; 1.041 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|h_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.327      ;
; 1.046 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.332      ;
; 1.050 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.336      ;
; 1.157 ; vga_controller:inst4|h_count[7]           ; vga_controller:inst4|column[7]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 1.448      ;
; 1.168 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|row[4]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.004      ; 1.458      ;
; 1.168 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|column[5]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 1.459      ;
; 1.174 ; vga_controller:inst4|v_count[8]           ; vga_controller:inst4|row[8]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.004      ; 1.464      ;
; 1.227 ; helicopter:inst2|pos:lbl1|state.adds      ; helicopter:inst2|pos:lbl1|position_old[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.513      ;
; 1.239 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.525      ;
; 1.283 ; helicopter:inst2|pos:lbl1|position_old[1] ; helicopter:inst2|pos:lbl1|position_old[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.569      ;
; 1.303 ; vga_controller:inst4|h_count[6]           ; vga_controller:inst4|column[6]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 1.594      ;
; 1.405 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.691      ;
; 1.416 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|h_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.702      ;
; 1.418 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.704      ;
; 1.427 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.713      ;
; 1.432 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.718      ;
; 1.458 ; vga_controller:inst4|v_count[8]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.744      ;
; 1.468 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.754      ;
; 1.469 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.755      ;
; 1.470 ; vga_controller:inst4|h_count[6]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.756      ;
; 1.470 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.756      ;
; 1.474 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|h_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.760      ;
; 1.479 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.765      ;
; 1.483 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.769      ;
; 1.485 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.771      ;
; 1.496 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|h_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.782      ;
; 1.498 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.784      ;
; 1.507 ; helicopter:inst2|pos:lbl1|position_old[0] ; helicopter:inst2|pos:lbl1|position_old[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.793      ;
; 1.507 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.793      ;
; 1.512 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.798      ;
; 1.514 ; helicopter:inst2|pos:lbl1|position_old[3] ; helicopter:inst2|pos:lbl1|position_old[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.800      ;
; 1.521 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.807      ;
; 1.525 ; vga_controller:inst4|h_count[7]           ; vga_controller:inst4|disp_ena             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 1.816      ;
; 1.526 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|column[4]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 1.817      ;
; 1.538 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.824      ;
; 1.548 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.834      ;
; 1.549 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|position_old[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 1.834      ;
; 1.549 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.835      ;
; 1.550 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.836      ;
; 1.559 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.845      ;
; 1.565 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.851      ;
; 1.576 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|h_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.862      ;
; 1.578 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.864      ;
; 1.582 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|position_old[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 1.867      ;
; 1.587 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.873      ;
; 1.592 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.878      ;
; 1.601 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.887      ;
; 1.618 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.904      ;
; 1.629 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.915      ;
; 1.630 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.916      ;
; 1.641 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|disp_ena             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.004      ; 1.931      ;
; 1.645 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.931      ;
; 1.648 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.934      ;
; 1.657 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.943      ;
; 1.658 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.944      ;
; 1.667 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.953      ;
; 1.672 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.958      ;
; 1.681 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.967      ;
; 1.710 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.996      ;
; 1.713 ; helicopter:inst2|pos:lbl1|state.adds      ; helicopter:inst2|pos:lbl1|position_old[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.999      ;
; 1.722 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 2.008      ;
; 1.725 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 2.011      ;
; 1.728 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 2.014      ;
; 1.731 ; vga_controller:inst4|v_count[9]           ; vga_controller:inst4|shz                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.004      ; 2.021      ;
; 1.733 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 2.019      ;
; 1.737 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 2.023      ;
; 1.738 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 2.024      ;
; 1.747 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 2.033      ;
; 1.750 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 2.036      ;
; 1.752 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 2.038      ;
; 1.756 ; helicopter:inst2|pos:lbl1|position_old[2] ; helicopter:inst2|pos:lbl1|position_old[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 2.042      ;
; 1.761 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 2.047      ;
+-------+-------------------------------------------+-------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50mhz'                                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clock_50mhz ; Rise       ; clock_50mhz                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'                                                                                    ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; divider:inst3|v_count[0]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; divider:inst3|v_count[0]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; divider:inst3|v_count[1]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; divider:inst3|v_count[1]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|state.adds      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|state.adds      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|state.holds     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|state.holds     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[4]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[4]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[5]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[5]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[6]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[6]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[7]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[7]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|disp_ena             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|disp_ena             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[0]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[0]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[1]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[1]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[2]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[2]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[3]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[3]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[4]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[4]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[5]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[5]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[6]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[6]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[7]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[7]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_sync               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_sync               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[4]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[4]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[5]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[5]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[6]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[6]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[7]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[7]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[8]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[8]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|shz                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|shz                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[0]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[0]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[1]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[1]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[2]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[2]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[3]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[3]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[4]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[4]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[5]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[5]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[6]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[6]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[7]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[7]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[8]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[8]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[9]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[9]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_sync               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_sync               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|state.adds|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|state.adds|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|state.holds|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|state.holds|clk                ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; VCC       ; gen6mhz:inst1|count[2] ; 5.893 ; 5.893 ; Rise       ; gen6mhz:inst1|count[2] ;
; reset     ; gen6mhz:inst1|count[2] ; 2.468 ; 2.468 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; VCC       ; gen6mhz:inst1|count[2] ; -4.610 ; -4.610 ; Rise       ; gen6mhz:inst1|count[2] ;
; reset     ; gen6mhz:inst1|count[2] ; -0.508 ; -0.508 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; vga_b[*]  ; gen6mhz:inst1|count[2] ; 11.680 ; 11.680 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0] ; gen6mhz:inst1|count[2] ; 11.680 ; 11.680 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1] ; gen6mhz:inst1|count[2] ; 11.636 ; 11.636 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2] ; gen6mhz:inst1|count[2] ; 11.663 ; 11.663 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3] ; gen6mhz:inst1|count[2] ; 11.623 ; 11.623 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync ; gen6mhz:inst1|count[2] ; 7.132  ; 7.132  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync ; gen6mhz:inst1|count[2] ; 7.108  ; 7.108  ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; vga_b[*]  ; gen6mhz:inst1|count[2] ; 8.911 ; 8.911 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0] ; gen6mhz:inst1|count[2] ; 8.968 ; 8.968 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1] ; gen6mhz:inst1|count[2] ; 8.924 ; 8.924 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2] ; gen6mhz:inst1|count[2] ; 8.951 ; 8.951 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3] ; gen6mhz:inst1|count[2] ; 8.911 ; 8.911 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync ; gen6mhz:inst1|count[2] ; 7.132 ; 7.132 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync ; gen6mhz:inst1|count[2] ; 7.108 ; 7.108 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GND        ; vga_g[0]    ; 9.578 ;    ;    ; 9.578 ;
; GND        ; vga_g[1]    ; 9.677 ;    ;    ; 9.677 ;
; GND        ; vga_g[2]    ; 9.675 ;    ;    ; 9.675 ;
; GND        ; vga_g[3]    ; 9.578 ;    ;    ; 9.578 ;
; GND        ; vga_r[0]    ; 9.558 ;    ;    ; 9.558 ;
; GND        ; vga_r[1]    ; 9.556 ;    ;    ; 9.556 ;
; GND        ; vga_r[2]    ; 9.573 ;    ;    ; 9.573 ;
; GND        ; vga_r[3]    ; 9.543 ;    ;    ; 9.543 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GND        ; vga_g[0]    ; 9.578 ;    ;    ; 9.578 ;
; GND        ; vga_g[1]    ; 9.677 ;    ;    ; 9.677 ;
; GND        ; vga_g[2]    ; 9.675 ;    ;    ; 9.675 ;
; GND        ; vga_g[3]    ; 9.578 ;    ;    ; 9.578 ;
; GND        ; vga_r[0]    ; 9.558 ;    ;    ; 9.558 ;
; GND        ; vga_r[1]    ; 9.556 ;    ;    ; 9.556 ;
; GND        ; vga_r[2]    ; 9.573 ;    ;    ; 9.573 ;
; GND        ; vga_r[3]    ; 9.543 ;    ;    ; 9.543 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------+
; Fast Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; gen6mhz:inst1|count[2] ; -0.435 ; -8.658        ;
; clock_50mhz            ; 0.524  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -1.721 ; -1.721        ;
; gen6mhz:inst1|count[2] ; 0.215  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Fast Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -1.380 ; -4.380        ;
; gen6mhz:inst1|count[2] ; -0.500 ; -40.000       ;
+------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'gen6mhz:inst1|count[2]'                                                                                                                            ;
+--------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.435 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.467      ;
; -0.435 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.467      ;
; -0.435 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.467      ;
; -0.435 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.467      ;
; -0.435 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.467      ;
; -0.435 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.467      ;
; -0.435 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.467      ;
; -0.435 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.467      ;
; -0.435 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.467      ;
; -0.435 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.467      ;
; -0.417 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.449      ;
; -0.417 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.449      ;
; -0.417 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.449      ;
; -0.417 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.449      ;
; -0.417 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.449      ;
; -0.417 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.449      ;
; -0.417 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.449      ;
; -0.417 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.449      ;
; -0.417 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.449      ;
; -0.417 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.449      ;
; -0.349 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.381      ;
; -0.349 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.381      ;
; -0.349 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.381      ;
; -0.349 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.381      ;
; -0.349 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.381      ;
; -0.349 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.381      ;
; -0.349 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.381      ;
; -0.349 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.381      ;
; -0.349 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.381      ;
; -0.349 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.381      ;
; -0.315 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.347      ;
; -0.315 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.347      ;
; -0.315 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.347      ;
; -0.315 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.347      ;
; -0.315 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.347      ;
; -0.315 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.347      ;
; -0.315 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.347      ;
; -0.315 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.347      ;
; -0.315 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.347      ;
; -0.315 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.347      ;
; -0.313 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.345      ;
; -0.313 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.345      ;
; -0.312 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.344      ;
; -0.312 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.344      ;
; -0.312 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.344      ;
; -0.312 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.344      ;
; -0.312 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.344      ;
; -0.312 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.344      ;
; -0.312 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.344      ;
; -0.312 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.344      ;
; -0.312 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.344      ;
; -0.312 ; vga_controller:inst4|h_count[3] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.344      ;
; -0.307 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.339      ;
; -0.307 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.339      ;
; -0.307 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.339      ;
; -0.307 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.339      ;
; -0.307 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.339      ;
; -0.307 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.339      ;
; -0.307 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.339      ;
; -0.307 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.339      ;
; -0.307 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.339      ;
; -0.307 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.339      ;
; -0.268 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|h_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.300      ;
; -0.268 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|h_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.300      ;
; -0.268 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|h_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.300      ;
; -0.268 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|h_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.300      ;
; -0.268 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|h_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.300      ;
; -0.268 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|h_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.300      ;
; -0.268 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|h_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.300      ;
; -0.268 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|h_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.300      ;
; -0.250 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|h_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.282      ;
; -0.250 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|h_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.282      ;
; -0.250 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|h_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.282      ;
; -0.250 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|h_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.282      ;
; -0.250 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|h_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.282      ;
; -0.250 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|h_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.282      ;
; -0.250 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|h_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.282      ;
; -0.250 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|h_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.282      ;
; -0.217 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.249      ;
; -0.217 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.249      ;
; -0.217 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.249      ;
; -0.217 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.249      ;
; -0.217 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.249      ;
; -0.217 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.249      ;
; -0.217 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.249      ;
; -0.217 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.249      ;
; -0.217 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.249      ;
; -0.217 ; vga_controller:inst4|v_count[0] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.249      ;
; -0.210 ; vga_controller:inst4|h_count[6] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.242      ;
; -0.210 ; vga_controller:inst4|h_count[6] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.242      ;
; -0.210 ; vga_controller:inst4|h_count[6] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.242      ;
; -0.210 ; vga_controller:inst4|h_count[6] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.242      ;
+--------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50mhz'                                                                                                         ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; 0.524 ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.508      ;
; 0.635 ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.397      ;
; 0.638 ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.394      ;
; 0.665 ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.367      ;
; 2.101 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.500        ; 1.795      ; 0.367      ;
; 2.601 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 1.000        ; 1.795      ; 0.367      ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50mhz'                                                                                                           ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -1.721 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.000        ; 1.795      ; 0.367      ;
; -1.221 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; -0.500       ; 1.795      ; 0.367      ;
; 0.215  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.242  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.394      ;
; 0.245  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.397      ;
; 0.356  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.508      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'gen6mhz:inst1|count[2]'                                                                                                                                                ;
+-------+-------------------------------------------+-------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.215 ; divider:inst3|v_count[0]                  ; divider:inst3|v_count[0]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; divider:inst3|v_count[1]                  ; divider:inst3|v_count[1]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|state.holds     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; helicopter:inst2|pos:lbl1|position_old[1] ; helicopter:inst2|pos:lbl1|position_old[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; helicopter:inst2|pos:lbl1|position_old[2] ; helicopter:inst2|pos:lbl1|position_old[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; helicopter:inst2|pos:lbl1|position_old[4] ; helicopter:inst2|pos:lbl1|position_old[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; vga_controller:inst4|shz                  ; divider:inst3|v_count[1]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; divider:inst3|v_count[1]                  ; helicopter:inst2|pos:lbl1|state.holds     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; vga_controller:inst4|shz                  ; divider:inst3|v_count[0]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.397      ;
; 0.249 ; vga_controller:inst4|v_count[9]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.401      ;
; 0.253 ; vga_controller:inst4|h_count[7]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.405      ;
; 0.348 ; vga_controller:inst4|v_count[9]           ; vga_controller:inst4|disp_ena             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 0.505      ;
; 0.358 ; divider:inst3|v_count[0]                  ; divider:inst3|v_count[1]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.364 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|h_count[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.520      ;
; 0.373 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; vga_controller:inst4|v_count[8]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.529      ;
; 0.383 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; vga_controller:inst4|h_count[6]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.537      ;
; 0.387 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|h_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.541      ;
; 0.401 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|row[7]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 0.558      ;
; 0.402 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|row[5]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 0.559      ;
; 0.406 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|row[6]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 0.563      ;
; 0.435 ; vga_controller:inst4|h_count[7]           ; vga_controller:inst4|column[7]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 0.592      ;
; 0.443 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|row[4]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 0.600      ;
; 0.444 ; vga_controller:inst4|v_count[8]           ; vga_controller:inst4|row[8]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 0.601      ;
; 0.445 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|column[5]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 0.602      ;
; 0.451 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.603      ;
; 0.453 ; helicopter:inst2|pos:lbl1|state.adds      ; helicopter:inst2|pos:lbl1|position_old[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.605      ;
; 0.474 ; helicopter:inst2|pos:lbl1|position_old[1] ; helicopter:inst2|pos:lbl1|position_old[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.626      ;
; 0.498 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.650      ;
; 0.502 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.654      ;
; 0.506 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|h_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.658      ;
; 0.511 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.664      ;
; 0.517 ; vga_controller:inst4|v_count[8]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; vga_controller:inst4|h_count[6]           ; vga_controller:inst4|column[6]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 0.675      ;
; 0.523 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.675      ;
; 0.524 ; vga_controller:inst4|h_count[6]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.676      ;
; 0.524 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.676      ;
; 0.525 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.677      ;
; 0.527 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|h_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.679      ;
; 0.528 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.681      ;
; 0.533 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.685      ;
; 0.537 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.689      ;
; 0.541 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|h_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.693      ;
; 0.546 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; helicopter:inst2|pos:lbl1|position_old[0] ; helicopter:inst2|pos:lbl1|position_old[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.701      ;
; 0.552 ; helicopter:inst2|pos:lbl1|position_old[3] ; helicopter:inst2|pos:lbl1|position_old[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.704      ;
; 0.558 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.710      ;
; 0.559 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.711      ;
; 0.560 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.712      ;
; 0.560 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.712      ;
; 0.563 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.715      ;
; 0.566 ; vga_controller:inst4|h_count[7]           ; vga_controller:inst4|disp_ena             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 0.723      ;
; 0.568 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.721      ;
; 0.572 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.724      ;
; 0.574 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|column[4]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 0.731      ;
; 0.576 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|h_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.728      ;
; 0.581 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.734      ;
; 0.590 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|position_old[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.742      ;
; 0.591 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|position_old[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.743      ;
; 0.593 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.745      ;
; 0.595 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.747      ;
; 0.595 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.747      ;
; 0.603 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.755      ;
; 0.604 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.756      ;
; 0.607 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.759      ;
; 0.616 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.768      ;
; 0.621 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.773      ;
; 0.623 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.775      ;
; 0.626 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.778      ;
; 0.628 ; helicopter:inst2|pos:lbl1|state.adds      ; helicopter:inst2|pos:lbl1|position_old[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.780      ;
; 0.630 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.782      ;
; 0.630 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.782      ;
; 0.638 ; vga_controller:inst4|v_count[9]           ; vga_controller:inst4|shz                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 0.795      ;
; 0.638 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.790      ;
; 0.642 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.794      ;
; 0.643 ; helicopter:inst2|pos:lbl1|position_old[2] ; helicopter:inst2|pos:lbl1|position_old[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.795      ;
; 0.645 ; vga_controller:inst4|v_count[8]           ; vga_controller:inst4|shz                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 0.802      ;
; 0.646 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|disp_ena             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 0.803      ;
; 0.651 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.803      ;
; 0.653 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.656 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.808      ;
; 0.657 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.809      ;
; 0.658 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.810      ;
; 0.663 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|h_sync               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 0.820      ;
+-------+-------------------------------------------+-------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50mhz'                                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50mhz ; Rise       ; clock_50mhz                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'                                                                                    ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; divider:inst3|v_count[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; divider:inst3|v_count[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; divider:inst3|v_count[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; divider:inst3|v_count[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|state.adds      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|state.adds      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|state.holds     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|state.holds     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|disp_ena             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|disp_ena             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_sync               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_sync               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[8]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[8]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|shz                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|shz                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_sync               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_sync               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|state.adds|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|state.adds|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|state.holds|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|state.holds|clk                ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; VCC       ; gen6mhz:inst1|count[2] ; 2.666 ; 2.666 ; Rise       ; gen6mhz:inst1|count[2] ;
; reset     ; gen6mhz:inst1|count[2] ; 0.557 ; 0.557 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; VCC       ; gen6mhz:inst1|count[2] ; -2.150 ; -2.150 ; Rise       ; gen6mhz:inst1|count[2] ;
; reset     ; gen6mhz:inst1|count[2] ; 0.222  ; 0.222  ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; vga_b[*]  ; gen6mhz:inst1|count[2] ; 5.450 ; 5.450 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0] ; gen6mhz:inst1|count[2] ; 5.450 ; 5.450 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1] ; gen6mhz:inst1|count[2] ; 5.415 ; 5.415 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2] ; gen6mhz:inst1|count[2] ; 5.438 ; 5.438 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3] ; gen6mhz:inst1|count[2] ; 5.398 ; 5.398 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync ; gen6mhz:inst1|count[2] ; 3.815 ; 3.815 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync ; gen6mhz:inst1|count[2] ; 3.790 ; 3.790 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; vga_b[*]  ; gen6mhz:inst1|count[2] ; 4.429 ; 4.429 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0] ; gen6mhz:inst1|count[2] ; 4.481 ; 4.481 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1] ; gen6mhz:inst1|count[2] ; 4.446 ; 4.446 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2] ; gen6mhz:inst1|count[2] ; 4.469 ; 4.469 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3] ; gen6mhz:inst1|count[2] ; 4.429 ; 4.429 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync ; gen6mhz:inst1|count[2] ; 3.815 ; 3.815 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync ; gen6mhz:inst1|count[2] ; 3.790 ; 3.790 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GND        ; vga_g[0]    ; 5.022 ;    ;    ; 5.022 ;
; GND        ; vga_g[1]    ; 5.087 ;    ;    ; 5.087 ;
; GND        ; vga_g[2]    ; 5.085 ;    ;    ; 5.085 ;
; GND        ; vga_g[3]    ; 5.022 ;    ;    ; 5.022 ;
; GND        ; vga_r[0]    ; 5.002 ;    ;    ; 5.002 ;
; GND        ; vga_r[1]    ; 5.001 ;    ;    ; 5.001 ;
; GND        ; vga_r[2]    ; 5.019 ;    ;    ; 5.019 ;
; GND        ; vga_r[3]    ; 4.989 ;    ;    ; 4.989 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GND        ; vga_g[0]    ; 5.022 ;    ;    ; 5.022 ;
; GND        ; vga_g[1]    ; 5.087 ;    ;    ; 5.087 ;
; GND        ; vga_g[2]    ; 5.085 ;    ;    ; 5.085 ;
; GND        ; vga_g[3]    ; 5.022 ;    ;    ; 5.022 ;
; GND        ; vga_r[0]    ; 5.002 ;    ;    ; 5.002 ;
; GND        ; vga_r[1]    ; 5.001 ;    ;    ; 5.001 ;
; GND        ; vga_r[2]    ; 5.019 ;    ;    ; 5.019 ;
; GND        ; vga_r[3]    ; 4.989 ;    ;    ; 4.989 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+-------------------------+---------+--------+----------+---------+---------------------+
; Clock                   ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -2.566  ; -2.694 ; N/A      ; N/A     ; -1.631              ;
;  clock_50mhz            ; -0.210  ; -2.694 ; N/A      ; N/A     ; -1.631              ;
;  gen6mhz:inst1|count[2] ; -2.566  ; 0.215  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS         ; -77.168 ; -2.694 ; 0.0      ; 0.0     ; -54.177             ;
;  clock_50mhz            ; -0.210  ; -2.694 ; N/A      ; N/A     ; -5.297              ;
;  gen6mhz:inst1|count[2] ; -76.958 ; 0.000  ; N/A      ; N/A     ; -48.880             ;
+-------------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; VCC       ; gen6mhz:inst1|count[2] ; 5.893 ; 5.893 ; Rise       ; gen6mhz:inst1|count[2] ;
; reset     ; gen6mhz:inst1|count[2] ; 2.468 ; 2.468 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; VCC       ; gen6mhz:inst1|count[2] ; -2.150 ; -2.150 ; Rise       ; gen6mhz:inst1|count[2] ;
; reset     ; gen6mhz:inst1|count[2] ; 0.222  ; 0.222  ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; vga_b[*]  ; gen6mhz:inst1|count[2] ; 11.680 ; 11.680 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0] ; gen6mhz:inst1|count[2] ; 11.680 ; 11.680 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1] ; gen6mhz:inst1|count[2] ; 11.636 ; 11.636 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2] ; gen6mhz:inst1|count[2] ; 11.663 ; 11.663 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3] ; gen6mhz:inst1|count[2] ; 11.623 ; 11.623 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync ; gen6mhz:inst1|count[2] ; 7.132  ; 7.132  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync ; gen6mhz:inst1|count[2] ; 7.108  ; 7.108  ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; vga_b[*]  ; gen6mhz:inst1|count[2] ; 4.429 ; 4.429 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0] ; gen6mhz:inst1|count[2] ; 4.481 ; 4.481 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1] ; gen6mhz:inst1|count[2] ; 4.446 ; 4.446 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2] ; gen6mhz:inst1|count[2] ; 4.469 ; 4.469 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3] ; gen6mhz:inst1|count[2] ; 4.429 ; 4.429 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync ; gen6mhz:inst1|count[2] ; 3.815 ; 3.815 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync ; gen6mhz:inst1|count[2] ; 3.790 ; 3.790 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GND        ; vga_g[0]    ; 9.578 ;    ;    ; 9.578 ;
; GND        ; vga_g[1]    ; 9.677 ;    ;    ; 9.677 ;
; GND        ; vga_g[2]    ; 9.675 ;    ;    ; 9.675 ;
; GND        ; vga_g[3]    ; 9.578 ;    ;    ; 9.578 ;
; GND        ; vga_r[0]    ; 9.558 ;    ;    ; 9.558 ;
; GND        ; vga_r[1]    ; 9.556 ;    ;    ; 9.556 ;
; GND        ; vga_r[2]    ; 9.573 ;    ;    ; 9.573 ;
; GND        ; vga_r[3]    ; 9.543 ;    ;    ; 9.543 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GND        ; vga_g[0]    ; 5.022 ;    ;    ; 5.022 ;
; GND        ; vga_g[1]    ; 5.087 ;    ;    ; 5.087 ;
; GND        ; vga_g[2]    ; 5.085 ;    ;    ; 5.085 ;
; GND        ; vga_g[3]    ; 5.022 ;    ;    ; 5.022 ;
; GND        ; vga_r[0]    ; 5.002 ;    ;    ; 5.002 ;
; GND        ; vga_r[1]    ; 5.001 ;    ;    ; 5.001 ;
; GND        ; vga_r[2]    ; 5.019 ;    ;    ; 5.019 ;
; GND        ; vga_r[3]    ; 4.989 ;    ;    ; 4.989 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clock_50mhz            ; clock_50mhz            ; 5        ; 0        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; clock_50mhz            ; 1        ; 1        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 479      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clock_50mhz            ; clock_50mhz            ; 5        ; 0        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; clock_50mhz            ; 1        ; 1        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 479      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 48    ; 48   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 70    ; 70   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Dec 15 09:52:43 2017
Info: Command: quartus_sta de1 -c top_de1
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_de1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name gen6mhz:inst1|count[2] gen6mhz:inst1|count[2]
    Info (332105): create_clock -period 1.000 -name clock_50mhz clock_50mhz
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.566
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.566       -76.958 gen6mhz:inst1|count[2] 
    Info (332119):    -0.210        -0.210 clock_50mhz 
Info (332146): Worst-case hold slack is -2.694
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.694        -2.694 clock_50mhz 
    Info (332119):     0.445         0.000 gen6mhz:inst1|count[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -5.297 clock_50mhz 
    Info (332119):    -0.611       -48.880 gen6mhz:inst1|count[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.435
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.435        -8.658 gen6mhz:inst1|count[2] 
    Info (332119):     0.524         0.000 clock_50mhz 
Info (332146): Worst-case hold slack is -1.721
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.721        -1.721 clock_50mhz 
    Info (332119):     0.215         0.000 gen6mhz:inst1|count[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -4.380 clock_50mhz 
    Info (332119):    -0.500       -40.000 gen6mhz:inst1|count[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 317 megabytes
    Info: Processing ended: Fri Dec 15 09:52:46 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


