TimeQuest Timing Analyzer report for Microcomputer
Sun Mar 29 09:13:23 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'cpuClock'
 13. Slow Model Setup: 'sdClock'
 14. Slow Model Setup: 'T80s:cpu1|IORQ_n'
 15. Slow Model Setup: 'serialClkCount[15]'
 16. Slow Model Hold: 'clk'
 17. Slow Model Hold: 'T80s:cpu1|IORQ_n'
 18. Slow Model Hold: 'cpuClock'
 19. Slow Model Hold: 'sdClock'
 20. Slow Model Hold: 'serialClkCount[15]'
 21. Slow Model Recovery: 'serialClkCount[15]'
 22. Slow Model Recovery: 'sdClock'
 23. Slow Model Recovery: 'T80s:cpu1|IORQ_n'
 24. Slow Model Removal: 'T80s:cpu1|IORQ_n'
 25. Slow Model Removal: 'serialClkCount[15]'
 26. Slow Model Removal: 'sdClock'
 27. Slow Model Minimum Pulse Width: 'clk'
 28. Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 29. Slow Model Minimum Pulse Width: 'cpuClock'
 30. Slow Model Minimum Pulse Width: 'serialClkCount[15]'
 31. Slow Model Minimum Pulse Width: 'sdClock'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Fast Model Setup Summary
 41. Fast Model Hold Summary
 42. Fast Model Recovery Summary
 43. Fast Model Removal Summary
 44. Fast Model Minimum Pulse Width Summary
 45. Fast Model Setup: 'clk'
 46. Fast Model Setup: 'cpuClock'
 47. Fast Model Setup: 'sdClock'
 48. Fast Model Setup: 'serialClkCount[15]'
 49. Fast Model Setup: 'T80s:cpu1|IORQ_n'
 50. Fast Model Hold: 'clk'
 51. Fast Model Hold: 'T80s:cpu1|IORQ_n'
 52. Fast Model Hold: 'cpuClock'
 53. Fast Model Hold: 'serialClkCount[15]'
 54. Fast Model Hold: 'sdClock'
 55. Fast Model Recovery: 'serialClkCount[15]'
 56. Fast Model Recovery: 'sdClock'
 57. Fast Model Recovery: 'T80s:cpu1|IORQ_n'
 58. Fast Model Removal: 'serialClkCount[15]'
 59. Fast Model Removal: 'T80s:cpu1|IORQ_n'
 60. Fast Model Removal: 'sdClock'
 61. Fast Model Minimum Pulse Width: 'clk'
 62. Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 63. Fast Model Minimum Pulse Width: 'cpuClock'
 64. Fast Model Minimum Pulse Width: 'serialClkCount[15]'
 65. Fast Model Minimum Pulse Width: 'sdClock'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Output Enable Times
 71. Minimum Output Enable Times
 72. Output Disable Times
 73. Minimum Output Disable Times
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Setup Transfers
 80. Hold Transfers
 81. Recovery Transfers
 82. Removal Transfers
 83. Report TCCS
 84. Report RSKM
 85. Unconstrained Paths
 86. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; cpuClock           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }           ;
; sdClock            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sdClock }            ;
; serialClkCount[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClkCount[15] } ;
; T80s:cpu1|IORQ_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { T80s:cpu1|IORQ_n }   ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+----------------------------------------------------------+
; Slow Model Fmax Summary                                  ;
+------------+-----------------+--------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note ;
+------------+-----------------+--------------------+------+
; 51.96 MHz  ; 51.96 MHz       ; clk                ;      ;
; 53.57 MHz  ; 53.57 MHz       ; cpuClock           ;      ;
; 109.87 MHz ; 109.87 MHz      ; T80s:cpu1|IORQ_n   ;      ;
; 131.63 MHz ; 131.63 MHz      ; sdClock            ;      ;
; 175.01 MHz ; 175.01 MHz      ; serialClkCount[15] ;      ;
+------------+-----------------+--------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; clk                ; -18.244 ; -6489.770     ;
; cpuClock           ; -17.668 ; -4654.035     ;
; sdClock            ; -8.150  ; -929.562      ;
; T80s:cpu1|IORQ_n   ; -6.656  ; -292.844      ;
; serialClkCount[15] ; -6.158  ; -928.700      ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.303 ; -2.303        ;
; T80s:cpu1|IORQ_n   ; -2.252 ; -80.392       ;
; cpuClock           ; 0.499  ; 0.000         ;
; sdClock            ; 0.499  ; 0.000         ;
; serialClkCount[15] ; 0.499  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -4.758 ; -121.146      ;
; sdClock            ; -1.722 ; -13.839       ;
; T80s:cpu1|IORQ_n   ; 0.811  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -1.732 ; -8.026        ;
; serialClkCount[15] ; 0.770  ; 0.000         ;
; sdClock            ; 2.044  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.567 ; -2852.029     ;
; T80s:cpu1|IORQ_n   ; -2.258 ; -448.716      ;
; cpuClock           ; -0.742 ; -513.464      ;
; serialClkCount[15] ; -0.742 ; -264.152      ;
; sdClock            ; -0.742 ; -258.216      ;
+--------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                            ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -18.244 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.103      ; 19.301     ;
; -18.235 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.102      ; 19.291     ;
; -18.218 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.099      ; 19.271     ;
; -18.060 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.104      ; 19.118     ;
; -18.051 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.103      ; 19.108     ;
; -18.034 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.100      ; 19.088     ;
; -18.022 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.103      ; 19.079     ;
; -18.013 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.102      ; 19.069     ;
; -17.996 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.099      ; 19.049     ;
; -17.988 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.104      ; 19.046     ;
; -17.979 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.103      ; 19.036     ;
; -17.962 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.100      ; 19.016     ;
; -17.960 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.103      ; 19.017     ;
; -17.958 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 1.000        ; 0.069      ; 18.981     ;
; -17.951 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.102      ; 19.007     ;
; -17.942 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.104      ; 19.000     ;
; -17.934 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.099      ; 18.987     ;
; -17.933 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.103      ; 18.990     ;
; -17.916 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.100      ; 18.970     ;
; -17.882 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.091      ; 18.927     ;
; -17.873 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.096      ; 18.923     ;
; -17.864 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.071      ; 18.889     ;
; -17.857 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.085      ; 18.896     ;
; -17.774 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 1.000        ; 0.070      ; 18.798     ;
; -17.755 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk         ; 1.000        ; 0.069      ; 18.778     ;
; -17.736 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 1.000        ; 0.069      ; 18.759     ;
; -17.732 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.071      ; 18.757     ;
; -17.702 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 1.000        ; 0.070      ; 18.726     ;
; -17.698 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.092      ; 18.744     ;
; -17.689 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.085      ; 18.728     ;
; -17.689 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.097      ; 18.740     ;
; -17.683 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ; clk          ; clk         ; 1.000        ; 0.091      ; 18.728     ;
; -17.680 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.072      ; 18.706     ;
; -17.679 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg6  ; clk          ; clk         ; 1.000        ; 0.102      ; 18.735     ;
; -17.678 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.099      ; 18.731     ;
; -17.674 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 1.000        ; 0.069      ; 18.697     ;
; -17.673 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.086      ; 18.713     ;
; -17.668 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.103      ; 18.725     ;
; -17.660 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.091      ; 18.705     ;
; -17.656 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 1.000        ; 0.070      ; 18.680     ;
; -17.651 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.096      ; 18.701     ;
; -17.642 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.071      ; 18.667     ;
; -17.635 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.085      ; 18.674     ;
; -17.627 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.143      ; 18.724     ;
; -17.626 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.092      ; 18.672     ;
; -17.623 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.143      ; 18.720     ;
; -17.621 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.143      ; 18.718     ;
; -17.620 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4    ; clk          ; clk         ; 1.000        ; 0.103      ; 18.677     ;
; -17.617 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.097      ; 18.668     ;
; -17.615 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.143      ; 18.712     ;
; -17.611 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.145      ; 18.710     ;
; -17.608 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.072      ; 18.634     ;
; -17.601 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.086      ; 18.641     ;
; -17.598 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.091      ; 18.643     ;
; -17.597 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.145      ; 18.696     ;
; -17.594 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.173      ; 18.721     ;
; -17.593 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.176      ; 18.723     ;
; -17.592 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8    ; clk          ; clk         ; 1.000        ; 0.103      ; 18.649     ;
; -17.589 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.096      ; 18.639     ;
; -17.588 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.145      ; 18.687     ;
; -17.587 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.177      ; 18.718     ;
; -17.582 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.176      ; 18.712     ;
; -17.581 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.145      ; 18.680     ;
; -17.580 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.092      ; 18.626     ;
; -17.580 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.071      ; 18.605     ;
; -17.574 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.177      ; 18.705     ;
; -17.573 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.177      ; 18.704     ;
; -17.573 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.085      ; 18.612     ;
; -17.571 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.177      ; 18.702     ;
; -17.571 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.173      ; 18.698     ;
; -17.571 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg8  ; clk          ; clk         ; 1.000        ; 0.102      ; 18.627     ;
; -17.571 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.097      ; 18.622     ;
; -17.571 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk         ; 1.000        ; 0.070      ; 18.595     ;
; -17.568 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.159      ; 18.681     ;
; -17.565 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.159      ; 18.678     ;
; -17.563 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7  ; clk          ; clk         ; 1.000        ; 0.102      ; 18.619     ;
; -17.562 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.072      ; 18.588     ;
; -17.561 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.159      ; 18.674     ;
; -17.560 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9    ; clk          ; clk         ; 1.000        ; 0.103      ; 18.617     ;
; -17.558 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.170      ; 18.682     ;
; -17.558 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.176      ; 18.688     ;
; -17.555 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.086      ; 18.595     ;
; -17.552 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3    ; clk          ; clk         ; 1.000        ; 0.071      ; 18.577     ;
; -17.549 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.170      ; 18.673     ;
; -17.548 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.173      ; 18.675     ;
; -17.548 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.072      ; 18.574     ;
; -17.546 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.170      ; 18.670     ;
; -17.545 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.173      ; 18.672     ;
; -17.541 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg10 ; clk          ; clk         ; 1.000        ; 0.102      ; 18.597     ;
; -17.539 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg10   ; clk          ; clk         ; 1.000        ; 0.103      ; 18.596     ;
; -17.538 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.176      ; 18.668     ;
; -17.533 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk         ; 1.000        ; 0.069      ; 18.556     ;
; -17.532 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.104      ; 18.590     ;
; -17.531 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg3    ; clk          ; clk         ; 1.000        ; 0.085      ; 18.570     ;
; -17.531 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg4  ; clk          ; clk         ; 1.000        ; 0.102      ; 18.587     ;
; -17.528 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7    ; clk          ; clk         ; 1.000        ; 0.103      ; 18.585     ;
; -17.523 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.103      ; 18.580     ;
; -17.513 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ; clk          ; clk         ; 1.000        ; 0.091      ; 18.558     ;
; -17.510 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.071      ; 18.535     ;
; -17.506 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.100      ; 18.560     ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                                       ;
+---------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.668 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.696     ;
; -17.536 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 18.557     ;
; -17.534 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 18.555     ;
; -17.518 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 18.544     ;
; -17.494 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.539     ;
; -17.478 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 18.504     ;
; -17.458 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.498     ;
; -17.451 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.479     ;
; -17.428 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.456     ;
; -17.410 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.449     ;
; -17.397 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.439     ;
; -17.368 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 18.389     ;
; -17.367 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 18.388     ;
; -17.337 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.386     ;
; -17.326 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.359     ;
; -17.324 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.357     ;
; -17.308 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 18.346     ;
; -17.302 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.347     ;
; -17.290 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.337     ;
; -17.284 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 18.305     ;
; -17.284 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.341     ;
; -17.283 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 18.304     ;
; -17.275 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.328     ;
; -17.268 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 18.306     ;
; -17.265 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 18.306     ;
; -17.262 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 18.303     ;
; -17.261 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 18.287     ;
; -17.247 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 18.272     ;
; -17.241 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.288     ;
; -17.241 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.281     ;
; -17.235 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.263     ;
; -17.228 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 18.254     ;
; -17.223 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.256     ;
; -17.218 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.251     ;
; -17.218 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.258     ;
; -17.200 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.251     ;
; -17.192 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.225     ;
; -17.187 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.241     ;
; -17.183 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 18.221     ;
; -17.174 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 18.229     ;
; -17.160 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.206     ;
; -17.158 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.204     ;
; -17.158 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.198     ;
; -17.158 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.191     ;
; -17.157 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.190     ;
; -17.156 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.196     ;
; -17.142 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.204     ;
; -17.140 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.202     ;
; -17.140 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.185     ;
; -17.133 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.161     ;
; -17.129 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.186     ;
; -17.128 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.185     ;
; -17.127 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 18.188     ;
; -17.116 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 18.139     ;
; -17.116 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 18.180     ;
; -17.114 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 18.137     ;
; -17.109 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.149     ;
; -17.107 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.147     ;
; -17.100 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.145     ;
; -17.095 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.123     ;
; -17.092 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.035     ; 18.097     ;
; -17.092 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.149     ;
; -17.091 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.136     ;
; -17.074 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.107     ;
; -17.074 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.107     ;
; -17.073 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.120     ;
; -17.073 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.106     ;
; -17.067 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 18.131     ;
; -17.065 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.130     ;
; -17.062 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 18.087     ;
; -17.061 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.108     ;
; -17.061 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 18.086     ;
; -17.055 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.108     ;
; -17.052 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.105     ;
; -17.051 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.096     ;
; -17.051 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 18.089     ;
; -17.050 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.097     ;
; -17.044 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.087     ;
; -17.043 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.083     ;
; -17.037 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 18.074     ;
; -17.032 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 18.056     ;
; -17.032 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.090     ;
; -17.031 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 18.055     ;
; -17.025 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.065     ;
; -17.024 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.071     ;
; -17.019 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 18.080     ;
; -17.018 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 18.056     ;
; -17.013 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.058     ;
; -17.008 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.053     ;
; -17.001 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 18.022     ;
; -17.001 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.048     ;
; -16.999 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 18.020     ;
; -16.990 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.030     ;
; -16.989 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.029     ;
; -16.985 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.031     ;
; -16.985 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.031     ;
; -16.985 ; T80s:cpu1|T80:u0|IR[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.013     ;
; -16.983 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 18.009     ;
; -16.983 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.041     ;
; -16.982 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.027     ;
+---------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sdClock'                                                                                                                                                ;
+--------+---------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -8.150 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|\fsm:bit_counter[6]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.484     ; 6.206      ;
; -8.150 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|\fsm:bit_counter[7]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.484     ; 6.206      ;
; -8.150 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|\fsm:bit_counter[1]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.484     ; 6.206      ;
; -8.150 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|\fsm:bit_counter[3]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.484     ; 6.206      ;
; -8.150 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|\fsm:bit_counter[4]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.484     ; 6.206      ;
; -7.977 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|\fsm:byte_counter[1]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.498     ; 6.019      ;
; -7.977 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|\fsm:byte_counter[0]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.498     ; 6.019      ;
; -7.977 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|\fsm:byte_counter[2]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.498     ; 6.019      ;
; -7.977 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|\fsm:byte_counter[3]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.498     ; 6.019      ;
; -7.977 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|\fsm:byte_counter[5]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.498     ; 6.019      ;
; -7.977 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|\fsm:byte_counter[6]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.498     ; 6.019      ;
; -7.977 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|\fsm:byte_counter[7]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.498     ; 6.019      ;
; -7.977 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|\fsm:byte_counter[8]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.498     ; 6.019      ;
; -7.977 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|\fsm:byte_counter[9]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.498     ; 6.019      ;
; -7.977 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|\fsm:byte_counter[4]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.498     ; 6.019      ;
; -7.897 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|\fsm:bit_counter[2]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.483     ; 5.954      ;
; -7.897 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|\fsm:bit_counter[0]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.483     ; 5.954      ;
; -7.813 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|\fsm:bit_counter[6]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.833     ; 4.520      ;
; -7.813 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|\fsm:bit_counter[7]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.833     ; 4.520      ;
; -7.813 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|\fsm:bit_counter[1]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.833     ; 4.520      ;
; -7.813 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|\fsm:bit_counter[3]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.833     ; 4.520      ;
; -7.813 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|\fsm:bit_counter[4]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.833     ; 4.520      ;
; -7.673 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.830     ; 4.383      ;
; -7.673 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.830     ; 4.383      ;
; -7.673 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.830     ; 4.383      ;
; -7.673 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.830     ; 4.383      ;
; -7.673 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.830     ; 4.383      ;
; -7.673 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.830     ; 4.383      ;
; -7.673 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.830     ; 4.383      ;
; -7.667 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|\fsm:bit_counter[2]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.832     ; 4.375      ;
; -7.667 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|\fsm:bit_counter[0]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.832     ; 4.375      ;
; -7.661 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|\fsm:byte_counter[1]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.847     ; 4.354      ;
; -7.661 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|\fsm:byte_counter[0]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.847     ; 4.354      ;
; -7.661 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|\fsm:byte_counter[2]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.847     ; 4.354      ;
; -7.661 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|\fsm:byte_counter[3]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.847     ; 4.354      ;
; -7.661 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|\fsm:byte_counter[5]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.847     ; 4.354      ;
; -7.661 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|\fsm:byte_counter[6]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.847     ; 4.354      ;
; -7.661 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|\fsm:byte_counter[7]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.847     ; 4.354      ;
; -7.661 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|\fsm:byte_counter[8]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.847     ; 4.354      ;
; -7.661 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|\fsm:byte_counter[9]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.847     ; 4.354      ;
; -7.661 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|\fsm:byte_counter[4]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.847     ; 4.354      ;
; -7.373 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.480     ; 5.433      ;
; -7.373 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.480     ; 5.433      ;
; -7.373 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.480     ; 5.433      ;
; -7.373 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.480     ; 5.433      ;
; -7.329 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|\fsm:bit_counter[5]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.484     ; 5.385      ;
; -7.328 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.480     ; 5.388      ;
; -7.289 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|state.read_block_data         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.486     ; 5.343      ;
; -7.053 ; sd_controller:sd1|din_latched[3]      ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.830     ; 3.763      ;
; -6.998 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.847     ; 3.691      ;
; -6.902 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.480     ; 4.962      ;
; -6.902 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.480     ; 4.962      ;
; -6.897 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|return_state.cmd8             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.480     ; 4.957      ;
; -6.896 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|return_state.cardsel          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.480     ; 4.956      ;
; -6.837 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.480     ; 4.897      ;
; -6.724 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.847     ; 3.417      ;
; -6.660 ; sd_controller:sd1|host_write_flag     ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.833     ; 3.367      ;
; -6.645 ; sd_controller:sd1|din_latched[6]      ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.830     ; 3.355      ;
; -6.597 ; sd_controller:sd1|\fsm:bit_counter[0] ; sd_controller:sd1|\fsm:bit_counter[6]           ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 7.636      ;
; -6.597 ; sd_controller:sd1|\fsm:bit_counter[0] ; sd_controller:sd1|\fsm:bit_counter[7]           ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 7.636      ;
; -6.597 ; sd_controller:sd1|\fsm:bit_counter[0] ; sd_controller:sd1|\fsm:bit_counter[1]           ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 7.636      ;
; -6.597 ; sd_controller:sd1|\fsm:bit_counter[0] ; sd_controller:sd1|\fsm:bit_counter[3]           ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 7.636      ;
; -6.597 ; sd_controller:sd1|\fsm:bit_counter[0] ; sd_controller:sd1|\fsm:bit_counter[4]           ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 7.636      ;
; -6.560 ; sd_controller:sd1|\fsm:bit_counter[0] ; sd_controller:sd1|\fsm:bit_counter[5]           ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 7.599      ;
; -6.481 ; sd_controller:sd1|\fsm:bit_counter[7] ; sd_controller:sd1|\fsm:bit_counter[6]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.521      ;
; -6.481 ; sd_controller:sd1|\fsm:bit_counter[7] ; sd_controller:sd1|\fsm:bit_counter[7]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.521      ;
; -6.481 ; sd_controller:sd1|\fsm:bit_counter[7] ; sd_controller:sd1|\fsm:bit_counter[1]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.521      ;
; -6.481 ; sd_controller:sd1|\fsm:bit_counter[7] ; sd_controller:sd1|\fsm:bit_counter[3]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.521      ;
; -6.481 ; sd_controller:sd1|\fsm:bit_counter[7] ; sd_controller:sd1|\fsm:bit_counter[4]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.521      ;
; -6.472 ; sd_controller:sd1|\fsm:bit_counter[4] ; sd_controller:sd1|\fsm:bit_counter[6]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.512      ;
; -6.472 ; sd_controller:sd1|\fsm:bit_counter[4] ; sd_controller:sd1|\fsm:bit_counter[7]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.512      ;
; -6.472 ; sd_controller:sd1|\fsm:bit_counter[4] ; sd_controller:sd1|\fsm:bit_counter[1]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.512      ;
; -6.472 ; sd_controller:sd1|\fsm:bit_counter[4] ; sd_controller:sd1|\fsm:bit_counter[3]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.512      ;
; -6.472 ; sd_controller:sd1|\fsm:bit_counter[4] ; sd_controller:sd1|\fsm:bit_counter[4]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.512      ;
; -6.460 ; sd_controller:sd1|host_read_flag      ; sd_controller:sd1|return_state.acmd41           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.480     ; 4.520      ;
; -6.451 ; sd_controller:sd1|\fsm:bit_counter[6] ; sd_controller:sd1|\fsm:bit_counter[6]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.491      ;
; -6.451 ; sd_controller:sd1|\fsm:bit_counter[6] ; sd_controller:sd1|\fsm:bit_counter[7]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.491      ;
; -6.451 ; sd_controller:sd1|\fsm:bit_counter[6] ; sd_controller:sd1|\fsm:bit_counter[1]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.491      ;
; -6.451 ; sd_controller:sd1|\fsm:bit_counter[6] ; sd_controller:sd1|\fsm:bit_counter[3]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.491      ;
; -6.451 ; sd_controller:sd1|\fsm:bit_counter[6] ; sd_controller:sd1|\fsm:bit_counter[4]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.491      ;
; -6.433 ; sd_controller:sd1|\fsm:bit_counter[3] ; sd_controller:sd1|\fsm:bit_counter[6]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.473      ;
; -6.433 ; sd_controller:sd1|\fsm:bit_counter[3] ; sd_controller:sd1|\fsm:bit_counter[7]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.473      ;
; -6.433 ; sd_controller:sd1|\fsm:bit_counter[3] ; sd_controller:sd1|\fsm:bit_counter[1]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.473      ;
; -6.433 ; sd_controller:sd1|\fsm:bit_counter[3] ; sd_controller:sd1|\fsm:bit_counter[3]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.473      ;
; -6.433 ; sd_controller:sd1|\fsm:bit_counter[3] ; sd_controller:sd1|\fsm:bit_counter[4]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.473      ;
; -6.421 ; sd_controller:sd1|\fsm:bit_counter[2] ; sd_controller:sd1|\fsm:bit_counter[6]           ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 7.460      ;
; -6.421 ; sd_controller:sd1|\fsm:bit_counter[2] ; sd_controller:sd1|\fsm:bit_counter[7]           ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 7.460      ;
; -6.421 ; sd_controller:sd1|\fsm:bit_counter[2] ; sd_controller:sd1|\fsm:bit_counter[1]           ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 7.460      ;
; -6.421 ; sd_controller:sd1|\fsm:bit_counter[2] ; sd_controller:sd1|\fsm:bit_counter[3]           ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 7.460      ;
; -6.421 ; sd_controller:sd1|\fsm:bit_counter[2] ; sd_controller:sd1|\fsm:bit_counter[4]           ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 7.460      ;
; -6.418 ; sd_controller:sd1|\fsm:bit_counter[5] ; sd_controller:sd1|\fsm:bit_counter[6]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.458      ;
; -6.418 ; sd_controller:sd1|\fsm:bit_counter[5] ; sd_controller:sd1|\fsm:bit_counter[7]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.458      ;
; -6.418 ; sd_controller:sd1|\fsm:bit_counter[5] ; sd_controller:sd1|\fsm:bit_counter[1]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.458      ;
; -6.418 ; sd_controller:sd1|\fsm:bit_counter[5] ; sd_controller:sd1|\fsm:bit_counter[3]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.458      ;
; -6.418 ; sd_controller:sd1|\fsm:bit_counter[5] ; sd_controller:sd1|\fsm:bit_counter[4]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.458      ;
; -6.352 ; sd_controller:sd1|sclk_sig            ; sd_controller:sd1|\fsm:bit_counter[5]           ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 7.394      ;
; -6.344 ; sd_controller:sd1|\fsm:bit_counter[0] ; sd_controller:sd1|\fsm:bit_counter[2]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.384      ;
; -6.344 ; sd_controller:sd1|\fsm:bit_counter[0] ; sd_controller:sd1|\fsm:bit_counter[0]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.384      ;
; -6.332 ; sd_controller:sd1|\fsm:bit_counter[2] ; sd_controller:sd1|\fsm:bit_counter[5]           ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 7.371      ;
; -6.293 ; sd_controller:sd1|state.idle          ; sd_controller:sd1|\fsm:bit_counter[5]           ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 7.330      ;
+--------+---------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -6.656 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 6.341      ;
; -6.627 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.359     ; 6.308      ;
; -6.592 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 6.277      ;
; -6.562 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.359     ; 6.243      ;
; -6.445 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.357     ; 6.128      ;
; -6.373 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 6.058      ;
; -6.373 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 6.058      ;
; -6.373 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 6.058      ;
; -6.373 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 6.058      ;
; -6.373 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 6.058      ;
; -6.373 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 6.058      ;
; -6.341 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.357     ; 6.024      ;
; -6.310 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.995      ;
; -6.310 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.995      ;
; -6.310 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.995      ;
; -6.310 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.995      ;
; -6.310 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.995      ;
; -6.310 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.995      ;
; -6.234 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.359     ; 5.915      ;
; -6.171 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.359     ; 5.852      ;
; -6.116 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.351     ; 5.805      ;
; -6.069 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.980     ; 6.129      ;
; -6.066 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.980     ; 6.126      ;
; -6.053 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.140     ; 6.953      ;
; -6.028 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.351     ; 5.717      ;
; -6.024 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.351     ; 5.713      ;
; -6.018 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.259     ; 6.799      ;
; -5.996 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.259     ; 6.777      ;
; -5.974 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.259     ; 6.755      ;
; -5.956 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.980     ; 6.016      ;
; -5.953 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.980     ; 6.013      ;
; -5.946 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.980     ; 6.006      ;
; -5.920 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.140     ; 6.820      ;
; -5.833 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.980     ; 5.893      ;
; -5.815 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.351     ; 5.504      ;
; -5.759 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.357     ; 5.442      ;
; -5.753 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.087      ; 6.880      ;
; -5.737 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.422      ;
; -5.737 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.422      ;
; -5.737 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.422      ;
; -5.737 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.422      ;
; -5.737 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.422      ;
; -5.737 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.422      ;
; -5.709 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.357     ; 5.392      ;
; -5.698 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.383      ;
; -5.698 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.383      ;
; -5.698 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.383      ;
; -5.698 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.383      ;
; -5.698 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.383      ;
; -5.698 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.383      ;
; -5.682 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.259     ; 6.463      ;
; -5.653 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.259     ; 6.434      ;
; -5.640 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.087      ; 6.767      ;
; -5.636 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.351     ; 5.325      ;
; -5.632 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.352     ; 6.320      ;
; -5.625 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.980     ; 5.685      ;
; -5.619 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.259     ; 6.400      ;
; -5.605 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.290      ;
; -5.605 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.290      ;
; -5.605 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.290      ;
; -5.605 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.290      ;
; -5.605 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.290      ;
; -5.605 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.290      ;
; -5.532 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; 0.087      ; 6.659      ;
; -5.514 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.259     ; 6.295      ;
; -5.497 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.259     ; 6.278      ;
; -5.495 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.351     ; 5.184      ;
; -5.493 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.178      ;
; -5.493 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.178      ;
; -5.493 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.178      ;
; -5.493 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.178      ;
; -5.493 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.178      ;
; -5.493 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 5.178      ;
; -5.452 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.259     ; 6.233      ;
; -5.452 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.259     ; 6.233      ;
; -5.273 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.352     ; 5.961      ;
; -5.080 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 4.765      ;
; -5.010 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 4.695      ;
; -4.972 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 4.657      ;
; -4.909 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.355     ; 4.594      ;
; -4.650 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.359     ; 4.331      ;
; -4.580 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.359     ; 4.261      ;
; -4.542 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.359     ; 4.223      ;
; -4.479 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.359     ; 4.160      ;
; -4.393 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.724     ; 4.709      ;
; -4.393 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.724     ; 4.709      ;
; -4.393 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.724     ; 4.709      ;
; -4.393 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.724     ; 4.709      ;
; -4.393 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.724     ; 4.709      ;
; -4.393 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.724     ; 4.709      ;
; -4.393 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.724     ; 4.709      ;
; -4.393 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.724     ; 4.709      ;
; -4.291 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.351     ; 3.980      ;
; -4.264 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.351     ; 3.953      ;
; -4.264 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.351     ; 3.953      ;
; -4.051 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -1.290     ; 3.301      ;
; -4.020 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.351     ; 3.709      ;
; -3.754 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.359     ; 3.435      ;
; -3.747 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.359     ; 3.428      ;
; -3.526 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.357     ; 3.209      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClkCount[15]'                                                                                                                     ;
+--------+--------------------------------+---------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                         ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------------+------------------+--------------------+--------------+------------+------------+
; -6.158 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[6]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.590     ; 3.608      ;
; -6.158 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[5]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.590     ; 3.608      ;
; -6.158 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[4]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.590     ; 3.608      ;
; -6.158 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[3]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.590     ; 3.608      ;
; -6.158 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[2]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.590     ; 3.608      ;
; -6.158 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[1]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.590     ; 3.608      ;
; -6.158 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[0]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.590     ; 3.608      ;
; -6.016 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~79    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.576      ; 7.132      ;
; -5.916 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBitCount[0]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.587     ; 3.369      ;
; -5.915 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBitCount[1]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.587     ; 3.368      ;
; -5.915 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBitCount[3]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.587     ; 3.368      ;
; -5.914 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBitCount[2]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.587     ; 3.367      ;
; -5.857 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~79    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.666     ; 5.731      ;
; -5.842 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~111   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.666     ; 5.716      ;
; -5.842 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~110   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.666     ; 5.716      ;
; -5.829 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~21    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.671     ; 5.698      ;
; -5.829 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~27    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.671     ; 5.698      ;
; -5.768 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~50    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.664     ; 5.644      ;
; -5.768 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~46    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.664     ; 5.644      ;
; -5.735 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~79    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.685     ; 5.590      ;
; -5.720 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~111   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.685     ; 5.575      ;
; -5.720 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~110   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.685     ; 5.575      ;
; -5.707 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~21    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.690     ; 5.557      ;
; -5.707 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~27    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.690     ; 5.557      ;
; -5.646 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~50    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.683     ; 5.503      ;
; -5.646 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~46    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.683     ; 5.503      ;
; -5.637 ; T80s:cpu1|RD_n                 ; bufferedUART:io1|rxBuffer~79    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.576      ; 6.753      ;
; -5.579 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~21    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.571      ; 6.690      ;
; -5.579 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~27    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.571      ; 6.690      ;
; -5.577 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~79    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.359      ; 7.476      ;
; -5.575 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txState.idle   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.587     ; 3.028      ;
; -5.566 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~79    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.685     ; 5.421      ;
; -5.561 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~61    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.574      ; 6.675      ;
; -5.561 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~66    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.574      ; 6.675      ;
; -5.551 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~111   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.685     ; 5.406      ;
; -5.551 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~110   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.685     ; 5.406      ;
; -5.538 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~21    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.690     ; 5.388      ;
; -5.538 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~27    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.690     ; 5.388      ;
; -5.524 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~55    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.575      ; 6.639      ;
; -5.524 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~60    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.575      ; 6.639      ;
; -5.524 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~53    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.575      ; 6.639      ;
; -5.524 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~58    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.575      ; 6.639      ;
; -5.524 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~57    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.575      ; 6.639      ;
; -5.524 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~59    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.575      ; 6.639      ;
; -5.524 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~54    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.575      ; 6.639      ;
; -5.524 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~56    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.575      ; 6.639      ;
; -5.523 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~111   ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.576      ; 6.639      ;
; -5.523 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~110   ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.576      ; 6.639      ;
; -5.515 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|txBuffer[6]    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.581      ; 6.636      ;
; -5.515 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|txBuffer[5]    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.581      ; 6.636      ;
; -5.515 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|txBuffer[4]    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.581      ; 6.636      ;
; -5.515 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|txBuffer[3]    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.581      ; 6.636      ;
; -5.515 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|txBuffer[2]    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.581      ; 6.636      ;
; -5.515 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|txBuffer[1]    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.581      ; 6.636      ;
; -5.515 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|txBuffer[0]    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.581      ; 6.636      ;
; -5.514 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxInPointer[0] ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.575      ; 6.629      ;
; -5.514 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxInPointer[2] ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.575      ; 6.629      ;
; -5.514 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxInPointer[4] ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.575      ; 6.629      ;
; -5.514 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxInPointer[5] ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.575      ; 6.629      ;
; -5.514 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxInPointer[1] ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.575      ; 6.629      ;
; -5.514 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxInPointer[3] ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.575      ; 6.629      ;
; -5.505 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~71    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.574      ; 6.619      ;
; -5.505 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~76    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.574      ; 6.619      ;
; -5.505 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~69    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.574      ; 6.619      ;
; -5.505 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~74    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.574      ; 6.619      ;
; -5.505 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~73    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.574      ; 6.619      ;
; -5.505 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~75    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.574      ; 6.619      ;
; -5.505 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~70    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.574      ; 6.619      ;
; -5.505 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~72    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.574      ; 6.619      ;
; -5.499 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~125   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.667     ; 5.372      ;
; -5.499 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~126   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.667     ; 5.372      ;
; -5.498 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~39    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.671     ; 5.367      ;
; -5.498 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~44    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.671     ; 5.367      ;
; -5.498 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~37    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.671     ; 5.367      ;
; -5.498 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~42    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.671     ; 5.367      ;
; -5.498 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~41    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.671     ; 5.367      ;
; -5.498 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~43    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.671     ; 5.367      ;
; -5.498 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~38    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.671     ; 5.367      ;
; -5.498 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~40    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.671     ; 5.367      ;
; -5.495 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~55    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.667     ; 5.368      ;
; -5.495 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~60    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.667     ; 5.368      ;
; -5.495 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~53    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.667     ; 5.368      ;
; -5.495 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~58    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.667     ; 5.368      ;
; -5.495 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~57    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.667     ; 5.368      ;
; -5.495 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~59    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.667     ; 5.368      ;
; -5.495 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~54    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.667     ; 5.368      ;
; -5.495 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~56    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.667     ; 5.368      ;
; -5.487 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~47    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.664     ; 5.363      ;
; -5.487 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~52    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.664     ; 5.363      ;
; -5.487 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~45    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.664     ; 5.363      ;
; -5.487 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~49    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.664     ; 5.363      ;
; -5.487 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~51    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.664     ; 5.363      ;
; -5.487 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~48    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.664     ; 5.363      ;
; -5.485 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~50    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.578      ; 6.603      ;
; -5.485 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~46    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.578      ; 6.603      ;
; -5.484 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~87    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.580      ; 6.604      ;
; -5.484 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~85    ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.580      ; 6.604      ;
; -5.477 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~50    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.683     ; 5.334      ;
; -5.477 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~46    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -0.683     ; 5.334      ;
; -5.460 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~119   ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.579      ; 6.579      ;
+--------+--------------------------------+---------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                               ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -2.303 ; serialClkCount[15]                     ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 2.752      ; 1.059      ;
; -1.803 ; serialClkCount[15]                     ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 2.752      ; 1.059      ;
; 0.111  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.451      ; 1.829      ;
; 0.131  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.451      ; 1.849      ;
; 0.171  ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.451      ; 1.889      ;
; 0.490  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.462      ; 2.219      ;
; 0.499  ; SBCTextDisplayRGB:io2|hActive          ; SBCTextDisplayRGB:io2|hActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|vActive          ; SBCTextDisplayRGB:io2|vActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[10] ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[11] ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[12] ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[14] ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[15] ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[16] ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[17] ; SBCTextDisplayRGB:io2|kbWriteTimer[17]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[18] ; SBCTextDisplayRGB:io2|kbWriteTimer[18]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[19] ; SBCTextDisplayRGB:io2|kbWriteTimer[19]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[20] ; SBCTextDisplayRGB:io2|kbWriteTimer[20]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[21] ; SBCTextDisplayRGB:io2|kbWriteTimer[21]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[22] ; SBCTextDisplayRGB:io2|kbWriteTimer[22]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[23] ; SBCTextDisplayRGB:io2|kbWriteTimer[23]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[24] ; SBCTextDisplayRGB:io2|kbWriteTimer[24]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[25] ; SBCTextDisplayRGB:io2|kbWriteTimer[25]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkOut        ; SBCTextDisplayRGB:io2|ps2ClkOut                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkFiltered   ; SBCTextDisplayRGB:io2|ps2ClkFiltered                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]   ; SBCTextDisplayRGB:io2|ps2ClkCount[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[2]   ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]   ; SBCTextDisplayRGB:io2|ps2ClkCount[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Shift         ; SBCTextDisplayRGB:io2|ps2Shift                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3] ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Caps          ; SBCTextDisplayRGB:io2|ps2Caps                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Scroll        ; SBCTextDisplayRGB:io2|ps2Scroll                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Num           ; SBCTextDisplayRGB:io2|ps2Num                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWRParity       ; SBCTextDisplayRGB:io2|kbWRParity                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|n_kbWR           ; SBCTextDisplayRGB:io2|n_kbWR                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[13] ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]   ; SBCTextDisplayRGB:io2|ps2ClkCount[3]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbInPointer[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbInPointer[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbInPointer[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; serialClkCount[4]                      ; serialClkCount[4]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[0]    ; SBCTextDisplayRGB:io2|paramCount[0]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[2]    ; SBCTextDisplayRGB:io2|paramCount[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param4[0]        ; SBCTextDisplayRGB:io2|param4[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param3[0]        ; SBCTextDisplayRGB:io2|param3[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param2[0]        ; SBCTextDisplayRGB:io2|param2[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param1[0]        ; SBCTextDisplayRGB:io2|param1[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[0]    ; SBCTextDisplayRGB:io2|pixelCount[0]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[1]    ; SBCTextDisplayRGB:io2|pixelCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[3]  ; SBCTextDisplayRGB:io2|charScanLine[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[0]  ; SBCTextDisplayRGB:io2|charScanLine[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[1]  ; SBCTextDisplayRGB:io2|charScanLine[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[2]  ; SBCTextDisplayRGB:io2|charScanLine[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispWR           ; SBCTextDisplayRGB:io2|dispWR                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[2]    ; SBCTextDisplayRGB:io2|cursorVert[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[3]    ; SBCTextDisplayRGB:io2|cursorVert[3]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[4]    ; SBCTextDisplayRGB:io2|cursorVert[4]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispState.idle   ; SBCTextDisplayRGB:io2|dispState.idle                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[1]    ; SBCTextDisplayRGB:io2|paramCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteSent                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Ctrl          ; SBCTextDisplayRGB:io2|ps2Ctrl                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attInverse       ; SBCTextDisplayRGB:io2|attInverse                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attBold          ; SBCTextDisplayRGB:io2|attBold                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|rxdFiltered           ; bufferedUART:io1|rxdFiltered                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.506  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.475      ; 2.248      ;
; 0.517  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a6~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.473      ; 2.257      ;
; 0.520  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.457      ; 2.244      ;
; 0.520  ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a0~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.437      ; 2.224      ;
; 0.525  ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a9~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.443      ; 2.235      ;
; 0.526  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.457      ; 2.250      ;
; 0.536  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.475      ; 2.278      ;
; 0.572  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a9~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.443      ; 2.282      ;
; 0.573  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a3~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.455      ; 2.295      ;
; 0.748  ; SBCTextDisplayRGB:io2|vertLineCount[9] ; SBCTextDisplayRGB:io2|vertLineCount[9]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.748  ; cpuClkCount[5]                         ; cpuClkCount[5]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.761  ; SBCTextDisplayRGB:io2|charHoriz[6]     ; SBCTextDisplayRGB:io2|charHoriz[6]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.763  ; SBCTextDisplayRGB:io2|horizCount[11]   ; SBCTextDisplayRGB:io2|horizCount[11]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.764  ; T80s:cpu1|IORQ_n                       ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.724      ; 4.098      ;
; 0.765  ; SBCTextDisplayRGB:io2|ps2WriteByte2[2] ; SBCTextDisplayRGB:io2|ps2WriteByte[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.774  ; SBCTextDisplayRGB:io2|ps2WriteByte2[1] ; SBCTextDisplayRGB:io2|ps2WriteByte[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.778  ; SBCTextDisplayRGB:io2|charScanLine[0]  ; SBCTextDisplayRGB:io2|charScanLine[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 1.084      ;
; 0.793  ; SBCTextDisplayRGB:io2|ps2ClkFilter[5]  ; SBCTextDisplayRGB:io2|ps2ClkFilter[5]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 1.099      ;
; 0.826  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.706      ; 1.799      ;
; 0.855  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.457      ; 2.579      ;
; 0.861  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a6~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.473      ; 2.601      ;
; 0.882  ; cpuClkCount[4]                         ; cpuClock                                                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 1.188      ;
; 0.886  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.477      ; 2.630      ;
; 0.886  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.477      ; 2.630      ;
; 0.890  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3] ; SBCTextDisplayRGB:io2|ps2WriteByte[4]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 1.196      ;
; 0.891  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.475      ; 2.633      ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                     ;
+--------+--------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -2.252 ; sd_controller:sd1|sd_write_flag      ; sd_controller:sd1|host_write_flag      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.833      ; 1.387      ;
; -2.185 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.681      ; 1.802      ;
; -2.021 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[12]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.831      ; 1.616      ;
; -2.018 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[11]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.831      ; 1.619      ;
; -1.927 ; bufferedUART:io1|txByteSent          ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 3.587      ; 1.966      ;
; -1.811 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[10]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.831      ; 1.826      ;
; -1.805 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[15]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.831      ; 1.832      ;
; -1.802 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[13]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.831      ; 1.835      ;
; -1.773 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[14]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.831      ; 1.864      ;
; -1.772 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[9]           ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.831      ; 1.865      ;
; -1.578 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|dataOut[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.454      ; 2.182      ;
; -1.515 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.913      ; 2.704      ;
; -1.500 ; SBCTextDisplayRGB:io2|kbBuffer~60    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.687      ; 2.493      ;
; -1.342 ; T80s:cpu1|T80:u0|DO[2]               ; bufferedUART:io1|txByteLatch[2]        ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.910      ; 1.374      ;
; -1.328 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.140      ; 3.118      ;
; -1.316 ; bufferedUART:io1|rxBuffer~122        ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.665      ; 2.155      ;
; -1.312 ; SBCTextDisplayRGB:io2|kbBuffer~64    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.780      ; 2.774      ;
; -1.295 ; bufferedUART:io1|rxBuffer~120        ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.665      ; 2.176      ;
; -1.261 ; SBCTextDisplayRGB:io2|kbBuffer~65    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.780      ; 2.825      ;
; -1.253 ; SBCTextDisplayRGB:io2|kbBuffer~66    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.780      ; 2.833      ;
; -1.247 ; SBCTextDisplayRGB:io2|kbBuffer~63    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.780      ; 2.839      ;
; -1.240 ; sd_controller:sd1|sd_read_flag       ; sd_controller:sd1|host_read_flag       ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 2.497      ; 1.063      ;
; -1.225 ; SBCTextDisplayRGB:io2|kbBuffer~34    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.761      ; 2.842      ;
; -1.223 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|dataOut[1]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.227      ; 2.310      ;
; -1.207 ; bufferedUART:io1|rxBuffer~130        ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.667      ; 2.266      ;
; -1.200 ; bufferedUART:io1|rxBuffer~103        ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.661      ; 2.267      ;
; -1.199 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[24]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.832      ; 2.439      ;
; -1.180 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[7]           ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.830      ; 2.456      ;
; -1.180 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[6]           ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.830      ; 2.456      ;
; -1.180 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[5]           ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.830      ; 2.456      ;
; -1.180 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[4]           ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.830      ; 2.456      ;
; -1.180 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[3]           ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.830      ; 2.456      ;
; -1.180 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[2]           ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.830      ; 2.456      ;
; -1.180 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[1]           ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.830      ; 2.456      ;
; -1.180 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[0]           ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.830      ; 2.456      ;
; -1.113 ; SBCTextDisplayRGB:io2|kbBuffer~48    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.780      ; 2.973      ;
; -1.078 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[16]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.821      ; 2.549      ;
; -1.061 ; SBCTextDisplayRGB:io2|kbBuffer~36    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.761      ; 3.006      ;
; -1.051 ; bufferedUART:io1|rxBuffer~72         ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.670      ; 2.425      ;
; -1.047 ; SBCTextDisplayRGB:io2|kbBuffer~31    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.761      ; 3.020      ;
; -1.047 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[8]           ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.832      ; 2.591      ;
; -1.045 ; bufferedUART:io1|rxBuffer~119        ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.665      ; 2.426      ;
; -1.043 ; SBCTextDisplayRGB:io2|kbBuffer~32    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.668      ; 2.931      ;
; -1.033 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.681      ; 2.954      ;
; -1.032 ; bufferedUART:io1|rxBuffer~139        ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.658      ; 2.432      ;
; -1.028 ; SBCTextDisplayRGB:io2|kbBuffer~35    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.761      ; 3.039      ;
; -1.023 ; bufferedUART:io1|rxBuffer~67         ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.664      ; 2.447      ;
; -1.001 ; SBCTextDisplayRGB:io2|kbBuffer~47    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.899      ; 3.204      ;
; -0.973 ; SBCTextDisplayRGB:io2|kbBuffer~37    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.761      ; 3.094      ;
; -0.943 ; T80s:cpu1|T80:u0|A[2]                ; sd_controller:sd1|address[16]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.153      ; 4.016      ;
; -0.941 ; SBCTextDisplayRGB:io2|kbBuffer~53    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.687      ; 3.052      ;
; -0.941 ; T80s:cpu1|T80:u0|A[1]                ; sd_controller:sd1|address[16]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.153      ; 4.018      ;
; -0.889 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.387      ; 1.804      ;
; -0.878 ; bufferedUART:io1|rxBuffer~33         ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.660      ; 2.588      ;
; -0.860 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[31]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.830      ; 2.776      ;
; -0.860 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[29]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.830      ; 2.776      ;
; -0.860 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[28]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.830      ; 2.776      ;
; -0.860 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[27]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.830      ; 2.776      ;
; -0.860 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[26]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.830      ; 2.776      ;
; -0.860 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[25]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.830      ; 2.776      ;
; -0.830 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[19]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.832      ; 2.808      ;
; -0.826 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[23]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.832      ; 2.812      ;
; -0.826 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[22]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.832      ; 2.812      ;
; -0.826 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[21]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.832      ; 2.812      ;
; -0.826 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[20]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.832      ; 2.812      ;
; -0.826 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[18]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.832      ; 2.812      ;
; -0.826 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[17]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.832      ; 2.812      ;
; -0.773 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.681      ; 3.214      ;
; -0.749 ; bufferedUART:io1|rxBuffer~128        ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.667      ; 2.724      ;
; -0.738 ; bufferedUART:io1|rxBuffer~43         ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.667      ; 2.735      ;
; -0.729 ; bufferedUART:io1|rxBuffer~70         ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.662      ; 2.739      ;
; -0.726 ; SBCTextDisplayRGB:io2|dispByteSent   ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.861      ; 2.941      ;
; -0.726 ; SBCTextDisplayRGB:io2|dispByteSent   ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.861      ; 2.941      ;
; -0.726 ; SBCTextDisplayRGB:io2|dispByteSent   ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.861      ; 2.941      ;
; -0.726 ; SBCTextDisplayRGB:io2|dispByteSent   ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.861      ; 2.941      ;
; -0.726 ; SBCTextDisplayRGB:io2|dispByteSent   ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.861      ; 2.941      ;
; -0.726 ; SBCTextDisplayRGB:io2|dispByteSent   ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.861      ; 2.941      ;
; -0.726 ; SBCTextDisplayRGB:io2|dispByteSent   ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.861      ; 2.941      ;
; -0.726 ; SBCTextDisplayRGB:io2|dispByteSent   ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.861      ; 2.941      ;
; -0.726 ; T80s:cpu1|T80:u0|DO[0]               ; bufferedUART:io1|txByteLatch[0]        ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.910      ; 1.990      ;
; -0.720 ; bufferedUART:io1|rxBuffer~73         ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.664      ; 2.750      ;
; -0.711 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.794      ; 3.389      ;
; -0.711 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.794      ; 3.389      ;
; -0.711 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.794      ; 3.389      ;
; -0.711 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.794      ; 3.389      ;
; -0.711 ; SBCTextDisplayRGB:io2|func_reset     ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.794      ; 3.389      ;
; -0.691 ; bufferedUART:io1|rxBuffer~69         ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.666      ; 2.781      ;
; -0.672 ; bufferedUART:io1|rxBuffer~105        ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.655      ; 2.789      ;
; -0.668 ; sd_controller:sd1|block_write        ; sd_controller:sd1|block_write          ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.167      ; 0.805      ;
; -0.668 ; sd_controller:sd1|block_read         ; sd_controller:sd1|block_read           ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.167      ; 0.805      ;
; -0.668 ; sd_controller:sd1|address[24]        ; sd_controller:sd1|address[24]          ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.167      ; 0.805      ;
; -0.668 ; sd_controller:sd1|address[16]        ; sd_controller:sd1|address[16]          ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.167      ; 0.805      ;
; -0.668 ; sd_controller:sd1|address[8]         ; sd_controller:sd1|address[8]           ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.167      ; 0.805      ;
; -0.666 ; SBCTextDisplayRGB:io2|kbBuffer~33    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.880      ; 3.520      ;
; -0.655 ; T80s:cpu1|T80:u0|A[2]                ; sd_controller:sd1|address[24]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.164      ; 4.315      ;
; -0.642 ; bufferedUART:io1|rxBuffer~63         ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.670      ; 2.834      ;
; -0.638 ; SBCTextDisplayRGB:io2|dispByteSent   ; SBCTextDisplayRGB:io2|dispByteWritten  ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.841      ; 3.009      ;
; -0.630 ; sd_controller:sd1|sdhc               ; sd_controller:sd1|address[30]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.830      ; 3.006      ;
; -0.622 ; T80s:cpu1|T80:u0|A[0]                ; SBCTextDisplayRGB:io2|controlReg[7]    ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 3.192      ; 2.376      ;
; -0.601 ; bufferedUART:io1|rxBuffer~90         ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.665      ; 2.870      ;
+--------+--------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                  ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; 0.499 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.757 ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|Ap[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.063      ;
; 0.762 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.068      ;
; 0.764 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.070      ;
; 0.764 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.070      ;
; 0.766 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.072      ;
; 0.768 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|Ap[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.074      ;
; 0.808 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.114      ;
; 0.914 ; T80s:cpu1|T80:u0|F[1]                     ; T80s:cpu1|T80:u0|Fp[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.220      ;
; 0.915 ; T80s:cpu1|T80:u0|I[4]                     ; T80s:cpu1|T80:u0|A[12]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.221      ;
; 0.922 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.228      ;
; 0.922 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.228      ;
; 0.924 ; T80s:cpu1|T80:u0|Ap[3]                    ; T80s:cpu1|T80:u0|ACC[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.230      ;
; 0.924 ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.230      ;
; 0.926 ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.232      ;
; 0.936 ; T80s:cpu1|T80:u0|F[4]                     ; T80s:cpu1|T80:u0|Fp[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.242      ;
; 0.944 ; T80s:cpu1|T80:u0|F[0]                     ; T80s:cpu1|T80:u0|Fp[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.250      ;
; 0.970 ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.276      ;
; 0.990 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[6]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.421      ; 5.021      ;
; 1.008 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.421      ; 5.039      ;
; 1.028 ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.334      ;
; 1.167 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.473      ;
; 1.171 ; T80s:cpu1|T80:u0|Ap[1]                    ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.478      ;
; 1.173 ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.479      ;
; 1.175 ; T80s:cpu1|T80:u0|Ap[5]                    ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.481      ;
; 1.179 ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.485      ;
; 1.179 ; T80s:cpu1|T80:u0|MCycle[2]                ; T80s:cpu1|T80:u0|MCycle[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.485      ;
; 1.225 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.232 ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.538      ;
; 1.232 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.538      ;
; 1.235 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.541      ;
; 1.236 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.542      ;
; 1.240 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.426      ; 5.276      ;
; 1.241 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.426      ; 5.277      ;
; 1.242 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.426      ; 5.278      ;
; 1.247 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.427      ; 5.284      ;
; 1.343 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.649      ;
; 1.417 ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[6]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.036      ; 3.759      ;
; 1.418 ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[5]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.036      ; 3.760      ;
; 1.490 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[6]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.421      ; 5.021      ;
; 1.494 ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|PC[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.800      ;
; 1.498 ; T80s:cpu1|T80:u0|I[3]                     ; T80s:cpu1|T80:u0|A[11]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.025      ; 1.829      ;
; 1.506 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.812      ;
; 1.508 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.421      ; 5.039      ;
; 1.508 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.814      ;
; 1.572 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[0]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.023      ; 1.901      ;
; 1.577 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[12]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.023      ; 1.906      ;
; 1.580 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.023      ; 1.909      ;
; 1.580 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[8]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.023      ; 1.909      ;
; 1.621 ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.041      ; 3.968      ;
; 1.622 ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.041      ; 3.969      ;
; 1.623 ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.041      ; 3.970      ;
; 1.632 ; T80s:cpu1|T80:u0|IR[2]                    ; T80s:cpu1|T80:u0|RegAddrB_r[1] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.938      ;
; 1.645 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.951      ;
; 1.650 ; T80s:cpu1|T80:u0|I[1]                     ; T80s:cpu1|T80:u0|A[9]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.025      ; 1.981      ;
; 1.651 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.957      ;
; 1.651 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.957      ;
; 1.705 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.011      ;
; 1.706 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.012      ;
; 1.715 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.021      ;
; 1.727 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][7] ; T80s:cpu1|T80:u0|RegBusA_r[7]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.033      ;
; 1.731 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.037      ;
; 1.737 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.043      ;
; 1.737 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.043      ;
; 1.740 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.426      ; 5.276      ;
; 1.741 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.426      ; 5.277      ;
; 1.742 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.426      ; 5.278      ;
; 1.747 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.427      ; 5.284      ;
; 1.760 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.066      ;
; 1.765 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[6]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.422      ; 5.797      ;
; 1.765 ; T80s:cpu1|T80:u0|Save_ALU_r               ; T80s:cpu1|T80:u0|DO[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.071      ;
; 1.791 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; T80s:cpu1|T80:u0|RegBusA_r[9]  ; cpuClock         ; cpuClock    ; 0.000        ; -0.006     ; 2.091      ;
; 1.791 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.097      ;
; 1.792 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.098      ;
; 1.815 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.427      ; 5.852      ;
; 1.815 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[7]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.427      ; 5.852      ;
; 1.817 ; T80s:cpu1|T80:u0|PC[0]                    ; T80s:cpu1|T80:u0|PC[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.123      ;
; 1.817 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.123      ;
; 1.823 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.129      ;
; 1.823 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.129      ;
; 1.825 ; T80s:cpu1|T80:u0|Fp[4]                    ; T80s:cpu1|T80:u0|F[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.131      ;
; 1.839 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[13]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.023      ; 2.168      ;
; 1.859 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; T80s:cpu1|T80:u0|RegBusA_r[11] ; cpuClock         ; cpuClock    ; 0.000        ; 0.007      ; 2.172      ;
; 1.877 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.183      ;
; 1.880 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[5]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.427      ; 5.917      ;
; 1.888 ; T80s:cpu1|T80:u0|IR[2]                    ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.022      ; 2.216      ;
; 1.888 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.023      ; 2.217      ;
; 1.888 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[8]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.023      ; 2.217      ;
; 1.892 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[12]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.023      ; 2.221      ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41           ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sdhc                          ; sd_controller:sd1|sdhc                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[1]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[40]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[41]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.733 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.039      ;
; 0.734 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.040      ;
; 0.740 ; sd_controller:sd1|recv_data[27]                 ; sd_controller:sd1|recv_data[28]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.046      ;
; 0.741 ; sd_controller:sd1|recv_data[23]                 ; sd_controller:sd1|recv_data[24]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.047      ;
; 0.743 ; sd_controller:sd1|recv_data[25]                 ; sd_controller:sd1|recv_data[26]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.049      ;
; 0.746 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; sd_controller:sd1|recv_data[21]                 ; sd_controller:sd1|recv_data[22]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; sd_controller:sd1|recv_data[29]                 ; sd_controller:sd1|recv_data[30]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.052      ;
; 0.748 ; sd_controller:sd1|recv_data[24]                 ; sd_controller:sd1|recv_data[25]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.054      ;
; 0.871 ; sd_controller:sd1|state.write_block_init        ; sd_controller:sd1|state.write_block_data        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.177      ;
; 0.897 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.203      ;
; 0.899 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.205      ;
; 0.902 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.906 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.913 ; sd_controller:sd1|recv_data[9]                  ; sd_controller:sd1|recv_data[10]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.219      ;
; 0.913 ; sd_controller:sd1|recv_data[17]                 ; sd_controller:sd1|recv_data[18]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.219      ;
; 0.915 ; sd_controller:sd1|recv_data[26]                 ; sd_controller:sd1|recv_data[27]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.221      ;
; 0.916 ; sd_controller:sd1|recv_data[15]                 ; sd_controller:sd1|recv_data[16]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.222      ;
; 0.916 ; sd_controller:sd1|recv_data[22]                 ; sd_controller:sd1|recv_data[23]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.222      ;
; 0.918 ; sd_controller:sd1|recv_data[8]                  ; sd_controller:sd1|recv_data[9]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.224      ;
; 0.919 ; sd_controller:sd1|recv_data[28]                 ; sd_controller:sd1|recv_data[29]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.225      ;
; 0.920 ; sd_controller:sd1|recv_data[11]                 ; sd_controller:sd1|recv_data[12]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.226      ;
; 0.923 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.229      ;
; 0.926 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.232      ;
; 1.037 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|state.acmd41                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.343      ;
; 1.123 ; sd_controller:sd1|recv_data[13]                 ; sd_controller:sd1|recv_data[14]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.429      ;
; 1.134 ; sd_controller:sd1|recv_data[12]                 ; sd_controller:sd1|recv_data[13]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.440      ;
; 1.134 ; sd_controller:sd1|recv_data[16]                 ; sd_controller:sd1|recv_data[17]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.440      ;
; 1.135 ; sd_controller:sd1|recv_data[19]                 ; sd_controller:sd1|recv_data[20]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.441      ;
; 1.136 ; sd_controller:sd1|recv_data[18]                 ; sd_controller:sd1|recv_data[19]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.442      ;
; 1.137 ; sd_controller:sd1|recv_data[10]                 ; sd_controller:sd1|recv_data[11]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.443      ;
; 1.143 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.449      ;
; 1.159 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.465      ;
; 1.166 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.473      ;
; 1.168 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.474      ;
; 1.168 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.474      ;
; 1.168 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.474      ;
; 1.169 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.475      ;
; 1.174 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.480      ;
; 1.175 ; sd_controller:sd1|cmd_out[18]                   ; sd_controller:sd1|cmd_out[19]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.481      ;
; 1.177 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.484      ;
; 1.178 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.484      ;
; 1.180 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.486      ;
; 1.182 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.488      ;
; 1.186 ; sd_controller:sd1|recv_data[14]                 ; sd_controller:sd1|recv_data[15]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.492      ;
; 1.189 ; sd_controller:sd1|state.cmd8                    ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.495      ;
; 1.195 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.read_block_cmd          ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.502      ;
; 1.196 ; sd_controller:sd1|state.poll_cmd                ; sd_controller:sd1|state.cmd55                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.502      ;
; 1.196 ; sd_controller:sd1|state.poll_cmd                ; sd_controller:sd1|state.cmd58                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.502      ;
; 1.197 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|state.receive_byte_wait       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.503      ;
; 1.197 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.503      ;
; 1.198 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.504      ;
; 1.217 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.523      ;
; 1.218 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.524      ;
; 1.218 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.524      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClkCount[15]'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.499 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.741 ; bufferedUART:io1|txBuffer[4]            ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.047      ;
; 0.743 ; bufferedUART:io1|txBuffer[6]            ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.049      ;
; 0.750 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.056      ;
; 0.752 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.058      ;
; 0.754 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.060      ;
; 0.783 ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.089      ;
; 0.793 ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.099      ;
; 0.899 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.205      ;
; 0.922 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.228      ;
; 0.923 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.229      ;
; 0.925 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~108           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.231      ;
; 0.934 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~106           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.240      ;
; 0.936 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.242      ;
; 0.968 ; bufferedUART:io1|txBuffer[3]            ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.274      ;
; 1.143 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~103           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.448      ;
; 1.144 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.450      ;
; 1.166 ; bufferedUART:io1|txBuffer[5]            ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.472      ;
; 1.175 ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.481      ;
; 1.196 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.502      ;
; 1.204 ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.510      ;
; 1.204 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.510      ;
; 1.218 ; bufferedUART:io1|txBuffer[2]            ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.524      ;
; 1.225 ; bufferedUART:io1|rxClockCount[2]        ; bufferedUART:io1|rxClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.531      ;
; 1.233 ; bufferedUART:io1|txClockCount[5]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.539      ;
; 1.233 ; bufferedUART:io1|txClockCount[1]        ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.539      ;
; 1.234 ; bufferedUART:io1|rxClockCount[4]        ; bufferedUART:io1|rxClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.540      ;
; 1.248 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.554      ;
; 1.249 ; bufferedUART:io1|rxInPointer[1]         ; bufferedUART:io1|rxInPointer[1]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.555      ;
; 1.251 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.557      ;
; 1.251 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.557      ;
; 1.252 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~103           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.751      ; 4.613      ;
; 1.252 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~101           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.751      ; 4.613      ;
; 1.252 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~105           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.751      ; 4.613      ;
; 1.252 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~107           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.751      ; 4.613      ;
; 1.252 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~102           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.751      ; 4.613      ;
; 1.252 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~104           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.751      ; 4.613      ;
; 1.257 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~116           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.747      ; 4.614      ;
; 1.257 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~109           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.747      ; 4.614      ;
; 1.257 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~114           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.747      ; 4.614      ;
; 1.257 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~113           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.747      ; 4.614      ;
; 1.257 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~115           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.747      ; 4.614      ;
; 1.257 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~112           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.747      ; 4.614      ;
; 1.293 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~23            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.748      ; 4.651      ;
; 1.293 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~28            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.748      ; 4.651      ;
; 1.293 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~26            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.748      ; 4.651      ;
; 1.293 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~25            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.748      ; 4.651      ;
; 1.293 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~22            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.748      ; 4.651      ;
; 1.293 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~24            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.748      ; 4.651      ;
; 1.298 ; bufferedUART:io1|rxInPointer[0]         ; bufferedUART:io1|rxInPointer[0]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.604      ;
; 1.406 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.749      ; 4.765      ;
; 1.408 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.749      ; 4.767      ;
; 1.425 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~84            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.751      ; 4.786      ;
; 1.425 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~77            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.751      ; 4.786      ;
; 1.425 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~82            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.751      ; 4.786      ;
; 1.425 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~81            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.751      ; 4.786      ;
; 1.425 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~83            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.751      ; 4.786      ;
; 1.425 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~78            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.751      ; 4.786      ;
; 1.425 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~80            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.751      ; 4.786      ;
; 1.428 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~50            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.006     ; 1.728      ;
; 1.434 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[6]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.740      ;
; 1.437 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~18            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.005     ; 1.738      ;
; 1.439 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~80            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.744      ;
; 1.440 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~114           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.005     ; 1.741      ;
; 1.441 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~104           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.746      ;
; 1.452 ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.758      ;
; 1.464 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[7] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.752      ; 4.826      ;
; 1.464 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[6] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.752      ; 4.826      ;
; 1.464 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[5] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.752      ; 4.826      ;
; 1.464 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[4] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.752      ; 4.826      ;
; 1.464 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[3] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.752      ; 4.826      ;
; 1.464 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[2] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.752      ; 4.826      ;
; 1.464 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[1] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.752      ; 4.826      ;
; 1.464 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[0] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.752      ; 4.826      ;
; 1.465 ; bufferedUART:io1|rxClockCount[1]        ; bufferedUART:io1|rxClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.771      ;
; 1.469 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~108           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.752      ; 4.831      ;
; 1.469 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~106           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.752      ; 4.831      ;
; 1.471 ; bufferedUART:io1|txClockCount[3]        ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.777      ;
; 1.474 ; bufferedUART:io1|txBuffer[1]            ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.780      ;
; 1.482 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~95            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.745      ; 4.837      ;
; 1.482 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~127           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.745      ; 4.837      ;
; 1.482 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~100           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.745      ; 4.837      ;
; 1.482 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~132           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.745      ; 4.837      ;
; 1.482 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~93            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.745      ; 4.837      ;
; 1.482 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~98            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.745      ; 4.837      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -4.758 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.585      ; 5.883      ;
; -4.758 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.585      ; 5.883      ;
; -4.758 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.585      ; 5.883      ;
; -4.758 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.585      ; 5.883      ;
; -4.758 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.585      ; 5.883      ;
; -4.758 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.585      ; 5.883      ;
; -4.758 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.585      ; 5.883      ;
; -4.569 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.676     ; 4.433      ;
; -4.569 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.676     ; 4.433      ;
; -4.569 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.676     ; 4.433      ;
; -4.569 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.676     ; 4.433      ;
; -4.569 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.676     ; 4.433      ;
; -4.569 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.676     ; 4.433      ;
; -4.569 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.676     ; 4.433      ;
; -4.526 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.676     ; 4.390      ;
; -4.526 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.676     ; 4.390      ;
; -4.526 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.676     ; 4.390      ;
; -4.526 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.676     ; 4.390      ;
; -4.526 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.676     ; 4.390      ;
; -4.526 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.676     ; 4.390      ;
; -4.526 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.676     ; 4.390      ;
; -4.401 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.584      ; 5.525      ;
; -4.401 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.584      ; 5.525      ;
; -4.401 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.584      ; 5.525      ;
; -4.401 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.584      ; 5.525      ;
; -4.401 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.584      ; 5.525      ;
; -4.401 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.584      ; 5.525      ;
; -4.401 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.584      ; 5.525      ;
; -4.401 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.584      ; 5.525      ;
; -4.401 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.584      ; 5.525      ;
; -4.401 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.584      ; 5.525      ;
; -4.401 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.584      ; 5.525      ;
; -4.387 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.657     ; 4.270      ;
; -4.387 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.657     ; 4.270      ;
; -4.387 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.657     ; 4.270      ;
; -4.387 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.657     ; 4.270      ;
; -4.387 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.657     ; 4.270      ;
; -4.387 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.657     ; 4.270      ;
; -4.387 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.657     ; 4.270      ;
; -4.381 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.581      ; 5.502      ;
; -4.381 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.581      ; 5.502      ;
; -4.381 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.581      ; 5.502      ;
; -4.381 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.581      ; 5.502      ;
; -4.381 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.581      ; 5.502      ;
; -4.381 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.581      ; 5.502      ;
; -4.381 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.581      ; 5.502      ;
; -4.381 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.581      ; 5.502      ;
; -4.381 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.581      ; 5.502      ;
; -4.379 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.585      ; 5.504      ;
; -4.379 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.585      ; 5.504      ;
; -4.379 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.585      ; 5.504      ;
; -4.379 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.585      ; 5.504      ;
; -4.379 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.585      ; 5.504      ;
; -4.379 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.585      ; 5.504      ;
; -4.379 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.585      ; 5.504      ;
; -4.319 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.368      ; 6.227      ;
; -4.319 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.368      ; 6.227      ;
; -4.319 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.368      ; 6.227      ;
; -4.319 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.368      ; 6.227      ;
; -4.319 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.368      ; 6.227      ;
; -4.319 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.368      ; 6.227      ;
; -4.319 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.368      ; 6.227      ;
; -4.212 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.677     ; 4.075      ;
; -4.212 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.677     ; 4.075      ;
; -4.212 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.677     ; 4.075      ;
; -4.212 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.677     ; 4.075      ;
; -4.212 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.677     ; 4.075      ;
; -4.212 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.677     ; 4.075      ;
; -4.212 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.677     ; 4.075      ;
; -4.212 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.677     ; 4.075      ;
; -4.212 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.677     ; 4.075      ;
; -4.212 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.677     ; 4.075      ;
; -4.212 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.677     ; 4.075      ;
; -4.192 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.680     ; 4.052      ;
; -4.192 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.680     ; 4.052      ;
; -4.192 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.680     ; 4.052      ;
; -4.192 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.680     ; 4.052      ;
; -4.192 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.680     ; 4.052      ;
; -4.192 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.680     ; 4.052      ;
; -4.192 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.680     ; 4.052      ;
; -4.192 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.680     ; 4.052      ;
; -4.192 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.680     ; 4.052      ;
; -4.169 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.677     ; 4.032      ;
; -4.169 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.677     ; 4.032      ;
; -4.169 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.677     ; 4.032      ;
; -4.169 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.677     ; 4.032      ;
; -4.169 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.677     ; 4.032      ;
; -4.169 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.677     ; 4.032      ;
; -4.169 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.677     ; 4.032      ;
; -4.169 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.677     ; 4.032      ;
; -4.169 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.677     ; 4.032      ;
; -4.169 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.677     ; 4.032      ;
; -4.169 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.677     ; 4.032      ;
; -4.166 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.368      ; 6.074      ;
; -4.166 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.368      ; 6.074      ;
; -4.166 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.368      ; 6.074      ;
; -4.166 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.368      ; 6.074      ;
; -4.166 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.368      ; 6.074      ;
; -4.166 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.368      ; 6.074      ;
; -4.166 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.368      ; 6.074      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sdClock'                                                                                                                  ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.722 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.762      ;
; -1.722 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.762      ;
; -1.547 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.588      ;
; -1.547 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.588      ;
; -1.485 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.524      ;
; -1.485 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.524      ;
; -1.485 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.524      ;
; -1.485 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.524      ;
; -1.485 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.524      ;
; -1.485 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.524      ;
; -1.485 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.524      ;
; -1.310 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.350      ;
; -1.310 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.350      ;
; -1.310 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.350      ;
; -1.310 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.350      ;
; -1.310 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.350      ;
; -1.310 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.350      ;
; -1.310 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.350      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                       ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 0.811 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.665      ; 2.394      ;
; 0.811 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.665      ; 2.394      ;
; 0.982 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.665      ; 2.223      ;
; 0.982 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.665      ; 2.223      ;
; 1.486 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 2.093      ; 1.647      ;
; 1.486 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 2.093      ; 1.647      ;
; 1.486 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 2.093      ; 1.647      ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                         ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; -1.732 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 3.073      ; 1.647      ;
; -1.732 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 3.073      ; 1.647      ;
; -1.732 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 3.073      ; 1.647      ;
; -1.415 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.832      ; 2.223      ;
; -1.415 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.832      ; 2.223      ;
; -1.244 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.832      ; 2.394      ;
; -1.244 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.832      ; 2.394      ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'serialClkCount[15]'                                                                                                          ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 0.770 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.749      ; 4.129      ;
; 0.770 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.749      ; 4.129      ;
; 0.770 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.749      ; 4.129      ;
; 0.770 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.749      ; 4.129      ;
; 0.770 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.749      ; 4.129      ;
; 0.770 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.749      ; 4.129      ;
; 0.770 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.749      ; 4.129      ;
; 0.770 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.749      ; 4.129      ;
; 0.770 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.749      ; 4.129      ;
; 0.790 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.752      ; 4.152      ;
; 0.790 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.752      ; 4.152      ;
; 0.790 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.752      ; 4.152      ;
; 0.790 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.752      ; 4.152      ;
; 0.790 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.752      ; 4.152      ;
; 0.790 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.752      ; 4.152      ;
; 0.790 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.752      ; 4.152      ;
; 0.790 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.752      ; 4.152      ;
; 0.790 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.752      ; 4.152      ;
; 0.790 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.752      ; 4.152      ;
; 0.790 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.752      ; 4.152      ;
; 1.147 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.753      ; 4.510      ;
; 1.147 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.753      ; 4.510      ;
; 1.147 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.753      ; 4.510      ;
; 1.147 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.753      ; 4.510      ;
; 1.147 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.753      ; 4.510      ;
; 1.147 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.753      ; 4.510      ;
; 1.147 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.753      ; 4.510      ;
; 1.270 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.749      ; 4.129      ;
; 1.270 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.749      ; 4.129      ;
; 1.270 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.749      ; 4.129      ;
; 1.270 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.749      ; 4.129      ;
; 1.270 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.749      ; 4.129      ;
; 1.270 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.749      ; 4.129      ;
; 1.270 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.749      ; 4.129      ;
; 1.270 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.749      ; 4.129      ;
; 1.270 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.749      ; 4.129      ;
; 1.290 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.752      ; 4.152      ;
; 1.290 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.752      ; 4.152      ;
; 1.290 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.752      ; 4.152      ;
; 1.290 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.752      ; 4.152      ;
; 1.290 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.752      ; 4.152      ;
; 1.290 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.752      ; 4.152      ;
; 1.290 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.752      ; 4.152      ;
; 1.290 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.752      ; 4.152      ;
; 1.290 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.752      ; 4.152      ;
; 1.290 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.752      ; 4.152      ;
; 1.290 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.752      ; 4.152      ;
; 1.647 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.753      ; 4.510      ;
; 1.647 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.753      ; 4.510      ;
; 1.647 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.753      ; 4.510      ;
; 1.647 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.753      ; 4.510      ;
; 1.647 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.753      ; 4.510      ;
; 1.647 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.753      ; 4.510      ;
; 1.647 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.753      ; 4.510      ;
; 3.199 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.364      ; 4.369      ;
; 3.199 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.364      ; 4.369      ;
; 3.199 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.364      ; 4.369      ;
; 3.199 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.364      ; 4.369      ;
; 3.199 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.364      ; 4.369      ;
; 3.199 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.364      ; 4.369      ;
; 3.199 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.364      ; 4.369      ;
; 3.199 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.364      ; 4.369      ;
; 3.199 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.364      ; 4.369      ;
; 3.219 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.367      ; 4.392      ;
; 3.219 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.367      ; 4.392      ;
; 3.219 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.367      ; 4.392      ;
; 3.219 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.367      ; 4.392      ;
; 3.219 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.367      ; 4.392      ;
; 3.219 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.367      ; 4.392      ;
; 3.219 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.367      ; 4.392      ;
; 3.219 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.367      ; 4.392      ;
; 3.219 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.367      ; 4.392      ;
; 3.219 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.367      ; 4.392      ;
; 3.219 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.367      ; 4.392      ;
; 3.488 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 3.889      ;
; 3.488 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 3.889      ;
; 3.488 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 3.889      ;
; 3.488 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 3.889      ;
; 3.488 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 3.889      ;
; 3.488 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 3.889      ;
; 3.488 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 3.889      ;
; 3.488 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 3.889      ;
; 3.488 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.595      ; 3.889      ;
; 3.508 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.598      ; 3.912      ;
; 3.508 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.598      ; 3.912      ;
; 3.508 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.598      ; 3.912      ;
; 3.508 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.598      ; 3.912      ;
; 3.508 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.598      ; 3.912      ;
; 3.508 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.598      ; 3.912      ;
; 3.508 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.598      ; 3.912      ;
; 3.508 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.598      ; 3.912      ;
; 3.508 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.598      ; 3.912      ;
; 3.508 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.598      ; 3.912      ;
; 3.508 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.598      ; 3.912      ;
; 3.576 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.368      ; 4.750      ;
; 3.576 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.368      ; 4.750      ;
; 3.576 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.368      ; 4.750      ;
; 3.576 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.368      ; 4.750      ;
; 3.576 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.368      ; 4.750      ;
; 3.576 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.368      ; 4.750      ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 2.044 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.350      ;
; 2.044 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.350      ;
; 2.044 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.350      ;
; 2.044 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.350      ;
; 2.044 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.350      ;
; 2.044 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.350      ;
; 2.044 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.350      ;
; 2.219 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.524      ;
; 2.219 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.524      ;
; 2.219 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.524      ;
; 2.219 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.524      ;
; 2.219 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.524      ;
; 2.219 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.524      ;
; 2.219 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.524      ;
; 2.281 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.588      ;
; 2.281 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.588      ;
; 2.456 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.762      ;
; 2.456 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.762      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; -2.258 ; -1.016       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag  ;
; -2.258 ; -1.016       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag  ;
; -2.097 ; -0.855       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]       ;
; -2.097 ; -0.855       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]       ;
; -2.097 ; -0.855       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]       ;
; -2.097 ; -0.855       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]       ;
; -2.097 ; -0.855       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]       ;
; -2.097 ; -0.855       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]       ;
; -2.097 ; -0.855       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]       ;
; -2.097 ; -0.855       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]       ;
; -2.097 ; -0.855       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]       ;
; -2.097 ; -0.855       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]       ;
; -2.097 ; -0.855       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]       ;
; -2.097 ; -0.855       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]       ;
; -2.097 ; -0.855       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]       ;
; -2.097 ; -0.855       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]       ;
; -2.097 ; -0.855       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]       ;
; -2.097 ; -0.855       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]       ;
; -2.097 ; -0.855       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0] ;
; -2.097 ; -0.855       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0] ;
; -2.097 ; -0.855       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1] ;
; -2.097 ; -0.855       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1] ;
; -2.097 ; -0.855       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2] ;
; -2.097 ; -0.855       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2] ;
; -2.097 ; -0.855       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3] ;
; -2.097 ; -0.855       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3] ;
; -2.097 ; -0.855       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4] ;
; -2.097 ; -0.855       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4] ;
; -2.097 ; -0.855       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5] ;
; -2.097 ; -0.855       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5] ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[0]      ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[0]      ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]     ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]     ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]     ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]     ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]     ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]     ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]     ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]     ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]     ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]     ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]     ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]     ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]     ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]     ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]     ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]     ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]     ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]     ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]     ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]     ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[1]      ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[1]      ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]     ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]     ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]     ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]     ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]     ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]     ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]     ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]     ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]     ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]     ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]     ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]     ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]     ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]     ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]     ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]     ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]     ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]     ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]     ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]     ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[2]      ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[2]      ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]     ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]     ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]     ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]     ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[3]      ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[3]      ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[4]      ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[4]      ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[5]      ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[5]      ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[6]      ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[6]      ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[7]      ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[7]      ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[8]      ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[8]      ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]      ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]      ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read      ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read      ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write     ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write     ;
; -1.909 ; -0.667       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]  ;
; -1.909 ; -0.667       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]  ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sdClock'                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]          ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 11.963 ; 11.963 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 6.879  ; 6.879  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 3.740  ; 3.740  ; Rise       ; clk             ;
; rxd1         ; clk        ; 8.047  ; 8.047  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 8.725  ; 8.725  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.802  ; 7.802  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 7.923  ; 7.923  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.579  ; 7.579  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.725  ; 8.725  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.195  ; 7.195  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.709  ; 7.709  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 7.622  ; 7.622  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 7.942  ; 7.942  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 7.736  ; 7.736  ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 11.492 ; 11.492 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -5.819 ; -5.819 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -4.275 ; -4.275 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -3.474 ; -3.474 ; Rise       ; clk             ;
; rxd1         ; clk        ; -5.810 ; -5.810 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -6.336 ; -6.336 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -6.646 ; -6.646 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -6.796 ; -6.796 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -6.743 ; -6.743 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -7.139 ; -7.139 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -6.336 ; -6.336 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -6.571 ; -6.571 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -6.581 ; -6.581 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -7.108 ; -7.108 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -4.998 ; -4.998 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -5.666 ; -5.666 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 11.144 ; 11.144 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 12.072 ; 12.072 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 12.388 ; 12.388 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 8.669  ; 8.669  ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 8.395  ; 8.395  ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 8.669  ; 8.669  ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 8.591  ; 8.591  ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 8.586  ; 8.586  ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 8.242  ; 8.242  ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 8.571  ; 8.571  ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 8.275  ; 8.275  ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 8.295  ; 8.295  ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 8.873  ; 8.873  ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 8.259  ; 8.259  ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 8.243  ; 8.243  ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 7.899  ; 7.899  ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 7.887  ; 7.887  ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 8.866  ; 8.866  ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 8.256  ; 8.256  ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 8.873  ; 8.873  ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 8.655  ; 8.655  ; Rise       ; clk                ;
; hSync            ; clk                ; 7.838  ; 7.838  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 8.151  ; 8.151  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 8.118  ; 8.118  ; Rise       ; clk                ;
; vSync            ; clk                ; 7.826  ; 7.826  ; Rise       ; clk                ;
; video            ; clk                ; 8.190  ; 8.190  ; Rise       ; clk                ;
; videoB0          ; clk                ; 7.803  ; 7.803  ; Rise       ; clk                ;
; videoB1          ; clk                ; 8.152  ; 8.152  ; Rise       ; clk                ;
; videoG0          ; clk                ; 8.179  ; 8.179  ; Rise       ; clk                ;
; videoG1          ; clk                ; 7.807  ; 7.807  ; Rise       ; clk                ;
; videoR0          ; clk                ; 8.205  ; 8.205  ; Rise       ; clk                ;
; videoR1          ; clk                ; 8.193  ; 8.193  ; Rise       ; clk                ;
; videoSync        ; clk                ; 8.747  ; 8.747  ; Rise       ; clk                ;
; rts1             ; clk                ; 9.691  ; 9.691  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 12.815 ; 12.815 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 13.743 ; 13.743 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 14.059 ; 14.059 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 10.406 ; 10.406 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.406 ; 10.406 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 8.111  ; 8.111  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 10.312 ; 10.312 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 6.985  ; 6.985  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.290  ; 8.290  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 8.072  ; 8.072  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.377  ; 8.377  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 8.048  ; 8.048  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 9.937  ; 9.937  ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.160 ; 10.160 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.212 ; 10.212 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.334 ; 10.334 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.049 ; 10.049 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.551  ; 9.551  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 9.207  ; 9.207  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 9.462  ; 9.462  ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 11.076 ; 11.076 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.010 ; 10.010 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 11.076 ; 11.076 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 9.952  ; 9.952  ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.065 ; 10.065 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.966 ; 10.966 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 9.584  ; 9.584  ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 9.395  ; 9.395  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 8.957  ; 8.957  ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.586  ; 8.586  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 9.478  ; 9.478  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 12.073 ; 12.073 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 10.371 ; 10.371 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 9.864  ; 9.864  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 11.144 ; 11.144 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 12.072 ; 12.072 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 12.388 ; 12.388 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 8.242  ; 8.242  ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 8.395  ; 8.395  ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 8.669  ; 8.669  ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 8.591  ; 8.591  ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 8.586  ; 8.586  ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 8.242  ; 8.242  ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 8.571  ; 8.571  ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 8.275  ; 8.275  ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 8.295  ; 8.295  ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 7.887  ; 7.887  ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 8.259  ; 8.259  ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 8.243  ; 8.243  ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 7.899  ; 7.899  ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 7.887  ; 7.887  ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 8.866  ; 8.866  ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 8.256  ; 8.256  ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 8.873  ; 8.873  ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 8.655  ; 8.655  ; Rise       ; clk                ;
; hSync            ; clk                ; 7.838  ; 7.838  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 8.151  ; 8.151  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 8.118  ; 8.118  ; Rise       ; clk                ;
; vSync            ; clk                ; 7.826  ; 7.826  ; Rise       ; clk                ;
; video            ; clk                ; 8.190  ; 8.190  ; Rise       ; clk                ;
; videoB0          ; clk                ; 7.803  ; 7.803  ; Rise       ; clk                ;
; videoB1          ; clk                ; 8.152  ; 8.152  ; Rise       ; clk                ;
; videoG0          ; clk                ; 8.179  ; 8.179  ; Rise       ; clk                ;
; videoG1          ; clk                ; 7.807  ; 7.807  ; Rise       ; clk                ;
; videoR0          ; clk                ; 8.205  ; 8.205  ; Rise       ; clk                ;
; videoR1          ; clk                ; 8.193  ; 8.193  ; Rise       ; clk                ;
; videoSync        ; clk                ; 8.508  ; 8.508  ; Rise       ; clk                ;
; rts1             ; clk                ; 9.691  ; 9.691  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 12.575 ; 12.575 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 9.242  ; 9.242  ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 9.625  ; 9.625  ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 6.985  ; 6.985  ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.406 ; 10.406 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 8.111  ; 8.111  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 10.312 ; 10.312 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 6.985  ; 6.985  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.290  ; 8.290  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 8.072  ; 8.072  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.377  ; 8.377  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 8.048  ; 8.048  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 9.937  ; 9.937  ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.160 ; 10.160 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.212 ; 10.212 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.334 ; 10.334 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.049 ; 10.049 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.551  ; 9.551  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 9.207  ; 9.207  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 9.462  ; 9.462  ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 8.957  ; 8.957  ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.010 ; 10.010 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 11.076 ; 11.076 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 9.952  ; 9.952  ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.065 ; 10.065 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.966 ; 10.966 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 9.584  ; 9.584  ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 9.395  ; 9.395  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 8.957  ; 8.957  ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.586  ; 8.586  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 9.478  ; 9.478  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 11.216 ; 11.216 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 10.371 ; 10.371 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 9.864  ; 9.864  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 11.963 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 11.973 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 12.349 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 12.284 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 12.284 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.981 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 11.963 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.976 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.976 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.257 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.267 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.643 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.578 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.578 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.275 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.257 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 10.270 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.270 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 11.963    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 11.973    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 12.349    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 12.284    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 12.284    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.981    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 11.963    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.976    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.976    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.257    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.267    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.643    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.578    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.578    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.275    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.257    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 10.270    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.270    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -4.995 ; -1554.806     ;
; cpuClock           ; -4.904 ; -1237.477     ;
; sdClock            ; -2.181 ; -193.417      ;
; serialClkCount[15] ; -1.599 ; -232.931      ;
; T80s:cpu1|IORQ_n   ; -1.396 ; -57.862       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.334 ; -11.657       ;
; T80s:cpu1|IORQ_n   ; -0.660 ; -4.925        ;
; cpuClock           ; -0.190 ; -0.710        ;
; serialClkCount[15] ; -0.098 ; -0.446        ;
; sdClock            ; 0.215  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -1.246 ; -31.461       ;
; sdClock            ; -0.057 ; -0.114        ;
; T80s:cpu1|IORQ_n   ; 0.411  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -0.121 ; -2.370        ;
; T80s:cpu1|IORQ_n   ; 0.062  ; 0.000         ;
; sdClock            ; 0.806  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.000 ; -2008.732     ;
; T80s:cpu1|IORQ_n   ; -0.973 ; -154.738      ;
; cpuClock           ; -0.500 ; -346.000      ;
; serialClkCount[15] ; -0.500 ; -178.000      ;
; sdClock            ; -0.500 ; -174.000      ;
+--------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.995 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.065      ; 6.059      ;
; -4.993 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.063      ; 6.055      ;
; -4.977 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.061      ; 6.037      ;
; -4.953 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 1.000        ; 0.032      ; 5.984      ;
; -4.924 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.066      ; 5.989      ;
; -4.922 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.064      ; 5.985      ;
; -4.906 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.062      ; 5.967      ;
; -4.904 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.066      ; 5.969      ;
; -4.902 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.064      ; 5.965      ;
; -4.898 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.065      ; 5.962      ;
; -4.896 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.063      ; 5.958      ;
; -4.888 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.053      ; 5.940      ;
; -4.886 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.062      ; 5.947      ;
; -4.885 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.057      ; 5.941      ;
; -4.882 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 1.000        ; 0.033      ; 5.914      ;
; -4.880 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk         ; 1.000        ; 0.032      ; 5.911      ;
; -4.880 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.061      ; 5.940      ;
; -4.879 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.033      ; 5.911      ;
; -4.879 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.067      ; 5.945      ;
; -4.875 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.047      ; 5.921      ;
; -4.875 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.067      ; 5.941      ;
; -4.874 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.067      ; 5.940      ;
; -4.872 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.067      ; 5.938      ;
; -4.867 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.033      ; 5.899      ;
; -4.865 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.066      ; 5.930      ;
; -4.864 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.068      ; 5.931      ;
; -4.863 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.064      ; 5.926      ;
; -4.862 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.065      ; 5.926      ;
; -4.862 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 1.000        ; 0.033      ; 5.894      ;
; -4.860 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.063      ; 5.922      ;
; -4.856 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.068      ; 5.923      ;
; -4.856 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 1.000        ; 0.032      ; 5.887      ;
; -4.852 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.068      ; 5.919      ;
; -4.847 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.062      ; 5.908      ;
; -4.846 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.068      ; 5.913      ;
; -4.845 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.098      ; 5.942      ;
; -4.844 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.100      ; 5.943      ;
; -4.844 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.061      ; 5.904      ;
; -4.841 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.096      ; 5.936      ;
; -4.835 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.098      ; 5.932      ;
; -4.834 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.100      ; 5.933      ;
; -4.834 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.100      ; 5.933      ;
; -4.833 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.100      ; 5.932      ;
; -4.832 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4    ; clk          ; clk         ; 1.000        ; 0.065      ; 5.896      ;
; -4.831 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.047      ; 5.877      ;
; -4.829 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.082      ; 5.910      ;
; -4.827 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.082      ; 5.908      ;
; -4.827 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.096      ; 5.922      ;
; -4.824 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.098      ; 5.921      ;
; -4.823 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.082      ; 5.904      ;
; -4.823 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 1.000        ; 0.033      ; 5.855      ;
; -4.821 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg6  ; clk          ; clk         ; 1.000        ; 0.063      ; 5.883      ;
; -4.820 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3    ; clk          ; clk         ; 1.000        ; 0.033      ; 5.852      ;
; -4.820 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.092      ; 5.911      ;
; -4.820 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 1.000        ; 0.032      ; 5.851      ;
; -4.819 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ; clk          ; clk         ; 1.000        ; 0.053      ; 5.871      ;
; -4.818 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.096      ; 5.913      ;
; -4.817 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.054      ; 5.870      ;
; -4.816 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.065      ; 5.880      ;
; -4.816 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.061      ; 5.876      ;
; -4.816 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.098      ; 5.913      ;
; -4.814 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.871      ;
; -4.813 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.096      ; 5.908      ;
; -4.812 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8    ; clk          ; clk         ; 1.000        ; 0.065      ; 5.876      ;
; -4.812 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.092      ; 5.903      ;
; -4.812 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.092      ; 5.903      ;
; -4.809 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk         ; 1.000        ; 0.033      ; 5.841      ;
; -4.808 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.034      ; 5.841      ;
; -4.807 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.037      ; 5.843      ;
; -4.805 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.037      ; 5.841      ;
; -4.804 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.048      ; 5.851      ;
; -4.803 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.037      ; 5.839      ;
; -4.802 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg8  ; clk          ; clk         ; 1.000        ; 0.063      ; 5.864      ;
; -4.802 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.037      ; 5.838      ;
; -4.801 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.037      ; 5.837      ;
; -4.800 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg3    ; clk          ; clk         ; 1.000        ; 0.047      ; 5.846      ;
; -4.800 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.037      ; 5.836      ;
; -4.800 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.037      ; 5.836      ;
; -4.798 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.037      ; 5.834      ;
; -4.797 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7  ; clk          ; clk         ; 1.000        ; 0.063      ; 5.859      ;
; -4.797 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.054      ; 5.850      ;
; -4.796 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.034      ; 5.829      ;
; -4.794 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.851      ;
; -4.793 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9    ; clk          ; clk         ; 1.000        ; 0.065      ; 5.857      ;
; -4.792 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.038      ; 5.829      ;
; -4.791 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.053      ; 5.843      ;
; -4.790 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.038      ; 5.827      ;
; -4.789 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk         ; 1.000        ; 0.033      ; 5.821      ;
; -4.788 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5  ; clk          ; clk         ; 1.000        ; 0.057      ; 5.844      ;
; -4.788 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.034      ; 5.821      ;
; -4.784 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.038      ; 5.821      ;
; -4.784 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.048      ; 5.831      ;
; -4.783 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg10   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.847      ;
; -4.783 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk         ; 1.000        ; 0.032      ; 5.814      ;
; -4.782 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg10 ; clk          ; clk         ; 1.000        ; 0.063      ; 5.844      ;
; -4.782 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ; clk          ; clk         ; 1.000        ; 0.053      ; 5.834      ;
; -4.782 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.038      ; 5.819      ;
; -4.782 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.033      ; 5.814      ;
; -4.780 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.038      ; 5.817      ;
; -4.778 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.038      ; 5.815      ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                                                      ;
+--------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.904 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 5.917      ;
; -4.901 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 5.914      ;
; -4.875 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.891      ;
; -4.860 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 5.875      ;
; -4.854 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 5.867      ;
; -4.853 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 5.866      ;
; -4.836 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 5.851      ;
; -4.822 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.856      ;
; -4.820 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.848      ;
; -4.817 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 5.830      ;
; -4.817 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 5.830      ;
; -4.815 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.846      ;
; -4.808 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.824      ;
; -4.797 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.823      ;
; -4.794 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.820      ;
; -4.791 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.820      ;
; -4.790 ; T80s:cpu1|T80:u0|IR[6] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.806      ;
; -4.787 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.803      ;
; -4.787 ; T80s:cpu1|T80:u0|IR[6] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.803      ;
; -4.786 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.815      ;
; -4.782 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 5.795      ;
; -4.775 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 5.790      ;
; -4.768 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.797      ;
; -4.767 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.804      ;
; -4.763 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 5.774      ;
; -4.762 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 5.783      ;
; -4.761 ; T80s:cpu1|T80:u0|IR[6] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.780      ;
; -4.760 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 5.771      ;
; -4.757 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 5.778      ;
; -4.753 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.778      ;
; -4.753 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.781      ;
; -4.747 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.773      ;
; -4.746 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.777      ;
; -4.746 ; T80s:cpu1|T80:u0|IR[6] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 5.764      ;
; -4.746 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.772      ;
; -4.745 ; T80s:cpu1|T80:u0|IR[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 5.758      ;
; -4.743 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.774      ;
; -4.742 ; T80s:cpu1|T80:u0|IR[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 5.755      ;
; -4.740 ; T80s:cpu1|T80:u0|IR[6] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.756      ;
; -4.739 ; T80s:cpu1|T80:u0|IR[6] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.755      ;
; -4.735 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.786      ;
; -4.735 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.769      ;
; -4.734 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 5.748      ;
; -4.733 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 5.768      ;
; -4.733 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.784      ;
; -4.729 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 5.764      ;
; -4.729 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.757      ;
; -4.727 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.754      ;
; -4.723 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.739      ;
; -4.723 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.039     ; 5.716      ;
; -4.722 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 5.737      ;
; -4.722 ; T80s:cpu1|T80:u0|IR[6] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 5.740      ;
; -4.721 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 5.736      ;
; -4.721 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.752      ;
; -4.720 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.039     ; 5.713      ;
; -4.719 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 5.732      ;
; -4.718 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.749      ;
; -4.717 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.751      ;
; -4.716 ; T80s:cpu1|T80:u0|IR[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.732      ;
; -4.715 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.762      ;
; -4.713 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 5.724      ;
; -4.713 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.754      ;
; -4.712 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 5.723      ;
; -4.710 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.736      ;
; -4.710 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.736      ;
; -4.708 ; T80s:cpu1|T80:u0|IR[6] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.745      ;
; -4.708 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.752      ;
; -4.707 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 5.722      ;
; -4.706 ; T80s:cpu1|T80:u0|IR[6] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.737      ;
; -4.704 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.720      ;
; -4.703 ; T80s:cpu1|T80:u0|IR[6] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.719      ;
; -4.703 ; T80s:cpu1|T80:u0|IR[6] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.719      ;
; -4.702 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.727      ;
; -4.702 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.735      ;
; -4.701 ; T80s:cpu1|T80:u0|IR[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 5.716      ;
; -4.701 ; T80s:cpu1|T80:u0|IR[6] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.735      ;
; -4.701 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.730      ;
; -4.696 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 5.709      ;
; -4.696 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.727      ;
; -4.695 ; T80s:cpu1|T80:u0|IR[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 5.708      ;
; -4.695 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.726      ;
; -4.695 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 5.708      ;
; -4.694 ; T80s:cpu1|T80:u0|IR[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 5.707      ;
; -4.694 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.036     ; 5.690      ;
; -4.694 ; T80s:cpu1|T80:u0|IR[6] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.713      ;
; -4.693 ; T80s:cpu1|T80:u0|IR[4] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 5.706      ;
; -4.692 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.726      ;
; -4.684 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.726      ;
; -4.681 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.713      ;
; -4.680 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.709      ;
; -4.679 ; T80s:cpu1|T80:u0|F[0]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.037     ; 5.674      ;
; -4.679 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.705      ;
; -4.679 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.721      ;
; -4.678 ; T80s:cpu1|T80:u0|F[2]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.711      ;
; -4.677 ; T80s:cpu1|T80:u0|F[7]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.710      ;
; -4.677 ; T80s:cpu1|T80:u0|IR[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 5.692      ;
; -4.677 ; T80s:cpu1|T80:u0|IR[6] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.709      ;
; -4.676 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 5.687      ;
; -4.676 ; T80s:cpu1|T80:u0|IR[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 5.687      ;
; -4.675 ; T80s:cpu1|T80:u0|F[6]  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.701      ;
+--------+------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sdClock'                                                                                                                                                 ;
+--------+----------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -2.181 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:bit_counter[6]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.185     ; 1.528      ;
; -2.181 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:bit_counter[7]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.185     ; 1.528      ;
; -2.181 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:bit_counter[1]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.185     ; 1.528      ;
; -2.181 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:bit_counter[3]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.185     ; 1.528      ;
; -2.181 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:bit_counter[4]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.185     ; 1.528      ;
; -2.164 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[1]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.202     ; 1.494      ;
; -2.164 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[0]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.202     ; 1.494      ;
; -2.164 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[2]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.202     ; 1.494      ;
; -2.164 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[3]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.202     ; 1.494      ;
; -2.164 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[5]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.202     ; 1.494      ;
; -2.164 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[6]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.202     ; 1.494      ;
; -2.164 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[7]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.202     ; 1.494      ;
; -2.164 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[8]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.202     ; 1.494      ;
; -2.164 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[9]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.202     ; 1.494      ;
; -2.164 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[4]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.202     ; 1.494      ;
; -2.152 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:bit_counter[2]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.185     ; 1.499      ;
; -2.152 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:bit_counter[0]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.185     ; 1.499      ;
; -2.152 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.182     ; 1.502      ;
; -2.152 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.182     ; 1.502      ;
; -2.152 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.182     ; 1.502      ;
; -2.152 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.182     ; 1.502      ;
; -2.152 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.182     ; 1.502      ;
; -2.152 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.182     ; 1.502      ;
; -2.152 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.182     ; 1.502      ;
; -2.004 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:bit_counter[6]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.477     ; 2.059      ;
; -2.004 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:bit_counter[7]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.477     ; 2.059      ;
; -2.004 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:bit_counter[1]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.477     ; 2.059      ;
; -2.004 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:bit_counter[3]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.477     ; 2.059      ;
; -2.004 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:bit_counter[4]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.477     ; 2.059      ;
; -1.955 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:bit_counter[2]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.477     ; 2.010      ;
; -1.955 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:bit_counter[0]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.477     ; 2.010      ;
; -1.938 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[1]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.494     ; 1.976      ;
; -1.938 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[0]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.494     ; 1.976      ;
; -1.938 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[2]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.494     ; 1.976      ;
; -1.938 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[3]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.494     ; 1.976      ;
; -1.938 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[5]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.494     ; 1.976      ;
; -1.938 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[6]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.494     ; 1.976      ;
; -1.938 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[7]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.494     ; 1.976      ;
; -1.938 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[8]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.494     ; 1.976      ;
; -1.938 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[9]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.494     ; 1.976      ;
; -1.938 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[4]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.494     ; 1.976      ;
; -1.852 ; sd_controller:sd1|din_latched[3]       ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.182     ; 1.202      ;
; -1.844 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.202     ; 1.174      ;
; -1.824 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.474     ; 1.882      ;
; -1.824 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.474     ; 1.882      ;
; -1.824 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.474     ; 1.882      ;
; -1.824 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.474     ; 1.882      ;
; -1.760 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.201     ; 1.091      ;
; -1.731 ; sd_controller:sd1|din_latched[6]       ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.182     ; 1.081      ;
; -1.726 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.185     ; 1.073      ;
; -1.662 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.474     ; 1.720      ;
; -1.661 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|state.read_block_data         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.482     ; 1.711      ;
; -1.630 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:bit_counter[5]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.477     ; 1.685      ;
; -1.594 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|state.write_block_data        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.181     ; 0.945      ;
; -1.575 ; sd_controller:sd1|din_latched[1]       ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.182     ; 0.925      ;
; -1.544 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.474     ; 1.602      ;
; -1.544 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:bit_counter[5]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.185     ; 0.891      ;
; -1.543 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.474     ; 1.601      ;
; -1.537 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.cmd8             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.474     ; 1.595      ;
; -1.534 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.cardsel          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.474     ; 1.592      ;
; -1.506 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.474     ; 1.564      ;
; -1.480 ; sd_controller:sd1|block_write          ; sd_controller:sd1|state.idle                    ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.178     ; 0.834      ;
; -1.434 ; sd_controller:sd1|block_read           ; sd_controller:sd1|state.idle                    ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.178     ; 0.788      ;
; -1.430 ; sd_controller:sd1|din_latched[0]       ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.185     ; 0.777      ;
; -1.414 ; sd_controller:sd1|\fsm:bit_counter[7]  ; sd_controller:sd1|\fsm:bit_counter[6]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.446      ;
; -1.414 ; sd_controller:sd1|\fsm:bit_counter[7]  ; sd_controller:sd1|\fsm:bit_counter[7]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.446      ;
; -1.414 ; sd_controller:sd1|\fsm:bit_counter[7]  ; sd_controller:sd1|\fsm:bit_counter[1]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.446      ;
; -1.414 ; sd_controller:sd1|\fsm:bit_counter[7]  ; sd_controller:sd1|\fsm:bit_counter[3]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.446      ;
; -1.414 ; sd_controller:sd1|\fsm:bit_counter[7]  ; sd_controller:sd1|\fsm:bit_counter[4]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.446      ;
; -1.412 ; sd_controller:sd1|\fsm:bit_counter[0]  ; sd_controller:sd1|\fsm:bit_counter[6]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.444      ;
; -1.412 ; sd_controller:sd1|\fsm:bit_counter[0]  ; sd_controller:sd1|\fsm:bit_counter[7]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.444      ;
; -1.412 ; sd_controller:sd1|\fsm:bit_counter[0]  ; sd_controller:sd1|\fsm:bit_counter[1]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.444      ;
; -1.412 ; sd_controller:sd1|\fsm:bit_counter[0]  ; sd_controller:sd1|\fsm:bit_counter[3]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.444      ;
; -1.412 ; sd_controller:sd1|\fsm:bit_counter[0]  ; sd_controller:sd1|\fsm:bit_counter[4]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.444      ;
; -1.406 ; sd_controller:sd1|\fsm:bit_counter[4]  ; sd_controller:sd1|\fsm:bit_counter[6]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.438      ;
; -1.406 ; sd_controller:sd1|\fsm:bit_counter[4]  ; sd_controller:sd1|\fsm:bit_counter[7]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.438      ;
; -1.406 ; sd_controller:sd1|\fsm:bit_counter[4]  ; sd_controller:sd1|\fsm:bit_counter[1]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.438      ;
; -1.406 ; sd_controller:sd1|\fsm:bit_counter[4]  ; sd_controller:sd1|\fsm:bit_counter[3]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.438      ;
; -1.406 ; sd_controller:sd1|\fsm:bit_counter[4]  ; sd_controller:sd1|\fsm:bit_counter[4]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.438      ;
; -1.402 ; sd_controller:sd1|\fsm:bit_counter[6]  ; sd_controller:sd1|\fsm:bit_counter[6]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.434      ;
; -1.402 ; sd_controller:sd1|\fsm:bit_counter[6]  ; sd_controller:sd1|\fsm:bit_counter[7]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.434      ;
; -1.402 ; sd_controller:sd1|\fsm:bit_counter[6]  ; sd_controller:sd1|\fsm:bit_counter[1]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.434      ;
; -1.402 ; sd_controller:sd1|\fsm:bit_counter[6]  ; sd_controller:sd1|\fsm:bit_counter[3]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.434      ;
; -1.402 ; sd_controller:sd1|\fsm:bit_counter[6]  ; sd_controller:sd1|\fsm:bit_counter[4]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.434      ;
; -1.393 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.acmd41           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.474     ; 1.451      ;
; -1.392 ; sd_controller:sd1|din_latched[5]       ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.182     ; 0.742      ;
; -1.389 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|\fsm:bit_counter[6]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.421      ;
; -1.389 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|\fsm:bit_counter[7]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.421      ;
; -1.389 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|\fsm:bit_counter[1]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.421      ;
; -1.389 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|\fsm:bit_counter[3]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.421      ;
; -1.389 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|\fsm:bit_counter[4]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.421      ;
; -1.380 ; sd_controller:sd1|state.idle           ; sd_controller:sd1|\fsm:bit_counter[6]           ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.409      ;
; -1.380 ; sd_controller:sd1|state.idle           ; sd_controller:sd1|\fsm:bit_counter[7]           ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.409      ;
; -1.380 ; sd_controller:sd1|state.idle           ; sd_controller:sd1|\fsm:bit_counter[1]           ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.409      ;
; -1.380 ; sd_controller:sd1|state.idle           ; sd_controller:sd1|\fsm:bit_counter[3]           ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.409      ;
; -1.380 ; sd_controller:sd1|state.idle           ; sd_controller:sd1|\fsm:bit_counter[4]           ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.409      ;
; -1.378 ; sd_controller:sd1|\fsm:byte_counter[3] ; sd_controller:sd1|\fsm:bit_counter[6]           ; sdClock          ; sdClock     ; 1.000        ; 0.017      ; 2.427      ;
; -1.378 ; sd_controller:sd1|\fsm:byte_counter[3] ; sd_controller:sd1|\fsm:bit_counter[7]           ; sdClock          ; sdClock     ; 1.000        ; 0.017      ; 2.427      ;
; -1.378 ; sd_controller:sd1|\fsm:byte_counter[3] ; sd_controller:sd1|\fsm:bit_counter[1]           ; sdClock          ; sdClock     ; 1.000        ; 0.017      ; 2.427      ;
; -1.378 ; sd_controller:sd1|\fsm:byte_counter[3] ; sd_controller:sd1|\fsm:bit_counter[3]           ; sdClock          ; sdClock     ; 1.000        ; 0.017      ; 2.427      ;
+--------+----------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClkCount[15]'                                                                                                         ;
+--------+------------------------+---------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                         ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.599 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~79    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.177     ; 1.954      ;
; -1.579 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~111   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.177     ; 1.934      ;
; -1.579 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~110   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.177     ; 1.934      ;
; -1.569 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~21    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.182     ; 1.919      ;
; -1.569 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~27    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.182     ; 1.919      ;
; -1.554 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~79    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.198     ; 1.888      ;
; -1.553 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~50    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.176     ; 1.909      ;
; -1.553 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~46    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.176     ; 1.909      ;
; -1.534 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~111   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.198     ; 1.868      ;
; -1.534 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~110   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.198     ; 1.868      ;
; -1.524 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~21    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.203     ; 1.853      ;
; -1.524 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~27    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.203     ; 1.853      ;
; -1.516 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~79    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.198     ; 1.850      ;
; -1.508 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~50    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.197     ; 1.843      ;
; -1.508 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~46    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.197     ; 1.843      ;
; -1.506 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~61    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.179     ; 1.859      ;
; -1.506 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~66    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.179     ; 1.859      ;
; -1.496 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~111   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.198     ; 1.830      ;
; -1.496 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~110   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.198     ; 1.830      ;
; -1.486 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~39    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.182     ; 1.836      ;
; -1.486 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~44    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.182     ; 1.836      ;
; -1.486 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~37    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.182     ; 1.836      ;
; -1.486 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~42    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.182     ; 1.836      ;
; -1.486 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~41    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.182     ; 1.836      ;
; -1.486 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~43    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.182     ; 1.836      ;
; -1.486 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~38    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.182     ; 1.836      ;
; -1.486 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~40    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.182     ; 1.836      ;
; -1.486 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~21    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.203     ; 1.815      ;
; -1.486 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~27    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.203     ; 1.815      ;
; -1.481 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~47    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.177     ; 1.836      ;
; -1.481 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~52    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.177     ; 1.836      ;
; -1.481 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~45    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.177     ; 1.836      ;
; -1.481 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~49    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.177     ; 1.836      ;
; -1.481 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~51    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.177     ; 1.836      ;
; -1.481 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~48    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.177     ; 1.836      ;
; -1.477 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~55    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.180     ; 1.829      ;
; -1.477 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~60    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.180     ; 1.829      ;
; -1.477 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~53    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.180     ; 1.829      ;
; -1.477 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~58    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.180     ; 1.829      ;
; -1.477 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~57    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.180     ; 1.829      ;
; -1.477 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~59    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.180     ; 1.829      ;
; -1.477 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~54    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.180     ; 1.829      ;
; -1.477 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~56    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.180     ; 1.829      ;
; -1.472 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~125   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.180     ; 1.824      ;
; -1.472 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~126   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.180     ; 1.824      ;
; -1.470 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~50    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.197     ; 1.805      ;
; -1.470 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~46    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.197     ; 1.805      ;
; -1.469 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.178     ; 1.823      ;
; -1.469 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.178     ; 1.823      ;
; -1.469 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.178     ; 1.823      ;
; -1.469 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.178     ; 1.823      ;
; -1.469 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.178     ; 1.823      ;
; -1.469 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.178     ; 1.823      ;
; -1.461 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~61    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.200     ; 1.793      ;
; -1.461 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~66    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.200     ; 1.793      ;
; -1.454 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~87    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.175     ; 1.811      ;
; -1.454 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~85    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.175     ; 1.811      ;
; -1.441 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~39    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.203     ; 1.770      ;
; -1.441 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~44    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.203     ; 1.770      ;
; -1.441 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~37    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.203     ; 1.770      ;
; -1.441 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~42    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.203     ; 1.770      ;
; -1.441 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~41    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.203     ; 1.770      ;
; -1.441 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~43    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.203     ; 1.770      ;
; -1.441 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~38    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.203     ; 1.770      ;
; -1.441 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~40    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.203     ; 1.770      ;
; -1.436 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~47    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.198     ; 1.770      ;
; -1.436 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~52    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.198     ; 1.770      ;
; -1.436 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~45    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.198     ; 1.770      ;
; -1.436 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~49    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.198     ; 1.770      ;
; -1.436 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~51    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.198     ; 1.770      ;
; -1.436 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~48    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.198     ; 1.770      ;
; -1.432 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~55    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.201     ; 1.763      ;
; -1.432 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~60    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.201     ; 1.763      ;
; -1.432 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~53    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.201     ; 1.763      ;
; -1.432 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~58    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.201     ; 1.763      ;
; -1.432 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~57    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.201     ; 1.763      ;
; -1.432 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~59    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.201     ; 1.763      ;
; -1.432 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~54    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.201     ; 1.763      ;
; -1.432 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~56    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.201     ; 1.763      ;
; -1.428 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~31    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.177     ; 1.783      ;
; -1.428 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~36    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.177     ; 1.783      ;
; -1.428 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~29    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.177     ; 1.783      ;
; -1.428 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~34    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.177     ; 1.783      ;
; -1.428 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~33    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.177     ; 1.783      ;
; -1.428 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~35    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.177     ; 1.783      ;
; -1.428 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~30    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.177     ; 1.783      ;
; -1.428 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~32    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.177     ; 1.783      ;
; -1.427 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~125   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.201     ; 1.758      ;
; -1.427 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~126   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.201     ; 1.758      ;
; -1.425 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~63    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.178     ; 1.779      ;
; -1.425 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~68    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.178     ; 1.779      ;
; -1.425 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~65    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.178     ; 1.779      ;
; -1.425 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~67    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.178     ; 1.779      ;
; -1.425 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~62    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.178     ; 1.779      ;
; -1.425 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~64    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.178     ; 1.779      ;
; -1.424 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.199     ; 1.757      ;
; -1.424 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.199     ; 1.757      ;
; -1.424 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.199     ; 1.757      ;
; -1.424 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.199     ; 1.757      ;
; -1.424 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.199     ; 1.757      ;
+--------+------------------------+---------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -1.396 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.993      ;
; -1.396 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.993      ;
; -1.396 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.993      ;
; -1.396 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.993      ;
; -1.396 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.993      ;
; -1.396 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.993      ;
; -1.392 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.989      ;
; -1.392 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.989      ;
; -1.392 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.989      ;
; -1.392 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.989      ;
; -1.392 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.989      ;
; -1.392 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.989      ;
; -1.386 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.439     ; 1.979      ;
; -1.366 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.439     ; 1.959      ;
; -1.362 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.959      ;
; -1.338 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.935      ;
; -1.334 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.328     ; 2.038      ;
; -1.331 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.328     ; 2.035      ;
; -1.330 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.042     ; 2.320      ;
; -1.318 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.328     ; 2.022      ;
; -1.315 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.328     ; 2.019      ;
; -1.308 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.042     ; 2.298      ;
; -1.300 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.072     ; 2.260      ;
; -1.286 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.072     ; 2.246      ;
; -1.282 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.328     ; 1.986      ;
; -1.272 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.072     ; 2.232      ;
; -1.266 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.328     ; 1.970      ;
; -1.247 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.437     ; 1.842      ;
; -1.244 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.014     ; 2.262      ;
; -1.241 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.437     ; 1.836      ;
; -1.229 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.439     ; 1.822      ;
; -1.228 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.014     ; 2.246      ;
; -1.212 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.433     ; 1.811      ;
; -1.207 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.439     ; 1.800      ;
; -1.184 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.433     ; 1.783      ;
; -1.177 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.774      ;
; -1.177 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.774      ;
; -1.177 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.774      ;
; -1.177 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.774      ;
; -1.177 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.774      ;
; -1.177 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.774      ;
; -1.174 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.771      ;
; -1.174 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.771      ;
; -1.174 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.771      ;
; -1.174 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.771      ;
; -1.174 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.771      ;
; -1.174 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.771      ;
; -1.166 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.763      ;
; -1.166 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.763      ;
; -1.166 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.763      ;
; -1.166 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.763      ;
; -1.166 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.763      ;
; -1.166 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.763      ;
; -1.164 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.761      ;
; -1.164 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.761      ;
; -1.164 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.761      ;
; -1.164 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.761      ;
; -1.164 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.761      ;
; -1.164 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.761      ;
; -1.163 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.072     ; 2.123      ;
; -1.155 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.433     ; 1.754      ;
; -1.145 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.072     ; 2.105      ;
; -1.141 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.072     ; 2.101      ;
; -1.135 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.014     ; 2.153      ;
; -1.131 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.328     ; 1.835      ;
; -1.129 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.072     ; 2.089      ;
; -1.112 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.433     ; 1.711      ;
; -1.111 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.072     ; 2.071      ;
; -1.111 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.047     ; 2.096      ;
; -1.102 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.072     ; 2.062      ;
; -1.093 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.072     ; 2.053      ;
; -1.074 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.437     ; 1.669      ;
; -1.054 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.437     ; 1.649      ;
; -1.037 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.433     ; 1.636      ;
; -1.010 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.047     ; 1.995      ;
; -0.999 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.433     ; 1.598      ;
; -0.962 ; SBCTextDisplayRGB:io2|controlReg[6]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.571     ; 0.923      ;
; -0.937 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.407     ; 1.062      ;
; -0.929 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.526      ;
; -0.886 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.483      ;
; -0.864 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.571     ; 0.825      ;
; -0.861 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.220     ; 1.673      ;
; -0.861 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.220     ; 1.673      ;
; -0.861 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.220     ; 1.673      ;
; -0.861 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.220     ; 1.673      ;
; -0.861 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.220     ; 1.673      ;
; -0.861 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.220     ; 1.673      ;
; -0.861 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.220     ; 1.673      ;
; -0.861 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.220     ; 1.673      ;
; -0.858 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.455      ;
; -0.854 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.451      ;
; -0.820 ; SBCTextDisplayRGB:io2|controlReg[5]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.571     ; 0.781      ;
; -0.802 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.439     ; 1.395      ;
; -0.801 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.599     ; 0.734      ;
; -0.759 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.439     ; 1.352      ;
; -0.746 ; bufferedUART:io1|controlReg[5]         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.400     ; 0.878      ;
; -0.731 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.439     ; 1.324      ;
; -0.727 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.439     ; 1.320      ;
; -0.689 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|host_read_flag       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.196     ; 1.025      ;
; -0.659 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.433     ; 1.258      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                      ;
+--------+-------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.334 ; serialClkCount[15]            ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 1.436      ; 0.395      ;
; -0.834 ; serialClkCount[15]            ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 1.436      ; 0.395      ;
; -0.415 ; T80s:cpu1|T80:u0|A[4]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.920      ; 0.643      ;
; -0.403 ; T80s:cpu1|T80:u0|A[3]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.920      ; 0.655      ;
; -0.385 ; T80s:cpu1|T80:u0|A[5]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.920      ; 0.673      ;
; -0.338 ; T80s:cpu1|IORQ_n              ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.411      ; 1.366      ;
; -0.305 ; T80s:cpu1|T80:u0|A[3]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 0.763      ;
; -0.298 ; T80s:cpu1|T80:u0|A[4]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.926      ; 0.766      ;
; -0.295 ; T80s:cpu1|T80:u0|A[3]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.926      ; 0.769      ;
; -0.295 ; T80s:cpu1|T80:u0|A[3]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.941      ; 0.784      ;
; -0.291 ; T80s:cpu1|T80:u0|A[3]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a6~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.938      ; 0.785      ;
; -0.285 ; T80s:cpu1|T80:u0|A[6]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a0~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.906      ; 0.759      ;
; -0.281 ; T80s:cpu1|T80:u0|A[4]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.941      ; 0.798      ;
; -0.272 ; T80s:cpu1|T80:u0|A[6]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a9~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.910      ; 0.776      ;
; -0.253 ; T80s:cpu1|T80:u0|A[3]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a9~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.910      ; 0.795      ;
; -0.253 ; T80s:cpu1|T80:u0|A[3]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a3~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.922      ; 0.807      ;
; -0.209 ; T80s:cpu1|T80:u0|A[7]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.694      ; 0.623      ;
; -0.199 ; T80s:cpu1|T80:u0|A[1]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.926      ; 0.865      ;
; -0.190 ; T80s:cpu1|T80:u0|A[1]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a6~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.938      ; 0.886      ;
; -0.180 ; T80s:cpu1|T80:u0|A[4]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.942      ; 0.900      ;
; -0.178 ; T80s:cpu1|T80:u0|A[3]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.942      ; 0.902      ;
; -0.174 ; T80s:cpu1|T80:u0|A[1]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.941      ; 0.905      ;
; -0.161 ; T80s:cpu1|T80:u0|A[6]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.926      ; 0.903      ;
; -0.157 ; T80s:cpu1|T80:u0|A[5]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a3~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.922      ; 0.903      ;
; -0.155 ; T80s:cpu1|T80:u0|A[1]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.927      ; 0.910      ;
; -0.154 ; T80s:cpu1|T80:u0|A[4]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a6~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.938      ; 0.922      ;
; -0.153 ; T80s:cpu1|T80:u0|A[5]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.927      ; 0.912      ;
; -0.153 ; T80s:cpu1|T80:u0|A[3]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.927      ; 0.912      ;
; -0.149 ; T80s:cpu1|T80:u0|A[6]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a3~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.922      ; 0.911      ;
; -0.146 ; T80s:cpu1|T80:u0|A[3]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a0~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.906      ; 0.898      ;
; -0.144 ; T80s:cpu1|T80:u0|A[4]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 0.924      ;
; -0.143 ; T80s:cpu1|T80:u0|A[6]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.927      ; 0.922      ;
; -0.137 ; T80s:cpu1|T80:u0|A[6]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a1~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 0.931      ;
; -0.134 ; T80s:cpu1|T80:u0|A[6]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 0.936      ;
; -0.133 ; T80s:cpu1|T80:u0|A[4]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.927      ; 0.932      ;
; -0.132 ; T80s:cpu1|IORQ_n              ; OutLatch:latchIO0|Q_tmp[1]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.427      ; 1.588      ;
; -0.132 ; T80s:cpu1|IORQ_n              ; OutLatch:latchIO0|Q_tmp[3]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.427      ; 1.588      ;
; -0.131 ; T80s:cpu1|T80:u0|A[4]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a3~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.922      ; 0.929      ;
; -0.124 ; T80s:cpu1|IORQ_n              ; OutLatch:latchIO1|Q_tmp[0]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.429      ; 1.598      ;
; -0.124 ; T80s:cpu1|IORQ_n              ; OutLatch:latchIO1|Q_tmp[1]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.429      ; 1.598      ;
; -0.124 ; T80s:cpu1|IORQ_n              ; OutLatch:latchIO1|Q_tmp[2]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.429      ; 1.598      ;
; -0.124 ; T80s:cpu1|IORQ_n              ; OutLatch:latchIO1|Q_tmp[3]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.429      ; 1.598      ;
; -0.124 ; T80s:cpu1|IORQ_n              ; OutLatch:latchIO1|Q_tmp[4]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.429      ; 1.598      ;
; -0.124 ; T80s:cpu1|IORQ_n              ; OutLatch:latchIO1|Q_tmp[5]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.429      ; 1.598      ;
; -0.124 ; T80s:cpu1|IORQ_n              ; OutLatch:latchIO1|Q_tmp[6]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.429      ; 1.598      ;
; -0.124 ; T80s:cpu1|IORQ_n              ; OutLatch:latchIO1|Q_tmp[7]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.429      ; 1.598      ;
; -0.124 ; T80s:cpu1|T80:u0|A[3]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a1~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 0.944      ;
; -0.123 ; T80s:cpu1|T80:u0|A[4]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a9~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.910      ; 0.925      ;
; -0.120 ; T80s:cpu1|T80:u0|A[3]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 0.950      ;
; -0.109 ; T80s:cpu1|T80:u0|A[3]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a7~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.933      ; 0.962      ;
; -0.096 ; T80s:cpu1|T80:u0|A[2]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a0~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.906      ; 0.948      ;
; -0.094 ; T80s:cpu1|T80:u0|A[1]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.942      ; 0.986      ;
; -0.070 ; T80s:cpu1|T80:u0|A[7]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a6~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.691      ; 0.759      ;
; -0.065 ; T80s:cpu1|IORQ_n              ; OutLatch:latchIO0|Q_tmp[0]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.429      ; 1.657      ;
; -0.065 ; T80s:cpu1|IORQ_n              ; OutLatch:latchIO0|Q_tmp[2]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.429      ; 1.657      ;
; -0.065 ; T80s:cpu1|IORQ_n              ; OutLatch:latchIO0|Q_tmp[4]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.429      ; 1.657      ;
; -0.065 ; T80s:cpu1|IORQ_n              ; OutLatch:latchIO0|Q_tmp[5]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.429      ; 1.657      ;
; -0.065 ; T80s:cpu1|IORQ_n              ; OutLatch:latchIO0|Q_tmp[6]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.429      ; 1.657      ;
; -0.065 ; T80s:cpu1|IORQ_n              ; OutLatch:latchIO0|Q_tmp[7]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.429      ; 1.657      ;
; -0.065 ; T80s:cpu1|T80:u0|A[3]         ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; cpuClock           ; clk         ; 0.000        ; 0.847      ; 0.934      ;
; -0.061 ; T80s:cpu1|T80:u0|A[6]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.942      ; 1.019      ;
; -0.053 ; T80s:cpu1|T80:u0|A[7]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.683      ; 0.768      ;
; -0.041 ; T80s:cpu1|T80:u0|A[1]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a0~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.906      ; 1.003      ;
; -0.040 ; T80s:cpu1|T80:u0|A[7]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.679      ; 0.777      ;
; -0.035 ; T80s:cpu1|T80:u0|A[1]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a3~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.922      ; 1.025      ;
; -0.029 ; T80s:cpu1|T80:u0|A[5]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.942      ; 1.051      ;
; -0.029 ; T80s:cpu1|T80:u0|A[6]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a7~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.933      ; 1.042      ;
; -0.027 ; T80s:cpu1|T80:u0|A[1]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 1.041      ;
; -0.025 ; T80s:cpu1|T80:u0|A[5]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a1~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 1.043      ;
; -0.024 ; T80s:cpu1|T80:u0|A[1]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a9~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.910      ; 1.024      ;
; -0.014 ; T80s:cpu1|T80:u0|A[5]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 1.056      ;
; -0.009 ; T80s:cpu1|T80:u0|A[5]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a7~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.933      ; 1.062      ;
; -0.005 ; T80s:cpu1|T80:u0|A[1]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 1.065      ;
; 0.000  ; T80s:cpu1|T80:u0|A[1]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.920      ; 1.058      ;
; 0.006  ; T80s:cpu1|T80:u0|A[4]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a0~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.906      ; 1.050      ;
; 0.011  ; T80s:cpu1|T80:u0|A[4]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a1~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 1.079      ;
; 0.014  ; T80s:cpu1|T80:u0|A[5]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a9~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.910      ; 1.062      ;
; 0.016  ; T80s:cpu1|T80:u0|A[4]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 1.086      ;
; 0.031  ; T80s:cpu1|T80:u0|A[5]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a0~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.906      ; 1.075      ;
; 0.065  ; T80s:cpu1|T80:u0|A[2]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a7~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.933      ; 1.136      ;
; 0.071  ; T80s:cpu1|T80:u0|A[6]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.941      ; 1.150      ;
; 0.073  ; T80s:cpu1|T80:u0|A[1]         ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; cpuClock           ; clk         ; 0.000        ; 0.847      ; 1.072      ;
; 0.087  ; T80s:cpu1|T80:u0|A[6]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a6~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.938      ; 1.163      ;
; 0.091  ; T80s:cpu1|T80:u0|A[1]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a7~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.933      ; 1.162      ;
; 0.103  ; T80s:cpu1|T80:u0|A[6]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 1.171      ;
; 0.106  ; T80s:cpu1|T80:u0|A[5]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.941      ; 1.185      ;
; 0.120  ; T80s:cpu1|T80:u0|A[4]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a7~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.933      ; 1.191      ;
; 0.124  ; T80s:cpu1|T80:u0|A[5]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a15~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.926      ; 1.188      ;
; 0.128  ; T80s:cpu1|T80:u0|A[2]         ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; cpuClock           ; clk         ; 0.000        ; 0.847      ; 1.127      ;
; 0.130  ; T80s:cpu1|T80:u0|A[5]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a6~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.938      ; 1.206      ;
; 0.135  ; T80s:cpu1|T80:u0|A[7]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.695      ; 0.968      ;
; 0.142  ; T80s:cpu1|T80:u0|A[5]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 1.210      ;
; 0.156  ; T80s:cpu1|T80:u0|A[5]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.926      ; 1.220      ;
; 0.162  ; T80s:cpu1|IORQ_n              ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.411      ; 1.366      ;
; 0.165  ; T80s:cpu1|T80:u0|A[2]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 1.235      ;
; 0.194  ; T80s:cpu1|T80:u0|A[4]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a15~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.926      ; 1.258      ;
; 0.211  ; T80s:cpu1|T80:u0|A[6]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a11~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 1.283      ;
; 0.213  ; T80s:cpu1|T80:u0|A[4]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a11~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 1.285      ;
; 0.214  ; T80s:cpu1|T80:u0|A[5]         ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a13~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 1.282      ;
; 0.215  ; SBCTextDisplayRGB:io2|hActive ; SBCTextDisplayRGB:io2|hActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+--------+-------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -0.660 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 1.177      ; 0.669      ;
; -0.322 ; sd_controller:sd1|sd_write_flag        ; sd_controller:sd1|host_write_flag      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.185      ; 0.515      ;
; -0.284 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.788      ; 0.656      ;
; -0.262 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[11]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.185      ; 0.575      ;
; -0.261 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[12]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.185      ; 0.576      ;
; -0.243 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[16]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.894      ; 1.303      ;
; -0.232 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[16]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.894      ; 1.314      ;
; -0.202 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[10]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.185      ; 0.635      ;
; -0.200 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[14]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.185      ; 0.637      ;
; -0.198 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[15]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.185      ; 0.639      ;
; -0.198 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[9]           ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.185      ; 0.639      ;
; -0.194 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[13]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.185      ; 0.643      ;
; -0.181 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.406      ;
; -0.154 ; T80s:cpu1|T80:u0|DO[2]                 ; bufferedUART:io1|txByteLatch[2]        ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 0.986      ; 0.484      ;
; -0.141 ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[0]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.038      ; 1.049      ;
; -0.135 ; sd_controller:sd1|block_write          ; sd_controller:sd1|block_write          ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.350      ; 0.367      ;
; -0.135 ; sd_controller:sd1|block_read           ; sd_controller:sd1|block_read           ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.350      ; 0.367      ;
; -0.135 ; sd_controller:sd1|address[24]          ; sd_controller:sd1|address[24]          ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.350      ; 0.367      ;
; -0.135 ; sd_controller:sd1|address[16]          ; sd_controller:sd1|address[16]          ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.350      ; 0.367      ;
; -0.135 ; sd_controller:sd1|address[8]           ; sd_controller:sd1|address[8]           ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.350      ; 0.367      ;
; -0.113 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.328      ; 0.367      ;
; -0.113 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.328      ; 0.367      ;
; -0.113 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.328      ; 0.367      ;
; -0.113 ; bufferedUART:io1|rxBuffer~120          ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.216      ; 0.755      ;
; -0.103 ; bufferedUART:io1|rxBuffer~122          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.216      ; 0.765      ;
; -0.089 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[24]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.905      ; 1.468      ;
; -0.073 ; bufferedUART:io1|rxBuffer~139          ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.212      ; 0.791      ;
; -0.069 ; bufferedUART:io1|rxBuffer~130          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.218      ; 0.801      ;
; -0.067 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.520      ;
; -0.065 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.771      ; 0.858      ;
; -0.063 ; bufferedUART:io1|rxBuffer~103          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.212      ; 0.801      ;
; -0.061 ; SBCTextDisplayRGB:io2|kbBuffer~60      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.795      ; 0.886      ;
; -0.053 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.534      ;
; -0.050 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[24]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.185      ; 0.787      ;
; -0.035 ; bufferedUART:io1|rxBuffer~119          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.216      ; 0.833      ;
; -0.033 ; bufferedUART:io1|rxBuffer~67           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.214      ; 0.833      ;
; -0.028 ; bufferedUART:io1|rxBuffer~72           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.218      ; 0.842      ;
; -0.013 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[8]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.905      ; 1.544      ;
; -0.009 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[1]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.743      ; 0.886      ;
; -0.003 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.457      ; 0.606      ;
; 0.002  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|block_write          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.894      ; 1.548      ;
; 0.004  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|block_read           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.894      ; 1.550      ;
; 0.008  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|block_write          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.894      ; 1.554      ;
; 0.010  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|block_read           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.894      ; 1.556      ;
; 0.012  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[1]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.034      ; 1.198      ;
; 0.015  ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.602      ;
; 0.015  ; bufferedUART:io1|rxBuffer~33           ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.213      ; 0.880      ;
; 0.016  ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.603      ;
; 0.016  ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.603      ;
; 0.024  ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[8]           ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.185      ; 0.861      ;
; 0.027  ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[16]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.174      ; 0.853      ;
; 0.036  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.328      ; 0.516      ;
; 0.036  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.328      ; 0.516      ;
; 0.042  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[24]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.905      ; 1.599      ;
; 0.043  ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.788      ; 0.983      ;
; 0.044  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.328      ; 0.524      ;
; 0.044  ; bufferedUART:io1|rxBuffer~128          ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.218      ; 0.914      ;
; 0.044  ; bufferedUART:io1|rxBuffer~43           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.218      ; 0.914      ;
; 0.049  ; bufferedUART:io1|rxBuffer~90           ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.216      ; 0.917      ;
; 0.051  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[2]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.040      ; 1.243      ;
; 0.051  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[5]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.040      ; 1.243      ;
; 0.051  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[3]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.040      ; 1.243      ;
; 0.052  ; SBCTextDisplayRGB:io2|kbBuffer~65      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.770      ; 0.974      ;
; 0.055  ; bufferedUART:io1|rxBuffer~73           ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.214      ; 0.921      ;
; 0.056  ; SBCTextDisplayRGB:io2|kbBuffer~64      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.770      ; 0.978      ;
; 0.057  ; SBCTextDisplayRGB:io2|kbBuffer~66      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.770      ; 0.979      ;
; 0.057  ; bufferedUART:io1|rxBuffer~70           ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.212      ; 0.921      ;
; 0.060  ; SBCTextDisplayRGB:io2|kbBuffer~63      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.770      ; 0.982      ;
; 0.064  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[4]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.036      ; 1.252      ;
; 0.064  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[6]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.036      ; 1.252      ;
; 0.066  ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.809      ; 1.027      ;
; 0.067  ; bufferedUART:io1|rxBuffer~69           ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.216      ; 0.935      ;
; 0.071  ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.658      ;
; 0.071  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|din_latched[0]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.898      ; 1.621      ;
; 0.071  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|din_latched[1]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.898      ; 1.621      ;
; 0.071  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|din_latched[2]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.898      ; 1.621      ;
; 0.071  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|din_latched[3]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.898      ; 1.621      ;
; 0.071  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|din_latched[4]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.898      ; 1.621      ;
; 0.071  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|din_latched[5]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.898      ; 1.621      ;
; 0.071  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|din_latched[6]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.898      ; 1.621      ;
; 0.071  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|din_latched[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.898      ; 1.621      ;
; 0.072  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[31]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.903      ; 1.627      ;
; 0.072  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[29]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.903      ; 1.627      ;
; 0.072  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[28]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.903      ; 1.627      ;
; 0.072  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[27]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.903      ; 1.627      ;
; 0.072  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[26]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.903      ; 1.627      ;
; 0.072  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[25]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.903      ; 1.627      ;
; 0.072  ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[19]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.185      ; 0.909      ;
; 0.082  ; bufferedUART:io1|rxBuffer~63           ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.218      ; 0.952      ;
; 0.082  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[7]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.904      ; 1.638      ;
; 0.082  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[6]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.904      ; 1.638      ;
; 0.082  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[5]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.904      ; 1.638      ;
; 0.082  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[4]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.904      ; 1.638      ;
; 0.082  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[3]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.904      ; 1.638      ;
; 0.082  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[2]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.904      ; 1.638      ;
; 0.082  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[1]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.904      ; 1.638      ;
; 0.082  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[0]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.904      ; 1.638      ;
; 0.084  ; SBCTextDisplayRGB:io2|kbBuffer~34      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.751      ; 0.987      ;
; 0.085  ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[20]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.185      ; 0.922      ;
; 0.087  ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.674      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                                   ;
+--------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; -0.190 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[6]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.491      ; 1.594      ;
; -0.182 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.491      ; 1.602      ;
; -0.086 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.494      ; 1.701      ;
; -0.085 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.493      ; 1.701      ;
; -0.084 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.493      ; 1.702      ;
; -0.083 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.493      ; 1.703      ;
; 0.041  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[6]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.491      ; 1.825      ;
; 0.063  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[5]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.496      ; 1.852      ;
; 0.078  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.494      ; 1.865      ;
; 0.079  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[7]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.494      ; 1.866      ;
; 0.131  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[6]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.927      ; 1.210      ;
; 0.133  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[5]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.927      ; 1.212      ;
; 0.158  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[1]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.494      ; 1.945      ;
; 0.169  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.496      ; 1.958      ;
; 0.169  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[0]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.494      ; 1.956      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.245  ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|Ap[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.397      ;
; 0.248  ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.400      ;
; 0.248  ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.400      ;
; 0.249  ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.401      ;
; 0.251  ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.403      ;
; 0.252  ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|Ap[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.404      ;
; 0.256  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[4]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.494      ; 2.043      ;
; 0.271  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.423      ;
; 0.287  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[6]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.927      ; 1.366      ;
; 0.289  ; T80s:cpu1|T80:u0|I[4]                     ; T80s:cpu1|T80:u0|A[12]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.441      ;
; 0.292  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.929      ; 1.373      ;
; 0.293  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.929      ; 1.374      ;
; 0.294  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.929      ; 1.375      ;
; 0.295  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[5]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.927      ; 1.374      ;
; 0.296  ; T80s:cpu1|T80:u0|Ap[3]                    ; T80s:cpu1|T80:u0|ACC[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.448      ;
; 0.298  ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.450      ;
; 0.298  ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.450      ;
; 0.310  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[6]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.491      ; 1.594      ;
; 0.318  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.491      ; 1.602      ;
; 0.323  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[3]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.496      ; 2.112      ;
; 0.331  ; T80s:cpu1|T80:u0|F[1]                     ; T80s:cpu1|T80:u0|Fp[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.483      ;
; 0.334  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[2]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.496      ; 2.123      ;
; 0.337  ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.489      ;
; 0.338  ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.490      ;
; 0.342  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[6]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.927      ; 1.421      ;
; 0.343  ; T80s:cpu1|T80:u0|F[4]                     ; T80s:cpu1|T80:u0|Fp[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.495      ;
; 0.346  ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.498      ;
; 0.348  ; T80s:cpu1|T80:u0|F[0]                     ; T80s:cpu1|T80:u0|Fp[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.500      ;
; 0.350  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[5]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.927      ; 1.429      ;
; 0.355  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.507      ;
; 0.358  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.512      ;
; 0.362  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|T80:u0|IR[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.927      ; 1.441      ;
; 0.365  ; T80s:cpu1|T80:u0|Ap[1]                    ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.517      ;
; 0.367  ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; T80s:cpu1|T80:u0|Ap[5]                    ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.519      ;
; 0.369  ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[7]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.930      ; 1.456      ;
; 0.375  ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.527      ;
; 0.378  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|T80:u0|IR[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.932      ; 1.462      ;
; 0.385  ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.537      ;
; 0.391  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.543      ;
; 0.391  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[7]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.930      ; 1.473      ;
; 0.392  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.544      ;
; 0.414  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.494      ; 1.701      ;
; 0.415  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.493      ; 1.701      ;
; 0.416  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.493      ; 1.702      ;
; 0.417  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.493      ; 1.703      ;
; 0.419  ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.571      ;
; 0.429  ; T80s:cpu1|T80:u0|MCycle[2]                ; T80s:cpu1|T80:u0|MCycle[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.581      ;
; 0.446  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[7]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.930      ; 1.528      ;
; 0.447  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.929      ; 1.528      ;
; 0.448  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.929      ; 1.529      ;
; 0.449  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.929      ; 1.530      ;
; 0.457  ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|PC[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.609      ;
; 0.462  ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.614      ;
; 0.462  ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.614      ;
; 0.473  ; T80s:cpu1|T80:u0|I[3]                     ; T80s:cpu1|T80:u0|A[11]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.021      ; 0.646      ;
; 0.475  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[4]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.930      ; 1.557      ;
; 0.493  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.645      ;
; 0.496  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.648      ;
; 0.510  ; T80s:cpu1|T80:u0|IR[2]                    ; T80s:cpu1|T80:u0|RegAddrB_r[1] ; cpuClock         ; cpuClock    ; 0.000        ; -0.005     ; 0.657      ;
; 0.510  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[0]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.022      ; 0.684      ;
; 0.511  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.664      ;
; 0.513  ; T80s:cpu1|T80:u0|I[1]                     ; T80s:cpu1|T80:u0|A[9]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.021      ; 0.686      ;
; 0.514  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[12]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.022      ; 0.688      ;
; 0.515  ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.667      ;
; 0.517  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.022      ; 0.691      ;
; 0.517  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[8]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.022      ; 0.691      ;
; 0.518  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|T80:u0|IR[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.927      ; 1.597      ;
; 0.519  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][7] ; T80s:cpu1|T80:u0|RegBusA_r[7]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.671      ;
+--------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClkCount[15]'                                                                                                                ;
+--------+------------------+-----------------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                                 ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-----------------------------------------+------------------+--------------------+--------------+------------+------------+
; -0.098 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.303      ; 1.498      ;
; -0.096 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.303      ; 1.500      ;
; -0.024 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~103           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.574      ;
; -0.024 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~101           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.574      ;
; -0.024 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~105           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.574      ;
; -0.024 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~107           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.574      ;
; -0.024 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~102           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.574      ;
; -0.024 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~104           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.574      ;
; -0.018 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~116           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.303      ; 1.578      ;
; -0.018 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~109           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.303      ; 1.578      ;
; -0.018 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~114           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.303      ; 1.578      ;
; -0.018 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~113           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.303      ; 1.578      ;
; -0.018 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~115           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.303      ; 1.578      ;
; -0.018 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~112           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.303      ; 1.578      ;
; 0.003  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~23            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.597      ;
; 0.003  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~28            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.597      ;
; 0.003  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~26            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.597      ;
; 0.003  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~25            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.597      ;
; 0.003  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~22            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.597      ;
; 0.003  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~24            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.597      ;
; 0.024  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~84            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.622      ;
; 0.024  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~77            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.622      ;
; 0.024  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~82            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.622      ;
; 0.024  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~81            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.622      ;
; 0.024  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~83            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.622      ;
; 0.024  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~78            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.622      ;
; 0.024  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~80            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.305      ; 1.622      ;
; 0.031  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[7] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.630      ;
; 0.031  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[6] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.630      ;
; 0.031  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.630      ;
; 0.031  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.630      ;
; 0.031  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.630      ;
; 0.031  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.630      ;
; 0.031  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.630      ;
; 0.031  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.630      ;
; 0.046  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~108           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.645      ;
; 0.046  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~106           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.645      ;
; 0.055  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~127           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.647      ;
; 0.055  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~132           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.647      ;
; 0.055  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~130           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.647      ;
; 0.055  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~129           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.647      ;
; 0.055  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~131           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.647      ;
; 0.055  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~128           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.647      ;
; 0.059  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~95            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.651      ;
; 0.059  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~100           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.651      ;
; 0.059  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~93            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.651      ;
; 0.059  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~98            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.651      ;
; 0.059  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~97            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.651      ;
; 0.059  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~99            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.651      ;
; 0.059  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~94            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.651      ;
; 0.059  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~96            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.651      ;
; 0.064  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~15            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.303      ; 1.660      ;
; 0.064  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~39            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.295      ; 1.652      ;
; 0.064  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~20            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.303      ; 1.660      ;
; 0.064  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~44            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.295      ; 1.652      ;
; 0.064  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~13            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.303      ; 1.660      ;
; 0.064  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~37            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.295      ; 1.652      ;
; 0.064  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~18            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.303      ; 1.660      ;
; 0.064  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~42            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.295      ; 1.652      ;
; 0.064  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~17            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.303      ; 1.660      ;
; 0.064  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~41            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.295      ; 1.652      ;
; 0.064  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~19            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.303      ; 1.660      ;
; 0.064  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~43            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.295      ; 1.652      ;
; 0.064  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~14            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.303      ; 1.660      ;
; 0.064  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~38            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.295      ; 1.652      ;
; 0.064  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~40            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.295      ; 1.652      ;
; 0.064  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~16            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.303      ; 1.660      ;
; 0.073  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~135           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.667      ;
; 0.073  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~140           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.667      ;
; 0.073  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~133           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.667      ;
; 0.073  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~138           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.667      ;
; 0.073  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~137           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.667      ;
; 0.073  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~139           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.667      ;
; 0.073  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~134           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.667      ;
; 0.073  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~136           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.667      ;
; 0.089  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~31            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.300      ; 1.682      ;
; 0.089  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~36            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.300      ; 1.682      ;
; 0.089  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~29            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.300      ; 1.682      ;
; 0.089  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~34            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.300      ; 1.682      ;
; 0.089  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~33            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.300      ; 1.682      ;
; 0.089  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~35            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.300      ; 1.682      ;
; 0.089  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~30            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.300      ; 1.682      ;
; 0.089  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~32            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.300      ; 1.682      ;
; 0.098  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~47            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.300      ; 1.691      ;
; 0.098  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~92            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.692      ;
; 0.098  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~52            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.300      ; 1.691      ;
; 0.098  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~45            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.300      ; 1.691      ;
; 0.098  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~90            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.692      ;
; 0.098  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~49            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.300      ; 1.691      ;
; 0.098  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~89            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.692      ;
; 0.098  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~91            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.692      ;
; 0.098  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~51            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.300      ; 1.691      ;
; 0.098  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~86            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.692      ;
; 0.098  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~48            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.300      ; 1.691      ;
; 0.098  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~88            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.301      ; 1.692      ;
; 0.103  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~63            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.695      ;
; 0.103  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~68            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.695      ;
; 0.103  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~65            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.695      ;
; 0.103  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~67            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.695      ;
; 0.103  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~62            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.299      ; 1.695      ;
+--------+------------------+-----------------------------------------+------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41           ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sdhc                          ; sd_controller:sd1|sdhc                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[1]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[40]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[41]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.388      ;
; 0.238 ; sd_controller:sd1|recv_data[27]                 ; sd_controller:sd1|recv_data[28]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; sd_controller:sd1|recv_data[23]                 ; sd_controller:sd1|recv_data[24]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.241 ; sd_controller:sd1|recv_data[21]                 ; sd_controller:sd1|recv_data[22]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sd_controller:sd1|recv_data[25]                 ; sd_controller:sd1|recv_data[26]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sd_controller:sd1|recv_data[29]                 ; sd_controller:sd1|recv_data[30]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sd_controller:sd1|recv_data[24]                 ; sd_controller:sd1|recv_data[25]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.395      ;
; 0.291 ; sd_controller:sd1|state.write_block_init        ; sd_controller:sd1|state.write_block_data        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.443      ;
; 0.315 ; sd_controller:sd1|recv_data[9]                  ; sd_controller:sd1|recv_data[10]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.467      ;
; 0.316 ; sd_controller:sd1|recv_data[17]                 ; sd_controller:sd1|recv_data[18]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.468      ;
; 0.316 ; sd_controller:sd1|recv_data[26]                 ; sd_controller:sd1|recv_data[27]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.468      ;
; 0.317 ; sd_controller:sd1|recv_data[15]                 ; sd_controller:sd1|recv_data[16]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.469      ;
; 0.317 ; sd_controller:sd1|recv_data[22]                 ; sd_controller:sd1|recv_data[23]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.469      ;
; 0.317 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|state.acmd41                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.469      ;
; 0.319 ; sd_controller:sd1|recv_data[8]                  ; sd_controller:sd1|recv_data[9]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.471      ;
; 0.319 ; sd_controller:sd1|recv_data[28]                 ; sd_controller:sd1|recv_data[29]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.471      ;
; 0.320 ; sd_controller:sd1|recv_data[11]                 ; sd_controller:sd1|recv_data[12]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.472      ;
; 0.321 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.473      ;
; 0.322 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.474      ;
; 0.324 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.476      ;
; 0.326 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.330 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.359 ; sd_controller:sd1|recv_data[13]                 ; sd_controller:sd1|recv_data[14]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; sd_controller:sd1|recv_data[18]                 ; sd_controller:sd1|recv_data[19]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; sd_controller:sd1|recv_data[19]                 ; sd_controller:sd1|recv_data[20]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; sd_controller:sd1|recv_data[12]                 ; sd_controller:sd1|recv_data[13]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sd_controller:sd1|recv_data[16]                 ; sd_controller:sd1|recv_data[17]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; sd_controller:sd1|recv_data[10]                 ; sd_controller:sd1|recv_data[11]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; sd_controller:sd1|cmd_out[18]                   ; sd_controller:sd1|cmd_out[19]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; sd_controller:sd1|cmd_out[26]                   ; sd_controller:sd1|cmd_out[27]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; sd_controller:sd1|state.cmd8                    ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|state.cmd55                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; sd_controller:sd1|cmd_out[27]                   ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; sd_controller:sd1|cmd_out[49]                   ; sd_controller:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; sd_controller:sd1|recv_data[30]                 ; sd_controller:sd1|sdhc                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|state.receive_byte_wait       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; sd_controller:sd1|cmd_out[29]                   ; sd_controller:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.525      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.246 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.191     ; 1.587      ;
; -1.246 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.191     ; 1.587      ;
; -1.246 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.191     ; 1.587      ;
; -1.246 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.191     ; 1.587      ;
; -1.246 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.191     ; 1.587      ;
; -1.246 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.191     ; 1.587      ;
; -1.246 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.191     ; 1.587      ;
; -1.203 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.191     ; 1.544      ;
; -1.203 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.191     ; 1.544      ;
; -1.203 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.191     ; 1.544      ;
; -1.203 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.191     ; 1.544      ;
; -1.203 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.191     ; 1.544      ;
; -1.203 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.191     ; 1.544      ;
; -1.203 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.191     ; 1.544      ;
; -1.191 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.170     ; 1.553      ;
; -1.191 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.170     ; 1.553      ;
; -1.191 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.170     ; 1.553      ;
; -1.191 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.170     ; 1.553      ;
; -1.191 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.170     ; 1.553      ;
; -1.191 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.170     ; 1.553      ;
; -1.191 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.170     ; 1.553      ;
; -1.141 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.192     ; 1.481      ;
; -1.141 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.192     ; 1.481      ;
; -1.141 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.192     ; 1.481      ;
; -1.141 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.192     ; 1.481      ;
; -1.141 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.192     ; 1.481      ;
; -1.141 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.192     ; 1.481      ;
; -1.141 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.192     ; 1.481      ;
; -1.141 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.192     ; 1.481      ;
; -1.141 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.192     ; 1.481      ;
; -1.141 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.192     ; 1.481      ;
; -1.141 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.192     ; 1.481      ;
; -1.132 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.194     ; 1.470      ;
; -1.132 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.194     ; 1.470      ;
; -1.132 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.194     ; 1.470      ;
; -1.132 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.194     ; 1.470      ;
; -1.132 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.194     ; 1.470      ;
; -1.132 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.194     ; 1.470      ;
; -1.132 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.194     ; 1.470      ;
; -1.132 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.194     ; 1.470      ;
; -1.132 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.194     ; 1.470      ;
; -1.098 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.192     ; 1.438      ;
; -1.098 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.192     ; 1.438      ;
; -1.098 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.192     ; 1.438      ;
; -1.098 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.192     ; 1.438      ;
; -1.098 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.192     ; 1.438      ;
; -1.098 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.192     ; 1.438      ;
; -1.098 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.192     ; 1.438      ;
; -1.098 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.192     ; 1.438      ;
; -1.098 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.192     ; 1.438      ;
; -1.098 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.192     ; 1.438      ;
; -1.098 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.192     ; 1.438      ;
; -1.089 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.194     ; 1.427      ;
; -1.089 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.194     ; 1.427      ;
; -1.089 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.194     ; 1.427      ;
; -1.089 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.194     ; 1.427      ;
; -1.089 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.194     ; 1.427      ;
; -1.089 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.194     ; 1.427      ;
; -1.089 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.194     ; 1.427      ;
; -1.089 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.194     ; 1.427      ;
; -1.089 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.194     ; 1.427      ;
; -1.086 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.171     ; 1.447      ;
; -1.086 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.171     ; 1.447      ;
; -1.086 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.171     ; 1.447      ;
; -1.086 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.171     ; 1.447      ;
; -1.086 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.171     ; 1.447      ;
; -1.086 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.171     ; 1.447      ;
; -1.086 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.171     ; 1.447      ;
; -1.086 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.171     ; 1.447      ;
; -1.086 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.171     ; 1.447      ;
; -1.086 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.171     ; 1.447      ;
; -1.086 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.171     ; 1.447      ;
; -1.077 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.173     ; 1.436      ;
; -1.077 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.173     ; 1.436      ;
; -1.077 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.173     ; 1.436      ;
; -1.077 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.173     ; 1.436      ;
; -1.077 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.173     ; 1.436      ;
; -1.077 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.173     ; 1.436      ;
; -1.077 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.173     ; 1.436      ;
; -1.077 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.173     ; 1.436      ;
; -1.077 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.173     ; 1.436      ;
; -0.973 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.488      ; 1.993      ;
; -0.973 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.488      ; 1.993      ;
; -0.973 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.488      ; 1.993      ;
; -0.973 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.488      ; 1.993      ;
; -0.973 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.488      ; 1.993      ;
; -0.973 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.488      ; 1.993      ;
; -0.973 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.488      ; 1.993      ;
; -0.889 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.488      ; 1.909      ;
; -0.889 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.488      ; 1.909      ;
; -0.889 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.488      ; 1.909      ;
; -0.889 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.488      ; 1.909      ;
; -0.889 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.488      ; 1.909      ;
; -0.889 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.488      ; 1.909      ;
; -0.889 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.488      ; 1.909      ;
; -0.869 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.743      ; 2.144      ;
; -0.869 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.743      ; 2.144      ;
; -0.869 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.743      ; 2.144      ;
; -0.869 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.743      ; 2.144      ;
; -0.869 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.743      ; 2.144      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sdClock'                                                                                                                  ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.057 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 1.088      ;
; -0.057 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 1.088      ;
; -0.008 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.040      ;
; -0.008 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.040      ;
; 0.025  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 1.006      ;
; 0.025  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 1.006      ;
; 0.025  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 1.006      ;
; 0.025  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 1.006      ;
; 0.025  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 1.006      ;
; 0.025  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 1.006      ;
; 0.025  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 1.006      ;
; 0.074  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.958      ;
; 0.074  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.958      ;
; 0.074  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.958      ;
; 0.074  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.958      ;
; 0.074  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.958      ;
; 0.074  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.958      ;
; 0.074  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.958      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                       ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 0.411 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.835      ; 0.956      ;
; 0.411 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.835      ; 0.956      ;
; 0.460 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.835      ; 0.907      ;
; 0.460 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.835      ; 0.907      ;
; 0.490 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.195      ; 0.737      ;
; 0.490 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.195      ; 0.737      ;
; 0.490 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.195      ; 0.737      ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'serialClkCount[15]'                                                                                                           ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; -0.121 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.476      ;
; -0.121 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.476      ;
; -0.121 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.476      ;
; -0.121 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.476      ;
; -0.121 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.476      ;
; -0.121 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.476      ;
; -0.121 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.476      ;
; -0.121 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.476      ;
; -0.121 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.304      ; 1.476      ;
; -0.112 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.487      ;
; -0.112 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.487      ;
; -0.112 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.487      ;
; -0.112 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.487      ;
; -0.112 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.487      ;
; -0.112 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.487      ;
; -0.112 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.487      ;
; -0.112 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.487      ;
; -0.112 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.487      ;
; -0.112 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.487      ;
; -0.112 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.306      ; 1.487      ;
; -0.007 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.307      ; 1.593      ;
; -0.007 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.307      ; 1.593      ;
; -0.007 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.307      ; 1.593      ;
; -0.007 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.307      ; 1.593      ;
; -0.007 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.307      ; 1.593      ;
; -0.007 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.307      ; 1.593      ;
; -0.007 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.307      ; 1.593      ;
; 0.379  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.304      ; 1.476      ;
; 0.379  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.304      ; 1.476      ;
; 0.379  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.304      ; 1.476      ;
; 0.379  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.304      ; 1.476      ;
; 0.379  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.304      ; 1.476      ;
; 0.379  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.304      ; 1.476      ;
; 0.379  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.304      ; 1.476      ;
; 0.379  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.304      ; 1.476      ;
; 0.379  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.304      ; 1.476      ;
; 0.388  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.306      ; 1.487      ;
; 0.388  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.306      ; 1.487      ;
; 0.388  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.306      ; 1.487      ;
; 0.388  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.306      ; 1.487      ;
; 0.388  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.306      ; 1.487      ;
; 0.388  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.306      ; 1.487      ;
; 0.388  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.306      ; 1.487      ;
; 0.388  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.306      ; 1.487      ;
; 0.388  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.306      ; 1.487      ;
; 0.388  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.306      ; 1.487      ;
; 0.388  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.306      ; 1.487      ;
; 0.493  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.307      ; 1.593      ;
; 0.493  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.307      ; 1.593      ;
; 0.493  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.307      ; 1.593      ;
; 0.493  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.307      ; 1.593      ;
; 0.493  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.307      ; 1.593      ;
; 0.493  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.307      ; 1.593      ;
; 0.493  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.307      ; 1.593      ;
; 1.183  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.740      ; 1.575      ;
; 1.183  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.740      ; 1.575      ;
; 1.183  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.740      ; 1.575      ;
; 1.183  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.740      ; 1.575      ;
; 1.183  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.740      ; 1.575      ;
; 1.183  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.740      ; 1.575      ;
; 1.183  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.740      ; 1.575      ;
; 1.183  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.740      ; 1.575      ;
; 1.183  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.740      ; 1.575      ;
; 1.192  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.742      ; 1.586      ;
; 1.192  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.742      ; 1.586      ;
; 1.192  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.742      ; 1.586      ;
; 1.192  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.742      ; 1.586      ;
; 1.192  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.742      ; 1.586      ;
; 1.192  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.742      ; 1.586      ;
; 1.192  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.742      ; 1.586      ;
; 1.192  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.742      ; 1.586      ;
; 1.192  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.742      ; 1.586      ;
; 1.192  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.742      ; 1.586      ;
; 1.192  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.742      ; 1.586      ;
; 1.289  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.493      ; 1.434      ;
; 1.289  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.493      ; 1.434      ;
; 1.289  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.493      ; 1.434      ;
; 1.289  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.493      ; 1.434      ;
; 1.289  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.493      ; 1.434      ;
; 1.289  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.493      ; 1.434      ;
; 1.289  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.493      ; 1.434      ;
; 1.289  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.493      ; 1.434      ;
; 1.289  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.493      ; 1.434      ;
; 1.297  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.743      ; 1.692      ;
; 1.297  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.743      ; 1.692      ;
; 1.297  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.743      ; 1.692      ;
; 1.297  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.743      ; 1.692      ;
; 1.297  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.743      ; 1.692      ;
; 1.297  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.743      ; 1.692      ;
; 1.297  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.743      ; 1.692      ;
; 1.298  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.495      ; 1.445      ;
; 1.298  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.495      ; 1.445      ;
; 1.298  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.495      ; 1.445      ;
; 1.298  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.495      ; 1.445      ;
; 1.298  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.495      ; 1.445      ;
; 1.298  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.495      ; 1.445      ;
; 1.298  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.495      ; 1.445      ;
; 1.298  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.495      ; 1.445      ;
; 1.298  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.495      ; 1.445      ;
; 1.298  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.495      ; 1.445      ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                        ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 0.062 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.523      ; 0.737      ;
; 0.062 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.523      ; 0.737      ;
; 0.062 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.523      ; 0.737      ;
; 0.070 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.185      ; 0.907      ;
; 0.070 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.185      ; 0.907      ;
; 0.119 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.185      ; 0.956      ;
; 0.119 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.185      ; 0.956      ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.806 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.958      ;
; 0.806 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.958      ;
; 0.806 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.958      ;
; 0.806 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.958      ;
; 0.806 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.958      ;
; 0.806 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.958      ;
; 0.806 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.958      ;
; 0.855 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.006      ;
; 0.855 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.006      ;
; 0.855 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.006      ;
; 0.855 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.006      ;
; 0.855 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.006      ;
; 0.855 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.006      ;
; 0.855 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.006      ;
; 0.888 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.040      ;
; 0.888 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.040      ;
; 0.937 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.088      ;
; 0.937 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.088      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; -0.973 ; 0.027        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag  ;
; -0.973 ; 0.027        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag  ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]       ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]       ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]       ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]       ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]       ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]       ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]       ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]       ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]       ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]       ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]       ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]       ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]       ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]       ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]       ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]       ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0] ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0] ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1] ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1] ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2] ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2] ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3] ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3] ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4] ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4] ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5] ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5] ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[0]      ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[0]      ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]     ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]     ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]     ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]     ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]     ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]     ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]     ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]     ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]     ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]     ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]     ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]     ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]     ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]     ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]     ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]     ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]     ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]     ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]     ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]     ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[1]      ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[1]      ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]     ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]     ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]     ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]     ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]     ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]     ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]     ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]     ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]     ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]     ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]     ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]     ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]     ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]     ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]     ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]     ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]     ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]     ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]     ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]     ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[2]      ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[2]      ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]     ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]     ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]     ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]     ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[3]      ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[3]      ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[4]      ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[4]      ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[5]      ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[5]      ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[6]      ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[6]      ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[7]      ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[7]      ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[8]      ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[8]      ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]      ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]      ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read      ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read      ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write     ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write     ;
; -0.850 ; 0.150        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]  ;
; -0.850 ; 0.150        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]  ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sdClock'                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]          ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; n_reset      ; clk        ; 4.622 ; 4.622 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 2.924 ; 2.924 ; Rise       ; clk             ;
; ps2Data      ; clk        ; 1.827 ; 1.827 ; Rise       ; clk             ;
; rxd1         ; clk        ; 3.284 ; 3.284 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 3.549 ; 3.549 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.177 ; 3.177 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.301 ; 3.301 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.155 ; 3.155 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.549 ; 3.549 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.113 ; 3.113 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.164 ; 3.164 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.171 ; 3.171 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.233 ; 3.233 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 3.412 ; 3.412 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 4.455 ; 4.455 ; Rise       ; sdClock         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.674 ; -2.674 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -1.944 ; -1.944 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -1.707 ; -1.707 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.459 ; -2.459 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.799 ; -2.799 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.803 ; -2.803 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.940 ; -2.940 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.870 ; -2.870 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -3.022 ; -3.022 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.815 ; -2.815 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.799 ; -2.799 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.820 ; -2.820 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.948 ; -2.948 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.427 ; -2.427 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.635 ; -2.635 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.595 ; 4.595 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.859 ; 4.859 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.902 ; 4.902 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 4.253 ; 4.253 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 4.083 ; 4.083 ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 4.253 ; 4.253 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 4.240 ; 4.240 ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 4.233 ; 4.233 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 4.139 ; 4.139 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 4.231 ; 4.231 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 4.159 ; 4.159 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 4.166 ; 4.166 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 4.400 ; 4.400 ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 4.144 ; 4.144 ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 4.139 ; 4.139 ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 4.035 ; 4.035 ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 4.030 ; 4.030 ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 4.400 ; 4.400 ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 4.129 ; 4.129 ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 4.329 ; 4.329 ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 4.271 ; 4.271 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.009 ; 4.009 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 4.039 ; 4.039 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 4.019 ; 4.019 ; Rise       ; clk                ;
; vSync            ; clk                ; 3.999 ; 3.999 ; Rise       ; clk                ;
; video            ; clk                ; 4.063 ; 4.063 ; Rise       ; clk                ;
; videoB0          ; clk                ; 3.982 ; 3.982 ; Rise       ; clk                ;
; videoB1          ; clk                ; 4.080 ; 4.080 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.095 ; 4.095 ; Rise       ; clk                ;
; videoG1          ; clk                ; 3.983 ; 3.983 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.117 ; 4.117 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.106 ; 4.106 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.210 ; 4.210 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.614 ; 4.614 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 5.432 ; 5.432 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 5.696 ; 5.696 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 5.739 ; 5.739 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 4.717 ; 4.717 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.717 ; 4.717 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.664 ; 3.664 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 4.440 ; 4.440 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.322 ; 3.322 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.762 ; 3.762 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.641 ; 3.641 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.717 ; 3.717 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.639 ; 3.639 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.645 ; 4.645 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.605 ; 4.605 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.641 ; 4.641 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.701 ; 4.701 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.496 ; 4.496 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.311 ; 4.311 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.211 ; 4.211 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.349 ; 4.349 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.987 ; 4.987 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.606 ; 4.606 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.987 ; 4.987 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.576 ; 4.576 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.542 ; 4.542 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.889 ; 4.889 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.370 ; 4.370 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.361 ; 4.361 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.209 ; 4.209 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 4.048 ; 4.048 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 4.349 ; 4.349 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 5.072 ; 5.072 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 4.588 ; 4.588 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 4.513 ; 4.513 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.595 ; 4.595 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.859 ; 4.859 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.902 ; 4.902 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 4.083 ; 4.083 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 4.083 ; 4.083 ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 4.253 ; 4.253 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 4.240 ; 4.240 ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 4.233 ; 4.233 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 4.139 ; 4.139 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 4.231 ; 4.231 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 4.159 ; 4.159 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 4.166 ; 4.166 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 4.030 ; 4.030 ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 4.144 ; 4.144 ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 4.139 ; 4.139 ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 4.035 ; 4.035 ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 4.030 ; 4.030 ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 4.400 ; 4.400 ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 4.129 ; 4.129 ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 4.329 ; 4.329 ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 4.271 ; 4.271 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.009 ; 4.009 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 4.039 ; 4.039 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 4.019 ; 4.019 ; Rise       ; clk                ;
; vSync            ; clk                ; 3.999 ; 3.999 ; Rise       ; clk                ;
; video            ; clk                ; 4.063 ; 4.063 ; Rise       ; clk                ;
; videoB0          ; clk                ; 3.982 ; 3.982 ; Rise       ; clk                ;
; videoB1          ; clk                ; 4.080 ; 4.080 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.095 ; 4.095 ; Rise       ; clk                ;
; videoG1          ; clk                ; 3.983 ; 3.983 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.117 ; 4.117 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.106 ; 4.106 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.170 ; 4.170 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.614 ; 4.614 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 5.362 ; 5.362 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.972 ; 3.972 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 4.007 ; 4.007 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.322 ; 3.322 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.717 ; 4.717 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.664 ; 3.664 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 4.440 ; 4.440 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.322 ; 3.322 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.762 ; 3.762 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.641 ; 3.641 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.717 ; 3.717 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.639 ; 3.639 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.645 ; 4.645 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.605 ; 4.605 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.641 ; 4.641 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.701 ; 4.701 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.496 ; 4.496 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.311 ; 4.311 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.211 ; 4.211 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.349 ; 4.349 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.209 ; 4.209 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.606 ; 4.606 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.987 ; 4.987 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.576 ; 4.576 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.542 ; 4.542 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.889 ; 4.889 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.370 ; 4.370 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.361 ; 4.361 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.209 ; 4.209 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 4.048 ; 4.048 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 4.349 ; 4.349 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.826 ; 4.826 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 4.588 ; 4.588 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 4.513 ; 4.513 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 5.174 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.184 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.302 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.276 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.276 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.193 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.174 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.185 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.185 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.323 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.333 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.451 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.425 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.425 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.342 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.323 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.334 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.334 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 5.174     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.184     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.302     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.276     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.276     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.193     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.174     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.185     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.185     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.323     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.333     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.451     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.425     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.425     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.342     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.323     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.334     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.334     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+---------------------+------------+---------+----------+---------+---------------------+
; Clock               ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack    ; -18.244    ; -2.303  ; -4.758   ; -1.732  ; -2.567              ;
;  T80s:cpu1|IORQ_n   ; -6.656     ; -2.252  ; 0.411    ; -1.732  ; -2.258              ;
;  clk                ; -18.244    ; -2.303  ; N/A      ; N/A     ; -2.567              ;
;  cpuClock           ; -17.668    ; -0.190  ; N/A      ; N/A     ; -0.742              ;
;  sdClock            ; -8.150     ; 0.215   ; -1.722   ; 0.806   ; -0.742              ;
;  serialClkCount[15] ; -6.158     ; -0.098  ; -4.758   ; -0.121  ; -0.742              ;
; Design-wide TNS     ; -13294.911 ; -82.695 ; -134.985 ; -8.026  ; -4336.577           ;
;  T80s:cpu1|IORQ_n   ; -292.844   ; -80.392 ; 0.000    ; -8.026  ; -448.716            ;
;  clk                ; -6489.770  ; -11.657 ; N/A      ; N/A     ; -2852.029           ;
;  cpuClock           ; -4654.035  ; -0.710  ; N/A      ; N/A     ; -513.464            ;
;  sdClock            ; -929.562   ; 0.000   ; -13.839  ; 0.000   ; -258.216            ;
;  serialClkCount[15] ; -928.700   ; -0.446  ; -121.146 ; -2.370  ; -264.152            ;
+---------------------+------------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 11.963 ; 11.963 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 6.879  ; 6.879  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 3.740  ; 3.740  ; Rise       ; clk             ;
; rxd1         ; clk        ; 8.047  ; 8.047  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 8.725  ; 8.725  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.802  ; 7.802  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 7.923  ; 7.923  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.579  ; 7.579  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.725  ; 8.725  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.195  ; 7.195  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.709  ; 7.709  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 7.622  ; 7.622  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 7.942  ; 7.942  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 7.736  ; 7.736  ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 11.492 ; 11.492 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.674 ; -2.674 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -1.944 ; -1.944 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -1.707 ; -1.707 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.459 ; -2.459 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.799 ; -2.799 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.803 ; -2.803 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.940 ; -2.940 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.870 ; -2.870 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -3.022 ; -3.022 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.815 ; -2.815 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.799 ; -2.799 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.820 ; -2.820 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.948 ; -2.948 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.427 ; -2.427 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.635 ; -2.635 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 11.144 ; 11.144 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 12.072 ; 12.072 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 12.388 ; 12.388 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 8.669  ; 8.669  ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 8.395  ; 8.395  ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 8.669  ; 8.669  ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 8.591  ; 8.591  ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 8.586  ; 8.586  ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 8.242  ; 8.242  ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 8.571  ; 8.571  ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 8.275  ; 8.275  ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 8.295  ; 8.295  ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 8.873  ; 8.873  ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 8.259  ; 8.259  ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 8.243  ; 8.243  ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 7.899  ; 7.899  ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 7.887  ; 7.887  ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 8.866  ; 8.866  ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 8.256  ; 8.256  ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 8.873  ; 8.873  ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 8.655  ; 8.655  ; Rise       ; clk                ;
; hSync            ; clk                ; 7.838  ; 7.838  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 8.151  ; 8.151  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 8.118  ; 8.118  ; Rise       ; clk                ;
; vSync            ; clk                ; 7.826  ; 7.826  ; Rise       ; clk                ;
; video            ; clk                ; 8.190  ; 8.190  ; Rise       ; clk                ;
; videoB0          ; clk                ; 7.803  ; 7.803  ; Rise       ; clk                ;
; videoB1          ; clk                ; 8.152  ; 8.152  ; Rise       ; clk                ;
; videoG0          ; clk                ; 8.179  ; 8.179  ; Rise       ; clk                ;
; videoG1          ; clk                ; 7.807  ; 7.807  ; Rise       ; clk                ;
; videoR0          ; clk                ; 8.205  ; 8.205  ; Rise       ; clk                ;
; videoR1          ; clk                ; 8.193  ; 8.193  ; Rise       ; clk                ;
; videoSync        ; clk                ; 8.747  ; 8.747  ; Rise       ; clk                ;
; rts1             ; clk                ; 9.691  ; 9.691  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 12.815 ; 12.815 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 13.743 ; 13.743 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 14.059 ; 14.059 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 10.406 ; 10.406 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.406 ; 10.406 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 8.111  ; 8.111  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 10.312 ; 10.312 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 6.985  ; 6.985  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.290  ; 8.290  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 8.072  ; 8.072  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.377  ; 8.377  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 8.048  ; 8.048  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 9.937  ; 9.937  ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.160 ; 10.160 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.212 ; 10.212 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.334 ; 10.334 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.049 ; 10.049 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.551  ; 9.551  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 9.207  ; 9.207  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 9.462  ; 9.462  ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 11.076 ; 11.076 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.010 ; 10.010 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 11.076 ; 11.076 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 9.952  ; 9.952  ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.065 ; 10.065 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.966 ; 10.966 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 9.584  ; 9.584  ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 9.395  ; 9.395  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 8.957  ; 8.957  ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.586  ; 8.586  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 9.478  ; 9.478  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 12.073 ; 12.073 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 10.371 ; 10.371 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 9.864  ; 9.864  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.595 ; 4.595 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.859 ; 4.859 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.902 ; 4.902 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 4.083 ; 4.083 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 4.083 ; 4.083 ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 4.253 ; 4.253 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 4.240 ; 4.240 ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 4.233 ; 4.233 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 4.139 ; 4.139 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 4.231 ; 4.231 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 4.159 ; 4.159 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 4.166 ; 4.166 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 4.030 ; 4.030 ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 4.144 ; 4.144 ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 4.139 ; 4.139 ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 4.035 ; 4.035 ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 4.030 ; 4.030 ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 4.400 ; 4.400 ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 4.129 ; 4.129 ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 4.329 ; 4.329 ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 4.271 ; 4.271 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.009 ; 4.009 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 4.039 ; 4.039 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 4.019 ; 4.019 ; Rise       ; clk                ;
; vSync            ; clk                ; 3.999 ; 3.999 ; Rise       ; clk                ;
; video            ; clk                ; 4.063 ; 4.063 ; Rise       ; clk                ;
; videoB0          ; clk                ; 3.982 ; 3.982 ; Rise       ; clk                ;
; videoB1          ; clk                ; 4.080 ; 4.080 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.095 ; 4.095 ; Rise       ; clk                ;
; videoG1          ; clk                ; 3.983 ; 3.983 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.117 ; 4.117 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.106 ; 4.106 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.170 ; 4.170 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.614 ; 4.614 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 5.362 ; 5.362 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.972 ; 3.972 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 4.007 ; 4.007 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.322 ; 3.322 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.717 ; 4.717 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.664 ; 3.664 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 4.440 ; 4.440 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.322 ; 3.322 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.762 ; 3.762 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.641 ; 3.641 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.717 ; 3.717 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.639 ; 3.639 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.645 ; 4.645 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.605 ; 4.605 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.641 ; 4.641 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.701 ; 4.701 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.496 ; 4.496 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.311 ; 4.311 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.211 ; 4.211 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.349 ; 4.349 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.209 ; 4.209 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.606 ; 4.606 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.987 ; 4.987 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.576 ; 4.576 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.542 ; 4.542 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.889 ; 4.889 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.370 ; 4.370 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.361 ; 4.361 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.209 ; 4.209 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 4.048 ; 4.048 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 4.349 ; 4.349 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.826 ; 4.826 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 4.588 ; 4.588 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 4.513 ; 4.513 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 41139360 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 558      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 35       ; 13595    ; 56       ; 0        ;
; clk                ; cpuClock           ; 416      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4910449  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 280      ; 316      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 5669     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 115      ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 9        ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 258      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 56       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 22       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 41139360 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 558      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 35       ; 13595    ; 56       ; 0        ;
; clk                ; cpuClock           ; 416      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4910449  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 280      ; 316      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 5669     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 115      ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 9        ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 258      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 56       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 22       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 0        ; 0        ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 0        ; 0        ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 568   ; 568  ;
; Unconstrained Output Ports      ; 61    ; 61   ;
; Unconstrained Output Port Paths ; 93    ; 93   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Mar 29 09:13:19 2020
Info: Command: quartus_sta Microcomputer -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name T80s:cpu1|IORQ_n T80s:cpu1|IORQ_n
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name serialClkCount[15] serialClkCount[15]
    Info (332105): create_clock -period 1.000 -name sdClock sdClock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -18.244
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.244     -6489.770 clk 
    Info (332119):   -17.668     -4654.035 cpuClock 
    Info (332119):    -8.150      -929.562 sdClock 
    Info (332119):    -6.656      -292.844 T80s:cpu1|IORQ_n 
    Info (332119):    -6.158      -928.700 serialClkCount[15] 
Info (332146): Worst-case hold slack is -2.303
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.303        -2.303 clk 
    Info (332119):    -2.252       -80.392 T80s:cpu1|IORQ_n 
    Info (332119):     0.499         0.000 cpuClock 
    Info (332119):     0.499         0.000 sdClock 
    Info (332119):     0.499         0.000 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -4.758
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.758      -121.146 serialClkCount[15] 
    Info (332119):    -1.722       -13.839 sdClock 
    Info (332119):     0.811         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -1.732
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.732        -8.026 T80s:cpu1|IORQ_n 
    Info (332119):     0.770         0.000 serialClkCount[15] 
    Info (332119):     2.044         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -2852.029 clk 
    Info (332119):    -2.258      -448.716 T80s:cpu1|IORQ_n 
    Info (332119):    -0.742      -513.464 cpuClock 
    Info (332119):    -0.742      -264.152 serialClkCount[15] 
    Info (332119):    -0.742      -258.216 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.995
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.995     -1554.806 clk 
    Info (332119):    -4.904     -1237.477 cpuClock 
    Info (332119):    -2.181      -193.417 sdClock 
    Info (332119):    -1.599      -232.931 serialClkCount[15] 
    Info (332119):    -1.396       -57.862 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -1.334
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.334       -11.657 clk 
    Info (332119):    -0.660        -4.925 T80s:cpu1|IORQ_n 
    Info (332119):    -0.190        -0.710 cpuClock 
    Info (332119):    -0.098        -0.446 serialClkCount[15] 
    Info (332119):     0.215         0.000 sdClock 
Info (332146): Worst-case recovery slack is -1.246
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.246       -31.461 serialClkCount[15] 
    Info (332119):    -0.057        -0.114 sdClock 
    Info (332119):     0.411         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -0.121
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.121        -2.370 serialClkCount[15] 
    Info (332119):     0.062         0.000 T80s:cpu1|IORQ_n 
    Info (332119):     0.806         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2008.732 clk 
    Info (332119):    -0.973      -154.738 T80s:cpu1|IORQ_n 
    Info (332119):    -0.500      -346.000 cpuClock 
    Info (332119):    -0.500      -178.000 serialClkCount[15] 
    Info (332119):    -0.500      -174.000 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4601 megabytes
    Info: Processing ended: Sun Mar 29 09:13:23 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


