module top_module ( input clk, input d, output q );
reg q1,q2;
    
    my_dff U0(clk,d,q1);
    my_dff U1(clk,q1,q2);
    my_dff U2(clk,q2,q);
    
endmodule
