# Sayısal Tasarımm Lab.
Bu sayfa Sayısal Tasarım Lab. dersinde verdiğim deney içerikleri için hazırlanmıştır.

---

## Güncel Dönem
_Aşağıdaki linkler yardımıyla yeni deney sayfalarına gidebilirsiniz._
* **Deney 01** - [VHDL ile Kombinasyonel Devre Tasarımı (Kodlama ve Hata Bulma Teknikleri)](1_vhdl_ile_kombinasyonel_devre_tasarimi/readme.md)
* **Deney 02** - [VHDL ile Ardışıl Devre Tasarımı (Durum Makineleri)](2_vhdl_ile_ardisil_devre_tasarimi/readme.md)

## Geçmiş Dönem
* [VHDL ile Devre Tasarımı - (2018-2021)](_vhdl_ile_devre_tasarimi/readme.md)