Sheduling / Time Management
---------------------------

04.08.2020

keine Requests nutzen:
	Verarbeitungszeiten der Bauteile zusammenrechnen und so die Zeitablaeufe organisieren
	- Clock implementieren
	- strukturierter Prozessablauf (Befehl laden, Befehl ausfuehren, Register aktualisieren (sowie Statusregister(Overflow, etc), Adresse aktualisieren -> walk, fetch, load
	- Taktsignalgenerator (3 Takte in noch zu berechnenden Zeitabstaenden)
	- Aussetzen von fetch, wenn Daten in Register geladen werden sollen

_________________________________________________________________________________

19.06.2020

Tick: Kurzzeitiges "Pingsignal" fuer einzelne CPU Bauteile durch Requests ausgeloest

Requests: 
InsLoad
	Request zum Auffrischen des Instruktionsregisters
DatLoad
	Request zum Laden von Daten in Register
AdrLoad
	Request zum Laden der naechsten Adresse

Bauteilzustaende:
ALU Busy State
	ALU rechnet
Datenregister Busy State
	Register laedt/speichert Daten
InsReg Busy State
	Neue Instruktion wird geladen
Decoder State
	Instruktion wird aufgeschluesselt
