module JK(j,k,clk,reset,q,qn)

input j,k,clk,reset;
output q,qn;

reg q,qn;

always@(negedge clk)
begin
	case({reset,j,k})
	3'b 100:q<=q;
	3'b 101:q<=0;
	3'b 110:q<=1;
	3'b 111:q<=(~q);
	default
	q=0;
	endcase
	qn=(~q);
	end
endmodule
	