$version Generated by simsys.py $end
$date Sunday, 15 Nov 2020 at 22:55:04 $end
$timescale 1ns $end
$scope module SYSTEM $end
	$scope module rst0 $end
		$var wire 1 W0 rst0_P $end
		$var wire 1 W1 rst0_Q $end
	$upscope $end
	$scope module clk0 $end
		$var wire 1 W2 clk0_P $end
		$var wire 1 W3 clk0_Q $end
	$upscope $end
	$scope module cnt0 $end
		$var wire 1 W4 cnt0_trg $end
		$var wire 1 W5 cnt0_clr $end
		$var wire 4 W6 cnt0_Q[3:0] $end
	$upscope $end
	$scope module lut0 $end
		$var wire 4 W7 lut0_I0[3:0] $end
		$var wire 1 W8 lut0_Q $end
	$upscope $end
$upscope $end
$enddefinitions $end
#0 1W0 0W1 1W2 0W3 0W4 0W5 b0011 W6 b0011 W7 
#1 b0000 W6 b0000 W7 0W8 
#2 1W8 
#5 0W0 1W1 1W5 
#10 0W2 1W3 1W4 
#11 b0001 W6 b0001 W7 
#12 0W8 
#20 1W2 0W3 0W4 
#30 0W2 1W3 1W4 
#31 b0010 W6 b0010 W7 
#40 1W2 0W3 0W4 
#50 0W2 1W3 1W4 
#51 b0011 W6 b0011 W7 
#60 1W2 0W3 0W4 
#70 0W2 1W3 1W4 
#71 b0100 W6 b0100 W7 
#72 1W8 
#80 1W2 0W3 0W4 
#90 0W2 1W3 1W4 
#91 b0101 W6 b0101 W7 
#92 0W8 
#100 1W2 0W3 0W4 
#110 0W2 1W3 1W4 
#111 b0110 W6 b0110 W7 
#120 1W2 0W3 0W4 
#130 0W2 1W3 1W4 
#131 b0111 W6 b0111 W7 
#140 1W2 0W3 0W4 
#150 0W2 1W3 1W4 
#151 b1000 W6 b1000 W7 
#152 1W8 
#160 1W2 0W3 0W4 
#170 0W2 1W3 1W4 
#171 b1001 W6 b1001 W7 
#172 0W8 
#180 1W2 0W3 0W4 
#190 0W2 1W3 1W4 
#191 b1010 W6 b1010 W7 
#200 1W2 0W3 0W4 
#210 0W2 1W3 1W4 
#211 b1011 W6 b1011 W7 
#220 1W2 0W3 0W4 
#230 0W2 1W3 1W4 
#231 b1100 W6 b1100 W7 
#232 1W8 
#240 1W2 0W3 0W4 
#250 0W2 1W3 1W4 
#251 b1101 W6 b1101 W7 
#252 0W8 
#260 1W2 0W3 0W4 
#270 0W2 1W3 1W4 
#271 b1110 W6 b1110 W7 
#280 1W2 0W3 0W4 
#290 0W2 1W3 1W4 
#291 b1111 W6 b1111 W7 
#300 1W2 0W3 0W4 
#310 0W2 1W3 1W4 
#311 b0000 W6 b0000 W7 
#312 1W8 
#320 1W2 0W3 0W4 
#330 0W2 1W3 1W4 
#331 b0001 W6 b0001 W7 
#332 0W8 
#340 1W2 0W3 0W4 
