Copyright 1986-2021 Xilinx, Inc. All Rights Reserved.
------------------------------------------------------------------------------------
| Tool Version : Vivado v.2021.1 (win64) Build 3247384 Thu Jun 10 19:36:33 MDT 2021
| Date         : Wed Dec  7 12:05:10 2022
| Host         : MSI running 64-bit major release  (build 9200)
| Command      : report_control_sets -verbose -file TOP_control_sets_placed.rpt
| Design       : TOP
| Device       : xc7a100t
------------------------------------------------------------------------------------

Control Set Information

Table of Contents
-----------------
1. Summary
2. Histogram
3. Flip-Flop Distribution
4. Detailed Control Set Information

1. Summary
----------

+----------------------------------------------------------+-------+
|                          Status                          | Count |
+----------------------------------------------------------+-------+
| Total control sets                                       |    88 |
|    Minimum number of control sets                        |    88 |
|    Addition due to synthesis replication                 |     0 |
|    Addition due to physical synthesis replication        |     0 |
| Unused register locations in slices containing registers |   544 |
+----------------------------------------------------------+-------+
* Control sets can be merged at opt_design using control_set_merge or merge_equivalent_drivers
** Run report_qor_suggestions for automated merging and remapping suggestions


2. Histogram
------------

+--------------------+-------+
|       Fanout       | Count |
+--------------------+-------+
| Total control sets |    88 |
| >= 0 to < 4        |    67 |
| >= 4 to < 6        |    16 |
| >= 6 to < 8        |     0 |
| >= 8 to < 10       |     0 |
| >= 10 to < 12      |     1 |
| >= 12 to < 14      |     1 |
| >= 14 to < 16      |     0 |
| >= 16              |     3 |
+--------------------+-------+
* Control sets can be remapped at either synth_design or opt_design


3. Flip-Flop Distribution
-------------------------

+--------------+-----------------------+------------------------+-----------------+--------------+
| Clock Enable | Synchronous Set/Reset | Asynchronous Set/Reset | Total Registers | Total Slices |
+--------------+-----------------------+------------------------+-----------------+--------------+
| No           | No                    | No                     |              89 |           34 |
| No           | No                    | Yes                    |              24 |           21 |
| No           | Yes                   | No                     |              70 |           40 |
| Yes          | No                    | No                     |               0 |            0 |
| Yes          | No                    | Yes                    |              57 |           31 |
| Yes          | Yes                   | No                     |               0 |            0 |
+--------------+-----------------------+------------------------+-----------------+--------------+


4. Detailed Control Set Information
-----------------------------------

+--------------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------------+------------------+----------------+--------------+
|                         Clock Signal                         |                     Enable Signal                     |                       Set/Reset Signal                      | Slice Load Count | Bel Load Count | Bels / Slice |
+--------------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------------+------------------+----------------+--------------+
|  Modo_Ajedrez/Enable_count_A_reg/G0                          |                                                       |                                                             |                1 |              1 |         1.00 |
|  Modo_Ajedrez/Reset_aux_A_reg/Q                              |                                                       | Modo_Ajedrez/JugadorA/Reset_s_reg_i_1__1_n_1                |                1 |              1 |         1.00 |
|  Modo_Ajedrez/Reset_aux_A_reg/Q                              |                                                       | Modo_Ajedrez/JugadorB/Reset_s_reg_i_1__2_n_1                |                1 |              1 |         1.00 |
| ~Modo_Ajedrez/Reset_aux_A_reg/Q                              |                                                       | Modo_Ajedrez/Enable_count_A_reg/Q                           |                1 |              1 |         1.00 |
| ~Modo_Ajedrez/Reset_aux_A_reg/Q                              |                                                       | Modo_Ajedrez/Enable_count_B                                 |                1 |              1 |         1.00 |
|  Modo_Ajedrez/Reset_aux_A_reg/G0                             |                                                       |                                                             |                1 |              1 |         1.00 |
|  Modo_Temporizador/Cuenta_atras1/unit_sec_reg[1]_LDC_i_1_n_1 |                                                       | Modo_Temporizador/Cuenta_atras1/unit_sec_reg[1]_LDC_i_2_n_1 |                1 |              1 |         1.00 |
|  Modo_Temporizador/Cuenta_atras1/unit_min_reg[3]_LDC_i_1_n_1 |                                                       | Modo_Temporizador/Cuenta_atras1/unit_min_reg[3]_LDC_i_2_n_1 |                1 |              1 |         1.00 |
|  Modo_Temporizador/Cuenta_atras1/unit_min_reg[2]_LDC_i_1_n_1 |                                                       | Modo_Temporizador/Cuenta_atras1/unit_min_reg[2]_LDC_i_2_n_1 |                1 |              1 |         1.00 |
|  Modo_Temporizador/Cuenta_atras1/unit_sec_reg[0]_LDC_i_1_n_1 |                                                       | Modo_Temporizador/Cuenta_atras1/unit_sec_reg[0]_LDC_i_2_n_1 |                1 |              1 |         1.00 |
|  Modo_Temporizador/Cuenta_atras1/unit_min_reg[0]_LDC_i_1_n_1 |                                                       | Modo_Temporizador/Cuenta_atras1/unit_min_reg[0]_LDC_i_2_n_1 |                1 |              1 |         1.00 |
|  Modo_Temporizador/Cuenta_atras1/unit_min_reg[1]_LDC_i_1_n_1 |                                                       | Modo_Temporizador/Cuenta_atras1/unit_min_reg[1]_LDC_i_2_n_1 |                1 |              1 |         1.00 |
|  Modo_Temporizador/Cuenta_atras1/unit_sec_reg[2]_LDC_i_1_n_1 |                                                       | Modo_Temporizador/Cuenta_atras1/unit_sec_reg[2]_LDC_i_2_n_1 |                1 |              1 |         1.00 |
|  Modo_Temporizador/Cuenta_atras1/unit_sec_reg[3]_LDC_i_1_n_1 |                                                       | Modo_Temporizador/Cuenta_atras1/unit_sec_reg[3]_LDC_i_2_n_1 |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               | Modo_Temporizador/Cuenta_atras1/dec_min0              | Modo_Temporizador/Cuenta_atras1/dec_min_reg[2]_LDC_i_1_n_1  |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               |                                                       | Modo_Temporizador/Cuenta_atras1/unit_min_reg[3]_LDC_i_2_n_1 |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               |                                                       | Modo_Temporizador/Cuenta_atras1/unit_sec_reg[1]_LDC_i_2_n_1 |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               |                                                       | Modo_Temporizador/Cuenta_atras1/unit_min_reg[2]_LDC_i_2_n_1 |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               |                                                       | Modo_Temporizador/Cuenta_atras1/unit_min_reg[1]_LDC_i_2_n_1 |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               |                                                       | Modo_Temporizador/Cuenta_atras1/unit_sec_reg[0]_LDC_i_2_n_1 |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               |                                                       | Modo_Temporizador/Cuenta_atras1/unit_min_reg[0]_LDC_i_2_n_1 |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               |                                                       | Modo_Temporizador/Cuenta_atras1/unit_sec_reg[3]_LDC_i_2_n_1 |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               |                                                       | Modo_Temporizador/Cuenta_atras1/unit_sec_reg[2]_LDC_i_2_n_1 |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               | Modo_Temporizador/Cuenta_atras1/dec_min0              | Modo_Temporizador/Cuenta_atras1/dec_min_reg[0]_LDC_i_1_n_1  |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               |                                                       | Modo_Temporizador/Cuenta_atras1/dec_min_reg[0]_LDC_i_2_n_1  |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               |                                                       | Modo_Temporizador/Cuenta_atras1/dec_min_reg[1]_LDC_i_2_n_1  |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               |                                                       | Modo_Temporizador/Cuenta_atras1/dec_min_reg[2]_LDC_i_2_n_1  |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               |                                                       | Modo_Temporizador/Cuenta_atras1/dec_min_reg[3]_LDC_i_2_n_1  |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               |                                                       | Modo_Temporizador/Cuenta_atras1/dec_sec_reg[0]_LDC_i_2_n_1  |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               | Modo_Temporizador/Cuenta_atras1/dec_min0              | Modo_Temporizador/Cuenta_atras1/dec_min_reg[1]_LDC_i_1_n_1  |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               |                                                       | Modo_Temporizador/Cuenta_atras1/dec_sec_reg[1]_LDC_i_2_n_1  |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               |                                                       | Modo_Temporizador/Cuenta_atras1/dec_sec_reg[2]_LDC_i_2_n_1  |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               |                                                       | Modo_Temporizador/Cuenta_atras1/dec_sec_reg[3]_LDC_i_2_n_1  |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               | Modo_Temporizador/Cuenta_atras1/unit_min0             | Modo_Temporizador/Cuenta_atras1/unit_min_reg[1]_LDC_i_1_n_1 |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               | Modo_Temporizador/Cuenta_atras1/unit_min0             | Modo_Temporizador/Cuenta_atras1/unit_min_reg[0]_LDC_i_1_n_1 |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               | Modo_Temporizador/Cuenta_atras1/unit_sec[3]_P_i_1_n_1 | Modo_Temporizador/Cuenta_atras1/unit_sec_reg[1]_LDC_i_1_n_1 |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               | Modo_Temporizador/Cuenta_atras1/unit_sec[3]_P_i_1_n_1 | Modo_Temporizador/Cuenta_atras1/unit_sec_reg[0]_LDC_i_1_n_1 |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               | Modo_Temporizador/Cuenta_atras1/unit_sec[3]_P_i_1_n_1 | Modo_Temporizador/Cuenta_atras1/unit_sec_reg[2]_LDC_i_1_n_1 |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               | Modo_Temporizador/Cuenta_atras1/unit_sec[3]_P_i_1_n_1 | Modo_Temporizador/Cuenta_atras1/unit_sec_reg[3]_LDC_i_1_n_1 |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               | Modo_Temporizador/Cuenta_atras1/dec_min0              | Modo_Temporizador/Cuenta_atras1/dec_min_reg[3]_LDC_i_1_n_1  |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               | Modo_Temporizador/Cuenta_atras1/led0                  | Modo_Temporizador/Cuenta_atras1/Reset_s                     |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               | Modo_Temporizador/Cuenta_atras1/unit_min0             | Modo_Temporizador/Cuenta_atras1/unit_min_reg[3]_LDC_i_1_n_1 |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               | Modo_Temporizador/Cuenta_atras1/unit_min0             | Modo_Temporizador/Cuenta_atras1/unit_min_reg[2]_LDC_i_1_n_1 |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               | Modo_Temporizador/Cuenta_atras1/dec_sec0              | Modo_Temporizador/Cuenta_atras1/dec_sec_reg[0]_LDC_i_1_n_1  |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               | Modo_Temporizador/Cuenta_atras1/dec_sec0              | Modo_Temporizador/Cuenta_atras1/dec_sec_reg[2]_LDC_i_1_n_1  |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               | Modo_Temporizador/Cuenta_atras1/dec_sec0              | Modo_Temporizador/Cuenta_atras1/dec_sec_reg[1]_LDC_i_1_n_1  |                1 |              1 |         1.00 |
|  CLK_IBUF_BUFG                                               | Modo_Temporizador/Cuenta_atras1/dec_sec0              | Modo_Temporizador/Cuenta_atras1/dec_sec_reg[3]_LDC_i_1_n_1  |                1 |              1 |         1.00 |
|  MaquinaEstados/Enable_C                                     |                                                       |                                                             |                1 |              1 |         1.00 |
|  MaquinaEstados/FSM_sequential_estadoActual_reg[2]_1         |                                                       |                                                             |                1 |              1 |         1.00 |
|  Display/Inst_clk10khz/clk_10khz                             |                                                       | Display/count[0]                                            |                1 |              1 |         1.00 |
|  Modo_Temporizador/Cuenta_atras1/dec_min_reg[3]_LDC_i_1_n_1  |                                                       | Modo_Temporizador/Cuenta_atras1/dec_min_reg[3]_LDC_i_2_n_1  |                1 |              1 |         1.00 |
|  Modo_Temporizador/Cuenta_atras1/dec_min_reg[1]_LDC_i_1_n_1  |                                                       | Modo_Temporizador/Cuenta_atras1/dec_min_reg[1]_LDC_i_2_n_1  |                1 |              1 |         1.00 |
|  Modo_Temporizador/Cuenta_atras1/Start_s_reg_i_1__0_n_1      |                                                       | Modo_Temporizador/Q[1]                                      |                1 |              1 |         1.00 |
|  Modo_Temporizador/Cuenta_atras1/dec_min_reg[0]_LDC_i_1_n_1  |                                                       | Modo_Temporizador/Cuenta_atras1/dec_min_reg[0]_LDC_i_2_n_1  |                1 |              1 |         1.00 |
|  Modo_Temporizador/Cuenta_atras1/Reset_aux                   |                                                       | Modo_Temporizador/Cuenta_atras1/Reset_s_reg_i_2__0_n_1      |                1 |              1 |         1.00 |
|  Modo_Temporizador/Cuenta_atras1/dec_min_reg[2]_LDC_i_1_n_1  |                                                       | Modo_Temporizador/Cuenta_atras1/dec_min_reg[2]_LDC_i_2_n_1  |                1 |              1 |         1.00 |
|  Modo_Temporizador/Cuenta_atras1/dec_sec_reg[0]_LDC_i_1_n_1  |                                                       | Modo_Temporizador/Cuenta_atras1/dec_sec_reg[0]_LDC_i_2_n_1  |                1 |              1 |         1.00 |
|  Modo_Temporizador/Cuenta_atras1/dec_sec_reg[3]_LDC_i_1_n_1  |                                                       | Modo_Temporizador/Cuenta_atras1/dec_sec_reg[3]_LDC_i_2_n_1  |                1 |              1 |         1.00 |
|  Display/Inst_clk10khz/clk_10khz                             |                                                       | Display/refrescar_anodo[7]_i_1_n_1                          |                1 |              1 |         1.00 |
|  Modo_Temporizador/Cuenta_atras1/dec_sec_reg[2]_LDC_i_1_n_1  |                                                       | Modo_Temporizador/Cuenta_atras1/dec_sec_reg[2]_LDC_i_2_n_1  |                1 |              1 |         1.00 |
|  Modo_Temporizador/Cuenta_atras1/dec_sec_reg[1]_LDC_i_1_n_1  |                                                       | Modo_Temporizador/Cuenta_atras1/dec_sec_reg[1]_LDC_i_2_n_1  |                1 |              1 |         1.00 |
|  Entradas/DetectorFlanco2/B_R_aux                            |                                                       | Entradas/DetectorFlanco3/sreg_reg[0]_0                      |                1 |              1 |         1.00 |
|  Entradas/DetectorFlanco/sreg_reg[0]_0                       |                                                       | Entradas/DetectorFlanco5/sreg_reg[0]_0                      |                1 |              1 |         1.00 |
|  Entradas/DetectorFlanco4/sreg_reg[0]_0                      |                                                       | Entradas/DetectorFlanco5/sreg_reg[1]_0                      |                1 |              1 |         1.00 |
|  Display/Inst_clk10khz/clk_10khz                             |                                                       | Display/count[2]                                            |                1 |              2 |         2.00 |
|  CLK_IBUF_BUFG                                               | Entradas/DetectorFlanco5/sreg_reg[0]_1[0]             | reset_IBUF                                                  |                1 |              3 |         3.00 |
|  MaquinaEstados/E[0]                                         |                                                       |                                                             |                1 |              3 |         3.00 |
|  CLK_IBUF_BUFG                                               |                                                       | Modo_Ajedrez/JugadorA/Reset_s                               |                2 |              4 |         2.00 |
|  CLK_IBUF_BUFG                                               |                                                       | Modo_Ajedrez/JugadorB/Reset_s                               |                3 |              4 |         1.33 |
|  CLK_IBUF_BUFG                                               | Modo_Ajedrez/JugadorA/unit_sec0                       | Modo_Ajedrez/JugadorA/Reset_s                               |                2 |              4 |         2.00 |
|  Entradas/DetectorFlanco/FSM_onehot_estadoActual_reg[1][0]   |                                                       |                                                             |                1 |              4 |         4.00 |
|  CLK_IBUF_BUFG                                               | Modo_Ajedrez/JugadorA/unit_min[3]_i_1__0_n_1          | Modo_Ajedrez/JugadorA/Reset_s                               |                2 |              4 |         2.00 |
|  CLK_IBUF_BUFG                                               | Modo_Ajedrez/JugadorB/unit_sec0                       | Modo_Ajedrez/JugadorB/Reset_s                               |                2 |              4 |         2.00 |
|  Entradas/DetectorFlanco2/FSM_onehot_estadoActual_reg[1][0]  |                                                       |                                                             |                1 |              4 |         4.00 |
|  Entradas/DetectorFlanco3/FSM_onehot_estadoActual_reg[1][0]  |                                                       |                                                             |                1 |              4 |         4.00 |
|  Entradas/DetectorFlanco4/E[0]                               |                                                       |                                                             |                1 |              4 |         4.00 |
|  CLK_IBUF_BUFG                                               | Modo_Ajedrez/JugadorB/unit_min[3]_i_1__1_n_1          | Modo_Ajedrez/JugadorB/Reset_s                               |                1 |              4 |         4.00 |
|  Display/Inst_clk10khz/clk_10khz                             |                                                       | Display/count[1]                                            |                2 |              4 |         2.00 |
|  Modo_Cronometro/Inst_clk1hz/CLK                             | Modo_Cronometro/Start_s                               | Modo_Cronometro/Reset_s                                     |                1 |              4 |         4.00 |
|  Modo_Cronometro/Inst_clk1hz/CLK                             | Modo_Cronometro/unit_min0                             | Modo_Cronometro/Reset_s                                     |                1 |              4 |         4.00 |
|  Modo_Cronometro/Inst_clk1hz/CLK                             | Modo_Cronometro/dec_sec0                              | Modo_Cronometro/Reset_s                                     |                1 |              4 |         4.00 |
|  Modo_Cronometro/Inst_clk1hz/CLK                             | Modo_Cronometro/dec_min0                              | Modo_Cronometro/Reset_s                                     |                1 |              4 |         4.00 |
|  CLK_IBUF_BUFG                                               | Modo_Temporizador/FSM_onehot_estadoActual[4]_i_1_n_1  | MaquinaEstados/FSM_sequential_estadoActual_reg[0]_0         |                2 |              5 |         2.50 |
|  Display/Inst_clk10khz/clk_10khz                             |                                                       |                                                             |                4 |             10 |         2.50 |
|  CLK_IBUF_BUFG                                               |                                                       | Display/Inst_clk10khz/temporal                              |                3 |             12 |         4.00 |
|  CLK_IBUF_BUFG                                               |                                                       | Modo_Cronometro/Inst_clk1hz/temporal                        |                7 |             25 |         3.57 |
|  CLK_IBUF_BUFG                                               |                                                       |                                                             |               11 |             29 |         2.64 |
|  n_0_165_BUFG                                                |                                                       |                                                             |               10 |             32 |         3.20 |
+--------------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------------------+------------------+----------------+--------------+


