Copyright 1986-2017 Xilinx, Inc. All Rights Reserved.
------------------------------------------------------------------------------------
| Tool Version : Vivado v.2017.4 (lin64) Build 2086221 Fri Dec 15 20:54:30 MST 2017
| Date         : Sat Jul  7 23:35:31 2018
| Host         : iqayesha-OptiPlex-9010 running 64-bit Ubuntu 16.04.3 LTS
| Command      : report_control_sets -verbose -file ucecho_control_sets_placed.rpt
| Design       : ucecho
| Device       : xc7a35t
------------------------------------------------------------------------------------

Control Set Information

Table of Contents
-----------------
1. Summary
2. Flip-Flop Distribution
3. Detailed Control Set Information

1. Summary
----------

+----------------------------------------------------------+-------+
|                          Status                          | Count |
+----------------------------------------------------------+-------+
| Number of unique control sets                            |   267 |
| Unused register locations in slices containing registers |    31 |
+----------------------------------------------------------+-------+


2. Flip-Flop Distribution
-------------------------

+--------------+-----------------------+------------------------+-----------------+--------------+
| Clock Enable | Synchronous Set/Reset | Asynchronous Set/Reset | Total Registers | Total Slices |
+--------------+-----------------------+------------------------+-----------------+--------------+
| No           | No                    | No                     |              10 |            5 |
| No           | No                    | Yes                    |              13 |            3 |
| No           | Yes                   | No                     |               0 |            0 |
| Yes          | No                    | No                     |            8515 |         3444 |
| Yes          | No                    | Yes                    |              31 |            9 |
| Yes          | Yes                   | No                     |              32 |           11 |
+--------------+-----------------------+------------------------+-----------------+--------------+


3. Detailed Control Set Information
-----------------------------------

+--------------+--------------------------------------+---------------------+------------------+----------------+
| Clock Signal |             Enable Signal            |   Set/Reset Signal  | Slice Load Count | Bel Load Count |
+--------------+--------------------------------------+---------------------+------------------+----------------+
|  fxclk       | spi_master/o_sclk_i_1_n_0            | reset_in_IBUF       |                1 |              1 |
|  fxclk       | spi_master/r_counter_data[4]_i_1_n_0 | reset_in_IBUF       |                1 |              5 |
|  fxclk       |                                      |                     |                5 |             10 |
|  fxclk       |                                      | reset_in_IBUF       |                3 |             13 |
|  fxclk       | lsi_inst/mem_reg[100][0][0]          |                     |                6 |             24 |
|  fxclk       | spi_master/r_tx_data[23]_i_1_n_0     | reset_in_IBUF       |                7 |             25 |
|  fxclk       | lsi_inst/write_reg[30]_i_1_n_0       |                     |               11 |             31 |
|  fxclk       | lsi_inst/mem_reg[27][0][0]           |                     |                9 |             32 |
|  fxclk       | lsi_inst/mem_reg[244][0][0]          |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[26][0][0]           |                     |                9 |             32 |
|  fxclk       | lsi_inst/mem_reg[25][0][0]           |                     |                9 |             32 |
|  fxclk       | lsi_inst/mem_reg[255][0][0]          |                     |                9 |             32 |
|  fxclk       | lsi_inst/mem_reg[254][0][0]          |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[253][0][0]          |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[252][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[251][0][0]          |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[250][0][0]          |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[24][0][0]           |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[249][0][0]          |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[248][0][0]          |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[247][0][0]          |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[246][0][0]          |                     |               11 |             32 |
|  fxclk       | lsi_inst/mem_reg[245][0][0]          |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[41][0][0]           |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[28][0][0]           |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[29][0][0]           |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[2][0][0]            |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[30][0][0]           |                     |                8 |             32 |
|  fxclk       | lsi_inst/mem_reg[31][0][0]           |                     |                9 |             32 |
|  fxclk       | lsi_inst/mem_reg[32][0][0]           |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[33][0][0]           |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[34][0][0]           |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[35][0][0]           |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[36][0][0]           |                     |               11 |             32 |
|  fxclk       | lsi_inst/mem_reg[37][0][0]           |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[38][0][0]           |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[39][0][0]           |                     |               11 |             32 |
|  fxclk       | lsi_inst/mem_reg[3][0][0]            |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[40][0][0]           |                     |               11 |             32 |
|  fxclk       | lsi_inst/mem_reg[215][0][0]          |                     |               11 |             32 |
|  fxclk       | lsi_inst/mem_reg[229][0][0]          |                     |               11 |             32 |
|  fxclk       | lsi_inst/E[0]                        |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[216][0][0]          |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[217][0][0]          |                     |               11 |             32 |
|  fxclk       | lsi_inst/mem_reg[218][0][0]          |                     |               11 |             32 |
|  fxclk       | lsi_inst/mem_reg[219][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[21][0][0]           |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[220][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[221][0][0]          |                     |                9 |             32 |
|  fxclk       | lsi_inst/mem_reg[222][0][0]          |                     |                8 |             32 |
|  fxclk       | lsi_inst/mem_reg[223][0][0]          |                     |               15 |             32 |
|  fxclk       | lsi_inst/mem_reg[224][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[225][0][0]          |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[226][0][0]          |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[227][0][0]          |                     |               11 |             32 |
|  fxclk       | lsi_inst/mem_reg[228][0][0]          |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[243][0][0]          |                     |                9 |             32 |
|  fxclk       | lsi_inst/mem_reg[22][0][0]           |                     |                8 |             32 |
|  fxclk       | lsi_inst/mem_reg[230][0][0]          |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[231][0][0]          |                     |               11 |             32 |
|  fxclk       | lsi_inst/mem_reg[232][0][0]          |                     |                9 |             32 |
|  fxclk       | lsi_inst/mem_reg[233][0][0]          |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[234][0][0]          |                     |               11 |             32 |
|  fxclk       | lsi_inst/mem_reg[235][0][0]          |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[236][0][0]          |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[237][0][0]          |                     |               11 |             32 |
|  fxclk       | lsi_inst/mem_reg[238][0][0]          |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[239][0][0]          |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[23][0][0]           |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[240][0][0]          |                     |                9 |             32 |
|  fxclk       | lsi_inst/mem_reg[241][0][0]          |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[242][0][0]          |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[86][0][0]           |                     |               15 |             32 |
|  fxclk       | lsi_inst/mem_reg[72][0][0]           |                     |               16 |             32 |
|  fxclk       | lsi_inst/mem_reg[73][0][0]           |                     |               16 |             32 |
|  fxclk       | lsi_inst/mem_reg[74][0][0]           |                     |               15 |             32 |
|  fxclk       | lsi_inst/mem_reg[75][0][0]           |                     |               16 |             32 |
|  fxclk       | lsi_inst/mem_reg[76][0][0]           |                     |               18 |             32 |
|  fxclk       | lsi_inst/mem_reg[77][0][0]           |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[78][0][0]           |                     |               15 |             32 |
|  fxclk       | lsi_inst/mem_reg[79][0][0]           |                     |               16 |             32 |
|  fxclk       | lsi_inst/mem_reg[7][0][0]            |                     |               15 |             32 |
|  fxclk       | lsi_inst/mem_reg[80][0][0]           |                     |               16 |             32 |
|  fxclk       | lsi_inst/mem_reg[81][0][0]           |                     |               15 |             32 |
|  fxclk       | lsi_inst/mem_reg[82][0][0]           |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[83][0][0]           |                     |               15 |             32 |
|  fxclk       | lsi_inst/mem_reg[84][0][0]           |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[85][0][0]           |                     |               11 |             32 |
|  fxclk       | lsi_inst/mem_reg[71][0][0]           |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[87][0][0]           |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[88][0][0]           |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[89][0][0]           |                     |               15 |             32 |
|  fxclk       | lsi_inst/mem_reg[8][0][0]            |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[90][0][0]           |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[91][0][0]           |                     |               17 |             32 |
|  fxclk       | lsi_inst/mem_reg[92][0][0]           |                     |               16 |             32 |
|  fxclk       | lsi_inst/mem_reg[93][0][0]           |                     |               15 |             32 |
|  fxclk       | lsi_inst/mem_reg[94][0][0]           |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[95][0][0]           |                     |               16 |             32 |
|  fxclk       | lsi_inst/mem_reg[97][0][0]           |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[98][0][0]           |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[99][0][0]           |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[9][0][0]            |                     |               16 |             32 |
|  fxclk       | lsi_inst/out_strobe                  |                     |               32 |             32 |
|  fxclk       | lsi_inst/mem_reg[57][0][0]           |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[43][0][0]           |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[44][0][0]           |                     |               11 |             32 |
|  fxclk       | lsi_inst/mem_reg[45][0][0]           |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[46][0][0]           |                     |                9 |             32 |
|  fxclk       | lsi_inst/mem_reg[47][0][0]           |                     |               11 |             32 |
|  fxclk       | lsi_inst/mem_reg[48][0][0]           |                     |               16 |             32 |
|  fxclk       | lsi_inst/mem_reg[49][0][0]           |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[4][0][0]            |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[50][0][0]           |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[51][0][0]           |                     |               15 |             32 |
|  fxclk       | lsi_inst/mem_reg[52][0][0]           |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[53][0][0]           |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[54][0][0]           |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[55][0][0]           |                     |               18 |             32 |
|  fxclk       | lsi_inst/mem_reg[56][0][0]           |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[42][0][0]           |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[58][0][0]           |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[59][0][0]           |                     |               17 |             32 |
|  fxclk       | lsi_inst/mem_reg[5][0][0]            |                     |               11 |             32 |
|  fxclk       | lsi_inst/mem_reg[60][0][0]           |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[61][0][0]           |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[62][0][0]           |                     |               15 |             32 |
|  fxclk       | lsi_inst/mem_reg[63][0][0]           |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[64][0][0]           |                     |               17 |             32 |
|  fxclk       | lsi_inst/mem_reg[65][0][0]           |                     |               17 |             32 |
|  fxclk       | lsi_inst/mem_reg[66][0][0]           |                     |               19 |             32 |
|  fxclk       | lsi_inst/mem_reg[67][0][0]           |                     |               18 |             32 |
|  fxclk       | lsi_inst/mem_reg[68][0][0]           |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[69][0][0]           |                     |               15 |             32 |
|  fxclk       | lsi_inst/mem_reg[6][0][0]            |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[70][0][0]           |                     |               16 |             32 |
|  fxclk       | lsi_inst/mem_reg[142][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[129][0][0]          |                     |               16 |             32 |
|  fxclk       | lsi_inst/mem_reg[12][0][0]           |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[130][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[131][0][0]          |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[132][0][0]          |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[133][0][0]          |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[134][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[135][0][0]          |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[136][0][0]          |                     |               15 |             32 |
|  fxclk       | lsi_inst/mem_reg[137][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[138][0][0]          |                     |               17 |             32 |
|  fxclk       | lsi_inst/mem_reg[139][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[13][0][0]           |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[140][0][0]          |                     |               16 |             32 |
|  fxclk       | lsi_inst/mem_reg[141][0][0]          |                     |               17 |             32 |
|  fxclk       | lsi_inst/mem_reg[128][0][0]          |                     |               11 |             32 |
|  fxclk       | lsi_inst/mem_reg[143][0][0]          |                     |               15 |             32 |
|  fxclk       | lsi_inst/mem_reg[144][0][0]          |                     |               18 |             32 |
|  fxclk       | lsi_inst/mem_reg[145][0][0]          |                     |               20 |             32 |
|  fxclk       | lsi_inst/mem_reg[146][0][0]          |                     |               18 |             32 |
|  fxclk       | lsi_inst/mem_reg[147][0][0]          |                     |               15 |             32 |
|  fxclk       | lsi_inst/mem_reg[148][0][0]          |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[149][0][0]          |                     |               20 |             32 |
|  fxclk       | lsi_inst/mem_reg[14][0][0]           |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[150][0][0]          |                     |               17 |             32 |
|  fxclk       | lsi_inst/mem_reg[151][0][0]          |                     |               17 |             32 |
|  fxclk       | lsi_inst/mem_reg[152][0][0]          |                     |               15 |             32 |
|  fxclk       | lsi_inst/mem_reg[153][0][0]          |                     |               17 |             32 |
|  fxclk       | lsi_inst/mem_reg[154][0][0]          |                     |               15 |             32 |
|  fxclk       | lsi_inst/mem_reg[155][0][0]          |                     |               16 |             32 |
|  fxclk       | lsi_inst/mem_reg[156][0][0]          |                     |               19 |             32 |
|  fxclk       | lsi_inst/mem_reg[113][0][0]          |                     |               11 |             32 |
|  fxclk       | lsi_inst/mem_reg[0][0][0]            |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[100][0][0]          | spi_master/o_tx_end |               11 |             32 |
|  fxclk       | lsi_inst/mem_reg[101][0][0]          |                     |               11 |             32 |
|  fxclk       | lsi_inst/mem_reg[102][0][0]          |                     |               11 |             32 |
|  fxclk       | lsi_inst/mem_reg[103][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[104][0][0]          |                     |               11 |             32 |
|  fxclk       | lsi_inst/mem_reg[105][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[106][0][0]          |                     |               11 |             32 |
|  fxclk       | lsi_inst/mem_reg[107][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[108][0][0]          |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[109][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[10][0][0]           |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[110][0][0]          |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[111][0][0]          |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[112][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[213][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[114][0][0]          |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[115][0][0]          |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[116][0][0]          |                     |               15 |             32 |
|  fxclk       | lsi_inst/mem_reg[117][0][0]          |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[118][0][0]          |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[119][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[11][0][0]           |                     |               15 |             32 |
|  fxclk       | lsi_inst/mem_reg[120][0][0]          |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[121][0][0]          |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[122][0][0]          |                     |               16 |             32 |
|  fxclk       | lsi_inst/mem_reg[123][0][0]          |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[124][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[125][0][0]          |                     |               15 |             32 |
|  fxclk       | lsi_inst/mem_reg[126][0][0]          |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[127][0][0]          |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[1][0][0]            |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[187][0][0]          |                     |               16 |             32 |
|  fxclk       | lsi_inst/mem_reg[188][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[189][0][0]          |                     |               15 |             32 |
|  fxclk       | lsi_inst/mem_reg[18][0][0]           |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[190][0][0]          |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[191][0][0]          |                     |               15 |             32 |
|  fxclk       | lsi_inst/mem_reg[192][0][0]          |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[193][0][0]          |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[194][0][0]          |                     |               11 |             32 |
|  fxclk       | lsi_inst/mem_reg[195][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[196][0][0]          |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[197][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[198][0][0]          |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[199][0][0]          |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[19][0][0]           |                     |                9 |             32 |
|  fxclk       | lsi_inst/mem_reg[158][0][0]          |                     |               17 |             32 |
|  fxclk       | lsi_inst/mem_reg[200][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[201][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[202][0][0]          |                     |               11 |             32 |
|  fxclk       | lsi_inst/mem_reg[203][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[204][0][0]          |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[205][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[206][0][0]          |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[207][0][0]          |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[208][0][0]          |                     |                9 |             32 |
|  fxclk       | lsi_inst/mem_reg[209][0][0]          |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[20][0][0]           |                     |                9 |             32 |
|  fxclk       | lsi_inst/mem_reg[210][0][0]          |                     |               11 |             32 |
|  fxclk       | lsi_inst/mem_reg[211][0][0]          |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[212][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[214][0][0]          |                     |               10 |             32 |
|  fxclk       | lsi_inst/mem_reg[185][0][0]          |                     |               16 |             32 |
|  fxclk       | lsi_inst/mem_reg[157][0][0]          |                     |               17 |             32 |
|  fxclk       | lsi_inst/mem_reg[159][0][0]          |                     |               18 |             32 |
|  fxclk       | lsi_inst/mem_reg[15][0][0]           |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[160][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[161][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[162][0][0]          |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[163][0][0]          |                     |               16 |             32 |
|  fxclk       | lsi_inst/mem_reg[164][0][0]          |                     |               15 |             32 |
|  fxclk       | lsi_inst/mem_reg[165][0][0]          |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[166][0][0]          |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[167][0][0]          |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[168][0][0]          |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[169][0][0]          |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[16][0][0]           |                     |                9 |             32 |
|  fxclk       | lsi_inst/mem_reg[170][0][0]          |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[172][0][0]          |                     |               16 |             32 |
|  fxclk       | lsi_inst/mem_reg[186][0][0]          |                     |               14 |             32 |
|  fxclk       | lsi_inst/mem_reg[184][0][0]          |                     |               17 |             32 |
|  fxclk       | lsi_inst/mem_reg[183][0][0]          |                     |               16 |             32 |
|  fxclk       | lsi_inst/mem_reg[182][0][0]          |                     |               18 |             32 |
|  fxclk       | lsi_inst/mem_reg[181][0][0]          |                     |               15 |             32 |
|  fxclk       | lsi_inst/mem_reg[180][0][0]          |                     |               16 |             32 |
|  fxclk       | lsi_inst/mem_reg[17][0][0]           |                     |                9 |             32 |
|  fxclk       | lsi_inst/mem_reg[179][0][0]          |                     |               16 |             32 |
|  fxclk       | lsi_inst/mem_reg[178][0][0]          |                     |               17 |             32 |
|  fxclk       | lsi_inst/mem_reg[177][0][0]          |                     |               15 |             32 |
|  fxclk       | lsi_inst/mem_reg[176][0][0]          |                     |               16 |             32 |
|  fxclk       | lsi_inst/mem_reg[175][0][0]          |                     |               13 |             32 |
|  fxclk       | lsi_inst/mem_reg[174][0][0]          |                     |               16 |             32 |
|  fxclk       | lsi_inst/mem_reg[173][0][0]          |                     |               12 |             32 |
|  fxclk       | lsi_inst/mem_reg[171][0][0]          |                     |               14 |             32 |
|  fxclk       | lsi_inst/read_reg                    |                     |               11 |             40 |
|  fxclk       | lsi_inst/out_addr[7]_i_1_n_0         |                     |               25 |             80 |
|  fxclk       | lsi_inst/in_addr[7]_i_1_n_0          |                     |               33 |            148 |
+--------------+--------------------------------------+---------------------+------------------+----------------+


+--------+-----------------------+
| Fanout | Number of ControlSets |
+--------+-----------------------+
| 1      |                     1 |
| 5      |                     1 |
| 10     |                     1 |
| 13     |                     1 |
| 16+    |                   263 |
+--------+-----------------------+


