# Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 203
attribute \dynports 1
attribute \src "dut.sv:2.1-145.10"
attribute \top 1
module \many_functions
  parameter \WIDTH 8
  parameter \DEPTH 4
  attribute \src "dut.sv:102.17-105.20"
  wire width 8 $126\func_mixed$func$dut.sv:143$118.$result$126
  attribute \src "dut.sv:106.17-112.20"
  wire width 8 $129\func_mixed$func$dut.sv:143$118.$result$129
  attribute \src "dut.sv:113.17-120.20"
  wire width 8 $130\func_mixed$func$dut.sv:143$118.$result$130
  attribute \src "dut.sv:121.17-130.20"
  wire width 8 $135\func_mixed$func$dut.sv:143$118.$result$135
  attribute \src "dut.sv:38.18-43.38"
  wire width 8 $35\func_bool$func$dut.sv:139$23.$result$35
  attribute \src "dut.sv:40.18-43.38"
  wire width 8 $40\func_bool$func$dut.sv:139$23.$result$40
  wire width 8 $auto$expression.cpp:1615:import_operation$14
  wire width 8 $auto$rtlil.cc:2959:Not$48
  wire width 8 $auto$rtlil.cc:3006:And$17
  wire width 8 $auto$rtlil.cc:3007:Or$19
  wire width 8 $auto$rtlil.cc:3007:Or$39
  wire width 8 $auto$rtlil.cc:3008:Xor$44
  wire $auto$rtlil.cc:3018:Gt$137
  wire $auto$rtlil.cc:3018:Gt$75
  wire $auto$rtlil.cc:3018:Gt$77
  attribute \src "dut.sv:36.17-36.30"
  wire $eq$dut.sv:36$31_Y
  attribute \src "dut.sv:38.22-38.35"
  wire $eq$dut.sv:38$36_Y
  attribute \src "dut.sv:40.22-40.35"
  wire $eq$dut.sv:40$41_Y
  wire $procmux$175_CMP
  wire width 8 $procmux$180_Y
  wire width 8 $procmux$184_Y
  attribute \src "dut.sv:6.30-6.31"
  wire width 8 input 1 \a
  attribute \src "dut.sv:7.30-7.31"
  wire width 8 input 2 \b
  attribute \src "dut.sv:8.30-8.31"
  wire width 8 input 3 \c
  attribute \nosync 1
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 \func_arith$func$dut.sv:138$2.temp
  attribute \nosync 1
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 \func_arith$func$dut.sv:138$2.x
  attribute \nosync 1
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 \func_arith$func$dut.sv:138$2.y
  attribute \nosync 1
  attribute \src "dut.sv:138.24-138.43"
  wire width 8 \func_arith$func$dut.sv:138$2.z
  attribute \nosync 1
  attribute \src "dut.sv:139.23-139.43"
  wire width 2 \func_bool$func$dut.sv:139$23.mode
  attribute \nosync 1
  attribute \src "dut.sv:139.23-139.43"
  wire width 8 \func_bool$func$dut.sv:139$23.x
  attribute \nosync 1
  attribute \src "dut.sv:139.23-139.43"
  wire width 8 \func_bool$func$dut.sv:139$23.y
  attribute \nosync 1
  attribute \src "dut.sv:140.23-140.40"
  wire width 2 \func_case$func$dut.sv:140$50.sel
  attribute \nosync 1
  attribute \src "dut.sv:140.23-140.40"
  wire width 8 \func_case$func$dut.sv:140$50.x
  attribute \nosync 1
  attribute \src "dut.sv:142.23-142.35"
  wire width 32 \func_loop$func$dut.sv:142$79.i
  attribute \nosync 1
  attribute \src "dut.sv:142.23-142.35"
  wire width 8 \func_loop$func$dut.sv:142$79.x
  attribute \nosync 1
  attribute \src "dut.sv:143.24-143.45"
  wire width 32 \func_mixed$func$dut.sv:143$118.i
  attribute \nosync 1
  attribute \src "dut.sv:143.24-143.45"
  wire width 2 \func_mixed$func$dut.sv:143$118.mode
  attribute \nosync 1
  attribute \src "dut.sv:143.24-143.45"
  wire width 8 \func_mixed$func$dut.sv:143$118.result
  attribute \nosync 1
  attribute \src "dut.sv:143.24-143.45"
  wire width 8 \func_mixed$func$dut.sv:143$118.x
  attribute \nosync 1
  attribute \src "dut.sv:143.24-143.45"
  wire width 8 \func_mixed$func$dut.sv:143$118.y
  attribute \nosync 1
  attribute \src "dut.sv:141.25-141.45"
  wire width 8 \func_nested$func$dut.sv:141$64.x
  attribute \nosync 1
  attribute \src "dut.sv:141.25-141.45"
  wire width 8 \func_nested$func$dut.sv:141$64.y
  attribute \nosync 1
  attribute \src "dut.sv:141.25-141.45"
  wire width 8 \func_nested$func$dut.sv:141$64.z
  attribute \src "dut.sv:10.30-10.39"
  wire width 8 output 5 \out_arith
  attribute \src "dut.sv:11.30-11.38"
  wire width 8 output 6 \out_bool
  attribute \src "dut.sv:12.30-12.38"
  wire width 8 output 7 \out_case
  attribute \src "dut.sv:14.30-14.38"
  wire width 8 output 9 \out_loop
  attribute \src "dut.sv:15.30-15.39"
  wire width 8 output 10 \out_mixed
  attribute \src "dut.sv:13.30-13.40"
  wire width 8 output 8 \out_nested
  attribute \src "dut.sv:9.24-9.27"
  wire width 2 input 4 \sel
  cell $and $and$dut.sv:26$16
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B \b
    connect \Y $auto$rtlil.cc:3006:And$17
  end
  attribute \src "dut.sv:36.17-36.30"
  cell $logic_not $eq$dut.sv:36$32
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \sel
    connect \Y $eq$dut.sv:36$31_Y
  end
  attribute \src "dut.sv:38.22-38.35"
  cell $eq $eq$dut.sv:38$37
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \sel
    connect \B 2'01
    connect \Y $eq$dut.sv:38$36_Y
  end
  attribute \src "dut.sv:40.22-40.35"
  cell $eq $eq$dut.sv:40$42
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \sel
    connect \B 2'10
    connect \Y $eq$dut.sv:40$41_Y
  end
  cell $gt $gt$dut.sv:123$136
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 1
    connect \A \a
    connect \B \b
    connect \Y $auto$rtlil.cc:3018:Gt$137
  end
  cell $gt $gt$dut.sv:67$74
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 1
    connect \A \a
    connect \B \c
    connect \Y $auto$rtlil.cc:3018:Gt$75
  end
  cell $gt $gt$dut.sv:72$76
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 1
    connect \A \b
    connect \B \c
    connect \Y $auto$rtlil.cc:3018:Gt$77
  end
  cell $not $not$dut.sv:43$47
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A $auto$rtlil.cc:3006:And$17
    connect \Y $auto$rtlil.cc:2959:Not$48
  end
  cell $or $or$dut.sv:26$18
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A { $auto$rtlil.cc:3007:Or$19 [7] $auto$expression.cpp:1615:import_operation$14 [7:1] }
    connect \B $auto$rtlil.cc:3006:And$17
    connect \Y { $auto$rtlil.cc:3007:Or$19 [7] $auto$expression.cpp:1615:import_operation$14 [7:1] }
  end
  cell $or $or$dut.sv:39$38
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B \b
    connect \Y $auto$rtlil.cc:3007:Or$39
  end
  attribute \full_case 1
  attribute \src "dut.sv:41.17-41.34|dut.sv:40.18-43.38"
  cell $mux $procmux$157
    parameter \WIDTH 8
    connect \A $auto$rtlil.cc:2959:Not$48
    connect \B $auto$rtlil.cc:3008:Xor$44
    connect \S $eq$dut.sv:40$41_Y
    connect \Y $40\func_bool$func$dut.sv:139$23.$result$40
  end
  attribute \full_case 1
  attribute \src "dut.sv:39.17-39.34|dut.sv:38.18-43.38"
  cell $mux $procmux$166
    parameter \WIDTH 8
    connect \A $40\func_bool$func$dut.sv:139$23.$result$40
    connect \B $auto$rtlil.cc:3007:Or$39
    connect \S $eq$dut.sv:38$36_Y
    connect \Y $35\func_bool$func$dut.sv:139$23.$result$35
  end
  attribute \full_case 1
  attribute \src "dut.sv:37.17-37.34|dut.sv:36.13-43.38"
  cell $mux $procmux$172
    parameter \WIDTH 8
    connect \A $35\func_bool$func$dut.sv:139$23.$result$35
    connect \B $auto$rtlil.cc:3006:And$17
    connect \S $eq$dut.sv:36$31_Y
    connect \Y \out_bool
  end
  attribute \full_case 1
  attribute \src "dut.sv:56.17-56.43|dut.sv:52.13-58.20"
  cell $pmux $procmux$174
    parameter \S_WIDTH 4
    parameter \WIDTH 8
    connect \A 8'x
    connect \B { \a \a [6:0] 1'0 \a [5:0] 2'00 \a [4:0] 3'000 }
    connect \S { $eq$dut.sv:36$31_Y $eq$dut.sv:38$36_Y $eq$dut.sv:40$41_Y $procmux$175_CMP }
    connect \Y \out_case
  end
  attribute \full_case 1
  attribute \src "dut.sv:56.17-56.43|dut.sv:52.13-58.20"
  cell $eq $procmux$175_CMP0
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_SIGNED 0
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \sel
    connect \B 2'11
    connect \Y $procmux$175_CMP
  end
  attribute \full_case 1
  attribute \src "dut.sv:73.21-73.36|dut.sv:72.17-75.37"
  cell $mux $procmux$180
    parameter \WIDTH 8
    connect \A \c
    connect \B \b
    connect \S $auto$rtlil.cc:3018:Gt$77
    connect \Y $procmux$180_Y
  end
  attribute \full_case 1
  attribute \src "dut.sv:68.21-68.36|dut.sv:67.17-70.37"
  cell $mux $procmux$184
    parameter \WIDTH 8
    connect \A \c
    connect \B \a
    connect \S $auto$rtlil.cc:3018:Gt$75
    connect \Y $procmux$184_Y
  end
  attribute \full_case 1
  attribute \src "dut.sv:66.24-71.16|dut.sv:66.13-76.16"
  cell $mux $procmux$186
    parameter \WIDTH 8
    connect \A $procmux$180_Y
    connect \B $procmux$184_Y
    connect \S $auto$rtlil.cc:3018:Gt$137
    connect \Y \out_nested
  end
  attribute \full_case 1
  attribute \src "dut.sv:121.17-130.20|dut.sv:101.13-131.20"
  cell $pmux $procmux$188
    parameter \S_WIDTH 4
    parameter \WIDTH 8
    connect \A 8'x
    connect \B { $126\func_mixed$func$dut.sv:143$118.$result$126 $129\func_mixed$func$dut.sv:143$118.$result$129 $130\func_mixed$func$dut.sv:143$118.$result$130 $135\func_mixed$func$dut.sv:143$118.$result$135 }
    connect \S { $eq$dut.sv:36$31_Y $eq$dut.sv:38$36_Y $eq$dut.sv:40$41_Y $procmux$175_CMP }
    connect \Y \out_mixed
  end
  cell $xor $xor$dut.sv:27$20
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A { $auto$rtlil.cc:3007:Or$19 [7] $auto$expression.cpp:1615:import_operation$14 [7:1] }
    connect \B \c
    connect \Y \out_arith
  end
  cell $xor $xor$dut.sv:41$43
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B \b
    connect \Y $auto$rtlil.cc:3008:Xor$44
  end
  connect $auto$expression.cpp:1615:import_operation$14 [0] 1'0
  connect $auto$rtlil.cc:3007:Or$19 [6:0] $auto$expression.cpp:1615:import_operation$14 [7:1]
  connect \func_arith$func$dut.sv:138$2.temp 8'x
  connect \func_arith$func$dut.sv:138$2.x 8'x
  connect \func_arith$func$dut.sv:138$2.y 8'x
  connect \func_arith$func$dut.sv:138$2.z 8'x
  connect \func_bool$func$dut.sv:139$23.mode 2'x
  connect \func_bool$func$dut.sv:139$23.x 8'x
  connect \func_bool$func$dut.sv:139$23.y 8'x
  connect \func_case$func$dut.sv:140$50.sel 2'x
  connect \func_case$func$dut.sv:140$50.x 8'x
  connect \func_loop$func$dut.sv:142$79.i 32'x
  connect \func_loop$func$dut.sv:142$79.x 8'x
  connect \func_mixed$func$dut.sv:143$118.i 32'x
  connect \func_mixed$func$dut.sv:143$118.mode 2'x
  connect \func_mixed$func$dut.sv:143$118.result 8'x
  connect \func_mixed$func$dut.sv:143$118.x 8'x
  connect \func_mixed$func$dut.sv:143$118.y 8'x
  connect \func_nested$func$dut.sv:141$64.x 8'x
  connect \func_nested$func$dut.sv:141$64.y 8'x
  connect \func_nested$func$dut.sv:141$64.z 8'x
  connect \out_loop { \a [0] \a [0] \a [0] \a [0] \a [0] \a [0] \a [0] \a [0] }
end
