## CPU Cache 结构

![CPU-cache](https://mmbiz.qpic.cn/mmbiz_png/fY4QmJ5a6icEwyNulBOmckM1pbKibbuba2LwwmHeDicVVbvWFMictpMueGeMg0LlaeDCEyMSFEqXABUksBcanQoQyw/640?wx_fmt=png&wxfrom=5&wx_lazy=1&wx_co=1)


<!-- https://mp.weixin.qq.com/s?__biz=MzU5MTg2OTc3Ng==&mid=2247483717&idx=1&sn=41f10e428eb6ee683f3b4dd9dd025742&chksm=fe29237ac95eaa6c9492ded3258a90de4f02343a2ee56839d4cdaa58f4427f84a622ba75770b&token=1601845131&lang=zh_CN#rd -->

## 缓存一致性协议

用于管理多个 CPU cache 之间数据的一致性

MESI 协议的四种状态。
  
* M : modified
* E : exclusive
* S : shared
* I : invalid

如果是一个写内存操作，必须通过通过总线广播一条消息我要修改某个地址了，然后让其它CPU更新或者删除自己的缓存，等所有其它CPU将自己缓存的数据更新后，才返回成功。


## Store Buffer

