# Лабораторная работа 3

В данной лабораторной работе вам предстоит на основе сигналов определить схему и описать ее, а также создать свой собственный testbench. После вы создадите свой первый автомат.

## Анализ сигналов

Анализ временных диаграмм и разработка testbench.

Прочитайте формы сигналов моделирования, чтобы определить, что делает схема, а затем реализуйте её и testbench для проверки правильности выполнения схемы.

### Часть 1
Это комбинационная схема.

![alt text](pic/Part_1.png)

### Часть 2
Это комбинационная схема.

![alt text](pic/Part_2.png)

### Часть 3
Это комбинационная схема.

![alt text](pic/Part_3_1.png)
![alt text](pic/Part_3_2.png)

### Часть 4
Это последовательная схема.

![alt text](pic/Part_4_1.png)
![alt text](pic/Part_4_2.png)

### Часть 5
Это последовательная схема.

![alt text](pic/Part_5.png)

### Часть 6
Это последовательная схема. Схема состоит из комбинационной логики и одного бита памяти (т.е. одного триггера). Выход триггера передается через wire *state*.

![alt text](pic/Part_6.png)

## FSM

Знакомство с машинами состояний(Finite state machine - FSM) и разработка больших схем. 
Примеры описания и обработки FSM приведены в папке - **FSM examples**;

Глобальная задача работы - разработка продвинутого таймера, который работает следующим образом: 
1. запускается при обнаружении определенного шаблона (1101),
2. сдвигает еще 4 бита для определения длительности задержки,
3. ждет, пока счетчики закончат подсчет, и
4. уведомляет пользователя и ждет, пока пользователь не отправит сигнал подтверждения.

Основой данного таймер будет служить FSM.
<details>
<summary>Схема</summary>

Машина состояний:
<img src="pic/FSM_full.png">

Временная диаграмма:
<img src="pic/FSM_WF.png">

</details>


Для упрощения реализации такого таймера, разобьем разработку на этапы. 

Для каждого этапа необходимо разработать TestBench.

### Часть 1
Необходимо разработать счетчик, который считает от 0 до 999 включительно. Вход *reset* синхронный и должен сбросить счетчик на 0.

![alt text](pic/Part1.png)

### Часть 2
Разработайте четырехбитный сдвиговый регистр, который также действует как счетчик обратного счета. Данные сдвигаются по принципу most-significant-bit first по сигналу *shift_ena* (*shift_ena* = 1). 
Когда *count_ena* = 1 текущее число в сдвиговом регистре уменьшается. Поскольку полная система никогда не использует *shift_ena* и *count_ena* вместе, не имеет значения, что делает ваша схема, если оба управляющих входа равны 1.

![alt text](pic/Part2.png)

### Часть 3
Разработайте конечный автомат, который ищет последовательность **1101** во входном потоке битов. Когда последовательность найдена, он должен установить *start_shifting* =  1  до сброса.

![alt text](pic/Part3.png)

### Часть 4
Реализуйте таймер, описанный в начале данной ЛР. 

![alt text](pic/FSM_full.png)

Последовательные данные поступают на линию *data*. Когда получен шаблон **1101**, схема включает сдвиговый регистр, и считывает 4 бита с линии *data*. Эти 4 бита определяют длительность задержки таймера - *delay [3:0]*.

Затем FSM переходит в режим счета. При этом на линию *counting* выставляется высокий уровень. Таймер должен отсчитать количество тактов, равное *(delay + 1)\*1000*, т.е. для *delay=0* таймер считает 1000 тактов, для *delay=1* - 2000 тактов, и тд.

После того, как задержка выдержана, линия *done* устанавливается в высокое состояние, а линия *counting* в 0. 

 При получении подтверждения от пользователя (*ack* = 1) cхема должна сброситься в начальное состояние, в котором она начинает поиск последовательности входа 1101.

![alt text](pic/FSM_WF.png)

