`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2021/10/31 08:55:26
// Design Name: 
// Module Name: alutest
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module alutest(
    input [3:0] a,
    input [3:0] b,
    input [2:0] s,
    input en,
    input clk,
    output reg [3:0] y,
    output reg f
    );
    wire [2:0] w1,w4;
    wire [3:0] w2,w3,w5;
    register3 r1(
endmodule
