<?xml version="1.0" encoding="UTF-8"?>
<wavelist version="3">
  <insertion-point-position>87</insertion-point-position>
  <wave>
    <expr>clk</expr>
    <label/>
    <radix/>
  </wave>
  <wave>
    <expr>&lt;embedded&gt;::formal_tb.u_monitor._assert_1</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor._assert_1.mul_low_correct.rd_addr</expr>
    <label/>
    <radix/>
  </wave>
  <wave>
    <expr>u_monitor.clk</expr>
    <label/>
    <radix/>
  </wave>
  <wave>
    <expr>u_monitor.pc_inst_start</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_instr[14:0]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_instr[31:25]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[0]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[10]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[11]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[12]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[13]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[14]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[15]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[16]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[17]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[18]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[19]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[1]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[20]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[21]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[22]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[23]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[24]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[25]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[26]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[27]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[28]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[29]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[2]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[30]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[31]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[3]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[4]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[5]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[6]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[7]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[8]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[9]</expr>
    <label/>
    <radix/>
  </wave>
  <wave>
    <expr>u_monitor.rst</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_instr[11:7]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_instr[14:12]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_instr[6:0]</expr>
    <label/>
    <radix/>
  </wave>
  <wave>
    <expr>u_monitor.pc_reg[8][0]</expr>
    <label/>
    <radix/>
  </wave>
  <wave>
    <expr>u_monitor.pc_reg[8][11]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[8][20:15]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[8][23:22]</expr>
    <label/>
    <radix/>
  </wave>
  <wave>
    <expr>u_monitor.pc_reg[8][28]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>pc_CPU.mul_assump_inst.result_o</expr>
    <label/>
    <radix>pc_CPU.mul_assump_inst.result_o</radix>
  </wave>
  <wave>
    <expr>pc_CPU.mul_assump_inst.ready_o</expr>
    <label/>
    <radix/>
  </wave>
  <wave>
    <expr>pc_CPU.mul_assump_inst.start</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>pc_CPU.mul_assump_inst.operand_rb_i</expr>
    <label/>
    <radix>pc_CPU.mul_assump_inst.result_o</radix>
  </wave>
  <wave collapsed="true">
    <expr>pc_CPU.mul_assump_inst.operand_ra_i</expr>
    <label/>
    <radix>pc_CPU.mul_assump_inst.result_o</radix>
  </wave>
  <wave collapsed="true">
    <expr>pc_CPU.reg_file[0]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>pc_CPU.rd_w</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>pc_CPU.rs1_w</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>pc_CPU.rs1_val_w</expr>
    <label/>
    <radix>pc_CPU.mul_assump_inst.result_o</radix>
  </wave>
  <wave collapsed="true">
    <expr>pc_CPU.rs2_w</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>pc_CPU.rs2_val_w</expr>
    <label/>
    <radix>pc_CPU.mul_assump_inst.result_o</radix>
  </wave>
  <wave collapsed="true">
    <expr>pc_CPU.state_q</expr>
    <label/>
    <radix>pc_CPU.state_q</radix>
  </wave>
  <wave>
    <expr>pc_CPU.rd_writeen_w</expr>
    <label/>
    <radix/>
  </wave>
  <wave>
    <expr>pc_CPU.rd_wr_en_q</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor._assert_1.mul_low_correct.expected</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor._assert_1.mul_low_correct.rd_addr</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>pc_CPU.genblk1.u_muldiv.result_o</expr>
    <label/>
    <radix>pc_CPU.mul_assump_inst.result_o</radix>
  </wave>
  <wave>
    <expr>pc_CPU.genblk1.u_muldiv.ready_o</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>pc_CPU.mul_assump_inst.result_o</expr>
    <label/>
    <radix>pc_CPU.mul_assump_inst.result_o</radix>
  </wave>
  <wave>
    <expr>pc_CPU.genblk1.u_muldiv.ready_o</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>pc_CPU.muldiv_result_w</expr>
    <label/>
    <radix>pc_CPU.mul_assump_inst.result_o</radix>
  </wave>
  <wave>
    <expr>pc_CPU.genblk1.u_muldiv.valid_i</expr>
    <label/>
    <radix/>
  </wave>
  <wave>
    <expr>pc_CPU.mul_assump_inst.valid_i</expr>
    <label/>
    <radix/>
  </wave>
  <wave>
    <expr>pc_CPU.mul_assump_inst.start_mul</expr>
    <label/>
    <radix/>
  </wave>
  <wave>
    <expr>pc_CPU.mul_assump_inst.start</expr>
    <label/>
    <radix/>
  </wave>
  <wave>
    <expr>pc_CPU.mul_assump_inst.inst_mul_i</expr>
    <label/>
    <radix/>
  </wave>
  <wave>
    <expr>pc_CPU.mul_assump_inst.inst_mulhu_i</expr>
    <label/>
    <radix/>
  </wave>
  <wave>
    <expr>pc_CPU.mul_assump_inst.inst_mulh_i</expr>
    <label/>
    <radix/>
  </wave>
  <wave>
    <expr>pc_CPU.mul_assump_inst.mul_dec</expr>
    <label/>
    <radix/>
  </wave>
  <wave>
    <expr>pc_CPU.mul_assump_inst.start</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor._assert_1.mul_low_correct.temp</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>pc_CPU.rd_w</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>pc_CPU.rs1_val_w</expr>
    <label/>
    <radix>pc_CPU.mul_assump_inst.result_o</radix>
  </wave>
  <wave collapsed="true">
    <expr>pc_CPU.rs2_val_w</expr>
    <label/>
    <radix>pc_CPU.mul_assump_inst.result_o</radix>
  </wave>
  <wave collapsed="true">
    <expr>pc_CPU.rs2_w</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>pc_CPU.rs1_w</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[16]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor.pc_reg[0]</expr>
    <label/>
    <radix/>
  </wave>
  <wave collapsed="true">
    <expr>u_monitor._assert_1.mul_low_correct.rd_addr</expr>
    <label/>
    <radix/>
  </wave>
</wavelist>
