- lahko povečujemo gostoto elementov, ne pa več toliko hitrosti

Učinek cevovodnih nevarnosti:
- z boljšo razporeditvijo ukazov lahko prihranimo izgube - razvrščanje v prevajalnikih
- premoščanje odpravi podatkovne nevarnosti zaporednih registerskih ukazov, razen load/store
- če imamo samo ALE ukaze ne izgubimo nič urinih period, če imamo LDR, izgubimo eno periodo
- ![500](../../Images2/Pasted%20image%2020241210105424.png)

Učinek kontrolnih nevarnosti:
- vse kar spremeni PC drugače kot P=PC+1
- če skoka ni (pogoj ni izpolnjen), se porabi ena urina perioda, če pride do skoka se porabijo tri periode (1 + 2 => dve periodi izgubimo, ker smo zaradi napačne predikcije napolnili cevovod z dvema napačnima ukazoma, ki jiju moramo pobrisati)
- ARM default predikcija predvideva, da pogoj ne bo izpolnjen (ne bo skoka)
- če pogoj velja, moramo dva ukaza zbrisati iz cevovoda - izgubimo 3 periodi
- pri brezpogojnih skokih se polni pod isti predpostavki, zato vedno izgubimo 2 periodi (brezpogojni skoki vedno trajajo 3 periode)
- kontrolne nevarnosti so veliko hujše od podatkovnih
- 