Analysis & Synthesis report for pipelinedProc
Mon Apr 03 21:52:13 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis IP Cores Summary
 10. Logic Cells Representing Combinational Loops
 11. General Register Statistics
 12. Multiplexer Restructuring Statistics (Restructuring Performed)
 13. Source assignments for instr_mem:ROM|altsyncram:altsyncram_component|altsyncram_7p91:auto_generated
 14. Source assignments for main_mem:RAM|altsyncram:altsyncram_component|altsyncram_njg1:auto_generated
 15. Parameter Settings for User Entity Instance: instr_mem:ROM|altsyncram:altsyncram_component
 16. Parameter Settings for User Entity Instance: main_mem:RAM|altsyncram:altsyncram_component
 17. altsyncram Parameter Settings by Entity Instance
 18. Port Connectivity Checks: "mux_8bit_8x1:OutputMUX"
 19. Port Connectivity Checks: "instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux4"
 20. Port Connectivity Checks: "instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux3"
 21. Port Connectivity Checks: "instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux2"
 22. Port Connectivity Checks: "instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux1"
 23. Port Connectivity Checks: "instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg"
 24. Port Connectivity Checks: "instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg"
 25. Port Connectivity Checks: "instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg"
 26. Port Connectivity Checks: "instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg"
 27. Port Connectivity Checks: "instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg"
 28. Port Connectivity Checks: "MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg"
 29. Port Connectivity Checks: "MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_5bit:EX_MEM_reg_Rd_reg"
 30. Port Connectivity Checks: "MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg"
 31. Port Connectivity Checks: "MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg"
 32. Port Connectivity Checks: "MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_cont_reg"
 33. Port Connectivity Checks: "MEM_WB_Buffer:MEM_WB_Buffer_entity"
 34. Port Connectivity Checks: "EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg"
 35. Port Connectivity Checks: "EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_5bit:EX_MEM_reg_Rd_reg"
 36. Port Connectivity Checks: "EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg"
 37. Port Connectivity Checks: "EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg"
 38. Port Connectivity Checks: "EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_cont_reg"
 39. Port Connectivity Checks: "EX_MEM_Buffer:EX_MEM_Buffer_entity"
 40. Port Connectivity Checks: "forwardingUnit:fwdUnit|comparator_5bit:Comparator_4"
 41. Port Connectivity Checks: "forwardingUnit:fwdUnit|comparator_5bit:Comparator_3"
 42. Port Connectivity Checks: "forwardingUnit:fwdUnit|comparator_5bit:Comparator_2"
 43. Port Connectivity Checks: "forwardingUnit:fwdUnit|comparator_5bit:Comparator_1"
 44. Port Connectivity Checks: "forwardingUnit:fwdUnit|comparator_5bit:Comparator_B"
 45. Port Connectivity Checks: "forwardingUnit:fwdUnit|comparator_5bit:Comparator_A"
 46. Port Connectivity Checks: "mux_8bit_4x1:FwdB_mux"
 47. Port Connectivity Checks: "mux_8bit_4x1:FwdA_mux"
 48. Port Connectivity Checks: "ALU_8bit:ALU_main"
 49. Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg"
 50. Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rd_reg"
 51. Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rt_reg"
 52. Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg|dflipflop:bit0"
 53. Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg|d_Latch:l0"
 54. Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg|dflipflop:bit1"
 55. Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg|d_Latch:l1"
 56. Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg|dflipflop:bit2"
 57. Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg|d_Latch:l2"
 58. Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg|dflipflop:bit3"
 59. Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg|d_Latch:l3"
 60. Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg|dflipflop:bit4"
 61. Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg|d_Latch:l4"
 62. Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg"
 63. Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_SignTrunc_reg"
 64. Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_ReadData2_reg"
 65. Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_ReadData1_reg"
 66. Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_cont_reg"
 67. Port Connectivity Checks: "mux_8bit_2x1:ControlMux"
 68. Port Connectivity Checks: "hazardDetectUnit:HDU|comparator_5bit:Comparator2"
 69. Port Connectivity Checks: "hazardDetectUnit:HDU|comparator_5bit:Comparator1|oneBitComparator:comp4"
 70. Port Connectivity Checks: "hazardDetectUnit:HDU|comparator_5bit:Comparator1"
 71. Port Connectivity Checks: "comparator_8bit:Comparator_rs_rt|oneBitComparator:comp7"
 72. Port Connectivity Checks: "comparator_8bit:Comparator_rs_rt"
 73. Port Connectivity Checks: "ALU_8bit:BranchAdder"
 74. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit0"
 75. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l0"
 76. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit1"
 77. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l1"
 78. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit2"
 79. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l2"
 80. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit3"
 81. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l3"
 82. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit4"
 83. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l4"
 84. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit5"
 85. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l5"
 86. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit6"
 87. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l6"
 88. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit7"
 89. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l7"
 90. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit8"
 91. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l8"
 92. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit9"
 93. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l9"
 94. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit10"
 95. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l10"
 96. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit11"
 97. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l11"
 98. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit12"
 99. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l12"
100. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit13"
101. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l13"
102. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit14"
103. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l14"
104. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit15"
105. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l15"
106. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit16"
107. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l16"
108. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit17"
109. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l17"
110. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit18"
111. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l18"
112. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit19"
113. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l19"
114. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit20"
115. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l20"
116. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit21"
117. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l21"
118. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit22"
119. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l22"
120. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit23"
121. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l23"
122. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit24"
123. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l24"
124. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit25"
125. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l25"
126. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit26"
127. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l26"
128. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit27"
129. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l27"
130. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit28"
131. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l28"
132. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit29"
133. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l29"
134. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit30"
135. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l30"
136. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit31"
137. Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l31"
138. Port Connectivity Checks: "ALU_8bit:PC_4_Adder"
139. Port Connectivity Checks: "reg_8bit:PC_register|dflipflop:bit0"
140. Port Connectivity Checks: "reg_8bit:PC_register|d_Latch:l0"
141. Port Connectivity Checks: "reg_8bit:PC_register|dflipflop:bit1"
142. Port Connectivity Checks: "reg_8bit:PC_register|d_Latch:l1"
143. Port Connectivity Checks: "reg_8bit:PC_register|dflipflop:bit2"
144. Port Connectivity Checks: "reg_8bit:PC_register|d_Latch:l2"
145. Port Connectivity Checks: "reg_8bit:PC_register|dflipflop:bit3"
146. Port Connectivity Checks: "reg_8bit:PC_register|d_Latch:l3"
147. Port Connectivity Checks: "reg_8bit:PC_register|dflipflop:bit4"
148. Port Connectivity Checks: "reg_8bit:PC_register|d_Latch:l4"
149. Port Connectivity Checks: "reg_8bit:PC_register|dflipflop:bit5"
150. Port Connectivity Checks: "reg_8bit:PC_register|d_Latch:l5"
151. Port Connectivity Checks: "reg_8bit:PC_register|dflipflop:bit6"
152. Port Connectivity Checks: "reg_8bit:PC_register|d_Latch:l6"
153. Port Connectivity Checks: "reg_8bit:PC_register|dflipflop:bit7"
154. Port Connectivity Checks: "reg_8bit:PC_register|d_Latch:l7"
155. Port Connectivity Checks: "mux_8bit_2x1:JumpMUX"
156. Elapsed Time Per Partition
157. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Mon Apr 03 21:52:12 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; pipelinedProc                                   ;
; Top-level Entity Name              ; pipelinedProc                                   ;
; Family                             ; Cyclone IV GX                                   ;
; Total logic elements               ; 2,405                                           ;
;     Total combinational functions  ; 2,405                                           ;
;     Dedicated logic registers      ; 0                                               ;
; Total registers                    ; 0                                               ;
; Total pins                         ; 52                                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 10,240                                          ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total GXB Receiver Channel PCS     ; 0                                               ;
; Total GXB Receiver Channel PMA     ; 0                                               ;
; Total GXB Transmitter Channel PCS  ; 0                                               ;
; Total GXB Transmitter Channel PMA  ; 0                                               ;
; Total PLLs                         ; 0                                               ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Top-level entity name                                                      ; pipelinedProc      ; pipelinedProc      ;
; Family name                                                                ; Cyclone IV GX      ; Cyclone IV GX      ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto DSP Block Replacement                                                 ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM Block Balancing                                                   ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; On                 ; On                 ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                    ;
+----------------------------------+-----------------+----------------------------------+-------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                        ; File Name with Absolute Path                                            ; Library ;
+----------------------------------+-----------------+----------------------------------+-------------------------------------------------------------------------+---------+
; instr_mem2.mif                   ; yes             ; User Memory Initialization File  ; H:/mkili025/ceg3156/lab3/instr_mem2.mif                                 ;         ;
; pipelinedProc.vhd                ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/pipelinedProc.vhd                              ;         ;
; main_mem.vhd                     ; yes             ; User Wizard-Generated File       ; H:/mkili025/ceg3156/lab3/main_mem.vhd                                   ;         ;
; main_mem.mif                     ; yes             ; User Memory Initialization File  ; H:/mkili025/ceg3156/lab3/main_mem.mif                                   ;         ;
; ssp_control.vhd                  ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/ssp_control.vhd                                ;         ;
; sign_truncate_16to8.vhd          ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/sign_truncate_16to8.vhd                        ;         ;
; register_file_8x8.vhd            ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/register_file_8x8.vhd                          ;         ;
; reg_32bit.vhd                    ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/reg_32bit.vhd                                  ;         ;
; reg_8bit.vhd                     ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/reg_8bit.vhd                                   ;         ;
; reg_5bit.vhd                     ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/reg_5bit.vhd                                   ;         ;
; onebitcomparator.vhd             ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/onebitcomparator.vhd                           ;         ;
; mux_8bit_8x1.vhd                 ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/mux_8bit_8x1.vhd                               ;         ;
; mux_8bit_4x1.vhd                 ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/mux_8bit_4x1.vhd                               ;         ;
; mux_8bit_2x1.vhd                 ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/mux_8bit_2x1.vhd                               ;         ;
; mux_5bit_2x1.vhd                 ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/mux_5bit_2x1.vhd                               ;         ;
; mux_1bit_8x1.vhd                 ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/mux_1bit_8x1.vhd                               ;         ;
; MEM_WB_Buffer.vhd                ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/MEM_WB_Buffer.vhd                              ;         ;
; instructionOutRegister.vhd       ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/instructionOutRegister.vhd                     ;         ;
; instr_mem.vhd                    ; yes             ; User Wizard-Generated File       ; H:/mkili025/ceg3156/lab3/instr_mem.vhd                                  ;         ;
; IF_ID_Buffer.vhd                 ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/IF_ID_Buffer.vhd                               ;         ;
; ID_EX_Buffer.vhd                 ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/ID_EX_Buffer.vhd                               ;         ;
; hazardDetectUnit.vhd             ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/hazardDetectUnit.vhd                           ;         ;
; forwardingUnit.vhd               ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/forwardingUnit.vhd                             ;         ;
; fa_1bit.vhd                      ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/fa_1bit.vhd                                    ;         ;
; EX_MEM_Buffer.vhd                ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/EX_MEM_Buffer.vhd                              ;         ;
; dflipflop.vhd                    ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/dflipflop.vhd                                  ;         ;
; decoder_3x8.vhd                  ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/decoder_3x8.vhd                                ;         ;
; d_Latch.vhd                      ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/d_Latch.vhd                                    ;         ;
; comparator_8bit.vhd              ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/comparator_8bit.vhd                            ;         ;
; comparator_5bit.vhd              ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/comparator_5bit.vhd                            ;         ;
; and_6.vhd                        ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/and_6.vhd                                      ;         ;
; ALU_control.vhd                  ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/ALU_control.vhd                                ;         ;
; ALU_8bit.vhd                     ; yes             ; User VHDL File                   ; H:/mkili025/ceg3156/lab3/ALU_8bit.vhd                                   ;         ;
; altsyncram.tdf                   ; yes             ; Megafunction                     ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altsyncram.tdf        ;         ;
; stratix_ram_block.inc            ; yes             ; Megafunction                     ; c:/altera/13.0sp1/quartus/libraries/megafunctions/stratix_ram_block.inc ;         ;
; lpm_mux.inc                      ; yes             ; Megafunction                     ; c:/altera/13.0sp1/quartus/libraries/megafunctions/lpm_mux.inc           ;         ;
; lpm_decode.inc                   ; yes             ; Megafunction                     ; c:/altera/13.0sp1/quartus/libraries/megafunctions/lpm_decode.inc        ;         ;
; aglobal130.inc                   ; yes             ; Megafunction                     ; c:/altera/13.0sp1/quartus/libraries/megafunctions/aglobal130.inc        ;         ;
; a_rdenreg.inc                    ; yes             ; Megafunction                     ; c:/altera/13.0sp1/quartus/libraries/megafunctions/a_rdenreg.inc         ;         ;
; altrom.inc                       ; yes             ; Megafunction                     ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altrom.inc            ;         ;
; altram.inc                       ; yes             ; Megafunction                     ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altram.inc            ;         ;
; altdpram.inc                     ; yes             ; Megafunction                     ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altdpram.inc          ;         ;
; db/altsyncram_7p91.tdf           ; yes             ; Auto-Generated Megafunction      ; H:/mkili025/ceg3156/lab3/db/altsyncram_7p91.tdf                         ;         ;
; db/altsyncram_njg1.tdf           ; yes             ; Auto-Generated Megafunction      ; H:/mkili025/ceg3156/lab3/db/altsyncram_njg1.tdf                         ;         ;
+----------------------------------+-----------------+----------------------------------+-------------------------------------------------------------------------+---------+


+---------------------------------------------+
; Analysis & Synthesis Resource Usage Summary ;
+--------------------------+------------------+
; Resource                 ; Usage            ;
+--------------------------+------------------+
; I/O pins                 ; 52               ;
; Total memory bits        ; 10240            ;
; DSP block 9-bit elements ; 0                ;
; Maximum fan-out node     ; GClock~input     ;
; Maximum fan-out          ; 1146             ;
; Total fan-out            ; 8885             ;
; Average fan-out          ; 3.49             ;
+--------------------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                  ;
+--------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                       ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                        ; Library Name ;
+--------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+------------------------------------------------------------------------------------------------------------+--------------+
; |pipelinedProc                                   ; 2405 (3)          ; 0 (0)        ; 10240       ; 0            ; 0       ; 0         ; 0         ; 52   ; 0            ; |pipelinedProc                                                                                             ; work         ;
;    |ALU_8bit:ALU_main|                           ; 47 (37)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ALU_8bit:ALU_main                                                                           ; work         ;
;       |fa_1bit:u0|                               ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ALU_8bit:ALU_main|fa_1bit:u0                                                                ; work         ;
;       |fa_1bit:u1|                               ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ALU_8bit:ALU_main|fa_1bit:u1                                                                ; work         ;
;       |fa_1bit:u2|                               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ALU_8bit:ALU_main|fa_1bit:u2                                                                ; work         ;
;       |fa_1bit:u3|                               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ALU_8bit:ALU_main|fa_1bit:u3                                                                ; work         ;
;       |fa_1bit:u4|                               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ALU_8bit:ALU_main|fa_1bit:u4                                                                ; work         ;
;       |fa_1bit:u5|                               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ALU_8bit:ALU_main|fa_1bit:u5                                                                ; work         ;
;       |fa_1bit:u6|                               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ALU_8bit:ALU_main|fa_1bit:u6                                                                ; work         ;
;       |fa_1bit:u7|                               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ALU_8bit:ALU_main|fa_1bit:u7                                                                ; work         ;
;    |ALU_8bit:BranchAdder|                        ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ALU_8bit:BranchAdder                                                                        ; work         ;
;       |fa_1bit:u3|                               ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ALU_8bit:BranchAdder|fa_1bit:u3                                                             ; work         ;
;       |fa_1bit:u4|                               ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ALU_8bit:BranchAdder|fa_1bit:u4                                                             ; work         ;
;       |fa_1bit:u5|                               ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ALU_8bit:BranchAdder|fa_1bit:u5                                                             ; work         ;
;       |fa_1bit:u6|                               ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ALU_8bit:BranchAdder|fa_1bit:u6                                                             ; work         ;
;    |ALU_8bit:PC_4_Adder|                         ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ALU_8bit:PC_4_Adder                                                                         ; work         ;
;       |fa_1bit:u3|                               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ALU_8bit:PC_4_Adder|fa_1bit:u3                                                              ; work         ;
;       |fa_1bit:u4|                               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ALU_8bit:PC_4_Adder|fa_1bit:u4                                                              ; work         ;
;       |fa_1bit:u5|                               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ALU_8bit:PC_4_Adder|fa_1bit:u5                                                              ; work         ;
;       |fa_1bit:u7|                               ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ALU_8bit:PC_4_Adder|fa_1bit:u7                                                              ; work         ;
;    |ALU_control:ALUControl|                      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ALU_control:ALUControl                                                                      ; work         ;
;    |EX_MEM_Buffer:EX_MEM_Buffer_entity|          ; 224 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity                                                          ; work         ;
;       |reg_32bit:EX_MEM_instructionOut4_out_reg| ; 128 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg                 ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit0  ; work         ;
;          |dflipflop:bit10|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit10 ; work         ;
;          |dflipflop:bit11|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit11 ; work         ;
;          |dflipflop:bit12|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit12 ; work         ;
;          |dflipflop:bit13|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit13 ; work         ;
;          |dflipflop:bit14|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit14 ; work         ;
;          |dflipflop:bit15|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit15 ; work         ;
;          |dflipflop:bit16|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit16 ; work         ;
;          |dflipflop:bit17|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit17 ; work         ;
;          |dflipflop:bit18|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit18 ; work         ;
;          |dflipflop:bit19|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit19 ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit1  ; work         ;
;          |dflipflop:bit20|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit20 ; work         ;
;          |dflipflop:bit21|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit21 ; work         ;
;          |dflipflop:bit22|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit22 ; work         ;
;          |dflipflop:bit23|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit23 ; work         ;
;          |dflipflop:bit24|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit24 ; work         ;
;          |dflipflop:bit25|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit25 ; work         ;
;          |dflipflop:bit26|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit26 ; work         ;
;          |dflipflop:bit27|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit27 ; work         ;
;          |dflipflop:bit28|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit28 ; work         ;
;          |dflipflop:bit29|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit29 ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit2  ; work         ;
;          |dflipflop:bit30|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit30 ; work         ;
;          |dflipflop:bit31|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit31 ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit3  ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit4  ; work         ;
;          |dflipflop:bit5|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit5  ; work         ;
;          |dflipflop:bit6|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit6  ; work         ;
;          |dflipflop:bit7|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit7  ; work         ;
;          |dflipflop:bit8|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit8  ; work         ;
;          |dflipflop:bit9|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit9  ; work         ;
;       |reg_5bit:EX_MEM_reg_Rd_reg|               ; 20 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_5bit:EX_MEM_reg_Rd_reg                               ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_5bit:EX_MEM_reg_Rd_reg|dflipflop:bit0                ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_5bit:EX_MEM_reg_Rd_reg|dflipflop:bit1                ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_5bit:EX_MEM_reg_Rd_reg|dflipflop:bit2                ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_5bit:EX_MEM_reg_Rd_reg|dflipflop:bit3                ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_5bit:EX_MEM_reg_Rd_reg|dflipflop:bit4                ; work         ;
;       |reg_8bit:EX_MEM_ALUResult_reg|            ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg                            ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg|dflipflop:bit0             ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg|dflipflop:bit1             ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg|dflipflop:bit2             ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg|dflipflop:bit3             ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg|dflipflop:bit4             ; work         ;
;          |dflipflop:bit5|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg|dflipflop:bit5             ; work         ;
;          |dflipflop:bit6|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg|dflipflop:bit6             ; work         ;
;          |dflipflop:bit7|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg|dflipflop:bit7             ; work         ;
;       |reg_8bit:EX_MEM_WriteData_reg|            ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg                            ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg|dflipflop:bit0             ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg|dflipflop:bit1             ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg|dflipflop:bit2             ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg|dflipflop:bit3             ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg|dflipflop:bit4             ; work         ;
;          |dflipflop:bit5|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg|dflipflop:bit5             ; work         ;
;          |dflipflop:bit6|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg|dflipflop:bit6             ; work         ;
;          |dflipflop:bit7|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg|dflipflop:bit7             ; work         ;
;       |reg_8bit:EX_MEM_cont_reg|                 ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_cont_reg                                 ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_cont_reg|dflipflop:bit0                  ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_cont_reg|dflipflop:bit1                  ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_cont_reg|dflipflop:bit2                  ; work         ;
;    |ID_EX_Buffer:ID_EX_Buffer_entity|            ; 302 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity                                                            ; work         ;
;       |reg_32bit:i_InstructionOut3_reg|          ; 112 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg                            ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit0             ; work         ;
;          |dflipflop:bit10|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit10            ; work         ;
;          |dflipflop:bit11|                       ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit11            ; work         ;
;          |dflipflop:bit12|                       ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit12            ; work         ;
;          |dflipflop:bit13|                       ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit13            ; work         ;
;          |dflipflop:bit14|                       ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit14            ; work         ;
;          |dflipflop:bit15|                       ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit15            ; work         ;
;          |dflipflop:bit16|                       ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit16            ; work         ;
;          |dflipflop:bit17|                       ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit17            ; work         ;
;          |dflipflop:bit18|                       ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit18            ; work         ;
;          |dflipflop:bit19|                       ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit19            ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit1             ; work         ;
;          |dflipflop:bit20|                       ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit20            ; work         ;
;          |dflipflop:bit21|                       ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit21            ; work         ;
;          |dflipflop:bit22|                       ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit22            ; work         ;
;          |dflipflop:bit23|                       ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit23            ; work         ;
;          |dflipflop:bit24|                       ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit24            ; work         ;
;          |dflipflop:bit25|                       ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit25            ; work         ;
;          |dflipflop:bit26|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit26            ; work         ;
;          |dflipflop:bit27|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit27            ; work         ;
;          |dflipflop:bit28|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit28            ; work         ;
;          |dflipflop:bit29|                       ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit29            ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit2             ; work         ;
;          |dflipflop:bit30|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit30            ; work         ;
;          |dflipflop:bit31|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit31            ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit3             ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit4             ; work         ;
;          |dflipflop:bit5|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit5             ; work         ;
;          |dflipflop:bit6|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit6             ; work         ;
;          |dflipflop:bit7|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit7             ; work         ;
;          |dflipflop:bit8|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit8             ; work         ;
;          |dflipflop:bit9|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg|dflipflop:bit9             ; work         ;
;       |reg_5bit:ID_EX_reg_Rd_reg|                ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rd_reg                                  ; work         ;
;          |dflipflop:bit0|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rd_reg|dflipflop:bit0                   ; work         ;
;          |dflipflop:bit1|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rd_reg|dflipflop:bit1                   ; work         ;
;          |dflipflop:bit2|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rd_reg|dflipflop:bit2                   ; work         ;
;          |dflipflop:bit3|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rd_reg|dflipflop:bit3                   ; work         ;
;          |dflipflop:bit4|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rd_reg|dflipflop:bit4                   ; work         ;
;       |reg_5bit:ID_EX_reg_Rs_reg|                ; 20 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg                                  ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg|dflipflop:bit0                   ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg|dflipflop:bit1                   ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg|dflipflop:bit2                   ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg|dflipflop:bit3                   ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg|dflipflop:bit4                   ; work         ;
;       |reg_5bit:ID_EX_reg_Rt_reg|                ; 20 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rt_reg                                  ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rt_reg|dflipflop:bit0                   ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rt_reg|dflipflop:bit1                   ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rt_reg|dflipflop:bit2                   ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rt_reg|dflipflop:bit3                   ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rt_reg|dflipflop:bit4                   ; work         ;
;       |reg_8bit:ID_EX_ReadData1_reg|             ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_ReadData1_reg                               ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_ReadData1_reg|dflipflop:bit0                ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_ReadData1_reg|dflipflop:bit1                ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_ReadData1_reg|dflipflop:bit2                ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_ReadData1_reg|dflipflop:bit3                ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_ReadData1_reg|dflipflop:bit4                ; work         ;
;          |dflipflop:bit5|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_ReadData1_reg|dflipflop:bit5                ; work         ;
;          |dflipflop:bit6|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_ReadData1_reg|dflipflop:bit6                ; work         ;
;          |dflipflop:bit7|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_ReadData1_reg|dflipflop:bit7                ; work         ;
;       |reg_8bit:ID_EX_ReadData2_reg|             ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_ReadData2_reg                               ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_ReadData2_reg|dflipflop:bit0                ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_ReadData2_reg|dflipflop:bit1                ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_ReadData2_reg|dflipflop:bit2                ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_ReadData2_reg|dflipflop:bit3                ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_ReadData2_reg|dflipflop:bit4                ; work         ;
;          |dflipflop:bit5|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_ReadData2_reg|dflipflop:bit5                ; work         ;
;          |dflipflop:bit6|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_ReadData2_reg|dflipflop:bit6                ; work         ;
;          |dflipflop:bit7|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_ReadData2_reg|dflipflop:bit7                ; work         ;
;       |reg_8bit:ID_EX_SignTrunc_reg|             ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_SignTrunc_reg                               ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_SignTrunc_reg|dflipflop:bit0                ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_SignTrunc_reg|dflipflop:bit1                ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_SignTrunc_reg|dflipflop:bit2                ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_SignTrunc_reg|dflipflop:bit3                ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_SignTrunc_reg|dflipflop:bit4                ; work         ;
;          |dflipflop:bit5|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_SignTrunc_reg|dflipflop:bit5                ; work         ;
;          |dflipflop:bit6|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_SignTrunc_reg|dflipflop:bit6                ; work         ;
;          |dflipflop:bit7|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_SignTrunc_reg|dflipflop:bit7                ; work         ;
;       |reg_8bit:ID_EX_cont_reg|                  ; 29 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_cont_reg                                    ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_cont_reg|dflipflop:bit0                     ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_cont_reg|dflipflop:bit1                     ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_cont_reg|dflipflop:bit2                     ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_cont_reg|dflipflop:bit4                     ; work         ;
;          |dflipflop:bit5|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_cont_reg|dflipflop:bit5                     ; work         ;
;          |dflipflop:bit6|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_cont_reg|dflipflop:bit6                     ; work         ;
;          |dflipflop:bit7|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_cont_reg|dflipflop:bit7                     ; work         ;
;    |IF_ID_Buffer:IF_ID_Buffer_entity|            ; 193 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity                                                            ; work         ;
;       |reg_32bit:i_InstructionOut2_reg|          ; 161 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg                            ; work         ;
;          |dflipflop:bit0|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit0             ; work         ;
;          |dflipflop:bit10|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit10            ; work         ;
;          |dflipflop:bit11|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit11            ; work         ;
;          |dflipflop:bit12|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit12            ; work         ;
;          |dflipflop:bit13|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit13            ; work         ;
;          |dflipflop:bit14|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit14            ; work         ;
;          |dflipflop:bit15|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit15            ; work         ;
;          |dflipflop:bit16|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit16            ; work         ;
;          |dflipflop:bit17|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit17            ; work         ;
;          |dflipflop:bit18|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit18            ; work         ;
;          |dflipflop:bit19|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit19            ; work         ;
;          |dflipflop:bit1|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit1             ; work         ;
;          |dflipflop:bit20|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit20            ; work         ;
;          |dflipflop:bit21|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit21            ; work         ;
;          |dflipflop:bit22|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit22            ; work         ;
;          |dflipflop:bit23|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit23            ; work         ;
;          |dflipflop:bit24|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit24            ; work         ;
;          |dflipflop:bit25|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit25            ; work         ;
;          |dflipflop:bit26|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit26            ; work         ;
;          |dflipflop:bit27|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit27            ; work         ;
;          |dflipflop:bit28|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit28            ; work         ;
;          |dflipflop:bit29|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit29            ; work         ;
;          |dflipflop:bit2|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit2             ; work         ;
;          |dflipflop:bit30|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit30            ; work         ;
;          |dflipflop:bit31|                       ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit31            ; work         ;
;          |dflipflop:bit3|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit3             ; work         ;
;          |dflipflop:bit4|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit4             ; work         ;
;          |dflipflop:bit5|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit5             ; work         ;
;          |dflipflop:bit6|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit6             ; work         ;
;          |dflipflop:bit7|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit7             ; work         ;
;          |dflipflop:bit8|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit8             ; work         ;
;          |dflipflop:bit9|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit9             ; work         ;
;       |reg_8bit:pc_plus4_reg|                    ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_8bit:pc_plus4_reg                                      ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_8bit:pc_plus4_reg|dflipflop:bit0                       ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_8bit:pc_plus4_reg|dflipflop:bit1                       ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_8bit:pc_plus4_reg|dflipflop:bit2                       ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_8bit:pc_plus4_reg|dflipflop:bit3                       ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_8bit:pc_plus4_reg|dflipflop:bit4                       ; work         ;
;          |dflipflop:bit5|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_8bit:pc_plus4_reg|dflipflop:bit5                       ; work         ;
;          |dflipflop:bit6|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_8bit:pc_plus4_reg|dflipflop:bit6                       ; work         ;
;          |dflipflop:bit7|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|IF_ID_Buffer:IF_ID_Buffer_entity|reg_8bit:pc_plus4_reg|dflipflop:bit7                       ; work         ;
;    |MEM_WB_Buffer:MEM_WB_Buffer_entity|          ; 260 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity                                                          ; work         ;
;       |reg_32bit:EX_MEM_instructionOut4_out_reg| ; 160 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg                 ; work         ;
;          |dflipflop:bit0|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit0  ; work         ;
;          |dflipflop:bit10|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit10 ; work         ;
;          |dflipflop:bit11|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit11 ; work         ;
;          |dflipflop:bit12|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit12 ; work         ;
;          |dflipflop:bit13|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit13 ; work         ;
;          |dflipflop:bit14|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit14 ; work         ;
;          |dflipflop:bit15|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit15 ; work         ;
;          |dflipflop:bit16|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit16 ; work         ;
;          |dflipflop:bit17|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit17 ; work         ;
;          |dflipflop:bit18|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit18 ; work         ;
;          |dflipflop:bit19|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit19 ; work         ;
;          |dflipflop:bit1|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit1  ; work         ;
;          |dflipflop:bit20|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit20 ; work         ;
;          |dflipflop:bit21|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit21 ; work         ;
;          |dflipflop:bit22|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit22 ; work         ;
;          |dflipflop:bit23|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit23 ; work         ;
;          |dflipflop:bit24|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit24 ; work         ;
;          |dflipflop:bit25|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit25 ; work         ;
;          |dflipflop:bit26|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit26 ; work         ;
;          |dflipflop:bit27|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit27 ; work         ;
;          |dflipflop:bit28|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit28 ; work         ;
;          |dflipflop:bit29|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit29 ; work         ;
;          |dflipflop:bit2|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit2  ; work         ;
;          |dflipflop:bit30|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit30 ; work         ;
;          |dflipflop:bit31|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit31 ; work         ;
;          |dflipflop:bit3|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit3  ; work         ;
;          |dflipflop:bit4|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit4  ; work         ;
;          |dflipflop:bit5|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit5  ; work         ;
;          |dflipflop:bit6|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit6  ; work         ;
;          |dflipflop:bit7|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit7  ; work         ;
;          |dflipflop:bit8|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit8  ; work         ;
;          |dflipflop:bit9|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg|dflipflop:bit9  ; work         ;
;       |reg_5bit:EX_MEM_reg_Rd_reg|               ; 20 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_5bit:EX_MEM_reg_Rd_reg                               ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_5bit:EX_MEM_reg_Rd_reg|dflipflop:bit0                ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_5bit:EX_MEM_reg_Rd_reg|dflipflop:bit1                ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_5bit:EX_MEM_reg_Rd_reg|dflipflop:bit2                ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_5bit:EX_MEM_reg_Rd_reg|dflipflop:bit3                ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_5bit:EX_MEM_reg_Rd_reg|dflipflop:bit4                ; work         ;
;       |reg_8bit:EX_MEM_ALUResult_reg|            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg                            ; work         ;
;          |dflipflop:bit0|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg|dflipflop:bit0             ; work         ;
;          |dflipflop:bit1|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg|dflipflop:bit1             ; work         ;
;          |dflipflop:bit2|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg|dflipflop:bit2             ; work         ;
;          |dflipflop:bit3|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg|dflipflop:bit3             ; work         ;
;          |dflipflop:bit4|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg|dflipflop:bit4             ; work         ;
;          |dflipflop:bit5|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg|dflipflop:bit5             ; work         ;
;          |dflipflop:bit6|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg|dflipflop:bit6             ; work         ;
;          |dflipflop:bit7|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg|dflipflop:bit7             ; work         ;
;       |reg_8bit:EX_MEM_WriteData_reg|            ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg                            ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg|dflipflop:bit0             ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg|dflipflop:bit1             ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg|dflipflop:bit2             ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg|dflipflop:bit3             ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg|dflipflop:bit4             ; work         ;
;          |dflipflop:bit5|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg|dflipflop:bit5             ; work         ;
;          |dflipflop:bit6|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg|dflipflop:bit6             ; work         ;
;          |dflipflop:bit7|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg|dflipflop:bit7             ; work         ;
;       |reg_8bit:EX_MEM_cont_reg|                 ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_cont_reg                                 ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_cont_reg|dflipflop:bit0                  ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_cont_reg|dflipflop:bit1                  ; work         ;
;    |comparator_8bit:Comparator_rs_rt|            ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|comparator_8bit:Comparator_rs_rt                                                            ; work         ;
;       |oneBitComparator:comp2|                   ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|comparator_8bit:Comparator_rs_rt|oneBitComparator:comp2                                     ; work         ;
;       |oneBitComparator:comp5|                   ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|comparator_8bit:Comparator_rs_rt|oneBitComparator:comp5                                     ; work         ;
;    |forwardingUnit:fwdUnit|                      ; 22 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|forwardingUnit:fwdUnit                                                                      ; work         ;
;       |comparator_5bit:Comparator_1|             ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|forwardingUnit:fwdUnit|comparator_5bit:Comparator_1                                         ; work         ;
;       |comparator_5bit:Comparator_2|             ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|forwardingUnit:fwdUnit|comparator_5bit:Comparator_2                                         ; work         ;
;       |comparator_5bit:Comparator_3|             ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|forwardingUnit:fwdUnit|comparator_5bit:Comparator_3                                         ; work         ;
;          |oneBitComparator:comp1|                ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|forwardingUnit:fwdUnit|comparator_5bit:Comparator_3|oneBitComparator:comp1                  ; work         ;
;          |oneBitComparator:comp2|                ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|forwardingUnit:fwdUnit|comparator_5bit:Comparator_3|oneBitComparator:comp2                  ; work         ;
;       |comparator_5bit:Comparator_4|             ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|forwardingUnit:fwdUnit|comparator_5bit:Comparator_4                                         ; work         ;
;          |oneBitComparator:comp1|                ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|forwardingUnit:fwdUnit|comparator_5bit:Comparator_4|oneBitComparator:comp1                  ; work         ;
;          |oneBitComparator:comp2|                ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|forwardingUnit:fwdUnit|comparator_5bit:Comparator_4|oneBitComparator:comp2                  ; work         ;
;    |instr_mem:ROM|                               ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instr_mem:ROM                                                                               ; work         ;
;       |altsyncram:altsyncram_component|          ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instr_mem:ROM|altsyncram:altsyncram_component                                               ; work         ;
;          |altsyncram_7p91:auto_generated|        ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instr_mem:ROM|altsyncram:altsyncram_component|altsyncram_7p91:auto_generated                ; work         ;
;    |instructionOutRegister:instr_out_reg|        ; 779 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg                                                        ; work         ;
;       |mux_8bit_8x1:mux1|                        ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux1                                      ; work         ;
;          |mux_1bit_8x1:bit0|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux1|mux_1bit_8x1:bit0                    ; work         ;
;          |mux_1bit_8x1:bit1|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux1|mux_1bit_8x1:bit1                    ; work         ;
;          |mux_1bit_8x1:bit2|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux1|mux_1bit_8x1:bit2                    ; work         ;
;          |mux_1bit_8x1:bit3|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux1|mux_1bit_8x1:bit3                    ; work         ;
;          |mux_1bit_8x1:bit4|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux1|mux_1bit_8x1:bit4                    ; work         ;
;          |mux_1bit_8x1:bit5|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux1|mux_1bit_8x1:bit5                    ; work         ;
;          |mux_1bit_8x1:bit6|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux1|mux_1bit_8x1:bit6                    ; work         ;
;          |mux_1bit_8x1:bit7|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux1|mux_1bit_8x1:bit7                    ; work         ;
;       |mux_8bit_8x1:mux2|                        ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux2                                      ; work         ;
;          |mux_1bit_8x1:bit0|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux2|mux_1bit_8x1:bit0                    ; work         ;
;          |mux_1bit_8x1:bit1|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux2|mux_1bit_8x1:bit1                    ; work         ;
;          |mux_1bit_8x1:bit2|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux2|mux_1bit_8x1:bit2                    ; work         ;
;          |mux_1bit_8x1:bit3|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux2|mux_1bit_8x1:bit3                    ; work         ;
;          |mux_1bit_8x1:bit4|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux2|mux_1bit_8x1:bit4                    ; work         ;
;          |mux_1bit_8x1:bit5|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux2|mux_1bit_8x1:bit5                    ; work         ;
;          |mux_1bit_8x1:bit6|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux2|mux_1bit_8x1:bit6                    ; work         ;
;          |mux_1bit_8x1:bit7|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux2|mux_1bit_8x1:bit7                    ; work         ;
;       |mux_8bit_8x1:mux3|                        ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux3                                      ; work         ;
;          |mux_1bit_8x1:bit0|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux3|mux_1bit_8x1:bit0                    ; work         ;
;          |mux_1bit_8x1:bit1|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux3|mux_1bit_8x1:bit1                    ; work         ;
;          |mux_1bit_8x1:bit2|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux3|mux_1bit_8x1:bit2                    ; work         ;
;          |mux_1bit_8x1:bit3|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux3|mux_1bit_8x1:bit3                    ; work         ;
;          |mux_1bit_8x1:bit4|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux3|mux_1bit_8x1:bit4                    ; work         ;
;          |mux_1bit_8x1:bit5|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux3|mux_1bit_8x1:bit5                    ; work         ;
;          |mux_1bit_8x1:bit6|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux3|mux_1bit_8x1:bit6                    ; work         ;
;          |mux_1bit_8x1:bit7|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux3|mux_1bit_8x1:bit7                    ; work         ;
;       |mux_8bit_8x1:mux4|                        ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux4                                      ; work         ;
;          |mux_1bit_8x1:bit0|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux4|mux_1bit_8x1:bit0                    ; work         ;
;          |mux_1bit_8x1:bit1|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux4|mux_1bit_8x1:bit1                    ; work         ;
;          |mux_1bit_8x1:bit2|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux4|mux_1bit_8x1:bit2                    ; work         ;
;          |mux_1bit_8x1:bit3|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux4|mux_1bit_8x1:bit3                    ; work         ;
;          |mux_1bit_8x1:bit4|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux4|mux_1bit_8x1:bit4                    ; work         ;
;          |mux_1bit_8x1:bit5|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux4|mux_1bit_8x1:bit5                    ; work         ;
;          |mux_1bit_8x1:bit6|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux4|mux_1bit_8x1:bit6                    ; work         ;
;          |mux_1bit_8x1:bit7|                     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux4|mux_1bit_8x1:bit7                    ; work         ;
;       |reg_32bit:instr1_reg|                     ; 128 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg                                   ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit0                    ; work         ;
;          |dflipflop:bit10|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit10                   ; work         ;
;          |dflipflop:bit11|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit11                   ; work         ;
;          |dflipflop:bit12|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit12                   ; work         ;
;          |dflipflop:bit13|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit13                   ; work         ;
;          |dflipflop:bit14|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit14                   ; work         ;
;          |dflipflop:bit15|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit15                   ; work         ;
;          |dflipflop:bit16|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit16                   ; work         ;
;          |dflipflop:bit17|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit17                   ; work         ;
;          |dflipflop:bit18|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit18                   ; work         ;
;          |dflipflop:bit19|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit19                   ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit1                    ; work         ;
;          |dflipflop:bit20|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit20                   ; work         ;
;          |dflipflop:bit21|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit21                   ; work         ;
;          |dflipflop:bit22|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit22                   ; work         ;
;          |dflipflop:bit23|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit23                   ; work         ;
;          |dflipflop:bit24|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit24                   ; work         ;
;          |dflipflop:bit25|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit25                   ; work         ;
;          |dflipflop:bit26|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit26                   ; work         ;
;          |dflipflop:bit27|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit27                   ; work         ;
;          |dflipflop:bit28|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit28                   ; work         ;
;          |dflipflop:bit29|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit29                   ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit2                    ; work         ;
;          |dflipflop:bit30|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit30                   ; work         ;
;          |dflipflop:bit31|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit31                   ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit3                    ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit4                    ; work         ;
;          |dflipflop:bit5|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit5                    ; work         ;
;          |dflipflop:bit6|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit6                    ; work         ;
;          |dflipflop:bit7|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit7                    ; work         ;
;          |dflipflop:bit8|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit8                    ; work         ;
;          |dflipflop:bit9|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg|dflipflop:bit9                    ; work         ;
;       |reg_32bit:instr2_reg|                     ; 139 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg                                   ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit0                    ; work         ;
;          |dflipflop:bit10|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit10                   ; work         ;
;          |dflipflop:bit11|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit11                   ; work         ;
;          |dflipflop:bit12|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit12                   ; work         ;
;          |dflipflop:bit13|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit13                   ; work         ;
;          |dflipflop:bit14|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit14                   ; work         ;
;          |dflipflop:bit15|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit15                   ; work         ;
;          |dflipflop:bit16|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit16                   ; work         ;
;          |dflipflop:bit17|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit17                   ; work         ;
;          |dflipflop:bit18|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit18                   ; work         ;
;          |dflipflop:bit19|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit19                   ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit1                    ; work         ;
;          |dflipflop:bit20|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit20                   ; work         ;
;          |dflipflop:bit21|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit21                   ; work         ;
;          |dflipflop:bit22|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit22                   ; work         ;
;          |dflipflop:bit23|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit23                   ; work         ;
;          |dflipflop:bit24|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit24                   ; work         ;
;          |dflipflop:bit25|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit25                   ; work         ;
;          |dflipflop:bit26|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit26                   ; work         ;
;          |dflipflop:bit27|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit27                   ; work         ;
;          |dflipflop:bit28|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit28                   ; work         ;
;          |dflipflop:bit29|                       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit29                   ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit2                    ; work         ;
;          |dflipflop:bit30|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit30                   ; work         ;
;          |dflipflop:bit31|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit31                   ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit3                    ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit4                    ; work         ;
;          |dflipflop:bit5|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit5                    ; work         ;
;          |dflipflop:bit6|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit6                    ; work         ;
;          |dflipflop:bit7|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit7                    ; work         ;
;          |dflipflop:bit8|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit8                    ; work         ;
;          |dflipflop:bit9|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg|dflipflop:bit9                    ; work         ;
;       |reg_32bit:instr3_reg|                     ; 128 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg                                   ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit0                    ; work         ;
;          |dflipflop:bit10|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit10                   ; work         ;
;          |dflipflop:bit11|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit11                   ; work         ;
;          |dflipflop:bit12|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit12                   ; work         ;
;          |dflipflop:bit13|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit13                   ; work         ;
;          |dflipflop:bit14|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit14                   ; work         ;
;          |dflipflop:bit15|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit15                   ; work         ;
;          |dflipflop:bit16|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit16                   ; work         ;
;          |dflipflop:bit17|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit17                   ; work         ;
;          |dflipflop:bit18|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit18                   ; work         ;
;          |dflipflop:bit19|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit19                   ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit1                    ; work         ;
;          |dflipflop:bit20|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit20                   ; work         ;
;          |dflipflop:bit21|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit21                   ; work         ;
;          |dflipflop:bit22|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit22                   ; work         ;
;          |dflipflop:bit23|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit23                   ; work         ;
;          |dflipflop:bit24|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit24                   ; work         ;
;          |dflipflop:bit25|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit25                   ; work         ;
;          |dflipflop:bit26|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit26                   ; work         ;
;          |dflipflop:bit27|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit27                   ; work         ;
;          |dflipflop:bit28|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit28                   ; work         ;
;          |dflipflop:bit29|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit29                   ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit2                    ; work         ;
;          |dflipflop:bit30|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit30                   ; work         ;
;          |dflipflop:bit31|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit31                   ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit3                    ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit4                    ; work         ;
;          |dflipflop:bit5|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit5                    ; work         ;
;          |dflipflop:bit6|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit6                    ; work         ;
;          |dflipflop:bit7|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit7                    ; work         ;
;          |dflipflop:bit8|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit8                    ; work         ;
;          |dflipflop:bit9|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg|dflipflop:bit9                    ; work         ;
;       |reg_32bit:instr4_reg|                     ; 128 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg                                   ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit0                    ; work         ;
;          |dflipflop:bit10|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit10                   ; work         ;
;          |dflipflop:bit11|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit11                   ; work         ;
;          |dflipflop:bit12|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit12                   ; work         ;
;          |dflipflop:bit13|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit13                   ; work         ;
;          |dflipflop:bit14|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit14                   ; work         ;
;          |dflipflop:bit15|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit15                   ; work         ;
;          |dflipflop:bit16|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit16                   ; work         ;
;          |dflipflop:bit17|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit17                   ; work         ;
;          |dflipflop:bit18|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit18                   ; work         ;
;          |dflipflop:bit19|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit19                   ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit1                    ; work         ;
;          |dflipflop:bit20|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit20                   ; work         ;
;          |dflipflop:bit21|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit21                   ; work         ;
;          |dflipflop:bit22|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit22                   ; work         ;
;          |dflipflop:bit23|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit23                   ; work         ;
;          |dflipflop:bit24|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit24                   ; work         ;
;          |dflipflop:bit25|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit25                   ; work         ;
;          |dflipflop:bit26|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit26                   ; work         ;
;          |dflipflop:bit27|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit27                   ; work         ;
;          |dflipflop:bit28|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit28                   ; work         ;
;          |dflipflop:bit29|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit29                   ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit2                    ; work         ;
;          |dflipflop:bit30|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit30                   ; work         ;
;          |dflipflop:bit31|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit31                   ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit3                    ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit4                    ; work         ;
;          |dflipflop:bit5|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit5                    ; work         ;
;          |dflipflop:bit6|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit6                    ; work         ;
;          |dflipflop:bit7|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit7                    ; work         ;
;          |dflipflop:bit8|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit8                    ; work         ;
;          |dflipflop:bit9|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg|dflipflop:bit9                    ; work         ;
;       |reg_32bit:instr5_reg|                     ; 128 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg                                   ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit0                    ; work         ;
;          |dflipflop:bit10|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit10                   ; work         ;
;          |dflipflop:bit11|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit11                   ; work         ;
;          |dflipflop:bit12|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit12                   ; work         ;
;          |dflipflop:bit13|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit13                   ; work         ;
;          |dflipflop:bit14|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit14                   ; work         ;
;          |dflipflop:bit15|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit15                   ; work         ;
;          |dflipflop:bit16|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit16                   ; work         ;
;          |dflipflop:bit17|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit17                   ; work         ;
;          |dflipflop:bit18|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit18                   ; work         ;
;          |dflipflop:bit19|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit19                   ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit1                    ; work         ;
;          |dflipflop:bit20|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit20                   ; work         ;
;          |dflipflop:bit21|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit21                   ; work         ;
;          |dflipflop:bit22|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit22                   ; work         ;
;          |dflipflop:bit23|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit23                   ; work         ;
;          |dflipflop:bit24|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit24                   ; work         ;
;          |dflipflop:bit25|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit25                   ; work         ;
;          |dflipflop:bit26|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit26                   ; work         ;
;          |dflipflop:bit27|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit27                   ; work         ;
;          |dflipflop:bit28|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit28                   ; work         ;
;          |dflipflop:bit29|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit29                   ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit2                    ; work         ;
;          |dflipflop:bit30|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit30                   ; work         ;
;          |dflipflop:bit31|                       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit31                   ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit3                    ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit4                    ; work         ;
;          |dflipflop:bit5|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit5                    ; work         ;
;          |dflipflop:bit6|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit6                    ; work         ;
;          |dflipflop:bit7|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit7                    ; work         ;
;          |dflipflop:bit8|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit8                    ; work         ;
;          |dflipflop:bit9|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg|dflipflop:bit9                    ; work         ;
;    |main_mem:RAM|                                ; 0 (0)             ; 0 (0)        ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|main_mem:RAM                                                                                ; work         ;
;       |altsyncram:altsyncram_component|          ; 0 (0)             ; 0 (0)        ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|main_mem:RAM|altsyncram:altsyncram_component                                                ; work         ;
;          |altsyncram_njg1:auto_generated|        ; 0 (0)             ; 0 (0)        ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|main_mem:RAM|altsyncram:altsyncram_component|altsyncram_njg1:auto_generated                 ; work         ;
;    |mux_8bit_2x1:ALU_mux|                        ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|mux_8bit_2x1:ALU_mux                                                                        ; work         ;
;    |mux_8bit_2x1:MemoryMUX|                      ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|mux_8bit_2x1:MemoryMUX                                                                      ; work         ;
;    |mux_8bit_4x1:FwdA_mux|                       ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|mux_8bit_4x1:FwdA_mux                                                                       ; work         ;
;       |mux_8bit_2x1:mux3|                        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|mux_8bit_4x1:FwdA_mux|mux_8bit_2x1:mux3                                                     ; work         ;
;    |mux_8bit_4x1:FwdB_mux|                       ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|mux_8bit_4x1:FwdB_mux                                                                       ; work         ;
;       |mux_8bit_2x1:mux3|                        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|mux_8bit_4x1:FwdB_mux|mux_8bit_2x1:mux3                                                     ; work         ;
;    |mux_8bit_8x1:OutputMUX|                      ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|mux_8bit_8x1:OutputMUX                                                                      ; work         ;
;       |mux_1bit_8x1:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|mux_8bit_8x1:OutputMUX|mux_1bit_8x1:bit0                                                    ; work         ;
;       |mux_1bit_8x1:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|mux_8bit_8x1:OutputMUX|mux_1bit_8x1:bit1                                                    ; work         ;
;       |mux_1bit_8x1:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|mux_8bit_8x1:OutputMUX|mux_1bit_8x1:bit2                                                    ; work         ;
;       |mux_1bit_8x1:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|mux_8bit_8x1:OutputMUX|mux_1bit_8x1:bit3                                                    ; work         ;
;       |mux_1bit_8x1:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|mux_8bit_8x1:OutputMUX|mux_1bit_8x1:bit4                                                    ; work         ;
;       |mux_1bit_8x1:bit5|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|mux_8bit_8x1:OutputMUX|mux_1bit_8x1:bit5                                                    ; work         ;
;       |mux_1bit_8x1:bit6|                        ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|mux_8bit_8x1:OutputMUX|mux_1bit_8x1:bit6                                                    ; work         ;
;       |mux_1bit_8x1:bit7|                        ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|mux_8bit_8x1:OutputMUX|mux_1bit_8x1:bit7                                                    ; work         ;
;    |reg_8bit:PC_register|                        ; 41 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|reg_8bit:PC_register                                                                        ; work         ;
;       |dflipflop:bit0|                           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|reg_8bit:PC_register|dflipflop:bit0                                                         ; work         ;
;       |dflipflop:bit1|                           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|reg_8bit:PC_register|dflipflop:bit1                                                         ; work         ;
;       |dflipflop:bit2|                           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|reg_8bit:PC_register|dflipflop:bit2                                                         ; work         ;
;       |dflipflop:bit3|                           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|reg_8bit:PC_register|dflipflop:bit3                                                         ; work         ;
;       |dflipflop:bit4|                           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|reg_8bit:PC_register|dflipflop:bit4                                                         ; work         ;
;       |dflipflop:bit5|                           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|reg_8bit:PC_register|dflipflop:bit5                                                         ; work         ;
;       |dflipflop:bit6|                           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|reg_8bit:PC_register|dflipflop:bit6                                                         ; work         ;
;       |dflipflop:bit7|                           ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|reg_8bit:PC_register|dflipflop:bit7                                                         ; work         ;
;    |register_file_8x8:registerFile|              ; 424 (8)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile                                                              ; work         ;
;       |mux_8bit_8x1:read_data1_mux|              ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|mux_8bit_8x1:read_data1_mux                                  ; work         ;
;          |mux_1bit_8x1:bit0|                     ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|mux_8bit_8x1:read_data1_mux|mux_1bit_8x1:bit0                ; work         ;
;          |mux_1bit_8x1:bit1|                     ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|mux_8bit_8x1:read_data1_mux|mux_1bit_8x1:bit1                ; work         ;
;          |mux_1bit_8x1:bit2|                     ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|mux_8bit_8x1:read_data1_mux|mux_1bit_8x1:bit2                ; work         ;
;          |mux_1bit_8x1:bit3|                     ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|mux_8bit_8x1:read_data1_mux|mux_1bit_8x1:bit3                ; work         ;
;          |mux_1bit_8x1:bit4|                     ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|mux_8bit_8x1:read_data1_mux|mux_1bit_8x1:bit4                ; work         ;
;          |mux_1bit_8x1:bit5|                     ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|mux_8bit_8x1:read_data1_mux|mux_1bit_8x1:bit5                ; work         ;
;          |mux_1bit_8x1:bit6|                     ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|mux_8bit_8x1:read_data1_mux|mux_1bit_8x1:bit6                ; work         ;
;          |mux_1bit_8x1:bit7|                     ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|mux_8bit_8x1:read_data1_mux|mux_1bit_8x1:bit7                ; work         ;
;       |mux_8bit_8x1:read_data2_mux|              ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|mux_8bit_8x1:read_data2_mux                                  ; work         ;
;          |mux_1bit_8x1:bit0|                     ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|mux_8bit_8x1:read_data2_mux|mux_1bit_8x1:bit0                ; work         ;
;          |mux_1bit_8x1:bit1|                     ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|mux_8bit_8x1:read_data2_mux|mux_1bit_8x1:bit1                ; work         ;
;          |mux_1bit_8x1:bit2|                     ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|mux_8bit_8x1:read_data2_mux|mux_1bit_8x1:bit2                ; work         ;
;          |mux_1bit_8x1:bit3|                     ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|mux_8bit_8x1:read_data2_mux|mux_1bit_8x1:bit3                ; work         ;
;          |mux_1bit_8x1:bit4|                     ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|mux_8bit_8x1:read_data2_mux|mux_1bit_8x1:bit4                ; work         ;
;          |mux_1bit_8x1:bit5|                     ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|mux_8bit_8x1:read_data2_mux|mux_1bit_8x1:bit5                ; work         ;
;          |mux_1bit_8x1:bit6|                     ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|mux_8bit_8x1:read_data2_mux|mux_1bit_8x1:bit6                ; work         ;
;          |mux_1bit_8x1:bit7|                     ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|mux_8bit_8x1:read_data2_mux|mux_1bit_8x1:bit7                ; work         ;
;       |reg_8bit:reg0|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg0                                                ; work         ;
;          |d_Latch:l0|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg0|d_Latch:l0                                     ; work         ;
;          |d_Latch:l1|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg0|d_Latch:l1                                     ; work         ;
;          |d_Latch:l2|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg0|d_Latch:l2                                     ; work         ;
;          |d_Latch:l3|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg0|d_Latch:l3                                     ; work         ;
;          |d_Latch:l4|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg0|d_Latch:l4                                     ; work         ;
;          |d_Latch:l5|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg0|d_Latch:l5                                     ; work         ;
;          |d_Latch:l6|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg0|d_Latch:l6                                     ; work         ;
;          |d_Latch:l7|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg0|d_Latch:l7                                     ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg0|dflipflop:bit0                                 ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg0|dflipflop:bit1                                 ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg0|dflipflop:bit2                                 ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg0|dflipflop:bit3                                 ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg0|dflipflop:bit4                                 ; work         ;
;          |dflipflop:bit5|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg0|dflipflop:bit5                                 ; work         ;
;          |dflipflop:bit6|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg0|dflipflop:bit6                                 ; work         ;
;          |dflipflop:bit7|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg0|dflipflop:bit7                                 ; work         ;
;       |reg_8bit:reg1|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg1                                                ; work         ;
;          |d_Latch:l0|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg1|d_Latch:l0                                     ; work         ;
;          |d_Latch:l1|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg1|d_Latch:l1                                     ; work         ;
;          |d_Latch:l2|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg1|d_Latch:l2                                     ; work         ;
;          |d_Latch:l3|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg1|d_Latch:l3                                     ; work         ;
;          |d_Latch:l4|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg1|d_Latch:l4                                     ; work         ;
;          |d_Latch:l5|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg1|d_Latch:l5                                     ; work         ;
;          |d_Latch:l6|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg1|d_Latch:l6                                     ; work         ;
;          |d_Latch:l7|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg1|d_Latch:l7                                     ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg1|dflipflop:bit0                                 ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg1|dflipflop:bit1                                 ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg1|dflipflop:bit2                                 ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg1|dflipflop:bit3                                 ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg1|dflipflop:bit4                                 ; work         ;
;          |dflipflop:bit5|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg1|dflipflop:bit5                                 ; work         ;
;          |dflipflop:bit6|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg1|dflipflop:bit6                                 ; work         ;
;          |dflipflop:bit7|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg1|dflipflop:bit7                                 ; work         ;
;       |reg_8bit:reg2|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg2                                                ; work         ;
;          |d_Latch:l0|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg2|d_Latch:l0                                     ; work         ;
;          |d_Latch:l1|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg2|d_Latch:l1                                     ; work         ;
;          |d_Latch:l2|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg2|d_Latch:l2                                     ; work         ;
;          |d_Latch:l3|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg2|d_Latch:l3                                     ; work         ;
;          |d_Latch:l4|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg2|d_Latch:l4                                     ; work         ;
;          |d_Latch:l5|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg2|d_Latch:l5                                     ; work         ;
;          |d_Latch:l6|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg2|d_Latch:l6                                     ; work         ;
;          |d_Latch:l7|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg2|d_Latch:l7                                     ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg2|dflipflop:bit0                                 ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg2|dflipflop:bit1                                 ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg2|dflipflop:bit2                                 ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg2|dflipflop:bit3                                 ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg2|dflipflop:bit4                                 ; work         ;
;          |dflipflop:bit5|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg2|dflipflop:bit5                                 ; work         ;
;          |dflipflop:bit6|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg2|dflipflop:bit6                                 ; work         ;
;          |dflipflop:bit7|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg2|dflipflop:bit7                                 ; work         ;
;       |reg_8bit:reg3|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg3                                                ; work         ;
;          |d_Latch:l0|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg3|d_Latch:l0                                     ; work         ;
;          |d_Latch:l1|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg3|d_Latch:l1                                     ; work         ;
;          |d_Latch:l2|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg3|d_Latch:l2                                     ; work         ;
;          |d_Latch:l3|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg3|d_Latch:l3                                     ; work         ;
;          |d_Latch:l4|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg3|d_Latch:l4                                     ; work         ;
;          |d_Latch:l5|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg3|d_Latch:l5                                     ; work         ;
;          |d_Latch:l6|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg3|d_Latch:l6                                     ; work         ;
;          |d_Latch:l7|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg3|d_Latch:l7                                     ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg3|dflipflop:bit0                                 ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg3|dflipflop:bit1                                 ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg3|dflipflop:bit2                                 ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg3|dflipflop:bit3                                 ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg3|dflipflop:bit4                                 ; work         ;
;          |dflipflop:bit5|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg3|dflipflop:bit5                                 ; work         ;
;          |dflipflop:bit6|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg3|dflipflop:bit6                                 ; work         ;
;          |dflipflop:bit7|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg3|dflipflop:bit7                                 ; work         ;
;       |reg_8bit:reg4|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg4                                                ; work         ;
;          |d_Latch:l0|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg4|d_Latch:l0                                     ; work         ;
;          |d_Latch:l1|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg4|d_Latch:l1                                     ; work         ;
;          |d_Latch:l2|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg4|d_Latch:l2                                     ; work         ;
;          |d_Latch:l3|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg4|d_Latch:l3                                     ; work         ;
;          |d_Latch:l4|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg4|d_Latch:l4                                     ; work         ;
;          |d_Latch:l5|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg4|d_Latch:l5                                     ; work         ;
;          |d_Latch:l6|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg4|d_Latch:l6                                     ; work         ;
;          |d_Latch:l7|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg4|d_Latch:l7                                     ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg4|dflipflop:bit0                                 ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg4|dflipflop:bit1                                 ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg4|dflipflop:bit2                                 ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg4|dflipflop:bit3                                 ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg4|dflipflop:bit4                                 ; work         ;
;          |dflipflop:bit5|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg4|dflipflop:bit5                                 ; work         ;
;          |dflipflop:bit6|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg4|dflipflop:bit6                                 ; work         ;
;          |dflipflop:bit7|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg4|dflipflop:bit7                                 ; work         ;
;       |reg_8bit:reg5|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg5                                                ; work         ;
;          |d_Latch:l0|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg5|d_Latch:l0                                     ; work         ;
;          |d_Latch:l1|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg5|d_Latch:l1                                     ; work         ;
;          |d_Latch:l2|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg5|d_Latch:l2                                     ; work         ;
;          |d_Latch:l3|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg5|d_Latch:l3                                     ; work         ;
;          |d_Latch:l4|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg5|d_Latch:l4                                     ; work         ;
;          |d_Latch:l5|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg5|d_Latch:l5                                     ; work         ;
;          |d_Latch:l6|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg5|d_Latch:l6                                     ; work         ;
;          |d_Latch:l7|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg5|d_Latch:l7                                     ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg5|dflipflop:bit0                                 ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg5|dflipflop:bit1                                 ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg5|dflipflop:bit2                                 ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg5|dflipflop:bit3                                 ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg5|dflipflop:bit4                                 ; work         ;
;          |dflipflop:bit5|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg5|dflipflop:bit5                                 ; work         ;
;          |dflipflop:bit6|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg5|dflipflop:bit6                                 ; work         ;
;          |dflipflop:bit7|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg5|dflipflop:bit7                                 ; work         ;
;       |reg_8bit:reg6|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg6                                                ; work         ;
;          |d_Latch:l0|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg6|d_Latch:l0                                     ; work         ;
;          |d_Latch:l1|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg6|d_Latch:l1                                     ; work         ;
;          |d_Latch:l2|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg6|d_Latch:l2                                     ; work         ;
;          |d_Latch:l3|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg6|d_Latch:l3                                     ; work         ;
;          |d_Latch:l4|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg6|d_Latch:l4                                     ; work         ;
;          |d_Latch:l5|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg6|d_Latch:l5                                     ; work         ;
;          |d_Latch:l6|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg6|d_Latch:l6                                     ; work         ;
;          |d_Latch:l7|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg6|d_Latch:l7                                     ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg6|dflipflop:bit0                                 ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg6|dflipflop:bit1                                 ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg6|dflipflop:bit2                                 ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg6|dflipflop:bit3                                 ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg6|dflipflop:bit4                                 ; work         ;
;          |dflipflop:bit5|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg6|dflipflop:bit5                                 ; work         ;
;          |dflipflop:bit6|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg6|dflipflop:bit6                                 ; work         ;
;          |dflipflop:bit7|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg6|dflipflop:bit7                                 ; work         ;
;       |reg_8bit:reg7|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg7                                                ; work         ;
;          |d_Latch:l0|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg7|d_Latch:l0                                     ; work         ;
;          |d_Latch:l1|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg7|d_Latch:l1                                     ; work         ;
;          |d_Latch:l2|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg7|d_Latch:l2                                     ; work         ;
;          |d_Latch:l3|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg7|d_Latch:l3                                     ; work         ;
;          |d_Latch:l4|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg7|d_Latch:l4                                     ; work         ;
;          |d_Latch:l5|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg7|d_Latch:l5                                     ; work         ;
;          |d_Latch:l6|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg7|d_Latch:l6                                     ; work         ;
;          |d_Latch:l7|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg7|d_Latch:l7                                     ; work         ;
;          |dflipflop:bit0|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg7|dflipflop:bit0                                 ; work         ;
;          |dflipflop:bit1|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg7|dflipflop:bit1                                 ; work         ;
;          |dflipflop:bit2|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg7|dflipflop:bit2                                 ; work         ;
;          |dflipflop:bit3|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg7|dflipflop:bit3                                 ; work         ;
;          |dflipflop:bit4|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg7|dflipflop:bit4                                 ; work         ;
;          |dflipflop:bit5|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg7|dflipflop:bit5                                 ; work         ;
;          |dflipflop:bit6|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg7|dflipflop:bit6                                 ; work         ;
;          |dflipflop:bit7|                        ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|register_file_8x8:registerFile|reg_8bit:reg7|dflipflop:bit7                                 ; work         ;
;    |ssp_control:controlUnit|                     ; 8 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ssp_control:controlUnit                                                                     ; work         ;
;       |and_6:beq_and6|                           ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ssp_control:controlUnit|and_6:beq_and6                                                      ; work         ;
;       |and_6:j_and6|                             ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ssp_control:controlUnit|and_6:j_and6                                                        ; work         ;
;       |and_6:lw_and6|                            ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ssp_control:controlUnit|and_6:lw_and6                                                       ; work         ;
;       |and_6:r_type_and6|                        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ssp_control:controlUnit|and_6:r_type_and6                                                   ; work         ;
;       |and_6:sw_and6|                            ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |pipelinedProc|ssp_control:controlUnit|and_6:sw_and6                                                       ; work         ;
+--------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+------+----------------+
; Name                                                                                    ; Type ; Mode        ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; MIF            ;
+-----------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+------+----------------+
; instr_mem:ROM|altsyncram:altsyncram_component|altsyncram_7p91:auto_generated|ALTSYNCRAM ; AUTO ; ROM         ; 256          ; 32           ; --           ; --           ; 8192 ; instr_mem2.mif ;
; main_mem:RAM|altsyncram:altsyncram_component|altsyncram_njg1:auto_generated|ALTSYNCRAM  ; AUTO ; Single Port ; 256          ; 8            ; --           ; --           ; 2048 ; main_mem.mif   ;
+-----------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+------+----------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                 ;
+--------+--------------+---------+--------------+--------------+------------------------------+----------------------------------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance              ; IP Include File                        ;
+--------+--------------+---------+--------------+--------------+------------------------------+----------------------------------------+
; Altera ; RAM: 1-PORT  ; N/A     ; N/A          ; N/A          ; |pipelinedProc|main_mem:RAM  ; H:/mkili025/ceg3156/lab3/main_mem.vhd  ;
; Altera ; ROM: 1-PORT  ; N/A     ; N/A          ; N/A          ; |pipelinedProc|instr_mem:ROM ; H:/mkili025/ceg3156/lab3/instr_mem.vhd ;
+--------+--------------+---------+--------------+--------------+------------------------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Logic Cells Representing Combinational Loops                                                     ;
+-------------------------------------------------------------------------------------------+------+
; Logic Cell Name                                                                           ;      ;
+-------------------------------------------------------------------------------------------+------+
; IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit31|dff_d1~2 ;      ;
; IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit30|dff_d1~2 ;      ;
; IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit27|dff_d1~2 ;      ;
; IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit26|dff_d1~2 ;      ;
; IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit29|dff_d1~2 ;      ;
; IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit28|dff_d1~2 ;      ;
; MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg|dflipflop:bit0|dff_d1~2  ;      ;
; MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg|dflipflop:bit0|dff_d1~2  ;      ;
; MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_cont_reg|dflipflop:bit0|dff_d1~2       ;      ;
; IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit18|dff_d1~2 ;      ;
; register_file_8x8:registerFile|reg_8bit:reg7|dflipflop:bit0|dff_d1~2                      ;      ;
; IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit17|dff_d1~2 ;      ;
; IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit16|dff_d1~2 ;      ;
; register_file_8x8:registerFile|reg_8bit:reg6|dflipflop:bit0|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg5|dflipflop:bit0|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg4|dflipflop:bit0|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg3|dflipflop:bit0|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg2|dflipflop:bit0|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg1|dflipflop:bit0|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg0|dflipflop:bit0|dff_d1~2                      ;      ;
; IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit23|dff_d1~2 ;      ;
; IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit22|dff_d1~2 ;      ;
; IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit21|dff_d1~2 ;      ;
; reg_8bit:PC_register|dflipflop:bit0|dff_d1~2                                              ;      ;
; MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg|dflipflop:bit1|dff_d1~2  ;      ;
; MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg|dflipflop:bit1|dff_d1~2  ;      ;
; register_file_8x8:registerFile|reg_8bit:reg7|dflipflop:bit1|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg6|dflipflop:bit1|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg5|dflipflop:bit1|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg4|dflipflop:bit1|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg3|dflipflop:bit1|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg2|dflipflop:bit1|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg1|dflipflop:bit1|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg0|dflipflop:bit1|dff_d1~2                      ;      ;
; reg_8bit:PC_register|dflipflop:bit1|dff_d1~2                                              ;      ;
; MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg|dflipflop:bit2|dff_d1~2  ;      ;
; MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg|dflipflop:bit2|dff_d1~2  ;      ;
; register_file_8x8:registerFile|reg_8bit:reg7|dflipflop:bit2|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg6|dflipflop:bit2|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg5|dflipflop:bit2|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg4|dflipflop:bit2|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg3|dflipflop:bit2|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg2|dflipflop:bit2|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg1|dflipflop:bit2|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg0|dflipflop:bit2|dff_d1~2                      ;      ;
; reg_8bit:PC_register|dflipflop:bit2|dff_d1~2                                              ;      ;
; MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg|dflipflop:bit3|dff_d1~2  ;      ;
; MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg|dflipflop:bit3|dff_d1~2  ;      ;
; register_file_8x8:registerFile|reg_8bit:reg7|dflipflop:bit3|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg6|dflipflop:bit3|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg5|dflipflop:bit3|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg4|dflipflop:bit3|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg3|dflipflop:bit3|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg2|dflipflop:bit3|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg1|dflipflop:bit3|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg0|dflipflop:bit3|dff_d1~2                      ;      ;
; reg_8bit:PC_register|dflipflop:bit3|dff_d1~2                                              ;      ;
; MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg|dflipflop:bit4|dff_d1~2  ;      ;
; MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg|dflipflop:bit4|dff_d1~2  ;      ;
; register_file_8x8:registerFile|reg_8bit:reg7|dflipflop:bit4|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg6|dflipflop:bit4|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg5|dflipflop:bit4|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg4|dflipflop:bit4|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg3|dflipflop:bit4|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg2|dflipflop:bit4|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg1|dflipflop:bit4|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg0|dflipflop:bit4|dff_d1~2                      ;      ;
; reg_8bit:PC_register|dflipflop:bit4|dff_d1~2                                              ;      ;
; register_file_8x8:registerFile|reg_8bit:reg7|dflipflop:bit5|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg6|dflipflop:bit5|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg5|dflipflop:bit5|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg4|dflipflop:bit5|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg3|dflipflop:bit5|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg2|dflipflop:bit5|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg1|dflipflop:bit5|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg0|dflipflop:bit5|dff_d1~2                      ;      ;
; reg_8bit:PC_register|dflipflop:bit5|dff_d1~2                                              ;      ;
; MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg|dflipflop:bit5|dff_d1~2  ;      ;
; MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg|dflipflop:bit5|dff_d1~2  ;      ;
; MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg|dflipflop:bit6|dff_d1~2  ;      ;
; MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg|dflipflop:bit6|dff_d1~2  ;      ;
; register_file_8x8:registerFile|reg_8bit:reg7|dflipflop:bit6|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg6|dflipflop:bit6|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg5|dflipflop:bit6|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg4|dflipflop:bit6|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg3|dflipflop:bit6|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg2|dflipflop:bit6|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg1|dflipflop:bit6|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg0|dflipflop:bit6|dff_d1~2                      ;      ;
; reg_8bit:PC_register|dflipflop:bit6|dff_d1~2                                              ;      ;
; MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg|dflipflop:bit7|dff_d1~2  ;      ;
; MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg|dflipflop:bit7|dff_d1~2  ;      ;
; register_file_8x8:registerFile|reg_8bit:reg7|dflipflop:bit7|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg6|dflipflop:bit7|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg5|dflipflop:bit7|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg4|dflipflop:bit7|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg3|dflipflop:bit7|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg2|dflipflop:bit7|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg1|dflipflop:bit7|dff_d1~2                      ;      ;
; register_file_8x8:registerFile|reg_8bit:reg0|dflipflop:bit7|dff_d1~2                      ;      ;
; Number of logic cells representing combinational loops                                    ; 1034 ;
+-------------------------------------------------------------------------------------------+------+
Table restricted to first 100 entries. Note: All cells listed above may not be present at the end of synthesis due to various synthesis optimizations.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 0     ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 0     ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                   ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                         ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------------------------+
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |pipelinedProc|mux_8bit_4x1:FwdB_mux|mux_8bit_2x1:mux3|data_out[7] ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |pipelinedProc|mux_8bit_4x1:FwdA_mux|mux_8bit_2x1:mux3|data_out[7] ;
; 3:1                ; 6 bits    ; 12 LEs        ; 12 LEs               ; 0 LEs                  ; No         ; |pipelinedProc|mux_8bit_2x1:JumpMUX|data_out[2]                    ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Source assignments for instr_mem:ROM|altsyncram:altsyncram_component|altsyncram_7p91:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------+
; Assignment                      ; Value              ; From ; To                                    ;
+---------------------------------+--------------------+------+---------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                     ;
+---------------------------------+--------------------+------+---------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Source assignments for main_mem:RAM|altsyncram:altsyncram_component|altsyncram_njg1:auto_generated ;
+---------------------------------+--------------------+------+--------------------------------------+
; Assignment                      ; Value              ; From ; To                                   ;
+---------------------------------+--------------------+------+--------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                    ;
+---------------------------------+--------------------+------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: instr_mem:ROM|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+--------------------------------+
; Parameter Name                     ; Value                ; Type                           ;
+------------------------------------+----------------------+--------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                        ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                     ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                   ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                   ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                 ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                        ;
; OPERATION_MODE                     ; ROM                  ; Untyped                        ;
; WIDTH_A                            ; 32                   ; Signed Integer                 ;
; WIDTHAD_A                          ; 8                    ; Signed Integer                 ;
; NUMWORDS_A                         ; 256                  ; Signed Integer                 ;
; OUTDATA_REG_A                      ; CLOCK0               ; Untyped                        ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                        ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                        ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                        ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                        ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                        ;
; WIDTH_B                            ; 1                    ; Untyped                        ;
; WIDTHAD_B                          ; 1                    ; Untyped                        ;
; NUMWORDS_B                         ; 1                    ; Untyped                        ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                        ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                        ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                        ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                        ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                        ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                        ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                        ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                        ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                        ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                        ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                        ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                        ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                 ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                        ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                        ;
; BYTE_SIZE                          ; 8                    ; Untyped                        ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                        ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                        ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                        ;
; INIT_FILE                          ; instr_mem2.mif       ; Untyped                        ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                        ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                        ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                        ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                        ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                        ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                        ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                        ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                        ;
; ENABLE_ECC                         ; FALSE                ; Untyped                        ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                        ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                        ;
; DEVICE_FAMILY                      ; Cyclone IV GX        ; Untyped                        ;
; CBXI_PARAMETER                     ; altsyncram_7p91      ; Untyped                        ;
+------------------------------------+----------------------+--------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: main_mem:RAM|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+-------------------------------+
; Parameter Name                     ; Value                ; Type                          ;
+------------------------------------+----------------------+-------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                       ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                    ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                  ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                  ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                       ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                       ;
; WIDTH_A                            ; 8                    ; Signed Integer                ;
; WIDTHAD_A                          ; 8                    ; Signed Integer                ;
; NUMWORDS_A                         ; 256                  ; Signed Integer                ;
; OUTDATA_REG_A                      ; CLOCK0               ; Untyped                       ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                       ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                       ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                       ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                       ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                       ;
; WIDTH_B                            ; 1                    ; Untyped                       ;
; WIDTHAD_B                          ; 1                    ; Untyped                       ;
; NUMWORDS_B                         ; 1                    ; Untyped                       ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                       ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                       ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                       ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                       ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                       ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                       ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                       ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                       ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                       ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                       ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                       ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                       ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                       ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                       ;
; BYTE_SIZE                          ; 8                    ; Untyped                       ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                       ;
; READ_DURING_WRITE_MODE_PORT_A      ; OLD_DATA             ; Untyped                       ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                       ;
; INIT_FILE                          ; main_mem.mif         ; Untyped                       ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                       ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                       ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                       ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                       ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                       ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                       ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                       ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                       ;
; ENABLE_ECC                         ; FALSE                ; Untyped                       ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                       ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                       ;
; DEVICE_FAMILY                      ; Cyclone IV GX        ; Untyped                       ;
; CBXI_PARAMETER                     ; altsyncram_njg1      ; Untyped                       ;
+------------------------------------+----------------------+-------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                          ;
+-------------------------------------------+-----------------------------------------------+
; Name                                      ; Value                                         ;
+-------------------------------------------+-----------------------------------------------+
; Number of entity instances                ; 2                                             ;
; Entity Instance                           ; instr_mem:ROM|altsyncram:altsyncram_component ;
;     -- OPERATION_MODE                     ; ROM                                           ;
;     -- WIDTH_A                            ; 32                                            ;
;     -- NUMWORDS_A                         ; 256                                           ;
;     -- OUTDATA_REG_A                      ; CLOCK0                                        ;
;     -- WIDTH_B                            ; 1                                             ;
;     -- NUMWORDS_B                         ; 1                                             ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                        ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                  ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                          ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                     ;
; Entity Instance                           ; main_mem:RAM|altsyncram:altsyncram_component  ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                   ;
;     -- WIDTH_A                            ; 8                                             ;
;     -- NUMWORDS_A                         ; 256                                           ;
;     -- OUTDATA_REG_A                      ; CLOCK0                                        ;
;     -- WIDTH_B                            ; 1                                             ;
;     -- NUMWORDS_B                         ; 1                                             ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                        ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                  ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                          ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                     ;
+-------------------------------------------+-----------------------------------------------+


+----------------------------------------------------+
; Port Connectivity Checks: "mux_8bit_8x1:OutputMUX" ;
+-------------+-------+----------+-------------------+
; Port        ; Type  ; Severity ; Details           ;
+-------------+-------+----------+-------------------+
; data_in5[7] ; Input ; Info     ; Stuck at GND      ;
; data_in6[7] ; Input ; Info     ; Stuck at GND      ;
; data_in7[7] ; Input ; Info     ; Stuck at GND      ;
+-------------+-------+----------+-------------------+


+------------------------------------------------------------------------------------+
; Port Connectivity Checks: "instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux4" ;
+----------+-------+----------+------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                              ;
+----------+-------+----------+------------------------------------------------------+
; data_in5 ; Input ; Info     ; Stuck at GND                                         ;
; data_in6 ; Input ; Info     ; Stuck at GND                                         ;
; data_in7 ; Input ; Info     ; Stuck at GND                                         ;
+----------+-------+----------+------------------------------------------------------+


+------------------------------------------------------------------------------------+
; Port Connectivity Checks: "instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux3" ;
+----------+-------+----------+------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                              ;
+----------+-------+----------+------------------------------------------------------+
; data_in5 ; Input ; Info     ; Stuck at GND                                         ;
; data_in6 ; Input ; Info     ; Stuck at GND                                         ;
; data_in7 ; Input ; Info     ; Stuck at GND                                         ;
+----------+-------+----------+------------------------------------------------------+


+------------------------------------------------------------------------------------+
; Port Connectivity Checks: "instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux2" ;
+----------+-------+----------+------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                              ;
+----------+-------+----------+------------------------------------------------------+
; data_in5 ; Input ; Info     ; Stuck at GND                                         ;
; data_in6 ; Input ; Info     ; Stuck at GND                                         ;
; data_in7 ; Input ; Info     ; Stuck at GND                                         ;
+----------+-------+----------+------------------------------------------------------+


+------------------------------------------------------------------------------------+
; Port Connectivity Checks: "instructionOutRegister:instr_out_reg|mux_8bit_8x1:mux1" ;
+----------+-------+----------+------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                              ;
+----------+-------+----------+------------------------------------------------------+
; data_in5 ; Input ; Info     ; Stuck at GND                                         ;
; data_in6 ; Input ; Info     ; Stuck at GND                                         ;
; data_in7 ; Input ; Info     ; Stuck at GND                                         ;
+----------+-------+----------+------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "instructionOutRegister:instr_out_reg|reg_32bit:instr5_reg" ;
+----------+-------+----------+---------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                 ;
+----------+-------+----------+---------------------------------------------------------+
; load_bar ; Input ; Info     ; Stuck at GND                                            ;
+----------+-------+----------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "instructionOutRegister:instr_out_reg|reg_32bit:instr4_reg" ;
+----------+-------+----------+---------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                 ;
+----------+-------+----------+---------------------------------------------------------+
; load_bar ; Input ; Info     ; Stuck at GND                                            ;
+----------+-------+----------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "instructionOutRegister:instr_out_reg|reg_32bit:instr3_reg" ;
+----------+-------+----------+---------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                 ;
+----------+-------+----------+---------------------------------------------------------+
; load_bar ; Input ; Info     ; Stuck at GND                                            ;
+----------+-------+----------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "instructionOutRegister:instr_out_reg|reg_32bit:instr2_reg" ;
+----------+-------+----------+---------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                 ;
+----------+-------+----------+---------------------------------------------------------+
; load_bar ; Input ; Info     ; Stuck at GND                                            ;
+----------+-------+----------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "instructionOutRegister:instr_out_reg|reg_32bit:instr1_reg" ;
+----------+-------+----------+---------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                 ;
+----------+-------+----------+---------------------------------------------------------+
; load_bar ; Input ; Info     ; Stuck at GND                                            ;
+----------+-------+----------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg" ;
+----------+-------+----------+---------------------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                                   ;
+----------+-------+----------+---------------------------------------------------------------------------+
; load_bar ; Input ; Info     ; Stuck at GND                                                              ;
+----------+-------+----------+---------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_5bit:EX_MEM_reg_Rd_reg" ;
+----------+-------+----------+-------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                     ;
+----------+-------+----------+-------------------------------------------------------------+
; load_bar ; Input ; Info     ; Stuck at GND                                                ;
+----------+-------+----------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg" ;
+----------+-------+----------+----------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                        ;
+----------+-------+----------+----------------------------------------------------------------+
; load_bar ; Input ; Info     ; Stuck at GND                                                   ;
+----------+-------+----------+----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg" ;
+----------+-------+----------+----------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                        ;
+----------+-------+----------+----------------------------------------------------------------+
; load_bar ; Input ; Info     ; Stuck at GND                                                   ;
+----------+-------+----------+----------------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "MEM_WB_Buffer:MEM_WB_Buffer_entity|reg_8bit:EX_MEM_cont_reg" ;
+----------+-------+----------+-----------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                   ;
+----------+-------+----------+-----------------------------------------------------------+
; load_bar ; Input ; Info     ; Stuck at GND                                              ;
+----------+-------+----------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "MEM_WB_Buffer:MEM_WB_Buffer_entity"                                                                  ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                  ; Type   ; Severity ; Details                                                                             ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------+
; mem_wb_cont_in[7..2]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; mem_wb_cont_out[7..2] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_32bit:EX_MEM_instructionOut4_out_reg" ;
+----------+-------+----------+---------------------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                                   ;
+----------+-------+----------+---------------------------------------------------------------------------+
; load_bar ; Input ; Info     ; Stuck at GND                                                              ;
+----------+-------+----------+---------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_5bit:EX_MEM_reg_Rd_reg" ;
+----------+-------+----------+-------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                     ;
+----------+-------+----------+-------------------------------------------------------------+
; load_bar ; Input ; Info     ; Stuck at GND                                                ;
+----------+-------+----------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_WriteData_reg" ;
+----------+-------+----------+----------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                        ;
+----------+-------+----------+----------------------------------------------------------------+
; load_bar ; Input ; Info     ; Stuck at GND                                                   ;
+----------+-------+----------+----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_ALUResult_reg" ;
+----------+-------+----------+----------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                        ;
+----------+-------+----------+----------------------------------------------------------------+
; load_bar ; Input ; Info     ; Stuck at GND                                                   ;
+----------+-------+----------+----------------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "EX_MEM_Buffer:EX_MEM_Buffer_entity|reg_8bit:EX_MEM_cont_reg" ;
+----------+-------+----------+-----------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                   ;
+----------+-------+----------+-----------------------------------------------------------+
; load_bar ; Input ; Info     ; Stuck at GND                                              ;
+----------+-------+----------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "EX_MEM_Buffer:EX_MEM_Buffer_entity"                                                                  ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                  ; Type   ; Severity ; Details                                                                             ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------+
; ex_mem_cont_in[7..4]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; ex_mem_cont_out[7..3] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "forwardingUnit:fwdUnit|comparator_5bit:Comparator_4"                                ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; o_gt ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; o_lt ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "forwardingUnit:fwdUnit|comparator_5bit:Comparator_3"                                ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; o_gt ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; o_lt ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "forwardingUnit:fwdUnit|comparator_5bit:Comparator_2"                                ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; o_gt ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; o_lt ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "forwardingUnit:fwdUnit|comparator_5bit:Comparator_1"                                ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; o_gt ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; o_lt ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "forwardingUnit:fwdUnit|comparator_5bit:Comparator_B"                                ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; i_bi ; Input  ; Info     ; Stuck at GND                                                                        ;
; o_gt ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; o_lt ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "forwardingUnit:fwdUnit|comparator_5bit:Comparator_A"                                ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; i_bi ; Input  ; Info     ; Stuck at GND                                                                        ;
; o_gt ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; o_lt ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------+
; Port Connectivity Checks: "mux_8bit_4x1:FwdB_mux" ;
+--------+-------+----------+-----------------------+
; Port   ; Type  ; Severity ; Details               ;
+--------+-------+----------+-----------------------+
; data_3 ; Input ; Info     ; Stuck at GND          ;
+--------+-------+----------+-----------------------+


+---------------------------------------------------+
; Port Connectivity Checks: "mux_8bit_4x1:FwdA_mux" ;
+--------+-------+----------+-----------------------+
; Port   ; Type  ; Severity ; Details               ;
+--------+-------+----------+-----------------------+
; data_3 ; Input ; Info     ; Stuck at GND          ;
+--------+-------+----------+-----------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALU_8bit:ALU_main"                                                                  ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; o_f  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_32bit:i_InstructionOut3_reg" ;
+----------+-------+----------+----------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                        ;
+----------+-------+----------+----------------------------------------------------------------+
; load_bar ; Input ; Info     ; Stuck at GND                                                   ;
+----------+-------+----------+----------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rd_reg" ;
+----------+-------+----------+----------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                  ;
+----------+-------+----------+----------------------------------------------------------+
; load_bar ; Input ; Info     ; Stuck at GND                                             ;
+----------+-------+----------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rt_reg" ;
+----------+-------+----------+----------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                  ;
+----------+-------+----------+----------------------------------------------------------+
; load_bar ; Input ; Info     ; Stuck at GND                                             ;
+----------+-------+----------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg|dflipflop:bit0"           ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg|d_Latch:l0"                ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg|dflipflop:bit1"           ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg|d_Latch:l1"                ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg|dflipflop:bit2"           ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg|d_Latch:l2"                ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg|dflipflop:bit3"           ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg|d_Latch:l3"                ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg|dflipflop:bit4"           ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg|d_Latch:l4"                ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg" ;
+----------+-------+----------+----------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                  ;
+----------+-------+----------+----------------------------------------------------------+
; load_bar ; Input ; Info     ; Stuck at GND                                             ;
+----------+-------+----------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_SignTrunc_reg" ;
+----------+-------+----------+-------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                     ;
+----------+-------+----------+-------------------------------------------------------------+
; load_bar ; Input ; Info     ; Stuck at GND                                                ;
+----------+-------+----------+-------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_ReadData2_reg" ;
+----------+-------+----------+-------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                     ;
+----------+-------+----------+-------------------------------------------------------------+
; load_bar ; Input ; Info     ; Stuck at GND                                                ;
+----------+-------+----------+-------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_ReadData1_reg" ;
+----------+-------+----------+-------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                     ;
+----------+-------+----------+-------------------------------------------------------------+
; load_bar ; Input ; Info     ; Stuck at GND                                                ;
+----------+-------+----------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ID_EX_Buffer:ID_EX_Buffer_entity|reg_8bit:ID_EX_cont_reg" ;
+----------+-------+----------+--------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                ;
+----------+-------+----------+--------------------------------------------------------+
; load_bar ; Input ; Info     ; Stuck at GND                                           ;
+----------+-------+----------+--------------------------------------------------------+


+-----------------------------------------------------+
; Port Connectivity Checks: "mux_8bit_2x1:ControlMux" ;
+--------+-------+----------+-------------------------+
; Port   ; Type  ; Severity ; Details                 ;
+--------+-------+----------+-------------------------+
; data_1 ; Input ; Info     ; Stuck at GND            ;
+--------+-------+----------+-------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "hazardDetectUnit:HDU|comparator_5bit:Comparator2"                                   ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; o_gt ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; o_lt ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "hazardDetectUnit:HDU|comparator_5bit:Comparator1|oneBitComparator:comp4" ;
+--------------+-------+----------+-------------------------------------------------------------------+
; Port         ; Type  ; Severity ; Details                                                           ;
+--------------+-------+----------+-------------------------------------------------------------------+
; i_gtprevious ; Input ; Info     ; Stuck at GND                                                      ;
; i_ltprevious ; Input ; Info     ; Stuck at GND                                                      ;
+--------------+-------+----------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "hazardDetectUnit:HDU|comparator_5bit:Comparator1"                                   ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; o_gt ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; o_lt ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Port Connectivity Checks: "comparator_8bit:Comparator_rs_rt|oneBitComparator:comp7" ;
+--------------+-------+----------+---------------------------------------------------+
; Port         ; Type  ; Severity ; Details                                           ;
+--------------+-------+----------+---------------------------------------------------+
; i_gtprevious ; Input ; Info     ; Stuck at GND                                      ;
; i_ltprevious ; Input ; Info     ; Stuck at GND                                      ;
+--------------+-------+----------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "comparator_8bit:Comparator_rs_rt"                                                   ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; o_gt ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; o_lt ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALU_8bit:BranchAdder"                                                                   ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; op[3..2] ; Input  ; Info     ; Stuck at GND                                                                        ;
; op[1]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; op[0]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; y[1..0]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; z        ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; o_f      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit0"     ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l0"          ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit1"     ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l1"          ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit2"     ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l2"          ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit3"     ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l3"          ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit4"     ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l4"          ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit5"     ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l5"          ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit6"     ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l6"          ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit7"     ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l7"          ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit8"     ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l8"          ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit9"     ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l9"          ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit10"    ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l10"         ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit11"    ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l11"         ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit12"    ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l12"         ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit13"    ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l13"         ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit14"    ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l14"         ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit15"    ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l15"         ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit16"    ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l16"         ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit17"    ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l17"         ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit18"    ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l18"         ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit19"    ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l19"         ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit20"    ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l20"         ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit21"    ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l21"         ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit22"    ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l22"         ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit23"    ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l23"         ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit24"    ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l24"         ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit25"    ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l25"         ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit26"    ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l26"         ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit27"    ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l27"         ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit28"    ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l28"         ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit29"    ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l29"         ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit30"    ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l30"         ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|dflipflop:bit31"    ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg|d_Latch:l31"         ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALU_8bit:PC_4_Adder"                                                                    ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; op[3..2] ; Input  ; Info     ; Stuck at GND                                                                        ;
; op[1]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; op[0]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; y[7..3]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; y[1..0]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; y[2]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; z        ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; o_f      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "reg_8bit:PC_register|dflipflop:bit0"                                                 ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "reg_8bit:PC_register|d_Latch:l0"                                                      ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "reg_8bit:PC_register|dflipflop:bit1"                                                 ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "reg_8bit:PC_register|d_Latch:l1"                                                      ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "reg_8bit:PC_register|dflipflop:bit2"                                                 ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "reg_8bit:PC_register|d_Latch:l2"                                                      ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "reg_8bit:PC_register|dflipflop:bit3"                                                 ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "reg_8bit:PC_register|d_Latch:l3"                                                      ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "reg_8bit:PC_register|dflipflop:bit4"                                                 ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "reg_8bit:PC_register|d_Latch:l4"                                                      ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "reg_8bit:PC_register|dflipflop:bit5"                                                 ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "reg_8bit:PC_register|d_Latch:l5"                                                      ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "reg_8bit:PC_register|dflipflop:bit6"                                                 ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "reg_8bit:PC_register|d_Latch:l6"                                                      ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "reg_8bit:PC_register|dflipflop:bit7"                                                 ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                             ;
+--------+-------+----------+-------------------------------------------------------------------------------------+
; i_set  ; Input ; Info     ; Stuck at VCC                                                                        ;
; o_qbar ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+-------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "reg_8bit:PC_register|d_Latch:l7"                                                      ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------+
; Port Connectivity Checks: "mux_8bit_2x1:JumpMUX" ;
+--------------+-------+----------+----------------+
; Port         ; Type  ; Severity ; Details        ;
+--------------+-------+----------+----------------+
; data_1[1..0] ; Input ; Info     ; Stuck at GND   ;
+--------------+-------+----------+----------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:08     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Apr 03 21:51:53 2023
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off pipelinedProc -c pipelinedProc
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (12021): Found 2 design units, including 1 entities, in source file pipelinedproc.vhd
    Info (12022): Found design unit 1: pipelinedProc-structural
    Info (12023): Found entity 1: pipelinedProc
Info (12021): Found 2 design units, including 1 entities, in source file main_mem.vhd
    Info (12022): Found design unit 1: main_mem-SYN
    Info (12023): Found entity 1: main_mem
Info (12021): Found 2 design units, including 1 entities, in source file xor_2.vhd
    Info (12022): Found design unit 1: xor_2-struc
    Info (12023): Found entity 1: xor_2
Info (12021): Found 2 design units, including 1 entities, in source file ssp_control.vhd
    Info (12022): Found design unit 1: ssp_control-struc
    Info (12023): Found entity 1: ssp_control
Info (12021): Found 2 design units, including 1 entities, in source file sign_truncate_16to8.vhd
    Info (12022): Found design unit 1: sign_truncate_16to8-struc
    Info (12023): Found entity 1: sign_truncate_16to8
Info (12021): Found 2 design units, including 1 entities, in source file register_file_8x8.vhd
    Info (12022): Found design unit 1: register_file_8x8-struc
    Info (12023): Found entity 1: register_file_8x8
Info (12021): Found 2 design units, including 1 entities, in source file reg_32bit.vhd
    Info (12022): Found design unit 1: reg_32bit-reg_32bit_struc
    Info (12023): Found entity 1: reg_32bit
Info (12021): Found 2 design units, including 1 entities, in source file reg_8bit.vhd
    Info (12022): Found design unit 1: reg_8bit-reg_8bit_struc
    Info (12023): Found entity 1: reg_8bit
Info (12021): Found 2 design units, including 1 entities, in source file reg_5bit.vhd
    Info (12022): Found design unit 1: reg_5bit-reg_5bit_struc
    Info (12023): Found entity 1: reg_5bit
Info (12021): Found 2 design units, including 1 entities, in source file overflowdetector.vhd
    Info (12022): Found design unit 1: overflowDetector-rtl
    Info (12023): Found entity 1: overflowDetector
Info (12021): Found 2 design units, including 1 entities, in source file onebitcomparator.vhd
    Info (12022): Found design unit 1: oneBitComparator-rtl
    Info (12023): Found entity 1: oneBitComparator
Info (12021): Found 2 design units, including 1 entities, in source file mux_8bit_8x1.vhd
    Info (12022): Found design unit 1: mux_8bit_8x1-struc
    Info (12023): Found entity 1: mux_8bit_8x1
Info (12021): Found 2 design units, including 1 entities, in source file mux_8bit_4x1.vhd
    Info (12022): Found design unit 1: mux_8bit_4x1-rtl
    Info (12023): Found entity 1: mux_8bit_4x1
Info (12021): Found 2 design units, including 1 entities, in source file mux_8bit_2x1.vhd
    Info (12022): Found design unit 1: mux_8bit_2x1-struc
    Info (12023): Found entity 1: mux_8bit_2x1
Info (12021): Found 2 design units, including 1 entities, in source file mux_5bit_2x1.vhd
    Info (12022): Found design unit 1: mux_5bit_2x1-struc
    Info (12023): Found entity 1: mux_5bit_2x1
Info (12021): Found 2 design units, including 1 entities, in source file mux_1bit_8x1.vhd
    Info (12022): Found design unit 1: mux_1bit_8x1-struc
    Info (12023): Found entity 1: mux_1bit_8x1
Info (12021): Found 2 design units, including 1 entities, in source file mem_wb_buffer.vhd
    Info (12022): Found design unit 1: MEM_WB_Buffer-rtl
    Info (12023): Found entity 1: MEM_WB_Buffer
Info (12021): Found 2 design units, including 1 entities, in source file instructionoutregister.vhd
    Info (12022): Found design unit 1: instructionOutRegister-struc
    Info (12023): Found entity 1: instructionOutRegister
Info (12021): Found 2 design units, including 1 entities, in source file instr_mem.vhd
    Info (12022): Found design unit 1: instr_mem-SYN
    Info (12023): Found entity 1: instr_mem
Info (12021): Found 2 design units, including 1 entities, in source file if_id_buffer.vhd
    Info (12022): Found design unit 1: IF_ID_Buffer-rtl
    Info (12023): Found entity 1: IF_ID_Buffer
Info (12021): Found 2 design units, including 1 entities, in source file id_ex_buffer.vhd
    Info (12022): Found design unit 1: ID_EX_Buffer-rtl
    Info (12023): Found entity 1: ID_EX_Buffer
Info (12021): Found 2 design units, including 1 entities, in source file hazarddetectunit.vhd
    Info (12022): Found design unit 1: hazardDetectUnit-rtl
    Info (12023): Found entity 1: hazardDetectUnit
Info (12021): Found 2 design units, including 1 entities, in source file forwardingunit.vhd
    Info (12022): Found design unit 1: forwardingUnit-rtl
    Info (12023): Found entity 1: forwardingUnit
Info (12021): Found 2 design units, including 1 entities, in source file fa_1bit.vhd
    Info (12022): Found design unit 1: fa_1bit-rtl
    Info (12023): Found entity 1: fa_1bit
Info (12021): Found 2 design units, including 1 entities, in source file ex_mem_buffer.vhd
    Info (12022): Found design unit 1: EX_MEM_Buffer-rtl
    Info (12023): Found entity 1: EX_MEM_Buffer
Info (12021): Found 2 design units, including 1 entities, in source file dflipflop.vhd
    Info (12022): Found design unit 1: dflipflop-dff_arc
    Info (12023): Found entity 1: dflipflop
Info (12021): Found 2 design units, including 1 entities, in source file decoder_3x8.vhd
    Info (12022): Found design unit 1: decoder_3x8-struc
    Info (12023): Found entity 1: decoder_3x8
Info (12021): Found 2 design units, including 1 entities, in source file d_latch.vhd
    Info (12022): Found design unit 1: d_Latch-rtl
    Info (12023): Found entity 1: d_Latch
Info (12021): Found 2 design units, including 1 entities, in source file comparator_8bit.vhd
    Info (12022): Found design unit 1: comparator_8bit-rtl
    Info (12023): Found entity 1: comparator_8bit
Info (12021): Found 2 design units, including 1 entities, in source file comparator_5bit.vhd
    Info (12022): Found design unit 1: comparator_5bit-rtl
    Info (12023): Found entity 1: comparator_5bit
Info (12021): Found 2 design units, including 1 entities, in source file comparator_4bit.vhd
    Info (12022): Found design unit 1: comparator_4bit-rtl
    Info (12023): Found entity 1: comparator_4bit
Info (12021): Found 2 design units, including 1 entities, in source file and_6.vhd
    Info (12022): Found design unit 1: and_6-struc
    Info (12023): Found entity 1: and_6
Info (12021): Found 2 design units, including 1 entities, in source file alu_control.vhd
    Info (12022): Found design unit 1: ALU_control-rtl
    Info (12023): Found entity 1: ALU_control
Info (12021): Found 2 design units, including 1 entities, in source file alu_8bit.vhd
    Info (12022): Found design unit 1: ALU_8bit-struc
    Info (12023): Found entity 1: ALU_8bit
Info (12021): Found 2 design units, including 1 entities, in source file adder_8bit.vhd
    Info (12022): Found design unit 1: adder_8bit-struc
    Info (12023): Found entity 1: adder_8bit
Info (12127): Elaborating entity "pipelinedProc" for the top level hierarchy
Warning (10541): VHDL Signal Declaration warning at pipelinedProc.vhd(24): used implicit default value for signal "i_ALUResult" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations.
Warning (10541): VHDL Signal Declaration warning at pipelinedProc.vhd(61): used implicit default value for signal "ID_EX_MemRead" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations.
Warning (10541): VHDL Signal Declaration warning at pipelinedProc.vhd(62): used implicit default value for signal "ID_EX_reg_Rt" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations.
Info (12128): Elaborating entity "mux_8bit_2x1" for hierarchy "mux_8bit_2x1:BranchMUX"
Info (12128): Elaborating entity "reg_8bit" for hierarchy "reg_8bit:PC_register"
Info (12128): Elaborating entity "d_Latch" for hierarchy "reg_8bit:PC_register|d_Latch:l7"
Info (12128): Elaborating entity "dflipflop" for hierarchy "reg_8bit:PC_register|dflipflop:bit7"
Info (12128): Elaborating entity "ALU_8bit" for hierarchy "ALU_8bit:PC_4_Adder"
Info (12128): Elaborating entity "fa_1bit" for hierarchy "ALU_8bit:PC_4_Adder|fa_1bit:u0"
Info (12128): Elaborating entity "instr_mem" for hierarchy "instr_mem:ROM"
Info (12128): Elaborating entity "altsyncram" for hierarchy "instr_mem:ROM|altsyncram:altsyncram_component"
Info (12130): Elaborated megafunction instantiation "instr_mem:ROM|altsyncram:altsyncram_component"
Info (12133): Instantiated megafunction "instr_mem:ROM|altsyncram:altsyncram_component" with the following parameter:
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "instr_mem2.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "256"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "CLOCK0"
    Info (12134): Parameter "widthad_a" = "8"
    Info (12134): Parameter "width_a" = "32"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_7p91.tdf
    Info (12023): Found entity 1: altsyncram_7p91
Info (12128): Elaborating entity "altsyncram_7p91" for hierarchy "instr_mem:ROM|altsyncram:altsyncram_component|altsyncram_7p91:auto_generated"
Warning (113031): 10 out of 256 addresses are reinitialized. The latest initialized data will replace the existing data. There are 10 warnings found, and 10 warnings are reported.
    Warning (113030): Memory Initialization File address 0 is reinitialized
    Warning (113030): Memory Initialization File address 4 is reinitialized
    Warning (113030): Memory Initialization File address 8 is reinitialized
    Warning (113030): Memory Initialization File address 12 is reinitialized
    Warning (113030): Memory Initialization File address 16 is reinitialized
    Warning (113030): Memory Initialization File address 20 is reinitialized
    Warning (113030): Memory Initialization File address 24 is reinitialized
    Warning (113030): Memory Initialization File address 28 is reinitialized
    Warning (113030): Memory Initialization File address 32 is reinitialized
    Warning (113030): Memory Initialization File address 36 is reinitialized
Info (12128): Elaborating entity "IF_ID_Buffer" for hierarchy "IF_ID_Buffer:IF_ID_Buffer_entity"
Info (12128): Elaborating entity "reg_32bit" for hierarchy "IF_ID_Buffer:IF_ID_Buffer_entity|reg_32bit:i_InstructionOut2_reg"
Info (12128): Elaborating entity "register_file_8x8" for hierarchy "register_file_8x8:registerFile"
Info (12128): Elaborating entity "decoder_3x8" for hierarchy "register_file_8x8:registerFile|decoder_3x8:decoder"
Info (12128): Elaborating entity "mux_8bit_8x1" for hierarchy "register_file_8x8:registerFile|mux_8bit_8x1:read_data1_mux"
Info (12128): Elaborating entity "mux_1bit_8x1" for hierarchy "register_file_8x8:registerFile|mux_8bit_8x1:read_data1_mux|mux_1bit_8x1:bit7"
Info (12128): Elaborating entity "sign_truncate_16to8" for hierarchy "sign_truncate_16to8:sign_truncate"
Info (12128): Elaborating entity "comparator_8bit" for hierarchy "comparator_8bit:Comparator_rs_rt"
Info (12128): Elaborating entity "oneBitComparator" for hierarchy "comparator_8bit:Comparator_rs_rt|oneBitComparator:comp7"
Info (12128): Elaborating entity "ssp_control" for hierarchy "ssp_control:controlUnit"
Info (12128): Elaborating entity "and_6" for hierarchy "ssp_control:controlUnit|and_6:r_type_and6"
Info (12128): Elaborating entity "hazardDetectUnit" for hierarchy "hazardDetectUnit:HDU"
Info (12128): Elaborating entity "comparator_5bit" for hierarchy "hazardDetectUnit:HDU|comparator_5bit:Comparator1"
Info (12128): Elaborating entity "ID_EX_Buffer" for hierarchy "ID_EX_Buffer:ID_EX_Buffer_entity"
Info (12128): Elaborating entity "reg_5bit" for hierarchy "ID_EX_Buffer:ID_EX_Buffer_entity|reg_5bit:ID_EX_reg_Rs_reg"
Info (12128): Elaborating entity "ALU_control" for hierarchy "ALU_control:ALUControl"
Info (12128): Elaborating entity "mux_8bit_4x1" for hierarchy "mux_8bit_4x1:FwdA_mux"
Info (12128): Elaborating entity "mux_5bit_2x1" for hierarchy "mux_5bit_2x1:registerFileMUX"
Info (12128): Elaborating entity "forwardingUnit" for hierarchy "forwardingUnit:fwdUnit"
Info (12128): Elaborating entity "EX_MEM_Buffer" for hierarchy "EX_MEM_Buffer:EX_MEM_Buffer_entity"
Info (12128): Elaborating entity "main_mem" for hierarchy "main_mem:RAM"
Info (12128): Elaborating entity "altsyncram" for hierarchy "main_mem:RAM|altsyncram:altsyncram_component"
Info (12130): Elaborated megafunction instantiation "main_mem:RAM|altsyncram:altsyncram_component"
Info (12133): Instantiated megafunction "main_mem:RAM|altsyncram:altsyncram_component" with the following parameter:
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "main_mem.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "256"
    Info (12134): Parameter "operation_mode" = "SINGLE_PORT"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "CLOCK0"
    Info (12134): Parameter "power_up_uninitialized" = "FALSE"
    Info (12134): Parameter "read_during_write_mode_port_a" = "OLD_DATA"
    Info (12134): Parameter "widthad_a" = "8"
    Info (12134): Parameter "width_a" = "8"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_njg1.tdf
    Info (12023): Found entity 1: altsyncram_njg1
Info (12128): Elaborating entity "altsyncram_njg1" for hierarchy "main_mem:RAM|altsyncram:altsyncram_component|altsyncram_njg1:auto_generated"
Info (12128): Elaborating entity "MEM_WB_Buffer" for hierarchy "MEM_WB_Buffer:MEM_WB_Buffer_entity"
Info (12128): Elaborating entity "instructionOutRegister" for hierarchy "instructionOutRegister:instr_out_reg"
Warning (12241): 45 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Info (286030): Timing-Driven Synthesis is running
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 2497 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 8 input pins
    Info (21059): Implemented 44 output pins
    Info (21061): Implemented 2405 logic cells
    Info (21064): Implemented 40 RAM segments
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 642 megabytes
    Info: Processing ended: Mon Apr 03 21:52:13 2023
    Info: Elapsed time: 00:00:20
    Info: Total CPU time (on all processors): 00:00:17


