Fitter report for MILESTONE4
Fri Nov 16 16:28:48 2018
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Fri Nov 16 16:28:48 2018       ;
; Quartus Prime Version           ; 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Revision Name                   ; MILESTONE4                                  ;
; Top-level Entity Name           ; BetterMILESTONE4                            ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEBA4F23C7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 2,887 / 18,480 ( 16 % )                     ;
; Total registers                 ; 2309                                        ;
; Total pins                      ; 19 / 224 ( 8 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 311,296 / 3,153,920 ( 10 % )                ;
; Total RAM Blocks                ; 42 / 308 ( 14 % )                           ;
; Total DSP Blocks                ; 1 / 66 ( 2 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 4 ( 25 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEBA4F23C7                           ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.13        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.5%      ;
;     Processor 3            ;   4.1%      ;
;     Processor 4            ;   4.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                        ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                      ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; VGA_BLOCK:inst50|vgaclk:inst4|vgaclk_0002:vgaclk_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0        ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                       ;                  ;                       ;
; CLOCK_50~inputCLKENA0                                                                                       ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                       ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|data_index[1]                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|data_index[1]~DUPLICATE                                                             ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|data_index[8]                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|data_index[8]~DUPLICATE                                                             ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|data_index[14]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|data_index[14]~DUPLICATE                                                            ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|data_index[15]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|data_index[15]~DUPLICATE                                                            ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|data_index[28]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|data_index[28]~DUPLICATE                                                            ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|hex_buffer[0][0]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|hex_buffer[0][0]~DUPLICATE                                                          ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|hex_buffer[1][6]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|hex_buffer[1][6]~DUPLICATE                                                          ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|hex_buffer[2][4]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|hex_buffer[2][4]~DUPLICATE                                                          ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|hex_buffer[8][5]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|hex_buffer[8][5]~DUPLICATE                                                          ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|hex_buffer[8][6]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|hex_buffer[8][6]~DUPLICATE                                                          ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|hex_digit[2]                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|hex_digit[2]~DUPLICATE                                                              ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|mem_add[11]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|mem_add[11]~DUPLICATE                                                               ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|mem_add[12]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|mem_add[12]~DUPLICATE                                                               ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|mem_add[13]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|mem_add[13]~DUPLICATE                                                               ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|mem_add[15]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|mem_add[15]~DUPLICATE                                                               ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|mem_sw[5]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|mem_sw[5]~DUPLICATE                                                                 ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[0][0]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[0][0]~DUPLICATE                                                          ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[0][5]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[0][5]~DUPLICATE                                                          ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[0][6]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[0][6]~DUPLICATE                                                          ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[0][11]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[0][11]~DUPLICATE                                                         ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[0][12]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[0][12]~DUPLICATE                                                         ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[1][1]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[1][1]~DUPLICATE                                                          ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[1][2]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[1][2]~DUPLICATE                                                          ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[1][6]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[1][6]~DUPLICATE                                                          ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[1][14]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[1][14]~DUPLICATE                                                         ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[1][15]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[1][15]~DUPLICATE                                                         ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[2][4]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[2][4]~DUPLICATE                                                          ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[2][12]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[2][12]~DUPLICATE                                                         ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[4][0]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[4][0]~DUPLICATE                                                          ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[4][1]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[4][1]~DUPLICATE                                                          ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[4][6]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[4][6]~DUPLICATE                                                          ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[4][7]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[4][7]~DUPLICATE                                                          ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[4][9]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[4][9]~DUPLICATE                                                          ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[4][12]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[4][12]~DUPLICATE                                                         ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[5][7]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[5][7]~DUPLICATE                                                          ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[5][9]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[5][9]~DUPLICATE                                                          ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[5][11]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[5][11]~DUPLICATE                                                         ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[5][15]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[5][15]~DUPLICATE                                                         ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[6][2]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[6][2]~DUPLICATE                                                          ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[6][7]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[6][7]~DUPLICATE                                                          ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[6][9]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[6][9]~DUPLICATE                                                          ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[6][10]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[6][10]~DUPLICATE                                                         ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[6][15]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[6][15]~DUPLICATE                                                         ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[8][14]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[8][14]~DUPLICATE                                                         ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|pc_history[8][15]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|pc_history[8][15]~DUPLICATE                                                         ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|reg_index[0]                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|reg_index[0]~DUPLICATE                                                              ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|reg_index[2]                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|reg_index[2]~DUPLICATE                                                              ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|reg_index[4]                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|reg_index[4]~DUPLICATE                                                              ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|reg_index[5]                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|reg_index[5]~DUPLICATE                                                              ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|reg_index[9]                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|reg_index[9]~DUPLICATE                                                              ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|reg_index[16]                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|reg_index[16]~DUPLICATE                                                             ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|reg_index[18]                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|reg_index[18]~DUPLICATE                                                             ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|reg_index[28]                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|reg_index[28]~DUPLICATE                                                             ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|reg_sw[0]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|reg_sw[0]~DUPLICATE                                                                 ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|reg_sw[1]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|reg_sw[1]~DUPLICATE                                                                 ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|reg_sw[2]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|reg_sw[2]~DUPLICATE                                                                 ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|reg_sw[3]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|reg_sw[3]~DUPLICATE                                                                 ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|reg_sw[4]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|reg_sw[4]~DUPLICATE                                                                 ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|x[1]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|x[1]~DUPLICATE                                                                      ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|x[2]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|x[2]~DUPLICATE                                                                      ;                  ;                       ;
; VGA_BLOCK:inst50|char_engine:inst|x[10]                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|char_engine:inst|x[10]~DUPLICATE                                                                     ;                  ;                       ;
; VGA_BLOCK:inst50|vga_control:inst2|hcount[0]                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|vga_control:inst2|hcount[0]~DUPLICATE                                                                ;                  ;                       ;
; VGA_BLOCK:inst50|vga_control:inst2|hcount[2]                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|vga_control:inst2|hcount[2]~DUPLICATE                                                                ;                  ;                       ;
; VGA_BLOCK:inst50|vga_control:inst2|hcount[8]                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|vga_control:inst2|hcount[8]~DUPLICATE                                                                ;                  ;                       ;
; VGA_BLOCK:inst50|vga_control:inst2|hcount[18]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|vga_control:inst2|hcount[18]~DUPLICATE                                                               ;                  ;                       ;
; VGA_BLOCK:inst50|vga_control:inst2|hcount[31]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|vga_control:inst2|hcount[31]~DUPLICATE                                                               ;                  ;                       ;
; VGA_BLOCK:inst50|vga_control:inst2|mem_add[9]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|vga_control:inst2|mem_add[9]~DUPLICATE                                                               ;                  ;                       ;
; VGA_BLOCK:inst50|vga_control:inst2|mem_add[10]                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|vga_control:inst2|mem_add[10]~DUPLICATE                                                              ;                  ;                       ;
; VGA_BLOCK:inst50|vga_control:inst2|mem_add[14]                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|vga_control:inst2|mem_add[14]~DUPLICATE                                                              ;                  ;                       ;
; VGA_BLOCK:inst50|vga_control:inst2|mem_add[15]                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|vga_control:inst2|mem_add[15]~DUPLICATE                                                              ;                  ;                       ;
; VGA_BLOCK:inst50|vga_control:inst2|mem_add[16]                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|vga_control:inst2|mem_add[16]~DUPLICATE                                                              ;                  ;                       ;
; VGA_BLOCK:inst50|vga_control:inst2|vcount[0]                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|vga_control:inst2|vcount[0]~DUPLICATE                                                                ;                  ;                       ;
; VGA_BLOCK:inst50|vga_control:inst2|vcount[4]                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|vga_control:inst2|vcount[4]~DUPLICATE                                                                ;                  ;                       ;
; VGA_BLOCK:inst50|vga_control:inst2|vcount[9]                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|vga_control:inst2|vcount[9]~DUPLICATE                                                                ;                  ;                       ;
; VGA_BLOCK:inst50|vga_control:inst2|vcount[15]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|vga_control:inst2|vcount[15]~DUPLICATE                                                               ;                  ;                       ;
; VGA_BLOCK:inst50|vga_control:inst2|vcount[16]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|vga_control:inst2|vcount[16]~DUPLICATE                                                               ;                  ;                       ;
; VGA_BLOCK:inst50|vga_control:inst2|vcount[21]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|vga_control:inst2|vcount[21]~DUPLICATE                                                               ;                  ;                       ;
; VGA_BLOCK:inst50|vga_control:inst2|vcount[27]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|vga_control:inst2|vcount[27]~DUPLICATE                                                               ;                  ;                       ;
; VGA_BLOCK:inst50|vga_control:inst2|vcount[30]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|vga_control:inst2|vcount[30]~DUPLICATE                                                               ;                  ;                       ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|address_reg_a[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|address_reg_a[1]~DUPLICATE ;                  ;                       ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|address_reg_a[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|address_reg_a[2]~DUPLICATE ;                  ;                       ;
; clk_div:inst11|count_1Khz[0]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clk_div:inst11|count_1Khz[0]~DUPLICATE                                                                                ;                  ;                       ;
; clk_div:inst11|count_1Khz[1]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clk_div:inst11|count_1Khz[1]~DUPLICATE                                                                                ;                  ;                       ;
; clk_div:inst11|count_10Khz[0]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clk_div:inst11|count_10Khz[0]~DUPLICATE                                                                               ;                  ;                       ;
; clk_div:inst11|count_10Khz[1]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clk_div:inst11|count_10Khz[1]~DUPLICATE                                                                               ;                  ;                       ;
; clk_div:inst11|count_10hz[0]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clk_div:inst11|count_10hz[0]~DUPLICATE                                                                                ;                  ;                       ;
; clk_div:inst11|count_10hz[1]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clk_div:inst11|count_10hz[1]~DUPLICATE                                                                                ;                  ;                       ;
; clk_div:inst11|count_10hz[2]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clk_div:inst11|count_10hz[2]~DUPLICATE                                                                                ;                  ;                       ;
; clk_div:inst11|count_100Khz[0]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clk_div:inst11|count_100Khz[0]~DUPLICATE                                                                              ;                  ;                       ;
; clk_div:inst11|count_100Khz[1]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clk_div:inst11|count_100Khz[1]~DUPLICATE                                                                              ;                  ;                       ;
; clk_div:inst11|count_100Khz[2]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clk_div:inst11|count_100Khz[2]~DUPLICATE                                                                              ;                  ;                       ;
; clk_div:inst11|count_100hz[0]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clk_div:inst11|count_100hz[0]~DUPLICATE                                                                               ;                  ;                       ;
; clk_div:inst11|count_100hz[1]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clk_div:inst11|count_100hz[1]~DUPLICATE                                                                               ;                  ;                       ;
; clk_div:inst11|count_100hz[2]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clk_div:inst11|count_100hz[2]~DUPLICATE                                                                               ;                  ;                       ;
; registerfile:inst5|data_out_1[1]                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; registerfile:inst5|data_out_1[1]~DUPLICATE                                                                            ;                  ;                       ;
; registerfile:inst5|data_out_1[5]                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; registerfile:inst5|data_out_1[5]~DUPLICATE                                                                            ;                  ;                       ;
; registerfile:inst5|data_out_1[7]                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; registerfile:inst5|data_out_1[7]~DUPLICATE                                                                            ;                  ;                       ;
; registerfile:inst5|data_out_1[11]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; registerfile:inst5|data_out_1[11]~DUPLICATE                                                                           ;                  ;                       ;
; registerfile:inst5|data_out_1[12]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; registerfile:inst5|data_out_1[12]~DUPLICATE                                                                           ;                  ;                       ;
; registerfile:inst5|data_out_1[15]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; registerfile:inst5|data_out_1[15]~DUPLICATE                                                                           ;                  ;                       ;
; registerfile:inst5|data_out_1[18]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; registerfile:inst5|data_out_1[18]~DUPLICATE                                                                           ;                  ;                       ;
; registerfile:inst5|data_out_1[20]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; registerfile:inst5|data_out_1[20]~DUPLICATE                                                                           ;                  ;                       ;
; registerfile:inst5|data_out_1[21]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; registerfile:inst5|data_out_1[21]~DUPLICATE                                                                           ;                  ;                       ;
; registerfile:inst5|data_out_1[23]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; registerfile:inst5|data_out_1[23]~DUPLICATE                                                                           ;                  ;                       ;
; registerfile:inst5|data_out_1[25]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; registerfile:inst5|data_out_1[25]~DUPLICATE                                                                           ;                  ;                       ;
; registerfile:inst5|data_out_1[27]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; registerfile:inst5|data_out_1[27]~DUPLICATE                                                                           ;                  ;                       ;
; registerfile:inst5|data_out_2[0]                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; registerfile:inst5|data_out_2[0]~DUPLICATE                                                                            ;                  ;                       ;
; registerfile:inst5|data_out_2[15]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; registerfile:inst5|data_out_2[15]~DUPLICATE                                                                           ;                  ;                       ;
; registerfile:inst5|data_out_2[16]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; registerfile:inst5|data_out_2[16]~DUPLICATE                                                                           ;                  ;                       ;
; registerfile:inst5|data_out_2[18]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; registerfile:inst5|data_out_2[18]~DUPLICATE                                                                           ;                  ;                       ;
; registerfile:inst5|data_out_2[20]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; registerfile:inst5|data_out_2[20]~DUPLICATE                                                                           ;                  ;                       ;
; registerfile:inst5|data_out_2[21]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; registerfile:inst5|data_out_2[21]~DUPLICATE                                                                           ;                  ;                       ;
; registerfile:inst5|data_out_2[22]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; registerfile:inst5|data_out_2[22]~DUPLICATE                                                                           ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                       ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Location ;                ;              ; CLOCK2_50     ; PIN_H13       ; QSF Assignment ;
; Location ;                ;              ; CLOCK3_50     ; PIN_E10       ; QSF Assignment ;
; Location ;                ;              ; CLOCK4_50     ; PIN_V15       ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[0]  ; PIN_W8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[10] ; PIN_U8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[11] ; PIN_P6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[12] ; PIN_R7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[1]  ; PIN_T8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[2]  ; PIN_U11       ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[3]  ; PIN_Y10       ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[4]  ; PIN_N6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[5]  ; PIN_AB10      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[6]  ; PIN_P12       ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[7]  ; PIN_P7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[8]  ; PIN_P8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[9]  ; PIN_R5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA[0]    ; PIN_T7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA[1]    ; PIN_AB7       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CAS_N    ; PIN_V6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_CKE      ; PIN_R6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_CLK      ; PIN_AB11      ; QSF Assignment ;
; Location ;                ;              ; DRAM_CS_N     ; PIN_U6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[0]    ; PIN_Y9        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[10]   ; PIN_AA8       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[11]   ; PIN_AA7       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[12]   ; PIN_V10       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[13]   ; PIN_V9        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[14]   ; PIN_U10       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[15]   ; PIN_T9        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[1]    ; PIN_T10       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[2]    ; PIN_R9        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[3]    ; PIN_Y11       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[4]    ; PIN_R10       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[5]    ; PIN_R11       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[6]    ; PIN_R12       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[7]    ; PIN_AA12      ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[8]    ; PIN_AA9       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[9]    ; PIN_AB8       ; QSF Assignment ;
; Location ;                ;              ; DRAM_LDQM     ; PIN_U12       ; QSF Assignment ;
; Location ;                ;              ; DRAM_RAS_N    ; PIN_AB6       ; QSF Assignment ;
; Location ;                ;              ; DRAM_UDQM     ; PIN_N8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_WE_N     ; PIN_AB5       ; QSF Assignment ;
; Location ;                ;              ; FPGA_RESET_N  ; PIN_P22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[0]     ; PIN_N16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[10]    ; PIN_N21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[11]    ; PIN_R22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[12]    ; PIN_R21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[13]    ; PIN_T22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[14]    ; PIN_N20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[15]    ; PIN_N19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[16]    ; PIN_M22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[17]    ; PIN_P19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[18]    ; PIN_L22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[19]    ; PIN_P17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[1]     ; PIN_B16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[20]    ; PIN_P16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[21]    ; PIN_M18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[22]    ; PIN_L18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[23]    ; PIN_L17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[24]    ; PIN_L19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[25]    ; PIN_K17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[26]    ; PIN_K19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[27]    ; PIN_P18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[28]    ; PIN_R15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[29]    ; PIN_R17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[2]     ; PIN_M16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[30]    ; PIN_R16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[31]    ; PIN_T20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[32]    ; PIN_T19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[33]    ; PIN_T18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[34]    ; PIN_T17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[35]    ; PIN_T15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[3]     ; PIN_C16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[4]     ; PIN_D17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[5]     ; PIN_K20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[6]     ; PIN_K21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[7]     ; PIN_K22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[8]     ; PIN_M20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[9]     ; PIN_M21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[0]     ; PIN_H16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[10]    ; PIN_H18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[11]    ; PIN_J18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[12]    ; PIN_J19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[13]    ; PIN_G11       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[14]    ; PIN_H10       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[15]    ; PIN_J11       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[16]    ; PIN_H14       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[17]    ; PIN_A15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[18]    ; PIN_J13       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[19]    ; PIN_L8        ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[1]     ; PIN_A12       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[20]    ; PIN_A14       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[21]    ; PIN_B15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[22]    ; PIN_C15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[23]    ; PIN_E14       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[24]    ; PIN_E15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[25]    ; PIN_E16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[26]    ; PIN_F14       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[27]    ; PIN_F15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[28]    ; PIN_F13       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[29]    ; PIN_F12       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[2]     ; PIN_H15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[30]    ; PIN_G16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[31]    ; PIN_G15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[32]    ; PIN_G13       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[33]    ; PIN_G12       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[34]    ; PIN_J17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[35]    ; PIN_K16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[3]     ; PIN_B12       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[4]     ; PIN_A13       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[5]     ; PIN_B13       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[6]     ; PIN_C13       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[7]     ; PIN_D13       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[8]     ; PIN_G18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[9]     ; PIN_G17       ; QSF Assignment ;
; Location ;                ;              ; HEX0[0]       ; PIN_U21       ; QSF Assignment ;
; Location ;                ;              ; HEX0[1]       ; PIN_V21       ; QSF Assignment ;
; Location ;                ;              ; HEX0[2]       ; PIN_W22       ; QSF Assignment ;
; Location ;                ;              ; HEX0[3]       ; PIN_W21       ; QSF Assignment ;
; Location ;                ;              ; HEX0[4]       ; PIN_Y22       ; QSF Assignment ;
; Location ;                ;              ; HEX0[5]       ; PIN_Y21       ; QSF Assignment ;
; Location ;                ;              ; HEX0[6]       ; PIN_AA22      ; QSF Assignment ;
; Location ;                ;              ; HEX1[0]       ; PIN_AA20      ; QSF Assignment ;
; Location ;                ;              ; HEX1[1]       ; PIN_AB20      ; QSF Assignment ;
; Location ;                ;              ; HEX1[2]       ; PIN_AA19      ; QSF Assignment ;
; Location ;                ;              ; HEX1[3]       ; PIN_AA18      ; QSF Assignment ;
; Location ;                ;              ; HEX1[4]       ; PIN_AB18      ; QSF Assignment ;
; Location ;                ;              ; HEX1[5]       ; PIN_AA17      ; QSF Assignment ;
; Location ;                ;              ; HEX1[6]       ; PIN_U22       ; QSF Assignment ;
; Location ;                ;              ; HEX2[0]       ; PIN_Y19       ; QSF Assignment ;
; Location ;                ;              ; HEX2[1]       ; PIN_AB17      ; QSF Assignment ;
; Location ;                ;              ; HEX2[2]       ; PIN_AA10      ; QSF Assignment ;
; Location ;                ;              ; HEX2[3]       ; PIN_Y14       ; QSF Assignment ;
; Location ;                ;              ; HEX2[4]       ; PIN_V14       ; QSF Assignment ;
; Location ;                ;              ; HEX2[5]       ; PIN_AB22      ; QSF Assignment ;
; Location ;                ;              ; HEX2[6]       ; PIN_AB21      ; QSF Assignment ;
; Location ;                ;              ; HEX3[0]       ; PIN_Y16       ; QSF Assignment ;
; Location ;                ;              ; HEX3[1]       ; PIN_W16       ; QSF Assignment ;
; Location ;                ;              ; HEX3[2]       ; PIN_Y17       ; QSF Assignment ;
; Location ;                ;              ; HEX3[3]       ; PIN_V16       ; QSF Assignment ;
; Location ;                ;              ; HEX3[4]       ; PIN_U17       ; QSF Assignment ;
; Location ;                ;              ; HEX3[5]       ; PIN_V18       ; QSF Assignment ;
; Location ;                ;              ; HEX3[6]       ; PIN_V19       ; QSF Assignment ;
; Location ;                ;              ; HEX4[0]       ; PIN_U20       ; QSF Assignment ;
; Location ;                ;              ; HEX4[1]       ; PIN_Y20       ; QSF Assignment ;
; Location ;                ;              ; HEX4[2]       ; PIN_V20       ; QSF Assignment ;
; Location ;                ;              ; HEX4[3]       ; PIN_U16       ; QSF Assignment ;
; Location ;                ;              ; HEX4[4]       ; PIN_U15       ; QSF Assignment ;
; Location ;                ;              ; HEX4[5]       ; PIN_Y15       ; QSF Assignment ;
; Location ;                ;              ; HEX4[6]       ; PIN_P9        ; QSF Assignment ;
; Location ;                ;              ; HEX5[0]       ; PIN_N9        ; QSF Assignment ;
; Location ;                ;              ; HEX5[1]       ; PIN_M8        ; QSF Assignment ;
; Location ;                ;              ; HEX5[2]       ; PIN_T14       ; QSF Assignment ;
; Location ;                ;              ; HEX5[3]       ; PIN_P14       ; QSF Assignment ;
; Location ;                ;              ; HEX5[4]       ; PIN_C1        ; QSF Assignment ;
; Location ;                ;              ; HEX5[5]       ; PIN_C2        ; QSF Assignment ;
; Location ;                ;              ; HEX5[6]       ; PIN_W19       ; QSF Assignment ;
; Location ;                ;              ; KEY[1]        ; PIN_W9        ; QSF Assignment ;
; Location ;                ;              ; KEY[2]        ; PIN_M7        ; QSF Assignment ;
; Location ;                ;              ; KEY[3]        ; PIN_M6        ; QSF Assignment ;
; Location ;                ;              ; LEDR[0]       ; PIN_AA2       ; QSF Assignment ;
; Location ;                ;              ; LEDR[1]       ; PIN_AA1       ; QSF Assignment ;
; Location ;                ;              ; LEDR[2]       ; PIN_W2        ; QSF Assignment ;
; Location ;                ;              ; LEDR[3]       ; PIN_Y3        ; QSF Assignment ;
; Location ;                ;              ; LEDR[4]       ; PIN_N2        ; QSF Assignment ;
; Location ;                ;              ; LEDR[5]       ; PIN_N1        ; QSF Assignment ;
; Location ;                ;              ; LEDR[6]       ; PIN_U2        ; QSF Assignment ;
; Location ;                ;              ; LEDR[7]       ; PIN_U1        ; QSF Assignment ;
; Location ;                ;              ; LEDR[8]       ; PIN_L2        ; QSF Assignment ;
; Location ;                ;              ; LEDR[9]       ; PIN_L1        ; QSF Assignment ;
; Location ;                ;              ; PS2_CLK       ; PIN_D3        ; QSF Assignment ;
; Location ;                ;              ; PS2_CLK2      ; PIN_E2        ; QSF Assignment ;
; Location ;                ;              ; PS2_DAT       ; PIN_G2        ; QSF Assignment ;
; Location ;                ;              ; PS2_DAT2      ; PIN_G1        ; QSF Assignment ;
; Location ;                ;              ; SD_CLK        ; PIN_H11       ; QSF Assignment ;
; Location ;                ;              ; SD_CMD        ; PIN_B11       ; QSF Assignment ;
; Location ;                ;              ; SD_DATA[0]    ; PIN_K9        ; QSF Assignment ;
; Location ;                ;              ; SD_DATA[1]    ; PIN_D12       ; QSF Assignment ;
; Location ;                ;              ; SD_DATA[2]    ; PIN_E12       ; QSF Assignment ;
; Location ;                ;              ; SD_DATA[3]    ; PIN_C11       ; QSF Assignment ;
; Location ;                ;              ; SW[0]         ; PIN_U13       ; QSF Assignment ;
; Location ;                ;              ; SW[1]         ; PIN_V13       ; QSF Assignment ;
; Location ;                ;              ; SW[2]         ; PIN_T13       ; QSF Assignment ;
; Location ;                ;              ; SW[3]         ; PIN_T12       ; QSF Assignment ;
; Location ;                ;              ; SW[4]         ; PIN_AA15      ; QSF Assignment ;
; Location ;                ;              ; SW[5]         ; PIN_AB15      ; QSF Assignment ;
; Location ;                ;              ; SW[6]         ; PIN_AA14      ; QSF Assignment ;
+----------+----------------+--------------+---------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 6112 ) ; 0.00 % ( 0 / 6112 )        ; 0.00 % ( 0 / 6112 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 6112 ) ; 0.00 % ( 0 / 6112 )        ; 0.00 % ( 0 / 6112 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 6104 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 8 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/bitco/Documents/ECE473/MILESTONE4/output_files/MILESTONE4.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,887 / 18,480        ; 16 %  ;
; ALMs needed [=A-B+C]                                        ; 2,887                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,220 / 18,480        ; 17 %  ;
;         [a] ALMs used for LUT logic and registers           ; 387                   ;       ;
;         [b] ALMs used for LUT logic                         ; 2,132                 ;       ;
;         [c] ALMs used for registers                         ; 701                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 403 / 18,480          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 70 / 18,480           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 15                    ;       ;
;         [c] Due to LAB input limits                         ; 55                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 413 / 1,848           ; 22 %  ;
;     -- Logic LABs                                           ; 413                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 3,769                 ;       ;
;     -- 7 input functions                                    ; 25                    ;       ;
;     -- 6 input functions                                    ; 1,892                 ;       ;
;     -- 5 input functions                                    ; 422                   ;       ;
;     -- 4 input functions                                    ; 510                   ;       ;
;     -- <=3 input functions                                  ; 920                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 403                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 2,309                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,175 / 36,960        ; 6 %   ;
;         -- Secondary logic registers                        ; 134 / 36,960          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,196                 ;       ;
;         -- Routing optimization registers                   ; 113                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 19 / 224              ; 8 %   ;
;     -- Clock pins                                           ; 1 / 9                 ; 11 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 42 / 308              ; 14 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 311,296 / 3,153,920   ; 10 %  ;
; Total block memory implementation bits                      ; 430,080 / 3,153,920   ; 14 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 1 / 66                ; 2 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 4                 ; 25 %  ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 10.0% / 10.1% / 9.9%  ;       ;
; Peak interconnect usage (total/H/V)                         ; 30.5% / 30.4% / 30.7% ;       ;
; Maximum fan-out                                             ; 1652                  ;       ;
; Highest non-global fan-out                                  ; 1652                  ;       ;
; Total fan-out                                               ; 27936                 ;       ;
; Average fan-out                                             ; 4.25                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2887 / 18480 ( 16 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2887                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3220 / 18480 ( 17 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 387                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 2132                  ; 0                              ;
;         [c] ALMs used for registers                         ; 701                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 403 / 18480 ( 2 % )   ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 70 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 15                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 55                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 413 / 1848 ( 22 % )   ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 413                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 3769                  ; 0                              ;
;     -- 7 input functions                                    ; 25                    ; 0                              ;
;     -- 6 input functions                                    ; 1892                  ; 0                              ;
;     -- 5 input functions                                    ; 422                   ; 0                              ;
;     -- 4 input functions                                    ; 510                   ; 0                              ;
;     -- <=3 input functions                                  ; 920                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 403                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 2175 / 36960 ( 6 % )  ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 134 / 36960 ( < 1 % ) ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 2196                  ; 0                              ;
;         -- Routing optimization registers                   ; 113                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 18                    ; 1                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 311296                ; 0                              ;
; Total block memory implementation bits                      ; 430080                ; 0                              ;
; M10K block                                                  ; 42 / 308 ( 13 % )     ; 0 / 308 ( 0 % )                ;
; DSP block                                                   ; 1 / 66 ( 1 % )        ; 0 / 66 ( 0 % )                 ;
; Clock enable block                                          ; 0 / 104 ( 0 % )       ; 2 / 104 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; PLL Output Counter                                          ; 0 / 36 ( 0 % )        ; 1 / 36 ( 2 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 704                   ; 0                              ;
;     -- Registered Input Connections                         ; 628                   ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 704                            ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 29008                 ; 737                            ;
;     -- Registered Connections                               ; 12026                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 704                            ;
;     -- hard_block:auto_generated_inst                       ; 704                   ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 5                     ; 1                              ;
;     -- Output Ports                                         ; 14                    ; 2                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; M9    ; 3B       ; 22           ; 0            ; 0            ; 19                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[0]   ; U7    ; 3A       ; 10           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[7]    ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[8]    ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[9]    ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 1383                  ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; VGA_B[0] ; B6    ; 8A       ; 14           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1] ; B7    ; 8A       ; 14           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2] ; A8    ; 8A       ; 12           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3] ; A7    ; 8A       ; 12           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0] ; L7    ; 8A       ; 22           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1] ; K7    ; 8A       ; 22           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2] ; J7    ; 8A       ; 20           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3] ; J8    ; 8A       ; 20           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS   ; H8    ; 8A       ; 20           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0] ; A9    ; 8A       ; 18           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1] ; B10   ; 8A       ; 16           ; 45           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2] ; C9    ; 8A       ; 16           ; 45           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3] ; A5    ; 8A       ; 16           ; 45           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS   ; G8    ; 8A       ; 20           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 3 / 48 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 14 / 32 ( 44 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; VGA_R[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; VGA_B[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A8       ; 271        ; 8A       ; VGA_B[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A9       ; 262        ; 8A       ; VGA_R[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA2      ; 31         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; SW[7]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; SW[9]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; SW[8]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; VGA_B[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 270        ; 8A       ; VGA_B[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; VGA_R[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; VGA_R[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; VGA_VS                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; VGA_HS                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; VGA_G[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ; 257        ; 8A       ; VGA_G[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; VGA_G[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; VGA_G[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 88         ; 3B       ; CLOCK_50                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N2       ; 26         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U2       ; 27         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; KEY[0]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; VGA_HS   ; Incomplete set of assignments ;
; VGA_VS   ; Incomplete set of assignments ;
; VGA_B[3] ; Incomplete set of assignments ;
; VGA_B[2] ; Incomplete set of assignments ;
; VGA_B[1] ; Incomplete set of assignments ;
; VGA_B[0] ; Incomplete set of assignments ;
; VGA_G[3] ; Incomplete set of assignments ;
; VGA_G[2] ; Incomplete set of assignments ;
; VGA_G[1] ; Incomplete set of assignments ;
; VGA_G[0] ; Incomplete set of assignments ;
; VGA_R[3] ; Incomplete set of assignments ;
; VGA_R[2] ; Incomplete set of assignments ;
; VGA_R[1] ; Incomplete set of assignments ;
; VGA_R[0] ; Incomplete set of assignments ;
; CLOCK_50 ; Incomplete set of assignments ;
; SW[9]    ; Incomplete set of assignments ;
; KEY[0]   ; Incomplete set of assignments ;
; SW[7]    ; Incomplete set of assignments ;
; SW[8]    ; Incomplete set of assignments ;
+----------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                                             ;                           ;
+-----------------------------------------------------------------------------------------------------------------------------+---------------------------+
; VGA_BLOCK:inst50|vgaclk:inst4|vgaclk_0002:vgaclk_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                                                             ; Integer PLL               ;
;     -- PLL Location                                                                                                         ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                              ; Global Clock              ;
;     -- PLL Bandwidth                                                                                                        ; Auto                      ;
;         -- PLL Bandwidth Range                                                                                              ; 300000 to 100000 Hz       ;
;     -- Reference Clock Frequency                                                                                            ; 50.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                                           ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                                                    ; 1005.0 MHz                ;
;     -- PLL Operation Mode                                                                                                   ; Normal                    ;
;     -- PLL Freq Min Lock                                                                                                    ; 50.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                                                    ; 79.601990 MHz             ;
;     -- PLL Enable                                                                                                           ; On                        ;
;     -- PLL Fractional Division                                                                                              ; N/A                       ;
;     -- M Counter                                                                                                            ; 201                       ;
;     -- N Counter                                                                                                            ; 10                        ;
;     -- PLL Refclk Select                                                                                                    ;                           ;
;             -- PLL Refclk Select Location                                                                                   ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                           ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                                           ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                                              ; N/A                       ;
;             -- CORECLKIN source                                                                                             ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                                           ; N/A                       ;
;             -- PLLIQCLKIN source                                                                                            ; N/A                       ;
;             -- RXIQCLKIN source                                                                                             ; N/A                       ;
;             -- CLKIN(0) source                                                                                              ; CLOCK_50~input            ;
;             -- CLKIN(1) source                                                                                              ; N/A                       ;
;             -- CLKIN(2) source                                                                                              ; N/A                       ;
;             -- CLKIN(3) source                                                                                              ; N/A                       ;
;     -- PLL Output Counter                                                                                                   ;                           ;
;         -- VGA_BLOCK:inst50|vgaclk:inst4|vgaclk_0002:vgaclk_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                                       ; 25.125 MHz                ;
;             -- Output Clock Location                                                                                        ; PLLOUTPUTCOUNTER_X0_Y0_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                       ; Off                       ;
;             -- Duty Cycle                                                                                                   ; 50.0000                   ;
;             -- Phase Shift                                                                                                  ; 0.000000 degrees          ;
;             -- C Counter                                                                                                    ; 40                        ;
;             -- C Counter PH Mux PRST                                                                                        ; 0                         ;
;             -- C Counter PRST                                                                                               ; 1                         ;
;                                                                                                                             ;                           ;
+-----------------------------------------------------------------------------------------------------------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+--------------+
; Compilation Hierarchy Node                   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                   ; Entity Name       ; Library Name ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+--------------+
; |BetterMILESTONE4                            ; 2886.5 (0.5)         ; 3219.0 (0.5)                     ; 402.0 (0.0)                                       ; 69.5 (0.0)                       ; 0.0 (0.0)            ; 3769 (1)            ; 2309 (0)                  ; 0 (0)         ; 311296            ; 42    ; 1          ; 19   ; 0            ; |BetterMILESTONE4                                                                                                                     ; BetterMILESTONE4  ; work         ;
;    |ALU:inst37|                              ; 473.7 (473.7)        ; 487.3 (487.3)                    ; 32.7 (32.7)                                       ; 19.0 (19.0)                      ; 0.0 (0.0)            ; 710 (710)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|ALU:inst37                                                                                                          ; ALU               ; work         ;
;    |Add4:inst12|                             ; 14.5 (14.5)          ; 14.5 (14.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|Add4:inst12                                                                                                         ; Add4              ; work         ;
;    |Controller:inst51|                       ; 9.4 (9.4)            ; 12.2 (12.2)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|Controller:inst51                                                                                                   ; Controller        ; work         ;
;    |Cycle_Counter:inst9|                     ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|Cycle_Counter:inst9                                                                                                 ; Cycle_Counter     ; work         ;
;    |EX_MEM_pipe:inst33|                      ; 12.5 (12.5)          ; 14.9 (14.9)                      ; 3.3 (3.3)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|EX_MEM_pipe:inst33                                                                                                  ; EX_MEM_pipe       ; work         ;
;    |Forward:inst41|                          ; 5.0 (5.0)            ; 4.8 (4.8)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|Forward:inst41                                                                                                      ; Forward           ; work         ;
;    |ID_EX_Forward:inst52|                    ; 1.3 (1.3)            ; 1.8 (1.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|ID_EX_Forward:inst52                                                                                                ; ID_EX_Forward     ; work         ;
;    |ID_EX_PIPE:inst46|                       ; 53.1 (53.1)          ; 56.4 (56.4)                      ; 4.8 (4.8)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 162 (162)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|ID_EX_PIPE:inst46                                                                                                   ; ID_EX_PIPE        ; work         ;
;    |IF_ID_pipe:inst48|                       ; 16.3 (16.3)          ; 24.8 (24.8)                      ; 8.8 (8.8)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|IF_ID_pipe:inst48                                                                                                   ; IF_ID_pipe        ; work         ;
;    |MEM_WB_pipe:inst17|                      ; 21.7 (21.7)          ; 24.8 (24.8)                      ; 4.2 (4.2)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 71 (71)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|MEM_WB_pipe:inst17                                                                                                  ; MEM_WB_pipe       ; work         ;
;    |MUX_2x32:inst25|                         ; 1.0 (0.0)            ; 1.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|MUX_2x32:inst25                                                                                                     ; MUX_2x32          ; work         ;
;       |lpm_mux:LPM_MUX_component|            ; 1.0 (0.0)            ; 1.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|MUX_2x32:inst25|lpm_mux:LPM_MUX_component                                                                           ; lpm_mux           ; work         ;
;          |mux_dlc:auto_generated|            ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|MUX_2x32:inst25|lpm_mux:LPM_MUX_component|mux_dlc:auto_generated                                                    ; mux_dlc           ; work         ;
;    |MUX_2x32:inst8|                          ; 10.0 (0.0)           ; 11.7 (0.0)                       ; 2.4 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|MUX_2x32:inst8                                                                                                      ; MUX_2x32          ; work         ;
;       |lpm_mux:LPM_MUX_component|            ; 10.0 (0.0)           ; 11.7 (0.0)                       ; 2.4 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|MUX_2x32:inst8|lpm_mux:LPM_MUX_component                                                                            ; lpm_mux           ; work         ;
;          |mux_dlc:auto_generated|            ; 10.0 (10.0)          ; 11.7 (11.7)                      ; 2.4 (2.4)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|MUX_2x32:inst8|lpm_mux:LPM_MUX_component|mux_dlc:auto_generated                                                     ; mux_dlc           ; work         ;
;    |MUX_2x5:inst32|                          ; 1.3 (0.0)            ; 1.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|MUX_2x5:inst32                                                                                                      ; MUX_2x5           ; work         ;
;       |lpm_mux:LPM_MUX_component|            ; 1.3 (0.0)            ; 1.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|MUX_2x5:inst32|lpm_mux:LPM_MUX_component                                                                            ; lpm_mux           ; work         ;
;          |mux_tjc:auto_generated|            ; 1.3 (1.3)            ; 1.8 (1.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|MUX_2x5:inst32|lpm_mux:LPM_MUX_component|mux_tjc:auto_generated                                                     ; mux_tjc           ; work         ;
;    |MUX_3x32:inst21|                         ; 27.6 (0.0)           ; 26.3 (0.0)                       ; 0.2 (0.0)                                         ; 1.4 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|MUX_3x32:inst21                                                                                                     ; MUX_3x32          ; work         ;
;       |lpm_mux:LPM_MUX_component|            ; 27.6 (0.0)           ; 26.3 (0.0)                       ; 0.2 (0.0)                                         ; 1.4 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|MUX_3x32:inst21|lpm_mux:LPM_MUX_component                                                                           ; lpm_mux           ; work         ;
;          |mux_flc:auto_generated|            ; 27.6 (27.6)          ; 26.3 (26.3)                      ; 0.2 (0.2)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 64 (64)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|MUX_3x32:inst21|lpm_mux:LPM_MUX_component|mux_flc:auto_generated                                                    ; mux_flc           ; work         ;
;    |MUX_3x32:inst31|                         ; 30.4 (0.0)           ; 30.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 55 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|MUX_3x32:inst31                                                                                                     ; MUX_3x32          ; work         ;
;       |lpm_mux:LPM_MUX_component|            ; 30.4 (0.0)           ; 30.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 55 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|MUX_3x32:inst31|lpm_mux:LPM_MUX_component                                                                           ; lpm_mux           ; work         ;
;          |mux_flc:auto_generated|            ; 30.4 (30.4)          ; 30.5 (30.5)                      ; 1.0 (1.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 55 (55)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|MUX_3x32:inst31|lpm_mux:LPM_MUX_component|mux_flc:auto_generated                                                    ; mux_flc           ; work         ;
;    |MUX_4x1:inst20|                          ; 1.1 (0.0)            ; 1.5 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|MUX_4x1:inst20                                                                                                      ; MUX_4x1           ; work         ;
;       |lpm_mux:LPM_MUX_component|            ; 1.1 (0.0)            ; 1.5 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|MUX_4x1:inst20|lpm_mux:LPM_MUX_component                                                                            ; lpm_mux           ; work         ;
;          |mux_sjc:auto_generated|            ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|MUX_4x1:inst20|lpm_mux:LPM_MUX_component|mux_sjc:auto_generated                                                     ; mux_sjc           ; work         ;
;    |ProgCounter:inst49|                      ; 40.1 (40.1)          ; 41.3 (41.3)                      ; 4.1 (4.1)                                         ; 2.8 (2.8)                        ; 0.0 (0.0)            ; 45 (45)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|ProgCounter:inst49                                                                                                  ; ProgCounter       ; work         ;
;    |VGA_BLOCK:inst50|                        ; 995.8 (0.0)          ; 1065.2 (0.0)                     ; 82.0 (0.0)                                        ; 12.6 (0.0)                       ; 0.0 (0.0)            ; 1526 (0)            ; 763 (0)                   ; 0 (0)         ; 307200            ; 38    ; 1          ; 0    ; 0            ; |BetterMILESTONE4|VGA_BLOCK:inst50                                                                                                    ; VGA_BLOCK         ; work         ;
;       |char_engine:inst|                     ; 839.8 (839.8)        ; 904.2 (904.2)                    ; 77.0 (77.0)                                       ; 12.6 (12.6)                      ; 0.0 (0.0)            ; 1265 (1265)         ; 652 (652)                 ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |BetterMILESTONE4|VGA_BLOCK:inst50|char_engine:inst                                                                                   ; char_engine       ; work         ;
;       |vga_control:inst2|                    ; 99.7 (99.7)          ; 99.7 (99.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 173 (173)           ; 103 (103)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|VGA_BLOCK:inst50|vga_control:inst2                                                                                  ; vga_control       ; work         ;
;       |vgaclk:inst4|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|VGA_BLOCK:inst50|vgaclk:inst4                                                                                       ; vgaclk            ; work         ;
;          |vgaclk_0002:vgaclk_inst|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|VGA_BLOCK:inst50|vgaclk:inst4|vgaclk_0002:vgaclk_inst                                                               ; vgaclk_0002       ; work         ;
;             |altera_pll:altera_pll_i|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|VGA_BLOCK:inst50|vgaclk:inst4|vgaclk_0002:vgaclk_inst|altera_pll:altera_pll_i                                       ; altera_pll        ; work         ;
;       |vram:inst3|                           ; 56.3 (0.0)           ; 61.3 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 88 (0)              ; 8 (0)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |BetterMILESTONE4|VGA_BLOCK:inst50|vram:inst3                                                                                         ; vram              ; work         ;
;          |altsyncram:altsyncram_component|   ; 56.3 (0.0)           ; 61.3 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 88 (0)              ; 8 (0)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |BetterMILESTONE4|VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component                                                         ; altsyncram        ; work         ;
;             |altsyncram_1tn2:auto_generated| ; 56.3 (2.0)           ; 61.3 (2.3)                       ; 5.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 88 (0)              ; 8 (8)                     ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |BetterMILESTONE4|VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated                          ; altsyncram_1tn2   ; work         ;
;                |decode_3na:decode3|          ; 22.0 (22.0)          ; 22.0 (22.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3       ; decode_3na        ; work         ;
;                |decode_s2a:rden_decode_a|    ; 22.0 (22.0)          ; 26.2 (26.2)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a ; decode_s2a        ; work         ;
;                |mux_chb:mux4|                ; 10.3 (10.3)          ; 10.8 (10.8)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|mux_chb:mux4             ; mux_chb           ; work         ;
;    |branch_controller:inst43|                ; 124.0 (124.0)        ; 129.2 (129.2)                    ; 5.6 (5.6)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 179 (179)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|branch_controller:inst43                                                                                            ; branch_controller ; work         ;
;    |clk_div:inst11|                          ; 17.4 (17.4)          ; 34.0 (34.0)                      ; 16.6 (16.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 55 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|clk_div:inst11                                                                                                      ; clk_div           ; work         ;
;    |dataMem:inst1|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|dataMem:inst1                                                                                                       ; dataMem           ; work         ;
;       |altsyncram:altsyncram_component|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|dataMem:inst1|altsyncram:altsyncram_component                                                                       ; altsyncram        ; work         ;
;          |altsyncram_fvl2:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|dataMem:inst1|altsyncram:altsyncram_component|altsyncram_fvl2:auto_generated                                        ; altsyncram_fvl2   ; work         ;
;    |instructionMem:inst|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|instructionMem:inst                                                                                                 ; instructionMem    ; work         ;
;       |altsyncram:altsyncram_component|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|instructionMem:inst|altsyncram:altsyncram_component                                                                 ; altsyncram        ; work         ;
;          |altsyncram_gvl2:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|instructionMem:inst|altsyncram:altsyncram_component|altsyncram_gvl2:auto_generated                                  ; altsyncram_gvl2   ; work         ;
;    |jumpSelect:inst39|                       ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|jumpSelect:inst39                                                                                                   ; jumpSelect        ; work         ;
;    |registerfile:inst5|                      ; 1020.6 (1020.6)      ; 1224.7 (1224.7)                  ; 231.4 (231.4)                                     ; 27.3 (27.3)                      ; 0.0 (0.0)            ; 1026 (1026)         ; 1107 (1107)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |BetterMILESTONE4|registerfile:inst5                                                                                                  ; registerfile      ; work         ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                     ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name     ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; VGA_HS   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50 ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                              ;
+-----------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK_50                                                                                      ;                   ;         ;
;      - clk_div:inst11|clock_10Hz_reg                                                          ; 1                 ; 0       ;
;      - clk_div:inst11|clock_1Khz_reg                                                          ; 1                 ; 0       ;
;      - clk_div:inst11|clock_100hz_reg                                                         ; 1                 ; 0       ;
;      - clk_div:inst11|clock_10Khz_reg                                                         ; 1                 ; 0       ;
;      - clk_div:inst11|clock_100Khz_reg                                                        ; 1                 ; 0       ;
;      - clk_div:inst11|clock_1Mhz_reg                                                          ; 1                 ; 0       ;
; SW[9]                                                                                         ;                   ;         ;
;      - Cycle_Counter:inst9|cycle[15]                                                          ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[15]                                                         ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[23]                                                           ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[15]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[15]                                                       ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[15]                                                         ; 0                 ; 0       ;
;      - Cycle_Counter:inst9|cycle[0]                                                           ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[15]                                                    ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[17]                                                           ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[22]                                                           ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[19]                                                         ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[19]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[19]                                                       ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[19]                                                         ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[19]                                                    ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[23]                                                         ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[23]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[23]                                                       ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[23]                                                         ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[23]                                                    ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[19]                                                           ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[27]                                                         ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[27]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[27]                                                       ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[27]                                                         ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[27]                                                    ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[31]                                                         ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[31]                                                         ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[8]                                                            ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[31]                                                       ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[31]                                                         ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[31]                                                    ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|mem_write_out                                                        ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[18]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|rs_out[4]                                                            ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|rs_out[3]                                                            ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|rs_out[2]                                                            ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[15]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|rs_out[1]                                                            ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|rs_out[0]                                                            ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|jal_out                                                              ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[13]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|reg_dst_out                                                          ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[14]                                                           ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[10]                                                           ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[6]                                                            ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[2]                                                            ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[30]                                                           ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[25]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|jump_out                                                             ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|reg_write_out                                                        ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|mem_reg_dst_out                                                     ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[21]                                                           ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[4]                                                            ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[11]                                                           ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[7]                                                            ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|signExtend_out[9]                                                    ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[0]                                                          ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[0]                                                            ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[0]                                                          ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[0]                                                        ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[12]                                                           ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|reg_write_out                                                       ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|dst_out[0]                                                          ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|dst_out[1]                                                          ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|dst_out[2]                                                          ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|dst_out[3]                                                          ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|dst_out[4]                                                          ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|rt_out[4]                                                            ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|rt_out[3]                                                            ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|rt_out[2]                                                            ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|rt_out[1]                                                            ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|rt_out[0]                                                            ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|reg_write_out                                                       ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[9]                                                            ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|dst_out[0]                                                          ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|dst_out[1]                                                          ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|dst_out[2]                                                          ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|dst_out[3]                                                          ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|dst_out[4]                                                          ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[0]                                                          ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[0]                                                     ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|mem_reg_dst_out                                                     ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|signExtend_out[0]                                                    ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|op2_src_out[0]                                                       ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|op2_src_out[1]                                                       ; 0                 ; 0       ;
;      - Cycle_Counter:inst9|cycle[4]                                                           ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[4]                                                          ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[4]                                                          ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[4]                                                        ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[4]                                                          ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[4]                                                     ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|signExtend_out[4]                                                    ; 0                 ; 0       ;
;      - Cycle_Counter:inst9|cycle[8]                                                           ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[8]                                                          ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[8]                                                          ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[8]                                                        ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[8]                                                          ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[8]                                                     ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|signExtend_out[8]                                                    ; 0                 ; 0       ;
;      - Cycle_Counter:inst9|cycle[12]                                                          ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[12]                                                         ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[12]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[12]                                                       ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[12]                                                         ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[12]                                                    ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|rd_out[1]                                                            ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[3]                                                            ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[16]                                                         ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[16]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[16]                                                       ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[16]                                                           ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[16]                                                         ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[16]                                                    ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|rd_out[4]                                                            ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[20]                                                         ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[20]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[20]                                                       ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[20]                                                         ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[20]                                                    ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[24]                                                         ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[24]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[24]                                                       ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[24]                                                         ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[5]                                                            ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[24]                                                    ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[28]                                                         ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[28]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[28]                                                       ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[28]                                                         ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[28]                                                    ; 0                 ; 0       ;
;      - Cycle_Counter:inst9|cycle[1]                                                           ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[1]                                                          ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[1]                                                            ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[1]                                                          ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[1]                                                        ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[1]                                                          ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[1]                                                     ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|signExtend_out[1]                                                    ; 0                 ; 0       ;
;      - Cycle_Counter:inst9|cycle[5]                                                           ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[5]                                                          ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[5]                                                          ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[5]                                                        ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[5]                                                          ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[20]                                                           ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[5]                                                     ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|signExtend_out[5]                                                    ; 0                 ; 0       ;
;      - Cycle_Counter:inst9|cycle[9]                                                           ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[9]                                                          ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[9]                                                          ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[9]                                                        ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[9]                                                          ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[9]                                                     ; 0                 ; 0       ;
;      - Cycle_Counter:inst9|cycle[13]                                                          ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[13]                                                         ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[13]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[13]                                                       ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[13]                                                         ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[13]                                                    ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|rd_out[2]                                                            ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[31]                                                           ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[17]                                                         ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[17]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[17]                                                       ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[17]                                                         ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[17]                                                    ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[21]                                                         ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[21]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[21]                                                       ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[21]                                                         ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[21]                                                    ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[25]                                                         ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[25]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[25]                                                       ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[25]                                                         ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[25]                                                    ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[29]                                                         ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[29]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[29]                                                       ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[29]                                                         ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[29]                                                    ; 0                 ; 0       ;
;      - Cycle_Counter:inst9|cycle[2]                                                           ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[2]                                                          ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[2]                                                          ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[2]                                                        ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[2]                                                          ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[2]                                                     ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|signExtend_out[2]                                                    ; 0                 ; 0       ;
;      - Cycle_Counter:inst9|cycle[6]                                                           ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[6]                                                          ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[6]                                                          ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[6]                                                        ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[6]                                                          ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[6]                                                     ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[24]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|signExtend_out[6]                                                    ; 0                 ; 0       ;
;      - Cycle_Counter:inst9|cycle[10]                                                          ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[10]                                                         ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[10]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[10]                                                       ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[10]                                                         ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[10]                                                    ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|signExtend_out[10]                                                   ; 0                 ; 0       ;
;      - Cycle_Counter:inst9|cycle[14]                                                          ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[14]                                                         ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[28]                                                           ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[14]                                                         ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[29]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[14]                                                       ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[14]                                                         ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[14]                                                    ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|rd_out[3]                                                            ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[26]                                                           ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[18]                                                         ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[18]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[18]                                                       ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[18]                                                         ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[18]                                                    ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[22]                                                         ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[22]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[22]                                                       ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[22]                                                         ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[22]                                                    ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[26]                                                         ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[26]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[26]                                                       ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|mem_reg_dst_out                                                      ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[0]                                                            ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[1]                                                            ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[2]                                                            ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[3]                                                            ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[4]                                                            ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[5]                                                            ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[6]                                                            ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[7]                                                            ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[8]                                                            ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[9]                                                            ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[10]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[11]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[12]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[13]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[14]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[15]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[16]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[17]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[18]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[19]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[20]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[21]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[22]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[23]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[24]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[25]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[26]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[27]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[28]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[29]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[30]                                                           ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|pc_out[31]                                                           ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[26]                                                         ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[26]                                                    ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[30]                                                         ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[30]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[30]                                                       ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[30]                                                         ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[30]                                                    ; 0                 ; 0       ;
;      - Cycle_Counter:inst9|cycle[3]                                                           ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[3]                                                          ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[3]                                                          ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[3]                                                        ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[3]                                                          ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[3]                                                     ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|signExtend_out[3]                                                    ; 0                 ; 0       ;
;      - Cycle_Counter:inst9|cycle[7]                                                           ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|pc_out[27]                                                           ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[7]                                                          ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[7]                                                          ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[7]                                                        ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[7]                                                          ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[7]                                                     ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|signExtend_out[7]                                                    ; 0                 ; 0       ;
;      - Cycle_Counter:inst9|cycle[11]                                                          ; 0                 ; 0       ;
;      - IF_ID_pipe:inst48|inst_out[11]                                                         ; 0                 ; 0       ;
;      - EX_MEM_pipe:inst33|alu_out[11]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_2[11]                                                       ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|alu_out[11]                                                         ; 0                 ; 0       ;
;      - MEM_WB_pipe:inst17|ram_data_out[11]                                                    ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|rd_out[0]                                                            ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][23]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][4]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][19]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][15]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][3]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][31]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][30]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][7]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][27]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][8]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][12]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][2]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][25]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][16]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][6]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][9]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][28]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][10]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][20]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][21]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][14]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][5]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][17]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][26]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][18]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][24]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][13]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][0]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][1]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][29]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][11]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][22]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][4]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][15]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][28]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][31]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][23]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][13]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][0]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][5]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][12]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][2]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][9]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][25]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][17]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][16]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][8]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][7]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][3]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][14]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][6]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][10]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][11]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][20]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][21]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][18]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][30]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][29]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][27]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][19]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][24]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][22]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][1]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][26]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][8]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][6]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][2]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][7]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][15]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][16]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][29]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][31]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][3]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][21]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][27]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][13]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][18]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][5]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][19]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][14]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][26]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][23]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][20]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][17]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][24]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][12]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][10]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][4]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][0]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][25]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][9]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][1]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][22]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][28]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][30]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][11]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][23]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][25]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][2]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][27]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][17]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][16]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][10]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][15]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][30]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][31]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][4]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][8]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][19]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][28]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][24]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][3]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][21]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][5]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][14]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][9]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][13]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][6]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][18]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][1]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][20]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][29]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][12]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][0]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][7]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][22]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][26]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][11]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][17]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][4]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][12]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][25]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][3]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][26]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][13]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][29]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][23]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][14]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][28]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][1]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][11]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][9]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][22]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][19]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][18]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][6]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][24]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][16]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][0]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][31]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][7]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][20]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][8]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][15]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][21]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][5]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][30]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][10]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][27]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][2]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][13]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][12]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][1]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][4]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][17]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][26]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][8]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][23]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][31]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][22]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][14]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][20]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][24]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][5]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][0]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][19]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][16]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][10]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][2]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][21]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][28]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][6]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][30]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][27]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][7]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][15]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][9]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][18]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][3]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][25]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][29]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][11]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][18]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][14]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][21]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][10]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][6]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][29]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][4]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][25]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][12]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][17]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][16]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][20]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][9]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][13]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][24]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][5]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][8]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][28]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][1]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][31]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][27]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][23]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][2]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][19]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][15]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][30]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][26]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][7]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][3]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][11]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][22]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][0]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][7]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][14]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][21]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][13]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][30]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][17]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][2]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][31]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][4]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][18]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][15]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][16]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][26]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][27]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][1]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][9]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][5]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][11]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][23]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][22]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][6]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][8]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][3]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][24]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][29]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][20]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][25]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][0]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][28]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][19]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][12]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][10]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][28]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][30]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][0]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][8]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][15]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][6]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][19]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][24]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][9]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][18]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][10]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][27]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][3]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][21]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][7]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][17]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][5]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][31]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][4]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][23]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][12]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][20]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][25]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][22]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][13]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][29]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][11]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][26]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][1]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][16]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][2]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][14]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][15]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][12]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][13]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][25]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][8]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][3]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][27]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][28]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][4]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][5]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][31]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][26]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][29]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][20]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][14]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][21]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][11]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][17]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][1]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][30]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][7]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][0]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][19]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][6]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][23]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][2]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][10]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][22]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][16]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][18]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][9]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][24]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][21]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][8]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][14]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][9]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][20]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][10]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][15]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][23]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][7]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][6]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][2]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][30]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][13]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][16]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][29]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][4]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][27]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][26]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][25]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][17]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][12]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][3]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][31]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][19]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][11]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][28]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][1]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][22]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][0]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][5]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][24]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][18]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][0]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][31]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][13]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][24]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][6]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][28]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][23]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][12]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][17]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][19]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][27]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][30]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][8]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][1]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][16]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][3]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][25]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][4]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][10]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][22]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][18]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][14]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][26]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][11]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][29]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][21]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][2]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][9]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][15]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][20]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][5]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][7]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][17]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][16]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][1]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][15]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][13]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][26]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][29]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][7]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][19]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][3]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][27]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][8]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][22]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][20]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][14]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][23]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][28]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][5]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][9]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][18]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][10]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][11]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][25]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][21]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][4]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][24]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][12]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][31]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][6]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][30]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][0]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][2]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][5]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][8]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][23]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][28]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][12]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][22]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][20]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][10]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][17]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][13]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][31]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][27]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][26]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][25]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][18]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][2]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][16]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][19]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][29]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][3]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][4]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][1]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][11]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][14]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][30]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][24]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][21]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][9]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][6]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][7]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][0]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][15]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][21]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][15]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][27]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][17]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][9]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][24]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][25]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][18]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][19]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][20]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][29]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][22]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][14]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][3]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][10]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][5]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][12]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][6]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][1]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][7]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][31]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][13]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][28]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][16]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][0]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][11]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][4]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][26]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][30]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][2]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][8]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][23]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][29]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][2]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][6]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][10]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][14]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][18]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][22]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][26]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][30]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][7]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][11]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][15]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][19]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][23]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][27]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][31]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][0]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][4]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][8]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][12]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][16]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][20]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][24]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][3]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][28]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][1]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][5]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][9]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][13]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][17]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][21]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][25]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][15]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][29]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][10]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][19]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][16]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][7]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][23]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][0]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][17]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][9]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][20]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][8]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][26]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][27]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][5]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][24]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][21]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][6]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][4]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][13]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][25]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][31]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][2]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][1]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][28]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][12]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][18]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][11]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][30]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][14]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][3]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][22]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][31]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][26]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][22]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][20]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][5]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][18]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][17]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][8]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][29]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][13]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][2]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][6]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][23]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][16]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][9]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][25]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][7]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][3]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][10]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][14]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][30]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][15]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][27]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][0]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][11]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][21]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][4]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][24]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][19]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][1]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][28]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][12]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][5]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][7]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][10]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][31]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][11]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][25]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][24]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][30]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][15]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][13]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][9]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][16]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][0]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][12]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][17]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][20]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][6]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][27]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][22]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][4]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][8]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][19]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][21]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][28]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][26]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][1]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][2]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][23]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][29]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][3]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][14]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][18]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][20]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][22]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][28]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][15]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][23]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][10]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][7]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][29]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][2]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][6]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][5]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][19]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][3]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][21]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][11]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][1]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][12]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][26]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][24]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][18]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][31]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][17]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][27]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][4]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][13]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][9]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][25]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][16]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][14]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][30]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][8]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][0]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][20]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][30]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][7]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][26]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][2]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][10]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][31]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][1]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][8]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][29]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][5]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][27]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][12]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][23]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][24]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][19]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][25]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][15]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][17]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][4]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][16]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][21]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][3]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][28]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][9]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][0]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][14]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][13]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][11]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][6]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][18]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][22]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][8]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][2]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][19]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][30]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][16]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][10]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][15]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][9]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][18]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][5]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][17]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][27]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][25]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][4]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][31]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][11]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][22]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][1]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][14]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][29]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][3]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][28]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][24]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][21]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][7]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][26]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][20]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][6]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][0]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][12]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][23]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][13]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[29][27]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[29][29]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[29][21]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[29][30]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[29][19]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[29][15]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[29][26]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[29][25]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[29][9]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[29][31]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[29][12]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[29][22]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[29][24]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[29][13]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[29][16]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[29][28]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[29][17]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[29][10]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[29][18]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[29][14]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[29][20]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[29][11]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[29][8]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[29][23]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][6]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][1]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][28]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][20]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][17]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][5]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][3]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][18]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][2]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][16]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][8]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][22]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][26]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][10]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][31]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][29]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][27]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][25]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][23]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][9]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][12]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][30]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][19]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][14]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][15]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][7]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][24]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][21]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][0]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][4]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][13]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][11]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][15]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][30]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][3]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][20]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][22]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][17]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][11]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][23]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][8]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][27]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][6]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][5]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][29]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][16]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][26]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][14]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][9]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][12]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][0]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][31]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][4]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][1]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][2]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][19]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][21]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][28]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][25]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][13]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][7]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][18]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][10]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][24]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][7]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][4]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][25]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][16]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][11]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][27]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][24]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][23]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][29]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][31]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][20]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][26]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][3]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][6]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][10]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][22]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][12]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][14]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][21]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][17]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][0]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][18]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][28]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][15]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][1]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][2]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][8]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][5]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][19]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][30]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][13]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][9]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][9]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][20]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][13]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][16]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][2]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][17]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][12]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][14]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][21]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][8]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][3]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][25]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][4]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][29]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][6]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][7]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][1]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][0]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][22]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][30]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][26]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][31]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][10]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][18]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][27]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][23]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][19]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][15]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][11]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][28]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][5]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][24]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][21]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][24]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][1]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][4]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][19]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][12]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][0]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][11]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][17]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][7]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][28]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][14]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][15]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][20]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][30]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][29]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][5]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][31]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][8]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][25]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][10]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][23]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][16]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][9]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][6]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][13]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][3]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][18]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][26]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][2]                                                       ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][22]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][27]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][29]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][22]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][3]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][20]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][9]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][23]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][30]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][11]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][2]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][18]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][21]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][31]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][24]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][13]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][26]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][15]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][6]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][17]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][7]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][5]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][8]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][16]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][12]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][10]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][27]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][4]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][25]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][19]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][0]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][14]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][1]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][28]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][1]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][12]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][16]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][11]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][8]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][10]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][4]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][3]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][9]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][17]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][20]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][28]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][14]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][15]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][19]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][13]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][27]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][24]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][18]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][21]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][29]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][25]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][31]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][7]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][26]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][2]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][23]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][5]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][22]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][30]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][6]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][0]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][23]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][11]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][28]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][15]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][10]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][26]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][16]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][0]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][25]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][20]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][17]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][6]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][2]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][19]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][4]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][29]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][9]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][27]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][30]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][22]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][3]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][13]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][14]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][12]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][21]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][24]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][1]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][18]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][7]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][5]                                                      ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][31]                                                     ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][8]                                                      ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[23]                                                       ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[25]                                                       ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[5]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[10]                                                       ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[30]                                                       ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[24]                                                       ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[18]                                                       ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[3]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[16]                                                       ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[28]                                                       ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[2]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[9]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[22]                                                       ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[8]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[31]                                                       ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[26]                                                       ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[6]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[11]                                                       ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[21]                                                       ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[20]                                                       ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[13]                                                       ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[15]                                                       ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[14]                                                       ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[12]                                                       ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[19]                                                       ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[17]                                                       ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[0]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[7]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[1]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[29]                                                       ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[4]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|data_out_1[27]                                                       ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[0]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[1]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[2]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[3]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[4]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[5]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[6]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[7]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[8]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[9]                                                         ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[10]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[11]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[12]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[13]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[14]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[15]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[16]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[17]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[18]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[19]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[20]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[21]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[22]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[23]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[24]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[25]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[26]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[27]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[28]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[29]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[30]                                                        ; 0                 ; 0       ;
;      - ID_EX_PIPE:inst46|instr_out[31]                                                        ; 0                 ; 0       ;
;      - ProgCounter:inst49|pc_out[31]                                                          ; 0                 ; 0       ;
;      - ProgCounter:inst49|pc_out~0                                                            ; 0                 ; 0       ;
;      - ProgCounter:inst49|pc_out~2                                                            ; 0                 ; 0       ;
;      - ProgCounter:inst49|pc_out[0]~3                                                         ; 0                 ; 0       ;
;      - ProgCounter:inst49|pc_out[26]~8                                                        ; 0                 ; 0       ;
;      - ProgCounter:inst49|pc_out~14                                                           ; 0                 ; 0       ;
;      - ProgCounter:inst49|pc_out~22                                                           ; 0                 ; 0       ;
;      - ProgCounter:inst49|pc_out~33                                                           ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[16][23]~0                                                   ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[24][8]~1                                                    ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[20][17]~2                                                   ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[28][18]~3                                                   ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[17][15]~4                                                   ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[25][5]~5                                                    ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[21][20]~6                                                   ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile~7                                                           ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[29][4]~8                                                    ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[18][28]~9                                                   ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[26][21]~10                                                  ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[22][17]~11                                                  ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[30][21]~12                                                  ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[19][15]~13                                                  ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[27][9]~14                                                   ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[23][29]~15                                                  ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[31][23]~16                                                  ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[4][23]~17                                                   ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[5][20]~18                                                   ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[6][0]~19                                                    ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[7][21]~20                                                   ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[1][29]~21                                                   ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[2][7]~22                                                    ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[3][6]~23                                                    ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[8][4]~24                                                    ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[9][31]~25                                                   ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[10][15]~26                                                  ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[11][7]~27                                                   ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[12][13]~28                                                  ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[13][8]~29                                                   ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[14][5]~30                                                   ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile[15][1]~31                                                   ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile~32                                                          ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile~33                                                          ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile~34                                                          ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile~35                                                          ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile~36                                                          ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile~37                                                          ; 0                 ; 0       ;
;      - registerfile:inst5|Regfile~38                                                          ; 0                 ; 0       ;
; KEY[0]                                                                                        ;                   ;         ;
;      - MUX_4x1:inst20|lpm_mux:LPM_MUX_component|mux_sjc:auto_generated|l2_w0_n0_mux_dataout~1 ; 0                 ; 0       ;
; SW[7]                                                                                         ;                   ;         ;
;      - MUX_4x1:inst20|lpm_mux:LPM_MUX_component|mux_sjc:auto_generated|l2_w0_n0_mux_dataout~1 ; 0                 ; 0       ;
;      - MUX_4x1:inst20|lpm_mux:LPM_MUX_component|mux_sjc:auto_generated|l2_w0_n0_mux_dataout~2 ; 0                 ; 0       ;
; SW[8]                                                                                         ;                   ;         ;
;      - MUX_4x1:inst20|lpm_mux:LPM_MUX_component|mux_sjc:auto_generated|l2_w0_n0_mux_dataout   ; 1                 ; 0       ;
+-----------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                  ; Location                  ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ALU:inst37|result[31]~21                                                                                                              ; LABCELL_X25_Y20_N18       ; 32      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                              ; PIN_M9                    ; 8       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                              ; PIN_M9                    ; 12      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; Controller:inst51|op2_src[1]~0                                                                                                        ; LABCELL_X26_Y26_N45       ; 7       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; Controller:inst51|reg_dest~0                                                                                                          ; MLABCELL_X28_Y26_N15      ; 4       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; ID_EX_Forward:inst52|data_out[31]~3                                                                                                   ; MLABCELL_X28_Y26_N18      ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ID_EX_PIPE:inst46|mem_write_out                                                                                                       ; FF_X23_Y25_N17            ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; MUX_4x1:inst20|lpm_mux:LPM_MUX_component|mux_sjc:auto_generated|l2_w0_n0_mux_dataout                                                  ; LABCELL_X36_Y21_N54       ; 1652    ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ProgCounter:inst49|pc_out[0]~3                                                                                                        ; LABCELL_X31_Y26_N54       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ProgCounter:inst49|pc_out[26]~8                                                                                                       ; LABCELL_X32_Y24_N36       ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SW[9]                                                                                                                                 ; PIN_AB12                  ; 1383    ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|char_engine:inst|Equal67~7                                                                                           ; MLABCELL_X13_Y26_N6       ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|char_engine:inst|Equal69~7                                                                                           ; LABCELL_X7_Y23_N30        ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|char_engine:inst|Equal70~6                                                                                           ; LABCELL_X21_Y27_N6        ; 189     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|char_engine:inst|Equal7~9                                                                                            ; LABCELL_X17_Y26_N6        ; 40      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|char_engine:inst|LessThan2~20                                                                                        ; LABCELL_X10_Y23_N24       ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|char_engine:inst|WideNor0~3                                                                                          ; LABCELL_X10_Y22_N3        ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|char_engine:inst|data[0]~4                                                                                           ; LABCELL_X10_Y23_N0        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|char_engine:inst|hex_buffer[2][5]~41                                                                                 ; LABCELL_X7_Y25_N42        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|char_engine:inst|hex_buffer[6][0]~13                                                                                 ; LABCELL_X10_Y19_N51       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|char_engine:inst|hex_buffer[8][1]~14                                                                                 ; LABCELL_X10_Y23_N18       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|char_engine:inst|ins_sw[0]~0                                                                                         ; LABCELL_X14_Y22_N3        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|char_engine:inst|mem_buffer[62]~0                                                                                    ; LABCELL_X7_Y23_N24        ; 90      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|char_engine:inst|mem_sw[0]~0                                                                                         ; LABCELL_X14_Y22_N45       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|char_engine:inst|reg_index[31]~32                                                                                    ; LABCELL_X5_Y23_N30        ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|char_engine:inst|reg_sw[2]~0                                                                                         ; MLABCELL_X9_Y23_N27       ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|char_engine:inst|row[6]~0                                                                                            ; LABCELL_X10_Y23_N6        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|char_engine:inst|x[31]                                                                                               ; FF_X13_Y23_N26            ; 212     ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|char_engine:inst|x~8                                                                                                 ; LABCELL_X5_Y24_N36        ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|char_engine:inst|y[0]~3                                                                                              ; LABCELL_X14_Y27_N12       ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|char_engine:inst|y[31]~0                                                                                             ; LABCELL_X10_Y23_N12       ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vga_control:inst2|always0~10                                                                                         ; MLABCELL_X42_Y28_N6       ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vgaclk:inst4|vgaclk_0002:vgaclk_inst|altera_pll:altera_pll_i|outclk_wire[0]                                          ; PLLOUTPUTCOUNTER_X0_Y0_N1 ; 648     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2133w[3]         ; LABCELL_X29_Y16_N36       ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2150w[3]         ; MLABCELL_X28_Y16_N45      ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2160w[3]~0       ; LABCELL_X29_Y16_N24       ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2170w[3]         ; MLABCELL_X28_Y16_N54      ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2180w[3]~0       ; MLABCELL_X28_Y16_N42      ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2190w[3]         ; MLABCELL_X28_Y16_N0       ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2200w[3]~0       ; MLABCELL_X28_Y16_N3       ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2210w[3]         ; LABCELL_X29_Y16_N33       ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2233w[3]         ; LABCELL_X29_Y16_N3        ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2244w[3]         ; LABCELL_X29_Y16_N54       ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2254w[3]         ; MLABCELL_X28_Y16_N51      ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2264w[3]         ; LABCELL_X14_Y21_N54       ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2274w[3]         ; LABCELL_X29_Y16_N51       ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2284w[3]         ; MLABCELL_X28_Y16_N24      ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2294w[3]         ; LABCELL_X29_Y16_N18       ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2304w[3]         ; MLABCELL_X28_Y16_N6       ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2326w[3]         ; LABCELL_X29_Y16_N0        ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2337w[3]         ; LABCELL_X29_Y16_N57       ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2347w[3]         ; LABCELL_X29_Y16_N42       ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2357w[3]         ; MLABCELL_X28_Y16_N15      ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2367w[3]         ; LABCELL_X29_Y16_N45       ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2377w[3]         ; MLABCELL_X28_Y16_N27      ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2387w[3]         ; MLABCELL_X28_Y16_N12      ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2397w[3]         ; LABCELL_X29_Y16_N12       ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2419w[3]         ; LABCELL_X29_Y16_N48       ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2430w[3]         ; LABCELL_X29_Y16_N6        ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2440w[3]         ; LABCELL_X29_Y16_N9        ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2450w[3]         ; MLABCELL_X28_Y16_N9       ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2460w[3]         ; LABCELL_X29_Y16_N21       ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2470w[3]         ; MLABCELL_X28_Y16_N18      ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2480w[3]         ; LABCELL_X29_Y16_N15       ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2490w[3]         ; MLABCELL_X28_Y16_N36      ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2512w[3]         ; LABCELL_X29_Y16_N27       ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2523w[3]         ; LABCELL_X14_Y21_N48       ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2533w[3]         ; MLABCELL_X28_Y16_N48      ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2543w[3]         ; LABCELL_X29_Y16_N30       ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2553w[3]         ; LABCELL_X14_Y21_N51       ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_3na:decode3|w_anode2563w[3]         ; MLABCELL_X28_Y16_N30      ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode2894w[3]   ; LABCELL_X32_Y28_N30       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode2911w[3]   ; LABCELL_X32_Y28_N42       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode2921w[3]~0 ; LABCELL_X32_Y28_N45       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode2931w[3]   ; LABCELL_X32_Y28_N39       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode2941w[3]~0 ; MLABCELL_X34_Y29_N15      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode2951w[3]   ; MLABCELL_X34_Y29_N24      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode2961w[3]~0 ; MLABCELL_X34_Y28_N12      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode2971w[3]   ; MLABCELL_X34_Y29_N54      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode2995w[3]   ; LABCELL_X32_Y28_N54       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3006w[3]   ; LABCELL_X32_Y28_N36       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3016w[3]   ; MLABCELL_X34_Y29_N45      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3026w[3]   ; LABCELL_X32_Y28_N48       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3036w[3]   ; MLABCELL_X34_Y29_N42      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3046w[3]   ; MLABCELL_X34_Y29_N57      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3056w[3]   ; MLABCELL_X34_Y29_N48      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3066w[3]   ; MLABCELL_X34_Y29_N0       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3089w[3]   ; LABCELL_X32_Y28_N57       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3100w[3]   ; LABCELL_X32_Y28_N12       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3110w[3]   ; MLABCELL_X34_Y29_N6       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3120w[3]   ; MLABCELL_X34_Y28_N0       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3130w[3]   ; MLABCELL_X34_Y29_N39      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3140w[3]   ; MLABCELL_X34_Y29_N18      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3150w[3]   ; LABCELL_X35_Y29_N39       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3160w[3]   ; MLABCELL_X34_Y29_N3       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3183w[3]   ; MLABCELL_X34_Y29_N36      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3194w[3]   ; LABCELL_X35_Y29_N0        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3204w[3]   ; LABCELL_X32_Y28_N51       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3214w[3]   ; LABCELL_X32_Y28_N0        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3224w[3]   ; LABCELL_X35_Y29_N42       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3234w[3]   ; LABCELL_X32_Y28_N24       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3244w[3]   ; LABCELL_X32_Y28_N3        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3254w[3]   ; LABCELL_X32_Y28_N18       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3277w[3]   ; MLABCELL_X34_Y29_N12      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3288w[3]   ; LABCELL_X32_Y28_N15       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3298w[3]   ; LABCELL_X35_Y29_N48       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3308w[3]   ; MLABCELL_X34_Y29_N33      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3318w[3]   ; LABCELL_X35_Y29_N18       ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|decode_s2a:rden_decode_a|w_anode3328w[3]   ; LABCELL_X32_Y28_N6        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk_div:inst11|LessThan0~0                                                                                                            ; LABCELL_X24_Y6_N15        ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk_div:inst11|clock_100Khz_reg                                                                                                       ; FF_X24_Y6_N22             ; 6       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk_div:inst11|clock_100hz_reg                                                                                                        ; FF_X24_Y6_N4              ; 7       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk_div:inst11|clock_10Hz_reg                                                                                                         ; FF_X24_Y6_N14             ; 5       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk_div:inst11|clock_10Khz_reg                                                                                                        ; FF_X24_Y6_N20             ; 6       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk_div:inst11|clock_1Khz_reg                                                                                                         ; FF_X24_Y6_N59             ; 8       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk_div:inst11|clock_1Mhz_reg                                                                                                         ; FF_X24_Y6_N2              ; 7       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[10][15]~26                                                                                                 ; LABCELL_X50_Y25_N12       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[11][7]~27                                                                                                  ; LABCELL_X50_Y25_N6        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[12][13]~28                                                                                                 ; MLABCELL_X45_Y16_N30      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[13][8]~29                                                                                                  ; LABCELL_X40_Y16_N36       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[14][5]~30                                                                                                  ; LABCELL_X50_Y25_N15       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[15][1]~31                                                                                                  ; LABCELL_X50_Y25_N9        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[16][23]~0                                                                                                  ; MLABCELL_X45_Y16_N6       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[17][15]~4                                                                                                  ; MLABCELL_X45_Y16_N9       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[18][28]~9                                                                                                  ; MLABCELL_X45_Y16_N12      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[19][15]~13                                                                                                 ; MLABCELL_X45_Y16_N36      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[1][29]~21                                                                                                  ; MLABCELL_X45_Y16_N39      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[20][17]~2                                                                                                  ; LABCELL_X50_Y25_N30       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[21][20]~6                                                                                                  ; LABCELL_X50_Y25_N3        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[22][17]~11                                                                                                 ; MLABCELL_X45_Y24_N30      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[23][29]~15                                                                                                 ; MLABCELL_X49_Y24_N42      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[24][8]~1                                                                                                   ; MLABCELL_X42_Y24_N36      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[25][5]~5                                                                                                   ; MLABCELL_X42_Y24_N15      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[26][21]~10                                                                                                 ; LABCELL_X50_Y25_N54       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[27][9]~14                                                                                                  ; LABCELL_X50_Y25_N45       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[28][18]~3                                                                                                  ; MLABCELL_X42_Y24_N42      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[29][4]~8                                                                                                   ; MLABCELL_X42_Y24_N3       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[2][7]~22                                                                                                   ; MLABCELL_X45_Y16_N18      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[30][21]~12                                                                                                 ; LABCELL_X50_Y25_N57       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[31][23]~16                                                                                                 ; MLABCELL_X42_Y24_N51      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[3][6]~23                                                                                                   ; MLABCELL_X45_Y16_N21      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[4][23]~17                                                                                                  ; MLABCELL_X45_Y16_N33      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[5][20]~18                                                                                                  ; MLABCELL_X42_Y21_N42      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[6][0]~19                                                                                                   ; MLABCELL_X45_Y16_N42      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[7][21]~20                                                                                                  ; MLABCELL_X42_Y21_N45      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[8][4]~24                                                                                                   ; MLABCELL_X45_Y16_N15      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|Regfile[9][31]~25                                                                                                  ; LABCELL_X40_Y16_N9        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|data_out_1[0]~4                                                                                                    ; MLABCELL_X37_Y25_N54      ; 44      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|data_out_2[20]~4                                                                                                   ; LABCELL_X41_Y23_N12       ; 39      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; registerfile:inst5|data_out_debug[23]~4                                                                                               ; LABCELL_X41_Y25_N54       ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                           ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                       ; PIN_M9                    ; 12      ; Global Clock         ; GCLK6            ; --                        ;
; VGA_BLOCK:inst50|vgaclk:inst4|vgaclk_0002:vgaclk_inst|altera_pll:altera_pll_i|fboutclk_wire[0] ; FRACTIONALPLL_X0_Y1_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; VGA_BLOCK:inst50|vgaclk:inst4|vgaclk_0002:vgaclk_inst|altera_pll:altera_pll_i|outclk_wire[0]   ; PLLOUTPUTCOUNTER_X0_Y0_N1 ; 648     ; Global Clock         ; GCLK3            ; --                        ;
+------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                ;
+--------------------------------------------------------------------------------------+---------+
; Name                                                                                 ; Fan-Out ;
+--------------------------------------------------------------------------------------+---------+
; MUX_4x1:inst20|lpm_mux:LPM_MUX_component|mux_sjc:auto_generated|l2_w0_n0_mux_dataout ; 1652    ;
; SW[9]~input                                                                          ; 1383    ;
; ~GND                                                                                 ; 696     ;
+--------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                  ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                             ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+-------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; VGA_BLOCK:inst50|vram:inst3|altsyncram:altsyncram_component|altsyncram_1tn2:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 307200       ; 1            ; 38400        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 307200 ; 307200                      ; 1                           ; 38400                       ; 8                           ; 307200              ; 38          ; 0     ; None                            ; M10K_X38_Y23_N0, M10K_X38_Y25_N0, M10K_X38_Y15_N0, M10K_X38_Y20_N0, M10K_X30_Y30_N0, M10K_X46_Y25_N0, M10K_X46_Y29_N0, M10K_X46_Y26_N0, M10K_X30_Y25_N0, M10K_X30_Y23_N0, M10K_X38_Y22_N0, M10K_X11_Y27_N0, M10K_X46_Y14_N0, M10K_X22_Y15_N0, M10K_X30_Y17_N0, M10K_X38_Y17_N0, M10K_X11_Y29_N0, M10K_X38_Y27_N0, M10K_X30_Y22_N0, M10K_X38_Y16_N0, M10K_X38_Y29_N0, M10K_X38_Y24_N0, M10K_X22_Y27_N0, M10K_X22_Y26_N0, M10K_X30_Y28_N0, M10K_X30_Y16_N0, M10K_X30_Y26_N0, M10K_X11_Y16_N0, M10K_X22_Y16_N0, M10K_X30_Y29_N0, M10K_X30_Y20_N0, M10K_X30_Y14_N0, M10K_X38_Y28_N0, M10K_X30_Y21_N0, M10K_X22_Y20_N0, M10K_X11_Y28_N0, M10K_X22_Y28_N0, M10K_X11_Y24_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; dataMem:inst1|altsyncram:altsyncram_component|altsyncram_fvl2:auto_generated|ALTSYNCRAM               ; AUTO ; True Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; yes                     ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 2           ; 0     ; ./Milestone-2/m2_test1_Data.mif ; M10K_X22_Y25_N0, M10K_X22_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; instructionMem:inst|altsyncram:altsyncram_component|altsyncram_gvl2:auto_generated|ALTSYNCRAM         ; AUTO ; True Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; yes                     ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 2           ; 0     ; ./Milestone-2/m2_test1_Code.mif ; M10K_X22_Y24_N0, M10K_X30_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
+-------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 1           ;
; Total number of DSP blocks      ; 1           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 1           ;
+---------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                      ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; VGA_BLOCK:inst50|char_engine:inst|Mult0~8 ; Two Independent 18x18 ; DSP_X15_Y23_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+---------------------------------------------------------+
; Routing Usage Summary                                   ;
+------------------------------+--------------------------+
; Routing Resource Type        ; Usage                    ;
+------------------------------+--------------------------+
; Block interconnects          ; 12,676 / 140,056 ( 9 % ) ;
; C12 interconnects            ; 410 / 6,048 ( 7 % )      ;
; C2 interconnects             ; 4,963 / 54,648 ( 9 % )   ;
; C4 interconnects             ; 2,771 / 25,920 ( 11 % )  ;
; DQS bus muxes                ; 0 / 17 ( 0 % )           ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )           ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )           ;
; Direct links                 ; 646 / 140,056 ( < 1 % )  ;
; Global clocks                ; 2 / 16 ( 13 % )          ;
; Local interconnects          ; 2,122 / 36,960 ( 6 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )           ;
; R14 interconnects            ; 817 / 5,984 ( 14 % )     ;
; R14/C12 interconnect drivers ; 1,142 / 9,504 ( 12 % )   ;
; R3 interconnects             ; 6,263 / 60,192 ( 10 % )  ;
; R6 interconnects             ; 10,488 / 127,072 ( 8 % ) ;
; Spine clocks                 ; 7 / 120 ( 6 % )          ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )        ;
+------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 19        ; 0            ; 19        ; 0            ; 0            ; 19        ; 19        ; 0            ; 19        ; 19        ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 19           ; 0         ; 19           ; 19           ; 0         ; 0         ; 19           ; 0         ; 0         ; 19           ; 5            ; 19           ; 19           ; 19           ; 19           ; 5            ; 19           ; 19           ; 19           ; 19           ; 5            ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                         ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                 ; Destination Clock(s)                                                            ; Delay Added in ns ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------+
; KEY[0]                                                                          ; ID_EX_PIPE:inst46|instr_out[0]                                                  ; 816.5             ;
; ID_EX_PIPE:inst46|instr_out[0]                                                  ; KEY[0]                                                                          ; 251.2             ;
; KEY[0]                                                                          ; KEY[0]                                                                          ; 227.6             ;
; inst50|inst4|vgaclk_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; inst50|inst4|vgaclk_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 191.2             ;
; KEY[0],ID_EX_PIPE:inst46|instr_out[0]                                           ; KEY[0]                                                                          ; 108.7             ;
; IF_ID_pipe:inst48|inst_out[26]                                                  ; KEY[0]                                                                          ; 108.2             ;
; KEY[0],IF_ID_pipe:inst48|inst_out[26],ID_EX_PIPE:inst46|instr_out[0]            ; KEY[0]                                                                          ; 94.1              ;
; KEY[0]                                                                          ; IF_ID_pipe:inst48|inst_out[26]                                                  ; 61.2              ;
; KEY[0],IF_ID_pipe:inst48|inst_out[26]                                           ; KEY[0]                                                                          ; 55.2              ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                          ;
+-------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                     ; Destination Register                                                                                         ; Delay Added in ns ;
+-------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------+
; IF_ID_pipe:inst48|inst_out[26]      ; ProgCounter:inst49|pc_out[26]                                                                                ; 8.867             ;
; Controller:inst51|jump_out          ; ProgCounter:inst49|pc_out[2]                                                                                 ; 8.417             ;
; Controller:inst51|jr                ; ID_EX_PIPE:inst46|jump_out                                                                                   ; 7.751             ;
; Controller:inst51|j_jump            ; ProgCounter:inst49|pc_out[3]                                                                                 ; 7.217             ;
; Controller:inst51|mem_reg_dst       ; ID_EX_PIPE:inst46|mem_reg_dst_out                                                                            ; 7.187             ;
; Controller:inst51|mem_write         ; ID_EX_PIPE:inst46|mem_write_out                                                                              ; 7.062             ;
; ALU:inst37|result[2]                ; dataMem:inst1|altsyncram:altsyncram_component|altsyncram_fvl2:auto_generated|ram_block1a4~porta_address_reg0 ; 6.764             ;
; ALU:inst37|result[4]                ; dataMem:inst1|altsyncram:altsyncram_component|altsyncram_fvl2:auto_generated|ram_block1a0~porta_address_reg0 ; 6.503             ;
; ALU:inst37|result[5]                ; dataMem:inst1|altsyncram:altsyncram_component|altsyncram_fvl2:auto_generated|ram_block1a6~porta_address_reg0 ; 6.338             ;
; ALU:inst37|result[17]               ; ProgCounter:inst49|pc_out[26]                                                                                ; 6.235             ;
; ALU:inst37|result[6]                ; dataMem:inst1|altsyncram:altsyncram_component|altsyncram_fvl2:auto_generated|ram_block1a6~porta_address_reg0 ; 6.172             ;
; ALU:inst37|result[3]                ; dataMem:inst1|altsyncram:altsyncram_component|altsyncram_fvl2:auto_generated|ram_block1a4~porta_address_reg0 ; 6.147             ;
; ALU:inst37|result[7]                ; dataMem:inst1|altsyncram:altsyncram_component|altsyncram_fvl2:auto_generated|ram_block1a6~porta_address_reg0 ; 6.147             ;
; ALU:inst37|result[18]               ; ProgCounter:inst49|pc_out[26]                                                                                ; 6.035             ;
; ALU:inst37|result[19]               ; ProgCounter:inst49|pc_out[26]                                                                                ; 6.033             ;
; ALU:inst37|result[14]               ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.968             ;
; ALU:inst37|result[20]               ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.888             ;
; ALU:inst37|result[12]               ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.819             ;
; ALU:inst37|result[21]               ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.734             ;
; ALU:inst37|result[28]               ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.696             ;
; ALU:inst37|result[30]               ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.690             ;
; ALU:inst37|result[15]               ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.632             ;
; ALU:inst37|result[25]               ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.597             ;
; ALU:inst37|result[16]               ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.550             ;
; ALU:inst37|result[31]               ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.526             ;
; ID_EX_PIPE:inst46|rs_out[3]         ; ProgCounter:inst49|pc_out[2]                                                                                 ; 5.516             ;
; ID_EX_PIPE:inst46|rs_out[0]         ; ProgCounter:inst49|pc_out[2]                                                                                 ; 5.516             ;
; ID_EX_PIPE:inst46|rs_out[1]         ; ProgCounter:inst49|pc_out[2]                                                                                 ; 5.516             ;
; ID_EX_PIPE:inst46|rs_out[2]         ; ProgCounter:inst49|pc_out[2]                                                                                 ; 5.516             ;
; EX_MEM_pipe:inst33|dst_out[2]       ; ProgCounter:inst49|pc_out[2]                                                                                 ; 5.516             ;
; EX_MEM_pipe:inst33|dst_out[0]       ; ProgCounter:inst49|pc_out[2]                                                                                 ; 5.516             ;
; EX_MEM_pipe:inst33|dst_out[1]       ; ProgCounter:inst49|pc_out[2]                                                                                 ; 5.516             ;
; EX_MEM_pipe:inst33|dst_out[4]       ; ProgCounter:inst49|pc_out[2]                                                                                 ; 5.516             ;
; EX_MEM_pipe:inst33|dst_out[3]       ; ProgCounter:inst49|pc_out[2]                                                                                 ; 5.516             ;
; IF_ID_pipe:inst48|inst_out[0]       ; ProgCounter:inst49|pc_out[2]                                                                                 ; 5.516             ;
; ProgCounter:inst49|pc_out[2]        ; ProgCounter:inst49|pc_out[2]                                                                                 ; 5.516             ;
; ID_EX_PIPE:inst46|rs_out[4]         ; ProgCounter:inst49|pc_out[2]                                                                                 ; 5.516             ;
; MEM_WB_pipe:inst17|ram_data_out[20] ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.513             ;
; MEM_WB_pipe:inst17|alu_out[20]      ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.507             ;
; ID_EX_PIPE:inst46|rd_out[2]         ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.503             ;
; registerfile:inst5|data_out_2[20]   ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.493             ;
; EX_MEM_pipe:inst33|alu_out[20]      ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.493             ;
; MEM_WB_pipe:inst17|mem_reg_dst_out  ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.493             ;
; IF_ID_pipe:inst48|inst_out[18]      ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.493             ;
; ID_EX_PIPE:inst46|rt_out[2]         ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.493             ;
; MEM_WB_pipe:inst17|dst_out[2]       ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.493             ;
; IF_ID_pipe:inst48|inst_out[16]      ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.493             ;
; ID_EX_PIPE:inst46|rt_out[0]         ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.493             ;
; ID_EX_PIPE:inst46|rd_out[0]         ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.493             ;
; MEM_WB_pipe:inst17|dst_out[0]       ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.493             ;
; IF_ID_pipe:inst48|inst_out[17]      ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.493             ;
; ID_EX_PIPE:inst46|rt_out[1]         ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.493             ;
; ID_EX_PIPE:inst46|rd_out[1]         ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.493             ;
; MEM_WB_pipe:inst17|dst_out[1]       ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.493             ;
; IF_ID_pipe:inst48|inst_out[20]      ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.493             ;
; ID_EX_PIPE:inst46|rt_out[4]         ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.493             ;
; ID_EX_PIPE:inst46|rd_out[4]         ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.493             ;
; MEM_WB_pipe:inst17|dst_out[4]       ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.493             ;
; MEM_WB_pipe:inst17|dst_out[3]       ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.493             ;
; IF_ID_pipe:inst48|inst_out[19]      ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.493             ;
; ID_EX_PIPE:inst46|rt_out[3]         ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.493             ;
; ID_EX_PIPE:inst46|rd_out[3]         ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.493             ;
; ID_EX_PIPE:inst46|jal_out           ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.493             ;
; ID_EX_PIPE:inst46|reg_dst_out       ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.493             ;
; registerfile:inst5|data_out_2[21]   ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.474             ;
; MEM_WB_pipe:inst17|ram_data_out[21] ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.474             ;
; MEM_WB_pipe:inst17|alu_out[21]      ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.474             ;
; EX_MEM_pipe:inst33|alu_out[21]      ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.474             ;
; registerfile:inst5|data_out_1[21]   ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.470             ;
; IF_ID_pipe:inst48|inst_out[23]      ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.470             ;
; IF_ID_pipe:inst48|inst_out[21]      ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.470             ;
; IF_ID_pipe:inst48|inst_out[22]      ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.470             ;
; IF_ID_pipe:inst48|inst_out[24]      ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.470             ;
; IF_ID_pipe:inst48|inst_out[25]      ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.470             ;
; ALU:inst37|result[11]               ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.467             ;
; MEM_WB_pipe:inst17|ram_data_out[19] ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.464             ;
; registerfile:inst5|data_out_1[20]   ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.463             ;
; registerfile:inst5|data_out_2[18]   ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.458             ;
; MEM_WB_pipe:inst17|ram_data_out[18] ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.458             ;
; MEM_WB_pipe:inst17|alu_out[18]      ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.458             ;
; EX_MEM_pipe:inst33|alu_out[18]      ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.458             ;
; registerfile:inst5|data_out_2[19]   ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.449             ;
; MEM_WB_pipe:inst17|alu_out[19]      ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.449             ;
; EX_MEM_pipe:inst33|alu_out[19]      ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.449             ;
; ALU:inst37|result[24]               ; EX_MEM_pipe:inst33|alu_out[24]                                                                               ; 5.445             ;
; registerfile:inst5|data_out_1[18]   ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.418             ;
; ALU:inst37|result[29]               ; EX_MEM_pipe:inst33|alu_out[29]                                                                               ; 5.414             ;
; MEM_WB_pipe:inst17|ram_data_out[17] ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.401             ;
; MEM_WB_pipe:inst17|alu_out[17]      ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.401             ;
; registerfile:inst5|data_out_1[17]   ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.401             ;
; EX_MEM_pipe:inst33|alu_out[17]      ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.401             ;
; ALU:inst37|result[13]               ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.387             ;
; registerfile:inst5|data_out_1[19]   ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.380             ;
; ALU:inst37|result[26]               ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.379             ;
; ALU:inst37|result[22]               ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.374             ;
; registerfile:inst5|data_out_2[17]   ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.370             ;
; IF_ID_pipe:inst48|inst_out[1]       ; ProgCounter:inst49|pc_out[3]                                                                                 ; 5.345             ;
; ProgCounter:inst49|pc_out[3]        ; ProgCounter:inst49|pc_out[3]                                                                                 ; 5.345             ;
; ALU:inst37|result[23]               ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.291             ;
; registerfile:inst5|data_out_2[15]   ; ProgCounter:inst49|pc_out[26]                                                                                ; 5.271             ;
+-------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CEBA4F23C7 for design "MILESTONE4"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance VGA_BLOCK:inst50|vgaclk:inst4|vgaclk_0002:vgaclk_inst|altera_pll:altera_pll_i|general[0].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/altera_pll.v Line: 748
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "VGA_BLOCK:inst50|vgaclk:inst4|vgaclk_0002:vgaclk_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "instructionMem:inst|altsyncram:altsyncram_component|altsyncram_gvl2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y1_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL VGA_BLOCK:inst50|vgaclk:inst4|vgaclk_0002:vgaclk_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (11178): Promoted 1 clock (1 global)
    Info (11162): VGA_BLOCK:inst50|vgaclk:inst4|vgaclk_0002:vgaclk_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 694 fanout uses global clock CLKCTRL_G3
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 12 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): The Timing Analyzer is analyzing 42 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MILESTONE4.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst37|result[31]~19  from: dataa  to: combout
    Info (332098): Cell: inst50|inst4|vgaclk_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: inst50|inst4|vgaclk_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: inst50|inst4|vgaclk_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: inst51|op2_src[1]~0  from: datac  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK4_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:17
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170089): 2e+03 ns of routing delay (approximately 1.8% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 26% of the available device resources in the region that extends from location X22_Y23 to location X32_Y33
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:02:06
Info (11888): Total time spent on timing analysis during the Fitter is 13.36 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:28
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/bitco/Documents/ECE473/MILESTONE4/output_files/MILESTONE4.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 198 warnings
    Info: Peak virtual memory: 6487 megabytes
    Info: Processing ended: Fri Nov 16 16:28:50 2018
    Info: Elapsed time: 00:03:36
    Info: Total CPU time (on all processors): 00:06:39


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/bitco/Documents/ECE473/MILESTONE4/output_files/MILESTONE4.fit.smsg.


