<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:21.2421</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.05.30</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0069321</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 패키지</inventionTitle><inventionTitleEng>SEMICONDUCTOR PACKAGE</inventionTitleEng><openDate>2024.12.09</openDate><openNumber>10-2024-0171423</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/482</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/532</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 반도체 패키지는 캐비티를 구비한 절연층; 및 상기 절연층의 캐비티의 바닥면에 배치된 복수의 패드 전극을 포함하고, 상기 절연층의 상기 캐비티의 바닥면은, 상기 패드 전극과 수평 방향으로 이격되고 상기 절연층의 하면을 향하여 오목한 리세스를 구비하고, 상기 캐비티의 일측에서, 상기 리세스 및 상기 리세스와 가장 인접한 패드 전극 사이의 수평 방향으로의 이격 거리는 2㎛ 내지 20㎛의 범위를 가진다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 캐비티를 구비한 절연층; 및상기 절연층의 캐비티의 바닥면에 배치된 복수의 패드 전극을 포함하고,상기 절연층의 상기 캐비티의 바닥면은,상기 패드 전극과 수평 방향으로 이격되고 상기 절연층의 하면을 향하여 오목한 리세스를 구비하고,상기 캐비티의 일측에서, 상기 리세스 및 상기 리세스와 가장 인접한 패드 전극 사이의 수평 방향으로의 이격 거리는 2㎛ 내지 20㎛의 범위를 가지는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 캐비티 내에 배치된 연결 부재를 더 포함하고,상기 연결 부재는 상기 패드 전극과 마주보며 구비되고 상기 복수의 패드 전극과 전기적으로 연결된 하부 패드를 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 패드 전극과 상기 연결 부재의 상기 하부 패드 사이에 배치된 도전성 접착 부재를 더 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서,상기 리세스는 상기 연결 부재의 외측면의 둘레 방향을 따라 구비된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 캐비티의 일측에서, 상기 리세스 및 상기 리세스와 가장 인접한 상기 연결 부재의 하부 패드 사이의 수평 방향으로의 이격 거리는 4㎛ 내지 22㎛의 범위를 가지는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 수평 방향으로의 이격 거리는 상기 리세스의 수평 방향의 폭은 70% 내지 140%의 범위를 만족하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>7. 제2항에 있어서,상기 이격 거리는 상기 연결 부재의 외측면의 둘레 방향을 따라 서로 다른 제1 및 제2 이격 거리를 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 리세스는 상기 캐비티의 바닥면에 제1 수평 방향으로 연장된 제1 파트; 및 상기 캐비티의 바닥면에 상기 제1 수평 방향과 다른 제2 수평 방향으로 연장된 제2 파트를 포함하고,상기 제1 이격 거리는, 상기 제1 파트 및 상기 제1 파트와 가장 인접한 패드 전극 사이의 상기 제2 수평 방향으로의 이격 거리이고,상기 제2 이격 거리는, 상기 제2 파트 및 상기 제2 파트와 가장 인접한 패드 전극 사이의 상기 제1 수평 방향으로의 이격 거리인, 반도체 패키지.</claim></claimInfo><claimInfo><claim>9. 제2항에 있어서,상기 리세스의 수평 방향으로의 폭은 상기 연결 부재의 외측면의 둘레 방향을 따라 상이한 제1 및 제2 폭을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 리세스는 상기 캐비티의 바닥면에 제1 수평 방향으로 연장된 제1 파트; 및 상기 캐비티의 바닥면에 상기 제1 수평 방향과 다른 제2 수평 방향으로 연장된 제2 파트를 포함하고,상기 제1폭은 상기 제1 파트의 상기 제2 수평 방향으로의 폭이고,상기 제2폭은 상기 제2 파트의 상기 제1 수평 방향으로의 폭인, 반도체 패키지.</claim></claimInfo><claimInfo><claim>11. 제1항 내지 제10항 중 어느 한 항에 있어서,상기 절연층은,제1층; 및상기 제1층 상에 배치되고, 상기 캐비티를 포함하는 제2층을 포함하고,상기 리세스는 상기 절연층의 상기 제1층의 상면에 구비된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 캐비티의 바닥면에 구비된 보강 전극을 더 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 리세스는 상기 캐비티의 바닥면에 제1 수평 방향으로 연장되며 구비되고,상기 보강 전극은 상기 캐비티의 바닥면에 상기 리세스와 연결되고 상기 제1 수평 방향과 다른 제2 수평 방향으로 연장되며 구비된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서,상기 절연층의 상기 제2층 상에 배치된 범프 전극; 및상기 범프 전극 상에 배치된 반도체 소자를 더 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>15. 제1 절연층;상기 제1 절연층 상에 배치된 패드 전극;상기 제1 절연층 상에 배치되고, 상기 패드 전극과 수직 방향으로 중첩된 캐비티를 구비한 제2 절연층; 및상기 캐비티 내에 배치되고, 상기 패드 전극과 마주보는 하부 패드를 구비한 연결 부재;를 포함하고,상기 제1 절연층의 상면은 상기 연결 부재와 수평 방향으로 이격되고 상기 연결 부재와 수직 방향으로 중첩되지 않으며, 상기 제1 절연층의 하면을 향하여 오목한 리세스를 구비하고,상기 캐비티의 일측에서, 상기 리세스 및 상기 리세스와 가장 인접한 하부 패드 사이의 수평 방향으로의 이격 거리는, 상기 리세스의 수평 방향으로의 폭의 70% 내지 140%의 범위를 만족하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 이격 거리는 상기 연결 부재의 외측면의 둘레 방향을 따라 서로 다른 제1 및 제2 이격 거리를 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>17. 제15항에 있어서,상기 리세스의 폭은 상기 연결 부재의 외측면의 둘레 방향을 따라 서로 다른 제1 및 제2 폭을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>18. 제15항에 있어서,상기 제1 절연층의 상면에 구비되고 상기 캐비티와 수직 방향으로 중첩된 보강 전극을 더 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 리세스는 상기 캐비티의 바닥면에 제1 수평 방향으로 연장되며 구비되고,상기 보강 전극은 상기 캐비티의 바닥면에 상기 리세스와 연결되고 상기 제1 수평 방향과 다른 제2 수평 방향으로 연장되며 구비된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>20. 제15항에 있어서,상기 절연층의 상기 제2층 상에 배치된 범프 전극; 및상기 범프 전극 상에 배치된 반도체 소자를 더 포함하는, 반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SIM, WOO SEOP</engName><name>심우섭</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>HAN, JUNG EUN</engName><name>한정은</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, MOO SEONG</engName><name>김무성</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.05.30</receiptDate><receiptNumber>1-1-2023-0595397-85</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230069321.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c937b4f32412194f3d2902ad278acc989e78796eaf9487d226f3a5e2a5fed20f33e85776a71593d7f0a575450993864c32a2e0fc3cd3ef81f61</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4547f2ee98594573105baa0a07608891aece8a5cfeed91f1f2436a91ef7ee6c056a84c1460400481eda987bbc198f79244644d61c46c16fc</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>