Mevcut Diller: [English](README.md) | [TÃ¼rkÃ§e](README_TR.md)

# ğŸŒ» SunflowerBot: FPGA TabanlÄ± Otonom GÃ¼neÅŸ Takip Sistemi

![demo](https://github.com/user-attachments/assets/1536b20f-7956-42f9-8431-87e7970cd9c4)  
*Åekil 1. SunflowerBot sisteminin gerÃ§ek zamanlÄ± Ã§alÄ±ÅŸma gÃ¶sterimi*

![Durum](https://img.shields.io/badge/Durum-TamamlandÄ±-success)
![YazÄ±lÄ±m Dili](https://img.shields.io/badge/Dil-VHDL-blue)
![DonanÄ±m](https://img.shields.io/badge/DonanÄ±m-Basys3-orange)

---

## ğŸ“Œ Genel BakÄ±ÅŸ

SunflowerBot, Basys 3 geliÅŸtirme kartÄ± Ã¼zerinde yer alan Artix-7 FPGA kullanÄ±larak tasarlanmÄ±ÅŸ, otonom ve heliotropik (gÃ¼neÅŸe yÃ¶nelen) bir gÃ¼neÅŸ takip sistemidir. Sistem, iki adet IÅŸÄ±ÄŸa BaÄŸÄ±mlÄ± DirenÃ§ (LDR) aracÄ±lÄ±ÄŸÄ±yla ortam Ä±ÅŸÄ±ÄŸÄ±nÄ± algÄ±layarak bir servo motoru en yÃ¼ksek Ä±ÅŸÄ±k yoÄŸunluÄŸuna doÄŸru gerÃ§ek zamanlÄ± olarak yÃ¶nlendirir.

Mikrodenetleyici tabanlÄ± Ã§Ã¶zÃ¼mlerde gÃ¶rÃ¼len sÄ±ralÄ± yazÄ±lÄ±m yÃ¼rÃ¼tmenin aksine, bu proje sensÃ¶r okuma, sinyal iÅŸleme ve motor kontrol iÅŸlemlerini tamamen donanÄ±m seviyesinde ve eÅŸzamanlÄ± olarak gerÃ§ekleÅŸtirmek Ã¼zere FPGA paralelliÄŸinden yararlanmaktadÄ±r. Sistem, herhangi bir soft-core iÅŸlemciye ihtiyaÃ§ duymayan Ã¶zel bir RTL (Register Transfer Level) mimarisi ile tasarlanmÄ±ÅŸ olup, bu sayede deterministik ve mikrosaniye mertebesinde tepki sÃ¼releri elde edilmiÅŸtir.

---

## ğŸ› ï¸ Temel TasarÄ±m Ã–zellikleri

* **âš¡ DonanÄ±m HÄ±zlandÄ±rmalÄ± Kontrol DÃ¶ngÃ¼sÃ¼**  
  SensÃ¶r gÃ¼rÃ¼ltÃ¼sÃ¼nÃ¼ bastÄ±rmak ve servo motorun gereksiz salÄ±nÄ±m yapmasÄ±nÄ± Ã¶nlemek amacÄ±yla 300 birimlik Ã¶lÃ¼ banta sahip bir histerezis karÅŸÄ±laÅŸtÄ±rÄ±cÄ± uygulanmÄ±ÅŸtÄ±r.

* ğŸ“ˆ Sinyal Ä°ÅŸleme HattÄ± (DSP)  
  Ham 12-bit XADC verilerini yumuÅŸatmak iÃ§in Ã¶zel olarak tasarlanmÄ±ÅŸ Birinci Dereceden IIR (Sonsuz DÃ¼rtÃ¼ Tepkili) AlÃ§ak GeÃ§iren Filtre kullanÄ±lmaktadÄ±r.

* **ğŸ–¥ï¸ Bare-Metal LCD SÃ¼rÃ¼cÃ¼sÃ¼**  
  Harici IP Ã§ekirdekleri kullanÄ±lmadan, HD44780 LCD protokolÃ¼ mikrosaniye hassasiyetinde zamanlama gereksinimlerini saÄŸlayan bir Sonlu Durum Makinesi (FSM) ile doÄŸrudan donanÄ±mda uygulanmÄ±ÅŸtÄ±r.

* **ğŸ¯ Hassas Eyleme GeÃ§irme**  
  Servo motorun mekanik bileÅŸenlerini korumak amacÄ±yla Slew-Rate (deÄŸiÅŸim hÄ±zÄ±) sÄ±nÄ±rlamalÄ±, 50 Hz PWM Ã¼reteci geliÅŸtirilmiÅŸtir.

* **ğŸ”Œ XADC ArayÃ¼zÃ¼**  
  Artix-7 FPGAâ€™nÄ±n dahili 12-bit XADC modÃ¼lÃ¼, Dinamik Yeniden YapÄ±landÄ±rma Portu (DRP) Ã¼zerinden manuel olarak kontrol edilmiÅŸtir.

---

## âš™ï¸ Sistem Mimarisi

![Sistem_Blok_DiyagramÄ±](https://github.com/user-attachments/assets/2a5c269f-cfff-4a3c-bdd9-182989aae2f3)  
*Åekil 2. SunflowerBot sistem mimarisi*

Sistem, tamamen paralel Ã§alÄ±ÅŸan bir â€œAlgÄ±la â€“ Karar Ver â€“ Eyleme GeÃ§â€ yapÄ±sÄ± Ã¼zerine kurulmuÅŸtur.

### 1. AlgÄ±lama (`xadc_interface.vhd`)
* **GiriÅŸ:** Gerilim bÃ¶lÃ¼cÃ¼ yapÄ±landÄ±rmasÄ±nda iki adet LDR sensÃ¶rÃ¼  
* **Ã–rnekleme:** XADC primitiveâ€™i kullanÄ±larak 12-bit Ã§Ã¶zÃ¼nÃ¼rlÃ¼kte analog-dijital dÃ¶nÃ¼ÅŸÃ¼m  
* **Kontrol:** Tek ADC Ã§ekirdeÄŸini iki analog kanal (VAUX6 & VAUX14) arasÄ±nda paylaÅŸtÄ±ran 4 durumlu FSM tabanlÄ± sÄ±ralayÄ±cÄ±

### 2. Ä°ÅŸleme (`sensor_compare.vhd`, `pwm_gen.vhd`)
* **KarÅŸÄ±laÅŸtÄ±rma:** Sol ve saÄŸ sensÃ¶rler arasÄ±ndaki farkÄ±n ($\Delta$) hesaplanmasÄ±  
* **Filtreleme:**  
   $y[n] = 0.97 \cdot y[n-1] + 0.03 \cdot x[n]$
  denklemi ile yÃ¼ksek frekanslÄ± gÃ¼rÃ¼ltÃ¼nÃ¼n bastÄ±rÄ±lmasÄ±  
* **Karar MekanizmasÄ±:** Servo motor yalnÄ±zca  
   $|\Delta| > \text{Threshold}$
  koÅŸulu saÄŸlandÄ±ÄŸÄ±nda hareket ettirilir.

### 3. Eyleme GeÃ§irme (`pwm_gen.vhd`)
* **PWM Ã‡Ä±kÄ±ÅŸÄ±:** 50 Hz (20 ms periyot)  
* **Zaman Ã‡Ã¶zÃ¼nÃ¼rlÃ¼ÄŸÃ¼:** 1 Âµs (dÃ¶ngÃ¼ baÅŸÄ±na 20.000 adÄ±m)  
* **Konum AralÄ±ÄŸÄ±:** 0.5 ms ($0^\circ$) â€“ 2.5 ms ($180^\circ$)

### 4. Geri Bildirim (`lcd_controller.vhd`)
* **GÃ¶rÃ¼ntÃ¼leme:** Sistem durumu (â€œSOLA DÃ–Nâ€, â€œKÄ°LÄ°TLENDÄ°â€) ve sensÃ¶r deÄŸerleri  
* **DÃ¶nÃ¼ÅŸtÃ¼rme:** GerÃ§ek zamanlÄ± Ä°kili â†’ BCD â†’ ASCII dÃ¶nÃ¼ÅŸÃ¼m mantÄ±ÄŸÄ±

---

## ğŸ’» Teknik Uygulama DetaylarÄ±

### 1. Dijital Sinyal Ä°ÅŸleme (DSP)

LDR tabanlÄ± analog Ã¶lÃ§Ã¼mlerde karÅŸÄ±laÅŸÄ±lan elektriksel gÃ¼rÃ¼ltÃ¼yÃ¼ harici filtre elemanlarÄ± kullanmadan bastÄ±rmak amacÄ±yla FPGA iÃ§inde Birinci Dereceden IIR filtre uygulanmÄ±ÅŸtÄ±r:

$$y[n] = \frac{31 \cdot y[n-1] + x[n]}{32}$$

* **DonanÄ±m Optimizasyonu:** BÃ¶lme iÅŸlemi, DSP dilimi tÃ¼ketmeden bit kaydÄ±rma (`>>5`) ile gerÃ§ekleÅŸtirilmiÅŸtir.  
* **TitreÅŸim Ã–nleme:** Programlanabilir histerezis eÅŸiÄŸi, kÃ¼Ã§Ã¼k Ä±ÅŸÄ±k farklarÄ±nda servo motorun kararsÄ±z davranmasÄ±nÄ± engeller.

### 2. Servo KontrolÃ¼ ve Slew-Rate SÄ±nÄ±rlama

Ani konum deÄŸiÅŸimlerinin neden olduÄŸu mekanik stresleri azaltmak iÃ§in Ã¶zel bir Soft-Start (YumuÅŸak BaÅŸlangÄ±Ã§) rampa denetleyicisi geliÅŸtirilmiÅŸtir.

* `current_pos`, `target_pos` deÄŸerine doÄŸru her 15 Âµs'de yalnÄ±zca bir adÄ±m ilerler.  
* Bu yapÄ±, pÃ¼rÃ¼zsÃ¼z ve mekanik aÃ§Ä±dan gÃ¼venli bir hareket profili saÄŸlar.

### 3. Ã–zel LCD SÃ¼rÃ¼cÃ¼sÃ¼ (HD44780)

![State_Transition_Table](https://github.com/user-attachments/assets/f2113290-5615-4d34-af94-b5d291377a13)  
*Åekil 3. LCD FSM durum geÃ§iÅŸ diyagramÄ±*

* **FSM YapÄ±sÄ±:** Mealy tipi durum makinesi  
* **Zamanlama:** 50 Âµs kurulum sÃ¼resi, 2 ms komut yÃ¼rÃ¼tme gecikmesi  
* **Veri DÃ¶nÃ¼ÅŸÃ¼mÃ¼:** Harici lookup table yerine gerÃ§ek zamanlÄ± ASCII Ã¼retimi

### 4. XADC ArayÃ¼zleme

XADCâ€™nin otomatik sÄ±ralayÄ±cÄ±sÄ± bypass edilerek, DRP Ã¼zerinden tamamen deterministik bir manuel sÄ±ralama yapÄ±lmÄ±ÅŸtÄ±r.

* **Kanal Adresleri:** `0x16` (VAUX6), `0x1E` (VAUX14)  
* **Kontrol:** `EOC` sinyali ile dÃ¶nÃ¼ÅŸÃ¼m senkronizasyonu  
* **Ã‡Ã¶zÃ¼nÃ¼rlÃ¼k:** 0â€“4095 aralÄ±ÄŸÄ±nda tam 12-bit Ã¶lÃ§Ã¼m hassasiyeti

---

## ğŸ”Œ DonanÄ±m Pin BaÄŸlantÄ±larÄ± (Basys 3)

| BileÅŸen | Sinyal | FPGA Pini | AÃ§Ä±klama |
|------|------|---------|---------|
| Sistem | `clk` | W5 | 100 MHz Dahili Saat |
| SensÃ¶r (Sol) | `vauxp6/vauxn6` | J3/K3 | Sol LDR |
| SensÃ¶r (SaÄŸ) | `vauxp14/vauxn14` | L3/M3 | SaÄŸ LDR |
| Servo | `servo_pwm` | A14 | PWM Ã‡Ä±kÄ±ÅŸÄ± |
| LCD | `lcd_rs` | A16 | Register Select |
| LCD | `lcd_en` | B15 | Enable |
| LCD | `lcd_data[0â€“7]` | K17â€“R18 | Veri Yolu |

---

## ğŸ¥ GÃ¶sterim

[â–¶ï¸ Tam MÃ¼hendislik Analizini YouTubeâ€™da Ä°zleyin](https://youtu.be/HuF9bkv2JE8)

---
