{
  "module_name": "hinic_port.h",
  "hash_id": "25eae4cad223277ee3acd32c448e5db73277a693262d759f391c59c4ea1cbfc9",
  "original_prompt": "Ingested from linux-6.6.14/drivers/net/ethernet/huawei/hinic/hinic_port.h",
  "human_readable_source": " \n \n\n#ifndef HINIC_PORT_H\n#define HINIC_PORT_H\n\n#include <linux/types.h>\n#include <linux/ethtool.h>\n#include <linux/etherdevice.h>\n#include <linux/bitops.h>\n\n#include \"hinic_dev.h\"\n\n#define HINIC_RSS_KEY_SIZE\t40\n#define HINIC_RSS_INDIR_SIZE\t256\n#define HINIC_PORT_STATS_VERSION\t0\n#define HINIC_FW_VERSION_NAME\t16\n#define HINIC_COMPILE_TIME_LEN\t20\n#define HINIC_MGMT_VERSION_MAX_LEN\t32\n\nstruct hinic_version_info {\n\tu8 status;\n\tu8 version;\n\tu8 rsvd[6];\n\n\tu8 ver[HINIC_FW_VERSION_NAME];\n\tu8 time[HINIC_COMPILE_TIME_LEN];\n};\n\nenum hinic_rx_mode {\n\tHINIC_RX_MODE_UC        = BIT(0),\n\tHINIC_RX_MODE_MC        = BIT(1),\n\tHINIC_RX_MODE_BC        = BIT(2),\n\tHINIC_RX_MODE_MC_ALL    = BIT(3),\n\tHINIC_RX_MODE_PROMISC   = BIT(4),\n};\n\nenum hinic_port_link_state {\n\tHINIC_LINK_STATE_DOWN,\n\tHINIC_LINK_STATE_UP,\n};\n\nenum hinic_port_state {\n\tHINIC_PORT_DISABLE      = 0,\n\tHINIC_PORT_ENABLE       = 3,\n};\n\nenum hinic_func_port_state {\n\tHINIC_FUNC_PORT_DISABLE = 0,\n\tHINIC_FUNC_PORT_ENABLE  = 2,\n};\n\nenum hinic_autoneg_cap {\n\tHINIC_AUTONEG_UNSUPPORTED,\n\tHINIC_AUTONEG_SUPPORTED,\n};\n\nenum hinic_autoneg_state {\n\tHINIC_AUTONEG_DISABLED,\n\tHINIC_AUTONEG_ACTIVE,\n};\n\nenum hinic_duplex {\n\tHINIC_DUPLEX_HALF,\n\tHINIC_DUPLEX_FULL,\n};\n\nenum hinic_speed {\n\tHINIC_SPEED_10MB_LINK = 0,\n\tHINIC_SPEED_100MB_LINK,\n\tHINIC_SPEED_1000MB_LINK,\n\tHINIC_SPEED_10GB_LINK,\n\tHINIC_SPEED_25GB_LINK,\n\tHINIC_SPEED_40GB_LINK,\n\tHINIC_SPEED_100GB_LINK,\n\n\tHINIC_SPEED_UNKNOWN = 0xFF,\n};\n\nenum hinic_link_mode {\n\tHINIC_10GE_BASE_KR = 0,\n\tHINIC_40GE_BASE_KR4 = 1,\n\tHINIC_40GE_BASE_CR4 = 2,\n\tHINIC_100GE_BASE_KR4 = 3,\n\tHINIC_100GE_BASE_CR4 = 4,\n\tHINIC_25GE_BASE_KR_S = 5,\n\tHINIC_25GE_BASE_CR_S = 6,\n\tHINIC_25GE_BASE_KR = 7,\n\tHINIC_25GE_BASE_CR = 8,\n\tHINIC_GE_BASE_KX = 9,\n\tHINIC_LINK_MODE_NUMBERS,\n\n\tHINIC_SUPPORTED_UNKNOWN = 0xFFFF,\n};\n\nenum hinic_port_type {\n\tHINIC_PORT_TP,\t\t \n\tHINIC_PORT_AUI,\n\tHINIC_PORT_MII,\n\tHINIC_PORT_FIBRE,\t \n\tHINIC_PORT_BNC,\n\tHINIC_PORT_ELEC,\n\tHINIC_PORT_COPPER,\t \n\tHINIC_PORT_AOC,\n\tHINIC_PORT_BACKPLANE,\n\tHINIC_PORT_NONE = 0xEF,\n\tHINIC_PORT_OTHER = 0xFF,\n};\n\nenum hinic_valid_link_settings {\n\tHILINK_LINK_SET_SPEED = 0x1,\n\tHILINK_LINK_SET_AUTONEG = 0x2,\n\tHILINK_LINK_SET_FEC = 0x4,\n};\n\nenum hinic_tso_state {\n\tHINIC_TSO_DISABLE = 0,\n\tHINIC_TSO_ENABLE  = 1,\n};\n\nstruct hinic_port_mac_cmd {\n\tu8              status;\n\tu8              version;\n\tu8              rsvd0[6];\n\n\tu16             func_idx;\n\tu16             vlan_id;\n\tu16             rsvd1;\n\tunsigned char   mac[ETH_ALEN];\n};\n\nstruct hinic_port_mtu_cmd {\n\tu8      status;\n\tu8      version;\n\tu8      rsvd0[6];\n\n\tu16     func_idx;\n\tu16     rsvd1;\n\tu32     mtu;\n};\n\nstruct hinic_port_vlan_cmd {\n\tu8      status;\n\tu8      version;\n\tu8      rsvd0[6];\n\n\tu16     func_idx;\n\tu16     vlan_id;\n};\n\nstruct hinic_port_rx_mode_cmd {\n\tu8      status;\n\tu8      version;\n\tu8      rsvd0[6];\n\n\tu16     func_idx;\n\tu16     rsvd;\n\tu32     rx_mode;\n};\n\nstruct hinic_port_link_cmd {\n\tu8      status;\n\tu8      version;\n\tu8      rsvd0[6];\n\n\tu16     func_idx;\n\tu8      state;\n\tu8      rsvd1;\n};\n\nstruct hinic_port_state_cmd {\n\tu8      status;\n\tu8      version;\n\tu8      rsvd0[6];\n\n\tu8      state;\n\tu8      rsvd1[3];\n};\n\nstruct hinic_port_link_status {\n\tu8      status;\n\tu8      version;\n\tu8      rsvd0[6];\n\n\tu16     func_id;\n\tu8      link;\n\tu8      port_id;\n};\n\nstruct hinic_cable_plug_event {\n\tu8\tstatus;\n\tu8\tversion;\n\tu8\trsvd0[6];\n\n\tu16\tfunc_id;\n\tu8\tplugged;  \n\tu8\tport_id;\n};\n\nenum link_err_type {\n\tLINK_ERR_MODULE_UNRECOGENIZED,\n\tLINK_ERR_NUM,\n};\n\nstruct hinic_link_err_event {\n\tu8\tstatus;\n\tu8\tversion;\n\tu8\trsvd0[6];\n\n\tu16\tfunc_id;\n\tu8\terr_type;\n\tu8\tport_id;\n};\n\nstruct hinic_port_func_state_cmd {\n\tu8      status;\n\tu8      version;\n\tu8      rsvd0[6];\n\n\tu16     func_idx;\n\tu16     rsvd1;\n\tu8      state;\n\tu8      rsvd2[3];\n};\n\nstruct hinic_port_cap {\n\tu8      status;\n\tu8      version;\n\tu8      rsvd0[6];\n\n\tu16     func_idx;\n\tu16     rsvd1;\n\tu8      port_type;\n\tu8      autoneg_cap;\n\tu8      autoneg_state;\n\tu8      duplex;\n\tu8      speed;\n\tu8      rsvd2[3];\n};\n\nstruct hinic_link_mode_cmd {\n\tu8\tstatus;\n\tu8\tversion;\n\tu8\trsvd0[6];\n\n\tu16\tfunc_id;\n\tu16\trsvd1;\n\tu16\tsupported;\t \n\tu16\tadvertised;\n};\n\nstruct hinic_speed_cmd {\n\tu8\tstatus;\n\tu8\tversion;\n\tu8\trsvd0[6];\n\n\tu16\tfunc_id;\n\tu16\tspeed;\n};\n\nstruct hinic_set_autoneg_cmd {\n\tu8\tstatus;\n\tu8\tversion;\n\tu8\trsvd0[6];\n\n\tu16\tfunc_id;\n\tu16\tenable;\t \n};\n\nstruct hinic_link_ksettings_info {\n\tu8\tstatus;\n\tu8\tversion;\n\tu8\trsvd0[6];\n\n\tu16\tfunc_id;\n\tu16\trsvd1;\n\n\tu32\tvalid_bitmap;\n\tu32\tspeed;\t\t \n\tu8\tautoneg;\t \n\tu8\tfec;\t\t \n\tu8\trsvd2[18];\t \n};\n\nstruct hinic_tso_config {\n\tu8\tstatus;\n\tu8\tversion;\n\tu8\trsvd0[6];\n\n\tu16\tfunc_id;\n\tu16\trsvd1;\n\tu8\ttso_en;\n\tu8\tresv2[3];\n};\n\nstruct hinic_checksum_offload {\n\tu8\tstatus;\n\tu8\tversion;\n\tu8\trsvd0[6];\n\n\tu16\tfunc_id;\n\tu16\trsvd1;\n\tu32\trx_csum_offload;\n};\n\nstruct hinic_rq_num {\n\tu8\tstatus;\n\tu8\tversion;\n\tu8\trsvd0[6];\n\n\tu16\tfunc_id;\n\tu16\trsvd1[33];\n\tu32\tnum_rqs;\n\tu32\trq_depth;\n};\n\nstruct hinic_lro_config {\n\tu8\tstatus;\n\tu8\tversion;\n\tu8\trsvd0[6];\n\n\tu16\tfunc_id;\n\tu16\trsvd1;\n\tu8\tlro_ipv4_en;\n\tu8\tlro_ipv6_en;\n\tu8\tlro_max_wqe_num;\n\tu8\tresv2[13];\n};\n\nstruct hinic_lro_timer {\n\tu8\tstatus;\n\tu8\tversion;\n\tu8\trsvd0[6];\n\n\tu8\ttype;    \n\tu8\tenable;  \n\tu16\trsvd1;\n\tu32\ttimer;\n};\n\nstruct hinic_vlan_cfg {\n\tu8      status;\n\tu8      version;\n\tu8      rsvd0[6];\n\n\tu16     func_id;\n\tu8      vlan_rx_offload;\n\tu8      rsvd1[5];\n};\n\nstruct hinic_vlan_filter {\n\tu8\tstatus;\n\tu8\tversion;\n\tu8\trsvd0[6];\n\n\tu16\tfunc_idx;\n\tu8\trsvd1[2];\n\tu32\tenable;\n};\n\nstruct hinic_rss_template_mgmt {\n\tu8\tstatus;\n\tu8\tversion;\n\tu8\trsvd0[6];\n\n\tu16\tfunc_id;\n\tu8\tcmd;\n\tu8\ttemplate_id;\n\tu8\trsvd1[4];\n};\n\nstruct hinic_rss_template_key {\n\tu8\tstatus;\n\tu8\tversion;\n\tu8\trsvd0[6];\n\n\tu16\tfunc_id;\n\tu8\ttemplate_id;\n\tu8\trsvd1;\n\tu8\tkey[HINIC_RSS_KEY_SIZE];\n};\n\nstruct hinic_rss_context_tbl {\n\tu32 group_index;\n\tu32 offset;\n\tu32 size;\n\tu32 rsvd;\n\tu32 ctx;\n};\n\nstruct hinic_rss_context_table {\n\tu8      status;\n\tu8      version;\n\tu8      rsvd0[6];\n\n\tu16     func_id;\n\tu8      template_id;\n\tu8      rsvd1;\n\tu32     context;\n};\n\nstruct hinic_rss_indirect_tbl {\n\tu32 group_index;\n\tu32 offset;\n\tu32 size;\n\tu32 rsvd;\n\tu8 entry[HINIC_RSS_INDIR_SIZE];\n};\n\nstruct hinic_rss_indir_table {\n\tu8      status;\n\tu8      version;\n\tu8      rsvd0[6];\n\n\tu16     func_id;\n\tu8      template_id;\n\tu8      rsvd1;\n\tu8      indir[HINIC_RSS_INDIR_SIZE];\n};\n\nstruct hinic_rss_key {\n\tu8\tstatus;\n\tu8\tversion;\n\tu8\trsvd0[6];\n\n\tu16\tfunc_id;\n\tu8\ttemplate_id;\n\tu8\trsvd1;\n\tu8\tkey[HINIC_RSS_KEY_SIZE];\n};\n\nstruct hinic_rss_engine_type {\n\tu8\tstatus;\n\tu8\tversion;\n\tu8\trsvd0[6];\n\n\tu16\tfunc_id;\n\tu8\ttemplate_id;\n\tu8\thash_engine;\n\tu8\trsvd1[4];\n};\n\nstruct hinic_rss_config {\n\tu8\tstatus;\n\tu8\tversion;\n\tu8\trsvd0[6];\n\n\tu16\tfunc_id;\n\tu8\trss_en;\n\tu8\ttemplate_id;\n\tu8\trq_priority_number;\n\tu8\trsvd1[11];\n};\n\nstruct hinic_stats {\n\tchar name[ETH_GSTRING_LEN];\n\tu32 size;\n\tint offset;\n};\n\nstruct hinic_vport_stats {\n\tu64 tx_unicast_pkts_vport;\n\tu64 tx_unicast_bytes_vport;\n\tu64 tx_multicast_pkts_vport;\n\tu64 tx_multicast_bytes_vport;\n\tu64 tx_broadcast_pkts_vport;\n\tu64 tx_broadcast_bytes_vport;\n\n\tu64 rx_unicast_pkts_vport;\n\tu64 rx_unicast_bytes_vport;\n\tu64 rx_multicast_pkts_vport;\n\tu64 rx_multicast_bytes_vport;\n\tu64 rx_broadcast_pkts_vport;\n\tu64 rx_broadcast_bytes_vport;\n\n\tu64 tx_discard_vport;\n\tu64 rx_discard_vport;\n\tu64 tx_err_vport;\n\tu64 rx_err_vport;\n};\n\nstruct hinic_phy_port_stats {\n\tu64 mac_rx_total_pkt_num;\n\tu64 mac_rx_total_oct_num;\n\tu64 mac_rx_bad_pkt_num;\n\tu64 mac_rx_bad_oct_num;\n\tu64 mac_rx_good_pkt_num;\n\tu64 mac_rx_good_oct_num;\n\tu64 mac_rx_uni_pkt_num;\n\tu64 mac_rx_multi_pkt_num;\n\tu64 mac_rx_broad_pkt_num;\n\n\tu64 mac_tx_total_pkt_num;\n\tu64 mac_tx_total_oct_num;\n\tu64 mac_tx_bad_pkt_num;\n\tu64 mac_tx_bad_oct_num;\n\tu64 mac_tx_good_pkt_num;\n\tu64 mac_tx_good_oct_num;\n\tu64 mac_tx_uni_pkt_num;\n\tu64 mac_tx_multi_pkt_num;\n\tu64 mac_tx_broad_pkt_num;\n\n\tu64 mac_rx_fragment_pkt_num;\n\tu64 mac_rx_undersize_pkt_num;\n\tu64 mac_rx_undermin_pkt_num;\n\tu64 mac_rx_64_oct_pkt_num;\n\tu64 mac_rx_65_127_oct_pkt_num;\n\tu64 mac_rx_128_255_oct_pkt_num;\n\tu64 mac_rx_256_511_oct_pkt_num;\n\tu64 mac_rx_512_1023_oct_pkt_num;\n\tu64 mac_rx_1024_1518_oct_pkt_num;\n\tu64 mac_rx_1519_2047_oct_pkt_num;\n\tu64 mac_rx_2048_4095_oct_pkt_num;\n\tu64 mac_rx_4096_8191_oct_pkt_num;\n\tu64 mac_rx_8192_9216_oct_pkt_num;\n\tu64 mac_rx_9217_12287_oct_pkt_num;\n\tu64 mac_rx_12288_16383_oct_pkt_num;\n\tu64 mac_rx_1519_max_bad_pkt_num;\n\tu64 mac_rx_1519_max_good_pkt_num;\n\tu64 mac_rx_oversize_pkt_num;\n\tu64 mac_rx_jabber_pkt_num;\n\n\tu64 mac_rx_pause_num;\n\tu64 mac_rx_pfc_pkt_num;\n\tu64 mac_rx_pfc_pri0_pkt_num;\n\tu64 mac_rx_pfc_pri1_pkt_num;\n\tu64 mac_rx_pfc_pri2_pkt_num;\n\tu64 mac_rx_pfc_pri3_pkt_num;\n\tu64 mac_rx_pfc_pri4_pkt_num;\n\tu64 mac_rx_pfc_pri5_pkt_num;\n\tu64 mac_rx_pfc_pri6_pkt_num;\n\tu64 mac_rx_pfc_pri7_pkt_num;\n\tu64 mac_rx_control_pkt_num;\n\tu64 mac_rx_y1731_pkt_num;\n\tu64 mac_rx_sym_err_pkt_num;\n\tu64 mac_rx_fcs_err_pkt_num;\n\tu64 mac_rx_send_app_good_pkt_num;\n\tu64 mac_rx_send_app_bad_pkt_num;\n\n\tu64 mac_tx_fragment_pkt_num;\n\tu64 mac_tx_undersize_pkt_num;\n\tu64 mac_tx_undermin_pkt_num;\n\tu64 mac_tx_64_oct_pkt_num;\n\tu64 mac_tx_65_127_oct_pkt_num;\n\tu64 mac_tx_128_255_oct_pkt_num;\n\tu64 mac_tx_256_511_oct_pkt_num;\n\tu64 mac_tx_512_1023_oct_pkt_num;\n\tu64 mac_tx_1024_1518_oct_pkt_num;\n\tu64 mac_tx_1519_2047_oct_pkt_num;\n\tu64 mac_tx_2048_4095_oct_pkt_num;\n\tu64 mac_tx_4096_8191_oct_pkt_num;\n\tu64 mac_tx_8192_9216_oct_pkt_num;\n\tu64 mac_tx_9217_12287_oct_pkt_num;\n\tu64 mac_tx_12288_16383_oct_pkt_num;\n\tu64 mac_tx_1519_max_bad_pkt_num;\n\tu64 mac_tx_1519_max_good_pkt_num;\n\tu64 mac_tx_oversize_pkt_num;\n\tu64 mac_tx_jabber_pkt_num;\n\n\tu64 mac_tx_pause_num;\n\tu64 mac_tx_pfc_pkt_num;\n\tu64 mac_tx_pfc_pri0_pkt_num;\n\tu64 mac_tx_pfc_pri1_pkt_num;\n\tu64 mac_tx_pfc_pri2_pkt_num;\n\tu64 mac_tx_pfc_pri3_pkt_num;\n\tu64 mac_tx_pfc_pri4_pkt_num;\n\tu64 mac_tx_pfc_pri5_pkt_num;\n\tu64 mac_tx_pfc_pri6_pkt_num;\n\tu64 mac_tx_pfc_pri7_pkt_num;\n\tu64 mac_tx_control_pkt_num;\n\tu64 mac_tx_y1731_pkt_num;\n\tu64 mac_tx_1588_pkt_num;\n\tu64 mac_tx_err_all_pkt_num;\n\tu64 mac_tx_from_app_good_pkt_num;\n\tu64 mac_tx_from_app_bad_pkt_num;\n\n\tu64 mac_rx_higig2_ext_pkt_num;\n\tu64 mac_rx_higig2_message_pkt_num;\n\tu64 mac_rx_higig2_error_pkt_num;\n\tu64 mac_rx_higig2_cpu_ctrl_pkt_num;\n\tu64 mac_rx_higig2_unicast_pkt_num;\n\tu64 mac_rx_higig2_broadcast_pkt_num;\n\tu64 mac_rx_higig2_l2_multicast_pkt_num;\n\tu64 mac_rx_higig2_l3_multicast_pkt_num;\n\n\tu64 mac_tx_higig2_message_pkt_num;\n\tu64 mac_tx_higig2_ext_pkt_num;\n\tu64 mac_tx_higig2_cpu_ctrl_pkt_num;\n\tu64 mac_tx_higig2_unicast_pkt_num;\n\tu64 mac_tx_higig2_broadcast_pkt_num;\n\tu64 mac_tx_higig2_l2_multicast_pkt_num;\n\tu64 mac_tx_higig2_l3_multicast_pkt_num;\n};\n\nstruct hinic_port_stats_info {\n\tu8\tstatus;\n\tu8\tversion;\n\tu8\trsvd0[6];\n\n\tu16\tfunc_id;\n\tu16\trsvd1;\n\tu32\tstats_version;\n\tu32\tstats_size;\n};\n\nstruct hinic_port_stats {\n\tu8 status;\n\tu8 version;\n\tu8 rsvd[6];\n\n\tstruct hinic_phy_port_stats stats;\n};\n\nstruct hinic_cmd_vport_stats {\n\tu8 status;\n\tu8 version;\n\tu8 rsvd0[6];\n\n\tstruct hinic_vport_stats stats;\n};\n\nstruct hinic_tx_rate_cfg_max_min {\n\tu8\tstatus;\n\tu8\tversion;\n\tu8\trsvd0[6];\n\n\tu16\tfunc_id;\n\tu16\trsvd1;\n\tu32\tmin_rate;\n\tu32\tmax_rate;\n\tu8\trsvd2[8];\n};\n\nstruct hinic_tx_rate_cfg {\n\tu8\tstatus;\n\tu8\tversion;\n\tu8\trsvd0[6];\n\n\tu16\tfunc_id;\n\tu16\trsvd1;\n\tu32\ttx_rate;\n};\n\nenum nic_speed_level {\n\tLINK_SPEED_10MB = 0,\n\tLINK_SPEED_100MB,\n\tLINK_SPEED_1GB,\n\tLINK_SPEED_10GB,\n\tLINK_SPEED_25GB,\n\tLINK_SPEED_40GB,\n\tLINK_SPEED_100GB,\n\tLINK_SPEED_LEVELS,\n};\n\nstruct hinic_spoofchk_set {\n\tu8\tstatus;\n\tu8\tversion;\n\tu8\trsvd0[6];\n\n\tu8\tstate;\n\tu8\trsvd1;\n\tu16\tfunc_id;\n};\n\nstruct hinic_pause_config {\n\tu8\tstatus;\n\tu8\tversion;\n\tu8\trsvd0[6];\n\n\tu16\tfunc_id;\n\tu16\trsvd1;\n\tu32\tauto_neg;\n\tu32\trx_pause;\n\tu32\ttx_pause;\n};\n\nstruct hinic_set_pfc {\n\tu8\tstatus;\n\tu8\tversion;\n\tu8\trsvd0[6];\n\n\tu16\tfunc_id;\n\tu8\tpfc_en;\n\tu8\tpfc_bitmap;\n\tu8\trsvd1[4];\n};\n\n \n#define HINIC_INTERNAL_LP_MODE\t\t\t5\n#define LOOP_MODE_MIN\t\t\t\t1\n#define LOOP_MODE_MAX\t\t\t\t6\n\nstruct hinic_port_loopback {\n\tu8\tstatus;\n\tu8\tversion;\n\tu8\trsvd[6];\n\n\tu32\tmode;\n\tu32\ten;\n};\n\nstruct hinic_led_info {\n\tu8\tstatus;\n\tu8\tversion;\n\tu8\trsvd0[6];\n\n\tu8\tport;\n\tu8\ttype;\n\tu8\tmode;\n\tu8\treset;\n};\n\n#define STD_SFP_INFO_MAX_SIZE\t640\n\nstruct hinic_cmd_get_light_module_abs {\n\tu8 status;\n\tu8 version;\n\tu8 rsvd0[6];\n\n\tu8 port_id;\n\tu8 abs_status;  \n\tu8 rsv[2];\n};\n\n#define STD_SFP_INFO_MAX_SIZE\t640\n\nstruct hinic_cmd_get_std_sfp_info {\n\tu8 status;\n\tu8 version;\n\tu8 rsvd0[6];\n\n\tu8 port_id;\n\tu8 wire_type;\n\tu16 eeprom_len;\n\tu32 rsvd;\n\tu8 sfp_info[STD_SFP_INFO_MAX_SIZE];\n};\n\nstruct hinic_cmd_update_fw {\n\tu8 status;\n\tu8 version;\n\tu8 rsvd0[6];\n\n\tstruct {\n\t\tu32 SL:1;\n\t\tu32 SF:1;\n\t\tu32 flag:1;\n\t\tu32 reserved:13;\n\t\tu32 fragment_len:16;\n\t} ctl_info;\n\n\tstruct {\n\t\tu32 FW_section_CRC;\n\t\tu32 FW_section_type;\n\t} section_info;\n\n\tu32 total_len;\n\tu32 setion_total_len;\n\tu32 fw_section_version;\n\tu32 section_offset;\n\tu32 data[384];\n};\n\nint hinic_port_add_mac(struct hinic_dev *nic_dev, const u8 *addr,\n\t\t       u16 vlan_id);\n\nint hinic_port_del_mac(struct hinic_dev *nic_dev, const u8 *addr,\n\t\t       u16 vlan_id);\n\nint hinic_port_get_mac(struct hinic_dev *nic_dev, u8 *addr);\n\nint hinic_port_set_mtu(struct hinic_dev *nic_dev, int new_mtu);\n\nint hinic_port_add_vlan(struct hinic_dev *nic_dev, u16 vlan_id);\n\nint hinic_port_del_vlan(struct hinic_dev *nic_dev, u16 vlan_id);\n\nint hinic_port_set_rx_mode(struct hinic_dev *nic_dev, u32 rx_mode);\n\nint hinic_port_link_state(struct hinic_dev *nic_dev,\n\t\t\t  enum hinic_port_link_state *link_state);\n\nint hinic_port_set_state(struct hinic_dev *nic_dev,\n\t\t\t enum hinic_port_state state);\n\nint hinic_port_set_func_state(struct hinic_dev *nic_dev,\n\t\t\t      enum hinic_func_port_state state);\n\nint hinic_port_get_cap(struct hinic_dev *nic_dev,\n\t\t       struct hinic_port_cap *port_cap);\n\nint hinic_set_max_qnum(struct hinic_dev *nic_dev, u8 num_rqs);\n\nint hinic_port_set_tso(struct hinic_dev *nic_dev, enum hinic_tso_state state);\n\nint hinic_set_rx_csum_offload(struct hinic_dev *nic_dev, u32 en);\n\nint hinic_set_rx_lro_state(struct hinic_dev *nic_dev, u8 lro_en,\n\t\t\t   u32 lro_timer, u32 wqe_num);\n\nint hinic_set_rss_type(struct hinic_dev *nic_dev, u32 tmpl_idx,\n\t\t       struct hinic_rss_type rss_type);\n\nint hinic_rss_set_indir_tbl(struct hinic_dev *nic_dev, u32 tmpl_idx,\n\t\t\t    const u32 *indir_table);\n\nint hinic_rss_set_template_tbl(struct hinic_dev *nic_dev, u32 template_id,\n\t\t\t       const u8 *temp);\n\nint hinic_rss_set_hash_engine(struct hinic_dev *nic_dev, u8 template_id,\n\t\t\t      u8 type);\n\nint hinic_rss_cfg(struct hinic_dev *nic_dev, u8 rss_en, u8 template_id);\n\nint hinic_rss_template_alloc(struct hinic_dev *nic_dev, u8 *tmpl_idx);\n\nint hinic_rss_template_free(struct hinic_dev *nic_dev, u8 tmpl_idx);\n\nvoid hinic_set_ethtool_ops(struct net_device *netdev);\n\nint hinic_get_rss_type(struct hinic_dev *nic_dev, u32 tmpl_idx,\n\t\t       struct hinic_rss_type *rss_type);\n\nint hinic_rss_get_indir_tbl(struct hinic_dev *nic_dev, u32 tmpl_idx,\n\t\t\t    u32 *indir_table);\n\nint hinic_rss_get_template_tbl(struct hinic_dev *nic_dev, u32 tmpl_idx,\n\t\t\t       u8 *temp);\n\nint hinic_rss_get_hash_engine(struct hinic_dev *nic_dev, u8 tmpl_idx,\n\t\t\t      u8 *type);\n\nint hinic_get_phy_port_stats(struct hinic_dev *nic_dev,\n\t\t\t     struct hinic_phy_port_stats *stats);\n\nint hinic_get_vport_stats(struct hinic_dev *nic_dev,\n\t\t\t  struct hinic_vport_stats *stats);\n\nint hinic_set_rx_vlan_offload(struct hinic_dev *nic_dev, u8 en);\n\nint hinic_set_vlan_fliter(struct hinic_dev *nic_dev, u32 en);\n\nint hinic_get_mgmt_version(struct hinic_dev *nic_dev, u8 *mgmt_ver);\n\nint hinic_set_link_settings(struct hinic_hwdev *hwdev,\n\t\t\t    struct hinic_link_ksettings_info *info);\n\nint hinic_get_link_mode(struct hinic_hwdev *hwdev,\n\t\t\tstruct hinic_link_mode_cmd *link_mode);\n\nint hinic_set_autoneg(struct hinic_hwdev *hwdev, bool enable);\n\nint hinic_set_speed(struct hinic_hwdev *hwdev, enum nic_speed_level speed);\n\nint hinic_get_hw_pause_info(struct hinic_hwdev *hwdev,\n\t\t\t    struct hinic_pause_config *pause_info);\n\nint hinic_set_hw_pause_info(struct hinic_hwdev *hwdev,\n\t\t\t    struct hinic_pause_config *pause_info);\n\nint hinic_dcb_set_pfc(struct hinic_hwdev *hwdev, u8 pfc_en, u8 pfc_bitmap);\n\nint hinic_set_loopback_mode(struct hinic_hwdev *hwdev, u32 mode, u32 enable);\n\nenum hinic_led_mode {\n\tHINIC_LED_MODE_ON,\n\tHINIC_LED_MODE_OFF,\n\tHINIC_LED_MODE_FORCE_1HZ,\n\tHINIC_LED_MODE_FORCE_2HZ,\n\tHINIC_LED_MODE_FORCE_4HZ,\n\tHINIC_LED_MODE_1HZ,\n\tHINIC_LED_MODE_2HZ,\n\tHINIC_LED_MODE_4HZ,\n\tHINIC_LED_MODE_INVALID,\n};\n\nenum hinic_led_type {\n\tHINIC_LED_TYPE_LINK,\n\tHINIC_LED_TYPE_LOW_SPEED,\n\tHINIC_LED_TYPE_HIGH_SPEED,\n\tHINIC_LED_TYPE_INVALID,\n};\n\nint hinic_reset_led_status(struct hinic_hwdev *hwdev, u8 port);\n\nint hinic_set_led_status(struct hinic_hwdev *hwdev, u8 port,\n\t\t\t enum hinic_led_type type, enum hinic_led_mode mode);\n\nint hinic_get_sfp_type(struct hinic_hwdev *hwdev, u8 *data0, u8 *data1);\n\nint hinic_get_sfp_eeprom(struct hinic_hwdev *hwdev, u8 *data, u16 *len);\n\nint hinic_open(struct net_device *netdev);\n\nint hinic_close(struct net_device *netdev);\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}