+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                           ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u1|rst_controller|alt_rst_req_sync_uq1                                                                                                                                              ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rst_controller|alt_rst_sync_uq1                                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rst_controller                                                                                                                                                                   ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|irq_mapper                                                                                                                                                                       ; 5     ; 29             ; 2            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_008                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_007                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_006                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_005                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|avalon_st_adapter                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                          ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_mux_001                                                                                                                                                    ; 221   ; 0              ; 0            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                              ; 36    ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_mux|arb                                                                                                                                                    ; 13    ; 0              ; 4            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_mux                                                                                                                                                        ; 984   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_demux_008                                                                                                                                                  ; 112   ; 1              ; 2            ; 1              ; 110    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_demux_007                                                                                                                                                  ; 112   ; 1              ; 2            ; 1              ; 110    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_demux_006                                                                                                                                                  ; 112   ; 1              ; 2            ; 1              ; 110    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_demux_005                                                                                                                                                  ; 112   ; 1              ; 2            ; 1              ; 110    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_demux_004                                                                                                                                                  ; 112   ; 1              ; 2            ; 1              ; 110    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_demux_003                                                                                                                                                  ; 113   ; 4              ; 2            ; 4              ; 219    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_demux_002                                                                                                                                                  ; 113   ; 4              ; 2            ; 4              ; 219    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_demux_001                                                                                                                                                  ; 112   ; 1              ; 2            ; 1              ; 110    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|rsp_demux                                                                                                                                                      ; 112   ; 1              ; 2            ; 1              ; 110    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux_008                                                                                                                                                    ; 112   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux_007                                                                                                                                                    ; 112   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux_006                                                                                                                                                    ; 112   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux_005                                                                                                                                                    ; 112   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux_004                                                                                                                                                    ; 112   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                          ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux_003                                                                                                                                                    ; 221   ; 0              ; 0            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux_002|arb|adder                                                                                                                                          ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux_002|arb                                                                                                                                                ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux_002                                                                                                                                                    ; 221   ; 0              ; 0            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux_001                                                                                                                                                    ; 112   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_mux                                                                                                                                                        ; 112   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_demux_001                                                                                                                                                  ; 113   ; 4              ; 2            ; 4              ; 219    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|cmd_demux                                                                                                                                                      ; 120   ; 81             ; 2            ; 81             ; 982    ; 81              ; 81            ; 81              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_010|the_default_decode                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_010                                                                                                                                                     ; 103   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_009|the_default_decode                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_009                                                                                                                                                     ; 103   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_008|the_default_decode                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_008                                                                                                                                                     ; 103   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_007|the_default_decode                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_007                                                                                                                                                     ; 103   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_006|the_default_decode                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_006                                                                                                                                                     ; 103   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_005|the_default_decode                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_005                                                                                                                                                     ; 103   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_004|the_default_decode                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_004                                                                                                                                                     ; 103   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_003|the_default_decode                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_003                                                                                                                                                     ; 103   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_002|the_default_decode                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_002                                                                                                                                                     ; 103   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_001|the_default_decode                                                                                                                                  ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router_001                                                                                                                                                     ; 103   ; 0              ; 6            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router|the_default_decode                                                                                                                                      ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|router                                                                                                                                                         ; 103   ; 0              ; 6            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|esc_spi_spi_control_port_agent_rsp_fifo                                                                                                                        ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|esc_spi_spi_control_port_agent|uncompressor                                                                                                                    ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|esc_spi_spi_control_port_agent                                                                                                                                 ; 288   ; 39             ; 46           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|esc_spi_sint_s1_agent_rsp_fifo                                                                                                                                 ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|esc_spi_sint_s1_agent|uncompressor                                                                                                                             ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|esc_spi_sint_s1_agent                                                                                                                                          ; 288   ; 39             ; 46           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|led_s1_agent_rsp_fifo                                                                                                                                          ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|led_s1_agent|uncompressor                                                                                                                                      ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|led_s1_agent                                                                                                                                                   ; 288   ; 39             ; 46           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|esc_eepdone_input_s1_agent_rsp_fifo                                                                                                                            ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|esc_eepdone_input_s1_agent|uncompressor                                                                                                                        ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|esc_eepdone_input_s1_agent                                                                                                                                     ; 288   ; 39             ; 46           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|esc_spi_cs_s1_agent_rsp_fifo                                                                                                                                   ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|esc_spi_cs_s1_agent|uncompressor                                                                                                                               ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|esc_spi_cs_s1_agent                                                                                                                                            ; 288   ; 39             ; 46           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|ram_s1_agent_rsp_fifo                                                                                                                                          ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|ram_s1_agent|uncompressor                                                                                                                                      ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|ram_s1_agent                                                                                                                                                   ; 288   ; 39             ; 46           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|nios_debug_mem_slave_agent_rsp_fifo                                                                                                                            ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|nios_debug_mem_slave_agent|uncompressor                                                                                                                        ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|nios_debug_mem_slave_agent                                                                                                                                     ; 288   ; 39             ; 46           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|sysid_control_slave_agent_rsp_fifo                                                                                                                             ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|sysid_control_slave_agent|uncompressor                                                                                                                         ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|sysid_control_slave_agent                                                                                                                                      ; 288   ; 39             ; 46           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|debug_avalon_jtag_slave_agent_rsp_fifo                                                                                                                         ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|debug_avalon_jtag_slave_agent|uncompressor                                                                                                                     ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|debug_avalon_jtag_slave_agent                                                                                                                                  ; 288   ; 39             ; 46           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|nios_instruction_master_agent                                                                                                                                  ; 174   ; 39             ; 78           ; 39             ; 135    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|nios_data_master_agent                                                                                                                                         ; 174   ; 39             ; 78           ; 39             ; 135    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|esc_spi_spi_control_port_translator                                                                                                                            ; 86    ; 22             ; 35           ; 22             ; 56     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|esc_spi_sint_s1_translator                                                                                                                                     ; 102   ; 6              ; 20           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|led_s1_translator                                                                                                                                              ; 102   ; 6              ; 20           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|esc_eepdone_input_s1_translator                                                                                                                                ; 102   ; 6              ; 20           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|esc_spi_cs_s1_translator                                                                                                                                       ; 102   ; 6              ; 20           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|ram_s1_translator                                                                                                                                              ; 102   ; 7              ; 4            ; 7              ; 88     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|nios_debug_mem_slave_translator                                                                                                                                ; 102   ; 5              ; 10           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|sysid_control_slave_translator                                                                                                                                 ; 102   ; 6              ; 18           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|debug_avalon_jtag_slave_translator                                                                                                                             ; 102   ; 5              ; 21           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|nios_instruction_master_translator                                                                                                                             ; 103   ; 51             ; 0            ; 51             ; 95     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0|nios_data_master_translator                                                                                                                                    ; 103   ; 12             ; 0            ; 12             ; 95     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_interconnect_0                                                                                                                                                                ; 354   ; 0              ; 0            ; 0              ; 337    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sysid                                                                                                                                                                            ; 3     ; 20             ; 2            ; 20             ; 32     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|ram|the_altsyncram|auto_generated|mux2                                                                                                                                           ; 98    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|ram|the_altsyncram|auto_generated|decode3                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|ram|the_altsyncram|auto_generated                                                                                                                                                ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|ram                                                                                                                                                                              ; 58    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|the_spi_platform_designer_NIOS_cpu_nios2_oci|the_spi_platform_designer_NIOS_cpu_debug_slave_wrapper|the_spi_platform_designer_NIOS_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|the_spi_platform_designer_NIOS_cpu_nios2_oci|the_spi_platform_designer_NIOS_cpu_debug_slave_wrapper|the_spi_platform_designer_NIOS_cpu_debug_slave_tck                  ; 131   ; 0              ; 1            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|the_spi_platform_designer_NIOS_cpu_nios2_oci|the_spi_platform_designer_NIOS_cpu_debug_slave_wrapper                                                                     ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|the_spi_platform_designer_NIOS_cpu_nios2_oci|the_spi_platform_designer_NIOS_cpu_nios2_ocimem|spi_platform_designer_NIOS_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|the_spi_platform_designer_NIOS_cpu_nios2_oci|the_spi_platform_designer_NIOS_cpu_nios2_ocimem|spi_platform_designer_NIOS_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|the_spi_platform_designer_NIOS_cpu_nios2_oci|the_spi_platform_designer_NIOS_cpu_nios2_ocimem                                                                            ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|the_spi_platform_designer_NIOS_cpu_nios2_oci|the_spi_platform_designer_NIOS_cpu_nios2_avalon_reg                                                                        ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|the_spi_platform_designer_NIOS_cpu_nios2_oci|the_spi_platform_designer_NIOS_cpu_nios2_oci_im                                                                            ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|the_spi_platform_designer_NIOS_cpu_nios2_oci|the_spi_platform_designer_NIOS_cpu_nios2_oci_pib                                                                           ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|the_spi_platform_designer_NIOS_cpu_nios2_oci|the_spi_platform_designer_NIOS_cpu_nios2_oci_fifo|the_spi_platform_designer_NIOS_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|the_spi_platform_designer_NIOS_cpu_nios2_oci|the_spi_platform_designer_NIOS_cpu_nios2_oci_fifo|the_spi_platform_designer_NIOS_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|the_spi_platform_designer_NIOS_cpu_nios2_oci|the_spi_platform_designer_NIOS_cpu_nios2_oci_fifo|the_spi_platform_designer_NIOS_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|the_spi_platform_designer_NIOS_cpu_nios2_oci|the_spi_platform_designer_NIOS_cpu_nios2_oci_fifo                                                                          ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|the_spi_platform_designer_NIOS_cpu_nios2_oci|the_spi_platform_designer_NIOS_cpu_nios2_oci_dtrace|spi_platform_designer_NIOS_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|the_spi_platform_designer_NIOS_cpu_nios2_oci|the_spi_platform_designer_NIOS_cpu_nios2_oci_dtrace                                                                        ; 104   ; 0              ; 93           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|the_spi_platform_designer_NIOS_cpu_nios2_oci|the_spi_platform_designer_NIOS_cpu_nios2_oci_itrace                                                                        ; 24    ; 52             ; 22           ; 52             ; 53     ; 52              ; 52            ; 52              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|the_spi_platform_designer_NIOS_cpu_nios2_oci|the_spi_platform_designer_NIOS_cpu_nios2_oci_dbrk                                                                          ; 89    ; 0              ; 0            ; 0              ; 93     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|the_spi_platform_designer_NIOS_cpu_nios2_oci|the_spi_platform_designer_NIOS_cpu_nios2_oci_xbrk                                                                          ; 55    ; 5              ; 52           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|the_spi_platform_designer_NIOS_cpu_nios2_oci|the_spi_platform_designer_NIOS_cpu_nios2_oci_break                                                                         ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|the_spi_platform_designer_NIOS_cpu_nios2_oci|the_spi_platform_designer_NIOS_cpu_nios2_oci_debug                                                                         ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|the_spi_platform_designer_NIOS_cpu_nios2_oci                                                                                                                            ; 158   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|spi_platform_designer_NIOS_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|spi_platform_designer_NIOS_cpu_register_bank_b                                                                                                                          ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|spi_platform_designer_NIOS_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|spi_platform_designer_NIOS_cpu_register_bank_a                                                                                                                          ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu|the_spi_platform_designer_NIOS_cpu_test_bench                                                                                                                           ; 291   ; 3              ; 257          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios|cpu                                                                                                                                                                         ; 149   ; 1              ; 29           ; 1              ; 113    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios                                                                                                                                                                             ; 149   ; 0              ; 0            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|led                                                                                                                                                                              ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|esc_spi_sint                                                                                                                                                                     ; 39    ; 0              ; 31           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|esc_spi_cs                                                                                                                                                                       ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|esc_spi                                                                                                                                                                          ; 25    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|esc_eepdone_input                                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|debug|the_spi_platform_designer_DEBUG_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|debug|the_spi_platform_designer_DEBUG_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|debug|the_spi_platform_designer_DEBUG_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                               ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|debug|the_spi_platform_designer_DEBUG_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|debug|the_spi_platform_designer_DEBUG_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                            ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|debug|the_spi_platform_designer_DEBUG_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                       ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|debug|the_spi_platform_designer_DEBUG_scfifo_r|rfifo|auto_generated                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|debug|the_spi_platform_designer_DEBUG_scfifo_r                                                                                                                                   ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|debug|the_spi_platform_designer_DEBUG_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|debug|the_spi_platform_designer_DEBUG_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|debug|the_spi_platform_designer_DEBUG_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                               ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|debug|the_spi_platform_designer_DEBUG_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|debug|the_spi_platform_designer_DEBUG_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                            ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|debug|the_spi_platform_designer_DEBUG_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                       ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|debug|the_spi_platform_designer_DEBUG_scfifo_w|wfifo|auto_generated                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|debug|the_spi_platform_designer_DEBUG_scfifo_w                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|debug                                                                                                                                                                            ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1                                                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                                                                                  ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
