Flow report for pcie_de_gen1_x8_ast128
Wed Oct 21 20:31:57 2020
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------------+
; Flow Summary                                                                      ;
+---------------------------------+-------------------------------------------------+
; Flow Status                     ; Successful - Wed Oct 21 20:31:57 2020           ;
; Quartus Prime Version           ; 19.1.0 Build 670 09/22/2019 SJ Standard Edition ;
; Revision Name                   ; pcie_de_gen1_x8_ast128                          ;
; Top-level Entity Name           ; pcie_de_gen1_x8_ast128                          ;
; Family                          ; Stratix V                                       ;
; Device                          ; 5SGXEA7N2F45C2                                  ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 4,802 / 234,720 ( 2 % )                         ;
; Total registers                 ; 8432                                            ;
; Total pins                      ; 382 / 1,064 ( 36 % )                            ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 636,416 / 52,428,800 ( 1 % )                    ;
; Total DSP Blocks                ; 0 / 256 ( 0 % )                                 ;
; Total HSSI STD RX PCSs          ; 9 / 48 ( 19 % )                                 ;
; Total HSSI 10G RX PCSs          ; 0 / 48 ( 0 % )                                  ;
; Total HSSI GEN3 RX PCSs         ; 0 / 48 ( 0 % )                                  ;
; Total HSSI PMA RX Deserializers ; 8 / 48 ( 17 % )                                 ;
; Total HSSI STD TX PCSs          ; 9 / 48 ( 19 % )                                 ;
; Total HSSI 10G TX PCSs          ; 0 / 48 ( 0 % )                                  ;
; Total HSSI GEN3 TX PCSs         ; 0 / 48 ( 0 % )                                  ;
; Total HSSI PMA TX Serializers   ; 9 / 48 ( 19 % )                                 ;
; Total HSSI PIPE GEN1_2s         ; 9 / 48 ( 19 % )                                 ;
; Total HSSI GEN3s                ; 9 / 48 ( 19 % )                                 ;
; Total PLLs                      ; 9 / 92 ( 10 % )                                 ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+--------------------------------------------+
; Flow Settings                              ;
+-------------------+------------------------+
; Option            ; Setting                ;
+-------------------+------------------------+
; Start date & time ; 10/21/2020 20:16:55    ;
; Main task         ; Compilation            ;
; Revision Name     ; pcie_de_gen1_x8_ast128 ;
+-------------------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                                                                ;
+-------------------------------------+----------------------------------------------------------------------------------------------------------------------+---------------+--------------------------------+-----------------------------------+
; Assignment Name                     ; Value                                                                                                                ; Default Value ; Entity Name                    ; Section Id                        ;
+-------------------------------------+----------------------------------------------------------------------------------------------------------------------+---------------+--------------------------------+-----------------------------------+
; COMPILER_SIGNATURE_ID               ; 171921334419902.160329161515048                                                                                      ; --            ; --                             ; --                                ;
; EDA_GENERATE_FUNCTIONAL_NETLIST     ; Off                                                                                                                  ; --            ; --                             ; eda_board_design_timing           ;
; EDA_GENERATE_FUNCTIONAL_NETLIST     ; Off                                                                                                                  ; --            ; --                             ; eda_board_design_boundary_scan    ;
; EDA_GENERATE_FUNCTIONAL_NETLIST     ; Off                                                                                                                  ; --            ; --                             ; eda_board_design_signal_integrity ;
; EDA_GENERATE_FUNCTIONAL_NETLIST     ; Off                                                                                                                  ; --            ; --                             ; eda_board_design_symbol           ;
; EDA_OUTPUT_DATA_FORMAT              ; Verilog Hdl                                                                                                          ; --            ; --                             ; eda_simulation                    ;
; EDA_SIMULATION_TOOL                 ; ModelSim (Verilog)                                                                                                   ; <None>        ; --                             ; --                                ;
; EDA_TIME_SCALE                      ; 1 ps                                                                                                                 ; --            ; --                             ; eda_simulation                    ;
; MAX_CORE_JUNCTION_TEMP              ; 85                                                                                                                   ; --            ; --                             ; --                                ;
; MESSAGE_DISABLE                     ; 12110                                                                                                                ; --            ; altpcierd_example_app_chaining ; --                                ;
; MESSAGE_DISABLE                     ; 12241                                                                                                                ; --            ; altpcierd_example_app_chaining ; --                                ;
; MESSAGE_DISABLE                     ; 14320                                                                                                                ; --            ; altpcierd_example_app_chaining ; --                                ;
; MESSAGE_DISABLE                     ; 10858                                                                                                                ; --            ; altpcierd_example_app_chaining ; --                                ;
; MESSAGE_DISABLE                     ; 287001                                                                                                               ; --            ; altpcierd_example_app_chaining ; --                                ;
; MIN_CORE_JUNCTION_TEMP              ; 0                                                                                                                    ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_example_design/altera_pcie_sv_hip_ast/pcie_de_gen1_x8_ast128/synthesis/../pcie_de_gen1_x8_ast128.cmp         ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_example_design/altera_pcie_sv_hip_ast/pcie_de_gen1_x8_ast128/synthesis/../../pcie_de_gen1_x8_ast128.qsys     ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8.cmp                                                                                                          ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/gen1_x8.v                                                                                                ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/altpcie_sv_hip_ast_hwtcl.v                                                        ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/altpcie_hip_256_pipen1b.v                                                         ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/altpcie_rs_serdes.v                                                               ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/altpcie_rs_hip.v                                                                  ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/altpcie_scfifo.v                                                                  ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/altpcie_sv_scfifo_ext.v                                                           ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/altpcie_scfifo_sv.v                                                               ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/altpcie_sv_gbfifo.v                                                               ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/altpcie_tlp_inspector.v                                                           ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/altpcie_tlp_inspector_trigger.v                                                   ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/altpcie_hip_eq_dprio.v                                                            ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/altpcie_hip_eq_bypass_ph3.v                                                       ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/altpcietb_bfm_pipe_8to32.v                                                        ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/altpcie_inspector.sv                                                              ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/altpcie_monitor_sv_dlhip_sim.sv                                                   ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/altpcie_tlp_inspector_monitor.sv                                                  ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/altpcie_tlp_inspector_cseb.sv                                                     ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/altera_xcvr_functions.sv                                                          ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_pcs.sv                                                                         ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_pcs_ch.sv                                                                      ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_pma.sv                                                                         ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_reconfig_bundle_to_xcvr.sv                                                     ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_reconfig_bundle_to_ip.sv                                                       ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_reconfig_bundle_merger.sv                                                      ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_rx_pma.sv                                                                      ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_tx_pma.sv                                                                      ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_tx_pma_ch.sv                                                                   ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_xcvr_h.sv                                                                      ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_xcvr_avmm_csr.sv                                                               ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_xcvr_avmm_dcd.sv                                                               ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_xcvr_avmm.sv                                                                   ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_xcvr_data_adapter.sv                                                           ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_xcvr_native.sv                                                                 ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_xcvr_plls.sv                                                                   ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/alt_xcvr_resync.sv                                                                ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_hssi_10g_rx_pcs_rbc.sv                                                         ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_hssi_10g_tx_pcs_rbc.sv                                                         ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_hssi_8g_rx_pcs_rbc.sv                                                          ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_hssi_8g_tx_pcs_rbc.sv                                                          ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_hssi_8g_pcs_aggregate_rbc.sv                                                   ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_hssi_common_pcs_pma_interface_rbc.sv                                           ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_hssi_common_pld_pcs_interface_rbc.sv                                           ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_hssi_pipe_gen1_2_rbc.sv                                                        ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_hssi_pipe_gen3_rbc.sv                                                          ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_hssi_rx_pcs_pma_interface_rbc.sv                                               ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_hssi_rx_pld_pcs_interface_rbc.sv                                               ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_hssi_tx_pcs_pma_interface_rbc.sv                                               ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_hssi_tx_pld_pcs_interface_rbc.sv                                               ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_xcvr_emsip_adapter.sv                                                          ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/sv_xcvr_pipe_native.sv                                                            ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/plain_files.txt                                                                   ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/alt_xcvr_reconfig_h.sv                                                            ; --            ; --                             ; --                                ;
; MISC_FILE                           ; gen1_x8_sim/altera_pcie_sv_hip_ast/altpcie_reconfig_driver.sv                                                        ; --            ; --                             ; --                                ;
; PARTITION_COLOR                     ; -- (Not supported for targeted family)                                                                               ; --            ; --                             ; Top                               ;
; PARTITION_FITTER_PRESERVATION_LEVEL ; -- (Not supported for targeted family)                                                                               ; --            ; --                             ; Top                               ;
; PARTITION_NETLIST_TYPE              ; -- (Not supported for targeted family)                                                                               ; --            ; --                             ; Top                               ;
; POWER_BOARD_THERMAL_MODEL           ; None (CONSERVATIVE)                                                                                                  ; --            ; --                             ; --                                ;
; POWER_PRESET_COOLING_SOLUTION       ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                                                                ; --            ; --                             ; --                                ;
; PROJECT_OUTPUT_DIRECTORY            ; output_files                                                                                                         ; --            ; --                             ; --                                ;
; SLD_FILE                            ; gen1_x8_example_design/altera_pcie_sv_hip_ast/pcie_de_gen1_x8_ast128/synthesis/pcie_de_gen1_x8_ast128.debuginfo      ; --            ; --                             ; --                                ;
; SLD_INFO                            ; QSYS_NAME pcie_de_gen1_x8_ast128 HAS_SOPCINFO 1 GENERATION_ID 1603289088                                             ; --            ; --                             ; --                                ;
; SOPCINFO_FILE                       ; gen1_x8_example_design/altera_pcie_sv_hip_ast/pcie_de_gen1_x8_ast128/synthesis/../../pcie_de_gen1_x8_ast128.sopcinfo ; --            ; --                             ; --                                ;
; SPD_FILE                            ; gen1_x8.spd                                                                                                          ; --            ; --                             ; --                                ;
; SYNTHESIS_ONLY_QIP                  ; On                                                                                                                   ; --            ; --                             ; --                                ;
; SYNTHESIS_ONLY_QIP                  ; On                                                                                                                   ; --            ; --                             ; --                                ;
+-------------------------------------+----------------------------------------------------------------------------------------------------------------------+---------------+--------------------------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                        ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name          ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis ; 00:03:53     ; 1.1                     ; 5631 MB             ; 00:04:33                           ;
; Fitter               ; 00:08:09     ; 1.1                     ; 8968 MB             ; 00:12:18                           ;
; Assembler            ; 00:01:00     ; 1.0                     ; 5425 MB             ; 00:00:56                           ;
; Timing Analyzer      ; 00:00:56     ; 1.3                     ; 6100 MB             ; 00:01:07                           ;
; EDA Netlist Writer   ; 00:00:24     ; 1.0                     ; 4934 MB             ; 00:00:23                           ;
; Total                ; 00:14:22     ; --                      ; --                  ; 00:19:17                           ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+


+------------------------------------------------------------------------------------+
; Flow OS Summary                                                                    ;
+----------------------+------------------+------------+------------+----------------+
; Module Name          ; Machine Hostname ; OS Name    ; OS Version ; Processor type ;
+----------------------+------------------+------------+------------+----------------+
; Analysis & Synthesis ; ASUS             ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter               ; ASUS             ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler            ; ASUS             ; Windows 10 ; 10.0       ; x86_64         ;
; Timing Analyzer      ; ASUS             ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer   ; ASUS             ; Windows 10 ; 10.0       ; x86_64         ;
+----------------------+------------------+------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off pcie_de_gen1_x8_ast128 -c pcie_de_gen1_x8_ast128
quartus_fit --read_settings_files=off --write_settings_files=off pcie_de_gen1_x8_ast128 -c pcie_de_gen1_x8_ast128
quartus_asm --read_settings_files=off --write_settings_files=off pcie_de_gen1_x8_ast128 -c pcie_de_gen1_x8_ast128
quartus_sta pcie_de_gen1_x8_ast128 -c pcie_de_gen1_x8_ast128
quartus_eda --read_settings_files=off --write_settings_files=off pcie_de_gen1_x8_ast128 -c pcie_de_gen1_x8_ast128



