{
  "preguntes": [
    {
      "id": 1,
      "text": "Si a un mòdul de memòria DRAM veiem escrit DDR2-XXX, sent XXX un número. Què vol dir aquest número?",
      "respostes": {
        "a": "La freqüència efectiva de transferència",
        "b": "La freqüència real del bus",
        "c": "L'ample de banda del mòdul de memòria",
        "d": "L'ample de banda del mòdul en una configuració dual channel"
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 2,
      "text": "Si a un mòdul de memòria DDR3 veiem escrit DDR3-2133. Quina és la freqüència del bus de memòria?",
      "correcta": "1066,5",
      "type": "text"
    },
    {
      "id": 3,
      "text": "Quin és el paràmetre que determina el temps que triga en arribar una dada quan comencem una lectura a una memòria?",
      "respostes": {
        "a": "El temps d'overhead",
        "b": "El temps 'path contention'",
        "c": "Temps d'accés o latència",
        "d": "Temps de cicle de bus"
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 4,
      "text": "Quin/es tècnica/ques s'utilitza/en en els PCs actuals per disminuir el temps total d'accés a memòria principal?",
      "respostes": {
        "a": "Multiplexat d'adreces i dades",
        "b": "Accés amb protocols de validació/reconeixement (strobe/acknowledge).",
        "c": "Entrellaçat de bancs de memòria.",
        "d": "Accés associatiu"
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 5,
      "text": "Quin és l’ample de banda màxim teòric d’una memòria DDR3-2133?",
      "correcta": "17064",
      "type": "text"
    },
    {
      "id": 6,
      "text": "Si a un mòdul de memòria DDR3 veiem escrit DDR3-1300. Quina és la freqüència del bus de memòria?",
      "correcta": "650",
      "type": "text"
    },
    {
      "id": 7,
      "text": "Quin tipus de memòria és una memòria DDR5?",
      "respostes": {
        "a": "Memòria RAM dinàmica asíncrona.",
        "b": "Memòria RAM estàtica asíncrona.",
        "c": "Memòria RAM dinàmica síncrona.",
        "d": "Memòria RAM estàtica síncrona."
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 8,
      "text": "Si a un mòdul de memòria DRAM veiem escrit PC2-XXXX, sent XXXX un número. Què vol dir aquest número?",
      "respostes": {
        "a": "La freqüència real del bus",
        "b": "L'ample de banda del mòdul de memòria",
        "c": "La freqüència efectiva de transferència",
        "d": "L'ample de banda del mòdul en una configuració dual channel"
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 9,
      "text": "Quan estem fent varies transferències a una memòria DRAM síncrona y hem de canviar de fila, Quin és el temps d’accés per accedir a la primera dada de la nova fila?",
      "respostes": {
        "a": "CL+tRCD+tRP (CAS# Latency + RAS# to CAS# Delay + RAS# Precharge).",
        "b": "CL+tRCD (CAS# Latency + RAS# to CAS# Delay).",
        "c": "La inversa de la freqüència (és adir el temps de cicle de bus).",
        "d": "CL (CAS Latency)."
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 10,
      "text": "Quina de les següents tècniques permet obtenir guanys d’ample de banda tant memòries DRAM com SRAM?",
      "respostes": {
        "a": "Accés en mode pàgina.",
        "b": "Accés en mode paral·lel",
        "c": "Entrellaçat de bancs de memòria.",
        "d": "Accés en mode sèrie."
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 11,
      "text": "Quina de les següents tècniques permet obtenir guanys d’ample de banda tant memòries DRAM com SRAM?",
      "respostes": {
        "a": "Entrellaçat de bancs de memòria.",
        "b": "Accés en mode pàgina.",
        "c": "Accés en mode paral·lel",
        "d": "Accés en mode sèrie."
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 12,
      "text": "Si a un mòdul de memòria DDR3 veiem escrit DDR3-1300. Quina és la freqüència del bus de memòria?",
      "correcta": "650",
      "type": "text"
    },
    {
      "id": 13,
      "text": "Quin és l’avantatge de tenir varis nivells de caché?",
      "respostes": {
        "a": "Es poden tenir cachés de dades i d’instruccions per separat.",
        "b": "Es pot millorar el caché HIT.",
        "c": "Les mides de les cachés poden ser més grans.",
        "d": "El bus de connexió de les cachés poden ser més amples i treballar a freqüències més grans."
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 14,
      "text": "Quin és el propòsit de realitzar una jerarquia amb tots els tipus de memòries als ordinadors?",
      "respostes": {
        "a": "Aconseguir un sistema de memòria gran com la memòria secundària a la velocitat de la memòria principal.",
        "b": "Es pot millorar el caché HIT.",
        "c": "Aconseguir un sistema de memòria gran com la memòria principal a la velocitat de la caché.",
        "d": "Aconseguir un sistema de memòria gran com la memòria secundària a la velocitat d’una caché.",
        "e": "Aconseguir un sistema de memòria gran com la memòria caché a la velocitat de la memòria principal."
      },
      "correcta": "d",
      "type": "multi"
    },
    {
      "id": 15,
      "text": "Quins paràmetres proporciona un selector de Pàgina?",
      "respostes": {
        "a": "Mida de la pàgina",
        "b": "Adreça base de la pàgina",
        "c": "Adreça de la pàgina i Bits d'status (atributs de la pàgina)",
        "d": "Adreça de la pàgina, Bits d'status i Mida de la pàgina"
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 16,
      "text": "Com gestiona l’arquitectura IA-32 la traducció d’adreces lògiques a físiques?",
      "respostes": {
        "a": "Paginació i, opcionalment, segmentació",
        "b": "Paginació",
        "c": "Segmentació",
        "d": "Segmentació i, opcionalment, paginació"
      },
      "correcta": "d",
      "type": "multi"
    },
    {
      "id": 17,
      "text": "A un sistema on es fa servir el protocol MESI, si una dada està a una línia en estat “E” i es fa una lectura d’aquesta dada per part d’un altre processador. Quin serà el estat final d’aquesta línia a la caché?",
      "respostes": {
        "a": "I",
        "b": "M",
        "c": "S",
        "d": "E"
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 18,
      "text": "Quin tipus de processadors fan servir una solució estàtica equivalent a la que fa la unitat de “Dispatch”?",
      "respostes": {
        "a": "Pipeline o Superpipeline",
        "b": "VLIW",
        "c": "Von Neumann",
        "d": "Escalar"
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 19,
      "text": "A quina instrucció representa els següents valors decimals? : '32 9 10 000 11 51'",
      "respostes": {
        "a": "sub x11, x9, x10",
        "b": "and x11, x9, x10",
        "c": "sub x11, x10, x9",
        "d": "sub x9, x10, x11",
        "e": "add x11, x9, x10"
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 20,
      "text": "Quin és l'avantatge de tenir la caché de nivell 2 interna enlloc d’externa?",
      "respostes": {
        "a": "Disminueix el penalty a memoria principal",
        "b": "Es poden tenir cachés de dades i d’instruccions per separat.",
        "c": "Es pot millorar el caché HIT.",
        "d": "La mida de la caché serà més gran",
        "e": "Disminueix el penalty a L2"
      },
      "correcta": "e",
      "type": "multi"
    },
    {
      "id": 21,
      "text": "Si volem llegir una dada de memòria a una arquitectura IA-32 (on la seva entrada està a la TLB, que es fa servir paginació i que la dada NO està a caché) Quants accessos a memòria principal es necessiten per obtenir la dada?",
      "respostes": {
        "a": "Cap",
        "b": "2",
        "c": "1",
        "d": "3"
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 22,
      "type": "text",
      "text": "Si a un mòdul de memòria DDR3 veiem escrit DDR3-2133. Quina és la freqüència del bus de memòria?",
      "correcta": "1066,5"
    },
    {
      "id": 23,
      "text": "Com gestiona l’arquitectura IA-32 la paginació per no tenir PDTs de més de 1kpagina?",
      "respostes": {
        "a": "Generant un directori de PDTs.",
        "b": "Indexant les PDT a la LDT.",
        "c": "No és cert, podem tenir PDTs de més de 1kpàgina.",
        "d": "Indexant les PDT a la GDT."
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 24,
      "text": "Quin és el identificador de cada instrucció durant l’execució d’un programa?",
      "respostes": {
        "a": "La seva adreça a memòria principal.",
        "b": "El seu codi d’operació.",
        "c": "La seva posició al disc dur",
        "d": "El seu format"
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 25,
      "text": "Quin/es de les següents característiques és/són habitual/s als processadors tipus RISC?",
      "respostes": {
        "a": "Ampli conjunt d'instruccions",
        "b": "Molts modes d'adreçament",
        "c": "Mida d'instrucció fixa",
        "d": "Operacions aritmètiques que permeten accés a memòria simultàniament"
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 26,
      "text": "Als pipeline, quina d'aquestes tècniques és més eficient per tractar salts condicionals?",
      "respostes": {
        "a": "Prediccions de salts de manera estàtica. (per exemple, no saltar mai i seguir executant codi fins que es resolgui el salt)",
        "b": "Prediccions de salts mitjançant taules històriques.",
        "c": "Resoldre dependències de dades de manera dinàmica.",
        "d": "Resoldre dependències de dades de manera estàtica."
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 27,
      "text": "Quin tipus de memòria és una memòria DDR5?",
      "respostes": {
        "a": "Memòria RAM estàtica asíncrona.",
        "b": "Memòria RAM dinàmica asíncrona.",
        "c": "Memòria RAM dinàmica síncrona.",
        "d": "Memòria RAM estàtica síncrona."
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 28,
      "text": "Si a un mòdul de memòria DRAM veiem escrit PC2-XXXX, sent XXXX un número. Què vol dir aquest número?",
      "respostes": {
        "a": "La freqüència real del bus",
        "b": "L'ample de banda del mòdul en una configuració dual channel",
        "c": "La freqüència efectiva de transferència",
        "d": "L'ample de banda del mòdul de memòria"
      },
      "correcta": "d",
      "type": "multi"
    },
    {
      "id": 29,
      "text": "Quina és la funció de la unitat de Dispatch?",
      "respostes": {
        "a": "Distribuir les instruccions durant l’execució a les diferents unitats d’execució.",
        "b": "Predir els salts a les instruccions de control de fluxe.",
        "c": "Distribuir les instruccions durant la compilació.",
        "d": "Distribuir les instruccions durant l’execució a les diferents etapes del pipeline."
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 30,
      "text": "Quants bits ha de tenir l’offset (desplaçament) d’un selector de pàgina a una PDT si la mida de les pàgines és de 4kposicions?",
      "correcta": "12",
      "type": "text"
    },
    {
      "id": 31,
      "text": "Si a un mòdul de memòria DRAM veiem escrit DDR2-XXX, sent XXX un número. Què vol dir aquest número?",
      "respostes": {
        "a": "La freqüència efectiva de transferència",
        "b": "La freqüència real del bus",
        "c": "L'ample de banda del mòdul de memòria",
        "d": "L'ample de banda del mòdul en una configuració dual channel"
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 32,
      "text": "Si a un mòdul de memòria DDR3 veiem escrit DDR3-2133. Quina és la freqüència del bus de memòria?",
      "correcta": "1066,5",
      "type": "text"
    },
    {
      "id": 33,
      "text": "Quin és el paràmetre que determina el temps que triga en arribar una dada quan comencem una lectura a una memòria?",
      "respostes": {
        "a": "El temps d'overhead",
        "b": "El temps 'path contention'",
        "c": "Temps d'accés o latència",
        "d": "Temps de cicle de bus"
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 34,
      "text": "Quin/es tècnica/ques s'utilitza/en en els PCs actuals per disminuir el temps total d'accés a memòria principal?",
      "respostes": {
        "a": "Multiplexat d'adreces i dades",
        "b": "Accés amb protocols de validació/reconeixement (strobe/acknowledge)",
        "c": "Entrellaçat de bancs de memòria",
        "d": "Accés associatiu"
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 35,
      "text": "Quin és l’ample de banda màxim teòric d’una memòria DDR3-2133?",
      "correcta": "17064",
      "type": "text"
    },
    {
      "id": 36,
      "text": "Si a un mòdul de memòria DDR3 veiem escrit DDR3-1300. Quina és la freqüència del bus de memòria?",
      "correcta": "650",
      "type": "text"
    },
    {
      "id": 37,
      "text": "Quin tipus de memòria és una memòria DDR5?",
      "respostes": {
        "a": "Memòria RAM dinàmica asíncrona",
        "b": "Memòria RAM estàtica asíncrona",
        "c": "Memòria RAM dinàmica síncrona",
        "d": "Memòria RAM estàtica síncrona"
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 38,
      "text": "Si a un mòdul de memòria DRAM veiem escrit PC2-XXXX, sent XXXX un número. Què vol dir aquest número?",
      "respostes": {
        "a": "La freqüència real del bus",
        "b": "L'ample de banda del mòdul de memòria",
        "c": "La freqüència efectiva de transferència",
        "d": "L'ample de banda del mòdul en una configuració dual channel"
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 39,
      "text": "Quan estem fent varies transferències a una memòria DRAM síncrona y hem de canviar de fila, Quin és el temps d’accés per accedir a la primera dada de la nova fila?",
      "respostes": {
        "a": "CL+tRCD+tRP (CAS# Latency + RAS# to CAS# Delay + RAS# Precharge)",
        "b": "CL+tRCD (CAS# Latency + RAS# to CAS# Delay)",
        "c": "La inversa de la freqüència (és a dir el temps de cicle de bus)",
        "d": "CL (CAS Latency)"
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 40,
      "text": "Quina de les següents tècniques permet obtenir guanys d’ample de banda tant memòries DRAM com SRAM?",
      "respostes": {
        "a": "Accés en mode pàgina",
        "b": "Accés en mode paral·lel",
        "c": "Entrellaçat de bancs de memòria",
        "d": "Accés en mode sèrie"
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 41,
      "text": "Si a un mòdul de memòria DRAM veiem escrit DDR2-XXX, sent XXX un número. Què vol dir aquest número?",
      "respostes": {
        "a": "La freqüència efectiva de transferència",
        "b": "La freqüència real del bus",
        "c": "L'ample de banda del mòdul de memòria",
        "d": "L'ample de banda del mòdul en una configuració dual channel"
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 42,
      "text": "Si a un mòdul de memòria DDR3 veiem escrit DDR3-2133. Quina és la freqüència del bus de memòria?",
      "correcta": "1066,5",
      "type": "text"
    },
    {
      "id": 43,
      "text": "Quin és el paràmetre que determina el temps que triga en arribar una dada quan comencem una lectura a una memòria?",
      "respostes": {
        "a": "El temps d'overhead",
        "b": "El temps 'path contention'",
        "c": "Temps d'accés o latència",
        "d": "Temps de cicle de bus"
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 44,
      "text": "Quin/es tècnica/ques s'utilitza/en en els PCs actuals per disminuir el temps total d'accés a memòria principal?",
      "respostes": {
        "a": "Multiplexat d'adreces i dades",
        "b": "Accés amb protocols de validació/reconeixement (strobe/acknowledge)",
        "c": "Entrellaçat de bancs de memòria",
        "d": "Accés associatiu"
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 45,
      "text": "Quin és l’ample de banda màxim teòric d’una memòria DDR3-2133?",
      "correcta": "17064",
      "type": "text"
    },
    {
      "id": 46,
      "text": "Si a un mòdul de memòria DDR3 veiem escrit DDR3-1300. Quina és la freqüència del bus de memòria?",
      "correcta": "650",
      "type": "text"
    },
    {
      "id": 47,
      "text": "Quin tipus de memòria és una memòria DDR5?",
      "respostes": {
        "a": "Memòria RAM dinàmica asíncrona",
        "b": "Memòria RAM estàtica asíncrona",
        "c": "Memòria RAM dinàmica síncrona",
        "d": "Memòria RAM estàtica síncrona"
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 48,
      "text": "Si a un mòdul de memòria DRAM veiem escrit PC2-XXXX, sent XXXX un número. Què vol dir aquest número?",
      "respostes": {
        "a": "La freqüència real del bus",
        "b": "L'ample de banda del mòdul de memòria",
        "c": "La freqüència efectiva de transferència",
        "d": "L'ample de banda del mòdul en una configuració dual channel"
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 49,
      "text": "Quan estem fent varies transferències a una memòria DRAM síncrona y hem de canviar de fila, Quin és el temps d’accés per accedir a la primera dada de la nova fila?",
      "respostes": {
        "a": "CL+tRCD+tRP (CAS# Latency + RAS# to CAS# Delay + RAS# Precharge)",
        "b": "CL+tRCD (CAS# Latency + RAS# to CAS# Delay)",
        "c": "La inversa de la freqüència (és a dir el temps de cicle de bus)",
        "d": "CL (CAS Latency)"
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 50,
      "text": "Quina de les següents tècniques permet obtenir guanys d’ample de banda tant memòries DRAM com SRAM?",
      "respostes": {
        "a": "Accés en mode pàgina",
        "b": "Accés en mode paral·lel",
        "c": "Entrellaçat de bancs de memòria",
        "d": "Accés en mode sèrie"
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 51,
      "text": "Per què s’implementen entrades d’interrupció als microprocessadors?",
      "respostes": {
        "a": "Per poder implementar aplicacions en temps real.",
        "b": "Per millorar l'eficiència del processador.",
        "c": "Per gestionar millor els processos.",
        "d": "Per minimitzar el temps de resposta."
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 52,
      "text": "Com sorgeixen els processadors VLIW?",
      "respostes": {
        "a": "Com a millora dels processadors escalars.",
        "b": "Com a solució estàtica al problema de la complexitat de la unitat de Dispatch.",
        "c": "Per augmentar l'eficiència en processos paral·lels.",
        "d": "Per reduir el cost de fabricació dels processadors."
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 53,
      "text": "La unitat de Dispatch és una solució estàtica emprada en processadors escalars que serveix per a:",
      "respostes": {
        "a": "Millorar l'eficiència dels processadors.",
        "b": "Distribuir les instruccions durant l’execució a les diferents unitats d’execució.",
        "c": "Reduir el cost de producció dels processadors.",
        "d": "Optimitzar l'ús de la memòria."
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 54,
      "text": "Per què els processadors superescalars no implementen milers d’unitats d’execució per aconseguir un CPI molt petit?",
      "respostes": {
        "a": "Per limitacions de consum energètic.",
        "b": "Per la complexitat de programació.",
        "c": "La complexitat de la unitat de Dispatch creix augmentant també el cost en àrea i preu.",
        "d": "Per limitacions de l'arquitectura del processador."
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 55,
      "text": "El “retard de salt” és una tècnica dinàmica per a solucionar:",
      "respostes": {
        "a": "Riscs de control.",
        "b": "Problemes de sincronització.",
        "c": "Retards en l'execució de processos.",
        "d": "Riscs de memòria."
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 56,
      "text": "El “Data Forwarding paths” és una tècnica dinàmica per a solucionar:",
      "respostes": {
        "a": "Problemes de rendiment.",
        "b": "Riscs de dades (dependència de dades).",
        "c": "Conflictes de memòria.",
        "d": "Riscs de control."
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 57,
      "text": "Als pipeline quina és la tècnica més eficient per tractar salts condicionals?",
      "respostes": {
        "a": "Implementació de salts dinàmics.",
        "b": "Prediccions de salts mitjançant taules històriques.",
        "c": "Optimització del codi font.",
        "d": "Reducció del nombre de salts."
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 58,
      "text": "Quin és el propòsit de realitzar una jerarquia amb tots els tipus de memòries als ordinadors?",
      "respostes": {
        "a": "Aconseguir un sistema de memòria gran com la memòria caché a la velocitat de la memòria principal.",
        "b": "Aconseguir un sistema de memòria gran com la memòria principal a la velocitat de la caché.",
        "c": "Aconseguir un sistema de memòria gran com la memòria secundària a la velocitat de la memòria principal.",
        "d": "Aconseguir un sistema de memòria gran com la memòria secundària a la velocitat d’una caché."
      },
      "correcta": "d",
      "type": "multi"
    },
    {
      "id": 59,
      "text": "Quin és l’avantatge de tenir varis nivells de caché?",
      "respostes": {
        "a": "Es poden tenir cachés de dades i d’instruccions per separat.",
        "b": "Les mides de les cachés poden ser més grans.",
        "c": "El bus de connexió de les cachés poden ser més amples i treballar a freqüències més grans.",
        "d": "Es pot millorar el caché HIT."
      },
      "correcta": "d",
      "type": "multi"
    },
    {
      "id": 60,
      "text": "Quants bits de status es necessiten a una caché associativa a 16 camins per implementar el camp LRU?",
      "respostes": {
        "a": "1 bits a tota la caché.",
        "b": "2 bits a tota la caché.",
        "c": "3 bits per línia de caché.",
        "d": "4 bits per línia de caché."
      },
      "correcta": "d",
      "type": "multi"
    },
    {
      "id": 61,
      "text": "Quin algoritme és més eficient en una caché de mapejat directe?",
      "respostes": {
        "a": "FIFO",
        "b": "LRU",
        "c": "RANDOM",
        "d": "Cap dels anteriors"
      },
      "correcta": "d",
      "type": "multi"
    },
    {
      "id": 62,
      "text": "Si una cache detecta mitjançant 'bus-snooping' que una dada que té en estat 'S' és escrita per un altre dispositiu a la memòria principal, en quin estat acabarà a aquesta caché?",
      "respostes": {
        "a": "M",
        "b": "E",
        "c": "S",
        "d": "I"
      },
      "correcta": "d",
      "type": "multi"
    },
    {
      "id": 63,
      "text": "Com s’aconsegueix augmentar l’ample de banda a les memòries DDR3 respecte a les DDR2?",
      "respostes": {
        "a": "Augmentant l’amplada del bus d’adreces.",
        "b": "Augmentant l’amplada del bus de dades.",
        "c": "Duplicant el número de dades transmeses entre la matriu de cel·les de memòria y els buffers d’Entrada/Sortida.",
        "d": "Fent transferències a més flancs del senyal de rellotge."
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 64,
      "text": "Quin paràmetre queda fixat per la mida del bus d’adreces?",
      "respostes": {
        "a": "L’ample de banda de transferència de dades entre CPU i memòria principal.",
        "b": "L’ample de banda de transferència de dades entre CPU i interfícies d’E/S.",
        "c": "La mida màxima del espai d’adreces lògiques.",
        "d": "La mida màxima del espai d’adreces físiques."
      },
      "correcta": "d",
      "type": "multi"
    },
    {
      "id": 65,
      "text": "A un processador amb pipeline (sense ser superescalar) què aconseguim?",
      "respostes": {
        "a": "Executar una instrucció per cicle de rellotge.",
        "b": "Executar més d’una instrucció per cicle de rellotge.",
        "c": "Executar dues instruccions per cicles de rellotge.",
        "d": "Què el número d’instruccions que se executen per cicle de rellotge tendeix a 1."
      },
      "correcta": "d",
      "type": "multi"
    },
    {
      "id": 66,
      "text": "Als pipeline, quina és una solució dinàmica per les dependències de dades?",
      "respostes": {
        "a": "Reordenació d’instruccions.",
        "b": "Implementació de “Data Path Forwarding”.",
        "c": "Subdivisió de etapes en altres més petites.",
        "d": "Separació de busos d’instruccions i dades."
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 67,
      "text": "Quin tipus de processador està optimitzat per processar vàries instruccions en paral·lel?",
      "respostes": {
        "a": "Els d’arquitectura Von Newman.",
        "b": "Els processadors tipus SISD.",
        "c": "Els processadors tipus MISD.",
        "d": "Els processadors VLIW."
      },
      "correcta": "d",
      "type": "multi"
    },
    {
      "id": 68,
      "text": "Les instruccions SSE (similars a les MMX però amb reals) de quin tipus de processadors són pròpies?",
      "respostes": {
        "a": "SISD",
        "b": "SIMD",
        "c": "MISD",
        "d": "MIMD"
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 69,
      "text": "Quina és la funció de la unitat de Dispatch?",
      "respostes": {
        "a": "Predir els salts a les instruccions de control de fluxe.",
        "b": "Distribuir les instruccions durant l’execució a les diferents etapes del pipeline.",
        "c": "Distribuir les instruccions durant l’execució a les diferents unitats d’execució.",
        "d": "Distribuir les instruccions durant la compilació."
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 70,
      "text": "Que és el que veritablement ens permet obtenir la paginació?",
      "respostes": {
        "a": "Aconseguir CPI que tendeixi a 1.",
        "b": "Protecció entre tasques i de dades de diferent nivell de privilegi.",
        "c": "Executar d’una forma efectiva multitasques.",
        "d": "Organitzar d’una forma estructurada els diferents segments de codi i dades."
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 71,
      "text": "Quin dels següents elements no és propi de la segmentació?",
      "respostes": {
        "a": "Transparent al programador.",
        "b": "Divisió de la memòria en blocs.",
        "c": "Utilització de taules de descriptors.",
        "d": "Utilització d’adreces lògiques."
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 72,
      "text": "Si volem agafar una dada de memòria amb un Pentium (suposant que la seva entrada no està a la TLB, i que es fa servir paginació) Quants accessos a memòria es necessiten per obtenir la dada? (teniu en compte els accessos necessaris per llegir les diferents taules)",
      "respostes": {
        "a": "2.",
        "b": "3.",
        "c": "4.",
        "d": "5."
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 73,
      "text": "Quin és el paper del selector de segment (índex de segment) al càlcul d’adreces als IA-32?",
      "respostes": {
        "a": "Proporciona la mida del segment.",
        "b": "Proporciona la base del segment.",
        "c": "Proporciona el offset del segment.",
        "d": "Proporciona la entrada al descriptor del segment a la taula de descriptors de segments."
      },
      "correcta": "d",
      "type": "multi"
    },
    {
      "id": 74,
      "text": "Per quin procés és necessari l’implementació del Dirty bit?",
      "respostes": {
        "a": "Write Through a les cachés.",
        "b": "Write Back a les cachés.",
        "c": "Control de la paginació.",
        "d": "Control de la segmentació."
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 75,
      "text": "Quin és l’avantatge de que la caché de nivell 2 sigui interna en comptes d’externa?",
      "respostes": {
        "a": "L’amplada del bus de dades de connexió entre la CPU i la caché és més gran.",
        "b": "L’amplada del bus de dades de connexió entre la CPU i la caché és més petit.",
        "c": "La freqüència de rellotge del bus de dades entre CPU i la memòria principal és més gran.",
        "d": "La mida de la caché pot ser més gran."
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 76,
      "text": "Quin algoritme de reemplaçament implentaries a una caché associativa en 4-camins econòmica?",
      "respostes": {
        "a": "LRU (Least Recent Used).",
        "b": "LFU (Least Frequently Used).",
        "c": "Random.",
        "d": "Cap dels anteriors."
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 77,
      "text": "Quin estat del protocol MESI no permet que es segueixi una política Write-Back completament?",
      "respostes": {
        "a": "M",
        "b": "S",
        "c": "E",
        "d": "I"
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 78,
      "text": "Quantes sortides necessita un decodificador de una caché completament associativa per seleccionar conjunt?",
      "respostes": {
        "a": "Cap.",
        "b": "Tantes com conjunts tingui.",
        "c": "Tantes com camins tingui.",
        "d": "Cap de les anteriors respostes és correcte."
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 79,
      "text": "Quin paràmetre d’un processador queda deteriorat quan es multiplexen senyals de dades i adreces?",
      "respostes": {
        "a": "El número de pins del xip queda incrementat.",
        "b": "El temps de cicle de rellotge.",
        "c": "El temps de cicle de Bus.",
        "d": "El sincronisme amb dispositiu lents."
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 80,
      "text": "A quin tipus de bus connectaries una caché externa a un sistema modern?",
      "respostes": {
        "a": "Backside Bus.",
        "b": "Frontside Bus.",
        "c": "AGP.",
        "d": "PCI."
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 81,
      "text": "Quin tipus de connexió és la més adient per la connexió de un sistema de presentació en pantalla?",
      "respostes": {
        "a": "AGP.",
        "b": "RS232.",
        "c": "Firewire.",
        "d": "USB."
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 82,
      "text": "Què implica que un disc dur (HD) treballi a velocitat angular costant (CAV)?",
      "respostes": {
        "a": "La velocitat de gir és independent de la localització del capsal i es desaprofita superfície del HD.",
        "b": "La velocitat de gir és independent de la localització del capsal i s’aprofita millor la superfície del HD.",
        "c": "La velocitat de gir varia en funció de la localització del capsal i es desaprofita superfície del HD.",
        "d": "La velocitat de gir varia en funció de la localització del capsal i s’aprofita millor superfície del HD."
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 83,
      "text": "Perquè permet incrementar la densitat d’informació per unitat de superfície els DVDs respecte als CDs?",
      "respostes": {
        "a": "Es fan servir les dues cares del disc.",
        "b": "S’aprofiten les propietats de polarització de la llum.",
        "c": "Es fa servir una longitud d’ona més gran pel laser.",
        "d": "Es fa servir una longitud d’ona més petita pel laser."
      },
      "correcta": "d",
      "type": "multi"
    },
    {
      "id": 84,
      "text": "Quan es genera una interrupció autovectoritzada, On es troben les adreces de les diferents rutines d’atenció a les interrupcions (IHR)?:",
      "respostes": {
        "a": "Son el propi vector d'interrupció.",
        "b": "La dona la interfície E/S que demana la interrupció",
        "c": "Estan a una taula a memòria.",
        "d": "Les genera el processador a partir del senyal d’interrupció."
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 85,
      "text": "Com gestionen els sistemes d’interrupcions que funcionen per sondeig (polling) les prioritats?",
      "respostes": {
        "a": "Mitjançant un controlador d´interrupcions.",
        "b": "Mitjançant Hardware específic",
        "c": "Mitjançant software.",
        "d": "La interfície d’entrada/sortida té un registre per gestionar la prioritat."
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 86,
      "text": "Dividim el datapath d'un RISC-V single cycle en m etapes temporalment balancejades. Si no tenim cap tipus de dependència en el nostre programa, augmentarem el rendiment del processador?",
      "respostes": {
        "a": "No, el CPI tendeix a 1",
        "b": "Sí, executarem m instruccions més per unitat de temps",
        "c": "Sí, l'augment de rendiment és m/N on N son el nombre d'instruccions",
        "d": "No, l'IPC tendeix a 1"
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 87,
      "text": "Quin/es de les següents característiques és/són habitual/s als processadors tipus RISC?:",
      "respostes": {
        "a": "Molts modes d'adreçament",
        "b": "Mida d'instrucció fixa",
        "c": "Ampli conjunt d'instruccions",
        "d": "Operacions aritmètiques que permeten accés a memòria simultàniament"
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 88,
      "text": "En un processador amb pipeline de m=15 etapes, Quina és el CPI teòric que podem assolir?:",
      "respostes": {
        "a": "1",
        "b": "0",
        "c": "15",
        "d": "m/n, sent “n” el número d’instruccions que s’executen"
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 89,
      "text": "Per quin motiu voldrien els dissenyadors dividir l'etapa més lenta en un processador amb pipeline?",
      "respostes": {
        "a": "Per augmentar, en teoria, la freqüència del processador",
        "b": "Per minimitzar el nombre de dependències de dades",
        "c": "Per minimitzar el nombre de dependències de control",
        "d": "Per reduir el nombre d'aturades de processador (bubbles, noops)"
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 90,
      "text": "Qui marca el mínim període de rellotge en un RISC-V de 5 etapes?",
      "respostes": {
        "a": "El temps d'execució de la instrucció més lenta",
        "b": "El temps d'accés i escriptura a la memòria de dades",
        "c": "El temps d'accés a la memòria d'instruccions",
        "d": "El temps d'execució de l'etapa més lenta",
        "e": "Cap de les anteriors"
      },
      "correcta": "d",
      "type": "multi"
    },
    {
      "id": 91,
      "text": "Als pipeline, quina d'aquestes tècniques és més eficient per tractar salts condicionals?:",
      "respostes": {
        "a": "Resoldre dependències de dades de manera estàtica.",
        "b": "Resoldre dependències de dades de manera dinàmica.",
        "c": "Prediccions de salts mitjançant taules històriques.",
        "d": "Prediccions de salts de manera estàtica."
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 92,
      "text": "En un processador amb pipeline de m=15 etapes, Quina és l' IPC teòric que podem assolir?:",
      "respostes": {
        "a": "15",
        "b": "1",
        "c": "m/n, sent “n” el número d’instruccions que s’executen",
        "d": "0"
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 93,
      "text": "Qui s'encarrega de solucionar de forma estàtica les possibles dependències de dades i control en un RISC-V de 5 etapes?",
      "respostes": {
        "a": "La unitat de hazards",
        "b": "El programador",
        "c": "La unitat de dreceres (forwarding unit)",
        "d": "El compilador"
      },
      "correcta": "d",
      "type": "multi"
    },
    {
      "id": 94,
      "text": "Quin tipus de processadors fan servir una solució estàtica equivalent a la que fa la unitat de “Dispatch”?:",
      "respostes": {
        "a": "Escalars",
        "b": "Von Neumann",
        "c": "Pipeline o Superpipeline",
        "d": "VLIW"
      },
      "correcta": "d",
      "type": "multi"
    },
    {
      "id": 95,
      "text": "Quina és la funció de la unitat Branch Prediction?",
      "respostes": {
        "a": "Distribuir les instruccions durant l’execució a les diferents etapes del pipeline.",
        "b": "Optimitzar l’execució dels salts a les instruccions de control de fluxe.",
        "c": "Distribuir les instruccions durant l’execució a les diferents unitats d’execució.",
        "d": "Distribuir les instruccions durant la compilació."
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 96,
      "text": "En un processador amb pipeline de m=15 etapes, Quina és l' IPC teòric que podem assolir?:",
      "respostes": {
        "a": "15",
        "b": "1",
        "c": "m/n, sent “n” el número d’instruccions que s’executen",
        "d": "0"
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 97,
      "text": "Qui s'encarrega de solucionar de forma estàtica les possibles dependències de dades i control en un RISC-V de 5 etapes?",
      "respostes": {
        "a": "La unitat de hazards",
        "b": "El programador",
        "c": "La unitat de dreceres (forwarding unit)",
        "d": "El compilador"
      },
      "correcta": "d",
      "type": "multi"
    },
    {
      "id": 98,
      "text": "Quin tipus de processadors fan servir una solució estàtica equivalent a la que fa la unitat de “Dispatch”?:",
      "respostes": {
        "a": "Escalars",
        "b": "Von Neumann",
        "c": "Pipeline o Superpipeline",
        "d": "VLIW"
      },
      "correcta": "d",
      "type": "multi"
    },
    {
      "id": 99,
      "text": "Quina és la funció de la unitat Branch Prediction?",
      "respostes": {
        "a": "Distribuir les instruccions durant l’execució a les diferents etapes del pipeline.",
        "b": "Optimitzar l’execució dels salts a les instruccions de control de fluxe.",
        "c": "Distribuir les instruccions durant l’execució a les diferents unitats d’execució.",
        "d": "Distribuir les instruccions durant la compilació."
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 100,
      "text": "Quin tipus de gestió de memòria permet que l’espai d’adreces lògiques sigui més gran que el de les adreces físiques?",
      "respostes": {
        "a": "Paginació.",
        "b": "Paginació per demanda.",
        "c": "Segmentació.",
        "d": "Segmentació per demanda."
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 101,
      "text": "Com gestiona l’arquitectura IA-32 la paginació per no tenir PDTs de més de 1k pàgina?",
      "respostes": {
        "a": "Generant un directori de PDTs.",
        "b": "Indexant les PDT a la LDT.",
        "c": "Indexant les PDT a la GDT.",
        "d": "No és cert, podem tenir PDTs de més de 1k pàgina."
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 102,
      "text": "Quin avantatja té fer servir transferències DMA d’un cicle en comptes de les dos cicles?",
      "respostes": {
        "a": "Permeten fer transferències de blocs de dades entre dispositius diferents.",
        "b": "Permeten fer transferències de blocs de dades al mateix dispositiu.",
        "c": "Velocitat.",
        "d": "Seguretat."
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 103,
      "text": "Quin dels següents dispositius es connecta al Southbridge?",
      "respostes": {
        "a": "Disc Durs SATA",
        "b": "Bus AGP",
        "c": "Bus PCI Express",
        "d": "Memòria DRAM"
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 104,
      "text": "Quan es genera una interrupció vectoritzada, On es troben les adreces de les diferents rutines d’atenció a les interrupcions (IHR)?:",
      "respostes": {
        "a": "La dóna el interfície E/S que demana la interrupció.",
        "b": "Estan a una taula a memòria.",
        "c": "Són el propi vector d’interrupció.",
        "d": "Les genera el processador a partir del senyal d’interrupció."
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 105,
      "text": "Com es fa als busos asíncrons per sincronitzar les transferències entre els dispositius?",
      "respostes": {
        "a": "Mitjançant senyals de control i protocols de validació-reconeixement.",
        "b": "Codificant el senyal de rellotge a la mateixa línia de dades.",
        "c": "Mitjançant un senyal de rellotge comú als dispositius que es comuniquen.",
        "d": "No cal, el fet de ser asíncron ja significa que no s’han de sincronitzar els dispositius per fer les transferències."
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 106,
      "text": "Si dissenyem un interfície per connectar un dispositiu de sortida de dades que demana les dades per interrupcions, Quin registre genèric feries servir per anotar la petició de la interrupció?",
      "respostes": {
        "a": "RDE",
        "b": "RSD",
        "c": "RDS",
        "d": "RCD"
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 107,
      "text": "Què és un vector d'interrupció?",
      "respostes": {
        "a": "Una adreça d'una taula on es troba la adreça d'atenció a la interrupció (IHR).",
        "b": "Un identificador de la font d'interrupció.",
        "c": "La valor que permet emmascarà una determinada interrupció.",
        "d": "La adreça d'atenció a la interrupció (IHR)."
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 108,
      "text": "On es pot col·locar un nou bloc de dades en una memòria associativa de 4 camins? (MOD = Modulo)",
      "respostes": {
        "a": "(Address MOD (nombre de conjunts)) per seleccionar el conjunt, en qualsevol lloc del conjunt.",
        "b": "Cap de les altres respostes és correcte.",
        "c": "A qualsevol lloc.",
        "d": "(Address MOD (nombre de conjunts)) per seleccionar el conjunt, assignació directa dins del conjunt."
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 109,
      "text": "Quin tipus de protocol de gestió de bus és més eficient, en quant a velocitat, en una transferència DMA?:",
      "respostes": {
        "a": "Aturada del processador.",
        "b": "Bus compartit.",
        "c": "Ràfega (Burst).",
        "d": "Robament de cicle."
      },
      "correcta": "a",
      "type": "multi"
    },

    {
      "id": 110,
      "text": "Quin és el principal avantatge de fer servir un bus multiplexat a un microprocessador?",
      "respostes": {
        "a": "El temps de cicle de rellotge es pot optimitzar.",
        "b": "El temps de cicle de bus es pot optimitzar.",
        "c": "El temps de cicle d’instrucció es pot optimitzar.",
        "d": "Es pot implementar amb menys pins al encapsulat."
      },
      "correcta": "d",
      "type": "multi"
    },
    {
      "id": 111,
      "text": "Als processadors amb “pipeline”, que una solució sigui dinàmica vol dir què:",
      "respostes": {
        "a": "Es du a terme mentre es compila el programa.",
        "b": "Es du a terme al moment de executar les instruccions al processador.",
        "c": "Es du a terme mentre s’escriu el programa.",
        "d": "Es du a terme quan es passa de memòria principal a caché. "
      },
      "correcta": "b",
      "type": "multi"
    },
    {
      "id": 112,
      "text": "Quin tipus de processador està optimitzat per processar vàries instruccions en paral·lel?",
      "respostes": {
        "a": "Els d’arquitectura Von Newman.",
        "b": "Els processadors tipus SISD.",
        "c": "Els processadors tipus MISD.",
        "d": "Els processadors VLIW."
      },
      "correcta": "d",
      "type": "multi"
    },
    {
      "id": 113,
      "text": "Quin és el propòsit de realitzar una jerarquia amb tots els tipus de memòries als ordinadors?",
      "respostes": {
        "a": "Aconseguir un sistema de memòria gran com la memòria caché a la velocitat de la memòria principal.",
        "b": "Aconseguir un sistema de memòria gran com la memòria principal a la velocitat de la caché.",
        "c": "Aconseguir un sistema de memòria gran com la memòria secundària a la velocitat d’una caché.",
        "d": "Aconseguir un sistema de memòria gran com la memòria secundària a la velocitat de la memòria principal."
      },
      "correcta": "c",
      "type": "multi"
    },
    {
      "id": 114,
      "text": "Quantes sortides necessita un decodificador de una caché completament associativa per seleccionar conjunt?",
      "respostes": {
        "a": "Cap.",
        "b": "Tantes com conjunts tingui.",
        "c": "Tantes com camins tingui.",
        "d": "Cap de les anteriors respostes és correcte."
      },
      "correcta": "a",
      "type": "multi"
    },
    {
      "id": 115,
      "text": "Quin paràmetre d’un processador queda deteriorat quan es multiplexen senyals de dades i adreces?",
      "respostes": {
        "a": "El número de pins del xip queda incrementat.",
        "b": "El temps de cicle de rellotge.",
        "c": "El temps de cicle de Bus.",
        "d": "El sincronisme amb dispositiu lents."
      },
      "correcta": "c",
      "type": "multi"
    },
{
  "id": 116,
  "text": "Quin és el paper del selector de segment (índex de segment) al càlcul d’adreces als IA-32?",
  "respostes": {
    "a": "Proporciona la mida del segment.",
    "b": "Proporciona la base del segment.",
    "c": "Proporciona el offset del segment.",
    "d": "Proporciona la entrada al descriptor del segment a la taula de descriptors de segments."
  },
  "correcta": "d",
  "type": "multi"
},
{
  "id": 117,
  "text": "De quin paràmetre depèn el número de bits camp LRU?",
  "respostes": {
    "a": "Del número de camins de cada conjunt.",
    "b": "Del número de conjunts de la caché.",
    "c": "Del número de conjunts de cada camí.",
    "d": "Del número de línies de la caché."
  },
  "correcta": "b",
  "type": "multi"
},
{
  "id": 118,
  "text": "L’ample de banda de transferència entre CPU i memòria principal de què depèn?",
  "respostes": {
    "a": "Només de la mida del bus de dades.",
    "b": "Només de la mida del bus d’adreces.",
    "c": "De la mida del bus d’adreces i de la freqüència de rellotge del bus.",
    "d": "De la mida del bus de dades i de la freqüència de rellotge del bus."
  },
  "correcta": "d",
  "type": "multi"
},
{
  "id": 119,
  "text": "Si tenim un sistema de segmentació al qual els descriptors de segment ocupen 64bits i la mida màxima de la taula de segments es 32kBytes. Quin serà el número màxim de segments que podem tenir?",
  "respostes": {
    "a": "4096.",
    "b": "8192.",
    "c": "16384.",
    "d": "65535."
  },
  "correcta": "a",
  "type": "multi"
},
{
  "id": 120,
  "text": "Quin dels següents interfícies NO es connecta al “Southbridge” o ICH?",
  "respostes": {
    "a": "Bus PCI-Express per video.",
    "b": "Bus PCI.",
    "c": "Controladors USB.",
    "d": "Discos Duros SATA."
  },
  "correcta": "a",
  "type": "multi"
},
{
  "id": 121,
  "text": "Estàs escoltant música que tens a un disc dur connectat a l’ordinador mitjançant un USB. Quin tipus de transferència és?",
  "respostes": {
    "a": "Control.",
    "b": "Interrupció.",
    "c": "Isòcrona.",
    "d": "BULK."
  },
  "correcta": "c",
  "type": "multi"
},


{
  "id": 122,
  "text": "Estàs escoltant música que tens a un disc dur connectat a l’ordinador mitjançant un USB. Quin tipus de transferència és?",
  "respostes": {
    "a": "Control.",
    "b": "Interrupció.",
    "c": "Isòcrona.",
    "d": "BULK."
  },
  "correcta": "c",
  "type": "multi"
},

{
  "id": 123,
  "text": "Quin ha estat un dels mètodes per augmentar la densitat d’informació als diferents suports d’informació òptics (CD-DVD-BluRay)?",
  "respostes": {
    "a": "Augmentar la velocitat de rotació del disc.",
    "b": "Fer servir velocitat de rotació variable per zones.",
    "c": "Disminuir la freqüència del laser que llegeix/escriu la informació.",
    "d": "Disminuir la longitud d’ona del laser que llegeix/escriu la informació."
  },
  "correcta": "d",
  "type": "multi"
},

{
  "id": 124,
  "text": "Amb un USB, quin tipus de transferència triaries per a imprimir un document?",
  "respostes": {
    "a": "Control.",
    "b": "Bulk.",
    "c": "Isòcrona.",
    "d": "Interrupció."
  },
  "correcta": "b",
  "type": "multi"
},
{
  "id": 125,
  "text": "Quin tipus de connexió faries servir per transferir dades de vídeo d’una càmera a un ordinador en temps real?",
  "respostes": {
    "a": "PCI.",
    "b": "PCI-Express.",
    "c": "USB 2.0.",
    "d": "Firewire tipus A."
  },
  "correcta": "d",
  "type": "multi"
},

{
  "id": 126,
  "text": "Quin tipus de busos/connexions permeten treballar a freqüències més altes?",
  "respostes": {
    "a": "Paral·lel.",
    "b": "Sèrie Single-Ended.",
    "c": "Sèrie Diferencial.",
    "d": "Sèrie amb Interrupcions."
  },
  "correcta": "c",
  "type": "multi"
},
{
  "id": 127,
  "text": "Com s’aconsegueix augmentar l’ample de banda a les memòries DDR3 respecte a les DDR2?",
  "respostes": {
    "a": "Augmentant l’amplada del bus d’adreces intern amb més registres d’E/S el doble de ràpid.",
    "b": "Augmentant l’amplada del bus de dades intern amb més registres d’E/S el doble de ràpids.",
    "c": "Augmentant la freqüència del bus de memòria.",
    "d": "Fent transferències a més flancs del senyal de rellotge."
  },
  "correcta": "b",
  "type": "multi"
},
{
  "id": 128,
  "text": "Quan queden definits les pistes i sectors en un disc dur?",
  "respostes": {
    "a": "Quan es formata a alt nivell.",
    "b": "Quan es formata a baix nivell.",
    "c": "A instal·lar el sistema operatiu.",
    "d": "Quan es defineix la FAT."
  },
  "correcta": "b",
  "type": "multi"
}











  ]
}