<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="3.3.6" version="1.0">
  This file is intended to be loaded by Logisim-evolution (https://github.com/reds-heig/logisim-evolution).

  <lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="appear" val="center"/>
      <a name="facing" val="west"/>
    </tool>
    <tool name="Pin">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Probe">
      <a name="radix" val="16"/>
    </tool>
    <tool name="Tunnel">
      <a name="width" val="2"/>
    </tool>
    <tool name="Pull Resistor">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Clock">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Constant">
      <a name="value" val="0xff"/>
      <a name="width" val="8"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1">
    <tool name="PLA">
      <a name="table" val=""/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2">
    <tool name="Multiplexer">
      <a name="enable" val="false"/>
    </tool>
    <tool name="Demultiplexer">
      <a name="enable" val="false"/>
    </tool>
  </lib>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="D Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="T Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="J-K Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="S-R Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Register">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Counter">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Shift Register">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Random">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="RAM">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="ROM">
      <a name="appearance" val="logisim_evolution"/>
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#HDL-IP" name="6">
    <tool name="VHDL Entity">
      <a name="content">--------------------------------------------------------------------------------
-- HEIG-VD, institute REDS, 1400 Yverdon-les-Bains
-- Project :
-- File    :
-- Autor   :
-- Date    :
--
--------------------------------------------------------------------------------
-- Description :
--
--------------------------------------------------------------------------------

library ieee;
  use ieee.std_logic_1164.all;
  --use ieee.numeric_std.all;

entity VHDL_Component is
  port(
  ------------------------------------------------------------------------------
  --Insert input ports below
    horloge_i  : in  std_logic;                    -- input bit example
    val_i      : in  std_logic_vector(3 downto 0); -- input vector example
  ------------------------------------------------------------------------------
  --Insert output ports below
    max_o      : out std_logic;                    -- output bit example
    cpt_o      : out std_logic_Vector(3 downto 0)  -- output vector example
    );
end VHDL_Component;

--------------------------------------------------------------------------------
--Complete your VHDL description below
architecture type_architecture of VHDL_Component is


begin


end type_architecture;
</a>
    </tool>
  </lib>
  <lib desc="#TCL" name="7">
    <tool name="TclGeneric">
      <a name="content">library ieee;
use ieee.std_logic_1164.all;

entity TCL_Generic is
  port(
    --Insert input ports below
    horloge_i  : in  std_logic;                    -- input bit example
    val_i      : in  std_logic_vector(3 downto 0); -- input vector example

	  --Insert output ports below
    max_o      : out std_logic;                    -- output bit example
    cpt_o      : out std_logic_Vector(3 downto 0)  -- output vector example
  );
end TCL_Generic;
</a>
    </tool>
  </lib>
  <lib desc="#Base" name="8">
    <tool name="Text Tool">
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="text" val=""/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="#BFH-Praktika" name="9"/>
  <main name="NAND1"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="8" map="Button2" name="Menu Tool"/>
    <tool lib="8" map="Button3" name="Menu Tool"/>
    <tool lib="8" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="8" name="Poke Tool"/>
    <tool lib="8" name="Edit Tool"/>
    <tool lib="8" name="Text Tool">
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="text" val=""/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="appearance" val="NewPins"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="NAND1">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="NAND1"/>
    <a name="circuitnamedboxfixedsize" val="false"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
    <comp lib="0" loc="(240,170)" name="Pin">
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(240,220)" name="Pin">
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(460,200)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="RESULT"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="1" loc="(330,190)" name="AND Gate"/>
    <comp lib="1" loc="(400,190)" name="NOT Gate"/>
    <comp lib="8" loc="(350,128)" name="Text">
      <a name="text" val="PUT CIRCUITRY HERE"/>
    </comp>
    <wire from="(240,170)" to="(280,170)"/>
    <wire from="(240,220)" to="(280,220)"/>
    <wire from="(280,210)" to="(280,220)"/>
    <wire from="(330,190)" to="(370,190)"/>
    <wire from="(400,190)" to="(440,190)"/>
    <wire from="(440,190)" to="(440,200)"/>
    <wire from="(440,200)" to="(460,200)"/>
  </circuit>
  <circuit name="NOR1">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="NOR1"/>
    <a name="circuitnamedboxfixedsize" val="false"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
    <comp lib="0" loc="(290,200)" name="Pin">
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(290,240)" name="Pin">
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(490,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="RESULT"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="1" loc="(380,220)" name="OR Gate"/>
    <comp lib="1" loc="(430,220)" name="NOT Gate"/>
    <comp lib="8" loc="(394,148)" name="Text">
      <a name="text" val="PUT CIRCUITRY HERE"/>
    </comp>
    <wire from="(290,200)" to="(330,200)"/>
    <wire from="(290,240)" to="(330,240)"/>
    <wire from="(380,220)" to="(400,220)"/>
    <wire from="(430,220)" to="(490,220)"/>
  </circuit>
  <circuit name="XOR1">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="XOR1"/>
    <a name="circuitnamedboxfixedsize" val="false"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
    <comp lib="0" loc="(260,180)" name="Pin">
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(260,260)" name="Pin">
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(630,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="RESULT"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="1" loc="(360,180)" name="NOT Gate"/>
    <comp lib="1" loc="(360,260)" name="NOT Gate"/>
    <comp lib="1" loc="(450,170)" name="AND Gate"/>
    <comp lib="1" loc="(450,270)" name="AND Gate"/>
    <comp lib="1" loc="(540,220)" name="OR Gate"/>
    <comp lib="8" loc="(404,110)" name="Text">
      <a name="text" val="PUT CIRCUITRY HERE"/>
    </comp>
    <wire from="(260,180)" to="(280,180)"/>
    <wire from="(260,260)" to="(300,260)"/>
    <wire from="(280,180)" to="(280,240)"/>
    <wire from="(280,180)" to="(330,180)"/>
    <wire from="(280,240)" to="(380,240)"/>
    <wire from="(300,200)" to="(300,260)"/>
    <wire from="(300,200)" to="(380,200)"/>
    <wire from="(300,260)" to="(330,260)"/>
    <wire from="(360,150)" to="(360,180)"/>
    <wire from="(360,150)" to="(400,150)"/>
    <wire from="(360,260)" to="(380,260)"/>
    <wire from="(380,190)" to="(380,200)"/>
    <wire from="(380,190)" to="(400,190)"/>
    <wire from="(380,240)" to="(380,250)"/>
    <wire from="(380,250)" to="(400,250)"/>
    <wire from="(380,260)" to="(380,290)"/>
    <wire from="(380,290)" to="(400,290)"/>
    <wire from="(450,170)" to="(460,170)"/>
    <wire from="(450,270)" to="(460,270)"/>
    <wire from="(460,170)" to="(460,200)"/>
    <wire from="(460,200)" to="(490,200)"/>
    <wire from="(460,240)" to="(460,270)"/>
    <wire from="(460,240)" to="(490,240)"/>
    <wire from="(540,220)" to="(630,220)"/>
  </circuit>
  <circuit name="MUX2">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="MUX2"/>
    <a name="circuitnamedboxfixedsize" val="false"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
    <comp lib="0" loc="(250,190)" name="Pin">
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(250,260)" name="Pin">
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(250,300)" name="Pin">
      <a name="label" val="Sel"/>
    </comp>
    <comp lib="0" loc="(780,240)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="RESULT"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="1" loc="(330,300)" name="NOT Gate"/>
    <comp lib="1" loc="(400,200)" name="AND Gate"/>
    <comp lib="1" loc="(400,300)" name="AND Gate"/>
    <comp lib="1" loc="(520,250)" name="OR Gate"/>
    <comp lib="8" loc="(507,102)" name="Text">
      <a name="text" val="PUT CIRCUITRY HERE"/>
    </comp>
    <wire from="(250,190)" to="(350,190)"/>
    <wire from="(250,260)" to="(350,260)"/>
    <wire from="(250,300)" to="(270,300)"/>
    <wire from="(270,300)" to="(270,320)"/>
    <wire from="(270,300)" to="(300,300)"/>
    <wire from="(270,320)" to="(350,320)"/>
    <wire from="(330,220)" to="(330,300)"/>
    <wire from="(330,220)" to="(350,220)"/>
    <wire from="(350,180)" to="(350,190)"/>
    <wire from="(350,260)" to="(350,280)"/>
    <wire from="(400,200)" to="(470,200)"/>
    <wire from="(400,300)" to="(470,300)"/>
    <wire from="(470,200)" to="(470,230)"/>
    <wire from="(470,270)" to="(470,300)"/>
    <wire from="(520,250)" to="(770,250)"/>
    <wire from="(770,240)" to="(770,250)"/>
    <wire from="(770,240)" to="(780,240)"/>
  </circuit>
  <circuit name="MUX4">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="MUX4"/>
    <a name="circuitnamedboxfixedsize" val="false"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
    <comp lib="0" loc="(250,190)" name="Pin">
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(250,240)" name="Pin">
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(250,290)" name="Pin">
      <a name="label" val="C"/>
    </comp>
    <comp lib="0" loc="(250,340)" name="Pin">
      <a name="label" val="D"/>
    </comp>
    <comp lib="0" loc="(250,390)" name="Pin">
      <a name="label" val="Sel1"/>
    </comp>
    <comp lib="0" loc="(250,440)" name="Pin">
      <a name="label" val="Sel2"/>
    </comp>
    <comp lib="0" loc="(700,300)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="RESULT"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="1" loc="(360,390)" name="NOT Gate"/>
    <comp lib="1" loc="(360,440)" name="NOT Gate"/>
    <comp lib="8" loc="(470,108)" name="Text">
      <a name="text" val="PUT CIRCUITRY HERE"/>
    </comp>
    <comp loc="(610,180)" name="AND3"/>
    <comp loc="(610,310)" name="AND3"/>
    <comp loc="(610,440)" name="AND3"/>
    <comp loc="(610,570)" name="AND3"/>
    <comp loc="(950,480)" name="OR4"/>
    <wire from="(250,190)" to="(390,190)"/>
    <wire from="(250,240)" to="(380,240)"/>
    <wire from="(250,290)" to="(320,290)"/>
    <wire from="(250,340)" to="(310,340)"/>
    <wire from="(250,390)" to="(270,390)"/>
    <wire from="(250,440)" to="(280,440)"/>
    <wire from="(270,390)" to="(270,570)"/>
    <wire from="(270,390)" to="(290,390)"/>
    <wire from="(270,570)" to="(390,570)"/>
    <wire from="(280,440)" to="(280,590)"/>
    <wire from="(280,440)" to="(290,440)"/>
    <wire from="(280,590)" to="(390,590)"/>
    <wire from="(290,330)" to="(290,390)"/>
    <wire from="(290,330)" to="(390,330)"/>
    <wire from="(290,390)" to="(330,390)"/>
    <wire from="(290,440)" to="(290,460)"/>
    <wire from="(290,440)" to="(330,440)"/>
    <wire from="(290,460)" to="(390,460)"/>
    <wire from="(310,340)" to="(310,610)"/>
    <wire from="(310,610)" to="(390,610)"/>
    <wire from="(320,290)" to="(320,480)"/>
    <wire from="(320,480)" to="(390,480)"/>
    <wire from="(360,200)" to="(360,380)"/>
    <wire from="(360,200)" to="(390,200)"/>
    <wire from="(360,380)" to="(360,390)"/>
    <wire from="(360,380)" to="(380,380)"/>
    <wire from="(360,440)" to="(370,440)"/>
    <wire from="(370,220)" to="(370,310)"/>
    <wire from="(370,220)" to="(390,220)"/>
    <wire from="(370,310)" to="(370,440)"/>
    <wire from="(370,310)" to="(390,310)"/>
    <wire from="(380,240)" to="(380,350)"/>
    <wire from="(380,350)" to="(390,350)"/>
    <wire from="(380,380)" to="(380,440)"/>
    <wire from="(380,440)" to="(390,440)"/>
    <wire from="(390,180)" to="(390,190)"/>
    <wire from="(390,440)" to="(400,440)"/>
    <wire from="(610,180)" to="(670,180)"/>
    <wire from="(610,310)" to="(660,310)"/>
    <wire from="(610,440)" to="(640,440)"/>
    <wire from="(610,570)" to="(720,570)"/>
    <wire from="(640,440)" to="(640,520)"/>
    <wire from="(640,520)" to="(730,520)"/>
    <wire from="(660,310)" to="(660,500)"/>
    <wire from="(660,500)" to="(730,500)"/>
    <wire from="(670,180)" to="(670,480)"/>
    <wire from="(670,480)" to="(730,480)"/>
    <wire from="(680,200)" to="(680,300)"/>
    <wire from="(680,200)" to="(950,200)"/>
    <wire from="(680,300)" to="(700,300)"/>
    <wire from="(720,540)" to="(720,570)"/>
    <wire from="(720,540)" to="(730,540)"/>
    <wire from="(950,200)" to="(950,480)"/>
  </circuit>
  <circuit name="AND3">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="AND3"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
    <comp lib="0" loc="(150,140)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(150,200)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(150,270)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="C"/>
    </comp>
    <comp lib="0" loc="(450,250)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="RESULT"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="1" loc="(260,170)" name="AND Gate"/>
    <comp lib="1" loc="(360,250)" name="AND Gate"/>
    <wire from="(150,140)" to="(210,140)"/>
    <wire from="(150,200)" to="(210,200)"/>
    <wire from="(150,270)" to="(310,270)"/>
    <wire from="(210,140)" to="(210,150)"/>
    <wire from="(210,190)" to="(210,200)"/>
    <wire from="(260,170)" to="(310,170)"/>
    <wire from="(310,170)" to="(310,230)"/>
    <wire from="(360,250)" to="(450,250)"/>
  </circuit>
  <circuit name="OR3">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="OR3"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
    <comp lib="0" loc="(130,120)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(130,190)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(130,260)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="C"/>
    </comp>
    <comp lib="0" loc="(480,230)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="RESULT"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="1" loc="(230,150)" name="OR Gate"/>
    <comp lib="1" loc="(350,230)" name="OR Gate"/>
    <wire from="(130,120)" to="(180,120)"/>
    <wire from="(130,190)" to="(180,190)"/>
    <wire from="(130,260)" to="(300,260)"/>
    <wire from="(180,120)" to="(180,130)"/>
    <wire from="(180,170)" to="(180,190)"/>
    <wire from="(230,150)" to="(300,150)"/>
    <wire from="(300,150)" to="(300,210)"/>
    <wire from="(300,250)" to="(300,260)"/>
    <wire from="(350,230)" to="(480,230)"/>
  </circuit>
  <circuit name="OR4">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="OR4"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
    <comp lib="0" loc="(50,160)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(50,210)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(50,260)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="C"/>
    </comp>
    <comp lib="0" loc="(50,310)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="D"/>
    </comp>
    <comp lib="0" loc="(550,260)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="RESULT"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="1" loc="(460,260)" name="OR Gate"/>
    <comp loc="(320,160)" name="OR3"/>
    <wire from="(320,160)" to="(410,160)"/>
    <wire from="(410,160)" to="(410,240)"/>
    <wire from="(410,280)" to="(410,310)"/>
    <wire from="(460,260)" to="(550,260)"/>
    <wire from="(50,160)" to="(100,160)"/>
    <wire from="(50,180)" to="(100,180)"/>
    <wire from="(50,180)" to="(50,210)"/>
    <wire from="(50,260)" to="(60,260)"/>
    <wire from="(50,310)" to="(410,310)"/>
    <wire from="(60,200)" to="(100,200)"/>
    <wire from="(60,200)" to="(60,260)"/>
  </circuit>
</project>
