TimeQuest Timing Analyzer report for LCD_top
Tue Mar 06 22:27:51 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clkDiv:clkDivSlow|clkOut'
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clkDiv1Hz:clkDiv1Hz|clkOut'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clkDiv1Hz:clkDiv1Hz|clkOut'
 16. Slow 1200mV 85C Model Hold: 'clkDiv:clkDivSlow|clkOut'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv:clkDivSlow|clkOut'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv1Hz:clkDiv1Hz|clkOut'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clkDiv:clkDivSlow|clkOut'
 32. Slow 1200mV 0C Model Setup: 'clk'
 33. Slow 1200mV 0C Model Setup: 'clkDiv1Hz:clkDiv1Hz|clkOut'
 34. Slow 1200mV 0C Model Hold: 'clk'
 35. Slow 1200mV 0C Model Hold: 'clkDiv1Hz:clkDiv1Hz|clkOut'
 36. Slow 1200mV 0C Model Hold: 'clkDiv:clkDivSlow|clkOut'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv:clkDivSlow|clkOut'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv1Hz:clkDiv1Hz|clkOut'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Slow 1200mV 0C Model Metastability Report
 45. Fast 1200mV 0C Model Setup Summary
 46. Fast 1200mV 0C Model Hold Summary
 47. Fast 1200mV 0C Model Recovery Summary
 48. Fast 1200mV 0C Model Removal Summary
 49. Fast 1200mV 0C Model Minimum Pulse Width Summary
 50. Fast 1200mV 0C Model Setup: 'clkDiv:clkDivSlow|clkOut'
 51. Fast 1200mV 0C Model Setup: 'clk'
 52. Fast 1200mV 0C Model Setup: 'clkDiv1Hz:clkDiv1Hz|clkOut'
 53. Fast 1200mV 0C Model Hold: 'clk'
 54. Fast 1200mV 0C Model Hold: 'clkDiv:clkDivSlow|clkOut'
 55. Fast 1200mV 0C Model Hold: 'clkDiv1Hz:clkDiv1Hz|clkOut'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv:clkDivSlow|clkOut'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv1Hz:clkDiv1Hz|clkOut'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Fast 1200mV 0C Model Metastability Report
 64. Multicorner Timing Analysis Summary
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Slow Corner Signal Integrity Metrics
 72. Fast Corner Signal Integrity Metrics
 73. Setup Transfers
 74. Hold Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; LCD_top                                                         ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C16F484C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; clk                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                        ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkDiv1Hz:clkDiv1Hz|clkOut } ;
; clkDiv:clkDivSlow|clkOut   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkDiv:clkDivSlow|clkOut }   ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                        ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 241.14 MHz ; 241.14 MHz      ; clkDiv:clkDivSlow|clkOut   ;                                                               ;
; 256.94 MHz ; 250.0 MHz       ; clk                        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 467.29 MHz ; 467.29 MHz      ; clkDiv1Hz:clkDiv1Hz|clkOut ;                                                               ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clkDiv:clkDivSlow|clkOut   ; -3.147 ; -72.366       ;
; clk                        ; -2.892 ; -90.986       ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; -1.140 ; -4.693        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -0.108 ; -0.138        ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.357  ; 0.000         ;
; clkDiv:clkDivSlow|clkOut   ; 0.357  ; 0.000         ;
+----------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -66.000       ;
; clkDiv:clkDivSlow|clkOut   ; -1.000 ; -29.000       ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; -1.000 ; -6.000        ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkDiv:clkDivSlow|clkOut'                                                                                                              ;
+--------+-------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                      ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -3.147 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.071     ; 4.071      ;
; -3.084 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 4.016      ;
; -3.082 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 4.013      ;
; -3.034 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.965      ;
; -2.984 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|count[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.071     ; 3.908      ;
; -2.948 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.062     ; 3.881      ;
; -2.948 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.062     ; 3.881      ;
; -2.927 ; LCD_Driver:driver|bitNum[0]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.859      ;
; -2.923 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|count[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.060     ; 3.858      ;
; -2.921 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.062     ; 3.854      ;
; -2.920 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.062     ; 3.853      ;
; -2.869 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.072     ; 3.792      ;
; -2.845 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.777      ;
; -2.841 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.071     ; 3.765      ;
; -2.824 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|count[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.758      ;
; -2.822 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|count[3]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.756      ;
; -2.809 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|count[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.743      ;
; -2.807 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|count[3]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.741      ;
; -2.806 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.737      ;
; -2.799 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.062     ; 3.732      ;
; -2.778 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.710      ;
; -2.776 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.710      ;
; -2.776 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.710      ;
; -2.771 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.070     ; 3.696      ;
; -2.765 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.052     ; 3.708      ;
; -2.765 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.052     ; 3.708      ;
; -2.765 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.070     ; 3.690      ;
; -2.743 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.051     ; 3.687      ;
; -2.728 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[4]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.659      ;
; -2.725 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.656      ;
; -2.724 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.655      ;
; -2.717 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|enableOut  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.658      ;
; -2.717 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.052     ; 3.660      ;
; -2.717 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.052     ; 3.660      ;
; -2.713 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.647      ;
; -2.713 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.647      ;
; -2.708 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.062     ; 3.641      ;
; -2.706 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|count[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.072     ; 3.629      ;
; -2.702 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.062     ; 3.635      ;
; -2.701 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[4]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.632      ;
; -2.699 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.630      ;
; -2.699 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.630      ;
; -2.691 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[7] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.070     ; 3.616      ;
; -2.678 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|count[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.071     ; 3.602      ;
; -2.662 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|enableOut  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.603      ;
; -2.660 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.601      ;
; -2.660 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.601      ;
; -2.656 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.051     ; 3.600      ;
; -2.648 ; LCD_Driver:driver|iDataIn[12] ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.579      ;
; -2.638 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[7]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.579      ;
; -2.637 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[5]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.578      ;
; -2.633 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[6]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.574      ;
; -2.631 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.072     ; 3.554      ;
; -2.628 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|count[3]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.060     ; 3.563      ;
; -2.620 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.059     ; 3.556      ;
; -2.617 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|count[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.060     ; 3.552      ;
; -2.615 ; LCD_Driver:driver|bitNum[6]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.062     ; 3.548      ;
; -2.612 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.553      ;
; -2.612 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.553      ;
; -2.611 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|dataOut[7] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.069     ; 3.537      ;
; -2.610 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|dataOut[1] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.051     ; 3.554      ;
; -2.610 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|dataOut[2] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.051     ; 3.554      ;
; -2.610 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|dataOut[3] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.051     ; 3.554      ;
; -2.609 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|dataOut[4] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.051     ; 3.553      ;
; -2.608 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|count[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.070     ; 3.533      ;
; -2.606 ; LCD_Driver:driver|bitNum[6]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.070     ; 3.531      ;
; -2.602 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|count[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.070     ; 3.527      ;
; -2.602 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[1] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.060     ; 3.537      ;
; -2.602 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[2] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.060     ; 3.537      ;
; -2.602 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[3] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.060     ; 3.537      ;
; -2.601 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[4] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.060     ; 3.536      ;
; -2.601 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.060     ; 3.536      ;
; -2.590 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|count[3]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.060     ; 3.525      ;
; -2.590 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|bitNum[7]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.531      ;
; -2.589 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|bitNum[5]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.530      ;
; -2.585 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|bitNum[6]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.526      ;
; -2.572 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[7]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.503      ;
; -2.570 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[5]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.501      ;
; -2.569 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[6]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.500      ;
; -2.568 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.499      ;
; -2.561 ; LCD_Driver:driver|bitNum[0]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.071     ; 3.485      ;
; -2.556 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|bitNum[4]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.488      ;
; -2.555 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|RS         ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.070     ; 3.480      ;
; -2.553 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.485      ;
; -2.552 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.484      ;
; -2.547 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|count[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.059     ; 3.483      ;
; -2.543 ; LCD_Driver:driver|bitNum[6]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.062     ; 3.476      ;
; -2.541 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|count[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.059     ; 3.477      ;
; -2.539 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[7]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.470      ;
; -2.537 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[5]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.468      ;
; -2.536 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[6]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.467      ;
; -2.531 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.465      ;
; -2.523 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|dataOut[1] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.051     ; 3.467      ;
; -2.523 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|dataOut[2] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.051     ; 3.467      ;
; -2.523 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|dataOut[3] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.051     ; 3.467      ;
; -2.522 ; LCD_Driver:driver|count[0]    ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.454      ;
; -2.522 ; LCD_Driver:driver|count[0]    ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.454      ;
; -2.522 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|dataOut[4] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.051     ; 3.466      ;
; -2.516 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.450      ;
; -2.515 ; LCD_Driver:driver|count[3]    ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.447      ;
+--------+-------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                             ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -2.892 ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.064     ; 3.823      ;
; -2.802 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.737      ;
; -2.793 ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.726      ;
; -2.787 ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.720      ;
; -2.760 ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.064     ; 3.691      ;
; -2.714 ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.648      ;
; -2.713 ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.647      ;
; -2.713 ; clkDiv:clkDivSlow|count1[3]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.647      ;
; -2.710 ; clkDiv:clkDivSlow|count1[12]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.064     ; 3.641      ;
; -2.696 ; clkDiv:clkDivSlow|count1[7]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.630      ;
; -2.644 ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.579      ;
; -2.644 ; clkDiv:clkDivSlow|count1[0]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.577      ;
; -2.642 ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.577      ;
; -2.628 ; clkDiv:clkDivSlow|count1[23]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.064     ; 3.559      ;
; -2.617 ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.552      ;
; -2.615 ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.550      ;
; -2.610 ; clkDiv:clkDivSlow|count1[5]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.543      ;
; -2.607 ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.542      ;
; -2.589 ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.523      ;
; -2.556 ; clkDiv1Hz:clkDiv1Hz|count1[13] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.490      ;
; -2.531 ; clkDiv:clkDivSlow|count1[2]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.464      ;
; -2.526 ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.460      ;
; -2.506 ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.064     ; 3.437      ;
; -2.496 ; clkDiv:clkDivSlow|count1[6]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.429      ;
; -2.495 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.430      ;
; -2.492 ; clkDiv:clkDivSlow|count1[21]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.064     ; 3.423      ;
; -2.491 ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.426      ;
; -2.484 ; clkDiv:clkDivSlow|count1[8]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.418      ;
; -2.480 ; clkDiv:clkDivSlow|count1[9]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.061     ; 3.414      ;
; -2.477 ; clkDiv:clkDivSlow|count1[17]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.064     ; 3.408      ;
; -2.451 ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.385      ;
; -2.442 ; clkDiv:clkDivSlow|count1[16]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.064     ; 3.373      ;
; -2.433 ; clkDiv:clkDivSlow|count1[19]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.064     ; 3.364      ;
; -2.425 ; clkDiv1Hz:clkDiv1Hz|count1[12] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.359      ;
; -2.417 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.352      ;
; -2.392 ; clkDiv:clkDivSlow|count1[10]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.325      ;
; -2.357 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.292      ;
; -2.348 ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.282      ;
; -2.333 ; clkDiv:clkDivSlow|count1[20]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.064     ; 3.264      ;
; -2.330 ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|count1[17] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.265      ;
; -2.313 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[17] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.248      ;
; -2.300 ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.234      ;
; -2.293 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.227      ;
; -2.293 ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|count1[3]    ; clk          ; clk         ; 1.000        ; -0.064     ; 3.224      ;
; -2.288 ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.222      ;
; -2.282 ; clkDiv:clkDivSlow|count1[25]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.064     ; 3.213      ;
; -2.279 ; clkDiv:clkDivSlow|count1[11]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.212      ;
; -2.276 ; clkDiv:clkDivSlow|count1[18]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.064     ; 3.207      ;
; -2.274 ; clkDiv1Hz:clkDiv1Hz|count1[16] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.208      ;
; -2.266 ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.200      ;
; -2.265 ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.200      ;
; -2.260 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.195      ;
; -2.260 ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|count1[12]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.193      ;
; -2.259 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.194      ;
; -2.259 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[20] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.194      ;
; -2.244 ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clkDiv1Hz:clkDiv1Hz|count1[17] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.178      ;
; -2.232 ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.167      ;
; -2.232 ; clkDiv:clkDivSlow|count1[22]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.064     ; 3.163      ;
; -2.224 ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|count1[17] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.159      ;
; -2.213 ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|count1[19] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.148      ;
; -2.210 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[19] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.145      ;
; -2.188 ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[17] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.123      ;
; -2.187 ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|count1[3]    ; clk          ; clk         ; 1.000        ; -0.062     ; 3.120      ;
; -2.181 ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|count1[3]    ; clk          ; clk         ; 1.000        ; -0.062     ; 3.114      ;
; -2.172 ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.106      ;
; -2.171 ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.105      ;
; -2.171 ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.105      ;
; -2.171 ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clkDiv1Hz:clkDiv1Hz|count1[20] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.105      ;
; -2.170 ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.104      ;
; -2.170 ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clkDiv1Hz:clkDiv1Hz|count1[20] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.104      ;
; -2.163 ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.098      ;
; -2.160 ; clkDiv1Hz:clkDiv1Hz|count1[20] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.094      ;
; -2.156 ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|count1[3]    ; clk          ; clk         ; 1.000        ; -0.064     ; 3.087      ;
; -2.153 ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|count1[12]   ; clk          ; clk         ; 1.000        ; -0.060     ; 3.088      ;
; -2.148 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.083      ;
; -2.147 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.082      ;
; -2.147 ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|count1[12]   ; clk          ; clk         ; 1.000        ; -0.060     ; 3.082      ;
; -2.141 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.076      ;
; -2.141 ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clkDiv1Hz:clkDiv1Hz|count1[19] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.075      ;
; -2.139 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.074      ;
; -2.124 ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|count1[7]    ; clk          ; clk         ; 1.000        ; -0.064     ; 3.055      ;
; -2.123 ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|count1[12]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.056      ;
; -2.121 ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.056      ;
; -2.121 ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.056      ;
; -2.121 ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|count1[8]    ; clk          ; clk         ; 1.000        ; -0.064     ; 3.052      ;
; -2.120 ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|count1[20] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.055      ;
; -2.120 ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|count1[9]    ; clk          ; clk         ; 1.000        ; -0.064     ; 3.051      ;
; -2.112 ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|count1[17] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.047      ;
; -2.111 ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.046      ;
; -2.111 ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.046      ;
; -2.110 ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clkDiv1Hz:clkDiv1Hz|count1[20] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.045      ;
; -2.107 ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|count1[19] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.042      ;
; -2.107 ; clkDiv:clkDivSlow|count1[3]    ; clkDiv:clkDivSlow|count1[3]    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.041      ;
; -2.104 ; clkDiv:clkDivSlow|count1[12]   ; clkDiv:clkDivSlow|count1[3]    ; clk          ; clk         ; 1.000        ; -0.064     ; 3.035      ;
; -2.090 ; clkDiv:clkDivSlow|count1[7]    ; clkDiv:clkDivSlow|count1[3]    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.024      ;
; -2.085 ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.020      ;
; -2.085 ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.020      ;
; -2.085 ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[19] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.020      ;
; -2.084 ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[20] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.019      ;
; -2.076 ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.011      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkDiv1Hz:clkDiv1Hz|clkOut'                                                                         ;
+--------+-----------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; -1.140 ; count[2]  ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 2.072      ;
; -1.140 ; count[2]  ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 2.072      ;
; -1.123 ; count[0]  ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 2.055      ;
; -1.123 ; count[0]  ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 2.055      ;
; -1.034 ; count[1]  ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.054     ; 1.975      ;
; -1.034 ; count[1]  ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.054     ; 1.975      ;
; -0.995 ; cnt[0]    ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 1.927      ;
; -0.995 ; cnt[0]    ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 1.927      ;
; -0.846 ; cnt[0]    ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 1.778      ;
; -0.836 ; cnt[1]    ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 1.768      ;
; -0.836 ; cnt[1]    ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 1.768      ;
; -0.663 ; count[2]  ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 1.595      ;
; -0.598 ; count[2]  ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 1.530      ;
; -0.593 ; count[1]  ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.054     ; 1.534      ;
; -0.590 ; cnt[1]    ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 1.522      ;
; -0.506 ; cnt[0]    ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.072     ; 1.429      ;
; -0.485 ; count[2]  ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.072     ; 1.408      ;
; -0.463 ; count[2]  ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 1.395      ;
; -0.455 ; count[1]  ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.054     ; 1.396      ;
; -0.449 ; cnt[1]    ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.072     ; 1.372      ;
; -0.445 ; count[0]  ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 1.377      ;
; -0.420 ; cnt[0]    ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 1.352      ;
; -0.377 ; cnt[1]    ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 1.309      ;
; -0.348 ; count[0]  ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 1.280      ;
; -0.332 ; count[1]  ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.054     ; 1.273      ;
; -0.253 ; cnt[0]    ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 1.185      ;
; -0.242 ; count[0]  ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.072     ; 1.165      ;
; -0.164 ; cnt[1]    ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 1.096      ;
; 0.273  ; count[0]  ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; count[1]  ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 0.659      ;
; 0.295  ; writeData ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 0.637      ;
+--------+-----------+-----------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                            ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.108 ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; 0.000        ; 2.403      ; 2.681      ;
; -0.030 ; clkDiv:clkDivSlow|clkOut       ; clkDiv:clkDivSlow|clkOut       ; clkDiv:clkDivSlow|clkOut   ; clk         ; 0.000        ; 2.416      ; 2.772      ;
; 0.390  ; clkDiv:clkDivSlow|count1[25]   ; clkDiv:clkDivSlow|count1[25]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.609      ;
; 0.391  ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.609      ;
; 0.478  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; -0.500       ; 2.403      ; 2.767      ;
; 0.534  ; clkDiv:clkDivSlow|clkOut       ; clkDiv:clkDivSlow|clkOut       ; clkDiv:clkDivSlow|clkOut   ; clk         ; -0.500       ; 2.416      ; 2.836      ;
; 0.557  ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|count1[13]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.776      ;
; 0.559  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clk                        ; clk         ; 0.000        ; 0.060      ; 0.776      ;
; 0.559  ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|count1[14]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.561  ; clkDiv:clkDivSlow|count1[21]   ; clkDiv:clkDivSlow|count1[21]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.780      ;
; 0.562  ; clkDiv:clkDivSlow|count1[22]   ; clkDiv:clkDivSlow|count1[22]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.781      ;
; 0.563  ; clkDiv:clkDivSlow|count1[20]   ; clkDiv:clkDivSlow|count1[20]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.782      ;
; 0.569  ; clkDiv:clkDivSlow|count1[10]   ; clkDiv:clkDivSlow|count1[10]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.570  ; clkDiv1Hz:clkDiv1Hz|count1[16] ; clkDiv1Hz:clkDiv1Hz|count1[16] ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clkDiv:clkDivSlow|count1[16]   ; clkDiv:clkDivSlow|count1[16]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; clkDiv:clkDivSlow|count1[19]   ; clkDiv:clkDivSlow|count1[19]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; clkDiv:clkDivSlow|count1[2]    ; clkDiv:clkDivSlow|count1[2]    ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; clkDiv:clkDivSlow|count1[11]   ; clkDiv:clkDivSlow|count1[11]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571  ; clkDiv:clkDivSlow|count1[18]   ; clkDiv:clkDivSlow|count1[18]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; clkDiv:clkDivSlow|count1[24]   ; clkDiv:clkDivSlow|count1[24]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|count1[1]    ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.572  ; clkDiv1Hz:clkDiv1Hz|count1[24] ; clkDiv1Hz:clkDiv1Hz|count1[24] ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clk                        ; clk         ; 0.000        ; 0.060      ; 0.789      ;
; 0.572  ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clk                        ; clk         ; 0.000        ; 0.060      ; 0.789      ;
; 0.572  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clk                        ; clk         ; 0.000        ; 0.060      ; 0.789      ;
; 0.572  ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv:clkDivSlow|count1[17]   ; clkDiv:clkDivSlow|count1[17]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; clkDiv:clkDivSlow|count1[5]    ; clkDiv:clkDivSlow|count1[5]    ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.573  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clk                        ; clk         ; 0.000        ; 0.060      ; 0.790      ;
; 0.573  ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clk                        ; clk         ; 0.000        ; 0.060      ; 0.790      ;
; 0.573  ; clkDiv:clkDivSlow|count1[6]    ; clkDiv:clkDivSlow|count1[6]    ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.574  ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|count1[4]    ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.575  ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.575  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clk                        ; clk         ; 0.000        ; 0.060      ; 0.792      ;
; 0.575  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clk                        ; clk         ; 0.000        ; 0.060      ; 0.792      ;
; 0.591  ; count[1]                       ; LEDs[1]~reg0                   ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; 0.000        ; -0.146     ; 0.632      ;
; 0.690  ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|count1[15]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.909      ;
; 0.696  ; clkDiv:clkDivSlow|count1[23]   ; clkDiv:clkDivSlow|count1[23]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.915      ;
; 0.767  ; count[0]                       ; LEDs[0]~reg0                   ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; 0.000        ; -0.145     ; 0.809      ;
; 0.831  ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|count1[14]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.050      ;
; 0.834  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clk                        ; clk         ; 0.000        ; 0.060      ; 1.051      ;
; 0.835  ; clkDiv:clkDivSlow|count1[21]   ; clkDiv:clkDivSlow|count1[22]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.054      ;
; 0.845  ; clkDiv:clkDivSlow|count1[19]   ; clkDiv:clkDivSlow|count1[20]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.064      ;
; 0.845  ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|count1[2]    ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.064      ;
; 0.846  ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clkDiv1Hz:clkDiv1Hz|count1[24] ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDiv:clkDivSlow|count1[17]   ; clkDiv:clkDivSlow|count1[18]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.065      ;
; 0.846  ; clkDiv:clkDivSlow|count1[5]    ; clkDiv:clkDivSlow|count1[6]    ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.065      ;
; 0.846  ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|count1[15]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.065      ;
; 0.847  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clk                        ; clk         ; 0.000        ; 0.060      ; 1.064      ;
; 0.847  ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clk                        ; clk         ; 0.000        ; 0.060      ; 1.064      ;
; 0.847  ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.848  ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|count1[16]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.067      ;
; 0.849  ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clk                        ; clk         ; 0.000        ; 0.060      ; 1.066      ;
; 0.849  ; clkDiv:clkDivSlow|count1[22]   ; clkDiv:clkDivSlow|count1[23]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.068      ;
; 0.850  ; clkDiv:clkDivSlow|count1[20]   ; clkDiv:clkDivSlow|count1[21]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.069      ;
; 0.851  ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clk                        ; clk         ; 0.000        ; 0.060      ; 1.068      ;
; 0.851  ; clkDiv:clkDivSlow|count1[22]   ; clkDiv:clkDivSlow|count1[24]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.070      ;
; 0.852  ; clkDiv:clkDivSlow|count1[20]   ; clkDiv:clkDivSlow|count1[22]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.071      ;
; 0.857  ; clkDiv:clkDivSlow|count1[10]   ; clkDiv:clkDivSlow|count1[11]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.076      ;
; 0.858  ; clkDiv:clkDivSlow|count1[16]   ; clkDiv:clkDivSlow|count1[17]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.077      ;
; 0.859  ; clkDiv:clkDivSlow|count1[24]   ; clkDiv:clkDivSlow|count1[25]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.078      ;
; 0.859  ; clkDiv:clkDivSlow|count1[18]   ; clkDiv:clkDivSlow|count1[19]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.078      ;
; 0.859  ; clkDiv:clkDivSlow|count1[0]    ; clkDiv:clkDivSlow|count1[1]    ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.078      ;
; 0.860  ; clkDiv1Hz:clkDiv1Hz|count1[24] ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clk                        ; clk         ; 0.000        ; 0.060      ; 1.077      ;
; 0.860  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clk                        ; clk         ; 0.000        ; 0.060      ; 1.077      ;
; 0.860  ; clkDiv:clkDivSlow|count1[2]    ; clkDiv:clkDivSlow|count1[4]    ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.079      ;
; 0.860  ; clkDiv:clkDivSlow|count1[16]   ; clkDiv:clkDivSlow|count1[18]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.079      ;
; 0.861  ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clkDiv1Hz:clkDiv1Hz|count1[16] ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|count1[5]    ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.861  ; clkDiv:clkDivSlow|count1[18]   ; clkDiv:clkDivSlow|count1[20]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.861  ; clkDiv:clkDivSlow|count1[0]    ; clkDiv:clkDivSlow|count1[2]    ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.862  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clk                        ; clk         ; 0.000        ; 0.060      ; 1.079      ;
; 0.862  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clk                        ; clk         ; 0.000        ; 0.060      ; 1.079      ;
; 0.862  ; clkDiv1Hz:clkDiv1Hz|count1[20] ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.863  ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.863  ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|count1[6]    ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.082      ;
; 0.864  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clk                        ; clk         ; 0.000        ; 0.060      ; 1.081      ;
; 0.864  ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clkDiv1Hz:clkDiv1Hz|count1[24] ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.082      ;
; 0.864  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clk                        ; clk         ; 0.000        ; 0.060      ; 1.081      ;
; 0.865  ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.083      ;
; 0.941  ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|count1[15]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.160      ;
; 0.943  ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|count1[16]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.162      ;
; 0.945  ; clkDiv:clkDivSlow|count1[21]   ; clkDiv:clkDivSlow|count1[23]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.164      ;
; 0.946  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clk                        ; clk         ; 0.000        ; 0.060      ; 1.163      ;
; 0.947  ; clkDiv:clkDivSlow|count1[21]   ; clkDiv:clkDivSlow|count1[24]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.166      ;
; 0.952  ; clkDiv:clkDivSlow|count1[11]   ; clkDiv:clkDivSlow|count1[13]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.173      ;
; 0.954  ; clkDiv:clkDivSlow|count1[11]   ; clkDiv:clkDivSlow|count1[14]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.175      ;
; 0.955  ; clkDiv:clkDivSlow|count1[19]   ; clkDiv:clkDivSlow|count1[21]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.174      ;
; 0.956  ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.956  ; clkDiv:clkDivSlow|count1[17]   ; clkDiv:clkDivSlow|count1[19]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.175      ;
; 0.957  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clk                        ; clk         ; 0.000        ; 0.060      ; 1.174      ;
; 0.957  ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clk                        ; clk         ; 0.000        ; 0.060      ; 1.174      ;
; 0.957  ; clkDiv:clkDivSlow|count1[19]   ; clkDiv:clkDivSlow|count1[22]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.176      ;
; 0.957  ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|count1[4]    ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.176      ;
; 0.958  ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|count1[17]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.177      ;
; 0.958  ; clkDiv:clkDivSlow|count1[17]   ; clkDiv:clkDivSlow|count1[20]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.177      ;
; 0.959  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clk                        ; clk         ; 0.000        ; 0.060      ; 1.176      ;
; 0.959  ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clkDiv1Hz:clkDiv1Hz|count1[24] ; clk                        ; clk         ; 0.000        ; 0.061      ; 1.177      ;
; 0.960  ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|count1[18]   ; clk                        ; clk         ; 0.000        ; 0.062      ; 1.179      ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkDiv1Hz:clkDiv1Hz|clkOut'                                                                         ;
+-------+-----------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; 0.357 ; writeData ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; count[0]  ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; count[1]  ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.360 ; cnt[0]    ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 0.580      ;
; 0.758 ; cnt[1]    ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 0.978      ;
; 0.786 ; cnt[0]    ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 1.006      ;
; 0.801 ; count[0]  ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.054      ; 1.012      ;
; 0.824 ; cnt[0]    ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 1.044      ;
; 0.832 ; count[0]  ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 1.052      ;
; 0.901 ; count[1]  ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.072      ; 1.130      ;
; 0.902 ; count[1]  ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.072      ; 1.131      ;
; 0.921 ; count[1]  ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.072      ; 1.150      ;
; 0.921 ; count[1]  ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.072      ; 1.150      ;
; 0.922 ; count[1]  ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.072      ; 1.151      ;
; 0.932 ; count[2]  ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 1.152      ;
; 0.938 ; count[2]  ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 1.158      ;
; 0.963 ; cnt[1]    ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 1.183      ;
; 0.964 ; count[2]  ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 1.184      ;
; 0.964 ; count[2]  ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 1.184      ;
; 0.965 ; count[2]  ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 1.185      ;
; 0.984 ; cnt[1]    ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 1.204      ;
; 0.984 ; cnt[1]    ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 1.204      ;
; 0.985 ; cnt[1]    ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 1.205      ;
; 1.006 ; cnt[0]    ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 1.226      ;
; 1.020 ; count[0]  ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 1.240      ;
; 1.020 ; count[0]  ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 1.240      ;
; 1.021 ; count[0]  ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 1.241      ;
; 1.039 ; cnt[1]    ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.054      ; 1.250      ;
; 1.068 ; count[2]  ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.054      ; 1.279      ;
; 1.080 ; cnt[0]    ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.054      ; 1.291      ;
; 1.103 ; cnt[0]    ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 1.323      ;
+-------+-----------+-----------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkDiv:clkDivSlow|clkOut'                                                                                                                   ;
+-------+--------------------------------+--------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.357 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[4]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; LCD_Driver:driver|dataOut[2]   ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; LCD_Driver:driver|dataOut[3]   ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; LCD_Driver:driver|dataOut[4]   ; LCD_Driver:driver|dataOut[4]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; LCD_Driver:driver|dataOut[6]   ; LCD_Driver:driver|dataOut[6]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|bitNum[5]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|bitNum[7]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|bitNum[6]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|cntCurPos[1] ; LCD_Driver:driver|cntCurPos[1] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.452 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 0.671      ;
; 0.596 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|cntCurPos[1] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 0.815      ;
; 0.795 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.015      ;
; 0.817 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[4]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.037      ;
; 0.838 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.057      ;
; 0.918 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.137      ;
; 0.936 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.155      ;
; 1.000 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[3]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.219      ;
; 1.010 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[0]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.230      ;
; 1.021 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.241      ;
; 1.049 ; LCD_Driver:driver|iDataIn[0]   ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.268      ;
; 1.052 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.271      ;
; 1.057 ; count[0]                       ; LCD_Driver:driver|iDataIn[12]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv:clkDivSlow|clkOut ; -0.500       ; 0.073      ; 0.807      ;
; 1.058 ; LCD_Driver:driver|RS           ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.277      ;
; 1.078 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[1]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.298      ;
; 1.122 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.342      ;
; 1.128 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.347      ;
; 1.176 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[3]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.395      ;
; 1.182 ; LCD_Driver:driver|dataOut[1]   ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.402      ;
; 1.185 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.405      ;
; 1.203 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[6]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.423      ;
; 1.230 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.052      ; 1.439      ;
; 1.262 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.482      ;
; 1.264 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.070      ; 1.491      ;
; 1.285 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.505      ;
; 1.316 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.535      ;
; 1.328 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[2]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.539      ;
; 1.328 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[1]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.539      ;
; 1.334 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.052      ; 1.543      ;
; 1.336 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[1]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.556      ;
; 1.339 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.559      ;
; 1.339 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.559      ;
; 1.340 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.560      ;
; 1.344 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.564      ;
; 1.346 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.566      ;
; 1.368 ; count[1]                       ; LCD_Driver:driver|iDataIn[1]   ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv:clkDivSlow|clkOut ; -0.500       ; 0.082      ; 1.127      ;
; 1.370 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|cntCurPos[1] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.052      ; 1.579      ;
; 1.372 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[2]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.583      ;
; 1.372 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[1]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.583      ;
; 1.397 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.052      ; 1.606      ;
; 1.400 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.060      ; 1.617      ;
; 1.405 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.052      ; 1.614      ;
; 1.428 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.064      ; 1.649      ;
; 1.435 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[7]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.052      ; 1.644      ;
; 1.443 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.064      ; 1.664      ;
; 1.450 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[4]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.670      ;
; 1.452 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.052      ; 1.661      ;
; 1.458 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.073      ; 1.688      ;
; 1.459 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.679      ;
; 1.465 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[4]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.685      ;
; 1.476 ; LCD_Driver:driver|dataOut[7]   ; LCD_Driver:driver|dataOut[7]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.695      ;
; 1.492 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.710      ;
; 1.494 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.714      ;
; 1.506 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.725      ;
; 1.506 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.052      ; 1.715      ;
; 1.507 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.726      ;
; 1.512 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.732      ;
; 1.516 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|bitNum[4]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.061      ; 1.734      ;
; 1.518 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.052      ; 1.727      ;
; 1.530 ; LCD_Driver:driver|cntCurPos[1] ; LCD_Driver:driver|dataOut[7]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.749      ;
; 1.531 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.073      ; 1.761      ;
; 1.535 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.052      ; 1.744      ;
; 1.539 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.064      ; 1.760      ;
; 1.542 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.073      ; 1.772      ;
; 1.550 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.769      ;
; 1.551 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.770      ;
; 1.554 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.064      ; 1.775      ;
; 1.555 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.071      ; 1.783      ;
; 1.556 ; writeData                      ; LCD_Driver:driver|iDataIn[0]   ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv:clkDivSlow|clkOut ; -0.500       ; 0.073      ; 1.306      ;
; 1.556 ; writeData                      ; LCD_Driver:driver|iDataIn[12]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv:clkDivSlow|clkOut ; -0.500       ; 0.073      ; 1.306      ;
; 1.556 ; writeData                      ; LCD_Driver:driver|iDataIn[1]   ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv:clkDivSlow|clkOut ; -0.500       ; 0.073      ; 1.306      ;
; 1.559 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|dataOut[7]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.778      ;
; 1.563 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.066      ; 1.786      ;
; 1.567 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[5]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.786      ;
; 1.567 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[6]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.786      ;
; 1.568 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[7]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.787      ;
; 1.571 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|cntCurPos[1] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.052      ; 1.780      ;
; 1.575 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.074      ; 1.806      ;
; 1.591 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|count[2]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.802      ;
; 1.591 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|count[1]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.802      ;
; 1.605 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.824      ;
; 1.615 ; writeData                      ; LCD_Driver:driver|ienable      ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv:clkDivSlow|clkOut ; -0.500       ; 0.064      ; 1.356      ;
; 1.636 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[5]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.855      ;
; 1.636 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[6]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.855      ;
; 1.637 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[7]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.062      ; 1.856      ;
; 1.650 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.064      ; 1.871      ;
; 1.651 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.066      ; 1.874      ;
; 1.658 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|cntCurPos[1] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.878      ;
; 1.660 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[4]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.074      ; 1.891      ;
+-------+--------------------------------+--------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[0]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[1]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[2]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[4]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[5]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[6]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[7]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[8]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[9]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|clkOut       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[18]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[19]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[20]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[21]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[22]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[23]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[24]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[25]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[9]    ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[0]~reg0                   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[1]~reg0                   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[5]~reg0                   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[6]~reg0                   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[7]~reg0                   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[8]~reg0                   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[9]~reg0                   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[0]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[1]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[2]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[3]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[4]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[6]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[7]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[8]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[9]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut     ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[10] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[11] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[12] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[13] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[14] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[15] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[16] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[17] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[18] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[19] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[20] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[21] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[22] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[23] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[24] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[25] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[5]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:clkDivSlow|clkOut       ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[12]   ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv:clkDivSlow|clkOut'                                                              ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; 0.377  ; 0.561        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|RS|clk                  ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|cntCurPos[0]|clk        ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|cntCurPos[1]|clk        ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|count[1]|clk            ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|count[2]|clk            ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[1]|clk          ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[2]|clk          ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[3]|clk          ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[4]|clk          ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[6]|clk          ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[7]|clk          ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|iDataIn[0]|clk          ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|iDataIn[12]|clk         ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv1Hz:clkDiv1Hz|clkOut'                                                                 ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; writeData                         ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[0]                            ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[1]                            ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]                          ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]                          ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]                          ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; writeData                         ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[0]                            ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[1]                            ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]                          ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]                          ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]                          ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; writeData                         ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[0]|clk                        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[1]|clk                        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]|clk                      ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]|clk                      ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]|clk                      ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; writeData|clk                     ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut~clkctrl|inclk[0] ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut|q                ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut~clkctrl|inclk[0] ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut~clkctrl|outclk   ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[0]|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[1]|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]|clk                      ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]|clk                      ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]|clk                      ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; writeData|clk                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; rstBt     ; clkDiv1Hz:clkDiv1Hz|clkOut ; 2.790 ; 3.279 ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut ;
; rstBt     ; clkDiv:clkDivSlow|clkOut   ; 4.239 ; 4.837 ; Fall       ; clkDiv:clkDivSlow|clkOut   ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; rstBt     ; clkDiv1Hz:clkDiv1Hz|clkOut ; -1.522 ; -2.033 ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut ;
; rstBt     ; clkDiv:clkDivSlow|clkOut   ; -1.607 ; -2.083 ; Fall       ; clkDiv:clkDivSlow|clkOut   ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDs[*]   ; clk                      ; 7.796 ; 8.013 ; Rise       ; clk                      ;
;  LEDs[0]  ; clk                      ; 6.966 ; 7.039 ; Rise       ; clk                      ;
;  LEDs[1]  ; clk                      ; 7.238 ; 7.350 ; Rise       ; clk                      ;
;  LEDs[2]  ; clk                      ; 7.796 ; 8.013 ; Rise       ; clk                      ;
;  LEDs[4]  ; clk                      ; 6.455 ; 6.521 ; Rise       ; clk                      ;
;  LEDs[5]  ; clk                      ; 6.968 ; 7.016 ; Rise       ; clk                      ;
;  LEDs[6]  ; clk                      ; 6.531 ; 6.607 ; Rise       ; clk                      ;
;  LEDs[7]  ; clk                      ; 6.755 ; 6.763 ; Rise       ; clk                      ;
;  LEDs[8]  ; clk                      ; 6.523 ; 6.568 ; Rise       ; clk                      ;
;  LEDs[9]  ; clk                      ; 6.104 ; 6.194 ; Rise       ; clk                      ;
; LCD[*]    ; clkDiv:clkDivSlow|clkOut ; 6.462 ; 6.520 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[0]   ; clkDiv:clkDivSlow|clkOut ; 6.406 ; 6.415 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[1]   ; clkDiv:clkDivSlow|clkOut ; 6.462 ; 6.520 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[2]   ; clkDiv:clkDivSlow|clkOut ; 6.407 ; 6.424 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[3]   ; clkDiv:clkDivSlow|clkOut ; 6.264 ; 6.284 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[4]   ; clkDiv:clkDivSlow|clkOut ; 6.235 ; 6.270 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[5]   ; clkDiv:clkDivSlow|clkOut ; 6.235 ; 6.270 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[6]   ; clkDiv:clkDivSlow|clkOut ; 5.895 ; 5.932 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[7]   ; clkDiv:clkDivSlow|clkOut ; 5.974 ; 5.979 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; RS        ; clkDiv:clkDivSlow|clkOut ; 6.443 ; 6.478 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; en        ; clkDiv:clkDivSlow|clkOut ; 6.387 ; 6.386 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDs[*]   ; clk                      ; 5.972 ; 6.057 ; Rise       ; clk                      ;
;  LEDs[0]  ; clk                      ; 6.798 ; 6.867 ; Rise       ; clk                      ;
;  LEDs[1]  ; clk                      ; 7.059 ; 7.165 ; Rise       ; clk                      ;
;  LEDs[2]  ; clk                      ; 7.642 ; 7.855 ; Rise       ; clk                      ;
;  LEDs[4]  ; clk                      ; 6.307 ; 6.370 ; Rise       ; clk                      ;
;  LEDs[5]  ; clk                      ; 6.801 ; 6.846 ; Rise       ; clk                      ;
;  LEDs[6]  ; clk                      ; 6.381 ; 6.454 ; Rise       ; clk                      ;
;  LEDs[7]  ; clk                      ; 6.597 ; 6.604 ; Rise       ; clk                      ;
;  LEDs[8]  ; clk                      ; 6.374 ; 6.417 ; Rise       ; clk                      ;
;  LEDs[9]  ; clk                      ; 5.972 ; 6.057 ; Rise       ; clk                      ;
; LCD[*]    ; clkDiv:clkDivSlow|clkOut ; 5.739 ; 5.774 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[0]   ; clkDiv:clkDivSlow|clkOut ; 6.231 ; 6.239 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[1]   ; clkDiv:clkDivSlow|clkOut ; 6.284 ; 6.339 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[2]   ; clkDiv:clkDivSlow|clkOut ; 6.231 ; 6.246 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[3]   ; clkDiv:clkDivSlow|clkOut ; 6.095 ; 6.113 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[4]   ; clkDiv:clkDivSlow|clkOut ; 6.066 ; 6.100 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[5]   ; clkDiv:clkDivSlow|clkOut ; 6.066 ; 6.100 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[6]   ; clkDiv:clkDivSlow|clkOut ; 5.739 ; 5.774 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[7]   ; clkDiv:clkDivSlow|clkOut ; 5.815 ; 5.819 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; RS        ; clkDiv:clkDivSlow|clkOut ; 6.266 ; 6.299 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; en        ; clkDiv:clkDivSlow|clkOut ; 6.213 ; 6.211 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 268.02 MHz ; 268.02 MHz      ; clkDiv:clkDivSlow|clkOut   ;                                                               ;
; 286.37 MHz ; 250.0 MHz       ; clk                        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 518.94 MHz ; 500.0 MHz       ; clkDiv1Hz:clkDiv1Hz|clkOut ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clkDiv:clkDivSlow|clkOut   ; -2.731 ; -62.286       ;
; clk                        ; -2.492 ; -73.671       ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; -0.927 ; -3.573        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -0.113 ; -0.147        ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.312  ; 0.000         ;
; clkDiv:clkDivSlow|clkOut   ; 0.312  ; 0.000         ;
+----------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -66.000       ;
; clkDiv:clkDivSlow|clkOut   ; -1.000 ; -29.000       ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; -1.000 ; -6.000        ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkDiv:clkDivSlow|clkOut'                                                                                                               ;
+--------+-------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                      ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -2.731 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.663      ;
; -2.681 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.056     ; 3.620      ;
; -2.642 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.582      ;
; -2.625 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.056     ; 3.564      ;
; -2.582 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.523      ;
; -2.582 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.523      ;
; -2.581 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.522      ;
; -2.581 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.522      ;
; -2.546 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|count[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.478      ;
; -2.544 ; LCD_Driver:driver|bitNum[0]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.484      ;
; -2.495 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|count[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.053     ; 3.437      ;
; -2.489 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.420      ;
; -2.473 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.405      ;
; -2.468 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|count[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.409      ;
; -2.467 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|count[3]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.408      ;
; -2.467 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|count[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.408      ;
; -2.466 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|count[3]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.054     ; 3.407      ;
; -2.461 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.401      ;
; -2.444 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.384      ;
; -2.424 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.053     ; 3.366      ;
; -2.424 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.053     ; 3.366      ;
; -2.411 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.056     ; 3.350      ;
; -2.403 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.335      ;
; -2.398 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.330      ;
; -2.388 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.053     ; 3.330      ;
; -2.388 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.053     ; 3.330      ;
; -2.384 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.324      ;
; -2.380 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[4]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.056     ; 3.319      ;
; -2.379 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[4]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.056     ; 3.318      ;
; -2.377 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.056     ; 3.316      ;
; -2.377 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.056     ; 3.316      ;
; -2.376 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.056     ; 3.315      ;
; -2.376 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.056     ; 3.315      ;
; -2.365 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.045     ; 3.315      ;
; -2.365 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.045     ; 3.315      ;
; -2.349 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 3.300      ;
; -2.330 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|enableOut  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.047     ; 3.278      ;
; -2.330 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.045     ; 3.280      ;
; -2.330 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.045     ; 3.280      ;
; -2.314 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.254      ;
; -2.309 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|count[3]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.053     ; 3.251      ;
; -2.309 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.249      ;
; -2.304 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|count[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.235      ;
; -2.300 ; LCD_Driver:driver|bitNum[6]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.240      ;
; -2.288 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|count[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.220      ;
; -2.287 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|enableOut  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.047     ; 3.235      ;
; -2.279 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[7] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.213      ;
; -2.279 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 3.230      ;
; -2.278 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.047     ; 3.226      ;
; -2.278 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.047     ; 3.226      ;
; -2.277 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.064     ; 3.208      ;
; -2.274 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|count[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.053     ; 3.216      ;
; -2.273 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|count[3]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.053     ; 3.215      ;
; -2.271 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|dataOut[7] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.205      ;
; -2.265 ; LCD_Driver:driver|bitNum[6]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.197      ;
; -2.256 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.052     ; 3.199      ;
; -2.253 ; LCD_Driver:driver|iDataIn[12] ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.056     ; 3.192      ;
; -2.249 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[7]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.047     ; 3.197      ;
; -2.247 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[5]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.047     ; 3.195      ;
; -2.243 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[6]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.047     ; 3.191      ;
; -2.243 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.047     ; 3.191      ;
; -2.243 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.047     ; 3.191      ;
; -2.237 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|dataOut[1] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 3.188      ;
; -2.233 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|dataOut[4] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 3.184      ;
; -2.232 ; LCD_Driver:driver|bitNum[0]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.164      ;
; -2.227 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|dataOut[2] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 3.178      ;
; -2.227 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|dataOut[3] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 3.178      ;
; -2.223 ; LCD_Driver:driver|count[3]    ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.163      ;
; -2.223 ; LCD_Driver:driver|count[3]    ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.163      ;
; -2.222 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|bitNum[4]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.162      ;
; -2.221 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[7]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.056     ; 3.160      ;
; -2.220 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[5]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.056     ; 3.159      ;
; -2.220 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[6]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.056     ; 3.159      ;
; -2.220 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[7]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.056     ; 3.159      ;
; -2.219 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.159      ;
; -2.219 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.159      ;
; -2.219 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[5]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.056     ; 3.158      ;
; -2.219 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[6]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.056     ; 3.158      ;
; -2.218 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|count[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.150      ;
; -2.214 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|bitNum[7]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.047     ; 3.162      ;
; -2.213 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|count[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.063     ; 3.145      ;
; -2.212 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|bitNum[5]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.047     ; 3.160      ;
; -2.208 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|bitNum[6]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.047     ; 3.156      ;
; -2.200 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[1] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.052     ; 3.143      ;
; -2.199 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.052     ; 3.142      ;
; -2.196 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[4] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.052     ; 3.139      ;
; -2.195 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.135      ;
; -2.190 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[2] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.052     ; 3.133      ;
; -2.190 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[3] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.052     ; 3.133      ;
; -2.188 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.056     ; 3.127      ;
; -2.186 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|bitNum[4]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.126      ;
; -2.183 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.123      ;
; -2.183 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.123      ;
; -2.180 ; LCD_Driver:driver|count[0]    ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.120      ;
; -2.180 ; LCD_Driver:driver|count[0]    ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.120      ;
; -2.178 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|RS         ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.061     ; 3.112      ;
; -2.176 ; LCD_Driver:driver|bitNum[6]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.055     ; 3.116      ;
; -2.170 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|dataOut[3] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 3.121      ;
; -2.170 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|dataOut[1] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 3.121      ;
; -2.169 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|dataOut[4] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 3.120      ;
+--------+-------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -2.492 ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.057     ; 3.430      ;
; -2.407 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.348      ;
; -2.382 ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.322      ;
; -2.378 ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.318      ;
; -2.362 ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.057     ; 3.300      ;
; -2.309 ; clkDiv:clkDivSlow|count1[12]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.057     ; 3.247      ;
; -2.304 ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.244      ;
; -2.304 ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.244      ;
; -2.297 ; clkDiv:clkDivSlow|count1[3]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.237      ;
; -2.280 ; clkDiv:clkDivSlow|count1[7]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.220      ;
; -2.270 ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.211      ;
; -2.267 ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.208      ;
; -2.260 ; clkDiv:clkDivSlow|count1[23]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.057     ; 3.198      ;
; -2.252 ; clkDiv:clkDivSlow|count1[0]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.192      ;
; -2.230 ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.171      ;
; -2.230 ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.171      ;
; -2.227 ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.168      ;
; -2.223 ; clkDiv:clkDivSlow|count1[5]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.163      ;
; -2.207 ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.147      ;
; -2.164 ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.104      ;
; -2.163 ; clkDiv1Hz:clkDiv1Hz|count1[13] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.103      ;
; -2.149 ; clkDiv:clkDivSlow|count1[2]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.089      ;
; -2.143 ; clkDiv:clkDivSlow|count1[21]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.057     ; 3.081      ;
; -2.142 ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.057     ; 3.080      ;
; -2.127 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.068      ;
; -2.122 ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.063      ;
; -2.117 ; clkDiv:clkDivSlow|count1[17]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.057     ; 3.055      ;
; -2.117 ; clkDiv:clkDivSlow|count1[6]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.057      ;
; -2.095 ; clkDiv:clkDivSlow|count1[8]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.035      ;
; -2.091 ; clkDiv:clkDivSlow|count1[9]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.055     ; 3.031      ;
; -2.084 ; clkDiv:clkDivSlow|count1[16]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.057     ; 3.022      ;
; -2.081 ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.021      ;
; -2.081 ; clkDiv:clkDivSlow|count1[19]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.057     ; 3.019      ;
; -2.060 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.001      ;
; -2.050 ; clkDiv1Hz:clkDiv1Hz|count1[12] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.990      ;
; -2.031 ; clkDiv:clkDivSlow|count1[10]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.055     ; 2.971      ;
; -2.010 ; clkDiv:clkDivSlow|count1[20]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.057     ; 2.948      ;
; -1.978 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.919      ;
; -1.976 ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|count1[3]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.914      ;
; -1.969 ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.910      ;
; -1.969 ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.909      ;
; -1.953 ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|count1[12]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.894      ;
; -1.950 ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.890      ;
; -1.947 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.889      ;
; -1.947 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.889      ;
; -1.947 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[20] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.889      ;
; -1.945 ; clkDiv1Hz:clkDiv1Hz|count1[16] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.885      ;
; -1.944 ; clkDiv:clkDivSlow|count1[25]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.057     ; 2.882      ;
; -1.938 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.878      ;
; -1.936 ; clkDiv:clkDivSlow|count1[18]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.057     ; 2.874      ;
; -1.933 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.874      ;
; -1.930 ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.870      ;
; -1.929 ; clkDiv:clkDivSlow|count1[11]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.055     ; 2.869      ;
; -1.916 ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.856      ;
; -1.915 ; clkDiv:clkDivSlow|count1[22]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.057     ; 2.853      ;
; -1.899 ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.840      ;
; -1.878 ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.819      ;
; -1.871 ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clkDiv1Hz:clkDiv1Hz|count1[17] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.811      ;
; -1.870 ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.811      ;
; -1.856 ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|count1[19] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.797      ;
; -1.856 ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|count1[3]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.794      ;
; -1.846 ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|count1[3]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.786      ;
; -1.842 ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|count1[3]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.782      ;
; -1.835 ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.777      ;
; -1.835 ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.777      ;
; -1.835 ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|count1[20] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.777      ;
; -1.833 ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|count1[12]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.774      ;
; -1.830 ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.772      ;
; -1.830 ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.772      ;
; -1.830 ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clkDiv1Hz:clkDiv1Hz|count1[20] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.772      ;
; -1.826 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.767      ;
; -1.825 ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.766      ;
; -1.824 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.765      ;
; -1.824 ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|count1[7]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.762      ;
; -1.823 ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.764      ;
; -1.823 ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.764      ;
; -1.823 ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.764      ;
; -1.823 ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.764      ;
; -1.822 ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clkDiv1Hz:clkDiv1Hz|count1[20] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.763      ;
; -1.822 ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clkDiv1Hz:clkDiv1Hz|count1[20] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.763      ;
; -1.822 ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|count1[12]   ; clk          ; clk         ; 1.000        ; -0.052     ; 2.765      ;
; -1.821 ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|count1[8]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.759      ;
; -1.821 ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|count1[9]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.759      ;
; -1.820 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[19] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.761      ;
; -1.818 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.759      ;
; -1.816 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.757      ;
; -1.815 ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|count1[12]   ; clk          ; clk         ; 1.000        ; -0.052     ; 2.758      ;
; -1.814 ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.755      ;
; -1.802 ; clkDiv1Hz:clkDiv1Hz|count1[20] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.742      ;
; -1.797 ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.739      ;
; -1.797 ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.739      ;
; -1.797 ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[20] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.739      ;
; -1.788 ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.730      ;
; -1.788 ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.730      ;
; -1.788 ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|count1[20] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.730      ;
; -1.782 ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.723      ;
; -1.774 ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.715      ;
; -1.774 ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.715      ;
; -1.774 ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clkDiv1Hz:clkDiv1Hz|count1[20] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.715      ;
; -1.773 ; clkDiv:clkDivSlow|count1[12]   ; clkDiv:clkDivSlow|count1[3]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.711      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkDiv1Hz:clkDiv1Hz|clkOut'                                                                          ;
+--------+-----------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; -0.927 ; count[2]  ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.055     ; 1.867      ;
; -0.927 ; count[2]  ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.055     ; 1.867      ;
; -0.911 ; count[0]  ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.055     ; 1.851      ;
; -0.911 ; count[0]  ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.055     ; 1.851      ;
; -0.825 ; count[1]  ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.047     ; 1.773      ;
; -0.825 ; count[1]  ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.047     ; 1.773      ;
; -0.802 ; cnt[0]    ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.055     ; 1.742      ;
; -0.802 ; cnt[0]    ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.055     ; 1.742      ;
; -0.655 ; cnt[1]    ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.055     ; 1.595      ;
; -0.655 ; cnt[1]    ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.055     ; 1.595      ;
; -0.641 ; cnt[0]    ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.055     ; 1.581      ;
; -0.491 ; count[2]  ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.055     ; 1.431      ;
; -0.425 ; cnt[1]    ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.055     ; 1.365      ;
; -0.423 ; count[2]  ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.055     ; 1.363      ;
; -0.410 ; count[1]  ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.047     ; 1.358      ;
; -0.349 ; cnt[0]    ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 1.281      ;
; -0.332 ; count[2]  ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 1.264      ;
; -0.306 ; count[2]  ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.055     ; 1.246      ;
; -0.292 ; count[1]  ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.047     ; 1.240      ;
; -0.291 ; count[0]  ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.055     ; 1.231      ;
; -0.289 ; cnt[1]    ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 1.221      ;
; -0.261 ; cnt[0]    ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.055     ; 1.201      ;
; -0.232 ; cnt[1]    ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.055     ; 1.172      ;
; -0.218 ; count[0]  ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.055     ; 1.158      ;
; -0.189 ; count[1]  ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.047     ; 1.137      ;
; -0.121 ; cnt[0]    ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.055     ; 1.061      ;
; -0.110 ; count[0]  ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.063     ; 1.042      ;
; -0.025 ; cnt[1]    ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.055     ; 0.965      ;
; 0.357  ; count[0]  ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; count[1]  ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.055     ; 0.583      ;
; 0.378  ; writeData ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.055     ; 0.562      ;
+--------+-----------+-----------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                             ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.113 ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; 0.000        ; 2.214      ; 2.455      ;
; -0.034 ; clkDiv:clkDivSlow|clkOut       ; clkDiv:clkDivSlow|clkOut       ; clkDiv:clkDivSlow|clkOut   ; clk         ; 0.000        ; 2.226      ; 2.546      ;
; 0.348  ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.546      ;
; 0.348  ; clkDiv:clkDivSlow|count1[25]   ; clkDiv:clkDivSlow|count1[25]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.546      ;
; 0.404  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; -0.500       ; 2.214      ; 2.472      ;
; 0.484  ; count[1]                       ; LEDs[1]~reg0                   ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; 0.000        ; -0.084     ; 0.574      ;
; 0.500  ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|count1[13]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.698      ;
; 0.502  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.504  ; clkDiv:clkDivSlow|count1[21]   ; clkDiv:clkDivSlow|count1[21]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.504  ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|count1[14]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.506  ; clkDiv:clkDivSlow|count1[20]   ; clkDiv:clkDivSlow|count1[20]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.704      ;
; 0.507  ; clkDiv:clkDivSlow|count1[22]   ; clkDiv:clkDivSlow|count1[22]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.705      ;
; 0.512  ; clkDiv1Hz:clkDiv1Hz|count1[16] ; clkDiv1Hz:clkDiv1Hz|count1[16] ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; clkDiv:clkDivSlow|count1[10]   ; clkDiv:clkDivSlow|count1[10]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.513  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDiv:clkDivSlow|count1[16]   ; clkDiv:clkDivSlow|count1[16]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDiv:clkDivSlow|count1[19]   ; clkDiv:clkDivSlow|count1[19]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDiv:clkDivSlow|count1[2]    ; clkDiv:clkDivSlow|count1[2]    ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.514  ; clkDiv1Hz:clkDiv1Hz|count1[24] ; clkDiv1Hz:clkDiv1Hz|count1[24] ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDiv:clkDivSlow|count1[18]   ; clkDiv:clkDivSlow|count1[18]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDiv:clkDivSlow|count1[24]   ; clkDiv:clkDivSlow|count1[24]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDiv:clkDivSlow|count1[11]   ; clkDiv:clkDivSlow|count1[11]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.515  ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDiv:clkDivSlow|count1[17]   ; clkDiv:clkDivSlow|count1[17]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|count1[1]    ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDiv:clkDivSlow|count1[5]    ; clkDiv:clkDivSlow|count1[5]    ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.517  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|count1[4]    ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; clkDiv:clkDivSlow|count1[6]    ; clkDiv:clkDivSlow|count1[6]    ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.518  ; clkDiv:clkDivSlow|clkOut       ; clkDiv:clkDivSlow|clkOut       ; clkDiv:clkDivSlow|clkOut   ; clk         ; -0.500       ; 2.226      ; 2.598      ;
; 0.518  ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.634  ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|count1[15]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.832      ;
; 0.635  ; clkDiv:clkDivSlow|count1[23]   ; clkDiv:clkDivSlow|count1[23]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.833      ;
; 0.652  ; count[0]                       ; LEDs[0]~reg0                   ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; 0.000        ; -0.083     ; 0.743      ;
; 0.745  ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|count1[14]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.943      ;
; 0.746  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.944      ;
; 0.749  ; clkDiv:clkDivSlow|count1[21]   ; clkDiv:clkDivSlow|count1[22]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.947      ;
; 0.752  ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.950      ;
; 0.753  ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|count1[15]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.951      ;
; 0.755  ; clkDiv:clkDivSlow|count1[20]   ; clkDiv:clkDivSlow|count1[21]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.953      ;
; 0.756  ; clkDiv:clkDivSlow|count1[22]   ; clkDiv:clkDivSlow|count1[23]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.954      ;
; 0.757  ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clkDiv1Hz:clkDiv1Hz|count1[24] ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.955      ;
; 0.757  ; clkDiv:clkDivSlow|count1[19]   ; clkDiv:clkDivSlow|count1[20]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.955      ;
; 0.759  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.759  ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.760  ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|count1[16]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|count1[2]    ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDiv:clkDivSlow|count1[17]   ; clkDiv:clkDivSlow|count1[18]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDiv:clkDivSlow|count1[5]    ; clkDiv:clkDivSlow|count1[6]    ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.761  ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clkDiv:clkDivSlow|count1[10]   ; clkDiv:clkDivSlow|count1[11]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.762  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.762  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.762  ; clkDiv:clkDivSlow|count1[16]   ; clkDiv:clkDivSlow|count1[17]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.762  ; clkDiv:clkDivSlow|count1[20]   ; clkDiv:clkDivSlow|count1[22]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.763  ; clkDiv1Hz:clkDiv1Hz|count1[24] ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.763  ; clkDiv:clkDivSlow|count1[24]   ; clkDiv:clkDivSlow|count1[25]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.763  ; clkDiv:clkDivSlow|count1[22]   ; clkDiv:clkDivSlow|count1[24]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.763  ; clkDiv:clkDivSlow|count1[18]   ; clkDiv:clkDivSlow|count1[19]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.765  ; clkDiv:clkDivSlow|count1[0]    ; clkDiv:clkDivSlow|count1[1]    ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.963      ;
; 0.766  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.964      ;
; 0.766  ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|count1[5]    ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.964      ;
; 0.769  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.967      ;
; 0.769  ; clkDiv:clkDivSlow|count1[2]    ; clkDiv:clkDivSlow|count1[4]    ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.967      ;
; 0.769  ; clkDiv:clkDivSlow|count1[16]   ; clkDiv:clkDivSlow|count1[18]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.967      ;
; 0.770  ; clkDiv1Hz:clkDiv1Hz|count1[20] ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.968      ;
; 0.770  ; clkDiv:clkDivSlow|count1[18]   ; clkDiv:clkDivSlow|count1[20]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.968      ;
; 0.771  ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clkDiv1Hz:clkDiv1Hz|count1[16] ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.969      ;
; 0.772  ; clkDiv:clkDivSlow|count1[0]    ; clkDiv:clkDivSlow|count1[2]    ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.970      ;
; 0.773  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.971      ;
; 0.773  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.971      ;
; 0.773  ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|count1[6]    ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.971      ;
; 0.774  ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clkDiv1Hz:clkDiv1Hz|count1[24] ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.972      ;
; 0.780  ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.978      ;
; 0.783  ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.981      ;
; 0.834  ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|count1[15]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 1.032      ;
; 0.838  ; clkDiv:clkDivSlow|count1[21]   ; clkDiv:clkDivSlow|count1[23]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 1.036      ;
; 0.841  ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|count1[16]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 1.039      ;
; 0.842  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clk                        ; clk         ; 0.000        ; 0.054      ; 1.040      ;
; 0.845  ; clkDiv:clkDivSlow|count1[21]   ; clkDiv:clkDivSlow|count1[24]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 1.043      ;
; 0.846  ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clk                        ; clk         ; 0.000        ; 0.054      ; 1.044      ;
; 0.846  ; clkDiv:clkDivSlow|count1[11]   ; clkDiv:clkDivSlow|count1[13]   ; clk                        ; clk         ; 0.000        ; 0.056      ; 1.046      ;
; 0.846  ; clkDiv:clkDivSlow|count1[19]   ; clkDiv:clkDivSlow|count1[21]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 1.044      ;
; 0.848  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clk                        ; clk         ; 0.000        ; 0.054      ; 1.046      ;
; 0.848  ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clk                        ; clk         ; 0.000        ; 0.054      ; 1.046      ;
; 0.849  ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clk                        ; clk         ; 0.000        ; 0.054      ; 1.047      ;
; 0.849  ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|count1[17]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 1.047      ;
; 0.849  ; clkDiv:clkDivSlow|count1[17]   ; clkDiv:clkDivSlow|count1[19]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 1.047      ;
; 0.851  ; clkDiv:clkDivSlow|count1[20]   ; clkDiv:clkDivSlow|count1[23]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 1.049      ;
; 0.852  ; clkDiv:clkDivSlow|count1[22]   ; clkDiv:clkDivSlow|count1[25]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 1.050      ;
; 0.853  ; clkDiv:clkDivSlow|count1[11]   ; clkDiv:clkDivSlow|count1[14]   ; clk                        ; clk         ; 0.000        ; 0.056      ; 1.053      ;
; 0.853  ; clkDiv:clkDivSlow|count1[19]   ; clkDiv:clkDivSlow|count1[22]   ; clk                        ; clk         ; 0.000        ; 0.054      ; 1.051      ;
; 0.855  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clk                        ; clk         ; 0.000        ; 0.054      ; 1.053      ;
; 0.855  ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clk                        ; clk         ; 0.000        ; 0.054      ; 1.053      ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkDiv1Hz:clkDiv1Hz|clkOut'                                                                          ;
+-------+-----------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; 0.312 ; writeData ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; count[0]  ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; count[1]  ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; cnt[0]    ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.055      ; 0.519      ;
; 0.690 ; cnt[1]    ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.055      ; 0.889      ;
; 0.718 ; cnt[0]    ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.055      ; 0.917      ;
; 0.730 ; count[0]  ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.047      ; 0.921      ;
; 0.742 ; count[0]  ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.055      ; 0.941      ;
; 0.744 ; cnt[0]    ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.055      ; 0.943      ;
; 0.815 ; count[1]  ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 1.022      ;
; 0.816 ; count[1]  ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 1.023      ;
; 0.832 ; count[1]  ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 1.039      ;
; 0.832 ; count[1]  ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 1.039      ;
; 0.832 ; count[1]  ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.063      ; 1.039      ;
; 0.834 ; count[2]  ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.055      ; 1.033      ;
; 0.836 ; count[2]  ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.055      ; 1.035      ;
; 0.852 ; count[2]  ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.055      ; 1.051      ;
; 0.852 ; count[2]  ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.055      ; 1.051      ;
; 0.852 ; count[2]  ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.055      ; 1.051      ;
; 0.878 ; cnt[1]    ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.055      ; 1.077      ;
; 0.885 ; cnt[1]    ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.055      ; 1.084      ;
; 0.885 ; cnt[1]    ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.055      ; 1.084      ;
; 0.885 ; cnt[1]    ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.055      ; 1.084      ;
; 0.909 ; count[0]  ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.055      ; 1.108      ;
; 0.909 ; count[0]  ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.055      ; 1.108      ;
; 0.909 ; count[0]  ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.055      ; 1.108      ;
; 0.917 ; cnt[0]    ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.055      ; 1.116      ;
; 0.954 ; cnt[1]    ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.047      ; 1.145      ;
; 0.965 ; count[2]  ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.047      ; 1.156      ;
; 0.976 ; cnt[0]    ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.047      ; 1.167      ;
; 1.001 ; cnt[0]    ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.055      ; 1.200      ;
+-------+-----------+-----------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkDiv:clkDivSlow|clkOut'                                                                                                                    ;
+-------+--------------------------------+--------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.312 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|bitNum[5]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|bitNum[7]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|bitNum[6]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[4]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:driver|dataOut[2]   ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:driver|dataOut[3]   ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:driver|dataOut[4]   ; LCD_Driver:driver|dataOut[4]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:driver|dataOut[6]   ; LCD_Driver:driver|dataOut[6]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|cntCurPos[1] ; LCD_Driver:driver|cntCurPos[1] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.397 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 0.596      ;
; 0.533 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|cntCurPos[1] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 0.731      ;
; 0.721 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.056      ; 0.921      ;
; 0.740 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[4]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.056      ; 0.940      ;
; 0.760 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 0.959      ;
; 0.829 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.027      ;
; 0.841 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.040      ;
; 0.902 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[3]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.101      ;
; 0.911 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[0]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.110      ;
; 0.934 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.056      ; 1.134      ;
; 0.945 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.144      ;
; 0.954 ; LCD_Driver:driver|RS           ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.152      ;
; 0.956 ; LCD_Driver:driver|iDataIn[0]   ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.154      ;
; 0.968 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[1]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.167      ;
; 1.008 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.207      ;
; 1.015 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.214      ;
; 1.024 ; count[0]                       ; LCD_Driver:driver|iDataIn[12]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv:clkDivSlow|clkOut ; -0.500       ; 0.047      ; 0.735      ;
; 1.070 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[3]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.269      ;
; 1.073 ; LCD_Driver:driver|dataOut[1]   ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.272      ;
; 1.076 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.056      ; 1.276      ;
; 1.081 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[6]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.056      ; 1.281      ;
; 1.118 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.046      ; 1.308      ;
; 1.140 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.347      ;
; 1.145 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.056      ; 1.345      ;
; 1.159 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.056      ; 1.359      ;
; 1.196 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.395      ;
; 1.198 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[2]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.047      ; 1.389      ;
; 1.198 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[1]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.047      ; 1.389      ;
; 1.198 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[1]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.397      ;
; 1.206 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.404      ;
; 1.216 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.046      ; 1.406      ;
; 1.218 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.056      ; 1.418      ;
; 1.218 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.056      ; 1.418      ;
; 1.226 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.056      ; 1.426      ;
; 1.227 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.056      ; 1.427      ;
; 1.234 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[2]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.047      ; 1.425      ;
; 1.234 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[1]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.047      ; 1.425      ;
; 1.249 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|cntCurPos[1] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.046      ; 1.439      ;
; 1.258 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.053      ; 1.455      ;
; 1.266 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.046      ; 1.456      ;
; 1.275 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.046      ; 1.465      ;
; 1.294 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[7]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.046      ; 1.484      ;
; 1.295 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.056      ; 1.495      ;
; 1.297 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[4]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.496      ;
; 1.309 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.056      ; 1.509      ;
; 1.311 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[4]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.510      ;
; 1.313 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.056      ; 1.513      ;
; 1.317 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.046      ; 1.507      ;
; 1.320 ; count[1]                       ; LCD_Driver:driver|iDataIn[1]   ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv:clkDivSlow|clkOut ; -0.500       ; 0.055      ; 1.039      ;
; 1.323 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.065      ; 1.532      ;
; 1.344 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.053      ; 1.541      ;
; 1.348 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.547      ;
; 1.350 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.549      ;
; 1.355 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.056      ; 1.555      ;
; 1.358 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.046      ; 1.548      ;
; 1.362 ; LCD_Driver:driver|dataOut[7]   ; LCD_Driver:driver|dataOut[7]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.560      ;
; 1.368 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|bitNum[4]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.053      ; 1.565      ;
; 1.372 ; LCD_Driver:driver|cntCurPos[1] ; LCD_Driver:driver|dataOut[7]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.570      ;
; 1.380 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.046      ; 1.570      ;
; 1.380 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.056      ; 1.580      ;
; 1.383 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.056      ; 1.583      ;
; 1.384 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.583      ;
; 1.386 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.585      ;
; 1.387 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.046      ; 1.577      ;
; 1.389 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.065      ; 1.598      ;
; 1.397 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.056      ; 1.597      ;
; 1.398 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|dataOut[7]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.596      ;
; 1.409 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.065      ; 1.618      ;
; 1.411 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.063      ; 1.618      ;
; 1.413 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[6]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.612      ;
; 1.414 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[5]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.613      ;
; 1.415 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[7]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.614      ;
; 1.415 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.058      ; 1.617      ;
; 1.420 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|cntCurPos[1] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.046      ; 1.610      ;
; 1.421 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.066      ; 1.631      ;
; 1.433 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|count[2]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.047      ; 1.624      ;
; 1.433 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|count[1]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.047      ; 1.624      ;
; 1.454 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.054      ; 1.652      ;
; 1.480 ; writeData                      ; LCD_Driver:driver|iDataIn[0]   ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv:clkDivSlow|clkOut ; -0.500       ; 0.047      ; 1.191      ;
; 1.480 ; writeData                      ; LCD_Driver:driver|iDataIn[12]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv:clkDivSlow|clkOut ; -0.500       ; 0.047      ; 1.191      ;
; 1.480 ; writeData                      ; LCD_Driver:driver|iDataIn[1]   ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv:clkDivSlow|clkOut ; -0.500       ; 0.047      ; 1.191      ;
; 1.487 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[6]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.686      ;
; 1.488 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[5]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.687      ;
; 1.489 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[7]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.055      ; 1.688      ;
; 1.491 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.066      ; 1.701      ;
; 1.494 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[4]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.066      ; 1.704      ;
; 1.494 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|cntCurPos[1] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.056      ; 1.694      ;
; 1.497 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.066      ; 1.707      ;
; 1.497 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[6]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.066      ; 1.707      ;
+-------+--------------------------------+--------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[0]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[1]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[2]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[4]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[5]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[6]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[7]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[8]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[9]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|clkOut       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[18]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[19]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[20]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[21]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[22]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[23]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[24]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[25]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[9]    ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut     ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[10] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[11] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[12] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[13] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[15] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[17] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[18] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[19] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[5]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[0]~reg0                   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[1]~reg0                   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[0]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[14] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[16] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[1]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[20] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[21] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[22] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[23] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[24] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[25] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[2]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[3]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[4]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[6]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[7]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[8]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[9]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[2]~reg0                   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[5]~reg0                   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[6]~reg0                   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[7]~reg0                   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[8]~reg0                   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[9]~reg0                   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:clkDivSlow|clkOut       ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv:clkDivSlow|clkOut'                                                               ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; 0.244  ; 0.460        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; 0.244  ; 0.460        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; 0.244  ; 0.460        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; 0.244  ; 0.460        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; 0.244  ; 0.460        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; 0.244  ; 0.460        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; 0.244  ; 0.460        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; 0.244  ; 0.460        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; 0.244  ; 0.460        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; 0.244  ; 0.460        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; 0.244  ; 0.460        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; 0.244  ; 0.460        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; 0.244  ; 0.460        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; 0.244  ; 0.460        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; 0.244  ; 0.460        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.357  ; 0.541        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; 0.357  ; 0.541        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; 0.357  ; 0.541        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; 0.357  ; 0.541        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; 0.357  ; 0.541        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|RS|clk                  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|cntCurPos[0]|clk        ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|cntCurPos[1]|clk        ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[1]|clk          ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[2]|clk          ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[3]|clk          ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[4]|clk          ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[6]|clk          ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|dataOut[7]|clk          ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|ienable|clk             ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|bitNum[5]|clk           ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|bitNum[6]|clk           ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|bitNum[7]|clk           ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv1Hz:clkDiv1Hz|clkOut'                                                                  ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; writeData                         ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[0]                            ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[1]                            ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]                          ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]                          ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]                          ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; writeData                         ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[0]                            ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[1]                            ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]                          ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]                          ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]                          ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; writeData                         ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut~clkctrl|inclk[0] ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut~clkctrl|outclk   ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[0]|clk                        ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[1]|clk                        ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]|clk                      ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]|clk                      ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]|clk                      ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; writeData|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut|q                ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[0]|clk                        ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[1]|clk                        ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]|clk                      ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]|clk                      ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]|clk                      ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; writeData|clk                     ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut~clkctrl|inclk[0] ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; rstBt     ; clkDiv1Hz:clkDiv1Hz|clkOut ; 2.499 ; 2.879 ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut ;
; rstBt     ; clkDiv:clkDivSlow|clkOut   ; 3.856 ; 4.270 ; Fall       ; clkDiv:clkDivSlow|clkOut   ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; rstBt     ; clkDiv1Hz:clkDiv1Hz|clkOut ; -1.357 ; -1.751 ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut ;
; rstBt     ; clkDiv:clkDivSlow|clkOut   ; -1.437 ; -1.812 ; Fall       ; clkDiv:clkDivSlow|clkOut   ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDs[*]   ; clk                      ; 7.459 ; 7.581 ; Rise       ; clk                      ;
;  LEDs[0]  ; clk                      ; 6.629 ; 6.604 ; Rise       ; clk                      ;
;  LEDs[1]  ; clk                      ; 6.875 ; 6.850 ; Rise       ; clk                      ;
;  LEDs[2]  ; clk                      ; 7.459 ; 7.581 ; Rise       ; clk                      ;
;  LEDs[4]  ; clk                      ; 6.144 ; 6.133 ; Rise       ; clk                      ;
;  LEDs[5]  ; clk                      ; 6.613 ; 6.575 ; Rise       ; clk                      ;
;  LEDs[6]  ; clk                      ; 6.212 ; 6.214 ; Rise       ; clk                      ;
;  LEDs[7]  ; clk                      ; 6.421 ; 6.357 ; Rise       ; clk                      ;
;  LEDs[8]  ; clk                      ; 6.200 ; 6.183 ; Rise       ; clk                      ;
;  LEDs[9]  ; clk                      ; 5.813 ; 5.844 ; Rise       ; clk                      ;
; LCD[*]    ; clkDiv:clkDivSlow|clkOut ; 6.060 ; 6.058 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[0]   ; clkDiv:clkDivSlow|clkOut ; 6.012 ; 5.996 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[1]   ; clkDiv:clkDivSlow|clkOut ; 6.060 ; 6.058 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[2]   ; clkDiv:clkDivSlow|clkOut ; 6.011 ; 5.984 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[3]   ; clkDiv:clkDivSlow|clkOut ; 5.877 ; 5.855 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[4]   ; clkDiv:clkDivSlow|clkOut ; 5.853 ; 5.851 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[5]   ; clkDiv:clkDivSlow|clkOut ; 5.853 ; 5.851 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[6]   ; clkDiv:clkDivSlow|clkOut ; 5.536 ; 5.536 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[7]   ; clkDiv:clkDivSlow|clkOut ; 5.617 ; 5.584 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; RS        ; clkDiv:clkDivSlow|clkOut ; 6.043 ; 6.034 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; en        ; clkDiv:clkDivSlow|clkOut ; 5.999 ; 5.983 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDs[*]   ; clk                      ; 5.694 ; 5.723 ; Rise       ; clk                      ;
;  LEDs[0]  ; clk                      ; 6.476 ; 6.451 ; Rise       ; clk                      ;
;  LEDs[1]  ; clk                      ; 6.712 ; 6.687 ; Rise       ; clk                      ;
;  LEDs[2]  ; clk                      ; 7.321 ; 7.442 ; Rise       ; clk                      ;
;  LEDs[4]  ; clk                      ; 6.011 ; 6.001 ; Rise       ; clk                      ;
;  LEDs[5]  ; clk                      ; 6.461 ; 6.424 ; Rise       ; clk                      ;
;  LEDs[6]  ; clk                      ; 6.076 ; 6.078 ; Rise       ; clk                      ;
;  LEDs[7]  ; clk                      ; 6.277 ; 6.216 ; Rise       ; clk                      ;
;  LEDs[8]  ; clk                      ; 6.065 ; 6.049 ; Rise       ; clk                      ;
;  LEDs[9]  ; clk                      ; 5.694 ; 5.723 ; Rise       ; clk                      ;
; LCD[*]    ; clkDiv:clkDivSlow|clkOut ; 5.397 ; 5.396 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[0]   ; clkDiv:clkDivSlow|clkOut ; 5.854 ; 5.838 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[1]   ; clkDiv:clkDivSlow|clkOut ; 5.900 ; 5.898 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[2]   ; clkDiv:clkDivSlow|clkOut ; 5.853 ; 5.826 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[3]   ; clkDiv:clkDivSlow|clkOut ; 5.725 ; 5.703 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[4]   ; clkDiv:clkDivSlow|clkOut ; 5.701 ; 5.699 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[5]   ; clkDiv:clkDivSlow|clkOut ; 5.701 ; 5.699 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[6]   ; clkDiv:clkDivSlow|clkOut ; 5.397 ; 5.396 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[7]   ; clkDiv:clkDivSlow|clkOut ; 5.475 ; 5.443 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; RS        ; clkDiv:clkDivSlow|clkOut ; 5.883 ; 5.875 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; en        ; clkDiv:clkDivSlow|clkOut ; 5.841 ; 5.825 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clkDiv:clkDivSlow|clkOut   ; -1.326 ; -29.230       ;
; clk                        ; -1.202 ; -27.119       ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; -0.191 ; -0.432        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -0.177 ; -0.274        ;
; clkDiv:clkDivSlow|clkOut   ; 0.185  ; 0.000         ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.187  ; 0.000         ;
+----------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -69.527       ;
; clkDiv:clkDivSlow|clkOut   ; -1.000 ; -29.000       ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; -1.000 ; -6.000        ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkDiv:clkDivSlow|clkOut'                                                                                                               ;
+--------+-------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                      ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.326 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.039     ; 2.274      ;
; -1.325 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.274      ;
; -1.313 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 2.256      ;
; -1.298 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.247      ;
; -1.296 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|count[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 2.239      ;
; -1.258 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.207      ;
; -1.258 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.207      ;
; -1.249 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.198      ;
; -1.249 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.198      ;
; -1.239 ; LCD_Driver:driver|bitNum[0]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.188      ;
; -1.220 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|count[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.037     ; 2.170      ;
; -1.187 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.136      ;
; -1.175 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|count[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.037     ; 2.125      ;
; -1.174 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|count[3]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.037     ; 2.124      ;
; -1.168 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.117      ;
; -1.168 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.117      ;
; -1.167 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.031     ; 2.123      ;
; -1.167 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.031     ; 2.123      ;
; -1.166 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.037     ; 2.116      ;
; -1.166 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|count[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.037     ; 2.116      ;
; -1.165 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|count[3]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.037     ; 2.115      ;
; -1.161 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.039     ; 2.109      ;
; -1.159 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|enableOut  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.032     ; 2.114      ;
; -1.148 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 2.091      ;
; -1.138 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.087      ;
; -1.138 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.087      ;
; -1.134 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.029     ; 2.092      ;
; -1.134 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.039     ; 2.082      ;
; -1.131 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|count[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 2.074      ;
; -1.121 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 2.064      ;
; -1.121 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.031     ; 2.077      ;
; -1.121 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.031     ; 2.077      ;
; -1.117 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[7] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.043     ; 2.061      ;
; -1.116 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[4]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.065      ;
; -1.114 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.063      ;
; -1.112 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.061      ;
; -1.110 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[7]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.032     ; 2.065      ;
; -1.109 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|enableOut  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.032     ; 2.064      ;
; -1.108 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[5]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.032     ; 2.063      ;
; -1.108 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.031     ; 2.064      ;
; -1.108 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.031     ; 2.064      ;
; -1.107 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[4]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.056      ;
; -1.105 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.054      ;
; -1.104 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[6]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.032     ; 2.059      ;
; -1.104 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|count[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 2.047      ;
; -1.103 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.052      ;
; -1.101 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.050      ;
; -1.095 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.044      ;
; -1.088 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.043     ; 2.032      ;
; -1.084 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|count[3]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.037     ; 2.034      ;
; -1.082 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.043     ; 2.026      ;
; -1.071 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|count[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.043     ; 2.015      ;
; -1.067 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.029     ; 2.025      ;
; -1.066 ; LCD_Driver:driver|bitNum[6]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.037     ; 2.016      ;
; -1.065 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|count[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.043     ; 2.009      ;
; -1.064 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|bitNum[7]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.032     ; 2.019      ;
; -1.062 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|bitNum[5]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.032     ; 2.017      ;
; -1.062 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.031     ; 2.018      ;
; -1.062 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.031     ; 2.018      ;
; -1.058 ; LCD_Driver:driver|iDataIn[12] ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 2.007      ;
; -1.058 ; LCD_Driver:driver|count[2]    ; LCD_Driver:driver|bitNum[6]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.032     ; 2.013      ;
; -1.055 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|count[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.037     ; 2.005      ;
; -1.054 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|count[3]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.037     ; 2.004      ;
; -1.052 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[2] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.036     ; 2.003      ;
; -1.052 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[3] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.036     ; 2.003      ;
; -1.052 ; LCD_Driver:driver|count[0]    ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.039     ; 2.000      ;
; -1.052 ; LCD_Driver:driver|count[0]    ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.039     ; 2.000      ;
; -1.049 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.036     ; 2.000      ;
; -1.049 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|dataOut[2] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.029     ; 2.007      ;
; -1.049 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|dataOut[3] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.029     ; 2.007      ;
; -1.048 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[1] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.036     ; 1.999      ;
; -1.048 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|dataOut[4] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.036     ; 1.999      ;
; -1.045 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|dataOut[1] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.029     ; 2.003      ;
; -1.045 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|dataOut[4] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.029     ; 2.003      ;
; -1.037 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.035     ; 1.989      ;
; -1.035 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.039     ; 1.983      ;
; -1.027 ; LCD_Driver:driver|count[1]    ; LCD_Driver:driver|bitNum[4]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.031     ; 1.983      ;
; -1.026 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|bitNum[4]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 1.975      ;
; -1.024 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|bitNum[0]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 1.973      ;
; -1.023 ; LCD_Driver:driver|enableOut   ; LCD_Driver:driver|enableOut  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 1.972      ;
; -1.022 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|count[2]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 1.965      ;
; -1.022 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|bitNum[1]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 1.971      ;
; -1.022 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[7]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.039     ; 1.970      ;
; -1.022 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[5]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.039     ; 1.970      ;
; -1.021 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|bitNum[6]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.039     ; 1.969      ;
; -1.014 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|dataOut[7] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.042     ; 1.959      ;
; -1.013 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[7]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.039     ; 1.961      ;
; -1.013 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[5]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.039     ; 1.961      ;
; -1.012 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|bitNum[6]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.039     ; 1.960      ;
; -1.007 ; LCD_Driver:driver|count[3]    ; LCD_Driver:driver|bitNum[2]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.039     ; 1.955      ;
; -1.007 ; LCD_Driver:driver|count[3]    ; LCD_Driver:driver|bitNum[3]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.039     ; 1.955      ;
; -1.005 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|count[1]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.044     ; 1.948      ;
; -1.003 ; LCD_Driver:driver|bitNum[4]   ; LCD_Driver:driver|RS         ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.043     ; 1.947      ;
; -1.003 ; LCD_Driver:driver|bitNum[3]   ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.036     ; 1.954      ;
; -1.001 ; LCD_Driver:driver|bitNum[6]   ; LCD_Driver:driver|dataOut[0] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 1.950      ;
; -1.001 ; LCD_Driver:driver|bitNum[2]   ; LCD_Driver:driver|dataOut[6] ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.036     ; 1.952      ;
; -0.999 ; LCD_Driver:driver|bitNum[5]   ; LCD_Driver:driver|ZeroOne    ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.037     ; 1.949      ;
; -0.996 ; LCD_Driver:driver|bitNum[1]   ; LCD_Driver:driver|bitNum[4]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.038     ; 1.945      ;
; -0.995 ; LCD_Driver:driver|count[0]    ; LCD_Driver:driver|bitNum[7]  ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.040     ; 1.942      ;
; -0.995 ; LCD_Driver:driver|bitNum[7]   ; LCD_Driver:driver|count[0]   ; clkDiv:clkDivSlow|clkOut ; clkDiv:clkDivSlow|clkOut ; 1.000        ; -0.036     ; 1.946      ;
+--------+-------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.202 ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.151      ;
; -1.136 ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.085      ;
; -1.125 ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.035     ; 2.077      ;
; -1.122 ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.035     ; 2.074      ;
; -1.118 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.070      ;
; -1.110 ; clkDiv:clkDivSlow|count1[12]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.059      ;
; -1.093 ; clkDiv:clkDivSlow|count1[3]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.035     ; 2.045      ;
; -1.087 ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.039      ;
; -1.083 ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.035      ;
; -1.083 ; clkDiv:clkDivSlow|count1[7]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.035     ; 2.035      ;
; -1.065 ; clkDiv:clkDivSlow|count1[23]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.014      ;
; -1.040 ; clkDiv:clkDivSlow|count1[0]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.035     ; 1.992      ;
; -1.025 ; clkDiv:clkDivSlow|count1[5]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.035     ; 1.977      ;
; -1.022 ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.974      ;
; -1.021 ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.973      ;
; -1.019 ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.971      ;
; -1.017 ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.969      ;
; -1.010 ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.962      ;
; -1.001 ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.950      ;
; -0.997 ; clkDiv1Hz:clkDiv1Hz|count1[13] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.949      ;
; -0.994 ; clkDiv:clkDivSlow|count1[21]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.943      ;
; -0.993 ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.945      ;
; -0.980 ; clkDiv:clkDivSlow|count1[2]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.035     ; 1.932      ;
; -0.964 ; clkDiv:clkDivSlow|count1[9]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.035     ; 1.916      ;
; -0.964 ; clkDiv:clkDivSlow|count1[6]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.035     ; 1.916      ;
; -0.963 ; clkDiv:clkDivSlow|count1[8]    ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.035     ; 1.915      ;
; -0.961 ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.913      ;
; -0.958 ; clkDiv:clkDivSlow|count1[17]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.907      ;
; -0.950 ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.902      ;
; -0.950 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.902      ;
; -0.943 ; clkDiv:clkDivSlow|count1[16]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.892      ;
; -0.933 ; clkDiv:clkDivSlow|count1[19]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.882      ;
; -0.926 ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.878      ;
; -0.923 ; clkDiv1Hz:clkDiv1Hz|count1[12] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.875      ;
; -0.922 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.874      ;
; -0.907 ; clkDiv:clkDivSlow|count1[20]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.856      ;
; -0.901 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.853      ;
; -0.899 ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.851      ;
; -0.895 ; clkDiv:clkDivSlow|count1[10]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.035     ; 1.847      ;
; -0.892 ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.844      ;
; -0.881 ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.833      ;
; -0.879 ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.831      ;
; -0.870 ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.822      ;
; -0.863 ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.815      ;
; -0.863 ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|count1[3]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.812      ;
; -0.858 ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clkDiv1Hz:clkDiv1Hz|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.810      ;
; -0.857 ; clkDiv:clkDivSlow|count1[18]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.806      ;
; -0.854 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.806      ;
; -0.852 ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|count1[12]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.804      ;
; -0.850 ; clkDiv:clkDivSlow|count1[22]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.799      ;
; -0.847 ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.799      ;
; -0.843 ; clkDiv1Hz:clkDiv1Hz|count1[15] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.795      ;
; -0.837 ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.789      ;
; -0.836 ; clkDiv:clkDivSlow|count1[25]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.785      ;
; -0.835 ; clkDiv:clkDivSlow|count1[11]   ; clkDiv:clkDivSlow|clkOut       ; clk          ; clk         ; 1.000        ; -0.035     ; 1.787      ;
; -0.834 ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|count1[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.786      ;
; -0.826 ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.778      ;
; -0.824 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.776      ;
; -0.824 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.776      ;
; -0.823 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.775      ;
; -0.820 ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.772      ;
; -0.812 ; clkDiv1Hz:clkDiv1Hz|count1[16] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.764      ;
; -0.811 ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clkDiv1Hz:clkDiv1Hz|count1[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.763      ;
; -0.806 ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.758      ;
; -0.797 ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|count1[3]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.746      ;
; -0.793 ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.745      ;
; -0.793 ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.745      ;
; -0.792 ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clkDiv1Hz:clkDiv1Hz|count1[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.744      ;
; -0.789 ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.741      ;
; -0.789 ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.741      ;
; -0.788 ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clkDiv1Hz:clkDiv1Hz|count1[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.740      ;
; -0.786 ; clkDiv1Hz:clkDiv1Hz|count1[20] ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.738      ;
; -0.786 ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|count1[3]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.738      ;
; -0.786 ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|count1[12]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.738      ;
; -0.783 ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|count1[3]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.735      ;
; -0.779 ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.731      ;
; -0.775 ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|count1[12]   ; clk          ; clk         ; 1.000        ; -0.032     ; 1.730      ;
; -0.773 ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|count1[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.725      ;
; -0.772 ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|count1[12]   ; clk          ; clk         ; 1.000        ; -0.032     ; 1.727      ;
; -0.771 ; clkDiv:clkDivSlow|count1[12]   ; clkDiv:clkDivSlow|count1[3]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.720      ;
; -0.762 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.714      ;
; -0.761 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.713      ;
; -0.760 ; clkDiv:clkDivSlow|count1[12]   ; clkDiv:clkDivSlow|count1[12]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.712      ;
; -0.758 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.710      ;
; -0.757 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.709      ;
; -0.756 ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.708      ;
; -0.755 ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|count1[7]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.704      ;
; -0.754 ; clkDiv:clkDivSlow|count1[3]    ; clkDiv:clkDivSlow|count1[3]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.706      ;
; -0.752 ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.704      ;
; -0.751 ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|count1[8]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.700      ;
; -0.749 ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|count1[9]    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.698      ;
; -0.744 ; clkDiv:clkDivSlow|count1[7]    ; clkDiv:clkDivSlow|count1[3]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.696      ;
; -0.743 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.695      ;
; -0.743 ; clkDiv:clkDivSlow|count1[3]    ; clkDiv:clkDivSlow|count1[12]   ; clk          ; clk         ; 1.000        ; -0.032     ; 1.698      ;
; -0.738 ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.690      ;
; -0.738 ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|count1[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.690      ;
; -0.735 ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.687      ;
; -0.733 ; clkDiv:clkDivSlow|count1[7]    ; clkDiv:clkDivSlow|count1[12]   ; clk          ; clk         ; 1.000        ; -0.032     ; 1.688      ;
; -0.731 ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clkDiv1Hz:clkDiv1Hz|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.683      ;
; -0.730 ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clkDiv1Hz:clkDiv1Hz|count1[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.682      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkDiv1Hz:clkDiv1Hz|clkOut'                                                                          ;
+--------+-----------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; -0.191 ; count[2]  ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 1.142      ;
; -0.191 ; count[2]  ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 1.142      ;
; -0.182 ; count[0]  ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 1.133      ;
; -0.182 ; count[0]  ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 1.133      ;
; -0.136 ; count[1]  ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.030     ; 1.093      ;
; -0.136 ; count[1]  ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.030     ; 1.093      ;
; -0.092 ; cnt[0]    ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 1.043      ;
; -0.092 ; cnt[0]    ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 1.043      ;
; -0.050 ; cnt[0]    ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 1.001      ;
; -0.007 ; cnt[1]    ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.958      ;
; -0.007 ; cnt[1]    ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.958      ;
; 0.072  ; count[2]  ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.879      ;
; 0.094  ; count[1]  ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.030     ; 0.863      ;
; 0.102  ; count[2]  ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.849      ;
; 0.122  ; cnt[1]    ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.829      ;
; 0.150  ; cnt[0]    ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.042     ; 0.795      ;
; 0.165  ; count[2]  ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.042     ; 0.780      ;
; 0.178  ; count[2]  ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.773      ;
; 0.178  ; cnt[1]    ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.042     ; 0.767      ;
; 0.180  ; count[1]  ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.030     ; 0.777      ;
; 0.192  ; count[0]  ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.759      ;
; 0.199  ; cnt[0]    ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.752      ;
; 0.237  ; cnt[1]    ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.714      ;
; 0.254  ; count[1]  ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.030     ; 0.703      ;
; 0.264  ; count[0]  ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.687      ;
; 0.284  ; cnt[0]    ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.667      ;
; 0.292  ; count[0]  ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.042     ; 0.653      ;
; 0.344  ; cnt[1]    ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.607      ;
; 0.592  ; count[0]  ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; count[1]  ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.359      ;
; 0.601  ; writeData ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.000        ; -0.036     ; 0.350      ;
+--------+-----------+-----------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                             ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.177 ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; 0.000        ; 1.399      ; 1.441      ;
; -0.097 ; clkDiv:clkDivSlow|clkOut       ; clkDiv:clkDivSlow|clkOut       ; clkDiv:clkDivSlow|clkOut   ; clk         ; 0.000        ; 1.406      ; 1.528      ;
; 0.206  ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.206  ; clkDiv:clkDivSlow|count1[25]   ; clkDiv:clkDivSlow|count1[25]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.283  ; count[1]                       ; LEDs[1]~reg0                   ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; 0.000        ; -0.059     ; 0.338      ;
; 0.298  ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|count1[13]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.299  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|count1[14]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.301  ; clkDiv:clkDivSlow|count1[21]   ; clkDiv:clkDivSlow|count1[21]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.301  ; clkDiv:clkDivSlow|count1[20]   ; clkDiv:clkDivSlow|count1[20]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.301  ; clkDiv:clkDivSlow|count1[22]   ; clkDiv:clkDivSlow|count1[22]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.306  ; clkDiv1Hz:clkDiv1Hz|count1[16] ; clkDiv1Hz:clkDiv1Hz|count1[16] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv:clkDivSlow|count1[19]   ; clkDiv:clkDivSlow|count1[19]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv:clkDivSlow|count1[5]    ; clkDiv:clkDivSlow|count1[5]    ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv:clkDivSlow|count1[10]   ; clkDiv:clkDivSlow|count1[10]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv:clkDivSlow|count1[11]   ; clkDiv:clkDivSlow|count1[11]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:clkDivSlow|count1[16]   ; clkDiv:clkDivSlow|count1[16]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:clkDivSlow|count1[18]   ; clkDiv:clkDivSlow|count1[18]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|count1[1]    ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:clkDivSlow|count1[2]    ; clkDiv:clkDivSlow|count1[2]    ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|count1[4]    ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv1Hz:clkDiv1Hz|count1[24] ; clkDiv1Hz:clkDiv1Hz|count1[24] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv:clkDivSlow|count1[17]   ; clkDiv:clkDivSlow|count1[17]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv:clkDivSlow|count1[24]   ; clkDiv:clkDivSlow|count1[24]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv:clkDivSlow|count1[6]    ; clkDiv:clkDivSlow|count1[6]    ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.365  ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|count1[15]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.484      ;
; 0.368  ; clkDiv:clkDivSlow|count1[23]   ; clkDiv:clkDivSlow|count1[23]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.487      ;
; 0.371  ; count[0]                       ; LEDs[0]~reg0                   ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; 0.000        ; -0.059     ; 0.426      ;
; 0.447  ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|count1[14]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.566      ;
; 0.448  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.567      ;
; 0.450  ; clkDiv:clkDivSlow|count1[21]   ; clkDiv:clkDivSlow|count1[22]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.569      ;
; 0.455  ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clkDiv1Hz:clkDiv1Hz|count1[24] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clkDiv:clkDivSlow|count1[19]   ; clkDiv:clkDivSlow|count1[20]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clkDiv:clkDivSlow|count1[5]    ; clkDiv:clkDivSlow|count1[6]    ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.456  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|count1[2]    ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.457  ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.457  ; clkDiv:clkDivSlow|count1[17]   ; clkDiv:clkDivSlow|count1[18]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.457  ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|count1[15]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.458  ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.459  ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.459  ; clkDiv:clkDivSlow|count1[20]   ; clkDiv:clkDivSlow|count1[21]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.459  ; clkDiv:clkDivSlow|count1[22]   ; clkDiv:clkDivSlow|count1[23]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.460  ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.460  ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|count1[16]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.462  ; clkDiv1Hz:clkDiv1Hz|count1[0]  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.462  ; clkDiv:clkDivSlow|count1[22]   ; clkDiv:clkDivSlow|count1[24]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.462  ; clkDiv:clkDivSlow|count1[20]   ; clkDiv:clkDivSlow|count1[22]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.464  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.464  ; clkDiv:clkDivSlow|count1[10]   ; clkDiv:clkDivSlow|count1[11]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.465  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDiv:clkDivSlow|count1[18]   ; clkDiv:clkDivSlow|count1[19]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|count1[5]    ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDiv:clkDivSlow|count1[0]    ; clkDiv:clkDivSlow|count1[1]    ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDiv:clkDivSlow|count1[16]   ; clkDiv:clkDivSlow|count1[17]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.466  ; clkDiv1Hz:clkDiv1Hz|count1[24] ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; clkDiv:clkDivSlow|count1[24]   ; clkDiv:clkDivSlow|count1[25]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.467  ; clkDiv1Hz:clkDiv1Hz|count1[2]  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.468  ; clkDiv1Hz:clkDiv1Hz|count1[14] ; clkDiv1Hz:clkDiv1Hz|count1[16] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDiv:clkDivSlow|count1[2]    ; clkDiv:clkDivSlow|count1[4]    ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDiv:clkDivSlow|count1[18]   ; clkDiv:clkDivSlow|count1[20]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDiv:clkDivSlow|count1[4]    ; clkDiv:clkDivSlow|count1[6]    ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDiv:clkDivSlow|count1[0]    ; clkDiv:clkDivSlow|count1[2]    ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDiv:clkDivSlow|count1[16]   ; clkDiv:clkDivSlow|count1[18]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clkDiv1Hz:clkDiv1Hz|clkOut     ; clkDiv1Hz:clkDiv1Hz|clkOut ; clk         ; -0.500       ; 1.399      ; 1.586      ;
; 0.469  ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clkDiv1Hz:clkDiv1Hz|count1[24] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.469  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clkDiv1Hz:clkDiv1Hz|count1[8]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.469  ; clkDiv1Hz:clkDiv1Hz|count1[20] ; clkDiv1Hz:clkDiv1Hz|count1[22] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.510  ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|count1[15]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.629      ;
; 0.513  ; clkDiv:clkDivSlow|count1[21]   ; clkDiv:clkDivSlow|count1[23]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.632      ;
; 0.513  ; clkDiv:clkDivSlow|count1[13]   ; clkDiv:clkDivSlow|count1[16]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.632      ;
; 0.514  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clkDiv1Hz:clkDiv1Hz|count1[6]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.633      ;
; 0.514  ; clkDiv:clkDivSlow|count1[15]   ; clkDiv:clkDivSlow|count1[16]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.633      ;
; 0.515  ; clkDiv:clkDivSlow|count1[11]   ; clkDiv:clkDivSlow|count1[13]   ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.637      ;
; 0.516  ; clkDiv:clkDivSlow|count1[21]   ; clkDiv:clkDivSlow|count1[24]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.635      ;
; 0.517  ; clkDiv:clkDivSlow|count1[23]   ; clkDiv:clkDivSlow|count1[24]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.636      ;
; 0.518  ; clkDiv1Hz:clkDiv1Hz|count1[23] ; clkDiv1Hz:clkDiv1Hz|count1[25] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.518  ; clkDiv:clkDivSlow|count1[11]   ; clkDiv:clkDivSlow|count1[14]   ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.640      ;
; 0.518  ; clkDiv:clkDivSlow|count1[19]   ; clkDiv:clkDivSlow|count1[21]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.519  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[3]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.519  ; clkDiv1Hz:clkDiv1Hz|count1[7]  ; clkDiv1Hz:clkDiv1Hz|count1[9]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.520  ; clkDiv:clkDivSlow|count1[17]   ; clkDiv:clkDivSlow|count1[19]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.639      ;
; 0.521  ; clkDiv:clkDivSlow|count1[19]   ; clkDiv:clkDivSlow|count1[22]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.640      ;
; 0.522  ; clkDiv1Hz:clkDiv1Hz|count1[1]  ; clkDiv1Hz:clkDiv1Hz|count1[4]  ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.641      ;
; 0.522  ; clkDiv:clkDivSlow|count1[1]    ; clkDiv:clkDivSlow|count1[4]    ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.641      ;
; 0.523  ; clkDiv1Hz:clkDiv1Hz|count1[21] ; clkDiv1Hz:clkDiv1Hz|count1[24] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.642      ;
; 0.523  ; clkDiv:clkDivSlow|count1[14]   ; clkDiv:clkDivSlow|count1[17]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.642      ;
; 0.523  ; clkDiv:clkDivSlow|count1[17]   ; clkDiv:clkDivSlow|count1[20]   ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.642      ;
+--------+--------------------------------+--------------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkDiv:clkDivSlow|clkOut'                                                                                                                    ;
+-------+--------------------------------+--------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.185 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|bitNum[5]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|bitNum[7]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|bitNum[6]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[4]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|cntCurPos[1] ; LCD_Driver:driver|cntCurPos[1] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; LCD_Driver:driver|dataOut[2]   ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:driver|dataOut[3]   ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:driver|dataOut[4]   ; LCD_Driver:driver|dataOut[4]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:driver|dataOut[6]   ; LCD_Driver:driver|dataOut[6]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.244 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.366      ;
; 0.318 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|cntCurPos[1] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.440      ;
; 0.421 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.543      ;
; 0.432 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[4]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.554      ;
; 0.445 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.567      ;
; 0.490 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.612      ;
; 0.500 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.622      ;
; 0.529 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[3]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.651      ;
; 0.538 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.660      ;
; 0.541 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[0]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.663      ;
; 0.557 ; LCD_Driver:driver|iDataIn[0]   ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 0.678      ;
; 0.564 ; LCD_Driver:driver|RS           ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.686      ;
; 0.568 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.690      ;
; 0.578 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[1]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.700      ;
; 0.597 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.719      ;
; 0.608 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.730      ;
; 0.624 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[3]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.746      ;
; 0.628 ; LCD_Driver:driver|dataOut[1]   ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 0.749      ;
; 0.628 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.750      ;
; 0.650 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[6]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.772      ;
; 0.664 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.032      ; 0.780      ;
; 0.679 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 0.802      ;
; 0.685 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.807      ;
; 0.685 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.043      ; 0.812      ;
; 0.694 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|dataOut[3]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.816      ;
; 0.707 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.829      ;
; 0.708 ; count[0]                       ; LCD_Driver:driver|iDataIn[12]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv:clkDivSlow|clkOut ; -0.500       ; 0.118      ; 0.430      ;
; 0.710 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.032      ; 0.826      ;
; 0.713 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 0.836      ;
; 0.719 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[1]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.032      ; 0.835      ;
; 0.720 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[1]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.842      ;
; 0.721 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[2]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.032      ; 0.837      ;
; 0.723 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 0.846      ;
; 0.729 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.851      ;
; 0.731 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|cntCurPos[1] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.032      ; 0.847      ;
; 0.731 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 0.854      ;
; 0.749 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[1]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.032      ; 0.865      ;
; 0.751 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[2]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.032      ; 0.867      ;
; 0.754 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.032      ; 0.870      ;
; 0.759 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 0.880      ;
; 0.762 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.884      ;
; 0.766 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[2]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.888      ;
; 0.772 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.032      ; 0.888      ;
; 0.773 ; LCD_Driver:driver|dataOut[7]   ; LCD_Driver:driver|dataOut[7]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.895      ;
; 0.773 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.045      ; 0.902      ;
; 0.785 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.032      ; 0.901      ;
; 0.790 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[4]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.912      ;
; 0.794 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[4]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.916      ;
; 0.799 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[7]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.032      ; 0.915      ;
; 0.800 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|dataOut[2]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.922      ;
; 0.800 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 0.923      ;
; 0.801 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.923      ;
; 0.808 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|bitNum[4]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.930      ;
; 0.810 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 0.933      ;
; 0.815 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|count[0]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.045      ; 0.944      ;
; 0.819 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|irst         ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.045      ; 0.948      ;
; 0.825 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.947      ;
; 0.826 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.948      ;
; 0.826 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|cntCurPos[0] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.032      ; 0.942      ;
; 0.828 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.950      ;
; 0.829 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.951      ;
; 0.831 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|RS           ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.032      ; 0.947      ;
; 0.832 ; LCD_Driver:driver|cntCurPos[1] ; LCD_Driver:driver|dataOut[7]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.954      ;
; 0.832 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|ienable      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.032      ; 0.948      ;
; 0.843 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|bitNum[3]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.965      ;
; 0.844 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.044      ; 0.972      ;
; 0.845 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[5]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 0.966      ;
; 0.845 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[7]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 0.966      ;
; 0.845 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[6]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 0.966      ;
; 0.847 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|cntCurPos[1] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.032      ; 0.963      ;
; 0.849 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|dataOut[7]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.971      ;
; 0.856 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|count[1]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.032      ; 0.972      ;
; 0.856 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|dataOut[0]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.978      ;
; 0.858 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.045      ; 0.987      ;
; 0.858 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|count[2]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.032      ; 0.974      ;
; 0.858 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 0.980      ;
; 0.869 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 0.992      ;
; 0.869 ; count[1]                       ; LCD_Driver:driver|iDataIn[1]   ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv:clkDivSlow|clkOut ; -0.500       ; 0.124      ; 0.597      ;
; 0.870 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[5]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 0.991      ;
; 0.870 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[7]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 0.991      ;
; 0.870 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[6]    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 0.991      ;
; 0.880 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 1.003      ;
; 0.886 ; LCD_Driver:driver|iDataIn[12]  ; LCD_Driver:driver|ZeroOne      ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.037      ; 1.007      ;
; 0.887 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 1.009      ;
; 0.891 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|enableOut    ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.036      ; 1.011      ;
; 0.893 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.040      ; 1.017      ;
; 0.900 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[1]   ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.045      ; 1.029      ;
; 0.902 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|count[3]     ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.038      ; 1.024      ;
; 0.908 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|cntCurPos[1] ; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut ; 0.000        ; 0.039      ; 1.031      ;
+-------+--------------------------------+--------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkDiv1Hz:clkDiv1Hz|clkOut'                                                                          ;
+-------+-----------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+----------------------------+----------------------------+--------------+------------+------------+
; 0.187 ; writeData ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; count[0]  ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; count[1]  ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; cnt[0]    ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.314      ;
; 0.401 ; cnt[1]    ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.521      ;
; 0.425 ; cnt[0]    ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.545      ;
; 0.427 ; count[0]  ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.030      ; 0.541      ;
; 0.445 ; count[0]  ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.565      ;
; 0.446 ; cnt[0]    ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.566      ;
; 0.474 ; count[1]  ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.042      ; 0.600      ;
; 0.488 ; count[1]  ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.042      ; 0.614      ;
; 0.497 ; count[1]  ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.042      ; 0.623      ;
; 0.499 ; count[1]  ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.042      ; 0.625      ;
; 0.499 ; count[1]  ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.042      ; 0.625      ;
; 0.505 ; cnt[1]    ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.625      ;
; 0.510 ; count[2]  ; count[2]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.630      ;
; 0.512 ; count[2]  ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.632      ;
; 0.523 ; cnt[0]    ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.643      ;
; 0.526 ; count[2]  ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.646      ;
; 0.527 ; cnt[1]    ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.647      ;
; 0.528 ; count[2]  ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.648      ;
; 0.528 ; count[2]  ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.648      ;
; 0.529 ; cnt[1]    ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.649      ;
; 0.529 ; cnt[1]    ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.649      ;
; 0.548 ; cnt[1]    ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.030      ; 0.662      ;
; 0.557 ; count[0]  ; writeData ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.677      ;
; 0.559 ; count[0]  ; cnt[0]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.679      ;
; 0.559 ; count[0]  ; cnt[1]    ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.679      ;
; 0.580 ; count[2]  ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.030      ; 0.694      ;
; 0.586 ; cnt[0]    ; count[1]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.030      ; 0.700      ;
; 0.601 ; cnt[0]    ; count[0]  ; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 0.000        ; 0.036      ; 0.721      ;
+-------+-----------+-----------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[0]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[1]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[2]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[4]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[5]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[6]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[7]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[8]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[9]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|clkOut       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[18]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[19]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[20]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[21]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[22]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[23]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[24]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[25]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[9]    ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[0]~reg0                   ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[1]~reg0                   ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[5]~reg0                   ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[6]~reg0                   ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[7]~reg0                   ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[8]~reg0                   ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[9]~reg0                   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[2]~reg0                   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[4]~reg0                   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[10] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[12] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[13] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[14] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[15] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[16] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[17] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[18] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[19] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[20] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[21] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[22] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[23] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[24] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[25] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv1Hz:clkDiv1Hz|count1[5]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[12]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[13]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[14]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[15]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[16]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[17]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[18]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[19]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:clkDivSlow|count1[20]   ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv:clkDivSlow|clkOut'                                                               ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; 0.401  ; 0.585        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; 0.401  ; 0.585        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; 0.401  ; 0.585        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; 0.401  ; 0.585        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; 0.401  ; 0.585        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; 0.401  ; 0.585        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; 0.401  ; 0.585        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; 0.401  ; 0.585        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; 0.401  ; 0.585        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; 0.401  ; 0.585        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; 0.401  ; 0.585        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; 0.401  ; 0.585        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; 0.401  ; 0.585        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; 0.401  ; 0.585        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; 0.401  ; 0.585        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|RS|clk                  ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|ZeroOne|clk             ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|bitNum[0]|clk           ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|bitNum[1]|clk           ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|bitNum[2]|clk           ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|bitNum[3]|clk           ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|bitNum[4]|clk           ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|bitNum[5]|clk           ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|bitNum[6]|clk           ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|bitNum[7]|clk           ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|cntCurPos[0]|clk        ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|cntCurPos[1]|clk        ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clkDiv:clkDivSlow|clkOut ; Rise       ; driver|count[0]|clk            ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv1Hz:clkDiv1Hz|clkOut'                                                                  ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; writeData                         ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[0]                            ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[1]                            ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]                          ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]                          ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]                          ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; writeData                         ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[0]                            ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[1]                            ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]                          ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]                          ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]                          ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; writeData                         ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[0]|clk                        ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[1]|clk                        ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]|clk                      ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]|clk                      ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]|clk                      ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; writeData|clk                     ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut~clkctrl|inclk[0] ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut|q                ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut~clkctrl|inclk[0] ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; clkDiv1Hz|clkOut~clkctrl|outclk   ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[0]|clk                        ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; cnt[1]|clk                        ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[0]|clk                      ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[1]|clk                      ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; count[2]|clk                      ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; clkDiv1Hz:clkDiv1Hz|clkOut ; Rise       ; writeData|clk                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; rstBt     ; clkDiv1Hz:clkDiv1Hz|clkOut ; 1.598 ; 2.224 ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut ;
; rstBt     ; clkDiv:clkDivSlow|clkOut   ; 2.286 ; 3.069 ; Fall       ; clkDiv:clkDivSlow|clkOut   ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; rstBt     ; clkDiv1Hz:clkDiv1Hz|clkOut ; -0.891 ; -1.537 ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut ;
; rstBt     ; clkDiv:clkDivSlow|clkOut   ; -0.857 ; -1.484 ; Fall       ; clkDiv:clkDivSlow|clkOut   ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDs[*]   ; clk                      ; 4.771 ; 5.058 ; Rise       ; clk                      ;
;  LEDs[0]  ; clk                      ; 4.205 ; 4.337 ; Rise       ; clk                      ;
;  LEDs[1]  ; clk                      ; 4.341 ; 4.531 ; Rise       ; clk                      ;
;  LEDs[2]  ; clk                      ; 4.771 ; 5.058 ; Rise       ; clk                      ;
;  LEDs[4]  ; clk                      ; 3.886 ; 4.000 ; Rise       ; clk                      ;
;  LEDs[5]  ; clk                      ; 4.167 ; 4.315 ; Rise       ; clk                      ;
;  LEDs[6]  ; clk                      ; 3.943 ; 4.058 ; Rise       ; clk                      ;
;  LEDs[7]  ; clk                      ; 4.033 ; 4.161 ; Rise       ; clk                      ;
;  LEDs[8]  ; clk                      ; 3.916 ; 4.020 ; Rise       ; clk                      ;
;  LEDs[9]  ; clk                      ; 3.692 ; 3.800 ; Rise       ; clk                      ;
; LCD[*]    ; clkDiv:clkDivSlow|clkOut ; 3.943 ; 4.028 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[0]   ; clkDiv:clkDivSlow|clkOut ; 3.904 ; 3.997 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[1]   ; clkDiv:clkDivSlow|clkOut ; 3.943 ; 4.028 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[2]   ; clkDiv:clkDivSlow|clkOut ; 3.903 ; 3.967 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[3]   ; clkDiv:clkDivSlow|clkOut ; 3.827 ; 3.898 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[4]   ; clkDiv:clkDivSlow|clkOut ; 3.816 ; 3.897 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[5]   ; clkDiv:clkDivSlow|clkOut ; 3.816 ; 3.897 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[6]   ; clkDiv:clkDivSlow|clkOut ; 3.610 ; 3.660 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[7]   ; clkDiv:clkDivSlow|clkOut ; 3.647 ; 3.696 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; RS        ; clkDiv:clkDivSlow|clkOut ; 3.935 ; 4.004 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; en        ; clkDiv:clkDivSlow|clkOut ; 3.898 ; 3.970 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDs[*]   ; clk                      ; 3.616 ; 3.720 ; Rise       ; clk                      ;
;  LEDs[0]  ; clk                      ; 4.108 ; 4.233 ; Rise       ; clk                      ;
;  LEDs[1]  ; clk                      ; 4.237 ; 4.419 ; Rise       ; clk                      ;
;  LEDs[2]  ; clk                      ; 4.683 ; 4.963 ; Rise       ; clk                      ;
;  LEDs[4]  ; clk                      ; 3.801 ; 3.910 ; Rise       ; clk                      ;
;  LEDs[5]  ; clk                      ; 4.072 ; 4.213 ; Rise       ; clk                      ;
;  LEDs[6]  ; clk                      ; 3.857 ; 3.967 ; Rise       ; clk                      ;
;  LEDs[7]  ; clk                      ; 3.943 ; 4.066 ; Rise       ; clk                      ;
;  LEDs[8]  ; clk                      ; 3.831 ; 3.931 ; Rise       ; clk                      ;
;  LEDs[9]  ; clk                      ; 3.616 ; 3.720 ; Rise       ; clk                      ;
; LCD[*]    ; clkDiv:clkDivSlow|clkOut ; 3.518 ; 3.565 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[0]   ; clkDiv:clkDivSlow|clkOut ; 3.800 ; 3.888 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[1]   ; clkDiv:clkDivSlow|clkOut ; 3.838 ; 3.920 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[2]   ; clkDiv:clkDivSlow|clkOut ; 3.800 ; 3.861 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[3]   ; clkDiv:clkDivSlow|clkOut ; 3.728 ; 3.795 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[4]   ; clkDiv:clkDivSlow|clkOut ; 3.716 ; 3.793 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[5]   ; clkDiv:clkDivSlow|clkOut ; 3.716 ; 3.793 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[6]   ; clkDiv:clkDivSlow|clkOut ; 3.518 ; 3.565 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[7]   ; clkDiv:clkDivSlow|clkOut ; 3.552 ; 3.598 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; RS        ; clkDiv:clkDivSlow|clkOut ; 3.828 ; 3.894 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; en        ; clkDiv:clkDivSlow|clkOut ; 3.794 ; 3.862 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+-----------------------------+----------+--------+----------+---------+---------------------+
; Clock                       ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack            ; -3.147   ; -0.177 ; N/A      ; N/A     ; -3.000              ;
;  clk                        ; -2.892   ; -0.177 ; N/A      ; N/A     ; -3.000              ;
;  clkDiv1Hz:clkDiv1Hz|clkOut ; -1.140   ; 0.187  ; N/A      ; N/A     ; -1.000              ;
;  clkDiv:clkDivSlow|clkOut   ; -3.147   ; 0.185  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS             ; -168.045 ; -0.274 ; 0.0      ; 0.0     ; -104.527            ;
;  clk                        ; -90.986  ; -0.274 ; N/A      ; N/A     ; -69.527             ;
;  clkDiv1Hz:clkDiv1Hz|clkOut ; -4.693   ; 0.000  ; N/A      ; N/A     ; -6.000              ;
;  clkDiv:clkDivSlow|clkOut   ; -72.366  ; 0.000  ; N/A      ; N/A     ; -29.000             ;
+-----------------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; rstBt     ; clkDiv1Hz:clkDiv1Hz|clkOut ; 2.790 ; 3.279 ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut ;
; rstBt     ; clkDiv:clkDivSlow|clkOut   ; 4.239 ; 4.837 ; Fall       ; clkDiv:clkDivSlow|clkOut   ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; rstBt     ; clkDiv1Hz:clkDiv1Hz|clkOut ; -0.891 ; -1.537 ; Rise       ; clkDiv1Hz:clkDiv1Hz|clkOut ;
; rstBt     ; clkDiv:clkDivSlow|clkOut   ; -0.857 ; -1.484 ; Fall       ; clkDiv:clkDivSlow|clkOut   ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDs[*]   ; clk                      ; 7.796 ; 8.013 ; Rise       ; clk                      ;
;  LEDs[0]  ; clk                      ; 6.966 ; 7.039 ; Rise       ; clk                      ;
;  LEDs[1]  ; clk                      ; 7.238 ; 7.350 ; Rise       ; clk                      ;
;  LEDs[2]  ; clk                      ; 7.796 ; 8.013 ; Rise       ; clk                      ;
;  LEDs[4]  ; clk                      ; 6.455 ; 6.521 ; Rise       ; clk                      ;
;  LEDs[5]  ; clk                      ; 6.968 ; 7.016 ; Rise       ; clk                      ;
;  LEDs[6]  ; clk                      ; 6.531 ; 6.607 ; Rise       ; clk                      ;
;  LEDs[7]  ; clk                      ; 6.755 ; 6.763 ; Rise       ; clk                      ;
;  LEDs[8]  ; clk                      ; 6.523 ; 6.568 ; Rise       ; clk                      ;
;  LEDs[9]  ; clk                      ; 6.104 ; 6.194 ; Rise       ; clk                      ;
; LCD[*]    ; clkDiv:clkDivSlow|clkOut ; 6.462 ; 6.520 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[0]   ; clkDiv:clkDivSlow|clkOut ; 6.406 ; 6.415 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[1]   ; clkDiv:clkDivSlow|clkOut ; 6.462 ; 6.520 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[2]   ; clkDiv:clkDivSlow|clkOut ; 6.407 ; 6.424 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[3]   ; clkDiv:clkDivSlow|clkOut ; 6.264 ; 6.284 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[4]   ; clkDiv:clkDivSlow|clkOut ; 6.235 ; 6.270 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[5]   ; clkDiv:clkDivSlow|clkOut ; 6.235 ; 6.270 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[6]   ; clkDiv:clkDivSlow|clkOut ; 5.895 ; 5.932 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[7]   ; clkDiv:clkDivSlow|clkOut ; 5.974 ; 5.979 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; RS        ; clkDiv:clkDivSlow|clkOut ; 6.443 ; 6.478 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; en        ; clkDiv:clkDivSlow|clkOut ; 6.387 ; 6.386 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDs[*]   ; clk                      ; 3.616 ; 3.720 ; Rise       ; clk                      ;
;  LEDs[0]  ; clk                      ; 4.108 ; 4.233 ; Rise       ; clk                      ;
;  LEDs[1]  ; clk                      ; 4.237 ; 4.419 ; Rise       ; clk                      ;
;  LEDs[2]  ; clk                      ; 4.683 ; 4.963 ; Rise       ; clk                      ;
;  LEDs[4]  ; clk                      ; 3.801 ; 3.910 ; Rise       ; clk                      ;
;  LEDs[5]  ; clk                      ; 4.072 ; 4.213 ; Rise       ; clk                      ;
;  LEDs[6]  ; clk                      ; 3.857 ; 3.967 ; Rise       ; clk                      ;
;  LEDs[7]  ; clk                      ; 3.943 ; 4.066 ; Rise       ; clk                      ;
;  LEDs[8]  ; clk                      ; 3.831 ; 3.931 ; Rise       ; clk                      ;
;  LEDs[9]  ; clk                      ; 3.616 ; 3.720 ; Rise       ; clk                      ;
; LCD[*]    ; clkDiv:clkDivSlow|clkOut ; 3.518 ; 3.565 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[0]   ; clkDiv:clkDivSlow|clkOut ; 3.800 ; 3.888 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[1]   ; clkDiv:clkDivSlow|clkOut ; 3.838 ; 3.920 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[2]   ; clkDiv:clkDivSlow|clkOut ; 3.800 ; 3.861 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[3]   ; clkDiv:clkDivSlow|clkOut ; 3.728 ; 3.795 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[4]   ; clkDiv:clkDivSlow|clkOut ; 3.716 ; 3.793 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[5]   ; clkDiv:clkDivSlow|clkOut ; 3.716 ; 3.793 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[6]   ; clkDiv:clkDivSlow|clkOut ; 3.518 ; 3.565 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
;  LCD[7]   ; clkDiv:clkDivSlow|clkOut ; 3.552 ; 3.598 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; RS        ; clkDiv:clkDivSlow|clkOut ; 3.828 ; 3.894 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
; en        ; clkDiv:clkDivSlow|clkOut ; 3.794 ; 3.862 ; Fall       ; clkDiv:clkDivSlow|clkOut ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LCD[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RS            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RW            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rstBt                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; LEDs[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; RS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; RW            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; LEDs[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; RS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; RW            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; clk                        ; 1248     ; 0        ; 0        ; 0        ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; clk                        ; 4        ; 1        ; 0        ; 0        ;
; clkDiv:clkDivSlow|clkOut   ; clk                        ; 1        ; 7        ; 0        ; 0        ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 50       ; 0        ; 0        ; 0        ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv:clkDivSlow|clkOut   ; 0        ; 0        ; 43       ; 0        ;
; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut   ; 0        ; 0        ; 0        ; 1175     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; clk                        ; 1248     ; 0        ; 0        ; 0        ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; clk                        ; 4        ; 1        ; 0        ; 0        ;
; clkDiv:clkDivSlow|clkOut   ; clk                        ; 1        ; 7        ; 0        ; 0        ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv1Hz:clkDiv1Hz|clkOut ; 50       ; 0        ; 0        ; 0        ;
; clkDiv1Hz:clkDiv1Hz|clkOut ; clkDiv:clkDivSlow|clkOut   ; 0        ; 0        ; 43       ; 0        ;
; clkDiv:clkDivSlow|clkOut   ; clkDiv:clkDivSlow|clkOut   ; 0        ; 0        ; 0        ; 1175     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 11    ; 11   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Mar 06 22:27:48 2012
Info: Command: quartus_sta LCD_top -c LCD_top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LCD_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkDiv:clkDivSlow|clkOut clkDiv:clkDivSlow|clkOut
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clkDiv1Hz:clkDiv1Hz|clkOut clkDiv1Hz:clkDiv1Hz|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.147
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.147       -72.366 clkDiv:clkDivSlow|clkOut 
    Info (332119):    -2.892       -90.986 clk 
    Info (332119):    -1.140        -4.693 clkDiv1Hz:clkDiv1Hz|clkOut 
Info (332146): Worst-case hold slack is -0.108
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.108        -0.138 clk 
    Info (332119):     0.357         0.000 clkDiv1Hz:clkDiv1Hz|clkOut 
    Info (332119):     0.357         0.000 clkDiv:clkDivSlow|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -66.000 clk 
    Info (332119):    -1.000       -29.000 clkDiv:clkDivSlow|clkOut 
    Info (332119):    -1.000        -6.000 clkDiv1Hz:clkDiv1Hz|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.731
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.731       -62.286 clkDiv:clkDivSlow|clkOut 
    Info (332119):    -2.492       -73.671 clk 
    Info (332119):    -0.927        -3.573 clkDiv1Hz:clkDiv1Hz|clkOut 
Info (332146): Worst-case hold slack is -0.113
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.113        -0.147 clk 
    Info (332119):     0.312         0.000 clkDiv1Hz:clkDiv1Hz|clkOut 
    Info (332119):     0.312         0.000 clkDiv:clkDivSlow|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -66.000 clk 
    Info (332119):    -1.000       -29.000 clkDiv:clkDivSlow|clkOut 
    Info (332119):    -1.000        -6.000 clkDiv1Hz:clkDiv1Hz|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:clkDivSlow|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:clkDivSlow|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv1Hz:clkDiv1Hz|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.326
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.326       -29.230 clkDiv:clkDivSlow|clkOut 
    Info (332119):    -1.202       -27.119 clk 
    Info (332119):    -0.191        -0.432 clkDiv1Hz:clkDiv1Hz|clkOut 
Info (332146): Worst-case hold slack is -0.177
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.177        -0.274 clk 
    Info (332119):     0.185         0.000 clkDiv:clkDivSlow|clkOut 
    Info (332119):     0.187         0.000 clkDiv1Hz:clkDiv1Hz|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -69.527 clk 
    Info (332119):    -1.000       -29.000 clkDiv:clkDivSlow|clkOut 
    Info (332119):    -1.000        -6.000 clkDiv1Hz:clkDiv1Hz|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 300 megabytes
    Info: Processing ended: Tue Mar 06 22:27:51 2012
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


