# ORS

## Odgovori na commonly postavljena ustna vprasanja pri predmetu ORS

## DRAM
### Kaj je banka v DRAM pomnilnikih? 
### Kaj je polje DRAM? Kako je organizirano?
### Zakaj imamo v polju DRMA celic dolge vrstice?
### Koliko polj DRAM vsebuje ena banka?
### Do katerih DRAM celic v DRAM banki dostopamo istoƒçasno?
### Zakaj v polju DRAM celic vrstice niso dolge toliko kot je dolga ena pomnilni≈°ka beseda?
### Zakaj potrebujemo signala CAS# in RAS# ? Zakaja preprosto ne izstavimo naslova pomnilni≈°ke besede?
### Kaj sdo ƒçasi tRAS, tRDC, tRP, tRCin tCL?
### Kako je definiran ƒças dosatopa do vrstice tRC?
Vsi tej odgovori so odgovorjeni v tem spisku spodaj

DRAM polje je sestavljeno iz **DRAM celic**. Branje in pisanje v celico poteka preko bitne linije (BL). Stanje se za razliko od SRAM celic ohrani v kondenzatorju (realiziran je z uporabo MOS celic). To naredi DRAM celico zelo uporabno, saj je ravno zaradi kondenzatorja veliko manjsa kot SRAM celica. Ker je kondenzator _nestabilen_ - pocasi izpraznjuje svoj naboj na bitno linijo, ga je potrebno regularno osvezevati. Branje iz DRAM celice je **destruktivno**, tako da vsakemu branju sledi pisanje.
Zaradi fizicnih lastnosti, je bitna linija v bistvu tudi nek kondenzator. Zaradi te lastnosti, pa morajo biti bitne linije nujno **kratke**. Do wordline-a pa dostopa naslovni dekodirnik, kateri da signal, naj kondenzator spusti svoj naboj na bitno linijo.

![dram-cell](./images/dram-cell.png)

DRAM polje, je v bistvu 2D array DRAM celic. Do naslova v DRAM polju dostopamo s parom indeksa vrstice in indeksa stolpca. Tipicna velikost DRAMA danes je 32k vrstic in 1024 stolpcev. Vsak DRAM cip ima lahko od 4-16 DRAM polj, do katerih lahk dostopa hkrati MCU. Mnozici teh polj, do katerih dostopamo recemo **banka**.


<img src="./images/dram-array.png " width="600" height="400"/>


### Zakaj v polju DRAM celic vrstice niso dolge toliko kot je dolga ena pomnilni≈°ka beseda?
### Zakaj potrebujemo signala CAS# in RAS# ? Zakaja preprosto ne izstavimo naslova pomnilni≈°ke besede?
Ker je naslovni prostor vrstic in stolpcev precej velik (32k vrstic), so naslovne linije multiplexirane. Zato za izbiro stolpca in vrstice uvedemo dva nova signala -> CAS(*Column access strobe*) in RAS(*Row access strobe*). Ter uvedemo tudi WE(*write enable*) signal, s katerim izberemo ali bomo pisali al brali. Med branjem nam pride prav tudi OE(*Output enable signal*), s katerim omejimo pretok podatka na bitno linijo, dokler nismo pripravljeni na sprejem podatka. Vsej tej signali so *active low* kar pomeni, da so aktivni, ko je na njih logicna nicla.

<img src="./images/dram-addressing.png " width="600" height="400"/>


### Opi≈°ite dostop (bralni ali pisalni) do DRAM banke (ƒçasovno zaporedje naslovnih in kontrolnih signalov, ƒçasi, ..)
### Branje
Za branje potrebujemo najprej izbrati celico, katero bomo brali z dvema signaloma RAS in CAS. Nato pa ta signal zazna tipalni ojacevalnik in poslje podatke na izhodne pine. Postopek branja:
- Najprej naslovimo vrstico na naslovnih pinih
- Nato se sprozi RAS signal (*active low*), traja z vnaprej dolocenim casom **tRAS**. Ko je aktiven RAS signal, vse celice v vrstici zacnejo spuscati bite na bitno linijo.
- Nato naslovimo se stolpce
- Pred aktivacijo CAS signala je potrebno aktivirati se WE signal (*postavimo ga na visoko*)
- Po predpisanem casu **tRCD** aktiviramo se CAS signal (*active low*), kateri ostane aktiviran **tCAS** casa. *RAS-to-CAS* zakasnitev nam zagoravlja, da se bo podatek pravilno zaznal na tipalnih ojacevalnikih.
- Podatki se pojavijo na izhodnih pinih pomnilniske naprave. Podatki se pojavijo na izhodnih pinih po **tCL** casu.
- Preden lahko recemo da smo uspesno prebrali podatke, moramo se zagotoviti da se deaktivirata RAS in CAS signala. Sele nato se lahko izvede novo branje, po **tRP** (*row precharge*) casu.

En cikel branja traja: **tRC = tRAS + tRP**.

### Pisanje
Za pisanje potrebujemo najprej izbrati celico, katero bomo brali z dvema signaloma RAS in CAS, ter na vhodne pine napisati podatke, katere zelimo pisati. Nato tipalni ojacevalnik napolni oz. izprazne kondenzatorje v izbranih celicah (*odvisno od vhoda, logicna 0 ali 1*)Postopek pisanja:
- Najprej naslovimo vrstico na naslovnih pinih
- Nato se sprozi RAS signal (*active low*), traja z vnaprej dolocenim casom **tRAS**. Ko je aktiven RAS signal, se vrstice odprejo.
- Zdaj se morajo pojaviti podatki na vhodnih pinih.
- Po podatkih moramo se nasloviti stolpce.
- Nato se postavi **WE** na **active low**.
- Po predpisanem casu **tRCD** se vkljuci CAS signal(*active low*) in ostane odprt **tCAS** casa.
- [nism 100%] tle tipalni ojacevalniki zapisejo podatke.
- Preden lahko recemo da smo uspesno prebrali zapisali, moramo se zagotoviti da se deaktivirata RAS in CAS signala. Sele nato se lahko izvede novo branje, po tRP (row precharge) casu.

Cikel pisanja traja ravno toliko casa kakor cikel branja.


### Kako osve≈æujemo vsebino vsrtice v DRAM banki?
Ker so celice zgrajene iz kondenzatorjev, kateri *leakajo*, jih je potrebno intervalno osvezevati vrstico po vrstico. To se na modernih ram sistemih dogaja na priblizno 64ms. Frekvenca osvezevanja na DRAM modulih je dolocena s pomocjo internega oscilatorja in stevca, kateri indicira katero vrstico je potrebno osveziti.
Za osvezevanje je uporabljena metoda *CAS-before-RAS refresh*. Koraki:
- CAS signal postavimo na nizki signal, WE signal pa ostane v visokem stanju(ekvivalentno branju)
- Po dolocenem delay-u, RAS preklopimo na nizek signal.
- Interni stevec doloci katero vrstico je potrebno osveziti in naslovi dolocene stolpce.
- Po dolocenem delay-u, CAS vrnemo na visok signal.
- Po dolocenem delay-u, RAS vrnemo na visok signal.

### Summary: Importatnt timings in DRAMs
| Name                                | Symbol | Description                                                                                                                                                                   |
|-------------------------------------|--------|-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| Row Active Time                     | tRAS   | The minimum amount of time RAS is required to be active (low) to read or write to a memory location.                                                                          |
| CAS latency                         | tCL    | This is the time interval it takes to read the first bit of memory from a DRAM with the correct row already open.                                                             |
| Row Address to Column Address Delay | tRCD   | The minimum time required between activating RAS and activating CAS . It is the time interval between row access and data ready at sense amplifiers.                          |
| Random Access Time                  | tRAC   | This is the time required to read any random memory cell. It is the time to read the first bit of memory from an DRAM without an active row. tRAC = tRCD + tCL.               |
| Row Precharge Time                  | tRP    | After a successful data retrieval from the memory, the row that was used to access the data needs to be closed. This is the minimum amount of time that RAS must be inactive. |
| Row Cycle Time                      | tRC    | This is the time associated with single rad or write cycle. tRC = tRAS + tRP                                                                                                  |

This table is taken from ors book.
### Kako izbolj≈°amo odzivnost DRAM pomnilnikov? Kaj je Fast Page Mode DRAM? Kaj pa EDO DRAM?
Fast page mode DRAM - eliminira potrebo po ponovnem naslavljanju vrstice, ce je ze bila odprta v predhodnjem branju, tako potrebujemo nasloviti samo dolocene stolpce --> eliminiramo RAS signal in lahko na hitro preberemo se ostale sosednje stolpce. Vrstico osvezimo, sele ko zelimo brati neke podatke, ki niso v isti vrstici(do tedaj so vrednosti shranjene v SRAM celicah na koncu tipalnih ojacevalnikov).

EDO RAM - Dovoljuje, da podatki ostanejo na izhodnih pinih, brez cakanja, da se tej podatki najprej preberejo, tako se lahko prej izvede naslednji cikel.

### Opi≈°ite dostop (pisalni ali bralni) do banke v SDRAM pomnilniku? 
### Kak≈°ne izbolj≈°ave prina≈°a SDRAM?
Vse operacije (odpiranje vrstice, naslavljanje stolpca, zapiranje vrstice) so sinhronizirane z interno uro. Basically en koncni avtomat, ki prozi te signale na dolocene urine fronte. Bank je pri SDRAMIh vec (2-16), kar nam omogoca prepletanje bank, npr. med tem ko iz ene banke beremo, lahko zraven eno drugo banko osvezujemo. Ali pa ko dostopamo v eni banki do vrstice `i` in do stolpca `j` lahko v drugi banki ta cas odprem vstico `i` in stolpec `j+1`.
Dodana sta tudi dva nova registra, data input register in data output register, v katerih lahko zacasno shranimo prebrane oz. tiste bite, ki jih zelimo zapisati v SDRAM.
Cevovodenje READ/WRITE/PRECHARGE ukazov.

### Kaj so ukazi pri SDRAM-ih?
Potek izvajanja ukazov v SDRAM:
- ACTIVE + naslov vrstice na A vodilo + naslov banke (odpiranje vrstice) </br>
  CS-0,
  WE-1,
  CAS-1,
  RAS-0
- READ + naslov stolpca + naslov banke (beri  stolpec)</br>
  CS-0,
  WE-1,
  CAS-0,
  RAS-1
- PRECHARGE + naslov vrstice + naslov banke (osvezi vrstico)
- WRITE (pisi stolpec)

#### Summary: Importatn timings in SDRAMs
| Name                                | Symbol | Description                                                                                                                                                                                                                                                                                                                                      |
|-------------------------------------|--------|--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| CAS latency                         | CL     | The number of cycles between sending a column address to the memory and the beginning of the data in response to a READ command. This is the number of cycles it takes to read the first bit of memory from a DRAM with the correct row already open. CL is an exact number that must be agreed on between the memory controller and the memory. |
| Row Address to Column Address Delay | tRCD   | The minimum number of clock cycles required between opening a row and issuing a READ/WRITE command. The time to read the first bit of memory from an SDRAM without an active row is tRCD+ CL.                                                                                                                                                    |
| Row Precharge Time                  | tRP    | precharge command and opening the next row. The time to read the first bit of memory from an SDRAM with the wrong row open is tRP+ tRCD + CL.                                                                                                                                                                                                    |
| Row Active Time                     | tRAS   | The minimum number of clock cycles required between a row active command and issuing the precharge command. This is the time needed to internally refresh the row, and overlaps with tRCD . In SDRAM modules, it is usually tRCD+ CL.                                                                                                            |

This table is taken from ors book.

### Kaj je eksplozijski prenos?  
Velika novost v SDRAM-ih je tudi **BURST** ali **eksplozijski** prenos. - Z enim samim READ ukazom in enim samim naslovom stolpca, nam SDRAM vrne 2-8 stolpcev, tako da v vsaki urini periodi zapise enega v izhodni register.

Ker so vse interne operacije po novem reazlizirane s pomocjo koncnega avtomata, signali RAS, CAS, WE, CS niso direktno povezani na interno logiko DRAMA (zdaj so tam kot ukazno vodilo za koncni avtomat) - izgubili so pomeni, katerega so imeli pri DRAM-ih.


<img src="./images/sdram-commands.png " width="800" height="350"/>


### Kaj je CAS latenca pri SDRAM-ih? Kako je pri SDRAM-ih definirana (doloƒçena)? 
### Kak≈°ne so tipiƒçne vrednosti ƒçasov tRCD, tCL (CAS latency), tRP pri modernih SDRAM-ih? Ali jih lahko tehnolo≈°ko skraj≈°amo in kako?
med 13,5ns in 18ns, ne moremo jih tehnolosko skrajsati, saj bi tako potrebovali dodatno zmanj≈°ati celice, kar fiziƒçno ni mo≈æno.
### Kaj je DDR? Kaj je 2n-prefetch? 
SDRAM-e lahko ≈°e dodatno pohitrimo tako, da bi z enim READ/WRITE ukazom namesto ene
pomnilni≈°ke besede prenesli dve zaporedni. Sepravi na pozitivno urino fronto se prenese prvih 8 bitov in na negativno se dodatnih 8, kateri se bufferajo na koncu v fifo vrsti in se sele nato pojavijo na output pinih.
### Kak≈°na je razlika med eksplozijskim prenosom in 2n-prefetchom? Ali lahko uporabomo oboje?
The downside of the 2N-prefetch architecture means that short column bursts are
no longer possible. In DDR SDRAM devices, a minimum burst length of 2 columns
of data is accessed per column read command.
### Ali pri DDR(2,3,4) lahko opravimo eksplozijski dostop dol≈æine 1?
Da, ampak vec kot 2 ni mozno.
### Opi≈°ite kako pohitrimo dostope pri DDR(2,3,4) v primerjavi s SDRAM-i?
DDR2 - 4N prefetch(interna ura tece s polovicno hitrostjo zunanje(zunanja = ura na vodilu))

DDR3,4 - 8N prefetch(interna ura je 4x pocasnejsa kot zunanja)

### Kako se pri SDRAM-ih mapirajo naslovi iz CPE v naslove vrstice, stolpca, banke?
```
[     vrstica        |Hi col.| banka   |    stolpec    ]
        12              2        3           8
```
S tak≈°nim naslavljanjem so zaporedne vrstice v razliƒçnih bankah, ki jih lahko med sabo prepletamo. S
tem maskiramo **tRP**. Ko pri tem naslavljanju pridemo do konca vrstice se naslovi ista vrstica v drugi
banki. Tipiƒçno je velikost bloka v predpomnilniku 64B. Recimo, da je ta blok shranjen v zadnjih 64B vrstice. ƒåe
pride do zgre≈°itve v tem bloku, bo potrebno zapreti trenutno vrstico in odpreti naslednjo. Zaradi tega
je bolje ƒçe zaporedne predpomnilni≈°ke bloke hranimo v razliƒçnih bankah, ki jih lahko med sabo
prepletamo.
Naslov vrstice razdelimo na dva dela:
- Hi col. ‚Äì naslavlja isti blok predpomnilnika v razliƒçnih bankah.
- Low column ‚Äì naslavlja posamezne besede v predpomnilni≈°kem bloku.

### Kaj je DIMM modul?
Modul (vezje), ki ima na vsaki strani po en rank z 8 ƒçipi (skupaj 16).

### Kaj je rank?
Rank ali rang je mno≈æica pomnilni≈°kih ƒçipov, vezanih tako, da si delijo kontrolne signale (vsaj enega).

### Do koliko podatkov naenkrat dostopamo pri DDR(2,3,4) DIMM modulu?
Naenkrat lahko dostopamo do podatkov v velikosti enega predpomnilni≈°kega bloka, saj sta velikost in organizacija ranka prilagojena predpomnilniku.  
Pri DDR4 ƒçipih to pomeni **8** (ker imamo 8n prefetch) * **8 B** (dol≈æina eksplozijskega prenosa je 8 bajtov) **= 64B**.
Hkrati lahko dostopamo le do enega ranka na DIMM modulu.

### Kaj, pomeni ƒçe so ƒçasi podani kot npr. 9-9-9 pri DIMM modulih?
```
CL-tRCD-tRP
```
CL = 9 clock cycles, tRCD=9 clock cycles, tRP = 9 clock cycles

### Kaj pomeni PC4-19200 pri DDR4 DIMM modulih?
Gre za oznako hitrosti DIMM modula. **PC4** oznaƒçuje, da modul uporablja DDR4 ƒçipe, **19200** pa pove, da lahko en tak≈°en modul prenese 19200 MB na sekundo.

### Kako je doloƒçena frekvenca ure na vodilu za DDR(2,3,4)?
Frekvenca ure na vodilu je odvisna od **interne frekvence** pomnilnika in od vrednosti **prefetch**. Ti dve vrednosti **pomno≈æimo skupaj** (ƒçe je prefetch npr. 8n, moramo 8-krat hitreje prena≈°ati podatke po vodilu, kot se prena≈°ajo od celic do registrov vrstice), rezultat pa **delimo z 2**, saj uporabljamo DDR.

V splo≈°nem pa velja:
DDR  --> 200 MHz
DDR2 --> 400 MHz
DDR3 --> 800 MHz
DDR4 --> 1600 MHz
DDR5 --> 3200 MHz

### Kaj so kanali? Koliko kanalov podpirajo sodobni procesorji in njihovi pomnilni≈°ki krmilniki?
Pomnilni≈°ki kanal je povezava med RAM in CPE. Sodobni procesorji podpirajo od 2 do 4 kanale.
(vir: [https://blog.logicalincrements.com/2019/09/ram-channels-explanation-guide/](https://blog.logicalincrements.com/2019/09/ram-channels-explanation-guide/))

### Kako so kanali oznaƒçeni na matiƒçnih plo≈°ƒçah? 
z barvami :))
### Predpostavite, da imate dva enaka DIMM modula? Kako jih boste vstavili v sockete na matiƒçni plo≈°ƒçi? Zakaj?
v isto pobarvane:))), saj enako pobarvanim re≈æam pripadajo razliƒçni kanali.

## PREKINITVE

### Kaj so izjeme (prekinitve in pasti)?

Prekinitve so mehanizem s katerim zunanja naprava zahteva pozornost procesorja. Izvajanje trenutno izvajajoƒçega programa se prekine in se priƒçne izvajati prekinitveno servisni podprogram. Pasti so prekinitve ki jih aktivira sama CPE, pogosto kot rezultat ilegalne / napaƒçne instrukcije, ali kdaj CPE poskusi izvesti ukaz ki ni mogoƒçe pridobiti (*fetch-ati*).
### Kako se pro≈æijo prekinitve?
Prekinitve se pro≈æijo tako da naprava aktivira (nastavi napetost na vodilu na HIGH ali LOW odvisno od sistema) **IRQ** (*Interrupt Request*) vodilo, ter ƒçaka na odgovor procesorja. Procesor preveri stanje IRQ pina/pinov vsakiƒç preden se iz pomnilnika dobi novi ukaz, na katerega ka≈æe programski ≈°tevec. ƒåe je IRQ vodilo aktivno, potem procesor zaƒçne z izvajanjem **Prekinitvenog servisnega podprograma** (*Interrupt Service Program*), ki se nahaja na nekem stalnem naslovu v pomnilniku. Procesor prvo izvede ≈°e vse ukaze v cevovodu, ki spreminjajo kontekst izvajajoƒçega programa (registri, pomnilnik in zastavice), ter shrani na sklad vse pomembne registre (PC, SP, LR). CPE potem lahko sporoƒçi potem **INTA** (*Interrupt acknowledge*) da je videl prekinitev in da naprava lahko umakne/deaktivira IRQ.
### Kaj je prekinitvena tabela?
Prekinitvnena (vektorska) tabela je seznam naslovov prekinitvenega servisnega programa za vsako od I/O naprav ki so povezane z CPE. Tabela je dolga toliko besed koliko je mo≈æno naprav povezati na CPE.
### Kako je organizirana prekinitvena tabela pri ARM Cortex M procesorjih?
ARM Cortex M / ARM9 procesorji uporabljajo vektorsko tabelo, pri kateri vsaki zapis je dolg 32 bita, kar ni dovolj da bi vsebovalo celotno kodo PSP-ja, vendar obiƒçajno vsebuje kazalec na pomnilni≈°ki naslov kjer je zaƒçetek PSP-a. Osnovna prekinitvena tabela vsebuje vektore *Reset, Undefined Instruction, Software Interrupt, Prefetch Abort, Data Abort, Interrupt Request* in *Fast Interrupt Request*. Tudi so shranjene prioritete posameznih prekinitvi, kje v osnovni tabeli *Reset* ima najvi≈°jo prioriteto (1), ter *Undefined Instruction* in *Undefined Instruction* imata najni≈æjo (6).

### Kaj je prekinitveno servisni podprogram (interrupt handler)?
Prekinitveno servisni podprogram je program, ki CPE zaƒçne izvajati kot odgovor na prekinitveno zahtevo I/O naprave.
### Kako CPE pridobi naslov PSP?
ƒåe imamo samo eno I/O napravo, je izbran en fiksen naslov za PSP, ter na temu mestu hranimo naslov zaƒçetka PSP-ja. ƒåe imamo veƒç naprav, uporabljamo prekinitveno tabelo. Pri ARM CPE, vsaka naprava ima svoj IRQ pin, ter v pomnilniku se napravi dodeli ena ena pomnilni≈°ka beseda na fiksnem naslovu, ki hrani naslov PSP-ja za napravo. Intel/x86 CPE priƒçakuje da mu naprava ki prekinja sporoƒçi ≈°tevilko prekinitvenega vektorja `[0, 255]`, ki se uporablja kot indeks v tabeli prekinitvenih vektorjev. Indeksi `[0, 31]` so rezervirane za prekinitve in pasti iz CPE, ostale pa se dodeljujejo V/I napravam.
### Kaj je prekinitveni krmilnik in zakaj ga potrebujemo?

Prekinitveni krmilnik je naprava ki zdru≈æi vse zunanje zahteve za prekinitve v eno CPE IRQ vodilo, ter jim doloƒçi prioriteto (v katerem vrstnem redu bo se CPE obravnaval z njimi), usmerja zahteve CPE-i, ter informira CPE o temu katera naprava zahteva prekinitev in prekinitveni vektor naprave, kako CPE ne rabi *poll*-ati I/O naprave.
### Opi≈°ite delovanje prekinitvenega krmilnika Intel 8259A.
Intel PIC8259A deluje tako da I/O naprava aktivira pripadajoƒçi IR vhod na krmilniku. ƒåe veƒç naprav naenkrat zahtevajo prekinitev, PIC8259A izbere tisto zahtevo z najvi≈°jo prioriteto (IR0 = najveƒçja, IR7 = najmanj≈°a), ter aktivira IRQ na vodilu CPE. CPE ko vidi aktiven IRQ, dokonƒça z izvajanjem ukazov v cevovodu, ter shrani kontekst. PIC medtem iz **IRR** (*Internal Request Register*) prepi≈°e najbolj desno enico v **ISR** (*In-Service Register*) in je hkrati pobri≈°e iz IRR. 

CPE aktiviranjem INTA v trajanju 2 urini periodi sporoƒçi PIC-u da je videla zahtevo. PIC interno pripravi ≈°tevilko prekinitvenega vektorja, ter po drugem INTA pulsu CPE-a, PIC na podatkovno vodilo postavi ≈°tevilko prekinitvenega vektorja: OFFSET (zgornjih 5b - ƒçe je samo en PIC uporabljamo offset `00100` <-> `32`) ter mesto enice v ISR (spodnjih 3b).

![PIC8259A](./images/pic8259a.png)
### Kako bi s prekinitvenim krmilnikom 8259A servisirali veƒç kot 8 prekinitvenih zahtev (kanalov)?
S PIC8259A lahko servisiramo veƒç kot 8 prekinitvenih zahtev z uporabo **kaskadne povezave PIC-ov**, kjer imamo en *master* PIC, ter do 8 *slave* PIC-ov. Ponavadi so raƒçunalniki uporabljali samo 2 PIC-a: en master in en slave.
![PIC8259A kaskada](./images/pic8259a-cascade.png)
### Opi≈°ite kaskadno vezavo prekinitvenih krmilnikov 8259A.

PIC8259A dopu≈°ƒça kaskadno povezovanje, ter se ponavadi uporabljalo 2 PIC-a: en master in en slave. Offseti posameznih PIC-ov so bili programibilni, ter so se upisovali pri init-u. Master PIC ima offset `00100`, ter je pokrival IRQ zahteve I/O naprav med indeksima `32` in `39`. Slave PIC ima pa offset `00101`, in pokriva naprave med `40` in `47`. IRQ/INT slave-a se ponavadi vezuje na IR2 master PIC-a. Takrat ko naprava na slave PIC-u aktivira IRQ, ter potem master PIC-a to posreduje CPE. INTA od CPE vidita tudi master in slave PIC, vendar master PIC to ignorira ker je naslovljeno na `00100010` - slave PIC. Slave PIC gre skozi vse faze navadnega PIC-a in po drugemu INTA od CPE na vodilo postavi ≈°tevilko prekinitvenega vektorja, z offsetom `00101`. 
### Kaj je osnova ideja pri APIC? 
Osnovna ideja APIC-a je da omogoƒçi uravnote≈æen naƒçin nalo≈æitve prekinitvenih zahtev na veƒçje ≈°tevilo CPE. 
### Opi≈°ite vlogo LAPIC in I/O APIC?
Vsaki CPE ima svoj lokalni PIC, katerima I/O APIC uravnote≈æeno posreduje prekinitve. Za CPE je LAPIC identiƒçen PIC8259A.

### Kaj je APIC vodilo? ƒåemu je namenjeno?
APIC vodilo je 3-bitno serijsko vodilo po katerem I/O APIC sporoƒça katerega od LAPIC-ov ≈æeli ustaviti in kdo ga ustavlja.
### Opi≈°ite delovanje IO APIC krmilnika.
I/O APIC posreduje med prekinitvenim zahtevama ISA (16 vhodov) in PCI (8 vhodov) napravah. Ob prekinitveni zahtevi prebere pripadajoƒçi vnos v **IRT** (*Interrupt Redirection Table*, vsebuje 24 64-bitna vnosa, kateri hrane ≈°tevilko vektorja, ≈°tevilko CPE kateri se po≈°lje prekinitvena zahteva in prioriteto) iz katere tvori 21-bitno APIC sporoƒçilo, ki ga po≈°lje po 3-bitnem vodilu (CLK, APICD0 in APICD1). Sporoƒçilo se po≈°lje kot 2x21 bitov.
![APIC sporoƒçilo](./images/apic_message.png)
### Kaj je to preusmeritvena tabela v I/O APIC (redirection table)? 
*Interrupt Redirection Table* (IRT, prekinitvena preusmeritvena tabela) je tabela ki vsebuje 24 (en za vsaki INT pin) 64-bitna vnosa, kateri hrane ≈°tevilko vektorja, ≈°tevilko CPE kateri se po≈°lje prekinitvena zahteva in prioriteto.
### Kaj so to PCI prekinitve? Kako si PCI naprave delijo prekinitvene signale?
PCI prekinitve so prekinitve katere zahtevajo PCI naprave. Bodoƒçi da je bilo predvideno da sistem lahko ima najveƒç 4 PCI naprave, APIC ima samo 8 prostih vhodov, kar pomeni da ƒçe PCI naprave imajo veƒç kot 8 funkcij pride do zmanjkovanja vhodov. Re≈°itev je da se prekinitve iz PCI naprav pro≈æijo na nivo (*level triggered*), kar pomeni da si veƒç PCI naprav medsobno deli eno prekinitveno linijo. Kdo je prekinil se pa ugotovi s programskim izpra≈°evanjem (polling). Poslediƒçno se na APIC-u dodeli le 4 vhode vsem PCI napravam/funkcijam:
`INT 16 == PIRQA`, `INT 17 == PIRQB`, `INT 18 == PIRQC`, `INT 19 == PIRQD` (**PIR** - *PCI Interrupts Routing*). Ponavadi se uporablja *round-robin* princip vezave - na PIRQA ve≈æemo INT A iz prve, INT B iz druge, INT C iz tretje in INT D iz ƒçetvrte naprave in tako naprej.
### Kam se ve≈æejo PCI prekinitveni signali PIRQA - PIRQD na IO APIC?
PIRQA-PIRQD se ve≈æejo na INT pine 16-23 I/O APIC-a.
### Kako je pametno povezati INTA-INTD signale med posameznimi PCI napravami? 
Po *round-robin* principu vezave - na PIRQA ve≈æemo INT A iz prve, INT B iz druge, INT C iz tretje in INT D iz ƒçetvrte naprave in tako naprej.
![Round-robin metoda vezivanja](./images/round_robin.png)
### Predpostavite, da v sistem ≈æelite vstaviti neko PCI kartico. Kako boste izbrali na katerem vhodu (PIRQA-PIRQD) bo pro≈æila prekinitve?
Odvisno od prioritete naprave, PIRQA bi dodelili najbolj pomembni napravi, PIRQD pa najmanj pomemnbo napravo.
### Kaj so to MSI prekinitve?
**MSI** (*Message Signalled Interrupts*) prekinitve so prekinitve ki uporablajajo sporoƒçila za pisalne tranzakcije na vodilu. Sporoƒçilo se pi≈°e na prej definiran naslov, ter vsebuje naslov LAPIC-a in prekinitveni vektor. Pojavil se je z uvodom PCIe standarda leta 2004, ter je poƒçasi umaknil I/O APIC. Prednosti so da veƒç ne rabimo INT A - INT D ≈æic, ni veƒç deljenja PIRQ ≈æic, ni veƒç *pollinga* in ni veƒç problema prekinitev med pisanjem v RAM.
### Zakaj potrebujemo DMA krmilnike? Kako bi bilo brez njih?
Brez DMA (*Direct Memory Access*) krmilnikov bi morale PCI naprave pisati podatke v RAM preko CPE, kar ni uƒçinkovito, ker bremeni CPE. uporablja se le v manj≈°ih vgrajenih sistemih.
### Kak≈°na je razlika med fly-by in fly through DMA krmilnik? Navedite dva realna primera.
**Fly-by DMA krmilnik** - podatki se prena≈°ajo mimo DMA kontrolerja, CPE in kontroler se dogovorita kdo bo pisal na naslovno vodilo. Ne omogoƒça direktno MEM<>MEM prenosa, za to bi potrebovali dva Fly-by krmilnika (primer: Intel 8237A)

**Fly-through DMA krmilnik** - podatki grejo skozi DMA krmilnik, ki jih hrani v FIFO vrstah, ki omogoƒça MEM<>MEM prenos. Potrebujemo dva pomnilni≈°ka dostopa (branje in pisanje) (primer: STM32Fx)
### Opi≈°ite delovanje 8237A DMA krmilnika.
Je tipa ¬ªFly-by¬´, ker podatki letijo mimo njega in potrebuje le en cikel na vodilu. Naslov na vodilu se vedno nana≈°a na pomnilnik, napravo se ¬ªizbere¬´ s pomoƒçjo DRQ/DACK signala. Pred samim prenosom mora CPE nastaviti vrednosti ADDR registra in COUNT registra v DMA krmilniku.Temu pravimo inicializacija DMA krmilnika.
1. V/I naprava ima nov podatek za v MEM. Zahteva DMA prenos tako, da aktivira DRQ.
2. DMA zahteva vodilo tako, da postavi HRQ. S tem pove CPE, da se ƒçimprej umakne iz vodila(vse
svoje prikljuƒçke postavi v visoko impedanƒçno stanje).
3. CPE zakljuƒçi svoje prenose in sporoƒçi DMA krmilniku, da je vodilo prosto ‚Äì HLDA.
4. DMA krmilnik postavi naslov na vodilo in aktivira signala MEMW#(pi≈°emo iz naprave na vodilo) in DACK(pove napravi, ki je zahtevala prenos, da podatke iz svojega DATA registra postavi na vodilo).

    a. V tem koraku se naslovita pomnilnik(iz ADDR registra) in V/I naprava(DACK)!

    b. Naslov na vodilu pri DMA prenosu s takim krmilnikom se vedno nana≈°a na pomnilnik!
5. Zdaj so podatki na vodilu in se pi≈°ejo v MEM.
6. DMA krmilnik zmanj≈°a vrednost v COUNT registru. ƒåe je COUNT register == 0 se prenos zakljuƒçi.
7. DMA krmilnik deaktivira HRQ.
8. CPE deaktivira HACK.

![Intel 8237A DMA krmilnik](./images/8237a.png)
### Opi≈°ite delovanje DMA krmilnika v sistemih STM32F4.
Je tipa ¬ªFly-through¬´. Vsak DMA prenos se definira z izvornim in ciljnim naslovom in vsak tok ima par registrov za shranjevanje teh naslovov(Peripheral Address Register ‚Äì SxPAR in Memory Address Register ‚Äì SxMAR). Vsak tok ima tudi shranjeno velikost(Number of Data Register - SxNDR) in tip prenosa.

Omogoƒça dva tipa prenosov: normalni(prenese enkrat in konƒça) in kro≈æni(konstantno prena≈°a podatke iz lokacije na lokacijo).

Omogoƒça dva naƒçina delovanja: da po prenosu poveƒça izvorni in ponorni kazalec(prena≈°anje tabel/polj) ali pa ne.

Arbiter izbira kateri tok je aktiven(prioriteta).

Port je v bistvu podatkovno + naslovno + kontrolno(kontrolni signali) vodilo.

Najprej se postavi izvorni naslov na naslovno vodilo, nato se prebere podatke iz izvora v interne FIFO vrste, nato se na naslovno vodilo postavi ciljni naslov in se podatki zapi≈°ejo iz FIFO vrst v cilj.

Torej omogoƒça `8 ‚àó 8 = 64` I/O naprav. Naprava se najprej doloƒçi s CH_SEL nato pa interno z arbiterjem.

Ni DACK signalov, le DRQ(to so REQ_SX_CX) ampak jih tudi ne potrebujemo, ker imamo 2 porta se najprej naslovi prva nato pa druga naprava(MEM) ne obe hkrati.
![STM32 DMA krmilnik](./images/stm32_dma.png)
### Kaj je DMA kanal?
Kanal je par DRQ/DACQ signalov. Vsak par signalov je vezan na smer prenosa. Torej lahko imamo 4 naprave, ki lahko samo pi≈°ejo oz. berejo iz MEM. Ali pa dve napravi, ki lahko pi≈°eta in bereta v/iz MEM.

### Na koga se nana≈°a naslov, ki ga izstavi fly-by DMA krmilnik?
Vedno na pomnilnik. Sama naprava se ¬ªizbere¬´ s pomoƒçjo DRQ/DACK signala.

### Predpostavite, da ≈æelite iz V/I naprave prena≈°ati v pomnilnik. Opi≈°tite DMA prenos ter vse sodelujoƒçe signale za 8237A. 
Podobno odgovoru za vpra≈°anje [**Opi≈°ite delovanje 8237A DMA krmilnika.**](#opi≈°ite-delovanje-8237a-dma-krmilnika.)

### Kak≈°na razlika je med tokom (stream) in kanalom pri DMA krmilniku v STM32F'.
Tok je aktiven DMA prenos med napravo in pomnilnik oz. pomnilnikom in pomnilnikom. En tok ima 8 kanalov(REQ_STR0_CH0 ‚Äì 7). Imamo 8 tokov. Vsak kanal pripada eni I/O napravi.

### Opi≈°ite inicializacijo DMA krmilnika. Kaj je vse treba nastaviti pred zaƒçetkom prenosa?
Preden lahko pride do kakr≈°negakoli prenosa mora CPE inicializirati naslov DMA krmilnika in COUNT registre. CPE zapi≈°e naslov iz kje/kam se bodo podatki prenesli v naslovni register in ≈°tevilo podatkov(besed) v count register
### Kako DMA krmilnik obvesti CPE, da je prenos zakljuƒçen?
DMA med prenosom inkrementira ali dekrementira COUNT register(odvisno od nastavitve), ko ta pride do ciljnega ≈°tevila, DMA krmilnik spro≈æi END signal. Ta signal je po navadi vezan na interrupt pin CPE, ki spro≈æi prekinitev ob koncu prenosa.

### Kaj je to bus mastering?
Naprava, ki izvaja prenos na vodilu je gospodar vodila ‚Äì CPE ali DMA. Z evolucijo vodil(PCIe) naj bi lahko vsaka naprava (*PCIe Endpoint*) na PCIe vodilu sama dostopala do pomnilnika. To pomeni, da bi vsaka naprava imela vgrajeno DMA funkcionalnost. To pa pomeni, da bi lahko bila vsaka taka naprava gospodar vodila.
![Bus Mastering](./images/bus_mastering.png)
### Kaj je to navidezni pomnilnik? Zakaj ga imamo?
Navidzeni pomnilnik je naƒçin naslavljanja pomnilnika tako da vsak uporabnik ali program vidi ves pomnilnik kot svoj. Program / uporabnik lahko pi≈°e na katerkoli naslov ki hoƒçe in **MMU** (*Memory Managment Unit*) skrbi za to da se ta navidezni naslov lahko preslika v fiziƒçni naslov v fiziƒçnem pomnilniku. Navidezni pomnilnik nam omogoƒça da so programi pozicijsko in prostorno neodvisni, ter da nimamo omejitev ≈°tevila programov, ki se izvajajo.
![Navidezni pomilnik](./images/vmem.png)
### Kaj je stran in kaj je okvir?
Stran (*page*) je blok v navideznem naslovnem prostoru (navideznem pomnilniku).

Okvir (*frame*) je blok v fiziƒçnem naslovnem prostoru (fiziƒçnem pomnilniku).
### Kako velika naj bo stran?
Strani so po navadi velike 4kB. To je neka sredina med tem, da imamo zelo majhne strani in zato veliko tabelo strani, vendar manj brezvezno porabljenega prostora in tem, da imamo zelo velike strani in veliko brezvezno porabljenega navideznega prostora, vendar manj overhead-a pri
branju/pisanju.
### Kaj je napaka strani?
*Page fault* ‚Äì ko program posku≈°a dostopati do navideznega naslova, ki ni v fiziƒçnem pomnilniku.
### Kaj je deskriptor strani?
Je vnos v tabeli strani, ki vsebuje zastavice **PVD** (*Present, Valid, Dirty*), **RWX** (*Read, Write, eXecute*) in naslov oz. ≈°tevilko okvirja. ƒåe tej ≈°tevilki okvirja pripnemo odmik iz navideznega naslova, dobimo fiziƒçni naslov.
### Kaj vsebuje tabela strani?
Tabela strani vsebuje deskriptorje strani.
### Opi≈°ite veƒçnivojsko ostranjevanje?
S tem re≈°ujemo problem prevelike tabele strani. Tabelo strani razsekajmo na enako velike kose. Ti kosi naj bodo tako veliki kot je velika 1 stran (4KB). Potrebujemo ≈°e eno ¬ªkorensko¬´ tabelo strani, ki hrani naslove vseh listov. V RAM-u hranimo samo korensko tabelo in podtabelo, ki jo uporabljamo.
### Najmanj koliko tabel strani moramo hraniti v pomnilniku pri 2(3,4, ..)-nivojskem ostranjevanju?
Hraniti moramo najmanj toliko tabel kot imamo nivojev (korensko + eno za vsaki nivo).

### Kako pohitrimo preslikovanje navideznih naslovov?
V MMU hranimo manj≈°o tabelo, ki bo slu≈æila kot predpomnilnik za tabelo strani. Tako bomo izkori≈°ƒçali veliko ƒçasovno lokalnost. Zado≈°ƒça da hranimo le nekaj deskriptorjev (cca. 8). Temu pravimo preslikovalni predpomnilnik (asociativen SRAM v MMU enoti) oz. **TLB** (*Translation Look-aside Buffer*).

### Kaj je TLB? Kako je organiziran? Kako je velik?
**TLB** (*Translation Look-aside Buffer*) je tabela ki se nahaja v MMU enoti, ima prostora za cca. 8 deskriptorjev in deluje kot asociativni predpomnilnik. Izkori≈°ƒça ƒçasovno lokalnost in verjetnost zadetka (hit rate) je 99%. 

### Zakaj zado≈°ƒça tako mali TLB? Na kaj se zana≈°amo?
Zana≈°amo se na ƒçasovno lokalnost.

### Kako preslikujemo naslove v prisotnosti predpomnilnika?
Pomnilnik indeksiramo z navideznimi naslovi (VA) in tagiramo s fiziƒçnimi naslovi (PA). Tej tehniki pravimo **VIPT** (*Virtually Indexed Physically Tagged*).

- Dovolimo, da se veƒç istih VA preslika v isti blok/set v PP vendar ƒçe jih hoƒçemo loƒçiti moramo pridobiti fiziƒçni tag.

- Poslediƒçno za indeks PP smemo uporabiti le tisti del navideznega naslova, ki se ne spreminja, to pa je spodnjih P bitov. To pomeni, da je PP lahko velik najveƒç `2^p` besed. To pa je premalo, kako to popraviti?

    - Namesto direktnega PP uporabimo set-asociativni.
        - Velikost SA `PP ‚â§ 2^p‚àó ùë†ùë°ùëúùëùùëõùëóùëé ùëéùë†ùëúùëêùëñùëéùë°ùëñùë£ùëõùëúùë†ùë°ùëñ`
        - ƒåe je stopnja = 4, p = 12, potem L1 PP ‚â§ 32ùëòùêµ
        - ƒåe je stopnja = 8, p = 12, potem L1 PP ‚â§ 64ùëòùêµ
- Tisti del, ki se preslikuje pa se bo preslikal skozi TLB in dobili bomo fiziƒçni tag za PP

### Zakaj ni dobro, da v predpomnilnik gremo z navideznim naslovom? Zakaj pa bi bilo to dobro?
Ne moremo iskati samo z navideznim naslovom, saj se lahko isti navidezni naslov preslika v veƒç razliƒçnih fiziƒçnih naslovov(homonimi) ‚Äì npr. ƒçe imamo veƒç procesov, ne moremo loƒçiti kateremu procesu pripada posamezen fiziƒçni naslov in bomo lahko dostopali do napaƒçnih podatkov. To bi bilo dobro, ker bi ne bi bilo potrebno niƒç dodatnega dela, saj CPE operira z navideznimi naslovi, ki jih MMU nato mora preslikat v fiziƒçne.

### Kako sme biti velika stran ob prisotnosti predpomnilnika? Zakaj?
 
2p besed, ker se le spodnjih p bitov v navideznem naslovu ne spreminja. S stranmi operiramo kot atomarnimi enotami ‚Äì ne moremo jih naprej deliti in zato jih sploh ne bi mogli prenesti v predpomnilnik ƒçe bi bile veƒçje.

## Summaries taken from ors book


>A SRAM cell uses a bistable element to store one bit of information. It is
made up of a bistable and two access nMOS transistors that serve as a switch
used to control the state of the bistable element during the read and write
operations.
Due to the ability to store the information indefinitely and the high speed of
SRAM cells, they are used to implement caches and registers in micropro
cessors. 

>Dynamic Random Access Memory (DRAM) is the main memory used for
all computers. DRAMs store their contents as a charge on a capacitor. A
DRAM cell consists only of a storage capacitor and a single nMOS transis
tor that acts as a switch between the storage capacitor and the bit line.
Reading from a DRAM cell is a destructive operation. Besides, the charge
on the capacitor leaks away through switched off transistor in tens to hun
dreds of milliseconds. Thus DRAMs should be regularly refreshed.
A sense amplifier is a special circuit used to detect the tiny voltage swing on
the bit line and read the data. The sense amplifier is also used to write back
the bit value to the storage cell. This operation is referred to as precharge. 

>DRAM is arranged in a rectangular memory array of storage cells organized
into rows and columns.
The cells of a DRAM are accessed by a row address and a column address.
A bank is a set of N memory arrays accessed simultaneously, forming an
N-bit width column. Usually, there are 4, 8, or 16 DRAM arrays in a bank.


>DRAM chips contain at least one memory bank. The row address decoder
is used to activate the appropriate word line from the given row address. The
column selector is used to select the proper column from the given column
address.
As the number of address bits required to select rows and columns can be
quite large, the address lines are multiplexed. To indicate which of two ad-
dresses is currently on the bus, we need two additional control signals: the
row access strobe (RAS) and the column access strobe (CAS).
The write enable (WE) signal is used to choose a read or a write operation.
During a read operation, the output enable (OE) signal is used to prevent
data from appearing at the output until needed.

>DRAMs are asynchronous systems, responding to input signals whenever
they occur. The DRAM will work properly, as long as the input signals are
applied in the proper sequence, with signal durations and delays between
signals that meet the specified limits.
Typical operations in DRAMs are: read, write, and refresh. All these operations are initiated and controlled by the prescribed sequence of input signals.
The read and write accesses last for a row cycle time (tRC ):
tRC = tRAS + tRP .
DRAMs must be refreshed in order to prevent the loss of data. DRAMs are
refreshed one row at a time. DRAMs use an internal oscillator to determine
the refresh frequency and initiate a refresh and a counter to keep track of row
to be refreshed. Such an auto-initiated refresh is referred to as self refresh.
Self-refresh uses the so-called CAS-before-RAS sequence.

> Due to temporal and spatial locality, we often access two or more consecu-
tive columns from the same row.
All methods used to improve the performance of a DRAM chip and to de-
crease the access time rely on the ability to access all of the data stored in a
row without having to initiate a completely new memory cycle.
Fast Page Mode DRAM eliminates the need for a row address if data is
located in the row previously accessed.
In EDO DRAMs, data is still present on the output pins, while CAS is chang-
ing, and a new column address is latched. This allows a certain amount of
overlap in operation (pipelining), resulting in faster access time.

> SDRAM devices have a synchronous device interface, where commands,
instead of signals, are used to control internal latches.
In SDRAM devices, signals CAS, RAS, WE and CS form a command bus
used to transmit commands to the internal state machine.
SDRAM devices contain multiple independent banks.
SDRAMs can transfer many columns over several cycles per request without
sending any new addresses. This type of transfer is referred to as burst mode.

> Besides being designed for different processors, the main difference between the ARM AIC and Intel 8259A PIC is how the interrupt vector is
obtained. In ARM AIC, the CPU reads the interrupt vector from an AIC‚Äôs
memory-mapped register using a LOAD instruction, while in 8259A PIC,
the CPU reads the vector from the data bus, without executing any instruction.
The former is considered faster (recall that instructions in ARM9 are executed in 5 clock cycles) but requires additional signaling between interrupt
controller and CPU (INTA) and a special interrupt-acknowledge cycle.

> Direct memory access (DMA) is a mechanism that allows us to offload the
CPU and to have a DMA controller transfer data directly between a peripheral device and the main memory.
A DMA transfer starts with a peripheral device placing a DMA request to
the DMA controller. The DMA controller then requests the bus from the
CPU and starts the transfer. When the DMA transfer is complete, the DMA
controller interrupts the CPU.
Because of the use of cache and memory hierarchy in modern computer systems, a DMA transfer does not prevent the CPU from fetching instructions
and data.

> Each DMA transfer is driven by at least the DMA controller‚Äôs internal two
registers: the address register and the count register.
A DMA channel is a pair of two control signals between a peripheral device
and the DMA controller: DMA request (DREQ) and DMA acknowledge
(DACK).
In "Fly-by" DMA transfers, the data, which is transferred between an I/O
device and memory, does not pass through the DMA controller. Only the
memory address needs to be specified, while the peripheral device is selected by the DACK signal. Only one memory transaction is needed to accomplish a DMA transfer.
In "Fly-through" DMA, both source and destination address need to be specified. The data flows through the DMA controller, which has a FIFO buffer
to store the data temporarily. The "Fly-through" DMA controller first places
the source address onto the address bus, reads the data from the source into
its internal FIFO, then places the destination address onto the address bus
and writes the data from its FIFO into the destination. Two memory trans
actions are required to accomplish one DMA transfer.

> The Intel 8237A controller is a "fly-by" DMA controller. Subsequently, the
DMA can only transfer data between an I/O device and a memory. Each
DMA transfer requires only one memory transaction. It was used in Intelbased PC systems.
It contains four DMA channels, and any of the channels may be active at
any moment. Each channel in The 8237A DMA controller has two internal
registers that control the transfer: the count register and the address register.
Both registers are programmable by the CPU.
